(57)【特許請求の範囲】
【請求項１】
第１導電型の拡散層からなるコレクタと、
前記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極が形成された領域と一部重複して前記コレクタ内に形成された第１導電型とは逆導電型である第２導電型の拡散層からなるベースと、
前記ベース内の前記ゲート電極に隣接した領域に形成された第１導電型の拡散層からなるエミッタと、
前記ベース内に前記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、
前記ゲート電極に対して前記エミッタとは反対側の領域の前記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、
前記ゲート電極と前記ベースが同電位になるように配線が形成されてなるバイポーラトランジスタを備えている半導体装置。
【請求項２】
第１導電型の拡散層からなるコレクタと、
前記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極が形成された領域と一部重複して前記コレクタ内に形成された第１導電型とは逆導電型である第２導電型の拡散層からなるベースと、
前記ベース内の前記ゲート電極と隣接した領域に形成された第１導電型の拡散層からなるエミッタと、
前記ベース内に前記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、
前記ゲート電極に対して前記エミッタとは反対側の領域の前記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、
前記ゲート電極と前記エミッタが同電位になるように配線が形成されてなるバイポーラトランジスタを備えている半導体装置。
【請求項３】
前記コレクタ用高濃度オーミック拡散層は前記ゲート電極と間隔をもって形成されている請求項１又は２に記載の半導体装置。
【請求項４】
前記ゲート電極と前記コレクタ用高濃度オーミック拡散層との間の前記コレクタ内に、前記コレクタよりも濃く、かつ前記コレクタ用高濃度オーミック拡散層よりも薄い第１導電型の不純物濃度をもつ拡散層からなる中濃度コレクタをさらに備えている請求項３に記載の半導体装置。
【請求項５】
出力ドライバからの出力電圧を基準電圧と比較しその出力電圧が一定なるようにフィードバックをかける定電圧電源を備えた半導体装置において、
そこで使用される前記出力ドライバが請求項１から４のいずれかに記載のバイポーラトランジスタであることを特徴とする半導体装置。
【請求項６】
内蔵スイッチの切替え動作によりコンデンサに電荷を充放電させることにより電流を流すチャージポンプ方式のＤＣ／ＤＣコンバータを備えた半導体装置において、
そこで使用される少なくとも１つの前記内蔵スイッチが請求項１から４のいずれかに記載のバイポーラトランジスタであることを特徴とする半導体装置。
【請求項７】
以下の工程（Ａ）から（Ｆ）を含んでバイポーラトランジスタを形成することを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型の拡散層からなるコレクタを形成する工程、
（Ｂ）前記コレクタ表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成する工程、
（Ｃ）前記ゲート電極の一側面側の前記コレクタ内に第２導電型の不純物注入を行ない、その後熱拡散処理を行なって、前記コレクタ内に前記ゲート電極に対して自己整合的に第２導電型の拡散層からなるベースを形成する工程、
（Ｄ）前記ゲート電極に対して前記ベースとは反対側の領域及び前記ベース内の前記ゲート電極に隣接する領域に第１導電型の不純物注入を行なって、前記コレクタ内に第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層を形成し、前記ベース内に前記ゲート電極に対して自己整合的に第１導電型の拡散層からなるエミッタを形成する工程、
（Ｅ）前記ベース内の前記エミッタと間隔をもつ領域に第２導電型の不純物注入を行なって、前記ベース内に前記エミッタと間隔をもって第２導電型の拡散層からなるベース用高濃度オーミック拡散層を形成する工程、
（Ｆ）前記ゲート電極と前記ベースが同電位になるように配線を形成する工程。
【請求項８】
以下の工程（Ａ）から（Ｆ）を含んでバイポーラトランジスタを形成することを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型の拡散層からなるコレクタを形成する工程、
（Ｂ）前記コレクタ表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成する工程、
（Ｃ）前記ゲート電極の一側面側の前記コレクタ内に第２導電型の不純物注入を行ない、その後熱拡散処理を行なって、前記コレクタ内に前記ゲート電極に対して自己整合的に第２導電型の拡散層からなるベースを形成する工程、
（Ｄ）前記ゲート電極に対して前記ベースとは反対側の領域及び前記ベース内の前記ゲート電極に隣接する領域に第１導電型の不純物注入を行なって、前記コレクタ内に第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層を形成し、前記ベース内に前記ゲート電極に対して自己整合的に第１導電型の拡散層からなるエミッタを形成する工程、
（Ｅ）前記ベース内の前記エミッタと間隔をもつ領域に第２導電型の不純物注入を行なって、前記ベース内に前記エミッタと間隔をもって第２導電型の拡散層からなるベース用高濃度オーミック拡散層を形成する工程、
（Ｆ）前記ゲート電極と前記エミッタが同電位になるように配線を形成する工程。
【請求項９】
前記工程（Ｃ）を行なった後、前記工程（Ｄ）を行なう前に、前記ゲート電極に対して前記ベースとは反対側の領域の前記コレクタ内に第１導電型の不純物注入を行なって前記ゲート電極に対して自己整合的に中濃度コレクタを形成する工程（Ｃ’）を含み、前記工程（Ｄ）において、前記コレクタ用高濃度オーミック拡散層を前記ゲート電極と間隔をもってかつ前記中濃度コレクタに隣接して形成する請求項７又は８に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にバイポーラトランジスタを備えた半導体装置及びその製造方法に関するものである。
本発明の半導体装置は、例えば高耐圧用出力ドライバを備えた定電圧電源や、インバータ出力部のドライバトランジスタ（ＮＰＮ、ＰＮＰバイポーラトランジスタ）を備えたＤＣ／ＤＣコンバータなどに適用される。
【０００２】
【従来の技術】
定電圧電源やＤＣ／ＤＣコンバータなどの回路を備えた半導体装置において、最近、さまざまな用途で使用するために、半導体装置の高出力電流の要求が大きくなっている。そこで使用される高耐圧用スイッチとして例えばＬＤＭＯＳトランジスタ（横方向二重拡散絶縁ゲート型電界効果トランジスタ）が用いられている。ＬＤＭＯＳトランジスタはドレインに高耐圧をかけることができ、さらに実効長を小さくすることができる。
【０００３】
ＬＤＭＯＳトランジスタは、ソースを囲むようにソース及びドレインとは逆導電型の低濃度不純物層を形成し、ゲート電極直下の低濃度不純層表面にチャネルを形成する電界効果トランジスタである。
図１９はＮチャネル型ＬＤＭＯＳトランジスタの一例を示す断面図である。
高抵抗のＮ型ドレイン領域１０２上にゲート酸化膜１０４を介してポリシリコンゲート電極１０６が形成されており、ゲート電極１０６のソース側端部をマスクにしてＰ型不純物が注入され熱拡散されてチャネル領域１０８が形成されている。低抵抗のＮ型ソース１１０とＮ型ドレイン用高濃度オーミック拡散層１１２が、ゲート電極１０６をマスクとしたＰ型不純物のイオン注入と熱拡散により形成されている。１１４は層間絶縁膜、１１６，１１８はそれぞれＮ型ソース１１０，Ｎ型ドレイン１１２と接続された電極配線である（特開平７−３０２９０３号公報参照）。
【０００４】
しかし、ＬＤＭＯＳトランジスタでは、オン抵抗を下げるためにゲート酸化膜１０４を薄く形成している。そのため、ゲート酸化膜１０４が破壊しない程度にゲート電極１０６に電圧を印加してＬＤＭＯＳトランジスタを動作させる必要がある。ゲート酸化膜１０４を例えば２５０Åの膜厚で形成した場合、２５ボルト以上の電圧をかけるとゲート酸化膜１０４は簡単に破壊してしまうため、ゲート電極１０６へは１５Ｖ程度の電圧しか印加することができない。したがってドレイン電圧とゲート電圧を同じ設定で動作させることができないこととなる。
【０００５】
例えばＤＣ／ＤＣ製品では、効率を重視するため、入力電圧（電源電位）と接地電位でのインバータ出力が必要とされる。このとき、ゲート電極に印加する電圧の大きさを制限させて使うようにするには、内部降圧回路などによりゲート電圧に印加する電圧を下げる方法が挙げられる。しかし、この方法は結局、電圧を下げる点で効率低下なるため、その解決を図る必要性があった。
【０００６】
その解決方法として、高耐圧用スイッチとしてバイポーラトランジスタを用いる方法がある。バイポーラトランジスタではベース拡散がＭＯＳトランジスタのゲート電極に相当し、入力を電圧で制御する方法ではなく順方向電流を流して動作させるトランジスタである。順方向電流を流して動作させるので、その入力印加電圧は１ボルト程度しか発生しないことが知られている。
オン抵抗が低いバイポーラトランジスタを形成する場合、一般的には縦型構造のバイポーラトランジスタ（縦型バイポーラトランジスタ）が用いられる。しかし、縦型バイポーラトランジスタの構造においては、コレクタを構成するエピタキシャル層と、コレクタ抵抗を下げるための埋込み層と、コレクタ抵抗の低抵抗化のためのコレクタウオール拡散層が必要である。さらに、他の素子との拡散分離のためのアイソレーション拡散層も必要である。このように、縦型構造のパイポーラトランジスタは、製造プロセスが複雑であるという問題があった。
【０００７】
一方、比較的簡単に製造できる横型構造のバイポーラトランジスタ（横型バイポーラトランジスタ）がある。しかし、高耐圧を実現するためには、エミッタとコレクタ間の距離を離して配置する必要があるので、ベース幅が広がり、電流を流す部分が対向するコレクタ、エミッタ間の表面のみとなり、縦型バイポーラトランジスタと比較して電流増幅が得られないという問題があった。
【０００８】
そこで、本発明者はバイポーラトランジスタとして、異なる導電型の二重拡散をポリシリコンゲート電極に対して自己整合的に形成することにより製造することができる製造プロセスの簡単なＬＤＭＯＳトランジスタ構造を検討した。ＬＤＭＯＳトランジスタは、ドレイン拡散層、チャネル拡散層及びソース拡散層を備えており、これらの拡散層は、ゲート酸化膜直下の領域では横型バイポーラトランジスタ構造をもち、さらにその直下の領域では縦型バイポーラトランジスタ構造をもつ。このため、ＬＤＭＯＳトランジスタ構造は、ドレイン拡散層をコレクタ、チャネル拡散層をベース、ソース拡散層をエミッタとしてバイポーラトランジスタ動作させた場合、ベース幅を小さくしても、コレクタ、エミッタ間の耐圧を高耐圧に保つことができる可能性がある構造である。
しかし、ＬＤＭＯＳトランジスタ構造では、ゲート電極に高電圧を印加するとゲート酸化膜が破壊されるという問題があった。
【０００９】
【発明が解決しようとする課題】
そこで本発明は、製造プロセスが簡単なＬＤＭＯＳトランジスタ構造を用い、ベース幅が小さく、かつゲート絶縁膜の破壊を抑制したバイポーラトランジスタを備えた半導体装置及びその製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明にかかる半導体装置の第１の態様は、第１導電型の拡散層からなるコレクタと、上記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、上記ゲート電極が形成された領域と一部重複して上記コレクタ内に形成された第１導電型とは逆導電型である第２導電型の拡散層からなるベースと、上記ベース内の上記ゲート電極に隣接した領域に形成された第１導電型の拡散層からなるエミッタと、上記ベース内に上記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、上記ゲート電極に対して上記エミッタとは反対側の領域の上記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、上記ゲート電極と上記ベースが同電位になるように配線が形成されてなるバイポーラトランジスタを備えているものである。
【００１１】
本発明にかかる半導体装置の第２の態様は、第１導電型の拡散層からなるコレクタと、上記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、上記ゲート電極が形成された領域と一部重複して上記コレクタ内に形成された第１導電型とは逆導電型である第２導電型の拡散層からなるベースと、上記ベース内の上記ゲート電極と隣接した領域に形成された第１導電型の拡散層からなるエミッタと、上記ベース内に上記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、上記ゲート電極に対して上記エミッタとは反対側の領域の上記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、上記ゲート電極と上記エミッタが同電位になるように配線が形成されてなるバイポーラトランジスタを備えているものである。
【００１２】
本発明の半導体装置を構成するバイポーラトランジスタにおいて、第１の態様ではゲート電極とベースが同電位になるように配線が形成されており、第２の態様ではゲート電極とエミッタが同電位になるように配線が形成されている。
第１の態様及び第２の態様のバイポーラトランジスタについて、エミッタとベースを同電位にしてオフさせた状態では、ＬＤＭＯＳトランジスタのオフ状態と同様に、コレクタ（ＬＤＭＯＳトランジスタのドレインに相当）とベース（ＬＤＭＯＳトランジスタのチャネル）に電位差が生じると、コレクタとベースの接合面近傍にコレクタ側とベース側の両方に空乏層が生じ、高耐圧を維持できる。
【００１３】
一方、第１の態様及び第２の態様のバイポーラトランジスタについて、エミッタとベースに電位差を生じさせてオンさせた状態では、ＬＤＭＯＳトランジスタを含むＤＭＯＳ（Double Diffused MOS、二重拡散ＭＯＳ）とは異なって、ベース、エミッタ間が順方向電圧になる。
第１の態様のバイポーラトランジスタでは、オンさせた状態では、ゲート電極とベースが同電位にされているのでエミッタ、ゲート電極間に電圧がかかるが、ベース、エミッタ間が順方向電圧になっているので、エミッタ、ゲート電極間には順方向電圧しかかからず、ゲート電極には高電圧は印加されない。これにより、ベースへの入力電圧として高電圧、例えば電源電位を印加してもゲート絶縁膜の破壊を抑制することができ、安定した動作を得ることができる。
第２の態様のバイポーラトランジスタでは、オンさせた状態では、ゲート電極とエミッタが同電位にされているのでベース、ゲート電極間に電圧がかかるが、ベース、エミッタ間が順方向電圧になっているので、ベース、ゲート電極間には順方向電圧しかかからず、ゲート絶縁膜には順方向電圧しかかからない。これにより、ベースへの入力電圧として高電圧、例えば電源電位を印加してもゲート絶縁膜の破壊を抑制することができ、安定した動作を得ることができる。
【００１４】
さらに、第１の態様及び第２の態様のバイポーラトランジスタにおいて、ベース内でエミッタとベース用高濃度オーミック拡散層を接触させて配置すると、互いに濃い拡散層なので、エミッタとベース用高濃度オーミック拡散層との接合でリークが発生する虞れがある。そこで、第１の態様及び第２の態様のバイポーラトランジスタでは、ベース内でエミッタとベース用高濃度オーミック拡散層を間隔をもって配置している。
第１の態様及び第２の態様のバイポーラトランジスタは、ゲート電極直下の横型バイポーラトランジスタ構造が主な動作となり、コレクタ、ベース、エミッタと濃度勾配をつけることが可能となり、ベース幅を小さくすることができ、小面積で高効率のバイポーラトランジスタを実現できる。
【００１５】
本発明にかかる半導体装置の製造方法の第１の局面では、以下の工程（Ａ）から（Ｆ）を含んでバイポーラトランジスタを形成する。
（Ａ）半導体基板に第１導電型の拡散層からなるコレクタを形成する工程、
（Ｂ）上記コレクタ表面にゲート絶縁膜を形成し、上記ゲート絶縁膜上にゲート電極を形成する工程、
（Ｃ）上記ゲート電極の一側面側の上記コレクタ内に第２導電型の不純物注入を行ない、その後熱拡散処理を行なって、上記コレクタ内に上記ゲート電極に対して自己整合的に第２導電型の拡散層からなるベースを形成する工程、
（Ｄ）上記ゲート電極に対して上記ベースとは反対側の領域及び上記ベース内の上記ゲート電極に隣接する領域に第１導電型の不純物注入を行なって、上記コレクタ内に第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層を形成し、上記ベース内に上記ゲート電極に対して自己整合的に第１導電型の拡散層からなるエミッタを形成する工程、
（Ｅ）上記ベース内の上記エミッタと間隔をもつ領域に第２導電型の不純物注入を行なって、上記ベース内に上記エミッタと間隔をもって第２導電型の拡散層からなるベース用高濃度オーミック拡散層を形成する工程、
（Ｆ）上記ゲート電極と上記ベースが同電位になるように配線を形成する工程。
【００１６】
本発明にかかる半導体装置の製造方法の第２の局面では、上記製造方法の第１の局面と同じ工程（Ａ）から（Ｅ）を含み、続けて以下の工程（Ｆ）を行なってバイポーラトランジスタを形成する。
（Ｆ）上記ゲート電極と上記エミッタが同電位になるように配線を形成する工程。
【００１７】
製造方法の第１の局面によれば、半導体装置の第１の態様のバイポーラトランジスタを製造することができる。
製造方法の第２の局面によれば、半導体装置の第２の態様のバイポーラトランジスタを製造することができる。
製造方法の第１の局面及び第２の局面では、ゲート電極に対して自己整合的にベース及びエミッタを形成しているので、横型バイポーラトランジスタ構造の電流増幅率を決定し、最も電流が流れるベース幅を短く設定することができる。さらに、ゲート電極に対して自己整合的にベース及びエミッタを形成することにより、ベース幅の寸法に関して写真製版工程でのアライメントズレを考慮する必要はない。これにより、面積の小さな高効率のバイポーラトランジスタを製造することができる。
【００１８】
【発明の実施の形態】
本発明の半導体装置において、上記コレクタ用高濃度オーミック拡散層は上記ゲート電極と間隔をもって形成されていることが好ましい。その結果、ゲートモジュレート効果を抑制して耐圧を向上させることができる。
【００１９】
本発明の半導体装置において、上記コレクタ用高濃度オーミック拡散層と上記ゲート電極を間隔をもって配置する場合、上記ゲート電極と上記コレクタ用高濃度オーミック拡散層との間の上記コレクタ内に、上記コレクタよりも濃く、かつ上記コレクタ用高濃度オーミック拡散層よりも薄い第１導電型の不純物濃度をもつ拡散層からなる中濃度コレクタをさらに備えていることが好ましい。その結果、中濃度コレクタにより、ゲート電極とコレクタ用高濃度オーミック拡散層との間の拡散抵抗（コレクタ抵抗）を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００２０】
本発明の半導体装置を種々の応用装置に適用することができる。
その一例として、出力ドライバからの出力電圧を基準電圧と比較しその出力電圧が一定なるようにフィードバックをかける定電圧電源を挙げることができる。そこで使用される出力ドライバとして本発明の半導体装置を構成するバイポーラトランジスタを使用することが好ましい。その結果、耐圧を維持しつつ、出力ドライバとして使用するバイポーラトランジスタの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【００２１】
本発明の半導体装置を適用する他の例として、内蔵スイッチの切替え動作によりコンデンサに電荷を充放電させることにより電流を流すチャージポンプ方式のＤＣ／ＤＣコンバータを挙げることができる。そこで使用される少なくとも１つの上記内蔵スイッチとして本発明の半導体装置を構成するバイポーラトランジスタを使用することが好ましい。その結果、耐圧を維持しつつ、内蔵スイッチとして使用するバイポーラトランジスタの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【００２２】
本発明の製造方法において、上記工程（Ｃ）を行なった後、上記工程（Ｄ）を行なう前に、上記ゲート電極に対して上記ベースとは反対側の領域の上記コレクタ内に第１導電型の不純物注入を行なって上記ゲート電極に対して自己整合的に中濃度コレクタを形成する工程（Ｃ’）を含み、上記工程（Ｄ）において、上記コレクタ用高濃度オーミック拡散層を上記ゲート電極と間隔をもってかつ上記中濃度コレクタに隣接して形成することが好ましい。その結果、中濃度コレクタの位置はゲート電極端で決定されるため、中濃度コレクタ、ベース間の距離に関して写真製版工程でのアライメントズレを考慮する必要がなくなる。
【００２３】
【実施例】
図１は半導体装置の第１の態様の一実施例を示す断面図である。この実施例は本発明の半導体装置の第１の態様を構成するバイポーラトランジスタをＮＰＮバイポーラトランジスタに適用したものである。
Ｐ型の半導体基板（Ｐ型基板）１表面に素子分離用のフィールド酸化膜２が形成されている。バイポーラトランジスタ形成領域のＰ型基板１にＮ型の拡散層からなるコレクタ（Nwell）３が形成されている。コレクタ３内にＰ型の拡散層からなるベース（Pbody）５が形成されている。ベース５内にＮ型の拡散層からなるエミッタ（N+）７とＰ型の拡散層からなるベース用高濃度オーミック拡散層（P+）９が間隔をもって形成されている。エミッタ７とベース用高濃度オーミック拡散層９の間隔は例えば１.５μｍ以上である。コレクタ３内には、ベース５と間隔をもって、コレクタ３よりも濃い濃度でＮ型不純物が導入されたＮ型の拡散層からなるコレクタ用高濃度オーミック拡散層（N+）１１が形成されている。
【００２４】
エミッタ７、コレクタ用高濃度オーミック拡散層１１間の領域に、コレクタ３上及びベース５上にまたがり、エミッタ７に隣接し、かつコレクタ用高濃度オーミック拡散層１１と間隔をもって、ゲート酸化膜１３を介して例えば導電性のポリシリコンからなるゲート電極１５が形成されている。ゲート電極１５とコレクタ用高濃度オーミック拡散層１１の間隔は例えば１.５μｍ以上である。ベース５及びエミッタ７はゲート電極１５に対して自己整合的に形成されたものである。
【００２５】
エミッタ７はエミッタ配線１７を介して接地電位１９に電気的に接続されている。コレクタ用高濃度オーミック拡散層１１はコレクタ配線２１を介して電源電位２３に電気的に接続されている。ベース用高濃度オーミック拡散層９にはベース配線２５が電気的に接続されており、ゲート電極１５にはゲート電極配線２７が電気的に接続されている。ベース配線２５とゲート電極配線２７は電気的に接続されている。ベース配線２５及びゲート電極配線２７は、入力電圧が印加される入力端子２９に電気的に接続されている。
【００２６】
図２及び図３は、図１に示したバイポーラトランジスタを製造するための、製造方法の第１の局面の一実施例を示す工程断面図である。図１、図２及び図３を参照して製造方法の一実施例を説明する。
（１）Ｐ型基板１上に、写真製版によりコレクタ形成領域に開口部をもつレジストパターンを形成し、そのレジストパターンをマスクにして、１５０ＫｅＶの加速エネルギー、４.０×１０12ｃｍ-2程度のドーズ量の条件でＰ型基板１にリンの注入を行なう。レジストパターンを除去した後、１１８０℃、８時間の条件でリンの熱拡散処理を行ない、コレクタ（Nwell）３を形成する（図２（ａ）参照）。
【００２７】
（２）ＬＯＣＯＳ（Local Oxidation of Silicon）法により、Ｐ型基板１表面にフィールド酸化膜２を８０００Å程度の膜厚で形成し、バイポーラトランジスタ形成領域及び他の素子領域（図示は省略）を分離形成する（図２（ｂ）参照）。
【００２８】
（３）Ｐ型基板１表面にゲート酸化膜１３を３００Åの膜厚で形成し、さらにその上に例えばＣＶＤ（化学的気相成長）法により、ポリシリコン膜を３５００Åの膜厚で形成する。そのポリシリコン膜に例えば気相拡散法により過飽和のリンを拡散させた後、写真製版によりポリシリコン膜をパターニングしてゲート電極１５を形成する（図２（ｃ）参照）。
【００２９】
（４）ゲート電極１５の一側面に隣接するベース形成領域及びゲート電極１５上に開口部をもつレジストパターンを形成し、そのレジストパターン及びゲート電極１５をマスクにして、３０ＫｅＶの加速エネルギー、２.５×１０13ｃｍ-2程度のドーズ量の条件でコレクタ３にボロンを注入する。レジストパターンを除去した後、処理温度が１１００℃、処理時間が３時間程度の条件で熱拡散処理を行ない、ゲート電極１５に対して自己整合的にベース（Pbody）５を形成する（図２（ｄ）参照）。
【００３０】
（５）Ｐ型基板１上に、ベース５上のゲート電極１５に隣接した領域、ゲート電極１５上、及びコレクタ３上のゲート電極１５に対してベース５とは反対側の領域に開口部をもつレジストパターンを形成する。このとき、コレクタ３上にはゲート電極１５に隣接して幅寸法が例えば１.５μｍ以上のレジストパターンが存在するようにレジストパターンを形成する。そのレジストパターンをマスクにして、５０ＫｅＶの加速エネルギー、６.０×１０15ｃｍ-2程度のドーズ量の条件で、コレクタ３及びベース５に、リン又は砒素の注入を同時に行なう。レジストパターンを除去した後、処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理を施して不純物を熱拡散させ、ベース５内のゲート電極１５に隣接する領域にエミッタ（N+）７を形成し、コレクタ３内にゲート電極１５とは例えば１.５μｍ以上の間隔をもってコレクタ用高濃度オーミック拡散層（N+）１１形成する（図３（ｅ）参照）。
【００３１】
（６）Ｐ型基板１上に、ベース５上のエミッタ７とは例えば１.５μｍ以上の間隔をもって開口部が位置するようにレジストパターンを形成する。そのレジストパターンをマスクにして、３０ＫｅＶの加速エネルギー、２.０×１０15ｃｍ-2程度のドーズ量の条件で、ベース用高濃度オーミック拡散層を形成するためのボロン注入を行なう。レジストパターンを除去した後、処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理を施して不純物を熱拡散させ、ベース５内にベース用高濃度オーミック拡散層（P+）９形成する（図３（ｆ）参照）。
【００３２】
図１を参照して続きの工程を説明すると、Ｐ型基板１上に層間絶縁膜（図示は省略）を形成し、エミッタ７上、ベース用高濃度オーミック拡散層９上及びコレクタ用高濃度オーミック拡散層１１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線１７，２１，２５，２７を形成して、エミッタ配線１７を介してエミッタ７を接地電位１９に電気的に接続し、コレクタ配線２１を介してコレクタ用高濃度オーミック拡散層１１を電源電位２３に電気的に接続し、ベース配線２５及びゲート電極配線２７を介してベース用高濃度オーミック拡散層９及びゲート電極１５を入力端子２９に電気的に接続する。
【００３３】
この製造方法の実施例によれば、図１に示したバイポーラトランジスタを製造することができる。さらに、ベース５及びエミッタ７をゲート電極１５に対して自己整合的に形成しているので、横型バイポーラトランジスタ構造の電流増幅率を決定し、最も電流が流れるベース幅を短く設定することができる。さらに、ベース５及びエミッタ７をゲート電極１５に対して自己整合的に形成することにより、ベース幅の寸法に関して、写真製版工程でのアライメントズレを考慮する必要はない。これにより、面積の小さな高効率のバイポーラトランジスタを製造することができる。
【００３４】
図１に示した実施例のバイポーラトランジスタをオフさせた状態では、ゲート電極１５のゲート電圧、ベース５のベース電圧及びエミッタ７のエミッタ電圧が同じ電位（接地電位）になる。オフさせた状態では、ＤＭＯＳトランジスタと同様に、コレクタ配線２１及びコレクタ用高濃度オーミック拡散層１１を介してコレクタ３（ＤＭＯＳトランジスタのドレインに相当）に正のコレクタ電圧（電源電位）が印加されており、コレクタ３とベース５（ＤＭＯＳトランジスタのチャネルに相当）の接合面に、コレクタ３側及びベース５側の両方に空乏化が生じ、高耐圧が維持される
【００３５】
図４は、この実施例のバイポーラトランジスタをオフさせた状態での耐圧特性を示す図であり、縦軸はコレクタ電流ＩC（単位はＡ（アンペア））、横軸はコレクタ−エミッタ間の電圧ＶCE（単位はＶ（ボルト））を示す。
図４に示すように、コレクタ−エミッタ間の電圧ＶCEが０〜３０Ｖまでの間は数百ピコＡのコレクタ電流ＩCしか流れず、ＬＤＭＯＳトランジスタのオフ状態と同様の耐圧特性をもつことが分かる。
【００３６】
一方、この実施例のバイポーラトランジスタをオンさせた状態では、ベース配線２５及びベース用高濃度オーミック拡散層９を介してベース５に入力電圧としての電源電位が印加され、ゲート電極配線２７を介してゲート電極１５にも電源電位が印加される。ＤＭＯＳトランジスタではソース、チャネル間は同電位であるが、この実施例のバイポーラトランジスタでは、チャネルをベース、ソースをエミッタとするため、ベース５に正のベース電圧が印加されるのでベース５、エミッタ７間が順方向電圧になる。これにより、ゲート電極１５には高電圧が印加されない。図５を用いてその一例を説明する。
【００３７】
図５は、この実施例のバイポーラトランジスタをオンさせた状態でのコレクタ電流ＩCとコレクタ−エミッタ間の電圧ＶCEとの関係（下方のデータ）と、ゲート電圧ＶGとコレクタ−エミッタ間の電圧ＶCEとの関係（上方のデータ）を表す図であり、左の縦軸はコレクタ電流ＩC（単位はｍＡ（ミリアンペア））、右の縦軸はゲート電圧ＶG（単位はＶ）、横軸はコレクタ−エミッタ間の電圧ＶCE（単位はＶ）を示す。
図５に示すように、ベース５と同電位になっているゲート電圧ＶGは０.８〜０.９Ｖ程度の電圧で維持され、ゲート電極１５には高電圧は印加されない。これにより、ゲート酸化膜１３の破壊を抑制することができ、バイポーラトランジスタの安定な動作を得ることができる。
【００３８】
この実施例のパイポーラトランジスタでは、ベース５及びゲート電極１５へ供給する入力電源として電流制限をかければ、電源電位と接地電位を用いることができ、従来技術のようには電源電圧を下げるための内部降圧回路などを設けなくてよいので、例えばＤＣ／ＤＣコンバータなどの回路に組み込んだ場合に効率低下を招くことはない。
【００３９】
この実施例のバイポーラトランジスタでは、従来のバイポーラトランジスタとは異なってゲート電極１５が設けられている。ゲート電極１５への正の電圧印加によりチャネルができやすい状態になる。さらに、エミッタ７とベース用高濃度オーミック拡散層９を間隔をもって配置することにより、エミッタ、ベース間の接合リークを低減している。これらの作用により、従来のバイポーラトランジスタに比べて、低電流領域の電流増幅率を向上できるという効果もある。
【００４０】
図６は、この実施例のバイポーラトランジスタの電流増幅率リニアリティー特性を示す図であり、縦軸は電流増幅率hfe、横軸はコレクタ電流ＩC（単位はＡ）を示す。ここで、電流増幅率hfeは（コレクタ電流ＩC）／（ベース電流ＩB）により算出される。
図６に示すように、コレクタ電流ＩCの低電流域では、従来のバイポーラトランジスタよりもかなり高い電流増幅率hfeを示した。この実施例のバイポーラトランジスタを例えば定電圧電源の出力ドライバとして使用する場合、従来のバイポーラトランジスタを使用する場合に比べて、低出力電流時の消費電流を低減できる。
一方、コレクタ電流ＩCの高電流域では、従来のバイポーラトランジスタと同様の電流増幅率リニアリティー特性を示した。
【００４１】
図７は半導体装置の第１の態様の他の実施例を示す断面図である。この実施例は本発明の半導体装置の第１の態様を構成するバイポーラトランジスタをＰＮＰバイポーラトランジスタに適用したものである。
Ｎ型の半導体基板（Ｎ型基板）３１表面に素子分離用のフィールド酸化膜３２が形成されている。バイポーラトランジスタ形成領域のＮ型基板３１にＰ型の拡散層からなるコレクタ（Pwell）３３が形成されている。コレクタ３３内にＮ型の拡散層からなるベース（Nbody）３５が形成されている。ベース３５内にＰ型の拡散層からなるエミッタ（P+）３７とＮ型の拡散層からなるベース用高濃度オーミック拡散層（N+）３９が間隔をもって形成されている。エミッタ３７とベース用高濃度オーミック拡散層３９の間隔は例えば１.５μｍ以上である。コレクタ３３内には、ベース３５と間隔をもって、コレクタ３３よりも濃い濃度でＰ型不純物が導入されたＰ型の拡散層からなるコレクタ用高濃度オーミック拡散層（P+）４１が形成されている。
【００４２】
エミッタ３７、コレクタ用高濃度オーミック拡散層４１間の領域に、コレクタ３３上及びベース３５上にまたがり、エミッタ３７に隣接し、かつコレクタ用高濃度オーミック拡散層４１と間隔をもって、ゲート酸化膜４３を介して例えば導電性のポリシリコンからなるゲート電極４５が形成されている。ゲート電極４５とコレクタ用高濃度オーミック拡散層４１の間隔は例えば１.５μｍ以上である。ベース３５及びエミッタ３７はゲート電極４５に対して自己整合的に形成されたものである。
【００４３】
エミッタ３７はエミッタ配線４７を介して電源電位２３に電気的に接続されている。コレクタ用高濃度オーミック拡散層４１はコレクタ配線５１を介して接地電位１９に電気的に接続されている。ベース用高濃度オーミック拡散層３９にはベース配線５５が電気的に接続されており、ゲート電極４５にはゲート電極配線５７が電気的に接続されている。ベース配線５５とゲート電極配線５７は電気的に接続されている。ベース配線５５及びゲート電極配線５７は、入力電圧が印加される入力端子２９に電気的に接続されている。
【００４４】
この実施例のバイポーラトランジスタは、図２及び図３を参照して説明した製造方法実施例の上記工程（１）から（６）とは逆導電型により同様の工程を行なうことにより製造できる。図２及び図３を参照して説明した製造方法の実施例を逆導電型にした製造方法においても、図２及び図３を参照して説明した製造方法の実施例と同様に、ベース３５及びエミッタ３７をゲート電極４５に対して自己整合的に形成するので、ベース幅を短く設定することができる。さらに、ベース３５及びエミッタ３７をゲート電極４５に対して自己整合的に形成することにより、ベース幅の寸法に関して写真製版工程でのアライメントズレを考慮する必要はない。これにより、面積の小さな高効率のバイポーラトランジスタを製造することができる。
【００４５】
図７に示した実施例のバイポーラトランジスタをオフさせた状態では、ゲート電極４５のゲート電圧、ベース３５のベース電圧及びエミッタ３７のエミッタ電圧が同じ電位（電源電位）になる。ベース配線５５及びベース用高濃度オーミック拡散層３９を介してベース３５に正のベース電圧（電源電位）が印加された状態では、コレクタ３３とベース３５の接合面に、コレクタ３３側及びベース３５側の両方に空乏化が生じ、高耐圧が維持される。
【００４６】
一方、この実施例のバイポーラトランジスタをオンさせた状態では、ベース配線５５及びベース用高濃度オーミック拡散層３９を介してベース３５が電源電位以下になり、ゲート電極４５もゲート電極配線５７を介してベース３５と同電位になる。ベース３５の電位がエミッタ３７に印加されている電源電位よりも低電位になるのでエミッタ３７、ベース３５間が順方向電圧になる。これにより、ゲート電極４５には高電圧が印加されないので、ゲート酸化膜４３の破壊を抑制することができ、バイポーラトランジスタの安定な動作を得ることができる。
【００４７】
この実施例のパイポーラトランジスタでは、ベース３９及びゲート電極４５へ供給する入力電源として電流制限をかければ、電源電位と接地電位を用いることができ、従来技術のようには電源電圧を下げるための内部降圧回路などを設けなくてよいので、例えばＤＣ／ＤＣコンバータなどの回路に組み込んだ場合に効率低下を招くことはない。
【００４８】
この実施例のバイポーラトランジスタでは、従来のバイポーラトランジスタとは異なってゲート電極４５が設けられている。ゲート電極４５を接地電位にしてエミッタ３７よりも低電位にすることによりチャネルができやすい状態になる。さらに、エミッタ３７とベース用高濃度オーミック拡散層３９を間隔をもって配置することにより、エミッタ、ベース間の接合リークを低減している。これらの作用により、従来のバイポーラトランジスタに比べて、低電流領域の電流増幅率を向上できるという効果もある。
【００４９】
図８は半導体装置の第２の態様の一実施例を示す断面図である。この実施例は本発明の半導体装置の第２の態様を構成するバイポーラトランジスタをＮＰＮバイポーラトランジスタに適用したものである。図１と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｐ型基板１表面にフィールド酸化膜２が形成されている。Ｐ型基板１のバイポーラトランジスタ形成領域にＮ型の拡散層からなるコレクタ（Nwell）３、Ｐ型の拡散層からなるベース（Pbody）５、Ｎ型の拡散層からなるエミッタ（N+）７、Ｐ型の拡散層からなるベース用高濃度オーミック拡散層（P+）９、Ｎ型の拡散層からなるコレクタ用高濃度オーミック拡散層（N+）１１、ゲート酸化膜１３及びゲート電極１５により構成されるバイポーラトランジスタが形成されている。このバイポーラトランジスタは図１に示したバイポーラトランジスタと同じ構成である。
【００５０】
コレクタ用高濃度オーミック拡散層１１はコレクタ配線２１を介して電源電位２３に電気的に接続されている。ベース用高濃度オーミック拡散層９はベース配線６１を介して入力端子２９に電気的に接続されている。エミッタ７にはエミッタ配線６５が電気的に接続されており、ゲート電極１５にはゲート電極配線６７が電気的に接続されている。エミッタ配線６５とゲート電極配線６７は電気的に接続されている。エミッタ配線６５及びゲート電極配線６７は、接地電位１９に電気的に接続されている。
【００５１】
この実施例のバイポーラトランジスタを製造するための、製造方法の第２の局面の実施例では、図２及び図３を参照して説明した上記工程（１）から（６）と同じ工程を行なった後、次の工程を行なう。
図８を参照して説明すると、Ｐ型基板１上に層間絶縁膜（図示は省略）を形成し、エミッタ７上、ベース用高濃度オーミック拡散層９上及びコレクタ用高濃度オーミック拡散層１１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線２１，６１，６５，６７を形成して、コレクタ配線２１を介してコレクタ用高濃度オーミック拡散層１１を電源電位２３に電気的に接続し、ベース配線６１を介してベース用高濃度オーミック拡散層９を入力端子２９に電気的に接続し、エミッタ配線６５及びゲート電極配線６７を介してエミッタ７及びゲート電極１５を接地電位１９に電気的に接続する。
この製造方法の実施例によれば、図２及び図３を参照して説明した製造方法の実施例と同じ作用効果をもって、図８に示したバイポーラトランジスタを製造することができる。
【００５２】
図８に示した実施例のバイポーラトランジスタをオフさせた状態では、ゲート電極１５のゲート電圧、ベース５のベース電圧及びエミッタ７のエミッタ電圧が同じ電位（接地電位）になる。この実施例のバイポーラトランジスタをオフさせた状態での耐圧特性は、図４に示した耐圧特性と同じである。すなわち、この実施例のバイポーラトランジスタをオフさせた状態では、コレクタ配線２１及びコレクタ用高濃度オーミック拡散層１１を介してコレクタ３に電源電位が印加されており、コレクタ３とベース５の接合面に、コレクタ３側及びベース５側の両方に空乏化が生じ、高耐圧が維持される。
【００５３】
一方、この実施例のバイポーラトランジスタをオンさせた状態では、ベース配線６１及びベース用高濃度オーミック拡散層９を介してベース５に入力電圧としての電源電位が印加される。ベース５に正のベース電圧が印加されることによってベース５、エミッタ７間が順方向電圧になる。これにより、ゲート電極１５には高電圧が印加されない。その一例を図９を用いて説明する。
【００５４】
図９は、この実施例のバイポーラトランジスタをオンさせた状態でのコレクタ電流ＩCとコレクタ−エミッタ間の電圧ＶCEとの関係（下方のデータ）と、ゲート電圧ＶGとコレクタ−エミッタ間の電圧ＶCEとの関係（上方のデータ）を表す図であり、左の縦軸はコレクタ電流ＩC（単位はｍＡ）、右の縦軸はゲート電圧ＶG（単位はＶ）、横軸はコレクタ−エミッタ間の電圧ＶCE（単位はＶ）を示す。
図９に示すように、エミッタ７と同電位になっているゲート電圧ＶGは０.８〜０.９Ｖ程度の電圧で維持され、ゲート電極１５には高電圧は印加されない。これにより、ゲート酸化膜１３の破壊を抑制することができ、バイポーラトランジスタの安定な動作を得ることができる。
【００５５】
この実施例のパイポーラトランジスタでは、ベース５へ供給する入力電源として電流制限をかければ、電源電位と接地電位を用いることができ、従来技術のようには電源電圧を下げるための内部降圧回路などを設けなくてよいので、例えばＤＣ／ＤＣコンバータなどの回路に組み込んだ場合に効率低下を招くことはない。
【００５６】
図１０は、この実施例のバイポーラトランジスタの電流増幅率リニアリティー特性を示す図であり、縦軸は電流増幅率hfe、横軸はコレクタ電流ＩC（単位はＡ）を示す。
この実施例のバイポーラトランジスタでは、エミッタ７とベース用高濃度オーミック拡散層９を間隔をもって配置することにより、エミッタ、ベース間の接合リークを低減している。図１０に示すように、従来の横型バイポーラトランジスタよりもベース幅が小さいにもかかわらず、従来のバイポーラトランジスタと同様の電流増幅率リニアリティー特性を示し、電流増幅率hfeは最大で１００程度を得ることができた。
【００５７】
図１１は半導体装置の第２の態様の他の実施例を示す断面図である。この実施例は本発明の半導体装置の第２の態様を構成するバイポーラトランジスタをＰＮＰバイポーラトランジスタに適用したものである。図７と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｎ型基板３１表面にフィールド酸化膜３２が形成されている。Ｎ型基板３１のバイポーラトランジスタ形成領域にＰ型の拡散層からなるコレクタ（Pwell）３３、Ｎ型の拡散層からなるベース（Nbody）３５、Ｐ型の拡散層からなるエミッタ（P+）３７、Ｎ型の拡散層からなるベース用高濃度オーミック拡散層（N+）３９、Ｐ型の拡散層からなるコレクタ用高濃度オーミック拡散層（P+）４１、ゲート酸化膜４３及びゲート電極４５により構成されるバイポーラトランジスタが形成されている。このバイポーラトランジスタは図７に示したバイポーラトランジスタと同じ構成である。
【００５８】
コレクタ用高濃度オーミック拡散層４１はコレクタ配線５１を介して接地電位１９に電気的に接続されている。ベース用高濃度オーミック拡散層３９はベース配線７１を介して入力端子２９に電気的に接続されている。エミッタ７にはエミッタ配線７５が電気的に接続されており、ゲート電極４５にはゲート電極配線７７が電気的に接続されている。エミッタ配線７５とゲート電極配線７７は電気的に接続されている。エミッタ配線７５及びゲート電極配線７７は、電源電位２３に電気的に接続されている。
【００５９】
この実施例のバイポーラトランジスタを製造するための、製造方法の第２の局面の実施例では、図２及び図３を参照して説明した上記工程（１）から（６）とは逆導電型により同様の工程を行なった後、次の工程を行なう。
図１１を参照して説明すると、Ｎ型基板３１上に層間絶縁膜（図示は省略）を形成し、エミッタ３７上、ベース用高濃度オーミック拡散層３９上及びコレクタ用高濃度オーミック拡散層４１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線５１，７１，７５，７７を形成して、コレクタ配線５１を介してコレクタ用高濃度オーミック拡散層４１を接地電位１９に電気的に接続し、ベース配線７１を介してベース用高濃度オーミック拡散層９を入力端子２９に電気的に接続し、エミッタ配線７５及びゲート電極配線７７を介してエミッタ３７及びゲート電極４５を電源電位２３に電気的に接続する。
この製造方法の実施例によれば、図２及び図３を参照して説明した製造方法の実施例と同じ作用効果をもって、図１１に示したバイポーラトランジスタを製造することができる。
【００６０】
図１１に示した実施例のバイポーラトランジスタをオフさせた状態では、ゲート電極４５のゲート電圧、ベース３５のベース電圧及びエミッタ３７のエミッタ電圧が同じ電位（電源電位）になる。ベース配線７１及びベース用高濃度オーミック拡散層３９を介してベース３５に正のベース電圧（電源電位）が印加された状態では、コレクタ３３とベース３５の接合面に、コレクタ３３側及びベース３５側の両方に空乏化が生じ、高耐圧が維持される。
【００６１】
一方、この実施例のバイポーラトランジスタをオンさせた状態では、ベース配線７５及びベース用高濃度オーミック拡散層３９を介してベース３５が電源電位以下になる。ベース３５の電位がエミッタ３７に印加されている電源電位よりも低電位になるのでエミッタ３７、ベース３５間が順方向電圧になる。これにより、ゲート電極４５には高電圧が印加されないので、ゲート酸化膜４３の破壊を抑制することができ、バイポーラトランジスタの安定な動作を得ることができる。
【００６２】
この実施例のパイポーラトランジスタでは、ベース３９及びゲート電極４５へ供給する入力電源として電流制限をかければ、電源電位と接地電位を用いることができ、従来技術のようには電源電圧を下げるための内部降圧回路などを設けなくてよいので、例えばＤＣ／ＤＣコンバータなどの回路に組み込んだ場合に効率低下を招くことはない。
【００６３】
この実施例のバイポーラトランジスタでは、エミッタ３７とベース用高濃度オーミック拡散層３９を間隔をもって配置することにより、エミッタ、ベース間の接合リークを低減している。これにより、従来の横型バイポーラトランジスタよりもベース幅が小さいにもかかわらず、従来のバイポーラトランジスタと同様の電流増幅率リニアリティー特性を得ることができる。
【００６４】
図１２は半導体装置の第１の態様のさらに他の実施例を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。この実施例は本発明の半導体装置の第１の態様を構成するバイポーラトランジスタをＮＰＮバイポーラトランジスタに適用したものである。図１と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｐ型基板１表面にフィールド酸化膜２が形成されている。Ｐ型基板１のバイポーラトランジスタ形成領域にＮ型の拡散層からなるコレクタ（Nwell）３、Ｐ型の拡散層からなるベース（Pbody）５、Ｎ型の拡散層からなるエミッタ（N+）７、Ｐ型の拡散層からなるベース用高濃度オーミック拡散層（P+）９、Ｎ型の拡散層からなるコレクタ用高濃度オーミック拡散層（N+）１１、ゲート酸化膜１３及びゲート電極１５が形成されている。
コレクタ用高濃度オーミック拡散層１１とゲート電極１５の間のコレクタ３内に、コレクタ３よりも濃く、かつコレクタ用高濃度オーミック拡散層１１よりも薄いＮ型の不純物濃度をもつ拡散層からなる中濃度コレクタ（N-）８１が形成されている。
【００６５】
コレクタ用高濃度オーミック拡散層１１はコレクタ配線２１を介して電源電位２３に電気的に接続されている。エミッタ７はエミッタ配線１７を介して接地電位１９に電気的に接続されている。ベース用高濃度オーミック拡散層９にはベース配線２５が電気的に接続されており、ゲート電極１５にはゲート電極配線２７が電気的に接続されている。ベース配線２５とゲート電極配線２７は電気的に接続されている。ベース配線２５及びゲート電極配線２７は、入力端子２９に電気的に接続されている。
【００６６】
この実施例では、ベース５及びベース用高濃度オーミック拡散層９はＡ−Ａ方向で隣接する２つのバイポーラトランジスタで共通に形成されている。また、コレクタ用高濃度オーミック拡散層１１及び中濃度コレクタ８１はＡ−Ａに直交する方向で隣接する２つのバイポーラトランジスタ領域で連続する拡散層により構成されている。これらの４つのバイポーラトランジスタについて、コレクタ３及びエミッタ７は連続する拡散層により構成され、ゲート電極１５は連続するポリシリコン膜により構成されている。
【００６７】
この実施例では、コレクタ用高濃度オーミック拡散層１１とゲート電極１５の間のコレクタ３内に中濃度コレクタ８１が設けられているので、コレクタ用高濃度オーミック拡散層１１とゲート電極１５の間のコレクタ抵抗を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００６８】
図１３は、図１２に示したバイポーラトランジスタを製造するための、製造方法の第１の局面の一実施例の一部を示す工程断面図である。図１３では１つのバイポーラトランジスタのみについて示す。図２も参照して、この製造方法の実施例を説明する。
図２を参照して説明した製造方法の実施例の上記工程（１）から（４）と同じ工程を行なって、Ｐ型基板１にフィールド酸化膜２、コレクタ３、ベース５、ゲート酸化膜１３、ゲート電極１５を形成する（図２（ｄ）参照）。
【００６９】
（５）Ｐ型基板１上に、ゲート電極１５に対してベース５とは反対側のコレクタ３上の領域及びゲート電極１５上に開口部をもつレジストパターンを形成する。そのレジストパターンをマスクにして、１００ＫｅＶの加速エネルギー、５.０×１０12ｃｍ-2程度のドーズ量の条件で、コレクタ３内にリンの注入を行なって中濃度コレクタ（N-）８１を形成する。その後、レジストパターンを除去する（図１３（ｄ’）参照）。
【００７０】
（６）Ｐ型基板１上に、ベース５上のゲート電極１５に隣接した領域、ゲート電極１５上、及び中濃度コレクタ８１上に開口部をもつレジストパターンを形成する。このとき、中濃度コレクタ８１上にはゲート電極１５に隣接して幅寸法が例えば１.５μｍ以上のレジストパターンが存在するようにレジストパターンを形成する。そのレジストパターンをマスクにして、５０ＫｅＶの加速エネルギー、６.０×１０15ｃｍ-2程度のドーズ量の条件で、ベース５及び中濃度コレクタ８１に、リン又は砒素の注入を同時に行なう。レジストパターンを除去した後、処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理を施して不純物を熱拡散させ、ベース５内のゲート電極１５に隣接する領域にエミッタ（N+）７を形成し、中濃度コレクタ８１にゲート電極１５とは例えば１.５μｍ以上の間隔をもってコレクタ用高濃度オーミック拡散層（N+）１１形成する（図１３（ｅ’）参照）。
【００７１】
（７）Ｐ型基板１上に、ベース５上のエミッタ７とは例えば１.５μｍ以上の間隔をもって開口部が位置するようにレジストパターンを形成する。そのレジストパターンをマスクにして、３０ＫｅＶの加速エネルギー、２.０×１０15ｃｍ-2程度のドーズ量の条件で、ベース用高濃度オーミック拡散層を形成するためのボロン注入を行なう。レジストパターンを除去した後、処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理を施して不純物を熱拡散させ、ベース５内にエミッタ７とは例えば１.５μｍ以上の間隔をもってベース用高濃度オーミック拡散層（P+）９形成する（図３（ｆ’）参照）。
【００７２】
図１３を参照して続きの工程を説明すると、Ｐ型基板１上に層間絶縁膜（図示は省略）を形成し、エミッタ７上、ベース用高濃度オーミック拡散層９上及びコレクタ用高濃度オーミック拡散層１１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線１７，２１，２５，２７を形成して、エミッタ配線１７を介してエミッタ７を接地電位１９に電気的に接続し、コレクタ配線２１を介してコレクタ用高濃度オーミック拡散層１１を電源電位２３に電気的に接続し、ベース配線２５及びゲート電極配線２７を介してベース用高濃度オーミック拡散層９及びゲート電極１５を入力端子２９に電気的に接続する。
【００７３】
この製造方法の実施例によれば、図１３に示したバイポーラトランジスタを製造することができる。さらに、中濃度コレクタ８１をゲート電極１５に対して自己整合的に形成しているので、中濃度コレクタ８１の位置はゲート電極１５端で決定されるため、中濃度コレクタ８１、ベース５間の距離に関して写真製版工程でのアライメントズレを考慮する必要はない。
【００７４】
図１４は半導体装置の第１の態様のさらに他の実施例を示す断面図である。この実施例は本発明の半導体装置の第１の態様を構成するバイポーラトランジスタをＰＮＰバイポーラトランジスタに適用したものである。図７と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｎ型基板３１表面にフィールド酸化膜３２が形成されている。Ｎ型基板３１のバイポーラトランジスタ形成領域にＰ型の拡散層からなるコレクタ（Pwell）３３、Ｎ型の拡散層からなるベース（Nbody）３５、Ｐ型の拡散層からなるエミッタ（P+）３７、Ｎ型の拡散層からなるベース用高濃度オーミック拡散層（N+）３９、Ｐ型の拡散層からなるコレクタ用高濃度オーミック拡散層（P+）４１、ゲート酸化膜４３及びゲート電極４５が形成されている。
コレクタ用高濃度オーミック拡散層４１とゲート電極４５の間のコレクタ３３内に、コレクタ３３よりも濃く、かつコレクタ用高濃度オーミック拡散層４１よりも薄いＰ型の不純物濃度をもつ拡散層からなる中濃度コレクタ（P-）８３が形成されている。
【００７５】
エミッタ３７はエミッタ配線４７を介して電源電位２３に電気的に接続されている。コレクタ用高濃度オーミック拡散層４１はコレクタ配線５１を介して接地電位１９に電気的に接続されている。ベース用高濃度オーミック拡散層３９にはベース配線５５が電気的に接続されており、ゲート電極４５にはゲート電極配線５７が電気的に接続されている。ベース配線５５とゲート電極配線５７は電気的に接続されている。ベース配線５５及びゲート電極配線５７は、入力電圧が印加される入力端子２９に電気的に接続されている。
【００７６】
この実施例では、コレクタ用高濃度オーミック拡散層４１とゲート電極４５の間のコレクタ３３内に中濃度コレクタ８３が設けられているので、コレクタ用高濃度オーミック拡散層４１とゲート電極４５の間のコレクタ抵抗を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００７７】
この実施例のバイポーラトランジスタは、図２及び図１３を参照して説明した製造方法の実施例を逆導電型にして実施することにより製造できる。図２及び図１３を参照して説明した製造方法の実施例を逆導電型にした製造方法においても、図２及び図１３を参照して説明した製造方法の実施例と同様に、中濃度コレクタ８３をゲート電極４５に対して自己整合的に形成するので、中濃度コレクタ８３に関して写真製版工程でのアライメントズレを考慮する必要はない。
【００７８】
図１５は半導体装置の第２の態様のさらに他の実施例を示す断面図である。この実施例は本発明の半導体装置の第２の態様を構成するバイポーラトランジスタをＮＰＮバイポーラトランジスタに適用したものである。図１２と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｐ型基板１表面にフィールド酸化膜２が形成されている。Ｐ型基板１のバイポーラトランジスタ形成領域にＮ型の拡散層からなるコレクタ（Nwell）３、Ｐ型の拡散層からなるベース（Pbody）５、Ｎ型の拡散層からなるエミッタ（N+）７、Ｐ型の拡散層からなるベース用高濃度オーミック拡散層（P+）９、Ｎ型の拡散層からなるコレクタ用高濃度オーミック拡散層（N+）１１、ゲート酸化膜１３、ゲート電極１５及び中濃度コレクタ８１により構成されるバイポーラトランジスタが形成されている。このバイポーラトランジスタは図１２に示したバイポーラトランジスタと同じ構成である。
【００７９】
コレクタ用高濃度オーミック拡散層１１はコレクタ配線２１を介して電源電位２３に電気的に接続されている。ベース用高濃度オーミック拡散層９はベース配線６１を介して、入力電圧が印加される入力端子２９に電気的に接続されている。エミッタ７にはエミッタ配線６５が電気的に接続されており、ゲート電極１５にはゲート電極配線６７が電気的に接続されている。エミッタ配線６５とゲート電極配線６７は電気的に接続されている。エミッタ配線６５及びゲート電極配線６７は、接地電位１９に電気的に接続されている。
【００８０】
この実施例では、図１２に示したバイポーラトランジスタと同様に、コレクタ用高濃度オーミック拡散層１１とゲート電極１５の間のコレクタ３内に中濃度コレクタ８１が設けられているので、コレクタ用高濃度オーミック拡散層１１とゲート電極１５の間のコレクタ抵抗を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００８１】
この実施例のバイポーラトランジスタを製造するための、製造方法の第２の局面の実施例では、図２及び図１３を参照して説明した製造方法の実施例の上記工程（１）から（７）と同じ工程を行なった後、次の工程を行なう。
Ｐ型基板１上に層間絶縁膜（図示は省略）を形成し、エミッタ７上、ベース用高濃度オーミック拡散層９上及びコレクタ用高濃度オーミック拡散層１１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線２１，６１，６５，６７を形成して、コレクタ配線２１を介してコレクタ用高濃度オーミック拡散層１１を電源電位２３に電気的に接続し、ベース配線６１を介してベース用高濃度オーミック拡散層９を入力端子２９に電気的に接続し、エミッタ配線６５及びゲート電極配線６７を介してエミッタ７及びゲート電極１５を接地電位１９に電気的に接続する。
この製造方法の実施例によれば、図２及び図１３を参照して説明した製造方法の実施例と同じ作用効果をもって、図１５に示したバイポーラトランジスタを製造することができる。
【００８２】
図１６は半導体装置の第２の態様のさらに他の実施例を示す断面図である。この実施例は本発明の半導体装置の第２の態様を構成するバイポーラトランジスタをＰＮＰバイポーラトランジスタに適用したものである。図１４と同じ機能を果たす部分には同じ符号を付し、その部分の詳細な説明は省略する。
Ｎ型基板３１表面にフィールド酸化膜３２が形成されている。Ｎ型基板３１のバイポーラトランジスタ形成領域にＰ型の拡散層からなるコレクタ（Pwell）３３、Ｎ型の拡散層からなるベース（Nbody）３５、Ｐ型の拡散層からなるエミッタ（P+）３７、Ｎ型の拡散層からなるベース用高濃度オーミック拡散層（N+）３９、Ｐ型の拡散層からなるコレクタ用高濃度オーミック拡散層（P+）４１、ゲート酸化膜４３、ゲート電極４５及び中濃度コレクタ８３により構成されるバイポーラトランジスタが形成されている。このバイポーラトランジスタは図１４に示したバイポーラトランジスタと同じ構成である。
【００８３】
コレクタ用高濃度オーミック拡散層４１はコレクタ配線５１を介して接地電位１９に電気的に接続されている。ベース用高濃度オーミック拡散層３９はベース配線７１を介して入力端子２９に電気的に接続されている。エミッタ７にはエミッタ配線７５が電気的に接続されており、ゲート電極４５にはゲート電極配線７７が電気的に接続されている。エミッタ配線７５とゲート電極配線７７は電気的に接続されている。エミッタ配線７５及びゲート電極配線７７は、電源電位２３に電気的に接続されている。
【００８４】
この実施例では、図１４に示したバイポーラトランジスタと同様に、コレクタ用高濃度オーミック拡散層４１とゲート電極４５の間のコレクタ３３内に中濃度コレクタ８３が設けられているので、コレクタ用高濃度オーミック拡散層４１とゲート電極４５の間のコレクタ抵抗を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００８５】
この実施例のバイポーラトランジスタを製造するための、製造方法の第２の局面のさらに他の実施例では、図２及び図１３を参照して説明した製造方法の実施例の上記工程（１）から（７）とは逆導電型により同様の工程を行なった後、次の工程を行なう。
Ｎ型基板３１上に層間絶縁膜（図示は省略）を形成し、エミッタ３７上、ベース用高濃度オーミック拡散層３９上及びコレクタ用高濃度オーミック拡散層４１上の層間絶縁膜にコンタクトホール（図示は省略）をそれぞれ形成する。各コンタクトホールに導電材料を充填し、層間絶縁膜上に配線５１，７１，７５，７７を形成して、コレクタ配線５１を介してコレクタ用高濃度オーミック拡散層４１を接地電位１９に電気的に接続し、ベース配線７１を介してベース用高濃度オーミック拡散層９を入力端子２９に電気的に接続し、エミッタ配線７５及びゲート電極配線７７を介してエミッタ３７及びゲート電極４５を電源電位２３に電気的に接続する。
この製造方法の実施例によれば、図２及び図１３を参照して説明した製造方法の実施例と同じ作用効果をもって、図１６に示したバイポーラトランジスタを製造することができる。
【００８６】
図１から図３、図７、図８、及び図１１から図１６に示した半導体装置及び製造方法の実施例では、Ｐ型基板１又はＮ型基板３１にバイポーラトランジスタを形成しているが、本発明はこれに限定されるものではなく、Ｐ型ウエル内又はＮ型ウエル内にバイポーラトランジスタを形成してもよい。
【００８７】
図１７は、本発明の半導体装置の半導体装置を適用した定電圧電源の一実施例を示す回路図である。
電源に接続される入力端子（Ｖin）９１と、負荷に接続される出力端子（Ｖout）９３との間に、出力トランジスタを構成するＰＮＰバイポーラトランジスタ９５が設けられている。
差動増幅回路９７が設けられており、差動増幅回路９７の出力端子はＰＮＰバイポーラトランジスタ９５のベースに接続されている。差動増幅回路９７の反転入力端子は基準電圧発生回路（Ｖref）９９に接続されている。反転入力端子には基準電圧発生回路９９から基準電圧が印加される。差動増幅回路９７の非反転入力端子には、ＰＮＰバイポーラトランジスタ９５の出力電圧を分圧抵抗Ｒ１とＲ２で分圧した電圧が印加される。差動増幅回路９７及び基準電圧発生回路９９の電源は入力端子９１から供給される。差動増幅回路９７、基準電圧発生回路９９及び抵抗Ｒ２は接地されている。
この実施例では、ＰＮＰバイポーラトランジスタ９５として本発明の半導体装置を構成するバイポーラトランジスタを用いているので、耐圧を維持しつつ、出力ドライバの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【００８８】
入力端子９１からの入力電圧を降圧させる場合、入力電圧を抵抗比分割で出力させるが、出力端子９３に接続される外部負荷に流す電流量によりＰＮＰバイポーラトランジスタ９５のオン抵抗を可変させなければ出力電圧が一定にならない。そのため、差動増幅回路９７内で基準電圧発生回路９９からの基準電圧と抵抗Ｒ１，Ｒ２からの帰還抵抗電圧を比較させることにより出力電圧を一定にする。
【００８９】
図１８は、本発明の半導体装置を適用した反転型チャージポンプＤＣ／ＤＣコンバータの一実施例を示す回路図である。
回路には、入力端子（Ｖin）１０１、出力端子（Ｖout、反転出力）１０３、グラウンド端子（ＧＮＤ）１０５、ポンプ容量正側端子（ＣＰ＋）１０７とポンプ容量負側端子（ＣＰ−）１０９が設けられている。ポンプ容量正側端子１０７とポンプ容量負側端子１０９の間には、外付け部品のコンデンサ（図示は省略）が接続されている。
【００９０】
内部には、入力端子１０１とグラウンド端子１０５の間に、順にＰＮＰバイポーラトランジスタ１１１とＮＰＮバイポーラトランジスタ１１３が設けられている。ＰＮＰバイポーラトランジスタ１１１とＮＰＮバイポーラトランジスタ１１３の間にポンプ容量正側端子１０７が接続されている。ＮＰＮバイポーラトランジスタ１１３とグラウンド端子１０５の間は接地電位１１５に接続されている。接地電位１１５と出力端子１０３の間に、順にＮＰＮバイポーラトランジスタ１１７，１１９が接続されている。ＮＰＮバイポーラトランジスタ１１７，１１９の間にポンプ容量負側端子１０９が接続されている。
【００９１】
基準電圧端子（Ｖref）１２１からの基準電圧に基づいて入力端子１０１と同電位の電圧（Ｖin電圧）とグラウンド端子１０５と同電位の電圧（ＧＮＤ電圧）を交互に発振する発振回路（ＯＳＣ）１２３が設けられている。発振回路１２３の出力端子は、ＮＰＮバイポーラトランジスタ１１３，１１９のベースに直接接続されており、ＮＰＮバイポーラトランジスタ１１７のベースにインバータ１２５を介して接続されており、ＰＮＰバイポーラトランジスタ１１１のベースにインバータ１２５及び１２７を介して接続されている。
【００９２】
この反転型チャージポンプＤＣ／ＤＣコンバータは、発振回路１２３を通して４つのトランジスタ１１１，１１３，１１７，１１９のベースに電流を与えてスイッチングさせ、ポンプ容量正側端子１０７とポンプ容量負側端子１０９の間に接続されたコンデンサを充放電させることにより電流を流し、入力端子１０１から入力された入力電圧の反転電圧が出力端子１０３に出力される仕組みになっている。
この実施例では、内蔵スイッチを構成するＰＮＰバイポーラトランジスタ１１１及びＮＰＮバイポーラトランジスタ１１３，１１５，１１７のうち、少なくとも１つについて本発明の半導体装置を構成するバイポーラトランジスタを用いているので、耐圧を維持しつつ、内蔵スイッチの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【００９３】
発振回路１２３からＧＮＤ電圧が発振されたとき、ＰＮＰバイポーラトランジスタ１１１とＮＰＮバイポーラトランジスタ１１７がオンし、他の２つのＮＰＮバイポーラトランジスタ１１３，１１９はオフになる。このとき、ポンプ容量正側端子１０７とポンプ容量負側端子１０９の間に接続されたコンデンサに電荷がたまる。
発振回路１２３からＶin電圧が発振されたとき、ＰＮＰバイポーラトランジスタ１１１とＮＰＮバイポーラトランジスタ１１７はオフになり、他の２つのＮＰＮバイポーラトランジスタ１１３，１１９はオンする。このとき、電荷をためたコンデンサは放電するが、出力端子１０３がグラウンド端子１０５よりも低い電位にされているので、入力電圧でたまった電荷とは反転電圧が出力端子１０３から出力される。
上記の動作が繰り返されることにより、入力電圧の反転電圧で電流が流れ続ける。
【００９４】
図１７及び図１８に示した実施例では、本発明を構成するバイポーラトランジスタを定電圧電源又はＤＣ／ＤＣコンバータに適用しているが、本発明が適用される回路装置はこれに限定されるものではなく、バイポーラトランジスタを含む回路装置を備えた半導体装置であれば、本発明の半導体装置を適用することができる。
【００９５】
【発明の効果】
請求項１に記載の半導体装置では、第１導電型の拡散層からなるコレクタと、上記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、上記ゲート電極が形成された領域と一部重複して上記コレクタ内に形成された第２導電型の拡散層からなるベースと、上記ベース内の上記ゲート電極に隣接した領域に形成された第１導電型の拡散層からなるエミッタと、上記ベース内に上記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、上記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、上記ゲート電極と上記ベースが同電位になるように配線が形成されてなるバイポーラトランジスタを備えているようにしたので、ベース幅を小さくすることができる。さらに、ゲート電極とベースが同電位にされているので、オンした状態ではエミッタ、ゲート電極間には順方向電圧しかかからず、ゲート電極には高電圧は印加されない。これにより、ベースへの入力電圧として高電圧を印加してもゲート酸化膜の破壊を抑制することができ、安定した動作を得ることができる。
【００９６】
請求項２に記載の半導体装置では、第１導電型の拡散層からなるコレクタと、上記コレクタ上にゲート絶縁膜を介して形成されたゲート電極と、上記ゲート電極が形成された領域と一部重複して上記コレクタ内に形成された第２導電型の拡散層からなるベースと、上記ベース内の上記ゲート電極に隣接した領域に形成された第１導電型の拡散層からなるエミッタと、上記ベース内に上記エミッタと間隔をもって形成された第２導電型の拡散層からなるベース用高濃度オーミック拡散層と、上記コレクタ内に形成された第１導電型の拡散層からなるコレクタ用高濃度オーミック拡散層とを備え、上記ゲート電極と上記エミッタが同電位になるように配線が形成されてなるバイポーラトランジスタを備えているようにしたので、ベース幅を小さくすることができる。さらに、ゲート電極とエミッタが同電位にされているので、オンした状態ではベース、ゲート電極間には順方向電圧しかかからず、ゲート絶縁膜には順方向電圧しかかからない。これにより、ベースへの入力電圧として高電圧、例えば電源電位を印加してもゲート酸化膜の破壊を抑制することができ、安定した動作を得ることができる。
【００９７】
請求項３に記載の半導体装置では、上記コレクタ用高濃度オーミック拡散層は上記ゲート電極と間隔をもって形成されているようにしたので、ゲートモジュレート効果を抑制して耐圧を向上させることができる。
【００９８】
請求項４に記載の半導体装置では、上記コレクタ用高濃度オーミック拡散層と上記ゲート電極を間隔をもって配置した場合、上記ゲート電極と上記コレクタ用高濃度オーミック拡散層との間の上記コレクタ内に、上記コレクタよりも濃く、かつ上記コレクタ用高濃度オーミック拡散層よりも薄い第１導電型の不純物濃度をもつ拡散層からなる中濃度コレクタをさらに備えているようにしたので、中濃度コレクタにより、ゲート電極とコレクタ用高濃度オーミック拡散層との間のコレクタ抵抗を低減することができ、大電流領域での電流増幅率を向上させることができる。
【００９９】
請求項５に記載の半導体装置では、定電圧電源で使用されるバイポーラトランジスタとして本発明の半導体装置を構成するバイポーラトランジスタを使用するようにしたので、耐圧を維持しつつ、出力ドライバとして使用するバイポーラトランジスタの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【０１００】
請求項６に記載の半導体装置では、ＤＣ／ＤＣコンバータで使用される少なくとも１つの内蔵スイッチとして本発明の半導体装置を構成するバイポーラトランジスタを使用するようにしたので、耐圧を維持しつつ、内蔵スイッチとして使用するバイポーラトランジスタの大きさを小さくすることができ、チップ面積の縮小化を図ることができる。
【０１０１】
請求項７に記載の製造方法では、ゲート電極に対して自己整合的にベース及びエミッタを形成して請求項１に記載の半導体装置を製造するようにしたので、横型バイポーラトランジスタ構造の電流増幅率を決定し、最も電流が流れるベース幅を短く設定することができ、さらにベース幅の寸法に関して写真製版工程でのアライメントズレを考慮する必要はない。これにより、面積の小さな高効率のバイポーラトランジスタを製造することができる。
【０１０２】
請求項８に記載の製造方法では、ゲート電極に対して自己整合的にベース及びエミッタを形成して請求項２に記載の半導体装置を製造するようにしたので、横型バイポーラトランジスタ構造の電流増幅率を決定し、最も電流が流れるベース幅を短く設定することができ、さらにベース幅の寸法に関して写真製版工程でのアライメントズレを考慮する必要はない。これにより、面積の小さな高効率のバイポーラトランジスタを製造することができる。
【０１０３】
請求項９に記載の製造方法では、中濃度コレクタをゲート電極に対して自己整合的に形成して請求項４に記載の半導体装置を製造するようにしたので、中濃度コレクタの位置はゲート電極端で決定されるため、中濃度コレクタ、ベース間の距離に関して写真製版工程でのアライメントズレを考慮する必要はない。
【図面の簡単な説明】
【図１】半導体装置の第１の態様の一実施例を示す断面図である。
【図２】図１に示したバイポーラトランジスタを製造するための、製造方法の第１の局面の一実施例の前半を示す工程断面図である。
【図３】同実施例の後半を示す工程断面図である。
【図４】図１に示したバイポーラトランジスタをオフさせた状態での耐圧特性を示す図であり、縦軸はコレクタ電流ＩC、横軸はコレクタ−エミッタ間の電圧ＶCEを示す。
【図５】図１に示したバイポーラトランジスタをオンさせた状態でのコレクタ電流ＩCとコレクタ−エミッタ間の電圧ＶCEとの関係（下方のデータ）と、ゲート電圧ＶGとコレクタ−エミッタ間の電圧ＶCEとの関係（上方のデータ）を表す図であり、左の縦軸はコレクタ電流ＩC、右の縦軸はゲート電圧ＶG、横軸はコレクタ−エミッタ間の電圧ＶCEを示す。
【図６】図１に示したバイポーラトランジスタの電流増幅率リニアリティー特性を示す図であり、縦軸は電流増幅率hfe、横軸はコレクタ電流ＩCを示す。
【図７】半導体装置の第１の態様の他の実施例を示す断面図である。
【図８】半導体装置の第２の態様の一実施例を示す断面図である。
【図９】図８に示したバイポーラトランジスタをオンさせた状態でのコレクタ電流ＩCとコレクタ−エミッタ間の電圧ＶCEとの関係（下方のデータ）と、ゲート電圧ＶGとコレクタ−エミッタ間の電圧ＶCEとの関係（上方のデータ）を表す図であり、左の縦軸はコレクタ電流ＩC、右の縦軸はゲート電圧ＶG、横軸はコレクタ−エミッタ間の電圧ＶCEを示す。
【図１０】図８に示したバイポーラトランジスタの電流増幅率リニアリティー特性を示す図であり、縦軸は電流増幅率hfe、横軸はコレクタ電流ＩCを示す。
【図１１】半導体装置の第２の態様の他の実施例を示す断面図である。
【図１２】半導体装置の第１の態様のさらに他の実施例を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。
【図１３】図１２に示したバイポーラトランジスタを製造するための、製造方法の第１の局面の一実施例の一部を示す工程断面図である。
【図１４】半導体装置の第１の態様のさらに他の実施例を示す断面図である。
【図１５】半導体装置の第２の態様のさらに他の実施例を示す断面図である。
【図１６】半導体装置の第２の態様のさらに他の実施例を示す断面図である。
【図１７】本発明の半導体装置を適用した定電圧電源の一実施例を示す回路図である。
【図１８】本発明の半導体装置を適用したＤＣ／ＤＣコンバータの一実施例を示す回路図である。
【図１９】Ｎチャネル型ＬＤＭＯＳトランジスタの一例を示す断面図である。
【符号の説明】
１    Ｐ型基板
２    フィールド酸化膜
３    コレクタ
５    ベース
７    エミッタ
９    ベース用高濃度オーミック拡散層
１１    コレクタ用高濃度オーミック拡散層
１３    ゲート酸化膜
１５    ゲート電極
１７    エミッタ配線
１９    接地電位
２１    コレクタ配線
２３    電源電位
２５    ベース配線
２７    ゲート電極配線
２９    入力端子
【図１】
0004514369.tif 000002
【図２】
0004514369.tif 000003
【図３】
0004514369.tif 000004
【図４】
0004514369.tif 000005
【図５】
0004514369.tif 000006
【図６】
0004514369.tif 000007
【図７】
0004514369.tif 000008
【図８】
0004514369.tif 000009
【図９】
0004514369.tif 000010
【図１０】
0004514369.tif 000011
【図１１】
0004514369.tif 000012
【図１２】
0004514369.tif 000013
【図１３】
0004514369.tif 000014
【図１４】
0004514369.tif 000015
【図１５】
0004514369.tif 000016
【図１６】
0004514369.tif 000017
【図１７】
0004514369.tif 000018
【図１８】
0004514369.tif 000019
【図１９】
0004514369.tif 000020