(57)【特許請求の範囲】
【請求項１】
第１のノードと出力ノードの間の第１の切換え可能な導電性経路と、
前記出力ノードと第２のノードの間の第２の切換え可能な導電性経路と、
前記出力ノードと前記第２のノードの間の第３の切換え可能な導電性経路とを含む回路であって、
前記第１と前記第２の切換え可能な導電性経路が第１の低アクティブ・パルス信号源に結合され、前記第３の切換え可能な導電性経路が第２の低アクティブ・パルス信号源に結合され、前記第２と第３の切換え可能な導電性経路がそれぞれ前記第１の切換え可能な導電性経路のオン抵抗よりも実質的に小さいオン抵抗を持つことを特徴とする論理構造回路。
【請求項２】
入力端子および出力ノード結合された出力端子を有する第１のレシオ形ＣＭＯＳインバータと、
入力端子および前記出力ノードに結合された出力端子を有する第２のレシオ形ＣＭＯＳインバータとを含む回路であって、
前記第１のレシオ形ＣＭＯＳインバータの入力端子が第１の低アクティブ・パルス信号源の出力ノードに結合され、前記第２のレシオ形ＣＭＯＳインバータの入力端子が第２の低アクティブ・パルス信号源の出力ノードに結合されていることを特徴とする論理構造回路。
【請求項３】
第１の電源ノードと出力ノードの間にソースからドレインに向けて結合された第１のＰＦＥＴと、
前記出力ノードと第２の電源ノードの間にドレインからソースに向けて結合された第１のＮＦＥＴと、
前記第１の電源ノードと前記出力ノードの間にソースからドレインに向けて結合された第２のＰＦＥＴと、
前記出力ノードと前記第２の電源ノードの間にドレインからソースに向けて結合された第２のＮＦＥＴと、
前記出力ノードと前記第２の電源ノードの間にドレインからソースに向けて結合された第３のＮＦＥＴとを含む回路であって、
前記第１のＰＦＥＴのゲートおよび前記第１のＮＦＥＴのゲートが共通に第１の入力信号源に結合され、前記第２のＰＦＥＴのゲートおよび前記第２のＮＦＥＴのゲートが共通に第２の入力信号源に結合され、さらに、前記第３のＮＦＥＴのゲートが第３の入力信号源に結合され、且つ前記第１、第２および第３の信号源がアクティブ低パルス信号であることを特徴とする論理構造回路。
【請求項４】
複数の入力端子と１つの出力端子を有するレシオ形非対称ＣＭＯＳ論理構造体と、
それぞれが出力ノードを有する複数のパルス出力ドミノ論理ステージとから構成され、上記レシオ形非対称ＣＭＯＳ論理構造体の各入力端子は複数のパルス出力ドミノ論理ステージの１つの対応する出力ノードに結合していることを特徴とする論理構造回路。
【発明の詳細な説明】
【０００１】
（発明の背景）
（発明の分野）
本発明は一般に論理回路に関し、より詳細には、パルス・アクティブ入力で使用する高速ＣＭＯＳ回路構成に関する。
【０００２】
（背景）
半導体製造技術の進歩によって、回路設計者は単一チップにものすごい数のトランジスタを集積化することができるようになった。例えば、現代の集積回路（ＩＣ）は一般に単一の小さい基板上に相互に接続された数百万個のトランジスタを含む。一般には、これらは電界効果トランジスタ（ＦＥＴ）である。同時に、コンピュータ・アーキテクチャ、より詳細にはプロセッサ・アーキテクチャは、サイクル・タイムの短縮化を重要視する方向に進んでいる。半導体製造およびプロセッサ・アーキテクチャのこのような進歩により、設計者は基本回路機能を実現する新しい方法を考えるようになった。
【０００３】
より短いサイクル・タイムのＩＣを製造するには、通常、これらのデバイスが動作するクロック周波数を上げることが必要になる。クロック周波数を上げることは、各クロック・サイクル内で許容される論理ゲート遅延がますます小さくなることを意味する。今なお、現代のプロセッサ・アーキテクチャは一般に相当の数の論理動作が出来るだけ速く行われることを必要とする。あとで述べるように、高速動作を達成するいくつかの方式の論理設計が開発された。
【０００４】
スタティック・フルＣＭＯＳ論理では、ｎチャネル電界効果トランジスタ（ＮＦＥＴ）ごとに１つのｐチャネル電界効果トランジスタ（ＰＦＥＴ）が必要になる。このことは、複合論理ゲートとしては、ＰＦＥＴ  ＯＲ構造を持つＮＦＥＴスタックか、またはＰＦＴスタックを持つＮＦＥＴ  ＯＲ構造のいずれかであることをいう。図１（ａ）は、スタティック・フルＣＭＯＳ複合論理ゲートのトランジスタ・レベルの構成を示す。図１（ｂ）は、図１（ａ）の回路で実現される論理機能を表す論理記号を示す。これらの複合論理ゲート構造の物理的なレイアウトにより、出力ノードに関連した接合面積、したがって相当大きい寄生容量が生じる。
【０００５】
スタティック・フルＣＭＯＳ論理構造に関係する出力ノードの寄生容量の量を小さくする動的論理構造、例えばドミノ論理が開発された。ドミノ論理とは、プリチャージされた出力ノードを有するいくつかの直列結合論理段を含む回路構成を示す。いくつかの直列結合ドミノ論理段の集合はドミノ・ブロックと呼ばれる。一方、ドミノ・ブロックは高速ＣＭＯＳ論理集積回路でパイプライン・アーキテクチャを実現するためにしばしば使用されるので、ドミノ・ブロックはパイプステージと呼ばれる。個々の論理段の出力ノードは第１の論理レベルにプリチャージされ、次に、実現されている論理機能および様々な入力信号の状態に応じて、出力ノードが第２の論理レベルに切り換えられるように論理信号が加えられる。鎖状になった各ドミノ段が評価を行う時に、次のドミノ段の出力は切換えがイネーブル状態になる。プリチャージされたノードが順番に「電位が下がる」ので、動作は倒れるドミノになぞらえて説明され、このタイプの回路構成の名前はここから来ている。
【０００６】
ドミノ回路は、スタティック・フルＣＭＯＳ論理構造に比べると入力容量と出力容量の両方を減少させる傾向があるが、ドミノ回路はリセット（すなわち、プリチャージ）回路を必要とし、さらに、ドミノ回路は充電にともなう誘起雑音の問題に敏感である。
【０００７】
必要なことは、高速結合論理機能を可能にし、少量のチップ面積を費やし、スタティック・フルＣＭＯＳ論理構造よりも入出力容量が小さく、充電にともなう問題に敏感でない構造である。
【０００８】
（発明の概要）
簡単に言うと、パルスのアクティブ入力信号を受け取るように構成された論理構造は、非常に小さい固有のスイッチング遅延を有する論理出力を生成する。プルダウン・トランジスタと相補的なプルアップ・トランジスタとは、論理構造が直流電流を吸い込むかまたは流出するときでもデフォルト論理の出力レベルが公称レベルにごく近い状態にあるような比になっている。パルス入力信号がアクティブでないときには、イネーブル状態の直流電流経路はない。
【０００９】
本発明の特定の一実施態様では、ＰＦＥＴプルアップおよびＮＦＥＴプルダウンを有する論理構造がアクティブ低パルス入力信号を受け取り、全ての入力信号が低レベルにあるときに論理高の出力信号を生成する。入力信号の少なくとも１つが、ただし全てではないが、低である時に、論理構造は、直流電流を吸い込みながら、論理低の出力信号を生成する。この特定の実施態様のデフォルト条件である、入力信号の全てが高レベルにあるとき、論理構造は論理低の出力信号を生成し、直流電流経路はオンに切り換えられない。
【００１０】
（詳細な説明）
本発明の実例となる実施形態を以下で説明する。はっきりさせるために、この明細書では、必ずしも実際の実施の態様の全てを説明しない。もちろん理解できるであろうが、そのような実際の実施形態のどの開発においても、実施ごとに異なるシステム関連の制約およびビジネス関連の制約を受けるコンプライアンスのような開発者固有の目的を達成するために、数多くの実施固有の決定が行われなければならない。さらに、理解できるであろうが、そのような開発努力は複雑で時間のかかるものかもしれないが、この開示の恩恵を受ける当業者にとっては必ずある決まりきった過程であろう。
【００１１】
概要
本発明の実施形態はパルス入力の結合論理を達成する面積効率のよい高速回路を提供する。本発明の一態様では、対称論理構造は等しい数のプルアップ経路とプルダウン経路を有する。本発明の他の態様では、非対称論理構造は等しくない数のプルアップ経路とプルダウン経路を有し、代表的な実施形態では、プルダウン経路の数がプルアップ経路の数を上回っている。また、これらの論理構造は論理ゲートと呼ぶこともできる。
【００１２】
本発明による例示的な回路は複数のＰＦＥＴとＮＦＥＴの対を有し、ＰＦＥＴとＮＦＥＴの各対のゲートは、通常は論理高の状態の出力信号を有し、パルスの低の出力状態を生成することができる信号源に共通に結合される。
【００１３】
本発明による論理構造は、ドミノ論理回路と関連して使用されるときに特に有用である。パルス・ドミノ回路は、一般に、デフォルトで論理高の状態になる出力を持ち、ドミノ評価経路を制御する入力信号が接地への導通をイネーブル状態にするときに、低アクティブ・短いパルスを生成する。ここの教示の恩恵を受ける当業者は認めるであろうが、ＰＦＥＴで構成された評価経路を持つドミノ構造は、一般に、ＰＦＥＴドミノ評価経路を制御する入力信号が正電圧への導通をイネーブル状態にするときに、高レベルの出力を生成する。
【００１４】
用語
ｎタイプ・ドミノ、ｎスタック・ドミノ、およびｎチャネル評価経路という用語は全て、ドミノ出力ノードから接地への経路を形成するＮＦＥＴがそのドミノ段への論理入力で制御されるドミノ段のことをいう。ｐタイプ・ドミノ、ｐスタック・ドミノ、およびｐチャネル評価経路という用語は全て、出力ノードから正電圧電源への経路を形成するＰＦＥＴがそのドミノ段への論理入力で制御されるドミノ段のことをいう。ドミノ回路段は、電界効果トランジスタだけではなく、どのような適当な構成要素でも実現することができることを当業者なら理解できよう。
【００１５】
ここでドミノ段に関して使用されている評価は、アクティブ状態になるドミノ出力ノードのことをいう。このアクティブ状態はプリチャージ状態と異なるレベルである。
【００１６】
「ゲート」という用語は、状況に敏感で、集積回路を説明するときには、２つの方法で使用できる。ここで使用するように、論理ゲートを背景にして使用されるときには、ゲートは任意の論理機能を実現する回路のことをいう。トランジスタ回路構成を背景にして使用されるときには、ゲートは３端子ＦＥＴの絶縁ゲート端子のことをいう。半導体基板を考慮すると、ＦＥＴは４端子デバイスと見ることができるが、本発明の実例の実施形態を説明するためには、ＦＥＴは、従来のゲート、ドレイン、ソースの３端子モデルを使用して説明する。
【００１７】
パルスは、短い継続時間の間アサートされる信号を示す。一般には、パルスはクロック信号の遷移に関連してアサートされ、クロック信号と無関係にディアサートされる。さらに、パルスの継続時間、すなわち、パルスがアサートされている時間の長さは一般にクロック期間に比べて短い。
【００１８】
リセットは、一般にディジタル回路技術の分野では、出力ノードを論理低、またはゼロにすることをいう。しかし、ドミノ論理段に関しては、リセットは、出力ノードを「評価しない」状態にすることをいう。すなわち、ｎチャネル評価経路を持つドミノ段は高レベルにリセットし、ｐチャネル評価経路を持つドミノ段は低レベルにリセットする。
【００１９】
自己リセット・ドミノ段は、原子リセット回路を持つと呼ばれることがある。もしくは、自己リセット・ドミノは、自己終結とよばれることもある。これらの用語は全て、出力ノードが評価するときに、ドミノ段の出力ノードをプリチャージし始める回路を持つドミノ段のことをいう。
【００２０】
ジッパー・ドミノは、ドミノ段が交互にｎチャネル評価経路段とｐチャネル評価経路段になっている直列に接続された複数のドミノ段を持つ回路構成のことをいう。
【００２１】
回路構成
本発明の実施形態はドミノ・タイプの論理回路と関連して特に有用であるので、ドミノ回路を説明する基本的な情報を図２〜３を参照して以下に説明する。当業者は認めるであろうが、ドミノ回路設計の一般的なカテゴリの中には、作ることができる多くの回路の変形および修正がある。例示的なドミノ論理回路についての簡単な説明の後で、本発明によるレシオ形ＣＭＯＳ論理構造の特定の実施形態を説明する。
【００２２】
図２は、ドミノ論理の２入力ＮＡＮＤゲート２１０の従来の実施を示す。ＮＡＮＤゲート２１０は、出力ノード２１８と接地の間に直列に結合されたＮＦＥＴ２１１〜２１３（すなわち、ｎスタック）、および電圧電源と出力ノード２１８の間に結合されたＰＦＥＴ２１４を含む。ＰＦＥＴ２１４のゲートはＮＦＥＴ２１１のゲートに結合され、両方のゲートが入力クロック信号ＣＬＫを受け取る。データ入力ＢとＡは、図示のようにＮＦＥＴ２１２と２１３のゲートにそれぞれ結合する。動作には、２つの相、すなわちプリチャージ相と評価相がある。これら２つの相についての他の用語は、それぞれプリチャージ期間と評価期間である。プリチャージ相では、ＣＬＫが低のときに、ＮＦＥＴ２１１はオフであるから、出力ノード２１８から接地への導通経路はなく、同時にＰＦＥＴ２１４がオンして、電圧電源Ｖｃｃから出力ノード２１８への導通経路を形成するので、出力ノード２１８は高レベルに充電される。適当な動作に関して、信号ＡとＢはＣＬＫが高になる前に安定する。評価相では、ＣＬＫが高になって、ＰＦＥＴ２１４をオフしＮＦＥＴ２１１をオンする。ＮＦＥＴ２１１がオンして、両方の信号ＡとＢが高の場合には、出力ノード２１８から接地に至る導通経路ができる。すなわち、両方のＮＡＮＤ入力が高であれば、評価相の間出力は低になる。そうでなければ、出力は高のままである。評価相の間にｎスタックを通して出力ノード２１８が放電されないときには、その出力ノード２１８は「浮動」の高であり、その電圧は、漏れ電流および他の信号への容量結合を介した電荷の損失または取得のために変化し易い。出力ノード２１８はインバータ２２０の入力に結合する。
【００２３】
ドミノ段が直列に結合されるときには、ドミノ段は一般にインバータ２２０のようなスタティック反転論理段を経由して結合される。ドミノ論理のジッパー実施が考案されたが、スタティック反転論理構造で直列に結合されたｎスタック・ドミノ段を持つものがより一般的である。この構成は、ｎスタック・ドミノ出力ノードが高レベルにプリチャージされるので有用である。そこで、もし別のｎスタック・ドミノ段の入力に直接接続されていれば、誤って放電されるドミノ段を生じるかもしれない。インバータ以外の反転論理構造をドミノ段の間に配置してもよいことを当業者なら理解できよう。例えば、論理ＮＡＮＤおよびＮＯＲの機能を用いることができる。
【００２４】
図３は、本発明の実例の実施形態でパイプステージを形成するために使用されたドミノ論理段３００を示す。当業者なら理解できるように、ドミノ出力３１８と接地の間に結合されるＮＦＥＴを様々に構成することで、様々な論理機能を実施することができる。図３に示す例では、２つの平行な、２つの高ＡＮＤスタックが使用されている。第１のＡＮＤスタックは、図３に示すように、ドミノ出力３１８と接地の間にＮＦＥＴ３０２、３０４を直列に結合して作る。第２のＡＮＤスタックは、図３に示すように、ドミノ出力３１８と接地の間にＮＦＥＴ３０６、３０８を直列に結合して作る。２つのＰＦＥＴ３１４、３１６は、電源とドミノ出力３１８の間に並列に結合する。ＰＦＥＴ３１６はリセット・デバイスであり、ドミノ出力３１８を低レベルから高レベルに戻すために必要な電荷を供給する。ドミノ出力ノード３１８は、インバータ３２０の入力に結合する。ＰＦＥＴ３１６のゲート３１２は、リセット信号に結合する。本発明の実施形態では、ドミノ段の少なくとも１つが自己リセット回路を実現し、少なくとも１つのドミノ段が自己仕立てのクロック動作リセットを実現する。ドミノ論理段３００のハーフ・キーパー機能はインバータ３１０を含む。インバータ３１０の入力は、ドミノ出力３１８に結合する。インバータ３１０の出力は、ＰＦＥＴ３１４のゲートに結合する。インバータ３１０は、ＰＦＥＴ３１４とともにハーフ・キーパー機能を実現する。
【００２５】
ドミノ出力３１８が高のときに、インバータ３１０の出力は低になり、ＰＦＥＴ３１４のゲートの低によりＰＦＥＴ３１４はオンし、その結果電源とドミノ出力３１８の間に導電性経路が存在するようになる。このようにして、ハーフ・キーパーによって、ドミノ出力３１８に高レベルが維持されるようになる。ドミノ出力３１８が低を評価するときに、インバータ３１０の出力は高となり、その結果ＰＦＥＴ３１４はオフする。
【００２６】
ＰＦＥＴ３１６のゲート３１２が高レベルのときに、ＰＦＥＴ３１６はオフし、電源とドミノ出力３１８の間に存在する導電性経路はない。ＰＦＥＴ３１６のゲート３１２が低レベルのときに、ＰＦＥＴ３１６はオンし、導電性経路が電源とドミノ出力３１８の間に存在する。このようにして、ドミノ出力３１８は高レベルにリセットされる。ドミノ出力３１８が高レベルに戻るときに、インバータ３１０の出力は低になり、その結果ＰＦＥＴ３１４はオンする。一般には、ＰＦＥＴ３１４、３１６は、ＰＦＥＴ３１４がＰＦＥＴ３１６よりも大きいオン抵抗を持つように寸法決定される。
【００２７】
図４（ａ）を参照して、本発明による３入力対称レシオ形ＣＭＯＳ論理構造を説明する。図に示すように、ＰＦＥＴ４０２、４０６、４１０は第１の電源ノードと出力ノード４１４の間にソースからドレインに向けて結合する。このようにして、ＰＦＥＴ４０２、４０６、４１０は第１の電源ノードと出力ノード４１４の間に切換え可能な導電性経路を形成する。すなわち、ノード４１４と第１の電源ノードの間の導電性経路は、ＰＦＥＴ４０２、４０６、４１０のゲートに加えられる電圧を制御することでオンとオフに切り換えることができる。ＮＦＥＴ４０４、４０８、４１２は、出力ノード４１４と第２の電源ノードの間にドレインからソースに向けて結合されている。このようにして、ＮＦＥＴ４０４、４０８、４１２は出力ノード４１４と第２の電源ノードの間に切換え可能な導電性経路を形成する。すなわち、ノード４１４と第２の電源ノードの間の導電性経路は、ＮＦＥＴ４０４、４０８、４１２のゲートに加えられる電圧を制御することでオンとオフに切り換えることができる。この中の教示の恩恵を受ける当業者なら理解できるであろうが、ここに示した切換え可能な導電性経路は、出力ノードと第１または第２の電圧電源ノードの間の単一のトランジスタを示すが、これらの切換え可能な導電性経路は、電界効果トランジスタのような直列接続回路要素で実現することもできる。
【００２８】
代表的な実施形態では、第１の電源ノードは正電圧電源であり、第２の電源ノードは接地である。ＰＦＥＴ４０２およびＮＦＥＴ４０４のゲートは、共通に、Ａと表示するアクティブ低のパルス信号源に結合する。ＰＦＥＴ４０６とＮＦＥＴ４０８のゲートは、共通に、Ｂと表示するアクティブ低のパルス信号源に結合する。ＰＦＥＴ４１０とＮＦＥＴ４１２のゲートは、共通に、Ｃと表示するアクティブ低のパルス信号源に結合する。ＮＦＥＴ４０４、４０８、４１２の各々は、それらの１個のどれもが完全に導通する２個のＰＦＥＴで供給される電流を吸い込み、出力ノード４１４に所定の公称低レベルを維持することができるように寸法決定される。
【００２９】
さらに図４（ａ）を参照して、全てのアクティブ低のパルス入力信号Ａ、Ｂ、およびＣが高状態にあるときには、出力ノード４１４は、ＮＦＥＴ４０４、４０８、４１２を通して接地に結合され、ＰＦＥＴ４０２、４０６、４１０はオフし、したがって直流電流経路はないことが理解できる。同じように、全てのアクティブ低のパルス入力信号Ａ、Ｂ、およびＣが低状態にあるときには、ＮＦＥＴを通る接地への経路はオフしており、３個のＰＦＥＴ４０２、４０６、４１０は全て並列でオンし、出力ノード４１４を高にドライブするので、出力ノード４１４はすぐに高になる。しかし、アクティブ低のパルス入力信号の１つまたは２つが低になり、アクティブ低のパルス入力信号の少なくとも１つが高のままであるときには、ＮＦＥＴはオンしているＰＦＥＴからの実質的に全ての電流を吸い込むように寸法決定されているので、出力ノード４１４は低のままである。直流電流経路が存在するのは、この条件の間だけである。一般に直流電流経路は、集積回路で消費される電力量を減らすために、設計者は避けるが、本発明のレシオ形ＣＭＯＳ論理構造は、一般に、入力信号のアクティブ低パルスの継続時間が短く、したがって直流電流経路が短い時間の間だけ存在するように動作する。この論理構造で得られるスイッチング速度は、完全スタティックＣＭＯＳ構造と比べると余分な電力が消費されるが、高速度設計に有用である。
【００３０】
図４（ｂ）を参照して、本発明による３入力非対称レシオ形ＣＭＯＳ論理構造を説明する。図に示すように、ＰＦＥＴ４０２、４０６は、第１の電源ノードと出力ノード４１４の間にソースからドレインに向けて結合する。このようにして、ＰＦＥＴ４０２、４０６は、第１の電源ノードと出力ノード４１４の間に切換え可能な導電性経路を形成する。すなわち、ノード４１４と第１の電源ノードの間の導電性経路は、ＰＦＥＴ４０２、４０６のゲートに加えられる電圧を制御することでオンとオフに切り換ることができる。ＮＦＥＴ４０４、４０８、４１２は、出力ノード４１４と第２の電源ノードの間にドレインからソースに向けて結合する。このようにして、ＮＦＥＴ４０４、４０８、４１２は、出力ノード４１４と第２の電源ノードの間に切換え可能な導電性経路を形成する。すなわち、ノード４１４と第２の電源ノードの間の導電性経路は、ＮＦＥＴ４０４、４０８、４１２のゲートに加えられる電圧を制御することでオンとオフに切り換えることができる。代表的な実施では、第１の電源ノードは正電圧電源であり、第２の電源ノードは接地である。ＰＦＥＴ４０２とＮＦＥＴ４０４のゲートは共通にＡと表示するアクティブ低のパルス信号源に結合する。ＰＦＥＴ４０６とＮＦＥＴ４０８のゲートは、共通にＢと表示するアクティブ低のパルス信号源に結合する。ＮＦＥＴ４１２のゲートは、Ｃと表示するアクティブ低のパルス信号源に結合する。ＮＦＥＴ４０４、４０８、４１２の各々は、それらの１つがどれでもオンに切り換わったときに、完全に導通しているＰＦＥＴにより供給される電流を吸い込み、出力ノード４１４の所定の公称低レベルを維持することができるように寸法決定される。非対称な実施は、対称な実施よりも出力ノードの寄生接合容量が少ない。
【００３１】
図５を参照して、低アクティブ・パルス出力信号の信号源として自己リセット・ドミノ論理段を持つ本発明の回路実施形態５００を示す。図５で理解できるように、自己リセットｎスタック・ドミノ段５０２は、入力信号ＡおよびＢが高になるときに、出力ノード５０３に低アクティブ・パルスを生成する。同様に、自己リセットｎスタック・ドミノ段５０４は、入力信号ＣおよびＤが高になるときに出力ノード５０５に低アクティブ・パルスを生成する。
【００３２】
例示的なレシオ形ＣＭＯＳ論理構造は、正電圧電源ノードと出力ノード５１４の間にソースからドレインに向けて結合されたＰＦＥＴ５０６、出力ノード５１４と接地の間にドレインからソースに向けて結合されたＮＦＥＴ５０８、正電源電圧と出力ノード５１４の間に結合されたＰＦＥＴ５１０、および出力ノード５１４と接地の間にドレインからソースに向けて結合されたＮＦＥＴ５１２を含む。ＰＦＥＴ５０６とＮＦＥＴ５０８のゲートは、ドミノ論理段５０２の出力ノード５０３に結合する。ＰＦＥＴ５１０とＮＦＥＴ５１２のゲートは、ドミノ論理段５０４の出力ノード５０５に結合する。ＮＦＥＴ５０８は、完全にオンしたＰＦＥＴ５１０の電流を吸い込むことができるように寸法決定される。同様に、ＮＦＥＴ５１２は、完全にオンしたＰＦＥＴ５０６の電流を吸い込むことができるように寸法決定される。
【００３３】
図５に示すレシオ形ＣＭＯＳ論理構造により出力ノード５１４に生成された出力信号は、図に示すように、一般に別のドミノ論理段５１６に結合される。ノード５１４の出力は信号Ａ、Ｂ、Ｃ、およびＤの論理ＡＮＤである。この中の教示の恩恵を受ける当業者なら理解できるであろうが、他の論理機能を同様に実施することができる。さらに、図５に示すレシオ形ＣＭＯＳ論理構造は、図示の４ウェイＡＮＤ機能ではなくて、５ウェイ、６ウェイ以上のＡＮＤ機能を実現することができる。本発明のレシオ形ＣＭＯＳ論理構造の特別の利点は、ＮＦＥＴまたはＰＦＥＴのスタックが必要でないことである。これによって、従来のスタティック・フルＣＭＯＳ論理の実施に比べて、本構造の入力容量および出力容量は小さくなる。
【００３４】
結論
本発明の実施形態は、パルスのアクティブ入力信号を受け取るように構成された論理構造のファミリを提供し、非常に小さい固有スイッチング遅延を持つ論理出力を生成する。プルダウン・トランジスタと相補的なプルアップ・トランジスタとは、ロジック構造が直流電流を吸い込むかまたは流出するときでも、デフォルト論理出力レベルが公称レベルにごく近い状態にあるような比になっている。パルス入力信号がアクティブでないとき、イネーブル状態の直流電流経路はない。
【００３５】
本発明の実施形態の利点は、スタックＰＦＥＴまたはスタックＮＦＥＴを必要とすることなくＣＭＯＳ論理構造を達成し、その結果入力容量および出力ノードの寄生接合容量をスタティック・フルＣＭＯＳ論理構造に比べて小さくすることである。
【００３６】
本発明の実施形態の他の利点は、従来のレシオ形論理と異なって、全ての入力信号がデフォルト高の状態であるとき、イネーブル状態にある直流電流経路がないことである。
【００３７】
本発明は、説明した実施形態に対し様々な変更および置き換えをして実施することができる。例えば、本発明は、もっと多くの、またはもっと少ない入力端子で実施することもできる。別の代替例では、本発明のレシオ形ＣＭＯＳ論理構造が論理低のデフォルト入力およびデフォルト論理高の出力レベルで動作するように構成される。この構成では、入力信号の１つまたは複数、ただし全てではない、が論理高レベルに遷移するときに、論理高レベルが維持されるような十分な電流を流出するようにＰＦＥＴは寸法決定されるはずである。
【００３８】
本発明の本質を説明するために説明しまた図示した部品およびステップの細部、材料、および構成の様々な他の変更は、添付の特許請求の範囲に表されている本発明の原理および範囲から逸脱することなく行うことができることを当業者なら容易に理解できよう。
【図面の簡単な説明】
【図１（ａ）】  スタティック・フルＣＭＯＳ複合論理ゲートトランジスタ・レベルの構成を示す図である。
【図１（ｂ）】  図１（ａ）の回路で実現される論理機能を表す論理記号を示す図である。
【図２】  基本的なドミノ論理段の回路構成を示す概略図である。
【図３】  ドミノ適合入力、ハーフ・キーパー、およびリセット・デバイスを有するドミノ論理段の回路構成を示す概略図である。
【図４（ａ）】  本発明による対称レシオ形ＣＭＯＳ論理構造を示す概略図である。
【図４（ｂ）】  本発明による非対称レシオ形ＣＭＯＳ論理構造を示す概略図である。
【図５】  パルス信号源としてドミノ論理段を含む本発明の実施形態を示す回路図である。
【図１（ａ）】
0004417552.tif 000002
【図１（ｂ）】
0004417552.tif 000003
【図２】
0004417552.tif 000004
【図３】
0004417552.tif 000005
【図４（ａ）】
0004417552.tif 000006
【図４（ｂ）】
0004417552.tif 000007
【図５】
0004417552.tif 000008