(57)【特許請求の範囲】
【請求項１】
基板を共通のアノードまたはカソードとする３端子発光サイリスタアレイをｎ個（ｎは２以上の整数）の発光サイリスタ毎にブロック化し、各ブロック内のｎ個の発光サイリスタのゲートをそれぞれ独立なｎ本のゲート選択線と接続し、かつ各ブロック内のｎ個の発光サイリスタのカソードまたはアノードを共通の電極に接続している発光サイリスタアレイの駆動回路において、
複数の入力信号によって、少なくともｎ個の出力端子の出力状態を同時に制御出来るデコーダと、
予め記憶した情報と前記複数の入力信号とによって、少なくとも前記ブロックの数の出力端子の出力状態を制御できる半導体メモリとを備え、
前記発光サイリスタアレイの各ゲート選択線は、前記デコーダのいずれかの出力端子と接続され、
前記ブロック毎に設けられた前記共通の電極はそれぞれ独立の電流源に接続され、
前記デコーダと前記半導体メモリとに、前記複数の入力信号を並列に供給することにより、前記ゲート選択線を順に選択する毎に、前記半導体メモリに記憶した情報に基づいて、前記電流源より電流が供給されること
を特徴とする発光サイリスタアレイの駆動回路。
【請求項２】
前記発光サイリスタアレイをそれぞれ設けた複数の発光サイリスタアレイチップと、前記デコーダと、前記半導体メモリとが同一基板上に配列、実装され、前記基板と外部制御回路および前記電流源との電気的接続手段を有することを特徴とする請求項１に記載の発光サイリスタアレイの駆動回路。
【請求項３】
前記発光サイリスタアレイと感光ドラムと前記発光サイリスタアレイが発する光を前記感光ドラム上に結像する光学手段と請求項１または２に記載の発光サイリスタアレイの駆動回路とを有する光プリンタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発光サイリスタアレイ、とくにそれを光プリンタ等に使用するための駆動回路に関する。
【０００２】
【従来の技術】
光プリンタの一態様である発光ダイオード（ＬＥＤ）プリンタは、多数のＬＥＤを基板上に直線状に配列したＬＥＤアレイと感光ドラム、またＬＥＤが発する光を感光ドラム上に結像するレンズアレイなどの結像光学系を備えている。さらに画像情報を含む電気信号によりＬＥＤを選択的に発光させ、回転する感光ドラム上に画像情報を書き込むための駆動回路が必要とされる。
【０００３】
ＬＥＤアレイにおけるＬＥＤ素子は通常、一方の電極を共通に接続し、他方の電極を個々の素子に分離してそれぞれに電流を注入できるようにする。あるＬＥＤ素子に電流を注入するかどうかの選択は、外部に設置した駆動回路によって行われる。すなわち、画像情報をあらかじめメモリーなどに記憶しておき、その情報に従って、駆動回路はＬＥＤに電流を流すかどうかの指令を出す。光プリンタにおいてはこの指令を感光ドラムの回転と同期させることにより、感光ドラム上に画像情報を書き込むことができる。
【０００４】
この画像情報は、印刷する品位が高くなるにつれて膨大な量となる。例えば、一般的な６００ｄｐｉ相当の解像度から１２００ｄｐｉに解像度を高める場合、Ａ３縦の幅に印刷しようとすると、１ラインあたり、１５０００ドット程度の情報が必要となる。このデータをプリンタヘッドと駆動回路との間で配線しようとすると、膨大な量のボンディングを行う必要がある。
【０００５】
一方、本発明の対象である３端子発光サイリスタアレイでは、個々の発光サイリスタ素子を発光させるかどうかの選択は、ゲート端子で行うことができる。このゲート端子への入力信号によりサイリスタが一度オンになれば、そのサイリスタには電流が注入され、発光が生じる。このように発光サイリスタの発光動作はゲート端子を使用して制御できるので、発光サイリスタのアノード端子とカソード端子は、ＬＥＤアレイの場合とは異なり、その両方の端子を束ねて結線しても個々の素子の制御ができる特徴を有する。このため、ＬＥＤアレイで必要とされた各素子のアノードまたはカノードへのワイヤボンディング等の手段による配線数を、発光サイリスタアレイの場合は大幅に削減できる。
【０００６】
しかし、しかし単にアノードもしくはカソード端子を束ねても、個々のゲート端子に画像情報をそれぞれ入力する必要があるため、従来のＬＥＤアレイの場合と配線数は基本的に変わらず、発光サイリスタの利点が活かされない。この問題点を解決する方法は、すでに本出願人により開示されている（特許第２８０７９１０号）。すなわち、基板を共通のアノードまたはカソードとする発光サイリスタアレイを構成し、ｎ個（ｎは２以上の整数）の発光サイリスタ素子毎にブロック化する。各ブロック内のｎ個の発光サイリスタのゲートをそれぞれ独立なｎ本のゲート選択線と接続し、かつ各ブロック内のｎ個の発光サイリスタのカソードまたはアノードを共通の電極に接続する。
【０００７】
この配線方法においては、ブロック間のゲート選択線の配線やブロック内のアノードまたはカソードをまとめる配線は発光サイリスタアレイチップに作り込むことが可能であり、チップから外部駆動回路へ至るワイヤボンディング等の手段による配線数は、各素子ごとに配線する場合に比べて大幅に削減できる。
【０００８】
【発明が解決しようとする課題】
ところが、上記のようにブロック化した発光サイリスタアレイを効率よく少ない外部素子により駆動する方法、回路は上記、本出願人による特許にも詳細に開示されていない。
この発明の目的は、従来のＬＥＤアレイの場合より大幅に少ない配線数で発光サイリスタアレイを駆動できる光プリンタ用駆動回路を提供することにある。
【０００９】
【課題を解決するための手段】
基板を共通のアノードまたはカソードとする３端子発光サイリスタアレイをｎ個（ｎは２以上の整数）の発光サイリスタ毎にブロック化し、各ブロック内のｎ個の発光サイリスタのゲートをそれぞれ独立なｎ本のゲート選択線と接続し、かつ各ブロック内のｎ個の発光サイリスタのカソードまたはアノードを共通の電極に接続している発光サイリスタアレイの駆動回路において、複数の入力信号によって複数の出力端子の出力状態を同時に制御出来る素子の出力端子に、前記発光サイリスタアレイのゲート選択線を接続し、かつ予め記憶した情報と前記複数の入力信号とによって出力端子の出力状態を制御できる素子の出力端子に、電流源を接続する。
【００１０】
ここで入力信号によって出力端子の出力状態を制御出来る素子としてデコーダを用い、また、あらかじめ記憶された情報と前記の入力信号とによって出力端子の出力状態を制御出来る素子として半導体メモリを用いる。さらに、複数の発光サイリスタアレイチップとデコーダと半導体メモリを同一基板上に配列、実装し、該基板と外部制御回路および電流源との電気的接続手段を備える
。
【００１１】
この発光サイリスタアレイと感光ドラムとこの発光サイリスタアレイが発する光を感光ドラム上に結像する光学手段とを備えることにより、本発明の発光サイリスタアレイの駆動回路による光プリンタ装置を実現することができる。
【００１２】
【発明の実施の形態】
以下に図を用いて本発明の実施の形態を説明する。図１は本発明の発光サイリスタアレイ１００の結線の一部を示す回路図である。発光サイリスタアレイ１００を構成する発光サイリスタ素子１を複数個まとめてブロック１０とする。図１では簡単のために４素子を１ブロックとした例を示しているが、これに限られるものではない。ただし１ブロックに含まれる素子数はその整数倍が全アレイに含まれる素子数に一致することが望ましい。全発光サイリスタ１のアノードは共通電極３に接続され、ブロック１０内の各発光サイリスタ素子のカソードはまとめて共通電極２に配線されている。なお、全カソードを共通にし、各ブロック内のアノードをまとめる配線方法でもよい。ゲート選択線７はブロック内の発光サイリスタ素子数に等しい本数を設け、ブロック内の各素子のゲートには異なるゲート選択線を接続し、各ブロックには同様にそれぞれ共通のゲート選択線を配線する。
【００１３】
図２は本発明の駆動回路のブロック図である。発光サイリスタアレイ１００の共通電極２，３には、すべて発光サイリスタアレイ１００が発光するのに十分な電流を供給出来る電流源４に接続される。ただし、各ブロック１０−１、１０−２、１０−３等の電流はメモリ５の各出力信号により制御されるため、電流源４はブロック毎に共通電極２とメモリ５の間に接続するように図では示している。サイリスタアレイ１００の複数のゲート選択線７は、デコーダ８の複数の出力端子２２にそれぞれ接続される。なお、ここでは図示を簡単化するため、ゲート選択線を４本として示しているが、実用的には以下の実施例のようにゲート選択線数はより多くなる場合が多い。
【００１４】
デコーダ８の入力端子２４は、ヘッド基板２０上に設けられたアドレスバス１１の下位ビットに接続される。同様に、メモリ５のアドレス端子１２もアドレスバス１１に接続されている。一方、このメモリ５のデータ入力端子１３は、基板２０上のデータバス１４を通じてアドレスバス１１とともに、基板外の外部制御回路１６に接続される。この際、メモリ５に情報を書き込むコントロールバスも必要となるがここでは図示しない。外部制御回路１６では、プリンタ本体から送られてくる画像情報を１ライン分毎に分解して保持することができる。この保持された情報に従って、サイリスタアレイのどのビットを点灯させるかを、アドレスバス１１とデータバス１４、その他の制御信号を使ってメモリ５に書き込むことができる。印字の際には、メモリ５の制御信号を操作し、出力が電流源４を制御するように設定した上で、アドレスバス１１の下位ビットをカウンタなどを用いてデコーダ８と全メモリ５を同時に制御する。
【００１５】
画像情報に従って選択された発光サイリスタは、メモリ５によってオン信号が電流源４に送られることで電流が供給され、発光する。そこで決められた時間発光すると、電流源４が電流供給を停止し、発光が停止する。この動作を全ライン分実施することで、発光サイリスタアレイ１００には、１ライン分の画像が感光ドラムに露光される。
【００１６】
つぎにゲート選択線７が８本の場合の実際の印字動作について図３により説明する。この場合、使用したデコーダ（ＤＥＣ）８は３入力８出力のデコーダで、その真理値表を図４に示す。アドレスバス（ＡＤＲ）１１に０ｈが送られると、デコーダ８の出力（DECOUT）のＤ０がオン（“１”）になる。このラインはサイリスタアレイのゲート選択線７につながれている。さらに、同じアドレスがメモリー５にも送られており、この例では、５５ｈ(01010101b)と記憶されている。そのため、メモリ出力(DATA OUT)のＤＭ０もオン（“１”）になる。このうち、サイリスタアレイブロックの共通端子２がＤＭ０につながっていれば、サイリスタアレイブロックの一番左端のドットが点灯する。次に、アドレスバス１１に１ｈが出力されると、デコーダ８のＤ１がオンとなる。この場合メモリ５のデータ出力にはＡＡｈ(10101010b)が出力される。よって、ＤＭ０ラインはオフ状態となるため、左から２番目のドットは点灯しない。
このようにして時間経過とともに図３に示すデータが矢印の方向に沿って出力されると、図５に示したような印字パターンが再現される。
【００１７】
【実施例】
実際に使用した発光サイリスタアレイは、ＧａＡｓ基板上に４層のｐｎｐｎサイリスタ構造を成長し、フォトリソ工程を用いて素子を分離することによって形成される。分離された素子は、最下層を共有する事で共通電極とする事が出来、もう一方の共通電極は、アルミや銅といった金属薄膜を形成し、フォトリソ工程によってパターニングすることで形成される。最終的には予め定めた素子数を単位として基板を切断し、発光サイリスタアレイチップが完成する。基本的な工程、および発光サイリスタアレイチップの構造は前記の特許に開示されている。
【００１８】
発光サイリスタアレイでは、個々のゲート電極と共通電極の一つをワイヤーボンディングにより外部に取り出す必要があることから、物理的な制約が存在する。例えば、サイリスタアレイ１チップあたりに作製できる素子数が２５６ドットとし、その中のブロック数を１６個と仮定すると、１２００ｄｐｉ相当の印字を実現するのに必要なドット数（例えば１６３８４ドット）をコントロールするためには、６４個のサイリスタアレイチップ＋駆動回路が必要となる。サイリスタアレイ１チップから出てくるゲート数は２５６／１６＝１６本となり、これを４本のアドレスバスとデコーダで制御する(２4＝１６)。このアドレスバスは画像情報を格納しているメモリのアドレスバスにもつながれ、選択ゲートに応じたデータが出力される。出力のタイミングはアドレスバスにつながれているカウンタによって制御する。
【００１９】
この例で必要なメモリーの大きさは、１６×１６ビットのメモリということになる。このメモリに画像情報を書き込む場合には、１６×１６ビットのメモリが６４個存在していることから、６ビットの上位アドレスバスをヘッド基板に設け、駆動回路と接続する。駆動回路内にはこの上位アドレスバスをデコードして、自分のアドレスが指定された場合にのみ、４ビット下位アドレスバスとデータバスを用いて情報を書き込む。このように、サイリスタアレイの駆動回路には、デコーダとメモリ、アドレスデコーダとカウンタが組み込まれている。
【００２０】
個々のサイリスタアレイチップ１００は、図６に示すようなヘッド基板２０上に形成された共通電極３のパターンにダイボンディングされる。デコーダ８やメモリ５等を組み込んだ駆動回路についても、既存のＩＣ形成技術により作製され、それらがヘッド基板２０にダイボンディングされる。ヘッド基板には配線密度を高めるため、多層基板を用いても良い。発光サイリスタアレイ１００の各端子とデコーダ８およびメモリ５との結線２２，６はワイヤボンディングによって行われる。
メモリ５やデコーダ８の制御端子１２，１３、２２が接続されているアドレスバス１１，データバス１４はヘッド基板２０の一部から取り出され、フレキシブル基板１５等の電気的接続手段を用いて外部制御回路と接続される。
【００２１】
このサイリスタアレイ１００を搭載したヘッド基板２０は基本的には従来のＬＥＤアレイの場合と同様な構成で光プリンタを構成できる。図７はその構成の概略図である。ヘッド基板２０は感光ドラム１７と長手方向が平行になるように対向して固定される。ヘッド基板２０と感光ドラム１７の間にはレンズアレイ１８、例えば屈折率分布型ロッドレンズアレイ（日本板硝子製、セルフォックレンズアレイ）を設け、発光サイリスタ１００が発する光を感光ドラム１７上に結像する。ヘッド基板２０と外部制御回路１６および電流源４との接続はフレキシブル基板１５等で行うことができる。この配線数が従来のＬＥＤアレイを用いた場合に比べて大幅に少なくできるのが、本発明の特徴である。
【００２２】
【発明の効果】
本発明の駆動回路により、発光サイリスタアレイを駆動し、画像情報によって変調された光がパターンとして表示でき、光プリンタ装置が実現できる。その駆動時に必要な駆動回路とヘッド基板間の配線数を大幅に減らすことが可能となる。
【図面の簡単な説明】
【図１】  本発明における発光サイリスタアレイの等価回路である。
【図２】  本発明における駆動回路の全容を示すブロック図である。
【図３】  本発明における印字過程を説明および例示する図である。
【図４】  本発明の実施例で使用するデコーダの真理値表を示す図である。
【図５】  図３に例示された信号による印字パターンを示す図である。
【図６】  本発明における発光サイリスタアレイを用いた光プリントヘッド基板の実施例を示す概略図である。
【図７】  本発明におけるヘッド基板を用いた光プリンタ装置の構成図である。
【符号の説明】
１  発光サイリスタ素子
２  共通電極
３  共通電極
４  電流源
５  メモリ
６  メモリの出力信号線
７  ゲート選択線
８  デコーダ
１０  発光サイリスタアレイブロック
１１  アドレスバス
１２  アドレス端子
１３  データ入力端子
１４  データバス
１５  フレキシブル基板
１６  外部制御回路
１７  感光ドラム
１８  レンズアレイ
２０  ヘッド基板
２２  デコーダ出力端子
２４  デコーダ入力端子
１００  発光サイリスタアレイ
【図１】
0004453144.tif 000002
【図２】
0004453144.tif 000003
【図３】
0004453144.tif 000004
【図４】
0004453144.tif 000005
【図５】
0004453144.tif 000006
【図６】
0004453144.tif 000007
【図７】
0004453144.tif 000008