(57)【特許請求の範囲】
【請求項１】
信号伝送回路内の１つのバッファと、該１つのバッファの後段、または前段のバッファの間でコモンモード電圧の調整を行うための制御装置であって、
該１つのバッファに対応するコモンモード電圧を発生する第１の参照電圧発生部と、
該後段、または前段のバッファに対応するコモンモード電圧を発生する第２の参照電圧発生部と、
該第１の参照電圧発生部の出力と第２の参照電圧発生部の出力との差の電圧に対応して、該１つのバッファのコモンモード電圧を制御する制御信号を生成して、該１つのバッファと第１の参照電圧発生部とに与える制御信号生成部とを備えることを特徴とするコモンモード電圧制御装置。
【請求項２】
前記制御信号生成部が、前記第１の参照電圧発生部の出力電圧が第２の参照電圧発生部の出力電圧より大きい時には、該第１の参照電圧発生部の出力電圧を下げ、逆の時には第１の参照電圧発生部の出力電圧を上げるための制御信号を生成することを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項３】
前記制御信号生成部の生成する制御信号がアナログ信号であることを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項４】
前記制御信号生成部の生成するアナログ制御信号をデジタル信号に変換して、前記１つのバッファと第１の参照電圧発生部とに与えるアナログ／デジタル変換部をさらに備えることを特徴とする請求項３記載のコモンモード電圧制御装置。
【請求項５】
前記コモンモード電圧の調整が、前記１つのバッファと前記後段のバッファとの間で行われるとき、
前記制御信号生成部が、生成した信号を該１つのバッファより前段の１つ以上のバッファに対してさらに出力することを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項６】
前記コモンモード電圧の調整が、前記１つのバッファと前記前段のバッファとの間で行われるとき、
前記制御信号生成部が、生成した信号を該１つのバッファより後段の１つ以上のバッファに対してさらに出力することを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項７】
前記１つのバッファがカレント・モード・ロジック方式の高速回路に備えられ、
前記前段、または後段のバッファがコンプリメンタリ・メタル・オキサイド・セミコンダクタ素子を用いる低速回路に備えられることを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項８】
前記第１の参照電圧発生部が前記１つのバッファのレプリカ回路によって構成され、
前記第２の参照電圧発生部が前記前段、または後段のバッファのレプリカ回路によって構成されることを特徴とする請求項１記載のコモンモード電圧制御装置。
【請求項９】
前記１つのバッファのレプリカ回路、および前段、または後段のバッファのレプリカ回路において、それぞれ入力と出力とが短絡されていることを特徴とする請求項８記載のコモンモード電圧制御装置。
【請求項１０】
前記１つのバッファと、前記後段、または前段のバッファの電源電圧が異なるとき、
前記第１の参照電圧発生部が該１つのバッファの電源電圧で動作し、また第２の参照電圧発生部が該後段、または前段のバッファの電源電圧で動作することを特徴とする請求項１記載のコモンモード電圧制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号伝送システムにおけるコモンモード電圧の調整方式に係り、さらに詳しくは、例えばＬＳＩの内部において２つの回路ブロックの間でコモンモード電圧が異なる場合に、例えば後段側の回路の入力バッファにとって好ましい入力コモンモード電圧になるように、前段の回路ブロックの出力バッファの出力コモンモード電圧を調整するためのコモンモード電圧制御装置に関する。
【背景技術】
【０００２】
コンピュータを含む情報処理機器を構成する部品の性能は大きく向上している。例えばＳＲＡＭ、ＤＲＡＭ、プロセッサ、スイッチ用ＬＳＩなどの性能向上に伴い、これらの部品や要素の間の信号伝送速度を向上させることがシステムの全体性能を向上させるために必要となっている。例えばＳＲＡＭやＤＲＡＭなどのメモリとプロセッサの間の速度のギャップは大きくなる傾向があり、近年ではこの速度ギャップがコンピュータの性能向上の妨げとなっている。信号伝送だけでなく、チップの大型化に伴い、チップ内の素子の間や回路ブロックの間の信号伝送速度もチップの性能を制限する大きな要因となりつつある。さらに周辺機器とプロセッサやチップセットの間の信号伝送もシステム全体の性能を制限する要素である。【０００３】
高周波データの信号伝送において、信号波形の劣化を引き起こす重要な原因としてコモンモード電圧の変動があげられる。コモンモード電圧は、一般に平行伝送線路をグラウンド面の近くにグラウンド面と並行に配置して励振した時、線路電圧がコモンモード成分とディファレンシャルモード成分とに分離されることによって発生するものであり、例えばコモンモード電圧が異なる回路の間で信号を伝送する場合、前段側の回路の出力バッファの出力コモンモード電圧が後段側の回路の入力バッファのコモンモード電圧に近いことが望ましく、これらのコモンモード電圧が大きく異なるような場合には、スキューやジッタなどで表現される信号のタイミング精度が低下し、伝播信号の品質を維持することが困難となる。【０００４】
このような信号伝送回路におけるコモンモード電圧の調整方式の従来例について、図１４から図１７を用いて説明する。図１４は、第１の従来例の説明図である。同図において信号伝送回路１００に含まれる複数のバッファ１０１のうちで、１つのバッファ１０１ａとその後段のバッファ１０１ｂとの間で、コモンモード電圧の調整が行われるものとする。【０００５】
図１４の第１の従来例では、例えば差動信号が伝送される信号伝送回路１００内の伝送路から、バッファ１０１ａの出力コモンモード電圧がコモンモード電圧検出回路１０２によって検出される。例えば信号伝送回路１００を構成する半導体素子がＣＭＯＳ素子であるような場合には、電圧レベルの“Ｈ”と“Ｌ”とのほぼ中間の値がコモンモード電圧として検出される。検出された電圧はエラーアンプ１０４に入力され、参照電圧発生回路１０３の発生する参照電圧と比較される。この参照電圧は後段側のバッファ１０１ｂにとって好ましいと考えられる電圧であり、エラーアンプ１０４によって２つの電圧の差に応じた制御信号がバッファ１０１ａにフィードバックされ、コモンモード電圧検出回路１０２が検出する電圧と参照電圧発生回路１０３が発生する電圧とが一致するようにフィードバック動作が行われる。【０００６】
しかしながら第１の従来例では、まず第１にバッファ１０１ａの出力コモンモード電圧のみがモニタされているため、コモンモード電圧調整を十分に行うことができないという問題点がある。第２にコモンモード電圧検出回路１０２の存在によって信号伝送回路における信号伝送に影響が生じ、信号伝送帯域の劣化などが生ずるという問題点がある。第３にコモンモード電圧検出回路１０２は、例えば抵抗と静電容量で構成されるRCフィルタを用いることが多いが、このRCフィルタ、エラーアンプ１０４、バッファ１０１ａの３つの回路によって構成される３次系フィードバックループは安定性の確保が難しいという問題点がある。【０００７】
図１５は、第２の従来例の説明図である。この第２の従来例は、差動信号の伝送経路のバッファ１０１ｂの入力と出力を抵抗などの低インピーダンス素子１０５によって接続することによって、バッファ１０１ｂの動作点を１０１ｂにとって好ましいと考えられる電圧、すなわち最もゲインの出る動作点に強制的に設定するものである。しかしながらこの第２の従来例においては、バッファ１０１ｂの入力インピーダンスが低下し、バッファ１０１ａの出力波形がなまってしまうという問題点がある。【０００８】
図１６、図１７は、コモンモード電圧調整方式の第３、および第４の従来例の説明図である。これらの従来例では、バッファ１０１ａとバッファ１０１ｂとの間の差動信号の伝送路に静電容量１０６を挿入し、直流成分をカットしてバッファ１０１ｂ側でコモンモード電圧を設定するものである。【０００９】
図１６の第３の従来例では、参照電圧発生回路１０３によってバッファ１０１ｂの動作点を最もゲインが高くなる動作点に強制的に設定するような参照電圧が与えられる。インピーダンス１０７は、伝送路への影響を防止するために挿入される。図１７の第４の従来例では、図１５の第２の従来例と同様に、バッファ１０１ｂの入力と出力の間にインピーダンス１０５を接続することによって、バッファ１０１ｂの出力コモンモード電圧を強制的に最もゲインが高くなる動作点に設定するものである。しかしながらこれらの第３、第４の従来例では、伝送路に静電容量１０６が挿入されるために、入力信号の周波数レンジが広い場合には信号の低い周波数成分が通らなくなり、問題を生ずる場合がある。【００１０】
このようなコモンモード電圧の調整などについて、例えば特許文献１に開示されている従来技術では、図１４の第１の従来例と同様に、伝送路の信号からコモンモード電圧を検出するコモンモード電圧検出回路が設けられ、その検出結果に対応してバッファ回路に対するバイアス電圧を調整するバッファ回路装置が開示されている。【００１１】
また特許文献２には、信号伝送システムにおいて、コモンモード電圧をほぼ一定の値に保つためのコモンモードフィードバック回路を備えたレシーバ回路が開示されている。しかしながら、これらの公知技術を用いても、例えばコモンモード電圧の異なる２つの回路ブロックの間で、前述の問題点を解決しながらコモンモード電圧を適切に調整することはできなかった。
【特許文献１】特開２００４−１７２９８０号  「バッファ回路装置」
【特許文献２】特開２０００−１９６６８０号  「レシーバ回路および信号伝送システム」
【発明の開示】
【００１２】
本発明の目的は、伝送信号の帯域に影響を与えることなく、また系の安定性を確保しながら、例えば２つの回路ブロック間でのコモンモード電圧の調整を適切に行うことができるコモンモード電圧制御装置を提供することである。
【００１３】
本発明のコモンモード電圧制御装置は、信号伝送回路内の１つのバッファと、その１つのバッファの後段、または前段のバッファとの間でコモンモード電圧の調整を行うための制御装置であり、第１の参照電圧発生部、第２の参照電圧発生部、および制御信号生成部を備える。
【００１４】
第１の参照電圧発生部は、前述の１つのバッファに対応するコモンモード電圧を発生するものであり、第２の参照電圧発生部は、後段、または前段のバッファに対応するコモンモード電圧を発生するものであり、制御信号生成部は第１の参照電圧発生部と第２の参照電圧発生部との出力電圧の差に対応して、前述の１つのバッファのコモンモード電圧を制御する制御信号を生成し、その１つのバッファと第１の参照電圧発生部とに与えるものである。
【００１５】
このように本発明においては、それぞれ２つのバッファに対応するコモンモード電圧を発生する２つの参照電圧発生部が発生する参照電圧が等しくなるように、制御信号生成部によって制御信号を生成して、その制御信号を用いて第１の参照電圧発生部にフィードバックをかけ、かつその制御信号を前述の１つのバッファに与えることによって、例えば後段のバッファにとって最もゲインの出る動作点に後段のバッファに対するコモンモード電圧を設定することが可能となる。
【００１６】
以上のように本発明によれば、実際の信号伝送経路に一切の負荷をかけることなく、例えば２つの回路ブロックの間のコモンモード電圧の調整を、低周波信号が通らないという問題もなく、また系の安定性を確保した状態で適切に制御することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明のコモンモード電圧制御装置の原理構成ブロック図である。
【図２】本発明のコモンモード電圧制御装置が用いられる信号伝送システムの全体構成例である。
【図３】本発明におけるコモンモード電圧調整の概念の説明図である。
【図４】本発明の第１の実施例の説明図である。
【図５】第１の実施例におけるバッファの構成例である。
【図６】第１の実施例におけるレプリカ回路２１の構成例である。
【図７】第１の実施例におけるレプリカ回路２２の構成例である。
【図８】第１の実施例におけるエラーアンプの構成例である。
【図９】本発明の第２の実施例の説明図である。
【図１０】第２の実施例におけるレプリカ回路２４の構成例である。
【図１１】本発明の第３の実施例の説明図である。
【図１２】本発明の第４の実施例の説明図である。
【図１３】本発明の第５の実施例の説明図である。
【図１４】コモンモード電圧調整方式の第１の従来例の説明図である。
【図１５】コモンモード電圧調整方式の第２の従来例の説明図である。
【図１６】コモンモード電圧調整方式の第３の従来例の説明図である。
【図１７】コモンモード電圧調整方式の第４の従来例の説明図である。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明のコモンモード電圧制御装置の原理構成ブロック図である。このコモンモード電圧制御装置２は、信号伝送回路１の内部の１つのバッファ３と、このバッファ３の、例えば後段のバッファとの間で、コモンモード電圧の調整を行うための制御装置である。【００１９】
コモンモード電圧制御装置２は、１つのバッファ３に対応するコモンモード電圧を発生する第１の参照電圧発生部５と、例えば後段のバッファ４に対応するコモンモード電圧を発生する第２の参照電圧発生部６と、第１の参照電圧発生部５、第２の参照電圧発生部６の出力する電圧の差に対応して、１つのバッファ３のコモンモード電圧を制御する制御信号を生成し、１つのバッファ３と第１の参照電圧発生部５とに与える制御信号生成部７とを備える。【００２０】
本発明においては制御信号生成部７が、第１の参照電圧発生部５の出力電圧が第２の参照電圧発生部６の出力電圧より大きい時には、第１の参照電圧発生部５の出力電圧を下げ、逆の時には第１の参照電圧発生部５の出力電圧を上げるための制御信号を生成することもできる。【００２１】
また制御信号生成部７の出力する制御信号がアナログ信号であり、そのアナログ信号が１つのバッファ３と第１の参照電圧発生部５とに与えられることも、あるいは制御信号生成部７の出力するアナログ制御信号をデジタル信号に変換して、１つのバッファ３、および第１の参照電圧発生部５に与えるアナログ／デジタル変換部をさらに備えることもできる。【００２２】
さらに本発明においては、図１に示すように１つのバッファ３とその後段のバッファ４との間でコモンモード電圧の調整が行われるときには、１つのバッファ３に加えてさらにその前段の１つ以上のバッファに対して制御信号生成部７の出力する制御信号が与えられることもできる。あるいは１つのバッファとその前段のバッファとの間でコモンモード電圧の調整が行われるときには、その１つのバッファに加えてさらに後段の１つ以上のバッファに制御信号が与えられることもできる。【００２３】
続いて本発明の実施形態についてさらに詳細に説明する。図２は本発明のコモンモード電圧制御装置が用いられる信号伝送システムの全体構成例である。同図においてはＣＭＬ（カレント・モード・ロジック）で構成される高速回路１０と、ＣＭＯＳ（コンプリメンタリ・メタル・オキサイド・セミコンダクタ）で構成される低速回路１１の間で信号のやり取りが行われる。一般にＣＭＬで構成される回路のタイムマージンは小さく、システム内で相手側の回路との間でコモンモード電圧が異なるとさらにタイムマージンが小さくなるため、コモンモード電圧の調整が必要となる。【００２４】
図２においてＣＭＬで構成される高速回路１０のコモンモード電圧は電源電圧付近であり、一方ＣＭＯＳで構成される低速回路１１側のコモンモード電圧は電源電圧の半分付近である。一般にＣＭＬで構成される高速回路１０とＣＭＯＳで構成される低速回路１１の電源電圧は異なるが、簡単のためにこれらの電源電圧が等しいとすると、２つの回路１０、１１のコモンモード電圧は明らかに異なる値となる。例えば、回路１０から回路１１への信号の伝送にあたり、回路１０側の出力バッファの出力コモンモード電圧を回路１１側の入力バッファにとって最もゲインの出る動作点に一致させるような制御を、コモンモード電圧制御装置１２によって実行することによって、回路１０側の出力バッファと、回路１１側の入力バッファとの間でコモンモード電圧の調整が行われる。【００２５】
図３は、本発明の基本概念の説明図である。同図において信号伝送回路１の内部には複数のバッファ１５が備えられるが、そのうちの１つのバッファ１５ａとその後段のバッファ１５ｂとの間でのコモンモード電圧の調整を例として、本発明の基本概念を説明する。【００２６】
図３において第１の参照電圧発生回路１６は、バッファ１５ａに対応するコモンモード電圧を発生するためのものであり、第２の参照電圧発生回路１７は、バッファ１５ｂに対応するコモンモード電圧を発生するためのものである。２つの参照電圧発生回路１６、１７の出力は差電圧検出回路１８に与えられ、その検出結果としての差電圧は制御信号生成回路１９に与えられる。制御信号生成回路１９の出力としての制御信号は、第１の参照電圧発生回路１６とバッファ１５ａに与えられる。本発明の特許請求の範囲の請求項１における制御信号生成部は、差電圧検出回路１８と制御信号生成回路１９とに対応する。【００２７】
本発明においては、２つのバッファ１５ａ、１５ｂに対応するコモンモード電圧が、信号伝送回路１の内部の信号パスからではなく、２つの参照電圧発生回路１６、１７によって与えられているために、信号伝送回路１内で伝送される信号の劣化要因を減らすことができる。また参照電圧発生回路として、例えばバッファのレプリカ回路をそれぞれ設けることによって、より安定した参照電圧発生が可能となる。【００２８】
図４は、本発明の第１の実施例の説明図である。同図を図３の本発明の基本概念図と比較すると、第１の参照電圧発生回路１６がバッファ１５ａのレプリカ回路２１によって、また第２の参照電圧発生回路１７がバッファ１５ｂのレプリカ回路２２によって構成され、また差電圧検出回路１８と制御信号生成回路１９とが１つのエラーアンプ２３によって構成されている。【００２９】
図４の第１の実施例では、レプリカ回路２１の発生する参照電圧１がレプリカ回路２２の発生する参照電圧２より高ければ、エラーアンプ２３によって制御信号の電圧を上げる制御が、また逆に参照電圧１の方が参照電圧２より低ければ制御信号の電圧を下げる制御が行われ、その制御信号がレプリカ回路２１に与えられることによって、参照電圧１と参照電圧２とが一致するようなフィードバック動作が行われる。【００３０】
またこの第１の実施例では、このフィードバックループがレプリカ回路２１とエラーアンプ２３のみで構成される２次系なので、位相の遅れは１８０度以内となり、動作の安定性を保つことができる。すなわち本発明の第１の実施例では、第１の参照電圧発生回路１６としてバッファ１５ａのレプリカ回路２１を、また第２の参照電圧発生回路１７としてバッファ１５ｂのレプリカ回路２２を用い、バッファ１５ａの出力コモンモード電圧をバッファ１５ｂの最もゲインの出る動作点に一致させるように、制御信号をレプリカ回路２１にフィードバックし、同時にその制御信号をバッファ１５ａに与えることによって、バッファ１５ａが後段のバッファ１５ｂの動作にとって最適となるコモンモード電圧を与えるように、信号を出力することになる。【００３１】
続いて第１の実施例の構成要素としてのバッファ、参照電圧発生回路、およびエラーアンプの構成例について図５から図８を用いて説明する。図５は、例えばバッファ１５ａの構成例としてのＣＭＬバッファの回路図である。同図は、例えば図２で示したようにバッファ１５ａがＣＭＬで構成される高速回路１０の出力バッファに相当し、ＣＭＯＳで構成される低速回路１１の入力バッファに対して信号を伝送する場合に相当する。なおこれは１つの例であり、例えば図３においてバッファ１５ａと１５ｂとが１つの回路ブロック、あるいはチップの中に存在する場合などにも本発明を適用することができることは当然であり、２つのバッファ１５ａ、１５ｂのいずれかのバッファにコモンモード電圧を制御する制御信号を入力することができれば本発明を適用可能である。【００３２】
図５においてバッファ１５ａは、３つのｎ型（ｎチャネル）ＭＯＳトランジスタ２５から２７、２つの負荷デバイス２８、２９によって構成されている。負荷デバイスとしては、例えばｐ型ＭＯＳトランジスタ、抵抗、インダクタなどの各種のデバイスを利用することが可能である。【００３３】
図５においてトランジスタ２７のゲートに与えられる制御信号が“Ｈ”レベルである時にバッファへの（正転）入力が“Ｈ”となり、その差動信号としてのバッファへの反転入力が“Ｌ”となると、トランジスタ２５はオフ、２６はオンとなり、負荷デバイス２８には電流が流れず、負荷デバイス２９に電流が流れ、その結果バッファの正転出力は“Ｈ”、反転出力は“Ｌ”となる。【００３４】
図６は、図４のレプリカ回路２１の構成図である。同図においてレプリカ回路２１は図５のＣＭＬバッファと同一構成、または例えばトランジスタのチャネル幅などを等しい比率で変えたものであり、さらにその入出力をショートさせたものである。同図においてトランジスタ２７のゲートに与えられる制御信号の電圧の値が大きくなると、２つの負荷デバイス２８、２９に流れる電流が増加し、参照電圧１の値は低下する。これによって図４で説明したようにレプリカ回路２１の出力としての参照電圧１が高い場合には、制御信号の電圧の値を上げることによって参照電圧１を低下させることが可能となる。【００３５】
図７は、図４のレプリカ回路２２の構成例である。このレプリカ回路２２は、バッファ１５ｂ、すなわち図２では、ＣＭＯＳで構成される低速回路１１側の入力バッファに相当し、例えばｐ型ＭＯＳトランジスタ３１とｎ型ＭＯＳトランジスタ３２とで構成されるインバータの入出力をショートさせたものであり、この構成によって参照電圧２の値はほぼ電源電圧Ｖｄｄの１／２の値となり、バッファ１５ｂにとって最もゲインの出るコモンモード電圧が与えられる。図６におけると同様に２つのＭＯＳトランジスタの、例えばチャネル幅を、バッファ１５ｂを構成するトランジスタのチャネル幅と等しい比率で変えても良いことは当然である。【００３６】
図８は、図４のエラーアンプ２３の構成例である。同図においてエラーアンプ２３は３つのｐ型ＭＯＳトランジスタ３４から３６、および３つのｎ型ＭＯＳトランジスタ３７から３９によって構成されている。そして例えば参照電圧１の値が大きい時にはｎ型トランジスタ３７は導通に近い状態となり、その結果ｐ型トランジスタ３４のゲートの電位が低下して、トランジスタ３４は導通状態に近づき、その結果トランジスタ３４のドレインの電位、したがってトランジスタ３６のドレインの電位としての制御信号の値が増加する動作が行われる。なおエラーアンプ２３としては図８の構成例に限定されることなく、一般的な差動電圧増幅器を用いることもできることは当然である。【００３７】
図９は、本発明の第２の実施例の説明図である。同図を第１の実施例に対する図４と比較すると、エラーアンプ２３とバッファ１５ａ、およびレプリカ回路２４との間にＡ／Ｄ変換器４１が備えられている点が異なっている。すなわち図４の第１の実施例では、エラーアンプ２３の出力としてのアナログ電圧がそれぞれ図５、図６のｎ型ＭＯＳトランジスタ２７のゲートにアナログのバイアス電圧として与えられるのに対して、図９ではそのアナログ電圧がデジタル変換されたｎビットの信号が、それぞれバッファ１５ａとレプリカ回路２４に与えられる点が異なっている。【００３８】
図１０は、第２の実施例における第１の参照電圧発生回路１６としてのレプリカ回路２４の構成回路図である。第１の実施例におけるレプリカ回路２１の構成を示す図６と比較すると、図６では制御信号がゲートに入力されるｎ型ＭＯＳトランジスタ２７が複数個並列に接続され、各トランジスタ２７のゲートに一定のバイアス電圧が与えられ、各トランジスタ２７とアースとの間にそれぞれもう１つのｎ型ＭＯＳトランジスタ４３がそれぞれ接続され、各トランジスタ４３のゲートにｎビットデジタル信号の各ビットの信号の値が与えられる点が異なっている。例えば、トランジスタ２７、４３のチャネル幅を、制御信号ｎビットのうちでＭＳＢビットの信号の値の影響が最大となり、ＬＳＢビットの信号の影響が最小となるように変化させることによって、アナログ信号から変換されたデジタル信号による制御を適切に行うことが可能となる。なお、第２の実施例においては、バッファ１５ａの構成も図５のトランジスタ２７を図１０のような構成とすることによって、デジタル信号による制御が可能となる。【００３９】
図１１は、本発明の第３の実施例の説明図である。この第３の実施例では、２つのバッファ１５ａ、１５ｂのうちで後段側のバッファ１５ｂのコモンモード電圧の制御が行われる。すなわち第１の参照電圧発生回路１６は後段側のバッファ１５ｂのレプリカ回路４５であり、第２の参照電圧発生回路１７は前段のバッファ１５ａのレプリカ回路４６であり、エラーアンプ２３は２つのレプリカ回路４５、４６の出力としての参照電圧の値が等しくなるようにレプリカ回路４５を制御するとともに、その制御信号をバッファ１５ｂに対しても出力する。【００４０】
図１２は、本発明の第４の実施例の説明図である。この第４の実施例では、図４の第１の実施例におけると同様に２つのレプリカ回路２１、２２の出力がエラーアンプ２３に与えられ、エラーアンプ２３の出力する制御信号はバッファ１５ａとレプリカ回路２１に与えられると同時に、その制御信号がバッファ１５ａの前段のバッファ、一般に複数のバッファに対してさらに与えられることによって、一段だけのバッファ１５ａに対する制御だけではバッファ１５ｂとの間でのコモンモード電圧の調整が十分にできないような場合にも、バッファ１５ａの出力コモンモード電圧をバッファ１５ｂの動作にとって最適な値に調整することが可能となる。【００４１】
図１２の第４の実施例では、エラーアンプ２３の出力する制御信号をバッファ１５ａのさらに前段のバッファにも与えるものとしたが、逆に図１１の第３の実施例に対応してエラーアンプ２３の出力する制御信号を、バッファ１５ｂに与えるだけでなく、さらにその後段の一般に複数のバッファにも与えることによって、コモンモード電圧の調整をさらに有効に行うことも可能である。【００４２】
図１３は、本発明の第５の実施例の説明図である。同図はバッファ１５ａとバッファ１５ｂに対する電源電圧が異なる場合の実施例である。例えば図２で説明したＣＭＬで構成される高速回路１０と、ＣＭＯＳで構成される低速回路１１との電源電圧は一般に異なるものであり、図１３はそのような場合の実施例に相当する。【００４３】
図１３において、バッファ１５ａに対する電源電圧をＶｄｄａ、バッファ１５ｂに対する電源電圧をＶｄｄｂとすると、レプリカ回路２１に対する電源電圧としてＶｄｄａ、レプリカ回路２２に対する電源電圧としてＶｄｄｂが用いられることになる。【００４４】
以上詳細に説明したように、本発明によれば信号の伝送経路に実際の負荷をかけることなくコモンモード電圧の調整が可能となり、伝送信号の帯域や振幅に影響することなく、例えば前段のバッファの出力コモンモード電圧を後段のバッファにとって最もゲインが出る動作点に設定することが可能となる。低周波信号を遮断することもなく、またコモンモード電圧調整のためのフィードバックループが２次系となるため系の安定性を確保することもでき、例えばコモンモード電圧が異なる回路ブロック間で伝送される信号のタイミング精度（スキューやジッタで表される）をできるだけ高くし、信号品質を維持することができ、高周波データ信号伝送の伝送品質向上に寄与するところが大きい。
【図１】
0004527780.tif 000002
【図２】
0004527780.tif 000003
【図３】
0004527780.tif 000004
【図４】
0004527780.tif 000005
【図５】
0004527780.tif 000006
【図６】
0004527780.tif 000007
【図７】
0004527780.tif 000008
【図８】
0004527780.tif 000009
【図９】
0004527780.tif 000010
【図１０】
0004527780.tif 000011
【図１１】
0004527780.tif 000012
【図１２】
0004527780.tif 000013
【図１３】
0004527780.tif 000014
【図１４】
0004527780.tif 000015
【図１５】
0004527780.tif 000016
【図１６】
0004527780.tif 000017
【図１７】
0004527780.tif 000018