(57)【特許請求の範囲】
【請求項１】
正または負の任意の電圧値を持つオフセット電圧に重畳したアナログ信号を入力増幅器を通じて取り込む波形取得方法において、
正側及び負側の電源電圧のそれぞれに上記オフセット電圧に対応した電圧を加算した電源電圧を上記入力増幅器に与え、上記入力増幅器の動作範囲の中心を上記オフセット電圧に近づけて上記アナログ信号を取得し、
上記入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器により上記入力増幅器を通じて取得した入力信号に重畳するオフセット電圧を除去することを特徴とする波形取得方法。
【請求項２】
Ａ．取得すべき信号が入力端子に入力される入力増幅器と、
Ｂ．この入力増幅器の正側及び負側の電源電圧供給路に設けた一対の電圧加算器と、
Ｃ．この一対の電圧加算器のそれぞれに上記入力増幅器に入力されるアナログ信号に重畳するオフセット電圧に対応した電圧を印加し、上記入力増幅器の動作範囲の中心を上記オフセット電圧に近づける制御を行う可変電圧源と、
Ｄ．上記入力増幅器の出力側に設け、上記オフセット電圧を除去して所望の電圧を中心に変化する入力信号を取得するアナログ減算器とを具備することを特徴とする波形取得装置。
【請求項３】
Ａ．正相入力端子及び逆相入力端子と、
Ｂ．これら正相入力端子と逆相入力端子の双方に入力される信号がそれぞれ入力される一対の入力増幅器と、
Ｃ．上記それぞれの入力増幅器の出力側に設け、上記オフセット電圧を除去して所望の電圧を中心に変化する入力信号を取得する１つのアナログ減算器と、
Ｄ．上記一対の入力増幅器の各正側及び負側の電源電圧供給路に設けられた電圧加算器と、
Ｅ．この電圧加算器にシフト電圧を与える可変電圧源と、
によって構成したことを特徴とする波形取得装置。
【請求項４】
請求項３記載の波形取得装置において、上記一方の入力増幅器の電源供給路に設けた電圧加算器と、他方の入力増幅器の電源供給路に設けた電圧加算器のそれぞれに別々にシフト電圧を印加する可変電圧源を設けた構成としたことを特徴とする波形取得装置。
【請求項５】
請求項３記載の波形取得装置において、上記一方の入力増幅器の正側及び負側の電源供給路に設けた電圧加算器に、上記可変電圧源からシフト電圧を印加する状態と双方の入力増幅器の電源供給路に設けた電圧加算器に、上記可変電圧源からシフト電圧を印加する状態に切り替わる切替スイッチを設けた構成としたことを特徴とする波形取得装置。
【請求項６】
請求項２乃至５記載の波形取得装置の何れかにおいて、上記所望の電圧を中心に変化する入力信号をＡＤ変換器に入力し、ＡＤ変換した入力信号をメモリに記憶させる構成としたことを特徴とする波形取得装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は各種のアナログ波形を出力するＩＣの機能を試験するＩＣ試験装置に適用して好適な波形取得方法及びこの波形取得方法を用いて動作する波形取得装置に関する。
【０００２】
【従来の技術】
ＩＣの品種にはメモリのようなデジタル回路のみで構成されるＩＣと、デジタル回路とアナログ回路が混在するＩＣと、アナログ回路のみで構成されるＩＣ等が存在する。
図８は何れの品種のＩＣでも試験することができるＩＣ試験装置の概要を示す。図中ＴＥＳはＩＣ試験装置の全体を、またＤＵＴは被試験デバイスを示す。ＩＣ試験装置ＴＥＳはデジタル回路の機能を試験するデジタル回路試験部１００と、被試験デバイスＤＵＴの各端子の直流特性が予定した特性を満たすか否かを試験する直流試験部２００と、アナログ回路を試験するアナログ回路試験部３００とによって構成される。
【０００３】
デジタル回路試験部１００はパターン発生器１０１と、タイミング発生器１０２と、デジタル信号発生器１０３と、ドライバ１０４とを具備し、ドライバ１０４から被試験デバイスＤＵＴに試験パターン信号を印加する。
被試験デバイスＤＵＴから出力される応答信号はコンパレータ１０５でＨ論理の電圧及びＬ論理の電圧が規定の電圧を具備しているか否かを判定して取込み、この取り込んだデジタル信号をデジタル比較器１０６で基準値と比較し、その比較結果に不一致が検出されるごとに、その不一致を発生したメモリセルのアドレスに不良を表す信号をフェイルメモリ１０７に記憶させる。フェイルメモリ１０７に記憶したフェイルデータに従って不良の救済が可能か否か等を解析する。
【０００４】
直流試験部２００はデバイス電源２０１と、電圧印加−電流測定手段２０２と、電流印加−電圧測定手段２０３とを有し、被試験デバイスＤＵＴの各端子から所定の電流を取り出すことができるか、或いは所定の電流が流れている状態で予定した電圧を出力するか否か等を試験する。
アナログ回路試験部３００はクロック信号発生器３０１と、イベント発生器３０２と、波形発生装置３０３と、波形取得装置３０４と、波形診断回路３０５とを具備し、波形発生装置３０３から出力した各種のアナログ波形を被試験デバイスＤＵＴに印加し、その応答出力を波形取得装置３０４で取得する。波形取得装置３０４にはＡＤ変換器と波形メモリ（図９または図１０参照）とが設けられ、被試験デバイスＤＵＴから取得した信号の波形データを診断回路３０５に転送し、波形データを解析してアナログ回路が正常に動作しているか否かを診断する。
【０００５】
この発明は、このようにＩＣ試験装置ＴＥＳに搭載された波形取得装置３０４の改良を提案するものである。
図９及び図１０に従来の波形取得装置３０４の概略の構成を示す。波形取得装置には被試験ＩＣの出力の形式によって片極性入力型と、差動入力型（又は平衡入力型）とがある。図９は片極性入力型の波形取得装置の構成を示す。Ａ１は入力増幅器を示し、この入力増幅器Ａ１に被試験デバイスＤＵＴから取得すべきアナログ信号が入力される。
【０００６】
入力増幅器Ａ１の出力信号は差動増幅器Ａ３のこの例では反転入力端子に与えられ、差動増幅器Ａ３で他方の入力端子に接続した減算手段３０４Ａから与えられる電圧ＶDCを入力信号Ｖinから減算し、入力信号Ｖinに重畳したオフセット電圧ＶOFF を除去して出力し、可変利得増幅器Ａ４には共通電位を振幅の中心とする交流信号ＶACを取得し、この交流信号ＶACをＡＤ変換器３０４Ｂに入力し、そのＡＤ変換された波形データを波形メモリ３０４Ｃに記憶して波形データの取得が完了する。なお、可変利得増幅器Ａ４はＡＤ変換器３０４ＢにＡＤ変換に最適な振幅の信号を与えるために設けられている。
【０００７】
差動入力型の波形取得装置３０４は図１０に示すように、正相入力端子ＰＴと逆相入力端子ＮＴとを有し、これら正相入力端子ＰＴと逆相入力端子ＮＴに入力増幅器Ａ１とＡ２の各入力端子が接続される。入力増幅器Ａ１とＡ２の各出力端子は差動増幅器Ａ３の各入力端子に接続され、差動増幅器Ａ３の両入力端子に差動的に変化する入力信号＋Ｖin，−Ｖinを印加する。
【０００８】
この場合も減算手段３０４Ａから電圧ＶDCを一方の入力端子に印加し、入力信号Ｖinからオフセット電圧ＶOFF を除去する構成とされ、可変利得増幅器Ａ４にはゼロ電位をゼロクロス点とする交流信号ＶACを取得し、ＡＤ変換器３０４Ｂにアナログ波形を入力している。
被試験デバイスＤＵＴから出力される信号の形態としては図１１に示すようにオフセット電圧ＶOFF にアナログの信号Ｖinが重畳して出力される形態が多い。差動型の出力の場合も正相入力端子ＰＴ側だけが脈動する状態と、その逆の状態の単相モードと、正相入力端子ＰＴと逆相入力端子ＮＴが互いに逆向きに脈動する差動モードとが存在する。何れの場合も、差動増幅器Ａ３の出力側にはＡＤ変換器３０４ＢのＡＤ変換動作範囲の中心値をゼロクロス点として変動する信号に整形してＡＤ変換器３０４Ｂに入力している。
【０００９】
【発明が解決しようとする課題】
上述したように被試験デバイスＤＵＴが出力する信号には一般にオフセット電圧が重畳している場合が多い。このため、大きいオフセット電圧が重畳したアナログ信号が入力された場合、入力増幅器Ａ１またはＡ１とＡ２は入力信号の脈動部分が入力電圧範囲の上限または下限に達し、脈動信号の一部がクリップされてしまうおそれがある。
【００１０】
この様子を図１１に示す。図１１では単相モードを示す。つまり、図１０に示す差動入力型の場合には、逆相入力端子ＮＴが一定電圧ＯＶに固定され、正相入力端子ＰＴ側が脈動する状態またはその逆の状態を示す。この場合、オフセット電圧ＶOFF が大きいため、アナログ信号Ｖinのこの例では正側の波形が正電源電圧＋Ｖに達して正極性側の波形の一部がクリップされてしまう場合を示す。
【００１１】
この欠点を解消するには、入力増幅器Ａ１とＡ２の電源電圧＋Ｖと−Ｖを大きい電圧に設定し、入力増幅器Ａ１とＡ２の動作範囲を広く採れば済む。
しかしながら、入力増幅器は素子によって決まる定格の電源電圧範囲が存在するために、性能との兼ね合いにより供給電源電圧の値は制限を受ける。また、電源電圧範囲を広く設計することができた場合でも、入力増幅器Ａ１とＡ２における電力消費量が増大する欠点が発生する。また電力消費量の増大に伴って発熱量も多くなり周囲の温度を上昇させてしまう不都合がある。
【００１２】
この発明の目的は、入力増幅器の定格供給電源電圧の制限を越えて、高いオフセット電圧に重畳したアナログ信号も波形を歪ませることなく取得することができる波形取得方法及びこの波形取得方法を適用して動作する波形取得装置を提案しようとするものである。
【００１３】
【課題を解決するための手段】
この発明の請求項１では、正または負の任意の電圧値を持つオフセット電圧に重畳したアナログ信号を入力増幅器を通じて取り込む波形取得装置において、
入力増幅器に与える電源電圧をオフセット電圧に対応させてシフトさせ、入力増幅器の動作範囲の中心をオフセット電圧に近づけてアナログ信号を取得することを特徴とする波形取得方法を提案するものである。
【００１４】
この発明の請求項２では請求項１で提案した波形取得方法において、入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器により入力増幅器を通じて取得したアナログ信号に重畳するオフセット電圧を除去することを特徴とする波形取得方法を提案する。
この発明の請求項３では取得すべきアナログ信号が入力端子に入力される入力増幅器と、
この入力増幅器の正及び負の電源電圧供給路に設けた一対の電圧加算器と、
この一対の電圧加算器に入力されるアナログ信号に重畳するオフセット電圧に対応した電圧を印加し、入力増幅器の動作範囲の中心をオフセット電圧に近づける制御を行う可変電圧源と、
によって構成した波形取得装置を提案する。
【００１５】
この発明の請求項４では正相入力端子及び逆相入力端子と、
これら正相入力端子と逆相入力端子の双方に入力される信号がそれぞれ入力される一対の入力増幅器と、
これら一対の入力増幅器の出力が入力される差動増幅器と、
一対の入力増幅の各電源電圧供給路に設けられた電圧加算器と、
この電圧加算器にシフト電圧を与える可変電圧源と、
によって構成した波形取得装置を提案する。
【００１６】
この発明の請求項５では請求項４で提案した波形取得装置において、一方の入力増幅器の電源供給路に設けた電圧加算器と、他方の入力増幅器の電源供給路に設けた電圧加算器のそれぞれに別々にシフト電圧を印加する可変電圧源を設けた構成とした波形取得装置を提案する。
この発明の請求項６では請求項４で提案した波形取得装置において、一方の入力増幅器の正及び負の電源供給路に設けた電圧加算器に可変電圧源からシフト電圧を印加する状態と双方の入力増幅器の電源供給路に設けた電圧加算器に、可変電圧源からシフト電圧を印加する状態に切り替わるスイッチを設けた構成とした波形取得装置を提案するものである。
【００１７】
この発明の請求項７では請求項３乃至６で提案した波形取得装置の何れかにおいて、入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器によりオフセット電圧を除去し、所望の電圧を中心に変化するアナログ信号として取得する構成とした波形取得装置を提案する。
この発明の請求項８では請求項７で提案した波形取得装置において、所望の電圧を中心に変化するアナログ信号をＡＤ変換器に入力し、ＡＤ変換したアナログ信号をメモリに記憶させる波形取得装置を提案する。
【００１８】
【作  用】
この発明による波形取得方法によれば、入力増幅器に印加する電源電圧の絶対値は小さくても正及び負の電源電圧をオフッセト電圧の極性に従って、同一方向にシフトさせ、入力増幅器の動作範囲の中心をオフセット電圧に近づけるから、入力増幅器の動作範囲が狭くてもアナログ信号の振幅の一部が入力増幅器の動作範囲より外れてクリップされるおそれはない。
【００１９】
従って、入力増幅器の電源電圧範囲は狭いままでよく、電力消費量を少なく抑えたまま、高い値のオフセット電圧に重畳したアナログ信号でも波形をクリップさせることなく取得できる利点が得られる。
また請求項３以下で請求する波形取得装置も請求項１で提案した波形取得方法を適用して動作するものであるから、請求項１と同様の作用効果が得られる。
【００２０】
【発明の実施の形態】
図１にこの発明による波形取得方法を適用して動作する波形取得装置の実施例を示す。図９及び図１０と対応する部分には同一符号を付して示すが、この実施例では片極性の入力形式の波形取得装置にこの発明を適用した場合を示す。
この発明では、入力増幅器Ａ１の正及び負の電源供給路に電圧加算器ＶＡＤＤ１とＶＡＤＤ２を接続し、この電圧加算器ＶＡＤＤ１とＶＡＤＤ２において、可変電圧源３０４Ｄから供給するシフト電圧ＶSFT を加算し、入力増幅器Ａ１の動作範囲をシフトさせることができる構成とした点を特徴とするものである。
【００２１】
図１に示す実施例では、元々入力増幅器Ａ１に＋５Ｖと−５Ｖの電源電圧を与えて動作させる構成とした場合を示す。＋５Ｖと−５Ｖの電源電圧供給路に電圧加算器ＶＡＤＤ１とＶＡＤＤ２を接続し、この電圧が加算器ＶＡＤＤ１とＶＡＤＤ２において、＋５Ｖと−５Ｖに可変電圧源３０４Ｄから与えられるシフト電圧ＶSFT を加算し、＋５Ｖ＋ＶSFT と−５Ｖ＋ＶSFT を得る。
【００２２】
可変電圧源３０４Ｄから出力されるシフト電圧ＶSFT は取得すべきアナログ信号Ｖinに重畳するオフセット電圧ＶOFF にほぼ等しい電圧に選定すればよい。図２にその様子を示す。図２に示す例では±３Ｖの振幅を持つアナログ信号Ｖinに＋３Ｖのオフセット電圧ＶOFF が重畳している場合を示す。オフセット電圧ＶOFF ＝３Ｖが重畳していることにより、シフト電圧ＶSFT が無い場合はアナログ信号Ｖinは正側の＋５Ｖ以上の波形はクリップされる。
【００２３】
これに対し電圧加算器ＶＡＤＤ１とＶＡＤＤ２にシフト電圧ＶSFT ≒３Ｖを印加し、電源電圧＋５Ｖと−５Ｖに＋３Ｖを加えると、入力増幅器Ａ１の電源電圧は正側が＋８Ｖ，負側が−２Ｖとなり、アナログ信号Ｖinはクリップされることなく入力増幅器Ａ１で増幅されて出力される。
入力増幅器Ａ１で増幅されたアナログ信号Ｖinは差動増幅器Ａ３の反転入力端子に供給される。差動増幅器Ａ３の非反転入力端子には減算手段３０４Ａが接続され、この減算手段３０４Ａからオフセット電圧ＶOFF ＝３Ｖにほぼ等しい電圧ＶDCを入力することにより差動増幅器Ａ３の出力側にはオフセット電圧ＶOFF が除去されて共通電位０を中心に変動する図２Ｂに示す交流信号ＶACが得られる。
【００２４】
この交流信号ＶACを増幅器Ａ４で適当な振幅に増幅し、ＡＤ変換器３０４ＢでＡＤ変換して波形メモリ３０４Ｃに記憶する。図２Ａに示したようにシフト電圧ＶSFT をオフセット電圧ＶOFF に近い値に選定することにより、動作範囲がオフセット電圧ＶOFF で偏倚される側に遷移するから、入力されたアナログ信号Ｖinは入力増幅器Ａ１の電源電圧＋５Ｖ及び−５Ｖに制限されることなく、入力増幅器Ａ１でクリップされることなく増幅され、減算手段３０４Ａでオフセット電圧ＶOFF を除去し、可変利得増幅器Ａ４に入力することができる。
【００２５】
シフト電圧ＶSFT を与えても入力増幅器Ａ１に印加される電源電圧はこの例では１０Ｖで不変である。従って、入力増幅器Ａ１の消費電力は増加することはない。
図３はこの発明を差動入力型の波形取得装置に適用した場合を示す。つまり、この実施例では図１０に示した差動入力型の波形取得装置にこの発明を適用した場合を示す。従って、入力増幅器Ａ１とＡ２を具備し、これら入力増幅器Ａ１とＡ２の出力がそれぞれ差動増幅器Ａ３の反転入力端子と非反転入力端子に入力される。
【００２６】
入力増幅器Ａ１の電源電圧供給路には図１と同様に電圧加算器ＶＡＤＤ１とＶＡＤＤ２とを接続すると共に、入力増幅器Ａ２の電源電圧供給路には電圧加算器ＶＡＤＤ３とＶＡＤＤ４を接続し、これら電圧加算器ＶＡＤＤ１とＶＡＤＤ２及びＶＡＤＤ３とＶＡＤＤ４にはそれぞれ別個に設けた可変電圧源３０４Ｄ−１と３０４Ｄ−２からシフト電圧ＶSFT1とＶSFT2を印加する構成とした場合を示す。
【００２７】
図３に示した実施例によれば、正相入力端子ＰＴ及び逆相入力端子ＮＴの何れかに入力されるアナログ信号Ｖin1 及びＶin2 に異なる値、及び異なる極性のオフセット電圧ＶOFF1及びＶOFF2が重畳し、クリップ動作が発生しても、これらオフセット電圧ＶOFF1及びＶOFF2のそれぞれにほぼ等しいシフト電圧ＶSFT1及びＶSFT2を電圧加算回器ＶＡＤＤ１とＶＡＤＤ２及びＶＡＤＤ３とＶＡＤＤ４に与えることにより、図２の説明から明らかなように入力増幅器Ａ１とＡ２の動作範囲が移動し、クリップ動作を解除することができる。
【００２８】
図４はこの発明の更に他の実施例を示す。この実施例では入力増幅器はＡ１とＡ２の双方で同一極性側でクリップ動作が発生する場合か、または何れか一方の入力増幅器がクリップ動作した場合にそのクリップ動作を解除できる構成とした場合を示す。
つまり、可変電圧源３０４Ｄの出力側にスイッチＳＷ１とＳＷ２を設け、このスイッチＳＷ１とＳＷ２を選択的にオンの状態に制御して電圧加算器ＶＡＤＤ１，ＶＡＤＤ２とＶＡＤＤ３，ＶＡＤＤ４の何れか一方、または双方にシフト電圧ＶSFT を印加する構成とした場合を示す。
【００２９】
従って何れの入力増幅器Ａ１とＡ２が例えば正極性側でクリップ動作した場合はスイッチＳＷ１，ＳＷ２をオンに設定し、電圧加算器ＶＡＤＤ１とＶＡＤＤ２，ＶＡＤＤ３とＶＡＤＤ４に正極性のシフト電圧ＶSFT を印加し、入力増幅器Ａ１とＡ２の動作範囲を正極性の方向に移動させれば、そのクリップ動作を解除することができる。
【００３０】
また入力増幅器Ａ２だけが負極性の方向でクリップ動作している場合はスイッチＳＷ２だけをオンに設定し、この場合には電圧加算器ＶＡＤＤ３とＶＡＤＤ４に負極性の、つまり負のオッセット電圧に近い値を持つシフト電圧を印加すれば入力増幅器Ａ２のクリップ動作を解除することができる。
図５は電圧加算器ＶＡＤＤ１〜ＶＡＤＤ４の具体的な回路構成例を示す。各電圧加算器ＶＡＤＤ１〜ＶＡＤＤ４は定電流回路Ｉと、定電圧発生素子ＤＺと、増幅器Ａ５とによって構成することができる。
【００３１】
定電流回路Ｉと定電圧発生素子ＤＺとの接続点に入力増幅器Ａ１及びＡ２に与えるべき電源電圧、例えば＋５Ｖ及び−５Ｖが発生する。この電源電圧＋５Ｖ及び−５Ｖが増幅器Ａ５を通じて入力増幅器Ａ１とＡ２の正側と負側の電源供給端子に供給される。
Ａ６とＡ７は可変電圧源３０４Ｄが出力するシフト電圧ＶSFT を各電圧加算器ＶＡＤＤ１〜ＶＡＤＤ４に印加するバッファ増幅器として動作する。バッファ増幅器Ａ６とＡ７は定電圧発生素子ＤＺの接続中点にシフト電圧ＶSFT を印加する。このシフト電圧ＶSFT の印加によって定電圧発生素子ＤＺの接続中点及び定電流回路Ｉと定電圧発生素子ＤＺとの接続点の電圧もシフト電圧ＶSFT に従って変化し、増幅器Ａ５の出力電圧は例えば＋５Ｖ＋ＶSFT 及び−５Ｖ＋ＶSFT にシフトする。
【００３２】
バッファ増幅器Ａ６とＡ７の入力側にスイッチＳＷ１とＳＷ２を設け、シフト動作を必要としない側のバッファ増幅器Ａ６とＡ７に接続されているスイッチＳＷ１またはＳＷ２をオンに設定すれば、バッファ増幅器Ａ６とＡ７の何れか一方または双方の出力をＯＶに維持させることができる。
上述した実施例では、入力増幅器Ａ１とＡ２は全て正電源と負電源が与えられて動作する２電源型の増幅器を用いた場合を説明したが、主に大きく発生するオフセット電圧ＶOFF の極性が正極性または負極性の何れか一方に決まっている場合には、図６及び図７に示すように単一電源型の増幅器を用いてこの発明による波形取得方法を実施することができることは容易に理解できよう。
【００３３】
【発明の効果】
以上説明したように、この発明によれば入力信号に重畳されてオフセット電圧ＶOFF により入力増幅器Ａ１またはＡ２或いは双方において、入力信号の振幅範囲が動作範囲より外れてクリップ動作が発生しても、入力増幅器Ａ１とＡ２の電源電圧をそのオフセット電圧の方向にシフトさせる波形取得方法を採ったから、電源電圧の範囲（電位差）を拡大しなくてもクリップ動作を解除することができる。
【００３４】
従って、この発明の信号取得方法によれば、入力増幅器Ａ１とＡ２の供給電源電圧は低電圧のままに、消費電力を増すことなく、オフセット電圧によって広い範囲に変動する入力信号をクリップさせることなく、波形メモリ３０４Ｃに取り込むことができる利点が得られ、その効果は実用に供してすこぶる大である。
また図３に示した波形取得装置によれば、正相側と逆相側に重畳するオフセット電圧の値が相互に異なっても、また極性が異なる場合でも、入力信号の振幅の中心値を入力増幅器の動作範囲のほぼ中心に設定することができる。この結果、オフセット電圧が全く異なる場合でも、確実にクリップ動作を除去することができる利点が得られる。
【００３５】
また図４に示す実施例によれれば、被試験デバイスＤＵＴが出力する信号に重畳するオフセット電圧ＶOFF が予め正相側及び逆相側の何れでも同極性である場合には有利であり、可変電圧源３０４Ｄが１個で済むため、低コストで作ることができる製造上の利点が得られる。
【図面の簡単な説明】
【図１】この発明による波形取得方法とこの波形取得方法を利用して動作する波形取得装置の一実施例を説明するためのブロック図。
【図２】この発明による波形取得方法を説明するための波形図。
【図３】この発明による波形取得装置の変形実施例を説明するためブロック図。
【図４】この発明による波形取得装置の他の変形実施例を説明するためブロック図。
【図５】この発明で用いた電圧加算器の具体的実施例を説明するための接続図。
【図６】この発明の要部の変形実施例を説明するための接続図。
【図７】図６と同様の接続図。
【図８】ＩＣ試験装置の概要を説明するためのブロック図。
【図９】図８に示したＩＣ試験装置に用いられる波形取得装置の構成及び動作を説明するためのブロック図。
【図１０】従来の波形取得装置の他の例を説明するためのブロック図。
【図１１】図９及び図１０に示した従来の波形取得装置の欠点を説明するための波形図。
【符号の説明】
３０４    波形取得装置
Ａ１，Ａ２    入力増幅器
Ａ３    差動増幅器
Ａ４    可変利得増幅器
３０４Ａ    減算手段
３０４Ｂ    ＡＤ変換器
３０４Ｃ    波形メモリ
３０４Ｄ    可変電圧源
ＶＡＤＤ１〜ＶＡＤＤ４    電圧加算器
【図１】
0004488553.tif 000002
【図２】
0004488553.tif 000003
【図３】
0004488553.tif 000004
【図４】
0004488553.tif 000005
【図５】
0004488553.tif 000006
【図６】
0004488553.tif 000007
【図７】
0004488553.tif 000008
【図８】
0004488553.tif 000009
【図９】
0004488553.tif 000010
【図１０】
0004488553.tif 000011
【図１１】
0004488553.tif 000012