(57)【特許請求の範囲】
【請求項１】
入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、Ａ／Ｄ変換したデジタル映像信号を信号処理した後のデジタルデータをＤ／Ａ変換するＤ／Ａコンバータとの間に配されるデジタル信号処理回路であって、
前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に出力する補正データ設定手段と、
前記補正データ設定手段から周期的に出力される前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する付加手段と
を備えたことを特徴とするデジタル信号処理回路。
【請求項２】
前記補正データ設定手段は、カウント周期が任意に設定可能で、水平同期信号をリセット入力としてカウント動作するカウンタと、予め設定された補正データを前記カウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタとを有する
ことを特徴とする請求項１記載のデジタル信号処理回路。
【請求項３】
前記補正データ設定手段は、
水平同期信号をリセット入力としてカウント動作する第１のカウンタと、
前記第１のカウンタのカウント値をデコードしてリセットパルスを出力するとともに、そのリセットパルスの出力タイミングが任意に設定可能なデコーダと、
前記リセットパルスをリセット入力としてカウント動作する第２のカウンタと、
予め設定された補正データを前記第２のカウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する、
ことを特徴とする請求項１記載のデジタル信号処理回路。
【請求項４】
前記付加手段は、前記補正データ設定手段から周期的に出力される補正データを信号処理後のデジタルデータに対して加算または減算処理する加減算器である、
ことを特徴とする請求項１記載のデジタル信号処理回路。
【請求項５】
前記補正データは、符号ビット付きデータである、
ことを特徴とする請求項１記載のデジタル信号処理回路。
【請求項６】
入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、Ａ／Ｄ変換したデジタル映像信号を信号処理した後のデジタルデータをＤ／Ａ変換するＤ／Ａコンバータとの間において信号処理を行うデジタル信号処理方法であって、
前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に発生し、
この周期的な前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する
ことを特徴とするデジタル信号処理方法。
【請求項７】
画像を表示する表示部と、入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力されるデジタルデータに対して所定の信号処理を施すデジタル信号処理回路と、前記デジタル信号処理回路から出力されるデジタルデータをＤ／Ａ変換して前記表示部に供給するＤ／Ａコンバータとを備えた表示装置であって、
前記デジタル信号処理回路は、
前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に出力する補正データ設定手段と、
前記補正データ設定手段から周期的に出力される前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する付加手段と
を有する、
ことを特徴とする表示装置。
【請求項８】
前記補正データが出力される周期は、前記表示部を有効映像期間において駆動する周期的なパルスの周期である、
ことを特徴とする請求項７記載の表示装置。
【請求項９】
前記周期的なパルスは、水平表示転送用パルスである
ことを特徴とする請求項８記載の表示装置。
【請求項１０】
前記補正データ設定手段は、
カウント周期が任意に設定可能で、水平同期信号をリセット入力としてカウント動作するカウンタと、
予め設定された補正データを前記カウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項７記載の表示装置。
【請求項１１】
前記補正データ設定手段は、
水平同期信号をリセット入力としてカウント動作する第１のカウンタと、
前記第１のカウンタのカウント値をデコードしてリセットパルスを出力するとともに、そのリセットパルスの出力タイミングが任意に設定可能なデコーダと、前記リセットパルスをリセット入力としてカウント動作する第２のカウンタと、
予め設定された補正データを前記第２のカウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項７記載の表示装置。
【請求項１２】
前記付加手段は、前記補正データ設定手段から周期的に出力される補正データを信号処理後のデジタルデータに対して加算または減算処理する加減算器である
ことを特徴とする請求項７記載の表示装置。
【請求項１３】
前記補正データは、符号ビット付きデータである
ことを特徴とする請求項７記載の表示装置。
【請求項１４】
液晶セルがマトリックス状に配置されてなる表示部と、入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力されるデジタルデータに対して所定の信号処理を施すデジタル信号処理回路と、前記デジタル信号処理回路から出力されるデジタルデータをＤ／Ａ変換して前記表示部に供給するＤ／Ａコンバータとを備えた液晶表示装置であって、
前記デジタル信号処理回路は、
前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に出力する補正データ設定手段と、
前記補正データ設定手段から周期的に出力される前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する付加手段と
を有する、
ことを特徴とする液晶表示装置。
【請求項１５】
前記補正データが出力される周期は、前記表示部を有効映像期間において駆動する周期的なパルスの周期である
ことを特徴とする請求項１４記載の液晶表示装置。
【請求項１６】
前記周期的なパルスは、水平表示転送用パルスである
ことを特徴とする請求項１５記載の液晶表示装置。
【請求項１７】
前記補正データ設定手段は、
カウント周期が任意に設定可能で、水平同期信号をリセット入力としてカウント動作するカウンタと、
予め設定された補正データを前記カウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項１４記載の液晶表示装置。
【請求項１８】
前記補正データ設定手段は、
水平同期信号をリセット入力としてカウント動作する第１のカウンタと、
前記第１のカウンタのカウント値をデコードしてリセットパルスを出力するとともに、そのリセットパルスの出力タイミングが任意に設定可能なデコーダと、
前記リセットパルスをリセット入力としてカウント動作する第２のカウンタと、予め設定された補正データを前記第２のカウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項１４記載の液晶表示装置。
【請求項１９】
前記付加手段は、前記補正データ設定手段から周期的に出力される補正データを信号処理後のデジタルデータに対して加算または減算処理する加減算器である
ことを特徴とする請求項１４記載の液晶表示装置。
【請求項２０】
前記補正データは、符号ビット付きデータである
ことを特徴とする請求項１４記載の液晶表示装置。
【請求項２１】
液晶セルがマトリックス状に配置されてなるＬＣＤパネルと、前記ＬＣＤパネルに光を照射する照射手段と、前記ＬＣＤパネルを経た光をスクリーン上に投影する投影手段と、入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力されるデジタルデータに対して所定の信号処理を施すデジタル信号処理回路と、前記デジタル信号処理回路から出力されるデジタルデータをＤ／Ａ変換して前記ＬＣＤパネルに供給するＤ／Ａコンバータとを備えた液晶プロジェクタであって、
前記デジタル信号処理回路は、
前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に出力する補正データ設定手段と、
前記補正データ設定手段から周期的に出力される前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する付加手段と
を有する
ことを特徴とする液晶プロジェクタ。
【請求項２２】
前記補正データが出力される周期は、前記表示部を有効映像期間において駆動する周期的なパルスの周期である
ことを特徴とする請求項２１記載の液晶プロジェクタ。
【請求項２３】
前記周期的なパルスは、水平表示転送用パルスである
ことを特徴とする請求項２２記載の液晶プロジェクタ。
【請求項２４】
前記補正データ設定手段は、
カウント周期が任意に設定可能で、水平同期信号をリセット入力としてカウント動作するカウンタと、
予め設定された補正データを前記カウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項２１記載の液晶プロジェクタ。
【請求項２５】
前記補正データ設定手段は、
水平同期信号をリセット入力としてカウント動作する第１のカウンタと、
前記第１のカウンタのカウント値をデコードしてリセットパルスを出力するとともに、そのリセットパルスの出力タイミングが任意に設定可能なデコーダと、
前記リセットパルスをリセット入力としてカウント動作する第２のカウンタと、
予め設定された補正データを前記第２のカウンタのカウント値に基づいて選択して前記付加手段に供給するセレクタと
を有する
ことを特徴とする請求項２１記載の液晶プロジェクタ。
【請求項２６】
前記付加手段は、前記補正データ設定手段から周期的に出力される補正データを信号処理後のデジタルデータに対して加算または減算処理する加減算器である
ことを特徴とする請求項２１記載の液晶プロジェクタ。
【請求項２７】
前記補正データは、符号ビット付きデータである
ことを特徴とする請求項２１記載の液晶プロジェクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号処理回路およびその処理方法、並びにこれらを用いた表示装置、液晶表示装置および液晶プロジェクタに関する。
【０００２】
【従来の技術】
近年、表示装置、例えば液晶表示装置（ＬＣＤ；Liquid Crystal Display）においては、その信号処理系としてゲートアレイのＭＯＳプロセスで構成されるデジタル信号処理（ＤＳＰ；Digital Signal Processor）ＩＣを用いるのが一般的となっている。このデジタル信号処理ＩＣで所定の信号処理がなされたデジタルデータは、Ｄ／Ａ（デジタル／アナログ）コンバータでアナログ信号に変換された後、ＬＣＤドライバを介してＬＣＤパネルに与えられることになる。
【０００３】
ところで、液晶セルがマトリックス状に配置されてなるＬＣＤパネルを駆動するに当たっては、垂直スタートパルスＶＳＴ、垂直表示転送用パルスＶＣＫ、水平スタートパルスＨＳＴ、水平表示転送用パルスＨＣＫ等の周期的なパルス（クロックパルス）が用いられる。これらの周期的なパルスによる駆動により、図９の波形図に示すように、そのエッジのタイミングでデジタル信号処理ＩＣ、Ｄ／Ａコンバータ、ＬＣＤドライバなどが搭載された基板上でアナログ信号線にノイズが乗ることになる。
【０００４】
このように、基板上でアナログ信号線にノイズが乗ることで、周期的なパルスのうち、特に水平表示転送用パルスＨＣＫは実際に表示駆動が行われる有効映像期間にも発生されるクロックパルスであることから、この水平表示転送用パルスＨＣＫに起因するノイズを含むアナログ信号に基づいてＬＣＤパネルを表示駆動した際に、このノイズ成分が周期的な縦すじとして画面に表示されてしまう。
【０００５】
すなわち、水平表示転送用パルスＨＣＫはＬＣＤパネルの信号線本数によってその周期が決まってくるパルスであり、そのパルス幅は、“ドット周期（画素駆動周期）×信号線本数”となる。そして、この水平表示転送用パルスＨＣＫの変化するタイミングで発生するノイズが基板上でアナログ信号線に乗り、このノイズ成分を含むアナログ信号に対して、ＬＣＤドライバにおいて増幅処理、反転処理およびサンプル／ホールド処理が行われる。
【０００６】
このサンプル／ホールド処理において、その処理タイミングはシステムのマスタークロックＭＣＫに同期しており、水平表示転送用パルスＨＣＫもまた、同じマスタークロックＭＣＫに同期している。そのため、サンプル／ホールド処理のタイミングと、水平表示転送用パルスＨＣＫに起因してアナログ信号に乗るノイズとの位相が一致することになる。
【０００７】
その結果、ＬＣＤドライバにおいて、アナログ信号上のノイズでＤＣレベルが変動している箇所をサンプル／ホールドすることになるため、ＬＣＤドライバから出力されるアナログ信号は、ノイズの分だけレベルがずれることになる。このレベル差が、ＬＣＤパネルにおいて、信号線本数の周期の縦すじとなって見えてしまい、画質を悪化させることになる。
【０００８】
この縦すじの原因となる周期的なパルスに起因するノイズを軽減するために、従来は、図１０に示すように、Ｄ／Ａコンバータ１０１とＬＣＤドライバ１０２との間のアナログ信号線Ｌにダンピング抵抗Ｒを挿入するとともに、当該抵抗Ｒの出力端とグランドとの間にコンデンサＣを接続することによってローパスフィルタ１０３を形成し、このローパスフィルタ１０３によってノイズを取り除く手法が一般的に採られていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、抵抗ＲおよびコンデンサＣからなるローパスフィルタ１０３を用いる従来技術では、抵抗ＲやコンデンサＣの値を大きく設定し過ぎると、ローパスフィルタ１０３の遮断周波数が低くなり、本来の映像信号にまでフィルタリング処理が及ぶことになるために、映像信号までがなまってしまい、ＬＣＤパネル１０２に表示される画像がぼやけてしまうことになる。
【００１０】
したがって、抵抗ＲやコンデンサＣの値を不用意に大きく設定することができないため、ノイズを完全に取り除くことが難しくなる。しかも、基板上のノイズは数十ｍＶといった微小なレベルであり、このような微小レベルのノイズを、基板上の対策だけで完全に取り除くのは、現実的には不可能である。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、周期的なパルスに起因してアナログ信号に乗るノイズを確実に取り除くことが可能なデジタル信号処理回路およびその処理方法、並びにこれらを用いた表示装置、液晶表示装置および液晶プロジェクタを提供することにある。
【００１２】
【課題を解決するための手段】
本発明によれば、入力されるアナログ映像信号をＡ／Ｄ変換するＡ／Ｄコンバータと、Ａ／Ｄ変換したデジタル映像信号を信号処理した後のデジタルデータをＤ／Ａ変換するＤ／Ａコンバータとの間に配されるデジタル信号処理回路であって、前記Ｄ／ＡコンバータでＤ／Ａ変換後のアナログ映像信号に、前記入力されたアナログ映像信号に含まれる周期的なパルスに起因して、乗るノイズをキャンセルする補正データを周期的に出力する補正データ設定手段と、前記補正データ設定手段から周期的に出力される前記補正データを前記信号処理後のデジタルデータにオフセットとして付加する付加手段とを備えたことを特徴とするデジタル信号処理回路が提供される。
また本発明によれば、上記デジタル信号処理回路を用いた、液晶表示装置、液晶プロジェクタなどの表示装置が提供される。
【００１３】
上記構成のデジタル信号処理回路またはこれを信号処理系に用いた表示装置において、Ｄ／Ａ変換後のアナログ映像信号に乗るノイズをキャンセルする補正データを周期的に発生し、この周期的な補正データを信号処理後のデジタルデータにオフセットとして付加する。これにより、Ｄ／Ａ変換後のアナログ映像信号に周期的なノイズが乗った場合に、このノイズがデジタルデータに前もって付加された補正データによって打ち消される。その結果、アナログ映像信号に乗る周期的なノイズを確実にキャンセルできる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明に係る液晶表示装置のシステム構成の一例を示すブロック図である。
【００１５】
図１に示すように、本システムは、Ｒ（赤）Ｇ（緑）Ｂ(青)に対応して設けられたＡ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂ、ＰＬＬ(Phase Locked Loop)回路１２、デジタルシグナルドライバ（ＤＳＤ）ＩＣ１３、Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２およびＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂを有する構成となっている。
【００１６】
本システムにおいては、デジタルシグナルドライバＩＣ１３へのデジタル入力を８ビットパラレル、デジタルシグナルドライバＩＣ２内部の信号処理とそのデジタル出力を１０ビットパラレル、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２の出力のＣＨ（チャンネル）数を６本、そしてＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂの信号線の本数を１２本とする。ただし、これらの数値は一例に過ぎず、特にＬＣＤドライバとＬＣＤパネルとの間の信号線の本数、即ちＬＣＤパネルの信号線の本数はこれに限定されない。
【００１７】
Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂは、Ｒ，Ｇ，Ｂの各アナログ映像信号Ｒin，Ｇin，ＢinをそれぞれＡ／Ｄ変換するとともに、複数系統、例えば２系統のデジタルデータとして出力する。すなわち、図２に示すように、マスタークロックＭＣＬＫに同期したデジタルデータＤＡＴＡを、ポート１、ポート２の２系統のデジタルデータにデマルチプレクスして出力する。ここで、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂにおいて、デジタルデータＤＡＴＡを複数系統、例えば２系統のデジタルデータにデマルチプレクスするのは、次の理由による。
【００１８】
すなわち、駆動周波数が高いシステムを考えた場合に、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂは通常バイポーラプロセスで構成されることから高速動作が可能であるが、ＭＯＳプロセスで構成されるデジタルシグナルドライバＩＣ２は駆動周波数が高すぎると動作できなくなったり、あるいは高周波クロックに起因する不要輻射によってノイズが増えたりする。このため、入力されるアナログ映像信号Ｒin，Ｇin，ＢinをＡ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂでデジタルデータに変換する際に、各チャンネルごとに複数系統にデマルチプレクスすることによって以降の駆動周波数を低くしている。
【００１９】
ＰＬＬ回路１２は、入力されるアナログ映像信号から同期分離されて与えられる水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、本システムで用いるマスタークロックＭＣＬＫ、水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣを生成し、デジタルシグナルドライバＩＣ１３に与える。
【００２０】
デジタルシグナルドライバＩＣ１３は、Ｒ，Ｇ，Ｂに対応して設けられたデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂ、シリアルＩ／Ｆ（インターフェース）２２、タイミングジェネレータ（ＴＧ）２３および補正データ設定ブロック２４を有する回路構成となっている。デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４の具体的な構成については後述する。
【００２１】
シリアルＩ／Ｆ２２には、本システム全体の制御を司る図示せぬマイクロコンピュータ（以下、マイコンと略称する）から種々の情報（係数）がシリアルデータとして与えられる。そして、シリアルＩ／Ｆ２２は、このシリアルデータを受けてデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４を制御するとともに、タイミングジェネレータ２３のタイミング制御をなす。
【００２２】
タイミングジェネレータ２３には、ＰＬＬ回路１２で生成されたマスタークロックＭＣＬＫ、水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣが供給される。タイミングジェネレータ２３は、マスタークロックＭＣＬＫおよび各同期信号ＨＳＹＮＣ，ＶＳＹＮＣに基づいて各種のタイミング信号を生成し、本システムの全てのタイミング制御を行う。
【００２３】
Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２．１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２は、デジタルシグナルドライバＩＣ１３のデジタル信号処理ブロック２１Ｒ−２１Ｇ−２１Ｂで各種の信号処理がなされたＲ，Ｇ，Ｂの各２系統のデジタルデータを別々にＤ／Ａ変換してＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２に供給する。
【００２４】
また、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２は、Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２から供給されるＲ，Ｇ，Ｂの各２系統のアナログ映像信号に対して増幅処理、１Ｈ（Ｈは水平走査期間）反転処理およびサンプル／ホールド処理などを行った後、ＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂに供給する。
【００２５】
ＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂは、液晶セルを含む画素（図示せず）がマトリックス状に配置されてなるＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂを、タイミングジェネレータ２３で生成される垂直スタートパルスＶＳＴ、垂直表示転送用パルスＶＣＫ、水平スタートパルスＨＳＴ、水平表示転送用パルスＨＣＫなどの周期的なパルスに基づいて駆動し、入力されるアナログ映像信号に応じた画像表示を行う。
【００２６】
次に、本発明の特徴部分であるデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４の具体的な構成について説明する。ここで、デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４の特徴とするところは、本来の信号処理に加えて、基板上でアナログ信号線に周期的に乗るノイズを取り除くために、映像信号に対して前もって周期的にオフセットをつける処理を行う点にある。
【００２７】
［第１実施形態］
図３は、本発明の第１実施形態に係るデジタル信号処理回路（デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４）の構成例を示すブロック図である。なお、Ｒ，Ｇ，Ｂに対応したデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂは全く同じ構成となっており、以下の説明では、これらを共通にデジタル信号処理ブロック２１として説明するものとする。
【００２８】
デジタル信号処理ブロック２１は、本来の信号処理機能を持つ信号処理ブロック３１−１，３１−２と、その後段に配された加減算器３２−１，３２−２とを備えている。ここで、信号処理ブロック３１−１，３１−２で行われる本来の信号処理とは、ユーザ調整、ホワイトバランス調整、ＯＳＤ(On Screen Display)ＭＩＸ（表示画面上にメニュー画面などの別画面を表示する処理）、ガンマ補正などの通常の画質調整を行う信号処理である。
【００２９】
加減算器３２−１，３２−２は、補正データ設定ブロック２４で設定された補正データを、ポート１、ポート２の各デジタルデータに対して加算または減算することにより、映像信号に対して周期的にオフセットをつける処理を行う。このオフセットは、後で詳細に説明するように、アナログ映像信号に乗るノイズをキャンセルするためのものである。
【００３０】
補正データ設定ブロック２４は、映像信号に加えるオフセットの周期を設定するためのカウンタ３３と、このカウンタ３３のカウント値に基づいて補正データを選択するセレクタ３４とを有する構成となっている。この補正データ設定ブロック２４で用いるモード設定情報や補正データは、信号処理ブロック３１−１，３１−２で用いる係数などの同様に、外部のマイコンから入力されるシリアルデータによってシリアルＩ／Ｆ２２（図１を参照）を通して設定される。
【００３１】
この補正データ設定ブロック２４において、カウンタ３３は、映像信号に対して補正データを加える一定の周期を設定するためのものであり、マスタークロックＭＣＫに同期してカウント動作を行うととともに、水平同期信号ＨＳＹＮＣのエッジでリセットがかかるようになっている。また、このカウンタ３３のカウント周期は、映像信号に対して補正データを加える処理の周期が、ＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂを駆動する周期的なパルスの一つである水平表示転送用パルスＨＣＫのパルス幅（Δｔ）と合致するように、外部から与えられるモード設定情報によって設定可能となっている。
【００３２】
セレクタ３４は、カウンタ３３の出力値（カウント値）をセレクト信号とし、そのカウント値を見て外部から与えられる補正データを選択する。その結果、図４のタイミングチャートに示すように、補正データ設定ブロック２４から周期的に補正データがポート１、ポート２に対してそれぞれ出力され、デジタル信号処理ブロック２１の加減算器３２−１，３２−２に与えられる。
【００３３】
図４のタイミングチャートでは、カウンタ３３のカウント周期を“６”とした場合を例に採って示している。この例の場合には、ポート１とポート２に６個ずつ、計１２個の補正データＤＡＴＡ１〜ＤＡＴＡ１２が周期的に出力されることになる。その結果、この例の場合の水平表示転送用パルスＨＣＫのパルス幅（Δｔ）は、マスタークロックＭＣＫの１２クロック分となる。
【００３４】
また、セレクタ３４に与える補正データとしては、符号ビット付きデータを用いるようにする。これにより、映像信号に対して正負どちらのオフセット値でも加えることができることになる。なお、基板上でアナログ信号線に周期的に乗るノイズは、システムの駆動周波数や基板上の部品や配線などによって決まってくるものであるため、基板上ではほぼ一定レベルで発生する。
【００３５】
したがって、このノイズを打ち消すために映像信号に前もって加えるオフセット（補正データ）としても、一定の値（ノイズと逆極性）を設定すれば良いことになる。そこで、システムの開発時に、水平表示転送用パルスＨＣＫに起因してアナログ信号線に乗るノイズのレベルを定量的に把握しておき、それを打ち消す補正データを外部のマイコンからセレクタ３４に設定するようにする。
【００３６】
次に、上記構成の第１実施形態に係るデジタル信号処理ブロック２１および補正データ設定ブロック２４の動作について、図５の波形図を用いて説明する。
【００３７】
先ず、外部のマイコンから補正データ設定ブロック２４に対して、補正データおよびモード設定情報がシリアルＩ／Ｆ２２を通して設定される。このとき、水平表示転送用パルスＨＣＫに起因してアナログ信号線に乗るノイズのレベルがほぼ一定であることから、補正データとしては一定の値が設定される。このとき、当然のことながら、補正データはノイズと逆極性で設定される。
【００３８】
ここで、水平表示転送用パルスＨＣＫのパルス幅（Δｔ）が、マスタークロックＭＣＫの例えば１２クロック分と仮定すると、カウンタ３３のカウント周期として、“６”がモード設定情報として外部のマイコンから設定される。これにより、セレクタ３４からは、図４のタイミングチャートに示すように、ポート１とポート２に６個ずつ、計１２個の補正データＤＡＴＡ１〜ＤＡＴＡ１２が周期的に出力されることになる。
【００３９】
この補正データは、デジタル信号処理ブロック２１の加減算器３２−１，３２−２に入力される。これら加減算器３２−１，３２−２は、信号処理ブロック３１−１，３１−２でユーザ調整、ホワイトバランス調整、ＯＳＤ  ＭＩＸ、ガンマ補正などの画質調整が行われたポート１、ポート２の各デジタルデータ（波形１）に対して、カウンタ３３のカウント値に基づいてセレクタ３４で選択された補正データ（波形２）を加える処理を行う。
【００４０】
これにより、加減算器３２−１，３２−２からは、ノイズに対して逆極性の補正データが加えられたポート1、ポート２のデジタルデータ（波形３）が出力される。この補正データが重畳されたポート1、ポート２のデジタルデータは、後段のＤ／Ａコンバータ（図１のＤ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２）でアナログ映像信号にＤ／Ａ変換される。
【００４１】
このＤ／Ａ変換後において、水平表示転送用パルスＨＣＫの変化するタイミングで発生するノイズが基板上でアナログ信号線に乗ると、当該ノイズのレベルがほぼ一定であり、このノイズと逆極性の補正データが前もって映像信号に重畳されていることから、ノイズと補正データとが打ち消し合うことになり、結果として、ＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂに入力されるアナログ映像信号はノイズのない、滑らかな波形となる（波形４）。
【００４２】
ここで、ほぼ一定レベルのノイズに対して同じレベルで映像信号に重畳される補間データは、信号処理ブロック３１−１，３１−２での画質調整のレベルに影響されて、重畳後においてそのレベルが変化してはならない。このことから、ノイズキャンセルのために設ける加減算器３２−１，３２−２については、信号処理ブロック３１−１，３１−２内における最後段、本例では信号処理ブロック３１−１，３１−２の後段に設けることが重要である。
【００４３】
［第２実施形態］
図６は、本発明の第２実施形態に係るデジタル信号処理回路（デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂおよび補正データ設定ブロック２４）の構成例を示すブロック図である。なお、Ｒ，Ｇ，Ｂに対応したデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂは全く同じ構成となっており、以下の説明では、これらを共通にデジタル信号処理ブロック２１として説明するものとする。
【００４４】
また、デジタル信号処理ブロック２１については、第１実施形態の場合と全く同じ構成となっている。すなわち、デジタル信号処理ブロック２１は、画質調整処理を行う信号処理ブロック３１−１，３１−２と、その後段に配されて映像信号に対する補正データの加減算処理を行う加減算器３２−１，３２−２とを備えている。なお、信号処理ブロック３１−１，３１−２および加減算器３２−１，３２−２の詳細については、第１実施形態と同じなので、ここではその説明を省略する。
【００４５】
補正データ設定ブロック２４は、カウンタ（１）３５、デコーダ３６、カウンタ（２）３７およびセレクタ３８を有する構成となっている。この補正データ設定ブロック２４で用いる補正データ、モード設定情報およびリセット値設定情報は、信号処理ブロック３１−１，３１−２で用いる係数などの同様に、外部のマイコンから入力されるシリアルデータによってシリアルＩ／Ｆ２２（図１を参照）を通して設定される。
【００４６】
この補正データ設定ブロック２４において、カウンタ（１）３５は、マスタークロックＭＣＫに同期してカウント動作を行うととともに、水平同期信号ＨＳＹＮＣのエッジでリセットがかかるようになっている。このカウンタ（１）３５のカウント値はデコーダ３６に与えられる。デコーダ３６は、カウンタ（１）３５のカウント値をデコードし、リセット位置を示すリセットパルスとしてカウンタ（２）３７に与える。このリセットパルスの出力タイミング、即ちリセット位置は、リセット値設定情報に基づいて任意に設定可能である。
【００４７】
カウンタ（２）３７は、デコーダ３６から与えられるリセットパルスを基準として、第１実施形態におけるカウンタ３３の場合と同様の動作を行う。そして、このカウンタ（２）３７のカウント周期は、映像信号に対して補正データを加える処理の周期が、水平表示転送用パルスＨＣＫのパルス幅（Δｔ）と合致するように、外部から与えられるモード設定情報によって設定可能となっている。
【００４８】
セレクタ３８は、カウンタ（２）３７の出力値（カウント値）をセレクト信号とし、そのカウント値を見て外部から与えられる補正データを選択する。その結果、図４のタイミングチャートに示すように、補正データ設定ブロック２４から周期的に補正データＤＡＴＡ１〜ＤＡＴＡ１２が出力され、デジタル信号処理ブロック２１の加減算器３２−１，３２−２に与えられる。
【００４９】
上記構成の第２実施形態に係る補正データ設定ブロック２４においては、映像信号に加える補正データの出力タイミングを決めるカウンタ（２）３７のリセットタイミング、即ちリセットパルスの位相を、マイコンから設定されるリセット値設定情報に基づくデコーダ３６でのデコード処理によって自由に設定可能な構成となっている。
【００５０】
ここで、第１実施形態の場合（図３）と対比すると、第１実施形態において、第２実施形態のカウンタ（２）３７に相当するカウンタ３３では、水平同期信号ＨＳＹＮＣＫをリセットパルスとして動作しているため、水平同期信号ＨＳＹＮＣＫとカウンタ３３の出力値（カウント値）との位相関係は一義的に決まってくる。
【００５１】
そのため、水平同期信号ＨＳＹＣに対する水平表示転送用パルスＨＣＫの出力タイミングが、表示しようとする映像信号のフォーマットなどによって変化した場合に、それに合わせて補正データを再設定する必要がでてくる。このときの補正データの再設定では、図４のタイミングチャートにおいて、補正データＤＡＴＡ１〜ＤＡＴＡ１２の出力タイミングを、マイコン側で水平表示転送用パルスＨＣＫの位相変化量に対応して変更することになる。
【００５２】
図４のタイミングチャートでは、カウンタ３３のカウント周期を“６”とした場合を例に採っていることから、ポート１、ポート２で計１２個の補正データＤＡＴＡ１〜ＤＡＴＡ１２、さらにＲ，Ｇ，Ｂの３チャンネルの場合を考えると、３チャンネル合計で３６個の補正データについてその出力タイミングを再設定しなければならないことになる。
【００５３】
これに対して、第２実施形態に係る補正データ設定ブロック２４では、映像信号に加える補正データの出力タイミングを決めるカウンタ（２）３７のリセットタイミングを自由に設定可能であることから、表示しようとする映像信号のフォーマットなどによって水平表示転送用パルスＨＣＫの位相が変化した場合に、マイコンから与えるリセット値設定情報を変更してカウンタ（２）３７のリセットタイミングを変化させることで、水平表示転送用パルスＨＣＫの位相変化に対応できる。
【００５４】
すなわち、図４の例を考えると、水平同期信号ＨＳＹＣに対する水平表示転送用パルスＨＣＫの出力タイミングが、表示しようとする映像信号のフォーマットなどによって変化した際に、第１実施形態に係る補正データ設定ブロック２４では、Ｒ，Ｇ，Ｂで合計３６個の補正データについてその出力タイミングを再設定しなければならない。これに対して、第２実施形態に係る補正データ設定ブロック２４では、補正データの出力タイミングを設定し直さなくても、マイコンからデコーダ３６に対して設定するリセット値設定情報のみを変更するだけで、水平表示転送用パルスＨＣＫの位相変化に対応できる。
【００５５】
［変形例］
なお、上記各実施形態では、補正データについて、水平表示転送用パルスＨＣＫに起因してアナログ信号線に乗るノイズのレベルを定量的に把握しておき、それを打ち消す補正データをマイコンからセレクタ３４（図３）およびセレクタ３８（図６）に設定するとしたが、本システムにおいてノイズのレベルを実際に検出してマイコンにフィードバックし、マイコンにおいてその検出レベルに対応した補間データを自動的に設定するようにすることも可能である。
【００５６】
すなわち、図７に示すように、Ｄ／Ａコンバータ１４（図１のＤ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２に相当）と、ＬＣＤドライバ１５（図１のＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２に相当）との間のアナログ信号線Ｌにレベル検出器３９を接続し、このレベル検出器３９でアナログ信号線Ｌに乗るノイズのレベルを検出し、この検出レベルをマイコンにフィードバックするようにする。
【００５７】
レベル検出器３９としては、図７にその一例を示すように、Ｄ／Ａコンバータ１４の出力であるアナログ映像信号に含まれるノイズ成分をカットし、信号成分のみを抽出するローパスフィルタ（ＬＰＦ）３９１と、ノイズ成分を含むアナログ映像信号からローパスフィルタ３９１の出力信号、即ち信号成分を減算することによってノイズ成分を抽出する減算器３９２とからなる構成のものなどを用いることができる。
【００５８】
なお、上記各実施形態では、カラー液晶表示装置に適用した場合を例に採って説明したが、本発明はカラー液晶表示装置への適用に限定されるものではなく、モノクロ液晶表示装置であっても良く、さらには表示デバイスとしてＣＲＴ（陰極線管）や有機ＥＬ素子等を用いた表示装置など、有効映像期間においても周期的に発生するクロックパルス、例えば水平表示転送用パルスＨＣＫを扱う表示装置全般に適用可能である。
【００５９】
［適用例］
また、上記各実施形態に係るデジタル信号処理ブロック２１（２１Ｒ，２１Ｇ，２１Ｂ）は、液晶プロジェクタのデジタル信号処理回路として用いることも可能である。図８に、液晶プロジェクタの構成の概略を示す。
【００６０】
図８において、光源４１から発せられる白色光は、第１のビームスプリッタ４２で特定の色成分、例えば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ４２を透過したＢの光成分は、ミラー４３で光路が変更され、レンズ４４を通してＢのＬＣＤパネル１１Ｂに照射される。
【００６１】
第１のビームスプリッタ４２で反射された光成分については、第２のビームスプリッタ４５で例えばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ４５で反射されたＧの光成分は、レンズ４６を通してＧのＬＣＤパネル１１Ｇに照射される。第２のビームスプリッタ４５を透過したＲの光成分は、ミラー４７，４８で光路が変更され、レンズ４９を通してＲのＬＣＤパネル１１Ｒに照射される。
【００６２】
ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム５０で光合成される。そして、このクロスプリズム５０から出射される合成光は、投射プリズム５１によってスクリーン５２に投射される。
【００６３】
上記構成の液晶プロジェクタにおいて、ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂには、図１に示す信号処理系でＲ，Ｇ，Ｂ毎に並列に信号処理された例えば２系統の映像信号が入力される。
【００６４】
ここで、デジタルシグナルドライバ１３のデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂに対して、先述した第１または第２実施形態が適用されることにより、有効映像期間においても周期的に発生するクロックパルス、例えば水平表示転送用パルスＨＣＫに起因してアナログ映像信号に乗るノイズを確実に取り除くことができるため、ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂには、ノイズの無いアナログ映像信号が入力される。これにより、スクリーン５２上に画像を表示した際に、水平表示転送用パルスＨＣＫに起因する信号線本数の周期の縦すじの発生を抑えることができるので、良好な画像表示を実現できる。
【００６５】
なお、ここでは、カラーの液晶プロジェクタに適用した場合を例に採って説明したが、モノクロの液晶プロジェクタにも同様に適用可能である。このときは、当然のことながら、信号処理系は１チャンネル分で良いことになる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、周期的な補正データを信号処理後のデジタルデータにオフセットとして付加するようにしたことにより、Ｄ／Ａ変換後のアナログ映像信号に周期的なノイズが乗った場合に、この周期的なノイズをデジタルデータに前もって付加した補正データとのキャンセルによって確実に取り除くことができるため、このノイズに起因する周期的な縦すじの発生を確実に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置のシステム構成の一例を示すブロック図である。
【図２】Ａ／Ｄコンバータでポート１、ポート２のデジタルデータにデマルチプレクスする動作を説明するためのタイミングチャートである。
【図３】本発明の第１実施形態に係るデジタル信号処理回路の構成例を示すブロック図である。
【図４】第１実施形態に係るデジタル信号処理回路におけるカウンタの動作とセレクタ出力との関係を示すタイミングチャートである。
【図５】ノイズキャンセルの動作説明のための波形図である。
【図６】本発明の第２実施形態に係るデジタル信号処理回路の構成例を示すブロック図である。
【図７】本発明の変形例を示すブロック図である。
【図８】液晶プロジェクタの一例を示す概略構成図である。
【図９】水平表示転送用パルスＨＣＫに起因してアナログ信号にノイズが乗る様子を示す波形図である。
【図１０】従来技術の課題を説明するための回路図である。
【符号の説明】
１１Ｒ，１１Ｇ，１１Ｂ…Ａ／Ｄコンバータ、１３…デジタルシグナルドライバ、１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２…Ｄ／Ａコンバータ、１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２…ＬＣＤドライバ、１６Ｒ，１６Ｇ，１６Ｂ…ＬＣＤパネル、２１，２１Ｒ，２１Ｇ，２１Ｂ…デジタル信号処理ブロック、３１−１，３１−２…信号処理ブロック、３２−１，３２−２…加減算器、３３，３５，３７…カウンタ、３４，３８…カウンタ、３６…デコーダ、３９…レベル検出器
【図１】
0004543531.tif 000002
【図２】
0004543531.tif 000003
【図３】
0004543531.tif 000004
【図４】
0004543531.tif 000005
【図５】
0004543531.tif 000006
【図６】
0004543531.tif 000007
【図７】
0004543531.tif 000008
【図８】
0004543531.tif 000009
【図９】
0004543531.tif 000010
【図１０】
0004543531.tif 000011