(57)【特許請求の範囲】
【請求項１】
第１抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第１抵抗に流れる電流を検出する電流検出回路において、
前記第１抵抗の一端に接続された第２抵抗と、
前記第１抵抗の他端に接続された第３抵抗と、
前記第２抵抗の他端にシンク側端子が接続された第１の電流源回路と、
前記第３抵抗の他端にシンク側端子が接続された第２の電流源回路と、
前記第１抵抗と前記第２抵抗との接続点の電圧値、あるいは前記第１抵抗と前記第３抵抗との接続点の電圧値を検出して、前記第１、第２の電流源回路の出力電流を制御する電圧検出手段と、
を備え、
前記第１の電流源回路のソース側端子と前記第２の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第２抵抗と前記第１の電流源回路との接続点を第１の出力端子とし、前記第３抵抗と前記第２の電流源回路との接続点を第２の出力端子として、前記電圧値が低下した場合に、前記第１及び第２の電流源回路の出力電流を小さくするように制御することを特徴とする電流検出回路。
【請求項２】
第１抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第１抵抗に流れる電流を検出する電流検出回路において、
前記第１抵抗の一端に接続された第２抵抗と、
前記第１抵抗の他端に接続された第３抵抗と、
前記第２抵抗の他端にシンク側端子が接続された第１の電流源回路と、
前記第３抵抗の他端にシンク側端子が接続された第２の電流源回路と、
前記第２抵抗と前記第１の電流源回路との接続点の電圧値、あるいは前記第３抵抗と前記第２の電流源回路との接続点の電圧値を検出する電圧検出手段と、
を備え、
前記第１の電流源回路のソース側端子と前記第２の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第２抵抗と前記第１の電流源回路との接続点を第１の出力端子とし、前記第３抵抗と前記第２の電流源回路との接続点を第２の出力端子として、前記電圧検出手段により前記第１、第２の電流源回路の出力電流を制御して、前記電圧値を設定値に制御することを特徴とする電流検出回路。
【請求項３】
請求項１または請求項２のいずれかに記載の第１及び第２の電流源回路は、
２個のシンク電流出力端子を備えた第１のカレントミラー回路と、
前記第１のカレントミラー回路の入力端子にソース電流出力端子が接続された第２のカレントミラー回路と、
前記第２のカレントミラー回路の入力端子にシンク側端子が接続された第３の電流源回路とから構成され、
前記第１のカレントミラー回路の第１、第２のシンク電流出力端子をそれぞれ第１、第２の電流源のシンク側端子とするとともに、前記第３の電流源回路のソース側端子をグランド端子又は負電源端子と接続したことを特徴とする電流検出回路。
【請求項４】
請求項３記載の第１のカレントミラー回路は、
ドレイン端子が前記第１のシンク電流出力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第１のｎチャネルＭＯＳＦＥＴと、
ドレイン端子が前記第２のシンク電流出力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第２のｎチャネルＭＯＳＦＥＴと、
ドレイン端子が入力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第３のｎチャネルＭＯＳＦＥＴとから構成され、
前記第１、第２のｎチャネルＭＯＳＦＥＴのゲート端子を前記第３のｎチャネルＭＯＳＦＥＴのゲート端子及びドレイン端子と接続したことを特徴とする電流検出回路。
【請求項５】
請求項３記載の第２のカレントミラー回路は、
ドレイン端子が出力端子とされた第４のｐチャネルＭＯＳＦＥＴと、
前記第４のｐチャネルＭＯＳＦＥＴのゲート端子がドレイン端子及びゲート端子と接続され、ドレイン端子が入力端子とされた第５のｐチャネルＭＯＳＦＥＴとから構成され、
前記第４、第５のｐチャネルＭＯＳＦＥＴのソース端子をそれぞれ正電源端子と接続したことを特徴とする電流検出回路。
【請求項６】
請求項３記載の第３の電流源回路は、
演算増幅器と、
ゲート端子を前記演算増幅器の出力端子と接続した第６のｎチャネルＭＯＳＦＥＴと、
一端を前記第６のｎチャネルＭＯＳＦＥＴのソース端子及び前記演算増幅器の反転入力端子と接続するとともに、他端をグランド端子又は負電源端子と接続した第４の抵抗とから構成され、
前記第６のｎチャネルＭＯＳＦＥＴのドレイン端子を前記第３の電流源回路のシンク側端子とし、前記演算増幅器の非反転入力端子を前記第３の電流源回路のシンク電流制御端子として構成したことを特徴とする電流検出回路。
【請求項７】
請求項３記載の第１のカレントミラー回路は、
コレクタ端子が前記第１のシンク電流出力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第１のｎｐｎ型バイポーラトランジスタと、
コレクタ端子が前記第２のシンク電流出力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第２のｎｐｎ型バイポーラトランジスタと、
コレクタ端子が入力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第３のｎｐｎ型バイポーラトランジスタとから構成され、
前記第１、第２のｎｐｎ型バイポーラトランジスタのベース端子を前記第３のｎｐｎ型バイポーラトランジスタのベース端子及びコレクタ端子と接続したことを特徴とする電流検出回路。
【請求項８】
請求項３記載の第２のカレントミラー回路は、
コレクタ端子が出力端子とされた第４のｐｎｐ型バイポーラトランジスタと、
前記第４のｐｎｐ型バイポーラトランジスタのベース端子がコレクタ端子及びベース端子と接続され、コレクタ端子が入力端子とされた第５のｐｎｐ型のバイポーラトランジスタとから構成され、
前記第４、第５のｐｎｐ型バイポーラトランジスタのエミッタ端子をそれぞれ正電源端子と接続したことを特徴とする電流検出回路。
【請求項９】
請求項３記載の第３の電流源回路は、
演算増幅器と、
ベース端子を前記演算増幅器の出力端子と接続した第６のｎｐｎ型のバイポーラトランジスタと、
一端を前記第６のｎｐｎ型バイポーラトランジスタのエミッタ端子及び前記演算増幅器の反転入力端子と接続するとともに、他端をグランド端子又は負電源端子と接続した第４の抵抗とから構成され、
前記第６のｎｐｎ型バイポーラトランジスタのコレクタ端子を前記第３の電流源回路のシンク側端子とし、前記演算増幅器の非反転入力端子を前記第３の電流源回路のシンク電流制御端子として構成したことを特徴とする電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電流検出抵抗の両端電圧に基づいて電流検出抵抗に流れる電流を検出する電流検出回路に関する。
【０００２】
【従来の技術】
電流検出回路によって電流経路に流れる電流値を測定する場合に、従来から、電流経路に所定の大きさの電流検出抵抗を挿入し、その抵抗両端の電位差によって電流値を測定する方法が知られている。このとき、電流検出抵抗の両端電位がそれぞれ正であって、かつそれらの電位がコンパレータや演算増幅器の同相入力電圧範囲より高い場合に、コンパレータや演算増幅器を用いて電流値の判定を行うためには、その両端電位を所望のレベルに変換する変換手段が必要になる。
【０００３】
図８は、従来の電流検出回路の一例を示す回路図である。電流検出回路１は、電流検出抵抗１０の両端電位をコンパレータ２０で処理できるレベルまで変換するものであって、抵抗４ａ〜４ｄによって構成されている。電流検出抵抗１０の電位ＶR+側の一端は、抵抗４ａと抵抗４ｃの直列回路と接続され、電位ＶR-側の他端は抵抗４ｂと抵抗４ｄの直列回路と接続される。抵抗４ａと抵抗４ｃとの接続点１ａ及び抵抗４ｂと抵抗４ｄの接続点１ｂは、それぞれ電流検出回路１の出力端子であって、それぞれコンパレータ２０に接続されている。なお、これらの抵抗直列回路の他端は負電源端子ＶEEに接続される。
【０００４】
このように構成された従来の電流検出回路では、電流検出回路１０の両端電位ＶR+、ＶR-は、それぞれ抵抗４ａ〜４ｄによって抵抗分圧され、以下の式によって示す電圧ＶS+、ＶS-に変換される。ここで、抵抗４ａと４ｂの抵抗値Ｒ１、Ｒ２は互いに等しく、また、抵抗４ｃと４ｄの抵抗値Ｒ３、Ｒ４は互いに等しいものとする。
【０００５】
ＶS+＝｛Ｒ３／（Ｒ１＋Ｒ３）｝（ＶR+−ＶEE）              …（１）
ＶS-＝｛Ｒ４／（Ｒ２＋Ｒ４）｝（ＶR+−ＶEE）              …（２）
これらの式（１）（２）によって、コンパレータ２０の正負の入力端子への差電圧ＶS+−ＶS-は式（３）に示すように求められる。
【０００６】
ＶS+−ＶS-＝｛Ｒ３／（Ｒ１＋Ｒ３）｝（ＶR+−ＶR-）        …（３）
すなわち、図８の電流検出回路からコンパレータ２０の正負の入力端子への電圧信号は、抵抗４ａ〜４ｄによって所望のレベルに変換され、かつ電流検出抵抗の両端電圧（ＶR+−ＶR-）に比例した電位差の信号として取り出される。
【０００７】
【発明が解決しようとする課題】
さて、コンパレータ２０において電流検出抵抗の両端電圧（ＶR+−ＶR-）の検出を行うには、接続点１ａ，１ｂの電位ＶS+，ＶS-をコンパレータ２０の同相入力電圧範囲内とする必要がある。そこで、式（３）に示すように、両端電圧（ＶR+−ＶR-）を抵抗値Ｒ３／（Ｒ１＋Ｒ３）によって減衰させているため、電流検出抵抗の電圧値ＶR+，ＶR-が大きい場合には抵抗値Ｒ３に対して抵抗値Ｒ１を大きくして、コンパレータ２０で処理できるレベルまで変換しなくてはならない。
【０００８】
しかし、その場合に電流検出回路１から出力される差電圧（ＶS+−ＶS-）の大きさが小さくなり過ぎてしまうので、電流検出精度やノイズマージンが低下するという問題があった。
【０００９】
この発明の目的は、電流検出抵抗の抵抗両端の電位差によって電流値を測定する場合に、出力される差電圧（ＶS+−ＶS-）を減衰させることなしに、それぞれの電位ＶS+，ＶS-を所望のレベルに変換することができる電流検出回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、第１抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第１抵抗に流れる電流を検出する電流検出回路が提供される。この電流検出回路は、前記第１抵抗の一端に接続された第２抵抗と、前記第１抵抗の他端に接続された第３抵抗と、前記第２抵抗の他端にシンク側端子が接続された第１の電流源回路と、前記第３抵抗の他端にシンク側端子が接続された第２の電流源回路と、前記第１抵抗と前記第２抵抗との接続点の電圧値、あるいは前記第１抵抗と前記第３抵抗との接続点の電圧値を検出して、前記第１、第２の電流源回路の出力電流を制御する電圧検出手段と、から構成され、前記第１の電流源回路のソース側端子と前記第２の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第２抵抗と前記第１の電流源回路との接続点を第１の出力端子とし、前記第３抵抗と前記第２の電流源回路との接続点を第２の出力端子として、前記電圧値が低下した場合に、前記第１及び第２の電流源回路の出力電流を小さくするように制御する。
また、別の電流検出回路では、前記第１抵抗の一端に接続された第２抵抗と、前記第１抵抗の他端に接続された第３抵抗と、前記第２抵抗の他端にシンク側端子が接続された第１の電流源回路と、前記第３抵抗の他端にシンク側端子が接続された第２の電流源回路と、前記第２抵抗と前記第１の電流源回路との接続点の電圧値、あるいは前記第３抵抗と前記第２の電流源回路との接続点の電圧値を検出する電圧検出手段と、を備え、前記第１の電流源回路のソース側端子と前記第２の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第２抵抗と前記第１の電流源回路との接続点を第１の出力端子とし、前記第３抵抗と前記第２の電流源回路との接続点を第２の出力端子として、前記電圧検出手段により前記第１、第２の電流源回路の出力電流を制御して、前記電圧値を設定値に制御する。
【００１１】
これらの電流検出回路では、第１抵抗の両端の電圧値を減衰させることなく、任意の電位までレベルシフトすることができる。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第一の実施の形態）
この実施の形態の電流検出回路は、本発明の概要を示すものであって、図１にその回路構成を示す。
【００１３】
電流検出回路１１は、電流検出抵抗（第１抵抗）１０の両端電位をコンパレータ２０で処理できるレベルまで変換するものであって、抵抗（第２抵抗）４ａ、抵抗（第３抵抗）４ｂと出力電流Ｉ１，Ｉ２の電流源（第１、第２の電流源回路）２ａ，２ｂとから構成されている。ここでは、図８に示す電流検出回路１の抵抗４ｃ，４ｄを、それぞれ電流源２ａ，２ｂに置き換えた構成となっている。抵抗４ａと電流源２ａのシンク側端子との接続点１ａ及び抵抗４ｂと電流源２ｂのシンク側端子との接続点１ｂは、それぞれ電流検出回路１０の第１、第２の出力端子として、それぞれコンパレータ２０に接続されている。なお、電流源２ａ，２ｂのソース側端子はいずれも負電源端子ＶEEに接続される。
【００１４】
ここで、抵抗４ａと４ｂの抵抗値Ｒ１、Ｒ２は互いに等しく、また、電流源２ａ，２ｂの出力電流Ｉ１，Ｉ２は互いに等しいものとすると、接続点１ａ，１ｂの電位ＶS+，ＶS-及び電流検出回路１から出力される差電圧（ＶS+−ＶS-）は、次のように求められる。
【００１５】
ＶS+＝ＶR+−Ｒ１・Ｉ１                                …（４）
ＶS-＝ＶR-−Ｒ１・Ｉ１                                …（５）
ＶS+−ＶS-＝ＶR+−ＶR-                              …（６）
式（６）から明らかなように、この電流検出回路１１ではレベルシフト量Ｒ１・Ｉ１を選定することによって、電位ＶS+，ＶS-がそれぞれコンパレータ２０の同相入力電圧範囲内となるようにレベル変換しても、電流検出抵抗１０の両端電圧（ＶR+−ＶR-）の値を減衰させることなく、コンパレータ２０に差電圧（ＶS+−ＶS-）を入力することができる。
【００１６】
ここで、図２に示すような、バッテリＶBATへの充電電流Ｉ０を検出するための電流検出回路１０を考える。いま、充電電流Ｉ０を例えば１Ａとし、バッテリＶBATの充電電圧が１６Ｖであるとする。電流検出抵抗Ｒ０＝０．５Ωであれば、ＶR+＝１６．５Ｖ、ＶR-＝１６Ｖとなるが、この電位差ＶRを＋５Ｖの単一電源で動作するコンパレータに直接入力すると、同相入力電圧範囲（この場合、ＧＮＤ＋α〜５Ｖ−β）を超えてしまう。このとき、図２に示す電流検出回路１０において、例えばＩ１＝Ｉ２＝１０μＡ、Ｒ１＝Ｒ２＝１．３５ＭΩとすることによって、式（４）、式（５）に示すように、
ＶS+＝ＶR+−Ｒ１・Ｉ１＝３Ｖ
ＶS-＝ＶR-−Ｒ１・Ｉ１＝２．５Ｖ
となる。したがって、電流検出抵抗１０の両端電圧（ＶR+−ＶR-）＝０．５Ｖは、ＶS＝ＶS+−ＶS-＝０．５Ｖとなり、電流検出抵抗１０の両端電圧（ＶR+−ＶR-）の値を減衰させることなく、コンパレータ２０に差電圧（ＶS+−ＶS-）を入力することができる。
【００１７】
また、電流検出抵抗１０の電圧値ＶR+，ＶR-が変動しても、次に説明する実施の形態の場合のように、レベルシフトされた信号の基準電位を一定に、あるいは所定の電圧範囲内に留めておくことが可能である。
（第二の実施の形態）
この実施の形態の電流検出回路は、第１の発明に対応するものであって、図３にその回路構成を示す。図３の電流検出回路１２において、図１の電流検出回路１１と異なる構成は、電圧値ＶR+が変動した場合、その変動量を検出して、電流源２ａ，２ｂの電流値Ｉ１，Ｉ２の大きさを制御する電圧検出回路３ａを備えている点である。
【００１８】
この電流検出回路１２では、電圧検出回路３ａの出力電圧Ｖｃが電流源２ａ，２ｂに入力されることによって、ＶR+の値が大きくなった場合には電流値Ｉ１，Ｉ２を増加させ、ＶR+の値が小さくなった場合には電流値Ｉ１，Ｉ２を低下させる。これにより電圧値ＶR+が変動した場合でも、レベルシフトされた電位ＶS+，ＶS-をそれぞれコンパレータ２０の同相入力電圧範囲内に留めておくことができる。
（第三の実施の形態）
この実施の形態の電流検出回路は、第１の発明に対応するものであって、図４にその回路構成を示す。図４の電流検出回路１３において、図１の電流検出回路１１と異なる構成は、電圧値ＶR-が変動した場合、その変動量を検出して、電流源２ａ，２ｂの電流値Ｉ１，Ｉ２の大きさを制御する電圧検出回路３ａを備えている点である。電圧検出回路３ａについては、作用効果ともに、図３の電流検出回路１２の場合と同様であるため、その説明を省略する。
（第四の実施の形態）
この実施の形態の電流検出回路は、第２の発明に対応するものであって、図５にその回路構成を示す。図５の電流検出回路１４において、図１の電流検出回路１１と異なる構成は、レベルシフトされた電位ＶS+の変動量を検出する電圧検出回路３ｂを備えている点である。この電圧検出回路３ｂの出力電圧Ｖｃが電流源２ａ，２ｂに入力されることによって、電圧値ＶR+が変動した場合でも電流源２ａ，２ｂの電流値Ｉ１，Ｉ２の大きさを制御して、電位ＶS+を一定に保持することができる。
（第五の実施の形態）
この実施の形態の電流検出回路は、第２の発明に対応するものであって、図６にその回路構成を示す。図６の電流検出回路１５において、図１の電流検出回路１１と異なる構成は、レベルシフトされた電位ＶS-の変動量を検出する電圧検出回路３ｂを備えている点である。電圧検出回路３ｂについては、作用効果ともに、図５の電流検出回路１４の場合と同様であるため、その説明を省略する。
（第六の実施の形態）
この実施の形態の電流検出回路は、第３の発明に対応するものであって、図７には図１乃至図６の電流検出回路１１〜１５を構成する電流源２の回路構成のみを示す。
【００１９】
電流源２は、図１に示す電流源２ａ，２ｂに相当するものであって、第１のカレントミラー回路２１、第２のカレントミラー回路２２、及び第３の電流源回路とから構成される。
【００２０】
ｎチャネルＭＯＳＦＥＴ５ａ〜５ｃで構成されるシンク電流出力のカレントミラー回路２１は、２つの電流出力端子を備えている。ｎチャネルＭＯＳＦＥＴ５ａ、５ｂの外形は等しく、ｎチャネルＭＯＳＦＥＴ５ｃのドレイン電流に比例した、等しいシンク電流Ｉ１、Ｉ２をそれぞれのドレイン端子から出力する。
【００２１】
ｐチャネルＭＯＳＦＥＴ６ａ，６ｂで構成されるソース電流出力のカレントミラー回路２２は、ｐチャネルＭＯＳＦＥＴ６ｂのドレイン電流に比例したソース電流をｐチャネルＭＯＳＦＥＴ６ａのドレイン端子から出力する。
【００２２】
第３の電流源回路は、ｎチャネルＭＯＳＦＥＴ５ｄ、演算増幅器７、及び抵抗８で構成される電圧制御電流源２３であって、この電圧制御電流源２３は、シンク電流値Ｉref（＝Ｖｃ／Ｒ３）によって決まるシンク電流をｎチャネルＭＯＳＦＥＴ５ｄのドレイン端子から出力する。ＶCC及びＶEEはそれぞれ、電流検出回路の正電源端子、負電源端子に印加される電圧値である。
【００２３】
電圧制御電流源２３では、シンク電流出力Ｉrefに比例したソース電流を、カレントミラー回路２２のソース電流出力端子からシンク電流出力のカレントミラー回路２１に出力することによって、ｎチャネルＭＯＳＦＥＴ５ａ，５ｂのドレイン電流に比例するようにｎチャネルＭＯＳＦＥＴ５ｃのドレイン電流を制御して、シンク電流Ｉ１、Ｉ２を出力することができる。したがって、演算増幅器７への入力電圧Ｖｃに応じて同等にシンク電流Ｉ１、Ｉ２を制御することができる。
【００２４】
電流源２を構成する第１のカレントミラー回路２１、第２のカレントミラー回路２２、及び電圧制御電流源２３は、上述したＭＯＳＦＥＴ５ａ〜５ｃ及び５ｄをそれぞれｎｐｎ型のバイポーラトランジスタに置き換え、上述したＭＯＳＦＥＴ６ａ，６ｂをそれぞれｐｎｐ型のバイポーラトランジスタに置き換えた場合でも、同様の電流検出回路として動作するように構成できる。
【００２５】
また、以上では負電源ＶEEを用いて構成する電流検出回路について説明したが、正負の２電源を用いないで、一方をグランド端子に置き換えて単一電源回路として構成することも可能である。
【００２６】
【発明の効果】
以上に説明したように、この発明の電流検出回路によれば、第１抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第１抵抗に流れる電流を検出する場合に、抵抗両端の電圧値を減衰させることなく、任意の電位にレベルシフトさせることができる。また、電流経路の電位が変動した場合に、レベルシフトした信号の基準電位を一定に、あるいは所定の電圧範囲内に留めておくことが可能である。
【図面の簡単な説明】
【図１】この発明の第一の実施形態に係る電流検出回路の構成を示す回路図である。
【図２】バッテリへの充電電流を検出するための電流検出回路の構成を示す回路図である。
【図３】この発明の第二の実施形態に係る電流検出回路の構成を示す回路図である。
【図４】この発明の第三の実施形態に係る電流検出回路の構成を示す回路図である。
【図５】この発明の第四の実施形態に係る電流検出回路の構成を示す回路図である。
【図６】この発明の第五の実施形態に係る電流検出回路の構成を示す回路図である。
【図７】この発明の第六の実施形態に係る電流源の構成を示す回路図である。
【図８】従来の電流検出回路の構成を示す回路図である。
【符号の説明】
１１〜１５…電流検出回路
１ａ，１ｂ…接続点（電流検出回路出力端子）
２，２ａ，２ｂ…電流源
３ａ，３ｂ…電圧検出回路
４ａ，４ｂ…抵抗
５ａ〜５ｄ…ｎチャネルＭＯＳＦＥＴ
６ａ，６ｂ…ｐチャネルＭＯＳＦＥＴ
７…演算増幅器
８…抵抗
１０…電流検出抵抗
２０…コンパレータ
２１…第１のカレントミラー回路
２２…第２のカレントミラー回路
２３…電圧制御電流源（第３の電流源回路）
【図１】
0004492003.tif 000002
【図２】
0004492003.tif 000003
【図３】
0004492003.tif 000004
【図４】
0004492003.tif 000005
【図５】
0004492003.tif 000006
【図６】
0004492003.tif 000007
【図７】
0004492003.tif 000008
【図８】
0004492003.tif 000009