(57)【特許請求の範囲】
【請求項１】
基板の端面に厚み方向に延びる凹部を設け、且つ該凹部の内壁面に端子電極を形成した矩形状の回路基板となる回路基板領域を、その周囲に余白領域を設けて縦横に配置して成る大型回路基板であって、
前記回路基板領域と前記余白領域とは、縦横で交差しあう余白領域で非連続となる断続した分割溝によって仕切られるとともに、
前記回路基板領域と前記余白領域との間の分割溝に、前記凹部となる貫通孔を形成し、該貫通孔の内壁面に隣接する他の回路基板領域と非導通状態の端子電極を形成したことを特徴した大型回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板となる回路基板領域が縦横に配置され、分割溝に沿って分割処理することにより、複数の回路基板が抽出できる大型回路基板に関するものである。
【０００２】
【従来の技術】
回路基板は、基板のサイズの小型化、実装回路の高周波化などが求められており、回路基板材料には、耐熱性、耐久性、熱伝導性等に優れるアルミナセラミック材料などが多用されている。そして、回路基板には、ＩＣチップ、ＬＳＩチップ等の半導体素子をはじめ、各種電子部品素子が表面に実装されたり、また、表面に形成したキャビティーに収容されたりしている。しかも、回路基板に形成した所定回路網とマザーボードの回路との接続は、回路基板の端面に形成した半円形状のスルーホール電極が用いられる。
このような回路基板を効率的に製造するために、各回路基板となる回路基板領域が縦横に配置された大型回路基板が使用され、回路基板の製造の最終工程で、回路基板領域を縦横に仕切る分割溝でもって分割処理していた。
【０００３】
この分割溝（以下、スナップラインという）は、セラミックから成る大型回路基板を焼成処理する前に、基板の厚みの３０〜７０％の深さの溝となるように、金型のプレスにより形成していた。そして、焼成後、各種部品を基板に実装し、最終段階でスナップラインにそって複数の回路基板を抽出していた。
【０００４】
図３は、従来の一実施例のスナップラインを形成した複数の回路基板が抽出できる大型回路基板を示す平面図である。また、図４は、一般的な基板の製造方法を示す平面図である。図において、３０は大型回路基板、３１は回路基板、３２はＹ方向のスナップライン、３３はＸ方向のスナップライン、３５は大型回路基板の外周部の余白領域、３９は分割後回路基板３１となる各回路基板領域である。
【０００５】
同図によれば、大型回路基板３０の焼成前に、スナップライン３２、３３を形成し、必要に応じて内部配線や表面配線を基板と同時に焼結し、または焼結した後の回路基板領域３９の表面に表面配線を形成し、各種電子部品を搭載した後、スナップライン３２、３３で分割することにより、各回路基板３１を得ていた。図４では、大型回路基板３０を２段階で分割処理して、回路基板３１を得る分割工程を示している。即ち、図４（ａ）に示す大型回路基板３０を、スナップライン３２に沿って１次分割処理を行い（図４（ｂ））、次いで、短冊状の回路基板３０‘に残存するスナップライン３３にそって、２次分割処理を行い、個々の回路基板３１を得ていた。
【０００６】
【発明が解決しようとする課題】
一般に、回路基板領域に各種電子部品を実装して、所定回路網を構成した後には、その所定回路網の正常に動作するかのついて検査工程が必要となる。上述の大型回路基板を用いて製造する場合、各回路基板領域３９を分割処理して回路基板３１した後に測定するのではなく、分割前の大型回路基板３０の状態で測定することが望ましい。
【０００７】
また、各回路基板３１の所定回路網が高周波で動作する場合には、その回路網の動作とともに特性インピーダンスを測定する。この時、入出力端子電極とグランド端子電極に測定用プローブをあてて特性インピーダンスなどを測定する。そして、この入力端子電極やグランド端子電極は、回路基板３１の端面に形成されることから、大型回路基板３０では、隣接しあう回路基板領域３９を仕切る分割溝（実際には、分割溝の延長線）に形成する必要がある。即ち、分割溝に、分割処理後、凹部となる貫通孔を形成し、この貫通孔の内壁面に各端子電極となる導体膜を形成する必要がある。図５では、例えば分割溝３２状に貫通孔を形成して、その内壁面に端子電極３６、３７となる導体膜を形成している。
【０００８】
ここで、図５に示すように、大型回路基板３０において、隣接した回路基板領域３９は回路網が繰り返しパターンとなるため、また、隣接しあう回路基板領域３９を仕切る分割溝を跨いで貫通孔が形成されるため、隣接しあう回路基板３９どおしの端子電極３６、３７が接することになる。  即ち、隣接する各回路基板領域３９の入出力端子電極３６どおし、グランド端子電極３７どうし、または入出端子電極力３６とグランド端子電極３７が接合される。このため、１つの回路基板領域に形成された回路網の諸特性を検査しようとしても、互いに接合しあう端子電極３６、３７が存在しているため、単独の回路基板領域３９の特性を測ることができなかった。
【０００９】
このため、高周波特性の検査を、大型回路基板３０に、半導体素子、厚膜抵抗素子、各種電子部品等を実装した後、分割処理を余儀なくされてしまっていた。このため、不良品の発見が遅れによるむだな工程が増えるという問題点があった。
【００１０】
一方、各回路基板３１の表面に、特性測定用電極を形成することも考えられるが、基板の占有面積が制約され、小型化の要求に応えられないという問題点があった。
【００１１】
また、上記大型回路基板３０の製造時に、図６の太線で示すように、基板３０にヒビ３８が入る問題点があった。これは、特に、焼成処理時の焼成炉内の位置により、焼成温度に分布が生じるためと考えられている。このヒビ３８の発生は、大型回路基板３０の中央に近付くほど発生しやすく、また、大型回路基板３０のセラミック材料の収縮率が大きいほど発生しやすかった。そして、大型回路基板３０にヒビ３８が入ると、大型回路基板３０上に各種電子部品を実装する際に、大型回路基板３０が完全に割れてしまったり、実装時に位置ずれが発生するという問題点があった。このような問題を解決するにあたり、焼成プロファイルを調整して、急激な基板収縮を抑えたり、スナップライン３２、３３を浅くしてヒビ３８を抑制する方法が考えられる。しかし、焼成プロファイルを調整する方法では、ヒビ３８の発生は抑制できるものの、大型回路基板３０にそりが発生したりする。またスナップライン３２、３３を部分的に浅くする方法では、大型回路基板３０を各回路基板３１に分割する際に、応力がかかりやすくなるため、端部にばりが発生し、寸法ばらつきの原因となる。
【００１２】
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、分割前の大型回路基板の状態で、回路動作の特性検査を簡単に行うことができ、且つ大型回路基板を焼成する際の急激な基板収縮による、ヒビの発生を防止できる大型回路基板を提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、基板の端面に厚み方向に延びる凹部を設け、且つ該凹部の内壁面に端子電極を形成した矩形状の回路基板となる回路基板領域を、その周囲に余白領域を設けて縦横に配置して成る大型回路基板であって、
前記回路基板領域と前記余白領域とは、縦横で交差しあう余白領域で非連続となる断続した分割溝によって仕切られるとともに、
前記回路基板領域と前記余白領域との間の分割溝に、前記凹部となる貫通孔を形成し、該貫通孔の内壁面に隣接する他の回路基板領域と非導通の端子電極を形成したことを特徴した大型回路基板である。
【００１４】
【発明の実施の形態】
以下、本発明の大型回路基板を図面に基づいて説明する。
【００１５】
図１（ａ）は、本発明の大型回路基板の平面図であり、図１（ｂ）は、図１（ａ）中、丸印部分の拡大図であり、図２は、図１の隣り合う６つの回路基板領域のみに着目した部分拡大図である。
【００１６】
図において、１０は大型回路基板、９は回路基板領域であり、５は各回路基板の領域に連続して形成された余白領域であり、２、３は回路基板領域９と余白領域５とを仕切る断続したスナップラインである。尚、２はＹ方向の断続したスナップラインであり、３はＸ方向のスナップラインである。また、４はスナップライン２、３が他方側に延びる余白領域内で途切れて形成された余白連結部であり、６は入出力端子、７はグランド端子である。なお、図において、焼成の前後で番号は区別しないこととする。
【００１７】
大型回路基板１０は、単板または多層構造であり、例えばセラミック基板から成る。例えば、８５０〜１０５０℃前後の比較的低い温度で焼成可能にするガラスーセラミック材料からなり、セラミック材料としては、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライトなどの絶縁セラミック材料、ＢａＴｉＯ3 、Ｐｂ4Ｆｅ2Ｎｂ2Ｏ12、ＴｉＯ2などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト（広義の意味でセラミックという）などの磁性体セラミック材料などが挙げられる。なお、その平均粒径１．０〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕したものを用いる。また、セラミック材料は２種以上混合して用いられてもよい。特に、コランダムを用いた場合、コスト的に有利となる。ガラス材料は、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、Ｂ2Ｏ3、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットが挙げられる。この様なガラスフリットは、ガラス化範囲が広くまた屈伏点が６００〜８００℃付近となっている。
【００１８】
各回路基板領域９の表面には、図示していないが、表面配線が形成され、必要に応じてＩＣチップ、ＳＡＷ素子、抵抗、コンデンサ、インダクタンス素子などの各種部品が実装される。また、回路基板の端面、即ち、各回路基板領域の端面には、基板の厚みを貫通する貫通孔１１内の内壁面に、表面配線と接続する入出力端子電極６、グランド端子電極７が形成されている。これら表面配線や入出力端子電極６、グランド端子電極７は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）を主成分とする導体膜（導体）からなる。この入出力端子電極６、グランド端子電極７は、各回路基板領域９に形成された回路網の特性を測定する際にチェック用端子として利用される。
【００１９】
図１、２において、互いに直交するスナップライン２、３は、大型回路基板１０の一方の面または両主面に形成されている。このスナップライン２、３は、縦横に配置された矩形状の回路基板となる回路基板領域９の各辺となる部位に形成されている。また、各回路基板領域９の周囲には、余白領域５が形成されている。
【００２０】
従って、一方方向から見ると、大型回路基板１０は、余白領域５、回路基板領域９、余白領域５、回路基板領域９・・余白領域５の順に配置されていることになる。また、他方方向も同様である。即ち、スナップライン２、３は、従来は回路基板領域と回路基板領域を仕切るために形成されているが、本発明では、回路基板領域９と余白領域５とを仕切るために形成されている。
【００２１】
また、スナップライン２、３は、個々の回路基板領域９に応じて、断続して形成されており、従来のように複数の回路基板領域３９に沿って連続して形成されているものと相違している。即ち、スナップライン２、３は、交差する余白領域５で途切れるように形成されている。この途切れる部位は、余白領域５の余白連結部４となり、余白領域５は、スナップライン２、３によって分断されることがなく、各回路基板領域９の周囲で連続している。言い換えれば、ストリップライン２、３は、直交わる余白領域５の中央部付近で、非連続となるような断続した溝である。
【００２２】
従って、回路基板の端面に形成された凹部内に被着される端子電極６、７は、各回路基板領域９と余白領域５とを仕切るスナップライン２、３に形成されるため、隣り合う回路基板領域９の向かい合う端子電極６、７と非導通の状態となっている。
【００２３】
上述の製造方法に適用した一実施例について説明する。
まず、ＣａＯ−Ａｌ2Ｏ3−ＳｉＯ2−Ｂ2Ｏ3系のガラス粉末６０ｗｔ％とアルミナ粉末４０ｗｔ％とを混合した粉体に、例えばＤＯＰ等の可塑剤と、例えばアクリル樹脂あるいはブチラール樹脂等のバインダーと、例えばトルエン、キシレン、アルコール類等の溶剤とを加え、十分に混練して粘度２０００〜４００００ｃｐｓのスラリーを作製し、ドクターブレード法によって例えば０．２ｍｍ厚の複数枚の低温焼成用のグリーンシートを形成する。
【００２４】
次に、打ち抜き型やパンチングマシーン等を用いて、各グリーンシートの複数の所定位置に、例えば０．２ｍｍφの端面スルーホール導体、ビアホール導体となる孔を打ち抜き形成し、各孔にＡｇ、Ａｇ−Ｐｄ、Ａｕ、Ｃｕ等の導体ペーストを充填する。各グリーンシートには配線用の導体パターンをスクリーン印刷する。
【００２５】
次に導体パターンをスクリーン印刷した複数のグリーンシートを積層し、この大型回路基板１０を例えば８０〜１５０℃、５０〜２５０ｋｇ／ｃｍ2の条件で熱圧着して一体化する。
【００２６】
次に、熱圧着された大型回路基板１０の表裏両面に、スナップライン２をプレスにより形成する。次に、矢印Ｘで示す方向のスナップライン３を大型回路基板１０の表裏両面に形成し、図１に示すように、Ｙ方向のスナップライン２とＸ方向のスナップライン３が形成された大型回路基板１０を得る。
【００２７】
次に大型回路基板１０を電気式連続ベルト炉を使用して、空気中で９００℃、２０分の保持条件で焼成する。なお、導体ペーストがＮｉ、Ｃｕの場合は還元または中性雰囲気で焼成する。ここで、大型回路基板１０上に半導体素子、厚膜抵抗素子、各種電子部品等を半田などで接合・実装を行う。
【００２８】
次に、Ｙ方向のスナップライン２に沿って、手またはブレイクローラ等の機械等で焼成後の大型回路基板１０を分割する。次に、Ｘ方向のスナップライン３に沿って、大型回路基板１０を分割する。
【００２９】
このようにして、最終製品としての回路基板が得られる。
【００３０】
かくして本発明の大型回路基板１０によれば、少なくともＸ、Ｙ方向のいずれかに隣接する回路基板領域９間に余白領域５が設けられ、図２に示すように、回路基板領域９と余白領域５に跨がる貫通孔（回路基板では、端面の凹部となる部分）の内壁に特性測定用端子となる入出力端子電極６、グランド端子電極７を形成ししており、隣接配置しあう回路基板領域９の入出力端子電極６、グランド端子電極７とが導通することが一切ないため、大型回路基板１０の状態で各回路基板領域９自体の特性を測定しても、隣接配置しあう回路基板領域９の回路網の影響を一切受けないことになる。すなわち、大型回路基板１０の状態で、特性の測定が可能であり、しかも、製造工程の早い段階で不良品を除去でき、むだ工程が減少でとする。
【００３１】
また、スナップライン２、３が直交する余白領域５を横切る部位に、余白連結部４を設けたため、焼成時に各回路基板領域９のスナップライン２、３に沿って大型回路基板１０にヒビが入ることを抑制できる。なお、余白連結部４の幅が２００μｍ未満である場合、ヒビの抑制効果が不十分になるため、余白連結部４の幅の下限は２００μｍ以上であることが望ましい。
【００３２】
また、一方方向の余白連結部４の幅が、一方方向の回路基板領域９の長さの１／３を越えると、大型回路基板１０の分割処理時、安定して分割することができず、その結果、分割時にばりが発生してしまう。このため、余白連結部４の幅の上限は、同一方向に延びる回路基板領域９の長さの１／３以下であることが望ましい。
【００３３】
さらに、ヒビの発生を抑制するために、焼成プロファイルを調整したり、スナップライン２、３を浅くする必要がないため、基板のそりが大きくなったり、端部にばりが発生することはない。
【００３４】
本発明者は、複数の回路基板が抽出できる大型回路基板１０について、ヒビの発生頻度を求めた。大型回路基板１０は、焼成後の寸法が７５〜８０ｍｍ角、厚みが０．７５〜１．０ｍｍで、分割により基板が３５〜４５個得られるものを用いた。
【００３５】
また、Ｘ、Ｙ方向のスナップライン３、２の幅は２５〜８０μｍ、深さは大型回路基板１０厚みに対して１／５となるようにした。
【００３６】
良否の判定基準は、１００個の焼成後の大型回路基板１０を目視し、ヒビが発生する割合を求めた。
【００３７】
実験の結果、図３に示すような従来の大型回路基板３０はヒビの発生率が５％だったが、図１に示すような本実施例の大型回路基板１０は、ヒビの発生率が０％となった。
【００３８】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００３９】
例えば、基板用セラミックスの材料として、低温焼成基板に限らず、アルミナ基板、窒化アルミニウム基板、ムライト基板等どのような大型回路基板に適用しても良いし、生の大型回路基板は積層基板に限らず、プレス成形体あるいは押し出し成形体あっても良い。
【００４０】
また、本実施の形態では、Ｘ、Ｙ方向のスナップライン２、３を大型回路基板１０の表裏両面に形成したが、片面のみに形成しても良い。
【００４１】
また、第１及び第２のスナップライン２、３が交差する部分を、スナップライン２、３の他の部分に比べて深くしてもよい。このことにより、分割時にかかる応力を軽減することができ、ばりの発生を低減でき、寸法ばらつきを防止することができる。
【００４２】
【発明の効果】
以上のように、本発明によれば、少なくともＸ、Ｙ方向のいずれかに隣接する回路基板領域間に余白領域が設けられ、該回路基板領域と余白領域との間に、隣接する回路基板領域と非導通状態の端子電極が形成されている。このため、大型回路基板の状態で各回路基板領域自体の特性を安定して測定することができる。
【００４３】
また、スナップラインが直交する余白領域を横切る部位に余白連結部が形成されているため、焼成時に各回路基板領域のスナップラインに沿って大型回路基板にヒビが入ることを抑制でき、大型回路基板の製造時の取り扱いが容易となる。
【図面の簡単な説明】
【図１】本発明の大型回路基板を示し、（ａ）はその平面図であり、（ｂ）は余白領域の交差部分の拡大平面図である。
【図２】大型回路基板の端子電極の形状状態を示す部分平面図である。
【図３】従来の大型回路基板を示す平面図である。
【図４】一般的な大型回路基板の製造方法を示す平面図である。
【図５】従来の大型回路基板の端子電極部分の拡大平面図である。
【図６】従来の大型回路基板に発生していたヒビを説明する平面図である。
【符号の説明】
１０、３０      大型回路基板
３１            基板
２、３２        Ｙ方向のスナップライン
３、３３        Ｘ方向のスナップライン
４              余白連結部
５、３５        余白部
６、３６        入出力端子
７、３７        グランド端子
３８            基板のヒビ
９、３９        回路基板領域
【図１】
0004428853.tif 000002
【図２】
0004428853.tif 000003
【図３】
0004428853.tif 000004
【図４】
0004428853.tif 000005
【図５】
0004428853.tif 000006
【図６】
0004428853.tif 000007