(57)【特許請求の範囲】
【請求項１】
低電圧小面積でＳ／Ｎ比が高い光検出器において、
表面を有する光受容性半導体材料から成る層状体と、
前記表面から光受容性半導体材料から成る前記層状体中に形成されたホールに広がる導電性電極であって、該導電性電極に電圧が印加されると直ちに光受容性半導体材料から成る前記層状体中にポテンシャル・ウエルを形成するようになっている前記導電性電極と、
前記光受容性半導体材料の表面上、及び前記導電性電極と光受容性半導体材料から成る前記層状体との間にある絶縁性材料から成る層状体と、
絶縁性材料から成る前記層状体上の光透過性電極であって、光受容性半導体材料から成る前記層状体及び前記導電性電極上にあると共に、前記導電性電極に電気的に接続した前記光透過性電極と、
を具備したことを特徴とする前記光検出器。
【請求項２】
請求項１記載の光検出器において、前記導電性電極は、光透過性材料を備えていることを特徴とする前記光検出器。
【請求項３】
請求項１記載の光検出器において、前記導電性電極は、約１対６及び約１対８の間のアスペクト比を有していることを特徴とする前記光検出器。
【発明の詳細な説明】
【０００１】
この発明は、一般に光受容器に関し、特に、従来より既知の光受容器に比して高いＳ／Ｎ比を示すアプリケーションを結像するための光受容器に関する。
【０００２】
入射放射によって生成する電荷を定量比する半導体光検出器（フォトゲート：ｐｈｏｔｏ  ｇａｔｅ）は周知である。
【０００３】
フォトゲート構造体は、能動画素、電荷結合素子（ＣＤＤ：Charge Couple Device）、電荷注入素子（ＣＩＤ：Charge Injection Device）、及び仮想フェーズ、埋込みチャネル及び選択的ドーパントを利用する他の変形例を含むそれらの変形を備えている。この選択的ドーパントは、フォトゲート及びセンス・ノードの下部及びそれらの間で電荷収集及び転送を制御するのに使用される。
【０００４】
この種の光検出器は、フォトンと例えばシリコン等の半導体材料との相互作用によって電子が発生する現象を利用している。既知の結像用光検出器において、ポテンシャル・ウエル上方の半導体装置の表面に当たるフォトンによって生成する電荷を蓄積するポテンシャル・ウエルを形成するのに、これまで種々の技術が用いられてきた。特に有益な装置において、フォトン透過性電極が装置の表面上の絶縁層上に形成され、この結果、電位がこの電極に印加されるとき、領域内の多数または少数電荷キャリアの涸渇によって、この電極の真下の半導体層中にポテンシャル・ウエルが形成される。装置の表面に当って電極を透過するフォトンによって発生した自由電子は、ウエルの中に蓄積される。蓄積された電荷の大きさは、次いで直接検出することができるか、または電荷の大きさを測定することができるセンサ領域に電荷を転送することによって検出することができる。
【０００５】
光検出器の別の形態は、光受容領域上に電極を設ける必要もなく、基板とは反対導電型の被注入領域を使用してポテンシャル・ウエルを形成するようにしている。フォトダイオード構造と称されるこの種の構造は、前述したばかりのフォトゲート構造に比して或る波長に対してより一層感度が高いが、低いＳ／Ｎ比を示し得る。
【０００６】
イメージャ（imager）にとって重要な主要特性の１つは、ダイナミック・レンジである。このダイナミック・レンジは、一般に、雑音の二乗平均平方根（ｒｍｓ：root means square）に対する画素の全ウエル中の電荷として定義される。画素の全ウエルは、画素が保持することとなるキャリア、即ち電子またはホールの総数である。フォトゲートの場合、このフォトゲートは、歴史的にフォトゲートを形成するＭＯＳコンデンサの上面領域と、キャリアを収集すべく、ポテンシャル・ウエルを形成する印加バイアスと関係してきている。
【０００７】
イメージャ処理及び微細化特徴サイズの標準化は、動作ベースの低下に帰着してきた。フォトゲート構造体は、金属酸化物半導体（ＭＯＳ；Metal Oxide Semiconductor）コンデンサであるので、フォトゲートが保持できる電荷の量は、一般にポリシリコンから成る、上板と称するゲート電極の領域と、絶縁体に加わる全バイアスとに依存している。フォトゲートに対する被低下動作バイアスは、相応じてそれらの全ウエルを低下させてきた。また、より高い解像度に対する一層小さくなった画素に向けた駆動は、有効な表面領域、従って収集することができる電荷の量を更に低減してきた。
【０００８】
Ｓ／Ｎ比がしばしば最適値を下回り、装置のダイナミック・レンジが特定のアプリケーションに要求されるよりも小さくなり得、かつ必要な感度を得るのに要求される装置のサイズが、所定領域に形成できる画素の数である装置の解像度を必要な数よりも低く低減し得ることは、フォトダイオード及びフォトゲート双方に関する問題である。
【０００９】
同時に、既存の構造よりも小型で、より大きなダイナミック・レンジを示し、従って既知のものよりも高いＳ／Ｎ比を示す光受容器に対する必要性がある。
【００１０】
光受容器の表面に当たるフォトンによって自由電子ホール対が発生する位置（深さ）は、フォトンの波長に依存する。より長い波長は、より短い波長に比して装置の表面から更に遠くに電荷を発生する傾向を示す。従って、有益なカラー範囲に渡って、光に対して、正に近似的に線形の感度を示す光受容器を設計することは、困難である。より短い波長は、ポリシリコン材料等の正に高い透過性の各材料を通過するにつれて一層大きく減衰するのに対し、より長い波長は、ポテンシャル・ウエルの底を超え得、従って通常は、検知できる前に再結合することとなる表面から或る距離を置いた自由電子を発生する。
【００１１】
より高い電圧は、より深いポテンシャル・ウエルを形成するのに使用することができるが、高い電圧よりもむしろ低い電圧で動作し、従って多くのアプリケーションにおいて装置の電圧を増大することは、実行することができないイメージャを備えた半導体装置に対する需要がある。
【００１２】
光受容器のＳ／Ｎ比は、光受容器によって占められる光受容器が形成される層状体の表面の面積である光受容器の表面積と、光受容器の全体積との比に一般には比例する。従来の光受容器の体積は、その線形寸法の立方と共に増大する一方、表面積は、その平方と共に増大するので、大型の光検出器は、小型のセンサよりも高いＳ／Ｎ比を示す。しかしながら、小型のセンサは、高い解像度を達成するのに望ましい。従来、Ｓ／Ｎ比は、プロセス幾何形状等によって生成する如何なる制限よりもはるかに重要である、光検出器のサイズを低減できる度合いに制限を加えてきた。
【００１３】
この発明の目的は、述べたばかりの各問題のうちの１つ以上を克服する光受容器用の構造を提供することにある。
【００１４】
この発明の別の目的は、検出器に当たるフォトンによって発生する電荷を蓄積するポテンシャル・ウエルであって、このウエルを生成するのにより高い電圧を加える必要もなく、従来より可能であったよりも深い前記ウエルを生成できる光受容器を提供することにある。
【００１５】
この発明の別の目的は、同時に、光受容器の表面積を低減し、かつ、その体積を増大してより高いＳ／Ｎ比をもたらすようにした光受容器構造を提供することにある。
【００１６】
この発明の別の目的は、既知の構造において達成可能であったよりも高いＳ／Ｎ比及び大きなダイナミック・レンジを同時にもたらしながら、従来より可能であったよりも実質的に高密度の所定領域に形成すべき画素を可能にする感光イメージャを提供することにある。
【００１７】
簡潔に述べ、またこの発明の現在の好ましい実施例によれば、改良された低電圧、小表面積、高Ｓ／Ｎ比のフォトゲートは、基板の表面に当たるフォトンに応じてホール電子対の形成を高めるように選択された不純物濃度を有する光受容性半導体材料から成る層状体と、十分な距離だけ基板の表面から基板中に広がる電極と、前記電極及び基板の間に配置されて、基板から前記電極を電気的に絶縁する絶縁層状体とを備え、前記電極に電位が印加されると直ちに、フォトンが前記電極を囲む基板の表面に当たるときに発生する電荷を蓄積するように、ポテンシャル・ウエルが前記電極を囲む基板中に形成される。
【００１８】
この発明の別の態様によれば、この発明によるフォトゲートは、前記電極に隣接する基板中に配置された電荷センサを備えている。
【００１９】
この発明の別の態様によれば、前記電極は、不透明金属電極を備えている。
【００２０】
この発明の別の態様によれば、前記電極は、光透過性電極を備えている。
【００２１】
この発明のまた別の態様によれば、フォトゲートは、光応答性位置の表面から基板のバルク中に広がる複数の電極と、前記表面で前記電極を電気的に接続する手段とを備えている。
【００２２】
この発明のまた別の態様によれば、フォトゲートは、全てが半導体本体の表面からそのバルク中に広がると共に、前記表面で電気的に接続している少なくとも２つずつの電極のアレイ状に配置された複数の電極を備えている。
【００２３】
（発明の好ましい実施例の詳細な説明）
図１は、例えば電荷注入素子（ＣＩＤ：Charge Injection Device）または電荷結合素子（ＣＣＤ：Charge Coupled Device）或いは選択回路群に結合した素子等の受動型式のイメージャ、及び能動画素または能動カラムセンサにおけるソース・ホロワーまたは差分対として直接利用することができる１個のフォトゲート画素１０の断面図である。第１及び第２の上板３０，３２は、絶縁層３６上に形成されており、またポリシリコンで形成されることが好ましい。即ち、上板３０は、光透過性ポリシリコンから形成されることが好ましい。
【００２４】
フォトゲート画素１０の動作は、以下の通りである。
１．２つのポリシリコンＭＯＳコンデンサの上板３０，３２は、物理的に相互に隣接し、かつ図１におけるような隣接エッジでシリコンをオーバーラップするか、または下方の基板（図示せず）中への注入を通して相互に結合している。
２．第１のフォトゲート３０は、検出用に使用されるフォトゲート３２に対するよりも大きな電位を印加することによって、フォトン発生電荷を収集するのに使用される。
３．他方のフォトゲート３２には、より低い電位が印加されて、より狭い空気領域４０を形成し、フォトン発生キャリアは、収集されない。このとき、フォトゲート３２は、絶縁分離されて、フローティング状態になる。所要の積分時間が経過した後、フォトン発生電荷を収集するのに使用するフォトゲート３０に印加される電位が除去され、下方の基板中に存在する収集した電荷は、他方のフォトゲート３２の下方の基板に結合される。フォトゲート３２、即ちＭＯＳコンデンサの上板は、フローティング状態にあるので、フォトゲート３０からの電荷の転送によってフォトゲート３２に印加している電圧は、転送電荷の量に従ってシフトされる。
４．上板３２の新しい値が測定され、その最初のバイアス値からの差分は、画素に収集された入射フォトンの量を表わす。
【００２５】
上板３２は、受動画素用の前述のような検出ノード、または能動画素用或いはカラムセンサ用の転送ゲートであることができる。
【００２６】
図２は、この発明による付加したトレンチ形コンデンサ６７を有する、図１に示した画素と同様の画素２０を示している。画素２０の容量を改善するのに上面の表面積を増大することなく、上板６０から左右される電極６１がどのようにしてポテンシャル・ウエル６４の全体積を増大したかは、断面図から理解することができる。トレンチ形コンデンサ６７は、基板６８中にホール６３をエッチング形成すると共に、基板の上面及びホール６３の内面に絶縁層６６を形成することによって形成される。ホール６３の残りには、例えば、ポリシリコンまたは金属等の導電性材料が充填されて電極６１を形成し、上板６０と電気的に接続している。上板６２は、また図４に示すように電極６５の周囲に形成したトレンチ形コンデンサ６９を形成することができる。
【００２７】
トレンチ形コンデンサ６０は、基板中の空気体積の深さを増大すると共に、基板中に深く生ずるフォトン発生キャリアを収集する能力を高めるという付加的利益を有している。長い波長のフォトンによって生成するフォトン発生キャリアが図１の上板３０ら十分に離れて生ずれば、これらのキャリアは、上板３０によって収集される前に再結合し得る。上板下方の空気体積は、基板ドーピング濃度及び上板に印加されるバイアスに依存している。ウエハプロセスによって予め決定されている所定のドーパント濃度及びバイアス制限に対して、図１の従来技術の上板３０からの空気深さは、一定である。図２の改良したフォトゲートは、上部表面積を増大することなくフォトゲートの全容量を増大すると共に、バイアス電位を増大することなく、改良した収集効率に対して空気深さを増大する。
【００２８】
図３は、図２の画素２０を表わすレイアウトである。図２のフォトゲート６０は、ポリシリコン（ポリ１）から成る層状体から形成した上板６０と、図３の上板６０の領域だけ電極６１によって形成したトレンチ形コンデンサとを備えている。図２における上板６２によって形成した転送（Ｔｘ）ゲート（♯６２）は、図３では上板６２として図示されている。一定の比に拡大して描かれてはいないが、トレンチ形コンデンサと図３に図示するような表面の平面コンデンサとの容量比は、１８対１であることが可能である。この発明によるトレンチ形コンデンサは、電極を形成するのに使用する特別なプロセスにも依るが、表面の直径対トレンチの深さで、約１対６から１対８のアスペクト比を有する。この容量の増大は、フォトン発生電荷（量子効率）を収集すべく露出したシリコンの表面積を増大したり、または同一のダイナミック・レンジを維持して所定画素のサイズを大幅に微細化したり、或いは画素の蓄積容量（ダイナミック・レンジ）を大幅に増大するのに使用することができる。所定の画素アプリケーションに対して、エンジニアがどんなにトレード・オフを使用しようとも、フォトン発生電荷を捕獲することができる深さは、平坦なフォトゲートを使用する従来技術を凌いで所定のバイアスに対して増大される。
【００２９】
図４は、前述のように取り上げた特質のうちの任意のもの、または全てを利用するのに２つのトレンチ形コンデンサ６７，６９を利用するこの発明による受動画素を示している。ここで、上板６０によって形成した収集フォトゲート及び上板６２によって形成した転送ゲートの双方は、電極６１，６５によってそれぞれ形成したトレンチ形コンデンサを６７，６９備えている。このことは、より大きなダイナミック・レンジに対して一層の蓄積容量を、またより大きな量子効率に対してポリシリコンによって使い尽くされているシリコンのより小さな表面積を可能にすることとなる。
【００３０】
図５は、図４に対するレイアウトである。全ての波長でフォトン発生電荷を発生するのに有効な一層露出したシリコンがある。図４の転送ゲートは、上板６２によって形成され、かつ、その画素の可能な実施を図５に示している。ここで、より短い青色の波長及び紫外線（Ｕ．Ｖ．：ultra violet）の波長を含んだ全ての波長に対して、フォトン発生電荷を発生するのに有効な一層露出したシリコンがどのようにしてあるのかに留意されたい。同一のダイナミック・レンジを維持しながら、デュアルトレンチ構成が向上した量子効率（Ｑ．Ｅ．）に対して、どのようにして一層露出したシリコンを考慮しているかに留意されたい。
【００３１】
図６は、転送ゲートを有するカッド（ｑｕａｄ）トレンチ形コンデンサの別の実施である。この画素設計は、上板８２によって形成した収集フォトゲート１（ＰＧ１）及び上板８６によって形成した蓄積フォトゲート２（ＰＧ２）をプロセスが許容する最大にまでバイアスすることを可能にする別の利点を有している。双方のフォトゲートを最大バイアスで動作させることによって、画素のダイナミック・レンジは、２倍にされている。この特許で図示した前の画素設計は、プロセスが許容する最大動作バイアスの半分で動作するのに、フォトゲートのうちの一方のみを可能にしている。前の画素設計は、電荷（ｑ＋ＣＶ）の半分を収集するのに制限されており、従ってダイナミック・レンジの半分に制限されている。この構成では、収集フォトゲートＰＧ１及び前は何であったにせよＴＸゲートは、転送ゲート８８（ＴＸ）によって電気的に絶縁されている同一の蓄積フォトゲートＰＧ２になる。
【００３２】
図７は、図６のレイアウトである。この例示的レイアウトにおいて、双方のフォトゲートは、２つのトレンチ形コンデンサ８０，８１及び８３，８４によってそれぞれ構成される。これらのフォトゲートは、転送ゲート８８によって絶縁分離される。フォトゲートＰＧ１が空乏化されて適正な期間の間、露出されたとき、フォトゲートＰＧ２は、空乏化され、転送ゲートもまたオンに切り換えられる（空乏化する）。第１のフォトゲートＰＧ１の電位が除去されて、全ての収集した電荷がフォトゲートＰＧ２に転送される。非破壊的読出し、信号記憶等のような種々の特性を高めるのに行うことができる本例及び前の諸例におけるフォトゲートを動作させる種々の変形例がある。
【００３３】
以上、この発明を現在の好ましい実施例と関連して詳細に説明したが、この発明の精神及び範囲から逸脱することなく行うことができるフォトゲート及びトレンチ形コンデンサの修正及び変形がある。
【図面の簡単な説明】
【図１】  従来技術によるフォトゲートの略図である。
【図２】  この発明によるフォトゲートの略図である。
【図３】  この発明の別の実施例によるフォトゲートの略図である。
【図４】  この発明による２コンデンサ受動画素の略図である。
【図５】  図４の画素のポテンシャル図である。
【図６】  この発明による４コンデンサ受動画素の略図である。
【図７】  図６の画素のポテンシャル図である。
【図１】
0004417556.tif 000002
【図２】
0004417556.tif 000003
【図３】
0004417556.tif 000004
【図４】
0004417556.tif 000005
【図５】
0004417556.tif 000006
【図６】
0004417556.tif 000007
【図７】
0004417556.tif 000008