(57)【特許請求の範囲】
【請求項１】
第１のトランスを有する第１の回路と、第２のトランスを有する第２の回路とが負荷に並列に接続され、比較回路を用いて前記第１の回路と前記第２の回路とからそれぞれ前記負荷に供給する電流値を制御するフライバックコンバータにおいて、
前記第１の回路は、前記第１のトランスの２次巻線に接続された第１の整流・平滑回路と、該第１の整流・平滑回路の出力側で前記負荷に並列に接続された第１の出力電圧検出回路と、前記第１のトランスの１次巻線に接続され、前記第１の出力電圧検出回路により制御される第１のインバータ回路とを備え、
前記第２の回路は、前記第２のトランスの２次巻線に接続された第２の整流・平滑回路と、該第２の整流・平滑回路の出力側で前記負荷に並列に接続された第２の出力電圧検出回路と、前記第２のトランスの１次巻線に接続され、前記第２の出力電圧検出回路により制御される第２のインバータ回路とを備え、
前記第１および第２の整流・平滑回路は各々、前記第１および第２の各トランスの２次巻線の一方端にアノードが接続された第１のダイオードと、該第１のダイオードのカソードと前記第１および第２の各トランスの２次巻線の他方端との間に接続された平滑コンデンサとを有し、
前記第１および第２の回路は各々、前記第１のダイオードのアノードに順方向に接続された第２のダイオードと、該第２のダイオードのアノードと前記第１のダイオードのカソードとの間に直列に接続された第１の分圧抵抗および第２の分圧抵抗と、前記第２のダイオードのアノードと前記第１および第２の各トランスの２次巻線の他方端との間に接続されたコンデンサとをさらに備え、
前記比較回路は、前記第１の分圧抵抗と前記第２の分圧抵抗とにより分圧された前記第１の回路からの分圧電圧と前記第２の回路からの分圧電圧とを比較した比較結果を前記第１の出力電圧検出回路に出力し、
前記第１の出力電圧検出回路は、前記比較結果に基づいて前記第１のインバータ回路のオン時間を制御して前記第１の回路から前記負荷に供給する電流値と前記第２の回路から前記負荷に供給する電流値とを均等にすることを特徴とするフライバックコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数個のフライバックコンバータからなり、各コンバータを自動調節により並列運転できるフライバックコンバータに関するものである。
【０００２】
【従来の技術】
図２は、複数個のフライバックコンバータを並列接続した従来のフライバックコンバータの回路図で、出力回路に抵抗を挿入して、回路に流れる電流を抵抗で検出して、並列運転する各フライバックコンバータの電流値を均等化するものであるが、各フライバックコンバータを自動調節により並列運転する時、電流、電圧値の増大、変動に対応するため、耐電流性あるいは耐電力性の大きな抵抗を必要とし、部品・材料費が高くなり、また、放熱性維持のため部品を大型化し、実装面積も広くする必要があり、消費電力が増大するという問題があった。
【０００３】
【発明が解決しようとする課題】
上記のような問題があったため、部品を大型化せず、部品の実装面積も小さくでき、回路の消費電力も低減することができるフライバックコンバータが要求されていた。
【０００４】
【課題を解決するための手段】
本発明は、上記の課題を解決したものであり、図１のように、各々のトランスの二次巻線にインバータ回路５、７がオンの時に直流電圧が発生するように、各々整流用の第２のダイオード１５、２０と平滑用のコンデンサ１６、２１を接続することにより、コンデンサ１６とコンデンサ２１の電圧の差を比較回路１９で検出し、出力電圧検出回路１０を調節し、インバータ回路５にフィードバックしてトランス４の出力電力をトランス６の出力電力と一致させようとするものである。すなわち、第１のトランス４を有する第１の回路と、第２のトランス６を有する第２の回路とが負荷１４に並列に接続され、比較回路１９を用いて前記第１の回路と前記第２の回路とからそれぞれ前記負荷１４に供給する電流値を制御するフライバックコンバータにおいて、前記第１の回路は、前記第１のトランス４の２次巻線に接続された第１の整流・平滑回路と、該第１の整流・平滑回路の出力側で前記負荷１４に並列に接続された第１の出力電圧検出回路１０と、前記第１のトランス４の１次巻線に接続され、前記第１の出力電圧検出回路１０により制御される第１のインバータ回路５とを備え、前記第２の回路は、前記第２のトランス６の２次巻線に接続された第２の整流・平滑回路と、該第２の整流・平滑回路の出力側で前記負荷１４に並列に接続された第２の出力電圧検出回路１３と、前記第２のトランス６の１次巻線に接続され、前記第２の出力電圧検出回路１３により制御される第２のインバータ回路７とを備え、前記第１および第２の整流・平滑回路は各々、前記第１および第２の各トランス４、６の２次巻線の一方端にアノードが接続された第１のダイオード８、１１と、該第１のダイオード８、１１のカソードと前記第１および第２の各トランス４、６の２次巻線の他方端との間に接続された平滑コンデンサ９、１２とを有し、前記第１および第２の回路は各々、前記第１のダイオード８、１１のアノードに順方向に接続された第２のダイオード１５、２０と、該第２のダイオード１５、２０のアノードと前記第１のダイオード８、１１のカソードとの間に直列に接続された第１の分圧抵抗１８、２３および第２の分圧抵抗１７、２２と、前記第２のダイオード１５、２０のアノードと前記第１および第２の各トランス４、６の２次巻線の他方端との間に接続されたコンデンサ１６、２１とをさらに備え、前記比較回路１９は、前記第１の分圧抵抗１８、２３と前記第２の分圧抵抗１７、２２とにより分圧された前記第１の回路からの分圧電圧と前記第２の回路からの分圧電圧とを比較した比較結果を前記第１の出力電圧検出回路１０に出力し、前記第１の出力電圧検出回路１０は、前記比較結果に基づいて前記第１のインバータ回路５のオン時間を制御して前記第１の回路から前記負荷に供給する電流値と前記第２の回路から前記負荷に供給する電流値とを均等にすることを特徴とするフライバックコンバータである。
【０００５】
【発明の実施の形態】
図１のように、各フライバックコンバータの各整流・平滑回路の第１のダイオード８、１１に、第２のダイオード１５、２０を順方向接続し、比較回路１９への入力電圧を分圧する第１の分圧抵抗１８、２３と、第２の分圧抵抗１７、２２とを第２のダイオード１５、２０のアノードと第１のダイオード８、１１のカソード間に接続し、第２のダイオード１５、２０のアノードと２次巻線との間にコンデンサ１６、２１を接続する。
【０００６】
【実施例】
図１は、本発明の並列運転のフライバックコンバータの基本回路図である。
本発明の動作原理は、フライバックコンバータのオン時間がトランスの出力電流に比例し、コンデンサ１６、２１の電圧が各々、トランス４、６の２次巻線の電流に比例することに基づくものである。
この原理より、コンデンサ１６、２１の電圧を比較回路１９で比較し、コンデンサ１６の電圧がコンデンサ２１の電圧より低い時は、出力電圧検出回路１０により、インバータ回路５のオン時間を長くしてトランス４の２次巻線の電流を大きくする。逆に、コンデンサ１６の電圧がコンデンサ２１の電圧より高い時は、出力電圧検出回路１０により、インバータ回路５のオン時間を短くしてトランス４の２次巻線の電流を小さくする。このようにして、並列接続した各フライバックコンバータの電流値を均等化することができる。
また、トランス４の２次巻線より得られる全出力電流を分圧抵抗１７、１８およびコンデンサ１６で検出し、基準電圧を設定し、トランス６の２次巻線より得られる電流を分圧抵抗２２、２３およびコンデンサ２１で検出して比較する電圧を発生させ、比較回路１９への入力電圧を安定化させることができる。
一方、図２の従来例のフライバックコンバータを用いた場合には、上記したようなコンデンサの電圧比較−２次巻線の電流調整−インバータ回路のオン時間の調整−各フライバックコンバータの電流の均等化を図る回路構成ではなく、回路の消費電力の大きな大型の抵抗を、実装面積を大きく取って配置しており、部材がコスト高になる。
また、本発明によるフライバックコンバータの部品の消費電力を従来例と比較すると、従来例の図２の抵抗２４、２７は、２次巻線電流による消費電力（Ｐ＝Ｉ２Ｒ）が非常に大きく、例えばＩ＝５Ａ、Ｒ＝０．０２Ωの場合ではＰ＝０．５Ｗとなるのに対し、実施例の図１では、分圧抵抗１７、１８、２２、２３に流れる電流は非常に小さく０．１ｍＡであるので、分圧抵抗で発生する消費電力は、１個当たりＲ＝４．７ｋΩｍａｘ、Ｉ＝０．１ｍＡより４．７×１０−５Ｗとなり、消費電力を著しく小さくすることができた。
本発明によるフライバックコンバータの部品の実装面積、回路の消費電力、および部材コストを従来のものと比較すると、〔表１〕のようになる。〔表１〕より、本発明のフライバックコンバータは、従来のものに比べて部品実装面積を４０％にまで小さくすることができ、回路の消費電力も８％程度にまで小さくすることができ、コストも１／３程度に低減することができる。
【０００７】
【表１】
0004460131.tif 000002
【０００８】
【発明の効果】
上記した回路構成をとることにより、本発明によるフライバックコンバータは、部品を大型化せず、部品の実装面積も小さくでき、回路の消費電力も低減することができ、部材コストを大幅に低減することができる。
【図面の簡単な説明】
【図１】本発明によるフライバックコンバータの基本回路図である。
【図２】従来のフライバックコンバータの基本回路図である。
【符号の説明】
１  交流電源
２  全波整流回路
３  平滑コンデンサ
４  第１のトランス
５  第１のインバータ回路
６  第２のトランス
７  第２のインバータ回路
８  第１のダイオード
９  平滑コンデンサ
１０  第１の出力電圧検出回路
１１  第１のダイオード
１２  平滑コンデンサ
１３  第２の出力電圧検出回路
１４  負荷
１５  第２のダイオード
１６  コンデンサ
１７  第２の分圧抵抗
１８  第１の分圧抵抗
１９  比較回路
２０  第２のダイオード
２１  コンデンサ
２２  第２の分圧抵抗
２３  第１の分圧抵抗
２４  抵抗
２５  検出回路
２６  比較回路
２７  抵抗
２８  検出回路
【図１】
0004460131.tif 000003
【図２】
0004460131.tif 000004