(57)【特許請求の範囲】
【請求項１】
シリコン基板上にゲート絶縁膜を介してゲート電極を積層した半導体装置において、前記ゲート絶縁膜は、シリコン酸窒化膜と、前記シリコン酸窒化膜と前記基板との間に設けられたシリコン酸化膜を備え、
前記シリコン酸窒化膜は、Ｎ≡Ｓｉ３結合及びＯ＝Ｓｉ２結合を有し、前記Ｎ≡Ｓｉ３結合及びＯ＝Ｓｉ２結合の合計の結合数が膜中の結合総数の9割を超え、酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下であり、
前記シリコン酸化膜の膜厚は、０．６ｎｍ以上１．２ｎｍ以下であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳＦＥＴを備えるＭＩＳ型半導体装置に係わる。
【０００２】
【従来の技術】
近年、Metal Oxide Semiconductor Field Effect Transistor(ＭＯＳＦＥＴ)の微細化が進むにつれ、ゲート絶縁膜がシリコン酸化膜であるＭＯＳＦＥＴでは、シリコン酸化膜の膜厚を２ｎｍ以下と非常に薄く形成しなくてはならなくなり、充分な信頼性を得ることが困難になってきている。
【０００３】
すなわち、従来のシリコン酸化膜では直接トンネリングの増加によるスタンバイリーク電流が増加するといった現象が生じたり、また、ｐ型ＭＯＳＦＥＴに使用されているｐ型ポリＳｉゲート電極中の不純物であるボロンが、薄いシリコン酸化膜中を突き抜けてシリコン基板中に拡散し、ｐ型ＭＯＳＦＥＴのしきい値電圧を変動させるといった現象が生じている（T. Kuroi et al., Jpn. J. Appl. Phys. Vol. 34(1995) pp.771）。
【０００４】
これらの問題を解決するためにはゲート絶縁膜の高誘電率化と不純物拡散防止が必須とされている。
【０００５】
不純物拡散防止と高誘電率化の両者を満たすシリコン窒化膜（ＳｉＮ膜）あるいはシリコン酸窒化膜（ＳｉＯＮ膜）を用いたMetal Insulator Semiconductor Field Effect Transistor(ＭIＳＦＥＴ)が注目されており、特にこの数年ＳｉＮ膜あるいはＳｉＯＮ膜に関してＪＶＤ（Jet Vapor Deposition）、ＬＰ−ＣＶＤ( Low Pressure Chemical Vapor Deposition)、ＲＰＥ−ＣＶＤ(Remote Plasma Enhanced Chemical  Vapor Deposition)などの方法で成膜することが提案されている。（T. P. MA, Appl. Surf. Sci., 117/118, 259(1997). B. Y. Kim, H. F. Luan and D. L. Kwong, IEDM, 463(1997). H. Yang and G. Lucovsky, IEDM, 245(1999).）
しかしながら、このような方法にて形成されたシリコン窒化膜おいては、膜中の微細構造に欠陥が多く存在し、このＳｉＮ膜をゲート絶縁膜として用いるとリーク電流の増加や、半導体装置の高速化・低消費電力化の阻害などデバイス特性に悪影響を及ぼすという問題点がある。
【０００６】
このような欠陥を除去するためにシリコン窒化膜に酸素を導入したシリコン酸窒化膜においても導入される酸素濃度が不均一であるため欠陥が除去しきれないばかりか酸素原子添加に伴う誘電率の低下という問題点が生じる。
【０００７】
図８に示したＭＩＳＦＥＴの概略図を用い従来の半導体装置の製造方法を説明する。
【０００８】
ＭＩＳＦＥＴ１１を製造するにはまず、Ｓｉ基板１２上にＪＶＤ、ＬＰ−ＣＶＤ、ＲＰＥ−ＣＶＤなどの方法で酸素添加ＳｉＮ膜１３を堆積する。さらに多結晶Ｓｉ膜１４を堆積した後にゲート電極加工を行い、多結晶Ｓｉ膜１４の両側のＳｉ基板１２中にソース・ドレイン領域１５を形成する。
【０００９】
【発明が解決しようとする課題】
上記したように、従来のシリコン窒化膜を用いたゲート絶縁膜では欠陥が多く、また酸素を導入したシリコン酸窒化膜を用いたゲート絶縁膜でも酸素原子添加に伴う誘電率の低下という問題点は避けられず、また膜中の欠陥の更なる低減が求められている。
【００１０】
本発明は上記問題点を解決し、誘電率の低下を抑えつつ、かつ欠陥の少ないゲート絶縁膜を有し、リーク電流が低く抑えられ、高速化・低消費電力化などの高性能化を図ることのできる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、シリコン基板上にゲート絶縁膜を介してゲート電極を積層した半導体装置において、前記ゲート絶縁膜は、シリコン酸窒化膜と、前記シリコン酸窒化膜と前記基板との間に設けられたシリコン酸化膜を備え、前記シリコン酸窒化膜は、Ｎ≡Ｓｉ３結合及びＯ＝Ｓｉ２結合を有し、前記Ｎ≡Ｓｉ３結合及びＯ＝Ｓｉ２結合の合計の結合数が膜中の結合総数の9割を超え、酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下であり、前記シリコン酸化膜の膜厚は、０．６ｎｍ以上１．２ｎｍ以下であることを特徴とする半導体装置である。
【００１２】
前記シリコン酸窒化膜における前記Ｎ≡Ｓｉ3結合及びＯ＝Ｓｉ2結合の存在比（Ｎ≡Ｓｉ3結合：Ｏ＝Ｓｉ2結合）２ｘ：１−ｘ（０．２≦ｘ≦０．５）であることが望ましい。
【００１３】
すなわち、本発明者は誘電率を増加させるために用いられるシリコン窒化膜あるいはシリコン酸窒膜を用いたゲート絶縁膜における微細構造において欠陥を減少させるために、ゲート絶縁膜をシリコン基板側からシリコン酸化物膜と、シリコン酸窒化膜とを積層した構造とする。さらにシリコン酸窒化膜、すなわちシリコン、酸素、窒素の化合物からなる膜を構成する主たる結合がＮ≡Ｓｉ3結合及びＯ＝Ｓｉ2結合とすることが有効であることを見出した。
【００１４】
本発明に係るゲート絶縁膜における原子の結合状態を示すモデル図を図７に示す。図７においてソース・ドレイン領域１５が形成されたシリコン基板１２上にはシリコン酸化膜１６及びシリコン酸窒化膜１７が形成されている。
【００１５】
シリコン基板１２とシリコン酸窒化膜１７との間の界面領域（Interface  region）に相当するシリコン酸化物膜１６は、シリコン基板の界面近傍の正の固定電荷となる欠陥を酸素原子が終端し、かつまたシリコン基板１２からシリコン酸窒化膜１７への結晶歪を緩和してスムーズに接合させる作用を示し、シリコン基板１２とシリコン酸窒化膜１７間の界面準位を低下させるため、モビリティ劣化及びリーク電流増加を抑えるために必須である。
【００１６】
また、シリコン酸窒化膜１７からなるバルク領域(bulk  region)を構成するＮ≡Ｓｉ3ユニットは結合状態が安定であり、リーク電流の原因となる原子間の結合の変化（切断など）が生じにくい。しかしながら、バルク領域をＮ≡Ｓｉ3ユニットのみで構成させるとその構造が安定かつ剛直であるがゆえに膜全体の歪が生じ、かえって欠陥を生じさせることとなる。したがって結合角度にフレキシブルに変化することができるＳｉ−Ｏ−ＳｉユニットがＮ≡Ｓｉ3ユニット間に介在していることにより、歪を緩和し欠陥を抑制することが可能となると考えられる。
【００１７】
窒素、酸素、シリコンの結合としては、Ｓｉ−Ｏ−Ｓｉ結合とＮ≡Ｓｉ３結合の他に、Ｓｉ−Ｏ−Ｎ、Ｎ−Ｏ−Ｎ、Ｎ≡Ｏ３、Ｓｉ−Ｎ＝Ｏ２、Ｓｉ２＝Ｎ−Ｏ等が考えられるが、いずれも原子間の結合がＮ≡Ｓｉ３に比べて不安定であり、リーク電流の原因となる結合の変化（切断など）が生じやすいため、これらを主たる結合とするシリコン酸窒化膜では本発明の効果は達成できない。
【００１８】
本発明によれば、ゲート絶縁膜における基板との界面の欠陥及びゲート絶縁膜中におけるバルクでの欠陥が減少し、リーク電流を抑え、また、高速化・低消費電力化などの高性能化を図ることができる。
【００１９】
【発明の実施の形態】
以下図面を参照して本発明の実施例について詳細に説明する。
【００２０】
図１は本発明の実施例に係るＭＩＳトランジスタを備えるＭＩＳ型半導体装置の製造工程断面図である。
【００２１】
まず図１（ａ）に示すように、（１００）面を主面とする水素終端ｎ型シリコン基板１２表面に、下記表１に示す５種類の酸化条件での酸化（酸化無しも含む）のうちの１種類ずつをそれぞれ行ってシリコン基板１２表面を酸化し酸化膜厚の異なる５種類のシリコン酸化膜１６を形成した。
【００２２】
【表１】
0004490573.tif 000002
【００２３】
次に、図１（ｂ）に示すようにダウンフロープラズマにより活性な窒素原子を生成すると共にそれぞれ別系統からＳｉＨ4ガス及び酸素ガスをそれぞれ独立して導入しシリコン酸化膜１６上で混合してシリコン酸窒化膜１７を形成した。
【００２４】
本実施例においては、シリコン酸窒化膜形成条件は下記表２に示す３種類（酸素を含まないシリコン窒化膜が形成される条件を含む）であり、それにより酸素濃度の異なる３種類のシリコン酸窒化膜１７を形成した。
【００２５】
したがって、シリコン酸化膜１６の膜厚とシリコン酸窒化膜１７中の酸素濃度の組み合わせは１５種類となる。
【００２６】
【表２】
0004490573.tif 000003
【００２７】
本発明に係るシリコン酸窒化膜の成膜方法は特願平１１−３３５７０８号に記載された方法を用いることが望ましい。すなわち、酸素化合物分子（例えば酸素ガス）と、シリコン化合物分子（例えばシラン）と、窒素ラジカルとを独立して半導体基板上で混合して成膜することが望ましい。
【００２８】
さらに図１（ｃ）に示すようにシリコン酸窒化膜１７上に連続的にＳｉＨ4を用いた多結晶Ｓｉ層１４の堆積を行った後、ゲート電極加工を行い、さらに図１（ｄ）に示すように多結晶Ｓｉ層１４の両側のＳｉ基板１２中にソースおよびドレインとしての拡散層１５を形成することでシリコン酸化膜１６の膜厚とシリコン酸窒化膜１７中の酸素濃度の組み合わせの異なる１５種類のＭＩＳＦＥＴ１８を作成した。
【００２９】
次に各ＭＩＳＦＥＴ１８のシリコン酸化膜１６の膜厚の測定を行った。シリコン酸化膜１６の膜厚はIn-situ  XPS分析により導出した。X線源はMgKα、光電子脱出角度は１５°で測定を行っている。図２に各酸化条件でのSi2pスペクトル変化を示す。横軸の束縛エネルギーはバルクSi2pのピーク位置を基準とし、縦軸の光電子強度はバルクSi2pのピーク強度で規格化した値である。図２によれば酸素分圧、酸化時間および酸化温度の増加に伴い１〜６eVの範囲の光電子強度（SiOx信号強度）が増加することが分かる。このＳｉＯｘ信号強度とバルクSi2pのピーク強度比から、Luらが報告しているＳｉＯ2の光電子脱出深さ2.96nm（エリプソメーター、C-VおよびTEM膜厚の比較から実験的に導出した値Z. H. Lu et al., Appl. Phys. Lett., 711(19), 2794(1997).）を用いて各酸化条件のシリコン酸化膜１６の膜厚を導出すると、下記の表３に示す結果となった。
【００３０】
【表３】
0004490573.tif 000004
【００３１】
次に各ＭＩＳＦＥＴ１８のシリコン酸窒化膜１７中の酸素濃度の測定をIn-situ  XPS分析により行った。X線源はMgKα、光電子脱出角度は１５°で測定を行っている。その結果各酸窒化膜形成条件でのシリコン酸窒化膜１７中の酸素濃度を導出すると、下記の表４に示す結果となった。
【００３２】
【表４】
0004490573.tif 000005
【００３３】
次に、シリコン酸窒化膜１７の酸素濃度が０ａｔｍ％であり、シリコン酸化膜１６の厚さが異なる５種類のＭＩＳＦＥＴを抽出し、そのC−V特性変化を測定した。その結果を図３（ａ）に示す。
【００３４】
また、シリコン酸窒化膜１７の酸素濃度が異なり、シリコン酸化膜１６の厚さが０ｎｍの３種類のＭＩＳＦＥＴ１８を抽出し、そのC-V特性変化を測定した。その結果を図３（ｂ）に示す。図３（ｂ）にはシリコン酸窒素化膜１７を形成せずシリコン酸化膜１６（シリコン酸化膜厚４．５ｎｍ）のみを形成した以外は他のＭＩＳＦＥＴ１８と同様に形成したＭＩＳＦＥＴ１８のC-V特性変化を併記する。
【００３５】
ここで用いたＭＩＳＦＥＴのキャパシタ構造は、ｎ＋多結晶Si層／絶縁膜／ｎ型シリコン（１００）であり、面積は１００×１００μｍ、C-V測定条件はｆ＝１００ｋHz、０V、―２V、２V、−２Vの順に０．１Vステップで電圧を印加した。測定した全てのサンプルにおいては飽和容量から得られる酸化膜換算膜厚EOTは４．２〜４．５ｎｍの範囲に収まっている。
【００３６】
図３（ａ）、（ｂ）を比較することで以下の内容が確認できる。
１）シリコン酸化膜１６を形成しないもの（［Ｏ］bulk０％）に比べて、シリコン基板との界面にシリコン酸化膜１６を形成し、さらにその厚さが増すことにより（SiO2  0.29nm-1.00nm）フラットバンド電圧Vｆｂが増加し、シリコン酸窒素化膜１７を形成せずシリコン酸化膜１６のみ（DryOx）を形成したものに近づく。
２）シリコン酸窒化膜１７に酸素を導入する（［Ｏ］bulk０％−３０％）ことによりヒステリシスΔVｆｂが減少する。
【００３７】
この１）、２）の傾向を図４に示す。図４（ａ）はシリコン酸化膜１６の厚さとＶｆｂまたはΔＶｆｂとの関係図であり、図４（ｂ）はシリコン酸窒化膜１７中の酸素濃度とＶｆｂまたはΔＶｆｂとの関係図である。図４（ａ）よりＶｆｂは界面のシリコン酸化膜１６の厚さ増加に伴い線形に増加する。一般にＶｆｂの許容値を−０．５Ｖ以上とすると膜厚は約０．６ｎｍ以上必要となり、約１ｎｍでシリコン酸化膜１６のみ形成した（DryOx）と同等になる。また誘電率低下の影響を考えると最大１．２ｎｍ以下である事が望ましい。このシリコン酸化膜１６の厚さ増加に伴いＶｆｂが増加する現象は、シリコン酸窒化膜１７とシリコン基板１２との界面近傍の正の固定電荷となる欠陥を酸素原子が終端することに対応すると考えられる。それに対しΔＶｆｂはシリコン酸化膜１６の厚さに依存しないことから、このΔＶｆｂはシリコン酸窒化膜１７中の欠陥に起因することが考えられる。
【００３８】
また、図４（ｂ）ではシリコン酸窒化膜１７中の酸素濃度増加に伴いＶｆｂが増加するが、これはシリコン基板との界面近傍の酸素濃度も上昇するからである。これに対しΔＶｆｂは急激に減少し、ΔＶｆｂの許容値を０．０２Ｖ以下とするとシリコン酸窒化膜１７の酸素濃度で２０ａｔｍ％以上必要となり、約３０ａｔｍ％でシリコン酸化膜１６のみ形成した（DryOx）と同程度になる。また、誘電率低下の影響を考えると最大４０ａｔｍ％以下が望ましい。このΔＶｆｂ減少はシリコン酸窒化膜１７中の欠陥を酸素原子が終端することに対応すると考えられる。
【００３９】
以上の結果よりゲート絶縁膜の欠陥の少ない、かつ誘電率の低下を最小限に留めた理想的な構造は、シリコン基板１２上に形成されたシリコン酸窒化膜１７中の酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下、シリコン酸化膜１６の厚さが０．６ｎｍ以上１．２ｎｍ以下である。
【００４０】
なお、上記結果はシリコン酸窒化膜１７の酸素濃度が０％であり、シリコン酸化膜１６の厚さが異なる5種類のＭＩＳＦＥＴ及びシリコン酸化膜１６の厚さが0nmの３種類のＭＩＳＦＥＴについての試験結果から述べているが、実際に形成されたシリコン酸窒化膜１７中の酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下、シリコン酸化膜１６の厚さが０．６ｎｍ以上１．２ｎｍ以下のＭＩＳＦＥＴについても同様にＶｆｂ及びΔＶｆｂを測定し、Ｖｆｂが−０．５Ｖ以上及びΔＶｆｂが０．０２Ｖ以下の範囲にあることを確認している。
【００４１】
ところで本発明においては、前記シリコン酸窒化膜を構成する主たる結合は、Ｎ≡Ｓｉ3結合及びＯ＝Ｓｉ2結合であることを特徴とする。
【００４２】
以下に上記ＭＩＳＦＥＴ１８におけるシリコン酸窒化膜１７から得られるデータをもとに詳細に説明する。
【００４３】
本実施例方法で得られた膜厚１．０ｎｍのシリコン酸化膜１６と、各種酸素濃度のシリコン酸窒化膜１７を有するゲート絶縁膜のシリコン酸窒化膜１７中のＮおよびＯ原子の結合状態を、Ｉｎ−ｓｉｔｕ  ＸＰＳ分析の結果を元に説明する。Ｉｎ−ｓｉｔｕ  ＸＰＳ分析においてＸ線源はｍｏｎｏｃｈｒｏ−ＡｌＫα、光電子脱出角度は１５°で測定を行った。ここではシリコン酸窒化膜１７中のＮ１ｓおよびＯ１ｓ  束縛エネルギーのスペクトル形状を測定した。
【００４４】
図５に各種酸素濃度のシリコン酸窒化膜１７のＮ１ｓおよびＯ１ｓスペクトルを示す。横軸の束縛エネルギーはＮ１ｓおよびＯ１ｓのピーク位置を基準としたものであり、縦軸の光電子強度はＮ１ｓおよびＯ１ｓのピーク強度を基準として規格化したものである。
【００４５】
図５から得られる内容は
１）Ｎ１ｓ、Ｏ１ｓともにＳｉｎｇｌｅ  ｐｅａｋである点、
２）酸素濃度増加に伴いＮ１ｓの半値幅はわずかに増加し、逆にＯ１ｓは減少する点である。
【００４６】
この結果を元にまずＮ１ｓについて考えてみる。
【００４７】
一般的にＮ≡Ｓｉ3、Ｓｉ2＝Ｎ−Ｏ及びＳｉ−Ｎ＝Ｏ結合が膜中に共存する場合、Ｎ≡Ｓｉ3のＮ１ｓを基準にとるとそれぞれのケミカルシフトは約２ｅＶ、５ｅＶと報告されている（S. W. Novac, J. R. Shalleberger, D. A. Cole and J. W. Marino, Mat. Res. Soc. Symp. Proc. Vol. 567, 579(1999).）。今回ＳｉＮ膜中に酸素を１０−３０ａｔｍ％添加しても、そのようなケミカルシフトは観察されないことから、窒素原子はN-O結合を持たないといえる。
【００４８】
また、N原子の第2近接に酸素が入る場合（たとえばＳｉ2＝Ｎ−Ｓｉ−Ｏ−Ｓｉ）、Ｎ１ｓのケミカルシフトは約０．４ｅＶとの報告があるため（G. M. Ringnanese, A. Pasquaello, J. C. Charlier, X. Gonze and R. Car, Phys. Rev. Lett., 79, 25, 5174(1997).）、今回N1sの半値幅が酸素添加に伴いわずかに増加するのは、この第二近接の酸素原子の割合が増えるためといえる。
【００４９】
次にＯ１ｓについて考えてみる。
【００５０】
ＳｉＯ2膜の場合１４４°のＳｉ−Ｏ−Ｓｉ結合角が支配的でありＯ１ｓの半値幅が小さいことが知られている（J. T. Titch, C. H. Bjorkman, G. Lucovsky, F. H. Pollak and X. Yin, J. Vac. Sci. Technol. B7., 755(1989).）。今回の場合対照的にシリコン酸窒化膜中の酸素濃度が減少するに従い、Ｏ１ｓの半値幅が大きくなるのは、Ｓｉ−Ｏ−Ｓｉ結合角のばらつきが大きくなることが挙げられる。Ｓｉ−Ｏ−Ｓｉ結合角が１２５−１８５°まで変化するとＯ１ｓ結合エネルギーは１−２ｅＶ変化することが知られており(F. J. Grunthaner, P. J. Grunthaner, R. P. Vasques, B. F. Lewis and Maserjian, J. Vac. Sci. Technol., 16(5), 1443(1979).）、今回のO1sの半値幅の広がりに対応する。
【００５１】
以上の結果から本実施例のシリコン酸窒化膜中のＮ原子、Ｏ原子、Ｓｉ原子の主たる結合状態はそれぞれＮ≡Ｓｉ3結合およびＯ＝Ｓｉ2結合であり、さらにＳｉ−Ｏ−Ｓｉ結合角はＳｉＯ2膜に比べてバラツキが大きいことが確認された。
【００５２】
なお、本発明において、主たる結合がＮ≡Ｓｉ３結合およびＯ＝Ｓｉ２結合であるとは、両者を合わせた結合数が膜中の結合総数の９割を超えることである。
【００５３】
次にこれらのＮ≡Ｓｉ3結合およびＯ＝Ｓｉ2結合がどのような比率でバルク中に存在すると欠陥が最小になるのかＡｌｌｏｙ  ｍｏｄｅｌを元に導出してみた。図６に各種酸素分圧における５００℃及び室温での堆積シリコン酸窒化膜の３元系相図を示す。この膜の組成変化がＡｌｌｏｙ  ｍｏｄｅｌ（ｘＳｉ3Ｎ4＋（１−ｘ）ＳｉＯ2）に従うことがわかる。このＡｌｌｏｙ  ｍｏｄｅｌをＮ≡Ｓｉ3結合およびＯ＝Ｓｉ2結合の２つの結合状態で占められるとすると、
xSi3N4+(1-x)SiO2=4x(N≡Si3)+2(1-x)(O=Si2)
であらわされる。
【００５４】
これによりそれぞれの望ましい結合数の比は以下の関係式で示される。
【００５５】
（Ｎ≡Ｓｉ3結合）：（Ｏ＝Ｓｉ2結合）＝２ｘ：１−ｘ（０≦ｘ≦１）
特にシリコン酸窒化膜１７中の欠陥を最小にするには、０．２≦ｘ≦０．５であることが望ましい。
【００５６】
【発明の効果】
以上述べたごとく本発明の半導体装置は、ＭＩＳＦＥＴのゲート絶縁膜において誘電率の低下を抑えつつ、かつ欠陥の少ないため、リーク電流が低く抑えられ、また、高速化・低消費電力化などの高性能化を図ることのできる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の実施例に係るＭＩＳ型半導体装置の製造工程図。
【図２】  各酸化条件でのSi2pスペクトル変化を示す特性図。
【図３】  ゲート絶縁膜の界面及びバルクの酸素濃度とトランジスタのＣ−Ｖ特性を示す特性図。
【図４】  ゲート絶縁膜の界面及びバルクの酸素濃度とトランジスタのVfbまたはΔVfbとの関係図。
【図５】  各種酸素濃度のシリコン酸窒化膜１７のＮ１ｓおよびＯ１ｓスペクトル。
【図６】  各種酸素分圧における５００℃及び室温での堆積シリコン酸窒化膜の３元系相図。
【図７】  本発明に係るゲート絶縁膜における原子の結合状態を示すモデル図。
【図８】  ＭＩＳトランジスタの概略図。
【符号の説明】
１１…ＭＩＳトランジスタ
１２…シリコン基板
１３…酸素添加ＳｉＮ膜
１４…多結晶Ｓｉ膜
１５…ソース・ドレイン領域
１６…シリコン酸化膜
１７…シリコン酸窒化膜
１８…ＭＩＳトランジスタ
【図１】
0004490573.tif 000006
【図２】
0004490573.tif 000007
【図３】
0004490573.tif 000008
【図４】
0004490573.tif 000009
【図５】
0004490573.tif 000010
【図６】
0004490573.tif 000011
【図７】
0004490573.tif 000012
【図８】
0004490573.tif 000013