(57)【特許請求の範囲】
【請求項１】
無入力時にソース−ドレイン間に流れるドレイン電流によって動作点が設定される増幅用ＭＯＳ−ＦＥＴにより、入力信号を増幅するＭＯＳ−ＦＥＴ増幅回路において、
前記増幅用ＭＯＳ−ＦＥＴの動作をシミュレートするシミュレート用ＭＯＳ−ＦＥＴであって、前記増幅用ＭＯＳ−ＦＥＴと同様な条件で同様な経時変化をする前記シミュレート用ＭＯＳ−ＦＥＴと、
前記シミュレート用ＭＯＳ−ＦＥＴに一定のドレイン電流を流すシミュレート用バイアス回路を含むとともに、前記シミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を検出し、検出したゲート・ソース間電圧に対応する前記増幅用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を前記増幅用ＭＯＳ−ＦＥＴのゲートに与える監視制御回路とを有し、
前記増幅用ＭＯＳ−ＦＥＴと前記シミュレート用ＭＯＳ−ＦＥＴとを同様な条件で同様な経時変化をするように環境設定し、前記監視制御回路は、前記シミュレート用ＭＯＳ−ＦＥＴのゲートに入力信号を与える入力信号供給回路と、前記増幅用ＭＯＳ−ＦＥＴに与えるゲート・ソース間電圧を保持するアナログホールド回路と、アナログホールド回路と前記シミュレート用ＭＯＳ−ＦＥＴのゲートとの間に配置したスイッチとを有し、通常時においては、スイッチをオフ状態にし、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴのゲートに入力信号を与え、ドレイン電流設定時には、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴへの入力信号を停止し、スイッチをオン状態にして前記シミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧をアナログホールド回路に保持させ、時間の経過とともに変化するシミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧と同じゲート・ソース間電圧を増幅用ＭＯＳ−ＦＥＴのゲートに与えるＭＯＳ−ＦＥＴ増幅回路。
【請求項２】
前記シミュレート用ＭＯＳ−ＦＥＴを前記増幅用ＭＯＳ−ＦＥＴが形成される半導体チップの中に一緒に形成する請求項１に記載のＭＯＳ−ＦＥＴ増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＭＯＳ−ＦＥＴ増幅回路に関し、特に、無入力時にソース−ドレイン間に流れるドレイン電流によって動作点が設定される増幅用ＭＯＳ−ＦＥＴにより、入力信号を増幅するＭＯＳ−ＦＥＴ増幅回路に関する。
【０００２】
【従来の技術】
ＭＯＳ−ＦＥＴに信号（例えば、高周波信号）が入力されないときのドレイン電流ＩＤＱは、ゲート・ソース間電圧ＶＧＳの大きさによって決定される。ＭＯＳ−ＦＥＴのゲート・ソース間電圧ＶＧＳとドレイン電流ＩＤＱとの間の特性、すなわち、ＶＧＳ−ＩＤＱ特性を示しているのが図４である。この場合、ＭＯＳ−ＦＥＴの電気的特性は、ドレイン電流ＩＤＱの大きさ（動作点）によって異なる。そこで、ＭＯＳ−ＦＥＴを使用する増幅器においては、最適なＭＯＳ−ＦＥＴの電気的特性を得るために、ＭＯＳ−ＦＥＴのドレイン電流ＩＤＱを最適な値（すなわち、図４に従ってゲート・ソース間電圧ＶＧＳを最適な値）に設定する。
【０００３】
【発明が解決しようとする課題】
しかし、このようにドレイン電流ＩＤＱを最適な値に設定すべく、ゲート・ソース間電圧ＶＧＳを最適な値に固定したとしても、ＭＯＳ−ＦＥＴには、ホットキャリア現象が発生するので、時間が経過するのに伴ってドレイン電流ＩＤＱは最適な値から次第に外れてしまう。この現象を示しているのが図５であり、この場合、ゲート・ソース間電圧ＶＧＳを一旦最適に設定しても時間ｈの経過とともにドレイン電流ＩＤＱの大きさは、低下していく。
【０００４】
このように、ドレイン電流ＩＤＱを一旦最適な値に設定しても、時間の経過とともにドレイン電流ＩＤＱの大きさが変化し、最適なＭＯＳ−ＦＥＴの電気的特性が得られなくなる。したがって、無信号入力時のドレイン電流ＩＤＱを時間の経過に関係なく最適な値に設定し続けようとする場合には、ＭＯＳ−ＦＥＴのゲート・ソース間電圧ＶＧＳを時間の経過とともに変化させる必要がある。また、上述のＭＯＳ−ＦＥＴの電気的特性の経時変化は、ＭＯＳ−ＦＥＴに信号入力がある場合と無い場合とでは異なるので、このことを考慮して対応しなければならない。
【０００５】
この発明は上記問題を解決すべくなされたものであって、簡単な回路により、入力信号を増幅する増幅用ＭＯＳ−ＦＥＴのドレイン電流を時間の経過に影響されないように最適に保つことにより、増幅機能を最適に保つことができるＭＯＳ−ＦＥＴ増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前述した課題を解決するために、この発明は、無入力時にソース−ドレイン間に流れるドレイン電流によって動作点が設定される増幅用ＭＯＳ−ＦＥＴにより、入力信号を増幅するＭＯＳ−ＦＥＴ増幅回路において、前記増幅用ＭＯＳ−ＦＥＴの動作をシミュレートするシミュレート用ＭＯＳ−ＦＥＴと、シミュレート用ＭＯＳ−ＦＥＴに一定のドレイン電流を流し、シミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を検出し、検出したゲート・ソース間電圧に対応する増幅用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を前記増幅用ＭＯＳ−ＦＥＴのゲートに与える監視制御回路とを有する。
【０００７】
このような構成によれば、ＭＯＳ−ＦＥＴ増幅回路の監視制御回路は、最適なドレイン電流を流し続けるシミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を検出し、それに基づいて増幅用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を決定して増幅用ＭＯＳ−ＦＥＴのゲートゲートに与えることができ、増幅用ＭＯＳ−ＦＥＴは、最適なドレイン電流において動作することとなる。
【０００８】
そして、この発明の実施の形態では、無入力時にソース−ドレイン間に流れるドレイン電流によって動作点が設定される増幅用ＭＯＳ−ＦＥＴ１により、入力信号を増幅するＭＯＳ−ＦＥＴ増幅回路１００において、増幅用ＭＯＳ−ＦＥＴ１の動作をシミュレートするシミュレート用ＭＯＳ−ＦＥＴ２と、シミュレート用ＭＯＳ−ＦＥＴ２に時間の経過に無関係に一定のドレイン電流ＩＤＱ２を流し、時間の経過とともに変化するシミュレート用ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧ＶＧＳ２を検出し、検出したゲート・ソース間電圧ＶＧＳ２に対応する増幅用ＭＯＳ−ＦＥＴ１のためのゲート・ソース間電圧ＶＧＳ１を増幅用ＭＯＳ−ＦＥＴ１のゲートに与える監視制御回路３とを有する。
【０００９】
また、この発明において、前記監視制御回路は、前記シミュレート用ＭＯＳ−ＦＥＴのゲートに入力信号を与える入力信号供給回路と、前記増幅用ＭＯＳ−ＦＥＴに与えるゲート・ソース間電圧を保持するアナログホールド回路と、アナログホールド回路と前記シミュレート用ＭＯＳ−ＦＥＴのゲートと間に配置したスイッチとを有し、通常時においては、スイッチをオフ状態にし、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴのゲートに入力信号を与え、ドレイン電流設定時には、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴへの入力信号を停止し、スイッチをオン状態にして前記シミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧をアナログホールド回路に保持させる。
【００１０】
このような構成によれば、監視制御回路は、通常時においては、スイッチをオフ状態にし、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴのゲートに入力信号を与え、シミュレート用ＭＯＳ−ＦＥＴが増幅用ＭＯＳ−ＦＥＴと同じ動作をするように設定させることでき、したがって、ドレイン電流設定時に、入力信号供給回路から前記シミュレート用ＭＯＳ−ＦＥＴへの入力信号を停止し、スイッチをオン状態にして前記シミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧をアナログホールド回路に保持させると、増幅用ＭＯＳ−ＦＥＴには最適なドレイン電流が流れることとなる。
【００１１】
そして、この発明の実施の形態では、前記監視制御回路は、シミュレート用ＭＯＳ−ＦＥＴ２のゲートに入力信号を与える入力信号供給回路２０と、増幅用ＭＯＳ−ＦＥＴ１に与えるゲート・ソース間電圧を保持するアナログホールド回路１９と、アナログホールド回路１９とシミュレート用ＭＯＳ−ＦＥＴ２のゲートとの間に配置したスイッチ１８とを有し、通常時においては、スイッチ１８をオフ状態にし、入力信号供給回路２０からシミュレート用ＭＯＳ−ＦＥＴ２のゲートに入力信号ＳＢを与え、ドレイン電流設定時には、入力信号供給回路２０からシミュレート用ＭＯＳ−ＦＥＴ２への入力信号ＳＢを停止し、スイッチ１８をオン状態にしてシミュレート用ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧をアナログホールド回路１９に保持させる。
【００１２】
また、この発明において、前記増幅用ＭＯＳ−ＦＥＴとシミュレート用ＭＯＳ−ＦＥＴとを同一の経時変化をするように環境設定し、前記監視制御回路は、時間の経過とともに変化するシミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧と同じゲート・ソース間電圧を増幅用ＭＯＳ−ＦＥＴのゲートに与える。
【００１３】
このような構成によれば、ＭＯＳ−ＦＥＴ増幅回路の監視制御回路は、簡略に構成することができる。
【００１４】
また、この発明において、前記シミュレート用ＭＯＳ−ＦＥＴを前記増幅用ＭＯＳ−ＦＥＴが形成される半導体チップの中に一緒に形成する。
【００１５】
このような構成によれば、前記増幅用ＭＯＳ−ＦＥＴとシミュレート用ＭＯＳ−ＦＥＴとを同一の経時変化をするように環境設定することが容易に実現できる。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態について添付図面に基づいて説明する。図１は、この発明に係るＭＯＳ−ＦＥＴ増幅回路の実施の形態１を示すブロック図、図２は、図１のＭＯＳ−ＦＥＴ増幅回路の監視制御回路の動作を示すグラフ、図３は、図１のＭＯＳ−ＦＥＴ増幅回路をより具体化したこの発明の実施の形態２を示す回路図である。
【００１７】
実施の形態１．
図１のＭＯＳ−ＦＥＴ増幅回路１００は、入力信号ＳＡ（例えば、高周波入力信号）の増幅用のＭＯＳ−ＦＥＴ１と、ＭＯＳ−ＦＥＴ１の動作変化をシミュレートするためのＭＯＳ−ＦＥＴ２と、ＭＯＳ−ＦＥＴ２の経時変化を監視し、その変化に従って、ＭＯＳ−ＦＥＴ１も同様に経時変化しているものと看做してＭＯＳ−ＦＥＴ１の設定を最適になるように制御する監視制御回路３とから構成されている。
【００１８】
図１のＭＯＳ−ＦＥＴ増幅回路１００において、増幅用のＭＯＳ−ＦＥＴ１とシミュレート用のＭＯＳ−ＦＥＴ２とは、同様な条件であれば、同様な経時変化をするものが選択されているものとする。このような選択は、構造的には例えば、両者の電流容量は異なっても同じ半導体チップ上に形成することによって実現できる。しかし、実際の使用の場合には、ＭＯＳ−ＦＥＴ１には入力信号ＳＡが加えられるので、ＭＯＳ−ＦＥＴ２にも同様な入力信号を加える必要がある。
【００１９】
その理由は、図２に示すように、時間の経過とともに、入力信号が加えられるＭＯＳ−ＦＥＴ１とＭＯＳ−ＦＥＴ２とに印加すべきゲート・ソース間電圧ＶＧＳ１，ＶＧＳ２は、互いに平行なラインＬ１とラインＬ２に沿って変化させればよいが、入力信号が加えられないＭＯＳ−ＦＥＴ２に印加すべきゲート・ソース間電圧ＶＧＳ２は、ＭＯＳ−ＦＥＴ１のゲート・ソース間電圧ＶＧＳ１とは平行でなく、例えば、ラインＬ３に沿って変化させなければならず、このような場合、回路構成が複雑となる（図３の実施の形態の説明を参照すればそのことは容易に理解できる）。
【００２０】
このような理由から、図１のＭＯＳ−ＦＥＴ増幅回路１００において、監視制御回路３は、ＭＯＳ−ＦＥＴ１とＭＯＳ−ＦＥＴ２とにそれぞれ最適なドレイン電流ＩＤＱ１とＩＤＱ２とが流れるように、ＭＯＳ−ＦＥＴ１とＭＯＳ−ＦＥＴ２にそれぞれゲート・ソース間電圧ＶＧＳ１，ＶＧＳ２の初期値を設定し、以後は時間の経過とともに、図２に示されるラインＬ１およびラインＬ２に沿ってゲート・ソース間電圧ＶＧＳ１，ＶＧＳ２を変化させるように制御するのが好ましい。
【００２１】
この場合、ゲート・ソース間電圧ＶＧＳ１，ＶＧＳ２の制御は適宜な間隔で間欠的（例えば、１時間毎、あるいは、１日単位で定期的）に行う。すなわち、ゲート・ソース間電圧ＶＧＳ１，ＶＧＳ２の制御時以外の時には、ＭＯＳ−ＦＥＴ２の動作をＭＯＳ−ＦＥＴ１の動作から切り離し、ＭＯＳ−ＦＥＴ２のゲートには、ＭＯＳ−ＦＥＴ１のゲートに対すると同様な高周波信号を入力する。ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧ＶＧＳ２のチェック時には高周波信号の入力を停止し、ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧ＶＧＳ２を検出し、検出したゲート・ソース間電圧ＶＧＳ２に対応するゲート・ソース間電圧ＶＧＳ１（図２参照）をＭＯＳ−ＦＥＴ１のゲートに与える。したがって、ＭＯＳ−ＦＥＴ１には最適なドレイン電流ＩＤＱ１が流れることになる。
【００２２】
実施の形態２．
次に、図３を参照して、より具体化した実施の形態２のＭＯＳ−ＦＥＴ増幅回路２００について説明する。図３において、ＭＯＳ−ＦＥＴ１，２以外の部分が図１における監視制御回路３に対応する。したがって、図３における監視制御回路は、オペアンプ４，５，６と、半固定抵抗７と、ドレイン電流設定用固定抵抗８（抵抗値Ｒs）と、固定抵抗（以降、Ｒと記す）９，１０，１１，１２，１３，１４，１５，１６，１７と、スイッチ１８と、アナログホールド回路１９と、入力信号供給回路２０とから構成されている。
【００２３】
ゲート・ソース間電圧ＶＧＳ１の設定を行わない通常時には、スイッチ１８はオフ状態にされ、入力信号供給回路２０からは高周波入力信号ＳＢがＭＯＳ−ＦＥＴ２のゲートに供給される。したがって、ＭＯＳ−ＦＥＴ２は、ＭＯＳ−ＦＥＴ１と同様な動作を行う。ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧ＶＧＳ１の設定時には、入力信号供給回路２０からＭＯＳ−ＦＥＴ２のゲートへの高周波入力信号ＳＢは停止され、スイッチ１８がオン状態にされ、図２のラインＬ２上のゲート・ソース間電圧ＶＧＳ２がアナログホールド回路１９に保持される。アナログホールド回路１９に保持された電圧は、オペアンプ５，６および各抵抗を介して、ゲート・ソース間電圧ＶＧＳ２に対応する図２のラインＬ１上のゲート・ソース間電圧ＶＧＳ１が生成され、ＭＯＳ−ＦＥＴ１のゲートに与えられる。
【００２４】
上述の図３のＭＯＳ−ＦＥＴ増幅回路２００の動作についてさらに説明する。
イニシャル時において、スイッチ１８および高周波入力信号ＳＢをオフ状態にして、基準電圧 Vref を所望の値に設定する。すなわち、ＭＯＳ−ＦＥＴ２に最適なドレイン電流ＩＤＱ２を流すように基準電圧 Vref を設定する。この場合、ドレイン電流ＩＤＱ２は、下記の式（１）
ＩＤＱ２＝（Vcc−Vref）／Rs  ・・・  （１）
に従って決定される。
【００２５】
式（１）の右辺を参照すれば明らかなように、Vref が一旦固定されてしまえば、その他の Vcc，Rs （バイアス電流設定用固定抵抗の抵抗値）も固定なのでＭＯＳ−ＦＥＴ２に経時変化が起きても、ドレイン電流ＩＤＱ２は、最適な値のままでいることとなる。また、ＭＯＳ−ＦＥＴ２のドレイン−ソース間電圧をＶＤ２とすれば、下記の式（２）
Vcc ＝ VＤ２＋ＩＤＱ２・Rs  ・・・  （２）
が成り立つ。
【００２６】
上述の式（１），（２）から分かるように、時間の経過と無関係にドレイン電流ＩＤＱ２は一定に保たれ、ドレイン−ソース間電圧 VＤ２も一定に保たれることから、ＭＯＳ−ＦＥＴ２のゲート・ソース間電圧ＶＧＳ２は自動的に変化させられていることが分かる。したがって、ゲート・ソース間電圧ＶＧＳ２に比例して、ゲート・ソース間電圧ＶＧＳ１を生成して、ＭＯＳ−ＦＥＴ１のゲートに与えればよいことが分かる。
【００２７】
高周波入力信号ＳＢを停止し（ＭＯＳ−ＦＥＴ２に高周波入力信号ＳＢを入力したまであると、ドレイン電流ＩＤＱ２が変動し、ゲート・ソース間電圧ＶＧＳ２も変動してしまうからである）、スイッチ１８をオン状態にしてゲート・ソース間電圧ＶＧＳ２をアナログホールド回路１９に保持させると、オペアンプ５の出力電圧は、下記の式（３）
Ｖｏｕｔ１ ＝ −（Ｒ12／Ｒ11）・ＶＧＳ２  ・・・  （３）
で表される。
【００２８】
したがって、オペアンプ６の出力は、下記の式（４）
Ｖｏｕｔ２ ＝ −（Ｒ16／Ｒ15）・Ｖｏｕｔ１
＋｛Ｒ13（Ｒ15＋Ｒ16）／Ｒ15（Ｒ14＋Ｒ13）｝・Ｖ1  ・・（４）
で表される。そこで、Ｒ15＝Ｒ16に設定すると、式（４）は、下記の式（５）
Ｖｏｕｔ２ ＝ −Ｖｏｕｔ１
＋｛２Ｒ13／（Ｒ14＋Ｒ13）｝・Ｖ1  ・・（５）
で表される。
【００２９】
上式（５）において、ＭＯＳ−ＦＥＴのゲートには、ほとんど電流は流れないので、
Ｖｏｕｔ２ ＝ ＶＧＳ１ ・・・（６）
と考えられる。そこで、式（５）に式（３）および式（６）を代入すると、
ＶＧＳ１ ＝ （Ｒ12／Ｒ11）・ＶＧＳ２
＋｛２Ｒ13／（Ｒ14＋Ｒ13）｝・Ｖ1  ・・（７）
で表される。
【００３０】
図２のラインＬ１，Ｌ２に示されるように、ＶＧＳ１ ， ＶＧＳ２ が平行している場合は、Ｒ11とＲ12とを等しくすればよく、｛２Ｒ13／（Ｒ14＋Ｒ13）｝・Ｖ1の調節によりＶＧＳ１ の初期値の設定を行えばよい。 また、ＭＯＳ−ＦＥＴ２（監視回路を含めても良い）がＭＯＳ−ＦＥＴ１と同じ半導体チップ内に形成されるならば、経時変化も同一なので、Ｒ11＝Ｒ12およびＶ１＝０（グランド電位）にすることにより、下記の式（８）のように設定することもできる。
ＶＧＳ１ ＝ ＶＧＳ２ ・・・（８）
【００３１】
したがって、本発明を適用した典型的な例としては、ＭＯＳ−ＦＥＴ１を形成する半導体チップの中にＭＯＳ−ＦＥＴ２を形成し（小型化され、温度等の環境も両者に対して同じになる）、監視制御回路を図３に示されるように構成する。
監視制御回路でＲ15＝Ｒ16とし、Ｒ14の一端を電圧Ｖ１をグランド電位とし、半固定抵抗７の調節によってＭＯＳ−ＦＥＴ２のドレイン電流ＩＤＱ２を最適値に設定すれば、ＭＯＳ−ＦＥＴ１のゲートには、式（８）に従って、最適なゲート・ソース間電圧ＶＧＳ１が与えられる。この場合、時間の経過があっても、ＭＯＳ−ＦＥＴ２には、最適なドレイン電流ＩＤＱ２が流れるように最適なゲート・ソース間電圧ＶＧＳ２が自動的に与えられるので、ＭＯＳ−ＦＥＴ１にも、監視制御回路を介して最適なゲート・ソース間電圧ＶＧＳ１が与えられ、時間の経過があっても、ＭＯＳ−ＦＥＴ１に最適なドレイン電流ＩＤＱ１が流されることとなり、ＭＯＳ−ＦＥＴ増幅回路は最適な機能を発揮し続けることとなる。
【００３２】
【発明の効果】
以上に詳述したように、この発明のＭＯＳ−ＦＥＴ増幅回路は、監視制御回路を用いて、最適なドレイン電流を流し続けるシミュレート用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を検出し、それに基づいて増幅用ＭＯＳ−ＦＥＴのゲート・ソース間電圧を決定して増幅用ＭＯＳ−ＦＥＴのゲートゲートに与えることができ、増幅用ＭＯＳ−ＦＥＴに関して、経時変化を補償した最適なドレイン電流において動作させることができる。
【図面の簡単な説明】
【図１】この発明に係るＭＯＳ−ＦＥＴ増幅回路の実施の形態１を示すブロック図である。
【図２】図１のＭＯＳ−ＦＥＴ増幅回路の監視制御回路の動作を説明するためのグラフである。
【図３】図１のＭＯＳ−ＦＥＴ増幅回路をより具体化したこの発明の実施の形態２を示す回路図である。
【図４】ＭＯＳ−ＦＥＴにおいてゲート・ソース間電圧ＶＧＳを変化させたときドレイン電流ＩＤＱは、どのように変化するかを示すグラフである。
【図５】ＭＯＳ−ＦＥＴにおいてゲート・ソース間電圧ＶＧＳを一定に保持した場合に、時間の経過に従って、ドレイン電流ＩＤＱがどのように変化するかを示すグラフである。
【符号の説明】
１，２    ＭＯＳ−ＦＥＴ
３    監視制御回路
４，５，６    オペアンプ
７    半固定抵抗
８    ドレイン電流設定用固定抵抗
９，１０，１１，１２，１３，１４，１５，１６，１７    固定抵抗
１８    スイッチ
１９    アナログホールド回路
２０    入力信号供給回路
１００，２００    ＭＯＳ−ＦＥＴ増幅回路
【図１】
0004565693.tif 000002
【図２】
0004565693.tif 000003
【図３】
0004565693.tif 000004
【図４】
0004565693.tif 000005
【図５】
0004565693.tif 000006