(57)【特許請求の範囲】
【請求項１】
ブラシレスモータ用の制御装置であって、
モータの位置を表わす信号を発生する位置検出手段と、
前記信号に応答してモータの２以上のコイルを付勢する電源手段と、
前記コイルを前記電源手段に電気的に結合する出力端子と、を具える制御装置において、
前記位置検出手段が前記コイルの少なくとも１つを流れる電流の方向を表わす信号を発生する極性検出手段を含み、
前記電源手段が可制御半導体素子の第１の直列配置を具え、該第１の直列配置の第１のノードに結合された出力端子を有し、前記極性検出手段が可制御半導体素子の第２の直列配置を具え、該第２の直列配置が第２のノードを有し、且つ該第２の直列配置の半導体素子が前記第１の直列配置の半導体素子と同期して駆動され、前記極性検出手段が、更に、前記第１のノードに結合された第１の入力端子と前記第２のノードに結合された第２の入力端子を有する電圧比較手段を含む、ことを特徴とするブラシレスモータ用制御装置。
【請求項２】
前記電源手段を制御するパルス幅被変調制御信号を発生する変調手段を具えることを特徴とする請求項１記載の制御装置。
【請求項３】
前記電源手段が位相ロックループを含むことを特徴とする請求項１又は２記載の制御装置。
【請求項４】
前記位相ロックループが前記極性信号と位相ロックループの帰還信号との位相差を決定する論理組合せ手段を含むことを特徴とする請求項３記載の制御装置。
【請求項５】
回転情報キャリヤの読取り及び／又は書込み装置であって、情報キャリヤ上に記録されたパターンを読取信号に変換する、又は書込信号に応答して情報キャリヤ上にパターンを記録するトランスデューサと、情報キャリヤを回転させるブラシレスモータと、このモータを制御する請求項１−４の何れかに記載の制御装置を含むことを特徴とする回転情報キャリヤ読取り及び／又は書込み装置。
【発明の詳細な説明】
【０００１】
(技術分野)
本発明は、ブラシレスモータ用の制御装置であって、
モータの位置を表わす信号を発生する位置検出手段と、
前記信号に応答してモータの２つ以上のコイルを付勢(励磁)する電源手段と、
前記コイルを前記電源手段に電気的に結合する出力端子と、
を具える制御装置に関するものである。
本発明は、更に、このような制御装置を含む情報キャリヤの読取り及び／又は書込み装置にも関するものである。
【０００２】
(発明の背景)
このような制御装置はＵＳ５，７８３，９２０から既知である。この制御装置は３つの巻線を具えるモータを制御し、３つの巻線のうちの１つを交互に非励磁にする。非励磁の巻線の逆起電力を測定する。この信号を電圧制御発振器（ＶＣＯ）の同期に使用する。既知の制御装置は、モータの位置を測定するために別個のセンサを必要としない利点を有する。しかし、この制御装置の欠点は、３つの巻線の交互の励磁及び非励磁が厄介なノイズを発生する点にある。このため、これらの巻線はパルス幅が正弦波状に変化するパルス幅被変調信号で駆動するのが好ましく、このパルス幅被変調信号は、例えば２０ｋＨｚ以上の非可聴周波数、例えば３０ｋＨｚで変調するのが好ましい。しかし、この場合には逆起電力を測定する時間が不十分になる。
【０００３】
本発明の目的は、モータ巻線をパルス幅被変調信号で駆動することができ且つ別個のセンサを必要としない制御装置を提供することにある。
【０００４】
(発明の開示)
この目的のために、本発明は、ブラシレスモータ用の制御装置であって、モータの位置を表わす信号を発生する位置検出手段と、前記信号に応答してモータの２以上のコイルを付勢する電源手段と、前記コイルを前記電源手段に電気的に結合する出力端子とを具える制御装置において、前記位置検出手段が前記コイルの少なくとも１つを流れる電流の方向を表わす信号を発生する極性検出手段を含むことを特徴とする。モータの速度が十分に高いとき、巻線を流れる電流の極性とモータの位置との間に信頼できる関係が存在する。電流の極性は、巻線が付勢されているか付勢されていないかとは無関係に、容易に測定することができる。
【０００５】
魅力的な実施例では、前記電源手段が可制御半導体素子の第１の直列配置を具え、該第１の直列配置の第１のノードに結合された出力端子を有し、前記極性検出手段が可制御半導体素子の第２の直列配置を具え、該第２の直列配置が第２のノードを有し、且つ該第２の直列配置の半導体素子が前記第１の直列配置の半導体素子と同期して駆動され、前記極性検出手段が、更に、前記第１のノードに結合された第１の入力端子と前記第２のノードに結合された第２の入力端子を有する電圧比較手段を含むことを特徴とする。この実施例では、極性検出手段と電源手段を一つのＩＣ内に一緒に容易に集積することができる。
【０００６】
本発明の制御装置は、前記電源手段を制御するパルス幅被変調制御信号を発生する変調手段を具えるものとするのが好ましい。モータの転流周波数より相当高い変調周波数を用いるパルス幅被変調供給電圧でモータを付勢することにより、サイレント(無騒音)駆動が得られる。しかし、本発明はこのような変調手段を含まない制御手段にも同様に適用される。
【０００７】
本発明の魅力的な実施例では、電源手段が位相ロックループを具えることを特徴とする。
【０００８】
この実施例の好ましい変形例では、位相ロックループが極性信号と位相ロックループの帰還信号との位相差を決定するＥＸＯＲやＮＡＮＤやＮＯＲゲートのような論理組合せ手段を含むことを特徴とする。この変形例では、位相ロックループの設定が極性検出器のオフセット及びモータの供給電圧の高周波数変調の結果の妨害にあまり影響されない利点がある。位相検出器はＤフリップフロップやＳＲフリップフロップのようなシーケンシャル形のものとすることもできる。
【０００９】
本発明ではこの制御装置は回転情報キャリヤ読取り及び／又は書込み装置に使用するのが特に好適である。本発明の回転情報キャリヤ読取り及び／又は書込み装置は、情報キャリヤ上に記録されたパターンを読取信号に変換する、又は書込信号に応答して情報キャリヤ上にパターンを記録するトランスデューサと、情報キャリヤを回転させるブラシレスモータと、このモータを制御する本発明の制御装置を含むことを特徴とする。
【００１０】
（発明の好ましい実施の形態）
本発明のこれらの特徴おおよび他の特徴を図面を参照して以下にもっと詳しく記載する。
図１はブラシレスモータ５を制御する本発明の制御装置１の一実施例を示す。本例制御装置１は、モータ５の位置を表わす信号Ｓ１を発生する位置検出手段１０を含む。制御装置１は、更に、前記信号に応答して２つ以上のコイル５ａ，５ｂ，５ｃを付勢する電源手段２０ａ，２０ｂ，２０ｃを有するとともに、コイル５ａ，５ｂ，５ｃを電源手段２０ａ，２０ｂ，２０ｃに電気的に結合する出力端子３０ａ，３０ｂ，３０ｃを有する。本例では、電源手段２０ａ−ｃは第１電源装置２０ａ、第２電源装置２０ｂ及び第３電源装置２０ｃを具える。
【００１１】
本発明の制御装置は、位置決定手段１０が前記コイルの少なくとも１つ５ａを流れる電流Ｉａの方向を表わす極性信号Ｓ１を発生する極性検出手段を含むことを特徴とする。図２は極性検出手段１０の魅力的な例の詳細を示す。制御装置１は、更に、極性検出手段１０に結合された入力端子４１を有する位相ロックループ（ＰＬＬ）４０を含む。ＰＬＬ４０の出力端子４２は、互いに移相した正弦波信号ＳＩａ，ＳＩｂ，ＳＩｃを出力する第１、第２及び第３出力端子５１ａ，５１ｂ，５１ｃを有する発生器５０（図３に詳細に示す）に接続される。ＰＬＬ４０は極性信号Ｓ１と帰還信号Ｓ４との間の位相差を表わす誤差信号Ｓ２を発生する位相検出器４３と、誤差信号Ｓ２を濾波する積分器４４と、濾波された誤差信号Ｓ３により決まる周波数ｆを有する第１クロック信号ＣＬ１を発生する可制御発振器４５を含む。
【００１２】
位相検出器４３は論理組合せ手段を構成するＥＸＯＲゲートの形態にする。ＥＸＯＲゲート４３は極性信号Ｓ１を受信する第１入力端子４３ａと帰還信号Ｓ４を受信する第２入力端子４３ｂを有する。ＥＸＯＲゲート４３の出力信号Ｓ２は２つの信号Ｓ１，Ｓ４の間の位相差を表わす。ＰＬＬ４０は、更に、第１クロック信号ＣＬ１から周波数ｆ/Ｎの第２クロック信号ＣＬ２を発生する分周器４６と、可制御遅延素子４７を含む。この遅延素子４７はモータ５のインピーダンスに依存するモータ５における遅延を補償することができる。可制御遅延素子４７は帰還信号Ｓ４を供給する出力端子４７ａを有する。この遅延素子４７は入力端子４７ｂも有し、この入力端子に遅延時間を調整する信号τを受信して、その遅延時間をモータ５の特性に適応し得るようにするのが好ましい。
【００１３】
正弦波発生器５０の出力端子５１ａ，５１ｂ，５１ｃはパルス幅変調器６０ａ，６０ｂ，６０ｃに結合され、それぞれの正弦波信号ＳＩａ，ＳＩｂ，ＳＩｃの値に比例するデューティサイクルを有するパルス幅被変調信号ＰＷＭａ，ＰＷＭｂ，ＰＷＭｃを発生する。電源手段２０ａ−ｃはスイッチング手段７０ａ−ｃを経てパルス幅変調器６０ａ−ｃに結合される。この目的のために、スイッチング手段７０ａ−ｃはパルス幅変調器６０ａ−ｃにそれぞれ結合された第１入力端子７１ａ−ｃを有する。制御装置１は更に速度検出器８０を含む。速度検出器８０はそれぞれのスイッチング手段７０ａ−ｃの第２入力端子７３ａ−ｃに接続される。
【００１４】
極性検出手段１０の魅力的な例を図２を参照して説明する。極性検出手段１０に加えて、図２は電源手段２０ａ−ｃも示す。電源手段２０ａ−ｃは、可制御半導体素子Ｔ１，Ｔ２の第１の直列配置を有するとともに半導体素子Ｔ１，Ｔ２の第１のノードＮ１に結合された出力端子３０ａを有する電源装置２０ａを含む。その出力端子３０ａはモータ５のコイル５ａに接続される。半導体素子Ｔ１，Ｔ２はフリーホイールダイオードＤ１，Ｄ２で分路する。これらのダイオードは別個の素子として設けることができ、また可制御半導体素子Ｔ１，Ｔ２と一体にすることもできる。電源手段２０ａ−ｃはモータ５の他のコイル５ｂ，５ｃを付勢する他の電源装置２０ｂ，２０ｃを含む。
【００１５】
極性検出手段１０は可制御半導体素子Ｔ３，Ｔ４の第２の直列配置を含む。この第２の直列配置は第２のノードＮ２を有する。第２の直列配置の半導体素子Ｔ３，Ｔ４は第１の直列配置の半導体素子Ｔ１，Ｔ２と同期して制御される。極性検出手段１０は更に比較器Ａ１からなる電圧比較手段を含む。この比較器Ａ１は第１のノードＮ１に結合された第１入力端子Ａ１１及び第２のノードＮ２に結合された第２入力端子Ａ１２を有する。第２の直列配置の半導体素子Ｔ３，Ｔ４は殆ど電気的に負荷されないので、第１の直列配置の半導体素子より著しく小さい寸法にすることができる。本例では、半導体素子Ｔ３，Ｔ４は半導体素子Ｔ１，Ｔ２に対し１：１０００の面積を有するものとする。
【００１６】
本発明の制御装置はＮ型半導体素子を用いるのが好ましい。その理由は、Ｎ型半導体素子は単位面積当たりの電圧降下が比較的小さいためである。好ましいタイプは、例えばＮ型Ｃ−ＭＯＳ、拡張Ｎ型Ｃ−ＭＯＳ、Ｎ型ラテラルＤ−ＭＯＳ及びＮ型バーチカルＤ−ＭＯＳである。バイポーラ素子も好ましいが、バイポーラ素子は、半導体素子Ｔ３，Ｔ４の制御電極を流れる電流が極性検出に影響を与えるので、精度が劣る。
【００１７】
本例では、モータのコイル５ａ−ｃの各々はノードＮ１に接続された第１端子と、共通ノードに接続された第２端子を有する。他の例では、これらのコイルを全波整流回路又はフルブリッジ回路により付勢することもできる。この場合には、図２に示す実施例と同様に各コイルの第１端子を第１及び第２半導体素子の間の第１のノードに接続するが、各コイルの第２端子を他の第１及び第２半導体素子の第２のノードに接続する。このような回路配置は、電流を第１電源端子から第１半導体素子、コイル及び他の直列配置の第２半導体素子を経て第２電源端子へ流す第１フェーズと、電流を第１電源端子から他の直列配置の第１半導体素子、コイル及び第２半導体素子を経て第２電源端子へ流す第２フェーズを有する。図２の極性検出手段１０は第１及び第２半導体素子の第１の直列配置又は他の第１及び第２半導体素子からなる直列配置のどちらに結合してもよい。
【００１８】
図３は正弦波発生器５０の詳細を示す。図示の正弦波発生器５０は、カウンタ５２と、このカウンタの出力端子５５に結合されたアドレス入力端子５４ａ−ｃをそれぞれ有する第１ルックアップテーブル５３ａ、第２ルックアップテーブル５３ｂ及び第３ルックアップテーブル５３ｃを含む。各ルックアップテーブル５３ａ−ｃはカウンタ６２の出力端子５５から供給される各アドレス値に応答して正弦値を発生する正弦値表を含み、第２ルックアップテーブル５３ｂ及び第３ルックアップテーブル５３ｃの正弦値は第１ルックアップテーブル５３ａの正弦値に対しそれぞれ１２０°及び２４０°移相している。これらのルックアップテーブル５３ａ−ｃの出力端子の正弦値は乗算器５８ａ−ｃにより信号ＣＮＴＲが乗算される。信号ＣＮＴＲによりモータの速度を制御することができる。カウンタ５２はＰＬＬから第１クロック信号ＣＬ１を受信するクロック入力端子５６とＰＬＬから第２クロック信号ＣＬ２を受信するリセット入力端子５７を有する。
【００１９】
本例制御装置は次のように動作する。モータ５が休止位置にあるとき制御装置１がスイッチオンされると、速度検出器８０は、モータの速度が予定速度以下であることを検出する。速度検出器８０は、スイッチング手段７０ａ−ｃに、始動回路９０からの信号を電源手段２０ａ−ｃの入力信号として選択させる信号を供給する。始動回路９０はモータを予定速度より高くなるまで加速する。このとき、度検出器８０は、スイッチング手段７０ａ−ｃに、パルス幅変調器６０ａ−ｃからの信号を電源手段２０ａ−ｃを制御する信号として選択させるスイッチング信号を供給する。その結果として、モータ５のコイル５ａ−ｃは図５Ａに示すようなパルス幅被変調電圧Ｓ５により付勢される。パルス幅は時間の正弦波関数として変化する。その結果として高周波数変調成分が重畳された正弦波電流Ｉａがモータ５のコイル５ａを流れる（図５Ｂ）。モータ５の回転中に、極性検出器１０がモータ５の１つのコイル５ａを流れる電流Ｉａの極性を表わす極性信号Ｓ１を発生する。この極性信号Ｓ１を図５Ｃに示す。
【００２０】
ＰＬＬ４０が極性信号Ｓ１にロックされた第１クロック信号ＣＬ１及び第２クロック信号ＣＬ２を発生する。第１クロック信号ＣＬ１は極性信号Ｓ１の周波数の整数倍の周波数を有する。第２クロック信号ＣＬ２は極性信号Ｓ２に等しい周波数を有する。可制御遅延素子４７は第２クロック信号ＣＬ２から図５Ｄに示す帰還信号Ｓ４を発生する。図５Ｅは極性信号Ｓ１と帰還信号Ｓ４に応答して位相検出器４３により発生される誤差信号を示す。図５Ｆは積分器４４により誤差信号Ｓ２から発生される濾波誤差信号Ｓ３を示す。
【００２１】
本例では、位相検出器４３はＥＸＯＲゲートの形態の論理組合せ手段を含む。従って、図５Ｆに示すように、濾波誤差信号Ｓ３はコイル５ａを流れる電流Ｉａの高周波数変化により僅かに影響されるだけである。位相検出器４３として論理組合せ手段を用いる他の利点は、濾波された誤差信号Ｓ３が極性検出器１０のオフセットに殆ど影響されない点にある。これを図６Ａ−Ｅ及び図７Ａ−Ｅを参照して説明する。
【００２２】
説明を簡単とするため、これらの図に示す信号は純粋に正弦波の供給電流Ｉａに基づくものとする。この説明は高周波数信号が正弦波電流Ｉａに重畳されている場合にも有効である。図６Ｂにおいて、実線の波形は極性検出器１０にオフセットがない場合に図６Ａに示す供給電流Ｉａに応答して発生する極性信号Ｓ１である。図６Ａに破線で象徴的に示すようにオフセットが極性検出器１０に発生する場合には、極性検出器１０は図６Ｂに破線の波形で示す極性信号Ｓ１を出力する。図６Ｃは両場合における帰還信号Ｓ４を示す。図６Ｄにおいて、実線の波形及び破線の波形はそれぞれオフセットがない場合及びオフセットがある場合における誤差信号Ｓ２を示す。図６Ｅにおいて、実線の波形及び破線の波形はこれらの両場合における濾波誤差信号Ｓ３を示す。図６Ｅから、極性検出器１０のオフセットの発生は濾波誤差信号Ｓ３に系統的偏差を発生しないこと明かである。極性信号Ｓ１と帰還信号Ｓ４との間に位相差が存在する状態に対応する図７Ａ−Ｅにおいても同様である。図７Ｅから、両場合において濾波された誤差信号Ｓ３が増大すること明かである。両場合において、この増大は帰還信号Ｓ４が図６Ａ−Ｅに示すように極性信号Ｓ１と再び同相になるまで停止しない。
【００２３】
正弦波発生器５０のカウンタ５２は第２クロック信号ＣＬ２の各周期ごとにリセットされる。ルックアップテーブル５３ａ−ｃのアドレスとして作用するカウンタ５２の出力信号ＮＴは第１クロック信号ＣＬ１の各周期ごとにインクリメントする。これに応答して、ルックアップテーブル５３ａ−ｃは互いに１２０°移相した正弦波出力信号ＳＩａ−ｃを供給する。制御装置１の動作中、可制御半導体素子Ｔ１，Ｔ２がパルス幅変調器６０ａからスイッチング素子７０ａを経て供給される制御信号Ｓ５により交互にターンオン及びオフされる。
【００２４】
図４Ａ−４Ｄは図２に示す電源手段の種々の状態を示す。簡単のために、電源手段２０ａ−ｃのうちの、コイル５ａを付勢する電源装置２０ａのみを示す。図４Ａでは、半導体素子Ｔ１及びＴ３がオン状態、半導体素子Ｔ２及びｔ４がオフ状態である。半導体素子Ｔ１、Ｔ２からなる直列配置が電流Ｉａをコイル５ａに供給し、この電流はノードＮ１からコイル５ａの方向に流れる。この電流は半導体素子Ｔ１の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧が第１電源電圧Ｖより低くなる。比較器Ａ１はノードＮ２から殆ど電流を引き出さないため、このノードＮ２の電圧はこの状態では第１電源電圧Ｖにほぼ等しい。したがって、比較器Ａ１は図４Ａに示す状態では負の出力信号Ｓ１を出力する。
【００２５】
図４Ｂに示す状態では、半導体素子Ｔ２及びＴ４がオン状態、半導体素子Ｔ１及びＴ３がオフ状態である。電流Ｉａは半導体素子Ｔ２からノードＮ１を経てコイル５ａへ流れる。従ってコイル５ａを流れる電流Ｉａの極性は不変である。この状態では、電圧降下が半導体素子Ｔ２の両端間に発生し、その結果としてノードＮ１の電圧は０より低くなる。ノードＮ２の電圧は図４Ｂに示す状態ではほぼ０である。従って、比較器Ａ１はこの場合にも負の出力信号Ｓ１を出力する。
【００２６】
図４Ｃに示す状態では、半導体素子Ｔ１及びＴ３がオン状態、半導体素子Ｔ２及びｔ４がオフ状態である。電流Ｉａがコイル５ａからノードＮ１を経て半導体素子Ｔ１へ流れる。この電流Ｉａは半導体素子Ｔ１の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧がＶより高くなる。第２ノードＮ２の電圧はＶにほぼ等しい。この状態では比較器Ａ１は正の出力信号Ｓ１を出力する。
【００２７】
図４Ｄに示す状態では、半導体素子Ｔ２及びＴ４がオン状態、半導体素子Ｔ１及びＴ３がオフ状態である。電流Ｉａがコイル５ａからノードＮ１を経て半導体素子Ｔ２へ流れる。この電流が半導体素子Ｔ２の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧は０より高くなる。第２ノードＮ２の電圧はほぼ０である。この場合には、比較器Ａ１は再び正の出力信号Ｓ１を出力する。以上から、比較器の出力信号Ｓ１はコイル５ａを流れる電流Ｉａの方向にのみ依存すること明かである。出力信号Ｓ１は、電流ＩａがノードＮ１からコイル５ａの方向へ流れるとき負、電流Ｉａが反対方向に流れるとき正になる。
【００２８】
図８は回転情報キャリヤ６の読取り及び／又は書込み装置を線図的に示す。この情報キャリヤ６は、例えば磁気情報キャリヤ、光情報キャリヤ又は光磁気情報キャリヤである。この装置は情報キャリヤ６上に記録されたパターン、例えば磁気パターン又は光パターンを読取信号ＳＬに変換する、又は書込信号ＳＷに応答してこのようなパターンを情報キャリヤ上に記録するトランスデューサ７を有する。この装置は、情報キャリヤ６を軸４を中心に回転させるブラシレスモータ５を有するとともに、モータ５を制御する本発明の制御装置１を有する。制御装置１は、例えば図１について述べたタイプのものとする。トランスデューサ７は位置決め手段８により軸４に対し半径方向に可動である。位置決め手段８は疎及び精位置決め手段を含むものとすることができる。位置決め手段８、制御装置１及びトランスデューサ７はマイクロプロセッサ９に結合される。
【００２９】
図９Ａ−９Ｄは本発明の制御装置の他の実施例内の極性検出手段を示す。図２に示すものと対応する部分は同一の符号で示す。この実施例では、各スイッチング素子Ｔ１，Ｔ２の両端を差動増幅器Ａ２，Ａ３の入力端子に結合する。差動増幅器Ａ２，Ａ３の出力端子は、可制御半導体素子Ｔ３，Ｔ４の主電流通路を経て極性信号Ｓ１の出力端子１１に結合する。図２に示す実施例と同様に、半導体素子Ｔ３は半導体素子Ｔ１の制御入力端子に結合された入力端子を有する。半導体素子Ｔ４は半導体素子Ｔ２の制御入力端子に結合された制御入力端子を有する。図９Ａ−９Ｄは極性検出器及びこの検出器が結合された出力段Ｔ１，Ｔ２の４つの状態を示す。
【００３０】
図９Ａに示す第１の状態では、第１半導体素子Ｔ１が導通し、電流Ｉａが半導体素子Ｔ１からコイル５ａの方向に流れる。電流Ｉａは半導体素子Ｔ１の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧がＶ１＜Ｖになる。その結果、差動増幅器Ａ２の非反転入力端子の電圧がその反転入力端子の電圧より低くなり、その結果として差動増幅器Ａ２の出力信号の値は低くなり、これを負符号「−」で示す。半導体素子Ｔ３の制御電極は半導体素子Ｔ１の制御電極に結合されているため、半導体素子Ｔ３は導通し、その結果として極性信号Ｓ１の値も低くなり、これを「Ｓ１＝−」で示す。このとき半導体素子Ｔ４は非導通であるため、第２動増幅器Ａ３の出力信号はこの状態における極性信号に何の影響も与えない。
【００３１】
図９Ｂに示す第２の状態では、第２半導体素子Ｔ２が導通し、電流Ｉａが半導体素子Ｔ２からコイル５ａの方向に流れる。電流Ｉａは半導体素子Ｔ２の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧がＶ１＜０になる。その結果、差動増幅器Ａ３の非反転入力端子の電圧がその反転入力端子の電圧より低くなり、その結果として差動増幅器Ａ３の出力信号の値は低くなる（「−」で示す）。半導体素子Ｔ４の制御電極は半導体素子Ｔ２の制御電極に結合されているため、半導体素子Ｔ４は導通し、その結果として極性信号Ｓ１の値も低くなる（Ｓ１＝−）。このとき半導体素子Ｔ３は非導通であるため、第１動増幅器Ａ２の出力信号はこの状態における極性信号に何の影響も与えない。
【００３２】
図９Ｃに示す第３の状態では、第１半導体素子Ｔ１が導通し、電流Ｉａがコイル５ａから半導体素子Ｔ１の方向に流れる。電流Ｉａは半導体素子Ｔ１の両端間に電圧降下を発生し、その結果としてノードＮ１の電圧がＶ１＞Ｖになる。このとき、差動増幅器Ａ２は高い値の出力信号（「＋」で示す）を出力する。この第３の状態では、出力端子１１が半導体素子Ｔ３を経て差動増幅器Ａ２の出力端子に結合されるので、その結果として極性信号Ｓ１の値も高くなる（Ｓ１＝＋）。
【００３３】
図９Ｄに示す第４の状態では、第２半導体素子Ｔ２が導通し、電流Ｉａがコイル５ａから半導体素子Ｔ２の方向に流れる。電流Ｉａは半導体素子Ｔ２の両端間に電圧降下を発生するため、ノードＮ１の電圧がＶ１＞０になる。このとき、差動増幅器Ａ３は高い値の出力信号（「＋」で示す）を出力する。この第４の状態では、出力端子１１が半導体素子Ｔ４を経て差動増幅器Ａ３の出力端子に結合されるので、その結果として極性信号Ｓ１の値も高くなる（Ｓ１＝＋）。
【００３４】
本発明を好適実施例について説明したが、本発明はこれに限定されない。当業者であれば、本発明の範囲から逸脱することなく多くの変更が考えられる。本発明は、装置内に具体化する限り、ソフトウエア手段のみならずハードウエア手段で実現することができ、種々の「手段」は同一のハードウエアアイテムにより実現することができる。「．．．．を具える」なる動詞は、請求項に記載した構成要素以外の構成要素の存在を除外しない意図で使用している。また特定の構成要素の数について特定してないが、複数個の存在を除外するものではない。
【図面の簡単な説明】
【図１】  本発明の制御装置の概略構成図である。
【図２】  図１に示す制御装置の第１部分の詳細構成図である。
【図３】  図１に示す制御装置の大２部分の詳細構成図である。
【図４】  Ａ−Ｄは極性検出器の動作を示す図である。
【図５】  Ａ−Ｆは第１の状態における制御装置内の信号を示す図である。
【図６】  Ａ−Ｆは第２の状態における制御装置内の信号を示す図である。
【図７】  Ａ−Ｆは第３の状態における制御装置内の信号を示す図である。
【図８】  本発明の制御装置を含む情報キャリヤ読取り及び／又は書込み装置を示す図である。
【図１】
0004527331.tif 000002
【図２】
0004527331.tif 000003
【図３】
0004527331.tif 000004
【図４Ａ】
0004527331.tif 000005
【図４Ｂ】
0004527331.tif 000006
【図４Ｃ】
0004527331.tif 000007
【図４Ｄ】
0004527331.tif 000008
【図５Ａ】
0004527331.tif 000009
【図５Ｂ】
0004527331.tif 000010
【図５Ｃ】
0004527331.tif 000011
【図５Ｄ】
0004527331.tif 000012
【図５Ｅ】
0004527331.tif 000013
【図５Ｆ】
0004527331.tif 000014
【図６Ａ】
0004527331.tif 000015
【図６Ｂ】
0004527331.tif 000016
【図６Ｃ】
0004527331.tif 000017
【図６Ｄ】
0004527331.tif 000018
【図６Ｅ】
0004527331.tif 000019
【図７Ａ】
0004527331.tif 000020
【図７Ｂ】
0004527331.tif 000021
【図７Ｃ】
0004527331.tif 000022
【図７Ｄ】
0004527331.tif 000023
【図７Ｅ】
0004527331.tif 000024
【図８】
0004527331.tif 000025
【図９Ａ】
0004527331.tif 000026
【図９Ｂ】
0004527331.tif 000027
【図９Ｃ】
0004527331.tif 000028
【図９Ｄ】
0004527331.tif 000029