(57)【特許請求の範囲】
【請求項１】
集積回路センサの構造であって、
電子回路を備える基板と、
前記基板に隣接する相互接続構造であって、該相互接続構造を貫通する導電性の相互接続バイアを有する、相互接続構造と、
前記相互接続構造に隣接する誘電体層と、
を備え、
前記誘電体層は、平坦面を有し、かつ、前記誘電体層を貫通して、前記相互接続バイアに電気的に接続される導電性バイアを有し、
前記誘電体層が、さらに、
前記相互接続構造に隣接する層間平坦化誘電体層と、
前記層間平坦化誘電体層に隣接するパッシベーション層と、
前記パッシベーション層に隣接する接着層と、
を備え、
前記集積回路センサの構造が、さらに、前記誘電体層に隣接する光検出アクティブイメージセンサを備え、
前記相互接続バイアと前記導電性バイアとが、前記電子回路を前記光検出アクティブイメージセンサに電気的に接続する、集積回路センサの構造。
【請求項２】
前記層間平坦化誘電体層が酸化物からなる、請求項１の集積回路センサの構造。
【請求項３】
前記パッシベーション層が窒化物からなる、請求項１の集積回路センサの構造。
【請求項４】
前記パッシベーション層が炭化物からなる、請求項１の集積回路センサの構造。
【請求項５】
前記接着層が酸化物からなる、請求項１の集積回路センサの構造。
【請求項６】
前記接着層が窒化物からなる、請求項１の集積回路センサの構造。
【請求項７】
前記接着層が炭化物からなる、請求項１の集積回路センサの構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に、集積回路のパッシベーションに関する。より具体的には、本発明は集積回路のアレイセンサに関連する電気的相互接続及び電子回路のパッシベーションを提供する層間誘電体に関する。
【０００２】
【従来の技術】
通常、集積回路はその上面に形成されたパッシベーション層を含む。パッシベーション層とは概して言えば、集積回路のアセンブリ及びパッケージング工程中の機械的、化学的損傷を防ぐ絶縁性の保護層である。更に、パッシベーション層は集積回路の上面に位置するデリケートな回路を水分（湿気）によるダメージから守ることができる。水分は、集積回路の電気的相互接続及び回路の腐蝕の触媒となる為、パッシベーション層は水分に対し不浸透性でなければならない。
【０００３】
図１に、従来技術によるＩＣ（集積回路）イメージセンサアレイを示す。ＩＣイメージセンサアレイは基板１００を含む。相互接続構造１１０が基板１００に隣接して形成されている。画素相互接続構造１２０は相互接続構造１１０に隣接して形成されている。画素相互接続構造１２０上には、イメージセンサアレイを構成する幾つかの層１３０が形成されている。一般的に、電極１４０、１４２、１４４がイメージセンサのカソードを構成する。イメージセンサアレイを形成する層１３０に隣接して透明導体１５０が設けられている。透明導体１５０はイメージセンサのアノードにバイアスをかける為のものである。
【０００４】
相互接続構造１１０は通常、標準的なＣＭＯＳ相互接続構造である。相互接続構造には基板１００への電気接続を提供する導電性バイア１１４、１１６、１１８が含まれる。
【０００５】
画素相互接続構造１２０は高架型（elevated）イメージセンサ構造に、信頼性と構造的利点を提供するものである。画素相互接続構造１２０により画素電極１４０、１４２、１４４が相互接続構造１１０上に位置する金属パッド上にではなく、シリコン上に形成される為、画素電極１４０、１４２、１４４を薄く形成することが出来る。画素相互接続構造１２０は、画素電極１４０、１４２、１４４を相互接続構造１１０に電気的に接続する。画素相互接続構造１２０は、例えば、ポリイミドや酸化珪素、或は窒化珪素のような誘電体膜から一般的に形成される。
【０００６】
図１に示す画素相互接続構造１２０は、導電性バイア１１４、１１６、１１８や基板１００上に配置された電子回路を湿気から保護するものではない。従って、導電性バイア１１４、１１６、１１８及び基板１００上に配置された電子回路は腐蝕を生じ易い。
【０００７】
一般的に、代表的な集積回路のパッシベーション層の上面は平坦ではない。即ち、その上面は平らになるように十分に制御された面ではない。従って、代表的なパッシベーション層を図１のＩＣイメージセンサアレイの層間に挟むことは出来ない。
【０００８】
パッシベーション層を形成するには高温が必要である。通常、パッシベーション層の形成に要する温度は、大多数のセンサがダメージを受けずに耐え得る温度よりも高い。従ってパッシベーション層は図１のＩＣイメージセンサアレイ上に形成することは出来ない。加えて、ＩＣイメージセンサアレイ上に形成したパッシベーション層は、イメージセンサアレイが光を吸収、即ち検出する前に光を吸収してしまう可能性もある。
【０００９】
【発明が解決しようとする課題】
パッシベーション構造を貫通する導電性バイアを備えるパッシベーション構造を基板上に設け、イメージセンサをパッシベーション構造上に配置し、かつ、基板に電気的に接続できるようにすることが望ましい。更に、パッシベーション層をイメージセンサと基板の間に挟むことができるように、パッシベーション構造が平坦な表面を備えることが望ましい。
【００１０】
【課題を解決するための手段】
本発明は、イメージセンサアレイに関連する電気的相互接続と電子回路のパッシベーションを備える集積回路（ＩＣ）センサのパッシベーション構造に関する。
【００１１】
本発明の第一の実施例はＩＣセンサ構造を備える。ＩＣセンサ構造は、電子回路を有する基板を備える。相互接続構造が基板に隣接している。相互接続構造は、それを貫通する導電性の相互接続バイアを備える。誘電体（誘電性）層が相互接続構造に隣接している。誘電体層は平坦な面と、そして誘電体層を貫通して相互接続バイアに電気的に接続される導電性バイアを備える。誘電体層は、更に、相互接続構造に隣接する層間平坦化誘電体層と、層間平坦化誘電体層に隣接するパッシベーション層と、パッシベーション層に隣接する接着層（adhesion layer）とを含む。ＩＣセンサ構造は、更に、誘電体層に隣接する光検出アクティブイメージセンサを含む。相互接続バイア及び導電性バイアにより電子回路が光検出アクティブイメージセンサに電気的に接続される。
【００１４】
本発明の他の態様及び利点は、添付の図面を参照しつつ、本発明の原理を例示して記載した以下の詳細な説明から明らかになろう。
【００１５】
本発明は、例示として図示したように、イメージセンサアレイに関連する電気的相互接続及び電子回路に防湿を施したイメージセンサアレイのパッシベーション構造において具現化される。
【００１６】
【発明の実施の形態】
図２は、集積回路パッシベーション構造を備える本発明の一実施例を示す。集積回路パッシベーション構造は、基板２００を備える。基板２００は、通常、電子回路を備える。相互接続構造２１０が基板２００に隣接して形成されている。相互接続構造２１０は、それを貫通する導電性の相互接続バイア２１４、２１６、２１８を有する。誘電体層２２０は、相互接続構造２１０に隣接して設けられている。誘電体層２２０は、平坦面２２８を有する。誘電体層は、それを貫通して相互接続バイア２１４、２１６、２１８に電気的に接続される導電性バイア２２２、２２４、２２６を備える。誘電体層２２０は、更に、相互接続構造２１０に隣接する層間平坦化誘電体層２３０及び、その誘電体層２３０に隣接するパッシベーション層２４０を有する。このパッシベーション構造は、更に、誘電体層２２０に隣接するイメージセンサアレイ２５０を備える。相互接続バイア２１４、２１６、２１８及び導電性バイア２２２、２２４、２２６は、基板２００の電子回路をイメージセンサ２５０に電気的に接続する。
【００１７】
透明導電体２６０は、通常、イメージセンサ２５０のアノードにバイアスをかける。イメージセンサ２５０のカソードは、通常、電極２５２、２５４、２５６により形成される。電極２５２、２５４、２５６は、導電性バイア２２２、２２４、２２６に電気的に接続されている。
【００１８】
本発明の説明上、イメージセンサ２５０は、電極及び内部層を備えるものとする。しかしながら、本発明は、イメージセンサ２５０の他の構成にも適用可能である。更に、本発明のパッシベーション構造は、有機発光ダイオード等のような、他の高架型デバイス（elevated device）にも利用出来る。
【００１９】
イメージセンサ２５０は、光を受けた時に電荷を伝える。基板２００は、一般的に、検出回路及び信号処理回路を備える。検出回路は、イメージセンサ２５０が伝導した電荷の量を検出する。伝導された電荷量は、イメージセンサ２５０が受けた光の強度を表わすものである。一般的に、基板２００は、CMOS（相補型金属酸化膜シリコン）、BiCMOS、またはBipolarとすることができる。基板２００には、電荷結合デバイスを含む様々な種類の基板技術を取り入れることができる。
【００２０】
一般的には、相互接続構造２１０は、標準的な相互接続構造である。相互接続構造２１０の構造及び形成方法は、電子集積回路製造分野では周知である。相互接続構造２１０は、サブトラクティブ（subtractive）金属構造、あるいは、シングル又はデュアルダマシン（damascene）構造とすることができる。
【００２１】
誘電体層２２０は、高架型画素センサ構造に信頼性と構造的な利点をもたらすものである。誘電体層２２０は、画素電極２５２、２５４、２５６を相互接続構造２１０に電気的に接続する。
【００２２】
導電性バイア２２２、２２４、２２６が、誘電体層２２０を貫通して、画素電極２５２、２５４、２５６を基板２００に電気的に接続する。一般的には、導電性バイア２２２、２２４、２２６は、タングステンから形成される。タングステンは製造工程において一般的に利用されているが、それはタングステンが高アスペクト比の穴を充填することが出来る為である。即ち、タングステンは細く、比較的長い相互接続を形成する為に用いることが出来る。一般的に、導電性バイア２２２、２２４、２２６の形成には、化学蒸着（ＣＶＤ）法を利用することが出来る。導電性バイア２２２、２２４、２２６の形成に利用し得る他の材料としては銅、アルミニウム、または、他の任意の導電性材料が含まれる。
【００２３】
誘電体層２２０を画素電極２５２、２５４、２５６と基板２００との間に挿入することによりもたらされる構造的利点がいくつかある。この構造により、相互接続回路を緊密に詰め込むことが可能となる。第一に、バイア２２２、２２４、２２６が画素電極の直下に配置される為に、横方向の空間が節約される。第二に、この構造により、バイア２２２、２２４、２２６の径を最小化して形成することが可能である。バイア２２２、２２４、２２６を形成する方法としては、一般的にＣＶＤ法が最良である。タングステンを用いたＣＶＤ法により、小さな径のバイアを形成することが出来る。しかしながら、ＣＶＤ法によるタングステンバイアの形成に必要な温度は、画素電極を形成する材料（例えばアモルファスシリコン）の多くが耐え得る温度よりも高い。誘電体層２２０を基板２００の上に形成し、画素電極２５２、２５４、２５６を誘電体層２２０上に形成することにより、画素電極２５２、２５４、２５６を形成する前にバイア２２２、２２４、２２６を形成することが可能となり、従って、画素電極２５２、２５４、２５６が、バイア２２２、２２４、２２６を形成するために必要な高温にさらされなくてすむことになる。
【００２４】
図２の誘電体層２２０には、層間平坦化誘電体層２３０及びパッシベーション層２４０が含まれている。
【００２５】
層間平坦化誘電体層２３０は、平らな平坦面を提供する。層間平坦化誘電体層２３０は、層間キャパシタンスを最小化する低誘電率を有する。層間平坦化誘電体層２３０の平坦性により、パッシベーション層２４０のステップカバレージ（step coverage）が改善され、これによりパッシベーション層２４０の厚みを最小化することが出来る。層間平坦化誘電体層２３０は、SiO2のような酸化物により形成することが出来る。
【００２６】
パッシベーション層２４０は、相互接続バイア２１４、２１６、２１８及び基板２００上の電子回路を湿気から守る。パッシベーション層２４０は、窒化物又は炭化物から形成することが出来る。
【００２７】
誘電体層２２０は、イメージセンサ２５０よりも先に形成される。従って、イメージセンサは、誘電体層２２０の形成中に必要とされる高温にさらされることがない。
【００２８】
図３に、本発明の他の実施例を示す。この実施例には、誘電体層２２０中に、パッシベーション層２４０に隣接して形成された接着層３１０が更に含まれる。接着層３１０は、パッシベーション層２４０とイメージセンサ２５０とを接着するものである。接着層３１０は、酸化物、窒化物又は炭化物から形成することが出来る。
【００２９】
図４は、本発明の実施例に基づく誘電体層２２０を形成する方法のステップを示すフローチャートである。
【００３０】
誘電体層２２０を形成する第一のステップ４１０には、相互接続構造２１０上に層間誘電体層２３０を被着するステップが含まれる。層間誘電体層２３０は、プラズマエッチング化学蒸着（ＰＥＣＶＤ）法により被着される。また、相互接続構造２１０上で層間誘電体層２３０の形状を整えるバイアススパッタリングにより層間誘電体層２３０を被着することもできる。誘電体層２２０を被着するこの方法は、半導体加工技術の分野では周知である。
【００３１】
第二のステップ４２０は、層間誘電体層２３０を平坦化するステップを含む。層間誘電体層２３０は、一般的に、化学機械プロセス（ＣＭＰ）により平坦化される。ＣＭＰにより、表面に最高の均一性が得られる。ＣＭＰは、半導体加工技術分野では周知のプロセスである。
【００３２】
第三のステップ４３０は、パッシベーション層２４０を被着するステップを含む。パッシベーション層２４０は、一般的に、バイアススパッタリングプロセス、又はスパッタ被着プロセスにより被着される。これらの被着プロセスは、半導体加工技術分野では周知である。
【００３３】
第四のステップ４４０は、接着層３１０を被着するステップを含む。接着層３１０は、一般的に、バイアススパッタリングプロセス、又はスパッタ被着プロセスにより被着される。これらの被着プロセスは、半導体加工技術分野では周知である。
【００３４】
画素電極２５２、２５４、２５６の被着を見越して（それが可能となるように）、バイアが、誘電体層２２０を貫通してエッチングされる。
【００３５】
本発明の特定の実施例を説明及び図示したが、本発明は、説明及び図示した特定の形態又は構成部分の構成／配置に限定されるものではない。本発明は、特許請求の範囲によってのみ限定される。
【００３６】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．集積回路センサのパッシベーション構造であって、
電子回路を備える基板（２００）と、
前記基板（２００）に隣接する相互接続構造（２１０）であって、該相互接続構造（２１０）を貫通する導電性の相互接続バイア（２１４、２１６、２１８）を有する、相互接続構造（２１０）と、
前記相互接続構造（２１０）に隣接する誘電体層（２２０）であって、該誘電体層（２２０）は、平坦面（２２８）を有し、また、該誘電体層（２２０）を貫通して、前記相互接続バイア（２１４、２１６、２１８）に電気的に接続される導電性の誘電体バイア（２２２、２２４、２２６）を有しており、該誘電体層（２２０）が、さらに、
前記相互接続構造（２１０）に隣接する層間平坦化誘電体層（２３０）と、前記層間平坦化誘電体層（２３０）に隣接するパッシベーション層（２４０）とを有し、
前記集積回路センサの構造が、前記誘電体層（２２０）に隣接するセンサを、さらに有し、
前記相互接続バイア（２１４、２１６、２１８）と前記誘電体バイア（２２２、２２４、２２６）とが、前記電子回路を前記センサに電気的に接続する
ことからなる、集積回路センサのパッシベーション構造。
２．前記誘電体層（２２０）が、前記パッシーベーション層（２４０）に隣接する接着層（３１０）をさらに有する、上項１の集積回路のパッシベーション構造。
３．前記センサが、光検出アクティブイメージセンサからなる、上項１の集積回路のパッシベーション構造。
４．前記層間平坦化誘電体層（２３０）が酸化物からなる、上項１の集積回路のパッシベーション構造。
５．前記パッシベーション層（２４０）が窒化物からなる、上項１の集積回路のパッシベーション構造。
６．前記パッシベーション層（２４０）が炭化物からなる、上項１の集積回路のパッシベーション構造。
７．前記接着層（３１０）が酸化物からなる、上項２の集積回路のパッシベーション構造。
８．前記接着層（３１０）が窒化物からなる、上項２の集積回路のパッシベーション構造。
９．前記接着層（３１０）が炭化物からなる、上項２の集積回路のパッシベーション構造。
【００３７】
【発明の効果】
本発明によれば、イメージセンサアレイに関連する集積回路の電気配線や電子回路を、機械的、化学的ダメージから、特に、湿気から、効果的に保護することが可能なパッシベーション構造が提供される。
【図面の簡単な説明】
【図１】イメージセンサに関連する電子回路のパッシベーション保護を有しない従来技術によるイメージセンサアレイを示す。
【図２】イメージセンサアレイに関連する電気的相互接続及び電子回路のパッシベーション保護を有する本発明の一実施例を示す。
【図３】イメージセンサアレイに関連する電気的相互接続及び電子回路のパッシベーション保護を有する本発明の一実施例を示す。
【図４】本発明の実施例の誘電体層２２０を形成する方法のステップを示すフローチャートである。
【符号の説明】
２００ 基板
２１０ 相互接続構造
２１４、２１６、２１８ 相互接続バイア
２２０ 誘電体層
２２２、２２４、２２６ 導電性バイア
２３０ 層間平坦化誘電体層
２４０ パッシベーション層
３１０ 接着層
【図１】
0004501123.tif 000002
【図２】
0004501123.tif 000003
【図３】
0004501123.tif 000004
【図４】
0004501123.tif 000005