(57)【特許請求の範囲】
【請求項１】
信号処理を同期させた二つの信号処理手段(10A、10B)を備え、一つの外部入力(S)を前記二つの信号処理手段(10A、10B)の各々に導入し、前記二つの信号処理手段(10A、10B)により、同一の前記外部入力から、同一の処理手順によって二つのデジタルデータを編成して照合する２重化情報処理装置(10)において、
前記二つの信号処理手段(10A、10B)の各々は、演算論理回路(21)を含む論理演算手段(20Aまたは20B)を有し、当該演算論理回路(21)で、最初に、導入した自己の前記外部入力のみを用いて行なう所定の演算論理処理であって前記外部入力の情報量を圧縮させる仮論理演算を行ない、その演算結果を他方の前記信号処理手段(10Bまたは10A)に送出し、次に、他方の前記信号処理手段(10Bまたは10A)から送出された仮論理演算に基づく演算結果を受け、当該演算結果を用いて前記演算論理回路で本論理演算を行ない、当該本論理演算では他方の前記信号処理手段での仮論理演算に基づく前記演算結果と自己の仮論理演算に基づく前記演算結果とを照合して所定の近似範囲内にあるときだけデジタルデータの編成に供し、
前記二つの信号処理手段(10A、10B)の各々の間に、前記論理演算手段(20A、20B)による仮論理演算に基づく演算結果を、二つの前記論理演算手段(20A、20B)の間で共用させるための演算結果共用手段(30)を有する、
ことを特徴とする２重化情報処理装置。
【請求項２】
前記論理演算手段(20A、20B)が、各演算結果どうしを正論理および負論理によって照合し、前記演算結果共用手段(30)における固定故障を検出することを特徴とする請求項１記載の２重化情報処理装置。
【請求項３】
前記二つの信号処理手段(10Aまたは10B)の各々での照合の結果によって、外部出力がフェイルセーフとなる信号処理を行なうことを特徴とする請求項１または２記載の２重化情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、鉄道信号その他の高い安全性が要求される各種情報を処理するため、主としてマイクロコントロールユニットを２重化構成させて、いわゆるフェイルセーフの用途に適用できる２重化情報処理装置に関する。
【０００２】
【従来の技術】
図６は、一従来例による２重化情報処理装置の構成のブロック図である。
この従来例には、二つのマイクロコントローラユニット（以下、ＭＣＵという）の一方をＡ系として他方をＢ系とし、これらを二重化させて構成した２重化情報処理装置２００が示されている。この２重化情報処理装置２００は、各ＭＣＵ２１０Ａ、２１０Ｂ内に、外部入力信号Ｓ1のアナログデジタルコンバータ（以下、ＡＤ変換器という）２４０Ａ、２４０Ｂと、信号処理を行なう論理部２２０Ａ、２２０Ｂとを順に設けた構成にしてある。
【０００３】
外部入力Ｓ1は、互いに独立したまま各ＭＣＵ２１０Ａ、２１０Ｂに導入され、それぞれのＡＤ変換器２４０Ａ、２４０Ｂに直接に入力される。また、各ＡＤ変換器２４０Ａ、２４０Ｂからは、デジタル信号Ｓ2A、Ｓ2Bを自系の論理部２２０Ａ、２２０Ｂに導入させるとともに、それぞれの信号共用路２３０Ａ、２３０Ｂを介して他系の論理部２２０Ｂ、２２０Ａにも送出させる。
【０００４】
この２重化情報処理装置２００によれば、各論理部２２０Ａ、２２０Ｂにおいて、自系用のデジタル信号Ｓ2A、Ｓ2Bを他系からのデジタル信号Ｓ2A、Ｓ2Bと照合できるため、一つの信号処理を同一の処理手順によって相互に同期させながら行なうことができる。同時に、これらデジタル信号Ｓ2B、Ｓ2Aの信号論理を照合することによって、信号共用路２３０Ａ、２３０Ｂの固定故障を試験しておくこともできる。
【０００５】
各系のＭＣＵ２１０Ａ、２１０Ｂには、前述したデジタル信号Ｓ2A、Ｓ2Bの照合処理などを行なう論理部２２０Ａ、２２０Ｂ、両ＭＣＵ２１０Ａ、２１０Ｂどうしの同期処理を行なう同期部２５０Ａ、２５０Ｂ、自系および他系の演算出力どうしを照合する照合部２６０Ａ、２６０Ｂを設けてある。また、出力された二つの照合結果Ｓ3A、Ｓ3Bが、一つの外部入力に信号処理を２重化させた結果として得られ、いわゆるフェイルセーフの信号処理が実現できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来例の２重化情報処理装置によると、多くの入力点を有する外部入力に対して、また、大きな出力ビット数を要するＡＤ変換器についても、次に述べるような重大な技術上の課題が残ってしまう。
【０００７】
外部入力の入力点数が多くなると、また、ＡＤ変換器の出力ビット数が大きくなると、これらに伴って変換後のデジタル信号に対し、信号共用路の信号線の本数が増加する。このため、入出力端子の数が多く処理能力も高めの大規模なＭＣＵを必要とし、結果的に部材コストの上昇を招くことになってしまい、これら技術上の課題に対して抜本的な解決が必要であった。
【０００８】
したがって、本発明の目的は、大きな情報量の外部入力に対しても、複数のＭＣＵ相互間で共用すべき信号の情報量を増やさずに、安価で信頼性の高い２重化情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の２重化情報処理装置は、信号処理を同期させた二つの信号処理手段を備え、一つの外部入力を二つの信号処理手段の各々に導入し、二つの信号処理手段により、同一の外部入力から、同一の処理手順によって二つのデジタルデータを編成して照合する２重化情報処理装置において、
二つの信号処理手段の各々は、演算論理回路を含む論理演算手段を有し、当該演算論理回路で、最初に、導入した自己の外部入力のみを用いて行なう所定の演算論理処理であって外部入力の情報量を圧縮させる仮論理演算を行ない、その演算結果を他方の信号処理手段に送出し、次に、他方の信号処理手段から送出された仮論理演算に基づく演算結果を受け、当該演算結果を用いて演算論理回路で本論理演算を行ない、当該本論理演算では他方の信号処理手段での仮論理演算に基づく演算結果と自己の仮論理演算に基づく演算結果とを照合して所定の近似範囲内にあるときだけデジタルデータの編成に供し、
二つの信号処理手段の各々の間に、論理演算手段による仮論理演算に基づく演算結果を、二つの論理演算手段の間で共用させるための演算結果共用手段を有する。
この２重化情報処理装置によれば、予め外部入力の情報量が論理演算手段によって圧縮されてから、演算結果共用手段によって論理演算手段相互間で共用されると共に、二つの信号処理手段の論理演算手段の演算論理回路の各々で仮論理演算と本論理演算を行うように構成した。このため、演算結果共用手段が少ない情報量に適した簡単な構成になると共に、より信頼性の高い２重化の情報処理を行うことができる。
本発明の請求項２に係る２重化情報処理装置は、論理演算手段が、各演算結果どうしを正論理および負論理によって照合し、前記演算結果共用手段における固定故障を検出することを特徴とする。
これによれば、論理信号共用路の固定故障が検出される。
本発明の請求項３に係る２重化情報処理装置は、二つの信号処理手段の各々での照合の結果によって、外部出力がフェイルセーフとなる信号処理を行なうことを特徴とする。
これによれば、鉄道信号に重要なフェイルセーフが行なわれる。
【００１０】
【発明の実施の形態】
以下、本発明による実施の形態を添付図面を参照しながら説明する。
図１は本発明の一実施形態による２重化情報処理装置のブロック図である。
この２重化情報処理装置１０は、処理サイクルを同期させたＭＣＵからなる二つの信号処理手段１０Ａ、１０Ｂと、これら信号処理手段１０Ａ、１０Ｂによる二つの信号出力Ｓ3A、Ｓ3Bを照合する信号照合部１１０を有している。信号照合部１１０には、増幅器を有した正常リレー装置Ｒを付設し、両信号出力Ｓ3A、Ｓ3Bによって鉄道信号の正常性を他の装置に報告する。
【００１１】
二つの信号処理手段１０Ａ、１０Ｂの一方をＡ系として他方をＢ系とし、これらＡ系ＭＣＵおよびＢ系ＭＣＵを並列させた２重化構成にしてある。それぞれの信号処理手段１０Ａ、１０Ｂの信号入力端子１１Ａ、１１Ｂには、複数の信号センサからなるセンサ装置Ｓから、外部入力として検出信号Ｓ1を導入する。また、各共用出力端子３１Ａ、３１Ｂには、論理信号共用路３０Ａ、３０Ｂを介して各共用入力端子３２Ｂ、３２Ａを接続してある。これら論理信号共用路３０Ａ、３０Ｂから本発明による演算結果共用手段を構成する。
【００１２】
各信号処理手段１０Ａ、１０Ｂは、アナログの検出信号Ｓ1をデジタル化するＡＤ変換器４０Ａ、４０Ｂと、デジタル信号Ｓ2A、Ｓ2Bに対する論理演算部２０Ａ、２０Ｂと、Ａ系およびＢ系ＭＣＵどうしの同期処理を行なう同期部５０Ａ、５０Ｂと、論理演算の結果どうしを照合する論理照合部６０Ａ、６０Ｂとを有している。例えば、ＡＤ変換器を内蔵した１チップのマイクロコントローラを用いれば、論理演算部２０Ａ、２０Ｂ、論理照合部６０Ａ、６０Ｂをその制御プログラムとし、内部バスを介して同期部５０Ａ、５０Ｂに協働させて実現できる。
【００１３】
この場合には、例えば同期部５０Ａ、５０Ｂどうしが割込み処理の制御信号線５１Ａ、５１Ｂを介して接続される。また、論理照合部６０Ａ、６０Ｂどうしが各ＭＣＵによる演算結果の信号共用線６１Ａ、６１Ｂを介して接続されるが、前述した論理信号共用路３０Ａ、３０Ｂとともに、各信号共用線６１Ａ、６１Ｂをデータバスで共用させてもよい。この論理演算部２０Ａ、２０Ｂから本発明による二つの論理演算手段を、また、論理信号共用路３０Ａ、３０Ｂから本発明による二つの演算結果共用手段をそれぞれ構成する。
【００１４】
以下、信号センサとして、アナログセンサを用いた一例を述べるが、この他、信号センサの一部または全部にデジタルセンサを用いるときは、後述する各アナログ・デジタル変換器（以下、省略してＡＤ変換器という）４０Ａ、４０Ｂを削減し、または省いて直接に各論理演算部２０Ａ、２０Ｂに導入して論理演算させることができる。つまり、デジタル信号Ｓ2A、Ｓ2Bは、信号センサによる数値データと検出結果に伴う論理データとを含むことができる。
【００１５】
各論理演算部２０Ａ、２０Ｂは、導入したデジタル信号Ｓ2A、Ｓ2Bに対する仮論理演算を行なう仮論理演算部７０Ａ、７０Ｂと、信号処理の本論理演算を行なう本論理演算部８０Ａ、８０Ｂとを有している。仮論理演算部７０Ａ、７０Ｂからは、自系の仮論理演算結果Ｓ4A、Ｓ4Bが送出され、論理信号共用路３０Ａ、３０Ｂを介して他系の本論理演算部８０Ａ、８０Ｂに導入される。仮論理演算と本論理演算とは、これら双方を合わせて論理演算部２０Ａ、２０Ｂにおける一つのまとまった信号処理を構成する各演算である。なお、５１Ａ、５１Ｂは両同期部の５０Ａ、５０Ｂどうしの、また、６１Ａ、６１Ｂは 両論理照合部６０Ａ、６０Ｂどうしの各信号共用路である。
【００１６】
図２は図１に示すＡ系ＭＣＵの論理演算部による一構成例のブロック図であり、Ｂ系ＭＣＵの論理演算部にも適用される構成である。
この論理演算部２０Ａは、デジタル信号Ｓ2Aを導入する入力ポート群７１Ａと、Ａ系ＭＣＵの仮論理演算結果Ｓ4Aを保持するとともに論理信号共用路３０Ａ、３０Ｂに送出する出力ポート群７２Ａとを有している。
【００１７】
さらに、Ｂ系ＭＣＵの論理演算部２０Ｂによる演算結果Ｓ4Bを導入して保持する別の入力ポート群８１Ａと、これら入力および出力ポート群７１Ａ、８１Ａ、７２Ａを用い、後述する信号処理を行なう演算論理回路２１とを有している。また、入力および出力ポート群７１Ａ、８１Ａ、７２Ａの一部が余れば、予め決められたアルゴリズムの所定値で埋めておけばよい。Ｓ21A、Ｓ21Bは、本論理演算の結果として論理照合部６０Ａ、６０Ｂに提供される演算結果である。
【００１８】
デジタル信号Ｓ2Aの入力ポート群７１Ａには、デジタル信号Ｓ2Aの伝送単位に対応した信号数ｎiが入力される。一般に、前述したセンサ装置Ｓのアナログ信号、切替接点の個数が多いため、これに応じて入力ポート群７１Ａの容量が大きくなってしまう。しかし、論理演算回路２１によって、情報圧縮を含む信号処理が遂行されるため、出力ポート群７２Ａ、入力ポート群８１Ａの容量を入力ポート群７１Ａより小さく設定できる。したがって、これらに対して入出力すべき各論理信号共用路３０Ａ、３０Ｂの信号数ｎtを小さくできる。
【００１９】
この場合、デジタル信号Ｓ2Aの信号数ｎiが変化するときでも、前述した仮論理演算の内容を修正または切り換えることによって、柔軟に対処できる論理演算部２０Ａが実現できる。また、入力および出力ポート群７１Ａ、８１Ａ、７２Ａの余り部分について、所定値を設定することによって対処できる。
【００２０】
図３は図２に示す論理演算回路による信号処理の一例の遷移図である。
Ａ系の信号処理では、センサ装置Ｓの検出信号Ｓ1をＡ系のＭＣＵに導入する検出信号導入モードＭ1Aと、導入した各検出信号Ｓ1を照合する入力信号照合モードＭ２と、各ＭＣＵなどの固定故障を試験する固定故障試験モードＭ３とを、両信号処理手段１０Ａ、１０Ｂ相互間で同期させながら繰り返し遂行していく。また、Ｂ系の信号処理では、Ｂ系のＭＣＵによる検出信号導入モードＭ1Bを遂行するとともに、これを検出信号導入モードＭ1Aと同期させる。
【００２１】
入力信号照合モードＭ２では、１サイクルの信号処理を開始するにあたって両信号処理手段１０Ａ、１０Ｂ相互間で信号処理を初期化しながら同期処理を行ない、センサ装置Ｓから各信号処理手段１０Ａ、１０Ｂに至る経路を含み、ＡＤ変換などの前処理の正しさを判定できる。また、固定故障試験モードＭ３では、両論理信号共用路３０Ａ、３０Ｂを含む論理演算部２０Ａ、２０Ｂの固定故障を検出することができる。
【００２２】
図４は図３に示すＡ系の入力信号照合モードでの入力信号照合の一処理例のフローチャートである。
先ず、デジタル信号Ｓ2Aを論理演算回路２１が入力ポート群７１Ａから取得する（ステップＳＴ１）。そして、取得したデジタル信号Ｓ2Aにより仮論理演算を行ない（ステップＳＴ２）、さらに、この仮論理演算の結果を出力ポート７２Ａに保持する（ステップＳＴ３）。
【００２３】
この出力ポートに保持するステップＳＴ２では、デジタル信号Ｓ2Aの信号数ｎiが論理信号共用路３０Ａ、３０Ｂの信号数ｎtより大きければ、例えば、その情報量を圧縮するなどしてビット数を削減させる。また、信号数ｎiが小さいか等しければ、出力ポート群７２Ａの残りの部分を、前述した所定値で埋めておく。これにより、後述する仮論理演算の結果の照合では、この余り部分どうしは必ず一致する。
【００２４】
続いて、同様にして保持してあったＢ系の仮論理演算の結果を、論理演算回路２１が入力ポート群８１Ａを介して取得する（ステップＳＴ４）。そして、両仮論理演算の結果を照合して同じ検出信号Ｓ1に基づくことを確認するとともに、所定の論理処理を行ない本論理演算に必要な情報を用意する（ステップＳＴ５）。
【００２５】
続いて、この情報によって本論理演算を行なう（ステップＳＴ６）。これにより、所定の終了処理を行なって一連の入力信号照合を完了する。なお、仮論理演算を行なうステップＳＴ２で、この本論理演算をも含めて完遂させることができるときはステップＳＴ６を省略してもよい。
【００２６】
図５は図３に示すＡ系の固定故障試験モードでの固定故障試験の一処理例を説明する図である。
この固定故障試験では、先ず、処理サイクルの同期化処理ＳＴ１１を実行し、Ａ系およびＢ系の各信号処理手段１０Ａ、１０Ｂどうしで論理信号の交換を可能にする。
【００２７】
続いて、デジタル信号Ｓ2A、Ｓ2Bの反転出力処理ＳＴ１２を実行し、その論理値を反転させて二つの試験用データを形成し、前述した出力ポート群７２Ａに保持しておく。そして、これに続く反転入力処理ＳＴ１３を実行し、各試験用データを論理信号共用路３０Ａ、３０Ｂを介して導入する。
【００２８】
続いて、試験データの反転比較処理ＳＴ１３を実行し、その論理値をさらに反転させて元に戻し、保持しておいたデジタル信号Ｓ2A、Ｓ2Bと比較する。そして、これらが一致すると、試験用データの正常認定処理ＳＴ１４を実行し、論理信号共用路３０Ａ、３０Ｂに固定故障が生じていなければ、各処理を正常終了させる。また、不一致状態が生じたときには所定のエラー処理ＥＲを実行する。このエラー処理ＥＲでは、その故障内容を固定故障の症状に基づいて診断することが望ましい。
【００２９】
例えば、固定故障を各部に報告してから、該当ビットや正しい論理値などを診断するだけでもよいが、少なくとも信号管理上で理論的に安全性を有する、いわゆる安全側の信号選択を行うべきである。また、いずれの対策も採ることができない正当な事情があれば、各部の現状を記憶保存させて穏やかにシステムを休止させることも考えられる。
【００３０】
このように、各処理を完了して論理信号共用路３０Ａ、３０Ｂの正しさが認定できると、一連の演算処理を施したデジタル信号Ｓ2A、Ｓ2Bを引数として所定のアプリケーションプログラムを起動させアプリケーション処理ＳＴ１５を実行する。これによって、正しいデジタル信号による各種のデジタルデータを編成して信号処理を行うことができる。
【００３１】
このデジタルデータに対しては、信号照合部１１０によって総合的な照合が行われ、その照合結果がリレー装置Ｒに提供される。そして、例えば、鉄道信号の受信装置における正常リレーなどを扛上（閉成）させる。
【００３２】
具体的な一実施例を挙げて以下に説明する。
前述したセンサ装置Ｓの検出信号Ｓ1が電圧値を示し、その電圧値がたとえば２．５Ｖに達しないとき非常灯を点灯させるシステムを一例として述べる。センサ装置Ｓの検出信号Ｓ1が５Ｖのときは、前述したＡ／Ｄ変換器のデジタル信号Ｓ2A、Ｓ2Bが、その特性が多少バラついても、ともにほぼ５Ｖを示すはずである。
【００３３】
このため、仮論理演算部７０Ａ、７０Ｂでは、デジタル信号Ｓ2A、Ｓ2Bが十分に２、５Ｖを超えているため、確実に非常灯の消灯（オフ）を示す情報が出力される。また、両系の論理演算部２０Ａ、２０Ｂから論理信号共用路３０Ａ、３０Ｂを介して、非常灯の消灯（オフ）を示す情報が他方の論理演算部２０Ｂ、２０Ａに送出される。したがって、本論理演算部８０Ａ、８０Ｂによって、このままの情報として信号照合部１１０に出力され、非常灯が消灯（オフ）する。
【００３４】
これに対して、センサ装置Ｓの検出信号Ｓ1が２．５Ｖ程度のときは、前述したＡ／Ｄ変換器で、その変換出力の誤差や検出信号Ｓ1の入力タイミングのずれに伴って、一方のデジタル信号Ｓ2Aは２．５Ｖを示すが、他方のデジタル信号Ｓ2Bが２．４９Ｖを示すことが考えられる。
【００３５】
この場合、前述した一方の仮論理演算部７０Ａでは、デジタル信号Ｓ2Aが２．５Ｖに達したため、その仮論理演算結果Ｓ4Aとして非常灯の消灯（オフ）を示す情報が出力される。しかし、他方の仮論理演算部７０Ｂでは、２．４９Ｖであって２．５Ｖに達しないため、こちらの仮論理演算結果Ｓ4Bは点灯（オン）を示す情報を出力してしまう。
【００３６】
このため、二つの仮論理演算結果Ｓ4A、Ｓ4Bが不一致となるが、このとき本論理演算部８０Ａ、８０Ｂでは、非常灯を点灯させることが安全側の処置であるから、点灯させる判断を行なう。また、この状態が短時間だけ連続するなら固定故障ではないが、例えば２秒間経過したときには、前述した論理演算部（本論理演算部でもよい）が、ＭＣＵのシステム故障であると判断して本装置を停止させる。
【００３７】
別の一例として、センサ装置Ｓがスイッチを備えており、このスイッチのオン・オフ情報を併せて取り込むシステムがあり、電圧値が２．５Ｖに達しないか、またはスイッチがオフ状態であれば、非常灯を点灯させる。このシステムでは、二つの仮論理演算部７０Ａ、７０Ｂで、電圧値の情報とスイッチのオン・オフ情報とが別々に論理判断され、二本の共用線を介して別々に交換される。
【００３８】
また、本論理演算部８０Ａ、８０Ｂでは、電圧値、スイッチの４つの情報のうち、いずれか一つでも非常灯を点灯させる内容があれば、結果的に安全側として点灯させる。このシステムの場合には、仮論理演算のステップＳＴ２が本論理演算も含めて完遂できる場合の例外と言えるため、本論理演算のステップＳＴ６を省略させない。
【００３９】
【発明の効果】
以上説明したように、本発明に係る２重化情報処理装置によれば、予め仮論理演算を行なってから、論理信号共用路を介して両信号処理手段で共用させる。このため、大きな情報量の外部入力に対しても、二つのＭＣＵ相互間で共用すべき信号の情報量を増やさずに、安価で信頼性の高い２重化情報処理装置を提供することができる。
また、請求項２記載の装置によれば、仮論理演算と別の論理演算とを組み合わせて信号処理が遂行されるため、仮論理演算の内容を任意に構成でき、請求項３記載の装置によれば、論理信号共用路の固定故障が検出されるため、また、請求項４記載の装置によれば、鉄道信号のフェイルセーフが実現できるため、信号処理全体の信頼性がいっそう高まる。
【図面の簡単な説明】
【図１】本発明の一実施形態による２重化情報処理装置のブロック図
【図２】図１に示すＡ系ＭＣＵの論理演算部による一構成例のブロック図
【図３】図２に示す論理演算回路による信号処理の一例の遷移図
【図４】図３に示すＡ系の入力信号照合モードでの入力信号照合の一処理例のフローチャート
【図５】図３に示すＡ系の固定故障試験モードでの固定故障試験の一処理例を説明する図
【図６】一従来例による２重化情報処理装置の構成のブロック図
【符号の説明】
１０・・・２重化情報処理装置、１０Ａ、１０Ｂ・・・信号処理手段、１１Ａ、１１Ｂ・・・入力端子、２０Ａ、２０Ｂ・・・論理演算部、３０Ａ、３０Ｂ・・・論理信号共用路、３１Ａ、３１Ｂ・・・共用出力端子、３２Ａ、３２Ｂ・・・共用入力端子、４０Ａ、４０Ｂ・・・アナログデジタル変換器（ＡＤ変換器）、５０Ａ、５０Ｂ・・・同期部、５１Ａ、５１Ｂ、６１Ａ、６１Ｂ・・・信号共用路、６０Ａ、６０Ｂ・・・論理照合部、７０Ａ、７０Ｂ・・・仮論理演算部、８０Ａ、８０Ｂ・・・本論理演算部、１１０・・・信号照合装置、Ｒ・・・リレー装置、Ｓ・・・センサ装置、Ｓ1・・・検出信号、Ｓ2A、Ｓ2B・・・デジタル信号、Ｓ21A、Ｓ21B・・・演算結果、Ｓ3A、Ｓ3B・・・信号出力（照合結果）、Ｓ4A、Ｓ4B・・・仮論理演算結果。
【図１】
0004401521.tif 000002
【図２】
0004401521.tif 000003
【図３】
0004401521.tif 000004
【図４】
0004401521.tif 000005
【図５】
0004401521.tif 000006
【図６】
0004401521.tif 000007