(57)【特許請求の範囲】
【請求項１】
反転されたクロック信号に同期して、開始信号をサンプリングする第１のサンプリング部と；
クロック信号に同期して、前記第１のサンプリング部の出力信号をサンプリングする第２のサンプリング部と；
前記反転されたクロック信号に同期して、前記第２のサンプリング部の出力信号をサンプリングする第３のサンプリング部と；
前記第１のサンプリング部の出力信号および前記第２のサンプリング部の出力信号を論理和演算して、第１の走査信号を生成するＯＲゲートと；
前記第２のサンプリング部の出力信号および前記第３のサンプリング部の出力信号をＮＡＮＤ演算して、第２の走査信号を生成するＮＡＮＤゲートと；
を備えることを特徴とする、走査駆動装置。
【請求項２】
前記それぞれのサンプリング部、ＯＲゲートおよびＮＡＮＤゲートは、同じ導電型のトランジスタを備えることを特徴とする、請求項１に記載の走査駆動装置。
【請求項３】
前記第１のサンプリング部は、
前記反転されたクロック信号の立ち下がりエッジで入力信号をサンプリングする第１のトランジスタと；
前記第１のトランジスタの出力を反転する第１のインバータと；
を備え、
前記第３のサンプリング部は、
前記反転されたクロック信号の立ち下がりエッジで入力信号をサンプリングする第３のトランジスタと；
前記第３のトランジスタの出力を反転する第３のインバータと；
を備えることを特徴とする、請求項２に記載の走査駆動装置。
【請求項４】
前記第２のサンプリング部は、
前記クロック信号の立ち下がりエッジで入力信号をサンプリングする第２のトランジスタと；
前記第２のトランジスタの出力を反転する第２のインバータと；
を備えることを特徴とする、請求項３に記載の走査駆動装置。
【請求項５】
前記第１のインバータまたは第２のインバータは、
正の電源レールと出力端子との間に連結され、入力信号を受信する第４のトランジスタと；
負の電源レールに連結され、ダイオード連結した構成を有する第５のトランジスタと；
前記出力端子と前記負の電源レールとの間に連結され、前記第５のトランジスタの電圧に基づいてオン／オフ動作を行う第６のトランジスタと；
を備えることを特徴とする、請求項４に記載の走査駆動装置。
【請求項６】
前記ＯＲゲートは、
正の電源レールと第１のノードとの間に連結され、第１の入力信号に基づいてオン／オフ動作を行う第７のトランジスタと；
前記第１のノードと第２のノードとの間に連結され、第２の入力信号に基づいてオン／オフ動作を行う第８のトランジスタと；
負の電源レールに連結され、ダイオード連結した構成を有する第９のトランジスタと；
前記第２のノードと前記負の電源レールとの間に連結され、前記第９のトランジスタの電圧に基づいてオン／オフ動作を行う第１０のトランジスタと；
前記正の電源レールと出力端子との間に連結され、前記第２のノードの電圧に基づいてオン／オフ動作を行う第１１のトランジスタと；
前記負の電源レールに連結され、ダイオード連結した構成を有する第１２のトランジスタと；
前記出力端子と前記負の電源レールとの間に連結され、前記第１２のトランジスタの電圧に基づいてオン／オフ動作を行う第１３のトランジスタと；
を備えることを特徴とする、請求項４に記載の走査駆動装置。
【請求項７】
前記ＮＡＮＤゲートは、
正の電源レールと第３のノードとの間に連結され、第３の入力信号または第４の入力信号に基づいてオン／オフ動作を行う第１のスイッチング部と；
前記第３のノードと第４のノードとの間に連結され、前記第３の入力信号または前記第４の入力信号に基づいてオン／オフ動作を行う第２のスイッチング部と；
前記第３のノードと負の電源レールとの間に連結され、前記反転された第３の入力信号および反転された第４の入力信号に基づいてオン／オフ動作を行う能動負荷選択部と；
前記第３のノードと前記負の電源レールとの間に連結され、前記第４のノードの電圧に基づいてオン／オフ動作を行う能動負荷と；
を備えることを特徴とする、請求項４に記載の走査駆動装置。
【請求項８】
前記ＮＡＮＤゲートは、前記第３のノードと前記第４のノードとの間に出力信号のレベルを一定期間維持するキャパシタをさらに備えることを特徴とする、請求項７に記載の走査駆動装置。
【請求項９】
第１のクロック信号に同期して、開始信号をサンプリングする第１のサンプリング部と；
前記第１のクロック信号と反転された関係を有する第２のクロック信号に同期して、前記第１のサンプリング部の出力をサンプリングする第２のサンプリング部と；
前記第１のクロック信号に同期して、前記第２のサンプリング部の出力をサンプリングする第３のサンプリング部と；
前記第２のサンプリング部の入力信号および出力信号に対する論理和演算を行い、奇数番目の走査信号を発生するＯＲゲートと；
前記第３のサンプリング部の入力信号および出力信号に対するＮＡＮＤ演算を行い、偶数番目の走査信号を発生するＮＡＮＤゲートと；
を備え、
前記第１のサンプリング部、前記第２のサンプリング部、前記第３のサンプリング部、前記ＯＲゲートおよび前記ＮＡＮＤゲートを構成するトランジスタは、同じ導電型であることを特徴とする、走査駆動装置。
【請求項１０】
前記第１のサンプリング部は、
前記第１のクロック信号の立ち下がりエッジで入力信号をサンプリングする第１のトランジスタと；
前記第１のトランジスタの出力を反転させる第１のインバータと；
を備え、
前記第３のサンプリング部は、
前記第１のクロック信号の立ち下がりエッジで入力信号をサンプリングする第３のトランジスタと；
前記第３のトランジスタの出力を反転させる第３のインバータと；
を備えることを特徴とする、請求項９に記載の走査駆動装置。
【請求項１１】
前記第２のサンプリング部は、
前記第２のクロック信号の立ち下がりエッジで入力信号をサンプリングする第２のトランジスタと；
前記第２のトランジスタの出力を反転させる第２のインバータと；
を備えることを特徴とする、請求項１０に記載の走査駆動装置。
【請求項１２】
前記ＯＲゲートは、
正の電源レールと第１のノードとの間に連結され、第１の入力信号に基づいてオン／オフ動作を行う第７のトランジスタと；
前記第１のノードと第２のノードとの間に連結され、第２の入力信号に基づいてオン／オフ動作を行う第８のトランジスタと；
負の電源レールに連結され、ダイオード連結した構成を有する第９のトランジスタと；
前記第２のノードと前記負の電源レールとの間に連結され、前記第９のトランジスタの電圧に基づいてオン／オフ動作を行う第１０のトランジスタと；
前記正の電源レールと出力端子との間に連結され、前記第２のノードの電圧に基づいてオン／オフ動作を行う第１１のトランジスタと；
前記負の電源レールに連結され、ダイオード連結した構成を有する第１２のトランジスタと；
前記出力端子と前記負の電源レールとの間に連結され、前記第１２のトランジスタの電圧に基づいてオン／オフ動作を行う第１３のトランジスタと；
を備えることを特徴とする、請求項１１に記載の走査駆動装置。
【請求項１３】
前記ＮＡＮＤゲートは、
正の電源レールと第３のノードとの間に連結され、第３の入力信号または第４の入力信号に基づいてオン／オフ動作を行う第１のスイッチング部と；
前記第３のノードと第４のノードとの間に連結され、前記第３の入力信号または前記第４の入力信号に基づいてオン／オフ動作を行う第２のスイッチング部と；
前記第４のノードと負の電源レールとの間に連結され、前記反転された第３の入力信号および反転された第４の入力信号に基づいてオン／オフ動作を行う能動負荷選択部と；
前記第３のノードと前記負の電源レールとの間に連結され、前記第４のノードの電圧に基づいてオン／オフ動作を行う能動負荷と；
を備えることを特徴とする、請求項１２に記載の走査駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光装置の走査駆動装置に関し、より詳細には、同じ導電型のトランジスタからなる走査駆動装置に関する。
【背景技術】
【０００２】
走査駆動装置は、アクティブマトリクスタイプの有機電界発光装置に走査信号を供給する。走査信号の供給により有機電界発光装置を構成する画素が選択され、選択された画素にデータ信号が印加される。データ信号が印加された画素は、データ信号を格納し、格納したデータ信号に基づいて発光動作を行う。
【０００３】
上記走査駆動装置は、半導体製造工程により単結晶シリコン基板上に形成される。単結晶シリコン基板上に形成された走査駆動装置は、複数の画素と電気的に連結される。
【０００４】
また、近年、走査駆動装置を、有機電界発光装置が形成される有機基板上に形成するＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐａｎｅｌ）技術が使われている。有機電界発光装置と同じ基板上に走査駆動装置を形成するには、走査駆動装置は、画素を構成するトランジスタと同じ導電型のトランジスタを有することが好ましい。ここで、同じ導電型のトランジスタを有する走査駆動装置は、回路構成が複雑な場合、満足な特性を有することができず、また製造工程が複雑となる。
【０００５】
したがって、同じ導電型のトランジスタを有する走査駆動装置は、簡単な回路構成を有することが要求される。
【０００６】
【特許文献１】特開２００１−第１０９４２８号公報
【特許文献２】特開２００５−第９１４３５号公報
【特許文献３】大韓民国特許第４３２６５１号
【特許文献４】大韓民国特許第４４５４３３号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記のような問題点を解決するためになされたもので、画素を構成するトランジスタと同じ導電型を有する複数のトランジスタから構成される、簡易な構成の走査駆動装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のある観点によれば、反転されたクロック信号に同期して、開始信号をサンプリングする第１のサンプリング部と、クロック信号に同期して、上記第１のサンプリング部の出力信号をサンプリングする第２のサンプリング部と、上記反転されたクロック信号に同期して、上記第２のサンプリング部の出力信号をサンプリングする第３のサンプリング部と、上記第１のサンプリング部の出力信号および上記第２のサンプリング部の出力信号を論理和演算して、第１の走査信号を生成するＯＲゲートと、上記第２のサンプリング部の出力信号および上記第３のサンプリング部の出力信号をＮＡＮＤ演算して、第２の走査信号を生成するＮＡＮＤゲートとを備える走査駆動装置が提供される。
【０００９】
また、上記それぞれのサンプリング部、ＯＲゲートおよびＮＡＮＤゲートは、同じ導電型のトランジスタを備えるとしてもよい。
【００１０】
また、上記第１のサンプリング部は、上記反転されたクロック信号の立ち下がりエッジで入力信号をサンプリングする第１のトランジスタと、上記第１のトランジスタの出力を反転する第１のインバータとを備え、上記第３のサンプリング部は、上記反転されたクロック信号の立ち下がりエッジで入力信号をサンプリングする第３のトランジスタと、上記第３のトランジスタの出力を反転する第３のインバータとを備えるとしてもよい。
【００１１】
また、上記第２のサンプリング部は、上記クロック信号の立ち下がりエッジで入力信号をサンプリングする第２のトランジスタと、上記第２のトランジスタの出力を反転する第２のインバータとを備えるとしてもよい。
【００１２】
また、上記第１のインバータまたは第２のインバータは、正の電源レールと出力端子との間に連結され、入力信号を受信する第４のトランジスタと、負の電源レールに連結され、ダイオード連結した構成を有する第５のトランジスタと、上記出力端子と上記負の電源レールとの間に連結され、上記第５のトランジスタの電圧に基づいてオン／オフ動作を行う第６のトランジスタとを備えるとしてもよい。
【００１３】
また、上記ＯＲゲートは、正の電源レールと第１のノードとの間に連結され、第１の入力信号に基づいてオン／オフ動作を行う第７のトランジスタと、上記第１のノードと第２のノードとの間に連結され、第２の入力信号に基づいてオン／オフ動作を行う第８のトランジスタと、負の電源レールに連結され、ダイオード連結した構成を有する第９のトランジスタと、上記第２のノードと上記負の電源レールとの間に連結され、上記第９のトランジスタの電圧に基づいてオン／オフ動作を行う第１０のトランジスタと、上記正の電源レールと出力端子との間に連結され、上記第２のノードの電圧に基づいてオン／オフ動作を行う第１１のトランジスタと、上記負の電源レールに連結され、ダイオード連結した構成を有する第１２のトランジスタと、上記出力端子と上記負の電源レールとの間に連結され、上記第１２のトランジスタの電圧に基づいてオン／オフ動作を行う第１３のトランジスタとを備えるとしてもよい。
【００１４】
また、上記ＮＡＮＤゲートは、正の電源レールと第３のノードとの間に連結され、第３の入力信号または第４の入力信号に基づいてオン／オフ動作を行う第１のスイッチング部と、上記第３のノードと第４のノードとの間に連結され、上記第３の入力信号または上記第４の入力信号に基づいてオン／オフ動作を行う第２のスイッチング部と、上記第３のノードと負の電源レールとの間に連結され、上記反転された第３の入力信号および反転された第４の入力信号に基づいてオン／オフ動作を行う能動負荷選択部と、上記第３のノードと上記負の電源レールとの間に連結され、上記第４のノードの電圧に基づいてオン／オフ動作を行う能動負荷とを備えるとしてもよい。
【００１５】
また、上記ＮＡＮＤゲートは、上記第３のノードと上記第４のノードとの間に出力信号のレベルを一定期間維持するキャパシタをさらに備えるとしてもよい。
【００１６】
また、上記目的を達成するために、本発明の別の観点によれば、第１のクロック信号に同期して、開始信号をサンプリングする第１のサンプリング部と、上記第１のクロック信号と反転された関係を有する第２のクロック信号に同期して、上記第１のサンプリング部の出力をサンプリングする第２のサンプリング部と、上記第１のクロック信号に同期して、上記第２のサンプリング部の出力をサンプリングする第３のサンプリング部と、上記第２のサンプリング部の入力信号および出力信号に対する論理和演算を行い、奇数番目の走査信号を発生するＯＲゲートと、上記第３のサンプリング部の入力信号および出力信号に対するＮＡＮＤ演算を行い、偶数番目の走査信号を発生するＮＡＮＤゲートとを備え、上記第１のサンプリング部、上記第２のサンプリング部、上記第３のサンプリング部、上記ＯＲゲートおよび上記ＮＡＮＤゲートを構成するトランジスタは、同じ導電型である走査駆動装置が提供される。
【００１７】
また、上記第１のサンプリング部は、上記第１のクロック信号の立ち下がりエッジで入力信号をサンプリングする第１のトランジスタと、上記第１のトランジスタの出力を反転させる第１のインバータとを備え、上記第３のサンプリング部は、上記第１のクロック信号の立ち下がりエッジで入力信号をサンプリングする第３のトランジスタと、上記第３のトランジスタの出力を反転させる第３のインバータとを備えるとしてもよい。
【００１８】
また、上記第２のサンプリング部は、上記第２のクロック信号の立ち下がりエッジで入力信号をサンプリングする第２のトランジスタと、上記第２のトランジスタの出力を反転させる第２のインバータとを備えるとしてもよい。
【００１９】
また、上記ＯＲゲートは、正の電源レールと第１のノードとの間に連結され、第１の入力信号に基づいてオン／オフ動作を行う第７のトランジスタと、上記第１のノードと第２のノードとの間に連結され、第２の入力信号に基づいてオン／オフ動作を行う第８のトランジスタと、負の電源レールに連結され、ダイオード連結した構成を有する第９のトランジスタと、上記第２のノードと上記負の電源レールとの間に連結され、上記第９のトランジスタの電圧に基づいてオン／オフ動作を行う第１０のトランジスタと、上記正の電源レールと出力端子との間に連結され、上記第２のノードの電圧に基づいてオン／オフ動作を行う第１１のトランジスタと、上記負の電源レールに連結され、ダイオード連結した構成を有する第１２のトランジスタと、上記出力端子と上記負の電源レールとの間に連結され、上記第１２のトランジスタの電圧に基づいてオン／オフ動作を行う第１３のトランジスタとを備えるとしてもよい。
【００２０】
また、上記ＮＡＮＤゲートは、正の電源レールと第３のノードとの間に連結され、第３の入力信号または第４の入力信号に基づいてオン／オフ動作を行う第１のスイッチング部と、上記第３のノードと第４のノードとの間に連結され、上記第３の入力信号または上記第４の入力信号に基づいてオン／オフ動作を行う第２のスイッチング部と、上記第４のノードと負の電源レールとの間に連結され、上記反転された第３の入力信号および反転された第４の入力信号に基づいてオン／オフ動作を行う能動負荷選択部と、上記第３のノードと上記負の電源レールとの間に連結され、上記第４のノードの電圧に基づいてオン／オフ動作を行う能動負荷とを備えるとしてもよい。
【発明の効果】
【００２１】
本発明によれば、画素を構成するトランジスタと同じ導電型を有するトランジスタを用いて走査駆動装置を構成することができる。また、走査駆動装置は、簡単な回路構成を有し、基板上に容易に具現することができる。
【発明を実施するための最良の形態】
【００２２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２３】
また、以下に示す実施の形態についての説明において、添付図面に示された符号は、課題を解決するための手段に記載された、第１のトランジスタとしてのトランジスタＱ１、以下同様に、第２のトランジスタとしてのトランジスタＱ２、第３のトランジスタとしてのトランジスタＱ３、第４のトランジスタとしてのトランジスタＱ３１、第５のトランジスタとしてのトランジスタＱ３２、第６のトランジスタとしてのトランジスタＱ３３、第７のトランジスタとしてのトランジスタＱ４１、第８のトランジスタとしてのトランジスタＱ４２、第９のトランジスタとしてのトランジスタＱ４３、第１０のトランジスタとしてのトランジスタＱ４４、第１１のトランジスタとしてのトランジスタＱ４５、第１２トランジスタとしてのトランジスタＱ４６、第１３のトランジスタとしてのトランジスタＱ４７、クロック信号または第２のクロック信号としてのクロック信号ＣＬＫ、反転されたクロック信号または第１クロック信号としての反転されたクロック信号ＣＬＫＢ、第１の入力信号としての入力信号ＩＮｏｒ１、反転された第１の入力信号としての入力信号ＩＮＢｏｒ１、第２の入力信号としての入力信号ＩＮｏｒ２、反転された第２の入力信号としての入力信号ＩＮＢｏｒ２、第３の入力信号としての入力信号ＩＮｎａｎｄ１、反転された第３の入力信号としての入力信号ＩＮＢｎａｎｄ１、第４の入力信号としての入力信号ＩＮｎａｎｄ２、反転された第４の入力信号としての入力信号ＩＮＢｎａｎｄ２、第１ノードとしての第１のノードＮ１、第２ノードとしての第２のノードＮ２、第３ノードとしての第１のノードＮＤ１、第４ノードとしての第２のノードＮＤ２、とする。
【００２４】
（実施形態）
図１は、本発明の実施形態に係る走査駆動装置を示すブロック図である。
【００２５】
図１を参照すると、本発明の実施形態に係る走査駆動装置は、複数のサンプリング部１００、１２０、１４０、１６０と、隣接するサンプリング回路部の出力に対する論理演算を行うＯＲゲート（論理和ゲート）１１０、１５０およびＮＡＮＤゲート（否定論理積ゲート）１３０を備える。
【００２６】
第１のサンプリング部１００は、開始信号ＩＮを受信し、反転されたクロック信号ＣＬＫＢを受信する。開始信号ＩＮは、反転されたクロック信号ＣＬＫＢの立ち下がりエッジでサンプリングされる。サンプリングされた信号は、反転されて、出力信号ＯＵＴ１となる。したがって、第１のサンプリング部１００の出力信号ＯＵＴ１は、反転されたクロックＣＬＫＢの立ち下がりエッジでサンプリングされ、反転されて出力される。第１のサンプリング部１００の出力は、第１のＯＲゲート１１０および第２のサンプリング部１２０に入力される。
【００２７】
第２のサンプリング部１２０には、第１のサンプリング部１００の出力信号ＯＵＴ１と、クロック信号ＣＬＫとが入力される。第２のサンプリング部１２０は、クロック信号ＣＬＫの立ち下がりエッジで入力された信号ＯＵＴ１をサンプリングし、これを反転して出力信号ＯＵＴ２を生成する。また、第２のサンプリング部１２０の出力信号ＯＵＴ２は、第１のＯＲゲート１１０、第１のＮＡＮＤゲート１３０および第３のサンプリング部１４０に入力される。
【００２８】
第１のＯＲゲート１１０は、信号ＯＵＴ１およびＯＵＴ２に対する論理和演算を行い、第１の走査信号ＳＣＡＮ［１］を生成する。
【００２９】
第３のサンプリング部１４０には、第２のサンプリング部１２０の出力信号ＯＵＴ２と、反転されたクロック信号ＣＬＫＢとが入力される。第３のサンプリング部１４０は、反転されたクロック信号ＣＬＫＢの立ち下がりエッジで入力された出力信号ＯＵＴ２をサンプリングし、これを反転して出力信号ＯＵＴ３を生成する。第３のサンプリング部１４０の出力信号ＯＵＴ３は、第１のＮＡＮＤゲート１３０、第２のＯＲゲート１５０および第４のサンプリング部１６０に入力される。
【００３０】
第１のＮＡＮＤゲート１３０には、出力信号ＯＵＴ２およびＯＵＴ３が入力され、入力された信号に対するＮＡＮＤ演算を行い、第１のＮＡＮＤゲート１３０は、第２の走査信号ＳＣＡＮ［２］を生成する。
【００３１】
第４のサンプリング部１６０には、第３のサンプリング部１４０の出力信号ＯＵＴ３と、クロック信号ＣＬＫとが入力される。第４のサンプリング部１６０は、クロック信号ＣＬＫの立ち下がりエッジで入力された出力信号ＯＵＴ３をサンプリングし、これを反転して、出力信号ＯＵＴ４を生成する。第４のサンプリング部１６０の出力信号ＯＵＴ４は、第２のＯＲゲート１５０、第２のＮＡＮＤゲートおよび第５のサンプリング部に入力される。
【００３２】
第２のＯＲゲート１５０には、出力信号ＯＵＴ３およびＯＵＴ４が入力され、入力された信号に対する論理和演算を行い、第３の走査信号ＳＣＡＮ［３］を生成する。
【００３３】
すなわち、第１のＯＲゲート１１０は、第２のサンプリング部１２０の出力および入力に対する論理和演算を行い、第１のＮＡＮＤゲート１３０は、第３のサンプリング部１４０の入力および出力に対するＮＡＮＤ演算を行う。また、第２のＯＲゲート１５０は、第４のサンプリング部１６０の入力および出力に対する論理和演算を行う。要するに、奇数番目の走査信号を発生するＯＲゲートは、偶数番目のサンプリング部の入力および出力に対する論理和演算を行い、奇数番目の走査信号を発生する。また、偶数番目の走査信号を発生するＮＡＮＤゲートは、奇数番目のサンプリング部の入力および出力に対するＮＡＮＤ演算を行い、偶数番目の走査信号を生成する。
【００３４】
図２は、本発明の実施形態に係る複数のサンプリング部を示す回路図である。
【００３５】
図２を参照すると、それぞれのサンプリング部は、トランジスタと、トランジスタに連結したインバータとを備える。
【００３６】
例えば、第１のサンプリング部１００は、開始信号ＩＮを受信するトランジスタＱ１と、トランジスタＱ１に連結される第１のインバータ１０５とを備える。また、トランジスタＱ１のゲート端子には、反転されたクロック信号ＣＬＫＢが印加される。トランジスタＱ１は、反転されたクロック信号ＣＬＫＢに基づいてオン／オフ動作を行う。また、本実施形態に係るサンプリング部は、上記構成に限られず、それぞれのサンプリング部が含むトランジスタは、反転されたクロック信号ＣＬＫＢまたはクロック信号ＣＬＫにより開始信号ＩＮを第１のインバータ１０５に伝達するので、トランジスタの代わりに伝送ゲートを用いることもできる。図２では、複数のトランジスタがＰＭＯＳトランジスタから構成されているが、ＮＭＯＳトランジスタで構成してもよい。
【００３７】
反転されたクロック信号ＣＬＫＢがローレベルの場合、トランジスタＱ１はオンとなり、オン状態のトランジスタＱ１を介して開始信号ＩＮは、第１のインバータ１０５に伝達される。トランジスタＱ１は、反転されたクロック信号ＣＬＫＢがローレベルの場合にオンとなるので、トランジスタＱ１は、反転されたクロック信号ＣＬＫＢの立ち下がりエッジで開始信号ＩＮをサンプリングする。サンプリングされた信号は、第１のインバータにより反転され、出力信号ＯＵＴ１が生成される。出力信号ＯＵＴ１は、第２のサンプリング部１２０の入力信号となる。
【００３８】
第２のサンプリング部１２０は、第１のサンプリング部１００と同じ構成を有する。ただし、入力される信号は、第１のサンプリング部１００の出力信号であるＯＵＴ１であり、トランジスタＱ２は、クロック信号ＣＬＫに基づいてオン／オフ動作を行う。すなわち、クロック信号ＣＬＫのローレベルの場合に、入力された出力信号ＯＵＴ１は、サンプリングされる。サンプリングされた信号は、第２のインバータ１２５で反転され、出力信号ＯＵＴ２が生成される。
【００３９】
また、第３のサンプリング部１４０は、第１のサンプリング部１００と同じ構成を有する。ただし、第３のサンプリング部１４０は、第２のサンプリング部１２０の出力信号であるＯＵＴ２を入力とし、トランジスタＱ３により、反転されたクロック信号ＣＬＫＢがローレベルの場合に、入力された出力信号ＯＵＴ２をサンプリングする。そして、サンプリングされた信号は、第３のインバータ１４５を介して反転され、出力信号ＯＵＴ３が生成される。
【００４０】
同様に、第４のサンプリング部１６０は、第１のサンプリング部１００と同じ構成を有する。ただし、第４のサンプリング部１６０は、第３のサンプリング部１４０の出力信号であるＯＵＴ３を入力とし、トランジスタＱ４により、クロック信号ＣＬＫがローレベルの場合に、入力された出力信号ＯＵＴ３をサンプリングする。そして、サンプリングされた信号は、第４のインバータ１６５を介して反転され、出力信号ＯＵＴ４が生成される。ここで、図２に示すインバータについては、後述する。
【００４１】
また、図２から、本発明の実施形態に係る奇数番目のサンプリング部には、反転されたクロック信号ＣＬＫＢが入力され、偶数番目のサンプリング部には、クロック信号ＣＬＫが入力されることが分かる。ここで、本発明の実施形態に係るサンプリング部は、係る構成に限定されないことは言うまでもない。例えば、奇数番目のサンプリング部には、クロック信号ＣＬＫが入力され、偶数番目のサンプリング部には、反転されたクロック信号ＣＬＫＢを入力することができ、また、サンプリング部を構成するトランジスタは、ＮＭＯＳトランジスタであってもよい。
【００４２】
図３は、図２に示すインバータを表す回路図である。
【００４３】
図３を参照すると、本発明の実施形態に係るインバータは、３つのトランジスタＱ３１、Ｑ３２およびＱ３３を備える。
【００４４】
トランジスタＱ３１は、正の電源レールＶｐｏｓと出力端子との間に連結される。また、トランジスタＱ３１のゲート端子には、インバータの入力信号が印加される。
【００４５】
トランジスタＱ３２は、負の電源レールＶｎｅｇとトランジスタＱ３３のゲート端子との間に連結される。トランジスタＱ３２のゲート端子は、負の電源レールＶｎｅｇに連結されるので、トランジスタＱ３２は、ダイオードのような役割を果たす（以下、トランジスタが、ダイオードのような役割を果たす様に連結されることを「ダイオード連結」という）。
【００４６】
トランジスタＱ３３は、インバータの出力端子と負の電源レールＶｎｅｇとの間に連結される。また、トランジスタＱ３３のゲート端子は、トランジスタＱ３２に連結される。
【００４７】
インバータの入力信号ＩＮｉｎｖがローレベルである場合、トランジスタＱ３１は、オンとなる。また、ダイオード連結したトランジスタＱ３２およびトランジスタＱ３３は、オンとなる。ここで、トランジスタＱ３１のチャンネル長さ（Ｌｅｎｇｔｈ）とチャンネル幅（Ｗｉｄｔｈ）の比（以下、「Ｗ／Ｌ」という）が、トランジスタＱ３３のＷ／Ｌより大きく形成されることが好ましい。オン状態のトランジスタＱ３１により、出力信号ＯＵＴｉｎｖは、ハイレベルを維持する。また、トランジスタＱ３３は、能動負荷として動作する。
【００４８】
インバータの入力信号ＩＮｉｎｖがハイレベルである場合、トランジスタＱ３１は、オフとなる。また、トランジスタＱ３３は、ダイオード連結したトランジスタＱ３２によりオンとなり、出力信号ＯＵＴｉｎｖは、ローレベルを維持する。
【００４９】
ここで、図３に示すインバータは、係る回路構成に限られず、多様な構成で実現することができる。
【００５０】
図４は、図１に示すＯＲゲートを示す回路図である。
【００５１】
図４を参照すると、トランジスタＱ４１は、正の電源レールＶｐｏｓと第１のノードＮ１との間に連結される。トランジスタＱ４１のゲート端子には、ＯＲゲートの入力信号ＩＮｏｒ１が印加される。
【００５２】
トランジスタＱ４２は、第１のノードＮ１と第２のノードＮ２との間に連結される。また、トランジスタＱ４２のゲート端子には、ＯＲゲートの入力信号ＩＮｏｒ２が印加される。
【００５３】
トランジスタＱ４３およびＱ４４は、トランジスタＱ４１およびＱ４２の能動負荷として作用する。まず、トランジスタＱ４３は、負の電源レールＶｎｅｇとトランジスタＱ４４のゲート端子との間に連結される。また、トランジスタＱ４３のゲート端子は、負の電源レールＶｎｅｇに連結され、ダイオード連結した構成を有する。トランジスタＱ４４は、第２のノードＮ２と負の電源レールＶｎｅｇとの間に連結される。また、トランジスタＱ４４のゲート端子は、ダイオード連結したトランジスタＱ４３に連結される。
【００５４】
トランジスタＱ４５は、正の電源レールＶｐｏｓとＯＲゲートの出力端子との間に連結される。また、トランジスタＱ４５のゲート端子は、第２のノードＮ２に連結される。
【００５５】
トランジスタＱ４６およびＱ４７は、トランジスタＱ４５の能動負荷として作用する。まず、トランジスタＱ４６は、負の電源レールＶｎｅｇとトランジスタＱ４７のゲート端子との間に連結される。また、トランジスタＱ４６のゲート端子は、負の電源レールＶｎｅｇに連結され、ダイオード連結した構成を有する。また、トランジスタＱ４７は、ＯＲゲートの出力端子と負の電源レールＶｎｅｇとの間に連結される。トランジスタＱ４７のゲート端子は、ダイオード連結したトランジスタＱ４６に連結される。
【００５６】
ここで、トランジスタＱ４１、Ｑ４２、Ｑ４３およびＱ４４は、ＮＯＲゲートとして動作する。特に、トランジスタＱ４３およびＱ４４は、ＮＯＲゲートの能動負荷として動作する。また、トランジスタＱ４５、Ｑ４６およびＱ４７は、インバータとして動作する。特に、トランジスタＱ４６およびＱ４７は、インバータの能動負荷として動作する。
【００５７】
まず、２つの入力信号ＩＮｏｒ１およびＩＮｏｒ２の少なくとも一方の信号レベルが、ハイレベルである場合、正の電源レールＶｐｏｓと第２のノードＮ２との間の電気的な連結は遮断される。また、能動負荷であるトランジスタＱ４４により、第２のノードＮ２には、ローレベルの信号が印加される。第２のノードＮ２にローレベルの信号が印加される場合、トランジスタＱ４５は、オンとなり、出力信号ＯＵＴｏｒは、ハイレベルとなる。
【００５８】
また、２つの入力信号ＩＮｏｒ１およびＩＮｏｒ２の信号レベルが、ローレベルである場合、正の電源レールＶｐｏｓと第２のノードＮ２との間は、電気的に連結され、第２のノードＮ２には、ハイレベルの信号が印加される。第２のノードＮ２にハイレベルの信号が印加される場合、トランジスタＱ４５は、オフとなる。したがって、能動負荷であるトランジスタＱ４７により出力信号ＯＵＴｏｒは、ローレベルとなる。
【００５９】
以上より、図４に示す回路は、論理和演算を行うことができることが分かる。
【００６０】
図５は、図１に示すＮＡＮＤゲートを示す回路図である。
【００６１】
図５を参照すると、本発明の実施形態に係るＮＡＮＤゲートは、第１のスイッチング部２００と第２のスイッチング部２２０、能動負荷２６０および能動負荷選択部２４０を備える。また、実施の形態に応じて本発明の実施形態に係るＮＡＮＤゲートは、キャパシタをさらに備えることができる。
【００６２】
第１のスイッチング部２００は、正の電源レールと第１のノードＮＤ１との間に連結される。第１のスイッチング部２００は、互いに対向して連結される２つのトランジスタＱ５１およびＱ５２を備える。すなわち、トランジスタＱ５１の２つの電極は、トランジスタＱ５２の２つの電極にそれぞれ連結される。また、トランジスタＱ５１のゲート端子には、入力信号ＩＮｎａｎｄ１が印加され、トランジスタＱ５２のゲート端子には、入力信号ＩＮｎａｎｄ２が印加される。
【００６３】
第２のスイッチング部２２０は、第１のノードＮＤ１と第２のノードＮＤ２との間に連結される。第２のスイッチング部２２０は、互いに対向して連結される２つのトランジスタＱ５３およびＱ５４を備える。すなわち、トランジスタＱ５３の２つの電極は、トランジスタＱ５４の２つの電極にそれぞれ連結される。また、トランジスタＱ５３のゲート端子には、入力信号ＩＮｎａｎｄ１が印加され、トランジスタＱ５４のゲート端子には、入力信号ＩＮｎａｎｄ２が入力される。
【００６４】
能動負荷選択部２４０は、第２のノードＮＤ２と負の電源レールＶｎｅｇとの間に連結され、２つのトランジスタＱ５５およびＱ５６から構成される。トランジスタＱ５５は、第２のノードＮＤ２とトランジスタＱ５６との間に連結され、反転された入力信号ＩＮＢｎａｎｄ１に基づいてオン／オフ動作を行う。また、トランジスタＱ５６は、トランジスタＱ５５と負の電源レールＶｎｅｇとの間に連結される。トランジスタＱ５６のゲート端子には、反転された入力信号ＩＮＢｎａｎｄ２が入力され、反転された入力信号ＩＮｎａｎｄ２に基づいてトランジスタＱ５６は、オン／オフ動作を行う。
【００６５】
能動負荷２６０は、トランジスタＱ５７を有する。トランジスタＱ５７は、第１のノードＮＤ１と負の電源レールＶｎｅｇとの間に連結される。また、トランジスタＱ５７のゲート端子には、第１のノードＮＤ２の信号が印加される。
【００６６】
キャパシタＣは、第１のノードＮＤ１と第２のノードＮＤ２との間に連結される。キャパシタＣは、第１のノードＮＤ１の出力信号ＯＵＴｎａｎｄの出力レベルを一定期間維持する役割を果たす。
【００６７】
まず、２つの入力信号ＩＮｎａｎｄ１およびＩＮｎａｎｄ２の少なくとも一方の信号レベルがローレベルである場合、第１のスイッチング部２００および第２のスイッチング部２２０は、オンとなる。したがって、第１のノードＮＤ１および第２のノードＮＤ２には、ハイレベルの信号が印加される。また、能動負荷選択部を構成する２つのトランジスタＱ５５およびＱ５６のうち少なくとも１つのトランジスタは、反転された入力信号ＩＮＢｎａｎｄ１およびＩＮＢｎａｎｄ２によりオフとなる。したがって、第２のノードＮＤ２と負の電源レールＶｎｅｇ間の電気的連結は、遮断される。また、トランジスタＱ５７のゲート端子とソース端子は、実質的に同じレベルを有するので、トランジスタＱ５７はオフとなる。つまり、第１のスイッチング部を介して第１のノードにハイレベルの信号が伝達され、出力信号ＯＵＴｎａｎｄは、ハイレベルとなる。
【００６８】
続いて、２つの入力信号ＩＮｎａｎｄ１およびＩＮｎａｎｄ２がハイレベルである場合、第１のスイッチング部２００および第２のスイッチング部２２０は、オフとなる。したがって、正の電源レールＶｐｏｓから第１のノードＮＤ１までの電気的経路は遮断され、第１のノードＮＤ１から第２のノードＮＤ２までの電気的経路もまた遮断される。２つの反転された入力信号ＩＮＢｎａｎｄ１およびＩＮＢｎａｎｄ２は、ローレベルであるので、能動負荷選択部２４０は、オンとなる。すなわち、第２のノードＮＤ２と負の電源レールＶｎｅｇとの間には、電気的経路が形成される。オン状態の能動負荷選択部２４０により、第２のノードＮＤ２に印加される信号のレベルは、負の電源レールＶｎｅｇと実質的に同一である。また、第２のノードＮＤ２の信号レベルにより、能動負荷であるトランジスタＱ５７は、オンとなり、出力信号ＯＵＴｎａｎｄは、ローレベルとなる。
【００６９】
ここで、図３、図４および図５において、正の電源レールＶｐｏｓおよび負の電源レールＶｎｅｇは、互いに同じものとして示しているが、インバータに使われる電源レール、ＯＲゲートに使われる電源レールおよびＮＡＮＤゲートに使われる電源レールは、互いに異なってもよい。すなわち、それぞれの電源レールは、互い異なるレベルと電源を使用することができる。
【００７０】
図６は、図１に示す走査駆動装置の動作を表すタイミング図である。
【００７１】
図６および図１を参照すると、反転されたクロック信号ＣＬＫＢの第１周期の立ち下がりエッジでハイレベルの開始信号ＩＮは、サンプリングされる。そして、サンプリングされた開始信号ＩＮは、第１のサンプリング部で反転され、ローレベルの出力信号ＯＵＴ１として出力される。反転されたクロック信号ＣＬＫＢの第２周期の立ち下がりエッジで再度サンプリングした時、開始信号ＩＮはローレベルとなっているため、出力信号ＯＵＴ１はハイレベルとなる。すなわち、第１のサンプリング部の出力信号ＯＵＴ１は、第１周期の間ローレベルを維持する。また、出力信号ＯＵＴ１は、第１のＯＲゲートおよび第２のサンプリング部に入力される。
【００７２】
第２のサンプリング部は、クロック信号ＣＬＫの第１周期の立ち下がりエッジでローレベルの信号ＯＵＴ１をサンプリングする。サンプリングされた信号ＯＵＴ１は、第２のサンプリング部で反転され、ハイレベルの出力信号ＯＵＴ２として出力される。クロック信号ＣＬＫの第２周期の立ち下がりエッジで再度サンプリングした時、信号ＯＵＴ１はハイレベルとなっているため、出力信号ＯＵＴ２はローレベルとなる。すなわち、クロック信号ＣＬＫの第１周期から第２周期の間、出力信号ＯＵＴ２はハイレベルを維持する。また、第２のサンプリング部の出力ＯＵＴ２は、第１のＯＲゲート、第１のＮＡＮＤゲートおよび第３のサンプリング部に入力される。
【００７３】
第３のサンプリング部は、反転されたクロック信号ＣＬＫＢの第２周期の立ち下がりエッジでハイレベルの信号ＯＵＴ２をサンプリングする。サンプリングされた信号ＯＵＴ２は、第３のサンプリング部で反転され、ローレベルの出力信号ＯＵＴ３として出力される。反転されたクロック信号ＣＬＫＢの第３周期の立ち下がりエッジで再度サンプリングした時、信号ＯＵＴ２はローレベルとなっているため、出力信号ＯＵＴ３はハイレベルとなる。すなわち、反転されたクロック信号ＣＬＫＢの第２周期の間、第３のサンプリング部の出力信号ＯＵＴ３は、ローレベルを維持する。
【００７４】
第２のサンプリング部の入力信号である第１のサンプリング部の出力信号ＯＵＴ１および第２のサンプリング部の出力信号ＯＵＴ２は、第１のＯＲゲートで論理和演算される。したがって、出力信号ＯＵＴ１と出力信号ＯＵＴ２が双方共にローレベルである場合、すなわち第１周期の前半期には、ローレベルの第１の走査信号ＳＣＡＮ［１］が生成される。また、出力信号ＯＵＴ１と出力信号ＯＵＴ２の少なくとも一方がハイレベルである場合、すなわち第１周期の後半期以降には、ハイレベルの第１の走査信号ＳＣＡＮ［１］が生成される。
【００７５】
また、第３のサンプリング部の入力信号ＯＵＴ２および第３のサンプリング部の出力信号ＯＵＴ３は、第１のＮＡＮＤゲートで論理演算される。したがって、出力信号ＯＵＴ２と出力信号ＯＵＴ３が双方共にハイレベルである場合、すなわち第１周期の後半期には、ローレベルの第２の走査信号ＳＣＡＮ［２］が生成される。また、出力信号ＯＵＴ１と出力信号ＯＵＴ２の少なくとも一方がローレベルである場合、すなわち第１周期の後半期以外には、ハイレベルの第２の走査信号ＳＣＡＮ［２］が生成される。
【００７６】
同様に、第４のサンプリング部の入出力信号およびこれらに対する第２のＯＲゲートにより、第２周期の前半期には、ローレベルの第３の走査信号ＳＣＡＮ［３］が生成され、第２周期の前半期以外の周期には、ハイレベルの第３の走査信号ＳＣＡＮ［３］が生成される。
【００７７】
すなわち、奇数番目の走査信号ＳＣＡＮ［１、３、５、…］は、偶数番目のサンプリング部の入出力信号に対する論理和演算により生成され、偶数番目の走査信号ＳＣＡＮ［２、４、６、…］は、奇数番目サンプリング部の入出力信号に対するＮＡＮＤ演算により生成される。
【００７８】
また、本発明の実施形態は、上記構成に限られず、クロック信号ＣＬＫおよび開始信号ＩＮの印加形態に基づいて、奇数番目の走査信号ＳＣＡＮ［１、３、５、…］をＮＡＮＤ演算により生成し、偶数番目の走査信号ＳＣＡＮ［２、４、６、…］を論理和演算により生成することができる。
【００７９】
また、本発明の実施形態に係るサンプリング部、ＯＲゲートおよびＮＡＮＤゲートは、ＰＭＯＳトランジスタから構成されているが、ＮＭＯＳトランジスタにより構成してもよい。ただし、走査駆動装置を構成するすべてのトランジスタは、同じ導電型を有することが好ましい。また、画素を構成するトランジスタの導電型と同じ導電型を有することがさらに好ましい。
【００８０】
以上説明したように、本発明の実施形態に係る走査駆動装置は、同じ導電型を有するトランジスタから構成され、また、簡単な回路構成を有する。したがって、本発明の実施形態に係る走査駆動装置は、ＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐａｎｅｌ）を用いて画素が形成された基板上に容易に具現することができる。
【００８１】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８２】
例えば、本発明の実施形態に係る走査駆動装置において、構成要素の一部に導電型が異なるトランジスタを用いること等は、当業者が容易に変更し得る程度のことであり、本発明の等価範囲に属するものと理解すべきである。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施形態に係る走査駆動装置を示すブロック図である。
【図２】本発明の実施形態に係る複数のサンプリング部を表す回路図である。
【図３】図２に示すある一つのインバータを表す回路図である。
【図４】図１に示すある一つのＯＲゲートを表す回路図である。
【図５】図１に示すある一つのＮＡＮＤゲートを表す回路図である。
【図６】図１に示す走査駆動装置の動作を表すタイミング図である。
【符号の説明】
【００８４】
１００    第１のサンプリング部
１０５    第１のインバータ
１１０    ＯＲゲート
１２０    第２のサンプリング部
１２５    第２のインバータ
１３０    ＮＡＮＤゲート
１４０    第３のサンプリング部
１４５    第３のインバータ
２００    第１のスイッチング部
２２０    第２のスイッチング部
２４０    能動負荷選択部
２６０    能動負荷
Ｃ        キャパシタ
ＣＬＫ          クロック信号、または、第２のクロック信号
ＣＬＫＢ        反転されたクロック信号、または、第１のクロック信号
ＩＮ            開始信号
ＩＮｏｒ１        第１の入力信号
ＩＮＢｏｒ１      反転された第１の入力信号
ＩＮｏｒ２        第２の入力信号
ＩＮＢｏｒ２      反転された第２の入力信号
ＩＮｎａｎｄ１    第３の入力信号
ＩＮＢｎａｎｄ１  反転された第３の入力信号
ＩＮｎａｎｄ２    第４の入力信号
ＩＮＢｎａｎｄ２  反転された第４の入力信号
Ｎ１      第１のノード
Ｎ２      第２のノード
ＮＤ１    第３のノード
ＮＤ２    第４のノード
Ｑ１      第１のトランジスタ
Ｑ２      第２のトランジスタ
Ｑ３      第３のトランジスタ
Ｑ３１    第４のトランジスタ
Ｑ３２    第５のトランジスタ
Ｑ３３    第６のトランジスタ
Ｑ４１    第７のトランジスタ
Ｑ４２    第８のトランジスタ
Ｑ４３    第９のトランジスタ
Ｑ４４    第１０のトランジスタ
Ｑ４５    第１１のトランジスタ
Ｑ４６    第１２のトランジスタ
Ｑ４７    第１３のトランジスタ
ＳＣＡＮ［１］  第１の走査信号
ＳＣＡＮ［２］  第２の走査信号
Ｖｐｏｓ  正の電源レール
Ｖｎｅｇ  負の電源レール
【図１】
0004446392.tif 000002
【図２】
0004446392.tif 000003
【図３】
0004446392.tif 000004
【図４】
0004446392.tif 000005
【図５】
0004446392.tif 000006
【図６】
0004446392.tif 000007