(57)【特許請求の範囲】
【請求項１】
更新される可能性のある情報を含む不揮発性メモリ（ＭＡ）と、このメモリの制御手段（ＵＴ，ＭＰ）とから成る、不揮発性メモリの摩耗防止を保証する記憶システムであって、
前記不揮発性メモリは、少なくとも一つの領域が空領域（Ｐｏ）となる複数の領域（Ａ，Ｂ，…ｎ）に編成されており、
前記制御手段は、
−第一領域から第二領域への転送手段（Ｔ）、
−第一領域（Ａ）に対する全てのアクセス要求（ＤＡ）を、第一領域の内容が転送された第二領域へのアクセス要求に変換するような、アドレス変換手段、および、
−シフトコマンド手段
を含んでおり、
前記シフトコマンド手段はランダム制御信号によって起動され、
前記制御手段が、第一領域の内容を第二領域に段階的にシフトさせ、前記第二領域は、空領域であるか、又は前回のシフトの際に空にされた領域であり、
該シフトは、シフトコマンド手段が起動されるごとに１領域ずつ行われ、
該シフトは、領域Ａ、Ｂ・・ｎの順で周期的に行われる
ことを特徴とする、記憶システム。
【請求項２】
所定のシフト回数の後に、前記領域のそれぞれの内容が、他の全ての領域のそれぞれに転送されることになることを特徴とする、請求項１に記載の記憶システム。
【請求項３】
所定のシフト回数の後に、前記領域のそれぞれの内容が、開始領域へと転送して戻ってくることになることを特徴とする、請求項１または２に記載の記憶システム。
【請求項４】
前記所定のシフト回数が領域の数に等しいことを特徴とする、請求項２または３に記載の記憶システム。
【請求項５】
変換手段が、プログラム（ＣＡ１）によって実現される論理ユニットであることを特徴とする、請求項１に記載の記憶システム。
【請求項６】
変換手段が、メモリのアドレス指定回路内の論理回路によって実現される物理ユニット（ＣＡ２）であることを特徴とする、請求項１に記載の記憶システム。
【請求項７】
チップカードで構成されることを特徴とする、請求項１に記載の記憶システム。
【請求項８】
更新される可能性のある情報を含む不揮発性メモリ（ＭＡ）における、メモリの摩耗防止を保証する方法であって、前記不揮発性メモリは少なくとも一つの領域が空領域（Ｐｏ）となる複数のデータ保存領域（Ａ，Ｂ，…ｎ）に編成されており、
このメモリの制御手段が、
・前記制御手段が前記メモリの第一領域の内容を第二領域に段階的にシフトする過程であって、
該シフトは、一つの領域に関するシフトがランダムに起動されるものであり、
該シフトは、領域Ａ、Ｂ、・・ｎの順で周期的に行われるものであり、
前記第二領域とは、空領域であるか、又は前回のシフトの際に空にされた領域である、段階的シフト過程、および、
・制御手段に含まれるアドレス変換手段が、前記第一領域から第二領域への移動過程が行われる都度、第一領域への全てのアクセス要求を第二領域へのアクセス要求に変換するアドレス変換過程
を実行することを特徴とする、不揮発性メモリの磨耗防止保証方法。
【請求項９】
前記段階的シフト過程が、新しい空領域の位置決定過程を含んでいることを特徴とする、請求項８に記載の方法。
【請求項１０】
所定のシフト回数の後に、前記保存領域のそれぞれの内容が、他の全ての保存領域のそれぞれに転送されることになる事を特徴とする、請求項８に記載の方法。
【請求項１１】
所定のシフト回数の後に、前記保存領域のそれぞれの内容が、開始領域へと転送して戻ってくることになる事を特徴とする、請求項８に記載の方法。
【請求項１２】
前記所定のシフト回数が領域の数に等しいことを特徴とする、請求項１０または１１に記載の方法。
【請求項１３】
前記不揮発性メモリがチップカードに含まれることを特徴とする、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも一つのメモリと、前記メモリの寿命を延ばすように摩耗防止を備えた前記メモリの制御手段を有する記憶システムに関するものである。
【０００２】
本発明は、かかるメモリの摩耗防止制御法にも関するものである。
【０００３】
本発明は、幾つかのデータが頻繁に更新される可能性のある、一切の不揮発性メモリ又は内容が保存されているメモリに適用される。
【０００４】
本発明は、特にチップカードなどの記憶媒体に適用される。
【背景技術】
【０００５】
ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＦｅＲＡＭタイプのメモリの製造者は、不揮発性メモリの技術のいかんを問わず、メモリを構成するそれぞれのセルに可能な書込み読出しの最大数Ｎが存在することを知っている。
【０００６】
実際、書込みおよび／または読出し数がこの最大数Ｎに達したとき、メモリは摩耗したと見なされる。すなわち、この数を越えると、情報が変質し、さらにはメモリ中に書き込めるデータが喪失する恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、幾つかのデータについて書込み（ＥＰＲＯＭまたはＥＥＰＲＯＭメモリの場合）または読出し（ＦｅＲＡＭメモリの場合）の多数のアクセスを行おうとする不揮発性メモリセルの摩耗を減らすことを目的とする。
【０００８】
従来では、機密と見なされるデータ、すなわち頻繁に更新されるデータを、この目的のために確保されたメモリ内の一部に隔離することで、この問題の解決が試みられていた。
【０００９】
残念ながら、当該区域には疲労が存在するが、それは、常に同一のデータに対して、即ち常に同一のメモリセルに対して実行されるこれらの更新が原因で生じるものである。
【００１０】
新しいデータを連続して書き込む際に、情報の摩耗を分散させる装置を実現するように、確保された部分を２つ又は複数の区域に分割してこの問題の解決が試みられた。これによってその情報専用のメモリセルの摩耗による情報喪失が回避できる。実際には、新しいデータに先行する一つまたは複数のデータが、一つまたは複数の専用区域内に保存される。
【００１１】
しかしながら、今日までに提案されたどの方法も、十分に満足できるものではない。言い換えれば、その解決法もかかるメモリの寿命を有意に延長していない。
【００１２】
本発明の目的は、この問題を解決することである。
【００１３】
本発明のもう一つの目的は、負荷を受けるメモリセルがどれかが初めから分かっていない場合を含めて、メモリの摩耗に解決策をもたらすことである。この様なケースは、翻訳可能プログラム（プログラムは翻訳可能言語のデータで構成されている）をカード内にロードする可能性が提供されることによってますます多くなるだろう。翻訳可能プログラムのロードはユーザー自身が実行するダウンロードであることができる。前記プログラムは、メモリセルの摩耗分散を考慮せずに開発することができる。それは、本発明によるカードのメモリ制御手段によって直接考慮される。
【００１４】
本発明の他の一つの目的は、機密データのスパイ行為に解決法をもたらすことであり、なぜなら後で詳しく見るごとく、これらのデータはメモリ内で移動するからである。
【課題を解決するための手段】
【００１５】
本発明の第一の対象は、更新される可能性のある情報を含む少なくとも一つの不揮発性メモリから成る記憶システムであって、前記メモリの内容の全体または一部をそれぞれメモリの全体または一部上で移動させるのに適したこのメモリの制御手段を有することを主たる特徴とする。
即ち、以下の通りである。
第１に、
更新される可能性のある情報を含む不揮発性メモリ（ＭＡ）と、このメモリの制御手段（ＵＴ，ＭＰ）とから成る、不揮発性メモリの摩耗防止を保証する記憶システムであって、
前記不揮発性メモリは、少なくとも一つの領域が空領域（Ｐｏ）となる複数の領域（Ａ，Ｂ，…ｎ）に編成されており、
前記制御手段は、
−第一領域から第二領域への転送手段（Ｔ）、
−第一領域（Ａ）に対する全てのアクセス要求（ＤＡ）を、第一領域の内容が転送された第二領域へのアクセス要求に変換するような、アドレス変換手段、および、
−シフトコマンド手段
を含んでおり、
前記シフトコマンド手段はランダム制御信号によって起動され、
前記制御手段が、第一領域の内容を第二領域に段階的にシフトさせ、前記第二領域は、空領域であるか、又は前回のシフトの際に空にされた領域であり、
該シフトは、シフトコマンド手段が起動されるごとに１領域ずつ行われ、
該シフトは、領域Ａ、Ｂ・・ｎの順で周期的に行われる
ことを特徴とする、記憶システム。
第２に、
所定のシフト回数の後に、前記領域のそれぞれの内容が、他の全ての領域のそれぞれに転送されることになることを特徴とする、前記第１に記載の記憶システム。
第３に、
所定のシフト回数の後に、前記領域のそれぞれの内容が、開始領域へと転送して戻ってくることになることを特徴とする、前記第１または第２に記載の記憶システム。
第４に、
前記所定のシフト回数が領域の数に等しいことを特徴とする、前記第２または第３に記載の記憶システム。
第５に、
変換手段が、プログラム（ＣＡ１）によって実現される論理ユニットであることを特徴とする、前記第１に記載の記憶システム。
第６に、
変換手段が、メモリのアドレス指定回路内の論理回路によって実現される物理ユニット（ＣＡ２）であることを特徴とする、前記第１に記載の記憶システム。
第７に、
チップカードで構成されることを特徴とする、前記第１に記載の記憶システム。
【００１６】
実際には、このメモリ内にあって、物理アドレスを維持することが不可欠なデータを除けば、メモリの全ての内容が移動する。例えば、本発明による制御手段によって実施されるメカニズムの制御データ（および／または命令）の場合である。これらのデータがこのメモリ内に保存されているとき、これらの全てのデータ（および／または命令）を含むメモリの部分は移動しない。
【００１７】
チップカードの例では、これは、カードのシリアル番号、または論理ロックなどのデータの場合であることもできる。
【００１８】
これら全てのデータが、カードの別のメモリ内にあるときは、制御されたメモリの全ての内容が移動する。
【００１９】
メモリ制御手段は、繰り返して移動を実現するのに適している。
【００２０】
繰り返し実現される移動は、周期的である。
【００２１】
移動手段は以下から成る。
−第一領域から第二領域への転送手段。
−第一領域への全てのアクセス要求を、第一領域の内容が転送された第二領域へのアクセス要求に変換するようなアドレス変換手段。
【００２２】
移動手段は、第一領域の内容を第二領域に段階的にシフトさせる。
【００２３】
本発明の推奨実施態様によれば、メモリは、一つまたは複数のセルを含む領域に編成され、領域の少なくとも一つが空であり、制御手段は、第一領域の内容を第二領域に段階的にシフトさせ、前記第二領域が、空領域であるか、又は前回のシフトの際に空にされた領域である。
【００２４】
第一領域の内容を、空のあるいは空にされた第二領域に段階的にシフトする移動手段は、更にシフトコマンド手段を備えている。
【００２５】
シフトコマンド手段は、クロック信号によって実現される。
【００２６】
シフトコマンド手段は、ランダム・キャラクタのコマンド信号によって実現される。
【００２７】
シフトコマンド手段は、メモリへのアクセス数と所定の閾値を比較するカウント手段を備えている。
【００２８】
転送手段は、当該第一領域の全体の読出しと当該第二領域への書込みプログラムを備えている。
【００２９】
アドレス変換手段は、プログラムによって実現される論理ユニットを備えている。
【００３０】
アドレス変換手段は、メモリのアドレス指定回路内の論理回路によって実現される物理ユニットを備えている。
【００３１】
本発明の特定の用途では、記憶システムはチップカードによって構成される。
【００３２】
本発明のもう一つの対象は、更新される可能性のある情報を含む少なくとも一つの不揮発性メモリの制御方法であって、前記メモリの内容の全体または一部をそれぞれメモリの全体または一部に移動させる過程から成ることを主たる特徴とする。
即ち、以下の通りである。
第８に、
更新される可能性のある情報を含む不揮発性メモリ（ＭＡ）における、メモリの摩耗防止を保証する方法であって、前記不揮発性メモリは少なくとも一つの領域が空領域（Ｐｏ）となる複数のデータ保存領域（Ａ，Ｂ，…ｎ）に編成されており、
このメモリの制御手段が以下の過程を実行することを特徴とする、不揮発性メモリの磨耗防止保証方法。
・前記制御手段が前記メモリの第一領域の内容を第二領域に段階的にシフトする過程であって、
該シフトは、一つの領域に関するシフトがランダムに起動されるものであり、
該シフトは、領域Ａ、Ｂ、・・ｎの順で周期的に行われるものであり、
前記第二領域とは、空領域であるか、又は前回のシフトの際に空にされた領域である、段階的シフト過程、および、
・制御手段に含まれるアドレス変換手段が、前記第一領域から第二領域への移動過程が行われる都度、第一領域への全てのアクセス要求を第二領域へのアクセス要求に変換するアドレス変換過程。
第９に、
前記段階的シフト過程が、新しい空領域の位置決定過程を含んでいることを特徴とする、前記第８に記載の方法。
第１０に、
所定のシフト回数の後に、前記保存領域のそれぞれの内容が、他の全ての保存領域のそれぞれに転送されることになる事を特徴とする、前記第８に記載の方法。
第１１に、
所定のシフト回数の後に、前記保存領域のそれぞれの内容が、開始領域へと転送して戻ってくることになる事を特徴とする、前記第８に記載の方法。
第１２に、
前記所定のシフト回数が領域の数に等しいことを特徴とする、前記第１０または第１１に記載の方法。
第１３に、
前記不揮発性メモリがチップカードに含まれることを特徴とする、前記第８に記載の方法。
【００３３】
一つの推奨実施態様によれば、メモリは複数の領域に編成され、移動過程は領域の内容の転送過程を含んでいる。
【００３４】
有利には、方法は以下の過程を含む。
−前記メモリ内に少なくとも一つの空領域を備え、前記メモリ内に記録される情報は、この空の領域以外のメモリ領域内に記録される。
【００３５】
この実施態様によれば、移動過程は、第一領域の内容を第二領域に段階的にシフトすることによって実現され、前記第二領域は、空領域であるか、前回のシフトの際に空にされた領域である。
【００３６】
段階的シフトは以下の過程を含む。
−新しい空領域の位置決定過程。
【００３７】
移動過程はさらに、第一領域に対する全てのアクセス要求を第一領域の内容が転送された第二領域へのアクセス要求に変換するようなアドレス変換過程を含んでいる。
【００３８】
段階的シフトの過程は、シフトコマンド過程を含んでいる。
【００３９】
シフトコマンドは、クロック信号で実現できる。
【００４０】
シフトコマンドは、ランダム・キャラクタの信号によって実現できる。
【００４１】
もう一つの実施態様によれば、シフトコマンド過程は、前記メモリへのアクセス数のカウントと、このアクセス数と記数について予め定められた閾値との比較を含んでいる。
【００４２】
転送過程は、当該第一領域全体の読出しプログラムと当該第二領域への書込みプログラムによって実現される。
【実施例】
【００４３】
本発明のその他の利点と特徴は、付属の図面を参照して、非制限的な例として挙げられた、下記の説明を読むことによって明らかになるだろう。
−図１は、第一の実施態様による記憶システムの模式図である。
−図２は、第二の実施態様による記憶システムの模式図である。
−図３は、本発明による制御手段が実施するメカニズムを説明するメモリ平面図を模式的に示している。
−図４は、完全にサイクルが終わった後のこのメカニズムを示している。
−図５は、本発明による空領域の位置決定手段を模式的に示している。
【００４４】
つぎに、不揮発性メモリ（または保存されたメモリ）が、更新されるデータを含み、かつチップカード１内に存在するという、特定の応用の枠内で本発明を説明する。
【００４５】
図１と図２はチップカードに考えられる２つの形状を図示している。
【００４６】
図１では、チップカード１は、その一部が更新される可能性のあるデータ（および／または翻訳可能なプログラム）のメモリＭＡだけを含んでいる。前記メモリＭＡの制御手段２はこの場合、チップカード読取り装置内に移される。
【００４７】
図２では、チップカードは、メモリ制御手段２と同時にメモリＭＡ自体を備えている。
【００４８】
この２つの図は従来通りである。市販の中には、メモリしか含んでいないチップカードと、プログラムメモリを備えたマイクロプロセッサ及び所定の一つまたは複数のアプリケーションのためのメモリを含むチップカードがある。
【００４９】
本発明は、したがって、メモリ制御手段がメモリ自体と同じ媒体であろうと、例えば、チップカード読取り装置内に移動されていようとに拘わらす、制御手段を有する一切の記憶システムに応用できる。
【００５０】
図１は、例えば、マイクロプロセッサである処理ユニットＵＴと、このマイクロプロセッサＭＰに組み合わされたプログラムメモリＭＰ（ＲＯＭまたはＰＲＯＭ）によって形成された制御手段をより具体的に示している。このプログラムメモリＭＰは、一般的にアプリケーションプログラムＡＰを備えている。本発明によれば、プログラムメモリは以下に詳述する制御メカニズムを実施することを可能にするプログラムＰも備えている。
【００５１】
したがって、アプリケーションデータのメモリＭＡの制御手段２は、処理ユニットＵＴと、このメモリＭＡの制御メカニズムを実施するのに適したプログラムＰを含んだ少なくとも一つのプログラムメモリＭＰによって構成される。
【００５２】
このため、このプログラムＰは、データ転送サブプログラムＴと、メモリＭＡへのアクセス数ＮＡＤのカウントおよび前記アクセス数ＮＡＤを所定の閾値Ｓと比較するプログラムＣＰＣを含んでいる。
【００５３】
このプログラムＰは、変換プログラムＣＡ１も含むことができ、物理アドレスを、アプリケーションプログラムＡＰによって要求された論理アドレスに変換することが出来る。
【００５４】
これらの変換手段は、実際には、例えば、メモリＭＡのアドレス指定回路Ａ内に含まれたワイヤードロジック回路ＣＡ２によって、メモリＭＡレベルで直接実現することもできる。
【００５５】
実際、既存のシステムの場合には、前述のごとく、プログラムメモリのサブプログラムＣＡ１内の物理アドレス変換メカニズムを用いることを選択することができる。
【００５６】
しかし、新しいシステムと新しいメモリについては、製造段階で、これらの物理アドレス変換を実施するのに適した論理回路ＣＡ２を備えることもできる。
【００５７】
図３，４，および５を用いて、本発明による制御手段によって実現される制御メカニズムを説明する。
【００５８】
王冠形状のメモリ平面図による表現は架空のものであり、数字並べパズルのゲームに類似する使用されるメカニズムを図示するためだけのものである。メモリは、領域Ａ，Ｂ，Ｃ，…ｎに物理的に分割または編成され、これらの領域が例えば、単独のメモリセルによって、あるいは使用されるメモリの技術によるセルの集合によって形成できることだけを考慮する。
【００５９】
例として、ＥＥＰＲＯＭメモリでは、メモリはページと呼ばれる領域に編成され、各ページは数バイトのサイズを有する。
【００６０】
図３の模式図は、２つのメモリ平面図を表し、最初の図は、時間Ｔｏ、すなわちメモリアクセス数ＮＡＤが例えばゼロである瞬間を取ったものであり、第二の図は、時間Ｔ１、すなわちこのアクセス数ＮＡＤ  が所定の閾値Ｓに達した瞬間を取ったものである。
【００６１】
時間Ｔｏでは、領域Ａ，Ｂ，Ｃ，…ｎと空の領域Ｐｏの位置を割り出すことができる。時間Ｔ１では、領域Ａの内容が空の領域Ｐｏに移り、今度は空の領域Ｐｏが時間Ｔｏにおいての領域Ａの物理アドレス内にあることが確認できる。
【００６２】
したがって、このメカニズムによって、空の領域Ｐｏ内に領域Ａの内容をシフトすることが可能になる。新しい領域Ｐｏは、領域Ａの元の場所にある。
【００６３】
したがって、このメカニズムによって、空の領域Ｐｏ内に領域Ａの内容を転送する操作が可能になる。
【００６４】
このメカニズムはさらに、領域Ａ内にあるデータについての論理アドレスへのアクセス要求ＤＡ（読み出しまたは書き込み）をするアプリケーションプログラムＡＰに対して、物理アドレス（要求される論理アドレスに対応する）から、領域Ａ内の前記データの新しい場所に対応する物理アドレスへ変換させることを可能にする。
【００６５】
領域Ａから、空あるいは空にされた領域Ｐｏへの転送実施命令は、アクセス数ＮＡＤカウントサブプログラムが所定の閾値Ｓに達したときに、制御手段すなわちプログラムＰによって出される。
【００６６】
図４は、全てのメモリ領域のシフトを得るために必要な、全てのシフトを実行したときの本発明によるメカニズムを図示している。もし領域の数がｎならば、メモリ制御手段によって実行されたシフトの数はこの数ｎに等しくなり、開始領域と、ついでシフトごとに空にされた領域を用いてメモリの全ての内容が一つの領域から別の領域に転送される。
【００６７】
このようにして、全ての領域が周期的にシフトされる。
【００６８】
例として、もしｎ＝１００領域（あるいはページ）あるならば、制御メカニズムは１００×１００回のシフトを実行して、ページＰ０の元の物理アドレスＡＤ０に対応する開始点に戻る。
【００６９】
図５は、空の領域Ｐｏの場所を割り出すための手段を示している。この位置決定を実現するために、このために確保されたこのメモリＭＡの固定区域内又は制御システムの電気的プログラミング可能メモリ区域内に置くことができる区域Ｚｏを備える。
【００７０】
この区域の長さはｎビット以上であり、ｎは完全なシフトサイクル（全ての領域のシフト）を実施するためのシフト数に対応する。
【００７１】
本発明によるメカニズムは、空の領域Ｐｏが移動される都度、一つのビットを１にすることができる。この区域Ｚｏは、このようにして、空の領域の物理的場所を割り出すことを可能にする。別のカウンタが、シフトの完全なサイクル数のカウントを可能にする。このカウンタＣＰは、例えば、プログラムＰによって実現することができる。
【００７２】
したがって、（老化現象のために）アクセス数が限定された一切のメモリについて、前記メモリを使用するアプリケーションプログラムは、前述のメカニズムを実施する制御手段のおかげで、リスクなしに、所望の全てのアクセスを行うことができる。
【００７３】
このメカニズムは最も頻繁に変更される（または読み出される）メモリ領域のデータが必ずしも同じ領域内に位置付けられず、一つの領域から別の領域に移動するようにし、しかもそれを全ての領域について、それらの領域を識別する必要なしに実施できるようにする。
【００７４】
ある瞬間において、ある領域のデータは例えばメモリの初めにあり、次第に終わりの方にスライドし、また初めに戻る。
【００７５】
アプリケーションプログラムは、アクセスしようとするデータの物理的場所が変わったことを意識せずに読出し／書込みアクセスを行う。
【００７６】
例として、本発明のメカニズムが無ければ、もしアプリケーションプログラムが一つのメモリセルにだけアクセス要求を出し、また例えば、Ｎ＝１，０００，０００回そこにアクセスするならば、Ｎ回目にセルが破壊され、メモリがもう使えなくなる。
【００７７】
このメカニズムのおかげで、プログラムは例えば、情報に１，０００，０００回アクセスするが、この情報は例えば、１００のセルに次々と移動して、それぞれのセルが負荷を受けるのは１０，０００回になる。
【００７８】
カードの寿命の間に定期的に更新の必要があるデータが保存される領域（セル）は、アプリケーションプログラムによって他の領域よりも強い負荷を受ける。
【００７９】
したがって、本発明はかかるプログラムが、更新するデータに対して、同一のセルまたは同一の領域にいつも負荷をかけないようにすることを可能にする。前記プログラムは、このデータについて、メモリセルの別の集合に負荷をかけ、ついでまた別のセルの集合、云々に負荷をかけることになる。このデータの更新によって生じた摩耗は、結果として、セルまたは領域の複数の集合の上に分散される。
【００８０】
この負荷の分散を得るために用いられる制御手段は、アプリケーションプログラムに対して完全な透明性を得ることを可能にする。
【００８１】
アプリケーションプログラムは、そのアクセス命令（読出しまたは書込みコマンド）を論理アドレスに出し、制御手段がこれらのコマンドを受信し、データが別の物理アドレスに転送されない限り、物理アドレスと要求された論理アドレスの間の通信が従来通り実施される。
【００８２】
制御手段はシフトが行われる都度、すなわちこのデータがある領域の内容が別の領域に転送されたとき、前記データの物理アドレスの変換を実行する。
【図面の簡単な説明】
【００８３】
【図１】第一の実施態様による記憶システムの模式図である。
【図２】第二の実施態様による記憶システムの模式図である。
【図３】本発明による制御手段が実施するメカニズムを説明するメモリ平面図を模式的に示している。
【図４】完全にサイクルが終わった後のこのメカニズムを示している。
【図５】本発明による空領域の位置決定手段を模式的に示している。
【符号の説明】
【００８４】
１      チップカード
２      メモリ制御手段
【図１】
0004604144.tif 000002
【図２】
0004604144.tif 000003
【図３】
0004604144.tif 000004
【図４】
0004604144.tif 000005
【図５】
0004604144.tif 000006