(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成された複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたＩＣと、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第１導電層と、少なくとも前記第１導電層上に形成された第２導電層とを有し、前記第１導電層と前記第２導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第１導電層は他方の前記配線側へ延在する複数の第１抵抗体を有すると共に、前記他方の前記配線の前記第２導電層は前記一方の前記配線側へ延在する第２抵抗体を有し、前記複数の第１抵抗体の各々は、前記第２抵抗体と接続されてなることを特徴とする電気光学装置。
【請求項２】
前記複数の第１抵抗体の各々と前記第２抵抗体とが接続されてなる抵抗体は、前記一対の前記配線を通じて前記ＩＣへ伝送される信号の歪みを除去する終端抵抗体であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記複数の第１抵抗体は、それぞれの配線幅が異なることを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記複数の第１抵抗体は、配線長の異なる複数の経路を形成してなることを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記第２抵抗体の面積は、前記複数の第１の抵抗体と前記第２の抵抗体が配置された全面積の過半数を占めていることを特徴とする請求項１に記載の電気光学装置。
【請求項６】
電気光学装置の製造方法であって、基板上に複数の配線を形成する工程と、前記基板上に、前記複数の配線と電気的に接続されたＩＣを実装する工程と、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第１導電層と、少なくとも前記第１導電層上に形成された第２導電層とを有し、前記第１導電層と前記第２導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第１導電層は他方の前記配線側へ延在する複数の第１抵抗体を有すると共に、前記他方の前記配線の前記第２導電層は前記一方の前記配線側へ延在する第２抵抗体を有し、前記複数の第１抵抗体の各々と、前記第２抵抗体とを接続し、さらに前記複数の第１抵抗体のうち少なくとも１つ以上を切断する工程を備えることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。かかる電気光学装置の一例としての液晶装置は、例えば、複数の信号電極等を有する基板と、複数の走査電極等を有する対向基板との間に液晶が封入されて構成される。
【０００３】
このような液晶装置において、ガラス基板表面に酸化インジウム錫（ＩＴＯ）層からなる抵抗体パターンを配設し、そのガラス基板表面上で抵抗値のトリミングがパターン等の削減等によって容易に行え、出力のばらつきのない高精度の輝度表示を行うことのできる液晶装置が知られている（例えば、特許文献１を参照）。
【０００４】
【特許文献１】実開平６−３６０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の液晶装置では、一般的にシート抵抗値の大きなＩＴＯ層からなる抵抗体パターンを削除等することにより、抵抗値のトリミングするようにしているため、当該抵抗値の大きさを微調整するにはある程度限界がある。
【０００６】
本発明は、以上の点に鑑みてなされたものであり、トリミングの実施が容易で、抵抗値の更なる微調整の実施可能な終端抵抗体を有する電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の１つの観点では、電気光学装置は、基板と、前記基板上に形成された複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたＩＣと、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第１導電層と、少なくとも前記第１導電層上に形成された第２導電層とを有し、前記第１導電層と前記第２導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第１導電層は他方の前記配線側へ延在する複数の第１抵抗体を有すると共に、前記他方の前記配線の前記第２導電層は前記一方の前記配線側へ延在する第２抵抗体を有し、前記複数の第１抵抗体の各々は、前記前記第２抵抗体と接続されてなる。
【０００８】
上記の電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成された複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバＩＣなどのＩＣと、を備えて構成される。
【０００９】
好適な例では、前記第１導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第２導電層は金属酸化物であるのが好ましい。前記金属単体はＡｌ又はＣｒであるのが好ましい。また、前記金属化合物はＡｌＭｏであるのが好ましい。また、金属酸化物はＩＴＯ又はＩＺＯであるのが好ましい。
【００１０】
また、この電気光学装置において、複数の配線のうち少なくとも一対の配線は、基板上に形成された第１導電層と、少なくとも第１導電層上に形成された第２導電層とを有し、その少なくとも一対の配線は２層構造をなしている。また、第１導電層と第２導電層は抵抗値が各々異なっている。また、一対の配線のうち、一方の配線の第１導電層は他方の配線側へ延在する複数の第１抵抗体を有すると共に、他方の配線の第２導電層は一方の配線側へ延在する第２抵抗体を有している。
【００１１】
特に、この電気光学装置において、複数の第１抵抗体の各々は、第２抵抗体と接続されてなる。つまり、この電気光学装置では、抵抗値の異なる２種類の導電層、即ち、第１導電層と第２導電層を用いて抵抗体を作製することができる。即ち、前記複数の第１抵抗体の各々と前記第２抵抗体とが接続されてなる抵抗体を、前記一対の前記配線を通じて前記ＩＣへ伝送される信号の歪みを除去する終端抵抗体とすることができる。これにより、例えば差動伝送方式によって一対の配線を通じてＩＣ側に差動信号を出力したときに、その抵抗体を、一対の前記配線を通じてＩＣへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、当該終端抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、当該終端抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために当該終端抵抗体の抵抗値を増加させる必要がある場合に、第１抵抗体の各々の少なくとも１つ以上の抵抗体を切断若しくは除去等することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。
【００１２】
なお、「複数の第１抵抗体」は、実施例中、図５における第１部分２１ａ及び第２部分２１ｂを含む第１導電層２１、並びに、図６における第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉを含む第１導電層２１、並びに、図７における第１部分２１ｋａ、第２部分２１ｋｂ及び第３部分２１ｋｃを含む第１導電層２１、並びに、図８における第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ、第７部分２１Ｌｇ及び第９部分２１Ｌｋと、さらに、複数の開口２１Ｌｉを有し且つ矩形状の形状をなす第８部分２１Ｌｈとを含む第１導電層２１、並びに、図１０における第１部分２１ｍａ、第２部分２１ｍｂ、第３部分２１ｍｃ、第４部分２１ｍｄ及び第５部分２１ｍｅを含む第１導電層２１、に夫々対応している。一方、「第２抵抗体」は、実施例中、図５における第２導電層２０ａ、並びに、図６における第２導電層２０ｃ、並びに、図７における第２導電層２０ｄ、並びに、図８における第２導電層２０ｅ、に夫々対応している。
【００１３】
好適な例では、前記一対の前記配線の一端側は前記ＩＣに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板（ＦＰＣ）に接続されている。また、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、ＦＰＣ側から一対の配線を介してＩＣ側へ差動信号などを出力することが可能となる。また、上記のようにトリミングを実施して高精度の終端抵抗体を一対の配線の間に設けることにより、ＦＰＣ側から一対の配線を介してＩＣ側へ適正な差動信号を確実に出力することが可能となる。
【００１４】
好適な例では、前記複数の第１抵抗体は、それぞれの配線幅が異なるのが好ましい。また、好適な例では、前記複数の第１の抵抗体は、配線長の異なる複数の経路を形成しているのが好ましい。
【００１５】
特に、第１導電層は、ＣｒやＡｌなどの金属単体又はＡｌＭｏなどの金属化合物により形成されているのが好ましく、また、第２導電層は、ＩＴＯやＩＺＯなどの金属酸化物により形成されているのが好ましい。また、前記第２抵抗体の面積は、前記複数の第１抵抗体と前記第２抵抗体が配置された全面積の過半数を占めているのが好ましい。
【００１６】
本発明の他の観点では、電気光学装置は、基板と、前記基板上に形成され、金属単体、金属化合物、又はシート抵抗値の異なる第１導電層及び第２導電層よりなる複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたＩＣと、を備え、前記基板上において、前記複数の配線のうち少なくとも一対の前記配線の間には、前記少なくとも一対の前記配線と接続され且つ同一の材料により形成された抵抗体が設けられている。
【００１７】
上記の電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成され、金属単体、金属化合物、又はシート抵抗値の異なる第１導電層及び第２導電層よりなる複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバＩＣなどのＩＣと、を備えて構成される。
【００１８】
好適な例では、前記第１導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第２導電層は金属酸化物であるのが好ましい。また、前記金属単体はＡｌ又はＣｒであるのが好ましい。また、前記金属化合物はＡｌＭｏであるのが好ましい。また、金属酸化物はＩＴＯ又はＩＺＯであるのが好ましい。
【００１９】
特に、この電気光学装置では、絶縁性を有する基板上において、複数の配線のうち少なくとも一対の配線の間には、当該少なくとも一対の配線と接続され且つ同一の材料により形成された抵抗体が設けられている。ここで、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、例えば差動伝送方式によって一対の配線を通じてＩＣ側に差動信号を出力したときに、その抵抗体を、一対の前記配線を通じてＩＣへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、その抵抗体のトリミングを容易に実施することができる。ここで、「トリミング」とは、レーザーやエッチング技術などを用いて抵抗体の所定部分を切断若しくは除去等することにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することをいう（以下、同様）。これにより、容易に高精度な抵抗体（終端抵抗体）を得ることができる。
【００２０】
好適な例では、前記一対の前記配線の一端側は前記ＩＣに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板（ＦＰＣ）に接続されている。これにより、ＦＰＣ側から一対の配線を介してＩＣ側へ差動信号などを出力することが可能となる。また、トリミングを実施して高精度の抵抗体（終端抵抗体）を一対の配線の間に設けることにより、ＦＰＣ側から一対の配線を介してＩＣ側へ適正な差動信号を確実に出力することが可能となる。
【００２１】
また、抵抗体は、金属単体、金属化合物又はシート抵抗値の異なる第１導電層及び第２導電層よりなる一対の配線と同一の材料により形成されている。好適な例では、前記一対の前記配線は、前記抵抗体と一体的に形成されており、前記抵抗体を形成する層は、前記一対の前記配線のうち、一方の前記配線から延在しているのが好ましい。また、前記一対の配線の各々は、前記第１導電層と前記第２導電層との積層構造を有するのが好ましい。これにより、この電気光学装置の製造時に、抵抗体を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の抵抗体（終端抵抗体）を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
【００２２】
上記の電気光学装置の一つの態様では、前記抵抗体は、前記ＩＣの近傍位置に設けられている。これにより、一対の配線の配線抵抗の影響を受け難くすることができ、ＦＰＣ側からの適正な差動信号をＩＣへ出力することができる。
【００２３】
上記の電気光学装置の他の態様では、前記抵抗体は、前記ＩＣを異方性導電膜を介して前記基板上に実装したときに、前記ＩＣの外形辺より外側へ露出した前記異方性導電膜と接触しない位置に設けられている。これにより、ＩＣを異方性導電膜（ＡＣＦ）を介して基板上に実装したときに、その異方性導電膜がＩＣの外形辺より外側へ露出したような場合でも、この電気光学装置の駆動時に抵抗体と異方性導電膜とが短絡するのを確実に防止できる。
【００２４】
ここで、一般的に、ＩＴＯのシート抵抗値は約５０Ω±３０％／□であり、ＩＺＯのシート抵抗値は約３７Ω／□であり、Ｃｒのシート抵抗値は約１．３Ω±０．４％であり、Ａｌのシート抵抗値は約０．２４Ω／□であり、ＡｌＭｏのシート抵抗値は約０．３６Ω／□である。
【００２５】
これにより、例えば、シート抵抗値の大きな、他方の配線の第２導電層の要素である第２抵抗体で、抵抗体の全体の抵抗値を概ね設定しておくことができる。一方、シート抵抗値の小さな、一方の配線の第１導電層の要素である、配線幅の異なる第１抵抗体の各々のうち少なくとも１つ以上をトリミングすることにより、或いは、配線長の異なる第１抵抗体の複数の経路の任意の部分をトリミングすることにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することができる。その結果、容易に高精度の抵抗体を得ることができる。
【００２６】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００２７】
本発明の他の観点では、電気光学装置の製造方法は、基板上に複数の配線を形成する工程と、前記基板上に、前記複数の配線と電気的に接続されたＩＣを実装する工程と、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第１導電層と、少なくとも前記第１導電層上に形成された第２導電層とを有し、前記第１導電層と前記第２導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第１導電層は他方の前記配線側へ延在する複数の第１抵抗体を有すると共に、前記他方の前記配線の前記第２導電層は前記一方の前記配線側へ延在する第２抵抗体を有し、前記複数の第１抵抗体の各々を、前記第２抵抗体と接続し、さらに前記複数の第１抵抗体のうち少なくとも１つ以上を切断する工程を備える。
【００２８】
上記の電気光学装置の製造方法では、初めの工程により、絶縁性を有する基板上に複数の配線が形成される。次の工程により、基板上に、複数の配線と電気的に接続されたＩＣが実装される。次の工程により、下記の構成において、必要に応じて、その構成のうち複数の第１抵抗体のうち少なくとも１つ以上が切断される。当該構成は次の通りである。即ち、複数の配線のうち少なくとも一対の配線は、基板上に形成された第１導電層と、少なくとも第１導電層上に形成された第２導電層とを有し、その少なくとも一対の配線は２層構造をなしており、また、第１導電層と第２導電層は抵抗値が各々異なっており、さらに、一対の配線のうち、一方の配線の第１導電層は他方の配線側へ延在する複数の第１抵抗体を有すると共に、他方の配線の第２導電層は一方の配線側へ延在する第２抵抗体を有し、複数の第１抵抗体の各々を、第２抵抗体を接続する。
【００２９】
好適な例では、前記第１導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第２導電層は金属酸化物であるのが好ましい。前記金属単体はＡｌ又はＣｒであるのが好ましい。また、前記金属化合物はＡｌＭｏであるのが好ましい。また、金属酸化物はＩＴＯ又はＩＺＯであるのが好ましい。
【００３０】
このため、この電気光学装置の品質検査時において、複数の第１抵抗体の各々と第２抵抗体とが接続されてなる抵抗体（終端抵抗体）の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から差動伝送方式に基づいて適正な差動信号を受信できず、このために当該終端抵抗体の抵抗値を増加させる必要がある場合に、複数の第１抵抗体のうち少なくとも１つ以上を切断する工程において、第１抵抗体の各々の少なくとも１つ以上を切断することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。
【００３１】
本発明の実施形態に係る１つの観点では、電気光学装置は、絶縁性を有する基板と、前記基板上に形成された複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたＩＣと、を備え、前記基板上において、前記複数の配線のうち少なくとも一対の前記配線の間には、前記少なくとも一対の前記配線と接続された抵抗体が設けられ、前記抵抗体は、配線幅若しくは配線長の異なる複数の経路を有する抵抗体、又は配線幅及び配線長の両方が異なる複数の経路を有する抵抗体を備える。
【００３２】
実施形態に係る上記の電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成された複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバＩＣなどのＩＣと、を備えて構成される。
【００３３】
ここで、実施形態に係る前記一対の前記配線の一端側は前記ＩＣに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板（ＦＰＣ）に接続されているのが好ましい。また、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、例えば、差動伝送方式によって、ＦＰＣ側から一対の配線を通じてＩＣ側に差動信号を出力することができる。
【００３４】
特に、この実施形態に係る電気光学装置では、絶縁性を有する基板上において、複数の配線のうち少なくとも一対の配線の間には、当該少なくとも一対の配線と接続された抵抗体が設けられ、その抵抗体は、配線幅若しくは配線長の異なる複数の経路を有する抵抗体、又は配線幅及び配線長の両方が異なる複数の経路を有する抵抗体を備えている。このため、その複数の抵抗体を、一対の配線を通じて、ＩＣへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、その抵抗体のトリミングを容易に実施することができる。ここで、「トリミング」とは、レーザーやエッチング技術などを用いて抵抗体の所定部分を切断若しくは除去等することにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することをいう（以下、同様）。これにより、容易に高精度な抵抗体（終端抵抗体）を得ることができる。
【００３５】
また、トリミングを実施して高精度の抵抗体（終端抵抗体）を一対の配線の間に設けることにより、ＦＰＣ側から一対の配線を介してＩＣ側へ適正な差動信号を確実に出力することが可能となる。
【００３６】
実施形態に係る上記の電気光学装置の一つの態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成された第１抵抗体と、他方の前記配線と一体的に形成され、前記第１抵抗体に接続されてなる第２抵抗体とを含み、前記第１抵抗体は、分岐して前記一方の配線と前記第２抵抗体との間の所定の２点間を結ぶ他の経路を備える。
【００３７】
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成された第１抵抗体と、他方の配線と一体的に形成され、第１抵抗体に接続されてなる第２抵抗体とを含んでいる。そして、第１抵抗体は、分岐して一方の配線と２抵抗体との間の所定の２点間を結ぶ他の経路を備えている。このため、品質検査時において、抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、第１抵抗体の前記他の経路の少なくとも一部を切断（トリミング）することにより、高精度の抵抗体（終端抵抗体）を得ることができる。この場合、終端抵抗体は、第１抵抗体の少なくとも一部が切断された構成を有する。
【００３８】
実施形態に係る上記の電気光学装置の他の態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成された第１抵抗体と、他方の前記配線と一体的に形成され、前記第１抵抗体に接続されてなる第２抵抗体とを含み、前記第１抵抗体は、前記一方の配線から延びる複数の抵抗体と、当該複数の抵抗体及び前記第２抵抗体に接続されてなるとともに、前記複数の抵抗体の間に対応する位置に開口を備える抵抗体と、を備える。
【００３９】
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成された第１抵抗体と、他方の配線と一体的に形成され、第１抵抗体に接続されてなる第２抵抗体とを含んでいる。そして、第１抵抗体は、一方の配線から延びる複数の抵抗体と、当該複数の抵抗体及び第２抵抗体に接続されてなるとともに、複数の抵抗体の間に対応する位置に開口を備える抵抗体と、を備えている。このため、品質検査時において、抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、第１抵抗体の、複数の抵抗体及び開口を備える抵抗体の少なくとも一部を切断（トリミング）することにより、高精度の抵抗体（終端抵抗体）を得ることができる。この場合、終端抵抗体は、複数の抵抗体及び開口を備える抵抗体の少なくとも一部が切断された構成を有する。
【００４０】
実施形態に係る上記の電気光学装置の他の態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成されてなるとともに、蛇行して複数箇所で前記一方の配線と接続されてなる。
【００４１】
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成されてなるとともに、蛇行して複数箇所で一方の配線と接続されている。このため、品質検査時において、抵抗体の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、当該抵抗体の少なくとも一部を切断（トリミング）することにより、高精度の抵抗体（終端抵抗体）を得ることができる。この場合、終端抵抗体は、当該抵抗体の少なくとも一部が切断された構成を有する。
【００４２】
実施形態に係る上記の電気光学装置の一つの態様では、前記抵抗体は、前記ＩＣの近傍位置に設けられている。これにより、一対の配線の配線抵抗の影響を受け難くすることができ、ＦＰＣ側からの適正な差動信号をＩＣへ出力することができる。
【００４３】
実施形態に係る上記の電気光学装置の他の態様では、前記抵抗体は、前記ＩＣを異方性導電膜を介して前記基板上に実装したときに、前記ＩＣの外形辺より外側へ露出した前記異方性導電膜と接触しない位置に設けられている。これにより、ＩＣを異方性導電膜（ＡＣＦ）を介して基板上に実装したときに、その異方性導電膜がＩＣの外形辺より外側へ露出したような場合でも、この電気光学装置の駆動時に抵抗体と異方性導電膜とが短絡するのを確実に防止できる。
【００４４】
また、実施形態に係る上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００４５】
実施形態に係る本発明の他の観点では、電気光学装置の製造方法は、絶縁性を有する基板上に、配線幅若しくは配線長の異なる複数の抵抗体、又は配線幅及び配線長の両方が異なる複数の抵抗体を含む複数の配線を形成する配線形成工程と、前記基板上に、前記複数の配線と電気的に接続されたＩＣを実装するＩＣ実装工程と、を備え、前記配線形成工程は、前記複数の抵抗体を前記複数の配線のうち少なくとも一対の前記配線の間に且つ当該一対の前記配線と一体的に形成し、さらに前記複数の抵抗体のうち少なくとも１つ以上の前記抵抗体を切断する切断工程を備える。
【００４６】
実施形態に係る上記の電気光学装置の製造方法では、初めの配線形成工程は、絶縁性を有する基板上に、配線幅若しくは配線長の異なる複数の抵抗体、又は配線幅及び配線長の両方が異なる複数の抵抗体を含む複数の配線を形成する。この配線形成工程は、その複数の抵抗体を、複数の配線のうち少なくとも一対の配線の間に且つ当該一対の前記配線と一体的に形成する。これにより、複数の抵抗体を終端抵抗体として機能させることができる。
【００４７】
次工程としてのＩＣ実装工程は、基板上に、複数の配線と電気的に接続されたＩＣを実装する。これにより、差動伝送方式に基づきＩＣを介して一対の配線に差動信号を出力することが可能となる。
【００４８】
特に、この実施形態に係る電気光学装置の製造方法では、上記の工程の他に、さらに複数の抵抗体のうち少なくとも１つ以上の抵抗体を切断する切断工程を備えている。
【００４９】
このため、この実施形態に係る電気光学装置の品質検査時において、複数の抵抗体（終端抵抗体）の抵抗値が小さく、ＩＣが一対の配線を介してＦＰＣ側から差動伝送方式に基づいて適正な差動信号を受信できず、このために終端抵抗体の抵抗値を増加させる必要がある場合に、その切断工程において、少なくとも１つ以上の抵抗体を切断することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。
【発明を実施するための最良の形態】
【００５０】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。
【００５１】
［第１実施形態］
（液晶装置の構成）
まず、本発明の第１実施形態に係る液晶装置の構成について説明する。図１は、本発明の第１実施形態に係る液晶装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶装置１００の電極及び配線の構成を平面図として示している。ここに、第１実施形態に係る液晶装置１００は、ＴＦＤ（Thin Film Diode）素子を用いたアクティブマトリクス駆動方式であって、透過型の液晶装置である。図２は、図１の液晶装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００５２】
まず、図２を参照して、液晶装置１００の断面構成について説明し、その後、液晶装置１００の電極及び配線の構成について説明する。
【００５３】
図２において、液晶装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。この枠状のシール材３には、複数の金属粒子などの導通部材７が混入されている。
【００５４】
下側基板１はガラスなどの絶縁性を有する材料により形成さている。下側基板１の内面上には、サブ画素領域ＳＧ毎に、ＴＦＤ素子２７及びＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明性を有する導電材料（金属酸化物）からなる画素電極１０が形成されている。また、下側基板１の内面上であって且つ相隣接する画素電極１０の間には、Ｃｒ（クロム）若しくはＡｌ（アルミニウム）などの金属単体、或いはＡｌＭｏ（アルミニウムモリブデン）などの金属化合物などからなるデータ線３２が形成されている。各データ線３２は、対応する各ＴＦＤ素子２７と電気的に接続されていると共に、各ＴＦＤ素子２７は、対応する各画素電極１０に電気的に接続されている。
【００５５】
ＴＦＤ素子２７は、破線領域に拡大して示すように、第１のＴＦＤ素子２７ａ及び第２のＴＦＤ素子２７ｂを有して構成される。第１のＴＦＤ素子２７ａ及び第２のＴＦＤ素子２７ｂは、タンタルを主成分とするＴａＷ（タンタルタングステン）などからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成され、Ｔａ２Ｏ５（酸化タンタル）などからなる絶縁膜３２３と、この表面に形成されて相互に離間する第２金属膜３１６、３３６とを有する。このうち、第２金属膜３１６、３３６は、Ｃｒ若しくはＡｌなどの金属単体、或いはＡｌＭｏなどの金属化合物などの同一導電材料をパターニングしたものであり、前者の第２金属膜３１６は、データ線３２からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、画素電極１０に接続するために用いられる。
【００５６】
ここで、ＴＦＤ素子２７のうち、第１のＴＦＤ素子２７ａは、データ線３２の側からみると順番に、第２金属膜３１６、絶縁膜３２３、第１金属膜３２２となって、金属、絶縁体、金属の積層構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２７ｂは、データ線３２の側からみると順番に、第１金属膜３２２、絶縁膜３２３、第２金属膜３３６となって、第１のＴＦＤ素子２７ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２７ｂの電流−電圧特性は、第１のＴＦＤ素子２７ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２７は、２つのＴＦＤ素子を互いに逆向きに直列接続した形となるため、１つのＴＦＤ素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００５７】
また、下側基板２の内面上の左右周縁部には、引き回し配線３１が形成されている。引き回し配線３１の終端部はシール材３内まで延在しており、当該終端部はシール材３内の導通部材７と電気的に接続されている。
【００５８】
一方、上側基板２は、下側基板１と同様の材料により形成されている。上側基板２の内面上には、サブ画素領域ＳＧ毎にＲ（赤）、Ｇ（緑）、Ｂ（青）の三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素領域Ｇは、Ｒ、Ｇ、Ｂのサブ画素領域ＳＧから構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。上側基板２の内面上であって且つ各着色層６を区画する位置には、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。上側基板２の一部、着色層６及び黒色遮光層ＢＭの内面上には、画素電極１０と同一の材料よりなる走査電極８が形成されている。走査電極８の一端側はシール材３内まで延在しており、そのシール材３内の導通部材７と電気的に接続されている。このため、上側基板２の走査電極８と、下側基板１に形成された引き回し配線３１とは、シール材３内に混入された導通部材７を介して上下導通している。
【００５９】
下側基板１の外面上には偏光板１１が配置されている一方、上側基板２の外面上には偏光板１２が配置されている。また、偏光板１１の下側には、照明装置としてのバックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００６０】
さて、第１実施形態の液晶装置１００において透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行する。即ち、バックライト１５から出射された照明光は、画素電極１０、液晶層４及び着色層６などを通過して所定の色相及び明るさを呈し、観察者に至る。こうして、所望のカラー表示画像が観察者により視認される。
【００６１】
（電極及び配線構成）
次に、図１、図３及び図４を参照して、本発明の第１実施形態に係る素子基板９１及びカラーフィルタ基板９２の電極及び配線の構成について説明する。
【００６２】
図３は、素子基板９１を正面方向（即ち、図２における上方）から観察したときの素子基板９１の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９２を正面方向（即ち、図２における下方）から観察したときのカラーフィルタ基板９２の電極の構成を平面図として示す。なお、図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。また、図３において、素子基板９１の張り出し領域３６側の辺９１ａから反対側の辺９１ｃへ向かう方向をＹ方向とし、辺９１ｄから辺９１ｂへ向かう方向をＸ方向とする。
【００６３】
図１において、素子基板９１の画素電極１０と、カラーフィルタ基板９２の走査電極８との交差する領域が表示の最小単位であるサブ画素領域ＳＧを構成する。そして、このサブ画素領域ＳＧが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１及び図３において、液晶装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００６４】
まず、素子基板９１の電極及び配線の構成について説明する。素子基板９１は、複数のデータ線３２、ＴＦＤ素子２７、画素電極１０、複数の引き回し配線３１、ドライバＩＣ３３、複数の外部接続用配線３５、及びＦＰＣ（Flexible Printed Circuit）４０を備えている。
【００６５】
複数のデータ線３２は、ドライバＩＣ３３が実装される張り出し領域３６から有効表示領域Ｖにかけて延在するように形成されている。各データ線３２は一定の間隔をおいて形成されており、各データ線３２は各ＴＦＤ素子２７に電気的に接続されている。また、各ＴＦＤ素子２７は、対応する各画素電極１０に電気的に接続されている。このため、各データ線３２は、各ＴＦＤ素子２７を介して各画素電極１０に電気的に接続されている。
【００６６】
複数の引き回し配線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＹ方向に延在するように形成されている。各折れ曲がり部分３１ｂは、対応する各本線部分３１ａの一端から辺９１ｄ側及び辺９１ｂ側に位置するシール材３内まで延在するように形成されている。そして、各折れ曲がり部分３１ｂの終端部は、シール材３内において導通部材７に電気的に接続されている。
【００６７】
ドライバＩＣ３３及び外部接続用配線３５は、素子基板９１の辺９１ａ側に設けられた張り出し領域３６上に実装されている。
【００６８】
ドライバＩＣ３３の入力側はＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、外部接続用配線３５の一端側に電気的に接続されている一方、ドライバＩＣ３３の出力側は、ＡＣＦを介して、複数のデータ線３２及び走査電極８の一端側に電気的に接続されている。また、ドライバＩＣ３３は、図５に示すように、レシーバ３３ａを有しており、そのレシーバ３３ａは、ＦＰＣ４０側から差動伝送方式によって伝送される差動信号を一対の外部接続用配線３５ａ及び３５ｂを介して受信する。ここで、差動伝送方式とは、１つの信号からプラス信号及びその反転信号としてのマイナス信号の２相の信号を発生し、２本の信号線を対に用いて伝送する方式である。この方式を採用することにより、低振幅で且つ高速にデータ伝送をすることができるという利点があり、例えば５０ＭＨｚ以上の高速伝送が可能である。
【００６９】
ＦＰＣ４０は、図示しない複数の入出力用の配線を有している。その入力用の各配線は、例えば携帯電話や情報端末などの電子機器に電気的に接続されている一方、その出力用の各配線は、複数の外部接続用配線３５の他端側にＡＣＦを介して電気的に接続されている。
【００７０】
以上の電極及び配線構造を有する素子基板９１では、電子機器側からＦＰＣ４０、ドライバＩＣ３３等を介して、複数のデータ線３２にデータ信号が、また、複数の走査電極８に走査信号が夫々出力される。
【００７１】
次に、カラーフィルタ基板９２の電極の構成について説明する。図４に示すように、カラーフィルタ基板９２は複数の走査電極８を有する。各走査電極８は、ストライプ状の形状をなし、適宜の間隔をおいてＸ方向に延在するように形成されている。各走査電極８の左端部或いは右端部は、図１及び図４に示すように、シール材３内まで延在しており、導通部材７と電気的に接続されている。
【００７２】
以上に述べた、素子基板９１とカラーフィルタ基板９２とがシール材３を介して貼り合わされた状態が図１に示されている。図示のように、カラーフィルタ基板９２の各走査電極８は、素子基板９１の各データ線３２に対して直交しており、且つ、Ｘ方向に列をなす複数の画素電極１０と平面的に重なり合っている。このように、走査電極８と画素電極１０とが重なり合う領域が１つのサブ画素領域ＳＧを構成する。
【００７３】
また、素子基板９１の引き回し配線３１と、カラーフィルタ基板９２の走査電極８とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その引き回し配線３１と走査電極８とは、シール材３内の導通部材７を介して上下導通している。つまり、素子基板９１の各引き回し配線３１と、カラーフィルタ基板９２の各走査電極８との導通は、図示のように左辺側と右辺側との間で交互に実現されている。このため、カラーフィルタ基板９２の走査電極８は、素子基板９１の引き回し配線３１を介してドライバＩＣ３３に電気的に接続されている。
【００７４】
（外部接続用配線の構造）
本発明の特徴をなす外部接続用配線３５の構造を具体的に説明するのに先立ち、まず、本発明の概要について説明する。
【００７５】
一般的に、差動伝送方式によってデータ伝送を行う場合には、差動信号の波形歪みの発生を防止するため、その差動信号が入力される２本の信号線の間に終端抵抗体が設けられる。この点、本発明の第１実施形態に係る液晶装置１００も、上記のように、差動伝送方式によって、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａに低振幅で且つ高速の差動信号が入力されるので、当該一対の外部接続用配線３５ａ及び３５ｂの間には終端抵抗体を設ける必要がある。
【００７６】
ここで、終端抵抗体を設ける方法としては、例えば、ドライバＩＣ内に位置する一対の外部接続用配線の間に導電材料をパターニングして終端抵抗体を設ける方法、或いはＦＰＣ上に位置する一対の外部接続用配線の間に電子部品たるチップ型抵抗体（終端抵抗体）を設ける方法などが考えられる。しかし、前者の方法を採用すると、製造上の問題に起因して、終端抵抗体の抵抗値のバラツキが大きくなってしまうという問題がある一方、後者の方法を採用すると、レシーバからチップ型抵抗体（終端抵抗体）までの距離が大きくなるために当該一対の外部接続用配線の配線抵抗の影響を受けて、終端抵抗体としての機能を果たさなくなるという問題がある。また、これらの方法を採用した場合には、事後的に、終端抵抗体の抵抗値の微調整を実施することが困難であるといった問題もある。このため、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａに適正な差動信号を出力することができないという問題が生じる。
【００７７】
そこで、このような課題を踏まえ、本発明では、金属単体、金属化合物及びシート抵抗値の異なる２種類以上の導電材料のうち、そのいずれかを用いて、一対の外部接続用配線３５ａ及び３５ｂを作製すると共に、その一対の外部接続用配線３５ａ及び３５ｂの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板１上において、当該一対の外部接続用配線３５ａ及び３５ｂの間に終端抵抗体を作製する。また、本発明では、一対の外部接続用配線３５ａ及び３５ｂの配線抵抗の影響を受け難くするため、ドライバＩＣ３３をＡＣＦを介して下側基板上の張り出し領域３６に実装したときに、その終端抵抗体を、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設ける。
【００７８】
なお、ドライバＩＣ３３内のレシーバ３３ａが、ＦＰＣ４０側から出力される差動信号を一対の外部接続用配線３５ａ及び３５ｂを通じて適正に受信できるようにするためには、高精度の終端抵抗体を作製する必要がある。そのため、本発明では、かかる目的を実現するため、この液晶装置１００の品質検査時に、終端抵抗体の抵抗値を増加させる方向にその抵抗値の微調整を実施できるようにする。
【００７９】
そこで、本発明では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を夫々採用して、高精度の終端抵抗体を得る。
【００８０】
このように、高精度の終端抵抗体を作製するための方法としては、上記した３種類の方法が一例として挙げられる。そこで、以下では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を本第１実施形態で説明し、また、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第２実施形態で説明し、さらに、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第３実施形態で説明する。
【００８１】
まず、図５を参照して、本発明の第１実施形態に係る、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。
【００８２】
図５（ａ）は、第１実施形態に係る、図１及び図３におけるドライバＩＣ３３付近（破線領域Ｅ１）を拡大して示す部分平面図である。図５（ｂ）は、図５（ａ）における切断線Ｘ１−Ｘ２に沿った部分断面図を示す。図５（ｃ）は、図５（ａ）に対応する、トリミングの実施により作製された終端抵抗体５０を含む等価回路を示す。
【００８３】
張り出し領域３６に対応する下側基板１上には、一対の外部接続用配線３５ａ及び３５ｂが形成されている。また、張り出し領域３６に対応する下側基板１上であって、一対の外部接続用配線３５ａ及び３５ｂの一端側には、ＡＣＦ８０を介してドライバＩＣ３３が実装されている。また、一対の外部接続用配線３５ａ及び３５ｂの一端側は、ＡＣＦ８０等を介してドライバＩＣ３３の入力側に設けられたレシーバ３３ａと電気的に接続されている。一方、一対の外部接続用配線３５ａ及び３５ｂの他端側は、図示しないＡＣＦなどを介してＦＰＣ４０の出力側の配線と電気的に接続されている。
【００８４】
一対の外部接続用配線３５ａ及び３５ｂは、ＣｒやＡｌなどの金属単体、或いはＡｌＭｏなどの金属化合物よりなる第１導電層２１と、その第１導電層２１上に積層され、ＩＴＯやＩＺＯなどの透明性を有する導電材料よりなる第２導電層２０とを有し、２層構造をなしている。
【００８５】
一対の外部接続用配線３５ａ及び３５ｂのうち、一方の外部接続用配線３５ａは、Ｙ方向に延在し且つ直線状の形状をなす第１導電層２１と、その第１導電層２１上に積層され、直線状の形状をなす第２導電層２０ｂと、その第２導電層２０ｂの一端側から外部接続用配線３５ｂ側へ延在するように形成され、略矩形状の形状をなす第２導電層２０ａとを有する。第２導電層２０ａと第２導電層２０ｂは一体的に形成されている。外部接続用配線３５ａの要素である第２導電層２０ａは、後述する外部接続用配線３５ｂの要素である、第１部分２１ａ及び第２部分２１ｂと比べて相対的に面積が大きくなるように形成されている。なお、以下では、説明の便宜上、第２導電層２０ａを「第３抵抗体２０ａ」とも称する。
【００８６】
他方の外部接続用配線３５ｂは、第１部分２１ａ、第２部分２１ｂ及び本線部分２１ｃを含む第１導電層２１と、その本線部分２１ｃ上に積層された第２導電層２０とを有する。
【００８７】
本線部分２１ｃは、Ｙ方向に延在し且つ直線状の形状をなす配線である。第１部分２１ａ及び第２部分２１ｂは、その本線部分２１ｃから外部接続用配線３５ａ側へ略直角に折れ曲がるように形成された直線状の形状をなす配線である。第１部分２１ａ及び第２部分２１ｂは、Ｙ方向に一定の間隔をおいて形成されている。また、第１部分２１ａ及び第２部分２１ｂのＸ方向の長さは、各々同一の長さに形成されている。第１部分２１ａ及び第２部分２１ｂの終端部付近は、外部接続用配線３５ａの要素である第２導電層２０ａに覆われている。このため、第２導電層２０ａと、第１部分２１ａ及び第２部分２１ｂとは夫々電気的に接続されている。第２部分２１ｂの配線幅ｄ２は、第１部分２１ａの配線幅ｄ１より大きく設定されている。ここで、配線幅ｄ１と配線幅ｄ２とは所望の関係に設定することができる。これにより、第１部分２１ａの面積は、第２部分２１ｂの面積より小さくなっている。ここで、第１部分２１ａの抵抗値をＲ１１とし、また、第２部分２１ｂの抵抗値をＲ１２とした場合、両者の抵抗値は、抵抗値Ｒ１１＞抵抗値Ｒ１２の関係になっている。なお、以下では、説明の便宜上、第１部分２１ａを「第１抵抗体２１ａ」と、また、第２部分２１ｂを「第２抵抗体２１ｂ」とも称する。また、第１抵抗体２１ａ、第２抵抗体２１ｂ及び第３抵抗体２０ａにより構成される抵抗体を「配線パターン８５」と総称する。
【００８８】
以上の構成を有する第１実施形態では、その製造過程における品質検査時に、配線パターン８５の抵抗値が小さく、ドライバＩＣ３３が一対の外部接続用配線３５ａ及び３５ｂを介してＦＰＣ４０側から適正な差動信号Ｓｉｇ１及びＳｉｇ２を受信できず、このために配線パターン８５の抵抗値を増加させる必要がある場合、例えば、第１抵抗体２１ａ及び第２抵抗体２１ｂのいずれか一方を切断（トリミング）することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体５０を作製することができる。
【００８９】
こうして作製された終端抵抗体５０は、第３抵抗体２０ａ（抵抗値Ｒ１）と、第１抵抗体２１ａ（抵抗値Ｒ１１）及び第２抵抗体２１ｂ（抵抗値Ｒ１２）のいずれか一方とを直列接続した構成を有する。即ち、この場合、終端抵抗体５０の抵抗値は、抵抗値Ｒ１＋抵抗値Ｒ１ｘとなる。ここでの添え字ｘは１又は２のいずれかの値をとる。なお、図５（ａ）では、第１抵抗体２１ａ及び第２抵抗体２１ｂの両方を図示しているが、この場合、終端抵抗体５０の形態は、図５（ａ）において、第１抵抗体２１ａ及び第２抵抗体２１ｂのいずれか一方を切断した形態になる。また、終端抵抗体５０の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン８５に対してトリミングを実施する必要はない。この場合、終端抵抗体５０は、第３抵抗体２０ａ（抵抗値Ｒ１）と、第１抵抗体２１ａ（抵抗値Ｒ１１）と第２抵抗体２１ｂ（抵抗値Ｒ１２）との並列接続とを直列に接続した構成を有する。
【００９０】
これにより、第１実施形態では、液晶の駆動時、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２が出力される。即ち、第１実施形態では、ＦＰＣ４０側から外部接続用配線３５ａを介してレシーバ３３ａにプラス電位（マイナス電位）に対応する信号Ｓｉｇ１が出力されると共に、それに応じて、ＦＰＣ４０側から外部接続用配線３５ｂを介してレシーバ３３ａにマイナス電位（プラス電位）に対応する信号Ｓｉｇ２が出力される。
【００９１】
続いて、本発明の第１実施形態に係る他の構成例について説明する。
【００９２】
図６（ａ）は、第１実施形態に係る他の構成例に係る、図１及び図３におけるドライバＩＣ３３付近（破線領域Ｅ１）を拡大して示す部分平面図である。図６（ｂ）は、図６（ａ）に対応する、トリミングの実施により作製された終端抵抗体５１を含む等価回路を示す。
【００９３】
上記第１実施形態と、第１実施形態に係る他の構成例とを比較すると、前者では、トリミングの対象となる配線幅の異なる抵抗体が２つ設けられていたのに対し、後者では、トリミングの対象となる配線幅の異なる抵抗体が６つ設けられている点が異なっている。つまり、第１実施形態に係る他の構成例では、上記第１実施形態と比較して、トリミングの対象となる抵抗体がより多く設けられている。
【００９４】
具体的には、第１実施形態に係る他の構成例では、一対の外部接続用配線３５ａ及び３５ｂのうち、一方の外部接続用配線３５ａは、Ｙ方向に延在し且つ直線状の形状をなす第１導電層２１と、その第１導電層２１上に積層され、直線状の形状をなす第２導電層２０ｂと、その第２導電層２０ｂの一端側から外部接続用配線３５ｂ側へ延在するように形成され、略矩形状の形状をなす第２導電層２０ｃとを有する。なお、以下では、説明の便宜上、第２導電層２０ｃを「第７抵抗体２０ｃ」とも称する。
【００９５】
他方の外部接続用配線３５ｂは、本線部分２１ｃ、第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉを含む第１導電層２１と、その本線部分２１ｃ上に積層された第２導電層２０とを有する。
【００９６】
第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉは、本線部分２１ｃから外部接続用配線３５ａ側へ略直角に折れ曲がるように形成され、直線状の形状をなしている。なお、以下では、説明の便宜上、第１部分２１ｄを「第１抵抗体２１ｄ」と、第２部分２１ｅを「第２抵抗体２１ｅ」と、第３部分２１ｆを「第３抵抗体２１ｆ」と、第４部分２１ｇを「第４抵抗体２１ｇ」と、第５部分２１ｈを「第５抵抗体２１ｈ」と、第６部分２１ｉを「第６抵抗体２１ｉ」とも称する。また、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ、第６抵抗体２１ｉ及び第７抵抗体２０ｃにより構成される抵抗体を「配線パターン８６」と総称する。
【００９７】
第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉは、各々同一の長さ（Ｘ方向の長さ）を有し且つＹ方向に一定の間隔をおいて形成されている。第１抵抗体２１ｄの配線幅ｄ３は第２抵抗体２１ｅの配線幅ｄ４より小さく設定されている。第２抵抗体２１ｅの配線幅ｄ４は、第３抵抗体２１ｆの配線幅ｄ５より小さく設定されている。第３抵抗体２１ｆの配線幅ｄ５は、第４抵抗体２１ｇの配線幅ｄ６より小さく設定されている。第４抵抗体２１ｇの配線幅ｄ６は、第５抵抗体２１ｈの配線幅ｄ７より小さく設定されている。第５抵抗体２１ｈの配線幅ｄ７は、第６抵抗体２１ｉの配線幅ｄ８より小さく設定されている。なお、配線幅ｄ３、配線幅ｄ４、配線幅ｄ５、配線幅ｄ６、配線幅ｄ７及び配線幅ｄ８は各々所望の関係に設定することができる。
【００９８】
このため、第１実施形態に係る他の構成例では、それらの各抵抗体の面積は、第１抵抗体２１ｄの面積＜第２抵抗体２１ｅの面積＜第３抵抗体２１ｆの面積＜第４抵抗体２１ｇの面積＜第５抵抗体２１ｈの面積＜第６抵抗体２１ｉの関係になっている。よって、第１実施形態に係る他の構成例では、第１抵抗体２１ｄの抵抗値をＲ２１とし、第２抵抗体２１ｅの抵抗値をＲ２２とし、第３抵抗体２１ｆの抵抗値をＲ２３とし、第４抵抗体２１ｇの抵抗値をＲ２４とし、第５抵抗体２１ｈの抵抗値をＲ２５とし、第６抵抗体２１ｉの抵抗値をＲ２６とした場合、それらの各抵抗体の抵抗値は、抵抗値Ｒ２１＞抵抗値Ｒ２２＞抵抗値Ｒ２３＞抵抗値Ｒ２４＞抵抗値Ｒ２５＞抵抗値Ｒ２６の関係になっている。
【００９９】
以上の構成を有する第１実施形態に係る他の構成例では、その製造過程における品質検査時に、配線パターン８６の抵抗値が小さく、ドライバＩＣ３３が一対の外部接続用配線３５ａ及び３５ｂを介してＦＰＣ４０側から適正な差動信号Ｓｉｇ１及びＳｉｇ２を受信できず、このために配線パターン８６の抵抗値を増加させる必要がある場合、その一例として、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉのうち、任意のいずれか１つの抵抗体を残して他の抵抗体を全て切断（トリミング）することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体５１を作製することができる。
【０１００】
こうして作製された終端抵抗体５１は、第７抵抗体２０ｃ（抵抗値Ｒ２）と、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体５１の抵抗値は、抵抗値Ｒ２＋抵抗値Ｒ２ｘとなる。ここでの添え字ｘは１乃至６のいずれかの値をとる。
【０１０１】
なお、図６（ａ）では、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉの全てを図示することにしているが、この場合、終端抵抗体５１の形態は、図６（ａ）において、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉのうち、任意のいずれか１つの抵抗体を残して他の抵抗体を全て切断した形態になる。また、終端抵抗体５１の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン８６に対してトリミングを実施する必要はない。さらに、これに代えて、第１実施形態に係る他の構成例では、上記した不具合を解消することが可能な高精度の終端抵抗体５１を作製するために、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉのうち、少なくとも１つ以上の抵抗体を切断（トリミング）するようにしてもよい。
【０１０２】
これにより、第１実施形態に係る他の構成例では、液晶の駆動時、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２が出力される。
【０１０３】
次に、本発明の第１実施形態に係る作用効果について説明する。
【０１０４】
第１実施形態では、シート抵抗値の異なる少なくとも２種類以上の導電材料（ＣｒやＡｌなどの金属単体又はＡｌＭｏなどの金属化合物のいずれかと、ＩＴＯやＩＺＯなどの透明性を有する導電材料の組み合わせ）を用いて、一対の外部接続用配線３５ａ及び３５ｂを作製すると共に、その一対の外部接続用配線３５ａ及び３５ｂの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板１上において、当該一対の外部接続用配線３５ａ及び３５ｂの間に終端抵抗体を作製するようにしている。
【０１０５】
これにより、差動伝送方式によって一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３側に差動信号Ｓｉｇ１及びＳｉｇ２を出力したときに、終端抵抗体５０又は５１を終端抵抗として機能させることができる。また、終端抵抗体５０又は５１は、絶縁性を有する下側基板１上に形成されているので、この液晶装置１００の品質検査時において、その終端抵抗体５０又は５１の抵抗値を増加させる必要がある場合に、その終端抵抗体５０又は５１のトリミングを容易に実施することができる。また、終端抵抗体５０又は５１は、シート抵抗値の異なる少なくとも２種類以上の導電材料よりなる一対の外部接続用配線３５ａ及び３５ｂと同一の材料により形成されている。また、一対の外部接続用配線３５ａ及び３５ｂは、終端抵抗体５０又は５１と一体的に形成されている。これにより、この液晶装置１００の製造時に、終端抵抗体５０又は５１を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体５０又は５１を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
【０１０６】
また、第１実施形態では、シート抵抗値の大きいＩＴＯ又はＩＺＯなどの透明性を有する導電材料で終端抵抗体５０（又は５１）の面積の過半数を占める第３抵抗体２０ａ（又は第７抵抗体２０ｃ）を作製し、また、シート抵抗値の小さいＣｒ、Ａｌ又はＡｌＭｏで、トリミングの対象となる配線幅の異なる複数の抵抗体（上記第１実施形態では第１抵抗体２１ａ、第２抵抗体２１ｂに相当、並びに第１実施形態に係る他の構成例では第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉに相当、以下、単に「抵抗体」とも呼ぶ）を作製するようにしている。ここで、一般的に、ＩＴＯのシート抵抗値は約５０Ω±３０％／□であり、ＩＺＯのシート抵抗値は約３７Ω／□であり、Ｃｒのシート抵抗値は約１．３Ω±０．４％であり、Ａｌのシート抵抗値は約０．２４Ω／□であり、ＡｌＭｏのシート抵抗値は約０．３６Ω／□である。
【０１０７】
このように、第１実施形態では、シート抵抗値の大きいＩＴＯ又はＩＺＯなどの透明性を有する導電材料で終端抵抗体５０（又は５１）の面積の過半数を占める第３抵抗体２０ａ（又は第７抵抗体２０ｃ）を作製するようにしているので、終端抵抗体５０又は５１の全体の抵抗値を概ね設定することができる。
【０１０８】
一方、第１実施形態では、シート抵抗値の小さいＣｒ、Ａｌ又はＡｌＭｏで、トリミングの対象となる配線幅の異なる複数の抵抗体を作製するようにしている。よって、第１実施形態の製造過程における品質検査時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３内のレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力するために配線パターン８５又は８６の抵抗値を増加させる必要がある場合、配線幅の異なる複数の抵抗体のうち、いずれかの抵抗体を切断（トリミング）することにより、或いは配線幅の異なる複数の抵抗体のうち、少なくとも１つ以上の抵抗体を切断（トリミング）することにより、容易に高精度の終端抵抗体５０又は５１を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去（トリミング）することにより、さらなる終端抵抗体５０又は５１の抵抗値の微調整（抵抗値の合わせ込み）を行うこともできる。これにより、液晶の駆動時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａ側へ適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力することが可能となる。
【０１０９】
また、本発明の第１実施形態では、終端抵抗体５０又は５１を、ドライバＩＣ３３の近傍位置に設けるようにしている。これにより、一対の外部接続用配線３５ａ及び３５ｂの配線抵抗の影響を受け難くすることができ、ＦＰＣ４０側からの適正な差動信号Ｓｉｇ１及びＳｉｇ２をドライバＩＣ３３内のレシーバ３３ａへ出力することができる。
【０１１０】
また、本発明の第１実施形態では、終端抵抗体５０又は５１を、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦ８０と接触しない位置に設けるようにしている。これにより、ドライバＩＣ３３をＡＣＦ８０を介して下側基板１上に実装したときに、そのＡＣＦ８０がドライバＩＣ３３の外形辺より外側へ露出、即ちはみ出したような場合でも、この液晶装置１００の駆動時に終端抵抗体５０又は５１とＡＣＦ８０とが短絡するのを防止できる。
【０１１１】
なお、第１実施形態では、シート抵抗値の異なる２種類以上の導電材料を用いて終端抵抗体５０又は５１を作製するようにしたが、これに限らず、本発明では、ＣｒやＡｌなどの金属単体、又はＡｌＭｏなどの金属化合物を用いて終端抵抗体５０又は５１を作製するようにしても構わない。
【０１１２】
［第２実施形態］
次に、図７乃至図９を参照して、本発明の第２実施形態に係る方法、即ち、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第２実施形態と第１実施形態とを比較した場合、両者は、一対の外部接続用配線３５ａ及び３５ｂ付近の構造のみが異なっている。そのため、以下では、上記の第１実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
【０１１３】
図７（ａ）は、第２実施形態に係る、図１及び図３におけるドライバＩＣ３３付近（破線領域Ｅ１）を拡大して示す部分平面図である。図７（ｂ）乃至図７（ｄ）は、図７（ａ）における配線パターン２１ｋの部分のみを拡大して示す図であり、配線パターン２１ｋのトリミングする箇所等を示す図である。図７（ｅ）は、図７（ａ）に対応する、トリミングを実施することにより作製された終端抵抗体５２等を含む等価回路を示す。
【０１１４】
一対の外部接続用配線３５ａ及び３５ｂのうち、一方の外部接続用配線３５ａは、他方の外部接続用配線３５ｂ側に延在する、略矩形状の第２導電層２０ｄを有する。第２導電層２０ｄは、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられている。第２導電層２０ｄの抵抗値はＲ３に設定されている。なお、以下では、説明の便宜上、第２導電層２０ｄを「第４抵抗体２０ｄ」とも称する。
【０１１５】
他方の外部接続用配線３５ｂは、第１部分２１ｋａ、第２部分２１ｋｂ、第３部分２１ｋｃ及び本線部分２１ｃを含む第１導電層２１と、その本線部分２１ｃ上に積層された第２導電層２０とを有する。なお、以下では、説明の便宜上、第１部分２１ｋａ、第２部分２１ｋｂ及び第３部分２１ｋｃにより構成される抵抗体を「配線パターン２１ｋ」と総称する。また、配線パターン２１ｋと第４抵抗体２０ｄにより構成される抵抗体を「配線パターン８７」と総称する。
【０１１６】
配線パターン８７は、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられている。第１部分２１ｋａ及び第２部分２１ｋｂは、各々コの字状の形状をなす配線である。第３部分２１ｋｃは、その本線部分２１ｃから外部接続用配線３５ａ側へ略直角に折れ曲がるように形成された直線形状をなす配線である。第３部分２１ｋｃの終端部付近は、外部接続用配線３５ａの要素である第４抵抗体２０ｄにより覆われており、第３部分２１ｋｃと第４抵抗体２０ｄは電気的に接続されている。第１部分２１ｋａ及び第２部分２１ｋｂは、その各々の開口側が第１部分２１ｋｃによって閉じられた状態で第３部分２１ｋｃに繋がっている。また、第１部分２１ｋａは第３部分２１ｋｃの上側に配置されている一方、第２部分２１ｋｂは第３部分２１ｋｃの下側に配置されている。なお、第１部分２１ｋａと第２部分２１ｋｂは、第３部分２１ｋｃに対して対称的な位置には配置されていない。第１部分２１ｋａ、第２部分２１ｋｂ、及び第３部分２１ｋｃの各配線幅は同一に設定されている。
【０１１７】
以上の構成を有する第２実施形態では、液晶の駆動時、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに差動信号Ｓｉｇ１及びＳｉｇ２が出力される。
【０１１８】
次に、本発明の第２実施形態の作用効果について説明する。
【０１１９】
第２実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン２１ｋを上記した形状に形成するようにしている。したがって、第２実施形態では、図７（ｂ）乃至図７（ｄ）に示すように、配線パターン２１ｋの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する３種類の抵抗体、即ち、第１抵抗体２１ｋｄ、第２抵抗体２１ｋｅ、第３抵抗体２１ｋｆを形成することが可能となる。
【０１２０】
ここで、第３部分２１ｋｃと第４抵抗体２０ｄの境界点をＰ１とし、第３部分２１ｋｃと本線部分２１ｃとの境界点をＰ２とした場合、点Ｐ１〜点Ｐ２に至る経路Ｋ１を有する第１抵抗体２１ｋｄの配線長は直線Ｌ１であり、点Ｐ１〜点Ｐ２に至る経路Ｋ２を有する第２抵抗体２１ｋｅの配線長は直線Ｌ２（＜直線Ｌ１）であり、点Ｐ１〜点Ｐ２に至る経路Ｋ３を有する第３抵抗体２１ｋｆの配線長は直線Ｌ３（＜直線Ｌ２）である。このため、第１抵抗体２１ｋｄの抵抗値をＲ３１とした場合、第２抵抗体２１ｋｅの抵抗値はＲ３２（＜抵抗値Ｒ３１）であり、また、第３抵抗体２１ｋｆの抵抗値はＲ３３（＜抵抗値Ｒ３２）である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体５２の微調整（抵抗値の合わせ込み）を行うこともできる。また、終端抵抗体５２の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン２１ｋに対してトリミングを実施する必要はない。
【０１２１】
よって、第２実施形態では、その製造過程における品質検査時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３内のレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力するために配線パターン８７の抵抗値を増加させる必要がある場合、第１部分２１ｋａ、第２部分２１ｋｂ及び第３部分２１ｋｃの適当な箇所を切断（トリミング）することにより、容易に高精度の終端抵抗体５２を作製することができる。
【０１２２】
こうして作製された終端抵抗体５２は、第４抵抗体２０ｄ（抵抗値Ｒ３）と、第１抵抗体２１ｋｄ、第２抵抗体２１ｋｅ及び第３抵抗体２１ｋｆのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体５２の抵抗値は、抵抗値Ｒ３＋抵抗値Ｒ３ｘとなる。ここでの添え字ｘは１乃至３のいずれかの値をとる。
【０１２３】
これにより、液晶の駆動時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａ側へ適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力することが可能となる。なお、第２実施形態において、その他の作用効果等は第１実施形態と同様であり、その説明は省略する。
【０１２４】
続いて、図８及び図９を参照して、本発明の第２実施形態に係る他の構成例について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。
【０１２５】
図８（ａ）は、本発明の第２実施形態に係る他の構成例に係る、図１及び図３におけるドライバＩＣ３３付近（破線領域Ｅ１）を拡大して示す部分平面図である。図８（ｂ）は、図８（ａ）に対応する、トリミングを実施することにより作製された終端抵抗体５３等を含む等価回路を示す。図９（ａ）乃至図９（ｇ）は、図８（ａ）における配線パターン２１Ｌの部分のみを拡大して示す図であり、配線パターン２１Ｌのトリミングする箇所等を示す図である。
【０１２６】
一対の外部接続用配線３５ａ及び３５ｂのうち、一方の外部接続用配線３５ａは、他方の外部接続用配線３５ｂ側に延在する、略矩形状の第２導電層２０ｅを有する。第２導電層２０ｅは、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられている。第２導電層２０ｅの抵抗値はＲ４に設定されている。なお、以下では、説明の便宜上、第２導電層２０ｅを「第８抵抗体２０ｅ」とも称する。
【０１２７】
他方の外部接続用配線３５ｂは、直線状の形状をなす本線部分２１ｃ、第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ、第７部分２１Ｌｇ及び第９部分２１Ｌｋ、並びに複数の開口２１Ｌｉを有し且つ矩形状の形状をなす第８部分２１Ｌｈを含む第１導電層２１と、その本線部分２１ｃ上に積層された第２導電層２０とを有し、それらの各要素は一体的に形成されている。なお、以下では、説明の便宜上、第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ、第７部分２１Ｌｇ、複数の開口２１Ｌｉを有する第８部分２１Ｌｈ及び第９部分２１Ｌｋにより構成される抵抗体を「配線パターン２１Ｌ」と総称する。また、配線パターン２１Ｌと第８抵抗体２０ｅにより構成される抵抗体を「配線パターン８８」と総称する。
【０１２８】
配線パターン８８は、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられている。第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ及び第７部分２１Ｌｇは、それぞれ本線部分２１ｃから外部接続用配線３５ａ側に略直角に折れ曲がるように形成されている。第９部分２１Ｌｋの一端側は、外部接続用配線３５ａの要素である第８抵抗体２０ｅにより覆われており、第９部分２１Ｌｋと第８抵抗体２０ｅは電気的に接続されている。第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ、第７部分２１Ｌｇ及び第９部分２１Ｌｋの各配線幅は同一に設定されている。複数の開口２１Ｌｉを有する第８部分２１Ｌｈは、第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ及び第７部分２１Ｌｇと、第９部分２１Ｌｋとの間に配置されている。
【０１２９】
以上の構成を有する第２実施形態に係る他の構成例では、液晶の駆動時、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに差動信号Ｓｉｇ１及びＳｉｇ２が出力される。
【０１３０】
次に、本発明の第２実施形態に係る他の構成例の作用効果について説明する。
【０１３１】
第２実施形態に係る他の構成例では、その製造過程における品質検査時にトリミングの対象となる、配線パターン２１Ｌを上記した形状に形成するようにしている。したがって、第２実施形態に係る他の構成例では、その一例として、図９（ａ）乃至図９（ｇ）に示すように、配線パターン２１Ｌの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する７種類の抵抗体、第１抵抗体２１Ｌｐ、第２抵抗体２１Ｌｑ、第３抵抗体２１Ｌｒ、第４抵抗体２１Ｌｓ、第５抵抗体２１Ｌｔ、第６抵抗体２１Ｌｕ及び第７抵抗体２１Ｌｖを形成することが可能となる。
【０１３２】
ここで、第９部分２１Ｌｋと第８抵抗体２０ｅの境界点をＰ１とし、第１部分２１Ｌａと本線部分２１ｃとの境界点をＰ２とし、第２部分２１Ｌｂと本線部分２１ｃとの境界点をＰ３とし、第３部分２１Ｌｃと本線部分２１ｃとの境界点をＰ４とし、第４部分２１Ｌｄと本線部分２１ｃとの境界点をＰ５とし、第５部分２１Ｌｅと本線部分２１ｃとの境界点をＰ６とし、第６部分２１Ｌｆと本線部分２１ｃとの境界点をＰ７とし、第７部分２１Ｌｇと本線部分２１ｃとの境界点をＰ８とした場合、点Ｐ１〜点Ｐ２に至る経路を有する第１抵抗体２１Ｌｐの配線長は直線Ｌ１０であり、点Ｐ１〜点Ｐ３に至る経路を有する第２抵抗体２１Ｌｑの配線長は直線Ｌ１１（＜直線Ｌ１０）であり、点Ｐ１〜点Ｐ４に至る経路を有する第３抵抗体２１Ｌｒの配線長は直線Ｌ１２（＜直線Ｌ１１）であり、点Ｐ１〜点Ｐ５に至る経路を有する第４抵抗体２１Ｌｓの配線長は直線Ｌ１３（＜直線Ｌ１２）であり、点Ｐ１〜点Ｐ６に至る経路を有する第５抵抗体２１Ｌｔの配線長は直線Ｌ１４（＜直線Ｌ１３）であり、点Ｐ１〜点Ｐ７に至る経路を有する第６抵抗体２１Ｌｕの配線長は直線Ｌ１５（＜直線Ｌ１４）であり、点Ｐ１〜点Ｐ８に至る経路を有する第７抵抗体２１Ｌｖの配線長は直線Ｌ１６（＜直線Ｌ１５）である。
【０１３３】
このため、第１抵抗体２１Ｌｐの抵抗値をＲ４１とした場合、第２抵抗体２１Ｌｑの抵抗値はＲ４２（＜抵抗値Ｒ４１）であり、第３抵抗体２１Ｌｒの抵抗値はＲ４３（＜抵抗値Ｒ４２）であり、第４抵抗体２１Ｌｓの抵抗値はＲ４４（＜抵抗値Ｒ４３）であり、第５抵抗体２１Ｌｔの抵抗値はＲ４５（＜抵抗値Ｒ４４）であり、第６抵抗体２１Ｌｕの抵抗値はＲ４６（＜抵抗値Ｒ４５）であり、第７抵抗体２１Ｌｖの抵抗値はＲ４７（＜抵抗値Ｒ４６）である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体５３の微調整（抵抗値の合わせ込み）を行うこともできる。また、終端抵抗体５３の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン８８に対してトリミングを実施する必要はない。
【０１３４】
よって、第２実施形態に係る他の構成例では、その製造過程における品質検査時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３内のレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力するために配線パターン８８の抵抗値を増加させる必要がある場合、第１部分２１Ｌａ、第２部分２１Ｌｂ、第３部分２１Ｌｃ、第４部分２１Ｌｄ、第５部分２１Ｌｅ、第６部分２１Ｌｆ、第７部分２１Ｌｇ及び第８部分２１Ｌｈの適当な箇所を切断（トリミング）することにより、容易に高精度の終端抵抗体５３を作製することができる。
【０１３５】
こうして作製された終端抵抗体５３は、第８抵抗体２０ｅ（抵抗値Ｒ４）と、第１抵抗体２１Ｌｐ、第２抵抗体２１Ｌｑ、第３抵抗体２１Ｌｒ、第４抵抗体２１Ｌｓ、第５抵抗体２１Ｌｔ、第６抵抗体２１Ｌｕ及び第７抵抗体２１Ｌｖのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体５３の抵抗値は、抵抗値Ｒ４＋抵抗値Ｒ４ｘとなる。ここでの添え字ｘは１乃至７のいずれかの値をとる。
【０１３６】
これにより、液晶の駆動時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａ側へ適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力することが可能となる。
【０１３７】
なお、第２実施形態に係る他の構成例では、トリミングすることにより作製される抵抗体のパターンは上述したものに限られない。即ち、第２実施形態に係る他の構成例では、トリミング時に、必要に応じて配線パターン２１Ｌの切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
【０１３８】
以上、第２実施形態に係る他の構成例では、上記した第２実施形態と比べて、配線長の異なる抵抗体をより多く作製できるので、終端抵抗体５３の抵抗値の微調整がより一層し易くなる。なお、第２実施形態に係る他の構成例において、その他の作用効果等は第１実施形態と同様であり、その説明は省略する。
【０１３９】
［第３実施形態］
次に、図１０及び図１１を参照して、本発明の第３実施形態に係る方法、即ち第１実施形態の概念と第２実施形態の概念の両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第３実施形態と第１実施形態とを比較した場合、両者は、一対の外部接続用配線３５ａ及び３５ｂ付近の構造のみが異なっている。そのため、以下では、上記の第１実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
【０１４０】
図１０（ａ）は、第３実施形態に係る、図１及び図３におけるドライバＩＣ３３付近（破線領域Ｅ１）を拡大して示す部分平面図である。図１０（ｂ）は、図１０（ａ）に対応する、トリミングを実施することにより作製された終端抵抗体５４等を含む等価回路を示す。図１１（ａ）乃至図１１（ｅ）は、図１０（ａ）における配線パターン８９の部分のみを拡大して示す図であり、配線パターン８９のトリミングする箇所等を示す図である。
【０１４１】
一対の外部接続用配線３５ａ及び３５ｂのうち、一方の外部接続用配線３５ａは、Ｙ方向に延在し直線状の形状をなす第１導電層２１と、その第１導電層２１を覆うように当該第１導電層２１上に積層された第２導電層２０とを有する。
【０１４２】
他方の外部接続用配線３５ｂは、本線部分２１ｃ、第１部分２１ｍａ（破線部分）、第２部分２１ｍｂ（破線部分）、第３部分２１ｍｃ（破線部分）、第４部分２１ｍｄ（破線部分）及び第５部分２１ｍｅ（破線部分）を含む第１導電層２１と、その本線部分２１ｃ上に積層された第２導電層２０とを有する。第１部分２１ｍａ、第２部分２１ｍｂ、第３部分２１ｍｃ、第４部分２１ｍｄ及び第５部分２１ｍｅの各一端側は、本線部分２１ｃと繋がっている。なお、以下では、説明の便宜上、第１部分２１ｍａ、第２部分２１ｍｂ、第３部分２１ｍｃ、第４部分２１ｍｄ及び第５部分２１ｍｅにより構成される抵抗体を「配線パターン８９」と総称する。
【０１４３】
配線パターン８９は、トリミングの対象となる導電層であり、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられている。第１部分２１ｍａ、第２部分２１ｍｂ、第３部分２１ｍｃ及び第４部分２１ｍｄは、各々略コの字状の形状をなしていると共に、第５部分２１ｍｅはＸ方向に延在し且つ直線状の形状をなしている。第５部分２１ｍｅの一端側は、外部接続用配線３５ａの要素である第２導電層２０に覆われており、第５部分２１ｍｅと第２導電層２０とは電気的に接続されている。
【０１４４】
ここで、第１部分２１ｍａの配線幅をｄ１０とし、第２部分２１ｍｂの配線幅をｄ１１とし、第３部分２１ｍｃの配線幅をｄ１２とし、第４部分２１ｍｄの配線幅をｄ１３とし、第５部分２１ｍｅの配線幅をｄ１４とした場合、それらの各要素の配線幅は、第１部分２１ｍａの配線幅ｄ１０＞第２部分２１ｍｂの配線幅ｄ１１＞第３部分２１ｍｃの配線幅ｄ１２＞第４部分２１ｍｄの配線幅ｄ１３＞第５部分２１ｍｅの配線幅ｄ１４の関係となっている。
【０１４５】
以上の構成を有する第３実施形態では、液晶の駆動時、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに差動信号Ｓｉｇ１及びＳｉｇ２が出力される。
【０１４６】
次に、本発明に係る第３実施形態の作用効果について説明する。
【０１４７】
第３実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン８９を上記した形状に形成するようにしている。したがって、第３実施形態では、その一例として、図１１（ａ）乃至図１１（ｅ）に示すように、配線パターン８９の×印で示される部分をレーザー等により切断することで、５種類の抵抗体、即ち、第１抵抗体２１ｍｐ、第２抵抗体２１ｍｑ、第３抵抗体２１ｍｒ、第４抵抗体２１ｍｓ及び第５抵抗体２１ｍｔを形成することが可能となる。
【０１４８】
ここで、外部接続用配線３５ａと第５部分２１ｍｅの境界点をＰ１とし、第１部分２１ｍａと本線部分２１ｃとの境界点をＰ２とし、第２部分２１ｍｂと本線部分２１ｃとの境界点をＰ３とし、第３部分２１ｍｃと本線部分２１ｃとの境界点をＰ４とし、第４部分２１ｍｄと本線部分２１ｃとの境界点をＰ５とし、第５部分２１ｍｅと本線部分２１ｃとの境界点をＰ６とした場合、点Ｐ１〜点Ｐ２に至る経路を有する第１抵抗体２１ｍｐの配線長は直線Ｌ２０であり、点Ｐ１〜点Ｐ３に至る経路を有する第２抵抗体２１ｍｑの配線長は直線Ｌ２１（＜直線Ｌ２０）であり、点Ｐ１〜点Ｐ４に至る経路を有する第３抵抗体２１ｍｒの配線長は直線Ｌ２２（＜直線Ｌ２１）であり、点Ｐ１〜点Ｐ５に至る経路を有する第４抵抗体２１ｍｓの配線長は直線Ｌ２３（＜直線Ｌ２２）であり、点Ｐ１〜点Ｐ６に至る経路を有する第５抵抗体２１ｍｔの配線長は直線Ｌ２４（＜直線Ｌ２３）である。
【０１４９】
このため、第１抵抗体２１ｍｐの抵抗値をＲ５１とした場合、第２抵抗体２１ｍｑの抵抗値はＲ５２（＜抵抗値Ｒ５１）であり、第３抵抗体２１ｍｒの抵抗値はＲ５３（＜抵抗値Ｒ５２）であり、第４抵抗体２１ｍｓの抵抗値はＲ５４（＜抵抗値Ｒ５３）であり、第５抵抗体２１ｍｔの抵抗値はＲ５５（＜抵抗値Ｒ５４）である。
【０１５０】
よって、第３実施形態では、その製造過程における品質検査時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３内のレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力するために配線パターン８９の抵抗値を増加させる必要がある場合、図１１（ａ）乃至図１１（ｅ）に示す、第１部分２１ｍａ、第２部分２１ｍｂ、第３部分２１ｍｃ、第４部分２１ｍｄ及び第５部分２１ｍｅの上記した部分を切断（トリミング）することにより、容易に高精度の終端抵抗体５４を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体５４の微調整（抵抗値の合わせ込み）を行うこともできる。また、終端抵抗体５４の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン８９に対してトリミングを実施する必要はない。
【０１５１】
これにより、液晶の駆動時に、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａ側へ適正な差動信号Ｓｉｇ１及びＳｉｇ２を出力することが可能となる。なお、第３実施形態に係るその他の作用効果等は、上記した第１実施形態と同様であり、その説明は省略する。
【０１５２】
なお、第３実施形態では、トリミングすることにより作製される抵抗体の配線パターンは上述したものに限られない。即ち、第３実施形態では、トリミング時に、必要に応じて配線パターン８９の切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
【０１５３】
［変形例］
なお、上記では、終端抵抗体を作製するための配線パターンとして上記した第１乃至第３実施形態の構成例を挙げたが、これらの構成はあくまで一例であり、終端抵抗体を作製するための配線パターンは、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
【０１５４】
また、上記の各実施形態では、一対の外部接続用配線３５ａ及び３５ｂの間に配線パターンを設けてその適当な部分を切断することにより高精度の終端抵抗体を作製するようにしたが、これに限らず、本発明では、一対の外部接続用配線３５ａ及び３５ｂの間に配線パターンを設けてその適当な部分を切断することなく、その端部をレーザーで除去することにより、高精度の終端抵抗体を作製するようにしても構わない。
【０１５５】
また、上記の各実施形態では、透過型の液晶装置に本発明を適用することとしたが、これに限らず、反射型又は半透過反射型の液晶装置に本発明を適用するようにしても構わない。また、上記の各実施形態及び変形例では、ＴＦＤ素子やＴＦＴ素子などのスイッチング素子を有するアクティブマトリクス方式の液晶装置に本発明を適用したが、これに限らず、スイッチング素子を有しない、いわゆる単純マトリクス方式の液晶装置に本発明を適用するようにしても構わない。
【０１５６】
また、上記の実施形態では、スイッチング素子としてＴＦＤ素子２７を用いた例について説明したが、本発明の適用はこれには限定されない。即ち、本発明は、ＴＦＤ素子２７の代わりに、スイッチング素子の他の例としてのアモルファスＴＦＴ（Thin Film Transistor）素子などの三端子素子を用いることも可能である。図１２に、アモルファスＴＦＴ素子の断面図を示す。
【０１５７】
図１２おいて、ＴＦＴ素子４５は、図示しないゲート線から分岐したゲート電極４０１の上に、それを覆うようにゲート絶縁膜４０２が設けられている。ゲート絶縁膜４０２の上には、ゲート電極４０１に重なるようにａ−Ｓｉ層４０３が設けられている。ａ−Ｓｉ層４０３の上には、２つに分断されたｎ＋−ａ−Ｓｉ層４０６ａ、４０６ｂが設けられている。さらに、ｎ＋−ａ−Ｓｉ層４０６ａの上には図示しないソース線から分岐したソース電極４０７が設けられ、ｎ＋−ａ−Ｓｉ層４０６ｂの上にはドレイン電極４０８が設けられている。ドレイン電極４０８の一部は、画素電極１０の一部と重なり合っており、その両者は電気的に接続されている。なお、かかるアモルファスＴＦＴ素子が適用される素子基板は、既知の各種の構成を採用することができる。
【０１５８】
［液晶装置の製造方法］
次に、図１３乃至図１６を参照して、本発明の上記第１乃至第３実施形態の液晶装置１００の製造方法について説明する。なお、第１乃至第３実施形態は略同様の構成なので、以下では、図５に示される上記した第１実施形態に係る他の構成例の製造方法を中心に説明すると共に、当該他の構成例と特に異なる点などについては補足的に説明する。
【０１５９】
図１３は、本発明の第１実施形態に係る他の構成例についての製造方法を示すフローチャートである。図１４は、図１３における工程Ｓ１に対応する素子基板の製造方法を示すフローチャートである。図１５及び図１６は、図１４における工程Ｐ１〜Ｐ４に対応する工程図を示す。なお、図１５（ａ）及び（ｂ）並びに図１６（ａ）において、二点差線で囲まれる領域３３ｘはドライバＩＣ３３が実装される領域を示している。
【０１６０】
まず、素子基板を作製する（工程Ｓ１）。かかる素子基板は工程Ｐ１〜Ｐ５を経ることにより作製される。まず、外部接続用配線３５の要素である第１導電層のパターニングを実行する（工程Ｐ１）。
【０１６１】
具体的には、図１５（ａ）に示すように、ガラスなどの絶縁性を有する材料により形成された下側基板１の張り出し領域３６上に、ＣｒやＡｌなどの金属単体、或いはＡｌＭｏなどの金属化合物などよりなる金属膜を所定の厚さに積層し、その後、その金属膜を同図の形状にパターニングする。これにより、外部接続用配線３５ａが形成されるべき領域３５ａｘに直線状の形状をなす第１導電層２１が形成される。また、外部接続用配線３５ｂが形成されるべき領域３５ｂｘには、本線部分２１ｃ、第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉを含む第１導電層２１が形成される。ここで、本線部分２１ｃはＹ方向に延在するように形成される。また、第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉは、それぞれ、本線部分２１ｃから外部接続用配線３５ａが形成されるべき領域３５ａｘ側に略折れ曲がるように形成される。また、このとき、第１部分２１ｄの配線幅はｄ３に、第２部分２１ｅの配線幅はｄ４（＞ｄ３）に、第３部分２１ｆの配線幅はｄ５（＞ｄ４）に、第４部分２１ｇの配線幅はｄ６（＞ｄ５）に、第５部分２１ｈの配線幅はｄ７（＞ｄ６）に、第６部分２１ｉの配線幅はｄ８（＞ｄ７）に夫々設定される。ここで、配線幅ｄ３、配線幅ｄ４、配線幅ｄ５、配線幅ｄ６、配線幅ｄ７及び配線幅ｄ８は各々所望の関係に設定することができる。
【０１６２】
また、かかる工程Ｐ１では、外部接続用配線３５の要素である第１導電層２１と同一の材料によって、図３等に示されるデータ線３２、引き回し配線３１、ＴＦＤ素子２７の要素である第２金属膜３１６及び３３６（ＴＦＴ素子４５の場合にはゲート電極４０１）なども同時に形成される（図示略）。
【０１６３】
なお、かかる素子基板に、スイッチング素子としてＴＦＤ素子２７ではなくＴＦＴ素子４５を設ける場合には、下側基板１上及び外部接続用配線３５の要素である第１導電層２１上などにゲート絶縁膜４０２（層間絶縁膜）が積層されることになるので、この場合は、次工程である工程Ｐ２において、外部接続用配線３５の要素である第２導電層２０と、第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉとを電気的に接続させる必要があるため、フォトリソグラフィー技術などにより、それらの各要素の終端部分に、図１５（ｂ）に示すように、予め複数のコンタクトホール（開口）２１ｚを設けておく必要がある。
【０１６４】
次に、外部接続用配線３５の要素である第２導電層２０のパターニングを実行する（工程Ｐ２）。具体的には、図１６（ａ）に示すように、下側基板１上及び外部接続用配線３５の要素である第１導電層２１上にＩＴＯやＩＺＯなどの透明性を有する導電膜を所定の厚さに積層し、その後、その透明性を有する導電膜を同図の形状にパターニングする。これにより、外部接続用配線３５ａの要素である第１導電層２１上に、直線状の形状をなす第２導電層２０ｂが形成されると共に、当該第２導電層２０ｂから、外部接続用配線３５ｂの要素である第１導電層２１側に延在するように略矩形状の形状をなす第２導電層２０ｃ（第７抵抗体２０ｃ）が形成され、外部接続用配線３５ａが形成される。このとき、第２導電層２０ｃの一部と、第１部分２１ｄ、第２部分２１ｅ、第３部分２１ｆ、第４部分２１ｇ、第５部分２１ｈ及び第６部分２１ｉの各終端部付近とは電気的に接続される。また、外部接続用配線３５ｂの要素である第１導電層２１上に、直線状の形状をなす第２導電層２０が形成され、外部接続用配線３５ｂが形成される。好適な例では、外部接続用配線３５ａの要素である第２導電層２０ｃ（第７抵抗体２０ｃ）は、最終的に形成される終端抵抗体８６の全面積の過半数を占めるような面積を有するように形成するのが好ましい。
【０１６５】
こうして、シート抵抗値の異なる２種類以上の導電材料よりなる配線パターン８６が、下側基板１上であって、一対の外部接続用配線３５ａ及び３５ｂの間に、且つ、ドライバＩＣ３３の外形辺より外側へ露出したＡＣＦと接触しない位置に且つドライバＩＣ３３の近傍位置に設けられる。
【０１６６】
次に、ドライバＩＣ３３が実装されるべき領域３３ｘに、ＡＣＦ８０を介して、レシーバ３３ａを含むドライバＩＣ３３を実装すると共に、一対の外部接続用配線３５ａ及び３５ｂを含む外部接続用配線３５の他端側に、図示しないＡＣＦを介してＦＰＣ４０を取り付ける（工程Ｐ３）。これにより、一対の外部接続用配線３５ａ及び３５ｂの一端側はドライバＩＣ３３内のレシーバ３３ａと電気的に接続される一方、一対の外部接続用配線３５ａ及び３５ｂの他端側はＦＰＣ４０と電気的に接続される。これにより、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してドライバＩＣ３３内のレシーバ３３ａに差動信号Ｓｉｇ１及びＳｉｇ２を出力することが可能となる。
【０１６７】
次に、素子基板の品質検査の一部として、配線パターンのトリミングを実行する（工程Ｐ４）。具体的には、まず、ＦＰＣ４０側から一対の外部接続用配線３５ａ及び３５ｂを通じてドライバＩＣ３３内のレシーバ３３ａに差動信号Ｓｉｇ１及びＳｉｇ２を出力する。これにより、レシーバ３３ａが適正な差動信号Ｓｉｇ１及びＳｉｇ２を受信できている場合には、配線パターン８６のトリミング（切断等）を実施する必要はない。この場合、配線パターン８６が最終的な終端抵抗体５１（図６（ｂ）も参照）となる。
【０１６８】
しかし、そうでない場合、即ち、配線パターン８６の抵抗値が小さいためにレシーバ３３ａが適正な差動信号Ｓｉｇ１及びＳｉｇ２を受信できず、その配線パターン８６の抵抗値を増加させる必要がある場合には、第１部分２１ｄ（第１抵抗体２１ｄ）、第２部分２１ｅ（第２抵抗体２１ｅ）、第３部分２１ｆ（第３抵抗体２１ｆ）、第４部分２１ｇ（第４抵抗体２１ｇ）、第５部分２１ｈ（第５抵抗体２１ｈ）及び第６部分２１ｉ（第６抵抗体２１ｉ）のうち、少なくとも１つ以上の抵抗体をレーザーやエッチング技術などを用いてトリミング（切断及び除去等）することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体５１を作製することができる。
【０１６９】
こうして作製された終端抵抗体５１は、図６に示すように、第７抵抗体２０ｃ（抵抗値Ｒ２）と、第１抵抗体２１ｄ、第２抵抗体２１ｅ、第３抵抗体２１ｆ、第４抵抗体２１ｇ、第５抵抗体２１ｈ及び第６抵抗体２１ｉのうち、少なくとも１以上の抵抗体（抵抗値Ｒ２ｘ）とを直列接続した構成を有する。
【０１７０】
これにより、ＦＰＣ４０側から、一対の外部接続用配線３５ａ及び３５ｂを介してレシーバ３３ａに適正な差動信号Ｓｉｇ１及びＳｉｇ２を確実に出力することが可能となる。
【０１７１】
次に、位相差板１１やバックライト１５などの他の構成要素の取付け等を行う（工程Ｐ５）。こうして、上記した第１実施形態の他の構成例に係る素子基板が作製される。また、上記同様の方法により、上記した第１実施形態の他の構成例に係る素子基板以外の、上記した各種実施形態に係る素子基板を作製することができる（図示略）。
【０１７２】
次に、図１３に戻り、図２及び図４に示されるカラーフィルタ基板９２を周知の方法によって作製する（工程Ｓ２）。次に、上記の素子基板と、カラーフィルタ基板９２とをシール材３を介して貼り合わせ、そのシール材３の内側に液晶の封入等を行う。こうして、本発明の上記第１乃至第３実施形態の液晶装置１００が作製される。
【０１７３】
この液晶装置１００の製造方法によれば、終端抵抗体５１を、一対の外部接続用配線３５ａ及び３５ｂと同一の工程で且つ同一の材料により形成するようにしている。よって、終端抵抗体５１を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体５１を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
【０１７４】
［電子機器］
次に、本発明に係る第１乃至第３実施形態の液晶装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。
【０１７５】
図１７は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【０１７６】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【０１７７】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【０１７８】
次に、本発明の第１乃至第３実施形態に係る液晶装置１００を適用可能な電子機器の具体例について図１８を参照して説明する。
【０１７９】
まず、本発明の第１乃至第３実施形態に係る液晶装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１８（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶装置をパネルとして適用した表示部７１３とを備えている。
【０１８０】
続いて、本発明の第１乃至第３実施形態に係る液晶装置１００を、携帯電話機の表示部に適用した例について説明する。図１８（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明の第１乃至第３実施形態に係る液晶装置を適用した表示部７２４を備える。
【０１８１】
なお、本発明の第１乃至第３実施形態に係る液晶装置１００を適用可能な電子機器としては、図１８（ａ）に示したパーソナルコンピュータや、図１８（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【０１８２】
【図１】本発明の第１実施形態に係る液晶装置の構成を模式的に示す平面図。
【図２】図１の切断線Ａ−Ａ’に沿った断面図。
【図３】第１実施形態に係る素子基板の構成を示す平面図。
【図４】第１実施形態に係るカラーフィルタ基板の構成を示す平面図。
【図５】第１実施形態に係る素子基板のドライバＩＣ付近の部分拡大平面図等を示す。
【図６】第１実施形態の他の構成例のドライバＩＣ付近の部分拡大平面図等を示す。
【図７】第２実施形態に係る素子基板のドライバＩＣ付近の部分拡大平面図等を示す。
【図８】第２実施形態の他の構成例のドライバＩＣ付近の部分拡大平面図等を示す。
【図９】第２実施形態の他の構成例に係る終端抵抗体の一例を示す部分拡大平面図。
【図１０】第３実施形態の素子基板のドライバＩＣ付近の部分拡大平面図等を示す。
【図１１】第３実施形態に係る終端抵抗体の一例を示す部分拡大平面図。
【図１２】本発明に適用可能なＴＦＴ素子の構成を模式的に示す断面図。
【図１３】本発明の液晶装置の製造方法を示すフローチャート。
【図１４】本発明の素子基板の製造方法を示すフローチャート。
【図１５】本発明の素子基板のドライバＩＣ付近の各製造工程を示す部分拡大平面図。
【図１６】本発明の素子基板のドライバＩＣ付近の各製造工程を示す部分拡大平面図。
【図１７】本発明の液晶装置を適用した電子機器の回路ブロック図。
【図１８】本発明の液晶装置を適用した電子機器の例。
【符号の説明】
【０１８３】
２０  第２導電層、  ２１  第１導電層、  ２７  ＴＦＤ素子、  ３３  ドライバＩＣ、  ３３ａ  レシーバ、  ３５  外部接続用配線、  ３６  張り出し領域、  ４０  ＦＰＣ、  ４５  ＴＦＴ素子、  ８５、８６、８７、８８、８９、２１ｋ、２１Ｌ  配線パターン、  ８０  ＡＣＦ、  ９１  素子基板、  ９２  カラーフィルタ基板、  １００  液晶装置。
【図１】
0004428329.tif 000002
【図２】
0004428329.tif 000003
【図３】
0004428329.tif 000004
【図４】
0004428329.tif 000005
【図５】
0004428329.tif 000006
【図６】
0004428329.tif 000007
【図７】
0004428329.tif 000008
【図８】
0004428329.tif 000009
【図９】
0004428329.tif 000010
【図１０】
0004428329.tif 000011
【図１１】
0004428329.tif 000012
【図１２】
0004428329.tif 000013
【図１３】
0004428329.tif 000014
【図１４】
0004428329.tif 000015
【図１５】
0004428329.tif 000016
【図１６】
0004428329.tif 000017
【図１７】
0004428329.tif 000018
【図１８】
0004428329.tif 000019