(57)【特許請求の範囲】
【請求項１】
外部から順次印加されるＲＧＢデータを格納するレジスタ部と、前記レジスタ部から提供されたＲＧＢデータをレベル変換するレベルシフタと、前記外部から順次印加されるＲＧＢデータの階調に対応したバッファ制御信号を発生する出力バッファ制御回路部と、アナログ信号である複数の階調電圧を発生する抵抗ストリングと、前記出力バッファ制御回路部から発生した前記複数のバッファ制御信号の各々により動作するという決定がなされた場合に前記複数の階調電圧の中、対応する一つの階調電圧のみをバッファリングして伝達するための出力バッファと、前記レベルシフタからの出力信号により前記出力バッファから提供された階調電圧を液晶パネルに提供するためのデジタル／アナログ変換器とを備え、
前記出力バッファ制御回路部は、前記出力バッファの複数のバッファのアドレスとして全ての階調データを格納し出力するためのバッファアドレス格納部と、前記バッファアドレス格納部の出力である前記全ての階調データと前記外部から順次印加されるＲＧＢデータとを比較し、前記ＲＧＢデータが一致する前記階調データに対して、活性化状態の出力信号を発生するための比較部と、前記比較部の活性化状態の出力信号を入力として、前記出力バッファの、対応するバッファアドレスを有する前記バッファを各々駆動するための前記複数のバッファ制御信号を発生するための制御信号発生部とを備える、ことを特徴とする液晶表示素子のソースドライバ。
【請求項２】
前記バッファアドレス格納部は、前記出力バッファの複数個のバッファ中、対応する一つのバッファのアドレスを各々格納し出力するための複数のバッファアドレス器を備えることを特徴とする請求項１に記載の液晶表示素子のソースドライバ。
【請求項３】
前記比較部は、前記バッファアドレス格納手段の各バッファアドレス器の出力信号と前記ＲＧＢデータとを順次比較して二つの信号が同じである場合、活性化状態の制御信号を各々発生する複数の比較器からなることを特徴とする請求項２に記載の液晶表示素子のソースドライバ。
【請求項４】
複数のイネーブル信号を順次、発生するシフトレジスタと、外部から印加される複数のＲＧＢデータを入力として、前記シフトレジスタからの複数のイネーブル信号により各画素別に順次、前記ＲＧＢデータを格納するサンプリングレジスタと、外部から印加されるロード信号により前記サンプリングレジスタに印加されるＲＧＢデータを格納するためのホールドレジスタと、前記ホールドレジスタに格納されたＲＧＢデータのレベルをシフトさせるレベルシフタと、前記ＲＧＢデータの階調に対応したバッファ制御信号を発生する出力バッファ制御回路部と、アナログ信号である複数の階調電圧を発生する抵抗ストリングと、前記出力バッファ制御回路部から発生する複数のバッファ制御信号の各々により動作するという決定がなされた場合に前記複数の階調電圧の中、対応する一つの階調電圧のみをバッファリングして伝達するための出力バッファと、前記レベルシフタからの出力信号により前記出力バッファから提供された階調電圧を液晶パネルに提供するためのデジタル／アナログ変換器とを備え、
前記出力バッファ制御回路部は、前記出力バッファの複数のバッファのアドレスとして全ての階調データを格納し出力するためのバッファアドレス格納部と、前記バッファアドレス格納部の出力である前記全ての階調データと前記外部から順次印加されるＲＧＢデータとを比較し、前記ＲＧＢデータが一致する前記階調データに対して、活性化状態の出力信号を発生するための比較部と、前記比較部の活性化状態の出力信号を入力として、前記出力バッファの、対応するバッファアドレスを有する前記バッファを各々駆動するための前記複数のバッファ制御信号を発生するための制御信号発生部とからなることを特徴とする液晶表示素子のソースドライバ。
【請求項５】
前記バッファアドレス格納部は、前記出力バッファの複数のバッファ中、対応する一つのバッファのアドレスを各々格納し出力するための複数のバッファアドレス器を含むことを特徴とする請求項４に記載の液晶表示素子のソースドライバ。
【請求項６】
前記比較部は、前記バッファアドレス格納手段の各バッファアドレス器の出力信号と前記ＲＧＢデータとを比較して二つの信号が同じである場合、活性化状態の制御信号を各々発生する複数の比較器からなることを特徴とする請求項５に記載の液晶表示素子のソースドライバ。
【請求項７】
複数のバッファを備えた出力バッファと液晶パネルとを備えた液晶表示素子を駆動する方法において、ＲＧＢデータをレジスタ部に格納するステップと、前記ＲＧＢデータをレベルシフトさせるステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとを比較するステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとの比較結果に応じて複数の階調電圧中、出力が要求される階調電圧を各階調電圧の出力を担当している各バッファを介して出力するステップと、前記各バッファから出力される階調電圧を前記レベルシフトされた信号により液晶パネルに提供するステップとを含むことを特徴とする液晶表示素子の駆動方法。
【請求項８】
複数のバッファを備えた出力バッファと液晶パネルを備えた液晶表示素子を駆動する方法において、複数のイネーブル信号を順次、発生するステップと、前記複数のバッファに対するアドレスを格納するためのステップと、複数の階調電圧を発生するステップと、外部から印加されるＲＧＢデータを入力し、前記複数のイネーブル信号により各画素別に順次、サンプリングレジスタに格納するステップと、外部から印加されるロード信号により前記画素別に格納されたＲＧＢデータをホールドレジスタに同時に格納するステップと、前記全ての画素に格納されたＲＧＢデータのレベルをシフトさせるステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとを比較して比較信号を発生するステップと、前記比較信号により前記出力バッファの複数のバッファを駆動するための複数のバッファ制御信号を生成するステップと、前記複数のバッファ制御信号によりイネーブルされた各バッファを介して前記複数の階調電圧中、イネーブルされたバッファが担当する階調電圧を出力するステップと、前記各バッファから出力される階調電圧を前記レベルシフトされた信号により液晶パネルに提供するステップとを含むことを特徴とする液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、液晶表示素子のソースドライバに関し、より詳細には、消費電力を低減することのできるソースドライバ及び液晶表示素子の駆動方法に関する。
【０００２】
【従来の技術】
セルラフォンや携帯用ゲーム機のような携帯用電子機器は、表示素子として液晶表示素子（ＬＣＤ）を使用しているが、液晶表示素子の消費電力が携帯機器の充電池の使用時間を制限することになる。したがって、液晶表示素子の消費電力が携帯用ゲーム機が小型化するほど大きな問題点となっており、充電池の使用時間を拡張させることの制限となっている。
【０００３】
図１は、液晶表示素子のソースドライバの構成図を示すものであって、２４０個のチャネル構成を示すものである。
図１を参照すれば、従来の液晶表示素子のソースドライバは、デジタルデータ信号を格納するレジスタ部１００と、レジスタ部１００から提供されるデジタルデータ信号の電圧レベルをシフトさせるレベルシフタ２００と、レベルシフタ２００の出力信号を選択信号として複数の階調電圧（Ｖ１〜Ｖ６４）中、各チャネルに相応する一つの階調電圧を選択出力するデジタル／アナログ変換器３００と、デジタル／アナログ変換器３００の出力をＬＣＤパネルのソースラインに出力する出力バッファ４００とから構成される。
【０００４】
具体的に、図１のレジスタ部１００は、多様な実施例が存在するが、図１に示すレジスタ部１００は、順次、ｍ個のイネーブル信号（Ｅ１〜Ｅｍ）を発生するシフトレジスタ１１０と、デジタルデータ信号であるＲ、Ｇ、Ｂデータ（Ｒ０〜Ｒ５）、（Ｇ０〜Ｇ５）、（Ｂ０〜Ｂ５）をシフトレジスタ１１０からのイネーブル信号（Ｅ１〜Ｅｍ）により３個のチャネルから構成された各画素に順次、入力して格納するサンプリングレジスタ１２０と、サンプリングレジスタ１２０に順次、格納されたＲＧＢデータをロード（ＬＤ）信号により各画素に一度に伝達されて格納すると同時にレベルシフタ２００に出力するホールドレジスタ１３０から構成されている。
【０００５】
以下、上記に示したようなようなソースドライバの動作を説明する。
サンプリングレジスタ１２０は、シフトレジスタ１１０から出力される複数個のイネーブル信号（Ｅ１〜Ｅｍ）に応じて所定ビット、例えば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜Ｇ５）、（Ｂ０〜Ｂ５）を順次、格納する。
すなわち、第１イネーブル信号Ｅ１がシフトレジスタ１１０から印加されれば、サンプリングレジスタ１２０は、第１ＲＧＢデジタル信号を入力して複数個のチャネルの中から第１から第３チャネルに同時に格納する。次いで、第２イネーブル信号Ｅ２がシフトレジスタ１１０から印加されれば、サンプリングレジスタ１２０は、第２ＲＧＢデジタル信号を入力して複数個のチャネルの中から第４から第６チャネルに同時に格納する。このようにしてシフトレジスタ１１０から印加される第ｍ個のイネーブル信号によりｍ個のＲＧＢデータをサンプリングレジスタ１２０の画素別各チャネルに格納する。
【０００６】
サンプリングレジスタ１２０の各チャネルに格納されたＲＧＢデジタルデータは、外部から印加されるロード信号（ＬＤ）によりホールドレジスタ１３０の画素別各チャネルに格納される。
ホールドレジスタ１３０に格納された各チャネル別のＲＧＢデータは、レベルシフタ２００に入力されてレベル変換されるが、レベルシフタ２００は、低電圧で駆動するレジスタ部１００のデジタルデータ信号を高電圧で駆動するデジタル／アナログ変換器３００に出力することに先立ち、信号の電圧レベルを変換させるものである。
レベルシフタ２００を介してレベル変換されたＲＧＢデータは、デジタル／アナログ変換器３００に入力され、デジタル／アナログ変換器３００は、アナログ信号である複数の階調電圧（Ｖ１〜Ｖ６４）中、該当する一つの階調電圧をレベルシフタ２００からの出力信号により選択して出力バッファ４００に出力する。出力バッファ４００は、デジタル／アナログ変換器３００から出力されたアナログ信号をＬＣＤパネル（図示せず）のソースラインに印加することになる。
【０００７】
上記のような構成を有するソースドライバは、大きくレジスタ部１００及びレベルシフタ２００から構成されたデジタル回路部分と、デジタル／アナログ変換器３００と出力バッファ４００とから構成されたアナログ回路部分とに分けられる。
ソースドライバが消費する全体消費電流の中９０％以上がアナログ回路部分で消費する。特に、アナログ回路部分で消費される電流の大部分は、ソースドライバの出力と直接的に関連するバッファ４００で消費される。バッファ４００が消費する電流は、動作待機状態時、消費する定電流と、実際動作時、消費する動的電流とに分けられるが、動的電流は時間的に非常に短い時間に消費されるので、バッファが消費する電流量というものは、動作待機時に消費する定電流をいう。
【０００８】
一方、このような従来のソース駆動方法は、ユーザの要求に応じて、益々ＬＣＤウインドウの大きさと解像度が大きくなることによって、バッファの数も増加するしかないので、消費される電流もそれに比例して増加する傾向にある。また益々小型化及び携帯化している電子機器（例えば、セルラフォンや携帯用ゲーム機等）にＬＣＤを使用する場合、前記のような傾向は消費電流を減らすことの限界にぶつかることにより、充電池を利用する携帯機器の低電力化の障害となり、したがって、使用時間の拡張の妨げとなる。
【０００９】
【発明が解決しようとする課題】
そこで、本発明は、上記従来の技術の問題点に鑑みてなされたものであって、本発明の目的とするところは、画素数に関係なしに階調電圧に応じて出力バッファを構成して出力バッファの数を減少させて、消費電力を低減させることができる液晶表示素子のソースドライバ及び液晶表示素子の駆動方法を提供することにある。
また、本発明の他の目的は、ＬＣＤパネルの動作に関与しないバッファを電流遮断状態に維持させることによって、動作待機状態で発生する消費電力を減少させることができる液晶表示素子のソースドライバ及び液晶表示素子の駆動方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記のような目的を達成するためになされた本発明による液晶表示素子のソースドライバは、外部から順次印加されるＲＧＢデータを格納するレジスタ部と、前記レジスタ部から提供されたＲＧＢデータをレベル変換するレベルシフタと、前記外部から順次印加されるＲＧＢデータの階調に対応したバッファ制御信号を発生する出力バッファ制御回路部と、アナログ信号である複数の階調電圧を発生する抵抗ストリングと、前記出力バッファ制御回路部から発生した前記複数のバッファ制御信号の各々により動作するという決定がなされた場合に前記複数の階調電圧の中、対応する一つの階調電圧のみをバッファリングして伝達するための出力バッファと、前記レベルシフタからの出力信号により前記出力バッファから提供された階調電圧を液晶パネルに提供するためのデジタル／アナログ変換器とを備え、
前記出力バッファ制御回路部は、前記出力バッファの複数のバッファのアドレスとして全ての階調データを格納し出力するためのバッファアドレス格納部と、前記バッファアドレス格納部の出力である前記全ての階調データと前記外部から順次印加されるＲＧＢデータとを比較し、前記ＲＧＢデータが一致する前記階調データに対して、活性化状態の出力信号を発生するための比較部と、前記比較部の活性化状態の出力信号を入力として、前記出力バッファの、対応するバッファアドレスを有する前記バッファを各々駆動するための前記複数のバッファ制御信号を発生するための制御信号発生部とを備える、ことを特徴とする。
【００１１】
また、上記のような目的を達成するためになされた本発明による液晶表示素子のソースドライバは、複数のイネーブル信号を順次、発生するシフトレジスタと、外部から印加される複数のＲＧＢデータを入力として、前記シフトレジスタからの複数のイネーブル信号により各画素別に順次、前記ＲＧＢデータを格納するサンプリングレジスタと、外部から印加されるロード信号により前記サンプリングレジスタに印加されるＲＧＢデータを格納するためのホールドレジスタと、前記ホールドレジスタに格納されたＲＧＢデータのレベルをシフトさせるレベルシフタと、前記ＲＧＢデータの階調に対応したバッファ制御信号を発生する出力バッファ制御回路部と、アナログ信号である複数の階調電圧を発生する抵抗ストリングと、前記出力バッファ制御回路部から発生する複数のバッファ制御信号の各々により動作するという決定がなされた場合に前記複数の階調電圧の中、対応する一つの階調電圧のみをバッファリングして伝達するための出力バッファと、前記レベルシフタからの出力信号により前記出力バッファから提供された階調電圧を液晶パネルに提供するためのデジタル／アナログ変換器とを備え、
前記出力バッファ制御回路部は、前記出力バッファの複数のバッファのアドレスとして全ての階調データを格納し出力するためのバッファアドレス格納部と、前記バッファアドレス格納部の出力である前記全ての階調データと前記外部から順次印加されるＲＧＢデータとを比較し、前記ＲＧＢデータが一致する前記階調データに対して、活性化状態の出力信号を発生するための比較部と、前記比較部の活性化状態の出力信号を入力として、前記出力バッファの、対応するバッファアドレスを有する前記バッファを各々駆動するための前記複数のバッファ制御信号を発生するための制御信号発生部とからなることを特徴とする。
【００１２】
また、上記のような目的を達成するためになされた本発明による液晶表示素子の駆動方法は、複数のバッファを備えた出力バッファと液晶パネルとを備えた液晶表示素子を駆動する方法において、ＲＧＢデータをレジスタ部に格納するステップと、前記ＲＧＢデータをレベルシフトさせるステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとを比較するステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとの比較結果に応じて複数の階調電圧中、出力が要求される階調電圧を各階調電圧の出力を担当している各バッファを介して出力するステップと、前記各バッファから出力される階調電圧を前記レベルシフトされた信号により液晶パネルに提供するステップとを含むことを特徴とする。
【００１３】
また、上記のような目的を達成するためになされた本発明による液晶表示素子の駆動方法は、複数のバッファを備えた出力バッファと液晶パネルを備えた液晶表示素子を駆動する方法において、複数のイネーブル信号を順次、発生するステップと、前記複数のバッファに対するアドレスを格納するためのステップと、複数の階調電圧を発生するステップと、外部から印加されるＲＧＢデータを入力し、前記複数のイネーブル信号により各画素別に順次、サンプリングレジスタに格納するステップと、外部から印加されるロード信号により前記画素別に格納されたＲＧＢデータをホールドレジスタに同時に格納するステップと、前記全ての画素に格納されたＲＧＢデータのレベルをシフトさせるステップと、前記出力バッファの複数のバッファのアドレスと前記ＲＧＢデータとを比較して比較信号を発生するステップと、前記比較信号により前記出力バッファの複数のバッファを駆動するための複数のバッファ制御信号を生成するステップと、前記複数のバッファ制御信号によりイネーブルされた各バッファを介して前記複数の階調電圧中、イネーブルされたバッファが担当する階調電圧を出力するステップと、前記各バッファから出力される階調電圧を前記レベルシフトされた信号により液晶パネルに提供するステップとを含むことを特徴とする。
【００１４】
【発明の実施の形態】
次に、本発明にかかる液晶表示素子のソースドライバ及び液晶表示素子の駆動方法の実施の形態の具体例を図面を参照しながら説明する。
図２は、本発明の実施例に係るソースドライバのブロック構成図を示すものである。
図２を参照すれば、本発明の実施例に係るソースドライバは、デジタルデータ信号（ＲＧＢデータ）を格納するレジスタ部１００と、レジスタ部１００から提供されるデジタルデータ信号の電圧レベルをシフトさせるレベルシフタ２００と、デジタルデータ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）を発生する出力バッファ制御回路部７００と、複数の階調電圧（Ｖ１〜Ｖｎ）を発生する抵抗ストリング８００と、出力バッファ制御回路部７００から発生したバッファ制御信号（ＣＳ１〜ＣＳｎ）により階調電圧（Ｖ１〜Ｖｎ）をバッファリングして伝達するための出力バッファ６００と、レベルシフタ２００からの出力信号（ＬＳ１〜ＬＳｋ）に応じて出力バッファ６００の出力信号（ＧＶ１〜ＧＶｎ）をＬＣＤパネル９００に提供するためのデジタル／アナログ変換器５００を含む。
【００１５】
従来と同様に、レジスタ部１００は、イネーブル信号（Ｅ１〜Ｅｍ）を順次、発生するシフトレジスタ１１０と、外部から印加される所定ビット、例えば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜Ｇ５）、（Ｂ０〜Ｂ５）、すなわち１８ビットのビデオ信号をシフトレジスタ１１０からのイネーブル信号（Ｅ１〜Ｅｍ）により各画素別にＲＧＢデータを順次、格納するサンプリングレジスタ１２０と、外部から印加されるロード信号（ＬＤ）によりサンプリングレジスタ１２０に順次、格納されたＲＧＢデータを一度に格納するホールドレジスタ１３０により構成されている。
【００１６】
以下、上記のような構成を有する本発明の液晶表示素子のソースドライバの動作を説明する。
サンプリングレジスタ１１０は、ＲＧＢデータを入力してシフトレジスタ１１０から発生したイネーブル信号（Ｅ１〜Ｅｍ）により各画素別に格納する。各々の画素は、３個のチャネルから構成される。すなわち、サンプリングレジスタ１２０は、最初に入力されるビデオ信号、すなわち６ビットのＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ６）、（Ｂ０〜Ｂ６）を第１イネーブル信号Ｅ１により第１乃至第３チャネルに各々格納し、第２番目に入力されるＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ６）、（Ｂ０〜Ｂ６）を第２イネーブル信号Ｅ２により第４乃至第６チャネルに各々格納する。このように第ｍイネーブル信号Ｅｍにより最後のＲＧＢデータ（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ６）、（Ｂ０〜Ｂ６）を最後の３個のチャネルに格納する。
【００１７】
本発明の実施例において、液晶表示素子の一つの走査ラインが８０個の画素から構成されるならば、シフトレジスタ１１０は、第１乃至第８０イネーブル信号（Ｅ１〜Ｅ８０）を発生し、サンプリングレジスタ１２０は、各画素に対するＲＧＢデータを各チャネルごとに格納するので、２４０個のチャネルに順次、入力されるＲＧＢデータを格納する。
このようにサンプリングレジスタ１２０に一つの走査ラインに対するＲＧＢデータが全部格納されれば、ホールドレジスタ１３０は、ロード信号（ＬＤ）によりサンプリングレジスタ１２０からの一つの走査ラインに対するＲＧＢデータを同時に格納する。
レベルシフタ２００は、ホールドレジスタ１３０から印加されるＲＧＢデータのレベルをシフトしてデジタル／アナログ変換器５００に出力する。
【００１８】
一方、デジタルデータ信号であるＲＧＢデータ信号は、出力バッファ制御回路部７００にも印加されるが、出力バッファ制御回路部７００は、ＲＧＢデータ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）を発生する。
出力バッファ６００は、各バッファ制御信号（ＣＳ１〜ＣＳｎ）により動作及び非動作が決定される複数のバッファを備えているが、従来では、パネルのチャネル数のバッファを備えたが、本発明の実施例では、ディスプレーしようとする階調電圧数に該当する数のバッファを備えれば良い。例えば、６４階調を表現しようとする場合には、６４個のバッファのみを備えることになる。したがって、パネルのチャネル数に応じてバッファを備える従来の技術（図１）よりバッファの個数が少ないのみでなく、パネルが大きくなることにより増加するチャネル数に関係なしに階調電圧数に応じた固定的な数のバッファのみ必要とすることになるので、それだけ消費電力を低減することができる。
【００１９】
複数の各バッファは、各バッファ制御信号（ＣＳ１〜ＣＳｎ）により動作如何が決定され、動作が必要なものと決定されれば、抵抗ストリング８００から提供される複数の階調電圧（Ｖ１〜Ｖｎ）中、自分が出力を担当している一つの階調電圧を出力することになり、これはデジタル／アナログ変換器５００の入力信号（ＧＶ１〜ＧＶｎ）の中の一つになる。一例として見た発明の実施例で６４階調（Ｖ１〜Ｖ６４）中、最初階調Ｖ１のみパネルに表現する場合、出力バッファ制御回路の出力（ＣＳ１〜ＣＳ６４）により６４個のバッファを備えた出力バッファ６００の中のＶ１の出力を担当するバッファのみ動作状態になってＶ１値をデジタル／アナログ変換器５００の入力ＧＶ１に出力することになる。そして、残りの６３個のバッファは、非動作状態となって動作待機時消費する定電流がなくなる。
デジタル／アナログ変換器５００は、レベルシフタ２００からの出力信号（ＬＳ１〜ＬＳｋ）により出力バッファ６００の最初階調Ｖ１に対する出力信号ＧＶ１をＬＣＤパネル９００に出力してディスプレイすることになる。
【００２０】
上述したように、本発明の実施例に係る液晶表示素子のソースドライバは、例えば、６４階調レベルに対して６４個のバッファのみで構成し、複数のバッファ中、出力が必要な階調に該当するバッファのみを駆動させる。したがって、従来の構造がサンプリングレジスタのチャネル数、すなわちＬＣＤパネルのチャネル数だけバッファを備えたので電力消費が多かったが、本発明では、出力バッファの個数を減少させたのみでなく、出力する階調によって動作が必要なバッファを除き、残りのバッファはオフさせることによって、全体出力バッファの消費電力を大きく減少させることができる。
【００２１】
図３は、本発明の実施例に係るソースドライバにおける出力バッファ制御回路部７００のブロック構成図を示すものであって、図４は、出力バッファ制御回路部７００の詳細ブロック構成図を示すものである。
図３及び図４を参照すれば、本発明の出力バッファ制御回路部７００は、出力バッファ６００の複数のバッファのアドレスを格納するためのバッファアドレス格納部７１０と、バッファアドレス格納部７１０の出力信号とＲＧＢデータ信号とを比較するための比較部７２０と、比較部７２０の出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）により出力バッファ６００の複数のバッファを駆動するためのバッファ制御信号（ＣＳ１〜ＣＳｎ）を発生するための制御信号発生部７３０とからなる。
【００２２】
バッファアドレス格納部７１０は、複数個のバッファアドレス器７１１〜７１ｎから構成され、各バッファアドレス器７１１〜７１ｎは、出力バッファ６００の複数個のバッファ６１１〜６１ｎ中、該当する一つのバッファに対するアドレスを格納する。
バッファアドレス器７１１〜７１ｎに格納されたアドレスは、複数のバッファ中、所定の色相情報に対する該当する階調電圧を提供するためのバッファのアドレスを格納するものである。
【００２３】
例えば、第１バッファ６１１は、複数の階調電圧の中の第１階調電圧Ｖ１が提供され、第２バッファ６１２は、第２階調電圧Ｖ２が提供され、第ｎバッファ６１ｎは、第ｎ階調電圧Ｖｎが提供される場合、第１バッファアドレス器７１１は、第１階調の色相情報を提供するための第１バッファ６１１のアドレスを格納し、第２バッファアドレス器７１２は、第２階調の色相情報を提供するための第２バッファ６１２のアドレスを格納し、第ｎバッファアドレス器７１ｎは、第ｎ階調の色相情報を提供するための第ｎバッファ６１ｎのアドレスを格納するものである。
【００２４】
比較部７２０は、バッファアドレス格納部７１０のバッファアドレス器７１１〜７１ｎの出力信号とＲＧＢデータ信号とを順次、比較して二つの信号が同じである場合、制御信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を発生する複数の比較器７２１〜７２ｎからなる。
制御信号発生部７３０は、比較部７２０の複数の比較器７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を入力して出力バッファ６００の複数のバッファ６１１〜６１ｎを駆動するためのバッファ制御信号（ＣＳ１〜ＣＳｎ）を各々発生する複数の信号発生器７３１〜７３ｎからなる。
【００２５】
一方、ＲＧＢデータ信号は、デジタル電源電圧に基づいて信号が設定されている。したがって、比較部７２０は、デジタル電源電圧を基準として動作する。しかし出力バッファがアナログ電源電圧値を使用するので、バッファ制御信号（ＣＳ１〜ＣＳｎ）を発生する制御信号発生部７３０は、その内部にレベルシフタを別途に備えれば良い。すなわち、各信号発生部７３１〜７３ｎは、各々レベルシフタ（図示せず）を備える。
【００２６】
以下、上記のような構成を有する本発明の出力バッファ制御回路部７００の動作を図３、図４に基づいて説明する。
バッファアドレス格納部７１０は、出力バッファ６００を構成する複数のバッファ６１１〜６１ｎのアドレスをバッファアドレス器７１１〜７１ｎを介して格納する。すなわち、第１バッファアドレス器７１１には、出力バッファ６００の複数のバッファ６１１〜６１ｎ中の第１バッファ７１１のアドレスを格納し、第ｎバッファアドレス器７１ｎは、複数のバッファ６１１〜６１ｎの中の第ｎバッファ６１ｎのアドレスを格納する。
【００２７】
バッファアドレス格納部７１０の各バッファアドレス器７１１〜７１ｎの出力信号は、比較部７２０の複数の比較器７２１〜７２ｎ中、該当する一つの比較器の一入力に提供する。一方、比較部７２０の複数の比較器７２１〜７２ｎの他の入力には、ＲＧＢデータ信号が順次、印加される。
比較部７２０の各比較器７２１〜７２ｎは、二つの入力信号を比較して出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を発生する。すなわち、ＲＧＢデータ信号が比較部７２０の各比較器７２１〜７２ｎに提供されれば、各比較器７２１〜７２ｎは、ＲＧＢデータとバッファアドレス格納部７１０の複数のバッファアドレス器７１１〜７１ｎ中、該当する一つのバッファアドレス器から提供された出力信号と比較して同じである場合、各出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を発生する。
【００２８】
例えば、任意の６ビットＲＧＢデータ信号が印加された場合、ＲＧＢデータが第ｎ階調に対する色相情報を有する信号であると仮定すれば、ＲＧＢデータと第ｎバッファアドレス器７１ｎの出力信号とが同一になって複数の比較器７２１〜７２ｎ中、第ｎ比較器７２ｎが活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを発生する。
制御信号発生部７３０は、比較部７２０の各比較器７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）により複数の信号発生器７３１〜７３ｎ中、該当する一つの信号発生器がバッファ制御信号（ＣＳ１〜ＣＳｎ）を発生する。
【００２９】
すなわち、比較部７２０の第１比較器７２１から活性化状態の出力信号ＰＳ＿ｃｔｒｌ１が発生すれば、第１信号発生器７３１は、出力バッファ６００の複数のバッファ６１１〜６１ｎ中、該当する一つのバッファ６１１を制御するためのバッファ制御信号ＣＳ１を発生する。第２比較器７２２から活性化状態の出力信号ＰＳ＿ｃｔｒｌ２が発生すれば、第２信号発生器７３２は、出力バッファ６００の複数のバッファ６１１〜６１ｎ中、該当する一つのバッファ６１２を制御するためのバッファ制御信号ＣＳ２を発生する。そして、第ｎ比較器７２ｎから活性化状態の出力信号ＰＳ＿ｃｔｒｌｎが発生すれば、第ｎ信号発生器７３２は、出力バッファ６００の複数のバッファ６１１〜６１ｎ中、該当するバッファ６１ｎを制御するためのバッファ制御信号ＣＳｎを発生する。
【００３０】
出力バッファ６００は、抵抗ストリング８００（図２）から発生する複数の階調電圧（Ｖ１〜Ｖ６４）中、該当する一つの階調電圧を入力とし、出力バッファ制御回路部７００から発生したバッファ制御信号（ＣＳ１〜ＣＳｎ）により制御されて入力信号をデジタル／アナログ変換器５００（図２）に提供する複数のバッファ６１１〜６１ｎを備える。
出力バッファ制御回路部７００からバッファ制御信号ＣＳ１が提供されれば、複数のバッファ６１１〜６１ｎ中、第１バッファ６１１がイネーブルされて抵抗ストリング８００から発生する第１階調電圧Ｖ１を出力信号ＧＶ１としてデジタル／アナログ変換器５００に提供する。そして、バッファ制御信号ＣＳ２またはＣＳｎが提供される場合には、第２バッファ６１２または第ｎバッファ６１ｎがイネーブルされて第２階調電圧Ｖ２または第ｎ階調電圧Ｖｎを出力信号ＧＶ２またはＧＶｎとしてデジタル／アナログ変換器５００に提供する。
【００３１】
したがって、デジタル／アナログ変換器５００は、レベルシフタ４００からの出力信号（ＬＳ１〜ＬＳｋ）により出力バッファ６００から提供される階調電圧（ＧＶ１〜ＧＶｎ）を選択して液晶パネル９００に提供することになる。
上記のような動作を一つのフレームに対する色相情報（階調レベル電圧）の出力が完了する時点まで出力バッファ制御回路部７００を介して繰り返し行なう。
この場合、一つのフレームに対する色相情報の出力が完了する時点まで比較部７２０の複数の比較器７２１〜７２ｎ中、一つの比較器、例えば、比較器７２ｎにバッファアドレス器７１ｎから入力される色相情報とＲＧＢデータ信号が一度も同一ではない場合、比較器７２ｎは、活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを一度も発生しない。
【００３２】
これにより制御信号発生部７３０の信号発生器７３ｎからバッファ６１ｎをイネーブルさせるための信号ＣＳｎが発生しないので、バッファ６１ｎは、一つのフレームの間オフ状態を維持して電力消費をしないことになる。
結果的に、ある色相情報を有した一つのフレームのデータを出力する時、出力を要しない色相情報を入力とするバッファは、常にオフ状態となって不要な定電流の消費を防止できる。
【００３３】
以上、説明したように、従来のソースドライバ回路は、各チャネル当たりに一つの出力バッファが配列されてＬＣＤパネルの大きさが増加、すなわちチャネル数が増加することによって出力バッファの数が増加することになるが、本発明の実施例では、画素数に関係なく階調レベル数に該当する数のバッファのみ必要となるので、液晶パネルを駆動することに必要なバッファの数を減少させることができるのみでなく、階調電圧を出力するバッファのみを駆動し、残りのバッファはオフさせることによって、電力消費を減少させることができる。
【００３４】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００３５】
【発明の効果】
上述したように、本発明による液晶表示素子のソースドライバ及び液晶表示素子の駆動方法によれば、画素数に関係なく、階調レベル数だけのバッファにより出力バッファを構成し、複数のバッファ中、該当するバッファのみを駆動させることによって、消費電力を減少させることのできる効果がある。
【図面の簡単な説明】
【図１】従来の液晶表示素子のソースドライバのブロック構成図である。
【図２】本発明の実施例に係る液晶表示素子のソースドライバのブロック構成図である。
【図３】本発明の実施例に係る液晶表示素子のソースドライバにおける出力バッファ制御回路部のブロック構成図である。
【図４】本発明の実施例に係る液晶表示素子のソースドライバにおける出力バッファ制御回路部の詳細ブロック構成図である。
【符号の説明】
１００        レジスタ部
１１０        シフトレジスタ
１２０        サンプリングレジスタ
１３０        ホールドレジスタ
２００        レベルシフタ
５００        デジタル／アナログ変換器
６００        出力バッファ
６１１〜６１ｎ    バッファ
７００        出力バッファ制御回路部
７１０        バッファアドレス格納手段
７１１〜７１ｎ    バッファアドレス器
７２０        比較手段
７２１〜７２ｎ    比較器
７３０        制御信号発生手段
７３１〜７３ｎ    信号発生器
８００        抵抗ストリング
９００        液晶パネル
【図１】
0004446370.tif 000002
【図２】
0004446370.tif 000003
【図３】
0004446370.tif 000004
【図４】
0004446370.tif 000005