(57)【特許請求の範囲】
【請求項１】
支持基板と対向基板との間に電気光学物質を挟持してなり、該支持基板上における画像表示領域に画素配列に対応してマトリクス状に配置された複数の第１スイッチング素子と該画像表示領域の周辺に位置する周辺領域に配置されており周辺回路を少なくとも部分的に構成する複数の第２スイッチング素子とを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記支持基板の、前記第１スイッチング素子及び前記第２スイッチング素子に対向する一方の表面に、前記支持基板よりも熱伝導率の高い遮光性材料からなる熱伝導性膜を、全面にわたり形成する工程と、
前記熱伝導性膜上に第１の絶縁体膜を形成する工程と、
前記第１の絶縁体膜上に、前記第１スイッチング素子及び前記第２スイッチング素子の電流経路とされる単結晶半導体膜を加熱処理により貼り合わせる工程とを含み、
前記貼り合わせる工程の後に、
前記熱伝導性膜をパターニングすることにより、前記第１スイッチング素子及び前記第２スイッチング素子に対向する領域に夫々前記熱伝導性膜のパターンを形成する工程を有し、
前記支持基板の一方の表面の前記第１スイッチング素子に対向する熱伝導性膜は、所定の電位が印加されるように形成され、前記第２スイッチング素子に対向する熱伝導性膜は、前記第２スイッチング素子の電流経路とされる単結晶半導体膜を覆うように島状に形成されることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体装置の製造方法及び半導体装置の技術分野に関し、特に、絶縁性基板上に薄膜トランジスタ（以下適宜、ＴＦＴと称す）等のスイッチング素子を構成する単結晶半導体薄膜を形成してなる半導体装置の製造方法及この製造方法により製造された半導体装置、更に、この半導体装置を用いた電気光学装置の製造方法及びこの製造方法により製造された電気光学装置並びにこの電気光学装置を用いた電子機器の技術分野に関する。
背景技術
絶縁性基体上にシリコン単結晶薄膜を形成し、そのシリコン単結晶薄膜に半導体デバイスを形成する半導体技術はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術と呼ばれ、素子の高速化や低消費電力化、高集積化等の利点を有することから広く研究されている。
このＳＯＩ技術の１つとして、単結晶シリコン基板の貼り合わせによるＳＯＩ基板の作製技術がある。一般に貼り合わせ法と呼ばれるこの手法は、単結晶シリコン基板と支持基板（絶縁性基板）とを水素結合力を利用して貼り合わせた後、熱処理によって貼り合わせ強度を強化し、次いで単結晶シリコン基板を研削や研磨、またはエッチングによって薄膜化することにより、単結晶シリコン層を支持基板上に形成するものである。この手法では、直接、単結晶のシリコン基板を薄膜化するために、シリコン薄膜の結晶性に優れ、高性能のデバイスを作成できる。
また、この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離する手法（ＵＳ ＰａｔｅｎｔＮｏ．５，３７４，５６４）や、表面を多孔質化したシリコン基板上に単結晶シリコン層をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法（特開平４−３４６４１８号）などが知られている。
このような貼り合わせ法によるＳＯＩ基板は通常のバルク半導体基板（半導体集積回路）と同様に、さまざまなデバイスの作製に用いられているが、従来のバルク基板と異なる特徴として、支持基板に様々な材料を使用することが可能な点を挙げることができる。即ち支持基板として通常のシリコン基板はもちろんのこと、透明な石英、あるいはガラス基板などを用いることができる。その結果、例えば透明な基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば透過型の液晶表示デバイスなどの電気光学装置においても、結晶性に優れた単結晶シリコンを用いて高性能なトランジスタ素子を形成することが可能となる。
発明の開示
しかしながら、上述の貼り合わせ法によるＳＯＩ技術を用いた製造方法によれば、光透過性の透明な支持基板と単結晶シリコン薄膜を貼り合わせたＳＯＩ基板、特に、支持基板材料に石英を含むガラスを用いたＳＯＩ基板では、貼り合わせ時に石英ガラス基板の熱伝導性が問題になる。例えば石英ガラスの熱伝導率は１から２Ｗ／ｍ・Ｋであり、単結晶シリコン基板のそれに比べ２桁も小さいため、貼り合わせ面において周辺と中央部に熱分布の違いが現れる。その結果、この貼り合わせ面内における熱分布の不均一によって接合面における結合力の分布も不均一となり、貼り合わせ面にボイドや欠陥が生じる。
またＵＳ  Ｐａｔｅｎｔ  Ｎｏ．５，３７４，５６４のように単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離する手法を石英ガラス基板に応用したとき、特に基板の分離工程において水素注入領域における熱分布が不均一となり、領域の一部で単結晶シリコン基板が単結晶シリコン膜からはがれない問題点が現れている。
他方、上述の製造方法により製造された半導体装置によれば、その動作中において発生する熱が、熱伝導性の低い支持基板の存在により半導体装置外に放熱され難いという問題点がある。特に、このように製造された半導体装置を液晶装置等の電気光学装置の画素部におけるスイッチング素子として或いは周辺回路部におけるスイッチング素子として用いると、上述した放熱不良により動作中にスイッチング素子の温度が上昇して当該スイッチング素子の特性が劣化する等の問題が生じる。
更に、このような電気光学装置においては、半導体装置の発熱に加えて当該電気光学装置に入射する投射光（光源等から射出された光のうちの電気光学装置への入射光）や戻り光（電気光学装置から出射された光のうちその先の光学部材で反射されて戻ってくる光）等の光によっても温度上昇が起こるため、特に強力な投射光を用いるプロジェクタ用途の場合には、上述した動作中の放熱不良の問題はより深刻化してしまう。
本発明は上述の問題点に鑑みなされたものであり、単結晶半導体膜の貼り合わせ法によるＳＯＩ技術を用いて、製造プロセス中における基板面内の熱分布の均一性を高めることが可能である半導体装置の製造方法、及びこの製造方法により製造され、動作中における放熱機能が高められた半導体装置、並びにこの半導体装置を用いた液晶装置等の電気光学装置及び電子機器を提供することを課題とする。
本発明の上記課題は、支持基板と対向基板との間に電気光学物質を挟持してなり、該支持基板上における画像表示領域に画素配列に対応してマトリクス状に配置された複数の第１スイッチング素子と該画像表示領域の周辺に位置する周辺領域に配置されており周辺回路を少なくとも部分的に構成する複数の第２スイッチング素子とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記支持基板の一方の表面に前記支持基板よりも熱伝導率の高い熱伝導性膜を、少なくとも前記第１スイッチング素子及び前記第２スイッチング素子に対向する領域に形成する工程と、前記熱伝導性膜上に第１の絶縁体膜を形成する工程と、前記第１の絶縁体膜上に前記第２スイッチング素子の電流経路とされる単結晶半導体膜を加熱処理により貼り合わせる工程とを含み、前記貼り合わせる工程の後に、前記熱伝導性膜を、前記第１スイッチング素子及び前記第２スイッチング素子に対向する領域に夫々パターンを形成する工程を有し、前記支持基板の一方の表面の前記第１スイッチング素子に対向する熱伝導性膜は、所定の電位が印加されており、前記第２スイッチング素子に対向する熱伝導性膜は、前記第２スイッチング素子の電流経路とされる単結晶半導体膜を覆うように島状に形成されることを特徴とする電気光学装置の製造方法により達成される。
本発明の電気光学装置の製造方法によれば、例えば単結晶半導体膜、第１の絶縁体膜及び熱伝導性膜の一部を個別又は一部同時にエッチングすることにより、熱伝導性膜は、少なくとも第２スイッチング素子に対向する領域に形成される。従って、周辺回路を構成する第２スイッチング素子の電流経路とされる単結晶半導体膜の下側（即ち支持基板側）では、第１の絶縁体膜と支持基板との間に熱導電性膜が介在しているため、貼り合わせ工程における加熱処理が行われる際に、基板面内における熱分布は均一化される。従って、基板面内における貼り合わせの均一化を図り、貼り合わせの強度を高めることができ、最終的に製造される第２スイッチング素子ひいては電気光学装置における装置欠陥や装置劣化を低減できる。
また、本発明の製造方法により製造された電気光学装置における第２スイッチング素子は、単結晶半導体膜に対して第１の絶縁体膜を介して熱伝導性膜が対向配置されているので、動作時に第２スイッチング素子の電流経路である単結晶半導体膜に電流が流れて発熱する熱を、熱伝導性膜を介して放出する構成が可能となる。このように第２スイッチング素子の動作中における放熱機能を高めれば、動作中の発熱量の大きい大電力駆動用や高周波駆動用に当該第２スイッチング素子を用いても動作温度を所定の温度範囲内に収めつつ正常に動作させることも可能となる。
また本発明の電気光学装置の製造方法は、前記第２スイッチング素子の電流経路とされる単結晶半導体膜は、異なる導電型のチャネル領域を有する２つのトランジスタからなり、前記熱伝導性膜は、前記各チャネル毎に分断されて形成される。
また本発明の電気光学装置の製造方法は、前記熱伝導性膜は、前記第２スイッチング素子に対向する領域に形成する工程と同時に前記第１スイッチング素子に対向する領域に形成され、前記熱伝導性膜は、蓄積容量の一方の電極として形成される。
また本発明の電気光学装置の製造方法は、前記熱伝導性膜は、遮光性材料からなる。
本発明の電気光学装置の製造方法によれば、単結晶半導体膜に対して第１の絶縁体膜を介して対向配置される熱伝導性膜が遮光性材料からなるので、支持基板側からの投射光、戻り光等の入射光に対して単結晶半導体膜を熱伝導性膜により遮光する構成も可能となる。このように動作中における遮光機能を高めれば、特に装置自体からの発熱に加えて投射光等の強力な光の入射に対しても、温度上昇を抑制することが可能となり、同時に単結晶半導体膜における光電効果により入射光が光リークを起こす事態も効果的に阻止し得る。
【図面の簡単な説明】
図１は、本発明を適用した半導体装置の第１実施例を示す断面図である。
図２は、本発明の第１実施例における半導体装置の製造方法を示す工程図である。
図３は、本発明の第２実施例における半導体装置の製造方法を示す工程図である。
図４は、本発明の第３実施例における半導体装置の製造方法を示す工程図である。
図５は、本発明の第４実施例における半導体装置の製造方法を示す工程図である。
図６は、透過型液晶パネルの平面レイアウトを示した図式的平面図である。
図７は、図６のＡ−Ａ’断面図である。
図８は、透過型液晶パネルの画素部分の拡大平面図である。
図９は、図８のＢ−Ｂ’断面図である。
図１０は、図８の蓄積容量に係るＣ−Ｃ’断面図である。
図１１は、図８の蓄積容量の変形例に係るＣ−Ｃ’断面に対応する断面図である。
図１２は、周辺駆動回路を構成する薄膜トランジスタの一の構成例の平面図である。
図１３は、周辺駆動回路を構成する薄膜トランジスタの他の構成例の平面図である。
図１４は、周辺駆動回路を構成する薄膜トランジスタの他の構成例の平面図である。
図１５は、周辺駆動回路を構成する薄膜トランジスタの他の構成例の平面図である。
図１６は、本発明の液晶パネルをライトバルブに用いた投射型表示装置の構成例を示すブロック図である。
図１７は、本発明の液晶パネルを表示装置に用いたコンピュータの外観図である。
発明を実施するための最良の形態
以下、本発明を実施するための最良の形態について実施例毎に図面に基づいて説明する。
（第１実施例）
図１は本発明を適用した半導体装置の第１実施例を示す断面図である。また図２は本発明の第１実施例における半導体装置の製造方法を示す工程図である。図１に示すように本発明による半導体装置では、絶縁性支持基板１上に熱伝導性膜４が設けられ、これらの上に形成した第１の絶縁性膜の一例としての層間絶縁体膜３を介して、単結晶半導体膜の一例としての単結晶シリコン膜２が形成されている。
この半導体装置の製造方法を図２を用いて説明する。
先ず図２（ａ）に示すように、絶縁性支持基板１の一方の面に、熱伝導性膜４を全面にわたり形成する。本実施例においては支持基板として例えば厚さ０．４〜１．１ｍｍの石英ガラス基板を用いる。ただし、この基板は石英ガラス基板に限らず、絶縁性の高い他のガラス基板でもよい。場合によっては可とう性を有する基板でも構わない。熱伝導性膜４は、例えばモリブデン（Ｍｏ）をスパッタ法により１００〜１０００ｎｍ程度の厚さに堆積することにより得る。なお、この熱伝導性膜４はＭｏに限定されるものではなく、作製するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもＷ、Ｔａ、Ｃｏ、Ｔｉ等の高融点金属又はそれを材料とする合金若しくは多結晶シリコン、Ｗシリサイド、Ｍｏシリサイド等に代表されるシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。なお望ましくは熱伝導能力が高いと同時に、後述のように配線や電極として利用可能にする等の理由から、高い電気伝導性をもった高融点金属又はその合金を使うことが望ましい。
次に熱伝導性膜４とその上に形成される単結晶シリコン膜２との間の電気的絶縁を確保するために層間絶縁体膜３を形成する。この層間絶縁体膜３には例えばスパッタ法もしくはＣＶＤ法等により形成された５０〜１０００ｎｍ程度の膜厚のシリコン酸化膜が用いられる。こうして得られた層間絶縁体膜３を表面に形成した支持基板１は、凹凸を改善することを目的として層間絶縁体膜３をグローバルに研磨して平坦化してもよい。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることも可能である。
次に図２（ｂ）に示すように層間絶縁体膜３を表面に形成した支持基板１と単結晶シリコン基板２０の貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０は、例えば厚さ３００〜９００μｍであり、例えばその表面を予め５０〜８００ｎｍ程度酸化又は窒化して、酸化膜層又は窒化膜層を形成しておいてもよい。このことによって貼り合わせ後に形成される単結晶シリコン膜２と層間絶縁体膜３の界面を熱酸化又は熱窒化で形成し、電気特性の良い界面を確保することも可能である。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法を採用してもよい。貼り合わせ強度を更に高めるために、更に熱処理温度を上げて４５０℃程度にしても良いが、石英基板等からなる絶縁性支持基板１と単結晶シリコン基板２０と熱伝導性膜３に用いられる材料の熱膨張係数には夫々大きな相違があるため、このまま加熱すると単結晶シリコン基板２０にクラックなどの欠陥が発生し、基板品質が劣化してしまうことが十分考えられる。このようなクラックなどの欠陥の発生を抑制するために、例えば一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０をウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、更に高温の熱処理を行ってもよい。具体的には例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０の厚さが１５０μｍとなるようエッチングを行う。この後、貼り合わせた両基板を４５０℃にて再び熱処理し、貼り合わせ強度を高めている。さらに図２（ｃ）に示すように、この貼り合わせ後の単結晶シリコン基板表面を研磨して、厚さ３〜５μｍの単結晶シリコン膜２が形成される。
このようにして薄膜化した貼り合わせ後の単結晶シリコン基板は、最後にＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法によって層間絶縁体膜３上に残された単結晶シリコン膜２の膜厚が０．０５〜０．８μｍ程度になるまでエッチングして仕上げる。このＰＡＣＥ処理によって単結晶シリコン膜２は、例えば膜厚１００ｎｍに対し、その均一性は１０％以内のものが得られる。
以上の工程により、熱伝導性膜４を有する半導体装置が得られる。
以上説明したように本実施形態の製造方法によれば、層間絶縁体膜３と支持基板１との間には、熱導電性膜４が介在しているため、支持基板１上に直接単結晶シリコン膜を貼り合わせる場合と比べて、貼り合わせ工程における加熱処理が行われる際に、熱伝導性膜４が熱を伝導するので基板面内における熱分布はより均一化される。従って、基板面内における貼り合わせの均一化を図り、貼り合わせの強度を高めることができ、最終的に製造される半導体装置における装置欠陥や装置劣化を低減できる。また、本実施形態の製造方法により製造された半導体装置は、単結晶シリコン膜２に対して層間絶縁体膜３を介して熱伝導性膜４が対向配置されているので、単結晶シリコン膜２から発熱された熱を熱伝導性膜４を介して放出する構成が可能となる。このように半導体装置の動作中における放熱機能を高めれば、動作中の発熱量の大きい大電力駆動用や高周波駆動用に当該半導体装置を用いても、動作温度を所定の温度範囲内に収めつつ正常に動作させることも可能となる。
本実施形態では特に、層間絶縁体膜３の形成後に、層間絶縁体膜３を前述したＣＭＰ処理により薄膜化することが好ましい。このように薄膜化すると、層間絶縁体膜３の薄さに応じて、貼り合わせられた後の単結晶シリコン膜２と熱伝導性膜４の間の熱移動が容易になるので、熱伝導性膜４を利用しての基板面内における熱分布の均一化をより促進できる。更に、本実施形態により製造される薄膜トランジスタ等の半導体装置の動作時においても、チャネル、ソース及びドレイン領域を構成する単結晶シリコン膜２と熱伝導性膜４との間の熱移動が容易になるので、熱伝導性膜４による放熱機能を向上できる。これに加えて、層間絶縁体膜３を誘電体膜として利用して蓄積容量等の容量を構成すれば、層間絶縁体膜３の薄さに応じて大容量化できる。
特に、このような層間絶縁体膜３の薄膜化を前述のようにＣＭＰ処理により行えば、薄膜化のみならず、ｎｍオーダーでの平坦化も可能となり、それに応じて層間絶縁体膜３に貼り付けられた単結晶シリコン膜２の形成面の凹凸（モホロジー）を改善できる。このような層間絶縁体膜３の薄膜化により、層間絶縁体膜３の厚みは、好ましくは３００ｎｍ以下とされる。この程度にまで薄膜化を行えば、製造プロセス中における熱伝導性膜４を利用しての基板面内における熱分布の均一化を顕著に促進でき、更に、製造後の薄膜トランジスタ等の動作時においても、薄い層間絶縁体膜３を介しての熱伝導性膜４による放熱機能を顕著に向上できる。これに加えて、層間絶縁体膜３を誘電体膜として利用して蓄積容量等を構成すれば、誘電体膜の薄さに応じて大容量にできる。
尚、層間絶縁体膜３の厚みが１０００ｎｍ程度に厚くても、上述した熱導電性膜４による効果は十分認識可能な程度に現われ、また、層間絶縁体膜３の厚みは、既存の薄膜形成技術により、５０ｎｍ程度にまでは比較的容易に薄膜化可能である。
（第２実施例）
図３（ａ）〜（ｅ）は本発明の第２実施例における半導体装置の製造方法を示す工程図である。図１及び図２と同一の符号が付いている個所は、同一の工程で形成される膜又は部材を示す。この実施例においては図２（ａ）で示す熱伝導性膜４を含む支持基板１の表面に層間絶縁体膜３を形成するまでの工程は前述の第１実施例とまったく同一である。
図３（ａ）は、貼り合わせに用いる単結晶半導体基板の一例である単結晶シリコン基板２０を示している。この単結晶シリコン基板２０は、例えば厚さ３００〜９００μｍであり、その表面を予め０．０５〜０．８μｍ程度酸化し、第３の絶縁体膜の一例としての酸化膜層５を形成したものである。次に図３（ｂ）に示すように、単結晶シリコン基板２０に水素イオン１４を注入する。例えば本実施例においては、水素イオン（Ｈ+）を加速電圧１００ｋｅＶ、ドーズ量１０16ｃｍ-2にて注入する。この処理によって単結晶シリコン基板２０中に水素イオンの高濃度層１５が形成される。
次に図３（ｃ）に示すように、イオン注入した単結晶シリコン基板２０を（図３（ｂ）で示した状態から上下反転させて）、図２にて説明したように熱伝導性膜４と層間絶縁体膜３を形成した支持基板１に貼り合わせる。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
更に図３（ｄ）に示すように、貼り合わせた単結晶シリコン基板２０の貼り合わせ面側の酸化膜５（これら層間絶縁体膜３と酸化膜５は共に半導体装置完成時には埋め込み酸化膜となる）と単結晶シリコン膜２を支持基板１上に残したまま、単結晶シリコン基板２０を支持基板１から剥離するための熱処理を行う。この単結晶シリコン基板２０の剥離現象は、単結晶シリコン基板２０中に導入された水素イオンによって、単結晶シリコン基板２０の表面近傍のある層でシリコンの結合が分断されるために生じるものである。本実施例においては、貼り合わせた２枚の基板を毎分２０℃以上の昇温速度にて６００℃まで加熱する。この熱処理によって、貼り合わせた単結晶シリコン基板２０が支持基板１と分離し、支持基板１表面には、約４００ｎｍのシリコン酸化膜３とその上に約２００ｎｍの単結晶シリコン膜２が形成される。
本実施例では熱伝導性膜４が形成されているため、従来例（ＵＳ ＰａｔｅｎｔＮｏ．５，３７４，５６４）のように水素イオンの高濃度層１５で、局部的に基板が剥がれないような問題点がなく、従来例に比べて容易に単結晶シリコン基板２０を単結晶シリコン膜２から剥がすことが可能になる。即ち、このように単結晶シリコン基板２０を貼り合わせる前に、単結晶シリコン基板２０の表面に第３の絶縁体膜の一例たる酸化膜５が形成されており、熱伝導性膜４により基板面内の熱分布が均一化されるので、基板面内の剥がれ易さも均一化されるため、水素イオンの高濃度層１５で良好に剥がせるのである。
図３（ｅ）は分離後の半導体装置を示す断面図である。この半導体装置表面は、単結晶シリコン膜２の表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このために本実施例においてはＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いる。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。
以上により作製された半導体装置は、さらに良好な単結晶シリコン膜厚の均一性を有している。例えば本実施例では第１実施例で得られた半導体装置に比べ、単結晶シリコン膜２の膜厚２００ｎｍに対して５％の均一性のものが得られる。以上の工程により、水素イオンの高濃度注入領域における単結晶シリコン基板２０の分離を容易にして製造プロセスにおける歩留まりを向上させつつ、熱伝導性膜４を内蔵する半導体装置を作製できる。
（第３実施例）
図４（ａ）〜（ｆ）は本発明の第３実施例における半導体装置の製造方法を示す工程図である。図１及び図２と同一の符号がついている箇所は、同一の工程で形成される層、又は部材を示す。この実施例においては図２（ａ）で示す熱伝導性膜４を含む支持基板１の表面に層間絶縁体膜３を形成するまでの工程は、前述の第１実施例とまったく同一である。
図４（ａ）は、貼り合わせ用の単結晶シリコン膜２を形成するための単結晶半導体基板である単結晶シリコン基板１６を示している。シリコン基板１６は、例えば厚さ６００μｍであり、ＨＦ／エタノール液中で陽極酸化することによりその表面を多孔質層１７にする。この処理によって表面を１２μｍ程度多孔質化した単結晶シリコン基板１６に水素雰囲気中で１０５０℃の熱処理を行うことにより、多孔質層１７の表面を平滑化する。これはこの後に単結晶シリコン基板１６上に形成する単結晶シリコン膜の欠陥密度を低減し、その品質を向上させるものである。
次に図４（ｂ）に示すように、多孔質シリコン層１７の表面を平滑化したシリコン基板１６にエピタキシャル成長により単結晶シリコン膜２を形成する。エピタキシャル成長による単結晶シリコン膜２の堆積膜厚は、本実施例においては５００ｎｍとしたが、これは本発明の適用範囲を限定するものではない。単結晶シリコン層の膜厚は作製しようとするデバイスに応じて任意に選択することができる。
さらに図４（ｃ）のように単結晶シリコン膜２の表面を５０〜４００ｎｍ程度酸化し、第３の酸化膜の一例としての酸化膜５を形成して、これを貼り合わせ後の半導体装置の埋め込み酸化膜とする。次に図４（ｄ）に示すように、単結晶シリコン膜２及び酸化膜層５を形成した基板を（図４（ｃ）で示した状態から上下反転させて）、熱伝導性膜４と層間絶縁体膜３が形成された絶縁性支持基板１に貼り合わせる。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
次に図４（ｅ）に示すように、貼り合わせ面側の酸化膜層５、単結晶シリコン膜２、及び多孔質化したシリコン層１７を残して単結晶シリコン基板１６を研削する。
次いで図４（ｆ）に示すように、多孔質シリコン層１７をエッチングにより除去し、支持基板上に単結晶シリコン膜２を得る。この多孔質シリコン層１７のエッチングは、ＨＦ／Ｈ2Ｏ2という組成のエッチング液を用いると、単結晶シリコン膜２に対して多孔質シリコン層１７が高いエッチング選択性を示すため、非常に良好な単結晶シリコン膜２の膜厚均一性を保ちつつ、多孔質シリコン１７のみを完全に除去することができる。このように多孔質シリコン層１７を除去した半導体装置は、単結晶シリコン膜２の表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このために本実施例においては水素雰囲気中にて熱処理を行う水素アニール法を用いる。またこの平坦化の手法としてはＣＭＰ法を用いて前記までの方法で形成した半導体装置の単結晶シリコン膜２の表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いることもできる。
以上により作製された半導体装置は、均一性が数％と第１実施例に比べて良好な単結晶シリコン膜厚を有する。
以上の工程により、単結晶シリコン基板１６の貼り合せ及び除去を容易にして製造プロセスにおける歩留まりを向上させつつ、熱伝導性膜４を内蔵する半導体装置を作製できる。
（第４実施例）
図５（ａ）〜（ｃ）は本発明の第４実施例における半導体装置の製造方法を示す工程図である。図１及び図２と同一の符号が付いている個所は、同一の工程で形成される膜又は部材を示す。
先ず図５（ａ）に示すように、絶縁性支持基板１の一方の面に、第２の絶縁体膜６を全面に形成する。第２の絶縁体膜６は後記する熱伝導性膜４の支持基板１との密着を高めるための下地膜として用いられる。続いて、熱伝導性膜４を全面にわたり形成する。更に、熱伝導性膜４とその上に形成される単結晶シリコン膜２との間の電気的絶縁を確保するために層間絶縁体膜３を形成する。
次に図５（ｂ）に示すように、層間絶縁体膜３を表面に形成した支持基板１と単結晶シリコン基板２０の貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０は、例えばその表面を予め５００〜８００ｎｍ程度酸化して酸化膜層を形成しておいてもよい。このことによって貼り合わせ後に形成される単結晶シリコン膜２と層間絶縁体膜３の界面を熱酸化で形成し、電気特性の良い界面を確保することも可能である。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法を採用してもよい。貼り合わせ強度を更に高めるために、更に熱処理温度を上げて４５０℃程度にしても良いが、石英基板と単結晶シリコン基板と熱伝導性膜３とに用いられる材料の熱膨張係数には夫々大きな相違があるため、このまま加熱すると単結晶シリコン基板２０にクラックなどの欠陥が発生し、基板品質が劣化してしまうことが十分考えられる。このようなクラックなどの欠陥の発生を抑制するために、例えば一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０をウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、更により高温の熱処理を行ってもよい。具体的には例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０の厚さが１５０μｍとなるようエッチングを行う。この後、貼り合わせた両基板を４５０℃にて再び熱処理し、貼り合わせ強度を高めている。
次に図５（ｃ）に示すように、この貼り合わせ基板を研磨して、単結晶シリコン膜２の厚さを３〜５μｍとする。このようにして薄膜化した貼り合わせ基板は、最後にＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法によって単結晶シリコン膜２の膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる。このＰＡＣＥ処理によって単結晶シリコン膜２は、例えば膜厚１００ｎｍに対しその均一性は１０％以内のものが得られる。
以上の工程により単結晶シリコン基板２０の貼り合せ及び除去を容易にして製造プロセスにおける歩留まりを向上させつつ、熱伝導性膜４を内蔵する半導体装置が得られる。
この実施例に用いられる第２の絶縁体膜６には、熱伝導性の絶縁材料を使うことが望ましい。これは熱伝導性膜４の下地として用い、支持基板１に対する熱伝導性膜４の密着性を上げるともに、さらに熱均一性の良い状態を保つためである。この第２の絶縁体膜６としては、例えばスパッタ法等により形成された１００〜１０００ｎｍ程度の膜厚のシリコン酸化膜、シリコン窒化膜又はタンタル酸化膜若しくはそれらを材料とした合金を用いることが可能である。尚、第２の絶縁体膜６として、支持基板１と熱伝導性膜４との両者に対する密着性が良い絶縁材料を使う程、異なる材質からなる支持基板１と熱伝導性膜４との密着性を全体として向上することが可能となり、最終的には製造時の歩留まり及び装置信頼性の向上も図れる。
なお本実施例は第１実施例を応用した場合の半導体装置の形成方法であるが、第２実施例及び第３実施例についても同様に第２の絶縁体膜６を形成できることは言うまでもない。従って本実施例を、第２実施例又は第３実施例に適用し、それぞれ、絶縁性支持基板１の一方の面に第２の絶縁体膜６を全面に形成することにより熱伝導性膜４の基板との密着を高めるようにしても、均一性の良い半導体装置を形成できる。
（第５実施例）
次に、本発明の第５実施例として、上述のように本発明の製造方法により製造された半導体装置を用いた電気光学装置の好適な例である透過型液晶装置について図６及び図７を参照して説明する。図６は、透過型液晶装置の平面レイアウトを示した図式的な平面図であり、図７は、そのＡ−Ａ’断面図である。なお、図６は理解を容易にするために説明に不要な箇所は省略しており、モデル的に描いている。
図６に示すように、ガラスよりなる光透過性の絶縁性支持基板３１上には画像表示領域２０があり、画素電極１９がマトリクス状に配置されている。この絶縁性支持基板３１は、上記した第１から第４実施例にて製造された半導体装置の支持基板１に相当する。即ち、本実施例においては、上記第１から第４実施例により製造された半導体装置において、絶縁性支持基板１上に形成した単結晶半導体膜（単結晶シリコン膜）２により各画素の第１スイッチング素子の一例としてのＴＦＴを構成するものである。画像表示領域２０には、複数の走査線と複数のデータ線が相交差して配置され、マトリクス状に配置された複数の画素には夫々、画素電極１９と、ゲートが走査線に、ソースがデータ線に、ドレインが画素電極１９に夫々接続されたＴＦＴと、画素電極１９に電気的に接続されて画素電極１９に印加される電圧を保持する蓄積容量（保持容量）とが設けられている。
画像表示領域２０の周辺には、各画素を駆動するための周辺回路の一例としての走査線駆動回路２１及びデータ線駆動回路２２が形成されている。走査線駆動回路２１は走査線を順次走査し、データ線駆動回路２２はデータ線に画像データに応じた画像信号を供給する。またパッド領域２６を介して外部から入力される画像データを取り込む入力回路２３や、これらの回路を制御するタイミング制御回路２４等の周辺回路が設けられている。これらの周辺回路はすべて各画素に設けられたスイッチング用のＴＦＴと同一工程または異なる工程で形成されるＴＦＴを能動素子あるいはスイッチング素子とし、これに抵抗や容量などの負荷素子組み合わせることで構成されている。なお、これらの周辺回路における各ＴＦＴも、各画素に設けられたＴＦＴの場合と同様に、単結晶シリコン膜２にソース領域、ドレイン領域及びチャネル領域が形成されるものであり、他の抵抗素子等も単結晶シリコン膜２により形成することができる。
図７に示すように、液晶装置は、表示画素と駆動回路を形成した光透過性の絶縁性基板３１と、透明導電膜（ＩＴＯ）からなる対向電極３３が形成されたガラスよりなる光透過性基板３２とが一定間隔をおいて対向配置され、周辺をシール材３５で封止して構成される。一対の基板の隙間内には液晶３４として周知のＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型液晶または電圧無印加状態で液晶分子がほぼ垂直に配向されたＨｏｍｅｏｔｒｏｐｉｃ配向型や電圧無印加状態で液晶分子がねじれずにほぼ水平に配向されたＨｏｍｏｅｎｅｏｕｓ配向型液晶などが充填されて構成されている。なお、外部から信号を入力できるように、パッド領域２６は上記シール材３５の外側に来るようにシール材を設ける位置が設定されている。
なお、支持基板３１の製造時には、大型の製造用支持基板の状態で、図６、図７に図示した支持基板３１をその大型基板に多数個同時に作成し、支持基板３１の製造完了後にスクライブして、各支持基板３１に分割して構成する。このようにした方が、製造上の効率も良く、製造ばらつきも少なくなる。
次に、以上のように構成された液晶装置の各画素における構成について図８及び図９を参照して更に説明する。図８は、本発明により作製された半導体装置を用いた透過型液晶装置の画素部分の拡大平面図であり、図９は、各画素におけるＴＦＴ部分を示す図８のＢ−Ｂ’断面図である。
図８及び図９において、各画素には、画素電極１９への電荷書き込みを制御するスイッチング素子としてＴＦＴ５０が形成されている。各画素には、チャネル領域２ａ、ソース領域２ｃ及びドレイン領域２ｂとなる単結晶シリコン膜２が設けられ、単結晶シリコン膜２上にゲート絶縁膜４０を介してゲート電極７ａを形成することによりＴＦＴ５０が構成される。ゲート電極７ａは走査線７に電気的に接続され、また、ソース領域２ｃはデータ線９に、ドレイン領域２ｂは表示画素の画素電極１９及び蓄積容量１８へつながるドレイン電極８に接続されている。またＴＦＴ５０のチャネル領域２ａの遮光、及び表示画素間の光漏れを防ぐ遮光のために、絶縁膜４１を介した上層に上部遮光層１１を形成し、ＴＦＴ５０上及び互いに隣接する画素電極１９同士の間隙を遮光している。
本実施形態では特に、各画素の第１スイッチング素子の一例であるＴＦＴ５０並びに、駆動回路、表示信号処理、入力回路及びタイミング制御回路等の周辺回路を構成する第２スイッチング素子の一例であるＴＦＴの形成領域の下には、上記した第１から第４実施例により半導体装置を製造する際に形成された熱伝導性膜４が配置される構造となっている。即ち、熱伝導性膜４は、前述の如く半導体装置の製造時における熱分布の均一化のためたけでなく、製造後における半導体装置である単結晶シリコン膜２に作り込んだＴＦＴ５０の動作時の熱放出対策（外部からの光による熱吸収の対策も含む）として機能する。
更には、本実施例のように、ＴＦＴ５０が形成された絶縁性支持基板３１を、アクティブマトリックス型液晶装置の素子側基板として用いた場合は、高融点金属等の遮光性材料からなる熱伝導性膜４を、液晶装置の駆動時の投射光や戻り光等の外部光に対する遮光対策として用いることができる。
これについて図９を用いて詳しく説明する。ＴＦＴ５０のチャネル領域２ａと光透過性の絶縁性支持基板３１との間には、少なくともチャネル領域２ａを支持基板３１側から（図中、下側から）覆うように熱伝導性膜４が設けられている。この時、この熱伝導性膜４には例えばＭｏ、Ｗ、Ｔａ、Ｃｏ、Ｔｉ等の高融点金属又はそれを材料にした合金、若しくは多結晶シリコン、Ｗシリサイド、Ｍｏシリサイド等に代表されるシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。このように熱伝導性膜４が形成されるため基板裏面からのいかなる入射光も遮ることが出来る構造になっている。
従来、光透過性の絶縁性基板に貼り合わせて単結晶シリコン膜を形成する例、例えば特開平４−３４６４１８号を本実施例のように、スイッチング素子に応用すると、単結晶シリコン膜と絶縁性支持基板との間に遮光膜として機能すべき膜がないため、裏面から光が入ると直接シリコン単結晶膜に光が入射して、チャネルにおいて光により電子・正孔対が発生する、この結果、トランジスタのＯＦＦ状態においてリーク電流が増加する傾向が見られる。しかしながら、本実施例では、基板裏面からの直接的な入射光１２ｃや、基板裏面での反射光１２ｂなどに対する遮光は、遮光性材料からなる熱伝導性膜４により行われるので、このようなリーク電流の増加傾向は見られない。また、この従来例では、遮光膜として機能すべき膜がないため、裏面から光が入るとチャネルにおいてその光の吸収によってトランジスタ等の素子温度が上昇し、例えば素子に形成されるｐｎジャンクションにおいて温度の上昇によって、ｐｎの逆方向電流が上昇する。その結果、電圧の保持に必要な電荷がｐｎ接合における電流の増加によって減少し、ＴＦＴの移動度が低下することによる液晶への印加電圧不足をもたらしてしまう。しかしながら、本実施例では、基板裏面からの直接的な入射光１２ｃや、基板裏面での反射光１２ｂなどに対する遮光は、遮光性材料からなる熱伝導性膜４により行われるので、更にはＴＦＴ５０から発せられる熱についても熱伝導性膜４により放熱されるので総合して温度上昇は抑制されており、上述した従来例の如き液晶の書き込み不足も起こらないで済む。
また、本実施例においては例えば図８に示す画素電極１９に接続される蓄積容量１８の下部に熱伝導性膜４を残すように構成してもよい。
なお、熱伝導性膜４は所定の電源電位に接続されていることが、上層のＴＦＴの動作の電気的安定のためには好ましい。
図１０に、その時の蓄積容量の断面構造（図８におけるＣ−Ｃ’の断面図）を示す。蓄積容量の一方の電極として用いられるドレイン電極８と蓄積容量の他方の電極を構成している前段のゲート電極７’との間には、絶縁膜４２が介在され、絶縁膜４２を挟んで両電極の重なる部分には蓄積容量１８が構成されている。そして、ドレイン電極８の下部にはスイッチング用のＴＦＴの下部に構成された遮光膜を構成する熱伝導性膜４を延伸して構成する遮光膜が形成されている。これにより、ドレイン電極８の下部は外部の光から遮光される。このため、例えばドレイン電極８を光吸収係数の大きいシリコン系材料で構成しても配線の発熱を抑えることが可能になる。これにより、例えばゲート配線７に良く使われる光吸収の大きいシリコン系材料をドレイン電極８に使用する事が可能になる。またチャネル領域２ａに用いられる単結晶シリコン膜２を延長してドレイン電極８を単結晶シリコン膜２で形成してもよい。更に、ドレイン電極８における光吸収による発熱を、熱伝導性膜４を通して外部に発散することによって、画素電極１９からドレイン電極８に進入する熱を外部に発散する事が可能になる。
或いは、本実施例においては例えば図８に示す画素電極に接続される蓄積容量１８を構成する一方の電極として熱伝導性膜４を用いる様にしてもよい。
図１１は、このように構成した変形例における蓄積容量の断面図である。蓄積容量の一方の電極はドレイン電極８で構成され、蓄積容量の他方の電極は蓄積容量１８の遮光を兼ねる熱伝導性膜４で構成される。両電極間には上記第１から第４実施例にて説明された層間絶縁体膜３が配置され、この層間絶縁体膜３が誘電体膜として機能する。この熱伝導性膜４とドレイン電極８の間で蓄積容量１８を構成する。この時の層間絶縁体膜３の膜厚は、大容量化を図るべく、望ましくは５０〜２００ｎｍである。この時の熱伝導性膜４は例えば液晶装置の対向電極３３に印加される電位ＶLCと同じ電位などの電源電位に接続されると良い。また、熱伝導性膜４を図１０と同様にドレイン電極８の下部を覆うようにＴＦＴの下部から延在させて配置してもよい。この事によって、たとえばゲート電極や走査線７と同じ材料をドレイン電極８に用いることが可能である。従って、図１０ではゲート電極７ａとドレイン電極８の上方には層間絶縁体膜４１が形成されることになり、全体的に層が少なくなる。更に、チャネル領域２ａに用いられる単結晶シリコン膜２を延長してドレイン電極８を単結晶シリコン膜２で形成してもよい。以上のように、画素電極に接続される蓄積容量１８を構成する一方の電極として熱伝導性膜４を用いることにより、ドレイン電極８を完全に遮光するとともに、同時に十分な蓄積容量１８をドレイン電極８下部に形成することが可能になり、液晶装置の動作時の各画素における電荷保持特性を向上する事が可能になる。
なお以上説明した実施例において、遮光膜のパターンは、その上に形成されるＴＦＴの配置によって決定されるが、本発明において遮光膜として用いられる熱伝導性膜４は単結晶シリコン膜２のパターニング後にパターニングすることによって上記の遮光の目的を達する。なお遮光膜のパターニングは単結晶シリコン膜２と層間絶縁体膜３と連続工程で行ってもよいし、それぞれ別工程でパターニングしてもよい。
以上、画素に用いられるＴＦＴ５０の遮光及び放熱について説明したが、本実施例では、図６に示した走査線駆動回路２１、データ線駆動回路２２等の周辺回路を構成するＴＦＴやパッド領域２６に設けられる静電気保護用のＴＦＴ等の遮光及び放熱用にも、熱伝導性膜４が用いられている。
次に、図６に示した走査線駆動回路２１、データ線駆動回路２２等の周辺回路を構成する第２スイッチング素子の一例としてのＴＦＴの具体的な構成例について図１２から図１５を参照して説明する。
図１２に示した構成例では、周辺回路を構成するＴＦＴは、ｐチャネル型のＴＦＴ６０ｐとｎチャネル型のＴＦＴ６０ｎとからなる相補型ＴＦＴ６０ａとして構成されている。特に図中斜線を囲む点線で輪郭を示した領域には、チャネル領域が形成された単結晶シリコン膜２が島状に形成されている。単結晶シリコン膜２と支持基板との間には、層間絶縁体膜を介して、各単結晶シリコン膜２よりも一回り大きい平面形状を有すると共に遮光性材料からなる熱伝導性膜４が島状に形成されている。更に、ＴＦＴ６０ｐ及び６０ｎには、高電位線６１と低電位線６２がコンタクトホール６３及び６４を介してソース領域に夫々接続されており、入力配線６６がゲート電極６５に夫々接続されており、出力配線６７がコンタクトホール６８及び６９を介してドレイン領域に夫々接続されている。従って、各ＴＦＴ６０ｐ及び６０ｎのチャネル領域は、支持基板１の側から見て島状の熱伝導性膜４により覆われており、熱伝導性膜４により、各チャネル領域に対する遮光機能と、各ＴＦＴからの放熱機能とが果たされる。
このように図１２に示した相補型ＴＦＴ６０ａによれば、単結晶シリコン膜２に対して層間絶縁体膜を介して熱伝導性膜４が対向配置されているので、周辺回路の動作時に、ＴＦＴ６０ｐ及び６０ｎの電流経路である単結晶シリコン膜２に電流が流れて発熱する熱を、熱伝導性膜４を介して放出できる。このように動作中における放熱機能を高めれば、動作中の発熱量の大きい大電力駆動用や高周波駆動用に用いても正常に動作する。更に熱伝導性膜４は、遮光性材料からなるので、支持基板側からの投射光、戻り光等の入射光に対して単結晶シリコン膜２を熱伝導性膜４により遮光できる。このように動作中における遮光機能を高めれば、特にＴＦＴ６０ａ等の装置自体からの発熱に加えて、投射光等の強力な光の入射に対しても、温度上昇を抑制することが可能となる。従って、特に大電流駆動や高駆動周波数用で発熱量が基本的に多い走査線駆動回路２１、データ線駆動回路２２等の周辺回路を、放熱機能及び遮光機能の両者に優れた相補型ＴＦＴ６０ａから構成すると、温度上昇を抑える観点から非常に有利である。同時に単結晶シリコン膜４における光電効果により入射光が光リークを起こす事態も、相補型ＴＦＴ６０ａでは、熱伝導性膜４により効果的に阻止できる。
次に、図１３に示した構成例では、図１２に示した相補型ＴＦＴ６０ａと比べて、熱伝導性膜の構成が若干異なる相補型ＴＦＴ６０ｂとして構成されている。尚、図１３において、図１２と同一の構成要素には同一の参照符号を付し、その説明は省略する。
図１３において、単結晶シリコン膜２と支持基板との間には、層間絶縁体膜を介して、各単結晶シリコン膜２のチャネル領域よりはるかに大きく、両チャネル領域と共にゲート電極６５まで一挙に覆う平面形状を有すると共に遮光性材料からなる熱伝導性膜４’が島状に形成されている。その他の構成については図１２の相補型ＴＦＴ６０ａの場合と同様である。
従って、図１３に示した相補型ＴＦＴ６０ｂによれば、図１２に示した相補型ＴＦＴ６０ａよりも大面積の熱伝導性膜４’により、遮光機能と放熱機能とが高められている。
次に、図１４に示した構成例では、図１３に示した相補型ＴＦＴ６０ｂと比べて、熱伝導性膜等の構成が若干異なる相補型ＴＦＴ６０ｃとして構成されている。尚、図１４において、図１２又は図１３と同一の構成要素には同一の参照符号を付し、その説明は省略する。
図１４において、単結晶シリコン膜２と支持基板との間には、層間絶縁体膜を介して、各単結晶シリコン膜２のチャネル領域よりはるかに大きく、ゲート電極６５の殆どの部分を覆う平面形状を有すると共に遮光性材料からなる熱伝導性膜４”がチャネル領域毎に分断されて島状に形成されている。また、各熱伝導性膜４”は、ＴＦＴ６０ｐ側ではコンタクトホール７１を介して高電位線６１の電位に接続されており、ＴＦＴ６０ｎ側ではコンタクトホール７２を介して低電位線６２の電位に接続されている。その他の構成については図１３の相補型ＴＦＴ６０ｂの場合と同様である。
従って、図１４に示した相補型ＴＦＴ６０ｃによれば、図１２に示した相補型ＴＦＴ６０ａと比較して熱伝導性膜４”の電位変動が少ないので、熱伝導性膜４”上に層間絶縁体膜を介して形成されたＴＦＴ６０ｐ及び６０ｎの特性が、熱伝導性膜４”の電位変動により悪影響を受けることが殆ど又は全く無くて済む。
次に、図１５に示した構成例では、図１３に示した相補型ＴＦＴ６０ｂと比べて、配線パターン等が若干異なる相補型ＴＦＴ６０ｄとして構成されている。尚、図１５において、図１２、図１３又は図１４と同一の構成要素には同一の参照符号を付し、その説明は省略する。
図１５において、単結晶シリコン膜２”の各ＴＦＴ６０ｐ及び６０ｎのチャネル領域は、それぞれコンタクト７５側に突出して延在して、コンタクト７５において熱伝導性膜４”にそれぞれ接続されている。ゲート電極６５’の端部は夫々、コンタクト７５側の単結晶シリコン膜とチャネルとの間がゲート電極６５’の制御に係わらず導通しないように、Ｔ字形に太められている。単結晶シリコン膜２を用いたＴＦＴは電荷移動度が大きいため、ＴＦＴがオンからオフに切り替わってもチャネル領域に電荷が残ってしまいがちである。この電荷はドレイン電極側に移動するとドレイン電圧を低下させることにもなるので、この残留した電荷をチャネルを突出させた単結晶シリコン膜からコンタクト７５を介して熱伝導性膜４”に引き抜くことにより、ＴＦＴの動作を安定化させる構成である。図１５は、その他の構成については図１４の相補型ＴＦＴ６０ｃの場合と同様である。
従って、図１５に示した相補型ＴＦＴ６０ｄによれば、コンタクト７５により高性能のトランジスタ特性を実現しつつ熱伝導性膜４”により遮光機能と放熱機能とが高められている。
以上説明したように、画素部を構成する第１スイッチング素子としてのＴＦＴ及び周辺回路を構成する第２スイッチング素子としてのＴＦＴは、各ＴＦＴの下部全体に熱伝導性膜４を形成することによって高い放熱機能と高い遮光機能とを兼ね備えており、特に周辺回路は、高速なクロック信号により高速動作する回路であって且つトランジスタの形成密度が高いために熱発生しやすいが、本実施形態によれば、この熱を良好に放熱することができる。
また上述の各実施例では、透過型液晶装置を例にして説明したが、これは本発明の用途を限定するものではなく、透過型の表示モードを用いる他のディスプレイデバイスや光学的な情報を読みとるイメージ入力デバイス（イメージセンサ）などさまざまな半導体装置にも適用できることは明らかである。その際においても前記半導体装置を駆動するトランジスタ素子等は前記実施例のごとく半導体装置に設けられた熱導電性膜上に形成すればよい。
更に、本発明の液晶装置は、様々な電子機器に用いることができる。
このような構成の電子機器として、図１６に示す液晶プロジェクタ、図１７に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
図１６は、投写型表示装置の要部を示す概略構成図である。図中、１１０は光源、１１３，１１４はダイクロイックミラー、１１５，１１６，１１７は反射ミラー、１１８，１１９，１２０はリレーレンズ、１２２，１２３，１２４は本発明の液晶装置を用いた液晶ライトバルブ、１２５はクロスダイクロイックプリズム、１２６は投写レンズを示す。光源１１０はメタルハライド等のランプ１１１とランプの光を反射するリフレクタ１１２とからなる。青色光・緑色光反射のダイクロイックミラー１１３は、光源１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１７で反射されて、赤色光用液晶ライトバルブ１２２に入射される。一方、ダイクロイックミラー１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１４によって反射され、緑色光用液晶ライトバルブ１２３に入射される。一方、青色光は第２のダイクロイックミラー１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１８、リレーレンズ１１９、出射レンズ１２０を含むリレーレンズ系からなる導光手段１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ１２６によってスクリーン１２７上に投写され、画像が拡大されて表示される。この各液晶ライトバルブには本発明の液晶装置が用いられる。
図１７に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、本発明の液晶装置を用いた液晶表示画面１２０６とを有する。
以上のような本発明を用いた電子機器においては、従来のアクティブマトリクス型液晶装置のように、ＴＦＴがアモルファスシリコンや多結晶シリコンではなく、移動度がより大きい単結晶シリコンにより形成されているため、各画素へのＴＦＴを介する電圧印加が短時間で済み、駆動回路も高周波での動作が可能となるため、表示駆動の周波数を上げることができる。同時に、従来のＴＦＴに比べてＯＦＦリークが極めて小さくできて画素での電荷保持特性が向上し、表示特性が優れた表示装置を提供することができる。更には、光源の光を強くしても、熱伝導性膜４により熱発散や遮光をすることができるので、回路の誤動作をより一層防止することができる。
産業上の利用可能性
本発明に係る半導体装置は、液晶装置等の電気光学装置における基板上に設けられた周辺回路を構成するスイッチング素子として利用可能であり、更に、電気光学装置以外の各種装置における電子回路を構成する半導体装置として利用可能である。また、本発明に係る電気光学装置や電子機器は、このような半導体装置を用いて構成され、製造時の高い歩留まりの結果、比較的低コストで高い装置信頼性を持つ電気光学装置や電子機器として利用可能である。
【図１】
0004553991.tif 000002
【図２】
0004553991.tif 000003
【図３】
0004553991.tif 000004
【図４】
0004553991.tif 000005
【図５】
0004553991.tif 000006
【図６】
0004553991.tif 000007
【図７】
0004553991.tif 000008
【図８】
0004553991.tif 000009
【図９】
0004553991.tif 000010
【図１０】
0004553991.tif 000011
【図１１】
0004553991.tif 000012
【図１２】
0004553991.tif 000013
【図１３】
0004553991.tif 000014
【図１４】
0004553991.tif 000015
【図１５】
0004553991.tif 000016
【図１６】
0004553991.tif 000017
【図１７】
0004553991.tif 000018