(57)【特許請求の範囲】
【請求項１】
光データパルスを循環させる光ループ（１１）と、前記光ループ（１１）が伝達関数を有するように前記光ループ（１１）に沿って配置された少なくとも１つの非線形光スイッチング素子（３，４）とを備えた再生形光メモリであって、
前記光ループ（１１）が光増幅器（１２）を含み、
前記非線形光スイッチング素子（３，４）及び前記光増幅器（１２）が前記光ループ（１１）内を循環する光パルスを再生成するように構成され、
前記光ループ（１１）の前記伝達関数および前記光増幅器（１２）の利得により、しきい値を越える振幅をもつパルスだけが前記再生形光メモリに記憶され、
前記再生形光メモリに記憶された光パルスの振幅が前記光ループ（１１）内部で多数回循環した後に少くとも１つの所定レベルに等化されることを特徴とする、再生形光メモリ。
【請求項２】
前記少くとも１つの非線形光スイッチング素子（３，４）は正弦伝達関数を有する請求項１記載の再生形光メモリ。
【請求項３】
２つの非線形光スイッチング素子（３，４）は連結されるように前記光ループ（１１）に沿って備えられており、前記２つの非線形光スイッチング素子（３，４）は前記光ループ（１１）により一緒に接続されている請求項１または２記載の再生形光メモリ。
【請求項４】
前記光ループ（１１）は光ファイバである請求項３記載の再生形光メモリ。
【請求項５】
前記少なくとも１つの非線形光スイッチング素子は、非線形素子として、関連する光増幅器を備えた干渉計非線形スイッチである請求項１ないし４のいずれか１項記載の再生形光メモリ。
【請求項６】
前記光ループ（１１）内にもう一つの非線形光スイッチング素子（１３）を備え、光源（２）からの光信号を前記もう一つの非線形光スイッチング素子（１３）の入力（１７）へ加えるのに応答して、前記光ループ（１１）からのデータパルスの少なくとも一部を選択的にスイッチして、前記再生形光メモリのデータを変える、請求項１ないし５のいずれか１項記載の再生形光メモリ。
【請求項７】
前記もう一つの非線形光スイッチング素子（１３）はテラヘルツ光非対称デマルチプレクサであり、これが前記光源（２）からのスイッチングパルスに応答して前記光ループ（１１）からデータが出るようにスイッチすることを可能にする請求項６記載の再生形光メモリ。
【請求項８】
請求項６または７に記載された第１の再生形光メモリと、第２の再生形光メモリ（１００）とを備える再生形光メモリシステムであって、
前記第１の再生形光メモリの前記もう一つの非線形光スイッチング素子出力（１５）は、前記第１の再生形光メモリから読出されたデータパターンの少くとも一部を記憶する前記第２の再生形光メモリ（１００）の入力（１０１）に接続されている再生形光メモリシステム。
【請求項９】
前記第２の再生形光メモリ（１００）は、前記第２の再生形光メモリ（１００）から前記第１の再生形光メモリへデータを読取るための前記第１の再生形光メモリの入力（１０８）に接続された出力（１０２）を含んでいる請求項８記載の再生形光メモリシステム。
【請求項１０】
前記第１の再生形光メモリの入力（１０８）は前記非線形光スイッチング素子（４）の第２の入力であり、また前記第２の再生形メモリ（１００）の出力（１０２）は前記非線形光スイッチング素子（４）の第２の入力に接続されていて、それにより前記第２の再生形光メモリ内のデータパターンの少くとも一部が前記非線形光スイッチング素子（４）の入力への光信号の印加に応答して前記第１の再生形光メモリ内に読取られるようにした請求項９記載の再生形光メモリシステム。
【請求項１１】
請求項１ないし１０のいずれか１項記載の再生形光メモリを含む計算機。
【請求項１２】
請求項１ないし１０のいずれか１項記載の再生形光メモリを含む光中継器。
【請求項１３】
請求項１ないし１０のいずれか１項記載の再生形光メモリを含む通信網。
【発明の詳細な説明】
この発明は光メモリに関する。
“メモリ”の機能は最新の情報処理、将来の超高速フォトニック網を実現するための主要構築用ブロックの一つである。例えば、メモリは１００Ｇｂｉｔ／ｓの光パケットをバッファしてデータについての後の処理のために待ち行列に加えることができるようにする。メモリはまた直列光計算機システム用の本来的な（イントリンシック）機能でもある。いくつかの形式の直列光メモリが循環形光ファイバループを用いて以前に示されている。こういったメモリの設計は記憶ループの各循環にあたり同じ光パルスが伝搬するというパルス保存形であるか、あるいは若干数のメモリ循環後にパルスが置換される再生形かのいずれかであった。パルス保存メモリでは、データパターンの長期安定性は、このメモリループが長い伝送線路のように動作して伝搬効果によってパルスが劣化することがあるから、メモリループ内での光パルスの再タイミングと再整形とが可能であることに依存している。これらの効果は再生形構造によって低減されるので、優れた安定度が与えられる。全光式再生形メモリは“All-optical regenerative memory”, A.J.Poustie,K.J.Blow and R.J.Manning,Nonlinear Guided Waves and their Applications,Vol.15,1996 OSA Technical Digest Seriesという論文に記述されていて、それが今日では開発が進んで、光パルス二値データパターンが数時間にわたって記憶できるようになっている。この高度に安定な動作は光ファイバ遅延線の各循環後にデータパターンの完全な、全光式再生によって達成されている。この全光式メモリ設計は図１に示され、２つの非線形光スイッチング素子と光ファイバストレージループとの組合せとなっている。
この発明の第１の特徴によると、再生形光メモリが提供されていて、このメモリは伝達関数として、所定しきい値を越えるパルス振幅をもつ光データだけが記憶され、かつ記憶された光データの振幅は光メモリ内部で多数回循環した後には少くとも１つの所定レベルに等化されるようにされたものを備えている。
この発明では、再生形光メモリはこのメモリにより記憶される光データについての振幅等化を得る伝達関数を備えるようにされている。これは雑音を除去する効果を有している。さらに、もとの入力データ内のいずれのパルス振幅変調も除去される。等化はこのメモリの伝達関数により決まる多数の所定レベルについて行なわれるものであってよい。このメモリの伝達関数によって決まる記憶しきい値レベルを越えるパルス振幅を有するデータだけが記憶される。この再生形メモリには記憶しきい値レベルを変えるための手段を含んでいるのが好ましい。
再生形メモリは光データパルスのエネルギーを変えるための手段を含んでいるのが好い。もっと好いのは、再生形メモリが光増幅器を備えていることであり、その利得がデータの安定な記憶を与えるように選ばれることである。もし増幅器利得が小さすぎると、データはメモリ内を循環すると急速に減衰する。もし増幅器利得が大きすぎると、有限なエネルギーをもつ信号の増幅によってメモリ内でランダムデータが創り出されることになる。適当な光増幅器には半導体光増幅器とエルビウムをドープした光増幅器とがを含まれている。
再生形メモリは非線形スイッチング素子を備えているのが好い。もっと好いのは、再生形メモリが二つの連結した非線形スイッチング素子を備えていて、それらが光記憶素子によって一緒に接続されていることである。光記憶素子はある長さの光ファイバが好い。これに代るものとして、光記憶素子は光導波路であり、その適切な例にはプレーナシリカ導波路と半導体導波路とがある。適切な非線形光スイッチング素子はループミラー内の半導体増幅器（ＳＬＡＬＯＭ：Semiconductor laser amplifier in a loop mirror）である。非線形素子としては光増幅器を備えた干渉計形非線形スイッチがある。もっとずっとよいのは、非線形スイッチング素子がテラヘルツ光非対称デマルチプレクサ（ＴＯＡＤ）であり、その各々が一つの光源でドライブされていることである。適切な光源として分布形帰還半導体レーザがある。
この発明の第２の特徴によると、データパターンが光ループ内部を循環する再生形光メモリであって、その構成は光ループ内部に光スイッチング素子を含んでいて、光メモリの内容を変更するために光スイッチング素子の入力に光入号を加えるのに応答して光ループから出たデータパターンの少くとも一部を選択的にスイッチするようにしている。
この発明の第３の特徴によると、光メモリを動作する方法であって、このメモリ内部ではデータパターンが光メモリの光ループ内部を循環しており、光ループ内部に置かれた光スイッチング素子に加えられた所定の光信号を用いて光ループから出たデータパターンの少くとも一部をスイッチする段階を備えている。
この発明のこの特徴では、光スイッチング素子が光メモリ内に備えられていて、メモリ内部を循環するデータパターンが選択的にスイッチされるようにし、それによって光メモリの内容を変えるようにしている。
この光メモリはスイッチ用パルスを光スイッチング素子の入力に加えるための光源を備えているのが好い。
この光スイッチング素子は干渉形の非線形スイッチであって、非線形素子として光増幅器を備えているのがよい。もっと好いのは、光スイッチング素子がテラヘルツ光非対称デマルチプレクサ（ＴＯＡＤ）であり、これが光源からのスイッチ用パルスに応答して光ループからデータが出るようにスイッチするのがよい。
光スイッチング素子は光ループからスイッチされて出たデータを読取るための出力を含むのがよい。
光メモリは再生形メモリであるのが好ましい。したがって、再生形メモリはこの発明の第１ないし第４の特徴のいずれかのメモリと組合せてもよい。
この発明による光メモリについてはいくつかの応用がある。このようなメモリは、例えば、計算機とか、光中継器とか、光通信網とかの中に含ませることができる。
この発明の例は添付の図面を参照して既知のメモリと対比して説明して行く。ここで
図１は既存の全光式再生形メモリである；
図２はこの発明による全光式再生形メモリの第１実施例を示す；
図３は余弦自乗応答から方形窓までの非線形スイッチング特性の漸進的な変化を示す；
図４は図３に示した方形窓応答がメモリ内の非線形光スイッチング素子の伝達関数の変化でどのように変るかを示す；
図５（ａ）ないし５（ｅ）は多数のデータパターンに対するオシロスコープトレースを示す；
図６はこの発明による全光式再生形メモリの第２の実施例を示す；
図７ないし９は異なる“読み”パターンで図６のメモリからデータを書いたり読んだりする実験結果を示す；
図１０は通信網の例を示す；また
図１１は図６の再生形メモリの修正版を示す。
この発明を記述する目的で、図１には既知の全光式再生形メモリを示した。２つのジッタ抑制した利得切換形分散形帰還（ＤＦＢ）半導体レーザ１と２とがそれぞれ波長１．５５１μｍ（λ1）と１．５３３μｍ（λ2）とにおける光パルス源として備えてある。パルス繰返しレートは約１ＧＨｚで、各光源は正常な分散性光ファイバの長さにわたる線形チャープ補正後にほぼ１０ｐｓのパルスを与えている。２つの非線形スイッチング素子３と４とがあって、それぞれが５０：５０溶融ファイバカップラと、２つの波長分割分割多重カップラであってスイッチングパルスを導入しまた排除するためのものと、ループミラーをバイアスするためのファイバ偏光制御器と、約８０ｐｓのスイッチングウィンドウを与えるためにループ中心からずれた半導体光増幅器とを備えている。この形式の光スイッチング素子は、テラヘルツ光非対称デマルチプレクサ（ＴＯＡＤ）として知られており、文献“Asymmetric optical loop mirror : analysis of an all-optical switch”Applied Optics,vol.33,No.29,1994に記載されている。λ2でのパルス列は光スイッチング素子３への入力として使われ、素子３はスイッチングパルスが存在しないときには全反射となるようにバイアスされている。λ1のパルス列は２分される；１つは光スイッチング素子４への入力として使われ、この素子４も全反射にまでバイアスされており、他の半分はＬｉＮｂＯ3振幅変調器５で変調されて、記憶されることになるデータパターンを生成するようにされ、一度だけ光スイッチング素子３のスイッチングポート６に供給される。メモリ回路を完成させるために、光スイッチング素子３の送出した出力７は光スイッチング素子４用のスイッチング入力８に接続されており、また光スイッチング素子４の送出した出力９は光ファイバ記憶ループ１１により光スイッチング素子３内の第２のスイッチングポート１０に接続されている。こうして、光スイッチング素子３はデータパターンをλ1からλ2へ切換えて、コピィされたデータがメモリループ１１内に供給される。光スイッチング素子４はデータをλ1に戻す波長変換だけをして、再び光スイッチング素子３が後の切換えをできるようにする。メモリの内容は１０％のタップ（図示せず）がファイバループ１１内にあって、それにより監視できる。短い（パターン長がτよりも著しく小さい）データシーケンスも、長い（パターン長がほぼτに等しい）データシーケンスもともに、この構成によって数時間にわたっての記憶が成功している。これは１０×１０9よりも多いメモリ回路の周回循環に当り、実効ビット誤り率比は１０-13よりも小さい。
図２はこの発明の全光式再生形メモリの一例を示し、これによると振幅等化が行なわれて、もとの入力データにあったパルス振幅変調が除去されるようにしている。この構造は異なる振幅をもつ入力パルス間で弁別をすることができ、したがってどのパルスを記憶するかについて自己選択ができる。図１の構造のように、図２のメモリ構造は二つの連結された非線形スイッチング素子３，４の組合せである。光ファイバ記憶ループ１１の各循環後の光パルスデータパターンの完全な全光再生によって、数時間にわたる安定な記憶が得られる。これらの半導体光増幅器を応用した非線形光スイッチに全光式スイッチングデバイスよりも若干の利点があり、それは、非常に僅かなスイッチングエネルギー（一般には１パルス当りほぼ１ｐＪ）を必要とし、しかも比較的小形にできるので、光処理システム内での遅延を減らすことができる。しかし、図１に加えて、エルビウム増幅器１２がスイッチング素子３の出力７をスイッチング素子４のスイッチング入力８に接続するループ内に挿入されている。
この構造により与えられる追加の信号処理機能は可変しきい値レベルを使用することにより達成され、このレベルは安定な記憶のために選定される。こういった追加の信号処理機能を許すこのメモリ構造の主な特徴は、非線形スイッチング素子の各々の正弦状の伝達関数である。メモリの一周回行程に対して、非線形応答関数を効果的に連結することがあり、データが再生される度毎に、この伝達関数が再適用される。このような条件の下で、非線形スイッチング特性が余弦自乗応答から方形窓へと急速に進化して行くことが図３に示されている。図３のグラフは正規化されているので、１単位のエネルギーはπラジアンの位相シフトを与え（それ故にＴＯＡＤでは１００％のスイッチングを与え）、またπラジアンが１に正規化されて示されている。かなり方形をした応答が５回周行程後に示されていて、メモリの安定状態伝送（透過）を与えている。図４はこうして結果的に生じた方形ウィンドウの範囲を示し、光スイッチング素子４の全体の伝達が変化したとき（光スイッチング素子３の伝達関数は一定に保っている）の様子を示している。伝達値の絶対値が０．７７８５以下であると、メモリはウィンドウを支持せず、パルスは失なわれる。この値が増大すると、ウィンドウは幅広となり、記憶についてのしきい値は低下する。連結した応答の平坦な頭部が振幅回復機能を作り出しており、π／２よりも大きくかつ３π／２よりも小さな範囲の初期エネルギーをもつ入力パルスはいずれも等しいエネルギーをもつように変換される。同じように、π／２よりも小さいか、３π／２よりも大きいエネルギーをもつ初期パルスはいずれもが急速に抑圧されて、記憶用のしきい値エネルギーがπ／２となる。
この実験システムでは、データ生成器（図示せず）がパルスデータパターンをいったんメモリ内に入力するために使用され、そこには２つの独立したチャンネルがあり、ＬｉＮｂＯ3振幅変調器５を駆動するために結合されている。１つのチャンネル（２値シーケンス０１００１０００）は一定出力に保たれており、また第２のチャンネル（２値シーケンス１０１００１０１）は振幅が変化されてメモリに対する可変振幅入力パルスシーケンスを作り出している。エルビウム増幅器１２でこのメモリ内に備えてあるものの寿命はパルス繰返しレートよりもぐんと長いのであり、そこですべてのパルスは等しく増幅されて、それらの相対的な振幅が保持される。実験結果は図５（ａ）ないし５（ｅ）に示つれている。各図の上側のオシロスコープトレースはもとの入力パルスデータパターンであり、下側のトレースは初期パターンが一度入力された後にメモリ内に記憶されたデータパターンを示す。これらの図はしきい値レベルよりも上のパルス振幅だけがどのように記憶されかつ振幅が等化されるかを継続的に示している。しきい値レベル位置の依存性が測定された。これは図５（ｃ）のように入力データパターンを固定することにより、またしきい値レベルを全体の伝達関数を変更するために光スイッチング素子３と４との間でエルビウム増幅器１２の１つの利得を調節して変えて行なわれた。しきい値レベルを漸進的に下げることにより、記憶されたパターンは図５（ｃ）ないし５（ｅ）に示すように継続的に進行し、したがってすべてのパルスが記憶されるようになり、これはもとのしきい値レベルの上にあった３つだけが記憶されたのと対比される。
あるパルスに対してπラジアンよりも大きな位相シフトを与えるためにエルビウム増幅器の利得を調節することにより再生形メモリの伝達関数を調節することは可能であり、それによって方形ウィンドウ特性に代って、連結した伝達関数が城郭風（castellated）ウィンドウとなるようにする。これはいくつもの異なるレベルでの振幅等化を可能とし、各パルスの位相シフトに依存した等化となる。
単一のエルビウム増幅器１２が図２に示されているが、別な増幅器を適当に備えてもよい。
図６に示した再生形光メモリは図２のものと似ているが、第３の光スイッチング素子１３（ＴＯＡＤ３）を含んでいて、これがメモリ内に記憶されたデータパターンの選択的な修正変更に寄与している。ＤＦＢ半導体レーザ２からのλ2のパルス列は遅延段１６を経由して電子吸収変調器１４に加えられ、そこで読取りデータで変調されて、第３の光スイッチング素子１３のスイッチング入力１７へ供給される。素子１３のデータ入力１８はアイソレータ１９を経てスイッチング素子４の出力９に接続されている。入力１７にスイッチングパルスが存在しないときには、データのパターンはスイッチング素子１３を経て光メモリ内部を循環し続ける。スイッチングパルスが光スイッチング素子１３のスイッチング入力に加えられるときには、もしデータパルスが同じ瞬間に光スイッチング素子１３への入力に存在していると、データパルスはメモリループ１１から外へ切換えら（スイッチさ）れる。スイッチされたデータパルスは光スイッチング素子１３の出力１５で読出すことができる。このようにして、光スイッチング素子１３はＡＮＤ機能を実行し、メモリ内に記憶されたデータパターンからデータを選択的に取除く。光メモリ内部で循環しているデータパターンについては、これが論理“１”に対応するパルスの選択的な除去をもたらす。
この実験構成では、読取られるパルスがアイソレータ１９あるいは素子１３への入力によりブロックされるが、光ファイバサーキュレータを用いることにより直接アクセスされるようにできる。スイッチング素子３，４は両方とも半導体光増幅器（ＳＯＡ）を含み、これが約１５６０ｎｍにバンドの端をもっている。これは動作波長での位相変化対利得変化比を最大とし、かつ素子内でのパルスの振幅変調の度合を低減するという利点をもっている。
調節可能な遅延線１６と別な調節可能な遅延線２０，２１（例えばSantec ODC-300）とが使われて、ビットレベルでの同期を得ている。
図６の装置の修正版は図１１に示してあり、そこでは光スイッチング素子１３の出力１５が後段の再生形メモリの入力１０１に接続されている。この後段の再生形メモリ１００は適当な形式であればどんなものでもよいが、そうはいっても望ましいのは、この発明による再生形メモリということになり、例えば図２に示したようなものである。もしそうであるとすると、入力１０１は受けた光パルスをスイッチング素子３のスイッチ入力６に直接加えることにより形が作られ変調器５をもたない。再生形メモリ１００があると、スイッチングパルスをスイッチング入力１７に加えるときに、光スイッチング素子１３に向けて入力１８にあるデータパルスはいずれもがメモリループから出て出力１５を経て再生形メモリに読取られる。こうして、スイッチング入力１７へ向けてスイッチングパルスの連続するシーケンスを加えることによって、データパルスの流れがメモリループから読出されて、再生形メモリ１００内に記憶される。
これらのパルスは一時的に記憶されてから再びメモリループ内に挿入されるが、それには再生形メモリ１００の出力１０２をスイッチング素子４の第２のスイッチング入力１０８に接続することがされる。
明らかに、メモリループ内にデータのシーケンスが成功裡に書込まれるためには、そのデータが書込まれることになるそのループ内の点に、すなわちスイッチング入力８に、データパルスが何もないことが好ましい。これは上述のようにスイッチング素子１３を用いてメモリの一部分をクリアとすることで達成できる。あるいはこれに代って、後続のデータパルスがメモリ内に現存するデータパルス上に単に再書込みをすることでもよい。図１１において、スイッチ１３がメモリループから例えば４つの先行ビットをメモリ１００内に書込むために使われるとすると、これらのビットは出力１０２からメモリループにスイッチ４で４つのつながったビットで占有されている時間スロットの間に戻る。このようにして、例えばメモリループ内に現在記憶されているデータの最下位ビット（ＬＳＢ）で、書込まれることになるデータの最上位ビット（ＭＳＢ）を取り替えることが可能である（しかしこれは記憶した単語の両側のデータが光パルスを含んでいないことを仮定している）。
再生形メモリ１００からのデータがスイッチング入力１０８に加えられることを確かなものとするために必要とされる時間遅延は、適当な遅延段１０３，１０４をスイッチング素子１３の出力１５と再生形メモリ１００との間、および再生形メモリ１００の出力１０２とスイッチング素子４のスイッチング入力１０８との間に置いてそれを用いて達成される。
再生形メモリ１００内に記憶されたデータはスイッチング素子３のスイッチング入力に向けて送ることによりメモリループ内に書込みがされる。
もっと別なものはメモリループから読出され、スイッチング素子１３を経て再生形メモリ１００内に記憶されたデータについてのものであり、スイッチング素子１３の第２の入力（図示せず）に出力１０２を接続することによりメモリループに再度加えられるようにできる。したがって、スイッチングパルスがスイッチング入力１７に加えられるときには、メモリループ内部のデータパルスは入力１８から出力１５へ転送されることになり、メモリループからデータが除去されて、他方では後段の再生形メモリ１００内に記憶されたデータがスイッチング素子１３の第２の入力（図示せず）に加えられてメモリループへ直接転送される。このことはメモリループ内容が、データがそこへ書込まれるときに、クリーンとなるようにしている。
最後に、メモリループからデータを読出して、その後の時間に後段の再生形メモリ１００と関係する遅延線１０３，１０４を単一の遅延線で置換えることによって後の時間にメモリループに単に書戻すことも可能である。この単一遅延線は上述したようにスイッチング素子３，４，１２の１つを経由してメモリループ内にデータパターンが書戻される前に必要とされる時間遅延を導入するために使用できる。
図７，８，９は異なる“読取り”パターンをもつメモリと１の間でデータを書込み、読出した実験結果を示す。各上側のオシロスコープトレースは“書き込み”データを唯一度入力することによりメモリ内にもともと記憶されていた４０ビットのデータシーケンスを示す。真中のオシロスコープトレースは“読取り”動作で使用された異なるデータシーケンスの一部分を示し、これもまた唯一度だけ入力されたものである。ビットレベルで“読取り”データシーケンスと記憶したデータの同期だけしかなく、“メモリフレーム”レベルでの絶対的な同期は存在しないので、“読取り”データシーケンスの長さはメモリフレームの全部（約１０００ビット）を占有するようにされている。これが記憶されたデータの４０ビットが“読取り”データの第１の発生で読取られることを保証している。下側のオシロスコープトレースはパルスが選択的に読取られた後で最終的に記憶されたデータを示す各図は上下方向にビットレベル同期順に配列されているので、“読取り”パルスの発生が対応するもともと記憶されたパルスの除去に先行している。注意深く観察すると、３つの異なる最終記憶されたデータパターンがすべて正しく加えられた“読取り”データに続いていることが認められる。
図７ないし９で使用された読取りパターンは次の通り：
１０１０１０１０１０１                          図７
１１１１００００１１１１００００                図８
１０００００００００１０００００００００        図９
前例のように、エルビウム増幅器１２は調節可能な利得を有しているので、しきい値レベルは振幅等化を達成するのに変えることができる。図６では、しかし、追加のエルビウム増幅器２２を多数用意して、スイッチングパルスが正しいエネルギーをもつことを確かにしている。
図１０はまた通信網３０として多数の端局３１を備え、それが網３０をまたいで多数の網素子３２と光ファイバ通信リンク３３を経て接続されているものを示している。網端局３１の各々は計算機を含み、それがデータを記憶するためにこの発明による再生形光メモリと一体的に動作する。同じように、網素子３２は例えば光スイッチもしくは光中継器であってもよく、またこの発明による再生形光メモリを含んでいて網３０上で光データが伝送できるようにする。
【図１】
0004553987.tif 000002
【図２】
0004553987.tif 000003
【図３】
0004553987.tif 000004
【図４】
0004553987.tif 000005
【図５（ａ）】
0004553987.tif 000006
【図５（ｂ）】
0004553987.tif 000007
【図５（ｃ）】
0004553987.tif 000008
【図５（ｄ）】
0004553987.tif 000009
【図５（ｅ）】
0004553987.tif 000010
【図６】
0004553987.tif 000011
【図７】
0004553987.tif 000012
【図８】
0004553987.tif 000013
【図９】
0004553987.tif 000014
【図１０】
0004553987.tif 000015
【図１１】
0004553987.tif 000016