(57)【特許請求の範囲】
【請求項１】
半導体領域上に、相互に離隔した導電領域（但し、前記半導体領域上に、導電性微粒子が島状に分布した、グラニュラー構造の導電領域である場合を除く。）と、１００μｍ以下の間隔をもって配置された２つの電極部を備え、前記各導電領域は、該導電領域間に介在する前記半導体領域からなる１つのジャンクションによって電気的に接続するとともに、前記両電極部は、前記導電領域および１つの前記ジャンクションを介して電気的に接続することを特徴とする、電子雪崩効果による抵抗変化を磁場によって制御した素子。
【請求項２】
前記導電領域間に介在するジャンクション長さが、最短部で、１〜３０nmであることを特徴とする請求項１記載の素子。
【請求項３】
前記導電領域間に介在するジャンクション長さが、最短部で、１〜１０nmであることを特徴とする請求項１記載の素子。
【請求項４】
前記導電領域と前記電極部が、一体成形されていることを特徴とする請求項１〜３の何れか1項記載の素子。
【請求項５】
前記導電領域が、堆積法により形成された被膜からなり、該被膜の一部を所要のエッチング法により除去することにより、前記ジャンクションとしたものであることを特徴とする請求項１〜４の何れか１項記載の素子。
【請求項６】
少なくとも前記導電領域および前記半導体領域を覆う絶縁材からなるキャップ層を更に備えることを特徴とする請求項１〜５の何れか１項記載の素子。
【請求項７】
さらに少なくとも、前記ジャンクション近傍に対しバイアス磁界を付与する手段を備え、磁界強度の変化に対する電極間の電気抵抗の変化の度合いを調整することができることを特徴とする請求項１〜６の何れか１項記載の素子を用いた磁気感応装置。
【請求項８】
さらに、前記両電極間に印加する電圧を制御する電圧制御手段を設け、該電圧制御手段と前記バイアス磁界付与手段を制御することにより、信号の書き込み、保持、読み出し、消去を可能にした請求項７記載の素子を用いた磁気感応装置。
【請求項９】
磁気センサ用である請求項７記載の磁気感応装置。
【請求項１０】
メモリー用である請求項８記載の磁気感応装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、磁気抵抗スイッチ効果素子およびそれを用いた磁気感応装置に関し、特に、電子雪崩効果による大きな抵抗変化を磁場によって制御することに基づく磁気抵抗スイッチ効果素子及びそれを用いた磁気感応装置に関するものである。
【０００２】
【従来技術】
近年のＣＰＵ能力の向上、情報通信能力の向上によって、コンピュータの外部記憶装置に求められる性能も飛躍的に高くなってきている。特に、その中でもハードディスクドライブは、その情報の入出力速度、記録密度の優位性により、依然として外部記憶装置の中心的位置を占めており、外部記憶装置としてのハードディスクドライブに対する要請も、今後ますます厳しくなることが予想されている。
【０００３】
一方、外部記憶装置に対する別の観点の要求としては、小型化の要求がある。
このハードディスクドライブの小型化の進展につれて、従来の磁気誘導型磁気ヘッドでは、ハードディスクの相対速度が径方向で変化することに起因する励起信号の大きさ変動の問題が顕在化してきた。
【０００４】
そこで、その解決手段として、磁気抵抗効果素子を用いた磁気ヘッドが考案され、現在、製品化されるに至っている。これらの代表としてスピンバルブ方式のGiant Magneto Resistance素子（以下、「ＧＭＲ素子」という。）やTunnel Magneto Resistance素子（以下、「ＴＭＲ素子」という。）がある。しかしながら、これらスピンバルブ方式の磁気ヘッドは、今後の入出力速度要求を満足することは難しいと予想され、早ければここ数年中にも限界に達することが懸念されている。
【０００５】
なお、スピンバルブ方式にあっても、材料の選択や素子構造の最適化により、あと数年程度であれば、要求水準に追従できるとの見通しがあるが、その先の要求水準の達成には、従来法とは異なる検出原理に基づいた素子の出現が待たれるところである。
【０００６】
【解決すべき課題】
現在実用化されているGMR素子やTMR素子等スピンバルブ型の磁気抵抗素子では、向き合った２層の磁性体薄膜の磁化の相対方向変化に依存した信号電流の変化を読み取っているため、素子のダウンサイジングにより、素子自体の抵抗値が大きくなってしまう。
【０００７】
一般に、ハードディスクの読み取りヘッド等に適用される磁気抵抗素子には、記憶容量の増加に伴い素子のダウンサイジングが要求されている一方で、データの高速転送に必須である素子の低抵抗化が同時に求められており、前述のように相矛盾する本質的な物理的特性から、素子原理の限界がある。
言い換えれば、既存の磁気抵抗素子において、低抵抗化・高速化には自ずから限界があり、次世代の磁気抵抗素子の開発に対して大きな技術的課題となっている。
【０００８】
一方、これらの素子をメモリなどの用途で用いる場合には、既存の半導体プロセスとの整合性をとることが必要である。メモリの番地指定には、半導体素子とのハイブリッド化が行われるため、SiやGaAsといった基板上に磁気抵抗素子を形成しなければならない。
【０００９】
半導体の製造プロセスは、半導体素子の伝導性を変化させる磁性元素を用いたプロセスと非常に相性が悪い。従って、磁性元素金属の多層膜からなるスピンバルブ型磁気抵抗素子は、プロセス整合性が良くない。しかも、ごく薄い層を制度よく積層していくプロセスは、非常に困難で、製造コスト負担も今後ますます大きくなることが予想される。
【００１０】
さらに、実用上、これらの素子は、室温で用いることが想定されることから、室温での十分な磁気抵抗効果が得られるものでなければならないという技術的要請のあることを忘れてはならない。
【００１１】
【課題を解決するための手段】
本発明は、上記の技術的課題を解決するためのものであって、次の技術的事項からなる。
本発明（１）は、半導体領域上に、相互に離隔した導電領域と、１００μｍ以下の間隔をもってもって配置された２つの電極部を備え、前記各導電領域は、該導電領域間に介在する前記半導体領域からなる少なくとも１つのジャンクションによって電気的に接続するとともに、前記両電極部は、前記導電領域および少なくとも1つの前記ジャンクションを介して電気的に接続することを特徴とする磁気抵抗スイッチ効果素子である。
本発明（２）は、前記導電領域間に介在するジャンクション長さが、最短部で、１〜３０nmであることを特徴とする本発明（１）の磁気抵抗スイッチ効果素子である。
本発明（３）は、前記導電領域間に介在するジャンクション長さが、最短部で、１〜１０nmであることを特徴とする本発明（１）の磁気抵抗スイッチ効果素子である。
本発明（４）は、前記導電領域と前記電極部が、一体成形されていることを特徴とする本発明（１）〜（３）の何れか1発明の磁気抵抗スイッチ効果素子である。
本発明（５）は、前記導電領域が、前記半導体領域中に島状に分布し、少なくとも１つの島状の導電領域が他の導電領域に対し半導体領域を介して孤立していることを特徴とする本発明（１）〜（４）の何れか１発明の磁気抵抗スイッチ効果素子である。
本発明（６）は、前記導電領域が、堆積法により形成された被膜からなり、該被膜の一部を所要のエッチング法により除去することにより、前記ジャンクションとしたものであることを特徴とする本発明（１）〜（４）の何れか１発明の磁気抵抗スイッチ効果素子である。
本発明（７）は、少なくとも前記導電領域および前記半導体領域を覆う絶縁材からなるキャップ層を更に備えることを特徴とする本発明（１）〜（６）の何れか１発明の磁気抵抗スイッチ効果素子である。
本発明（８）は、さらに少なくとも、該ギャップ部近傍に対しバイアス磁界を付与する手段を備え、磁界強度の変化に対する電極間の電気抵抗の変化の度合いを調整することができることを特徴とする本発明（１）〜（７）の何れか１発明の磁気抵抗スイッチ効果素子を用いた磁気感応装置である。
本発明（９）は、さらに、前記両電極間に印加する電圧を制御する電圧制御手段を設け、該電圧制御手段と前記バイアス磁界付与手段を制御することにより、信号の書き込み、保持、読み出し、消去を可能にした発明（８）の磁気抵抗スイッチ効果素子を用いた磁気感応装置である。
本発明（１０）は、磁気センサ用である本発明（８）の磁気感応装置である。
本発明（１１）は、メモリー用である本発明（９）の磁気感応装置である。
【００１２】
なお、アバランシェ・ブレークダウンを低電位で安定的に発生させるためには、閾値以上の一様な電界が必要であることから、導電領域間の間隔に相当するジャンクション長さは、30nm以下であることが望ましく、より好ましくは、10nm以下であることが望ましい。下限値はアバランシェ・ブレークダウン現象を引き起こすことができるスペース−チャージが確保できる幅以上であれば、特に制限はないが、加工精度の安定性から1nm以上とした。
【００１３】
一方、電界強度の一様性を確保する上で、電極間距離は重要であるとともに、高速作動のための低抵抗化の要請から、100μm以下である必要がある。下限は、少なくとも一つのジャンクション長さ以上であり、かつ電極間で短絡を生じない長さ以上であれば、特に制限はない。
【００１４】
【作用】
出願人は、磁気抵抗スイッチ素子におけるしきい値電圧以上での電流−電圧特性が、space-charge-limited現象の電流−電圧特性と似通っていることにヒントを得て、輸送現象の温度依存性を調べてみると、第1図のとおり、温度低下とともにブレークダウンの閾値電圧が低下しており、この結果から、支配的な現象としてはアバランシェ・ブレークダウンであると推定した。
【００１５】
すなわち、アバランシェ・ブレークダウン現象では、第2図のとおり、電極間に磁界が存在しなければ（図中０Oeの曲線）、ある電圧（この場合では、80V弱）で、アバランシェ・ブレークダウンが発生し、不連続に電流値が急増するのに対し、ギャップ部周辺に磁界が存在すれば（図中5000Oeの曲線）、アバランシェ・ブレークダウンを抑止できる（連続的な電流値の変化）ことから、磁場の検出に、この電子雪崩現象により増幅された電流を用いることができる。なお、アバランシェ・ブレークダウンの発生は、後述のとおり、付与される磁界の強さによって変化する。
したがって、スピンバルブ方式において観察される電流の変化に比べ、桁違いに大きな電流変化が期待でき、磁界の検出感度が飛躍的に向上する。
【００１６】
ここで、アバランシェ・ブレークダウン現象において、支配的となる要素は、電圧Vそのものではなく電界Eであり、電界Eには、E＝Ｖ（電圧）／Ｄ（距離）という関係があるため、出願人は、電極間距離を小さくすることにより、電極間電圧Ｖを小さくしても、所要の電界強度Ｅを得ることは十分可能であり、低作動電圧で巨大な磁気抵抗スイッチ効果を期待できると考えるに至った。
【００１７】
そこで、電極間長さを縮めることで、作動電圧を低減するとともに、電極構造に二端子法を採用できることと相まって、電気抵抗を低減して高速応答を可能にするというダウンサイジングの効果を最大限に活かすことができるようになった。
【００１８】
例えば、本発明をハードディスクヘッドへの適用した場合、高速で回転するディスクからの磁気信号は、相当高速でパルス的に増減することになるため、この応答特性もきわめて重要な因子となる。その一例として、第3図に6000Oe、10msecのパルス磁界を付与した場合の磁気抵抗変化の様子を示す。上の曲線がパルス磁界の変化の様子を示し、下の曲線が電流値乃至抵抗値の変化の様子を示す。磁界変動によく追従し、しかも3000%程度という大きな信号として取り出すことができることが分かる。このことは、ハードディスクの磁気ヘッドへの実用に対し大きな可能性を示しているといえる。
【００１９】
ここで、上述のとおり、アバランシェ・ブレークダウン現象は電界強度に依存するとともに、高速応答を達成するためには低抵抗化が不可欠であるから、実際上は、電極間距離も所定の長さに限定されなければならない。
【００２０】
そこで、この電極間距離の適性範囲を確認するために、第４図に示す素子を試験的に作製した。図中の中央部に位置する逆三角形の領域がジャンクションを含む半導体領域である。該半導体領域を挟んで対を成す電極間の抵抗を、これら電極間に印加する電圧を変化させながら測定した。
【００２１】
その結果を第５図に示す。電極間距離を30μm(1μmは10-6m)から210μmまでの範囲で変化させたところ、50Vの電圧印加により、100μm以下で106Ω以下の低抵抗状態が現れることが明らかになった。よって、本発明では、最大電極間距離を100μm以下と限定することにした。
【００２２】
一方、アバランシェ・ブレークダウン現象の発生の有無を利用する系においては、室温におけるエネルギー（ｋＢＴ300K＝3×10-2eV程度）で、閾値電界強度（１０６〜１０４V/cm）の坂を越えない範囲で設定されていることが望ましいことから、導電領域間に介在するジャンクションの最短部の長さをｄとした場合、ｄが30nm以下である範囲を好ましい範囲とした。（なお、算出されるｄの下限値は、0.3nmとなることから、実質的にプロセス限界であると考えて差し支えない。）
【００２３】
以上のとおり、本発明は、アバランシェ・ブレークダウン現象を利用すべく電極間距離乃至ジャンクション長さについて設計したものであって、スピンバルブ方式の素子を小型化するといった単純な理由からは、これらの電極間距離およびジャンクション長さについての具体的限定を到底導出できるものではないことを付言する。
【００２４】
また、従来の報告されているグラニュラー構造の磁気抵抗効果素子では、金属微粒子の存在が不可欠であると考えられてきたが、アバランシェ・ブレークダウン現象に基づく素子では、必ずしもグラニュラー構造を必要とせず、特にスペース−チャージを可能とするギャップがあれば十分であって、具体的な微細構造は限定されない。該ギャップの両側の導電領域に電荷がチャージし、所定の臨界値以上の電界が作用した場合には、その下地等の半導体領域を通して電子雪崩が伝播され、結果、電気抵抗が大幅に低下する過程を通して、磁気抵抗スイッチ効果が発生するものと考えられる。
【００２５】
言い換えると、例えば、本発明者等にかかる特開2000-340425号公報等に記載された従来のグラニュラー構造の素子では、該ギャップを各粒子が相互に離隔して分布することにより、結果として、各粒子間の半導体領域が本発明にいうジャンクションとして機能している場合があるに過ぎない。
【００２６】
本明細書においては、加工の簡便性から下地の半導体領域を「ジャンクション」として利用している態様が記載されているが、そのような態様に限定されるものではなく、導電領域が異種材料領域を介して接合、接触している部分であって、アバランシェ・ブレークダウン現象の起こるものであれば、「ジャンクション」ということができる。
【００２７】
したがって、本発明では、グラニュラー構造のように複数のギャップを設ける必要もなく、電極間が、導電領域とそれらを繋ぐジャンクションによって電気的に結合されていればよい。該電極間に所定幅の導電路を形成し、その一部を除去することによって、少なくとも１つの導電領域のギャップを設け、その領域に相当する下地半導体部分をジャンクションとすることによっても、磁気抵抗スイッチ効果が得られる。
【００２８】
以上のような電気的接続のための経路の総称として、「ジャンクション」という用語を用いることにする。
【００２９】
よって、理論上は、電極同士の直接の短絡を防止できる距離までであれば、装置のダウンサイジングが可能であると予想される。但し、絶縁を図れる限界として、プロセスの安定性も考慮して、電極間距離を1nm以上と下限についても限定することにした。
【００３０】
なお、電極部と導電部を一体成形した場合等、電極間距離とジャンクション長さは重畳的な限定となる場合があるが、これは、前述のとおり、高速応答に必要とされる低抵抗化の観点から、電極間距離自体も短い方が望ましく、しかも、従来のスピンバルブ型等の素子では、所要の面積を必要とし、電極間距離をある程度以上近接させることはできないという技術的事由から、この電極間距離にかかる限定を付すことによって、本発明の素子と従来型素子との峻別を文言上で明確にするために、敢えて付した限定である。
【００３１】
ここで、アバランシェ・ブレークダウン現象は、後述の実施例にかかる第6図のとおり、電極間電位(上図は59V、下図が61V)により、アバランシェ・ブレークダウン現象にかかる電子雪崩の起きる臨界磁界強度（上図が30Oe、下図が200Oe）が変化する特性を有する。
【００３２】
また、第6図（ｂ）のとおり、ギャップ部周辺における磁界強度を、ヒステリシスループ範囲で増減させることにより、抵抗値における不可逆特性が観察できる。
【００３３】
【実施の実施の形態】
ここで、まず、試験用の素子を作成した。この素子は、GaAs(111)B半導体基板上に公称膜厚0.2nmのAu成膜を行い、さらに、その上に5nmのSbのキャップ層を設けたものである。現実的には、この程度の膜厚のAu膜は金属微粒子が島状に分布となり、いわゆるグラニュラータイプの素子構成となる。
【００３４】
そして、この素子に対して印加する電圧と磁場を変えた場合の電流電圧特性を第２図に示す。電流電圧特性の測定は、２端子法にて室温で行った。磁場は、試料面と電流の向きに平行に印加した。図中の矢印は、電圧の掃引方向を示す。
【００３５】
ゼロ磁場時の電流電圧特性は、実線で示すように、電圧上昇時には、約80Vで急激な電流上昇を示す。この転移は非常に鋭く、低電流状態から高電流状態へのスイッチ現象ということができる。このスイッチ現象は、前述のとおり、閾値電圧におけるアバラシェ・ブレークダウンによる電子雪崩現象に起因している。これに対し、磁界を印加するとこのスイッチ現象を抑止することが可能となる。
【００３６】
ここで、さらに、アバランシェ・ブレークダウン現象の発生におけるジャンクション長さの影響を明らかにするために、第7図C（下図）に示すような素子を試作した。すなわち、第7図のC（下図）の模式図のように、GaAs(111)B半導体基板上に、5nm程度の段差部を形成し、その上に、導電部としてAu層を形成した。その断面の高分解能透過型電子顕微鏡写真が同図A（上図）であり、高低変化を濃淡で示す原子間力顕微鏡写真が同図B(中図)である。この図の色の濃い領域の幅および段差高さから、ジャンクション長さが10nm以下の間隔となっていることが分かる。
【００３７】
上記のジャンクション長さを持つ構造にて、第２図に示す磁気抵抗スイッチ特性が得られていることから、ジャンクション長さの更に好ましい範囲として、1〜10nmであることが明らかになった。
【００３８】
【実施例１】
第8図には、本発明の磁気抵抗スイッチ効果素子をハードディスクの磁気ヘッドに適用した場合のヘッド構成を模式的に示す。
図中、1は半導体基板、2は電極、3は磁気シールドである。図中矢印の方向で、この磁気ヘッドは、ハードディスク面と向き合い、磁場信号が電極間に付与される。
【００３９】
なお、サブミクロンオーダーで非常に近接した電極部を一定の間隔を保って形成する際の困難性から、好ましくは、図8(b)に示した要部拡大図のように、電極2とは別に導電領域4を形成し、その中央部等に、電子ビーム加工等の加工手段により前記導電領域4を切り欠き、導電領域4を分割した構造を製造し、この切り欠き領域をジャンクションとする素子構成が実用的である。
【００４０】
そして、該ジャンクション長さに応じた、電圧−電流特性図のヒステリシス内の電圧を両電極2間に印加し、前記電極間を流れる電流の変化を二探針法にて検出することによって、ハードディスク面上に書き込まれた信号を読み出すものである。
【００４１】
なお、電極とジャンクションの配置は、第8図に限定されるものではなく、磁気シールド3間のリードギャップ内に少なくとも１カ所のジャンクションが配置されていれば、いかなるレイアウトも許容されるのはいうまでもない。
【００４２】
【実施例２】
第9図には、本発明の磁気抵抗スイッチ効果素子を磁気センサに適用した場合の回路図の一例を示す。具体的な磁気抵抗スイッチ効果素子の構成としては、前記実施例１にかかる第8図の装置に対し、そのリードギャップたる磁気シールド間に、制御用バイアス磁場発生のためのバイアス磁場発生コイル等の配線を併設したものが使用できる。
【００４３】
そして、第9図の回路図において、そのバイアス磁場発生コイルへの制御電流量を可変とすることで、磁気抵抗スイッチ効果現象の発生の閾値を制御し、素子の磁場の検出感度を調節することができる。これにより、種々の磁界強度の磁場を検出可能となる。
【００４４】
なお、この実施例では、バイアス磁場発生コイルの制御電流を制御して、感度を調節しているが、素子への印加電圧を制御しても同様に感度調節が可能である。
【００４５】
【実施例３】
前述のとおり、第6図のａおよびｂには、印加電圧及び磁場強度に応じた抵抗値の挙動が記載されており、何れの場合も、磁場がある閾値を超え一旦抵抗値が上昇すると、ヒステリシスループ内の電圧に留まっている限り、磁場を下げても高抵抗値を維持したままとなる。これは、一種の状態の記憶ということができ、メモリーへの応用が考えられる。
【００４６】
具体的には、第10図に模式的に示したセル構造を作成し、ワードラインドライバとビットラインドライバ並びに磁界付与手段によって、第10図(b)のタイミングチャートで電圧及び磁界を印加することで、各セルに対し、情報の書き込み、保持、読み出しが可能となる。
【００４７】
ここで、ビットラインドライバから印加する電圧には、書き込み時の選択、非選択用の高電位と、読み出し時の選択用の（やや）高めの電位、非使用時又はメモリー内容消去用の低電位のほかに、（やや）高めと低電圧との中間の電位である保持電位の４つの電圧が設定できる必要がある。したがって、このビットラインドライバは、通常のダイナミックRAM等のドライバより複雑になることは避けられないものの、保持電位を印加すれば、ある種のスタティックＲＡＭを構成できる。
【００４８】
そして、このメモリーは、電圧をヒステリシスループ範囲以下に一旦下げることにより、メモリー内容を消去できることから、例えば、このメモリー自体が持ち出されるなどの予期しない不正なアクセスを受けた場合、電圧低下によりメモリー内容が消失され、メモリー内容の漏洩を未然に防止できる。このような特性から、個人情報等の一時的な外部記憶として、特に有用である。
【００４９】
【発明の効果】
この発明は、支配的に作用する物理現象がアバランシェ・ブレークダウン現象であることに着想を得たことに基づいて、小型化により検出感度が低下するといった従来想定されていた素子のダウンスケール化に伴うデメリットを克服すると同時に、素子の高速化及び低電圧化をともに達成することができたものである。
【００５０】
しかも、製造プロセスは非常に簡単で、既存の半導体薄膜製造プロセスとの整合性もよく、室温でも十分動作するものであることから、非常に有益な技術である。
そして、その磁気特性から、ハードディスクドライブヘッドへの適用はもちろんのこと、磁気センサ、メモリー等広範な用途への適用に道を拓いたものと確信する。
【図面の簡単な説明】
【第１図】  磁気抵抗スイッチ効果における温度依存性の測定結果の一例を示す図
【第２図】  磁気抵抗スイッチ効果素子の電圧−電流の測定結果の一例を示す図
【第３図】  パルス磁界に対する磁気抵抗スイッチ効果素子の応答の一例を示す図
【第４図】  磁気抵抗スイッチ効果に対する電極間距離の影響を調べるための試作素子の一例を示す写真。
【第５図】  磁気抵抗スイッチ効果素子における電極間距離−抵抗値の関係を示す図
【第６図】  磁気メモリー素子に適用した場合の、磁場−抵抗値の結果の一例を示す図
【第７図】  磁気抵抗スイッチ効果素子のジャンクション部分の構造を示す図（Ａ：素子断面の高解像度電子顕微鏡写真、Ｂ：素子表面の原子力間顕微鏡写真、Ｃ：ジャンクション構造の模式図）
【第８図】  磁気抵抗スイッチ効果素子をハードディスクドライブのヘッドに適用した場合の装置構成を模式的に示した図及びその要部拡大図
【第９図】  磁気抵抗スイッチ効果素子を磁気センサーに適用した場合の回路図の一例を示す図
【第１０図】  磁気抵抗スイッチ効果素子を磁気メモリーに適用した場合の回路図とそのタイミングチャートの一例を示した図
【符号の説明】
１      半導体基板
２      電極部
３      磁気シールド
４      導電領域
５      磁気抵抗スイッチ効果素子
６      定電圧電源
７      制御用バイアス磁場発生コイル
８      基準抵抗
９      ワードラインドライバ
１０    センスアップ・ビットラインドライバ
１１    コンタクト
Ｄ      電極間距離
ｄ      ジャンクション長さ
Ｈ      信号磁界
Ｈ(I)    制御用バイアス磁場
HR     読み出し用高電位
HW 書き込み用高電位
M      保持電圧
L       低電位
【図１】
0004543142.tif 000002
【図２】
0004543142.tif 000003
【図３】
0004543142.tif 000004
【図４】
0004543142.tif 000005
【図５】
0004543142.tif 000006
【図６】
0004543142.tif 000007
【図７】
0004543142.tif 000008
【図８】
0004543142.tif 000009
【図９】
0004543142.tif 000010
【図１０】
0004543142.tif 000011