(57)【特許請求の範囲】
【請求項１】
並べて配置される複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、
前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、
前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段と、
０を含む２値で各位置の画素値が表され、一方の画素値の画素が配置された領域が描画領域であり、他方の画素値の画素が配置された領域が背景領域である２値画像データが入力され、当該２値画像データに含まれる画素値が０以外の値であり且つ前記複数の図形画像において対応する位置の画素値が所定の値である場合には、当該２値画像データに含まれる画素値を０に変換して出力し、当該２値画像データに含まれる画素値が０である場合、及び、当該２値画像データに含まれる画素値が０以外の値であり且つ前記複数の図形画像において対応する位置の画素値が前記所定の値以外の値である場合には、当該２値画像データに含まれる画素値をそのまま出力する変換手段と、
前記色情報出力手段により出力された各位置の画素値と、前記変換手段から出力された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、
前記変換手段から出力された各位置の画素値を反転する反転手段と、
前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、
前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段と
を備えることを特徴とする画像処理回路。
【請求項２】
透明モード又は非透明モードのいずれかの動作モードを指定する動作モード指定手段を備え、
前記変換手段は、
前記動作モード指定手段によって前記非透明モードが指定された場合には、入力された前記２値画像データに含まれる前記画素値に対して前記変換を行わずに、当該画素値をそのまま出力し、
前記動作モード指定手段によって前記透明モードが指定された場合には、当該２値画像データに含まれる画素値が０以外の値であり且つ前記複数の図形画像において対応する位置の画素値が所定の値である場合には、当該２値画像データに含まれる画素値を０に変換して出力し、当該２値画像データに含まれる画素値が０である場合、及び、当該２値画像データに含まれる画素値が０以外の値であり且つ前記複数の図形画像において対応する位置の画素値が前記所定の値以外の値である場合には、当該２値画像データに含まれる画素値をそのまま出力する
ことを特徴とする請求項１記載の画像処理回路。
【請求項３】
前記第２の記憶手段は、複数種類の色情報を記憶しており、
前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力する
ことを特徴とする請求項１記載の画像処理回路。
【請求項４】
前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、
前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項５】
予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを指定する指定手段と、
前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の画像処理回路と、
前記加算手段から出力される出力画像データに基づいて画像を表示する表示手段と
を備えることを特徴とする表示装置。
【請求項７】
請求項１乃至５のいずれか１項に記載の画像処理回路と、
前記加算手段から出力される出力画像データに基づいて印刷を行う印刷手段と
を備えることを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像領域に複数の図形画像を並べて配置する技術に関する。
【背景技術】
【０００２】
画像処理の分野では、ハッチング処理と呼ばれる技術が知られている。このハッチング処理とは、文字や表又は図形などの画像領域に複数の図形画像を規則的に並べて配置することで、いわゆる網掛けや模様付けなどを行う処理のことである。例えば特許文献１には、ハッチング描画用のブロックパターンを指定された領域内に繰り返し転送するＢｉＴＢＬＴ（ビットバウンダリ、ブロック転送）回路を用いて、フレームメモリにハッチングパターンを迅速に展開する技術が開示されている。
【特許文献１】特開平０５−２１０３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述したハッチング処理においては、各々の目的に応じた様々なバリエーションのハッチングが要望されている。例えば、文字画像の描画領域のみに、所望の色のハッチングパターンでハッチングを施すとともに、そのハッチングパターンを構成する各図形領域からその文字画像の背面にある背景画像が透けて見えるようにすると、非常に面白みがあるとともに、ハッチングの活用の幅が広がる。しかしながら、上述した特許文献１に記載された技術では、指定された領域内に予め決められたブロックパターンを展開しているだけであるため、このようなハッチング処理を行うことができない。
本発明は、このような背景に鑑みてなされたものであり、その目的は、入力画像の描画領域のみに複数の図形画像を並べるとともに、その描画領域の一部から背景画像が見えるようなハッチング処理を施す仕組みを提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明は、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する記憶手段と、０を含む２値で各位置の画素値が表され、一方の画素値の画素が配置された領域が描画領域であり、他方の画素値の画素が配置された領域が背景領域である２値画像データが入力され、当該２値画像データに含まれる画素値が０以外の値であり且つ前記記憶手段に記憶されている前記画素値において対応する位置の画素値が所定の値である場合には、当該２値画像データに含まれる画素値を０に変換して出力し、当該２値画像データに含まれる画素値が０である場合、及び、当該２値画像データに含まれる画素値が０以外の値であり且つ前記記憶手段に記憶されている前記画素値において対応する位置の画素値が前記所定の値以外の値である場合には、当該２値画像データに含まれる画素値をそのまま出力する変換手段と、前記記憶手段に記憶された各位置の画素値と、前記変換手段から出力された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、前記変換手段から出力された各位置の画素値を反転する反転手段と、前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段とを備えることを特徴とする画像処理回路を提供する。
これにより、２値画像データによって表される画像の描画領域のみに複数の図形画像を並べるとともに、その描画領域の一部から背景画像が見えるようなハッチング処理を施すことができる。
【０００５】
本発明の好ましい態様においては、透明モード又は非透明モードのいずれかの動作モードを指定する動作モード指定手段を備え、前記変換手段は、前記動作モード指定手段によって前記非透明モードが指定された場合には、入力された前記２値画像データに含まれる前記画素値に対して前記変換を行わずに、当該画素値をそのまま出力し、前記動作モード指定手段によって前記透明モードが指定された場合には、当該２値画像データに含まれる画素値が０以外の値であり且つ前記記憶手段に記憶されている前記画素値において対応する位置の画素値が所定の値である場合には、当該２値画像データに含まれる画素値を０に変換して出力し、当該２値画像データに含まれる画素値が０である場合、及び、当該２値画像データに含まれる画素値が０以外の値であり且つ前記記憶手段に記憶されている前記画素値において対応する位置の画素値が前記所定の値以外の値である場合には、当該２値画像データに含まれる画素値をそのまま出力してもよい。
これにより、２値画像データによって表される画像の描画領域の一部から背景画像が見えるように２値画像データに含まれる画素値を変換する透明モード、又は、２値画像データに含まれる画素値に対してそのような変換を行わない非透明モードのいずれかを、画像処理回路の動作モードとして指定することができる。
【０００６】
本発明の好ましい態様において、前記記憶手段は、前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備えてもよい。
これにより、２値画像データによって表される画像の描画領域に対して、第２の記憶手段により記憶されている色情報の色の図形画像を並べて配置することができる。
【０００７】
本発明の好ましい態様において、前記第２の記憶手段は、複数種類の色情報を記憶しており、前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力してもよい。
これにより、２値画像データによって表される画像の描画領域において、同一種類で同じ色の図形画像を並べて配置することができる。
【０００８】
本発明の好ましい態様において、前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを、出力画像データが表す出力画像における背景領域の画素値として指定することができる。
【０００９】
本発明の好ましい態様において、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報が展開される第４の記憶手段のいずれかを指定する指定手段と、前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを、出力画像データが表す出力画像における背景領域の画素値の供給元の記憶手段として指定することができる。
【００１０】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力される出力画像データに基づいて画像を表示する表示手段とを備えることを特徴とする表示装置を提供する。
これにより、２値画像データによって表される画像の描画領域のみに複数の図形画像を並べるとともに、その描画領域の一部から背景画像が見えるようなハッチング処理を施すことができ、さらに、その結果得られた画像を表示することができる。
【００１１】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力される出力画像データに基づいて印刷を行う印刷手段とを備えることを特徴とする印刷装置を提供する。
これにより、２値画像データによって表される画像の描画領域のみに複数の図形画像を並べるとともに、その描画領域の一部から背景画像が見えるようなハッチング処理を施すことができ、さらに、その結果得られた画像を印刷することができる。
【発明を実施するための最良の形態】
【００１２】
［実施形態］
以下に説明する実施形態では、或る画像領域に複数の図形画像を並べて配置する処理のことを、「ハッチング」という。このとき配置される複数の図形画像は、全て同一の図形画像であってもよいし、類似の図形画像であってもよいし、全て異なる図形画像であってもよい。例えば全て同一の方向に延びる線分画像を均等な間隔で繰り返し配置することで“斜線掛け”と呼ばれるハッチングを行うことができる。また、２方向に延びる線分画像をそれぞれ均等な間隔で繰り返し配置することで“網掛け”と呼ばれるハッチングを行うことができる。さらに、ハート型とクローバー型の図形を互い違いに配置するようなハッチングもあるし、形状が全て異なる抽象的な図形をランダムに並べて配置するようなハッチングも考えられる。つまり、ハッチングに用いる図形画像の大きさや形状或いはその個数はどのようなものであってもよい。
【００１３】
図１は、本実施形態に係る画像表示装置１の構成を示す図である。
同図に示すように、画像表示装置１は、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、ＶＲＡＭ（Video Random Access Memory）１４と、記憶性液晶表示体１５と、表示制御装置１６と、電源１７と、電源制御装置１８と、コネクタ１９と、記憶制御装置２０と、Ｉ／Ｏ２１と、キー２２と、記憶装置２３と、画像処理回路２５とを備えている。ＣＰＵ１１は、ＲＯＭ１２に記憶されている制御プログラムを読み出してＲＡＭ１３に展開し、その制御プログラムに記述された手順に従って処理を実行する。キー２２は、利用者によって操作される操作手段であり、ペンデバイスやジョイスティックなどの操作デバイスを含んでいる。Ｉ／Ｏ２１は、キー２２の操作状態を監視しており、ユーザによってキー２２が操作されるとその操作に応じた信号をＣＰＵ１１に供給する。電源１７は、例えば充電可能な電池であり、電源制御装置１８は、電源１７のオンオフ制御や電力の残量監視など各種の電源管理を行う。
【００１４】
コネクタ１９に対しては、リムーバブルメディアなどの可搬性の外付記憶装置２４が着脱自在である。この外付記憶装置２４は、例えばＳＤ（Secure Digital）カードのようなフラッシュメモリ内蔵のカード型記憶媒体であってもよいし、例えばフレキシブルディスクなどの磁気媒体を利用したディスク型記憶媒体であってもよい。記憶装置２３は、フラッシュメモリやハードディスクなどの不揮発性の記憶媒体であり、画像表示装置１に内蔵されている。記憶装置２３又は外付記憶装置２４には、テキスト（文字）、グラフィック（図形）又はイメージ（写真画像）などの画像を表す画像データが記憶されている。この画像データは、白を表す「０」という画素値及び黒を表す「１」という画素値によって構成された２値データである。画素値「１」の画素の配置された領域は画像の描画領域であり、画素値「０」の画素が配置された領域は非描画領域（背景領域）である。記憶制御装置２０は、ＣＰＵ１１の指示に従い、記憶装置２３又は外付記憶装置２４から画像データを読み出し、画像処理回路２５に供給する。
【００１５】
画像処理回路２５は、ハッチング回路２５０を備えている。このハッチング回路２５０は、ＣＰＵ１１の指示に従って供給される画像データに対して、その画像データが表す画像の描画領域のみに、ハッチングパターンで型抜きしたところから背景画像が見えるようなハッチングを施す。そして、このハッチング回路２５０は、ハッチングを施した画像データをＶＲＡＭ１４へと出力する。ＶＲＡＭ１４は、フレームバッファであり、記憶性液晶表示体１５に表示される１ページ分の画像データを記憶する。記憶性液晶表示体１５は、コレステリック液晶や電気泳動などを利用した表示手段であり、電力供給が停止しても画像を表示し続けることができるという記憶性を有している。ＶＲＡＭ１４に記憶された画像データは、ＣＰＵ１１の指示の下で表示制御装置１６に供給される。表示制御装置１６は記憶性液晶表示体１５を制御して、供給された画像データに基づいた画像を表示させる。
【００１６】
次に、図２は、ハッチング回路２５０の構成を示す図である。
同図に示すように、ハッチング回路２５０は、メモリＨと、ハッチングカラーレジスタＲ０，Ｒ１と、背景カラーレジスタＲ２と、セレクタＳ０，Ｓ１と、乗算器ＭＵ０，ＭＵ１と、減算器ＳＵと、加算器ＡＤとを備えている。このハッチング回路２５０には、記憶装置２３もしくは外付記憶装置２４から読み出された２値の画像データが、入力画像データとして入力される。ここでは、入力画像データの画素値「０」が白色（最低濃度）を表し、画素値「１」が黒色（最高濃度）を表すものとする。そして、この入力画像データに対してハッチング回路２５０によりハッチング処理を施した結果が、出力画像データとして出力される。メモリＨには、ハッチング処理を行う際に用いるハッチングパターン（つまり複数の図形画像）を構成する各画素の位置が、ハッチングパターンデータとして記憶されている。
【００１７】
ここで、図３は、縦縞模様のハッチングを行うためのハッチングパターンデータを模式的に示す図である。
このハッチングパターンデータは、「０」又は「１」という２値のパターンビット値で複数の図形画像が表現されたものである。図において白色のブロックＢ０を構成する各画素の位置にはパターンビット値「０」が配置され、黒色のブロックＢ１を構成する各画素の位置にはパターンビット値「１」が配置されている。このハッチングパターン全体のサイズは、ＶＲＡＭ１４に確保される１ページ分の画像のサイズと同じである。各々のブロックＢ０，Ｂ１はいずれも複数個の画素（例えば１６×１６＝２５６個の画素）によって構成されるが、ここでは説明を簡単にするために、１つのブロックは１つの画素によって構成されているものと仮定する。この場合、ハッチングパターン全体の横方向の長さは、ＶＲＡＭ１４における画像１ページ分の横方向の画素数Ｍに相当する長さである。また、ハッチングパターン全体の縦方向の長さは、ＶＲＡＭ１４における画像１ページ分の縦方向の画素数Ｎに相当する長さである。
【００１８】
以下の説明では、ハッチングパターンデータにおいて左上端に位置する画素の位置座標を（０，０）とし、その画素から数えて下方向にｉ画素、右方向にｊ画素進んだ位置の画素を位置座標（ｉ，ｊ）の画素とする。従って、例えば、位置座標（０，０）の画素から数えて右方向に１画素進んだ位置の画素は、位置座標（０，１）にある画素であり、２画素進んだ位置の画素は、位置座標（０，２）にある画素であり、３画素進んだ位置の画素は位置座標（０，３）にある画素である。また、位置座標（０，０）の画素から数えて下方向に１画素進んだ位置の画素は、位置座標（１，０）の画素であり、２画素進んだ位置の画素は、位置座標（２，０）の画素である。このような位置座標の表現方法は、図３に示したハッチングパターンデータだけに限らず、ハッチング回路２５０に入力される入力画像データ（後述する図４）や、ハッチング回路２５０から出力される出力画像データ（後述する図８）においても同じである。
【００１９】
再び図２の説明に戻る。
ハッチングカラーレジスタＲ０は、ハッチングパターンデータにおいてパターンビット値「０」の位置にある画素の色を表す色情報を格納している。ここでは、例えば青色を表す色情報「Ｃ０」が格納されているものとする。ハッチングカラーレジスタＲ１は、ハッチングパターンにおいてパターンビット値「１」の位置にある画素の色を表す色情報を格納している。ここでは、例えば黄色を表す色情報「Ｃ１」が格納されているものとする。この色情報は、本来は色そのものを指定する情報と、その階調値とを含む。ただし、本実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していないので、色情報「Ｃ０」だけで「青色」であることを意味すると同時に、その色が「有る」ということを意味している。また、色情報「Ｃ１」は、「黄色」であることを意味すると同時に、その色が「有る」ということを意味している。
【００２０】
セレクタＳ０には、入力信号として、ハッチングカラーレジスタＲ０に格納されている色情報「Ｃ０」と、ハッチングカラーレジスタＲ１に格納されている色情報「Ｃ１」とが入力される。また、このセレクタＳ０には、選択信号として、メモリＨに記憶されているハッチングパターンデータに含まれる各パターンビット値が、上述した画素の位置座標の順番に従って順次入力される。セレクタＳ０は、選択信号としてパターンビット値「０」が入力されている期間は、色情報「Ｃ０」を選択して出力し、選択信号としてパターンビット値「１」が入力されている期間は、色情報「Ｃ１」を選択して出力する。
【００２１】
上述したメモリＨは、ハッチングパターンを構成する各画素の位置を記憶する第１の記憶手段として機能する。また、ハッチングカラーレジスタＲ０，Ｒ１は、ハッチングパターンの色を表す色情報を、そのハッチングパターンを構成する各画素の画素値として記憶する第２の記憶手段として機能する。そして、セレクタＳ０は、ハッチングカラーレジスタＲ０，Ｒ１に記憶されている色情報を、メモリＨに記憶されている各位置の画素の画素値として出力する色情報出力手段として機能する。結局、これらのメモリＨ、ハッチングカラーレジスタＲ０，Ｒ１及びセレクタＳ０が協働することにより、ハッチングパターンを構成する各画素の位置とその画素値を記憶する記憶手段として機能することになる。
【００２２】
セレクタＳ１には、入力信号として、入力画像データに含まれる各画素値「０」（白色）又は「１」（黒色）と、「０」という値とが入力される。この入力画像データに含まれる画素値は、上述した画素の位置座標の順番に従って順次入力される。また、このセレクタＳ１には、選択信号として、メモリＨに記憶されているハッチングパターンデータに含まれる各パターンビット値が入力される。このセレクタＳ１には、対応する位置の画素値とパターンビット値とが同時に入力されるようになっている。この「対応する位置」とは、図３に示した画素の位置座標が同じことを意味している。セレクタＳ１は、選択信号として「０」が入力されている期間は、「０」という値を選択して出力し、選択信号として「１」が入力されている期間は、入力画像データの画素値である「０」又は「１」を選択して出力する。つまり、このセレクタＳ１は、入力画像データに含まれる画素値が「１」（０以外の値）であり、且つメモリＨに記憶されているハッチングパターンデータにおいて対応する位置のパターンビット値が「０」（所定の値）である場合には、入力画像データに含まれる画素値「１」を「０」に変換して出力し、入力画像データに含まれる画素値が「０」である場合、及び、入力画像データに含まれる画素値が「１」（０以外の値）であり、且つメモリＨに記憶されているハッチングパターンデータにおいて対応する位置のパターンビット値が「１」（所定の値以外の値）である場合には、入力画像データに含まれる画素値をそのまま出力する変換手段として機能する。入力画像データに含まれる画素値「０」又は「１」を、以下の説明では「α」と呼ぶ。
【００２３】
乗算器ＭＵ０は、第１の乗算手段であり、セレクタＳ０から出力される色情報「Ｃ０」又は「Ｃ１」と、セレクタＳ１から出力される画素値「α」とを、それぞれ対応する画素位置毎に乗算して出力する。この「対応する位置」とは、上述したように、図３に示した画素の位置座標が同じことを意味している。すなわち、乗算器ＭＵ０は、「Ｃ０」又は「Ｃ１」と「α」とが入力されて、“α×Ｃ０”又は“α×Ｃ１”を出力することになる。
【００２４】
減算器ＳＵには、セレクタＳ１から出力される各位置の画素値「α」と、「１」という値とが入力され、この「１」という値から「α」を減算した“１−α”を「β」として出力する。これにより、画素値「α」＝「１」の場合は、その「１」が減算器ＳＵにより反転させられて「０」が出力され、画素値「α」＝「０」の場合は、その「０」が減算器ＳＵにより反転させられて「１」が出力されることになる。つまり、この減算器ＳＵは、２値で表現された画素値を反転する反転手段として機能する。
【００２５】
背景カラーレジスタＲ２は、入力画像データによって表される画像が記憶性液晶表示体１５に表示されるときの非描画領域（つまり入力画像データに基づく画像の背景となる背景領域）の色を表す色情報を格納している。この色情報は例えば白色を表している。この画像処理回路２５では、予め決められた色の背景領域に、入力画像データが表す画像を重ねて描画する、という構成になっている。このため、背景カラーレジスタＲ２には背景領域の色情報が格納されている。以下、この背景領域の色情報を「背景色情報」という。
【００２６】
乗算器ＭＵ１は、第２の乗算手段であり、減算器ＳＵから出力される「β」と、背景カラーレジスタＲ２から供給される背景色情報とを、対応する画素位置毎に乗算して出力する。すなわち、乗算器ＭＵ１からは、“β×背景色情報”が色情報として出力される。
【００２７】
加算器ＡＤは、乗算器ＭＵ０から出力される“α×Ｃ０”又は“α×Ｃ１”と、乗算器ＭＵ１から出力される“β×背景色情報”とを、対応する画素位置毎に加算して、その加算した結果を出力画像データとして出力する。すなわち、加算器ＡＤからは、“α×Ｃ０＋β×背景色情報”という色情報か、“α×Ｃ１＋β×背景色情報”という色情報のいずれかが、出力画像データに含まれる各画素の色情報として出力される。
【００２８】
次に、ハッチング回路２５０の動作について具体的に説明する。
図４は、ハッチング回路２５０に入力される入力画像データが表す画像の一例として、“Ｌ”という文字を表す画像を示した図である。この画像は、図３に示したハッチングパターンと同様に、横方向にＭ個で縦方向にＮ個の画素から構成されている。各画素の画素値は、図中の白色部分が「０」であり、黒色部分が「１」である。画素値が「１」の領域は、“Ｌ”という文字画像が描画される描画領域であり、画素値が「０」の領域は、文字画像が描画されない非描画領域である。以下の説明では、このような入力画像データがハッチング回路２５０に入力された場合の動作を例示する。
【００２９】
まず、図５を参照して、セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作を説明する。
図４に示した入力画像データの画素値が、位置座標の順番に従って、ハッチング回路２５０に「α」として入力される。例えば、入力画像データの位置座標（０，０）の画素の画素値は「０」であるため、まず、「０」という値が「α」として入力される。続いて、入力画像データの位置座標（０，１）の画素の画素値は「１」であるため、「１」という値が「α」として入力される。同様にして、位置座標（０，２）の画素の画素値は「１」であるため、「１」という値が「α」として入力され、位置座標（０，３）の画素の画素値も「１」であるため、「１」という値が「α」として入力される。このようにして、位置座標（０，０）、（０，１）、（０，２）、（０，３）・・・（０，Ｍ−１）というように、図４に示した入力画像データの最上方の１ラインの画素値が順次、ハッチング回路２５０に「α」として入力される。１ラインの画素値が全てハッチング回路２５０に入力されると、次に、上から２番目の１ラインに属する位置座標（１，０）、（１，１）、（１，２）・・・（１，Ｍ−１）の画素の画素値が順次、ハッチング回路２５０に「α」として入力される。図５では、位置座標（０，０）、（０，１）、（０，２）、（０，３）の画素の画素値「０」、「１」、「１」、「１」が順番に入力されている様子を例示している。
【００３０】
また、セレクタＳ１には、入力信号として、入力画像データに含まれる画素値「α」と、「０」という値とが入力され、選択信号として、メモリＨから読み出されたハッチングパターンデータが供給される。例えば、入力信号として入力画像データに含まれる位置座標（０，０）の画素値が入力される場合には、選択信号として位置座標（０，０）のパターンビット値が入力され、続いて、入力信号として入力画像データに含まれる位置座標（０，１）の画素値が入力される場合には、選択信号として位置座標（０，１）のパターンビット値が入力されるというように、入力信号と選択信号とが順次入力されていく。セレクタＳ１は、選択信号として「０」が入力されている期間は「０」という値を選択して出力し、選択信号として「１」が入力されている期間は入力画像データの画素値を選択して出力する。例えば、図３に示すようなハッチングパターンデータがメモリＨに記憶されている場合、このハッチングパターンデータにおける位置座標（０，０）の画素については、パターンビット値が「１」であるため、セレクタＳ１からは入力画像データの画素値である「０」が出力される。同様にして、ハッチングパターンデータにおける位置座標（０，１）の画素については、パターンビット値が「１」であるため、入力画像データの画素値である「１」が出力される。続いて、ハッチングパターンデータにおける位置座標（０，２）の画素については、パターンビット値が「０」であるため、セレクタＳ１からは「０」という値が出力される。そして、ハッチングパターンデータにおける位置座標（０，３）の画素については、パターンビット値が「１」であるため、上述と同様にして、入力画像データの画素値である「１」が出力される。セレクタＳ１から出力された画素値「α」は順次、乗算器ＭＵ０に供給される。
【００３１】
この入力動作と並行して、セレクタＳ０には、入力信号として、ハッチングカラーレジスタＲ０から読み出された色情報「Ｃ０」と、ハッチングカラーレジスタＲ１から読み出された色情報「Ｃ１」とが入力され、選択信号として、メモリＨから読み出されたハッチングパターンデータが供給される。セレクタＳ０は、選択信号として「０」が入力されている期間は色情報「Ｃ０」を選択して出力し、選択信号として「１」が入力されている期間は色情報「Ｃ１」を選択して出力する。例えば、図３に示すようなハッチングパターンデータがメモリＨに記憶されている場合、ハッチングパターンデータにおける位置座標（０，０）の画素については、パターンビット値が「１」であるため、セレクタＳ０からは色情報「Ｃ１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（０，１）の画素についても、パターンビット値が「１」であるため、色情報「Ｃ１」が出力される。続いて、ハッチングパターンデータにおける位置座標（０，２）の画素については、パターンビット値が「０」であるため、セレクタＳ０からは色情報「Ｃ０」が出力される。そして、ハッチングパターンデータにおける位置座標（０，３）の画素については、パターンビット値が「１」であるため、上述と同様にして、色情報「Ｃ１」が出力される。セレクタＳ０から出力された色情報は順次、乗算器ＭＵ０に供給される。
【００３２】
乗算器ＭＵ０は、セレクタＳ１から供給された各画素の画素値「α」と、セレクタＳ０から供給された色情報「Ｃ０」又は「Ｃ１」とを、対応する画素位置毎に乗算し、“α×Ｃ０”又は“α×Ｃ１”を出力する。例えば、位置座標（０，０）の画素については、「α」が「０」、色情報が「Ｃ１」であるため、０×Ｃ１＝「０」という値が出力される。続いて、位置座標（０，１）の画素については、αが「１」、色情報が「Ｃ１」であるため、１×Ｃ１＝「Ｃ１」が、つまりセレクタＳ０から供給される色情報「Ｃ１」がそのまま出力される。同様にして、位置座標（０，２）の画素については、「α」が「０」であるため、「０」という値が出力され、位置座標（０，３）の画素については、セレクタＳ０から供給される「α」が「１」であるため、セレクタＳ０から供給される色情報「Ｃ１」がそのまま出力される。すなわち、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「α」が「０」になるため、乗算器ＭＵ０からは「０」という値が出力される。また、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素であり、且つハッチングパターンデータにおいて対応する画素位置のパターンビット値が「０」である画素についても、「α」が「０」になるため、乗算器ＭＵ１からは「０」という値が出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素であり、且つハッチングパターンデータにおいて対応する画素位置のパターンビット値が「１」である画素については、αが「１」になるため、乗算器ＭＵ０からはそのパターンビット値の色情報「Ｃ１」が出力される。乗算器ＭＵ０から出力された“α×Ｃ０”又は“α×Ｃ１”、つまり“α×ハッチングパターンの色情報”は、加算器ＡＤに供給される。
【００３３】
続いて、図６を参照して、減算器ＳＵ及び乗算器ＭＵ１の動作を説明する。
セレクタＳ１から出力された各位置の画素値「α」は、上述した乗算器ＭＵ０のほか、減算器ＳＵにも供給される。減算器ＳＵは、この「α」と「１」とが入力され、この「１」から「α」を減算した“１−α”を「β」として出力する。例えば位置座標（０，０）の画素については、αが「０」であるため、１−０＝「１」という値が「β」として出力される。続いて、位置座標（０，１）の画素については、αが「１」であるため、１−１＝「０」という値が「β」として出力される。同様にして、位置座標（０，２）の画素については、αが「０」であるため、「１」という値が「β」として出力され、（０，３）の画素については、αが「１」であるため、「０」という値が「β」として出力される。減算器ＳＵから出力された「β」は、乗算器ＭＵ１に供給される。
【００３４】
乗算器ＭＵ１には、減算器ＳＵから「β」が供給されるとともに、背景カラーレジスタＲ２から背景色情報が供給される。乗算器ＭＵ１は、この「β」と背景色情報とを、対応する画素位置毎に乗算した“β×背景色情報”を出力する。すなわち、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「β」が「１」になるため、乗算器ＭＵ１からは背景色情報がそのまま出力される。また、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素であり、且つハッチングパターンデータにおいて対応する画素位置のパターンビット値が「０」である画素についても、「β」が「１」になるため、乗算器ＭＵ１からは背景色情報がそのまま出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素であり、且つハッチングパターンデータにおいて対応する画素位置のパターンビット値が「１」である画素については、βが「０」になるため、乗算器ＭＵ１からは「０」という値が出力される。
【００３５】
例えば位置座標（０，０）の画素については、減算器ＳＵから供給されるβが「１」であるため、背景カラーレジスタＲ２から供給される背景色情報がそのまま出力される。続いて、位置座標（０，１）の画素については、減算器ＳＵから供給されるβが「０」であるため、「０」という値が出力される。同様にして、位置座標（０，２）の画素については、減算器ＳＵから供給されるβが「１」であるため、背景カラーレジスタＲ２から供給される背景色情報がそのまま出力され、位置座標（０，３）の画素については、減算器ＳＵから供給されるβが「０」であるため、「０」という値が出力される。乗算器ＭＵ１から出力された“β×背景色情報”は、加算器ＡＤに供給される。
【００３６】
続いて、図７を参照して、加算器ＡＤの動作を説明する。
加算器ＡＤは、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”と、乗算器ＭＵ１から供給される“β×背景色情報”とを、対応する画素位置毎に加算した“α×ハッチングパターンの色情報＋β×背景色情報”の値を出力する。例えば位置座標（０，０）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「０」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「背景色情報」であるため、「背景色情報」が出力される。続いて、位置座標（０，１）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。同様にして、位置座標（０，２）の画素については、“α×ハッチングパターンの色情報”の値が「０」であり、“β×背景色情報”の値が「背景色情報」であるため、「背景色情報」が出力され、位置座標（０，３）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。つまり、加算器ＡＤにおいては、図４に示したような入力画像における描画領域の画素のうち、図３に示したようなハッチングパターンにおいて対応する位置のパターンビット値が「１」である画素については、その色情報が「Ｃ１」に置き換えられる。一方、文字画像が描画されない非描画領域の画素と、文字画像が描画される描画領域の画素であり、且つハッチングパターンデータにおいて対応する画素位置のパターンビット値が「０」である画素とについては、その色情報が背景色情報に置き換えられる。このようにして、加算器ＡＤによって加算された結果は、出力画像データとして出力される。加算器ＡＤから出力された出力画像データは、ＶＲＡＭ１４にいったん記憶された後、表示制御装置１６によって解釈されて、記憶性液晶表示体１５に画像として表示される。
【００３７】
ここで、図８は、出力画像データに基づいて記憶性液晶表示体１５に表示される出力画像を示す図である。
同図に示すように、この出力画像は、図４に示した入力画像データが表す“Ｌ”という文字画像の描画領域に、図３に示したパターンビット値が「０」であるハッチングパターンで型抜きしたところから背景画像が見えるようなハッチングが施されている。すなわち、図４に示した入力画像データが表す“Ｌ”という文字画像の描画領域の画素のうち、図３に示したハッチングパターンデータにおいて対応する位置のパターンビット値が「１」である画素については、その位置のハッチングパターンの色情報が表す黄色になっている。また、図３に示したハッチングパターンデータにおいて対応する位置のパターンビット値が「０」である画素については、背景色情報が表す白色の背景画像になっている。さらに、文字画像の非描画領域には、ハッチングは施されておらず、背景色情報が表す白色の背景画像になっている。例えば位置座標（０，０）の画素の色は、背景色の白色であるし、位置座標（０，１）の画素の色はハッチングパターンの色情報「Ｃ１」が表す黄色である。そして、位置座標（０，２）の画素の色は、背景色の白色であり、位置座標（０，３）の画素の色は、ハッチングパターンの色情報「Ｃ１」が表す黄色である。
【００３８】
以上説明した実施形態によれば、入力画像データが表す画像の描画領域のみに複数の図形画像を並べるとともに、その描画領域の一部から背景画像が見えるようなハッチング処理を施すことができる。また、レジスタ、セレクタ、乗算器、加算器及び減算器からなる比較的簡易な構成の回路を用いるだけで、入力画像における文字などの描画領域だけにハッチングを施すことができ、ハッチング対象となる領域の位置座標或いはメモリアドレスなどを逐一指定する手間が不要となる。また、ハッチングカラーレジスタＲ０，Ｒ１に所望の色を記憶させるだけで、所望の色のハッチングを施すことができる。なお、上述した実施形態では、ハッチングカラーレジスタＲ０に記憶された色は使用されなかったが、後述する変形例（３）において使用されることになるので、後の説明を参照されたい。
【００３９】
［変形例］
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例を適宜組み合わせてもよい。
（１）上述した実施形態では、図３に示した縦縞模様のハッチングパターンを表すハッチングパターンデータがメモリＨに記憶されており、図４に示した“Ｌ”という文字を表す入力画像データが入力された例を挙げて、ハッチング処理の詳細を説明したが、入力画像の内容や、ハッチングパターンは上記の例示に限定されない。
【００４０】
例えば、図９（ａ）に示す星型のハッチングパターンを表すハッチングパターンデータがメモリＨに記憶されており、図９（ｂ）に示す矩形図形を表す入力画像データが入力された場合を考える。この場合、矩形図形が描画された領域にのみハッチング処理が施され、さらにハッチングパターンにおけるパターンビット値が「０」（図中星形部分の白色領域）の画素の色は背景色になるため、ハッチング回路２５０からは、図９（ｃ）に示すような矩形図形の描画領域に、星型のハッチングパターンで型抜きしたところから背景画像が見えるようなハッチング処理が施された出力画像データが出力される。このようにして、ハッチング回路２５０は、入力画像の内容やハッチングパターンが変更されることにより、それらの内容に応じた様々なハッチングを施すことができる。
【００４１】
（２）上述した実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していなかったので、ハッチングパターンの色情報Ｃ０，Ｃ１は、色そのものを意味すると同時に、その色が「有る」ということを意味していた。しかし、記憶性液晶表示体１５が同一色を３以上の多階調で表示可能な場合には、この色情報には、色そのものを指定する情報とその階調値とが含まれることになる。
【００４２】
（３）上述した実施形態では、ハッチングパターンを「０」と「１」を含む２値で表現していたが、ハッチングパターンの表現方法はこれに限らない。例えば、ハッチングパターンを、「０」（所定の値）と「１５」（所定の値以外の値）の２値で表現してもよい。この場合、ハッチングカラーレジスタＲ１は、ハッチングパターンにおいてパターンビット値「１５」の位置にある画素の色を表す色情報を格納することになる。そして、セレクタＳ１は、選択信号として「０」（所定の値）が入力されている期間は、「０」という値を選択して出力し、選択信号として「１５」（所定の値以外の値）が入力されている期間は、入力画像データの画素値「α」を選択して出力する。
【００４３】
また、ハッチングパターンのパターンビット値を３値以上の値で表現してもよい。この場合、セレクタＳ０に代わって、３入力１出力のセレクタが、パターンビット値が第１の値（所定の値）であり、且つ、入力画像データに含まれる画素値が０以外の値である場合には、入力画像データに含まれる画素値を０に変換して出力する。また、パターンビット値が第２の値（所定の値以外の値）又は第３の値（所定の値以外の値）である場合には、上記セレクタは、入力画像データに含まれる画素値をそのまま出力する。例えば、ハッチングカラーレジスタＲ０が、第２の値の位置にある画素の色を表す色情報「Ｃ０」を格納し、ハッチングカラーレジスタＲ１が、第３の値の位置にある画素の色を表す色情報「Ｃ１」を格納する場合を想定する。その場合、入力画像データが表す文字画像の描画領域の画素のうち、ハッチングパターンデータにおいて対応する位置のパターンビット値が第１の値である画素については、背景色が表す白色の背景画像になる。そして、入力画像データが表す文字画像の描画領域の画素のうち、ハッチングパターンデータにおいて対応する位置のパターンビット値が第２の値である画素については、その位置のハッチングパターンの色情報「Ｃ０」が表す青色になる。また、ハッチングパターンデータにおいて対応する位置のパターンビット値が第３の値である画素については、その位置のハッチングパターンの色情報「Ｃ１」が表す黄色になる。
【００４４】
（４）上述した実施形態では、２値の入力画像データを反転する反転手段を、減算器ＳＵによって実現していたが、これに限らず、例えば２値の入力画像データを選択信号とし、選択信号「１」が入力されると入力信号「０」を選択して出力し、選択信号「０」が入力されると入力信号「１」を選択して出力するような構成で実現してもよい。
また、入力画像データは、「１」と「０」という２値からなるデータである必要はなく、例えば、「０」と「１５」というように、「０」という値と「０」以外の整数値からなる２値データであってもよい。この場合、乗算器ＭＵ０にて、「０」以外の値と、ハッチングパターンの色情報とを乗算する場合、そのまま乗算すると、ハッチングパターンの色情報が整数倍されてしまう。そこで、ハッチングパターンの色情報を予め「１／整数値」倍しておくか、または、乗算器ＭＵ０に整数値を入力する前に、その整数値を自身で除算して「１」にしておく必要がある。なお、入力画像データは図２に示したハッチング回路２５０に入力される時点で２値データであればよく、画像がもともと多値データで表されている場合には、その多値データを２値データに変換してからこのハッチング回路２５０に入力すればよい。
【００４５】
（５）上述した実施形態において、ハッチング回路２５０は、入力画像データが表す画像の描画領域のみに、ハッチングパターンで型抜きしたところから背景画像が見えるようなハッチング処理のみを行っていた。これに対し、ハッチング回路２５０は、透明モードと非透明モードのいずれか指定された動作モードで動作し、透明モードが指定された場合には、上述した実施形態と同様の処理を行い、非透明モードが指定された場合には、入力画像データの画素値を変換せずに、入力画像データが表す画像の描画領域のみにハッチングパターンの色情報が表す色のハッチングを施す処理を行ってもよい。
【００４６】
図１０は、この変形例に係るハッチング回路２５１の構成を示す図である。このハッチング回路２５１には、動作モード指定レジスタＲ３と、セレクタＳ２とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。
動作モード指定レジスタＲ３は、ハッチング回路２５０の動作モードである非透明モード又は透明モードのいずれかを指定するための選択信号を格納している。ここでは、非透明モードを指定するための選択信号を「０」とし、透明モードを指定するための選択信号を「１」とする。すなわち、この動作モード指定レジスタＲ３は、透明モード又は非透明モードのいずれかの動作モードを指定する動作モード指定手段として機能する。動作モード指定レジスタＲ３に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。セレクタＳ２には、入力信号として、「１」という値と、メモリＨに記憶されているハッチングパターンデータに含まれる各パターンビット値とが上述した画素の位置座標の順番に従って順次入力される。また、このセレクタＳ２には、動作モード指定レジスタＲ３に格納されている選択信号が入力される。セレクタＳ２は、非透明モードを指定するための選択信号である「０」が入力されると、「１」という値を選択して出力する。一方、透明モードを指定するための選択信号である「１」が入力されると、メモリＨから供給されたハッチングパターンデータに含まれる各パターンビット値を選択して出力する。セレクタＳ１には、選択信号として、セレクタＳ２から出力された「１」という値又はハッチングパターンデータに含まれる各パターンビット値のいずれかが入力される。つまり、セレクタＳ１は、透明モードが指定された場合には、セレクタＳ２からハッチングパターンデータに含まれるパターンビット値が選択信号として入力されるため、上述した実施形態と同様の動作を行う。これに対し、非透明モードが指定された場合には、セレクタＳ２から「１」という値が選択信号として入力されるため、入力画像データに含まれる画素値「α」をそのまま出力することになる。その場合、入力画像データが表す画像の描画領域は、ハッチングパターンデータにおけるパターンビット値が「０」である画素と対応する位置の画素については、色情報「Ｃ０」が表す青色になり、パターンビット値が「１」である画素と対応する位置の画素については、色情報「Ｃ１」が表す黄色になる。すなわち、図４に示した文字画像の描画領域は、図３に示したハッチングパターンに相当する青色と黄色の縦縞模様になる。
【００４７】
つまり、セレクタＳ１は、次のような変換手段として機能する。
まず、動作モード指定レジスタＲ３によって非透明モードが指定された場合には、セレクタＳ１は、入力画像データに含まれる画素値をそのまま出力する。また、動作モード指定レジスタＲ３によって透明モードが指定され、入力画像データに含まれる画素値が「１」であり、且つメモリＨに記憶されているハッチングパターンデータにおいて対応する位置のパターンビット値が「０」である場合には、セレクタＳ１は、入力画像データに含まれる画素値を「０」に変換して出力する。さらに、動作モード指定レジスタＲ３によって透明モードが指定され、入力画像データに含まれる画素値が「０」である場合、及び、入力画像データに含まれる画素値が「１」であり、且つメモリＨに記憶されているハッチングパターンデータにおいて対応する位置の画素値が「１」である場合には、セレクタＳ１は、入力画像データに含まれる画素値をそのまま出力する。
【００４８】
（６）ハッチング対象領域以外の領域は要するに背景領域であるが、この背景領域を表示するための画像データとしては、上述した実施形態のように背景カラーレジスタＲ２に格納されている背景色情報を用いてもよいし、ハッチング回路２５０に入力される入力画像データを用いてもよい。後者の場合、乗算器ＭＵ１には、背景カラーレジスタＲ２から読み出される背景色情報に代えて、入力画像データが供給されるような回路構成にすればよい。これにより、出力画像における背景領域の色を、入力画像における背景領域の色と同じにすることができる。
【００４９】
また、背景カラーレジスタＲ２に格納されている背景色情報、又は、ハッチング回路２５０に入力される入力画像データのうちのいずれかを指定するようにしてもよい。
図１１は、この場合のハッチング回路２５２を示す図である。このハッチング回路２５２には、背景カラー指定レジスタＲ４と、セレクタＳ３とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。背景カラー指定レジスタＲ４は、入力画像データの各位置の画素値「α」、又は、背景カラーレジスタＲ２に格納されている背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ４は、２値の入力画像データに含まれる各位置の画素値、又は、背景色情報に含まれる各位置の画素値のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ４に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。セレクタＳ３には、入力信号として、入力画像データの画素値「α」と、背景カラーレジスタＲ２に格納されている背景色情報とが入力される。また、このセレクタＳ３には、背景カラー指定レジスタＲ４に格納されている選択信号が入力される。セレクタＳ３は、入力画像データの各位置の画素値「α」を指定する選択信号（ここでは「０」）が入力されると、入力画像データの画素値「α」を選択して出力する。一方、背景カラーレジスタＲ２に格納されている背景色情報を指定する選択信号（ここでは「１」）が入力されると、背景色情報を選択して出力する。つまり、このセレクタＳ３は、背景カラー指定レジスタＲ４によって指定された画素値を第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、出力画像における背景領域の色として、入力画像における非描画領域の色又は背景色のいずれかを指定することができる。
【００５０】
（７）上述した実施形態において、ＶＲＡＭ１４に記憶された画像データは、表示制御装置１６によって、記憶性液晶表示体１５に表示されていた。これに対し、ハッチング処理が施された画像データが、印刷に用いられてもよい。例えば、加算器ＡＤから出力された出力画像データがＲＡＭ１３に書き込まれ、その出力画像データが用紙１枚に印刷する画像に相当する画像データとして印刷部に供給されてもよい。印刷部は、供給された画像データに基づいて印刷を行い、画像データが表す画像を用紙に形成する。
【００５１】
（８）上述した実施形態では、背景カラーレジスタＲ２に格納されている背景色情報がそのまま乗算器ＭＵ１に供給されていたが、この背景カラーレジスタＲ２に加えて、ＶＲＡＭ１４に背景色情報が記憶されている場合には、いずれかの背景色情報が選択されて、乗算器ＭＵ１に供給されてもよい。
図１２は、この変形例に係るハッチング回路２５３の構成を示す図である。このハッチング回路２５３には、背景カラー指定レジスタＲ５と、セレクタＳ４とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。背景カラー指定レジスタＲ５は、背景カラーレジスタＲ２に格納されている第１の背景色情報、又は、ＶＲＡＭ１４に記憶されている第２の背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ５は、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２、又は、記憶性液晶表示体１５に出力される画像情報が展開されるＶＲＡＭ１４のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ５に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。セレクタＳ４には、入力信号として、背景カラーレジスタＲ２に格納されている第１の背景色情報と、ＶＲＡＭ１４に記憶されている第２の背景色情報とが入力される。また、このセレクタＳ４には、背景カラー指定レジスタＲ５に格納されている選択信号が入力される。セレクタＳ４は、背景カラーレジスタＲ２を指定する選択信号（ここでは「０」）が入力されると、背景カラーレジスタＲ２から読み出された第１の背景色情報を選択して出力する。一方、ＶＲＡＭ１４を指定する選択信号（ここでは「１」）が入力されると、ＶＲＡＭ１４から読み出された第２の背景色情報を選択して出力する。つまり、このセレクタＳ４は、背景カラー指定レジスタＲ５によって指定された記憶手段、すなわち背景カラーレジスタＲ２又はＶＲＡＭ１４に記憶されている情報を、背景色情報に含まれる画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
また、表示手段又は印刷手段によって画像が出力（表示又は印刷）される場合、その出力画像の画像情報は、ＲＡＭ１３などの記憶手段に展開され、このＲＡＭ１３にいったん記憶されてから表示手段又は印刷手段へと供給される。このＲＡＭ１３に記憶された出力画像の画像情報を、上記実施形態における背景色情報として用いてもよい。この場合、背景カラー指定レジスタＲ５が、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２、又は、出力画像の画像情報が記憶されるＲＡＭ１３のいずれかを指定する指定手段として機能する。そして、セレクタＳ４が、背景カラー指定レジスタＲ５によって指定された記憶手段、すなわち背景カラーレジスタＲ２又はＲＡＭ１３に記憶されている背景色情報又は画像情報を、上記実施形態における背景色情報の画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、ＲＡＭ１３などの記憶手段を、背景色情報の供給元として選択することができる。
【００５２】
（９）上述した実施形態において、ハッチング回路２５０は、画像処理回路２５に設けられていた。これに対し、ハッチング回路２５０が、表示制御装置１６などの他のデバイスに設けられていてもよい。
【００５３】
（１０）上述したハッチング回路２５０は、画像データに応じた画像を表示する表示装置を有するパーソナルコンピュータ装置、携帯電話機又は電子ブックなどに用いられてもよい。
【図面の簡単な説明】
【００５４】
【図１】画像表示装置１の構成を示す図である。
【図２】ハッチング回路２５０の構成を示す図である。
【図３】縦縞模様のハッチングを行うためのハッチングパターンデータを示す図である。
【図４】入力画像データが表す画像の一例を示す図である。
【図５】セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作を説明する図である。
【図６】減算器ＳＵ及び乗算器ＭＵ１の動作を説明する図である。
【図７】加算器ＡＤの動作を説明する図である。
【図８】記憶性液晶表示体１５に表示される出力画像を示す図である。
【図９】変形例に係るハッチングパターン、入力画像、出力画像を示す図である。
【図１０】変形例に係るハッチング回路２５１の構成を示す図である。
【図１１】変形例に係るハッチング回路２５２の構成を示す図である。
【図１２】変形例に係るハッチング回路２５３の構成を示す図である。
【符号の説明】
【００５５】
１…画像表示装置、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…ＶＲＡＭ、１５…記憶性液晶表示体、１６…表示制御装置、１７…電源、１８…電源制御装置、１９…コネクタ、２０…記憶制御装置、２１…Ｉ／Ｏ、２２…キー、２３…記憶装置、２４…外付記憶装置、２５…画像処理回路、２５０〜２５３…ハッチング回路、Ｈ…メモリ、Ｒ０，Ｒ１…ハッチングカラーレジスタ、Ｓ０〜Ｓ４…セレクタ、ＭＵ０，ＭＵ１…乗算器、ＳＵ…減算器、ＡＤ…加算器、Ｒ２…背景カラーレジスタ、Ｒ３…動作モード指定レジスタ、Ｒ４，Ｒ５…背景カラー指定レジスタ。
【図１】
0004488042.tif 000002
【図２】
0004488042.tif 000003
【図３】
0004488042.tif 000004
【図４】
0004488042.tif 000005
【図５】
0004488042.tif 000006
【図６】
0004488042.tif 000007
【図７】
0004488042.tif 000008
【図８】
0004488042.tif 000009
【図９】
0004488042.tif 000010
【図１０】
0004488042.tif 000011
【図１１】
0004488042.tif 000012
【図１２】
0004488042.tif 000013