(57)【特許請求の範囲】
【請求項１】
加熱コイルと、この加熱コイルに接続され、複数の積層セラミックコンデンサ素子の並列接続で構成された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極の共振コンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路の長さをそれぞれの積層セラミックコンデンサ素子で等しくし、前記電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とする誘導加熱調理器。
【請求項２】
加熱コイルと、この加熱コイルに接続され、複数の積層セラミックコンデンサ素子の並列接続で構成された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極の共振コンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路の長さが長いものは電流経路が短いものよりも電流配線パターンの幅を太くし、前記電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とする誘導加熱調理器。
【請求項３】
加熱コイルと、この加熱コイルに接続された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、このスイッチング素子に並列に接続され複数の積層セラミックコンデンサ素子の並列接続で構成されたスナバコンデンサと、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極のスナバコンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路の長さをそれぞれの積層セラミックコンデンサ素子で等しくし、前記電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とする誘導加熱調理器。
【請求項４】
加熱コイルと、この加熱コイルに接続された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、このスイッチング素子に並列に接続され複数の積層セラミックコンデンサ素子の並列接続で構成されたスナバコンデンサと、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極のスナバコンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路の長さが長いものは電流経路が短いものよりも電流配線パターンの幅を太くし、前記電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とする誘導加熱調理器。
【請求項５】
複数の積層セラミックコンデンサが実装された積層セラミックコンデンサ基板と、この積層セラミックコンデンサ基板とインバータ回路を構成する部品とを搭載したインバータ基板を有することを特徴とする請求項１から請求項４までのいずれかに記載の誘導加熱調理器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誘導加熱調理器、特に、スイッチング素子の動作に応じて加熱コイルに高周波電流を発生させるインバータ回路を備えた誘導加熱調理器に関するものである。
【背景技術】
【０００２】
誘導加熱調理器のインバータ回路は複数のスイッチング素子と共振回路とスナバコンデンサから成る。複数のスイッチング素子をオンオフさせることで共振回路の両端に高周波電圧を発生し、共振回路を構成する加熱コイルと共振コンデンサを共振させることで加熱コイルに高周波電流を流している。負荷への加熱は加熱コイルに高周波電流を流すことによって行われ、スイッチング素子のオンオフタイミングを変えることで、加熱コイルに流れる電流が変化し、加熱の強さを調節する。
【０００３】
インバータ回路を構成するコンデンサである共振コンデンサとスナバコンデンサには数百Ｖの大電圧、数十Ａの大電流が生じるため、一般的に大電力用のフィルムコンデンサが用いられている。しかし、大電力用のフィルムコンデンサは大型であるため、インバータ回路の小型化を妨げている。
【０００４】
従来の誘導加熱調理器においては、インバータ回路を構成するコンデンサに大電力用フィルムコンデンサが使用されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００５−２２２７９５号公報（第３頁）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術による大電力用のフィルムコンデンサは大型であるためインバータ回路が大型となっている。
【０００７】
この発明は、加熱コイルに高周波を発生させるためのインバータ回路を小型化できる誘導加熱調理器を得ようとするものである。
【課題を解決するための手段】
【０００８】
この発明に係る誘導加熱調理器では、加熱コイルと、この加熱コイルに接続され、複数の積層セラミックコンデンサ素子の並列接続で構成された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極の共振コンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とするものである。
また、この発明に係る誘導加熱調理器では、加熱コイルと、この加熱コイルに接続された共振コンデンサと、この共振コンデンサと前記加熱コイルとに高周波電流を供給するために駆動されるスイッチング素子と、このスイッチング素子に並列に接続され複数の積層セラミックコンデンサ素子の並列接続で構成されたスナバコンデンサと、を有するインバータ回路を備え、前記複数の積層セラミックコンデンサ素子の並列接続で構成された２極のスナバコンデンサの１極から積層セラミックコンデンサ素子を経由して反対側の１極までの電流経路のインピーダンスをそれぞれの積層セラミックコンデンサ素子で略等しくすることを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、電流経路のインピーダンスが大きいコンデンサに電流が流れず、インピーダンスが小さいものに電流が集中するということが無くなり、均一な発熱分散ができて、加熱コイルに高周波を発生させるためのインバータ回路を小型化できる誘導加熱調理器を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
この発明による実施の形態１を図１から図４までについて説明する。図１は実施の形態１におけるフルブリッジ型インバータ回路の構成を示す接続図である。図２はコンデンサの容量ばらつきを示す線図である。図２（ａ）は従来技術によるものを示し、図２（ｂ）は実施の形態１によるものを示す。図３はこの発明による実施の形態１におけるコンデンサの容量ばらつきを示す線図および図表である。図４は実施の形態１におけるコンデンサを並列接続した場合のコンデンサの損失低減を説明する接続図である。
【００１１】
この発明による実施の形態１における誘導加熱調理器に用いられるインバータ回路の一つであるフルブリッジ型インバータ回路の構成を示す図１において、誘導加熱調理器のインバータ回路ＩＮＶは、複数のスイッチング素子５ａ，５ｂ，５ｃ，５ｄと、共振コンデンサ１０のキャパシタンスおよび加熱コイル１１のインダクタンスで構成される共振回路８と、スナバコンデンサ９ａ，９ｂから成る。
複数のスイッチング素子５ａ，５ｂ，５ｃ，５ｄをオンオフさせることで共振回路８の両端に高周波電圧を発生し、共振回路８を構成する加熱コイル１１と共振コンデンサ１０を共振させることで加熱コイル１１に高周波電流を流している。負荷への加熱は加熱コイル１１に高周波電流を流すことによって行われ、スイッチング素子５ａ，５ｂ，５ｃ，５ｄを制御する制御回路１２によりオンオフタイミングを変えることで、加熱コイル１１に流れる電流が変化し、加熱の強さを調節する。共振コンデンサ１０と加熱コイル１１の共振周波数ｆ０＝１／２π√ＬＣで表され、スイッチング素子５ａ，５ｂ，５ｃ，５ｄをオンオフ制御する際のスイッチング駆動周波数ｆＳＷはｆＳＷ≒ｆ０となるように設定される。ｆＳＷ≒ｆ０とならない場合はスイッチング素子５ａ，５ｂ，５ｃ，５ｄの損失が増加し、インバータ回路ＩＮＶの効率が低下する。
【００１２】
インバータ回路ＩＮＶを構成するコンデンサである共振コンデンサ１０とスナバコンデンサ９ａ，９ｂには、数百Ｖの大電圧，数十Ａの大電流が生じるため、一般的に大電力用のフィルムコンデンサが用いられている。しかし、大電力用のフィルムコンデンサは大型であるため、インバータ回路ＩＮＶの小型化を妨げている。
【００１３】
この発明はインバータ回路ＩＮＶを構成するコンデンサに積層セラミックコンデンサの複数並列接続を用いることを特徴とする。
積層セラミックコンデンサはフィルムコンデンサに比べ非常に小型であるのだが、許容電流値が小さく、容量値の製造ばらつき範囲が大きい（±１０％程度）といった問題がある。
【００１４】
インバータ回路を構成するコンデンサ９ａ，９ｂ，１０の容量値のばらつき範囲が大きいと、以下に示すような問題が生じる。
共振コンデンサ１０の容量値のばらつき範囲が大きいと共振コンデンサと加熱コイルの共振周波数ｆ０のばらつき範囲が大きくなる。そのため、駆動周波数ｆＳＷを細かく設定しなければならない。しかし、複数のインバータ回路を同時に駆動し、同時に負荷を加熱する場合、複数のインバータ回路の駆動周波数ｆＳＷの差が１〜２ｋＨｚ程度になると負荷が干渉し、大きな干渉音が生じてしまうため、駆動周波数ｆＳＷは細かく設定することができない。そのため、共振コンデンサ１０の容量ばらつきが効率のばらつきの原因となる。
また、スナバコンデンサ９ａ，９ｂの容量は容量が大きすぎると低火力時にスイッチング素子５ｃ，５ｄの損失が大きくなり、容量が小さすぎると高火力時にスイッチング素子５ｃ，５ｄの損失が大きくなるという問題があるため、スナバコンデンサ９ａ，９ｂの容量値のばらつきが効率のばらつきの原因となる。
【００１５】
図２はコンデンサの容量ばらつきを示す図である。横軸が容量、縦軸がその容量が製造される確率である。公称容量Ｃとなる確率が一番大きく、公称容量から離れるに従い確率が低くなっていく。
従来技術による単一コンデンサによる場合は図２（ａ）のような確率分布であるのに対し、複数のコンデンサ素子を並列接続することで並列に接続されるコンデンサ素子の容量の和の確率分布を図２（ｂ）のようにすることができる。
【００１６】
コンデンサを３並列接続とした場合を例に図３を用いて簡易的に説明する。
コンデンサの容量とその容量が製造される確率をＰ（１．１Ｃ）＝０．１，Ｐ（Ｃ）＝０．８，Ｐ（０．９Ｃ）＝０．１とする。コンデンサを３並列とするとコンデンサの一つ一つの容量はＣ／３であり、容量の製造される確率はＰ（１．１Ｃ／３）＝０．１，Ｐ（Ｃ／３）＝０．８，Ｐ（０．９Ｃ／３）＝０．１である。コンデンサの容量の和が１．１Ｃとなるのは３並列接続としたコンデンサそれぞれの容量が１．１Ｃ／３となる場合だけであり、確率はＰ３（１．１Ｃ）＝０．１３＝０．００１となる。
コンデンサを並列接続しない場合に対し、コンデンサの３並列接続は容量Ｃが＋１０％となる確率は大幅に低くなり、逆に容量和がＣ近くとなる確率が大きくなる。簡易的に説明を行ったが、実際の場合も並列接続によって容量のばらつき範囲を大幅に小さくすることができる。
また、並列接続すると大電流は分割され、一つのコンデンサに流れる電流は減る。そのため、電流許容値の小さい積層セラミックコンデンサでも十分な電流許容値を得ることができる。
【００１７】
コンデンサに発生する損失はコンデンサに流れる電流Ｉと内部抵抗Ｒを用いて、ＲＩ２で表すことができる。コンデンサを並列接続するとこの損失も低減することができる。これを３並列接続とした場合の損失を例に説明する。
図４は３並列接続とした場合の損失を説明する図である。図４（ｂ）に示す３並列接続とすると一つコンデンサに流れる電流は図４（ａ）に示すコンデンサ単体接続の場合のＩ／３となり、一つのコンデンサの損失はＲ（Ｉ／３）２＝ＲＩ２／９となる。図４（ｂ）に示す３並列接続の場合のコンデンサ３つの損失の和はＲＩ２／３となり、図４（ａ）に示す並列接続しない場合と比べると損失は１／３となる。
【００１８】
上記で説明したように、並列接続することで、容量の製造ばらつきが大きく、許容電流値の小さい積層セラミックコンデンサをスナバコンデンサ９ａ，９ｂおよび共振コンデンサ１０として使用することができ、インバータ回路ＩＮＶの小型化を実現できる。また、従来のフィルムコンデンサは大型であったため、インバータ回路ＩＮＶの冷却風路設計に対し、大きな制約を与えていたが、これを改善することができる。
さらに、積層セラミックコンデンサを並列接続すると平面にコンデンサ素子が並ぶため、コンデンサ９ａ，９ｂ，１０の放熱面積が非常に大きくなる。放熱効果は放熱面積に比例するため、放熱効果が極めて良くなり、コンデンサ９ａ，９ｂ，１０の温度上昇が低くなる。コンデンサ９ａ，９ｂ，１０の温度上昇が低くなることで、コンデンサ９ａ，９ｂ，１０の劣化を防ぎ、コンデンサ９ａ，９ｂ，１０の寿命を長くすることができる。
【００１９】
（１Ａ）この発明による実施の形態１によれば、加熱コイル１１に高周波を発生させるためのインバータ回路ＩＮＶを構成する共振コンデンサ１０として複数の積層セラミックコンデンサ素子を並列接続したものを用いるようにしたので、共振コンデンサを小型化しインバータ回路を小型化できる誘導加熱調理器を得ることができる。
また、本実施の形態ではインバータ回路ＩＮＶとして、フルブリッジインバータを用いて説明しているがハーフブリッジインバータや電圧共振型インバータを用いても共振コンデンサとして複数の積層セラミックコンデンサ素子を並列接続したものを用いるようにすれば共振コンデンサを小型化しインバータ回路を小型化できる誘導加熱調理器を得ることができる。
【００２０】
（１Ｂ）この発明による実施の形態１によれば、加熱コイル１１に高周波を発生させるためのインバータ回路ＩＮＶを構成するスナバコンデンサ９ａ，９ｂとして複数の積層セラミックコンデンサ素子を並列接続したものを用いるようにしたので、スナバコンデンサを小型化しインバータ回路を小型化できる誘導加熱調理器を得ることができる。
また、本実施の形態ではインバータ回路ＩＮＶとして、フルブリッジインバータを用いて説明しているがハーフブリッジインバータや電圧共振型インバータを用いてもスナバコンデンサとして複数の積層セラミックコンデンサ素子を並列接続したものを用いるようにすればスナバコンデンサを小型化しインバータ回路を小型化できる誘導加熱調理器を得ることができる。
【００２１】
実施の形態２．
この発明による実施の形態２を図５について説明する。図５は実施の形態２におけるコンデンサ素子を並列接続した場合の電流パターン配線例を示す上面図である。図５（ａ）はこの実施の形態２において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２２】
図５は並列接続した場合の電流パターン配線例である。インバータ回路ＩＮＶの回路要素としてのスナバコンデンサ９ａ，９ｂおよび共振コンデンサ１０（図１参照）を構成する積層セラミックコンデンサ素子を並列接続とすると、コンデンサ素子を接続する電流パターン配線によって、コンデンサ素子に流れる電流に不均一分布が生じる場合がある。
従来技術による図５（ａ）に示す構成おいて、Ｘ点から積層セラミックコンデンサ素子としてのコンデンサＣａを通ってＹ点に電流が流れる経路（実線）とＸ点から積層セラミックコンデンサ素子としてのコンデンサＣｂを通ってＹ点に電流が流れる経路（点線）を比べるとコンデンサＣａを通る経路の方が距離が長い。電流パターン配線のインピーダンスは経路が長いほど大きく、電流パターン配線の幅が狭いほど大きい。そのため、コンデンサＣａを通る経路の方がインピーダンスが大きいため、電流が流れにくく、電流経路が短いコンデンサＣｂとコンデンサＣｃに電流が集中することになる。
【００２３】
この実施の形態２では、電流パターン配線のインピーダンスを等しくするために図５（ｂ）や図５（ｃ）のような配線を行う。
図５（ｂ）は電流経路を等しくしたもので、図５（ｃ）は電流経路が長いものは電流配線パターンの幅を太くし、各電流経路のインピーダンスを等しく調節したものである。
【００２４】
（２Ａ）この発明による実施の形態２によれば、加熱コイル１１に高周波を発生させるためのインバータ回路ＩＮＶを構成する共振コンデンサ１０として複数の積層セラミックコンデンサ素子Ｃａ，Ｃｂ，Ｃｃ，Ｃｄを並列接続したものを用いるようにし、かつ、前記複数の積層セラミックコンデンサ素子Ｃａ，Ｃｂ，Ｃｃ，Ｃｄにおける電流経路のインピーダンスが等しくなるように構成したので、共振コンデンサを小型化しインバータ回路を小型化できるとともに、前記複数の積層セラミックコンデンサ素子の電流配分を均一化できる誘導加熱調理器を得ることができる。
【００２５】
（２Ｂ）この発明による実施の形態２によれば、加熱コイル１１に高周波を発生させるためのインバータ回路ＩＮＶを構成するスナバコンデンサ９ａ，９ｂとして複数の積層セラミックコンデンサ素子Ｃａ，Ｃｂ，Ｃｃ，Ｃｄを並列接続したものを用いるようにし、かつ、前記複数の積層セラミックコンデンサ素子Ｃａ，Ｃｂ，Ｃｃ，Ｃｄにおける電流経路のインピーダンスが等しくなるように構成したので、スナバコンデンサを小型化しインバータ回路を小型化できるとともに、前記複数の積層セラミックコンデンサ素子の電流配分を均一化できる誘導加熱調理器を得ることができる。
【００２６】
実施の形態３．
この発明による実施の形態３を図６について説明する。図６は実施の形態３におけるコンデンサ素子の実装構成を示す斜視図および側面図である。
この実施の形態３において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２７】
積層セラミックコンデンサ素子を並列接続すると平面にコンデンサ素子が並ぶため、実装面積が大きくなってしまう。この実施の形態３では、これを回避するため、積層セラミックコンデンサ素子１の並列接続構成体を実装した積層セラミッックコンデンサ基板２をメインインバータ基板３に搭載する。
【００２８】
図６は積層セラミックコンデンサ基板の搭載例を示すものである。図６（ａ）は積層セラミックコンデンサ基板２の構成を示す斜視図である。図６（ｂ）は積層セラミックコンデンサ基板２をメインインバータ基板３に対して垂直配置してメインインバータ基板３に搭載した構成を示す側面図である。図６（ｃ）は積層セラミックコンデンサ基板２をメインインバータ基板３に対して平行配置してメインインバータ基板３に搭載した構成を示す側面図である。
【００２９】
図６（ａ）に示す構成の積層セラミックコンデンサ基板２を、図６（ｂ）に示すように、ヒートシンク４および５ａ，５ｂ，５ｃ，５ｄ（図１参照）からなるスイッチング素子５を設けたメインインバータ基板３に対し、垂直配置とすると実装面積は非常に小さくでき、さらに積層セラミックコンデンサ基板２をインバータ基板３の冷却風路ガイドとしても使用することができて、効率の良い冷却が行える。
また、積層セラミックコンデンサ素子は複数の金属電極が積層された構造をしており、基板垂直面に投影される金属部分の面積は実装面積とほとんど同じである。積層セラミックコンデンサ基板は複数の積層セラミックコンデンサ素子が平面に実装され、各各の積層セラミックコンデンサ素子が低インピーダンス電流パターンで配線されている。そのため積層セラミックコンデンサ基板は基板垂直面に投影される金属部分の面積割合が非常に高いので金属板と同様の効果を有する。したがって、積層セラミックコンデンサ基板をスイッチング素子近傍に配置する事で、スイッチング素子が発生する電磁ノイズを有効に吸収、除去する効果をも得られる。
【００３０】
また、図６（ｃ）に示すように、積層セラミックコンデンサ基板２をヒートシンク４および５ａ，５ｂ，５ｃ，５ｄ（図１参照）からなるスイッチング素子５を設けたメインインバータ基板３に対し、平行配置とすると、基板が２段構造となり、積層セラミックコンデンサ基板２の下にインバータ回路を構成する部品６も配置することができるため、インバータ基板３の実装面積は小さくでき、効率の良い冷却が行える。積層セラミック基板２は複数としてもよい。
【００３１】
（３Ａ）この発明による実施の形態３によれば、実施の形態１および実施の形態２における前記（１Ａ）項および（１Ｂ）項ならびに（２Ａ）項および（２Ｂ）項のいずれかの構成において、複数の積層セラミックコンデンサ素子１を実装した積層セラミックコンデンサ基板２をメインインバータ基板３に搭載したので、複数の積層セラミックコンデンサ素子からなるコンデンサの実装構成を小型化し効率の良い冷却を行うことができてインバータ回路を小型化できる誘導加熱調理器を得ることができる。
【図面の簡単な説明】
【００３２】
【図１】この発明による実施の形態１における誘導加熱調理器のフルブリッジインバータ回路の構成を示す接続図である。
【図２】この発明による実施の形態１におけるコンデンサの容量ばらつきを示す曲線図である。
【図３】この発明による実施の形態１におけるコンデンサの容量ばらつきを示す線図および図表である。
【図４】この発明による実施の形態１におけるコンデンサを並列接続した場合のコンデンサの損失低減を説明する接続図である。
【図５】この発明による実施の形態２におけるコンデンサ素子を並列接続した場合の電流パターン配線例を示す上面図である。
【図６】この発明による実施の形態３におけるコンデンサ素子の実装構成を示す斜視図ならびに端面図および側面図である。
【符号の説明】
【００３３】
１  積層セラミックコンデンサ、２  積層セラミックコンデンサ基板、３  メインインバータ基板、４  ヒートシンク、５，５ａ，５ｂ，５ｃ，５ｄ  スイッチング素子、６  インバータ回路を構成する部品、７  インバータ電源、８  共振回路、９ａ，９ｂ  スナバコンデンサ、１０  共振コンデンサ、１１  加熱コイル、１２  制御回路。
【図１】
0004446964.tif 000002
【図２】
0004446964.tif 000003
【図３】
0004446964.tif 000004
【図４】
0004446964.tif 000005
【図５】
0004446964.tif 000006
【図６】
0004446964.tif 000007