(57)【特許請求の範囲】
【請求項１】
主走査方向及び副走査方向に配列された複数の画素で構成される画像を形成するための画像データを記憶する画像メモリと、
前記画像データに基づいて用紙に画像形成するための印字ヘッドと、
前記画像メモリから読み出された画像データに対して、前記印字ヘッドの取付状態又は前記印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正するための補正処理を行う補正部と、を備えた画像形成装置において、
前記補正部は、
前記画像の主走査方向をカラムアドレス、副走査方向をローアドレスに対応させて、前記画像メモリから読み出された画素ごとの画像データを記憶する、バースト転送可能なメモリと、
前記メモリにおけるデータ転送時のアドレス制御を行う第１制御部と、
前記メモリからバーストアクセス単位で転送された主走査方向にわたる画像データを格納する複数段のラインバッファと、
前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する第２制御部と、を有し、
前記第１制御部は、主走査方向に所定画素数でかつ複数ラインからなる所定ライン数の画像データを１ブロックのバーストアクセス単位として、前記メモリに画素ごとの画像データをバーストアクセス単位で順次書き込む一方、予め設定されている前記ズレを補正するための補正量に応じて前記メモリのローアドレスを変化させながら、画素ごとの画像データをバーストアクセス単位で読み出して前記ラインバッファに転送し、
前記第２制御部は、前記補正量に応じて、前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに前記所定ライン数の画像データを選択することを特徴とする画像形成装置。
【請求項２】
主走査方向及び副走査方向に配列された複数の画素で構成される画像を形成するための画像データを記憶する画像メモリと、
前記画像メモリから読み出された画像データに対して、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正するための補正処理を行う補正部と、を備えた画像形成装置において、
前記補正部は、
前記画像の主走査方向をカラムアドレス、副走査方向をローアドレスに対応させて、前記画像メモリから読み出された画素ごとの画像データを記憶する、バースト転送可能なメモリと、
前記メモリにおけるデータ転送時のアドレス制御を行う第１制御部と、
前記メモリからバーストアクセス単位で転送された主走査方向にわたる画像データを格納する複数段のラインバッファと、
前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する第２制御部と、を有し、
前記第１制御部は、主走査方向に所定画素数でかつ複数ラインからなる所定ライン数の画像データを１ブロックのバーストアクセス単位として、予め設定されている前記ズレを補正するための補正量に応じて前記メモリのローアドレスを変化させながら、画素ごとの画像データをバーストアクセス単位で書き込む一方、前記書き込まれた画像データをバーストアクセス単位で順次読み出して前記ラインバッファに転送し、
前記第２制御部は、前記補正量に応じて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに前記所定ライン数の画像データを選択することを特徴とする画像形成装置。
【請求項３】
複数色の感光体ドラムを連装し、一回の手順で各色を順次転写して用紙にカラー画像を形成するタンデム型の画像形成装置であって、
前記第１制御部は、前記メモリを利用して、各色の画像形成のタイミングを調整することを特徴とする請求項１又は２に記載の画像形成装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正可能な画像形成装置に関する。
【背景技術】
【０００２】
一般に、デジタル複合機等の画像形成装置は、用紙に画像を形成するための画像形成部を備える。画像形成部は、露光手段として書込ユニットを有し、この書込ユニットにより電荷をもった感光体ドラムに露光することで画像データに基づく静電潜像を作像する。
この書込ユニットには、例えば、画像形成すべき用紙の搬送方向（副走査方向）と直交する主走査方向にライン状に画像形成を行うためのＬＰＨ（LED Print Head）等の印字ヘッドが使用される。
ここで、ＬＰＨとは、半導体プロセスにより複数の発光素子（ＬＥＤ）が一直線に形成されてなるＬＥＤアレイチップを、理想的な配置線に沿って基板上に複数個搭載したものであり、感光体ドラムの回転軸に対して平行に取り付けられるべきものである。
【０００３】
このような、書込ユニットにＬＰＨを使用した画像形成装置においては、ＬＰＨの画像形成装置への取付状態や、ＬＥＤアレイチップの基板への実装状態（発光素子の配列状態）に起因して、画像形成時に印字ズレを生じることが知られている。
例えば、ＬＰＨは、感光体ドラムの回転軸（主走査方向）に対して平行に取り付けられるべきものであるが、厳密には右上がり又は右下がりの状態となり、主走査方向に対して平行になるとは限らない。そして、このような状態で、例えば直線の画像形成を行うと、直線画像が斜めに傾いて形成される、スキューと呼ばれる印字ずれを生じる。
また、ＬＰＨにおいて、各ＬＥＤアレイチップのＬＥＤが一直線に列接されることが理想的であるが、実際にはＬＥＤアレイチップごとの実装に多少のバラツキが生じる。そして、このようなＬＰＨを用いて、例えば直線の画像形成を行うと、ＬＥＤアレイチップの単位で理想的な直線から乖離した直線が形成される、ボウと呼ばれる印字ずれを生じる。
【０００４】
そこで、ＬＰＨを画像形成装置に取り付けたときの主走査方向に対する傾き、又はＬＥＤアレイチップごとの基準直線からのズレ量に応じて、画素ごとに画像形成位置を調整する（例えば、副走査方向にずらす）ことで、スキュー補正又はボウ補正を行い、印字ズレを解消する技術が提案されている（例えば、特許文献１）。
【０００５】
図１５は、従来のスキュー／ボウ補正処理回路の一例を示す説明図である。
この補正処理回路は、画像処理部の一部をなし、ＲＧＢ画像データをＣＭＹＫ画像データに変換する画像変換回路の後段に設けられる。すなわち、この補正処理回路によって補正された画像データが書込ユニットに出力され、書込ユニットでは補正後の画像データに基づいて露光が行われることとなる。
【０００６】
図１５に示す補正回路は、ラインバッファＢＵＦ、主走査アドレスカウンタＣＮＴ、ライン番号補正部ＤＳＥＬ、ライン番号セレクタＳＥＬを有する。
ラインバッファＢＵＦは、ＬＰＨの１ライン分の各ＬＥＤに対応して画像データを格納する複数のレジスタからなるラインバッファを、ラインごとに多段に有している。つまり、ラインバッファのそれぞれには、画像メモリからの画像データが１ラインごとにそのまま格納されることとなる。
主走査アドレスカウンタＣＮＴは、制御信号に基づいてラインバッファＢＵＦにおけるライン上の読出位置であるアドレスを指示する。
ライン番号補正部ＤＳＥＬは、制御信号によるラインバッファの読出ライン／アドレス及び主走査方向のボウ補正／スキュー補正の補正量に基づいて、ライン番号セレクタＳＥＬａで指示すべき読出ラインを決定する。
ライン番号セレクタＳＥＬは、指示されたアドレス、及び補正された読出ラインで特定される入力データを読み出し、画像データとして書込ユニットに出力する。
【０００７】
従来の補正処理回路は、上述した構成をしているので、ラインバッファの段数によって対応可能なズレ量が決定される。例えば、ＬＰＨの一端（例えば、左端）を基準位置として、他端（例えば、右端）がＮライン上下していた場合（傾き：Ｎ／主走査方向の総画素数）、画像データのＮライン分を格納可能なラインバッファを有していれば、基準となる読出ラインからＮライン前又は後のレジスタに格納されているデータを読み出すことができるので、このスキューを補正することができる。
【特許文献１】特開２００１−３０１２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、従来の補正処理回路では、読み出し位置を自由に制御可能なラインバッファを、対応可能とするズレ量（主走査方向にわたる全体での最大補正量）に応じて用意しておく。
しかしながら、ＬＰＨの機械的な取付精度が一定であれば、必要となるＲＡＭ容量（ラインバッファの段数）は解像度の向上に比例するため、画像形成装置の解像度が向上すると、ラインバッファの段数を増加する必要が生じる。その結果、装置コストが上昇したり、回路構成が複雑化したりするという問題を生じる。
近年では、デジタル機器における画質の高精細化が進んでいることから、画像形成装置においても解像度はさらに増大すると考えられる。しかしながら、従来の補正処理回路は上述した問題を抱えるため、高解像度の画像形成においてスキュー補正／ボウ補正を行う手段として適しているとはいえない。
【０００９】
本発明は、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正可能な画像形成装置であって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の発明は、
主走査方向及び副走査方向に配列された複数の画素で構成される画像を形成するための画像データを記憶する画像メモリと、
前記画像データに基づいて用紙に画像形成するための印字ヘッドと、
前記画像メモリから読み出された画像データに対して、前記印字ヘッドの取付状態又は前記印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正するための補正処理を行う補正部と、を備えた画像形成装置において、
前記補正部は、
前記画像の主走査方向をカラムアドレス、副走査方向をローアドレスに対応させて、前記画像メモリから読み出された画素ごとの画像データを記憶する、バースト転送可能なメモリと、
前記メモリにおけるデータ転送時のアドレス制御を行う第１制御部と、
前記メモリからバーストアクセス単位で転送された主走査方向にわたる画像データを格納する複数段のラインバッファと、
前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する第２制御部と、を有し、
前記第１制御部は、主走査方向に所定画素数でかつ複数ラインからなる所定ライン数の画像データを１ブロックのバーストアクセス単位として、前記メモリに画素ごとの画像データをバーストアクセス単位で順次書き込む一方、予め設定されている前記ズレを補正するための補正量に応じて前記メモリのローアドレスを変化させながら、画素ごとの画像データをバーストアクセス単位で読み出して前記ラインバッファに転送し、
前記第２制御部は、前記補正量に応じて、前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに前記所定ライン数の画像データを選択することを特徴とする。
【００１１】
請求項２に記載の発明は、
主走査方向及び副走査方向に配列された複数の画素で構成される画像を形成するための画像データを記憶する画像メモリと、
前記画像メモリから読み出された画像データに対して、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正するための補正処理を行う補正部と、を備えた画像形成装置において、
前記補正部は、
前記画像の主走査方向をカラムアドレス、副走査方向をローアドレスに対応させて、前記画像メモリから読み出された画素ごとの画像データを記憶する、バースト転送可能なメモリと、
前記メモリにおけるデータ転送時のアドレス制御を行う第１制御部と、
前記メモリからバーストアクセス単位で転送された主走査方向にわたる画像データを格納する複数段のラインバッファと、
前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する第２制御部と、を有し、
前記第１制御部は、主走査方向に所定画素数でかつ複数ラインからなる所定ライン数の画像データを１ブロックのバーストアクセス単位として、予め設定されている前記ズレを補正するための補正量に応じて前記メモリのローアドレスを変化させながら、画素ごとの画像データをバーストアクセス単位で書き込む一方、前記書き込まれた画像データをバーストアクセス単位で順次読み出して前記ラインバッファに転送し、
前記第２制御部は、前記補正量に応じて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに前記所定ライン数の画像データを選択することを特徴とする。 
【００１３】
請求項３に記載の発明は、請求項１又は２に記載の画像形成装置において、
複数色の感光体ドラムを連装し、一回の手順で各色を順次転写して用紙にカラー画像を形成するタンデム型の画像形成装置であって、
前記第１制御部は、前記メモリを利用して、各色の画像形成のタイミングを調整することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレを補正可能な画像形成装置であって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を実現することができる。
すなわち、本発明に係る画像形成装置においては、第１制御部による粗調処理によってバーストアクセス単位で読出ライン又は書込ラインを制御した後、さらに第２制御部による微調処理によって画素単位で読出ラインを制御するので、主走査方向にわたる全体での最大補正量にあたるラインバッファを保持しておく必要はない。したがって、ラインバッファのＲＡＭ容量を低減できることとなり、装置コストを低減できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。
本実施形態では、本発明に係る画像形成装置を、コピーやプリンタなどの機能を有するデジタル複合機（ＭＦＰ：Multi Function Printer）に適用した例について説明する。
なお、本発明に係る画像形成装置は、デジタル複合機に限定されるものではなく、用紙に画像形成する画像形成装置であれば、ファクシミリ装置、コピー又はプリンタ単体の装置などであってもよい。
【００１６】
まず、本実施形態に係る画像形成装置の構成について説明する。
図１は本実施形態に係る画像形成装置の機能的構成を示すブロック図であり、図２は画像形成装置の内部構成を示す説明図である。
本実施形態に係る画像形成装置１００は、原稿に形成されているカラー画像を読み取って取得された画像情報、又は、ネットワークを介して外部の情報機器（例えば、パーソナルコンピュータ）から入力された画像情報に基づいて、用紙に色を重ね合わせて画像を形成する。
画像形成装置１００は、例えば、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色に対応する感光体ドラム１（１Ｙ，１Ｍ，１Ｃ，１Ｋ）を連装し、一回の手順で各色を順次転写し、用紙にカラー画像を形成するタンデム方式を採用している。
【００１７】
図１に示すように、画像形成装置１００は、搬送部２０，操作表示部３０，ＡＤＦ部４０，画像読取部５０，画像形成部６０、画像処理部７０、通信部８１，ＤＲＡＭ制御部８２，画像メモリ８３、制御部９０等を備えて構成される。各ブロックは、データバス９５及び／又は制御バス９６に電気的に接続されている。
【００１８】
制御部９０は、ＣＰＵ９１，システムメモリ（ＲＡＭ：Random Access Memory）９２，プログラムメモリ（ＲＯＭ：Read Only Memory）９３、不揮発メモリ９４等を有する。
ＣＰＵ９１は、ＲＯＭ９３に記憶されているシステムプログラムや画像形成処理プログラム等の各種処理プログラムを読み出してＲＡＭ９２に展開し、展開したプログラムに従って画像形成装置１００の各部の動作を集中制御する。
【００１９】
ＲＡＭ９２は、ＣＰＵ９１により実行される各種プログラム及びプログラムを実行するに際して使用するデータを一時的に記憶するワークエリアを形成し、ジョブキュー、各種動作設定等を記憶する。
【００２０】
ＲＯＭ９３は、画像形成装置１００に対応するシステムプログラム及び該システムプログラム上で実行可能な画像形成処理プログラム等の各種処理プログラム等を記憶する。これらのプログラムは、コンピュータが読み取り可能なプログラムコードの形態で格納され、ＣＰＵ９１は、当該プログラムコードに従った動作を逐次実行する。
【００２１】
不揮発メモリ９４は、例えば、書込み・消去可能な半導体メモリで構成され、画像形成条件等の各種設定情報や、後述する書込ユニット３（３Ｙ，３Ｍ，３Ｃ，３Ｋ）ごとに固有の書込ユニット別設定情報９４１を記憶する。
書込ユニット別設定情報９４１とは、具体的には、各書込ユニット３Ｙ，３Ｍ，３Ｃ，３Ｋに組み込まれているＬＰＨ（LED Print Head）の画像形成装置１００への取付状態や、ＬＰＨに搭載される複数のＬＥＤアレイチップの配列状態に起因するズレを補正するための情報（スキュー補正量、ボウ補正量）である。
【００２２】
搬送部２０は、図２に示すように画像形成部６０の下方に設けられ、画像形成部６０に搬送する用紙を収納する用紙トレイ２０Ａ，２０Ｂ，２０Ｃ、送り出しローラ２１、給紙ローラ２２Ａ、搬送ローラ２２Ｂ，２Ｃ，２２Ｄ、レジストローら２３，２次転写ローラ７Ａ等を備える。
搬送部２０は、ＣＰＵ９１からの給紙制御信号に基づいて、例えば、何れかの用紙トレイ２０Ａ，２０Ｂ，２０Ｃから用紙Ｐを画像形成部６０に搬送する。
【００２３】
操作表示部３０は、操作部３１、表示部３２等を備える。
表示部３２は、例えば、液晶パネル（ＬＣＤ：Liquid Crystal Display）で構成され、ＣＰＵ９１からの表示制御信号に従って、画像形成条件に係る選択項目等を含む操作画面を表示する。
操作部３１は、例えば、テンキーやスタートキー等、画像形成条件（画像濃度の設定、用紙サイズの選択、コピー枚数の設定）を入力するための複数の操作キー群（ハードキー）で構成された操作パネルである。また、表示部３２としての液晶パネルの画面上には、透明電極を格子状に配置した感圧式（抵抗膜圧式）のタッチパネルが設けられており、操作部３１の一部を構成する。このタッチパネルは、手指やタッチペン等で操作された力点のＸＹ座標を電圧値で検出し、検出された位置信号を操作信号として制御部９０に出力する。
【００２４】
ＡＤＦ部４０及び画像読取部５０は、装置本体上部に配設される。
ＡＤＦ部４０は、ＡＤＦモード時において、一又は複数の原稿を自動給紙する（自動原稿給紙装置）。ここで、ＡＤＦモードとは、ＡＤＦ部４０に載置された原稿を自動給紙する動作モードをいう。
ＡＤＦ部４０は、図２に示すように、原稿載置部４１、ローラ４２ａ、ローラ４２ｂ、ローラ４３、搬送ローラ４４、及び排紙皿４５を有している。原稿載置部４１には一又は複数枚の原稿が載置される。原稿載置部４１の下流側にはローラ４２ａ及びローラ４２ｂが設けられている。
ＡＤＦ部４０は、ＣＰＵ９１からの制御信号に基づいてＡＤＦモードが選択されると、原稿載置部４１からローラ４２ａ，４２ｂにより原稿を繰り出し、この原稿を下流側のローラ４３によってＵ字回転するように搬送する。そして、原稿は、搬送ローラ４４を経て排紙皿４５に排紙される。なお、ＡＤＦモードにおいては、原稿の記録面は原稿載置部４１で上に向けて載置される。
【００２５】
画像読取部５０は、原稿に形成された画像を読み取るように動作するもので、例えば、カラー用のスリットスキャン型のスキャナが使用される。
画像読取部５０は、図１に示すように、第１プラテンガラス５１、第２プラテンガラス５２（ＡＤＦガラス）、光源５３、ミラー５４、５５、５６、結像光学部５７、イメージセンサ５８、及び読取ヘッド駆動部（図示略）を有する。光源５３、ミラー５４，５５，５６、結像光学部５７，イメージセンサ５８により読取ヘッドが構成される。
【００２６】
光源５３は、第１プラテンガラス５１又は第２プラテンガラス５２上の原稿に光を照射する。図示しない読取ヘッド駆動部は、読取ヘッドを副走査方向に移動する。ここで、副走査方向とは、イメージセンサ５８を構成する複数の受光素子の配列方向を主走査方向としたとき、この主走査方向と直交する方向である。
【００２７】
イメージセンサ５８は、例えば、３ラインカラーＣＣＤ（Charge  Coupled  Device）撮像装置であり、複数の受光素子が主走査方向に配列されて構成される赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色検出用の３つの読取センサを有している。そして、主走査方向と直交する副走査方向の異なる位置で画素を分解してＲ色、Ｇ色及びＢ色の光情報を同時に読取可能となっている。
【００２８】
画像読取部５０では、例えば、ＡＤＦモード時において、原稿がローラ４３によってＵ字状に反転する時に、第２プラテンガラス５２上に搬送された原稿表面に光源５３から光を照射し、その反射光をイメージセンサ５８により結像し、光電変換する。そして、得られたＲＧＢ系の画像読取信号を出力する。
また、例えば、読取ヘッドを副走査方向に移動させながら、第１プラテンガラス５１上に載置された原稿表面に光源５３から光を照射し、その反射光をイメージセンサ５８により結像し、光電変換する。そして、得られたＲＧＢ色系の画像読取信号を出力する。
【００２９】
画像形成部６０は、画像読取部５０から出力された画像データに基づいて画像を形成する。なお、画像読取部５０から出力されたＲＧＢ画像データは、画像処理部８０によってＣＭＹＫ画像データに変換される。
画像形成部６０は、図２に示すように、画像形成ユニット１０（１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋ）、無終端状の中間転写体６、１次転写ローラ７（７Ｙ，７Ｍ，７Ｃ，７Ｋ）、センサＳＥ１、ＳＥ２、ＳＥ３、ＳＥ４、定着装置１７等を備える。
【００３０】
各色（Ｙ，Ｍ，Ｃ，Ｋ）の画像を形成する画像形成ユニット１０（１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋ）は、それぞれ、各色のトナー像を形成する像形成体としての感光体ドラム１（１Ｙ、１Ｍ，１Ｃ，１Ｋ）、感光体ドラム１の周囲に配置された各色用の帯電部２（２Ｙ，２Ｍ，２Ｃ，２Ｋ）、書込ユニット３（３Ｙ，３Ｍ，３Ｃ，３Ｋ）、現像部４（４Ｙ，４Ｍ，４Ｃ，４Ｋ）、及びクリーニング部８（８Ｙ，８Ｍ，８Ｃ，８Ｋ）を有する。
【００３１】
帯電部２と書込ユニット３は、中間転写体６に潜像画像を形成する。書込ユニット３には、画像形成すべき用紙の搬送方向（副走査方向）と直交する主走査方向にライン状に画像形成を行うための発光素子（ＬＥＤ）を配列したＬＰＨ（LED Print Head）が使用される。ＬＰＨは、半導体プロセスにより複数のＬＥＤが形成されてなるＬＥＤアレイチップを、理想的な配置線に沿って基板上に複数個搭載したものである。
【００３２】
ここで、ＬＰＨは、感光体ドラム１の回転軸（主走査方向）に対して平行に取り付けられるべきものである。しかしながら、厳密には、理想的な取り付け位置に対して右上がり又は右下がりの状態となり、主走査方向に対して平行になるとは限らない（図３参照）。このように、ＬＰＨが主走査方向に対して傾いていると、画像形成装置１００における印字品質が低下してしまうので、後述する画像処理部８０において適当な補正処理を行う（スキュー補正）。
また、ＬＰＨにおいて、各ＬＥＤアレイチップは一直線に配設されることが理想的であるが、実際にはＬＥＤアレイチップごとの実装に多少のバラツキが生じる（図４参照）。この場合も画像形成装置１００における印字品質が低下してしまうので、後述する画像処理部８０において適当な補正処理を行う（ボウ補正）。
なお、スキュー補正及びボウ補正を行う際に利用する補正量は、前述の不揮発メモリ９４に、書込ユニット別設定情報９４１として記憶されている。
【００３３】
現像部４は、使用するトナー極性と同極性（例えば負極性）の直流電圧に交流電圧を重畳した現像バイアスが印加される反転現像によって現像する。
クリーニング部８は、感光体ドラム１の周面上に残った転写残トナーを荷電ブラシやゴムブレード等で回収する。
【００３４】
中間転写体６は、複数のローラにより巻回され、回動可能に支持され、各々の感光体ドラム１Ｙ、１Ｍ、１Ｃ、１Ｋに形成されたＹ色、Ｍ色、Ｃ色、Ｋ色のトナー像が転写される。
１次転写ローラ７は、使用するトナーと反対極性（例えば、正極性）の１次転写バイアスが印加されることにより、画像形成ユニット１０により形成された各色の画像を中間転写体６上に転写する。
【００３５】
センサＳＥ１、ＳＥ２、ＳＥ３、ＳＥ４は、例えば、光センサで構成され、感光体ドラム１Ｙ、１Ｍ、１Ｃ、１Ｋの上部に設けられている。センサＳＥ１、ＳＥ２、ＳＥ３、ＳＥ４は、現像部４Ｙ、４Ｍ、４Ｃ、４Ｋで行われる現像の最大幅程度の位置の主走査方向にライン状に設けられており、主走査方向に最大幅で現像した際のトナーの付着状態を検出して、その検出信号を後述する制御部７０へ出力する。つまり、センサＳＥ１、ＳＥ２、ＳＥ３、ＳＥ４は、現像部４Ｙ、４Ｍ、４Ｃ、４Ｋによる主走査方向の現像の最大幅（書き込み可能な最大幅）を検出する。
また、センサＳＥ１、ＳＥ２、ＳＥ３、ＳＥ４は、書き込み可能な最大幅を検出するだけでなく、主走査方向の所定位置に設置され、現像部４Ｙ、４Ｍ、４Ｃ、４Ｋにより形成された所定のパターン像のずれを検出することで、設計上の解像度と実際の解像度との差を検出して、その検出信号を制御部７０へ出力してもよい。
【００３６】
定着装置１７は、中間転写体６から用紙に転写されたトナー像を、熱又は熱と圧力を加えることにより定着させる。
【００３７】
画像形成部６０において、書込ユニット３の各ＬＰＨは、帯電部２によって帯電された感光体ドラム１の１ラインを一度に露光し、主走査方向にライン状に静電潜像を形成する。
感光体ドラム１に形成されたライン状の静電潜像は、現像部４により各色用のトナー画像として現像される。
そして、現像部４により形成された各色のトナー画像は、１次転写ローラ７により、回動する中間転写体６上に逐次転写され、色を重ね合わせて合成されたカラー画像（色画像、カラートナー像）が形成される（１次転写）。
【００３８】
一方、用紙トレイ２０Ａ等に収容された用紙Ｐは、当該用紙トレイ２０Ａ等に設けられた送り出しローラ２１及び給紙ローラ２２Ａにより給紙され、搬送ローラ２２Ｂ、２２Ｃ、２２Ｄ、レジストローラ２３等を経て、２次転写ローラ７Ａに搬送される。そして、用紙Ｐ上の一方の面（例えば表面）に中間転写体６からカラー画像が一括して転写される（２次転写）。
カラー画像が転写された用紙Ｐは、定着装置１７により熱定着処理が施され、排紙ローラ２４に挟持されて機外の排紙トレイ２５上に排紙される。
【００３９】
なお、両面画像形成時には、一方の面（例えば表面）に画像形成された後、定着装置１７から排出された用紙Ｐが分岐部２６により排紙路から分岐される。次いで、用紙Ｐは、下方の循環通紙路２７Ａを経て、再給紙機構（ＡＤＵ機構）である反転搬送路２７Ｂにより表裏を反転され、再給紙搬送部２７Ｃを通過して、搬送ローラ２２Ｄから前述した転写経路に合流される。反転搬送された用紙Ｐは、レジストローラ２３を経て、再度２次転写ローラ７Ａに搬送され、用紙Ｐの他方の面（裏面）上にカラー画像が一括転写される。
【００４０】
画像処理部７０は、画像読取部５０から出力されたアナログの画像読取信号に、アナログ処理、Ａ／Ｄ変換、シェーディング補正、画像圧縮処理及び変倍処理等を施し、ＲＧＢ成分のデジタルの画像データを生成する。生成された画像データは、後述する画像メモリ８３に記憶される。
また、画像処理部７０は、画像形成部６０において画像形成処理を行う際に、ＲＧＢ画像データＤｒ，Ｄｇ，ＤｂをＣＭＹＫ画像データＤｙ、Ｄｍ、Ｄｃ、Ｄｋに変換するとともに、このＣＭＹＫ画像データにスキュー補正及び／又はボウ補正を行い、補正後の画像データを書込ユニット３に出力する。この補正処理については、後述する。
【００４１】
通信部８１は、ＬＡＮ（local Area Network）等の通信ネットワークに接続するための通信用インターフェースであり、ネットワークを介してパーソナルコンピュータなどの外部機器とのデータの送受信を行う。例えば、通信部８１において外部機器から送信された印刷ジョブ（画像データを含む）を受信すると、ＣＰＵ９１は受信された印刷ジョブに従って画像形成部６０を制御し、画像形成処理を実行させることとなる。
【００４２】
ＤＲＡＭ制御部８２は、ＣＰＵ９１からの制御に基づいて、画像メモリ８３における画像データの読み出し及び書き込み時のアクセス制御を行う。例えば、画像読取部５０から入力された画像データ、又は通信部８１を介して外部の情報機器から入力された画像データを、画像メモリ８３に記憶させる。
画像メモリ８３は、例えば、ＤＲＡＭ等の記憶媒体で構成される。画像メモリ８３は、圧縮メモリ領域、ページメモリ領域を有し、画像形成部６０において画像形成するための元となる画像データを記憶する。
【００４３】
本実施形態の画像形成装置１００は、上述した構成を有する。
次に、画像処理部７０における画像処理（補正処理）について詳細に説明する。
【００４４】
図５は、画像処理部７０の具体的な構成を示す説明図である。なお、図５では、画像処理部７０の構成要素のうち、画像形成時に使用される構成要素について示し、画像読取部５０や外部の情報機器から画像データが入力されたときに使用される構成要素（例えば、アナログ処理部、Ａ／Ｄ変換部等）については省略している。
【００４５】
図５に示すように、画像処理部７０は、画像変換部７１、補正部７２を備える。
画像変換部７１は、３次元色情報変換テーブルなどの色変換に係る情報を記憶するメモリ（図示略）を有しており、入力されるＲ，Ｇ，Ｂ成分の画像データ（Ｄｒ，Ｄｇ、Ｄｂ）を、当該３次元色情報変換テーブルを参照することで、Ｙ，Ｍ，Ｃ，Ｋ成分の画像データＤｙ，Ｄｍ，Ｄｃ，Ｄｋに変換する。また、画像変換部７１は、中間調濃度を綺麗に安定して出力するためのスクリーン処理等を行う。
【００４６】
補正部７２は、粗調用信号生成部７２１、メモリコントローラ７２２，大容量メモリ７２３、微調用信号生成部７２４，微調処理部７２５等を有する。なお、図５では簡略化しているが、補正部７２は、書込ユニット３Ｙ，３Ｍ，３Ｃ，３Ｋごとに対応して設けられ、それぞれにおいて、各書込ユニットに固有の書込ユニット別設定情報９４１に基づく補正がなされる。
【００４７】
粗調用信号生成部７２１は、不揮発メモリ９４に記憶されている書込ユニット別設定情報９４１に基づいて粗調用イネーブル信号を生成する。粗調用イネーブル信号とは、メモリコントローラ７２２が、大容量メモリ７２３に画像データを書き込むとき、又は大容量メモリ７２３から画像データを読み出すときのアドレスを指示するための信号である。
【００４８】
大容量メモリ７２３は、バースト転送可能なメモリであり、例えば、ＳＤＲＡＭ（シンクロナスＤＲＡＭ）やＤＤＲ＿ＳＤＲＡＭで構成される。
図６は、大容量メモリ７２３のメモリ空間を示す概念図である。
図６に示すように、大容量メモリ７２３は、カラムアドレス、ローアドレスと呼ばれる２次元のアドレスを有する。そして、バースト転送においては、カラムアドレス、ローアドレスを指定すると、そのセルからカラム方向にデータを連続的に書き込み又は読み出しされ、高速転送が実現される。このとき、カラムアドレスは自動的にインクリメントされる。
【００４９】
例えば、ローアドレス＝０，カラムアドレス＝０，バースト長（一度に転送可能なビット数）＝８で転送する場合、図６に示すメモリ空間上の斜線領域にデータを一度に書き込む、又は斜線領域のデータを一度に読み出すこととなる。
本実施形態では、大容量メモリ７２３において、画像の主査方向をカラムアドレスに、副走査方向をローアドレスに一致させて、画素ごとの画像データを対応するセルに格納する。つまり、厳密ではないが、メモリ空間上に出力画像を形成するようなイメージである。
【００５０】
大容量メモリ７２３におけるバースト転送では、所定のバーストアクセス単位（バースト転送の単位）で画像データの転送が行われる。このバーストアクセス単位は、大容量メモリ７２３の仕様（バースト長、データバス幅等）によって決まる。例えば、バースト長＝８で、データバス幅＝１６ｂｉｔの大容量メモリ７２３においては、バーストアクセス単位は１２８ｂｉｔとなる。
なお、バースト転送時のデータブロックは、バーストアクセス単位に従って適宜変更することができる。例えば、バースト長＝８、データバス幅＝１６ｂｉｔの場合、１２８画素×１ラインの画素群を転送単位としたり、３２画素×４ラインの画素群を転送単位としたりすることができる。
【００５１】
メモリコントローラ７２２は、粗調用信号生成部７２１によって生成された粗調用イネーブル信号に基づいて、大容量メモリ７２３における画像データの読み出し及び書き込み時のアクセス制御を行う。このメモリコントローラ７２２における制御処理（補正処理）を粗調補正と呼ぶ。
例えば、画像変換部７１から送出された主走査方向にわたる画像データを大容量メモリ７２３に順次書き込み、大容量メモリ７２３から読み出すときにアドレスを制御することで、画像形成される画素位置を副走査方向にずらすことができる。
【００５２】
図７は、大容量メモリ７２３におけるバースト転送（バースト読み出し）時のアドレス制御について示した概念図である。図７では、バーストアクセス単位として４画素×１ラインでデータを転送する場合について示しており、データの書き込みを実線矢印で表し、データの読み出しを点線矢印で表している。
図７に示すように、データの書き込みは１ラインごとに順次行われる。つまり、１ライン分の画像データが大容量メモリ７２３の１ライン（同一ローアドレスのセル）に格納される。一方、データを読み出す際には、ズレ量（書込ユニット別設定情報９４１）に応じて大容量メモリ７２３のローアドレスを変化させながらデータを読み出す。図７では、主走査方向に４セル（カラムアドレス＝０〜３、ローアドレス＝０）分読み出すと、ローアドレスを１インクリメントして次ラインの４セル分（カラムアドレス＝４〜７、ローアドレス＝１）を読み出すことを示している。つまり、ＬＰＨに入力される１ライン分の画像データは、実際には副走査方向にずれたラインの画像データで構成されることとなる。
【００５３】
また、画像変換部７１から送出された画像データを大容量メモリ７２３にバースト書き込みするときにアドレスを制御する（例えば、ローアドレスをずらして書き込む）ようにしてもよい。このようにして書き込まれた画像データを１ラインごとに順次読み出すと、画像形成される画素位置が副走査方向にずれることとなる。
なお、所定ライン数の画素データをバーストアクセス単位とする場合は、メモリコントローラ７２２は、このバーストアクセス単位で主走査方向にわたる１ブロックライン分の画像データ、すなわち所定ライン数の画像データを転送する。
【００５４】
上述したように、ＬＰＨの取付状態に起因して生じる傾き（スキュー）等については、大容量メモリ７２３における読み出し時又は書き込み時のアドレスを制御する（粗調補正）ことで、大まかに補正することができる。図７に示すように画像データを読み出した場合、粗調補正により１／４の傾きが補正されることとなる。
ただし、大容量メモリ７２３からの転送はバーストアクセス単位で行われるので、主走査方向の画素単位で画像データの読み出し位置を補正することができるとは限らない。そのため、後述する微調処理部７２５において、主走査方向の画素単位で画像データの読み出し位置を補正する。
【００５５】
微調用信号生成部７２４は、不揮発メモリ９４に記憶されている書込ユニット別設定情報９４１に基づいて微調用イネーブル信号を生成する。微調用イネーブル信号とは、微調処理部７２５において、複数段のラインバッファに格納されている画像データから、出力する画像データを選択するための信号である。
【００５６】
微調処理部７２５は、複数段のラインバッファを備えて構成され、このラインバッファには、メモリコントローラ７２２からバーストアクセス単位で送出された主走査方向にわたる画像データが格納される。そして、微調処理部７２５は、微調用信号生成部７２４によって生成された微調用イネーブル信号に基づいて、ラインバッファの所定のアドレスからデータを読み出す。この微調処理部７２５における補正処理を微調補正と呼ぶ。
したがって、微調補正では、ラインバッファの段数によって副走査方向に補正可能となる画素数が決定される。例えば、ラインバッファの段数がＭで、１ラインバッファに１ラインの画像データが格納される場合は、この微調補正により１／Ｍの傾きを補正可能となる。
【００５７】
図８は、画像処理部７０における補正処理について示したフローチャートである。
ステップＳ１０１では、ＤＲＡＭ制御部８３によって画像メモリ８３から１ラインずつ読み出された画像データに対して、画像変換部７１で色変換処理等の画像変換処理を行う。
ステップＳ１０２では、画像変換部７１から入力された画像データを、メモリコントローラ７２２によって大容量メモリ７２３にバースト書き込みする。この書き込み処理では、書込ラインの制御は実行されず、入力された画像データを１ラインずつ順次書き込む。
ステップＳ１０３では、メモリコントローラ７２２によってバーストアクセス単位で読出ラインを制御しながら、大容量メモリ７２３から画像データをバースト読み出しする（粗調処理）。具体的には、粗調用信号生成部７２１からの粗調用イネーブル信号に基づいて、バーストアクセス単位で読出ラインが制御される。
【００５８】
ステップＳ１０４では、メモリコントローラ７２３からバーストアクセス単位で転送された画像データを、微調処理部７２５のラインバッファにライン単位で格納する。
ステップＳ１０５では、微調処理部７２５によって主走査方向の画素単位で読出ラインを制御しながら、ラインバッファから画像データを読み出し、書込ユニット３Ｙ等に出力する（微調処理）。具体的には、微調用信号生成部７４１からの微調用イネーブル信号に基づいて、画素単位で読出ラインが制御される。
【００５９】
粗調処理及び微調処理によって画像の形成位置が補正され、スキュー／ボウ等の印字ズレを解消することができる（図９，図１０参照）。なお、書込ユニット３では、主走査方向に順次送出される画像データをＬＰＨドライバによってＬＰＨの解釈可能な順序に並び替え、ＬＰＨの露光により感光体ドラム１Ｙ等に静電潜像を作像することとなる。
【００６０】
上述したように、本実施形態の画像形成装置１００は、主走査方向及び副走査方向に配列された複数の画素で構成される画像を形成するための画像データを記憶する画像メモリ８３と、画像データに基づいて用紙に画像形成するための印字ヘッド（ＬＰＨ）と、画像メモリ８３から読み出された画像データに対して、印字ヘッドの取付状態又は前記印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレ（スキュー／ボウ）を補正するための補正処理を行う補正部７２と、を備える。
また、補正部７２は、画像の主走査方向をカラムアドレス、副走査方向をローアドレスに対応させて、前記画像メモリから読み出された画素ごとの画像データを記憶する、バースト転送可能なメモリ（大容量メモリ）７２３と、メモリ７２３におけるデータ転送時のアドレス制御を行う第１制御部（メモリコントローラ）７２２と、メモリ７２３からバーストアクセス単位で転送された主走査方向にわたる画像データを格納する複数段のラインバッファ（微調処理部）７２５と、複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する第２制御部（微調処理部７２５）と、を有する。
【００６１】
そして、第１制御部（メモリコントローラ）７２２は、メモリ（大容量メモリ）７２３に画素ごとの画像データをバーストアクセス単位で順次書き込む一方、予め設定されている補正に関する情報（書込ユニット別設定情報）９４１に基づいて生成された第１制御信号（粗調用イネーブル信号）に従ってメモリ７２３のアドレスを制御しながら、画素ごとの画像データをバーストアクセス単位で読み出してラインバッファ（微調処理部）７２５に転送する。
また、第２制御部（微調処理部）７２５は、補正に関する情報に基づいて生成された第２制御信号（微調用イネーブル信号）に従って複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。
【００６２】
したがって、本実施形態の画像形成装置１００によれば、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレ（スキュー／ボウ）を補正可能な画像形成装置であって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を実現することができる。
すなわち、画像形成装置１００においては、メモリコントローラ７２２による粗調処理によってバーストアクセス単位で読出ラインを制御した後、さらに微調処理部７２５による微調処理によって画素単位で読出ラインを制御するので、主走査方向にわたる全体での最大補正量にあたるラインバッファを保持しておく必要はない。これにより、ラインバッファのＲＡＭ容量を低減できることとなり、装置コストを低減できる。
【００６３】
さらに、本実施形態の画像形成装置１００は、複数色の感光体ドラム１Ｙ，１Ｍ，１Ｃ，１Ｋを連装し、一回の手順で各色を順次転写して用紙にカラー画像を形成するタンデム型の画像形成装置である。
そして、上述した大容量メモリ７２３を利用して、各色の画像形成のタイミングを調整する（色ズレ補正）を行うことができる。この色ズレ補正は、メモリコントローラ７２２によって実行されることとなる。
【００６４】
つまり、図５の画像変換部７１では、色間の関係を見ながら画像処理を行うため、メモリコントローラ７２２には、各色の画像データＤｙ，Ｄｍ，Ｄｃ，Ｄｋは同じタイミングで入力される。
一方、ＬＰＨの発光素子を点灯させるタイミングは、感光体ドラム１と中間転写体６との位置関係に依存し、書込ユニット３ごとに異なる。例えば、図２において、Ｋ色用の感光体ドラム１Ｋは、中間転写体６の走行方向に対してＹ色用の感光体ドラム１Ｙよりも後段に設けられているため、トナー像を重畳させるためにはＬＰＨの点灯タイミングを遅延させる必要がある。
そのため、大容量メモリ７２３をタイミング調節（色ズレ補正）用の巨大なラインバッファのように扱い、各書込ユニット３により各色トナー像の重畳を行う。
【００６５】
なお、この色ズレ補正は、従来の画像形成装置においても実現されている公知技術である。つまり、本実施形態の画像形成装置１００では、従来色ズレ補正用に利用されていた大容量メモリ７２３を、スキュー／ボウの粗調処理に利用するようにしている。これにより、粗調補正用に大容量メモリ７２３を新たに設ける必要はないので、本発明を実現することに伴い装置コストが上昇することはない。
【００６６】
以下、上述した画像形成装置１００を用いた実施例について、大容量メモリ７２３におけるバースト転送の設定をバースト長＝８、データバス幅＝１６ｂｉｔとした場合、すなわち、８×１６＝１２８ｂｉｔをバーストアクセス単位とした場合の補正処理の一例について説明する。
【００６７】
（第１実施例）
第１実施例では、メモリコントローラ７２２による大容量メモリ７２３の転送処理を、１２８画素×１ラインをバーストアクセス単位とし、ＬＰＨの取付状態に起因するスキューを補正する場合について説明する。
【００６８】
図１１は、第１実施例で使用する微調処理部７２５の具体的な構成の一例について示す説明図である。
図１１に示す微調処理部７２５は、３段のラインバッファＬＢ１〜ＬＢ３及びセレクタＳＥＬで構成される。
ラインバッファＬＢ１は、メモリコントローラ７２２から（Ｎ＋１）ライン目としてバースト転送された画像データを格納する。ラインバッファＬＢ２は、メモリコントローラ７２２からＮライン目としてバースト転送された画像データを格納する。ラインバッファＬＢ２は、メモリコントローラ７２２から（Ｎ−１）ライン目としてバースト転送された画像データを格納する。
【００６９】
セレクタＳＥＬは、微調用信号生成部７２４からの選択信号（微調用イネーブル信号）に基づいて、メモリコントローラ７２２から転送された３ライン分の画像データのうち何れの画像データを出力データとするか選択する。このとき、ラインバッファＬＢ１〜ＬＢ３からの出力信号は、表記しない主走査同期信号によって同期されるので、同じ主走査座標の画素に対応する画像データの出力を副走査方向に隣接する３画素の中から選択できる。
つまり、図１１に示すラインバッファでは、３ライン分の画像データを格納しておき、その中から主走査方向の１画素ごとに出力する画像データを選択するので、微調処理において副走査方向に±１ラインずらすことができる。
【００７０】
図１２は、第１実施例に係る補正処理の一例について示すタイミングチャート及び出力画像データのイメージ像を示す説明図である。
図１２では、解像度１２００ｄｐｉのＬＰＨを用いて、ＬＰＨの終端が１００ライン遅延する（図３において、ＬＰＨが右上に１００ライン傾く）ようなスキューを補正する場合について示している。すなわち、解像度１２００ｄｐｉのＬＰＨは、主走査方向にわたる画素数＝１５３６０画素なので、１５３６０／１００＝１５３．６（画素）、端数を丸めて１５３画素ごとに階段状に画像を形成するスキュー補正となる。
【００７１】
なお、大容量メモリ７２３には、画素ごとの画像データがバーストアクセス単位（１２８画素×１ライン）で順次書き込まれているものとする。すなわち、図１２では、大容量メモリ７２３から画像データを読み出す際にアドレス制御による粗調処理を行う。
【００７２】
図１２（ａ）に示すように、粗調用信号生成部７２１では、読出アドレス（ローアドレス）を１増加させる粗調用イネーブル信号を１５３画素ごとに生成し、メモリコントローラ７２２に出力する。
【００７３】
図１２（ｂ）に示すように、メモリコントローラ７２２は、粗調用イネーブル信号に従って、大容量メモリ７２３のアドレスを制御しながら、画素ごとの画像データをバーストアクセス単位で読み出してラインバッファに転送する。
具体的には、大容量メモリ７２３において、主走査座標の２５６画素まではＮライン、２５６〜３８４画素までは（Ｎ＋１）ライン、３８４〜５１２画素までは（Ｎ＋２）ラインが読出ラインとなる。このとき、メモリコントローラ７２２は、粗調用イネーブル信号をバースト転送のタイミングまでラッチし、立ち下がりのタイミングで読出ラインを変更する。これにより、バーストアクセス単位でのアドレス制御を可能としている。
【００７４】
図１２（ｃ）に示すように、微調用信号生成部７２４では、読出アドレス（ラインバッファの読出ライン）を１増加させる粗調用イネーブル信号を１５３画素ごとに生成し、微調処理部７２５に出力する。
【００７５】
図１２（ｄ）に示すように、微調処理部７２５のセレクタＳＥＬは、微調用イネーブル信号に従って、画像データを読み出すラインバッファを選択する。具体的には、主走査座標の１５３画素まではラインバッファの出力０（図１１のラインバッファＬＢ２）、１５３〜２５６画素までは出力＋１（図１１のラインバッファＬＢ１）、・・を選択する。つまり、微調処理により主走査座標にわたって副走査方向に±１画素の補正を行うことができる。なお、粗調用イネーブル信号に従って大容量メモリ７２３の読出ラインが変更されるタイミングで、ラインバッファの出力０が選択されるようにしている。
【００７６】
図１２（ｅ）に示すように、上述した補正処理によって、画像データは１５３画素ごとに１ライン遅延され出力されることとなる。すなわち、例えば主走査方向に一直線の画像は、主走査方向に対して右下に傾いて画像形成されるので、ＬＰＨの傾きと相殺され、主走査方向に一直線（厳密ではないが目視で無視できる程度）の画像が形成されることとなる。
【００７７】
第１実施例では、大容量メモリ７２３におけるバーストアクセス単位が１２８画素×１ラインで、３段のラインバッファを有するので、補正処理により１／１２８以下の傾きを補正することができる。
【００７８】
第１実施例に示すようなスキューを補正する場合、従来の画像形成装置では、１００段のラインバッファを設ける必要があった。これに対して、本実施形態の画像形成装置１００では、粗調処理を行った後に微調処理を行うので、３段（或いは３段以下）のラインバッファを設けるだけで対応することができる。したがって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を実現することができる。
【００７９】
（第２実施例）
第２実施例では、メモリコントローラ７２２による大容量メモリ７２３の転送処理を、３２画素×４ラインをバーストアクセス単位とし、ＬＰＨの取付状態に起因するスキューを補正する場合について説明する。
【００８０】
図１３は、第２実施例で使用する微調処理部７２５の具体的な構成の一例について示す説明図である。
図１３に示す微調処理部７２５は、３段のラインバッファＬＢ１〜ＬＢ３及びセレクタＳＥＬで構成される。各ラインバッファには、３２画素×４ラインのバーストアクセス単位（以下、１ブロックラインと称する）で転送された主走査方向にわたる画像データが格納される、つまり、１つのラインバッファに元の画像データの４ライン分の画像データが格納される点が第１実施例と異なる。
ラインバッファＬＢ１は、メモリコントローラ７２２から（Ｎ＋１）ブロックライン目としてバースト転送された画像データを格納する。ラインバッファＬＢ２は、メモリコントローラ７２２からＮブロックライン目としてバースト転送された画像データを格納する。ラインバッファＬＢ２は、メモリコントローラ７２２から（Ｎ−１）ブロックライン目としてバースト転送された画像データを格納する。
【００８１】
セレクタＳＥＬは、微調用信号生成部７２４からの選択信号（微調用イネーブル信号）に基づいて、メモリコントローラ７２２から転送された３ブロックライン分の画像データのうち何れの画像データを出力データとするか選択する。このとき、ラインバッファＬＢ１〜ＬＢ３からの出力信号は、表記しない主走査同期信号によって同期されるので、同じ主走査座標の４画素に対応する画像データの出力を副走査方向に隣接する１２画素の中から選択できる。
つまり、図１３に示すラインバッファでは、１２ライン分の画像データを格納しておき、その中から主走査方向の１画素ごとに出力する画像データ（副走査方向に隣接する４画素分の画像データ）を選択するので、微調処理において副走査方向に±４ラインずらすことができる。
【００８２】
図１４は、第２実施例に係る補正処理の一例について示すタイミングチャート及び出力画像データのイメージ像を示す説明図である。
図１４では、解像度６００ｄｐｉのＬＰＨを用いて、ＬＰＨの終端が１００ライン遅延する（図３において、ＬＰＨが右上に１００ライン傾く）ようなスキューを補正する場合について示している。すなわち、解像度１２００ｄｐｉのＬＰＨは、主走査方向にわたる画素数＝７６８０画素なので、７６８０／１００＝７６．８（画素）、端数を丸めて７６画素ごとに階段状に画像を形成するスキュー補正となる。
【００８３】
なお、大容量メモリ７２３には、画素ごとの画像データがバーストアクセス単位（３２８画素×４ライン）で順次書き込まれているものとする。すなわち、図１４では、大容量メモリ７２３から画像データを読み出す際にアドレス制御による粗調処理を行う。
【００８４】
図１４（ａ）に示すように、粗調用信号生成部７２１では、読出アドレス（ローアドレス）を１増加させる粗調用イネーブル信号を１５３画素ごとに生成し、メモリコントローラ７２２に出力する。
【００８５】
図１４（ｂ）に示すように、メモリコントローラ７２２は、粗調用イネーブル信号に従って、大容量メモリ７２３のアドレスを制御しながら、画素ごとの画像データをバーストアクセス単位で読み出してラインバッファに転送する。
具体的には、大容量メモリ７２３において、主走査座標の３２０画素まではＮラインブロック、３２０画素〜は（Ｎ＋１）ラインブロック、・・が読出ラインブロックとなる。このとき、メモリコントローラ７２２は、粗調用イネーブル信号をバースト転送のタイミングまでラッチし、立ち下がりのタイミングで読出ラインを変更する。これにより、バーストアクセス単位でのアドレス制御を可能としている。
【００８６】
図１４（ｃ）に示すように、微調用信号生成部７２４では、読出アドレス（ラインバッファの読出ライン）を１増加させる粗調用イネーブル信号を７６画素ごとに生成し、微調処理部７２５に出力する。
【００８７】
図１４（ｄ）に示すように、微調処理部７２５のセレクタＳＥＬは、微調用イネーブル信号に従って、ラインバッファに格納されている副走査方向に隣接する１２画素分の画像データの中から、隣接４画素分の画像データを出力データとして選択する。具体的には、主走査座標の７６画素まではラインバッファの出力０、１、２、３（図１３のラインバッファＬＢ２からの出力）、７６画素〜１５２画素まではラインバッファの出力１、２、３、４（図１３のラインバッファＬＢ２からの出力１，２，３及びラインバッファＬＢ１からの出力４）、・・を選択する。つまり、微調処理により、主走査座標にわたって副走査方向に±４画素の補正を行うことができる。なお、粗調用イネーブル信号に従って大容量メモリ７２３の読出ラインが変更されるタイミングで、ラインバッファの出力０、１，２，３が選択されるようにしている。
【００８８】
図１４（ｅ）に示すように、上述した補正処理によって、画像データは７６画素ごとに１ライン遅延され出力されることとなる。すなわち、例えば主走査方向に一直線の画像は、主走査方向に対して右下に傾いて画像形成されるので、ＬＰＨの傾きと相殺され、主走査方向に一直線（厳密ではないが目視で無視できる程度）の画像が形成されることとなる。
【００８９】
第２実施例では、大容量メモリ７２３におけるバーストアクセス単位が３２画素×４ラインで、３段のラインバッファを有するので、補正処理により４／３２の傾きを補正することができる。
【００９０】
第２実施例に示すようなスキューを補正する場合、従来の画像形成装置では、１００段のラインバッファを設ける必要があった。これに対して、本実施形態の画像形成装置１００では、粗調処理を行った後に微調処理を行うので、３段（或いは３段以下）のラインバッファを設けるだけで対応することができる。したがって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を実現することができる。
【００９１】
上述したように、第２実施例では、所定ライン数の画像データをバーストアクセス単位として大容量メモリ７２３におけるデータ転送時のアドレス制御を行う。また、微調処理部７２５を構成する複数段のラインバッファは、それぞれ所定ライン数の画像データを格納可能に構成されている。そして、微調処理部７２５では、主走査座標ごとに所定ライン数の画像データ（例えば、副走査方向に隣接する４画素分の画像データ）を選択する。
これにより、対応可能な補正量を容易に増大させることができる。つまり、大容量メモリ７２３におけるデータ転送時のバーストアクセス単位や、ラインバッファの態様（段数や１段に格納可能な画像データのライン数等）を適宜変更することで、ＬＰＨの取付態様に起因するスキューを容易に補正することができる。将来的に、画像データの解像度が飛躍的に大きくなった場合に特に有効である。
【００９２】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
【００９３】
例えば、上記実施形態では、大容量メモリ７２３におけるデータ転送時のアドレス制御を、バースト読み出し時に行うようにしているが、バースト書き込み時にアドレス制御を行うようにしてもよい。
つまり、第１制御部（メモリコントローラ）７２２は、予め設定されている補正に関する情報（書込ユニット別設定情報）９４１に基づいて生成された第１制御信号（粗調用イネーブル信号）に従ってメモリ（大容量メモリ）７２３のアドレスを制御しながら、画素ごとの画像データをバーストアクセス単位で書き込む一方、書き込まれた画像データをバーストアクセス単位で順次読み出してラインバッファ（微調処理部）７２５に転送する。
また、第２制御部（微調処理部）７２５は、補正に関する情報に基づいて生成された第２制御信号（微調用イネーブル信号）に従って複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。
【００９４】
これにより、印字ヘッドの取付状態又は印字ヘッドの発光素子の配列状態に起因して生じる画像形成時のズレ（スキュー／ボウ）を補正可能な画像形成装置であって、画像形成能力の向上（高解像度化）に容易に対応でき、かつ、装置コストを低減できる画像形成装置を実現することができる。
すなわち、画像形成装置１００においては、メモリコントローラ７２２による粗調処理によってバーストアクセス単位で書込ラインを制御した後、さらに微調処理部７２５による微調処理によって画素単位で読出ラインを制御するので、主走査方向にわたる全体での最大補正量にあたるラインバッファを保持しておく必要はない。これにより、ラインバッファのＲＡＭ容量を低減できることとなり、装置コストを低減できる。
【００９５】
また、上記実施例では、ＬＰＨの取付状態に起因して生じる画像形成時のズレ（スキュー）を補正する場合について説明したが、ＬＰＨの発光素子の配列状体に起因して生じる画像形成時のズレ（ボウ）を補正することもできる。
ボウ補正の場合は、ＬＰＨに実装されているＬＥＤアレイチップごとに、書込ユニット別設定情報９４１が記憶されることとなり、ＬＥＤアレイチップに対応する画素ごとに粗調補正、微調補正が行われることとなる。さらに、スキュー補正及びボウ補正を同時に行うことも可能である。
【００９６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００９７】
【図１】本実施形態に係る画像形成装置の機能的構成を示すブロック図である。
【図２】画像形成装置の内部構成を示す説明図である。
【図３】ＬＰＨの取付態様を示す説明図である。
【図４】ＬＥＤアレイチップの実装態様を示す説明図である。
【図５】画像処理部７０の具体的な構成を示す説明図である。
【図６】大容量メモリ７２３のメモリ空間を示す概念図である。
【図７】大容量メモリ７２３におけるバースト転送時のアドレス制御について示した概念図である。
【図８】画像処理部７０における補正処理について示したフローチャートである。
【図９】スキュー補正後の形成画像を示す説明図である。
【図１０】ボウ補正後の形成画像を示す説明図である。
【図１１】第１実施例で使用する微調処理部７２５の具体的な構成の一例について示す説明図である。
【図１２】第１実施例に係る補正処理の一例について示すタイミングチャート及び出力画像データのイメージ像を示す説明図である。
【図１３】第２実施例で使用する微調処理部７２５の具体的な構成の一例について示す説明図である。
【図１４】第２実施例に係る補正処理の一例について示すタイミングチャート及び出力画像データのイメージ像を示す説明図である。
【図１５】従来のスキュー／ボウ補正処理回路の一例を示す説明図である。
【符号の説明】
【００９８】
１００  画像形成装置
１  感光体ドラム
３  書込ユニット
ＬＰＨ  印字ヘッド
７０  画像処理部
７１  画像変換部
７２  補正部
７２１  粗調用信号生成部
７２２  メモリコントローラ（第１制御部）
７２３  大容量メモリ
７２４  微調用信号生成部
７２５  微調処理部（第２制御部、ラインバッファ）
【図１】
0004553015.tif 000002
【図２】
0004553015.tif 000003
【図３】
0004553015.tif 000004
【図４】
0004553015.tif 000005
【図５】
0004553015.tif 000006
【図６】
0004553015.tif 000007
【図７】
0004553015.tif 000008
【図８】
0004553015.tif 000009
【図９】
0004553015.tif 000010
【図１０】
0004553015.tif 000011
【図１１】
0004553015.tif 000012
【図１２】
0004553015.tif 000013
【図１３】
0004553015.tif 000014
【図１４】
0004553015.tif 000015
【図１５】
0004553015.tif 000016