(57)【特許請求の範囲】
【請求項１】
複数の容量性表示素子（４）を備えた表示装置（１）を駆動用電源（９）の出力により駆動するためのものであって、前記複数の容量性表示素子（４）の充放電動作を行うための複数のスイッチング素子を集積化して成る駆動用ＩＣ（５）を備えた表示装置用駆動回路において、
前記駆動用電源（９）と前記駆動用ＩＣ（５）の電源端子（５ｂ、５ｃ）との間の充放電経路のそれぞれに、電圧を分担するための第１のトランジスタ（１０）、第２のトランジスタ（１１）を接続し、
前記駆動用ＩＣ（５）は、前記容量性表示素子（４）の充電電流を流すための第１のスイッチング素子（７）と、前記容量性表示素子（４）の放電電流を流すための第２のスイッチング素子（８）とより成るプッシュプル回路構成を備え、
前記第１のトランジスタ（１０）は、前記第１のスイッチング素子（７）が導通した後に導通するように制御され、前記第２のトランジスタ（１１）は、前記第２のスイッチング素子（８）が導通した後に導通するように制御されることを特徴とする表示装置用駆動回路。
【請求項２】
請求項１記載の表示装置用駆動回路において、
前記第１のスイッチング素子としてＰチャネル型ＬＤＭＯＳ（７）が使用され、前記第２のスイッチング素子としてＮチャネル型ＬＤＭＯＳ（８）が使用されることを特徴とする表示装置用駆動回路。
【請求項３】
請求項１記載の表示装置用駆動回路において、
前記第１及び第２のスイッチング素子としてＳＣＲ（３５、３６）が使用されることを特徴とする表示装置用駆動回路。
【請求項４】
請求項３記載の表示装置用駆動回路において、
前記第１及び第２のスイッチング素子として使用される各ＳＣＲ（３５、３６）と逆並列状態で第１及び第２の放電用ダイオード（３７、３８）をそれぞれ接続したことを特徴とする表示装置用駆動回路。
【請求項５】
請求項１記載の表示装置用駆動回路において、
前記駆動用電源（９）と前記容量性表示素子（４）の充電動作を行うための第１のスイッチング素子（７）との間に順方向に介在されたダイオード（１６）と、
一方の端子が前記ダイオード（１６）のカソード側に接続されたコンデンサ  （１９）と、
前記容量性表示素子（４）の充電動作開始当初の期間を含む所定期間にオンされるように設けられ、そのオン状態で、前記駆動用電源（９）から前記ダイオード（１６）を通じて前記コンデンサ（１９）に充電電流を供給する電流経路と、前記容量性表示素子（４）の充電エネルギを前記コンデンサ（１９）に充電電流として供給する電流経路とを形成する第１の補助スイッチング素子（１８）と、
この第１の補助スイッチング素子（１８）のオフ後に所定期間だけオンするように設けられ、そのオン状態で、前記コンデンサ（１９）の充電電荷を前記駆動用電源（９）の出力電圧に重畳させる第２の補助スイッチング素子（１７）とを備えたことを特徴とする表示装置用駆動回路。
【請求項６】
請求項１記載の表示装置用駆動回路において、
前記容量性表示素子（４）に対し前記駆動用ＩＣ（５）を通じて異なる極性の駆動電圧を交互に印加する構成を採用する場合に、
前記駆動用電源（９）のプラス側端子と前記容量性表示素子（４）の充電動作を行うための第１のスイッチング素子（７）との間に、アノードが前記駆動用電源（９）側となるように接続された第１のダイオード（２２）と、
前記駆動用電源（９）のマイナス側端子と前記容量性表示素子（４）の放電動作を行うための第２のスイッチング素子（８）との間に、カソードが前記駆動用電源  （９）側となるように接続された第２のダイオード（２３）と、
前記第１のダイオード（２２）のアノードと前記第２のダイオード（２３）のカソードとの間に直列接続された第１及び第２の補助スイッチング素子（２４、２６）と、
前記第１のダイオード（２２）のカソード側と前記第１及び第２のスイッチング素子（２４、２６）の共通接続点との間に直列接続された第１のコンデンサ  （２８）及び第３のスイッチング素子（２５）と、
前記第２のダイオード（２３）のアノード側と前記第１及び第２のスイッチング素子（２４、２６）の共通接続点との間に直列接続された第２のコンデンサ  （２９）及び第４のスイッチング素子（２７）とを備え、
前記容量性表示素子（４）に正極性の駆動電圧を印加する際には、
前記駆動用電源（９）のマイナス側端子を、そのプラス側端子の電位がプラス電位となる基準電位に固定した状態で、
前記第２及び第３の補助スイッチング素子（２６、２５）を、前記容量性表示素子（４）に正極性電圧を印加する期間を含む所定期間だけオンすることにより、前記駆動用電源（９）から前記第１のダイオード（２２）を通じて前記第１のコンデンサ（２８）に充電電流を供給する電流経路と、前記容量性表示素子（４）の充電エネルギを前記第１のコンデンサ（２８）に充電電流として供給する電流経路とを形成し、
この後の所定タイミングで第２の補助スイッチング素子（２６）をオフすると共に第１の補助スイッチング素子（２４）をオンすることにより、前記第１のコンデンサ（２８）の充電電荷を前記駆動用電源（９）の出力電圧に重畳させる制御を行い、
前記容量性表示素子（４）に負極性の駆動電圧を印加する際には、
前記駆動用電源（９）のプラス側端子を、そのマイナス側端子の電位がマイナス電位となる基準電位に固定した状態で、
前記第１及び第４の補助スイッチング素子（２４、２７）を、前記容量性表示素子（４）に負極性電圧を印加する期間を含む所定期間だけオンすることにより、前記駆動用電源（９）から当該第１及び第４の補助スイッチング素子（２４、２７）を通じて前記第２のコンデンサ（２９）に充電電流を供給し、
この後の所定タイミングで第１の補助スイッチング素子（２４）をオフすると共に第２の補助スイッチング素子（２６）をオンすることにより、前記第２のコンデンサ（２９）の充電電荷を前記駆動用電源（９）の出力電圧に重畳させる制御を行うことを特徴とする表示装置用駆動回路。
【請求項７】
請求項６記載の表示装置用駆動回路において、
前記容量性表示素子（４）に正極性の駆動電圧を印加する場合に、
前記第１のコンデンサ（２８）の充電電荷を前記駆動用電源（９）の出力電圧に重畳させる制御を行った後に、前記第１の補助スイッチング素子（２４）をオフすると共に第２の補助スイッチング素子（２６）をオンすることにより、前記容量性表示素子（４）の充電エネルギを前記第１のコンデンサ（２８）に充電電流として供給する電流経路を形成する制御を行うことを特徴とする表示装置用駆動回路。
【請求項８】
請求項６または７記載の表示装置用駆動回路において、
前記第２のコンデンサ（２９）の充電電荷を前記駆動用電源（９）の出力電圧に重畳させる制御を行った後に、前記第２の補助スイッチング素子（２６）をオフすると共に第１の補助スイッチング素子（２４）をオンすることにより、前記容量性表示素子（４）の充電エネルギを前記第２のコンデンサ（２９）に充電電流として供給する電流経路を形成する制御を行うことを特徴とする表示装置用駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動電圧の印加に応じて光学的特性が変わる複数の容量性表示素子を備えた表示装置用の駆動回路に関する。
【０００２】
【発明が解決しようとする課題】
例えば、複数の容量性表示素子を備えたマトリクス型ＥＬ表示装置のためのロウ側（走査側）ドライバＩＣにあっては、これを構成する複数のスイッチング素子（一般的にはＦＥＴ）に比較的大きな充放電電流が流れるものであり、特にＥＬ表示装置の容量が大きい場合には、当該ドライバＩＣでの消費電力（主に各スイッチング素子でのスイッチング損失）が増大して発熱量が大きくなるため、これに伴う温度上昇に起因して誤動作する恐れがあった。
【０００３】
本発明は上記事情に鑑みてなされたものであり、その目的は、駆動用ＩＣでの消費電力を小さくできて、表示装置を常時において安定した状態で動作させ得る表示装置用駆動回路を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の手段を採用できる。一般的に、容量Ｃを電圧Ｖで充放電する場合、その充放電エネルギの理論値は、充放電経路の抵抗成分とは無関係にＣＶ2になる。上記手段によれば、容量性表示素子（４）の充放電経路に、駆動用ＩＣ（５）外の第１および第２のトランジスタ（１０、１１）と駆動用ＩＣ（５）内のスイッチング素子とが直列に挿入された状態となるため、その充放電時には、第１および第２のトランジスタ（１０、１１）及びスイッチング素子での消費電力が、それらの内部損失の割合で配分されるようになり、駆動用ＩＣ（５）での消費電力が相対的に小さくなる。すなわち、容量性表示素子（４）の充放電エネルギが、駆動用ＩＣ（５）内のスイッチング素子と、当該駆動用ＩＣ（５）外の第１および第２のトランジスタ（１０、１１）とで分担されるようになるから、駆動用ＩＣ（５）での消費電力が相対的に小さくなる。この結果、駆動用ＩＣ（５）での発熱量が小さくなって温度上昇が抑制されるため、その駆動用ＩＣ（５）が誤動作する可能性が低くなり、駆動対象である表示装置（１）を常時において安定した状態で動作させ得るようになる。
【０００７】
また、駆動用ＩＣ（５）は、容量性表示素子（４）の充電電流を流すための第１のスイッチング素子（７）と、容量性表示素子（４）の放電電流を流すための第２のスイッチング素子（８）とより成るプッシュプル回路構成を備えている。そして、第１のトランジスタ（１０）が第１のスイッチング素子（７）の導通後に導通され、第２のトランジスタ（１１）が第２のスイッチング素子（８）の導通後に導通されることになる。第１および第２のトランジスタ（１０、１１）を抵抗成分として考えた場合、その抵抗成分の大きさは非導通状態と導通状態との間で無限大からオン抵抗までの範囲で変化することになる。このため、上記のように第１および第２のトランジスタ（１０、１１）がスイッチング素子（７、８）の導通後に導通される場合には、第１および第２のトランジスタ（１０、１１）の両端に加わる電位差が相対的に大きくなって、そのスイッチング損失（非導通状態及び導通状態間での切換動作が行われるときの過渡状態での損失）が増大するようになる。この結果、駆動用ＩＣ（５）での消費電力が一段と小さくなるから、その駆動用ＩＣ（５）の温度上昇を効果的に抑制できるようになって、これが誤動作する可能性をさらに低くできる。
【０００９】
また、駆動用ＩＣ（５）を、第１のスイッチング素子（７）及び第２のスイッチング素子（８）によるプッシュプル回路構成とした場合には、その制御性が向上するから、例えば、駆動対象の表示装置に印加する駆動電圧の極性を交互に反転させる必要がある場合に、その駆動を容易に行い得るようになる。
【００１０】
請求項２記載の手段のように、前記プッシュプル回路構成を、Ｐチャネル型ＬＤＭＯＳ（７）及びＮチャネル型ＬＤＭＯＳ（８）により構成する場合には、その耐圧を向上させることができ、また、それらの駆動に必要なゲート電流を小さくできるため、低消費電力化を図る上で有益になる。
【００１１】
請求項３記載の手段のように、前記プッシュプル回路構成を、ＳＣＲ（３５、３６）により構成する場合には、当該ＳＣＲ（３５、３６）がオン状態にラッチアップされる素子であるため、大きな出力電流を得ることができる。従って、電圧を分担するための第１および第２のトランジスタ（１０、１１）との間で消費電力を分配する際に、分配の割合が小さくなり、駆動用ＩＣ（５）の低消費電力化が可能になる。また、大きな出力電流が得られる結果、容量性表示素子（４）に対する充電速度を高めることができ、結果的に、その容量性表示素子（４）の輝度向上も可能になる。
【００１２】
この場合、請求項４記載の手段のように、ＳＣＲ（３５、３６）と逆並列状態で第１及び第２の放電用ダイオード（３７、３８）を接続した場合には、ＳＣＲ（３５、３６）の動作が遅いという性質をカバーできるようになる。
【００１３】
請求項５記載の手段によれば、第１の補助スイッチング素子（１８）がオンされたときに、駆動用電源（９）からダイオード（１６）を通じてコンデンサ  （１９）に充電電流が供給され、その後に第１の補助スイッチング素子（１８）がオフされると共に第２の補助スイッチング素子（１７）がオンされたときには、コンデンサ（１９）の充電電荷が駆動用電源（９）の出力電圧に重畳されるようになる。この結果、容量性表示素子（４）の駆動電圧が段階的に上昇されることになって、全体の消費エネルギが減少するようになるため、駆動用ＩＣ（５）での発熱量が小さくなって、その温度上昇を抑制できることになる。また、第１の補助スイッチング素子（１８）のオン状態時に、容量性表示素子（４）に対する駆動電圧の印加が停止されたときには、その容量性表示素子（４）の充電エネルギがコンデンサ（１９）に充電電流として供給されることになるから、供給エネルギの一部をコンデンサ（１９）で回収して再利用する形態となり、以て低消費電力化に効果を発揮できるようになる。
【００１４】
請求項６記載の手段によれば、容量性表示素子（４）に正極性の駆動電圧を印加する際には、駆動用電源（９）のマイナス側端子が所定の基準電位に固定される。この状態で、第２及び第３の補助スイッチング素子（２６、２５）がオンされたときに、駆動用電源（９）から第１のダイオード（２２）を通じて第１のコンデンサ（２８）に充電電流が供給され、その後に第２の補助スイッチング素子（２６）がオフされる共に第１の補助スイッチング素子（２４）がオンされたときには、第１のコンデンサ（２８）の充電電荷が駆動用電源（９）の出力電圧に重畳される。この結果、容量性表示素子（４）に正極性の駆動電圧を印加する場合、容量性表示素子（４）の駆動電圧が段階的に上昇されることになる。また、第２及び第３の補助スイッチング素子（２６、２５）のオン状態時に、容量性表示素子（４）に対する駆動電圧の印加が停止されたときには、その容量性表示素子（４）の充電エネルギが第１のコンデンサ（２８）に充電電流として供給されることになる。
【００１５】
容量性表示素子（４）に負極性の駆動電圧を印加する際には、駆動用電源（９）のプラス側端子が所定の基準電位に固定される。この状態で、第１及び第４の補助スイッチング素子（２４、２７）がオンされたときに、駆動用電源（９）から当該第１及び第４の補助スイッチング素子（２４、２７）を通じて第２のコンデンサ（２９）に充電電流が供給され、その後に第１の補助スイッチング素子  （２４）がオフされると共に第２の補助スイッチング素子（２６）がオンされたときには、第２のコンデンサ（２９）の充電電荷が駆動用電源（９）の出力電圧に重畳される。この結果、容量性表示素子（４）に負極性の駆動電圧を印加する場合においても、容量性表示素子（４）の駆動電圧が段階的に上昇されることになる。また、第１及び第４の補助スイッチング素子（２４、２７）のオン状態時に、容量性表示素子（４）に対する駆動電圧の印加が停止されたときには、その容量性表示素子（４）の充電エネルギが第２のコンデンサ（２９）に充電電流として供給されることになる。
【００１６】
従って、容量性表示素子（４）に正極性の駆動電圧を印加する場合並びに負極性の駆動電圧を印加する場合の何れにおいても、駆動電圧が段階的に上昇されることになって、全体の消費エネルギが減少するようになるため、駆動用ＩＣ（５）での発熱量が小さくなって、その温度上昇を抑制できることになる。また、正極性の駆動電圧の印加期間には容量性表示素子（４）の充電エネルギが第１のコンデンサ（２８）に充電電流として供給されて再利用され、負極性の駆動電圧の印加期間には、容量性表示素子（４）の充電エネルギが第２のコンデンサ（２９）に充電電流として供給されて再利用されるから、低消費電力化に効果を発揮できるようになる。
【００１７】
請求項７記載の手段によれば、容量性表示素子（４）に正極性の駆動電圧を印加する場合において、第１のコンデンサ（２８）の充電電荷を駆動用電源（９）の出力電圧に重畳させる制御が行われた後に、容量性表示素子（４）の充電エネルギが第１のコンデンサ（２８）に充電電流として供給される結果、駆動電圧が段階的に低下される。このため、全体の消費エネルギが一段と減少するようになり、駆動用ＩＣ（５）の温度上昇の抑制効果をさらに高めることができる。
【００１８】
請求項８記載の手段によれば、容量性表示素子（４）に負極性の駆動電圧を印加する場合において、第２のコンデンサ（２９）の充電電荷を駆動用電源（９）の出力電圧に重畳させる制御が行われた後に、容量性表示素子（４）の充電エネルギが第２のコンデンサ（２９）に充電電流として供給される結果、駆動電圧が段階的に低下される。このため、全体の消費エネルギが一段と減少するようになり、駆動用ＩＣ（５）の温度上昇の抑制効果をさらに高めることができる。
【００１９】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明をマトリクス型ＥＬ表示装置のためのロウ側ドライバＩＣに適用した第１実施例について図１及び図２を参照しながら説明する。
全体構成を示す図１において、マトリクス型ＥＬ表示装置（以下、表示装置と略称）１は、図示しないＥＬ発光層の一方の面に複数の走査電極２（ロウライン）を平行配列すると共に、当該ＥＬ発光層の他方の面に複数のデータ電極３（カラムライン）を上記走査電極２と直交した状態で平行配列した構成のものであり、走査電極２及びデータ電極３の各交差領域にＥＬ表示素子４（本発明でいう容量性表示素子に相当）が形成されている。
【００２０】
表示装置１には、走査電極２群にロウ側ドライバＩＣ５（本発明でいう駆動用ＩＣに相当）を通じて駆動電圧としての走査電圧が印加されるようになっており、また、データ電極３群には、図示しないカラム側ドライバＩＣを通じてデータ電圧が印加されるようになっている。
【００２１】
上記ロウ側ドライバＩＣ（以下、ドライバＩＣ）５には、前記表示装置１の走査電極２と同じ数の出力端子５ａが設けられており、これらの出力端子５ａが走査電極２に対し１対１で接続されている。ドライバＩＣ５の出力段には、上記出力端子５ａに対し走査電圧を個別に与えるための複数の出力回路６が設けられている。
【００２２】
この出力回路６は、具体的には図２に示すような回路構成となっている。図２において、出力回路６は、第１電源端子Ｐ１と第２電源端子Ｐ２との間に、Ｐチャネル型ＬＤＭＯＳ７（本発明でいう第１のスイッチング素子に相当）及びＮチャネル型ＬＤＭＯＳ８（本発明でいう第２のスイッチング素子に相当）を直列に接続した状態となっており、それらの共通接続点に出力端子Ｑを接続したプッシュプル構成とされている。
【００２３】
図１に翻って、前記出力回路６にあっては、その出力端子ＱがドライバＩＣの出力端子５ａに接続され、第１電源端子Ｐ１及び第２電源端子Ｐ２がドライバＩＣ５の電源端子５ｂ及び５ｃにそれぞれ接続されている。そして、ドライバＩＣ５の外部には、比較的高い電圧レベル（例えば２５０Ｖ前後）の駆動電圧を出力するための駆動用電源９が設けられており、この駆動用電源９のプラス側端子  （＋）とドライバＩＣ５の電源端子５ｂとの間に、Ｐチャネル型パワーＭＯＳＦＥＴ１０（本発明でいう負荷及び第１のトランジスタに相当）が接続され、当該駆動用電源９のマイナス側端子（−）とドライバＩＣ５の電源端子５ｃとの間に、Ｎチャネル型パワーＭＯＳＦＥＴ１１（本発明でいう負荷及び第２のトランジスタに相当）が接続されている。そして、上記パワーＭＯＳＦＥＴ１０は、ドライバＩＣ５内のＬＤＭＯＳ７が導通した後に導通するように制御され、また、上記パワーＭＯＳＦＥＴ１１は、ドライバＩＣ５内のＬＤＭＯＳ８が導通した後に導通するように制御される。
【００２４】
尚、図示しないが、ドライバＩＣ５内には、上記出力回路６の他に、外部からの指令に応じて当該出力回路６内のＬＤＭＯＳ７及び８のオンオフ制御を行うための制御回路などが作り込まれており、それらＬＤＭＯＳ７及び８は、上記制御回路からのオン指令信号に基づいて何れか一方が選択的にオンされる構成となっている。この場合、前記パワーＭＯＳＦＥＴ１０及び１１のオンオフ制御は、上記制御回路により行う構成とすることが現実的である。
【００２５】
上記した本実施例の構成によれば、表示装置１のＥＬ表示素子４に充電電流を供給するために出力回路６内のＬＤＭＯＳ７をオンするときには、そのオン後にパワーＭＯＳＦＥＴ１０がオンされるようになり、この状態では、駆動用電源９のプラス側端子（＋）からパワーＭＯＳＦＥＴ１０、ＬＤＭＯＳ７及び走査電極２を介して充電電流が流れるようになる。また、ＥＬ表示素子４の充電電荷を放電するために出力回路６内のＬＤＭＯＳ８をオンするときには、そのオン後にパワーＭＯＳＦＥＴ１１がオンされるようになり、この状態では、駆動用電源９のマイナス側端子（−）に対し走査電極２、ＬＤＭＯＳ８及びパワーＭＯＳＦＥＴ１１を介して放電電流が流れ込むようになる。
【００２６】
ここで、上記ようなＥＬ表示素子４の充放電動作が行われる場合、ＥＬ表示素子４全体の合成容量をＣ、印加電圧をＶとした場合、その充放電エネルギの理論値は、充放電経路の抵抗成分とは無関係にＣＶ２に比例した値となる。一方、パワーＭＯＳＦＥＴ１０及び１１を抵抗成分として考えた場合、その抵抗成分の大きさは非導通状態と導通状態との間で無限大からオン抵抗までの範囲で変化することになる。
【００２７】
このため、上記のように各パワーＭＯＳＦＥＴ１０及び１１がそれぞれに対応したＬＤＭＯＳ７及び８の各導通後に導通される場合には、ＥＬ表示素子４の充放電電流が流れる期間において、当該ＭＯＳＦＥＴ１０及び１１の両端に加わる電位差がＬＤＭＯＳ７及び８の両端に加わる電位差に比べて相対的に大きくなって、パワーＭＯＳＦＥＴ１０及び１１でのスイッチング損失（非導通状態及び導通状態間での切換動作が行われるときの過渡状態での損失）が増大するようになる。これに対して、ＬＤＭＯＳ７及び８には、充放電電流が流れる状態時でもオン抵抗に依存した比較的小さいレベルの飽和損失が生ずるだけである。この結果、ＥＬ表示素子４の充放電エネルギは、パワーＭＯＳＦＥＴ１０及び１１側でより多く消費されるようになって、ドライバＩＣ５での消費電力が相対的に小さくなる。この結果、ドライバＩＣ５での発熱量が小さくなって温度上昇が抑制されるため、そのドライバＩＣ５が誤動作する可能性が低くなり、表示装置１を常時において安定した状態で動作させ得るようになる。また、ドライバＩＣ５内の出力回路６は、ＬＤＭＯＳ７及び８をプッシュプル接続して構成されているから、その制御性並びに耐圧が向上するようになる。しかも、このようにＰチャネル型ＬＤＭＯＳ７及びＮチャネル型ＬＤＭＯＳ８を用いる場合には、それらの駆動に必要なゲート電流を小さくできるため、低消費電力化を図る上で有益になる。
【００２８】
尚、パワーＭＯＳＦＥＴ１０及び１１は、ドライバＩＣ５の外部に設けられるものであってディスクリート部品を使用できるから、その放熱設計を容易に行うことができる利点がある。また、２個のＭＯＳＦＥＴ１０及び１１を設けるだけで済むから、構造の複雑化を極力抑止できる。
【００２９】
（参考例）
図３には本発明の参考例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
この参考例では、駆動用電源９のプラス側端子（＋）とドライバＩＣ５の電源端子５ｂとの間に接続する負荷として、第１実施例におけるパワーＭＯＳＦＥＴ１０に代えて抵抗素子１２を設けると共に、駆動用電源９のマイナス側端子（−）とドライバＩＣ５の電源端子５ｃとの間に接続する負荷として、第１実施例におけるパワーＭＯＳＦＥＴ１１に代えて抵抗素子１３を設ける構成としている。
【００３０】
このような参考例の構成によれば、ＥＬ表示素子４の充電経路に抵抗素子１２とＬＤＭＯＳ７とが直列に挿入された状態となり、また、ＥＬ表示素子４の放電経路に抵抗素子１３とＬＤＭＯＳ８とが直列に挿入された状態となる。このため、そのＥＬ表示素子４の充電時には、抵抗素子１２及びＬＤＭＯＳ７での消費電力が、それらのインピーダンスの割合で配分されると共に、ＥＬ表示素子４の放電時には、抵抗素子１３及びＬＤＭＯＳ８での消費電力が、それらのインピーダンスの割合で配分されるようになる。つまり、ＥＬ表示素子４の充放電エネルギが、ドライバＩＣ５内のＬＤＭＯＳ７及び８と当該ドライバＩＣ５外に設けられた抵抗素子１２及び１３とで分担されるようになるから、結果的にドライバＩＣ５での消費電力が相対的に小さくなる。このため、ドライバＩＣ５での発熱量が小さくなって温度上昇が抑制されるため、そのドライバＩＣ５が誤動作する可能性が低くなり、表示装置１を常時において安定した状態で動作させ得るようになる。また、２個の抵抗素子１２及び１３を設けるだけで済むから、構造の複雑化を抑止できる。
【００３１】
（第２の実施の形態）
図４及び図５には本発明の第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
この第２実施例は、ＥＬ表示素子４（図１参照）に印加する駆動電圧を段階的に変化させると同時に、そのＥＬ表示素子４に対する充電エネルギをリサイクルするステップ・リサイクル回路１５（図４参照）を設けた点に特徴を有する。
【００３２】
主要部の構成を示す図４において、ステップ・リサイクル回路１５は、ダイオード１６、Ｐチャネル型ＭＯＳＦＥＴ１７（第２の補助スイッチング素子に相当）、Ｎチャネル型ＭＯＳＦＥＴ１８（第１の補助スイッチング素子に相当）及びコンデンサ１９によって構成される。
【００３３】
具体的には、駆動用電源９のプラス側端子（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間（本実施例の場合、当該プラス側端子（＋）とパワーＭＯＳＦＥＴ１０との間）に、ダイオード１６が順方向に介在される。このダイオード１６のアノード側と駆動用電源９のマイナス側端子（−）との間には、Ｐチャネル型ＭＯＳＦＥＴ１７及びＮチャネル型ＭＯＳＦＥＴ１８が直列に接続される。また、ダイオード１６のカソード側と上記ＭＯＳＦＥＴ１７及び１８の共通接続点との間にコンデンサ１９が接続される。
【００３４】
この場合、ＭＯＳＦＥＴ１８は、ドライバＩＣの出力端子Ｑに接続されたＥＬ表示素子４の充電動作開始当初の期間を含む所定期間にオンされるように設けられている。従って、そのオン状態では、駆動用電源９からダイオード１６を通じてコンデンサ１９に充電電流を供給する電流経路と、ＥＬ表示素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列接続された状態の寄生ダイオード（図４では図示せず）及びパワーＭＯＳＦＥＴ１０を通じてコンデンサ１９に充電電流として供給する電流経路とが形成される。また、ＭＯＳＦＥＴ１７は、ＭＯＳＦＥＴ１８のオフ後に所定期間だけオンするように設けられており、そのオン状態では、コンデンサ１９の充電電荷が、駆動用電源９の出力電圧に重畳されるようになる。
【００３５】
図５には本実施例の作用を説明するための模式図が示されている（ＬＤＭＯＳ７及び８、パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ１７及び１８をスイッチ記号で略記し、それぞれの寄生ダイオードを図示）。この図５において、ＥＬ表示素子４に充電電流を供給するときには、図５（ａ）に示すようにＭＯＳＦＥＴ１８並びにＬＤＭＯＳ７をオンさせた後に、図５（ｂ）に示すようにパワーＭＯＳＦＥＴ１０をオンする。すると、ＭＯＳＦＥＴ１８のオンに応じて、図５（ａ）に破線矢印Ａで示すように、駆動用電源９からダイオード１６を通じてコンデンサ１９に充電電流を供給する電流経路が形成され、駆動用電源９によるコンデンサ１９の充電動作が行われる。また、ＬＤＭＯＳ７及びパワーＭＯＳＦＥＴ１０のオンに応じて、図５（ｂ）に破線矢印Ｂで示すように、駆動用電源９のプラス側端子（＋）からダイオード１６、パワーＭＯＳＦＥＴ１０、ＬＤＭＯＳ７を介してＥＬ表示素子４の充電電流が流れるようになる。このとき、ＥＬ表示素子４に印加される駆動電圧は、駆動用電源９の出力電圧に対応したレベルとなる。
【００３６】
この後に、図５（ｃ）に示すように、ＭＯＳＦＥＴ１８をオフすると共にＭＯＳＦＥＴ１７をオンすると、同図に破線矢印（Ｃ）で示すように、コンデンサ１９の充電電荷が駆動用電源９の出力電圧に重畳されるようになる。このとき、ＥＬ表示素子４に印加される駆動電圧は、駆動用電源９の出力電圧の２倍相当値になる。これにより、ＥＬ表示素子４に印加される駆動電圧が段階的に上昇（２段階に変化）することになる。
【００３７】
この状態から、図５（ｄ）に示すように、ＭＯＳＦＥＴ１７をオフすると共にＭＯＳＦＥＴ１８をオンすると、同図に破線矢印Ｄで示すように、ＥＬ表示素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１０並びにＭＯＳＦＥＴ１８を通じてコンデンサ１９に充電電流として供給する電流経路が形成される。これにより、ＥＬ表示素子４に供給したエネルギの一部を回収して再利用できるようになる。
【００３８】
この第２実施例のように、ＥＬ表示素子４の駆動電圧を段階的に上昇させる構成とした場合には、全体の消費エネルギが減少するようになってドライバＩＣ５での発熱量が小さくなり、その温度上昇を抑制できることになる。また、ＥＬ表示素子４の充放電時には、パワーＭＯＳＦＥＴ１０及び１１でのスイッチング損失が第１実施例と同様に相対的に増大するようになるから、結果的にドライバＩＣ５での消費電力を一段と小さくできて、その温度上昇をさらに効果的に抑制できるようになる。しかも、供給エネルギの一部を回収して再利用する構成となっているから、低消費電力化に効果を発揮できるようになる。
尚、本実施例では、ＥＬ表示素子４に印加する駆動電圧を２段階に変化させる構成としたが、さらに多段階に変化させる構成とすれば、より良い効果を期待できることになる。
【００３９】
（第３の実施の形態）
図６ないし図１０には本発明の第３実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
この第３実施例は、表示装置１の走査電極２に対し異なる極性の駆動電圧を交互に印加する構成を採用する場合において、ＥＬ表示素子４に印加する駆動電圧を段階的に変化させると同時に、ＥＬ表示素子４に対する充電エネルギを確実にリサイクルできる構成を提供しようとするものである。
【００４０】
まず、図７において、表示装置１を駆動するときには、走査電極２に対して正負のフィールド毎に異なる極性の走査電圧（駆動電圧）を印加すると共に、データ電極３に対して異なるレベルのデータ電圧を選択的に印加するものである。具体的には、ロウ側ドライバＩＣ５から走査電極２に対して、正極性の例えば＋２５０Ｖの走査電圧を印加した状態と、負極性の例えば−２００Ｖの走査電圧を印加した状態とに交互に切換える。また、これに同期して、発光対象のＥＬ表示素子４のデータ電極３に対し、カラム側ドライバＩＣ２０（基本的にはロウ側ドライバＩＣ５と同様の構成）から、例えば０Ｖのデータ電圧を印加した状態と、＋５０Ｖのデータ電圧を印加した状態とに交互に切換える。この結果、ＥＬ表示素子４の両端には、正フィールド期間に＋２５０Ｖの電位差が加えられ、負フィールド期間に−２５０Ｖの電位差が加えられるようになり、このような電位差が印加される各期間にＥＬ表示素子４が発光状態に切換えられる。
【００４１】
主要部の構成を示す図６において、ステップ・リサイクル回路２１は、第１のダイオード２２、第２のダイオード２３、Ｐチャネル型ＭＯＳＦＥＴ２４、２５（それぞれ第１の補助スイッチング素子、第３の補助スイッチング素子に相当）、Ｎチャネル型ＭＯＳＦＥＴ２６、２７（それぞれ第２の補助スイッチング素子、第４の補助スイッチング素子に相当）、第１のコンデンサ２８、第２のコンデンサ２９によって構成される。
【００４２】
具体的には、駆動用電源９のプラス側端子（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間（本実施例の場合、当該プラス側端子（＋）とパワーＭＯＳＦＥＴ１０との間）に、第１のダイオード２２が順方向に介在される。また、駆動用電源９のマイナス側端子（−）とドライバＩＣ５内のＬＤＭＯＳ８との間  （本実施例の場合、当該マイナス側端子（−）とパワーＭＯＳＦＥＴ１１との間）に、第２のダイオード２３が順方向に介在される。
【００４３】
第１のダイオード２２のアノードと第２のダイオード２３のカソードとの間には、ＭＯＳＦＥＴ２４及び２６が直列接続される。また、第１のダイオード２２のカソードとＭＯＳＦＥＴ２４及び２６の共通接続点との間には、第１のコンデンサ２８及びＭＯＳＦＥＴ２５が直列接続され、第２のダイオード２３のアノードとＭＯＳＦＥＴ２４及び２６の共通接続点との間には、第２のコンデンサ２９及びＭＯＳＦＥＴ２７が直列接続される。
【００４４】
一方、駆動用電源９のプラス側端子（＋）は、Ｎチャネル型ＭＯＳＦＥＴ３０を介して例えば接地電位（０Ｖ）の基準電位端子３１に接続され、そのマイナス側端子（−）は、Ｐチャネル型ＭＯＳＦＥＴ３２を介して例えば５０Ｖの基準電位端子３３に接続される。
【００４５】
この場合、表示装置１の駆動時において、正フィールド期間（ＥＬ表示素子４に正極性の駆動電圧を印加する期間）にはＭＯＳＦＥＴ３２がオンされ、負フィールド期間（ＥＬ表示素子４に負極性の駆動電圧を印加する期間）にはＭＯＳＦＥＴ３０がオンされる。本実施例では、駆動用電源９の出力電圧を１００Ｖとしており、従って、正フィールド期間には、ＭＯＳＦＥＴ３２のオンに応じて、駆動用電源９のマイナス側端子（−）が基準電位である５０Ｖに固定され、これに伴い駆動用電源９のプラス側端子（＋）の電位が１５０Ｖにシフトされる。また、負フィールド期間には、ＭＯＳＦＥＴ３０のオンに応じて、駆動用電源９のプラス側端子（＋）が基準電位である０Ｖに固定され、これに伴い駆動用電源９のマイナス側端子（−）の電位が−１００Ｖにシフトされる
図８及び図９には本実施例の作用を説明するための模式図が示されている（ＬＤＭＯＳ７及び８、パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２４、２５、２６、２７をスイッチ記号で略記すると共に、それぞれの寄生ダイオードを図示し、ＭＯＳＦＥＴ３０及び３２の図示を省略）。
【００４６】
まず、図８に基づいて正フィールド期間における作用を説明する。尚、正フィールド期間には、前述したように駆動用電源９のマイナス側端子（−）が基準電位である５０Ｖに固定される。この正フィールド期間において、ＥＬ表示素子４に充電電流を供給するときには、図８（ａ）に示すように、ＭＯＳＦＥＴ２５、２６並びにＬＤＭＯＳ７をオンした後にパワーＭＯＳＦＥＴ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６のオンに応じて、同図に破線矢印Ａで示すように、駆動用電源９から第１のダイオード２２を通じて第１のコンデンサ２８に充電電流を供給する電流経路が形成され、駆動用電源９による第１のコンデンサ２８の充電動作が行われる。また、ＬＤＭＯＳ７及びパワーＭＯＳＦＥＴ１０のオンに応じて、駆動用電源９のプラス側端子（＋）から第１のダイオード２２、パワーＭＯＳＦＥＴ１０、ＬＤＭＯＳ７を介してＥＬ表示素子４の走査電極２に走査電圧が印加される。このときに印加される走査電圧は１５０Ｖになる。
【００４７】
この後に、図８（ｂ）に示すように、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオンすると、同図に破線矢印Ｂで示すように、第１のコンデンサ２８の充電電荷が駆動用電源９の出力電圧（１５０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子４の走査電極２に印加される走査電圧は２５０Ｖになる。これにより、ＥＬ表示素子４に印加される走査電圧が段階的に変化することになる。
【００４８】
この状態から、図８（ｃ）に示すように、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６を再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ表示素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１０、ＭＯＳＦＥＴ２５、２６を通じて第１のコンデンサ２８に充電電流として供給する電流経路が形成され、これに応じて、ＥＬ表示素子４の走査電極２に印加される走査電圧が１５０Ｖに変化される。そして、このような電流経路が形成される結果、ＥＬ表示素子４に供給したエネルギの一部を回収して再利用できるようになる。
【００４９】
この後に、図８（ｄ）に示すように、ＭＯＳＦＥＴ２５、２６をオフし、且つＬＤＭＯＳ７に代えてＬＤＭＯＳ８をオンした後に、パワーＭＯＳＦＥＴ１１をオンする（パワーＭＯＳＦＥＴ１０はオフする）。すると、第１のコンデンサ２８のチャージが保持された状態とされる共に、ＥＬ表示素子４の走査電極２に印加される走査電圧が、ＬＤＭＯＳ８、パワーＭＯＳＦＥＴ１１及びダイオード２３を通じて初期値である５０Ｖに変化される。
【００５０】
要するに、正フィールド期間においてＥＬ表示素子４の走査電極２に印加される走査電圧は、図１０（ａ）に示すように、５０Ｖ→１５０Ｖ→２５０Ｖ→１５０Ｖ→５０Ｖとなるように段階的に変化される。このとき、ＥＬ表示素子４のデータ電極３に対しては、同図（ａ）に示すように、非発光期間に５０Ｖのデータ電圧が印加されると共に、所定の発光期間に０Ｖのデータ電圧が印加される。つまり、ＥＬ表示素子４は、その走査電極２及びデータ電極３間の電位差が２５０Ｖとなる期間に発光されることになる。
【００５１】
次に、図９に基づいて負フィールド期間における作用を説明する。尚、負フィールド期間には、前述したように駆動用電源９のプラス側端子（＋）が基準電位である０Ｖに固定される。この負フィールド期間において、ＥＬ表示素子４に充電電流を供給するときには、図９（ａ）に示すように、ＭＯＳＦＥＴ２４、２７並びにＬＤＭＯＳ８をオンした後にパワーＭＯＳＦＥＴ１１をオンする。すると、ＭＯＳＦＥＴ２４、２７のオンに応じて、同図に破線矢印Ａで示すように、駆動用電源９から当該ＭＯＳＦＥＴ２４、２７及びダイオード２３を通じて第２のコンデンサ２９に充電電流を供給する電流経路が形成され、駆動用電源９による第２のコンデンサ２９の充電動作が行われる。また、ＬＤＭＯＳ８及びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表示素子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）が、駆動用電源９のマイナス側端子（−）に対して、ＬＤＭＯＳ８、パワーＭＯＳＦＥＴ１１及びダイオード２３を介して接続されるようになり、その走査電極２に−１００Ｖの走査電圧が印加される。
【００５２】
この後に、図９（ｂ）に示すように、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオンすると、同図に破線矢印Ｂで示すように、第２のコンデンサ２９の充電電荷が駆動用電源９の出力電圧（−１００Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子４の走査電極２に印加される走査電圧は−２００Ｖになる。これにより、ＥＬ表示素子４に印加される走査電圧が段階的に変化することになる。
【００５３】
この状態から、図９（ｃ）に示すように、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４を再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ表示素子４の充電エネルギを、ＬＤＭＯＳ８と逆並列状態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ２４、２７を通じて第２のコンデンサ２９に充電電流として供給する電流経路が形成され、これに応じて、ＥＬ表示素子４の走査電極２に印加される走査電圧が−１００Ｖに変化される。そして、このような電流経路が形成される結果、ＥＬ表示素子４に供給したエネルギの一部を回収して再利用できるようになる。
【００５４】
この後に、図９（ｄ）に示すように、ＭＯＳＦＥＴ２４、２７をオフし、且つＬＤＭＯＳ８に代えてＬＤＭＯＳ７をオンした後に、パワーＭＯＳＦＥＴ１０をオンする（パワーＭＯＳＦＥＴ１１はオフする）。すると、第２のコンデンサ２９のチャージが保持された状態とされる共に、ＥＬ表示素子４の走査電極２に印加される走査電圧が、ＬＤＭＯＳ７、パワーＭＯＳＦＥＴ１０及びダイオード２２を通じて初期値である０Ｖに変化される。
【００５５】
要するに、負フィールド期間においてＥＬ表示素子４の走査電極２に印加される走査電圧は、図１０（ｂ）に示すように、０Ｖ→−１００Ｖ→−２００Ｖ→−１００Ｖ→０Ｖとなるように段階的に変化される。このとき、ＥＬ表示素子４のデータ電極３に対しては、同図（ｂ）に示すように、非発光期間に０Ｖのデータ電圧が印加されると共に、所定の発光期間に５０Ｖのデータ電圧が印加される。つまり、ＥＬ表示素子４は、その走査電極２及びデータ電極３間の電位差が−２５０Ｖとなる期間に発光されることになる。
【００５６】
この第３実施例においても、ＥＬ表示素子４の駆動電圧が段階的に変化されるから、全体の消費エネルギが減少するようになってドライバＩＣ５での発熱量が小さくなり、その温度上昇を抑制できることになる。しかも、供給エネルギの一部を回収して再利用する構成となっているから、低消費電力化に効果を発揮できるようになる。特に、本実施例のように、ＥＬ表示素子４に対し異なる極性の走査電圧を交互に印加する構成とした場合、前記第２実施例のようなステップ・リサイクル回路１５では、コンデンサ１９のチャージが放電してしまうため所期の目的を達成できなくなるが、本実施例におけるステップ・リサイクル回路２０によれば、第１のコンデンサ２８及び第２のコンデンサ２９のチャージが不要に放電することがなくなり、ＥＬ表示素子４に対する充電エネルギを確実にリサイクルできるようになる。また、出力回路６は、制御性が良好となるプッシュプル回路構成となっているから、本実施例のように駆動電圧の極性を交互に反転させる場合において、その駆動を容易に行い得るようになる。
【００５７】
（第４の実施の形態）
図１１ないし図１３には、上記第３実施例に変更を加えた本発明の第４実施例が示されており、以下これについて当該第３実施例と異なる部分のみ説明する。
この第４実施例では、ドライバＩＣ５の出力段の構成を変更している。即ち、本実施例では、第３実施例における出力回路６（図６参照）に代えて、出力回路３４が設けられている。この出力回路３４は、ドライバＩＣ５の電源端子５ｂと５ｃとの間にＳＣＲ３５及び３６（本発明でいう第１及び第２のスイッチング素子に相当）を直列に接続した状態となっており、それらの共通接続点に出力端子Ｑ（ドライバＩＣの出力端子に対応）を接続したプッシュプル回路構成とされている。また、各ＳＣＲ３５及び３６には、それらと逆並列状態で第１及び第２の放電用ダイオード３７及び３８がそれぞれ接続される。さらに、駆動用電源９のマイナス側端子とドライバＩＣ５の電源端子５ｂとの間には、例えばＭＯＳＦＥＴより成るスイッチング素子３９（スイッチ記号で示す）が接続され、駆動用電源９のプラス側端子とドライバＩＣ５の電源端子５ｃとの間には、例えばＭＯＳＦＥＴより成るスイッチング素子４０（スイッチ記号で示す）が接続される。
【００５８】
図１２及び図１３には本実施例による充放電電流の流れを説明するための模式図が示されている（パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２４、２５、２６、２７をスイッチ記号で略記すると共に、パワーＭＯＳＦＥＴ１０及び１１の寄生ダイオードを図示し、ＭＯＳＦＥＴ３０及び３２の図示を省略）。
【００５９】
駆動用電源９のマイナス側端子（−）が基準電位である５０Ｖに固定される正フィールド期間において、ＥＬ表示素子４に充電電流を供給するときには、まず、図１２（ａ）に示すように、ＭＯＳＦＥＴ２５、２６並びにＳＣＲ３５をオンした後にパワーＭＯＳＦＥＴ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６のオンに応じて、同図に破線矢印Ａで示すように、駆動用電源９から第１のダイオード２２を通じて第１のコンデンサ２８に充電電流を供給する電流経路が形成され、駆動用電源９による第１のコンデンサ２８の充電動作が行われる。また、ＳＣＲ３５及びパワーＭＯＳＦＥＴ１０のオンに応じて、駆動用電源９のプラス側端子（＋）から第１のダイオード２２、パワーＭＯＳＦＥＴ１０、ＳＣＲ３５を介してＥＬ表示素子４の走査電極２に走査電圧が印加される。このときに印加される走査電圧は１５０Ｖになる。
【００６０】
この後に、図１２（ｂ）に示すように、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオンすると、同図に破線矢印Ｂで示すように、第１のコンデンサ２８の充電電荷が駆動用電源９の出力電圧（１５０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子４の走査電極２に印加される走査電圧は２５０Ｖになる。これにより、ＥＬ表示素子４に印加される走査電圧が段階的に変化することになる。
【００６１】
この状態から、図１２（ｃ）に示すように、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６を再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ表示素子４の充電エネルギを、第１の放電用ダイオード３７、パワーＭＯＳＦＥＴ１０、ＭＯＳＦＥＴ２５、２６を通じて第１のコンデンサ２８に充電電流として供給する電流経路が形成され、これに応じて、ＥＬ表示素子４の走査電極２に印加される走査電圧が１５０Ｖに変化される。そして、このような電流経路が形成される結果、ＥＬ表示素子４に供給したエネルギの一部を回収して再利用できるようになる。
【００６２】
この後に、図１２（ｄ）に示すように、ＭＯＳＦＥＴ２５、２６をオフすると共にスイッチング素子３９をオンすると、第１のコンデンサ２８のチャージが保持された状態とされる共に、同図に矢印Ｄで示すように、ＥＬ表示素子４の走査電極２に印加される走査電圧が、第１の放電用ダイオード３７及びスイッチング素子３９を通じて初期値である５０Ｖに変化される。
【００６３】
一方、駆動用電源９のプラス側端子（＋）が基準電位である０Ｖに固定される負フィールド期間において、ＥＬ表示素子４に充電電流を供給するときには、まず、図１３（ａ）に示すように、ＭＯＳＦＥＴ２４、２７並びにＳＣＲ３６をオンした後にパワーＭＯＳＦＥＴ１１をオンする。すると、ＭＯＳＦＥＴ２４、２７のオンに応じて、同図に破線矢印Ａで示すように、駆動用電源９から当該ＭＯＳＦＥＴ２４、２７及びダイオード２３を通じて第２のコンデンサ２９に充電電流を供給する電流経路が形成され、駆動用電源９による第２のコンデンサ２９の充電動作が行われる。また、ＳＣＲ３６及びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表示素子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）が、駆動用電源９のマイナス側端子（−）に対して、ＳＣＲ３６、パワーＭＯＳＦＥＴ１１及びダイオード２３を介して接続されるようになり、その走査電極２に−１００Ｖの走査電圧が印加される。
【００６４】
この後に、図１３（ｂ）に示すように、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオンすると、同図に破線矢印Ｂで示すように、第２のコンデンサ２９の充電電荷が駆動用電源９の出力電圧（−１００Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子４の走査電極２に印加される走査電圧は−２００Ｖになる。これにより、ＥＬ表示素子４に印加される走査電圧が段階的に変化することになる。
【００６５】
この状態から、図１３（ｃ）に示すように、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４を再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ表示素子４の充電エネルギを、第２の放電用ダイオード３８、パワーＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ２４、２７を通じて第２のコンデンサ２９に充電電流として供給する電流経路が形成され、これに応じて、ＥＬ表示素子４の走査電極２に印加される走査電圧が−１００Ｖに変化される。そして、このような電流経路が形成される結果、ＥＬ表示素子４に供給したエネルギの一部を回収して再利用できるようになる。
【００６６】
この後に、図１３（ｄ）に示すように、ＭＯＳＦＥＴ２４、２７をオフすると共にスイッチング素子４０をオンすると、第２のコンデンサ２９のチャージが保持された状態とされる共に、同図に矢印Ｄで示すように、ＥＬ表示素子４の走査電極２に印加される走査電圧が、第２の放電用ダイオード３８及びスイッチング素子４０を通じて初期値である０Ｖに変化される。
【００６７】
このように構成した第４実施例においても前記第３実施例と同様の効果を奏するものであり、特に本実施例においては、ＳＣＲ３５及び３６がオン状態にラッチアップされる素子であるため、大きな出力電流を得ることができる。従って、電圧を分担するためのパワーＭＯＳＦＥＴ１０及び１１との間で消費電力を分配する際に、分配の割合が小さくなり、ドライバＩＣ５の低消費電力化が可能になる。また、大きな出力電流が得られる結果、ＥＬ表示素子４に対する充電速度を高めることができ、結果的に、そのＥＬ表示素子４の輝度向上も可能になる。また、各ＳＣＲ３５及び３６と逆並列状態で第１及び第２の放電用ダイオード３７及び３８を接続した場合には、ＳＣＲ３５及び３６の動作が遅いという性質をカバーできるようになる。
【００６８】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
第１〜第４の各実施例では、第１および第２のトランジスタ（負荷）として、パワーＭＯＳＦＥＴ１０及び１１を用いる構成としたが、バイポーラトランジスタやＩＧＢＴなどを用いることも可能である。駆動対象の表示装置は、ＥＬ表示装置に限らず、容量性表示素子を備えた表示装置（例えばプラズマディスプレイ装置など）であれば同様に駆動対象とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す全体の電気的構成図
【図２】出力回路の電気的構成図
【図３】  本発明の参考例を示す図１相当図
【図４】  本発明の第２実施例を示す主要部の電気的構成図
【図５】作用説明用の模式図
【図６】  本発明の第３実施例を示す主要部の電気的構成図
【図７】全体構成を説明するための概略図
【図８】作用説明用の模式図その１
【図９】作用説明用の模式図その２
【図１０】走査電圧とデータ電圧と関係を示すタイミングチャート
【図１１】  本発明の第４実施例を示す主要部の電気的構成図
【図１２】作用説明用の模式図その１
【図１３】作用説明用の模式図その２
【符号の説明】
１はマトリクス型ＥＬ表示装置、２は走査電極、３はデータ電極、４はＥＬ表示素子（容量性表示素子）、５はロウ側ドライバＩＣ（駆動用ＩＣ）、６は出力回路、７はＰチャネル型ＬＤＭＯＳ（第１のスイッチング素子）、８はＮチャネル型ＬＤＭＯＳ（第２のスイッチング素子）、９は駆動用電源、１０はＰチャネル型パワーＭＯＳＦＥＴ（負荷、第１のトランジスタ）、１１はＮチャネル型パワーＭＯＳＦＥＴ（負荷、第２のトランジスタ）、１２、１３は抵抗素子（負荷）、１５はステップ・リサイクル回路、１６はダイオード、１７はＰチャネル型ＭＯＳＦＥＴ（第２の補助スイッチング素子）、１８はＮチャネル型ＭＯＳＦＥＴ（第１の補助スイッチング素子）、１９はコンデンサ、２０はカラム側ドライバＩＣ、２１はステップ・リサイクル回路、２２は第１のダイオード、２３は第２のダイオード、２４はＰチャネル型ＭＯＳＦＥＴ（第１の補助スイッチング素子）、２５はＰチャネル型ＭＯＳＦＥＴ（第３の補助スイッチング素子）、２６はＮチャネル型ＭＯＳＦＥＴ（第２の補助スイッチング素子）、２７はＮチャネル型ＭＯＳＦＥＴ（第４の補助スイッチング素子）、２８は第１のコンデンサ、２９は第２のコンデンサ、３４は出力回路、３５はＳＣＲ（第１のスイッチング素子）、３６はＳＣＲ（第２のスイッチング素子）、３７は第１の放電用ダイオード、３８は第２の放電用ダイオードを示す。
【図１】
0004501206.tif 000002
【図２】
0004501206.tif 000003
【図３】
0004501206.tif 000004
【図４】
0004501206.tif 000005
【図５】
0004501206.tif 000006
【図６】
0004501206.tif 000007
【図７】
0004501206.tif 000008
【図８】
0004501206.tif 000009
【図９】
0004501206.tif 000010
【図１０】
0004501206.tif 000011
【図１１】
0004501206.tif 000012
【図１２】
0004501206.tif 000013
【図１３】
0004501206.tif 000014