(57)【特許請求の範囲】
【請求項１】
配線基板に少なくとも３個以上の複数の半導体素子を順次積層して構成された、半導体装置構造であって、
前記複数の半導体素子の各々は、前記配線基板を指向する第１の面と、当該第１の面と対向する第２の面とを有しており、
前記順次積層される複数の半導体素子の各々の半導体素子の前記第１の面にフリップチップボンディングされる複数のバンプが配設されており、
最下層に積層される半導体素子と対向する前記配線基板の表面には、
前記複数の半導体素子のそれぞれの配線パターンに接続可能なボンディングワイヤを接続するための第１の配線パターンが前記最下層に積層される半導体素子の外側の位置に対応する前記表面の位置に配設され、
当該第１の配線パターンの内側に前記最下層に積層される半導体素子の第１の面に配設された前記複数のバンプに対応させてフリップチップボンディングするための第２の配線パターンが配設され、
前記複数の半導体素子の各々の半導体素子の第２の面に、当該半導体素子の下層に隣接して積層される半導体素子の外側に位置する当該半導体素子の第２の面の位置に、ボンディングワイヤを接続するためのワイヤボンディング用配線パターンが配置され、
最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンは、前記配線基板に配設された前記第１の配線パターンと、当該半導体素子に隣接して積層される半導体素子の第２の面に配設された前記ワイヤボンディング用配線パターンとをボンディングワイヤで接続可能なように形成されており、
前記最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンの内側には、当該半導体素子の第２の面に隣接して積層される半導体素子の第１の面に配設された前記複数のバンプに対応させたフリップチップボンディングされるフリップチップボンディング用配線パターンが配設され、
隣接して積層される半導体素子のうち、上層の半導体素子の第１面に配設された前記複数のバンプが下層の半導体素子に配設された前記フリップチップボンディング用配線パターンと、順次、フリップチップボンディングされて、前記複数の半導体素子が積層され、
前記最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンには、前記配線基板に配置された前記第１の配線パターンと、当該半導体素子の下に積層される半導体素子の第２の面に配設された前記ワイヤボンディング用配線パターンとがボンディングワイヤで接続されている、
半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子が重ねられて積層状となる半導体装置構造に関し、特に、半導体装置の高密度化、薄厚化を可能にする技術に関する。
【０００２】
【従来の技術】
半導体素子が配線基板に実装されると、その面積が当該半導体素子に専有され、他の半導体素子の実装ができなくなる。一方、近年では、ビデオカメラ、ＣＤ・ＭＤプレーヤ、携帯電話機等の電子機器は、より一層の小型化、高性能化が要請されている。このような要請に応えるため、半導体素子の占める面積を二倍に活用可能にした半導体装置が提案された。
【０００３】
この半導体装置１は、図４に示すように、二つの半導体素子３、５のうち、一方の半導体素子３の電気接続面７の反対側面（背面）９と、他方の半導体素子５の電気接続面１１の反対側面（背面）１３を重ねて接着剤１５で接着し、上方の半導体素子５の電気接続面１１をボンディングワイヤー１７により配線基板１９の配線２１に電気接続し、下方の半導体素子３の電気接続面７をバンプ２３により配線基板１９の配線２５と電気接続したものとなっている。
【０００４】
これにより、一つの半導体素子によって実装面積が専有される従来の半導体装置に比べ、二倍の高密度実装が可能になり、電子機器の小型化を実現可能にしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体装置は、二つの半導体素子の背面同士を固着するため、上方の半導体素子は、上面に電気接続面が配置されることになり、さらにその上への半導体素子の実装を行うことができなくなった。即ち、二層以上の積層構造とすることができなかった。また、上方の半導体素子の上面が電気接続面となり、その電気接続面にボンディングワイヤーが接続されるため、上面からボンディングワイヤーのワイヤーループ１７ａ（図４参照）が上方へ突出することになり、その分、半導体装置の全高が高くなり、半導体装置全体の薄厚化の障害となった。
本発明は上記状況に鑑みてなされたもので、複数の半導体素子を重ねた積層構造の半導体装置において、より高密度な実装、薄厚化を可能にする半導体装置構造を提供し、電子機器の小型化を図ることを目的とする。
【０００８】
本発明によれば、配線基板に少なくとも３個以上の複数の半導体素子を順次積層して構成された、半導体装置構造であって、
前記複数の半導体素子の各々は、前記配線基板を指向する第１の面と、当該第１の面と対向する第２の面とを有しており、
前記順次積層される複数の半導体素子の各々の半導体素子の前記第１の面にフリップチップボンディングされる複数のバンプが配設されており、
最下層に積層される半導体素子と対向する前記配線基板の表面には、
前記複数の半導体素子のそれぞれの配線パターンに接続可能なボンディングワイヤを接続するための第１の配線パターンが前記最下層に積層される半導体素子の外側の位置に対応する前記表面の位置に配設され、
当該第１の配線パターンの内側に前記最下層に積層される半導体素子の第１の面に配設された前記複数のバンプに対応させてフリップチップボンディングするための第２の配線パターンが配設され、
前記複数の半導体素子の各々の半導体素子の第２の面に、当該半導体素子の下層に隣接して積層される半導体素子の外側に位置する当該半導体素子の第２の面の位置に、ボンディングワイヤを接続するためのワイヤボンディング用配線パターンが配置され、
最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンは、前記配線基板に配設された前記第１の配線パターンと、当該半導体素子に隣接して積層される半導体素子の第２の面に配設された前記ワイヤボンディング用配線パターンとをボンディングワイヤで接続可能なように形成されており、
前記最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンの内側には、当該半導体素子の第２の面に隣接して積層される半導体素子の第１の面に配設された前記複数のバンプに対応させたフリップチップボンディングされるフリップチップボンディング用配線パターンが配設され、
隣接して積層される半導体素子のうち、上層の半導体素子の第１面に配設された前記複数のバンプが下層の半導体素子に配設された前記フリップチップボンディング用配線パターンと、順次、フリップチップボンディングされて、前記複数の半導体素子が積層され、  前記最上層に積層される半導体素子を除く他の複数の半導体素子の各々の第２の面に配設された前記ワイヤボンディング用配線パターンには、前記配線基板に配置された前記第１の配線パターンと、当該半導体素子の下に積層される半導体素子の第２の面に配設された前記ワイヤボンディング用配線パターンとがボンディングワイヤで接続されている、
半導体装置が提供される。
【００１１】
この半導体装置構造では、隣接する上下同士でフリップチップボンディングされて多段状に積層された半導体素子の配線パターンが、ボンディングワイヤーによって配線基板の配線にそれぞれ接続される。つまり、第一の半導体素子の背面に、第二の半導体素子の背面を固着する従来構造では、二段までの積層構造となるが、本発明では半導体素子が二段以上に積層可能になり、さらなる高密度実装が可能になる。
【００１４】
【発明の実施の形態】
以下、本発明に係る半導体装置構造の好適な実施の形態を図面を参照して詳細に説明する。
図１は本発明に係る半導体装置を用いた半導体装置構造の側面図、図２は本発明に係る半導体装置構造の変形例を表す側面図、図３は図２の要部拡大斜視図である。
【００１５】
本実施の形態による半導体装置３１は、半導体素子３３の表面（図１の下面）に、フリップチップボンディングのためのバンプ３５が形成されている。半導体素子３３は、バンプ３５を配線基板３７の配線３９に対向させ、熱及び圧力を加えることで、配線基板３７に電気的に接続（所謂、フリップチップボンディング）される。
【００１６】
半導体素子３３の背面（図１の上面）には、他の半導体素子４１のバンプ４３及びボンディングワイヤー４５の接続される配線パターン４７が形成されている。配線パターン４７は、例えば半導体素子４１の仕様に合わせた任意の配線パターンで形成される。即ち、配線パターン４７は、少なくともバンプ４３が接続されるバンプ接続部と、ボンディングワイヤー４５が接続されるパッド部とを有して形成されている。ボンディングワイヤー４５の接続されるパッド部は、他の半導体素子４１の側部が、半導体素子３３の側部より内方に配置されることで、上部側からワイヤーボンディングが容易となるように、表出されている。
【００１７】
この半導体装置３１によれば、半導体素子３３の背面に、配線パターン４７が形成されることで、この背面に、他の半導体素子４１がフリップチップボンディング可能になる。そして、フリップチップボンディングされた半導体素子４１は、この配線パターンを介してバンプ４３に、ボンディングワイヤー４５が接続可能になる。従って、背面が他の半導体素子の固着面としてのみ利用される従来の半導体装置では、半導体素子の背面が単なる固定手段としてか利用されないが、本実施の形態による半導体装置３１では、背面が単なる固定手段のみならず、通常の配線基板としても利用可能になる。これにより、半導体素子３３の背面が、さらに有効利用可能になり、配線基板３７への高密度実装が可能になる。
【００１８】
このように構成される半導体装置３１を用いた半導体装置構造を説明する。なお、説明の都合上、上記した下側の半導体素子３３を第一の半導体素子、上記した上側の半導体素子４１を第二の半導体素子と称すことにする。
この半導体装置構造は、配線基板３７に第一の半導体素子３３がフリップチップボンディングされ、この第一の半導体素子３３の背面に形成された配線パターン４７に、第二の半導体素子４１がフリップチップボンディングされる。また、第一の半導体素子３３の背面に形成された配線パターン４７は、ボンディングワイヤー４５を介して配線基板３７の配線４９に電気的に接続されている。
【００１９】
この半導体装置構造では、配線基板３７に第一の半導体素子３３がフリップチップボンディングされるとともに、この第一の半導体素子３３の背面にさらに第二の半導体素子４１がフリップチップボンディングされる。そして、第一の半導体素子３３の配線パターン４７がボンディングワイヤー４５によって配線基板３７の配線４９に接続される。第二の半導体素子４１の電極（バンプ４３）は、第一の半導体素子３３の背面で導出可能になっている。
【００２０】
従って、第一の半導体素子３３の背面に、第二の半導体素子４１の背面を固着する従来構造では、第二の半導体素子４１の表面（積層最上面）でボンディングワイヤー４５が接続されることになり、最上面からワイヤーループ分、ボンディングワイヤー４５が突出した状態となって、半導体装置の全高が高くなったが、本実施の形態による半導体装置構造では、ボンディングワイヤー４５が第一の半導体素子３３の背面から導出されるため、ワイヤーループ４５ａの高さが第二の半導体素子４１の厚み内（実装高さ内）に吸収される。これにより、複数（本実施の形態では２層）の半導体素子が積層される半導体装置構造において、従来構造に比べてワイヤーループ４５ａ分の高さを低くした薄厚化を可能にすることができる。
【００２１】
また、この半導体装置構造では、配線パターン４７が所謂、インターポーザーの役割を果たすことになる。従って、この配線パターン４７を設計変更することで、第二の半導体素子４１を自由に仕様変更することが可能になり、顧客のニーズに柔軟且つ速やかに対応することが可能になる。例えば、メモリー容量のアップや、メモリー品種の自由な入替え、さらには他の半導体素子との組合せ等が、限られた実装面積内で自在にできるようになる。
【００２２】
上記の実施の形態では、半導体素子が２層に積層される場合を例に説明したが、複数の半導体素子３３を用いることにより、さらなる高密度実装を可能にすることができる。即ち、図２に示すように、第一の半導体素子３３の背面に、同じく背面に配線パターン４７の形成された一つ若しくは複数の半導体素子５１が、隣接する上下同士でフリップチップボンディングされることで、３層、４層等の多段状に積層した半導体装置構造を実現させることができる。この場合、図３に示すように、それぞれの半導体素子３３、５１の背面に形成された配線パターン４７が、配線基板３７に形成された配線３９に、ボンディングワイヤー４５によって接続される。
【００２３】
この半導体装置構造によれば、複数の半導体素子３３、５１を、隣接する上下同士でフリップチップボンディングして多段状に積層することで、技術的にはこの繰り返しによって３層以上の積層構造を可能にすることができる。即ち、第一の半導体素子の背面に、第二の半導体素子の背面を固着する従来構造では、二段までの積層構造となるが、この半導体装置構造では半導体素子が３層以上に積層可能になり、さらなる高密度実装を可能にすることができる。なお、このような積層構造とした場合、最上層の半導体素子の配線パターン４７は、省略することができる。
【００２４】
なお、このような多層構造とした場合、異なる半導体素子３３、５１の背面に形成された配線パターン４７は、任意のもの４７ａ、４７ｂ同士を、ボンディングワイヤー４５によって接続してもよい。このような半導体装置構造とすれば、任意の層間での半導体素子の接続が可能になり、多層構造の半導体装置における配線設計の自由度が高まり、無駄なボンディングワイヤー４５の省略を可能にしたり、ワイヤー長を短くしたりしてワイヤー配線構造の簡素化が可能になる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体装置構造によれば、半導体素子の背面に、他の半導体素子及びボンディングワイヤーのバンプの接続される配線パターンを形成したので、この半導体素子の背面に、他の半導体素子をフリップチップボンディングすることが可能になり、且つこの配線パターンを介して他の半導体素子のバンプにボンディングワイヤーを接続することができる。半導体素子の背面を、他の半導体素子の固着面として利用するものは従来より存在したが、この場合、半導体素子の背面は、単なる固定手段としてしか利用されていなかった。これに対し、本発明では、配線パターンが形成されているため、背面が、単なる固定手段のみならず、通常の配線基板と同様に利用できる。これにより、半導体素子の背面を、さらに有効利用することが可能になり、配線基板への実装密度をより高めることができるようになる。
【００２６】
本発明に係る半導体装置構造によれば、配線基板に第一の半導体素子をフリップチップボンディングするとともに、この第一の半導体素子の背面にさらに第二の半導体素子をフリップチップボンディングし、第一の半導体素子の配線パターンをボンディングワイヤーによって配線基板に接続したので、第二の半導体素子の電極を、第一の半導体素子の背面で導出させることができる。即ち、第一の半導体素子の背面に、第二の半導体素子の背面を固着する従来構造では、ボンディングワイヤーが第二の半導体素子の表面（積層最上面）で接続されることになり、最上面からワイヤーループ分、ボンディングワイヤーが突出することになって、半導体装置の全高が高くなった。これに対し、本発明では、ボンディングワイヤーが第一の半導体素子の背面から導出されるため、ワイヤーループの高さが第二の半導体素子の厚み内に吸収される。この結果、複数の半導体素子を積層する半導体装置構造において薄厚化を実現させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置を用いた半導体装置構造の側面図である。
【図２】本発明に係る半導体装置構造の変形例を表す側面図である。
【図３】図２の要部拡大斜視図である。
【図４】従来の半導体装置構造の側面図である。
【符号の説明】
３１…半導体装置、３３，４１，５１…半導体素子、３５，４３…バンプ、３７  配線基板、３９，４９…配線基板に形成された配線、４５…ボンディングワイヤー、４７…配線パターン
【図１】
0004586273.tif 000002
【図２】
0004586273.tif 000003
【図３】
0004586273.tif 000004
【図４】
0004586273.tif 000005