(57)【特許請求の範囲】
【請求項１】
半導体磁気抵抗素子とＦＥＴとで構成された定電流回路、
前記定電流回路に直列に接続される抵抗、および
前記定電流回路がベースとエミッタとの間またはベースとコレクタとの間の一方に接続され、かつ前記抵抗がベースとエミッタとの間またはベースとコレクタとの間の他方に接続される増幅用トランジスタを含む、磁性体検出器。
【請求項２】
前記半導体磁気抵抗素子にバイアス磁界を印加する手段を含む、請求項１に記載の磁性体検出器。
【請求項３】
半導体磁気抵抗素子とＦＥＴとで構成された定電流回路、
前記定電流回路に直列に接続される別の半導体磁気抵抗素子、および
前記定電流回路がベースとエミッタとの間またはベースとコレクタとの間の一方に接続され、かつ前記別の半導体磁気抵抗素子がベースとエミッタとの間またはベースとコレクタとの間の他方に接続される増幅用トランジスタを含む、磁性体検出器。
【請求項４】
前記半導体磁気抵抗素子および前記別の半導体磁気抵抗素子にバイアス磁界を印加する手段を含む、請求項３に記載の磁性体検出器。
【請求項５】
前記バイアス磁界を印加する手段として磁石が用いられ、前記磁石と前記半導体磁気抵抗素子との間隔および前記磁石と前記別の半導体磁気抵抗素子との間隔を調整できるようにした、請求項４に記載の磁性体検出器。
【請求項６】
前記磁石として希土類磁石を用いたことを特徴とする、請求項５に記載の磁性体検出器。
【請求項７】
前記半導体磁気抵抗素子および前記別の半導体磁気抵抗素子は、磁性体基板上に半導体磁気抵抗材料で抵抗層を形成したものである、請求項５または請求項６に記載の磁性体検出器。
【請求項８】
前記半導体磁気抵抗素子および前記別の半導体磁気抵抗素子にバイアス磁界を印加するための前記磁石が一体的に形成されたことを特徴とする、請求項５ないし請求項７のいずれかに記載の磁性体検出器。
【請求項９】
前記半導体磁気抵抗素子および前記別の半導体磁気抵抗素子は、同一基板上に半導体磁気抵抗材料で複数の抵抗層を形成することにより一体的に形成されたものである、請求項５ないし請求項８のいずれかに記載の磁性体検出器。
【請求項１０】
前記半導体磁気抵抗素子と前記磁石との位置関係および前記別の半導体磁気抵抗素子と前記磁石との位置関係を自由に調整することができるようにした、請求項５ないし請求項９のいずれかに記載の磁性体検出器。
【請求項１１】
前記ＦＥＴのゲートと前記増幅用トランジスタのベースとの間にチャタリング防止用抵抗が接続された、請求項１ないし請求項１０のいずれかに記載の磁性体検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は磁性体検出器に関し、特にたとえば、鋼球を検出するためなどに用いられる磁性体検出器に関する。
【０００２】
【従来の技術】
図１９は、従来の磁性体検出器の一例を示す回路図である。磁性体検出器１は、直列に接続された抵抗２と半導体磁気抵抗素子３とを含む。さらに、磁性体検出器１は、ＮＰＮ型の増幅用トランジスタ４を含む。増幅用トランジスタ４のコレクタは、抵抗２および電源電圧Ｖｉｎに接続される。また、増幅用トランジスタ４のエミッタは、半導体磁気抵抗素子３に接続されるとともに、出力用の抵抗５を介して接地される。さらに、抵抗２と半導体磁気抵抗素子３との接続部は、増幅用トランジスタ４のベースに接続される。この磁性体検出器１においては、磁石などによって、半導体磁気抵抗素子３にバイアス磁界が印加される。
【０００３】
この磁性体検出器１において、半導体磁気抵抗素子３に磁性体が近づくと、磁石と磁性体との間に配置された半導体磁気抵抗素子に磁界が集中し、半導体磁気抵抗素子３の抵抗値が変化する。半導体磁気抵抗素子３の抵抗値が大きくなると、増幅用トランジスタ４のベースに印加される電圧が上昇し、増幅用トランジスタ４に流れる電流が大きくなり、抵抗５からの出力電圧が高くなる。したがって、抵抗５の出力電圧を測定することにより、磁性体を検出することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような磁性体検出器では、電源電圧が変動すると、抵抗と半導体磁気抵抗素子とで構成される分圧回路から増幅用トランジスタのベースに印加される電圧も変動する。そのため、電源電圧が高くなると、増幅用トランジスタのベース電位が高くなり、増幅用トランジスタがスイッチングする。また、電源電圧が低くなると、増幅用トランジスタのベース電位が低くなり、磁性体の検出ができなくなるという問題がある。
【０００５】
図２０は、従来の磁性体検出器における電源電圧に対する出力波形を示す図である。図２０からわかるように、従来の磁性体検出器においては、電源電圧が高くなると、待機時および磁性体検出時のいずれも出力電圧が高くなっている。そのため、電源電圧が高くなると、待機時の出力がしきい値を超え、電源電圧が低くなると、磁性体検出時の出力がしきい値以下となり、磁性体の検出ができなくなる。また、わずかな電源電圧の低下によっても、磁性体の検出時間が短くなり、外部からの磁界により誤動作しやすくなるという問題がある。そのため、従来の磁性体検出器では、電源電圧の変動は、±０．１Ｖ程度しか許容できなかった。
【０００６】
さらに、増幅用トランジスタの動作電圧、半導体磁気抵抗素子の抵抗値、半導体磁気抵抗素子にバイアス磁界を与えるための磁石の物性値など、各部品の特性ばらつきが大きい。このような各部品の特性のため、完成した磁性体検出器において、磁性体を検出できるものと検出できないものとができる。このように、各部品の特性ばらつきにより、磁性体を検出可能な良品範囲が狭く、歩留まりが悪くなるという欠点があった。
【０００７】
それゆえに、この発明の主たる目的は、電源電圧が変動しても、正確に磁性体の検出を行うことができる磁性体検出器を提供することである。
また、この発明の目的は、各部品の特性ばらつきがあっても、磁性体を検出できる良品範囲を広くすることができ、歩留まりを良くすることができる磁性体検出器を提供することである。
【０００８】
【課題を解決するための手段】
この発明は、半導体磁気抵抗素子とＦＥＴとで構成された定電流回路と、定電流回路に直列に接続される抵抗と、定電流回路がベースとエミッタとの間またはベースとコレクタとの間の一方に接続され、かつ抵抗がベースとエミッタとの間またはベースとコレクタとの間の他方に接続される増幅用トランジスタとを含む、磁性体検出器である。
この磁性体増幅器では、半導体磁気抵抗素子にバイアス磁界を印加する手段が含まれる。
また、この発明は、半導体磁気抵抗素子とＦＥＴとで構成された定電流回路と、定電流回路に直列に接続される別の半導体磁気抵抗素子と、定電流回路がベースとエミッタとの間またはベースとコレクタとの間の一方に接続され、かつ別の半導体磁気抵抗素子がベースとエミッタとの間またはベースとコレクタとの間の他方に接続される増幅用トランジスタとを含む、磁性体検出器である。
この磁性体検出器では、半導体磁気抵抗素子および別の半導体磁気抵抗素子にバイアス磁界を印加する手段が含まれる。
このとき、バイアス磁界を印加する手段として磁石が用いられ、磁石と半導体磁気抵抗素子との間隔および磁石と別の半導体磁気抵抗素子との間隔を調整できるようにすることが好ましい。
また、磁石として、希土類磁石を用いることが好ましい。
さらに、半導体磁気抵抗素子および別の半導体磁気抵抗素子は、磁性体基板上に半導体磁気抵抗材料で抵抗層を形成したものとすることができる。
また、半導体磁気抵抗素子および別の半導体磁気抵抗素子にバイアス磁界を印加するための磁石を一体的に形成することができる。
さらに、半導体磁気抵抗素子および別の半導体磁気抵抗素子は、同一基板上に半導体磁気抵抗材料で複数の抵抗層を形成することにより一体的に形成されたものとすることができる。
また、半導体磁気抵抗素子と磁石との位置関係および別の半導体磁気抵抗素子と磁石との位置関係を自由に調整することができるようにしてもよい。
これらの磁性体検出器において、ＦＥＴのゲートと増幅用トランジスタのベースとの間にチャタリング防止用抵抗を接続することが好ましい。
【０００９】
電源電圧が変動しても一定の電流を流すことができる定電流回路を用いることにより、電源電圧の変動にかかわらず、増幅用トランジスタのベースに印加される電圧を一定に保つことができる。この状態で、半導体磁気抵抗素子に磁性体が近づくと、半導体磁気抵抗素子の抵抗値が変化し、抵抗と半導体磁気抵抗素子との直列回路の分圧比が変わって、増幅用トランジスタのベースに印加される電圧が変化する。それによって、増幅用トランジスタに流れる電流が変化する。
磁性体が近づくことによって半導体磁気抵抗素子に印加される磁界の強さを変化させるため、予め半導体磁気抵抗素子にバイアス磁界が印加される。
半導体磁気抵抗素子と磁石との間の間隔を調整することにより、半導体磁気抵抗素子に印加されるバイアス磁界が変化し、半導体磁気抵抗素子の抵抗値が変わる。そのため、各部品の特性ばらつきに応じて、半導体磁気抵抗素子と磁石との間の間隔を調整することにより、磁性体検出器の動作範囲を調整することができる。
半導体磁気抵抗素子にバイアス磁界を印加するために希土類磁石を用いることにより、強い磁界を印加することができ、半導体磁気抵抗素子と磁石との間のギャップを調整することにより、半導体磁気抵抗素子の抵抗値を大きく変化させることができる。
半導体磁気抵抗素子として、磁性体基板上に半導体磁気抵抗材料を用いて抵抗層を形成したものを用いることにより、半導体磁気抵抗素子に磁性体が近づいたときに、バイアス磁界が磁性体基板に集中し、半導体磁気抵抗素子の抵抗値を大きく変化させることができる。
また、複数の半導体磁気抵抗素子にバイアス磁界を印加するための磁石を一体的に形成することにより、磁石どうしの反発などがなく、磁石の固定が容易となり、組み立ての作業性を向上させることができる。
さらに、同一の基板上に半導体磁気抵抗材料による複数の抵抗層を形成して、複数の半導体磁気抵抗素子を形成することにより、部品の個数を減らすことができ、作業性を向上させることができるとともに、複数の素子の特性ばらつきを小さくすることができる。
また、半導体磁気抵抗素子と磁石との間の位置関係を自由に調整できるようにすれば、半導体磁気抵抗素子に印加されるバイアス磁界の調整が容易となる。
さらに、ＦＥＴのゲートと増幅用トランジスタのベースとの間にチャタリング防止用抵抗を接続することにより、増幅用トランジスタのベース電位の反応を遅くすることができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１１】
【発明の実施の形態】
図１は、磁性体検出器の一例を示す回路図である。磁性体検出器１０は、定電流回路１２を含む。定電流回路１２は、たとえばＮチャネルのＦＥＴ１４を含む。ＦＥＴ１４のソースには、抵抗１６の一端が接続される。さらに、抵抗１６の他端は、ＦＥＴ１４のゲートに接続される。そして、ＦＥＴ１４のドレインが電源電圧Ｖｉｎに接続され、抵抗１６が半導体磁気抵抗素子１８の一端に接続される。半導体磁気抵抗素子１８は、基板上にＩｎＳｂなどの半導体磁気抵抗材料で抵抗層を形成することにより形成される。この定電流回路１２は、電源電圧Ｖｉｎが変動しても、一定の電流を流すために用いられる。
【００１２】
さらに、磁性体検出器１０は、増幅用トランジスタ２０を含む。増幅用トランジスタ２０としては、たとえばＮＰＮ型のトランジスタが用いられる。増幅用トランジスタ２０のコレクタは、電源電圧Ｖｉｎに接続され、エミッタは半導体磁気抵抗素子１８の他端に接続される。また、増幅用トランジスタ２０のベースには、定電流回路１２と半導体磁気抵抗素子１８との中間部が接続される。さらに、増幅用トランジスタ２０のエミッタは、出力用の抵抗２２を介して接地される。
【００１３】
この磁性体検出器１０は、たとえば鋼球検出装置などとして用いられる。鋼球検出装置３０は、図２に示すように、貫通孔３２が形成された基板３４を含み、貫通孔３２に隣接してケース部３６が形成される。このケース部３６には、貫通孔３２に対向する部分に半導体磁気抵抗素子１８が配置される。さらに、半導体磁気抵抗素子１８に接するように磁石３８が配置され、半導体磁気抵抗素子１８に直流磁界が印加される。したがって、貫通孔３２を鋼球４０が通過するとき、半導体磁気抵抗素子１８部分において磁界が集中し、半導体磁気抵抗素子１８の抵抗値が変わる。
【００１４】
この磁性体検出器１０では、電源電圧Ｖｉｎが高くなると、抵抗１６に流れる電流が大きくなりＦＥＴ１４のゲートに入力される電圧が高くなる。そのため、ＦＥＴ１４のドレインとソース間の抵抗値が大きくなり、ここに流れる電流が抑えられる。逆に、電源電圧が低くなると抵抗１６に流れる電流が小さくなり、ＦＥＴ１４のドレインとソース間の抵抗値が小さくなるため、ここに流れる電流が大きくなる。このようにして、定電流回路１２からは、電源電圧Ｖｉｎの変動にかかわらず、一定の電流が供給される。したがって、増幅用トランジスタ２０のベースには、電源電圧の変動にかかわらず、一定の電圧が与えられる。
【００１５】
この状態で、貫通孔３２を鋼球が通過するとき、鋼球４０が半導体磁気抵抗素子１８に接近し、バイアス磁界が半導体磁気抵抗素子１８に集中して抵抗値が大きくなる。半導体磁気抵抗素子１８の抵抗値が大きくなると、増幅用トランジスタ２０のベースに印加される電圧が高くなり、増幅用トランジスタ２０から出力用の抵抗２２に流れる電流が大きくなって、抵抗２２から得られる出力電圧が高くなる。したがって、抵抗２２の出力電圧を測定することにより、鋼球４０の通過を検出することができる。
【００１６】
図３は、図１に示す磁性体検出器１０の電源電圧Ｖｉｎに対する出力電圧の波形を示す図である。図３からわかるように、電源電圧Ｖｉｎが高くなっても、待機時における出力電圧に変化はなく、鋼球検出時の出力電圧のみが高くなっている。このように、この磁性体検出器１０では、電源電圧Ｖｉｎの変動によっては、待機時における増幅用トランジスタ２０が影響を受けず、半導体磁気抵抗素子１８の抵抗値の変化によって抵抗２２からの出力電圧が変化する。また、電源電圧Ｖｉｎが変動しても、鋼球の検出時間に変化はなく、電源電圧Ｖｉｎの許容幅が広がる。実験では、電源電圧Ｖｉｎが±３Ｖ変動しても、磁性体の検出が可能であることが確認されている。
【００１７】
なお、ＦＥＴ１４のゲートと増幅用トランジスタ２０のベースとが短絡している場合、半導体磁気抵抗素子１８の抵抗値の変化に対して、増幅用トランジスタ２０のスイッチング動作が速くなる。そのため、検出物である磁性体の振動などによって半導体磁気抵抗素子１８の抵抗値がチャタリングした場合、増幅用トランジスタ２０のスイッチング動作が速すぎるため、出力電圧もチャタリングすることになる。そこで、図４に示すように、ＦＥＴ１４のゲートと増幅用トランジスタ２０のベースとの間に、チャタリング防止用の抵抗２４が接続される。このような抵抗２４を接続することにより、半導体磁気抵抗素子１８の抵抗値の変化に対する増幅用トランジスタ２０のスイッチング動作を遅くすることができ、出力電圧のチャタリングを防止することができる。
【００１８】
図５は、チャタリング防止用の抵抗２４を接続した場合と、接続しない場合において、半導体磁気抵抗素子１８の抵抗値がチャタリングしたときの出力電圧の波形を示す図である。図５からわかるように、抵抗２４が接続されていない場合、半導体磁気抵抗素子１８の抵抗値がチャタリングすると、それに対応して出力電圧もチャタリングをおこしている。それに対して、抵抗２４を接続した場合、出力電圧にチャタリングがみられない。このように、チャタリング防止用の抵抗２４によって、出力電圧のチャタリングを抑えることができる。
【００１９】
図６は、この発明の磁性体検出器の一例を示す回路図である。図６に示すように、半導体磁気抵抗素子１８とＦＥＴ１４とで、定電流回路１２を形成している。この場合、増幅用トランジスタ２０のベースとエミッタとの間には、固定抵抗２６が接続される。このような磁性体検出器１０においても、半導体磁気抵抗素子１８の抵抗値が変わらない限り、電源電圧Ｖｉｎが変動しても定電流を得ることができる。そして、半導体磁気抵抗素子１８の抵抗値が大きくなると、定電流回路１２の電流値は小さくなり、増幅用トランジスタ２０のベースに与えられる電圧は低くなる。そのため、増幅用トランジスタ２０はオフ状態となり、出力用の抵抗２２に流れる電流は小さくなる。それにより、抵抗２２から得られる出力電圧は低下する。したがって、図７に示すように、図６に示す磁性体検出器１０では、図１に示す磁性体検出器１０とは逆極性の出力電圧が得られる。このような磁性体検出器１０においても、電源電圧Ｖｉｎの変動の影響を受けることなく、磁性体を検出することができる。
【００２０】
図８は、磁性体検出器のさらに他の例を示す回路図である。図８に示すように、増幅用トランジスタ２０としてＰＮＰ型トランジスタを用い、ＦＥＴ１４としてＰチャネルのＦＥＴを用いている。この場合、たとえば電源電圧Ｖｉｎに半導体磁気抵抗素子１８が接続され、この半導体磁気抵抗素子１８に直列にチャタリング防止用の抵抗２４と定電流回路１２とが接続される。定電流回路１２を構成するＰチャネルのＦＥＴ１４のドレインには抵抗１６が接続され、この抵抗１４がチャタリング防止用の抵抗２４とＦＥＴ１４のゲートに接続される。さらに、ＦＥＴ１４のソースが、出力用の抵抗２２に接続される。また、電源電圧ＶｉｎにＰＮＰ型の増幅用トランジスタ２０のエミッタが接続され、ＦＥＴ１４のソースに増幅用トランジスタ２０のコレクタおよび出力用の抵抗２２が接続される。そして、半導体磁気抵抗素子１８と抵抗２４との接続部が、増幅用トランジスタ２０のベースに接続される。
【００２１】
このような磁性体検出器１０においても、電源電圧Ｖｉｎが変動したとき、定電流回路１２によって、半導体磁気抵抗素子１８や抵抗２４に流れる電流を一定にすることができる。そのため、電源電圧Ｖｉｎの変動にかかわらず、増幅用トランジスタ２０のベース電位を一定にすることができ、電源電圧Ｖｉｎの許容幅を広げることができる。この磁性体検出器１０の場合、磁性体を検出したときに得られる出力電圧は、待機時の出力電圧より高くなる。
【００２２】
図９は、この発明の磁性体検出器の他の例を示す回路図である。図９に示すように、ＰＮＰ型の増幅用トランジスタ２０とＰチャネルのＦＥＴ１４を用いた磁性体検出器１０において、ＦＥＴ１４と半導体磁気抵抗素子１８とで定電流回路１２を構成してもよい。この場合においても、半導体磁気抵抗素子１８の抵抗値が変わらない限り、電源電圧Ｖｉｎが変動しても、抵抗２４，２６に流れる電流を一定にすることができ、電源電圧Ｖｉｎの許容幅を広げることができる。この磁性体検出器１０では、磁性体を検出したときに得られる出力電圧は、待機時の出力電圧より低くなる。
【００２３】
図１０は、この発明の磁性体検出器のさらに他の例を示す回路図である。図１０に示すように、ＰＮＰ型の増幅用トランジスタ２０とＮチャネルのＦＥＴ１４とを用いて、磁性体検出器１０を形成してもよい。この磁性体検出器１０では、ＮチャネルのＦＥＴ１４と半導体磁気抵抗素子１８とで定電流回路１２が構成されている。このような磁性体検出器１０では、磁性体を検出したときに得られる出力電圧は、待機時の出力電圧より低くなる。
【００２４】
図１１は、磁性体検出器の別の例を示す回路図である。図１１に示すように、ＰＮＰ型の増幅用トランジスタ２０とＮチャネルのＦＥＴ１４とを用いた磁性体検出器１０において、ＦＥＴ１４と抵抗１６とで定電流回路１２を形成し、増幅用トランジスタ２０のエミッタとベースとの間に半導体磁気抵抗素子１８を接続している。このような磁性体検出器１０では、磁性体を検出したときに得られる出力電圧は、待機時の出力電圧より高くなる。
【００２５】
図１２は、磁性体検出器のさらに別の例を示す回路図である。図１２に示すように、ＮＰＮ型の増幅用トランジスタ２０とＰチャネルのＦＥＴ１４とを用いて、磁性体検出器１０を形成している。この磁性体検出器１０では、ＦＥＴ１４と抵抗１６とで定電流回路１２が構成され、増幅用トランジスタ２０のエミッタとベースとの間に半導体磁気抵抗素子１８が接続されている。この磁性体検出器１０では、磁性体を検出したときの出力電圧は、待機時の出力電圧より高くなる。
【００２６】
図１３は、この発明の磁性体検出器の別の例を示す回路図である。図１３に示すように、ＮＰＮ型の増幅用トランジスタ２０とＰチャネルのＦＥＴ１４とを用いた磁性体検出器１０において、ＦＥＴ１４と半導体磁気抵抗素子１８とで定電流回路１２を形成してもよい。このような磁性体検出器１０では、磁性体を検出したときの出力電圧は、待機時の出力電圧より低くなる。
【００２７】
このように、増幅用トランジスタ２０としては、ＰＮＰ型のトランジスタまたはＮＰＮ型のトランジスタのどちらでも使用することができる。また、定電流回路１２に用いられるＦＥＴ１４としては、ＰチャネルのＦＥＴまたはＮチャネルのＦＥＴのどちらでも使用することができる。このように、ＦＥＴ１４を用いた定電流回路１２を用いることにより、電源電圧Ｖｉｎが多少変動しても、その影響を抑えて、正確に磁性体を検出することができる磁性体検出器１０を得ることができる。さらに、チャタリング防止用の抵抗２６を用いることにより、増幅用トランジスタ２０のチャタリングを防止し、正確に磁性体の検出を行うことができる。
【００２８】
図１４は、２つの半導体磁気抵抗素子を用いたこの発明の磁性体検出器の一例を示す回路図である。図１４に示すように、図１に示す磁性体検出器に用いられる定電流回路１２の抵抗１６を半導体磁気抵抗素子２８に代えて、磁性体検出器１０としている。つまり、電源電圧Ｖｉｎに接続される定電流回路１２をＮチャネルのＦＥＴ１４と半導体磁気抵抗素子２８とで形成し、ＮＰＮ型の増幅用トランジスタ２０のベースとエミッタとの間に別の半導体磁気抵抗素子１８を接続することにより、磁性体検出器１０を構成することができる。
【００２９】
この場合、半導体磁気抵抗素子１８，２８のいずれか一方が貫通孔３２に対向するように配置され、磁性体検出用として用いられる。もちろん、これらの半導体磁気抵抗素子１８，２８には、磁石によってバイアス磁界が印加されている。半導体磁気抵抗素子１８が磁性体検出用として用いられる場合、図７の実線に示すように、磁性体を検出したときに高い電圧が出力される。また、半導体磁気抵抗素子２８が磁性体検出用として用いられる場合、図７の点線に示すように、磁性体を検出したときに低い電圧が出力される。このような磁性体検出器１０においても、ＦＥＴ１４のゲートと増幅用トランジスタ２０のベースとの間に、チャタリング防止用の抵抗を接続することにより、出力信号のチャタリングを防止することができる。
【００３０】
このような磁性体検出器１０において、半導体磁気抵抗素子１８を磁性体検出用として用いる場合、半導体磁気抵抗素子１８の両端の電圧ＶMRと増幅用トランジスタ２０の動作電圧（ベース−エミッタ間電圧）ＶBEとの関係は、図１５に示すようになる。つまり、鋼球待機時にはＶMRはＶBEより低く、鋼球検知時にはＶMRはＶBEより高くなる。それにより、出力用の抵抗２２において、鋼球待機時の電圧が低く、鋼球検知時の電圧が高くなる。
【００３１】
しかしながら、ＦＥＴ１４の電流Ｉdss 、増幅用トランジスタ２０の動作電圧ＶBE、半導体磁気抵抗素子１８，２８の抵抗値、バイアス用磁石の物性値など、各部品の特性にばらつきがあるため、ＶMRとＶBEとの関係が上述のような関係を満たさない場合がある。このような場合、貫通孔３２を鋼球４０が通過しても、それを検出することができない。そのため、磁性体検出器１０の良品範囲が狭く、歩留まりが悪くなるという問題があった。そこで、磁性体検出器１０の良品範囲を広くするために、半導体磁気抵抗素子１８，２８と磁石との間の間隔を調整することにより、ＶMRとＶBEとの関係を調整することができる。
【００３２】
半導体磁気抵抗素子について、図１６に、半導体磁気抵抗素子とバイアス用磁石との間隔とＫ１との関係を示す。ここで、Ｋ１＝（バイアス用磁石有りの場合の半導体磁気抵抗素子の抵抗値）／（バイアス用磁石なしの場合の半導体磁気抵抗素子の抵抗値）であり、半導体磁気抵抗素子とバイアス用磁石との間隔とＫ１との関係を示した。図１６では、半導体磁気抵抗素子を構成する基板として磁性体基板と非磁性体基板を用いた場合と、バイアス用磁石として希土類磁石であるネオジ磁石とフェライト磁石を用いた場合について、それぞれを組み合わせたときの特性を示した。また、図１６に示す特性について、半導体磁気抵抗素子とバイアス用磁石との間隔が０であるときの各特性を１として、半導体磁気抵抗素子の抵抗値の変化率Ｋを図１７に示した。
【００３３】
さらに、半導体磁気抵抗素子とバイアス用磁石との間隔およびＫ２の関係を図１８に示した。ここで、Ｋ２＝（鋼球通過時の半導体磁気抵抗素子の抵抗値）／（鋼球待機時の半導体磁気抵抗素子の抵抗値）であり、分子、分母ともバイアス用磁石がある場合を示す。このＫ２は、半導体磁気抵抗素子を磁性体検出用として用いたときの素子感度を表している。
【００３４】
磁性体検出器１０を構成する各部品の特性ばらつきにより、図１４に示す磁性体検出器１０の半導体磁気抵抗素子１８の両端電圧ＶMRにもばらつきが生じる。鋼球待機時において、各部品の特性ばらつきにより生じるＶMRの最大値をＶMAXとし、ＶMRの最小値をＶMINとしたとき、各部品の特性ばらつきにかかわらず、確実に鋼球を検知するためには、素子感度Ｋ２がＶMAX／ＶMIN 以上であることが必要である。
【００３５】
図１５に示す磁性体検出器１０において、半導体磁気抵抗素子１８の両端電圧ＶMRは、半導体磁気抵抗素子１８の抵抗値ＭＲ１と、半導体磁気抵抗素子１８を流れる電流値Ｉに比例する。この電流値Ｉは、ＦＥＴ１４の電流Ｉdss にほぼ比例し、定電流回路１２に用いられる半導体磁気抵抗素子２８の抵抗値ＭＲ２に反比例することとなる。したがって、ＶMRは、次式のように表される。
【００３６】
【数１】
ＶMR∝ＭＲ１・Ｉ∝ＭＲ１・１／ＭＲ２・Ｉdss 
【００３７】
さらに、増幅用トランジスタ２０の動作電圧ＶBEも、半導体磁気抵抗素子１８の素子感度に比例する。ここで、各部品の特性ばらつきを調べると、基準値をＸとしたとき、ＦＥＴのＩdss＝Ｘ±５０％、増幅用トランジスタのＶBE＝Ｘ±３％、半導体磁気抵抗素子の抵抗値ＭＲ＝Ｘ±２０％の範囲にある。したがって、半導体磁気抵抗素子１８の素子感度、つまりＶMAX／ＶMIN は、次式のようになる。
【００３８】
【数２】
ＶMAX／ＶMIN＝ (1.5・1.2・1.03／0.8)／(0.5・0.8・0.97／1.2)＝7.17
【００３９】
このように、磁性体検出器１０を確実に動作させるためには、半導体磁気抵抗素子１８の素子感度は、７．１７以上であることが必要である。しかしながら、図１８に示すように、非磁性基板上に抵抗層を形成した半導体磁気抵抗素子では、鋼球を検知するＫ２は、最大で１．４程度となっており、確実に動作するための素子感度７．１７に比べてはるかに小さい。そのため、全ての磁性体検出器を良品とすることは不可能である。
【００４０】
そこで、半導体磁気抵抗素子１８，２８とバイアス用磁石との間隔を調整することにより、これらの抵抗値を調整することとした。非磁性基板を用いた半導体磁気抵抗素子とフェライト磁石との間隔を０から１ｍｍまで変えることにより、図１７に示すように、バイアス用磁石の有無による抵抗値の比が、約２０％低下している。つまり、半導体磁気抵抗素子１８，２８のバイアス用磁石の位置を調整することにより、これらの抵抗値をそれぞれ２０％変化させることができることになる。
【００４１】
したがって、特性を改善するためには、半導体磁気抵抗素子１８，２８の抵抗値が上限の場合は、バイアス用磁石との間隔を広げ、抵抗値が下限の場合は、バイアス用磁石との間隔を小さくするように調整すればよい。このような調整により、半導体磁気抵抗素子１８，２８の抵抗値を２０％調整することができ、ＶMAX／ＶMIN を次式のように小さくすることができる。
【００４２】
【数３】
ＶMAX／ＶMIN ＝ 7.17・0.8・0.8・0.8・0.8＝2.94
【００４３】
このように、半導体磁気抵抗素子１８，２８とバイアス用磁石との間隔を調整することにより、磁性体検出器１０を確実に動作させるために必要な素子感度を２．９４以上にすることができる。なお、図１８からわかるように、半導体磁気抵抗素子とバイアス用磁石との間隔を１ｍｍとすることにより、Ｋ２は１．４から１．２に低下しているが、必要な素子感度が７．１７から２．９４と大きく低下しているため、良品範囲を拡大することができ、歩留まりを向上させることができる。
【００４４】
さらに、バイアス用磁石として、希土類磁石を用いることにより、フェライト磁石を用いた場合に比べて、半導体磁気抵抗素子１８，２８に強い磁界を印加することができる。そのため、半導体磁気抵抗素子１８，２８とバイアス用磁石との間隔を調整することにより、半導体磁気抵抗素子１８，２８の抵抗値の調整幅を大きくすることができる。
【００４５】
この点について、図１７からわかるように、希土類磁石であるネオジ磁石を用いた場合、半導体磁気抵抗素子とバイアス用磁石との間隔を０ｍｍから１ｍｍまで変えることによって、抵抗値が約６０％低下している。したがって、半導体磁気抵抗素子１８，２８とバイアス用磁石との間隔を調整することにより、半導体磁気抵抗素子１８，２８の抵抗値を６０％調整することができ、ＶMAX／ＶMIN を次式のように小さくすることができる。
【００４６】
【数４】
ＶMAX／ＶMIN ＝ 7.17・0.4・0.4・0.4・0.4＝0.18
【００４７】
このように、半導体磁気抵抗素子１８，２８とバイアス用磁石との間隔を調整することにより、磁性体検出器１０を確実に動作させるために必要な素子感度を０．１８以上にすることができる。なお、図１８からわかるように、半導体磁気抵抗素子とバイアス用磁石との間隔を１ｍｍとすることにより、Ｋ２は１．４から１．３に低下しているが、必要な素子感度が７．１７から０．１８に低下して１より小さくなっているため、全数良品となるように調整することができる。また、半導体磁気抵抗素子とバイアス用磁石との間隔を１ｍｍにすることにより、Ｋ２の変化は、フェライト磁石を用いた場合の１．４から１．２という変化量より少なく、抵抗値が高くなることから、素子を小型化できるメリットもある。
【００４８】
さらに、半導体磁気抵抗素子１８，２８を形成するための基板として、磁性材料で形成された基板を用いることにより、鋼球が半導体磁気抵抗素子に近づいたときに、バイアス用磁石によって印加される磁界が基板に集中し、半導体磁気抵抗素子の抵抗値を大きく変化させることができる。そのため、非磁性材料で形成された基板を用いた半導体磁気抵抗素子に比べて、Ｋ１，Ｋ２とも向上し、さらに調整が容易となる。
【００４９】
また、２つの半導体磁気抵抗素子１８，２８に、１つの磁石でバイアス磁界を印加してもよい。２つの磁石を用いて２つの半導体磁気抵抗素子１８，２８にバイアス磁界を印加する場合、磁石間の反発力のために磁石の位置を固定しにくく、組み立ての作業性が悪くなる。しかしながら、１つの磁石で２つの半導体磁気抵抗素子１８，２８にバイアス磁界を印加すれば、磁石の固定が容易で、組み立ての作業性をよくすることができる。また、２つの半導体磁気抵抗素子１８，２８を１つの基板上に作製してもよい。この場合、部品数を１つにすることができ、半導体磁気抵抗素子１８，２８の取り扱いが容易となって、組み立ての作業性を良好にすることができるとともに、２つの半導体磁気抵抗素子１８，２８の特性ばらつきを小さくすることができる。
【００５０】
また、バイアス用磁石の位置の調整範囲を自由にして、半導体磁気抵抗素子１８，２８とバイアス用磁石との位置関係を自由に調整できるようにすることにより、Ｋ１，Ｋ２の調整範囲を広げることができ、より細かい調整を行うことができる。
【００５１】
【発明の効果】
この発明によれば、ＦＥＴを用いた定電流回路を用いることにより、電源電圧の変動の影響を受けにくく、電源電圧の許容範囲の広い磁性体検出器を得ることができる。さらに、チャタリング防止用の抵抗を用いることにより、増幅用トランジスタのチャタリングを防止して、正確に磁性体の検出を行うことができる磁性体検出器を得ることができる。
さらに、半導体磁気抵抗素子と、それにバイアス磁界を印加するための磁石との間隔を調整することにより、磁性体検出器の良品率を向上させることができ、製品歩留まりをよくすることができる。特に、バイアス用磁石として、希土類磁石を用いることにより、全ての磁性体検出器が良品となるように調整することができる。
【図面の簡単な説明】
【図１】  磁性体検出器の一例を示す回路図である。
【図２】図１に示す磁性体検出器を用いた鋼球検出装置の一例を示す図解図である。
【図３】図１に示す磁性体検出器において、電源電圧が変動したときの出力電圧を示す波形図である。
【図４】  磁性体検出器の他の例を示す回路図である。
【図５】図４に示す磁性体検出器とチャタリング防止用抵抗を用いていない磁性体検出器との出力電圧を示す波形図である。
【図６】  この発明の磁性体検出器の一例を示す回路図である。
【図７】図１に示す磁性体検出器と図６に示す磁性体検出器の出力電圧を示す波形図である。
【図８】  磁性体検出器のさらに他の例を示す回路図である。
【図９】  この発明の磁性体検出器の他の例を示す回路図である。
【図１０】  この発明の磁性体検出器のさらに他の例を示す回路図である。
【図１１】  磁性体検出器の別の例を示す回路図である。
【図１２】  磁性体検出器のさらに別の例を示す回路図である。
【図１３】  この発明の磁性体検出器の別の例を示す回路図である。
【図１４】  ２つの半導体磁気抵抗素子を用いたこの発明の磁性体検出器の一例を示す回路図である。
【図１５】磁性体検出用の半導体磁気抵抗素子の両端の電圧と増幅用トランジスタの動作電圧との関係を示すグラフである。
【図１６】半導体磁気抵抗素子とバイアス用磁石との間隔およびＫ１の関係を示すグラフである。
【図１７】図１６に示す特性について、半導体磁気抵抗素子とバイアス用磁石との間隔が０のときの各特性を１として、半導体磁気抵抗素子の抵抗値の変化率を示したグラフである。
【図１８】半導体磁気抵抗素子とバイアス用磁石との間隔およびＫ２の関係を示すグラフである。
【図１９】従来の磁性体検出器の一例を示す回路図である。
【図２０】図１９に示す従来の磁性体検出器において、電源電圧が変動したときの出力電圧を示す波形図である。
【符号の説明】
１０  磁性体検出器
１２  定電流回路
１４  ＦＥＴ
１６  抵抗
１８  半導体磁気抵抗素子
２０  増幅用トランジスタ
２２  出力用抵抗
２４  チャタリング防止用抵抗
２６  固定抵抗
２８  半導体磁気抵抗素子
【図１】
0004517558.tif 000002
【図２】
0004517558.tif 000003
【図３】
0004517558.tif 000004
【図４】
0004517558.tif 000005
【図５】
0004517558.tif 000006
【図６】
0004517558.tif 000007
【図７】
0004517558.tif 000008
【図８】
0004517558.tif 000009
【図９】
0004517558.tif 000010
【図１０】
0004517558.tif 000011
【図１１】
0004517558.tif 000012
【図１２】
0004517558.tif 000013
【図１３】
0004517558.tif 000014
【図１４】
0004517558.tif 000015
【図１５】
0004517558.tif 000016
【図１６】
0004517558.tif 000017
【図１７】
0004517558.tif 000018
【図１８】
0004517558.tif 000019
【図１９】
0004517558.tif 000020
【図２０】
0004517558.tif 000021