(57)【特許請求の範囲】
【請求項１】
ネットリストと縮退部品ライブラリとを参照して縮退ネットリストを生成するネットリスト縮退手段と、
ピンアサインライブラリを参照し、前記縮退ネットリストに基づいて変換ネットリストを生成するピン変換手段と、
接続ルールに従って、前記変換ネットリストに基づいて展開後ルールを生成するルール展開手段と、
前記変換ネットリストと前記展開後ルールとに基づいて、前記ネットリストと前記接続ルールとの検証を行うネットリスト・ルール整合検証手段と
を具備し、
前記縮退部品ライブラリは、
縮退可能な部品である縮退対象部品の情報と、前記縮退対象部品に接続されるピンの情報とを含み、
前記ピンアサインライブラリは、
ピン名の変換の対象となる部品である変換対象部品の情報と、前記変換対象部品の前記ネットリストにおけるピン名と、前記変換対象部品の変換後のピン名とを関連付けて保持し、
前記接続ルールは、
検証の対象となる経路の始点を特定するための始点条件と、前記始点の終点を推測するための終点条件を保持し、
前記ネットリスト縮退手段は、
前記ネットリストに含まれる前記縮退対象部品を特定し、特定した前記縮退対象部品を経由する接続を変更して前記縮退ネットリストを生成し、
前記ピン変換手段は、
前記縮退ネットリストに含まれる前記変換対象部品を特定し、特定した前記変換対象部品に接続されるピン名を変換して前記変換ネットリストを生成し、
前記ルール展開手段は、
前記変換ネットリストから前記接続ルールの始点条件にマッチするピンの名称を始点ピン名として抽出し、前記接続ルールの前記始点条件に対応する終点条件に基づき前記始点ピン名に対応する終点ピン名を推測し、前記始点ピン名と終点ピン名とを関連付けて展開後ルールを生成する
回路検証装置。
【請求項２】
請求項１に記載の回路検証装置において、
前記ネットリスト・ルール整合検証手段は、
前記変換ネットリストに含まれる前記始点を特定し、前記始点に接続される終点を前記変換ネットリストから抽出し、
抽出した前記終点が前記推測終点に合致するか否かに基づいて、前記ネットリストの接続を検証する
回路検証装置。
【請求項３】
（ａ）ネットリスト縮退手段が、ネットリストと縮退部品ライブラリとを参照して縮退ネットリストを生成するステップと、
（ｂ）ピン変換手段が、ピンアサインライブラリを参照し、前記縮退ネットリストに基づいて変換ネットリストを生成するステップと、
（ｃ）ルール展開手段が、接続ルールに従って、前記変換ネットリストに基づいて展開後ルールを生成するステップと、
（ｄ）ネットリスト・ルール整合検証手段が、前記変換ネットリストと前記展開後ルールとに基づいて、前記ネットリストと前記接続ルールとの検証を行うステップと
を具備し、
前記（ａ）ステップは、
前記縮退部品ライブラリから、
縮退可能な部品である縮退対象部品の情報と、前記縮退対象部品に接続されるピンの情報とを読み出すステップと、
前記ネットリストに含まれる前記縮退対象部品を特定するステップと、
特定した前記縮退対象部品を経由する接続を変更して前記縮退ネットリストを生成するステップ
を含み、
前記（ｂ）ステップは、
前記ピンアサインライブラリから、ピン名の変換の対象となる部品である変換対象部品の情報と、前記変換対象部品の前記ネットリストにおけるピン名と、前記変換対象部品の変換後のピン名とを読み出すステップと、
前記縮退ネットリストに含まれる前記変換対象部品を特定するステップと、
特定した前記変換対象部品に接続されるピン名を変換して前記変換ネットリストを生成するステップ
を含み、
前記（ｃ）ステップは、
前記接続ルールから、検証の対象となる経路の始点を特定するための始点条件と、前記始点の終点を推測するための終点条件とを抽出するステップと、
前記変換ネットリストから前記接続ルールの始点条件にマッチするピンの名称を始点ピン名として抽出し、前記接続ルールの前記始点条件に対応する終点条件に基づき前記始点ピン名に対応する終点ピン名を推測し、前記始点ピン名と終点ピン名とを関連付けて展開後ルールを生成するステップ
を含む
回路検証方法。
【請求項４】
請求項３に記載の回路検証方法において、
前記（ｄ）ステップは、
前記変換ネットリストに含まれる前記始点を特定し、前記始点に接続される終点を前記変換ネットリストから抽出するステップと、
抽出した前記終点が前記推測終点に合致するか否かに基づいて、前記ネットリストの接続を検証するステップ
を含む
回路検証方法。
【請求項５】
コンピュータを回路検証装置として機能させるため手順を示す回路検証プログラムであって、
（ａ）ネットリストと縮退部品ライブラリとを参照して縮退ネットリストを生成するステップと、
（ｂ）ピンアサインライブラリを参照し、前記縮退ネットリストに基づいて変換ネットリストを生成するステップと、
（ｃ）接続ルールに従って、前記変換ネットリストに基づいて展開後ルールを生成するステップと、
（ｄ）前記変換ネットリストと前記展開後ルールとに基づいて、前記ネットリストと前記接続ルールとの検証を行うステップと
を前記コンピュータに実行させるための手順を示し、
前記（ａ）ステップは、
前記縮退部品ライブラリから、
縮退可能な部品である縮退対象部品の情報と、前記縮退対象部品に接続されるピンの情報とを読み出すステップと、
前記ネットリストに含まれる前記縮退対象部品を特定するステップと、
特定した前記縮退対象部品を経由する接続を変更して前記縮退ネットリストを生成するステップ
を含み、
前記（ｂ）ステップは、
前記ピンアサインライブラリから、ピン名の変換の対象となる部品である変換対象部品の情報と、前記変換対象部品の前記ネットリストにおけるピン名と、前記変換対象部品の変換後のピン名とを読み出すステップと、
前記縮退ネットリストに含まれる前記変換対象部品を特定するステップと、
特定した前記変換対象部品に接続されるピン名を変換して前記変換ネットリストを生成するステップ
を含み、
前記（ｃ）ステップは、
前記接続ルールから、検証の対象となる経路の始点を特定するための始点条件と、前記始点の終点を推測するための終点条件とを抽出するステップと、
前記変換ネットリストから前記接続ルールの始点条件にマッチするピンの名称を始点ピン名として抽出し、前記接続ルールの前記始点条件に対応する終点条件に基づき前記始点ピン名に対応する終点ピン名を推測し、前記始点ピン名と終点ピン名とを関連付けて展開後ルールを生成するステップ
を含む
回路検証プログラム。
【請求項６】
請求項５に記載の回路検証プログラムにおいて、
前記（ｄ）ステップは、
前記変換ネットリストに含まれる前記始点を特定し、前記始点に接続される終点を前記変換ネットリストから抽出するステップと、
抽出した前記終点が前記推測終点に合致するか否かに基づいて、前記ネットリストの接続を検証するステップ
を含む
回路検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路検証装置、回路検証プログラムおよび回路検証方法に関し、特にプリント配線基板の設計における回路検証装置、回路検証プログラムおよび回路検証方法に関する。
【背景技術】
【０００２】
半導体技術の進歩に伴って、ＰＷＢ（Printed  Wired  Board：プリント配線基板）上に複数のＬＳＩが搭載された半導体装置が普及してきている。また、搭載されるＬＳＩそのものの多ピン化が進んでいる。そのようなＬＳＩを搭載するＰＷＢを開発する技術が知られている（例えば、特許文献１〜５参照。）。
【０００３】
特許文献１（特開平０３−０２８９７１号公報）には、マスクレイアウトデータを構成する複数のセルデータを、セルレベルにて一括して検証を行い、検証処理時間を短縮する技術が記載されている。特許文献２（特開平０６−１２０３４５号公報）には、ＬＳＩのレイアウトデータと回路データとの照合を電子計算機にて行い、照合ミスを排除するとともに、設計チェック作業を効率化するための技術が記載されている。特許文献３（特開平０９−１６７１７０号公報）には、規則的な構造を持つ電子回路の設計において、その全体を一括して処理することと等価な検証処理を自動的に行えるようにする技術が記載されている。
【０００４】
特許文献４（特開平０９−２３７２８９号公報）には、抵抗部品など論理検証に必要のないアナログ部品にハードウェア記述自動生成に有効な削除情報を電子回路の回路図に付加することによって、回路図情報を変更することなく、電子回路の回路図から論理検証用のハードウェア記述を自動生成する技術が記載されている。特許文献５（特開平１０−２５４９３８号公報）には、ディジタル・アナログ混在回路をシミュレーションの特性に応じた回路を効率よくモデル化するための技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０３−０２８９７１号公報
【特許文献２】特開平０６−１２０３４５号公報
【特許文献３】特開平０９−１６７１７０号公報
【特許文献４】特開平０９−２３７２８９号公報
【特許文献５】特開平１０−２５４９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年のＰＷＢ開発においては、ＬＳＩの接続の正当性を検証するのに大幅な工数が費やされることがあった。例えば、従来の検証手法は、接続ルールの記述量が膨大で、ルール作成に非常に大きな手間がかかっていた。また、従来の検証手法は、接続ルールの記述量が膨大のため、対応する接続ルールの検索時間や、接続ルールの主記憶への格納に多くのリソースを要していた。
本発明が解決しようとする課題は、ＰＷＢ開発における、ＬＳＩの接続の正当性を検証する工数を低減させるための技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、ネットリストと縮退部品ライブラリとを参照して縮退ネットリストを生成するネットリスト縮退手段と、ピンアサインライブラリを参照し、前記縮退ネットリストに基づいて変換ネットリストを生成するピン変換手段と、接続ルールに従って、前記変換ネットリストに基づいて展開後ルールを生成するルール展開手段と、前記変換ネットリストと前記展開後ルールとに基づいて、前記ネットリストと前記接続ルールとの検証を行うネットリスト・ルール整合検証手段とを具備する回路検証装置を構成する。
【発明の効果】
【０００８】
本発明によると、ＰＷＢ設計において、ネットリストが論理的に正しい接続となっているか否かを検証することが可能となる。
【０００９】
本発明では、ＬＳＩ間接続は類似した接続のパスで構成されることに着目し、接続仕様として、接続関係とその法則性をルール記述している。それにより、本発明によると、より少ない接続ルールの記述量、且つ、少ないリソースで、広範囲の接続の正当性を検証することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施形態の回路検証システム１の構成を例示するブロック図である。
【図２】図２は、本実施形態の接続関係とデータの流れを例示するブロック図である。
【図３】図３は、本実施形態において、検証対象となる回路の構成を例示する回路モデルである。
【図４】図４は、縮退部品ライブラリ１２の構成を例示するテーブルである。
【図５】図５は、電源・グランドネットライブラリ１３の構成を例示するテーブルである。
【図６】図６は、ピンアサインライブラリ１４の構成を例示するテーブルである。
【図７】図７は、接続ルール１５の構成を例示するテーブルである。
【図８Ａ】図８Ａは、本実施形態の動作の第１段階を例示するフローチャートである。
【図８Ｂ】図８Ｂは、本実施形態の動作の第２段階を例示するフローチャートである。
【図８Ｃ】図８Ｃは、本実施形態の動作の第３段階を例示するフローチャートである。
【図９】図９は、縮退ネットリスト３１に基づいて構成される縮退後回路モデル１８を例示する回路図である。
【図１０】図１０は、変換ネットリスト３２に基づいて構成される変換後回路モデル１９を例示する回路図である。
【図１１】図１１は、ルール展開部２３によって生成される展開後ルール３３の構成を例示するテーブルである。
【図１２】図１２は、検証結果３４の構成を例示するテーブルである。
【発明を実施するための形態】
【００１１】
以下に、図面を参照して本発明を実施するための形態について説明を行う。図１は、本実施形態の回路検証システム１の構成を例示するブロック図である。回路検証システム１は、情報処理装置２と、入力装置３と、出力装置４とを含んでいる。情報処理装置２は、入力装置３と出力装置４とに接続されている。
【００１２】
情報処理装置２は、コンピュータプログラムに示される手順に従って動作し、高速に情報処理を行う装置である。情報処理装置２は、入力、記憶、演算、制御および出力の５つの基本機能を備えている。入力装置３は、情報処理装置２へデータを入力するマンマシンインターフェースである。出力装置４は、情報処理装置２の処理結果を外部に出力するマンマシンインターフェースである。
【００１３】
図１を参照すると、情報処理装置２は、ＣＰＵ５と、メモリ６と、大容量記憶装置７とを含み、それらはバス８を介して接続されている。ＣＰＵ５は、情報処理装置２に備えられた各種装置の制御やデータの処理を行う。ＣＰＵ５は、入力装置３などから受け取ったデータを解釈して演算し、結果を出力装置などで出力する。メモリ６は、ＲＡＭなどに代表されるデータを記憶する記憶装置である。メモリ６は、ＣＰＵ５が演算処理を実行するときに使用される。大容量記憶装置７は、ＨＤＤ（ハードディスクドライブ）に代表される記憶装置であり、本実施形態に関連する情報やデータを記憶している。
【００１４】
大容量記憶装置７は、ＰＫＧネットリスト１１と、縮退部品ライブラリ１２と、電源・グランドネットライブラリ１３と、ピンアサインライブラリ１４と、接続ルール１５と、検証ツール１６と、縮退ネットリスト３１と、変換ネットリスト３２と、展開後ルール３３と、検証結果３４とを含んでいる。
【００１５】
ＰＫＧネットリスト１１には、回路図上に記述される全部品の接続関係を定義している。縮退部品ライブラリ１２には、縮退対象となる部品名と、縮退するピンの接続関係を定義している。電源・グランドネットライブラリ１３には、電源・グランドネットとなるネット名を定義している。ピンアサインライブラリ１４には、変換対象となる部品のネットリスト上の元のピン名と、変換後のピン名を定義している。接続ルール１５には、期待する接続関係の始終点の組及び関数を定義している。始終点には、部品名、ロケーション名、ピン名の要素を記述している。始点は変数の記述が可能で、終点には始点に記述される変数を引数とした関数の記述が可能である。また、終点は複数指定可能である。始点、終点の各要素には、任意文字を表すワイルドキャラや正規表現等の利用が可能である。関数には式を定義する。数値計算や文字列演算の定義等、一般的なプログラム相当の記述が可能であり、返り値は１値（数値もしくは文字列）としている。
【００１６】
縮退ネットリスト３１には、回路図上に記述される全部品の接続のうち、縮退対象部品については縮退した状態で、接続関係が定義される。変換ネットリスト３２には、縮退ネットリスト３１上に定義される全部品のピンのうち、ピン変換対象のピンについては、変換した状態で接続関係が定義される。展開後ルール３３には、始点にマッチした接続ルールについて、始点の情報に対してルール内の関数を評価した結果得られる終点ルールに展開した状態で、接続関係が定義される。検証結果３４には、接続ルールとネットリストの整合検証結果が出力される。
【００１７】
検証ツール１６は、縮退ネットリスト３１を生成するネットリスト縮退部２１と、変換ネットリスト３２を生成するピン変換部２２と、展開後ルール３３を生成するルール展開部２３と、検証結果３４を出力するネットリスト・ルール整合検証部２４とを含んでいる。
【００１８】
図２は、本実施形態の接続関係とデータの流れを例示するブロック図である。ネットリスト縮退部２１は、ピン変換部２２に接続可能に構成されている。ネットリスト縮退部２１は、ＰＫＧネットリスト１１と、縮退部品ライブラリ１２から読み出したデータと、電源・グランドネットライブラリ１３から読み出したデータに基づいて縮退ネットリスト３１を生成する。ネットリスト縮退部２１は、ＰＫＧネットリスト１１と縮退部品ライブラリ１２と電源・グランドネットライブラリ１３から、縮退対象部品を縮退し、電気的要素、物理的要素を排除して縮退ネットリスト３１を生成し、大容量記憶装置７の所定の領域や、メモリ６に格納する。
【００１９】
ピン変換部２２は、ルール展開部２３に接続可能に構成されている。ピン変換部２２は、ピンアサインライブラリ１４から読み出したデータと、縮退ネットリスト３１とに基づいて変換ネットリスト３２を生成する。ピン変換部２２は、ピンアサインライブラリ１４と縮退ネットリスト３１から、ピン名を変換し、ルール記述しやすい変換ネットリスト３２を大容量記憶装置７やメモリ６に生成する。なお、ピン変換部２２は、ルール記述の容易化のため行っているので、変換前のピン名でルール化に支障がなければ、あえて実施する必要はない。
【００２０】
ルール展開部２３は、ネットリスト・ルール整合検証部２４に接続可能に構成されている。ルール展開部２３は、接続ルール１５から読み出したデータと、変換ネットリスト３２とに基づいて、展開後ルール３３を生成する。ルール展開部２３は、接続ルール１５と変換ネットリスト３２を使用し、接続ルール１５にマッチする始点ピンから、引数となる情報を抽出し、ルール内の関数を評価した展開後ルール３３を生成し、大容量記憶装置７の所定の領域やメモリ６に格納する。
【００２１】
ネットリスト・ルール整合検証部２４は、展開後ルール３３から読み出したデータに基づいて、ＰＫＧネットリスト１１が、適切に構成されているか否かの検証を行う。ネットリスト・ルール整合検証部２４は、変換ネットリスト３２と展開後ルール３３を使用し、始点ピンと終点ピンが、展開後のルール定義と一致するか整合チェックを実施し、検証結果３４を生成する。
【００２２】
図３は、本実施形態において、検証対象となる回路の構成を例示する回路モデルである。図３に示される回路モデル１７は、ＰＫＧネットリスト１１に基づいて生成される。回路モデル１７は、複数の部品とネットとで構成されている。その複数の部品の各々は、部品名と、ロケーション名と、ピン名とを含んでいる。
【００２３】
図３を参照すると、回路モデル１７は、縮退対象となる複数のディスクリート部品（第１抵抗４１〜第６抵抗４６）と、第１電源線４７と、第２電源線４８と、複数の集積回路（第１半導体集積回路５１〜第９半導体集積回路５９）とを含んでいる。回路モデル１７は、ＰＫＧネットリスト１１に含まれる接続情報に基づいて、複数の部品の各々を接続することによって構成される。
【００２４】
本実施形態の説明に用いる部品名は、第１タイプ集積回路、第２タイプ集積回路、第３タイプ集積回路、第４タイプ集積回路、抵抗の５種である。また、本実施形態では、ロケーション名として、Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｍ０、Ｍ１、Ｃ０、Ｃ１、Ｂ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６を用いる。ロケーション名が“Ｃ０”の部品から、ロケーション名が“Ｄ０”、“Ｄ１”の部品に接続されるパスは１０ｂｉｔのバスである。同様に、ロケーション名が“Ｃ１”の部品からロケーション名が“Ｄ２”、“Ｄ３”の部品に接続されるパスは１０ｂｉｔのバスである。さらに、ロケーション名が“Ｃ０”の部品からロケーション名が“Ｍ０”の部品に接続されるパスは、差動ペアの接続で構成されている。同様に、ロケーション名が“Ｃ１”の部品からロケーション名が“Ｍ１”の部品に接続されるパスは差動ペアの接続で構成されている。
【００２５】
図３を参照すると、第１抵抗４１は、部品名が“抵抗”で、ロケーション名が“Ｒ１”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。第２抵抗４２は、部品名が“抵抗”で、ロケーション名が“Ｒ２”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。第３抵抗４３は、部品名が“抵抗”で、ロケーション名が“Ｒ３”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。第４抵抗４４は、部品名が“抵抗”で、ロケーション名が“Ｒ４”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。第５抵抗４５は、部品名が“抵抗”で、ロケーション名が“Ｒ５”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。第６抵抗４６は、部品名が“抵抗”で、ロケーション名が“Ｒ６”の部品であり、ピン名がＰ１のピンとピン名がＰ２のピンとを含んでいる。
【００２６】
第１半導体集積回路５１は、部品名が“第１タイプ集積回路”で、ロケーション名が“Ｄ０”の部品であり、ピン名がＤ［０−９］のピンを含んでいる。第２半導体集積回路５２は、部品名が“第１タイプ集積回路”で、ロケーション名が“Ｄ１”の部品であり、ピン名がＤ［０−９］のピンを含んでいる。第３半導体集積回路５３は、部品名が“第２タイプ集積回路”で、ロケーション名が“Ｍ０”の部品であり、ピン名がＰ３のピンとピン名がＰ４のピンとを含んでいる。第４半導体集積回路５４は、部品名が“第３タイプ集積回路”で、ロケーション名が“Ｃ０”の部品であり、ピン名がＤ［０−９］のピンと、ピン名がＣＬＰのピンと、ピン名がＣＬＮのピンとを含んでいる。第５半導体集積回路５５は、部品名が“第１タイプ集積回路”で、ロケーション名が“Ｄ２”の部品であり、ピン名がＤ［０−９］のピンを含んでいる。第６半導体集積回路５６は、部品名が“第１タイプ集積回路”で、ロケーション名が“Ｄ３”の部品であり、ピン名がＤ［０−９］のピンを含んでいる。第７半導体集積回路５７は、品名が“第２タイプ集積回路”で、ロケーション名が“Ｍ１”の部品であり、ピン名がＰ３のピンとピン名がＰ４のピンとを含んでいる。第８半導体集積回路５８は、部品名が“第３タイプ集積回路”で、ロケーション名が“Ｃ１”の部品であり、ピン名がＤ［０−９］のピンと、ピン名がＣＬＰのピンと、ピン名がＣＬＮのピンとを含んでいる。第９半導体集積回路５９は、部品名が“第４タイプ集積回路”で、ロケーション名が“Ｂ”の部品である。
【００２７】
図４は、縮退部品ライブラリ１２の構成を例示するテーブルである。縮退部品ライブラリ１２は、縮退対象の部品の部品名が“抵抗”であること、その部品を縮退した時の接続関係としてピン名がＰ１のピンからピン名がＰ２のピンが接続されることを定義している。図５は、電源・グランドネットライブラリ１３の構成を例示するテーブルである。電源・グランドネットライブラリ１３は、３．３ＶとＧＮＤのネットを定義している。図６は、ピンアサインライブラリ１４の構成を例示するテーブルである。ピンアサインライブラリ１４は、ピン変換対象の部品の部品名が“第２タイプ集積回路”であることと、変換前後のピン名の対応情報とを定義している。
【００２８】
図７は、接続ルール１５の構成を例示するテーブルである。接続ルール１５は、ルール６１と、関数６２とを含んでいる。また、接続ルール１５は、ルール名６３と、始点条件６４と、終点条件６５との対応を保持している。以下に述べる実施形態では、本願発明の理解を容易にするために、接続ルール１５の終点条件６５が、第１終点条件６５ａと第２終点条件６５ｂとを含む場合を例示して説明を行う。
【００２９】
接続ルール１５は、第１ルール及び第２ルールと、関数ｆ（ｘ）及びｇ（ｘ，ｙ）を定義している。第１ルールは、始点ロケーションに変数ｘ１、始点ピンには変数ｘ２を指定し、第１終点ロケーションに関数ｆ（ｘ１）、第１終点ピンにｆ（ｘ２）を使用している。同様に、第２ルールには、始点側にて変数ｘ１および変数ｘ２を使用し、終点側では関数ｇ（ｘ，ｙ）及び関数ｆ（ｘ）を使用している。
【００３０】
図８Ａ、図８Ｂ及び図８Ｃは、本実施形態の動作を例示するフローチャートである。本実施形態の動作は、情報処理装置２のＣＰＵ５が、検証ツール１６を起動し、その検証ツール１６に示される手順に従って動作することで実現する。
【００３１】
図８Ａは、本実施形態の動作の第１段階を例示するフローチャートである。ステップＳ１０１において、検証ツール１６は、ＰＫＧネットリスト１１を読み出し、そのＰＫＧネットリスト１１に基づいて、回路モデル１７を構成する。ステップＳ１０２において、ネットリスト縮退部２１は、縮退部品ライブラリ１２を読み出し、その後、ステップＳ１０３において、電源・グランドネットライブラリ１３を読み出す。
【００３２】
ステップＳ１０４において、ネットリスト縮退部２１は、ＰＫＧネットリスト１１の部品を順次処理し、縮退部品ライブラリ１２に定義される部品かどうか確認することによって、縮退部品の判定を行う。その判定の結果、対象部品の場合、処理はステップＳ１０５に進む。その判定の結果、特定した部品が、縮退部品ライブラリ１２に記載されたものでない場合、処理は戻り、新たな部品を特定して、縮退部品ライブラリ１２に定義される部品かどうか確認する。
【００３３】
具体的には、ネットリスト縮退部２１は、ステップＳ１０１〜ステップＳ１０４の処理において、ＰＫＧネットリスト１１、縮退部品ライブラリ１２、電源・グランドネットライブラリ１３から得られる情報に基づいて、ＰＫＧネットリスト１１の全部品を順次チェックし、縮退対象部品として特定していく。上述の図３を参照すると、回路モデル１７には、ロケーション名が、Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｍ０、Ｍ１、Ｃ０、Ｃ１およびＢの部品が含まれている。図４に示されているように、縮退部品ライブラリ１２には、これらの部品の部品名が含まれていない。そのため、これらの部品に対する縮退は行わない。回路モデル１７には、ロケーション名が、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５およびＲ６の部品の部品名は、縮退部品ライブラリ１２に含まれている。したがって、以降の処理では、これらの部品に対して縮退を行う。
【００３４】
ステップＳ１０５において、ネットリスト縮退部２１は、電源・グランドネットライブラリ１３を参照し、特定した縮退対象部品のピンが、電源・グランドネットライブラリ１３に定義される電源・グランドネットか否かの判定を行う。その判定の結果、一方のピンが電源・グランドネットライブラリ１３に定義される電源・グランドネットの場合は接続関係にあるピンを全てオープンにし、処理はステップＳ１０７に進む。その判定の結果、一方のピンが電源・グランドネットライブラリ１３に定義される電源・グランドネットでない場合、処理はステップＳ１０６に進む。ステップＳ１０６において、接続関係にあるピンのネットを直結し、元のピンはオープンにする。
【００３５】
ステップＳ１０７において、ネットリスト縮退部２１は、全ピンがオープンになっていれば、縮退対象部品を、処理対象の回路モデル１７から削除する。
【００３６】
ステップＳ１０８において、ネットリスト縮退部２１は、全部品に対する処理が完了したか否かの判定を行う。その判定の結果、全部品に対する処理が完了していなければ、処理はステップＳ１０４に戻る。その判定の結果、全部品に対する処理が完了していれば、処理はステップＳ１０９に進む。ステップＳ１０９において、ネットリスト縮退部２１は、縮退ネットリスト３１を生成する。
【００３７】
上述の図３を参照すると、ロケーション名がＲ１、Ｒ４の部品は、そのピンの一方が、第１電源線４７、第２電源線４８に接続されている。それらのネット（第１電源線４７、第２電源線４８）は、図５の電源・グランドネットライブラリ１３に定義されている。そのため、情報処理装置２１は、接続関係にあるピン名がＰ１のピン及びピン名がＰ２のピンをオープンにする。また、ロケーション名が、Ｒ２、Ｒ３、Ｒ５、Ｒ６の部品は、そのピンに接続されるネットが電源・グランドネットライブラリ１３に含まれてない。そのため、図４の縮退部品ライブラリ１２のピン対応情報である“Ｐ１−Ｐ２”に従い、ピン名がＰ１のピンとピン名がＰ２のピンのネットを直結し、ピン名がＰ１のピンとピン名がＰ２のピンのネットを切り離す。
【００３８】
その後、ステップＳ１０７において、全ピンがオープンのため、部品を削除する。ステップＳ１０８において、全部品の処理を終えると、ネットリスト縮退部２１は、ステップＳ１０９での処理を行い、縮退ネットリスト３１を生成し、処理をピン変換部２２に渡す。
【００３９】
図９は、縮退ネットリスト３１に基づいて構成される縮退後回路モデル１８を例示する回路図である。図９の縮退後回路モデル１８に示されているように、部品名“抵抗”の部品（第１抵抗４１〜第６抵抗４６）のピン名がＰ１のピンとピン名がＰ２のピンとが直結され、また、部品名“抵抗”の部品（第１抵抗４１〜第６抵抗４６）が削除されている。
【００４０】
図８Ｂは、本実施形態の動作の第２段階を例示するフローチャートである。ステップＳ１１０において、ピン変換部２２は、ピンアサインライブラリ１４を読み出す。ステップＳ１１１において、ピン変換部２２は、縮退ネットリスト３１を構成する部品のピンを特定し、そのピンが、ピンアサインライブラリ１４に定義されるピン変換対象部品のピンかどうかを判定する。その判定の結果、特定したピンが、ピンアサインライブラリ１４に定義されているピンの場合は、処理はステップＳ１１２に進む。その判定の結果、特定したピンが、ピンアサインライブラリ１４に定義されていない場合、処理は戻り、新たなピンを特定し、ピン変換対象かどうか、ピンアサインライブラリ１４上の定義の有無を参照して判定を行う。ピン変換部２２は、このように全てピンに対し、順次処理を実行する。
【００４１】
ステップＳ１１２において、ピン変換部２２は、ピン変換対象ピンの場合、ピンアサインライブラリ１４に定義される変換後ピン名に、ネットリストを書き換える。ステップＳ１１３において、ピン変換部２２は、全ピンのピン変換が完了したか否かの判定を行う。その判定の結果、全ピンのピン変換が完了した場合、処理はステップＳ１１４に進む。その判定の結果、全ピンのピン変換が完了していない場合、処理はステップＳ１１１に戻り、次のピンを処理する。ステップＳ１１４において、ピン変換部２２は、全ピン完了した時点で、変換ネットリスト３２を生成する。
【００４２】
このように、ピン変換部２２は、ピンアサインライブラリ１４を参照して縮退ネットリスト３１の全部品を順次チェックし、ピン名変換を行う。図９に示されているように、縮退後回路モデル１８には、ロケーション名がＭ０、Ｍ１の部品が含まれている。これらは、部品名が“第２タイプ集積回路”のため、変換対象となる。ピン変換部２２は、ピンアサインライブラリ１４の定義に従い、ピン名がＰ３のピンをピン名がＣＬＰのピンに変換する。同様に、ピン変換部２２は、ピン名がＰ４のピンをピン名がＣＬＮのピンに変換する。ピン変換部２２は、全部品変換を終えると、変換ネットリスト３２を生成する。
【００４３】
図１０は、変換ネットリスト３２に基づいて構成される変換後回路モデル１９を例示する回路図である。図１０の変換後回路モデル１９に示されているように、第３半導体集積回路５３のピン名がＰ３のピンは、ピン名がＣＬＰのピンに変換され、ピン名がＰ４のピンは、ピン名がＣＬＮのピンに変換されている。また、第７半導体集積回路５７のピン名がＰ３のピンは、ピン名がＣＬＰのピンに変換され、ピン名がＰ４のピンは、ピン名がＣＬＮのピンに変換されている。
【００４４】
図８Ｃは、本実施形態の動作の第３段階を例示するフローチャートである。第３段階では、ルール展開部２３及びネットリスト・ルール整合検証部２４を用いて、展開後ルール３３、検証結果３４を生成する。ステップＳ１１５において、ルール展開部２３は、接続ルール１５を読み出す。ステップＳ１１６において、ルール展開部２３は、変換ネットリスト３２のピンを順次処理し、接続ルール１５のうち、マッチするルールがあるか否かを検索する。ルール展開部２３は、マッチするピンがあれば、ステップＳ１１７に進み、なければそのピンを検証対象外として、処理は戻り次のピンに対して判定を行う。
【００４５】
ステップＳ１１７において、ルール展開部２３は、始点ピンがマッチしたルールより変数部分の値を始点ピンより抽出し、終点のルールの関数を評価する。関数の式は接続ルール１５に定義され、関数に渡す変数には始点ピンより抽出した値を代入する。ルール展開部２３は、このようにして変数、関数を具体化し、展開後ルール３３を生成する。
【００４６】
上述の図１０を参照すると、変換後回路モデル１９には、ロケーション名がＭ０、Ｍ１、Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｂの部品に対応するピンが含まれている。ルール展開部２３は、それらのピンについて、始点ロケーションのＣｘ１の条件を満たしていないと判断し、その判断に基づいて、それらのピンは、接続ルール１５にマッチしないと認定する。ルール展開部２３は、判断を完了した場合には、次のピンを特定し、処理を繰り返す。
【００４７】
ルール展開部２３は、ロケーション名がＣ０の部品に対応して、かつ、ピン名がＣＬＰのピンを特定する。その部品およびピンは、第１ルールに示される始点部品、始点ロケーション、始点ピンの条件を全て満たすため、ルール展開部２３は、特定した部品が接続ルール１５にマッチすると判断する。ルール展開部２３は、このときの始点の変数値より、終点ルールを計算する。
【００４８】
上述の図７を参照すると、始点ロケーション名がＣ０であるので、
Ｃｘ１＝Ｃ０
より、
ｘ１＝０
を算出する。また、始点ピン名がＣＬＰであるので、
ＣＬｘ２＝ＣＬＰ
より、
ｘ２＝Ｐ
を算出する。
【００４９】
このとき、接続ルール１５の関数６２より
ｆ（ｘ１）＝ｘ１
が求められ、また、第１終点条件６５ａの第１終点ロケーション名がＭｆ（ｘ１）であるため、終点ロケーション名としてＭ０が求められる。また、接続ルール１５の関数６２より、
ｆ（ｘ２）＝ｘ２
が求められ、また、第１終点条件６５ａの第１終点ピン名がＣＬｆ（ｘ２）であるため、終点ピン名としてＣＬＰが求められる。ルール展開部２３は、計算されたルールを展開後ルール３３に出力する。
【００５０】
ルール展開部２３は、始点ロケーション名Ｃ０の部品に対応して、かつ、ピン名がＣＬＮのピンを特定する。その部品およびピンは、第１ルールに示される始点部品、始点ロケーション、始点ピンの条件を全て満たすため、ルール展開部２３は、接続ルール１５にマッチすると判断する。ルール展開部２３は、このときの始点の変数値より、上記と同様に、終点ルールを計算して展開後ルール３３を生成する。ルール展開部２３は、ロケーション名がＣ１の部品で、ピン名がＣＬＰのピンに対しても同様の処理を行う。また、そのロケーション名がＣ１の部品で、ピン名がＣＬＮのピンに対しても同様の処理を行う。このようにして、ルール展開部２３は、第１ルールに従って展開後ルール３３を生成する。
【００５１】
さらに、ルール展開部２３は、ロケーション名がＣ０でピン名がＤ［０］の部品を特定する。ルール展開部２３は、その部品が第２ルールにマッチすると判断する。ルール展開部２３は、ルール６１と、関数６２とに従い、また、ｘ１＝０、ｘ２＝０であることに基づいて終点ルールを展開する。
【００５２】
それによって、第１終点部品の部品名が全タイプ半導体集積回路、第１終点ロケーションとしてＤ０、第１終点ピンとしてＤ［０］が求まる。また、第２終点部品の部品名が全タイプ半導体集積回路、第２終点ロケーションとしてＤ１、第２終点ピンのピン名としてＤ［０］が求まる。
【００５３】
図１１は、ルール展開部２３によって生成される展開後ルール３３の構成を例示するテーブルである。展開後ルール３３は、ルール名６３と、始点条件６４と、終点条件６５と保持している。図１１に示されているように、展開後ルール３３は、始点条件６４に対し、上記の動作で求められた終点条件６５を対応付けている。
【００５４】
図８Ｃに戻り、ステップＳ１１８において、始点ピンに接続される終点ピンの一覧を変換ネットリスト３２の接続関係を追うことで抽出する。ステップＳ１１９において、抽出した接続関係が展開後ルール３３に定義される接続関係と一致しているか検証する。ステップＳ１２０において、全ピンの始点ピンのマッチ、検証が完了したか否かの判断を行う。その判断の結果、全ピンの始点ピンのマッチ、検証が完了している場合、処理はステップＳ１２１に進む。その判断の結果、全ピンの始点ピンのマッチ、検証が完了していない場合は、処理はステップＳ１１６に戻る。
【００５５】
ステップＳ１２１において、全ピンに対する処理が完了した時点で、全てのピンの検証結果を含む検証結果３４を生成して出力する。
【００５６】
図１２は、検証結果３４の構成を例示するテーブルである。ネットリスト・ルール整合検証部２４は、始点ピン（ロケーション名がＣ０の部品で、ピン名がＣＬＰのピン）から、変換ネットリスト３２を参照して、接続をトレースする。このとき、部品名が第２タイプ集積回路、ロケーション名がＭ０、ピン名がＣＬＰに到達する。ネットリスト・ルール整合検証部２４は、終点が現在の展開後ルール３３と一致する、検証結果”一致”を含む検証結果３４を生成する。全ピン完了してない場合、次のピンの始点マッチを確認する。ロケーション名Ｃ０、Ｃ１、ピン名Ｄ［０］〜Ｄ［９］の始点ピンについても同様にルール展開後の検証を行い、結果を検証結果３４に出力する。全ピン完了すると、全検証結果を含む検証結果３４を生成する。
【００５７】
なお、本願発明は、複数のＰＫＧネットリストを用いてカード間の接続に対する接続検証を実施する検証システムに適用することが可能である。また、電源・グランド接続の抵抗・コンデンサを縮退対象外とすることも可能である。例えば、本願発明と同じ発明者による特願２００７−０８３６１０に記載の技術を用いることで、電気特性情報を付与した中間ネットリストを作成し、接続検証と同時に電源・グランド接続の抵抗・コンデンサに対する接続検証及び電気的検証を実施する検証システムを構成することができる。
【符号の説明】
【００５８】
１…回路検証システム
２…情報処理装置
３…入力装置
４…出力装置
５…ＣＰＵ
６…メモリ
７…大容量記憶装置
８…バス
１１…ＰＫＧネットリスト
１２…縮退部品ライブラリ
１３…電源・グランドネットライブラリ
１４…ピンアサインライブラリ
１５…接続ルール
１６…検証ツール
１７…回路モデル
１８…縮退後回路モデル
１９…変換後回路モデル
２１…ネットリスト縮退部
２２…ピン変換部
２３…ルール展開部
２４…ネットリスト・ルール整合検証部
３１…縮退ネットリスト
３２…変換ネットリスト
３３…展開後ルール
３４…検証結果
４１…第１抵抗
４２…第２抵抗
４３…第３抵抗
４４…第４抵抗
４５…第５抵抗
４６…第６抵抗
４７…第１電源線
４８…第２電源線
５１…第１半導体集積回路
５２…第２半導体集積回路
５３…第３半導体集積回路
５４…第４半導体集積回路
５５…第５半導体集積回路
５６…第６半導体集積回路
５７…第７半導体集積回路
５８…第８半導体集積回路
５９…第９半導体集積回路
６１…ルール
６２…関数
６３…ルール名
６４…始点条件
６５…終点条件
６５ａ…第１終点条件
６５ｂ…第２終点条件
６６…検証結果
Ｐ１…ピン名がＰ１のピン
Ｐ２…ピン名がＰ２のピン
Ｐ３…ピン名がＰ３のピン
Ｐ４…ピン名がＰ４のピン
ＣＬＰ…ピン名がＣＬＰのピン
ＣＬＮ…ピン名がＣＬＮのピン
【図１】
0004586926.tif 000002
【図２】
0004586926.tif 000003
【図３】
0004586926.tif 000004
【図４】
0004586926.tif 000005
【図５】
0004586926.tif 000006
【図６】
0004586926.tif 000007
【図７】
0004586926.tif 000008
【図８Ａ】
0004586926.tif 000009
【図８Ｂ】
0004586926.tif 000010
【図８Ｃ】
0004586926.tif 000011
【図９】
0004586926.tif 000012
【図１０】
0004586926.tif 000013
【図１１】
0004586926.tif 000014
【図１２】
0004586926.tif 000015