(57)【特許請求の範囲】
【請求項１】
光ディスク媒体上に記録された情報をピックアップによって抽出し、前記ピックアップで抽出した信号のエンベロープを検出する光ディスク装置であって、
前記ピックアップより抽出された信号の振幅を変化させるＶＧＡと、
前記ＶＧＡが出力する信号をデジタル化するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段が出力する信号の振幅情報を検出する振幅検出手段と、
前記Ａ／Ｄ変換手段が出力する信号から２値化された再生データを生成する２値化データ生成手段と、
前記振幅検出手段で検出した振幅情報が一定となるよう前記ＶＧＡを制御するゲイン制御手段と、
前記ゲイン制御手段が出力する制御情報と前記振幅検出手段で検出した振幅情報とから、前記ピックアップから出力される信号のエンベロープを生成するエンベロープ生成手段とを備えたことを特徴とする光ディスク装置。
【請求項２】
請求項１記載の光ディスク装置において、
前記Ａ／Ｄ変換手段の入力として前記ピックアップの出力を選択することができる入力信号選択手段と、
前記ＶＧＡを制御する制御信号を固定するゲイン制御固定手段とを更に備えたことを特徴とする光ディスク装置。
【請求項３】
請求項１記載の光ディスク装置において、
前記エンベロープ生成手段は、前記ＶＧＡの特性を吸収する伝達特性を備えたことを特徴とする光ディスク装置。
【請求項４】
請求項１記載の光ディスク装置において、
前記エンベロープ生成手段は、
前記ＶＧＡの利得が１倍となるＶＧＡ制御値を設定するユニティゲイン制御値保持手段と、
前記ＶＧＡにおける伝達特性の傾きを設定するゲイン傾き補正値保持手段と、
前記ＶＧＡを制御する制御信号と前記ユニティゲイン制御値保持手段の出力との差分を計算する差分計算手段と、
前記差分計算手段で求めた差分情報を前記ゲイン傾き補正値保持手段の出力で除算する除算手段と、
前記振幅検出手段で検出した振幅情報と前記除算手段の計算結果とから前記ピックアップのエンベロープを算出するエンベロープ演算手段とを備えたことを特徴とする光ディスク装置。
【請求項５】
請求項４記載の光ディスク装置において、
前記エンベロープ演算手段は、
前記除算手段の計算結果を所定の比率で高い精度の振幅補正を行う制御値と、粗い精度の振幅補正を行う制御値とに配分する分配手段と、
前記分配手段で配分した高い精度の振幅補正を行う制御値によって前記振幅検出手段で検出した振幅情報を高い精度で振幅補正する小振幅補正手段と、
前記分配手段で配分した粗い精度の振幅補正を行う制御値によって前記小振幅補正手段で補正された信号に対して大きな振幅補正を行い前記ピックアップ出力のエンベロープを生成する大振幅補正手段とを備えたことを特徴とする光ディスク装置。
【請求項６】
請求項５記載の光ディスク装置において、
前記分配手段は、前記高い精度の振幅補正を行う制御値として前記除算手段の出力のうち小数部を選択し、前記粗い精度の振幅補正を行う制御値として前記除算手段の出力のうち整数部を選択することを特徴とする光ディスク装置。
【請求項７】
請求項５記載の光ディスク装置において、
前記小振幅補正手段は、前記高い精度の振幅補正を行う制御値を入力として対数スケールの演算を実施し、
前記大振幅補正手段は、前記粗い精度の振幅補正を行う制御値を入力として２のｎ乗（ｎは正の整数）の演算を実施することを特徴とする光ディスク装置。
【請求項８】
請求項５記載の光ディスク装置において、
前記小振幅補正手段は、前記高い精度の振幅補正を行う制御値を入力とした対数スケールの演算を、２のｎ乗（ｎは負の整数）の演算器と、加算器とによって簡易的に実現するテーブルを備えたことを特徴とする光ディスク装置。
【請求項９】
請求項４記載の光ディスク装置において、
前記光ディスク媒体上の特定領域に存在する記録情報を前記ピックアップで抽出し、前記ピックアップで抽出した情報の振幅情報と、前記ＶＧＡの制御値を固定して得られた振幅情報とから、前記ユニティゲイン制御値保持手段の設定値と前記ゲイン傾き補正値保持手段の設定値とを決定する手段を更に備えたことを特徴とする光ディスク装置。
【請求項１０】
請求項９記載の光ディスク装置において、
前記ユニティゲイン制御値保持手段の設定値を決定する手段として、前記光ディスク媒体上の特定領域に存在する記録情報を前記ピックアップで抽出し、前記ピックアップで抽出した情報を前記ＶＧＡを通さずに前記Ａ／Ｄ変換手段でデジタル化し、前記振幅検出手段で検出したピックアップの振幅情報を読み取り、前記ＶＧＡの制御値を固定して前記ピックアップで抽出した信号の振幅を制御し、前記Ａ／Ｄ変換手段でデジタル化し、前記振幅検出手段で検出した振幅情報と照合する照合手段を備え、
前記２つの振幅情報が一致する前記ＶＧＡの制御値を前記ユニティゲイン制御値保持手段に設定することを特徴とする光ディスク装置。
【請求項１１】
請求項９記載の光ディスク装置において、
前記ゲイン傾き補正値保持手段の設定値を決定する手段として、前記光ディスク媒体上の特定領域に存在する記録情報を前記ピックアップで抽出し、前記ピックアップで抽出した情報を前記ＶＧＡの制御値を固定して前記ピックアップで抽出した信号の振幅を制御し、前記Ａ／Ｄ変換手段でデジタル化し、前記振幅検出手段で検出した振幅情報を読み取り、更に前記ＶＧＡの制御値を別の値に固定して前記ピックアップで抽出した信号の振幅を制御し、前記Ａ／Ｄ変換手段でデジタル化し、前記振幅検出手段で検出した振幅情報とを照合する照合手段を備え、
前記２つの振幅情報が所定の比率になる場合の前記ＶＧＡの制御値を前記ゲイン傾き補正値保持手段に設定することを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク媒体の記録再生を行う光ディスク装置に関するものであり、特に再生信号のエンベロープを生成する機能を備えた信号処理の分野に属するものである。
【背景技術】
【０００２】
光ディスク装置の市場が成長している現在、光ディスク装置には安定性が高く、高品質な再生信号が望まれている。光ディスク媒体から情報を抽出するにあたり、光ディスク媒体中の欠陥やごみ、あるいは指紋等が付着していると、ピックアップで抽出した信号の振幅が変化する。また、デフォーカス及びチルト等の光ディスク装置のストレス、あるいは光ディスク媒体自体の反射率や変調率等のばらつきによっても、ピックアップからの抽出した信号振幅は異なる。
【０００３】
そこで従来は、高品質な再生情報を提供するために２値化データを生成する前段にＶＧＡ（Variable Gain Amplifier：可変利得増幅器）を配置し、振幅値を一定にすることで安定して２値化データを生成できるようにしていた。また、ピックアップから抽出した信号のエンベロープは、ピックアップの焦点位置学習、媒体の記録・未記録判別等に使用するため検出する必要がある。しかし、ＶＧＡ以降の振幅を一定化した信号からはピックアップで抽出した信号のエンベロープを再現できないため、従来の光ディスク装置はＶＧＡ前の信号からエンベロープを検出している（特許文献１参照）。
【０００４】
また、ＰＲＭＬ（Partial Response Maximum Likelihood）等のデジタル信号処理技術を駆使して更に２値化データの精度を向上させるためＶＧＡ後にＡＤＣ（Analog-to-Digital Converter：Ａ／Ｄ変換器）を追加する構成が考えられる。更に、プロセスの微細化が進むとデジタル部の回路規模に比べてアナログ部の回路規模が支配的となる傾向にあるため、回路構成のデジタル化は低コスト化に繋がる。
【特許文献１】特開２００１−２４３７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記のようにしてエンベロープを検出する構成を、微細化プロセスに強いデジタル回路に置き換えるとエンベロープ検出回路をアナログ回路で構成する、あるいはエンベロープ検出と２値化データ生成とにそれぞれＡＤＣを用意し、合計２つのＡＤＣを用いてデジタル化するしかなかった。その結果、アナログ部の回路規模があまり減らず高コスト化の原因になるという問題点を有していた。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、ＶＧＡ後の信号からピックアップで抽出した信号のエンベロープを生成し、アナログ回路を削減することで低コスト化を実現できる光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の光ディスク装置は、以下の構成にしている。すなわち、ピックアップにより抽出された情報の振幅を安定化させるための振幅制御手段と、振幅制御された信号をデジタルサンプリングするＡ／Ｄ変換手段と、デジタルサンプリングした信号から２値化再生信号を生成する２値化データ生成手段と、デジタルサンプリングした信号の振幅を検出する振幅検出手段と、検出したデジタル振幅からピックアップのエンベロープを抽出するエンベロープ生成手段とを備えている。また、振幅制御手段には、増幅手段（ＶＧＡ）と、増幅手段の振幅増減量を決定するゲイン制御手段と、増幅手段の制御をホールドするゲインホールド手段と、増幅手段の制御を固定するゲイン固定手段とを備えていることを特徴とするものである。
【０００８】
また、エンベロープ生成手段は、増幅手段の利得が１倍又はｍ倍（ｍは整数とは限らない）となる情報を設定するユニティゲイン制御値設定手段と、増幅手段のゲイン傾きを設定するゲイン傾き補正値設定手段とを備えており、それらの値と増幅手段の制御値とからピックアップのエンベロープを求める構成にしている。増幅手段の伝達特性が既知の場合には、伝達特性からユニティゲイン制御値とゲイン傾き補正値とを設定することができる。増幅手段の設計難易度を下げるためにある程度のばらつきを許容する場合には、ばらつき補正手順によってユニティゲイン制御値とゲイン傾き補正値とを設定する処理を施すことができる。
【０００９】
ばらつき補正手順を実施するにあたり、ピックアップの出力振幅が必要になるため増幅手段を介さずにピックアップの出力振幅を計測する系を備えており、所定の領域におけるピックアップの出力振幅を保持する手段を有する。なお、ピックアップ出力振幅の保持はシステムコントローラを用いてもよい。次に増幅手段の制御値を固定して増幅手段を通過させ、その状態におけるデジタル振幅値を検出する。読み取ったデジタル振幅値が保持しているピックアップの出力振幅値と等しくなるような増幅手段の制御値を探査し、それをユニティゲイン制御値として設定する。更にその状態で増幅手段の制御値を変化させていき、ピックアップの出力振幅との比が６［ｄＢ］となる制御値を求める。求めた値をゲイン傾き補正値として設定する。なお、比率に関しては必ずしも６［ｄＢ］に固定する必要はない。
【発明の効果】
【００１０】
本発明の光ディスク装置によれば、ＶＧＡ後の信号からピックアップで抽出した信号のエンベロープを生成することができ、アナログ部の回路規模を最小限に抑えることができるため低コスト化を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。
【００１２】
《実施形態１》
図１は、本発明の実施の形態１に係る光ディスク装置の構成を示すブロック図である。図１において、１０１は光ディスク媒体、１０２は光ディスク媒体に記録された信号を抽出するピックアップ、１０３はピックアップ１０２が抽出した信号の振幅を増減させるＶＧＡ、１０４はＶＧＡ１０３で増減された信号をアナログデジタル変換するＡ／Ｄ変換器である。１０６は１０４でデジタル変換された信号の振幅を検出する振幅検出回路、１０５は検出した振幅が一定となるようにＶＧＡ１０３を制御するゲイン制御回路、１０７はゲイン制御回路１０５の出力であるＶＧＡ１０３の制御値と振幅検出回路１０６の出力である振幅値とからピックアップ１０２が抽出した信号と相関の高いエンベロープを生成するエンベロープ生成回路、１０８は２値化した再生信号を生成する２値化データ生成回路であり、１０９はエンベロープの大きさ判定を行い、サーボコントローラ１１０及びゲイン制御回路１０５を制御するシステムコントローラ、１１０はピックアップ１０２のフォーカス状態、トラッキング状態を制御するサーボコントローラである。また、Ｓ１０２はピックアップ１０２で抽出した光ディスク媒体１０１の戻り光に基づく信号、Ｓ１０３はＳ１０２の振幅を増減させた信号、Ｓ１０４はＳ１０３のデジタル化信号、Ｓ１０５はＶＧＡ１０３を制御するゲイン制御値、Ｓ１０６はデジタル変換された信号の振幅情報、Ｓ１０７はエンベロープ信号、Ｓ１０９ａはサーボコントローラ１１０の制御信号、Ｓ１０９ｂはゲイン制御回路１０５のホールド信号、Ｓ１１０はフォーカス及びトラッキング駆動信号である。
【００１３】
図２は、ゲイン制御値Ｓ１０５によって振幅制御量が変化するＶＧＡ１０３の特性を示す特性図である。以下、２５６階調のゲイン制御値で−５．５［ｄＢ］から２０［ｄＢ］の振幅制御が可能なＶＧＡ１０３を例として用いることにする。
【００１４】
図３は、ゲイン制御回路１０５の詳細な構成例を示すブロック図である。図３において、３０１は振幅情報の目標値を定めた振幅目標値、３０２は現在の振幅情報Ｓ１０６と振幅目標値３０１とを比較する比較回路、３０３は比較結果を平滑化するための積分回路である。ホールド信号Ｓ１０９ｂを受け取ったとき、積分回路３０３は現在のゲイン制御値Ｓ１０５をホールドする。
【００１５】
図４は、エンベロープ生成回路１０７の入出力関係を示すブロック図である。図４において、４０１は振幅情報Ｓ１０６とゲイン制御値Ｓ１０５とからエンベロープＳ１０７を計算する演算回路であり、振幅情報をｘｐａ、ゲイン制御値をｘｇ、エンベロープをｙｅとするとｙｅ＝ｆ（ｘｐａ，ｘｇ）の演算を実施する。なお、ｆ（ｘｐａ，ｘｇ）は図２で示すＶＧＡ１０３の特性を吸収する関数が選択される。
【００１６】
図５は、演算回路４０１の詳細な構成例である。図５において、５０１はＶＧＡ１０３の利得が１倍となるゲイン制御値を設定するユニティゲイン制御値、５０８はゲイン制御値Ｓ１０５とユニティゲイン制御値５０１との差分を計算する減算器、５０２はＶＧＡ１０３の伝達特性における傾きを設定するゲイン傾き補正値、５０９は減算器５０８の出力とゲイン傾き補正値５０２との除算を行う除算器、５０４は除算結果を小数部Ｓ５０４ａと整数部Ｓ５０４ｂとに分配する分配回路である。５０６は除算結果の小数部Ｓ５０４ａから演算値を求め振幅情報Ｓ１０６に対数演算を施す対数テーブル、５０７は除算結果の整数部Ｓ５０４ｂから演算値を求め対数テーブル５０６の出力を増幅あるいは減衰させるためのビットシフト演算回路である。
【００１７】
図６は、除算器５０９の出力特性を示している。
【００１８】
図７（ａ）及び図７（ｂ）は分配回路５０４の出力特性を示しており、図７（ａ）は整数部出力、図７（ｂ）は小数部出力である。
【００１９】
図１、図２、図３、図４及び図５に沿って信号の流れとエンベロープ生成動作概要を説明する。はじめにピックアップ１０２で抽出された信号が、ＶＧＡ１０３を通り、Ａ／Ｄ変換器１０４でデジタル信号に変換され、振幅検出回路１０６で振幅を検出し、検出した振幅情報からゲイン制御回路１０５にてゲイン制御値Ｓ１０５を生成し、ＶＧＡ１０３へＳ１０５をフィードバックする一連の流れを説明する。
【００２０】
ピックアップ１０２で抽出された信号Ｓ１０２は、ｘｐなる振幅を有する信号であるとする。また、ＶＧＡ１０３を制御するゲイン制御値Ｓ１０５がｘｇなる値を有していた場合、Ａ／Ｄ変換器１０４に入力される信号Ｓ１０３の振幅ｘｐａは、図２に示すＶＧＡ１０３の特性により、２５．５／２５５×（ｘｇ−２５５×５．５／２５．５）［ｄＢ］だけ増幅あるいは減衰される。ゆえにＳ１０３の振幅ｘｐａは、
ｘｐａ＝１０＾［２５．５（ｘｇ−２５５×５．５／２５．５）
／（２５５×２０）］×ｘｐ
＝１０＾［（ｘｇ−５５）／２００］×ｘｐ
となる。ここに、「＾」はべき乗演算を表す（以下、同様である）。Ｓ１０３はＡ／Ｄ変換器１０４によってデジタル値へ変換されるが振幅情報は欠落しない。すなわち、振幅検出回路１０６で検出される振幅情報Ｓ１０６の振幅は、Ｓ１０３の振幅と同じ値ｘｐａである。振幅情報Ｓ１０６は、図３で示す比較回路３０２に入力され、Ｓ１０６の振幅値を規定する振幅目標値３０１と比較される。比較回路３０２の比較結果は積分回路３０３で平滑化されゲイン制御値Ｓ１０５となる。振幅目標値３０１よりも振幅情報Ｓ１０６の方が小さい場合、ＶＧＡ１０３のゲインを増幅させる方向にゲイン制御値Ｓ１０５はシフトする。一方、振幅目標値３０１よりも振幅情報Ｓ１０６の方が大きい場合はＶＧＡ１０３のゲインを減衰させる方向にゲイン制御値Ｓ１０５がシフトする。
【００２１】
以上のような動作を繰り返し、最終的には振幅目標値３０１と振幅情報Ｓ１０６とは等しくなり、定常状態へ遷移する。振幅目標値３０１の設定値をｔｒｇとおくと、定常状態における振幅情報Ｓ１０６はｔｒｇとなる。ピックアップ１０２で抽出したＳ１０２の振幅がばらついた場合でも上記一連の流れに沿ってＳ１０３は一定の振幅値ｔｒｇを有することになる。Ｓ１０３が一定となることでＡ／Ｄ変換器１０４のダイナミックレンジが有効に活用でき、かつＳ１０４も安定する。安定したＳ１０４を入力とする２値化データ生成回路１０８は、精度の高い２値化再生信号を出力することが可能となる。
【００２２】
次に、エンベロープの生成に関して説明する。ピックアップ１０２で抽出される信号Ｓ１０２のエンベロープはピックアップ１０２のフォーカス位置学習や書き込み可能な光ディスク媒体の記録・未記録判定に用いられることがあるが、定常的な振幅を有するＳ１０３，Ｓ１０４及びＳ１０６から単純にエンベロープを生成した場合、フォーカス位置学習や記録・未記録判定を実施することができないことがある。しかし、ゲイン制御値Ｓ１０５及び振幅情報Ｓ１０６を入力とする図４及び図５に示すエンベロープ生成回路１０７を用いることで、Ｓ１０２相当のエンベロープを確実に検出することができる。
【００２３】
図４における演算回路４０１は、図２に示すＶＧＡ１０３の特性を吸収させる関数が適用される。ＶＧＡ１０３の特性は設計者の目的に応じて適宜決定することができるため、既知である。振幅情報をｘｐａ、ゲイン制御値をｘｇ、エンベロープをｙｅとすると図２の特性を吸収する演算は、
ｆ（ｘｐａ，ｘｇ）＝１／（１０＾（（ｘｇ−５５）／２００））
と決定できる。上記関数により、エンベロープｙｅは、
ｙｅ＝ｘｐａ／（１０＾（（ｘｇ−５５）／２００））
＝１０＾（（ｘｇ−５５）／２００）×ｘｐ
／（１０＾（（ｘｇ−５５）／２００））
＝ｘｐ
となり、ピックアップ１０２で抽出された信号Ｓ１０２の振幅を復元できる。なお、該処理はソフトウェアで実現してもよいし、ハードウェアで実現してもよい。
【００２４】
より詳細なエンベロープの生成について図５に沿って説明する。図２で表現されるＶＧＡゲイン量において、ユニティゲイン制御値５０１としてＶＧＡゲイン量が１倍となる値を選択する。図２の特性からユニティゲイン制御値は５５［ｄｅｃ］であり、ゲイン制御値がｘｇである場合、減算器５０８の出力はｘｇ−５５となる。ゲイン傾き補正値５０２は、６［ｄＢ］変化するために要するゲイン制御値を設定するための目標であり、図２の特性から、
２５５［ｄｅｃ］：（ゲイン制御値）［ｄｅｃ］
＝２５．５［ｄＢ］：２０×ｌｏｇ１０（２）［ｄＢ］
により求めることができる。すなわち、２００×ｌｏｇ１０（２）となる。ゆえに除算器５０９の出力は、（ｘｇ−５５）／（２００×ｌｏｇ１０（２））となる。除算器５０９で演算した結果は分配回路５０４によって、小さなゲインを制御する信号Ｓ５０４ａと大きなゲインを制御する信号Ｓ５０４ｂとに分配される。Ｓ５０４ａを除算器５０９の小数部、Ｓ５０４ｂを除算器５０９の整数部とすると、回路の構成上都合がよい。小数部がｘｆなる値を有している場合、ｘｐａなる値を有する振幅情報Ｓ１０６に対して、対数テーブル５０６は、その出力振幅をｘｌｔとおくと、
ｘｌｔ＝２＾（１−ｘｆ）×ｘｐａ
なる振幅補正処理を行う。なお、除算結果の小数部ｘｆは０≦ｘｆ＜１である。対数テーブル５０６の出力振幅ｘｌｔは、ビットシフト演算回路５０７によって更に振幅演算される。ビットシフト演算回路５０７では対数テーブル５０６よりも大きな振幅演算が実施され、ビットシフト演算回路５０７の出力をｙｅとおくと、除算結果の整数部がｘｉなる値を有している場合、
ｙｅ＝２＾（−（１＋ｘｉ））×ｘｌｔ
＝ｘｐａ／２＾（ｘｆ＋ｘｉ）
なる振幅補正処理が実施される。ｘｆ＋ｘｉは、分配回路５０４の小数部と整数部とを加算したものであり、除算器５０９の出力結果と等しい。すなわち、
ｙｅ＝ｘｐａ／２＾（（ｘｇ−５５）／（２００×ｌｏｇ１０（２）））
＝１０＾［（ｘｇ−５５）／２００］×ｘｐ／２＾（（ｘｇ−５５）
／（２００×ｌｏｇ１０（２）））
＝ｘｐ
となり、ビットシフト演算回路５０７の出力とピックアップ１０２の出力との振幅値は一致する。
【００２５】
より現実的な構成として、ゲイン傾き補正値５０２の設定値を２００×ｌｏｇ１０（２）≒６０［ｄｅｃ］と丸めた場合の動作を、図６、図７（ａ）及び図７（ｂ）を用いて説明する。
【００２６】
ゲイン傾き補正値５０２を６０［ｄｅｃ］に設定した場合の除算器５０９の出力は（ｘｇ−５５）／６０であり、図６で示す特性になる。除算器５０９の出力は、分配回路５０４によって整数部と小数部とに分離されるため、図６の除算結果に対する整数部Ｓ５０４ｂ及び小数部Ｓ５０４ａはそれぞれ図７（ａ）、図７（ｂ）となる。小数部がｘｆなる値を有している場合、ｘｐａなる値を有する振幅情報Ｓ１０６に対して、対数テーブル５０６はその出力振幅をｘｌｔとおくと、
ｘｌｔ＝２＾（１−ｘｆ）×ｘｐａ
なる振幅補正処理を行う。その特性は、図８における実線のようになる。なお、除算結果の小数部ｘｆは０≦ｘｆ＜１である。除算結果の小数部ｘｆを８階調で表現した場合は、図８におけるヒストグラムのようになる。ｘｆを８階調で表現した場合、分解能が荒くなるが、図９のような構成で対数テーブル５０６を実現できるため、回路規模を抑えることができる。なお、小数部の階調数は設計者が回路規模を考慮して自由に決定することができる。
【００２７】
対数テーブル５０６の出力振幅ｘｌｔは、ビットシフト演算回路５０７によって更に振幅演算される。ビットシフト演算回路５０７では対数テーブル５０６よりも大きな振幅演算が実施され、ビットシフト演算回路５０７の出力をｙｅとおくと、除算結果の整数部がｘｉなる値を有している場合、
ｙｅ＝２＾（−（１＋ｘｉ））×ｘｌｔ
＝ｘｐａ／２＾（ｘｆ＋ｘｉ）
なる振幅補正処理が実施される。ｘｆ＋ｘｉは除算器５０９の出力結果と等しく、（ｘｇ−５５）／６０となる。すなわち、
ｙｅ＝２＾（−（ｘｇ−５５）／６０）×ｘｐａ
≒ｘｐ
となり、ゲイン傾き補正値５０２を丸めた場合でもビットシフト演算回路５０７の出力とピックアップ１０２の出力との振幅値はほぼ一致する。
【００２８】
以上のように、本発明の実施の形態１におけるエンベロープ生成回路１０７を構成することにより、ＶＧＡ後の信号からでも振幅情報の抽出ができ、焦点位置学習が可能になる。また、Ａ／Ｄ変換後の信号でエンベロープ生成回路１０７を構成できるということは、デジタル回路で構成可能ということを意味しており、アナログ回路で実現するよりも安価に構成することができる。
【００２９】
《実施形態２》
図１０は、本発明の実施の形態２に係る光ディスク装置の構成を示すブロック図である。図１０において、実施の形態１と重複するブロックは説明を省略する。実施の形態１において説明したブロックに、Ａ／Ｄ変換器２０４に入力される信号をＶＧＡ２０３の前から取得するか、ＶＧＡ２０３の後から取得するかを選択するセレクタ２１２と、ゲイン制御値を固定する目標値を定めたゲイン固定値２１１及びＶＧＡ２０３に加えられるゲイン制御値をゲイン固定値２１１とゲイン制御回路２０５の出力とのいずれかを選択するセレクタ２１３とが追加されている。
【００３０】
図１１は、ＶＧＡ２０３の伝達特性例を示す図である。Ａは伝達特性の設計目標であり、それに対してＢはゲインが低い方向にオフセットした特性、Ｃはゲインが高い方向にオフセットした特性である。Ｄは傾きが小さくなった場合、Ｅは傾きが大きくなった場合の特性を示している。
【００３１】
図１０において、ＶＧＡ２０３はアナログ回路で構成されており、Ａに示す特性をターゲットに回路を設計した場合でも、素子ばらつき等の影響を受けて伝達特性がＢ〜Ｅに示すように変動する可能性がある。特にアナログ回路を低コスト化するほどその変動は大きくなる傾向にある。Ａの設計目標に対して、Ｂ〜Ｅのようにばらつくと、Ａの特性から求めた値では、最適なユニティゲイン制御値５０１とゲイン傾き補正値５０２とを設定することができない。
【００３２】
以下、図１０及び図１１を用いて、ＶＧＡ２０３の特性がばらついた場合のユニティゲイン制御値５０１及びゲイン傾き補正値５０２の設定方法について説明する。
【００３３】
図１０において、はじめにセレクタ２１２はピックアップ２０２の出力Ｓ２０２を選択するようにし、光ディスク媒体２０１においてデータが存在する所定の領域で情報を抽出する。ピックアップ２０２で抽出された情報はセレクタ２１２を通り、Ａ／Ｄ変換器２０４の入力Ｓ２０３ａとなる。Ｓ２０３ａはＡ／Ｄ変換器２０４によってデジタル化され、振幅検出回路２０６で振幅情報Ｓ２０６が検出される。なお、検出される振幅情報はピックアップ２０２の出力振幅に等しい。振幅情報Ｓ２０６はシステムコントローラ２０９で読み取られピックアップ２０２の振幅情報として保持される。
【００３４】
次に、Ａ／Ｄ変換器２０４の入力としてＶＧＡ２０３の出力を選択するようにセレクタ２１２を設定し、かつＶＧＡ２０３を制御するゲイン制御値Ｓ２０５としてゲイン固定値２１１が選択されるようにセレクタ２１３を設定する。セレクタ２１２をピックアップ２０２の出力が選択されるように設定した場合と同様に、光ディスク媒体２０１においてデータが存在する所定の領域で信号Ｓ２０２を抽出する。信号Ｓ２０２は、ＶＧＡ２０３によって振幅の増減が行われセレクタ２１２を通過してＡ／Ｄ変換器２０４に入力される。なお、振幅の増減量はセレクタ２１３を介してゲイン固定値２１１によって決定される。Ａ／Ｄ変換器２０４でデジタル化された情報から振幅検出回路２０６でＶＧＡ２０３を通過させた場合の振幅情報Ｓ２０６を検出し、システムコントローラ２０９で読み取る。先に保持したピックアップ２０２の振幅情報と比較し、ＶＧＡ２０３の振幅が大きい場合には、ＶＧＡ２０３で信号を減衰させるようにゲイン固定値２１１の値を調整する。一方、ＶＧＡ２０３の振幅が小さい場合には、ＶＧＡ２０３で信号を増幅させるようにゲイン固定値２１１の値を調整する。以上のような動作を繰り返し、保持していたピックアップ２０２の振幅情報と等しくなるゲイン固定値２１１を探査し、探し求めたゲイン固定値をユニティゲイン制御値５０１とすればＶＧＡ２０３のオフセットばらつきを吸収することができる。
【００３５】
ユニティゲイン制御値５０１が求まった後、更にゲイン固定値２１１をＶＧＡ２０３で信号を増大させる方向にシフトさせていき、逐次ゲイン固定値２１１に対する振幅検出回路２０６で検出した振幅情報Ｓ２０６をシステムコントローラ２０９で読み取る。読み取った振幅情報Ｓ２０６をシステムコントローラ２０９で保持しているピックアップ２０２の振幅値と比較し、その差が６［ｄＢ］となるゲイン固定値２１１を求めることでＶＧＡ２０３のゲイン傾き特性を測定することが可能となる。求めたゲイン固定値２１１をゲイン傾き補正値５０２とすれば、ＶＧＡ２０３の傾きを吸収することができる。
【００３６】
ユニティゲイン制御値５０１及びゲイン傾き補正値５０２を決定した後、Ａ／Ｄ変換器２０４の入力にＶＧＡ２０３の出力を選択するようセレクタ２１２を設定し、かつＶＧＡ２０３のゲイン制御値Ｓ２０５としてゲイン制御回路２０５の出力を選択するようにセレクタ２１３を設定すれば、実施の形態１で説明した内容と同じ動作を行うことが可能となる。
【００３７】
以上のように、本発明の実施の形態２によれば、ＶＧＡ特性調整を行うことでＶＧＡ２０３のスペックを緩和することができる。ゆえにアナログ回路で構成するＶＧＡ２０３の設計難易度を下げることが可能となり、このＶＧＡ２０３を安価に構成することができる。また、実施の形態１と同様にエンベロープ生成回路２０７を構成することにより、ＶＧＡ後の信号からでも振幅情報の抽出ができ、焦点位置学習が可能になる。また、Ａ／Ｄ変換後の信号でエンベロープ生成回路２０７を構成できるということは、デジタル回路で構成可能ということを意味しており、アナログ回路で実現するよりも安価に構成することができる。
【産業上の利用可能性】
【００３８】
本発明によれば、ＶＧＡ以降の信号からピックアップのエンベロープを検出するため、回路規模を最小限に抑えたエンベロープ生成回路を構成することができ、かつＶＧＡ特性補正の処理を追加することでＶＧＡに要望されるスペックも緩和することができるため、コストの低い光ディスク装置を構成するのに有用である。また、磁気ディスク等の用途にも応用できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る光ディスク装置の構成を示すブロック図である。
【図２】図１中のＶＧＡの伝達特性の一例を示す図である。
【図３】図１中のゲイン制御回路の構成を示すブロック図である。
【図４】図１中のエンベロープ生成回路の概要図である。
【図５】図４のエンベロープ生成回路の詳細構成を示すブロック図である。
【図６】図５中の除算器の出力の一例を示す図である。
【図７】（ａ）及び（ｂ）は図５中の分配回路の出力特性の一例を示す図である。
【図８】図５中の対数テーブルの入出力関係の一例を示す図である。
【図９】図５中の対数テーブルの簡易構成例を示すブロック図である。
【図１０】本発明の実施の形態２に係る光ディスク装置の構成を示すブロック図である。
【図１１】図１０中のＶＧＡの伝達特性がばらつく様子を表現した図である。
【符号の説明】
【００４０】
１０１，２０１  光ディスク媒体
１０２，２０２  ピックアップ
１０３，２０３  ＶＧＡ
１０４，２０４  Ａ／Ｄ変換器（ＡＤＣ）
１０５，２０５  ゲイン制御回路
１０６，２０６  振幅検出回路
１０７，２０７  エンベロープ生成回路
１０８，２０８  ２値化データ生成回路
２１１  ゲイン固定値
５０１  ユニティゲイン制御値
５０２  ゲイン傾き補正値
５０４  分配回路
５０６  対数テーブル
５０７  ビットシフト演算回路
５０８  減算器
５０９  除算器
【図１】
0004401394.tif 000002
【図２】
0004401394.tif 000003
【図３】
0004401394.tif 000004
【図４】
0004401394.tif 000005
【図５】
0004401394.tif 000006
【図６】
0004401394.tif 000007
【図７】
0004401394.tif 000008
【図８】
0004401394.tif 000009
【図９】
0004401394.tif 000010
【図１０】
0004401394.tif 000011
【図１１】
0004401394.tif 000012