(57)【特許請求の範囲】
【請求項１】
電界放射ディスプレイであって、
複数の行線と、複数の列線と、該複数の行線および該複数の列線の一方に接続された複数の電子放出素子と、該複数の列線および該複数の行線の他方に接続された複数のゲート電極と、
前記複数の列線に接続されて、列完全オン電圧と列オフ電圧との間で変調された列電圧を前記複数の列線に送る列ドライバと、
前記複数の行線に接続されて、行オン電圧または行オフ電圧を前記複数の行線に送る行ドライバと、
前記電界放射ディスプレイの輝度を調整する輝度調整回路であって、前記行オフ電圧を調整する行オフ電圧調整回路と、前記電界放射ディスプレイのスクリーンの陽極を流れる電流を測定する電流センサとを備える、該輝度調整回路とを有し、
前記行オフ電圧と前記列オフ電圧は、前記行オフ電圧と前記列オフ電圧の一方が印加されている電子放出素子と、前記行オフ電圧と前記列オフ電圧の他方が印加されているゲート電極との間に当該電子放出素子の電位を当該ゲート電極の電位よりも高くする逆バイアスが印加されるように、設定されており、
前記輝度調整回路の前記行オフ電圧調整回路は、前記電流センサによって測定された電流と予め設定された基準値との差を低減するように前記行オフ電圧を調整することを特徴とする電界放射ディスプレイ。
【請求項２】
前記複数の列線に前記複数のゲート電極が接続されており、前記複数の行線に前記複数の電子放出素子が接続されており、
前記行オフ電圧は、前記列完全オン電圧と前記列オフ電圧との中間の電圧値、または、前記列完全オン電圧と前記列オフ電圧よりも高い電圧値に設定されることを特徴とする請求項１に記載の電界放射ディスプレイ。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、フラットパネルディスプレイスクリーンの分野に関する。さらに具体的には、本発明は、フラットパネル電界放射ディスプレイスクリーンの分野に関する。本明細書には、フラットパネル電界放射ディスプレイのエミッタの寿命を改善するシステムおよび方法が開示されている。
【０００２】
（発明の背景）
フラットパネル電界放射ディスプレイ（ＦＥＤ）は、標準的な陰極線管（ＣＲＴ）ディスプレイと同様に、高エネルギの電子が蛍光体スクリーンの画素（ピクセル）に衝突することによって光を発生する。その後、励起された蛍光体が電子エネルギを可視光に変換する。しかし、単一の、場合によっては３つの電子ビームを使用して蛍光体スクリーン全体をラスターパターンで走査する従来のＣＲＴディスプレイとは異なって、ＦＥＤは各ピクセルの各色素用に静止電子ビームを使用する。これによって、電子供給源からスクリーンまでの距離を、従来型ＣＲＴの走査電子ビームに必要な距離と比較して非常に小さくすることができる。また、ＦＥＤの真空管を従来型ＣＲＴの場合よりはるかに薄いガラスで製造することができる。さらに、ＦＥＤはＣＲＴより消費電力がはるかに少ない。これらの要因から、ラップトップコンピュータ、ポケットテレビおよび携帯用電子ゲームなどの携帯用電子製品にはＦＥＤが理想的である。
【０００３】
前述したように、ＦＥＤと従来型ＣＲＴとでは、画像を走査する方法が異なっている。従来型ＣＲＴディスプレイは、電子ビームで蛍光体スクリーン全体をラスターパターンで走査することによって画像を発生させる。電子ビームが行（水平）方向に沿って走査する時、その強さがその行の各ピクセルの所望の明るさに従って調整される。１行のピクセルが走査された後、電子ビームは一段下がり、次の行を、その行の所望の明るさに従って変調された強さで走査する。指示されたコントラストで、ＦＥＤは「マトリックス」アドレス指定方式に従って画像を生成する。ＦＥＤの各電子ビームが、ディスプレイの個々の行および列の交点に形成される。行が順次更新される。列の作動を除けば、単一の行電極だけが作動され、各列に印加される電圧は、その行および列の交点に形成された電子ビームの強度を決定する。それに続いて、次の行が作動され、列の各々に新しい明るさの情報が再び設定される。すべての行が更新された時、新しいフレームが表示される。
【０００４】
画像走査方式の違い以外で、ＦＥＤと従来型ＣＲＴディスプレイとのさらに重要な違いは、従来型ＣＲＴディスプレイは「熱」陰極で電子を放出するが、ＦＥＤは「冷」陰極を使用していることである。たとえば、従来型ＣＲＴディスプレイでは、電子を放出するために、金属複合材が約１２００℃まで加熱される。その時、これらの電子は狭いビーム内に集束され、蛍光体スクリーンに向けて加速される。反対に、ＦＥＤは、エミッタ先端とエミッタゲートとの間の非常に狭いギャップの両端に電圧を印加することによって高い電界を発生して電子を放出する。電子を放出するために熱エネルギを費やす必要がないため、「冷」陰極は「熱」陰極より消費電力がはるかに少ない。
【０００５】
しかし、「冷」陰極の１つの欠点は、電子エミッタの放出効率が幾分不安定であることである。数時間の連続作動を行うと、電子エミッタが劣化して、放出電流が低下し、ディスプレイが薄暗くなるであろう。一部の電子エミッタは、他のものより速く劣化して、スクリーン全体の輝度が不均一であるディスプレイになる。当然ながら、これらの視覚アーチファクトは高品質フラットパネルディスプレイには極めて望ましくない。
【０００６】
したがって、必要なものは、ＦＥＤの作動寿命を延ばすシステムおよび方法である。さらに必要なものは、ＦＥＤスクリーン全体を構成し直すことなく実施できると共に高いコスト効率を維持する、ＦＥＤの作動寿命を延ばすシステムおよび方法である。
【０００７】
（開示の概要）
本発明は、改善された作動寿命を有する電界放射ディスプレイを提供する。本発明の１つの実施形態では、ＦＥＤは、複数の行線と、複数の列線と、そして複数の行線および列線の交点に配置された複数の電子放出素子と、列ドライバ回路と、行ドライバ回路とを含む。列ドライバ回路は、列電圧信号を複数の列線に送るように接続されており、行ドライバ回路は、複数の行線を行電圧信号で励起および消勢するように接続されている。重要な点として、本発明によれば、列電圧信号および行電圧信号によって電子放出素子に間欠的に逆バイアスをかけた時、ＦＥＤの作動寿命が大幅に延びる。
【０００８】
本発明の１つの実施形態では、電子放出素子が行線に接続され、ゲート電極が列線に接続されている。この実施形態によれば、行ドライバ回路は、行線を消勢するために、列オフ電圧より相対的に高い正電圧に事前設定された行オフ電圧を与えるように構成されている。このようにして、行線が消勢され、列線が行オフ電圧より低い電圧で駆動される時、行線と列線の間に配置された電子放出素子に逆バイアスがかけられる。あるいは、「オフ」電圧を列完全オン電圧より高い値に設定することによって、行線が消勢された時はいつでも、電子放出素子に逆バイアスがかけられるようにすることができる。
【０００９】
本発明の別の実施形態では、電子放出素子が列線に接続され、ゲート電極が行線に接続されている。この実施形態では、行ドライバ回路は、行線を作動させるために正の行オン電圧を、また、行線を消勢するために、列ドライバ回路によって与えられる列オフ電圧より相対的に低い正の値である行オフ電圧を与えるように構成されている。行線が消勢され、列線が行オフ電圧より高い電圧で駆動される時、電子放出素子に逆バイアスがかけられる。あるいは、行オフ電圧を列完全オン電圧より低い値に設定することによって、行線が消勢された時、電子放出素子に逆バイアスがかけられるようにすることができる。
【００１０】
本発明のさらに別の実施形態では、行ドライバ回路および列ドライバ回路は、スリープ信号に応答する。列ドライバ回路は、スリープ信号を受け取った時、第１スリープモード電圧を列線に送る。行ドライバ回路は、スリープ信号を受け取った時、第２スリープモード電圧を行線に送る。本実施形態によれば、第１および第２スリープモード電圧を適用した場合には、電子放出素子に逆バイアスがかけられる。本発明の１つの実施形態によれば、行線が電子放出素子に接続されているＦＥＤでは、第２スリープモード電圧が第１スリープモード電圧より高い正の値である。別の実施形態において、列線が電子放出素子に接続されているＦＥＤでは、第２スリープモード電圧が第１スリープモード電圧より低い正の値である。
【００１１】
本発明の１つの実施形態によれば、ＦＥＤの電子回路はさらに、スリープ信号を受け取るコントローラ回路を含む。この実施形態では、コントローラ回路は、スリープ信号が適用されていない時、行ドライバに第１組の基準電圧を送り、スリープ信号が適用されている時、行ドライバに第２組の基準電圧を送るように構成されている。そのため、行ドライバは、異なった組の基準電圧に応じて行線を適当な通常モードおよびスリープモード電圧で駆動する。
【００１２】
本発明の別の実施形態によれば、ＦＥＤは、放出電流を測定する回路手段と、行オフ電圧および列オフ電圧間の電圧差を放出電流および基準電流間の差に従って調整する回路手段とを含むことができる。このようにして、電子放出素子の放出効率をフィードバック機構によって一定レベルに維持することができる。
【００１３】
本発明の実施形態は上記のものを含み、電子放出素子はさらに、それぞれがモリブデンのチップを有する円錐形電子放出素子を含む。また、本発明のＦＥＤは、行ドライバ回路に送るために、第１組の基準電圧に対応した外部信号を第２組の基準電圧に対応した信号に変換するオプト−アイソレーション回路を含むことができる。
【００１４】
本明細書に組み込まれてその一部を形成している添付図面は、本発明の実施形態を示し、それの説明と合わせて本発明の原理を説明することができる。
【００１５】
（好適な実施形態の詳細な説明）
次に、添付図面に示されている本発明の実施形態を詳細に説明する。本発明はこれらの実施形態に関連して説明されるが、本発明がこれらの実施形態に制限されるものではないことは理解されるであろう。反対に、本発明は、添付の請求項によって定義される本発明の精神および範囲に含まれる変更、代替または同等のものをカバーするものである。さらに、以下の説明では、説明のために多くの具体的な詳細が、本発明を完全に理解できるように明らかにされている。しかし、この開示を読めば、これらの具体的な詳細以外でも本発明を実施できることは、当該技術分野の専門家には明らかであろう。場合によっては、本発明の態様を曖昧にすることを避けるために、公知の構造および装置を詳細に記載していない。
【００１６】
電界放射ディスプレイのエミッタの説明を行う。図１は、ＦＥＤフラットパネルディスプレイの一部である多層構造体７５を示している。多層構造体７５は、ベースプレート構造体とも呼ばれる電界放射バックプレート構造体４５と、電子受け取りフェースプレート構造体７０とを含む。画像はフェースプレート構造体７０によって生成される。バックプレート構造体４５は一般的に、電気絶縁バックプレート６５と、エミッタ（または陰極）電極６０と、電気絶縁層５５と、パターン化されたゲート電極５０と、絶縁層５５に貫設された開口内に配置された円錐形電子放出素子４０とからなる。電子放出素子４０の１つの形式が、１９９７年３月４日にトィッチェル（Ｔｗｉｃｈｅｌｌ）他に発行された米国特許第５，６０８，２８３号に記載されており、他の形式が１９９７年３月４日にスピンツ（Ｓｐｉｎｄｔ）他に発行された米国特許第５，６０７，３３５号に記載されており、これらは共に参考文献として本明細書に援用される。電子放出素子４０の先端は、ゲート電極５０の対応開口から露出している。エミッタ電極６０および電子放出素子４０が協働して、ＦＥＤフラットパネルディスプレイの図示部分７５の陰極を構成している。フェースプレート構造体７０は、電気絶縁フェースプレート１５と、陽極２０と、蛍光体被膜２５とで形成されている。素子４０から放出された電子は蛍光体部分３０で受け取られる。
【００１７】
図１の陽極２０は、陰極６０／４０に対して正電圧に維持されている。構造体４５および７０間の間隔が１００〜２００μｍである場合、陽極電圧は１００〜３００ボルトであるが、より大きい間隔の他の実施形態では、陽極電圧はキロボルトの範囲になる。陽極２０が蛍光体２５と接触しているので、陽極電圧は蛍光体２５にも印加される。適当なゲート電圧がゲート電極５０に印加される時、電子が電子放出素子４０から様々な値のオフノーマル放出角シータ４２で放出される。放出された電子は、図１に線３５で示されている非線形（たとえば、放物線の）軌跡を描き、蛍光体２５のターゲット部分３０に衝突する。放出電子が衝突した蛍光体は、選択色の光を発生し、蛍光スポットを表す。数千個のエミッタによって単一の蛍光スポットを照明することができる。
【００１８】
蛍光体２５は、蛍光体２５で発生した色とは異なった色の光を放出する他の蛍光体（図示せず）を含む画素（「ピクセル」）の一部である。一般的に、ピクセルは、赤スポット、緑スポットおよび青スポットの３つの蛍光スポットを含む。また、蛍光体２５を含むピクセルは、ＦＥＤフラットパネルディスプレイ内の他の１つまたは複数のピクセル（図示せず）に隣接している。ＦＥＤフラットパネルスクリーンのピクセルは、列および行を含むマトリックス形状に配列されている。１つの実施例では、１つのピクセルが、同一行に並んでいるが個別の３列を有する３つの蛍光スポットで構成されている。したがって、１つのピクセルは、１行と個別の３列（赤列、緑列および青列）とによる独特の識別が行われる。
【００１９】
図１のターゲット蛍光部分３０の大きさは、印加電圧とＦＥＤフラットパネルディスプレイ７５の幾何学的および寸法的特徴とに依存する。図１のＦＥＤフラットパネルディスプレイ７５において陽極／蛍光体電圧を１，５００〜１０，０００ボルトまで増加させるには、バックプレート構造体４５とフェースプレート構造体７０との間の間隔を１００〜２００μｍよりはるかに大きくする必要がある。構造体間の間隔を１，５００〜１０，０００の蛍光体電位に必要な値まで増加させると、図１のＦＥＤフラットパネルディスプレイに電子集束素子（たとえば、ゲートされた電界放射構造体）を追加しなければ、蛍光部分３０が大きくなる。そのような集束素子は、ＦＥＤフラットパネルディスプレイ構造体７５内に設けることができ、１９９６年６月１８日にスピンツ他に発行された米国特許第５，５２８，１０３号に記載されている。そして、これは参考文献として本明細書に援用される。
【００２０】
重要な点として、ターゲット蛍光部分３０の明るさは、陰極６０／４０およびゲート５０間に印加される電位によって決まる。電位が大きいほど、ターゲット蛍光部分３０が明るくなる。第２に、ターゲット蛍光部分３０の明るさは、電圧を陰極６０／４０およびゲート５０間に印加する時間の長さ（たとえば、オンタイムウィンドウ）によって決まる。オンタイムウィンドウが大きいほど、ターゲット蛍光部分３０が明るくなる。したがって、本発明では、ＦＥＤフラットパネル構造体７５の明るさは、電圧と、電圧を陰極６０／４０およびゲート５０間に印加する時間の長さ（たとえば、「オンタイム」）とに依存している。
【００２１】
図２に示されているように、ＦＥＤフラットパネルディスプレイは、ピクセルの水平方向に整列した行および垂直方向に整列した列の配列に分割される。この配列の一部分１００が図２に示されている。それぞれのピクセル１２５の境界が点線で示されている。個別の３つのエミッタ線２３０が示されている。各行線２３０が、配列内のピクセルの行の１つに対応した行電極である。１つの実施形態では、各行線２３０が、電極に関連した特定行の各エミッタのエミッタ陰極６０／４０（図１）に接続されている。１つのピクセル行の一部分が図２に示されており、１対の隣接したスペーサ壁１３５の間に位置している。ピクセル行は、１つの行線２３０に沿ったすべてのピクセルで構成されている。一般的に、各対の隣接スペーサ壁１３５間に２つ以上のピクセル行（２４〜１００ピクセル行まで）が配置されている。ピクセルの各列は、（１）赤用、（２）緑用および（３）青用の３つの列線２５０を有する。同様に、各ピクセル列は、各蛍光ストライプ（赤、緑および青）のものを含み、合計で３つのストライプである。本実施形態では、列線２５０の各々が、対応の列の各エミッタ構造体のゲート５０（図１）に接続されている。この構造体１００は、１９９５年１２月１９日にカーチン（Ｃｕｒｔｉｎ）他に発行された米国特許第５，４７７，１０５号にさらに詳細に記載されており、これは参考文献として本明細書に援用される。他のＦＥＤ構造では、列線をエミッタ陰極に接続し、行線をゲート電極に接続してもよく、本発明がそれらのＦＥＤ構造にも同様に適用可能であることを理解されたい。
【００２２】
赤、緑および青の蛍光ストライプ２５（図１）は、エミッタ−陰極６０／４０の電圧に対して１，５００〜１０，０００ボルトの正電圧に維持されている。電子放出素子４０の組の１つが対応の行線２３０および列線２５０の電圧の調整によって適当に励起された時、その組の素子４０が電子を放出し、それらは対応色の蛍光体のターゲット部分３０に向けて加速される。その時、励起された蛍光体が光を放出する。（１つの実施形態では約６０Ｈｚの速度で実施される）スクリーンフレームリフレッシュサイクル中、一度に１行だけが活動し、列線が励起されてオンタイム期間に１行のピクセルを照明する。これが行毎に順次実施され、やがてすべてのピクセル行が照明されてフレームを表示することができる。フレームは、６０Ｈｚで与えられている。表示配列がｎ行であると仮定すると、各行は１６．７／ｎ  ｍｓの速度で励起される。上記ＦＥＤ構造は、１９９６年７月３０日にデュボック・ジュニア（Ｄｕｂｏｃ，  Ｊｒ）他に発行された米国特許第５，５４１，４７３号、１９９６年９月２４日にスピンツ他に発行された米国特許第５，５５９，３８９号、１９９６年１０月１５日にスピンツ他に発行された米国特許第５，５６４，９５９号、および１９９６年１１月２６日にヘイブン（Ｈａｖｅｎ）他に発行された米国特許第５，５７８，８９９号にさらに詳細に記載されており、これらは参考文献として本明細書に援用される。
【００２３】
図３は、本発明に従ったＦＥＤフラットパネルディスプレイ２００を示している。図２に関連して説明した領域１００が図３にも示されている。ＦＥＤフラットパネルディスプレイ２００は、ｎ行線（水平方向）とｘ列線（垂直方向）とで構成されている。わかりやすくするために、行線を「行」と呼び、列線を「列」と呼ぶ。行線は、行ドライバ回路２２０ａ〜２２０ｃによって駆動される。図３には、行群２３０ａ、２３０ｂおよび２３０ｃが示されている。各行群は、特定の行ドライバ回路に対応しており、３つの行ドライバ回路２２０ａ〜２２０ｃが示されている。本発明の１つの実施形態では、４００を超える行と約５〜１０の行ドライバ回路とがある。しかし、本発明は、いずれの数の行を有するＦＥＤフラットパネルディスプレイスクリーンにも同様に適用されることは理解されるであろう。図３にはさらに、列群２５０ａ、２５０ｂ、２５０ｃおよび２５０ｄが示されている。本発明の１つの実施形態では、１９２０を超える列がある。しかし、本発明は、いずれの数の列を有するＦＥＤフラットパネルディスプレイスクリーンにも同様に適用されることが理解されるであろう。１つのピクセルは、３列（赤、緑、青）を必要とし、したがって、１９２０列は水平方向に少なくとも６４０ピクセルの解像度を与える。
【００２４】
行ドライバ回路２２０ａ〜２２０ｃは、ＦＥＤフラットパネルディスプレイスクリーン２００の周縁部に沿って配置されている。図３には、わかりやすくするために３つの行ドライバが示されているだけである。各行ドライバ２２０ａ〜２２０ｃは、１群の行を駆動することができる。たとえば、行ドライバ２２０ａは行２３０ａを駆動し、行ドライバ２２０ｂは行２３０ｂを駆動し、行ドライバ２２０ｃは行２３０ｃを駆動する。個々の行ドライバは１群の行を駆動することができるが、ＦＥＤフラットパネルディスプレイスクリーン２００全体で一度に１行だけが作動する。したがって、個々の行ドライバは一度に１行だけを駆動し、リフレッシュサイクル中に作動中の行線がその群に入っていない時、それは不作動状態にある。さらに、行が不作動状態にある時、対応する行ドライバは「休止」または「行オフ」電圧を行に与える。供給電圧線２１２がすべての行ドライバ２２０ａ〜２２０ｃに並列に接続され、行ドライバ２２０ａ〜ｃに行駆動電圧を供給する。
【００２５】
さらに図１および図２に示されている実施形態では、行線２３０がエミッタ電極６０に接続され、列線２５０がゲート電極５０に接続されている。このため、本実施形態では、行駆動電圧の極性が負である。他の実施形態では、行線をゲート電極に接続し、列線をエミッタ電極に接続することができる。そのような実施形態では、行駆動電圧の極性が正になるであろう。
【００２６】
図３に示されている実施形態では、イネイブル信号も各行ドライバ２２０ａ〜２２０ｃにイネイブル線２１６で並列に供給される。本実施形態では、イネイブル線２１６が低レベルの時、ＦＥＤスクリーン２００のすべての行ドライバ２２０ａ〜２２０ｃが使用禁止になる、すなわちオフ電位に切り換えられ、いずれの行も励起されない。イネイブル線２１６が高レベルである時、行ドライバ２２０ａ〜２２０ｃは使用可能である。
【００２７】
図３の特別な実施形態では、水平クロック信号も、各行ドライバ２２０ａ〜２２０ｃにクロック線２１４で並列に供給される。水平クロック信号すなわち同期信号は、新しい行を励起しようとする毎に発生する。フレームのｎ行が一度に１つずつ励起されることによって、データフレームが形成される。典型的なフレーム更新速度が６０Ｈｚであるとすると、すべての行が１６．６７ミリ秒毎に１回更新される。各フレームのｎ行が更新されるとすると、水平クロック信号が１６．６７／ｎ  ミリ秒に１回発生する。言い換えると、１６．６７／ｎ  ミリ秒毎に新しい行が励起される。ｎが４００である場合、水平クロック信号は４１．６７マイクロ秒毎に１回発生する。
【００２８】
ＦＥＤ２００のすべての行ドライバは、各行に１ビットでｎビットの記憶を有する１つの大型直列シフトレジスタを提供するように構成されている。行データは、行ドライバ２２０ａ〜２２０ｃに直列に接続された行データ線２１２を使用してこれらの行ドライバでシフトされる。連続的なフレーム更新モードの間、行ドライバ内のｎビットの１つを除いたすべてのビットが「０」を含み、残りの１つが「１」を含む。したがって、「１」は、最上行から最下行までのすべてのｎ行で、一度に１つずつ、順次シフトされる。ある水平クロック信号パルスが与えられると、その後「１」に対応した行がオンタイムウインドウ用に駆動される。シフトレジスタのビットは、線２１４で与えられる水平クロックの１パルス毎に一度、行ドライバ２２０ａ〜２２０ｃでシフトされる。インターレースモードでは、奇数行が順次更新されてから、偶数行が続く。したがって、異なったビットパターンおよびクロッキング方式が使用される。
【００２９】
シフトした「１」に対応した行は、線２１４で送られる水平クロックパルスに応じて駆動される。その行は、特定の「オンタイム」ウインドウの間、オン状態にある。このオンタイムウインドウの間、対応行は行オン電圧で駆動される。１つの実施形態では、行オン電圧は、行ドライバが使用可能な場合に電圧供給線２１２に送られる電圧と同一である。「０」に対応した行は「オフ」状態のままであり、これらの行は行オフ電圧で駆動される。重要な点として、本発明の１つの実施形態では、行オフ電圧は、「オフ」行に接続された電子放出素子が逆バイアスをかけられるような特定レベルに事前設定されている。行オフ電圧および逆バイアス機構についてはさらに詳細に後述する。
【００３０】
図３に示されているように、本発明のＦＥＤフラットパネルディスプレイ２００内には１ピクセル当たり３列がある。列線２５０ａはピクセルの１列を制御し、列線２５０ｂはピクセルの別の列線を制御する、などとなっている。図３はまた、各ピクセルのグレースケール情報を制御する列ドライバ２４０を示している。列ドライバ２４０は、列線に振幅変調電圧信号を送る。行ドライバ回路と同様にして、列ドライバ２４０は、それぞれが列線群を駆動する個別回路に分割することができる。列線２５０ａ〜２５０ｅに送られる振幅変調電圧信号は、ピクセルのそれぞれの行のグレースケールデータを表す。線２１４での水平クロック信号の１パルス毎に１回、列ドライバ２４０はグレースケールデータを受け取って、ＦＥＤフラットパネルディスプレイスクリーン２００のピクセル行の列線２５０ａ〜２５０ｅすべてを個別に制御する。したがって、１水平クロック当たり１行だけが励起されるのに対して、オンタイムウインドウ中、すべての列２５０ａ〜２５０ｅが励起される。線２１４の水平クロック信号は、列ドライバ２４０への１ピクセル行のグレースケールデータのローディングを同期させる。列ドライバ２４０は、列データ線２０５で列データを受け取り、列ドライバ２４０はまた、一緒に列電圧供給線２０７に接続されている。
【００３１】
列ドライバ２４０によって列線に異なった電圧を印加することによって、異なったグレースケール色が得られる。作用を説明すると、すべての列線が（列データ線２０５によって）グレースケールデータで駆動され、同時に１行が作動される。これによって、適当なグレースケールデータを有する１行の照明ピクセルが生じる。次に、線２１４の水平クロック信号の１パルス毎に１回ずつ、これが別の行に繰り返されていき、やがてフレーム全体が満たされる。速度を高めるために、１行が励起されている間に、次のピクセル行のグレースケールデータを同時に列ドライバ２４０にロードする。行ドライバ２２０ａ〜２２０ｃと同様に、列ドライバはオンタイムウィンドウ内でそれらの電圧が適用される。さらに、行ドライバ２２０ａ〜２２０ｃと同様に、列ドライバ２４０はイネイブル線を有する。１つの実施形態では、列が正電圧で励起される。本実施形態では、列電圧は、列完全オン電圧と列オフ電圧との間に変調されている。
【００３２】
（本発明による電界放射ディスプレイの電子駆動方式）
図４Ａおよび図４Ｂは、本発明の１つの実施形態にしたがった図３の行ドライバ２２０ａ〜ｃおよび列ドライバ２４０の電子駆動方式４００を示している。本実施形態では、色データを表示するために、列電圧が、列完全オン電圧４１０と列オフ電圧４２０との間に変調される。色の強さは、駆動された相対列電圧に応じて変化する。図示の特定の実施形態では、列完全オン電圧４１０がシステムアースＧＮＤに対して正（たとえば、＋１５Ｖ）である一方、列オフ電圧４２０はＧＮＤである。列電圧は、信号線２０５で列ドライバ２４０に送られた列データに従って上記指定範囲内で変調される。
【００３３】
重要な点として、本実施形態では、行電圧が行線２３０ａ〜ｃで送られる。図４Ａを参照すると、行ドライバ２２０ａ〜ｃが行オン電圧４３０を行線に送る時、行線（行ｉ）が作動される。図４Ｂを参照すると、行ドライバ２２０ａ〜ｃが行オフ電圧４４０を行線に送る時、行線（行ｉ）が消勢される。本実施形態では、常に１行だけが駆動される。さらに、１つの実施形態では、行オン電圧４３０が−２５Ｖの負であり、行オフ電圧４４０が列完全オン電圧４１０と列オフ電圧４２０との中間である。このように、行線が消勢され、列電圧が行オフ電圧４４０より低い電圧で駆動される時、行線と列線との間に配置された電子放出素子４０に逆バイアスがかけられる。このことは、すべての消勢行に当てはまる。本発明によれば、電子放出素子４０に逆バイアスを間欠的にかけることによって、エミッタの逆バイアス中に低結合エネルギを有する汚染分子が脱離されるため、ＦＥＤの作動寿命を相当に延ばすことができる。
【００３４】
図５は、本発明の別の実施形態にしたがった図３の行ドライバ２２０ａ〜ｃおよび列ドライバ２４０の電子駆動方式５００を示している。図５に示されている本実施形態では、列電圧が、列完全オン電圧５１０と列オフ電圧５２０との間に変調されている。図示のように、列完全オン電圧５１０はＧＮＤに対して正（たとえば、＋１５Ｖ）である一方、列オフ電圧５２０はＧＮＤである。また、行オン電圧（たとえば、−２５Ｖ）が行線に送られた時、行線が起動される。
【００３５】
図５に示されているように、本実施形態によれば、行オフ電圧５５０が列完全オン電圧５１０より高い正電圧である。本実施形態では、図示のように、行オフ電圧５５０が約＋２０Ｖに設定されている一方、列完全オン電圧が＋１５Ｖである。したがって、行線が消勢された時はいつでも、行線に接続された電子放出素子４０が逆バイアスをかけられる。本発明によれば、本実施形態の電子方式５００を使用することによって、放出電流を経時的に増加させることができる。このため、本実施形態は、エミッタの劣化を防止するだけでなく、ＦＥＤスクリーンの輝度を改善するためにも使用できる。
【００３６】
電子駆動方式４００および５００は、行線２３０ａ〜ｃがエミッタ陰極６０／４０に接続され、列線２５０がゲート電極５０に接続されたＦＥＤに適用可能であることに注目することが重要である。このため、図示のように、行駆動電圧の極性が負であり、列駆動電圧の極性が正である。しかし、本発明の一部の他のＦＥＤ構造では、行線をゲート電極に接続し、列線をエミッタ陰極に接続してもよい。それらのＦＥＤ構造では、行駆動電圧の極性が正であり、列駆動電圧の極性が負である。本発明は、それらのＦＥＤ構造にも適用されることを理解されたい。たとえば、本開示を読めば、正の行駆動電圧を有するＦＥＤにおいて、行オフ電圧を列オフ電圧より大きい負の値に設定することによって、電子放出素子に逆バイアスをかけることができることは、当該技術分野の専門家には明らかであろう。
【００３７】
本発明の１つの実施形態では、ＦＥＤスクリーン１００の輝度が一定レベルに維持されるように、行ドライバ２２０ａ〜ｃの行オフ電圧を微調整するための機構を設けることが望ましい。一部の場合では、これを行うことによって、ＦＥＤスクリーン１００のコントラスト比の低下が防止される。このため、本発明によれば、ＦＥＤスクリーン１００の輝度を正規化する回路が設けられている。図６は、フラットパネルＦＥＤスクリーンの輝度を自動的に正規化するためのフィードバック機構を備えた本発明の論理ブロック図６００を示している。図６に示されているように、ＦＥＤスクリーン１００は、列ドライバ２４０および行ドライバ２２０ａ〜ｃに接続されて、それぞれ列線２５０および行線２３０ａ〜ｃによって列電圧信号および行電圧信号を受け取る。
【００３８】
重要な点として、ＦＥＤスクリーン１００の陽極７０（図１）が、線６０５で電流センサおよび行オフ電圧調整回路６１０に電気的に接続されている。回路６１０は、ＦＥＤスクリーン１００の放出電流を監視し、放出電流を基準値と比較するように構成されている。そして、放出電流と基準値との差をＦＥＤスクリーン１００の輝度を正規化する「減衰」率として利用することができる。図示の特定の実施形態では、減衰率が信号線６３０で行ドライバ２２０ａ〜ｃに伝達される。
【００３９】
このようにして、電子放出素子の逆バイアスがエミッタ劣化効果を過剰補正する場合、行オフ電圧と列オフ電圧との電位差を減少させることができる。たとえば、行オフ電圧が＋８．５Ｖに事前設定され、放出電流が基準値より高い場合、回路６１０は行ドライバ２２０ａ〜ｃを調整して行オフ電圧をもっと低い値、たとえば＋８Ｖに減少させる。同様に、逆バイアスがエミッタ劣化を減少させるのに不十分である場合、行オフ電圧と列オフ電圧との電位差を増加させることができる。たとえば、行オフ電圧が＋７．５Ｖに事前設定され、放出電流が基準値より低い場合、回路６１０は行ドライバ２２０ａ〜ｃを調整して行オフ電圧を＋８Ｖに増加させることができる。
【００４０】
電流の測定および比較を行う回路は、当該技術分野では公知である。また、本開示を読めば、行オフ電圧を減衰率に従って調節できるように標準行ドライバを変更することができることは、当該技術分野の専門家には明らかであろう。したがって、本発明の態様を曖昧にすることを避けるために、それらの回路の詳細を記載していない。
【００４１】
（スリープモード中に電子放出素子に逆バイアスをかけることによるＦＥＤの作動寿命の延長）
図７は、本発明の別の実施形態にしたがったＦＥＤ７００の論理ブロック図を示している。本実施形態では、行ドライバ７２０ａ〜ｃが制御線７７０でスリープ信号を受け取るように構成され、列ドライバ７４０が制御線７７２でスリープ信号を受け取るように構成されている。さらに、行ドライバ７２０ａ〜ｃおよび列ドライバ７４０は、スリープ信号に応じて、行スリープモード電圧を行線２３０ａ〜ｃに送り、列スリープモード電圧を列線２５０に送るように構成されている。特に、行スリープモード電圧および列スリープモード電圧が行線２３０ａ〜ｃおよび列線２５０に送られる時、行線２３０ａ〜ｃおよび列線２５０間に配置された電子放出素子４０が逆バイアスをかけられる。このようにして、ＦＥＤスクリーン１００の作動寿命が相当に延長される。
【００４２】
本発明の１つの実施形態によれば、行駆動電圧の極性が負であるＦＥＤでは、行スリープモード電圧が列スリープモード電圧より高い正の値である。別の実施形態で、行駆動電圧の極性が正であるＦＥＤでは、行スリープモード電圧が列スリープモード電圧より低い正の値である。たとえば、行線２３０が電子放出素子４０に接続されているＦＥＤでは、列スリープモード電圧がＧＮＤである一方、行スリープモード電圧が＋２０Ｖであるだろう。スリープモード中に電子放出素子４０に逆バイアスがかかるのであれば、多くの他の電圧を印加できることを理解されたい。
【００４３】
図８は、本発明の別の実施形態を示している。図示のように、ＦＥＤ８００は、スリープ信号線８７１でスリープ信号を受け取るコントローラ回路８７０を有する。さらに、コントローラ回路８７０は、第１組の基準電圧を信号線８７２で、第２組の基準電圧を信号線８７４で、ＦＥＤデータおよび制御信号（たとえば、行データ、ＣＬＫ、ＦＬＭ、イネイブルなど）を信号線８７６で受け取るように構成されている。重要な点として、コントローラ回路８７０は、スリープ信号が適用されていない時、（信号線８８４で）第１組の基準電圧を行ドライバ８２０ａ〜ｃに送り、ＦＥＤ８００がスリープモードにある時、第２組の基準電圧を行ドライバ８２０ａ〜ｃに送る。本発明の利点は、コントローラ回路８７０を使用して行ドライバ８２０ａ〜ｃに送る基準電圧を変更することによって、従来の行ドライバを大して変更せずに使用できることである。
【００４４】
作用を説明すると、スリープ信号が適用されていない時、コントローラ回路８７０は正基準電圧、負基準電圧およびアース基準電圧を行ドライバ８２０ａ〜ｃに供給する。たとえば、＋１２Ｖの正基準電圧、−１２Ｖの負基準電圧、および０Ｖのアース基準電圧を行ドライバ８２０ａ〜ｃに与えることができる。行ドライバ８２０ａ〜ｃは、これらの電圧に応じて、行線２３０ａ〜ｃを駆動するための通常の作動行電圧を発生する。しかし、スリープ信号が適用されている時には、コントローラ回路８７０は第２組の基準電圧を行ドライバ８２０ａ〜ｃに供給する。たとえば、＋２４Ｖの正基準電圧、０Ｖの負基準電圧、および＋１２Ｖのアース基準電圧を行ドライバ８２０ａ〜ｃに与えることができる。行ドライバ８２０ａ〜ｃは、第２組の基準電圧に応じて、電子エミッタに逆バイアスをかける行スリープモード電圧を発生する。このようにして、行ドライバ８２０ａ〜ｃは従来のＦＥＤ行ドライバで行うことができる。下の表１は、本発明の１つの実施形態による行ドライバ８２０ａ〜ｃの２組の基準電圧の一例をまとめたものである。
【００４５】
【表１】
0004460776.tif 000002
【００４６】
表１において、−ＶＲは、ＦＥＤ行ドライバの負基準電圧として従来の回路部材によって一般的に与えられている負基準電圧のことである。他方、＋ＶＣＯＬは、ＦＥＤ列ドライバの正基準電圧として従来のＦＥＤの回路部材によって一般的に与えられている正基準電圧のことである。ＧＮＤは、ＦＥＤのシステムアース基準を表し、ＶＰＬＵＳは、ＧＮＤと＋ＶＣＯＬとの間の任意の正電圧である。表１にまとめられている基準電圧は一例であって、他の基準電圧を使用してほぼ同一機能を実施できることを理解されたい。
【００４７】
本発明によれば、コントローラ回路８７０は、通常の作動およびスリープモードの両方においてＦＥＤデータおよび制御信号、たとえば、行データ、ＦＬＭ（第１線マーカ）、ＣＬＫ（基準クロック）などを行ドライバ８２０ａ〜ｃが読み取り可能な信号に変換するオプト−アイソレーション回路を含むことができる。図示の特定の実施形態では、コントローラ回路８７０は、ＦＥＤデータ制御信号を信号線８７６で受け取り、変換されたＦＥＤデータおよび制御信号を信号線８８６で行ドライバ８２０ａ〜ｃに送る。このようにして、行ドライバ８２０ａ〜ｃの基準電圧がシフトしている時でも、他のシステム構成部材によって発生した信号を行ドライバ８２０ａ〜ｃに送ることができる。オプト−アイソレーション回路は当該技術分野では公知である。したがって、本発明の態様を曖昧にすることを避けるために、オプト−アイソレーション回路８８０の詳細についてここに記載しない。
【００４８】
図９Ａは、図８のコントローラ回路８７０の回路９１０を示している。図示のように、回路９１０は、第１端部が＿スリープ信号を受け取るように接続され、第２端部がＰＮＰトランジスタ９１２のベースに接続された抵抗器９１１を含む。トランジスタ９１２のエミッタがシステムアースＧＮＤに接続され、トランジスタ９１２のコレクタが抵抗器９１３の第１端部に接続されている。抵抗器９１３の第２端部が、ＰＮＰトランジスタ９１５のベースと、抵抗器９１４の第１端部とに接続されている。抵抗器９１４の第２端部が、トランジスタ９１５のコレクタに接続され、また、列ドライバ２４０の正電圧＋ＶCOLに接続されている。トランジスタ９１５のエミッタが、ダイオード９１６の陽極に接続されている。ダイオード９１６の陰極が、ダイオード９１７の陰極に、また、行ドライバ８２０ａ〜ｃの正基準電圧入力部に接続するための出力部９１８に接続されている。ダイオード９１７の陽極が、正電圧＋５Ｖに接続されている。
【００４９】
作用を説明すると、回路９１０は、スリープ信号の状態に応じて、出力９１８を＋５Ｖから＋ＶCOLに切り換える。特に、スリープ信号が適用されていない（すなわち＿スリープが適用されている）時、出力部９１８は＋５Ｖの電圧を行ドライバ８２０ａ〜ｃの正基準電圧入力部に供給する。しかし、スリープ信号が適用されている（すなわち＿スリープが適用されていない）時、出力部９１８は＋ＶCOL（たとえば、＋２０Ｖ）の電圧を行ドライバ８２０ａ〜ｃの正基準電圧入力部に供給する。回路９１０は説明のために記載されているだけであって、当該技術分野の専門家であれば、本開示を読めば、ほぼ同様な機能を実施することができる他の回路で本発明を実施することができると思われることを理解されたい。
【００５０】
図９Ｂは、図８コントローラ回路８７０の回路９２０を示している。図示のように、回路９２０は、第１端部がスリープ信号を受け取るように接続され、第２端部がＰＮＰトランジスタ９２２のベースに接続された抵抗器９２１を含む。ＰＮＰトランジスタ９２２は、システムアースＧＮＤに接続されたエミッタと、抵抗器９２３の第１端部に接続されたコレクタとを有する。抵抗器９２３の第２端部が、抵抗器９２４の第１端部と、ＮＰＮトランジスタ９２５のベースとに接続されている。トランジスタ９２５のエミッタが抵抗器９２４の第２端部と、ＦＥＤのシステム構成部材によって与えられる負基準電圧−ＶRとに接続されている。トランジスタ９２４のコレクタが、抵抗器９２６の第１端部に接続されている。抵抗器９２６の第２端部が、抵抗器９２７の第１端部と、ＰＮＰトランジスタ９２８のベースとに接続されている。トランジスタ９２８のエミッタが、抵抗器９２７の第２端部に接続され、トランジスタ９２８のコレクタが、ダイオード９２９の陽極と、行ドライバ８２０ａ〜ｃの負基準電圧入力部に接続される出力部９３０とに接続されている。ダイオード９２９の陰極が、システムアースＧＮＤに接続されている。
【００５１】
作用を説明すると、回路９２０は、スリープ信号の状態に応じて、出力９３０をシステムアースＧＮＤから−ＶＲに切り換える。特に、スリープ信号が適用されていない（すなわち＿スリープが適用されている）時、出力部９３０は−ＶＲの電圧を行ドライバ８２０ａ〜ｃの負基準電圧入力部に供給する。しかし、スリープ信号が適用されている（すなわち＿スリープが適用されていない）時、出力部９３０は０Ｖ（たとえば、ＧＮＤ）の電圧を行ドライバ８２０ａ〜ｃの負基準電圧入力部に送る。回路９２０は説明のために記載されているだけであって、当該技術分野の専門家であれば、本開示を読めば、ほぼ同様な機能を実施することができる他の回路で本発明を実施することができると思われることを理解されたい。
【００５２】
図９Ｃは、図８コントローラ回路８７０の回路９４０を示している。図示のように、回路９４０は、第１端部が＿スリープ信号を受け取るように接続され、第２端部がＰＮＰトランジスタ９１２のベースに接続された抵抗器９３１を含む。トランジスタ９３２のエミッタがシステムアースＧＮＰに接続され、トランジスタ９３２のコレクタが抵抗器９３３の第１端部に接続されている。抵抗器９３３の第２端部が、ＰＮＰトランジスタ９３５のベースと、抵抗器９３４の第１端部とに接続されている。抵抗器９３４の第２端部が、トランジスタ９３５のコレクタに接続され、また正電圧ＶＰＬＵＳに接続されている。１つの実施形態では、電圧ＶＰＬＵＳが、システムアースＧＮＤと＋ＶＣＯＬとの間の任意の正電圧である。トランジスタ９３５のエミッタが、ダイオード９３６の陽極に接続されている。ダイオード９３６の陰極が、ダイオード９３７の陰極と、行ドライバ８２０ａ〜ｃのアース基準入力部に接続される出力部９３８とに接続されている。ダイオード９３７の陽極が、システムアースＧＮＤに接続されている。
【００５３】
作用を説明すると、回路９４０は、スリープ信号の状態に応じて、出力９３８をシステムアースＧＮＤからＶＰＬＵＳに切り換える。特に、スリープ信号が適用されていない（すなわち＿スリープが適用されている）時、出力部９３８はシステムアースＧＮＤ基準を行ドライバ８２０ａ〜ｃのアース基準入力部に供給する。しかし、スリープ信号が適用されている（すなわち＿スリープが適用されていない）時、出力部９３８はＶＰＬＵＳ（たとえば、＋１０Ｖ）の電圧を行ドライバ８２０ａ〜ｃのアース基準入力部に送る。回路９４０は説明のために記載されているだけであって、当該技術分野の専門家であれば、本開示を読めば、ほぼ同様な機能を実施することができる他の回路で本発明を実施することができると思われることを理解されたい。
【００５４】
回路９１０、９２０および９４０は、行線が電子エミッタに接続され、列線がゲート電極に接続されているＦＥＤ用に構成されていることも理解されたい。しかし、当該技術分野の専門家であれば、本開示を読めば、本発明の原理を他のＦＥＤ構造にも同様に適用できることは明らかである。
【００５５】
（垂直帰線消去期間中のゲート−エミッタ構造部の間欠的逆バイアス）
本発明のさらに別の実施形態では、垂直帰線消去期間中に、ＦＥＤのゲート−エミッタ構造部に逆バイアスがかけられる。すなわち、ＦＥＤでは、各フレームが表示されてから次のフレームが開始されるまでの間に、垂直帰線消去期間（または、垂直帰線消去時間）と呼ばれる期間が存在する。垂直帰線消去時間の長さは、一般的に全フレーム時間の１％である。本実施形態によれば、垂直帰線消去期間中に、ＦＥＤのエミッタ４０に逆バイアスがかけられる。このようにして、エミッタ４０に間欠的逆バイアスがかけられて、エミッタ寿命が効果的に改善される。
【００５６】
本実施形態では、垂直帰線消去期間中にすべての列ドライバ２４０が列オフ電圧（たとえば、図４Ａおよび図４Ｂの電圧レベル４２０）を列線２５０に送るようにすることによって、エミッタ４０に逆バイアスがかけられる。行ドライバ２２０ａ〜ｃは、垂直帰線消去期間中に行オフ電圧（たとえば、図４Ｂの電圧レベル４４０）を行線２３０ａ〜ｃに送るように構成されている。ほとんどのディスプレイコントローラは、垂直帰線消去時間を具体的に定める出力を含むので、本実施形態は、列ドライバ２４０内に組み込まれた簡単な論理で実施されることができる。本実施形態が本発明の範囲および精神から逸脱しない他の同様な方法によっても実施されることも理解されたい。
【００５７】
以上に、フラットパネルＦＥＤのエミッタ寿命を改善するシステムおよび方法である本発明を開示してきた。本発明を使用することによって、エミッタ寿命が大幅に改善される。本発明の大きな利点は、本発明を実施するために、既存のＦＥＤ回路に最小限の変更を加えるだけでよいことである。本発明を特定の実施形態に関連して説明してきたが、本発明がそのような実施形態によって制限されないで、請求項に従って解釈されるべきであることを理解されたい。
【図面の簡単な説明】
【図１】  行および列線の交点に配置されたゲートされた電界エミッタを用いたフラットパネルＦＥＤスクリーンの一部分の断面構造図である。
【図２】  本発明のフラットパネルＦＥＤスクリーンの内部の平面図であって、ディスプレイの幾つかの交差する行および列を示している。
【図３】  本発明にしたがったフラットパネルＦＥＤスクリーンの平面図であって、行および列ドライバと多数の交差した行および列を示している。
【図４Ａ】  本発明の１つの実施形態に従った、行をオンにする電圧印加技法を示している。
【図４Ｂ】  本発明の１つの実施形態に従った、行をオフにする電圧印加技法を示している。
【図５】  本発明の別の実施形態に従った、行をオフにする電圧印加技法を示している。
【図６】  フラットパネルＦＥＤスクリーンの輝度を自動的に正規化するための電流センサおよびフィードバック回路を用いた本発明の１つの実施形態の論理ブロック図である。
【図７】  行ドライバおよび列ドライバがスリープ信号を受け取るように構成されている本発明の別の実施形態の論理ブロック図である。
【図８】  第１組の基準電圧および第２組の基準電圧を行ドライバ回路に選択的に与えるためのコントローラ回路を有する本発明の別の実施形態の論理ブロック図である。
【図９Ａ】  本発明の１つの実施形態に従った図８のコントローラ回路の一部分を示している。
【図９Ｂ】  本発明の１つの実施形態に従った図８のコントローラ回路の別の部分を示している。
【図９Ｃ】  本発明の１つの実施形態に従った図８のコントローラ回路のさらに別の部分を示している。
【符号の説明】
１５  電気絶縁フェースプレート
２０  陽極
２５  蛍光体皮膜
３０  蛍光体部分
４０  円錐形電子放出素子
４５  電界放射バックプレート構造体
５０  ゲート電極
５５  電気絶縁層
６０  エミッタ（又は陰極）電極
６５  電気絶縁バックプレート
７０  電子受け取りフェースプレート構造体
７５  多層構造体
１００  ＦＥＤスクリーン
１２５  ピクセル
１３５  スペーサ壁
２００  フラットパネルディスプレイ
２０５  列データ線
２０７  列電圧供給曲線
２１２  供給電圧線
２１４、６０５  線
２１６  イネイブル線
２２０ａ〜２２０ｃ、７２０ａ〜ｃ、８２０ａ〜ｃ  行ドライバ
２３０  行線
２４０、７４０  列ドライバ
２５０  列線
４００、５００  電子駆動方式
４１０、５１０  列完全オン電圧
４２０、５２０、５５０  列オフ電圧
４３０  行オン電圧
４４０  行オフ電圧
６１０  行オフ電圧調整回路
６３０、８７４、８８４  信号線
７００、８００  ＦＥＤ
７７０、７７２  制御線
８７０  コントローラ回路
８７１  スリープ信号線
９１０、９２０、９４０  コントローラ回路８７０の回路
９１１、９１３、９１４、９２１、９２３、９２４、９２６、９２７、９３１、９３３、９３４  抵抗器
９１２、９１５、９２２、９２８、９３５  ＰＮＰトランジスタ
９１６、９１７、９２９、９３６、９３７  ダイオード
９１８、９３０、９３８  出力部
９２５  ＮＰＮトランジスタ
９３２  トランジスタ
【図１】
0004460776.tif 000003
【図２】
0004460776.tif 000004
【図３】
0004460776.tif 000005
【図４Ａ】
0004460776.tif 000006
【図４Ｂ】
0004460776.tif 000007
【図５】
0004460776.tif 000008
【図６】
0004460776.tif 000009
【図７】
0004460776.tif 000010
【図８】
0004460776.tif 000011
【図９Ａ】
0004460776.tif 000012
【図９Ｂ】
0004460776.tif 000013
【図９Ｃ】
0004460776.tif 000014