(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、チャネル形成領域を含む島状半導体層を有する薄膜トランジスタが設けられた半導体装置の作製方法であって、
前記絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜にマーカーを形成し、
前記マーカーを基準として、レーザー光のビームスポットがフォトマスク形状のデータに従って定められる位置を覆うように、且つ、前記レーザー光の走査方向が前記チャネル形成領域においてキャリアが移動する方向と平行になるように走査して前記非晶質半導体膜に照射することにより、結晶化して多結晶半導体膜を形成し、
前記マーカーを用いて、前記フォトマスク形状に前記多結晶半導体膜をパターニング加工して前記島状半導体層を形成し、
前記結晶化は、前記レーザー光の照射により形成された前記非晶質半導体膜が完全溶融した部分と固相半導体領域が残存する部分のうち、前記固相半導体領域が残存する部分を結晶核として、前記完全溶融した部分に前記非晶質半導体膜の膜面に対する水平方向に結晶を成長させることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記レーザー光の走査方向は、走査線駆動回路における走査方向と、信号線駆動回路及び画素部における走査方向とで直角をなすことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記レーザー光のビームスポットの端部は、複数の前記島状半導体層となる領域の前記非晶質半導体膜のうち、隣り合う島状半導体層の間に配置されるように照射することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記マーカーは、
長辺が第１の方向に配置された複数の矩形からなり、前記長辺が第１の方向に配置された複数の矩形のそれぞれが一定の間隔を保って前記第１の方向と垂直な第２の方向に配置された第１のマーカーと、
長辺が前記第２の方向に配置された複数の矩形からなり、前記長辺が前記第２の方向に配置された複数の矩形のそれぞれが一定の間隔を保って前記第１の方向に配置された第２のマーカーと、を有し、
前記第１のマーカーは前記多結晶半導体膜のパターニング用のマスクの第２の方向の位置を定める基準となり、
前記第２のマーカーは前記多結晶半導体膜のパターニング用のマスクの第１の方向の位置を定める基準となり、
前記多結晶半導体膜のパターニング用のマスクのマーカーが、２つの隣り合う前記矩形の間に位置するように前記多結晶半導体膜のパターニング用のマスクの位置を定めることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、
前記レーザー光は、固体レーザー発振装置をレーザー発振装置とすることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記レーザー光は、ＹＡＧレーザー発振装置、ＹＶＯ４レーザー発振装置、ＹＬＦレーザー発振装置、ＹＡｌＯ３レーザー発振装置、ガラスレーザー発振装置、ルビーレーザー発振装置、アレキサンドライドレーザー発振装置、サファイアレーザー発振装置、またはフォルステライトレーザー発振装置から選ばれた一種または複数種のレーザー発振装置であること、
を特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は６において、
前記レーザー発振装置は、半導体レーザーにより励起を行うレーザー発振装置であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、
前記レーザー光は、第２高調波、第３高調波、または第４高調波であること、
を特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、
前記レーザー光は、シリンドリカルレンズによって前記非晶質半導体膜面上に集光されることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記レーザー光は、前記非晶質半導体膜面上における前記レーザー光のビームスポット位置が、１パルス発振するごとに、０．３μｍ以上５μｍ以下の一定の距離を基板に対して相対的に移動することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、
前記レーザー光のビームスポットの形状は、矩形状であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、
前記レーザー光のビームスポットの形状は、楕円形状であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一項において、
前記レーザー光のビームスポットの形状は、線形状であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１１乃至１３のいずれか一項において、
前記非晶質半導体膜面上の前記ビームスポットの相対的な移動方向は、前記ビームスポットの長尺方向に対して垂直であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一項に記載の作製方法を用いて作製された半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタを有する半導体装置の作製方法に係り、特に薄膜トランジスタの活性層を形成する結晶質半導体膜を形成する技術に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）の活性層の形成方法として、絶縁表面を有する基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させる技術が開発されている。
【０００３】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、波長４００nm以下の短波長光を発振するエキシマレーザーは、このレーザーアニール法の開発当初から用いられてきた代表的なレーザーである。レーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で基板上の被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。
【０００４】
しかし、レーザーアニール法によって作製される結晶質半導体膜は複数の結晶粒が集合したもの（従来のエキシマレーザー結晶化法による結晶粒径は通常、０．１から０．５μm程度）であり、その結晶粒の位置と大きさはランダムであった。
【０００５】
ガラス基板上に作製されるＴＦＴは、素子分離のために結晶質半導体膜を島状のパターンに分離して形成しており、結晶粒の位置や大きさを指定して形成することはできなかった。そのため、結晶粒界の影響を排除して単結晶の半導体膜でチャネル形成領域を形成することはほとんど不可能であった。
【０００６】
結晶粒の界面（結晶粒界）は、結晶の並進対称性が崩れている領域であり、結晶欠陥などに起因して、キャリアの再結合中心や捕獲中心や結晶粒界におけるポテンシャル障壁の影響により、キャリアの電流輸送特性を低下させ、ＴＦＴにおいてはオフ電流を増加させる原因となることが知られている。
【０００７】
ところで、従来のエキシマレーザー結晶化法による結晶粒径と比較して、大粒径が形成できる、スーパーラテラル成長と呼ばれる技術が知られている。この技術についての詳細は「“On the super lateral growth phenomenon observed in excimer laser- induced crystallization of thin Si films、James S. Im and H.J. Kim 、Appl.Phys.Lett.64(17)、25 April 1996、pp2303-2305”」に記されている。
【０００８】
スーパーラテラル成長は、レーザー光の照射によって半導体膜が完全溶融している部分と、固相半導体領域が残存している部分とが形成され、固相半導体領域を結晶核として結晶成長が始まる。完全溶融領域において核生成が発生するにはある程度時間が掛かるため、完全溶融領域において核生成が発生するまでの間に、前記固相半導体領域を結晶核として前記半導体膜の膜面に対する水平方向（以下、ラテラル方向と呼ぶ）に結晶が成長する。そのため、結晶粒は膜厚の数十倍もの長さに成長する。例えば、６０nmのシリコン膜厚に対して１μmから２μmの長さのラテラル結晶成長が起こる。以下、この現象をスーパーラテラル成長と言う。
【０００９】
上記スーパーラテラル成長の場合、比較的大きな結晶粒が得られるが、スーパーラテラル成長が実現するレーザー光のエネルギー強度領域は、通常のエキシマレーザー結晶化で使用する強度よりはるかに強い。また、エネルギー強度領域の範囲も非常に狭く、結晶粒の位置制御という観点からは大結晶粒の得られる位置について制御することができない。さらに、大結晶粒以外の領域は無数の核生成が発生した微結晶領域、もしくは非晶質領域であり、結晶の大きさは不均一であり、結晶の表面荒れは非常に大きい。従って、半導体装置の作製に一般的に用いられるのは、０．１μmから０．５μm程度の結晶粒径が均一にできやすい照射条件である。
【００１０】
また、「“Sequential lateral solidification of thin silicon films on SiO2、Robert S. Sposili and James S. Im、Appl.Phys.Lett.69(19)、4 November 1996、pp2864-2866”」によれば、James S. Imらは、人工的に制御して、任意の場所にスーパーラテラル成長を実現させることの出来るSequential Lateral Solidification method（以下、ＳＬＳ法と言う。）が公表されている。このＳＬＳ法は、パルス発振のエキシマレーザー光を、スリット状のマスクを介して、試料に照射するものである。１ショット毎に、試料とレーザー光の相対位置をスーパーラテラル成長による結晶長さ程度（約０．７５μm）ずらして結晶化を行うことで、人工的に制御したスーパーラテラル成長による結晶を連続的に形成させる方法である。
【００１１】
【発明が解決しようとする課題】
上述のようにＳＬＳ法は、人工的に制御して任意の場所にスーパーラテラル成長した結晶粒を作製することができる。しかしながら、以下のような問題点がある。
【００１２】
まず、第１点目の問題として、基板処理効率（スループット）が悪いことが上げられる。先に説明したように、ＳＬＳ法ではレーザー光ショットあたりの結晶化距離は１μm程度である。そのため、試料表面におけるレーザー光のビームスポットと試料基板との相対的な移動距離（送りピッチ）は、１μm以下にする必要がある。パルス発振のエキシマレーザーを用いた、通常のレーザー結晶化で使われる条件では、レーザー光ショットあたりの送りピッチは、数１０μm以上であるが、無論、そのような条件ではＳＬＳ法特有の結晶は作製できない。ＳＬＳ法では、パルス発振のＸｅＣｌエキシマレーザーを用いているが、パルス発振のＸｅＣｌエキシマレーザーは最大発振周波数が３００Ｈｚである。これでは、レーザー光のスキャン方向に対して、１秒間で最大３００μm程度の距離の結晶化領域ができるのみである。この程度の処理速度では、基板サイズが大型化し、例えば６００mm×７２０mmのような場合には従来のＳＬＳ法では基板１枚あたりの処理時間に膨大な時間が必要となる。
【００１３】
基板１枚あたりの処理時間がかかるというのは時間的・コスト的な問題だけではない。実際には、非晶質半導体膜を結晶化する場合には、その表面処理が重要であり、例えば、前処理として希フッ酸などで自然酸化膜を除去した後に、レーザー照射する場合がある。基板面内において、始めにレーザー照射する領域と比較して、最後にレーザー照射する領域では自然酸化膜が再成長してしまう可能性がある。この場合、できあがった結晶中に取り込まれる、炭素、酸素、窒素元素量やホウ素などの汚染不純物量が基板面内で異なるという可能性があり、ひいては、トランジスタ特性の基板面内でのばらつき原因になる可能性がある。
【００１４】
第２点目の問題として、従来のＳＬＳ法では光学系が複雑になりやすいことがあげられる。基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要がある。通常、多結晶シリコン薄膜トランジスタに用いられる活性層シリコンの膜厚は数１０nm以上である。パルス発振エキシマレーザーを用いた場合、レーザー結晶化に必要なレーザーエネルギー密度は最低でも２００mJ/cm2（典型例として、５０nmの非晶質シリコン膜に対して、３０nsecのパルス幅のＸｅＣｌエキシマレーザーで４００mJ/cm2程度）である。ＳＬＳ法ではさらにやや強いエネルギー密度領域に最適なスーパーラテラル成長条件がある。このような強いレーザーエネルギー密度に、耐えうるスリット形状マスクの作製は困難である。メタルを材料とするマスクでは、強エネルギー密度のパルスレーザー光を照射することで、局所的に膜の温度が急激に上昇・冷却してしまい、長期間の使用によって、ピーリングや微細パターン形状が崩れたりすることが危惧される。（レジスト露光するフォトリソグラフィーには、クロムなどがハードマスク材料が使用されるが、シリコン結晶化に必要なレーザーエネルギー密度とは比較にならないほど、弱いエネルギー密度で使用されるためピーリングや微細パターン形状が崩れたりする問題はない。）以上のように、従来のＳＬＳ法では、光学系が複雑になり、装置メンテナンスを困難とする要素が存在する。
【００１５】
更に、スーパーラテラル成長をさせるためには、レーザー光の空間的なビーム強度プロファイルを急激にする（レーザー光の照射領域と非照射領域との間にある、光強度の減衰領域を極力なくす）必要がある。従来のＳＬＳ法では、エキシマレーザーで通常用いられている光学系だけでは、スーパーラテラル成長に必要な集光性を得ることができないために、レーザー光を部分的に遮光するスリット状のマスクを用いる必要があったと考えられる。
【００１６】
本発明は上記問題点を解決することを目的とし、ＴＦＴの配置に合わせた結晶粒の位置制御と、結晶化工程の処理速度の向上を同時に解決することを目的とする。より特定すれば、本発明は、人工的に制御したスーパーラテラル成長による大粒結晶を連続的に形成させることができ、レーザー結晶化工程における基板処理効率を高めることができる半導体装置の作製方法を提供することを課題とする。
【００１７】
更に、本発明は、人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成することができ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、従来のＳＬＳ法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明に適用するレーザー照射装置は、被処理物に対するレーザー光の照射位置を制御する第１の手段と、レーザー光を発振する第２の手段（レーザー発振装置）と、前記レーザー光を加工する第３の手段（光学系）と、前記第２の手段の発振を制御し、かつ、第３の手段によって加工されたレーザー光のビームスポットがフォトマスク形状のデータ（パターン情報）に従って定められる位置を覆うように前記第１の手段を制御する第４の手段とを有している。
【００１９】
被処理物に対するレーザー光の照射位置を制御する第１の手段として、２つの方法がある。一つの方法は、ステージコントローラによってステージを駆動することで、ステージ上に設置している被処理物（基板）の位置を変える方法である。もう一方は、基板位置を固定した状態でレーザー光学系を用いてレーザー光スポットの照射位置を移動させる方法である。本発明では、上記２つのいずれの方法であってもよく、また、上記２つの方法を組み合わせる方法であってもよい。
【００２０】
なお、フォトマスク形状のデータ（パターン情報）に従って定められる位置とは、半導体膜のうち、結晶化後に、フォトリソグラフィー技術によって、島状半導体層にパターニング加工することで得られ、トランジスタのチャネル領域、ソース領域、ドレイン領域となる部分である。
【００２１】
上記第４の手段において、絶縁表面に形成された半導体膜のうち、パターニング加工後に基板上に島状半導体層として残される部分をフォトマスク形状のデータに従って把握する。
【００２２】
次に、少なくとも、島状半導体層として残される部分を含む領域を結晶化することができるように第１のレーザー光の走査部分を定め、該走査部分にビームスポットがあたるように第１の手段を制御して、半導体膜を部分的に結晶化する。
【００２３】
上述したように本発明では、基板面内の半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分が最低限結晶化できるようにレーザー光を走査する。つまり、半導体膜を結晶化させた後、島状半導体層パターニング加工時によって、除去される部分にレーザー光を照射する時間を省くことができるため、レーザー結晶化にかかる時間を短縮化することができ、かつ、基板の処理速度を向上させることができる。上記構成を従来のＳＬＳ法に対して適用することにより、従来のＳＬＳ法の基板処理効率（スループット）が悪いという問題を解決するための手段となる。
【００２４】
さらに本発明により、レーザー結晶化にかかる時間を短縮化することができ、かつ、基板の処理速度を向上させることができる方法に加えて、従来のＳＬＳ法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便な方法が提供される。
【００２５】
スーパーラテラル成長をさせるためには、レーザー光の空間的なビーム強度プロファイルを急激にする（レーザー光の照射領域と非照射領域との間にある、光強度の減衰領域を極力なくす）必要がある。従来のＳＬＳ法では、エキシマレーザーで用いられている通常の光学系だけでは、スーパーラテラル成長に必要な集光性を得ることができないために、レーザー光を部分的に遮光するスリット状のマスクを用いる必要があったと考えられる。前記レーザー光を照射する装置は、パルス発振の固体レーザー発振装置の第２高調波（または第３高調波、第４高調波）を照射する装置とする。固体レーザーは、エキシマレーザーと比較して射出されるレーザー光の広がり角が小さいため、このレーザー構成ならば、通常の光学系レンズとして用いられるシリンドリカルレンズだけで、スーパーラテラル成長に最適な、レーザー光の空間的なビーム強度プロファイルにビームを集光することができる。
【００２６】
また、基板処理効率を高めるために、ＳＬＳ法に最適な、繰り返し周波数と送りピッチにすることが望ましく、以下にその条件について説明する。送りピッチとは、レーザー光の１パルス毎の基板ステージ移動距離のことである。ＳＬＳ法では１ショット毎のスーパーラテラル成長距離に限度があるため、前記送りピッチを高くするだけでは、基板処理効率を高めることにならない。送りピッチを高くするならばレーザー光の繰り返し周波数もそれにあわせて高くする必要がある。従来のＳＬＳ法で使用されているＸｅＣｌエキシマレーザーは最大３００Hzである。一方、請求項４で示したこれらパルス発振の固体レーザー発振装置は、繰り返し周波数を、最大で数MHzにすることができる。従って、パルス発振の固体レーザー発振装置を高繰り返し周波数で照射することによって、従来のＳＬＳ法と比較して、大幅に処理能力を向上できる。繰り返し周波数の上限は、レーザー光ショット毎にスーパーラテラル成長に必要なエネルギー密度が確保できる範囲で決定すればよく、これはパルス発振固体レーザー発振装置本体の最大出力で決定される。（他の条件が同じならば、周波数を高くすると、レーザー光ショット毎のエネルギー密度は減少するため）
【００２７】
さらに、固体レーザー発振装置では、従来のフラッシュランプ励起ではなく、半導体レーザー励起固体レーザー発振装置にするほうが、レーザー光エネルギーの安定性が大きく改善するので望ましい。
【００２８】
以上の構成により、人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成させることができ、かつ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、従来のＳＬＳ法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することができる。
【００２９】
尚、本発明において半導体装置とは、半導体特性を利用することで機能しうる装置全般（例えば、液晶表示パネルに代表される電子装置、およびその電子装置を部品として搭載した電気器具）を含んでいる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の態様について図面を参照して詳細に説明する。
【００３１】
図１に本発明のレーザー照射方法のブロック図を示す。図１において、被処理物１０７に対するパルスレーザー光の照射位置を制御する第１の手段として、２つの方法示している。一つの方法は、ステージコントローラ１０１によってステージ１０８を駆動することで、ステージ上に設置している被処理物１０７（基板）の位置を変える方法である。もう一方は、基板位置を固定した状態で光学系１０３を用いてレーザー光スポットの照射位置を移動させる方法である。本発明では、上記２つのいずれの方法であってもよく、また、上記２つの方法を組み合わせる方法であってもよい。
【００３２】
上記２つの方法は、いずれもレーザー光スポット位置の基板に対する相対位置を変化させることを意味し、これを便宜上「（レーザー光スポットを）走査する」として示す。
【００３３】
また、レーザー照射装置１００は、パルスレーザー光を発振する第２の手段に相当するパルスレーザー発振装置１０２を有している。パルスレーザー発振装置１０２は、処理の目的によって適宜変えることが可能である。本発明では、公知のレーザーを用いることができる。レーザーは、パルス発振の気体レーザー発振装置もしくは固体レーザー発振装置を用いることができるが、パルス発振の気体レーザを使用した場合、コンピュータ１０４を使用したフォトマスク形状のデータパターンによる制御のみ適用され、その他の構成は通常のＳＬＳ法に準ずることとなる。本実施形態ではパルス発振の固体レーザー発振装置を用いた場合について説明する。
【００３４】
パルス発振固体レーザーとして、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、アレキサンドライドレーザー、サファイアレーザー、フォルステライトレーザー（Ｍｇ2ＳｉＯ4）等にＣｒ3+、Ｃｒ4+、Ｎｄ3+、Ｅｒ3+、Ｃｅ3+、Ｃｏ2+、Ｔｉ3+、Ｙｂ3+又は、Ｖ3+を不純物としてドープした結晶をレーザー媒質として用いるレーザーが使用できる。当該レーザーの基本波はドーピングする材料によって異なるが、１μm前後の基本波を有するレーザー光が得られる。基本波に対する第2高調波、第３高調波および第４高調波は、非線形光学素子を用いることで得ることができる。
【００３５】
また、レーザー照射装置１００は、レーザー発振装置１０２から発振されるレーザー光の被処理物におけるビームスポットを加工することができる、第３の手段に相当する光学系１０３を有している。レーザー発振装置１０２から射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、レーザー光の被処理物１０７の表面におけるビームスポットを所望の形状にすることができる。
【００３６】
さらに、レーザー照射装置１００は、第４の手段に相当するコンピュータ１０４を有している。コンピュータ１０４はレーザー発振装置１０２の発振を制御し、かつ、レーザー光のビームスポットがマスクパターンのデータに従って定められる位置を覆うように、第１の手段に相当するステージコントローラ１０１を制御することができる。
【００３７】
なお、このレーザー照射方法は、上記４つの手段の他に、被処理物の温度を調節する手段を備えていても良い。
【００３８】
図２（Ａ）および（Ｂ）を用いて、アクティブマトリクス型の半導体装置を作製するために成膜された半導体膜５００におけるレーザー光の走査方法について説明する。図２（Ａ）では、破線５０１が画素部、破線５０２が信号線駆動回路、破線５０３が走査線駆動回路の形成される部分に相当する。
【００３９】
図２（Ｂ）は、レーザー光パルス毎に、基板とレーザー光スポットの相対位置をずらして（走査して）いく様子を示している。ビームスポット５０７ａ、５０７ｂ、５０７ｃの拡大図を示す。
【００４０】
図２（Ｂ）の５０７ａは、あるパルス照射時のレーザー光ビームスポット位置であり、５０７ｂは次のパルス照射時のレーザー光ビームスポット位置であり、５０７ｃはさらに次のパルス照射時のレーザー光ビームスポット位置を示す。また、５０９ａおよび５０９ｂはレーザー光の１パルス毎の基板ステージ移動距離（送りピッチ）を示している。この送りピッチは０．３μm以上かつ５μm以下、より好ましくは０．７μm以上３μm以下であることが必要である。
【００４１】
また、レーザー光は、一般的にビームスポットのエッジの部分におけるエネルギー密度が他の部分よりも低くなっており、被処理物への処理が均一に行えない場合がある。よって、レーザー光のビームスポット５０７ａ長尺方向のエッジ部分と、結晶化後に半導体膜をパターニングすることで得られる島状半導体膜に相当する部分５０６とが重なることのないように、レーザー光を照射することが望ましい。例えば、線状のビームスポットを走査する場合には、図２（Ｂ）に示す５０８の領域は、前記島状半導体膜に相当する部分５０６には照射されないようにする。
【００４２】
図２（Ｂ）の方法で、図２（Ａ）のように、画素部、信号線駆動回路、走査線駆動回路の形成される部分をレーザー光を走査する。
【００４３】
なお、図２（Ａ）では画素部５０１、信号線駆動回路５０２、走査線駆動回路５０３の全てにおいてレーザー光の走査方向が同一であるが、本発明はこの構成に限定されない。
【００４４】
図３に、走査線駆動回路５０３領域とその他の領域とで、レーザー光の走査方向を変更させている場合について示す。この場合、走査線駆動回路５０３においてはレーザー光をＹ方向に走査し、画素部５０１と信号線駆動回路５０２においてはレーザー光がＹ方向と直角をなすＸ方向に走査する。
【００４５】
なお、結晶化後の半導体膜をＴＦＴの活性層として用いる場合、その走査方向がチャネル形成領域のキャリアが移動する方向と並行になるように定めるのが望ましい。これについて図４（Ａ）と図４（Ｂ）で示す。
【００４６】
図４（Ａ）ではチャネル形成領域が１つ設けられているシングルゲートＴＦＴの活性層の一例を示しており、チャネル形成領域５２０を挟むようにソース領域またはドレイン領域となる不純物領域５２１、５２２が設けられている。本発明のレーザー発振装置を用いて半導体膜を結晶化させるとき、レーザー光の走査方向が矢印に示すように、チャネル形成領域のキャリアの移動する方向（チャネル長方向）と並行になるように、走査方向を定めるようにする。５２３はレーザー光のビームスポットを示しており、矢印の方向に走査する。
【００４７】
また、図４（Ｂ）では、チャネル形成領域が３つ設けられているトリプルゲートＴＦＴの活性層の一例を示しており、チャネル形成領域５３０を挟むように不純物領域５３３、５３４が設けられている。また、チャネル形成領域５３１を挟むように不純物領域５３４、５３５が設けられており、さらにチャネル形成領域５３２を挟むように不純物領域５３５、５３６が設けられている。そして、本発明のレーザー発振装置を用いて半導体膜を結晶化させるとき、レーザー光は矢印の方向に走査する。
【００４８】
なお、レーザー光の走査部分を定めるためには、半導体膜に対するマスクの位置を定めるためのマーカーを、半導体膜に形成する必要がある。図５に、アクティブマトリクス型の半導体装置を作製するために成膜された半導体膜において、マーカーを形成する位置を示す。なお、図５（Ａ）は１つの基板から１つの半導体装置を作製する例を示しており、図５（Ｂ）は１つの基板から４つの半導体装置を作製する例を示している。
【００４９】
図５（Ａ）において５４０は基板上に成膜された半導体膜であり、破線５４１が画素部、破線５４２が信号線駆動回路、破線５４３が走査線駆動回路の形成される部分に相当する。５４４はマーカーが形成される部分（マーカー形成部）であり、半導体膜の４隅に位置するように設けられている。
【００５０】
なお図５（Ａ）ではマーカー形成部５４４を４つそれぞれ４隅に設けたが、本発明はこの構成に限定されない。半導体膜におけるレーザー光の走査部分と、半導体膜のパターニングのマスクとの位置合わせをすることができるのであれば、マーカー形成部の位置及びその数は上述した形態に限定されない。
【００５１】
図５（Ｂ）において５５０は基板上に成膜された半導体膜であり、破線５５１は後の工程において基板を分断するときのスクライブラインである。図５（Ｂ）では、スクライブライン５５１の沿って基板を分断することで、４つの半導体装置を作製することができる。なお分断により得られる半導体装置の数はこれに限定されない。
【００５２】
５５２はマーカーが形成される部分（マーカー形成部）であり、半導体膜の４隅に位置するように設けられている。なお図５（Ｂ）ではマーカー形成部５５２を４つそれぞれ４隅に設けたが、本発明はこの構成に限定されない。半導体膜におけるレーザー光の走査部分と、半導体膜のパターニングのマスクとの位置合わせをすることができるのであれば、マーカー形成部の位置及びその数は上述した形態に限定されない。
【００５３】
なおマーカーはレーザーを用いて形成するのが最も簡便である。マーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ2レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。これらレーザー光を、あらかじめマーカー形状に加工したメタルマスクやガラスマスク越しに半導体膜に照射することで、マーカーを形成することができる。また、レーザー光スポット径を１０μm以下に集光したものをスキャンさせながら照射することでマーカーを形成することもできる。
【００５４】
上記構成により、半導体膜を結晶化させた後、島状半導体膜形成により除去される半導体膜領域にレーザー光を照射する時間を省くことができるので、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。
【００５５】
【実施例】
（実施例１）
本実施例ではアクティブマトリクス基板の作製方法について図６〜図９を用いて説明する。ここではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００５６】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板６００を用いる。なお、基板６００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００５７】
次いで、基板６００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜６０１を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により形成する。本実施例では下地膜６０１として下地膜６０１ａ、６０１ｂの２層の下地膜を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い（図６（Ａ））。
【００５８】
次いで、下地膜６０１上に、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２５〜１５０nm（好ましくは３０〜１２０nm）の厚さで非晶質半導体膜６９２を形成する（図６（Ａ））。なお、本実施例では非晶質半導体膜を成膜しているが、微結晶半導体膜、結晶性半導体膜であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を用いても良い。
【００５９】
次に、非晶質半導体膜６９２をレーザー結晶化法により結晶化させる。レーザー結晶化は、本発明のレーザー照射方法を用いて行なう。具体的には、レーザー発振装置のコンピュータに入力されたマスクの情報に従って、指定した領域の非晶質半導体膜のみ選択的にレーザー光を照射する。もちろん、レーザー結晶化法だけでなく、他の公知の結晶化法（ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）と組み合わせて行ってもよい。
【００６０】
本発明のレーザー照射方法では、公知のレーザー光源のうち、パルス発振の気体レーザー発振装置もしくは固体レーザー発振装置を用いることができるが、パルス発振の気体レーザーを使用した場合、コンピュータを使用したフォトマスク形状のデータパターンによる制御のみ適用され、その他の構成は通常のＳＬＳ法に準ずることとなる。本実施例ではパルス発振のＮｄ：ＹＬＦレーザーを用いた場合について説明する。
【００６１】
図１０はレーザー結晶化処理装置を示したものである。図１０では、Ｎｄ：ＹＬＦレーザー発振装置１０１を用いて出力１．５W、繰り返し周波数１kHzの条件で使用する場合を例にする。レーザー光源１０１は共振器の中にＹＬＦ結晶と非線形光学素子を入れて、波長５２７nmの第２高調波を射出する方式であるとするが、無論、非線形光学素子が共振器の外側にある場合でもよい。さらに、このレーザー光源１０１は、ロッド形状が円筒形であり、レーザー光源１０１から射出直後のビームスポット形状は円状であるとするが、仮にロッド形状がスラブ型であり、射出直後のビームスポット形状は矩形状であっても、以下に示すように、光学系により、ビームスポットを所望の形状に成形できる。
【００６２】
このＮｄ：ＹＬＦレーザーはビームの拡がり角が３ミリラジアンであり、ビームサイズは射出口で直径２mm程度であるが、射出口から２０ｃｍ離れた位置では直径１ｃｍ程度に広がってしまう。この位置に焦点距離ｆ＝６００mmの凸レンズ１０２を一枚入れると、ビームサイズは直径約１０mmの平行光になる。図１０の光学ミラー１０３〜１０５で反射されたレーザー光は、図１０のY方向に曲率を有する凸シリンドリカルレンズ１０６によりレーザー光を集光する。ここでＹ方向は、半導体膜面上におけるレーザー光のビームスポットの移動方向であり、ビームスポットの短尺方向となる。また、図１０のＸ方向は半導体膜面上におけるレーザー光のビームスポットの長尺方向になり、半導体膜面上におけるレーザー光のビームスポットの移動方向と直角をなす方向である。（光学ミラー１０３〜１０５は装置のレイアウト上、入れているものであり、本質的に必要とするわけではない。）以上の構成で、照射面となる半導体膜面上におけるビームスポットは１０mm×１０μmの線状形ビームになる。
【００６３】
ただし、照射面にて、矩形状または楕円形状または線形状のレーザー光に成形する方法はこの限りではない。図示しないが、光学ミラー１０３と凸シリンドリカルレンズ１０６の間に凹シリンドリカルレンズをいれて、ビームスポットの長尺方向を長くすることが可能である。また、その凹シリンドリカルレンズとレーザー光源１０１との間に、レーザー光を平行光とするためのビームコリメーターや、レーザー光を広げるためのビームエキスパンダーを入れることも可能である。また、ここでは出力１．５Wのレーザー光源でビームスポットは１０mm×１０μmの線状形ビームにする方法を示したが、さらに高出力のレーザー光源の場合には、短尺方向のビームスポットサイズは変えずに、長尺方向のサイズのみ長くすることが望ましい。（現在、出力２０Wで使用可能なＬＤ励起Ｎｄ：ＹＬＦレーザー発振装置が市販されている。）
【００６４】
半導体膜面上におけるレーザー光のビームスポットの相対位置を動かすために、基板ステージ１０１をＹ方向（ビームスポットの短尺方向）にスイープする。レーザーパルスの繰り返し周波数１kHzで、基板ステージのスィープ速度を３．０mm/秒とすると、レーザーパルスを１回照射するごとに、基板とビームスポットの相対位置はY方向に３μmずれて（送りピッチが３μm）いる。
【００６５】
図１１（Ａ）は、本実施例のレーザー照射方法で結晶化したシリコン膜を、セコ・エッチング（Secco Etching）によって結晶粒界を顕在化させた後のＳＥＭ観察像である。図１１（Ｂ）は、図１１（Ａ）の結晶大きさおよび結晶粒界をわかりやすく図示したものである。これから、レーザー光のビームスポットの走査したＹ方向に、スーパーラテラル成長した結晶が連続的に形成されていることがわかる。なお、レーザビームスポットの走査方向と垂直方向に粒界が周期的に存在しているが、この周期は、ちょうどレーザーパルスを１回照射するごとの送りピッチである３μmに対応していることがわかる。
【００６６】
上述したレーザー結晶化方法によって、非晶質半導体膜のうち、人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成させた領域６９３、６９４、６９５が形成される（図６（Ｂ））。
【００６７】
次に、半導体膜を所望の形状にパターニングして、結晶化された領域６９３、６９４、６９５から島状の半導体膜６０２〜６０６を形成する（図６（Ｃ））。
【００６８】
島状の半導体膜６０２〜６０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。また、このしきい値制御のための不純物ドーピングは、レーザー結晶化前におこなってもよいし、ゲート絶縁膜成膜後におこなってもよい。
【００６９】
次いで、島状の半導体膜６０２〜６０６を覆うゲート絶縁膜６０７を形成する。ゲート絶縁膜６０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０nmの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７０】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７１】
次いで、ゲート絶縁膜６０７上に膜厚２０〜１００nmの第１の導電膜６０８と、膜厚１００〜４００nmの第２の導電膜６０９とを積層形成する。本実施例では、膜厚３０nmのＴａＮ膜からなる第１の導電膜６０８と、膜厚３７０nmのＷ膜からなる第２の導電膜６０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩcmを実現することができる。
【００７２】
なお、本実施例では、第１の導電膜６０８をＴａＮ、第２の導電膜６０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＷとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７３】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【００７４】
なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【００７５】
次に、フォトリソグラフィー法を用いてレジストからなるマスク６１０〜６１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。（図７（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７６】
この後、レジストからなるマスク６１０〜６１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０(sccm)とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７７】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層６１７〜６２２（第１の導電層６１７ａ〜６２２ａと第２の導電層６１７ｂ〜６２２ｂ）を形成する。６１６はゲート絶縁膜であり、第１の形状の導電層６１７〜６２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００７８】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。（図７（Ｃ））ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層６２８ｂ〜６３３ｂを形成する。一方、第１の導電層６１７ａ〜６２２ａは、ほとんどエッチングされず、第２の形状の導電層６２８〜６３３を形成する。
【００７９】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、島状の半導体膜にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を４０〜８０ｋＶとして行う。本実施例ではドーズ量を１．５×１０13atams/cm2とし、加速電圧を６０kVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層６２８〜６３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域６２３〜６２７が形成される。不純物領域６２３〜６２７には１×１０18〜１×１０20atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００８０】
レジストからなるマスクを除去した後、新たにレジストからなるマスク６３４ａ〜６３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15atoms/cm2とし、加速電圧を６０〜１２０kVとして行う。ドーピング処理は第２の導電層６２８ｂ〜６３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の島状の半導体膜に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図８（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17atoms/cm2とし、加速電圧を５０〜１００kVとして行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域６３６、６４２、６４８には１×１０18〜５×１０19atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域６３５、６４１、６４４、６４７には１×１０19〜５×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。
【００８１】
もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【００８２】
次いで、レジストマスクを除去した後、新たにレジストマスク６５０ａ〜６５０ｃを形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる島状の半導体膜に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域６５３、６５４、６５９、６６０を形成する。第２の導電層６２９ａ、６３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域６５３、６５４、６５９、６６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図８（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する島状の半導体膜はレジストからなるマスク６５０ａ〜６５０ｃで覆われている。第１乃至３のドーピング処理によって、不純物領域６４７、６４８にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００８３】
以上までの工程で、それぞれの島状の半導体膜に不純物領域が形成される。次いで、レジストからなるマスク６５０ａ〜６５０ｃを除去し、活性化処理をおこなう。活性化処理は、公知のレーザー活性化、熱活性化またはRTA活性化のいずれでもよい。また、レーザー活性化処理工程の位置は、第１の層間絶縁膜を形成した後でも良い。
【００８４】
次いで、第１の層間絶縁膜６６１を形成する。この第１の層間絶縁膜６６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０nmの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜６６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８５】
そして、加熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜６６１に含まれる水素により島状の半導体膜のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく島状の半導体膜を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜６５０℃で１〜１２時間の加熱処理を行っても良い。
【００８６】
次いで、第１の層間絶縁膜６６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜６６２を形成する。本実施例では、膜厚１．６μmのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いる。
【００８７】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【００８８】
また、第２の層間絶縁膜６６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【００８９】
次に、第２の層間絶縁膜６６２を形成した後、第２の層間絶縁膜６６２に接するように、第３の層間絶縁膜６７２を形成する。
【００９０】
そして、駆動回路６８６において、各不純物領域とそれぞれ電気的に接続する配線６６３〜６６７を形成する。なお、これらの配線は、膜厚５０nmのＴｉ膜と、膜厚５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。（図９）
【００９１】
また、画素部６８７においては、画素電極６７０、ゲート配線６６９、接続電極６６８を形成する。この接続電極６６８によりソース配線（６４３ａと６４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線６６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極６７０は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する島状の半導体膜６５９と電気的な接続が形成される。また、画素電極６７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００９２】
以上の様にして、ｎチャネル型ＴＦＴ６８１とｐチャネル型ＴＦＴ６８２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ６８３を有する駆動回路６８６と、画素ＴＦＴ６８４、保持容量６８５とを有する画素部６８７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００９３】
駆動回路６８６のｎチャネル型ＴＦＴ６８１はチャネル形成領域６３７、ゲート電極の一部を構成する第１の導電層６２８ａと重なる低濃度不純物領域６３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域６５２とを有している。このｎチャネル型ＴＦＴ６８１と電極６６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ６８２にチャネル形成領域６４０、ソース領域またはドレイン領域として機能する高濃度不純物領域６５U4と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域６５３を有している。また、ｎチャネル型ＴＦＴ６８３にはチャネル形成領域６４４、ゲート電極の一部を構成する第１の導電層６３０ａと重なる低濃度不純物領域６４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域６５６を有している。
【００９４】
画素部の画素ＴＦＴ６８４にはチャネル形成領域６４６、ゲート電極の外側に形成される低濃度不純物領域６４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域６５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域６５７を有している。また、保持容量６８５の一方の電極として機能する島状の半導体膜には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量６８５は、絶縁膜６１６を誘電体として、電極（６３２ａと６３２ｂの積層）と、島状の半導体膜とで形成している。
【００９５】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００９６】
（実施例２）
本実施例では、触媒を用いて半導体膜を結晶化させる工程を含む場合の、実施例を示す。実施例１とは異なる点のみ示す。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが望ましい。
【００９７】
非晶質半導体膜を成膜後にＮｉを用いて固相結晶化させる。例えば特開平７−１３０６５２号公報に開示されている技術を用いる場合、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を非晶質半導体膜に塗布してニッケル含有層を形成し、５００℃、１時間の脱水素工程の後、５００〜６５０℃で４〜１２時間、例えば５５０℃、８時間の熱処理を行い結晶化する。尚、使用可能な触媒元素は、ニッケル（Ｎｉ）の以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素を用いても良い。
【００９８】
そして本発明のレーザー照射方法を用いて、ＮｉＳＰＣにより結晶化された半導体膜の結晶性をさらに高める。レーザー光照射により得られた多結晶半導体膜は触媒元素を含んでおり、レーザー結晶化後にその触媒元素を結晶質半導体膜から除去する工程（ゲッタリング）を行う。ゲッタリングは特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報等に記載された技術を用いることができる。
【００９９】
具体的には、レーザー照射後に得られる多結晶半導体膜の一部にリンを添加し、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行う。すると多結晶半導体膜のリンが添加された領域がゲッタリングサイトとして働き、多結晶半導体膜中に存在するリンをリンが添加された領域に偏析させることができる。その後、多結晶半導体膜のリンが添加された領域をパターニングにより除去することで、触媒元素の濃度を１×１０17atoms/cm3以下好ましくは１×１０16atoms/cm3程度にまで低減された島状の半導体膜を得ることができる。
【０１００】
（実施例３）
本実施例では、マーカー形成部４２３に設けられたマーカーの一例を示す。本実施例は、実施例１または実施例２と組み合わせて実施することが可能である。
【０１０１】
図１２（Ａ）に本実施例のマーカーの上面図を示す。４２１、４２２は半導体膜に形成された基準となるマーカー（以下、基準マーカーと呼ぶ）であり、それぞれ形状が矩形である。基準マーカー４２１は、全てその矩形の長辺が水平方向に配置されており、各基準マーカー４２１は一定の間隔を保って垂直方向に配置されている。基準マーカー４２２は全てその矩形の長辺が垂直方向に配置されており、各基準マーカー４２２は一定の間隔を保って水平方向に配置されている。
【０１０２】
基準マーカー４２１はマスクの垂直方向の位置を定める基準となり、基準マーカー４２２はマスクの水平方向の位置を定める基準となっている。４２４、４２５は半導体膜のパターニング用マスクのマーカーであり、それぞれ形状が矩形である。マーカー４２４はその矩形の長辺が水平方向に配置されるように、なおかつマーカー４２５はその矩形の長辺が垂直方向に配置されるように、半導体パターニング用のマスクの位置を定める。そして、マーカー４２４が定められた２つの隣り合う基準マーカー４２１の丁度真中に位置するように、なおかつマーカー４２５が定められた２つの隣り合う基準マーカー４２２の丁度真中に位置するように、半導体パターニング用のマスクの位置を定める。
【０１０３】
図１２（Ｂ）に半導体膜に形成された基準マーカーの斜視図を示す。基板４３１に成膜された半導体膜４３０の一部は、レーザーによって矩形状に削られており、該削られた部分が基準マーカー４２１、４２２として機能する。
【０１０４】
なお本実施例に示したマーカーはほんの一例であり、本発明のマーカーはこれに限定されない。本発明で用いるマーカーは、半導体膜をレーザー光で結晶化させる前に形成することができ、なおかつレーザー光の照射による結晶化の後にでも用いることができるものであれば良い。
【０１０５】
（実施例４）
本実施例では、結晶化後の半導体膜をＴＦＴの活性層として用いた場合、チャネル形成領域のキャリアが移動する方向（チャネル長方向）に対するレーザー光のビームスポットが走査した方向（レーザー走査方向）が、ＴＦＴ特性に及ぼす影響についてデータを用いて説明する。
【０１０６】
レーザー走査方向を定めるためには、半導体膜に対するマスクの位置を定めるためのマーカーを、図５のように半導体膜に形成する。なお図５（Ａ）ではマーカー形成部５４４を４つそれぞれ４隅に設けたが、本発明はこの構成に限定されない。半導体膜におけるレーザー光の走査部分と、半導体膜のパターニングのマスクとの位置合わせをすることができるのであれば、マーカー形成部の位置及びその数は上述した形態に限定されない。
【０１０７】
図１３（Ａ）（Ｂ）はチャネル長方向に対して、レーザー走査方向を平行方向、及び垂直方向に走査して結晶化を行った場合のそれぞれのＴＦＴ特性である。また、それぞれの図から算出した移動度とサブスレショルド係数（Ｓ値）については表１に示す。
/cm2
【表１】
0004401647.tif 000002
【０１０８】
移動度、Ｓ値共に明らかに異方性が見られた。移動度については平行走査で２４０．４cm2/Vs、垂直走査で２１３．８cm2/Vsと平行走査の方が高く、Ｓ値については平行走査が０．２１９V/dec.、垂直走査が０．２６２V/dec.であり、平行走査の方が低かった。半導体特性としては移動度は高く、Ｓ値が低い方が望ましいため、チャネル形成領域のキャリア移動方向に対するレーザー光の走査方向は平行であるほうがよい、という結果がでた。
【０１０９】
図１１にも示したように、ＳＬＳ法により結晶化を行うと、レーザー光のビームスポットが走査した方向にスーパーラテラル成長した結晶が連続的に形成される。その際、キャリアの散乱源となるグレインバインダリー（ＧＢ）が、レーザー光が走査した方向と平行に入る。そのため、キャリア移動方向とレーザー光の走査方向を垂直とすると、ＧＢとキャリア移動方向が垂直となるためＴＦＴの特性が悪くなってしまうと考えられる。
【０１１０】
【発明の効果】
人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成させることができ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、従来のＳＬＳ法のような特殊な光学系を必要としない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することができる。
【０１１１】
また、マーカーを使用することで、チャネル形成領域のキャリアが移動する方向とレーザー光のスポットが移動する方向を合わせることができるので、特性の良いＴＦＴを作製することができる。
【図面の簡単な説明】
【図１】  本発明に用いるレーザー照射装置の構成を示す図である。
【図２】  被処理物に対してパルス毎にレーザー光スポットが移動することを示す図。
【図３】  基板内でレーザー光スポットの相対的な移動方向を変化させて照射することを示す図。
【図４】  ＴＦＴ活性層に対してレーザー光スポットの相対的な移動方向を示す図。
【図５】  マーカー形成位置を示す図。
【図６】  アクティブマトリクス基板の作製方法を示す図。
【図７】  アクティブマトリクス基板の作製方法を示す図。
【図８】  アクティブマトリクス基板の作製方法を示す図。
【図９】  アクティブマトリクス基板の作製方法を示す図。
【図１０】  実施例１で示すレーザー照射装置の光学系を示す図。
【図１１】  レーザー結晶化後の表面ＳＥＭ像と結晶粒界の様子を示す図。
【図１２】  マーカーの構造を示す図。
【図１３】  レーザーの走査方向によるＴＦＴ特性を示す図。
【図１】
0004401647.tif 000003
【図２】
0004401647.tif 000004
【図３】
0004401647.tif 000005
【図４】
0004401647.tif 000006
【図５】
0004401647.tif 000007
【図６】
0004401647.tif 000008
【図７】
0004401647.tif 000009
【図８】
0004401647.tif 000010
【図９】
0004401647.tif 000011
【図１０】
0004401647.tif 000012
【図１１】
0004401647.tif 000013
【図１２】
0004401647.tif 000014
【図１３】
0004401647.tif 000015