(57)【特許請求の範囲】
【請求項１】
第１シリコン基板上にエピタキシャル成長法により緩和したシリコンゲルマニウム層を形成させる段階と、
前記シリコンゲルマニウム層の一部を多孔性シリコンゲルマニウム層に変化させる段階と、
前記多孔性シリコンゲルマニウム層上にシリコンゲルマニウムエピタキシャル層を形成する段階と、
第２シリコン基板の表面に酸化層を形成させる段階と、
前記酸化層が形成された第２シリコン基板と前記シリコンゲルマニウムエピタキシャル層が形成された第１シリコン基板とをこれらの層を向き合わせて接合させる段階と、
前記第１シリコン基板、前記緩和したシリコンゲルマニウム層、及び前記多孔性シリコンゲルマニウム層を取り外して前記シリコンゲルマニウムエピタキシャル層を露出させる段階と、
前記シリコンゲルマニウムエピタキシャル層の上に引っ張られたシリコンエピタキシャル層を形成する段階と、
を備えることを特徴とするＳＯＩ型基板の形成方法。
【請求項２】
前記多孔性シリコンゲルマニウム層に変化させる段階では、前記緩和したシリコンゲルマニウム層に対して陽極酸化法を使用することを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項３】
前記緩和したシリコンゲルマニウム層の残存物は陽極酸化法が使用された後にも残存することを特徴とする請求項２に記載のＳＯＩ型基板の形成方法。
【請求項４】
前記シリコンゲルマニウムエピタキシャル層のゲルマニウム含有量は１５％以上３０％以下であることを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項５】
前記緩和したシリコンゲルマニウム層、前記シリコンゲルマニウムエピタキシャル層及び前記引っ張られたシリコンエピタキシャル層は、低圧ＣＶＤ、常圧熱ＣＶＤ、プラズマＣＶＤ、分子ビームエピタクシー、スパッタリングのうちのいずれか一つのエピタキシャル成長法により形成されることを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項６】
前記緩和したシリコンゲルマニウム層を形成させる段階は、結晶欠陥の最小化のため、シリコン基板上にゲルマニウムが含有された層を積層することで、緩和したシリコンゲルマニウム層を多層に形成する段階を含むことを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項７】
前記シリコンゲルマニウムエピタキシャル層を露出させる段階は、前記第１シリコン基板及び前記緩和したシリコンゲルマニウム層を取り外して前記多孔性シリコンゲルマニウム層を露出させる段階及び前記露出された多孔性シリコンゲルマニウム層を選択的に除去する段階を含むことを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項８】
前記多孔性シリコンゲルマニウム層を露出させる段階では、前記多孔性シリコンゲルマニウム層を、ウオータージェットで切断する方法を使用することを特徴とする請求項７に記載のＳＯＩ型基板の形成方法。
【請求項９】
前記第１シリコン基板、前記緩和したシリコンゲルマニウム層、及び前記多孔性シリコンゲルマニウム層を取り外して前記シリコンゲルマニウムエピタキシャル層を露出させる段階は、
エッチング停止膜として前記多孔性シリコンゲルマニウム層を使用し、ＣＭＰまたはエッチバック工程で実施することを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項１０】
前記シリコンゲルマニウムエピタキシャル層を露出させた後に、前記露出されたシリコンゲルマニウムエピタキシャル層の表面を水素雰囲気でアニーリング処理する段階をさらに実施することを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【請求項１１】
前記第１シリコン基板上に形成された前記シリコンゲルマニウムエピタキシャル層の一部は、前記第１及び第２シリコン基板を接合しやすくするために酸化させることを特徴とする請求項１に記載のＳＯＩ型基板の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＳＯＩ型基板の形成方法に関するものであり、より詳細には、ＳＯＩ層にゲルマニウムが含有され、その表層に張力がかけられたシリコン膜を形成するＳＯＩ型基板（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ  ｏｎ  Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）の形成方法に関するものである。
【０００２】
【従来の技術】
ＳＯＩ基板は、その基板に埋没する酸化層を設けることによって、素子分離膜を形成する時に素子間の分離が完全に行われるように構成された半導体基板である。このようなＳＯＩ基板は放射線に強く、内圧を高めることができるなどの利点があり、主に高性能プロセスなどの半導体装置の形成に使用される。
【０００３】
ＳＯＩ型基板のＳＯＩ層をシリコンゲルマニウム層で形成し、その表面にシリコン層を形成する場合、シリコン層とシリコンゲルマニウム層との間での結晶ＳＯＩ格子の大きさの差によって、表面シリコン層は二軸張力（ｂｉａｘｉａｌ  ｔｅｎｓｉｏｎ）状態になる。シリコン層が引っ張られると、電荷キャリアの有効移動質量及び散乱度（ｓｃａｔｔｅｒｉｎｇ）が減少して、シリコン層内で電荷キャリアの移動度が高くなることが知られている。（ＩＥＥＥ、Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ，４７，Ｎｏ．７，Ｊｕｌｙ  ２０００）。
【０００４】
そして、従来のＣＭＯＳ型半導体装置の回路性能を高めるために、ＳＯＩ層をシリコンゲルマニウムで形成し、その表面に引っ張られたシリコン層を形成する方法が下記特許文献１および特許文献２に詳しく示されている。図１を参照して従来のＳＯＩ型基板の形成方法を見ると、まず、第１シリコン基板１２にグレードされたシリコンゲルマニウム（Ｇｒａｄｅｄ  ＳｉxＧｅ1-X：１３）を形成し、その上に、緩和したシリコンゲルマニウム層バッファ（ｒｅｌａｘｅｄ  ＳｉxＧｅ1-X：１４）／イオンのドーピングされたシリコンゲルマニウム層（Ｐｈｏｕｓｐｈｏｒｕｓ  ｄｏｐｅｄ  Ｓｉ1-yＧｅy：１５）、／引っ張られたシリコンチャネル層（ｓｔｒａｉｎｅｄ  Ｓｉ  ｃｈａｎｎｅｌ：１６）／圧縮されたシリコンゲルマニウムチャネル層（ｓｔｒａｉｎｅｄ  Ｓｉ1-zＧｅzＣｈａｎｎｅｌ：１７）／緩和したシリコンゲルマニウム層（ｒｅｌａｘｅｄＳｉyＧｅ１-y：１８）／シリコン層１９を、エピタキシャル成長法により積層させる。以後、酸化層２８が形成された第２シリコン基板２６を前記シリコン層１９が形成された第１シリコン基板１２と互いに上部面が向き合うように接合させる。参照符号２０は、二つの基板の接合面を示す。高温水酸化カリウム溶液を使用して、燐がドーピングされたシリコンゲルマニウム層１５の上部に配置された第１シリコン基板１２、グレードされたシリコンゲルマニウム層１３、圧力が緩和したシリコンゲルマニウム層バッファ１４を除去する。燐イオンのドーピングされたエッチング阻止膜として機能するシリコンゲルマニウム層（Ｐｈｏｕｓｐｈｏｒｕｓｄｏｐｅｄ  Ｓｉ1-yＧｅy：１５）は、湿式酸化の後にフッ酸（ｆｌｕｏｒｉｃ  ａｃｉｄ）で処理して除去する。
【０００５】
したがって、引っ張られたシリコンチャネル層１６は接合された二つの基板で形成される基板の最上部に残るようになる。この方法では、引っ張られたシリコンチャネル層１６の厚さが４０乃至１００Åで形成された場合に、引っ張られたシリコンチャネル層１６の両側で格子の大きさが異なるシリコンゲルマニウム層１７、１５と接する。したがって、界面不一致による格子欠陥の影響を多く受けるようになる。また、燐イオンのドーピングされたエッチング阻止膜として機能するシリコンゲルマニウム層１５を除去する過程は、素子が形成される、引っ張られたシリコンチャネル層１６の質に大きく影響を与える。
【０００６】
通常、結晶格子の大きさの異なる層が一定の厚さ以上で積層されれば、界面不一致による結晶格子欠陥が生じ、層にかけられた圧力や張力が緩和される。しかし、緩和したシリコンゲルマニウム層上にシリコンをエピタキシャル成長させる場合、シリコンゲルマニウム層内の結晶格子欠陥によって、形成されるシリコン層の質は低下する。このため、エピタキシャルシリコン層に半導体素子を形成する場合には、形成される半導体素子の動作特性が低下してしまうという問題がある。
【０００７】
そして、引っ張られたシリコン層を、シリコンゲルマニウム層を使用するＳＯＩ型基板に形成する場合、張力による電子移動度はゲルマニウム濃度が１０％以上になれば増加しないが、張力によるホールの移動度はゲルマニウム濃度が３０％に達するまで連続的に増加する。したがって、シリコンゲルマニウム層のゲルマニウム濃度を高めることが素子性能の向上のためには必要である。一方、酸素イオン注入法によるＳＯＩ層形成方法ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ  ｂｙＩＭｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）によって埋没酸化層を形成する場合、後続の工程で高温熱処理が必要である。ゲルマニウム濃度が高くなると、基板融点が低くなるという問題がある。しかし、引っ張られたシリコン層を有するシリコンゲルマニウム層ＳＯＩ型基板はＳＩＭＯＸの方法を使用して形成することが望ましい。
【０００８】
界面不一致がなく、ＳＯＩ層が高いゲルマニウム含量を有し、表層に引っ張られたシリコンを有するＳＯＩ型基板を形成するために図２乃至図５に示したような工程を使用することができる。この工程によると、図２のように第１シリコン基板３２に圧力が緩和状態にある厚いシリコンゲルマニウム層３４を形成し、水素イオンを注入して熱処理する。水素濃度が高い表面３６で第１シリコン基板３２とシリコンゲルマニウム層３４の間の格子不一致界面３８による結晶欠陥が治癒される効果を有する。図３のように、第２シリコン基板４６に酸化層４８を形成した後に、第１シリコン基板３２と第２シリコン基板４６を接合させる。参照符号５０は二つの基板３２、４６の接合面を示す。次に、図４に示したように、水素濃度が高い表面３６を基準に、結合された基板全体を切断する。したがって、第２シリコン基板４６上にシリコン酸化層４８があり、シリコン酸化層４８上に緩和したシリコンゲルマニウム層３４を有する基板が分離形成される。この時に、切断された面の水素濃度が高い表面３６でシリコンゲルマニウム層内の結晶欠陥は水素により部分的に治癒される効果を有する。したがって、図５のように切断された面上にシリコンをエピタキシャル成長法により薄く成長させることができる。これによって、シリコンゲルマニウム層３４上に引っ張られたシリコン層５２が形成される。（２００１，５７，ＶＬＳＩ  Ｓｙｍｐ．，ｂｙ  ＩＢＭ）
しかし、このような方法を使用する場合に、引っ張られたシリコン層５２の基底層を形成するシリコンゲルマニウム層３４は水素イオン注入工程の間、結晶損傷を受ける。これによって、緩和したシリコンゲルマニウム層で水素の結晶欠陥の治癒効果を低めてしまうという問題がある。
【０００９】
【特許文献１】
米国特許第５，９０６，９５１号明細書
【特許文献２】
米国特許第６，０５９，８９５号明細書
【００１０】
【発明が解決しようとする課題】
本発明は、ＳＯＩ層がゲルマニウムを含有し、ＳＯＩ層の表面に引っ張られたシリコン層が位置するＳＯＩ型基板の形成方法を提供することを目的とする。
【００１１】
本発明はまた、高濃度ゲルマニウムが含有された結晶欠陥が少ないＳＯＩ層に引っ張られたシリコン層を形成することによって、キャリア移動度が高い素子特性を有するＳＯＩ型基板の形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前述の目的を達成するための本発明は、第１シリコン基板上にエピタキシャル成長法により緩和したシリコンゲルマニウム層を形成させる段階と、前記シリコンゲルマニウム層の一部を多孔性シリコンゲルマニウム層に変化させる段階と、前記多孔性シリコンゲルマニウム層上にシリコンゲルマニウムエピタキシャル層を形成する段階と、第２シリコン基板の表面に酸化層を形成させる段階と、前記酸化層が形成された第２シリコン基板と前記シリコンゲルマニウムエピタキシャル層が形成された第１シリコン基板とをこれらの層を向き合わせて接合させる段階と、前記第１シリコン基板、前記緩和したシリコンゲルマニウム層、及び前記多孔性シリコンゲルマニウム層を取り外して前記シリコンゲルマニウムエピタキシャル層を露出させる段階と、前記シリコンゲルマニウムエピタキシャル層の上に引っ張られたシリコンエピタキシャル層を形成する段階とを備える。
【００１３】
このとき、多孔性シリコンゲルマニウム層は、緩和したシリコンゲルマニウム層の結晶欠陥がシリコンゲルマニウムエピタキシャル層に伝達されるのを遮断し、シリコンゲルマニウムエピタキシャル層に結晶欠陥が誘発されないようにする。したがって、ＳＯＩ層の欠陥ないシリコンゲルマニウム層と引っ張られたシリコンエピタキシャル層を形成することができる。
【００１４】
本発明では、前記多孔性シリコンゲルマニウム層を形成させる段階において陽極酸化法を使用することができる。陽極酸化法に対して使用する通常の金属陽極酸化法は当業界によく知られており、米国特許第５，８７６，４９７号明細書には、シリコン基板層を多孔性シリコン層で形成するために使用する陽極酸化法が具体的に記述されている。陽極酸化法は、基板をフッ酸が含まれた電解液に接触させ、電解液に陰極を設け、基板の後面には陽極を設けることによって行われる。
【００１５】
本発明では、ＳＯＩ型基板を形成しながら、ＳＩＭＯＸ方式のように高温度で熱処理をする必要性がなくなるので、ＳＯＩ層に含有されるゲルマニウム含量は１５％以上になる。したがって、１５乃至３０％のシリコンゲルマニウムＳＯＩ層が形成される。
【００１６】
本発明では、エピタキシャル成長は、主に低圧ＣＶＤを利用して行われるが、その他、常圧熱ＣＶＤ、プラズマＣＶＤ、分子ビームエピタクシー、スパッタリングなどで形成することも可能である。シリコン基板上に緩和したシリコンゲルマニウム層を形成するときには、結晶欠陥の影響を最大限に遮断するために多層に形成する。例えば、緩和したシリコンゲルマニウム層を一回の工程段階を通じて同一の含量を有するように形成することに代えて、ゲルマニウム含有量が異なる多層で、または含有量の変化なしに単純に厚さ１００乃至２０００ｎｍの層を２乃至４段階で積層して緩和したシリコンゲルマニウム層を形成する。
【００１７】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。なお、本明細書において、「緩和した」とは、層間または層内で作用していた力が低下され層間または層内にほとんど力がかかっていないことをいい、「引っ張られた」とは、層間または層内に力がかかっていることをいう。
【００１８】
図６を参照すると、第１シリコン基板１１２に緩和したシリコンゲルマニウム層１１４をエピタクシー法で形成する。シリコンゲルマニウム層１１４には第１シリコン基板１１２との結晶格子の大きさの差から界面の不一致が生じ、層内に圧力が加わる。シリコンゲルマニウム層１１４が臨界厚さを超過すると、この圧力により転位（ｄｉｓｌｏｃａｔｉｏｎ）という結晶欠陥が誘発される。結晶欠陥が誘発された層は圧力が緩和したシリコンゲルマニウム層１１４となる。
【００１９】
本発明では、シリコンゲルマニウム層１１４の全体にわたる結晶欠陥の伝達を防止するために、それぞれゲルマニウムの含有量が異なる層を積層して多層とすることによって、または含有量の変化なしに多段階で積層して多層とすることによって、緩和したシリコンゲルマニウム層１１４を形成する。緩和したシリコンゲルマニウム層１１４を形成する様々な層の間の界面は、結晶欠陥が伝達されることを遮断する防壁の役割を果たすことができる。緩和したシリコンゲルマニウム層１１４の厚さは数千Åから数万Åとすることができる。
【００２０】
図６及び図７に示されるように、緩和したシリコンゲルマニウム層１１４が形成された基板の表面に陽極酸化処理を施す。陽極酸化処理時、緩和したシリコンゲルマニウム層１１４が形成された基板の前面は陰極が設けられた電解液に接触され、基板の後面は直接または他の電解液を通じて陽極と接続する。基板の前面と接触する電解液には、純水により希釈されたフッ酸が含まれ、気泡発生により分極を防止する消極剤などが添加される。電極に電圧が印加されて基板を通じて電流が流れ、基板の前面では緩和したシリコンゲルマニウム層１１４の酸化が行われる。酸化層はフッ酸によりエッチングされて除去され、緩和したシリコンゲルマニウム層１１４は表面から結晶構造が稠密ではない多孔性シリコンゲルマニウム層１１６に変化され、残存物として緩和したシリコンゲルマニウム残余層１１４’が残る。陽極酸化処理を通じて第１シリコン基板１１２の表面に多孔性シリコンゲルマニウム層１１６の厚さが数千Å程度形成されるようにする。陽極酸化工程では、フッ酸の濃度と電極を通じて流れる電流の量を調節することにより多孔性シリコンゲルマニウム層１１６と酸化層の形成及び除去を調節することができる。
【００２１】
図８を参照すると、多孔性シリコンゲルマニウム層１１６上に数千Å程度のシリコンゲルマニウムエピタキシャル層１１８が形成される。半導体装置の高集積化に従って素子の大きさが減少するので、ＳＯＩ層の厚さに該当する前記シリコンゲルマニウムエピタキシャル層１１８の形成の厚さも５００Å程度に減少する。前記シリコンゲルマニウムエピタキシャル層１１８は結晶欠陥がほとんどない結晶構造を有するようになり、１５乃至３０％のゲルマニウムを含有する。
【００２２】
図９を参照して説明すると、第２シリコン基板１２４を準備し、表面の酸化を通じてシリコン酸化層１２２を形成する。次に、前記シリコン酸化層１２２と前記シリコンゲルマニウムエピタキシャル層１１８の上部面が接触するように前記第１シリコン基板１１２に前記第２シリコン基板１２４を接合させる。接合を容易にするために、前記第１シリコン基板１１２と前記シリコンゲルマニウムエピタキシャル層１１８の一部を酸化させる方法が使用でき、この場合に、前記第１及び第２シリコン基板１１２、１２４は同じ酸化層同士が接触するので、容易に接合される。
【００２３】
そして、図１０のように、第２シリコン基板１２４を基準に多孔性シリコンゲルマニウム層１１６の上方の物質を取り外す。すなわち、前記第１シリコン基板１１２から前記シリコンゲルマニウム残余層１１４’まで取り外す。この時に、第１シリコン基板１１２などを除去するために、ＣＭＰやエッチバックの方法を使用することができる。前記多孔性シリコンゲルマニウム層１１６は前記除去工程で、エッチング阻止膜として使用されることもできる。前記除去工程は、微細な加工が可能なウオータージェット切断を利用して実施することもできる。この場合に、多孔性シリコンゲルマニウム層１１６を水平に分離することが可能である。これによって、前記第１シリコン基板１１２から前記分離された多孔性シリコンゲルマニウム層１１６まで損傷なしに回収して、これらを図６乃至図７で説明した段階で再び利用することができる。
【００２４】
図１０及び図１１を参照すると、前記第２シリコン基板１２４上に残存する前記多孔性シリコンゲルマニウム層１１６を選択的に除去して、前記シリコンゲルマニウムエピタキシャル層１１８を露出させる。前記選択的除去工程は前記シリコンゲルマニウムエピタキシャル層１１８形成時に存在した一部の結晶欠陥を除去するために、前記シリコンゲルマニウムエピタキシャル層１１８の上層部を除去する段階を過度エッチングの方法により実施することが望ましい。
また、前記シリコンゲルマニウムエピタキシャル層１１８の表面を水素雰囲気でアニーリングして表面の粗さを改善することができる。
【００２５】
図１２を参照すると、前記シリコンゲルマニウムエピタキシャル層１１８上にシリコンエピタキシャル層１２６を５０乃至５００Åの厚さで、望ましくは２００Å以下に薄く形成する。シリコンエピタキシャル層１２６とシリコンゲルマニウムエピタキシャル層１１８との間の格子の大きさによりシリコンエピタキシャル層１２６は引っ張られた状態で形成される。これによって、前記シリコンエピタキシャル層１２６で電荷の移動度を高めることができる。
【００２６】
【発明の効果】
本発明によると、ゲルマニウムを含むＳＯＩ層の表面に引っ張られたシリコンエピタキシャル層が位置するＳＯＩ型基板を形成することによって、この層で電流キャリアの移動度を高め、この基板にＣＭＯＳ型半導体装置を形成する時に、装置の特性と効率を高めることができる。
【図面の簡単な説明】
【図１】従来のＳＯＩ型基板の形成方法の一例を示すための構成断面図である。
【図２】従来のＳＯＩ型基板の形成方法の他の例を示すための工程断面図である。
【図３】従来のＳＯＩ型基板形成方法の他の例を示すための工程断面図である。
【図４】従来のＳＯＩ型基板の形成方法の他の例を示すための工程断面図である。
【図５】従来のＳＯＩ型基板の形成方法の他の例を示すための工程断面図である。
【図６】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図７】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図８】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図９】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図１０】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図１１】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【図１２】本発明のＳＯＩ型基板の形成方法の例を示す工程断面図である。
【符号の説明】
１１２…第１シリコン基板、
１１４…シリコンゲルマニウム層、
１１４’…シリコンゲルマニウム残余層、
１１６…多孔性シリコンゲルマニウム層、
１１８…シリコンゲルマニウムエピタキシャル層、
１２２…シリコン酸化層、
１２４…第２シリコン基板。
１２６…シリコンエピタキシャル層。
【図１】
0004446656.tif 000002
【図２】
0004446656.tif 000003
【図３】
0004446656.tif 000004
【図４】
0004446656.tif 000005
【図５】
0004446656.tif 000006
【図６】
0004446656.tif 000007
【図７】
0004446656.tif 000008
【図８】
0004446656.tif 000009
【図９】
0004446656.tif 000010
【図１０】
0004446656.tif 000011
【図１１】
0004446656.tif 000012
【図１２】
0004446656.tif 000013