(57)【特許請求の範囲】
【請求項１】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路のうちの１つの回路をコンパイルするための方法であって、
ａ）  該一連の回路中の既存回路の一部として現在使用されていない論理ゲートを構成する第１複数の論理ゲートをＰＧＡに設定する段階と、
ｂ）  該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する段階と、
ｃ）  第１複数の論理ゲートおよびＰＧＡ中の逆コンパイル可能回路として設定された既存回路中の別の複数の未使用論理ゲートから成る合体セットとして定義される論理ゲートコレクションから取った論理ゲートを構成する第２複数の論理ゲートを、ＰＧＡに設定する段階と、
ｄ）  第２複数の論理ゲートのサブセットであって、１つの回路を生成するように接続可能な第３複数の論理ゲートを決定する段階と、
ｅ）  ＰＧＡの第３複数の論理ゲートのゲートを接続して１つの回路をコンパイルする段階と、を含み、
前記コンパイルする方法が、ＰＧＡ設計中に予め定められていないことを特徴とする方法。
【請求項２】
段階ｂ）は、既存回路サブセットを逆コンパイルし、その後に再コンパイルして既存回路サブセットを再構成し、それによって該一連の回路中の別の回路における使用に供せられる論理ゲートをＰＧＡ内に作ることができるかどうかを判断する段階を含む、請求の範囲第１項記載の方法。
【請求項３】
既存回路が対応入力信号セットを受信するとともに対応出力信号セットを生成し、各入力信号および各出力信号が限定時間に１つの値を有し、既存回路のいずれかによって生成される出力信号のうちの少なくとも１つが別の既存回路のいずれかへの入力信号であり、
ｆ）  限定時間における入力および出力信号のうちの少なくとも１つの値を保存し、後から該保存値を有する信号を該１つの回路に付与する段階を更に含む、請求の範囲第１項記載の方法。
【請求項４】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路うちの１つの回路をコンパイルするための方法であって、
ａ）  該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する段階であって、該逆コンパイル可能な回路が少なくとも１つの対応入力信号を受信し、該少なくとも１つの対応入力信号に応じて少なくとも１つの対応出力信号セットを生成し、各入力信号および各出力信号が限定時間に１つの値を有する段階と、
ｂ）  限定時間における入力および出力信号のうちの少なくとも１つの値を保存する段階と、を含み、
前記コンパイルする方法が、ＰＧＡ設計中に予め定められていないことを特徴とする方法。
【請求項５】
ｃ）  少なくとも１つの逆コンパイル可能回路を逆コンパイルする段階と
ｄ）  段階ｂ）で値を保存した信号を、該一連の回路内の１つの回路に付与する段階とを更に含む、請求の範囲第４項記載の方法。
【請求項６】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路のうちの１つの回路をコンパイルするための装置であって、
該一連の回路中の既存回路の一部として現在使用されていない論理ゲートを構成する第１複数の論理ゲートをＰＧＡに設定する第１の電子回路と、
該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する第２の電子回路と、
第１複数の論理ゲートおよびＰＧＡ中の逆コンパイル可能回路として設定された既存回路中の別の複数の未使用論理ゲートから成る合体セットとして定義される論理ゲートコレクションから取った論理ゲートを構成する第２複数の論理ゲートを、ＰＧＡに設定する第３の電子回路と、
第２複数の論理ゲートのサブセットであって、１つの回路を生成するように接続可能な第３複数の論理ゲートを決定する第４の電子回路と、
ＰＧＡの第３複数の論理ゲートのゲートを接続して１つの回路をコンパイルする第５の電子回路と、を含み、
前記装置が、ＰＧＡ設計中に予め定められた仕方で、前記１つの回路をコンパイルしないことを特徴とする装置。
【請求項７】
第２の電子装置は、既存回路サブセットを逆コンパイルし、その後に再コンパイルして既存回路サブセットを再構成し、それによって該一連の回路中の別の回路における使用に供せられる論理ゲートをＰＧＡ内に作ることができるかどうかを判断する電子回路を備える、請求の範囲第６項記載の装置。
【請求項８】
既存回路が対応入力信号セットを受信するとともに対応出力信号セットを生成し、各入力号および各出力信号が限定時間に１つの値を有し、既存回路のいずれかによって生成される出力信号のうちの少なくとも１つが別の既存回路のいずれかへの入力信号であり、
限定時間における入力および出力信号のうちの少なくとも１つの値を保存するメモリ回路と、
後から該保存値を有する信号を該１つの回路に付与する第５の電子回路とを更に備える、請求の範囲第６項記載の装置。
【請求項９】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路うちの１つの回路をコンパイルするための装置であって、
該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する第１の電子回路において、該逆コンパイル可能な回路が少なくとも１つの対応入力信号を受信し、該少なくとも１つの対応入力信号に応じて少なくとも１つの対応出力信号セットを生成し、各入力信号および各出力信号が限定時間に１つの値を有する、第１の電子回路と、
限定時間における入力および出力信号のうちの少なくとも１つの値を保存する第２の電子回路と、を備え、
前記装置が、ＰＧＡ設計中に予め定められた仕方で、前記１つの回路をコンパイルしないことを特徴とする装置。
【請求項１０】
少なくとも１つの逆コンパイル可能回路を逆コンパイルする第３の電子回路と、
該第２の電子回路によって値を保存した信号の値を検索し、該値を該一連の回路内の１つの回路に付与する第４の電子回路とを更に備える、請求の範囲第９項記載の装置。
【請求項１１】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路うちの１つの回路をコンパイルするための装置であって、
該一連の回路中の既存回路の一部として現在使用されていない論理ゲートを構成する第１複数の論理ゲートをＰＧＡに設定する第１の手段と、
該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する第２の手段と、
第１複数の論理ゲートおよびＰＧＡ中の逆コンパイル可能回路として設定された既存回路中の別の複数の未使用論理ゲートから成る合体セットとして定義される論理ゲートコレクションから取った論理ゲートを構成する第２複数の論理ゲートを、ＰＧＡに設定する第３の手段と、
第２複数の論理ゲートのサブセットであって、１つの回路を生成するように接続可能な第３複数の論理ゲートを決定する第４の手段と、
ＰＧＡの第３複数の論理ゲートのゲートを接続して１つの回路をコンパイルする第５の電子手段と、を含み、
前記装置が、ＰＧＡ設計中に予め定められた仕方で、前記１つの回路をコンパイルしないことを特徴とする装置。
【請求項１２】
第２の手段は、既存回路サブセットを逆コンパイルし、その後に再コンパイルして既存回路サブセットを再構成し、それによって該一連の回路中の別の回路における使用に供せられる論理ゲートをＰＧＡ内に作ることができるかどうかを判断する電子回路を備える、請求の範囲第１１項記載の装置。
【請求項１３】
既存回路が対応入力信号セットを受信するとともに対応出力信号セットを生成し、各入力号および各出力信号が限定時間に１つの値を有し、既存回路のいずれかによって生成される出力信号のうちの少なくとも１つが別の既存回路のいずれかへの入力信号であり、
限定時間における入力および出力信号のうちの少なくとも１つの値を保存するメモリ手段と、
後から該保存値を有する信号を該１つの回路に付与する第６の電子手段とを更に備える、請求の範囲第１１項記載の装置。
【請求項１４】
複数の論理ゲートを含むプログラマブルゲートアレイ（ＰＧＡ）内の一連の回路うちの１つの回路をコンパイルするための装置であって、
該一連の回路中の既存回路のいずれかが、該一連の回路中の別の回路で使用に供せられるＰＧＡ中の別の複数の論理ゲートをそれぞれ含む逆コンパイル可能な回路であるか否かを設定する第１の手段において、該逆コンパイル可能な回路が少なくとも１つの対応入力信号を受信し、該少なくとも１つの対応入力信号に応じて少なくとも１つの対応出力信号セットを生成し、各入力信号および各出力信号が限定時間に１つの値を有する、第１の手段と、
限定時間における入力および出力信号のうちの少なくとも１つの値を保存する第２の電子手段と、を備え、
前記装置が、ＰＧＡ設計中に予め定められた仕方で、前記１つの回路をコンパイルしないことを特徴とする装置。
【請求項１５】
少なくとも１つの逆コンパイル可能回路を逆コンパイルする第３の電子手段と、
該第２の電子回路によって値を保存した信号の値を検索し、該値を該一連の回路内の１つの回路に付与する第４の電子手段とを更に備える、請求の範囲第１４項記載の装置。
【発明の詳細な説明】
技術分野
本発明は、情報通信を行うための方法と装置に関するものであり、更に詳しく述べると、変化する通信サービスに対応する方法と装置に関するものである。
発明の背景
パーソナル通信は未曾有の機能拡張に直面している。セルラー電話や低軌道周回（ＬＥＯ）衛星サービスなど、最新式パーソナル通信サービスの出現によるこの機能拡張は、モバイルのユーザーに恩恵をもたらすものでもある。機能の拡張は音声通信のみならず、ポータブルコンピュータなどのパーソナルデータコミュニケータで利用されているようなデータ通信にも恩恵をもたらす。
サービスの拡大に伴う大きな問題は、実に多様な音声およびデータ通信プロトコルが提案されていることである。この多様性は世界規模でもローカルエリアでも増加していくと予想される。例えば、各通信サービスは、それぞれ自己の技術セット、地理セット、および機能セットを有している。技術パラメータとして、周波数、変調、使用プロトコルなどがある。地理パラメータは特定の場所により定まる。機能セットは、そのサービスが音声であるか、無線呼出しであるか、データであるか、またはそれらのいずれか組合わせかであるかを説明するものである。
その結果、任意の通信装置のユーザーが、不適合なサービスを用いるエリアで通信装置を利用しようとすると、その通信装置は使い物にならない。例えば、移動通信を頼みにする人々が一日中移動する場合、彼らは異なるサービスエリアを出入りする可能性があり、従って彼らの通信ニーズは絶え間無く変化する。また、同一ローカルエリア内でさえも、任意通信装置に組込まれている機能は、より新しいサービスによって時代遅れとなるので、該通信装置は次第に使い物にならなくなる。
各通信サービス用に別々の通信装置を携帯しなくてはならないということは、個人にとって明らかに望ましくない。また、それぞれの利用可能通信サービスの詳細および特性を知りたいという人は実際にはほとんどいない。ほとんどの人は、ユーザーにとって簡単で便利で費用効率のよいシームレスサービスを持ちたいと考える。
従って、どのような通信サービスが所望または必要とされる場合であっても、それと適合するように自ら再構成できる単一パーソナル通信装置を持つことが有利である。これは、今日ある従来技術では困難である。
【図面の簡単な説明】
図１は、本発明の実施態様のインタフェースの構造の模式図である。
図２は、本発明の実施態様の物理構造の模式図である。
図３は、端末エミュレータとして使用する場合の、本発明の実施態様のブロック図である。
図４は、ファクシミリ送受信器エミュレータとして使用する場合の本発明の実施態様のブロック図である。
図５は、通信装置エミュレータとして使用する場合の本発明の実施態様のブロック図である。
図６は、無線ローカルエリアネットワークエミュレータとして使用する場合の本発明の実施態様のブロック図である。
図７は、本発明の操作のブロック図である。
図８は、複数のデジタルパーソナル通信サービスを統合する実施態様における本発明の操作のブロック図である。
図９は、本発明の呼処理操作のフローチャート図である。
図１０は、本発明による陸上開始呼の処理操作のタイミング図である。
図１１は、本発明による携帯開始呼の処理操作のタイミング図である。
図１２は、本発明の実施態様の機能構造の模式図である。
図１３は、本発明のソフトウェアの機能の模式図である。
図１４は、本発明のソフトウェアアーキテクチャのブロック図である。
図１５は、本発明の動的構成モードの図表である。
図１６は、本発明の動的構成モードの模式図である。
図１７は、本発明の実行時再構成可能アーキテクチャの模式図である。
図１８は、本発明の対称アレイ構造の模式図である。
図１９は、本発明のバスネットワーク対称構造の模式図である。
図２０は、本発明のセル構造の模式図である。
図２１は、本発明で使用される書替え可能ゲートアレイの独立型設計環境のフローチャート図である。
図２２は、本発明の書替え可能ゲートアレイの設計環境のフローチャート図である。
図２３は、本発明で使用されるアナログ式フロントエンドの模式図である。
図２４は、本発明の好適実施態様で使用するデジタル式ハードェアの模式図である。
図１〜図２４は本発明の好適実施態様の図表説明であり、好適実施態様に関する以下の説明と組み合わせた場合に通信エレクトロニクスおよびマイクロエレクトロニクス技術の当業者に理解されるであろう。
本発明の好適実施態様の説明
図１は、本発明の実施態様のインタフェース構造の模式図である。インタフェース装置５０は、インタフェース５２（ＰＣＭＣＩＡインタフェースなど）、プロトコル５４、中間周波（ＩＦ）ステージ５６、およびコネクタ５８（アナログピグテールなど）と備えている。インタフェース５２は、インタフェース装置５０と、ＰＣＭＣＩＡスロット付きコンピュータなどの外部装置（不図示）との間で信号を送受信する。プロトコル５４は、インタフェース５２からの信号を解釈し、その解釈をＩＦステージ５６に伝達する。プロトコル５４は、ＩＦステージ５６からの信号も受信し、適切なプロトコルに基づいてそれらをインタフェース５２を介した送信に適した信号に変換する。コネクタ５８はインタフェース５２を利用して信号を伝達する。コネクタ５８はＩＦステージ５６と信号のやりとりを行って外部通信サービスと送受信する。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。
図２は、本発明の実施態様の物理構造の模式図である。図２において、インタフェース装置５０は、構成可能装置７０（フィールドプログラマブルゲートアレイ−ＦＰＧＡまたは他のゲート装置など）、メモリ７２（ランダムアクセスメモリ−ＲＡＭなど）、ハードドライブ７４、およびコネクタ５８を備えているように図示されている。構成可能装置７０は、コンピュータなどの外部装置（不図示）に接続され、メモリ７２と送受信するために信号の処理を行う。ハードドライブ７４はメモリ７２と通信するとともにコネクタ５８と信号をやりとりして外部通信サービスと送受信を行う。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。
図３は、端末エミュレータとして使用する場合の、本発明の実施態様のブロック図である。端末エミュレータ装置９０は、構成可能回路９２に接続されたインタフェース５２と、信号処理回路９４と、第１のメモリ９６と、第２のメモリ９８とを備えている。信号処理回路９４は、構成可能回路９２、第１のメモリ９６、および第２のメモリ９８と通信する。信号処理回路９４は、外部通信サービスとも通信する。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。
構成可能回路９２は、インタフェース５２、信号処理回路９４、フラッシュメモリ９６、およびＲＡＭ９８からの信号に応じてインタフェース５２と信号処理回路９４との間で通信信号を適正に伝達させるように配置されている。
図４は、ファクシミリ送受信器エミュレータとして使用する場合の本発明の実施態様のブロック図である。ファクシミリ送受信器エミュレータ１１０は、構成可能回路９２に接続されたインタフェース５２を備えている。構成可能回路９２は、第１の専用ファクシミリ回路１１２、フラッシュメモリ１１４、ＲＡＭ１１６、第２の専用ファクシミリ回路１１８、および信号調整回路１２０にも接続されている。信号調整回路１２０は、電話または外部スピーカなど互換性のある装置（不図示）と通信するように適合されている。
構成可能回路９２は、インタフェース５２、第１および第２の専用ファクシミリ回路１１２と１１８、フラッシュメモリ１１４、およびＲＡＭ１１６からの信号に応じて、インタフェース５２と信号調整回路１２０との間でファクシミリ信号を適正に伝達させるように配置されている。
図５は、通信装置エミュレータとして使用する場合の本発明の実施態様のブロック図である。通信装置エミュレータ１３０は、インタフェース５２、構成可能回路９２、Ａ／Ｄ変換器１３２、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０を備えている。通信装置エミュレータ１３０は一般的にアナログ信号による通信を容易にするものであるが、デジタル信号による通信も容易化できる。インタフェース５２を介して伝達された信号は、構成可能回路９２に受信されて処理される。構成可能回路９２は、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０と通信する。特別信号調整回路１３４は、コンピュータまたは端末などの互換性のある装置（不図示）と通信するように適合されている。
構成可能回路９２は、インタフェース５２、構成可能回路９２、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０からの信号に応じて、インタフェース５２と特別信号調整回路１３４との間でファクシミリ信号を適正に伝達させるように配置されている。
図６は、無線ローカルエリアネットワークエミュレータとして使用する場合の本発明の実施態様のブロック図である。無線ローカルエリアネットワーク（ＬＡＮ）エミュレータ１５０は、インタフェース５２、構成可能回路９２、アドレス変換回路１５２、インタフェース回路１５４、フラッシュメモリ１５６、およびＲＡＭ１５８を備えている。インタフェース回路１５４は、信号処理回路１６０と第２の構成可能回路１６２とを備えている。構成可能回路９２は、信号処理回路１６０、フラッシュメモリ１５６、およびＲＡＭメモリ１５８と通信する。アドレス変換回路１５２は、信号号処理回路１６０、フラッシュメモリ１５６、およびＲＡＭ１５８と通信する。信号処理回路１６０が構成可能回路９２およびアドレス変換回路１５２から受信した信号は、第２の構成可能回路１６２による処理に適した形に変換される。該第２の構成可能回路１６２は、必要に応じて、関連技術の当業者に周知の手順に従って構成できる。第２の構成可能回路１６２の処理操作の結果として得られた信号は、ベースバンドトランシーバなどの無線通信装置に伝達される。同様に、無線通信装置からの信号は第２の構成可能回路１６２に受信されて、信号処理回路１６０と互換性のある形に変換される。その後、信号処理回路１６０は構成可能回路９２および／またはアドレス変換回路１５２が受信する信号を生成する。次に、アドレス変換回路１５２が信号を処理してインタフェース５２に送信する。
図７は、本発明の操作のブロック図であり、前述のハードウェアによって実行される機能を示す。
図８は、複数のデジタルパーソナル通信サービスを統合する実施態様における本発明の操作のブロック図である。パーソナルコミュニケータ１７０は、ＲＦ電力増幅器１７２に接続されたアンテナ１７２を備えている。パーソナルコミュニケータ１７０は、ＲＦ小信号回路１７６、フィルタ１７８、およびＩＦステージ１８０も備えている。ＲＦ小信号回路１７６はＲＦ電力増幅器１７４に接続されている。小信号回路１７６によって生成される信号は、フィルタ１７８に渡され、その後にＩＦステージ１８０に渡される。図８に記載されているように、これらパーソナルコミュニケータの各部の機能は、音声およびＲＦ  Ａ／ＤおよびＤ／Ａ装置ならびにホモダインＲＦトランシーバとして働くように構成されている。
ＩＦステージ１８０の出力は、音声Ａ／ＤおよびＤ／Ａ回路１８２に送られる。
回路１８２は適切なアナログ／デジタルおよびデジタル／アナログ操作を行って、その結果を統合ベースバンド音声データおよび画像回路１８４に送る。回路１８４は、マイクロコントローラ１８６、モデム等化器１８８、通信路符号化器１９０、および音声符号化器１９２を備えている。マイクロコントローラ１８６は回路１８２に接続されており、マイクロコントローラ１８６によって生成された信号がモデム等化器１８８に接続される。次いで、モデム等化器１８８によって生成された信号が通信路符号化器１９０に渡され、通信路符号化器１９０は、音声符号化器１９２に送られる信号を生成する。従って、回路１８４は回路１８２からの信号を、スピーカ１９４およびマルチメディア端末１９６で使用するのに適した形に変換する働きをする。
関連技術の当業者には、スピーカ１９４およびマルチメディア端末１９６からの信号を、アンテナ１７２による遠隔サービスまたは遠隔ユーザへの送信ごとに、パーソナルコミュニケータ１７０で特定の形に変換できることも明らかであろう。
図９は、通信技術の当業者に理解されるであろう本発明の呼処理操作のフローチャート図である。ＤＣ電力起動タスク段階（ブロック５００）の後、次の段階は専用チャネルスキャンタスク段階によってコミュニケータ１７０を初期設定することである（ブロック５０２）。有効なメッセージを受信できなければ、タスクは電力起動タスク段階（ブロック５００）に戻る。他方、有効メッセージを受信すれば、タスクは無線呼出しチャネルタスク段階（ブロック５０４）を選択するように進む。有効メッセージが受信されなければ、タスクは電力起動タスク段階（ブロック５００）に戻る。記録が指示される場合、タスクは、後で説明する自律記録タスク段階（ブロック５０８）に進む。しかしながら、無線呼出しチャネル選択タスク段階（ブロック５０４）に有効メッセージ受信された場合、タスクはアイドルタスク段階（ブロック５０６）に進む。
アイドルタスク段階（５０６）には複数のオプションがある。１）有効メッセージが受信されなかった場合、２）３００秒後に再スキャンタイマーがタイムアウトになった場合、３）再スキャンメッセージが受信された場合、タスクは電力起動タスク段階（ブロック５００）に戻る。記録が指示された場合、タスクは自律記録タスク段階（ブロック５０８）に進む。呼開始が指示された場合、タスクは、やはり後述の発信タスク段階（ブロック５１０）に進む。命令メッセージが受信された場合、タスクは、やはり後述の命令応答タスク段階（ブロック５１２）に進む。無線呼出しメッセージが受信されて、ページマッチが発生した場合、タスクは、やはり後述の無線呼出し応答タスク段階（ブロック５１４）に移動する。
予期した事象が起こった場合、タスクはアイドルタスク段階（ブロック５０６）にとどまる。
自律記録タスク段階（ブロック５０８）はアクセスチャネルスキャンを伴う。呼開始が指示されると、タスクは発信タスク段階（ブロック５１０）に進む。
そうでなければ、有効メッセージが受信されているか否かにかかわらず、タスクは後述する利用システム決定タスク段階（ブロック５１６）に進む。
タスクが発信タスク段階（ブロック５１０）にあり、有効メッセージが受信されない場合は、タスクは利用システム決定タスク段階（ブロック５１６）に進む。
他方、有効システムが受信された場合、タスクは、やはり後述する対話タスク段階（ブロック５１８）に進む。
命令応答タスク段階（ブロック５１２）で、有効メッセージが受信されたか否かにかかわらず、タスクは利用システム決定タスク段階（ブロック５１６）に進む。無線呼出し応答タスクステップ（ブロック５１４）で有効メッセージが受信されなかった場合、タスクは利用システム決定タスク段階（ブロック５１６）に移動する。しかしながら、有効メッセージが受信された場合、タスクは命令待機タスク段階（ブロック５２０）に移動する。
対話タスク段階（ブロック５１８）から進む可能性のある状態は４つ存在する。
５秒経過してフェードタイマーがタイムアウトになった場合、タスクは送信器停止タスク段階（ブロック５２２）に移動する。解除命令が受信された、またはコミュニケータ１７０のＥＮＤキーを押すことによって対話が終了された場合、タスクは後述の解除タスク段階（ブロック５２４）に移動する。警報または保守命令が受信された場合、タスクは応答待機タスク段階（ブロック５２６）に進む。
命令もアクションも受信されない場合、タスクは対話タスク段階（ブロック５１８）に戻る。
応答待機タスク段階（ブロック５２６）で、コミュニケータ１７０のＳＥＮＤキーを押すことによって対話許可信号が受信された場合、タスクは対話タスク段階（ブロック５１８）に戻る。停止警報命令が受信された場合、タスクは命令待機タスク段階（ブロック５２０）に進む。解除命令が受信された場合、タスクは解除タスク段階（ブロック５２４）に移動する。最後に、５秒フェードタイマーのタイムアウト、または、６５秒警報タイマーのタイムアウトが発生すると、タスクは送信器停止タスク段階（ブロック５２２）に進む。
命令待機タスク段階（ブロック５２０）で、警報または保守命令が受信されると、タスクは応答待機タスク段階（ブロック５２６）に移動する。しかしながら、解除命令が受信されると、タスクは解除タスク段階（ブロック５２４）に進む。最終的に、６５秒警報タイマーのタイムアウトになったり、コミュニケータ１７０のＥＮＤキーを押すことにより対話が終了されると、タスクは送信器停止タスク段階（ブロック５２２）に進む。
タスクは、解除タスク段階（ブロック５２４）から送信器停止タスク段階（ブロック５２２）に移動し、送信器停止タスク段階（ブロック５２２）から利用システム決定タスク段階（ブロック５１６）に進む。利用システム決定タスクステップ（ブロック５１６）で、利用システム状態がＮＡＭに設定されなかった場合、タスクは初期設定タスク段階（ブロック５０２）に進む。他方、利用システム状態がＮＡＭに設定された場合、タスクは無線呼出しチャネル選択タスク段階（ブロック５０４）に進む。
図１０は、本発明の陸上開始呼の処理操作のタイミング図であり、図１１は、本発明による携帯開始呼の処理操作のタイミング図である。通信分野の当業者は、これらのタイミング図がそれぞれ陸上基地および携帯ユーザから開始された電話呼に必要な一連の伝送信号を図式的に説明するものであることが分かるであろう。
図１０に記載されているように、陸上開始呼の場合、システムは最初に信号通信チャネル全部を利用して、チャネルゼロで応答するようにとの指示とともに、信号を基地から携帯装置に送る（持続時間２６ｍｓ）。次いで、携帯は、適切なエリア信号通信チャネルを使って準備完了状態表示を送ることにより、基地に応答する。その後、適切な基地がエリア信号通信チャネルを使い、音声チャネル１２に切換えるようにとの要求を伴う信号を携帯に送る。その後、携帯は音声チャネル１２で基地に応答し、コマンドの実行を指示する。次に基地は音声チャネルを使って携帯に呼出し信号を送り、それに応じて携帯は音声チャネルを使って基地にオフフック信号を送る。
図１１で、携帯開始呼の場合を説明する。最初に携帯が、携帯から基地への信号通信チャネルを使ってそのアドレスと要求チャネル割当て依頼を送る。次に、基地は割り当てられたチャネルを利用して携帯に信号を送り、そのチャネル割当てを与える。次いで携帯は、その割り当てられたチャネルで基地に信号を送り、チャネルの割当てを確認応答するとともに発信音を要求する。この要求に応答して、基地は割り当てられたチャネルを使って携帯に発信音を送る。
図１２は、本発明の実施態様の機能構造の模式図である。通信装置２００は、インタフェースカード２０２とアナログピグテール２０４を備えている。インタフェースカード２０２は、ホストシステム２０８と接続するためのＰＣＭＣＩＡコネクタ２０６を具備している。インタフェースカード２０２は、プロトコルエンジン２１０、動的プログラマブル中間変調ステージ２１２、およびメモリ部２１４も備えている。プロトコルエンジン２１０と中間変調ステージ２１２は、ＰＣＭＣＩＡコネクタ２０６に接続されている。ハードドライブと静的ＲＡＭとフラッシュＲＡＭを備えることができるメモリ部２１４は、プロトコルエンジン２１０と中間変調ステージ２１２の両方と通信する。
インタフェースカード２０２はアナログピグテール２０４に接続されており、アナログピグテール２０４は、アンテナ、変調復調器すなわちモデム、マイクロホン、スピーカ、および他との情報通信に利用できるような別の構成要素など、ユーザと通信するための前述以外の種々の手段を提供する。パーソナル通信装置２００は、８００〜９００ＭＨＺなどのＵＨＦ周波数（またはこれを越える周波数）で好ましく作動し、並行無線呼出し受信器、ベースバンドで作動するファックスモデム、または従来技術で当業者に知られている他の通信装置として利用されることが可能である。
図１３は、本発明のソフトウェアの機能の模式図であり、アクセス可能なネットワークに接続されたコンピュータ内で作動するソフトウェアによって提供される利益を説明する。
図１４は、本発明のソフトウェアアーキテクチャのブロック図である。その最高レベルにおいて、本発明のソフトウェアは外部通信サービスとの通信を進める。
これらソフトウェアレベルでは、ホストレベルドライバ、シリアルＩ／Ｏオペレータ、ローカルエリアネットワーク等を含むパーソナルコミュニケータ内通信用のソフトウェアを利用して通信が行われる。より低いレベルでは、パーソナルコミュニケータのソフトウェアはバックグラウンドアプリケーションとして作用し、ファイルシステムをコントロールし、電力管理を行い、およびＩ／Ｏ伝送スタックを制御する。内部ソフトウェアは、埋め込みデジタル信号マネージャとしても作用し、電話スタッキング、呼管理、呼制御などの機能を制御する。
更に低いレベルでは、パーソナルコミュニケータのソフトウェアは、パーソナルコミュニケータの再構成可能回路の制御に利用される再構成可能オペレーティングシステムを起動する。
図１５は本発明の動的構成モードの図表であり、図１６は本発明の動的構成モードの模式図である。図１６に記載されているように、動的構成モードの作用により、構成メモリ２２０に記憶されているタスクが開始され、該タスクが再構成可能回路２２２の一部にロードされる。条件通りに、再構成可能回路２２２内でタスクを再配置してもよいし、条件変更に合わせて調整を行ってもよい。
図１７は、本発明の実行時再構成可能アーキテクチャの模式図である。読出し専用メモリ２５０の一部のソフトウェアを使って、システム起動時にシステムを立ち上げる。システムは、パーソナルコミュニケータに含まれる種々のメモリ装置の一部であってよい構成可能ファイル作業記憶装置２５２にロードされることによって立ち上がる。ダウンロード制御回路２５６に発する信号に応答するシステムメモリ２５４にシステムアプリケーション群も保存される。ダウンロード制御回路２５６はインタフェース５２に接続されている。インタフェース５２は構成可能回路９２とつながっている。模式的に図示されているように、構成可能回路９２は、種々の好ましい機能を持った数多くのプログラムとともにロードされる。
ダウンロード制御部２５６からの信号による制御下で、構成可能回路９２にまだ備わっていない好ましい機能が、システムメモリ２５４から作業記憶装置２５２へ、更にそこから構成可能回路９２へとロードされる。構成可能回路９２に存在する特定の機能が不要になった場合、当該機能を提供するソフトウェアは構成可能回路９２から削除される。それ以外の機能を提供するソフトウェアを構成可能回路９２上で移動してから、新しい所望機能を提供する新ソフトウェアを構成可能回路９２にロードしてもよい。
図１８は本発明で使用される対称アレイ構造の模式図であり、図１９は本発明で使用されるバスネットワーク対称構造の模式図である。
図２０は、本発明で使用される、更に詳しく言うと図１８および図１９に記載の対称アレイ構造で使用されるセル構造の模式図である。当業者に理解されている通り、セル構造は処理要素、論理ゲート、およびタイミング回路を備え、所望の結果を達成するように構成されている。
図２１は、本発明で使用される書替え可能ゲートアレイの独立型設計環境のフローチャート図である。このフローチャート図には、設計入力と論理実行と最適化、配置前タイミング調整と機能検証、それから所望ソフトウェアを含むビットストリーム生成をもたらす概略再生が記載されている。
図２２は、当業者に理解されるであろう、本発明で利用される書替え可能ゲートアレイの設計環境のフローチャート図である。
図２３は、本発明で使用されるアナログ式フロントエンドの模式図である。フロントエンド３００は、アンテナ３０２とダイプレクサ３０４を備えている。アンテナ３０２が受信してダイプレクサ３０４を介して送られる信号は、バンドパスフィルタ３０６と増幅器３０８を通ってミクサ３１０に渡る。ミクサ３１０は、増幅器３０８が生成したＲＦ信号と、水晶３１４によって駆動されるシンセサイザ３１２が生成した局部発振器信号とを混合する。ミクサ３１０が出力した信号は、次に、バンドパスフィルタ３１８を通ってユーザに渡る。ユーザは、アナログユーザであっても、デジタルユーザであってもよい。
マイクロホン３２０によって生成された信号は、別のミクサ３２２に受信され、該ミクサ３２２にはシンセサイザ３１２によるＲＦ信号も供給される。バンドパスフィルタを通ったミクサ３２２の出力は別のミクサ３２２に受信され、別のミクサ３２２にはシンセサイザ３１２によるＲＦ信号も供給される。ミクサ３２２の出力は、バンドパスフィルタ３２４を介して増幅器３２４に渡る。増幅器３２６の出力はダイプレクサ３０４に入力され、ダイプレクサ３０４は電磁波として送信を行うアンテナ３０２に信号を伝送する。
図２４は、本発明の好適実施態様で使用するデジタル式ハードェアの模式図である。装置３５０は、インタフェース５２と、第１および第２の構成可能回路３５２および３５４とを備えている。第１の構成可能回路３５２は、インタフェース５２と第２の構成可能回路３５４とに接続されている。インタフェース５２は第２のインタフェース３５４にも接続されている。装置３５０は、第３の構成可能回路３５６、第４の構成可能回路３５８、マイクロコントローラ３６０、ＲＡＭ３６２、フラッシュＲＡＭ３６４も備えている。第１および第２の構成可能回路３５２は、第３の構成可能回路３５６、マイクロコントローラ３６０、ＲＡＭ３６２、およびフラッシュＲＡＭ３６４に接続されている。第４の構成可能回路３５８は、第３の構成可能回路３５６とマイクロコントローラ３６０に接続されている。関連エレクトロニクス、コンピュータ、およびソフトウェア技術の当業者に理解されるように、マイクロコントローラ３６０の制御下で、第１、第２、第３、および第４の構成可能回路３５２、３５４、３５６、および３５８は、前述の原理に基づいて装置３５０の所望機能が実現されるように構成されている。所望機能は、前述した通り、ＲＡＭ３６２およびフラッシュＲＡＭ３６４に保存できる。
以上、本発明の好適実施態様を詳細に説明したが、当業者の心に浮かぶ本発明適用範囲内の本発明の変更実施態様は数多く存在する。従って、本発明は以下のクレームによって定められるものとする。
【図１】
0004446492.tif 000002
【図２】
0004446492.tif 000003
【図３】
0004446492.tif 000004
【図４】
0004446492.tif 000005
【図５】
0004446492.tif 000006
【図６】
0004446492.tif 000007
【図７】
0004446492.tif 000008
【図８】
0004446492.tif 000009
【図９】
0004446492.tif 000010
【図１０】
0004446492.tif 000011
【図１１】
0004446492.tif 000012
【図１２】
0004446492.tif 000013
【図１３】
0004446492.tif 000014
【図１４】
0004446492.tif 000015
【図１５】
0004446492.tif 000016
【図１６】
0004446492.tif 000017
【図１７】
0004446492.tif 000018
【図１８】
0004446492.tif 000019
【図１９】
0004446492.tif 000020
【図２０】
0004446492.tif 000021
【図２１】
0004446492.tif 000022
【図２２】
0004446492.tif 000023
【図２３】
0004446492.tif 000024
【図２４】
0004446492.tif 000025