(57)【特許請求の範囲】
【請求項１】
液晶表示装置に互いに直交する複数のゲートラインと、複数のデータラインと、前記複数のゲートラインとデータラインに接続された液晶セルを制御してその液晶セルに供給される映像信号を切り換える薄膜トランジスタと、電源オン時に電源電位と基底電位の印加を受けて前記薄膜トランジスタをターンオフさせるための第１電位を前記ゲートラインに印加して、電源オフ時には前記基底電位より高い電位を前記ゲートラインに供給するレベルシフティング手段とを具備することを特徴とする液晶表示装置の残像除去装置。
【請求項２】
前記第１電位が前記映像信号の最小値より低い電位であることを特徴とする請求項１記載の液晶表示装置の残像除去装置。
【請求項３】
前記第１電位が前記液晶表示パネルの駆動時に前記ゲートラインに印加される電圧であることを特徴とする請求項１記載の液晶表示装置の残像除去装置。
【請求項４】
前記レベルシフティング手段は、前記液晶表示パネルの電源オン時に電荷を充電する電荷充電手段と、前記液晶表示パネルの電源オフ時に前記電荷充電手段の電圧が前記ゲートライン側に供給されるようにする電圧選択手段とを具備することを特徴とする請求項１記載の液晶表示装置の残像除去装置。
【請求項５】
前記レベルシフティング手段は、前記電源オフ時に前記ゲートライン上の電位を前記基底電位と前記薄膜トランジスタの閾値電圧の間の電位まで高めることを特徴とする請求項１記載の液晶表示装置の残像除去装置。
【請求項６】
前記レベルシフティング手段は、負の入力電圧が降伏電圧と同程度にまで低下させて前記ゲートラインに供給するツェナーダイオードと、前記ゲートラインと基底電源の間に接続されて前記電源オフ時に前記ゲートライン上の電圧が前記基底電源側にバイパスされるようにする電流パスを切り換えるトランジスタと、入力充電電圧により前記電源オフ時まで電荷を充電して、前記電源オフ時に前記基底電位より高い電位の電圧を前記ゲートラインに供給するキャパシタとを具備することを特徴とする請求項１記載の液晶表示装置の残像除去装置。
【請求項７】
前記レベルシフティング手段は、さらに、前記入力充電電圧が前記キャパシタに印加される時に、前記キャパシタに充電された電荷がゲートライン側に流出しないようにする第１抵抗と、前記電源オフ時に、前記ゲートライン上の電圧が前記トランジスタ側に供給されなくする第２抵抗とを具備することを特徴とする請求項６記載の液晶表示装置の残像除去装置。
【請求項８】
前記レベルシフティング手段は、さらに、前記ゲートラインに交流電圧を供給するための交流電圧供給源と、前記交流電圧に含まれる直流成分を除去するカップリングキャパシタとを具備することを特徴とする請求項６記載の液晶表示装置の残像除去装置。
【請求項９】
ゲートラインとデータラインの間に接続されて液晶パネルに供給される映像信号を切り換えるための薄膜トランジスタとを具備する液晶表示装置において、電源オン時に電源電位と基底電位の印加を受けて前記薄膜トランジスタをターンオフさせるための第１電位をゲートラインに印加する閾値と；電源オフ時に前記基底電位より高い電位が前記ゲートラインに供給されるようにする閾値を含むことを特徴とする液晶表示装置の残像除去装置。
【請求項１０】
前記基底電位以上に前記ゲートライン上の電圧を高める処理は、前記電源オン時に電荷を蓄積する処理と、前記電源オフ時には蓄積された電荷が前記ゲートライン側に放電されるようにする処理を含むことを特徴とする請求項９記載の液晶表示装置の残像除去装置。
【請求項１１】
液晶セルを形成するために交差配列されたゲートライン及びデータラインと、一つの薄膜トランジスタを有するそれぞれの液晶セルとを具備する液晶表示素子において、第１電源と第２電源の間に接続されて出力にゲートオフ電圧を発生するためのトランジスタを有するゲート電圧発生部と；前記出力と前記第２電源の間に接続されて前記第１電源がターンオフされた場合に充電されるようにして、第１電源がターンオフされた場合に前記出力で前記ゲートオフ電圧が前記薄膜トランジスタの閾値電圧より高くするためのキャパシタを有する電圧増大素子とを具備することを特徴とする液晶表示装置の残像除去装置。
【請求項１２】
前記ゲート電圧発生部は前記第１電源と前記トランジスタの間に接続されたダイオードを含めて、前記電圧増大素子はゲートオン電源と前記第２電源の間に接続されたキャパシタと直列で接続された抵抗を含み、その抵抗及びキャパシタの値がＲＣ時定数を決定することを特徴とする請求項１１記載の液晶表示装置の残像除去装置。
【請求項１３】
前記ダイオードはツェナーダイオードとＰＮＰタイプのトランジスタであることを特徴とする請求項１２記載の液晶表示装置の残像除去装置。
【請求項１４】
前記ゲート電圧発生部は、交流電源を含み、その交流電源は直流成分を遮断するためのカップリングキャパシタを通して前記出力に接続されたことを特徴とする請求項１２記載の液晶表示装置の残像除去装置。
【請求項１５】
前記ゲート電圧発生部は、ゲートオンの電源と前記トランジスタの間に接続された抵抗を含み、前記電圧増大素子は前記キャパシタに直列接続されたキャパシタを含み、前記キャパシタはゲートオンの電源と前記第２電源の間に接続されたことを特徴とする請求項１１記載の液晶表示装置の残像除去装置。
【請求項１６】
前記抵抗及びキャパシタの値によってＲＣ時定数が決定されることを特徴とする請求項１５記載の液晶表示装置の残像除去装置。
【請求項１７】
前記キャパシタは前記液晶表示装置のノーマル駆動の時に充電されて、前記ゲートオン電源がターンオフされた時に放電されることを特徴とする請求項１６記載の液晶表示装置の残像除去装置。
【請求項１８】
前記トランジスタはＮＰＮタイプのトランジスタであることを特徴とする請求項１７記載の液晶表示装置の残像除去装置。
【請求項１９】
残像除去装置を有する液晶表示装置において、液晶セルを形成するために交差配列されたゲートライン及びデータラインと；一つの薄膜トランジスタを有するそれぞれの液晶セルと；前記ゲートラインに接続されて前記ゲートラインに接続された薄膜トランジスタを駆動可能にするためのゲートドライバと；前記薄膜トランジスタを駆動可能にするためのゲートオン電圧を発生するゲートオン電圧発生部と；第１電源と第２電源の間に接続されて出力にゲートオフ電圧を発生するトランジスタを有するゲートオフ電圧発生部と；前記出力と前記第２電源の間に接続されて前記第１電源がターンオンされた場合充電されるようにして、第１電源がターンオフされた場合に前記出力で前記ゲートオフ電圧を前記薄膜トランジスタの閾値電圧より高くするためのキャパシタを有する電圧増大素子とを具備することを特徴とする液晶表示装置。
【請求項２０】
前記ゲート電圧発生部は前記第１電源と前記トランジスタの間に接続されたダイオードを含み、前記電圧増大素子はゲートオンの電源と前記第２電源の間に接続された前記キャパシタと直列で接続された抵抗を含み、その抵抗及びキャパシタの値がＲＣ時定数を決定することを特徴とする請求項１９記載の液晶表示装置。
【請求項２１】
前記ダイオードはツェナーダイオードとＰＮＰタイプのトランジスタであることを特徴とする請求項２０記載の液晶表示装置。
【請求項２２】
前記ゲート電圧発生部は交流電源を含み、その交流電源はその交流電源の直流成分を遮断するためのカップリングキャパシタを通して前記出力に接続されたことを特徴とする請求項２０記載の液晶表示装置。
【請求項２３】
前記ゲート電圧発生部はゲートオンの電源と前記トランジスタの間に接続された抵抗を含み、前記電圧増大素子は前記キャパシタに直列接続された蓄積を含み、前記キャパシタはゲートオンの電源電源と前記第２電源電源の間に接続されたことを特徴とする請求項１９記載の液晶表示装置。
【請求項２４】
前記抵抗及びキャパシタの値によってＲＣ時正数が決定されることを特徴とする請求項２３記載の液晶表示装置。
【請求項２５】
前記キャパシタは前記液晶表示装置のノーマル駆動の時に充電されて前記ゲートオンの電源がターンオフされる時に放電されることを特徴とする請求項２４記載の液晶表示装置。
【請求項２６】
前記トランジスタはＮＰＮタイプのトランジスタであることを特徴とする請求項２５記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は液晶の光透過率を利用して画像を表示する液晶表示装置に関し、特に電源がオフされた後にも画素セルに蓄積された残留電荷によって画面上に表れる残像を除去する残像除去装置及びその方法に関する。
【０００２】
【従来の技術】
アクティブマトリックス駆動方式の平板表示装置、例えばスイッチング素子としてＴＦＴを利用した液晶表示装置の開発が行われている。このような液晶表示装置はCRTに比べて小形化が可能で、携帯用テレビ、ポータブルパーソナルコンピュータの表示装置として商品化されている。
【０００３】
図１には、ゲートライン（１１）に接続されたゲートと、データライン（１３）に接続されたソースを有するＴＦＴ（１０）と、このＴＦＴ（１０）のドレーンと共通電源（ＶＣＯＭ）の間に並列接続された液晶セル（１２）と補助キャパシタ（１４）とから構成される液晶表示パネルの画素セルが図示されている。ＴＦＴ（１０）は画像を表示する時にゲートに印加される閾値電圧以上の電圧によってターンオン（Turn-on）されてデータライン（１３）を液晶セル（１２）及び補助キャパシタ（１４）に接続する。液晶セル（１２）と補助キャパシタ（１４）はＴＦＴ（１０）がターンオンされる時にデータライン（１３）からの映像信号（Ｖｄ）の電圧を蓄積して、またＴＦＴ（１０）がターンオンされる時まで蓄積された電圧を維持する。ラインインバージョン駆動の時、共通電圧（ＶＣＯＭ）はゲートライン（１１）によって極性反転されることで隣接したゲートラインに互いに相反された極性の共通電圧（ＶＣＯＭ）が供給される。
【０００４】
液晶表示パネルの電源がターンオンされた場合、映像信号（Ｖｄ）が印加されるゲートラインを除いたゲートライン（１１）にはゲート閾値電圧（Ｖｔｈ）以下の電位であるゲートロー電圧（Ｖｇｌ）が印加されている。このゲートロー電圧（Ｖｇｌ）は映像信号（Ｖｄ）の最小値よりさらに小さく設定される。反面、液晶表示パネルの電源がターンオフ（Turn-off）されると、ゲートロー電圧（Ｖｇｌ）、映像信号（Ｖｄ）及び共通電圧（ＶＣＯＭ）はすべて特性電位（一般的に、液晶表示パネル動作時に供給される基底電圧に該当する電圧レベル、以下基底電位（（ＧＮＤ）という）に収斂する。この時、ゲートロー電圧（Ｖｇｌ）は図２に示したように変化する。一般的に、液晶表示装置は液晶表示パネルの電源がターンオフ（turn-off）された後、ゲートロー電圧（Ｖｇｌ）を基底電位（ＧＮＤ）まで収斂させることで残像を除去する残像除去装置とを具備する。
【０００５】
残像除去装置は図３に示したようにゲートライン（１１）に供給されるゲートロー電圧（Ｖｇｌ）を一定のレベルに維持するためのツェナーダイオード（ＺＤ）と、液晶表示パネルの電源がターンオフされた時にゲートロー電圧（Ｖｇｌ）を基底電位（ＧＮＤ）にまで収斂させるための電流パスを切り換えるトランジスタ（Ｑ１）とを具備する。また、残像除去装置は正の電圧ライン（ＰＶＬ）とトランジスタ（Ｑ１）のベースの間に接続されたキャパシタ（Ｃ１）とを具備する。ツェナーダイオード（ＺＤ）はゲートロー電圧ライン（ＶＧＬＬ）とトランジスタ（Ｑ１）のエミッタに共通に接続されて負の電圧ライン（ＮＶＬ）からの負の電圧（ＶＥＥ）を、常に降伏電圧（Breakdown Voltage）にまで低下させて、低下した電圧をゲートライン（１１）に供給する。例えば、負の電位（ＶＥＥ）が−５Ｖであり、ツェナーダイオード（ＺＤ）の降伏電圧が１Ｖであれば、ゲートロー電圧（Ｖｇｌ）は−６Ｖになる。トランジスタ（Ｑ１）はＰＮＰ型トランジスタであり、液晶表示パネルの電源がターンオンされた場合にキャパシタ（Ｃ１）を通して正のライン（ＰＶＬ）から正のレベル（５Ｖまたは３.３Ｖ）電圧（ＶＤＤ）をベース側に受信する。この時、トランジスタ（Ｑ１）のエミッタとコレクタの間にはほとんど無限大（∞）の抵抗が存在するのでツェナーダイオード（ＺＤ）とトランジスタ（Ｑ１）との接点上のゲートロー電圧（Ｖｇｌ）は基底電位（ＧＮＤ）側にバイパスされずにゲートロー電圧ライン（ＶＧＬＬ）に供給される。この場合、キャパシタ（Ｃ１）は正の電圧ライン（ＰＶＬ）からの正の電圧（ＶＤＤ）を印加する。
【０００６】
液晶表示パネルの電源がターンオフされると、基底電位（ＧＮＤ）は負の電圧ライン（ＮＶＬ）と正の電圧ライン（ＰＶＬ）それぞれに表れる。同時に、キャパシタ（Ｃ１）はトランジスタのベースに負の電圧（−ＶＤＤ）を充電された電荷によって供給する。そうすると、トランジスタ（Ｑ１）は、正の電圧（ＶＤＤ）が基底電位（ＧＮＤ）で収斂してターンオンされることによってエミッタとコレクタを接続させる。ゲートロー電圧（Ｖｇｌ）はトランジスタ（Ｑ１）がターンオンされることによって基底電位（ＧＮＤ）に収斂する。そしてツェナーダイオード（ＺＤ）は負の電位（ＶＥＥ）とゲートロー電圧（Ｖｇｌ）が基底電位（ＧＮＤ）に収斂することによってターンオンされる。
【０００７】
一方、ラインインバージョン駆動時の共通電圧（ＶＣＯＭ）は、図４のような交流の形態で液晶セル（１２）及び補助キャパシタ（１４）に供給される。ラインインパージョン駆動の時は、ゲートロー電圧（Ｖｇｌ）は交流電源（ＡＣ）とカップリングキャパシタ（Ｃｃ）によって共通電圧（ＶＣＯＭ）に同期した交流としてゲートライン（１１）に供給される。液晶表示パネルの電源がターンオフされた場合、共通電圧（ＶＣＯＭ）は基底電位（ＧＮＤ）に収斂する。この時、液晶表示パネルでは基底電位（ＧＮＤ）に対して負のレベルで充電されたＡ側の画素と基底電位（ＧＮＤ）に対して正のレベルで充電されたＢ側の画素が存在する。液晶表示パネルの電源がターンオフされると、映像信号（Ｖｄ）、ゲートロー電圧（Ｖｇｌ）及び共通電圧（ＶＣＯＭ）は基底電位（ＧＮＤ）に収斂することと併せてＡ側の画素に基底電位（ＧＮＤ）に対して負の電圧が充電されているためにＴＦＴのチャンネルがターンオンされる。これによって、Ａ側の画素に充電された電圧は基底電位（ＧＮＤ）に収斂する。即ち、基底電位（ＧＮＤ）を基準に負の（−）の電圧が液晶セル（１２）に充電された場合にはＴＦＴ（１０）のゲートに印加される電圧が画素充電電圧（Ｖｐ）より高くなる。従って、液晶セル（１２）に充電された電荷がデータライン（１３）側にバイパスされて該当ラインでは残像が表れなくなる。
【０００８】
反対に、基底電位（ＧＮＤ）に対して正の電荷が充電されたＢ側の画素に接続されたＴＦＴは、チャンネルがターンオフされるので、画素電圧（Ｖｐ）は徐々に基底電位（ＧＮＤ）に収斂する。即ち、電源がターンオフされる前に基底電位（ＧＮＤ）を基準に正の電圧が充電された液晶セル（１２）の場合にはＴＦＴ（１０）のゲートに印加される電圧が画素充電電圧（Ｖｐ）より低くなる。
【０００９】
【発明が解決しようとする課題】
上記に示したように、液晶表示パネルの電源がターンオフされても画面（即ち、液晶表示パネル）上に残像が表れ、ラインインバージョン方式で駆動される場合には奇数番目ゲートライン（１１）または偶数番目ゲートライン（１１）に残像が表れ。この残像が消滅するには相当な時間（一般的に、大略１分以上）が必要である。
【００１０】
従って、本発明の目的は液晶表示パネルにおいて電源供給が遮断された後に画素セルに存在する残留電荷によって表れる残像を除去する残像除去装置及び残像除去方法を提供することである。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために、本発明の残像除去装置は互いに直交する複数のゲートラインと複数のソースラインと、ゲートラインとソースラインに接続されて液晶セルに供給される映像信号を切り換えるための薄膜トランジスタとを具備する液晶表示パネルと；電源オン時に電源電位と基底電位の印加を受けて薄膜トランジスタをターンオフさせるための第１電位がゲートラインに印加されるようにして、電源オフ時には基底電位より高い電位がゲートラインに供給されるようにするレベルシフティング手段とを具備する。
【００１２】
本発明による残像除去方法は電源オン時に電源電位と基底電位の印加を受けて薄膜トランジスタをターンオフさせるための第１電位がゲートラインに印加されるようにする閾値と；電源オフ時には基底電位より高い電位がゲートラインに供給されるようにする閾値とを有する。
【００１３】
【作用】
本発明による液晶表示装置の残像除去装置及びその方法によれば、液晶表示パネルの電源がターンオフされた時に、ゲートライン上の電圧を一定期間の間ＴＦＴのチャンネルが開通される電位に維持することで液晶セルに充電された電荷がソースライン側に放電される。これによって、本発明による液晶表示装置の残像除去装置及びその方法では、液晶表示パネルの電源がターンオフされた時に残像が速やかに消滅する。この結果、本発明による液晶表示装置の残像除去装置及びその方法では残像が効果的に除去される。
【００１４】
【発明の実施態様】
図６は本発明の実施例による液晶表示装置を表す。図６の液晶表示装置は互いに交差するｍ個のゲートライン（１１）及びｎ個のデータライン（１３）と、共通電極（１５）が形成された液晶表示パネル（４０）を含む。ゲートライン（１１）、それぞれがＴＦＴ（ＭＮ）のゲート端子に接続されたデータライン（１３）、それぞれがＴＦＴ（ＭＮ）のソース端子に接続される。ＴＦＴ（ＭＮ）のドレーン端子と共通電極（１５）の間には、液晶セル（１２）と補助キャパシタ（１４）が並列接続されている。補助キャパシタ（Ｃ１）は共通電極（１５）の代わりに隣接したゲートライン（１１）に接続されていてもよい。共通電極（１５）はゲートライン（１１）及びソースライン（１３）が形成されたガラス基板（図示しない）と平行なガラス基板（図示しない）上に形成された平面電極である。異なる方法では、共通電極（１５）はＩＰＳ（In Plain Switching mode）ＬＣＤのようにゲートライン（１１）またはソースライン（１３）と並んで平行に形成された多数の共通電圧ラインで具現されることもできる。
【００１５】
液晶補表示装置はゲートライン（１１）と接続されたゲートラインドライバ（２０）と、データライン（１３）に接続されたデータドライバ（３０）と、基底電位（ＧＮＤ）と供給電源電圧（ＶＤＤ）を供給するための電源供給部（２）と、電源供給部（２）とゲートドライバ（２０）の間に接続されてゲートドライバ（２０）に互いに異なる電圧レベルのゲート電圧（Ｖｇｌ、Ｖｇｈ）を供給するためのゲートロー電圧発生部（４）及びゲートハイ電圧発生部（６）と、電源供給部（２）と共通電極（１５）の間に接続されて共通電極（１５）に共通電圧（ＶＣＯＭ）を供給するための共通電圧発生部（８）とを具備する。ゲートドライバ（２０）は走査パルスをｍ個のゲートライン（１１）に順次供給することで液晶表示パネル（４０）上の画素を１ラインずつ順次駆動する。
【００１６】
データドライバ（３０）は走査パルスに同期してｎ個のデータライン（１３）それぞれに赤（Ｒ）、緑（Ｇ）、青（Ｂ）のビデオデータの論理値に該当する映像信号（Ｖｄ）を供給する。ゲートロー電圧発生部（４）は供給電源が遮断される時にゲートロー電圧（Ｖｇｌ）を基底電位（ＧＮＤ）以上にレベルシフティングしてＴＦＴ（ＭＮ）のチャンネルを形成させることで液晶セル（１２）と補助キャパシタ（１４）に充電された電荷がＴＦＴ（ＭＮ）のドレーンとソースを経由してソースライン（１３）側に放電されるようにする。ここで、ゲートロー電圧（Ｖｇｌ）はゲートロー電圧発生部（４）の基底電圧入力ライン（ＧＮＤＬ）での電圧とゲートロー電圧発生部（４）の出力ライン（ＶＧＬＬ）（またはゲートドライバ（２０）の出力ラインであるゲートライン（１１）上の任意の点（ｃ））での電圧との電位差である。このゲートロー電圧（Ｖｇｌ）は電圧計（図示しない）の探針が前記した二つの点（ａ及びｂ、またはａ及びｃ）にそれぞれ接続されることによって検出される。
【００１７】
ゲートハイ電圧発生部（６）は電源供給部（２）から供給電圧ライン（ＶＤＤＬ）を通して供給される供給電圧（ＶＤＤ）を利用してＴＦＴ（ＭＮ）の閾値電圧より高い電位を有するゲートハイ電圧（Ｖｇｈ）を発生してそのゲートハイ電圧（Ｖｇｈ）をゲートハイ電圧ライン（ＶＧＨＬ）を通してゲートドライバ（２０）に供給する。共通電圧発生部（８）は偶数番目と奇数番目ゲートライン（１１）に接続された液晶セル（１２）及び補助キャパシタ（１４）に相反する極性の共通電圧（ＶＣＯＭ）を供給する。
【００１８】
図７は図６に図示されたゲートロー電圧発生部（４）の第１実施例を表すブロック図である。図７において、ゲートロー電圧発生部（４）は直流または交流形態の負の電圧（ＶＥＥ）を発生するための負の電圧発生部（５２）と、電荷を蓄積する電荷蓄積部（５６）と、負の電圧発生部（５２）及び電荷蓄積部（５６）に接続されて供給電源のターンオフ時に一時的に基底電位（ＧＮＤ）以上のゲートロー電位（Ｖｇｌ）を有して液晶パネルに映像を表示する間基底電位（ＧＮＤ）より低い電圧を有するゲートロー電圧ライン（ＶＧＬＬ）に供給するためのゲートロー電圧選択部（５４）とを具備する。
【００１９】
負の電圧発生部（５２）は電源供給部（２）とゲートロー電圧選択部（５４）の間に接続されて供給電圧ライン（ＶＤＤＬ）を通して入力される正の電位を有する供給電圧（ＶＤＤ）の極性反転させ負の電圧ライン（ＮＶＬ）に負の電圧（ＶＥＥ）（例えば、−５Ｖ）を発生する。また、負の電圧発生部（５２）は供給電圧（ＶＤＤ）の極性を反転させることと併せて反転された供給電圧の電位を調節することで交流信号の形態で負の電圧（ＶＥＥ）を発生することもできる。このように発生された負の電圧（ＶＥＥ）は負の電圧ライン（ＮＶＬ）を通してゲートロー電圧選択部（５４）に供給される。
【００２０】
電荷蓄積部（５６）はゲートハイ電圧発生部（６）及び／または電源供給部（２）に接続されることと併せてゲートロー電圧選択部（５４）に接続されて供給電圧（ＶＤＤ）が正の電圧を有する時に、ハイ電圧ライン（ＶＧＨＬ）を通して供給されるゲートハイ電圧発生部（６）からの電荷を充電する。ゲート供給電圧（ＶＤＤ）が基底電位に下がるとき、即ち、液晶表示パネルの電源がターンオフされる時（ゲートロー電圧選択部（５４）に供給される液晶表示パネルの電源がターンオフされる時）電荷蓄積部（５６）はゲートドライバ（２０）に電荷を放電する。負極正電圧発生部９５２）と電荷蓄積部（５６）の間に接続されたゲートロー電圧選択部（５４）は供給電圧（ＶＤＤ）が基底電位に下がる時に電荷蓄積部９５６）から供給される電荷によってゲートロー電圧（Ｖｇｌ）が基底電位（ＧＮＤ）より高い電位を有するようにゲートロー電圧（Ｖｇｌ）を図８でのように高める。負の電圧発生部（５２）、ゲートロー電圧選択部（５４）と電荷蓄積部（５６）は電源供給部（２）から基底電圧ライン（ＧＮＤＬ）を通して基底電位（ＧＮＤ）の供給を受ける。この時、ゲートロー電圧発生部（４）、ゲートハイ電圧発生部（６）、共通電圧発生部（８）、ゲートドライバ（２０）とデータドライバ（３０）は１つのＰＣＢ（Printed Circuit Board）上に共に形成された制御装置（図示しない）によって制御される。
【００２１】
図８において、ゲートロー電圧（Ｖｇｌ）は液晶表示パネルの電源がターンオフされる時に負の電位から基底電位以上に高くなっては基底電位まで下がる。この時、データライン（１３）上の電圧は基底電位（ＧＮＤ）に下がる。従って、ゲートロー電圧（Ｖｇｌ）が基底電位（ＧＮＤ）より高い電位を維持する期間の間（Ａ）にＴＦＴ（ＭＮ）のゲートにはゲートロー電圧（Ｖｇｌ）が印加されることでＴＦＴ（ＭＮ）のチャンネルが開通される。この結果、液晶セル（１２）と補助キャパシタ（１４）に蓄積された電荷は開通されたＴＦＴ（ＭＮ）のチャンネルを経由してソースライン（１３）側に放電される。ＴＦＴ（ＭＮ）のゲート電圧がドレーンとソース電圧と同じであったり、小さい場合には、ＴＦＴ（ＭＮ）のチャンネルに沿ってオフ電流が流れる。また、ＴＦＴ（ＭＮ）のゲート電圧がドレーン及びソースの中のいずれか一つの電圧より大きい場合にはＴＦＴ（ＭＮ）のチャンネルではオン電流とオフ電流の中間の値を有する電流信号が表れる。従って、画素に充電された電荷は急速に放電される。画素はゲートロー電圧がＴＦＴ（ＭＮ）の閾値電圧より高い電圧を有する時に高い放電効果が得られる。しかし、ゲートロー電圧（Ｖｇｌ）がＴＦＴ（ＭＮ）の閾値電圧と基底電位の間の電圧に到達した時にも画素は充分な放電効果を提供する。
【００２２】
図９は図７に図示されたゲートロー電圧選択部（５４）と電荷蓄積部（５６）の第１実施例を詳細に図示する回路図である。図９によると、ゲートロー電圧選択部（４）は負の電圧発生部（５２）からの負の電圧（ＶＥＥ）を降伏電圧にまで低下させて、低下させた電圧をゲートロー電圧ライン（ＶＧＬＬ）側に供給するためのツェナーダイオード（ＺＤ１）と、液晶表示パネルの電源がオフされるときツェナーダイオード（ＺＤ１）の出力電圧が基底電位（ＧＮＤ）に収斂するようにするトランジスタ（Ｑ１）と、トランジスタ（Ｑ１）のエミッタとツェナーダイオード（ＺＤ１）との接点（Ｎ）とゲートロー電圧ライン（ＶＧＬＬ）の間に接続された第１抵抗（Ｒ１）とを具備する。映像を表示する間ゲートハイ電圧（Ｖｇｈ）が直流信号であるとツェナーダイオード（ＺＤ１）を無視して適合する電圧信号を負の電圧（ＶＥＥ）に接点（Ｎ）に供給することができる。電荷蓄積部（５６）はゲートハイ電圧ライン（ＶＧＨＬ）上のゲートハイ電圧（Ｖｇｈ）による電荷を充電するキャパシタ（Ｃ１）と、キャパシタ（Ｃ１）とゲートロー電圧（ＶＧＬＬ）の間に接続されてゲートハイ電圧（Ｖｇｈ）がキャパシタ（Ｃ１）に充電される時ゲートロー電圧（ＶＧＬＬ）側に電荷が流出しないようにする第２抵抗（Ｒ２）で構成される。ゲートロー電圧（ＶＧＬＬ）は図６に図示されたゲートドライバ（２０）に接続されてゲートドライバ（２０）にゲートロー電圧（Ｖｇｌ）が供給される。第１抵抗（Ｒ１）はキャパシタ（Ｃ１）に充電された電荷がトランジスタ（Ｑ１）のコレクターとエミッタを経由して基底電位（ＧＮＤ）にバイパスされなくすることと併せて接点（Ｎ）からゲートロー電圧（ＶＧＬＬ）側に供給される電圧信号の電流量を制限する。この第１抵抗（Ｒ１）は０以上の抵抗値を有する。パネルが駆動される間、電荷蓄積部（５６）に供給されるゲートハイ電圧（Ｖｇｈ）が高くなると第２抵抗（Ｒ２）はゲートロー電圧（ＶＧＬＬ）にゲートハイ電圧が流れなくする。しかし、第２抵抗（Ｒ２）が無視される場合ＴＦＴ（ＭＮ）はより高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）とより高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）の影響を受けるキャパシタ（Ｃ１）の放電によってトランジスタ（ＭＮ）はターンオフされる。
【００２３】
また、ゲートロー電圧選択器（５４）は供給電圧ライン（ＶＤＤＬ）とトランジスタ（Ｑ２）のベースの間に接続されたキャパシタと、トランジスタ（Ｑ２）のベースとコレクターの間に接続された第３抵抗（Ｒ３）を有する。トランジスタ（Ｑ２）は液晶表示パネルの電源がターンオンされた時、キャパシタ（Ｃ２）を通して供給電圧ライン（ＶＤＤＬ）からの正のレベル（即ち、５Ｖまたは３.３Ｖ）を有する供給電圧（ＶＤＤ）の供給を受けるＰＮＰ型のトランジスタである。この場合、トランジスタ（Ｑ２）のエミッタとコレクターの間にはほとんど無限大の抵抗値が存在するのでツェナーダイオード（ＺＤ）とトランジスタ（Ｑ２）の間の接点（Ｎ）での電圧信号は基底電位（ＧＮＤ）にバイパスされないがゲートロー電圧（ＶＧＬＬ）に供給される。その間、キャパシタ（Ｃ２）は供給電圧ライン（ＶＤＤＬ）からの供給電圧（ＶＤＤ）を充電する。この時、ツェナーダイオード（ＺＤ１）によって降下された負の電圧（ＶＥＥ）がノード（Ｎ）及び第１抵抗（Ｒ１）を経由してゲートロー電圧（ＶＧＬＬ）側に出力される。これと併せて、キャパシタ（Ｃ１）にはゲートハイ電圧ライン（ＶＧＨＬ）でのゲートハイ電圧（Ｖｇｈ）が充電され、第２抵抗（Ｒ２）はキャパシタ（Ｃ１）に充電された電荷を抑制する。
【００２４】
これとは異なり、液晶表示パネルの電源がターンオフされる時、供給電圧ライン（ＶＤＤＬ）での供給電圧（ＶＤＤ）と負の電圧ライン（ＮＶＬ）での負の電圧（ＶＥＥ）が基底電位（ＧＮＤ）に収斂し、キャパシタ（Ｃ１）に充電された電荷が第２抵抗（Ｒ２）、ゲートハイ電圧ライン（ＶＧＨＬ）及び第１抵抗（Ｒ１）を経由してノード（Ｎ）側に放電される。これと同時にキャパシタ（Ｃ１）は充電された電荷によってトランジスタ（Ｑ２）のベースへ負の電圧（−ＶＤＤ）を供給する。これによって、トランジスタ（Ｑ２）はターンオンされてノード（Ｎ）が基底電圧ライン（ＧＮＤＬ）に接続されるようにターンオンされることでノード（Ｎ）上の電圧が基底電位（ＧＮＤ）まで急速に高くなる。これと併せて、ゲートロー電圧ライン（ＶＧＬＬ）上の電圧も図８に示したように基底電位（ＧＮＤ）より高い電位まで高くなる。キャパシタ（Ｃ１）が充分に大きければゲートロー電圧（Ｖｇｌ）は基底電位（ＧＮＤ）を基準にトランジスタ（ＭＮ）の閾値電圧よりもっと高いレベルにまで高くなる。
【００２５】
続いて、キャパシタ（Ｃ１）から放電される電荷量が漸減して完全に放電された場合にゲートロー電圧ライン（ＶＧＬＬ）上の電圧は基底電位（ＧＮＤ）を維持する。この結果、ゲートロー電圧ライン（ＶＧＬＬ）上では図８でのようなケードロー電圧（Ｖｇｌ）が表れる。図８のゲートロー電圧（Ｖｇｌ）が基底電位以上に高くなっては基底電位まで下がる期間（Ａ）にデータライン（１３）上の電圧は基底電位（ＧＮＤ）に下がる。
【００２６】
この間（Ａ）にＴＦＴ（ＭＮ）のゲートでは基底電位（ＧＮＤ）以上のゲートロー電圧（Ｖｇｌ）が印加されることでＴＦＴ（ＭＮ）のチャンネルが開通される。これによって、液晶セル（１２）とキャパシタ（１４）に蓄積された電荷は開通されたＴＦＴ（ＭＮ）のチャンネルを経由してソースライン（１３）側に放電される。ゲートロー電圧（Ｖｇｌ）が基底電位より高い電位を維持する期間（Ａ）は第２抵抗（Ｒ２）及びキャパシタ（Ｃ１）とゲートハイ電圧（Ｖｇｈ）の経路で（即ち、ゲートハイ電圧ライン（ＶＧＨＬ）の寄生抵抗（図示しない）による時定数によって決定される。ゲートハイ電圧（Ｖｇｈ）は基底電位（ＧＮＤ）より高い電位となることも可能であるが、液晶表示パネルで使用されている電源電位は高い電圧であることが好ましい。換言すれば、実施例ではゲートハイ電圧（Ｖｇｈ）によってキャパシタ（Ｃ１）が充電されるが、基底電位（ＧＮＤ）以上の電圧であるとどんな電源電圧も使用できる。
【００２７】
また、ゲートロー電圧選択部（５４）ではノード（Ｎ）と基底電圧ライン（ＧＮＤＬ）の間に直列接続されたカップリングキャパシタ（Ｃｃ）と交流電源（ＡＣ）が含まれていてもよい。交流電源（ＡＣ）は電源がターンオンされた場合にノード（Ｎ）に交流電圧を供給することでゲートロー電圧ライン（ＶＧＬＬ）上のゲートロー電圧（Ｖｇｌ）を一定の周期で変化させる。カップリングキャパシタ（Ｃｃ）は交流電源（ＡＣ）からノード（Ｎ）側に供給される直流電圧成分を遮断する。このようなカップリングキャパシタ（Ｃｃ）と交流電源（ＡＣ）は液晶表示パネルがラインインバージョン方式で駆動される場合に使用される。
【００２８】
図１０は、図７に図示されたゲートロー電圧選択部（５４）及び電荷蓄積部（５６）の第２実施例を詳細に図示する回路図である。図１０において、ゲートロー電圧選択部（５４）は負の電圧発生部（５２）からの負の電圧ライン（ＮＶＬ）を経由した負の電圧（ＶＥＥ）をそのブレークダウン電圧と同程度以下に低減してゲートロー電圧ライン（ＶＧＬＬ）に供給するためのツェナーダイオード（ＺＤ１）と、ツェナーダイオード（ＺＤ１）と接続された接続ノード（Ｎ）とゲートロー電圧ライン（ＶＧＬＬ）の間に接続された第１抵抗（Ｒ１）とを具備する。映像を表示する間、ゲートハイ電圧（Ｖｇｈ）が直流であると、ツェナーダイオード（ＺＤ１）を無視して適当な電圧信号を負の電圧（ＶＥＥ）として接続ノード（Ｎ）に供給することができる。電荷蓄積部（５６）はゲートハイ電圧ライン（ＶＧＨＬ）上のゲートハイ電圧（Ｖｇｈ）によって電荷を充電するためのキャパシタ（Ｃ１）と、ゲートハイ電圧（Ｖｇｈ）がキャパシタ（Ｃ１）に充電される時ゲートロー電圧ライン（ＶＧＬＬ）に電荷が流出することを防ぐためにキャパシタ（Ｃ１）とゲートロー電圧ライン（ＶＧＬＬ）の間に接続された第２抵抗（Ｒ２）を含む。ゲートロー電圧ライン（ＶＧＬＬ）は図６に図示されたゲートドライバに接続されてゲートドライバ（２０）にゲートロー電圧（Ｖｇｌ）を供給する。第１抵抗（Ｒ１）はキャパシタ（Ｃ１）に充電された電荷が接点（Ｎ）にバイパスされることを防ぐことと併せて接点（Ｎ）からゲートロー電圧ライン（ＶＧＬＬ）に供給される電圧信号の電流量を制限する。第１抵抗（Ｒ１）は０以上の抵抗値を有する。パネルを駆動する間、電荷蓄積部（５６）に供給されるゲートハイ電圧（Ｖｇｈ）が増加されると、第２抵抗（Ｒ２）はゲートロー電圧ライン（ＶＧＬＬ）へのゲートハイ電圧を遮断する。反対に、第２抵抗（Ｒ２）が無視される電圧より高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）と、より高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）の影響を受けるキャパシタ（Ｃ１）の放電によってトランジスタ（ＭＮ）はターンオフされる。
【００２９】
キャパシタ（Ｃ１）はゲートハイ電圧ライン（ＶＧＨＬ）からのゲートハイ電圧（Ｖｇｈ）に充電されて、第２抵抗（Ｒ２）はキャパシタ（Ｃ１）に充電された電荷を抑制する。これとは異なって、液晶表示パネルの電源がターンオフされた時、負の電圧ライン（ＮＶＬ）でツェナーダイオード（ＺＤ１）に供給される負の電圧（ＶＥＥ）が基底電位（ＧＮＤ）へ収斂して、キャパシタ（Ｃ１）に充電された電荷が第２抵抗（Ｒ２）、ゲートロー電圧ライン（ＶＧＬＬ）及び第１抵抗（Ｒ１）を経由してノード（Ｎ）側に放電される。これによって、ノード（Ｎ）の電圧は急速に基底電位（ＧＮＤ）まで増加する。この時、ゲートロー電圧ライン（ＶＧＬＬ）上の電圧または図８に図示されたように基底電位より高いレベルまで高くなる。キャパシタ（Ｃ１）が充分に大きくなるとゲートロー電圧（Ｖｇｌ）は基底電位（ＧＮＤ）を基準にトランジスタ（ＭＮ）の閾値電圧よりもっと高いレベルまで高くなる。
【００３０】
続いて、キャパシタ（Ｃ１）で放電される電荷量が漸減して完全に放電された場合、ゲートロー電圧ライン（ＶＧＬＬ）上の電圧は基底電位（ＧＮＤ）を維持する。この結果、ゲートロー電圧ライン（ＶＧＬＬ）上では図８でのようなゲートロー電圧（Ｖｇｌ）が表れる。図８のゲートロー電圧（Ｖｇｌ）が基底電位以上に高くなっては基底電位まで下がる期間（Ａ）にデータライン（１３）上の電圧は基底電位（ＧＮＤ）まで下がる。
【００３１】
この期間の間（Ａ）にＴＦＴ（ＭＮ）のゲートでは基底電位（ＧＮＤ）以上のゲートロー電圧（Ｖｇｌ）が印加されることでＴＦＴ（ＭＮ）のチャンネルが開通される。これによって、液晶セル（１２）と補助キャパシタ（１４）に蓄積された電荷は開通されたＴＦＴ（ＭＮ）のチャンネルを経由してソースライン（１３）側に放電される。ゲートロー電圧（Ｖｇｌ）が基底電位より高い電位を維持する期間（Ａ）は、第２抵抗（Ｒ２）及びキャパシタ（Ｃ１）とゲートハイ電圧（Ｖｇｈ）の経路で（即ち、ゲートハイ電圧ライン（ＶＧＨＬ）の寄生抵抗（図示しない）による時定数によって決定される。ゲートハイ電圧（Ｖｇｈ）は基底電位（ＧＮＤ）より高い電位であるが、液晶表示パネルで使用されている電源電位の中で高い電圧が好ましい。換言すれば、実施例ではゲートハイ電圧（Ｖｇｈ）によってキャパシタ（Ｃ１）が充電されるが基底電位（ＧＮＤ）以上の電圧であればどんな電源電圧も使用ですることがきる。
【００３２】
また、ゲートロー電圧選択部（５４）ではノード（Ｎ）と基底電圧ライン（ＧＮＤＬ）の間に直列接続されたカップリングキャパシタ（Ｃｃ）と交流電源（ＡＣ）が含まれていてもよい。交流電源（ＡＣ）は電源がターンオンされた場合にノード（Ｎ）に交流電圧を供給することでゲートロー電圧ライン（ＶＧＬＬ）上のゲートロー電圧（Ｖｇｌ）を一定の周期で変化させる。カップリングキャパシタ（Ｃｃ）は交流電源（ＡＣ）からノード（Ｎ）側に供給される直流電圧成分を遮断する。このようなカップリングキャパシタ（Ｃｃ）と交流電源（ＡＣ）は液晶表示パネルがラインインバージョン方式で駆動される場合に使用される。
【００３３】
上述したように、図１０のゲートロー電圧選択器（５４）はキャパシタ（Ｃ２）、トランジスタ（Ｑ２）及び第３抵抗（Ｒ３）がなくても図９のゲートロー電圧選択器（５４）と同一の効果を提供する。結果的に、図１０のゲートロー電圧選択器（５４）は回路構成が簡単である。
【００３４】
図１１は図７に図示されたゲートロー電圧選択器（５４）と電荷蓄積部（５６）の第３実施例を詳細に図示する回路図である。図１０において、ゲートロー電圧選択器（５４）は図７の負の電圧発生部（５２）からゲートロー電圧ライン（ＶＧＬＬ）側に供給される負の電圧（ＶＥＥ）をスイッチングするためトランジスタ（Ｑ３）を含む。電荷蓄積部（５６）はゲートハイ電圧ライン（ＶＧＨＬ）とゲートロー電圧ライン（ＶＧＬＬ）の間に接続されたプールアップ抵抗（Ｒ４）と、ゲートハイ電圧ライン（ＶＧＨＬ）と基底電圧ライン（ＧＮＤＬ）の間に接続されたキャパシタ（Ｃ３）を含む。トランジスタ（Ｑ３）は基底電圧ライン（ＧＮＤＬ）に接続されたＮＰＮ型トランジスタのベースを有する。
【００３５】
このトランジスタ（Ｑ３）は、液晶表示パネルの電源がオンされた場合に、図７の負の電圧発生部（５２）からエミッタに供給される負の電圧（ＶＥＥ）に該当する電圧差が発生されることに因る。換言すれば、液晶表示パネルの電源がオンされた場合、トランジスタ（Ｑ３）はターンオンされてエミッタとコレクタの間に電流通路を形成させる。この電流通路を経由して負の電圧（ＶＥＥ）がゲートロー電圧ライン（ＶＧＬＬ）に供給されることで負の電圧（ＶＥＥ）を有するゲートロー電圧（Ｖｇｌ）が表れる。プールアップ抵抗（Ｒ４）はゲートハイ電圧ライン（ＶＧＨＬ）を経由してゲートハイ電圧発生部（６）から供給されるゲートハイ電圧（Ｖｇｈ）がゲートロー電圧ライン（ＶＧＬＬ）に供給されなくなる。電荷蓄積部（５６）に供給されるゲートハイ電圧（Ｖｇｈ）がパネルの駆動期間の間に増加すると、プールアップ抵抗（Ｒ４）はゲートロー電圧ライン（ＶＧＬＬ）にゲートハイ電圧が流れなくなる。ところが、プールアップ抵抗（Ｒ４）が無視される場合トランジスタ（ＭＮ）はより高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）とより高い電圧レベルを有するゲートハイ電圧（Ｖｇｈ）の影響を受けるキャパシタ（Ｃ３）の放電によってトランジスタ（ＭＮ）はターンオフされる。これによって、キャパシタ（Ｃ３）にはゲートハイ電圧ライン（ＶＧＨＬ）上のゲートハイ電圧（Ｖｇｈ）に充電される。
【００３６】
液晶表示パネルの電源がターンオフされる時、ゲートハイ電圧ライン（ＶＧＨＬ）上のゲートハイ電圧（Ｖｇｈ）と負の電圧ライン（ＮＶＬ）上の負の電圧（ＶＥＥ）が基底電位（ＧＮＤ）に収斂し、トランジスタ（Ｑ３）のベースエミッタ間の電位が“ＯＶ”に収斂する。これによって、トランジスタ（Ｑ３）のエミッタとコレクタ間の電流通路がオープンされて、キャパシタ（Ｃ３）に蓄積された電荷がゲートハイ電圧ライン（ＶＧＨＬ）とプールアップ抵抗（Ｒ４）を経由してゲートロー電圧ライン（ＶＧＬＬ）側に放電される。この結果、ゲートロー電圧ライン（ＶＧＬＬ）上のケードロー電圧（Ｖｇｌ）は図８でのように変化する。図８のゲートロー電圧（Ｖｇｌ）が基底電位以上に高くなっては基底電位まで下がることで一定の期間の間（Ａ）基底電位より高い電位を維持する。一方、ソースライン（１３）上の電圧は基底電位（ＧＮＤ）に離れる。この期間の間（Ａ）にＴＦＴ（ＭＮ）のゲートでは基底電位（ＧＮＤ）以上のゲートロー電圧（Ｖｇｌ）が印加されることでＴＦＴ（ＭＮ）のチャンネルが開通される。これによって、液晶セル（１２）と補助キャパシタ（１４）に蓄積された電荷は開通されたＴＦＴ（ＭＮ）のチャンネルを経由してソースライン（１３）側に放電される。ゲートロー電圧（Ｖｇｌ）が基底電位より高い電位を維持する期間（Ａ）はプールアップ抵抗（Ｒ４）及びキャパシタ（Ｃ３）とゲートハイ電圧（Ｖｇｈ）の経路（即ち、ゲートハイ電圧ライン（ＶＧＨＬ）の寄生抵抗（図示しない）による時定数によって決定される。プールアップ抵抗（Ｒ４）はゲートハイ電圧（Ｖｇｈ）がキャパシタ（Ｃ３）に充電されるときゲートロー電圧ライン（ＶＧＬＬ）側にゲートハイ電圧（Ｖｇｈ）が流出しないように充分な大きさの抵抗値を有しなければならない。例えば、時定数を“４sec”とする場合にプールアップ抵抗（Ｒ４）及びキャパシタ（Ｃ３）それぞれは２０ＫΩの抵抗値と６０〜２００μＦの容量値を有する。
【００３７】
結果的に、本発明では液晶表示パネルの電源がターンオフされる時ゲートライン（１１）上の電圧が一定の期間の間基底電位（ＧＮＤ）以上の電位（即ち、ＴＦＴチャンネルが発生されることができる電位）を維持するようになって、ＴＦＴのチャンネルを形成させる。これによって、画素に基底電位（ＧＮＤ）を中心に正または負に充電された電荷がＴＦＴのドレーンとソースを経由してソースライン（１３）を通して速やかに放電される。この結果、本発明では残像が速やかに消失する。実際に、従来の液晶表示装置では残像が完全に消えるまで１分以上が必要であるのに対して、本発明では残像が完全に消えるまで１０秒以内であった。このような事実は実験を通して立証された。
【００３８】
本発明において、パワーオフ期間の間ゲートロー電圧より高い出力のためのゲートロー電圧発生部（４）には異なる形態が適用されることができる。例えば、パワーオフパルスを発生するための回路が適用されることができる。
【００３９】
【発明の効果】
上述したように、本発明による液晶表示装置の残像除去装置及びその方法では液晶表示パネルの電源がターンオフされる時にゲートライン上の電圧が一定期間ＴＦＴのチャンネルが開通する電位を維持することで液晶セルに充電された電荷をソースライン側に放電する。これによって、本発明による液晶表示装置の残像除去装置及び方法にもとづけば、液晶表示パネルの電源がオフされる時に残像が速やかに消失する。この結果、本発明による液晶表示装置の残像除去装置及び方法では残像が効果的に除去される。
【００４０】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】  図１は薄膜トランジスタを利用した通常の液晶表示パネルに含まれた画素セルを図示する等価回路図である。
【図２】  図２は液晶表示パネルの電源がオフされる時のゲートライン上の電圧変化を図示する波形図である。
【図３】  図３は従来の液晶表示装置の残像除去装置を概略的に図示する回路図である。
【図４】  図４は図１に図示された画素セルに供給される共通電圧の変化を表す波形図である。
【図５】  図５は電源オフ時に画素に充電された電圧を表れる図面である。
【図６】  図６は本発明の実施例による残像除去装置が適用された液晶表示装置を概略的に図示する図面である。
【図７】  図７は図６に図示されたゲートロー電圧発生部を詳細に図示する詳細のブロック図である。
【図８】  図８は電源オフ時に図７のゲートロー電圧選択部で出力されるゲートロー電圧の変化を図示する波形図である。
【図９】  図９は図７に図示されたゲートロー電圧選択部及び電荷蓄積部の第１実施例を図示する回路図である。
【図１０】  図１０は図７に図示されたゲートロー電圧選択部及び電荷蓄積部の第２実施例を図示する回路図である。
【図１１】  図１１は図７に図示されたゲートロー電圧選択部及び電荷蓄積部の第３実施例を詳細に図示する回路図である。
【符号の説明】
２：電源供給部
４：ゲートロー電圧発生部
８：共通電圧発生部
１０：ＴＦＴ
１１：ゲートライン
１２：液晶セル
１３：データライン
１３：ソースライン
１４：補助キャパシタ
１５：共通電極
２０：ゲートドライバ
３０：データドライバ
５２：負の電圧発生部
５４：ゲート電圧選択部
５６：電荷蓄積部
【図１】
0004401489.tif 000002
【図２】
0004401489.tif 000003
【図３】
0004401489.tif 000004
【図４】
0004401489.tif 000005
【図５】
0004401489.tif 000006
【図６】
0004401489.tif 000007
【図７】
0004401489.tif 000008
【図８】
0004401489.tif 000009
【図９】
0004401489.tif 000010
【図１０】
0004401489.tif 000011
【図１１】
0004401489.tif 000012