(57)【特許請求の範囲】
【請求項１】
行列状に配された、光電変換素子を含む画素と、
複数の前記画素からの信号が読み出される信号線と、
画素行ごとに、前記光電変換素子の信号をリセットするリセット動作と、前記光電変換素子の信号を前記出力線へ読み出す読み出し動作と、を選択して行う走査回路と、
前記リセット動作のためのリセットパルスを生成する第１生成手段と、
前記読み出し動作のための読み出しパルスを生成する第２生成手段と、を有し、
前記走査回路は、
シフトレジスタと、
前記第１，第２生成手段によって生成された各信号のいずれかを選択して出力する選択手段と、を備えた固体撮像装置において、
前記シフトレジスタにスタートパルスを供給する制御部を有し、
前記選択手段は、前記制御部から前記シフトレジスタに入力されるスタートパルスの入力数に応じて、同一画素行における、前記第１生成手段によって生成されたリセットパルスを出力してから、第２生成手段によって生成された読み出しパルスを出力するまでの時間を変化させることを特徴とする固体撮像装置。
【請求項２】
前記選択手段は、前記スタートパルスの入力数に応じて２値信号を出力するカウンタを備えることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記カウンタから出力される２値信号に基づく信号と前記スタートパルスとの論理積を算出する第１論理積回路と、前記第１論理積回路の出力信号と第１，第２生成手段によって生成された各信号との論理積を算出する第２，第３論理積回路とを備えることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
さらに、前記画素は前記光電変換素子によって生成された光電荷が転送される転送領域を有し、前記光電変換素子の電荷を前記転送領域に転送する転送パルスを生成する第３生成手段を備え、
前記選択手段は、前記第１，第２，第３生成手段で生成された各パルスのいずれかを選択して出力することを特徴とする請求項１から３のいずれか１項記載の固体撮像装置。
【請求項５】
前記第１論理積回路の出力信号と第３生成手段によって生成されたパルスとの論理積を算出する第４論理積回路を備えることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
行列状に配された、光電変換素子を含む画素と、
複数の前記画素からの信号が読み出される信号線と、
画素行ごとに、前記光電変換素子の信号をリセットするリセット動作と、前記光電変換素子の信号を前記出力線へ読み出す読み出し動作と、を選択して行う走査回路と、
前記リセット動作のためのリセットパルスを生成する第１生成手段と、
前記読み出し動作のための読み出しパルスを生成する第２生成手段と、を有し、
前記走査回路は、
シフトレジスタと、
前記第１，第２生成手段によって生成された各信号のいずれかを選択して出力する選択手段と、を備えた固体撮像装置において、
前記シフトレジスタにスタートパルスを供給する制御部を有し、
前記選択手段は、第１スタートパルスが入力されてから第２スタートパルスが入力されるまでの時間に応じて、同一画素行における、前記第１生成手段によって生成されたリセットパルスを出力してから、第２生成手段によって生成された読み出しパルスを出力するまでの時間を変化させることを特徴とする固体撮像装置。
【請求項７】
前記選択手段は、前記スタートパルスに応じて２値信号を出力するカウンタを備えることを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記カウンタから出力される２値信号に基づく信号と前記スタートパルスとの論理積を算出する第１論理積回路と、前記第１論理積回路の出力信号と第１，第２生成手段によって生成された各信号との論理積を算出する第２，第３論理積回路とを備えることを特徴とする請求項７記載の固体撮像装置。
【請求項９】
さらに、前記画素は前記光電変換素子によって生成された光電荷が転送される転送領域を有し、前記光電変換素子の電荷を前記転送領域に転送する転送パルスを生成する第３生成手段を備え、
前記選択手段は、前記第１，第２，第３生成手段で生成された各パルスのいずれかを選択して出力することを特徴とする請求項６から８のいずれか１項記載の固体撮像装置。
【請求項１０】
前記第１論理積回路の出力信号と第３生成手段によって生成されたパルスとの論理積を算出する第４論理積回路を備えることを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
前記画素は、ＭＯＳ型撮像素子を備えていることを特徴とする請求項１から１０のいずれか１項記載の固体撮像装置。
【請求項１２】
請求項１から１１のいずれか１項記載の固体撮像装置と、
前記固体撮像装置へ光を結像する光学系と、
前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびシステムに関し、特に、ディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの固体撮像装置およびシステムに関する。
【０００２】
【従来の技術】
従来、光電変換素子を含む固体撮像素子を、１次元または２次元に配列したイメージセンサを搭載したディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの固体撮像装置がある。
【０００３】
固体撮像素子には、たとえばＣＣＤ撮像素子やＭＯＳ型撮像素子がある。ＭＯＳ型撮像素子は、入射光に基づく信号を増幅する型のものがあり、その中でもＭＯＳ（Metal oxide semiconductor）トランジスタを作成する工程との整合性が良いプロセスを用いて作ることができるＣＭＯＳ（complimentary  MOS）型センサがある。
【０００４】
また、固体撮像素子の光蓄積時間を制御する方法の一つにいわゆる電子シャッタ機能がある。この機能は、撮像部の電荷蓄積時間をその駆動によって調整し、物理的な絞り機能の代わりに、電子的に露光時間を制御するものである。デジタルカメラに機械的なシャッタおよび絞りがないものを実現し低コスト化するためには、強い光の下でも撮影できるような高速の電子シャッタ機構（〜１／１００００秒）が必要である。
【０００５】
具体的には、各固体撮像素子に蓄積された信号電荷を、画素信号読み出しとは異なる所定のタイミングでリセットすることによって、電子シャッタ機能は実現される。すなわち、固体撮像装置において電子シャッタ機能を実現するためには、撮像部に対して、画素信号読み出しのためのアクセスとは別のタイミングでリセットのためのアクセスができるように、周辺回路部を構成する必要がある。
【０００６】
（従来技術１）
このため、従来の固体撮像装置では、たとえば特開平５−２２７４８９号公報あるいは特開平９−９３４９８号公報に記載されているように、画像信号読み出しのための行選択用シフトレジスタとは別に、電子シャッタ機能のための行選択用シフトレジスタを別途設けて、これにより撮像部をリセットするためのアクセスを行うことによって、電子シャッタ機能を実現していた。
【０００７】
（従来技術２）
また、画像信号読み出し用と、電子シャッタ機能用との双方を実現するシフトレジスタを用いた固体撮像装置が特開平１１−２２０６６３号公報に記載されている。この公報に記載されている方法は、撮像部のリセット時と読み出し時とを選択する選択回路を設けている。選択回路は、撮像部のリセット時と読み出し時とで、シフトレジスタに対してパルス幅の異なるスタートパルスを供給することで、シフトレジスタから異なるタイミングでアクセスできるようにしている。
【０００８】
具体的には、スタートパルスを１列分入力した場合と、２列分入力した場合とを、シフトレジスタ内の実際に選択している行に係るレジスタの前後に係るレジスタの出力を抽出して、それを３入力のＮＯＲ回路などの論理回路で判断している。
【０００９】
【発明が解決しようとする課題】
しかし、従来技術１は、固体撮像装置内に画像信号読み出し用と、電子シャッタ機能用とのシフトレジスタをそれぞれ設けているため、チップ面積が増大したり、各シフトレジスタを駆動するために低消費電力化が図りにくいという問題がある。
【００１０】
また、従来技術２は、それぞれの入力パルス間にＬＯＷレベルの信号を挿入し判別する必要がある。従って電子シャッタ動作を最短時間で行おうとした場合２つのパルス間に必ず１列分スタートパルスの入力されない行が必要となる。そのため可能となる電子シャッタスピードは２水平行走査期間以上の時間が必要となり高速の電子シャッタが実現しにくいという問題がある。
【００１１】
すなわち、従来技術１と従来技術２とは、互いのメリットがデメリット、デメリットがメリットとなる関係にある。
【００１２】
そこで、本発明は、低消費電力を図り、かつ、高速の電子シャッタを実現することを課題とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明は、行列状に配された、光電変換素子を含む画素と、複数の前記画素からの信号が読み出される信号線と、画素行ごとに、前記光電変換素子の信号をリセットするリセット動作と、前記光電変換素子の信号を前記出力線へ読み出す読み出し動作と、を選択して行う走査回路と、前記リセット動作のためのリセットパルスを生成する第１生成手段と、前記読み出し動作のための読み出しパルスを生成する第２生成手段と、を有し、前記走査回路は、シフトレジスタと、前記第１，第２生成手段によって生成された各信号のいずれかを選択して出力する選択手段と、を備えた固体撮像装置において、前記シフトレジスタにスタートパルスを供給する制御部を有し、前記選択手段は、前記制御部から前記シフトレジスタに入力されるスタートパルスの入力数に応じて、同一画素行における、前記第１生成手段によって生成されたリセットパルスを出力してから、第２生成手段によって生成された読み出しパルスを出力するまでの時間を変化させることを特徴とする。
【００１４】
また、本発明は、行列状に配された、光電変換素子を含む画素と、複数の前記画素からの信号が読み出される信号線と、画素行ごとに、前記光電変換素子の信号をリセットするリセット動作と、前記光電変換素子の信号を前記出力線へ読み出す読み出し動作と、を選択して行う走査回路と、前記リセット動作のためのリセットパルスを生成する第１生成手段と、前記読み出し動作のための読み出しパルスを生成する第２生成手段と、を有し、前記走査回路は、シフトレジスタと、前記第１，第２生成手段によって生成された各信号のいずれかを選択して出力する選択手段と、を備えた固体撮像装置において、前記シフトレジスタにスタートパルスを供給する制御部を有し、前記選択手段は、第１スタートパルスが入力されてから第２スタート信号が入力されるまでの時間に応じて、同一画素行における、前記第１生成手段によって生成されたリセットパルスを出力してから、第２生成手段によって生成された読み出しパルスを出力するまでの時間を変化させることを特徴とする。
【００１５】
さらに、本発明の固体撮像システムは、上記の固体撮像装置と、前記固体撮像装置へ光を結像する光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１７】
（実施形態１）
「構成の説明」
図１は、本発明の実施形態１の固体撮像装置の概略構成を示すブロック図である。図１において、１０１はＭＯＳ型固体撮像素子を備えた画素１０２がたとえば３行×３列の２次元的に並列されてなる撮像領域、１０３は撮像領域１０１内の画素行選択のための垂直走査回路、１０５は垂直走査回路１０３に対してスタートパルスを順次供給する制御部、１１２は垂直走査回路１０３に対して供給する各種信号を生成する第１〜第３生成手段である生成部、１１１は垂直走査回路１０３から各画素行に対して供給される信号を伝送する供給線、１０８は撮像領域１０１内の画素列選択のための水平走査回路、１０９は水平走査回路１０８によって選択された画素列から読み出された画像信号を順次電圧変換する電圧変換回路、１１０は電圧変換された画像信号を増幅するアンプである。
【００１８】
また、垂直走査回路１０３は、複数のレジスタ１０４を有するシフトレジスタと、各レジスタ１０４の出力に応じて２値の「０」と「１」との状態を維持するカウンタ１０６と、各カウンタ１０６の出力に基づいて各画素１０２に対して読み出し動作またはリセット動作を行う選択行駆動部１０７とを備えている。ちなみに、垂直走査回路１０３と水平走査回路１０８とによって選択手段を構成している。
【００１９】
なお、図１及び以下説明する図２，図３において各配線に添えてカッコ書きで付している数字は、後に用いる図４，図５のタイミング図における各信号を識別するものである。
【００２０】
図２は、図１の選択行駆動部１０７及びその周辺の模式的な回路構成図である。選択行駆動部１０７は、カウンタ１０６の出力信号と，リセットパルスと転送パルスとを識別するためのパルス信号Ｐｒｔとを論理合成するイクスクルーシブ・ノア（Exclusive  NOR ：以下、「ＥＸＮＯＲ」と称する。）回路３０１と、レジスタ１０４の出力信号とＥＸＮＯＲ回路１０４の出力信号との論理積を算出する第１論理積回路である論理積（以下、「ＡＮＤ」と称する。）回路３０２と、ＡＮＤ回路３０２の出力信号と生成部１１２で生成されたリセットパルスとの論理積を算出する第２論理積回路であるＡＮＤ回路３０３と、ＡＮＤ回路３０２の出力信号と生成部１１２で生成された転送パルスとの論理積を算出する第４論理積回路であるＡＮＤ回路３０４と、ＡＮＤ回路３０２の出力信号と生成部１１２で生成された選択パルスとの論理積を算出する第３論理積回路であるＡＮＤ回路３０５とを備えている。
【００２１】
なお、ＡＮＤ回路３０３〜３０５からの各出力信号の出力線２０６〜２０８は、図１の供給線１１１に相当する。
【００２２】
図３は、図１の画素１０２の模式的な回路構成図である。図２において、２０１は光電荷を生成するための光電変換素子であるところのフォトダイオード部、２０２は出力線２０７を通じて伝送される転送パルスに従ってフォトダイオード部２０１で生成された光電荷の転送を制御する光電荷転送用ＭＯＳトランジスタ、２１０は転送用ＭＯＳトランジスタ２０２の制御に応じて光電荷が転送される転送領域、２０３は転送された光電荷に従って増幅してなる画像信号を生成するための増幅用ＭＯＳトランジスタ、２０４は出力線２０６を通じて伝送されるリセットパルスに従ってフォトダイオード部２０１及び転送領域２１０の各電位をリセットするリセット用ＭＯＳトランジスタ、２０５は出力線２０８を通じて伝送される選択パルスに従って画像信号の読み出しが制御される選択用ＭＯＳトランジスタ、２０９は画像信号が読み出される信号線である。
【００２３】
「動作の説明」
図４，図５は、図１〜図３の動作を説明するタイミング図であり、共に任意の画素行に配置されている画素１０２の電位をリセットし、その後、光電荷を読み出す動作を行う際に各信号線を伝送する信号を図示しているが、図４には光電荷の蓄積時間を短くする場合のタイミング図であり、図５には光電荷の蓄積時間を長くする場合のタイミング図である。
【００２４】
最初に、図４における動作について説明する。まず、制御部１０５からパルス幅の広い１つのスタートパルスＶＳＴ及び駆動パルスＰＶが垂直走査回路１０３側へ出力される（図４（１），（２））。垂直走査回路１０３側では、これらのパルスが、順次レジスタ１０４に入力される。すると、レジスタ１０４は、スタートパルスＶＳＴがハイレベルの間に、駆動パルスＰＶに同期した信号を出力する（図４（３））。
【００２５】
なお、上記の一連の動作時には、カウンタ１０６は、「０」を出力しており（図４（４））、また、生成部１１２ではハイレベル／ローレベルを切り替えたパルス信号Ｐｒｔ、リセットパルスＲＥＳ、転送パルスＴＸ、選択パルスＳＥＬを垂直走査回路１０３側へそれぞれ出力している（図４（８）〜（１０））。
【００２６】
ちなみに、図４（５），（８）に示すように、パルス信号Ｐｒｔは、リセットパルスＲＥＳの立ち上がりに同期した信号であり、リセットパルスと転送パルスとを識別するための信号である。
【００２７】
つぎに、カウンタ１０６は、レジスタ１０４からの出力信号を入力し、その信号の立ち上がりに従って、「０／１」を切り替えた信号を選択行駆動部１０７側に対して出力する（図４（４））。ここでは、カウンタ１０６は、「０」を「１」に切り替える。選択行駆動部１０７側では、この信号が、ＥＸＮＯＲ回路３０１に入力される。また、ＥＸＮＯＲ回路３０１には、カウンタ１０６からの出力信号の他に、パルス信号Ｐｒｔ（図４（５））が入力され、これらの信号に基づいて算出した信号がＡＮＤ回路３０２に対して出力される（図４（６））。
【００２８】
ＡＮＤ回路３０２は、ＥＸＮＯＲ回路３０１からの出力信号（図４（６））とレジスタ１０４からの出力信号（図４（３））とを入力し、これらの信号に基づいて算出した論理積をＡＮＤ回路３０３〜３０５に対して出力する。ＡＮＤ回路３０３〜３０５は、生成部１１２で生成されたリセットパルスＲＥＳ、転送パルスＴＸ、選択パルスＳＥＬ（図４（８）〜（１０））とＡＮＤ回路３０２からの出力信号とを入力し、これらの信号に基づいて算出した論理積を出力線２０６〜２０８を通じて画素領域１０１側へ出力する（図４（１１）〜（１３））。
【００２９】
すなわち、図２に示すように構成した垂直走査回路１０３に、制御部１０５から図４（１）に示すようなスタートパルスＶＳＴを供給すると、画素領域１０１には、まず、リセットパルスと転送パルスとが同期してハイレベルで出力され、つづいて転送パルスと選択パルスとが同期してハイレベルで出力される（図４（１１）〜（１３））。
【００３０】
この際、図３に示す画素１０２では、まずフォトダイオード部２０１及び転送領域２１０がリセット電位ＶDDにリセットされ、つづいて、ほぼ１クロック分の光電荷の蓄積後に、フォトダイオード部２０１で生成された光電荷に基づく画像信号が読み出し線２０９に読み出される。
【００３１】
次に、図５における動作についての説明であるが、図１〜図３に示した固体撮像装置の構成が変わるわけではないので、図５における動作は、基本的に図４と同様である。但し、以下説明するように、制御部１０５からは、パルス幅の狭い２つのスタートパルスＶＳＴが出力され、これに応じて結果的に光電荷の蓄積時間が変わる。
【００３２】
具体的には、まずスタートパルスＶＳＴがハイレベルの間に、駆動パルスＰＶに同期した信号を出力するので、レジスタ１０４の出力信号の波形が異なる（図４（３）、図５（３））。レジスタ１０４の出力信号の波形が異なると、係る信号とパルス信号Ｐｒｔとに基づく信号を算出するＥＸＮＯＲ回路３０１から出力される信号の波形が異なり（図４（６）、図５（６））、したがって、ＥＸＮＯＲ回路３０１から出力される信号の波形に出力波形が依存するＡＮＤ回路３０２の出力信号の波形が異なる（図４（７）、図５（７））。
【００３３】
ＡＮＤ回路３０２の出力信号の波形が異なると、この信号波形に依存するＡＮＤ回路２０６〜２０８の出力波形が異なり（図４（１１）〜（１３）、図５（１１）〜（１３））、結局、光電荷の蓄積時間を長短が変化する。なお、図５には、水平走査期間の２倍の時間が光電荷の蓄積時間となるようにしているが、たとえば図５（１）、（２）でいうところの駆動パルスＰＶの３番目のハイレベル時にスタートパルスＶＳＴをハイレベルしているのに代えて、駆動パルスＰＶの４番目のハイレベル時にスタートパルスＶＳＴをハイレベルにすれば、水平走査期間の３倍の時間が光電荷の蓄積時間となるようにすることができるので、光電荷の蓄積時間は、必要に応じてスタートパルスＶＳＴのハイレベルへの立ち上げ時期を変えることによって制御すればよい。
【００３４】
（実施形態２）
図６は、本発明の実施形態２の固体撮像装置の動作を説明するタイミング図であり、図４と同じ光電荷の蓄積時間を実現する際の各種信号のタイミングを示している。また、図６と図５とを比較すると、スタートパルスＶＳＴに関しては、２つのハイレベル期間のローレベルの時間が異なる。
【００３５】
すなわち、図６では、連続してスタートパルスＶＳＴを連続してハイレベルにしているのに対して、図４ではスタートパルスＶＳＴを一度ハイレベルにした後に、少し間隔を置いてからスタートパルスＶＳＴをもう一度ハイレベルにしている。本実施形態では、１つ目のスタートパルスＶＳＴと２つ目のスタートパルスＶＳＴとの時間を変えることによって、光電荷の蓄積時間を変えている。
【００３６】
（実施形態３）
図７は、実施形態１，２において説明した固体撮像装置を用いた固体撮像システムの構成図である。図７において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズを通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子（上記の各実施形態で説明した固体撮像装置に相当する）、５は固体撮像素子４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路、６は固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４，撮像信号処理回路５，Ａ／Ｄ変換器６，信号処理部７に各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶するためのメモリ部、１１は記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部、１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部である。
【００３７】
次に、図７の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。
【００３８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００３９】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４０】
【発明の効果】
以上説明したように、本発明によると、スタート信号の入力数やたとえば２つのスタート信号を入力する間の時間を変えることによって、画素のリセットから読み出しまでの時間を変えることができるので、低消費電力を図り、かつ、高速の電子シャッタを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の固体撮像装置の概略構成を示すブロック図である。
【図２】図１の選択行駆動部及びその周辺の模式的な回路構成図である。
【図３】図１の画素の模式的な回路構成図である。
【図４】図１〜図３の動作を説明するタイミング図である。
【図５】図１〜図３の動作を説明するタイミング図である。
【図６】図１〜図３の動作を説明するタイミング図である。
【図７】実施形態１，２において説明した固体撮像装置を用いた固体撮像システムの構成図である。
【符号の説明】
１  バリア
２  レンズ
３  絞り
４  固体撮像素子
５  撮像信号処理回路
６  Ａ／Ｄ変換器
７  信号処理部
８  タイミング発生部
９  全体制御・演算部
１０  メモリ部
１１  記録媒体制御インターフェース（Ｉ／Ｆ）部
１２  記録媒体
１３  外部インターフェース（Ｉ／Ｆ）部
１０１  撮像領域
１０２  画素
１０３  垂直走査回路
１０４  レジスタ
１０５  制御部
１０６  カウンタ
１０７  選択行駆動部
１０８  水平走査回路
１０９  電圧変換回路
１１０  アンプ
１１１  共通線
１１２  生成部
２０１  フォトダイオード部
２０２  転送用ＭＯＳトランジスタ
２０３  増幅用ＭＯＳトランジスタ
２０４  リセット用ＭＯＳトランジスタ
２０５  選択用ＭＯＳトランジスタ
２０６〜２０８  出力線
２０９  読み出し線
３０１  ＥＸＮＯＲ回路
３０２〜３０５  ＡＮＤ回路
【図１】
0004401566.tif 000002
【図２】
0004401566.tif 000003
【図３】
0004401566.tif 000004
【図４】
0004401566.tif 000005
【図５】
0004401566.tif 000006
【図６】
0004401566.tif 000007
【図７】
0004401566.tif 000008