(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に形成された素子分離層と、
前記半導体基板表面に対して平行な方向に電流が流れるプレーナ型トランジスタからなるプレーナ型トランジスタ領域と、
前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れる第１および第２のフィン型トランジスタからなるフィン型トランジスタ領域とを備え、
前記第１および第２のフィン型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さとの差と等しく、
前記素子分離層の表面の高さは、プレーナ型トランジスタ領域の方がフィン型トランジスタ領域よりも大きく、かつ、フィン型トランジスタ領域の前記第１のフィン型トランジスタのフィンに隣接する部分と前記第２のフィン型トランジスタのフィンに隣接する部分において異なることを特徴とする半導体装置。
【請求項２】
前記フィン型トランジスタは、ＳＲＡＭセルであり、前記ＳＲＡＭセルの周辺回路部が前記プレーナ型トランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ＳＲＡＭセルは、ドライバートランジスタ及びトランスファートランジスタを有して構成され、前記ドライバートランジスタのフィン高さが前記トランスファートランジスタのフィン高さよりも高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
半導体基板と、
前記半導体基板内に形成された素子分離層と、
前記半導体基板表面に対して平行な方向に電流が流れるプレーナ型トランジスタからなるプレーナ型トランジスタ領域と、
前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れるフィン型トランジスタからなるフィン型トランジスタ領域と、
前記半導体基板表面に対して垂直に形成されたフィンの側面及び上面の３面にチャネルが形成され、前記３面上を前記半導体基板表面に対して平行な方向に電流が流れるトライゲート型トランジスタからなるトライゲート型トランジスタ領域とを備え、
前記フィン型トランジスタおよび前記トライゲート型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さとの差と等しく、
前記素子分離層の表面の高さは、プレーナ型トランジスタ領域の方がフィン型トランジスタ領域及びトライゲート型トランジスタ領域よりも大きく、かつ、フィン型トランジスタ領域及びトライゲート型トランジスタ領域は、互いに異なる前記素子分離層の表面の高さを有することを特徴とする半導体装置。
【請求項５】
半導体基板と、
前記半導体基板内に形成された素子分離層と、
前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れる第１および第２のフィン型トランジスタからなるフィン型トランジスタ領域とを備え、
前記第１および第２のフィン型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さとの差と等しく、
前記素子分離層の表面の高さは、前記フィン型トランジスタ領域の前記第１のフィン型トランジスタのフィンに隣接する部分と前記第２のフィン型トランジスタのフィンに隣接する部分において異なることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、基板表面上を基板表面に対して略平行な方向に電流が流れるプレーナ型トランジスタと、基板表面に対して略垂直に形成されたフィン（Ｆｉｎ）の側面上を基板表面に対して略平行な方向に電流が流れるフィン型トランジスタとを搭載した半導体装置に関する。
【背景技術】
【０００２】
現在の半導体技術の主流である２次元構成のプレーナ型トランジスタの課題改善、すなわち、短チャネル効果の改善、電流駆動能力の増大、及び、さらなる高集積化のために、３次元構成の半導体デバイスが検討されている。その中で、基板表面に対して略垂直に形成されたフィンの２つの側面にチャネルが形成され、基板表面に対して略平行方向に電流が流れるフィン型トランジスタにおいては、フィンを挟み込むようにゲート電極を形成することによって、短チャネル効果の抑制ができる。また、フィン高さを高くすることによって実効的なチャネル幅を増大できるので、占有面積を増加させることなく電流駆動能力も向上する。さらには、フィンの膜厚を薄膜化することによって基板不純物濃度を低濃度化できるので、電流駆動能力が増大するだけでなく、閾値電圧のばらつきも減少する。
【０００３】
これに関して、ＳＯＩ基板を用いてＳＯＩ層膜厚を制御することで、フィン型トランジスタとプレーナ型トランジスタ等との構造を変化させて、所望の特性を付与する搭載デバイスの製造方法（例えば、特許文献１参照）や、基板上に堆積させたＳＯＩ膜をトリミングして形成するフィン型トランジスタやプレーナ型トランジスタの幅を変化させて所望の特性を付与した搭載デバイス（例えば、非特許文献１参照）等が挙げられる。
【０００４】
しかし、上記の従来技術では、搭載した半導体装置の上で、例えば、フィン型トランジスタのフィン高さはＳＯＩ膜厚によって決まっており、フィン高さをＳＯＩ層膜厚以上に高くすることは不可能であり、フィン高さを変える場合においてその範囲が限られてしまう。例えば、ＳＲＡＭセルにおいてスタティックノイズマージン（ＳＮＭ）を向上させるには、ドライバートランジスタの性能がトランスファートランジスタよりも高くなることが必須であり、フィン型トランジスタを用いたＳＲＡＭセルではドライバートランジスタのフィン高さをトランスファートランジスタの高さよりも高くすることで、セル面積の増加なくＳＮＭ改善が実現できる。上記のＳＯＩ基板を用いた技術では、高さの可変率が少ないために、フィン高さを変えることによるＳＮＭの改善が難しい。
【特許文献１】特開２００５−１９９９６号公報
【非特許文献１】Fu-Liang Yang,et al. “Stained FIP-SOI (フィンFET/FD/PD-SOI) for Sub-65nm CMOS Scaling,” 2003 Symposium on VLSI Technology Digest of Technical Papers
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、少なくとも、プレーナ型トランジスタ及びフィンの２つの側面にチャネルが形成されるフィン型トランジスタ、さらに、フィンの２つの側面と上面の合計３面にチャネルが形成されるトライゲート（Ｔｒｉ−ｇａｔｅ）型トランジスタを適宜基板上に搭載した半導体装置の個々の半導体素子の特性を変化させて所望の特性をもつ半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体基板と、前記半導体基板内に形成された素子分離層と、前記半導体基板表面に対して平行な方向に電流が流れるプレーナ型トランジスタからなるプレーナ型トランジスタ領域と、前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れる第１および第２のフィン型トランジスタからなるフィン型トランジスタ領域とを備え、前記第１および第２のフィン型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さの差と等しく、前記素子分離層の表面の高さは、プレーナ型トランジスタ領域の方がフィン型トランジスタ領域よりも大きく、かつ、フィン型トランジスタ領域の前記第１のフィン型トランジスタのフィンに隣接する部分と前記第２のフィン型トランジスタのフィンに隣接する部分において異なることを特徴とする半導体装置を提供する。
【０００７】
本発明の一態様によれば、半導体基板と、前記半導体基板内に形成された素子分離層と、前記半導体基板表面に対して平行な方向に電流が流れるプレーナ型トランジスタからなるプレーナ型トランジスタ領域と、前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れるフィン型トランジスタからなるフィン型トランジスタ領域と、前記半導体基板表面に対して垂直に形成されたフィンの側面及び上面の３面にチャネルが形成され、前記３面上を前記半導体基板表面に対して平行な方向に電流が流れるトライゲート型トランジスタからなるトライゲート型トランジスタ領域とを備え、前記フィン型トランジスタおよび前記トライゲート型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さとの差と等しく、前記素子分離層の表面の高さは、プレーナ型トランジスタ領域の方がフィン型トランジスタ領域及びトライゲート型トランジスタ領域よりも大きく、かつ、フィン型トランジスタ領域及びトライゲート型トランジスタ領域は、互いに異なる前記素子分離層の表面の高さを有することを特徴とする半導体装置を提供する。
また、本発明の一態様によれば、半導体基板と、前記半導体基板内に形成された素子分離層と、前記半導体基板表面に対して垂直に形成されたフィンの側面上を前記半導体基板表面に対して平行な方向に電流が流れる第１および第２のフィン型トランジスタからなるフィン型トランジスタ領域とを備え、前記第１および第２のフィン型トランジスタのフィンの高さは、前記半導体基板の表面の高さと、前記素子分離層の前記フィンに隣接する部分の表面の高さとの差と等しく、前記素子分離層の表面の高さは、前記フィン型トランジスタ領域の前記第１のフィン型トランジスタのフィンに隣接する部分と前記第２のフィン型トランジスタのフィンに隣接する部分において異なることを特徴とする半導体装置を提供する。
【発明の効果】
【０００８】
本発明の実施の態様によれば、少なくともプレーナ型トランジスタ及びフィンの２つの側面にチャネルが形成されるフィン型トランジスタ、さらに、フィンの２つの側面と上面の合計３面にチャネルが形成されるトライゲート型トランジスタを適宜基板上に搭載した半導体装置の個々の半導体素子の特性を変化させて所望の特性をもつ半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
（プレーナ型トランジスタの構成）
プレーナ型トランジスタは、Ｓｉ基板１上に形成されたトレンチに埋め込まれた埋め込み絶縁膜で素子分離して形成されており、ゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下に形成されるチャネル領域と、その両端に形成されるソース、ドレイン領域とから構成されている。
【００１０】
（フィン型トランジスタの構成）
フィン型トランジスタは、Ｓｉ基板１上に形成されたトレンチに埋め込まれた埋め込み絶縁膜で素子分離して形成されており、Ｓｉ基板表面に対して略垂直に形成されたフィンと、フィンの２つの側面部にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の近傍に形成されるチャネル領域と、その両端部であってフィンの２つの側面部に形成されたソース、ドレイン領域とから構成されている。具体的な構成は、以下に製造方法を示しながら説明する。
【００１１】
（プレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造方法）
図１（ａ），（ｂ），（ｃ）、図２（ａ），（ｂ），（ｃ）、図３（ａ），（ｂ），（ｃ），（ｄ）は、本発明の実施の形態に係るプレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れを順に示すものである。各図において、左側にプレーナ型トランジスタ、右側にフィン型トランジスタの製造工程を示している。
【００１２】
図１（ａ）は、バルクシリコン基板１（以下、Ｓｉ基板１という）に、素子分離のためのトレンチエッチングから絶縁膜の堆積及び平坦化までの工程を示す。まず、プレーナ型トランジスタ、フィン型トランジスタ共に、Ｓｉ基板１に、プレーナ型トランジスタ及びフィン型トランジスタのフィン３の形状に基づいて、酸化膜４ａ、及び、ＳｉＮ膜であるハードマスク４ｂを形成する。ハードマスク４ｂを使用したフォトリソグラフィ工程で、所定の形状に素子分離のためのトレンチを形成する。この工程でのトレンチ深さは、フィン３の最大高さとなる。一例として、フィン３の高さは、５０〜１００ｎｍ、幅は、１０ｎｍ程度に設定される。次に、例えばＳｉＯ２である素子分離層５をトレンチ部にＰＣＶＤ（Ｐｌａｓｍａ  ａｃｔｉｖａｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によりハードマスク４ｂの上まで堆積させ、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により平坦化処理する。
【００１３】
図１（ｂ）は、プレーナ型トランジスタの領域を形成する工程である。プレーナ型トランジスタの領域以外の領域に第１のレジスト６を形成した後に、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等によりエッチングを行う。エッチングは、ハードマスク４ｂの上端まで行うが、フィンの上面部、すなわちチャネルとなる部分の高さ位置までエッチバック除去を行ってもよい。一方、フィン型トランジスタの領域は、第１のレジスト６が形成されているので、素子分離層５はエッチングされない。
【００１４】
図１（ｃ）は、プレーナ型トランジスタ領域のハードマスク４ｂの剥離工程である。第１のレジスト６を剥離した後、リン酸によるウエット処理により、ハードマスク４ｂの剥離を行う。
【００１５】
図２（ａ）は、フィン型トランジスタのフィン３の高さを決めるためのエッチング工程である。フィン型トランジスタのフィン３の領域以外のプレーナ型トランジスタ領域等に第２のレジスト７を形成し、フィン型トランジスタ領域の素子分離層５をＲＩＥ等によりエッチバック除去する。ここで、フィン３の高さＨが所定の値になるまでエッチング処理を行う。フィン３の高さＨは、フィン型トランジスタの駆動電流に基づいて設定される。この工程において、複数のフィン型トランジスタの高さＨを異なるように、エッチング処理を行うことができる。すなわち、フィン３の高さＨを小さくするものに、プレーナ型トランジスタ領域等に第２のレジスト７を形成するのと同様の工程によりレジストを設け、フィン３の高さＨを大きくするものよりもエッチバック除去量を少なくすることで、複数のフィン型トランジスタの高さＨを異なるようにするエッチング処理工程を必要に応じて設けることができる。一方、プレーナ型トランジスタ領域は、第２のレジスト７が形成されているので、素子分離層５はエッチングされない。このようなエッチング処理により、プレーナ型トランジスタ領域とフィン型トランジスタ領域の埋め込み絶縁膜である素子分離層５は、異なるエッチング表面３０を有する。これにより、フィン１０３及びこれに形成されるソース・ドレイン領域は、エッチング処理された埋め込み絶縁膜の膜厚に応じた幅を有することになる。
【００１６】
図２（ｂ）は、ゲート絶縁膜を形成する工程である。第２のレジスト７及び酸化膜４ａを剥離した後、熱酸化によるＳｉＯ２等のゲート絶縁膜８を形成する。このゲート絶縁膜形成の工程は、プレーナ型トランジスタ、フィン型トランジスタ共に行われ、フィン３では両側にゲート絶縁膜８が形成される。
【００１７】
図２（ｃ）は、ポリシリコンの堆積工程である。プレーナ型トランジスタ、フィン型トランジスタ共に、第１のポリシリコン９ａをＰＣＶＤ法等により堆積させる。
【００１８】
図３（ａ）は、平坦化処理工程である。プレーナ型トランジスタ、フィン型トランジスタ共に、第１のポリシリコン９ａをフィン型トランジスタのハードマスク４ｂをストッパとして、ＣＭＰにより平坦化処理する。
【００１９】
図３（ｂ）は、ポリシリコンの堆積工程である。プレーナ型トランジスタ、フィン型トランジスタ共に、第２のポリシリコン９ｂをＰＣＶＤ法等により堆積させる。
【００２０】
図３（ｃ）は、第２のポリシリコン９ｂの上に、プレーナ型トランジスタ領域及びフィン型トランジスタ領域にハードマスクとしてのＳｉＮ膜１０を形成し、ＲＩＥにより第１のポリシリコン９ａ及び第２のポリシリコン９ｂのエッチングを行うことで、図３（ｄ）に示すプレーナ型トランジスタ、フィン型トランジスタの基本形状が形成される。
【００２１】
この後、ソース、ドレイン領域を形成するためのｐｎ接合の形成、ソース、ドレイン電極とのコンタクト用のｐｎ接合形成、及び、ゲート配線、ソース、ドレイン配線を形成する工程等を経て、プレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置が完成する。
【００２２】
（トライゲート型トランジスタの構成）
トライゲート型トランジスタは、Ｓｉ基板１上に形成されたトレンチに埋め込まれた埋め込み絶縁膜で素子分離して形成されており、Ｓｉ基板表面に対して略垂直に形成されたトライゲート領域（フィン）と、トライゲート領域（フィン）の２つの側面及び上面にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の近傍に形成されるチャネル領域と、その両端部であってシリコン領域の２つの側面及び上面に形成されたソース、ドレイン領域とから構成されている。具体的な構成は、以下に製造方法を示しながら説明する。
【００２３】
（トライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造方法）
図４（ａ），（ｂ），（ｃ）、図５（ａ），（ｂ），（ｃ）、図６（ａ），（ｂ），（ｃ）は、本発明の実施の形態に係るトライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れを順に示すものである。各図において、左側にトライゲート型トランジスタ、右側にフィン型トランジスタの製造工程を示している。
【００２４】
図４（ａ）は、バルクシリコン基板１０１（以下、Ｓｉ基板１０１という）に、素子分離のためのトレンチエッチングから絶縁膜の堆積及び平坦化までの工程を示す。まず、トライゲート型トランジスタ、フィン型トランジスタ共に、Ｓｉ基板１０１に、トライゲート型トランジスタ及びフィン型トランジスタのフィン１０３の形状に基づいて、酸化膜１０４ａ、及び、ＳｉＮ膜であるハードマスク１０４ｂを形成する。ハードマスク１０４ｂを使用したフォトリソグラフィ工程で、所定の形状に素子分離のためのトレンチを形成する。この工程でのトレンチ深さは、フィン１０３の最大高さとなる。次に、埋め込み絶縁膜としての素子分離層１０５をトレンチ部にＰＣＶＤ法等によりハードマスク１０４ｂの上まで堆積させ、ＣＭＰ法により平坦化処理する。
【００２５】
図４（ｂ）は、トライゲート型トランジスタの領域を形成する工程である。トライゲート型トランジスタの領域以外の領域に第１のレジスト１０６を形成した後に、ＲＩＥ等によりエッチングを行う。エッチングは、トライゲート型トランジスタの側面ゲートの設定高さＴＨの位置までエッチバック除去を行なう。一方、フィン型トランジスタの領域は、第１のレジスト１０６が形成されているので、素子分離層１０５はエッチングされない。
【００２６】
図４（ｃ）は、トライゲート型トランジスタ領域のハードマスク１０４ｂの剥離工程である。第１のレジスト１０６を剥離した後、リン酸によるウエット処理により、ハードマスク１０４ｂの剥離を行う。
【００２７】
図５（ａ）は、フィン型トランジスタのフィン１０３の高さを決めるためのエッチング工程である。フィン型トランジスタのフィン１０３の領域以外のトライゲート型トランジスタ領域等に第２のレジスト１０７を形成し、フィン型トランジスタ領域の素子分離層１０５をＲＩＥ等によりエッチバック除去する。ここで、フィン１０３の高さＨが所定の値になるまでエッチング処理を行う。フィン１０３の高さＨは、フィン型トランジスタの駆動電流に基づいて設定される。この工程において、複数のフィン型トランジスタの高さＨを異なるように、エッチング処理を行うことができる。すなわち、フィン１０３の高さＨを小さくするものに、トライゲート型トランジスタ領域等に第２のレジスト１０７を形成するのと同様の工程によりレジストを設け、フィン１０３の高さＨを大きくするものよりもエッチバック除去量を少なくすることで、複数のフィン型トランジスタの高さＨを異なるようにするエッチング処理工程を必要に応じて設けることができる。一方、トライゲート型トランジスタ領域は、第２のレジスト１０７が形成されているので、素子分離層１０５はエッチングされない。このようなエッチング処理により、トライゲート型トランジスタ領域とフィン型トランジスタ領域の埋め込み絶縁膜である素子分離層１０５は、異なるエッチング表面１３０を有する。これにより、フィン１０３及びこれに形成されるソース・ドレイン領域は、エッチング処理された埋め込み絶縁膜の膜厚に応じた幅を有することになる。
【００２８】
尚、トライゲート型トランジスタにおいても、上記のフィン型トランジスタと同様の工程により、複数のトライゲート型トランジスタのフィン高さを異なるように、エッチング処理を行うことができる。すなわち、フィンの高さを小さくするものにレジストを設け、フィンの高さを大きくするものよりもエッチバック除去量を少なくすることで、複数のトライゲート型トランジスタのフィン高さを異なるようにするエッチング処理工程を必要に応じて設けることができる。
【００２９】
図５（ｂ）は、ゲート絶縁膜を形成する工程である。第２のレジスト１０７及び酸化膜１０４ａを剥離した後、プラズマ酸化又はＨ２アニールにより、トライゲート型トランジスタのフィンを構成する部分において、角部１２０を丸くするラウンド加工を施す。フィン型トランジスタの領域では、ハードマスク１０４ｂがあるためラウンド加工はされない。この後、熱酸化によるＳｉＯ２等のゲート絶縁膜１０８を形成する。このゲート絶縁膜形成の工程は、トライゲート型トランジスタ、フィン型トランジスタ共に行われ、フィン１０３では両側にゲート絶縁膜１０８が形成され、トライゲート型トランジスタでは両側及び上面の３つの面にゲート絶縁膜１０８が形成される。
【００３０】
図５（ｃ）は、ポリシリコンの堆積工程である。トライゲート型トランジスタ、フィン型トランジスタ共に、第１のポリシリコン１０９ａをＰＣＶＤ法等により堆積させる。
【００３１】
図６（ａ）は、平坦化処理工程である。トライゲート型トランジスタ、フィン型トランジスタ共に、第１のポリシリコン１０９ａをフィン型トランジスタのハードマスク１０４ｂをストッパとして、ＣＭＰにより平坦化処理する。
【００３２】
図６（ｂ）は、ポリシリコンの堆積工程である。トライゲート型トランジスタ、フィン型トランジスタ共に、第２のポリシリコン１０９ｂをＰＣＶＤ法等により堆積させる。
【００３３】
図６（ｃ）は、第２のポリシリコン１０９ｂの上に、トライゲート型トランジスタ領域及びフィン型トランジスタ領域にハードマスクとしてのＳｉＮ膜１１０を形成し、ＲＩＥにより第１のポリシリコン１０９ａ及び第２のポリシリコン１０９ｂのエッチングを行うことで、トライゲート型トランジスタ、フィン型トランジスタの基本形状が形成される。
【００３４】
この後、ソース、ドレイン領域を形成するためのｐｎ接合の形成、ソース、ドレイン電極とのコンタクト用のｐｎ接合形成、及び、ゲート配線、ソース、ドレイン配線を形成する工程等を経て、トライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置が完成する。
【００３５】
（プレーナ型トランジスタ、トライゲート型トランジスタ及びフィン型トランジスタを搭載した半導体装置の製造方法）
図７は、Ｓｉ基板上にプレーナ型トランジスタ、トライゲート型トランジスタ及びフィン型トランジスタが形成された半導体装置の断面を示すものである。上記説明した、プレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造方法、トライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造方法を組み合せて用いることで、３種類のトランジスタがＳｉ基板上に搭載された半導体装置を製造することができる。特に、プレーナ型トランジスタ領域、トライゲート型トランジスタ領域、及びフィン型トランジスタ領域の埋め込み絶縁膜である素子分離層５、１０５のエッチング処理において、プレーナ型トランジスタ領域、トライゲート型トランジスタ領域、及びフィン型トランジスタ領域の各々の埋め込み絶縁膜を異なる高さのエッチング表面３０、１３０を有するように形成することができる。
【００３６】
（ＳＲＡＭ素子へ本発明を適用した実施の形態）
占有面積の増大と閾値電圧のばらつきが致命的な欠陥であるＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）においては、テクノロジーノードが進むにつれて、フィン型トランジスタによるＳＲＡＭセルの設計が期待されている。
【００３７】
一方で、ＳＲＡＭセルのデータを読み書きするための回路やセンスアンプなどの周辺回路においては、（１）ＳＲＡＭセル部よりもデザインルールが緩やかであること（２）ＳＲＡＭセル部のように周期的かつ密集したパターンではないために、フィン型トランジスタでの作製が容易でなくかつその効果も少ないこと、といった二つの理由より現在主に用いられているプレーナ型トランジスタを適用することが望ましい。またＳＲＡＭセルの周辺回路に限らず、ＳｏＣチップ上では必ずしも高性能・高集積である必要がない回路部が多数存在する。以上のことより、プレーナ型トランジスタとフィン型トランジスタを一枚の基板上に搭載した半導体装置が望まれている。
【００３８】
そこで、本発明の実施の形態に係る半導体装置を、ＳＲＡＭ素子の形成に適用する場合の実施の形態を示す。すなわち、ＳＲＡＭセルを本発明の実施の形態に係るフィン型トランジスタにより構成し、ＳＲＡＭセルの周辺回路部をプレーナ型トランジスタで構成することによりＳＲＡＭ素子を構成することができる。
【００３９】
図８は、ＳＲＡＭのレイアウトを示すものである。素子駆動用のワード線２０１、ビット線２０２と、各々２つのトランスファトランジスタ２０３、ドライバトランジスタ２０４、及び、ロードトランジスタ２０５とから構成される。具体的な回路図として示すと、図９のようである。
【００４０】
書き込むデータ（１ｏｒ０）をデータとして入力し、ワード線に電圧を与えると、トランスファトランジスタ２０３のソースとドレインが導通し、データが書き込まれる。書き込まれたデータはフリップフロップ回路により保持される。リード時はデータ線を開放して（電位が無い状態）再びワード線に電圧を与えると、トランスファトランジスタ２０３のソースとドレインが導通し、保持されているデータが出力されるものである。
【００４１】
図１０は、Ｓｉ基板上にプレーナ型トランジスタ、トライゲート型トランジスタ及びフィン型トランジスタが形成された半導体装置の断面を示すものである。フィン型トランジスタ領域には、上記説明したＳＲＡＭのトランスファトランジスタ２０３及びドライバトランジスタ２０４が示されている。ドライバトランジスタ２０４が形成されている領域の埋め込み絶縁膜である素子分離層５、１０５のエッチング表面３０，１３０は、トランスファトランジスタ２０３が形成されている領域の素子分離層５、１０５のエッチング表面３０，１３０より低く形成されており、これによりドライバトランジスタ２０４のフィン３，１０３の高さＨｆｉｎ１の方が、トランスファトランジスタ２０３の高さＨｆｉｎ２よりも大きく形成される。
【００４２】
これは、図２（ａ）又は図５（ａ）で示した製造方法により可能となる。すなわち、ドライバトランジスタ２０３領域のエッチバック除去量をトランスファトランジスタ２０４領域のエッチバック除去量よりも少なくすることで、ドライバトランジスタ２０４のフィン３，１０３の高さＨｆｉｎ１をトランスファトランジスタ２０３の高さＨｆｉｎ２よりも大きく形成することができる。
【００４３】
（実施の態様の効果）
１  フィンの高さを任意に設定してフィン型トランジスタを構成できるので、フィン型トランジスタの特性を回路構成の必要に応じて変化させることができる。特に、フィンの高さを高くすることで、高集積化しても占有面積を増大させることなく、動作電流を増大できる。
２  複数のフィン型トランジスタの各々のフィンの高さを異なる高さに設定できるので、半導体装置におけるフィン型トランジスタの機能に応じてその特性を設定できる。
３  トライゲート型トランジスタのフィンを構成する部分において、ハードマスクの有無により、角部となる部分に丸みをもたせるラウンド加工が可能となるので、電界が角部に集中して平坦部よりも先にオンしてしまうことを防止でき、安定な回路動作が可能になる。
４  本発明をSRAMへ適用した場合の実施の態様によれば、ドライバトランジスタのフィンの高さをトランスファトランジスタのものよりも大きく形成することができる。これにより、ドライバトランジスタの性能（駆動電流）をトランスファトランジスタよりも良くすることができるので、セル面積の増大及び基準電圧の増大を伴わずにスタティックノイズマージン（ＳＮＭ）を改善することができる。
５  本発明の実施の態様の方法によれば、蓄積されたプレーナ型トランジスタに関するライブラリを有効に利用しながら、プレーナ型トランジスタとフィン型トランジスタあるいはトライゲート型トランジスタを基板上に搭載した半導体装置の個々の半導体素子の特性を変化させて所望の特性をもつ半導体装置及びその製造方法が可能となる。また、特に、SRAMを搭載した半導体装置においては、SRAMの重要な特性であるＳＮＭが改善できるので特に効果を有する。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態に係るプレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その１）を順に示すものである。
【図２】本発明の実施の形態に係るプレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その２）を順に示すものである。
【図３】本発明の実施の形態に係るプレーナ型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その３）を順に示すものである。
【図４】本発明の実施の形態に係るトライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その１）を順に示すものである。
【図５】本発明の実施の形態に係るトライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その２）を順に示すものである。
【図６】本発明の実施の形態に係るトライゲート型トランジスタとフィン型トランジスタを搭載した半導体装置の製造工程の流れ（その３）を順に示すものである。
【図７】Ｓｉ基板上にプレーナ型トランジスタ、トライゲート型トランジスタ及びフィン型トランジスタが形成された半導体装置の断面を示すものである。
【図８】ＳＲＡＭのレイアウトを示すものである。
【図９】ＳＲＡＭの具体的な回路図を示すものである。
【図１０】Ｓｉ基板上にプレーナ型トランジスタ、トライゲート型トランジスタ及びフィン型トランジスタが形成された半導体装置の断面を示すものである。
【符号の説明】
【００４５】
１、１０１、バルクシリコン基板        ３、１０３、フィン
４ａ、酸化膜                          ４ｂ、１０４ｂ、ハードマスク
５、１０５、素子分離層                ６、１０６、第１のレジスト
７、１０７、第２のレジスト            ８、１０８、ゲート絶縁膜
９ａ、１０９ａ、第１のポリシリコン    ９ｂ、１０９ｂ、第２のポリシリコン
１０、１１０、ＳｉＮ膜                  
３０、１３０、エッチング表面
１２０、角部
２０１、ワード線                      ２０２、ビット線
２０３、トランスファトランジスタ      ２０４、ドライバトランジスタ
２０５、ロードトランジスタ
【図１】
0004490927.tif 000002
【図２】
0004490927.tif 000003
【図３】
0004490927.tif 000004
【図４】
0004490927.tif 000005
【図５】
0004490927.tif 000006
【図６】
0004490927.tif 000007
【図７】
0004490927.tif 000008
【図８】
0004490927.tif 000009
【図９】
0004490927.tif 000010
【図１０】
0004490927.tif 000011