(57)【特許請求の範囲】
【請求項１】
モノシリック集積回路において、二組の差動増幅器が出力する一対の差動信号および中心バイアス信号を受けて、一対の差動電圧および中心バイアス電圧を出力し、前記一対の差動電圧を出力する出力端間に抵抗値が等しい第一の抵抗および第二の抵抗が直列接続され、これらの第一の抵抗および第二の抵抗の接続点に変調電圧の中心バイアス電圧が与えられ、
前記二組の差動増幅器のうち一組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第一の電流源を介して接地された第一のトランジスタおよび第二のトランジスタを備え、
他組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第二の電流源を介して接地された第三のトランジスタおよび第四のトランジスタを備え、
前記第一のトランジスタおよび第三のトランジスタの各ベースが接続されて一方の差動信号が入力され、第二のトランジスタおよび第四のトランジスタの各ベースが接続されて他方の差動信号が入力され、前記第二のトランジスタおよび第三のトランジスタの各コレクタが接続され、
前記第一のトランジスタのコレクタ電位を正相出力信号、第二のトランジスタまたは第三のトランジスタの各コレクタ電位を中心バイアス出力信号、第四のトランジスタの各コレクタ電位を逆相出力信号として、これらにもとづき前記一対の差動電圧および中心バイアス電圧を出力することを特徴とする出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モノシリック集積回路において、互いに相補的な電圧を出力する出力回路に関する。
【０００２】
【従来の技術】
従来、出力回路としてエミッタフォロアがよく用いられ、これが低出力インピーダンス特性を持つところから、負荷の影響をうけにくい出力回路として広く知られている。特に、半導体集積回路においては、差動増幅回路の後段に出力回路としてエミッタフォロアを組み合わせて用いることが一般的に行われ、出力差電圧信号は様々な同相ノイズが除去され、非常に良好な波形を出力することが可能である。ところが、エミッタフォロアは、たとえば配線や次段の入力回路により等価的に容量性負荷がついた場合、その出力波形はリンギングと呼ばれる振動をおこすことがある。このリンギングは変調速度の増加に伴い顕著に現れる現象である。一方、差動信号を用いることで様々な同相ノイズは除去できるが、このリンギングは差動モードでも起こるため、除去できない。特に、動作速度が上がるにつれて、この問題は大きくなり、波形劣化の度合いも大きくなる。この波形劣化は抵抗をエミッタフォロアの入力、出力に入れることにより、抑えることができるが、帯域特性を劣化させる。
【０００３】
例えば、図７に示すような出力回路を構成するエミッタフォロアに容量性負荷Ｃ７_１が接続された場合、その伝達関数Ｆ（ｓ）は式（１）のように表される。
【０００４】
【数１】
0004586269.tif 000002
【０００５】
ただし、τ_π＝Ｃ_π×Ｒ_π、τ_Ｌ＝Ｃ７_１×Ｒ７_２であり、Ｃ_π、Ｒ_π、β０はそれぞれベース−エミッタ間容量、小信号入力抵抗、小信号入力利得である。この式の極が複素極を持つと応答は振動的になり、上記リンギングの原因となる。複素極を持つのは分母の判別式が負のときで、これは明らかにτ_Ｌ≒τ_πのときである。説明を簡単にするためτ_Ｌ＝τ_π＝τのときを考える。このとき式１の分母を式（２）のように置く。
【０００６】
【数２】
0004586269.tif 000003
【０００７】
ここでωは共振周波数、ζは制動定数とよばれ、ζは式（３）のように表される。
【０００８】
【数３】
0004586269.tif 000004
【０００９】
ζが０＜ζ＜１の時、応答は振動的でζが０に近いほど振動の減衰は遅い。これよりζを大きくすることがリンギングを抑えるのに重要なポイントとなる。従来はトランジスタのベースに抵抗を入れ、トランジスタの寄生の容量とでローパスフィルターを作ることで、リンギングを抑えるなどの試みが施され、これはまた、信号源出力インピーダンスＲ７_１が純抵抗でなく、誘導性のときに発生する持続振動の抑制にも効果がある。しかし、この方法では帯域劣化につながり、動作速度の観点からは必ずしも望ましいものではなく、場合によっては効果をなさない。ζを小さくするためにはＲ７_２を小さくすればいいが、この方法だとＲ７_２を非常に小さくしなくてはならず、バイアス電流が大きくなるため、その分トランジスタの数を増やさねばならない。
【００１０】
一方、このような問題の解決技術として、特開昭６０−４１８１５号公報に記載のパルス回路において、一対のエミッタフォロアの出力端間に抵抗を接続することが提案されている。これによれば、バイアス点、バイアス電流を変化させることなく、出力端子と交流的接地との間に抵抗を接続したことと等価にして、前記制動定数ζを等価的に大きくすることができ、これによりリンギングを抑制することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記パルス回路にあっては、前記エミッタフォロアの出力端間の抵抗値が小さい場合、大きな過渡電流が流れることになり、このため、場合によってはエミッタフォロアに流れるコレクタ電流が大きくなりすぎてしまい、適当な動作範囲を越えてしまうという問題があった。また、本出力回路の次段に接続される回路規模が大きい場合、抵抗値は小さくなる傾向があり、またバイアス点が変動しやすくなるという問題があった。
【００１２】
本発明は前記のような問題を解決するものであり、エミッタフォロアなどで構成される差動信号を出力する一対の出力回路端に抵抗を接続する出力回路において、リンギングを抑制しながら、負荷の影響によるバイアス点の変動を抑制できるとともに、エミッタフォロアを構成するトランジスタのコレクタ電流の抵抗による過渡変動を調節できる出力回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
前記目的達成のために、本発明にかかる出力回路は、モノシリック集積回路において、二組の差動増幅器が出力する一対の差動信号および中心バイアス信号を受けて、一対の差動電圧および中心バイアス電圧を出力し、前記一対の差動電圧を出力する出力端間に抵抗値が等しい第一の抵抗および第二の抵抗が直列接続され、これらの第一の抵抗および第二の抵抗の接続点に変調電圧の中心バイアス電圧が与えられ、前記二組の差動増幅器のうち一組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第一の電流源を介して接地された第一のトランジスタおよび第二のトランジスタを備え、他組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第二の電流源を介して接地された第三のトランジスタおよび第四のトランジスタを備え、前記第一のトランジスタおよび第三のトランジスタの各ベースが接続されて一方の差動信号が入力され、第二のトランジスタおよび第四のトランジスタの各ベースが接続されて他方の差動信号が入力され、前記第二のトランジスタおよび第三のトランジスタの各コレクタが接続され、前記第一のトランジスタのコレクタ電位を正相出力信号、第二のトランジスタまたは第三のトランジスタの各コレクタ電位を中心バイアス出力信号、第四のトランジスタの各コレクタ電位を逆相出力信号として、これらにもとづき前記一対の差動電圧および中心バイアス電圧を出力することを特徴とする。
【００１５】
これにより、変調信号のバイアスが前記両抵抗の接続点にかかり、このバイアス点の安定化により波形劣化の抑制効果が上がる。
【００１６】
また、簡単なトランジスタ回路を用いて変調信号のバイアスを前記抵抗の接続点にかけることができ、バイアス点を安定化できる。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態を図について説明する。図１はバイアス点を安定化した出力回路を示し、差動出力をもつ出力回路１_１の次段に、入力回路１_２が接続され、これらの出力回路１_１および入力回路１_２を繋ぐライン上の各一のノード間に大きさの等しい二つの抵抗Ｒ１_１、Ｒ１_２が直列に接続されている。そして抵抗Ｒ１_１、Ｒ１_２を接続するノードにバイアス電圧を出力するバイアス回路１_３が接続されている。これにより出力のバイアス点が安定化され、波形劣化の抑制の効果がある。
【００２０】
図２にバイアス回路を含む出力回路の実施例を示す。出力回路の前段に設置する増幅回路は差動増幅器を二つ組み合わせたもので、差動入力ＩＮ_Ｐ、ＩＮ_Ｎに対し、正相、逆相、中心バイアスの三つの出力信号を出力する。この増幅回路はトランジスタＱ２_１、Ｑ２_２によって差動対を構成し、そのエミッタに第一の電流源Ｉ２_１をもつ差動増幅器Ａと、トランジスタＱ２_３、Ｑ２_４によって差動対を構成し、そのエミッタに第二の電流源Ｉ２_２をもつ差動増幅器Ｂにより構成され、Ｑ２_１とＱ２_３のベース、Ｑ２_２とＱ２_４のベースがそれぞれ接続され、Ｑ２_２とＱ２_３のコレクタが接続されている。また入力端子はＱ２_１（もしくはＱ２_３）とＱ２_２（もしくはＱ２_４）のベース、出力端子はＱ２_１のコレクタ、Ｑ２_２（もしくはＱ２_３）のコレクタ、Ｑ２_４のコレクタの三端子である。ノードＰ２、ノードＮ２は差動信号の正相、逆相となり、ノードＩ２は中心バイアスとなる。この増幅回路の次段に出力回路としてトランジスタＱ２_５（またはＱ２_６、Ｑ２_７）によりそれぞれ構成されるエミッタフォロアを接続し、その出力端間に抵抗Ｒ２_８、Ｒ２_９を直列接続している。これにより、ノードＩ２は常にノードＰ２とノードＮ２の中心のバイアスがかかることになり、バイアス点が安定化される。なお、２_１は入力回路である。図３、図４に従来のエミッタフォロアにより構成した出力回路対、および本発明による出力回路に容量性負荷を接続した時の、互いに相補的な12.5Gbpsにおける電圧入力に対する出力の正相、逆相信号の差電圧波形をそれぞれ示す。ここで横軸は時間、縦軸は差電圧である。従来の波形にリンギングが見えるのに対し、本発明ではリンギングが抑制されている。
【００２１】
図５は本発明の実施の他の形態を示す。これは電流値調整機能付きの出力回路の図であり、トランジスタＱ５_１、Ｑ５_２で構成される出力回路のエミッタフォロアの負荷をそれぞれ変調電流源Ｉ５_１、Ｉ５_２とし、エミッタフォロアの出力端間に抵抗Ｒ５_１を接続している。５_１は入力回路である。この抵抗Ｒ５_１が接続されているため、正相と逆相の電圧差を抵抗Ｒ５_１の抵抗値で割った電流値の電流Ｉｔｅｒｍが抵抗Ｒ５_１を流れるが、この電流Ｉｔｅｒｍは信号の変調に同期して方向が変わる。そして、この電流ＩｔｅｒｍはエミッタフォロアのトランジスタＱ５_１、Ｑ５_２を流れることになり、トランジスタＱ５_１、Ｑ５_２を流れる電流は、変調電流源Ｉ５_１、Ｉ５_２で決められるバイアス電流から、その電流分だけずれることになる。この電流Ｉｔｅｒｍは特性に大きく影響を与えるほど大きい場合があるが、変調電流源Ｉ５_１、Ｉ５_２を電流Ｉｔｅｒｍの変化に同期して変調することで、特性を劣化させることなく、出力回路の波形劣化を抑制することが可能となる。
【００２２】
図６は変調電流源を持った出力回路の具体例を示す。図５における変調電流源を二つのトランジスタＱ６_５、Ｑ６_６で構成しており、トランジスタＱ６_６のベースにトランジスタＱ６_２、抵抗Ｒ６_６、Ｒ６_３で構成されるエミッタフォロアから作られる変調電圧を入力し、トランジスタＱ６_６を流れる電流値をトランジスタＱ６_４により構成されるエミッタフォロアに入力される変調電圧と逆相で変調し、一方、トランジスタＱ６_５のベースにトランジスタＱ６_３、抵抗Ｒ６_５、Ｒ６_２で構成されるエミッタフォロアから作られる変調電圧を入力し、トランジスタＱ６_５を流れる電流値をトランジスタＱ６_１により構成されるエミッタフォロアに入力される変調電圧と逆相で変調することで、波形劣化を防止している。６_１は入力回路である。また、抵抗Ｒ６_１、Ｒ６_２、Ｒ６_３、Ｒ６_４、Ｒ６_５、Ｒ６_６の値を調節することで、変調電流値を最適値に調節可能となる。
【００２３】
【発明の効果】
以上のように、本発明によれば、モノシリック集積回路において、一対の差動電圧を出力する出力端間に、抵抗値が等しい第一の抵抗および第二の抵抗を直列接続し、これらの第一の抵抗および第二の抵抗の接続点に変調電圧の中心バイアス電圧を与えるバイアス回路を接続することで、リンギングを抑制しながら、出力回路に接続する負荷の影響によるバイアス点の変動を抑制でき、かつ安定化させることができる。また、二つのエミッタフォロアにこれらの負荷として変調電流源を接続し、かつ各エミッタフォロアが出力する差動電圧の出力端間に抵抗を接続して、この抵抗に流れる電流の変化に同期して、前記変調電流源を変調させることで、前記抵抗に流れる電流の変化に応じて変調電流を最適値に調整できるという効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施の一形態による出力回路を示すブロック図である。
【図２】  本発明の実施の他の形態による出力回路を示す回路図である。
【図３】  従来の出力回路における出力波形にリンギングが含まれた状態を示す波形図である。
【図４】  本発明の出力回路によりリンギングが抑制された出力波形を示す波形図である。
【図５】  本発明の実施の他の形態による出力回路を示す回路図である。
【図６】  本発明の実施の他の形態による出力回路を示す回路図である。
【図７】  従来の出力回路を示す回路図である。
【符号の説明】
Ｒ１_１  第一の抵抗
Ｒ１_２  第二の抵抗
Ｒ２_１、Ｒ２_２、Ｒ２_３、Ｒ２_４、Ｒ５_１  抵抗
１_１  出力回路
Ａ、Ｂ  差動増幅器
Ｉ２_１  第一の電流源
Ｉ２_２  第二の電流源
Ｉ５_１、Ｉ５_２  変調電流源
１_３  バイアス回路
Ｑ２_１  第一のトランジスタ
Ｑ２_２  第二のトランジスタ
Ｑ２_３  第三のトランジスタ
Ｑ２_４  第四のトランジスタ
Ｑ６_５、Ｑ６_６  トランジスタ
【図１】
0004586269.tif 000005
【図２】
0004586269.tif 000006
【図３】
0004586269.tif 000007
【図４】
0004586269.tif 000008
【図５】
0004586269.tif 000009
【図６】
0004586269.tif 000010
【図７】
0004586269.tif 000011