(57)【特許請求の範囲】
【請求項１】
少なくとも１つのトランジスタ素子（１００”）を備え、制御信号により誘導性負荷を流れる電流（Ｉload）を制御して電圧及び電流のスルーイングにより回路の電磁放射を減少させる装置であって、
トランジスタ素子（１００”）へゲート電流（１０８”）を与えるように作動可能な電流スルーレート制限手段（３００−３０２）と、
トランジスタ素子へゲート電流（１０８”）を与えるように作動可能な電圧スルーレート制限手段（３０４−３０６）と、
電流スルーレート制限手段及び電圧スルーレート制限手段と信号伝達関係にある論理デバイスとより成り、
電流スルーレート制限手段は、トランジスタ素子の電流スルーサイクルの間、論理デバイスに応答して第１の複数の選択可能な電流スルーレート制御レベル（４１２、４２２、４２２’）のうちの１つの制御レベルの後、第１の複数の選択可能な電流スルーレート制御レベル（４１２、４２２、４２２’）のうちの少なくとも第２の制御レベルへ変化するゲート電流を与え、電圧スルーレート制限手段は、トランジスタ素子の電圧スルーサイクルの間、論理デバイスに応答して第２の複数の選択可能な電圧スルーレート制御レベル（４３２、４４２、４６２、４３２’）のうちの１つの制御レベルの後、第２の複数の選択可能な電圧スルーレート制御レベル（４３２、４４２、４６２、４３２’）のうちの少なくとも第２の制御レベルへ変化するゲート電流を与えることを特徴とする、制御信号により誘導性負荷の電流を制御する装置。
【請求項２】
前記制御信号は、（ｉ）電流及び電圧スルーレート制限手段（３００−３０２、３０４−３０６）の作動による電流変調信号と、（ｉｉ）電圧変調信号の両方より成る請求項１の装置。
【請求項３】
前記電圧変調信号はパルス幅変調信号である請求項２の装置。
【請求項４】
前記電流変調信号は非同期である請求項２または３の装置。
【請求項５】
前記トランジスタ素子は出力電流と出力電圧を有し、非同期の電流変調信号は出力電流及び出力電圧の関数として決定される請求項４の装置。
【請求項６】
誘導性負荷を流れる電流（Ｉload）を制御して電圧及び電流のスルーイングにより回路の電磁放射を減少させる回路であって、前記回路はゲート入力を有する少なくとも１つのトランジスタ（１００”）を有し、前記回路はトランジスタのゲート入力の電流（Ｉgate）及び電圧（Ｖgate）を制御することによって誘導性負荷の電流を制御し、トランジスタのゲート入力電圧を制御する手段は少なくとも１つの所定の電圧スルーレートレンジ（４３２、４４２、４６２、４３２’）を有し、トランジスタのゲート入力の電圧スルーが増減するレートを変化させる電圧スルーレート制限手段（３０４−３０６）を有し、トランジスタのゲート入力電流を制御する手段は少なくとも１つの所定の電流スルーレートレンジ（４１２、４２２、４２２’）を有し、トランジスタのゲート入力の電流スルーが増減するレートを変化させる電流スルーレート制限手段（３００−３０２）を有し、
トランジスタはゲート電圧がオフにサイクルする度にオフになるように構成され、
前記回路はさらに、電圧スルーレート制限手段（３０４−３０６）及び電流スルーレート制限手段（３００−３０２）と信号伝達関係にある論理デバイス（５０４）を有し、  電流スルーレート制限手段は、トランジスタ素子の電流スルーサイクルの間、論理デバイスに応答して第１の複数の選択可能な電流スルーレート制御レベル（４１２、４２２、４２２’）のうちの１つの制御レベルの後、第１の複数の選択可能な電流スルーレート制御レベル（４１２、４２２、４２２’）のうちの少なくとも第２の制御レベルへ変化するゲート電流を与え、電圧スルーレート制限手段は、トランジスタ素子の電圧スルーサイクルの間、論理デバイスに応答して第２の複数の選択可能な電圧スルーレート制御レベル（４３２、４４２、４６２、４３２’）のうちの１つの制御レベルの後、第２の複数の選択可能な電圧スルーレート制御レベル（４３２、４４２、４６２、４３２’）のうちの少なくとも第２の制御レベルへ変化するゲート電流を与えることを特徴とする、誘導性負荷の電流を制御する回路。
【請求項７】
前記回路は電流スルーレート制限手段を選択的にイネーブルまたはディスエーブルする請求項８の回路。
【請求項８】
前記回路は電圧スルーレート制限手段を選択的にイネーブル及びディスエーブルする請求項８の回路。
【発明の詳細な説明】
【発明の技術分野】
【０００１】
本発明は、一般的に、電気回路及びコンポーネントの設計分野に関し、さらに詳細には、改良型トランジスタ駆動回路に関する。
【先行技術の説明】
【０００２】
現在生産されているほとんど全ての家庭用及び商業用装置は、何らかの電子または電気機械式制御装置を備えている。エレクトロニクスは、これらの装置の機能性及び便利さを著しく向上させている。しかしながら、電子制御装置を備えることにより、その装置は周囲の電磁信号からの干渉を受けやすくなっている。従って、良好な電気的及び電子的回路設計の１つの目標は各装置が発生する電磁干渉の大きさを最小限に抑えることである。そうすることによって、装置はその近傍の他の電気的及び電子的装置にとって良き隣人となるであろう。
【０００３】
スプリアスな電磁信号の発生を最小限に抑えることが重要である分野の１つに、自動車用制御システムがある。車両には多数の敏感な制御システムがあり、エンジン動作、制動、トランスミッション変速、航法トラッキング及び測位及びそれ以外の車両による通信のように広範な分野の管理を行っている。車両の製造者は電磁（ＥＭ）放射について厳しい条件を課せられている。これは１つの装置が近くの装置の作動に対して干渉しないようにするため必要なことである。
【０００４】
ある特定の車両用制御システムは、放射ＥＭを扱う際非常に大きな困難に遭遇する。これらのシステムは、迅速にオンとオフの間で切り替えなければならないソレノイド、コイル及びリレーのような誘導性または抵抗性の負荷の制御が含まれる。通常、出力ドライバ（ローサイド出力ドライバまたはハイサイド出力ドライバ）と呼ばれる電子コンポーネントは、かかる負荷への電力を制御する。出力ドライバ及びそれらに関連する駆動要素を迅速に切りかえる制御装置を扱うにあたり、放射ＥＭの量は、もし適正に管理されない場合非常に高いものとなる。
【発明の概要】
【０００５】
本発明は、トランジスタを用いる出力ドライバの回路からの電磁放射を減少する方法に関し、さらに詳細には、電流又は電圧の変化速度である負荷電流スルーレート及び負荷電圧スルーレートを制限する方法に関する。本願では、ハイサイドのドライバを用いるシステムに関する例が提示されているが、本願に開示した発明思想はローサイドのドライバ及びＨブリッジを含む他のドライバ回路に等しく適用できるものである。
【０００６】
本発明の１つの利点は、出力ドライバのスルーレートの限界をデジタル的に構成可能なことであり、これにより任意所与の負荷の構成に対してスルーレートが最適化される点にある。
【０００７】
本発明の別の利点は、電圧及び電流のスルーレートの制限を組み合わせることによって全体的な回路性能を放射ＥＭエネルギーに対して最適化し、電圧または電流スルーレートの制限だけで得られるものよりもさらに改善した点にある。
【０００８】
図１を参照して、出力ドライバトランジスタ１００は、ゲート電圧（ＶGATE）１０４とソース電圧（ＶOUT）１０６との差である電圧(Ｖgs)1０２がトランジスタのしきい電圧ＶTHを越えるとオンになる。電圧（ＶGATE）１０４が０からＶTHに増加すると、ゲート電流（IGATE）１０８が流れてゲート−ソース間容量（CＧＳ）１１０及びゲート−ソース間容量（CＤＳ）１１１を電圧１０４（ＶGATE）がＶTHに到達するまで充電する。トランジスタの固有の容量の充電は、ゲート電流（IGATE）１０８が制限されておらず、その電流がその最大の大きさ（IGATE_MAX）で流れることができる場合は最小の時間（ここではｔCGS_FULL_MINと呼ぶ）の間に起こる。しかしながら、ゲート電流（IGATE）１０８がＩGATE_MAX以下の値に制限されている場合、ゲート−ソース及びドレイン−ソース容量を完全に充電するに必要な時間はｔCGS_FULL_MINよりも大きくなる。数式で表すと、ここで説明する関係は以下の通りである。
IGATE＝IGATE_MAXであれば、ｔCGS_FULL＝ｔCGS_FULL_MIN
しかし、IGATE＜IGATE_MAXであれば、ｔCGS_FULL＞ｔCGS_FULL_MIN
ｔCGS_FULLが終了すると、ＶGATE＝ＶTHである。
【０００９】
ゲート電圧（ＶGATE）１０４が一旦ＶTHに到達してそれを越えると、電流（ＩOUT）１１２がトランジスタ１００をその固有のトランスコンダクタンスによりドレイン−ソース間通路を通って流れ始める。トランジスタ１００は抵抗性負荷１１４と接続されており、この状態の間、負荷は出力電流（ＩOUT）１１２に等しい電流（ＩLOAD）１１６を有する。これら全ては当業者にとってよく知られたことである。
【００１０】
図２は、これらの基本的な概念に基づくものであり、今度は、パルス幅変調（ＰＷＮ）信号（ＶGATE）１０４’により駆動される出力トランジスタ１００’を含む。パルス幅変調信号は、オフとオンの間を典型的には同期または規則的にサイクル変化する。ゲート電圧（ＶGATE）１０４’がオフになる度に出力トランジスタ１００’はオフになる。トランジスタ１００’がオンからオフになると、トランジスタ１００’を流れる電流（ＩOUT）１１２’は急速に０になる。回路に抵抗性負荷１１４でなくて誘導性負荷２００がある場合、回路にインバランスが生じる。それは、トランジスタ１００’の０出力電流（ＩOUT）１１２’が誘導性負荷２０２の電流（ＩLOAD）を駆動するからである。しかしながら、当業者には、インダクタを流れる電流は瞬時変化できないことがよく知られている。
【００１１】
このインバランスを補償するために、ダイオード２０４が回路に付加されている。電流（ＩDIODE）２０６がダイオード２０４を流れて誘導性負荷の電流（ＩLOAD）２０２をシステムに固有なあるスルーレートまたは変化速度で減少させる。負荷電流（ＩLOAD）２０２が消滅するにかかる時間は、システムの時定数（τ）によるが、この時定数は誘導性負荷２００、ダイオード２０４及び連携の種々の回路素子を相互接続する配線の関数である。ＰＷＮ信号（ＶGATE）１０４’の周期がτよりも有意に小さい場合、負荷電流（ＩLOAD）２０２は連続し、ほとんど一定の大きさである。
【００１２】
ダイオード２０４が導通している間、トランジスタのソース電圧（ＶOUT）１０６’は負であり、その大きさはダイオード２０４の導通電圧（ＶDIODE）２０７に等しい。ゲート−ソース間容量（CＧＳ）１１０’はゲートがオンの時既に完全充電状態にあるため、ドレイン−ゲート間容量（CＧＤ）１１１’がドレインとソースの間の電圧差が増加することにより、より多くの電荷を蓄積する。
【００１３】
ＰＷＭ信号１０４’が高レベルになり、トランジスタが再びオンになると、ゲート−ソース間容量（CＧＳ）１１０’はゲート−ソース間電圧（ＶＧＳ）１０２’が再びしきい値ＶTHに到達するまで充電される。ゲート−ソース間電圧１０２’が引き続き上昇するにつれて２つの現象が本質的に同時に起こる。第１に、トランジスタ１１２’を流れる電流（ＩOUT）が０からシステムのコンポーネントにより決定される限界値に増加する。第２に、ダイオード２０４を流れる電流が、ソース電圧（ＶOUT）１０６’が再び正になるにつれて０へ減少し、そしてダイオード２０４が逆バイアスとなる。出力電圧（ＶOUT）１０６’は、０よりも低い値から電源電圧（ＶPS）２０８へ向けて上昇する。出力電圧１０６’が増加し、ゲート−ソース電圧（ＶＧＳ）１０２’がＶTHに近い値に留まるにつれて、ゲート−ドレイン電圧（ＶGD）２１１が減少する。ドレイン−ゲート間容量１１１’はその余分の電荷を解放する。電圧の変化レートは、電流（IGATE）１０８’をゲート−ドレイン間容量の放電電流に等しくする値である。この放電は、出力電圧１０６’がその最大値（電源電圧からドレイン−ソース間のオン電圧を減算した値）に到達し、ドレイン−ソース間電圧が定常状態に到達するまで継続する。これは通常ミラー効果と呼ばれる。このプロセス全体は、トランジスタがオフになると逆転する。
【００１４】
かかるシステムからの電磁（ＥＭ）放射は、回路変化の２つの異る臨界的段階で最大となる。最大のＥＭが放射される第１の段階は、出力電流（ＩOUT）１１２’が増加または減少の何れを問わず変化する時である。最大ＥＭが放射される第２の段階は、出力電圧（ＶOUT）１０６’が同様に増加または減少を問わず変化する時である。これらの移行段階におけるＥＭの放射は、これらのパラメータの変化速度を緩めることにより減少することが可能である。正確に言うと、電流（ＩOUT）１１２’及び電圧（ＶOUT）１０６’の変化する速度を制限することにより、即ち、電流と電圧のスルーレートを制限することにより、ＥＭ放射を自然に生じる最大レベルよりも低いレベルに減少させることができる。これは、ゲート電流（IGATE）１０８’を制限することにより実行可能である。
【００１５】
図１及び２は、当業者が一般的によく理解できる現象を示している。図３を参照して、本発明を説明する。図３は、図２について説明したタイプの回路であり、例示的なスイッチットゲート電流源３００−３０６が付加されている。これらのゲート電流源３００−３０６は、回路動作の異なる段階でのゲート電流１０８”の大きさを表すが、必ずしもその装置における物理的な例を反映するものではない。さらに詳しく説明すると、電流源３００は限界値±ＩS1までのゲート電流を表し、電流源３０２は限界値±ＩAまでのゲート電流を表し、電流源３０４は限界値±ＩBまでのゲート電流を表し、電流源３０６は限界値±ＩS2までのゲート電流を表す。これらの電流限界値の相対的な大きさは状況によって決まる。通常、ＩAとＩBはＩS1またはＩS2よりも大きさが一段と小さい。お互いの電流の大きさの関係は、装置のトランスコンダクタンス及び負荷特性に依存する。
【００１６】
図４は、図３の回路で発生される理想的な波形を示す。図３及び４を説明のこの部分において言及する。
【００１７】
図４の最初の状態４００は、トランジスタがオフで、連続する負荷電流（ＩLOAD）２０２を仮定している。図２の説明を思い起こすと、これは、ＰＷＭ入力信号（ＶGATE）１０４”の周期（Ｔ）がシステムの時定数（τ）より非常に小さいためである。この現象により、出力電圧（ＶOUT）１０６”、１０６''' は負で、大きさはダイオード導通電圧２０６’に等しい。
【００１８】
電流源３００は相４１０の間オンにスイッチングされ、ゲート電流（IGATE）１０８”、１０８''' がＩS1レベル４１２にあることを表す。このようにすると回路の全スイッチング時間が減少するが、この全スイッチング時間はデジタルオン信号４０１がその最大電圧の５０％に到達する時から出力電圧（ＶOUT）１０６”、１０６''' がその最大値（オンの時）の９０％に到達する時間までの時間である。出力電流１１２”、１１２''' が増加し始めると、ＥＭ放射が問題となる。放射ＥＭを管理するため、出力電流のスルーレートを理想的に制限する必要がある。
【００１９】
出力電流１１２”、１１２''' が任意のしきい値ＩSR４１４に一旦到達すると、ゲート電流１０８”、１０８''' の限界値がレベルＩA４２２に減少する。これは、図３において、電流源３０２がオンに、電流源３００がオフにスイッチングされるとして示される。この相４２０の間、出力電流のスルーレート４２４が制限される。トランジスタ１００”をより多くの電流が、またダイオード２０４’をより少ない電流が流れるため、ダイオード２０４’は導通を停止し、出力電圧（ＶOUT）１０６”、１０６''' が上昇し始める。
この時点において、電圧変化が始まり、放射ＥＭが発生する。従って、電圧のスルーレートを制御して放射ＥＭを効果的に管理できるようにする必要がある。
【００２０】
任意の電圧しきい値ＶSR４２６に到達すると、電圧のスルーレート４２８を制御するのが望ましくなる。これは、回路がステージ４２０を離脱してステージ４３０に入ることにより表される。このステージ４３０において、ゲート電流１０８”、１０８''' はレベルＩB４３２に変化する。これは図３において、電流源３０４がオンにスイッチングされ、電流源３０２がオフにスイッチングされるとして示される。このステージ４３０の間、出力電圧のスルーレート４２８が制御される。
【００２１】
出力電圧がもはや迅速に変化しなくなると、電圧のスルーレート４２８をさらに制御する必要はない。その代わり、トランジスタ１００”の出力電圧１０６”、１０６''' が最大値になり、トランジスタのドレイン−ソース間電圧（即ち、ＶDS２０８’−ＶOUT１０６”）４３６が定常状態に到達する状態になるまでにかかる時間をスピードアップまたは最小にすることが望ましくなる。
【００２２】
この動作段階をステージ４４０に示す。ステージ４４０において、電流源３０４は電圧（ＶOUT）１０６”、１０６''' が任意のしきい値ＶSCB４３４をクロスした後オフにスイッチングされる。電流源３０４はオフにスイッチされ、回路はレベルＩCP1４４２で示すようにその自然の最大ゲート電流１０８”、１０８''' を求めるようになる。
【００２３】
当業者は、ステージ４１０−４４０は、トランジスタ１００”がオフ状態４４４から完全オン状態４４６に移行するステージを表すことがわかるであろう。ステージ４１０−４４０を一まとめにして、トランジスタ１００”の導通状態４４８を表す。
【００２４】
導通状態４４８の最終ステージ４４０の終期において、オン状態４４６が得られる。これは、ステージ４５０として図４の信号図に示されている。このステージ４５０の間、ゲート電圧（ＶGATE）１０４”、１０４''' は回路により与えられる最大値である。この値はＶCP４５２として表される。また、このステージ４５０において、トランジスタのドレイン−ソース間抵抗（通常、当業者によりＲDSONと呼ばれる）は最小値にある。この状態の間、システムは平衡状態にあり、この平衡状態を維持するためにゲート電流１０８”、１０８''' は不要である。ゲート電流１０８”、１０８''' はゼロ値４５４に低下する。
【００２５】
ある時点において、ＰＷＭ信号４０１はオン状態４３５からオフ状態４５６にスイッチして、オンへの状態４４８とオン状態４４６の間に経験する現象を逆転させるステージを設定する。トランジスタ１００”はオフへの状態４５７を開始する。オフへの状態４５７の第１ステージはステージ４６０である。このステージ４６０において、ＰＷＭ信号４０１はオフ４５６にされる。図１及び２により最初に説明したように、これにより出力電流（ＩOUT）１１２”、１１２''' がゼロ４２５へ向けて駆動される。しかしながら、誘導性負荷２００”が存在するため、負荷電流２０２”は急速に反応できない。回路の平衡を保つためにダイオード２０４’が導通する。これにより、電圧（ＶOUT）１０６”、１０６''' が最終的に負になり、大きさがダイオード（ＶDIODE）４６２の導通電圧に等しくなる。
【００２６】
装置がオンになるとき（４４８）（ステージ４１０−４４０）、電流源３００−３０６はトランジスタのゲートに電流を送るために使用される。装置がオフになるとき（４５７）、電流源３００−３０６はゲートの電流シンクとして使用される。電流源３００−３０６の限界値の大きさは何れのモードにおいても等価的であるが、当業者は、電流の極性はオンとオフの場合で反対であることがわかるであろう。
【００２７】
ステージ４６０において、ゲート電流（IGATE）１０８”、１０８''' は大きさＩS2４６２である。これは、図３において、電流源ＩS2３０６のオンへのスイッチング、電流源３００のオフへのスイッチングにより表される。この電流が流れる結果、オフ命令４５４を受けて出力電圧（ＶOUT）１０６”、１０６''' が再び任意のしきい値ＶSCB４３４をクロスしてより該値より低くなるまでのスイッチング時間がスピードアップまたは最小限に抑えられる。
【００２８】
この時点において、出力電圧のスルーレート４２８’は、ゲート電流（IGATE）１０８”、１０８''' を大きさＩB４３２’に設定することにより、電圧変化によるＥＭ放射を減少するように制御される。これは、図３において、電流源３０６のオフ及び電流源３０４のオンにより表される。ステージ４７０はその結果得られる信号関係を示す。
【００２９】
ステージ４８０において、再び、放射ＥＭを少なくする目的で電流のスルーレート４２４’を制限することが望ましくなる。これを達成するため、ゲート電流１０８”、１０８''' は大きさＩA４２２’に制限される。これは、図３において、電流源３０４をオフにスイッチングし、電流源３０２をオンにスイッチングすることによって表される。
【００３０】
オフ４５７への最後のステージ４９０では、出力電流（ＩOUT）１１２”、１１２'''はしきい値ＩSR４１４以下に低下している。そのため、電流のスルーレートの制限を行う必要はもはやない。その代わり、システムはゲート−ソース並びにゲート−ドレイン間の容量１１０’、１１１’を放電させる。この電流をＩGD４９２として示す。ゲート−ソース間の電圧ＶGS４３６が０に戻ると、装置は完全にオフ４４４’になる。
【００３１】
かくして、本発明は、下記の順序でトランジスタのゲート電流を制御することにより、駆動される装置をＰＷＭ入力信号に従って効果的にオン・オフしてＥＭ放射を著しく減少させることがわかるであろう。
IGATE：ＩS1 → +ＩA → +ＩB → +ＩCP1 （入力が高レベルでは）；
IGATE：ＩS2→ −ＩA → −ＩB → ＩGD （入力が低レベルでは）。
【００３２】
前のパラグラフに説明したスイッチングされる電流源は、出力電流及び電圧のスルーレートを制限してＥＭ放射を減少させるだけでなく出力電圧または電流の何れも変化しない相の間高電流を流すことによって装置ができるだけ迅速にスイッチングできるようにする。出力ステージが電流スルーレートの制限モードまたは電圧スルーレート制限モードの何れにあるかを決定するパラメータを表１に示す。
【００３３】
表      １
ステージ    Ｉout    Ｖout    出力ステージ      注釈
112      106      108のＩGATE
410      ＜ＩSR      ＜ＶSR    ＜ＩS1      電流レートを上げて導通時間td_ONを
減少。
420      ＞ＩSR      ＜ＶSR    ｜ＩA｜     導通時の電流勾配の制限
430      ＞ＩSR      ＞ＶSR    ｜ＩＢ｜    導通時の電圧勾配の制限
＜ＶSCB
440      ＞ＩSR      ＞ＶSCB    ＩCP1      RDSONを最小にする全体設計能力
450      ＞ＩSR      ＞ＶSCB     ≒０      RDSONは最小
460      ＞ＩSR      ＞ＶSCB    ＩS2       ゲート放電が電流レートを上げて
td_OFFを増加
470      ＞ＩSR      ＞ＶSR    ｜ＩＢ｜    遮断時の電圧勾配の制限
＜ＶSCB
480      ＞ＩSR      ＜ＶSR    ｜ＩA｜    遮断時の電流勾配の制限
490      ＜ＩSR      ＜ＶSR    ＩGD       ゲート放電
【００３４】
デジタル状態は、以下の式でしめすような、出力ＩOUT１１２の値ＩSR４１４との比較結果及び出力ＶOUT１０６の値ＶSR４２６及びＶSCB４３４との比較結果にあてられている。
【００３５】
[Iout＜ISR] →  [ISR＝デジタル”0”]
[Iout＞ISR] →  [ISR＝デジタル”1”]
[Iout＜VSR] →  [VSR＝デジタル”0”]
[Iout＞VSR] →  [VSR＝デジタル”1”]
[Iout＜VSCB] →  [VSCB＝デジタル”0”]
[Iout＞VSCB] →  [VSCB＝デジタル”1”]
【００３６】
図５において、上述したＩSRは信号５２０であり、ＶSRは信号５２２であり、ＶSCBは信号５２４であることに注意されたい。
【００３７】
アナログ論理からデジタル論理へのこの変換を行った後、当業者は、アナログとデジタル制御装置を組合せて電流及び電圧スルーレートの制御を最適化できることが容易にわかるであろう。さらに詳しく説明すると、当業者はさらに、デジタルとアナログの信号制御方法を混合する利点がわかるであろう。これは、デジタル装置を含む制御回路は特定の状態に合致するように格段と容易に変更できるためである。プログラム可能であることにより、デジタル装置は入力コマンドに応じて多数の異なる出力を可能にする。
【００３８】
この点をさらに説明するために図５を参照する。シリアル周辺インターフェイス（ＳＰＩ）論理回路５００はこの装置に一体化されており、種々の動作パラメータを設定し、ドライバを制御し、ドライバからの診断情報を読み取り解釈する。別の方法として、ＳＰＩ５００は外部の半導体装置または所望の回路及び論理動作をさせるようにされた外部のコンポーネントの組合せでもよい。この説明は特定の物理的な例を想定していないが、それはＳＰＩ５００の物理的実施例が本発明を完全に理解する上において重要ではないからである。
【００３９】
スルーレート制限選択５０２はＳＰＩ５００により出力され、それは前述した電流及び電圧スルーレート制御を実現するデジタル回路５０４とアナログ５０６の組合せへの入力５０２’である。さらに詳しくは、電圧スルーレートはδＶ／δｔで表され、電流スルーレートは同じくδＩ／δｔで表される。本実施例のＳＰＩ５００は電圧及び電流のスルーレート制限につき４つの異なる設定を可能にし、その一例を表２に示す。当業者は、多数のスルーレートの設定及びそれらの値の決定には好ましくは制限が有効である供給及び負荷状態が含まれることがわかるであろう。パラメータｔdON/OFFはトランジスタをオンまたはオフ（図４に示すように状態４６６、４６４）にする最大許容時間であり、ｔdONはオン信号の５０％電圧レベルからＩOUT＝１０％ＩOUT_MAX（最大レベルの１０％）まで測定され、ｔdOFFはオフ信号の５０％電圧レベルからＶOUT＝９０％ＶOUT_MAX（最大レベルの９０％）まで測定される。
【００４０】
表    ２
スルーレートレンジ  ∂V/∂t(Volts/μsec)  ∂I/∂t(Amps/μsec)  ｔdON/OFF(μsec)
O              0.2 → 0.8          0.05 → 0.25          ≦20μsec
1              0.6 → 2.4          0.15 → 0.75          ≦12μsec
2              1.8 → 7.2          0.45 → 2.3           ≦5μsec
3              5.4 → 22.0         1.4 → 7.0            ≦3μsec
【００４１】
各スルーレートの制限に対して、装置には固有の許容誤差がある。これは表２において、絶対値を用いないで各制限値の範囲を用いることで示される。
【００４２】
電圧及び電流のスルーレートの制限の設定は、用途の電圧及び電流制限条件に最もよく合致するように選択される。当業者は、ＥＭ放射の高い度合での減少を必要とする用途が遅いスルーレートとしてスルーレートのレンジ０を選択し、速度条件がその放射条件を凌駕する用途ではより早いスルーレートのレンジ３を選択する可能性が高いことがわかるであろう。
【００４３】
電流及び電圧のスルーレートの制限は本発明の装置の内部で行われ、そのためこれらの制御を行うためにさらに付加的なもしくは外部の手段は不要であることを強調すべきである。
【００４４】
機能的なブロック図のフォーマットで表せるように、トランジスタ１００''' の導通時間は制御電流３０７により制限される。表１の論理を実施するために、出力電流及び出力電圧信号は一連のコンパレータによりデジタル化される。さらに詳しくは、コンパレータ５１２はＩOUTのしきい値ＩSRに対する関係をデジタル化し、コンパレータ５１６はＶOUTのしきい値ＶSCBに対する関係をデジタル化する。これらの関係の出力５２０−５２４は５２０’−５２４’としてスルーレート限界決定器のデジタル論理部分５０４へフィードバックされる。オン信号５２６も同様にスルーレート論理５０４へ送られるが、その信号はゲート４０１へのＰＷＭ入力である。これらの信号５２０’―５２４’、５２６の値は表１に示すように使用して適当なスルーの出力設定１０８ｂを決定する。
【００４５】
本発明の利点の理解に必ずしも必要でないが、回路内にある特定の状態が広がるのを阻止するためある特定の保護手段を含むのが望ましいことがわかるであろう。例えば、図６にさらに示すように図５の実施例は、回路の過大温度５２８、５２８’、回路の不足電圧５３２、アースへの短絡（ＳＣＧ）５３４、５３４’及び開いた負荷（ＯＬ）５３６、５３６’状態のような状況を検知しかつそれに反応する論理回路を含む。さらに、デジタル制御回路は内部５３８、５３８’だけでなく外部で発生されたリセット信号５４０、５４０’を検知しそれに反応する論理回路を含むのが普通である。
【００４６】
ここで示すように、単一のゲートドライバ５５０を詳しく説明する。しかしながら、多数のゲートを、ここで示すように３つの付加的なゲート５５２−５５６を同様に駆動できることを理解されたい。
【００４７】
図６を参照して、好ましい実施例のＳＰＩ５００’の動作をさらに詳しく説明する。もちろん、多くの説明は当業者が行う設計の選択の範囲内にあることを理解できる。ＳＰＩレジスタ５６０、５６０’は８ビットのメッセージバイト６００を介して回路全般と通信する。このメッセージ６００は２つの部分、即ち４ビットのコマンドニブル６０２と、４ビットのデータニブル６０４を含む。本発明の回路内で使用されるのとは別に、このメッセージ６００はまた、回路の外部にある他のデジタル通信装置へシリアルデータ出力（ＳＤＯ）ライン６１０、６１０’を介して出力してもよい。同様に、本発明の回路はシリアルデータ入力（ＳＤＩ）ライン６１２、６１２’を介してかかる外部装置から通信を受けることもできる。
【００４８】
ＳＰＩレジスタ５６０’は、上述したように制御回路の動作を制御するためにコマンド６２０及びデータ６２２をかわるがわるに通信し、命令された動作に応答して制御回路の性能を表す応答データ６２４を受けるようになっている。スルーレートの設定を回路に指示する時、ＳＰＩレジスタ５６０’は８ビットのメッセージバイト６００を、ビットＤ４−Ｄ７（即ち、命令ニブル６２０）が何れの対のチャンネルを設定すべきかを指示するように構成する。１０１１の二進メッセージは、チャンネル１及び２が制御サイクルの間設定されることを示し、一方１１０１の二進メッセージはチャンネル３及び４を設定すべきであることを示す。データニブル６２２は実際のスルーレート範囲の設定を与え、ビットＤ２及びＤ３はチャンネル２及び４に適用すべき設定を与え、一方ビットＤ０及びＤ１はチャンネル１及び３に適用すべき設定を与える。表２に返って、スルーレートの範囲０乃至３を設定するために、レンジが適当な設定ビットで二次形式で表される。
【００４９】
一例として、チャンネル１のスルーレートを範囲２に設定し、またチャンネル２のスルーレートを範囲１に設定するために以下のメッセージがＳＰＩレジスタにより送られる。
【００５０】
D7    D6    D5    D4    D3    D2    Dl    D0
1      0    1     1      0     1    1     0
【００５１】
かかるメッセージは、チャンネル１及び２が設定中であり（Ｄ４−Ｄ７＝１０１１）、チャンネル２が範囲１に設定すべきであり（Ｄ２−Ｄ３＝０１）、チャンネル１がレンジ２に設定すべき（Ｄ０−Ｄ１＝１０）であることを示す。メッセージのコマンド６２０及びデータ６２２の部分は、ゲート駆動論理５５０、５５０’及び出力制御論理６５２の回路へ信号６２０’、６２０”、６２２’、６２２ａ’及び６２２ｂ’を介して送られる。ゲート駆動論理５５０、５５０’はスルーレートコマンド６２２’をとり、出力論理６５２によりラッチされたスルー設定６２２ａ’及び６２２ｂ’と組み合わせて、駆動信号６６０及び設定信号６５４、６５６を発生し、これによりトランジスタ１００''' の出力段１０８ａ、６７０が駆動する。
【００５２】
ＳＰＩレジスタ５６０’は、そのスルーレート設定コマンドを送信すると、応答６２４を求めて待機し始める。この応答は、回路が指示された動作に応答して如何に機能するかにつきフィードバックを与える。出力段６７０の信号は回路の応答論理部分７００へフィードバックされる。同様に、種々の電圧及び電流レベル５２４’、５２８’、５３４’及び５３６’はフィードバックされ、表１に示す種々のしきい値だけでなくＳＣＢ，ＳＣＧ及びＯＬの種々の回路保護しきい値に到達したか否かを示す。保護しきい値５２４’、５２８’、５３６’の任意のものに到達している場合、故障レジスタ７１０のラッチが設定される。この実施例では、過大温度の報告７１２専用とされる別のレジスタもふくまれている。このレジスタのラッチは、チャンネルの任意のものが過大温度モードにある場合設定され、一方故障レジスタ７１０は保護しきい値を超えた任意のチャンネルについてのデータを含む。
【００５３】
保護ラッチの状態７１４、７１６は所望のレートコマンド６５４、６５６及び実際の出力状態７１８、７２０と組み合わされて応答メッセージ６２４’を形成する。スルーレートの情報を含む応答バイトにとっては、ビットＤ７及びＤ６は、チャンネル４の実際のスルーレートを示し、ビットＤ５及びＤ４はチャンネル３のレートを示し、Ｄ３及びＤ２はチャンネル２を、Ｄ１及びＤ０はチャンネル１を示す。各チャンネルにつき、表２に従って識別されるそのスルーレート範囲は二進表示で表されている。一例として、応答メッセージ６２４が以下のように見えると、これはチャンネル４がスルーレンジ２に、チャンネル３がレンジ３に、チャンネル２がレンジ１に、またチャンネル１がレンジ２にあることを意味する。これらの状態はその後メッセージとしてＳＤＯ６１０を介して外部の装置へ送られる。
【００５４】
D7    D6    D5    D4    D3    D2    Dl    D0
1      0      1    1    0      1     1     0
【００５５】
当業者は、さらに別のポイントを理解するであろう。第１に、電圧及び電流レートのスロープを回路の応答及び回路のＥＭ放射制御要件に合うように設定すべきである。さらに、スルーレンジの数及び各レンジ内のそれぞれの値は状況に応じて狭くするかまたは増加してもよい。
【００５６】
この好ましい実施例はハイサイドのドライバのためのものである。しかしながら、ローサイドの電力ステージを作動するために、負荷及びフライダイオードをバッテリーに接続すべきである。同様に、Ｈブリッジを作動させるために、ハイサイドとローサイドの電力ステージのスルーレートの制限が必要であろう。
【００５７】
もし遅延時間の改善が特定の回路設計の必要条件でない場合、ＩＳＲ及び／またはＶＳＢコンパレータは不要であろう。逆に、状況がそれを必要とすれば、電流及び電圧のスルーレートをここで示すように組み合わせて設定するよりは別個に設定することが可能である。
【００５８】
ＳＰＩ５００、５００’は外部の装置とより完全に通信するようになっている。例えば、本発明の回路が大型のデジタル制御システムの一部として実現される場合、好ましい実施例の場合と同様に、ＳＰＩが問い合わせを行い回路の付加的な診断情報を与えるようにすることができる。この付加的な機能を説明するために表３を参照されたい。
【００５９】
表  ３
命令        命令ニブル    データニブル              応答
602            604
チャンネル1, 2の    1011      [レート1] [レート2]    全てのチャンネルの
スルーレートの設定                                   実際のスルーレート
チャンネル3, 4の    1101      [レート3] [レート4]    全てのチャンネルの
スルーレートの設定                                   実際のスルーレート
AND[データ]         0001      [データ]              各々のチャンネルの
パラレル入力                                         2ビット      
OR[データ]          0010      [データ]               各々のチャンネルの
パラレル入力                                         2ビット      
OVERRIDE            0100      [データ]               各々のチャンネルの
パラレル入力                                         2ビット
OT設定              1000      ＴOFF1＝[0011]          ＴOFF1＝[00000011]
（過大温度しきい値）          あるいは               あるいは
ＴOFF2＝[1100]          ＴOFF2＝[11111100]
OTラッチ            1110      [xxxx]                 各々のチャンネルの
Read                          don’t care            出力状況
【００６０】
先に略述したＡＮＤ、ＯＲ及びＯＶＥＲＲＩＤＥ診断コマンドに関しては、各チャンネルの２ビット診断は次の形になる。
【００６１】
D7      D6      D5      D4     D3     D2     Dl    DO
Ch4    Ch4      Ch3    Ch3    Ch2    Ch2    Ch1   Ch1
００＝ＳＣＧ／ＯＴの状況が存在する
０１＝ＯＬの状況が存在する
１０＝ＳＣＢの状況が存在する
１１＝保護すべき状況は存在せず（即ちＯＫ）。
【００６２】
同様に、先に略述したＲＥＡＤ診断コマンドについては、その応答は次の形をとる。
D7      D6      D5      D4      D3      D2      Dl      DO
OT4    OT3     OT2     OT1     Out4    Out3    Out2    Out1
Ｏｔｘ＝０＝過大温度は存在せず
Ｏｔｘ＝１＝過大温度が存在する
Ｏｕｔｘ＝０＝チャンネルはオフ、即ちＶOUT＜ＶSCB
Ｏｕｔｘ＝１＝チャンネルはオン、即ちＶOUT＞ＶSCB
【００６３】
ＳＰＩ５００はＳＤＩ６１２’及びＳＤＯ６１０’ラインを介して他のデジタル装置と通信できるため、表２のスルーレートのレンジは外部の装置がＳＰＩに対して命令するように動作時変えることが可能であることがわかるであろう。
【００６４】
当業者は、状況に応じて他のコマンドを実現してもよいことがわかるであろう。しかしながら、その場合、上述したようにデジタルとアナログの制御方式を組み合わせると、放射ＥＭを最小限に抑えると共に望ましい回路応答特性を与えるという問題をうまく解決することがわかるであろう。また、デジタルとアナログの制御方式の組合せにより制御装置を必要に応じて動的に調整できることがわかるであろう。
【００６５】
好ましい実施例の上記説明は、本発明の思想を説明するために行った。しかしながら、
本発明の他の実施例の頭書の特許請求の範囲から逸脱することなく実現できる。
【図面の簡単な説明】
【００６６】
【図１】  図１は、抵抗性負荷と接続された出力ドライバのトランジスタを示す回路図である。
【図２】  図２は、トランジスタがパルス幅変調信号によって駆動される、ダイオードを有する誘電性負荷に接続されたトランジスタの出力ドライバを示す回路図である。
【図３】  ゲート駆動電流がスイッチングされる図２を同様な回路図である。
【図４】  ゲート電流がＰＷＭモードでスイッチングされる図３のような回路の誘導性負荷により発生される理想的な信号波形を示す。
【図５Ａ】  本発明のスルーレート制限手段を用いる制御回路の一部を示すブロック図である。
【図５Ｂ】  本発明のスルーレート制限手段を用いる制御回路の一部を示すブロック図である。
【図６Ａ】  電圧及び電流のスルーレートのデジタル調整を可能にするシリアル周辺インターフェイスの一部を示すブロック図である。
【図６Ｂ】  電圧及び電流のスルーレートのデジタル調整を可能にするシリアル周辺インターフェイスの一部を示すブロック図である。
【図１】
0004490586.tif 000002
【図２】
0004490586.tif 000003
【図３】
0004490586.tif 000004
【図４】
0004490586.tif 000005
【図５Ａ】
0004490586.tif 000006
【図５Ｂ】
0004490586.tif 000007
【図６Ａ】
0004490586.tif 000008
【図６Ｂ】
0004490586.tif 000009