(57)【特許請求の範囲】
【請求項１】
無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、
この送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて、上記無線カードとの通信を行う処理手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項２】
送信データを無線カードに送信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、
上記制御素子が、
コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、
この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段と、
上記第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、上記送信データを上記第１の信号線を介して送信する第３の送信手段とからなり、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第４の送信手段と、
この第４の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて、上記制御素子から上記第１の信号線を介して供給される送信データを上記無線カードへ送信する第５の送信手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項３】
無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線と、
を具備し、
上記制御素子が、
コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、
この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、
この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項４】
無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線と、
を具備し、
上記制御素子が、
コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、
この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、
この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段と、
この第４の送信手段の送信に応答して上記制御素子から上記第３の信号線を介してコントロール信号が供給された際に、上記第３の送信手段により送信される同期クロックに基づいて、上記無線カードから受信した受信データのステータスデータを上記第４の信号線を介して上記制御素子へ送信する第５の送信手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項５】
無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのエラーを示す信号が上記制御素子に伝送される第５の信号線と、
を具備し、
上記制御素子が、
コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、
この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、
この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段と、
上記無線カードから受信した受信データによるエラーを判断する判断手段と、
この判断手段によりエラーを判断した際に、エラーを示す信号を上記第５の信号線を介して上記制御素子へ送信する第５の送信手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項６】
上記インターフェースが、エラーを示す信号を送信した後に、上記制御素子から供給されるコントロール信号に基づいて、上記無線カードからのデータの受信を終了する処理手段を有することを特徴とする請求項５に記載のリーダライタユニット。
【請求項７】
送信データを無線カードに送信するとともに、無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線と、
を具備し、
上記制御素子が、
コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、
この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段と、
上記第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、送信データを上記第１の信号線を介して送信する第３の送信手段とからなり、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第４の送信手段と、
この第４の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて、上記制御素子から上記第１の信号線を介して供給される送信データを上記無線カードへ送信する第５の送信手段と、
上記設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第４の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第６の送信手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項８】
無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、
この送信手段により送信される同期クロックに基づいて、第１の通信速度で通信される上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などに基づいて、上記無線カードとの通信を上記第１の通信速度よりも遅い速度で行う処理手段とからなる、
ことを特徴とするリーダライタユニット。
【請求項９】
無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるリーダライタユニットにおいて、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、
上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、
上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、
この送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、
この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、
この設定手段により設定される通信方式などと上記同期クロックよりも低い周波数のクロックとに基づいて、上記無線カードとの通信を行う処理手段とからなる、
ことを特徴とするリーダライタユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、上位装置と無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御するＭＰＵとからなるリーダライタユニットに関する。
【０００２】
【従来の技術】
従来、無線カード用の無線カード処理システムは、ホスト（上位装置、ＰＣ）とリーダライタユニット（ＲＷＵ）と無線カードとからなる。上記リーダライタユニットは、ホスト（ＰＣ）と無線カードとを接続するものである。このリーダライタユニットは、このユニットを制御するＭＰＵと様々な通信方式に対応できる汎用的なＬＳＩからなるインターフェースと送受信回路とにより構成されている。このインターフェースは、様々な通信方式に対応できるように、内部にレジスタを有している。このため、インターフェースでは、レジスタを設定するために、バスでＭＰＵと接続する必要があり、また、各制御端子を制御するために多くのピンを必要としていた。さらに、ＭＰＵとインターフェースを接続するための多くの線が必要であった。
【０００３】
たとえば、シリアルインプットデータ（ＳＩ）用の信号線、シリアルアウトプットデータ（ＳＯ）用の信号線、送受信モード用の信号線、リセット信号用の信号線、変調モード１用の信号線、変調モード２用の信号線、変調モード３用の信号線、復調モード１用の信号線、復調モード２用の信号線、復調モード３用の信号線、分周比１用の信号線、分周比２用の信号線の１２本の信号線が必要であった。
【０００４】
このように、上述したような接続が必要なため、ＭＰＵ側に多くのＩ／Ｏポートが要求され、Ｉ／Ｏポートが少ないＭＰＵの場合には使用できないという問題があった。
【０００５】
さらに、上記ＬＳＩをＩＰ（開発資産（ＩＰ：Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ））化し、ＭＰＵを含むシステムＬＳＩにする場合に外部との接続端子が多いため仕様が複雑となるという問題があった。
【０００６】
したがって、上位装置と無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御するＭＰＵとからなるものにおいて、ＭＰＵとインターフェースを接続するための線を少なくでき、インターフェースのピン（端子）数を少なくすることができ、ＭＰＵ側でこのインターフェースのために使用するポートも減少でき、ポートの少ないＭＰＵでも使用することができるものが要望されている。
【０００７】
【発明が解決しようとする課題】
この発明は、上位装置と無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、制御素子とインターフェースを接続するための線を少なくでき、インターフェースのピン数を少なくすることができ、制御素子側でこのインターフェースのために使用するポートも減少でき、ポートの少ない制御素子でも使用することができるものが要望されているもので、制御素子とインターフェースを接続するための線を少なくでき、インターフェースのピン数を少なくすることができ、制御素子側でこのインターフェースのために使用するポートも減少でき、ポートの少ない制御素子でも使用することができるリーダライタユニットを提供することを目的としている。
【０００８】
【課題を解決するための手段】
この発明のリーダライタユニットは、無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、この送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて、上記無線カードとの通信を行う処理手段とからなる。
【０００９】
この発明のリーダライタユニットは、送信データを無線カードに送信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、上記制御素子が、コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段と、上記第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、上記送信データを上記第１の信号線を介して送信する第３の送信手段とからなり、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第４の送信手段と、この第４の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて、上記制御素子から上記第１の信号線を介して供給される送信データを上記無線カードへ送信する第５の送信手段とからなる。
【００１０】
この発明のリーダライタユニットは、無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線とを具備し、上記制御素子が、コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段とからなる。
【００１１】
この発明のリーダライタユニットは、無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線とを具備し、上記制御素子が、コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段と、この第４の送信手段の送信に応答して上記制御素子から上記第３の信号線を介してコントロール信号が供給された際に、上記第３の送信手段により送信される同期クロックに基づいて、上記無線カードから受信した受信データのステータスデータを上記第４の信号線を介して上記制御素子へ送信する第５の送信手段とからなる。
【００１２】
この発明のリーダライタユニットは、無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのエラーを示す信号が上記制御素子に伝送される第５の信号線とを具備し、上記制御素子が、コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段とからなり、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第３の送信手段と、この第３の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第３の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第４の送信手段と、上記無線カードから受信した受信データによるエラーを判断する判断手段と、この判断手段によりエラーを判断した際に、エラーを示す信号を上記第５の信号線を介して上記制御素子へ送信する第５の送信手段とからなる。
【００１３】
この発明のリーダライタユニットは、送信データを無線カードに送信するとともに、無線カードから受信データを受信し、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからのシリアルデータが上記制御素子に伝送される第４の信号線とを具備し、上記制御素子が、コントロール信号を上記第３の信号線を介して上記インターフェースへ送信する第１の送信手段と、この第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、通信方式などを示すデータを上記第１の信号線を介して送信する第２の送信手段と、上記第１の送信手段による送信に応答して、上記インターフェースから上記第２の信号線を介して供給される同期クロックに同期して、上記送信データを上記第１の信号線を介して送信する第３の送信手段とからなり、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する第４の送信手段と、この第４の送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて、上記制御素子から上記第１の信号線を介して供給される送信データを上記無線カードへ送信する第５の送信手段と、上記設定手段により設定される通信方式などに基づいて上記無線カードから受信した受信データを、上記第４の送信手段により送信される同期クロックに基づいて、上記第１の信号線を介して上記制御素子へ送信する第６の送信手段とからなる。
【００１４】
この発明のリーダライタユニットは、無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、この送信手段により送信される同期クロックに基づいて、第１の通信速度で通信される上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などに基づいて、上記無線カードとの通信を上記第１の通信速度よりも遅い速度で行う処理手段とからなる。
【００１５】
この発明のリーダライタユニットは、無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのシリアルデータが上記インターフェースに伝送される第１の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記インターフェースからの同期クロックが上記制御素子に伝送される第２の信号線と、上記制御素子と上記インターフェースとの間に設けられ、上記制御素子からのコントロール信号が上記インターフェースに伝送される第３の信号線とを具備し、上記インターフェースが、上記制御素子から上記第３の信号線を介して供給されるコントロール信号に基づいて、上記第２の信号線を介して上記制御素子へ同期クロックを送信する送信手段と、この送信手段により送信される同期クロックに基づいて、上記制御素子から上記第１の信号線を介して供給される通信方式などを示すデータを受付ける受付手段と、この受付手段により受付けた通信方式などを示すデータにより、上記無線カードとの通信を行うための通信方式などを設定する設定手段と、この設定手段により設定される通信方式などと上記同期クロックよりも低い周波数のクロックとに基づいて、上記無線カードとの通信を行う処理手段とからなる。
【００１９】
【発明の実施の形態】
以下、この発明の第１の実施形態について図面を参照して説明する。
【００２０】
図１は、この発明の無線カード処理システムの概略構成を示すものである。
【００２１】
すなわち、無線カード処理システムは、上位装置としてのパーソナルコンピュータ（ＰＣ）１と、このＰＣ１に接続されるリーダライタユニット（ＲＷＵ）２とこのリーダライタユニット２のアンテナ部３との間で無線通信を行う無線カード４、…とにより構成されている。
【００２２】
ＰＣ１は、図示しない制御部、操作部、表示部、リーダライタユニット２の接続部により構成されている。
【００２３】
リーダライタユニット２は、リーダライタユニット２の全体を制御する制御回路（制御素子）としてのＭＰＵ５、様々な通信方式に対応できるインターフェースとしての無線カードリーダライタ用のＬＳＩ６、送受信回路７、アンテナ部３とにより構成されている。
【００２４】
ＭＰＵ５は、ＭＰＵ５の全体を制御するＣＰＵ１１、制御プログラム、各種情報を記憶し、ＲＡＭ、ＲＯＭからなるメモリ１２、ＬＳＩ６との通信用のシリアルデータのインプット、アウトプット用のＳＩＯ１３により構成されている。
【００２５】
ＣＰＵ１１は、上記ＰＣ１に接続され、データのやり取りが行われるものであり、たとえばデータリードコマンドの受信に対して、ＬＳＩ６にデータリードコマンドの送信を行うようになっている。
【００２６】
上記ＳＩＯ１３には、シリアルインプットデータ（ＳＩ）用のＩ／Ｏポート、シリアルアウトプットデータ（ＳＯ）用のＩ／Ｏポート、シリアルクロック（ＳＣＫ）用のＩ／Ｏポート、コントロール信号（ＣＯＮＴ）用のＩ／Ｏポートが設けられている。
【００２７】
上記ＳＩＯ１３は、無線カード４のデータリードコマンドをＳＩ用のＩ／ＯポートからＬＳＩ６へ出力するものである。
【００２８】
アンテナ部３は、送信アンテナ１４、受信アンテナ１５により構成されている。
【００２９】
上記送受信回路７は、送信回路１６、受信回路１７により構成されている。
【００３０】
送信回路１６は、送信アンテナ１４に接続され、ＬＳＩ６からの無線カード４に対する送信データ（ＴＸＤ）を送信アンテナ１４を用いて送信するものである。
【００３１】
受信回路１７は、受信アンテナ１５に接続され、受信アンテナ１５にて受信した無線カード４からの受信データ（ＲＸＤ）をＬＳＩ６へ出力するものである。
【００３２】
無線カード４は、全体を制御する制御回路、制御プログラム、乱数、ＩＤ（認識番号）データ等の各種情報を記憶するメモリ、変調復調回路、電源発生回路、送受信アンテナにより構成されている。
【００３３】
上記ＬＳＩ６は、図２に示すように、ＭＰＵ５との通信用のシリアルデータのインプット、アウトプット用のＳＩＯ２１、モード設定用のレジスタ２２、分周比設定用のレジスタ２３、タイミング設定用のレジスタ２４、送信モード、受信モード、停止モードの３つのモード状態に切換わるモード切換器２５、基準クロックを分周したクロックを出力する分周器２６、タイミング信号を生成するタイミング生成器２７、ＰＣ１からの送信データを変調した送信データ（ＴＸＤ）を送信回路１６へ出力する変調回路２８、受信回路１７からの受信データ（ＲＸＤ）を復調する復調回路２９により構成されている。変調回路２８、復調回路２９は、アナログ回路も含んでいる。
【００３４】
上記レジスタ２２、２３、２４は、無線カード４との通信を行うための、通信方式、分周比等の各種設定可能なレジスタである。
【００３５】
上記ＳＩＯ２１には、シリアルインプットデータ（ＳＩ、シリアルデータ受信信号）端子（ピン）、シリアルアウトプットデータ（ＳＯ、シリアルデータ送信信号）端子、シリアルクロック（ＳＣＫ、クロック送信信号）端子、コントロール信号（ＣＯＮＴ）端子が設けられ、それぞれ上記ＭＰＵ５のＳＩＯ１３の、シリアルインプットデータ（ＳＩ）用のＩ／Ｏポート、シリアルアウトプットデータ（ＳＯ）用のＩ／Ｏポート、シリアルクロック（ＳＣＫ）用のＩ／Ｏポート、コントロール信号（ＣＯＮＴ）用のＩ／Ｏポートと、信号線（４本）により接続されている。この信号線は、ＳＩ用の信号線、ＳＯ用の信号線、ＳＣＫ用の信号線、ＣＯＮＴ用の信号線となっている。ＳＩ用の信号線は、レジスタを設定するためと無線カード４へデータを送信するための共通なシリアルデータ受信信号線となっている。ＳＯ用の信号線は、無線カード４から受信した信号を送信するためのシリアルデータ送信信号線となっている。ＳＣＫ用の信号線は、２つのシリアルデータと同期を取ることができるように同期クロックを送信するクロック送信信号線となっている。ＣＯＮＴ用の信号線は、送信データとレジスタ設定データとを区別するためのコントロール信号を送信するコントロール信号線となっている。
【００３６】
上記ＳＩＯ２１は、上記ＭＰＵ５のＳＩＯ１３からＣＯＮＴ端子に供給される図３の（ｃ）あるいは（ｄ）に示す、コントロール信号（ＣＯＮＴ）に基づいて、図３の（ｂ）に示す、８ビット（１バイト）分の同期クロックとしてのシリアルクロック（ＳＣＫ）をＳＣＫ端子から上記ＭＰＵ５のＳＩＯ１３へ出力するものである。上記コントロール信号（ＣＯＮＴ）がＬレベルとなっている期間は、図３の（ｃ）に示すように、長いものであっても、図３の（ｄ）に示すように、短いものであっても良い。コントロール信号（ＣＯＮＴ）は、シリアルインプットデータ（ＳＩ）におけるシリアルデータが、レジスタ設定データか送信データかを区別するためのものとなっている。
【００３７】
これにより、ＳＩＯ２１は、コントロール信号（ＣＯＮＴ）がＬレベルの際（Ｌレベルとなった後）、クロック同期方式に基づいて、上記ＭＰＵ５のＳＩＯ１３からＳＩ端子に供給される８ビット構成のシリアルデータであるレジスタ設定データ（後半の４クロックの４ビットがレジスタアドレス、前半の４クロックの４ビットがレジスタの値）を受信するものである。
【００３８】
すなわち、図３の（ａ）（ｂ）に示すように、シリアルクロック（ＳＣＫ）の立ち下がり時、上記ＭＰＵ５のＳＩＯ１３が１ビット分ずつの信号を出力し、シリアルクロック（ＳＣＫ）の立ち上がり時、上記ＳＩＯ２１がそのＭＰＵ５のＳＩＯ１３からの１ビット分ずつの信号を受信するようになっている。
【００３９】
上記レジスタ設定データは、４ビットのレジスタ値と４ビットのレジスタアドレスとからなり、このレジスタアドレスはレジスタ２２、２３、２４のいずれかを示すものである。
【００４０】
上記ＳＩＯ２１は、上記ＭＰＵ５のＳＩＯ１３から受信したレジスタ設定データ内のアドレスに基づいたレジスタ２２、２３、２４に、上記ＭＰＵ５のＳＩＯ１３から受信したレジスタ設定データ内のレジスタ値を出力するものである。
【００４１】
上記ＳＩＯ２１は、上記モード切換器２５に設定されている送信モードが供給されている際に、上記ＭＰＵ５のＳＩＯ１３からＳＩ端子に供給される送信データを変調回路２８へ出力するものである。
【００４２】
上記ＳＩＯ２１は、上記モード切換器２５に設定されている受信モードが供給されている際に、上記復調回路２９から供給される復調済みの受信データをＳＯ端子から上記ＭＰＵ５のＳＩＯ１３へ出力するものである。
【００４３】
モード設定用のレジスタ２２は、上記ＳＩＯ２１から供給されるレジスタ値を記憶し、この記憶したレジスタ値をモード切換器２５へ出力するものである。
【００４４】
分周比設定用のレジスタ２３は、上記ＳＩＯ２１から供給されるレジスタ値を記憶し、この記憶したレジスタ値を分周器２６へ出力するものである。
【００４５】
タイミング設定用のレジスタ２４は、上記ＳＩＯ２１から供給されるレジスタ値を記憶し、この記憶したレジスタ値をタイミング生成器２７へ出力するものである。
【００４６】
モード切換器２５は、レジスタ２２のレジスタ値に基づいて、変調モード、復調モード、送受信モードの３つのモード状態が設定されるものであり、この設定されているモードはＳＩＯ２１、変調回路２８、復調回路２９へ出力される。上記変調モードとしては振幅変調、周波数変調、位相変調の３つのモードがある。上記復調モードとしては振幅変調に対する復調、周波数変調に対する復調、位相変調に対する復調の３つのモードがある。上記送受信モードとしては、送信モード、受信モード、停止モードの３つのモードがある。
【００４７】
分周器２６は、レジスタ２３のレジスタ値に基づく分周比で図示しない発振回路から供給される基準クロックを分周したクロックを出力するものであり、このクロックは変調回路２８、復調回路２９へ出力される。
【００４８】
タイミング生成器２７は、レジスタ２２のレジスタ値と図示しない発振回路から供給される基準クロックとに基づいて、第１、第２のタイミング信号を生成するものであり、この第１のタイミング信号は変調回路２８、復調回路２９へ出力され、上記第２のタイミング信号はシリアルクロックとしてＳＩＯ２１へ出力される。第１のタイミング信号によるクロック周波数は、第２のタイミング信号（シリアルクロック）によるクロック周波数の半分（１／２）となっている。
【００４９】
変調回路２８は、上記モード切換器２５で送信モードが設定されている際に、ＰＣ１からＭＰＵ５、ＳＩＯ２１を介して供給される送信データを、分周器２６からのクロックに基づいて、上記モード切換器２５で設定されている変調モードで変調するものであり、この変調された変調データ（ＴＸＤ）はタイミング生成器２７からの第１のタイミング信号に基づいて送信回路１６へ出力される。
【００５０】
復調回路２９は、上記モード切換器２５で受信モードが設定されている際に、受信回路１７からの受信データ（ＲＸＤ）を、分周器２６からのクロックとタイミング生成器２７からの第１のタイミング信号に基づいて、上記モード切換器２５で設定されている復調モードで復調するものであり、この復調された復調データはＳＩＯ２１、ＭＰＵ５を介してＰＣ１へ出力される。
【００５１】
次に、上記構成において、リーダライタユニット２を介して行われるＰＣ１とと無線カード４とのデータの送受信処理として、無線カード４のデータをリードする際の動作を、図４に示すフローチャートと、図５の（ａ）から（ｄ）と図６の（ａ）から（ｅ）に示す信号波形図を参照しつつ説明する。
【００５２】
たとえば今、図示しない電源スイッチによりリーダライタユニット２の電源をオンする（ＳＴ１）。すると、ＭＰＵ５の初期設定を行う（ＳＴ２）。この初期設定としては、ＳＩＯ２１の通信方法（速度）の設定等であり、あらかじめ決まっている複数の内の１つを選択する。ＭＰＵ５はＬＳＩ６の初期設定を送信する（ＳＴ３）（図５の（１）参照）。これにより、ＬＳＩ６の各レジスタ２２、２３、２４にレジスタ値が設定される（ＳＴ４）。レジスタ２２に変調モードを示すレジスタ値と復調モードを示すレジスタ値とが設定され、レジスタ２３に分周比を示すレジスタ値が設定され、レジスタ２４にタイミングを示すレジスタ値が設定される。
【００５３】
すなわち、図３の（ｃ）に示すように、ＭＰＵ５からのコントロール信号ＣＯＮＴがＬレベルとなった際に、ＳＩＯ２１は、図３の（ｂ）に示すように、同期クロックとしてのシリアルクロック（ＳＣＫ）をＳＣＫ端子からＭＰＵ５へ出力する。
【００５４】
これにより、ＳＩＯ２１は、クロック同期方式に基づいて、上記ＭＰＵ５のＳＩＯ１３からＳＩ端子に供給される８ビット構成のシリアルデータであるレジスタ設定データ（後半の４クロックの４ビットがレジスタアドレス、前半の４クロックの４ビットがレジスタの値）を受信する。
【００５５】
すなわち、図３の（ａ）（ｂ）に示すように、シリアルクロック（ＳＣＫ）の立ち下がり時、上記ＭＰＵ５のＳＩＯ１３が１ビット分ずつの信号を出力し、シリアルクロック（ＳＣＫ）の立ち上がり時、上記ＳＩＯ２１がそのＭＰＵ５のＳＩＯ１３からの１ビット分ずつの信号を受信する。
【００５６】
この結果、ＳＩＯ２１は、まず１バイト目に、変調モードを示すレジスタ値とレジスタ２２の変調モードを示すアドレス値の受信を判断し、レジスタ２２に変調モードを設定する。ついで、ＳＩＯ２１は、２バイト目に、復調モードを示すレジスタ値とレジスタ２２の復調モードを示すアドレス値の受信を判断し、レジスタ２２に復調モードを設定する。ついで、ＳＩＯ２１は、３バイト目に、分周比を示すレジスタ値とレジスタ２３のアドレス値の受信を判断し、レジスタ２３に分周比を設定する。ついで、ＳＩＯ２１は、４バイト目に、タイミングを示すレジスタ値とレジスタ２４のアドレス値の受信を判断し、レジスタ２４にタイミングを設定する。
【００５７】
したがって、モード切換器２５の変調モード、復調モードが設定され、分周器２６がレジスタ２３のレジスタ値に基づく分周比で図示しない発振回路から供給される基準クロックを分周したクロックを出力し、タイミング生成器２７がレジスタ２２のレジスタ値と図示しない発振回路から供給される基準クロックとに基づいて、第１、第２のタイミング信号を出力する。
【００５８】
上記ステップ４によりＬＳＩ６の各レジスタ２２、２３、２４にレジスタ値を設定した際に、すべての準備が終了後、ＭＰＵ５はＰＣ１からのコマンド受信待ち状態となる（ＳＴ５）。
【００５９】
この状態において、ＰＣ１が、無線カード４のデータリードコマンドをリーダライタユニット２のＭＰＵ５へ送信する（ＳＴ６）。ＭＰＵ５は、ＬＳＩ６に無線カード送信用のレジスタ設定データを送信する（ＳＴ７）（図５の（ｂ）から（ｄ）、図５の（１）参照）。これにより、ＬＳＩ６のレジスタ２４に送信モードを示すレジスタ値が設定される（ＳＴ８）。
【００６０】
この際、上述したように、ＭＰＵ５からのコントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）（第２のタイミング信号より生成）に基づいて、レジスタ設定データをＬＳＩ６のＳＩＯ２１に送信する（図５の（ｂ）から（ｄ）、図５の（１）参照）。ＬＳＩ６のＳＩＯ２１は、レジスタ２４の送受信モードを送信モードに設定する。この結果、モード切換器２５が送信モードに設定される。
【００６１】
この設定後、ＭＰＵ５はＬＳＩ６へ送信データ（リードコマンド）を送信する（ＳＴ９）。すなわち、ＭＰＵ５はＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）に基づいて、シリアルインプットデータＳＩとして８ビット（１バイト）単位の送信データを順次ＬＳＩ６のＳＩＯ２１に送信する（図５の（ｂ）（ｃ）、図５の（２）参照）。
【００６２】
また、ＬＳＩ６のＳＩＯ２１はＭＰＵ５からの１バイト単位の送信データを順次、変調回路２８に出力する。これにより、変調回路２８はモード切換器２５からの変調モードと分周器２６からのクロックとタイミング生成器２７からの第１のタイミング信号とに基づいて送信データを変調し、この変調した送信データ（ＴＸＤ）が、図５の（ａ）に示すように、連続データとして、送信回路１６を介して送信アンテナ１４に出力される（図５の（３）参照）。これにより、送信アンテナ１により送信データが無線カード４へ送信される（ＳＴ１０）。この結果、無線カード４が送信データを受信する（ＳＴ１１）。
【００６３】
上記シリアルインプットデータＳＩとしての送信データ（ＭＰＵ５からＳＩＯ２１）の通信速度が、変調回路２８から出力される送信データＴＸＤ（変調回路２８から送信回路１６）の通信速度の２倍となっている。
【００６４】
上記ステップ９による送信データの送信が終了した際に、ＭＰＵ５はコントロール信号をＬレベルにする（ＳＴ１２）（図５の（ｄ）、図５の（４）参照）（図６の（ｅ）、図６の（４）参照）。これにより、ＬＳＩ６（ＳＩＯ２１）はＭＰＵ５からの送信データの送信を停止する（ＳＴ１３）。
【００６５】
ついで、ＭＰＵ５は、ＬＳＩ６に無線カード受信用のレジスタ設定データを送信する（ＳＴ１４）（図５の（ｂ）から（ｄ）、図５の（１）参照）。これにより、ＬＳＩ６のレジスタ２４に受信モードを示すレジスタ値が設定される（ＳＴ１５）。
【００６６】
この際、上述したように、ＭＰＵ５からのコントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）（第２のタイミング信号より生成）に基づいて、レジスタ設定データをＳＩＯ２１に送信する（図５の（ｂ）から（ｄ）、図５の（５）参照）（図６の（ｂ）（ｃ）（ｅ）、図６の（５）参照）。ＳＩＯ２１は、レジスタ２４の送受信モードを受信モードに設定する。この結果、モード切換器２５が受信モードに設定される。
【００６７】
この後、ＭＰＵ５はコントロール信号をＨレベルとし（ＳＴ１６）、受信待ち状態となる（ＳＴ１７）（図６の（ｅ）、図６の（６）参照）。
【００６８】
また、ＬＳＩ６は、コントロール信号のＨレベルにより、無線カード４からのデータ受信待ちとなる（ＳＴ１８）。
【００６９】
このような状態において、無線カード４からデータが送信される（レスポンスデータ、受信データ）（ＳＴ１９）。
【００７０】
これにより、受信アンテナ１５、受信回路１７を介して連続データとして受信した無線カード４からの受信データ（ＲＸＤ）（図６の（ａ）、図６の（７）参照）が復調回路２９に供給される。復調回路２９は、上記モード切換器２５が受信モードに設定されているため、受信回路１７からの受信データ（ＲＸＤ）を、分周器２６からのクロックとタイミング生成器２７からの第１のタイミング信号に基づいて、上記モード切換器２５で設定されている復調モードで復調され、この復調された復調データはＳＩＯ２１を介してＭＰＵ５へ出力される（ＳＴ２０）。
【００７１】
これにより、ＭＰＵ５はＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩＯ２１からのシリアルアウトプットデータＳＯとして８ビット（１バイト）単位の受信データを順次、受信する（図６の（ｃ）（ｄ）、図６の（８）参照）（ＳＴ２１）。この受信データは一旦メモリ１２に記憶される。
【００７２】
そして、ＭＰＵ５は無線カード４からの受信データを全て受信した際、コントロール信号をＬレベルにする（ＳＴ２２）（図６の（ｅ）、図６の（９）参照）。これにより、ＬＳＩ６（ＳＩＯ２１）はＭＰＵ５の無線カード４からの受信を停止する（ＳＴ２３）。この停止動作はステータスデータをＭＰＵ５へ送信するきっかけであり、ステータスデータの中身（内容）とは関係ないものとなっている。
【００７３】
この際、上述したように、ＭＰＵ５からのコントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）（第２のタイミング信号より生成）に基づいて、レジスタ設定データをＳＩＯ２１に送信する（ＳＴ２４）（図６の（ｂ）（ｄ）、図６の（１０）参照）。ＳＩＯ２１は、レジスタ２４の送受信モードを停止モードに設定する（ＳＴ２５）。この結果、モード切換器２５が停止モードに設定される。
【００７４】
また、ＬＳＩ６のＳＩＯ２１はシリアルクロック（ＳＣＫ）に基づいて、受信ステータスデータをシリアルアウトプットデータＳＯにより送信する。
【００７５】
また、ＭＰＵ５は、ＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩＯ２１からのシリアルアウトプットデータＳＯとして受信ステータスデータを受信する（図６の（ｃ）（ｄ）、図６の（１０）参照）（ＳＴ２４）。この受信ステータスデータは、受信データＲＸＤから受信した受信データのステータス（パリティエラー、ストップビット無しによるフレーミングエラーなど）である。また、受信ステータスデータは、ＭＰＵ５がシリアルアウトプットデータＳＯの受信データが正しいデータかを判断でき、さらに動作シーケンスも正しいと判断できるためのステータスである。この受信ステータスデータは、受信データＲＸＤの状態（パリティエラーなどの伝送エラー）やコントロール信号ＣＯＮＴがシリアルアウトプットデータＳＯ、シリアルクロックＳＣＫが出力されていない時にＬレベルにされている（動作エラー、シーケンスエラーを示すデータとなる）。
【００７６】
この後、ＭＰＵ５はコントロール信号をＨレベルとし（ＳＴ２６）、無線カード４からの受信データと、ＬＳＩ６からの受信ステータスデータをＰＣ１に送信する（ＳＴ２７）。
【００７７】
この結果、ＰＣ１は無線カード４からのデータを受信する（ＳＴ２８）。これにより、ＰＣ１はリードコマンドに基づいて無線カード４からデータのリードを行うことができる。
【００７８】
また、ＰＣ１はステータスデータにより無線カード４からの受信データの正当性を判断することができる。
【００７９】
上述したように、ＭＰＵ５がコントロール信号（ＣＯＮＴ）端子をＬレベルにすると、ＬＳＩ６は、シリアルクロック（ＳＣＫ）端子から１バイト分（８クロック）またはそれ以上の同期クロックＳＣＫを出力し、その出力された同期クロックＳＣＫにあわせてＭＰＵ５側からシリアルデータ（後半の４クロックの４ビットがレジスタアドレス、前半の４クロックの４ビットがレジスタの値）をＬＳＩ６へ送信することにより、ＬＳＩ６の各レジスタ２２、２３、２４の設定を、シリアルインプットデータ（ＳＩ）端子、シリアルクロック（ＳＣＫ）端子、コントロール信号（ＣＯＮＴ）端子の３つの端子のみで設定できる機能を有する。
【００８０】
また、リーダライタユニット２が無線カード４へ送信データ（ＴＸＤ）の送信を行う方法として、まずＭＰＵ５がコントロール信号ＣＯＮＴをＬレベルにし、ＬＳＩ６のレジスタ２２の送受信モードを送信用モードに設定にし、コントロール信号ＣＯＮＴをＨレベルにした後、ＬＳＩ６は送信用クロックとしてのシリアルクロックＳＣＫをＭＰＵ５に対し出力し、このシリアルクロックＳＣＫに合わせてＬＳＩ６への送信データの送信を開始する。１バイト目の送信データＡをＬＳＩ６は受け取りその送信データＡを変調し送信データＴＸＤとして無線カード４へ送信する。シリアルクロックＳＣＫは、送信データＴＸＤの出力タイミングに合わせて出力が開始される。このため、送信データＴＸＤの送信が停止されるまで繰り返され、送信データＡ、Ｂ、Ｃはリーダライタユニット２から無線カード４に送信される。
【００８１】
次に、送信データＴＸＤの送信を停止する場合に、ＬＳＩ６から送信回路１６への送信データＴＸＤの送信速度より速い通信速度で、ＭＰＵ５とＬＳＩ６が送信データの送信を行うものである。これにより、送信データＴＸＤとシリアルインプットデータＳＩとの通信速度の差のために、シリアルインプットデータＳＩとシリアルクロックＳＣＫには空き時間ができ、この空き時間内にコントロール信号ＣＯＮＴをＬレベルにし、送信を停止するものである。
【００８２】
この空き時間のコントロール信号ＣＯＮＴの状態により、ＬＳＩ６はＭＰＵ５から次の必要の無いデータを受信すること無く送信を終了させることが可能となっている。
【００８３】
さらに、このコントロール信号ＣＯＮＴをＬレベルにした際に、次の動作を行うため、ＭＰＵ５に対してシリアルクロックＳＣＫを出力しＭＰＵ５からレジスタ設定用データを出力させ、レジスタ設定を行うことが可能である。
【００８４】
さらに、このシリアルインプットデータＳＩの通信速度を送信データＴＸＤの２倍にしたものである。さらに、シリアルインプットデータＳＩの一本にレジスタ設定用データと送信データをのせ、コントロール信号ＣＯＮＴのレベルによりレジスタの設定かまたは、送信データかを区別することができる。
【００８５】
さらに、無線カード４からの受信データ（ＲＸＤ）の受信を行う方法として、まずＭＰＵ５がコントロール信号ＣＯＮＴをＬレベルにし、ＬＳＩ６のレジスタ２２の送受信モードを受信用モードに設定にし、コントロール信号ＣＯＮＴをＨレベルにした後、無線カード４の送信データの受信待ちになる。
【００８６】
次に、無線カード４から送信データを受信すると、ＬＳＩ６は受信データを復調し、シリアルアウトプットデータＳＯからシリアルクロックＳＣＫを使用してＭＰＵ５にクロックに同期して送信する。
【００８７】
この送信方法により、受信データＲＸＤの受信速度より速い通信速度でＭＰＵ５にデータの送信を行う。
【００８８】
次に、ＭＰＵ５への無線カード４からの受信データＲＸＤの送信を停止する場合に、この受信データＲＸＤとシリアルアウトプットデータＳＯとの通信速度の差のために、シリアルアウトプットデータＳＯとシリアルクロックＳＣＫには空き時間ができ、この空き時間内にコントロール信号ＣＯＮＴをＬレベルにし、受信を停止するものである。
【００８９】
さらに、このコントロール信号ＣＯＮＴをＬレベルにした際に、次の動作を行うためにシリアルクロックＳＣＫを出力しＭＰＵ５がレジスタ設定データを送信しレジスタ設定を行うことが可能である。
【００９０】
さらに、上記シリアルアウトプットデータＳＯの通信速度を受信データＲＸＤの２倍にしたものである。
【００９１】
また、受信データＲＸＤの受信中に停止した際に、受信データＲＸＤから受信した受信データのステータス（パリティエラーなど）を、ＭＰＵ５からシリアルアウトプットデータＳＩに送信したデータでＬＳＩ６のレジスタの設定を同時にシリアルアウトプットデータＳＯでＭＰＵ５に送信することができる。
【００９２】
また、ＬＳＩ６において、シリアルインプットデータ（ＳＩ）の信号線とシリアルアウトプットデータ（ＳＯ）の信号線による通信の通信速度が、無線カード４との通信速度（ＴＸＤ、ＲＸＤの通信速度）より速い速度で行い、ＳＩの信号線とＳＯの信号線による通信データに隙間を作ることができる。
【００９３】
また、ＬＳＩ６において、同期クロックのクロック周期以上の隙間が空くものである。
【００９４】
また、ＬＳＩ６において、無線カード４との通信速度（ＴＸＤ、ＲＸＤの通信速度）を、シリアルインプットデータ（ＳＩ）の信号線とシリアルアウトプットデータ（ＳＯ）の信号線による通信の通信速度の、２倍またはそれ以上の整数倍にしたものである。
【００９５】
また、ＬＳＩ６において、同期クロックがない期間に、コントロール信号ＣＯＮＴによる信号の変化により、ＬＳＩ６の各レジスタ２２、２３、２４の状態を変化させるようにしたものである。
【００９６】
また、コントロール信号ＣＯＮＴによる信号変化により無線カード４への送信、無線カード４からの受信状態をリセットするようにしたものである。
【００９７】
また、ＬＳＩ６において、受信を完了する際にコントロール信号ＣＯＮＴによる信号を変化させ受信を終了し、次のレジスタを設定するための同期クロックが出力され、レジスタ設定データ受信する際に同時にこのクロックと同期したステータスデータを出力するようにしたものである。
【００９８】
また、ＬＳＩ６において、コントロール信号ＣＯＮＴがシリアルクロック（同期クロック）ＳＣＫが出力されている期間（タイミング）で変化し（Ｌレベルとなる）、受信データＲＸＤの受信中（受信を完了する前）に停止した際に、シーケンスエラーを表すステータスデータをシリアルアウトプットデータＳＯでＭＰＵ５に送信する。（図６の（ｃ）（ｄ）（ｆ）、図６の（１１）（１０）参照）次に、上記第１の実施形態では、ＭＰＵ５とＬＳＩ６のＳＩＯ２１とが、シリアルインプットデータ（ＳＩ）、シリアルアウトプットデータ（ＳＯ）、シリアルクロック（ＳＣＫ）、コントロール信号（ＣＯＮＴ）の４つの信号線により接続され、ＳＩＯ２１に、シリアルインプットデータ（ＳＩ）端子（ピン）、シリアルアウトプットデータ（ＳＯ）端子、シリアルクロック（ＳＣＫ）端子、コントロール信号（ＣＯＮＴ）端子が設けられている場合について説明したが、これに限らず、第２の実施形態として、図７に示すように、ＭＰＵ５とＬＳＩ６のＳＩＯ２１との信号線として、シリアルインプットアウトプットエラー信号ＳＩＯＥＲＲの信号線を追加し、ＳＩＯ２１に、ＳＩＯエラー信号ＳＩＯＥＲＲ端子を設けるようにしても良い。この場合、ＬＳＩ６内に復調回路２９からの復調データの伝送エラーを判定する判定回路３０が設けられ、この判定回路３０により復調データの伝送エラーを判定した際に出力される信号がＳＩＯエラー信号ＳＩＯＥＲＲとして、ＭＰＵ５へ送信されるようになっている。上記伝送エラーの判定は、パリティビットによる判定あるいは最終ビットにストップビットが無いことによるフレーミングエラーの判定等である。また、判定回路３０は、ＳＩＯ２１に接続され、伝送エラーの判定結果をＳＩＯ２１に出力するようになっている。
【００９９】
この第２の実施形態では、受信データＲＸＤにエラーがあった場合に、エラー個所を特定でき、エラーが発生した直後に受信を終了することができる。
【０１００】
この第２の実施形態の要部の説明を、図４のフローチャートと、図８の（ａ）から（ｆ）の信号波形図を用いて説明する。この場合、上記第１の実施形態のステップ１から１８までは、同一のため、ステップ１９から説明する。
【０１０１】
まず、無線カード４からデータが連続して送信される（レスポンスデータ、受信データ）（ＳＴ１９）。
【０１０２】
これにより、受信アンテナ１５、受信回路１７を介して連続データとして受信した無線カード４からの受信データ（ＲＸＤ）（図８の（ａ）、図８の（７）参照）が復調回路２９に供給される。復調回路２９は、上記モード切換器２５が受信モードに設定されているため、受信回路１７からの受信データ（ＲＸＤ）を、分周器２６からのクロックとタイミング生成器２７からの第１のタイミング信号に基づいて、上記モード切換器２５で設定されている復調モードで復調され、この復調された復調データはＳＩＯ２１を介してＭＰＵ５へ出力される（ＳＴ２０）。
【０１０３】
これにより、ＭＰＵ５はＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩＯ２１からのシリアルアウトプットデータＳＯとして８ビット（１バイト）単位の受信データを順次、受信する（図８の（ｃ）（ｄ）、図８の（８）参照）（ＳＴ２１）。この受信データは一旦メモリ１２に記憶される。
【０１０４】
そして、ＭＰＵ５が無線カード４からの受信データを全て受信する前、つまりＬＳＩ６の判定回路３０により復調データの伝送エラーを判定しており、この判定回路３０は受信データＣによるエラーを判断した際に、ＳＩＯエラー信号（ＳＩＯＥＲＲ）をＨレベルする。このＳＩＯエラー信号（ＳＩＯＥＲＲ）により、ＭＰＵ５はコントロール信号ＣＯＮＴをＬレベルにする（ＳＴ２２）（図８の（ｆ）（ｅ）、図８の（９）参照）。これにより、ＭＰＵ５の無線カード４からの受信を停止する（ＳＴ２３）。ＬＳＩ６（ＳＩＯ２１）はエラー発生のデータで受信を止めて、受信回路１７からの受信データＲＸＤの受信データＣまでをＭＰＵ５に送信する。
【０１０５】
また、ＭＰＵ５からのコントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）（第２のタイミング信号より生成）に基づいて、レジスタ設定データをＳＩＯ２１に送信する（ＳＴ２４）（図８の（ｂ）（ｄ）、図８の（１０）参照）。ＳＩＯ２１は、レジスタ２４の送受信モードを停止モードに設定する（ＳＴ２５）。この結果、モード切換器２５が停止モードに設定される。
【０１０６】
また、ＬＳＩ６のＳＩＯ２１はシリアルクロック（ＳＣＫ）に基づいて、受信ステータスデータをシリアルアウトプットデータＳＯにより送信する。
【０１０７】
また、ＭＰＵ５はＬＳＩ６のＳＩＯ２１から出力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩＯ２１からのシリアルアウトプットデータＳＯとして受信ステータスデータ（エラー）を受信する（図８の（ｃ）（ｄ）、図８の（１０）参照）（ＳＴ２４）。
【０１０８】
この後、ＭＰＵ５はコントロール信号をＨレベルとし（ＳＴ２６）、無線カード４からの受信データと、ＬＳＩ６からの受信ステータスデータ（エラー）をＰＣ１に送信する（ＳＴ２７）。
【０１０９】
この結果、ＰＣ１は無線カード４からのエラーが発生するまでのデータを受信する（ＳＴ２８）。これにより、ＰＣ１はリードコマンドに基づいて無線カード４からエラーが発生するまでのデータのリードを行うことができる。
【０１１０】
また、上記第１、第２の実施形態では、ＰＣとリーダライタユニットと無線カードからなる無線カード処理システムについて説明したが、これに限らず、第３の実施形態として、図９に示すように、リーダライタユニット（ＲＷＵ）と無線カードからなる無線カード処理システムを、たとえば入退ゲートに用いるようにしても良い。この入退ゲートとしては、無線カード４とリーダライタユニット（ＲＷＵ）とのデータの送受信（無線カード４からの送信だけでも良い）により、無線カード４の保持者の入出、退出、通過等を許可（ドアの開閉）するものである。
【０１１１】
この第３の実施形態の処理を、図９に示すフローチャートを参照して説明する。ただし、図４に示すフローチャートと同一部分には、同じステップを付与し、説明を省略する。まず、ステップ５、６、２７、２８を削除し、ステップ７、９を、ステップ３１、３２に変更し、ステップ１７と２１の間にステップ３３を追加し、ステップ２６の後にステップ３４、３５を追加する。
【０１１２】
すなわち、上記ステップ４によりＬＳＩ６の各レジスタ２２、２３、２４にレジスタ値を設定した際に、すべての準備が終了後、ＭＰＵ５は、ＬＳＩ６に無線カード送信用のレジスタ設定データを準備後、送信する（ＳＴ３１）。これにより、ＬＳＩ６のレジスタ２４に送信モードを示すレジスタ値が設定される（ＳＴ８）。この設定後、ＭＰＵ５はＬＳＩ６への送信データ（リードコマンド）を準備後、送信する（ＳＴ３２）。
【０１１３】
また、ステップ１８によるデータ受信待ち後、ＭＰＵ５は、所定時間経過（タイムアップ）した際（ＳＴ３３）、ステップ２２に進む。
【０１１４】
また、ステップ２６によるコントロール信号をＨレベルとした後、ＭＰＵ５は、データが正しいか否かをチェックし（ＳＴ３４）、正しい場合に、ドアをオープンし（ＳＴ３５）、正しくない場合およびドアのオープン後に、ステップ３１に戻る。
【０１１５】
上記したように、ＰＣと無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースとしてのＬＳＩと全体を制御するＭＰＵとからなるリーダライタユニット（ＲＷＵ）において、ＭＰＵとＬＳＩを接続するための線を少なくでき、ＬＳＩのピン数を少なくすることができ、ＭＰＵ側でこのＬＳＩのために使用するポートも減少でき、ポートの少ないＭＰＵでも使用することができる。
【０１１６】
また、ＬＳＩのレジスタの設定も容易にできるようになり、さらに外部との接続が少ないため通信部分のＬＳＩとしての独立性が高くなり、より汎用性が高くなるという利点を持ったものである。
【０１１７】
【発明の効果】
以上詳述したように、この発明によれば、上位装置と無線カードとの間でデータのやり取りを行い、様々な通信方式に対応できるインターフェースと全体を制御する制御素子とからなるものにおいて、制御素子とインターフェースを接続するための線を少なくでき、インターフェースのピン数を少なくすることができ、ＭＰＵ側でこのインターフェースのために使用するポートも減少でき、ポートの少ないＭＰＵでも使用することができるリーダライタユニットを提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態の無線カード処理システムの概略構成を示すブロック図。
【図２】リーダライタユニットの概略構成を示すブロック図。
【図３】ＭＰＵとＬＳＩ間の信号を説明するための信号波形図。
【図４】無線カードのデータをリードする際の動作を説明するためのフローチャート。
【図５】ＭＰＵとＬＳＩ間の信号を説明するための信号波形図。
【図６】ＭＰＵとＬＳＩ間の信号を説明するための信号波形図。
【図７】この発明の第２の実施形態のリーダライタユニットの概略構成を示すブロック図。
【図８】ＭＰＵとＬＳＩ間の信号を説明するための信号波形図。
【図９】無線カードのデータをリードする際の動作を説明するためのフローチャート。
【符号の説明】
１…ＰＣ
２…リーダライタユニット
４…無線カード
５…ＭＰＵ
６…ＬＳＩ
２１…ＳＩＯ
２２、２３、２４…レジスタ
２５…モード切換器
２６…分周器
２７…タイミング生成器
２８…変調回路
２９…復調回路
【図１】
0004413321.tif 000002
【図２】
0004413321.tif 000003
【図３】
0004413321.tif 000004
【図４】
0004413321.tif 000005
【図５】
0004413321.tif 000006
【図６】
0004413321.tif 000007
【図７】
0004413321.tif 000008
【図８】
0004413321.tif 000009
【図９】
0004413321.tif 000010