(57)【特許請求の範囲】
【請求項１】
相変化材料、および
該相変化材料に結合された底部電極であって、低抵抗層の上部に高抵抗層を有する底部電極、
を有する相変化メモリであって、
前記底部電極は、相変化材料を含まず、前記低抵抗層は、前記高抵抗層よりも薄く、
前記高抵抗層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする相変化メモリ。
【請求項２】
前記高抵抗層は、前記相変化材料に接続されることを特徴とする請求項1に記載のメモリ。
【請求項３】
前記低抵抗層に接続されたカップ状導体を有することを特徴とする請求項1または2に記載のメモリ。
【請求項４】
前記相変化材料の層と前記底部電極の間に絶縁体を有し、該絶縁体内には孔部が形成されることを特徴とする請求項1乃至3のいずれか一つに記載のメモリ。
【請求項５】
第1の層および第2の層を有する底部電極を形成するステップであって、前記第2の層は、前記第1の層より高い抵抗率を有する、ステップと、
前記第2の層の上部に相変化材料を形成するステップと、
を有し、
前記底部電極は、相変化材料を含まず、前記第1の層は、前記第2の層よりも薄く、
前記第2の層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする方法。
【請求項６】
前記第1の層を導体と接続させるステップを有することを特徴とする請求項5に記載の方法。
【請求項７】
前記底部電極の上部に絶縁体を形成するステップおよび前記絶縁体に孔部を形成するステップを有することを特徴とする請求項5または6に記載の方法。
【請求項８】
前記孔部内に、前記底部電極と接続された前記相変化材料を形成するステップを有することを特徴とする請求項7に記載の方法。
【請求項９】
前記孔部よりも幅の広い底部電極を形成するステップを有することを特徴とする請求項8に記載の方法。
【請求項１０】
孔部を定形する絶縁層と、
前記孔部に設置された相変化材料と、
前記相変化材料と接続するように前記孔部の底部に設置された底部電極と、
を有する相変化メモリであって、前記底部電極は第1および第2の層を有し、前記第1の層は前記相変化材料と接続され、前記第2の層よりも高い抵抗率を有し、
前記底部電極は、相変化材料を含まず、前記第2の層は、前記第1の層よりも薄く、
前記第1の層は、前記相変化材料と隣接する箇所を加熱する役割を有することを特徴とする、相変化メモリ。
【請求項１１】
前記第2の層に接続されたカップ状導体を有することを特徴とする請求項10に記載のメモリ。
【請求項１２】
前記底部電極は、前記孔部より幅が広いことを特徴とする請求項10または11に記載のメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して電子メモリに関し、特に相変化材料を用いる電子メモリに関する。
【背景技術】
【０００２】
相変化材料は、少なくとも2種類の状態を持ち、これらの状態は、アモルファス状態および結晶質状態と呼ばれる。両状態間の遷移は、選択的に生じさせることができる。通常アモルファス状態は、結晶質状態よりも高い抵抗を示すため、両状態を区別することができる。アモルファス状態では、より不規則な原子構造となる。通常は、いずれの相変化材料を利用しても良い。ただし、薄膜カルコゲナイド合金材料を用いることが好ましい場合がある。
【０００３】
相変化は可逆的に生じる。すなわちメモリには、温度の変化に応じてアモルファスから結晶質状態に変化し、その後結晶質からアモルファス状態に戻る変化、あるいはその逆の変化が生じ得る。実際には、各メモリセルはプログラム化レジスタとみなすことができ、メモリセルは、高抵抗と低抵抗の状態間で可逆的に変化する。相変化は抵抗加熱によって生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
相変化メモリにおいては、相変化材料の加熱が非効率的であることが示されている。従って相変化材料の加熱を適切に行うことに対してニーズがある。
【０００５】
本発明は、相変化材料の加熱をより均一に行うことの可能な相変化メモリ、およびその製作方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明のある態様では、
絶縁体、
該絶縁体上の相変化材料、
該相変化材料に結合された底部電極であって、低抵抗層の上部に高抵抗層を有する底部電極、
とを有する相変化メモリが提供される。
【０００７】
本発明のメモリにおいて、前記高抵抗層は、前記層変化材料に接続されても良い。
【０００８】
また前記低抵抗層は、前記高抵抗層よりも薄くすることができる。
【０００９】
さらに本発明のメモリは、前記低抵抗層に接続されたカップ状導体を有しても良い。
【００１０】
さらに本発明のメモリは、前記相変化材料の層と前記底部電極の間に絶縁体を有し、該絶縁体内には孔部が形成されても良い。
【００１１】
本発明の別の態様では、
第1の層および第2の層を有する底部電極を形成するステップであって、前記第2の層は、前記第1の層より高い抵抗率を有する、ステップと、
前記第2の層の上部に相変化材料を形成するステップと、
を有する方法が提供される。
【００１２】
本発明の方法は、前記第2の層を導体と接続させるステップを有しても良い。
【００１３】
また本発明の方法は、前記底部電極の上部に絶縁体を形成するステップおよび前記絶縁体に孔部を形成するステップを有しても良い。
【００１４】
さらに本発明の方法は、前記孔部内に、前記底部電極と接続された前記相変化材料を形成するステップを有しても良い。
【００１５】
さらに本発明の方法は、前記孔部よりも幅の広い底部電極を形成するステップを有しても良い。
【００１６】
本発明のさらに別の態様では、
孔部を定形する絶縁層と、
前記孔部に設置された相変化材料と、
前記相変化材料と接続するように前記孔部の底部に設置された底部電極と、
を有する相変化メモリであって、前記底部電極は第1および第2の層を有し、前記第1の層は前記相変化材料と接続され、前記第2の層よりも高い抵抗率を有することを特徴とする、相変化メモリが提供される。
【００１７】
本発明のメモリにおいては、前記第2の層は、前記第1の層よりも薄くすることができる。
【００１８】
また本発明のメモリは、前記第2の層に接続されたカップ状導体を有しても良い。
【００１９】
さらに本発明のメモリにおいては、前記底部電極は、前記孔部より幅が広くても良い。
【発明を実施するための最良の形態】
【００２０】
図1には、複数の相変化メモリセル12からなる相変化メモリ10が示されており、メモリセルには、隣接するビットライン14における隣接セル12aおよび12bが含まれる。各ビットライン14は、バリア材16上に設置される。バリア材16は、相変化材料18の上部に設置され、一部は孔部に向かって延びる。本発明の実施例では、相変化材料はカルコゲナイド材料である。
【００２１】
本実施例では、これに限定されるものではないが、相変化メモリ材料は、テレリウム−ゲルマニウム−アンチモン（TexGeySbz）材料またはGeSbTe合金のようなカルコゲナイド成分を有する。ただし本発明の範囲はこれに限定されるものではない。代わりに電気特性（例えば抵抗、容量等）がエネルギーの印加、例えば光、熱または電流等によって変化するような、別の相変化材料を用いても良い。
【００２２】
ある実施例では孔部46は、側壁スペーサ22によって定形される。孔部46および側壁スペーサ22は、誘電体または絶縁体の材料20内に形成された開口によって定形されても良い。材料20は、酸化物、窒化物または他のいかなる絶縁材料であっても良い。
【００２３】
孔部46の下には、1組の底部電極が設置され、この電極組は、比較的高抵抗の底部電極24と、比較的低抵抗の底部電極26とを有する。高抵抗電極24は、相変化材料46と隣接する箇所を加熱する役割を有し、垂直方向の厚さは厚い。低抵抗電極26は、高抵抗電極24の幅全体にわたって横断する電流を十分に分散させる役割を有する。
【００２４】
ある実施例では、電流は、低抵抗電極26から台座状導体30を介して流れる。本発明のある実施例では、導体30は、中に絶縁体28が充填されたカップ状であって、絶縁体28は、さらに台座状導体30を取り囲む。
【００２５】
台座状導体30は、窒化物層32を貫通している。窒化物層32は、絶縁層35上部に設置される。なお絶縁層35は、p+領域38を有する半導体基板上に形成される。
【００２６】
p+領域38は、シリサイド接触領域34と隣接しても良い。p+領域の下には、n型シリコン層40が存在する。n+領域36は、隣接ビットライン14の間に設置される。本発明のある実施例では、n型シリコン層40の底部には、p型エピタキシャル（EPI）シリコン層42とp++型シリコン基板44が存在する。
【００２７】
高抵抗底部電極24の抵抗は、1乃至500mΩ-cmであるが、30乃至100mΩ-cmの範囲であることが好ましい。本発明のある実施例では、低抵抗底部電極26は、0.01乃至1.0mΩ-cmの抵抗率であって、0.05乃至0.15mΩ-cmであることが好ましい。電極26に用いられる低抵抗材料の例として、例えば、窒化タンタルが挙げられる。
【００２８】
図2に示されているプロセッサを基本とするシステムは、プロセッサ50を有し、このプロセッサは、2例を挙げると、通常の目的のプロセッサまたはデジタル信号プロセッサである。プロセッサ50は、例えばバス52によってメモリ10に結合される。ある実施例では、ワイヤレスインターフェース54が提供される。ワイヤレスインターフェース54は、例えばトランシーバまたはアンテナを有する。
【００２９】
本発明は、限定された数の実施例で説明されたが、多くの変更や修正が可能であることは、当業者には明らかであろう。添付の請求項には、本発明の概念および範囲内にあるそのような変更や修正が含まれる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例による相変化メモリの一部の拡大断面図である。
【図２】本発明の実施例による相変化メモリを利用したシステムの概略図である。
【図１】
0004446891.tif 000002
【図２】
0004446891.tif 000003