(57)【特許請求の範囲】
【請求項１】
セラミック基板と前記セラミック基板の一方主面上に形成される樹脂層とを備え、
前記樹脂層の外方に向く主面側には、凹部が形成され、
前記樹脂層内には、その厚み方向に軸線方向を向けた状態で柱状導体が配置され、前記柱状導体の軸線方向での第１の端部は、少なくとも前記セラミック基板と前記樹脂層との界面にまで達し、前記柱状導体の前記第１の端部とは逆の第２の端部は、前記凹部の開口面より内方に位置しかつ前記凹部内で露出する端面を有していて、
前記柱状導体は、前記セラミック基板内に形成されているビア導体と一体化された焼結金属導体によって与えられる、
積層型電子部品。
【請求項２】
前記柱状導体の前記端面は、その一部において、前記凹部内で露出している、請求項１に記載の積層型電子部品。
【請求項３】
前記柱状導体の前記第２の端部は、前記凹部の底面から突出している、請求項１に記載の積層型電子部品。
【請求項４】
前記柱状導体の前記第２の端部の断面積は、前記第１の端部の断面積より大きい、請求項１に記載の積層型電子部品。
【請求項５】
前記セラミック基板上に実装されかつ前記樹脂層に内蔵される第１の電子部品をさらに備える、請求項１に記載の積層型電子部品。
【請求項６】
前記第１の電子部品の、前記セラミック基板上での高さ方向寸法は、前記柱状導体の、前記セラミック基板上での軸線方向寸法より大きい、請求項６に記載の積層型電子部品。
【請求項７】
前記凹部内に収容される第２の電子部品をさらに備え、前記第２の電子部品は、前記凹部の開口面より内方に位置している、請求項１に記載の積層型電子部品。
【請求項８】
請求項１ないし７のいずれかに記載の積層型電子部品と、
前記積層型電子部品を実装する実装基板と
を備え、
前記積層型電子部品は、前記凹部が形成された主面を前記実装基板側に向けた状態とされ、
前記柱状導体は、前記凹部内において付与された導電性接続部材を介して、前記実装基板上に形成された導電接続部に電気的に接続されている、
電子装置。
【請求項９】
前記導電性接続部材が半田である、請求項８に記載の電子装置。
【請求項１０】
前記導電接続部は、前記実装基板の表面から所定の高さ方向寸法をもって突出し、かつ前記凹部内にはめ込まれた状態となっている、請求項８に記載の電子装置。
【請求項１１】
セラミック基板と前記セラミック基板の一方主面上に形成される樹脂層とを備え、前記樹脂層には、その厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれている、複合基板を作製する、複合基板作製工程と、
前記柱状導体の、前記樹脂層の外方に向く主面側に位置する端部の少なくとも端面を露出させるように、前記樹脂層の外方に向く主面側に、凹部を形成する、凹部形成工程と
を備える、積層型電子部品の製造方法。
【請求項１２】
前記複合基板作製工程は、
一方主面の所定の部分に導電部分が形成された、未焼結状態のセラミック成形体と、前記セラミック成形体の焼結温度では焼結しない無機材料粉末を含み、かつ厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれた、非焼結性の無機材料成形体とを備え、前記未焼結状態のセラミック成形体と前記非焼結性の無機材料成形体とが、前記導電部分に前記柱状導体の端部が接するように積層されている、未焼結状態の複合積層体を作製する工程と、
前記未焼結状態の複合積層体を、前記セラミック成形体が焼結するが、前記無機材料成形体が焼結しない温度で焼成し、それによって、前記セラミック成形体を前記セラミック基板とする工程と、
焼成後の前記複合積層体から前記非焼結性の無機材料成形体を除去し、それによって、前記柱状導体を一方主面から突出させた前記セラミック基板を取り出す工程と、
前記柱状導体を埋めるように前記セラミック基板の一方主面上に樹脂層を形成する工程と
を備える、請求項１１に記載の積層型電子部品の製造方法。
【請求項１３】
前記未焼結状態のセラミック成形体の一方主面の所定の部分に形成された導電部分は、前記セラミック基板内に形成されるべきビア導体によって与えられる、請求項１２に記載の積層型電子部品の製造方法。
【請求項１４】
前記樹脂層を形成する工程は、トランスファーモールドによって前記樹脂層を成形する工程を備える、請求項１２に記載の積層型電子部品の製造方法。
【請求項１５】
前記樹脂層を形成する工程の前に、前記セラミック基板の一方主面上に電子部品を実装する工程をさらに備える、請求項１２に記載の積層型電子部品の製造方法。
【請求項１６】
前記凹部形成工程は、前記樹脂層の外方に向く主面に向かってレーザ光を照射する工程を備える、請求項１１に記載の積層型電子部品の製造方法。
【請求項１７】
前記樹脂層は、感光性樹脂からなり、前記凹部形成工程は、前記凹部を形成すべき部分を除く部分に開口を有するマスクを用いて前記感光性樹脂を露光する工程と、前記凹部を形成するように現像する工程とを備える、請求項１１に記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型電子部品、それを備える電子装置、および積層型電子部品の製造方法に関するもので、特に、セラミック基板上に樹脂層が形成された積層構造を有する積層型電子部品、この積層型電子部品が実装基板上に実装された構造を有する電子装置、および積層型電子部品の製造方法に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある積層型電子部品として、半導体素子やチップ部品などのような電子部品が複数個一体化されたものであって、セラミック基板の一方主面上に、半導体素子やチップ部品などの電子部品が実装され、これら電子部品が、セラミック基板の一方主面上に形成された樹脂層内に埋め込まれた構造を有するものがある（たとえば、特許文献１参照）。【０００３】
上述のような構造の積層型電子部品を用いて特定の電子装置を構成するとき、積層型電子部品は、マザーボードとなる実装基板上に実装された状態とされる。積層型電子部品は、通常、その樹脂層の外方に向く主面上に外部接続用のパッド電極を形成しており、このパッド電極が実装基板上に形成された導電ランドに半田付けされることによって、実装状態とされる。上述のパッド電極は、樹脂層内に配置された柱状の導体（ビア導体）を介して、セラミック基板側に設けられた特定の配線導体と電気的に接続されている。【０００４】
他方、上述のような積層電子部品を備える電子装置には、小型化かつ低背化の要求が常にある。前述したように、積層型電子部品が実装基板上に実装された構造について注目すると、積層型電子部品側のパッド電極と実装基板側の導電ランドとの間に介在する半田の厚みさえも小型化かつ低背化の妨げとなっており、この小型化かつ低背化がより追求されるようになると、上記の半田の厚みをできるだけ低減することも重要な課題となってくる。さらには、パッド電極や導電ランドの厚みさえも小型化かつ低背化の妨げとなっていると見ることができる。
【特許文献１】特開２００３−１２４４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の目的は、上述のような小型化かつ低背化の要求に十分応えることができる積層型電子部品およびその製造方法を提供しようとすることである。【０００６】
この発明の他の目的は、小型化かつ低背化を実現することができる、積層型電子部品が実装基板上に実装された構造を有する電子装置を提供しようとすることである。
【課題を解決するための手段】
【０００７】
この発明は、セラミック基板とセラミック基板の一方主面上に形成される樹脂層とを備える、積層型電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。【０００８】
すなわち、上記樹脂層の外方に向く主面側には、凹部が形成される。また、樹脂層内には、その厚み方向に軸線方向を向けた状態で柱状導体が配置される。この柱状導体の軸線方向での第１の端部は、少なくともセラミック基板と樹脂層との界面にまで達し、柱状導体の第１の端部とは逆の第２の端部は、上記凹部の開口面より内方に位置しかつ凹部内で露出する端部を有している。【０００９】
この発明は、また、柱状導体は、セラミック基板内に形成されているビア導体と一体化された焼結金属導体によって与えられることを特徴としている。
【００１０】
柱状導体の端面は、その一部において、凹部内で露出していても、柱状導体の第２の端部は、凹部の底面から突出していても、あるいは、柱状導体の第２の端部の断面積は、第１の端部の断面積より大きくされていてもよい。【００１１】
この発明に係る積層型電子部品は、セラミック基板上に実装されかつ樹脂層に内蔵される第１の電子部品をさらに備えていてもよい。この場合、第１の電子部品の、セラミック基板上での高さ方向寸法は、柱状導体の、セラミック基板上での軸線方向寸法より大きくてもよい。【００１２】
この発明に係る積層型電子部品は、前述した凹部内に収容される第２の電子部品をさらに備えていてもよい。この第２の電子部品は、凹部の開口面より内方に位置している。【００１３】
この発明は、上述したような積層型電子部品と、この積層型電子部品を実装する実装基板とを備える、電子装置にも向けられる。この発明に係る電子装置において、積層型電子部品は、凹部が形成された主面を実装基板側に向けた状態とされ、柱状導体は、凹部内において付与された導電性接続部材を介して、実装基板上に形成された導電接続部に電気的に接続される。【００１４】
この発明に係る電子装置において、上記導電性接続部材が半田であることが好ましい。【００１５】
また、導電接続部は、実装基板の表面から所定の高さ方向寸法をもって突出するが、凹部内にはめ込まれた状態となっていることが好ましい。【００１６】
この発明は、また、積層型電子部品の製造方法にも向けられる。【００１７】
この発明に係る積層型電子部品の製造方法は、セラミック基板とセラミック基板の一方主面上に形成される樹脂層とを備え、樹脂層には、その厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれている、複合基板を作製する、複合基板作製工程と、柱状導体の樹脂層の外方に向く主面側に位置する端部の少なくとも端面を露出させるように、樹脂層の外方に向く主面側に凹部を形成する、凹部形成工程とを備えることを特徴としている。【００１８】
上述した複合基板作製工程は、好ましく、次のように実施される。【００１９】
一方主面の所定の部分に導電部分が形成された、未焼結状態のセラミック成形体と、このセラミック成形体の焼結温度では焼結しない無機材料粉末を含み、かつ厚み方向に軸線方向を向けた状態で柱状導体が埋め込まれた、非焼結性の無機材料成形体とを備え、未焼結状態のセラミック成形体と非焼結性の無機材料成形体とが、導電部分に柱状導体の端部が接するように積層されている、未焼結状態の複合積層体がまず作製される。【００２０】
次に、セラミック成形体が焼結するが、無機材料成形体が焼結しない温度で、上記未焼結状態の複合積層体が焼成される。これによって、セラミック成形体はセラミック基板となる。【００２１】
次に、焼成後の複合積層体から非焼結性の無機材料成形体が除去される。これによって、柱状導体を一方主面から突出させたセラミック基板が取り出される。【００２２】
次に、上記柱状導体を埋めるようにセラミック基板の一方主面上に樹脂層が形成され、これによって、前述した複合基板が作製される。【００２３】
上述した好ましい実施態様において、未焼結状態のセラミック成形体の一方主面の所定の部分に形成された前述の導電部分は、セラミック基板内に形成されるべきビア導体によって与えられることが好ましい。【００２４】
また、上述した好ましい実施態様において、樹脂層を形成するため、トランスファーモールドによって樹脂層を成形するようにすることが好ましい。【００２５】
また、樹脂層を形成する工程の前に、セラミック基板の一方主面上に電子部品を実装する工程が実施されてもよい。【００２６】
また、この発明に係る積層型電子部品の製造方法において、前述した凹部形成工程は、樹脂層の外方に向く主面に向かってレーザ光を照射することによって実施されるのが好ましい。【００２７】
なお、樹脂層は、感光性樹脂から構成されてもよい。この場合、凹部形成工程は、凹部を形成すべき部分を除く部分に開口を有するマスクを用いて感光性樹脂を露光する工程と、凹部を形成するように現像する工程とを備えている。
【発明の効果】
【００２８】
この発明に係る積層型電子部品によれば、樹脂層内に配置された柱状導体の端面が、樹脂層の外方に向く主面側に形成された凹部の開口面より内方に位置しかつこの凹部内で露出しているので、この積層型電子部品を実装基板上に実装したとき、柱状導体を実装基板上に形成された導電接続部に電気的に接続するためのたとえば半田のような導電性接続部材を、凹部内に位置させることができる。【００２９】
したがって、導電性接続部材の厚みに関わらず、積層型電子部品を実装基板上に実装した構造を有する電子装置の小型化かつ低背化を実現することができる。また、小型化かつ低背化を阻害することなく、導電性接続部材を厚く付与することができるので、柱状導体と実装基板との間での電気的接続の信頼性を高めることができる。【００３０】
また、この発明に係る積層型電子部品によれば、柱状導体が、セラミック基板内に形成されているビア導体と一体化された焼結金属導体によって与えられているので、セラミック基板と樹脂層との界面での電気的接続の信頼性を高め、かつ機械的強度を高めることができる。また、柱状導体を、導電性、放熱性および半田接合性に優れたものとすることができる。また、このような構造において柱状導体のアスペクト比が大きいと、柱状導体におけるセラミック基板と樹脂層との界面部分に応力が集中し、クラックなどが生じやすくなるが、樹脂層に凹部を設けることにより、アスペクト比を小さくすることができる。
【００３１】
柱状導体の端面が、その一部において、凹部内で露出していると、柱状導体の断面寸法を大きくして柱状導体の機械的強度を高めながらも、実装基板への実装に際しての半田等の導電性接続部材の接合部の面積を小さくすることができる。その結果、実装基板の表面配線等についての自由度を高めることができる。【００３２】
柱状導体の第２の端部が、凹部の底面から露出していると、実装基板への実装に際して付与される導電性接続部材が、柱状導体の端面だけでなく、側面にも付着するので、半田付け等の導電性接続部材を用いた接合の強度を高めることができる。【００３３】
柱状導体の第２の端部の断面積が、第１の端部の断面積より大きいと、半田付け等の導電性接続部材を用いた接合に際して、半田等の導電性接続部材との接合可能な面積が大きくなるので、導電性接続部材による接合強度を高めることができる。【００３４】
この発明に係る積層型電子部品は、凹部内で露出する端面を有する柱状導体を備えているので、柱状導体の端面に電気的に接続されるように、凹部内に電子部品を収容するようにすれば、高密度実装を図ろうとする上で有利な構造を与えることができる。【００３５】
この発明に係る電子装置によれば、柱状導体と実装基板側の導電接続部とが、直接、導電性接続部材によって接合される構造を採用することができるので、積層型電子部品においてパッド電極等が不要となり、積層型電子部品の製造工程をより簡単にすることができる。【００３６】
上述した導電性接続部材として半田が用いられるとき、この半田は、凹部内に付与されるので、凹部からはみ出しにくく、それゆえ、半田フラッシュを生じにくくすることができる。【００３７】
この発明に係る電子装置において、実装基板の表面から所定の高さ方向寸法をもって突出するように設けられた導電接続部が、積層型電子部品側の凹部内にはめ込まれた状態となっていると、電子装置においてより小型化かつ低背化を図ることができる。また、導電接続部の高さ方向寸法分だけ柱状導体の軸線方向寸法を短くすることができるので、柱状導体の、軸線方向に対して直交する方向への応力に耐え得る強度、すなわち耐横押し強度を向上させることができる。さらに、導電接続部の凹部へのはめ込みによって、積層型電子部品の実装基板に対する位置合わせを行なうことができる。【００３８】
この発明に係る積層型電子部品の製造方法によれば、実装に柱状導体が埋め込まれた状態の複合基板を作製した後、柱状導体の少なくとも端面を露出させるように、樹脂層に凹部を形成するようにしているので、複合基板における柱状導体の軸線方向寸法あるいは端面の位置について、それほど高い精度が要求されない。したがって、積層型電子部品の製造のための工程管理を簡素化することができる。【００３９】
なお、柱状導体を焼結金属導体から構成するとき、たとえば焼成条件等に影響されて、柱状導体の軸線方向寸法を良好な再現性をもって一定とすることは比較的困難である。このような課題を有しているにも関わらず、この発明では、柱状導体の端面と樹脂層の表面とを面一にする必要がなく、柱状導体を埋めるように樹脂層を形成すれば足り、柱状導体の軸線方向寸法の変動は凹部の深さによって調整すればよい。【００４０】
また、この発明に係る積層型電子部品の製造方法によれば、柱状導体の端面を露出させるため、たとえば、樹脂層の表面全体を削るといった方法が採用されないため、樹脂層の厚みを一定にすることができ、得られた積層型電子部品の高さ方向寸法の精度を向上させることができる。【００４１】
この発明に係る積層型電子部品の製造方法において、複合基板を作製するにあたって、前述したように、未焼結状態のセラミック成形体と、柱状導体が埋め込まれた非焼結性の無機材料成形体とを備える、未焼結状態の複合積層体を作製し、この未焼結状態の複合積層体を、セラミック成形体が焼結するが、無機材料成形体が焼結しない温度で焼成し、焼成後の複合積層体から非焼結性の無機材料成形体を除去するといった工程を採用すれば、柱状導体を一方主面から突出させたセラミック基板を容易に得ることができ、次に、柱状導体を埋めるようにセラミック基板の一方主面上に樹脂層を形成すれば、複合基板を能率的に作製することができる。【００４２】
上述した未焼結状態の複合積層体に備えるセラミック成形体に、ビア導体が形成され、このビア導体に柱状導体の端部が接するようにされていると、セラミック基板内に形成されているビア導体と一体化された焼結金属導体によって柱状導体を与える構造を容易に得ることができる。【００４３】
複合基板における樹脂層を形成するため、トランスファーモールドが適用されると、樹脂層の表面に接する金型の面を平坦にすることにより、平坦性に優れた表面を有する樹脂層を容易に形成することができる。また、前述したように、柱状導体を焼結金属導体から構成するとき、たとえば焼成条件等に影響されて、柱状導体の軸線方向寸法を良好な再現性をもって一定とすることは比較的困難であるが、この発明では、柱状導体を埋めるように樹脂層を形成すれば足りるので、樹脂層の形成にトランスファーモールドによる成形を問題なく適用することができる。【００４４】
この発明に係る積層型電子部品の製造方法において、樹脂層に凹部を形成するため、レーザ光の照射を適用したり、感光性樹脂の露光および現像を適用したりすると、所望の凹部を、寸法、形状および位置に関して高い精度をもって容易に形成することができる。
【図面の簡単な説明】
【００４５】
【図１】図１は、この発明の第１の実施形態による積層型電子部品１を示す断面図である。
【図２】図２は、図１に示した積層型電子部品１を実装基板２６上に実装して構成された電子装置２の一部を拡大して示す断面図である。
【図３】図３は、図１に示した積層型電子部品１の製造方法を説明するためのもので、特に、複合基板作製工程を説明するためのものである。
【図４】図４は、この発明の第２の実施形態による積層型電子部品１ａの一部を拡大して示す断面図である。
【図５】図５は、この発明の第３の実施形態による積層型電子部品１ｂの一部を拡大して示す断面図である。
【図６】図６は、この発明の第４の実施形態による積層型電子部品１ｃの一部を拡大して示す断面図である。
【図７】図７は、この発明の第５の実施形態による積層型電子部品１ｄの一部を拡大して示す断面図である。
【図８】図８は、図７に示した積層型電子部品１ｄの製造方法を説明するための図３（ａ）に相当する図である。
【図９】図９は、この発明の第６の実施形態による積層型電子部品１ｅを示す断面図である。
【図１０】図１０は、この発明の第７の実施形態による積層型電子部品１ｆを示す断面図である。
【符号の説明】
【００４６】
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ  積層型電子部品
２  電子装置
３  セラミック基板
４，７，２４  主面
５  樹脂層
８，９，４１  凹部
１０，１１，４３、４４  柱状導体
１２，１３  第１の端部
１４，１５  第２の端部
１６，１７，４６，４７  端面
１８，２０，２２，４５  導体膜
１９，２１  ビア導体
２３，２５，４２  電子部品
２６  実装基板
２７  導電ランド
２８  半田
３１  複合積層体
３２  セラミック成形体
３３  無機材料成形体
【発明を実施するための最良の形態】
【００４７】
図１ないし図３は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、積層型電子部品１の断面図であり、図２は、図１に示した積層型電子部品１を実装基板上に実装して得られた電子装置２の一部を拡大して示す断面図であり、図３は、積層型電子部品１の製造方法を説明するための断面図である。【００４８】
図１を参照して、積層型電子部品１は、セラミック基板３とセラミック基板３の一方主面４上に形成される樹脂層５とを備えている。セラミック基板３は、複数のセラミック層６を積層した構造を有している。セラミック層６は、たとえば、Ａｌ2 Ｏ3 をフィラーとし、ホウ珪酸ガラスを焼結助剤として含む、低温焼成セラミック材料から構成される。他方、樹脂層５は、たとえばエポキシ系樹脂から構成される。セラミック基板３の平面寸法は、たとえば１０５ｍｍ×１０５ｍｍとされる。【００４９】
樹脂層５の外方に向く主面７側には凹部８および９が形成されている。また、樹脂層５内には、その厚み方向に軸線方向を向けた状態で柱状導体１０および１１が配置されている。これら柱状導体１０および１１は、共通して、次のような構成を有している。【００５０】
柱状導体１０および１１の各々の軸線方向での第１の端部１２および１３は、少なくともセラミック基板３と樹脂層５との界面、すなわちセラミック基板３の一方主面４にまで達している。また、柱状導体１０および１１の各々の第１の端部１２および１３とは逆の第２の端部１４および１５は、凹部８および９の開口面より内方に位置しかつ凹部８および９内で露出する端面１６および１７をそれぞれ有している。【００５１】
より特定的には、一方の柱状導体１０は、その第１の端部１２をセラミック基板３の一方主面４上に位置させていて、この主面４上に形成された導体膜１８と一体化されている。他方の柱状導体１１は、その第１の端部１３をセラミック基板３の内部に位置させていて、セラミック層６を厚み方向に貫通するビア導体１９およびセラミック層６間の界面に沿って形成される導体膜２０と一体化されている。このような構成から、柱状導体１１の方が、柱状導体１０に比べて、機械的強度、特に耐横押し強度を高くすることができる。本実施形態においては、互いに異なる構成の柱状導体１０と柱状導体１１とが形成されているが、後者の構成の柱状導体１１が形成されることが必須である。
【００５２】
なお、図１には、セラミック基板３の内部に形成されるものとして、上述したビア導体１９および導体膜２０の他、ビア導体２１および導体膜２２が図示されている。【００５３】
上述した柱状導体１０および１１、導体膜１８、２０および２２ならびにビア導体１９および２１は、たとえばＡｇをもって構成される焼結金属導体によって与えられる。また、柱状導体１０および１１の端面１６および１７には、必要に応じて、ＮｉめっきおよびＡｕめっきが施されてもよい。【００５４】
柱状導体１０および１１の各々は、たとえば、その断面形状が正方形とされ、０．５ｍｍ×０．５ｍｍの断面寸法を有している。凹部８および９の各々についても、たとえば、０．５ｍｍ×０．５ｍｍの正方形の断面形状を有している。なお、これら柱状導体１０および１１ならびに凹部８および９の各々の断面形状は、長方形、四角形以外の角形、円形、楕円形などに変更されてもよい。【００５５】
また、一例として、柱状導体１０および１１の各々の、セラミック基板３の一方主面４からの軸線方向寸法は、０．７ｍｍとされ、他方、樹脂層５の厚みは、０．８ｍｍとされる。したがって、凹部８および９の各々の深さは、０．１ｍｍとされる。なお、凹部８および９の各々の深さは、０．０１〜０．２ｍｍの範囲内にあることが望ましい。【００５６】
また、積層型電子部品１は、セラミック基板３の一方主面４上に実装されかつ樹脂層５に内蔵される電子部品２３を備えている。電子部品２３は、たとえばＩＣチップのような半導体素子である。セラミック基板３の他方主面２４上には、電子部品２５が実装される。電子部品２５は、たとえば積層セラミックコンデンサのようなチップ部品である。【００５７】
図１には、想像線で実装基板２６が図示されている。図２に示すような電子装置２が構成されるとき、積層型電子部品１は実装基板２６上に実装される。このとき、積層型電子部品１は、前述した凹部８および９が形成された主面７が実装基板２６側に向けられた状態とされる。【００５８】
図２には、図１に示した一方の柱状導体１０およびそれに関連する構成が示されている。他方の柱状導体１１およびそれに関連する構成については、図２に示した柱状導体１０の場合と実質的に同様であるので、その図示および説明を省略する。【００５９】
図２を参照して、実装基板２６上には、導電接続部としての導電ランド２７が形成されている。実装基板２６は、たとえば、プリント回路基板から形成され、導電ランド２７は、たとえば、厚み１００μｍのＣｕ箔から構成される。柱状導体１０は、凹部８内において付与された半田２８を介して、導電ランド２７に電気的に接続される。特に、この実施形態では、積層型電子部品１側にはパッド電極のようなものが設けられず、柱状導体１０と導電ランド２７とは、直接、半田２８を介して半田付けされている。【００６０】
図２からわかるように、半田２８は凹部８内において付与されているので、半田２８の厚みが電子装置２の小型化かつ低背化を妨げることがない。また、柱状導体１０と導電ランド２７との電気的接続の信頼性を高めるため、半田２８を十分に付与したとしても、半田２８が凹部８からはみ出しにくくすることができ、半田フラッシュを抑制することができる。また、導電ランド２７が凹部８内にはめ込まれた状態となっているので、導電ランド２７の厚みが電子装置２の小型化かつ低背化を妨げることがない。また、実装基板２６に対する積層型電子部品１の位置合わせが容易であり、また、耐横押し強度を高めることができる。この点において、導電ランド２７の厚みは、５μｍ以上であることが好ましい。なお、本実施形態においては、導電ランド２７は凹部８内にはめ込まれているが、導電接続部は、導電ランド２７に限られず、実装基板２６の表面に露出するのみの配線導体のように凹部８内にはめ込まれないものでもよい。【００６１】
図１に示した積層型電子部品１は、次のようにして製造される。【００６２】
すなわち、積層型電子部品１を製造するため、セラミック基板３と樹脂層５とを備え、樹脂層５に柱状導体１０および１１が埋め込まれている、複合基板を作製する、複合基板作製工程がまず実施され、次いで、柱状導体１０および１１の、第２の端部１４および１５の少なくとも端面１６および１７を露出させるように、樹脂層５の外方に向く主面７側に、凹部８および９を形成する、凹部形成工程が実施される。上述の複合基板作製工程は、好ましくは、次のように実施される。【００６３】
図３は、複合基板作製工程を説明するためのものである。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００６４】
複合基板を作製するためには、図３（ｂ）に示すような未焼結状態の複合積層体３１が作製される。未焼結状態の複合積層体３１は、未焼結状態のセラミック成形体３２と、非焼結性の無機材料成形体３３とを備えている。セラミック成形体３２は、セラミック基板３となるべきものであって、そこには、前述した導体膜１８、２０および２２ならびにビア導体１９および２１が、生の状態の導電性ペーストをもって形成されている。セラミック成形体３２の一方主面４の所定の部分には、導体膜１８およびビア導体１９によって与えられる導電部分が形成されている。【００６５】
非焼結性の無機材料成形体３３は、セラミック成形体３２の焼結温度では焼結しない無機材料粉末を含んでいる。前述したように、Ａｌ2 Ｏ3 をフィラーとし、ホウ硅酸ガラスを焼結助剤として含む、セラミック材料をもってセラミック層６すなわちセラミック成形体３２が構成される場合には、無機材料成形体３３に含まれる無機材料粉末としては、Ａｌ2 Ｏ3 粉末が有利に用いられる。無機材料成形体３３には、その厚み方向に軸線方向を向けた状態で柱状導体１０および１１が埋め込まれている。なお、この段階では、柱状導体１０および１１は、生の状態の導電性ペーストから構成されている。柱状導体１０および１１を形成するための導電性ペーストは、導体膜１８およびビア導体１９によって与えられる導電部分を形成するための導電性ペーストと少なくとも主成分を同一とするものが好ましい。さらには、組成そのものが同一のものを用いるのが好ましい。そうすることにより、柱状導体１０および１１と導電部分との結合力が高まり、柱状導体１０および１１の、セラミック基板３と樹脂層５との界面での機械的強度をさらに高くすることができる。【００６６】
また、複合積層体３１において、上述した未焼結状態のセラミック成形体３２と非焼結性の無機材料成形体３３とは、導電部分としての導体膜１８およびビア導体１９に、それぞれ、柱状導体１０および１１の各端部が接するように積層されている。【００６７】
上述のような未焼結状態の複合積層体３１を得るため、図３（ａ）に示すように、セラミック成形体３２となるべき複数のセラミックグリーンシート３４と無機材料成形体３３となるべき複数の無機材料グリーンシート３５とが用意される。【００６８】
セラミックグリーンシート３４の特定のものには、前述したように、導体膜１８、２０および２２が導電性ペーストの印刷によって形成され、また、セラミックグリーンシート３４の特定のものには、ビア導体１９および２１が、たとえば、レーザ光の照射による貫通孔の形成および貫通孔への導電性ペーストの充填によって形成される。【００６９】
また、無機材料グリーンシート３５の各々には、柱状導体１０および１１となるべきビア導体１０ａおよび１１ａが、たとえば、レーザ光の照射による貫通孔の形成および貫通孔への導電性ペーストの充填によって形成される。【００７０】
図３（ｂ）に示した未焼結状態の複合積層体３１を作製するため、図３（ａ）に示したセラミックグリーンシート３４および無機材料グリーンシート３５は、積層方向における一方端側に位置するものから順に１枚ずつ積層しても、あるいは、セラミックグリーンシート３４を積層してセラミック成形体３２を得、他方、無機材料グリーンシート３５を積層して無機材料成形体３３を得た後、これらセラミック成形体３２と無機材料成形体３３とを積層するようにしてもよい。【００７１】
次に、未焼結状態の複合積層体３１を、セラミック成形体３２が焼結するが、無機材料成形体３３が焼結しない温度、たとえば８７０℃の温度で焼成することが行なわれる。これによって、セラミック成形体３２は、焼結したセラミック基板３となる。他方、無機材料成形体３３は未焼結の状態のままである。【００７２】
次に、焼成後の複合積層体３１から非焼結性の無機材料成形体３３が除去される。焼成後であっても、無機材料成形体３３は未焼結状態であるため、その除去を容易に行なうことができる。このような無機材料成形体３３の除去によって、図３（ｃ）に示すように、柱状導体１０および１１を一方主面４から突出させたセラミック基板３を取り出すことができる。【００７３】
次に、必要に応じて、セラミック基板３の一方主面４上に電子部品２３（図１参照）が実装された後、柱状導体１０および１１を埋めるようにセラミック基板３の一方主面４上に樹脂層５が形成される。これによって、図１に示した積層型電子部品１の凹部８および９が形成される前の状態に相当する複合基板が得られる。【００７４】
上述した樹脂層５の形成には、トランスファーモールドによる成形が適用されることが好ましい。トランスファーモールドによれば、樹脂層５の表面は金型の形状に沿って成形されるため、これを平坦にすることが容易である。なお、このような利点を望まないならば、樹脂層５の形成のため、ディスペンサー法が適用されてもよい。【００７５】
次に、上述のようにして得られた複合基板に対して、凹部８および９を形成するための工程が実施される。この凹部形成工程は、たとえばＣＯ2 レーザが用いられ、樹脂層５の外方に向く主面７に向かってレーザ光を照射することによって実施される。樹脂層５のうち、柱状導体１０および１１を覆う部分にレーザ光を照射し、その照射面積は柱状導体１０および１１の各々の断面積と略同一とするが、必要に応じて、柱状導体１０および１１の各々の断面積より小さくしたり、大きくしたりしてもよい。凹部８および９は、貫通孔を形成しないドリルやパンチを用いて形成されてもよい。凹部８および９の形成は、少なくとも柱状導体１０および１１の端面１６および１７が露出するまで行なわれる。なお、凹部８および９を形成した後、凹部８および９の底面上および側面上にはカーボンなどが付着しているので、たとえばエッチング洗浄（デスミア処理）を行なうことが好ましい。【００７６】
樹脂層５は、感光性樹脂から構成されてもよい。この場合には、凹部８および９を形成するため、好ましくは、凹部８および９を形成すべき部分を除く部分に開口を有するマスク（図示せず。）を用いて感光性樹脂を露光し、次いで、凹部８および９を形成するように現像するといった方法が採用される。【００７７】
前述したように、柱状導体１０および１１が埋め込まれるように樹脂層５を形成し、その後、柱状導体１０および１１の端面１６および１７を露出させるように、樹脂層５に凹部８および９を形成するようにすれば、製造段階において、柱状導体１０および１１の軸線方向寸法の変動が生じても、それによる影響は、樹脂層５の厚みに対しては実質的に及ぼされないようにすることができる。そして、凹部８および９の深さを調整することにより、柱状導体１０および１１の軸線方向寸法を調整することができる。このようなことから、柱状導体１０および１１が、寸法変動の生じやすい焼結金属導体から構成されても、この寸法変動の問題を有利に回避することができる。【００７８】
なお、ビア導体と一体化されない柱状導体１０は、焼結金属導体ではなく、硬化された導電性樹脂から構成されてもよい。この場合、柱状導体１０は、たとえば未硬化の樹脂シートに充填された導電性樹脂を、セラミック基板３の一方主面４の所定部分に形成された導電部分（導体膜１８）に接合するように配置し、その後、熱硬化することにより形成することができる。
【００７９】
次に、必要に応じて、セラミック基板３の外方に向く主面２４上に電子部品２５が実装される。【００８０】
以上のような工程を経て、図１に示すような積層型電子部品１が得られる。【００８１】
図４ないし図７は、この発明の第２ないし第５の実施形態を説明するためのもので、積層型電子部品１について図２に示した部分に相当する部分を示している。図４ないし図７において、図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００８２】
図４に示した積層型電子部品１ａでは、柱状導体１０の端面１６は、その一部において、凹部８内で露出している。この実施形態によれば、柱状導体１０の断面積すなわち端面１６の面積に比べて、半田２８（図２参照）の接合可能な面積を小さくすることができる。そのため、柱状導体１０の断面寸法を大きくして柱状導体１０の機械的強度を高めながらも、実装基板２６（図２参照）側での表面配線等の自由度を高めることができる。【００８３】
図５に示した積層型電子部品１ｂでは、柱状導体１０の断面寸法より大きい断面寸法を有する凹部８が形成されている。したがって、凹部８の底面の一部において、柱状導体１０の端面１６が露出している。この実施形態によれば、半田２８（図２参照）を広範囲に付着し得るので、半田付けによる接合強度を高めることができる。【００８４】
図６に示した積層型電子部品１ｃでは、柱状導体１０の第２の端部１４は、凹部８の底面から突出している。この実施形態によれば、半田２８（図２参照）が、柱状導体１０の端面１６だけでなく、側面３６上にも付着し得るので、半田付けによる接合強度を高め、さらに電気的接続の信頼性を高めることができる。【００８５】
図７に示した積層型電子部品１ｄでは、柱状導体１０の第２の端部１４の断面積は、第１の端部１２（図７では図示されない。）の断面積より大きくされている。この実施形態によれば、端面１６の面積を大きくすることができ、そのため、半田２８（図２参照）の付着し得る面積を大きくすることができ、結果として、半田付けによる接合強度を高め、さらに電気的接続の信頼性を高めることができる。図７においては、柱状導体１０の第２の端部１４が、凹部８の底面から突出しているが、柱状導体１０の端面１６は、凹部８の底面と同じ高さに形成されてもよい。【００８６】
上述した柱状導体１０は、その第２の端部１４での断面積をより大きくするため、第２の端部１４においてフランジ部分３７を形成している。このような構造の柱状導体１０を得るため、図３（ａ）に示した積層構造に代えて、図８に示すような積層構造が採用される。図８において、図３（ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００８７】
図８に示すように、積層方向における端部に位置する無機材料グリーンシート３５ａでは、柱状導体１０および１１の各々となるべきビア導体１０ｂおよび１１ｂが、他の無機材料グリーンシート３５に形成されるビア導体１０ａおよび１１ａより径方向寸法が大きくされる。このような積層構造を採用することにより、図７に示すようなフランジ部分３７を備える柱状導体１０を容易に形成することができる。なお、径方向寸法がより大きいビア導体１０ｂおよび１１ｂを備える無機材料グリーンシート３５ａは、必要に応じて、２枚以上とされてもよい。【００８８】
図９は、この発明の第６の実施形態による積層型電子部品１ｅを示す断面図である。図９において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００８９】
図９に示した積層型電子部品１ｅは、凹部８および９に加えて、凹部４１がさらに形成され、この凹部４１内にたとえばチップ部品のような電子部品４２が収容されていることを特徴としている。電子部品４２は、凹部４１の開口面より内方に位置している。【００９０】
また、樹脂層５内には、柱状導体１０および１１に加えて、柱状導体４３および４４が配置されている。柱状導体４３は、セラミック基板３と樹脂層５との界面にまで達し、セラミック基板３の一方主面４上に形成された導体膜４５と一体化されている。他方、柱状導体４４は、セラミック基板３と樹脂層５との界面を越えて、セラミック基板３の内部にまで延び、導体膜２０と一体化されている。【００９１】
また、柱状導体４３および４４のもう一方の端部は、凹部４１の開口面より内方に位置しかつ凹部４１内で露出する端面４６および４７を有している。前述した電子部品４２は、柱状導体４３および４４の端面４６および４７に電気的に接続された状態で、凹部４１内に収容されている。【００９２】
図９に示した積層型電子部品１ｅは、高密度実装を図ろうとする上で有利な構造を与えることできる。【００９３】
図１０は、この発明の第７の実施形態による積層型電子部品１ｆを示す断面図である。図１０において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００９４】
図１０に示した積層型電子部品１ｆは、電子部品２３の、セラミック基板３上での高さ方向寸法が、柱状導体１０の、セラミック基板３上での軸線方向寸法より大きいことを特徴としている。また、柱状導体１０と柱状導体１１とは、軸線方向寸法が互いに異なることも特徴としている。【００９５】
柱状導体１０のように、その軸線方向寸法がより小さくされると、セラミック基板３に対する機械的強度を高めることができ、かつ耐横押し強度を高めることができる。また、このように耐横押し強度が高められると、柱状導体１０の断面寸法を小さくすることができる。【００９６】
図１０には、想像線で実装基板２６が図示されている。実装基板２６には、導電接続部として、ピン状接続部４９が設けられている。このピン状接続部４９は、凹部８内に挿入され、柱状導体１０と半田付けされ、それによって電気的接続が達成される。
【図１】
0004501936.tif 000002
【図２】
0004501936.tif 000003
【図３】
0004501936.tif 000004
【図４】
0004501936.tif 000005
【図５】
0004501936.tif 000006
【図６】
0004501936.tif 000007
【図７】
0004501936.tif 000008
【図８】
0004501936.tif 000009
【図９】
0004501936.tif 000010
【図１０】
0004501936.tif 000011