(57)【特許請求の範囲】
【請求項１】
配置されたパターンの疎密差を緩和するためのダミーパターンと、電源配線と、グランド配線とを備え、前記ダミーパターンが、前記電源配線および前記グランド配線のいずれか一方である基準配線と電気的に接続されており、
前記ダミーパターンと前記基準配線との電気的接続は、
第１工程として、前記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行ない、
第２工程として、前記基準配線および前記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う前記未接続ダミーパターンを探索し、
前記探索の結果、前記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、前記対象配線と前記隣接ダミーパターンとの間に層間接続を設けるとともに、前記隣接ダミーパターンを前記未接続ダミーパターンでないものと設定変更し、前記隣接ダミーパターンを前記対象配線と同電位であると設定変更する工程を行ない、
前記基準配線および前記基準配線と同電位の配線のすべてについて前記第２工程を再帰的に繰り返し、
さらに前記基準配線に代えて、前記電源配線および前記グランド配線のうち他方を新たに基準配線として、前記基準配線および前記基準配線と同電位の配線のすべてについて前記第２工程を再帰的に繰り返すことによって決定された経路に沿ってなされている、半導体装置。
【請求項２】
半導体装置の設計において、
提供された配線配置情報に基づいて配線パターンの疎密差を解消するためのダミーパターンを発生し、
提供された電源配線およびグランド配線の配置情報に基づいて、電源配線およびグランド配線のうち一方を基準配線として、前記ダミーパターンを前記基準配線と電気的に接続させるために、
第１工程として、前記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行ない、
第２工程として、前記基準配線および前記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う前記未接続ダミーパターンを探索し、
前記探索の結果、前記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、前記対象配線と前記隣接ダミーパターンとの間に層間接続を設けるとともに、前記隣接ダミーパターンを前記未接続ダミーパターンでないものと設定変更し、前記隣接ダミーパターンを前記対象配線と同電位であると設定変更する工程を行ない、
前記基準配線および前記基準配線と同電位の配線のすべてについて前記第２工程を再帰的に繰り返し、
さらに前記基準配線に代えて、前記電源配線および前記グランド配線のうち他方を新たに基準配線として、前記基準配線および前記基準配線と同電位の配線のすべてについて前記第２工程を再帰的に繰り返すことによって、
各ダミーパターンと前記電源配線および前記グランド配線のうちいずれかとの接続経路情報を導出する、半導体装置の設計方法。
【請求項３】
請求項２に記載の半導体装置の設計方法を、レイアウトの設計作業の後に行い、その後に、デザインルールチェック、回路図とレイアウトとの一致検証、および、配線の容量および抵抗の計算を行なう、半導体装置の設計方法。
【請求項４】
請求項２または３に記載の半導体装置の設計方法を電子計算機に行なわせるためのプログラムを記録した記憶媒体。
【請求項５】
半導体装置の設計において、
提供された配線配置情報に基づいて配線パターンの疎密差を解消するためのダミーパターンを発生するダミーパターン発生手段と、
提供された電源配線およびグランド配線の配置情報に基づいて、電源配線およびグランド配線のうち一方を基準配線として、前記ダミーパターンを前記基準配線と電気的に接続させるために、
前記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行なう、未接続ダミーパターン設定手段と、
ダミーパターン接続作業として、前記基準配線および前記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う前記未接続ダミーパターンを探索し、
前記探索の結果、前記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、前記対象配線と前記隣接ダミーパターンとの間に層間接続を設けるとともに、前記隣接ダミーパターンを前記未接続ダミーパターンでないものと設定変更し、前記隣接ダミーパターンを前記対象配線と同電位であると設定変更する作業を、
前記基準配線および前記基準配線と同電位の配線のすべてについて再帰的に繰り返す、第１再帰的作業実施手段と、
さらに前記基準配線に代えて、前記電源配線および前記グランド配線のうち他方を新たに基準配線として、前記基準配線および前記基準配線と同電位の配線のすべてについて前記ダミーパターン接続作業を再帰的に繰り返す、第２再帰的作業実施手段とを備える、半導体装置の設計装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその設計方法に関するものである。さらにその設計方法を行なう設計装置に関する。
【０００２】
【従来の技術】
一般に半導体装置の製造工程において、写真製版技術を用いる場合がある。具体的には、図１７に示すように、被除去層６の上に所望のパターンのマスク５を形成してこれに光を当てることで、被除去層６のうちマスク５に覆われていない部分を変質させ、除去するものである。
【０００３】
【発明が解決しようとする課題】
しかし、図１７に示すように、マスク５のパターンの部位によって疎密の差があると、疎の部分は、光の回折、干渉などが起こることによってマスク５の裏側まで光が入り込んでしまい、出来上がるパターンの精度（以下、「パターニング精度」という。）が劣化する。その結果として、形成される配線の幅が予定したよりも狭くなったりする場合がある。配線の幅が０．３５μｍ、０．２５μｍなどであった従来の半導体装置の製造においては、この影響はあまり問題ではならなかった。しかし、近年、配線の微細化が進み、配線の幅が０．１８μｍ以下のものが製造されるようになってきており、そのような細い配線の製造においては、この問題は、現実に歩留まりの低下をもたらすものとなっており、無視できなくなってきている。
【０００４】
そこで、本発明は、写真製版技術におけるマスクの疎密の差を解消することを目的とし、さらにその疎密解消のために設ける新たな構造がクロストークノイズの問題をもたらさないようにすることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置の一つの局面では、写真製版技術を用いて製造を行なう半導体装置において、フォトマスクの配置の疎密差に起因して、疎の部分で生じる露光時のパターニング精度の劣化を解消するために上記疎密差を緩和するように設けられたダミーパターンを備える。この構成を採用することにより、ダミーパターンの存在によって疎密差が緩和される結果、写真製版技術において、パターニング精度の劣化をもたらしていた現象を防止することができる。
【０００６】
また、本発明に基づく他の局面では、配置されたパターンの疎密差を緩和するためのダミーパターンと、電源配線と、グランド配線とを備え、上記ダミーパターンが、上記電源配線および上記グランド配線のいずれか一方である基準配線と電気的に接続されている。この構成を採用することにより、ダミーパターンがいわゆるフローティングな状態ではなくなり、電源配線かグランド配線かいずれかの電位に固定される。これによって、ダミーパターンはシールドの役割を果たし、信号配線間で生じるクロストークノイズを防止できる。
【０００７】
上記発明において好ましくは、上記ダミーパターンと上記基準配線との電気的接続は、第１工程として、上記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行ない、第２工程として、上記基準配線および上記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う上記未接続ダミーパターンを探索し、上記探索の結果、上記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、上記対象配線と上記隣接ダミーパターンとの間に層間接続を設けるとともに、上記隣接ダミーパターンを上記未接続ダミーパターンでないものと設定変更し、上記隣接ダミーパターンを上記対象配線と同電位であると設定変更する工程を行ない、上記基準配線および上記基準配線と同電位の配線のすべてについて上記第２工程を再帰的に繰り返し、さらに上記基準配線に代えて、上記電源配線および上記グランド配線のうち他方を新たに基準配線として、上記基準配線および上記基準配線と同電位の配線のすべてについて上記第２工程を再帰的に繰り返すことによって決定された経路に沿ってなされている。
【０００８】
上記構成を採用することにより、原則としてすべてのダミーパターンを基準配線に電気的に接続することができるため、ほぼすべてのダミーパターンが電位固定され、クロストークノイズの発生しにくい半導体装置とすることができる。また、このような構造であれば、一定のアルゴリズムでほぼ自動的にダミーパターンの層間接続の仕方を決めることのできる半導体装置とすることができる。
【０００９】
また、上記目的を達成するため、本発明に基づく、半導体装置の設計方法においては、提供された配線配置情報に基づいて配線パターンの疎密差を解消するためのダミーパターンを発生し、提供された電源配線およびグランド配線の配置情報に基づいて、電源配線およびグランド配線のうち一方を基準配線として、上記ダミーパターンを上記基準配線と電気的に接続させるために、第１工程として、上記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行ない、第２工程として、上記基準配線および上記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う上記未接続ダミーパターンを探索し、上記探索の結果、上記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、上記対象配線と上記隣接ダミーパターンとの間に層間接続を設けるとともに、上記隣接ダミーパターンを上記未接続ダミーパターンでないものと設定変更し、上記隣接ダミーパターンを上記対象配線と同電位であると設定変更する工程を行ない、上記基準配線および上記基準配線と同電位の配線のすべてについて上記第２工程を再帰的に繰り返し、さらに上記基準配線に代えて、上記電源配線および上記グランド配線のうち他方を新たに基準配線として、上記基準配線および上記基準配線と同電位の配線のすべてについて上記第２工程を再帰的に繰り返すことによって、各ダミーパターンと上記電源配線および上記グランド配線のうちいずれかとの接続経路情報を導出する。
【００１０】
上記方法を採用することにより、原則としてすべてのダミーパターンを対象に、効率良く、電源配線またはグランド配線からの電気的接続を行なうことができる。各ダミーパターンは電源配線またはグランド配線に電気的に接続されることによって電位が固定されるため、信号配線間に存在するダミーパターンがシールドの役割を果たし，クロストークノイズによる悪影響を防止することができる。
【００１１】
上記発明において好ましくは、上述の半導体装置の設計方法を、レイアウトの設計作業の後に行い、その後に、デザインルールチェック、回路図とレイアウトとの一致検証、および、配線の容量および抵抗の計算を行なう。この方法を採用することにより、計算時と実際の半導体装置でのテスト時との間での不一致が発生することを防止することができ、精度良い予測を行なうことができる。
【００１２】
また、上記目的を達成するため、本発明に基づく記憶媒体は、上述の半導体装置の設計方法を電子計算機に行なわせるためのプログラムを記録したものである。この構成を採用することにより、上述の設計方法をコンピュータによって自動的に行なうことができるため、オペレータにかかる負担を少なく抑え、迅速かつ正確に行なうことができる。
【００１３】
上記目的を達成するため、本発明に基づく半導体装置の設計装置においては、提供された配線配置情報に基づいて配線パターンの疎密差を解消するためのダミーパターンを発生するダミーパターン発生手段と、提供された電源配線およびグランド配線の配置情報に基づいて、電源配線およびグランド配線のうち一方を基準配線として、上記ダミーパターンを上記基準配線と電気的に接続させるために、上記ダミーパターンのすべてを未接続ダミーパターンとして設定する工程を行なう、未接続ダミーパターン設定手段と、ダミーパターン接続作業として、上記基準配線および上記基準配線と同電位の配線のうちの一つである対象配線を起点として、所定距離以下で上下方向に隣接して重なり合う上記未接続ダミーパターンを探索し、上記探索の結果、上記未接続ダミーパターンを検出した場合は、これを隣接ダミーパターンとして、上記対象配線と上記隣接ダミーパターンとの間に層間接続を設けるとともに、上記隣接ダミーパターンを上記未接続ダミーパターンでないものと設定変更し、上記隣接ダミーパターンを上記対象配線と同電位であると設定変更する作業を、上記基準配線および上記基準配線と同電位の配線のすべてについて再帰的に繰り返す、第１再帰的作業実施手段と、さらに上記基準配線に代えて、上記電源配線および上記グランド配線のうち他方を新たに基準配線として、上記基準配線および上記基準配線と同電位の配線のすべてについて上記ダミーパターン接続作業を再帰的に繰り返す、第２再帰的作業実施手段とを備える。
【００１４】
上記構成を採用することにより、ダミーパターンの配置や、各ダミーパターンから電源配線またはグランド配線への電気的接続を、効率良く配置した設計を行なうことができる。
【００１５】
【発明の実施の形態】
（実施の形態１）
（構成）
写真製版技術における露光時に疎の部分で生じるパターニング精度の劣化を防止するために、図１３に示すように、各配線層のマスク５のパターンが疎となっている部分に、疎密差を緩和するように、ダミーパターン５４を挿入する。
【００１６】
（作用・効果）
マスク５のパターンにおいて、疎の部分ごとにそれぞれダミーパターン５４を挿入して、見かけ上、疎密の差がないようなパターンにしておけば、光の回折の起こる度合いは他の密な部分と同程度となり、パターニング精度の劣化は防止できる。
【００１７】
（実施の形態２）
従来であれば、半導体装置の設計のための設計ＣＡＤ（Computer Aided Design）システムにおける作業の流れとしては、レイアウトの設計作業の後に、デザインルールチェック（ＤＲＣ）を行なう。ＤＲＣとは、レイアウトされた配線が、所定の製造規定を遵守したものになっているかどうかをチェックするものである。その次に、設計で得られた配線のレイアウトと、本来目標としている回路の回路図との一致検証（ＬＶＳ）を行なう。さらに、その次に、配線の容量や抵抗の計算を行なっていた。
【００１８】
一方、配線にダミーパターンを追加する際のダミーパターンの配置設計は、マスク生成ＣＡＤシステムのようなものを構築してそこで行なわせれば効率的である。
【００１９】
そこで、マスク生成を行なうためには、従来の設計ＣＡＤシステムにおける作業の流れをこのままにして、ここから得られた設計データを、マスク生成ＣＡＤシステムに移管してマスクを生成する作業を行なうことが考えられるが、仮にそのようにした場合、配線の容量や抵抗の計算の時点では、ダミーパターンがなかったにもかかわらず、最終的に出来上がるデータとしては、ダミーパターンのあるものとなるため、計算で確認した容量と実際の製品の容量とが一致しないこととなる。
【００２０】
たとえば、図１４に示すように、半導体基板１の拡散領域２の上に形成されるポリシリコン配線層３のパターンがあって、それより上方にある第１層にメタル配線層１３がある場合を想定すると、メタル配線層１３の容量を計算する際には、まだダミーパターンが存在しないため、メタル配線層１３と半導体基板１とが対向することによって形成される部分の容量である、いわゆる対基板容量６０が計算値として求められる。しかし、その後でダミーパターンを形成するとなると、図１５に示すように、ポリシリコン配線層３の疎密を考慮してポリシリコン配線層３と同じ高さにポリシリコンダミーパターン４が配置され、それに対応する拡散領域２が配置されることとなり、メタル配線層１３のもたらす容量は、対基板容量６０ではなく、対拡散領域容量６１となり、計算したときの状況と食い違い、配線遅延に誤差が生じてしまう。特に、対拡散領域容量６１は対基板容量６０に比べて大きいため、配線遅延が問題となる可能性がある。
【００２１】
そこで、そのような事態を避けるために、本発明に基づく実施の形態１における設計方法としては、レイアウトの設計作業の直後であって、ＤＲＣやＬＶＳや配線の容量・抵抗の計算の前の段階で、ダミーパターンの生成を行なうこととしている。
【００２２】
また、仮にダミーパターンを配置しただけで、これを他の配線と接続しないいわゆるフローティングの状態のまま放置したのであれば、ダミーパターンを介して信号配線同士が相互干渉し、信号配線がクロストークノイズを拾うおそれもある。そこで、ダミーパターンは、電位のはっきりした他の配線と、なるべく接続しておくことが望ましい。
【００２３】
（設計方法）
図１２に、本実施の形態としての設計方法によるダミーパターン生成のための大まかな流れを示す。まず、設計者によるレイアウトの設計作業が行なわれる。
その作業が終わり、ダミーパターンのない状態でＤＲＣ、ＬＶＳを行ない、レイアウトに問題がないことを確認する。その後、一般に「ストリーム」と呼ばれるレイアウトのトランジスタ配置、配線の接続などについてのデータが本発明に基づく実施の形態における設計方法のために提供される。なお、本実施の形態における設計方法はダミーパターン生成プログラムによって計算機上で実施される。
【００２４】
まず、Ｓ１の工程として、ストリームがダミーパターン生成プログラムに入力される。
【００２５】
本実施の形態では、図１に示すレイアウトを一例として説明する。図１は上下方向に重なる複数層からなる配線構造の平面図であるが、半導体基板１にはところどころにソース／ドレイン領域としての拡散領域２が形成されており、各拡散領域２に対応する箇所には上側に接してポリシリコン配線層３が配置されている。ポリシリコン層３より上の層である第１層としては、メタル配線層１３が配置されている。さらに、その上の層である、第２層としては、この図では２点鎖線となっているが、電源配線２５、グランド配線２６が配置されている。メタル配線層１３は、ビアホール７によって下方のポリシリコン配線層３と電気的に接続されている。
【００２６】
Ｓ１の工程でダミーパターン生成プログラムに入力されるストリームは、このようなレイアウトの情報を含んだものである。
【００２７】
Ｓ２の工程として、ダミーパターンの生成が行なわれる。これは、ＤＲＣルールを考慮しながら各マスク層の疎の部分に、それぞれダミーパターンを自動的に生成していくものである。
【００２８】
図１に示したレイアウトの例に対しては、たとえば図２に示すように、ダミーパターンとしてポリシリコンダミーパターン４ａと第１層のメタルダミーパターン１４ａ，１４ｂとを生成することとしてもよい。図２の例では、ダミーパターンは、たとえば正方形などの一定形状の小片を単位として、各マスク層の疎の部分、すなわち、正規の配線がない空白の領域を埋めるようにそれぞれ所要枚数が生成され、配置される。
【００２９】
あるいは図３に示すようにダミーパターンとしてポリシリコンダミーパターン４ｃ、第１層のメタルダミーパターン１４ｃ，１４ｄ、および、第２層のメタルダミーパターン２４をそれぞれの層に生成することとしても良い。図３の例では、正規の配線がない空白の領域を埋めるようにそれぞれ所要面積のダミーパターンが生成され、配置される。図３におけるＩＶ−ＩＶ線に関する矢視断面図を、図４に示す。
【００３０】
あるいは、図５に示すように、ダミーパターンを一筆書き状にしてもよい。この場合、線状のダミーパターンが基本となり、ダミーパターンの線幅よりも幅の広いある程度まとまったスペースには、ジグザグ状または渦巻き状に線が描かれることになる。
【００３１】
なお、本実施の形態では、以下、図３、図４に示したダミーパターンを基に説明を続ける。
【００３２】
まず、第１工程として、生成したダミーパターンにはそれぞれ未接続ダミーパターンであることを識別するためのフラグを立てておく。したがって、図３、図４に示す例では、ポリシリコンダミーパターン４ｃ、第１層のメタルダミーパターン１４ｃ，１４ｄ、および、第２層のメタルダミーパターン２４のそれぞれにおいて、未接続ダミーパターンとしてのフラグが立てられる。この第１工程は、図１２においては独立したブロックとしては明記されていないが、Ｓ２の工程の一部として行なわれる。
【００３３】
次に、電源配線およびグランド配線という２種類の配線のうち一方ずつを順に基準配線としてダミーパターンの接続を行なう。本実施の形態の例では、まず電源配線を基準配線としてダミーパターンの接続を行なったのちにグランド配線を基準配線としてダミーパターンの接続をするが、逆にグランド配線を先に基準配線とし、後で電源配線を基準配線としてもよい。
【００３４】
本実施の形態の例では、この時点では電源配線を基準配線としているため、Ｓ３の工程としては、電源配線を起点としたダミーパターンの接続が行なわれる。
Ｓ３の工程の中では後述する第２工程を再帰的に繰り返し行なう。
【００３５】
第２工程とは、基準配線に対して、
（１）その時点での基準配線および基準配線と同電位の配線の一つを対象配線として、
（２）対象配線との間で一定条件を満たす未接続ダミーパターンを探索し、
（３）探索の結果、未接続ダミーパターンを検出した場合は、
（３．１）これを隣接ダミーパターンとし、
（３．２）対象配線とこの隣接ダミーパターンとの間に層間接続を設け、
（３．３）この隣接ダミーパターンを未接続ダミーパターンでないものと設定変更し、
（３．４）この隣接ダミーパターンを対象配線と同電位であると設定変更する、
という工程である。電源配線および電源配線と同電位の配線のすべてについて上記第２工程が再帰的に繰り返される。
【００３６】
具体的に、本実施の形態では、当初の時点で既に複数ありうる電源配線のうち最上層に位置するものを最初に対象配線として第２工程を行なっている。もっとも、これについては、必ずしも最上層のものを選ぶ必要はなく、最下層のものを最初に対象配線としてもよいし、中間にあるものを最初に対象配線としてもよい。
【００３７】
図３〜図７を参照して説明する。図３、図４に示す例では、最上層の電源配線とは、第２層の電源配線２５である。したがって、第２層の電源配線２５を起点として、上下方向に１層違いで隣接して重なり合う未接続ダミーパターンを探索する。この例ではビアホールの接続可能距離が１層であると仮定して上下方向に１層以内の範囲を探索範囲としたが、ビアホールが接続可能な距離がより長ければ、上下方向に２層以内、３層以内、あるいはそれ以上の範囲について探索を行なってもよい。
【００３８】
上述の探索によって、第１層のメタルダミーパターン１４ｃが検出される。そこで、第１層のメタルダミーパターン１４ｃを隣接ダミーパターンとする。図６、図７に示すように、対象配線としての第２層の電源配線２５と、隣接ダミーパターンとしての第１層のメタルダミーパターン１４ｃとの間に、層間接続としてビアホール７ａを設けて接続する。なお、図７は、図６におけるＶＩＩ−ＶＩＩ線に関する矢視断面図である。
【００３９】
こうして、第１層のメタルダミーパターン１４ｃは、対象配線である第２層の電源配線２５と接続されたので、第１層のメタルダミーパターン１４ｃの未接続ダミーパターンとしてのフラグを除去し、代わりに、第１層のメタルダミーパターン１４ｃを対象配線である第２層の電源配線２５と同電位であると設定する。
一方、第２工程は、電源配線および電源配線と同電位の配線のすべてについて再帰的に繰り返すのであるから、電源配線と同電位の配線となった第１層のメタルダミーパターン１４ｃ自体も、新たに第２工程の実施対象となる。
【００４０】
電源配線および電源配線と同電位の配線としては、第２工程をまだ行なっていないものは、この時点では、第１層のメタルダミーパターン１４ｃのみであるから、次に第１層のメタルダミーパターン１４ｃを対象配線として、第２工程を実施する。
【００４１】
対象配線である第１層のメタルダミーパターン１４ｃを起点として、上下方向に１層違いで隣接して重なり合う未接続ダミーパターンを探索する。この探索の結果、第２層のメタルダミーパターン２４およびポリシリコンダミーパターン４ｃが検出される。そこで、これらを隣接ダミーパターンとする。対象配線としての第１層のメタルダミーパターン１４ｃと、隣接ダミーパターンとしての第２層のメタルダミーパターン２４との間に、層間接続としてのビアホール７ｂを設けて接続する。また、対象配線としての第１層のメタルダミーパターン１４ｃと、隣接ダミーパターンとしてのポリシリコンダミーパターン４ｃとの間には、層間接続としてのビアホール７ｃを設けて接続する。このようにしてビアホール７ｂ、７ｃを設けたところを図８に示す。図８におけるＩＸ−ＩＸ線に関する矢視断面図を図９に示す。
【００４２】
さらに、第２層のメタルダミーパターン２４およびポリシリコンダミーパターン４ｃの未接続ダミーパターンとしてのフラグを除去する。第２層のメタルダミーパターン２４およびポリシリコンダミーパターン４ｃを対象配線としての第１層のメタルダミーパターン１４ｃと同電位であると設定変更する。ここで、第１層のメタルダミーパターン１４ｃは、既に、電源配線と同電位と設定されているから、第２層のメタルダミーパターン２４およびポリシリコンダミーパターン４ｃも電源配線と同電位ということになる。
【００４３】
この時点で、電源配線および電源配線と同電位の配線のうち、第２工程をまだ行なっていないものは、新たに電源配線と同電位となった、第２層のメタルダミーパターン２４およびポリシリコンダミーパターン４ｃとなる。そこで、これらをそれぞれ対象配線としてそれぞれ第２工程が実施される。その中で上述の未接続ダミーパターンの探索が行なわれるが、検出される未接続ダミーパターンは存在しないから、ここで、Ｓ３の工程は終了する。
【００４４】
次に、Ｓ４の工程に移る。さきほどは、電源配線を基準配線としていたが、この基準配線に代えて、グランド配線を基準配線とする。そして、グランド配線およびグランド配線と同電位の配線のすべてについて、上述の第２工程を再帰的に実施する。
【００４５】
具体的には、図８、図９に示す例で説明すると、グランド配線およびグランド配線と同電位の配線に該当するものとしては、第２層のグランド配線２６が挙げられる。そこで、第２層のグランド配線２６を対象配線として、これを起点に、上下方向に１層違いで隣接して重なり合う未接続ダミーパターンを探索する。この探索の結果、第１層のメタルダミーパターン１４ｄが検出される。そこで、第２層のグランド配線２６を隣接ダミーパターンとする。図１０に示すように、対象配線としての第１層のメタルダミーパターン１４ｄと、隣接ダミーパターンとしての第１層のメタルダミーパターン１４ｄとの間に、層間接続としてのビアホール７ｄを設けて接続する。
【００４６】
さらに、第１層のメタルダミーパターン１４ｄの未接続ダミーパターンとしてのフラグを除去する。第１層のメタルダミーパターン１４ｄを対象配線としての第２層のグランド配線２６と同電位であるように設定変更する。したがって、第１層のメタルダミーパターン１４ｄは、グランド配線と同電位ということになる。
【００４７】
この時点で、グランド配線およびグランド配線と同電位の配線のうち、第２工程をまだ行なっていないものとしては、新たにグランド配線と同電位となった、第１層のメタルダミーパターン１４ｄが該当する。
【００４８】
そこで、第１層のメタルダミーパターン１４ｄを対象配線として、第２工程が実施される。その中で上述の未接続ダミーパターンの探索が行なわれた結果、ポリシリコンダミーパターン４ｄが検出される。そこで、これを隣接ダミーパターンとする。図１１に示すように、対象配線としての第１層のメタルダミーパターン１４ｄと、隣接ダミーパターンとしてのポリシリコンダミーパターン４ｄとの間に、層間接続としてビアホール７ｅを設けて接続する。
【００４９】
さらに、ポリシリコンダミーパターン４ｄの未接続ダミーパターンとしてのフラグを除去する。ポリシリコンダミーパターン４ｄを、対象配線としての第１層のメタルダミーパターン１４ｄと同電位であると設定変更する。ここで、第１層のメタルダミーパターン１４ｄは、既に、グランド配線と同電位と設定されているから、ポリシリコンダミーパターン４ｄもグランド配線と同電位ということになる。
【００５０】
この時点で、グランド配線およびグランド配線と同電位の配線のうち、第２工程をまだ行なっていないものは、新たにグランド配線と同電位となった、ポリシリコンダミーパターン４ｄが該当する。そこで、これを対象配線として、さらに第２工程が実施される。その中で上述の未接続ダミーパターンの探索が行なわれるが、検出される未接続ダミーパターンは存在しないから、ここで、Ｓ４の工程は終了する。
【００５１】
次にＳ５の工程に移る。ここでは、未接続ダミーパターンとしてのフラグが残っている配線が存在するかどうかの確認を行なうことによって、すべてのダミーパターンに接続が行なわれたかどうかを判定する。フラグが残っているものがなければ、「すべて接続された」と判断し、Ｓ１０の工程に移って、ここまでに決定したダミーパターンの配置およびダミーパターン間の層間接続を含むレイアウトの状況を設計結果として表示する。この設計結果は、Ｓ１１の工程でストリームとして出力される。この後に、ＤＲＣ、ＬＶＳ、配線の容量・抵抗の計算が行なわれる。
【００５２】
一方、Ｓ５の工程で、フラグが残っているものが１つでもあった場合には、Ｓ６の工程に移り、設計結果を表示する。Ｓ７の工程では、その設計結果が修正可能か否かを判断する。さらに、Ｓ８の工程で現状の設計結果がストリームとして出力される。このストリームを用いて、オペレータが再び設計ＣＡＤでレイアウトの修正作業を行なう。修正作業が済んだ後には、再びＳ２の工程からやり直される。
【００５３】
（作用・効果）
このような方法によれば、原則としてすべてのダミーパターンを対象に、効率良く、電源配線またはグランド配線からの電気的接続を行なうことができる。各ダミーパターンは電源配線またはグランド配線に電気的に接続されることによって電位が固定されるため、信号配線間に存在するダミーパターンがシールドの役割を果たし，クロストークノイズによる悪影響を防止することができる。電源配線またはグランド配線からの電気的接続を行なうことができなかったダミーパターンがある場合は、その旨が明示され、オペレータによるレイアウト修正によって修正が行ないやすくなる。
【００５４】
また、ダミーパターンの生成およびビアホールによる接続を、レイアウト直後で、かつ、容量・抵抗計算よりも前に行なっているため、計算時と実際の半導体装置でのテスト時との間での不一致を避けることができる。
【００５５】
（実施の形態３）
（プログラムを記録した記憶媒体）
本発明に基づく実施の形態３における記憶媒体は、実施の形態２で説明した設計方法を、記述したプログラムを収めた記憶媒体である。
【００５６】
（作用・効果）
これを用いれば、コンピュータにそのプログラムを読み込ませ、実行させることで、オペレータにかかる負担を少なく抑え、上述の設計方法をコンピュータ上で、迅速かつ正確に行なうことができる。
【００５７】
（実施の形態４）
（設計装置）
本発明に基づく実施の形態４における設計装置の構成を、図１６（ａ），（ｂ）に示す。図１６（ａ）は、この設計装置１００の概念図であり、設計ＣＡＤとは独立した装置であってもよいが、この１台で設計ＣＡＤを兼ねてもよい。電子計算機を内蔵し、プログラムを読み込むことによって、実施の形態２で説明した設計方法を実行可能とするものであってもよい。
【００５８】
図１６（ｂ）は、この設計装置１００の内部の概念図である。この設計装置１００は、ダミーパターン発生手段１１１と、未接続ダミーパターン設定手段１１２と、第１再帰的作業実施手段１１３と、第２再帰的作業実施手段１１４とを備えている。これらの構成は、コンピュータ上で実現することが好ましい。
【００５９】
ダミーパターン発生手段１１１は、実施の形態２で説明したようなダミーパターンのレイアウトデータを発生する。未接続ダミーパターン設定手段１１２は、ダミーパターン発生手段１１１によって発生させられたダミーパターンのすべてに未接続ダミーパターンとしてのフラグを立てる。第１再帰的作業実施手段１１３と、第２再帰的作業実施手段１１４とは、一方が電源配線を基準配線としたもので、他方がグランド配線を基準配線としたものであり、いずれが先であってもよいが、それぞれ決められた基準配線などについて、実施の形態２で説明したように第２工程をそれぞれ再帰的に行なう仕組みになっている。
【００６０】
最終的に得られた結果は、ストリームとして出力される。
（作用・効果）
このような設計装置を用いることで、ダミーパターンの配置や、各ダミーパターンから電源配線またはグランド配線への電気的接続を、効率良く配置した設計を行なうことができる。
【００６１】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００６２】
【発明の効果】
本発明によれば、ダミーパターンを備えるため、写真製版技術におけるマスクの疎密差を解消することができ、その結果、パターニング精度を向上でき、その一方で、ダミーパターンが電源配線かグランド配線かいずれかの電位に固定されるため、ダミーパターンはシールドの役割を果たしており、ダミーパターンに起因して信号配線間にクロストークノイズが生じることを防止することができる。
【図面の簡単な説明】
【図１】  本発明に基づく実施の形態２における半導体装置の設計過程の第１の工程を示す平面図である。
【図２】  本発明に基づく実施の形態２における半導体装置の設計過程の第２の工程の第１の例を示す平面図である。
【図３】  本発明に基づく実施の形態２における半導体装置の設計過程の第２の工程の第２の例を示す平面図である。
【図４】  本発明に基づく実施の形態２における半導体装置の設計過程の第２の工程の第１の例を示す断面図である。
【図５】  本発明に基づく実施の形態２における半導体装置の設計過程の第２の工程の第３の例を示す平面図である。
【図６】  本発明に基づく実施の形態２における半導体装置の設計過程の第３の工程を示す平面図である。
【図７】  本発明に基づく実施の形態２における半導体装置の設計過程の第３の工程を示す断面図である。
【図８】  本発明に基づく実施の形態２における半導体装置の設計過程の第４の工程を示す平面図である。
【図９】  本発明に基づく実施の形態２における半導体装置の設計過程の第４の工程を示す断面図である。
【図１０】  本発明に基づく実施の形態２における半導体装置の設計過程の第５の工程を示す平面図である。
【図１１】  本発明に基づく実施の形態２における半導体装置の設計過程の第６の工程を示す平面図である。
【図１２】  本発明に基づく実施の形態２における設計方法の概略のフローチャートである。
【図１３】  本発明に基づく実施の形態１における半導体装置の製造過程の説明図である。
【図１４】  本発明に基づく実施の形態２における半導体装置の設計内容の検証過程の第一の説明図である。
【図１５】  本発明に基づく実施の形態２における半導体装置の設計内容の検証過程の第二の説明図である。
【図１６】  （ａ），（ｂ）は、本発明に基づく実施の形態４における半導体装置の設計装置の概念図である。
【図１７】  従来技術に基づく半導体装置の製造過程の説明図である。
【符号の説明】
１  半導体基板、２  拡散領域、３  ポリシリコン配線層、４，４ｃ，４ｄ  ポリシリコンダミーパターン、５  マスク、６  被除去層、７，７ａ，７ｂ，７ｃ  ビアホール、１３  （第１層の）メタル配線層、１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ  （第１層の）メタルダミーパターン、２３  （第２層の）メタル配線層、２４  （第２層の）メタルダミーパターン、２５  （第２層の）電源配線、２６  （第２層の）グランド配線、５４  ダミーパターン、６０対基板容量、６１  対拡散領域容量、１００  設計装置、１１１  ダミーパターン発生手段、１１２  未接続ダミーパターン設定手段、１１３  第１再帰的作業実施手段、１１４  第２再帰的作業実施手段。
【図１】
0004553461.tif 000002
【図２】
0004553461.tif 000003
【図３】
0004553461.tif 000004
【図４】
0004553461.tif 000005
【図５】
0004553461.tif 000006
【図６】
0004553461.tif 000007
【図７】
0004553461.tif 000008
【図８】
0004553461.tif 000009
【図９】
0004553461.tif 000010
【図１０】
0004553461.tif 000011
【図１１】
0004553461.tif 000012
【図１２】
0004553461.tif 000013
【図１３】
0004553461.tif 000014
【図１４】
0004553461.tif 000015
【図１５】
0004553461.tif 000016
【図１６】
0004553461.tif 000017
【図１７】
0004553461.tif 000018