(57)【特許請求の範囲】
【請求項１】
炭化珪素層に不純物イオンを注入する工程（ａ）と、
大気圧を下回る圧力条件下で上記炭化珪素層を加熱することで上記炭化珪素層の表面にカーボン層を形成する工程（ｂ）と、
上記工程（ｂ）の後、上記工程（ｂ）よりも高温雰囲気中で、かつ上記工程（ｂ）よりも高い圧力条件下で上記炭化珪素層を活性化アニール処理する工程（ｃ）と
を含み、
上記工程（ｂ）では、１×１０−５Ｐａ以上１０Ｐａ以下の圧力条件下で、かつ１１００℃以上１４００℃以下の温度で、上記炭化珪素層を加熱する炭化珪素半導体素子の製造方法。
【請求項２】
請求項１に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｂ）と上記工程（ｃ）とを、同一の加熱炉内で行なう、炭化珪素半導体素子の製造方法。
【請求項３】
請求項１に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｂ）では、水素を含むガスの存在下で上記カーボン層を形成する、炭化珪素半導体素子の製造方法。
【請求項４】
請求項１に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｃ）では、１ｋＰａ以上１００ｋＰａ以下の圧力条件下、上記炭化珪素層の温度を１５００℃以上２０００℃以下として活性化アニール処理を行なう、炭化珪素半導体素子の製造方法。
【請求項５】
請求項１に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｃ）の後、酸素原子を含む気体の存在下で上記炭化珪素層を加熱し、上記カーボン層を除去する工程（ｄ）をさらに含んでいる、炭化珪素半導体素子の製造方法。
【請求項６】
請求項５に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｄ）では、上記炭化珪素層の温度が５００℃以上１０００℃以下である、炭化珪素半導体素子の製造方法。
【請求項７】
請求項５に記載の炭化珪素半導体素子の製造方法において、
上記工程（ｄ）でのカーボン層の除去は、上記工程（ｃ）での活性化アニール処理と同一の加熱炉内で行なう、炭化珪素半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板を用いた半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド、ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊に至る電界強度が高いことなどから、次世代の低損失パワーデバイス等への応用が期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般に使用されているのが６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣである。そして、その中でも、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする炭化珪素基板（ＳｉＣ基板）が炭化珪素半導体素子（ＳｉＣ半導体素子）によく用いられている。
【０００３】
炭化珪素半導体素子を形成するためには、炭化珪素基板上に半導体素子の活性領域となるエピタキシャル成長層を形成し、このエピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。選択された局所的な領域に不純物ドープ層を形成するためには、不純物ドーパントをエピタキシャル成長層中にイオン注入する手法が用いられる。
【０００４】
ここで、イオン注入を用いて炭化珪素からなるＭＯＳＦＥＴを形成する一般的な方法について説明する。
【０００５】
図９（ａ）〜（ｄ）は、炭化珪素からなるＭＯＳＦＥＴを形成するための一般的な方法を示す断面図である。
【０００６】
まず、図９（ａ）に示す工程で、炭化珪素基板１４０上に炭化珪素薄膜をエピタキシャル成長させてｎ型ドリフト層１４１を形成する。本工程では、炭化珪素基板１４０の（０００１）面にわずかな角度（数度）を故意にもたせて基板表面のステップ密度を増大させ、ステップの横方向成長によるステップフローによって炭化珪素薄膜を成長させる。現在では、（０００１）面を基準面として、４Ｈ−ＳｉＣでは８°のオフ角を、６Ｈ−ＳｉＣでは３．５°のオフ角を[11 -20]方向につけることが一般的となっている。
【０００７】
続いて、図９（ｂ）に示す工程で、ｎ型ドリフト層１４１の上面にイオン注入用の注入マスク１４２を形成する。この注入マスク１４２は、ｎ型ドリフト層１４１の一部分を覆い、後工程でｐ型ウェル領域１４３となる領域を開口している。
【０００８】
次に、図９（ｃ）に示す工程で、注入マスク１４２の上方からｎ型ドリフト層１４１内にＡｌイオン１４４を注入する。
【０００９】
その後、図９（ｄ）に示す工程で、注入マスク１４２を除去した後、イオン注入により生じた損傷を修復させ、且つ注入した不純物イオンを活性化するために、炭化珪素基板１４０を希ガス（例えばアルゴンガス）雰囲気中で１７００℃以上の温度まで加熱して活性化アニール処理を行う。この活性化アニール処理によって、ｎ型ドリフト層１４１の一部にｐ型ウェル領域１４３が形成される。
【００１０】
この後、追加のイオン注入、及び電極の形成などを行なうことにより、縦型ＭＯＳＦＥＴを作製することができる。
【００１１】
しかし、図９（ｄ）に示す工程では、炭化珪素基板を高温で処理するために、イオンが注入された領域の上面にマクロステップ１４５が形成されてしまう。更に、イオン注入領域のマクロステップ１４５より寸法は小さいものの、イオンを注入していない領域の上面にもマクロステップ１４６が形成される。ここで、マクロステップとは、炭化珪素薄膜の表面に形成される原子層レベルのステップが数層ずつ合体して束になったものである。このように、図９に示すような従来技術では、活性化アニール後の炭化珪素薄膜の上面にマクロステップによる凸凹が形成されることが、半導体素子の性能向上の大きな妨げとなっていた。なお、イオン注入領域に形成されたマクロステップ１４５の寸法がイオン注入されない領域に形成されたマクロステップ１４６に比べて大きいのは、イオン注入によって損傷が生じたために珪素原子及び炭素原子が炭化珪素薄膜の表面から脱離し易くなっているからであると考えられている。マクロステップ１４５の寸法は、活性化アニールの温度が高ければ高いほど大きくなり、ステップ高さ（図９（ｄ）参照）が数１０ｎｍ、テラスの幅が数１００ｎｍに到達することがある。
【００１２】
マクロステップの形成は、ＭＯＳＦＥＴを含む多くの半導体素子で性能を低下させる原因となっている。例えば、ショットキーダイオードの場合には、炭化珪素薄膜の上面に形成されたショットキー電極においてマクロステップの先端部分で電界集中が発生し、耐圧が低下するという不具合が生じる。また、炭化珪素薄膜の表層を電流が流れるようなＭＥＳＦＥＴの場合には、マクロステップでキャリアの乱れが生じ、移動度が低下して相互コンダクタンスが低下するという不具合が生じる。更に、炭化珪素薄膜の上面上に熱酸化によってゲート酸化膜を形成するＭＯＳＦＥＴでは、マクロステップのステップ側壁の部分とテラスの部分とで互いに厚みの異なる酸化膜が形成されるために、ゲート電圧を印加してできる反転層の厚みが不均一になり、チャネル移動度が低下するという不具合が生じる。このように、従来の方法では、炭化珪素を用いて半導体素子を作製しても、炭化珪素本来の優れた物性値から期待されるような電気的特性を得ることが困難であった。
【００１３】
そこで、活性化アニールによって炭化珪素薄膜の上面にステップが形成されないようにするために、活性化アニール前にダイヤモンドライクカーボン（DLC）膜やフォトレジストを保護膜として炭化珪素薄膜の上面上に形成することが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−６８４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に開示されたような、従来の炭化珪素半導体素子及びその製造方法には、以下のような不具合があった。
【００１５】
まず、ダイヤモンドライクカーボン膜やフォトレジストを保護膜として炭化珪素薄膜の上面上に形成するため、半導体素子の製造工程数が増えてしまうという不具合がある。半導体素子の構造によっては、複数回の活性化アニールを行なう必要があるが、従来の方法では活性化アニールのたびに保護膜を形成する必要があった。さらに、このような保護膜を形成するためには新たな装置が必要となり、製造コストもかかる。また、活性化アニール後に保護膜を除去する工程と、保護膜を除去する装置も必要となるという問題もある。
【００１６】
さらに、これらの問題に加えて、１６００℃以上の高温で活性化アニールを行う際に保護膜中の不純物質が炭化珪素薄膜中に拡散によって侵入したり、保護膜から昇華した不純物質によってアニール炉内が汚染される可能性もある。このような不純物質に汚染された場合、炭化珪素半導体素子の特性が著しく低下してしまう。
【００１７】
したがって、たとえこのような対策によってステップバンチングの形成を抑制させることが可能であっても、優れた特性を有する炭化珪素半導体素子を形成することは非常に困難であった。このため、活性化アニールによって表面に凸凹が形成されず、且つ、不純物質による特性の劣化の無い炭化珪素半導体素子及びその製造方法が望まれている。
【００１８】
そこで本発明は、上記従来の問題点に鑑み、注入された不純物の活性化率を高くしながらも炭化珪素薄膜の上面を平坦に保つことが可能な炭化珪素半導体素子の製造方法とその方法により製造された炭化珪素半導体素子とを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明の炭化珪素半導体素子の製造方法は、炭化珪素層（炭化珪素基板および炭化珪素基板の上にエピタキシャル成長された炭化珪素膜を含む）に不純物イオンを注入する工程（ａ）と、上記炭化珪素層を加熱することで上記炭化珪素層の表面にカーボン層を形成する工程（ｂ）と、上記工程（ｂ）の後、上記工程（ｂ）よりも高温雰囲気中で上記炭化珪素層を活性化アニール処理する工程（ｃ）とを含んでいる。上記工程（ｂ）では、１×１０−５Ｐａ以上１０Ｐａ以下の圧力条件下で、かつ１１００℃以上１４００℃以下の温度で、上記炭化珪素層を加熱する。
【００２０】
この方法により、カーボン層を形成した状態で工程（ｃ）の活性化アニール処理を行なえるので、高温で活性化アニールを行ってもイオン注入領域の表面に形成されるマクロステップを小さくすることができる。そのため、炭化珪素基板または炭化珪素膜に注入された不純物の活性化率を低下させることなく従来よりも炭化珪素基板または炭化珪素膜の上面が平坦化された半導体素子を作製することが可能となる。特に、本発明の方法によれば、保護膜となるカーボン層は炭化珪素基板または炭化珪素膜から生成するものであるので、レジスト膜の成分などの不純物質によって半導体素子が汚染されるのを防ぐことができる。なお、上記工程（ｂ）では、圧力が１０Ｐａより高い場合には加熱処理により炭化珪素基板または炭化珪素膜の上面にステップが形成されてしまい、圧力が１０−５Ｐａより低い場合には加熱処理によって炭素までも昇華されてしまうおそれがある。また、上記工程（ｂ）では、基板温度が１１００℃より低い場合には基板表面からの珪素の昇華が起こらず、１４００℃より高い場合には炭素までも昇華されてしまうおそれがある。
【００２１】
上記工程（ｂ）では、大気圧を下回る圧力条件下で上記カーボン層を形成し、上記工程（ｃ）では、上記工程（ｂ）よりも高い圧力条件下で活性化アニール処理を行なうことにより、工程（ｂ）で炭化珪素基板または炭化珪素膜の表面からの珪素の昇華が促進されるので、工程（ｃ）と同じ圧力条件下で工程（ｂ）を行なう場合に比べて速やかにカーボン層を形成することができる。
【００２２】
上記工程（ｂ）と上記工程（ｃ）とを、同一の加熱炉内で行なうことが好ましい。これにより、使用する装置の種類を減らし、工程を簡略化することが可能となる。
【００２３】
上記工程（ｂ）では、水素を含むガスの存在下で上記カーボン層を形成することにより、カーボン層の形成を促進することができるので好ましい。
【００２６】
上記工程（ｃ）では、１ｋＰａ以上１００ｋＰａ以下の圧力条件下、上記炭化珪素層の温度を１５００℃以上２０００℃以下として活性化アニール処理を行なうことが好ましい。この圧力及び温度範囲において活性化アニールを行なうことによって不純物の活性化率を十分に高められるからである。
【００２７】
上記工程（ｃ）の後、酸素原子を含む気体の存在下で上記炭化珪素層を加熱し、上記カーボン層を除去する工程（ｄ）をさらに含んでいることにより、カーボン膜を酸素分子と反応させて除去することができる。
【００２８】
上記工程（ｄ）では、上記炭化珪素層の温度が５００℃以上１０００℃以下であれば、カーボン層をより確実に除去することができる。特に基板温度を８００℃とすることが好ましい。これにより、炭化珪素の酸化反応を生じさせず、且つ、より効率的にカーボン層を除去することができる。
【００２９】
上記工程（ｄ）でのカーボン層の除去は、上記工程（ｃ）での活性化アニール処理と同一の加熱炉内で行なうことにより、使用する装置の種類を減らし、工程を簡略化することが可能となる。
【００３０】
本発明の炭化珪素半導体素子は、炭化珪素層と、上記炭化珪素層の一部に形成された不純物ドープ層とを有し、上記炭化珪素層のうち上記不純物ドープ層と上記不純物ドープ層を除く領域とでは、上面のステップ高さが実質的に同一である。なお、本明細書および請求の範囲において、「ステップ高さ」とは、炭化珪素層の表面において、１０μｍ四方の領域における全てのステップの高さの和をステップの数で除した値のことをいう。また、「ステップの高さ」とは、図９（ｄ）に示すように、隣り合う２つのステップにおける結晶面の高さの差（結晶面に垂直な方向における高さの差）をいう。また、本発明の不純物ドープ層は、炭化珪素層の上面の一部に露出している。
【００３１】
このように炭化珪素層のうち不純物ドープ層とそれ以外の領域とにおいてステップ高さを実質的に同一とすることは、本発明の炭化珪素半導体素子の製造方法によって可能となる。つまり、炭化珪素層の上面上にカーボン層を炭化珪素層から生成することによりカーボン層と炭化珪素層との界面ではボンドが強く結合しており、不純物を活性化するためのアニールを行っても、炭化珪素層の上面でのマクロステップの形成が抑制される。従来では、不純物ドープ層に他の領域よりも大きなマクロステップが形成されていたが、本発明では、不純物ドープ層とその他の領域が炭化珪素層とボンドが強く結合したカーボン層によって保護されるため、両方の領域におけるステップ高さが実質的に同一となる。
【００３２】
本発明の炭化珪素半導体素子では、例えば不純物ドープ層の上面近傍に電流が流れる場合に、キャリアの移動度を向上させることができる。あるいは、不純物ドープ層の上にショットキー電極を設ける場合に、電界集中を低減し、耐圧を向上させることができる。
【００３３】
上記炭化珪素層の上記上面におけるステップ高さは０．１ｎｍ以上１ｎｍ以下であることが好ましい。この場合には、特に、高耐圧で高い電流密度の電流を流すことが可能な炭化珪素半導体素子が実現できる。
【００３４】
本発明の炭化珪素半導体素子を形成する工程において、炭化珪素層からカーボン層を形成するため、上記不純物ドープ層において、炭素、珪素および上記不純物ドープ層のドーパントを除く元素の濃度は１×１０14ｃｍ-3以下に保たれる。従来において、保護膜としてダイヤモンドライクカーボン膜やフォトレジストを用いた場合には、保護膜に含まれる不純物が炭化珪素層に拡散すると炭化珪素半導体素子の特性が劣化するおそれがあった。しかしながら、本発明では、炭化珪素層にもともと含まれる炭素を用いており、炭化珪素半導体素子の特性が劣化することはない。
【００３５】
なお、ダイヤモンドライクカーボン自体は炭素からなるが、プラズマＣＶＤ法による形成時に、ＳＵＳチャンバー内におけるクロム、ニッケル、鉄またはマンガンといった不純物がダイヤモンドライクカーボン内に混入するおそれがある。ダイヤモンドライクカーボンを保護膜として用いた場合には、この不純物が炭化珪素層内に侵入するおそれがある。
【００３６】
一方、レジストは、炭素、水素および酸素からなる。レジストを保護膜として用いた場合には、これらの元素が炭化珪素層中に拡散するおそれがある。
【００３７】
以上のことから、本発明の炭化珪素半導体素子では、従来と比較して、ダイヤモンドライクカーボンやレジストに含まれる不純物の濃度が低くなることになる。つまり、水素、酸素、クロム、ニッケル、マンガンおよび鉄の濃度が低くなる。
【００３８】
本発明の炭化珪素半導体素子は、上記炭化珪素層の上に設けられたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極と、上記炭化珪素層とオーミック接触する第１の電極とをさらに備えていてもよい。この場合には、ゲート絶縁膜の膜厚を従来よりも均一にできるので、ゲート耐圧を高くすることができる。
【００３９】
また、本発明の炭化珪素半導体素子は、上記炭化珪素層の下面上に設けられた炭化珪素基板と、上記炭化珪素基板の下面とオーミック接触する第２の電極をさらに備えていてもよい。この場合には、例えば縦型ＭＯＳＦＥＴなど、縦方向に電流が流れる素子についての特性向上を実現できる。
【００４０】
また、本発明の炭化珪素半導体素子は、上記炭化珪素層とショットキー接触する第３の電極をさらに備えていてもよい。この場合には、炭化珪素膜と第２の電極との間に形成されるショットキー障壁を良好に形成できるので、耐圧が向上した半導体素子を実現することができる。
【発明の効果】
【００４１】
以上のように、本発明の半導体素子の製造方法によれば、炭化珪素半導体膜が平坦な表面を維持したまま高い活性化率を実現する炭化珪素半導体素子を提供することができる。
【発明を実施するための最良の形態】
【００４２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体素子の製造方法の特徴は、イオン注入後の活性化アニール処理の前に減圧雰囲気でアニールすることにより基板表面にカーボン層を形成し、引き続き圧力及び温度を上げて活性化アニールを行なうことにある。第１の実施形態に係る半導体素子及びその製造方法を、図面を用いて以下に説明する。
【００４３】
図１０は、本発明の半導体素子の製造方法で使用するアニール炉の構造を示す断面図である。同図に示すように、このアニール炉は、反応炉１５０と、基板１５１を固定するためのカーボン製のサセプタ１５２と、支持軸１５３と、試料を加熱するためのコイル１５４と、反応炉１５０にアルゴンガス１５５、水素ガス１５６及び酸素ガス１５７を供給するためのガス供給系１５８と、反応炉１５０内のガスを排気するためのガス排気系１５９と、排気ガス用配管１６０と、圧力調整バルブ１６１とを備えている。また、サセプタ１５２は断熱材１６２で周囲を覆われている。支持軸１５３により支えられたサセプタ１５２は、反応炉１５０の周りに巻かれたコイル１５４を用いた高周波誘導加熱により加熱される。
【００４４】
このアニール炉を用いて、イオン注入後の炭化珪素基板上にカーボン層を形成し、その後に活性化アニールを行なう半導体素子の製造方法について説明する。
【００４５】
図１（ａ）〜（ｄ）は、第１の実施形態の半導体素子の製造方法を示す断面図である。
【００４６】
まず、図１（ａ）に示す工程で、[11 -20]（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの炭化珪素基板１を準備する。ここで、炭化珪素基板１としては、例えばｎ型の４Ｈ−ＳｉＣ基板を用いる。次に、ＣＶＤ法によって、炭化珪素基板１の上に厚さ１０μｍの炭化珪素薄膜（炭化珪素膜）２をエピタキシャル成長させる。続いて、炭化珪素薄膜２にイオン注入装置によって不純物イオン３を注入する。これにより、不純物イオン注入層４が形成される（図１（ｂ）参照）。ここで注入する不純物イオン３としては、例えばｐ型ドープ層を形成するためのアルミニウムイオンを選択する。具体的には、アルミニウムイオンを７種類の加速電圧で多段注入する。この際には、加速電圧をそれぞれ１．０ＭｅＶ、１．６ＭｅＶ、２．４ＭｅＶとしてドーズ量３×１０14ｃｍ-3のイオンを、加速電圧をそれぞれ３．３ＭｅＶ、４．４ＭｅＶとしてドーズ量７×１０14ｃｍ-3のイオンを、加速電圧をそれぞれ５．６ＭｅＶ、７．０ＭｅＶとしてドーズ量３×１０14ｃｍ-3のイオンをそれぞれ注入する。イオン注入の際の基板温度は室温とする。これにより、平均のドーパント濃度が約５×１０18ｃｍ-3で、厚みが４μｍの不純物イオン注入層４が形成される。
【００４７】
続いて、図１（ｂ）に示す工程で、不純物イオン注入層４が形成された炭化珪素基板１をアニール炉のサセプタ１５２に設置してから、ガス排気系１５９によってチャンバー内の真空引きを行う。このときの真空度（チャンバー内の気圧）は約１０-4Ｐａとする。チャンバー内を真空引きした状態で、誘導加熱用のコイルに２０．０ｋＨｚ、２０ｋＷの高周波電力を印加して、炭化珪素基板１を１２５０℃まで加熱する。この状態で６０分間アニールを行なう。このとき、炉内を低圧に保ちながら水素ガスを供給してもよい。この場合、水素が存在することにより珪素と炭素との結合を切りやすくできるので、珪素を選択的に昇華させやすくできる。
【００４８】
図２は、活性化アニール後の基板の２次イオン質量分析計（ＳＩＭＳ）による分析結果を示す図である。同図に示すように、基板上部の組成分析の結果、厚みが約３０ｎｍのカーボン層５が基板表面、すなわち不純物イオン注入層４の上に形成されていることが明らかとなった。
【００４９】
次に、図１（ｃ）に示す工程で、表面にカーボン層５が形成された炭化珪素基板１を１２５０℃で加熱したまま、ガス供給系１５８からアニール雰囲気用ガス（アニールガス）を供給する。アニールガスとしてはアルゴンガス１５５を選択し、ガス流量は０．５リットル／分とする。そして、圧力調整バルブ１６１を用いてチャンバー内の圧力を増加させ、９１ｋＰａで一定とする。その後、基板温度を１７５０℃まで昇温し、この温度を保ったまま３０分間活性化アニールを行なう。次に、アルゴンガス１５５を供給したまま、コイル１５４への高周波電力の印加を停止して加熱を終了し、基板１５１を冷却する。この活性化アニール処理により、不純物イオン注入層４中のアルミニウムイオンが活性化され、炭化珪素薄膜２中に不純物ドープ層６が形成されることとなる。
【００５０】
続いて、図１（ｄ）に示す工程で、カーボン層５を除去するためにアニール炉のチャンバー内の基板温度を８００℃で一定とし、流量５リットル／分の酸素を供給して、３０分間の加熱処理を行なう。この処理によって、基板表層のカーボン層５は完全に除去され、不純物ドープ層６が露出する。
【００５１】
本工程の後、例えば不純物ドープ層６の上に電極を形成する等の工程を経ることで、ＭＯＳＦＥＴなど種々の半導体素子を作製することができる。
【００５２】
なお、図３は、図１（ｂ）〜（ｄ）に示す工程における基板温度、加熱炉内の圧力、およびガス供給量の経時変化を示すタイムチャート図である。
【００５３】
同図に示すように、図１（ｂ）に示すカーボン層５の形成工程では、加熱炉内の圧力を少なくとも大気圧を下回る値、好ましくは１０-5Ｐａ以上１０Ｐａ以下程度に保ち、基板温度を活性化アニール温度よりも低温の１１００℃以上１４００℃以下程度にする。図４は、図１（ｂ）において形成されるカーボン層の厚みと基板温度との関係を示すグラフ図である。図４から、基板温度が１１００℃以上１４００℃以下の場合にカーボン層が形成されていることがわかる。これは、基板温度が１１００℃より低ければ珪素（Ｓｉ）の昇華が起こらず、１４００℃よりも高ければ炭素（Ｃ）までも昇華してしまうためである。すなわち、ＳｉはＣよりも低温で昇華するので、このように温度範囲を限定することで、不純物イオン注入層４からＳｉが選択的に昇華し、Ｃのみが基板表面に残る。このため、カーボン層５が形成される。また、炉内の圧力を大気圧より小さくするのは、Ｓｉの昇華を促進するためである。ただし、炉内の圧力が１０-5Ｐａより低くなると加熱処理によってＣまでも昇華されてしまい、１０Ｐａを越えると基板表面にステップが形成されてしまうので、上述の圧力範囲で処理することが好ましい。ただし、基板温度を上述の範囲に設定すれば、カーボン層５を形成すること自体は可能である。
【００５４】
続いて、図１（ｃ）に示す活性化アニール工程では、アルゴンガスを供給することにより加熱炉の圧力を少なくともカーボン層５の形成工程よりも高い圧力、好ましくは１ｋＰａ以上１００ｋＰａ以下に保ち、基板温度を１５００℃以上２０００℃以下程度とする。なお、不純物の活性化率は基板温度に概ね比例するので、炭化珪素の昇華速度が大きくない範囲でカーボン層５の形成工程よりも基板温度を上げることにより、不純物ドープ層６での活性化率は８０％以上にすることができる。なお、本明細書中において、「活性化率」とは、不純物ドープ層に含まれるキャリア濃度を、注入した不純物の濃度（密度）で除した値をいう。キャリア濃度は単位面積あたりの電流量から算出することができ、注入した不純物の濃度（密度）はＳＩＭＳ等によって測定することができる。
【００５５】
次に、アルゴンガスの供給を停止した後、図１（ｄ）に示す工程において基板温度を５００℃以上１０００℃以下にした状態で、酸素ガスを供給する。本工程では、基板温度が５００℃以上１０００℃以下であれば酸素とカーボン層５とを効果的に反応させてカーボン層５を除去できるが、基板温度が８００℃であれば炭化珪素の酸化反応を生じさせずにカーボン層５を除去できるので最も好ましい。また、酸素ガスに代えて酸素分子を含むガスを供給してもカーボン層を除去できる。
【００５６】
次に、本願発明者らは、以上で説明した方法によって活性化アニールした基板の表面モフォロジーについて原子間力顕微鏡（ＡＦＭ）を用いて解析した。また、比較のために、本実施形態の方法と同一の条件で不純物イオンを注入した炭化珪素基板を従来技術のアルゴンガス雰囲気中で活性化アニールした炭化珪素基板を用意した。従来技術の活性化アニール条件は、基板温度１７５０℃、アルゴンガスの流量０．５リットル／分、アニール時の炉内の圧力は９１ｋＰａで一定とし、アニール時間は３０分とした。従来の方法によって活性化アニールした基板の表面モフォロジーについてもＡＦＭを用いて測定した。
【００５７】
本実施形態の方法と従来技術による活性化アニールの結果の表面モフォロジーとを比較したところ、本実施形態の活性化アニール方法によれば、従来の方法に比べ基板表面の粗さを２桁以上低減できることが分かった。本実施形態の方法で処理した基板上面の表面粗さは約０．５ｎｍであった。ここで、「表面粗さ」とは、ステップ高さと同じ意味である。さらに、本実施形態の方法で処理した基板におけるアルミニウムイオンの活性化率について調べたところ、約９０％という非常に高い活性化率を実現していることが明らかとなった。
【００５８】
これらの結果は、本実施形態の方法によって平坦な表面を維持したまま高い活性化率を実現できることを示している。なお、従来の技術では、活性化アニールの温度を高くすれば活性化率は上がるもののマクロステップも大きくなるので、活性化率の向上とマクロステップの抑制とを両立することが困難であった。
【００５９】
また、本実施形態の方法によれば、活性化アニールを行なうための加熱炉内にレジスト等に含まれる不純物質が持ち込まれないので、不純物質による半導体素子の特性劣化を防ぐことができる。さらに、マクロステップの発生を抑制するためのカーボン層５を活性化アニールと同じ加熱炉で行なうことができるので、新たな装置を導入する必要がなく、半導体素子を製造するための工程を簡略化することができる。また、カーボン層５の除去を活性化アニールと同じ加熱炉で行なうことも可能であるので、活性化アニールとカーボン層５の除去とを別々の装置で行なう場合に比べ、製造装置の数を減らすことができ、製造工程を大幅に簡略化することが可能となる。
【００６０】
なお、本実施形態で説明した方法においては、カーボン層の形成のためのアニールとイオン注入の活性化アニールを同一の炉内において連続で行ったが、それぞれの工程を別々の加熱炉で行っても本実施形態の方法と同様の効果が得られる。
【００６１】
また、本実施形態で説明した方法においては、イオン注入の活性化アニールとカーボン層の除去を同一の炉内において連続で行ったが、それぞれの工程を別々の加熱炉で行っても本実施形態の方法と同様の効果が得られる。
【００６２】
また、以上の実施の形態においては、熱酸化によってカーボン層を除去したが、酸素を用いたプラズマ処理やオゾン処理によってカーボン層を除去しても本実施形態の方法と同様の効果が得られる。
【００６３】
また、以上の実施の形態においては、４Ｈ−ＳｉＣを炭化珪素基板として用いたが、４Ｈ−ＳｉＣ以外のポリタイプからなる炭化珪素基板を用いてもよい。
【００６４】
また、本実施形態で説明した例では、ｐ型イオンを注入後にカーボン層を形成したが、これと同様の方法でｎ型イオンを注入した場合にもカーボン層を形成できる。
【００６５】
なお、上述の方法によって製造される炭化珪素半導体素子は、図１（ｄ）に示すように、炭化珪素基板１と、炭化珪素基板１の主面上に設けられた厚さ１０μｍの炭化珪素薄膜２と、炭化珪素薄膜２内に設けられた厚さ４μｍの不純物ドープ層６とを備えている。不純物ドープ層６には、例えば濃度が５×１０18ｃｍ-3程度のｐ型不純物（アルミニウムなど）が含まれている。ここでは図示していないが、炭化珪素半導体素子は、例えば不純物ドープ層６上や炭化珪素基板１の裏面上に電極が設けられるなどしており、トランジスタやダイオードなどの半導体素子として動作する。
【００６６】
本実施形態の炭化珪素半導体素子において、不純物ドープ層６の上面には微小な段差（ステップ）が形成されているが、そのステップ高さは約０．１ｎｍ以上１ｎｍ以下である。
【００６７】
このため、縦型ＭＯＳＦＥＴ等、不純物ドープ層上にゲート絶縁膜が設けられる素子の場合には、ゲート絶縁膜の厚みを均一にでき且つ、キャリアの移動がマクロステップによって妨げられないので、耐圧性を向上させると共に、高い電流密度の電流を流すことが可能となる。これについては後述する。さらに、不純物ドープ層６中のｐ型不純物の活性化率は、８０％以上となっているので、活性化率が低い場合に比べて半導体素子としての特性を向上させることができる。
【００６８】
（第２の実施形態）
本発明の第２の実施形態として、炭化珪素半導体素子の一例である、不純物が導入された層の上面のステップ高さが１ｎｍ以下の炭化珪素ＭＯＳＦＥＴ、及びその製造方法について、図を参照しながら説明する。
【００６９】
図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本実施形態の炭化珪素ＭＯＳＦＥＴの製造方法を示す断面図である。
【００７０】
まず、図５（ａ）に示す工程で、炭化珪素基板２１を準備する。炭化珪素基板２１としては、例えば、主面が（０００１）から[11 -20]（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。この基板はｎ型で、キャリア濃度は１×１０18ｃｍ-3である。
【００７１】
次に、ＣＶＤ法により炭化珪素基板２１上にｎ型の不純物ドープ層をエピタキシャル成長させる。これによって、厚みが１０μｍ、キャリア濃度が約５×１０15ｃｍ-3のＭＯＳＦＥＴのｎ型ドリフト層２２が炭化珪素基板２１上に形成される。
【００７２】
次に、図５（ｂ）に示す工程で、第１の不純物イオン注入層２３を形成するために、ｎ型ドリフト層２２の上面に、例えばシリコン酸化膜（ＳｉＯ2）からなる第１の注入マスク（図示せず）を形成する。この第１の注入マスクは、ｎ型ドリフト層２２の一部分を覆い、後に第１の不純物イオン注入層２３となる領域を開口している。そして、第１の注入マスクの上方から、ｎ型ドリフト層２２内に多段階のＡｌイオンの注入を行う。ここで、Ａｌイオンの注入条件は、第１の実施形態の方法と同じとする。
【００７３】
続いて、第１の注入マスクを除去した後、一部分を開口するようにしてＳｉＯ2からなる第２の注入マスク（図示せず）を基板上に形成する。次いで、第２の注入マスクの開口部を通して、窒素イオンを第１の不純物イオン注入層２３に注入し、第１の不純物イオン注入層２３内に第２の不純物イオン注入層２４を形成する。
【００７４】
次に、図５（ｃ）に示す工程で、基板（各層が設けられた炭化珪素基板２１）をアニール炉のサセプタ１５２に設置して、チャンバー内をガス排気系で真空引きを行った状態で、基板を１２５０℃まで加熱した。そして、この状態で１８０分間アニールを行ない、厚さが約１００ｎｍのカーボン層２５を形成する。
【００７５】
次に、図６（ａ）に示す工程で、基板の温度を１２５０℃で一定としたまま、アルゴンガスを０．５リットル／分の流量で供給して、チャンバー内の圧力を９１ｋＰａとする。その後、基板温度を１７５０℃まで昇温して、この温度を保ったまま３０分間活性化アニールを行なう。これにより、第１の不純物イオン注入層２３及び第２の不純物イオン注入層２４に含まれる不純物が活性化され、それぞれｐ型ウェル領域２６とｎ型のソース用コンタクト領域２７とが形成される。ｐ型ウェル領域２６及びｎ型のソース用コンタクト領域２７における不純物の活性化率は、それぞれ８０％以上になる。
【００７６】
続いて、図６（ｂ）に示す工程で、カーボン層２５を除去するためにアニール炉のチャンバー内の基板温度を８００℃で一定とし、流量５リットル／分の酸素を供給して、３０分間の加熱処理を行なう。この処理によって、炭化珪素基板２１の上方に設けられたカーボン層２５は完全に除去される。これにより、ｐ型ウェル領域２６及びソース用コンタクト領域２７とが露出される。なお、ｐ型ウェル領域２６に含まれるキャリアの濃度は１×１０17ｃｍ-3であり、ソース用コンタクト領域２７に含まれるキャリアの濃度は１×１０18ｃｍ-3のｎ型のソース用コンタクト領域２７が形成される。本工程の活性化アニール後のｐ型ウェル領域２６及びソース用コンタクト領域２７の上面に形成されたステップの高さは、０．１ｎｍ以上１ｎｍ以下であり、従来の方法を用いた場合に比べてステップ高さが１／１０以下にまで小さくなっている。
【００７７】
次に、図６（ｃ）に示す工程で、基板を１１００℃で熱酸化することで基板表面に厚さ３０ｎｍのゲート絶縁膜２８を形成する。その後、電子ビーム（ＥＢ）蒸着装置を用いてソース用コンタクト領域２７の上面及び炭化珪素基板２１の裏面にＮｉを蒸着する。続いて、加熱炉を用いて１０００℃で加熱することにより、ソース用コンタクト領域２７上には第１のオーミック電極となるソース電極２９を、炭化珪素基板２１の裏面上には第２のオーミック電極となるドレイン電極３０をそれぞれ形成する。
【００７８】
次に、ゲート絶縁膜２８上にアルミニウムを蒸着して、ゲート電極３１の形成を行なうことにより、図６（ｃ）に示すような構造のＭＯＳＦＥＴが形成される。
【００７９】
以上のようにして作製されたＭＯＳＦＥＴは、ｎ型の炭化珪素基板２１と、上記炭化珪素基板２１の主面上に形成されたｎ型ドリフト層２２と、上記ｎ型ドリフト層２２内に設けられたｐ型ウェル領域２６と、上記ｐ型ウェル領域２６内に設けられたｎ型のソース用コンタクト領域２７と、上記ｎ型ドリフト層２２及びｐ型ウェル領域２６の上に設けられたゲート絶縁膜２８と、上記ゲート絶縁膜２８の上に設けられたゲート電極３１と、上記ソース用コンタクト領域２７の上に設けられたソース電極（オーミック電極）２９と、上記炭化珪素基板２１の裏面上に設けられたドレイン電極３０とを備えている。そして、ｐ型ウェル領域２６及びソース用コンタクト領域２７の上面に形成されたステップ高さは、０．１ｎｍ以上１ｎｍ以下となっており、ｎ型ドリフト層２２のうち、イオン注入された領域とイオン注入されていない領域とで、上面に形成されたステップ高さがほぼ均一になっている。
【００８０】
次に、本実施形態に係るＭＯＳＦＥＴの性能を調べるために、電流電圧特性を測定した。その結果について以下に説明する。
【００８１】
比較のために、従来技術によって活性化アニールを行って作製したＭＯＳＦＥＴを用意した。従来技術の活性化アニール条件は、基板温度１７５０℃、アルゴンガスの流量０．５リットル／分、アニール時の炉内の圧力は９１ｋＰａで一定とし、アニール時間は３０分とした。なお、従来技術によって作製したＭＯＳＦＥＴの素子構造は本実施形態のＭＯＳＦＥＴと同じとした。
【００８２】
本実施形態のＭＯＳＦＥＴ及び従来のＭＯＳＦＥＴの動作時のドレイン電流の値を測定して比較した結果、本実施形態のＭＯＳＦＥＴでは、従来技術で形成したＭＯＳＦＥＴに比べてドレイン電流が３倍以上大きいことが判明した。この理由としては、従来のＭＯＳＦＥＴでは、ステップ高さ（表面の粗さ）が１０ｎｍ以上であるためにｐ型ウェル領域２６の表面近傍を流れるキャリアの移動度が低下し、ドレイン電流が流れにくくなっていることが考えられる。これに対し、本実施形態のＭＯＳＦＥＴでは、ｐ型ウェル領域２６及びソース用コンタクト領域２７のステップ高さが１ｎｍ以下であるので、キャリアの移動度が低下せず高い電流密度のドレイン電流が流れると考えられる。
【００８３】
以上のことから、イオン注入後の活性化アニール処理の前に減圧雰囲気でアニールすることにより基板表面にカーボン層を形成し、引き続き温度を上げて活性化アニールを行うことにより、平坦な表面を維持したまま高い活性化率を実現することが可能となり、表面粗さが１ｎｍ以下の炭化珪素ＭＯＳＦＥＴを作製できることが示された。
【００８４】
なお、本実施形態においては、ＭＯＳＦＥＴについて説明したが、炭化珪素薄膜とショットキー障壁を形成するゲート電極と、炭化珪素薄膜とオーミック接触するソース電極及びドレイン電極とをさらに設けたＭＥＳＦＥＴや、炭化珪素薄膜上に設けられたショットキー電極と炭化珪素基板の裏面上に設けられたオーミック電極とを備えたショットキーダイオード等に対しても上記と同様の効果が得られる。
【００８５】
また、以上の実施形態においては、反転型のＭＯＳＦＥＴについて説明したが、蓄積型のＭＯＳＦＥＴに対しても本実施形態のＭＯＳＦＥＴと同様の効果が得られる。
【００８６】
以上の説明では、ＭＯＳＦＥＴを例にとって説明したが、イオン注入を用いて製造するＭＯＳＦＥＴ以外の炭化珪素半導体素子であっても、不純物ドープ層の上面を従来よりも平坦にすることで、電気的特性を向上させることが可能である。
【００８７】
（その他の実施形態）
第２の実施形態で説明したＭＯＳＦＥＴ以外にも、ショットキーダイオードやＭＥＳＦＥＴなどはイオン注入を用いて製造されるので、本発明の製造方法を応用することができる。以下、これらの素子においてマクロステップのサイズを小さくする方法を説明する。
【００８８】
図７（ａ）〜（ｄ）は、本発明の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【００８９】
まず、図７（ａ）に示す工程で、ｎ型炭化珪素基板３１上にＣＶＤ法により厚みが１０μｍでキャリア濃度が約５×１０15ｃｍ-3のｎ型のエピタキシャル成長層３２を形成する。ここで、ｎ型炭化珪素基板３１に含まれるキャリアの濃度は、１×１０18ｃｍ-3である。
【００９０】
次に、図７（ｂ）に示す工程で、エピタキシャル成長層３２の一部にＡｌイオンを注入しガードリング３３ａを形成する。
【００９１】
次いで、図７（ｃ）に示す工程で、基板温度を１２５０℃にし、１８０分間保持する。これにより、基板上に厚さ１００ｎｍのカーボン層３５を形成する。続いて、アニール工程と同じ加熱炉を用いて基板温度を１７５０℃まで上げてガードリング３３ａ内の不純物を活性化し、ガードリング３３を形成する。
【００９２】
続いて、図７（ｄ）に示す工程で、ｎ型炭化珪素基板３１の裏面にニッケルを蒸着して１０００℃で加熱することによりオーミック電極３９を形成する。さらに、エピタキシャル成長層３２の上面にＴｉ（チタン）を蒸着してショットキー電極３７を形成する。
【００９３】
以上のようにして製造されるショットキーダイオードは、図７（ｄ）に示すように、ｎ型炭化珪素基板３１と、ｎ型炭化珪素基板３１上に設けられたｎ型ＳｉＣからなるエピタキシャル成長層３２と、エピタキシャル成長層３２の上に設けられたＴｉからなるショットキー電極３７と、エピタキシャル成長層３２のうちショットキー電極３７の両側下方に位置する領域に設けられ、ｐ型不純物を含むガードリング３３と、ｎ型炭化珪素基板３１の裏面上に設けられたＮｉからなるオーミック電極３９とを備えている。
【００９４】
図７（ｃ）に示す工程で、不純物を活性化するためのアニール処理に先立ってカーボン層３５を形成することで、本実施形態のショットキーダイオードでは、エピタキシャル成長層３２の上面のステップ高さが０．１ｎｍ以上１ｎｍ以下程度に抑えられている。従って、本実施形態のショットキーダイオードでは、従来のショットキーダイオードに比べてショットキー電極３７とエピタキシャル成長層３２との界面での電界集中を抑制することができ、耐圧を向上させることができる。
【００９５】
次に、本発明の方法を用いて製造したＭＥＳＦＥＴについても説明する。
【００９６】
図８（ａ）〜（ｄ）は、本発明の実施形態に係るＭＥＳＦＥＴの製造方法を示す断面図である。
【００９７】
まず、図８（ａ）に示す工程で、ＣＶＤ法により炭化珪素基板４１上に厚みが１０μｍの炭化珪素からなるアンドープ層４３を成長する。次いで、アンドープ層４３の上に厚みが２００ｎｍ、キャリア濃度が約５×１０17ｃｍ-3のｎ型炭化珪素からなるチャネル層４５を成長する。
【００９８】
次に、図８（ｂ）に示す工程で、チャネル層４５及びアンドープ層４３の一部に窒素イオンを注入し、チャネル層４５のうち不純物がドープされていない部分（図８（ｃ）以降に示すチャネル層４５）を挟むようにソース用コンタクト領域４７ａ及びドレイン用コンタクト領域４９ａを形成する。
【００９９】
次いで、図８（ｃ）に示すように、基板を１２５０℃で１８０分間アニール処理して基板上に厚さ１００ｎｍのカーボン層５１を形成する。続いて、アニール工程と同じ加熱炉を用いて基板温度を１７５０℃まで上げて活性化アニールを行ない、ソース領域４７及びドレイン領域４９を形成する。
【０１００】
その後、図８（ｄ）に示すように、ソース領域４７及びドレイン領域４９の上面にＮｉを蒸着してから１０００℃で加熱することにより、ソース電極５３及びドレイン電極５５を形成する。さらに、チャネル層４５の上面にＴｉを蒸着してゲート電極を形成する。
【０１０１】
以上のようにして製造した本実施形態のＭＥＳＦＥＴは、炭化珪素基板４１と、炭化珪素基板４１上に設けられた厚さが１０μｍでアンドープのＳｉＣからなるアンドープ層４３と、アンドープ層４３の上に設けられ、ｎ型不純物を含むＳｉＣからなるチャネル層４５と、チャネル層４５の上に設けられたゲート電極５７と、アンドープ層４３及びチャネル層４５のうちゲート電極５７の両側下方に位置する領域に形成されたソース領域４７及びドレイン領域４９と、ソース領域４７の上に設けられたソース電極５３と、ドレイン領域４９の上に設けられたドレイン電極５５とを備えている。
【０１０２】
本実施形態のＭＥＳＦＥＴでは、ソース領域４７、ドレイン領域４９及びチャネル層４５の各上面のステップ高さが０．１ｎｍ以上１ｎｍ以下程度に抑えられている。従って、本実施形態のＭＥＳＦＥＴにおいては、従来のＭＥＳＦＥＴに比べてキャリアの乱れが抑制され、相互コンダクタンスが向上している。
【産業上の利用可能性】
【０１０３】
本発明の炭化珪素半導体素子は、プラズマディスプレイなど、高電圧下での動作が要求される機器などに好ましく用いられる。
【図面の簡単な説明】
【０１０４】
【図１】図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体素子の製造方法において、イオン注入による不純物ドープ層を形成する工程を示す断面図である。
【図２】図２は、活性化アニール後の基板の２次イオン質量分析計（ＳＩＭＳ）による分析結果を示す図である。
【図３】図３は、図１（ｂ）〜（ｄ）に示す工程における基板温度、加熱炉内の圧力、およびガス供給量の経時変化を示すタイムチャート図である。
【図４】図４は、図１（ｂ）において形成されるカーボン層の厚みと基板温度との関係を示すグラフ図である。
【図５】図５（ａ）〜（ｃ）は、本発明の第２の実施形態に係る炭化珪素ＭＯＳＦＥＴの製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第２の実施形態に係る炭化珪素ＭＯＳＦＥＴの製造方法を示す断面図である。
【図７】図７（ａ）〜（ｄ）は、本発明の実施形態に係るショットキーダイードの製造方法を示す断面図である。
【図８】図８（ａ）〜（ｄ）は、本発明の実施形態に係るＭＥＳＦＥＴの製造方法を示す断面図である。
【図９】図９（ａ）〜（ｄ）は、炭化珪素からなるＭＯＳＦＥＴを形成するための一般的な方法を示す断面図である。
【図１０】図１０は、本発明の半導体素子の製造方法で使用するアニール炉の構造を示す断面図である。
【符号の説明】
【０１０５】
１            炭化珪素基板
２            炭化珪素薄膜
３            不純物イオン
４            不純物イオン注入層
５，２５      カーボン層
６            不純物ドープ層
２１          炭化珪素基板
２２          ｎ型ドリフト層
２３          第１の不純物イオン注入層
２４          第２の不純物イオン注入層
２６          ｐ型ウェル領域
２７          ソース用コンタクト領域
２８          ゲート絶縁膜
２９          ソース電極
３０          ドレイン電極
３１          ゲート電極
１５０        反応炉
１５１        基板
１５２        サセプタ
１５３        支持軸
１５４        コイル
１５５        アルゴンガス
１５６        水素ガス
１５７        酸素ガス
１５８        ガス供給系
１５９        ガス排気系
１６０        排気ガス用配管
１６１        圧力調整バルブ
１６２        断熱材
【図１】
0004418794.tif 000002
【図２】
0004418794.tif 000003
【図３】
0004418794.tif 000004
【図４】
0004418794.tif 000005
【図５】
0004418794.tif 000006
【図６】
0004418794.tif 000007
【図７】
0004418794.tif 000008
【図８】
0004418794.tif 000009
【図９】
0004418794.tif 000010
【図１０】
0004418794.tif 000011