(57)【特許請求の範囲】
【請求項１】
入力側パターンとして、長さと幅がそれぞれＬ１とＷ１であり、出力側パターンとして、長さと幅がそれぞれＬ２とＷ２である十字形状のパターンを有する半導体ホールセンサにおいて、
前記十字形状のパターンを有する半導体ホールセンサの外周に存在する４つの内隅部分のうち、隣り合う２箇所または４箇所すべてに、正方形状、多角形状、円形状、楕円形状、または前記形状のいずれかを複数個組み合わせた形状の切欠部を１種類以上有し、
膜厚、不純物濃度、前記入力側パターンの長さＬ１と幅Ｗ１及び前記出力側パターンの長さＬ２と幅Ｗ２の値を変化させることなく、入力側端子間の抵抗値または出力側端子間の抵抗値の少なくとも一方が、前記入力側パターンとして長さＬ１と幅Ｗ１の四角形と出力側パターンとして長さＬ２と幅Ｗ２の四角形とからなる十字形状のパターンの抵抗値に対して、１．２５倍から２．０３８倍となっていることを特徴とする半導体ホールセンサ。
【請求項２】
入力側端子間の抵抗値または出力側端子間の抵抗値の少なくとも一方が、前記入力側パターンとして長さＬ１と幅Ｗ１の四角形と出力側パターンとして長さＬ２と幅Ｗ２の四角形とからなる十字形状のパターンの抵抗値に対して、１．５倍から２．０３８倍となっていることを特徴とする請求項１に記載の半導体ホールセンサ。
【請求項３】
入力側端子間の抵抗値および出力側端子間の抵抗値が、前記入力側パターンとして長さＬ１と幅Ｗ１の四角形と出力側パターンとして長さＬ２と幅Ｗ２の四角形とからなる十字形状のパターンの抵抗値に対して、１．５倍から２．０３８倍となっていることを特徴とする請求項２に記載の半導体ホールセンサ。
【請求項４】
前記十字形状のパターンの外周に存在する４つの内隅部分のうち、入力端子側パターンと出力端子側パターンの交差する角度が、隣り合う２箇所または４箇所すべてが鋭角であることを十字形状のパターンの特徴とする請求項１，２又は３に記載の半導体ホールセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ホールセンサに関し、より詳細には、半導体ホールセンサのパターン形状に関する。
【背景技術】
【０００２】
従来、半導体ホールセンサは、ＶＴＲ、フロッピー（登録商標）ディスクやＣＤ−ＲＯＭなどのドライブモータ用の回転位置検出センサあるいはポテンショメータ、歯車センサとして広く使われている。また、その感磁膜としては、移動度が高くかつ感度が良好なＩｎＳｂ（インジウムアンチモン）やエネルギーバンドギャップ幅が大きく、かつ温度特性の良好なＧａＡｓ（ガリウム砒素）が広く用いられている。
【０００３】
この半導体ホールセンサは、感磁面に対して垂直な方向の磁束密度に比例したホール出力電圧を発生する性質を持ち合わせた磁気センサであるので、磁界が存在しないときのホール出力電圧は０になるべきである。しかしながら、実際には磁界が存在しなくても、半導体ホールセンサに入力電圧をかけるだけでホール出力電圧が発生することがあり、これを不平衡電圧（Ｖｕ）と呼んでいる。
【０００４】
この不平衡電圧は、ホール出力電圧に重畳したＤＣノイズとなり、半導体ホールセンサの測定誤差になる。また、不平衡電圧を補正し、磁界が存在しないときのホール出力電圧を０にする回路として、Ｓｉ等の集積回路を用いる必要のある場合もあり、コストやサイズの点で問題になっている。
【０００５】
図１１は、半絶縁ＧａＡｓ基板を用いた従来の半導体ホールセンサの断面構造を示す図である。半絶縁ＧａＡｓ基板１１の表面にＳｉ等を選択的にイオン注入、またはＭＢＥ（molecular beam epitaxy）法やＭＯＶＰＥ（metal organic vapor phase epitaxy）法などによってＩｎＳｂやＩｎＡｓ（インジウム砒素）及びＧａＡｓ等の感磁膜１２を形成した後、フォトリソグラフィーを用いて所望のパターンに加工する。その後、この感磁膜１２にＳｉＯ2やＳｉＮなどの無機物の保護膜１４と電流を流すための内部電極１３を形成し、ダイシング、ダイボンド、ワイヤーボンドの工程を経て、この電極１３にワイヤー１７を接続して樹脂１６でモールドした構造になっている。なお、符号１５はリードフレームを示している。
【０００６】
上述したように、半導体ホールセンサの感磁部パターンは、感磁膜をフォトリソグラフィーの手法でパターニングした後、エッチングして形成される。不平衡電圧は、半導体ホールセンサのパターニング時にできる、素子形状の幾何学的なアンバランスが要因となって発生することが多い。その原因として、マスクパターンに描かれた半導体ホールセンサのパターンと実際に製造された半導体ホールセンサのパターンは、エッチング精度等の問題があるため完全に一致しないことがあげられる。
【０００７】
この問題を解決したものとして、例えば、特許文献１に記載の、十字形をしたホール素子の入出力パターン３１の外周に存在する４つの内隅部分３ａを角取りする方法（図８）などが提案されている。
【０００８】
図２は、従来の半導体ホールセンサのパターンを示す図である。十字形をしている入出力パターン２１の外周に存在する内隅部分において、入力端子側パターンと出力端子側パターンのなす角度は９０度の直角である。この半導体ホールセンサのパターンは、上下の電極を入力側端子、左右の電極を出力側端子としている。
【０００９】
ここでは、入力端子側パターンの長さと幅をそれぞれＬ１、Ｗ１とし、出力端子側パターンの長さと幅をＬ２、Ｗ２としている。厳密には、Ｌ１及びＬ２は、両電極間の半導体ホールセンサのパターン距離であり、Ｗ１及びＷ２は半導体ホールセンサのパターン幅か、電極と接している部分の半導体ホールセンサのパターン幅のどちらか大きい方の値で定義される。
【００１０】
上述した角取りを施す方法以外にも、十字形状をした半導体ホールセンサパターンの長さＬと幅Ｗの比であるＬ／Ｗの値を変えて、不平衡電圧を減じる方法が知られている（この例では、入出力パターンの対称なものを示す。すなわち、Ｌ１＝Ｌ２＝Ｌ、Ｗ１＝Ｗ２＝Ｗとする。）。
【００１１】
一般にＬ／Ｗを大きくすると不平衡電圧は減少する。しかし、Ｌ／Ｗを大きくすることで半導体ホールセンサのサイズが大きくなるという新たな問題が生じる。また、Ｌ／Ｗを大きくすると半導体ホールセンサの感度（ある磁束密度下での出力電圧）が減少し、これも問題になってくる。この方法では不平衡電圧の減少率より感度の減少率の方が大きく、信号／ノイズ比（Ｓ／Ｎ比）で見ると低下の傾向にあり、高精度測定には向いていない。つまり、不平衡電圧を減少させる決定的な方法とは云えないのが実情である。
【００１２】
さらに、ＧａＡｓ等の半導体ホールセンサの抱えている問題の１つとして、Ｓｉ等で形成した集積回路（ＩＣ）に比べ、静電耐圧性が悪いことがあげられる。十字形をした半導体ホールセンサパターンの外周内隅部分で電界強度が最大値をとり、その結果として、該内隅部分に電流が集中し、素子破壊を引き起こすことが原因の１つと考えられている。
【００１３】
【特許文献１】特開平１−２９８３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述した特許文献１に記載の方法は、ウェットエッチングのように等方的で精度のあまり高くないエッチングの場合は有効であるが、近年、イオンミリングやＥＣＲ（electron cyclotron resonance）等を用いた異方性の高いドライエッチングが進歩し、エッチング精度が向上してきたため、理想的なエッチングに近いもの、つまりマスクパターンとほぼ同形状のものが形成できるようになった。よって経験的ではなく、理論的に不平衡電圧を小さくする半導体ホールセンサのパターンを考える必要が出てきた。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、不平衡電圧を低減し、不平衡電圧に起因する測定誤差を減少させ、さらに静電耐圧性も向上させた半導体ホールセンサを提供することにある。
【課題を解決するための手段】
【００１６】
本発明者は、シミュレーション解析及び半導体ホールセンサの試作を通じて、不平衡電圧を小さくする半導体ホールセンサのパターンを検討した。シミュレーション解析の結果、半導体ホールセンサのパターンに、ある欠陥あるいはアンバランスが生じた場合、一般的な十字形ホールセンサパターンに比べ角取りを施した前述の特許文献１に記載されている半導体ホールセンサのパターンの方が、不平衡電圧が大きくなることが理論上わかった。この結果については、（比較例）で詳述する。
【００１７】
さらに本発明者は、従来の十字パターンや角取りをしたパターンに比べ不平衡電圧が小さくなる半導体ホールセンサのパターンを見出し、その上、この半導体ホールセンサのパターンは、静電耐圧性も向上することを見出し、本発明をなすに至った。
【００１８】
本発明は、このような目的を達成するために、入力側パターンとして、長さと幅がそれぞれＬ１とＷ１であり、出力側パターンとして、長さと幅がそれぞれＬ２とＷ２である十字形状のパターンを有する半導体ホールセンサにおいて、前記十字形状のパターンを有する半導体ホールセンサの外周に存在する４つの内隅部分のうち、隣り合う２箇所または４箇所すべてに、正方形状、多角形状、円形状、楕円形状、または前記形状のいずれかを複数個組み合わせた形状の切欠部を１種類以上有し、膜厚、不純物濃度、前記入力側パターンの長さＬ１と幅Ｗ１及び前記出力側パターンの長さＬ２と幅Ｗ２の値を変化させることなく、入力側パターン及び出力側パターンの抵抗値が、前記入力側パターンの長さＬ１と幅Ｗ１の四角形の抵抗値及び出力側パターンの長さＬ２と幅Ｗ２の四角形の抵抗値の１．２５倍から２．０３８倍となっている半導体ホールセンサである。
【００１９】
このように、入力側パターン及び出力側パターンの抵抗値を、上述の範囲とすることにより、ホール素子の特性で最も重要な値であるＳ／Ｎで評価したときに、切欠なし（十字形）の場合と比較して、数割以上特性が改善される。
【００２０】
１．２５倍未満では、不平衡電圧の低減の効果が十分でない。また、２．７５倍より大きい場合は、不平衡電圧の低減は大きいものの、信号成分が小さくなり、Ｓ／Ｎが小さくなる。この結果、抵抗値が１．２５倍から２．７５倍が良好である。
【００２１】
より好ましくは、入力側パターン及び出力側パターンの抵抗値が、前記入力側パターンの長さＬ１と幅Ｗ１の四角形の抵抗値及び出力側パターンの長さＬ２と幅Ｗ２の四角形の抵抗値の１．５から２．５倍である。
【００２２】
この範囲では、ホールセンサのＳ／Ｎが３割以上向上する。Ｓ／Ｎが３割向上すると、ホールＩＣの特性バラツキを抑えるため用いられているホールセンサの不平衡電圧のキャンセル回路を使用しなくても、キャンセル回路を用いたものと同等の特性バラツキに抑えることができる。また、静電耐圧性の向上も顕著になる。
【００２３】
より好ましくは、十字形状のパターンの外周に存在する４つの内隅部分のうち、入力端子側パターンと出力端子側パターンの交差する角度が、隣り合う２箇所または４箇所すべてが鋭角である。
【００２４】
ある形状の抵抗値を算出する手段としては、有限要素法を用いた静電場解析が有効である。素子形状をモデル化し、入力あるいは出力端子間に定電流を流している状態を解析し、そのとき発生する電圧降下を計算して、その電圧降下を電流量でわりかえす（オームの法則）ことにより抵抗値を算出することができる。
【発明の効果】
【００２５】
本発明によれば、十字パターン形状の外周に存在する４つの内隅部分のうち、隣り合う２箇所ないしは４箇所に切欠部を設けたので、半導体ホールセンサのパターンの欠陥あるいはアンバランスに対して鈍感になり、従来の十字形状の半導体ホールセンサのパターンと比較して不平衡電圧を低減することができる。さらに、半導体ホールセンサのパターンの内隅部分に存在する素子中電界強度の最大値が減少し、その結果、電流の集中を緩和することができるので、静電耐圧性も向上することができる。
【００２６】
また、従来の不平衡電圧を減じる方法である、半導体ホールセンサパターンのＬ／Ｗを変化させる方法と比較すると、半導体ホールセンサの小型化が可能である点、及び半導体ホールセンサのＳ／Ｎ比が向上するので、高精度測定にも適した半導体ホールセンサといえる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の実施の形態について説明する。  
図１は、半導体ホールセンサの等価回路を示す図である。この等価回路は、４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４を用いたブリッジ回路で記述できる。図１において入力端子Ｖｉ（＋）とＶｉ（−）の間に１Ｖの電圧をかけたとき、出力側の端子Ｖｏ（＋）及びＶｏ（−）の出力はそれぞれ、下記式（１）；  
Ｖｏ（＋）＝Ｒ４／（Ｒ１＋Ｒ４）  ・・・（１）  
及び下記式（２）；  
Ｖｏ（−）＝Ｒ３／（Ｒ２＋Ｒ３）  ・・・（２）  
で表される。
【００２８】
ホール出力電圧は、式（１）と式（２）の差で表されるので、発生する不平衡電圧Ｖｕは下記式（３）；  
Ｖｕ＝（Ｒ２・Ｒ４−Ｒ１・Ｒ３）／（Ｒ１＋Ｒ４）・（Ｒ２＋Ｒ３）・・（３）で表すことができる。不平衡電圧を小さくするためには、式（３）の値を小さくすればよい。理想的には４つの抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の値は同じ値になり、不平衡電圧Ｖｕは０になる。しかし、パターン形成時に行うエッチングの際、半導体ホールセンサのパターンに若干の欠陥あるいはアンバランスが生じ、それぞれの抵抗値が等しくならず、０以外の不平衡電圧を出力してしまう。そのアンバランスによる抵抗のばらつきは、感磁部形成のエッチング精度により、ある範囲内に収まるので、Ｖｕを小さくするためには、同じ欠陥やアンバランスが生じても、各抵抗の変化率が小さくなるようにすればよいことがわかる。
【００２９】
そのため、本発明の半導体ホールセンサは、前記のごとく、パターン部の外周内隅部分に切欠部（削れ部分）を隣り合う２箇所ないしは４箇所に設け、その切欠部が十字形状のパターンの内隅部分直角位置よりも内側に含まれた構成になっている。このような切欠部を設けることにより、この内隅部分における電流の集中が緩和され、内隅部分における電界強度が小さくなる。したがって、半導体ホールセンサのパターンに多少の幾何学的アンバランスが生じていても、このアンバランスによって電界強度が大きくばらつくことがなく、半導体ホールセンサの不平衡電圧も小さくなる。つまり、内隅部分に切欠部を設け、その内隅部分の電界強度を小さくすることにより、この半導体ホールセンサは幾何学的アンバランスに対して鈍感になり、不平衡電圧を低減することができると考えられる。また、この電界強度の減少により、半導体ホールセンサの静電耐圧性も向上する。
【００３０】
本発明の半導体ホールセンサの製造方法は、従来の方法と変化はなく、ホールセンサの感磁部のパターン形状のみに変化を加える。一例としては、図１１に示す半導体ホールセンサが挙げられる。つまり、半絶縁ＧａＡｓ基板１１の表面にＳｉ等を選択的にイオン注入、またはＭＢＥ法やＭＯＶＰＥ法などによってＩｎＳｂやＩｎＡｓおよびＧａＡｓなどの感磁膜１２を形成した後、フォトリソグフィーを用いて所望のパターンに加工する。その後、この感磁膜１２にＳｉＯ2やＳｉＮなどの無機物の保護層１４と電流を流すための内部電極１３を形成し、ダイシング、ダイボンド、ワイヤーボンドの工程を経て、この電極１３にワイヤー１７を接触して樹脂１６でモールドした構造になっている。
【実施例１】
【００３１】
図３は、本発明における半導体ホールセンサのパターンの一例を示す図である。この半導体ホールセンサのパターン１も十字形をしているので、４箇所の内隅部分２ａを有しているが、図２に示す従来の半導体ホールセンサのパターンのように、これらの内隅部分はいずれも直角ではなく、切欠部（削れ部分）が形成されている。このように、内隅部分が直角ではないので、本発明の半導体ホールセンサのパターンでは内隅部分の電界強度を小さくすることができる。
【００３２】
ここに、切欠部は内隅部に対して正方形状に削っており、縦横の寸法Ｌが１４０μｍ、幅Ｗが７０μｍの十字形のパターンに対して、一辺が７０μｍの長さの正方形になっている。この切欠部の形状は、正方形の他、正方形以外の多角形状でも、円形状でも、楕円形状でも削れていればどのような形状でもよい。また、同形状の切欠部を十字状パターンの入力側パターンもしくは出力側パターンに対して軸対称になるように設けないと逆に不平衡電圧が発生してしまう。
【００３３】
図４乃至図７は、切欠部の形状の他の一例を示す図である。なお、符号２ｂ，２ｃ，２ｄ，２ｅはいずれも切欠部である。
【００３４】
理想的なエッチングが行われた場合の、内隅部分に存在する最大電界強度は、入力電圧を１Ｖにした場合、従来の十字形の半導体ホールセンサのパターンで２．３３８×１０4Ｖ／ｍ、正方形の切欠部を有する半導体ホールセンサのパターンで１．６４４×１０4Ｖ／ｍとなり、最大電界強度は約３０％低減し、静電耐圧性の向上に有効な事を確認した。正方形の切欠部の代わりに、切欠部を半径３５μｍの円形にした場合（図４）も、前述と同条件下で、最大電界強度は１．２１６×１０4Ｖ／ｍとなり、従来の十字形パターンと比較して、約４８％の低減が見られた。
【００３５】
以上の結果と、図５乃至図７のシミュレーション結果をまとめて表１に示す。静電耐圧性の向上に着目した場合、切欠部の形状は円形が今回行った検討の中では最適である。
【００３６】
【表１】
0004490687.tif 000002
【００３７】
また、切欠部の大きさについては、あらゆる大きさのものについて有効であると考えられる。今回シミュレーションでは（Ｌ−Ｗ）／２に対する比として、０．１〜７５％のものを行ない、静電耐圧性の向上に効果がみられる。その中でも特に効果が顕著なものとしては、（Ｌ−Ｗ）／２に対する比として、２５〜７５％のものが挙げられる。入出力抵抗値の変化でいうと１．２５〜２．７５倍になるものが、効果が著しい。また、今回のシミュレーションは、ホールセンサのパターンとしてＬ／Ｗが２のものを用いたが、当然２以外のものでも上述した結果と同様の効果があらわれる。
【００３８】
ただし、Ｌ／Ｗの値が変われば、静電耐圧性の向上に効果が見られる切欠部大きさの範囲は、いくらか変化することになる。以上のシミュレーション解析は、半導体ホールセンサの特性としてＩｎＳｂ（インジウムアンチモン）に相当する電気抵抗率を用いて行った。なお、ＩｎＡｓ（インジウム砒素）及びＧａＡｓ（ガリウム砒素）に相当する電気抵抗率を用いても同様な効果が確認された。
【実施例２】
【００３９】
図９及び図１０は、本発明における半導体ホールセンサのパターンの他の例を示す図である。不平衡電圧を減少し、さらに、静電耐圧性を向上させる半導体ホールセンサの他のパターンとして（実施例１）以外の方法としては、図９及び図１０に示すように、入出力パターン４１、５１の交差する内隅部分を鋭角、もしくは円弧状にした十字状パターンの内隅部分に切欠部（４ａ，５ａ）を設けることも考えられる。この切欠部は（実施例１）と同様な形状及び大きさにすることで、同様な効果が見出される。
【実施例３】
【００４０】
実際に感磁部パターン内隅部に切欠部を設けた半導体ホールセンサの試作を行った。半導体ホールセンサのパターンのＬ及びＷは、それぞれ１４０μｍ、７０μｍである。切欠部の形状は、図３，図５，図６，図７の４種類を行った。切欠部の大きさは５μｍ〜３５μｍである。また、従来の不平衡電圧減少の手段であるＬ／Ｗを変化させる方法も比較として行った。この場合の半導体ホールセンサパターンは、Ｗを７０μｍで一定にし、Ｌは１３２〜２８０μｍの範囲で変化させ、試作を行った。
【００４１】
結果は以下の通りである。結果の中の抵抗の変化率及び不平衡電圧の標準偏差の変化率及び出力電圧の変化率は、いずれもＬ及びＷがそれぞれ１４０μｍ、７０μｍで切欠部の存在しない半導体ホールセンサパターンの値を基準に算出した。当然ながら今回の試作のすべてのパターンにおいて、不平衡電圧の平均値は約０ｍＶになった。よって不平衡電圧減少の評価については、不平衡電圧の標準偏差で行った。
【００４２】
図１２は、不平衡電圧の標準偏差変化率を縦軸に、素子の抵抗変化率を横軸にとったグラフを示す図である。切欠部の形状にあまり依存性は見られないが、Ｌ／Ｗを変化させる方法と比較して、同じ抵抗変化率に対して不平衡電圧の標準偏差の減少率が大きいことがわかる。また、図１３は、ある磁束密度下におけるホール出力電圧の変化率を縦軸に、素子の抵抗変化率を横軸にとったグラフを示す図である。今回の結果も切欠部の形状にあまり依存性は見られないが、Ｌ／Ｗを変化させる方法と比較して、出力電圧の減少率は小さいことがわかる。また、図１４は、ある磁束密度下での出力電圧の変化率を不平衡電圧の標準偏差変化率で割ったもの（Ｓ／Ｎ変化率）を縦軸に、素子の抵抗変化率を横軸にとったグラフを示す図である。素子抵抗変化率が１．２５〜２．７５倍のもので２割以上Ｓ／Ｎが向上し、１．５〜２．５倍のものはさらに効果が顕著であることが分かる。
【００４３】
以上の結果より、切欠部を設けた半導体ホールセンサは、従来のＬ／Ｗを変化させる方法と比較して、Ｓ／Ｎ比が向上し、高精度測定が可能になることがわかる。また、この方式は半導体ホールセンサのサイズを大きくする必要がなく、性能の向上が達成できる点も大きな利点といえる。
【００４４】
半導体ホールセンサのパターン形状がわかれば、有限要素解析の手法を用いて抵抗値を算出することができる。今回、試作した図３及び図５乃至図７の抵抗値を有限要素解析を用いて求めてみた。Ｌ＝１４０、Ｗ＝７０の基準パターンの抵抗値との比を表２に示す。計算結果と実験値は良く一致していることがわかる。
【００４５】
【表２】
0004490687.tif 000003
【００４６】
［比較例］
前述した特許文献１に示されている角取りを有する半導体ホールセンサのパターン（図８）が発生する不平衡電圧についても検討した。図２に示す十字形の半導体ホールセンサのパターンを基にシミュレーション解析を行った。すなわち、縦横の寸法Ｌが１４０μｍ、幅Ｗが７０μｍの十字形パターンである。角取りを有するパターンは、この十字形の半導体ホールセンサのパターンの内隅部分４箇所に、二辺を５．０μｍとする直角二等辺三角形を角取りしたパターンである。この両パターンに、右上内隅部分より出力端子側に１０μｍ離れたところに、二辺を５．６μｍとする直角二等辺三角形のパターン欠けをつくった場合を考える。これは、オーバーエッチングもしくはレジストが欠けてしまったために、この半導体ホールセンサのパターンの一部が欠けてしまったことを想定している。このアンバランスにより発生する不平衡電圧は入力電圧を１Ｖにすると角取りを有するパターンでは、３．２５ｍＶであった。
【００４７】
従来の十字形の半導体ホールセンサのパターンは、同条件で２．７５ｍＶであったので、約１８％不平衡電圧が増加したことになる。以上のシミュレーション解析は、半導体ホールセンサの特性としてＩｎＳｂ（インジウムアンチモン）に相当する電気抵抗率を用いて行った。なお、ＩｎＡｓ（インジウム砒素）及びＧａＡｓ（ガリウム砒素）に相当する電気抵抗率を用いても同様な結果になった。
【産業上の利用可能性】
【００４８】
以上説明したように本発明によれば、十字パターン形状の外周に存在する４つの内隅部分のうち、隣り合う２箇所ないしは４箇所に切欠部を設けたので、半導体ホールセンサのパターンの欠陥あるいはアンバランスに対して鈍感になり、従来の十字形状の半導体ホールセンサのパターンと比較して不平衡電圧を低減することができる。さらに、半導体ホールセンサのパターンの内隅部分に存在する素子中電界強度の最大値が減少し、その結果、電流の集中を緩和することができるので、静電耐圧性も向上することができる。
【００４９】
また、従来の不平衡電圧を減じる方法である、半導体ホールセンサパターンのＬ／Ｗを変化させる方法と比較すると、半導体ホールセンサの小型化が可能である点、及び半導体ホールセンサのＳ／Ｎ比が向上するので、高精度測定にも適した半導体ホールセンサといえる。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体ホールセンサの等価ブリッジ回路を示す図である。
【図２】従来の十字形の半導体ホールセンサのパターン図である。
【図３】本発明における半導体ホールセンサのパターンの一例を示す図である。
【図４】本発明における半導体ホールセンサのパターンの他の一例を示す図である。
【図５】本発明における半導体ホールセンサのパターンのさらに他の一例を示す図である。
【図６】本発明における半導体ホールセンサのパターンの他の一例を示す図である。
【図７】本発明における半導体ホールセンサのパターンの他の一例を示す図である。
【図８】従来の半導体ホールセンサのパターンの他の一例を示す図である。
【図９】本発明における半導体ホールセンサのパターンの他の一例を示す図である。
【図１０】本発明における半導体ホールセンサのパターンの他の一例を示す図である。
【図１１】従来の半導体ホールセンサの断面構造を示す図である。
【図１２】本発明における半導体ホールセンサの不平衡電圧の標準偏差変化率と素子抵抗変化率依存性を示す図である。
【図１３】本発明における半導体ホールセンサのホール出力電圧変化率と素子抵抗変化率依存性を示す図である。
【図１４】本発明における半導体ホールセンサのＳ／Ｎと素子抵抗変化率依存性を示す図である。
【符号の説明】
【００５１】
１  パターン
２ａ，３ａ  内隅部分
２ｂ，２ｃ，２ｄ，２ｅ，４ａ，５ａ  切欠部
１１  半絶縁ＧａＡｓ基板
１２  感磁膜
１３  内部電極
１４  保護層
１５  リードフレーム
１６  樹脂
１７  ワイヤー
２１，３１，４１，５１  入出力パターン
【図１】
0004490687.tif 000004
【図２】
0004490687.tif 000005
【図３】
0004490687.tif 000006
【図４】
0004490687.tif 000007
【図５】
0004490687.tif 000008
【図６】
0004490687.tif 000009
【図７】
0004490687.tif 000010
【図８】
0004490687.tif 000011
【図９】
0004490687.tif 000012
【図１０】
0004490687.tif 000013
【図１１】
0004490687.tif 000014
【図１２】
0004490687.tif 000015
【図１３】
0004490687.tif 000016
【図１４】
0004490687.tif 000017