(57)【特許請求の範囲】
【請求項１】
レベルを増幅或いは減衰されて入力された信号の周波数帯域を制限する帯域制限手段と、
レベルと帯域が適当に調整されたアナログ入力信号をディジタル信号に変換するサンプリング周波数変更可能なＡ／Ｄ変換手段と、
前記ディジタル化された信号を高速フーリエ変換（ＦＦＴ）によりスペクトルを求める高速フーリエ変換手段と、
前記求めたスペクトル出力信号の雑音電力を求める雑音検出手段と、
前記雑音検出手段で求められた雑音電力に基づいて前記Ａ／Ｄ変換器のサンプリング周波数制御を行なうサンプリング周波数制御手段と、を備え、
前記サンプリング周波数制御手段は、
予め、所定最高周波数の２倍付近の周波数に設定されている初期サンプリング周波数から、一定のステップでサンプリング周波数を高くし、
サンプリング周波数を高くする毎に、前記雑音検出手段で求められた直前の雑音電力とサンプリング周波数を高くした後の雑音電力と、の差を求め、
前記雑音電力の差が予め定められた値より小さくなったときのサンプリング周波数を前記Ａ／Ｄ変換器のサンプリング周波数とする、
ことを特徴とする周波数分析装置。
【請求項２】
請求項１に記載の周波数分析装置において、更に、
入力された信号のレベルを増幅或いは減衰するレベル可変手段と、
前記高速フーリエ変換手段により求めたスペクトル出力信号のスペクトル信号対雑音比（Ｓ／Ｎ比）を求めるＳ／Ｎ検出手段と、
前記Ｓ／Ｎ検出手段で求められたＳ／Ｎ比に基づいて前記レベル可変手段のレベル制御を行なうレベル制御手段と、を備え、
前記レベル制御手段は、
前記スペクトル出力信号の最大スペクトル信号を求めた後、一定の割合でスペクトル出力信号のレベルを下げるように前記レベル可変手段のレベル制御を行ない、
前記Ｓ／Ｎ検出手段によって求められた、スペクトル出力信号レベルを下げた後のＳ／Ｎ比とその直前のＳ／Ｎ比とを比較し、
スペクトル出力信号レベルを下げた後のＳ／Ｎ比がその直前のＳ／Ｎ比より小さいと判断されたときに直前のＳ／Ｎ比が求められた利得制御信号で前記レベル可変手段のレベル制御をする、
ことを特徴とする周波数分析装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数分析装置に関し、特に、自動利得制御とサンプリング周波数制御とに係わる適応制御を行なう周波数分析装置に関する。
【０００２】
【従来の技術】
近年、電子機器においてはディジタル化が進み、ラジオ放送や携帯無線機等の受信機をとってみても、その内部構成の多くはディジタル信号処理がなされている。
そして、一定の周波数帯域内にいくつかのチャネルが分布しているようなものの場合にあっては、アンテナに誘起した原信号をそのままサンプリングしてディジタル信号処理を行うことで、チューニング回路等を設けることなしに、ソフトウェアによって任意のチャネルを復調する方式が提案されている。
このようなディジタル信号処理手段を用いて高速フーリエ変換（ＦＦＴ）演算し、入力信号に含まれる所望の周波数帯域内におけるスペクトル成分を解析する周波数分析装置がある。
そして、近年の移動体無線通信に見られるような小型無線装置においても周波数分析装置が内蔵されることが多くなり、周波数分析装置を構成する回路部分の更なる高機能化、省電力化等が要求されている。
【０００３】
従来、このように取り込んだアナログ信号をディジタル変換し、これをディジタル信号処理によって周波数成分の分析を行なう装置としては、例えば図２に示す構成のものがある。
図９は従来の周波数分析装置の構成例を示す図である。
この例に示す周波数分析装置は、利得可変型の増幅器１と、前記増幅器１からのレベル制御されたアナログ入力信号の不要周波数帯域を抑圧するローパスフィルタ（ＬＰＦ）２と、前記ＬＰＦからのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器３と、ディジタル信号を高速フーリエ変換（ＦＦＴ）演算処理によりスペクトル変換するＦＦＴ演算部４と、前記Ａ／Ｄ変換器３からのディジタル信号に基づいて前記増幅器１の利得を自動的に制御するＡＧＣ（automatic gain control）５を備えている。
なお、前記ＦＦＴ演算部４は、一般的にＤＳＰ（digital signal processor）やＣＰＵ（central processing unit）といった演算回路が用いられる。
また、図示は省略したが一般的には前記ＦＦＴ演算部４の周辺回路としてメモリ回路を有することが多く、ディジタル化された信号の一時記憶や、演算処理時の演算データの一時記憶などに用いられており、リアルタイム処理だけでなくストレージ処理も可能となっている。
【０００４】
この図に示す周波数分析装置は以下のように機能する。即ち、前記増幅器１に入力される様々な周波数、様々なレベルの信号成分を含むアナログ信号は、増幅器１によりレベル調整される。このレベル調整は後述するＡＧＣ５により制御される。
次に、ＬＰＦ２により不要な周波数帯域である高周波成分をカットし、所定の周波数以下の帯域信号のみを通過させることにより帯域制限を行なった後、Ａ／Ｄ変換器３によりディジタル信号に変換される。
こうしてディジタル化された信号は、ＦＦＴ演算部４により高速フーリエ変換演算され各周波数成分に分離して出力される。
前記ＡＧＣ５は、前記増幅器１の利得（増幅率）を制御するものであり、前記Ａ／Ｄ変換器３からのディジタル信号に基づいて増幅器１へ利得制御信号を出力し、このＡＧＣ５を含む帰還ループにより入力信号は所定のレベルに自動調整されるのである。
また、ＡＧＣ５による制御手段としては、例えば所定の単位時間におけるディジタル信号を自乗平均した全電力を求め、その値を基にＡ／Ｄ変換器３に入力されるアナログ信号のレベル（全電力）が前記Ａ／Ｄ変換器３のフルスケールレンジ（ＦＳＲ）と一致するように利得を制御する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の周波数分析装置においては、以下に示すような問題点があった。つまり、Ａ／Ｄ変換後のディジタル信号の全電力がＡ／Ｄ変換器のフルスケールレンジと一致するように調整した場合にあっては、増幅器の非線型性や雑音特性、或いは、Ａ／Ｄ変換時に生じる量子化雑音等の影響により必ずしも最適なＳ／Ｎ比が得られているとは限らない。即ち、最適なＳ／Ｎ比が得られていない場合には、周波数分析装置が持つ分析能力のダイナミックレンジを最大限に使用していないことになり、分析効率が低下する。
例えば、増幅器として、非線型性や雑音特性の優れたものを用いればよいが、それだけ高価な装置となりコストの増大につながる。
また、Ａ／Ｄ変換器については、サンプリング周波数の高速化と量子化ステップ数の高精度化に対応した高分解能なものを用いればよいが、それだけ高価なＡ／Ｄ変換器となるだけでなく、ディジタル化される信号データ量の増大に伴って、ＦＦＴ演算を行なう演算回路についてもこれに対応する高い処理能力が要求されることになり、極めて高コストな装置になってしまう。
また、Ａ／Ｄ変換器のサンプリング周波数が、Ａ／Ｄ変換器に帯域制限されて入力される信号帯域の最高周波数に基づいて、標本化定理を満足するに充分なサンプリング周波数に設定されているために、例えば、その時々によって変化する実際の入力信号において、目的とする所望のスペクトルを解析するのに必要以上のサンプリングを行なっている場合があり、この処理に伴って必要以上の電力が消費されることになり、この周波数分析装置が電池駆動時の携帯電子機器に搭載されている場合にあっては動作時間の短縮につながってしまう。
【０００６】
本発明はこのような問題点を解決するためになされたものであり、個々の機能回路を高価なものに置き換えることなく、周波数分析装置における最適なＡＧＣ制御と最適なサンプリング周波数制御を行なうことにより、効率よく周波数分析装置の持つ能力の最大限のダイナミックレンジまで拡大するとともに、低消費電力化を行なうことができる周波数分析装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明に係わる周波数分析装置請求項１の発明は、
レベルを増幅或いは減衰されて入力された信号の周波数帯域を制限する帯域制限手段と、
レベルと帯域が適当に調整されたアナログ入力信号をディジタル信号に変換するサンプリング周波数変更可能なＡ／Ｄ変換手段と、
前記ディジタル化された信号を高速フーリエ変換（ＦＦＴ）によりスペクトルを求める高速フーリエ変換手段と、
前記求めたスペクトル出力信号の雑音電力を求める雑音検出手段と、
前記雑音検出手段で求められた雑音電力に基づいて前記Ａ／Ｄ変換器のサンプリング周波数制御を行なうサンプリング周波数制御手段と、を備え、
前記サンプリング周波数制御手段は、
予め、所定最高周波数の２倍付近の周波数に初期設定されているサンプリング周波数から、一定のステップでサンプリング周波数を高くし、
サンプリング周波数を高くする毎に、前記雑音検出手段で求められた直前の雑音電力とサンプリング周波数を高くした後の雑音電力と、の差を求め、
前記雑音電力の差が予め定められた値より小さくなったときのサンプリング周波数を前記Ａ／Ｄ変換器のサンプリング周波数とする、
ことを特徴とする。
また、本発明に係わる周波数分析装置請求項２の発明は、
請求項１に記載の周波数分析装置において、更に、
入力された信号のレベルを増幅或いは減衰するレベル可変手段と、
前記高速フーリエ変換手段により求めたスペクトル出力信号のスペクトル信号対雑音比（Ｓ／Ｎ比）を求めるＳ／Ｎ検出手段と、
前記Ｓ／Ｎ検出手段で求められたＳ／Ｎ比に基づいて前記レベル可変手段のレベル制御を行なうレベル制御手段と、を備え、
前記レベル制御手段は、
前記スペクトル出力信号の最大スペクトル信号を求めた後、一定の割合でスペクトル出力信号のレベルを下げるように前記レベル可変手段のレベル制御を行ない、
前記Ｓ／Ｎ検出手段によって求められた、スペクトル出力信号レベルを下げた後のＳ／Ｎ比とその直前のＳ／Ｎ比とを比較し、
スペクトル出力信号レベルを下げた後のＳ／Ｎ比がその直前のＳ／Ｎ比より小さいと判断されたときに直前のＳ／Ｎ比が求められた利得制御信号で前記レベル可変手段のレベル制御をする、
ことを特徴とする。
【０００８】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
図１は本発明に係わる周波数分析装置の実施の形態例を示す機能ブロック図である。
【０００９】
この例に示す周波数分析装置は、利得可変型の増幅器１と、前記増幅器１からのレベル制御されたアナログ入力信号の不要周波数帯域を抑圧するローパスフィルタ（ＬＰＦ）２と、前記ＬＰＦ２からのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器３と、前記ディジタル化された信号を高速フーリエ変換（ＦＦＴ）演算処理してスペクトル変換するＦＦＴ演算部４と、前記ＦＦＴ演算部４により求めたスペクトル出力信号から最大スペクトル信号（Ｓmax）と雑音（Ｎ）との信号対雑音比（Ｓ／Ｎ）を検出するＳ／Ｎ検出器６と、前記Ｓ／Ｎ検出器６により検出されたＳ／Ｎ比に基づいて前記増幅器１の利得を自動的に制御する利得制御部７を備えている。
【００１０】
この図に示す周波数分析装置は以下のように機能する。即ち、前記増幅器１に入力される様々な周波数、様々なレベルの信号成分を含むアナログ信号は、増幅器１によりレベル調整される。このレベル調整は上述したＳ／Ｎ検出器６と利得制御部７とを含む帰還ループ回路により制御される。
次に、ＬＰＦ２により不要な周波数帯域である高周波成分をカットし、所定の周波数以下の帯域信号のみを通過させることにより帯域制限を行なった後、Ａ／Ｄ変換器３によりディジタル信号に変換される。
こうしてディジタル化された信号は、ＦＦＴ演算部４により高速フーリエ変換演算され各周波数成分に分離してスペクトル信号として出力される。
ここまでの基本動作は上述した従来例と同様である。
【００１１】
本発明の特徴的な構成である、Ｓ／Ｎ検出器６と利得制御部７とからなる帰還ループ回路は次に示すように動作する。
前記Ｓ／Ｎ検出器６は、求められたスペクトル出力信号のうち、最大レベルのスペクトル信号と雑音レベルとからＳmax／Ｎ比を算出し、その結果を利得制御部７に出力する。
【００１２】
例えば、求められたスペクトル出力信号に、明確な３つのスペクトル信号、（Ｓ1），（Ｓ2），（Ｓ3）が存在する場合について図を用いて説明する。
図２はスペクトル出力信号の一例を示す図であり、横軸を周波数、縦軸を信号強度としている。なお、縦軸に示されるＦＳＲとは、Ａ／Ｄ変換器３の入力信号のフルスケールレンジを示す。
この図に示すように、本発明においては周波数が一様に分布した低強度の雑音（Ｎ）と最大信号強度を示すＳ1のスペクトル信号を検出し、このＳ／Ｎ比を算出して、これに基づき増幅器１を制御するのである。
【００１３】
これ以下の動作手順について、更に図を用いて説明する。
図３は、Ｓ／Ｎ検出器６と利得制御部７を介する帰還ループ回路による利得制御アルゴリズムの例を示すフローチャートである。
前記利得制御部７は、Ｓ／Ｎ検出器６からの出力に基づいて増幅器１の利得を制御する訳であるが、まず最初は、Ｓ／Ｎ検出器６が検出した最大信号強度を示すＳ1の信号強度レベル（Ｓmax）を検出し、これがＡ／Ｄ変換器３の入力信号のフルスケールレンジ（ＦＳＲ）と一致するように〈ＳＴＥＰ１〉→〈ＳＴＥＰ２〉→〈ＳＴＥＰ３〉の制御を行なう。
【００１４】
次に、Ｓ／Ｎ検出器６により最大信号強度を示すＳ1がＦＳＲとほぼ一致している状態でノイズを検出〈ＳＴＥＰ４〉し、この時のＳmax／Ｎ比が算出されると、利得制御部７は、この算出結果を記憶する。〈ＳＴＥＰ５〉
例えば、この時のＳ／Ｎ比をＡとする。
【００１５】
そして、利得制御部７は、増幅器１の利得を少し下げるよう制御する。〈ＳＴＥＰ６〉
この場合の下げ幅は任意であるが、ここでは一定の割合でＳ1レベル（Ｓmax強度）の１／５０程度の下げ幅で制御を行なうものとする。
【００１６】
その後、Ｓ／Ｎ検出器６により最大信号強度を示すＳ1が前回より少し下げられた状態での最大信号強度Ｓmaxと雑音Ｎを検出〈ＳＴＥＰ７〉し、この時のＳmax／Ｎ比が算出されると、利得制御部７は、この時のＳ／Ｎ比をＢとして記憶する。〈ＳＴＥＰ８〉
【００１７】
そして、前記利得制御部７は、前回のＳ／Ｎ比（Ａ）と、今回のＳ／Ｎ比（Ｂ）とを比較〈ＳＴＥＰ９〉する。
その結果Ａ＞Ｂでなければ、つまり、前回のＳ／Ｎ比（Ａ）に対し、増幅器１の利得を下げて計測した今回のＳ／Ｎ比（Ｂ）が改善されていれば、前記利得制御部７は、今回のＳ／Ｎ比（Ｂ）を次回の計測結果との比較対象とするためにＡのデータに変わってＢのデータを置き換えて記憶する。〈ＳＴＥＰ１０〉
その後、上述した〈ＳＴＥＰ６〉→〈ＳＴＥＰ７〉→〈ＳＴＥＰ８〉→〈ＳＴＥＰ９〉の手順により制御が行なわれる。これにより、この帰還ループ制御が繰り返し行なわれる毎に、最大信号強度を示すＳ1のレベルは低下していくことになる。
一方、比較結果がＡ＞Ｂであれば、つまり、前回のＳ／Ｎ比（Ａ）に対し、増幅器１の利得を下げて計測した今回のＳ／Ｎ比（Ｂ）が悪化していれば、利得制御部７は、前回のＳ／Ｎ比（Ａ）を算出したときの利得制御信号の値を選択〈ＳＴＥＰ１１〉して、この値により増幅器１の利得（増幅率又は減衰率）を維持する。すなわち、この利得で動作した時に、増幅器１が有する雑音特性が最適であると判断する。実際にはＡ／Ｄ変換器３による量子化雑音による雑音レベルが増幅器１による雑音レベルに台頭して現れてくるポイントとなる。
【００１８】
上述した手順により増幅器１の利得を制御すると、Ｓ／Ｎ比が最大となる状態にレベル調節されることになり、周波数分析装置の持つ性能（ダイナミックレンジ）を最大限に広げて利用することができ、高い精度で周波数の分析が可能となる。
【００１９】
図４は本発明に係わる周波数分析装置の他の実施の形態例を示す機能ブロック図である。
なお、上述した図１の説明と同様の機能ブロックについては、同じ符号を付してその説明を省略する。
また、ここでは説明の明瞭化のために入力信号のレベル制御に係わる自動利得制御（ＡＧＣ）回路部分について図示を省略する。
【００２０】
この例に示す周波数分析装置は、サンプリング周波数を変更可能なＡ／Ｄ変換器８と、スペクトル出力信号から雑音Ｎの雑音電力（α）を検出する雑音電力検出器９と、前記雑音電力検出器９により検出された雑音電力に基づいて自動的に制御したサンプリング周波数を生成してこれを前記Ａ／Ｄ変換器８に出力するサンプリング周波数制御部１０とを備えている。
【００２１】
この図に示す周波数分析装置は以下のように機能する。即ち、増幅器１とＬＰＦ２によってレベルと帯域が調整加工されたアナログ入力信号が前記Ａ／Ｄ変換器８によりディジタル信号に変換される。このＡ／Ｄ変換器８は、サンプリング周波数制御装置１０からのクロック信号に基づいてサンプリングを行なう。
このクロック信号、即ち、サンプリング周波数は、サンプリング周波数制御装置１０が雑音検出器９により検出されるＦＦＴ演算器５からのスペクトル信号に含まれる雑音電力に基づいて周波数制御された信号である。
【００２２】
ここで、サンプリング周波数と量子化雑音との関係を図５に示す。但し、量子化雑音以外の雑音は充分に小さいとした場合のものである。
この図は横軸を周波数、縦軸を量子化雑音としたものであり、サンプリング周波数ｆsのときに量子化雑音のスペクトラム密度がγ0、サンプリング周波数ｆs’のときに量子化雑音のスペクトラム密度がγ0’となっている。このように量子化雑音は、サンプリング周波数の１／２以下の領域で一様に分布する。更に、量子化雑音のスペクトラム密度とサンプリング周波数の１／２とを乗じた値は、量子化雑音電力ｑ2／１２（ｑ＝ＦＳＲ／２n，ｎ：ビット数）と等しくなる。
このことから、サンプリング周波数ｆsを高くすることにより、量子化雑音のスペクトラム密度を広帯域に分散することができ、量子化雑音レベルが低減されることがわかる。
【００２３】
以下に図を用いて動作手順を説明する。
図６は、ＦＦＴ演算部４の出力を、雑音電力検出器９とサンプリング周波数制御部１０とを介してＡ／Ｄ変換機８へ帰還するための帰還ループ回路によるサンプリング周波数制御アルゴリズムの例を示すフローチャートである。
まず始めは、Ａ／Ｄ変換器８に入力される信号帯域内最高周波数の２倍付近のサンプリング周波数（ｆsmin）をＡ／Ｄ変換器８に与えるようにサンプリング周波数制御装置１０が設定されている。また、このサンプリング周波数でディジタル化された信号によるＦＦＴ演算部４の結果に基づき、図示を省略したが、増幅器１の自動利得制御（ＡＧＣ）を行ない、最大信号強度のスペクトル信号（Ｓmax）がＡ／Ｄ変換器８の入力信号のフルスケールレンジ（ＦＳＲ）となるように増幅器１の利得を制御する。〈ＳＴＥＰ１〉
【００２４】
次に、雑音電力検出部９はＦＦＴ演算部４からのスペクトル出力信号に含まれる雑音Ｎの電力（α）を求め〈ＳＴＥＰ２〉、この結果をサンプリング周波数制御部１０に出力する。ここで求めたαを、αAとする。
サンプリング周波数制御部１０は、αAの値を不図示のメモリＡに記憶〈ＳＴＥＰ３〉すると共に、Ａ／Ｄ変換器８に供給するサンプリング周波数を少し上げる。〈ＳＴＥＰ４〉
この場合の上げ幅（ステップ周波数）は、サンプリング周波数の可変可能範囲(ｆsmin〜ｆsmax) の間において任意（対数あるいは直線）に設定可能であるが、例えば、ｆsmax／１０００毎に一定のステップで可変することとする。
なお、ここでいうｆsmaxとはＡ／Ｄ変換器８が動作可能な上限値のことを指す。
【００２５】
その後、上述と同様の手順により雑音電力検出部９がＦＦＴ演算部４からのスペクトル出力信号に含まれる雑音Ｎの電力（α）を求め〈ＳＴＥＰ５〉、サンプリング周波数制御部１０は、求められた雑音電力αBの値を不図示のメモリＢに記憶〈ＳＴＥＰ６〉する。
ここで、サンプリング周波数制御部１０は、二つの雑音電力値、即ち、メモリＡに記憶したαAとメモリＢに記憶したαBとの差（Δα）を求め、これを不図示のメモリＣに記憶する。〈ＳＴＥＰ７〉
そして、メモリＣに記憶したΔαを、予め定められた基準値αrefと比較する。〈ＳＴＥＰ８〉
ここで、基準値αrefと差分雑音電力Δαとの関係について図を用いて説明する。
図７は、横軸を周波数、縦軸を雑音として、ある二つの差分雑音電力Δαを示した図である。サンプリング周波数を徐々に高くしていくと、メモリＡの雑音とメモリＢの雑音との差の変化が少なくなってくる。そして、任意に定められた基準値αrefと、メモリＣに記憶される差分雑音電力Δαを比較するのである。
この比較結果が、Ｃ（Δα）＜αrefでなければ、つまり、差分雑音電力Δαが基準値αrefよりも大きければＳＴＥＰ９に移行し、Ｃ（Δα）＜αrefであれば、つまり、差分雑音電力Δαが基準値αrefよりも小さければＳＴＥＰ１０に移行する。
【００２６】
前記ＳＴＥＰ９では、メモリＢに記憶していた値をメモリＡに移して、ＳＴＥＰ４に移行し、再び〈ＳＴＥＰ４〉→〈ＳＴＥＰ５〉→〈ＳＴＥＰ６〉→〈ＳＴＥＰ７〉→〈ＳＴＥＰ８〉の手順が行なわれる。こうして差分雑音電力Δαが基準値αrefよりも小さくなるまで繰り返す。
【００２７】
また、前記ＳＴＥＰ１０では、サンプリング周波数制御部１０はメモリＢに記憶した雑音電力を求めたときのサンプリング周波数を選択して、Ａ／Ｄ変換器８へのサンプリング周波数を維持する。すなわち、その時々に応じて外来雑音のレベルの大小が異なっていることを考慮し、外来雑音が大きいときにいくら量子化雑音を下げるようサンプリング周波数を高くしても無駄になってしまうので、サンプリング周波数を上げることにより低下する雑音の変化量を監視して、妥当なサンプリング周波数を見つけるというものである。
【００２８】
以上説明した本発明の実施の形態例においては、利得制御と周波数制御とを区別して例を示したが、本発明の実施にあってはこの例に限らず、例えば図８に示すように、これらを組み合わせた構成にしても良い。これによれば、Ｓ／Ｎ検出器６と雑音電力検出器９とを合わせた検出器１１として、ＦＦＴ演算部４のスペクトル出力信号から最大スペクトル信号、Ｓ／Ｎ比、雑音電力等の各種データを検出し、増幅器１の利得を自動的に最適化できると共に、Ａ／Ｄ変換器８のサンプリング周波数を適宜に対応処理することができる。この場合にあっては、まず最大スペクトル信号のレベルをＡ／Ｄ変換機のＦＳＲと一致するようにした後、利得制御処理を行って利得を決定し、その後、サンプリング周波数制御処理を行ってサンプリング周波数を決定すればよい。なお、利得制御とサンプリング周波数制御とを行なう手順を並行して同時に進行することも考えられる。
【００２９】
また、更なる応用例として、例えば、ＦＦＴ演算部４により求められたスペクトル出力信号に対し、ある閾値を与え、この閾値を超えたスペクトル信号のうち最も高い周波数のスペクトルに基づいてサンプリング周波数の最低速値（ｆsmin）を定めた後、上述のサンプリング周波数制御処理を行なうようにしてもよい。
つまり、最低速値（ｆsmin）は、初め入力信号帯域における最高周波数の２倍付近とし、これにより求めたスペクトル出力信号から実際に目的とする信号を、一定の閾値を超えたか否かにより選別し、選別した信号群における最高周波数の２倍付近にサンプリング周波数の最低速値（ｆsmin）を切替えることにより、更に低域のサンプリング周波数においても適応可能か否かを調べることが可能となる。これにより選択されるサンプリング周波数が低くなれば、それだけ低消費電力とすることができ、電池駆動の場合にあっては長時間の動作が可能になる。
【００３０】
また、本発明の実施の形態例においては、アナログ信号入力のレベル調節の手段として増幅器１を示して説明したが、本発明の実施にあってはこの例に限らず、例えば、レベル調節手段としては、他に減衰器等の手段があり、これらに対して本発明を適用可能なことは言うまでもない。
【００３１】
以上のように、本発明に係わる周波数分析装置は、個々の機能回路を高価なものに置き換えることなく、周波数分析装置における最適なＡＧＣ制御と最適なサンプリング周波数制御を行なうことにより、効率よく周波数分析装置の持つ能力の最大限のダイナミックレンジまで拡大するとともに、低消費電力化を行なうことができる。
【００３２】
【発明の効果】
以上のように本発明に係わる周波数分析装置は、ＦＦＴ演算部４からのスペクトル出力信号に基づいて２つの帰還制御回路を備える。つまり、その一方は、Ｓ／Ｎ検出器６と利得制御部７とからなり、増幅器１の利得を制御する自動利得制御回路と、もう一方は、雑音電力検出器９とサンプリング周波数制御部１０とからなり、Ａ／Ｄ変換器８のサンプリング周波数を制御する自動サンプリング周波数制御回路とを備えて構成し、前記自動利得制御回路は最大スペクトル信号について最もＳ／Ｎ比が大きくなる利得を選択するように機能し、前記自動サンプリング周波数制御回路は量子化雑音と外来雑音の兼ね合いについて必要最小限のサンプリング周波数を選択するように機能するので、周波数分析装置の持つ能力の最大限のダイナミックレンジ（Ｓ／Ｎ比）まで効率よく拡大するとともに、必要十分なサンプリング周波数に設定することにより消費電力の低減を図ることが可能な周波数分析装置が実現できる。
【図面の簡単な説明】
【図１】本発明に係る周波数分析装置の構成例の機能ブロック図である。
【図２】スペクトル出力信号の一例を示すグラフ図である。
【図３】本発明に係る利得制御アルゴリズムの例を示すのフローチャート図である。
【図４】本発明に係る周波数分析装置の他の構成例の機能ブロック図である。
【図５】サンプリング周波数と量子化雑音との関係例を示すグラフ図である。
【図６】本発明に係るサンプリング周波数制御アルゴリズムの例を示すフローチャート図である。
【図７】差分雑音電力（Δα）の変化の様子を説明するための図である。
【図８】本発明に係る周波数分析装置の応用例を示すための機能ブロック図である。
【図９】従来における周波数分析装置の構成例を示す機能ブロック図である。
【符号の説明】
１・・・増幅器
２・・・ＬＰＦ（ローパスフィルタ）
３・・・Ａ／Ｄ変換器
４・・・ＦＦＴ演算部
５・・・ＡＧＣ
６・・・Ｓ／Ｎ検出器
７・・・利得制御部
８・・・Ａ／Ｄ変換器（サンプリング周波数変更可能）
９・・・雑音電力検出器
１０・・・サンプリング周波数制御部
１１・・・検出器
【図１】
0004460678.tif 000002
【図２】
0004460678.tif 000003
【図３】
0004460678.tif 000004
【図４】
0004460678.tif 000005
【図５】
0004460678.tif 000006
【図６】
0004460678.tif 000007
【図７】
0004460678.tif 000008
【図８】
0004460678.tif 000009
【図９】
0004460678.tif 000010