(57)【特許請求の範囲】
【請求項１】
制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記制御部から入力される制御データ信号の各データの値に応じて、所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更することにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流２値レベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。
【請求項２】
請求項１において、
前記電源電圧のレベル以外のレベルは、擬似的なグランドレベルからなる
ことを特徴とする制御・監視信号伝送システム。
【請求項３】
制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記制御部から入力される第１制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更し、前記制御部から入力される第２制御データ信号の各データの値に応じて前記電源電圧のレベル以外のレベルの期間における当該レベルを前記電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、前記第１及び第２制御データ信号を直列のパルス状電圧信号に変換し、これらを前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより前記第１制御データ信号の各データの値を抽出し、又は、前記電源電圧のレベル以外のレベルの期間における当該レベルが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより前記第２制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流２値レベルからなる監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。
【請求項４】
制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記制御部から入力される第１制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更し、前記制御部から入力される第２制御データ信号の各データの値に応じて前記電源電圧のレベル以外のレベルの期間における当該レベルを前記電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、前記第１及び第２制御データ信号を直列のパルス状電圧信号に変換し、これらを前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された第１監視データ信号を当該監視データ信号と前記電源電圧との競合により生じる電流信号の有無として前記電源電圧のレベルの立ち上がり時に検出し、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された周波数信号からなる第２監視データ信号を検出することにより、直列の前記第１及び第２監視データ信号の各データの値を抽出して、これらを前記監視信号に変換し、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより前記第１制御データ信号の各データの値を抽出し、又は、前記電源電圧のレベル以外のレベルの期間における当該レベルが前記電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより前記第２制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて、異なる電流２値レベルからなる第１監視データ信号又は周波数信号からなる第２監視データ信号を形成し、これらを前記第１又は第２監視データ信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。
【請求項５】
請求項４において、
前記周波数信号は、その周波数が前記クロックより高い周波数であり、その振幅が前記擬似的なグランドレベルと真のグランドレベルとの差の実質的に２倍以内である
ことを特徴とする制御・監視信号伝送システム。
【請求項６】
請求項１、３及び４において、
当該制御・監視信号伝送システムが、更に、前記複数の子局にその電源を供給する電力線を備え、
前記子局出力部が、前記データ信号線に接続されて前記直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、前記電流制限回路の状態に応じて前記直列のパルス状電圧信号を検出して出力するフォトカプラからなる出力回路と、前記電力線の供給する電源電圧を平滑し安定化することにより形成した前記電源を前記電力線とトランスにより分離して前記出力回路に供給する電源電圧発生手段とを備える
ことを特徴とする制御・監視信号伝送システム。
【請求項７】
請求項１、３及び４のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号の出力に先立って、前記電源電圧のレベルであって前記クロックの１周期より長いスタート信号を前記データ信号線に出力する
ことを特徴とする制御・監視信号伝送システム。
【請求項８】
請求項１、３及び４のいずれかにおいて、
前記子局出力部が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、当該アドレスのデータを対応する前記被制御部に供給する
ことを特徴とする制御・監視信号伝送システム。
【請求項９】
請求項１、３及び４のいずれかにおいて、
前記子局入力部が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、前記直列のパルス状電圧信号の当該アドレスへ当該被制御部についての監視信号を重畳する
ことを特徴とする制御・監視信号伝送システム。
【請求項１０】
請求項１、３及び４のいずれかにおいて、
前記親局が、前記直列のパルス状電圧信号から抽出したクロックをカウントして予め自己に割り当てられたアドレスを抽出し、エンド信号を出力する
ことを特徴とする制御・監視信号伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御・監視信号伝送システムに関し、特に、制御部からの並列な制御信号を直列信号に変換して伝送して離れた位置にある機器の被制御部側で直・並列変換して機器を駆動し、機器の状態を検出するセンサ部の監視信号を並・直列変換して制御部側に伝送して直・並列変換を行って制御部へ供給し、クロック信号に前記制御信号を重畳し、更にこれらに前記監視信号をも重畳する制御・監視信号伝送システムに関する。
【０００２】
【従来の技術】
シーケンスコントローラ、プログラマブルコントローラ、コンピュータなどの制御部から制御信号を送信して離れた位置にある多数の被制御機器（例えば、モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等）を駆動制御するとともに各機器の状態を検出するセンサ部（リードスイッチ、マイクロスイッチ、押釦スイッチなどのオン、オフの状態）からの監視信号を伝送して制御部に供給することは広く自動制御の技術分野において用いられている。
【０００３】
そのような技術において、制御部と被制御部の間および、制御部とセンサ部の相互の接続のために従来は電源線、制御信号線、アース線等の複数の線を用いて配線したため、近年の被制御装置の小型化に伴って機器の高密度な配置を行う上で配線作業が困難になり、配線スペースが少なくなり、コストがかかるという問題があった。
【０００４】
この問題を解決するための方式として、「信号の直並列変換方式」（特願昭６２−２２９９７８号）および「並列のセンサ信号の直列伝送システム」（特願昭６２−２４７２４５号）の２つの発明がある。これらの方式によれば、電源を含むクロック信号の線路に、各クロック対応に１つ（１ビット）の制御信号（またはセンサ信号）を重畳することができるので、制御装置と被制御装置の間の伝送システムや、制御装置とセンサ装置の間の伝送システムの配線が少ない線路により実現することができた。
【０００５】
更に、「制御・監視信号伝送方式」（特願平１−１４０８２６号）の発明によれば、親局に入力ユニットと出力ユニットを接続し、親局から電源に重畳したクロック信号を共通のデータ信号線に出力することにより制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を、簡易な構成で実現することができた。即ち、少ない線路により構成することができ配線のコストが安価となり、ユニットの接続配置を簡単にすることができ、各ユニットに対するアドレスの割り付けを任意に行うことができ、従って、ユニットの追加、削除を必要な位置で自由に行うことができた。
【０００６】
【発明が解決しようとする課題】
上記した従来の構成によれば、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができた。しかし、制御部から被制御部への信号（以下、制御信号）とセンサ部から制御部への信号（以下、監視信号）とが、共通のデータ信号線に出力されるため、これらを同時に伝送することはできなかった。即ち、制御信号と監視信号とは、相互に排他的にしか伝送することができず、同時に双方向に伝送することはできなかった。従って、共通のデータ信号線における伝送の時間として、制御信号を伝送する期間と監視信号を伝送する期間とを別々に設ける必要があった。
【０００７】
本発明は、クロック信号に制御信号及び監視信号を重畳し、当該制御信号を所定のデューティ比の２値信号とし、当該監視信号を電流信号として検出する制御・監視信号伝送システムを提供することを目的とする。
【０００８】
また、本発明は、クロック信号に多重化した制御信号及び監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【０００９】
更に、本発明は、クロック信号に、所定のデューティ比の２値信号及び電圧信号からなる第１及び第２の制御信号を重畳し、電流信号からなる監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【００１０】
更に、本発明は、クロック信号に、所定のデューティ比の２値信号及び電圧信号からなる第１及び第２の制御信号を重畳し、電流信号及び周波数信号からなる第１及び第２の監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の制御・監視信号伝送システムは、共通の構成として、制御部と、各々が被制御部及び被制御部を監視するセンサ部を含む複数の被制御装置とからなり、複数の被制御装置に共通のデータ信号線を介して制御部からの制御信号を被制御部に伝送しかつセンサ部からの監視信号を制御部に伝送する。そして、制御部及びデータ信号線に接続される親局と、複数の被制御装置に対応して設けられデータ信号線及び対応する被制御装置に接続される複数の子局とを備える。
【００１２】
本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、制御部から入力される制御データ信号の各データの値に応じて、所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流２値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【００１３】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への制御信号を所定のデューティ比の２値（電源電圧のレベルとこれ以外のレベル）信号とするとともに、センサ部から制御部への監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出する。これにより、クロック信号に、制御信号及び監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【００１４】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、制御部から入力される第１制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更し、制御部から入力される第２制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、第１及び第２制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより第１制御データ信号の各データの値を抽出し、又は、電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより第２制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流２値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【００１５】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への第１の制御信号を所定のデューティ比の２値（電源電圧のレベルとこれ以外のレベル）信号とし、第２の制御信号を第１の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、センサ部から制御部への監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出する。これにより、クロック信号に、第１及び第２の制御信号及び監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、多重化（２重化）した制御信号と（多重化しない）監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の３倍に高速化することができる。
【００１６】
また、本発明の制御・監視信号伝送システムは、前述の共通の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、制御部から入力される第１制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更し、制御部から入力される第２制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧と異なる所定のレベル又は擬似的なグランドレベルとすることにより、第１及び第２制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された第１監視データ信号を当該監視データ信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出し、データ信号線を伝送される直列のパルス状電圧信号に重畳された周波数信号からなる第２監視データ信号を検出することにより、直列の第１及び第２監視データ信号の各データの値を抽出して、これらを監視信号に変換し、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより第１制御データ信号の各データの値を抽出し、又は、電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルかを識別することにより第２制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて、異なる電流２値レベルからなる第１監視データ信号又は周波数信号からなる第２監視データ信号を形成し、これらを第１又は第２監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【００１７】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への第１の制御信号を所定のデューティ比の２値（電源電圧のレベルとこれ以外のレベル）信号とし、第２の制御信号を第１の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、センサ部から制御部への第１の監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出するとともに、第２の監視信号を他の信号と異なる周波数（及び振幅）の信号とする。これにより、クロック信号に、第１及び第２の制御信号及び第１及び第２の監視信号を重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、多重化（２重化）した制御信号及び多重化（２重化）した監視信号を共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。即ち、制御信号及び監視信号を完全２重化することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の４倍に高速化することができる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
図１、図３及び図４は本発明の基本構成図であり、図２は本発明の信号伝送説明図である。特に、図１は本発明の制御・監視信号伝送システムの構成を示し、図３はその親局の構成を示し、図４はその子局の構成を示す。
【００１９】
制御・監視信号伝送システムは、図１に示すように、制御部１０と、各々が被制御部１６及び被制御部１６を監視するセンサ部１７を含む複数の被制御装置１２とからなる。制御部１０は、例えばシーケンスコントローラ、プログラマブルコントローラ、コンピュータ等からなる。被制御部１６とセンサ部１７とを被制御装置１２という。被制御部１６は、被制御装置１２を構成する種々の部品、例えば、アクチュエータ、（ステッピング）モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。センサ部１７は、対応する被制御部１６に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ等からなり、オン、オフの状態（２値信号）を出力する。
【００２０】
制御・監視信号伝送システムは、複数の被制御装置１２に共通のデータ信号線を介して、制御部１０の出力ユニット１０２からの制御信号を被制御部１６に伝送し、かつ、センサ部１７からの監視信号（センサ信号）を制御部１０の入力ユニット１０１に伝送する。図１に示すように、制御部１０に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。一方、データ信号線の上を伝送される制御信号及び監視信号は、シリアル（直列）信号である。親局（主局）１３が、制御信号についての並列／直列変換を行い、監視信号についての直列／並列変換を行う。データ信号線は、第１及び第２のデータ信号線Ｄ＋及びＤ−からなる。第１のデータ信号線Ｄ＋は、後述するように、電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、制御信号及び監視信号の双方向の同時の伝送に用いられる。第２のデータ信号線Ｄ−は、親局１３及び複数の子局１１に共通の（信号用の）グランドレベルとされる。
【００２１】
なお、この例においては、複数の子局１１（の子局電源部２０）の各々への電源電圧Ｖｘの供給のための電力線Ｐを備える。電力線Ｐは第１及び第２の電力線Ｐ24及びＰ0 からなる。後述するように、第１及び第２の電力線Ｐ24は、各々、電源電圧Ｖｘ（＝２４Ｖ）及び複数の子局１１に共通の（電源用の）グランドレベル（＝０Ｖ）を供給する。このために、第１及び第２の電力線Ｐ24及びＰ0 は、その一端（又は両端）でローカル電源２１に接続される。電力線Ｐの構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。ローカル電源２１の電力容量は、複数の子局１１の数に応じて変更可能とされ、複数の子局１１の各々が十分に動作しうるものとされる。ローカル電源２１は親局１３内に設けてもよい。
【００２２】
このような信号伝送のために、図１に示すように、制御・監視信号伝送システムは、親局１３と、複数の子局１１とを備える。親局１３は、制御部１０及びデータ信号線に接続される。複数の子局１１は、複数の被制御装置１２に対応して設けられ、任意の位置でデータ信号線に接続され、また、対応する被制御装置１２に接続される。複数の子局１１は、各々、子局出力部１４と子局入力部１５とを備える。子局出力部１４と子局入力部１５を子局１１という。子局出力部１４及び子局入力部１５は、各々、被制御部１６及びセンサ部１７に対応する。図１に示すように、子局入力部１５及び子局出力部１４に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。子局出力部１４が制御信号についての直列／並列変換を行い、子局入力部１５が監視信号についての並列／直列変換を行う。
【００２３】
親局１３は、図３に示すように、タイミング発生手段１３２と、親局出力部１３５と、親局入力部１３９とを備える。図３には親局入力部１３９及び親局出力部１３５は１個だけ示すが、親局入力部１３９は複数個即ちｎ個（ｎ≧１）設けることができ、親局出力部１３５も同様に複数個即ちｍ個（ｍ≧１）設けることができる。なお、これに対応して、子局出力部１４はｍ個、子局入力部１５はｎ個設けるようにしてもよい。
【００２４】
親局１３は、発振器（ＯＳＣ）１３１、タイミング発生手段１３２、親局アドレス設定手段１３３を備える。タイミング発生手段１３２は、発振器１３１の出力する発振出力に基づいて、所定の周期のクロックＣＫに同期した所定のタイミング信号を発生する。即ち、タイミング発生手段１３２は発生したクロックＣＫに電源電圧ＶX を重畳する。このために、タイミング発生手段１３２は予め定められた一定のレベルの電源電圧Ｖｘを発生するための電源手段（図示せず）を備える。例えば、図２のアドレス０に一部点線で示すように、デューティ比５０％で、クロックＣＫの１周期の前半が擬似的なグランドレベル（０＋）とされ、後半が電源電圧ＶX のレベルとされる。この電源電圧を含むクロックＣＫは、原則的には、端子１３ａに出力され、第１データ信号線Ｄ＋に供給される。一方、地気レベル（ＧＮＤ）の信号は、端子１３ｂから、第２データ信号線Ｄ−に出力される。
【００２５】
タイミング発生手段１３２の出力する電源電圧を含むクロックＣＫは、実際には、親局出力部１３５に入力される。親局出力部１３５は、制御データ信号発生手段１３６、ラインドライバ１３７を備える。出力データ部１３４は、制御部１０から入力される並列の制御データ信号を保持し、これを直列のデータ列に変換して出力する。制御データ信号発生手段１３６は、出力データ部１３４からの直列のデータ列の各データの値を電源電圧を含むクロックＣＫに重畳する。図示とは異なるが、出力データ部１３４は親局出力部１３５に含まれると考えてよい。制御データ信号発生手段１３６の出力は、出力回路であるラインドライバ１３７を介して、第１のデータ信号線Ｄ＋の上に出力される。
【００２６】
図２に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、制御部１０から入力される制御データ信号の各データの値に応じて、所定の電源電圧Ｖｘのレベル以外のレベルの期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。電源電圧Ｖｘのレベル以外のレベルは、例えば擬似的なグランドレベル０＋である。例えば、０＋＝２Ｖである。
【００２７】
即ち、図２において、親局出力部１３５は、例えば、制御データ信号のデータの値が「０」の場合には、当該クロックの前の３／４周期を擬似的なグランドレベル０＋とし、当該クロックの後の１／４周期を電源電圧Ｖｘのレベルとする。また、「１」の場合には、当該クロックの前の１／４周期を擬似的なグランドレベル０＋とし、当該クロックの後の３／４周期を電源電圧Ｖｘのレベルとする。即ち、制御データ信号のデータの値に応じて、クロックのデューティ比が変更される。これにより、並列の制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２のようになる（後述する監視データ信号を除いたものとなる）。なお、アドレスは、クロックＣＫの１周期毎に割り当てられる。
【００２８】
一方、第１のデータ信号線Ｄ＋の上の信号は、親局入力部１３９に取り込まれる。親局入力部１３９は、監視信号検出手段１３１１、監視データ抽出手段１３１０を備える。監視信号検出手段１３１１は、第１のデータ信号線Ｄ＋の上の信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視データ抽出手段１３１０は、この検出出力を、タイミング発生手段１３２からの電源電圧を含むクロックＣＫに同期させて（波形整形して）出力する。入力データ部１３８は、検出された監視データ信号からなる直列のデータ列を、並列の監視データ信号に変換して出力する。図示とは異なるが、入力データ部１３８は親局入力部１３９に含まれると考えてよい。
【００２９】
図２に示すように、親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、当該監視データ信号と電源電圧Ｖｘとの競合により生じる電流信号Ｉｉｓの有無として電源電圧Ｖｘのレベルの立ち上がり時に検出する。これにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部１０に入力する。従って、例えば監視データ信号のデータの値が「０１０１」の場合、監視信号検出手段１３１１の出力（検出電流）は、図２のようになる。
【００３０】
以上のように、複数の子局１１に分配されるべき制御信号を１個の親局１３からシリアル信号（直列のパルス状電圧信号）としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられる。即ち、子局１１に送信（分配）すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全ての制御データ信号のデータの各々に、１個のアドレスが割り当てられる。子局１１は、直列のパルス状電圧信号からクロックＣＫを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた（１又は複数の）アドレスの場合に、その時点の直列のパルス状電圧信号のデータの値を、制御信号として取り込む。なお、親局１３にも、エンド信号形成のために、最終アドレスが割り当てられる。
【００３１】
アドレスのカウントのための最初及び最後を決定するために、各々、スタート信号及びエンド信号が形成される。親局１３は、タイミング発生手段１３２により、直列のパルス状電圧信号の出力に先立って、スタート信号を形成して第１のデータ信号線Ｄ＋に出力する。スタート信号は、電源電圧Ｖｘのレベルであって、制御信号と識別可能なようにクロックＣＫの１周期より長い信号とされる。また、親局アドレス設定手段１３３は、当該親局１３に割り当てられたアドレスを保持する。親局１３は、直列のパルス状電圧信号から抽出したクロックＣＫをカウントして予め自己に割り当てられたアドレスを抽出し、その時点でエンド信号を第１のデータ信号線Ｄ＋に出力する。エンド信号は、電圧Ｖｘ／２のレベルであって、クロックＣＫの１周期より長くスタート信号より短い信号とされる。
【００３２】
子局出力部１４は、図４に示すように、電源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４１、制御データ信号抽出手段１４２、子局アドレス設定手段１４３、アドレス抽出手段１４４、出力データ部１４５を備える。
【００３３】
なお、子局出力部１４の電源電圧発生手段１４０と、後述する子局入力部１５の電源電圧発生手段（ＣＶ）１５０とで、子局電源部２０を構成する。子局電源部２０は、電源電圧発生手段１４０及び１５０とを一体に設けてもよい。また、電源電圧発生手段１４０と子局出力部１４及び電源電圧発生手段１５０と子局入力部１５の実際の接続については、図８及び図１０に示す。
【００３４】
電源電圧発生手段（ＣＶ）１４０は、図５に示すように、ＤＣ（直流）−ＤＣコンバータであり、当該子局出力部１４を構成する回路を電気的に駆動するための一定レベルの電源電圧Ｖｃｃを、電力線から発生する。即ち、主として、電源線Ｐ24の電源電圧Ｖｘを図５に示す周知の手段により平滑し安定化することにより、安定化した電源電圧Ｖｃｃ（５Ｖ）及びラインレシーバ１４１への出力（１２Ｖ）を得る。当該子局出力部１４のラインレシーバ１４１への出力は、トランスＴにより絶縁分離され、電源電圧Ｖｘの変動（ノイズ）の影響を受けないようにされる。また、電源電圧発生手段１４０は、対応する被制御装置１２の被制御部１６を電気的に駆動するための電源電圧Ｖｃｃをも、直列パルス状電圧信号から発生する。即ち、図示しないが、電源電圧発生手段１４０が被制御部１６にその電源を供給する。
【００３５】
なお、実際は、図示しないが、電源電圧発生手段１４０は、当該子局出力部１４に付随する少消費電力の回路（例えば、ＬＥＤ表示回路）を電気的に駆動するための電源電圧Ｖｃｃを、直列のパルス状電圧信号から発生する。即ち、主として、第１のデータ信号線Ｄ＋上の直列のパルス状電圧信号の後半の電源電圧Ｖｘを周知の手段により平滑し安定化することにより、安定化した電源電圧Ｖｃｃを得る。
【００３６】
入力回路であるラインレシーバ１４１は、第１のデータ信号線Ｄ＋の上を伝送される信号を取り込んで制御データ信号抽出手段１４２に出力する。制御データ信号抽出手段１４２は、当該信号から制御データ信号を抽出して、アドレス抽出手段１４４及び出力データ部１４５に出力する。子局アドレス設定手段１４３は、当該子局出力部１４に割り当てられた自局アドレスを保持する。アドレス抽出手段１４４は、子局アドレス設定手段１４３に保持された自局アドレスと一致するアドレスを抽出し、出力データ部１４５に出力する。出力データ部１４５は、アドレス抽出手段１４４からアドレスが入力されると、第１のデータ信号線Ｄ＋の上を伝送される（直列）信号の中で当該時点で保持している１又は複数のデータの値を、並列の信号として対応する被制御部１６に出力する。即ち、出力データ部１４５は、制御信号についての直列／並列変換を行う。
【００３７】
図２に示すように、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベル（擬似的なグランドレベル０＋）の期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を識別する。これにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部１６に供給する。例えば、当該クロックＣＫの前の３／４周期が擬似的なグランドレベル０＋の場合には、元の制御データ信号のデータの値として「０」が、１／４が擬似的なグランドレベル０＋の場合には、元の制御データ信号のデータの値として「１」が、各々、抽出される。従って、例えば直列のパルス状電圧信号が図２のような場合、制御データ信号のデータの値「００１１」が抽出される。そして、子局出力部１４は、当該各データの値の中の当該子局１１に対応するデータを対応する被制御部１６に供給する。
【００３８】
一方、子局入力部１５は、図４に示すように、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ１５１、制御データ信号抽出手段１５２、子局アドレス設定手段１５３、アドレス抽出手段１５４、入力データ部１５５、監視データ信号発生手段１５６、ラインドライバ１５７を備える。
【００３９】
電源電圧発生手段１５０乃至アドレス抽出手段１５４は、図４からも判るように、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成であり、ほぼ同一の動作をする。電源電圧発生手段１５０は、当該子局入力部１５を構成する回路を電気的に駆動し、対応する被制御装置１２のセンサ部１７を電気的に駆動する電源電圧Ｖｃｃを電力線Ｐ24から発生する。また、図示しないが、電源電圧発生手段１５０は、当該子局入力部１５に付随する少消費電力の回路（例えば、ＬＥＤ表示回路）を電気的に駆動するための電源電圧Ｖｃｃを、第１のデータ信号線Ｄ＋上の直列のパルス状電圧信号から発生する。
【００４０】
入力データ部１５５は、対応するセンサ部１７から入力された１又は複数の（ビットの）データの値からなる監視信号を保持する。入力データ部１５５は、アドレス抽出手段１５４からアドレスが入力されると、保持している１又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段１５６に出力する。即ち、入力データ部１５５は、監視信号についての並列／直列変換を行う。監視データ信号発生手段１５６は、監視信号のデータの値に応じて、監視データ信号を出力する。監視データ信号発生手段１５６の出力する監視データ信号は、出力回路であるラインドライバ１５７により、第１のデータ信号線Ｄ＋の上に出力される。従って、監視データ信号は、その時点で、第１のデータ信号線Ｄ＋の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局１１に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号のデータの値に、同一アドレスの監視信号のデータの値が重畳される。
【００４１】
図２に示すように、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、電源電圧と異なる２値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期において所定の位置に、監視データ信号が形成されて重畳され、「０」の場合には監視データ信号が形成されず重畳されていない。従って、例えば監視データ信号のデータの値が「０１０１」の場合、ラインドライバ１５７による監視データ信号の重畳の結果、前述のように、監視信号検出手段１３１１の出力（検出電流）は、図２のようになる。
【００４２】
以下、図６乃至図１１により、この例の具体的な構成及び動作について、制御部１０からの制御信号の出力から制御部１０への監視信号の入力までを、順を追って説明する。図６は親局１３の一例の構成図である。図７は図６の親局１３における波形図である。図８は子局出力部１４の一例の構成図である。図９は図８の子局出力部１４における波形図である。図１０は子局入力部１５の一例の構成図である。図１１は図１０の子局入力部１５における波形図である。また、この例における双方向伝送の波形は図２に示すものになる。
【００４３】
最初に、親局出力部１３５について説明する。図６及び図７において、タイミング発生手段１３２が、スタート信号ＳＴ、所定の数のクロックＣＫ、エンド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば制御部１０からの所定のコマンド（図示せず）の入力に従って、出力される（ロウレベルとされる）。なお、同様に、制御部１０からの所定の他のコマンド（図示せず）の入力により、タイミング発生手段１３２が停止される。スタート信号ＳＴは、クロックＣＫとの区別のために、その出力の期間が５ｔ０とされる。ｔ０はクロックＣＫの１周期の時間である。クロックＣＫは、発振器１３１からの発振出力を分周して、所定の周期に形成する。クロックＣＫは、出力Ｄｃｋに示すように、スタート信号ＳＴに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数（アドレスの数）だけ出力される。このために、タイミング発生手段１３２はカウント手段（図示せず）を備える。即ち、カウント手段はスタート信号ＳＴの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックＣＫの出力は停止される。エンド信号ＥＮＤは、所定の数（アドレスの数）のクロックＣＫを検出して、その後これに連続して、出力される。このために、タイミング発生手段１３２は比較手段を備える（図示せず）。即ち、比較手段は、カウント手段のカウント出力とアドレス設定手段１３３に設定されたアドレスとを比較し、両者が一致した場合に所定の期間、エンド信号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣＫとの区別のために、その出力の期間が１．５ｔ０とされる。エンド信号ＥＮＤにより、カウント手段はリセットされる。また、エンド信号ＥＮＤの終了に同期して、再度、スタート信号ＳＴが出力され、同一の動作が繰り返される。１回の伝送周期（１個のスタート信号ＳＴからその直後のエンド信号ＥＮＤまで）において伝送されるデータ数に対応した数値がアドレスの最大値であり、親局１３のアドレスである。１個のデータが、１クロックに対応する。
【００４４】
例えばアドレス（即ち、前述の制御信号のデータの数）が０〜３１番地までとすると、３２ビットのパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１が、出力ユニット１０２から出力データ部１３４に入力される。この場合、出力データ部１３４は、３２ビットのシフトレジスタからなり、スタート信号ＳＴの立ち下がりを契機として、クロックＣＫに同期して制御信号ＯＵＴ０〜ＯＵＴ３１をシフトし、この順に出力Ｄｏｐｓとして出力する。なお、アドレスは０〜６３、１２７、２５５、・・・であってもよい。制御信号ＯＵＴ０〜ＯＵＴ３１の入力は、例えばスタート信号ＳＴに同期して切り換えられる（更新される）。最大のアドレス（３１番地）がアドレス設定手段１３３に設定される。これにより、制御信号の３１番地のデータの処理の終了に合わせて、エンド信号ＥＮＤが信号線Ｐｃｋに出力される。なお、アドレス設定手段１３３は、図６に示すように、重み付けられたスイッチを左から５桁分だけ閉じることにより、ハイレベル信号「１１１１１０」が形成され、３１番地が設定される（他においても同様である）。
【００４５】
出力Ｄｏｐｓは、制御信号ＯＵＴ０〜ＯＵＴ３１のデータ値に応じて、１クロック毎に、ハイレベル（又は「１」）又はロウレベル（又は「０」）とされる。これにより、例えば、「００１１・・・」のように出力される。出力Ｄｏｐｓは、制御データ信号発生手段１３６に入力される。スタート信号ＳＴ、エンド信号ＥＮＤも制御データ信号発生手段１３６に入力される。
【００４６】
タイミング発生手段１３２は、発振器１３１の発振出力を分周することにより、クロックＣＫの周波数ｆ０の４倍の周波数（４ｆ０）のクロック４ＣＫを形成する。データパルス信号発生手段１３６は、クロック４ＣＫをカウンタ（図示せず）によりカウントし、制御信号ＯＵＴ０〜ＯＵＴ３１の値（信号Ｄｏｐｓ）が「１」の場合、第１データ信号線Ｄ＋上には、最初の１個のクロック４ＣＫの周期のみ擬似グランドレベル０＋を出力し、残りの３個のクロック４ＣＫの周期にはハイレベルＶｘを出力する。逆に、「０」の場合、最初の３個のクロック４ＣＫの周期には擬似グランドレベル０＋を出力し、残りの１個のクロック４ＣＫの周期のみハイレベルＶｘを出力する。これにより、データパルス信号発生手段１３６は、クロックＣＫを制御信号ＯＵＴ０〜ＯＵＴ３１に基づいて（ＰＷＭ）変調する。
【００４７】
データパルス信号発生手段１３６の出力は、２値（レベルＶｘと０＋）の信号であり、１本の信号線Ｐｃｋに出力される。信号線Ｐｃｋに出力された信号は、比較器ＣＭＰを介して、ラインドライバ１３７に入力され、データ信号線Ｄ＋（及びＤ−）に出力される。ラインドライバ１３７は、コンプリメンタリ接続されたトランジスタＴＲ１及びＴＲ２により構成され、低インピーダンスな駆動を可能とする。トランジスタＴＲ１のエミッタには、監視信号検出手段１３１１であるフォトカプラＰＣが接続される。比較器ＣＭＰは出力Ｐｃｋを反転し、ラインドライバ１３７は信号（出力Ｐｃｋの反転信号）のレベル変換及び反転を行う。ラインドライバ１３７は、その出力の振幅が２Ｖ〜２４Ｖに制限され、信号線Ｐｃｋと相似の信号を出力する。従って、第１のデータ信号線Ｄ＋上の信号も、２値（レベルＶｘと０＋）の信号である。なお、第２のデータ信号線Ｄ−の電位は０Ｖ（グランドレベル０−）である。また、第１のデータ信号線Ｄ＋上に、スタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤは擬似グランドレベル０＋の信号として出力される。
【００４８】
次に、子局出力部１４について説明する。図８及び図９において、第１データ信号線Ｄ＋上の信号は、主としてラインレシーバ１４１に入力される。電源電圧発生手段１４０は、前述のように、電源Ｖｃｃ（５Ｖ）及びラインレシーバ１４１への出力１２Ｖを生成する。
【００４９】
ラインレシーバ１４１は、データ信号線に接続されて直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、電流制限回路の状態に応じて直列のパルス状電圧信号を検出して出力するフォトカプラＰＣ１等とからなる。電流制限回路はトランジスタＴＲ１及びＴＲ２等からなる。ツェナーダイオードＺＤ１及びＺＤ２の降伏電圧は、各々、１２Ｖ（ＰＣ１、ＴＲ１及びＴＲ２への供給電源値）及び１６Ｖ（２４Ｖと１２Ｖとのほぼ中間の値）である。電源電圧発生手段１４０に接続されるダイオードＤは電源電圧発生手段１４０からの電圧を整流し、ツェナーダイオードＺＤ１は（１２Ｖの）直流電圧を作る。ツェナーダイオードＺＤ２は、パルス状電圧信号の１６Ｖ以上を検出する。
【００５０】
ラインレシーバ１４１を、従来のようにフォトカプラＰＣ１等のみでなく、電力線から形成した電源電圧を供給する電源電圧発生手段１４０及び前記電流制限回路を付加した構成とすることにより、データ信号線Ｄ＋及びＤ−上を流れる電流（レシーバ電流）を小さくすることができる。即ち、フォトカプラＰＣ１を駆動するためにトランジスタＴＲ１及びＴＲ２において消費する定電流を、電源電圧発生手段１４０から得ている。この定電流は、電力線とはトランスにより分離されているので、ノイズの影響を受けない。従って、第１のデータ信号線Ｄ＋に結合できる子局１１の数（ファンアウト）を増加することができる。また、前記電流制限回路を図示のように定電流回路として構成すると共に、第１のデータ信号線Ｄ＋とトランジスタＴＲ１のベースとの間にツェナーダイオード及び高抵抗を接続することにより、前記電流制限回路での電流消費を極めて小さくしかつ安定化している。
【００５１】
クロックＣＫが重畳された制御信号ｏｕｔ０〜ｏｕｔ３１（直列のパルス状電圧信号）を考えると、フォトカプラＰＣ１は、第１データ信号線Ｄ＋上の信号が１６Ｖ以上の場合にロウレベル信号を出力し、これ以外の場合にハイレベル信号を出力する。これの反転信号が信号ｄ０である。即ち、復調された制御信号のデータの値である。これは、位相変調されたクロックＣＫを含むと考えてよい。ラインレシーバ１４１の出力に基づいて形成された信号ｄ０等が、プリセット加算カウンタ１４３２及びシフトレジスタ１４４に入力される。信号ｄ０の波形は、図９に示すように、制御信号ｏｕｔ０〜ｏｕｔ３１に基づいて（ＰＷＭ）変調されたクロックＣＫの波形となる。なお、ＣＶから電源Ｖｃｃが供給されているので、信号ｄ０のハイレベル信号の値は５Ｖである。
【００５２】
これに先だって、スタート信号ＳＴが同様に信号ｄ０のハイレベルとして検出されて、オンディレイタイマＴｏｎに入力される。当該遅延は３ｔ０とされる。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延させ、立ち下がりは元の信号ＳＴに同期させる。従って、エンド信号ＥＮＤやクロックＣＫについては、ハイレベルの時間が短いので、出力ｓｔは現われない。出力ｓｔは、微分回路∂に入力され、出力Ｓｔの立ち上がりで微分信号がプリセット加算カウンタ１４３２及びシフトレジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒとして用いられる。これらには、信号ｄ０（従って、抽出されたクロックＣＫ）も入力される。
【００５３】
スタート信号ＳＴの検出はシュミット回路（図示せず）により行う。即ち、スタート信号ＳＴ（クロック周期の５倍の長さの信号）の反転信号が入力されると、比較器（２．５Ｖと入力電圧を比較、図示せず）から検出出力が発生し、その出力を用いて抵抗ＲとコンデンサＣの時定数回路において時間を識別し、所定時間以上継続するとシュミット回路から出力が発生して、カウンタをクリアし、比較器で検出するそれ以降のクロックＣＫがカウンタにおいてカウントされる。エンド信号ＥＮＤ（クロック周期の１．５倍の長さの信号）の検出も、ほぼ同様に、異なるシュミット回路（図示せず）により行う。
【００５４】
子局アドレス設定手段１４３の設定部１４３１には、当該子局出力部１４に割り当てられたアドレス、例えば０〜３番地（図８は０番地を示す）が設定される。子局アドレス設定手段１４３のプリセット加算カウンタ１４３２は、出力ｓｔの立ち上がり微分信号によりリセットされた後、抽出されたクロックＣＫをその立ち上がりでカウントし、カウント値が設定部１４３１のアドレスと一致している間、出力ｄｃを出力する。即ち、１個前のアドレスの周期におけるクロックＣＫの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックＣＫの立ち上がりに同期してロウレベルとされる。また、０番地については、出力ｓｔの立ち上がりに同期してハイレベルとされるので、図９のようになる。なお、アドレスが４番地の場合について、参考のために斜線を付して図示した。タイミングが１クロックづつずれているのが判る。出力ｄｃはシフトレジスタ１４４に入力される。
【００５５】
一方、信号ｄ１が、信号ｄｏの入力されたオフディレイタイマＴｏｆｆにより出力される。オフディレイタイマＴｏｆｆは、オフ（ロウレベル）の期間のみを定められた遅延で出力する。即ち、入力ｄｏの立ち下がりを遅延させ、立ち上がりは元の入力ｄｏに同期させる。当該遅延は１／２ｔ０とされる。従って、信号ｄ１において、制御データ信号のデータの値が「１」の場合における当該クロックの前の１／４周期の擬似的なグランドレベル０＋は、そのオフの時間が短いので、現われなくなる（ハイレベルのままとなる）。また、「０」の場合における当該クロックの前の３／４周期の擬似的なグランドレベル０＋は、そのオフの時間が長いので、当該レベルの部分が残る。即ち、（３／４−１／２）＝１／４の周期だけ、擬似的なグランドレベル０＋が信号ｄ１に現われる。
【００５６】
シフトレジスタ１４４は、出力ｄｃがハイレベルの期間中において、抽出されたクロックＣＫの立ち上がりに同期して、「１（又はハイレベル）」をシフトする。即ち、「１」が、シフトレジスタ１４４の単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリップフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力される。
【００５７】
出力データ部１４５であるフリップフロップ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調された制御信号のデータの値）が入力される。従って、例えばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。この場合、ロウレベルを出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同様にして、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。これにより、アドレス０〜３番地の制御信号のデータの値「００１１」が、信号ｏｕｔ０〜ｏｕｔ３として復調される。
【００５８】
次に、子局入力部１５について説明する。図１０及び図１１において、図４から及び図８との比較から判るように、電源電圧発生手段１５０乃至アドレス抽出手段１５４は、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成である。なお、割り当てられるアドレスは、例えば、子局出力部１４と同一（即ち、この場合、０〜３番地）である。また、抽出される制御信号のデータの数（４個）と同一の数の監視信号のデータが入力される。
【００５９】
入力データ部１５５は、割り当てられたアドレス０〜３番地と同一個数の４個（複数）の２入力ＡＮＤゲートと、これらの出力を受けるＯＲゲートとからなる。４個のＡＮＤゲートの各々に、図１０に示すように、アドレス抽出手段１５４であるシフトレジスタ１５４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄｒ４は、前述のように、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。従って、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの各々が開いて、監視信号ｉｎ０〜ｉｎ３が、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。監視信号ｉｎ０〜ｉｎ３は図８の制御信号ｏｕｔ０〜ｏｕｔ３に対応する。
【００６０】
ＯＲゲートの出力は、２入力ＮＡＮＤゲート１５６２に入力される。ＮＡＮＤゲート１５６２には、インバータＩＮＶ２の出力、即ち、信号ｄ０の反転信号が入力される。ＮＡＮＤゲート１５６２は監視データ信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に図１１に示すような値「０１０１」を採る。従って、監視信号ｉｎ０〜ｉｎ３が出力されている期間中に、信号ｄ０の立ち下がりに同期してＮＡＮＤゲート１５６２が開いて、値「０１０１」を採る監視信号ｉｎ０〜ｉｎ３が、出力ｄｉｐとして出力される。
【００６１】
出力ｄｉｐは、ラインドライバ１５７を介して、レベル変換された後に第１のデータ信号線Ｄ＋に出力される。即ち、出力ｄｉｐは、フォトカプラＰＣ２により上記のクロック抽出部と電気的に分離された後、レベル変換回路を構成するトランジスタＴＲ３に入力され、更に出力トランジスタＴＲ４に入力される。即ち、フォトカプラＰＣ２がＯＮすると、トランジスタＴＲ３及びＴＲ４がＯＮされる。これにより、第１のデータ信号線Ｄ＋に、信号ｄｉｐに比例した信号が出力される。この監視信号のハイレベルは、トランジスタＴＲ４がそのＯＦＦにより高抵抗となるので、データ信号線Ｄ＋の信号電位に依存するようにされ、ロウレベルは、トランジスタＴＲ４がそのＯＮにより低抵抗となるので、（ツェナーダイオードＺＤ２の降伏電圧が３Ｖであること等から）４Ｖとされる。
【００６２】
以上から判るように、監視信号は、子局入力部１５から、（抽出された）クロックｄ０の１周期において、第１のデータ信号線Ｄ＋上に出力される（重畳される）。しかし、第１のデータ信号線Ｄ＋上の信号の電圧値は、監視信号の電圧値にかかわりなく、強制的に制御信号の電圧値とされる。このために、親局出力部１３５のラインドライバ１３７は、監視信号を打ち消して第１のデータ信号線Ｄ＋を制御信号の電圧値とすることができるような、十分に大きな駆動能力（電流供給能力）を備える。
【００６３】
また、トランジスタＴＲ４は、それを流れる電流が制限される。このために、トランジスタＴＲ４のエミッタ側に、図１０に示すように、ツェナーダイオードＺＤ３及び抵抗Ｒが直列に接続される。これにより、トランジスタＴＲ４を流れる電流は、例えば１００ｍＡ（ミリアンペア）以下に制限される。従って、前述の親局出力部１３５のトランジスタＴＲ１のＯＮにより、第１のデータ信号線Ｄ＋の電位を容易にＶｘ＝２４Ｖ近傍にプルアップすることができる。このプルアップ時、トランジスタＴＲ４がＯＮしているので、トランジスタＴＲ１のエミッタにも約１００ｍＡの電流が一時的に流れる。流れる時間は、例えば２μｓｅｃである。これをＩｉｓとして検出する。
【００６４】
次に、親局入力部１３９について説明する。再び、図６及び図７において、第１のデータ信号線Ｄ＋上に出力された監視信号が、監視信号検出手段１３１１に入力され、その検出信号が反転されて、信号Ｄｉｉｐとして出力される。信号Ｄｉｉｐの波形は、監視データ信号（のみ）を含んだ波形となる。信号Ｄｉｉｐにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。
【００６５】
親局入力部１３９は、監視信号検出手段１３１１として、第１のデータ信号線Ｄ＋の上の電流変化を検出して出力する電流検出回路を備える。即ち、親局出力部１３５のラインドライバ１３７を構成するトランジスタＴＲ１のエミッタ側に、図６に示すように、フォトカプラＰＣを挿入する。なお、ラインドライバ１３７を構成するトランジスタＴＲ２のエミッタは、ツェナーダイオードを介することなく、所定の電位（擬似グランドレベル０＋、例えば２Ｖ）に接続される。フォトカプラＰＣが、監視信号検出手段１３１１であり、図６に示す電流Ｉｉｓを検出する。即ち、電源電圧Ｖｘの立ち上がり時におけるトランジスタＴＲ１のエミッタ側に流れる電流を検出する。このエミッタ電流Ｉｉｓの値は、電源電圧Ｖｘの立ち上がり時において、これと監視信号との競合電流の有無に依存し、所定の閾値を設定することにより、監視信号の「０」又は「１」とされる。子局入力部１５のトランジスタＴＲ４がＯＮしている期間中に、フォトカプラＰＣを流れる電流が一定の値Ｉｔｈ以上あれば、フォトカプラＰＣはＯＮする。
【００６６】
フォトカプラＰＣを流れる電流信号Ｉｉｓは、これに接続されるコレクタ抵抗Ｒ１における電圧降下により電圧信号に変換され、インバータＩＮＶを介して信号Ｄｉｉｐが形成され、監視データ抽出手段１３１０のフリップフロップＦＦに入力される。フリップフロップＦＦには、そのクロックとして、クロックＣＫからその１周期だけ遅延したクロックである信号Ｄｉｃｋが、タイミング発生手段１３２から入力される。従って、フリップフロップＦＦの出力する信号Ｄｉｉｓは、元のクロックＣＫから１周期だけ遅れたタイミングで、監視データ信号のみの値を、クロックＣＫの１／４周期又は３／４周期と等しい期間出力する信号となる。信号Ｄｉｉｓは入力データ部１３８に入力される。
【００６７】
入力データ部１３８は、３２ビットのレジスタからなり、入力される信号Ｄｉｉｓを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。このために、クロックＣＫから１周期遅れたクロックである信号Ｄｉｃｋが入力データ部１３８に入力される。これにより、元のクロックＣＫの次の１周期において、信号Ｄｉｉｓが入力データ部１３８のレジスタに取り込まれる。従って、最終的には、アドレス０〜３１番地までの３２ビットのパラレルデータである監視信号ＩＮ０〜ＩＮ３１が、直列／並列変換され、入力データ部１３８から入力ユニット１０１に入力される。これにより、監視信号が、例えば「０１０１・・・」のように入力される。
【００６８】
制御信号を強制的に出力することにより、図１２に示すように、「０」又は「１」の監視信号と「０」又は「１」の制御信号との組み合わせに基づいて、４通りの状態が存在する。親局１３において、送出した制御信号は知ることができるので、第１のデータ信号線Ｄ＋上の電流の相違を検出することにより、監視信号の状態を知ることができる。図１２に示すように、「０」又は「１」の監視信号に基づいて、電流信号Ｉｉｓの大小が定まる。
【００６９】
図１２に示すように、トランジスタＴＲ１のエミッタ電流Ｉｉｓは、監視信号が「１」の場合、これと電源電圧Ｖｘとの間で競合電流が流れるので、約１００ｍＡの電流となる。即ち、前述のように、図１０に示す子局入力部１５のトランジスタＴＲ４を流れる電流がこの値に制限されているので、電流Ｉｉｓもこの値以上は流れない。これに対して、監視信号が「０」の場合、これと電源電圧Ｖｘとの間で競合電流が流れないので、電流Ｉｉｓは、子局出力部１４、子局入力部１５のラインレシーバ、電源電圧発生手段に流れる電流ｉｐに等しい電流となる。即ち、第１のデータ信号線Ｄ＋上の電位が強制的に電源電圧Ｖｘ（＝２４Ｖ）とされると、子局入力部１５のトランジスタＴＲ４は、データ信号が無くなるので、ＯＮからＯＦＦに変化する。従って、監視信号が「１」の場合において、強制的に電源電圧Ｖｘが供給されると、パルス電流Ｉｉｓが流れる。なお、子局１１側の回路が少消費電流で、電流ｉｐは小さいものとする。
【００７０】
ここで、電流Ｉｉｓの値の検出のための閾値Ｉｔｈ＝ｉｓが定められる。閾値は、子局入力部１５のトランジスタＴＲ２の制限電流（約１００ｍＡ）と電流ｉｐとの中間の値とされる。これにより、電流Ｉｉｓの値が当該閾値より大きい場合には監視信号「１」が検出され、逆の場合には監視信号「０」が検出される。なお、実際は、この閾値はフォトカプラＰＣに接続された抵抗Ｒ１の値を適切なものとすることにより実現される。
【００７１】
即ち、図７に示すように、電源電圧Ｖｘの立ち上がり時において、監視信号が「１」であると、フォトカプラＰＣのトランジスタがＯＮし、これに接続されたコレクタ抵抗の電圧降下でロウレベルがインバータＩＮＶに入力される。従って、ハイレベルのパルス信号が、信号Ｄｉｉｓとして入力データ部１３８に入力される。入力データ部１３８は、ハイレベルの信号Ｄｉｉｓを取り込む。従って、監視信号「１」を確実に検出することができる。
【００７２】
一方、電源電圧Ｖｘの立ち上がり時において、監視信号が「０」であると、フォトカプラＰＣのトランジスタがＯＦＦし、ハイレベルがインバータＩＮＶに入力される。従って、入力データ部１３８は、ロウレベルの信号Ｄｉｉｓを取り込む。即ち、監視信号「０」を検出する。
（第２の実施の形態）
第１の実施の形態においては、電源電圧を含むクロックに１個（１チャネル）の制御信号及び１個の監視信号を重畳したが、第２の実施の形態においては、２個の制御信号及び１個の監視信号を重畳する。即ち、多重化（２重化）した制御信号と（多重化しない）監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送する。具体的には、出力データ部１３４が１個追加され、２個設けられる。
【００７３】
即ち、図１３に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックの１周期毎に、制御部１０から第１の出力データ部１３４に入力される第１制御データ信号の各データの値に応じて所定の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を変更し（パルス幅変調する）、制御部１０から第２の出力データ部１３４に入力される第２制御データ信号の各データの値に応じて電源電圧のレベル以外のレベルの期間における当該レベルを電源電圧Ｖｘと異なる所定のレベル（例えば、Ｖｘ／２）又は擬似的なグランドレベル０＋とする（電圧変調する）ことにより、第１及び第２制御データ信号を直列のパルス状電圧信号に変換し、これらをデータ信号線に出力する。
【００７４】
従って、また、子局出力部１４は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を識別することにより、第１制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部１６に供給する。又は、子局出力部１４は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間における当該レベルが電源電圧Ｖｘと異なる所定の電圧レベル（例えば、Ｖｘ／２）又は擬似的なグランドレベルかを識別することにより、第２制御データ信号の各データの値を抽出し、当該各データの値の中の当該子局に対応するデータを対応する被制御部１６に供給する。
【００７５】
例えば、第１制御データ信号＃１のデータの値が「０」の場合には、当該クロックの前の３／４周期を電源電圧Ｖｘと異なる所定のレベルとし、当該クロックの後の１／４周期を電源電圧Ｖｘのレベルとする。また、「１」の場合には、当該クロックの前の１／４周期を電源電圧Ｖｘと異なる所定のレベルとし、当該クロックの後の３／４周期を電源電圧Ｖｘのレベルとする。これらを識別することにより、第１制御データ信号＃１の各データの値を抽出する。更に、当該電源電圧Ｖｘと異なる所定のレベルを、第２制御データ信号＃２のデータの値が「０」の場合にはＶｘ／２のレベルとし、「１」の場合には擬似的なグランドレベル０＋とする。これらを識別することにより、第２制御データ信号＃２の各データの値を抽出する。従って、例えば第１及び第２制御データ信号＃１及び＃２のデータの値が各々「００１１」及び「１０１０」の場合、図１３のようになる。
【００７６】
第２の実施の形態の構成は基本的には第１の実施の形態の構成と同一であるが、親局１３の構成の一部が異なり、また、図８の構成の子局出力部１４の他にこれとは異なる構成の子局出力部１４が存在する点が異なる。図１４は親局１３の他の一例の構成図であり、図１５は図１４の親局１３における波形図である。図１６は子局出力部１４の他の一例の構成図であり、図１７は図１６の子局出力部１４における波形図である。図８の構成の子局出力部１４は、パルス幅変調された第１制御データ信号＃１（ＯＵＴ０ｐ〜ＯＵＴ３１ｐ）を検出し出力する。図１６の構成の子局出力部１４は、電圧変調された第２制御データ信号＃２（ＯＵＴ０ｖ〜ＯＵＴ３１ｖ）を検出し出力する。子局１１に付与されたアドレス（子局アドレス）において、同一のアドレスに、図８の子局出力部１４と図１６の子局出力部１４とが存在する。同一のアドレスである図８の子局出力部１４と図１６の子局出力部１４とは、同一の子局１１に存在しても、異なる子局１１に存在してもよい。
【００７７】
図１４及び図１５において、図１４の親局１３は基本的には図６の親局１３の構成と同一であるが、第１の制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐに加えて、第２の制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖをクロックＣＫに重畳するので、やや構成が異なる。第１の制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐの重畳については、第１の実施の形態とほぼ同一である。
【００７８】
第１制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐについての信号Ｄｏｐｓと同様に、第２制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖについての信号Ｄｏｖｓが形成される。制御データ信号発生手段１３６は、信号Ｄｏｐｓに基づいて信号Ｐｃｋを形成し、信号Ｄｏｖｓ（及びＰｃｋ）に基づいて信号Ｄｖｌ及びＤｖｈを形成する。即ち、信号Ｐｃｋがロウレベルである期間において、第２制御信号がロウレベルであれば信号Ｄｖｌ（の「１」）を形成し、第２制御信号がハイレベルであれば信号Ｄｖｈ（の「１」）を形成する。
【００７９】
制御データ信号発生手段１３６の出力Ｐｃｋ、Ｄｖｌ及びＤｖｈが、ラインドライバ１３７に入力される。ラインドライバ１３７は、比較器ＣＭＰ１〜ＣＭＰ３及びトランジスタＴＲ１〜ＴＲ３等からなる。トランジスタＴＲ１及びＴＲ３とＴＲ２とはコンプリメンタリ接続され、低インピーダンスでの駆動を可能とする。トランジスタＴＲ１は電圧Ｖｘを出力するためのもの、トランジスタＴＲ２は擬似的なグランドレベル０＋（２Ｖ）を出力するためのもの、トランジスタＴＲ３は電圧Ｖｘ／２を出力するためのものである。なお、トランジスタＴＲ１のエミッタにフォトカプラＰＣが接続される。
【００８０】
出力Ｐｃｋ、Ｄｖｌ及びＤｖｈの入力に基づいて、ラインドライバ１３７は、出力Ｐｃｋがハイレベルである期間にトランジスタＴＲ１により電源電圧Ｖｘを重畳すると共に、信号（Ｄｖｌ及びＤｖｈ）のレベル変換を行いこれをも重畳する。即ち、信号Ｄｖｌの「１（Ｖｃｃ＝５Ｖ）」を電圧Ｖｘ／２（１２Ｖ）に変換し、信号Ｄｖｈの「１（Ｖｃｃ＝５Ｖ）」を擬似的なグランドレベル０＋（例えば、２Ｖ）に変換する。この電圧Ｖｘ／２又は擬似的なグランドレベル０＋が、信号Ｐｃｋがロウレベルである期間に重畳される。
【００８１】
第１のデータ信号線Ｄ＋上に、スタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力される。また、制御データ信号発生手段１３６において、エンド信号ＥＮＤに基づいて、信号Ｐｃｋがロウレベルとされ信号Ｄｖｌの（「１」）が形成されるので、エンド信号ＥＮＤはＶｘ／２のレベルの信号として出力される。スタート信号ＳＴの出力前においては、第１のデータ信号線Ｄ＋の電位がＶｘ／２とされる。
【００８２】
前述のように、親局１３の出力するパルス幅変調された第１制御データ信号＃１は、当該アドレスを有する図８の構成の子局出力部１４により検出され出力される（復調される）。これについては、第１の実施の形態の構成と同一であるので、その説明は省略する。電圧変調された第２制御データ信号＃２は、当該アドレスを有する図１６の構成の子局出力部１４により検出され出力される（復調される）。
【００８３】
図１６及び図１７において、図１６の子局出力部１４は基本的には第１の制御信号ＯＵＴ０ｐ〜ＯＵＴ３１ｐを検出する図８の子局出力部１４の構成と類似であるが、実際は、第２の制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖを検出するので、やや異なる構成を有する。
【００８４】
図１６の子局出力部１４は、図８の子局出力部１４と同様の構成により、信号ｄ０を得て、更に、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４を得る。ここで、図８の場合と同様に、ラインレシーバ１４１におけるツェナーダイオードＺＤ１及びＺＤ２のツェナー電圧が、各々、１２Ｖ及び１６Ｖとされるので、信号ｄ０の波形も図１７のようになる（図９と同一である）。
【００８５】
一方、図１６の子局出力部１４において、信号ｄ１は、ラインレシーバ１４１により形成される。即ち、フォトカプラＰＣ１とトランジスタＴＲ１及びＴＲ２とからなる回路（信号ｄ０形成回路）と同様の、フォトカプラＰＣ２とトランジスタＴＲ３及びＴＲ４とからなる回路（信号ｄ１形成回路）により、信号ｄ１が出力される。信号ｄ０形成回路は図８のラインレシーバ１４１と同一である。信号ｄ１形成回路も、データ信号線に接続されて直列のパルス状電圧信号に応じて当該状態が変化する電流制限回路と、電流制限回路の状態に応じて直列のパルス状電圧信号を検出して出力するフォトカプラＰＣ２等とからなる。この電流制限回路はトランジスタＴＲ３及びＴＲ４等からなる。フォトカプラＰＣ２のフォトダイオードは、フォトカプラＰＣ１のそれと並列に接続される。ツェナーダイオードＺＤ１、ＺＤ２及びＺＤ３の降伏電圧は、各々、１２Ｖ（ＰＣ１、ＰＣ２、ＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４への供給電源値）、１６Ｖ（２４Ｖと１２Ｖとのほぼ中間の値）及び８Ｖ（１２Ｖと２Ｖとのほぼ中間の値）である。
【００８６】
第２の制御信号ＯＵＴ０ｖ〜ＯＵＴ３１ｖを考えると、ツェナーダイオードＺＤ３により、フォトカプラＰＣ２は、第１データ信号線Ｄ＋上の信号が擬似的なグランドレベル０＋（例えば、２Ｖ）の場合にハイレベル信号を出力し、これ以外の場合（例えば、Ｖｘ／２）にロウレベル信号を出力する。即ち、第２の制御信号が「１」の場合にハイレベル信号を、「０」の場合にロウレベル信号を、各々、出力する。
【００８７】
出力データ部１４５であるフリップフロップ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調された制御信号のデータの値）が入力される。従って、例えばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。この場合、ハイレベルを出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同様にして、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。これにより、アドレス０〜３番地の制御信号のデータの値「１０１０」が、信号ｏｕｔ０ｖ〜ｏｕｔ３ｖとして復調される。
（第３の実施の形態）
第２の実施の形態においては、電源電圧を含むクロックに２個の制御信号及び１個の監視信号を重畳したが、第３の実施の形態においては、２個の制御信号及び２個の監視信号を重畳する。即ち、多重化（２重化）した制御信号と多重化（２重化）した監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送する。換言すれば、制御信号及び監視信号を完全２重化し、４チャネルのデータ伝送路を有する。具体的には、入力データ部１３８が１個追加され、２個設けられる。
【００８８】
即ち、図１８に示すように、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、電源電圧Ｖｘと異なる２値レベルからなる第１監視データ信号＃１を形成し、これを第１監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。又は、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、周波数信号からなる第２監視データ信号＃２を形成し、これを第２監視データ信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【００８９】
また、親局入力部１３９は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された第１監視データ信号＃１を当該監視データ信号と電源電圧Ｖｘとの競合により生じる電流信号Ｉｉｓの有無として電源電圧Ｖｘのレベルの立ち上がり時に検出し、データ信号線を伝送される直列のパルス状電圧信号に重畳された周波数信号からなる第２監視データ信号＃２を検出する。これにより、直列の第１及び第２監視データ信号の各データの値を抽出して、これらを監視信号に変換し、第１及び第２の入力データ部１３８を介して、制御部１０に入力する。
【００９０】
例えば、第１監視データ信号＃１のデータの値が「０」の場合には、電源電圧Ｖｘとの競合により電流信号Ｉｉｓを生じないような監視データ信号を重畳する。また、「１」の場合には、電源電圧Ｖｘとの競合により電流信号Ｉｉｓを生じるような監視データ信号を重畳する。これらを識別することにより、第１監視データ信号＃１の各データの値を抽出する。更に、第２監視データ信号＃２のデータの値が「０」の場合には周波数信号を重畳せず、「１」の場合には周波数信号を重畳する。これらを識別することにより、第２監視データ信号＃２の各データの値を抽出する。従って、例えば第１及び第２監視データ信号＃１及び＃２のデータの値が各々「０１０１」及び「１１００」の場合、図１８のようになる。
【００９１】
第３の実施の形態の構成は基本的には第１又は第２の実施の形態の構成と同一であるが、親局１３の構成の一部が異なり、また、図１０の構成の子局入力部１５の他にこれとは異なる構成の子局入力部１５が存在する点が異なる。図１９は親局１３の他の一例の構成図であり、図２０は図１９の親局１３における波形図である。図２１は子局入力部１５の他の一例の構成図であり、図２２は図２１の子局入力部１５における波形図である。図１０の構成の子局入力部１５は、電流変調された第１監視データ信号＃１（ＩＮ０ｉ〜ＩＮ３１ｉ）を形成し重畳する。図２１の構成の子局入力部１５は、周波数変調された第２制御データ信号＃２（ＩＮ０ｆ〜ＩＮ３１ｆ）を形成し重畳する。子局１１に付与されたアドレス（子局アドレス）において、同一のアドレスに、図１０の子局入力部１５と図２１の子局入力部１５とが存在する。同一のアドレスである図１０の子局入力部１５と図２１の子局入力部１５とは、同一の子局１１に存在しても、異なる子局１１に存在してもよい。
【００９２】
図１９及び図２０において、図１９の親局１３は基本的には図１４の親局１３の構成と同一であるが、第１の監視信号ＩＮ０ｉ〜ＩＮ３１ｉに加えて、第２の監視信号ＩＮ０ｆ〜ＩＮ３１ｆを抽出するので、やや構成が異なる。第１の監視信号ＩＮ０ｉ〜ＩＮ３１ｉの抽出については、第１又は第２の実施の形態とほぼ同一である。
【００９３】
第１のデータ信号線Ｄ＋上の制御信号に重畳された監視信号が、ライントランスＴから出力される。ライントランスＴからの信号は、周波数信号検出手段１３１１の増幅器ＡＭＰに入力されて増幅され、更に、比較器ＣＭＰに入力されて波形整形され（波高を揃えられ）、出力Ｄｉｆｐとして出力される。出力Ｄｉｆｐにおいては、制御信号のデータに対応する監視信号のデータが、当該制御信号のデータのアドレス位置と同一のアドレス位置に存在する。出力Ｄｉｆｐは、２入力ＯＲゲート回路を介して、受信データ抽出手段１３１０のカウンタＣＮＴに入力される。
【００９４】
カウンタＣＮＴは、クロックＣＫの１周期毎に、入力された出力Ｄｉｆｐにおけるパルス数をカウントして、その結果を信号Ｄｉｆｓとして出力する。このために、カウンタＣＮＴのリセット入力には、信号Ｄｉｃｋが微分回路∂を介して入力され、また、カウンタＣＮＴのカウント出力Ｄｉｆｓが２入力ＯＲゲート回路を介して入力される。カウンタＣＮＴは、信号Ｄｉｃｋによりリセットされ、信号Ｄｉｃｋの１クロック毎にリセットされかつカウント結果を出力する。このカウントにおいて、保持手段（レジスタ、図示せず）に保持された閾値Ｎが用いられる。例えば、Ｎ＝５とされる。即ち、後述するように、監視信号の周波数が制御信号のそれの８倍であるので、１個のクロックＣＫの周期に８個のパルスがカウントされるはずである。そこで、その１／２よりもやや大きい値が閾値Ｎとされる。これにより、高周波数化により制御信号よりもややノイズに弱い監視信号についても、正確に検出することができる。例えば、制御信号の０番地における監視信号のデータが「１」であるので、カウント値が８個となり、信号Ｄｉｆｓとして「１（又はハイレベル）」が出力される。また、制御信号の３番地における監視信号のデータが「０」であるので、カウント値が４個以下となり、信号Ｄｉｆｓとして「０（又はロウレベル）」が出力される。ただし、監視信号のデータをカウントするために、その結果である信号Ｄｉｆｓの出力は、制御信号から１番地ずれる。例えば、制御信号の０番地に重畳された監視信号についての信号Ｄｉｆｓは、制御信号の１番地のタイミングで出力される。換言すれば、これが監視信号の０番地になる。なお、エンド信号ＥＮＤの期間が１．５ｔｏであるので、最後のアドレス（３１番地）についても、カウント結果を出力することができる。
【００９５】
第２の入力データ部１３８は、３２ビットのレジスタからなり、入力される信号Ｄｉｆｓを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。従って、最終的には、アドレス０〜３１番地までの３２ビットのパラレルデータである監視信号ＩＮ０ｆ〜ＩＮ３１ｆが、直列／並列変換され、入力データ部１３８から入力ユニット１０１に入力される。これにより、監視信号が、例えば「１１００・・・」のように入力される。
【００９６】
前述のように、電流変調された第１監視データ信号＃１は、当該アドレスを有する図１０の構成の子局入力部１５により重畳される。これについては、第１又は第２の実施の形態の構成と同一であるので、その説明は省略する。周波数変調された第２監視データ信号＃２は、当該アドレスを有する図２１の構成の子局入力部１５により重畳される。
【００９７】
図２１及び図２２において、図２１の子局入力部１５は基本的には第１の監視信号ＩＮ０ｉ〜ＩＮ３１ｉを検出する図１０の子局入力部１５の構成と類似であるが、実際は、第２の監視信号ＩＮ０ｆ〜ＩＮ３１ｆを検出するので、やや異なる構成を有する。なお、子局入力部１５が、重畳しようとする監視信号ｉｎ０〜ｉｎ３が第１又は第２の監視信号のいずれであるかを意識することはなく、その必要もない。
【００９８】
図２１の子局入力部１５は、図１０の子局入力部１５と同様の構成により、ＯＲ回路の出力として、抽出したクロックＣＫに同期させた監視信号ｉｎ０〜ｉｎ３のシリアル信号を得る。ＯＲ回路の出力は、２入力ＡＮＤゲート回路１５６２の一方に入力される。ＡＮＤゲート回路１５６２の他方には、発振器（ＯＳＣ）１５６１の発振出力が入力される。この発振出力の周波数は、例えば８ｆ０とされる。ｆ０はクロックＣＫの周波数である。なお、発振出力の周波数は、クロックＣＫの周波数の８倍に限られず、より高い周波数、例えば１６倍等であってもよい。ＡＮＤゲート回路１５６２及び発振器１５６１は周波数信号重畳手段１５６を構成する。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に図２２に示すような値「１１００」を採る。従って、監視信号ｉｎ０及びｉｎ１が出力されている期間中に、ＡＮＤゲート回路１５６２が開いて、発振器１５６１の発振出力８ｆ０が、出力ｄｉｆｐとして出力される。一方、監視信号ｉｎ２及びｉｎ３が出力されている期間中に、ＡＮＤゲート回路１５６２が閉じて、発振器１５６１の発振出力８ｆ０は出力されない。
【００９９】
出力ｄｉｆｐは、ラインドライバ１５７１及び１５７２を介して、ライントランスＴに出力され、更に、ライントランスＴからパワーＭＯＳＦＥＴのゲート電極に信号ｄｉｆとして印加される。この信号ｄｉｆに従って、ＦＥＴがオン／オフを繰り返すので、第１のデータ信号線Ｄ＋に、信号ｄｉｆに比例した信号が出力される。即ち、図２２に示すように、制御信号に監視信号が重畳される。重畳される監視信号の振幅は、直列に接続されたダイオード、ＦＥＴ、抵抗の持つ抵抗値により制限される。制御信号が擬似グランドレベル０＋（２Ｖ）である場合、真のグランドレベル（０Ｖ）と擬似グランドレベル０＋との差以内の振幅の信号（この場合、２Ｖ以内）となる。監視信号は、制御信号に重畳されるので、これに影響を与えるような信号であってはならず、これと区別できるものでなければならない。
【０１００】
なお、図１９に示す親局１３を、図２３に示すような構成としてもよい。即ち、フリップフロップＦＦの出力Ｄｉｉｓとカウンタの出力ＤｉｆｓとをＯＲゲート回路に入力することにより、これらの論理和Ｄｉｓを求め、この信号Ｄｉｓを入力データ部１３８に入力するようにしてもよい。これは、ある子局アドレスからは第１監視データ信号のみが重畳され第２監視データ信号は重畳されず、他の子局アドレスからは第１監視データ信号は重畳されず第２監視データ信号のみが重畳されるように構成した場合（子局アドレスを重ならないようにした、即ち、直列マッピングの場合）であり、入力データ部１３８を１個にでき、監視信号を一括して取り込むことができる。即ち、電流変調方式の子局と周波数変調方式の子局とが混在する場合に、親局から見てこれらを同一の機種のように取り扱いうるので、システムの拡張等に有効である。また、この例においては、出力データ部１３４及び制御データ信号発生手段１３６も１個とされる。即ち、この例の親局出力部１３５は、第１の実施の形態における親局出力部１３５と同一である（図６参照）。
【０１０１】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【０１０２】
例えば、図２４に示すように、第１データ信号線Ｄ＋及び第２データ信号線Ｄ−の一方又は双方の端部に、終端ユニット１８及び／又は１９を設けることが好ましい。終端ユニット１８及び１９の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【０１０３】
また、例えば、図２４に示すように、親局１３にエラーチェック回路を設けてもよい。エラーチェック回路は、第１データ信号線Ｄ＋を監視して、線路の状態（短絡など）をチェックする。エラーチェック回路の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【０１０４】
また、例えば、図２４に示すように、親局１３から出力される第１データ信号線Ｄ＋に重畳されている２４Ｖで子局１１の電源容量を満足できる場合、外部電源を子局１１、被制御装置１２に供給するための電力線Ｐ（Ｐ24及びＰ0 ）を省略してもよい。
【０１０５】
更に、図示はしないが、例えば特願平１−１４０８２６号に示すように、親局１３の親局出力部１３５及び親局入力部１３９を複数個設け、特定の子局と対応させてもよい。この場合、親局出力部１３５と子局出力部１４とは、それぞれｍ個（ｍ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。他方、親局入力部１３９と子局入力部１５は、それぞれｎ個（ｎ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。各々の対応付けられた部分は、タイミング信号の制御下で逐次作動されて、関連する被制御部１６に対する制御データ及びセンサ部１７からの監視信号の伝送を行う。更に、このような構成を１群とし、複数の群を設けてもよい。各群における局の数は異なっていてもよい。
【０１０６】
更に、図示はしないが、親局１３及び子局１１における動作を、各々に設けたＣＰＵ（中央演算処理装置）において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【０１０７】
【発明の効果】
本発明によれば、制御・監視信号伝送システムにおいて、制御信号を所定のデューティ比の２値信号とするとともに、監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、クロック信号に制御信号及び監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の２倍に高速化することができる。
【０１０８】
本発明によれば、制御・監視信号伝送システムにおいて、第１の制御信号を所定のデューティ比の２値信号とし、第２の制御信号を第１の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出することにより、クロック信号に第１及び第２の制御信号及び監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、多重化（２重化）した制御信号と（多重化しない）監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。即ち、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の３倍に高速化することができる。
【０１０９】
本発明によれば、制御・監視信号伝送システムにおいて、第１の制御信号を所定のデューティ比の２値信号とし、第２の制御信号を第１の制御信号の電源電圧のレベル以外のレベルを電源電圧と異なる所定の電圧レベル又は擬似的なグランドレベルとするとともに、第１の監視信号を当該信号と電源電圧との競合により生じる電流信号の有無として電源電圧のレベルの立ち上がり時に検出するとともに、第２の監視信号を他の信号と異なる周波数（及び振幅）の信号とすることにより、クロック信号に第１及び第２の制御信号及び第１及び第２の監視信号を重畳することができるので、双方向の高速な信号伝送を実現することができ、多重化（２重化）した制御信号及び多重化（２重化）した監視信号を共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、制御信号及び監視信号を完全２重化することができ、この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の４倍に高速化することができる。
【図面の簡単な説明】
【図１】本発明の基本構成図である。
【図２】本発明の信号伝送説明図である。
【図３】本発明の基本構成図である。
【図４】本発明の基本構成図である。
【図５】子局出力部の一例の構成図である。
【図６】親局の一例の構成図である。
【図７】図６の親局における波形図である。
【図８】子局出力部の一例の構成図である。
【図９】図８の子局出力部における波形図である。
【図１０】子局入力部の一例の構成図である。
【図１１】図１０の子局入力部における波形図である。
【図１２】親局における監視信号の検出の説明図である。
【図１３】本発明の信号伝送説明図である。
【図１４】親局の他の一例の構成図である。
【図１５】図１４の親局における波形図である。
【図１６】子局出力部の他の一例の構成図である。
【図１７】図１６の子局出力部における波形図である。
【図１８】本発明の信号伝送説明図である。
【図１９】親局の更に他の一例の構成図である。
【図２０】図１９の親局における波形図である。
【図２１】子局入力部の更に他の一例の構成図である。
【図２２】図２１の子局入力部における波形図である。
【図２３】親局の更に他の一例の構成図である。
【図２４】本発明の他の基本構成図である。
【符号の説明】
１０：制御部
１１：子局
１２：被制御装置
１３：親局
１４：子局出力部
１５：子局入力部
１６：被制御部
１７：センサ部
２０：子局電源部
２１：ローカル電源
Ｄ＋：第１データ信号線
Ｄ−：第２データ信号線
Ｐ24及びＰ0 ：電力線
【図１】
0004445682.tif 000002
【図２】
0004445682.tif 000003
【図３】
0004445682.tif 000004
【図４】
0004445682.tif 000005
【図５】
0004445682.tif 000006
【図６】
0004445682.tif 000007
【図７】
0004445682.tif 000008
【図８】
0004445682.tif 000009
【図９】
0004445682.tif 000010
【図１０】
0004445682.tif 000011
【図１１】
0004445682.tif 000012
【図１２】
0004445682.tif 000013
【図１３】
0004445682.tif 000014
【図１４】
0004445682.tif 000015
【図１５】
0004445682.tif 000016
【図１６】
0004445682.tif 000017
【図１７】
0004445682.tif 000018
【図１８】
0004445682.tif 000019
【図１９】
0004445682.tif 000020
【図２０】
0004445682.tif 000021
【図２１】
0004445682.tif 000022
【図２２】
0004445682.tif 000023
【図２３】
0004445682.tif 000024
【図２４】
0004445682.tif 000025