(57)【特許請求の範囲】
【請求項１】
ゲート電極と絶縁膜を挟んで互いに対向して設けられるソース・ドレイン電極と、対向して設けられた前記ソース・ドレイン電極の一方の電極と他方の電極とに挟まれるチャネルとからなる保護用トランジスタを静電保護トランジスタとする静電保護回路であって、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が共に、前記チャネルと前記ゲート電極とで構成する容量よりも大きく、かつ、前記ゲート電極を浮遊状態として用いることを特徴とする静電保護回路。
【請求項２】
アクティブマトリクス液晶表示装置を構成する一方の基板の周辺のゲート端子から一方向に走査するゲートバスラインと、前記ゲートバスラインの上方にあって絶縁膜を介して前記ゲートバスラインと直交し、かつ、前記ゲート端子が配置される基板の周辺とは別の周辺のドレイン端子から走査するドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に対応して形成された画素領域とを有する静電保護回路であって、前記ドレインバスラインに対して、隣接するドレインバスラインを静電保護トランジスタとなる保護用トランジスタを介して接続し、前記保護用トランジスタは、ゲート電極と絶縁膜を挟んで互いに対向して設けられるソース・ドレイン電極と、対向して設けられた前記ソース・ドレイン電極の一方の電極と他方の電極とに挟まれるチャネルとからなり、前記ソース・ドレイン電極の一方の電極を一方のドレインバスラインと、前記ソース・ドレイン電極の他方の電極を他方のドレインバスラインと接続し、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が共に、前記チャネルと前記ゲート電極とで構成する容量よりも大きく、かつ、前記保護用トランジスタのゲート電極を浮遊状態とすることを特徴とする静電保護回路。
【請求項３】
前記保護用トランジスタは、前記ドレイン端子と前記交差部との間のドレインバスラインに接続する請求項２記載の静電保護回路。
【請求項４】
前記一方の基板には、前記ドレイン端子が配置される基板の周辺と対向する周辺を走査するドレインシャントバスラインが設けられており、前記保護用トランジスタの他に、前記ドレインバスラインと前記ドレインシャントバスラインとの間にも静電保護トランジスタとなる第２の保護用トランジスタを接続し、前記第２の保護用トランジスタは、前記保護用トランジスタと同じ構造であり、前記第２の保護用トランジスタのソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記第２の保護用トランジスタのソース・ドレイン電極の他方の電極を前記ドレインシャントバスラインと接続し、前記第２の保護用トランジスタのソース・ドレイン電極の一方の電極とゲート電極とで構成する容量及び前記第２の保護用トランジスタのソース・ドレイン電極の他方の電極とゲート電極とで構成する容量が共に、前記第２の保護用トランジスタのチャネルとゲート電極とで構成する容量よりも大きく、かつ、前記第２の保護用トランジスタのゲート電極を浮遊状態とする請求項２又は３記載の静電保護回路。
【請求項５】
前記一方の基板の上には、前記ゲートバスライン及び前記ドレインバスラインの他に、前記一方の基板に対向する対向基板に設けられた対向電極に接続されるトランスファー配線が設けられており、前記保護用トランジスタの他に、前記ドレインバスラインのうち少なくとも一つのドレインバスラインと前記トランスファー配線との間にも静電保護トランジスタとなる第３の保護用トランジスタを接続し、前記第３の保護用トランジスタは、前記保護用トランジスタ及び前記第２の保護用トランジスタと同じ構造であり、前記第３の保護用トランジスタのソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記第３の保護用トランジスタのソース・ドレイン電極の他方の電極を前記トランスファー配線と接続し、前記第３の保護用トランジスタのソース・ドレイン電極の一方の電極とゲート電極とで構成する容量及び前記第３の保護用トランジスタのソース・ドレイン電極の他方の電極とゲート電極とで構成する容量が共に、前記第３の保護用トランジスタのチャネルとゲート電極とで構成する容量よりも大きく、かつ、前記第３の保護用トランジスタのゲート電極を浮遊状態とする請求項２又は３記載の静電保護回路。
【請求項６】
アクティブマトリクス液晶表示装置を構成する一方の基板の周辺のゲート端子から一方向に走査するゲートバスラインと、前記ゲートバスラインの上方にあって絶縁膜を介して前記ゲートバスラインと直交し、かつ、前記ゲート端子が配置される基板の周辺とは別の周辺のドレイン端子から走査するドレインバスラインと、前記ドレイン端子が配置される基板の周辺と対向する周辺を走査するドレインシャントバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に対応して形成された画素領域とを有する静電保護回路であって、前記ドレインバスラインと前記ドレインシャントバスラインの間に静電保護トランジスタとなる保護用トランジスタを接続し、前記保護用トランジスタは、ゲート電極と絶縁膜を挟んで互いに対向して設けられるソース・ドレイン電極と、対向して設けられた前記ソース・ドレイン電極の一方の電極と他方の電極とに挟まれるチャネルとからなり、前記ソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記ソース・ドレイン電極の他方の電極を前記ドレインシャントバスラインと接続し、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が共に、前記チャネルと前記ゲート電極とで構成する容量よりも大きく、かつ、前記保護用トランジスタのゲート電極を浮遊状態とすることを特徴とする静電保護回路。
【請求項７】
前記ドレインシャントバスラインは、前記一方の基板に対向する対向基板に設けられた対向電極に接続される請求項４又は６記載の静電保護回路。
【請求項８】
前記静電保護トランジスタの前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記静電保護トランジスタの前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が概略等しい容量値を有する請求項１〜７のいずれかに記載の静電保護回路。
【請求項９】
前記静電保護トランジスタは、前記ゲートバスラインと同時に形成される電極をゲート電極とし、前記絶縁膜をゲート絶縁膜とし、前記ドレインバスラインと同時に形成される電極をソース・ドレイン電極とする薄膜トランジスタである請求項８記載の静電保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電保護回路、特に、アクティブマトリクス液晶表示装置に用いる静電保護回路に関するものである。
【０００２】
【従来の技術】
従来、ＴＦＴアレイ基板の静電保護回路としては、特開平１１−１１９２５６号公報に示されるように、２つのＴＦＴで形成された双方向型非線形回路が用いられる。この回路構成では、図５のように、ドレインバスライン１７１及びゲートバスライン１７６が導出されるそれぞれドレイン端子７１及びゲート端子７６の近傍に２つの保護用薄膜トランジスタを配置し、ドレイン端子７１及びゲート端子７６にサージが印加されたときに、電荷をそれぞれ基準電圧端子７８及び基準電圧端子７９に保護用ＴＦＴ８０及び保護用ＴＦＴ８１を通して逃がす構成となっている。また、製造上は、静電保護回路を接続するために、各々の保護用ＴＦＴ毎にゲート電極とドレイン電極をゲート絶縁膜にスルーホールを形成して接続する必要が有る。
【０００３】
【発明が解決しようとする課題】
この従来の静電保護回路の製造フローは、ゲート絶縁膜にスルーホールを開けゲート電極の一部を露出させ、次にドレイン電極形成時にこのスルーホールを介してゲート電極とドレイン電極を接続する。或いは、ゲート電極とドレイン電極を形成後、両電極の接続部をスルーホールにより開口し、画素電極等の他レイヤーの導電性電極形成時にゲート電極とドレイン電極を接続している。
【０００４】
近年、薄膜トランジスタアレイの製造コスト削減のため、マスク数を削減する検討が盛んになされている。マスク数が少なくなると、このゲートとドレイン間の層間接続が形成できなくなることがある。
【０００５】
このように層間接続ができない場合、従来は特開平６−１８９２４号公報に示されるような、ドレイン端子間に電荷を逃がすような構造が知られている。バスライン同士が、数μｍの間隙を介して近接させ、入力端子同士が電気容量結合させておく。基板に静電気がのると、Ｄ端子間で電圧差が生じる。端子間隔が狭い部分では、電界が強くなるため、比較的低電圧で放電してバスライン間が同電位となる。
【０００６】
しかし、この狭ギャップによる放電現象を利用した保護回路は、動作すると狭ギャップ間でショートすることがあるので、最終的にはこの部分を切り落とす必要がある。また、放電現象を利用しているため、再現性良く静電気を防ぐことが困難である。
【０００７】
一方、コンタクトホールを用いない、静電保護回路としては、特開平１０−２００１１６号公報が知られている。この例では、非対称の２つのフローティングゲートＴＦＴで１つの保護回路を形成している。
【０００８】
本発明の目的は、静電保護回路、特に、アクティブマトリクス液晶表示装置に用いる静電保護回路において、製造工程を増やすことなく、最小限の素子により構成される静電保護回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の静電保護回路は、ゲート電極と絶縁膜を挟んで互いに対向して設けられるソース・ドレイン電極と、対向して設けられた前記ソース・ドレイン電極の一方の電極と他方の電極とに挟まれるチャネルとからなる保護用トランジスタを静電保護素子とする静電保護回路であって、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が共に、前記チャネルと前記ゲート電極とで構成する容量よりも大きく、かつ、前記ゲート電極を浮遊状態として用いることを特徴とし、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が概略等しい容量値を有する、というものである。
【００１０】
本発明の第２の静電保護回路は、アクティブマトリクス液晶表示装置を構成する一方の基板の周辺のゲート端子から一方向に走査するゲートバスラインと、前記ゲートバスラインの上方にあって絶縁膜を介して前記ゲートバスラインと直交し、かつ、前記ゲート端子が配置される基板の周辺とは別の周辺のドレイン端子から走査するドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に対応して形成された画素領域とを有する静電保護回路であって、前記ドレインバスラインに対して、隣接するバスラインを保護用トランジスタを介して接続し、前記保護用トランジスタのソース・ドレイン電極の一方の電極を一方のバスラインと、前記保護用トランジスタのソース・ドレイン電極の他方の電極を他方のバスラインと接続し、前記保護用トランジスタのゲート電極を浮遊状態とすることを特徴とし、第１の静電保護回路の第１の変形例として、前記保護用トランジスタは、前記ドレイン端子と前記交差部との間のドレインバスラインに接続し、前記一方の基板には、前記ドレイン端子が配置される基板の周辺と対向する周辺を走査するドレインシャントバスラインが設けられており、前記保護用トランジスタの他に、前記ドレインバスラインと前記ドレインシャントバスラインとの間にも第２の保護用トランジスタを接続し、前記第２の保護用トランジスタのソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記第２の保護用トランジスタのソース・ドレイン電極の他方の電極を前記ドレインシャントバスラインと接続し、前記第２の保護用トランジスタのゲート電極を浮遊状態とする、というもので、第１の静電保護回路の第２の変形例として、前記一方の基板の上には、前記ゲートバスライン及び前記ドレインバスラインの他に、前記一方の基板に対向する対向基板に設けられた対向電極に接続されるトランスファー配線が設けられており、前記保護用トランジスタの他に、前記ドレインバスラインのうち少なくとも一つのドレインバスラインと前記トランスファー配線との間にも第３の保護用トランジスタを接続し、前記第３の保護用トランジスタのソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記第３の保護用トランジスタのソース・ドレイン電極の他方の電極を前記トランスファー配線と接続し、前記第３の保護用トランジスタのゲート電極を浮遊状態とする、というものである。
【００１１】
次に、本発明の第３の静電保護回路は、アクティブマトリクス液晶表示装置を構成する一方の基板の周辺のゲート端子から一方の電極向に走査するゲートバスラインと、前記ゲートバスラインの上方にあって絶縁膜を介して前記ゲートバスラインと直交し、かつ、前記ゲート端子が配置される基板の周辺とは別の周辺のドレイン端子から走査するドレインバスラインと、前記ドレイン端子が配置される基板の周辺と対向する周辺を走査するドレインシャントバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に対応して形成された画素領域とを有する静電保護回路であって、前記ドレインバスラインに対しては、前記ドレインバスラインを前記ドレインシャントバスラインと保護用トランジスタを介して接続し、前記保護用トランジスタのソース・ドレイン電極の一方の電極を前記ドレインバスラインと、前記保護用トランジスタのソース・ドレイン電極の他方の電極を前記ドレインシャントバスラインと接続し、前記保護用トランジスタのゲート電極を浮遊状態とすることを特徴とする、というものである。
【００１２】
上記の第２、３の静電保護回路のドレインシャントバスラインを用いる形態のものにおいて、前記ドレインシャントバスラインは、前記一方の基板に対向する対向基板に設けられた対向電極に接続される。
【００１３】
上記第２、３の静電保護回路においては、前記保護用トランジスタ、前記第２の保護用トランジスタ、前記第３の保護用トランジスタは、すべて同じ構造の静電保護トランジスタであり、前記静電保護トランジスタにおいては、ソース・ドレイン電極の一方の電極とゲート電極とで構成する容量及びソース・ドレイン電極の他方の電極とゲート電極とで構成する容量が共に、チャネルとゲート電極とで構成する容量よりも大きく、前記ソース・ドレイン電極の一方の電極と前記ゲート電極とで構成する容量及び前記ソース・ドレイン電極の他方の電極と前記ゲート電極とで構成する容量が概略等しい容量値を有し、前記静電保護トランジスタは、前記ゲートバスラインと同時に形成される電極をゲート電極とし、前記絶縁膜をゲート絶縁膜とし、前記ドレインバスラインと同時に形成される電極をソース・ドレイン電極とする薄膜トランジスタである、というものである。
【００１４】
【発明の実施の形態】
本発明は、静電保護回路、特に、アクティブマトリックス型液晶表示装置における薄膜トランジスタアレイの静電保護回路を、ゲート電極をフローティングにした１つの薄膜トランジスタ（以下、フローティングゲートＴＦＴと記す）のみで構成することを特徴としている。この時、特にフローティングゲート電極とソース・ドレイン電極との重なり面積をチャネル部の面積より大きくすることで、ゲート電極とソース・ドレイン電極とのカップリング容量が増大し、外部からの静電気によって引き起こされるソース電極、或いは、ドレイン電極の電位変動の約１／２の電位変動がフローティングゲート電極に誘導される。結果的に、フローティングゲートＴＦＴはＯＮし、静電気の電荷をこのフローティングゲートＴＦＴを介して周辺に分散させて、アクティブマトリックス型液晶表示装置の静電耐量を強化することを特徴としている。
【００１５】
本フローティングゲートＴＦＴをドレインバスラインの信号入力側端子の保護回路として構成するには、フローティングゲートＴＦＴのソース・ドレイン電極をそれぞれ隣り合うドレインバスラインに接続すればよい。
【００１６】
また、同様にドレインバスラインの入力側とは反対側の端部に保護回路を構成するには、フローティングゲートＴＦＴのドレイン電極をドレインバスライン端部に、ソース電極をドレインシャントバスラインに接続すればよい。
【００１７】
このように、静電保護回路をわずか１つのフローティングゲートＴＦＴで形成できる。
【００１８】
次に、静電保護回路に用いる本発明の実施形態の基本となるフローティングゲートＴＦＴの模式平面図及び模式断面図を図１を参照して説明する。図１（ｂ）は、図１（ａ）の模式平面図の切断線Ａ−Ａ’に沿った断面図である。
【００１９】
図１（ｂ）において、フローティングゲートＴＦＴのゲート電極２がガラス基板１の上に形成されており、その上に窒化シリコン等の絶縁物からなるゲート絶縁膜３が形成され、さらにその上に島状アモルファスＳｉ等の半導体膜４が形成されている。この上に、ソース電極５、ドレイン電極６が形成されている。
【００２０】
この時、図１（ａ）に示すように、ゲート電極２とソース電極５、ゲート電極２とドレイン電極６との重なり長をそれぞれＬｇｓ、Ｌｇｄと表すと、例えば、ゲート電極幅Ｗｇを２４μｍとした場合、Ｌｇｓ、Ｌｇｄは共に２４μｍとなり、一方、フローティングゲートＴＦＴのチャネル部７の容量を形成するゲート電極２とチャネル部７の重なり長をＬｃｈと表すと、例えば、Ｌｃｈは６μｍとなる。
【００２１】
従って、図１（ｂ）に示すように、ゲート電極２との間に形成されている容量は、ゲート電極２−ソース電極５、ゲート電極２−ドレイン電極６、ゲート電極２−チャネル７の間（以下、それぞれソース容量、ドレイン容量、チャネル容量と記載する）に、それぞれＣｇｓ、Ｃｇｄ、Ｃｃｈが形成されているが、Ｃｇｓ及びＣｇｄは大きさは同じであり、また、Ｃｇｓ及びＣｇｄはＣｃｈに比べて十分大きくなるように設計されている。
【００２２】
次に、本発明のフローティングゲートＴＦＴで構成する静電保護回路を有するアクティブマトリックス型液晶表示装置の第１の実施形態について、図２を用いて説明する。図２では、ドレインバスライン１１１、１１２に直交するゲートバスライン１１６と、ゲートバスライン１１６を外部と接続するゲート端子１６をも併せて示し、ドレインバスラインとゲートバスラインとのそれぞれの交差部において薄膜トランジスタが配置される。
【００２３】
まず、図２を正面に見て、例えば、左側からにＮ番目のドレインバスライン１１１のドレイン端子１１と（Ｎ＋１）番目のドレインバスライン１１２のドレイン端子１２との間にフローティングゲートＴＦＴ１０を接続する。このとき
、フローティングゲートＴＦＴ１０のソース電極及びドレイン電極はそれぞれ隣り合うドレイン端子１１及びドレイン端子１２に接続する。
【００２４】
一方、フローティングゲートＴＦＴ１０のゲート電極は何処にも接続せず、フローティング状態とする。各ドレインバスライン間は全てこのフローティングゲートＴＦＴ１０を介して接続する。
【００２５】
次に、フローティングゲートＴＦＴ１０の保護回路としての動作を図１（ｂ）を参照して説明する。
【００２６】
まず、フローティングゲートＴＦＴ１０単体の動作について説明する。正電荷がソース電極５に印加されると、そのソース電極５は正方向にパルス的に電位上昇する。このとき、ゲート電極２を浮遊状態にしているので、ゲート電極２とソース電極５及びドレイン電極６との間の同じ大きさのソース容量Ｃｇｓ及びドレインＣｇｄの存在により、このソース電極５に印加したパルス状の電位は、ゲート電極２の電位を正の電位に引き上げる。チャネル容量Ｃｃｈに比べてソース容量Ｃｇｓ及びドレイン容量Ｃｇｄが十分大きい場合、フローティングゲートの電位上昇は、ソース電圧の変動電圧の約１／２になる。この状態では、ソース電極５及びドレイン電極６のうち低電位に有るドレイン電極６の電位に比べてゲート電極２の電位が高くなるため、フローティングゲートＴＦＴはＯＮ状態になる。
【００２７】
ソース電極５に負の電荷が印加された場合も、ソース電極５が最も低く、ゲート電極２はその１／２の電位になる。ドレイン電極６はアース電位に近いので、この場合もフローティングゲートＴＦＴはＯＮ状態となる。
【００２８】
本発明のフローティングゲートＴＦＴは、ソース電極及びドレイン電極に対して対称な平面形状を有するため、ドレイン電極に静電気が印加されても、ソース電極に静電気が印加された場合と同様にＯＮとなる。
【００２９】
このフローティングゲートＴＦＴの駆動を確実に動作させるには、ゲート電極に正電荷でも負電荷でもＴＦＴをオン状態にするだけの十分な電荷でチャージアップする必要がある。そのためには、ソース電極とゲート電極との間の容量及びドレイン電極とゲート電極との間の容量が、チャネル容量（ゲート電極と半導体／ゲート絶縁膜界面で形成される電子の蓄積層であるチャネルとの間の容量）より大きいことが必要になる。したがって、ゲート電極とソース電極との重なり及びゲート電極とドレイン電極との重なりを、ゲート電極とチャネル部との重なりより広くすることで、動作を確実にすることができる。
【００３０】
例えば、ソース電極、或いは、ドレイン電極にパルス電圧が印加された場合、フローティングのゲート電極に印加される電圧は以下のようになる。
Ｃｇｓ＝Ｃｇｄ＝Ｃｃｈのときは、印加電圧の約３３％
Ｃｇｓ＝Ｃｇｄ＝Ｃｃｈ×２のときは、印加電圧の約４０％
Ｃｇｓ＝Ｃｇｄ＝Ｃｃｈ×４のときは、印加電圧の約４４％
次に、本発明のフローティングゲートＴＦＴをドレインバスラインのドレイン端子側の静電保護回路に用いた第１の実施形態の動作について説明する。
【００３１】
まず、ドレイン端子に外部から静電気として帯電していた電荷が侵入した場合、或いは、ドレインバスラインに帯電していた電荷が外部に逃げた場合、帯電したドレインバスラインはその瞬間に他のドレインバスラインに比べ正または負に帯電する。
【００３２】
したがって、静電保護回路のフローティングゲートＴＦＴはオン状態になり、帯電したドレイン端子はその両側のドレイン端子と導通状態になり、帯電電荷は両側のドレイン端子に分散される。この電荷の分散は、さらに隣のドレイン端子に順次伝わっていく。その結果、帯電電荷はドレイン端子間で分散され、ドレイン端子一端子当たりの電荷が小さくなり、帯電したドレインバスラインの電位も低くなる。その結果、アクティブマトリックス型液晶表示装置における内部の画素に配置されたＴＦＴの静電破壊、或いは、液晶の特性変化を防止できる。
【００３３】
次に、本発明のフローティングゲートＴＦＴで構成する静電保護回路を有するアクティブマトリックス型液晶表示装置の第２の実施形態について、図３を用いて説明する。本実施形態は、表示領域に対してドレインバスラインのドレイン端子とは反対側のドレインバスライン端部の静電保護回路に用いた例である。
【００３４】
ドレインバスライン１３１及び１３２にそれぞれ接続するドレイン端子３１、３２とは反対側の端部にフローティングゲートＴＦＴ３０のソース電極２５に接続する。フローティングゲートＴＦＴ３０のドレイン電極２６は、ドレインバスラインと同時に形成されているドレインシャントバス３３に接続する。このドレインシャントバス３３は、トランスファー端子３４に接続されており、セル組み立て時にＡｇボール３７を介して対向基板（図示省略）に接続できるようになっている。
【００３５】
本実施形態においても、ドレイン端子に静電気が印加されたときのフローティングゲートＴＦＴ３０の動作は実施形態と同様であるが、本実施形態の場合は、フローティングゲートＴＦＴ３０がＯＮすることにより、帯電電荷がドレインシャントバス３３、Ａｇボール３７を通して対向基板の対向電極（図示省略）に放電される。
【００３６】
次に，本発明のフローティングゲートＴＦＴで構成する静電保護回路を有するアクティブマトリックス型液晶表示装置の第３の実施形態について、図４を用いて説明する。本実施形態は、表示領域に対して端に位置するドレイン端子５１、５２とその横に位置するトランスファー端子５４、５５との間にもフローティングゲートＴＦＴ５０を接続する例である。
【００３７】
これにより、第１の実施形態に比べて帯電電荷の放電経路が増え、しかも、増えた放電経路が、Ａｇボール５７を通して接続される低インピーダンスの（対向基板の）対向電極であるため、第１の実施形態に比べてアクティブマトリックス型液晶表示装置の静電耐量が強化される。
【００３８】
また、帯電電荷を対向基板の対向電極に逃がし、液晶パネル内をほぼ同電位に保つことが出来るので、完全な静電保護回路としての動作が得られる。
【００３９】
以上述べた第１〜第３の実施形態は、例えば、図３（ｂ）に示すような、第１の実施形態と第２の実施形態を組み合わせた第４の実施形態、或いは、図４（ｂ）に示すような、第２の実施形態と第３の実施形態を組み合わせた第５の実施形態等、それぞれの実施形態を可能な範囲内で組み合わせて適用できることは勿論のことである。
【００４０】
最後に、上記の実施形態においては、アクティブマトリックス型液晶表示装置の静電保護回路を例に挙げて説明してきたが、本発明は、アクティブマトリックス型液晶表示装置に限定されるものではなく、静電耐量を必要とする外部端子を備える半導体装置に対しても適用できるものであることは勿論である。
【００４１】
【発明の効果】
以上説明したように、本発明の効果として、まず第一に、チャネル容量に比べて、ソース・ドレイン容量を大きくすることで、フローティングゲートＴＦＴ単体で静電保護としての動作が確実になる。
【００４２】
第二の効果として、ＴＦＴの１素子で双方向非線形特性が得られるので、設置面積が小さくなり、ドレインバスラインの間隔が小さい、超高精細パネルでも静電保護回路が形成できる。
【００４３】
第三の効果として、ゲートとドレイン・ソースを接続するためのコンタクトホールが不要で、製造工程を簡略化することができる。
【００４４】
第四の効果として、このフローティングゲートＴＦＴをドレインバスラインの信号入力端子間に接続すると、静電気をこのドレインバスライン間に分散させ、各ドレインバスラインの電圧を低減し、静電気に対する耐性が向上する．
第五の効果として、フローティングゲートＴＦＴをドレインバスラインの信号入力端子間に接続する保護回路において、最外周部のドレインバスラインと対向電極につながるトランスファー端子との間にも、フローティングゲートＴＦＴを形成することにより、より完全に静電保護効果を高めることができる。
【００４５】
第六の効果として、このフローティングゲートＴＦＴをドレインバスラインのドレイン端子と反対の端部側において静電保護素子として用いることにより、ドレインバスラインの静電気を対向電極にまで逃がすこができ、従来と同等の静電気に対する耐性が得られる。
【図面の簡単な説明】
【図１】本発明の静電保護回路に用いる薄膜トランジスタを示す模式平面図及び模式断面図である。
【図２】本発明の第１の実施形態のアクティブマトリックス型液晶表示装置のパネル周辺をメインに示す模式回路図である。
【図３】本発明の第２、４の実施形態のアクティブマトリックス型液晶表示装置のパネル周辺をメインに示す模式回路図である。
【図４】本発明の第３、５の実施形態のアクティブマトリックス型液晶表示装置のパネル周辺をメインに示す模式回路図である。
【図５】従来のアクティブマトリックス型液晶表示装置のパネル周辺をメインに示す模式回路図である。
【符号の説明】
１    ガラス基板
２    ゲート電極
３    ゲート絶縁膜
４    半導体膜
５    ソース電極
６    ドレイン電極
１０、３０、５０    フローティングゲートＴＦＴ
１１、１２、３１、３２、５１、５２、７１    ドレイン端子
１４、３４、５４    トランスファ端子
１６、３６、５６、７６    ゲート端子
１７、３７、５７    Ａｇボール
７８、７９    基準電圧端子
８０、８１    保護用ＴＦＴ
１１１、１１２、１３１、１３２、１５１、１５２、１７１    ドレインバスライン
１１６、１３６、１５６、１７６    ゲートバスライン
【図１】
0004410912.tif 000002
【図２】
0004410912.tif 000003
【図３】
0004410912.tif 000004
【図４】
0004410912.tif 000005
【図５】
0004410912.tif 000006