(57)【特許請求の範囲】
【請求項１】
テスターインタフェースをテスター（１０２、１０４）からテスト中のデバイス（１０８）へ伸長するためのプローブインタフェース（４０６）において、
それぞれ複数の穴（例えば２１６、２１８）を有する、実質的に平行で互いに間隔をあけて配置された上部及び下部絶縁リテイナー（２１４、２１２）と、
それぞれが前記上部及び下部絶縁リテイナーそれぞれの複数の穴の内の１つと係合し、前記上部及び下部絶縁リテイナーの間の距離を伸びる、複数の接点プローブアッセンブリ（２２０）と、
前記上部及び下部絶縁リテイナー（２１４、２１２）を保持し、前記上部及び下部絶縁リテイナーの間の距離を維持するフレーム（５６２）と、を備え、
前記各接点プローブアッセンブリは、
第１剛体導体管（３４４）と、
前記第１剛体導体管の中を通りこれと係合するようにされた少なくとも１つの環状の絶縁リテイナー（例えば３４２、３４５の何れか）と、
前記少なくとも１つの環状の絶縁リテイナーの中を通りこれと係合するようにされた第１接点プローブ（３５４）と、
前記第１剛体導体管と連続的に接する第２剛体導体基準管（３５１）とを含み、
前記第１剛体導体管及び前記第２剛体導体基準管は電気的に一体接続されることを特徴とするプローブインタフェース。
【請求項２】
前記第２剛体導体基準管の中を通るようにされた第２接点プローブ（３５５）を更に含み、前記第２接点プローブは前記第２剛体導体基準管と電気的接点を形成することを特徴とする請求項１に記載のプローブインタフェース。
【請求項３】
前記少なくとも１つの環状の絶縁リテイナーが、
前記第１剛体導体管内に配置された、第１及び第２の実質的に環状の絶縁体（３４２、３４５）を備え、前記第１絶縁体は前記第１剛体導体管の第１端近くに配置され前記第２絶縁体は前記第１剛体導体管の第２端近くに配置され、
前記第１及び第２絶縁体は、前記第１剛体導体管内の前記第１接点プローブ（３５４）を保持し、両者の間の電気的接続を防いでいることを特徴とする請求項１に記載のプローブインタフェース。
【請求項４】
前記第１接点プローブが前記第１及び第２絶縁体内の適所に摩擦により保持され、
前記第１及び第２絶縁体が前記第１剛体導体管内の適所に摩擦により保持されていることを特徴とする請求項３に記載のプローブインタフェース。
【請求項５】
前記第１接点プローブの外径は、前記第１及び第２絶縁体と係合する筒部（３４１、３４６）の方が、前記第１及び第２絶縁体の間にある部分よりも小さいことを特徴とする請求項４に記載のプローブインタフェース。
【請求項６】
前記上部及び下部絶縁リテイナー及び前記フレームは、その接点プローブアッセンブリと共に、円形のテスターインタフェース（４０６）の第１部分（４３０）を形成し、
更に、実質的に前記第１部分と同じ複数の他の部分（４３０）を含むことを特徴とする請求項１に記載のプローブインタフェース。
【請求項７】
前記接点プローブアッセンブリは、個別に組み立てられるユニットであり、それらの組み立てが済んだ後でのみ前記上部及び下部絶縁リテイナー内に挿入されることを特徴とする請求項１に記載のプローブインタフェース。
【請求項８】
前記接点プローブアッセンブリを前記上部及び下部絶縁リテイナーの間に締結する少なくとも１つのクリップを更に含むことを特徴とする請求項７に記載のプローブインタフェース。
【請求項９】
前記第１剛体導体管及び第２剛体導体基準管は、それぞれの第１端と第２端それぞれにおいて、互いに電気的に一体接続されていることを特徴とする請求項１に記載のプローブインタフェース。
【請求項１０】
前記第１剛体導体管及び第２剛体導体基準管は、互いにはんだ付けで電気的に一体接続されていることを特徴とする請求項５に記載のプローブインタフェース。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的には自動試験器に、より詳細には、自動試験器で使用されるプローブインタフェースハードウェアに関する。
【０００２】
【従来の技術】
自動試験器は、テスターとしても知られているが、半導体デバイスが製造欠陥を含んでいるか否かを決めるために広く使用されている。図１に示すように、テスター１００は通常、コンピューター化された制御及びデータ収集回路（図示せず）を収納したテスター本体１０２と、多数のドライバー及びレシーバーチャネル（図示せず）を備えたテストヘッド１０４と、多数の電気接点プローブ（図示せず）を含むプローブインタフェースモジュール１０６のようなインタフェースハードウェアとを含んでいる。プローブインタフェースモジュール１０６内の各接点プローブは、通常それぞれ、テストヘッド１０４内のチャネルの１つとテスト中のデバイス１０８の電気的ノード（図示せず）との間に電気的接点を提供する。また、通常テストヘッド１０４内の各チャネルは、テスター本体１０２内の制御及びデータ収集回路と連結されている。
【０００３】
初期の半導体デバイスは通常、デジタル論理回路か簡単なアナログ回路かの何れかを含んでいたが、今日のデバイスはしばしばデジタル回路とアナログ回路の双方を含んでいる。この様なデバイスは普通、混合信号デバイスと呼ばれ、これらをテストするテスターは混合信号テスターとして広く知られている。この混合信号デバイスは、しばしば、低い信号レベルばかりでなく、非常に高い周波数をも有するアナログ信号を搬送する。また、このデバイスは通常、デジタル信号を非常に早いデータ転送速度で搬送する。更に、これらのデバイスの密度は、一般的にデバイスの世代が進むにつれ増大する。
【０００４】
その結果、テスター回路とテスト中のデバイスとの間のインタフェースハードウェアが高レベルの信号の保全性を作り出すことが益々重要になってきている。このことは一般的に、インタフェースハードウェアが正確に制御されたインピーダンスと非常に良好な漏洩特性を有していなければならないということを意味する。
【０００５】
テスターのインタフェースハードウェアにおける信号の保全性を改良する一つの方法には、接点プローブの周りに同軸シールドを設けることが含まれる。この方法は、１９９８年２月９日に発行された米国特許第４，７２４，１８０号に記載されており、本発明の譲受人に譲渡されている。特徴的には、インタフェース内に各接点プローブ用に２つの管状の穴が設けられている。両方の穴の壁は金属でコートされ、両穴の金属コーティングは電気的に接続されている。穴の内の１つは誘電体インサートを収容するのに十分な大きさがあり、誘電体インサート内にも穴が設けられている。信号接点プローブは誘電体内の穴に挿入され、誘電体が信号接点プローブを大きい方の穴の中の金属コーティングから絶縁する。接地接点プローブも小さい方の穴に挿入される。このプローブは、小さい方の穴の中の金属コーティングと電気的に接触する。その結果、接地接点プローブが接地接続されると、大きい方及び小さい方の両方の穴の中の金属コーティングが接地電位を持つことになる。大きい方の穴の中の接地された金属コーティングは、信号接点プローブによって搬送される信号に対する同軸シールドとして働く。
【０００６】
電気接点プローブの周りを同軸シールドするこの方法は、テスター・デバイスインタフェースにおける信号の保全性を改善するのにうまく用いられているわけではなく、幾つか欠点があるのは分かっている。例えば、時には、インタフェース内の各対の穴の中の金属コーティングの有効範囲及び均一性を制御するのが難しい。その結果金属コーティングに欠陥が生じ、信号接点プローブ間の干渉を防ぐための同軸シールドの有効性が低下することになりかねない。また、これは接点プローブの特性インピーダンスの制御を困難にしかねない。
【０００７】
同軸シールドか、また、は信号接点プローブと接地接点プローブの間の電気的接続かの何れかにおける欠陥が漂遊漏洩及び漂遊キャパしタンスを加え、それによって信号接点プローブの帯域幅を減じ、特に非常に高い周波数の信号に対する信号ロスを引き起こしかねないことも分かっている。更に、金属コーティングの有効範囲及び均一性の制御が難しいために、インフェースの製造コストが増加しがちである。
【０００８】
従って、非常に高い周波数のアナログ及びデジタル信号を取り扱えるテスター・デバイスインタフェースを備えたテスターが必要とされている。その様なインタフェースとは、インピーダンス特性が制御可能で、漏洩及びキャパシタンスが非常に低いものである。また、容易且つ安価に製造できるテスター・デバイスインタフェースが必要とされている。
【０００９】
【発明が解決しようとする課題】
上記背景に鑑み、本発明の目的は、高速な混合信号の電子回路をテストできるテスターを提供することである。
【００１０】
本発明のもう一つの目的は、正確に制御されたインピーダンスを有するテスター・デバイスインタフェースを備えたテスターを提供することである。
本発明のまた、別の目的は、漏洩が少なくキャパシタンスの低いテスター・デバイスインタフェースを備えたテスターを提供することである。
【００１１】
本発明の更にまた、別の目的は、容易に製造できるテスター・デバイスインタフェースを備えたテスターを提供することである。
【００１２】
【解決するための手段】
上記及び他の目的は、複数の同軸接点プローブアッセンブリを含むテスター・デバイスインタフェースを備えたテスターを提供することにより達成される。各プローブアッセンブリは、管状金属シールドと、信号接点プローブと、環状絶縁リテイナーを含んでいる。信号接点プローブは、管状金属シールド内に挿入された環状絶縁リテイナーの中を通ってこれと係合できるようになっている。各プローブアッセンブリはまた、第２金属管と、第２金属管の中を通ってこれと係合できるようになっている第２の接点プローブとを含んでいる。管状金属シールドは第２金属管と長手方向に接続され、両金属管の間に良好な電気的接続が保たれるようになっている。
【００１３】
他の実施例では、テスター・デバイスインタフェースは、複数の穴が設けられた少なくとも１つの絶縁リテイナーを含んでおり、その各穴は同軸接点プローブアッセンブリを収容しこれと係合できるようになっている。
【００１４】
また、別の実施例では、信号接点プローブは、少なくとも１つの環状絶縁リテイナーの穴に通され、これと摩擦係合される。次に、プローブ・リテイナーアッセンブリは管状金属シールドに通され、これと係合される。更に、第２接点プローブが第２金属管に通され、これと係合される。次に、管状金属シールドと第２金属管とは、両者の端部で接合され、良好な電気的接点が設けられる。絶縁ベースが形成され、その中に少なくとも１つの穴が設けられる。最後に、電気的に接続された両管が、ベース内の穴に通され、これと係合される。
【００１５】
更なる目的及び利点は、以下の説明及び図面をよく読めば明らかとなるであろう。
【００１６】
【好適な実施例の説明】
本発明は、以下の詳細な説明と図面を参照すればよく理解頂けるであろう。
図２は、プローブインタフェース装置４３０（図４、５）の好適な実施例の一部２１０を示す。プローブインタフェース部２１０は、同軸接点プローブアッセンブリ２２０と、図示のように接点プローブアッセンブリ２２０を固定し保持する穴２１６及び２１８のような複数の穴を含む一対の絶縁リテイナー２１２及び２１４を含んでいる。
【００１７】
図３は、プローブインタフェース部２１０の詳細な断面図を示す。接点プローブアッセンブリ２２０は、一対の金属管３４４及び３５１を含んでいる。特に、金属管３４４は、例えば筒部３４１、３４３、３４６等幾つかの筒部と、管３４４の互いに反対側の端部から伸びるプローブ３４０及び３４７とを含む接点プローブ３５４と同軸である。この好適な実施例では、例えばリテイナー３４２及び３４５等の２つの絶縁環状リテイナーが、接点プローブ３５４を管３４４内にセンタリングし、固定し、保持するために使用されている。このリテイナーは接点プローブ３５４を管３４４から絶縁する。従って、金属管３４４は、テスターとテスト中の半導体デバイスとの間で信号を好適に搬送する接点プローブ３５４に対する同軸シールドとして働く。
【００１８】
同様に、金属管３５１は、筒３５０と、管３５１の互いに反対側の端部から伸びるプローブ３４９及び３５２とを含む、もう一つの接点プローブ３５５と同軸である。管３４４内の接点プローブ３５４は、絶縁リテイナー３４２及び３４５によって管３４４から絶縁されているが、管３５１内の接点プローブ３５５は管３５１と良好な電気的接点を形成している。更に、プローブ３４９及び３５２は共に使用時には接地電位との接点を形成することができる。従って、金属管３５１は、はんだ３４８及び３５３で管３５１に好適に接続されている同軸シールド３４４に対する接地基準として働くこともできる。
【００１９】
この好適な実施例では、筒部３４１及び３４６は同じ直径を有し、筒部３４３の直径よりも小さい。更に、筒部３４３の直径は、シールド３４４の内径よりも小さい。その結果、信号接点プローブ３５４はシールド３４４から絶縁される。対照的に、筒３５０の直径は、接点プローブ３５５が管３５１内に挿入されたとき、接点プローブ３５５と管３５１が良好な電気的接点を形成するような寸法になっている。接点プローブ３５５は管３５１から絶縁されていないので、管３５１の直径はシールド３４４の直径よりも小さくしてもよい。
【００２０】
接点プローブ３５４と３５５は共に、好適にばね負荷の掛けられた接点プローブである。従って、プローブ３４０及び３４７はプランジャーとして働き、各々の筒部３４１及び３４６を通って筒３４３内のばね（図示せず）と接点を形成する。ばねは、プローブ３４０及び３４７を、筒３４１及び３４６から外向きに付勢する。
【００２１】
同様に、接点プローブ３５５のプローブ３４９と３５２はプランジャーとして働き、筒３５０を通って筒３５０内の別のばね（図示せず）と接点を形成する。このばねも、プローブ３４９及び３５２を、筒３５０から外向きに付勢する。更に、接点プローブ３５４と３５５は好適にも等長となっている。これにより、テストヘッド内のデバイスインタフェースボード（図示せず）とテスト中の半導体デバイスの両方で、一様な力の分布が確保される。
【００２２】
この好適な実施例では、絶縁環状リテイナー３４２及び３４５は、筒部３４１及び３４６と各々摩擦係合する。リテイナー３４２及び３４５はテフロン製であるのが望ましいが、他の適切な絶縁材を使用してもよい。また、リテイナー３４２及び３４５の直径はシールド３４４の内径よりも僅かに大きい。これにより、リテイナー３４２及び３４５を同軸シールド３４４内に圧入できるようになる。
【００２３】
シールド３４４及び管３５１は等長である。また、シールド３４４及び管３５１は銅製であるのが望ましいが、他の適切な導体材料を使用してもよい。
はんだ３４８及び３５３は、シールド３４４及び管３５１を電気的に接合するのに好適に使用される。この好適な実施例では、はんだ３４８及び３５３は、図３に示すように、シールド管１６と基準管１８を、それぞれの管の端部それぞれで接合する。当業者には既知の通り、電磁界に関して考えると、管３４４及び３５１がそれぞれの端部で良好な電気的接点を形成することは重要なことである。これによって、管３４４と管３５１の間の最適な電流の流れが保証される。この好適な実施例では、はんだ３４８及び３５３は、管３４４と管３５１のそれぞれの端部から少なくとも０．０１５インチ伸びている。
【００２４】
接点プローブアッセンブリをリテイナー２１２と２１４の間に固定するためにクリップ（図示せず）を使うこともできる。クリップは、導体材料、非導体材料何れで作ってもよい。
【００２５】
絶縁リテイナー２１４及び２１２にはそれぞれ穴２１６及び２１８が設けられている。穴２１６及び２１８はそれぞれ、図示のようにシールド３４４と管３５１のアッセンブリを固定、保持できるような寸法になっている。また、絶縁リテイナー２１２及び２１４は射出成形で製作される。
【００２６】
図４は、８つの個々のプローブインタフェース装置４３０から構成されるプローブインタフェースモジュール４０６を水平方向断面で単純化して示している。リテイナー２１２及び２１４の内壁と外壁は同軸の円弧状となっている。また、８つのプローブインタフェース装置４３０は、隣接配置されて、テストヘッドとテスト中のデバイスとの間に電気的接点を形成する環状のプローブインタフェースモジュール４０６を形成する。
【００２７】
図５は、プローブインタフェース装置４３０の分解組み立て図である。リテイナー２１２と２１４には共に、図には全体を５６０として４つが示されている複数の接点プローブアッセンブリと係合するための同数の穴が設けられている。接点プローブアッセンブリ５６０と係合の後、リテイナー２１２及び２１４はそれぞれ、ねじ、リベットまた、は他の適当な締め付け装置を使って、開放型絶縁フレーム５６２の底部及び頂部に取り付けられる。フレーム５６２も射出成形で製作することができる。また、リテイナー２１２と２１４はほぼ等厚で、リテイナー２１４の厚さと、フレーム５６２の深さと、リテイナー２１２の厚さの和は、シールド３４４及び管３５１の長さにほぼ等しい。
【００２８】
ある代表的テスターの構成では、対応するシールド３４４内の各信号接点プローブ３５４は、テストヘッド内のチャネルの１つとテスト中のデバイスのノードの１つとの間に電気的接点を形成する。また、対応する管３５１内の各接点プローブ３５５は、デバイスインタフェースボード及びテスト中のデバイス上の接地パッドへの電気的接点を形成する。各信号接点プローブ３５４を取り囲むシールド３４４は、はんだ接合部３４８及び３５３を通して、対応する管３５１と良好な電気的接点を形成するので、シールド３４４は、信号接点プローブ３５４に対し良好な電気的シールドを提供する。
【００２９】
電気接点プローブアッセンブリ２２０は、プローブ３４０及び３４７がシールド３４４から伸び出るように、信号接点プローブ３５４をシールド３４４内に挿入して作られる。次に、信号接点プローブ３５４の各端部は、２つの絶縁リテイナー３４２及び３４５の内の１つに通され、次にそのリテイナーがシールド３４４内に圧入される。次に、接点プローブ３５５は、プローブ３４９及び３５２が管３５１から伸び出るように、金属管３５１内に挿入される。次に、シールド３４４は、望ましくははんだ位置３４８及び３５３で管３５１にはんだ付けまた、はろう付けされる。
【００３０】
プローブインタフェース装置４３０が、絶縁リテイナー２１２及び２１４とフレーム５６２を成形することにより作られる。次に、適当な数の穴がリテイナー２１２及び２１４の双方に設けられる。次に、接点プローブアッセンブリ２２０の一端が、一対のプローブ端部３４０及び３４９また、は３４７及び３５２がリテイナーの各穴から伸び出るように、リテイナー２１２及び２１４の内の１つの各穴に挿入される。次に、接点プローブアッセンブリ２２０がフレーム５６２に通され、アッセンブリ２２０の反対側の端部がもう一つのリテイナーの穴の中に、一対のプローブの端部がそのリテイナーの各穴から伸び出るように、挿入される。最後に、リテイナー２１２及び２１４がフレーム５６２に締結される。次に、少なくとも１つのクリップを使って、各アッセンブリ２２０がリテイナー２１２及び２１４の間に固定される。
【００３１】
上記説明から、本発明には、先行技術によるテスター・デバイスインタフェースよりも幾つか利点のあることが分かる。例えば、厚肉銅シールド３４４は信号接点プローブ３５４に優れた電気的シールドを提供し、それにより信号ノイズと漏話を低減する。シールド３４４の寸法は、接点プローブ３５４及び３５５の特性インピーダンスを制御し、それによって信号反射を最小化するために正確に設定することができる。
【００３２】
また、厚肉銅シールド３４４は、はんだ接合部３４８及び３５３，管３５１、接点プローブ３５５を通して接地電位と一体接続することができる。これは、接点プローブ３５４により搬送される信号の保全性と信号接点プローブ３５４の帯域幅の両方を改善し、信号ロスを低減する。例えば、本発明によるプローブインタフェース装置４３０は、少なくとも５ＧＨｚの３ｄＢ帯域幅を提供し、１ＧＨｚで−２０ｄＢより少ないリターンロスを有すると考えられる。
【００３３】
また、プローブインタフェース装置４３０は、高速な混合信号の電子回路をテストするテスターには特に有用である。上記のように、シールド３４４は優れたシールドを提供してノイズと漏話を低減し、接点プローブのインピーダンスを制御して信号反射を最小化する。これは、ＶＨＦまた、はマイクロウェーブ周波数域の信号のような高速デジタル信号を含む測定を行うのに重要である。
【００３４】
プローブインタフェース装置４３０はまた、低レベル、高速アナログ信号を含む低漏洩測定を行うのに使うことができる。例えば、プローブアッセンブリ２２０は、各信号接点プローブ３５４に対する個別のドリブンガードを設けるように構成することができる。ドリブンガードがアナログ信号で低漏洩測定を行うのに使用できることは当業者にはよく知られている。
【００３５】
特に、各接点プローブ３５５を接地電位に接続するのに替えて、代わりに、各接点プローブ３５５を、その対応する信号接点プローブ３５４と同じ電位まで駆動することもできる。これによって、プローブ３５４と３５５との間に漏洩電流が流れるのを全て防ぐことができる。この構成は、フェムトアンペアオーダーで電流値の低漏洩測定を行うことができると考えられる。従って、同じ接点プローブアッセンブリ２２０を、高速デジタル信号と低レベルアナログ信号の両方を含む計測に使うことができる。
【００３６】
厚肉銅シールド３４４と管３５１とは接点プローブ３５４及び３５５にそれぞれ構造的支持を提供する。これは、絶縁リテイナー２１２また、は２１４を、シールド３４４及び管３５１の全長に亘って伸長する必要がないことを意味する。これはまた、薄いリテイナー２１２及び２１４と中空のフレーム５６２とを使ってプローブインタフェース装置４３０を形成し、それによって全体重量を低減し、プローブインタフェースモジュール４０６を製造し易くすることができることを意味する。
【００３７】
また、シールド３４４と管３５１とは直接接触しているので、接点プローブ３５４及び３５５は、先行技術による設計に比べて互いに接近して配置されている。これは、信号の保全性を改善するばかりでなく、プローブインタフェース装置４３０内の接点プローブの密度を増すことになる。
【００３８】
以上１つの実施例について説明してきたが、この他にも数多くの代替実施例を考えることができるし、或いは変更を加えることもできる。例えば、接点プローブアッセンブリ２２０内の接点プローブ３５４及び３５５は、ばね接点プローブであると述べたが、これは単に説明のためであり、どのような型式の電気的接点プローブでも使用することができる。
【００３９】
また、信号接点プローブ３５４をシールド３４４内に保持するのに２つの絶縁リテイナー３４２及び３４５を使用すると述べたが、これも単に説明のためのものであり、信号接点プローブ３５４をシールド３４４内にセンタリング、固定、保持するのに１つまた、はそれ以上の絶縁リテイナーを使用してもよい。
【００４０】
また、単一の接点プローブ３５５が管３５１内に挿入されると述べたが、これは単に説明のためであり、代わりに、２つの接点プローブを管１８の互いに反対側の端部に挿入してもよい。それからこれらの接点プローブ両方を接地電位に接続すればよい。代わりに、これらのプローブの両方を、その対応する信号接点プローブ３５４と同じ電位に駆動して、低漏洩測定に対するドリブンガードとしてもよい。
【００４１】
また、接点プローブアッセンブリ２２０は単一の基準管３５１を含んでいると述べたが、これもまた、説明のためであり、図６に示すように、代わりに、接点プローブアッセンブリ２２０を２つの基準管６７２及び６７４で構成してもよい。従って、シングルエンデッド接点プローブ６７０を管６７２に挿入し、もう一つのシングルエンデッド接点プローブ６７６を管６７４に挿入する。次に、両方の管６７２と６７４とが、各々位置３４８及び３５３ではんだ付けによりシールド３４４に電気的に接続される。管６７２及び６７４の長さは、基本的にはその対応するプローブ６７０及び６７６の長さによって決まる。図６に示す構成は、図３に示す構成と同じ性能を提供すると考えられる。しかし、一般的には図３の構成のほうがプローブインタフェース装置４３０のアッセンブリがやり易い。
【００４２】
また、シールド３４４と基準管３５１とを電気的に接続するのにはんだ付けを用いると述べたが、これは単に説明のためであり、シールド３４４と基準管３５１との間に良好な電気的接続を作り出せるのであれば、どのような材料を使ってもよい。
【００４３】
また、プローブインタフェースモジュール４０６は８つの個別のプローブインタフェース装置４３０から構成されると述べたが、これも単に説明のためであり、プローブインタフェースモジュール４０６に含まれるプローブインタフェース装置４３０の数は幾つでもよい。従って、本発明は、上記請求項の精神と範囲によってのみ制限されるものとする
【図面の簡単な説明】
【図１】  従来のテスターの単純化されたブロックダイアグラムである。
【図２】  本発明によるプローブインタフェース装置の一部の等角投影図である。
【図３】  図２に示す装置の断面図である。
【図４】  プローブインタフェース装置の配置の平面図である。
【図５】  本発明によるプローブインタフェース装置の分解組み立て図である。
【図６】  図２の装置の別の実施例の断面図である。
【図１】
0004575593.tif 000002
【図４】
0004575593.tif 000003
【図２】
0004575593.tif 000004
【図３】
0004575593.tif 000005
【図５】
0004575593.tif 000006
【図６】
0004575593.tif 000007