(57)【特許請求の範囲】
【請求項１】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電停止電圧から前記放電開始電圧以上になるように前記駆動パルスを遷移させる共振遷移手段を含み、
前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記共振遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、
前記共振遷移手段は、
前記第２の容量性素子の他端の電圧を前記駆動パルスの最大ピーク電圧と前記放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、
前記共振逆遷移手段は、
前記第１の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項２】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電停止電圧から前記放電開始電圧以上になるように前記駆動パルスを遷移させる共振遷移手段を含み、
前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記共振遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、
前記共振逆遷移手段は、
前記第２の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、
前記共振遷移手段は、
前記第１の容量性素子の他端の電圧を前記駆動パルスの最小ピーク電圧と前記放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項３】
前記立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含み、
前記立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むことを特徴とする請求項１または２記載の駆動回路。
【請求項４】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、
前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の遷移手段と、
前記駆動パルスの電圧が前記放電開始電圧以上になるように前記第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、
前記第１の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の共振遷移手段を含み、
前記第２の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧以上になるように前記駆動パルスを遷移させる第２の共振遷移手段を含み、
前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の共振遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、
前記第１の共振遷移手段は、前記駆動パルスを立ち上げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、
前記第２の共振遷移手段は、
前記第２の容量性素子の他端の電圧を前記駆動パルスの最大ピーク電圧と前記第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、
前記共振逆遷移手段は、
前記第１の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項５】
前記第１の立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される第１の立ち上げ用一方向導通素子および第１の立ち上げ用スイッチング素子を含み、
前記第２の立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される第２の立ち上げ用一方向導通素子および第２の立ち上げ用スイッチング素子を含み、
前記立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むことを特徴とする請求項４記載の駆動回路。
【請求項６】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、
前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の遷移手段と、
前記駆動パルスの電圧が前記放電開始電圧以上になるように前記第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、
前記第１の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の共振遷移手段を含み、
前記第２の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧以上になるように前記駆動パルスを遷移させる第２の共振遷移手段を含み、
前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の共振遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、
前記共振逆遷移手段は、
前記第２の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、
前記第１の共振遷移手段は、前記駆動パルスを立ち下げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、
前記第２の共振遷移手段は、
前記第１の容量性素子の他端を前記駆動パルスの最小ピーク電圧と前記第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項７】
前記第１の立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される第１の立ち下げ用一方向導通素子および第１の立ち下げ用スイッチング素子を含み、
前記第２の立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される第２の立ち下げ用一方向導通素子および第２の立ち下げ用スイッチング素子を含み、
前記立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含むことを特徴とする請求項６記載の駆動回路。
【請求項８】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、
前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の遷移手段と、
前記駆動パルスの電圧が前記放電開始電圧以上になるように前記第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、
前記第１の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の共振遷移手段を含み、
前記第２の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧以上になるように前記駆動パルスを遷移させる第２の共振遷移手段を含み、
前記逆遷移手段は、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させる第１の共振逆遷移手段と、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる第２の共振逆遷移手段とを含み、
前記第１の共振遷移手段は、前記駆動パルスを立ち上げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、
前記第２の共振遷移手段は、
前記第２の容量性素子の他端の電圧を前記駆動パルスの最大ピーク電圧と前記第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、
前記第１の共振逆遷移手段は、前記駆動パルスを立ち下げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、
前記第２の共振逆遷移手段は、
前記第１の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項９】
容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、
前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、
前記放電セルの放電電流が極大値をとる前に前記遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、
前記逆遷移手段により逆方向に遷移された駆動パルスの電圧を前記放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、
一端が前記容量性負荷に接続されるインダクタンス素子と、
一端が接地され、前記容量性負荷から電荷を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の他端に接続される第２の容量性素子とを備え、
前記遷移手段は、
前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の遷移手段と、
前記駆動パルスの電圧が前記放電開始電圧以上になるように前記第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、
前記第１の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第１の共振遷移手段を含み、
前記第２の遷移手段は、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電開始電圧以上になるように前記駆動パルスを遷移させる第２の共振遷移手段を含み、
前記逆遷移手段は、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の遷移手段により遷移された駆動パルスを前記放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させる第１の共振逆遷移手段と、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる第２の共振逆遷移手段とを含み、
前記第１の共振逆遷移手段は、前記駆動パルスを立ち上げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、
前記第２の共振逆遷移手段は、
前記第２の容量性素子の他端の電圧を前記放電維持電圧と前記放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、
前記駆動パルスを立ち上げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、
前記第１の共振遷移手段は、前記駆動パルスを立ち下げるときに前記第２の容量性素子の他端を前記インダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、
前記第２の共振遷移手段は、
前記第１の容量性素子の他端の電圧を前記駆動パルスの最小ピーク電圧と前記第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、
前記駆動パルスを立ち下げるときに前記第１の容量性素子の他端を前記インダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むことを特徴とする駆動回路。
【請求項１０】
前記第１の立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される第１の立ち上げ用一方向導通素子および第１の立ち上げ用スイッチング素子を含み、
前記第２の立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される第２の立ち上げ用一方向導通素子および第２の立ち上げ用スイッチング素子を含み、
前記第１の立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第２の容量性素子の他端との間に直列に接続される第１の立ち下げ用一方向導通素子および第１の立ち下げ用スイッチング素子を含み、
前記第２の立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第１の容量性素子の他端との間に直列に接続される第２の立ち下げ用一方向導通素子および第２の立ち下げ用スイッチング素子を含むことを特徴とする請求項８または９記載の駆動回路。
【請求項１１】
前記保持手段は、前記インダクタンス素子と前記容量性負荷との接続点と、前記放電維持電圧との間に直列に接続される保持用一方向導通素子および保持用スイッチング素子を含むことを特徴とする請求項１〜１０のいずれかに記載の駆動回路。
【請求項１２】
前記保持手段は、前記駆動パルスの電圧を前記放電セルの放電維持最低電圧に保持することを特徴とする請求項１〜１１のいずれかに記載の駆動回路。
【請求項１３】
前記放電セルは、プラズマディスプレイパネルのサステイン電極および／またはスキャン電極を含み、
前記駆動パルスは、前記放電セルの放電を維持する維持期間に印加される維持パルスを含むことを特徴とする請求項１〜１２のいずれかに記載の駆動回路。
【請求項１４】
放電セルを構成する複数の電極を含むプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの前記複数の電極を駆動する請求項１〜１２のいずれかに記載の駆動回路とを備えることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、放電セルを放電させるための駆動パルスを出力する駆動回路および駆動方法ならびにこの駆動回路を用いた表示装置に関するものである。
【０００２】
【従来の技術】
放電セルの放電状態を維持する駆動パルスを出力する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。
【０００３】
図１９は、従来のサステインドライバの構成を示す回路図である。図１９に示すように、サステインドライバ４００は、電荷回収回路４０１およびスイッチＳＷ１１，ＳＷ１２を含む。電荷回収回路４０１の出力端は、ノードＮ１１に接続されている。スイッチＳＷ１１は、電源端子Ｖ１１とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ１１には、電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本のサステイン電極に接続され、図１９では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【０００４】
電荷回収回路４０１は、回収コンデンサＣ１１、回収コイルＬ１１、スイッチＳＷ２１，ＳＷ２２およびダイオードＤ１１，Ｄ１２を含む。回収コンデンサＣ１１は、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ１１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ１２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬ１１は、ノードＮ１２とノードＮ１１との間に接続されている。
【０００５】
図２０は、図１９のサステインドライバ４００の維持期間の動作を示すタイミング図である。図２０には、図１９のノードＮ１１の電圧ＮＶ１１、放電電流Ｉ１１および図１９のスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。
【０００６】
まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに上昇する。このとき、ノードＮ１１の電圧が放電セルの放電開始電圧を越えると、放電電流としてノードＮ１１に電流Ｉ１１が流れ始める。
【０００７】
次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電圧ＮＶ１１が急激に上昇し、ノードＮ１１の電圧ＮＶ１１がＶｓｕｓに固定される。ノードＮ１１の電流Ｉ１１は、ノードＮ１１の電圧ＮＶ１１が放電開始電圧を越えてから所定時間遅延して極大値をとり、その後減少していく。したがって、ノードＮ１１の電圧ＮＶ１１がその最大ピーク値であるＶｓｕｓに維持されている間に、ノードＮ１１の電流Ｉ１１が極大値をとる。
【０００８】
次に、期間Ｔｃでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧ＮＶ１１が緩やかに降下する。その後、期間Ｔｄにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電圧ＮＶ１１が急激に降下し、接地電位に固定される。上記の動作を維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスＰｓｕが印加される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の従来の駆動回路では、維持パルスＰｓｕの電圧が最大ピーク値であるＶｓｕｓに維持されている間に電流Ｉ１１が極大値をとるため、駆動回路および放電セルでの消費電力が大きくなり、この消費電力を低減することが望まれている。また、図２０に示すように、維持パルスＰｓｕが電源端子Ｖ１１の電圧により急激にＶｓｕｓまで立ち上げられるため、維持パルスＰｓｕにエッジ部が形成される。このエッジ部により不要な電磁波が輻射されるため、他の電子機器に電磁的な悪影響を及ぼす恐れがあり、この不要な電磁波の輻射を抑制することも望まれている。
【００１０】
本発明の目的は、不要な電磁波の輻射を抑制できるとともに、少ない消費電力で放電を行うことができる駆動回路および駆動方法ならびにその駆動回路を用いた表示装置を提供することである。
【００１１】
【課題を解決するための手段】
（１）第１の発明
第１の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電停止電圧から放電開始電圧以上になるように駆動パルスを遷移させる共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により共振遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、共振遷移手段は、第２の容量性素子の他端の電圧を駆動パルスの最大ピーク電圧と放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、共振逆遷移手段は、第１の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する立ち下げ用接続手段とを含むものである。
【００１２】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
【００１４】
この場合、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを遷移させているので、少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
【００１６】
さらに、簡略な回路構成により駆動パルスの立ち上がり時に放電セルを放電させる上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００１７】
（２）第２の発明
第２の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電停止電圧から放電開始電圧以上になるように駆動パルスを遷移させる共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により共振遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、共振逆遷移手段は、第２の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、共振遷移手段は、第１の容量性素子の他端の電圧を駆動パルスの最小ピーク電圧と放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する立ち下げ用接続手段とを含むものである。
【００１８】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
この場合、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを遷移させているので、少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
さらに、簡略な回路構成により駆動パルスの立ち下がり時に放電セルを放電させる上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００１９】
（３）第３の発明
第３の発明に係る駆動回路は、第１または第２の発明に係る駆動回路の構成において、立ち上げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含み、立ち下げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むものである。
【００２０】
この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第１および第２の容量性素子との接続を制御し、上記波形を有する駆動パルスを出力することができる。
【００２５】
（４）第４の発明
第４の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の遷移手段と、駆動パルスの電圧が放電開始電圧以上になるように第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、第１の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の共振遷移手段を含み、第２の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧以上になるように駆動パルスを遷移させる第２の共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により第２の共振遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、第１の共振遷移手段は、駆動パルスを立ち上げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、第２の共振遷移手段は、第２の容量性素子の他端の電圧を駆動パルスの最大ピーク電圧と第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、共振逆遷移手段は、第１の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する立ち下げ用接続手段とを含むものである。
【００２６】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
この場合、駆動パルスを二段階で放電開始電圧以上になるように遷移させているので、遷移時の消費電力を少なくすることができる。
また、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
さらに、簡略な回路構成により二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００２７】
（５）第５の発明
第５の発明に係る駆動回路は、第４の発明に係る駆動回路の構成において、第１の立ち上げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される第１の立ち上げ用一方向導通素子および第１の立ち上げ用スイッチング素子を含み、第２の立ち上げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される第２の立ち上げ用一方向導通素子および第２の立ち上げ用スイッチング素子を含み、立ち下げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むものである。
【００２８】
この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第１および第２の容量性素子との接続を制御し、二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動パルスを出力することができる。
【００２９】
（６）第６の発明
第６の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の遷移手段と、駆動パルスの電圧が放電開始電圧以上になるように第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、第１の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の共振遷移手段を含み、第２の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧以上になるように駆動パルスを遷移させる第２の共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により第２の共振遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させ、さらに、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含み、共振逆遷移手段は、第２の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、第１の共振遷移手段は、駆動パルスを立ち下げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、第２の共振遷移手段は、第１の容量性素子の他端を駆動パルスの最小ピーク電圧と第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むものである。
【００３０】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
この場合、駆動パルスを二段階で放電開始電圧以上になるように遷移させているので、遷移時の消費電力を少なくすることができる。
また、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
さらに、簡略な回路構成により二段階で立ち下げおよび立ち上げを行う上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１および第２の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００３１】
（７）第７の発明
第７の発明に係る駆動回路は、第６の発明に係る駆動回路の構成において、第１の立ち下げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される第１の立ち下げ用一方向導通素子および第１の立ち下げ用スイッチング素子を含み、第２の立ち下げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される第２の立ち下げ用一方向導通素子および第２の立ち下げ用スイッチング素子を含み、立ち上げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含むものである。
【００３２】
この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第１および第２の容量性素子との接続を制御し、二段階で立ち下げおよび立ち上げを行う上記波形を有する駆動パルスを出力することができる。
【００３５】
（８）第８の発明
第８の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の遷移手段と、駆動パルスの電圧が放電開始電圧以上になるように第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、第１の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の共振遷移手段を含み、第２の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧以上になるように駆動パルスを遷移させる第２の共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により第２の遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させる第１の共振逆遷移手段と、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる第２の共振逆遷移手段とを含み、第１の共振遷移手段は、駆動パルスを立ち上げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、第２の共振遷移手段は、第２の容量性素子の他端の電圧を駆動パルスの最大ピーク電圧と第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、第１の共振逆遷移手段は、駆動パルスを立ち下げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、第２の共振逆遷移手段は、第１の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むことを特徴とするものである。
【００３６】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
この場合、駆動パルスを二段階で放電開始電圧以上になるように遷移させているので、遷移時の消費電力を少なくすることができる。
また、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
さらに、簡略な回路構成により二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１および第２の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００３７】
（９）第９の発明
第９の発明に係る駆動回路は、容量性負荷を含む放電セルを放電させるための駆動パルスを出力する駆動回路であって、駆動パルスの電圧が放電セルの放電停止電圧から放電開始電圧以上になるように駆動パルスを滑らかに遷移させる遷移手段と、放電セルの放電電流が極大値をとる前に遷移手段により遷移された駆動パルスを滑らかに逆方向に遷移させる逆遷移手段と、逆遷移手段により逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持する保持手段と、一端が容量性負荷に接続されるインダクタンス素子と、一端が接地され、容量性負荷から電荷を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続される第２の容量性素子とを備え、遷移手段は、駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の遷移手段と、駆動パルスの電圧が放電開始電圧以上になるように第１の遷移手段により遷移された駆動パルスをさらに遷移させる第２の遷移手段とを含み、第１の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧を越えない範囲で駆動パルスを遷移させる第１の共振遷移手段を含み、第２の遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電開始電圧以上になるように駆動パルスを遷移させる第２の共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのＬＣ共振により第２の遷移手段により遷移された駆動パルスを放電セルが放電を繰り返し維持できる放電維持電圧まで逆方向に遷移させる第１の共振逆遷移手段と、容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる第２の共振逆遷移手段とを含み、第１の共振逆遷移手段は、駆動パルスを立ち上げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち上げ用接続手段を含み、第２の共振逆遷移手段は、第２の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より高い電圧に保持する第１の電圧保持手段と、駆動パルスを立ち上げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち上げ用接続手段とを含み、第１の共振遷移手段は、駆動パルスを立ち下げるときに第２の容量性素子の他端をインダクタンス素子の他端に接続する第１の立ち下げ用接続手段を含み、第２の共振遷移手段は、第１の容量性素子の他端の電圧を駆動パルスの最小ピーク電圧と第１の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より低い電圧に保持する第２の電圧保持手段と、駆動パルスを立ち下げるときに第１の容量性素子の他端をインダクタンス素子の他端に接続する第２の立ち下げ用接続手段とを含むことを特徴とするものである。
【００３８】
本発明に係る駆動回路は、駆動パルスの電圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとる前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
この場合、駆動パルスを二段階で放電開始電圧以上になるように遷移させているので、遷移時の消費電力を少なくすることができる。
また、放電セルである容量性負荷とインダクタンス素子とのＬＣ共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。
さらに、簡略な回路構成により二段階で立ち下げおよび立ち上げを行う上記波形を有する駆動パルスを出力することができ、また、第１および第２の容量性素子により容量性負荷へ電荷を放出することができるとともに、第１および第２の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。
【００３９】
（１０）第１０の発明
第１０の発明に係る駆動回路は、第８または第９の発明に係る駆動回路の構成において、第１の立ち上げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される第１の立ち上げ用一方向導通素子および第１の立ち上げ用スイッチング素子を含み、第２の立ち上げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される第２の立ち上げ用一方向導通素子および第２の立ち上げ用スイッチング素子を含み、第１の立ち下げ用接続手段は、インダクタンス素子の他端と第２の容量性素子の他端との間に直列に接続される第１の立ち下げ用一方向導通素子および第１の立ち下げ用スイッチング素子を含み、第２の立ち下げ用接続手段は、インダクタンス素子の他端と第１の容量性素子の他端との間に直列に接続される第２の立ち下げ用一方向導通素子および第２の立ち下げ用スイッチング素子を含むものである。
【００４０】
この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第１および第２の容量性素子との接続を制御し、二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動パルスを出力することができる。
【００４５】
（１１）第１１の発明
第１１の発明に係る駆動回路は、第１〜第１０のいずれかの発明に係る駆動回路の構成において、保持手段は、インダクタンス素子と容量性負荷との接続点と、放電維持電圧との間に直列に接続される保持用一方向導通素子および保持用スイッチング素子を含むことを特徴とするものである。
【００４６】
この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、駆動パルスの電圧を放電維持電圧に保持することができる。
【００４７】
（１２）第１２の発明
第１２の発明に係る駆動回路は、第１〜第１１のいずれかの発明に係る駆動回路の構成において、保持手段は、駆動パルスの電圧を放電セルの放電維持最低電圧に保持するものである。
【００４８】
この場合、駆動パルスを放電維持最低電圧に保持することができるので、より少ない消費電力で放電を維持することができる。
【００４９】
（１３）第１３の発明
第１３の発明に係る駆動回路は、第１〜第１２のいずれかの発明に係る駆動回路の構成において、放電セルは、プラズマディスプレイパネルのサステイン電極および／またはスキャン電極を含み、駆動パルスは、放電セルの放電を維持する維持期間に印加される維持パルスを含むものである。
【００５０】
この場合、プラズマディスプレイパネルのサステイン電極および／またはスキャン電極に維持パルスを印加し、不要な電磁波の輻射を抑制するとともに、少ない消費電力で維持放電を行うことができる。
【００５１】
（１４）第１４の発明
第１４の発明に係る表示装置は、放電セルを構成する複数の電極を含むプラズマディスプレイパネルと、プラズマディスプレイパネルの複数の電極を駆動する第１〜１４のいずれかの発明に係る駆動回路とを備えるものである。
【００５２】
本発明に係る表示装置においては、不要な電磁波の輻射を抑制するとともに、少ない消費電力でプラズマディスプレイパネルの放電セルを放電させることができる表示装置を実現することができる。
【００５５】
【発明の実施の形態】
以下、本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。なお、本発明の駆動回路は、放電セルを駆動するものであれば、他の装置にも同様に適用することができる。また、本発明の駆動回路をプラズマディスプレイパネルに用いる場合は、ＡＣ型、ＤＣ型等のいずれのプラズマディスプレイパネルの駆動回路にも適用できるが、このうちＡＣ型プラズマディスプレイパネルのサステイン電極および／またはスキャン電極の駆動回路に好適に用いることができる。
【００５６】
（第１の実施の形態）
まず、本発明の第１の実施の形態によるサステインドライバについて図面を参照しながら説明する。図１は、本発明の第１の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。
【００５７】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、複数のスキャンドライバＩＣ（回路）３ａおよびサステインドライバ４を含む。
【００５８】
ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セルＤＣが形成され、各放電セルＤＣが画面上の画素を構成する。
【００５９】
データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３に接続されている。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数のスキャン電極１２が接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。
【００６０】
データドライバ２は、書き込み期間において、画像データに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３により駆動され、書き込み期間において、シフトパルスＳＨを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セルＤＣにおいてアドレス放電が行われる。
【００６１】
また、複数のスキャンドライバＩＣ３ａは、維持期間において、周期的な維持パルスをＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、維持期間において、ＰＤＰ１の複数のサステイン電極１３にスキャン電極１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルＤＣにおいて維持放電が行われる。
【００６２】
図２は、図１のＰＤＰ１におけるアドレス電極１１、スキャン電極１２およびサステイン電極１３の駆動電圧の一例を示すタイミング図である。
【００６３】
初期化期間には、複数のスキャン電極１２に初期セットアップパルスＰｓｅｔが同時に印加される。その後、書き込み期間において、映像信号に応じてオンまたはオフするデータパルスＰｄが各アドレス電極１１に印加され、このデータパルスＰｄに同期して複数のスキャン電極１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の該当する放電セルＤＣにおいて順次アドレス放電が起こる。
【００６４】
次に、維持期間において、複数のスキャン電極１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
【００６５】
次に、本発明の第１の実施の形態である図１に示すサステインドライバ４についてさらに詳細に説明する。図３は、本発明の第１の実施の形態の図１に示すサステインドライバ４の構成を示す回路図である。
【００６６】
図３のサステインドライバ４は、電荷回収回路４１、ダイオードＤ５およびスイッチング素子であるＦＥＴ（電界効果型トランジスタ、以下トランジスタと称す）Ｑ１，Ｑ２を含む。電荷回収回路４１の出力端は、ノードＮ１に接続されている。トランジスタＱ１は、一端がダイオードＤ５を介して電源端子Ｖ１に接続され、他端がノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ２は、一端がノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。電源端子Ｖ１には、放電維持最低電圧Ｖｍｉｎが印加される。放電維持最低電圧としては、たとえば約１４０〜１５０Ｖの電圧を用いることができる。なお、電源端子Ｖ１の電圧は、後続の繰り返し放電を維持できる電圧であればよく、消費電力の観点からは放電維持最低電圧であることが好ましい。
【００６７】
ノードＮ１は、例えば４８０本のサステイン電極１３に接続されているが、図３では、複数のサステイン電極１３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。なお、この点に関しては、以下の他の実施の形態によるサステインドライバについても同様である。
【００６８】
電荷回収回路４１は、回収コンデンサＣ１，Ｃ２、回収コイルＬ、スイッチング素子であるＦＥＴ（電界効果型トランジスタ、以下トランジスタと称す）Ｑ３，Ｑ４、ダイオードＤ１，Ｄ２および電圧クランプ部ＣＬ１，ＣＬ２を含む。電圧クランプ部ＣＬ１は、ダイオードＤ３を含み、電圧クランプ部ＣＬ２は、ダイオードＤ４を含む。
【００６９】
回収コンデンサＣ１は、ノードＮ４と接地端子との間に接続されている。ダイオードＤ４は、電源端子Ｖ３とノードＮ４との間に接続されている。電源端子Ｖ３には、維持パルスＰｓｕの放電維持最低電圧の２分の１より低い電圧Ｖａが印加される。回収コンデンサＣ２は、ノードＮ３とノードＮ４との間に接続され、回収コンデンサＣ１に直列に接続されている。ダイオードＤ３は、電源端子Ｖ２とノードＮ３との間に接続されている。電源端子Ｖ２には、維持パルスＰｓｕの最大ピーク電圧Ｖｓｕｓの２分の１より高い電圧Ｖｂが印加される。
【００７０】
トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ４との間に直列に接続されている。トランジスタＱ３のゲートには、制御信号Ｓ３が入力され、トランジスタＱ４のゲートには、制御信号Ｓ４が入力される。回収コイルＬは、ノードＮ２とノードＮ１との間に接続されている。
【００７１】
本実施の形態では、トランジスタＱ３、ダイオードＤ１および電圧クランプ部ＣＬ１が遷移手段および共振遷移手段に相当し、トランジスタＱ４、ダイオードＤ２および電圧クランプ部ＣＬ２が逆遷移手段および共振逆遷移手段に相当し、ダイオードＤ５およびトランジスタＱ１が保持手段に相当し、回収コイルＬがインダクタンス素子に相当する。また、回収コンデンサＣ１が第１の容量性素子に相当し、回収コンデンサＣ２が第２の容量性素子に相当し、トランジスタＱ３およびダイオードＤ１が立ち上げ用接続手段に相当し、トランジスタＱ４およびダイオードＤ２が立ち下げ用接続手段に相当し、電圧クランプ部ＣＬ１が第１の電圧保持手段に相当し、電圧クランプ部ＣＬ２が第２の電圧保持手段に相当する。また、ダイオードＤ１が立ち上げ用一方向導通素子に相当し、トランジスタＱ３が立ち上げ用スイッチング素子に相当し、ダイオードＤ２が立ち下げ用一方向導通素子に相当し、トランジスタＱ４が立ち下げ用スイッチング素子に相当する。また、ダイオードＤ３が第１の一方向導通素子に相当し、ダイオードＤ４が第２の一方向導通素子に相当する。また、ダイオードＤ５が保持用一方向導通素子に相当し、トランジスタＱ１が保持用スイッチング素子に相当する。
【００７２】
図４は、図３に示すサステインドライバ４の維持期間の動作を示すタイミング図である。図４には、図３のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図３のトランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４が示される。
【００７３】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇ（本実施の形態では、接地電位）から滑らかに上昇する。
【００７４】
ここで、電源端子Ｖ２の電圧Ｖｂは、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３等の抵抗成分による電圧低下を考慮し、最大ピーク電圧Ｖｓｕｓの２分の１より高い値に設定され、例えば、Ｖｓｕｓが約２００Ｖの場合、Ｖｂは約１１０〜１２０Ｖに設定されている。したがって、電圧クランプ部ＣＬ１によりノードＮ３の電圧がＶｓｕｓ／２より高くなり、サステインドライバ４内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最大ピーク電圧Ｖｓｕｓまで上昇する。このとき、回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【００７５】
次に、期間ＴＢにおいて、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓから滑らかに降下する。
【００７６】
ここで、電源端子Ｖ３の電圧Ｖａは、後述するように、放電維持最低電圧Ｖｍｉｎの２分の１より低い値に設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｍｉｎ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が降下する。
【００７７】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より低くなっているため、従来の駆動回路による放電電流よりもその極大値が抑えられる。また、このとき、パネル容量Ｃｐに蓄えられた電荷の一部は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【００７８】
次に、期間ＴＣにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ１に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎに固定される。
【００７９】
次に、期間ＴＤにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに降下する。
【００８０】
ここで、電源端子Ｖ３の電圧Ｖａは、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４等の抵抗成分を考慮し、放電維持最低電圧Ｖｍｉｎの２分の１より低い値に設定され、例えば、Ｖｍｉｎが約１４０Ｖの場合、Ｖａは約５０〜６０Ｖに設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｍｉｎ／２より低くなり、サステインドライバ４内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位まで立ち下がる。また、このとき、パネル容量Ｃｐに蓄えられた残りの電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【００８１】
次に、期間ＴＥにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧ＮＶ１がそのまま接地電位に固定される。
【００８２】
上記の動作を維持期間において繰り返し行うことにより、周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができる。したがって、維持パルスＰｓｕの電圧ＮＶ１が放電開始電圧Ｖｓｔ以上になるように維持パルスＰｓｕを滑らかに立ち上げて維持放電を発生させ、放電電流Ｉ１が極大値をとる以前に維持パルスＰｓｕを滑らかに立ち下げて放電維持最低電圧Ｖｍｉｎに保持し、後続の繰り返し放電を維持させることができる。
【００８３】
この結果、維持期間において、放電電流である電流Ｉ１の極大値を抑えることができるとともに、維持パルスＰｓｕにおいて電流Ｉ１の極大値の周辺の電圧ＮＶ１を必要最低限まで低下させることができるので、少ない消費電力で放電セルＤＣの維持放電を行うことができる。また、ＬＣ共振により滑らかに駆動パルスＰｓｕを立ち上げおよび立ち下げているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
【００８４】
また、本実施の形態では、簡略な回路構成により、ＬＣ共振により上記波形を有する維持パルスＰｓｕを出力することができるとともに、電荷を回収することもできるので、さらに消費電力を少なくすることができる。
【００８５】
また、本実施の形態では、維持パルスＰｓｕが滑らかではあるが十分に急峻に立ち上がるため、放電の際に発生される紫外線光が弱まることがなく、放電セルＤＣに設けられた蛍光体を十分強く発光させることができ、投入電力に対して効率のよい発光を行うことができる。
【００８６】
（第２の実施の形態）
次に、本発明の第２の実施の形態によるサステインドライバについて図面を参照しながら説明する。図５は、本発明の第２実施の形態によるサステインドライバの構成を示す回路図である。なお、図５に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【００８７】
図５に示すサステインドライバ４ａと図３に示すサステインドライバ４とで異なる点は、電荷回収回路４１が電荷回収回路４１ａに変更されることにより、電源端子Ｖ２，Ｖ３とダイオードＤ３，Ｄ４との間にスイッチング素子であるＦＥＴ（電界効果型トランジスタ、以下トランジスタと称する）Ｑ５，Ｑ６がそれぞれ付加された点であり、その他の点は図３に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【００８８】
図５に示すように、電圧クランプ部ＣＬ３は、ノードＮ３に接続され、電圧クランプ部ＣＬ４は、ノードＮ４に接続される。電圧クランプ部ＣＬ３は、トランジスタＱ５およびダイオードＤ３を含み、電圧クランプ部ＣＬ４は、トランジスタＱ６およびダイオードＤ４を含む。トランジスタＱ５は、電源端子Ｖ２とダイオードＤ３との間に接続され、トランジスタＱ６は、電源端子Ｖ３とダイオードＤ４との間に接続される。トランジスタＱ５のゲートには、制御信号Ｓ５が入力され、トランジスタＱ６のゲートには、制御信号Ｓ６が入力される。
【００８９】
本実施の形態では、トランジスタＱ５が第１のスイッチング素子に相当し、トランジスタＱ６が第２のスイッチング素子に相当し、その他の点は、第１の実施の形態と同様である。
【００９０】
図６は、図５に示すサステインドライバ４ａの維持期間の動作を示すタイミング図である。図６には、図５のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図５のトランジスタＱ１〜Ｑ６に入力される制御信号Ｓ１〜Ｓ６が示される。
【００９１】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ５がローレベルになりトランジスタＱ５がオフし、制御信号Ｓ６がローレベルになりトランジスタＱ６がオフする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４がオフしている。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位から滑らかに上昇する。
【００９２】
ここで、ノードＮ３の電圧は、後述するように、ノードＮ３が期間ＴＡの前（期間ＴＥ）において電圧クランプ部ＣＬ３に接続されていたため、期間ＴＡの初期時には最大ピーク電圧Ｖｓｕｓの２分の１よりも高い電圧Ｖｂに設定されている。したがって、第１の実施の形態と同様に、サステインドライバ４ａ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最大ピーク電圧Ｖｓｕｓまで上昇する。このとき、電圧クランプ部ＣＬ３，ＣＬ４が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、期間ＴＡの全期間で回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。ノードＮ１の電圧ＮＶ１が放電開始電圧を越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【００９３】
次に、期間ＴＢにおいて、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓから滑らかに降下する。
【００９４】
ここで、ノードＮ４の電圧は、後述するように、ノードＮ４が期間ＴＥにおいて電圧クランプ部ＣＬ４に接続され、その後期間ＴＡにおいて電荷の放出が行われたため、期間ＴＢの初期時には放電維持最低電圧Ｖｍｉｎの２分の１よりも低い電圧Ｖａよりやや低い電圧に設定されている。したがって、第１の実施の形態と同様に、ＬＣ共振によりノードＮ１の電圧ＮＶ１が降下する。
【００９５】
また、このとき、電圧クランプ部ＣＬ３，ＣＬ４が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、期間ＴＢの全期間で、パネル容量Ｃｐに蓄積された電荷の一部は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【００９６】
次に、期間ＴＣにおいて、制御信号Ｓ１がハイレべルになりトランジスタＱ１がオンし、制御信号Ｓ４がローレべルになりトランジスタＱ４がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ１に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎに固定される。
【００９７】
次に、期間ＴＤにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに降下する。
【００９８】
ここで、ノードＮ４の電圧は、期間ＴＢにおいて電荷の回収が行われたため、期間ＴＣの初期時には、やや上昇しているが、放電維持最低電圧Ｖｍｉｎの２分の１よりも低い電圧に設定されている。したがって、第１の実施の形態と同様に、サステインドライバ４ａ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位まで立ち下がる。
【００９９】
また、このとき、電圧クランプ部ＣＬ３，ＣＬ４が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、パネル容量Ｃｐに蓄積された残りの電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【０１００】
次に、期間ＴＥにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフし、制御信号Ｓ５がハイレベルになりトランジスタＱ５がオンし、制御信号Ｓ６がハイレベルになりトランジスタＱ６がオンする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧ＮＶ１はそのまま接地電位に固定される。また、ノードＮ３の電圧は、電圧クランプ部ＣＬ３によりＶｂに保持され、ノードＮ４の電圧は、電圧クランプ部ＣＬ４によりＶａに保持され、この状態が維持される。
【０１０１】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第１の実施の形態と同様の効果が得られる。また、本実施の形態では、ＬＣ共振動作期間すなわち電荷回収期間は、電圧クランプ部ＣＬ３，ＣＬ４を回収コンデンサＣ１，Ｃ２に接続していないので、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けない。したがって、期間ＴＡの全期間で電荷を放出し、期間ＴＢ，ＴＤで全期間で電荷を回収することができ、効率よく電荷を回収することができる。なお、本実施の形態のようなトランジスタＱ５，Ｑ６の付加は、以下の他の実施の形態にも同様に適用することができ、同様の効果を得ることができる。
【０１０２】
（第３の実施の形態）
次に、本発明の第３の実施の形態によるサステインドライバについて図面を参照しながら説明する。図７は、本発明の第３の実施の形態によるサステインドライバの構成を示す回路図である。なお、図７に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【０１０３】
図７に示すサステインドライバ４ｂと図３に示すサステインドライバ４とで異なる点は、電荷回収回路４１が電荷回収回路４１ｂに変更されることにより、ノードＮ２とノードＮ４との間にダイオードＤ６およびスイッチング素子であるＦＥＴ（電界効果型トランジスタ、以下トランジスタと称する）Ｑ７が付加され、電源端子Ｖ２に電圧Ｖｂを供給される電圧クランプ部ＣＬ１が電源端子Ｖ４に電圧Ｖｃを供給される電圧クランプ部ＣＬ５に変更された点であり、その他の点は図３に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１０４】
図７に示すように、ダイオードＤ６およびトランジスタＱ７は、ノードＮ２とノードＮ４との間に直列に接続される。トランジスタＱ７のゲートには、制御信号Ｓ７が入力される。ダイオードＤ３は、電源端子Ｖ４とノードＮ３との間に接続されている。電源端子Ｖ４には、維持パルスＰｓｕの最大ピーク電圧Ｖｓｕｓと一段目の立ち上がり時のピーク電圧との中間の電圧より高い電圧Ｖｃが印加される。
【０１０５】
本実施の形態では、トランジスタＱ３，Ｑ７、ダイオードＤ１，Ｄ６および電圧クランプ部ＣＬ５，ＣＬ２が遷移手段に相当し、トランジスタＱ７、ダイオードＤ６および電圧クランプ部ＣＬ２が第１の遷移手段および第１の共振遷移手段に相当し、トランジスタＱ３、ダイオードＤ１および電圧クランプ部ＣＬ５が第２の遷移手段および第２の共振遷移手段に相当する。また、トランジスタＱ７およびダイオードＤ６が第１の立ち上げ用接続手段に相当し、トランジスタＱ３およびダイオードＤ１が第２の立ち上げ用接続手段に相当する。また、ダイオードＤ６が第１の立ち上げ用一方向導通素子に相当し、トランジスタＱ７が第１の立ち上げ用スイッチング素子に相当し、ダイオードＤ１が第２の立ち上げ用一方向導通素子に相当し、トランジスタＱ３が第２の立ち上げ用スイッチング素子に相当し、その他の点は、第１の実施の形態と同様である。
【０１０６】
図８は、図７に示すサステインドライバ４ｂの維持期間の動作を示すタイミング図である。図８には、図７のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図７のトランジスタＱ１〜Ｑ４，Ｑ７に入力される制御信号Ｓ１〜Ｓ４，Ｓ７が示される。
【０１０７】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ７がハイレベルになりトランジスタＱ７がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ１がトランジスタＱ７およびダイオードＤ６を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位から滑らかに上昇する。
【０１０８】
ここで、電源端子Ｖ３の電圧Ｖａは、第１の実施の形態と同様に、放電維持最低電圧Ｖｍｉｎの２分の１より低い値、すなわち放電開始電圧Ｖｓｔの２分の１より低い値よりに設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｓｔ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えない範囲で上昇する。また、このとき、回収コンデンサＣ１の電荷がトランジスタＱ７、ダイオードＤ６および回収コイルＬを介してパネル容量Ｃｐへ放出される。
【０１０９】
次に、期間ＴＢにおいて、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ７がローレベルになりトランジスタＱ７がオフする。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかにさらに上昇する。
【０１１０】
ここで、電源端子Ｖ４の電圧Ｖｃは、サステインドライバ４ｂ内の抵抗成分を考慮し、最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高い値に設定され、たとえば、Ｖｓｕｓが約２００Ｖで、Ｖｐが約１３０Ｖの場合、Ｖｃは約１７０〜１８０Ｖに設定されている。したがって、電圧クランプ部ＣＬ５によりノードＮ３の電圧が最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最大ピーク電圧Ｖｓｕｓまで上昇する。このとき、回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１１１】
次に、期間ＴＣにおいて、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓから滑らかに降下する。
【０１１２】
ここで、電源端子Ｖ３の電圧Ｖａは、上記のように、放電維持最低電圧Ｖｍｉｎの２分の１より低い値に設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｍｉｎ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が立ち下がる。
【０１１３】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より低くなっているため、従来の放電電流よりもその極大値が抑えられる。また、このとき、パネル容量Ｃｐに蓄えられた電荷の一部は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【０１１４】
次に、期間ＴＤにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ１に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎに固定される。
【０１１５】
次に、期間ＴＥにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに降下する。
【０１１６】
ここで、電源端子Ｖ３の電圧Ｖａは、上記のように、放電維持最低電圧Ｖｍｉｎの２分の１より低い値に設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｍｉｎ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位まで立ち下がる。また、このとき、パネル容量Ｃｐに蓄えられた残りの電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【０１１７】
次に、期間ＴＦにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧ＮＶ１が接地電位に固定される。
【０１１８】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態では、第１の実施の形態と同様の効果が得られるとともに、維持パルスＰｓｕを二段階で放電開始電圧以上に立ち上げているので、立ち上げ時の消費電力をさらに少なくすることができる。
【０１１９】
（第４の実施の形態）
次に、本発明の第４の実施の形態によるサステインドライバについて図面を参照しながら説明する。図９は、本発明の第４の実施の形態によるサステインドライバの構成を示す回路図である。なお、図９に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【０１２０】
図９に示すサステインドライバ４ｃと図７に示すサステインドライバ４ｂとで異なる点は、電荷回収回路４１ｂが電荷回収回路４１ｃに変更されることにより、ノードＮ２とノードＮ３との間にダイオードＤ７およびスイッチング素子であるＦＥＴ（電界効果型トランジスタ、以下トランジスタと称する）Ｑ８が付加された点であり、その他の点は図７に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１２１】
図９に示すように、ダイオードＤ７およびトランジスタＱ８は、ノードＮ２とノードＮ３との間に直列に接続される。トランジスタＱ８のゲートには、制御信号Ｓ８が入力される。
【０１２２】
本実施の形態では、トランジスタＱ８，Ｑ４、ダイオードＤ７，Ｄ２および電圧クランプ部ＣＬ５，ＣＬ２が逆遷移手段に相当し、トランジスタＱ８、ダイオードＤ７および電圧クランプ部ＣＬ５が第１の共振逆遷移手段に相当し、トランジスタＱ４、ダイオードＤ２および電圧クランプ部ＣＬ２が第２の共振逆遷移手段に相当する。また、トランジスタＱ８およびダイオードＤ７が第１の立ち下げ用接続手段に相当し、トランジスタＱ４およびダイオードＤ２が第２の立ち下げ用接続手段に相当する。また、ダイオードＤ７が第１の立ち下げ用一方向導通素子に相当し、トランジスタＱ８が第１の立ち下げ用スイッチング素子に相当し、ダイオードＤ２が第２の立ち下げ用一方向導通素子に相当し、トランジスタＱ４が第２の立ち下げ用スイッチング素子に相当し、その他の点は、第３の実施の形態と同様である。
【０１２３】
図１０は、図９に示すサステインドライバ４ｃの維持期間の動作を示すタイミング図である。図１０には、図９のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図９のトランジスタＱ１〜Ｑ４，Ｑ７，Ｑ８に入力される制御信号Ｓ１〜Ｓ４，Ｓ７，Ｓ８が示される。
【０１２４】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ７がハイレベルになりトランジスタＱ７がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフし、制御信号Ｓ８はローレベルにありトランジスタＱ８はオフしている。したがって、回収コンデンサＣ１がトランジスタＱ７およびダイオードＤ６を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位から滑らかに上昇する。
【０１２５】
ここで、電源端子Ｖ３の電圧Ｖａは、第１の実施の形態と同様に、放電維持最低電圧Ｖｍｉｎの２分の１より低い値、すなわち放電開始電圧Ｖｓｔの２分の１より低い値よりに設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ４の電圧がＶｓｔ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えない範囲で上昇する。また、このとき、回収コンデンサＣ１の電荷がトランジスタＱ７、ダイオードＤ６および回収コイルＬを介してパネル容量Ｃｐへ放出される。
【０１２６】
次に、期間ＴＢにおいて、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ７がローレベルになりトランジスタＱ７がオフする。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかにさらに上昇する。
【０１２７】
ここで、電源端子Ｖ４の電圧Ｖｃは、第３の実施の形態と同様に、最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ５によりノードＮ３の電圧が最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最大ピーク電圧Ｖｓｕｓまで上昇する。このとき、回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１２８】
次に、期間ＴＣにおいて、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフし、制御信号Ｓ８がハイレベルになりトランジスタＱ８がオンする。したがって、回収コンデンサＣ２がダイオードＤ７およびトランジスタＱ８を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓから滑らかに降下する。
【０１２９】
ここで、電源端子Ｖ４の電圧Ｖｃは、上記のように、最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ５によりノードＮ４の電圧が最大ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が立ち下がるが、サステインドライバ４ｃ内の抵抗成分により放電維持最低電圧Ｖｍｉｎまでは立ち下がらない。
【０１３０】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最大ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より低くなっているため、従来の放電電流よりもその極大値が抑えられる。また、このとき、パネル容量Ｃｐに蓄えられた電荷の一部は、回収コイルＬ、ダイオードＤ７およびトランジスタＱ８を介して回収コンデンサＣ２に蓄えられ、電荷の回収が行われる。
【０１３１】
次に、期間ＴＤにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ８がローレベルになりトランジスタＱ８がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ１に接続され、ノードＮ１の電圧ＮＶ１が急激に降下して放電維持最低電圧Ｖｍｉｎに固定される。
【０１３２】
次に、期間ＴＥにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに降下する。
【０１３３】
ここで、電源端子Ｖ３の電圧Ｖａは、上記のように、放電維持最低電圧Ｖｍｉｎの２分の１より低い値に設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ３の電圧がＶｍｉｎ／２より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇである接地電位まで立ち下がる。また、このとき、パネル容量Ｃｐに蓄えられた残りの電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。
【０１３４】
次に、期間ＴＦにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧ＮＶ１が接地電位に固定される。
【０１３５】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第３の実施の形態と同様の効果が得られる。
【０１３６】
（第５の実施の形態）
上記の第１乃至第４の実施の形態のサステインドライバでは、維持パルスＰｓｕの立ち上がり時に維持放電を行わせていたが、維持パルスＰｓｕの立ち下がり時に維持放電を行わせることも可能であり、以下に説明する本発明の第５乃至第８の実施の形態によるサステインドライバは、維持パルスＰｓｕの立ち下がり時に維持放電を行わせるサステインドライバであり、維持パルスＰｓｕの立ち下がり時に維持放電を行うプラズマディスプレイ装置に適用される。図１１は、本発明の第５の実施の形態によるサステインドライバの構成を示す回路図である。
【０１３７】
図１１に示すサステインドライバ４ｄと図３に示すサステインドライバ４とで異なる点は、放電維持最低電圧Ｖｍｉｎが印加される電源端子Ｖ１が放電停止電圧Ｖｇが印加される電源端子Ｖ５に変更され、トランジスタＱ２と接地端子との間にダイオードＤ８が付加されるとともに、電荷回収回路４１が電荷回収回路４１ｄに変更されることにより、電源端子Ｖ２に電圧Ｖｂを供給される電圧クランプ部ＣＬ１が電源端子Ｖ６に電圧Ｖｅを供給される電圧クランプ部ＣＬ６に変更され、電源端子Ｖ３に電圧Ｖａを供給される電圧クランプ部ＣＬ２が電源端子Ｖ７に電圧Ｖｄを供給される電圧クランプ部ＣＬ７に変更された点であり、その他の点は図３に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１３８】
図１１に示すように、電源端子Ｖ５は、ダイオードＤ５に接続され、放電停止電圧Ｖｇが印加される。ダイオードＤ８は、ノードＮ１の電圧が接地電位より低くなったときにトランジスタＱ２のドレインとソースとの間にもともと寄生しているダイオードが導通しないように、トランジスタＱ２と接地端子との間に接続される。電圧クランプ部ＣＬ６はノードＮ３に接続され、電源端子Ｖ６はダイオードＤ３に接続される。電源端子Ｖ６には、放電維持最低電圧Ｖｍｉｎ（本実施の形態では、接地電位）と放電停止電圧Ｖｇとの中間の電圧より高い電圧Ｖｅが印加される。電圧クランプ部ＣＬ７はノードＮ４に接続され、電源端子Ｖ７はダイオードＤ４に接続される。電源端子Ｖ７には、維持パルスＰｓｕの最小ピーク電圧Ｖｓｕｓと放電停止電圧Ｖｇとの中間の電圧より低い電圧Ｖｄが印加される。
【０１３９】
本実施の形態では、トランジスタＱ４、ダイオードＤ２および電圧クランプ部ＣＬ７が遷移手段および共振遷移手段に相当し、トランジスタＱ３、ダイオードＤ１および電圧クランプ部ＣＬ６が逆遷移手段および共振逆遷移手段に相当し、ダイオードＤ８およびトランジスタＱ２が保持手段に相当する。また、電圧クランプ部ＣＬ６が第１の電圧保持手段に相当し、電圧クランプ部ＣＬ７が第２の電圧保持手段に相当する。また、ダイオードＤ８が保持用一方向導通素子に相当し、トランジスタＱ２が保持用スイッチング素子に相当し、その他の点は、第１の実施の形態と同様である。
【０１４０】
図１２は、図１１に示すサステインドライバの維持期間の動作を示すタイミング図である。図１２には、図１１のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図１１のトランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４が示される。
【０１４１】
まず、期間ＴＡにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。このとき、制御信号Ｓ２はローレベルにありトランジスタＱ２はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３はオフしている。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇから滑らかに降下する。
【０１４２】
ここで、電源端子Ｖ７の電圧Ｖｄは、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４等の抵抗成分による電圧低下を考慮し、最小ピーク電圧Ｖｓｕｓと放電停止電圧Ｖｇとの中間の電圧より低い電圧に設定されている。したがって、電圧クランプ部ＣＬ７によりノードＮ４の電圧がＶｓｕｓとＶｇとの中間の電圧より低くなり、サステインドライバ４ｄ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最小ピーク電圧Ｖｓｕｓまで降下する。このとき、パネル容量Ｃｐの電荷は、トランジスタＱ４、ダイオードＤ２および回収コイルＬを介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１４３】
次に、期間ＴＢにおいて、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、回収コンデンサＣ１，Ｃ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓから滑らかに上昇する。
【０１４４】
ここで、電源端子Ｖ６の電圧Ｖｅは、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い電圧に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｇ／２より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が上昇する。
【０１４５】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より高くなっているため、従来の駆動回路による放電電流よりもその極大値が抑えられる。また、このとき、回収コンデンサＣ１，Ｃ２の電荷が回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１４６】
次に、期間ＴＣにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ８およびトランジスタＱ２を介して接地端子に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎである接地電位に固定される。
【０１４７】
次に、期間ＴＤにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。したがって、回収コンデンサＣ１，Ｃ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに上昇する。
【０１４８】
ここで、電源端子Ｖ６の電圧Ｖｅは、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３等の抵抗成分を考慮し、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い電圧に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｇ／２より高くなり、サステインドライバ４ｄ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇまで立ち上がる。また、このとき、回収コンデンサＣ１，Ｃ２の電荷が回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１４９】
次に、期間ＴＥにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ５に接続され、ノードＮ１の電圧ＮＶ１がそのまま放電停止電圧Ｖｇに固定される。
【０１５０】
上記の動作を維持期間において繰り返し行うことにより、周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができる。したがって、維持パルスＰｓｕの電圧ＮＶ１が放電開始電圧Ｖｓｔ以下になるように維持パルスＰｓｕを滑らかに立ち下げて維持放電を発生させ、放電電流Ｉ１が極大値をとる以前に維持パルスＰｓｕを滑らかに立ち上げて放電維持最低電圧Ｖｍｉｎに保持し、後続の繰り返し放電を維持させることができる。
【０１５１】
この結果、維持期間において、放電電流である電流Ｉ１の極大値を抑えることができるとともに、維持パルスＰｓｕにおいて電流Ｉ１の極大値の周辺の電圧ＮＶ１を必要最低限の電圧に設定することができるので、少ない消費電力で放電セルＤＣの維持放電を行うことができる。また、ＬＣ共振により滑らかに駆動パルスＰｓｕを立ち下げおよび立ち上げているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。
【０１５２】
また、本実施の形態では、簡略な回路構成により、ＬＣ共振により上記波形を有する維持パルスＰｓｕを出力することができるとともに、電荷を回収することもできるので、さらに消費電力を少なくすることができる。
【０１５３】
また、本実施の形態では、維持パルスＰｓｕが滑らかではあるが十分に急峻に立ち下がるため、放電の際に発生される紫外線光が弱まることがなく、放電セルＤＣに設けられた蛍光体を十分強く発光させることができ、投入電力に対して効率のよい発光を行うことができる。
【０１５４】
（第６の実施の形態）
次に、本発明の第６の実施の形態によるサステインドライバについて図面を参照しながら説明する。図１３は、本発明の第６実施の形態によるサステインドライバの構成を示す回路図である。
【０１５５】
図１３に示すサステインドライバ４ｅと図１１に示すサステインドライバ４ｄとで異なる点は、電荷回収回路４１ｄが電荷回収回路４１ｅに変更されることにより、電源端子Ｖ６，Ｖ７とダイオードＤ３，Ｄ４との間にスイッチング素子であるトランジスタＱ５，Ｑ６がそれぞれ付加された点であり、その他の点は図１１に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１５６】
図１３に示すように、電圧クランプ部ＣＬ８は、ノードＮ３に接続され、電圧クランプ部ＣＬ９は、ノードＮ４に接続される。電圧クランプ部ＣＬ８は、トランジスタＱ５およびダイオードＤ３を含み、電圧クランプ部ＣＬ９は、トランジスタＱ６およびダイオードＤ４を含む。トランジスタＱ５は、電源端子Ｖ６とダイオードＤ３との間に接続され、トランジスタＱ６は、電源端子Ｖ７とダイオードＤ４との間に接続される。トランジスタＱ５のゲートには、制御信号Ｓ５が入力され、トランジスタＱ６のゲートには、制御信号Ｓ６が入力される。
【０１５７】
本実施の形態では、トランジスタＱ５が第１のスイッチング素子に相当し、トランジスタＱ６が第２のスイッチング素子に相当し、その他の点は、第５の実施の形態と同様である。
【０１５８】
図１４は、図１３に示すサステインドライバ４ｅの維持期間の動作を示すタイミング図である。図１４には、図１３のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図１３のトランジスタＱ１〜Ｑ６に入力される制御信号Ｓ１〜Ｓ６が示される。
【０１５９】
まず、期間ＴＡにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンし、制御信号Ｓ５がローレベルになりトランジスタＱ５がオフし、制御信号Ｓ６がローレベルになりトランジスタＱ６がオフする。このとき、制御信号Ｓ２はローレベルにありトランジスタＱ２はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３がオフしている。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇから滑らかに降下する。
【０１６０】
ここで、ノードＮ４の電圧は、後述するように、ノードＮ４が期間ＴＡの前（期間ＴＥ）において電圧クランプ部ＣＬ９に接続されていたため、期間ＴＡの初期時には維持パルスＰｓｕの最小ピーク電圧Ｖｓｕｓと放電停止電圧Ｖｇとの中間の電圧より低い電圧Ｖｄに設定されている。したがって、第５の実施の形態と同様に、サステインドライバ４ｅ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最小ピーク電圧Ｖｓｕｓまで降下する。このとき、電圧クランプ部ＣＬ８，ＣＬ９が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ８，ＣＬ９の影響を受けることなく、パネル容量Ｃｐの電荷が期間ＴＡの全期間でトランジスタＱ４、ダイオードＤ２および回収コイルＬを介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。ノードＮ１の電圧ＮＶ１が放電開始電圧を越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１６１】
次に、期間ＴＢにおいて、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、回収コンデンサＣ１，Ｃ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓから滑らかに上昇する。
【０１６２】
ここで、ノードＮ３の電圧は、後述するように、ノードＮ３が期間ＴＥにおいて電圧クランプ部ＣＬ８に接続され、その後期間ＴＡにおいて電荷の回収が行われたため、期間ＴＢの初期時には放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い電圧Ｖｅよりやや高い電圧に設定されている。したがって、第５の実施の形態と同様に、ＬＣ共振によりノードＮ１の電圧ＮＶ１が降下する。
【０１６３】
また、このとき、電圧クランプ部ＣＬ８，ＣＬ９が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ８，ＣＬ９の影響を受けることなく、期間ＴＢの全期間で、回収コンデンサＣ１，Ｃ２の電荷が回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１６４】
次に、期間ＴＣにおいて、制御信号Ｓ２がハイレべルになりトランジスタＱ２がオンし、制御信号Ｓ３がローレべルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ８およびトランジスタＱ２を介して接地端子に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎである接地電位に固定される。
【０１６５】
次に、期間ＴＤにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。したがって、回収コンデンサＣ１，Ｃ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに上昇する。
【０１６６】
ここで、ノードＮ３の電圧は、期間ＴＢにおいて電荷の放出が行われたため、期間ＴＣの初期時には、やや降下しているが、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い電圧に設定されている。したがって、第５の実施の形態と同様に、サステインドライバ４ｅ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇまで立ち上がる。
【０１６７】
また、このとき、電圧クランプ部ＣＬ８，ＣＬ９が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ８，ＣＬ９の影響を受けることなく、回収コンデンサＣ１，Ｃ２の電荷が回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１６８】
次に、期間ＴＥにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフし、制御信号Ｓ５がハイレベルになりトランジスタＱ５がオンし、制御信号Ｓ６がハイレベルになりトランジスタＱ６がオンする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ５に接続され、ノードＮ１の電圧ＮＶ１はそのまま放電停止電圧Ｖｇに固定される。また、ノードＮ３の電圧は、電圧クランプ部ＣＬ８によりＶｅに保持され、ノードＮ４の電圧は、電圧クランプ部ＣＬ９によりＶｄに保持され、この状態が維持される。
【０１６９】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第５の実施の形態と同様の効果が得られる。また、本実施の形態では、ＬＣ共振動作期間すなわち電荷回収期間は、電圧クランプ部ＣＬ８，ＣＬ９を回収コンデンサＣ１，Ｃ２に接続していないので、電圧クランプ部ＣＬ８，ＣＬ９の影響を受けない。したがって、期間ＴＡの全期間で電荷を回収し、期間ＴＢ，ＴＤで全期間で電荷を放出することができ、効率よく電荷を回収することができる。
【０１７０】
（第７の実施の形態）
次に、本発明の第７の実施の形態によるサステインドライバについて図面を参照しながら説明する。図１５は、本発明の第７の実施の形態によるサステインドライバの構成を示す回路図である。
【０１７１】
図１５に示すサステインドライバ４ｆと図１１に示すサステインドライバ４ｄとで異なる点は、電荷回収回路４１ｄが電荷回収回路４１ｆに変更されることにより、ノードＮ２とノードＮ３との間にダイオードＤ７およびトランジスタＱ８が付加され、電源端子Ｖ７に電圧Ｖｄを供給される電圧クランプ部ＣＬ７が電源端子Ｖ８に電圧Ｖｆを供給される電圧クランプ部ＣＬ１０に変更された点であり、その他の点は図１１に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１７２】
図１５に示すように、ダイオードＤ７およびトランジスタＱ８は、ノードＮ２とノードＮ３との間に直列に接続される。トランジスタＱ８のゲートには、制御信号Ｓ８が入力される。ダイオードＤ４は、電源端子Ｖ８とノードＮ４との間に接続されている。電源端子Ｖ８には、維持パルスＰｓｕの最小ピーク電圧Ｖｓｕｓと一段目の立ち下がり時のピーク電圧との中間の電圧より低い電圧Ｖｆが印加される。
【０１７３】
本実施の形態では、トランジスタＱ４，Ｑ８、ダイオードＤ２，Ｄ７および電圧クランプ部ＣＬ６，ＣＬ１０が遷移手段に相当し、トランジスタＱ８、ダイオードＤ７および電圧クランプ部ＣＬ６が第１の遷移手段および第１の共振遷移手段に相当し、トランジスタＱ４、ダイオードＤ２および電圧クランプ部ＣＬ１０が第２の遷移手段および第２の共振遷移手段に相当する。また、トランジスタＱ８およびダイオードＤ７が第１の立ち下げ用接続手段に相当し、トランジスタＱ４およびダイオードＤ２が第２の立ち下げ用接続手段に相当する。また、ダイオードＤ７が第１の立ち下げ用一方向導通素子に相当し、トランジスタＱ８が第１の立ち下げ用スイッチング素子に相当し、ダイオードＤ２が第２の立ち下げ用一方向導通素子に相当し、トランジスタＱ４が第２の立ち下げ用スイッチング素子に相当し、その他の点は、第５の実施の形態と同様である。
【０１７４】
図１６は、図１５に示すサステインドライバ４ｆの維持期間の動作を示すタイミング図である。図１６には、図１５のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図１５のトランジスタＱ１〜Ｑ４，Ｑ８に入力される制御信号Ｓ１〜Ｓ４，Ｓ８が示される。
【０１７５】
まず、期間ＴＡにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ８がハイレベルになりトランジスタＱ８がオンする。このとき、制御信号Ｓ２はローレベルにありトランジスタＱ２はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ２がトランジスタＱ８およびダイオードＤ７を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇから滑らかに降下する。
【０１７６】
ここで、電源端子Ｖ６の電圧Ｖｅは、第５の実施の形態と同様に、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い値、すなわち放電開始電圧Ｖｓｔと放電停止電圧Ｖｇとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｓｔとＶｇとの中間の電圧より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えない範囲で降下する。また、このとき、パネル容量Ｃｐの電荷がトランジスタＱ８、ダイオードＤ７および回収コイルＬを介して回収コンデンサＣ１，Ｃ２に蓄えられ、電荷の回収が行われる。
【０１７７】
次に、期間ＴＢにおいて、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンし、制御信号Ｓ８がローレベルになりトランジスタＱ８がオフする。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかにさらに降下する。
【０１７８】
ここで、電源端子Ｖ８の電圧Ｖｆは、サステインドライバ４ｆ内の抵抗成分を考慮し、最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低い値に設定されている。したがって、電圧クランプ部ＣＬ８によりノードＮ４の電圧が最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最小ピーク電圧Ｖｓｕｓまで降下する。このとき、パネル容量Ｃｐの電荷がトランジスタＱ４、ダイオードＤ２および回収コイルＬを介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１７９】
次に、期間ＴＣにおいて、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、回収コンデンサＣ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓから滑らかに上昇する。
【０１８０】
ここで、電源端子Ｖ６の電圧Ｖｅは、上記のように、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｇ／２より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が立ち上がる。
【０１８１】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より高くなっているため、従来の放電電流よりもその極大値が抑えられる。また、このとき、回収コンデンサＣ１，Ｃ２の電荷は、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１８２】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ８およびトランジスタＱ２を介して接地端子に接続され、ノードＮ１の電圧ＮＶ１が放電維持最低電圧Ｖｍｉｎである接地電位に固定される。
【０１８３】
次に、期間ＴＥにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。したがって、回収コンデンサＣ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに上昇する。
【０１８４】
ここで、電源端子Ｖ６の電圧Ｖｅは、上記のように、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｇ／２より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇまで立ち上がる。また、このとき、回収コンデンサＣ１，Ｃ２の電荷は、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０１８５】
次に、期間ＴＦにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ８に接続され、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇに固定される。
【０１８６】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態では、第５の実施の形態と同様の効果が得られるとともに、維持パルスＰｓｕを二段階で放電開始電圧以上に立ち下げているので、立ち下げ時の消費電力をさらに少なくすることができる。
【０１８７】
（第８の実施の形態）
次に、本発明の第８の実施の形態によるサステインドライバについて図面を参照しながら説明する。図１７は、本発明の第８の実施の形態によるサステインドライバの構成を示す回路図である。
【０１８８】
図１７に示すサステインドライバ４ｇと図１５に示すサステインドライバ４ｆとで異なる点は、電荷回収回路４１ｆが電荷回収回路４１ｇに変更されることにより、ノードＮ２とノードＮ４との間にダイオードＤ６およびトランジスタＱ７が付加された点であり、その他の点は図１５に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【０１８９】
図１７に示すように、ダイオードＤ６およびトランジスタＱ７は、ノードＮ２とノードＮ４との間に直列に接続される。トランジスタＱ７のゲートには、制御信号Ｓ７が入力される。
【０１９０】
本実施の形態では、トランジスタＱ７，Ｑ３、ダイオードＤ６，Ｄ１および電圧クランプ部ＣＬ１０，ＣＬ６が逆遷移手段に相当し、トランジスタＱ７、ダイオードＤ６および電圧クランプ部ＣＬ１０が第１の共振逆遷移手段に相当し、トランジスタＱ３、ダイオードＤ１および電圧クランプ部ＣＬ６が第２の共振逆遷移手段に相当する。また、ダイオードＤ７が第１の立ち下げ用一方向導通素子に相当し、トランジスタＱ８が第１の立ち下げ用スイッチング素子に相当し、ダイオードＤ２が第２の立ち下げ用一方向導通素子に相当し、トランジスタＱ４が第２の立ち下げ用スイッチング素子に相当し、その他の点は、第７の実施の形態と同様である。
【０１９１】
図１８は、図１７に示すサステインドライバ４ｇの維持期間の動作を示すタイミング図である。図１８には、図１７のノードＮ１の電圧ＮＶ１、放電セルＤＣの放電電流Ｉ１および図１７のトランジスタＱ１〜Ｑ４，Ｑ７，Ｑ８に入力される制御信号Ｓ１〜Ｓ４，Ｓ７，Ｓ８が示される。
【０１９２】
まず、期間ＴＡにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ８がハイレベルになりトランジスタＱ８がオンする。このとき、制御信号Ｓ２はローレベルにありトランジスタＱ２はオフし、制御信号Ｓ３はローレベルにありトランジスタＱ３はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフし、制御信号Ｓ７はローレベルにありトランジスタＱ７はオフしている。したがって、回収コンデンサＣ２がトランジスタＱ８およびダイオードＤ７を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇから滑らかに降下する。
【０１９３】
ここで、電源端子Ｖ６の電圧Ｖｅは、第５の実施の形態と同様に、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い値、すなわち放電開始電圧Ｖｓｔと放電停止電圧Ｖｇとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｓｔとＶｇとの中間の電圧より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えない範囲で上昇する。また、このとき、パネル容量Ｃｐの電荷がトランジスタＱ８、ダイオードＤ７および回収コイルＬを介して回収コンデンサＣ１，Ｃ２に蓄えられ、電荷の回収が行われる。
【０１９４】
次に、期間ＴＢにおいて、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンし、制御信号Ｓ８がローレベルになりトランジスタＱ８がオフする。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかにさらに降下する。
【０１９５】
ここで、電源端子Ｖ８の電圧Ｖｆは、第７の実施の形態と同様に、最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低い値に設定されている。したがって、電圧クランプ部ＣＬ１０によりノードＮ４の電圧が最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えて最小ピーク電圧Ｖｓｕｓまで降下する。このとき、パネル容量Ｃｐの電荷がトランジスタＱ４、ダイオードＤ２および回収コイルＬを介して回収コンデンサＣ１に蓄えられ、電荷の回収が行われる。ノードＮ１の電圧ＮＶ１が放電開始電圧Ｖｓｔを越えると、放電セルＤＣの維持放電が開始され、ノードＮ１を流れる放電電流成分のみを表す電流Ｉ１が上昇し始める。
【０１９６】
次に、期間ＴＣにおいて、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフし、制御信号Ｓ７がハイレベルになりトランジスタＱ７がオンする。したがって、回収コンデンサＣ１がダイオードＤ６およびトランジスタＱ７を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓから滑らかに上昇する。
【０１９７】
ここで、電源端子Ｖ８の電圧Ｖｆは、上記のように、最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低い値に設定されている。したがって、電圧クランプ部ＣＬ１０によりノードＮ４の電圧が最小ピーク電圧Ｖｓｕｓと期間Ａでのピーク電圧Ｖｐとの中間の電圧より低くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が立ち上がるが、サステインドライバ４ｇ内の抵抗成分により放電維持最低電圧Ｖｍｉｎまでは立ち上がらない。
【０１９８】
このとき、ノードＮ１の電流Ｉ１は、電圧ＮＶ１が最小ピーク電圧Ｖｓｕｓに達してからやや遅れて極大値をとるとともに、そのタイミングには電圧ＮＶ１がすでにピーク値より高くなっているため、従来の放電電流よりもその極大値が抑えられる。また、このとき、回収コンデンサＣ１の電荷は、回収コイルＬ、ダイオードＤ６およびトランジスタＱ７を介してパネル容量Ｃｐへ放出される。
【０１９９】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ７がローレベルになりトランジスタＱ７がオフする。したがって、ノードＮ１がダイオードＤ８およびトランジスタＱ２を介して接地端子に接続され、ノードＮ１の電圧ＮＶ１が急激に上昇して放電維持最低電圧Ｖｍｉｎである接地電位に固定される。
【０２００】
次に、期間ＴＥにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。したがって、回収コンデンサＣ２がダイオードＤ１およびトランジスタＱ３を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧ＮＶ１が滑らかに上昇する。
【０２０１】
ここで、電源端子Ｖ６の電圧Ｖｅは、上記のように、放電維持最低電圧Ｖｍｉｎと放電停止電圧Ｖｇとの中間の電圧より高い値に設定されている。したがって、電圧クランプ部ＣＬ６によりノードＮ３の電圧がＶｇ／２より高くなり、ＬＣ共振によりノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇまで立ち上がる。また、このとき、回収コンデンサＣ１，Ｃ２の電荷は、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３を介してパネル容量Ｃｐへ放出される。
【０２０２】
次に、期間ＴＦにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１がダイオードＤ５およびトランジスタＱ１を介して電源端子Ｖ５に接続され、ノードＮ１の電圧ＮＶ１が放電停止電圧Ｖｇに固定される。
【０２０３】
上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第７の実施の形態と同様の効果が得られる。
【０２０４】
なお、上記の各実施の形態では、駆動回路の一例としてサステインドライバについて説明したが、スキャンドライバ等についても上記と同様にして本発明を適用することができ、その場合も同様の効果を得ることができる。また、上記の各実施の形態では、２個の電圧クランプ部を用いているが、各立ち上げおよび立ち下げ動作毎に個別の電圧クランプ部を設け、各動作に適した電圧にクランプするようにしてもよい。
【０２０５】
【発明の効果】
本発明によれば、放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとると同時またはその前に駆動パルスを滑らかに逆方向に遷移させて放電維持電圧に保持しているので、不要な電磁波の輻射を抑制することができるとともに、少ない消費電力で放電を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図
【図２】図１のＰＤＰにおけるアドレス電極、スキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図
【図３】本発明の第１の実施の形態によるサステインドライバの構成を示す回路図
【図４】図３に示すサステインドライバの維持期間の動作を示すタイミング図
【図５】本発明の第２の実施の形態によるサステインドライバの構成を示す回路図
【図６】図５に示すサステインドライバの維持期間の動作を示すタイミング図
【図７】本発明の第３の実施の形態によるサステインドライバの構成を示す回路図
【図８】図７に示すサステインドライバの維持期間の動作を示すタイミング図
【図９】本発明の第４の実施の形態によるサステインドライバの構成を示す回路図
【図１０】図９に示すサステインドライバの維持期間の動作を示すタイミング図
【図１１】本発明の第５の実施の形態によるサステインドライバの構成を示す回路図
【図１２】図１１に示すサステインドライバの維持期間の動作を示すタイミング図
【図１３】本発明の第６の実施の形態によるサステインドライバの構成を示す回路図
【図１４】図１３に示すサステインドライバの維持期間の動作を示すタイミング図
【図１５】本発明の第７の実施の形態によるサステインドライバの構成を示す回路図
【図１６】図１５に示すサステインドライバの維持期間の動作を示すタイミング図
【図１７】本発明の第８の実施の形態によるサステインドライバの構成を示す回路図
【図１８】図９に示すサステインドライバの維持期間の動作を示すタイミング図
【図１９】従来のサステインドライバの構成を示す回路図
【図２０】図１９に示すサステインドライバの維持期間の動作を示すタイミング図
【符号の説明】
１  ＰＤＰ
２  データドライバ
３  スキャンドライバ
３ａ  スキャンドライバＩＣ
４，４ａ〜４ｇ  サステインドライバ
１１  アドレス電極
１２  スキャン電極
１３  サステイン電極
４１，４１ａ〜４１ｇ  電荷回収回路
Ｃ１，Ｃ２  回収コンデンサ
ＣＬ１〜ＣＬ１０  電圧クランプ部
Ｄ１〜Ｄ８  ダイオード
Ｌ  回収コイル
Ｑ１〜Ｑ８  電界効果型トランジスタ
【図１】
0004520554.tif 000002
【図２】
0004520554.tif 000003
【図３】
0004520554.tif 000004
【図４】
0004520554.tif 000005
【図５】
0004520554.tif 000006
【図６】
0004520554.tif 000007
【図７】
0004520554.tif 000008
【図８】
0004520554.tif 000009
【図９】
0004520554.tif 000010
【図１０】
0004520554.tif 000011
【図１１】
0004520554.tif 000012
【図１２】
0004520554.tif 000013
【図１３】
0004520554.tif 000014
【図１４】
0004520554.tif 000015
【図１５】
0004520554.tif 000016
【図１６】
0004520554.tif 000017
【図１７】
0004520554.tif 000018
【図１８】
0004520554.tif 000019
【図１９】
0004520554.tif 000020
【図２０】
0004520554.tif 000021