(57)【特許請求の範囲】
【請求項１】
複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階、
前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、一端が前記露出した各ボンディングパッドに連結し、他端が各半導体チップの端部へ延びる金属トレースを形成する段階、
スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離すると共に、前記金属トレースの他端を前記絶縁層の各々の側部を通して露出させる段階、
前記個々に切断した各半導体チップのボンディングパッド形成面を接合して、前記金属トレースの各々を電気的に連結する段階、
前記露出した金属トレースの他端に金属ワイヤの一端をボンディングする段階、
及び、
前記金属ワイヤの他端と各半導体チップの反対面が露出するように、前記接合された上部及び下部半導体チップの両側部を封止剤にてモールドする段階を含むことを特徴とするスタックドチップサイズパッケージの製造方法。
【請求項２】
前記各半導体チップの接合段階は、
前記絶縁層の各々をソフト硬化する段階、
前記絶縁層と前記金属トレースの各々を熱圧着する段階、及び
前記絶縁層の各々をハード硬化する段階からなることを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
【請求項３】
前記金属トレースの熱圧着前に、前記金属トレースをプラズマで洗浄して活性化させる段階をさらに行うことを特徴とする請求項２に記載のスタックドチップサイズパッケージの製造方法。
【請求項４】
前記各半導体チップの接合段階は、
前記半導体チップの各絶縁層を接着剤により接着する段階、及び
前記各絶縁層と接着剤を硬化して接合する段階からなることを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
【請求項５】
前記半導体チップの分離後、各半導体チップの側面を研磨する段階をさらに行うことを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
【請求項６】
前記研磨段階後、前記絶縁層を通して露出する前記金属トレースの他端に付着された異質物の除去のために微少エッチングを行うことを特徴とする請求項５記載のスタックドチップサイズパッケージの製造方法。
【請求項７】
前記封止剤のモールド段階後、前記上部半導体チップの表面にヒートシンクを付着する段階をさらに含むことを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スタックドチップサイズパッケージの製造方法に関するものであり、より詳しくは、少なくとも２個以上の半導体チップをスタックキングして半導体チップ程度の大きさで一つのパッケージで構成したスタックパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、メモリチップの容量増大化が急速に進んでいる。この点に関しては現在、１２８Ｍ  ＤＲＡＭが量産段階にあるが、近い将来、２５６Ｍ  ＤＲＡＭの量産がこれに代わって行われる動向にある。
【０００３】
一般的に、メモリチップの容量増大、則ち高集積化の達成方法として、限定された半導体素子の空間内に多数のセルを製造する技術が開示されている。このような方法では、精密な微細線幅を要求する等、高難度の技術及び多くの開発時間を必要とする。したがって、最近、より容易に高集積化が達成できるスタッキング（Ｓｔａｃｋｉｎｇ）技術が開発され、これに対する研究が盛んに行われている。
【０００４】
半導体業界におけるスタッキングとは、少なくとも二つ以上の半導体素子を垂直に積上げてメモリ容量を倍加させる技術である。こうしたスタッキングによれば、例えば２個の６４Ｍ  ＤＲＡＭ級素子を積層して１２８Ｍ  ＤＲＡＭ級で、２個の１２８Ｍ  ＤＲＡＭ級素子を積層して２５６Ｍ  ＤＲＡＭ級で構成できる。
【０００５】
前記の様なスタッキングによるパッケージの典型的な一例の構造は次の通りである。ボンディングパッドが上面に配置された半導体チップにリードフレームのインナーリードを接着剤で付着し、このインナーリードはボンディングパッドに金属ワイヤにより連結する。全体が封止剤でモールドされると、リードフレームのアウタリードが封止剤の両側に突出される。
【０００６】
こうした一つのパッケージ上に同様な構造のパッケージが積層される。則ち、上部に積層されるパッケージのアウタリードが下部パッケージのリードフレーム中間に接合されて、電気的に連結する。
【０００７】
しかしながら、前記の一般的なスタックパッケージは、パッケージの全体厚さが厚すぎるという短所がある。また、上部パッケージの信号伝達経路が、上部パッケージのアウタリードを通して下部パッケージのリードフレームを経なければならないため、電気的な信号経路が長すぎるという短所もある。特に、上部及び下部パッケージのリードをハンダ付けで接合するが、このハンダ付け不良のため接続不良がしばしば発生した。
【０００８】
これを解消するために、従来は図１に示したスタックパッケージが提示された。同図に示すように、上部半導体チップ１ａ及び下部半導体チップ１ｂのボンディングパッド形成面が所定間隔をおいて配置される。上部リードフレーム２ａ及び下部リードフレーム２ｂが各半導体チップ１ａ、１ｂのボンディングパッド形成面に接着され、そのインナーリードが金属ワイヤ３によりボンディングパッドに電気的に連結する。一方、上部リードフレーム２ａ、下部リードフレーム２ｂの外側端部が下部リードフレーム２ｂの中間部分にボンディングされている。下部リードフレーム２ｂのアウターリードのみが露出するように、全体結果物が封止剤４でモールドされている。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記の従来のスタックパッケージでは、次の様な問題点が生じてしまう。まず、信号伝達経路は低減されたが、ある一つの半導体チップに不良が発生すると、２個の半導体チップとも不良処理しなければならないという問題点がある。
【００１０】
また、各リードフレームが対向して配置されるため、リードフレーム間の公差により不良が発生する恐れがある。そして、リードフレーム間をレーザーで接合させるため、高価なレーザー装備が必要になる。特に各リードフレームが半永久的に接合されるため、以後の保守作業が殆ど不可能になる。さらに、チップの大きさが変更されると、それによるリードフレームを新たに製作しなければならない。
【００１１】
さらなる問題点としては、各半導体チップが封止剤で完全密閉されるため、駆動中の熱発散が効果的に行われない。すなわち、放熱板の機能をもつヒートシンク（ｈｅａｔ  ｓｉｎｋ）を設ける部分がないため、熱発散がうまく行われない。
【００１２】
従って、本発明は前記問題点を解消する為になされたもので、その目的とするところは、全体厚さを増加させることなく、信号干渉を排除すると共に、信号伝達経路を短くできるスタックドチップサイズパッケージの製造方法を提供することにある。
【００１３】
本発明の他の目的は、高価のレーザー装備を用いず、簡単な工程で積層された半導体チップ間の電気的信号連結を具現することにある。
【００１４】
本発明の更に他の目的は、各半導体チップの分離を容易にして、ある半導体チップの不良のためスタックパッケージ全体の廃棄処分するという事態を防止することにある。
【００１５】
本発明の更に他の目的は、ヒートシンクの付着を可能とし、熱発散特性を向上させることにある。
【００１６】
【課題を解決するための手段】
前記目的を達成する為に、本発明によるスタックドチップサイズパッケージは、複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階、前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、一端が前記露出した各ボンディングパッドに連結し、他端が各半導体チップの端部へ延びる金属トレースを形成する段階、スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離すると共に、前記金属トレースの他端を前記絶縁層の各々の側部を通して露出させる段階、前記個々に切断した各半導体チップのボンディングパッド形成面を接合して、前記金属トレースの各々を電気的に連結する段階、前記露出した金属トレースの他端に金属ワイヤの一端をボンディングする段階、及び前記金属ワイヤの他端と各半導体チップの反対面が露出するように、前記接合された上部及び下部半導体チップの両側部を封止剤にてモールドする段階を含むことを特徴とする。
【００１７】
前記の本発明の構成によれば、リードフレームの代りに金属トレースを用いるため信号干渉が最小化し、リードフレーム使用が排除されるためリードフレーム接合のための高価のレーザー装備が不要になる。また、封止剤の積層された半導体チップの側部のみをモールドするため、この部分の封止剤さえ除去すれば積層された半導体チップを容易に分離でき、かつ半導体チップの表面が封止剤から露出するため、ヒートシンクの付着が可能になる。
【００１８】
【発明の実施の形態】
実施の形態１．図２乃至図２２は本発明の実施の形態１によるチップサイズパッケージを製造工程の順に示す図である。まず、図２に示すように、複数の半導体チップの構成されたウェーハ１０を回転テーブル上に置き、図３のように回転テーブルを回転させながら絶縁層２０をウェーハ１０上にスピンコーティングすれば、図４のようにウェーハ１０表面に絶縁層２０が一定厚さに塗布される。
【００１９】
その後、図５のように絶縁層２０をエッチングしてボンディングパッド１１の露出するビアホール２１を形成する。続いて、絶縁層２０上に金属層を蒸着後、この金属層をパターニングして金属トレース３０（図６参照）を形成するが、このときのパターニングした金属トレース３０の構造を図６に平面図で示す。図６では前記の各ボンディングパッド１１に金属トレース３０が電気的に連結した構造を示しているが、但し絶縁層２０の中央の金属層は除去されないで残っている形状を示している。中央に残した金属層３１はパワーまたは接地用として、前記の各ボンディングパッド１１中のパワーまたは接地用パッドに残した金属層３１が連結する。一方、図７は電気信号用ボンディングパッド１１に連結した金属トレース３０を示すもので、図６のVII−VII線に沿う断面図である。図８はパワーまたは接地用ボンディングパッド１１に連結した金属層３１を示すもので、図６のVIII−VIII線に沿う断面図である。
【００２０】
一方、金属トレース３０は単層構造でなくアルミニウム／ニッケル／金の積層された３層構造であることが望ましい。アルミニウムはボンディングパッド１１の材質であるアルミニウムと直接接触する役割を、ニッケルはアルミニウムと金との反応を防止する拡散防止層の役割を、金は次工程時に速く拡散されてよく接合されるようにする役割をそれぞれ果たしている。一方、アルミニウムは５，０００Å、ニッケルは２，０００Å、金は５，０００Å程度の厚さで蒸着し、特に金属トレース３０の全体厚さは１０，０００〜２０，０００Å程度で制御することが望ましい。また、金属トレース３０は前述した材質と３層構造の代りに、アルミニウム／パラジウム／金、アルミニウム／白金／金、アルミニウム／銅／ニッケル／クロム／金、アルミニウム／銅／ニッケル／コバルト／金、アルミニウム／ニッケル／金／錫、アルミニウム／ニッケル／クロム／金／錫、及びアルミニウム／コバルト／金／錫からなる群から選択された他の構造に代替可能である。
【００２１】
続いて、スクライブラインに沿ってウェーハ１０を切断して図９に示す個々の半導体チップ４０、４１に分離する。次に、２個の半導体チップ４０、４１を接着する工程を行うが、この接着方法には次の様な２種類がある。
【００２２】
第一は、図１１のように、プラズマで各半導体チップ４０、４１の金属トレース３０表面を洗浄して、その表面すなわち金材質の表面を活性化させる。また、絶縁層２０をソフト硬化させる。この状態から、図９のように上部半導体チップ４０を返して下部半導体チップ４１表面に置く。次に、熱圧着を行うと、図１２のように活性化した各金属トレース３０表面が接合し始めることになり、図１３のように二つの金属トレース３０が完全に接合する。同様に、図１０のように絶縁層２０も互いに接合する。次に、前記の処理結果として得られた物の全体をハード硬化して接合境界面を堅くする。熱圧着温度は略３００℃程度が望ましい。
【００２３】
第二は、絶縁層２０をソフト硬化できない場合に適用される。図１４のように各絶縁層２０間に接着剤５０を塗布後、熱圧着して、接着剤５０内の気泡を除去すると共に各金属トレース３０も接合する。次に、前記の処理結果として得られた物の全体を硬化させると、図１５のように接着剤５０を介して上部半導体チップ４０及び下部半導体チップ４１が接合される。
【００２４】
第一の方法を用いたことを前提として、図１６のように上下に積層された各半導体チップ４０、４１の両側面を研磨具６０で研磨して金属トレース３０を絶縁層２０から露出させる。次に、図１７のように露出した金属トレース３０部分を微少エッチングして、金属トレース３０の露出部分に埋め込んだ異質物を除去する。或いは図１８のように、研磨具６０の代りにノズル７０を通して各半導体チップ４０、４１の両側面に研磨剤を噴射して研磨する事も出来る。
【００２５】
続いて、図１９のように、外部接続端子として働く金属ワイヤ８０の一端を、露出した金属トレース３０にボンディングする。次に、図２０のように全体結果物を立てた後、半導体チップ４０、４１の両側面に治具９０を貼り合わせた状態で、その間に封止剤１００を塗布すると、図２１のようになる。最後に、図２２のように治具９０を分離すると、封止剤１００が上下に積層されて接合された半導体チップ４０、４１の両側部のみモールドした状態になり、上部半導体チップ４０の表面と下部半導体チップ４１の下面が露出した状態になり、金属ワイヤ８０の他端は封止剤１００で露出されて基板に実装することができる。
【００２６】
図２３は本発明の実施の形態１において、上部面に凹凸構造を持つヒートシンク１３０が上部半導体チップ４０の表面に付着されるスタックドチップサイズパッケージを示す断面図である。
【００２７】
【発明の効果】
以上から説明したように、本発明によれば、積層された上部及び下部半導体チップの各ボンディングパッドが、金属トレースを介して直接外部接続端子に連結するため、電気信号伝達経路が短くなる。かつ、金属トレースを用いるため、相互間の信号干渉が最小化する。
【００２８】
また、リードフレーム使用が排除されるので、高価のレーザー装備を使用することなく、簡単な熱圧着方法にて半導体チップの積層が可能になる。
【００２９】
また、封止剤は積層された半導体チップの側部のみをモールドするため、ある半導体チップに不良が発生すれば、側部にある封止剤のみを除去して、不良半導体チップのみを廃棄できるという利点もある。
【００３０】
さらに、各半導体チップの反対面は共に露出状態であるから、熱発散能力が向上し、特に露出面にヒートシンクの付着が可能になる。
【００３１】
しかも、各半導体チップの側部が封止剤でモールドされるため、外部からの水分侵入が防止される。
【００３２】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００３３】
【図１】従来のスタックパッケージを示す断面図である。
【図２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、ウェーハーを回転テーブル上に置いた状態を示す状態図である。
【図３】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、絶縁層をウェーハー上にスピンコーティングする状況を示した状態図である。
【図４】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、絶縁層をウェーハー上にスピンコーティングした状況を示した状態図である。
【図５】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属トレースを形成する状況を示した状態図である。
【図６】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属トレースの平面図である。
【図７】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、図６のVII−VII断面図である。
【図８】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、図６のVIII−VIII断面図である。
【図９】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップを熱圧着する状況を表す状態図である。
【図１０】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップの熱圧着後の状況を表す状態図である。
【図１１】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップの金材質表面を活性化し、絶縁層をソフト硬化させる状況を表す状態図である。
【図１２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、活性化した金属表面が接合する状況を表す状態図である。
【図１３】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、二つの金属トレースが完全に接合した状況を表す状態図である。
【図１４】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、各絶縁層間に接着剤を塗布後、熱圧着して、接着剤内の気泡を除去すると共に各金属トレースを接合する状況を表す状態図である。
【図１５】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、接着剤を介して上部半導体チップ及び下部半導体チップが接合される状況を表わす状態図である。
【図１６】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上下に積層された各半導体チップの両側面を研磨具で研磨して金属トレースを絶縁層から露出させる状況を表す状態図である。
【図１７】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、露出した金属トレース部分を微少エッチングして、金属トレースの露出部分に埋め込んだ異質物を除去する状況を表す状態図である。
【図１８】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、研磨具の代りにノズルを通して各半導体チップの両側面に研磨剤を噴射して研磨する状況を表す状態図である。
【図１９】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、外部接続端子として働く金属ワイヤの一端を、露出した金属トレースにボンディングする状況を表す状態図である。
【図２０】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、全体結果物を表す状態図である。
【図２１】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、全体結果物を立てた後、半導体チップの両側面に治具を貼り合わせた状態で、その間に封止剤を塗布する状況を表す状態図である。
【図２２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属ワイヤの他端を基板に実装する状況を表す状態図である。
【図２３】本発明の実施の形態１によるスタックドチップサイズパッケージを示す断面図である。
【符号の説明】
【００３４】
１０  ウェーハ
１１  ボンディングパッド
２０  絶縁層
３０  金属トレース
４０  上部半導体チップ
４１  下部半導体チップ
６０  研磨具
７０  ノズル
８０  金属ワイヤ
１００  封止剤
１３０  ヒートシンク
【図１】
0004406497.tif 000002
【図２】
0004406497.tif 000003
【図３】
0004406497.tif 000004
【図４】
0004406497.tif 000005
【図５】
0004406497.tif 000006
【図６】
0004406497.tif 000007
【図７】
0004406497.tif 000008
【図８】
0004406497.tif 000009
【図９】
0004406497.tif 000010
【図１０】
0004406497.tif 000011
【図１１】
0004406497.tif 000012
【図１２】
0004406497.tif 000013
【図１３】
0004406497.tif 000014
【図１４】
0004406497.tif 000015
【図１５】
0004406497.tif 000016
【図１６】
0004406497.tif 000017
【図１７】
0004406497.tif 000018
【図１８】
0004406497.tif 000019
【図１９】
0004406497.tif 000020
【図２０】
0004406497.tif 000021
【図２１】
0004406497.tif 000022
【図２２】
0004406497.tif 000023
【図２３】
0004406497.tif 000024