(57)【特許請求の範囲】
【請求項１】
第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第１の電位から前記第２の電位まで駆動パルスを立ち上げる遷移手段とを備え、
前記遷移手段は、一端が前記第１の電位に保持され、前記容量性負荷から前記インダクタンス素子を介して電力を回収するための容量性素子と、
前記容量性素子の前記インダクタンス素子側の他端の電位を前記第１の電位と前記第２の電位との中間の電位より高い電位に保持する電位保持手段とを含むことを特徴とする駆動回路。
【請求項２】
前記電位保持手段は、前記第１の電位と前記第２の電位との中間の電位より高い電位を受ける電源端子と、前記電源端子と前記容量性素子の前記他端との間に接続される一方向導通素子とを含むことを特徴とする請求項１記載の駆動回路。
【請求項３】
第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の電位から前記第１の電位まで駆動パルスを立ち下げる遷移手段とを備え、
前記遷移手段は、一端が前記第１の電位に保持され、前記容量性負荷から前記インダクタンス素子を介して電力を回収するための容量性素子と、
前記容量性素子の前記インダクタンス素子側の他端の電位を前記第１の電位と前記第２の電位との中間の電位より低い電位に保持する電位保持手段とを含むことを特徴とする駆動回路。
【請求項４】
前記電位保持手段は、前記第１の電位と前記第２の電位との中間の電位より低い電位を受ける電源端子と、前記電源端子と前記容量性素子の前記他端との間に接続される一方向導通素子とを含むことを特徴とする請求項３記載の駆動回路。
【請求項５】
第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第１の電位から前記第２の電位まで駆動パルスを立ち上げ、前記容量性負荷と前記インダクタンス素子とのＬＣ共振により前記第２の電位から前記第１の電位まで前記駆動パルスを立ち下げる遷移手段とを備え、
前記遷移手段は、
一端が前記第１の電位に保持され、前記駆動パルスを前記第２の電位から前記第１の電位まで立ち下げるときに他端が前記インダクタンス素子に接続され、前記容量性負荷から電力を回収するための第１の容量性素子と、
一端が前記第１の容量性素子の前記他端に接続され、前記駆動パルスを前記第１の電位から前記第２の電位まで立ち上げるときに他端が前記インダクタンス素子に接続される第２の容量性素子と、
前記第２の容量性素子の前記他端の電位を前記第１の電位と前記第２の電位との中間の電位より高い電位に保持する第１の電位保持手段と、
前記第１の容量性素子の前記他端と前記第２の容量性素子の前記一端との接続点の電位を前記第１の電位と前記第２の電位との中間の電位より低い電位に保持する第２の電位保持手段とを含むことを特徴とする駆動回路。
【請求項６】
前記容量性負荷は、プラズマディスプレイパネルの電極を含むことを特徴とする請求項１〜５のいずれかに記載の駆動回路。
【請求項７】
前記容量性負荷としての複数の電極を含むプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの前記複数の電極を駆動する請求項１〜５のいずれかに記載の駆動回路とを備えることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動パルスにより容量性負荷を駆動するための駆動回路およびこの駆動回路を用いた表示装置に関するものである。
【０００２】
【従来の技術】
容量性負荷を駆動する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。
【０００３】
図１１は、従来のサステインドライバの構成を示す回路図である。図１１に示すように、サステインドライバ４００は、電力回収回路４０１およびスイッチＳＷ１１，ＳＷ１２を含む。電力回収回路４０１の出力端は、ノードＮ１１に接続されている。スイッチＳＷ１１は、電源端子Ｖ４とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ４には、電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本のサステイン電極に接続され、図１１では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【０００４】
電力回収回路４０１は、回収コンデンサＣ１１、回収コイルＬ１１、スイッチＳＷ２１，ＳＷ２２およびダイオードＤ１１，Ｄ１２を含む。回収コンデンサＣ１１は、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ１１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ１２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬ１１は、ノードＮ１２とノードＮ１１との間に接続されている。
【０００５】
図１２は、図１１のサステインドライバ４００の放電維持期間の動作を示すタイミング図である。図１２には、図１１のノードＮ１１の電圧およびスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。
【０００６】
まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに上昇する。次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電圧が急激に上昇し、期間ＴｃではノードＮ１１の電圧がＶｓｕｓに固定される。
【０００７】
次に、期間Ｔｄでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに降下する。その後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電圧が急激に降下し、接地電位に固定される。この動作を放電維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスＰｓｕが印加される。
【０００８】
上記のように、維持パルスＰｓｕの立ち上がり部分および立ち下がり部分は、電力回収回路４０１の動作による期間Ｔａ，ＴｄのＬＣ共振部とスイッチＳＷ１１またはスイッチＳＷ１２のオン動作による期間Ｔｂ，Ｔｅのエッジ部ｅ１，ｅ２とで構成されている。
【０００９】
【発明が解決しようとする課題】
通常、回収コンデンサＣ１１の電圧すなわちノードＮ１３の電圧は、Ｖｓｕｓ／２であり、理論的にはＬＣ共振によりＶｓｕｓまで立ち上がる。しかしながら、電力回収回路４０１内の抵抗成分、特に、回収コイルＬ１１、ダイオードＤ１１、スイッチＳＷ２１の抵抗成分によりエネルギー損失が発生し、維持パルスはＶｓｕｓまで立ち上がりきらない。このため、上記のように電源端子Ｖ４の電圧によりＶｓｕｓまで立ち上げられ、エッジ部ｅ１が形成される。また、同様の理由で維持パルスの立ち下がり部分にもエッジ部ｅ２が形成される。また、プラズマディスプレイパネルのスキャンドライバの動作も上記と同様であり、同様にエッジ部を有する維持パルスが複数のスキャン電極に周期的に印加されている。
【００１０】
したがって、上記のように維持パルスにエッジ部が形成されると、このエッジ部により不要な電磁波の輻射が発生する。このような不要な電磁波の輻射は、他の電子機器に電磁的な悪影響を及ぼす恐れがあるため、この不要な電磁波の輻射を抑制することが望まれる。
【００１１】
本発明の目的は、不要な電磁波の輻射を抑制することができる駆動回路およびその駆動回路を用いた表示装置を提供することである。
【００１２】
【課題を解決するための手段】
（１）第１の発明
第１の発明に係る駆動回路は、第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのＬＣ共振により第１の電位から第２の電位まで駆動パルスを立ち上げる遷移手段とを備え、遷移手段は、一端が第１の電位に保持され、容量性負荷からインダクタンス素子を介して電力を回収するための容量性素子と、容量性素子のインダクタンス素子側の他端の電位を第１の電位と第２の電位との中間の電位より高い電位に保持する電位保持手段とを含むものである。
【００１５】
この場合、容量性負荷とインダクタンス素子とのＬＣ共振により第１の電位から第２の電位まで立ち上げているので、駆動パルスを第１の電位から第２の電位まで滑らかに立ち上げることができる。したがって、第１の電位から第２の電位までの立ち上がり期間に不要なエッジ部を形成することがなく、この期間の不要な電磁波の輻射が抑制される。
【００１７】
また、容量性素子の電位を第１の電位と第２の電位との中間の電位より高い電位に保持することにより、駆動回路内の抵抗成分によるエネルギー損失を補償して、駆動パルスを低電位から高電位まで滑らかに立ち上げることができる。また、容量性素子により容量性負荷へ電力を放出することができるとともに、容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【００１８】
（２）第２の発明
第２の発明に係る駆動回路は、第１の発明に係る駆動回路の構成において、電位保持手段は、第１の電位と第２の電位との中間の電位より高い電位を受ける電源端子と、電源端子と容量性素子の他端との間に接続される一方向導通素子とを含むものである。
【００１９】
この場合、電源端子に接続される一方向導通素子を用い、簡略な回路構成で容量性素子の電位を第１の電位と第２の電位との中間の電位より高い電位に保持することができる。
【００２０】
（３）第３の発明
第３の発明に係る駆動回路は、第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのＬＣ共振により第２の電位から第１の電位まで駆動パルスを立ち下げる遷移手段とを備え、遷移手段は、一端が第１の電位に保持され、容量性負荷からインダクタンス素子を介して電力を回収するための容量性素子と、容量性素子のインダクタンス素子側の他端の電位を第１の電位と第２の電位との中間の電位より低い電位に保持する電位保持手段とを含むものである。
【００２１】
この場合、容量性負荷とインダクタンス素子とのＬＣ共振により第２の電位から第１の電位まで立ち下げているので、駆動パルスを第２の電位から第１の電位まで滑らかに立ち下げることができる。したがって、第２の電位から第１の電位までの立ち下がり期間に不要なエッジ部を形成することがなく、この期間の不要な電磁波の輻射が抑制される。
【００２３】
また、容量性素子の電位を第１の電位と第２の電位との中間の電位より低い電位に保持することにより、駆動回路内の抵抗成分によるエネルギー損失を補償して、駆動パルスを高電位から低電位まで滑らかに立ち下げることができる。また、容量性素子により容量性負荷へ電力を放出することができるとともに、容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【００２４】
（４）第４の発明
第４の発明に係る駆動回路は、第３の発明に係る駆動回路の構成において、電位保持手段は、第１の電位と第２の電位との中間の電位より低い電位を受ける電源端子と、電源端子と容量性素子の他端との間に接続される一方向導通素子とを含むものである。
【００２５】
この場合、電源端子に接続される一方向導通素子を用い、簡略な回路構成で容量性素子の電位を第１の電位と第２の電位との中間の電位より低い電位に保持することができる。
【００２６】
（５）第５の発明
第５の発明に係る駆動回路は、第１の電位の状態と第２の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのＬＣ共振により第１の電位から第２の電位まで駆動パルスを立ち上げ、容量性負荷とインダクタンス素子とのＬＣ共振により第２の電位から第１の電位まで駆動パルスを立ち下げる遷移手段とを備え、遷移手段は、一端が第１の電位に保持され、駆動パルスを第２の電位から第１の電位まで立ち下げるときに他端がインダクタンス素子に接続され、容量性負荷から電力を回収するための第１の容量性素子と、一端が第１の容量性素子の他端に接続され、駆動パルスを第１の電位から第２の電位まで立ち上げるときに他端がインダクタンス素子に接続される第２の容量性素子と、第２の容量性素子の他端の電位を第１の電位と第２の電位との中間の電位より高い電位に保持する第１の電位保持手段と、第１の容量性素子の他端と第２の容量性素子の一端との接続点の電位を第１の電位と第２の電位との中間の電位より低い電位に保持する第２の電位保持手段とを含むものである。
【００２７】
この場合、容量性負荷とインダクタンス素子とのＬＣ共振により第１の電位から第２の電位までの立ち上げおよび第２の電位から第１の電位までの立ち下げを行っているので、駆動パルスを第１の電位と第２の電位との間で滑らかに立ち上げおよび立ち下げることができる。したがって、立ち上がりおよび立ち下がり期間ともに不要なエッジ部を形成することがなく、不要な電磁波の輻射がより抑制される。
【００２９】
また、第２の容量性素子の電位を第１の電位と第２の電位との中間の電位より高い電位に保持し、ＬＣ共振により駆動パルスを第１の電位から第２の電位に滑らかに立ち上げることができるとともに、第１の容量性素子の電位を第１の電位と第２の電位との中間の電位より低い電位に保持し、ＬＣ共振により駆動パルスを第２の電位から第１の電位に滑らかに立ち下げることができる。また、第１および第２の容量性素子により容量性負荷へ電力を放出することができるとともに、第１の容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【００３４】
（６）第６の発明
第６の発明に係る駆動回路は、第１〜第５のいずれかの発明に係る駆動回路の構成において、容量性負荷は、プラズマディスプレイパネルの電極を含むものである。
【００３５】
この場合、プラズマディスプレイパネルの電極の駆動パルスを第１の電位から第２の電位まで滑らかに遷移させることができ、プラズマディスプレイパネルからの不要な電磁波の輻射が抑制される。
【００３６】
（７）第７の発明
第７の発明に係る表示装置は、容量性負荷としての複数の電極を含むプラズマディスプレイパネルと、プラズマディスプレイパネルの複数の電極を駆動する第１〜第５のいずれかの発明に係る駆動回路とを備えるものである。
【００３７】
本発明に係る表示装置においては、プラズマディスプレイパネルの複数の電極を駆動しても、駆動回路から発生される不要な電磁波の輻射が抑制されるので、表示装置から発生される不要な電磁波の輻射を抑制することができる。
【００３８】
【発明の実施の形態】
以下、本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。なお、本発明の駆動回路は、容量性負荷を駆動するものであれば、他の装置にも同様に適用することができ、たとえば、プラズマディスプレイパネル、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等の表示装置の駆動回路に適用できる。また、本発明の駆動回路をプラズマディスプレイパネルに用いる場合は、ＡＣ型、ＤＣ型等のいずれのプラズマディスプレイパネルの駆動回路にも適用でき、アドレス電極、サステイン電極およびスキャン電極のいずれの駆動回路にも適用できるが、サステイン電極およびスキャン電極の駆動回路に好適に用いることができる。
【００３９】
（第１の実施の形態）
まず、本発明の第１の実施の形態によるサステインドライバについて図面を参照しながら説明する。図１は、本発明の第１の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。
【００４０】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、複数のスキャンドライバＩＣ（回路）３ａおよびサステインドライバ４を含む。
【００４１】
ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セルが形成され、各放電セルが画面上の画素を構成する。
【００４２】
データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３に接続されている。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数のスキャン電極１２が接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。
【００４３】
データドライバ２は、書き込み期間において、画像データに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３により駆動され、書き込み期間において、シフトパルスＳＨを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セルにおいてアドレス放電が行われる。
【００４４】
また、複数のスキャンドライバＩＣ３ａは、維持期間において、周期的な維持パルスをＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、維持期間において、ＰＤＰ１の複数のサステイン電極１３にスキャン電極１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルにおいて維持放電が行われる。
【００４５】
図２は、図１のＰＤＰ１におけるスキャン電極１２およびサステイン電極１３の駆動電圧の一例を示すタイミング図である。
【００４６】
初期化および書き込み期間には、複数のスキャン電極１２に初期セットアップパルスＰｓｅｔが同時に印加される。その後、複数のスキャン電極１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の該当する放電セルにおいてアドレス放電が起こる。
【００４７】
次に、維持期間において、複数のスキャン電極１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
【００４８】
次に、本発明の第１の実施の形態である図１に示すサステインドライバ４についてさらに詳細に説明する。図３は、本発明の第１の実施の形態の図１に示すサステインドライバ４の構成を示す回路図である。
【００４９】
図３のサステインドライバ４は、電力回収回路４１およびスイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ、以下トランジスタと称す）Ｑ１，Ｑ２を含む。電力回収回路４１の出力端は、ノードＮ１に接続されている。トランジスタＱ１は、一端が電源端子Ｖ１に接続され、他端がノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ２は、一端がノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。電源端子Ｖ１には、電圧Ｖｓｕｓが印加される。
【００５０】
ノードＮ１は、例えば４８０本のサステイン電極１３に接続されているが、図３では、複数のサステイン電極１３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。なお、この点に関しては、以下の他の実施の形態によるサステインドライバについても同様である。
【００５１】
電力回収回路４１は、回収コンデンサＣ１、回収コイルＬ、スイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ、以下トランジスタと称す）Ｑ３，Ｑ４、ダイオードＤ１，Ｄ２および電圧クランプ部ＣＬ１を含む。電圧クランプ部ＣＬ１は、ダイオードＤ３を含む。
【００５２】
回収コンデンサＣ１は、ノードＮ３と接地端子との間に接続されている。ダイオードＤ３のアノードは、電源端子Ｖ２に接続され、ダイオードＤ３のカソードは、ノードＮ３に接続されている。電源端子Ｖ２には、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より高い電圧Ｖｂが印加される。トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ３との間に直列に接続されている。トランジスタＱ３のゲートには、制御信号Ｓ３が入力され、トランジスタＱ４のゲートには制御信号Ｓ４が入力される。回収コイルＬは、ノードＮ２とノードＮ１との間に接続されている。
【００５３】
本実施の形態では、回収コイルＬがインダクタンス素子に相当し、トランジスタＱ３，Ｑ４、ダイオードＤ１，Ｄ２、回収コンデンサＣ１および電圧クランプ部ＣＬ１が遷移手段または立ち上げ用遷移手段に相当する。また、回収コンデンサＣ１が容量性素子に相当し、電圧クランプ部ＣＬ１が電位保持手段に相当し、ダイオードＤ３が一方向導通素子に相当する。
【００５４】
図４は、図３に示すサステインドライバ４の放電維持期間の動作を示すタイミング図である。図４には、図３のノードＮ１の電圧およびトランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４が示される。
【００５５】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ１がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに上昇する。
【００５６】
ここで、電源端子Ｖ２の電圧Ｖｂは、回収コイルＬ、ダイオードＤ１およびトランジスタＱ３等の抵抗成分を考慮し、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より高い値に設定され、例えば、Ｖｓｕｓが約２００Ｖの場合、Ｖｂは約１１０〜１３０Ｖに設定されている。したがって、電圧クランプ部ＣＬ１によりノードＮ３の電圧がＶｓｕｓ／２より高くなり、サステインドライバ４内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧がＶｓｕｓまで上昇する。
【００５７】
また、このとき、回収コンデンサＣ１の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。ここで、ノードＮ３の電圧はやや降下するが、電圧クランプ部ＣＬ１によりＶｂにクランプされているため、Ｖｂより降下することはない。
【００５８】
次に、期間ＴＢにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。このとき、ノードＮ１の電圧はすでにＶｓｕｓまで上昇しており、電源端子Ｖ１によりノードＮ１の電圧がＶｓｕｓに固定される。
【００５９】
次に、期間ＴＣにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が緩やかに降下する。このとき、ノードＮ３の電圧は、Ｖｓｕｓ／２より高い電圧Ｖｂに設定されてるため、接地電位までは下がらない。
【００６０】
また、このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられる。したがって、ノードＮ３の電圧がやや上昇し、回収コンデンサ１による回収動作が行われる。
【００６１】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧が急激に降下し、接地電位に固定される。
【００６２】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部にエッジ部のない周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができるとともに、期間ＴＡにおいて電力を放出し、期間ＴＣにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスの立ち上がり期間に不要なエッジ部を形成することなく、この期間の不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【００６３】
なお、上記のようにＬＣ共振により維持パルスをＶｓｕｓまで立ち上げる場合、サステイン電極１３に十分な電流を流すことができない可能性があるが、この期間に十分な電流が流せなくとも、維持パルスの立ち下がり時に放電が行われる場合、放電現象には全く影響を与えない。したがって、本実施の形態では、維持パルスの立ち下がり時に放電が行われる場合、放電現象に影響を与えることなく、上記の効果を得ることができる。
【００６４】
（第２の実施の形態）
次に、本発明の第２の実施の形態によるサステインドライバについて図面を参照しながら説明する。図５は、本発明の第２の実施の形態によるサステインドライバの構成を示す回路図である。なお、図５に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【００６５】
図５に示すサステインドライバ４ａと図３に示すサステインドライバ４とで異なる点は、電力回収回路４１が電力回収回路４１ａに変更されることにより、電圧クランプ部ＣＬ１がノードＮ３の電圧をＶｓｕｓ／２より低い電圧Ｖａに保持する電圧クランプ部ＣＬ２に変更された点であり、その他の点は図３に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【００６６】
図５に示すように、電圧クランプ部ＣＬ２は、ノードＮ３に接続される。電圧クランプ部ＣＬ２は、ダイオードＤ４を含む。ダイオードＤ４のカソードは、電源端子Ｖ３に接続され、ダイオードＤ４のアノードは、ノードＮ３に接続される。電源端子Ｖ３には、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より低い電圧Ｖａが印加される。
【００６７】
本実施の形態では、回収コイルＬがインダクタンス素子に相当し、トランジスタＱ３，Ｑ４、ダイオードＤ１，Ｄ２、回収コンデンサＣ１および電圧クランプ部ＣＬ２が遷移手段または立ち下げ用遷移手段に相当する。また、回収コンデンサＣ１が容量性素子に相当し、電圧クランプ部ＣＬ２が電位保持手段に相当し、ダイオードＤ４が一方向導通素子に相当する。
【００６８】
図６は、図５のサステインドライバ４ａの放電維持期間の動作を示すタイミング図である。図６には、図５のノードＮ１の電圧およびトランジスタＱ１〜Ｑ４へ入力される制御信号Ｓ１〜Ｓ４が示される。
【００６９】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ１がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が緩やかに上昇する。このとき、ノードＮ１の電圧は、回路内の抵抗成分によるエネルギー損失の影響を受け、Ｖｓｕｓまでは上昇しない。
【００７０】
また、このとき、回収コンデンサＣ１の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出され、ノードＮ３の電圧はやや降下する。
【００７１】
次に、期間ＴＢにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、電源端子Ｖ１によりノードＮ１の電圧が急激に上昇し、ノードＮ１の電圧がＶｓｕｓに固定される。
【００７２】
次に、期間ＴＣにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに降下する。
【００７３】
ここで、電源端子Ｖ３の電圧Ｖａは、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４等の抵抗成分を考慮し、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より低い値に設定され、例えば、Ｖｓｕｓが約２００Ｖの場合、Ｖａは約７０〜９０Ｖに設定されている。したがって、電圧クランプ部ＣＬ２によりノードＮ３の電圧がＶｓｕｓ／２より低くなり、サステインドライバ４内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧が接地電位まで立ち下がる。
【００７４】
また、このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電力の回収動作が行われる。ここで、ノードＮ３の電圧はやや上昇するが、電圧クランプ部ＣＬ２によりＶａにクランプされているため、Ｖａより上昇することはない。
【００７５】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧はそのまま接地電位に固定される。
【００７６】
上記の動作を放電維持期間において繰り返し行うことにより、立ち下がり部にエッジ部のない周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができるとともに、期間ＴＡにおいて電力を放出し、期間ＴＣにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスの立ち下がり期間に不要なエッジ部を形成することなく、この期間の不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【００７７】
なお、上記のようにＬＣ共振により維持パルスを接地電位まで立ち下げる場合、サステイン電極１３に十分な電流を流すことができない可能性があるが、この期間に十分な電流が流せなくとも、維持パルスの立ち上がり時に放電が行われる場合、放電現象には全く影響を与えない。したがって、本実施の形態では、維持パルスの立ち上がり時に放電が行われる場合、放電現象に影響を与えることなく、上記の効果を得ることができる。
【００７８】
（第３の実施の形態）
次に、本発明の第３の実施の形態によるサステインドライバについて図面を参照しながら説明する。図７は、本発明の第３の実施の形態によるサステインドライバの構成を示す回路図である。なお、図７に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【００７９】
図７に示すサステインドライバ４ｂと図３に示すサステインドライバ４とで異なる点は、電力回収回路４１が電力回収回路４１ｂに変更されることにより、ノードＮ３と回収コンデンサＣ１との間に回収コンデンサＣ２が付加され、回収コンデンサＣ１と回収コンデンサＣ２との間のノードＮ４に電圧クランプ部ＣＬ２が付加された点であり、その他の点は図３に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【００８０】
図７に示すように、回収コンデンサＣ２は、ノードＮ３とノードＮ４との間に接続される。電圧クランプ部ＣＬ２は、ノードＮ４に接続される。電圧クランプ部ＣＬ２の構成は、図５に示す電圧クランプ部ＣＬ２と同様である。
【００８１】
本実施の形態では、回収コイルＬがインダクタンス素子に相当し、トランジスタＱ３，Ｑ４、ダイオードＤ１，Ｄ２、回収コンデンサＣ１，Ｃ２および電圧クランプ部ＣＬ１，ＣＬ２が遷移手段または立ち上げおよび立ち下げ用遷移手段に相当する。また、回収コンデンサＣ１が第１の容量性素子に相当し、回収コンデンサＣ２が第２の容量性素子に相当し、電圧クランプ部ＣＬ１が第１の電位保持手段に相当し、電圧クランプ部ＣＬ２が第２の電位保持手段に相当し、ダイオードＤ３が第１の一方向導通素子に相当し、ダイオードＤ４が第２の一方向導通素子に相当する。
【００８２】
図８は、図７に示すサステインドライバ４ｂの放電維持期間の動作を示すタイミング図である。図８には、図７のノードＮ１の電圧およびトランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４が示される。
【００８３】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに上昇する。
【００８４】
ここで、第１の実施の形態と同様に、電源電圧Ｖ２の電圧Ｖｂは、回路内の抵抗成分を考慮し、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より高い値に設定されている。したがって、サステインドライバ４ｂ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧がＶｓｕｓまで上昇する。
【００８５】
また、このとき、回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。
【００８６】
次に、期間ＴＢにおいて、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。このとき、ノードＮ１の電圧はすでにＶｓｕｓまで上昇しており、電源端子Ｖ１によりノードＮ１の電圧がそのままＶｓｕｓに固定される。
【００８７】
次に、期間ＴＣにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに降下する。
【００８８】
ここで、第２の実施の形態と同様に、電源端子Ｖ３の電圧Ｖａは、回路内の抵抗成分を考慮し、電源端子Ｖ１の電圧Ｖｓｕｓの２分の１より低い値に設定されている。したがって、サステインドライバ４ｂ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧が接地電位まで降下する。
【００８９】
また、このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられ、電力の回収動作が行われる。
【００９０】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオンする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧はそのまま接地電位に固定される。
【００９１】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部および立ち下がり部にエッジ部のない周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができるとともに、期間ＴＡにおいて電力を放出し、期間ＴＣにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスに不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【００９２】
（第４の実施の形態）
次に、本発明の第４の実施の形態によるサステインドライバについて図面を参照しながら説明する。図９は、本発明の第４の実施の形態によるサステインドライバの構成を示す回路図である。なお、図９に示すサステインドライバも図３に示すサステインドライバと同様に図１に示すプラズマディスプレイ装置に適用することができる。
【００９３】
図９に示すサステインドライバ４ｃと図７に示すサステインドライバ４ｂとで異なる点は、電力回収回路４１ｂが電力回収回路４１ｃに変更されることにより、電源端子Ｖ２，Ｖ３とダイオードＤ３，Ｄ４との間にスイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ、以下トランジスタと称する）Ｑ５，Ｑ６がそれぞれ付加された点であり、その他の点は図７に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【００９４】
図９に示すように、電圧クランプ部ＣＬ３は、ノードＮ３に接続され、電圧クランプ部ＣＬ４は、ノードＮ４に接続される。電圧クランプ部ＣＬ３は、トランジスタＱ５およびダイオードＤ３を含み、電圧クランプ部ＣＬ４はトランジスタＱ６およびダイオードＤ４を含む。トランジスタＱ５は、電源端子Ｖ２とダイオードＤ３との間に接続され、トランジスタＱ６は、電源端子Ｖ３とダイオードＤ４との間に接続される。トランジスタＱ５のゲートには、制御信号Ｓ５が入力され、トランジスタＱ６のゲートには、制御信号Ｓ６が入力される。
【００９５】
本実施の形態では、回収コイルＬがインダクタンス素子に相当し、トランジスタＱ３，Ｑ４、ダイオードＤ１，Ｄ２、回収コンデンサＣ１，Ｃ２および電圧クランプ部ＣＬ３，ＣＬ４が遷移手段または立ち上げおよび立ち下げ用遷移手段に相当する。また、回収コンデンサＣ１が第１の容量性素子に相当し、回収コンデンサＣ２が第２の容量性素子に相当し、電圧クランプ部ＣＬ３が第１の電位保持手段に相当し、電圧クランプ部ＣＬ４が第２の電位保持手段に相当する。また、ダイオードＤ３が第１の一方向導通素子に相当し、ダイオードＤ４が第２の一方向導通素子に相当し、トランジスタＱ５が第１のスイッチング素子に相当し、トランジスタＱ６が第２のスイッチング素子に相当する。
【００９６】
図１０は、図９に示すサステインドライバ４ｃの放電維持期間の動作を示すタイミング図である。図１０には、図９のノードＮ１，Ｎ３，Ｎ４の電圧およびトランジスタＱ１〜Ｑ６に入力される制御信号Ｓ１〜Ｓ６が示される。
【００９７】
まず、期間ＴＡにおいて、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、制御信号Ｓ５がローレベルになりトランジスタＱ５がオフし、制御信号Ｓ６がローレベルになりトランジスタＱ６がオフする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４がオフしている。したがって、回収コンデンサＣ２がトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに上昇する。
【００９８】
ここで、ノードＮ３の電圧は、後述するように、期間ＴＡの前（期間ＴＤ）において電圧クランプ部ＣＬ３に接続されていたため、期間ＴＡの初期時には電源端子Ｖ１の電圧Ｖｓｕｓの２分の１よりも高いＶｂに設定されている。したがって、第３の実施の形態と同様に、サステインドライバ４ｃ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧がＶｓｕｓまで上昇する。
【００９９】
また、このとき、回収コンデンサＣ１，Ｃ２の電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出され、ノードＮ３，Ｎ４の電圧が降下する。ここで、回収コンデンサＣ１，Ｃ２の容量が同じ場合、ノードＮ３の電圧の降下量は、ノードＮ４の電圧の降下量の２倍になり、ノードＮ３，Ｎ４の電圧は、図１０に示すように、期間ＴＡの全期間において降下する。このように、本実施の形態では、電圧クランプ部ＣＬ３，ＣＬ４が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、期間ＴＡの全期間で回収コンデンサＣ１，Ｃ２から電荷の放出が行われる。
【０１００】
次に、期間ＴＢにおいて、制御信号Ｓ１がハイレべルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレべルになりトランジスタＱ３がオフする。このとき、ノードＮ１の電圧はすでにＶｓｕｓまで上昇しており、電源端子Ｖ１によりノードＮ１の電圧がＶｓｕｓに固定される。また、このとき、トランジスタＱ５，Ｑ６がオフしているため、ノードＮ３，Ｎ４の電圧はそのまま維持される。
【０１０１】
次に、期間ＴＣにおいて、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣ１がトランジスタＱ４およびダイオードＤ２を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１の電圧が滑らかに降下する。
【０１０２】
ここで、ノードＮ４の電圧は、後述するように、期間ＴＤにおいて電圧クランプ部ＣＬ４に接続され、期間ＴＡにおいて電荷の放出が行われたため、期間ＴＣの初期時には電源端子Ｖ１の電圧Ｖｓｕｓの２分の１よりも低いＶａよりやや低い電圧に設定されている。したがって、第３の実施の形態と同様に、サステインドライバ４ｃ内の抵抗成分によるエネルギー損失が補償され、ＬＣ共振によりノードＮ１の電圧が接地電位まで降下する。
【０１０３】
また、このとき、パネル容量Ｃｐに蓄積された電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣ１に蓄えられる。したがって、図１０に示すように、ノードＮ４の電圧が期間ＴＣの全期間において上昇し、これに伴いノードＮ３の電圧が同様に上昇する。このように、本実施の形態では、電圧クランプ部ＣＬ３，ＣＬ４が回収コンデンサＣ１，Ｃ２に接続されていないため、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、期間ＴＣの全期間で回収コンデンサＣ１により電力を回収することができる。
【０１０４】
次に、期間ＴＤにおいて、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフし、制御信号Ｓ５がハイレベルになりトランジスタＱ５がオンし、制御信号Ｓ６がハイレベルになりトランジスタＱ６がオンする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧はそのまま接地電位に固定される。また、ノードＮ３の電圧は、電圧クランプ部ＣＬ３によりＶｂに上昇され、ノードＮ４の電圧は、電圧クランプ部ＣＬ４によりＶａに降下され、この状態が維持される。なお、トランジスタＱ５，Ｑ６は、期間ＴＤ中にゆっくりオンまたはオフすればよいので、トランジスタＱ５，Ｑ６のスイッチング速度を遅くすることができる。したがって、トランジスタＱ５，Ｑ６のピーク電流を下げることができ、このときの電磁波の発生を抑制することができる。
【０１０５】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部および立ち下がり部にエッジ部のない周期的な維持パルスＰｓｕを複数のサステイン電極１３に印加することができるとともに、期間ＴＡにおいて電力を放出し、期間ＴＣにおいて電力を回収することができる。
【０１０６】
したがって、本実施の形態では、維持パルスに不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。さらに、ＬＣ共振動作期間すなわち電力回収期間は、電圧クランプ部ＣＬ３，ＣＬ４を回収コンデンサＣ１，Ｃ２に接続していないので、電圧クランプ部ＣＬ３，ＣＬ４の影響を受けることなく、期間ＴＡの全期間で電力を放出し、期間ＴＣで全期間で電力を回収しているので、効率よく電力を回収することができる。
【０１０７】
なお、上記の各実施の形態では、駆動回路の一例としてサステインドライバについて説明したが、スキャンドライバ等についても上記と同様にして本発明を適用することができ、その場合も同様の効果を得ることができる。
【０１０８】
【発明の効果】
本発明によれば、容量性負荷とインダクタンス素子とのＬＣ共振により第１の電位から第２の電位まで駆動パルスを遷移させているので、遷移期間中に不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図
【図２】図１のＰＤＰにおけるスキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図
【図３】本発明の第１の実施の形態によるサステインドライバの構成を示す回路図
【図４】図３に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図５】本発明の第２の実施の形態によるサステインドライバの構成を示す回路図
【図６】図５に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図７】本発明の第３の実施の形態によるサステインドライバの構成を示す回路図
【図８】図７に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図９】本発明の第４の実施の形態によるサステインドライバの構成を示す回路図
【図１０】図９に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図１１】従来のサステインドライバの構成を示す回路図
【図１２】図１１に示すサステインドライバの放電維持期間の動作を示すタイミング図
【符号の説明】
１  ＰＤＰ
２  データドライバ
３  スキャンドライバ
３ａ  スキャンドライバＩＣ
４，４ａ〜４ｃ  サステインドライバ
１１  アドレス電極
１２  スキャン電極
１３  サステイン電極
４１，４１ａ〜４１ｃ  電力回収回路
Ｃ１，Ｃ２  回収コンデンサ
ＣＬ１〜ＣＬ４  電圧クランプ部
Ｄ１〜Ｄ４  ダイオード
Ｌ  回収コイル
Ｑ１〜Ｑ６  電界効果型トランジスタ
【図１】
0004520551.tif 000002
【図２】
0004520551.tif 000003
【図３】
0004520551.tif 000004
【図４】
0004520551.tif 000005
【図５】
0004520551.tif 000006
【図６】
0004520551.tif 000007
【図７】
0004520551.tif 000008
【図８】
0004520551.tif 000009
【図９】
0004520551.tif 000010
【図１０】
0004520551.tif 000011
【図１１】
0004520551.tif 000012
【図１２】
0004520551.tif 000013