(57)【特許請求の範囲】
【請求項１】
３Ｄ多層相互接続構造体を作製する方法であって、
第１の片面導電層を有する第１の融点の第１の有機層を形成する工程と、
第２の片面導電層を有する第２の融点の第２の有機層であり、少なくとも１つの金属が充填されたｚ軸ビア接続スタッドを含み、前記第１の融点および前記第２の融点が異なる、第２の有機層を形成する工程と、
前記第２の有機層の前記ｚ軸ビア接続スタッドを高温ボンディング材料でキャップする工程と、
前記第１の有機層を前記第２の有機層にボンディングする工程と
を含み、
前記第１の有機層が前記第２の有機層との融接を形成し、
前記第２の有機層上の前記キャップが前記第１の片面導電層との金属間結合を形成し、
前記高温ボンディング材料の融点が、前記第１の有機層と前記第２の有機層との融接が形成される温度よりも高い方法。
【請求項２】
前記第１または第２の導電層が、銅、アルミニウム、金、ニッケル、鉄、銀、亜鉛、クロム、およびそれらの組合せの少なくとも１つを含む、請求項１に記載の方法。
【請求項３】
前記第１および第２の有機層の一方の少なくとも１つの導電層が、前記ｚ軸ビア接続スタッド形成前にバス層として機能する、請求項１に記載の方法。
【請求項４】
前記第１の融点が前記第２の融点よりも低い、請求項１に記載の方法。
【請求項５】
前記第１の融点が前記第２の融点よりも高い、請求項１に記載の方法。
【請求項６】
前記第２の有機層の前記ビア上の前記キャップが、前記第１および第２の有機層の融点よりも高い温度で溶融する２元合金の金属はんだである、請求項１に記載の方法。
【請求項７】
前記第１の導電層が、０．５〜２００ミクロンの厚みを有する、請求項１に記載の方法。
【請求項８】
前記第１および第２の有機層が、３次元（３Ｄ）回路を形成するように共にスタック状に積層される、請求項１に記載の方法。
【請求項９】
前記３Ｄ回路が可撓性回路である、請求項８に記載の方法。
【請求項１０】
前記３Ｄ回路が剛性回路である、請求項８に記載の方法。
【請求項１１】
前記完成した３Ｄ回路のｘ方向およびｙ方向の熱膨張率が実質的に一致する、請求項８に記載の方法。
【請求項１２】
前記第１および第２の有機層の熱膨張率が、２〜２０ｐｐｍ／℃である、請求項８に記載の方法。
【請求項１３】
前記第２の有機層が、高い値のコンデンサ構造体および共振器構造体に向けて適切な高ｋ膜を実現するために、高ｋ誘電率粒子で十分に充填される、請求項１に記載の方法。
【請求項１４】
前記第２の有機層が高ｋ誘電率材料の薄膜を含む、請求項１に記載の方法。
【請求項１５】
前記第２の有機層が、抵抗粒子で十分に充填され、抵抗または抵抗回路網を形成するように回路化される、請求項１に記載の方法。
【請求項１６】
前記第２の有機層が抵抗材料の薄膜を含む、請求項１に記載の方法。
【請求項１７】
有機基板、セラミック基板および金属基板のうちの１つに一致する膨張を提供するように、前記第１または第２の有機層の一方に結合された膨張整合コアをさらに含む、請求項１に記載の方法。
【請求項１８】
前記膨張整合コアが、金属であり、熱的および機械的機能を果たす、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（Ｉ．発明の分野）
本発明は、一般に３次元全有機構造体に関し、より詳細には、無線周波／混合信号モジュール基板および多層高速プリント回路板用の３次元有機相互接続（interconnect）構造体に関する。
【０００２】
（ＩＩ．関連技術の説明）
多層回路は、通常、誘電体層にボンディングまたは積層された少なくとも１つの導電回路層を含む。この導電回路層は一般に銅などの導電性金属であり、この誘電体層は一般にエポキシなどのポリマー樹脂を含む。この回路は、誘電体層およびその厚みを選択することによって、剛性にも可撓性にもすることができる。
【０００３】
薄膜技術を取り入れた多層有機回路は、通常、多層回路構造体を形成するように、ボンドプライ材料間に挟まれた２重被覆層または単一被覆層を用いて並行(parallel)処理することによって作製される。金属層の数は、わずか２層にも６０以上の層にもすることができる。高密度、高性能適用分野の多層回路に対する要件は、高周波用途のために益々厳しいものになっている。その結果、高周波多層回路構造体および高密度（例えば、微細線、微細空間、小さなビア寸法）多層回路構造体の両方に対応可能な低コストの多層プロセスが必要とされているが、未だ解決されていない。
【０００４】
（発明の概要）
本発明は、３次元（３Ｄ）多層回路構造体およびその作製方法を含む。この回路構造体は、同等の電気的および機械的特性を有するが、溶融温度が異なり、高周波および広帯域用途に対応できる均一均質な電気回路を可能にする、液晶ポリマー（ＬＣＰ）、テフロン（登録商標）、またはポリフェニルエーテル（ＰＰＥ）をベースとした材料などの未被覆の高温および低温有機材料を含む。２つの融点が異なるため、個々の回路層を積み重ねて積層し多層構造体を形成することが可能であり、この多層構造体では、より高い温度の金属合金と組み合わせることによって、誘電体間の融接および誘電体−金属間の融接が起こる温度よりも僅かに高い温度で生じる信頼できる金属間接合が提供される。抵抗粒子および高ｋ粒子を高融点および／または低融点の有機層中に組み込むか、または抵抗膜および高ｋ膜を高融点および／または低融点の有機層上に堆積させると、埋込み受動構造体（例えば、バイアス（bias）、減結合(decoupling)素子、フィルタ素子）を一体化させて３Ｄ多層構造体にすることが可能になる。
【０００５】
抵抗材料を有機層中に組み込むか、または有機層上に堆積させると、回路形成用標準リソグラフィプロセスと組み合わせた場合に、単一抵抗素子およびアレイが形成できるようになる。同様に、誘電率が８〜２０，０００の高誘電率材料を有機層中に組み込むか、または有機層上に堆積させると、回路形成用の標準リソグラフィプロセスと組み合わせた場合に、単一コンデンサ素子およびアレイが得られる。これにより、１ｎｆ／ｃｍ２をはるかに超える容量密度を有する並行板コンデンサ、インターデジタル型（櫛型）コンデンサ、および分布容量層の作製が可能になる。
【０００６】
未被覆の高温および低温有機層を使用すると、無電解めっきまたは真空蒸着によって、銅、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔのいずれか１つでよい薄い金属導電層を堆積させるビルドアップ法を用いて、線幅および空間が５ミクロンまでの微細な線状のジオメトリの作製が可能になる。次いで、フォトレジストを堆積させ、リソグラフィ露光した後に現像する。次いで、この導体金属層に、パターン化されたレジストを介して電気めっきを施す。この導体金属は、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、またはＰｔのいずれであってもよい。レジストはそのままであるが、上述の導体金属層には接着金属めっきが施される。この接着金属は、有機層の軟化点を超える温度で接着するいくつかの高温合金のいずれか１つでよい。かかる合金としては、ＡｕＳｎ、ＰｄＳｎ、ＮｉＳｎがある。
【０００７】
レーザまたは反応性イオンエッチング技法を用いて、有機層中に形成される寸法１０ミクロンまでの小さなビア(via)（本明細書ではｚ軸相互接続部またはスタッドとも称す）によって、様々な層を選択的に相互接続することができる。ＬＣＰ層下面の片面銅形成物は、レーザまたは機械的ドリルを用いてビアを形成する間、栓として機能する。この下面の銅はまた、３Ｄ相互接続構造体を形成するためのｚ軸相互接続部または金属スタッドの形成を提供するカソードまたはバス層としても機能する。これらのスタッドまたはｚ軸相互接続部は、銅、ニッケル、金、銀、または類似の導電性金属のいずれかを電気めっきすることによって形成される。電気めっきを用いることによって、導電性を向上させた固体ビアスタッドの形成が可能になる。
【０００８】
有機層中に導電性金属スタッドを作製した後、スタッド上部は、ＬＣＰ層、または類似の有機材料層などの高温および低温メタライズ有機層を積層したときに、３Ｄ相互接続が形成されるように、銅（または、使用される他の金属導体材料）と結合する高融点金属合金でキャップされる。
【０００９】
以上、本発明について概略的に説明したが、次に添付図面を参照する。これらの図面は、必ずしも原寸に比例して描かれたものではない。
【００１０】
（詳細な説明）
次に、本発明について、以下に添付図面を参照しながらより詳細に説明する。その中で、本発明のいくつかの実施形態を示すが、全ての実施形態を示すものではない。実際には、本発明は、多くの異なる形態で実施することができ、本明細書に記載の実施形態に限定されるものとして解釈すべきでない。これらの実施形態は、むしろ本開示が法的要件を満たすように提供されたものである。同じ番号は、全体を通じて同じ要素を示す。
【００１１】
本発明は、少なくとも１つの低温有機層および少なくとも１つの高温有機層を有する３Ｄ多層構造体を含む。低温有機層および高温有機層は、積層して３次元（３Ｄ）多層回路にする前に別々に作製し試験すべき個々の層を提供する並行方式で処理される。金属間結合は、低温有機層の融点をわずかに超えるが、高融点有機層よりも低い温度で溶解する高温合金を組み込むことによって形成される。
【００１２】
本発明において、有機層または有機材料は、ＰｏｌｙｃｌａｄのＬＤ６２１およびＰａｒｋ／Ｎｅｌｃｏ  ＣｏｒｐｏｒａｔｉｏｎのＮ６０００シリーズなどのポリフェニルエーテル（ＰＰＥ）をベースとする材料、Ｒｏｇｅｒｓ  Ｃｏｒｐｏｒａｔｉｏｎのテフロン（登録商標）系有機物、Ｒｏｇｅｒｓ  ＣｏｒｐｏｒａｔｉｏｎもしくはＷ．Ｌ．Ｇｏｒｅ  ＆  Ａｓｓｏｃｉａｔｅｓ，Ｉｎｃ．のＬＣＰのような液晶ポリマー（ＬＣＰ）など、任意の低コストで高性能の有機材料を含むことができる。これらの材料は、多層セラミック構造体を構築するために使用されるセラミック基板の性能に匹敵する、優れた密封性および温度非依存性を提供する。
【００１３】
有利なことに、本発明の回路構造体は、３Ｄ相互接続を形成するために、接着剤または低融点の誘電体を必要としない。当業者には周知のように、接着剤（一般にエポキシまたはポリイミド）は、異なる電気的性質および機械的性質を有し、性能を低下させる吸湿の影響を受けやすい。さらに、本発明の多層３Ｄ回路は、均質であり（例えば、２つの有機材料が、同じ厚み、誘電率、損失正接、体積抵抗率、整合する熱膨張率（ＣＴＥ）、および弾性率を有する）、このことは、高速デジタルの用途および高周波ＲＦ／無線の用途において、電気的にも、（例えば、反りを最小にするために）機械的にも、性能を向上させ、設計を容易にするために非常に望ましい。電気的な観点からは、均質構造であると、誘電率および誘電損が層間で同じになるため、ｚ軸方向のより円滑な移行および信号伝播が得られ、インピーダンス整合した回路網の設計が容易になる。
【００１４】
本発明は、有機層における高ｋ粒子および抵抗粒子の組み込みおよび／または高ｋ膜および抵抗膜の堆積を含むが、これは、ＲＣ、ＬＣおよびＲＬＣ回路網を必要とするＲＦ回路を実現する際の設計自由度の点で追加の利点である。すなわち、フィルタ、結合器、送受切換器、バラン、混合器などを一体化して作製することができる。そのような構造体が可能なのは、ホストマトリックス材料（例えば、充填済みＬＣＰ）が絶縁低温誘電体および絶縁高温誘電体と同じであるためである。この低温および／または高温ＬＣＰ層には、高ｋ誘電体粒子を充填させるか、高ｋ堆積薄膜を組み込むことができ、次いで、この層を回路に組み込んで、埋込みの減結合素子、帯域フィルタ、低域フィルタ、バラン、結合器などを形成し、またコンデンサ、ブロッキングフィルタなどのベースバンド回路を形成することができる。高ｋ粒子の組み込みは、被覆有機層を取り出し押圧して完成シートにする前に、粒子のクラスタ化を最小限に抑えるためにチタン酸バリウム、硝酸鉛マグネシウム、二酸化チタンなどの高ｋ粒子に界面活性剤を導入し、続いて乾燥させた後に、有機溶融物に導入することによって実現することができる。得られる銅シートまたは銅板で挟まれた高ｋ層は、雑音抑圧およびその他の利益を得るために多層スタックとして加工することのできる埋込み減結合層として機能することができる。有機層中に組み込まれる高ｋ粒子の量によって、得られる誘電率の値および機械的完全性が決まる。典型的な体積分率は、１０％から５０％の間で変化する。さらに、堆積または充填された高ｋ有機層は、６ＧＨｚを超える用途に対応できる受動素子およびアレイを可能とし、本明細書に記載の３Ｄ多層積層に対してプロセス互換性がある。このことは、少なくとも部分的に、上面および下面導体層をリソグラフィで画定して並行平板の構造体を形成することによって実現される。リソグラフィで画定された上面導体層と下面導体層との間に、充填有機物が未充填有機物と同様に挟まれる。
【００１５】
本発明はまた、有機積層体中への抵抗粒子の組み込み、または有機積層体上への抵抗薄膜の堆積を提供し、それによって、受動素子およびアレイでＲＣおよびＲＬＣ回路網を形成することが可能になる。抵抗粒子は、例えば、炭素、炭化ケイ素、酸化ルテニウム、銅、銀、またはそれらの組合せを含むことができ、この粒子は有機溶融物中に最大５０％までの体積分率で組み込むことができる。抵抗薄膜は、ＮｉＰ、ＴａＮ、ＮｉＣｒ、ＮｉＷＰ、ＺｎＯなどを含むことができる。金属接点を堆積させ回路化して端子を形成し、そのようにして平面および環状抵抗ならびに抵抗回路網を形成することによって、抵抗回路が完成する。さらに、金属端子を回路化して平面および環状抵抗ならびに抵抗回路網を形成したときに、低い値の抵抗、高い値の抵抗、および抵抗回路網が形成されるように、完成した有機積層体上に金属および／または金属合金をめっき、スパッタリング、蒸着するか、または化学気相成長させることによって、抵抗回路網が形成される。抵抗デバイスまたは素子は、有機積層体上に抵抗膜を積層、電気めっき、真空蒸着、または印刷することによって作製することもできる。抵抗膜を付着させた後、抵抗膜上に金属層が堆積され、印刷およびエッチング技法によって抵抗および／または抵抗回路網が画定される。充填抵抗有機層を用いて抵抗または抵抗回路網を画定する際、この充填有機層を、めっき、積層または真空蒸着のいずれかによってメタライズする。次いで、導体をリソグラフィで画定して、抵抗の金属端子を形成することができる。
【００１６】
高ｋ材料または抵抗材料の薄膜は、周知の方法を用いて有機層上に作製することができる。例えば、高ｋ材料層を、ＣＶＤまたはスパッタリングによって堆積させ、次いで、所望の設計にリソグラフィで画定することができる。同様に、抵抗材料層も、蒸着、ＣＶＳまたはスパッタリングによって堆積させ、次いで、リソグラフィで画定することができる。いずれの場合にも、薄膜の厚みは、求められる所望の性能特性によって変化する。
【００１７】
本発明による３Ｄ多層回路は、順次モードでもオープンリール方式でも作製することができる。順次モードでは、最初に厚さ１〜１０ミルの高温未被覆有機積層体または片面有機積層体が得られる。未被覆の例では、例えば、銅、ニッケル、金などの薄い導電性膜をスパッタリングまたは電気化学的に析出することによって一方の面をメタライズする。次いで、他方の面に穴を開けて、ポリマー−金属界面で終端するビアを形成する。このビアは、次いで（例えば、プラズマエッチングまたは化学エッチングによって）適切な表面処理を行った後に、無電解めっきによってメタライズされ、金−スズなどの接着金属でキャップされる。次いで、導電層またはバス層として機能する下面層を回路化して、単一の金属層回路を形成する。この回路が完成した後に、ビアを高低交互に積み上げることによって３Ｄ接続が形成されるように、他の層（例えば、交互になった高融点材料層および低融点材料層）が組み合わされる。これらの層は、層数や接着金属組成など、いくつかの周知の要因によって変化する、温度および圧力状態の積層プレス中で積み重ねられる。一例として、これらの層に２７０〜２８０℃で５〜２０分間、７５〜５００ｐｓｉの圧力を加えて互いに積層させることができる。このスタックには、１つまたは複数の高ｋ誘電体層および抵抗層があってもよい。このスタックを、ある温度および圧力で処理し、積層して、有機層上で、低温誘電体を高温誘電体に、低温誘電体を金属に、また金属合金を微量金属に融合させる。
【００１８】
３Ｄ金属層回路は、膨張整合ＣＴＥ（熱膨張率）コアまたは基板上に加工されてもよい。信頼性向上のために、コア材料および誘電体材料を、熱膨張が同じになるように調整し、それによって反りをほとんど皆無にすることができる。さらに、コアおよび誘電体のＣＴＥ整合を、シリコンデバイスのＣＴＥに合わせることができ、引き続きこのシリコンデバイスをアンダーフィル（underfill）なしに３Ｄ相互接続に接合することができる。
【００１９】
（例示的な実施形態）
以下に、有機材料としてＬＣＰを利用して本発明による多層有機構造体を作製する方法の例示的な一実施形態について述べ、続いていくつかの代替実施形態について述べる。
【００２０】
図１Ａは、本発明の一実施形態による未被覆の高温または低温ＬＣＰ誘電体膜１２の概略図である。好ましい実施形態では、高温および低温ＬＣＰ膜は、２〜２０ｐｐｍ／℃のＣＴＥを有する。
【００２１】
次に、図１Ｂに示すように、本発明の一実施形態に従って、高温または低温ＬＣＰ誘電体膜１２上にメタライズ層１４が作製される。ＬＣＰ膜１２のメタライゼーションは、無電解めっきおよび電気めっき、スパッタリング、蒸着、または化学気相成長によって行うことができる。メタライゼーションは、銅、クロム、チタン、白金などの接着金属に続いて、銅、ニッケル、金、またはパラジウムのいずれかを堆積させたものでよい。この厚みは、０．５〜２００ミクロンであることが好ましい。
【００２２】
次に、図１Ｃに示すように、高温または低温ＬＣＰ誘電体膜１２に、レーザ、機械加工、パンチング、エッチング、または反応性イオンエッチングのいずれかによって穴を開け、メタライズ層１４の下面までビア１６を形成する。適切なレーザとしては、ＵＶ、ＣＯ２、エキシマ、またはＹＡＧがあり、穴開けは、コンピュータ数値制御（ＣＮＣ）または画像転写用パターンマスクを用いて行うことができる。
【００２３】
図１Ｄに示すように、メタライズビア１６を、めっき、スパッタリング、または導電性ペーストで充填または蒸着して、ビア１６内部に導電性ビアスタッド１８を形成し、続いて、金属間接合を形成する高融点合金を含む接着キャップ層２０を作製する。固体ビアスタッド１８は、積み重ねた層との間にｚ軸相互接続を形成し、接着キャップ２０は、信頼できる金属―相互接続間の結合を形成する働きをする。このキャップは、高温または低温ＬＣＰ層の融点を超える温度で溶融する２元合金の金属はんだであることが好ましい。
【００２４】
次に、図１Ｅに示すように、高温または低温ＬＣＰ誘電体膜１２上に作製した（例えば、印刷およびエッチングして片面回路層を形成した）メタライズ層１４が回路化（例えばエッチング）される。ＬＣＰシートの回路化は、アディティブ法またはセミアディティブ法で行うこともできる。その場合、パターン化されたフォトレジストを介してめっきすることによって、画定された回路層が形成される。その後、レジストをはぎ取り、電気めっきに用いた導電バス層を除去する。
【００２５】
図２は、本発明の一実施形態による多重回路層の概略図であり、位置合せした高温回路誘電体層２４および低温回路誘電体層２６が交互に順に積み重ねられ、それらは多層フレックス回路構造体を形成するのに十分な温度および圧力で融接されている。
【００２６】
図３は、回路層の概略図であり、熱膨張率（ＣＴＥ）整合リジダイザ３０と共に、高温回路誘電体層２４および低温回路誘電体層２６が交互に順に積み重ねられている。リジダイザ３０は、金属でもその他の無機物でもよく、これを融接して多層剛性回路構造体を形成する。リジダイザは、図示のように回路層の上または下に配置することができる。あるいは、リジダイザは、回路層間に位置合わせして配置することもできる。この場合、それらの回路層をリジダイザの両側に積み重ね、続いてスタック全体を積層させて、多層剛性回路構造体を形成する。リジダイザは、それに含まれる材料に応じて、ヒートシンク、グランド面、電力面、またはＥＭＩ（電磁波障害）シールドとして機能することもできる。適切な材料の例としては、銅−インバ−銅（ＣＩＣ）またはアルミニウムシリコンカーバイドがある。
【００２７】
図４Ａは、回路層の概略図であり、高ｋセラミック粒子で充填したＬＣＰ層４０と共に、高温回路誘電体層２４および低温回路誘電体層２６が交互に順に積み重ねられている。別法として、図４Ｂに示すように、ＬＣＰ層上に高ｋ膜４０’を堆積させることもできる。本発明の一実施形態では、ＬＣＰ層４０を、多層スタックアップの形で融接し、回路化して、埋込みインダクタおよびコンデンサを有する多層フレックス回路構造体を形成する。
【００２８】
図５Ａは、回路層の概略図であり、抵抗粒子で充填したＬＣＰ膜４２と共に、高温回路誘電体層２４および低温回路誘電体層２６が交互に順に積み重ねられている。別法として、図５Ｂに示すように、ＬＣＰ層上に（ＮｉＣｒ、ＴａＮ、ＮｉＰ、ＮｉＷＰなどの）抵抗膜４２’を堆積させることもできる。このＬＣＰ層を融接して、埋込み抵抗（Ｒ）、インダクタ（Ｌ）およびコンデンサ（Ｃ）を有する多層フレックス回路構造体が形成される。
【００２９】
図６は、回路層の概略図であり、回路層は、堆積高ｋ誘電体膜を含むかまたは高ｋセラミック粒子で充填されたＬＣＰである層４４を含む高温回路誘電体層２４と、このスタックから離れた別レベルにある堆積抵抗膜４６を含むかまたは抵抗粒子で充填されたＬＣＰである層４６を含む低温回路誘電体層２６とが交互に順に積み重ねられ、このスタックを融接して、埋込みＲ、ＬおよびＣを有する多層フレックス回路構造体が形成される。
【００３０】
図７は、金属リジダイザ、無機リジダイザまたは有機リジダイザ５０を備えた図６の剛性多層回路の概略図である。リジダイザ５０を、多層回路スタックアップの両側または多層スタックアップ内部に配置して、Ｒ、ＬおよびＣなどの埋込み素子を有する剛性多層回路構造体を形成することができる。銅めっきまたは導電性ペーストで充填された貫通ビアを使用して、リジダイザの反対側にある回路層と接続することができる。直接装着方式または表面実装技術のいずれかによって膨大な数の能動素子および受動素子を相互接続するために、多層基板または多層モジュールを使用することができる。
【００３１】
本明細書に記載されている多層３Ｄ相互接続構造体は、デジタル、ＲＦ／無線、または混合信号モジュール用の機能モジュールまたはシステムボードを形成する構造体に埋め込まれる受動素子に加え、様々な能動および受動素子のパッケージングおよび相互接続をサポートすることができる。上述の多層回路の膨張に合わせる能力によって、信頼性の高いプラットフォーム内にシリコンＣＭＯＳ、ＳｏＩ、ＳｉＧｅ、ＧａＡｓなどの様々な能動チップおよび表面実装受動素子のパッケージングが可能になる。例えば、図８は、本発明によってサポートされる様々な例示的パッケージング構成を含む多層回路構造体の概略図である。適切なパッケージング構成としては、フリップチップ、ウエハレベルパッケージ（ＷＬＰ）、チップスケールパッケージ（ＣＳＰ）、ボールグリッドアレイ（ＢＧＡ）、ワイヤボンド装置、および様々な表面実装デバイス（ＳＭＤまたはＳＭＴ）があるが、それらに限定されない。
【００３２】
図８に示す構成では、空洞フリップチップまたはワイヤボンド７０、フリップチップウエハレベルパッケージング７２、ＢＧＡ／ＣＳＰ７４、ＳＭＤ／ＳＭＴ７６、およびワイヤボンド７８を含んでいる。これらのチップおよび／またはパッケージ構成要素８０は、ルーティング、パンチング、レーザ加工、または当業者には周知のその他の標準的なプロセスを用いて、多層回路の上面上に、または多層回路内部に形成された空洞内に取り付けることができる。これらの空洞は、単一レベルまたは多重レベルにすることができ、マイクロビアまたはめっき済み貫通孔を用いて他の回路層と相互接続することができる。マイクロビア８２およびめっき済み貫通孔８４を用いて、モジュール上面上または空洞内のパッケージ構成要素８０を、コンデンサ、インダクタ、抵抗などを含む埋込み受動層と、またはモジュール底面上のＢＧＡパッド８０と、互いに相互接続させることができる。モジュール基板の側壁をＣｕ、Ｎｉ、Ａｕなどの導体またはその他の吸収材料で覆うと、ＥＭＩおよびその他の外部放射を遮蔽することができる。この遮蔽は、無電解めっきおよび電気めっき、真空蒸着、積層、または当業者に周知のその他の堆積法を用いて形成することができる。組立多層モジュール基板は、システム用のシステムボードを形成することができ、あるいは底面上のボールグリッドアレイで終端処理するか、またはさらなる相互接続のために上面からシステムボードの他の構成要素へワイヤボンドすることもできる。
【００３３】
上述の説明および関連する図面で示した教示を利用すれば、本発明の当業者は本明細書に記載した本発明の多くの変更形態およびその他の実施形態を思いつくであろう。したがって、本発明は開示した特定の実施形態だけに限定されるべきではなく、その変更形態およびその他の実施形態も添付の特許請求の範囲内に含まれるべきであることが理解されよう。本明細書では特定の用語が使用されているが、それらは、総称的説明的な意味でのみ使用され、限定するためのものではない。
【図面の簡単な説明】
【００３４】
【図１Ａ】本発明の一実施形態による多層構造体を作製する逐次的ステップの概略図である。
【図１Ｂ】本発明の一実施形態による多層構造体を作製する逐次的ステップの概略図である。
【図１Ｃ】本発明の一実施形態による多層構造体を作製する逐次的ステップの概略図である。
【図１Ｄ】本発明の一実施形態による多層構造体を作製する逐次的ステップの概略図である。
【図１Ｅ】本発明の一実施形態による多層構造体を作製する逐次的ステップの概略図である。
【図２】高温誘電体および低温誘電体を交互に順に積み重ねた多重回路層の概略図である。
【図３】本発明の一実施形態による、膨張整合リジダイザを含む多層回路構造体の概略図である。
【図４Ａ】本発明の一実施形態による、有機層中に組み込まれるか、または被膜として堆積された高ｋセラミック粒子を含む多層回路構造体の概略図である。
【図４Ｂ】本発明の一実施形態による、有機層中に組み込まれるか、または被膜として堆積された高ｋセラミック粒子を含む多層回路構造体の概略図である。
【図５Ａ】本発明の一実施形態による、有機層中に組み込まれるか、または抵抗膜として堆積された抵抗粒子を含む多層回路構造体の概略図である。
【図５Ｂ】本発明の一実施形態による、有機層中に組み込まれるか、または抵抗膜として堆積された抵抗粒子を含む多層回路構造体の概略図である。
【図６】、本発明の一実施形態による、有機層中に組み込まれるか、または有機層上に被膜として堆積された高ｋセラミック粒子と、第２の有機層中に組み込まれるか、または第２の有機層上に被膜として堆積された抵抗粒子を含む第２の有機層とを含むメタライズ回路構造体の概略図である。
【図７】本発明の一実施形態による、高ｋセラミック粒子および抵抗粒子で充填された層および／または高ｋセラミック粒子および抵抗粒子を堆積された被膜とリジダイザ層とを含む多層回路構造体の概略図である。
【図８】本発明に適合する様々なパッケージング構成を示す多層回路構造体の概略図である。
【図１Ａ】
0004568718.tif 000002
【図１Ｂ】
0004568718.tif 000003
【図１Ｃ】
0004568718.tif 000004
【図１Ｄ】
0004568718.tif 000005
【図１Ｅ】
0004568718.tif 000006
【図２】
0004568718.tif 000007
【図３】
0004568718.tif 000008
【図４Ａ】
0004568718.tif 000009
【図４Ｂ】
0004568718.tif 000010
【図５Ａ】
0004568718.tif 000011
【図５Ｂ】
0004568718.tif 000012
【図６】
0004568718.tif 000013
【図７】
0004568718.tif 000014
【図８】
0004568718.tif 000015