(57)【特許請求の範囲】
【請求項１】
第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、
第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する単一のシリアル通信回路と、セレクト信号を受けると前記シリアル通信回路の出力シリアル信号をそのまま出力する、第１サブ制御部の個数Ｎ個より少ないＭ個のゲート回路と、前記ゲート回路と同数Ｍ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、
前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、
Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、前記ゲート回路の同一の出力信号を受けることで、同一の制御コマンドを受けるよう構成され、
同一の制御コマンドを受けた前記第１サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしていることを特徴とする遊技機。
【請求項２】
第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、
第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する単一のシリアル通信回路と、セレクト信号を受けると前記シリアル通信回路の出力シリアル信号をそのまま出力するＮ個のゲート回路と、第１サブ制御部の個数Ｎ個より少ないＭ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、
前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、
Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、これらに該当する第１サブ制御部に接続されたＮ−Ｍ＋１個の前記ゲート回路に、セレクト信号が共通して供給されるで、同一内容の制御コマンドを受けるよう構成され、
同一内容の制御コマンドを受けた前記サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしていることを特徴とする遊技機。
【請求項３】
第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、
第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する、第１サブ制御部の個数Ｎ個より少ないＭ個のシリアル通信回路と、前記シリアル通信回路と同数Ｍ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、
前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、
Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、前記シリアル通信回路の同一の出力信号を受けることで、同一の制御コマンドを受けるよう構成され、
同一の制御コマンドを受けた前記第１サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしていることを特徴とする遊技機。
【請求項４】
第１群の制御コマンドを出力する回路基板は、コマンド送信時に、前記コマンド格納領域を１バイト単位で順番に次々と検索し、有意な１バイトデータが存在する場合だけ、そのコマンド格納領域に対応するゲート回路を選択するセレクト信号を出力した状態で、前記有意な１バイトデータをシリアル通信回路に出力し、その後、出力した１バイトデータを元のコマンド格納領域から消去し、
これら一連の動作を１バイト単位で繰り返すことで前記第１サブ制御部に向けた制御コマンドの送信処理を完了している請求項１又は２に記載の遊技機。
【請求項５】
第１群の制御コマンドを出力する回路基板は、コマンド送信時に、前記コマンド格納領域を１バイト単位で順番に次々と検索し、有意な１バイトデータが存在する場合だけ、そのコマンド格納領域に対応するシリアル通信回路に、前記有意な１バイトデータを出力し、その後、出力した１バイトデータを元のコマンド格納領域から消去し、
これら一連の動作を１バイト単位で繰り返すことで前記第１サブ制御部に向けた制御コマンドの送信処理を完了している請求項１又は２に記載の遊技機。
【請求項６】
前記Ｎ−Ｍ＋１個の第１サブ制御部には、音声演出を行う音声制御部と、ランプ演出を行うランプ制御部とが含まれている請求項１〜４の何れかに記載の遊技機。
【請求項７】
前記第２サブ制御部には、遊技球を払出す払出制御部、及び／又は、図柄演出を制御する図柄制御部が含まれている請求項１〜５の何れかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、主制御基板とサブ制御基板とをシリアル通信回線で接続した遊技機に関するものである。
【背景技術】
【０００２】
弾球遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働して全体として複雑な遊技動作を実現している。このような遊技機では、遊技制御を統括的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。
【０００３】
サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、ＬＥＤランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、主制御基板から複数個のサブ制御基板にそれぞれ制御コマンドを送出するため、主制御基板には、サブ制御基板と同数の出力ポートが設けられている。なお、全体として複雑高度な動作を実現するには、制御コマンドの伝送に割り当てることのできる時間は極めて限られたものとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の遊技機では、制御コマンドは全てパラレルデータとして送受されているので、基板間を接続する信号線も多くなり、それに応じてコネクタのピン数も多く必要とした。そのため、メンテナンス作業やリサイクル使用などによって、主制御基板と他の制御基板を接続するケーブルを何度も着脱したような場合には、勢い断線や接触不良の可能性も高まっていた。なお、制御コマンドをシリアルデータとして伝送する提案もされているが、それらの構成では、制御コマンドの伝送時間が長引いてしまい、複雑高度な遊技制御を阻害することになった。
【０００５】
本発明は、この問題点に鑑みてなされたものであって、シリアル伝送方式を採用しても複雑な遊技制御を阻害することがない遊技機を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する単一のシリアル通信回路と、セレクト信号を受けると前記シリアル通信回路の出力シリアル信号をそのまま出力する、第１サブ制御部の個数Ｎ個より少ないＭ個のゲート回路と、前記ゲート回路と同数Ｍ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、前記ゲート回路の同一の出力信号を受けることで、同一の制御コマンドを受けるよう構成され、同一の制御コマンドを受けた前記第１サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしている。
また、本発明は、第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する単一のシリアル通信回路と、セレクト信号を受けると前記シリアル通信回路の出力シリアル信号をそのまま出力するＮ個のゲート回路と、第１サブ制御部の個数Ｎ個より少ないＭ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、これらに該当する第１サブ制御部に接続されたＮ−Ｍ＋１個の前記ゲート回路に、セレクト信号が共通して供給されるで、同一内容の制御コマンドを受けるよう構成され、同一内容の制御コマンドを受けた前記サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしている。
【０００７】
本発明において、制御コマンドのシリアル通信の対象となるのは、制御コマンドに基づいて所定の遊技動作を行うサブ制御部の全てではなく、一部のサブ制御部だけである。本発明では、一部のサブ制御部だけシリアル通信方式を採り、残りのサブ制御部に対してはパラレル通信方式を採る。
【０００８】
また、本発明は、第１群の制御コマンドをシリアル通信によって受信し、受信した制御コマンドに基づいて動作する複数Ｎ個の第１サブ制御部と、第２群の制御コマンドをパラレル通信によって受信し、受信した制御コマンドに基づいて動作する第２サブ制御部とを夫々別の回路基板に設けた遊技機であって、第１群の制御コマンドを出力する回路基板には、コマンド出力処理の実行に基づいて第１群の制御コマンドの何れかを出力する、第１サブ制御部の個数Ｎ個より少ないＭ個のシリアル通信回路と、前記シリアル通信回路と同数Ｍ個のコマンド格納領域に区分された単一のバッファ領域とが設けられ、前記第１サブ制御部に送信すべき制御コマンドは、予めこれに対応する前記コマンド格納領域に、夫々別々に格納されるよう構成され、Ｎ個の第１サブ制御部のうち、Ｎ−Ｍ＋１個については、前記シリアル通信回路の同一の出力信号を受けることで、同一の制御コマンドを受けるよう構成され、同一の制御コマンドを受けた前記第１サブ制御部では、互いに異なる処理を実行しつつ全体として同一意図の演出を実現するようにしている。
【０００９】
本発明において、制御コマンドのシリアル通信の対象となるのは、制御コマンドに基づいて所定の遊技動作を行うサブ制御部の全てではなく、一部のサブ制御部だけに限定するので、処理時間を短縮化する上では有利である。この場合、制御コマンドの重要性を考慮し、重要性の低い制御コマンドを受けるサブ制御基板にだけシリアル通信を行うのが好適である。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、シリアル伝送方式を採用しても複雑な制御制御を阻害することがない遊技機を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施例に基づいて本発明の実施の形態を詳細に説明する。図１は、実施例に係るパチンコ機の全体構成を図示したブロック図である。
【００１５】
図示のパチンコ機は、遊技動作を中心的に制御する主制御基板１と、液晶ディスプレイ８の動作を制御する図柄制御基板２と、音声的に遊技動作を盛上げる音声制御基板３と、ランプ類の点滅動作させて遊技動作を盛上げるランプ制御基板４と、遊技球を払出す払出制御基板５と、払出制御基板５に制御されて遊技球を発射する発射制御基板７と、ＡＣ２４Ｖを受けて装置各部に直流電圧を供給する電源基板６とを中心に構成されている。
【００１６】
主制御基板１、図柄制御基板２、音声制御基板３、ランプ制御基板４、払出制御基板５は、Ｚ８０ＣＰＵ相当品を内蔵したワンチップマイコンを備えるコンピュータ回路で構成されており、サブ制御基板２〜５は、主制御基板１からの制御コマンドに基づいて個別的な制御動作を実現している。この実施例の場合には、制御コマンドは２バイト長であり、シリアル通信によって一方向に伝送されている。但し、特に限定されるものではなく、必要に応じて双方向通信としても良いのは勿論である。
【００１７】
図２は、主制御基板１の回路構成を示すブロック図である。図示の通り、主制御基板１は、ワンチップマイコンからなるＣＰＵ回路５０と、ＣＰＵ動作クロックＣＬＫの整数倍の周波数であるクロック信号Φ０を発生するシステムクロック発生部５１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号ＣＳを生成するデコード回路５２と、ＣＰＵからのデータを出力するための出力ポート回路５３と、外部データをＣＰＵが取り込むための入力ポート回路５４と、各サブ制御基板２〜５に制御コマンドを出力する出力駆動回路５５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路５６とを中心に構成されている。
【００１８】
図３は、出力ポート回路５３と出力駆動回路５５の具体的構成を図示したブロック図であり、通信速度（ボーレイト）を余り高くできない場合の参考例である。出力ポート回路５３は、４個のサブ制御基板に対応して４個のシリアル通信回路（ＵＳＡＲＴ：Universal Synchronous Asynchronous Receiver）で構成されている。なお、シリアル通信回路ＵＳＡＲＴとして、例えばＺ８０ＳＩＯ相当品が使用される。
【００１９】
シリアル通信回路ＵＳＡＲＴには、非同期式（調歩式）と同期式の使用方法があるが、実施例では、非同期の通信方式で動作させている。この非同期通信方式を採用することで、各基板間の配線を最小化することができる。更に、主制御基板１からサブ制御基板２〜５に向けて一方向通信としており、主制御基板１に向けた不正信号の送信の可能性を排除している。
【００２０】
また、主制御基板１からサブ制御基板２〜５に向けての制御コマンドは、バイナリデータとして送信される。このため、１バイトデータが８＋αビットのビット長で伝送が完了することになり、キャラクタデータ（ＡＳＣＩＩデータ）として送信される場合に比べて通信時間を短縮化することができる。なお、シリアル通信回路ＵＳＡＲＴは、Ｌレベルのスタートビットに続いて８ビットのデータビットを出力し、最後にＨレベルのストップビットを１ビット（最小値）出力するように設定されている。
【００２１】
出力駆動回路５５は、具体的には、出力ポート回路５３からのシリアル信号を各制御基板に伝送するドライバＩＣ（ＤＲ０〜ＤＲ３）で構成されている。この出力駆動回路５５は、主制御基板１とサブ制御基板との通信距離が短い場合には不要であるが、ドライバＩＣが標準的に搭載されているので、例えば、基板間の距離が変更となっても、この主制御基板１を共通的に使用することができる。
【００２２】
一方、サブ制御基板２〜５の入力部は、シリアル通信回路５８（ＵＳＡＲＴ）で構成されている。このシリアル通信回路５８は、主制御基板１からスタートビット（Ｌレベル）が送出されるとデータ受信動作を開始し、１バイトデータ（制御コマンドの一部）の受信を完了する毎にＣＰＵに割込み信号を発生するように設定されている。なお、送信側と受信側のシリアル通信回路５３，５８のボーレイトが統一されているのは勿論である。
【００２３】
割込みを受けたサブ制御基板２〜５では、割込み処理プログラムにおいて、パラレルデータ（１バイト）をシリアル通信回路５８から取得してメモリに記憶している。なお、この実施例では、制御コマンドは全て２バイト長であり、独特の方法によって１バイトデータの取得処理を２回繰り返して制御コマンドを取得している。
【００２４】
図４及び図５は、主制御基板１の制御プログラムを示すフローチャートである。主制御基板１の制御プログラムは、電源投入後に実行され通常は無限ループ処理（ＳＴ６）で終わる初期処理プログラム（図４）と、所定時間毎に起動されるタイマ割込み処理（Maskable Interrupt禁止可能割込み）プログラム（図５）と、電源電圧が所定値を下回るとＮＭＩ（Non Maskable interrupt）信号によって駆動されてＣＰＵのレジスタ値をバックアップするＮＭＩ処理プログラム（不図示）とで構成されている。
【００２５】
以下、図５を参照しつつタイマ割込み処理から説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ３０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ソフトウェア的又はハードウェア的に当り用乱数値や大当たり乱数値を更新する処理を意味する。
【００２６】
その後、処理分けカウンタの値が判定されて、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われる（ＳＴ３１）。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。
【００２７】
具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ３２）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する普通図柄処理を行い（ＳＴ３３）、処理分けカウンタが２の場合には大当り状態か否かに関する処理を行っている（ＳＴ３４）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる（ＳＴ３５）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ３６）。
【００２８】
ステップＳＴ３２〜ＳＴ３６の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ３７）、生成されているコマンドが各制御基板に出力される（ＳＴ３８）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ３９）。
【００２９】
図６（ａ）は、上記したコマンド出力処理（ＳＴ３８）を詳細に示すフローチャートであり、図６（ｂ）は、ＲＡＭのコマンドバッファ領域（ＴＯＰ番地から８バイト分）を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理（ＳＴ３５，ＳＴ３６）によって、既に必要な制御コマンドが格納されている。この参考例の場合、制御コマンドには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものが存在するが、初期状態では、コマンドバッファ領域は全てゼロクリアされている。
【００３０】
以下、図６（ａ）について説明すると、ポインタＰＴがゼロクリアされた後（ＳＴ４１）、アドレス変数ＡＤにコマンドバッファ領域の先頭番地ＴＯＰが設定され（ＳＴ４２）、ポート番号Ｐｉが初期設定される（ＳＴ４３）。ここでポート番号とは、４個のシリアル通信回路５３それぞれのポート番号であり、図柄制御基板用ＵＳＡＲＴがＰ１、音声制御基板用ＵＳＡＲＴがＰ２、ランプ制御基板用ＵＳＡＲＴがＰ３、払出制御基板用ＵＳＡＲＴがＰ４に設定されている。
【００３１】
次に、ＡＤ＋ＰＴで示される番地に制御コマンドデータが存在するか否かが判定され（ＳＴ４４）、存在する場合には８ビット長の制御コマンドデータがポート番号Ｐｉのシリアル通信回路５３に出力される（ＳＴ４５）。そして、ＡＤ＋ＰＴで示される番地はゼロクリアされる（ＳＴ４６）。
【００３２】
ステップＳＴ４５の処理によって、制御コマンドデータが何れかのシリアル通信回路５３に出力されると、該当するシリアル通信回路５３は、パラレルデータである制御コマンドデータをシリアルデータに変換し、対応するサブ制御基板に向けての伝送を開始する。ここで、シリアル通信回路５３がシリアルデータの伝送を開始してから、サブ制御基板のシリアル通信回路５８がデータを受信し終わるまでの通信時間を短縮化するには、先ず、送信側と受信側のシリアル通信回路５３，５８のボーレイトを上げることが考えられる。
【００３３】
しかし、通信速度をむやみに上げたのでは、通信環境によっては誤動作の原因ともなるので、この参考例では、４個のサブ制御基板に対応して、主制御基板１には４個のシリアル通信回路５３を設けている。そのため、本参考例では、ステップＳＴ４５の処理が終われば、直ちに次のポート番号Ｐｉのシリアル通信回路５３を動作させることが可能となる。具体的には、アドレス変数ＡＤに２を加算した後（ＳＴ４７）、コマンドバッファ領域の最終アドレスを越えていなければ、ポート番号Ｐｉを更新して（ＳＴ４９）、別のシリアル通信回路５３を動作させている。このような動作の結果、ボーレイトをむやみに上げなくても、限られた割込み時間の間に、他の処理と共に通信処理を完了させることができる。
【００３４】
上記したステップＳＴ４９の更新処理によって、シリアル通信回路５３のポート番号は、port1→port2→port3→port4と変化し、ステップＳＴ４９に続くステップＳＴ４５の処理によって、図柄制御基板２→ランプ制御基板３→音声制御基板４→払出制御基板５の順番に、それぞれの制御コマンドの１バイト目が送信されることになる。
【００３５】
そして、ステップＳＴ４７の処理によって順次更新されるアドレス変数ＡＤが最終アドレスを越えた場合には、ポインタＰＴをインクリメントし（ＳＴ５０）、ポインタＰＴ＝２となるまで、ステップＳＴ４２〜ＳＴ４８の処理を繰り返す。なお、８ビットデータのシリアル伝送が完了するのに必要な場合には、時間消費処理（ＳＴ５２）を実行する。
【００３６】
この参考例では、１巡目の処理が終わるとポインタＰＴは１となり、続く２巡目の処理が終わるとポインタＰＴは２となり処理が完了する。そして、２巡目の実行時は、ポインタＰＴ＝１であることから、図柄制御基板２→ランプ制御基板３→音声制御基板４→払出制御基板５の順番に、それぞれの制御コマンドの２バイト目が送信されて制御コマンドの伝送処理が完了することになる。
【００３７】
以上、この参考例では、全てのサブ制御基板に対して、シリアル信号ＳＧとして制御コマンドを伝送したが、通信時間の短縮化と共に、誤動作が万一生じた場合の弊害の大きさを考慮して、払出制御基板５には（場合によっては、図柄制御基板２にも）、別の回路を経由してパラレル信号を伝送するのが好ましく、このような構成が本発明の実施例である。
【００３８】
ところで、この遊技機では、動作中に電源電圧が所定値を下回ると、主制御基板１と払出制御基板５のＣＰＵにＮＭＩ（Non Maskable interruptマスク不能の割込み）がかかるように構成されている。そして、ＮＭＩの割込みがかかると、ＣＰＵの全てのレジスタがＲＡＭエリアに保存されと共に、このＲＡＭを含むＲＡＭの作業領域はバックアップ電源によって電圧が維持されるようになっている。一方、電源復旧後には、保存されているレジスタの値がゲーム中断前の状態に復元され、中断されたゲームが正常に再開される。以下、この点も踏まえて、電源投入後の動作内容を図４のフローチャートに基づいて説明する。
【００３９】
電源が投入されると、ＣＰＵが割込み禁止状態に設定された後、ＣＰＵのレジスタの初期設定がされ（ＳＴ１）、ＣＰＵは割込みモード２に設定される（ＳＴ２）。その後、ＲＡＭクリア信号とバックアップフラグとがチェックされる（ＳＴ３，ＳＴ４）。ＲＡＭクリア信号は、初期化スイッチに対応したものであり、営業開始時のように、パチンコ機の前枠を開いた状態で初期化スイッチを押圧操作しながら電源スイッチをオン側に切換えると、ＲＡＭクリア信号がＯＮ状態になっている。
【００４０】
ＲＡＭクリア信号がＯＮ状態であれば（ＳＴ３：yes）、ＲＡＭに記憶保持されている遊技情報の全てが消去処理された後、ＣＰＵは、第１図柄表示手段２２に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、ＥＩ命令を実行して自らを割込み許可状態にする（ＳＴ５）。その後は、無限ループ状に繰り返される外れ図柄用の乱数処理（ＳＴ６）が行われる。なお、外れ図柄用の乱数処理は、後述する割込み処理おいて特別図柄の抽選に外れた場合に液晶ディスプレイ８に描かれる外れ図柄パターンを規定するものである。
【００４１】
一方、電源投入時、ＲＡＭクリア信号がＯＦＦ状態のときには（ＳＴ３：no）、バックアップフラグがゼロでないことを確認した後（ＳＴ４）、バックアップデータの復帰処理が行われる。バックアップデータの復帰処理は、停電時などにＮＭＩ処理によってバックアップされたデータを復帰させる処理であり、停電復旧後に初期化スイッチを押すことなく電源を投入すると、この処理が行われる。なお、バックアップフラグはバックアップ処理が完了しているか否かを示しており、ステップＳＴ１２までの処理が完了する前に再度停電状態になったような場合に意義がある。
【００４２】
停電状態からの復旧時であれば、バックアップフラグＢＦＬの内容は５ＡＨである。そのため、ＣＰＵの処理は、ステップＳＴ４からステップＳＴ７に移行し、ＲＡＭのＳＰ記憶エリアから読み出された１６ビットデータがＣＰＵのスタックポインタＳＰに書き込まれる（ＳＴ７）。
【００４３】
続いて、停電時のＮＭＩ処理において保存されていたＲＡＭエリアのデータを読み出して、バックアップ復帰コマンドを作成する（ＳＴ８〜ＳＴ１０）。ここで払出制御基板用のバックアップ復帰コマンド作成処理（ＳＴ８）とは、エラー信号を再チェックして、遊技機の現状に合わせた制御コマンドを払出制御基板５に出力するための準備動作を意味する。例えば、停電前に上皿が満杯であるエラー状態であった場合、バックアップデータによってエラー状態が保存されているが、停電によって遊技者が遊技球を回収する可能性も高いので、改めてエラー信号の現状を確認しているのである。
【００４４】
また、図柄制御基板用やランプ制御基板用のバックアップ復帰コマンド作成処理（ＳＴ９、ＳＴ１０）とは、停電前の遊技機が、大当り状態であった場合や、当選確率が増加しているいわゆる確変状態であった場合もあるので、そのような場合には、動作状態に合わせた液晶表示部の背景色を設定したり、効果音を発生できるようにするための処理である。
【００４５】
次に、ＣＰＵはＰＯＰ命令を実行して、スタックエリアからＡＦレジスタを除く各レジスタ（ＢＣ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ１１）。この処理によって、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグＢＦＬをゼロクリアする（ＳＴ１２）。最後に、停電前が割込み禁止状態であったか否かをチェックして（ＳＴ１３，ＳＴ１４）、ＡＦレジスタをスタックエリアから復帰させた後、割込み禁止状態のままで処理を終えるか（ＳＴ１５、ＳＴ１６）、或いは、割込み許可状態に戻して処理を終える（ＳＴ１７〜ＳＴ１９）。
【００４６】
図７は、サブ制御基板のうち、音声制御基板３とランプ制御基板４にだけ、シリアル伝送方式を採用した回路構成を図示したものである。図柄制御基板２が存在せず、音声制御基板３とランプ制御基板４には１バイト長の制御コマンドを伝送するような遊技機に適用すると特に好適である。また、ボーレイトを高く設定できる通信環境で使用するのが好適である。この構成は、図９に示す本発明の実施例に類似するが、制御コマンドが共用されない点で相違する。
【００４７】
図７に示すように、出力ポート回路５３は、単一のシリアル通信回路５３ａ（ＵＳＡＲＴ：Universal Synchronous Asynchronous Receiver）と、セレクト信号出力回路５３ｂとで構成されている。セレクト信号出力回路５３ｂは、データバスのｂｉｔ０とｂｉｔ１のデータを出力しており、この回路例では、セレクト信号出力回路５３ｂとして、Ｄ型フリップフロップ（７４２７３相当品）を使用している。
【００４８】
出力駆動回路５５は、セレクト信号出力回路５３ｂとシリアル通信回路５３ａの出力を受けるＮＡＮＤゲート５７ｂ，５７ｃと、ＮＡＮＤゲート５７ｂ，５７ｃの出力を各制御基板３，４に伝送するドライバ５４ｂ，５４ｃとで構成されている。したがって、セレクト信号出力回路５３ｂの出力が０１ＨならＵＳＡＲＴからのシリアル信号ＳＧが音声制御基板３に伝送され、セレクト信号出力回路５３ｂの出力が０２Ｈならシリアル信号ＳＧがランプ制御基板４に伝送されることになる。なお、残りのサブ制御基板２，５に対しては、別の回路を通して、制御コマンドがパラレル通信方式で伝送される。
【００４９】
サブ制御基板３，４の入力部は、主制御基板側と同一ボーレイトで動作するシリアル通信回路５８（ＵＳＡＲＴ）で構成されている。したがって、主制御基板１からスタートビット（Ｌレベル）が送出されてくると、シリアル通信回路５８がデータ受信動作を開始する。
【００５０】
サブ制御基板３，４のシリアル通信回路５８は、１バイト長の制御コマンドの受信を完了する毎にＣＰＵに割込み信号を発生するように設定されている。そして、サブ制御基板３，４のＣＰＵは、各々の割込み処理プログラムにおいて、１バイト長の制御コマンドをシリアル通信回路５８から取得してメモリに記憶している。
【００５１】
図８（ａ）は、前記の回路例におけるコマンド送信処理を説明するフローチャートであり、図８（ｂ）はＴＯＰ番地から２バイト分確保されたコマンドバッファ領域を示している。最初、アドレス変数ＡＤがコマンドバッファ領域の先頭アドレスＴＯＰに設定され、セレクト信号ＳＥが０１Ｈに設定される（ＳＴ６１）。次に、ＡＤ番地にコマンドデータが存在するか否かが判定される（ＳＴ６２）。
【００５２】
そして、ＡＤ番地にコマンドデータが存在する場合には、先ず、セレクト信号ＳＥをＳＥ出力ポート５３ｂに出力する（ＳＴ６３）。この結果、セレクト信号ＳＥが１であることから、ＮＡＮＤゲート５７ｂが開くことになる。その後、主制御基板では、ＡＤ番地の制御コマンドを読み出してシリアル通信回路５３ａに出力し（ＳＴ６４）、ＡＤ番地の内容をゼロクリアする（ＳＴ６５）。
【００５３】
シリアル通信回路５３ａは、ＣＰＵから受けたパラレルデータたる制御コマンドデータをシリアル変換すると共に、１ビットずつＮＡＮＤゲート５７ｂ及びドライバ５４ｂを介して、音声制御基板３に送信する。
【００５４】
このようなシリアル信号ＳＧの伝送中、主制御基板１ではサブ制御基板がシリアル信号ＳＧを取得し終わるのを待つ必要がある。そこで、必要な時間消費を行い（ＳＴ６６）、その後にセレクト信号ＳＥをゼロクリアする（ＳＴ６７）。なお、この処理によって、ずべてのＮＡＮＤゲート５７ｂ，５７ｃが閉じることになる。
【００５５】
次にアドレス変数ＡＤをインクリメントして（ＳＴ６８）、セレクト信号ＳＥを左に１ビットシフトする（ＳＴ６９）。この処理によって、２進数０１であったセレクト信号ＳＥが２進数１０に変化することになる。そして、最終アドレスを越えない限り、ステップＳＴ６２〜ＳＴ６９の処理を繰り返す。この処理によってＳＥデータは、０１→１０と変化して、ランプ制御基板４に向けての制御コマンドの伝送処理が行われる。
【００５６】
この構成の場合、制御コマンドが８ビット長であり、且つボーレイトを高く設定しているので、直列的な動作によって各制御基板に順番に制御コマンドを送信しても特に問題がない。なお、万一、通信トラブルによってサブ制御基板が制御コマンドを読み落としても、音声演出とランプ演出に関する制御コマンドであるから弊害はない。但し、前記の構成において、全てのサブ制御基板２〜５に対してシリアル伝送方式を採っても良いし、制御コマンドを２バイト長としても良い。
【００５７】
図柄制御基板２と音声制御基板３とランプ制御基板４にシリアル伝送方式で制御コマンドを伝送するような場合、図９（ａ）に示すように、音声制御基板３とランプ制御基板４向けの制御コマンドについては、その個数とデータ内容とを統一するようにしても良く、これが本発明の実施例である。例えば、同一の制御コマンド（例えば１０Ｈ）を受けると、音声制御基板３が大当りゲーム開始の音声演出を開始する一方、ランプ制御基板４は大当りゲーム開始のランプ演出を開始するように構成する。
【００５８】
そして、コマンドバッファ領域については、１つの格納エリアを音声制御基板用とランプ制御基板用の制御コマンドとして共用する（図９（ｂ）参照）。このような場合には、図９（ａ）のように、音声制御基板３とランプ制御基板４には常に同一のシリアル信号ＳＧが伝送されるので、３つの制御基板２，３，４に対する制御コマンドの伝送処理が２回分の伝送時間で完了する。すなわち、図８に関して説明した場合と同様、２回の巡回処理によって、図柄制御基板２と音声制御基板３とランプ制御基板４に向けた３つの制御コマンドの伝送を終えることができる。
【００５９】
なお、制御コマンドを共通化する場合には、図９（ａ）のように、シリアル信号ＳＧを固定的に共通化するのではなく、図９（ｃ）のように、ＮＡＮＤゲートに加えるセレクト信号を共通化しても良い。このように構成した場合には、音声制御基板３向けの制御コマンドと、ランプ制御基板４向けの制御コマンドとが、完全に同一でなくともよく、同一コマンドを伝送したい場合だけＳＥ２＝ＳＥ３とすれば良い。また、必要に応じて、同一の制御コマンドを、全てのサブ制御基板に一斉に伝送することも可能となる。
【００６０】
また、複数のサブ制御基板用の制御コマンドを共通化し、コマンドバッファ領域の１つの格納エリアを共用する場合には、図３の回路を変形して図１０（ａ）のように構成することができる。この場合も、図６（ａ）のフローチャートに従って処理すると、３つのサブ制御基板に制御コマンドを伝送するのと同じ伝送時間で、４つのサブ制御基板２〜５に対して制御コマンドを伝送できる。
【００６１】
続いて、上記の弾球遊技機について更に追加的に説明する。図１１は、本実施例のパチンコ機２２を示す斜視図であり、図１２は、同パチンコ機２２の側面図である。
【００６２】
図１１に示すパチンコ機２２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠２３と、外枠２３に固着されたヒンジＨを介して開閉可能に枢着される前枠２４とで構成されている。なお、このパチンコ機２２は、カード式球貸し機２１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【００６３】
ヒンジＨを介して外枠２３に枢着される前枠２４には、遊技盤２５が裏側から着脱自在に装着され、この遊技盤２５の前側に対応して、窓部を有するガラス扉２６と前面板２７とが夫々開閉自在に枢着されている。前面板２７には発射用の遊技球を貯留する上皿２８が装着され、前枠２４の下部には、上皿２８から溢れ出し又は抜き取った遊技球を貯留する下皿２９と、発射手段３０の発射ハンドル３１とが設けられている。
【００６４】
発射手段３０は、回動操作可能な発射ハンドル３１と、この発射ハンドル３１の回動角度に応じた打撃力で打撃槌３２（図１４）により遊技球を発射させる発射モータなどを備えている。上皿２８の右部には、カード式球貸し機２１に対する球貸し操作用の操作パネル３３が設けられ、この操作パネル３３には、カード残額を３桁の数字で表示するカード残額表示部３３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ３３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ３３ｃとが設けられている。
【００６５】
図１３に示すように、遊技盤２５には、金属製の外レールと内レールとからなるガイドレール３５がほぼ環状に設けられ、このガイドレール３５の内側の遊技領域２５ａには、カラーの液晶ディスプレイ（ＬＣＤモニタ）８、検出スイッチを備える図柄始動口（図柄始動手段兼入賞手段）３７、開閉式入賞手段（大入賞手段）３８、複数の普通入賞手段３９（上段の普通入賞手段３９以外に、開閉式入賞手段３８の左右両側部に６つの普通入賞手段３９）、２つのゲート４０（通過口）が夫々所定の位置に配設されている。
【００６６】
液晶ディスプレイ８は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段４２（可変表示装置）として機能する。第１図柄表示手段４２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部４２ａ〜４２ｃを有し、図柄始動口３７に遊技球が入賞することを条件に、各図柄表示部４２ａ〜４２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動口３７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【００６７】
液晶ディスプレイ８の直ぐ上側に、普通入賞手段３９と第２図柄表示手段４３とが設けられている。第２図柄表示手段４３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート４０を通過した遊技球が検出されたとき、普通図柄表示部（可変表示装置）の表示図柄が所定時間だけ変動し、遊技球のゲート４０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口３７は、開閉自在な左右１対の開閉爪３７ａを備えた電動式チューリップであり、第２図柄表示手段４３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪３７ａが所定時間だけ開放されて入賞し易くなっている。
【００６８】
開閉式入賞手段３８は前方に開放可能な開閉板３８ａを備え、第１図柄表示手段４２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板３８ａが前側に開放される。この開閉式入賞手段３８の内部に特定領域３８ｂがあり、この特定領域３８ｂを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な第１状態に相当する。
【００６９】
開閉式入賞手段３８の開閉板３８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板３８ａが閉じるときに、遊技球が特定領域３８ｂを通過していない場合には特別遊技が終了するが、特定領域３８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。
【００７０】
前枠２４の裏側には、図１４に示すように、遊技盤２５を裏側から押さえる裏機構板５０が着脱自在に装着され、この裏機構板５０には開口部５０ａが形成され、その上側に賞球タンク５３と、これから延びるタンクレール５４とが設けられ、このタンクレール５４に接続された払出手段５５が裏機構板５０の側部に設けられ、裏機構板５０の下側には払出手段（払出モータ）５５に接続された通路ユニット５６が設けられている。払出手段５５から払出された遊技球は通路ユニット５６を経由して上皿排出口２８ａ（図１１）から上皿８に払出される。
【００７１】
裏機構板５０の開口部５０ａには、遊技盤２５の裏側に装着された裏カバー５７と、入賞手段３７〜３９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー５７に装着されたケース５８の内部に主制御基板１が配設され、その前側に図柄制御基板２が配設されている（図１２）。主制御基板１の下側で、裏カバー５７に装着されたケース６１ａの内部にランプ制御基板４が設けられ、このケース６１ａに隣接するケース６１ｂの内部に音声制御基板３が設けられている。
【００７２】
これらケース６１ａ，６１ｂの下側で裏機構板５０に装着されたケース６４の内部には、電源基板６と払出制御基板５が夫々設けられている。この電源基板６には、図１４に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース６４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。
【００７３】
また、発射手段３０の後側に装着されたケース６７の内部には、発射制御基板７が設けられている。これら制御基板１〜７は夫々独立の基板であり、電源基板６と発射制御基板７を除く制御基板１〜５には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板１と他の制御基板２〜５とは、複数本の信号線でコネクタを介して電気的に接続されている。
【図面の簡単な説明】
【００７４】
【図１】実施例に係るパチンコ機の全体構成を示すブロック図である。
【図２】主制御基板の構成を示すブロック図である。
【図３】主制御基板とサブ制御基板の接続部を詳細に図示した参考例である。
【図４】主制御基板におけるシステムリセット処理を示すフローチャートである。
【図５】主制御基板におけるタイマ割込み処理を示すフローチャートである。
【図６】主制御基板におけるコマンド出力処理を示す参考例のフローチャートである。
【図７】参考回路例につき、主制御基板とサブ制御基板の接続部を詳細に図示したものである。
【図８】参考回路例につき、主制御基板におけるコマンド出力処理を示すフローチャートである。
【図９】図７の変形例であり本発明の実施例を図示したものである。
【図１０】図３の変形例であり本発明の実施例を図示したものである。
【図１１】実施例に係るパチンコ機の斜視図である。
【図１２】図１１のパチンコ機の側面図である。
【図１３】図１１のパチンコ機の正面図である。
【図１４】図１１のパチンコ機の背面図である。
【符号の説明】
【００７５】
１          主制御部（主制御基板）
２〜５      サブ制御部（サブ制御基板）
ＵＳＡＲＴ  シリアル通信回路
【図１】
0004498388.tif 000002
【図２】
0004498388.tif 000003
【図３】
0004498388.tif 000004
【図４】
0004498388.tif 000005
【図５】
0004498388.tif 000006
【図６】
0004498388.tif 000007
【図７】
0004498388.tif 000008
【図８】
0004498388.tif 000009
【図９】
0004498388.tif 000010
【図１０】
0004498388.tif 000011
【図１１】
0004498388.tif 000012
【図１２】
0004498388.tif 000013
【図１３】
0004498388.tif 000014
【図１４】
0004498388.tif 000015