(57)【特許請求の範囲】
【請求項１】
所定高さを有する略板状の絶縁性の本体、該本体の上面に開口する複数のキャビティ、前記各キャビティの底部略中央にそれぞれ接続して前記本体を上下方向に貫通する複数の貫通口、前記各貫通口にそれぞれ嵌合された複数の所定高さの柱状部材、及び前記本体の長手方向の両端部上面にそれぞれ立設された複数のアライン棒を備えて構成されたサブストレートと、略板状のマスク本体、前記各キャビティに対応して前記マスク本体を上下方向にそれぞれ貫通する複数の開放部、及び前記各アライン棒をそれぞれ受ける複数のアラインホールを備えて構成されたアラインマスクと、を含んで構成され、前記サブストレート上に前記アラインマスクが配置されてなる積層半導体パッケージ製造用アライニングジグを準備する工程と、
第１の半導体チップの上面中央部に複数の第１のパッドを形成し、一方の端部を対応の前記第１のパッドの外側の前記第１の半導体チップの上面にそれぞれ付着して前記第１の半導体チップの外側に延伸する、Ｊ字形状を持つ複数の第１のリードを形成し、前記各第１のリードの一方の端部とその対応の前記第１のパッドとをワイヤでそれぞれ接続し、前記第１の半導体チップ、第１のリードの付着部及び第１のワイヤを含んで包囲しつつ前記第１のリードの露出部を残すように成形部を形成して第１型単層パッケージを製造する工程と、
前記第１型単層パッケージを、前記サブストレートのキャビティ内に配置させる工程と、
第２の半導体チップの下面中央部に複数の第２のパッドを形成し、一方の端部を対応の前記第２のパッドの外側の前記第２の半導体チップの下面にそれぞれ付着して該付着部より下向きに下方へ延伸する複数の第２のリードを形成し、前記各第２のリードの一方の端部とその対応の前記第２のパッドとをワイヤでそれぞれ接続し、前記第２の半導体チップ、第２のリードの付着部及び第２のワイヤを含んで包囲しつつ前記第２のリードの露出部を残すように成形部を形成して第２型単層パッケージを製造する工程と、
前記各第２のリードの露出部の下面にソルダーボールをそれぞれ付着させる工程と、
前記第２型単層パッケージを前記アラインマスクの開放部内に配置させ、前記第１型単層パッケージ上に前記第２型単層パッケージを実装する工程と、
前記ソルダーボールをリフローし、前記各第１のリードの露出部の上面と、その対応の前記第２のリードの露出部の下面との間にソルダーをそれぞれ形成する工程と、を含んで構成される積層半導体パッケージの製造方法。
【請求項２】
前記ソルダーボールを付着させる際に、前記各第２のリードの露出部の下面にフラックスをそれぞれ塗布し、該フラックスが塗布された第２型単層パッケージをソルダーボールボックスに浸漬することを特徴とする請求項１記載の積層半導体パッケージの製造方法。
【請求項３】
前記第１型単層パッケージ及び第２型単層パッケージの成形部がソルダーレジストであることを特徴とする請求項１又は請求項２記載の積層半導体パッケージの製造方法。
【請求項４】
前記第１型単層パッケージ上に前記第２型単層パッケージを実装する際に、前記第１型単層パッケージの成形部の上面に接着剤を塗布した後実装することを特徴とする請求項１〜請求項３のいずれか１つに記載の積層半導体パッケージの製造方法。
【請求項５】
所定高さを有する略板状の絶縁性の本体と、該本体の上面に開口する複数のキャビティと、前記各キャビティの底部略中央にそれぞれ接続して前記本体を上下方向に貫通する複数の貫通口と、前記各貫通口にそれぞれ嵌合された複数の所定高さの柱状部材と、前記本体の長手方向の両端部上面にそれぞれ立設された複数のアライン棒と、を備えて構成されたサブストレートと、
略板状のマスク本体と、前記各キャビティに対応して前記マスク本体を上下方向にそれぞれ貫通する複数の開放部と、前記各アライン棒をそれぞれ受ける複数のアラインホールと、を備えて構成されたアラインマスクと、を含んで構成され、
前記サブストレート上に前記アラインマスクが配置されてなることを特徴とする積層半導体パッケージ製造用アライニングジグ。
【請求項６】
所定高さを有する略板状の絶縁性の本体に、該本体の上面に開口する複数のキャビティを形成し、前記各キャビティの底部略中央にそれぞれ接続するように前記本体を上下方向に貫通する複数の貫通口を形成し、前記各貫通口に所定高さの柱状部材をそれぞれ嵌合し、前記本体の長手方向の両端部の上面にアライン棒をそれぞれ立設してサブストレートを構成するとともに、略板状のマスク本体に、前記各キャビティに対応して上下方向にそれぞれ貫通する複数の開放部と、前記各アライン棒をそれぞれ受ける複数のアラインホールとを形成してアラインマスクを構成し、前記サブストレート上に前記アラインマスクを配置して積層半導体パッケージ製造用アライニングジグを準備する工程と、
第１の半導体チップの上面中央部に複数の第１のパッドを形成し、一方の端部を対応の前記第１のパッドの外側の前記第１の半導体チップの上面にそれぞれ付着して前記第１の半導体チップの外側に延伸する複数の第１のリードを形成し、前記各第１のリードの一方の端部とその対応の前記第１のパッドとをワイヤでそれぞれ接続し、前記第１の半導体チップ、第１のリードの付着部及び第１のワイヤを含んで包囲しつつ前記第１のリードの露出部を残すように成形部を形成して第１型単層パッケージを準備する工程と、
前記第１型単層パッケージを、前記サブストレートのキャビティ内に配置させる工程と、
第２の半導体チップの下面中央部に複数の第２のパッドを形成し、一方の端部を対応の前記第２のパッドの外側の前記第２の半導体チップの下面にそれぞれ付着して該付着部より外向きに下方へ延伸する複数の第２のリードを形成し、前記各第２のリードの一方の端部とその対応の前記第２のパッドとをワイヤでそれぞれ接続し、前記第２の半導体チップ、第２のリードの付着部及び第２のワイヤを含んで包囲しつつ前記第２のリードの露出部を残すように成形部を形成して第２型単層パッケージを準備する工程と、
前記各第２のリードの露出部の下面にソルダーボールをそれぞれ付着させる工程と、
前記第２型単層パッケージを前記アラインマスクの開放部内に配置させ、前記第１型単層パッケージ上に実装する工程と、
前記ソルダーボールをリフローし、前記各第１のリードの露出部の上面とその対応の前記第２のリードの露出部の下面との間にソルダーをそれぞれ形成する工程と、を含んで構成される積層半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ及びその製造方法に関する。より詳しくは、システム機器上の占有面積を拡大せずに半導体チップの実装密度を向上し得る積層半導体パッケージ及びその製造方法、並びに該積層半導体パッケージの製造時に利用される積層半導体パッケージ製造用アライニングジグに関する。
【０００２】
【従来の技術】
最近、システム機器の小型軽量化及び高性能化に対応するために、高集積化のための３次元パッケージとしての積層半導体パッケージに関する研究が盛んに行われている。
【０００３】
そして、このような積層半導体パッケージとしては、従来よりＴＳＯＰ（Thin Small Outline Package）パッケージを積層したパッケージが常用され、このようなＴＳＯＰパッケージは、従来の標準パッケージと比較して、平面積は同様であるが、厚さにおいては１／２に薄くなっている。
【０００４】
以下、従来の積層半導体パッケージＴについて図１３に基づいて説明する。
即ち、従来の積層半導体パッケージＴは、個別パッケージＰが複数の層（図面では４層）に積層されて、各個別パッケージＰはそれぞれＵ字状の外部リード１を有し、それら外部リード１のうち、同一コラムに位置する外部リード１がそれぞれ同一のレール２に連結されているので、それら同一コラムに位置する外部リード１と印刷回路基板（図示せず）との間の信号の入出力は、レール２を介して行われるようになっている。
【０００５】
より詳細に説明すると、図１４に示したように、各レール２の内側には各個別パッケージＰの一側にそれぞれ埋設された外部リード１の端部に形成された突成部に対応するスロット若しくはリセス４が複数形成され、各レール２の最上部には略直角に屈曲された後水平方向に延長された延長部５が形成され、該延長部５の下面には下面部５ａが形成されている。そして、各個別パッケージＰの各外部リード１が、その対応のレール２の対応のスロット４にそれぞれ係合固定されるとともに、延長部５の下面部５ａが複数層に積層された個別パッケージＰの最上層の個別パッケージＰの上面Ｐａに接着剤により接着されて、積層された個別パッケージＰは、レール２及び延長部５により個別に分離されないように締結されている。
【０００６】
以下、このように構成された従来の積層半導体パッケージの製造方法について説明する。
先ず、内側に所定間隔を有してスロット４が複数切刻形成され、最上部に水平方向に延長部５が屈曲形成されたレール２を複数準備する。
【０００７】
その後、内部リード及び外部リードを有するリードフレーム上に半導体チップを付着するダイ接着工程と、前記半導体チップ上面のパッドと前記内部リードとをワイヤで接続するワイヤリング工程と、前記半導体チップ、ワイヤ及び内部リードを成形樹脂により密封する成形工程と、前記外部リードの形状をＵ字状に変形させるフォーミング工程と、を順次行って個別パッケージＰを製造する。
【０００８】
次いで、前記製造された個別パッケージＰを積層して接着剤により接着し、その後、積層された各個別パッケージＰの各外部リード１を、その対応のレール２の対応のスロット４にそれぞれ係合させた後、該レール２の最上部の延長部５の下面部５ａを前記積層された個別パッケージＰの最上面に付着させる。
【０００９】
次いで、レール２により一体に固定された複数の個別パッケージＰの各外部リード１とその対応のレール２とを、ソルダー液の充填されたソルダーペイストボックスに浸漬して、各外部リード１の端部にソルダー液を塗布し（ソルダー浸漬工程）、その後、各外部リード１の端部についたソルダーをリフローし、各外部リード１とその対応のレール２とが互いに分離しないように接着して、従来の積層半導体パッケージの製造を終了していた。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような従来の積層半導体パッケージにおいては、印刷回路基板上の外部回路と半導体チップとの間の信号の入出力動作がレール２を介して行われていたため、積層半導体パッケージＰの外部リード１の数が増えると、リードピッチが縮小されて各レール２間の距離が短くなり、かかる状態でソルダー浸漬工程を行うと、隣接するレール２同士がソルダー液によりショートされ、半導体素子の信号の入出力動作が正常に行われず、パッケージの不良発生率が高くなるという不都合な点があった。
【００１１】
また、従来の積層半導体パッケージＰの製造工程においては、各外部リード１をその対応のレール２にそれぞれ係合する作業が自動化が不可能なため手作業で行われており、パッケージの組立工程が煩雑になり、原価が上昇するという不都合な点もあった。
【００１２】
さらに、通常、各外部リード１とその対応のレール２との接着はソルダーによりなされるため、パッケージの組立用の材料（ソルダー）の消耗が多くなって、製造費用が上昇するという不都合な点もあった。
【００１３】
本発明は、このような従来の課題に鑑みてなされたもので、不良発生率を抑えて生産性を高め、廉価で、狭いリードピッチにも対応し得る積層半導体パッケージ及びその製造方法を提供することを目的とする。
【００１４】
また、本発明は、かかる積層半導体パッケージを製造するときに用いられる簡便な積層半導体パッケージ製造用アライニングジグを提供することを他の目的とする。
【００１５】
本発明の他の目的は、ＢＬＰ (Bottom leaded package)型パッケージを利用する積層半導体パッケージを提供することである。
【００１８】
【課題を解決するための手段】
このような目的を達成するために、本発明に係る積層半導体パッケージの製造方法は、所定高さを有する略板状の絶縁性の本体、該本体の上面に開口する複数のキャビティ、前記各キャビティの底部略中央にそれぞれ接続して前記本体を上下方向に貫通する複数の貫通口、前記各貫通口にそれぞれ嵌合された複数の所定高さの柱状部材、及び前記本体の長手方向の両端部上面にそれぞれ立設された複数のアライン棒を備えて構成されたサブストレートと、略板状のマスク本体、前記各キャビティに対応して前記マスク本体を上下方向にそれぞれ貫通する複数の開放部、及び前記各アライン棒をそれぞれ受ける複数のアラインホールを備えて構成されたアラインマスクと、を含んで構成され、前記サブストレート上に前記アラインマスクが配置されてなる積層半導体パッケージ製造用アライニングジグを準備する工程と、第１の半導体チップの上面中央部に複数の第１のパッドを形成し、一方の端部を対応の前記第１のパッドの外側の前記第１の半導体チップの上面にそれぞれ付着して前記第１の半導体チップの外側に延伸する、Ｊ字形状を持つ複数の第１のリードを形成し、前記各第１のリードの一方の端部とその対応の前記第１のパッドとをワイヤでそれぞれ接続し、前記第１の半導体チップ、第１のリードの付着部及び第１のワイヤを含んで包囲しつつ前記第１のリードの露出部を残すように成形部を形成して第１型単層パッケージを製造する工程と、前記第１型単層パッケージを、前記サブストレートのキャビティ内に配置させる工程と、第２の半導体チップの下面中央部に複数の第２のパッドを形成し、一方の端部を対応の前記第２のパッドの外側の前記第２の半導体チップの下面にそれぞれ付着して該付着部より下向きに下方へ延伸する複数の第２のリードを形成し、前記各第２のリードの一方の端部とその対応の前記第２のパッドとをワイヤでそれぞれ接続し、前記第２の半導体チップ、第２のリードの付着部及び第２のワイヤを含んで包囲しつつ前記第２のリードの露出部を残すように成形部を形成して第２型単層パッケージを製造する工程と、前記各第２のリードの露出部の下面にソルダーボールをそれぞれ付着させる工程と、前記第２型単層パッケージを前記アラインマスクの開放部内に配置させ、前記第１型単層パッケージ上に前記第２型単層パッケージを実装する工程と、前記ソルダーボールをリフローし、前記各第１のリードの露出部の上面と、その対応の前記第２のリードの露出部の下面との間にソルダーをそれぞれ形成する工程と、を含んで構成される。
【００１９】
ここで、前記ソルダーボールを付着させる際に、前記各第２のリードの露出部の下面にフラックスをそれぞれ塗布し、該フラックスが塗布された第２型単層パッケージをソルダーボールボックスに浸漬するのが好ましい。
【００２０】
また、前記第１型単層パッケージ及び第２型単層パッケージの成形部がソルダーレジストであるのが好ましい。
さらに、前記第１型単層パッケージ上に前記第２型単層パッケージを実装する際に、前記第１型単層パッケージの成形部の上面に接着剤を塗布した後実装することもできる。
【００２１】
本発明に係る積層半導体パッケージの製造時に利用される積層半導体パッケージ製造用アライニングジグは、所定高さを有する略板状の絶縁性の本体と、該本体の上面に開口する複数のキャビティと、前記各キャビティの底部略中央にそれぞれ接続して前記本体を上下方向に貫通する複数の貫通口と、前記各貫通口にそれぞれ嵌合された複数の所定高さの柱状部材と、前記本体の長手方向の両端部上面にそれぞれ立設された複数のアライン棒と、を備えて構成されたサブストレートと、略板状のマスク本体と、前記各キャビティに対応して前記マスク本体を上下方向にそれぞれ貫通する複数の開放部と、前記各アライン棒をそれぞれ受ける複数のアラインホールと、を備えて構成されたアラインマスクと、を含んで構成され、前記サブストレート上に前記アラインマスクが配置されてなることを特徴とする。
【００２２】
本発明に係る積層半導体パッケージの別の製造方法は、所定高さを有する略板状の絶縁性の本体に、該本体の上面に開口する複数のキャビティを形成し、前記各キャビティの底部略中央にそれぞれ接続するように前記本体を上下方向に貫通する複数の貫通口を形成し、前記各貫通口に所定高さの柱状部材をそれぞれ嵌合し、前記本体の長手方向の両端部の上面にアライン棒をそれぞれ立設してサブストレートを構成するとともに、略板状のマスク本体に、前記各キャビティに対応して上下方向にそれぞれ貫通する複数の開放部と、前記各アライン棒をそれぞれ受ける複数のアラインホールとを形成してアラインマスクを構成し、前記サブストレート上に前記アラインマスクを配置して積層半導体パッケージ製造用アライニングジグを準備する工程と、第１の半導体チップの上面中央部に複数の第１のパッドを形成し、一方の端部を対応の前記第１のパッドの外側の前記第１の半導体チップの上面にそれぞれ付着して前記第１の半導体チップの外側に延伸する複数の第１のリードを形成し、前記各第１のリードの一方の端部とその対応の前記第１のパッドとをワイヤでそれぞれ接続し、前記第１の半導体チップ、第１のリードの付着部及び第１のワイヤを含んで包囲しつつ前記第１のリードの露出部を残すように成形部を形成して第１型単層パッケージを準備する工程と、前記第１型単層パッケージを、前記サブストレートのキャビティ内に配置させる工程と、第２の半導体チップの下面中央部に複数の第２のパッドを形成し、一方の端部を対応の前記第２のパッドの外側の前記第２の半導体チップの下面にそれぞれ付着して該付着部より外向きに下方へ延伸する複数の第２のリードを形成し、前記各第２のリードの一方の端部とその対応の前記第２のパッドとをワイヤでそれぞれ接続し、前記第２の半導体チップ、第２のリードの付着部及び第２のワイヤを含んで包囲しつつ前記第２のリードの露出部を残すように成形部を形成して第２型単層パッケージを準備する工程と、前記各第２のリードの露出部の下面にソルダーボールをそれぞれ付着させる工程と、前記第２型単層パッケージを前記アラインマスクの開放部内に配置させ、前記第１型単層パッケージ上に実装する工程と、前記ソルダーボールをリフローし、前記各第１のリードの露出部の上面とその対応の前記第２のリードの露出部の下面との間にソルダーをそれぞれ形成する工程と、を含んで構成される。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
本発明の第１の実施形態に係る積層半導体パッケージＰは、図１に示したように、第１型単層パッケージＰ１上に第２型単層パッケージＰ２が積層されて構成される。ここで、第１型単層パッケージＰ１のリード３３の最上部に形成された平坦部３３ｃの上面３３ｄと、第２型単層パッケージＰ２のリード１３３の一端において基板付着部を形成する平坦部１３３ｂの下面１３３ｄとは、ソルダー３０を介して接続されている。尚、第１型単層パッケージＰ１及び第２型単層パッケージＰ２の接着強度を高めるために、第１型単層パッケージＰ１の成形部３６の上面と、第２型単層パッケージＰ２の成形部１３６の下面とは、接着剤により接着されている。
【００２４】
以下、このように構成された積層半導体パッケージＰを構成する各単層パッケージＰ１及びＰ２について説明する。
先ず、第１型単層パッケージＰ１について説明する。図２（Ａ）及び図２（Ｂ）に示したように、半導体チップ３１の上面略中央に複数のパッド３２が形成されている。これらのパッド３２より外側の半導体チップ３１の上面には、各パッド３２に対応させて複数のリード３３の一端が付着し、各リード３３の一端とその対応のパッド３２とは、ワイヤ３４によりそれぞれ接続されている。ここに、半導体チップ３１、リード３３の一部及びワイヤ３４が成形部３６により覆われて密封され、リード３３のうち成形部３６の内側の部分が内部リード３３ａを構成し、成形部３６の外側の部分が外部リード３３ｂを構成する。また、外部リード３３ｂは平坦部３３ｃの端部を含んでおり、その上面が成形部３６から露出する外部リード３３ｂの最上面を形成している。
【００２５】
また、各リード３３は、半導体チップ３１との付着部より外向きに屈曲延長され、最上部において半導体チップ３１の外側まで延伸する平坦部３３ｃを形成し、さらに屈曲されて略Ｊ字状をなし、略Ｊ字状の端部を備える外部リード３３ｂを形成している。このような略Ｊ字状の端部を備える外部リード３３ｂを有する半導体パッケージは、従来の積層半導体パッケージに用いられたＬ字状、またはガルウイング（gullwing）型の外部リードを有する半導体パッケージに比べて印刷回路基板への実装が容易であるので、本発明においては第１型単層パッケージＰ１としてこのような略Ｊ字状の端部を備える外部リード３３ｂを有する半導体パッケージを利用して、完成された積層半導体パッケージＰの下層に位置させるようにしている。
【００２６】
この第１型単層パッケージＰ１の製造方法は、次のようになる。即ち、上面に複数のパッド３２を備える半導体チップ３１を準備し、半導体チップ３１の上面の所定部位に各パッド３２に対応させて複数のリード３３をそれぞれ載置し、各パッド３２とその対応のリード３３とをワイヤ３４によりそれぞれ接続した後、成形法を施して成形部３６を形成して半導体チップ３１、リード３３の一部及びワイヤ３４を密封して、製造を終了する。
【００２７】
次に、第２型単層パッケージについて説明する。図３（Ａ）及び図３（Ｂ）に示したように、半導体チップ１３１の下面略中央に複数のパッド１３２が形成されている。リード１３３は屈曲形成されて略Ｓ字状をなし、一側に形成されたチップ付着部としての平坦部１３３ａ、他側に形成された基板付着部としての平坦部１３３ｂ及びこれらの２つの平坦部１３３ａ及び１３３ｂを連結する連結部１３３ｃを形成する。リード１３３は、平坦部１３３ａの上面が半導体チップ１３１の下面に付着されている一方、平坦部１３３ｂが半導体チップ１３１の外側まで延伸している。また、リード１３３の平坦部１３３ａの一方の端部とその対応のパッド１３２とがワイヤ１３４によりそれぞれ接続されている。ここに、半導体チップ１３１、リード１３３の平坦部１３３ａ及び連結部１３３ｃ、及びワイヤ１３４が成形部１３６により覆われて密封され、成形部１３６の下面１３６ａとリード１３３の平坦部１３３ｂの下面１３３ｄとが一平面内に含まれている。
【００２８】
このような構造をなす第２型単層パッケージＰ２は、成形部１３６の下面１３６ａに露出された平坦部１３３ｂの下面１３３ｄが外部リードの機能を備えているため、ＢＬＰ(Bottom leaded package) とも称す。ＢＬＰの製造方法については、米国特許５３６３２７９号に記載されている。
【００２９】
次に、本発明に係る積層半導体パッケージＰの製造方法について説明する。先ず、積層半導体パッケージＰを製造するときに用いられる積層半導体パッケージ製造用アライニングジグ（以下、ジグという）７０の製造方法から説明する。
【００３０】
図４（Ａ）及び図４（Ｂ）に示したように、パッケージアライン用サブストレート（以下、サブストレートという。）５０が構成される。サブストレート５０は、絶縁性物質からなる本体５１に、複数のキャビティ５３が切刻形成されてなる。各キャビティ５３の長さ、幅及び深さは、第１型単層パッケージＰ１の外形の寸法と略同一に設定される。また、各キャビティ５３の底部略中央には本体５１を上下方向に貫通する角柱状の貫通口５７がそれぞれ接続され、各貫通口５７にはキャビティ５３に収納される第１型単層パッケージＰ１を支持するための所定高さの柱状部材５５がそれぞれ嵌合されている。柱状部材５５は、第１型単層パッケージＰ１の外部リード３３ｂの撓みを防止して、外部リード３３ｂがキャビティ５３の底面に接触しないようにパッケージの底面を支える。また、柱状部材５５は軸方向に貫通されており、柱状部材５５が図示しない真空ポンプと連結されて、キャビティ５３に収納されたパッケージ（例えば、Ｐ１）が柱状部材５５内に生成される真空により柱状部材５５上に固定される。本体５１の長手方向の両端部の上面には、複数のアライン棒５９がそれぞれ立設されている。
【００３１】
また、図５（Ａ）及び図５（Ｂ）に示したように、サブストレート５０の上方に載置されるアラインマスク６０が構成される。
即ち、アラインマスク６０は、サブストレート５０に対応させて形成されたマスク本体６１に、該マスク本体６１を貫通するように穿孔形成された複数の開放部６３と、アラインマスク６０をサブストレート５０上に固定するときに位置合わせのために使用される、穿孔形成された複数のアラインホール６５と、を形成して構成される。開放部６３は、サブストレート５０のキャビティ５３に対応させつつ、使用されるパッケージ、例えば第２型単層パッケージＰ２（ＢＬＰ）の外形寸法と略同一の寸法に形成されている。アラインホール６５は、アライン棒５９に対応させて穿孔形成されている。
【００３２】
次いで、図６に示したように、サブストレート５０の各アライン棒５９がアラインマスク６０の対応するアラインホール６５にそれぞれ挿入され、各アライン棒５９の上部にラッキング(locking）機構６７がそれぞれ嵌合されてサブストレート５０とアラインマスク６０とが安定して固定され、ジグ７０の製造が終了される。
【００３３】
ジグ７０は、積層半導体パッケージＰを製造する工程中、上下に積層された個別パッケージを動かないようにしっかりと固定する。
以下に、本発明の第１の実施形態に係る積層半導体パッケージＰの製造方法を、図７〜図１１に基づいて説明する。
【００３４】
先ず、図７に示したように、ジグ７０のキャビティ５３に開口する貫通口５７に嵌合された柱状部材５５上に、第１型単層パッケージＰ１を載置する。そして、柱状部材５５に連結された図示しない真空吸入器を作動させ、第１型単層パッケージＰ１の底面に真空を作用させて、これを動かないように固定する。
【００３５】
次いで、図８に示したように、第２型単層パッケージＰ２のリード１３３の平坦部下面１３３ｄにフラックス７１を塗布する。
次いで、図９に示したように、フラックス７１の塗布された第２型単層パッケージＰ２を、真空吸入器７２を用いて複数のソルダーボール７３が収容されたソルダーボールボックス７４に浸漬し、リード１３３の平坦部下面１３３ｄにソルダーボール７３を付着させる。
【００３６】
次いで、図１０に示したように、第２型単層パッケージＰ２をアラインマスク６０の開放部６３に挿入して第１型単層パッケージＰ１上に実装した後ソルダーボール７３のリフロー工程を行い、第１型単層パッケージＰ１のリード３３の平坦部上面３３ｄと、第２型単層パッケージＰ２のリード１３３の平坦部下面１３３ｄとを、ソルダーにより接続する。
【００３７】
次いで、図１１に示したように、ジグ７０を除去して、本発明の第１の実施形態に係る積層半導体パッケージＰの製造を終了する。
また、本発明の第２の実施形態に係る積層半導体パッケージＰ’は、図１２に示したように構成される。即ち、積層半導体パッケージＰ’の第１型単層パッケージＰ１’においては、リード３３’が、平坦部３３ｃ’の上面が成形部３６’の上面に露出されてなる平坦面４３を形成している。その他は、上述した第１の実施形態に係る積層半導体パッケージＰと同様に構成されている。
【００３８】
このように構成された本発明の第２の実施形態に係る積層半導体パッケージＰ’は、第１型単層パッケージＰ１’のリード３３’と第２型単層パッケージＰ２のリード１３３との接触面積が大きいので、第１の実施形態に係る積層半導体パッケージＰよりも接触性の点で優れる。
【００３９】
また、本発明の第１の実施形態に係る積層半導体パッケージＰの単層パッケージＰ１及びＰ２、または第２の実施形態に係る積層半導体パッケージＰ’の単層パッケージＰ１’及びＰ２間の接着力を向上させるために、図７の工程が終了した後に、第１型単層パッケージＰ１或いはＰ１’の成形部３６或いは３６’の上面に接着剤を塗布する工程を追加することもできる。
【００４０】
なお、各単層パッケージＰ１，Ｐ２の各成形部３６，１３６の表面には、ソルダーが付着しにくい性質のレジストが形成されるのが好ましい。または、各成形部３６，１３６の材料そのものがソルダーレジストであっても良い。その理由は、図９の工程においてリード１３３の平坦部下面１３３ｄにソルダーボール７３を付着するときに、ソルダーボール７３が平坦部下面１３３ｄだけでなく成形部１３６にも付着し、付着したソルダーボール７３が図１０のリフロー工程時に溶融されて各リード間の短絡を起こす可能性があるからである。そこで、各成形部３６，１３６をソルダーレジストにより形成することで、ソルダーボール７３がリフローされても各成形部３６，１３６に溶融されたソルダーが付着しないようにして、リード同士の短絡現象を防止する。
【００４１】
【発明の効果】
以上説明したように、本発明に係る積層半導体パッケージは、ソルダーペイストの浸漬工程を行わず、フラックスにより付着領域が限定されるソルダーボールを使用して製造できるため、リードピッチが短縮された場合にあっても隣接するリードが互いに接続されることがない。このため、パッケージの不良発生率を著しく低減することができ、生産性を向上し得るという効果がある。
【００４２】
また、本発明に係る積層半導体パッケージは、全工程が自動化可能であり、手作業を行わずに製造できるので、パッケージの組立てを迅速化して生産性を向上し、パッケージの原価を低減し得るという効果がある。
【００４３】
さらに、本発明に係る積層半導体パッケージは、レール等を使用する必要がないうえ、ソルダーの使用量を最小限に抑えることができるため、従来の積層半導体パッケージに比べて材料費用が低減され、パッケージの組立コストを低減し得るという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る積層半導体パッケージを示す断面図
【図２】同上積層半導体パッケージを構成する第１型単層パッケージを示す図
【図３】同上積層半導体パッケージを構成する第２型単層パッケージを示す図
【図４】本発明の一実施形態に係る積層半導体パッケージ製造用アライニングジグを構成するサブストレートを示す図
【図５】同上ジグを構成するアラインマスクを示す図
【図６】同上ジグを示す断面図
【図７】本発明の一実施形態に係る積層半導体パッケージの製造工程Ａを示す図
【図８】同上製造工程Ｂを示す図
【図９】同上製造工程Ｃを示す図
【図１０】同上製造工程Ｄを示す図
【図１１】同上製造工程Ｅを示す図
【図１２】本発明の別の実施形態に係る積層半導体パッケージを示す断面図
【図１３】従来の積層半導体パッケージを示す斜視図
【図１４】従来の積層半導体パッケージを示す部分断面図
【符号の説明】
Ｐ：個別単層パッケージ        Ｐ１：第１型単層パッケージ
Ｐ２：第２型単層パッケージ
１：外部リード                  ２：レール
３：縁部                        ４：スロット（リセス）
５：延長部
３０：ソルダー                  ３１：半導体チップ
３２：パッド                    ３３：リード
３４：ワイヤ                    ３６：成形部
１３１：半導体チップ            １３２：パッド
１３３：リード                  １３４：ワイヤ
１３６：成形部
５０：サブストレート            ５１：本体
５３：キャビティ                ５５：柱状部材
５７：貫通口                    ５９：アライン棒
６０：アラインマスク            ６１：マスク本体
６３：開放部                    ６５：アラインホール
７０：ジグ                      ７１：フラックス
７３：ソルダーボール        １３３ａ：チップ付着部
１３３ｂ：基板付着部            １３３ｃ：連結部
【図１】
0004477731.tif 000002
【図２】
0004477731.tif 000003
【図３】
0004477731.tif 000004
【図４】
0004477731.tif 000005
【図５】
0004477731.tif 000006
【図６】
0004477731.tif 000007
【図７】
0004477731.tif 000008
【図８】
0004477731.tif 000009
【図９】
0004477731.tif 000010
【図１０】
0004477731.tif 000011
【図１１】
0004477731.tif 000012
【図１２】
0004477731.tif 000013
【図１３】
0004477731.tif 000014
【図１４】
0004477731.tif 000015