(57)【特許請求の範囲】
【請求項１】
互いに交差する第１及び第２書き込み線と、前記第１及び第２書き込み線の上部からみて、中心点が前記第１及び第２書き込み線の交差部に重ならない磁気抵抗効果素子とを具備し、前記磁気抵抗効果素子の磁化容易軸方向の中心線と前記第１及び第２書き込み線の中心線とが三角形を構成することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
請求項１に記載の磁気ランダムアクセスメモリにおいて、
前記第１書き込み線に第１書き込み電流が流れ、かつ、前記第２書き込み線に第２書き込み電流が流れている状態を作り、
前記第１書き込み電流を切断した後に前記第２書き込み電流を切断することにより前記磁気抵抗効果素子に対して第１データを書き込み、
前記第２書き込み電流を切断した後に前記第１書き込み電流を切断することにより前記磁気抵抗効果素子に対して前記第１データとは異なる第２データを書き込むことを特徴とするデータ書き込み方法。
【請求項３】
前記第１及び第２書き込み電流の向きは、前記磁気抵抗効果素子に前記第１データを書き込むか又は前記第２データを書き込むかにかかわらず、常に同じであることを特徴とする請求項２に記載のデータ書き込み方法。
【請求項４】
前記第１及び第２書き込み電流の供給は、同時に開始されることを特徴とする請求項２又は３に記載のデータ書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子(magneto-resistive element)をメモリセルとする磁気ランダムアクセスメモリメモリ(MRAM: magnetic random access memory）に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリは、次世代新規メモリデバイスとして注目されており、実用化に向け、様々な研究、開発が行われている。しかし、そのために解決しなければならない課題として、低電流化、誤書き込み耐性の向上、チップサイズの縮小などの多くの問題が残存している。
【０００３】
従来の磁気ランダムアクセスメモリでは、これらの課題を解決するために、磁気抵抗効果素子の形状や、書き込み方式などの面からいくつかの提案がなされている。
【０００４】
例えば、磁気抵抗効果素子の形状の面からは、十字形、そらまめ(bean)形、台形、突起＋方形、くびれ＋方形などの形状が提案されている。また、書き込み方式の面からは、トグル(toggle)や、スピン注入(spin-injection)などの方式が提案されている（例えば、特許文献１，２参照）。
【０００５】
しかし、磁気抵抗効果素子の形状に関しては、低電流化については一定の効果が得られるものの、それのみでは十分な誤書き込み耐性を得ることが難しく、また、形状が複雑になると、加工が困難になり、メモリセルの微細化が困難になると共に製造歩留りも低下する。
【０００６】
また、書き込み方式のうちトグル方式に関しては、誤書き込み耐性については一定の効果が得られるものの、低電流化が難しいという問題がある。さらに、スピン注入方式については、スピン注入電流（書き込み電流）の低減が難しいために、チップサイズの縮小や、素子破壊などの問題に対して十分に対応できない。
【特許文献１】米国特許第６，５４５，９０６号明細書
【特許文献２】米国特許第６，２５６，２２３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の例では、誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現できる磁気ランダムアクセスメモリについて提案する。
【課題を解決するための手段】
【０００８】
本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差する第１及び第２書き込み線と、第１及び第２書き込み線の上部からみて、中心点が第１及び第２書き込み線の交差部に重ならない磁気抵抗効果素子とを備え、磁気抵抗効果素子の磁化容易軸方向の中心線と第１及び第２書き込み線の中心線とが三角形を構成する。
【００１０】
本発明の例に関わるデータ書き込み方法は、上述の磁気ランダムアクセスメモリを対象とし、第１書き込み線に第１書き込み電流が流れ、かつ、第２書き込み線に第２書き込み電流が流れている状態を作り、第１書き込み電流を切断した後に第２書き込み電流を切断することにより磁気抵抗効果素子に対して第１データを書き込み、第２書き込み電流を切断した後に第１書き込み電流を切断することにより磁気抵抗効果素子に対して第１データとは異なる第２データを書き込む。
【発明の効果】
【００１１】
本発明の例によれば、磁気ランダムアクセスメモリの誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１３】
１．  概要  
本発明の例は、書き込み電流により発生する磁場（電流磁場）を用いて書き込みを行う方式の磁気ランダムアクセスメモリに適用される。本発明の例では、誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現するために、次のようなレイアウトを提案する。
【００１４】
一つは、磁気抵抗効果素子の中心点が互いに交差する２本の書き込み線の交差部に重ならず、かつ、磁気抵抗効果素子の磁化容易軸方向の中心線と２本の書き込み線の中心線とが三角形を構成するレイアウトである。
【００１５】
他の一つは、互いに交差する２本の書き込み線の交差部の中心点が磁気抵抗効果素子に重ならず、かつ、磁気抵抗効果素子の磁化容易軸方向の中心線と２本の書き込み線の中心線とが三角形を構成するレイアウトである。
【００１６】
また、本発明の例では、このようなレイアウトにおいて、２本の書き込み線の双方に書き込み電流が流れている状態を作り、かつ、２本の書き込み線に流れる書き込み電流の切断のタイミングをずらすことで磁気抵抗効果素子の残留磁化の状態を決定する。
【００１７】
この場合、２本の書き込み線に流れる書き込み電流の切断のタイミングを変えるだけで、磁気抵抗効果素子に書き込まれるデータの値を変えることができるため、ドライバ／シンカーを含む周辺回路の面積を小さくでき、チップサイズの縮小を実現できる。
【００１８】
また、２本の書き込み線のうちの１つのみに書き込み電流が流れている状態では、容易に磁化が反転しない磁区構造を作ることができるため、半選択セルに対する誤書き込み耐性を向上できる。
【００１９】
尚、本発明の例では、磁気抵抗効果素子の形状について制限を受けないため、四角形、楕円形、菱形、平行四辺形などの単純な形状を採用することにより、セルサイズの縮小と製造歩留り向上に貢献できる。
【００２０】
また、磁気抵抗効果素子の形状を、十字形、そらまめ形、台形、突起＋方形、くびれ＋方形などの形状にすれば、書き込み電流の低電流化に貢献できる。
【００２１】
２．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。
【００２２】
(1)   構造  
A.  構造例１  
構造例１は、メモリセルが１つのＭＴＪ(magneto tunnel junction)素子と１つのＭＯＳトランジスタとから構成される１トランジスタ−１ＭＴＪタイプセルアレイ構造に関する。
【００２３】
図１は、構造例１に関わる磁気ランダムアクセスメモリのセルアレイ部を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
【００２４】
シリコン基板１１の表面領域には、ＳＴＩ(shallow trench isolation)構造の素子分離絶縁層１２が形成される。素子分離絶縁層１２に囲まれた素子領域内には、読み出し選択スイッチとしてのＭＯＳトランジスタが形成される。ＭＯＳトランジスタのゲート１４は、例えば、読み出し選択線としてｘ方向に延びる。
【００２５】
ここで、ＭＯＳトランジスタの一部を破線で示したのは、ＭＯＳトランジスタの向き（チャネル長又はチャネル幅の方向）が特に制限されず、自由に設定できるという主旨である。
【００２６】
ＭＯＳトランジスタのソース／ドレイン拡散層１３のうちの１つは、コンタクトプラグ１５を介して中間層１６に接続される。また、中間層１６の側面及び下面には、ヨーク材（軟磁性材料）１７が形成される。
【００２７】
このヨーク材１７は、なくてもよいし、これに代わり、又は、これと共に、バリアメタルが形成されていてもよい。
【００２８】
中間層１６は、コンタクトプラグ１８を介して下部電極１９に接続される。下部電極１９上には、ＭＴＪ素子が形成される。ＭＴＪ素子上には、キャップ層２０が形成される。
【００２９】
書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１は、ｘ方向に延びると共に、ＭＴＪ素子の一端に接続される。書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１は、読み出し線としても機能する。また、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、ｙ方向に延び、ＭＴＪ素子に接続されない。
【００３０】
書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１と書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、互いに交差し、その交差部では、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１上に書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１が配置される。
【００３１】
書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、例えば、金属から構成される導電線２１と、その導電線２１の側面及び下面に形成されるヨーク材２２とから構成される。
【００３２】
同様に、書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１は、例えば、金属から構成される導電線２３と、その導電線２３の側面及び上面に形成されるヨーク材２４とから構成される。
【００３３】
ＭＴＪ素子は、書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１と書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１の交差部から少し外れた位置で、これら書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１，Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１に対して斜めに配置されるレイアウトを有する。
【００３４】
具体的には、ＭＴＪ素子の中心点Ｏ１は、２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの交差部に重ならない。また、２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの交差部の中心点Ｏ２がＭＴＪ素子に重ならない、ということもできる。
【００３５】
さらに、ＭＴＪ素子の磁化容易軸方向の中心線Ｃｅと２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの中心線Ｃ１，Ｃ２とが三角形を構成する。
【００３６】
絶縁層２５は、上述のセルアレイ部を覆っている。
【００３７】
このような構造によれば、後述する磁化反転原理又は書き込み方法を採用することにより、誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などの効果を得ることができる。
【００３８】
B.  構造例２  
構造例２は、メモリセルが１つのＭＴＪ素子のみから構成されるクロスポイントタイプセルアレイ構造に関する。
【００３９】
図３は、構造例２に関わる磁気ランダムアクセスメモリのセルアレイ部を示している。図４は、図３のＩＶ−ＩＶ線に沿う断面図である。
【００４０】
シリコン基板１１の上部には、ＭＴＪ素子が形成される。ＭＴＪ素子は、下部電極１９上に形成される。ＭＴＪ素子上にはキャップ層２０が形成される。
【００４１】
シリコン基板１１の表面領域には何も形成されていないが、この表面領域に周辺回路としてのＭＯＳトランジスタを形成してもよい。
【００４２】
書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１は、ｘ方向に延びると共に、ＭＴＪ素子の一端に接続される。また、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、ｙ方向に延びると共に、ＭＴＪ素子の他端に接続される。書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１及び書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、読み出し線としても機能する。
【００４３】
尚、書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１とＭＴＪ素子との間、及び、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１とＭＴＪ素子との間、のいずれか一方に対して、整流素子を配置するのが好ましい。
【００４４】
例えば、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１とＭＴＪ素子との間のコンタクトプラグを、ｐｎ接合又はショットキー接合を含む積層構造とする。これにより、読み出し時に、非選択のＭＴＪ素子に流れるいわゆる回り込み電流(sneak current)を防止でき、読み出し信号量の増大を実現できる。
【００４５】
書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１と書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、互いに交差し、その交差部では、書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１上に書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１が配置される。
【００４６】
書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１は、例えば、金属から構成される導電線２１と、その導電線２１の側面及び下面に形成されるヨーク材２２とから構成される。
【００４７】
同様に、書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１は、例えば、金属から構成される導電線２３と、その導電線２３の側面及び上面に形成されるヨーク材２４とから構成される。
【００４８】
ＭＴＪ素子は、書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１と書き込み線Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１の交差部から少し外れた位置で、これら書き込み線Ｗｕｐｉ，Ｗｕｐｉ＋１，Ｗｄｏｗｎｊ，Ｗｄｏｗｎｊ＋１に対して斜めに配置されるレイアウトを有する。
【００４９】
具体的には、構造例１と同様に、ＭＴＪ素子の中心点Ｏ１は、２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの交差部に重ならない。また、２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの交差部の中心点Ｏ２がＭＴＪ素子に重ならない、ということもできる。
【００５０】
さらに、ＭＴＪ素子の磁化容易軸方向の中心線Ｃｅと２本の書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの中心線Ｃ１，Ｃ２とが三角形を構成する。
【００５１】
絶縁層２５は、上述のセルアレイ部を覆っている。
【００５２】
このような構造においても、構造例１と同様に、後述する磁化反転原理又は書き込み方法の採用により、誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などの効果を得ることができる。
【００５３】
C.  構造例３  
構造例３は、構造例１，２の変形例であり、シリコン基板上に複数のセルアレイ部を積み重ねた３次元構造に関する。
【００５４】
図５は、構造例３に関わる磁気ランダムアクセスメモリのセルアレイ部の概要を示している。
【００５５】
シリコン基板１１上には、複数のブロックＢＬＯＣＫ１，ＢＬＯＣＫ２，・・・ＢＬＯＣＫｚが積み重ねられる。複数のブロックＢＬＯＣＫ１，ＢＬＯＣＫ２，・・・ＢＬＯＣＫｚの各々は、ｘ方向及びｙ方向にアレイ状に配置される複数のＭＴＪ素子を有する。
【００５６】
図６は、図５のセルアレイ部の断面構造を示したものであり、構造例１の変形例に相当する。
【００５７】
このセルアレイ構造では、１つのＭＯＳトランジスタに、ｚ個のＭＴＪ素子が接続される。
【００５８】
最上段のブロックＢＬＯＣＫｚを除くｚ−１個のブロックＢＬＯＣＫ１，ＢＬＯＣＫ２，・・・ＢＬＯＣＫｚ−１は、それぞれ同じ構造を有する。この構造は、図２の構造例１と比較すると、コンタクトプラグ２６，２９及び中間層２７，２８が新たに設けられている点を除き、同じである。また、最上段のブロックＢＬＯＣＫｚは、図２の構造例１と同じである。
【００５９】
その他の構造、特に、ＭＴＪ素子のレイアウトについては、構造例１と同じであるため、ここでは、その説明を省略する。
【００６０】
図７は、図５のセルアレイ部の断面構造を示したものであり、構造例２の変形例に相当する。
【００６１】
このセルアレイ構造は、クロスポイントタイプセルアレイをシリコン基板１１上に積み重ねたものである。
【００６２】
ブロックＢＬＯＣＫ１，ＢＬＯＣＫ２，・・・ＢＬＯＣＫｚは、それぞれ同じ構造を有する。この構造は、図４の構造例２と同じである。ＭＴＪ素子のレイアウトについても、構造例２と同じであるため、ここでは、その説明を省略する。
【００６３】
このように、セルアレイ部を３次元構造とすれば、メモリ容量を増大させることによりビットコストを低く抑えることができる。
【００６４】
(2)   磁化反転原理１  
磁化反転原理１は、アステロイド曲線の第１象限を利用する磁化反転原理に関する。
【００６５】
A.  回路  
まず、磁化反転原理１に使用される書き込み回路について説明する。尚、説明を簡単にするため、読み出し回路については省略する。
【００６６】
図８は、書き込み回路の例を示している。  
書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎは、ｘ方向に延びる。書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの一端には、書き込み線ドライバ３０が接続され、他端には、書き込み線シンカー３１が接続される。
【００６７】
また、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍは、ｙ方向に延びる。書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの一端には、書き込み線ドライバ３２が接続され、他端には、書き込み線シンカー３３が接続される。
【００６８】
書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎと書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの交差部から少し外れた位置には、ＭＴＪ素子がアレイ状に配置される。
【００６９】
この書き込み回路の特徴は、トグル書き込み方式を採用した場合と同様に、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎ及び書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍには、一方向に向かう書き込み電流Ｉｕｐ，Ｉｄｏｗｎのみを流せばよい点にある。
【００７０】
つまり、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎ又は書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの両端にそれぞれドライバ／シンカーを接続する必要がないため、書き込み回路の面積を小さくでき、チップ面積の縮小に貢献できる。
【００７１】
しかも、後述する磁化反転原理又は書き込み方法によれば、トグル書き込み方式のように書き込み動作前に読み出し動作を行う必要がないため、書き込み動作の高速化を実現できる。
【００７２】
B.  磁化反転原理１の説明  
本発明の例に関わる磁化反転原理１の特徴は、２本の書き込み線のうちの１つに流れる書き込み電流により磁化制御できるＭＴＪ素子のフリー層の面積又は体積を、ＭＴＪ素子のフリー層の全体の面積又は体積の１／２よりも小さくする点にある。
【００７３】
この場合、書き込み電流が流れる２本の書き込み線の交差部から少し外れた位置に配置される選択されたＭＴＪ素子（選択セル）に関しては、これら２本の書き込み線に流れる書き込み電流によりフリー層の面積又は体積の過半の磁化を制御できるようになるため、磁化反転が可能になる。
【００７４】
これに対し、２本の書き込み線のうちの１つから書き込み電流による磁場を受ける半選択のＭＴＪ素子（半選択セル）に関しては、フリー層の面積又は体積の１／２よりも小さい領域の磁化しか制御できないため、磁化反転できない。
【００７５】
以下、具体例について説明する。
【００７６】
・  磁化反転原理１Ａ  
初期状態では、図９（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、左方向を向いているものとする。
【００７７】
まず、同図（ｂ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、ＭＴＪ素子のフリー層の磁化状態の一部を変える。この後、同図（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【００７８】
この後、同図（ｄ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、右方向を向く。そして、同図（ｅ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、右方向を向く。
【００７９】
・  磁化反転原理１Ｂ  
初期状態では、図１０（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、左方向を向いているものとする。
【００８０】
まず、同図（ｂ）に示すように、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の磁化状態の一部を変える。この後、同図（ｃ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【００８１】
この後、同図（ｄ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、右方向を向く。そして、同図（ｅ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、右方向を向く。
【００８２】
・  磁化反転原理１Ｃ  
初期状態では、図１１（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、左方向を向いているものとする。
【００８３】
まず、同図（ｂ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流すと同時に、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【００８４】
この後、同図（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、右方向を向く。そして、同図（ｄ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、右方向を向く。
【００８５】
・  半選択セルの磁化状態  
磁化反転原理１Ａ，１Ｂ，１Ｃでは、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、両電流の切断のタイミングをずらすことにより磁化反転を実現する。
【００８６】
ここで、例えば、図１２（ａ）〜（ｃ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐによる磁場のみが印加されるＭＴＪ素子（半選択セル）においては、フリー層の全体の面積又は体積の１／２よりも小さい領域の磁化しか変わらないため、磁化反転することはない。
【００８７】
同様に、例えば、図１３（ａ）〜（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎによる磁場のみが印加されるＭＴＪ素子（半選択セル）においても、フリー層の全体の面積又は体積の１／２よりも小さい領域の磁化しか変わらないため、磁化反転することはない。
【００８８】
このように、半選択セルに対しては誤書き込みを有効に防止できる。
【００８９】
この効果は、例えば、素子サイズや、フリー層の交換結合定数などを調節することにより、書き込み電流Ｉｕｐ，Ｉｄｏｗｎの値が極端に大きな値となるような場合であっても得ることが可能である。これにより、大きな書き込みマージンを有する磁気ランダムアクセスメモリを提供できる。
【００９０】
(3)   磁化反転原理２  
磁化反転原理２は、アステロイド曲線の第３象限を利用する磁化反転原理に関する。
【００９１】
A.  回路  
まず、磁化反転原理２に使用される書き込み回路について説明する。尚、説明を簡単にするため、読み出し回路については省略する。
【００９２】
図１４は、書き込み回路の例を示している。  
書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎは、ｘ方向に延びる。書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの一端には、書き込み線ドライバ３４が接続され、他端には、書き込み線シンカー３５が接続される。
【００９３】
また、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍは、ｙ方向に延びる。書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの一端には、書き込み線ドライバ３６が接続され、他端には、書き込み線シンカー３７が接続される。
【００９４】
書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎと書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの交差部から少し外れた位置には、ＭＴＪ素子がアレイ状に配置される。
【００９５】
この書き込み回路では、磁化反転原理１で説明したように、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎ及び書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍには、一方向に向かう書き込み電流Ｉｕｐ，Ｉｄｏｗｎのみが流れる。
【００９６】
但し、磁化反転原理２では、アステロイド曲線の第３象限を利用するため、書き込み電流Ｉｕｐ，Ｉｄｏｗｎの向きが磁化反転原理１とは逆になっている。
【００９７】
このような構成においても、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎ又は書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの両端にそれぞれドライバ／シンカーを接続する必要がないため、書き込み回路の面積を小さくでき、チップ面積の縮小に貢献できる。
【００９８】
また、トグル書き込み方式のように書き込み動作前に読み出し動作を行う必要がないため、書き込み動作の高速化を実現できる。
【００９９】
B.  磁化反転原理２の説明  
磁化反転原理２は、利用するアステロイド曲線の象限が異なる点を除き、磁化反転原理１と全く同じである。
【０１００】
本発明の例に関わる磁化反転原理２の特徴は、２本の書き込み線のうちの１つに流れる書き込み電流により磁化制御できるＭＴＪ素子のフリー層の面積又は体積を、ＭＴＪ素子のフリー層の全体の面積又は体積の１／２よりも小さくする点にある。
【０１０１】
この場合、書き込み電流が流れる２本の書き込み線の交差部から少し外れた位置に配置される選択されたＭＴＪ素子（選択セル）に関しては、これら２本の書き込み線に流れる書き込み電流によりフリー層の面積又は体積の過半の磁化を制御できるようになるため、磁化反転が可能になる。
【０１０２】
これに対し、２本の書き込み線のうちの１つから書き込み電流による磁場を受ける半選択のＭＴＪ素子（半選択セル）に関しては、フリー層の面積又は体積の１／２よりも小さい領域の磁化しか制御できないため、磁化反転できない。
【０１０３】
以下、具体例について説明する。
【０１０４】
・  磁化反転原理２Ａ  
初期状態では、図１５（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、右方向を向いているものとする。
【０１０５】
まず、同図（ｂ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、ＭＴＪ素子のフリー層の磁化状態の一部を変える。この後、同図（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【０１０６】
この後、同図（ｄ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、左方向を向く。そして、同図（ｅ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、左方向を向く。
【０１０７】
・  磁化反転原理２Ｂ  
初期状態では、図１６（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、右方向を向いているものとする。
【０１０８】
まず、同図（ｂ）に示すように、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の磁化状態の一部を変える。この後、同図（ｃ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【０１０９】
この後、同図（ｄ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、左方向を向く。そして、同図（ｅ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、左方向を向く。
【０１１０】
・  磁化反転原理２Ｃ  
初期状態では、図１７（ａ）に示すように、ＭＴＪ素子のフリー層の磁化は、右方向を向いているものとする。
【０１１１】
まず、同図（ｂ）に示すように、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流すと同時に、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、ＭＴＪ素子のフリー層の面積又は体積の過半の磁化状態を変える。
【０１１２】
この後、同図（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを切断すると、ＭＴＪ素子のフリー層の磁化の大部分は、左方向を向く。そして、同図（ｄ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを切断すると、ＭＴＪ素子のフリー層の磁化は、左方向を向く。
【０１１３】
・  半選択セルの磁化状態  
磁化反転原理２Ａ，２Ｂ，２Ｃでは、上側書き込み線Ｗｕｐｉに書き込み電流Ｉｕｐを流し、下側書き込み線Ｗｄｏｗｎｊに書き込み電流Ｉｄｏｗｎを流し、両電流の切断のタイミングをずらすことにより磁化反転を実現する。
【０１１４】
ここで、例えば、図１８（ａ）〜（ｃ）に示すように、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐによる磁場のみが印加されるＭＴＪ素子（半選択セル）においては、フリー層の全体の面積又は体積の１／２よりも小さい領域の磁化しか変わらないため、磁化反転することはない。
【０１１５】
同様に、例えば、図１９（ａ）〜（ｃ）に示すように、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎによる磁場のみが印加されるＭＴＪ素子（半選択セル）においても、フリー層の全体の面積又は体積の１／２よりも小さい領域の磁化しか変わらないため、磁化反転することはない。
【０１１６】
このように、半選択セルに対しては誤書き込みを有効に防止できる。
【０１１７】
この効果は、例えば、素子サイズや、フリー層の交換結合定数などを調節することにより、書き込み電流Ｉｕｐ，Ｉｄｏｗｎの値が極端に大きな値となるような場合であっても得ることが可能である。これにより、大きな書き込みマージンを有する磁気ランダムアクセスメモリを提供できる。
【０１１８】
(4)   書き込み方法  
図２０は、本発明の例に関わる書き込み方法を示している。
【０１１９】
本発明の例に関わる書き込み方法の特徴は、２本の書き込み線の双方に書き込み電流が流れている状態を作り、この後、２本の書き込み線に流れる書き込み電流の切断のタイミングを制御することにより、“０”−書き込みと“１”−書き込みとを実現する点にある。
【０１２０】
ここで、ＭＴＪ素子のピン層の磁化は、左向きに固定されているものと仮定する。そして、ＭＴＪ素子のピン層の磁化とフリー層の磁化が平行(parallel)のときを“０”状態（低抵抗状態）とし、反平行(anti-parallel)のときを“１”状態（高抵抗状態）とする。
【０１２１】
例えば、“０”−書き込みの場合、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを時刻ｔ４で切断した後、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを時刻ｔ５で切断すると、ＭＴＪ素子のフリー層の残留磁化の状態は左向きとなり、“０”−書き込みが実現できる。
【０１２２】
また、“１”−書き込みの場合、上側書き込み線Ｗｕｐｉに流れる書き込み電流Ｉｕｐを時刻ｔ４で切断した後、下側書き込み線Ｗｄｏｗｎｊに流れる書き込み電流Ｉｄｏｗｎを時刻ｔ５で切断すると、ＭＴＪ素子のフリー層の残留磁化の状態は右向きとなり、“１”−書き込みが実現できる。
【０１２３】
このように、書き込み電流Ｉｕｐ，Ｉｄｏｗｎの切断のタイミングを制御することによりＭＴＪ素子に“０”／“１”データを書き込める。
【０１２４】
尚、書き込み電流Ｉｕｐ，Ｉｄｏｗｎを流すタイミングｔ１、ｔ２、ｔ３は、どのような関係にあっても構わない。
【０１２５】
(5)   効果  
以上、説明したように、本発明の例によれば、２本の書き込み線にそれぞれ与えられる電流パルスの立ち下りのタイミングを制御するだけで、所望のデータをＭＴＪ素子に書き込むことができる。
【０１２６】
しかも、電流パルスが進む方向は、書き込みデータの値によらず、常に一方向でよいため、書き込み回路の縮小によりチップ面積を小さくできる。
【０１２７】
また、本発明の例による磁化反転原理又は書き込み方法によれば、トグル書き込みのように書き込みに先立って選択セルのデータを読み出す必要ないため、書き込み動作の高速化を実現できる。
【０１２８】
半選択セルに対する誤書き込みの問題に対しては、ＭＴＪ素子のサイズや、フリー層の交換結合定数などを調節することにより、２本の書き込み線の一方のみに非常に大きな書き込み電流が流れても磁化反転が生じないようにすることが可能である。これにより、大きな書き込みマージンを持つ磁気ランダムアクセスメモリを実現できる。
【０１２９】
本発明の例では、ＭＴＪ素子の形状については制限を受けないため、四角形、楕円形、菱形、平行四辺形などの単純な形状とすることで、メモリセルの微細化と製造歩留りの向上を図れる。
【０１３０】
また、ＭＴＪ素子の形状を、十字形、そらまめ形、台形、突起＋方形、くびれ＋方形などの形状にすれば、書き込み電流の低電流化と誤書き込み耐性の向上とを同時に実現できる。
【０１３１】
３．  変形例  
本発明の例に関わる磁気ランダムアクセスメモリに関しては、様々な変形が可能であるため、そのうちのいくつかについて説明する。
【０１３２】
図２１は、変形例１を示している。  
変形例１は、例えば、図８の回路と比較すると、ＭＴＪ素子の下側に配置される書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎがｘ方向に延び、ＭＴＪ素子の上側に配置される書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍがｙ方向に延びている点が異なる。
【０１３３】
このため、書き込みドライバ３８は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎの一端（右端部）に接続され、書き込みシンカー３９は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎの他端（左端部）に接続される。
【０１３４】
また、書き込みドライバ４０は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍの一端（上端部）に接続され、書き込みシンカー４１は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍの他端（下端部）に接続される。
【０１３５】
図２２は、変形例２を示している。  
変形例２は、例えば、図１４の回路と比較すると、ＭＴＪ素子の下側に配置される書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎがｘ方向に延び、ＭＴＪ素子の上側に配置される書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍがｙ方向に延びている点が異なる。
【０１３６】
このため、書き込みドライバ４２は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎの一端（左端部）に接続され、書き込みシンカー４３は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｎの他端（右端部）に接続される。
【０１３７】
また、書き込みドライバ４４は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍの一端（下端部）に接続され、書き込みシンカー４５は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｍの他端（上端部）に接続される。
【０１３８】
図２３は、変形例３を示している。  
変形例３は、ＭＴＪ素子の向きに関する。
【０１３９】
アステロイド曲線の第１象限を利用して書き込みを行う場合には、ＭＴＪ素子の向きは、Ｐ１に設定する。また、アステロイド曲線の第２、第３又は第４象限を利用して書き込みを行う場合には、ＭＴＪ素子の向きは、それぞれ、Ｐ１、Ｐ２又はＰ３に設定する。
【０１４０】
また、２本の書き込み線の交差部には複数のＭＴＪ素子を配置してもよい。例えば、図２４に示すように、アステロイド曲線の第１及び第４象限を利用して書き込みを行うこともできる。
【０１４１】
この場合、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの一端には、書き込みドライバ／シンカー４６が配置され、他端には、書き込みドライバ／シンカー４７が配置される。また、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの一端には、書き込みドライバ４８が接続され、他端には、書き込みシンカー４９が接続される。
【０１４２】
図２５は、変形例４を示している。  
変形例４は、折り返し構造の書き込み線に関する。
【０１４３】
２本の書き込み線のうちの１つ、本例では、書き込み線Ｗｕｐ１，・・・Ｗｕｐｎが折り返し構造を有する。この場合、アステロイド曲線の第１及び第４象限を利用して書き込みを行うため、ｙ方向に隣接する２つのＭＴＪ素子は、線対称に配置される。
【０１４４】
書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの一端には、書き込みドライバ／シンカー５０が配置され、他端には、書き込みドライバ／シンカー５１が配置される。また、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの一端には、書き込みドライバ／シンカー５２が接続され、他端には、書き込みドライバ／シンカー５３が接続される。
【０１４５】
尚、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎと書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍとの上下関係は逆にしてもよい。
【０１４６】
図２６は、変形例５を示している。  
変形例５は、例えば、図８の回路と比較すると、ＭＴＪ素子が、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎと書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの交差部から少し外れた位置に、千鳥格子状に配置されている点が異なる。
【０１４７】
書き込みドライバ５４は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの一端に接続され、書き込みシンカー５５は、書き込み線Ｗｕｐ１，Ｗｕｐ２，・・・Ｗｕｐｎの他端に接続される。
【０１４８】
また、書き込みドライバ５６は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの一端に接続され、書き込みシンカー５７は、書き込み線Ｗｄｏｗｎ１，Ｗｄｏｗｎ２，・・・Ｗｄｏｗｎｍの他端に接続される。
【０１４９】
これら変形例１〜５においても、実施の形態で説明した効果と同様の効果を得ることができる。
【０１５０】
４．  ＭＴＪ素子  
本発明の例においては、ＭＴＪ素子の形状については特に制限されない。
【０１５１】
例えば、図２７に示すように、十字形でもよいし、図２８に示すように、そらまめ形でもよいし、図２９に示すように、台形でもよいし、図３０に示すように、突起＋方形でもよい。
【０１５２】
ＭＴＪ素子は、例えば、中心点Ｏ１が２本の書き込み線の交差部に重ならないように配置される。
【０１５３】
また、ＭＴＪ素子の層構造についても特に制限されない。
【０１５４】
例えば、ＭＴＪ素子は、図３１に示すように、反強磁性層(pin layer)、ピン層(pinned layer)、トンネルバリア層、及び、フリー層(free layer)から構成される基本構造を有していてもよいし、図３２に示すように、反強磁性結合する２つのフリー層（強磁性層）を有するＳＡＦ(synthetic anti-ferromagnetic)構造を有していてもよい。
【０１５５】
ＭＴＪ素子の磁気異方性については、形状磁気異方性が支配的になるようにしてもよいし、また、誘導磁気異方性が支配的になるようにしてもよい。
【０１５６】
ＭＴＪ素子の形状が複雑になった場合には、ＭＴＪ素子の中心点及び中心線については、以下のように定める。
【０１５７】
図３３に示すように、ＭＴＪ素子の磁化容易軸方向の最大長さをＬmaxとし、困難軸方向の最大幅をＷmaxとし、Ｌmax × Ｗmax の長方形を作る。
【０１５８】
そして、ＭＴＪ素子の磁化容易軸方向の中心線Ｃeは、Ｗmaxを半分に分ける点を結ぶ線とし、ＭＴＪ素子の磁化困難軸方向の中心線Ｃhは、Ｌmax を半分に分ける点を結ぶ線とする。また、ＭＴＪ素子の中心点Ｏ１は、中心線Ｃe，Ｃhの交点とする。
【０１５９】
５．  その他  
本発明の例によれば、磁気ランダムアクセスメモリの誤書き込み耐性の向上、チップサイズの縮小、製造歩留りの向上などを実現できる。
【０１６０】
交差する２本の書き込み線については、ヨーク構造を採用することにより、ＭＴＪ素子のフリー層に効率よく磁場を印加できるようになるが、ヨーク構造を採用しなくても、上記効果を得ることができる。
【０１６１】
ＭＴＪ素子の磁化容易軸方向の中心線Ｃｅと２本の書き込み線の中心線Ｃ１，Ｃ２とがなす角度θ１，θ２は、共に、約４５°とするのが好ましいが、これに限られず、０°＜θ１，θ２＜９０°の範囲内で設定できる。但し、２本の書き込み線が直交する場合には、θ１＋θ２＝９０°である。
【０１６２】
セルアレイ構造については、１トランジスタ−１ＭＴＪタイプ、クロスポイントタイプ及びこれらの積層タイプに限られず、本発明の例は、例えば、はしご構造などのその他の構造にも適用可能である。
【０１６３】
２本の書き込み線については、互いに直交しているのが好ましいが、０°＜θ３＜９０°の範囲内で交差していればよい。また、交差する２本の書き込み線は、直線状にレイアウトしてもよいし、ジグザク状又はツイスト状にレイアウトしてもよい。
【０１６４】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１６５】
【図１】構造例１に関わるセルアレイ部を示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】構造例２に関わるセルアレイ部を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】構造例３に関わるセルアレイ部を示す斜視図。
【図６】図５のセルアレイ部の断面構造を示す断面図。
【図７】図５のセルアレイ部の断面構造を示す断面図。
【図８】磁化反転原理１を行うための書き込み回路の例を示す図。
【図９】磁化反転原理１Ａを示す図。
【図１０】磁化反転原理１Ｂを示す図。
【図１１】磁化反転原理１Ｃを示す図。
【図１２】半選択セルの磁化状態を示す図。
【図１３】半選択セルの磁化状態を示す図。
【図１４】磁化反転原理２を行うための書き込み回路の例を示す図。
【図１５】磁化反転原理２Ａを示す図。
【図１６】磁化反転原理２Ｂを示す図。
【図１７】磁化反転原理２Ｃを示す図。
【図１８】半選択セルの磁化状態を示す図。
【図１９】半選択セルの磁化状態を示す図。
【図２０】データ書き込み方法を示す図。
【図２１】変形例１を示す図。
【図２２】変形例２を示す図。
【図２３】変形例３を示す図。
【図２４】変形例３を示す図。
【図２５】変形例４を示す図。
【図２６】変形例５を示す図。
【図２７】ＭＴＪ素子の形状の例を示す図。
【図２８】ＭＴＪ素子の形状の例を示す図。
【図２９】ＭＴＪ素子の形状の例を示す図。
【図３０】ＭＴＪ素子の形状の例を示す図。
【図３１】ＭＴＪ素子の層構造の例を示す図。
【図３２】ＭＴＪ素子の層構造の例を示す図。
【図３３】ＭＴＪ素子の中心線及び中心点を定める図。
【符号の説明】
【０１６６】
１１：  シリコン基板、  １２：  素子分離絶縁層、  １３：  ソース／ドレイン拡散層、  １４：  ゲート、  １５，１８，２６，２９：  コンタクトプラグ、  １６，２７：  中間層、  １７，２２，２４，２８：  ヨーク材（軟磁性材料）、  １９：  下部電極、  ２０：  キャップ層、  ２１，２３：  導電線、  ２５：  絶縁層、  ３０，３２，３４，３６，３８，４０，４２，４４，４８，５４，５６：  書き込み線ドライバ、  ３１，３３，３５，３７，３９，４１，４３，４５，４９，５５，５７：  書き込み線シンカー、  ４６，４７，５０，５１，５２，５３：  書き込み線ドライバ／シンカー。
【図１】
0004406407.tif 000002
【図２】
0004406407.tif 000003
【図３】
0004406407.tif 000004
【図４】
0004406407.tif 000005
【図５】
0004406407.tif 000006
【図６】
0004406407.tif 000007
【図７】
0004406407.tif 000008
【図８】
0004406407.tif 000009
【図９】
0004406407.tif 000010
【図１０】
0004406407.tif 000011
【図１１】
0004406407.tif 000012
【図１２】
0004406407.tif 000013
【図１３】
0004406407.tif 000014
【図１４】
0004406407.tif 000015
【図１５】
0004406407.tif 000016
【図１６】
0004406407.tif 000017
【図１７】
0004406407.tif 000018
【図１８】
0004406407.tif 000019
【図１９】
0004406407.tif 000020
【図２０】
0004406407.tif 000021
【図２１】
0004406407.tif 000022
【図２２】
0004406407.tif 000023
【図２３】
0004406407.tif 000024
【図２４】
0004406407.tif 000025
【図２５】
0004406407.tif 000026
【図２６】
0004406407.tif 000027
【図２７】
0004406407.tif 000028
【図２８】
0004406407.tif 000029
【図２９】
0004406407.tif 000030
【図３０】
0004406407.tif 000031
【図３１】
0004406407.tif 000032
【図３２】
0004406407.tif 000033
【図３３】
0004406407.tif 000034