(57)【特許請求の範囲】
【請求項１】
アナログ出力信号を表すディジタル入力信号からアナログ出力信号を発生する回路であって、
前記ディジタル入力信号とフィードバック信号との間の差に応答して変化する濾波信号を伝達する出力を有するループ・フィルタと、
前記ループ・フィルタの出力に結合された入力を有し、アナログ出力信号を発生するＤＡＣと、
前記ＤＡＣに関する複数の動作情報を格納するＤＡＣモデルであって、前記ループ・フィルタの出力に結合された入力を有し、前記複数の動作情報に応答してフィードバック信号を発生し、前記アナログ出力信号をエミュレートする、ＤＡＣモデルと、
前記ディジタル入力信号を受ける入力と、前記ＤＡＣの予測誤差と反対に歪ませた信号を供給する出力とを有するアンチＤＡＣモデルと、
を備えた回路。
【請求項２】
請求項１記載の回路において、前記フィードバック信号が、前記ＤＡＣの分解能よりも高い分解能を有するディジタル値から成る、回路。
【請求項３】
請求項２記載の回路において、前記ＤＡＣモデルに格納されている前記複数の動作情報が前記ＤＡＣの線形誤差を含む、回路。
【請求項４】
請求項２記載の回路において、前記ＤＡＣモデルに格納されている前記複数の動作情報が前記ＤＡＣの過渡誤差を含む、回路。
【請求項５】
請求項２記載の回路において、前記ＤＡＣモデルに格納されている前記複数の動作情報が前記ＤＡＣの少なくとも１つの以前の状態を含む、回路。
【請求項６】
請求項１記載の回路において、更に、
前記ループ・フィルタの出力と前記ＤＡＣおよび前記ＤＡＣモデルの入力との間に結合された量子化器を備えている、回路。
【請求項７】
請求項６記載の回路において、前記量子化器がノイズ整形再量子化器である、回路。
【請求項８】
請求項７記載の回路において、前記ノイズ整形再量子化器が２の次数を有する、回路。
【請求項９】
請求項７記載の回路において、更に、
前記アンチＤＡＣモデルの出力と、前記量子化器の入力への前記ループ・フィルタの出力との和を与える加算器と、
を備えた回路。
【請求項１０】
請求項９記載の回路において、前記アンチＤＡＣモデルが、前記ＤＡＣの複数の誤差に対抗して前記アナログ出力信号に作用するディジタル値を格納し、前記ＤＡＣの複数の誤差を効果的に相殺する、回路。
【請求項１１】
請求項１記載の回路において、前記ループ・フィルタが、少なくとも１つのディジタル累積器を含み、前記ディジタル入力信号とフィードバック信号との間の差の累積和に比例して前記濾波信号を変化させる、回路。
【請求項１２】
請求項１記載の回路において、更に、前記ＤＡＣの出力に結合されているロー・パス・フィルタを備えている、回路。
【請求項１３】
請求項１記載の回路であって、ディジタル回路で実施した回路。
【請求項１４】
請求項１３記載の回路において、前記ディジタル回路を少なくとも１つのＦＰＧＡ内に実装した、回路。
【請求項１５】
アナログ出力信号を表すディジタル入力信号から前記アナログ出力信号を発生する方法であって、
前記ディジタル入力信号とフィードバック信号との差に応答して濾波信号を発生するステップと、
前記濾波信号を量子化するステップと、
前記量子化信号を前記アナログ出力信号に変換するステップと、
前記変換ステップをモデル化して前記フィードバック信号を発生するステップであって、前記フィードバック信号を変化させ、前記変換ステップによって挿入された誤差に対処する、ステップと、
前記変換ステップにおいて予測される挿入誤差と反対になるように、前記ディジタル入力信号の歪ませた形態を発生するステップと、
を含む方法。
【請求項１６】
請求項１５記載の方法において、前記量子化信号が、前記ディジタル入力信号の解像度よりも低い解像度を有する、方法。
【請求項１７】
請求項１６記載の方法において、前記フィードバック信号が、前記量子化信号の解像度よりも高い解像度を有する、方法。
【請求項１８】
請求項１６記載の方法において、前記量子化するステップが、前記濾波信号のノイズ整形を行うことを含む、方法。
【請求項１９】
請求項１８記載の方法において、前記量子化ステップが、前記濾波信号と、前記ディジタル入力信号を歪ませた形態との和に対して作用する、方法。
【請求項２０】
請求項１９記載の方法において、前記歪みディジタル入力信号を発生するステップが、前記変換ステップに関する動作情報を適用し、前記変換ステップにおいて予測される挿入誤差を補正することを含む、方法。
【請求項２１】
請求項１５記載の方法において、前記発生するステップが、異なる時点において取り込んだ前記ディジタル入力信号と前記フィードバック信号との差の和を累積するステップを含む、方法。
【請求項２２】
請求項１５記載の方法において、前記モデル化するステップが、前記変換ステップに関して格納されている動作情報を適用し、前記変換ステップをモデル化することを含む、方法。
【請求項２３】
請求項２２記載の方法において、前記動作情報が前記変換ステップの線形性に関する情報を含む、方法。
【請求項２４】
請求項２２記載の方法において、前記動作情報が前記変換ステップの過渡動作に関する情報を含む、方法。
【請求項２５】
請求項２２記載の方法において、前記動作情報が、前記変換ステップによって生成した以前のレベルに関する情報を含む、方法。
【請求項２６】
請求項１５記載の方法であって、更に、前記アナログ出力信号にロー・パス・フィルタ処理を行うステップを含む、方法。
【発明の詳細な説明】
【０００１】
本発明は、一般的に、ディジタル入力信号のアナログ出力信号への変換に関する。更に特定すれば、本発明は、自動検査（テスト）機器に使用するための、シグマ−デルタ・ループおよびその他のディジタル信号処理技法を用いた市販用ディジタル‐アナログ変換器の性能向上に関する。
【０００２】
発明の背景
自動検査機器（ＡＴＥ：automatic test equipment）においては、被検査デバイス（ＤＵＴ：device under test）をアナログ波形で刺激することが通常必要である。従来のＡＴＥの枠組みでは、検査プログラムが、ＤＵＴに印加するアナログ波形を規定する。検査システムが波形を印加し、この波形に応答してＤＵＴが発生した信号を監視する。検査プログラムは、ＤＵＴからの監視信号が、十分な精度レベルまで、予測した正しい応答と一致するか否かに基づいて、合否判定を行う。
【０００３】
広範囲の周波数に及ぶ多種多様のデバイスを検査するには、汎用ＡＴＥシステムを装備することが好ましい。一般に、従来のディジタル‐アナログ変換器（ＤＡＣ）は、しかしながら、限られた周波数範囲のみでしか、高い精度が得られなかった。高周波数において精度が高いＤＡＣは、低周波数では精度が低下することが多く、低周波数において精度が高いＤＡＣは高周波数では精度が低下することが多い。これらの制約のために、ＡＴＥの開発者には、異なる周波数範囲に対応するアナログ波形を発生するために異なる回路トポロジ(circuit topology)を設けることが求められてきた。例えば、低周波信号を発生するために１つの回路トポロジ、そして高周波信号を発生するためには別の回路トポロジを用いるＡＴＥシステムもあり得る。
【０００４】
開発者は、シグマ−デルタ・ループによって駆動される、単純な高速低分解能ＤＡＣを用いることによって、ＤＡＣの性能におけるこれらの決定を克服しようとした。図１は、シグマ−デルタ・ループを採用したＤＡＣトポロジ１００の一例である。図１に示すように、ＤＡＣ１１６は、８ビット・ディジタル入力信号からアナログ出力信号を発生するように構成されている。ＤＡＣ１１６は、十分な忠実性を有する出力信号を発生する程度に十分高いレート（即ち、少なくともナイキスト・レート）でサンプリングされ、ロー・パス・フィルタ１２４はＤＡＣ１１６の出力を平滑化して、サンプリングのアーチファクトを低減する。
【０００５】
ＤＡＣの分解能は８ビットに過ぎないという事実にも拘わらず、回路１００の有効分解能は、シグマ−デルタ・ループの動作によって、８ビットを遥かに超える。シグマ−デルタ・ループ内では、比較的高い数値分解能(numeric resolution)（例えば、２５ビット）を有するディジタル入力信号「Digital In」が加算器１１０の入力に供給される。加算器１１０は、ディジタル入力信号からフィードバック信号を減算し、誤差信号ＥSを生成する。次いで、誤差信号はループ・フィルタ１１２に供給される。ループ・フィルタは、シグマ−デルタ・フィードバック・ループを安定化するのに役立ち、一般には誤差信号を時間で積分する（例えば、ＥSを異なるサンプルにわたって累積する）。次に、量子化器１１４が、単純な切り捨て（トランケート）によってループ・フィルタ１１２の出力を８ビット信号にする。いずれの時点においても、誤差信号は、ディジタル入力信号とＤＡＣ１１６に入力される量子化信号との差を表す。フィードバックの動作によって、シグマ−デルタ・ループは、誤差信号を０にしようとし、ＤＡＣへの８ビット入力を徐々に高分解能のディジタル入力信号に正確に一致させる。その結果、ＤＡＣ１１６からの出力信号はディジタル入力信号の複製であるが、その有効分解能のレベルはＤＡＣ１１６の分解能よりも遥かに高い。
【０００６】
ＤＡＣ１１６の分解能は本来低いので、広い周波数範囲に渡って比較的高い精度で動作するように簡単に構成することができる。これをシグマ−デルタ・ループと組み合わせるので、高い有効分解能も達成することができる。
【０００７】
これらの利点にも拘わらず、ＤＡＣ自体にはなおも、自動検査機器に望まれるレベルを上回る誤差が生ずることを確認している。これらの誤差は、例えば、ＤＣ誤差、非線形性、および過渡誤差を含む。シグマ−デルタ・ループは、ＤＡＣの有効分解能を大幅に高めるものの、ＤＡＣの精度を必ずしも高める訳ではない。その結果、多数のＤＡＣトポロジを備え、各々をそれ自体の特定周波数範囲に最適化することがなおも必要とされている。
【０００８】
高い有効分解能および高い精度で広い周波数範囲に対応することができる、アナログ出力信号をディジタル入力信号から発生する単一トポロジが求められている。
【０００９】
発明の概要
前述の背景を念頭に置いて、本発明の目的は、単一の回路トポロジを用いて、広い周波数範囲にわたってディジタル入力信号から精度高いアナログ出力信号を発生することである。
【００１０】
前述の目的ならびにその他の目的および利点を達成するために、ディジタル入力信号をアナログ出力信号に変換する回路は、ＤＡＣと、フィードバック・ループ内部にＤＡＣモデルを有するシグマ−デルタ・ループとを含む。シグマ−デルタ・ループは、高分解能ディジタル入力信号をフィードバック信号と比較して誤差信号を発生し、ループ・フィルタは誤差信号を処理する。ループ・フィルタの出力を量子化し、量子化信号をＤＡＣに供給する。また、量子化信号はＤＡＣモデルにも供給される。ＤＡＣモデルは、量子化信号を処理し、フィードバック信号を生成する。ＤＡＣに関して格納されている動作情報に応答して、ＤＡＣモデルはフィードバック信号を調節し、量子化信号に応答してＤＡＣの予測値を一致させようとする。このように、ＤＡＣモデルは、ＤＡＣが引き起こす予測誤差も含んで、効果的にＤＡＣをエミュレートする。フィードバック動作によって、予測誤差を大幅に低減し、精度を向上させる。
【００１１】
本発明の更に別の目的、利点、および新規な特徴は、添付の説明および図面の検討から明白になろう。
【００１２】
好適な実施形態の説明
概説
図２は、本発明にしたがって、ディジタル入力信号からアナログ出力信号を発生するトポロジ２００を示す。図２のトポロジは、多くの点で図１のトポロジに類似している。例えば、ディジタル入力信号「Digital In」が加算器２１０の入力に供給される。加算器２１０は、ディジタル入力信号とフィードバック信号との間の差に等しい誤差信号を発生する。誤差信号は、ループ・フィルタ２１２の入力に供給され、ループ・フィルタ２１２の出力は量子化器２１４の入力に結合されている。ＤＡＣ２１６は、量子化信号をアナログ信号に変換し、ロー・パス・フィルタ２２４はＤＡＣ２１６の出力を平滑化して、サンプリングのアーチファクトを低減する。したがって、図２の加算器２１０、ループ・フィルタ２１２、量子化器２１４、ＤＡＣ２１６、およびフィルタ２２４は、図１の対応する要素１１０、１１２、１１４、１１６、および１２４と機能的に類似している。
【００１３】
別の点では、図２のトポロジは図１のそれとは異なっている。例えば、図２は、ＤＡＣモデル２２２、アンチ（逆）ＤＡＣモデル２１８、および加算器２２０を含むが、これらは図１にはない。ＤＡＣモデル２２２は量子化器２１４の出力に結合され、フィードバック信号を加算器２１０に供給する。アンチＤＡＣモデルは、ディジタル入力信号を受け取り、出力信号を発生する。この出力信号は、追加の加算器２２０によって、ループ・フィルタの出力に加算される。従来のシグマ・デルタＤＡＣトポロジとの相違によって、顕著な効果が得られるが、これについては以下で更に詳しく説明する。
【００１４】
シグマ・デルタ・ループを採用したＤＡＣ回路における低精度は、通常ＤＡＣ自体における低精度に由来することを確認した。図１の従来のトポロジに戻ると、量子化器１１４は、ディジタル入力信号のほぼ完全な表現、シグマ−デルタ・ループのフィードバックにできる限り完全に近い表現を生成する。誤差が生ずるのは、主に、ＤＡＣ１１６が量子化信号の不完全なアナログ表現を生成するという事実からであることを突き止めた。
【００１５】
回路１００が全体として精度に欠ける理由は、しかしながら、単にＤＡＣが低精度であるからではない。ＤＡＣ１１６からのアナログ信号が量子化器からのフィードバック信号と完全に一致しないという更に根本的な理由を発見した。シグマ−デルタ・ループはＤＡＣを正しい出力に持っていこうとするのであるから、アナログ出力信号およびフィードバック信号を何らかの方法で一致させれば、ＤＡＣ１１６からの誤差は問題とはならないと推測する。このことを念頭に入れ、回路１００の誤差低減は、ＤＡＣをフィードバック信号に一致させる（即ち、ＤＡＣを完全にする）ことによるだけでなく、フィードバック信号をＤＡＣに一致させることによっても可能であると結論付けた。
【００１６】
このために、図２のＤＡＣモデル２２２は、ＤＡＣ誤差には係わらず、フィードバック信号を調節してＤＡＣ２１６の出力に正確に一致させるという意図で導入された。ＤＡＣモデル２２２は、ＤＡＣ２１６と同じ入力（即ち、量子化器２１４の出力）を有し、理想的には同じ出力を単にディジタル形式で生成する。
【００１７】
シグマ−デルタ・ループの動作によって、ＤＡＣ２１６の出力は、ＤＡＣの誤差には係わらず、ディジタル入力信号が表すレベルに正確に等しくなることが保証される。図１のトポロジと同様、シグマ−デルタ・ループはフィードバック信号を、徐々にディジタル入力信号に正確に等しくなる値に持っていく。しかしながら、フィードバック信号はＤＡＣ２１６の出力に一致するので、ループはＤＡＣの出力も、ディジタル入力信号が表す値に正確に持って行き、ＤＡＣの出力から実質的に誤差をなくす。
【００１８】
ＤＡＣモデル２２２は、ＤＡＣ２１６が混入する誤差を補正するが、これが行うことができる補正は、シグマ−デルタ・ループの帯域幅によって制限される。ループの帯域幅の外側の周波数では、シグマ−デルタ・ループは、フィードバック信号における誤差、したがってＤＡＣ２１６の出力における誤差を補正するための十分な利得に欠ける。
【００１９】
アンチＤＡＣモデル２１８および加算器２２０を図２の回路に導入し、ループ帯域幅よりも高い周波数のＤＡＣ誤差を補正する。図２に示すように、アンチＤＡＣモデル２１８は、量子化器２１４の入力にフィード・フォーワード信号を直接的に注入する。アンチＤＡＣモデルの出力は、ディジタル入力信号に等しいが、ＤＡＣ２１６の予測誤差に対抗する（反対になる）ように、故意に歪ませてある。例えば、ＤＡＣ２１６が特定のディジタル入力信号に応答して少し高すぎる出力レベルを生成することがわかっていたならば、アンチＤＡＣモデルは少し低すぎる出力を生成するように構成する。低くした値によって、ＤＡＣ２１６への量子化入力を多少低下させ、ＤＡＣに、誤差を大幅に低減した出力を生成させる。
【００２０】
ＤＡＣ２１６およびロー・パス・フィルタ２２４を除いて、回路２００全体は、単一の現場（フィールド）プログラム可能なゲート・アレイ（ＦＰＧＡ）内に完全に組み込まれる。あるいは、ＤＡＣおよびロー・パス・フィルタを含む回路２００全体を、単一の特定用途集積回路（ＡＳＩＣ）内に組み込むことも可能である。
【００２１】
ＤＡＣモデル
図３は、シグマ−デルタＤＡＣ回路２００と共に用いるのに適したＤＡＣモデル２２２の一例を概略図形式で示す。図３に示す例では、ＤＡＣモデル２２２は、単純な参照（ルックアップ）テーブル３１０から成る。ルックアップ・テーブル３１０は、ＤＡＣ２１６の入力コード毎に異なるアドレスを有することが好ましい。例えば、ＤＡＣ２１６が１６ビットの分解能を有すると仮定すると、ルックアップ・テーブル３１０は、０から６５，５３５（即ち、２16−１）までの範囲のアドレスを有することが好ましい。ＤＡＣ２１６の入力コード毎に、ルックアップ・テーブル３１０は、当該入力コードに応答してＤＡＣ２１６の予測出力に対応する値を格納することが好ましい。
【００２２】
種々のＤＡＣ誤差のために、ＤＡＣ２１６が生成する出力レベルは、一般に、歪みが均一でない。通例では、出力レベルは、それらの理想的な間隔である１ＬＳＢ（最下位ビット）からＬＳＢの端数だけ変動し、ときとして１ＬＳＢよりも大きく変動する場合もある。ＤＡＣ１１６の挙動を精度高くエミュレートするために、ＤＡＣモデル２２２は、ＤＡＣ自体の分解能よりも遥かに高い解像度を有する出力値を供給することが好ましい。好適な実施形態では、ＤＡＣモデルに格納する値は、１６ビットＤＡＣのＬＳＢを精度高く分解するために、２５ビットの分解能を有する。
【００２３】
ＤＡＣモデルに格納する値は、好ましくは、０から２25−１の範囲を取り、０から２16−１（６５，５３５）までの範囲の１６ビットＤＡＣに対応する。これら２５ビット値は、ＤＡＣコードと同じ範囲に対応する１６ビット部と、ＤＡＣモデルがＤＡＣ２１６の各ＬＳＢに適用する分解能を表す９ビット端数部とから成ると見なすことができる。
【００２４】
ＤＡＣ出力における誤差は正または負のいずれかとなり得るので、２５ビット範囲を超える小さな追加領域（図示せず）を設けると、ＤＡＣモデルが最大スケールよりも多少小さい値および多少大きい値を生成することができるので好ましい。あるいは、ＤＡＣモデルの２５ビット範囲の一部を、負数を表すための専用とすることができ、ＤＡＣの範囲の最上部を削減することができる。
【００２５】
ＤＡＣモデルは、単純なルックアップ・テーブルに限定される訳ではない。例えば、ＤＡＣモデルに、ＤＡＣ２１６の数学モデルに基づいてエミュレート値を計算する処理能力を装備することができる。また、ＤＡＣモデルには、ＤＡＣの以前の状態を格納するために追加のメモリを設けることもできる。現状態および以前の状態双方を考慮することにより、ＤＡＣモデルは、ＤＡＣ２１６は過渡誤差を予測しエミュレートすることが可能となる。
【００２６】
ＤＡＣモデルに格納されるデータは、好ましくは、回路２００が採用する特定のＤＡＣ２１６から導出する。好ましくは、実行時に較正ルーチンを実行し、ＤＡＣに関する動作情報を自動的に測定し、ＤＡＣモデル２２０に格納する。較正ルーチンは、定期的にまたは要求に応じて実行し、時間および温度によるＤＡＣ特性のドリフトにも拘わらす高精度を確保することが好ましい。あるいは、動作情報は、１回の特徴化の間にＤＡＣ２１６から抽出し、ＤＡＣモデルにアクセス可能な不揮発性メモリに永続的に格納することもできる。
【００２７】
ＤＡＣ２１６の作動は、ＤＡＣをサンプリングするレートに大きく依存することを突き止めた。したがって、ＤＡＣ２１６を固定のサンプリング・レートで動作させることが好ましく、較正ルーチンをこの固定サンプリング・レートで実行することが好ましい。ユーザが可変サンプリング・レートを用いて回路２００をプログラムしたい場合、従来のサンプリング・レート変換器を含ませて、シグマ−デルタＤＡＣ回路２００に印加する前に、可変サンプリング・レートを固定サンプリング・レートに変換することが好ましい。
【００２８】
アンチＤＡＣモデル
図４は、シグマ−デルタＤＡＣ回路２００と共に用いるのに適したアンチＤＡＣモデル２１８の一例を示す。ＤＡＣモデル２２２と同様、図４に示すアンチＤＡＣモデルは、単純なルックアップ・テーブル４１０から成る。ルックアップ・テーブル４１０は、ディジタル入力信号「Digital In」の範囲に対応するアドレス範囲を有する。例えば、アンチＤＡＣモデル２１８は、２25の異なるアドレスを備え、好ましくは２５ビットであるディジタル入力信号に可能な値毎に１つのアドレスを設けることが好ましい。
【００２９】
各アドレス毎に、アンチＤＡＣモデル２１８は、ディジタル入力信号にほぼ等しいが、ＤＡＣ２１６における誤差を考慮して歪んでいる値を格納する。例えば、ＤＡＣ２１６が多少低い出力信号を生成すると予測される場合、アンチＤＡＣモデルは多少高くした値を供給する。すると、ＤＡＣ２１６はこの多少高くした値に応答して、この入力に対するＤＡＣ誤差を補正した出力信号を生成する。
【００３０】
ＤＡＣモデル２２２と同様、アンチＤＡＣモデル２１８は、任意に複雑にして、広範囲にわたるＤＡＣの静的および動的双方の作動に対処することができる。したがって、アンチＤＡＣは、単純なルックアップ・テーブルに限定されるとは見なしてはならない。例えば、アンチＤＡＣモデルには、実行中に計算を行う処理能力を備えることができる。これらの計算は、ＤＡＣ２１６の挙動を記述する数学的関数に基づいて、アンチＤＡＣモデルの出力を歪ませるために用いることができる。加えて、アンチＤＡＣモデルには、ＤＡＣ２１６の以前の状態を考慮するために追加のメモリも設けて、予測される過渡誤差に対して補正を行うこともできる。
【００３１】
アンチＤＡＣモデル２１８に対する動作情報は、使用する実際のＤＡＣ２１６の動作特性を測定する自動較正ルーチンを用いて実行時に取得し、これらの特性をメモリに格納することが好ましい。あるいは、動作情報は、１回の特徴化の間にＤＡＣ２１６から抽出し、アンチＤＡＣモデルにアクセス可能な不揮発性メモリに永続的に格納することができる。
【００３２】
量子化器
図５は、図２のシグマ−デルタＤＡＣ回路と共に用いるのに適した量子化器２１４の一例を示す。図１の単純なトランケート量子化器１１４とは対照的に、図５の量子化器は、ノイズ整形再量子化器、即ち、「ノイズ整形器（シェーパ）」とすることが好ましい。
【００３３】
公知のように、ノイズ整形器は、信号の忠実性を損なうことなく、比較的分解能が高いディジタル信号を比較的分解能が低いディジタル信号に変換する際に用いられる。ノイズ整形によって、切り捨て（トランケート）誤差を格納し、次いで後続のサンプルに加算するか、または後続のサンプルから減算する。正味の効果は、再量子化信号のノイズ・スペクトルを、比較的平坦な特性から、対象周波数においてノイズを大幅に削減し、それよりも高い周波数ではノイズを増大させた特性に再分布することである。周波数が高い方のノイズは概ね濾波することができるので、ノイズ整形を行わずに得られる信号よりも、全ノイズが遥かに少ない信号が残ることになる。
【００３４】
ＤＡＣ２１６への入力のノイズ整形を行うことによって、回路２００はアンチＤＡＣモデル２１８から高い分解能の値が得られるという効果がある。ノイズ整形器は、多くのサンプルにまたがって量子化誤差を拡散することによって効果的に分解能を高めるので、ノイズ整形器によって、アンチＤＡＣモデル２１８からの分解能を高めたビットはＤＡＣ２１６の出力に影響を及ぼすことができる。したがって、ノイズ整形器は、アンチＤＡＣモデル２１８からの高分解能補正を単純に切り捨てないことを保証することによって、回路２００の精度を向上させる。
【００３５】
ノイズ整形器は公知であり、ノイズ整形器がいかなる形態であっても、本発明には重要ではない。しかしながら、図５に示したような二次ノイズ整形器は、さほどの複雑さを伴わずに、適度な処理能力が得られる。更に次数が高いノイズ整形器を用いれば、処理能力が向上するが、対応して複雑度が高くなる。
【００３６】
ノイズ整形再量子化器は回路２００の処理能力を向上させるが、本発明にとっては厳密には必須ではない。何故なら、これはシグマ−デルタ・ループの帯域幅以外の周波数に対して、回路２００の処理能力に影響を及ぼすからである。
【００３７】
ループ・フィルタ
図６は、図２のシグマ−デルタＤＡＣ回路と共に用いるのに適したループ・フィルタ２１２の一例を示す。ループ・フィルタ２１２内部では、誤差信号ＥSが加算器６１０の入力に供給される。誤差信号は、加算器６１０によって、レジスタ６１２の出力からの累積信号に加算される。サンプリング・クロックのアクティブ・エッジ毎に、レジスタ６１２を更新し、レジスタの以前の内容と誤差信号の現在値との累積和を反映させる。シグマ−デルタ・ループのフィードバックは誤差信号を０にしようとするので、レジスタ６１２の出力は、安定した値に合わせようとする(zero-in)。サンプル・クロックのエッジ毎に誤差信号を累積することによって、ループ・フィルタ２１２は、アナログ積分器に類似した挙動を呈し、誤差信号を時間で積分する。
【００３８】
利点
前述の説明から、本発明によるシグマ−デルタＤＡＣ回路２００は、図１の従来のトポロジよりも著しく高い精度を達成可能であることは明らかである。ＤＡＣ誤差が事実上補償されるので、比較的安価なＤＡＣを用いて、広い周波数範囲にわたって高精度の処理能力を得ることができる。広い周波数範囲に対応するにも、以前では多数のトポロジが必要であったが、単一のトポロジを用いることができる。したがって、本発明は、ＡＴＥシステムのコストを削減し、従来技術よりも占有する空間が少なくて済む。
【００３９】
代替案
前述の好適な実施形態および変更例に加えて、その他の実施形態や変更例も可能である。
【００４０】
例えば、ループ・フィルタ２１２は、単純なディジタル累積器（アキュムレータ）として先に説明した。しかしながら、これは単なる一例である。多数の累積器を縦続接続して、誤差信号に対して多数回の積分を効果的に行うことができる。安定性およびループ性能を向上させるために、ループ・フィルタ２１２にその他の調節を行うこともできる。
【００４１】
前述のように、シグマ−デルタＤＡＣ回路２００は、固定サンプリング・レートで動作させることが好ましい。あるいは、異なるサンプリング・レートの選択機能を回路２００に設けることができ、ＤＡＣモデル２２２およびアンチＤＡＣモデル２１８に異なる情報を格納して、異なるサンプリング・レート毎におけるＤＡＣ動作の補正を正確に行うようにすることができる。更に別の代替案として、ＤＡＣ２１６を可変サンプリング・レートで動作可能とし、１組の動作情報を用いて、異なるサンプリング・レートにおいて、最適ではないものの、適度な処理能力が得られるようにすることもできる。
【００４２】
前述の説明では、シグマ−デルタＤＡＣ回路２００は、ＤＡＣモデル２２２およびアンチＤＡＣモデル２１８双方を含むとし、アンチＤＡＣモデル２１８がシグマ−デルタ・ループの帯域幅以外の補正を行った。ループの帯域外の補正が不要な場合、アンチＤＡＣモデル２１８を取り去ることができ、ノイズ整形再量子化器２１４を単純なトランケート量子化器と置き換えることができる。また、アンチＤＡＣモデル２１８の寄与は、回路２００におけるパイプライン遅延が減少すると、重要度が薄れることがわかった。例えば、回路２００におけるパイプライン遅延数を０に低減すると、ＤＡＣモデル２２２は、全てのＤＡＣ誤差が生成される度に、これらを補正することになる。したがって、アンチＤＡＣモデル２１８を取り除くことができ、ノイズ整形器を単純な量子化器で置き換えることができる。
【００４３】
加えて、図に示し先に説明した具体的な構造は、概念レベルで信号に対して行う動作や信号の流れを示すことを目的としたのである。実際のハードウエア実施態様は、ディジタル回路を実施する際の従来からの規則および慣行に応じて、図示した構造からは実質的に異なる場合もある。
【００４４】
これらの代替案および変更例の各々、ならびにその他は、本発明者によって想起されたものであり、本発明の範囲に該当するものである。したがって、前述の説明は一例に過ぎず、本発明は特許請求の範囲の精神およびその範囲によってのみ限定されることは、理解すべきである。
【図面の簡単な説明】
【図１】  図１は、シグマ−デルタ・ループを用いてディジタル入力信号をアナログ出力信号に変換する従来技術の回路の簡略ブロック図である。
【図２】  図２は、本発明にしたがって、ディジタル入力信号をアナログ出力信号に変換する回路の簡略ブロック図である。
【図３】  図３は、図２の回路に応じて用いることができるＤＡＣモデルの概略図である。
【図４】  図４は、図２の出力に応じて用いることができるアンチＤＡＣモデルの概略図である。
【図５】  図５は、図２の回路と共に用いるのに適したノイズ整形再量子化器のブロック図である。
【図６】  図６は、図２の回路に用いるのに適したループ・フィルタのブロック図である。
【図１】
0004440539.tif 000002
【図２】
0004440539.tif 000003
【図３】
0004440539.tif 000004
【図４】
0004440539.tif 000005
【図５】
0004440539.tif 000006
【図６】
0004440539.tif 000007