(57)【特許請求の範囲】
【請求項１】
交流を直流に変換するコンバータと、主回路電源を確立する開閉接点と、前記コンバータにより変換された電圧を平滑するコンデンサと、前記コンデンサにより平滑された平滑直流電圧を交流に変換しモータを駆動するインバータと、前記モータの回生電力を消費するための回生電力消費回路とを有する主回路を試験するエレベータ制御装置の主回路試験装置において、前記開閉接点を開閉制御する手段と、前記インバータに供給される主回路電圧を検知する主回路電圧検知手段と、前記インバータを制御するインバータ制御手段と、前記インバータで駆動されたモータに流れるモータ電流を検知するモータ電流検知手段と、前記回生電力消費回路を制御する手段とを備えたことを特徴とするエレベータ制御装置の主回路試験装置。
【請求項２】
前記主回路電圧検知手段により検知された前記主回路電圧が基準値外である場合に異常と判断して前記開閉接点を開放する手段と、前記モータ電流検知手段により検知された前記モータ電流が基準値外である場合に異常と判断して前記開閉接点を開放する手段と、前記インバータ制御手段によるインバータ制御の異常を検知する手段と、前記異常が生じた場合にエラーコードとして保存する手段とを備えたことを特徴とする請求項１に記載のエレベータ制御装置の主回路試験装置。
【請求項３】
前記インバータで駆動されるモータの代用品として設けられるリアクタンス部品と、このリアクタンス部品に流れる電流値を設定する手段とを備えたことを特徴とする請求項１または請求項２に記載のエレベータ制御装置の主回路試験装置。
【請求項４】
カゴ呼び登録又はホール呼び登録を検知してインバータを制御しエレベータの運行制御を司る制御回路を試験するエレベータ制御装置の制御回路試験装置において、電子仕様データを取り込む取り込み手段と、所定のデータ及び操作信号を入力する入力手段と、前記取り込み手段により取り込まれた電子仕様データ及び前記入力手段により入力された所定のデータ及び操作信号を用いて、所定の演算を行なうとともに、前記制御回路に対し所定の信号を出力して所定の制御を行ない、前記制御回路から出力される所定の信号を判定することにより前記制御回路の試験を行なう演算制御手段と、この演算制御手段及び前記制御回路から出力される所定の信号を表示する表示手段と、前記演算制御手段により行われた試験に関する所定のデータを電子データとして保存する手段とを備えたことを特徴とするエレベータ制御装置の制御回路試験装置。
【請求項５】
前記制御回路がパルスによってカゴのポジションを検知する手段を有する制御回路である場合に、前記制御回路から出力される速度パターン値と、前記入力手段により入力されたパルスレートとにより計算されたパルスパターンを発生するパルス発生回路を備えたことを特徴とする請求項４に記載のエレベータ制御装置の制御回路試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエレベータ制御装置の試験装置に関する。
【０００２】
【従来の技術】
図１０に示すように、従来のエレベータ制御装置の試験装置３は、エレベータの主回路１と制御回路２とを組み合わせて試験する構成であり、試験装置３の伝送信号入出力装置１０４は制御回路２に伝送線で接続され、信号線信号入出力装置１０３と制御回路２は信号線で接続されている。また、主回路１と試験用の（カゴ上下用）モータ１０１が接続され、試験用のモータ１０１に接続されている試験用のパルスジェネレータ（ＰＧ）１０２は制御回路２及びパルスカウンター装置１０６に接続されている。そして、信号演算・制御装置１０５によって各種信号を制御し、信号演算・制御装置１０５には、パルス・スピード表示器１０７及び信号操作・表示装置１０８がそれぞれ接続されており、信号操作・表示装置１０８により試験者が各種スイッチボタン部（後述する図１１の１０８ｅ）を操作するとともに、表示を目視し、エレベータのオペレーションをシミュレートさせることで仕様が満足されているかどうかを確認するように構成されている。
【０００３】
信号操作・表示装置１０８は、図１１に示すように、初期設定画面１１０において、初期データ入力部１１０ｂにより各階の階高とドアのある方向（正面か背面又は両方）を各階毎に設定でき、また初期データ入力部１１０ａによりカゴのポジションを検出するために使われるパルスのパルスレートを設定でき、信号演算・制御装置１０５に上記仕様データを送信する。
【０００４】
信号演算・制御装置１０５は、各階の階高とパルスレートを基に各階のドア開閉可能位置（フロアーポジション）をパルス数表現で計算し、パルスカウンター装置１０６から入力したパルス値がドア開閉可能位置のパルス値内であればドア開閉可能位置信号１０８ｇを出力し、かつ現在のパルス数、及びパルス入力数とパルスレートから得られるスピード値（ｍ／ｍｉｎ）をパルス・スピード表示器１０７に出力し、信号操作・表示装置１０８によって操作されたカゴ呼び登録１０８ｄやパーキングスイッチ１０８ｅなどの信号を伝送信号入力装置１０４又は信号線信号入力装置１０３に出力するとともに、制御回路２からの伝送信号や信号線からの信号を入力して信号操作・表示装置１０８に出力するように構成されている。
【０００５】
なお、図１１において、１０８は信号操作・表示装置の画面を示し、この画面１０８は上記の各信号を表示するために、ポジション表示部１０８ａ、方向灯部１０８ｂ、ドア開閉表示部１０８ｃ、カゴ・ホール呼び入力ボタン１０８ｄ、各種スイッチボタン部１０８ｅ、各種表示灯部１０８ｆ、着検板ＯＮ／ＯＦＦ表示部１０８ｇを有している。
【０００６】
試験者が仕様書を確認して試験項目を判断し、信号操作・表示装置１０８にてスイッチを操作し、エレベータのオペレーションをシミュレートさせ、制御装置内のＬＥＤや信号操作・表示装置１０８の表示を目視確認している。そして、試験が完了したら、試験者や製造番号や仕様内容を試験完了台帳に記入している。
【０００７】
【発明が解決しようとする課題】
ところが、このような従来のエレベータ制御装置の試験方法及び試験装置は、主回路１と制御回路２との組み合わせ試験を行なっており、受注組み立ての場合には主回路１と制御回路２の両方が製造を完了しないと試験できない問題と、試験用のモータ１０１を設置する場所を確保しなければいけない問題と、仕様を判断する作業と信号操作・表示装置１０８を操作及び目視する作業は試験者が行なっており、試験者の技量によるところが多く、試験の人的ミスが発生する問題があった。また、試験が完了した時に試験履歴を台帳に記入しているため、後で検索する場合には膨大な時間を要する問題もあった。
【０００８】
本発明は、この様な従来の問題点に鑑みてなされたもので、主回路と制御回路を独立に試験し、一方の製造完了を待たなければならない時間を削除できるエレベータ制御装置の試験装置を提供することを目的とする。
【０００９】
また本発明は、試験者が判断していた仕様の判断に代えて、電子仕様データを自動判断して自動試験を行ない人的試験ミスを削除できるエレベータ制御装置の試験装置を提供することを目的とする。
【００１０】
また本発明は、製造番号や試験日や試験者などの試験履歴を電子データとして保存し、後で検索する時の検索時間を大幅に削除できるエレベータ制御装置の試験装置を提供することを目的とする。
【００１１】
また本発明は、制御回路から出力される速度パターン値とパルスレート値とを基にパルスパターンを発生することができるパルス発生回路を備え、試験用のモータとパルスジェネレータを設置するスペースを削除できるエレベータ制御装置の試験装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記の様な目的を達成するために、請求項１の本発明は、交流を直流に変換するコンバータと、主回路電源を確立する開閉接点と、コンバータにより変換された電圧を平滑するコンデンサと、コンデンサにより平滑された平滑直流電圧を交流に変換しモータを駆動するインバータと、モータの回生電力を消費するための回生電力消費回路とを有する主回路を試験するエレベータ制御装置の主回路試験装置において、開閉接点を開閉制御する手段と、インバータに供給される主回路電圧を検知する主回路電圧検知手段と、インバータを制御するインバータ制御手段と、インバータで駆動されるモータに流れるモータ電流を検知するモータ電流検知手段と、回生電力消費回路を制御する手段とを備えたことを特徴とする。
【００１５】
このような構成の主回路試験装置によれば、主回路のみ独立して試験を行なうことができる。
【００１６】
請求項２の本発明は、請求項１に記載のエレベータ制御装置の主回路試験装置において、主回路電圧検知手段により検知された主回路電圧が基準値外である場合に異常と判断して開閉接点を開放する手段と、モータ電流検知手段により検知されたモータ電流が基準値外である場合に異常と判断して開閉接点を開放する手段と、インバータ制御手段によるインバータ制御の異常を検知する手段と、異常が生じた場合にエラーコードとして保存する手段とを備えたことを特徴とする。
【００１７】
このような構成の主回路試験装置によれば、例えば端末装置から、保存されたエラーコードを読み取ることにより、不具合の原因を推定することができる。
【００１８】
請求項３の本発明は、請求項１または請求項２に記載のエレベータ制御装置の主回路試験装置において、インバータで駆動されるモータの代用品として設けられるリアクタンス部品と、このリアクタンス部品に流れる電流値を設定する手段とを備えたことを特徴とする。
【００１９】
このような構成の主回路試験装置によれば、リアクタンス部品に流れる電流値を設定する手段によりモータの代用品として設けられたリアクタンス部品に流れる電流値を任意に変更することができ、容量の違うスタックを１台の試験装置で試験することができる。
【００２０】
請求項４の本発明は、カゴ呼び登録又はホール呼び登録を検知してインバータを制御しエレベータの運行制御を司る制御回路を試験するエレベータ制御装置の制御回路試験装置において、電子仕様データを取り込む取り込み手段と、所定のデータ及び操作信号を入力する入力手段と、取り込み手段により取り込まれた電子仕様データ及び入力手段により入力された所定のデータ及び操作信号を用いて、所定の演算を行なうとともに、制御回路に対し所定の信号を出力して所定の制御を行ない、制御回路から出力される所定の信号を判定することにより制御回路の試験を行なう演算制御手段と、この演算制御手段及び制御回路から出力される所定の信号を表示する表示手段と、演算制御手段により行われた試験に関する所定のデータを電子データとして保存する手段とを備えたことを特徴とする。
【００２１】
このような構成の制御回路試験装置によれば、制御回路を単独で試験でき、試験者の人的ミスを防止することができる。また、試験記録の検索も電子データとして保存されているため、検索時間を大幅に削除できる。
【００２２】
請求項５の本発明は、請求項４に記載のエレベータ制御装置の制御回路試験装置において、制御回路がパルスによってカゴのポジションを検知する手段を有する制御回路である場合に、制御回路から出力される速度パターン値と、入力手段により入力されたパルスレートとにより計算されたパルスパターンを発生するパルス発生回路を備えたことを特徴とする。
【００２３】
このような構成の制御回路試験装置によれば、制御回路試験装置にパルス発生回路を備えたことにより、モータとパルスジェネレータを設置するスペースを削除できる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
【００２５】
図１は本発明の一実施形態に係るエレベータ制御装置の試験装置における主回路試験装置及び制御回路試験装置の構成を示している。
【００２６】
この実施形態の試験装置は、モータを駆動するインバータを有する主回路と、インバータを制御しモータを回しカゴ呼び登録又はホール呼び登録を検知しカゴをサービス階に運び、管制運転等の機能も有しているエレベータの運行制御を司る制御回路とで構成されているエレベータ制御装置の試験を行なう試験装置において、仕様の判断項目数が少ない主回路と仕様の判断項目数が多い制御回路とを分離してそれぞれ独立に試験できるように構成し、主回路試験装置と制御回路試験装置の二つの試験装置を有している。
【００２７】
主回路試験装置で試験される主回路１は、図１に示すように、三相交流を直流に変換するコンバータ４、このコンバータ４により変換された電圧を平滑する平滑コンデンサ５、主回路電源を確立する開閉接点６、平滑コンデンサ５により平滑された平滑直流電圧を三相交流に変換しモータを駆動するインバータ１０、インバータ１０に供給される主回路電圧を検出するための主回路電圧検出回路９、及びインバータ１０で駆動されたモータに流れる電流を検知するためのカレントセンサ１１、モータの回生電力を消費するための回生電力消費回路である回生抵抗８、及び回生抵抗８からなる回生電力消費回路を制御するためのトランジスタ７ーなどにより構成されている。
【００２８】
この主回路１の試験を行なう主回路試験装置としての主回路試験器２００は、トランジスター７及びインバータ１０を制御する信号入出力制御装置２０１、インバータスタートスイッチ２０２、回生モードスタートスイッチ２０３、本来ならインバータ１０に接続されているモータを置換したリアクトル２０４、リアクトル２０４に流れる電流を目視確認できるホールＣＴ２０５及び交流電流計２０６、回生モードになった時に回生用のトランジスター７がオンとなったかどうかを確認するための電圧計２０７、回生モード時の電気エネルギーを消費する回生抵抗８とリアクトル２０４に流す電流値の設定やエラーコードを採取できるデータ入出力装置２０８から構成されている。
【００２９】
また、制御回路試験装置は、カゴ呼び入力やカゴ呼び登録ランプなどを制御する伝送信号を扱う回路と、安全回路などの信号線の信号を検知し制御する手段と、パルスによってカゴのポジションを検知する手段と、各階の階高や各種オプションをデータとして設定することができる制御回路を試験する試験装置で、伝送信号を制御できる手段と、信号線からの信号を制御できる手段と、各階の階高を設定できる手段と、階床数を設定できる手段と、ドアのある方向（正面か背面又は両方）を各階毎に設定できる手段と、上記パルスのパルスレートを設定できる手段と、パルスによってカゴのポジションを検知する手段と、パルスカウント値とスピード値を表示する手段と、試験者が各種信号をオン又はオフすることができる手段と、制御回路から出力される各種信号を目視的に確認できる制御回路試験装置において、記号化された電子仕様データをＬＡＮを利用して取り込む手段と、制御回路の仕様格納データ（ＲＯＭＤＡＴＡ）を読むことができる手段と、電子仕様データを自動判断して制御回路の仕様格納データの良否判定をする手段と、自動で各種スイッチを入れ制御回路の各種入出力信号を自動で判定する手段と、試験日や基板の試験番号などを入力でき試験履歴を管理できるデータベースを有するものとする。
【００３０】
即ち、制御回路試験装置は、図１に示すように、制御回路試験器３００と、ＬＡＮで接続されている仕様電子データベースサーバ３０１とから構成されている。
【００３１】
制御回路試験器３００は、図１０及び図１１に示す従来の試験器の場合と同様に、信号操作・表示装置３０２、信号入出力装置３０６、及び各種信号を制御する信号演算・制御装置３０３を有する。更に、ポジションを検知するためのパルスをカウントするパルスカウンター装置３０７、現在のパルスカウント値とスピードを表示するパルス・スピード表示器３０８、本来ならパルスジェネレータから発生するパルスを簡単な回路で置換したパルス発生回路３０５、及び各電圧値を測定するための計測器３０４を有する。
【００３２】
この実施形態においては、主回路１と制御回路２とは分離して、それぞれ独立に試験を行なうが、まず主回路試験器２００により主回路１の試験を行なう方法について説明する。
【００３３】
図２に、主回路試験器２００の信号入出力制御機能のフローチャートを示す。同図に示すように、主回路１の開閉接点６を閉じ（Ｓ１）、主回路電圧検出回路９によって入力される信号から主回路電圧が基準値内（即ち主回路電圧が正常）であるかどうかを判断する（Ｓ２）。
【００３４】
主回路電圧が基準値内で、インバータスタートスイッチ２０２がオンとされたら（Ｓ３）、インバータ１０の制御を開始し（Ｓ４）、リアクトル２０４に流す電流値が設定の電流値となるようにインバータ１０を制御する。インバータ１０が正常に制御できるかどうかを判断し（Ｓ５）、主回路１に設置されているカレントセンサ１１からの電流値が基準値内であるかどうかを判断する（Ｓ６）。インバータスタートスイッチ２０２がオフとされるまでインバータ１０を制御する。インバータスタートスイッチ２０２がオフとされたら（Ｓ７）、インバータ１０の制御を終了する（Ｓ８）。
【００３５】
回生モードスタートスイッチ２０３がオンとされたら（Ｓ９）、回生モードの制御を開始し（Ｓ１０）、回生モードスタートスイッチ２０３がオフとされるまで、回生モードのトランジスター７を制御する。回生モードスタートスイッチ２０３がオフとされたら（Ｓ１１）、回生モードの制御を終了する（Ｓ１２）。
【００３６】
異常時の制御フローにおいては、回路電圧が基準値外の場合は開閉接点６を開放し（Ｓ１４）、エラーバンクにエラーコードを登録して（Ｓ１５）終了する。インバータ１０の制御不能（Ｓ５）やカレントセンサ１１の電流値異常（Ｓ６）の場合はインバータ１０の制御を終了して（Ｓ１３）開閉接点６を開放し（Ｓ１４）、エラーバンクにエラーコードを登録して（Ｓ１５）終了する。
【００３７】
図３に、主回路試験器２００についての試験者の作業手順を示す。同図に示すように、電源を入れたら（Ｓ１６）、データ入出力装置２０８から通電電流値を設定し（Ｓ１７）、開閉接点６が閉じていることを確認し（Ｓ１８）、インバータスタートスイッチ２０２をオンとし（Ｓ１９）、開閉接点６が開放していないことを確認する（Ｓ２０）と共に、交流電流計２０６によって通電電流値を確認する（Ｓ２１）。
【００３８】
次に回生モードの確認をするために、インバータスタートスイッチ２０２をオフとした（Ｓ２２）後、回生モードスタートスイッチ２０３をオンとし（Ｓ２３）、直流電圧計２０７が基準値内を示していることを確認する（Ｓ２４）。その後、回生モードスタートスイッチ２０３をオフとして（Ｓ２５）、電源を切る（Ｓ２７）
異常時の操作フローにおいては、開閉接点６が閉じていなかったらデータ入出力装置２０８でエラーコードを確認して（Ｓ２６）異常の原因を推定する。回生モード時に電圧計２０７の電圧値が基準値外の場合は回生モードのトランジスタ７に異常があると推定できる。
【００３９】
これによって、主回路のみ製造が完了することで、図２のフローチャートに示す主回路試験器の信号入出力機能制御を行ない、図３のフローチャートに示す操作手順により仕様の判断項目数が少ない主回路を単独で試験することができる。
【００４０】
また、この主回路試験器２００においては、データ入出力装置２０８によりモータの代用品として設けられたリアクトル２０４に流れる電流値を任意に変更することができ、容量の違うスタックを１台の試験器で試験することができる。
【００４１】
次に、制御回路試験器３００と仕様電子データベースサーバ３０１とからなる制御回路試験装置によりエレベータ制御装置の制御回路２の試験を行なう方法について説明する。
【００４２】
図４に、制御回路を試験する時の仕様電子データベースサーバ３０１の構成を示す。仕様データベースマスター（Ｓ−ＤＢ）４００が入っているＰＣ（Ａ）サーバと、ＬＡＮ４０１で接続されている試験用データベース（Ｔ−ＤＢ）４０２が入っているＰＣ（Ｂ）サーバと、ＰＣ（Ｂ）サーバとから構成され、試験用データベース４０２で試験が完了したテーブルは試験完了データベース（ＴＫ−ＤＢ）４０３に移動される。ＰＣ（Ｂ）サーバは制御回路試験器３００とＬＡＮで接続されている。
【００４３】
図５に、制御回路２試験時のデータベースのデータフローを示す。同図に示すように、ＰＣ（Ｂ）サーバに製造番号を入力し（Ｓ１８）、入力した製造番号に対する仕様データを仕様データベースマスター（Ｓ−ＤＢ）４００からダウンロードし、試験用のデータベース（Ｔ−ＤＢ）４０２に仕様データを格納する（Ｓ２９）。又、仕様データを格納する時に、試験番号も製造番号別に自動採番して一緒に格納する（Ｓ３０）。
【００４４】
制御回路試験器３００側で試験用のデータベース４０２から製造番号と号機と試験番号のみダウンロードして画面に表示する（Ｓ３１）。試験者によって選択された製造番号（号機・試験番号）について試験用のデータベース（Ｔ−ＤＢ）４０２から仕様データをダウンロードする（Ｓ３２）。試験結果や試験日や試験者などの試験履歴となるデータを試験用のデータベース（Ｔ−ＤＢ）４０２に書き込む（Ｓ３３）。
【００４５】
ＰＣ（Ｂ）サーバにて試験が完了した試験履歴データテーブルを試験完了データベース（ＴＫ−ＤＢ）４０３に移動する（Ｓ３４）。試験が完了した試験履歴データテーブルを試験完了データベース（ＴＫ−ＤＢ）４０３に移動することで、制御回路試験器３００が試験用のデータベース（Ｔ−ＤＢ）４０２にアクセスする時にかかる時間を削減することができる。
【００４６】
図６に、制御回路２を自動試験する時の画面構成を示す。図１１に示す従来の試験装置に対する初期設定画面１１０、及び信号操作・表示装置の画面１０８は自動試験でも同じく存在する。
【００４７】
初期設定画面１１０のデータは、仕様データから全て自動的に入力することができる。
【００４８】
自動試験用の画面として、図６に示すように、仕様を確認できる仕様データ表示ページ５００、各部電圧測定結果を入力する電圧測定ページ５０１、試験項目一覧が表示されている試験項目ページ５０２、及び使用した基板名、型式、試験番号、使用機器の登録番号等を入力できるトレーサビリティページ５０３から構成されている。
【００４９】
図７に、自動試験時の試験項目良否判定フローを示す。同図に示すように、ＧＰＩＢ制御で計測器を制御し各部電圧測定を実施し（Ｓ３５）、図６の電圧測定ページ５０１に測定値を自動で入力する。
【００５０】
各電圧測定値が基準値内に入っていることを確認し（Ｓ３６、Ｓ３７）、試験項目に沿って試験を実施していく（Ｓ３８）。試験項目ｉに対する仕様があるかどうかの判断で（Ｓ３９）、無ければ試験項目ｉに対する（検）欄にチェックを入力する（Ｓ４８）。
【００５１】
逆に試験項目ｉに対する仕様があれば仕様を判断して制御回路のＲＯＭデータを確認する必要がある時は（Ｓ４０）データ入出力装置２０８機能を持たせた信号操作・表示装置３０２でＲＯＭデータが仕様と合っているかどうかを確認する（Ｓ４１）。又、伝送信号や信号線信号の入出力を確認する必要がある場合は（Ｓ４２）、試験項目ｉに対する図１１の各種スイッチ１０８ｅを自動で入れ（Ｓ４３）、制御回路２の入力バッファを、データ入出力装置２０８機能を持たせた信号操作・表示装置３０２で確認し（Ｓ４４）、制御回路からの出力を図１１の表示状態（表示データ）で自動的に判断する（Ｓ４５）。正常な場合は試験項目ｉに対するスイッチをオフとし（Ｓ４６）、試験項目ｉに対する（検）欄にチェックを入力する（Ｓ４８）が、異常が発生した場合は試験項目ｉに対するスイッチをオフとした後（Ｓ４７）、エラー情報をエラーバンクに登録（Ｓ４９）することで、試験者がエラー原因のトレース情報として活用できる。試験項目ｎまで実施した後（Ｓ５１）、終了する。
【００５２】
次に、パルスによってカゴのポジションを検知する手段を有する制御回路２から出力される速度パターン値、即ちスピードを制御するパターン信号の値と、設定されたパルスレートにより計算されたパルスパターンを発生することができるパルス発生回路３０５について説明する。
【００５３】
図８に、パルス発生回路３０５の構成を示す。同図に示すように、被試験器である制御回路２からの速度パターン値を読み込む速度パターン値の読込部６００と、速度パターン値とパルスレート値６０２からトランジスター６０５、６０６をオン保持させるタイマー値を演算するトランジスターＯＮ保持タイマー演算部６０３と、制御回路２からの速度パターン値からＵＰ方向性かＤＮ方向性かを判断するＵＰかＤＮの判定部６０１と、電流制限抵抗６０７、６０８を有するトランジスター６０５、６０６を制御するトランジスター制御部６０４とから構成される。
【００５４】
図９に、パルス発生制御機能のフローチャートを示す。図１１の初期データ入力部１１０ａにあるパルスレート（Ｓ５２）と速度パターン値の読込部６００から読み込まれた速度パターン値（Ｓ５３）からトランジスターＯＮ保持タイマー演算部６０３でトランジスターをオンとさせているタイマー値を演算し（Ｓ５６）、ＵＰかＤＮの判定部６０１によって判断された方向性（Ｓ５７）と上記のタイマー値によりトランジスター制御部６０４で９０度位相がずれるようにＡ層のトランジスター６０７とＢ層のトランジスター６０８を制御する（Ｓ５８、Ｓ５９）ことで、パルスジェネレータと同等のパルスを発生することができる。速度パターン値が０の時は（Ｓ５４）パルスは発生しないことになる。
【００５５】
以上のように、図４の仕様データベースの構成、図５のデータ処理フロー、図６の自動試験画面、及び図７の自動試験時の試験項目良否判定フローにより、制御回路の自動試験を可能とし、試験者の人的ミスを防ぐことができる。
【００５６】
又、図８のパルス発生回路構成、及び図９のパルス発生制御機能のフローチャートに基づくパルス発生回路により実モータ及びパルスジェネレータを用いなくてもよく、試験スペースが削除できることになる。
【００５７】
なお、図６のトレーサビリティページ５０３の基板型式と試験番号は、バーコードラベルで基板型式と試験番号を管理してバーコードリーダーでバーコード情報を読み取り、バーコード情報を無線で送信することで簡単に入力することもできる。
【００５８】
以上説明したように、本実施形態によれば、モータを駆動するインバータを有する主回路の試験装置と、インバータを制御してモータを回しカゴ呼び登録又はホール呼び登録に応答しカゴをサービス階に運び、管制運転等の機能を有しエレベータの運行制御を司る制御回路の試験装置を個々に製作し独立して試験できるようにしたので、組み合わせ試験の時に発生していた一方の製造組み立て完了待ちの時間を削除することができる。
【００５９】
また、ＬＡＮを利用して仕様データを自動認識し、自動試験を可能としたことで、仕様の判断を有する制御回路試験において仕様確認漏れや仕様判断ミスといった試験人的ミスを削除することができる。
【００６０】
また、試験結果や試験日や試験者などの試験履歴をデータベースとして管理できるようにしたことで、検索する時の大幅な時間を削減することができる。
【００６１】
また、実際のモータとパルスジェネレータをなくし、主回路試験ではモータ負荷の代わりにリアクトル負荷で通電し、制御回路試験ではパルスジェネレータの代わりに制御回路から出力される速度パターン信号の値とパルスレートにてトランジスタオン保持タイマー値を演算してトランジスターを制御することで９０度位相のずれたＡ層、Ｂ層のパルスを発生するパルス発生回路を用いているので、試験用のモータとパルスジェネレータを設置するスペースを削除することができる。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、エレベータ制御装置の主回路と制御回路とを分離して、それぞれ独立に試験を行なうことができるので、出荷試験の滞留を防止することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係るエレベータ制御装置の試験装置（主回路試験装置及び制御回路試験装置）の構成を示すブロック図。
【図２】  一実施形態における主回路試験器の信号入出力制御機能のフローチャート。
【図３】  一実施形態における主回路試験作業手順を示すフローチャート。
【図４】  一実施形態における制御回路試験装置のデータベースの構成を示すブロック図。
【図５】  一実施形態における制御回路試験時のデータベースのデータフローを示すフローチャート。
【図６】  一実施形態における制御回路試験器の自動試験インターフェイス画面を示す図。
【図７】  一実施形態における制御回路試験器の自動試験良否判定機能のフローチャート。
【図８】  一実施形態における制御回路試験器のパルス発生回路の構成を示すブロック図。
【図９】  図８に示すパルス発生回路の制御機能のフローチャート。
【図１０】従来のエレベータ制御装置の試験装置の構成を示すブロック図。
【図１１】従来のエレベータ制御装置の試験装置及び本発明の一実施形態における制御回路試験器のインターフェイス画面を示す図。
【符号の説明】
１…主回路
２…制御回路
４…コンバータ
５…平滑コンデンサ
６…開閉接点
７…トランジスター
８…回生抵抗
９…主電圧検出回路
１０…インバータ
１１…カレントセンサ
２００…主回路試験器
２０１…信号入出力制御装置
２０２…インバータスタートスイッチ
２０３…回生モードスタートスイッチ
２０４…リアクトル
２０５…ホールＣＴ
２０６…交流電流計
２０７…直流電圧計
２０８…データ入出力装置
３００…制御回路試験器
３０１…仕様データベースサーバ
３０２…信号操作・表示装置
３０３…信号演算・制御装置
３０４…計測器
３０５…パルス発生回路
３０６…信号入出力装置
３０７…パルスカウンター装置
３０８…パルス・スピード表示器
４００…仕様データベースマスター
４０１…ＬＡＮ
４０２…試験用データベース
４０３…試験完了データベース
６００…速度パターン値の読込部
６０１…ＵＰかＤＮの判定部
６０２…パルスレート値
６０３…トランジスターＯＮ保持タイマー演算部
６０４…トタンジスター制御部
６０５、６０６…トランジスター
６０７、６０８…電流制限抵抗
【図１】
0004550228.tif 000002
【図２】
0004550228.tif 000003
【図３】
0004550228.tif 000004
【図４】
0004550228.tif 000005
【図５】
0004550228.tif 000006
【図６】
0004550228.tif 000007
【図７】
0004550228.tif 000008
【図８】
0004550228.tif 000009
【図９】
0004550228.tif 000010
【図１０】
0004550228.tif 000011
【図１１】
0004550228.tif 000012