(57)【特許請求の範囲】
【請求項１】
基板上方にイリジウム膜を形成する工程と、
前記イリジウム膜上に酸化イリジウム層を形成する工程と、
前記酸化イリジウム層を還元して非晶質のイリジウム層とすることで、該非晶質のイリジウム層の上面を平坦化する工程と、
前記非晶質のイリジウム層の表層部を酸化して、酸化イリジウム部とする酸化工程と、
前記酸化工程の後に前記酸化イリジウム部上にＭＯＣＶＤ法で強誘電体膜を形成する工程と、
前記強誘電体膜上に電極を形成する工程と、を有することを特徴とする強誘電体メモリの製造方法。
【請求項２】
前記イリジウム膜は（１１１）配向の結晶構造を有することを特徴とする請求項１に記載の強誘電体メモリの製造方法。
【請求項３】
前記酸化イリジウム層を２０ｎｍ以上６０ｎｍ以下の厚さに形成することを特徴とする請求項１又は２に記載の強誘電体メモリの製造方法。
【請求項４】
前記平坦化する工程では、前記酸化イリジウム層を加熱処理して非晶質のイリジウム層とすることを特徴とする請求項１〜３のいずれか一項に記載の強誘電体メモリの製造方法。
【請求項５】
前記加熱処理は、無酸素雰囲気で行われることを特徴とする請求項４に記載の強誘電体メモリの製造方法。
【請求項６】
前記非晶質のイリジウム層とする工程及び前記酸化工程は、前記強誘電体膜を形成する成膜室内にて行うことを特徴とする請求項１〜５のいずれか一項に記載の強誘電体メモリの製造方法。
【請求項７】
前記強誘電体膜を形成する工程では、前記強誘電体膜を組成する金属成分と有機成分とを含んだ前記強誘電体膜の原料ガスを酸素ガスと反応させて前記有機成分を燃焼させて前記金属成分を分離するとともに該金属成分を酸化して結晶化するＭＯＣＶＤ法を用いて、前記酸素ガスの量が、前記有機成分を燃焼させるのに必要な量と前記金属成分を酸化するのに必要な量との総量未満である雰囲気で初期膜を形成し、次いで前記酸素ガスの量が前記総量以上である雰囲気でコア膜を形成して、前記初期膜と前記コア膜とからなる強誘電体膜を形成することを特徴とする請求項１〜６のいずれか一項に記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリの製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。ここで、強誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）等のペロブスカイト型酸化物や、タンタル酸ビスマスストロンチウム（ＳｒＢｉ２ＴａＯ９：ＳＢＴ）等のビスマス層状化合物等が挙げられる。
【０００３】
ところで、上記強誘電体材料の強誘電特性を最大限に発揮させるためには、その結晶配向性が極めて重要である。例えば、強誘電体材料としてＰＺＴを用いる場合は、その結晶系に依存して優位な配向が存在する。一般的にメモリ装置の用途では、より大きな自発分極量を獲得するため、Ｚｒ（ジルコニウム）に比べてＴｉ（チタン）を多く含むチタンリッチの組成を採用している。この組成域ではＰＺＴが正方晶に属し、その自発分極軸がｃ軸となっている。この場合、理想的にはｃ軸配向させることで最大の分極量が得られるが、実際は非常に難しく、ｃ軸と直交するａ軸配向成分が同時に存在する。ところが、このａ軸配向成分は、分極反転に寄与しないため、強誘電体特性が損なわれることがある。
【０００４】
そこで、ＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸を基板法線から一定の角度だけオフセットした方向に向けることが考えられている。これによれば、分極軸が基板法線方向の成分を持つようになるため、分極反転に寄与させることが可能となる。一方、ｃ軸配向成分も同時に分極軸が基板法線方向に対して一定のオフセット角度を向くため、分極反転で誘発される表面電荷量には一定量のロスが生じる。しかし、すべての結晶成分を分極反転に寄与させることができるため、電荷の取り出し効率がｃ軸配向と比較して格段に優れている。
【０００５】
ＰＺＴの結晶配向が（１１１）配向となるように強誘電体膜を形成する方法としては、特許文献１に開示されているような方法が挙げられる。特許文献１の方法では、（１１１）配向の下部電極をイリジウムで形成し、その上面側の表層を熱酸化して酸化イリジウム層とした後、この上に強誘電体膜を形成している。強誘電体膜を形成する際には、強誘電体膜の原料ガスと酸素ガスとを化学反応させて成膜するＭＯＣＶＤ法を用いており、酸素ガスの量が化学反応に必要な量未満である条件で成膜した後に、酸素ガスの量が化学反応に必要な量以上である条件でさらに成膜している。詳細なメカニズムの解明には至っていないものの、酸化イリジウム層がＰＺＴの成長方位の決定に寄与し、ＰＺＴを主として（１１１）配向させることができる。
【特許文献１】特開２００３−３２４１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の方法によれば、ＰＺＴの結晶配向を良好にすることができると考えられるが、強誘電体膜の特性を向上させるためには改善点もあった。すなわち、酸化イリジウムの下地となるイリジウムは、融点が極めて高いので、例えば結晶配向が（１１１）配向となるようにイリジウムを成膜すると、（１１１）配向の結晶粒が複数並列した多結晶構造の膜となる。そして、その表層を熱酸化等で酸化すると、結晶粒間には酸素ガスが浸透しやすいためこの部分が異常酸化され、結晶粒間と対応する位置の酸化イリジウム層上には、異常酸化の体積膨張により突起部が生じてしまう。
【０００７】
このような突起部は、ＰＺＴを成長させる際に成長の起点となりやすいため、この上にＰＺＴが突起状に成長することが多く、強誘電体膜に酸化イリジウムの突起部よりも大きなＰＺＴの突起部を生じてしまう場合もある。酸化イリジウム層の突起部上に形成されたＰＺＴは、結晶配向が（１１１）配向になっていないため分極反転への寄与が減少し、強誘電体膜の特性を向上させる上で妨げとなっていた。
【０００８】
本発明は、前記事情に鑑み成されたものであって、良好な強誘電体膜を有する強誘電体キャパシタを備えた強誘電体メモリの製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００９】
本発明の強誘電体メモリの製造方法は、基板上方にイリジウム膜を形成する工程と、前記イリジウム膜上に酸化イリジウム層を形成する工程と、前記酸化イリジウム層を非晶質のイリジウム層とする工程と、前記非晶質のイリジウム層を酸化して、酸化イリジウム部とする酸化工程と、前記酸化イリジウム部上にＭＯＣＶＤ法で強誘電体膜を形成する工程と、前記強誘電体膜上に電極を形成する工程と、を有することを特徴とする。
【００１０】
前記酸化イリジウム層を前記非晶質のイリジウム層とすれば、非晶質のイリジウム層では、イリジウム膜の多結晶構造に起因する結晶粒（結晶）間の結晶粒界（界面）がなくなって、イリジウム原子の密度が均一になる。したがって酸化工程では、イリジウム原子の密度が均一となっているため酸素の拡散が均一になり、これにより非晶質のイリジウム層の表層部を均一に酸化することができる。よって、酸化による体積膨張が均一となるので平坦な酸化イリジウム部とすることができ、強誘電体膜形成工程では、平坦な酸化イリジウム部上に平坦な強誘電体膜を形成することができる。このようにして、良好な特性の強誘電体膜を形成することができ、優れたヒステリシス特性の強誘電体キャパシタを製造することができる。
【００１１】
また、前記イリジウム膜は（１１１）配向の結晶構造を有することが好ましい。
このようにすれば、前記イリジウム膜の結晶配向を反映させて前記強誘電体膜の結晶配向を（１１１）配向とすることができる。結晶配向が（１１１）配向の強誘電体膜は、電荷の取り出し効率が良好になるので、優れた強誘電体特性となる。
【００１２】
また、前記酸化イリジウム層を２０ｎｍ以上６０ｎｍ以下の厚さに形成するが好ましい。
前記酸化イリジウム層を２０ｎｍ以上の厚さに形成すれば、前記非晶質のイリジウム層を十分な厚さとすることができる。したがって、前記酸化工程で前記非晶質のイリジウム層の表層部を酸化した際に、前記多結晶構造のイリジウム膜が酸化されることを防止することができ、多結晶構造のイリジウム膜が異常酸化されることによる突起部の再発生を防止することができる。
また、前記酸化イリジウム層を６０ｎｍ以下の厚さに形成すれば、前記酸化イリジウム部は前記多結晶構造のイリジウム膜の結晶配向を引き継ぐことが可能な厚さとなる。したがって、前記強誘電体膜形成工程で、前記酸化イリジウム部を介して、前記多結晶構造のイリジウム膜の結晶配向を強誘電体膜の初期層の成長方位に反映させることが可能となり、強誘電体膜を良好な結晶配向に形成することが可能となる。
【００１３】
また、前記非晶質のイリジウム層とする工程では、前記酸化イリジウム層を加熱処理して非晶質のＩｒ層とすることが好ましく、前記加熱処理は、無酸素雰囲気で行われることがより好ましい。
このようにすれば、前記酸化イリジウム層を熱分解して容易に非晶質のイリジウム層とすることができる。
【００１４】
また、前記非晶質のイリジウム層とする工程及び前記酸化工程は、前記強誘電体膜を形成する成膜室内にて行うことが好ましい。
このようにすれば、作業性を向上させることができ、効率よく強誘電体キャパシタを製造することができる。
【００１５】
また、前記酸化イリジウム層を形成する工程の後において、該酸化イリジウム層の表面は突起部を有し、前記非晶質のイリジウム層を形成する工程の後において、該非晶質のイリジウム層の表面は平坦となっていることが好ましい。
通常、イリジウム層が酸化されてなる酸化イリジウム層は、その表面に異常酸化による突起部を有しているが、非晶質のイリジウム層の表面が平坦となっていれば、平坦な酸化イリジウム部とすることができ、この上に平坦な強誘電体膜を形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。説明に際し、図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。
【００１７】
［強誘電体メモリ］
まず、本発明の製造方法で製造された強誘電体メモリの一例について、その構成を説明する。
【００１８】
図１は、本例の強誘電体メモリの要部を示す断面構成図である。図１に示すように、強誘電体メモリ１はスタック型の構造となっており、トランジスタ２２を有する基体２と、基体２上に設けられた強誘電体キャパシタ３と、を備えて構成されている。
【００１９】
基体２は、例えば単結晶シリコンからなるシリコン基板（基板）２１上に設けられたトランジスタ２２と、トランジスタ２２を覆って設けられたＳｉＯ２からなる下地絶縁膜２３と、を備えて構成されている。シリコン基板２１の表層には素子分離領域２４が設けられており、素子分離領域２４の間が１つのメモリセルと対応している。
【００２０】
トランジスタ２２は、シリコン基板２１上に設けられたゲート絶縁膜２２１と、ゲート絶縁膜２２１上に設けられたゲート電極２２２と、シリコン基板２１表層におけるゲート電極２２２の両側に設けられたソース領域２２３及びドレイン領域２２４と、ゲート電極２２２の側面に設けられたサイドウォール２２５と、から構成されている。本例では、ソース領域２２３上にこれと導通する第１プラグ２５が設けられており、ドレイン領域２２４上にこれと導通する第２プラグ２６が設けられている。
【００２１】
第１プラグ２５及び第２プラグ２６は、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ、Ｎｉ（ニッケル）等の導電材料からなるものである。第１プラグ２５は、本例ではビット線（図示略）と電気的に接続されており、これを介してソース領域２２３とビット線とが導通するようになっている。
【００２２】
強誘電体キャパシタ３は、本例では下地絶縁膜２３及び第２プラグ２６上に順次形成された導電膜３１、酸素バリア膜３２上に形成されており、下層から順に、下部電極（第１電極）３３、強誘電体膜３４及び上部電極（第２電極）３５が積層された構成となっている。下部電極３３は、酸素バリア膜３２と導電膜３１とを介して第２プラグ２６と電気的に接続されている。すなわち、下部電極３３とドレイン領域２２４は導通するようになっている。
【００２３】
導電膜３１は、例えばＴｉＮ等の導電材料からなるものであり、酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等の酸素バリア性を有する導電材料からなるものである。また、導電膜３１及び酸素バリア膜３２は、特に自己配向性に優れたＴｉを含む材料からなることが好ましく、このようにすれば下部電極３３、強誘電体膜３４の結晶配向を良好にすることができる。
【００２４】
下部電極３３は、単層膜あるいは複数層が積層された多層膜からなるものであり、その最上層がイリジウムを主材とするイリジウム膜となっている。このイリジウム膜は、その結晶配向が（１１１）配向とされたものであり、酸化イリジウムを含有する場合もある。また、多層膜とする場合には、最上層以外の層に、イリジウム、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなる膜を用いることができる。なお、本例では、単層のイリジウム膜からなる下部電極３３を採用している。
【００２５】
強誘電体膜３４は、ＡＢＯ３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。前記一般式中のＡは、ＰｂあるいはＰｂの一部をＬａあるいはＣａ（カルシウム）、Ｓｒ（ストロンチウム）に置換したものからなり、Ｂは、Ｚｒ又はＴｉからなる。また、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、及びＭｇ（マグネシウム）のうちの１つ以上を添加してもよい。強誘電体膜３４を構成する強誘電体材料としては、例えばＰＺＴやＳＢＴ、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（チタン酸ビスマスランタン：ＢＬＴ）等の公知の材料を用いることができるが、ＰＺＴを用いることが好ましい。
【００２６】
また、強誘電体材料としてＰＺＴを用いる場合には、より大きな自発分極量を獲得するため、ＰＺＴにおけるＴｉの含有量をＺｒの含有量より多くすることが好ましい。さらに、ＰＺＴにおけるＴｉの含有量がＺｒの含有量よりも多い場合には、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であることが好ましい。
【００２７】
上部電極３５は、本例ではグランド線（図示略）と電気的に接続されており、単層膜あるいは複数層が積層された多層膜からなるものである。その材料としては、先述した下部電極３３と同様の材料の他、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｎｉ（ニッケル）等を用いることもできる。なお、本例では、酸化イリジウムとイリジウムとの２層膜を採用しており、強誘電体膜３４との密着性を高めることができ、かつ前記グランド線側との間の酸素バリア膜として機能させることができるようになっている。
【００２８】
以上のような構成により、前記トランジスタ２２のゲート電極２２２に電圧が印加されると、ソース領域２２３とドレイン領域２２４との間に電界が印加されてチャネルがオンとなり、ここに電流を流すことが可能となる。チャネルがオンとされると、ソース領域２２３と電気的に接続された前記ビット線からの電気信号は、ドレイン領域２２４に伝達され、さらにドレイン電極２２４と電気的に接続された強誘電体キャパシタ３の下部電極３３に伝達される。そして、強誘電体キャパシタ３の上部電極３５と下部電極３３との間に電圧を印加することができ、強誘電体膜３４に電荷（データ）を蓄積させることができる。このように、強誘電体キャパシタ３への電気信号をトランジスタ２２でスイッチングすることにより、強誘電体メモリ１は、データ（電荷）を読出しあるいは書込みすることができるようになっている。
【００２９】
［強誘電体メモリの製造方法］
次に、本発明に係る強誘電体メモリの製造方法の一実施形態を説明する。なお、本実施形態は、前記強誘電体メモリ１を製造する方法を例に説明する。
【００３０】
図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、図４（ａ）〜（ｃ）は、本実施形態の強誘電体メモリ１の製造方法を示す断面工程図である。なお、以下の説明に用いる図では、要部を拡大して模式的に示している。
【００３１】
まず、図２（ａ）に示すように、公知の方法等を用いて基体２を形成する。具体的には、例えばシリコン基板（基板）２１にＬＯＣＯＳ法やＳＴＩ法等で素子分離領域２４を形成し、素子分離領域２４の間におけるシリコン基板２１上に熱酸化法等でゲート絶縁膜２２１を形成する。そして、ゲート電極２２２上に多結晶シリコン等からなるゲート電極２２２を形成する。そして、素子分離領域２４とゲート電極２２２との間におけるシリコン基板２１の表層に不純物を注入してドープ領域２２３、２２４を形成する。そして、エッチバック法等を用いてサイドウォール２２５を形成する。本実施形態では、ドープ領域２２３をソース領域として機能させ、ドープ領域２２４をドレイン領域として機能させる。
【００３２】
そして、トランジスタ２２が形成されたシリコン基板２１上に、例えばＣＶＤ法でＳｉＯ２を成膜して下地絶縁膜２３を形成する。そして、ソース領域２２３上とドレイン領域２２４上とにおける下地絶縁膜２３をエッチングして、ソース領域２２３を露出させる貫通孔とドレイン領域２２４を露出させる貫通孔とを形成する。そして、これら貫通孔内のそれぞれに、例えばＴｉとＴｉＮをスパッタリング法で順次成膜して、密着層（図示略）を形成する。
【００３３】
そして、前記貫通孔内を含む下地絶縁膜２３上の全面に、例えばＣＶＤ法でタングステンを成膜して前記貫通孔内にタングステンを埋め込み、下地絶縁膜２３上をＣＭＰ法等で研磨することにより、下地絶縁膜２３上のタングステンを除去する。このようにして、ソース領域２２３上の貫通孔内に第１プラグ２５を埋設し、ドレイン領域２２４上の貫通孔内に第２プラグ２６を埋設する。以上のようにして基体２を形成することができる。
【００３４】
次に、下地絶縁膜２３上に強誘電体キャパシタ３を形成（製造）する。
まず、図２（ｂ）に示すように、下地絶縁膜２３上に導電膜３１ａを形成する。具体的には、下地絶縁膜２３上に、例えばＣＶＤ法やスパッタリング法等を用いてＴｉを成膜する。Ｔｉは高い自己配向性を有しているので、（００１）配向を有する六方最密構造の膜が形成される。そして、この膜に例えば窒素雰囲気下で熱処理（例えば５００℃以上６５０℃以下）を施す窒化処理により、ＴｉＮからなる導電膜３１ａを形成する。熱処理の温度を６５０℃未満とすることでトランジスタ２２の特性への影響を抑制すると共に、５００℃以上とすることで窒化処理の短縮化が図れる。なお、形成された導電膜３１ａは、元のメタル状態のＴｉの配向性を反映して、（１１１）配向となる。
【００３５】
次に、図２（ｃ）に示すように、導電膜３１ａ上に例えばスパッタリング法やＣＶＤ法等を用いてＴｉＡｌＮを成膜して、酸素バリア膜３２ａを形成する。酸素バリア膜３２ａは、その下地となる導電膜３１ａに結晶配向をマッチングさせることにより、エピタキシャルライクに形成することができる。すなわち、導電膜３１ａの結晶配向を反映した（１１１）配向の酸素バリア膜３２ａを形成することができる。
【００３６】
次に、図２（ｄ）に示すように、酸素バリア膜３２ａ上にスパッタリング法でイリジウムを成膜して、イリジウム膜３３１を形成する。イリジウム膜３３１は、酸素バリア膜３２ａと同様に下地の結晶配向を反映させて形成することができ、酸素バリア膜３２ａが（１１１）配向となっているので、（１１１）配向に形成することができる。なお、イリジウム膜３３１は、柱状構造に成長した（１１１）配向の結晶粒３３２を多数有し、結晶粒（結晶）３３２間に結晶粒界（界面）３３３を持つ多結晶構造となる。
【００３７】
次に、図３（ａ）に示すように、イリジウム膜３３１の表層に酸化イリジウム層３３４を形成する。酸化イリジウム層３３４の形成方法としては、イリジウム膜３３１の表層を熱酸化する方法や、酸素雰囲気でイリジウムをスパッタリング法（反応性スパッタリング法）で成膜して、イリジウム膜３３１上に雰囲気ガスと反応した酸化イリジウムを膜化させる方法等が挙げられる。熱酸化法によれば、プロセスが容易化され低コストとすることができる。また、スパッタリング法によれば、熱酸化法よりもプロセス温度を低下させることができ、トランジスタ２２（図１参照）への熱影響を低減できる。また、スパッタリング法によれば、高精度に膜厚を制御することができる。本実施形態では、図５に示すようなＭＯＣＶＤ装置５０を用い、熱酸化法により酸化イリジウム層３３４を形成する。なお、ＭＯＣＶＤ装置５０は、後に行う脱酸素工程や酸化工程、強誘電体膜形成工程でも用いる装置である。以下、ＭＯＣＶＤ装置５０の構成を説明する。
【００３８】
図５は、ＭＯＣＶＤ装置５０を模式的に示す図である。ＭＯＣＶＤ装置５０は、図５に示すように、基体２を収容するチャンバ（成膜室）５１と、チャンバ５１内に配置されて基体２を載置するサセプタ５２と、チャンバ５１内にガスを供給するシャワーヘッド５３と、載置された基体２を加熱する加熱ランプ５４と、を備えている。
【００３９】
そして、シャワーヘッド５３には、チャンバ５１内に強誘電体膜３４の原料ガスや酸素ガス等を供給するための供給管５５、５６が設けられている。また、ＭＯＣＶＤ装置５０は、チャンバ５１外に設けられた供給手段（図示略）により原料ガスを供給管５５からチャンバ５１内に供給するとともに、酸素ガスを供給管５６からチャンバ５１内に供給する構成となっている。なお、供給管５５、５６は、互いに独立して設けられており、原料ガス及び酸素ガスがチャンバ５１に供給されるまでは遭遇しない構成となっている。また、チャンバ５１には、排気口（図示略）が適宜設けられている。そして、サセプタ５２には、加熱ランプ５４とは別にヒータ（図示略）が設けられている。
【００４０】
以上のような構成のＭＯＣＶＤ装置５０を用いて酸化イリジウム層３３４を形成するには、まずサセプタ５２に、イリジウム膜３３１が形成された基体２（図２（ｄ）参照）を載置する。そして、チャンバ５１内に供給管５６から酸素ガスを供給するとともに、加熱ランプ５４や前記ヒータ等により基体２を加熱する。このようにすれば、イリジウム膜３３１に拡散した酸素によりイリジウムを表層側から熱酸化することができる。ここで、酸素ガスの供給量や加熱温度、加熱時間等を制御することにより、酸化イリジウム層３３４の厚さを制御することができる。なお、本実施形態では、後述する突起部３３５を含む酸化イリジウム層３３４の厚さが２０ｎｍ以上６０ｎｍ以下となるように熱酸化する。
【００４１】
ところで、イリジウム膜３３１は、先述したように多数の結晶粒３３２からなる多結晶構造となっており、結晶粒３３２間の結晶粒界３３３には酸素ガスが浸透（拡散）しやすいため、結晶粒３３２における結晶粒界３３３側は、結晶粒３３２の上面側よりも熱酸化されやすくなっている。そのため、図３（ａ）に示したように、結晶粒界３３３上における酸化イリジウム層３３４には、結晶粒３３２上よりも酸化による体積膨張が大きくなることにより、突起部３３５が生じている。なお、先述したスパッタリング法で酸化イリジウム層を形成した場合にも、酸素雰囲気によってイリジウム膜３３１表層が酸化されるため、同様に突起部３３５が生じる。
【００４２】
次に、図３（ｂ）に示すように、酸化イリジウム層３３４を脱酸素して、非晶質のイリジウム層３３６とする。酸化イリジウム層３３４を脱酸素する方法としては、真空等の非酸素雰囲気で酸化イリジウム層３３４を加熱処理し酸化イリジウムを熱分解させ、熱分解により生じた酸素ガスを排気する方法や、例えばＭＯＣＶＤ装置５０の供給管５５から還元性ガスをチャンバ５１内に供給して、還元雰囲気で酸化イリジウム層３３４を加熱処理し酸化イリジウムを還元させる方法等が挙げられる。熱分解させる方法によればプロセスを低コストとすることができ、還元雰囲気で還元させる方法によれば、熱分解させる方法よりも低い温度で脱酸素することができる。
【００４３】
本実施形態では、熱分解させる方法を採用し酸化イリジウム層３３４を脱酸素する。具体的には、熱酸化により酸化イリジウム層３３４を形成した後、ＭＯＣＶＤ装置５０のサセプタ５２に基体２を載置したままにしておき、熱酸化の際にチャンバ５１内に供給した酸素ガスを排気する。そして、加熱ランプ５４や前記ヒータ等により酸化イリジウム層３３４を４５０〜５５０℃程度に加熱するとともに、熱分解により発生した酸素ガスを適宜排気する。
【００４４】
このようにイリジウムが結晶化する温度よりも低い温度、例えば後述する初期膜３４１の成膜温度以下の温度で酸化イリジウムを熱分解させると、酸化イリジウム層３３４から酸素原子のみが除去され、非晶質（アモルファス）のイリジウム層３３６となる。非晶質のイリジウム層３３６は、非晶質化する過程で突起部３３５の構造が崩れるため、その上面が酸化イリジウム層３３４（図３（ａ）参照）よりも平坦化される。また、非晶質のイリジウム層３３６は、結晶粒界がなくなりイリジウム原子の密度が均一になっているので、結晶粒３３２間と結晶粒３３２上とでイリジウム原子の密度が均一になっている。
【００４５】
次に、図３（ｃ）に示すように、非晶質のイリジウム層３３６の表層部を再び酸化して、酸化イリジウム部３３７とする。具体的には、熱分解により非晶質のイリジウム層３３６を形成した後、ＭＯＣＶＤ装置５０のサセプタ５２に基体２を載置したままにしておく。そして、供給管５６からチャンバ５１内に酸素ガスを供給するとともに、加熱ランプ５４や前記ヒータ等により非晶質のイリジウム層３３６を加熱する。非晶質のイリジウム層３３６は、結晶質のイリジウムよりも密度が小さく酸素が容易に拡散するので、これを均一に酸化することができる。したがって、酸化イリジウム部３３７は、酸化による体積膨張が均一となるので、その上面が酸化イリジウム層３３４（図３（ａ）参照）よりも平坦化される。また、先述のように酸化イリジウム層３３４の厚さを２０ｎｍ以上にしているので、非晶質のイリジウム層３３６は十分な厚さとなっており、酸素がこれを透過してイリジウム膜３３１も酸化してしまうことが防止される。
【００４６】
次に、図３（ｄ）に示すように、酸化イリジウム部３３７上に強誘電体膜３４の初期膜３４１を形成する。具体的には、熱酸化により酸化イリジウム部３３７を形成した後、ＭＯＣＶＤ装置５０のサセプタ５２に基体２を載置したままにしておく。そして、供給管５５、５６からチャンバ５１内に強誘電体膜３４の原料ガス及び酸素ガスをそれぞれ供給するとともに、加熱ランプ５４により基体２を下面側から５５０〜６５０℃程度に加熱する。
【００４７】
本実施形態では、前記原料ガスとして、Ｐｂ（ＤＩＢＭ）［Ｐｂ（Ｃ９Ｈ１５Ｏ２）２：鉛ビス（ジイソブチリルメタナト）］、Ｚｒ（ＤＩＢＭ）［Ｚｒ（Ｃ９Ｈ１５Ｏ２）２：ジルコニウム（ジイソブチリルメタナト）］、及びＴｉ（ＯｉＰｒ）２（ＤＰＭ）２［Ｔｉ（Ｏ−ｉ−Ｃ３Ｈ７）２（Ｃ１１Ｈ１９Ｏ２）２：チタン（ジイソプロポキシ）（ジイソブチリルメタナト）］の混合ガスを用いる。
なお、前記原料ガスとして、Ｐｂ（ＤＰＭ）２［Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２：鉛（ジピバロイルメタナト）］、Ｚｒ（ＩＢＰＭ）４［Ｚｒ（Ｃ１０Ｈ１７Ｏ２）２：ジルコニウムテトラキス（イソブチリルピバロイルメタナト）］及びＴｉ（ＯｉＰｒ）２（ＤＰＭ）２等、他の材料を用いてもよい。
【００４８】
また、酸素ガス量としては、原料ガスを反応させるために必要な量よりも少ない（例えば０．１倍以上１．０倍未満）量とする。すなわち、原料ガスの有機成分であるカーボンあるいは水素が燃焼させることにより、原料ガスの金属成分（Ｐｂ、Ｚｒ、Ｔｉ）が分離され、これら金属成分が酸化されるとともに結晶化してＰＺＴとなるが、有機成分を燃焼させるために必要な酸素ガス量と金属成分を酸化するために必要な酸素ガス量の和よりも少ない酸素ガス量を供給するようにする。このような酸素ガス量は、供給する原料ガス量から算出可能である。
【００４９】
このようにすると、供給する酸素ガス量が原料ガスを反応させるために必要な量よりも少ないので、初期膜３４１の形成は、酸化イリジウム部３３７の酸素を奪いながら、すなわち酸化イリジウムを還元しながら進行する。イリジウムが結晶化可能な温度（例えば５５０〜６５０℃）に基体２を加熱しているので、還元されたイリジウムはイリジウム膜３３１上に再結晶化する。先述のように、酸化イリジウム層３３４（図３（ａ）参照）の厚さを６０ｎｍ以下にしているので、還元されたイリジウムは（１１１）配向のイリジウム膜３３１の結晶配向を引き継ぐことができ、これを初期膜３４１の成長方向に反映させることができる。このようにして、初期膜３４１を（１１１）配向に形成するとともに、酸化イリジウム部３３７、酸化イリジウム部３３７が還元され再結晶化した部分、さらに非晶質のイリジウム層３３６がイリジウム膜３３１上に再結晶化した部分を含むイリジウム膜３３１を下部電極３３ａとする。
【００５０】
なお、従来の方法では、突起部を有する酸化イリジウム層（図３（ａ）参照）上に強誘電体膜を形成するので、突起部が初期膜成長の起点となりやすく、強誘電体膜の形成過程で突起部がより大きく成長してしまうことがあった。
ところが、本発明の方法では、例えば脱酸素すること等により、突起部３３５を有する酸化イリジウム層３３４を一旦アモルファス化し、その上面を平坦化するとともにその表層部を均一に酸化可能としているので、酸化イリジウム部３３７を平坦に形成することができ、この上に平坦な初期膜３４１を形成することができる。
【００５１】
次に、図４（ａ）に示すように、初期膜３４１上にコア膜３４２を形成する。具体的には、初期膜３４１を形成した後、ＭＯＣＶＤ装置５０のサセプタ５２に基体２を載置したままにしておく。そして、供給管５５、５６からチャンバ５１内に強誘電体膜３４の原料ガス及び酸素ガスをそれぞれ供給するとともに、加熱ランプ５４により基体２を下面側から４５０〜５５０℃程度に加熱する。
【００５２】
なお、酸素ガス量としては、先述した原料ガスを反応させるために必要な量以上とする。初期膜３４１は、先述したように結晶配向が（１１１）配向になっているので、この上にコア膜３４２をエピタキシャルライクに形成することができ、コア膜３４２を（１１１）配向に形成することができる。また、原料ガスを反応させるために必要な量以上の酸素ガスを供給しているので、酸素欠損を生じることなくコア膜３４２を形成することができる。また、加熱温度を初期膜３４１形成時よりも低くすることで、トランジスタ２２（図１参照）への熱影響を低減することができる。このようにして、初期膜３４１とコア膜３４２とからなる強誘電体膜３４ａを形成する。
【００５３】
次に、図４（ｂ）に示すように、強誘電体膜３４ａ上に、例えばスパッタ法やＣＶＤ法等を用いてＰｔ、酸化イリジウム、イリジウム等の金属材料からなる上部電極３５ａを形成する。
次に、公知のレジスト技術及びフォトリソグラフィ技術等を用いて、導電膜３１ａ、酸素バリア膜３２ａ、下部電極３３ａ、強誘電体膜３４ａ、及び上部電極３５ａをパターニングし、強誘電体キャパシタ３を形成する。このようにして、図４（ｃ）に示す強誘電体メモリ１を製造する。
【００５４】
以上のような本発明の方法によれば、結晶配向が（１１１）配向の初期膜３４１を平坦に形成しているので、この上に（１１１）配向のコア膜３４２を平坦に形成することができる。したがって、強誘電体膜３４ａに突起部を生じることが無く、突起部等の所望の結晶配向とならない部分が分極反転へ寄与しないことによる強誘電体膜３４ａの特性低下が防止される。よって、優れた特性の強誘電体膜３４ａとすることができ、優れたヒステリシス特性の強誘電体キャパシタ３を製造することができる。また、優れたヒステリシス特性強誘電体キャパシタ３を備えることにより、ビット不良が低減された高信頼性の強誘電体メモリ１を製造することができる。
【００５５】
また、本実施形態のように、酸化イリジウム層３３４を非晶質のイリジウム層３３６とする工程、及び非晶質のイリジウム層３３６を熱酸化して酸化イリジウム部３３７を形成する工程を、強誘電体膜３４ａを形成するＭＯＣＶＤ装置５０のチャンバ５１内で行うことにより、プロセスの効率化が図られる。
【００５６】
なお、本実施形態では、熱酸化法により酸化イリジウム層３３４を形成したが、スパッタリング法により形成してもよい。また、酸化イリジウム層３３４を脱酸素する工程と、その後熱酸化する工程と、を複数回ずつ交互におこなって酸化イリジウム部３３７を形成してもよく、酸化イリジウム部３３７をより均質に形成することができ、突起部３３５等の凹凸がより低減される。
【図面の簡単な説明】
【００５７】
【図１】本発明の方法で製造される強誘電体メモリを示す側断面構成図である。
【図２】（ａ）〜（ｄ）は、本発明の製造方法を示す断面工程図である。
【図３】（ａ）〜（ｄ）は、本発明の製造方法を示す断面工程図である。
【図４】（ａ）〜（ｃ）は、本発明の製造方法を示す断面工程図である。
【図５】ＭＯＣＶＤ装置の構成を示す模式図である。
【符号の説明】
【００５８】
１・・・強誘電体メモリ、２・・・基体、２１・・・シリコン基板（基板）、２２・・・トランジスタ、３３、３３ａ・・・下部電極（第１電極）、３３１・・・イリジウム膜、３３４・・・酸化イリジウム層、３３６・・・非晶質のイリジウム層、３３７・・・酸化イリジウム部、３４、３４ａ・・・強誘電体膜、３４１・・・初期膜、３４２・・・コア膜、３５、３５ａ・・・上部電極（第２電極）
【図１】
0004479770.tif 000002
【図２】
0004479770.tif 000003
【図３】
0004479770.tif 000004
【図４】
0004479770.tif 000005
【図５】
0004479770.tif 000006