(57)【特許請求の範囲】
【請求項１】
電源オン・オフが周期的に繰り返し行われる間欠動作のプロセッサにおいて、
電源オン時に前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段と、
前記システムの電源オンのときにブートＲＯＭから命令、初期値および前記命令と前記初期値とから作られる第１のチェックサム期待値を読み込んで、前記命令を命令格納手段に書き込み、前記初期値をテーブルデータ格納手段に書き込み、前記間欠動作時の電源オンのときには前記ブートＲＯＭから命令および前記命令から作られる第２のチェックサム期待値を読み込んで前記命令格納手段に書き込むとともに前回の電源オフ時にバックアップしておいた前記テーブルデータ格納手段に書き込まれたデータをバックアップメモリから読み込んで前記テーブルデータ格納手段に書き込むよう前記電源種別判断手段での判断に応じて制御する読み込み選択手段と、
前記システムの電源オンのときに前記命令格納手段および前記テーブルデータ格納手段に書き込まれたデータに対するチェックサムの計算および前記第１のチェックサム期待値との照合を行い、前記間欠動作時の電源オンのときには前記命令格納手段に書き込まれたデータに対するチェックサムの計算および前記第２のチェックサム期待値との照合を行うチェックサム実行手段と、
を備えていることを特徴とするプロセッサ。
【請求項２】
前記システムの電源オン・オフに依存して動作する外部の読み込み制御手段から電源オンの種別の通知を受ける制御ポートを備え、前記電源種別判断手段は、前記制御ポートの値に基づいて判断するようにしたことを特徴とする請求項１記載のプロセッサ。
【請求項３】
広帯域符号分割多元接続用ベースバンド大規模集積回路にて待ち受け状態における間欠受信動作時に電源がオンされ、間欠受信動作後に電源がオフされるデジタル信号プロセッサであることを特徴とする請求項１記載のプロセッサ。
【請求項４】
電源オン・オフが周期的に繰り返し行われる間欠動作のプロセッサのブート方法において、
電源オン時に前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断し、
前記システムの電源オンのときにブートＲＯＭから命令、初期値および前記命令と前記初期値とから作られる第１のチェックサム期待値を読み込み、前記間欠動作時の電源オンのときには前記ブートＲＯＭから命令および前記命令から作られる第２のチェックサム期待値を読み込むとともに前回の電源オフ時にバックアップしておいた前記初期値に対応するデータを読み込み、
前記システムの電源オンのときに読み込んだデータに対するチェックサムの計算および前記第１のチェックサム期待値との照合を行い、前記間欠動作時の電源オンのときには前記ブートＲＯＭから読み込まれたデータに対するチェックサムの計算および前記第２のチェックサム期待値との照合を行う、
ことを特徴とするプロセッサのブート方法。
【請求項５】
前記プロセッサが組み込まれたシステムの電源オンか間欠動作時の電源オンかの判断は、前記間欠動作以外のときにも電源オフされない外部の読み込み制御手段からの通知に基づいて判断するようにしたことを特徴とする請求項４記載のプロセッサのブート方法。
【請求項６】
電源がオフされない第１のブロックと前記第１のブロックが電源オンのときに電源がオン・オフされる第２のブロックとを有する半導体装置において、
ブート時に読み出されるプログラム、初期値、前記プログラムおよび前記初期値のデータを数値とみなして合計した第１のチェックサム期待値および前記プログラムのデータを数値とみなして合計した第２のチェックサム期待値を格納するブートＲＯＭと、
前記第２のブロックが電源オフする前に処理していた前記初期値に対応するデータを待避するバックアップメモリと、
前記第１のブロックの電源オンか前記第２のブロックの電源オンかを判断する電源種別判断手段と、
前記電源種別判断手段での判断に応じて、前記ブートＲＯＭから前記プログラム、前記初期値および前記第１のチェックサム期待値を読み込むか、前記ブートＲＯＭから前記プログラムおよび前記第２のチェックサム期待値を読み込むとともに前記バックアップメモリから前回の電源オフ時にバックアップしておいた前記初期値に対応するデータを読み込むかを制御する読み込み選択手段と、
前記読み込み選択手段が読み込んだ前記プログラムを格納する第１の格納手段と、
前記読み込み選択手段が読み込んだ前記初期値を格納する第２の格納手段と、
前記第１および第２の格納手段に格納された前記プログラムおよび前記初期値に対して前記第１のチェックサム期待値を使用したチェックサムを実行するか、前記第１の格納手段に格納された前記プログラムに対して前記第２のチェックサム期待値を使用したチェックサムを実行するチェックサム実行手段と、
を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプロセッサおよびそのブート方法に関し、移動通信システム、特に広帯域符号分割多元接続（Ｗ−ＣＤＭＡ：Wideband Code Division Multiple Access）方式におけるベースバンドＬＳＩ（Large-Scale Integration）の中のプロセッサおよびそのブート方法に関する。
【０００２】
近年、移動通信システムの携帯端末に用いられているＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、使用時以外の待機状態で着信確認のために行っている間欠受信動作のときには着信動作に必要なブロックの電源をオンし、それ以外は電源をオフしてバッテリの消費電力を低減し、連続通話時間および待ち受け時間を長くすることが行われている。
【０００３】
【従来の技術】
図７は従来のプロセッサのブート方法を説明する図である。
この図において、ＤＳＰ（Digital Signal Processor）１０１は、たとえばＷ−ＣＤＭＡ用ベースバンドＬＳＩでは、音声などの信号を変復調するモデム部およびスクランブル処理および誤り訂正処理を行うコーデック部を制御するプロセッサであり、待ち受け状態における間欠受信期間で電源がオンされ、それ以外の期間では電源がオフされるようなブロックに含まれている。このＤＳＰ１０１には、命令を格納する命令メモリ１０２およびテーブルデータを格納するテーブルデータメモリ１０３が接続されている。ＤＳＰ１０１は、また、プログラムの命令および初期値としてのテーブルデータを格納するブートＲＯＭ１０４と、間欠受信動作終了時におけるテーブルデータを格納するバックアップメモリ１０５と、このバックアップメモリ１０５におけるテーブルデータの転送制御を行うＣＰＵ（Central Processing Unit）１０６とが接続されている。これらバックアップメモリ１０５およびＣＰＵ１０６は、使用時は電源がオフされないブロックに含まれている。
【０００４】
ここで、最初に電源がオンされたとき、ＤＳＰ１０１は、まず、ブートＲＯＭ１０４から命令を読み込み、命令メモリ１０２に書き込む（経路ａ）。次に、ＤＳＰ１０１は、ブートＲＯＭ１０４からテーブルデータを読み込み、テーブルデータメモリ１０３に書き込む（経路ｂ）。そして、書き込み終了後に、命令およびテーブルデータのデータを足し合わせて、一緒に読み込んだ期待値と合っているかどうかチェックする(以下、チェックサムと呼ぶ)。この足し合わせた値と期待値とが合っている場合には、ＤＳＰ１０１がブートＲＯＭ１０４からデータを正しく読み込んだことが分かる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータ（初期値）を使って間欠受信処理が実行される。
【０００５】
間欠受信動作のときは、ＤＳＰ１０１、命令メモリ１０２およびテーブルデータメモリ１０３を含むブロックの電源がオンされる。これにより、ＤＳＰ１０１は、ブートＲＯＭ１０４から、まず、命令を読み込んで命令メモリ１０２に書き込み（経路ａ）、テーブルデータを読み込んでテーブルデータメモリ１０３に書き込み（経路ｂ）、この書き込み終了後に、チェックサムを実行し、次に、前回の電源オフ時にバックアップメモリ１０５に待避されていたテーブルデータがＣＰＵ１０６を経由して読み込まれ、テーブルデータメモリ１０３に書き込まれる（経路ｃ）。このとき、ブートＲＯＭ１０４から読み込まれたテーブルデータメモリ１０３のテーブルデータは、バックアップメモリ１０５のテーブルデータによって上書きされる。その後、ＤＳＰ１０１は、命令メモリ１０２のプログラムおよびテーブルデータメモリ１０３のテーブルデータを使って間欠受信処理が実行される。
【０００６】
【発明が解決しようとする課題】
しかし、従来のプロセッサのブート方法では、最初の電源オンのときおよび間欠動作時の電源オンのときのブート時に、ブートＲＯＭからプログラムおよびテーブルデータの両方を読み込んでいるが、間欠動作の電源オンのときは、初期値のテーブルデータがバックアップされたテーブルデータで上書きされるため、初期値のテーブルデータの読み込み動作が不要であり、回路の無駄な動作による消費電力が増えて、それだけバッテリの使用時間が短くなっているという問題点があった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、無駄な回路動作をしないようにして消費電力を低減させることができるプロセッサおよびそのブート方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
図１は上記目的を達成する本発明の原理図である。
本発明によるプロセッサ１は、これが組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段２と、この電源種別判断手段２での判断に応じて、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込むか、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込むとともにバックアップメモリ６から前回の電源オフ時にバックアップしておいたテーブルデータを読み込むかを制御する読み込み選択手段３と、この読み込み選択手段３によって選択的に読み込まれて命令格納手段７およびテーブルデータ格納手段８に格納された命令およびテーブルデータに対してチェックサムを行うチェックサム実行手段４とを備えている。
【０００９】
最初の電源オンのときには、電源種別判断手段２はシステムの電源オンを認識し、この認識に応じて読み込み選択手段３は、ブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令は命令格納手段７に格納し、テーブルデータはテーブルデータ格納手段８に書き込む。これらの書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令およびテーブルデータ格納手段８に格納されたテーブルデータに対してデータ値の合計と、その合計値と第１のチェックサム期待値との照合とを行う。この照合が一致すれば、命令およびテーブルデータは正しく読み込まれたことになる。
【００１０】
次に、間欠動作の電源オンのときは、電源種別判断手段２は間欠動作の電源オンを識別し、この識別に応じて読み込み選択手段３は、ブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に格納するとともに、バックアップメモリ６に待避しておいたテーブルデータを読み込んでテーブルデータ格納手段８に書き込む。命令の書き込みが終了後、チェックサム実行手段４は、命令格納手段７に格納された命令のデータに対してデータ値の合計と、その合計値と第２のチェックサム期待値との照合とを行う。
【００１１】
このように、チェックサム期待値として、命令およびテーブルデータから作られる第１のチェックサム期待値と命令のみから作られる第２のチェックサム期待値との２つを用意し、最初の電源オンのときには、命令およびテーブルデータを読み込み、第１のチェックサム期待値を使ってチェックサムを行うのに対し、間欠動作のときには、命令を読み込み、第２のチェックサム期待値を使ってチェックサムを行うように構成したので、間欠動作のブート時におけるブートＲＯＭからのテーブルデータの読み込みがなくなり、それだけ、プロセッサが電源オンしている時間を短縮することができ、消費電力を低減させることができる。
【００１２】
【発明の実施の形態】
まず、本発明の概略について図面を参照して説明する。
図１は本発明によるプロセッサの原理的な構成を示す図である。
【００１３】
本発明によるプロセッサ１は、電源種別判断手段２と、読み込み選択手段３と、チェックサム実行手段４とを備えている。電源種別判断手段２は、このプロセッサ１が組み込まれたシステムの電源オンか間欠動作時の電源オンかを判断する機能を有している。読み込み選択手段３は、電源種別判断手段２での判断に応じてブート時にロードされるデータを選択する機能を有している。すなわち、読み込み選択手段３は、システムの電源オンの場合は、ブートＲＯＭ５に格納されている命令、テーブルデータおよび第１のチェックサム期待値を読み込み、間欠動作時の電源オンの場合は、ブートＲＯＭ５に格納されている命令および第２のチェックサム期待値を読み込む他にバックアップメモリ６に待避されているテーブルデータを読み込むように制御する。チェックサム実行手段４は、システムの電源オンの場合は、読み込まれた命令、テーブルデータおよび第１のチェックサム期待値を用いてチェックサムを実行し、間欠動作時の電源オンの場合は、読み込まれた命令および第２のチェックサム期待値を用いてチェックサムを実行する機能を有する。
【００１４】
次に、図２を参照してこのプロセッサのブート方法を説明する。
図２はプロセッサのブート時の処理の流れを示すフローチャートである。
まず、電源がオンされると、電源種別判断手段２がシステム電源オンかどうかを判断する（ステップＳ１）。システムの電源オンの場合は、読み込み選択手段３がブートＲＯＭ５から命令、テーブルデータおよび第１のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み、テーブルデータをテーブルデータ格納手段８に書き込む（ステップＳ２）。これらの書き込みが終了後、チェックサム実行手段４が命令格納手段７およびテーブルデータ格納手段８に書き込まれた命令およびテーブルデータの合計値の計算とその合計値と第１のチェックサム期待値との照合を行い（ステップＳ３）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１５】
一方、ステップＳ１の判断にて、電源種別判断手段２が間欠動作時の電源オンであると判断すれば、読み込み選択手段３がブートＲＯＭ５から命令および第２のチェックサム期待値を読み込み、命令を命令格納手段７に書き込み（ステップＳ４）、チェックサム実行手段４が命令格納手段７に書き込まれた命令と第２のチェックサム期待値とを使用してチェックサムを実行する（ステップＳ５）。このとき、読み込み選択手段３はブートＲＯＭ５からテーブルデータの読み込みを行わないので、ブートＲＯＭ５からの読み込み時間が短縮され、プロセッサが電源オンしている間欠動作時間を短くすることができる。次に、読み込み選択手段３はバックアップメモリ６から前回の間欠動作終了時に待避したテーブルデータを読み込み、テーブルデータ格納手段８に書き込んで（ステップＳ６）、命令格納手段７に書き込まれた命令によるブートプログラムが起動される。
【００１６】
次に、本発明の実施の形態を、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩのＤＳＰに適用した場合を例にして説明する。
図３はＤＳＰ周りの要部構成を示す図、図４はブートＲＯＭの詳細を示す図である。
【００１７】
ＤＳＰ１０は、Ｗ−ＣＤＭＡ用ベースバンドＬＳＩにて、待ち受け状態における間欠受信動作期間で電源がオンされ、それ以外の休止期間で電源がオフされるようなブロック１１に設けられている。このブロック１１には、メモリ１２を備え、このメモリ１２は、プログラム領域１３およびテーブルデータ領域１４を有している。ＤＳＰ１０は、電源種別判断手段を構成する読み込み制御ポート１５を有し、この読み込み制御ポート１５は、読み込み制御レジスタ１６に接続されている。この読み込み制御レジスタ１６は、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置され、たとえばシステム電源がオンのときに値”０”の制御フラグを読み込み制御ポート１５に通知し、システムが動作した後は値”１”の制御フラグを読み込み制御ポート１５に通知する。
【００１８】
ＤＳＰ１０は、ブート時に読み込まれるデータを格納したブートＲＯＭ１７が接続されている。このブートＲＯＭ１７は、図４に詳細を示したように、プログラム領域１７ａ、テーブルデータ領域１７ｂ、第１チェックサム期待値領域１７ｃおよび第２チェックサム期待値領域１７ｄを有している。第１チェックサム期待値領域１７ｃには、プログラム領域１７ａに格納されたプログラムのデータとテーブルデータ領域１７ｂに格納されたテーブルデータとから作られた第１のチェックサム期待値が格納され、第２チェックサム期待値領域１７ｄには、プログラム領域１７ａに格納されたプログラムのデータから作られた第２のチェックサム期待値が格納される。実際には、これらの第１および第２のチェックサム期待値は、プログラム領域１７ａに格納されたプログラムのうち、チェックサムプログラムの中に埋め込まれている。
【００１９】
ＤＳＰ１０は、また、間欠受信動作終了時にテーブルデータ領域１４にあるテーブルデータを格納するバックアップメモリ１８と、このバックアップメモリ１８に対してテーブルデータの転送制御を行うＣＰＵ１９とが接続されている。これらバックアップメモリ１８およびＣＰＵ１９も、ＤＳＰ１０が間欠受信を休止している期間で電源がオフされないブロックに配置されている。
【００２０】
図５はシステムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムの電源がオンされたとき、読み込み制御レジスタ１６は値”０”の制御フラグを読み込み制御ポート１５に通知している。したがって、ＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、システムの電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。次に、ＤＳＰ１０は、ブートＲＯＭ１７のテーブルデータ領域１７ｂからテーブルデータを読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｂ）。そして、ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたデータに対してチェックサムを計算し、チェックサムプログラムに埋め込まれた第１のチェックサム期待値と照合することになる。
【００２１】
図６は間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
システムが動作した後、読み込み制御レジスタ１６は値”１”の制御フラグを読み込み制御ポート１５に通知している。したがって、間欠受信で電源がオンされたＤＳＰ１０は、読み込み制御ポート１５の値を参照することにより、間欠受信動作の電源オンであることを認識する。次に、ＤＳＰ１０は、ブートＲＯＭ１７のプログラム領域１７ａからプログラムを読み込み、メモリ１２のプログラム領域１３にロードする（経路ａ）。ＤＳＰ１０は、読み込まれたプログラムの中のチェックサムプログラムを起動し、メモリ１２に読み込まれたプログラムデータに対し第２のチェックサム期待値を用いたチェックサムを実行する。次に、ＤＳＰ１０は、前回の電源オフ時にバックアップメモリ１８に待避しておいたテーブルデータをＣＰＵ１９を経由して読み込み、メモリ１２のテーブルデータ領域１４にロードする（経路ｃ）。このとき、ブートＲＯＭ１７からはテーブルデータが読み込まれないので、その読み込み時間を節約でき、間欠動作期間を短くすることができる。
【００２２】
【発明の効果】
以上説明したように本発明では、チェックサムの期待値を命令およびテーブルデータのチェックサムである第１のチェックサム期待値と命令のデータのチェックサムである第２のチェックサム期待値との２つを用意しておき、システムのブート時には命令とテーブルデータとを読み込み、第１のチェックサム期待値を用いてチェックサムを行い、間欠動作の電源オン時には命令のみを読み込み、第２のチェックサム期待値を用いてチェックサムを行うように構成した。このため、間欠動作の電源オン時には初期値のテーブルデータの読み込みは省略されるため、読み込み時間が短縮されて間欠動作時間を短くすることができ、プロセッサの低消費電力化が図れることになる。
【図面の簡単な説明】
【図１】本発明によるプロセッサの原理的な構成を示す図である。
【図２】プロセッサのブート時の処理の流れを示すフローチャートである。
【図３】ＤＳＰ周りの要部構成を示す図である。
【図４】ブートＲＯＭの詳細を示す図である。
【図５】システムの電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図６】間欠受信で電源がオンしたときのＤＳＰのブート方法を説明する図である。
【図７】従来のプロセッサのブート方法を説明する図である。
【符号の説明】
１  プロセッサ
２  電源種別判断手段
３  読み込み選択手段
４  チェックサム実行手段
５  ブートＲＯＭ
６  バックアップメモリ
７  命令格納手段
８  テーブルデータ格納手段
１０  ＤＳＰ
１１  ブロック
１２  メモリ
１３  プログラム領域
１４  テーブルデータ領域
１５  読み込み制御ポート
１６  読み込み制御レジスタ
１７  ブートＲＯＭ
１７ａ  プログラム領域
１７ｂ  テーブルデータ領域
１７ｃ  第１チェックサム期待値領域
１７ｄ  第２チェックサム期待値領域
１８  バックアップメモリ
１９  ＣＰＵ
【図１】
0004434539.tif 000002
【図２】
0004434539.tif 000003
【図３】
0004434539.tif 000004
【図４】
0004434539.tif 000005
【図５】
0004434539.tif 000006
【図６】
0004434539.tif 000007
【図７】
0004434539.tif 000008