(57)【特許請求の範囲】
【請求項１】
基板上にドレイン電極を有するスイッチング素子を形成する工程と、
前記ドレイン電極を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に前記ドレイン電極を露出する開口部を形成する工程と、
前記開口部を覆い前記ドレイン電極に接続する第１のエッチングストッパー電極を形成すると同時に、前記第１の絶縁膜上に共通電極を形成する工程と、
前記第１のエッチングストッパー電極及び前記共通電極を覆って第２の絶縁膜を形成する工程と、
前記第１のエッチングストッパー電極上の前記第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、
前記第１のエッチング工程後に、前記第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、
前記第２のエッチング工程後に、前記第１のエッチングストッパー電極に接続し、前記第２の絶縁膜上に延びて前記共通電極と対向する画素電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
【請求項２】
前記スイッチング素子のドレイン電極と同時に外部接続用の下層電極を形成し、
前記第１のエッチングストッパー電極と同時に前記下層電極に接続する第２のエッチングストッパー電極を形成し、
前記第２の絶縁膜で前記第２のエッチングストッパー電極を覆い、
前記第１のエッチング工程により、第２のエッチングストッパー電極上の前記第２の絶縁膜を選択的にエッチングし、
前記第２のエッチング工程により、前記第２のエッチングストッパー電極上の残留物をエッチングにより除去し、
前記第２のエッチング工程後に、前記画素電極の形成と同時に、前記第２のエッチングストッパー電極上に外部接続用の上層電極を形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
基板上にスイッチング素子と共通電極線を形成する工程と、
前記スイッチング素子のドレイン電極と前記共通電極線の引き出し線とを形成する工程と、
前記ドレイン電極及び前記引き出し線を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に前記ドレイン電極を露出する第１の開口部及び前記引き出し線を露出する第２の開口部を形成する工程と、
前記第２の開口部を通して前記引き出し線に接続する第１のエッチングストッパー電極を形成すると同時に、前記第１の絶縁膜上に画素電極を形成する工程と、
前記第１のエッチングストッパー電極及び前記画素電極を覆って第２の絶縁膜を形成する工程と、
前記第１のエッチングストッパー電極上の前記第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、
前記第１のエッチング工程後に、前記第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、
前記第２のエッチング工程後に、前記第１のエッチングストッパー電極に接続し、前記第２の絶縁膜上に延びて前記画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
【請求項４】
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子のドレイン電極と共通電極線を形成する工程と、
前記ドレイン電極及び前記共通電極線を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に前記ドレイン電極を露出する第１の開口部及び前記共通電極線を露出する第２の開口部を形成する工程と、
前記第２の開口部を通して前記共通電極線に接続する第１のエッチングストッパー電極を形成すると同時に、前記第１の絶縁膜上に画素電極を形成する工程と、
前記第１のエッチングストッパー電極及び前記画素電極を覆って第２の絶縁膜を形成する工程と、
前記第１のエッチングストッパー電極上の前記第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、
前記第１のエッチング工程後に、前記第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、
前記第２のエッチング工程後に、前記第１のエッチングストッパー電極に接続し、前記第２の絶縁膜上に延びて前記画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
【請求項５】
前記ドレイン電極と同時に外部接続用の下層電極を形成し、
前記第１のエッチングストッパー電極と同時に前記下層電極に接続する第２のエッチングストッパー電極を形成し、
前記第２の絶縁膜で前記第２のエッチングストッパー電極を覆い、
前記第１のエッチング工程により、第２のエッチングストッパー電極上の前記第２の絶縁膜を選択的にエッチングし、
前記第２のエッチング工程により、前記第２のエッチングストッパー電極上の残留物をエッチングにより除去し、
前記第２のエッチング工程後に、前記共通電極の形成と同時に、前記第２のエッチングストッパー電極上に外部接続用の上層電極を形成することを特徴とする請求項３又は請求項４に記載の液晶表示装置の製造方法。
【請求項６】
前記第１のエッチング工程はドライエッチング工程であり、前記第２のエッチング工程はウェットエッチング工程であることを特徴とする請求項１乃至請求項５のいずれかに記載の液晶表示装置の製造方法。
【請求項７】
前記第１のエッチングストッパー電極は前記開口部において第１の絶縁膜を覆っていることを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項８】
前記第１のエッチングストッパー電極は前記第２の開口部において第１の絶縁膜を覆っていることを特徴とする請求項３又は請求項４に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関し、特に、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
高いコントラスト及び広視野角が得られる液晶表示装置として、透明基板に対して略水平方向の電界を用いた液晶表示装置、即ち、ＦＦＳ（Fringe-Field Switching）モードやＩＰＳ（In-Plain Switching）モード等により動作する液晶表示装置が知られている。
【０００３】
この液晶表示装置では、一方の透明基板に、表示信号が供給される画素電極と、共通電位が供給される共通電極の両者が配置される。画素電極は、その透明基板に形成された画素トランジスタのドレイン電極と接続され、共通電極は、その透明基板に形成され共通電位が供給される共通電極線の引き出し線と接続される。また、端子部には、外部接続用の下層電極及びそれに積層された上層電極が形成される。
【０００４】
ここで、ドレイン電極、引き出し線、下層電極は、一旦絶縁膜に覆われる。その後、絶縁膜に対してドライエッチングを行うことにより、ドレイン電極、引き出し線、下層電極を露出する各開口部が形成される。そして、ドレイン電極、引き出し線、下層電極は、各開口部を通して、それぞれ、画素電極、共通電極、上層電極と接続される。
【０００５】
なお、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開２００２−２９６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記液晶表示装置の製造方法では、画素トランジスタのドレイン電極と画素電極とを接続する工程において、それらの電極の間に、ドライエッチング時に生じた残留堆積物が介在することにより、コンタクト抵抗が増大する場合があった。また、端子部の下層電極と上層電極の間にも残留堆積物が介在し、コンタクト抵抗の増大のみならず、その残留堆積物を起因とした上層電極の剥離や接続不良が生じる場合があった。結果として、表示不良や信号伝送の遅延等の問題が生じていた。
【０００７】
この問題に対しては、上記残留堆積物をエッチングにより除去することが考えられる。しかし、残留堆積物をエッチングにより除去する際に、本来なら除去してはならない他の層も同時にエッチングしてしまうため、形成不良が生じて歩留まりが低下していた。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置の製造方法は、基板上にドレイン電極を有するスイッチング素子を形成する工程と、ドレイン電極を覆う第１の絶縁膜を形成する工程と、第１の絶縁膜にドレイン電極を露出する開口部を形成する工程と、開口部を覆いドレイン電極に接続する第１のエッチングストッパー電極を形成すると同時に、第１の絶縁膜上に共通電極を形成する工程と、第１のエッチングストッパー電極及び共通電極を覆って第２の絶縁膜を形成する工程と、第１のエッチングストッパー電極上の第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、第１のエッチング工程後に、第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、第２のエッチング工程後に、第１のエッチングストッパー電極に接続し、第２の絶縁膜上に延びて共通電極と対向する画素電極を形成する工程と、を備えることを特徴とする。
【０００９】
また、本発明の液晶表示装置に製造方法は、基板上にスイッチング素子と共通電極線を形成する工程と、スイッチング素子のドレイン電極と共通電極線の引き出し線とを形成する工程と、ドレイン電極及び引き出し線を覆う第１の絶縁膜を形成する工程と、第１の絶縁膜にドレイン電極を露出する第１の開口部及び引き出し線を露出する第２の開口部を形成する工程と、第２の開口部を通して引き出し線に接続する第１のエッチングストッパー電極を形成すると同時に、第１の絶縁膜上に画素電極を形成する工程と、第１のエッチングストッパー電極及び画素電極を覆って第２の絶縁膜を形成する工程と、第１のエッチングストッパー電極上の第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、第１のエッチング工程後に、第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、第２のエッチング工程後に、第１のエッチングストッパー電極に接続し、第２の絶縁膜上に延びて画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする。
【００１０】
また、本発明の液晶表示装置に製造方法は、基板上にスイッチング素子を形成する工程と、スイッチング素子のドレイン電極と共通電極線を形成する工程と、ドレイン電極及び共通電極線を覆う第１の絶縁膜を形成する工程と、第１の絶縁膜にドレイン電極を露出する第１の開口部及び共通電極線を露出する第２の開口部を形成する工程と、第２の開口部を通して共通電極線に接続する第１のエッチングストッパー電極を形成すると同時に、第１の絶縁膜上に画素電極を形成する工程と、第１のエッチングストッパー電極及び画素電極を覆って第２の絶縁膜を形成する工程と、第１のエッチングストッパー電極上の第２の絶縁膜を選択的にエッチングする第１のエッチング工程と、第１のエッチング工程後に、第１のエッチングストッパー電極上の残留物をエッチングにより除去する第２のエッチング工程と、第２のエッチング工程後に、第１のエッチングストッパー電極に接続し、第２の絶縁膜上に延びて画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置において、電極間のコンタクト抵抗の増大が抑えられるとともに、歩留まりの低下が抑止される。また、開口率の低下を回避できる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の第１の実施形態による液晶表示装置の平面構成について図面を参照して説明する。図１は、本実施形態による液晶表示装置の概略構成を示す平面図である。また、図２は、図１の表示部１０Ａに形成される複数の画素ＰＸＬの中から、３つの画素ＰＸＬのみ拡大して示した平面図であり、ＦＦＳモードにより動作する場合の構成を示している。図３は、図１の端子部１０Ｔの複数の端子ＴＬの中から、１つを拡大して示した平面図である。図１乃至図３では、説明の便宜上、主要な構成要素のみを図示している。
【００１６】
なお、以降の平面構成にかかる説明では、コンタクトホールＨ１〜Ｈ１３の構成を補足するために、ゲート絶縁膜１２、層間絶縁膜１５、パッシベーション膜１７、平坦化膜１８についても参照しているが、これらの積層関係については、後述する液晶表示装置の製造方法にかかる説明において示す。
【００１７】
図１に示すように、この液晶表示装置には、複数の画素ＰＸＬが配置された表示部１０Ａと、外部接続用の複数の端子ＴＬが配置された端子部１０Ｔが配置されている。表示部１０Ａでは、図２に示すように、ゲート信号が供給されるゲート線１３と、ソース信号（表示信号）が供給されるソース線１６Ｓの交差点に対応して、各画素ＰＸＬが配置されている。
【００１８】
各画素ＰＸＬの第１の透明基板１０上には、ゲート線１３をゲート電極とした薄膜トランジスタ等の画素トランジスタＴＲが配置されている。画素トランジスタＴＲのソースはゲート絶縁膜１２及び層間絶縁膜１５に形成されたコンタクトホールＨ１を通してソース線１６Ｓに接続され、そのドレインはゲート絶縁膜１２及び層間絶縁膜１５に形成されたコンタクトホールＨ２を通してドレイン電極１６Ｄと接続されている。ドレイン電極１６Ｄは、パッシベーション膜１７に形成されたコンタクトホールＨ５及び平坦化膜１８に形成されたコンタクトホールＨ８を通して、第１のエッチングストッパー電極２０Ｐと接続されている。第１のエッチングストッパー電極２０Ｐと同じ層には、それと同じ導電材料からなる共通電極２０が形成されている。画素トランジスタＴＲは、本発明のスイッチング素子の一例である。
【００１９】
第１のエッチングストッパー電極２０Ｐと共通電極２０は、絶縁膜２１に覆われている。第１のエッチングストッパー電極２０Ｐは、絶縁層２１に形成されたコンタクトホールＨ１２を通して、絶縁膜２１上に配置された画素電極２２と接続されている。画素電極２２は、複数のスリット部と線状部が平行に交互に延びる形状を有している。共通電極２０は、表示部１０Ａの端部近傍に延在して共通電位が供給される共通電極線（不図示）と、コンタクトホール（不図示）を通して接続されている。また、共通電極２０、絶縁膜２１、画素電極２２が、この順で積層されていることにより、ソース信号を一定期間保持する保持容量が形成されている。さらに、これとは別に、画素トランジスタＴＲのドレインと接続して、ソース信号を一定期間保持して画素電極２２に供給するもう１つの保持容量（不図示）を形成してもよい。
【００２０】
一方、端子部１０Ｔの端子ＴＬは、図３に示すように、第１の透明基板１０上において、表示部１０Ａの画素ＰＸＬ等から端子部１０Ｔに延びる配線１４Ａが配置されており、その一部と下層電極１６Ｔが層間絶縁膜１５に形成されたコンタクトホールＨ４を通して接続されている。下層電極１６Ｔは、パッシベーション膜１７に形成されたコンタクトホールＨ７を通して第２のエッチングストッパー電極２０Ｔに接続されており、第２のエッチングストッパー電極２０Ｔは、平坦化膜１８に形成されたコンタクトホールＨ１３を通して上層電極２２Ｔと接続されている。上層電極２２Ｔには、外部の駆動回路（不図示）から延びるＦＰＣ（Flexible Printed Circuit）、ＣＯＧ（Chip On Glass）等の端子（不図示）が接続される。
【００２１】
上記構成の画素ＰＸＬでは、ゲート線１３から供給された画素選択信号に応じて、画素トランジスタＴＲがオンし、ソース線１６Ｓ及び画素トランジスタＴＲを通してソース信号が画素電極２２に供給される。このとき、共通電極２０と画素電極２２との間では、ソース信号に応じて、第１の透明基板１０の略水平方向に沿って電界が生じ、その電界に応じて液晶（不図示）の配向方向が変化することにより、表示にかかる光学的制御が行われる。一方、端子ＴＬには、ＦＰＣ等を介して、駆動回路（不図示）から画素選択信号、ソース信号等の駆動信号が供給される。
【００２２】
以下に、この液晶表示装置の製造方法について断面図を参照して説明する。図４（Ａ）乃至図９（Ａ）、及び図１０は、この液晶表示装置における表示部１０Ａの１つの画素ＰＸＬを示すと共に、表示部１０Ａの端部近傍に延在する共通電極線１４についても並べて示している。また、図４（Ｂ）乃至図９（Ｂ）は、端子部１０Ｔの端子ＴＬの断面図を示している。なお、図４乃至図１０では、図１乃至図３に示したものと同一の構成要素については同一の符号を付して参照している。
【００２３】
最初に、図４（Ａ）及び図４（Ｂ）に示すように、表示部１０Ａの第１の透明基板１０において、画素ＰＸＬの形成領域であって画素トランジスタＴＲが形成される領域に、能動層１１が形成される。第１の透明基板１０上には、能動層１１上を覆ってゲート絶縁膜１２が形成される。能動層１１と重畳するゲート絶縁膜１２上にはゲート線１３が形成され、表示部１０Ａの端部近傍のゲート絶縁膜１２上には、共通電極線１４が形成される。また、端子部１０Ｔの第１の透明基板１０には、表示部１０Ａから延びる配線１４Ａと、その配線１４Ａ近傍における端子ＴＬの膜厚を調整するための電極１４Ｂが形成される。共通電極線１４、配線１４Ａ、電極１４Ｂは、好ましくはモリブデン又はモリブデン合金からなる。
【００２４】
ゲート絶縁膜１２上には、ゲート線１３、共通電極線１４、配線１４Ａ、電極１４Ｂを覆って、層間絶縁膜１５が形成される。層間絶縁膜１５上には、コンタクトホールＨ１を通して能動層１１のソースと接続されるソース線１６Ｓが形成され、コンタクトホールＨ２を通して能動層１１のドレインと接続されるドレイン電極１６Ｄが形成される。また、層間絶縁膜１５上には、コンタクトホールＨ３を通して共通電極線１４と接続される引き出し線１６Ｃが形成される。
【００２５】
また、端子部１０Ｔの層間絶縁膜１５上には、コンタクトホールＨ４を通して配線１４Ａと接続され電極１４Ｂ上に延びる下層電極１６Ｔが形成される。ソース線１６Ｓ、ドレイン電極１６Ｄ、引き出し線１６Ｃ、下層電極１６Ｔは、いずれも同一の層で同時に形成されるものであり、チタン、アルミニウム、チタンがこの順で形成される積層体である。層間絶縁膜１５上には、ソース線１６Ｓ、ドレイン電極１６Ｄ、引き出し線１６Ｃ、下層電極１６Ｔを覆って、絶縁膜であるパッシベーション膜１７が形成される。パッシベーション膜１７は、例えば３００〜４００℃の環境下で成膜されたシリコン窒化膜である。パッシベーション膜１７は、本発明の第１の絶縁膜の一例である。
【００２６】
そして、パッシベーション膜１７に対してレジスト層（不図示）をマスクとしたドライエッチングを行うことにより、表示部１０Ａのパッシベーション膜１７には、ドレイン電極１６Ｄを露出するコンタクトホールＨ５と、引き出し線１６Ｃを露出するコンタクトホールＨ６が形成される。これと同時に、端子部１０Ｔのパッシベーション膜１７には、下層電極１６Ｔを露出するコンタクトホールＨ７が形成される。
【００２７】
次に、上記レジスト層の除去後、コンタクトホールＨ５，Ｈ６，Ｈ７内及びパッシベーション膜１７上に、それを覆う有機膜等の平坦化膜１８が形成される。そして、平坦化膜１８に対して他のレジスト層（不図示）をマスクとしたドライエッチングを行うことにより、コンタクトホールＨ５内でドレイン電極１６Ｄを露出するコンタクトホールＨ８と、コンタクトホールＨ６内で引き出し線１６Ｃを露出するコンタクトホールＨ９が形成される。また、端子部１０Ｔでは平坦化膜１８が除去され、再びコンタクトホールＨ７内で下層電極１６Ｔが露出される。平坦化膜１８は、本発明の第１の絶縁膜の一例である。
【００２８】
このドライエッチングの際に、コンタクトホールＨ７，Ｈ８，Ｈ９内では、ドレイン電極１６Ｄの表面、引き出し線１６Ｃの表面及び下層電極１６Ｔの表面であるチタン上に、上記レジスト層の構成成分によるポリマー等の残留堆積物ＤＰ１が形成される。
【００２９】
なお、平坦化膜１８を感光性樹脂膜で形成することにより、上記他のレジスト層を用いることなくコンタクトホールＨ８、Ｈ９を形成することも可能であるが、この場合においても残留堆積物ＤＰ１が形成される場合がある。
【００３０】
その後、上記レジスト層をマスクとして、ＨＦ等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物ＤＰ１がエッチング除去される。その際、残留堆積物ＤＰ１のパッシベーション膜１７及び平坦化膜１８に対するエッチングレートは大きいので、パッシベーション膜１７及び平坦化膜１８に対して問題となるようなオーバーエッチングが生じることはない。
【００３１】
次に、図５（Ａ）及び図５（Ｂ）に示すように、コンタクトホールＨ８内に延在してドレイン電極１６Ｄと接続された第１のエッチングストッパー電極２０Ｐが形成される。また、これと同時に、コンタクトホールＨ９を通して引き出し線１６Ｃと接続され平坦化膜１８上に延び、第１のエッチングストッパー電極２０Ｐと離間してこれを囲む共通電極２０が形成される。また、これと同時に、端子部１０Ｔでは、コンタクトホールＨ７を通して下層電極１６Ｔに接続された第２のエッチングストッパー電極２０Ｔが形成される。第１のエッチングストッパー電極２０Ｐ、共通電極２０、及び第２のエッチングストッパー電極２０Ｔは、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる。第１のエッチングストッパー電極２０Ｐ及び第２のエッチングストッパー電極２０Ｔの膜厚は、好ましくは１００ｎｍ程度である。
【００３２】
次に、図６（Ａ）及び図６（Ｂ）に示すように、表示部１０Ａの平坦化膜１８上に、第１のエッチングストッパー電極２０Ｐ及び共通電極２０を覆う絶縁膜２１が形成される。これと同時に、端子部１０Ｔでは、パッシベーション膜１７上に、第２のエッチングストッパー電極２０Ｔを覆う絶縁膜２１が形成される。絶縁膜２１は、例えば２００℃程度の環境下で低温成膜されたシリコン窒化膜からなる。絶縁膜２１は、本発明の第２の絶縁膜の一例である。
【００３３】
次に、図７（Ａ）及び図７（Ｂ）に示すように、絶縁膜２１上にレジスト層Ｒが形成される。レジスト層Ｒには、第１のエッチングストッパー電極２０Ｐ上と、第２のエッチングストッパー電極２０Ｔ上に、それぞれ、開口部Ｈ１０，Ｈ１１が形成される。
【００３４】
そして、図８（Ａ）及び図８（Ｂ）に示すように、レジスト層Ｒをマスクとして、ＳＦ６あるいはＣＦ４＋Ｏ２等のエッチングガスを用いて絶縁膜２１に対するドライエッチングを行い、コンタクトホールＨ８内で第１のエッチングストッパー電極２０Ｐを露出するコンタクトホールＨ１２が形成される。これと同時に、コンタクトホールＨ７内で第２のエッチングストッパー電極２０Ｔを露出するコンタクトホールＨ１３が形成される。この絶縁膜２１に対するドライエッチングは、本発明の第１のエッチング工程の一例である。表示部１０Ａでは、このドライエッチングの際に第１のエッチングストッパー電極２０Ｐがエッチングストッパーとして機能し、ドライエッチングの進行を止めるため、平坦化膜１８がエッチングガスに曝されることなく、良好なコンタクトホールの形状が維持される。
【００３５】
また、このドライエッチングの際には、第１のエッチングストッパー電極２０Ｐの表面上、及び第２のエッチングストッパー電極２０Ｔの表面上に、レジスト層Ｒの構成成分によるポリマー等の残留堆積物ＤＰ２が形成される。
【００３６】
その後、上記レジスト層Ｒをマスクとして、ＨＦ等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物ＤＰ２がエッチング除去される。このＨＦ等をエッチング溶液としたウェットエッチングは、本発明の第２のエッチング工程の一例である。
【００３７】
その際、表示部１０ＡのコンタクトホールＨ１２内では、第１のエッチングストッパー電極２０Ｐによりウェットエッチングの進行が止められて、パッシベーション膜１７又は平坦化膜１８に対するエッチングが抑止される。また、端子部１０ＴのコンタクトホールＨ１３内では、第２のエッチングストッパー電極２０Ｔによりウェットエッチングの進行が止められて、パッシベーション膜１７に対するエッチングが抑止される。
【００３８】
次に、レジスト層Ｒの除去後、図９（Ａ）及び図９（Ｂ）に示すように、表示部１０Ａでは、コンタクトホールＨ１２を通して第１のエッチングストッパー電極２０Ｐと接続され絶縁膜２１上に延びる画素電極２２が形成される。画素電極２２は、例えばＩＴＯ等の透明導電材料からなり、複数のスリット部と線状部が平行に交互に配置されてなる。
【００３９】
これと同時に、端子部１０Ｔでは、画素電極２２と同一の透明導電材料により、コンタクトホールＨ１３を通して第２のエッチングストッパー電極２０Ｔと接続された上層電極２２Ｔが形成される。こうして、端子部１０Ｔには、上層電極を最上層の電極とした端子ＴＬが形成される。
【００４０】
その後、図１０に示すように、表示部１０Ａでは、第１の透明基板１０に対向して第２の透明基板３０が貼り合わされ、それらの基板の間に液晶ＬＣが封止される。なお、上記各工程では、第１の偏光板ＰＬ１、第２の偏光板ＰＬ２、カラーフィルタ３１、配向膜（不図示）等が適宜形成される。また、第１の透明基板１０と対向して、バックライト等の光源ＢＬが配置される。
【００４１】
こうして完成した液晶表示装置では、ドレイン電極１６Ｄと画素電極２２との間に、残留堆積物ＤＰ１，ＤＰ２が介在することがないため、それらの電極間のコンタクト抵抗の増大を抑止することができる。同様に、端子ＴＬの下層電極１６Ｔと上層電極２２Ｔの間に、残留堆積物ＤＰ１，ＤＰ２が介在することがないため、それらの電極間のコンタクト抵抗の増大を抑止することができる。
【００４２】
仮に、上記構成のように第１のエッチングストッパー電極２０Ｐ及び第２のエッチングストッパー電極２０Ｔが形成されていないとすると、パッシベーション膜１７又は平坦化膜１８に対するエッチングによって形成不良が生じてしまう。即ち、歩留まりが低下してしまう。もしくは、この問題を避けるために残留堆積物ＤＰ２がエッチング除去されずに残されることにより、ドレイン電極１６Ｄと画素電極２２のコンタクト抵抗が増大してしまう。また、端子ＴＬでは、上記と同様のコンタクト抵抗の増大に加えて、残留堆積物ＤＰ２を起因として上層電極２２Ｔが剥離してしまう。本発明の上記工程によれば、第１のエッチングストッパー電極２０Ｐ及び第２のエッチングストッパー電極２０Ｔの形成により、これらの問題を同時に解消することができる。
【００４３】
また、図７及び図８の工程おいて、絶縁膜２１に対してドライエッチングを行う際に、レジスト層Ｒのパターン、即ち開口部Ｈ１０，Ｈ１１のサイズや形成位置に誤差が生じた場合、図１１（Ａ）に示すように、コンタクトホールＨ８内で、平坦化膜１８がエッチングされてしまう。エッチングされた箇所ＯＥでは、図１１（Ｂ）に示すように、その後の工程で形成される画素電極２２において破断が生じることになる。即ち、画素ＰＸＬの表示不良を招くことになる。
【００４４】
この問題に対応するため、レジスト層Ｒの開口部Ｈ１０，Ｈ１１のサイズや形成位置について、設計の際にマージンを確保することが考えられる。しかし、このマージンにより、画素ＰＸＬの開口率が低下するという別の問題が生じていた。これに対して本発明では、第１のエッチングストッパー電極２０Ｐ及び第２のエッチングストッパー電極２０Ｔにより上記エッチングが抑止され、上記マージンを確保する必要がなくなるため、開口率の低下を回避することができる。
【００４５】
なお、本発明は、上記第１の実施形態において、共通電極２０が絶縁膜２１の上層に形成され、画素電極２２が絶縁膜２１の下層に形成される場合についても適用される。この場合について、以下に本発明の第２の実施形態として図面を参照して説明する。図１２乃至図１６は、本実施形態による液晶表示装置における表示部１０Ａの画素ＰＸＬを示すと共に、表示部１０Ａの端部近傍に延在する共通電極線１４の近傍についても並べて示している。
【００４６】
なお、図１２乃至図１６では、図４乃至図１０に示したものと同様の構成要素については、同一の符号を付して説明を省略する。
【００４７】
本実施形態による液晶表示装置の製造方法では、最初の工程は第１の実施形態で図４に示した工程と同様である。ここでは、それ以降の工程について説明する。ただし、図４の残留堆積物ＤＰ１はエッチング除去されたものとして説明する。また、端子部１０Ｔにおける各工程は、図４（Ｂ）乃至図９（Ｂ）と同様であるため説明を省略する。図１２乃至図１６の各工程には、図５（Ｂ）乃至図９（Ｂ）の各工程がそれぞれ対応している。
【００４８】
本実施形態では、図１２に示すように、まず、コンタクトホールＨ８を通してドレイン電極１６Ｄと接続され平坦化膜１８上に延びる画素電極５０が形成される。これと同時に、コンタクトホールＨ９内に延在して引き出し線１６Ｃと接続された第１のエッチングストッパー電極５０Ｐが形成される。画素電極５０、及び第１のエッチングストッパー電極５０Ｐは、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる。画素電極５０、及び第１のエッチングストッパー電極５０Ｐは、端子部１０Ｔの第２のエッチングストッパー電極２０Ｔと同時に形成される。第１のエッチングストッパー電極５０Ｐの膜厚は、好ましくは１００ｎｍ程度である。
【００４９】
次に、図１３に示すように、画素電極５０及び第１のエッチングストッパー電極５０Ｐを覆って、絶縁膜２１が形成される。その後、図１４に示すように、絶縁膜２１上にレジスト層Ｒが形成される。レジスト層Ｒには、第１の実施形態における開口部Ｈ１０（図７及び図８参照）の替わりに、第１のエッチングストッパー電極５０Ｐ上に開口部Ｈ１４が形成される。
【００５０】
そして、図１５に示すように、レジスト層Ｒをマスクとして、絶縁膜２１に対するドライエッチングが行われ、コンタクトホールＨ９内で第１のエッチングストッパー電極５０Ｐを露出するコンタクトホールＨ１５が形成される。この絶縁膜２１に対するドライエッチングは、本発明の第１のエッチング工程の一例である。
【００５１】
このとき、第１のエッチングストッパー電極２０Ｐの表面上には、レジスト層Ｒの構成成分によるポリマー等の残留堆積物ＤＰ２が形成される。
【００５２】
その後、上記レジスト層Ｒをマスクとして、ＨＦ等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物ＤＰ２がエッチング除去される。このＨＦ等をエッチング溶液としたウェットエッチングは、本発明の第２のエッチング工程の一例である。
【００５３】
その際、コンタクトホールＨ１５では、第１のエッチングストッパー電極５０Ｐによりエッチングの進行が止められて、平坦化膜１８又はパッシベーション膜１７に対するエッチングが抑止される。
【００５４】
次に、レジスト層Ｒの除去後、図１６に示すように、表示部１０Ａでは、コンタクトホールＨ１５を通して第１のエッチングストッパー電極５０Ｐと接続され絶縁膜２１上に延びる共通電極５２が形成される。共通電極５２は、例えばＩＴＯ等の透明導電材料からなり、複数のスリット部と線状部が平行に交互に配置されてなる。
【００５５】
その後、図１０の工程と同様に、表示部１０Ａでは、第１の透明基板１０に対向して第２の透明基板３０を貼り合わせ、それらの基板の間に液晶ＬＣが封止される。なお、上記各工程では、第１の偏光板ＰＬ１、第２の偏光板ＰＬ２、カラーフィルタ３１、配向膜（不図示）等が適宜形成される。こうして完成した本実施形態による液晶表示装置においても、第１の実施形態と同等の効果が得られる。
【００５６】
さらに、本発明の第３の実施形態として、図４乃至図１０の第１の実施形態において、共通電極１４、コンタクトホールＨ３、及び引き出し線１６Ｃが形成される替わりに、ドレイン電極１６Ｄ、下層電極１６Ｔと同じ層で形成された共通電極線が、共通電極２０と重畳する位置の層間絶縁膜１５上に配置されてもよい。
【００５７】
同様に、本発明の第４の実施形態として、図１２乃至図１６の第２の実施形態において、共通電極１４、コンタクトホールＨ３、及び引き出し線１６Ｃが形成される替わりに、ドレイン電極１６Ｄ、下層電極１６Ｔと同じ層で形成された共通電極線が、第１のエッチングストッパー電極５０Ｐと重畳する位置の層間絶縁膜１５上に配置されてもよい。これらの第３及び第４の実施形態においても、第１及び第２の実施形態と同等の効果が得られる。
【００５８】
なお、上記第１乃至第４の実施形態では、共通電極線１４は表示部１０Ａの端部近傍に延在しているものとしたが、本発明はこれに限定されない。即ち、共通電極線１４は、表示部１０Ａ内における画素ＰＸＬ内又は画素ＰＸＬの近傍に延在して、共通電極２０と接続されるものであってもよい。この場合、特に第２及び第４の実施形態では、複数のスリット部及び線状部を有した共通電極２０を起因とする抵抗の増大を抑える効果が得られる。
【００５９】
また、上記第１乃至第４の実施形態では、第１のエッチングストッパー電極２０Ｐ，５０Ｐ、及び第２のエッチングストッパー電極２０Ｔは、透明導電材料であるとしたが、非透明な導電材料であってもよい。
【００６０】
また、上記第１乃至第４の実施形態では、画素ＰＸＬはＦＦＳモードにより動作するものとしたが、本発明はこれに限定されない。即ち、本発明は、第１の透明基板１０に対して略水平方向の電界を用いて液晶ＬＣを制御するものであれば、上記以外のモードで動作する液晶表示装置についても適用される。例えば、画素ＰＸＬはＩＰＳモードにより動作するものであってもよい。この場合、同一の透明基板上に、線状の画素電極及び共通電極が、所定の間隔で交互に配置される。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態による液晶表示装置の概略構成を示す平面図である。
【図２】図１の表示部における画素を示す拡大平面図である。
【図３】図１の端子部における端子を示す拡大平面図である。
【図４】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図８】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図９】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１０】本発明の第１の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１１】従来例による液晶表示装置の製造方法を示す断面図である。
【図１２】本発明の第２の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１３】本発明の第２の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１４】本発明の第２の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１５】本発明の第２の実施形態による液晶表示装置の製造方法を示す断面図である。
【図１６】本発明の第２の実施形態による液晶表示装置の製造方法を示す断面図である。
【符号の説明】
【００６２】
１０  第１の透明基板
１０Ａ  表示部                    １０Ｔ  端子部    
１１  能動層                      １２  ゲート絶縁膜
１３  ゲート線                    １４  共通電極線
１４Ａ  配線                      １４Ｂ  電極
１５    層間絶縁膜                １６Ｓ  ソース線
１６Ｄ  ドレイン電極              １６Ｃ  引き出し線
１６Ｔ  下層電極                  １７  パッシベーション膜
１８  平坦化膜                    ２０，５２  共通電極
２０Ｐ，５０Ｐ  第１のエッチングストッパー電極
２０Ｔ  第２のエッチングストッパー電極
２１  絶縁膜                      ２２，５０  画素電極
２２Ｔ  上層電極                  ３０  第１の透明基板
３１  カラーフィルタ              Ｒ  レジスト層
ＰＬ１  第１の偏光板              ＰＬ２  第２の偏光板
ＢＬ  光源                        ＧＬ  画素選択信号線
ＴＲ  画素トランジスタ            ＬＣ  液晶層
ＰＸＬ  画素                      ＴＬ  端子
Ｈ１〜Ｈ９，Ｈ１２，１３，Ｈ１５  コンタクトホール
Ｈ１０，Ｈ１１，Ｈ１４  開口部
【図１】
0004487318.tif 000002
【図２】
0004487318.tif 000003
【図３】
0004487318.tif 000004
【図４】
0004487318.tif 000005
【図５】
0004487318.tif 000006
【図６】
0004487318.tif 000007
【図７】
0004487318.tif 000008
【図８】
0004487318.tif 000009
【図９】
0004487318.tif 000010
【図１０】
0004487318.tif 000011
【図１１】
0004487318.tif 000012
【図１２】
0004487318.tif 000013
【図１３】
0004487318.tif 000014
【図１４】
0004487318.tif 000015
【図１５】
0004487318.tif 000016
【図１６】
0004487318.tif 000017