(57)【特許請求の範囲】
【請求項１】
シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、
前記ゲート絶縁膜を形成する工程が、
前記シリコン単結晶基板表面を、水酸化アンモニウムガスでアルカリ処理することにより、前記シリコン単結晶基板表面をＯＨ基に交換する第１の工程と、
塩化Ｈｆ化合物ガスによって、ＯＨ基に交換された前記シリコン単結晶基板表面に第１のイオン交換反応を発生、進行させ、Ｓｉ−Ｏ−塩化Ｈｆ化合物を形成する第２の工程と、
前記第１のイオン交換反応の後、水酸化アンモニウムガスによって、第２のイオン交換反応を発生、進行させ、前記ＳｉとＨｆの酸化−水酸化物であるＳｉ−Ｏ−Ｈｆ−ＯＨを形成する第３の工程と、
前記ＳｉとＨｆの酸化−水酸化物を酸化性雰囲気中で熱処理することにより、前記ＳｉとＨｆとの複合酸化物からなる膜を成膜する第４の工程と
からなることを特徴とする半導体装置の製造法。
【請求項２】
シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、
前記シリコン単結晶基板表面に、水酸化アンモニウムガスと有機Ｈｆ化合物ガスを同時に供給し、前記シリコン単結晶基板表面をアルカリ処理によって前記シリコン単結晶基板表面をＯＨ基に交換するとともに、前記有機Ｈｆ化合物ガスによって前記ＯＨ基に交換された前記シリコン単結晶表面に第１のイオン交換反応を発生、進行させ、且つ前記水酸化アンモニウムガスによって第２のイオン交換反応を発生、進行させ、前記ＳｉとＨｆの酸化−水酸化物であるＳｉ−Ｏ−Ｈｆ−ＯＨを形成する第１の工程と、
前記ＳｉとＨｆの酸化−水酸化物を酸化性雰囲気中で熱処理することにより、前記ＳｉとＨｆとの複合酸化物からなる膜を成膜する第２の工程と
からなることを特徴とする半導体装置の製造法。
【請求項３】
請求項１又は２において、前記ゲート絶縁膜の長さを０．１μｍ以下とすることを特徴とする半導体装置の製造法。
【請求項４】
請求項１〜３のいずれかにおいて、前記ゲート絶縁膜を形成する工程の前に、素子分離絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程の後に、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記素子分離絶縁膜と前記ゲート絶縁膜との間の前記シリコン単結晶基板の表面に、前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、
前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、
前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、
該プラグ電極に接して前記保護膜上に配線を形成する工程と
を順次有することを特徴とする半導体装置の製造法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、新規な半導体装置の製造法に係わり、特にゲート絶縁膜を有するＭＩＳ型トランジスタ素子の製造法に関する。
【０００２】
【従来の技術】
近年、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子の微細化は０．１μｍ以下のゲート長まで目前に迫っている状況である。このような微細化に伴ってＭＩＳトランジスタ素子のゲート絶縁膜の材料として、比誘電率が３．９のＳｉＯ２に代って約２５のＺｒＯ２、１０のＡｌ２Ｏ３、８０のＴｉＯ２等を用いることが検討されている。これらの材料は比誘電率が高いためにＳｉＯ２と同一のゲート容量を得るために物理膜厚を約６倍、２．５倍、２０倍程度厚くすることができる。このためにスケーリング則に従って素子を微細化した場合にも、ゲート絶縁膜中の直接トンネリングによるゲート／Ｓｉ基板間のリーク電流を抑えられると考えられている。
【０００３】
【発明が解決しようとする課題】
ところが、Ａｌ２Ｏ３の高誘電体材料を原子・分子レベルでの成膜が可能なＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する事がＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ ２０００年１０月号、ｐ．１０２−１０５．に記載されている。図２に示すように、この成膜方法によれば、図２（ａ）Ｈ２Ｏガスで反応サイトのＯＨ基を形成した後に、図２（ｂ）金属化合物の配位子の交換反応によってＡｌ２Ｏ３膜を形成しているが、どうしてもＨ２ＯガスによるＯＨ基の生成を面内全体に均一に行うことが難しく、その結果ゲート絶縁膜中に元素欠陥を含む膜質となる。この元素欠陥を含むゲート絶縁膜は、固定電荷、リークを容易に発生する問題点があった。
【０００４】
本発明の目的は、ゲート絶縁膜中への不純物混入の抑制と元素欠陥を除去することができ、ゲート絶縁膜の固定電荷フリ−とリ−クの発生等を抑制し、ゲート絶縁膜とＳｉ単結晶基板との界面における低誘電率なＳｉＯ２層の形成を抑制できる半導体装置の製造法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を有する半導体装置の製造法において、前記ゲート絶縁膜を金属の酸化−水酸化物から変換された金属酸化物によって形成することを特徴とする。
具体的には、本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面を、水酸化アンモニウムガスでアルカリ処理することにより、前記シリコン単結晶基板表面をＯＨ基に交換する第１の工程と、塩化Ｈｆ化合物ガスによって前記ＯＨ基に交換された前記シリコン単結晶基板表面に第１のイオン交換反応を発生、進行させ、Ｓｉ−Ｏ−塩化Ｈｆ化合物を形成する第２の工程と、前記第１のイオン交換反応の後、水酸化アンモニウムガスによって第２のイオン交換反応を発生、進行させ、前記ＳｉとＨｆの酸化−水酸化物であるＳｉ−Ｏ−Ｈｆ−ＯＨを形成する第３の工程と、前記ＳｉとＨｆの酸化−水酸化物を酸化性雰囲気中で熱処理することにより、前記ＳｉとＨｆとの複合酸化物からなる膜を成膜する第４の工程とからなることを特徴とする半導体装置の製造法にある。
【０００７】
本発明の特徴は、シリコン単結晶基板を母材とした特に、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子において、ゲート絶縁膜を水酸化アンモニウムガスを供給するアルカリ処理工程と金属化合物ＣＶＤガスを利用して形成する成膜工程とを組合せて形成することにある。この特徴によれば、アルカリ処理工程で、Ｈ２Ｏガスに比べてアルカリ性が強い水酸化アンモニウムは、（１）式に表す分解反応で図１（ａ）のＳｉ最表面をＯＨ基に交換できる。
ＮＨ４ＯＨ ＋Ｓｉ−Ｈ →  ＮＨ3  ＋Ｈ２ ＋ Ｓｉ−ＯＨ      …（１）
【０００８】
次に図１（ｂ）に示す様に金属化合物ガスによる成膜工程でＯＨ基のプロトン（Ｈ＋）とイオン交換反応により、金属化合物が配位する。さらに図１（ｃ）に示すように水酸化アンモニウムガスを供給するアルカリ処理工程で金属化合物の終端をＯＨ基に変える。即ち、水酸化アンモニウムガスによるアルカリ処理工程と塩化金属化合物ガスによる成膜工程を交互に行うことで、元素欠陥を抑制した均質なゲート絶縁膜を作製できる。さらに、水酸化アンモニウムガスと有機金属化合物ＣＶＤ原料ガスを同時に供給した場合においても、（１）式に示すイオン交換反応で反応性の高いＯＨ−ガスが生成するために、ＣＶＤ原料ガスを分解して絶縁膜を形成しやすくなる。この有機金属化合物ＣＶＤガスと水酸化アンモニウムガスを同時供給するＣＶＤ法においても、アルカリ性による成膜機構のためにゲート絶縁膜中への不純物を抑制でき、前述と同様の素子が得られる。尚、水酸化アンモニウム反応ガスを用いて記述したが、アルカリ性を示す他の反応ガスを用いても良く、特に強いアルカリ性を有する水酸化アンモニウムガスが好ましい。又、アンモニアガスと水を別々に供給してもよい。
【０００９】
即ち、本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面をアルカリ性ガスによってアルカリ処理する工程と、金属化合物ガスによって成膜する成膜工程とを有することを特徴とする。
【００１０】
又、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造法において、前記ゲート絶縁膜を、前記シリコン単結晶基板表面をアルカリ性ガスと金属化合物ガスとを同時に供給することによって成膜する成膜工程を有することを特徴とする。
具体的には、本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面に、水酸化アンモニウムガスと有機Ｈｆ化合物ガスを同時に供給し、前記シリコン単結晶基板表面をアルカリ処理によって前記シリコン単結晶基板表面をＯＨ基に交換するとともに、前記有機Ｈｆ化合物ガスによって前記ＯＨ基に交換された前記シリコン単結晶表面に第１のイオン交換反応を発生、進行させ、且つ前記水酸化アンモニウムガスによって第２のイオン交換反応を発生、進行させ、前記ＳｉとＨｆの酸化−水酸化物であるＳｉ−Ｏ−Ｈｆ−ＯＨを形成する第１の工程と、前記ＳｉとＨｆの酸化−水酸化物を酸化性雰囲気中で熱処理することにより、前記ＳｉとＨｆとの複合酸化物からなる膜を成膜する第２の工程とからなることを特徴とする半導体装置の製造法にある。
【００１１】
更に、本発明は、より具体的には、前述の製造法において、前記ゲート絶縁膜を形成する工程の前に、素子分離絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有することが好ましい。
【００１２】
アルカリ雰囲気のために、Ｓｉ最表面及び金属化合物のＯＨ基終端処理を均一に行えるために、ゲート絶縁膜で元素欠陥を抑制できる。したがって、固定電荷フリーでかつリーク電流を抑えた微細化されたＭＩＳ型トランジスタ素子を得ることができる。
【００１３】
また、ゲート絶縁膜としては、ＴｉＯ２（ε＝８０），ＨｆＯ２（ε＝１５−４０），ＺｒＯ２（ε＝２５），Ａｌ２Ｏ３（ε＝１０），Ｔａ２Ｏ５（ε＝２２），Ｓｃ２Ｏ３（ε＝１２），Ｙ２Ｏ３（ε＝１２−１６），ＬＮ２Ｏ３（ε＝８−２７）（ＬＮ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，ＤＹ，ＨＯ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）の１種類以上が用いられるが、ＳｉＯ２に比べて比誘電率が高いＨｆＯ２が高容量を得られる特徴がある。
【００１４】
以上本発明によれば、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中の元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリーとリークの発生等を抑制して作製できるために、０．１μｍ以下のゲート長さのＭＩＳ型トランジスタ素子を得ることができるものである。
【００１５】
更に、本発明のシリコン単結晶基板上にゲート絶縁膜を形成する半導体装置の製造装置おいては、前記ゲート絶縁膜を形成する成膜室が、金属化合物ガスとアルカリ性ガスとを導入するガス導入口、前記シリコン単結晶基板を載置し加熱する基板加熱用ヒ−タ及び前記成膜室を排気する真空排気装置を有し、前述の工程によって製造することにより前述の優れたゲート絶縁膜を形成することができる。
【００１６】
【発明の実施の形態】
（実施例１）
図３は本発明に係るＭＩＳトランジスタの製造工程を示す工程図である。Ｓｉ単結晶基板１０１は、ｐ−ｔｙｐｅで（１００）面方位、抵抗率１０〜１５Ω・ｃｍの基板である。素子分離領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍの溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、次にＣＭＰで平坦化させて作製した。
【００１７】
次にゲート絶縁膜１０３となるＳｉ−Ｈｆ複合酸化物の膜を作製するために、先ず水酸化アンモニウムガスをＡｒキャリアガスで５〜２００ｓｃｃｍで成膜室にシャワ−ヘッドを通して加熱用ヒ−タに載置したＳｉ単結晶基板上に搬送した。成膜室には、真空排気装置が接続されている。これによって図１（ａ）に示すようにＳｉ最表面を飽和させてＳｉ−ＯＨ基を置換させるアルカリ処理工程を行う。次に図１（ｂ）に示すように気化したＨｆＣｌ４（Ｈａｆｎｉｕｍ Ｃｈｌｏｒｉｄｅ）ＣＶＤ原料ガスをＡｒガス１９８〜５００ｓｃｃｍで成膜室へ搬送した。これによって、次式のイオン交換反応が行なわれる。
Ｓｉ−ＯＨ＋ＨｆＣｌ４→Ｓｉ−Ｏ−ＨｆＣｌ３＋ＨＣｌ              …（２）
【００１８】
さらに図１（ｃ）に示すように水酸化アンモニウム／Ａｒガスを５〜２００ｓｃｃｍで成膜室に搬送した。これによって、（３）式に示すようなイオン交換反応がアルカリ性雰囲気のために容易に進行する。
３ＮＨ４ＯＨ＋Ｓｉ−Ｏ−ＨｆＣｌ３ → ３ＮＨ４Ｃｌ＋Ｓｉ−Ｏ−Ｈｆ−ＯＨ                                                     …（３）
【００１９】
上記の（２）、（３）式のイオン交換反応を逐次交互に行い、Ｓｉ−Ｈｆの酸化−水酸化物を形成した後、不活性雰囲気又は還元性雰囲気中で５００〜８００℃に加熱し、次いで酸化性雰囲気中で３００〜５００℃の熱処理を行い、膜厚２〜５ｎｍのＳｉ−Ｈｆ複合酸化物を得た。上記のイオン交換反応は、反応容器の圧力が０．０１〜５０ｔｏｒｒ、成膜温度が３００〜４５０℃で行なわれた。
【００２１】
次に１０４ゲート電極となる多結晶Ｓｉ膜を３００ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐチャンネル領域にはボロンをそれぞれ注入し、８００℃、１０〜３０ｍｉｎの窒素雰囲気中熱処理して活性化した。ゲート電極１０４は多結晶Ｓｉ膜を通常のホトリソグラフィー法を用いてパターニングし、セルフアラインにてＲＩＥによりエッチングして形成した。また同様にゲート絶縁膜１０３もＨｆＯ２を加工して形成した。次にゲート電極１０４をマスクしてソース/ドレイン領域１０５に周期率表の第５族の原子（Ｐ，Ａｓ，Ｓｂ）或いは第３族の原子（Ｂ，Ａｌ，Ｇａ，Ｉｎ）のイオン注入を行い、８００℃、３０ｓｅｃのＡｒ中熱処理を施す事により低抵抗の拡散域を形成した。次にＣＶＤ法によりＳｉＯ２保護膜１０６を形成した。さらにソース/ドレイン領域１０５上にスルーホールを作製した後、ＣＶＤ法によりＷ−プラグ電極１０７を作製した。最後にＡｌ配線１０８をＷ−プラグ上に作製してＭＩＳ型トランジスタ素子を作製した。片方のＡｌ配線１０８をアースにして、ゲート電極１０４に−２〜２Ｖ変化させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜厚）を算出した。その結果を図４にまとめて示す。１０〜３０ｎｍ膜厚間でＨｆＯ２データの最小２乗法から求めた勾配は誘電率を意味し、約２０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜１０３であるＨｆＯ２とＳｉ単結晶基板１０１界面に低誘電率なＳｉＯ２層の形成を抑制できたことが分かる。
【００２２】
以上の本実施例に示すように、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中への不純物の混入が抑制され、又元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリーとリークの発生等を抑制して作製できるために、０．１μｍ以下のゲート長さのＭＩＳトランジスタ素子を製造することができた。
【００２３】
また、本実施例ではゲート絶縁膜としてＨｆＯ２を用いたが、ＴｉＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）のうち少なくとも１種類以上からなる誘電体材料でも可能である。またゲート電極として多結晶Ｓｉを用いているが、上記誘電体材料と反応しない金属、例えばＷ，Ｍｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明したが、低抵抗な金属材料ならよく、例えばＣｕ材料を用いてもよい。
【００２４】
（実施例２）
実施例１と同様に、素子分離領域１０２はＳｉ単結晶基板１０１に深さ約０．４μｍの溝を形成した後にＣＶＤ−ＳｉＯ２膜を全面成膜し、次にＣＭＰで平坦化させて作製した。
【００２５】
次にゲート絶縁膜１０３となるＳｉ−Ｈｆ複合酸化物の膜を作製するために、実施例１と同様に、Ｈｆ（ｔ−ＯＣ４Ｈ９）４有機金属ガスと水酸化アンモニウムガスをＡｒキャリアガスを用いて成膜室へ同時供給した。アルカリ性雰囲気ガスのために、気相中及びＳｉ最表面で（４）式のイオン交換反応が逐次進行している。
Ｓｉ−Ｈ＋ Ｈｆ（ｔ−ＯＣ４Ｈ９）４ ＋ ＮＨ４ＯＨ →
Ｓｉ−Ｏ−Ｈｆ−ＯＨ＋ＮＨ３＋Ｈ２Ｏ＋ＣＨ４＋ＣＯ２  …（４）
また、有機金属の種類として、Ｈｆ（ｉ−ＯＣ３Ｈ７）４（Tetraisoprpoxy Hafunium）、Ｈｆ（ｎ−ＯＣ４Ｈ９）４（Tetranormalbutoxy Hafunium）、Ｈｆ［Ｎ（ＣＨ３）２］４（Tetrakisdimethylamino Hafunium）、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４（Tetrakisdiethylamino Hafunium）を用いてもＨｆＯ２膜を形成することが可能である。特に室温で液体であるＨｆ（Ｎ−ＯＣ４Ｈ９）４及びＨｆ［Ｎ（Ｃ２Ｈ５）２］４は装置ハンドリングの観点から好ましい。
【００２６】
反応容器の圧力を０．０１〜５０ｔｏｒｒとし、成膜温度を３００℃以上４５０℃以下として１ｍｉｎ成膜して、膜厚５ｎｍを得た。片方のＡｌ配線１０８をアースにして、ゲート電極１０４に−２〜２Ｖ変化させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ２換算膜厚）を算出した。１０〜３０ｎｍ膜厚間でＨｆＯ２データの最小２乗法から求めた勾配は誘電率を意味し、約２０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜１０３であるＳｉ−Ｈｆ酸化物が形成され、Ｓｉ単結晶基板１０１界面に低誘電率なＳｉＯ２層の形成が抑制できたことが分かる。
【００２７】
以上の本実施例においても、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中への不純物の混入が抑制され、又元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリーとリークの発生等を抑制して作製できるために、０．１μｍ以下のゲート長さのＭＩＳトランジスタ素子を製造することができた。
【００２８】
【発明の効果】
以上詳述したように本発明によれば、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中の元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリーとリークの発生等を抑制して作製できるために、０．１μｍ以下のゲート長さのＭＩＳトランジスタ素子を提供することができた。
【図面の簡単な説明】
【図１】  本発明に係るアルカリ処理工程と成膜工程の製造工程を示すフロー図。
【図２】  一般的な原子層成長法のＨ２Ｏ吸着工程と成膜工程の製造工程を示すフロー図。
【図３】  本発明のＭＯＳＦＥＴの断面図。
【図４】  本発明のＺｒＯ２物理膜厚とＥＯＴ膜厚との関係を示す線図。
【符号の説明】
１０１…Ｓｉ単結晶基板、１０２…素子分離領域、１０３…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース・ドレイン領域、１０６…ＳｉＯ２保護膜、１０７…プラグ電極、１０８…Ａｌ配線。
【図１】
0004434519.tif 000002
【図２】
0004434519.tif 000003
【図３】
0004434519.tif 000004
【図４】
0004434519.tif 000005