(57)【特許請求の範囲】
【請求項１】
電荷結合素子であって、
（ａ）前記電荷結合素子を構成し、各々電荷の保持が可能な複数のセルと、
（ｂ）前記複数のセルを介して電荷を移動させる、前記電荷結合素子内部の転送メカニズムと、
（ｃ）前記転送メカニズムの制御下で前記複数のセルを介して移動した電荷を受け取る出力領域と、
（ｄ）前記出力領域を介して移動した電荷を受け取るフローティングディフュージョンと、
（ｅ）前記フローティングディフュージョンから電荷を除去し、前記フローティングディフュージョンを基準電圧レベルにリセットするリセットゲートと、
（ｆ）前記フローティングディフュージョンに隣接し、前記リセットゲートと逆のクロックの電圧が印加されて前記リセットゲートの容量効果を相殺する容量制御ゲートとを含む電荷結合素子。
【請求項２】
請求項１に記載の電荷結合素子において、
前記容量制御ゲートは、
前記フローティングディフュージョンに接続され、電荷の転送を制御するゲートから前記容量制御ゲートの下部まで延びて電荷を転送するための埋込みチャネルの一部を覆う電荷結合素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般には電荷結合素子（画像センサ）の分野に関し、より特定的には、フローティングディフュージョン（拡散層）上のリセットゲートによって生じる不要な容量効果を除去し、フローティングディフュージョンの容量を制御する容量制御ゲートを有する電荷結合素子（画像センサ）に関する。
【０００２】
【従来の技術】
図１および図２に示すように、従来の電荷結合素子１０は、一般的にはｐ型基板２０を含み、該基板２０には電子の電荷パケットを転送するためのｎ型チャネル３０が埋め込まれる。埋込みチャネル３０には複数のゲート４０（図１の２相装置では２つのゲート）が接続され、埋込みチャネル３０中の電荷パケットの転送を制御する。一方のゲート４０ａとフローティングディフュージョン６０との間には、クロックを印可されない出力ゲート５０が配置され、最後にクロックが印可されたゲート４０ａとフローティングディフュージョン６０との容量結合を防止する。
【０００３】
フローティングディフュージョン６０は、以後の測定等のために電荷パケットのサイズを検知するメカニズムを与える。リセットトランジスタ７０は、適切なサンプリングの後、フローティングディフュージョンの電圧レベルをリセットするメカニズムを与える。リセットドレイン８０はリセットトランジスタ７０に隣接し、当業者に周知のようにフローティングディフュージョン６０から排出された電荷を受け取る。
【０００４】
図３に、電荷結合素子１０の一般的なタイミングシーケンスを示す。時間Ｔ０で、リセットゲート７０がハイにクロックされる。これによりリセットトランジスタ７０がオンにされ、フローティングディフュージョン６０をリセットドレイン８０の基準電圧までリセットする。その後、時間Ｔ１でリセットゲート７０がロウにクロックされる。リセットゲート７０がオフにされると、リセットゲート７０とフローティングディフュージョン６０との間の容量結合（Ｃresetと表示）により、フローティングディフュージョン６０の電圧がより引き下げられる。その後、フローティングディフュージョン６０の電圧は一定になり、時間Ｔ２でサンプリングされる。時間Ｔ３で、ゲート群４０にクロックが印可されてゲート群のレベルを変化させ、出力ゲート５０を介して新たな電荷パケットをフローティングディフュージョン６０へ転送する。時間Ｔ３におけるフローティングディフュージョン６０の電圧変化の規模は、電荷パケットのサイズとフローティングディフュージョン６０の容量とに比例する。この関係は、Ｖを電圧変化、Ｑを電荷パケットのサイズ（クーロン）、Ｃをフローティングディフュージョンの容量（ファラド）とすると、Ｖ＝Ｑ／Ｃで表わされる。時間Ｔ４でフローティングディフュージョン６０上の新たな電圧がサンプリングされ、その後、タイミングサイクルが繰り返される。
【０００５】
【発明が解決しようとする課題】
現在のところ公知で、かつ利用されているセンサおよび関連の電荷転送方法は、満足いくものではあるが欠点もある。出力構造の問題としてリセットゲートとフローティングディフュージョンとの容量結合があり、これにより時間Ｔ０とＴ１との間でアンプ入力ノード上で電圧グリッチが発生する。この短いグリッチのため、ＣＣＤ（電荷結合素子）の出力信号処理に使用される電子機器の種類にも制約が生じる。従来技術の他の問題点は、フローティングディフュージョンの電圧変化がフローティングディフュージョンの容量によって一定値に固定されることである。以上のことから、フローティングディフュージョン容量を変化させる何らかの手段によって電圧利得を変化させ、リセットゲート７０の不要な容量結合を除去できる構造が望まれる。
【０００６】
【課題を解決するための手段】
本発明は、上記の１つ以上の問題点を解決するためのものである。簡単に述べると、本発明の一局面では、本発明は電荷結合素子であり、これは電荷結合素子を構成し各々電荷の保持が可能な複数のセルと、これら複数のセルを介して電荷を移動させる電荷結合素子内部の転送メカニズムと、転送メカニズムの制御下で複数のセルを介して移動した電荷を受け取る出力領域と、出力領域を介して移動した電荷を受け取るフローティングディフュージョンと、フローティングディフュージョンから電荷を除去し、フローティングディフュージョンを基準電圧レベルにリセットするリセットゲートと、フローティングディフュージョンに隣接し、リセットゲートの容量結合を相殺する容量制御ゲートとを含む。容量制御ゲートはフローティングディフュージョンの一部を覆い、容量制御ゲートの電圧調整によりフローティングディフュージョンの容量が変化する。容量制御ゲートにはリセットゲートと逆のクロックが印可され、リセットゲートの容量効果を相殺する。
【０００７】
本発明の上記およびその他の側面、目的、特徴、および利点は、以下の好適な実施形態の詳細な説明および前掲の特許請求の範囲から、かつ添付の図面を参照することによって、より明白に理解かつ評価できる。
【０００８】
【発明の実施の形態】
以下の説明では、同一の参照符号は全図面を通して同一または対応箇所を指す。また以下の説明では、「前へ」「後へ」「左」「右」「上へ」「下へ」等の用語を便宜上使用するが、限定的な意味は持たない。
【０００９】
図４および図５（ａ）に示すように、本発明の電荷結合素子は、エリアイメージャの垂直ＣＣＤ（図示せず）、またはリニアＣＣＤの場合はフォトダイオード（図示せず）から受け取った電子の電荷パケットを転送するｎ型埋込みチャネル９０を有する基板９５を含む。埋込みチャネル９０には、複数のゲート１００（図４に示す２相装置では２つのゲート）が接続され、埋込みチャネル中の電荷転送を制御する。ｎ型埋込みチャネル９０は、ゲート１００ｂからリセットドレイン１１０（容量制御ゲート１２０下部）まで延びる。一方のゲート１００ａとフローティングディフュージョン１４０との間には、クロックが印可されない出力ゲート１３０が配置され、最後にクロックが印可されたゲート１００ａとフローティングディフュージョンまたはアンプ入力１４０との間の容量結合を防止する。
【００１０】
フローティングディフュージョンまたはアンプ入力１４０はオーバフローゲートに隣接し、以後の測定のためにアンプ入力１４０への金属線１４５を介して電荷パケットのサイズを検出する手段を与える。リセットトランジスタ１５０はアンプ入力１４０に隣接し、適切なサンプリング後にフローティングディフュージョン１４０の電荷レベルをリセットするメカニズムを与える。リセットドレイン１１０はリセットトランジスタ１５０に隣接しており、そこから過剰な電荷を排出する。
【００１１】
理解を助けるために述べると、容量制御ゲート１２０上の電圧が十分低く、容量制御ゲート１２０下のチャネル電位がリセットまたは出力ゲート１５０の電位以下であれば、埋込みチャネル９０からの電荷は容量制御ゲート１２０下には集まらない。これによりフローティングディフュージョン容量Ｃ１が得られる。容量制御ゲート１２０上の電圧がリセットドレイン１１０を上回る電位まで引き上げられると、埋込みチャネル９０からの電荷は容量制御ゲート１２０下に集まる。これにより、より大きなフローティングディフュージョン容量値Ｃ２（Ｃ２>Ｃ１）が得られる。このように容量制御ゲート上の電圧を変化させることにより、フローティングディフュージョン容量がＣ１とＣ２の２つの値の間で切替えられる。関係式Ｖ＝Ｑ／Ｃより、サイズＱの電荷パケットについてのフローティングディフュージョンの出力電圧の変化は、容量制御ゲート１２０の電圧に応じて、Ｖ１＝Ｑ／Ｃ１またはＶ２＝Ｑ／Ｃ２となる。これはＣＣＤ出力の有効利得の変更方法となる。最適な結果を得るには、容量制御ゲートはフローティングディフュージョン１４０の大部分を覆うように配置するのが好適である。
【００１２】
また容量制御ゲート１２０は、フローティングディフュージョン１４０とリセットゲート１５０間の容量結合の除去にも使用できる。この場合、図５（ｂ）に示すように、容量制御ゲートはフローティングディフュージョン１４０に隣接はするが、フローティングディフュージョン１４０を覆わないように配置するのが好適である。
【００１３】
図６は、埋込みチャネル９０からの電子の電荷パケットを測定可能な電圧に変換するタイミングシーケンスを示す。時間Ｔ０で、リセットゲート１５０がハイにクロックされる。これによりリセットトランジスタ１５０がオンにされ、フローティングディフュージョン１４０をリセットドレイン基準電圧にリセットする。容量制御ゲート１２０は時間Ｔ０からＴ１でロウにパルスされる。容量制御ゲート１２０はフローティングディフュージョン１４０に隣接しているので、フローティングディフュージョン１４０への容量をもつ。容量制御ゲート１２０上の立ち下がりパルスの容量結合は、リセットゲート上の立ち上がりパルスの容量結合を相殺する。これによりＣＣＤアンプ入力へのスムーズな電圧波形が形成される（図６の一番上のトレース）。この改善された波形はカメラの電子機器がより容易に処理できるものである。
【００１４】
【発明の効果】
本発明の利点は、ＣＣＤアンプ入力に対して、カメラの電子機器がより容易に処理できるスムーズな波形を生成することである。本発明はまた、ＣＣＤ出力の有効利得の変更方法も提供する。
【図面の簡単な説明】
【図１】  従来技術の電荷結合素子（画像センサ）の縦断面図である。
【図２】  従来技術の電荷結合素子（画像センサ）の上面図である。
【図３】  従来技術の電荷結合素子（画像センサ）の一般的なタイミング図である。
【図４】  本発明の電荷結合素子（画像センサ）の縦断面図である。
【図５】  本発明の電荷結合素子（画像センサ）の一部の縦断面図であり、容量制御ゲートの２つの位置を示す図である。
【図６】  本発明の電荷結合素子（画像センサ）の一般的なタイミング図である。
【符号の説明】
１０  電荷結合素子、２０  基板、３０  埋込みチャネル、４０  ゲート、５０  非クロック印可出力ゲート、６０  フローティングディフュージョン、７０リセットゲート、８０  リセットドレイン、９０  埋込みチャネル、９５  基板、１００  ゲート、１１０  リセットドレイン、１２０  容量制御ゲート、１３０  非クロック印可出力ゲート、１４０  フローティングディフュージョンまたはアンプ入力、１４５  金属線、１５０  リセットゲート。
【図１】
0004394887.tif 000002
【図２】
0004394887.tif 000003
【図３】
0004394887.tif 000004
【図４】
0004394887.tif 000005
【図５】
0004394887.tif 000006
【図６】
0004394887.tif 000007