(57)【特許請求の範囲】
【請求項１】
複数の累積加算器を有し、複数の累積加算器の累積加算結果を加算して出力する累積加算回路と、
演算対象となる入力値の絶対値の大きさに応じて前記累積加算器のいずれかを選択し、前記入力値を出力する切り替え部と
を備える累積加算装置。
【請求項２】
請求項１に記載の累積加算装置であって、
前記累積加算回路は、第１の累積加算器と、第２の累積加算器とを有し、
前記切り替え部は、前記入力値の絶対値としきい値とを比較し、前記入力値の絶対値がしきい値より大きいと判定された場合にはその入力値を前記第１の累積加算器へ出力し、前記入力値の絶対値がしきい値以下と判定された場合にはその入力値を前記第２の累積加算器へ出力する累積加算装置。
【請求項３】
請求項２に記載の累積加算装置であって、
前記しきい値を更新するしきい値更新部を更に備え、
前記しきい値更新部はしきい値の更新を所定の観測期間毎に行い、前回の観測期間におけるしきい値と、前記観測期間の入力値の平均値とに基づいて、適応的にしきい値の更新を行う累積加算装置。
【請求項４】
請求項２又は３に記載の累積加算装置であって、
前記第１の累積加算器は、所定の観測期間中において累積加算を継続し、
前記第２の累積加算器は、前記観測期間を分割した区間において周期的に累積加算を実施し、かつ、その周期毎に累積加算結果を、前記第１の累積加算器の累積加算結果に加算する累積加算装置。
【請求項５】
請求項１ないし４のいずれか一項に記載の累積加算装置であって、
前記累積加算器は各々、浮動小数点型の累積加算器である累積加算装置。
【請求項６】
請求項１ないし４のいずれか一項に記載の累積加算装置であって、
前記累積加算器は各々、異なる小数点位置をもつ固定小数点型の累積加算器である累積加算装置。
【請求項７】
請求項１ないし６のいずれか一項に記載の累積加算装置を備え、
前記累積加算装置は、所定のモデルとなる関数の係数を最小二乗法により求める際に用いられる行列式に含まれる要素を算出する最小二乗法演算装置。
【請求項８】
送信信号にプリディストーション処理を施し、送信出力信号を出力する増幅器へ出力する歪み補償回路と、
請求項７に記載の最小二乗法演算装置を有し、前記送信信号と、前記送信出力信号が分岐された帰還信号とに基づいて、前記歪み補償回路へ歪み情報を出力する歪み計算回路と
を備え、
前記最小二乗法演算装置は、前記送信信号と前記帰還信号との関係を示す関数を算出し、前記歪み情報として出力する歪み補償装置。
【請求項９】
切り替え部が、累積加算回路が有する複数の累積加算器のいずれかを、演算対象となる入力値の絶対値の大きさに応じて選択し、前記入力値を出力するステップと、
前記累積加算回路が、前記複数の累積加算器の累積加算結果を加算して出力するステップと
を有する累積加算方法。
【請求項１０】
請求項９に記載の累積加算方法であって、
前記累積加算回路は、第１の累積加算器と、第２の累積加算器とを有するものであり、
前記切り替え部が前記入力値を出力するステップは、前記入力値の絶対値としきい値とを比較するステップと、前記入力値の絶対値がしきい値より大きいと判定された場合にはその入力値を前記第１の累積加算器へ出力し、前記入力値の絶対値がしきい値以下と判定された場合にはその入力値を前記第２の累積加算器へ出力するステップとを有する累積加算方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、累積加算装置及び累積加算方法に関する。
【背景技術】
【０００２】
携帯電話機等における送信回路の出力段には、高周波電力増幅器が使用されているが、この高周波電力増幅器には、低歪みで増幅すると線形性と、高い電力効率が求められる。しかし、大電力の増幅を行うと、必然的に非線形歪みが発生する。したがって、その非線形歪みを補償するために、適応型のプリディストーション方式による歪み補償が実施される。
【０００３】
一般的な適応型のプリディストーション方式の歪み補償は、高周波電力増幅器の出力信号を方向性結合器にて分岐して帰還させ、元の送信信号と帰還信号との差を算出して、残留している歪みの程度を検出し、その歪みを低減する方向に、歪み補償係数を適応的に更新する。
【０００４】
歪み補償係数の算出精度の向上には、演算誤差の軽減が重要である。演算誤差の大きな要因としては、数値演算回路およびプロセッサのビット幅の限界があげられる。一般的に、歪み補償係数の算出方法のためには、最小二乗法が使用される。最小二乗法は、統計処理であるため、観測期間が長いほど観測精度が向上する。しかし、Ａ／Ｄ変換器の精度に対して数値演算プロセッサの処理ビット幅が狭いため、サンプリングされた数値データが無効となってしまい、大きな演算誤差が生じるときがある。この場合には、本来の誤差分布を正確に把握することができず、最小二乗法による解が本来の収束点とは異なる点に収束してしまう。
【０００５】
具体的にいえば、演算器による統計処理において、演算ビット幅に対して母集団（サンプル）の分布が広く、母数が多い場合には、累積加算時において情報落ちによる誤差が発生する。「情報落ち」とは、有効桁に限界があることから、絶対値の大きな数値に対して、絶対値の小さな数値を加算する（あるいは減算する）場合に、絶対値の小さな数値が加減算の結果に反映されなくなり、これによって生じる誤差のことである。多数の数値を累積加算するとき、反映されない絶対値の小さな数値データの出現頻度が高いときは、その重要な数値データが累積加算結果に反映されず、大きな誤差を生むことになる。
【０００６】
上記のとおり、歪み補償係数を適応的に生成するためには、送信データと帰還データを所定の観測期間においてサンプリングし、最小二乗法等を用いて統計処理を行う必要がある。この統計処理を行うにあたっては、観測期間における数値データの正確な累積加算を担保する必要がある。
【０００７】
図１４は、情報落ちがある場合の誤差拡大の様子を説明するための図であり、図１４（Ａ）は、入力データ１４０１、理想的な総和値１０４２、及び情報落ちのある場合の総和値１４０３の数値を示す図であり、図１４（Ｂ）は、入力データ１４０１及び総和値１０４２，１４０３のグラフを示す図である。
【０００８】
ここでは、有効桁を、１０進数の１桁と想定する。図１４（Ａ）の総和値１４０２に示されるように、本来なら、数値データが入力される毎に総和値が更新されるはずであるが、情報落ちがあると、総和値がすぐに飽和してしまう。つまり、０〜４回目までは、順調に加算されているが、４回目にて、桁上がりをして大きな数値となると、それ以降、その数値よりも小さな値がいくら入力されても無視されることになり、誤差が累積されていく。総和値（情報落ちあり）に変化が見られるのは、１０回目に「０．０１」という大きな値が入力されて最上位桁が「１」から「２」に変化するときであり、その間、総和値はなんら変化しない。
【０００９】
図１４（Ｂ）において、横軸は演算回数を示し、縦軸は総和値を示す。なお、縦軸の左側には入力データ１４０１用の目盛りが付されており、縦軸の右側には総和値１４０２，１４０３用の目盛りが付されている。総和値１４０２，１４０３の比較結果から明らかなように、演算回数が増加するにつれて、誤差１４０４が拡大していくのがわかる。このような大きな誤差の発生は、プリディストーション歪み補償における補償特性に大きな悪影響を与える。
【００１０】
このような、情報落ちによる誤差拡大を抑制するためには、演算器が、母集団分布と母数に適合した十分なビット幅を持つ必要があるが、これが無理な場合には、一般に、母集団を昇順にソートし、浮動小数演算を行う方式と、不足精度分の反復演算を行う方式が採用される。
【００１１】
前者の方法は、多くの数値を加算する場合に、絶対値の小さなものから大きなものへと順に整列させ、絶対値の小さなものから順に加算するという方式である。後者の方法は、要するに、演算を反復的に繰り返すことによって演算精度を向上させるものである。
【００１２】
また、浮動小数点累積加算装置において、計算量が多い場合でも十分に精度の高い演算を可能とするために、回路規模を増やし、加算演算を時分割的に実施する方式が提案されている（例えば、特許文献１参照）。
【００１３】
【特許文献１】特開平１０−５５３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、母集団を昇順にソートし、浮動小数演算を行う方式、ならびに、不足精度分の反復演算を行う方式は、処理が複雑化して演算速度が低下する。また、特許文献１に記載された浮動小数点数累積加算装置にあっては、回路規模が増大し、ＬＳＩの大型化、消費電力の増大を招き、また、回路コストの上昇を招いてしまうといった事情がある。
【００１５】
本発明は、上記の事情に鑑みてなされたものであって、回路規模の増大を抑制し、精度のよい累積加算演算が可能な累積加算装置及び累積加算方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、第１に、複数の累積加算器を有し、複数の累積加算器の累積加算結果を加算して出力する累積加算回路と、演算対象となる入力値の絶対値の大きさに応じて前記累積加算器のいずれかを選択し、前記入力値を出力する切り替え部とを備える累積加算装置が提供されるものである。
【００１７】
この構成により、入力値の絶対値の大きさに応じて異なる累積加算器で累積加算演算を行うので、絶対値が大きい数値と小さい数値とを混在して加算することによる小さい数値の情報落ちが抑制されると共に、入力値に応じて累積加算器を切り替えるので、入力値をソーティング等の処理を行うことなく累積加算処理を行うことができる。したがって、演算速度の低下や回路コストの上昇を抑制しつつ、かつ、精度の高い累積加算演算を行うことができる。
【００１８】
本発明は、第２に、上記第１に記載の累積加算装置であって、前記累積加算回路は、第１の累積加算器と、第２の累積加算器とを有し、前記切り替え部は、前記入力値の絶対値としきい値とを比較し、前記入力値の絶対値がしきい値より大きいと判定された場合にはその入力値を前記第１の累積加算器へ出力し、前記入力値の絶対値がしきい値以下と判定された場合にはその入力値を前記第２の累積加算器へ出力するものである。
【００１９】
この構成により、絶対値が大きな数値データの累積加算を重点的に行う第１の累積加算器と、絶対値が小さな数値データの累積加算を重点的に行う第２の累積加算器とを用いて処理を行うので、簡単な構成にて、高速かつ高精度の累積加算を行うことができる。
【００２０】
本発明は、第３に、上記第２に記載の累積加算装置であって、前記しきい値を更新するしきい値更新部を更に備え、前記しきい値更新部はしきい値の更新を所定の観測期間毎に行い、前回の観測期間におけるしきい値と、前記観測期間の入力値の平均値とに基づいて、適応的にしきい値の更新を行うものである。
【００２１】
この構成により、演算対象となる入力値の集合の統計的な分布が時間の経過と共に変化した場合であっても、出力先の切り替えに用いられるしきい値を、その母集団の分布に追従させることによって、現状の分布に適合する適正なしきい値を、常に確保することができる。したがって入力されるデータの分布が変動したような場合でも、累積加算の精度を維持することができる。
【００２２】
本発明は、第４に、上記第２又は第３に記載の累積加算装置であって、前記第１の累積加算器は、所定の観測期間中において累積加算を継続し、前記第２の累積加算器は、前記観測期間を分割した区間において周期的に累積加算を実施し、かつ、その周期毎に累積加算結果を、前記第１の累積加算器の累積加算結果に加算するものである。
【００２３】
この構成により、第２の累積加算器が定期的に第１の累積加算器へ累積加算結果を出力することにより、第２の累積加算器で処理される絶対値が大きくなることに起因した情報落ちを防ぐことができる。
【００２４】
本発明は、第５に、上記第１ないし第４のいずれかに記載の累積加算装置であって、前記累積加算器は各々、浮動小数点型の累積加算器である。
【００２５】
この構成により、浮動小数点表現の数値の演算における情報落ちを、効果的に抑制することができる。
【００２６】
本発明は、第６に、上記第１ないし第４のいずれかに記載の累積加算装置であって、前記累積加算器は各々、異なる小数点位置をもつ固定小数点型の累積加算器である。
【００２７】
この構成により、各々が異なる小数点位置をもつ、複数の固定小数点型の累積加算器を用いることにより、絶対値の大きさに応じた累積加算を行うことができる。
【００２８】
本発明は、第７に、上記第１ないし第６のいずれか一項に記載の累積加算装置を備え、前記累積加算装置は、所定のモデルとなる関数の係数を最小二乗法により求める際に用いられる行列式に含まれる要素を算出する最小二乗法演算装置が提供されるものである。
【００２９】
この構成により、演算速度の低下や回路コストの上昇を抑制しつつ、かつ、精度の高い累積加算演算を行うことができる。
【００３０】
本発明は、第８に、送信信号にプリディストーション処理を施し、送信出力信号を出力する増幅器へ出力する歪み補償回路と、請求項７に記載の最小二乗法演算装置を有し、前記送信信号と、前記送信出力信号が分岐された帰還信号とに基づいて、前記歪み補償回路へ歪み情報を出力する歪み計算回路とを備え、前記最小二乗法演算装置は、前記送信信号と前記帰還信号との関係を示す関数を算出し、前記歪み情報として出力する歪み補償装置が提供されるものである。
【００３１】
この構成により、累積加算演算が高精度に実施されるため、送信機の出力信号の非線形歪みを的確に近似して評価することができる。したがって、歪み補償係数をより適切に適応制御することができ、プリディストーション歪み補償の精度を向上させることができる。
【００３２】
本発明は、第９に、切り替え部が、累積加算回路が有する複数の累積加算器のいずれかを、演算対象となる入力値の絶対値の大きさに応じて選択し、前記入力値を出力するステップと、前記累積加算回路が、前記複数の累積加算器の累積加算結果を加算して出力するステップとを有する累積加算方法が提供されるものである。
【００３３】
この方法により、入力値の絶対値の大きさに応じて異なる累積加算器で累積加算演算を行うので、絶対値が大きい数値と小さい数値とを混在して加算することによる小さい数値の情報落ちが抑制されると共に、入力値に応じて累積加算器を切り替えるので、入力値をソーティング等の処理を行うことなく累積加算処理を行うことができる。したがって、演算速度の低下や回路コストの上昇を抑制しつつ、かつ、精度の高い累積加算演算を行うことができる。
【００３４】
本発明は、第１０に、上記第９に記載の累積加算方法であって、前記累積加算回路は、第１の累積加算器と、第２の累積加算器とを有するものであり、前記切り替え部が前記入力値を出力するステップは、前記入力値の絶対値としきい値とを比較するステップと、前記入力値の絶対値がしきい値より大きいと判定された場合にはその入力値を前記第１の累積加算器へ出力し、前記入力値の絶対値がしきい値以下と判定された場合にはその入力値を前記第２の累積加算器へ出力するステップとを有するものである。
【００３５】
この方法により、絶対値が大きな数値データの累積加算を重点的に行う第１の累積加算器と、絶対値が小さな数値データの累積加算を重点的に行う第２の累積加算器とを用いて処理を行うので、簡単な構成にて、高速かつ高精度の累積加算を行うことができる。
【発明の効果】
【００３６】
本発明によれば、回路規模の増大を抑制し、精度のよい累積加算演算が可能な累積加算装置及び累積加算方法を提供することができる。
【発明を実施するための最良の形態】
【００３７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る累積加算装置の主要な構成を示すブロック図である。図１に示すように、本実施形態の累積加算装置は、切り替え部１００と、第１の累積加算回路２００と、第２の累積加算回路３００と、加算器２０４とを備え、所定の観測期間Ｔの間、所定のタイミングで入力される数値データの値である入力値ｑ（ｔ）を累積加算し、出力値ｓｕｍ（ｑ（ｔ））を出力するものである。
【００３８】
切り替え部１００は２つの出力端子Ｑ１，Ｑ２を有するデータ出力経路の切り替えスイッチである。入力される数値データの値である入力値ｑ（ｔ）の絶対値｜ｑ（ｔ）｜をしきい値Ｔｈと比較して大小を判定し、その判定結果に基づいて、出力端子Ｑ１，Ｑ２のいずれかを選択することにより入力値ｑ（ｔ）の出力経路を切り替える。具体的には、｜ｑ（ｔ）｜＞Ｔｈのときは、スイッチは出力端子Ｑ１側に接続され、入力値ｑ（ｔ）は、第１の累積加算回路１００に分配されることになり、逆の場合、すなわち｜ｑ（ｔ）｜≦Ｔｈの場合には、入力値ｑ（ｔ）は、第２の累積加算回路３００に分配されることになる。
【００３９】
第１の累積加算回路２００は、加算器２０２と、遅延器２０６とを有する。加算器２０２では、切り替え部１００の出力端子Ｑ１から出力される入力値ｑ（ｔ）と、遅延器２０６から出力される値とを加算する。遅延器２０６は、加算器２０２から出力された値を入力タイミング分遅延して出力する。このようにして、新たに入力された値と、それまでに加算されていた値との加算が繰り返されることにより、累積加算を行う。
【００４０】
なお、出力端子Ｑ１から出力される入力値ｑ（ｔ）の絶対値｜ｑ（ｔ）｜は、しきい値Ｔｈより大きな値であるので、第１の累積加算回路２００では、比較的絶対値の大きな値を累積加算する。
【００４１】
同様に、第２の累積加算回路３００は、加算器３０２と、遅延器３０６とを有する。加算器３０２では、切り替え部１００の出力端子Ｑ２から出力される入力値ｑ（ｔ）と、遅延器３０６から出力される値とを加算する。遅延器３０６は、加算器３０２から出力された値を入力タイミング分遅延して出力する。このようにして、新たに入力された値と、それまでに加算されていた値との加算が繰り返されることにより、累積加算を行う。
【００４２】
なお、出力端子Ｑ２から出力される入力値ｑ（ｔ）の絶対値｜ｑ（ｔ）｜は、しきい値Ｔｈ以下の値であるので、第２の累積加算回路３００では、比較的絶対値の小さい値を累積加算する。
【００４３】
加算器２０４は、第１の累積加算回路２００及び第２の累積加算回路３００から出力された値を加算する。その結果、入力値ｑ（ｔ）が累積加算された値ｓｕｍ（ｑ（ｔ））が出力される。
【００４４】
図２は、本発明の第１の実施形態に係る累積加算装置の動作手順を示すフローチャートである。
【００４５】
まず、第１の累積加算回路２００の累積加算値ｓｕｍ＿Ａ及び第２の累積加算回路３００の累積加算値ｓｕｍ＿Ｂの値を初期化する（ステップＳ１０１）。
【００４６】
次に、切り替え部１００は、入力値の絶対値｜ｑ［ｉ］｜としきい値Ｔｈとを比較し、絶対値｜ｑ［ｉ］｜がしきい値Ｔｈより大きければ（ステップＳ１０３のＹＥＳ）、第１の累積加算回路２００は、累積加算値ｓｕｍ＿Ａに入力値ｑ［ｉ］を加算する（ステップＳ１０４）。一方、絶対値｜ｑ［ｉ］｜がしきい値Ｔｈ以下であれば（ステップＳ１０３のＮＯ）、第２の累積加算回路３００は、累積加算値ｓｕｍ＿Ｂに入力値ｑ［ｉ］を加算する（ステップＳ１０５）。以上のステップＳ１０３〜Ｓ１０５の処理を、観測期間Ｔ（ｉ＝０〜Ｔ−１）の間繰り返す（ステップＳ１０２，Ｓ１０６）。
【００４７】
観測期間Ｔが経過すると、加算器２０４は、第１の累積加算回路２００にて累積加算された累積加算値ｓｕｍ＿Ａと、第２の累積加算回路３００にて累積加算された累積加算値ｓｕｍ＿Ｂとを加算する（ステップＳ１０７）。このようにして、観測期間Ｔにおける入力値ｑ（ｔ）の累積加算値ｓｕｍ（ｑ（ｔ））が算出される。
【００４８】
このような本発明の第１の実施形態によれば、入力段において入力値の絶対値判定を行うことによって、第１／第２の累積加算回路１００，２００のいずれを利用するかを選択するので、入力値に対するソーティング処理を行う必要なく、絶対値に応じた累積加算を行うことができる。また、第１の累積加算回路２００及び第２の累積加算回路３００の各々が、それぞれ異なる絶対値の大きさを有する入力値を対象として累積加算を行うので、累積加算された値が大きくなったときに、絶対値の小さな入力値が加算されないことによる情報落ちを防ぐことができる。したがって、回路規模の増大を抑制し、精度のよい累積加算を行うことができる。
【００４９】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る累積加算装置の主要な構成を示すブロック図である。図３において、第１の実施形態で説明した図１と重複する部分については、同一の符号を付す。
【００５０】
図３に示すように本実施形態の累積加算装置は、平均演算回路３５０及びしきい値算出回路３６０を有するしきい値更新部３７０を備え、入力値ｑ（ｔ）の統計的な分布の変化に対して適応的に追従するために、切り替え部１００における入力値の絶対値｜ｑ（ｔ）｜の判定に用いられるしきい値Ｔｈを更新するものである。なお、本実施形態において、しきい値ＴｈＮは、Ｎ回目に更新されたしきい値を示す。
【００５１】
平均演算回路３５０は、Ｎ回目の更新時の観測期間Ｔにおける加算結果ｓｕｍ（ｑ（ｔ））から、入力値ｑ（ｔ）の平均値ＡｖｅＮを、下記の式（１）を用いて算出する。
ＡｖｅＮ＝ｓｕｍ（ｑ（ｔ））／Ｔ  ・・・（１）
【００５２】
また、しきい値算出回路３６０は、平均演算回路３５０にて求められた平均値ＡｖｅＮと、前回（Ｎ−１）回目の更新時に更新されたしきい値Ｔｈ（Ｎ−１）とを用いて、今回（Ｎ回目）に更新されるしきい値ＴｈＮを、下記の式（２）を用いて算出する。
ＴｈＮ＝Ｔｈ〔Ｎ−１〕＊β＋（１−β）＊ＡｖｅＮ＊α  ・・・（２）
【００５３】
すなわち、しきい値ＴｈＮは、サンプリング期間（観測期間）における入力数値の平均値を基準に算出する。正規化振幅は参照信号と帰還信号の比をかけたものであり、以下の式（３）のとおり、算出されていく。
【００５４】
Ｔｈ１＝Ａｖｅ１＊α
Ｔｈ２＝Ｔｈ１＊β＋（１−β）＊Ａｖｅ２＊α
Ｔｈ３＝Ｔｈ２＊β＋（１−β）＊Ａｖｅ３＊α
ＴｈＮ＝Ｔｈ（Ｎ−１）＊β＋（１−β）＊ＡｖｅＮ＊α
・・・（３）
【００５５】
上記の式（２），（３）に示すように、更新後のしきい値は、今回の観測期間における入力値の平均ＡｖｅＮに所定係数αを乗算して得られる値と、前回更新されたしきい値Ｔｈ（Ｎ−１）とに対して、重み付け係数βを用いて移動平均を算出することによって求められる。なお、重み付け係数βは、例えばＩＩＲ（無限インパルス応答）平均を用いて、分布変化に追従する。ＩＩＲ平均の実行タイミングは、最小二乗法のサンプル数分の処理が終わるたびに行われる。
【００５６】
すなわち、入力される数値データの大小判定を行うためのしきい値を適切に設定するためには、入力される多数のデータ（母集団）の平均値を考慮する必要があり、したがって、観測期間における入力数値の平均値に所定係数αを乗算して、今回のしきい値を求める。ただし、今回の観測期間における入力値の分布のみから判断すると、瞬時的な分布変動にも追従してしまい、外乱（ノイズ）による誤差が増大する可能性がある。これを防止するため（つまり、外乱に対する追従性を緩和する観点から）、前回の観測期間におけるしきい値も考慮し、前回かつ今回のしきい値に対して重み付けをし、移動平均をとることによって、新たなしきい値（更新後のしきい値）を得るものである。これにより、適切かつ安定した、しきい値の更新が可能となる。
【００５７】
サンプリングされた多数の数値データを累積加算する場合に、その多数の数値データの観測期間における統計的な分布が変化した場合であっても、図２の累積加算回路のように、しきい値を適応的に更新して、その母集団の分布の変化に追従させることによって、現状の分布に適合する適正なしきい値を、常に確保することができる。したがって、適応制御（負帰還制御）中の遷移期間において入力値の分布が変動し、あるいは、外乱によってデータ分布が変動したような場合でも、累積加算の精度を維持することができる。
【００５８】
図４は、本発明の第２の実施形態に係る累積加算装置の動作手順を示すフローチャートである。ステップＳ１０１〜Ｓ１０７の手順は図２と同様である。ステップＳ２０１において、観測期間Ｔにおける累積加算結果を行うと、しきい値更新部３７０により、次回のしきい値ＴｈＮ＋１の算出を行う。
【００５９】
図５は、しきい値更新の概念を示す説明図であり、図５（Ａ）はＬ回目のしきい更新時の観測期間に観測された母集団のデータの分布を示す図、図５（Ｂ）はＭ回目（Ｌ＜Ｍ）のしきい値更新時の観測期間に観測された母集団の入力値の分布を示す図である。
【００６０】
図５（Ａ），（Ｂ）に示すように、入力値の分布が、Ｌ回目のしきい値更新時に観測された入力値の分布ＤＬから、Ｍ回目のしきい値更新時に観測されたデータの分布ＤＭに変化している。このように、信号分布が変化する場合としては、歪み補償処理が収束に向かう途中に信号分布が変動する場合や、装置の外乱による分布変化の場合があげられる。
本実施形態の累積加算装置では、しきい値更新部３７０が、分布ＤＬから分布ＤＭへの変化に応じて変化する平均値ＡｖｅＬからＡｖｅＭに基づいて、しきい値ＴｈＬからしきい値ＴｈＭに更新する。
【００６１】
なお、しきい値Ｔｈは、図５（Ａ），（Ｂ）に示すように、常に、平均値よりも大きな値となっていることが好ましい。これにり、平均的な数値（つまり、出現頻度の高い数値である）が、絶対値としきい値の比較判定によって「小さい」と判断されて、第２の累積加算回路３００による小ループに加算されることになり、この結果、小さな値が着実に累積加算されていくことが担保される。これによって、情報落ちが確実に低減されることになる。
【００６２】
このような本発明の第２の実施形態によれば、演算対象となる入力値の集合の統計的な分布が時間の経過と共に変化した場合であっても、出力先の切り替えに用いられるしきい値を、その母集団の分布の変化に追従させることによって、現状の分布に適合する適正なしきい値を、常に確保することができる。したがって入力されるデータの分布が変動したような場合でも、累積加算の精度を維持することができる。
【００６３】
（第３の実施形態）
図６は本発明の第３の実施形態に係る累積加算装置の主要な構成を示すブロック図である。図６において、第１の実施形態で説明した図１と重複する部分については同一の符号を付す。
【００６４】
図６に示すように、第１の累積加算回路２００は、第２の累積加算回路３００からの出力値と加算器２０２からの出力値とを加算する加算器２０４が設けられ、遅延器２０６は、加算器２０４からの出力を遅延する。
【００６５】
また、第２の累積加算回路３００は、加算器３０２からの出力値の出力経路を切り替えるためのスイッチ３０４を有する。スイッチ３０４は、出力端子Ｑ３，Ｑ４を有しており、観測期間Ｔより短い加算周期Ｐ毎に、スイッチが出力端子Ｑ３に接続される。つまり、通常は出力端子Ｑ４に接続されて累積加算処理を行い、時刻ｔが、第２の加算器３００の加算周期Ｐで割り切れるとき（つまり、ｍｏｄ（ｔ，Ｐ）＝０）のとき、スイッチが出力端子Ｑ３に接続される。これによって、第２の累積加算回路３００の加算結果が、第１の累積加算回路２００の加算結果に加算されることになる。
【００６６】
図７は、本発明の第３の実施形態に係る累積加算装置の動作手順を示すフローチャートである。
【００６７】
まず、第１の累積加算回路２００の累積加算値ｓｕｍ＿Ａの値を初期化する（ステップＳ３０１）。次に、第２の累積加算回路３００の累積加算値ｓｕｍ＿Ｂの値を初期化（ステップＳ３０３）。
【００６８】
切り替え部１００は、入力値の絶対値｜ｑ［ｉ＊Ｐ＋ｊ］｜としきい値Ｔｈとを比較し、絶対値｜ｑ［ｉ＊Ｐ＋ｊ］｜がしきい値Ｔｈより大きければ（ステップＳ３０５のＹＥＳ）、第１の累積加算回路２００は、累積加算値ｓｕｍ＿Ａに入力値ｑ［ｉ＊Ｐ＋ｊ］を加算する（ステップＳ３０６）。一方、絶対値｜ｑ［ｉ＊Ｐ＋ｊ］｜がしきい値Ｔｈ以下であれば（ステップＳ３０５のＮＯ）、第２の累積加算回路３００は、累積加算値ｓｕｍ＿Ｂに入力値ｑ［ｉ］を加算する（ステップＳ３０７）。以上のステップＳ３０５〜Ｓ３０７の処理を、加算周期Ｐ（ｊ＝１〜Ｐ）の間繰り返す（ステップＳ３０４，Ｓ３０８）。
【００６９】
加算周期Ｐが経過すると、加算器２０４は、第１の累積加算回路２００にて累積加算された累積加算値ｓｕｍ＿Ａと、第２の累積加算回路３００にて累積加算された累積加算値ｓｕｍ＿Ｂとを加算する（ステップＳ３０９）。以上のステップＳ３０３〜ステップＳ３０９を、観測期間Ｔ（ｉ＝０〜Ｋ−１）の間繰り返す（ステップＳ３０２，Ｓ３１０）。
なお、（（Ｋ−１）＊Ｐ＋１）≦Ｔ−１＜（（Ｋ−１）＊Ｐ＋（Ｐ−１））とする。このようにして、観測期間Ｔにおける入力値ｑ（ｔ）の累積加算値ｓｕｍ（ｑ（ｔ））が算出される。
【００７０】
本実施形態の累積加算装置では、絶対値の小さな数値の累積加算を重点的に行う第２の累積加算回路３００において、観測期間Ｔよりも短い周期Ｐにて累積加算を実施し、その周期Ｐが満了すると、累積加算結果を、第１の累積加算回路２００の加算結果に加えている。つまり、絶対値が小さい入力値の累積加算を短い周期で実施し、累積加算値がある程度の大きさになった時点で、第１の加算器の加算結果に加え、小さなデータの累積加算結果を、全体の加算結果に反映させるようにしたものである。
【００７１】
このような本発明の第３の実施形態によれば、演算器のビット幅の限界から有効桁に制限があったとしても、絶対値が比較的小さい入力値が、全体の加算結果に確実に反映されるようになり、情報落ちを低減することができる。
【００７２】
（第４の実施形態）
図８は、本発明の第４の実施形態に係る累積加算装置の主要な構成を示すブロック図である。また、図９は、本発明の第４の実施形態に係る累積加算装置の動作手順を示すフローチャートである。図８及び図９において、第１〜第３の実施形態で説明した部分と重複する部分については同一の符号を付す。
【００７３】
図８及び図９に示すように、本実施形態の累積加算装置は、しきい値更新部３７０及びスイッチ３０４を有する第２の累積加算回路３００を備える。このようにして、しきい値の適応制御と、第２の累積加算回路の短い周期での加算結果をその周期の満了毎に第１の加算器に戻す制御とを併用することによって、より高精度な累積加算が実現される。
【００７４】
（第５の実施形態）
図１０は、本発明の第５の実施形態に係る累積加算装置の主要な構成を示すブロック図である。図１０に示すように、本実施形態の累積加算装置は、第３の累積加算回路４００を更に備え、第２の累積加算回路３００には、スイッチ３０４の前段に、第３の累積加算回路の出力と加算器３０２の出力値とを加算する加算器３０８が設けられている。
【００７５】
スイッチ１００は、二つのしきい値Ｔｈ１Ｎ、Ｔｈ２Ｎ（Ｔｈ１Ｎ＞Ｔｈ２Ｎ）を用いて入力値ｑ（ｔ）の絶対値｜ｑ（ｔ）｜との比較処理を行うことにより、第１〜第３の累積加算回路２００，３００，４００のいずれかを選択する。具体的には、Ｔｈ１Ｎ＜｜ｑ（ｔ）｜の場合、入力値ｑ（ｔ）を第１の累積加算回路２００へ出力し、Ｔｈ２Ｎ＜｜ｑ（ｔ）｜≦Ｔｈ１Ｎの場合、入力値ｑ（ｔ）を第２の累積加算回路３００へ出力し、｜ｑ（ｔ）｜≦Ｔｈ２Ｎの場合、入力値ｑ（ｔ）を第３の累積加算回路４００へ出力する。
【００７６】
第３の累積加算回路４００は、図６に示す第２の加算回路３００と同等の構成を有し、スイッチ４０４は、出力端子Ｑ６，Ｑ７を有しており、観測期間Ｔより短い加算周期Ｑ毎に、スイッチが出力端子Ｑ６に接続される。
【００７７】
第２の累積加算回路３００は、加算器３０８にて加算された値について遅延器３０６を介して累積加算を行う。なお、スイッチ３０４を切り替える加算周期Ｐと、第３の累積加算回路４００の加算周期Ｑとは、同じ周期でも異なる周期でもよい。
【００７８】
このような本発明の第５の実施形態によれば、各々の累積加算回路において演算対象となる入力値の絶対値を細分化することにより、より高精度な累積加算が可能となる。
【００７９】
（第６の実施形態）
図１１は、本発明の第６の実施形態に係る歪み補償装置を有する送信機の主要な構成を示すブロック図である。
【００８０】
図１１に示すように、送信機は、歪み補償回路５００と、Ｄ／Ａ変換器５０２と、アップコンバータ５０４と、電力増幅器５０６と、アンテナ５０８と、ＲＦ周波数発振器（局部発振器）５１０と、減衰器５１２と、ダウンコンバータ５１４と、Ａ／Ｄ変換器５１６と、歪み計算回路５１８と、遅延器５２０とを備える。
【００８１】
歪み補償回路５００は、歪み計算回路５１８から出力される歪み情報ｄに基づいて、ベースバンド帯のディジタル送信信号ｒ（ｔ）にプリディストーション処理を施す。Ｄ／Ａ変換器５０２は、歪み補償回路５００から出力されたプリディストーション処理がなされたディジタル送信信号ｒ（ｔ）をアナログ信号に変換する。ＲＦ周波数発振器５１０は、所定の局部発振周波数を有する局部発振信号を出力する。
【００８２】
アップコンバータ５０４は、Ｄ／Ａ変換器５０２からのアナログ信号にＲＦ周波数発振器５１０から出力される局部発振信号をミキシングし、無線周波数帯の信号に変換する。電力増幅器５０６は、アップコンバータ５０４からの無線信号を増幅して送信出力信号ｓ（ｔ）として出力する。アンテナ５０８は、電力増幅器５０６からの送信出力信号ｓ（ｔ）を送信する。
【００８３】
減衰器５１２は、送信系から分岐された電力増幅器５０６からの送信出力信号ｓ（ｔ）を減衰する。ダウンコンバータ５１４は、減衰器５１２から出力された信号にＲＦ周波数発振器５１０から出力される局部発振信号をミキシングし、ベースバンド帯の信号に変換する。
【００８４】
Ａ／Ｄ変換器５１６は、ダウンコンバータ５１４から出力された信号をディジタル信号に変換する。ここで、Ａ／Ｄ変換器５１６から出力された信号を帰還信号ｙ（ｔ）とする。遅延器５２０は、ベースバンド帯の送信信号ｒ（ｔ）を遅延し、帰還信号ｙ（ｔ）とのタイミングを合わせる。ここで、遅延器５２０から出力された信号を参照信号ｘ（ｔ）とする。
【００８５】
歪み計算回路５１８は、参照信号ｘ（ｔ）と帰還信号ｙ（ｔ）とに基づいて、送信信号ｒ（ｔ）と送信出力信号ｓ（ｔ）との間にどの程度歪みが生じているかを示す歪み情報ｄを出力する。ここで、歪み計算回路５１８にて歪み補償係数を生成する方式としては、送信信号ｒ（ｔ）の電力値に応じた歪み補償係数を用いるルックアップテーブル方式や多項式で補償係数を表現した多項式方式がある。どちらの方式を用いる場合でも、歪み計算では、参照信号ｘ（ｔ）と帰還信号ｙ（ｔ）とを比較し、その誤差によって歪み補償係数等の歪み情報ｄを算出し、算出した歪み情報ｄを歪み歪み補償回路５００に与えて、歪み補償特性を適応的に変化させる。
【００８６】
図１２は、本発明の第６の実施形態に係る歪み補償装置における歪み計算回路の主要な構成を示すブロック図である。
【００８７】
図１２に示すように、歪み計算回路５１８は、数式モデル演算部６００と、累積加算装置６０２と、方程式演算部６０４とを有する。累積加算装置６０２は、上記の第１〜第５の実施形態に示した累積加算装置を有して構成される。
【００８８】
図１２に示す歪み計算回路５１８は、入力された参照信号ｘ（ｔ）及び帰還信号ｙ（ｔ）との関係を所定の数式に近似する場合、その数式の係数を、最小二乗法を用いて算出する最小二乗法演算装置として動作する。以下、最小二乗法演算について説明する。
【００８９】
例えば，母集団Ａのｘｉ，ｙｉ（ｉ＝１・・・ｎ）の関係について，次（４）のように近似すると考える。
ｙ＝ａｘ＋ｂ  ・・・（４）
【００９０】
母集団Ａから最小二乗法で上記式（４）の係数ａ，ｂを算出する場合、次の式（５）となる。
【００９１】
【数１】
0004394077.tif 000002
【００９２】
ここで、式（５）を式（６）のように定義する。
【００９３】
【数２】
0004394077.tif 000003
【００９４】
式（６）において、αｉ＝ｘｉ２，βｉ＝ｘｉ，δｉ＝ｘｉ，ε＝１，γｉ＝ｙｉｘｉ，ηｉ＝ｙｉである。
【００９５】
したがって、式（４）に示された近似式の係数ａ，ｂは、式（６）の行列式の要素となるαｉ，βｉ，γｉ，δｉ，ε，ηｉをそれぞれｉ＝１〜ｎについて累積加算することにより算出することができる。
【００９６】
上述した演算を、歪み計算回路５１８において行う場合について説明する。図１３は、本発明の第６の実施形態に係る歪み補償装置における歪み計算回路の動作手順を示すフローチャートである。
【００９７】
まず、観測期間Ｔ（ｔ：０〜Ｔ−１）について、参照信号ｘ（ｔ）、期間信号ｙ（ｔ）のデータを取得する(ステップＳ６０１)。
【００９８】
数式モデル演算部６００は、参照信号ｘ（ｔ）と帰還信号ｙ（ｔ）から、観測期間Ｔ（ｔ：０〜Ｔ−１）について、各要素αｔ，βｔ，γｔ，δｔ，ε，ηｔを算出して累積加算装置６０２に出力する（ステップＳ６０２）。
【００９９】
累積加算装置６０２は、入力されたαｔ，βｔ，γｔ，δｔ，ε，ηｔの各要素に対して各々累積加算を行う（ステップＳ６０３）なお、累積加算装置６０２は、その入力側と出力側を同期させて入力元・出力先を切り替える切り替え部を有しており、各要素αｔ，βｔ，γｔ，δｔ，ε，ηｔに対して時分割で演算を行う。なお、入力値の絶対値に応じて切り替える切り替え部１００で用いられるしきい値は、要素毎に保持する。これにより、複数の要素に対して一つの累積加算装置にて演算を行うことができるので、回路規模を抑えることができる。なお、累積加算装置を複数設け、要素毎、又は要素を複数のグループに分けてそのグループ毎に並列に累積加算処理を行ってもよい。
【０１００】
方程式演算部６０４は、累積加算装置６０２から出力された各要素の累積加算結果に基づいて、上記の式（６）を用いて係数ａ，ｂを算出することにより、式（２）の近似式を求める（ステップＳ６０４）。
【０１０１】
歪み計算回路５１８としては、方程式演算部６０４は、係数ａ，ｂを歪み情報ｄとして出力する。なお、係数ａ，ｂを用いて、歪みを示す指標や、所定の歪み係数を算出して、歪み情報ｄとして出力してもよい。
【０１０２】
このようにして、ｘ（ｔ），ｙ（ｔ）の関係について、最小二乗法を用いて近似することができる。なお、近似するモデル式は、式（４）は一例であり、歪み補償に適した種々の数式を用いることが好ましく、また一意に決まらない関数でも良い。
【０１０３】
例えば、次に示す式（７）のようなものでも良い。
ｙｉ＝ａ（｜ｘｉ｜）ｘｉ   ・・・（７）
一般的に、これはルックアップテーブル（ＬＵＴ）型で表現でき、内部係数は前述と同様に最小二乗法で算出できる。
【０１０４】
このような本発明の第６の実施形態によれば、上記第１〜第５の累積加算装置を用いて最小二乗法演算を行うので、最小二乗法によって観測データをモデルとなる関数にフィッティングし、歪みを近似するための多項式の係数（パラメータ）を精度良く算出することができ、したがって、その最小二乗法演算装置の演算結果を用いて歪み補償係数を生成することによって、プリディストーション方式の歪み補償の精度を高めることができる。
【０１０５】
以上説明した本発明の第１〜第６の累積加算装置は、浮動小数点型の演算装置を想定しているが、これに限定されるものではなく、固定小数点表現の数値の演算にも適用可能である。すなわち、絶対値の大きな数値／小さな数値の累積加算を行うループを、異なる小数点位置をもつ、固定小数点型の累積加算器によって構築することもできる。
【産業上の利用可能性】
【０１０６】
本発明の累積加算装置及び累積加算方法は、回路規模の増大を抑制し、精度のよい累積加算演算が可能な効果を有し、最小二乗法演算装置及び歪み補償装置等に有用である。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１の実施形態に係る累積加算装置の主要な構成を示すブロック図
【図２】本発明の第１の実施形態に係る累積加算装置の動作手順を示すフローチャート
【図３】本発明の第２の実施形態に係る累積加算装置の主要な構成を示すブロック図
【図４】本発明の第２の実施形態に係る累積加算装置の動作手順を示すフローチャート
【図５】しきい値更新の概念を示す説明図
【図６】本発明の第３の実施形態に係る累積加算装置の主要な構成を示すブロック図
【図７】本発明の第３の実施形態に係る累積加算装置の動作手順を示すフローチャート
【図８】本発明の第４の実施形態に係る累積加算装置の主要な構成を示すブロック図
【図９】本発明の第４の実施形態に係る累積加算装置の動作手順を示すフローチャート
【図１０】本発明の第５の実施形態に係る累積加算装置の主要な構成を示すブロック図
【図１１】本発明の第６の実施形態に係る歪み補償装置を有する送信機の主要な構成を示すブロック図
【図１２】本発明の第６の実施形態に係る歪み補償装置における歪み計算回路の主要な構成を示すブロック図
【図１３】本発明の第６の実施形態に係る歪み補償装置における歪み計算回路の動作手順を示すフローチャート
【図１４】情報落ちがある場合の誤差拡大の様子を説明するための図
【符号の説明】
【０１０８】
１００  切り替え部
２００  第１の累積加算回路
２０２，２０４  加算器
２０６  遅延器
３００  第２の累積加算回路
３０２，３０８  加算器
３０４  スイッチ
３０６  遅延器
３５０  平均演算回路
３６０  しきい値算出回路
３７０  しきい値更新部
４００  第３の累積加算回路
４０２  加算器
４０４  スイッチ
４０６  遅延器
５００  歪み補償回路
５０２  Ａ／Ｄ変換器
５０４  アッコンバータ
５０６  電力増幅器
５０８  アンテナ
５１０  ＲＦ周波数発振器
５１２  減衰器
５１４  ダウンコンバータ
５１６  Ａ／Ｄ変換器
５１８  歪み計算回路
５２０  遅延器
６００  数式モデル演算回路
６０２  累積加算装置
６０４  方程式演算部
【図１】
0004394077.tif 000004
【図２】
0004394077.tif 000005
【図３】
0004394077.tif 000006
【図４】
0004394077.tif 000007
【図５】
0004394077.tif 000008
【図６】
0004394077.tif 000009
【図７】
0004394077.tif 000010
【図８】
0004394077.tif 000011
【図９】
0004394077.tif 000012
【図１０】
0004394077.tif 000013
【図１１】
0004394077.tif 000014
【図１２】
0004394077.tif 000015
【図１３】
0004394077.tif 000016
【図１４】
0004394077.tif 000017