(57)【特許請求の範囲】
【請求項１】
タイミング信号出力を有するポンプ・タイミング回路であって、前記タイミング信号出力はタイミング信号を供給する、前記ポンプ・タイミング回路と；および
それぞれ伝達回路及びポンプ・ノードを含む複数の直列電荷ポンプ・ステージであって、前記電荷ポンプ・ステージが、三重ウェル構造のトランジスタを有し、複数の電荷ポンプ・ステージの一つのポンプ・ノードがコンデンサを介して前記タイミング信号出力に結合され、前記複数の直列電荷ポンプ・ステージは、電荷ポンプ出力を有し、電荷は、前記タイミング信号に応答して、前記複数の電荷ポンプ・ステージを通して、前記電荷ポンプ出力へと励起され、および前記タイミング信号は、第一のタイミング信号コンポーネントおよび第二のタイミング信号コンポーネントによって駆動され、および前記第一のタイミング信号コンポーネントの開始は、前記第二のタイミング信号コンポーネントの開始からの遅延によって分離される、前記複数の直列電荷ポンプ・ステージと
を具備し、
前記複数の直列電荷ポンプ・ステージのうちの第一のものが、
第一のターミナルおよび第二のターミナルを有する第一のポンプ・コンデンサであって、前記第一のポンプ・コンデンサの前記第一のターミナルは、第一のポンプ・クロック信号に結合される、前記第一のポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第一の伝達コンデンサであって、前記第一の伝達コンデンサの前記第一のターミナルは、第一の伝達クロック信号に結合される、前記第一の伝達コンデンサと；
電荷を、前記第一のポンプ・コンデンサの前記第二のターミナルに伝達するよう適応した第一のトランジスタであって、前記第一のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第一のトランジスタの前記ゲートは、前記第一の伝達コンデンサの前記第二のターミナルに接続され、前記第一のトランジスタの前記第二のターミナルは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第一のトランジスタと；
前記第一のトランジスタの前記ゲートを、前記第一のトランジスタの前記第一のターミナルに選択的に結合するように適応した第二のトランジスタであって、前記第二のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第二のトランジスタの前記ゲートは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続され、前記第二のトランジスタの前記第二のターミナルは、前記第一のトランジスタの前記ゲートに接続され、前記第二のトランジスタの前記第一のターミナルは、前記第一のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第二のトランジスタと；
を具備し、
前記複数の直列電荷ポンプ・ステージのうちの第二のものが、
第一のターミナルおよび第二のターミナルを有する第二のポンプ・コンデンサであって、前記第二のポンプ・コンデンサの前記第一のターミナルは、第二のポンプ・クロック信号に結合される、前記第二のポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第二の伝達コンデンサであって、前記第二の伝達コンデンサの前記第一のターミナルは、第二の伝達クロック信号に結合される、前記第二の伝達コンデンサと；
電荷を、前記第二のポンプ・コンデンサの前記第二のターミナルに伝達するよう適応した第三のトランジスタであって、前記第三のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第三のトランジスタの前記ゲートは、前記第二の伝達コンデンサの前記第二のターミナルに接続され、前記第三のトランジスタの前記第一のターミナルは、前記第一のトランジスタの前記第二のターミナルに接続され、前記第三のトランジスタの前記第二のターミナルは、前記第二のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第三のトランジスタと；
前記第三のトランジスタの前記ゲートを、前記第三のトランジスタの前記第一のターミナルに選択的に結合するように適応した第四のトランジスタであって、前記第四のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第四のトランジスタの前記ゲートは、前記第二のポンプ・コンデンサの前記第二のターミナルに接続され、前記第四のトランジスタの前記第二のターミナルは、前記第三のトランジスタの前記ゲートに接続され、および前記第四のトランジスタの前記第一のターミナルは、前記第三のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第四のトランジスタと；
を具備し、
前記ポンプ・タイミング回路が、
クロック回路であって：
ａ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第一のルーティング・トランジスタであって、前記第一のルーティング・トランジスタの前記ゲートは、前記第一の伝達クロック信号に結合され、前記第一のルーティング・トランジスタの前記第一のターミナルは、前記第一のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第一のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第一のルーティング・トランジスタと；
ｂ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第二のルーティング・トランジスタであって、前記第二のルーティング・トランジスタの前記ゲートは、前記第二の伝達クロック信号に結合され、前記第二のルーティング・トランジスタの前記第一のターミナルは、前記第一のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第二のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第二のルーティング・トランジスタと；
ｃ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第三のルーティング・トランジスタであって、前記第三のルーティング・トランジスタの前記ゲートは、前記第一の伝達クロック信号に結合され、前記第三のルーティング・トランジスタの前記第一のターミナルは、前記第二のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第三のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第三のルーティング・トランジスタと；および
ｄ）ゲートと、第一のターミナルと、および第二のターミナルとを有する第四のルーティング・トランジスタであって、前記第四のルーティング・トランジスタの前記ゲートは、前記第二の伝達クロック信号に結合され、前記第四のルーティング・トランジスタの前記第一のターミナルは、前記第二のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第四のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第四のルーティング・トランジスタのうちの一つ以上を含む前記クロック回路とを具備する、電荷ポンプ。
【請求項２】
前記タイミング信号の電流の方向は、前記第一のタイミング信号コンポーネントおよび前記第二のタイミング信号コンポーネントの両方の間、一定に維持されることを特徴とする、請求項１に記載の電荷ポンプ。
【請求項３】
前記タイミング信号のパワーは、前記第二のコンポーネントの開始によって増加することを特徴とする、請求項１に記載の電荷ポンプ。
【請求項４】
前記タイミング信号のパワーは、前記コンデンサを、電圧源、電流源、およびアースのうちの、少なくとも一つに接続することによって、前記第二のタイミング信号コンポーネントの開始によって増加することを特徴とする、請求項１に記載の電荷ポンプ。
【請求項５】
前記電荷ポンプ出力へと励起される前記電荷は、陽であることを特徴とする、請求項１に記載の電荷ポンプ。
【請求項６】
前記ポンプ・タイミング回路が、複数のタイミング信号入力および複数のタイミング信号出力を有するポンプ・タイミング回路を具備し、前記複数のタイミング信号出力は、複数のポンプ・タイミング信号を受信し、前記複数のタイミング信号出力は、複数のパワーの増幅されたポンプ・タイミング信号を供給し、
前記複数の直列電荷ポンプ・ステージが、
それぞれの伝達回路及びポンプ・ノードを含む複数の直列の電荷ポンプ・ステージを具備し、複数の電荷ポンプ・ステージのポンプ・ノードがそれぞれ複数のコンデンサを介して前記複数のタイミング信号出力に結合されており、前記複数の直列電荷ポンプ・ステージは、複数の電荷ポンプ出力を介した１つの電荷ポンプ出力を有し、電荷は、前記複数のパワーの増幅されたポンプ・タイミング信号に応答して、前記複数の電荷ポンプ・ステージを通して、前記電荷ポンプ出力へと励起され、および前記複数のパワーの増幅されたポンプ・タイミング信号のうち、少なくとも一つは、第一のタイミング信号コンポーネントおよび第二のタイミング信号コンポーネントによって駆動され、および前記第一のタイミング信号コンポーネントの開始は、遅延によって、前記第二のタイミング信号コンポーネントの開始により分離される、前記複数の直列電荷ポンプ・ステージと
を具備する、請求項１記載の電荷ポンプ。
【請求項７】
前記第一のタイミング信号コンポーネントの前記開始および前記第二のタイミング信号コンポーネントの前記開始は、前記複数のポンプ・タイミング信号のうちの二つによって定義される個別の移行端部によって定義されることを特徴とする、請求項６に記載の電荷ポンプ。
【請求項８】
前記第一のタイミング信号コンポーネントの前記開始および前記第二のタイミング信号コンポーネントの前記開始は、複数のクロック信号によって定義されることを特徴とする、請求項６に記載の電荷ポンプ。
【請求項９】
前記複数のパワーの増幅されたポンプ・タイミング信号のうちの、前記少なくとも一つの電流の方向は、前記第一のタイミング信号コンポーネントと前記第二のタイミング信号コンポーネントの両方の間、一定に維持されることを特徴とする、請求項６に記載の電荷ポンプ。
【請求項１０】
前記複数のパワーの増幅されたポンプ・タイミング信号のうちの、前記少なくとも一つのパワーは、前記第二のタイミング信号コンポーネントの前記開始によって増加することを特徴とする、請求項６に記載の電荷ポンプ。
【請求項１１】
前記複数のパワーの増幅されたポンプ・タイミング信号のうちの、前記少なくとも一つの前記パワーは、前記コンデンサの一つを、電圧源、電流源、およびアースのうちの少なくとも一つに接続することによって、増加することを特徴とする、請求項１０に記載の電荷ポンプ。
【請求項１２】
前記複数の直列電荷ポンプ・ステージのちの第一のものが、
第一のターミナルおよび第二のターミナルを有する第一のポンプ・コンデンサであって、前記第一のポンプ・コンデンサの前記第一のターミナルは、第一のポンプ・クロック信号に結合される、前記ポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第一の伝達コンデンサ（transfer capacitor）であって、前記第一の伝達コンデンサの前記第一のターミナルは、第一の伝達クロック信号に結合される、前記伝達コンデンサと；
電荷を、前記第一のポンプ・コンデンサの前記第二のターミナルに伝達するよう適応した第一のトランジスタであって、前記第一のトランジスタは、ゲート（gate）と、第一のターミナルと、並びに第二のターミナルとを有し、および前記第一のトランジスタの前記ゲートは、前記第一の伝達コンデンサの前記第二のターミナルに接続され、および前記第一のトランジスタの前記第二のターミナルは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第一のトランジスタと；
前記第一のトランジスタの前記ゲートを、前記第一のトランジスタの前記第一のターミナルに選択的に結合するように適応した第二のトランジスタであって、前記第二のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第二のトランジスタの前記ゲートは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続され、および前記第二のトランジスタの前記第二のターミナルは、前記第一のトランジスタの前記ゲートに接続され、および前記第二のトランジスタの前記第一のターミナルは、前記第一のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第二のトランジスタと；
を具備し、
前記ポンプ・タイミング回路が、
ａ）前記第一の伝達クロック信号と、およびｂ）前記第一のポンプ・コンデンサの前記第一のターミナルとに結合されたクロック回路と
を具備する、請求項１記載の電荷ポンプ。
【請求項１３】
前記クロック回路は、ゲートと、第一のターミナルと、並びに第二のターミナルとを有するルーティング・トランジスタ（routing transistor）を含み、前記ルーティング・トランジスタの前記ゲートは、前記第一の伝達クロック信号に結合され、前記ルーティング・トランジスタの前記第一のターミナルは、前記第一のポンプ・コンデンサの前記第一のターミナルに結合され、前記ルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、およびアースのうちの一つに結合されることを特徴とする、請求項１２に記載の電荷ポンプ。
【請求項１４】
前記第一のポンプ・クロック信号および前記第一の伝達クロック信号のうち、少なくとも一つに結合された増幅回路をさらに具備する、請求項１２に記載の電荷ポンプであって、前記増幅回路は、前記第一のポンプ・クロック信号および前記第一の伝達クロック信号のうちの、少なくとも一方のパワーを増加することを特徴とする、前記電荷ポンプ。
【請求項１５】
第一のターミナルおよび第二のターミナルを有するダイオードをさらに具備する、請求項１２に記載の電荷ポンプであって、前記ダイオードの前記第一のターミナルは、前記第一のポンプ・コンデンサの前記第二のターミナルに結合されることを特徴とする、前記電荷ポンプ。
【請求項１６】
前記第一のポンプ・クロック信号と、前記第一の伝達クロック信号と、前記第二のポンプ・クロック信号と、および前記第二の伝達クロック信号のうち、少なくとも一つに結合された増幅回路をさらに具備する、請求項１に記載の電荷ポンプであって、前記増幅回路は、前記第一のポンプ・クロック信号と、前記第一の伝達クロック信号と、前記第二のポンプ・クロック信号と、および前記第二の伝達クロック信号のうちの、少なくとも一方のパワーを増加させることを特徴とする、前記電荷ポンプ。
【請求項１７】
ａ）前記第一の伝達クロック信号を、前記第三のルーティング・トランジスタの前記ゲートに結合し、該伝達クロックのパワーを増幅する増幅回路と、ｂ）前記第二の伝達クロック信号を、前記第二のルーティング・トランジスタの前記ゲートに結合し、該伝達クロックのパワーを増幅する増幅回路と、ｃ）前記第一の伝達クロック信号を、前記第一のルーティング・トランジスタの前記ゲートに結合し、該伝達クロックのパワーを増幅する増幅回路と、およびｄ）前記第二の伝達クロック信号を、前記第四のルーティング・トランジスタの前記ゲートに結合し、該伝達クロックのパワーを増幅する増幅回路のうち、少なくとも一つをさらに具備する、請求項１に記載の電荷ポンプ。
【請求項１８】
前記増幅回路は：
ａ）第一の複数のインバータであって：
入力および出力を有する第一のインバータであって、前記第一のインバータの前記入力は、前記第一のポンプ・クロック信号に結合される、前記第一のインバータと；
入力および出力を有する第二のインバータであって、前記第二のインバータの前記入力は、前記第一のインバータの前記出力に接続される、前記第二のインバータと；
入力および出力を有する第三のインバータであって、前記第三のインバータの前記入力は、前記第二のインバータの前記出力に接続される、前記第三のインバータと；
入力および出力を有する第四のインバータであって、前記第四のインバータの前記入力は、前記第三のインバータの前記出力に接続され、および前記第四のインバータの前記出力は、前記第一のポンプ・コンデンサの前記第一のターミナルに接続される、前記第四のインバータと；
を含む前記第一の複数のインバータと；
ｂ）第二の複数のインバータであって：
入力および出力を有する第五のインバータであって、前記第五のインバータの前記入力は、前記第二の伝達クロック信号に結合される、前記第五のインバータと；
入力および出力を有する第六のインバータであって、前記第六のインバータの前記入力は、前記第五のインバータの前記出力に接続される、前記第六のインバータと；
入力および出力を有する第七のインバータであって、前記第七のインバータの前記入力は、前記第六のインバータの前記出力に接続される、前記第七のインバータと；
入力および出力を有する第八のインバータであって、前記第八のインバータの前記入力は、前記第七のインバータの前記出力に接続され、および前記第八のインバータの前記出力は、前記第二の伝達コンデンサの前記第一のターミナルに接続される、前記第八のインバータと；
を含む前記第二の複数のインバータと；
ｃ）第三の複数のインバータであって：
入力および出力を有する第九のインバータであって、前記第九のインバータの前記入力は、前記第二のポンプ・クロック信号に結合される、前記第九のインバータと；
入力および出力を有する第十のインバータであって、前記第十のインバータの前記入力は、前記第九のインバータの前記出力に接続される、前記第十のインバータと；
入力および出力を有する第十一のインバータであって、前記第十一のインバータの前記入力は、前記第十のインバータの前記出力に接続される、前記第十一のインバータと；
入力および出力を有する第十二のインバータであって、前記第十二のインバータの前記入力は、前記第十一のインバータの前記出力に接続され、および前記第十二のインバータの前記出力は、前記第二のポンプ・コンデンサの前記第一のターミナルに接続される、前記第十二のインバータと；
を含む前記第三の複数のインバータと；および
ｄ）第四の複数のインバータであって：
入力および出力を有する第十三のインバータであって、前記第十三のインバータの前記入力は、前記第一の伝達クロック信号に結合される、前記第十三のインバータと；
入力および出力を有する第十四のインバータであって、前記第十四のインバータの前記入力は、前記第十三のインバータの前記出力に接続される、前記第十四のインバータと；
入力および出力を有する第十五のインバータであって、前記第十五のインバータの前記入力は、前記第十四のインバータの前記出力に接続される、前記第十五のインバータと；
入力および出力を有する第十六のインバータであって、前記第十六のインバータの前記入力は、前記第十五のインバータの前記出力に接続され、および前記第十六のインバータの前記出力は、前記第一の伝達コンデンサの前記第一のターミナルに接続される、前記第十六のインバータと
を含む、前記第四の複数のインバータ
のうち、一つ以上を含むことを特徴とする、請求項１６に記載の電荷ポンプ。
【請求項１９】
前記第一のルーティング・トランジスタの前記ゲートは、前記第十六のインバータの前記出力に接続され、前記第二のルーティング・トランジスタの前記ゲートは、前記第七のインバータの前記出力に接続され、前記第三のルーティング・トランジスタの前記ゲートは、前記第十五のインバータの前記出力に接続され、および前記第四のルーティング・トランジスタの前記ゲートは、前記第八のインバータの前記出力に接続されることを特徴とする、請求項１８に記載の電荷ポンプ。
【請求項２０】
前記複数の直列電荷ポンプ・ステージのうちの第一のものが、
第一のターミナルおよび第二のターミナルを有する第一のポンプ・コンデンサであって、前記第一のポンプ・コンデンサの前記第一のターミナルは、第一のポンプ・クロック信号に結合される、前記第一のポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第一の伝達コンデンサであって、前記第一の伝達コンデンサの前記第一のターミナルは、第一の伝達クロック信号に結合される、前記第一の伝達コンデンサと；
電荷を、前記第一のポンプ・コンデンサの前記第二のターミナルに伝達するように適応した第一のトランジスタであって、前記第一のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルを有し、前記第一のトランジスタの前記ゲートは、前記第一の伝達コンデンサの前記第二のターミナルに接続され、前記第一のトランジスタの前記第二のターミナルは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第一のトランジスタと；
前記第一のトランジスタの前記ゲートを、前記第一のトランジスタの前記第一のターミナルに、選択的に結合するように適応した第二のトランジスタであって、前記第二のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルを有し、前記第二のトランジスタの前記ゲートは、前記第一のポンプ・コンデンサの前記第二のターミナルに接続され、および前記第二のトランジスタの前記第二のターミナルは、前記第一のトランジスタの前記ゲートに接続され、前記第二のトランジスタの前記第一のターミナルは、前記第一のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第二のトランジスタと；
を具備し、
前記複数の直列電荷ポンプ・ステージのうちの第二のものが、
第一のターミナルおよび第二のターミナルを有する第二のポンプ・コンデンサであって、前記第二のポンプ・コンデンサの前記第一のターミナルは、第二のポンプ・クロック信号に結合される、前記第二のポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第二の伝達コンデンサであって、前記第二の伝達コンデンサの前記第一のターミナルは、第二の伝達クロック信号に結合される、前記第二の伝達コンデンサと；
電荷を、前記第二のポンプ・コンデンサの前記第二のターミナルに伝達するよう適応した第三のトランジスタであって、前記第三のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第三のトランジスタの前記ゲートは、前記第二の伝達コンデンサの前記第二のターミナルに接続され、前記第三のトランジスタの前記第一のターミナルは、前記第一のトランジスタの前記第二のターミナルに接続され、および前記第三のトランジスタの前記第二のターミナルは、前記第二のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第三のトランジスタと；
第三のトランジスタの前記ゲートを、前記第三のトランジスタの前記第一のターミナルに選択的に結合するように適応した第四のトランジスタであって、前記第四のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第四のトランジスタの前記ゲートは、前記第二のポンプ・コンデンサの前記第二のターミナルに接続され、前記第四のトランジスタの前記第二のターミナルは、前記第三のトランジスタの前記ゲートに接続され、および前記第四のトランジスタの前記第一のターミナルは、前記第三のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第四のトランジスタと；
を具備し、
前記複数の直列電荷ポンプ・ステージのうちの第三のものが、
第一のターミナルおよび第二のターミナルを有する第三のポンプ・コンデンサであって、前記第三のポンプ・コンデンサの前記第一のターミナルは、前記第一のポンプ・クロック信号に結合される、前記第三のポンプ・コンデンサと；
第一のターミナルおよび第二のターミナルを有する第三の伝達コンデンサであって、前記第三の伝達コンデンサの前記第一のターミナルは、前記第一の伝達クロック信号に結合される、前記第三の伝達コンデンサと；
電荷を、前記第三のポンプ・コンデンサの前記第二のターミナルに伝達するように適応した第五のトランジスタであって、前記第五のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第五のトランジスタの前記ゲートは、前記第三の伝達コンデンサの前記第二のターミナルに接続され、前記第五のトランジスタの前記第一のターミナルは、前記第三のトランジスタの前記第二のターミナルに接続され、および前記第五のトランジスタの前記第二のターミナルは、前記第三のポンプ・コンデンサの前記第二のターミナルに接続される、三重ウェル構造の前記第五のトランジスタと；
前記第五のトランジスタの前記ゲートを、前記第五のトランジスタの前記第一のターミナルに選択的に結合するように適応した第六のトランジスタであって、前記第六のトランジスタは、ゲートと、第一のターミナルと、ならびに第二のターミナルとを有し、前記第六のトランジスタの前記ゲートは、前記第三のポンプ・コンデンサの前記第二のターミナルに接続され、前記第六のトランジスタの前記第二のターミナルは、前記第五のトランジスタの前記ゲートに接続され、および前記第六のトランジスタの前記第一のターミナルは、前記第五のトランジスタの前記第一のターミナルに接続される、三重ウェル構造の前記第六のトランジスタと；
を具備し、
前記タイミング回路は、
クロック回路であって：
ａ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第一のルーティング・トランジスタであって、前記第一のルーティング・トランジスタの前記ゲートは、前記第一の伝達クロック信号に結合され、前記第一のルーティング・トランジスタの前記第一のターミナルは、１）前記第一のポンプ・コンデンサの前記第一のターミナルと、および２）前記第三のポンプ・コンデンサの前記第一のターミナルとのうち、少なくとも一つに結合され、および前記第一のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第一のルーティング・トランジスタと；
ｂ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第二のルーティング・トランジスタであって、前記第二のルーティング・トランジスタの前記ゲートは、前記第二の伝達クロック信号に結合され、前記第二のルーティング・トランジスタの前記第一のターミナルは、１）前記第一のポンプ・コンデンサの前記第一のターミナルと、および２）前記第三のポンプ・コンデンサの前記第一のターミナルとのうち、少なくとも一つに結合され、および前記第二のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第二のルーティング・トランジスタと；
ｃ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第三のルーティング・トランジスタであって、前記第三のルーティング・トランジスタの前記ゲートは、前記第一の伝達クロック信号に結合され、前記第三のルーティング・トランジスタの前記第一のターミナルは、前記第二のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第三のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第三のルーティング・トランジスタと；および
ｄ）ゲートと、第一のターミナルと、ならびに第二のターミナルを有する第四のルーティング・トランジスタであって、前記第四のルーティング・トランジスタの前記ゲートは、前記第二の伝達クロック信号に結合され、前記第四のルーティング・トランジスタの前記第一のターミナルは、前記第二のポンプ・コンデンサの前記第一のターミナルに結合され、および前記第四のルーティング・トランジスタの前記第二のターミナルは、電圧源、電流源、ならびにアースのうちの一つに結合される、前記第四のルーティング・トランジスタ
のうち一つ以上を含む前記クロック回路と
を具備する、請求項１記載の電荷ポンプ。
【請求項２１】
前記第一のポンプ・クロック信号と、前記第一の伝達クロック信号と、前記第二のポンプ・クロック信号と、および前記第二の伝達クロック信号のうち、少なくとも一つに結合された増幅回路をさらに含む、請求項２０に記載の電荷ポンプであって、前記増幅回路は、前記第一のポンプ・クロック信号と、前記第一の伝達クロック信号と、前記第二のポンプ・クロック信号と、および前記第二の伝達クロック信号のうちの、前記少なくとも一つの前記パワーを増加させることを特徴とする、前記電荷ポンプ。
【請求項２２】
ａ）前記第一の伝達クロック信号を、前記第三のルーティング・トランジスタの前記ゲートに結合し、該伝達クロック信号の幅を増大する増幅回路と、ｂ）前記第二の伝達クロック信号を、前記第二のルーティング・トランジスタの前記ゲートに結合し、該伝達クロック信号の幅を増大する増幅回路と、ｃ）前記第一の伝達クロック信号を、前記第一のルーティング・トランジスタの前記ゲートに結合し、該伝達クロック信号の幅を増大する増幅回路と、およびｄ）前記第二の伝達クロック信号を、前記第四のルーティング・トランジスタの前記ゲートに結合し、該伝達クロック信号の幅を増大する増幅回路のうち、少なくとも一つをさらに具備する、請求項２０に記載の電荷ポンプ。
【請求項２３】
前記増幅回路は：
ａ）第一の複数のインバータであって：
入力および出力を有する第一のインバータであって、前記第一のインバータの前記入力は、前記第一のポンプ・クロック信号に結合される、前記第一のインバータと；
入力および出力を有する第二のインバータであって、前記第二のインバータの前記入力は、前記第一のインバータの前記出力に接続される、前記第二のインバータと；
入力および出力を有する第三のインバータであって、前記第三のインバータの前記入力は、前記第二のインバータの前記出力に接続される、前記第三のインバータと；
入力および出力を有する第四のインバータであって、前記第四のインバータの前記入力は、前記第三のインバータの前記出力に接続され、前記第四のインバータの前記出力は、
１）前記第一のポンプ・コンデンサの前記第一のターミナルと、および２）前記第三のポンプ・コンデンサの前記第一のターミナルとのうち、少なくとも一つに接続される、前記第四のインバータと
を含む、前記第一の複数のインバータと
ｂ）第二の複数のインバータであって：
入力および出力を有する第五のインバータであって、前記第五のインバータの前記入力は、前記第二の伝達クロック信号に結合される、前記第五のインバータと；
入力および出力を有する第六のインバータであって、前記第六のインバータの前記入力は、前記第五のインバータの前記出力に接続される、前記第六のインバータと；
入力および出力を有する第七のインバータであって、前記第七のインバータの前記入力は、前記第六のインバータの前記出力に接続される、前記第七のインバータと；
入力および出力を有する第八のインバータであって、前記第八のインバータの前記入力は、前記第七のインバータの前記出力に接続され、および前記第八のインバータの前記出力は、前記第二の伝達コンデンサの前記第一のターミナルに接続される、前記第八のインバータとを含む前記第二の複数のインバータと；
ｃ）第三の複数のインバータであって：
入力および出力を有する第九のインバータであって、前記第九のインバータの前記入力は、前記第二のポンプ・クロック信号に結合される、前記第九のインバータと；
入力および出力を有する第十のインバータであって、前記第十のインバータの前記入力は、前記第九のインバータの前記出力に接続される、前記第十のインバータと；
入力および出力を有する第十一のインバータであって、前記第十一のインバータの前記入力は、前記第十のインバータの前記出力に接続される、前記第十一のインバータと；
入力および出力を有する第十二のインバータであって、前記第十二のインバータの前記入力は、前記第十一のインバータの前記出力に接続され、および前記第十二のインバータの前記出力は、前記第二のポンプ・コンデンサの前記第一のターミナルに接続される、前記第十二のインバータと
を含む、前記第三の複数のインバータと；および
ｄ）第四の複数のインバータであって：
入力および出力を有する第十三のインバータであって、前記第十三のインバータの前記入力は、前記第一の伝達クロック信号に結合される、前記第十三のインバータと；
入力および出力を有する第十四のインバータであって、前記第十四のインバータの前記入力は、前記第十三のインバータの前記出力に接続される、前記第十四のインバータと；
入力および出力を有する第十五のインバータであって、前記第十五のインバータの前記入力は、前記第十四のインバータの前記出力に接続される、前記第十五のインバータと；
入力および出力を有する第十六のインバータであって、前記第十六のインバータの前記入力は、前記第十五のインバータの前記出力に接続され、および前記第十六のインバータの前記出力は、１）前記第一の伝達コンデンサの前記第一のターミナルと、および２）前記第三の伝達コンデンサの前記第一のターミナルとのうち、少なくとも一つに接続される、前記第十六のインバータと；
を含む、前記第四の複数のインバータと
のうち、一つ以上の含むことを特徴とする、請求項２１に記載の電荷ポンプ。
【請求項２４】
前記第一のルーティング・トランジスタの前記ゲートは、前記第十六の前記出力に接続され、前記第二のルーティング・トランジスタの前記ゲートは、前記第七のインバータの前記出力に接続され、前記第三のルーティング・トランジスタの前記ゲートは、前記第十五のインバータの前記出力に接続され、および前記第四のルーティング・トランジスタの前記ゲートは、前記第八のインバータの前記出力に接続されることを特徴とする、請求項２３に記載の電荷ポンプ。
【請求項２５】
半導体基板と；
前記半導体基板に配列される請求項１−２４何れかに記載の多重ステージ電荷ポンプとを具備する集積回路。
【請求項２６】
タイミング信号の電流の方向は、前記第一のタイミング信号コンポーネントおよび前記第二のタイミング信号コンポーネントの両方の間、一定に維持されることを特徴とする、請求項２５に記載の集積回路。
【請求項２７】
前記タイミング信号の電力は、前記第二のコンポーネントの前記開始によって増加することを特徴とする、請求項２５に記載の集積回路。
【請求項２８】
前記タイミング信号のパワーは、前記コンデンサは、電圧源、電流源、ならびにアースのうち、少なくとも一つに接続することによって、前記第二のタイミング信号コンポーネントの前記開始によって増加することを特徴とする、請求項２６に記載の集積回路。
【請求項２９】
集積基板と、
前記基板上のメモリ・アレイと；
前記メモリ・アレイに結合された複数のワード・ライン（word line）と；
前記半導体基板に配列される請求項１−２４何れかに記載の多重ステージ電荷ポンプとを具備する集積回路。
【請求項３０】
伝達回路及びポンプ・ノードを各々含む複数の直列電荷ポンプ・ステージを含む電荷ポンプ回路を制御するための方法であって、前記複数の直列電荷ポンプ・ステージの第一のステージ・ポンプ・ノードが、コンデンサを介して、第一のポンプ・タイミング信号に結合していて、第一のステージ・ポンプ・インターバルに渡ってポンプ・ノードをポンプし、第一のステージ伝達回路が、コンデンサを介して、第一の伝達タイミング信号に結合しており、第一のステージ伝達インターバル中に、電荷を供給ノードから、ポンプ・ノードに伝達するようにし、前記第一のステージ・ポンプ・インターバル及び第一のステージ伝達インターバルは、重なっておらず、前記複数の直列電荷ポンプ・ステージの第二のステージのポンプ・ノードは、第二のステージ・ポンプ・インターバル中に、コンデンサを介して、第二のポンプ・タイミング信号に結合しており、第二のステージ伝達回路は、コンデンサを介して、第二の伝達タイミング信号に結合していて、電荷を、ステージ伝達インターバル中に、第一のステージ・ポンプ・ノードから第二のステージ・ポンプ・ノードに伝達し、前記第二のステーシ・ポンプ・インターバルは、前記第一のステージ・伝達インターバルと重なっており、且つ前記第二のステージ・伝達インターバルとは重なっておらず、前記第二のステージ・伝達インターバルは、前記第一のステージ・ポンプ・インターバルと重なっており、前記方法が、
第一のポンプ・タイミング信号を、第一のステージ・ポンプ・ノードに供給し、第一の伝達タイミング信号を第一のステージ伝達回路に供給し、第二のポンプ・タイミング信号を第二のステージ・ポンプ・ノードに供給し、且つ第二の伝達タイミング信号を第二のステージ伝達回路に供給し、
前記第一のポンプ・タイミング信号の供給が、第一のコンポーネントをターンオンし、前記一のステージ・ポンプ・ノードを正電源に結合し、第一のコンポーネントの前記ターンオンから時間遅延の後、第二のコンポーネントをターンオンして、第１のステージ・ポンプ・インターバルの開始時であって、且つ第二のステージ・伝達インターバルの開始の前に、第一のステージ・ポンプ・ノードを前記正電源に結合することを含む、ことを特徴とする方法。
【請求項３１】
前記第一のポンプ・タイミング信号の供給が、第三のコンポーネントをターンオンして、第一のステージ・ポンプ・ノードを接地電源に結合し、第三のコンポーネントのターンオンから時間遅延した後、第一のステージ・ポンプ・インターバルの終了時であって、第一のステージ・伝達インターバルの開始の前に、第四のコンポーネントをターンオンして、第一のステージ・ポンプ・ノードを前記接地電源に接続することを含む、請求項３０に記載の方法。
【請求項３２】
第二の伝達タイミング信号のタイミングに応答して、前記第二のコンポーネントのターンオンのタイミングを調整することを含む請求項３０記載の方法。
【請求項３３】
第一の伝達タイミング信号のタイミングに応答して、前記第四のコンポーネントのターンオンのタイミングを調整することを含む請求項３０記載の方法。
【請求項３４】
第二の伝達タイミング信号のタイミングに応答して、前記第二のコンポーネントをターンオンするタイミングを調整し、第一の伝達タイミング信号のタイミングに応答して、前記第四のコンポーネントをターンオンするタイミングを調整することを特徴とする請求項３０記載の方法。
【発明の詳細な説明】
【０００１】
（発明の属する技術分野）
本発明は、チャージポンプ回路の分野に、厳密には、オフチップ電圧サプライの範囲外のオンチップ電圧を作り出すためにチャージポンプを使用する集積回路に関する。
【０００２】
（関係する技術の説明）
チャージポンプは、ピーク電流で駆動されるとき、大量の電力供給と同時に大きな暗騒音を発生する。電力供給ライン又は接地ラインが、チャージポンプと、同じチップ上の他のアナログ回路ブロックとで共用されている場合、他のアナログ回路ブロックは、チャージポンプの作り出す電力供給又は暗騒音の害を被ることになる。更に、フラッシュメモリアーキテクチャと、混合モード集積回路アーキテクチャとは、しばしば、チャージポンプと他のアナログ回路ブロックとに共有されている電力供給又は接地ラインを有している。必要とされているのは、電力供給と暗騒音の少ないチャージポンプであり、チャージポンプと他のアナログ回路ブロックとの間で、電力供給ライン及び／又は接地ラインが共有されている場合に、特に必要とされている。
【０００３】
図１は、チャージポンプ１００のブロック線図である。図１で、クロック信号回路２００は、ポンプタイミング信号２１０をポンプタイミング回路３００に供給する。ポンプタイミング回路３００は、増幅されたポンプタイミング信号をポンプステージ４００に供給する。ポンプタイミング回路３００は、電圧供給部３０２と接地部０４とに連結されている。
【０００４】
図２は、ポンプタイミング回路３００を概略的に示している。ポンプタイミング回路３００は、４つのインバータのシリーズ、即ち、第１インバータシリーズ３１０、第２インバータシリーズ３３０、第３インバータシリーズ３５０、第４インバータシリーズ３７０を含んでいる。
【０００５】
第１インバータシリーズ３１０は、入力３１２、第１インバータ３１４、第２インバータ３１６、第３インバータ３１８、第４インバータ３２０、出力３２２を含んでいる。入力３１２は、第１インバータ３１４の入力に接続されている。第１インバータ３１４、第２インバータ３１６、第３インバータ３１８、第４インバータ３２０は直列に接続されている。第４インバータ３２０の出力は出力３２２に接続されている。出力３２２は、増幅された第１ポンプクロック信号３２４を提供する。
【０００６】
第２インバータシリーズ３３０は、入力３３２、第５インバータ３３４、第６インバータ３３６、第７インバータ３３８、第８インバータ３４０、出力３４２を含んでいる。入力３３２は、第５インバータ３３４の入力に接続されている。第５インバータ３３４、第６インバータ３３６、第７インバータ３３８、第８インバータ３４０は直列に接続されている。第８インバータ３４０の出力は出力３４２に接続されている。出力３４２は、増幅された第２伝達クロック信号３４４を提供する。
【０００７】
第３インバータシリーズ３５０は、入力３５２、第９インバータ３５４、第１０インバータ３５６、第１１インバータ３５８、第１２インバータ３６０、出力３６２を含んでいる。入力３５２は、第９インバータ３５４の入力に接続されている。第９インバータ３５４、第１０インバータ３５６、第１１インバータ３５８、第１２インバータ３６０は直列に接続されている。第１２インバータ３６０の出力は出力３６２に接続されている。出力３６２は、増幅された第２ポンプクロック信号３６４を提供する。
【０００８】
第４インバータシリーズ３７０は、入力３７２、第１３インバータ３７４、第１４インバータ３７６、第１５インバータ３７８、第１６インバータ３８０、出力３８２を含んでいる。入力３７２は、第１３インバータ３７４の入力に接続されている。第１３インバータ３７４、第１４インバータ３７６、第１５インバータ３７８、第１６インバータ３８０は直列に接続されている。第１６インバータ３８０の出力は出力３８２に接続されている。出力３８２は、増幅された第１伝達クロック信号３８４を提供する。
【０００９】
次の表は、ポンプタイミング回路３００内のインバータの幾つかに関する、ｐチャネル及びｎチャネルトランジスタの長さ及び幅寸法を詳細に示したものである。
0004410945.tif 000002
【００１０】
図３にポンプステージ４００を概略的に示す。ポンプステージ４００は、入力４１０、第１ステージ４３０、第２ステージ４５０、第３ステージ４７０、ダイオード４９０、出力４２０を含んでいる。入力４１０、第１ステージ４３０、第２ステージ４５０、第３ステージ４７０、ダイオード４９０、出力４２０は直列に接続されている。入力４１０は、電圧供給部３０２（ＶＤＤ）及び第１ステージ４３０に連結されている。
【００１１】
第１ステージ４３０は、第１トランジスタ４３２、第２トランジスタ４３６、第１伝達コンデンサ４３８、第１ポンプコンデンサ４４２を含んでいる。第１トランジスタ４３２は、ゲート、ノード４３４に接続されたソース、入力４１０に接続されたドレインを有するｎチャネルトランジスタである。第２トランジスタ４３６は、ノード４３４に接続されたゲート、第１トランジスタ４３２のゲートに接続されたソース、第１トランジスタ４３２のドレインに接続されたドレインを有するｎチャネルトランジスタである。第１伝達コンデンサ４３８は、第４インバータシリーズの出力３８２に接続されている第１端子と、第１トランジスタ４３２のゲートに接続されている第２端子とを有する、コンデンサに接続されたｎチャネルトランジスタである。第１ポンプコンデンサ４４２は、第１インバータシリーズの出力３２２に接続された第１端子と、ノード４３４に接続された第２端子とを有している。
【００１２】
第２ステージ４５０は、第３トランジスタ４５２、第４トランジスタ４５６、第２伝達コンデンサ４５８、第２ポンプコンデンサ４６２を含んでいる。第３トランジスタ４５２は、ゲート、ノード４５４に接続されたソース、ノード４３４に接続されたドレインを有するｎチャネルトランジスタである。第４トランジスタ４５６は、ノード４５４に接続されたゲート、第３トランジスタ４５２のゲートに接続されたソース、第３トランジスタ４５２のドレインに接続されたドレインを有するｎチャネルトランジスタである。第２伝達コンデンサ４５８は、第２インバータシリーズの出力３４２に接続されている第１端子と、第３トランジスタ４５２のゲートに接続されている第２端子とを有する、コンデンサに接続されたｎチャネルトランジスタである。第２ポンプコンデンサ４６２は、第３インバータシリーズの出力３６２に接続された第１端子と、ノード４５４に接続された第２端子とを有している。
【００１３】
第３ステージ４７０は、第５トランジスタ４７２、第６トランジスタ４７６、第３伝達コンデンサ４７８、第３ポンプコンデンサ４８２を含んでいる。第５トランジスタ４７２は、ゲート、ノード４７４に接続されたソース、ノード４５４に接続されたドレインを有するｎチャネルトランジスタである。第６トランジスタ４７６は、ノード４７４に接続されたゲート、第５トランジスタ４７２のゲートに接続されたソース、第５トランジスタ４７２のドレインに接続されたドレインを有するｎチャネルトランジスタである。第３伝達コンデンサ４７８は、第４インバータシリーズの出力３８２に接続されている第１端子と、第５トランジスタ４７２のゲートに接続されている第２端子とを有する、コンデンサに接続されたｎチャネルトランジスタである。第３ポンプコンデンサ４８２は、第１インバータシリーズの出力３２２に接続された第１端子と、ノード４７４に接続された第２端子とを有している。
【００１４】
ダイオード４９０は、ノード４７４に接続された第１端子と、ポンプステージの出力４２０に接続された第２端子とを有する、ダイオードに接続されたｎチャネルトランジスタである。
【００１５】
現在まで、電力供給が少なく、暗騒音の低いチャージポンプに関する要件は、完全には満足されていない。この両要件に同時に対処する解が求められている。
【００１６】
（発明の開示）
本発明の第一の目的は、より少ない電源ノイズを有する電荷ポンプを供給することである。本発明の他の第一の目的は、より少ない基礎雑音を有する電荷ポンプを供給することである。本発明の他の第一の目的は、以前の設計の非効率性を克服する電荷ポンプを供給することである。
【００１７】
電荷ポンプは、タイミング信号出力からタイミング信号を供給する第一のタイミング回路を具備し、前記電荷ポンプ・ステージの各々は、コンデンサを介してタイミング信号を受信し、電荷は、遅延によって分離される二つのコンポーネントで作られるタイミング信号に応答して、出力へと励起される。電流は通常、タイミング信号の両方のコンポーネントの間、同じ方向に流れ、タイミング信号のパワーは、第二のコンポーネントの開始から増加する。タイミング信号のパワーは、コンデンサを電圧源、電流源、またはアース（ground）へと結合するために、第二のコンポーネントの使用によって増加する。
【００１８】
本発明の他の特徴に従って、電荷ポンプは、いくつかのタイミング信号に応答して、電荷を励起する。好ましい実施形態においては、第一および第二のコンポーネントの開始は、タイミング信号の別個の端部によって定義される。前記開始は、いくつかのクロック信号によって定義されうる。
【００１９】
本発明の他の特徴においては、二つのトランジスタおよび二つのコンデンサが、電荷ポンプ・ブースト・ステージ（charge pump boost stage）を形成する。好ましい実施形態において、二つのクロック信号は、前記コンデンサの一つを駆動する。増幅回路は、クロック信号の一つまたは両方のパワーを増加させることができ、ダイオードは電荷ポンプの出力に結合されうる。
【００２０】
本発明のさらなる特徴において、第二の電荷ポンプ・ステージが追加され、第三の電荷ポンプ・ステージが、四相電荷ポンプを定義するために追加される。本発明のさらなる特徴において、二つの伝達クロック信号（transfer clock signal）の一つまたは両方が、四相電荷ポンプにおいて、ポンプ・コンデンサの一つ以上を駆動するために使用されうる。本発明のさらに他の特徴に従って、単一のチップ上に電荷ポンプを含む集積回路が、供給される。
【００２１】
電荷ポンプにおいて流れるピーク電流の大きさ低減させるための方法は、極性を有する第一のタイミング信号で、電荷ポンプ・ノードを駆動させ、および前記第一および第二のタイミング信号の開始が、遅延によって分離されるように、前記極性を有する第二のタイミング信号で、前記ノードを駆動させることを含む。電荷ポンプにおいて流れるピーク電流の大きさを低減させるための他の方法は、コンデンサを通して前記ノードに結合された電流ハンドリング装置（current handling device）を作動させることによって、電荷ポンプ・ノードを駆動させ、および遅延の後で、第一の電流ハンドリング装置が作動されたままになっている一方で、前記コンデンサを通して前記ノードに結合された第二の電流ハンドリング装置を作動させることにより、前記ノードを駆動させることを含む。
【００２２】
（好適な実施例の詳細な説明）
図４は、本発明による、ピーク電流の低いチャージポンプのブロック線図である。図４で、クロック信号回路６００は、ポンプタイミング信号６１０をポンプタイミング回路７００に供給する。ポンプタイミング回路７００は、増幅されたポンプタイミング信号をポンプステージ９００に供給する。クロック回路８００は、ポンプタイミング回路７００に対して内部的に信号を処理し、ポンプタイミング信号６１０を増幅されたポンプタイミング信号へと処理する働きをする。
【００２３】
図５は、クロック信号回路６００によって供給されるポンプタイミング信号６１０の、電圧対時間のタイミング線図である。ポンプタイミング信号６１０は、４つの周期的なパルス列、即ち第１ポンプクロック信号６２０、第２伝達クロック信号６４０、第２ポンプクロック信号６６０、第１伝達クロック信号６８０を含んでいる。第１ポンプクロック信号６２０には、高レベル部６２２、降下端部６２４、低レベル部６２６、上昇端部６２８、高レベル部６３０の各部がある。第２伝達クロック信号６４０には、低レベル部６４２、上昇端部６４４、高レベル部６４６、降下端部６４８、低レベル部６５０の各部がある。第２ポンプクロック信号６６０には、上昇端部６６１、高レベル部６６２、降下端部６６４、低レベル部６６６、高レベル部６７０の各部がある。第１伝達クロック信号６８０には低レベル部６８２、上昇端部６８４、高レベル部６８６、降下端部６８８、低レベル部６９０の各部がある。
【００２４】
図６は、ポンプタイミング回路７００とクロック回路８００を概略的に示している。ポンプタイミング回路７００は、概ねトランジスタ幅が増加してゆく各インバータを通って進むことにより増幅を行う。ポンプタイミング回路７００は、４つのインバータのシリーズ、即ち、第１インバータシリーズ７１０、第２インバータシリーズ７３０、第３インバータシリーズ７５０、第４インバータシリーズ７７０を含んでいる。
【００２５】
第１インバータシリーズ７１０は、入力７１２、第１インバータ７１４、第２インバータ７１６、第３インバータ７１８、第４インバータ７２０、出力７２２を含んでいる。入力７１２は、第１ポンプクロック信号６２０を受け取る。入力７１２は、第１インバータ７１４の入力に接続されている。第１インバータ７１４、第２インバータ７１６、第３インバータ７１８、第４インバータ７２０は直列に接続されている。第４インバータ７２０の出力は出力７２２に接続されている。出力７２２は、増幅された第１ポンプクロック信号７２４を提供する。
【００２６】
第２インバータシリーズ７３０は、入力７３２、第５インバータ７３４、第６インバータ７３６、第７インバータ７３８、第８インバータ７４０、出力７４２を含んでいる。入力７３２は、第２伝達クロック信号６４０を受け取る。入力７３２は第５インバータ７３４の入力に接続されている。第５インバータ７３４、第６インバータ７３６、第７インバータ７３８、第８インバータ７４０は直列に接続されている。第７インバータ７３８の出力と第８インバータ７４０の入力とは、ノード７３９に接続されている。第８インバータ７４０の出力は、出力７４２に接続されている。出力７４２は、増幅された第２伝達クロック信号７４４を提供する。
【００２７】
第３インバータシリーズ７５０は、入力７５２、第９インバータ７５４、第１０インバータ７５６、第１１インバータ７５８、第１２インバータ７６０、出力７６２を含んでいる。入力７５２は第２ポンプクロック信号６６０を受け取る。入力７５２は第９インバータ７５４の入力に接続されている。第９インバータ７５４、第１０インバータ７５６、第１１インバータ７５８、第１２インバータ７６０は直列に接続されている。第１２インバータ７６０の出力は、出力７６２に接続されている。出力７６２は、増幅された第２ポンプクロック信号７６４を提供する。
【００２８】
第４インバータシリーズ７７０は、入力７７２、第１３インバータ７７４、第１４インバータ７７６、第１５インバータ７７８、第１６インバータ７８０、出力７８２を含んでいる。入力７７２は第１伝達クロック信号６８０を受け取る。入力７７２は、第１３インバータ７７４の入力に接続されている。第１３インバータ７７４、第１４インバータ７７６、第１５インバータ７７８、第１６インバータ７８０は直列に接続されている。第１５インバータ７７８の出力と第１６インバータ７８０の入力とは、ノード７７９に接続されている。第１６インバータ７８０の出力は、出力７８２に接続されている。出力７８２は、増幅された第１伝達クロック信号７８４を提供する。
【００２９】
次の表は、ポンプタイミング回路７００内のインバータに関する、ｐチャネル及びｎチャネルトランジスタの長さ及び幅寸法の例を詳細に示したものである。勿論、本発明がこの例に限定されるものではない。
0004410945.tif 000003
【００３０】
第２インバータシリーズ７３０と第４インバータシリーズ７７０は、第１インバータシリーズの出力７２２と第３インバータシリーズの出力７６２とに、ルーティング・トランジスタを通して連結されている。クロック回路８００は、第１ルーティング・トランジスタ８１０、第２ルーティング・トランジスタ８２０、第３ルーティング・トランジスタ８３０、第４ルーティング・トランジスタ８４０、接地部８５０、電圧供給部８６０を含んでいる。第１ルーティング・トランジスタ８１０は、ゲートが第４インバータシリーズの出力７８２に接続され、ソースが接地部８５０に接続され、ドレインが第１インバータシリーズの出力７２２に接続された、ｎチャネルトランジスタである。第２ルーティング・トランジスタ８２０は、ゲートがノード７３９に接続され、ソースが電圧供給部８６０に接続され、ドレインが第１インバータシリーズの出力７２２に接続された、ｐチャネルトランジスタである。第３ルーティング・トランジスタ８３０は、ゲートがノード７７９に接続され、ソースが電圧供給部８６０に接続され、ドレインが第３インバータシリーズの出力７６２に接続された、ｐチャネルトランジスタである。第４ルーティング・トランジスタ８４０は、ゲートが第２インバータシリーズの出力７４２に接続され、ソースが接地部８５０に接続され、ドレインが第３インバータシリーズの出力７６２に接続された、ｎチャネルトランジスタである。
【００３１】
次の表は、クロック回路８００の中のルーティング・トランジスタに関する、ｐチャネル及びｎチャネルトランジスタの長さ及び幅寸法の例を詳細に示したものである。勿論、本発明がこの例に限定されるものではない。
0004410945.tif 000004
【００３２】
上記例において、第１ルーティング・トランジスタ８１０の幅と第４インバータ７２０内のｎチャネルトランジスタの幅の和が、第４インバータ３２０内のｎチャネルトランジスタの幅に一致することが理解頂けよう。第２ルーティング・トランジスタ８２０の幅と第４インバータ７２０内のｐチャネルトランジスタの幅の和は、第４インバータ３２０内のｐチャネルトランジスタの幅に一致する。第３ルーティング・トランジスタ８３０の幅と第１２インバータ７６０内のｐチャネルトランジスタの幅の和は、第１２インバータ３６０内のｐチャネルトランジスタの幅に一致する。第４ルーティング・トランジスタ８４０の幅と第１２インバータ７６０内のｎチャネルトランジスタの幅の和は、第１２インバータ３６０内のｎチャネルトランジスタの幅に一致する。
【００３３】
図７は、ポンプステージ９００を概略的に示したものである。三重ウェルトランジスタが、丸く囲んだトランジスタで示されている。肉厚ゲート酸化物を有するトランジスタが、ゲートを長方形で示したトランジスタで示されている。追加不純物埋め込みの間のマスキングに起因する低閾値電圧を有するトランジスタが、ハッチング付長方形を有するトランジスタで示されている。
【００３４】
ポンプステージ９００は、入力９１０、第１ステージ９３０、第２ステージ９５０、第３ステージ９７０、ダイオード９９０、出力９２０を含んでいる。入力９１０、第１ステージ９３０、第２ステージ９５０、第３ステージ９７０、ダイオード９９０、出力９２０は直列に接続されている。入力９１０は、電圧供給部８６０及び第１ステージ９３０と連結されている。
【００３５】
第１ステージ９３０は、第１トランジスタ９３２、第２トランジスタ９３６、第１伝達コンデンサ９３８、第１ポンプコンデンサ９４２を含んでいる。第１トランジスタ９３２は、ゲートと、ノード９３４に接続されたソースと、入力９１０に接続されたドレインとを有する、肉厚ゲート酸化物を備えた、ｎチャネル三重ウェルトランジスタである。第２トランジスタ９３６は、ノード９３４に接続されたゲートと、第１トランジスタ９３２のゲートに接続されたソースと、第１トランジスタ９３２のドレインに接続されたドレインとを有する、肉厚ゲート酸化物を備えたｎチャネル三重ウェルトランジスタである。第１伝達コンデンサ９３８は、第４インバータシリーズの出力７８２に接続された第１端子と、第１トランジスタ９３２のゲートに接続された第２端子とを有する、肉厚ゲート酸化物と低閾値電圧を備えた、コンデンサに接続されたｎチャネルトランジスタである。第１ポンプコンデンサ９４２は、第１インバータシリーズの出力７２２に接続された第１端子と、ノード９３４に接続された第２端子とを有する、２００ピコファラッドのコンデンサである。
【００３６】
第２ステージ９５０は、第３トランジスタ９５２、第４トランジスタ９５６、第２伝達コンデンサ９５８、第２ポンプコンデンサ９６２を含んでいる。第３トランジスタ９５２は、ゲートと、ノード９５４に接続されたソースと、ノード９３４に接続されたドレインとを有する、肉厚ゲート酸化物を備えた、ｎチャネル三重ウェルトランジスタである。第４トランジスタ９５６は、ノード９５４に接続されたゲートと、第３トランジスタ９５２のゲートに接続されたソースと、第３トランジスタ９５２のドレインに接続されたドレインとを有する、肉厚ゲート酸化物を備えた、ｎチャネル三重ウェルトランジスタである。第２伝達コンデンサ９５８は、第２インバータシリーズの出力７４２に接続された第１端子と、第３トランジスタ９５２のゲートに接続された第２端子とを有する、肉厚ゲート酸化物と低閾値電圧を備えた、コンデンサに接続されたｎチャネルトランジスタである。第２ポンプコンデンサ９６２は、第３インバータシリーズの出力７６２に接続された第１端子と、ノード９５４に接続された第２端子とを有する、２００ピコファラッドのコンデンサである。
【００３７】
第３ステージ９７０は、第５トランジスタ９７２、第６トランジスタ９７６、第３伝達コンデンサ９７８、第３ポンプコンデンサ９８２を含んでいる。第５トランジスタ９７２は、ゲートと、ノード９７４に接続されたソースと、ノード９５４に接続されたドレインとを有する、肉厚ゲート酸化物を備えた、ｎチャネル三重ウェルトランジスタである。第６トランジスタ９７６は、ノード９７４に接続されたゲートと、第５トランジスタ９７２のゲートに接続されたソースと、第５トランジスタ９７２のドレインに接続されたドレインとを有する、肉厚ゲート酸化物を備えた、ｎチャネル三重ウェルトランジスタである。第３伝達コンデンサ９７８は、第４インバータシリーズの出力７８２に接続された第１端子と、第５トランジスタ９７２のゲートに接続された第２端子とを有する、肉厚ゲート酸化物と低閾値電圧を備えた、コンデンサに接続されたｎチャネルトランジスタである。第３ポンプコンデンサ９８２は、第１インバータシリーズの出力７２２に接続された第１端子と、ノード９７４に接続された第２端子とを有する、２００ピコファラッドのコンデンサである。
【００３８】
ダイオード９９０は、ノード９７４に接続された第１端子と、ポンプステージ出力９２０に接続された第２端子とを有する、肉厚ゲート酸化物を備えた、ダイオードに接続されたｎチャネル三重ウェルトランジスタである。
【００３９】
次の表は、ポンプステージ９００内のｎチャネルトランジスタの長さ及び幅寸法の例を幾つか詳細に示したものである。勿論、本発明がこの例に限定されるものではない。
0004410945.tif 000005
【００４０】
図８Ａは、ポンプタイミング回路３００によって提供される、増幅された第１ポンプクロック信号３２４と増幅された第２ポンプクロック信号３６４を、電圧対時間で表したタイミング線図である。図８Ｂは、ポンプタイミング回路７００によって提供される、増幅された第１ポンプクロック信号７２４と増幅された第２ポンプクロック信号７６４を、電圧対時間で表したタイミング線図である。
【００４１】
図９は、ポンプタイミング回路７００によって提供される、増幅された第２伝達クロック信号７４４と増幅された第１伝達クロック信号７８４を、電圧対時間で表したタイミング線図である。
【００４２】
図１０Ａは、電圧供給部３０２によって提供される電流信号１３００を、電流対時間で表したタイミング線図である。図１０Ｂは、電圧供給部８６０によって提供される電流信号１４００を、電流対時間で表したタイミング線図である。
【００４３】
図１１Ａは、接地部３０４によって降下する電流信号１５００を、電流対時間で表したタイミング線図である。図１１Ｂは、接地部８５０によって降下する電流信号１６００を、電流対時間で表したタイミング線図である。
【００４４】
図４−１１Ｂに関し、第１ポンプクロック信号６２０の降下端部６２０は、第１インバータシリーズの入力７１２によって受信され、第１インバータシリーズ７１０によって処理され、第４インバータ７２０によって駆動された、増幅された第１ポンプクロック信号７２４の降下端部１１０５となる。増幅された第１ポンプクロック信号７２４の降下端部１１０５は、第１ポンプコンデンサ９４２を通してノード９３４と、そして第３ポンプコンデンサ９８２を通してノード９７４と容量的に結合される。すると、ノード９３４とノード９７４の電圧はドロップする。第１ポンプクロック信号６２０の低レベル部６２６も同様に処理され、ノード９３４とノード９７４の電圧は駆動低下され続ける。このようにして、降下端部６２４が生じると、電流信号１４００に電流スパイク１４１０が発生し、電流信号１６００に電流スパイク１６１０が発生する。
【００４５】
第１ポンプクロック信号６２０の降下端部６２４の後の時間遅れに続いて、第１伝達クロック信号６８０の上昇端部６８４が第４インバータシリーズの入力７７２によって受信される。上昇端部６８４は、第４インバータシリーズ７７０によって第４インバータシリーズの出力７８２まで処理され、更に、第１ルーティング・トランジスタ８１０によって処理される。第１ルーティング・トランジスタ８１０は、第４インバータ７２０を支援し、ノード９３４とノード９７４の電圧を低下させる。第１伝達クロック信号６８０の高レベル部６８６も同様に処理され、ノード９３４とノード９７４の電圧は駆動低下され続ける。このように、第１伝達クロック信号６８０の上昇端部６８４は第１ポンプクロック信号６２０の低レベル部６２６と結合されて、電流信号１４００の電流スパイク１４２０となり、電流信号１６００の電流スパイク１６２０となる。
【００４６】
上記の方法で、時間遅れにより隔てられ、２つの構成要素でノード９３４とノード９７４の電圧を駆動低下すると、有用な結果が生じる。具体的には、電流信号のスパイクが極めて低い。２つの構成要素でノード９３４とノード９７４の電圧を駆動低下すると、それぞれ大きさが約１１ｍＡと１８．６ｍＡの電流スパイク１４１０と１４２０とを有する電流信号１４００が生まれる。これに対し、１つの構成要素でノード９３４とノード９７４の電圧を駆動低下すると、約２５ｍＡという遙かに高いピーク１３１０を有する電流信号１３００が生まれる。同様に、２つの構成要素でノード９３４とノード９７４の電圧を駆動低下すると、それぞれ大きさが約１２ｍＡと１８．６ｍＡの電流スパイク１６１０と１６２０とを有する電流信号１６００が生まれる。これに対し、１つの構成要素でノード９３４とノード９７４の電圧を駆動低下すると、約２７．４ｍＡという遙かに高いピーク１５１０を有する電流信号１５００が生まれる。
【００４７】
第１ポンプクロック信号６２０の上昇端部６２８は、第１インバータシリーズの入力７１２によって受信され、第１インバータシリーズ７１０によって処理され、第４インバータ７２０によって駆動された、増幅された第１ポンプクロック信号７２４の上昇端部１１２５となる。増幅された第１ポンプクロック信号７２４の上昇端部１１２５は、第１ポンプコンデンサ９４２を介しノード９３４と、そして第３ポンプコンデンサ９８２を介しノード９７４と容量的に結合される。すると、ノード９３４とノード９７４の電圧は上昇する。第１ポンプクロック信号６２０の高レベル部６３０も同様に処理され、ノード９３４とノード９７４の電圧は駆動上昇され続ける。このようにして、上昇端部６２８が生じると、電流信号１４００に電流スパイク１４４０が発生し、電流信号１６００に電流スパイク１６４０が発生する。
【００４８】
第１ポンプクロック信号６２０の上昇端部６２８の後の時間遅れに続いて、第２伝達クロック信号６４０の上昇端部６４４が第２インバータシリーズの入力７３２によって受信される。上昇端部６４４は、第２インバータシリーズ７３０によってノード７３９まで処理され、更に、第２ルーティング・トランジスタ８２０によって処理される。第２ルーティング・トランジスタ８２０は、第４インバータ７２０を支援し、ノード９３４とノード９７４の電圧を駆動上昇させる。第２伝達クロック信号６４０の高レベル部６４６も同様に処理され、ノード９３４とノード９７４の電圧は駆動上昇され続ける。このように、第２伝達クロック信号６４０の上昇端部６４４は第１ポンプクロック信号６２０の高レベル部６３０と結合され、電流信号１４００の電流スパイク１４６５となり、電流信号１６００の電流スパイク１６６５となる。
【００４９】
上記の方法で、時間遅れにより隔てられ、２つの構成要素でノード９３４とノード９７４の電圧を駆動上昇すると、有用な結果が生じる。具体的には、電流スパイクが極めて低い。２つの構成要素でノード９３４とノード９７４の電圧を駆動上昇すると、それぞれ大きさが約１８．６ｍＡと１５ｍＡの電流スパイク１４４０と１４６５とを有する電流信号１４００が生まれる。これに対し、１つの構成要素でノード９３４とノード９７４の電圧を駆動上昇すると、約３６ｍＡという遙かに高いピーク１３４０を有する電流信号１３００が生まれる。同様に、２つの構成要素でノード９３４とノード９７４の電圧を駆動上昇すると、それぞれ大きさが約１３ｍＡと１５ｍＡの電流スパイク１６４０と１６６５とを有する電流信号１６００が生まれる。これに対し、１つの構成要素でノード９３４とノード９７４の電圧を駆動上昇すると、約２２ｍＡという遙かに高いピーク１５４０を有する電流信号１５００が生まれる。
【００５０】
第２ポンプクロック信号６６０の降下端部６６４は、第３インバータシリーズの入力７５２によって受信され、第３インバータシリーズ７５０によって処理され、第１２インバータ７６０によって駆動された、増幅された第２ポンプクロック信号７６４の降下端部１１５０となる。増幅された第２ポンプクロック信号７６４の降下端部１１５０は、第２ポンプコンデンサ９６２を通してノード９５４と容量的に結合される。すると、ノード９５４の電圧はドロップする。第２ポンプクロック信号６６０の低レベル部６６６も同様に処理され、ノード９５４の電圧は駆動低下され続ける。このようにして、降下端部６６４が生じると、電流信号１４００に電流スパイク１４５５が発生し、電流信号１６００に電流スパイク１６５５が発生する。
【００５１】
第２ポンプクロック信号６６０の降下端部６６４の後の時間遅れに続いて、第２伝達クロック信号６４０の上昇端部６４４が第２インバータシリーズの入力７３２によって受信される。上昇端部６４４は、第２インバータシリーズ７３０によって第２インバータシリーズの出力７４２まで処理され、更に、第４ルーティング・トランジスタ８４０によって処理される。第４ルーティング・トランジスタ８４０は、第１２インバータ７６０を支援し、ノード９５４の電圧を駆動低下させる。第２伝達クロック信号６４０の高レベル部６４６も同様に処理され、ノード９５４の電圧は駆動低下され続ける。このように、第２伝達クロック信号６４０の上昇端部６４４は第２ポンプクロック信号６６０の低レベル部６６６と結合され、電流信号１４００の電流スパイク１４６５となり、電流信号１６００の電流スパイク１６６５となる。
【００５２】
上記の方法で、時間遅れにより隔てられ、２つの構成要素でノード９５４の電圧を駆動低下すると、有用な結果が生じる。具体的には、電流信号スパイクが極めて低い。２つの構成要素でノード９５４の電圧を駆動低下すると、それぞれ大きさが約１３ｍＡと１５ｍＡの電流スパイク１４５５と１４６５とを有する電流信号１４００が生まれる。これに対し、１つの構成要素でノード９５４の電圧を駆動低下すると、約２６ｍＡという遙かに高いピーク１３５５を有する電流信号１３００が生まれる。同様に、２つの構成要素でノード９５４の電圧を駆動低下すると、それぞれ大きさが約１１ｍＡと１５ｍＡの電流スパイク１６５５と１６６５とを有する電流信号１６００が生まれる。これに対し、１つの構成要素でノード９５４の電圧を駆動低下すると、約２７ｍＡという遙かに高いピーク１５５５を有する電流信号１５００が生まれる。
【００５３】
第２ポンプクロック信号６６０の上昇端部６６１は、第３インバータシリーズの入力７５２によって受信され、第３インバータシリーズ７５０によって処理され、第１２インバータ７６０によって駆動された、増幅された第２ポンプクロック信号７６４の上昇端部１１０２となる。増幅された第２ポンプクロック信号７６４の上昇端部１１０２は、第２ポンプコンデンサ９６２を通してノード９５４と容量的に結合される。すると、ノード９５４の電圧は上昇する。第２ポンプクロック信号６６０の高レベル部６６２も同様に処理され、ノード９５４の電圧は駆動上昇され続ける。このようにして、上昇端部６６１が生じると、電流信号１４００に電流スパイク１４０２が発生し、電流信号１６００に電流スパイク１６０２が発生する。
【００５４】
第２ポンプクロック信号６６０の上昇端部６６１の後の時間遅れに続いて、第１伝達クロック信号６８０の上昇端部６８４が第４インバータシリーズの入力７７２によって受信される。上昇端部６８４は、第４インバータシリーズ７７０によってノード７７９まで処理され、更に、第３ルーティング・トランジスタ８３０によって処理される。第３ルーティング・トランジスタ８３０は、第１２インバータ７６０を支援し、ノード９５４の電圧を駆動上昇させる。第１伝達クロック信号６８０の高レベル部６８６も同様に処理され、ノード９５４の電圧は駆動上昇され続ける。このように、第１伝達クロック信号６８０の上昇端部６８４は第２ポンプクロック信号６６０の高レベル部６６２と結合され、電流信号１４００の電流スパイク１４２０となり、電流信号１６００の電流スパイク１６２０となる。
【００５５】
上記の方法で、時間遅れにより隔てられ、２つの構成要素でノード９５４の電圧を駆動上昇すると、有用な結果が生じる。この場合も、電流信号スパイクが極めて低い。２つの構成要素でノード９５４の電圧を駆動上昇すると、それぞれ大きさが約１６ｍＡと１８．６ｍＡの電流スパイク１４０２と１４２０とを有する電流信号１４００が生まれる。これに対し、１つの構成要素でノード９５４の電圧を駆動上昇すると、約２６ｍＡという遙かに高いピーク１３０２を有する電流信号１３００が生まれる。同様に、２つの構成要素でノード９５４の電圧を駆動上昇すると、それぞれ大きさが約１５ｍＡと１８．６ｍＡの電流スパイク１６０２と１６２０とを有する電流信号１６００が生まれる。これに対し、１つの構成要素でノード９５４の電圧を駆動上昇すると、約２６ｍＡという遙かに高いピーク１５０２を有する電流信号１５００が生まれる。
【００５６】
図１２Ａは、ポンプステージの出力４２０によって供給される電流を、電流対時間で表したタイミング線図である。図１２Ｂは、ポンプステージの出力９２０によって供給される電流を、電流対時間で表したタイミング線図である。
【００５７】
図１３は、本発明による、ピーク電流の低いチャージポンプを利用した集積回路の簡素化した線図である。集積回路１９００は、半導体基板を含んでいる。メモリーアレイ１９０１は、通常は、供給電位ＶＤＤと接地電位とを受け取るようになっている供給端子１９０２と１９０３で装置に適用される予め規定されている供給電位の範囲の、外側にある作動電圧を利用する装置上に含まれている。
【００５８】
この例の集積回路は、メモリー制御状態マシン１９０４を含んでおり、このマシン１９０４はメモリーアレイ１９０１に関する様々な作動モードを確立する。入力信号は、制御状態マシン１９０４に適用される制御信号１９０５と、メモリーアレイ回路に適用されるアドレス信号１９０６と、これもメモリーアレイ１９０１に適用されるデータ信号１９０７とを含んでいる。本発明によれば、供給電位ＶＤＤと接地電位とを受け取るようになっている装置上に、ピーク電流の低いチャージポンプ１９０８が含まれている。
【００５９】
図１３は、予め規定されている供給電位の範囲外の作動電圧を利用するオンチップ回路を含んでいる、非常に多様な集積回路を表している。フラッシュメモリーデバイスのようなメモリーデバイスは、本発明による集積回路の１つのクラスである。
【００６０】
本発明の他の実施例では、他のトランジスタサイズ、例えば、ルーティング・トランジスタの幅とインバータ内のトランジスタの幅の間の割合が異なるもの、酸化物厚さが異なるものを使用することができる。本発明のもう１つの実施例は、ネガティブチャージポンプである。本発明の又別の実施例では、単一の信号でトリガされる２つの構成要素でチャージポンプノードを駆動する。この単一の信号は、第１の構成要素をトリガし、単一の信号の遅延部分が第２の構成要素をトリガする。
【００６１】
以上、本発明を理解して頂くため、様々な実施例を取り上げて説明してきた。但し、本発明は、これら開示した形態だけに限定されるものではない。様々な修正を施し、また等価な配置を作れることは明らかであろう。
【図面の簡単な説明】
【図１】  公知のチャージポンプのブロック線図である。
【図２】  公知のポンプタイミング回路の回路図である。
【図３】  公知のポンプステージのシリーズの回路図である。
【図４】  本発明のある実施例を示す、チャージポンプのブロック線図である。
【図５】  ポンプタイミング信号を示すタイミング線図である。
【図６】  ポンプタイミング回路とクロック回路の回路図である。
【図７】  ポンプステージの回路図である。
【図８Ａ】  ポンプタイミング回路によって供給される、増幅されたポンプタイミング信号のタイミング線図である。
【図８Ｂ】  ポンプタイミング回路によって供給される、増幅されたポンプタイミング信号のタイミング線図である。
【図９】  ポンプタイミング回路によって供給される、増幅されたポンプタイミング信号のタイミング線図である。
【図１０Ａ】  公知のチャージポンプの電圧供給によって供給される電流のタイミング線図である。
【図１０Ｂ】  チャージポンプの電圧供給によって供給される電流のタイミング線図である。
【図１１Ａ】  公知のチャージポンプの接地により低減される電流のタイミング線図である。
【図１１Ｂ】  チャージポンプの接地により低減される電流のタイミング線図である。
【図１２Ａ】  公知のチャージポンプの出力により供給される電流のタイミング線図である。
【図１２Ｂ】  チャージポンプの出力によって供給される電流のタイミング線図である。
【図１３】  ピーク電流の低い４相チャージポンプを利用した集積回路の簡素化したブロック線図である。
以上の内、タイミング線図を示している図は全て、約７７０ナノ秒から約１マイクロ秒までの、同じタイムフレームを示している。
【図１】
0004410945.tif 000006
【図２】
0004410945.tif 000007
【図３】
0004410945.tif 000008
【図４】
0004410945.tif 000009
【図５】
0004410945.tif 000010
【図６】
0004410945.tif 000011
【図７】
0004410945.tif 000012
【図８Ａ】
0004410945.tif 000013
【図８Ｂ】
0004410945.tif 000014
【図９】
0004410945.tif 000015
【図１０Ａ】
0004410945.tif 000016
【図１０Ｂ】
0004410945.tif 000017
【図１１Ａ】
0004410945.tif 000018
【図１１Ｂ】
0004410945.tif 000019
【図１２Ａ】
0004410945.tif 000020
【図１２Ｂ】
0004410945.tif 000021
【図１３】
0004410945.tif 000022