(57)【特許請求の範囲】
【請求項１】
ハウジング、及びハウジングに取り付けられるメモリとコントローラのアセンブリを有する記憶デバイスであって、
前記ハウジングが、貫通孔、プラグ部、及び他の記憶デバイスのプラグ部を受け入れるために適用されるソケット部、を有し、
前記プラグ部が、上内面、及び底内面、を有し、
前記ソケット部が、上内面、及び底内面、を有し、
前記メモリとコントローラのアセンブリが、貫通孔に取り付けられた前記回路基板、ソースコントローラ集積回路（ソースコントローラＩＣ）、及びメモリ集積回路（メモリＩＣ）、を有し、
前記回路基板が、上面、底面、ハウジングのプラグ部に取り付けられる第１のセクション、ハウジングのソケット部に対応して取り付けられる第２のセクション、当該回路基板に取り付けられる回路、回路から伸長し、間隔を置いて上面に形成され、回路基板の第１のセクションに取り付けられる複数の第１の電気接点、及び回路から伸長し、間隔を置いて上面に形成され、回路基板の第２のセクションに取り付けられる複数の第２の電気接点、を有し、
前記回路基板の底面に取り付けられ、回路基板の回路と電気的に接続するソースコントローラ集積回路（ソースコントローラＩＣ）、及び
前記回路基板の底面に取り付けられ、回路基板の回路と電気的に接続するメモリ集積回路（メモリＩＣ）、を備える、
記憶デバイス。
【請求項２】
ハウジングのプラグ部内にあって、プラグ部の上内面と第１の電気接点との間に形成されるプラグスペース、及びハウジングのソケット部内にあって、ソケット部の上内面と第２の電気接点との間に形成されるソケットスペース、を更に備える、請求項１に記載の記憶デバイス。
【請求項３】
ソースコントローラＩＣ及びメモリＩＣを覆って保持するために、回路基板の底面上であって、回路基板の底面とプラグ部及びソケット部の底内面との間に取り付けられる位置決めグリューを更に有する、請求項１に記載の記憶デバイス。
【請求項４】
回路基板の底面に取り付けられ、回路基板の回路と電気的に接続し、位置決めグリューによって覆われる複数の受動コンポーネントを更に有する、請求項３に記載の記憶デバイス。
【請求項５】
ソケット部が、ソケット部の上内面及び底内面にそれぞれ取り付けられる２つの弾性突起を更に有する、請求項１に記載の記憶デバイス。
【請求項６】
各第２の電気接点が電気的弾性シートを有する、請求項１に記載の記憶デバイス。
【請求項７】
位置決めグリューが、底面、及びプラグ部の底内面と回路基板の底面との間の高さに等しい、位置決めグリューの底面と回路基板の底面との間の高さ、を有する、請求項３に記載の記憶デバイス。
【請求項８】
各電気的弾性シートが２つの側面を有し、側面の内の少なくとも１つが第２の電気接点の内の対応する１つと接続する、請求項６に記載の記憶デバイス。
【請求項９】
各電気的弾性シートが逆Ｖ型の突起部を更に有する、請求項８に記載の記憶デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶デバイスに関し、より具体的には、小型で、他の記憶デバイスと接続するためのプラグ及びソケットを有する高密度記憶デバイスに関する。
【背景技術】
【０００２】
ユニバーサルシリアルバスフラッシュドライブ（ＵＳＢフラッシュドライブ）等の記憶デバイスは、小型で、軽量で、取り外し可能且つ書き換え可能なデータ記憶デバイスとして使用される。その記憶デバイスは、大抵は、データ又は情報を出力又は入力するためにコンピュータと接続するためのＵＳＢコネクタ等のインターフェースコネクタを有する。
【０００３】
図６を参照すると、従来の記憶デバイスは、サイズ、シェル（３０）、及びメモリとコントローラのアセンブリ（４０）からなる。
【０００４】
シェル（３０）は、内側シェル（３１）及び外側シェル（３２）からなる。内側シェル（３１）は、金属製で、内側端及び外側端（３３）を有する。外側端（３３）は、コンピュータに差し込まれることができる。外側シェル（３２）は、プラスチック製で、内側シェル（３１）の閉じられた端を覆う。
【０００５】
メモリとコントローラのアセンブリ（４０）は、内側シェル（３１）に取り付けられ、回路基板（４１）、複数の位置決めグリュー（４２）、ソースコントローラ集積回路（ソースコントローラＩＣ）（４３）、及びメモリ集積回路（メモリＩＣ）（４４）、及び発振器（４５）を有する。
【０００６】
回路基板（４１）は、端、上面、底面、回路、及び複数の電気接点（４６）を有する。回路は、上面及び底面に取り付けられる。電気接点（４６）は、回路基板（４１）の端の近傍から間隔を置いて上面に形成され、平らな回路基板（４１）の端から伸長する。
【０００７】
位置決めグリュー（４２）は、外側端（３３）の内側に取り付けられ、シェル（３１）の外側端（３３）、電気接点（４６）、及び回路基板（４１）を互いに接続するために、回路基板（４１）の上面と内側シェル（３１）との間及び回路基板（４１）の底面と内面との間にそれぞれ取り付けられる。
【０００８】
ソースコントローラＩＣ（４３）は、回路基板（４１）の上面に取り付けられ、回路基板（４１）の上面と内側シェル（３１）との間に取り付けられた位置決めグリュー（４２）に隣接し、回路基板（４１）の回路と電気的に接続する。
【０００９】
メモリＩＣ（４４）は、回路基板（４１）の底面に取り付けられ、回路基板（４１）の底面と内側シェル（３１）との間に取り付けられた位置決めグリュー（４２）に隣接し、回路基板（４１）の回路と電気的に接続する。
【００１０】
発振器（４５）は、回路基板（４１）の上面に取り付けられ、ソースコントローラＩＣ（４３）に隣接し、回路基板（４１）の回路と電気的に接続する。
【００１１】
しかしながら、ソースコントローラＩＣ（４３）及びメモリＩＣ（４４）は、それぞれ回路基板（４１）の上面及び底面に取り付けられるので、従来の記憶デバイスの大きさは拡大される。更に、従来の記憶デバイスは、外側端（３３）を有するだけなので、別の記憶デバイスを受け入れて接続するためのソケットを有さないので、従来の記憶デバイスは、限られたユーザビリティを有する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の第一の目的は、小型で、他の記憶デバイスと接続するためのプラグ及びソケットを有する高密度記憶デバイスを提供することである。
【課題を解決するための手段】
【００１３】
この目的を達成するために、高密度記憶デバイスは、ハウジング、及びメモリとコントローラのアセンブリを有する。ハウジングは、プラグ部及びソケット部を有する。メモリとコントローラのアセンブリは、ハウジングに取り付けられ、回路基板、ソースコントローラ集積回路（ソースコントローラＩＣ）、及びメモリ集積回路（メモリＩＣ）を有する。回路基板は、上面、底面、回路基板に取り付けられた回路、複数の第１の電気接点、及び複数の第２の電気接点を有する。第１の電気接点は、回路から伸長し、間隔を置いて上面に形成される。第２の電気接点は、回路から伸長し、間隔を置いて上面に形成される。ソースコントローラＩＣは、回路基板の底面に取り付けられ、回路基板の回路と電気的に接続している。メモリＩＣは、回路基板の底面に形成され、回路基板の回路と電気的に接触している。
【発明を実施するための最良の形態】
【００１４】
図１及び図２を参照すると、本発明に従う高密度記憶デバイスは、サイズを有し、ハウジング（１０）、メモリとコントローラのアセンブリ（２０）、プラグスペース（１６）、及びソケットスペース（１７）からなる。
【００１５】
ハウジング（１０）は、貫通孔、プラグ部（１１）、及びソケット部（１２）からなる。プラグ部（１１）は、コンピュータ又は他の高密度記憶デバイスに差し込むことが可能で、上内面、底内面、及び狭窄した開口（１３）を有する。ソケット部（１２）は、別の高密度記憶デバイスのプラグ部を受け入れ、上内面、底内面、拡大した開口（１４）、及び２つの弾性突起（１５）を有する。弾性突起（１５）は、それぞれソケット部（１２）の上内面及び底内面に取り付けられる。第１の高密度記憶デバイスのプラグ部（１１）が第２の高密度記憶デバイスのソケット部（１２）に差し込まれると、第２の高密度記憶デバイスの弾性突起（１５）は、適当な位置に第１の高密度記憶デバイスのプラグ部（１１）を保持する。
【００１６】
メモリとコントローラのアセンブリ（２０）は、ハウジング（１０）に取り付けられ、回路基板（２１）、ソースコントローラ集積回路（ソースコントローラＩＣ）（２２）、メモリ集積回路（メモリＩＣ）（２３）、位置決めグリュー（２４）、及び複数の受動コンポーネントを有する。
【００１７】
図３乃至図５を更に参照すると、回路基板（２１）は、貫通孔に取り付けられ、上面（２１１）、底面（２１２）、第１のセクション（２８）、第２のセクション（２９）、回路、複数の第１の電気接点（２５）、及び複数の第２の電気接点（２６）を有する。第１のセクション（２８）は、ハウジング（１０）のプラグ部（１１）に対応して取り付けられる。第２のセクション（２９）は、ハウジング（１０）のソケット部（１２）に対応して取り付けられる。回路は、回路基板（２１）に取り付けられる。第１の電気接点（２５）は、回路から伸長し、間隔を置いて上面（２１１）に形成され、回路基板（２１）の第１のセクション（２８）に取り付けられる。第２の電気接点（２６）は、回路から伸長し、間隔を置いて上面（２１１）に形成され、回路基板（２１）の第２のセクション（２９）に取り付けられる。第１の高密度記憶デバイスの第２の電気接点（２６）は、第２の高密度記憶デバイスが第１の高密度記憶デバイスを受け入れる時、第２の高密度記憶デバイスの第１の電気接点（２５）とそれぞれ接触する。各第２の電気接点（２６）は、第２の電気接点（２６）に取り付けられた電気的弾性シート（２６１）を更に有してもよい。電気的弾性シートは（２６１）は、２つの側面及び突起部（２６２）を有する。電気的弾性シート（２６１）の少なくとも１つの側面は、対応する第２の電気接点（２６）と接続する。突起部（２６２）は、逆Ｖ型であり、電気的弾性シート（２６１）の中央に形成される。第２の高密度記憶デバイスが第１の高密度記憶デバイスを受け入れる時、電気的弾性シート（２６１）の突起部（２６２）及び第２の高密度記憶デバイスの弾性突起（１５）は、第１の高密度記憶デバイスのプラグ部をきつく押圧して安全に保持する。
【００１８】
ソースコントローラＩＣ（２２）は、回路基板（２１）の底面（２１２）に取り付けられ、フリップチップ接続（ＦＣ）、ワイヤボンディング、表面実装技術等によって回路基板（２１）の回路と電気的に接続する。
【００１９】
メモリＩＣ（２３）は、回路基板（２１）の底面（２１２）に取り付けられ、フリップチップ接続（ＦＣ）、ワイヤボンディング、表面実装技術等によって回路基板（２１）の回路と電気的に接続する。メモリＩＣ（２３）及びソースコントローラＩＣ（２２）は、回路基板（２１）と電気的に接続するために集積回路（ＩＣ）に組み込まれてもよい。
【００２０】
位置決めグリュー（２４）は、ソースコントローラＩＣ（２２）及びメモリＩＣ（２３）を覆って固定するために、底面（２１２）、及び底面（２１２）とプラグ部（１１）及びソケット部（１２）の底内面との間に取り付けられる。位置決めグリュー（２４）は、底面、及び位置決めグリュー（２４）の底面及び回路基板（２１）の底面（２１２）との間の高さを有する。位置決めグリュー（２４）の底面と回路基板（２１）の底面（２１２）との間の高さは、プラグ部（１１）の底内面と回路基板（２１）の底面（２１２）との間の高さに等しいので、ソケット部（１２）の底内面と位置決めグリュー（２４）の底面とに形成される間隔（１８）がある。
【００２１】
発光ダイオード（ＬＥＤ）は、回路基板（２１）の上面（２１１）に取り付けられ、第１の電気接点（２５）と第２の電気接点（２６）とに取り付けられ、高密度記憶デバイスがコンピュータと接続している時に発光するために、回路基板（２１）の回路と電気的に接続する。
【００２２】
受動コンポーネントは、回路基板（２１）の底面（２１２）に取り付けられ、回路基板（２１）の回路と電気的に接続し、位置決めグリュー（２４）によって覆われ、発振器（２７）、キャパシタ、抵抗器等からなる。
【００２３】
プラグスペース（１６）は、ハウジング（１０）のプラグ部（１１）内、及びプラグ部（１１）の上内面と第１の電気接点（２５）とに形成される。ソケットスペース（１７）は、ハウジング（１０）のソケット部（１２）内、及びソケット部（１２）の上内面と第２の電気接点（２６）との間に形成される。
【００２４】
３つ以上の高密度記憶デバイスが互いに接続する時は、第１の高密度記憶デバイスを裏返してから、第２の高密度記憶デバイスに第１の高密度記憶デバイスを差し込む。この時、第１の高密度記憶デバイスのプラグ部（１１）は、第２の高密度記憶デバイスのソケット部（１２）に取り付けられる。第１の高密度記憶デバイスのプラグ部（１１）における位置決めグリュー（２４）及び第１の電気接点（２５）は、第２の高密度記憶デバイスのソケットスペース（１７）に取り付けられる。第２の高密度記憶デバイスのソケット部（１２）における位置決めグリュー（２４）及び第２の電気接点（２６）は、第１の高密度記憶デバイスのプラグスペース（１６）に取り付けられる。第１の高密度記憶デバイスの第１の電気接点（２５）は、第２の高密度記憶デバイスの第２の電気接点（２６）に接触するので、データ又は情報が、一方の高密度記憶デバイスから他方へ伝送されることができる。
【００２５】
プラグ部（１１）及びソケット部（１２）を有する高密度記憶デバイスは、別の高密度記憶デバイスと接続してもよい。更に、ソースコントローラＩＣ（２２）、メモリＩＣ（２３）、及び受動コンポーネントは、回路基板（２１）の底面（２１２）にコンパクトに取り付けられるので、高密度記憶デバイスの大きさは減少される。
【図面の簡単な説明】
【００２６】
【図１】本発明に従う高密度記憶デバイスの横断面側面図である。
【図２】互いに接続している図１における２つの高密度記憶デバイスの横断面側面図である。
【図３】電気的弾性シートを有する図１における高密度記憶デバイスの横断面側面図である。
【図４】図３における高密度記憶デバイスの電気的弾性シートの突起部を有する部分断面における拡大端面図である。
【図５】互いに接続している図３における２つの高密度記憶デバイスの横断面側面図である。
【図６】先行技術に従う従来の高密度記憶デバイスの部分断面における側面図である。
【図１】
0004575944.tif 000002
【図２】
0004575944.tif 000003
【図３】
0004575944.tif 000004
【図４】
0004575944.tif 000005
【図５】
0004575944.tif 000006
【図６】
0004575944.tif 000007