(57)【特許請求の範囲】
【請求項１】
１画面の表示フレームを複数のサブフレームで構成し、各サブフレームの輝度がサステインパルス数によって決定されるフレーム時分割型プラズマディスプレイ装置において、
垂直同期信号の１周期長から１フレームの長さを演算するフレーム長演算回路と、
前記１フレームの長さに対応してからサブフレーム数、サブフレームの輝度比を決定するとともに、総サステインパルス数を演算するサブフレーム条件決定回路と、
外部入力信号から、前記サブフレーム毎に、点灯する表示セルの割合である負荷率を演算する負荷率演算回路と、
サブフレーム毎の前記負荷率と前記輝度比から演算した加重平均負荷率から予測される当該プラズマディスプレイ装置の消費電力と予め設定された基準電力との比に基づく輝度係数を演算する輝度係数演算回路と、
前記総サステインパルス数、前記輝度比、前記輝度係数に、前記負荷率と前記加重平均負荷率とをパラメータとして追加して演算することにより、各サブフレーム毎に負荷による輝度低下を補正して各サブフレームのサステインパルス数を演算するサステインパルス数演算回路とを備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置であって、
前記サステインパルス数演算回路は、前記負荷率を記憶する負荷率メモリと、
演算した前記負荷率と、前記負荷率メモリに記憶された１フレーム前のフレームの各サブフレームの負荷率との差を演算する負荷率変化量演算回路とを備え、
前記差が所定の閾値を越えない場合には、前記各サブフレームのサステインパルス数の演算を行わず、１フレーム前のフレームの各サブフレームのサステインパルス数をそのフレームの各サブフレームのサステインパルス数として出力し、前記差が所定の閾値を越えた場合には、演算した各サブフレームのサステインパルス数を出力するプラズマディスプレイ装置。
【請求項３】
請求項１に記載のプラズマディスプレイ装置であって、
前記輝度係数演算回路は、更に、
当該装置の消費電流を検出し、その検出値から前記消費電力を演算する消費電力演算回路とを備え、
前記消費電力が前記基準電力を越えない場合には前記輝度係数を増加させ、前記消費電力が前記基準電力を越える場合には前記輝度係数を減少させるプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以下、ＰＤＰと称する。）を使用した表示装置（以下、プラズマディスプレイ装置（ＰＤＰ装置）と称する。）に関し、特に表示発光の期間を、サブフレーム毎に重み付けして異ならせることによって階調表示を行うプラズマディスプレイ装置に関する。
【０００２】
近年、表示（ディスプレイ）装置においては、薄型化、表示すべき情報や設置条件の多様化、大画面化及び高精細化の要求が著しく、これらの要求を満たすディスプレイ装置が要望されている。ＰＤＰ装置は、このような要求に対応する表示装置である。ＰＤＰ装置においては、階調表示を行う場合、一般に１つの表示フレームを複数のサブフレームで構成し、各サブフレーム期間を重み付けして異ならせ、階調データの各ビットを対応するサブフレームで表示している。
【０００３】
ＰＤＰはメモリ効果を有し、各セルを表示データに従った状態に設定し、ＡＣ電圧を印加することにより表示のための発光（表示発光）を行わせている。この表示発光強度は、後述するように表示データ、すなわち点灯するセルの割合によって変化し、サブフレーム間の輝度比がずれるという問題が生じる。また、点灯するセルの割合に応じて消費電流及び消費電力が変化する。本発明は、表示の変化に伴って生じる問題を解決するものである。
【０００４】
【従来の技術】
ＰＤＰには、２本の電極で選択放電（アドレス放電）及び維持放電（表示発光のための放電）を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型がある。３電極型ＰＤＰ装置については、特開平７−１４０９２８号公報及び特開平９−１８５３４３号公報などに開示されているので、ここでは詳しい説明は省略し、基本的な構成と動作について簡単に説明する。
【０００５】
図１は、３電極型ＰＤＰ装置の基本構成を示す図である。図示のように、プラズマ・ディスプレイ・パネル（ＰＤＰ）１には、アドレス電極に印加する信号を出力するアドレスドライバ２と、走査電極（Ｙ電極）に印加する信号を出力するＹスキャンドライバ３と、共通の維持放電電極（Ｘ電極）に印加する信号を出力するＸ共通ドライバ４と、Ｙスキャンドライバ３を介してＹ電極に印加する維持放電信号を出力するＹ共通ドライバ５が接続されている。制御回路６は、外部から入力される表示データから、アドレスドライバ２に出力する表示データ信号を発生する表示データ制御部７と、表示データ以外のパネルの駆動に関係する駆動信号を発生するパネル駆動制御部８とを有する。パネル駆動制御部８は、Ｙスキャンドライバ３に出力する走査に関係する制御信号を発生するスキャンドライバ制御部９と、維持放電に関係する制御信号を発生する共通ドライバ制御部１０とを有する。
【０００６】
図２は、３２階調表示を行う場合のフレーム構成を示す図である。
ＰＤＰ装置での階調表示は，通常、表示データの各ビットをサブフレーム期間に対応させ、ビットの重み付けに応じてサブフレーム期間の長さを変えることにより行っている。例えば、３２階調表示を行う場合には表示データは５ビットで表され、１フレームの表示を５個のサブフレームＳＦ１〜ＳＦ５で構成し、各ビットデータの表示をそれぞれのサブフレーム期間で行う。実際には、タイミングを調整するために、何ら動作を行わない休止期間も設けられている。
【０００７】
各サブフレームＳＦ１〜ＳＦ５は、パネルのすべての表示セルを壁電荷のない均一な状態にするリセット期間と、点灯する表示セルに放電開始に必要な壁電荷を蓄積するアドレス期間と、維持放電信号を印加して壁電荷の蓄積された表示セルで表示のための放電を行わせるサステイン期間とで構成される。図示のように、各サブフレームで、リセット期間とアドレス期間は同じ長さであり、サステイン期間が異なる。各サブフレームのリセット期間とアドレス期間は、それぞれ同一の長さとなる。上記のように、３２階調表示を行う場合には、一般的には維持放電期間の長さは、１：２：４：８：１６の比率となる。各表示セルで、点灯させるサブフレームの組合せを選択することで、０から３１までの３２階調の輝度の違いを表示できる。
【０００８】
図３は、制御回路６の本発明に関係する部分の概略構成を示すブロック図である。外部入力信号のうち、表示データはデータコンバータ１１に入力され、垂直同期信号（Ｖｓｙｎｃ）はフレームカウンタ１２に入力される。外部から供給される表示データは、一般に各画素の階調データが連続した形式であり、そのままではサブフレームの形式に変化することができない。そこで、データコンバータ１１は、表示データを一旦フレームメモリに記憶し、アドレスドライバ２に出力するアドレスデータの形式に変換する。更に、データコンバータ１１は、後述する負荷率を演算する。
【０００９】
フレームカウンタ１２は、垂直同期信号から１フレームの長さ（フレーム長）を検出する。外部から入力される信号には各種の形式があり、ＰＤＰ装置はそれらに対応できるように設計されるのが一般的であり、フレームカウンタ１２で検出したフレーム長に基づいて、制御タイミングを変化させている。メモリ（ＲＯＭ）１６の駆動用テーブル１７には、フレーム長に応じて、サブフレームの個数（ＳＦ数）及びその輝度比が記憶されている。演算装置１３は、フレーム長に基づいて対応する情報が記憶されたメモリ１６のアドレスＣＡＳＥを演算し、ＣＡＳＥをスキャンコントローラ１５を介してメモリ１６に印加し、フレーム長に対応したＳＦ数及び輝度比を決定する。
【００１０】
演算装置１３は、ＳＦ数からリセット期間及びアドレス期間に必要な時間を減算して、１フレームにおける維持放電期間を演算し、それとあらかじめ設定されている１サステインパルス周期から、１フレームの総サステインパルスを演算する。メモリ（ＲＯＭ）１８の輝度テーブル１９には、総サステインパルスと輝度比に応じて、各サブフレームのサステインパルス数が記憶されている。演算装置１３は、総サステインパルスから対応する情報が記憶されたメモリ１８のアドレスＭＣＢを演算し、輝度比と共にメモリ１８に印加し、各サブフレームのサステインパルス数を決定する。従来は、このようにして各サブフレームのサステインパルス数を決定して制御を行っていた。図４は、輝度テーブル１９の例を示す。
【００１１】
次に、負荷率及び消費電力について説明する。各サブフレームによる実効的な表示の明るさは、維持放電による輝度と維持放電の期間によって決定される。各サブフレームの維持放電期間は所定の比率（輝度比）であり、各サブフレームで点灯する表示セルの個数（表示負荷）が同一ならば維持放電による輝度も同一であり、表示の明るさは維持放電期間の比率と同じ所定の比率になる。しかし、同時に点灯する表示セルの個数に応じてＸ電極及びＹ電極に供給される電流が異なり、電流値が異なると配線抵抗により電圧降下が発生し、同じ維持放電でも発光強度（輝度）が異なることになる。具体的には、点灯する表示セルの個数が多い場合、すなわち負荷率が大きい時には輝度が低くなり、点灯する表示セルの個数が少ない場合、すなわち負荷率が小さい時には輝度が高くなる。そのため、各サブフレームで負荷率が異なると、実際に得られる輝度の比率とあらかじめ設定した輝度比の間に差が生じ、サブフレームを組み合わせて表示する階調が正確に表示されなくなり、はなはだしい場合には、階調間で明るさの逆転が生じてしまうという問題があった。
【００１２】
このような問題を解決するために、前述の特開平９−１８５３４３号公報に開示された発明では、メモリ１８に、所定の輝度になる各サブフレームのサステインパルス数を負荷率に応じて複数記憶しておき、データコンバータ１１で演算した各サブフレームの負荷率に応じてサステインパルス数を決定することにより、負荷率にかかわらず各サブフレームの輝度比が一定に維持される。
【００１３】
ＰＤＰ装置の消費電力の大きな部分は、維持放電に関係する。上記のように、維持放電でＸ電極及びＹ電極に供給される電流は、点灯する表示セルの個数に依存する。従って、各サブフレームの負荷率にサブフレームの維持放電期間の長さを乗じた値が消費電力に関係する。ＰＤＰ装置では、消費電力（電流）の上限が規定されているが、この範囲内でできるだけ明るい表示を行うことが求められている。そのため、消費電力を検出して、消費電力が上限を越えていなければ、その範囲内でできるだけ総サステインパルス数を増加させるようにしている。これにより、例えば、明るい表示の場合は、点灯する表示セルの個数が増加するが、総サステインパルス数を少なくするので消費電力は所定の範囲内になる。また、暗い表示の場合は、点灯する表示セルの個数が減少するので総サステインパルス数を増加させるので、実際の表示はあまり暗くならず、消費電力の減少も少ない。このような表示でも、人間の感覚のため違和感のない表示となる。
【００１４】
図３の電流検出回路１４は、装置に流れる電流を検出する回路であり、検出した電流から消費電力を演算して演算装置１３に出力する。演算装置１３は、消費電力に応じて、輝度テーブル１９から読み出された各サブフレームのサステインパルス数を補正し、各サブフレームの補正サステインパルス数をスキャンコントローラ１５に出力する。スキャンコントローラ１５は、各サブフレームの維持放電期間に、補正サステインパルス数に対応する回数だけ維持放電が行われるように、Ｘ共通ドライバ４及びＹ共通ドライバ５を制御する信号を出力する。
【００１５】
上記のように、消費電力は点灯する表示セルの個数に依存する。従って、各サブフレームの負荷率にサブフレームの維持放電期間の長さを加重平均した値と消費電力は対応する。従って、装置に流れる電流を直接検出する替わりに、各サブフレームの負荷率にサブフレームの維持放電期間の長さを加重平均した値を算出して消費電力を予測し、予測した消費電力に基づいて上記の補正を行う場合もある。
【００１６】
【発明が解決しようとする課題】
図３に示すように、総サステインパルス数と各サブフレームのサステインパルス数の関係はあらかじめメモリ１８の輝度テーブル１９に記憶されており、ここから読み出された各サブフレームのサステインパルス数に対して、上記の消費電力に応じた補正が行われている。精密なテーブルを作成するには大きな容量のメモリ（ＲＯＭ）を必要とするという問題がある。
【００１７】
また、輝度テーブル１９に記憶された値は、図４に示すように正の整数であり、少数点以下の値については四捨五入などの処理がされている。そのため、記憶された値には丸め誤差が含まれている。このようなサステインパルス数に対して上記の補正を行うと、誤差が拡大し、所定の輝度比が得られなくなるという問題が生じる。もちろん、メモリ１８の容量を増加させ、輝度テーブル１９をより精密にすることも考えられるが、この場合には更に大きな容量のメモリ１８を使用しなければならないという問題が生じる。
【００１８】
また、従来のＰＤＰ装置では、フレーム毎に各サブフレームの負荷率を演算して対応する各サブフレームのサステインパルス数を決定し、更に消費電力による補正を行って、得られた補正サステインパルス数で維持放電を制御していた。そのため、フレーム毎に各サブフレームのサステインパルス数が変化し、フリッカを生じるという問題が発生していた。
【００１９】
図５は、表示における負荷率の変動例を示す図である。図示のように、点線で囲まれた範囲は負荷率の変動が小さい。異なる範囲に変化する時には、当然サブフレームの輝度比の補正や消費電力に応じた補正が必要であるが、従来のＰＤＰ装置では、点線で囲まれた範囲であっても補正を行っていたために、フリッカが発生していた。
【００２０】
本発明は、このような問題を解決するもので、輝度テーブルを記憶するメモリを取り除いて構成を簡単にすると共に、より精密な演算が行えるようにして、表示品質を向上すると共に、フリッカのない安定した表示が行えるＰＤＰ装置を実現することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を実現するため、本発明のプラズマディスプレイ装置は、輝度テーブルを使用する替わりに、総サステインパルス数、輝度比、負荷率、及び消費電力などから演算により各サブフレームのサステインパルス数を決定する。
すなわち、本発明のプラズマディスプレイ装置は、１画面の表示フレームを複数のサブフレームで構成し、各サブフレームの輝度がサステインパルス数によって決定されるフレーム時分割型プラズマディスプレイ装置において、垂直同期信号の１周期長から１フレームの長さを演算するフレーム長演算回路と、１フレームの長さからサブフレーム数、サブフレームの輝度比、及び総サステインパルス数を決定するサブフレーム条件決定回路と、外部入力信号から点灯する表示セルの割合である負荷率を演算する負荷率演算回路と、消費電力から最大表示輝度を決定し、輝度係数を演算する輝度係数演算回路と、総サステインパルス数、輝度比、輝度係数、及び負荷率から、各サブフレーム毎に負荷による輝度低下を補正して各サブフレームのサステインパルス数を演算するサステインパルス数演算回路とを備えることを特徴とする。
【００２２】
本発明によれば、輝度テーブルが取り除かれると共に、丸め誤差の影響を低減できる。
輝度係数演算回路は、負荷率から予測される消費電力を演算する消費電力演算回路を備え、消費電力に応じて最大表示輝度を決定して輝度係数を演算する。なお、この場合、負荷率演算回路は、各サブフレーム毎の負荷率を演算する。各サブフレーム毎の負荷率と輝度比から加重平均負荷率を演算する加重平均負荷率演算回路が設けられ、加重平均負荷率を前記負荷率とする。
【００２３】
サステインパルス数演算回路は、負荷率を記憶する負荷率メモリと、演算した負荷率と、負荷率メモリに記憶された負荷率との差を演算する負荷率変化量演算回路と、差が所定の閾値を越えない場合には、各サブフレームのサステインパルス数の演算を行わず、前のフレームの各サブフレームのサステインパルス数をそのフレームの各サブフレームのサステインパルス数として出力し、差が所定の閾値を越えた場合には、演算した各サブフレームのサステインパルス数を出力する。
【００２４】
これにより、負荷率の変動が小さい場合には各サブフレームのサステインパルス数は変化しないので、フリッカのない安定した表示が可能になる。
上記のように、負荷率から消費電力を予測せずに、輝度係数演算回路は、装置の消費電流を検出し、その検出値から消費電力を演算する消費電力演算回路と、消費電力をあらかじめ設定された基準電力と比較する比較回路とを備え、消費電力が基準電力を越える場合には輝度係数を減少させ、消費電力が基準電力を越えない場合には輝度係数を増加させるようにしてもよい。
【００２５】
この場合も、上記のように変動が小さい時は前のフレームのサステインパルス数を維持し、変動が大きい時にのみ補正したサステインパルス数に変更するようにしてもよい。
【００２６】
【発明の実施の形態】
本発明の実施例のＰＤＰ装置は、例えば、図１に示したような構成を有し、制御回路６の一部のみが従来例と異なる。
図６は、本発明の実施例の制御回路６の概略構成を示すブロック図であり、図３に対応する図である。図３と比較して明らかなように、実施例の制御回路６では、輝度テーブル１９を記憶したメモリ１８が取り除かれ、各サブフレームのサステインパルス数が演算装置２１によって演算される点が従来例と異なる。演算装置２１は、サブフレーム条件決定回路２２と、輝度係数演算回路２３と、サステインパルス数演算回路２４とを備える。サブフレーム条件決定回路２２は、図３の演算装置１３とほぼ同じ処理を行う。演算装置２１内の各回路は、ハードウエア又はソフトウエアで実現される。
【００２７】
図７は、制御回路６による各サブフレームのサステインパルス数の演算処理及び補正処理を示すフローチャートである。図７を参照して、制御回路６による処理を説明する。
ステップ１０１では、従来例と同様に、フレームカウンタ１２が、垂直同期信号から１フレームの長さ（フレーム長）Ｔｖを検出する。ステップ１０２では、演算装置２１のサブフレーム条件決定回路２２がフレーム長Ｔｖに基づいて対応する情報が記憶されたメモリ１６のアドレスＣＡＳＥを演算し、ＣＡＳＥをスキャンコントローラ１５を介してメモリ１６に印加し、駆動用テーブル１７に記憶されたフレーム長Ｔｖに対応したＳＦ数（ＳＦＮＵＭ）及び各サブフレームの輝度比（ＷＳＦｉ）を決定する。
【００２８】
ステップ１０３では、演算装置１３のサブフレーム条件決定回路２２は、ＳＦＮＵＭとあらかじめ設定されているリセット期間（ＲＴ）やアドレス期間（ＡＴ）などのＰＤＰの駆動に必要な時間から、維持放電期間（輝度表示期間）以外に必要な時間ＤＶＴ＝ＳＦＮＵＭ×（ＲＴ＋ＡＴ）を演算する。ＴｖとＤＶＴとの差から、維持放電期間に使用する時間ＳＴ＝Ｔｖ−ＤＶＴを演算する。更に、設定されている１サステインパルス周期ＳＰＴから、総サステインパルス数ＮＳＵＳｍａｘ＝ＳＴ／ＳＰＴを演算する。
【００２９】
ステップ１０４では、データコンバータ１１が演算した各サブフレームの負荷率ＤＬｉを読み込む。ステップ１０５では、各サブフレームの負荷率ＤＬｉと輝度比ＷＳＦｉから、加重平均負荷率ＭＷＤＬ（ｔ）＝Σ（ＤＬｉ×ＷＳＦｉ／ΣＷＳＦｉを演算して記憶する。
ステップ１０６では、図８に示すようなβ処理を行う。ステップ２０１では、加重平均負荷率ＭＷＤＬ（ｔ）から予測される消費電力Ｐｗを演算する。その具体的な演算方法は、例えば、負荷率と消費電力の関係をあらかじめ調べて、負荷率から消費電力を演算する式を演算装置に記憶しておき、この演算式にしたがって演算する方法であり、もっとも単純には、単位負荷当りの電力と加重平均負荷率ＭＷＤＬ（ｔ）の積を演算する方法である。ステップ２０２では、あらかじめ設定された基準電力Ｐｔとの比である輝度係数β＝Ｐｔ／Ｐｗを演算する。
【００３０】
ステップ１０７では、記憶されている前にサステインパルス数を設定した時の加重平均負荷率ＭＷＤＬ（ｔ−１）と今回演算したＭＷＤＬ（ｔ）との差から、負荷変動値ΔＤＬ＝ＭＷＤＬ（ｔ）−ＭＷＤＬ（ｔ−１）を演算する。ステップ１０８では、ΔＤＬの絶対値とあらかじめ設定された閾値ΔＤＬｔｈを比較する。このステップ１０７の演算とステップ１０８の比較は、サステインパルス数演算回路２４内の負荷変動判定回路２５が行う。
【００３１】
ΔＤＬの絶対値が小さい場合には、ステップ１０９で前フレームの各サブフレームのサステインパルス数ＣＳＰｉ（ｔ−１）をこのフレームの各サブフレームのサステインパルス数ＣＳＰｉ（ｔ）とする。ΔＤＬの絶対値が大きい場合には、ステップ１１０で演算した加重平均負荷率ＭＷＤＬ（ｔ）と負荷率ＤＬｉから補正係数γｉ＝ＭＷＤＬ（ｔ）／ＤＬｉを演算する。
【００３２】
ステップ１１１では、補正係数γｉ、総サステインパルス数ＮＳＵＳｍａｘ、輝度比ＷＳＦｉ、輝度係数βから、各サブフレームのサステインパルス数ＣＳＰｉ（ｔ）＝γｉ×ＮＳＵＳｍａｘ×β×（ＷＳＦｉ／ΣＷＳＦｉ）を演算する。ステップ１１２では、次のフレームの演算で使用する加重平均負荷率ＭＷＤＬ（ｔ−１）を今回演算したＭＷＤＬ（ｔ）に置き換える。
【００３３】
ステップ１１３では、上記のようにして演算した各サブフレームのサステインパルス数ＣＳＰｉ（ｔ）を出力する。
以上のような処理により、負荷率が緩やかに変化している場合、又は小さく変動している場合にはサブフレームの輝度は変化せず、フリッカが低減できる。例えば、同一シーンで画面がスクロールするような場合は、通常ΔＤＬ＜２％であるので、ΔＤＬｔｈ＝３％とすれば、同一シーン内において、補正による輝度変化を抑制することができる。
【００３４】
しかも、図３に示した従来の構成の輝度テーブル１９を使用しておらず、メモリを省くことが可能になる。また、丸め誤差による影響も低減できるので、輝度比の変動が小さくなり、表示品質が向上する。
上記の実施例のステップ１０６のβ演算処理では、加重平均負荷率ＭＷＤＬ（ｔ）から予測した消費電力Ｐｗを使用して負荷率の変動を判定したが、図６の電流検出回路１４の検出した消費電流から演算する消費電力Ｐｉを使用することも可能である。更に、加重平均負荷率ＭＷＤＬ（ｔ）から予測した消費電力Ｐｗと電流検出回路１４の検出した消費電流から演算する消費電力Ｐｉの両方を使用して、更に補正を加えることが望ましい。
【００３５】
図９は、そのようなβ演算処理の変形例を示すフローチャートである。
ステップ２０１と２０２では、上記の実施例と同様にＰｗとβを演算する。ステップ２０３では、前のフレームの表示に対して電流検出回路１４の検出した消費電流から実際の消費電力Ｐｉを演算する。ステップ２０４では、演算の消費電力Ｐｉとあらかじめ設定された基準電力Ｐｔとを比較する。Ｐｉの方が大きければステップ２０５で輝度係数βを減少させ、Ｐｉの方が小さければ、ステップ２０６で輝度係数βを増加させる。Ｐｉ＝Ｐｔであれば、βをそのまま出力する。
【００３６】
図１０は、更に別のβ演算処理の変形例を示すフローチャートである。
ステップ２０１〜２０３は、図９と同じである。ステップ２１１では、実際の消費電力Ｐｉとあらかじめ設定された基準電力Ｐｔの差ΔＰ＝Ｐｉ−Ｐｔを演算する。ステップ２１２では、ΔＰとあらかじめ設定された閾値ΔＰｔｈとを比較し、ΔＰが大きければステップ２１３で輝度係数βを減少させ、ΔＰが小さければ、ステップ２１４で更にΔＰと−ΔＰｔｈとを比較し、ΔＰが小さければステップ２１５で輝度係数βを増加させ、ΔＰが小さければそのままβを維持する。このようにして得られた輝度係数βを使用することにより、消費電力の小さな変動時には輝度係数βが変動しないので、フリッカが低減される。
【００３７】
図１１は、更に別のβ演算処理の変形例を示すフローチャートである。装置にの電源は、コンデンサなどでバッファされており、例えば、消費電力がフレーム毎に交互に増加と減少を繰り返す場合、図１０の処理であれば、フレーム毎に輝度係数βが変動し、フリッカを低減できない。図１１の処理では、このような問題が解決される。
【００３８】
ステップ２０１〜２０３、２１１は、図１０と同じである。ステップ２２１では、前のフレームまでのＰｉとＰｔの差ΔＰＳの積算値にこのフレームで演算したΔＰＳを加えて積算値を算出する。ステップ２２２では、ΔＰＳとあらかじめ設定された閾値ΔＰＳｔｈとを比較し、ΔＰＳが大きければステップ２２３で輝度係数βを減少させ、ΔＰＳが小さければ、ステップ２２４で更にΔＰＳと−ΔＰＳｔｈとを比較し、ΔＰＳが小さければステップ２２５で輝度係数βを増加させ、ΔＰＳが小さければそのままβを維持する。ステップ２２３と２２５の後は、ステップ２２６でΔＰＳをリセットする。このような処理により、複数のフレームでΔＰが平均化され、それが大きい場合にのみ輝度係数βが変化される。これにより、フレーム毎に消費電力が増減を繰り返す場合にもフリッカは発生しない。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、全体での表示負荷の変動及び各サブフレームでの表示負荷にかかわらず、最適な明るさの表示が階調表示を劣化させることなく行えるＰＤＰ装置が実現される。
【図面の簡単な説明】
【図１】ＰＤＰ（プラズマ・ディスプレイパネル）装置の構成を示すブロック図である。
【図２】ＰＤＰ装置における階調表示のためのサブフレームの構成を示す図である。
【図３】従来のＰＤＰ装置の制御回路の概略構成を示す図である。
【図４】従来例で使用される輝度テーブルの例を示す図である。
【図５】負荷率の変動例を示す図である。
【図６】本発明の実施例のＰＤＰ装置の制御回路の構成を示す図である。
【図７】実施例における各サブフレームのサステインパルス数の演算処理を示すフローチャートである。
【図８】輝度係数βの演算処理を示すフローチャートである。
【図９】輝度係数βの演算処理の変形例を示すフローチャートである。
【図１０】輝度係数βの演算処理の変形例を示すフローチャートである。
【図１１】輝度係数βの演算処理の変形例を示すフローチャートである。
【符号の説明】
１１…データコンバータ
１２…フレームカウンタ
１４…電流検出回路
１５…スキャンコントローラ
１７…駆動用テーブル
２１…演算装置
２５…負荷変動判定回路
【図１】
0004406743.tif 000002
【図２】
0004406743.tif 000003
【図３】
0004406743.tif 000004
【図４】
0004406743.tif 000005
【図５】
0004406743.tif 000006
【図６】
0004406743.tif 000007
【図７】
0004406743.tif 000008
【図８】
0004406743.tif 000009
【図９】
0004406743.tif 000010
【図１０】
0004406743.tif 000011
【図１１】
0004406743.tif 000012