(57)【特許請求の範囲】
【請求項１】
基準発振周波数を出力する基準発振器と、
前記基準発振周波数を第１の比較周波数に変換して出力する第１の逓倍分周器と、
前記基準発振周波数を第２の比較周波数に変換して出力する第２の逓倍分周器と、
第１の位相比較器，第１のループフィルタ，第１の電圧制御発振器，周波数混合器及び第１の分周器を有するメインループと、
第２の位相比較器，第２のループフィルタ，第２の電圧制御発振器，第２の分周器を有するサブループと
を有し、
前記メインループは、第１の位相比較器が、前記第１の比較周波数及び前記第１の分周器から出力される周波数の位相差に応じた出力電圧を前記第１のループフィルタ経由で前記第１の電圧制御発振器に供給し、前記第１の電圧制御発振器が、供給された前記出力電圧に応じた第１の出力周波数として出力し、前記周波数混合器が、前記第１の出力周波数と前記サブループから出力される第２の出力周波数との差分周波数を出力し、前記第１の分周器が、前記差分周波数を第１の分周数で分周した周波数を出力し、
前記サブループは、第２の位相比較器が、前記第２の比較周波数及び前記第２の分周器から出力される周波数の位相差に応じた出力電圧を前記第２のループフィルタ経由で前記第２の電圧制御発振器に供給し、前記第２の電圧制御発振器が、供給された前記出力電圧に応じた前記第２の出力周波数として出力し、前記第２の分周器が、前記第２の出力周波数を第２の分周数で分周した周波数を出力し、
前記第１の逓倍分周器のパラメータは、前記基準発振周波数及び前記第１の出力周波数の周波数ステップの最大公約数が前記第１の逓倍分周器から前記第１の比較周波数として出力されるように設定され、
前記第１の分周器のパラメータ及び前記差分周波数は、前記メインループが安定に収束したときに、第１の分周器から出力される周波数が前記第１の比較周波数と同じになるように設定され、
前記第２の出力周波数は、前記第１の出力周波数から前記差分周波数を減算した周波数に設定され、
前記第２の逓倍分周器のパラメータは、整数部分と分数部分とを有する前記第２の出力周波数の分数部分が前記第２の逓倍分周器から前記第２の比較周波数として出力されるように設定され、
前記第２の分周器のパラメータは、前記サブループが安定に収束したときに、第２の分周器から出力される周波数が前記第２の比較周波数と同じになるように設定される
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項２】
前記サブループは、更に、第３の分周器，ローパスフィルタ及びサンプリングフェーズディテクタを有し、前記第３の分周器が、前記第２の比較周波数を第３の分周数で分周した周波数を出力し、第２の位相比較器が、前記第３の分周器から出力される周波数及び前記第２の分周器から出力される周波数の位相差に応じた出力電圧を前記第２のループフィルタ経由で前記第２の電圧制御発振器に供給し、前記第２の電圧制御発振器が、供給された前記出力電圧に応じた前記第２の出力周波数として出力し、前記サンプリングフェーズディテクタが、ハーモニックス・ダウンコンバータとして動作し、前記第２の比較周波数の高次モード信号と前記第２の出力周波数とを混合して、その差の信号を出力し、前記ローパスフィルタが、前記サンプリングフェーズディテクタから出力された高次モード成分が多重された信号から一番低い周波数成分を抽出して前記第２の分周器に出力することを特徴とする請求項１記載のＰＬＬ周波数シンセサイザ。
【請求項３】
前記基準発振周波数を１０ＭＨｚとし、前記第１の比較周波数を２ＭＨｚとし、前記第２の比較周波数を４１／１４０ＭＨｚとすることにより、地上デジタルテレビジョン放送用に適合した周波数を第１の出力周波数として出力することを特徴とする請求項１又は２記載のＰＬＬ周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ周波数シンセサイザに係り、特にマルチループ構成を持つＰＬＬ周波数シンセサイザに関する。
【背景技術】
【０００２】
放送用機器や無線通信機器では、ベースバンド信号や中間周波数信号（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ：以下、ＩＦ信号という）を無線周波数帯に変換する、或いはその逆の操作を行なうため、アップコンバータやダウンコンバータなどの周波数変換器を備えている。また、周波数変換器のローカル信号源には、チャンネル設定の容易さからＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）周波数シンセサイザが使用されている。
【０００３】
ＰＬＬ周波数シンセサイザは、チャンネル周波数を柔軟に設定できる特徴を持つが、より細かな周波数に対応する為、ＰＬＬの制御ループを２つ用意し、粗調整と微調整とができる回路構成が提案されている（例えば特許文献１，特許文献２参照）。
【０００４】
特許文献１に示されている従来のＰＬＬ周波数シンセサイザは、図７に示すように、サブループ１０及びメインループ２０から成る２つの制御ループを備えている。
【０００５】
サブループ１０は、逓倍混合器１２，ＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１３，分周器１４，位相比較器１５，ループフィルタ１６，ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）１７及び逓倍器１８から構成されている。サブループ１０は、メインループ２０に接続される。
【０００６】
メインループ２０は、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）２１，混合器２２，ＢＰＦ２３，分周器２４，位相比較器２５及びループフィルタ２６から構成されている。この混合器２２は、サブループ１０の逓倍器１８から可変出力される逓倍周波数と、メインループ２０のＶＣＯ２１から出力される可変出力周波数とを混合する。このように、特許文献１に示されている従来のＰＬＬ周波数シンセサイザは制御ループを２重構造とし、サブループ１０で周波数の微調整を行い、メインループ２０で周波数の粗調整を行なうことで、より細かな周波数に対応することができる。
【０００７】
特許文献２に示されている従来のＰＬＬ周波数シンセサイザは、図８に示すように、メインループ１６及びサブループ１７から成る２つの制御ループを備えている。また、それぞれの制御ループの前段には、基準分周器２および基準分周器１０を備えている。
【０００８】
特許文献２に示されている従来のＰＬＬ周波数シンセサイザは、基準分周器２および基準分周器１０の分周比と、メインループ１６中の比較分周器８およびサブループ１７中の比較分周器１５の分周比とを設定して、周波数設定を行なう構成となっている。
【特許文献１】特開平９−４６２２７号公報（図１）
【特許文献２】特開平１１−２０５１３７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適用する為には、多数の制約条件を満足する必要がある。具体的な制約条件としては以下の５つが挙げられる。
【００１０】
第１の制約条件は、地上デジタルテレビジョン放送のチャンネル間隔６ＭＨｚの周波数ステップに対応することである。また、第２の制約条件は「地上デジタル放送用送信設備  共通仕様書（全国デジタル送信設備検討会編、通称オレンジブック）」に規定されているＩＦ信号周波数３７．１５ＭＨｚに対応することである。
【００１１】
第３の制約条件は、アナログ放送との隣接チャンネル干渉を回避する為、１／７（＝０．１４２８５７．．．）ＭＨｚだけ上側に周波数シフトして配置されるチャンネル周波数に対応することである。また、第４の制約条件は単一周波数ネットワークに適合する為、ルビジウム発振器などの極めて高い周波数精度を持つ１０ＭＨｚの基準発振器に対応することである。
【００１２】
第５の制約条件はＯＦＤＭ信号を取り扱う為、非常に低い位相雑音レベル，１００Ｈｚ  ｏｆｆｓｅｔにて−８５ｄＢｃ／Ｈｚ、３００ＫＨｚ  ｏｆｆｓｅｔにて−１２５ｄＢｃ／Ｈｚおよび１０Ｈｚ〜１ＭＨｚの積分位相雑音が−５０ｄＢｃ以下であることである。
【００１３】
上記５つの制約条件をすべて満足する必要がある為、従来のＰＬＬ周波数シンセサイザは制御ループの構成や分周比を決定することが難しかった。このようにＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適用することは困難であるという問題があった。
【００１４】
特許文献１に開示されたＰＬＬ周波数シンセサイザは、基準発振器１１を１０ＭＨｚにすると、サブループ１０の位相比較器１５における位相比較周波数ｆｒ２が必然的に１０ＭＨｚとなるため、サブループ１０内の周波数ステップを１ＭＨｚ以下にすることが困難である。
【００１５】
特許文献２に開示されたＰＬＬ周波数シンセサイザは、比較的柔軟な周波数設定ができる構成となっているが、上記５つの制約条件をすべて満足するＰＬＬの制御ループを構成することは容易でない。
【００１６】
例えば、メインループ１６で第１の制約条件である６ＭＨｚの周波数ステップを設定できるように分周比を決定し、サブループ１７で第２の制約条件である３７．１５ＭＨｚの周波数オフセットを吸収できるように分周比を決定すると、特許文献２に開示されたＰＬＬ周波数シンセサイザでは第３の制約条件である１／７ＭＨｚの周波数シフトに対応することができなくなる。第３の制約条件を満足する為には、さらにサブループ１７を一系統増やす必要があり、制御ループの構成が複雑になるという問題があった。
【００１７】
本発明は、上記の点に鑑みなされたもので、チャンネル周波数が整数と分数との和で表現される複雑な周波数に適合可能なＰＬＬ周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決する為、本発明のＰＬＬ周波数シンセサイザは、基準発振周波数を出力する基準発振器と、前記基準発振周波数を第１の比較周波数に変換して出力する第１の逓倍分周器と、前記基準発振周波数を第２の比較周波数に変換して出力する第２の逓倍分周器と、第１の位相比較器，第１のループフィルタ，第１の電圧制御発振器，周波数混合器及び第１の分周器を有するメインループと、第２の位相比較器，第２のループフィルタ，第２の電圧制御発振器，第２の分周器を有するサブループとを有し、前記メインループは、第１の位相比較器が、前記第１の比較周波数及び前記第１の分周器から出力される周波数の位相差に応じた出力電圧を前記第１のループフィルタ経由で前記第１の電圧制御発振器に供給し、前記第１の電圧制御発振器が、供給された前記出力電圧に応じた第１の出力周波数として出力し、前記周波数混合器が、前記第１の出力周波数と前記サブループから出力される第２の出力周波数との差分周波数を出力し、前記第１の分周器が、前記差分周波数を第１の分周数で分周した周波数を出力し、前記サブループは、第２の位相比較器が、前記第２の比較周波数及び前記第２の分周器から出力される周波数の位相差に応じた出力電圧を前記第２のループフィルタ経由で前記第２の電圧制御発振器に供給し、前記第２の電圧制御発振器が、供給された前記出力電圧に応じた前記第２の出力周波数として出力し、前記第２の分周器が、前記第２の出力周波数を第２の分周数で分周した周波数を出力し、前記第１の逓倍分周器のパラメータは、前記基準発振周波数及び前記第１の出力周波数の周波数ステップの最大公約数が前記第１の逓倍分周器から前記第１の比較周波数として出力されるように設定され、前記第１の分周器のパラメータ及び前記差分周波数は、前記メインループが安定に収束したときに、第１の分周器から出力される周波数が前記第１の比較周波数と同じになるように設定され、前記第２の出力周波数は、前記第１の出力周波数から前記差分周波数を減算した周波数に設定され、前記第２の逓倍分周器のパラメータは、整数部分と分数部分とを有する前記第２の出力周波数の分数部分が前記第２の逓倍分周器から前記第２の比較周波数として出力されるように設定され、前記第２の分周器のパラメータは、前記サブループが安定に収束したときに、第２の分周器から出力される周波数が前記第２の比較周波数と同じになるように設定されることを特徴とする。
【００１９】
本発明では、メインループ及びサブループの２つの制御ループを持ち、メインループで整数部分の比較周波数を受け持ち、サブループで分数部分の比較周波数を受け持つことで、チャンネル周波数が整数と分数との和で表現される複雑な周波数に適合可能なＰＬＬ周波数シンセサイザを実現できる。
【００２０】
なお、本発明の構成要素、表現、構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、チャンネル周波数が整数と分数との和で表現される複雑な周波数に適合可能なＰＬＬ周波数シンセサイザを提供できる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例ではＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適用する例を説明するが、この例に限らない。
【００２３】
地上デジタルテレビジョン放送に適合する為のローカル信号源の周波数は１３チャンネルから５２チャンネルまでの周波数が以下の表１のようになる。
【００２４】
【表１】
0004464346.tif 000002
表１の周波数関係には、第１の制約条件としてのチャンネル間隔６ＭＨｚ、第２の制約条件としての周波数オフセット３７．１５ＭＨｚ、第３の制約条件としての周波数シフト１／７ＭＨｚが含まれている。ここでは、１３チャンネル（ＣＨ１３）を例に挙げて具体的に説明する。
【００２５】
表１の１３チャンネルのローカル周波数ｆＬＯ（ＣＨ１３）は以下の式（１）で表される。
【００２６】
ｆＬＯ（ＣＨ１３）＝４７３＋３７．１５＋１／７［ＭＨｚ］・・・（１）
ここでは、式（１）の右辺の第２項の３７．１５ＭＨｚについて、１ＭＨｚ以上の周波数をＡ、１ＭＨｚ以下の周波数をＢとおき、Ａ＋Ｂの和の形で表せるように分離する。これらＡ，Ｂの２項を式（１）の右辺の他の項とそれぞれ結合させると、式（１）は式（２）のように表すことができる。
【００２７】
ｆＬＯ（ＣＨ１３） ＝４７３＋３７＋０．１５＋１／７
＝（４７３＋３７）＋（０．１５＋１／７）
＝５１０＋４１／１４０［ＭＨｚ］・・・（２）
ＰＬＬ周波数シンセサイザは、式（２）の第１項である５１０ＭＨｚをメインループで吸収し、式（２）の第２項である４１／１４０ＭＨｚをサブループで吸収するようにメインループおよびサブループのパラメータを決定し、制御ループを構成する。
【００２８】
以上のように、１ＭＨｚを単位とすると、ローカル信号源の周波数は整数と分数との和の形で記述することができる。したがって、ＰＬＬ周波数シンセサイザはメインループでローカル周波数の整数部分を設定し、サブループでローカル周波数の分数部分を設定するようにすればよい。これにより、上記３つの制約条件を２つに縮退させることが可能となった為、２つの制御ループでＰＬＬ周波数シンセサイザを構成する準備は整った。
【実施例１】
【００２９】
図１は本発明のＰＬＬ周波数シンセサイザの一例を示すブロック図である。図１のＰＬＬ周波数シンセサイザは、基準発振器１，第１の逓倍分周器２，第２の逓倍分周器３，メインループ１０及びサブループ１５から構成される。
【００３０】
基準発振器１は、基準周波数を第１の逓倍分周器２，第２の逓倍分周器３に出力する。第１の逓倍分周器２は、基準発振器１の出力を逓倍あるいは分周して入力周波数の（Ｓ１／Ｒ１：Ｓ１，Ｒ１は正の整数）倍の周波数を出力する。第２の逓倍分周器３は、第１の逓倍分周器２と同様、基準発振器１の出力を逓倍あるいは分周して入力周波数の（Ｓ２／Ｒ２：Ｓ２，Ｒ２は正の整数）倍の周波数を出力する。
【００３１】
メインループ１０は、第１の位相比較器４，第１のループフィルタ５，第１のＶＣＯ（電圧制御発振器）６，周波数混合器７，ローパスフィルタ８，入力周波数をＮ１（正の整数）分周する第１の分周器９から構成されている。また、サブループ１５は、第２の位相比較器１１，第２のループフィルタ１２，第２のＶＣＯ１３，入力周波数をＮ２（正の整数）分周する第２の分周器１４から構成されている。
【００３２】
次に、本発明のＰＬＬ周波数シンセサイザの動作について説明する。水晶発振器またはルビジウム発振器等で構成される基準発振器１は、１０ＭＨｚの基準発振周波数ｆoscを出力する。１０ＭＨｚの基準発振周波数ｆoscは２分配され、一方が逓倍分周器２に、もう一方が逓倍分周器３に接続される。
【００３３】
逓倍分周器２は、入力周波数をＳ１／Ｒ１倍して出力する回路である。したがって、出力周波数ｆ１と基準発振周波数ｆoscとの間には式（３）の関係がある。
【００３４】
ｆ１＝（Ｓ１／Ｒ１）×ｆosc・・・（３）
逓倍分周器２の出力はメインループ１０に入力される。位相比較器４は周波数ｆ１及びｆ１ｃの２つの周波数の入力信号の位相差を検出し、その位相差に比例した出力電圧を出力する。位相比較器４の出力はループフィルタ５により平滑化され、ＶＣＯ６の制御電圧となる。
【００３５】
ＶＣＯ６は、制御電圧に比例した発振周波数ｆＬＯの信号を出力する。周波数混合器７は、ＶＣＯ６から出力される周波数ｆＬＯの出力信号と、サブループ１５から出力される周波数ｆＳＵＢの出力信号とが入力される。周波数混合器７は、周波数ｆＬＯと周波数ｆＳＵＢとの差成分である周波数ｆＩＦの信号を出力する。
【００３６】
周波数混合器７から出力される信号はローパスフィルタ８により不要な高周波成分が除去され、分周器９によってＮ１分周されて周波数ｆ１Ｃの信号となる。分周器９は任意の正の整数Ｎ１を設定して、分周比をプログラムすることが可能な機能を持つ。
【００３７】
ここで、メインループ１０が安定に収束すると、周波数ｆ１及びｆ１ｃは同じ周波数となり、周波数ｆＬＯ及びｆＳＵＢと周波数ｆＩＦとの間に以下の式（４）の関係が成立する。なお、実際には周波数混合器７から差成分の信号の他に和成分の信号も出力される。しかし、和成分の信号はローパスフィルタ８により除去されるので、ここでは考慮しないこととする。
【００３８】
ｆＩＦ＝ｆＬＯ−ｆＳＵＢ・・・（４）
また、基準発振器１から出力されたもう一方の信号は逓倍分周器３に接続されている。逓倍分周器３は、入力周波数をＳ２／Ｒ２倍して出力する回路である。したがって、出力周波数ｆ２と基準発振周波数ｆoscとの間には、式（５）の関係がある。
【００３９】
ｆ２＝（Ｓ２／Ｒ２）×ｆosc・・・（５）
逓倍分周器３の出力はサブループ１５に入力される。位相比較器１１は周波数ｆ２及びｆ２ｃの２つの周波数の入力信号の位相差を検出し、その位相差に比例した出力電圧を出力する。位相比較器１１の出力はループフィルタ１２により平滑化され、ＶＣＯ１３の制御電圧となる。
【００４０】
ＶＣＯ１３は、制御電圧に比例した発振周波数ｆＳＵＢの信号を出力する。ＶＣＯ１３から出力される周波数ｆＳＵＢの出力信号は、一方がメインループ１０内の周波数混合器７に、もう一方が分周器１４に接続される。分周器１４は、ＶＣＯ１３から出力された信号をＮ２分周して周波数ｆ２Ｃの信号とする。分周器１４は任意の正の整数Ｎ２を設定して、分周比をプログラムすることが可能な機能を持つ。ここで、サブループ１５が安定に収束すると、周波数ｆ２及びｆ２ｃは同じ周波数となる。
【００４１】
次に、本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定方法について説明する。
【００４２】
図２は、本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定方法を表した一例のフローチャートである。
【００４３】
ステップＳ１では、第１の制約条件（６ＭＨｚの周波数ステップ）及び第４の制約条件（１０ＭＨｚの基準発振器）からメインループ１０の比較周波数ｆ１を決定する。第１の制約条件から、比較周波数ｆ１は６ＭＨｚの約数である必要がある。また、第４の制約条件から比較周波数ｆ１は１０ＭＨｚの約数である必要がある。
【００４４】
したがって、比較周波数ｆ１は６ＭＨｚと１０ＭＨｚとの公約数である必要がある。比較周波数ｆ１が低いと周波数安定度が劣化するので、ここでは、６ＭＨｚと１０ＭＨｚとの最大公約数である２ＭＨｚを比較周波数ｆ１に選ぶ。ステップＳ１で決定されたパラメータは、比較周波数ｆ１＝２ＭＨｚ，基準発振周波数ｆosc＝１０ＭＨｚとなる。
【００４５】
次に、ステップＳ２では第１の逓倍分周器２の逓倍比Ｓ１及び分周比Ｒ１を決定する。第１の逓倍分周器２の逓倍比Ｓ１及び分周比Ｒ１は、ステップＳ１で得られた比較周波数ｆ１＝２ＭＨｚ，基準発振周波数ｆosc＝１０ＭＨｚを式（３）に代入して決定される。
【００４６】
このとき、第１の逓倍分周器２の逓倍比Ｓ１／分周比Ｒ１は、約分して出来るだけ簡単な整数比にすると、逓倍比Ｓ１／分周比Ｒ１＝１／５から逓倍比Ｓ１＝１及び分周比Ｒ１＝５となる。
【００４７】
次に、ステップＳ３ではメインループ１０の分周数Ｎ１，周波数ｆＩＦを決定する。メインループ１０が安定に収束すると、比較周波数ｆ１と周波数ｆ１ｃとは同じ周波数となるため、周波数ｆ１ｃ＝２ＭＨｚである。また、周波数ｆＩＦとｆ１ｃとはｆ１Ｃ＝（１／Ｎ１）×ｆＩＦの関係を成立させる必要がある為、周波数ｆＩＦ＝Ｎ１×２ＭＨｚとなる。
【００４８】
ここで、メインループ１０の分周数Ｎ１及び周波数ｆＩＦの決定には、ある程度の自由度があるので、１３チャンネルのときの値として分周数Ｎ１＝５０及び周波数ｆＩＦ＝１００ＭＨｚを仮に決める。なお、１３チャンネルから５２チャンネルまでの全てのチャンネルで、周波数ｆＩＦ＝Ｎ１×２ＭＨｚを満たす分周数Ｎ１が存在する必要があるが、これについては後述する。
【００４９】
次に、ステップＳ４ではサブループ１５の出力周波数ｆＳＵＢを決定する。出力周波数ｆＳＵＢを決定する為の式（６）は、上記した式（２）を式（４）に代入して整理することにより得られる。
【００５０】
ｆＳＵＢ＝５１０＋４１／１４０−ｆＩＦ・・・（６）
以下の式（７）は、式（６）にステップＳ３で決定した周波数ｆＩＦ＝１００ＭＨｚを代入することにより得られる。
【００５１】
ｆＳＵＢ＝４１０＋４１／１４０［ＭＨｚ］・・・（７）
次に、ステップＳ５ではサブループ１５の比較周波数ｆ２，分周数Ｎ２，第２の逓倍分周器３の逓倍比Ｓ２及び分周比Ｒ２を決定する。上記した式（７）の第２項である４１／１４０ＭＨｚをサブループ１５で吸収する必要があることからサブループ１５の比較周波数ｆ２は４１／１４０ＭＨｚとする。
【００５２】
比較周波数ｆ２は４１／１４０ＭＨｚの約数であればよい。比較周波数ｆ２が低いと周波数安定度が劣化するので、ここでは、最大数である４１／１４０ＭＨｚを比較周波数ｆ２に選ぶ。サブループ１５が安定に収束すると、比較周波数ｆ２と周波数ｆ２ｃとは同じ周波数となる為、周波数ｆ２ｃ＝４１／１４０ＭＨｚである。周波数ｆＳＵＢとｆ２ｃとは、ｆ２Ｃ＝（１／Ｎ２）×ｆＳＵＢの関係を成立させる必要がある為、分周数Ｎ２＝１４０１となる。
【００５３】
次に、第２の逓倍分周器３の逓倍比Ｓ２及び分周比Ｒ２は、比較周波数ｆ２＝４１／１４０ＭＨｚ，基準発振周波数ｆosc＝１０ＭＨｚを式（５）に代入して決定される。ステップＳ５で、サブループ１５の比較周波数ｆ２を４１／１４０ＭＨｚとしたことにより、上記した式（２）の第２項である４１／１４０ＭＨｚはサブループ１５で吸収される。
【００５４】
以上、ステップＳ１〜Ｓ５に示したパラメータの設定方法では、４つの制約条件を満足するＰＬＬ周波数シンセサイザのパラメータが求まった。以下、１３チャンネルを出力するためのパラメータを表２にまとめて示す。
【００５５】
【表２】
0004464346.tif 000003
１３チャンネル以外のチャンネルについても、上記したパラメータの設定方法により同様に決定することができる。１３チャンネル〜５２チャンネルまでの全てのチャンネルのパラメータの値を図３に示す。図３は、本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定を表した一例の図である。
【００５６】
なお、図３では表２に示した１３チャンネルのパラメータと相違する部分だけを示している。図３から分かるように、チャンネル周波数はメインループ１０にある第１の分周器９の分周数Ｎ１（正の整数）を変更することにより設定する。
【００５７】
以上、地上デジタルテレビジョン放送用の例では１ＭＨｚを単位とすることにより、ＰＬＬ周波数シンセサイザの出力周波数を整数部分と分数部分との和の形式で表現することができた。他の無線通信機器等の機器に適用する場合には１ＭＨｚに相当する単位を１０ＭＨｚや１００ＫＨｚ、１０ＫＨｚなど、適切な値を選定することにより、所望のチャンネル周波数を整数部分と分数部分との和の形式に変換して、本発明を適用することができる。
【実施例２】
【００５８】
実施例１では、サブループ１５内の分周数Ｎ２を１４０１と決定したが、分周数Ｎ２の値が１４０１と比較的大きく位相雑音特性が劣化する懸念がある。実施例２では、サブループ１５内の分周比を小さくして位相雑音特性を改善した例を説明する。
【００５９】
図４は、本発明のＰＬＬ周波数シンセサイザの一部構成を示したブロック図である。図４のＰＬＬ周波数シンセサイザは、図１のサブループ１５の構成に、分周器１６，サンプリングフェーズディテクタ１７及びローパスフィルタ１８を加えた構成となっている。
【００６０】
次に、本発明のＰＬＬ周波数シンセサイザの動作について説明する。なお、図１のＰＬＬ周波数シンセサイザと動作が同じ部分は説明を省略する。逓倍分周器３の出力は２分配され、一方が分周器１６に、もう一方がサンプリングフェーズディテクタ１７に接続される。
【００６１】
分周器１６は、逓倍分周器３から出力された信号をＮ３（正の整数）分周して周波数ｆ２の信号を出力する。サンプリングフェーズディテクタ１７は、逓倍分周器３から出力された周波数ｆＳＵＢＬの高次モード信号と、ＶＣＯ１３から出力される周波数ｆＳＵＢの出力信号とを混合し、その差の周波数ｆＳＵＢＩＦの信号を出力する。
【００６２】
このように、入力の一方を高次モード信号で動作させる周波数混合器をハーモニックス・ダウンコンバータと呼ぶ。ローパスフィルタ１８は、高次モード成分が多重された信号から一番低い周波数成分を通過させるように機能する。ローパスフィルタ１８は高次モード成分が多重された信号から一番低い周波数成分（基本波）を抽出して第２の分周器１４に入力する。
【００６３】
図４のＰＬＬ周波数シンセサイザの特徴は、サンプリングフェーズディテクタ１７の出力信号をバンドパスフィルタでなく、ローパスフィルタ１８で抽出する点にある。
【００６４】
ローパスフィルタ１８はバンドバスフィルタに比べて通過ロスが小さく、優れた広い帯域幅の減衰特性を有するフィルタが容易に実現可能である。この為、本発明のＰＬＬ周波数シンセサイザはスプリアス特性が向上する。
【００６５】
次に、図４のサブループ１５の構成におけるパラメータの設定方法について説明する。ここでは、サンプリングフェーズディテクタ１７を周波数ｆＳＵＢＬの３倍の高調波で動作させることを考える。このとき、周波数ｆＳＵＢＬ，周波数ｆＳＵＢ及び周波数ｆＳＵＢＩＦとの間には式（８）の関係がある。
【００６６】
ｆＳＵＢＩＦ＝ｆＳＵＢ−３・ｆＳＵＢＬ・・・（８）
ループの平衡条件から周波数ｆＳＵＢＩＦは比較周波数ｆ２Ｃ（＝４１／１４０ＭＨｚ）のＮ２倍となることを考慮し、１３チャンネルのパラメータを適用すれば以下の式（９）となる。式（９）を整理すると、式（１０）が得られる。
【００６７】
（４１／１４０）Ｎ２＝４１０＋４１／１４０−３・ｆＳＵＢＬ・・・（９）
Ｎ２＝１４０１−（４２０／４１）・ｆＳＵＢＬ・・・（１０）
ここで、分周数Ｎ２は正の整数であるから、上記した式（１０）の右辺も正の整数である。右辺が正の整数となる為には、右辺の第２項も正の整数であり、且つ１４００以下の値となる必要がある。この条件を満たす周波数ｆＳＵＢＬは、４１，８２及び１２３の３つある。ここで、サブループ１５内の分周数Ｎ２は出来るだけ小さい方が望ましいので、周波数ｆＳＵＢＬを１２３ＭＨｚに設定し、このときの分周数Ｎ２として１４１を得る。
【００６８】
周波数ｆＳＵＢＬが１２３ＭＨｚと求まったので、周波数ｆＳＵＢＩＦは式（８）から４１＋４１／１４０ＭＨｚと求まる。さらに、分周器１６の分周数Ｎ３は１２３ＭＨｚと４１／１４０ＭＨｚとの比から４２０と求まる。
【００６９】
以下、１３チャンネルを出力するための、第２の逓倍分周器３の分周比およびサブループ１５のパラメータを表３にまとめて示す。
【００７０】
【表３】
0004464346.tif 000004
１３チャンネル以外のチャンネルについても、上記したパラメータの設定方法により同様に決定することができる。１３チャンネル〜５２チャンネルまでの全てのチャンネルのパラメータの値を図５に示す。図５は、本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定を表した一例の図である。
【００７１】
図５において、サンプリングフェーズディテクタ（ＳＰＤ）の動作モードの３又は７はサンプリングフェーズディテクタを３倍又は７倍の高調波で動作させることを意味する。なお、図５では表３に示した１３チャンネルのパラメータと相違する部分だけを示している。
【００７２】
以上、図４の構成により、本発明のＰＬＬ周波数シンセサイザは、分周数Ｎ２の値が１４０１から１４１に大きく減少したので、位相雑音特性の改善が期待できる。
【００７３】
本発明の効果の一例として、地上デジタルテレビジョン放送の３８チャンネルにおける位相雑音特性を図６に示す。図６は、本発明のＰＬＬ周波数シンセサイザの位相雑音特性を示す一例の図である。図６には、第５の制約条件の位相雑音レベルを併せて記載しているが、その制約条件を満足していることが分かる。さらに、１０Ｈｚ〜１ＭＨｚの積分位相雑音も−５６．０９ｄＢｃであり、−５０ｄＢｃ以下という制約条件も満足している。
【００７４】
このように、本発明によれば多数の周波数制約条件を分離・統合して、必要最小限の制御ループ数で構成されるＰＬＬ周波数シンセサイザを提供することができる。また、本発明によれば制御ループ内をサンプリングフェーズディテクタとローパスフィルタとで構成することにより、制御ループ内における低位相雑音特性と低スプリアス特性とを実現したＰＬＬ周波数シンセサイザを提供することができる。
【００７５】
以上、本発明によれば周波数制約条件が厳しい地上デジタルテレビジョン放送用に適合したＰＬＬ周波数シンセサイザを提供可能である。本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明のＰＬＬ周波数シンセサイザの一例を示すブロック図である。
【図２】本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定方法を表した一例のフローチャートである。
【図３】本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定を表した一例の図である。
【図４】本発明のＰＬＬ周波数シンセサイザの一部構成を示したブロック図である。
【図５】本発明のＰＬＬ周波数シンセサイザを地上デジタルテレビジョン放送用の周波数変換器のローカル信号源に適合させる為のパラメータの設定を表した一例の図である。
【図６】本発明のＰＬＬ周波数シンセサイザの位相雑音特性を示す一例の図である。
【図７】従来のＰＬＬ周波数シンセサイザの一例を示すブロック図である。
【図８】従来のＰＬＬ周波数シンセサイザの一例を示すブロック図である。
【符号の説明】
【００７７】
１    基準発振器
２    第１の逓倍分周器
３    第２の逓倍分周器
４    第１の位相比較器
５    第１のループフィルタ
６    第１のＶＣＯ（電圧制御発振器）
７    周波数混合器
８，１８    ＬＰＦ（ローパスフィルタ）
９    第１の分周器
１０    メインループ
１１    第２の位相比較器
１２    第２のループフィルタ
１３    第２のＶＣＯ
１４    第２の分周器
１５    サブループ
１６    分周器
１７    ＳＰＤ（サンプリングフェーズディテクタ）
【図１】
0004464346.tif 000005
【図２】
0004464346.tif 000006
【図３】
0004464346.tif 000007
【図４】
0004464346.tif 000008
【図５】
0004464346.tif 000009
【図６】
0004464346.tif 000010
【図７】
0004464346.tif 000011
【図８】
0004464346.tif 000012