(57)【特許請求の範囲】
【請求項１】
記録すべき第１のビデオ信号と第２のビデオ信号を視聴する方法であって、
第１の基準クロック信号を使用して前記第１のビデオ信号を復号するステップと、
前記第１の基準クロック信号を使用して前記第２のビデオ信号を復号するステップと、
前記第１の基準クロック信号を使用して、前記復号された第１のビデオ信号をメインピクチャとしてディスプレイに供給するステップと、
第２のクロック信号を使用して、前記復号された第２のビデオ信号を前記メインピクチャにおけるピクチャインピクチャとして前記ディスプレイ及び記録出力ポートに供給するステップと、
を備える方法。
【請求項２】
前記第１のビデオ信号を復号する前記ステップ、及び前記第２のビデオ信号を復号する前記ステップは、共通のビデオデコーダのパイプにより実行される、
請求項１記載の方法。
【請求項３】
前記第１のビデオ信号と前記第２のビデオ信号は、デジタル的に符号化され、前記第１のビデオ信号を復号する前記ステップ及び前記第２のビデオ信号を復号する前記ステップは、ＭＰＥＧ（moving pictures expert group）のフォーマットで符号化されたビデオ信号を復号する共通のビデオデコーダのパイプにより実行される、
請求項１記載の方法。
【請求項４】
前記第２のビデオ信号が記録のために選択されたときに、第２のクロック信号を使用して、前記復号された第２のビデオ信号は、前記メインピクチャにおけるピクチャインピクチャとして前記ディスプレイに供給され、
前記第１のビデオ信号が記録のために選択されたときに、前記第１の基準クロック信号を使用して、前記復号された第１のビデオ信号は、前記メインピクチャにおけるピクチャインピクチャとして前記ディスプレイに供給される、
請求項１記載の方法。
【請求項５】
前記第１のビデオ信号及び前記第２のビデオ信号は、デジタル的に符号化され、前記第１のビデオ信号を復号する前記ステップ及び前記第２のビデオ信号を復号する前記ステップは、ＭＰＥＧ（moving pictures expert group）のフォーマットで符号化されたビデオ信号を復号する共通のビデオデコーダのパイプにより実行される、
請求項４記載の方法。
【請求項６】
ビデオ信号の記録をモニタする装置であって、
符号化された第１のビデオ信号及び第２のビデオ信号を復号するビデオデコーダのパイプと、
前記ビデオデコーダのパイプに接続され、第１のクロック信号を使用して、表示のために復号された第１のビデオ信号からメインピクチャを生成する第１のチャネル処理回路と、
前記ビデオデコーダのパイプに接続され、復号された第２のビデオ信号を生成する第２のチャネル処理回路と、
記録ために前記第１のビデオ信号又は前記第２のビデオ信号のいずれかを選択する選択手段と、
前記第２のビデオ信号が記録のために選択されたときに、第２のクロック信号を使用して、前記復号された第２のビデオ信号を前記メインピクチャにおけるピクチャインピクチャとして前記ディスプレイに供給し、前記第１のビデオ信号が記録のために選択されたときに、前記第１のクロック信号を使用して、前記復号された第１のビデオ信号を前記メインピクチャにおけるピクチャインピクチャとして前記ディスプレイに供給する手段と、
を備える装置。
【請求項７】
前記第１のチャネル処理回路及び前記２のチャネル処理回路に接続され、前記第１のクロック信号を生成する基準クロックジェネレータと、
前記供給する手段に接続され、前記第２のビデオ信号が記録のために選択されたときに、第２のクロック信号を前記復号された第２のビデオ信号に供給する第２のチャネルクロックジェネレータと、
をさらに備える請求項６記載の装置。
【請求項８】
記録のためにアナログ信号を生成するデジタルエンコーダをさらに備え、
前記デジタルエンコーダは、前記第２のビデオ信号が記録のために選択されたときに内部の垂直同期信号を生成し、前記第１のビデオ信号が記録のために選択されたときに外部で発生された垂直同期信号を受信し、
前記第１のビデオ信号に基づいて垂直同期信号を発生する垂直同期信号発生器を更に有する、
請求項６記載の装置。
【請求項９】
前記ビデオデコーダのパイプは、ＭＰＥＧ（moving pictures expert group）フォーマットで符号化されたビデオ信号を復号する、
請求項６記載の装置。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、テレビジョンに関し、より詳細には、２つのビデオプログラムを同時に記録及び表示するための信号処理技術に関する。
【０００２】
［発明の背景］
テレビ視聴者は、たとえば、衛星テレビ番組及び標準的な地上波放送番組といった、２つの異なるビデオソースから番組を同時に記録及び視聴することを望むようになってきている。しかし、様々なビデオソースは、異なる水平同期レート及び垂直同期レートを有するビデオ信号を生成する。
【０００３】
かかるために、２つの個別のビデオデコーダ及びディスプレイ生成システムは、ピクチャインピクチャ（ＰＩＰ）ディスプレイで視聴されるのと同様に記録することができる別の番組の出力信号を生成する一方で、１つの番組を視聴することを容易にするために使用される。かかるシステムは、２つのテレビジョン受信機のハードウェアを必要としている。かかるために、かかる能力を有するテレビジョンは非常に高価なものである。
【０００４】
したがって、テレビジョン分野において、第１のビデオ信号からメインピクチャを表示することが可能であり、加えて、記録可能な信号をモニタするためにＰＩＰピクチャを生成することと同様に、第２のビデオ信号から記録可能な信号を生成すること可能である、１つのビデオデコーダシステムを有する必要が存在する。
【０００５】
［発明の概要］
従来技術に関連する問題点は、２つの異なるビデオソースからのビデオ信号を同時に記録及び表示するための方法及び装置により克服される。
本装置は、メイン信号を処理するためのメインチャネル処理回路と、第２の信号を処理するための第２のチャネル処理回路と、該メイン信号及び第２の信号の両者を処理するための共通回路を備えている。この共通回路は、デジタルビデオ可変長パイプ、及びデジタル符号化（圧縮）されたメインビデオ信号及び第２のビデオ信号の両者を復号するデコードパイプを含んでいる。
【０００６】
メインチャネル処理回路は、メインビデオ信号を処理して、表示のためのメインピクチャを形成する。第２のチャネル処理回路は、記録のために選択されたときに第２のビデオ信号を処理して、表示のためにメインピクチャとの結合のためにＰＩＰピクチャを形成する。また、第２のチャネル処理回路は、記録のために選択されたときにメインビデオ信号を処理して、表示のためにメインピクチャとの結合のためにＰＩＰピクチャを形成する。このようにして、ＰＩＰは、レコードモニタを形成する。
【０００７】
また、復号されたメインビデオ信号又は復号された第２のビデオ信号は、記録のために選択された、復号された第１又は第２のビデオ信号を受けるために結合される場合があるレコード出力に供給される。
【０００８】
復号プロセスの間、メインチャネル処理回路及び第２のチャネル処理回路は、メイン信号から導出されるメインクロック信号（高速クロック）を利用する。記録プロセスの間、メインクロック信号又は該メインクロック信号とは無関係な第２クロック信号が利用され，レコード出力信号のためのクロック及びレコードモニタＰＩＰを提供する。
【０００９】
メイン信号が記録されているとき（及びＰＩＰを供給しているとき）、メインラスタジェネレータからのＶmain信号が利用され、レコード出力のために、Ｖslaveモードにおいてデジタルエンコーダ（ＤＥＮＣ）を駆動する。第２の信号が記録されているとき、ＤＥＮＣは、第２の信号において垂直レートパラメータを読むためにスタートアップリセットを受け、垂直同期信号は、ＤＥＮＣ自身により発生される。
【００１０】
ＰＩＰオンリーモード（レコードスイッチオフ）では、第２のチャネルのために、メイン信号クロックが使用される。記録モードでは、メイン信号クロック又は第２の信号クロックのいずれかが、同じ発生源又は異なる発生源が使用されているかに依存して使用される。記録モードでは、ビデオは、記録のためのＤＥＮＣに送出されるのと同様に、取得及び表示のためにグラフィックプロセッサに送出される。
【００１１】
次いで、取得されたピクチャは、「レコードモニタ」ＰＩＰ画像として表示のために付加的に再フォーマット化されることなしに回復される。このＰＩＰ画像は、標準ＰＩＰ画像よりも幾分大きいことが好ましく、レコードモニタＰＩＰにラベル付けされていることが好ましい。レコードピクチャがレコード出力タイミングに基づいて再現されるために、メイン信号の出力へのＰＩＰオーバレイとして与えられるときに、ピクチャをスキップ又は繰返しすることが必要である場合がある。
【００１２】
１つの形式では、ビデオ復号プロセスに基づいた、１つのＶＣＸＯ発生基準クロックのみが存在するので、第２の信号は、メイン信号クロックから導出され、必要に応じて異なるクロックを使用する（たとえば、６０Ｈｚのメインについて８１ＭＨｚ、５９．９５Ｈｚの記録について２７ＭＨｚ）。
【００１３】
第２の信号のビデオについて使用されるスタジオクロックが第１の信号のビデオのスタジオクロックから僅かに離れるので、クロック回復の形式は、第２の信号について必要とされる。第２のビデオ信号がアナログソースから導出される場合、取得されたピクチャのバッファレベルは、ＤＥＮＣクロックが余りに高速で実行されているか、余りに低速で実行されているかを示すものとして使用される。
【００１４】
第２のビデオ信号がデジタルである場合、転送パケットを運んでいる基準クロックの到着時間に基づいて、ローカルカウンタがサンプリングされる。サンプリングされたクロックと伝達された基準クロックとの間の比較は、ＤＥＮＣクロックが余りに高速で実行されているか、余りに低速で実行されているかを示すものとして使用される。
【００１５】
位相ロックループ（ＰＬＬ）及びプログラマブルデバイダが使用され、メイン信号の回復時間ベースを使用して、第２のクロック信号が発生される。ＰＬＬデバイダは、発生されたクロックを第２の信号についての理想周波数と調整するために、必要に応じて変更される。
【００１６】
［発明の実施の形態］
本発明の教示は、添付図面とともに、以下の発明の実施の形態を考慮することにより容易に理解することができる。理解を容易にするために、可能であれば、図面に共通な同一の構成要素を示すために、同一の参照符号が使用されている。
【００１７】
図１を参照して、異なるビデオソースからの複数のビデオ信号を受信、復号、記録、及び／又は表示するために使用可能である、全体的に参照符号５０で示されるビデオ処理システムに関するブロック図が示されている。特に、システム５０は、システム５０に結合されるビデオ信号のペア（ビデオ１及びビデオ２）を復号及び／又は処理と原理的に関係付けられている。
【００１８】
それぞれのビデオ信号は、アナログ信号又はデジタル信号である場合がある。したがって、本実施の形態で使用される用語「復号」は、アナログ信号の場合における処理／復号を含み、デジタル信号（すなわち、デジタル的に符号化されたビデオ信号）の場合における圧縮の解凍／復号を含んでいる。
【００１９】
デジタル信号の場合、システム５０は、デジタル信号のペアを処理するデコーダ、又は、代替的にそれぞれの信号について１つのデコーダのペアを使用する。さらに、任意のデジタル符号化フォーマットが復号される場合があり、本発明は、ＭＰＥＧ（Moving Pictures Expert Group）規格を使用して符号化されている信号に関して説明される。これらの信号は、衛星テレビジョン受信機、高精細テレビジョン（ＨＤＴＶ）受信機、デジタルケーブル受信機、デジタルケーブルテレビジョンシステム、デジタル地上波テレビジョンアンテナ等により供給される場合がある。
【００２０】
アナログ信号の場合、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等のようなアナログフォーマットがシステム５０により復号される場合がある。したがって、任意のアナログフォーマットが復号される一方で、本発明は、ＮＴＳＣ標準を使用して符号化されている信号に関して説明される。これらの信号は、テレビジョン受信機、ケーブル受信機、ケーブルテレビジョンシステム、地上波テレビジョンアンテナ、テレビジョンコンポーネント等により供給される場合がある。
【００２１】
システム５０は、デコーダ装置１００、ディスプレイ５２（たとえば、テレビジョン、テレビジョンモニタ等）、及びレコーダ５８（たとえば、ビデオカセットレコーダ（ＶＣＲ）、ビデオテープレコーダ（ＶＴＲ）、デジタルレコーダ等）を備えている。システム５０において、先に参照された構成要素のそれぞれ、すなわち、デコーダ装置１００、ディスプレイ５２、及びレコーダ５８は、個別の構成要素であり、パッチコード又は他の適切な導体／コネクタにより互いに接続される。
【００２２】
デコーダ装置１００は、共通の復号回路及びタイミング回路を使用して、両方のビデオ信号を復号し、（たとえば、ビデオ１から）メインピクチャ５４のための信号を生成し、ディスプレイ５２のメインピクチャ５４のＰＩＰピクチャにおける表示のためと同様に、レコーダ５８への記録のための信号を生成する。かかるために、システム５０は、ＰＩＰピクチャにおける記録可能な信号をモニタするための能力とともに、表示のためのビデオ信号及び記録のためのビデオ信号を同時に生成する。
【００２３】
２つのビデオ信号を処理するために共通の回路を使用することにより、デコーダ装置は、従来のデコーダ装置よりも製造するためのコストが低くなる。その上、本発明は、共通の復号回路に加えて、独立なクロック回復／発生回路を利用し、メインビデオ及びレコード／ＰＩＰビデオのためのクロックを提供する。
【００２４】
図１Ａを参照して、以下に説明される、参照符号５０Ａにより全体的に示される、本発明の概念に従うビデオ処理システムの別の形態が示されており、このビデオ処理システムは、図１のビデオ処理システム５０と同様なやり方で動作及び／又は機能するものであり、その動作及び機能は、以下に詳細に説明される。
【００２５】
システム５０Ａは、デコーダ装置１００、ディスプレイ５２（たとえば、テレビジョン、テレビジョンモニタ等）、及びレコーダ５８を含んでいる。しかし、システム５０Ａでは、レコーダ５８は個別のコンポーネントである一方で、デコーダ装置１００は、コンポーネント６０としてディスプレイと統合されている。レコーダ５８は、パッチコード又は他の適切な導体／コネクタにより、統合されるコンポーネント６０に接続されている。
【００２６】
図１Ｂを参照して、以下に説明される、参照符号５０Ｂにより全体的に示される、本発明の概念に従うビデオ処理システムの更に別の形態が示されており、このビデオ処理システムは、図１のビデオ処理システム５０と同様のやり方で動作及び／又は機能するものであり、その動作及び機能は、以下に詳細に説明される。
【００２７】
システム５０Ｂは、デコーダ装置１００、ディスプレイ５２（たとえば、テレビジョン、テレビジョンモニタ等）、及びレコーダ５８を含んでいる。しかし、システム５０Ｂでは、ディスプレイ５２が個別のコンポーネントである一方で、デコーダ装置１００は、コンポーネント７０としてレコーダ５８と統合されている。ディスプレイ５２は、パッチコード又は他の適切な導体／コネクタにより、統合されるコンポーネント７０に接続されている。
【００２８】
ここで、図２を参照して、図１、図１Ａ及び図１Ｂのデコーダ装置１００に関する詳細なブロック図が示されている。デコーダ装置１００は、メインチャネル処理回路／ロジック１４８、第２のチャネル処理回路／ロジック１５０、及び共通の回路／ロジック１５２を備えている。メインチャネル処理回路／ロジック１４８は、メインチャネル入力ポート１０２に接続されており、メインチャネル処理回路／ロジック１４８は、典型的にはメインチューナ（図示せず）からのメインのチャネル又は信号を受ける。
【００２９】
第２のチャネル処理回路／ロジック１５０は、第２のチャネル入力ポート１０４に接続されており、第２のチャネル処理回路／ロジックは、典型的に第２のチューナ（図示せず）からの第２のチャネル又は信号を受ける。しかし、以下に説明されるように、第２のチャネル処理回路／ロジック１５０は、第２の信号よりはむしろメイン信号が記録のために選択されたときに処理するために、メイン信号を「第２のチャネル」として受ける場合がある。
【００３０】
メイン信号、すなわち全般的にメインデータは、メインチャネル処理回路／ロジックの一部であるメインチャネルメモリバッファ１０６へのメインデータ入力に供給される。メイン信号は、デジタル信号又はアナログ信号である場合があり、ビデオ又はオーディオを構成する場合がある。
【００３１】
しかし、本発明は、原理的にビデオに関しており、したがって、本発明は、ビデオのみに関して説明することが理解されるべきである。さらに、メイン（ビデオ）信号は、複数のチャネルからのメインチューナ（図示せず）を介して予め識別される１つのチャネルを典型的に構成している。
【００３２】
メインチャネルがアナログである場合、メインチャネルは、ＦＩＦＯ（First In First Out）メモリ、すなわちバッファ１０８に供給される。メイン信号がデジタルである場合、メイン信号は、ＭＰＥＧビデオＶＬＤ（Variable Length Decoder）パイプ１１０に供給される。このＭＰＥＧビデオＶＬＤパイプ１１０は、ＭＰＥＧ信号の可変長符号化を復号する。
【００３３】
次いで、可変長復号されたメイン信号は、ＭＰＥＧビデオデコーダのパイプ１１２に供給される。ＭＰＥＧビデオデコーダパイプ１１２は、可変長復号されたメイン信号のＭＰＥＧ符号化を復号するために使用可能である。ＭＰＥＧの原理に従えば、ＭＰＥＧビデオデコーダパイプ１１２は、メインチャネルメモリバッファ１０６におけるメイン信号の復号されたＭＰＥＧフレームを記憶する。
【００３４】
ＭＰＥＧビデオデコーダパイプ１１２は、ＭＰＥＧビデオＶＬＤパイプ１１０から到来するＭＰＥＧメイン信号の復号における動き補償等のために、メイン信号の予め復号されたＭＰＥＧフレームの幾つかを利用する。このように、ＭＰＥＧビデオデコーダパイプ１１２とメインチャネルメモリバッファ１０６の間の２つの方向を有する矢印が存在する。メイン信号の復号されたＭＰＥＧフレームは、メインチャネルメモリバッファ１０６に正しい順序で元に記憶される。
【００３５】
第２の信号は、第２のチャネル処理回路／ロジック１５０の一部である第２のチャネルメモリバッファ１１４へのＰＩＰ／レコード入力に供給される。第２の信号は、デジタル信号又はアナログ信号である場合があり、ビデオ及び／又はオーディオを構成する場合がある。
【００３６】
しかし、本発明は原理的にビデオに関するものであり、したがって、本発明は、ビデオのみに関して説明されることが理解されるべきである。さらに、第２の（ビデオ信号）は、複数のチャネルから第２のチューナ（図示せず）を介して予め識別された１つのチャネルを典型的に構成している。
【００３７】
第２の信号がアナログであるとき、第２の信号は、ＦＩＦＯメモリ、すなわちバッファ１１６に供給される。第２の信号がデジタルであるとき、第２の信号は、ＭＰＥＧビデオＶＬＤ（可変長デコーダ）パイプ１１０に供給され、ＭＰＥＧビデオＶＬＤパイプ１１０は、ＭＰＥＧ信号の可変長符号化を復号する。次いで、可変長復号された第２の信号は、ＭＰＥＧビデオデコーダパイプ１１２に供給される。
【００３８】
ＭＰＥＧビデオデコーダパイプ１１２は、可変長復号された第２の信号のＭＰＥＧ符号化を復号するために使用可能である。ＭＰＥＧの原理に従えば、ＭＰＥＧビデオデコーダパイプ１１２は、第２のチャネルメモリバッファ１１４における第２の信号の復号されたＭＰＥＧフレームを記憶する。
【００３９】
ＭＰＥＧビデオデコーダパイプ１１２は、ＭＰＥＧビデオＶＬＤパイプ１１０から到来するＭＰＥＧ第２の信号の復号における動き補償等のために、第２の信号の予め復号されたＭＰＥＧフレームの幾つかを利用する。このように、ＭＰＥＧビデオデコーダパイプ１１２と第２のチャネルメモリバッファ１１４の間の２つの方向を有する矢印が存在する。第２の信号の復号されたＭＰＥＧフレームは、第２のチャネルメモリバッファ１１４に正しい順序で元に記憶される。
【００４０】
ＭＰＥＧビデオＶＬＤパイプ１１０は、共通の回路／ロジック１５２の一部であり、インタリーブされたやり方でメイン信号と第２の信号との可変長復号を実行して、１つのＶＬＤデコーダが２つのビデオ信号（すなわち、メイン信号及び第２の信号）の可変長復号を実行することを可能にする。
【００４１】
また、ＭＰＥＧビデオデコーダパイプ１１２は、共通回路／ロジック１５２の一部であり、メイン信号及び第２の信号のＭＰＥＧビデオ復号を実行する。インタリーブプロセスを使用して、ＭＰＥＧビデオデコーダパイプ１１２は、両方のビデオ信号を復号して、復号されたビデオフレームをそれぞれのバッファ１０６，１１４に戻す。ＭＰＥＧビデオデコーダパイプ１１２は、２つのビデオ信号により共有されるので、２つの復号レートのうちで高速な復号レートが使用されて、両方の信号が復号される。すなわち、６０Ｈｚの復号レートが５９．９４Ｈｚに対して使用される。
【００４２】
両方のビデオ信号が同じ復号レートを有する場合、ＭＰＥＧビデオデコーダパイプ１１２は、２つの信号の復号レートを使用する。復号レートが異なる場合には、低速な入力ビデオストリームは、必要とされるよりも高速に処理される。かかるように、低速ストリームのための復号プロセスは、データのアンダーフロー条件が圧縮されたデータバッファ（バッファ１０６又は１１４）において生じないことを保証するために場合によっては停止される。
【００４３】
ＭＰＥＧビデオデコーダパイプ１１２は、メインピクチャを形成する信号（たとえば、ビデオ１）をメインチャネルメモリバッファ１０６に結合し、ＰＩＰピクチャを記録する信号（たとえば、ビデオ２）を第２のチャネルメモリバッファ１１４に結合する。どちらの信号がメインピクチャであり、どちらの信号がＰＩＰピクチャであるかといった選択は、視聴者によりリモートコントロール又は他の公知のインタフェース（図示せず）を通して一般的に達成される。
【００４４】
バッファ１０６及びバッファ１１４は、それぞれのＦＩＦＯメモリ１０８，１１６に結合される。ＦＩＦＯバッファ１０８、１１６の両者のアクセスプロセス（リード／ライト）は、１つのクロックジェネレータ１２２により制御される。クロックジェネレータ１２２は、基準クロックジェネレータ１２４により生成されるクロック信号から導出されるクロック信号を、それぞれのＦＩＦＯバッファ１０８，１１６に生成する。基準クロックジェネレータ１２４により発生されるクロック信号は、メインチャネルタイミング信号にロックされる。
【００４５】
ＦＩＦＯメモリバッファ１０８の出力は、メインチャネルフォーマットコンバータ１１８の入力に供給される。該コンバータ１１８は、クロックジェネレータ１２２からのクロック信号により計時される。ＦＩＦＯメモリバッファ１１６の出力は、ＰＩＰ／レコードチャネルフォーマットコンバータ１３４の入力に供給される。該コンバータ１３４は、クロックジェネレータ１２２からのクロック信号により計時される。
【００４６】
フォーマットコンバータ１３４は、「ＰＩＰ／レコードチャネル」としてラベル付けされる。これは、第２のチャネル／信号が、記録されるチャネル／信号では常になく、したがってＰＩＰとして提供されないためである。メインチャネル／信号が記録のために選択されたとき、メインチャネル／信号は、ＰＩＰとして供給される。
【００４７】
コンバータ１１８，１３４のそれぞれの出力は、それぞれのＦＩＦＯメモリ１２０，１３６に接続される。これらのＦＩＦＯは、フレームがディスプレイタイミング信号と同期されていることを保証するために、それぞれの信号のビデオフレームを記憶する。ＦＩＦＯ１２０へのアクセスは、メインチャネルロック基準クロックジェネレータ１２４により制御される。
【００４８】
ＦＩＦＯ１３６へのアクセスは、メインチャネルが記録のために選択された場合の、メインチャネルロック基準クロックジェネレータ１２４からの基準クロックと、第２のチャネル／信号が記録のために選択された場合の、第２のチャネルクロックジェネレータ１３２からの第２のクロックとのいずれかにより制御される。第２のチャネルクロックジェネレータ１３２は、第２のチャネル／信号に対して固定される。
【００４９】
基準クロックジェネレータ１２４からの基準クロック信号は、メインラスタジェネレータ１３８にも接続される。メインラスタジェネレータ１３８は、陰極線管又は液晶ディスプレイへのメインピクチャの表示を容易にするための水平同期信号（Ｈ）及び垂直同期信号（Ｖ）を発生する。
【００５０】
このＨ信号及びＶ信号は、画素データのラスタ走査を制御するためのディスプレイジェネレータ１２６に接続される。ディスプレイジェネレータ１２６への画素データは、どちらのチャネル／信号が記録のために選択されるかに依存して、ＦＩＦＯメモリ１２０（すなわち、メインチャネル／信号）及びＦＩＦＯメモリ１３６（すなわち、第２のチャネル／信号又はメインチャネル／信号のいずれか）から到来する。
【００５１】
さらに、ディスプレイジェネレータ１２６は、グラフィックメモリ１２８から読出することができ、メインピクチャへのＰＩＰピクチャの挿入を制御するオンスクリーングラフィックスを生成する。ディスプレイは、オンスクリーングラフィック、ＰＩＰピクチャ及びメインピクチャを備えており、メインのデジタル−アナログコンバータ（ＤＡＣ）１３０に接続される。該コンバータ１３０は、ディスプレイ出力ポート又は出力を介してテレビジョンスクリーンで視聴するためのアナログ表示を生成する。
【００５２】
また、メインのラスタジェネレータ１３８は、Ｖmain信号を第２のチャネルコントローラ１４０に供給する。第２のチャネルコントローラ１４０は、マイクロプロセッサ（μＰ）１４４、マイクロコントローラ等からのＶsecond信号を受けるために使用可能である。
【００５３】
第２のチャネルコントローラ１４０は、どちらのチャネル／信号（すなわち、メインチャネル／信号又は第２のチャネル／信号）が記録のために選択されたかに依存して、デジタル−ＮＴＳＣエンコーダ１４２へのＶmain信号、又はマイクロプロセッサ１４４からデジタル−ＮＴＳＣエンコーダ１４２へのＶsecond信号の受信に応答するＶstart-up（reset）信号のいずれかを出力する。
【００５４】
本発明の態様によれば、メインチャネル／信号が記録のために選択されたとき（したがって、レコードモニタＰＩＰとして提供されるとき）、Ｖmain垂直同期信号が第２のチャネルコントローラ１４０を通してデジタル−ＮＴＳＣエンコーダ１４２に供給される。
【００５５】
第２のチャネル／信号が記録のために選択されたとき（すなわち、レコードモニタＰＩＰとして提供されるとき）、Ｖsecond信号は、Ｖstart-up信号をトリガする。Ｖstart-up信号は、到来する／第２のクロック及び／又は第２のチャネル／信号のフレームレートに基づいて、デジタル−ＮＴＳＣエンコーダ１４２に垂直同期信号を内部発生させる。
【００５６】
第２のチャネル／信号又はメインチャネル／信号が記録のために選択されたかに依存して、ＦＩＦＯメモリ１３６について計時する信号がスイッチ１４６を通して制御される。本発明の態様によれば、第２のチャネル／信号が記録のために選択されたとき、ポート１０４で供給される第２のチャネル／信号は、第２のチャネル処理回路／ロジック１５０及び／又は共通回路／ロジック１５２により処理され、ＦＩＦＯメモリ１３６に供給される。
【００５７】
スイッチ１４６は、第２のチャネルクロックジェネレータ１３２からの第２のクロック信号を選択して、第２のクロック信号をＦＩＦＯメモリ１３６に供給する。ＦＩＦＯメモリ１３６は、ＰＩＰ／レコードチャネルフォーマットコンバータ１３４からの第２のチャネル／信号からフレームを受ける。
【００５８】
フレームがＰＩＰ／レコードチャネルフォーマットコンバータ１３４からＦＩＦＯメモリ１３６に送出されるレートは、２つの回路／ロジックのブロックの間の破線により示されるように、デジタル−ＮＴＳＣエンコーダ１４２により制御される。デジタル−ＮＴＳＣエンコーダ１４２は、第２のクロックジェネレータ１３２からの第２のクロック信号により計時される。
【００５９】
ＦＩＦＯメモリ１３６とデジタル−ＮＴＳＣエンコーダ１４２の間のラベル「レコード」は、レコード信号がデジタル−ＮＴＳＣエンコーダ１４２に送出されることを示している。ラベル「ＰＩＰ」は、ＰＩＰとして表示するために、メインのＤＡＣ１３０に出力するためにディスプレイジェネレータ１２６及びグラフィックメモリ１２８に送出されることを示している。
【００６０】
同時に、ＦＩＦＯメモリ１３６からの第２の信号は、グラフィックジェネレータ１２６及びグラフィックメモリ１２８に供給され、メインのＤＡＣ１３０を介して、ディスプレイ（図示せず）に表示するためにディスプレイ出力に出力される。
【００６１】
本発明の別の形態によれば、メインチャネル／信号が記録のために選択されたとき、メインチャネルメモリバッファ１０６からのメインの処理信号は、第２のチャネルメモリバッファ１１４に供給されるとともに、及び適切なコンポーネントを介してＦＩＦＯメモリ１３６に供給される。ＦＩＦＯメモリ１３６は、スイッチ１４６を介して、メインチャネルロック基準クロックジェネレータ１２４からのメインチャネルクロックにより計時される。
【００６２】
同時に、Ｖmainは、第２のチャネルコントローラ１４０を介してデジタル−ＮＴＳＣエンコーダ１４２に供給され、メインチャネル／信号についての垂直同期パルスが提供される。また、デジタル−ＮＴＳＣエンコーダ１４２は、メインクロックジェネレータ１２４からのメインクロック信号を受ける。ＦＩＦＯメモリ１３６からのメインチャネル／信号は、ディスプレイにＰＩＰとして出力するためにディスプレイジェネレータ１２６及びグラフィックスメモリ１２８に供給される。
【００６３】
本実施の形態で与えられる原理によれば、図３が参照される。図３では、その発生源が僅かに異なる水晶基準クロックを有する場合、有さない場合に、ビデオ信号の出力を容易にするためのメインチャネル基準クロックジェネレータ及び第２のチャネル基準クロックジェネレータにより発生又は生成される各種典型的なクロック周波数に関するチャート又はテーブルが示されている。様々なクロック周波数は、本実施の形態で記載されたようなやり方で様々なコンポーネントにより使用される。
【００６４】
［動作］
図４を参照して、参照符号１６０により全体的に参照されるフローチャートが示されており、本実施の形態で与えられた原理に従う本発明の動作の方法に関する典型的な態様を説明している。フローチャート１６０に示される動作の方法の順序及び／又は連結は、変更可能であることが始めに理解される。さらに、図示及び／又は説明される全てのステップは、この動作に必要な場合、又は必要でない場合がある。
【００６５】
メインチャネル又は信号は、ブロック１６２で受信される。また、第２のチャネル又は信号は、ブロック１６４で受信される。その後、メインチャネル／信号及び第２のチャネル／信号の両者は、ブロック１６６で処理される。メインチャネル／信号は、ブロック１６８で、メインチャネル／信号から導出されたメインクロック信号を利用して、メインピクチャとしてディスプレイに供給される。
【００６６】
チャネル／信号（メインチャネル／信号又は第２のチャネル／信号のいずれか）は、ブロック１７０で、記録のために選択される。メインチャネルが記録のために選択された場合、ブロック１７２で、メインチャネルは、メインピクチャにおいてＰＩＰとして供給され、レコード出力ポートに供給され、メインクロックを利用して出力される。
【００６７】
第２のチャネルが記録のために選択された場合、ブロック１７４で、第２のチャネルは、メインピクチャにＰＩＰとして提供され、レコード出力ポートに供給され、又はメインクロックとは無関係に導出される第２のクロックを利用して出力される。
【００６８】
本発明の教示を組込んだ様々な実施の形態は、実施の形態において詳細に図示及び説明されてきた。当業者であれば、これら教示をなお取り入れた他の多くの変形された実施の形態を容易に考案することができる。
【図面の簡単な説明】
【図１】  本発明の概念に従うビデオ処理システムの１形態に関するブロック図である。
【図１Ａ】  本発明の概念に従うビデオ処理システムの別の形態に関するブロック図である。
【図１Ｂ】  本発明の概念に従うビデオ処理システムの更に別の形態に関するブロック図である。
【図２】  本発明の概念に従う図１、図１Ａ及び図１Ｂのシステムにおいて利用可能なビデオデコーダ装置に関する詳細なブロック図である。
【図３】  本発明により処理及び／又は発生することができる典型的なクロック周波数のテーブルであり、各種の結果として生じるパラメータを示している。
【図４】  本発明の原理に従う典型的な方法に関するフローチャートである。
【図１】
0004568469.tif 000002
【図１Ａ】
0004568469.tif 000003
【図１Ｂ】
0004568469.tif 000004
【図２】
0004568469.tif 000005
【図３】
0004568469.tif 000006
【図４】
0004568469.tif 000007