(57)【特許請求の範囲】
【請求項１】
半導体から構成される活性層を含む積層体上にアライメントマークを形成する工程と、
前記アライメントマーク上、及び前記積層体における半導体光素子を作製するためのパターン領域上に、絶縁膜を形成する工程と、
前記絶縁膜をエッチングすることにより、前記アライメントマーク上に前記絶縁膜から構成される保護膜を形成すると共に、前記パターン領域上に前記絶縁膜から構成されるエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記積層体をエッチングすることによりメサ部を形成する工程と、
前記メサ部の側面上に埋め込み部を形成する工程と、
前記埋め込み部を形成した後に、前記保護膜を残存させたまま前記エッチングマスクを除去する工程と、
前記エッチングマスクを除去した後に、前記メサ部及び前記埋め込み部上に半導体層を形成する工程と、
を含む、半導体光素子の製造方法。
【請求項２】
前記埋め込み部を形成した後、前記エッチングマスクを除去する前に、前記埋め込み部上にキャップ層を形成する工程と、
前記エッチングマスクを除去した後、前記半導体層を形成する前に、前記キャップ層を除去する工程と、
を更に含む、請求項１に記載の半導体光素子の製造方法。
【請求項３】
前記アライメントマークと前記保護膜とが同じ材料からなり、
前記アライメントマークを形成した後、前記アライメントマークの表面を酸素プラズマにより改質する工程を更に含む、請求項１又は２に記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子の製造方法に関する。
【背景技術】
【０００２】
半導体光素子の製造方法において、半導体結晶上にリソグラフィ用のアライメントマークを形成する際に、プロセス中のアライメントマークの変形や損傷を防止するために、アライメントマーク上に保護膜を形成することが知られている（特許文献１参照）。
【０００３】
一方、埋め込みヘテロ構造（ＢＨ構造）の半導体レーザを製造する際に、エッチングにより形成されたメサ部の側面上に埋め込み層を形成した後に、メサ部及び埋め込み層上にクラッド層及びコンタクト層を更に形成する方法が知られている（特許文献２参照）。具体的には、まず、積層基板上にストライプ状のエッチングマスクを形成した後に当該エッチングマスクを用いて積層基板のエッチングを行うことによって、ストライプ状のメサ部を形成する。その後、そのエッチングマスクを選択成長マスクとしてエッチングにより除去された領域に埋め込み層を形成する。さらに、そのエッチングマスクを除去した後に、メサ部及び埋め込み層上にクラッド層及びコンタクト層を形成する。
【特許文献１】特開２００１−２５１００７号公報
【特許文献２】特許第２８２７３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者らは、特許文献２のタイプの半導体レーザを製造する際に、アライメントマークを形成し、そのアライメントマーク上に保護膜を形成することを検討した。しかしながら、エッチングマスク及び保護膜を単一の薄膜から形成すると、エッチングマスクを除去する際に保護膜も同時に除去されてしまう。その結果、アライメントマークが露出するので、クラッド層及びコンタクト層を形成する際にアライメントマークが埋没又は損傷するおそれがある。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、アライメントマークの埋没又は損傷を抑制することができる半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明の半導体光素子の製造方法は、半導体から構成される活性層を含む積層体上にアライメントマークを形成する工程と、前記アライメントマーク上、及び前記積層体における半導体光素子を作製するためのパターン領域上に、絶縁膜を形成する工程と、前記絶縁膜をエッチングすることにより、前記アライメントマーク上に前記絶縁膜から構成される保護膜を形成すると共に、前記パターン領域上に前記絶縁膜から構成されるエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記積層体をエッチングすることによりメサ部を形成する工程と、前記メサ部の側面上に埋め込み部を形成する工程と、前記埋め込み部を形成した後に、前記保護膜を残存させたまま前記エッチングマスクを除去する工程と、前記エッチングマスクを除去した後に、前記メサ部及び前記埋め込み部上に半導体層を形成する工程とを含む。
【０００７】
本発明の半導体光素子の製造方法によれば、エッチングマスクを除去する際に保護膜も同時に除去されることが防止される。このため、半導体層を形成する際に、アライメントマークの消失、埋没又は損傷を抑制することができる。
【０００８】
また、上記半導体光素子の製造方法は、前記埋め込み部を形成した後、前記エッチングマスクを除去する前に、前記埋め込み部上にキャップ層を形成する工程と、前記エッチングマスクを除去した後、前記半導体層を形成する前に、前記キャップ層を除去する工程とを更に含むことが好ましい。この場合、エッチングマスクを除去する際に、埋め込み部がキャップ層によって保護されるので、埋め込み部の汚染又は損傷を抑制することができる。
【０００９】
また、前記アライメントマークが絶縁膜から構成されることが好ましい。この場合、アライメントマークを形成し易くなる。また、アライメントマークの形成に失敗した場合に、アライメントマークを除去して新たなアライメントマークを形成することができる。
【発明の効果】
【００１０】
本発明によれば、アライメントマークの埋没又は損傷を抑制することができる半導体光素子の製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１２】
［第１実施形態］
図１は、本実施形態に係る半導体光素子の製造方法により製造される半導体光素子を模式的に示す斜視図である。図１に示される半導体光素子１０は、いわゆる埋め込みヘテロ構造（ＢＨ構造）を有している。半導体光素子１０としては、例えば光通信分野に用いられる半導体レーザが挙げられる。半導体光素子１０は、第１導電型のIII−Ｖ族化合物半導体基板２と、III−Ｖ族化合物半導体基板２の主面２ａ上に設けられたメサ部９とを備える。III−Ｖ族化合物半導体基板２としては、例えばｎ−ＩｎＰ基板が挙げられる。
【００１３】
メサ部９は、III−Ｖ族化合物半導体基板２の主面２ａ上に順に設けられたバッファ層４、活性層６及びクラッド層８とを有する。メサ部９は、所定の方向に沿って延びる帯状の頂面９ａを有することが好ましい。メサ部９の主面２ａからの高さは、例えば２μｍである。バッファ層４は、第１導電型のIII−Ｖ族化合物半導体層であることが好ましい。バッファ層４としては、例えばｎ−ＩｎＰ層が挙げられる。活性層６は、III−Ｖ族化合物半導体層であることが好ましく、量子井戸構造を有していてもよい。活性層６としては、例えばｉ−ＧａＩｎＡｓＰ層が挙げられる。クラッド層８は、第２導電型のIII−Ｖ族化合物半導体層であることが好ましい。クラッド層８としては、例えばｐ−ＩｎＰ層が挙げられる。
【００１４】
メサ部９の側面９ｂ上には、メサ部９を埋め込むように埋め込み部１６が配置されている。埋め込み部１６は、メサ部９の側面９ｂを覆うと共にIII−Ｖ族化合物半導体基板２の主面２ａ上に設けられた第２導電型のIII−Ｖ族化合物半導体層１２と、III−Ｖ族化合物半導体層１２上に設けられた第１導電型のIII−Ｖ族化合物半導体層１４とを有することが好ましい。III−Ｖ族化合物半導体層１２としては、例えばｐ−ＩｎＰ層が挙げられる。III−Ｖ族化合物半導体層１２は例えばクラッド層として機能する。III−Ｖ族化合物半導体層１４としては、例えばｎ−ＩｎＰ層が挙げられる。III−Ｖ族化合物半導体層１４は例えばキャリアストップ層として機能する。
【００１５】
メサ部９の頂面９ａ上及び埋め込み部１６上にはクラッド層１８及びコンタクト層２０がこの順に設けられている。クラッド層１８は、第２導電型のIII−Ｖ族化合物半導体層であることが好ましい。クラッド層１８としては、例えばｐ−ＩｎＰ層が挙げられる。コンタクト層２０は、第２導電型のIII−Ｖ族化合物半導体層であることが好ましい。コンタクト層２０としては、例えばｐ＋−ＧａＩｎＡｓ層が挙げられる。
【００１６】
コンタクト層２０上には、開口２２ａを有する絶縁層２２が設けられている。開口２２ａは、メサ部９の頂面９ａ上に配置されることが好ましい。絶縁層２２の開口２２ａ内には、コンタクト層２０と電気的に接続される電極２４が埋め込まれている。電極２４は、例えばＴｉ／Ｐｔ／Ａｕ構造を有する。III−Ｖ族化合物半導体基板２の裏面２ｂには電極２６が設けられている。電極２６は、例えばＡｕＧｅＮｉ／Ａｕ構造を有する。電極２４，２６間に電圧が印加されることにより、電流が活性層６に供給され、半導体光素子１０の端面から発光する。
【００１７】
以下、本実施形態に係る半導体光素子の製造方法の一例として、半導体光素子１０の製造方法について詳細に説明する。
【００１８】
図２(ａ)は、本実施形態に係る半導体光素子の製造方法を実施するために用いられる積層体の一例を模式的に示す平面図である。図２(ａ)に示される積層体Ｌは、III−Ｖ族化合物半導体基板４０上に複数の半導体層が設けられたものである。積層体Ｌ上には、キャップ層４８が設けられていることが好ましい。
【００１９】
III−Ｖ族化合物半導体基板４０の周縁には、オリエンテーションフラットＯＦが形成されている。III−Ｖ族化合物半導体基板４０の主面４０ａの中央部分には、マトリックス状に配置された複数の半導体光素子を作製するためのパターン領域３２が設けられていることが好ましい。III−Ｖ族化合物半導体基板Ｗの主面４０ａの周辺部分には、後述するアライメントマーク（重ね合わせ用のマーク）５０を形成するための複数のアライメントマークパターン領域３０がパターン領域３２を取り囲むように設けられていることが好ましい。
【００２０】
図２(ｂ)は、アライメントマークパターン領域の一例を模式的に示す図である。図２(ｂ)に示されるアライメントマークパターン領域３０内には、マトリックス状に配置された複数のアライメントマーク５０が配置される。
【００２１】
図３〜図６は、本実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。図３(ａ)は、図２(ａ)中のIIIａ−IIIａ線に沿った断面図である。本実施形態に係る半導体光素子の製造方法は、例えば以下の順序で実施されることが好ましい。
【００２２】
（アライメントマーク形成工程）
図３(ａ)及び図３(ｂ)に示されるように、半導体から構成される活性層４４を含む積層体Ｌ上にアライメントマーク５０を形成する。積層体Ｌは、第１導電型のIII−Ｖ族化合物半導体基板４０と、III−Ｖ族化合物半導体基板４０の主面４０ａ上に設けられたバッファ層４２と、バッファ層４２上に設けられた活性層４４と、活性層４４上に設けられたクラッド層４６とを有することが好ましい。クラッド層４６とアライメントマーク５０との間には、キャップ層４８が設けられていることが好ましい。なお、III−Ｖ族化合物半導体基板４０、バッファ層４２、活性層４４及びクラッド層４６は、それぞれ、III−Ｖ族化合物半導体基板２、バッファ層４、活性層６及びクラッド層８の母体となる。キャップ層４８は、第２導電型のIII−Ｖ族化合物半導体層であることが好ましい。キャップ層４８としては、例えばｐ−ＩｎＧａＡｓ層が挙げられる。
【００２３】
アライメントマーク５０は例えば以下のようにして形成される。まず、積層体Ｌ上に、例えば厚さ５０〜５００ｎｍのシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ２膜）等の絶縁膜（図示せず）を形成する。その後、その絶縁膜上にフォトレジスト層（図示せず）を形成する。さらに、アライメントマーク５０の形状に対応するフォトマスク（図示せず）を用いてフォトレジスト層に露光を施す。露光されたフォトレジスト層を現像し、レジストパターン（図示せず）を形成する。続いて、レジストパターンをエッチングマスクとして用いることにより、例えばフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて絶縁膜をエッチングする。なお、絶縁膜をドライエッチングしてもよい。その後、例えば酸素プラズマを用いてレジストパターンを剥離除去することによって、絶縁膜から構成されるアライメントマーク５０が形成される。
【００２４】
（保護膜及びエッチングマスク形成工程）
図３(ｃ)、図３(ｄ)、図４(ａ)、図４(ｂ)に示されるように、アライメントマーク５０上に保護膜５２ａを形成すると共に、積層体Ｌ上に保護膜５２ａと同じ材料から構成されるエッチングマスク５２ｂを形成する。保護膜５２ａは、アライメントマーク５０と同じ材料から構成されてもよいし、異なる材料から構成されてもよい。積層体Ｌ上において、保護膜５２ａとエッチングマスク５２ｂとは並んで設置されている。
【００２５】
保護膜５２ａ及びエッチングマスク５２ｂは、例えば以下のようにして形成される。まず、図３(ｃ)に示されるように、アライメントマーク５０を覆うように、積層体Ｌ上に、例えば厚さ５０〜５００ｎｍのシリコン窒化膜、シリコン酸化膜等の絶縁膜５２を形成する。
【００２６】
その後、図３(ｄ)に示されるように、絶縁膜５２上にフォトレジスト層５４を形成する。さらに、保護膜５２ａ及びエッチングマスク５２ｂの形状に対応するフォトマスクを用いてフォトレジスト層５４に露光を施す。エッチングマスク５２ｂの形状としては、例えばストライプ形状が挙げられる。
【００２７】
露光されたフォトレジスト層５４を現像し、図４(ａ)に示されるように、保護膜５２ａの形状に対応するレジストパターン５４ａと、エッチングマスク５２ｂの形状に対応するレジストパターン５４ｂとを形成する。レジストパターン５４ａ，５４ｂをエッチングマスクとして用いることにより、例えばフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて絶縁膜５２をエッチングする。なお、絶縁膜５２をドライエッチングしてもよい。
【００２８】
その後、レジストパターン５４ａ，５４ｂを剥離除去することによって、図４(ｂ)に示されるように、絶縁膜から構成される保護膜５２ａ及びエッチングマスク５２ｂが形成される。なお、保護膜５２ａとアライメントマーク５０とが同じ材料からなる場合には、視認性を向上させる観点から、アライメントマーク５０の表面が例えば酸素プラズマ等により改質されていることが好ましい。
【００２９】
（メサ部形成工程）
図４(ｃ)に示されるように、エッチングマスク５２ｂを用いて積層体Ｌをエッチングすることによりメサ部９を形成する。積層体Ｌは、例えば臭素（Ｂｒ）とメタノールとの混合液等のエッチング液を用いてエッチングされる。なお、積層体Ｌをドライエッチングしてもよい。
【００３０】
また、エッチングマスク５２ｂと同様に保護膜５２ａもエッチングマスクとして機能するので、メサ部４７が形成される。メサ部４７は、バッファ層４２から形成されたバッファ層４２ａと、活性層４４から形成された活性層４４ａと、クラッド層４６から形成されたクラッド層４６ａとを有する。
【００３１】
なお、エッチングによりキャップ層４８もエッチングされる。その結果、メサ部４７とアライメントマーク５０との間には、キャップ層４８から形成されたキャップ層４８ａが形成され、メサ部９とエッチングマスク５２ｂとの間には、キャップ層４８から形成されたキャップ層４８ｂが形成される。
【００３２】
（埋め込み部形成工程）
図４(ｄ)に示されるように、メサ部９の側面９ｂ上に埋め込み部６０を形成する。埋め込み部６０は、III−Ｖ族化合物半導体基板４０上に設けられた第２導電型のIII−Ｖ族化合物半導体層５６と、III−Ｖ族化合物半導体層５６上に設けられた第１導電型のIII−Ｖ族化合物半導体層５８とを有する。III−Ｖ族化合物半導体層５６，５８は、それぞれIII−Ｖ族化合物半導体層１２，１４の母体となる。
【００３３】
（キャップ層形成工程）
図５(ａ)に示されるように、埋め込み部６０上にキャップ層６２を形成することが好ましい。キャップ層６２は、第２導電型のIII−Ｖ族化合物半導体層であることが好ましい。キャップ層６２としては、例えばｐ−ＩｎＧａＡｓ層が挙げられる。キャップ層６２により、後述のエッチングマスク除去工程における埋め込み部６０の汚染や損傷を防止することができる。
【００３４】
（エッチングマスク除去工程）
図５(ｂ)〜図５(ｄ)及び図６(ａ)に示されるように、保護膜５２ａを残存させたままエッチングマスク５２ｂを選択的に除去する。
【００３５】
エッチングマスク５２ｂは例えば以下のようにして除去される。まず、図５(ｂ)に示されるように、保護膜５２ａ及びエッチングマスク５２ｂを覆うフォトレジスト層６４を形成する。
【００３６】
その後、フォトリソグラフィー法を用いてフォトレジスト層６４を露光、現像することにより、図５(ｃ)に示されるように、保護膜５２ａ上にレジストパターン６４ａを形成する。
【００３７】
さらに、図５(ｄ)に示されるように、例えばエッチングマスク５２ｂを溶解可能なフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて、エッチングマスク５２ｂを剥離除去する。このとき、レジストパターン６４ａはエッチングマスクとして機能するので、保護膜５２ａはエッチングされない。
【００３８】
続いて、図６(ａ)に示されるように、レジストパターン６４ａを剥離除去する。
【００３９】
（キャップ層除去工程）
図６(ｂ)に示されるように、キャップ層６２，４８ｂを除去する。キャップ層６２，４８ｂは、例えばリン酸（Ｈ３ＰＯ４）等を用いて除去される。これにより、後述の半導体層形成工程における結晶成長への影響を低減することができる。
【００４０】
（半導体層形成工程）
図６(ｃ)に示されるように、メサ部９及び埋め込み部６０上にクラッド層６６（半導体層）を形成する。その後、クラッド層６６上にコンタクト層６８を形成する。クラッド層６６及びコンタクト層６８は、それぞれ、クラッド層１８及びコンタクト層２０の母体となる。
【００４１】
（絶縁層及び電極形成工程）
絶縁層２２の母体となり開口を有する絶縁層（図示せず）をコンタクト層６８上に形成し、その開口を埋め込むように電極２４の母体となる第１の電極（図示せず）を形成する。また、III−Ｖ族化合物半導体基板４０の裏面４０ｂに電極２６の母体となる第２の電極（図示せず）を形成する。その後、III−Ｖ族化合物半導体基板４０をダイシングすることにより、図１に示される半導体光素子１０が複数得られる。
【００４２】
本実施形態の半導体光素子の製造方法によれば、エッチングマスク５２ｂを除去する際に、保護膜５２ａは除去されずに残存している。このため、クラッド層６６及びコンタクト層６８を形成する際に、アライメントマーク５０の消失、埋没又は損傷を抑制することができる。アライメントマーク５０を用いると、フォトリソグラフィー法を用いたプロセスにおいてアライメント精度を向上させることができる。例えばステッパーを用いる際に±０．１μｍのアライメント精度が実現される。その結果、より高密度の半導体光素子１０を製造することができる。
【００４３】
また、キャップ層６２を形成することによって、エッチングマスク５２ｂを除去する際に埋め込み部６０がキャップ層６２によって保護されるので、埋め込み部６０の汚染又は損傷を抑制することができる。よって、埋め込み部６０の欠陥を低減することができるので、半導体光素子１０の発光効率を向上させることができる。
【００４４】
さらに、アライメントマーク５０が例えばシリコン窒化膜、シリコン酸化膜等の絶縁膜から構成されるので、アライメントマーク５０を形成し易くなる。また、アライメントマークの形成に失敗した場合に、失敗したアライメントマークを除去して新たなアライメントマークを形成することができる。
【００４５】
［第２実施形態］
図７〜図１１は、本実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。図７(ａ)は、図２(ａ)中のIIIａ−IIIａ線に沿った断面図である。本実施形態に係る半導体光素子の製造方法は、例えば以下の順序で実施されることが好ましい。
【００４６】
（アライメントマーク形成工程）
図７(ａ)〜図７(ｄ)、図８(ａ)及び図８(ｂ)に示されるように、活性層４４を含む積層体Ｌ上にアライメントマーク１０２ｃを形成する。アライメントマーク１０２ｃは凹部から構成される。
【００４７】
アライメントマーク１０２ｃは例えば以下のようにして形成される。まず、図７(ａ)及び図７(ｂ)に示されるように、積層体Ｌ上に、例えば厚さ５０〜５００ｎｍのシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ２膜）等の絶縁膜１０２を形成する。
【００４８】
その後、図７(ｃ)に示されるように、絶縁膜１０２上にフォトレジスト層１０４を形成する。さらに、アライメントマーク１０２ｃの形状に対応するフォトマスク（図示せず）を用いてフォトレジスト層１０４に露光を施す。
【００４９】
露光されたフォトレジスト層１０４を現像し、図７(ｄ)に示されるように、レジストパターン１０４ａを形成する。続いて、レジストパターン１０４ａをエッチングマスクとして用いることにより、例えばフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて絶縁膜１０２をエッチングすることにより、アライメントマーク１０２ｃの形状に対応した開口１０２ｂを有する絶縁膜パターン１０２ａを形成する。なお、絶縁膜１０２をドライエッチングして絶縁膜パターン１０２ａを形成してもよい。
【００５０】
続いて、図８(ａ)に示されるように、絶縁膜パターン１０２ａをエッチングマスクとして、キャップ層４８をエッチングすることにより、パターニングされたキャップ層４８ｃを形成する。エッチング液としては、例えばリン酸（Ｈ３ＰＯ４）と、過酸化水素（Ｈ２Ｏ２）と、水（Ｈ２Ｏ）との混合液が用いられる。クラッド層４６がＩｎＰ層の場合、クラッド層４６はエッチストップ層として機能する。
【００５１】
レジストパターン１０４ａを剥離除去した後、例えばフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて、絶縁膜パターン１０２ａを剥離除去することによって、図８(ｂ)に示されるように、アライメントマーク１０２ｃが形成される。
【００５２】
なお、キャップ層４８をエッチングする前にレジストパターン１０４ａを剥離除去してもよい。また、絶縁膜１０２を用いずに、キャップ層４８上にフォトレジスト層１０４を形成し、フォトレジストパターン１０４ａを用いてアライメントマーク１０２ｃを形成してもよい。
【００５３】
（保護膜及びエッチングマスク形成工程）
図８(ｃ)、図８(ｄ)、図９(ａ)、図９(ｂ)に示されるように、アライメントマーク１０２ｃ上に保護膜１０６ａを形成すると共に、積層体Ｌ上に保護膜１０６ａと同じ材料から構成されるエッチングマスク１０６ｂを形成する。
【００５４】
保護膜１０６ａ及びエッチングマスク１０６ｂは、例えば以下のようにして形成される。まず、図８(ｃ)に示されるように、アライメントマーク１０２ｃを覆うように、積層体Ｌ上に、例えば厚さ５０〜５００ｎｍのシリコン窒化膜、シリコン酸化膜等の絶縁膜１０６を形成する。
【００５５】
その後、図８(ｄ)に示されるように、絶縁膜１０６上にフォトレジスト層１０８を形成する。さらに、保護膜１０６ａ及びエッチングマスク１０６ｂの形状に対応するフォトマスクを用いてフォトレジスト層１０８に露光を施す。エッチングマスク１０６ｂの形状としては、例えばストライプ形状が挙げられる。
【００５６】
露光されたフォトレジスト層１０８を現像し、図９(ａ)に示されるように、保護膜１０６ａの形状に対応するレジストパターン１０８ａと、エッチングマスク１０６ｂの形状に対応するレジストパターン１０８ｂとを形成する。レジストパターン１０８ａ，１０８ｂをエッチングマスクとして用いることにより、例えばフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて絶縁膜１０６をエッチングする。これにより、絶縁膜から構成される保護膜１０６ａ及びエッチングマスク１０６ｂが形成される。なお、絶縁膜１０６をドライエッチングしてもよい。
【００５７】
その後、図９(ｂ)に示されるように、レジストパターン１０８ａ，１０８ｂを剥離除去する。
【００５８】
（メサ部形成工程）
図９(ｃ)に示されるように、エッチングマスク１０６ｂを用いて積層体Ｌをエッチングすることによりメサ部９を形成する。積層体Ｌは、例えば臭素（Ｂｒ）とメタノールとの混合液等のエッチング液を用いてエッチングされる。なお、積層体Ｌをドライエッチングしてもよい。
【００５９】
また、エッチングマスク１０６ｂと同様に保護膜１０６ａもエッチングマスクとして機能するので、メサ部４７が形成される。なお、エッチングによりキャップ層４８もエッチングされる。その結果、メサ部４７と保護膜１０６ａとの間には、キャップ層４８から形成されたキャップ層４８ｄが形成され、メサ部９とエッチングマスク１０６ｂとの間には、キャップ層４８から形成されたキャップ層４８ｂが形成される。
【００６０】
（埋め込み部形成工程）
図９(ｄ)に示されるように、メサ部９の側面９ｂ上に埋め込み部６０を形成する。
【００６１】
（キャップ層形成工程）
図１０(ａ)に示されるように、埋め込み部６０上にキャップ層６２を形成することが好ましい。
【００６２】
（エッチングマスク除去工程）
図１０(ｂ)〜図１０(ｄ)及び図１１(ａ)に示されるように、保護膜１０６ａを残存させたままエッチングマスク１０６ｂを選択的に除去する。
【００６３】
エッチングマスク１０６ｂは例えば以下のようにして除去される。まず、図１０(ｂ)に示されるように、保護膜１０６ａ及びエッチングマスク１０６ｂを覆うフォトレジスト層６４を形成する。
【００６４】
その後、フォトリソグラフィー法を用いてフォトレジスト層６４を露光、現像することにより、図１０(ｃ)に示されるように、保護膜１０６ａ上にレジストパターン６４ｃを形成する。
【００６５】
さらに、図１０(ｄ)に示されるように、例えばエッチングマスク１０６ｂを溶解可能なフッ酸系のエッチング液（ＢＨＦ溶液又はＨＦ溶液）を用いて、エッチングマスク１０６ｂを剥離除去する。このとき、レジストパターン６４ｃはエッチングマスクとして機能するので、保護膜１０６ａはエッチングされない。
【００６６】
続いて、図１１(ａ)に示されるように、レジストパターン６４ｃを剥離除去する。
【００６７】
（キャップ層除去工程）
図１１(ｂ)に示されるように、キャップ層６２，４８ｂを除去する。
【００６８】
（半導体層形成工程）
図１１(ｃ)に示されるように、メサ部９及び埋め込み部６０上にクラッド層６６を形成する。その後、クラッド層６６上にコンタクト層６８を形成する。
【００６９】
（絶縁層及び電極形成工程）
第１実施形態と同様の方法を用いて、図１に示される半導体光素子１０が複数得られる。
【００７０】
本実施形態の半導体光素子の製造方法によれば、エッチングマスク１０６ｂを除去する際に、保護膜１０６ａは除去されずに残存している。このため、クラッド層６６を形成する際に、アライメントマーク１０２ｃの消失、埋没又は損傷を抑制することができる。アライメントマーク１０２ｃを用いると、フォトリソグラフィー法を用いたプロセスにおいてアライメント精度を向上させることができる。例えばステッパーを用いる際に±０．１μｍのアライメント精度が実現される。その結果、より高密度の半導体光素子１０を製造することができる。
【００７１】
また、キャップ層６２を形成することによって、エッチングマスク１０６ｂを除去する際に埋め込み部６０がキャップ層６２によって保護されるので、埋め込み部６０の汚染又は損傷を抑制することができる。
【００７２】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記各実施形態に限定されない。例えば、キャップ層６２を形成しなくてもよい。また、アライメントマーク５０は絶縁膜ではなく、半導体膜から構成されるとしてもよい。
【図面の簡単な説明】
【００７３】
【図１】第１及び第２実施形態に係る半導体光素子の製造方法により製造される半導体光素子を模式的に示す斜視図である。
【図２】アライメントマークの配置の一例を示す図である。
【図３】第１実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図４】第１実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図５】第１実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図６】第１実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図７】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図８】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図９】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図１０】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【図１１】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す断面図である。
【符号の説明】
【００７４】
９…メサ部、９ｂ…メサ部の側面、１０…半導体光素子、４４…活性層、５０，１０２ｃ…アライメントマーク、５２ａ，１０６ａ…保護膜、５２ｂ，１０６ｂ…エッチングマスク、６０…埋め込み部、６２…キャップ層、６６…クラッド層（半導体層）、Ｌ…積層体。
【図１】
0004529890.tif 000002
【図２】
0004529890.tif 000003
【図３】
0004529890.tif 000004
【図４】
0004529890.tif 000005
【図５】
0004529890.tif 000006
【図６】
0004529890.tif 000007
【図７】
0004529890.tif 000008
【図８】
0004529890.tif 000009
【図９】
0004529890.tif 000010
【図１０】
0004529890.tif 000011
【図１１】
0004529890.tif 000012