(57)【特許請求の範囲】
【請求項１】
定電流駆動され、その出力端子間電圧の中間電位が所定の電位レベルに保持されるように制御される磁気抵抗効果型ヘッドの動作を検査する磁気抵抗効果型ヘッド検査装置において、
前記磁気抵抗効果型ヘッドの電位の低い方の端子は第１のＮＰＮトランジスタのベースに接続するとともに、前記第１のＮＰＮトランジスタのエミッタを誤差電圧増幅器の負入力端子に接続し、
前記磁気抵抗効果型ヘッドの電位の高い方の端子は第２のＮＰＮトランジスタのベースに接続するとともに、前記第２のＮＰＮトランジスタのエミッタを第１の抵抗を介して前記誤差電圧増幅器の正入力端子に接続し、
前記第１の抵抗の両端電圧と前記磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１および第２のＮＰＮトランジスタのエミッタ電流が等しくなるように前記誤差電圧増幅器により負帰還をかけ、これにより、前記第１のＮＰＮトランジスタのコレクタに接続した第２の抵抗の両端電圧が前記磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるようにした磁気抵抗効果型ヘッド検査装置。
【請求項２】
定電流駆動され、その出力端子間電圧の中間電位が所定の電位レベルに保持されるように制御される磁気抵抗効果型ヘッドの動作を検査する磁気抵抗効果型ヘッド検査装置において、
前記磁気抵抗効果型ヘッドの電位の高い方の端子は第１のＰＮＰトランジスタのベースに接続するとともに、前記第１のＰＮＰトランジスタのエミッタを誤差電圧増幅器の負入力端子に接続し、
前記磁気抵抗効果型ヘッドの電位の低い方の端子は第２のＰＮＰトランジスタのベースに接続するとともに、前記第２のＰＮＰトランジスタのエミッタを第１の抵抗を介して前記誤差電圧増幅器の正入力端子に接続し、
前記第１の抵抗の両端電圧と前記磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１と第２のＰＮＰトランジスタのエミッタ電流と前記誤差電圧増幅器の出力端子にベースを接続した第３のＰＮＰトランジスタのコレクタ電流とが等しくなるように前記誤差電圧増幅器により負帰還をかけ、これにより、前記第３のＰＮＰトランジスタのコレクタに接続した第２の抵抗の両端電圧が前記磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるようにした磁気抵抗効果型ヘッド検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果型ヘッドの動作が正常かどうかを製品出荷時等に検査するための検査装置に関する。
【０００２】
【従来の技術】
ハードディスクドライブ装置などの磁気記録再生装置には、磁気コイルなどで磁気ディスクに記録したデータを再生するために、磁気抵抗効果型ヘッド（magneto-resistive head：以下「ＭＲヘッド」と略称する）が用いられている。このＭＲヘッドは、磁界の変化によって抵抗値が変化する磁気抵抗効果を有する磁気抵抗素子を用いたもので、磁界の変化を電圧値の変化として検出するために、再生時にＭＲヘッドに一定のバイアス電流を流しておく必要がある。
【０００３】
このＭＲヘッドにバイアス電流を流す回路を、図３に示す従来回路例のバイアス電流供給回路１０を参照して説明する。
このバイアス電流供給回路１０は、電源ＶＣＣに接続された電流源１と電流吸い込み制御用ＮＰＮトランジスタＱ１の間にＭＲヘッド２を接続し、バイアス電流ＩBを供給する。ＭＲヘッド２の出力端子ＭＲＸとＭＲＹには抵抗値の等しい抵抗Ｒ１，Ｒ２が接続され、抵抗Ｒ１とＲ２の接続点に電圧電流変換器３の正入力端子が接続されている。電圧電流変換器３の負入力端子はグランドに接続され、その出力端子は電流吸い込み制御用ＮＰＮトランジスタＱ１のベースに接続されている。図中Ｃ１は動作安定用コンデンサ、Ｒ３はエミッタ抵抗である。コンデンサＣ１，エミッタ抵抗Ｒ３が接続される電圧ＶEEは負電源である。このバイアス電流供給回路１０においては、ＭＲヘッド２の中点電位がＧＮＤ電位レベルになるように、電圧電流変換器３で負帰還をかけている。
【０００４】
例えば、トランジスタＱ１のコレクタ電流Ｉ1が電流源１の供給電流Ｉ2よりも小さいときは、次のようにして電流制御が行われる。
（１）ＭＲヘッド２の正側のＭＲＸ端子の電位が上がり、これにより電圧電流変換器３の正入力端子の電位が上がる。
（２）電圧電流変換器３の出力電流が増加する。
（３）トランジスタＱ１のベース電位が上がる。
（４）トランジスタＱ１の電流Ｉ１が増加する。
（５）Ｉ1＝Ｉ2になるまで、（１）〜（４）を繰り返す。
（６）最終的に、Ｉ1＝Ｉ2に整定する。
【０００５】
つまり、トランジスタＱ１の電流Ｉ1供給電流Ｉ2等しくなるように、電圧電流変換器３で帰還をかける。上述したようにＲ１＝Ｒ２に設定されているので、電圧電流変換器３の正入力端子が接続されている抵抗Ｒ１とＲ２の接続点の電位はＭＲヘッド２の中点と同電位である。よって、ＭＲヘッド２の中点がＧＮＤ電位レベルになる。
【０００６】
上述したように、ＭＲヘッドは磁界の変化に応じて抵抗値が変化する特性がある。したがって、ＭＲヘッドにバイアス電流ＩBを流すことによって、その抵抗値の変化を電圧変化に変え、信号として出力する。
【０００７】
ただし、ＭＲヘッドは静電耐圧が小さく、ＨＤＤの製造過程において、損傷、破壊の可能性があり、製品を使用中に摩耗や特性劣化、故障の可能性がある。そこで、出荷前、あるいは出荷後のメンテナンス時などにおいてＭＲヘッドの正常動作を確認するために、ＭＲヘッドに発生する電圧をモニタする必要がある。
【０００８】
従来における電圧モニタをする回路を、図３の検査回路２０ｘとして示す。この検査回路２０ｘでは、ＭＲヘッド２の一方の端子ＭＲＸと他方の端子ＭＲＹにそれぞれ第１および第２の誤差電圧増幅器２１，２２の正入力を接続し、正負の電源ラインＶＣＣとＶEEの間に接続された抵抗Ｒ５，ＮＰＮトランジスタＱ２，抵抗Ｒ４，ＰＮＰトランジスタＰ１の直列回路の抵抗Ｒ４の両端には第１および第２の誤差電圧増幅器２１，２２の負入力が接続されている。第１の誤差電圧増幅器２１の出力はトランジスタＱ２のベースに接続され、第２の誤差電圧増幅器２２の出力はトランジスタＰ１のベースに接続されている。トランジスタＱ２のコレクタには第３の誤差電圧増幅器２３の正端子が接続され、その負端子は負荷抵抗をＲ６とするＰＮＰトランジスタＰ２のエミッタに接続され、第３の誤差電圧増幅器２３の出力はＰＮＰトランジスタＰ２のベースに接続されている。
【０００９】
この検査回路２０ｘにおいて、ＭＲヘッド２のＭＲＸ端子の電位をＶMRX、ＭＲＹ端子の電位をＶMRY、ＭＲヘッド２に発生する電圧をＶMR、トランジスタＱ２のエミッタ電位をＶa1、トランジスタＰ１のエミッタ電位をＶa2、抵抗Ｒ４に発生する電圧をＶR4とすると、第１および第２の誤差電圧増幅器２１および２２のバッファ動作により、
ＶMR＝ＶMRX−ＶMRY＝Ｖa1−Ｖa2＝ＶR4
となる。つまり、抵抗Ｒ４に発生する電圧ＶR4は、ＭＲヘッド２に発生する電圧ＶMRと等しくなる。抵抗Ｒ５，トランジスタＱ２，抵抗Ｒ４，トランジスタＰ１に流れる電流をＩ3とすると、抵抗Ｒ５に発生する電圧ＶR5は、
ＶR5＝Ｒ５×Ｉ3＝Ｒ５×ＶR4／Ｒ４＝Ｒ５×ＶMR／Ｒ４
＝ＶMR×（Ｒ５／Ｒ４）
となり、ＭＲヘッド２に発生する電圧が（Ｒ５／Ｒ４）倍される。よって、ＢＨＶ端子には、第３の誤差電圧増幅器２３を通し、ＶＣＣ−ＶMR×（Ｒ５／Ｒ４）という値の電圧が出力される。
【００１０】
図３は、ＶＣＣ側を出力電圧の基準として検査出力を取り出すＶＣＣ基準出力であるが、ＧＮＤ基準出力を得る場合には、図４に示すような構成の検査回路２０ｙが必要となる。この検査回路２０ｙは、図３で説明したＮＰＮトランジスタＱ２のコレクタ側にＰＮＰトランジスタＰ３，Ｐ４、抵抗Ｒ７，Ｒ８からなるカレントミラー回路を設けたものである。このカレントミラー回路の出力側トランジスタＰ４のコレクタには抵抗Ｒ９と第４の誤差電圧増幅器２４が接続され、その出力にはＮＰＮトランジスタＱ３と負荷抵抗Ｒ１０が接続され、出力電圧が第４の誤差電圧増幅器２４の負入力側に接続されて負帰還回路が形成されている。この検査回路２０ｙにおいては、ＢＨＶ端子には、ＶMR×（Ｒ９／Ｒ４）なる電圧がＧＮＤ基準電圧として出力される。
【００１１】
【発明が解決しようとする課題】
上述した図３に示す従来のＶＣＣ基準出力の検査回路２０ｘの問題点は、帰還増幅器として作用する誤差電圧増幅器を３個も使っているため、回路素子数が多いことである。
【００１２】
また、図４に示したＧＮＤ基準の検査回路２０ｙの問題点は、ＰＮＰトランジスタＰ３，Ｐ４、抵抗Ｒ７，Ｒ８からなるカレントミラー回路が必要となり、回路素子数が図３のＶＣＣ基準出力の場合よりもさらに多くなることである。それに加え、カレントミラー回路の宿命として、入力側のトランジスタＰ３に流れる電流Ｉ３と出力側のトランジスタＰ４に流れる電流Ｉ４が完全には等しくならず、ベース電流の誤差２Ｉbが生じる。このカレントミラー回路の精度を高めるために、ベース電流補償回路（図示せず）を設けると、更に回路素子数が増加することになる。
【００１３】
検査回路２０ｘまたは２０ｙは、合理性のためにバイアス電流供給回路１０とともに同一のＩＣ基板上に搭載されることになるが、素子数が多いと言うことはそれだけスペースを要するため、小型化の障壁となる。
【００１４】
本発明が解決しようとする課題は、従来の検査回路の部品点数を削減しＩＣ化する際のスペースを削減することのできる磁気抵抗効果型ヘッド検査装置を提供することにある。さらに、ＧＮＤ基準出力の検査装置を実現する場合においては、カレントミラーを使用した場合に比較して高精度の検査装置を提供することにある。
【００１５】
【課題を解決するための手段】
前記課題を解決するため、ＶＣＣ基準出力の場合の本発明の磁気抵抗効果型ヘッド検査装置は、定電流駆動され、その出力端子間電圧の中間電位が所定の電位レベルに保持されるように制御される磁気抵抗効果型ヘッドの動作を検査する磁気抵抗効果型ヘッド検査装置において、前記磁気抵抗効果型ヘッドの電位の低い方の端子は第１のＮＰＮトランジスタのベースに接続するとともに、前記第１のＮＰＮトランジスタのエミッタを誤差電圧増幅器の負入力端子に接続し、前記磁気抵抗効果型ヘッドの電位の高い方の端子は第２のＮＰＮトランジスタのベースに接続するとともに、前記第２のＮＰＮトランジスタのエミッタを第１の抵抗を介して前記誤差電圧増幅器の正入力端子に接続し、前記第１の抵抗の両端電圧と前記磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１および第２のＮＰＮトランジスタのエミッタ電流が等しくなるように前記誤差電圧増幅器により負帰還をかけ、これにより、前記第１のＮＰＮトランジスタのコレクタに接続した第２の抵抗の両端電圧が前記磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるようにしたものである。
【００１６】
この発明においては、１つの誤差電圧増幅器による負帰還によって、第１の抵抗の両端電圧と磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１および第２のＮＰＮトランジスタのエミッタ電流が等しくなるように自動制御され、第１のＮＰＮトランジスタのコレクタに接続した第２の抵抗の両端電圧が磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるＶＣＣ基準出力が得られる。
【００１７】
さらに、ＧＮＤ基準出力の場合の本発明の磁気抵抗効果型ヘッド検査装置は、定電流駆動され、その出力端子間電圧の中間電位が所定の電位レベルに保持されるように制御される磁気抵抗効果型ヘッドの動作を検査する磁気抵抗効果型ヘッド検査装置において、前記磁気抵抗効果型ヘッドの電位の高い方の端子は第１のＰＮＰトランジスタのベースに接続するとともに、前記第１のＰＮＰトランジスタのエミッタを誤差電圧増幅器の負入力端子に接続し、前記磁気抵抗効果型ヘッドの電位の低い方の端子は第２のＰＮＰトランジスタのベースに接続するとともに、前記第２のＰＮＰトランジスタのエミッタを第１の抵抗を介して前記誤差電圧増幅器の正入力端子に接続し、前記第１の抵抗の両端電圧と前記磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１と第２のＰＮＰトランジスタのエミッタ電流と前記誤差電圧増幅器の出力端子にベースを接続した第３のＰＮＰトランジスタのコレクタ電流とが等しくなるように前記誤差電圧増幅器により負帰還をかけ、これにより、前記第３のＰＮＰトランジスタのコレクタに接続した第２の抵抗の両端電圧が前記磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるようにしたものである。
【００１８】
この発明においては、一つの誤差電圧増幅器による負帰還によって、第１の抵抗の両端電圧と磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１と第２のＰＮＰトランジスタのエミッタ電流と誤差電圧増幅器に接続した第３のＰＮＰトランジスタのコレクタ電流とが等しくなるように自動制御され、第３のＰＮＰトランジスタのコレクタに接続した第２の抵抗の両端電圧が磁気抵抗効果型ヘッドの出力端子間電圧の［第２の抵抗の抵抗値／第１の抵抗の抵抗値］倍となるＧＮＤ基準出力が得られる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図１および図２に示す回路図を参照しながら説明する。
【００２０】
（第１実施形態）
図１は本発明の第１実施形態を示す回路図である。図１に示す第１実施形態は、ＶＣＣ基準出力回路の構成を示すもので、バイアス電流供給回路１０と検査回路２０ａとが同一基板上に搭載される。バイアス電流供給回路１０は、ＭＲヘッド２を電流源１で定電流駆動し、その出力端子間電圧ＶMRの中間電位がＧＮＤレベルに保持されるように電圧電流変換器３で制御するものであるが、この構成自体は従来技術で説明した構成と同じであるので、詳細な説明は省略する。
【００２１】
本実施形態の検査回路２０ａにおいては、ＭＲヘッドの電位の低い方の端子ＭＲＹは第１のＮＰＮトランジスタＱ５のベースに接続され、電位の高い方の端子ＭＲＸは第２のＮＰＮトランジスタＱ４のベースに接続されている。第１のトランジスタＱ５のコレクタとＶＣＣ電源ラインとの間に抵抗Ｒ１４が接続され、そのエミッタにはＮＰＮトランジスタＱ７が接続されている。トランジスタＱ７のエミッタと電源ラインＶＥＥの間には抵抗Ｒ１３が接続されている。また、第２のＮＰＮトランジスタＱ４のコレクタはＶＣＣ電源ラインに接続され、そのエミッタには第１の抵抗Ｒ１１を介してＮＰＮトランジスタＱ６が接続されている。トランジスタＱ６のエミッタと電源ラインＶＥＥの間には抵抗Ｒ１２が接続されている。トランジスタＱ６とＱ７のコレクタ側には第１の誤差電圧増幅器２５の正負の入力側が接続され、その第１の誤差電圧増幅器２５の出力は、トランジスタＱ６とＱ７の両方のベースに接続されている。トランジスタＱ５のコレクタにはバッファアンプとして動作する誤差電圧増幅器２６の正入力端子が接続され、その誤差電圧増幅器２６の出力端子はエミッタフォロワ用ＰＮＰトランジスタＰ５のベースに接続されている。同トランジスタＰ５のエミッタとＶＣＣラインとの間には出力抵抗Ｒ１５が接続され、同エミッタ電圧は誤差電圧増幅器２６の負入力端子に接続されている。
【００２２】
次に、この検査回路２０ａの動作について説明する。
ＭＲヘッド２のＭＲＸ端子の電位をＶMRX、ＭＲＹ端子の電位をＶMRY、トランジスタＱ４，抵抗Ｒ１１，トランジスタＱ６，抵抗Ｒ１２に流れる電流をＩ4とし、抵抗Ｒ１４，トランジスタＱ５，Ｑ７，抵抗Ｒ１３に流れる電流をＩ5とし、トランジスタＱ４のベースエミッタ間電圧をＶBEQ4、トランジスタＱ５のベースエミッタ間電圧をＶBEQ5とすると、誤差電圧増幅器２５の入力端子電位は、
正入力端子電位＝ＶMRX−ＶBEQ4−Ｉ4×Ｒ１１
負入力端子電位＝ＶMRY−ＶBEQ5
となる。
【００２３】
トランジスタＱ６とＱ７のベースは接続されていて同電位なので、Ｒ１２＝Ｒ１３とすると、
Ｉ4＝Ｉ5
つまり、
ＶBEQ4＝ＶBEQ5
となる。さらに、誤差電圧増幅器２５の正入力端子電位と負入力端子電位が同電位になるように、トランジスタＱ６，Ｑ７のベース電位に帰還がかかっているで、
ＶMRX−ＶBEQ4−Ｉ4×Ｒ１１＝ＶMRY−ＶBEQ5
ＶMRX−ＶMRY＝Ｉ4×Ｒ１１
ＶMR＝Ｉ4×Ｒ１１
【００２４】
つまり、抵抗Ｒ１１に発生する電圧［Ｉ4×Ｒ１１］は、ＭＲヘッド２に発生する電圧ＶMRに等しくなる。Ｒ１４に発生する電圧ＶR14は、
0004487462.tif 000002
となり、ＭＲヘッド２に発生する電圧が［Ｒ１４／Ｒ１１］倍される。よって、ＢＨＶ端子には、バッファアンプとして機能する誤差電圧増幅器２６を通し、ＶＣＣ−ＶMR×（Ｒ１４／Ｒ１１）という電圧が出力される。
【００２５】
この出力電圧を測定することにより、ＭＲヘッド２が正常か、短絡またはオープン状態になっているかを測定できる。Ｒ１４とＲ１１の抵抗比を任意に設定することにより、出力電圧を数倍に増幅した状態で測定することができる。
【００２６】
このように、本実施形態の検査回路２０ａでは、出力バッファアンプを含めて誤差電圧増幅器を２個使用するだけでＶＣＣ基準出力を得ることができ、図３の従来の検査回路２０ｘが３個の誤差電圧増幅器を用いていたのに対して回路構成を簡素化することができる。
【００２７】
（第２実施形態）
図２は本発明の第２実施形態を示す回路図である。この第２実施形態は、ＧＮＤ基準出力回路の構成を示すもので、バイアス電流供給回路１０と検査回路２０ｂとが同一基板上に搭載される。バイアス電流供給回路１０の構成自体は図１と同じであるので説明を省略する。
【００２８】
本実施形態の検査回路２０ｂにおいては、ＭＲヘッドの電位の高い方の端子ＭＲＸは第１のＰＮＰトランジスタＰ６のベースに接続され、電位の低い方の端子ＭＲＹは第２のＰＮＰトランジスタＰ７のベースに接続されている。電源ラインＶＣＣと第１のＰＮＰトランジスタＰ６のエミッタとの間には抵抗Ｒ１６とＰＮＰトランジスタＰ８が接続され、電源ラインＶＣＣと第２のＰＮＰトランジスタＰ７のエミッタとの間には抵抗Ｒ１７とＰＮＰトランジスタＰ９と第１の抵抗Ｒ１９が接続されている。トランジスタＰ８とＰ９のベースは接続され、トランジスタＰ８とＰ９のコレクタには誤差電圧増幅器２７の正負の入力端子が接続され、誤差電圧増幅器２７の出力がトランジスタＰ８とＰ９の共通ベースに接続されている。
【００２９】
トランジスタＰ８とＰ９の共通ベースにはさらに第３のＰＮＰトランジスタＰ１０のベースが共通に接続され、同トランジスタＰ１０のエミッタには電源ラインＶＣＣとの間に抵抗Ｒ１８が接続され、コレクタとＧＮＤとの間には抵抗Ｒ２０が接続されている。これにより、第１の抵抗Ｒ１９の両端電圧とＭＲヘッド２の出力端子間電圧が等しくかつ第１と第２のＰＮＰトランジスタＰ６，Ｐ７のエミッタ電流と誤差電圧増幅器２７に接続された第３のＰＮＰトランジスタＰ１０のコレクタ電流とが等しくなるように負帰還がかけられる。さらに、トランジスタＰ１０のコレクタには、バッファアンプとして動作する誤差電圧増幅器２８の正入力端子が接続され、その誤差電圧増幅器２８の出力端子はトランジスタＱ８のベースに接続されている。同トランジスタＱ８のエミッタとＧＮＤとの間には出力抵抗Ｒ２１が接続され、同エミッタ電圧は誤差電圧増幅器２８の負入力端子に接続されている。
【００３０】
次に、この検査回路２０ｂの動作について説明する。
ベースが共通に接続されているトランジスタＰ８，Ｐ９，Ｐ１０のエミッタ側に接続されている抵抗Ｒ１６，Ｒ１７，Ｒ１８は抵抗値が等しく設定されており、誤差電圧増幅器２７によって、トランジスタＰ８，Ｐ９，Ｐ１０を流れる電流Ｉ6，Ｉ7，Ｉ8が等しくなるように制御されている。ＭＲヘッド２のＭＲＸ端子の電位をＶMRX、ＭＲＹ端子の電位をＶMRY、トランジスタＰ６のベースエミッタ間電圧をＶBEP6、トランジスタＰ７のベースエミッタ間電圧をＶBEP7とすると、誤差電圧増幅器２７の入力端子電位は、
負入力端子電位＝ＶMRX＋ＶBEP6
正入力端子電位＝ＶMRY＋ＶBEP7＋Ｉ7×Ｒ１９
となる。
【００３１】
誤差電圧増幅器２７により、正入力端子電位と負入力端子電位は等しくなるように負帰還がかかっており、かつ
ＶBEP6＝ＶBEP7
であるので、
ＶMRX−ＶMRY＝Ｉ7×Ｒ１９
ＶMR＝Ｉ7×Ｒ１９
つまり、抵抗Ｒ１９に発生する電圧［Ｉ7×Ｒ１９］は、ＭＲヘッド２に発生する電圧ＶMRに等しくなる。
【００３２】
一方、トランジスタＰ１０に流れる電流Ｉ8はトランジスタＰ１７に流れる電流Ｉ7と等しいので、Ｒ２０に発生する電圧ＶR20は、
0004487462.tif 000003
となり、ＭＲヘッド２に発生する電圧が［Ｒ２０／Ｒ１９］倍される。よって、ＢＨＶ端子には、バッファアンプとして機能する誤差電圧増幅器２８を通し、ＶMR×（Ｒ２０／Ｒ１９）という電圧が出力される。
【００３３】
この出力電圧を測定することにより、ＭＲヘッド２が正常か、短絡またはオープン状態になっているかを測定できる。Ｒ２０とＲ１９の抵抗比を任意に設定することにより、出力電圧を数倍に増幅した状態で測定することができる。
【００３４】
このように、本実施形態の検査回路２０ｂでは、出力バッファアンプを含めて誤差電圧増幅器を２個使用するだけでＧＮＤ基準出力を得ることができ、図４の従来の検査回路２０ｙが３個の誤差電圧増幅器を用いていたのに対して回路構成を簡素化することができる。さらに、第３のトランジスタＰ１０のベース電位は誤差電圧増幅器２７の帰還の中に含まれているため、図４に示した従来回路のように、カレントミラー回路を用いたときのようなベース電流誤差を補償するためのベース電流補償回路等をつけることなく高精度の検査を行うことができる。
【００３５】
【発明の効果】
本発明によれば、次の効果を奏する。
【００３６】
（１）請求項１記載の発明によれば、１つの誤差電圧増幅器による負帰還によって、第１の抵抗の両端電圧と磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１および第２のＮＰＮトランジスタのエミッタ電流が等しくなるように自動制御することにより、少ない回路素子数で、従来と同様のＶＣＣ基準出力のＭＲヘッド検査出力を得ることができる。これにより、ＭＲヘッドの駆動回路をＩＣに搭載する場合、スペースを小さくでき、あるいは空いたスペースに他の付加回路を形成することができる。
【００３７】
（２）請求項２記載の発明によれば、一つの誤差電圧増幅器による負帰還によって、第１の抵抗の両端電圧と磁気抵抗効果型ヘッドの出力端子間電圧が等しくかつ前記第１と第２のＰＮＰトランジスタのエミッタ電流と誤差電圧増幅器に接続した第３のＰＮＰトランジスタのコレクタ電流とが等しくなるように自動制御することにより、少ない回路素子数でＧＮＤ基準出力のＭＲヘッド検査出力を得ることができる。しかも、カレントミラー回路を使用しないため、ベース電流誤差を補償するためのベース電流補償回路等を設ける必要がなく、それ自体で精度よくＭＲヘッドに発生する電圧を検査することができる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態を示す回路図である。
【図２】  本発明の第２実施形態を示す回路図である。
【図３】  ＶＣＣ基準出力の従来例を示す回路図である。
【図４】  ＧＮＤ基準出力の従来例を示す回路図である。
【符号の説明】
１０：バイアス電流供給回路
１：電流源
２：磁気抵抗効果型ヘッド（ＭＲヘッド）
３：電圧電流変換器
２０ａ，２０ｂ：検査回路
２５，２６，２７，２８：誤差電圧増幅器
Ｑ５：第１のＮＰＮトランジスタ
Ｑ４：第２のＮＰＮトランジスタ
Ｒ１１：第１の抵抗
Ｒ１４：第２の抵抗
Ｐ６：第１のＰＮＰトランジスタ
Ｐ７：第２のＰＮＰトランジスタ
Ｐ１０：第３のＰＮＰトランジスタ
Ｒ１９：第１の抵抗
Ｒ２０：第２の抵抗
【図１】
0004487462.tif 000004
【図２】
0004487462.tif 000005
【図３】
0004487462.tif 000006
【図４】
0004487462.tif 000007