(57)【特許請求の範囲】
【請求項１】
第１ビットレートの第１，第２信号を供給され、第３，第４信号を生成して出力する符号変換回路であって、前記第３，第４信号は後続回路で排他的論理和演算を行うことにより、前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの信号となり、
前記第１信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第１演算回路と、
前記第２信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第２演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号を１周期遅延した信号との排他的論理和演算を行って前記第３信号を出力する第３演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号との排他的論理和演算を行う第４演算回路とを有し、
前記第４演算回路の出力信号を１／２周期遅延した信号を前記第４信号とする符号変換回路。
【請求項２】
第１ビットレートの第１，第２信号を供給され、第３，第４信号を生成して出力する符号変換回路であって、前記第３，第４信号は後続回路で排他的論理和演算を行うことにより、前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの信号となり、
前記第１信号と第２フリップフロップの出力との排他的論理和演算を行う第１排他的論理和回路と、
前記第２信号を反転クロックに同期して１／２周期遅延する第１フリップフロップと、
前記第１フリップフロップの出力信号と第３フリップフロップの出力との排他的論理和演算を行う第２排他的論理和回路と、
前記第２排他的論理和回路の出力信号をクロックに同期して１／２周期遅延して前記第３信号を出力する第２フリップフロップと、
前記第１排他的論理和回路の出力信号を前記反転クロックに同期して１／２周期遅延して前記第４信号を出力する第３フリップフロップとを有する符号変換回路。
【請求項３】
第１ビットレートの第１，第２信号を供給され、第３，第４信号を生成して出力する符号変換回路と、
前記符号変換回路が出力する前記第３，第４信号により両側電極マッハツェンダ型光変調器で光変調を行い、前記第３，第４信号の排他的論理和となり前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの光信号を出力する光送信回路とを有する光送信装置であって、
前記符号変換回路は、前記第１信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第１演算回路と、
前記第２信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第２演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号を１周期遅延した信号との排他的論理和演算を行って前記第３信号を出力する第３演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号との排他的論理和演算を行う第４演算回路とを有し、
前記第４演算回路の出力信号を１／２周期遅延した信号を前記第４信号とする光送信装置。
【請求項４】
第１ビットレートの第１，第２信号を供給され、第３，第４信号を生成して出力する符号変換回路と、
前記符号変換回路が出力する前記第３，第４信号により両側電極マッハツェンダ型光変調器で光変調を行い、前記第３，第４信号の排他的論理和となり前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの光信号を出力する光送信回路とを有する光送信装置であって、
前記符号変換回路は、前記第１信号と第２フリップフロップの出力との排他的論理和演算を行う第１排他的論理和回路と、
前記第２信号を反転クロックに同期して１／２周期遅延する第１フリップフロップと、
前記第１フリップフロップの出力信号と第３フリップフロップの出力との排他的論理和演算を行う第２排他的論理和回路と、
前記第２排他的論理和回路の出力信号をクロックに同期して１／２周期遅延して前記第３信号を出力する第２フリップフロップと、
前記第１排他的論理和回路の出力信号を前記反転クロックに同期して１／２周期遅延して前記第４信号を出力する第３フリップフロップとを有する光送信装置。
【請求項５】
複数系統の信号を単純にビット多重し第１ビットレートの第１信号を生成する第１並直列変換回路と、
他の複数系統の信号を単純にビット多重し第１ビットレートの第２信号を生成する第２並直列変換回路と、
前記第１信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第１演算回路と、
前記第２信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第２演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号を１周期遅延した信号との排他的論理和演算を行って前記第３信号を出力する第３演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号との排他的論理和演算を行う第４演算回路とを有し、前記第４演算回路の出力信号を１／２周期遅延した信号を前記第４信号とする符号変換回路と、
前記符号変換回路が出力する前記第３，第４信号により両側電極マッハツェンダ型光変調器で光変調を行い、前記第３，第４信号の排他的論理和となり前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの光信号を出力する光送信回路とを有する光送信装置。
【請求項６】
複数系統の信号を単純にビット多重し第１ビットレートの第１信号を生成する第１並直列変換回路と、
他の複数系統の信号を単純にビット多重し第１ビットレートの第２信号を生成する第２並直列変換回路と、
前記第１信号と第２フリップフロップの出力との排他的論理和演算を行う第１排他的論理和回路と、
前記第２信号を反転クロックに同期して１／２周期遅延する第１フリップフロップと、
前記第１フリップフロップの出力信号と第３フリップフロップの出力との排他的論理和演算を行う第２排他的論理和回路と、
前記第２排他的論理和回路の出力信号をクロックに同期して１／２周期遅延して第３信号を出力する第２フリップフロップと、
前記第１排他的論理和回路の出力信号を前記反転クロックに同期して１／２周期遅延して第４信号を出力する第３フリップフロップとを有する符号変換回路と、
前記符号変換回路が出力する前記第３，第４信号により両側電極マッハツェンダ型光変調器で光変調を行い、前記第３，第４信号の排他的論理和となり前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの光信号を出力する光送信回路とを有する光送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光送信装置及びそれに用いられる符号変換回路に関し、特に、高速光通信システムの光送信装置及びそれに用いる符号変換回路に関する。
【０００２】
【従来の技術】
近年、伝送速度１０Ｇｂ／ｓを越えるような超高速で長距離光ファイバを用いて伝送する高速光通信システムの開発が急がれている。電子デバイスの高速特性の向上を待たずにシステム開発しなければならない場合、電気回路の高速特性が光送信回路に要求される高速特性に追いつかなくなって来る。
【０００３】
図１は、従来の光送信装置の出力部の一例のブロック図を示す。同図中、並直列変換回路１０に複数系列の低速電気信号とクロックを供給して、高速電気信号とクロックを得る。この高速電気信号とクロックを光送信回路１２のＤ型フリップフロップ１４に供給し、ここで波形整形を行ったのち駆動回路１６に供給して光変調器１８を駆動し高速光信号に変換する。光変調器１８は例えばデータの値１に応じて光をオンし、値０に応じて光をオフしている。この高速光信号は光ファイバ２０に送出される。この場合、光信号のビットレートは、電気信号を扱う回路である並直列変換回路１０、光送信回路１２のＤ型フリップフロップ１４及び駆動回路１６のビットレートで決定され、これらの電気信号を扱う回路の動作速度以上に光信号のビットレートを高速化することはできない。
【０００４】
ところで、本出願人は特開平３−２００９２３号等により、両側電極マッハツェンダ型光変調器を用いて複数系列の低速電気信号を高速光信号に変換する図２に示す光送信回路を提案している。図２において、第１の低速電気信号はＤ型フリップフロップ２２においてクロックに同期がとられ駆動回路２６に供給される。また第２の低速電気信号はＤ型フリップフロップ２４においてクロックに同期がとられ、遅延回路２８で各低速電気信号のデータ周期をＴとしたとき半周期Ｔ／２だけ遅延されて駆動回路３０に供給される。両側電極マッハツェンダ型光変調器３２は駆動回路２６，３０それぞれに駆動され上記第１及び第２の低速電気信号を多重化した高速光信号を発生して光ファイバ３４に送出する。この場合、光信号のビットレートは各電気信号のビットレートの２倍になる。
【０００５】
ここで、図１において、２系列の低速電気信号が供給されて並直列変換する場合について説明する。図３（Ａ）に示す低速電気信号（ａ１，ａ２，…）と図３（Ｂ）に示す低速電気信号（ｂ１，ｂ２，…）が並直列変換回路１０に供給され、図３（Ｃ）に示す高速電気信号（ａ１，ｂ１，ａ２，ｂ２，…）が得られる。この高速電気信号によって光変調器１８で光変調が行われ、図３（Ｄ）に示す高速光信号が送出される。
【０００６】
これに対し、図２の光送信回路において、図３（Ａ），（Ｂ）と同一波形の図４（Ａ）に示す第１の低速電気信号（ａ１，ａ２，…）と図４（Ｂ）に示す第２の低速電気信号（ｂ１，ｂ２，…）がフリップフロップ２２，２４それぞれに供給される場合、遅延回路２８出力は図４（Ｃ）に示すように半周期Ｔ／２だけ遅延される。両側電極マッハツェンダ型光変調器３２は、図４（Ａ）の信号と図４（Ｃ）の信号との排他的論理和となる図４（Ｄ）に示す高速光信号を出力する。なお、図４（Ｄ）において、「＋」は排他的論理和演算を示している。
【０００７】
ところで、図２に示す光送信回路は、第１，第２の低速電気信号が同相の場合であるが、第２の低速電気信号が第１の低速電気信号に対し半周期Ｔ／２遅れている場合には図５のブロック図に示すように、第２の低速電気信号を反転クロックでラッチを行うＤ型フリップフロップ２５に供給し、その出力を遅延することなく駆動回路３０に供給する。図５において、図２と同一部分には同一符号を付し、その説明を省略する。
【０００８】
【発明が解決しようとする課題】
上記のように、図１の回路では入力される低速電気信号は単純にビット多重され図３（Ｄ）に示す高速光信号が出力されるのに対し、図２の回路では入力される第１，第２の低速電気信号の排他的論理和演算された図４（Ｄ）に示す信号が高速光信号として出力され、上記２つの回路では高速光信号の形態が異なるため、図１に示す光送信回路１２の代わりに図２の光送信回路を使用することはできなかった。
【０００９】
例えば、図１に示す並直列変換回路１０を２回路用意し、各並直列変換回路の出力する高速電気信号を、図２の光送信回路のフリップフロップ２２，２４に供給して更に高速の光信号を送出することが考えられるが、この場合、２つの並直列変換回路の出力信号の排他的論理和が光信号として出力され、２つの並直列変換回路の単純にビット多重された光信号を出力できないという問題があった。
【００１０】
本発明は、両側電極マッハツェンダ型光変調器を用いた光送信回路を用いて単純にビット多重された光信号を得ることができ、電気信号に対し２倍のビットレートの高速の光信号を送信できる光送信装置及びそれに用いられる符号変換回路を提供することを総括的な目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するため、本発明は、第１ビットレートの第１，第２信号を供給され、第３，第４信号を生成して出力する符号変換回路と、前記符号変換回路が出力する前記第３，第４信号により両側電極マッハツェンダ型光変調器で光変調を行い、前記第３，第４信号の排他的論理和となり前記第１，第２信号を単純にビット多重した前記第１ビットレートの２倍のビットレートの光信号を出力する光送信装置であって、前記符号変換回路は、前記第１信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第１演算回路と、前記第２信号と１周期遅延した自らの排他的論理和出力との排他的論理和演算を行う第２演算回路と、前記第１演算回路の出力信号と前記第２演算回路の出力信号を１周期遅延した信号との排他的論理和演算を行って前記第３信号を出力する第３演算回路と、前記第１演算回路の出力信号と前記第２演算回路の出力信号との排他的論理和演算を行う第４演算回路とを有し、前記第４演算回路の出力信号を１／２周期遅延した信号を前記第４信号とするように構成される。
【００１２】
このような光送信装置によれば、出力される光信号は第３，第４信号の排他的論理和、即ち、第１，第２信号を単純にビット多重した２倍のビットレートの信号となり、電気信号に対し２倍のビットレートの高速の光信号を送信することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
【００１４】
図６は本発明の符号変換回路の第１実施例のシステム構成図、図７は図６の回路各部の信号タイミングチャートを示す。図６において、端子４０には図７（Ａ）に示す電気信号（ａ１，ａ２，…）が入力されイクスクルーシブオア回路（ＥＸＯＲ）４２の一方の入力端子に供給され、端子４１には図７（Ｂ）に示す電気信号（ｂ１，ｂ２，…）が入力されイクスクルーシブオア回路（ＥＸＯＲ）４３の一方の入力端子に供給される。
【００１５】
イクスクルーシブオア回路４２の出力は遅延回路（ＤＬＹ）４４において電気信号のデータ周期をＴとしたとき１周期Ｔだけ遅延されて図７（Ｄ）に示す信号とされイクスクルーシブオア回路４２の他方の入力端子に供給され、これによってイクスクルーシブオア回路４２で排他的論理和演算された図７（Ｃ）に示す信号が出力される。
【００１６】
イクスクルーシブオア回路４３の出力は遅延回路４５において１周期Ｔだけ遅延されて図７（Ｆ）に示す信号とされイクスクルーシブオア回路４３の他方の入力端子に供給され、これによってイクスクルーシブオア回路４３で排他的論理和演算された図７（Ｅ）に示す信号が出力される。なお、図７において、「＋」は排他的論理和演算を示し、ｃ０，ｄ０は遅延回路４４，４５の初期値であり、Ｘ＝ｃ０＋ｄ０であり、Ａｎはａ１〜ａｎの排他的論理和であり、Ｂｎはｂ１〜ｂｎの排他的論理和である。
【００１７】
上記のイクスクルーシブオア回路４２出力はイクスクルーシブオア回路４６，４７それぞれの一方の入力端子に供給され、イクスクルーシブオア回路４３出力は遅延回路４８で１周期Ｔだけ遅延され、図７（Ｇ）に示す信号とされてイクスクルーシブオア回路４６の他方の入力端子に供給されると共に、遅延されることなくイクスクルーシブオア回路４７の他方の入力端子に供給される。
【００１８】
イクスクルーシブオア回路４６は図７（Ｃ）に示す信号と図７（Ｇ）に示す信号との排他的論理和演算を行って、図７（Ｈ）に示す信号を端子５０より出力する。また、イクスクルーシブオア回路４７は図７（Ｃ）に示す信号と図７（Ｅ）に示す信号との排他的論理和演算を行って図７（Ｉ）に示す信号を得、この信号は遅延回路４９で１／２周期Ｔ／２だけ遅延され、図７（Ｊ）に示す信号とされて端子５１より出力される。
【００１９】
ここで、端子５０より出力される図７（Ｉ）に示す信号と、端子５１より出力される図７（Ｊ）に示す信号との排他的論理和演算を行うと、図７（Ｋ）に示すように信号（ｂ２，ａ３，ｂ３，ａ４，…）が得られ、この信号は端子４０，４１に入力される２系統の信号を単純にビット多重した信号である。つまり、図６の端子５０，５１より出力される２系統の電気信号を、図２に示す両側電極マッハツェンダ型光変調器を用いた光送信回路に供給すると、２系統の信号を単純にビット多重した光信号を得ることができる。
【００２０】
図８は本発明の符号変換回路の第２実施例のシステム構成図、図９は図８の回路各部の信号波形図を示す。図８において、端子５４には図９（Ａ）に示すクロックＣＬＫが入力されインバータ５６で反転されて端子５８より出力される。端子６０には図９（Ｂ）に示す電気信号（ａ１，ａ２，…）が入力されイクスクルーシブオア回路（ＥＸＯＲ）６２の一方の入力端子に供給され、端子６１には図９（Ｃ）に示す電気信号（ｂ１，ｂ２，…）が入力されイクスクルーシブオア回路（ＥＸＯＲ）６３の一方の入力端子に供給される。上記２系統の電気信号は、図９（Ａ）に示すクロックＣＬＫの立ち上がりエッジに同期して値が変化する。
【００２１】
イクスクルーシブオア回路６２の出力はインバータ５６の出力する反転クロックに同期したＤ型フリップフロップ６４において電気信号のデータ周期をＴとしたとき１周期Ｔだけ遅延されて図９（Ｅ）に示す信号とされイクスクルーシブオア回路６２の他方の入力端子に供給され、これによってイクスクルーシブオア回路６２で排他的論理和演算された図９（Ｄ）に示す信号が出力される。
【００２２】
イクスクルーシブオア回路６３の出力はインバータ５６の出力する反転クロックに同期したＤ型フリップフロップ６５において１周期Ｔだけ遅延されて図９（Ｇ）に示す信号とされイクスクルーシブオア回路６３の他方の入力端子に供給され、これによってイクスクルーシブオア回路６３で排他的論理和演算された図９（Ｆ）に示す信号が出力される。なお、図９において、「＋」は排他的論理和演算を示し、ｃ０，ｄ０はフリップフロップ６４，６５の初期値であり、Ｘ＝ｃ０＋ｄ０であり、Ａｎはａ１〜ａｎの排他的論理和であり、Ｂｎはｂ１〜ｂｎの排他的論理和である。
【００２３】
上記のフリップフロップ６４出力はイクスクルーシブオア回路６６，６７それぞれの一方の入力端子に供給され、フリップフロップ６５出力は遅延回路６８で１周期Ｔだけ遅延され図９（Ｈ）に示す信号とされてイクスクルーシブオア回路６６の他方の入力端子に供給されると共に、遅延されることなくイクスクルーシブオア回路６７の他方の入力端子に供給される。
【００２４】
イクスクルーシブオア回路６６は図９（Ｅ）に示す信号と図９（Ｈ）に示す信号との排他的論理和演算を行って、図９（Ｊ）に示す信号を端子７０より出力する。また、イクスクルーシブオア回路６７は図９（Ｅ）に示す信号と図９（Ｇ）に示す信号との排他的論理和演算を行って図９（Ｉ）に示す信号を得、この信号は遅延回路６９で１／２周期Ｔ／２だけ遅延され、図９（Ｋ）に示す信号とされて端子７１より出力される。
【００２５】
ここで、端子７０より出力される図９（Ｊ）に示す信号と、端子７１より出力される図９（Ｋ）に示す信号とを後続の両側電極マッハツェンダ型光変調器７２での排他的論理和演算を行うと、図９（Ｌ）に示すような光信号（ａ１，ｂ１，ａ２，ｂ２，ａ３，…）が得られる。この信号は端子６０，６１に入力される２系統の信号を単純にビット多重した信号である。
【００２６】
図１０は本発明の符号変換回路の第３実施例のシステム構成図、図１１は図１０の回路各部の信号波形図を示す。図１０において、端子７４には図１１（Ａ）に示すクロックＣＬＫが入力されインバータ７６で反転されて端子７８より出力される。端子８０には図１１（Ｂ）に示す電気信号（ａ１，ａ２，…）が入力されイクスクルーシブオア回路（ＥＸＯＲ）８２の一方の入力端子に供給され、端子８１には図１１（Ｃ）に示す電気信号（ｂ１，ｂ２，…）が入力されＤ型フリップフロップ８３のデータ入力端子に供給される。フリップフロップ８３はクロックＣＬＫを反転クロック入力端子に供給されており、データ入力端子に供給される電気信号を、図１１（Ｄ）に示すように電気信号のデータ周期をＴとしたとき１／２周期Ｔ／２だけ遅延してイクスクルーシブオア回路８４の一方の入力端子に供給する。なお、端子８０，８１における２系統の電気信号は、図１１（Ａ）に示すクロックＣＬＫの立ち上がりエッジに同期して値が変化する。
【００２７】
イクスクルーシブオア回路８２は他方の入力端子に図１１（Ｇ）に示すＤ型フリップフロップ８６の出力信号を供給されており、供給される２つの信号の排他的論理和演算を行って図１１（Ｅ）に示す信号を生成してＤ型フリップフロップ８８に供給する。イクスクルーシブオア回路８４は他方の入力端子に図１１（Ｈ）に示すＤ型フリップフロップ８８の出力信号を供給されており、供給される２つの信号の排他的論理和演算を行って図１１（Ｆ）に示す信号を生成してＤ型フリップフロップ８６に供給する。
【００２８】
フリップフロップ８６はクロックＣＬＫをクロック入力端子に供給されており、データ入力端子に供給される信号を１／２周期Ｔ／２だけ遅延して図１１（Ｇ）に示す信号をイクスクルーシブオア回路８２に供給すると共に端子９０から出力する。フリップフロップ８８はクロックＣＬＫを反転クロック入力端子に供給されており、データ入力端子に供給される信号を１／２周期Ｔ／２だけ遅延して図１１（Ｈ）に示す信号をイクスクルーシブオア回路８４に供給すると共に端子９１から出力する。
【００２９】
ここで、端子９０より出力される図１１（Ｇ）に示す信号と、端子９１より出力される図９（Ｈ）に示す信号とを後続の両側電極マッハツェンダ型光変調器９２での排他的論理和演算を行うと、図１１（Ｉ）に示すような光信号（ａ１，ｂ１，ａ２，ｂ２，ａ３，…）が得られる。この信号は端子８０，８１に入力される２系統の信号を単純にビット多重した信号である。また、この図１０に示す回路では図８に示す回路に対してイクスクルーシブオア回路や遅延回路等の回路素子数が少なくて済む。
【００３０】
次に、本発明の符号変換回路と両側電極マッハツェンダ型光変調器を使用した光送信装置について図１２〜図１５を用いて説明する。図１２において、符号変換回路１００は図８に示す構成であり、端子６０，６１に供給される図９（Ｂ），（Ｃ）に示す電気信号と、端子５４に供給される図９（Ａ）に示すクロックＣＬＫから、図９（Ｊ），（Ｋ）に示す電気信号を生成して両側電極マッハツェンダ型光変調器を使用した光送信装置１１０に供給する。光送信装置１１０は図５に示す構成であり、図９（Ｊ）と図９（Ｋ）に示す電気信号と反転クロックを供給されて、図９（Ｂ），（Ｃ）に示す電気信号を単純にビット多重した図９（Ｌ）に示すような光信号（ａ１，ｂ１，ａ２，ｂ２，ａ３，…）を発生して光ファイバ１２０に送出する。
【００３１】
図１３において、符号変換回路１３０は図１０に示す構成であり、端子８０，８１に供給される図１１（Ｂ），（Ｃ）に示す電気信号と、端子７４に供給される図１１（Ａ）に示すクロックＣＬＫから、図１１（Ｇ），（Ｈ）に示す電気信号を生成して両側電極マッハツェンダ型光変調器を使用した光送信装置１１０に供給する。光送信装置１１０は図５に示す構成であり、図１１（Ｊ）と図１１（Ｋ）に示す電気信号と反転クロックを供給されて、図１１（Ｂ），（Ｃ）に示す電気信号を単純にビット多重した図９（Ｉ）に示すような光信号（ａ１，ｂ１，ａ２，ｂ２，ａ３，…）を発生して光ファイバ１２０に送出する。
【００３２】
図１４において、並直列変換回路１４０には端子１４１，１４２から例えばビットレート２．５Ｇｂ／ｓの第１，第２電気信号と、端子１４３から周波数２．５ＧＨｚのクロックＣＬＫが供給され、並直列変換回路１４０はこれらを単純にビット多重したビットレート５Ｇｂ／ｓの電気信号を出力する。また、並直列変換回路１４５には端子１４６，１４７から例えばビットレート２．５Ｇｂ／ｓの第３，第４の電気信号と、端子１４３から周波数２．５ＧＨｚのクロックＣＬＫが供給され、並直列変換回路１４５はこれらを単純にビット多重したビットレート５Ｇｂ／ｓの電気信号及び周波数５ＧＨｚのクロックＣＬＫ２を出力する。
【００３３】
符号変換回路１３０は図１０（または図８）に示す構成であり、並直列変換回路１４０，１４５から供給される図１１（Ｂ），（Ｃ）に示すビットレート５Ｇｂ／ｓの電気信号及び図１１（Ａ）に示すクロックＣＬＫ２から、図１１（Ｇ），（Ｈ）に示すビットレート５Ｇｂ／ｓの電気信号を生成して両側電極マッハツェンダ型光変調器を使用した光送信装置１１０に供給する。光送信装置１１０は図５に示す構成であり、図１１（Ｊ）と図１１（Ｋ）に示す電気信号と反転クロックを供給されて、図１１（Ｂ），（Ｃ）に示す電気信号を単純にビット多重した図９（Ｉ）に示すような周波数１０ＧＨｚの光信号（ａ１，ｂ１，ａ２，ｂ２，ａ３，…）を発生して光ファイバ１２０に送出する。
【００３４】
このように、出力される光信号は符号変換回路１３０の出力する２つの電気信号の排他的論理和、即ち、符号変換回路１３０の入力である第１，第２電気信号を単純にビット多重した２倍の周波数の信号となり、電気信号に対し２倍のビットレートの高速の光信号を送信することが可能となる。
【００３５】
なお、図１４では図１０に示す符号変換回路１３０を用いているが、図１５に示すように、変換回路１３０に変えて図８に示す符号変換回路１００を用いても良く、上記実施例に限定されない。
【００３６】
なお、イクスクルーシブオア回路４２と遅延回路４４が請求項記載の第１演算回路に対応し、イクスクルーシブオア回路４３と遅延回路４５が第２演算回路に対応し、遅延回路４８とイクスクルーシブオア回路４６が第３演算回路に対応し、イクスクルーシブオア回路４７が第４演算回路に対応し、イクスクルーシブオア回路８２が第１排他的論理和回路に対応し、フリップフロップ８３が第１フリップフロップに対応し、イクスクルーシブオア回路８４が第２排他的論理和回路に対応し、フリップフロップ８６が第２フリップフロップに対応し、フリップフロップ８８が第３フリップフロップに対応し、並直列変換回路１４０が第１並直列変換回路に対応し、並直列変換回路１４５が第２並直列変換回路に対応する。
【図面の簡単な説明】
【図１】  従来の光送信装置の出力部の一例のブロック図である。
【図２】  図２は、両側電極マッハツェンダ型光変調器を用いた光送信回路の一例のブロック図である。
【図３】  図１の回路各部の信号タイミングチャートである。
【図４】  図２の回路各部の信号タイミングチャートである。
【図５】  両側電極マッハツェンダ型光変調器を用いた光送信回路の他の例のブロック図である。
【図６】  本発明の符号変換回路の第１実施例のシステム構成図である。
【図７】  図６の回路各部の信号タイミングチャートである。
【図８】  本発明の符号変換回路の第２実施例のシステム構成図である。
【図９】  図８の回路各部の信号タイミングチャートである。
【図１０】  本発明の符号変換回路の第３実施例のシステム構成図である。
【図１１】  図１０の回路各部の信号タイミングチャートである。
【図１２】  本発明の符号変換回路と両側電極マッハツェンダ型光変調器を使用した光送信装置の第１実施例のブロック図である。
【図１３】  本発明の符号変換回路と両側電極マッハツェンダ型光変調器を使用した光送信装置の第２実施例のブロック図である。
【図１４】  本発明の符号変換回路と両側電極マッハツェンダ型光変調器を使用した光送信装置の第３実施例のブロック図である。
【図１５】  本発明の符号変換回路と両側電極マッハツェンダ型光変調器を使用した光送信装置の第４実施例のブロック図である。
【図１】
0004464605.tif 000002
【図２】
0004464605.tif 000003
【図３】
0004464605.tif 000004
【図４】
0004464605.tif 000005
【図５】
0004464605.tif 000006
【図６】
0004464605.tif 000007
【図７】
0004464605.tif 000008
【図８】
0004464605.tif 000009
【図９】
0004464605.tif 000010
【図１０】
0004464605.tif 000011
【図１１】
0004464605.tif 000012
【図１２】
0004464605.tif 000013
【図１３】
0004464605.tif 000014
【図１４】
0004464605.tif 000015
【図１５】
0004464605.tif 000016