(57)【特許請求の範囲】
【請求項１】
デジタル信号をＰＷＭ信号に変換するためのパルス幅モジュレータ（１０）であって、
インテグレータ利得（１２）を各々有する複数のインテグレータ（１１）であって、直列に配置された前記複数のインテグレータ（１１）と、
最後のインテグレータ（１１'）の出力を基準値と比較し、それによってＰＷＭ信号を作成するためのコンパレータ（１７）と、
或る発振周波数で自励発振を実現するための手段（１３、１３ａ、１３ｂ）であって、前記モジュレータのスイッチング周波数が、前記発振周波数によって、決まる手段と、
前記コンパレータの下流のポイントに接続され、各々が前記インテグレータの１つに先行する複数の加算ポイントに至るフィードバック経路（１４）と、
を含み、
前記ＰＷＭ信号は、モジュレータのクロック周波数にタイミングを合わせて量子化されたものであり、
前記インテグレータ利得（１２）は、いかなる量子化ノイズも低減するようになっている、
ことを特徴とするモジュレータ。
【請求項２】
前記フィードバック経路（１４）は、前記コンパレータの出力に接続されることを特徴とする請求項１に記載のモジュレータ。
【請求項３】
前記インテグレータ利得（１２）は、ローパスフィルタの性質が得られるように選択されることを特徴とする請求項１又は請求項２に記載のモジュレータ。
【請求項４】
前記インテグレータ利得は、Ｇnをインテグレータｎの利得及びＭ∈〔０、∞〕とすると、Ｇn＝Ｇn-1／２Mに従って選択されることを特徴とする請求項１から請求項３のいずれか１項に記載のモジュレータ。
【請求項５】
各インテグレータ利得（１２）に続く信号振幅リミッタ（１９）を更に含むことを特徴とする請求項１から請求項４のいずれか１項に記載のモジュレータ。
【請求項６】
前記信号振幅の限界は、前記入力信号のダイナミックレンジに対応することを特徴とする請求項５に記載のモジュレータ。
【請求項７】
前記自励発振のための手段（１３ａ）は、前記コンパレータ（１７）の正のフィードバック（１６）を含むことを特徴とする請求項１から請求項６のいずれか１項に記載のモジュレータ。
【請求項８】
前記自励発振のための手段（１３ｂ）は、前記コンパレータ（１７）に先行するフィルタ（２０）又は時間遅延を含み、該フィルタ（２０）又は時間遅延は、前記望ましいスイッチング周波数で１８０度の開ループ位相遅延をシステムに与えるように配置されることを特徴とする請求項１から請求項７のいずれか１項に記載のモジュレータ。
【請求項９】
請求項１から請求項８のいずれか１項に記載のモジュレータ（１０）と、
振動制御装置に接続したスイッチング段（３１）と、
前記スイッチング段に接続した出力フィルタ（３２）と、
を含むことを特徴とする電力変換システム。
【請求項１０】
フィードバック経路（１４）が、前記スイッチング段（３１）の出力に接続されることを特徴とする請求項９に記載のシステム。
【請求項１１】
フィードバック経路（１４）が、前記出力フィルタ（３２）の出力に接続されることを特徴とする請求項９に記載のシステム。
【請求項１２】
前記出力フィルタに接続されたオーディオスピーカを更に含む請求項９から請求項１１のいずれか１項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、デジタルパルス幅モジュレータ、及びそのようなモジュレータを実施する電力変換システムに関する。より詳細には、本発明は、ＰＣＭ−ＰＷＭ変換としても公知の「パルスコード変調（ＰＣＭ）」信号のような抽出デジタル信号の「パルス幅変調（ＰＷＭ）」信号への変換のためのシステムに関する。
【背景技術】
【０００２】
従来技術のデジタルＰＷＭモジュレータは、ナイキスト判断基準を満たすために信号周波数の最小限２倍の搬送周波数を有するパルス幅変調信号を発生させる。このようなシステムの実施の目標は、抽出信号の量子化ノイズよりも低いノイズ及び歪みアーチファクトを達成することであり、これは、２４ビット分解能の抽出オーディオ信号で作動する時には困難な仕事である。その結果、複雑で経費の掛かるシステムがもたらされる。
【０００３】
当業技術で公知のシステムは、例えば、文献ＷＯ９７／３７４３３から知られている。このようなシステムは図１に示され、サンプルレートコンバータ１、オーバーサンプラ２、ノイズシェーパ４、及びエラー補正アルゴリズムユニット３を含む。
この従来技術の手法は、いくつかの欠点を蒙っている。
最初に、搬送波周波数がサンプル周波数に依存し、サンプルレートコンバータ１の使用を必要とする。特に、オーディオ媒体が多くの異なるフォーマットで供給される時は、サンプルレート変換が不可欠である。サンプルレートコンバータ１は、高次のフィルタリングのために実施が複雑になる可能性がある。量子化エラー及びエイリアシングが持込まれ、結果としてダイナミックレンジが低下することになる。
【０００４】
更に、ダイナミックレンジを高めるために、エラー補正アルゴリズム３及びノイズシェーパ４が設計に含まれなければならず、不必要な複雑さとコストの原因となる。
更に、ノイズシェーパ３は、量子化ノイズを抑えるための最大ループ利得がノイズシェープループの安定性によって制約されるので、帯域幅が制限される。従って、ノイズシェーパ４は、十分なダイナミックレンジをやはり達成しない。
【０００５】
アナログ入力信号がＰＷＭ信号に変換されるアナログＰＷＭモジュレータもまた、従来技術のシステムから公知である。安定なシステムを取得して制御ループ特性を形成するために、そのような従来技術は、付加的なリード、ラグ、リード−ラグ、又はラグ−リード補正器を制御構造に必要とすることが多い。
非振動三角変調に基づく従来技術のモジュレータシステムは、ループを安定に保つために必要な位相マージンの要求により、ループ利得が大きく減じられる。例えば、ＷＯ０２／２５３５７に説明されたような自励発振システムは、位相マージンを必要とせず、エラー及びノイズ成分を抑えるためのより高いループ利得を有することになる。しかし、自励発振モジュレータは、デジタル領域においてはまだうまく実施されていない。
【０００６】
本発明の目的
本発明の目的は、上述の問題を克服するか又は少なくとも緩和することであり、抽出デジタル入力信号を受信してそれをＰＷＭドメインに変換することができる複雑でないシステムを提供することである。
【０００７】
【特許文献１】ＷＯ９７／３７４３３
【特許文献２】ＷＯ０２／２５３５７
【発明の開示】
【０００８】
本発明の第１の態様によれば、この目的及び他の目的は、直列に配置され、インテグレータ利得を有する複数のインテグレータと、最後のインテグレータの出力を基準値と比較し、それによってＰＷＭ信号を作成するコンパレータと、望ましいスイッチング周波数での自励発振を実施するための手段と、上述のコンパレータの下流のポイントに接続され、各々が上述のインテグレータの１つに先行する複数の加算ポイントに至るフィードバック経路とを含むパルス幅モジュレータによって達成される。ＰＷＭ信号は、モジュレータのクロック周波数にタイミングを合わせて量子化されたものであり、インテグレータ利得は、いかなる量子化ノイズも低減するようになっている。
【０００９】
各々が適切な利得を有する適切な数のインテグレータを選択することにより、ループ利得は、システム内の量子化で生じるノイズを低減するように設定される。同時に、システムは、スイッチング周波数に対応する向上したループ利得帯域幅を提供することができ、従来技術のシステムに比べて遙かに広い制御帯域幅をもたらすものである。これは、スイッチング周波数とモジュレータ帯域幅の間の比率を従来技術システムよりも小さくすることができるので、モジュレータ帯域幅内のノイズ及び歪み成分の更に高い抑制をもたらすことになる。量子化ノイズに詳細に言及しが、モジュレータ内に持込まれるいかなるノイズも本発明によって低減されることになるのは明らかである。
【００１０】
本発明によれば、ノイズは、通常２４ビット信号であるデジタル入力信号の分解能に対応するレベルにまで低減することができる。多重フィードバックループ及び利得を有するインテグレータの効果は、従来技術のノイズシェーパのものに類似するが、このシステムの自励発振の特性は、ノイズシェーパによって取得することができるものに比べてモジュレータループ内のループ利得が高いという利点を有する。取得可能なダイナミックレンジは、従って従来技術よりも高く、同時にノイズシェーパの使用が排除される。
更に、その自励発振の特性のために、モジュレータは、特にサンプリング周波数に関して入力信号のフォーマットと無関係であり、本発明に従ったモジュレータは、信号源と同期されることを要しない。これは、大きい利点であり、従来技術のサンプルレートコンバータ及びオーバーサンプラの使用が排除される。
【００１１】
ノイズシェーパ、サンプルレートコンバータ、及びオーバーサンプラの削除は、インテグレータのみがループ成形のために使用される事実と共に、システムの複雑性を非常に低下させる。実際に、本発明に従った完全なシステムをメモリ回路の使用なしに実施することが可能である。本発明に従ったモジュレータは、従来技術のモジュレータに要するシリコン面積の１０％未満で実施することができる。効率は向上し、コストは激減する。
本発明に従ったモジュレータは、変調指数によって変化する搬送周波数（スイッチング周波数に等しい）を更に提供する。このような「可変搬送周波数パルス幅変調（ＶＦＰＷＭ）」は、アナログ自励発振システムから公知であり、出力段の効率、ＥＭＩ、及びスイッチング構成要素応力に対して大きな利益となっている。現在までのところ、デジタルドメインに適応した同等の技術は存在しない。
【００１２】
一実施形態によれば、フィードバック経路は、コンパレータの出力に直接に接続される。これは、任意のスイッチング段増幅又はＰＷＭ信号で供給される他の要素から機能的に分離されたモジュレータをもたらすものである。
インテグレータ利得は、システム伝達関数がローパスフィルタであるように選択することができ、ループ利得は、カットオフ周波数付近の鏡像周波数応答に等しい。そのような設計は、オーディオ実施例に特に有利である。
特に、システム伝達関数は、ベッセル又はバターワースローパスフィルタとして実施することができる。これらのフィルタの実施は、安定で非常に頑強なシステムをもたらすことになる非常に適した周波数特性及び感度機能を提供する。更に、それは、全体的なシステム特性を形作ることを容易にするであろう。
【００１３】
本発明の一実施形態によれば、インテグレータ利得は、Ｇn＝Ｇn-1／２Mに従って選択され、ここで、利得が等しいか又は２の因数で分離されるように、Ｇnはインテグレータｎの利得、及びＭ∈［０，∞］である。そのような利得は、シフト関数として容易に実施することができ、複雑性を大きく減じるものである。
信号振幅リミッタは、好ましくは入力信号のダイナミックレンジに対応する限界を有して、各インテグレータ利得に続いて設けることができる。振幅リミッタは、非常に少ないインテグレータで高い性能を達成するために実施される積極的ループの実施例の場合に、フィードバックループを安定化するために役立つものである。
【００１４】
自励発振は、コンパレータの正のフィードバックで達成することができる。この設計は、システムを制御された振動状態にしてそれによりモジュレータ搬送信号を発生させるヒステリシスループをもたらすものである。スイッチング周波数は、コンパレータの直前のインテグレータ利得によって判断される。
自励発振は、代替的に、コンパレータに先行するフィルタ又は時間遅延によって達成することができ、このフィルタ又は時間遅延は、望ましいスイッチング周波数での１８０度の開ループ位相遅延をシステムに与えるように配置される。位相遅延は、非ヒステリシス振動をもたらし、従って、モジュレータ搬送信号を発生することになる。
【００１５】
本発明の第２の態様は、本発明の第１の態様に従ったモジュレータと、振動制御装置に接続したスイッチング段と、スイッチング段に接続した出力フィルタとを含む電力変換システムである。
このような電力コンバータは、オーディオ増幅、モータ又はエレクトロ・ダイナミック変換器駆動用途、又はライン伝送のためのラインドライバのような全ての種類の精密ＤＣ／ＡＣ変換用途に非常に適するものである。
本発明の上記及び他の態様を本発明の現時点で好ましい実施形態を示す添付図面を参照して以下に更に説明する。
【発明を実施するための最良の形態】
【００１６】
図２は、本発明の第１の好ましい実施形態に従ったモジュレータ１０の概略ブロック図である。モジュレータは、直列に接続したインテグレータ１１の連鎖を含み、各インテグレータは、対応するインテグレータ利得１２を有し、この連鎖の出力は、振動制御装置１３に接続されている。ここで注意すべきは、インテグレータ利得１２が、別々の要素として示されていることである。実際にかつ図７を参照して示すように、インテグレータは固有の利得を有し、従って、この利得の付加的な調節がもたらされる。この調節は、インテグレータ利得の減衰とすることが十分に可能である。
【００１７】
振動制御装置１３は、モジュレータの自励発振を引き起こすように構成され、インテグレータ連鎖における最後のインテグレータ１１'の出力を基準値と比較するコンパレータ１７を含む（図５及び図６を参照されたい）。好ましくは、コンパレータ１７は、この基準値が接地レベルとされる単純符号検出器である。この比較の結果はＰＷＭ信号であり、これは、図８に示すようにスイッチング増幅器電力段に供給することができる。フィードバック経路１４は、振動制御装置の下流のポイントに接続され、各インテグレータ１１の直前に設けられた加算ポイントに、負のフィードバック信号を供給するように設定される。
【００１８】
システムは、一般的なＮ次のローパスフィルタとしてインテグレータ利得１２を適切な方式で選択することによって実施され、その場合、インテグレータの数Ｎはシステムの次数に等しい。出力搬送波は、ループを意図的に不安定にすることによって生成され、得られる振動周波数は、通常５００ＫＨｚの範囲にある搬送周波数である。
ＰＷＭ信号の発生は、デジタルシステムの通常１００−２００ＭＨｚの範囲にあるクロック周波数にタイミングを合わせて量子化されたものである。５００ｋＨｚ付近の搬送（スイッチング）周波数の場合、これは、約２００−４００の各搬送サイクル又は７−９ビットの時間分解能を与える。この量子化は、従来技術のオーバーサンプラの場合におけるのと同様に量子化ノイズをもたらすことになる。図３は、量子化ノイズがシステム内に持込まれる方法を概略的に説明している。
インテグレータ利得１２を用いてループ関数を成形することにより、量子化ノイズは、全体のオーディオ帯域内でほとんど無限小のレベルにまで抑えることができる。
図４に示すように、電圧リミッタを各インテグレータ利得１２の出力に設けることができる。
【００１９】
図５は、図２での振動制御装置１３をヒステリシス制御装置１３ａとして実施することができる方法を説明するものである。正のフィードバック１６が、コンパレータ１７の出力からこのコンパレータに先行する加算ポイント１８に供給される。ヒステリシス振動制御装置１３ａは、緩和された伝達関数Ｏ（ｓ）＝１を有する。全体システム伝達関数の緩和された式は、以下のように書くことができる。
【００２０】
【数１】
0004477623.tif 000002
【００２１】
ここで、Ｇkは、インテグレータｋのインテグレータ利得である。当業者は、伝達関数が一般的なローパス関数であり、インテグレータ利得を調節することにより、例えば、バターワースフィルタ又はベッセルフィルタ特性を形成するようにポールの構成を設定することができることが分かるであろう。
【００２２】
図３に示すようなヒステリシス制御自励発振の場合には、スイッチング周波数は、第１のインテグレータ１１'の利得Ｇ1によって判断され、次式のように容易に計算することができる。
ＦSW＝（Ｇ1／４）［Ｈｚ］ （２）
振動制御装置１３ａの直前のインテグレータ１１'の利得が固定されているというこの制約により、次数が大きくなる時に、ポール構成がより低い遮断周波数をもたらすことになる。十分なダイナミックレンジのために必要な次数は、周波数応答の制限が始まる次数よりも遥かに小さいので、実際には、これは問題とはならない。
【００２３】
図９は、バターワース構成を有し、次数Ｎ＝１、２、３、４、及び５である図５のシステムに関する周波数応答Ｓ（ｓ）を示すものである。遮断周波数がオーディオ周波数よりも遥かに高いことは明かである。先に説明したように、次数が高くなる時に遮断周波数が低下することもまた明らかである。
高次のループを実行する時に、高いループ利得は、この実施例に起因するエラーを抑えることになる。感度関数は、以下のように書くことができる。
【００２４】
【数２】
0004477623.tif 000003
【００２５】
図１０は、バターワース構成を有し、次数Ｎ＝１、２、３、４、及び５である図５のシステムに関する感度応答Ｓ（ｓ）を示すものである。この図は、量子化ノイズ及び他の歪み成分の低減を示している。例えば、５次のシステムの場合、いかなるエラーも２０ｋＨｚで最高６９ｄＢ低減することになる。
図９及び図１０に見られる周波数応答及び感度応答は、図１１で与えられるバターワース特性の利得係数を用いて得られ、異なるフィルタ係数は、次数Ｎ＝１−５について与えられる。図１１における利得係数ＫNは、Ｇ1に関して正規化されている。Ｇ1と上記（式２）で与えられたスイッチング周波数との関係は、以下の式に従ったインテグレータ利得Ｇ1をもたらすものである。
Ｇ1＝４*ＦSW              （４）
【００２６】
図６は、図２の振動制御装置１３を非ヒステリシス制御装置１３ｂとして実施することができる方法を説明している。ここで、振動制御装置１３ｂは、開ループ位相遅延を生成するための制御ブロック２０を含んでいる。自励発振は、１８０度の位相遅延又は好ましい搬送周波数での１８０度の位相遅延に対応する遅延を提供することによって実施することができる。従って、この制御ブロック２０の目的は、ループを振動状態にさせるのに必要な位相遅延を提供することであり、そのことは、純粋な遅延、積分関数、又はローカルフィルタシステムを用いることによって達成することができる。
【００２７】
図６の制御ブロック２０は、一般的な全通過フィルタタイプのローカルフィルタＯ（ｓ）である。このフィルタタイプは、１である絶対利得を有するために好ましく、そのことは、ヒステリシスシステムと同じ伝達関数Ｈ（ｓ）を有することを意味する（式１を参照されたい）。Ｐ次の全通過フィルタは、基本的に理想時間遅延のＰａｄｅ近似であり、次式で表現することができる伝達関数を用いる。
【００２８】
【数３】
0004477623.tif 000004
【００２９】
振動制御装置１３ａ及び１３ｂの異なる実施例（図５及び図６）は、等しいシステム性能を有するものである。しかし、同じ性能のためには、非ヒステリシス手法の場合におけるフィルタ２０には、追加のＰ個のインテグレータを必要とすることになる。ループ利得は、全体ループ内のインテグレータの個数によって判断される。非ヒステリシス制御（図４）の利点は、搬送周波数の付近での非常に急勾配の位相特性の可能性であり、変調指数の関数として搬送周波数の低い変動が得られる。この特性は、一部の用途で有益である可能性がある。
【００３０】
本発明の更に別の好ましい実施形態によれば、インテグレータ利得は、２の倍数の比率を有するように選択される。従って、インテグレータ利得は、次式のように書くことができる。
Ｇn＝Ｇn-1／２M、ここで、Ｍ∈［０，∞］
この手法によれば、インテグレータ利得Ｇnは、因数２の倍数になることになり、シフト関数を用いて実施することができ、複雑性が低減される。システム特性は、当然のことながら、要件に応じて安定システム又は線形位相をもたらす組合せによって制約されることになる。正規化された利得係数Ｋnの一例は、図１２の表に与えられている。
【００３１】
図７は、利得を取得するために上述のシフト技術を用いる図５に従った２次モジュレータのより詳細な実施例を示すものである。
第一に、図３の加算ポイント１８及びコンパレータ１７は、符号ビット出力２２を有する加算器２１によって具現化されている。出力２２は、±Ｖの信号レベルを有し、Ｖは、ＰＷＭ信号のピーク値である。図５の加算ポイント１５は、２つの加算器２３ａ及び２３ｂによって更に具現化され、図５のインテグレータ１１は、２４ａ及び２４ｂによって具現化される。
【００３２】
最後に、図５のインテグレータ利得１２は、加算器２４ａ及び２４ｂの利得によって一部具現化され、２つのシフトレジスタ２５ａ及び２５ｂによって一部具現化される。シフトレジスタ２５ａ及び２５ｂは、望ましいフィルタリングを実行するように加算器２４ａ及び２４ｂの利得を調節するように働くものである。この調節は、右にシフトさせる、すなわち、加算器２４ａ及び２４ｂの利得を減衰させることによって行われる。例えば、コンパレータ２１の直前の利得である第１のシフトレジスタ２５ａは、第２のインテグレータ利得Ｇ2の２倍に等しい第１のインテグレータ利得Ｇ1を実現するために、レジスタ２５ｂよりも少ない１つのシフトオペレーションを行うように構成することができる。同様な方法により、例えば、図１２に従った更に別の利得係数は、更に別の加算器及びシフトレジスタによって達成することができる。
【００３３】
モジュレータは、加算器２１の出力２２に接続したフィードバック経路２６を更に有する。このフィードバック２６は、２つの別々の目的を有するものであり、第１に、それは、それ自体に対するフィードバック２７をもたらすことにより振動制御装置を提供する。これは、図５におけるヒステリシス制御ループ１６に対応する。第２に、２つの加算器２３ａ及び２３ｂに対する出力２２のフィードバック２８を提供し、これは、図５における多重フィードバックループ１４に対応する。
【００３４】
インタフェースブロック２９は、シリアルデータストリームを受信し、加算器２３ｂに接続されたここでは２４ビットレジスタのパラレルレジスタにサンプルを入れるように構成される。
１つ又は複数のモジュレータの同期化は、モジュレータの各々に位相固定ループ３０を適用することによって達成することができる。それにより、同期化は、モジュレータの位相制御によって得ることができる。
【００３５】
本発明に従った電力コンバータの好ましい実施形態は、図８に示されており、スイッチング出力電力段３１は、図２に示すようにモジュレータ１０に設けられる。スイッチング信号は、出力フィルタ３２で濾波され、例えばオーディオスピーカである負荷３３に接続される。
図示の例においては、フィードバック経路１４は下流に移動し、スイッチング段３１の出力に接続される。この手法の利点は、ブランキング遅延エラーのような出力段によって付加されたエラーを低減することである。出力段によって持込まれたＴＨＤ及びノイズは、感度関数によって掛け算されることになり、従って、非常に低いレベルにされる。
【００３６】
当業者は、Ｎをフィルタの次数として出力フィルタ３２の少なくともＮ−１ポールの補正を加えることにより、フィードバックを代わりに出力フィルタから印加することができることを理解している。
本発明はまた、例えばオーディオシステムのように高いダイナミックレンジ及び高い線形性を必要とする任意のデジタル／アナログ変換システム、及び特にオーディオ用途又は任意の他の電力変換システムのためのスイッチング電力増幅器に有利に使用することができる。更に、本発明は、一般的なＤ／Ａ変換に使用することができる。
【図面の簡単な説明】
【００３７】
【図１】従来技術のＰＣＭ−ＰＷＭ変換システムの概略ブロック図である。
【図２】本発明の第１の好ましい実施形態に従ったモジュレータの概略ブロック図である。
【図３】図２に示すモジュレータにおける量子化ノイズの導入を示す図である。
【図４】インテグレータ出力の電圧制限を含む図２に示すモジュレータの概略ブロック図である。
【図５】ヒステリシス振動を含む図２に示すモジュレータの概略ブロック図である。
【図６】非ヒステリシス振動を含む図２に示すモジュレータの概略ブロック図である。
【図７】Ｎ＝２の場合の図５に示すモジュレータのデジタル実施例のブロック図である。
【図８】本発明の第２の好ましい実施形態に従った電力変換システムの概略ブロック図である。
【図９】５次（Ｎ＝５）までのバターワース設定を有するモジュレータの周波数応答を示す図である。
【図１０】５次（Ｎ＝５）までのバターワース設定を有するモジュレータの感度応答を示す図である。
【図１１】５次（Ｎ＝５）までのバターワース又はベッセルシステムを実現するための正規化利得係数の表である。
【図１２】本発明の更に別の実施形態に従った正規化利得係数の表である。
【符号の説明】
【００３８】
１１  インテグレータ
１１’  最後のインテグレータ
１２  インテグレータ利得
１３  振動制御装置
１４  フィードバック経路
【図１】
0004477623.tif 000005
【図２】
0004477623.tif 000006
【図３】
0004477623.tif 000007
【図４】
0004477623.tif 000008
【図５】
0004477623.tif 000009
【図６】
0004477623.tif 000010
【図７】
0004477623.tif 000011
【図８】
0004477623.tif 000012
【図９】
0004477623.tif 000013
【図１０】
0004477623.tif 000014
【図１１】
0004477623.tif 000015
【図１２】
0004477623.tif 000016