(57)【特許請求の範囲】
【請求項１】
電磁コイルの両端各々を、スイッチ手段を介して電源供給線及び接地線に接続したＨブリッジ回路と、上記スイッチ手段を選択的に駆動して上記電磁コイルに入力される駆動パルスをＰＷＭ制御する駆動手段と、上記駆動パルスのデューティ比を演算すると共に、上記駆動パルスのうち任意のパルスに同期してＡ／Ｄ変換器より取り込んだ上記電磁コイルの両端電位と上記電源供給線の電源電位との比較結果と、上記同期したパルスで駆動される上記スイッチ手段の選択状態とに基づいて短絡故障を判定する演算手段と、を有する電磁コイル動作装置の故障判別装置であって、
上記演算手段は、上記ＰＷＭ制御された駆動パルスのデューティ比を、上記Ａ／Ｄ変換器のＡ／Ｄ変換入力処理に要する時間と同時間をオン時間とする所定のデューティ比と比較し、上記駆動パルスに上記所定デューティ比に満たないデューティ比の駆動パルスが含まれるとき、上記駆動手段により上記電磁コイルへ上記所定デューティ比の駆動パルスを入力させるとともに、該所定デューティ比の駆動パルス入力時において上記短絡故障を判定することを特徴とする電磁コイル動作装置の故障判別装置。
【請求項２】
電磁コイルの両端各々を、スイッチ手段を介して電源供給線及び接地線に接続したＨブリッジ回路と、上記スイッチ手段を選択的に駆動して上記電磁コイルに入力される駆動パルスをＰＷＭ制御する駆動手段と、上記駆動パルスのデューティ比を演算すると共に、上記駆動パルスのうち任意のパルスに同期してＡ／Ｄ変換器より取り込んだ上記電磁コイルの両端電位と上記電源供給線の電源電位との比較結果と、上記同期したパルスで駆動される上記スイッチ手段の選択状態とに基づいて短絡故障を判定する演算手段と、を有する電磁コイル動作装置の故障判別装置であって、
上記演算手段は、上記ＰＷＭ制御された駆動パルスのデューティ比を、上記Ａ／Ｄ変換器のＡ／Ｄ変換入力処理に要する時間と同時間をオン時間とする所定のデューティ比と比較し、上記所定デューティ比に満たないパルス数をカウントして、該パルス数が所定値に達したとき、上記所定デューティ比のパルスを含めた以降の各駆動パルスのデューティ比の合計値を変えないように各駆動パルスのデューティ比を加減することにより、上記駆動パルス中の任意のパルスに上記所定デューティ比を設定可能とするとともに上記短絡故障を判定することを特徴とする電磁コイル動作装置の故障判別装置。
【請求項３】
上記演算手段は、任意のパルスに代えて上記所定デューティ比のパルスを入力させるとともに、上記任意のパルスから上記所定デューティ比を減算して得た補正値を、その後に入力される駆動パルスのデューティ比に加える補正処理を行うことを特徴とする請求項２記載の電磁コイル動作装置の故障判別装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁コイル動作装置の故障判別装置に関する。
【０００２】
【従来の技術】
例えば、電磁コイル動作装置における短絡故障の判別は、自動車用スロットル電子制御に用いられ、図５に示すようにＨブリッジ回路に故障検出回路を設けたものが知られている。この電磁コイル動作装置は、図示しないスロットルバルブを励磁駆動するためのコイル１の両端を、それぞれ電源接続線及び接地線に接続し、各々の接続線にはＦＥＴ９，１０，１１，１２が設けられている。これらスイッチング動作を選択することにより、電源接続線１６からコイル１へ供給する電流の方向及び給電の停止が制御される。例えばＦＥＴ９及び１２をオンし、ＦＥＴ１０及び１１をオフすれば図中の矢印方向に電流が流れ、逆のパターンを選択することでスロットルバルブの駆動方向も逆転されるようになっている。
【０００３】
そして、ＦＥＴ９及びＦＥＴ１０は、抵抗１７及び１８の接続線において演算増幅素子１９に接続され、供給電流検出回路２０を構成する。この供給電流検出回路２０により、抵抗１７及び１８により生ずる電圧降下からＦＥＴ９及び１０に供給される電流の値が検出される。また、ＦＥＴ１１及びＦＥＴ１２は、抵抗２１との接続線において演算増幅素子２２に接続され、過電流検出回路２３を構成する。この過電流検出回路２３により、抵抗２１により生ずる電圧降下からＦＥＴ１１及び１２に供給される電流の値が検出される。
【０００４】
しかし、上記Ｈブリッジ回路では、供給電流検出回路２０及び過電流検出回路２３よりなる２つの検出回路を必要とし、図示しないＣＰＵ等の演算手段では検出した電流値を基に短絡を判別する判別プログラムも複雑となるためコストが高くなっていた。また、抵抗１７，１８及び２１からの発熱によりこの近傍のＣＰＵ、ＦＥＴ等の半導体素子の温度が上昇するといった問題もある。
【０００５】
上述の点に鑑みて本願出願人は、図６に示すように１つの検出回路による低コストな且つ半導体素子の温度上昇を抑えた故障判別装置を出願している（特願平１０−１１８２１９号）。また、この種の電磁コイル動作装置において、ＰＷＭ制御によりＦＥＴ９〜１２をスイッチングさせ、より安定した微小制御が可能な駆動回路についても出願している（特願平１０−１１８２１９号）。
【０００６】
図６に示す装置は、上記ＰＷＭ制御を行う電磁コイル動作装置の故障判別装置であり、この検出回路において、コイル１はマイナス側の接続点ａと、プラス側との接続点ｂから得られるコイル両端電位をＡ／Ｄ変換器７によりデジタル信号に変換し、ＣＰＵ等で構成される演算手段へ取り込む。この演算手段は、図示しない駆動回路によりＦＥＴ９〜１２をスイッチングし、スイッチング状態を任意に選択することでコイル１へＰＷＭ制御された駆動パルスを入力する。このスイッチング状態は微小時間間隔のパルス列で示すことができ、図７はこのパルス列を模式的に示したチャートである。
【０００７】
図７中で示されるように、この駆動パルスと同期するようにＡ／Ｄ変換器７にてコイル両端電位の入力及び変換処理が開始される。この両端電位のデジタル信号は演算手段へ取り込まれ、演算手段では上記スイッチング状態に応じた両端電位であるか否かを判定するプログラムが実行される。例えば、図７に最初に現れた駆動パルスをＦＥＴ９及び１２のみがＯＮする状態としたとき、ＦＥＴ９とＦＥＴ１２内の各抵抗値が等しい場合には、好ましい通電状態においてコイル１の両端電位が等しくなる。この状態において仮に接続点ａ側でＧＮＤに短絡していたとするとコイル１の両端電位の和は電源電圧より小さくなる。このように駆動パルスと同期して所定時間分をＡ／Ｄ変換された電圧信号を電源電圧値と比較すれば、短絡故障を発見することができる。
【０００８】
なお、このような短絡判定は定期的或いは任意のパルスについて行われる。ここではコイル１のオン状態の地絡判定を例に説明したが、パルス列のうち、コイル１のオフ状態のパルスをみれば電源供給線１６と短絡して生じる天絡故障も判定可能である。以下において上記ＰＷＭ制御によって変調される目標パルス中にオン時間が占める割合を駆動パルスのデューティ比（％）と称する。また、駆動ＯＮ処理等とＡ／Ｄ変換器７の入力処理に必要な時間をＡ／Ｄ変換器の入力処理等所要時間と称する。
【０００９】
【発明が解決しようとする課題】
しかし、上記ＰＷＭ制御方式の電磁コイル動作装置においては、１パルス中のオンオフ単位でＡ／Ｄ変換器７を介した電位信号を取り込むこととなるが、このＡ／Ｄ変換処理と、入力パルスのデューティ比との関係において判定精度に問題が出てきた。上記Ａ／Ｄ変換器７は、例えば２重積分タイプではアナログ入力電圧を一定時間積分し、この積分器の放電時間をクロックパルスによりカウントする。したがって、上記Ａ／Ｄ変換のための入力処理等所要時間或いはサンプリング時間に満たないデューティのパルスではアナログ入力電圧を正確に捕捉することができないのである。本願では、このような所要時間と同等なデューティを、所定のデューティ比と呼ぶこととする。
【００１０】
具体的には、上記ＰＷＭ制御方式ではソフトウエアによりデューティを計算でき、制御特性の改善のために小さなデューティで電磁コイル動作を制御することができるようになった。ところが、所定のデューティ比より検知対象の駆動パルスのデューティ比の方が小さくなると、Ａ／Ｄ変換値が真値と限らない場合が出てくる。したがって、ＰＷＭ駆動を行う際に所定のデューティ比を下回った駆動パルスのデューティ比のパルス入力の継続される領域では正確な短絡判定がなされず、また短絡故障の検知が遅れてしまうといった不具合が生じるおそれがある。これに対して、駆動パルスのデューティ比を所定のデューティ比以上に維持するといった制限を設ければ、ＰＷＭによる制御性が犠牲となってしまう。
【００１１】
そこで、本発明は、目標パルス列のデューティ比がＡ／Ｄ変換による電圧値の捕捉に必要な所定のデューティ比を下回る制御が行われる際に、正確な短絡判定を可能とするとともに、制御性の自由度が制限されない電磁コイル動作装置の短絡判定装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の電磁コイル動作装置の故障判別装置は、電磁コイルの両端各々を、スイッチ手段を介して電源供給線及び接地線に接続したＨブリッジ回路と、上記スイッチ手段を選択的に駆動して上記電磁コイルに入力される駆動パルスをＰＷＭ制御する駆動手段と、上記駆動パルスのデューティ比を演算すると共に、上記駆動パルスのうち任意のパルスに同期してＡ／Ｄ変換器より取り込んだ上記電磁コイルの両端電位と上記電源供給線の電源電位との比較結果と、上記同期したパルスで駆動される上記スイッチ手段の選択状態とに基づいて短絡故障を判定する演算手段と、を有する電磁コイル動作装置の故障判別装置であって、上記演算手段は、上記ＰＷＭ制御された駆動パルスのデューティ比を、上記Ａ／Ｄ変換器のＡ／Ｄ変換入力処理に要する時間と同時間をオン時間とする所定のデューティ比と比較し、上記駆動パルスに上記所定デューティ比に満たないデューティ比の駆動パルスが含まれるとき、上記駆動手段により上記電磁コイルへ上記所定デューティ比の駆動パルスを入力させるとともに、該所定デューティ比の駆動パルス入力時において上記短絡故障を判定することを特徴としている。
【００１３】
また、上記演算手段において、上記ＰＷＭ制御された駆動パルスのデューティ比を、上記Ａ／Ｄ変換器のＡ／Ｄ変換入力処理に要する時間と同時間をオン時間とする所定のデューティ比と比較し、上記所定デューティ比に満たないパルス数をカウントして、該パルス数が所定値に達したとき、上記所定のデューティ比のパルスを含めた以降の各駆動パルスのデューティ比の合計値を変えないように各駆動パルスのデューティ比を加減することにより、上記駆動パルス中の任意のパルスに上記所定のデューティ比を設定可能とするとともに上記短絡故障を判定する構成としてもよい。
【００１４】
また、上記演算手段は、任意のパルスに代えて上記所定デューティ比のパルスを入力させるとともに、上記任意のパルスから上記所定のデューティ比を減算して得た補正値を、その後に入力される駆動パルスのデューティ比に加える補正処理を行う構成にしてもよい。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の一実施例を説明する。図1は、本実施例の短絡判定装置の概略構成図である。この故障判別装置の構成の概略は上述したものと基本的に同様であり、コイル１へ通電させるためのＨブリッジ回路と、このＨブリッジ回路を介してアクチュエータとしてのコイル１を制御するスロットル制御部２とからなる。スロットル制御部２は、演算手段としてのＣＰＵ３と、ＲＯＭ４及びＲＡＭ５と、コイル１をＰＷＭ制御するための駆動回路群６と、Ａ／Ｄ変換器７とで構成され、上記入出力バス８によって例えば、ＣＰＵ３へＡ／Ｄ変換器７からのデータ信号及びアドレス信号が入出力される。
【００１６】
コイル１へＰＷＭで変調した駆動パルスを入力する駆動手段は、Ｈブリッジ回路のスイッチ手段として４つのＦＥＴ９，１０，１１，１２と、各ＦＥＴ９〜１２の有するスイッチング素子の制御入力端子に接続された駆動回路群６とによって構成される。そして、ＲＯＭ４には駆動回路群６を駆動するためのプログラムが記録されており、このプログラムをＣＰＵ３に実行させることでコイル１をＰＷＭ制御するものである。さらに、このＲＯＭ４には、図２から図４に示す後述のフローチャートに基づく処理を実行するためにＣＰＵ３が読み取り可能なプログラムを記録している。
【００１７】
本実施例のＡ／Ｄ変換器７と、Ｈブリッジ回路とは次のように接続されている。コイル１のマイナス端側の接続点ａと、そのプラス端側の接続点ｂとは、各々抵抗１３、抵抗１４を介して接続点ｃで接続され、この接続点ｃからは、所定の電圧値に変更するための抵抗１５を介してＡ／Ｄ変換器７に接続されている。また、このＡ／Ｄ変換器７は、電源供給線１６から引き出された接続線で接続され電源電位ＶＢが入力される。上記Ａ／Ｄ変換器７によって、接続点ｃからの入力電圧と、電源供給線１６からの入力電圧とは、それぞれデジタル信号に変換された後、必要に応じてＲＡＭ５に格納される。また、ＣＰＵ３は、これらのデジタル信号に基づいてＲＯＭ４から短絡故障の判定用のプログラムを読み出して実行する。例えば、下記のようにＨブリッジ回路の短絡故障を判定する。なお、Ａ／Ｄ変換器７の入力抵抗値は大きく、Ａ／Ｄ変換器７へ供給される電流値は無視できるものとする。
【００１８】
各ＦＥＴ９〜１２の各々はスイッチング素子９ａ〜１２ａ及び抵抗９ｂ〜１２ｂを直列に接続したもので、各抵抗値は同じである。ＦＥＴ９のスイッチング素子９ａとＦＥＴ１２スイッチング素子１２ａのみがＯＮされたオンモード時では、電磁コイル動作装置が好ましい状態において接続点ｃにかかる電圧は次のような状態にある。接続点ａの電圧値ＶＰは、抵抗９ｂの両端間電圧だけ電源電圧ＶＢより低くなり、接続点ｂの電圧値ＶＮは、抵抗１２ｂの両端間電圧だけ接地電位よりも高くなる。したがって抵抗９ｂ及び１２ｂを流れる電流は同じであるが故に、電圧値ＶＰと電圧値ＶＮとは等しくなる。そして、例えば接続点ａの接続線がＧＮＤと短路した地絡故障では、抵抗９ｂに流れる電流が大きくなるので、この両端間電圧が大きくなり、ＶＰとＶＮとの和は電源電圧ＶＢよりも小さくなる。この電圧値がＡ／Ｄ変換器７を介して検出され、ＣＰＵ３ではＶＰとＶＮとの和がＶＢより小さいとき、地絡故障が発生したと判別することができるのである。
【００１９】
また、スイッチング素子１１ａとスイッチング素子１２ａのみがＯＮされたオフモード時では、コイル１のインダクタンスにより電流が流れ、この電流はＧＮＤからＦＥＴ１１、コイル１及びＦＥＴ１２を経てＧＮＤに至る回路を流れる。このときのＶＰは抵抗１１ｂの両端電圧だけ接地電位よりも低くなり、ＶＮは抵抗１２ｂの両端電圧だけ接地電位よりも高くなる。電磁コイル動作装置が好ましい状態においては、抵抗１１ｂ及び１２ｂを流れる電流は同じであるが故に、抵抗１１ｂ及び１２ｂの各両端間電圧の絶対値は等しくなり、ＶＰとＶＮとの和は０となるのである。そして、例えばコイル１の接続点ｂの接続線が電源接続線１６と短絡し天絡故障を生じたとき、抵抗１２ｂに流れる電流が大きくなるので、この両端間電圧が大きくなり、ＶＰとＶＮとの和は０よりも大きくなる。このような電圧値が得られたときは天絡故障が発生したと判別することができる。
【００２０】
上記ＣＰＵ３では、コイル１に入力される駆動パルスのデューティ比を算出する処理、各駆動パルスのデューティ比を上記Ａ／Ｄ変換器７に必要とされる所定のデューティ比と比較する処理、所定のデューティ比以下の駆動パルス数をカウントする処理、そしてカウントが所定ＭＡＸ値に達したことを条件に、各駆動パルスのデューティ比の加減を行う処理とが実行される。
以下、上記所定のデューティ比をＸ％で示し、上記各駆動パルスのデューティ比を加減する処理をＸ％処理と称して、本実施例の短絡判定制御についてフローチャートを参照しながら説明する。
【００２１】
図２は、Ｘ％処理を指示するフローチャートである。ＣＰＵ３は、所定期間内において或いは定期的にＸ％に満たない駆動パルス数をカウントする。すなわち、演算された駆動パルスのデューティ比は、Ｓ１０５でＸ％と比較され、Ｘ％以上の駆動パルスのデューティ比が算出されるうちは、デューティ判定カウンタがクリアされ（Ｓ１０６）、Ｘ％フラグがセットされる（Ｓ１０７）。
【００２２】
Ｓ１０５でＸ％に満たない駆動パルスのデューティ比が算出されると、Ｓ１０８においてデューティ判定カウンタがインクリメントされる。そしてＸ％フラグはリセットされ（Ｓ１０９）、補正値もクリアされる。このルーチンが継続され、上記インクリメントによってデューティ判定カウンタが所定のＭＡＸ値に達すると、Ｘ％処理のルーチンに入る（Ｓ１０３，Ｓ１０４）。
【００２３】
図３に示すように、Ｘ％処理のルーチンでは、ＰＷＭ制御に必要とされた本来の駆動パルスのデューティ比からＸ％を減算することにより差分を求め、これを補正値としてＲＡＭ５に格納する（Ｓ２０１）。ついで、上記算出された駆動パルスのデューティ比に替えてＸ％の駆動パルスのデューティ比を設定する（Ｓ２０２）。こうしてＸ％の駆動パルスのデューティ比をなかば強制的に設定することにより、駆動手段を介してＸ％デューティにてコイル１が駆動されることとなる。そしてデューティ判定カウンタをクリア（Ｓ２０３）した後、Ｘ％フラグをセットし（Ｓ２０４）、図１のルーチンに戻る。
【００２４】
上記Ｘ％処理のルーチンで得られた補正値は、次回の駆動パルスのデューティ比の補正処理に用いられる。すなわち、ＰＷＭ制御の上では過剰分となる補正値は、次回のパルス形成に先立って読み出され、図２で示したように、上記Ｘ％デューティの次に形成されるパルスの駆動パルスのデューティ比から差し引かれることとなる（図２、Ｓ１０２）。また、上記Ｘ％処理とともにデューティ判定カウンタがクリアされるので（図３、Ｓ２０３）、一度Ｘ％デューティが繰り出されると、再び所定のＭＡＸ値に達するまでＸ％処理は行われない。但し、入力パルス列がＸ％に満たないデューティを連続的に多数含むような制御を行う際は、デューティ判定カウンタで規定される一定期間毎にＸ％処理が行われる。このようにして、Ｘ％デューティと、補正された駆動パルスのデューティ比との合計値は変わらず、全体としては本来の操作量が確保される。なお、本実施例ではＸ％処理直後の駆動パルスのデューティ比を補正するが、Ｘ％処理後の何れのパルスを補正処理してもよい。
【００２５】
図４に示すように上記Ｘ％のフラグが設定されていれば、故障判定処理を行う。すなわち、故障判定ルーチンではＸ％フラグのセットが確認され（Ｓ３０１）、真値を変換処理可能な状態でＡ／Ｄ変換器７によりサンプリングされ、故障判定が行われる。このようにして、Ｘ％フラグの確認を条件にＸ％デューティでコイル１を駆動し、このときのコイル両端電位がＡ／Ｄ変換器７を介してＣＰＵ３に取り込まれるので、信頼性のある短絡判定（Ｓ３０２）が可能となる。
【００２６】
【発明の効果】
以上説明したように、本発明の電磁コイル動作装置の故障判別装置は、上記演算手段にて、上記パルス列の各駆動パルスのデューティ比を演算するとともに該各駆動パルスのデューティ比をＡ／Ｄ変換器の入力処理等所要時間と同等の所定のデューティ比と比較し、上記パルス列に所定のデューティ比に満たない駆動パルスが含まれるとき、電磁コイルへ所定のデューティ比のパルスを入力させるとともに、該所定のデューティ比のパルス入力時における上記短絡故障を判定する構成なので、駆動パルスのデューティ比が所定のデューティ比を下回る制御が行われる際に、正確な短絡判定が可能である。
【００２７】
さらに上記演算手段は、上記所定のデューティ比に満たないパルス数をカウントし、該パルス数が所定値に達したとき、上記所定のデューティ比のパルスを含めた以降の各駆動パルスのデューティ比の合計値を変えないように各駆動パルスのデューティ比を加減することにより、上記パルス列中の任意のパルスに所定のデューティ比を設定可能とした構成によれば、正確な短絡判定が可能であるとともに、本来の操作量が戻るので制御性が犠牲にならない。
【図面の簡単な説明】
【図１】本実施例の短絡判定装置の構成図である。
【図２】本実施例の制御を示すフローチャートである。
【図３】駆動デューティを加減する処理のフローチャートである。
【図４】短絡故障の判定を行うフローチャートである。
【図５】従来の電磁コイル作動装置の故障判別装置の構成図である。
【図６】ＰＷＭ制御される電磁コイル作動装置の故障判別装置の構成図である。
【図７】ＰＷＭ制御により駆動されるパルス列を示すチャートである。
【符号の説明】
１    電磁コイル
３    演算手段
６，９，１０，１１，１２    駆動手段
９，１０，１１，１２    スイッチ手段
１６    電源供給線
【図１】
0004508320.tif 000002
【図２】
0004508320.tif 000003
【図３】
0004508320.tif 000004
【図４】
0004508320.tif 000005
【図５】
0004508320.tif 000006
【図６】
0004508320.tif 000007
【図７】
0004508320.tif 000008