(57)【特許請求の範囲】
【請求項１】
無線通信によりデータの入出力を行う半導体装置において、
振幅変調モードまたは周波数変調モードを選択する変調モード選択信号、及びマンチェスタ符号化された情報が入力され、前記変調モード選択信号が周波数変調モードを示す信号である場合には、第１のリセット信号及び第２のリセット信号を出力するリセットコントロール回路と、
第１の周波数の搬送波が入力され、前記第１のリセット信号が入力されない場合には、前記第１の周波数の搬送波を分周して振幅変調モードに対応した第２の周波数の副搬送波を出力し、前記第１のリセット信号が入力された場合には、前記第２の周波数と、前記第１の周波数の搬送波を分周して前記第２の周波数とは異なる第３の周波数とからなる、周波数変調モードに対応した周波数変調信号を出力する第１の分周回路と、
前記第１の分周回路の出力が入力され、前記第２のリセット信号が入力されない場合には、前記第２の周波数の副搬送波を分周して振幅変調モードに対応した第４の周波数の基本クロック信号を出力し、前記第２のリセット信号が入力された場合には、前記第４の周波数と、前記第２の周波数の搬送波を分周して前記第４の周波数とは異なる第５の周波数とからなる、周波数モードに対応した基本クロック信号を出力してメモリコントローラの基本クロックとする第２の分周回路と、
前記第１の分周回路からの出力、及び前記マンチェスタ符号化された情報が入力され、前記変調モード選択信号が振幅変調モードを示す信号である場合には振幅変調信号を出力し、前記変調モード選択信号が周波数変調モードを示す信号である場合には前記周波数変調信号を出力するＡＳＫ・ＦＳＫ切り替え部と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記ＡＳＫ・ＦＳＫ切り替え部は、
前記マンチェスタ符号化された情報、及び前記第１の分周回路から出力される振幅変調モードに対応した副搬送波または周波数変調モードに対応した周波数変調信号が入力され、前記振幅変調モードに対応した副搬送波と前記マンチェスタ符号化された情報とを演算処理することによって振幅変調信号を出力し、更に、前記周波数変調信号を出力するＡＳＫ信号生成部と、
前記ＡＳＫ信号生成部からの出力が入力され、前記変調モード選択信号に応じて、前記振幅変調信号または前記周波数変調信号を切り替えて出力する出力信号切り替え部と、を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記リセットコントロール回路には、前記第１の分周回路から制御信号が入力され、前記第２の分周回路からカウント信号が入力されることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
フラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣの各データが順に入力され、マンチェスタ符号化して順に出力する符号化回路と、
前記符号化回路の出力が入力され、前記符号化回路の出力にＳＯＦとＥＯＦを追加して前記マンチェスタ符号化された情報を生成し、前記マンチェスタ符号化された情報を出力するＳＯＦ・ＥＯＦ追加回路とを有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記ＡＳＫ・ＦＳＫ切り替え部から前記振幅変調信号または前記周波数変調信号が入力され、前記振幅変調信号または前記周波数変調信号によって搬送波を負荷変調する変調回路を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記ＡＳＫ・ＦＳＫ切り替え部から前記振幅変調信号または前記周波数変調信号が入力され、前記振幅変調信号または前記周波数変調信号によって搬送波を負荷変調する変調回路と、
前記負荷変調された搬送波を送信するアンテナと、を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記半導体装置と、前記半導体装置と無線通信によってデータの入出力を行うリーダ／ライタとを有することを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信によりデータの入出力が可能な半導体装置に関する。また、前記半導体装置と、無線通信によってデータの入出力を行うリーダ／ライタとを有する無線通信システムに関する。
【背景技術】
【０００２】
個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線タグ等の無線通信によりデータの入出力を行う半導体装置を用いたＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｉｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が利用され始めている。無線タグは、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、ＲＦＩＤタグ、電子タグ、トランスポンダとも呼ばれる。
【０００３】
半導体装置において、無線通信によるデータの入出力は、メモリに記憶されたデータを符号化し、符号化された情報に応じて搬送波を変調するための信号を作成し、当該信号に応じて搬送波を負荷変調し、アンテナから変調された搬送波を送信することで行われる。搬送波を変調する方式は複数あり、複数の変調方式を切り替えて動作させる半導体装置が提案されている。
【０００４】
例えば、特許文献１では、位相変調（ＰＳＫ：Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式と周波数変調（ＦＳＫ：Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式とを切り替えて動作させる半導体装置が記載されている。特許文献１に記載された半導体装置の構成を図１０に模式的に示す。図１０の半導体装置は、ＰＳＫ回路１００１と、ＦＳＫ回路１００２と、メモリ１００３と、第１のスイッチ１００４と、第２のスイッチ１００５とを有する。ＰＳＫを行う場合（以下、ＰＳＫモード、位相変調モードともいう）、メモリ１００３から出力されたデータは、第１のスイッチ１００４を介してＰＳＫ回路１００１に入力される。ＰＳＫ回路１００１はメモリ１００３から出力されたデータを符号化し、符号化された情報に応じて搬送波を位相変調するための信号（以下、位相変調信号ともいう）を作成し、当該信号を用いて搬送波１００６を負荷変調する。当該負荷変調された搬送波は第２のスイッチ１００５を介して出力される（出力１００８）。出力１００８はアンテナへ入力され、アンテナから送信される。一方、ＦＳＫを行う場合（以下、ＦＳＫモード、周波数変調モードともいう）、メモリ１００３から出力されたデータは、第１のスイッチ１００４を介してＦＳＫ回路１００２に入力される。ＦＳＫ回路１００２はメモリ１００３から出力されたデータを符号化し、符号化された情報に応じて搬送波を周波数変調するための信号（以下、周波数変調信号ともいう）を作成し、当該信号を用いて搬送波１００６を負荷変調する。当該負荷変調された搬送波は第２のスイッチ１００５を介して出力される（出力１００８）。出力１００８はアンテナへ入力され、アンテナから送信される。
【０００５】
つまり、図１０に示した半導体装置では、ＰＳＫ方式を行うための信号を作成する回路（ＰＳＫ回路１００１）と、ＦＳＫ方式を行うための信号を作成する回路（ＦＳＫ回路１００２）とを各々独立に設けている。そして、切り替え信号１００７、第１のスイッチ１００４及び第２のスイッチ１００５によって、ＰＳＫ回路１００１またはＦＳＫ回路１００２のどちらの回路を用いるかを選択している。
【特許文献１】特開平７−２００７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の半導体装置では、複数の変調方式を切り替えて通信を行う場合に、複数の変調方式各々に対応した回路を独立に設け、複数の回路を切り替えて用いていた。そのため、半導体装置の回路規模が大きくなっていた。回路規模が大きくなると、配線の引き回しが長くなり、歩留まりが低下する。また、１枚の基板に形成することができる半導体装置の数が減り、製造コストが高くなる。更に、消費電力が増大する。
【０００７】
上記の実情に鑑み、無線通信によりデータの入出力が可能で、且つ複数の変調方式を切り替えて動作させる半導体装置において、回路規模を小さくすることを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、前述した課題を解決するために、無線通信によりデータの入出力を行う半導体装置において、以下の構成を特徴とし、振幅変調（ＡＳＫ：Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式と周波数変調（ＦＳＫ）方式とを切り替えて動作させる。
【０００９】
半導体装置は、第１の分周回路と、第２の分周回路と、ＡＳＫ・ＦＳＫ切り替え部と、リセットコントロール回路とを有する。リセットコントロール回路は、振幅変調モードまたは周波数変調モードを選択する変調モード選択信号、及びマンチェスタ符号化された情報が入力され、第１のリセット信号及び第２のリセット信号を出力する。第１の分周回路は、搬送波が入力され、第１のリセット信号に応じて、振幅変調モードに対応した副搬送波または周波数変調モードに対応した周波数変調信号を出力する。第２の分周回路は、第２のリセット信号、及び第１の分周回路の出力に応じて、振幅変調モードと周波数変調モードとでデューティー比の異なる基本クロック信号を出力する。ＡＳＫ・ＦＳＫ切り替え部は、第１の分周回路からの出力、及びマンチェスタ符号化された情報が入力され、変調モード選択信号に応じて、振幅変調信号または周波数変調信号を出力する。
【００１０】
なお、振幅変調モードとは振幅変調を行う場合のことである。また、周波数変調モードとは周波数変調を行う場合のことである。変調モード選択信号とは、振幅変調モードか周波数変調モードかを選択する信号のことである。周波数変調信号とは、符号化された情報に応じて搬送波を周波数変調するための信号のことである。振幅変調信号とは、符号化された情報に応じて搬送波を振幅変調するための信号のことである。
【００１１】
上記構成の半導体装置において、データの伝送速度を複数段階に設定する構成を設けても良い。例えば、第１の分周回路の出力が入力され、第２の分周回路に基本クロック制御信号を出力する低速・高速切り替え部を有していてもよい。基本クロック制御信号が入力された第２の分周回路は、選択されたデータの伝送速度に応じて周期の異なる基本クロック信号を出力する。こうして、第２の分周回路は、第２のリセット信号、及び基本クロック制御信号に応じて、振幅変調モードと周波数変調モードとでデューティー比が異なり、且つデータの伝送速度に応じて周期の異なる基本クロック信号を出力する。
【００１２】
更に、ＡＳＫ・ＦＳＫ切り替え部は、ＡＳＫ信号生成部と出力信号切り替え部とを有していてもよい。ＡＳＫ信号生成部は、第１の分周回路から出力される振幅変調モードに対応した副搬送波または周波数変調モードに対応した周波数変調信号と、マンチェスタ符号化された情報とが入力される。こうして、ＡＳＫ信号生成部は、振幅変調モードに対応した副搬送波と前記マンチェスタ符号化された情報とを演算処理することによって振幅変調信号を出力する。または、ＡＳＫ信号生成部は、周波数変調信号を出力する。出力信号切り替え部は、ＡＳＫ信号生成部からの出力、及び変調モード選択信号が入力される。こうして、出力信号切り替え部は、変調モード選択信号に応じて、振幅変調信号または周波数変調信号を切り替えて出力する。
【００１３】
なお、リセットコントロール回路には、第１の分周回路から制御信号が入力され、第２の分周回路からカウント信号が入力されてもよい。
【００１４】
また、半導体装置は、符号化回路と、ＳＯＦ・ＥＯＦ追加回路とを有していてもよい。ここで、ＳＯＦとは、Ｓｔａｒｔ  Ｏｆ  Ｆｒａｍｅであり、フレーム開始信号である。ＥＯＦとは、Ｅｎｄ  Ｏｆ  Ｆｒａｍｅであり、フレーム終了信号である。符号化回路は、フラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣの各データが順に入力され、マンチェスタ符号化して順に出力する。ＤＳＦＩＤは、Ｄａｔａ  Ｓｔｏｒａｇｅ  Ｆｏｒｍａｔ  Ｉｄｅｎｔｉｆｉｅｒであり、データ記憶形式識別子である。ＵＩＤは、Ｕｎｉｑｕｅ  Ｉｄｅｎｔｉｆｉｅｒであり、固有識別子である。ＣＲＣは、Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋであり、巡回冗長検査の結果データである。ＳＯＦ・ＥＯＦ追加回路は、符号化回路の出力が入力され、符号化回路の出力にＳＯＦとＥＯＦを追加してマンチェスタ符号化された情報を生成し、当該マンチェスタ符号化された情報を出力する。
【００１５】
更に、半導体装置は変調回路を有していてもよい。変調回路は、振幅変調信号または周波数変調信号が入力され、振幅変調信号または周波数変調信号によって搬送波を負荷変調する。
【００１６】
半導体装置は、アンテナと、変調回路を有していてもよい。変調回路は、振幅変調信号または周波数変調信号が入力され、振幅変調信号または周波数変調信号によって搬送波を負荷変調する。アンテナは、前記負荷変調された搬送波を送信する。
【００１７】
更に、本発明は、半導体装置と、半導体装置と無線通信によってデータの入出力を行うリーダ／ライタとを有する無線通信システムであってもよい。
【発明の効果】
【００１８】
上記構成によって、振幅変調方式と周波数変調方式を切り替える構成の半導体装置において、振幅変調方式を行うための信号を作成する回路と周波数変調方式を行うための信号を作成する回路を共有することができる。具体的には、副搬送波を作成する分周回路（第１の分周回路）と当該副搬送波に応じてデューティー比の異なる基本クロック信号を出力する回路（第２の分周回路）とを共有することができる。また、選択されたデータの伝送速度に対応して基本クロック信号の周期を変化させる回路（低速・高速切り替え部）も共有することができる。更に、振幅変調信号または周波数変調信号に応じて、搬送波を負荷変調する変調回路も共有することができる。
【００１９】
こうして、無線通信によりデータの入出力が可能で、且つ複数の変調方式を切り替えて動作させる半導体装置において、回路規模を小さくすることができる。従って、配線の引き回しを短くし、歩留まりを向上させることができる。また、１枚の基板に形成することができる半導体装置の数を増やし、製造コストを低く抑えることができる。更に、消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に別の素子などが配置されていてもよい。
（実施の形態１）
【００２１】
本実施の形態１では、本発明の無線通信によりデータの入出力が可能な半導体装置の構成及びその動作について、図１乃至図９を用いて説明する。
【００２２】
図２に、本発明の半導体装置（図２中、無線タグ２００と表記）の構成を示す。また、無線タグ２００と、無線タグ２００と無線通信によってデータの入出力を行うリーダ／ライタ２０１とを有する無線通信システムの構成を示す。無線タグ２００は、アンテナ２０２と、アンテナ２０２と信号の送受信を行う回路部２０３とを有する。リーダ／ライタ２０１は、アンテナ２０６と、アンテナ２０６と信号の送受信を行う回路部２０７とを有する。無線タグ２００とリーダ／ライタ２０１とは、アンテナ２０２とアンテナ２０６とによって、変調された搬送波２１１（無線信号ともいう）を送受信することによりデータの入出力を行う。回路部２０３は、アナログ部２０４及びデジタル部２０５を有する。アナログ部２０４は、アンテナ２０２と信号の送受信を行う。デジタル部２０５は、アナログ部２０４と信号の送受信を行う。
【００２３】
図５に、アナログ部２０４の構成を示す。アナログ部２０４は、共振容量５０１と、帯域フィルタ５０２と、電源回路５０３と、復調回路５０６と、変調回路５０７とを有する。共振容量５０１は、アンテナ２０２が所定の周波数の信号を受信し易くするように設けられている。アンテナ２０２から入力された変調された搬送波は、帯域フィルタ５０２によってノイズを除去され、電源回路５０３及び復調回路５０６に入力される。電源回路５０３は、整流回路５０４及び保持容量５０５を有する。帯域フィルタ５０２を介して入力された変調された搬送波は、整流回路５０４によって整流され、更に保持容量５０５によって平滑化される。こうして、電源回路５０３は直流電圧を生成する。電源回路５０３において生成された直流電圧５１１は電源電圧として、無線タグ２００が有する回路部２０３内の各回路に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は、復調回路５０６によって復調され、復調された信号５１２はデジタル部２０５に入力される。また、デジタル部２０５から出力された信号５１３（各変調方式に対応した搬送波を変調するための信号）は、変調回路５０７に入力される。変調回路５０７は、入力された信号に応じて搬送波を負荷変調し、アンテナ２０２に出力する。
【００２４】
図３に、デジタル部２０５の構成を示す。デジタル部２０５は、コード抽出回路３０１と、コード判定回路３０２と、巡回冗長検査回路３０３と、メモリ３０５と、符号化出力回路３０４とを有する。アナログ部２０４からの入力３０６、即ち、変調された搬送波を復調回路５０６によって復調した信号は、コード抽出回路３０１に入力され、信号の有するコードが抽出される。コード抽出回路３０１の出力は、コード判定回路３０２に入力され、抽出されたコードが解析される。解析されたコードは、巡回冗長検査回路３０３に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査回路３０３は符号化出力回路３０４にＣＲＣ３１１を出力する。メモリ３０５は、コード判定回路３０２から入力される信号に応じて、記憶されたＵＩＤ３１２を符号化出力回路３０４に出力する。コード判定回路３０２は、振幅変調を行う場合（振幅変調モード）か、周波数変調を行う場合（周波数変調モード）かを選択する信号、即ち、変調モード選択信号１１５を符号化出力回路３０４に出力する。また、コード判定回路３０２は、データの伝送速度を複数段階に切り替えるための伝送速度切り替え信号１１４を符号化出力回路３０４に出力する。符号化出力回路３０４は、振幅変調信号または周波数変調信号を出力する。符号化出力回路３０４の出力３０７は、アナログ部２０４の変調回路５０７に入力される。
【００２５】
図４に、符号化出力回路３０４の構成を更に詳細に示す。符号化出力回路３０４は、符号化回路１００と、メモリコントローラ４０３と、シフトレジスタ回路４０２とを有する。メモリコントローラ４０３には、符号化回路１００から出力された基本クロック信号１１６が入力され、第１のイネーブル信号１４１及び第２のイネーブル信号１１３を出力する。シフトレジスタ回路４０２には、ＵＩＤ３１２、ＣＲＣ３１１、第１のイネーブル信号１４１が入力される。こうして、シフトレジスタ回路４０２は、フラグ及びＤＳＦＩＤを作成し、第１のイネーブル信号１４１に同期して、フラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣの順に出力する。符号化回路１００には、搬送波１１１と、コード判定回路３０２から出力された変調モード選択信号１１５と、伝送速度切り替え信号１１４と、シフトレジスタ回路４０２から出力されたフラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣが順に並んだデータ１１２と、メモリコントローラ４０３から第２のイネーブル信号１１３とが入力される。符号化回路１００の出力１１７は、振幅変調信号または周波数変調信号であり、符号化出力回路３０４の出力３０７となる。出力３０７はアナログ部２０４の変調回路５０７に入力される。
【００２６】
図１に、符号化回路１００の構成を更に詳細に示す。符号化回路１００は、第１の分周回路１０１と、第２の分周回路１０２と、リセットコントロール回路１０３と、ＡＳＫ・ＦＳＫ切り替え部１０４と、低速・高速切り替え部１０５と、符号化回路１０８と、ＳＯＦ・ＥＯＦ追加回路１０９とを有する。ＡＳＫ・ＦＳＫ切り替え部１０４は、ＡＳＫ信号生成部１０６と、出力信号切り替え部１０７とを有する。
【００２７】
リセットコントロール回路１０３は、振幅変調モードまたは周波数変調モードを選択する変調モード選択信号１１５、及びマンチェスタ符号化された情報１２４が入力され、第１のリセット信号１２０及び第２のリセット信号１２２を出力する。第１の分周回路１０１は、搬送波１１１が入力され、第１のリセット信号１２０に応じて、信号１１８（振幅変調モードに対応した副搬送波または周波数変調モードに対応した周波数変調信号）を出力する。低速・高速切り替え部１０５は、第１の分周回路１０１から出力された信号１１８、及び伝送速度切り替え信号１１４に対応して基本クロック制御信号１２５を出力する。第２の分周回路１０２は、第２のリセット信号１２２、及び低速・高速切り替え部１０５の出力（基本クロック制御信号１２５）に応じて、振幅変調モードと周波数変調モードとでデューティー比が異なり、且つデータの伝送速度に応じて周期の異なる基本クロック信号１１６を出力する。ＡＳＫ・ＦＳＫ切り替え部１０４は、第１の分周回路１０１から出力された信号１１８、及びマンチェスタ符号化された情報１２４が入力され、変調モード選択信号１１５に応じて、振幅変調信号または周波数変調信号を出力する。ＡＳＫ・ＦＳＫ切り替え部１０４の出力が、符号化回路１００の出力１１７となる。
【００２８】
なお、図１では、第１の分周回路１０１から出力された信号１１８は低速・高速切り替え部１０５を介して第２の分周回路１０２に入力される構成を示したがこれに限定されない。データの伝送速度を変化させない場合は、低速・高速切り替え部１０５を設けず、第１の分周回路１０１から出力された信号１１８が第２の分周回路１０２に入力される構成とすることができる。
【００２９】
ＡＳＫ・ＦＳＫ切り替え部１０４は、ＡＳＫ信号生成部１０６と出力信号切り替え部１０７とを有する。ＡＳＫ信号生成部１０６は、第１の分周回路１０１から出力される信号１１８、即ち、振幅変調モードに対応した副搬送波または周波数変調モードに対応した周波数変調信号と、マンチェスタ符号化された情報１２４とが入力される。こうして、ＡＳＫ信号生成部１０６は、振幅変調モードに対応した副搬送波が入力されたときには、振幅変調モードに対応した副搬送波とマンチェスタ符号化された情報１２４とを演算処理することによって振幅変調信号を出力する。また、ＡＳＫ信号生成部は、周波数変調モードに対応した周波数変調信号が入力されたときには、周波数変調信号を出力する。出力信号切り替え部１０７は、ＡＳＫ信号生成部１０６からの出力が入力される。こうして、出力信号切り替え部１０７は、変調モード選択信号１１５に応じて、振幅変調信号または周波数変調信号を切り替えて出力する。出力信号切り替え部１０７の出力が、符号化回路１００の出力１１７となる。
【００３０】
リセットコントロール回路１０３には、第１の分周回路１０１から制御信号１２１が入力され、第２の分周回路１０２からカウント信号１２３が入力される。
【００３１】
符号化回路１０８は、フラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣの各データが順に並んだデータ１１２が入力され、データ１１２をマンチェスタ符号化して順に出力する（出力１１９）。ＳＯＦ・ＥＯＦ追加回路１０９は、符号化回路１０８の出力１１９が入力され、メモリコントローラ４０３から入力される第２のイネーブル信号１１３に同期して出力１１９にＳＯＦとＥＯＦを追加しマンチェスタ符号化された情報１２４を生成する。こうして、ＳＯＦ・ＥＯＦ追加回路１０９は、マンチェスタ符号化された情報１２４を出力する。
【００３２】
上記の振幅変調信号、周波数変調信号、第１の分周回路１０１から出力された信号１１８、マンチェスタ符号化された情報１２４及び符号化回路１０８の出力１１９に関して、図６乃至図９を用いて詳細に説明する。
【００３３】
なお、信号のタイミング等は、ＩＳＯ１５６９３に準拠した例を示す。即ち、搬送波の周波数は、１３．５６ＭＨｚ±７ｋＨｚの範囲（１３．５５３〜１３．５６７ＭＨｚ）とする。副搬送波の周波数は、単一副搬送波の場合、即ち振幅変調モードの場合、ｆ／３２（約４２３．７５ｋＨｚ）（ｆは搬送波の周波数とする）であり、双副搬送波の場合、即ち周波数変調モードの場合、ｆ／３２（約４２３．７５ｋＨｚ）と、ｆ／２８（約４８４．２８ｋＨｚ）である。データの伝送速度は、高速と低速の２段階に切り替えられる。単一副搬送波の場合、即ち振幅変調モードの場合、データの伝送速度は、高速の場合約２６．４８ｋｂｉｔ／ｓであり、低速の場合約６．６２ｋｂｉｔ／ｓである。双副搬送波の場合、即ち周波数変調モードの場合、データの伝送速度は、高速の場合約２６．６９ｋｂｉｔ／ｓであり、低速の場合約６．６７ｋｂｉｔ／ｓである。低速・高速切り替え部１０５の出力（基本クロック制御信号１２５）は、信号１１８の周波数を変えずに出力する場合（データの伝送速度を高速とした場合に対応）と、信号１１８を４分周して出力する場合（データの伝送速度を低速とした場合に対応）とに切り替えられる。このような基本クロック制御信号１２５によって、データの伝送速度を高速とした場合に対してデータの伝送速度を低速とした場合の基本クロック信号１１６の周期を４倍とすることができる。
【００３４】
ここで、振幅変調信号及び周波数変調信号について、図６を用いて説明する。振幅変調信号及び周波数変調信号は共にデジタルの信号である。図６では、伝送速度が高速の場合に対応した例を示した。図６中のｆは搬送波の周波数である。伝送速度が低速の場合は、図６において全ての時間を４倍（即ち、１ビット伝送持続時間を４倍）とした信号となり、１ビット中における副搬送波のパルスの数は伝送速度が高速の場合の４倍となる。
【００３５】
振幅変調信号は、振幅変調（ＡＳＫ）モードにおいて、符号化された情報に応じて搬送波を振幅変調するための信号である。図６（Ａ）に振幅変調信号の論理値「０」を、図６（Ｂ）に、振幅変調信号の論理値「１」を示す。
【００３６】
周波数変調信号は、周波数変調（ＦＳＫ）モードにおいて、符号化された情報に応じて搬送波を周波数変調するための信号である。図６（Ｃ）に周波数変調信号の論理値「０」を、図６（Ｄ）に、周波数変調信号の論理値「１」を示す。周波数変調信号は、周波数の異なる２つの副搬送波により構成される。当該２つの副搬送波の繋がりは連続的でなくてはならない。本発明の半導体装置では、リセットコントロール回路１０３により第１の分周回路１０１を制御することによって、周波数変調モードにおいて２つの副搬送波の繋がりを連続的にする。こうして、半導体装置を正常に動作させることができる。
【００３７】
振幅変調信号に対応する基本クロック信号１１６は、周期は３７．７６μｓでデューティー比が１８．８８：１８．８８即ち１：１のクロックである。一方、周波数変調信号に対応する基本クロック信号１１６は、周期は３７．４６μｓでデューティー比が１８．８８：１８．５８、または１８．５８：１８．８８のクロックである。このように、振幅変調モードと周波数変調モードを切り替える構成では、どちらのモードを選択するかによって、基本クロック信号１１６の周期及びデューティー比が異なる。本発明の半導体装置では、リセットコントロール回路１０３により第２の分周回路１０２を制御することによって、振幅変調モードまたは周波数変調モードに応じて異なる周期及びデューティー比の基本クロック信号１１６を出力することができる。こうして、半導体装置を正常に動作させることができる。
【００３８】
次に、第１の分周回路１０１から出力された信号１１８について図７を用いて説明する。振幅変調モードに対応した信号１１８を図７（Ａ）に示す。周波数変調モードに対応した信号１１８を図７（Ｂ）に示す。なお図７では、伝送速度が高速の場合に対応した例を示した。図７中のｆは搬送波の周波数である。伝送速度が低速の場合は、図７において全ての時間を４倍（即ち、１ビット伝送持続時間を４倍）とした信号となり、１ビット中における副搬送波のパルスの数は伝送速度が高速の場合の４倍となる。
【００３９】
図７（Ａ）において、振幅変調モードに対応した信号１１８は、単一副搬送波であり、周波数はｆ／３２（ｆは搬送波の周波数）である。振幅変調モードに対応した信号１１８は、マンチェスタ符号化された情報１２４とは無関係である。
【００４０】
図７（Ｂ）において、周波数変調モードに対応した信号１１８は、双副搬送波（周波数がｆ／３２の副搬送波及び周波数がｆ／２８の副搬送波）を用いて、マンチェスタ符号化された情報１２４を表現した信号である。よって、周波数変調モードに対応した信号１１８は、周波数変調信号に相当する。
【００４１】
次に、マンチェスタ符号化された情報１２４及び出力１１９について、図８及び図９を用いて説明する。図８（Ａ）にマンチェスタ符号化された情報１２４の論理値「０」を表す信号を、図８（Ｂ）にマンチェスタ符号化された情報１２４の論理値「１」を表す信号を示す。なお、マンチェスタ符号化された情報１２４は、図９に示すように、ＳＯＦ、フラグ、ＤＳＦＩＤ、ＵＩＤ、ＣＲＣ、ＥＯＦが順に並んだ信号である。なお、ＳＯＦ及びＥＯＦが追加される前の信号は出力１１９に相当する。図９中、点線の矢印で示す部分９１０のタイミングは、メモリコントローラ４０３が出力する第１のイネーブル信号１４１及び第２のイネーブル信号１１３によって制御される。特に、フラグとＤＳＦＩＤとの間、ＤＳＦＩＤとＵＩＤとの間、ＵＩＤとＣＲＣとの間のタイミングは、メモリコントローラ４０３が出力する第１のイネーブル信号１４１によって制御される。また、ＳＯＦとフラグとの間、ＣＲＣとＥＯＦとの間のタイミングは、メモリコントローラ４０３が出力する第２のイネーブル信号１１３によって制御される。
【００４２】
以上が、本発明の半導体装置の構成及びその動作についての説明である。本発明の半導体装置全体の構成について説明したが、本発明の半導体装置は、振幅変調方式と周波数変調方式とを切り替える構成に特に特徴がある。つまり、図１に示した構成（特に、第１の分周回路１０１、第２の分周回路１０２、リセットコントロール回路１０３、ＡＳＫ・ＦＳＫ切り替え部１０４）に特に特徴がある。よって、図１に示す回路以外の部分は、公知の構成の回路を任意に適用することが可能である。
【００４３】
また、上述の説明では、ＩＳＯ１５６９３に準拠した例を示したがこれに限定されない。搬送波の周波数、副搬送波の周波数、データの伝送速度、符号化方式等は任意の方式を用いることが可能である。
【００４４】
例えば、搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ以下、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ＫＨｚ以上３ＭＨｚ未満、長波である３０ＫＨｚ以上３００ＫＨｚ未満、及び超長波である３ＫＨｚ以上３０ＫＨｚ未満のいずれの周波数も用いることができる。
【００４５】
メモリ３０５は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【００４６】
半導体装置のアンテナ２０２及びリーダ／ライタのアンテナ２０６は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、及び八木アンテナのいずれのアンテナも用いることができる。また、アンテナ２０２やアンテナ２０６において変調された搬送波（無線信号）を送受信する方式は、電磁結合方式、電磁誘導方式、及び電波方式のいずれであってもよい。更に、アンテナ２０２とアンテナ２０６との通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
【００４７】
上述の説明では、リーダ／ライタ２０１から無線信号を受信し、当該無線信号に応答する半導体装置（無線タグ２００）の構成について説明した。しかし、本発明は、リーダ／ライタについても応用することが可能である。
【００４８】
上記構成により、本発明の無線通信によりデータの入出力が可能な半導体装置及び無線通信システムは、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができる。こうして、半導体装置のサイズ及び消費電力を小さく抑えることができる。
（実施の形態２）
【００４９】
本実施の形態２では、実施の形態１で示した構成の更に具体的な構成について、図１１乃至図１９を用いて説明する。なお、図中において同じ符号で示す回路ブロックは同じ構成を示すものとする。また、図中の白丸で示す端子において、同じ符号で示す端子には同じ信号が入力されるものとする。なお、「＿ｂ」の記載は反転信号を示すものとする。即ち、「ｆｃ１＿ｂ」は「ｆｃ１」の反転信号を示すものとする。
【００５０】
図１１に、低速・高速切り替え部１０５の構成を示す。低速・高速切り替え部１０５は、ＩＮＶ１、ＩＮＶ２、２つのＣ＿ＤＦＲ、Ｃ＿ＯＲ１、Ｃ＿ＭＵＸＩによって構成される。
【００５１】
伝送速度切り替え信号１１４は、データの伝送速度を高速とするか低速とするかを選択する信号である。Ｃ＿ＤＦＲはリセット型Ｄ型フリップフロップ回路であり、２つのＣ＿ＤＦＲは分周回路を構成し、第１の分周回路から出力された信号１１８が入力され、４分周して端子ｌｏｗ＿ｒａｔｅに出力する。Ｃ＿ＭＵＸＩはマルチプレクサである。Ｃ＿ＭＵＸＩは、伝送速度切り替え信号１１４に応じて、信号１１８と同じ周波数の信号を出力するか、端子ｌｏｗ＿ｒａｔｅの信号（信号１１８を４分周した信号に相当）を出力するかを選択する。こうして、低速・高速切り替え部１０５は、信号１１８と同じ周波数の信号、または信号１１８を４分周した信号を、基本クロック制御信号１２５として出力する。
【００５２】
なお、ＣＨＩＰＳＥＬは、リーダ／ライタ２０１からの無線信号に対して、半導体装置（無線タグ２００）が応答する期間を設定する信号である。ＯＰ＿ＲＥＳは、低速・高速切り替え部１０５の動作を停止させる信号である。低速・高速切り替え部１０５が信号を出力しない期間において、ＯＰ＿ＲＥＳによって、低速・高速切り替え部１０５の動作を停止させることにより、回路の消費電力を低減することができる。
【００５３】
以下、低速・高速切り替え部１０５を構成する回路ブロックの更に具体的な構成について説明する。
【００５４】
Ｃ＿ＤＦＲの具体的構成を図１７に示す。図１７（Ａ）はＣ＿ＤＦＲを回路ブロックで示したものであり、図１７（Ｂ）はその具体的な回路構成に相当する。図１７（Ｂ）において、Ｃ＿ＤＦＲは６つのＮＡＮＤ回路と２つのインバータ回路によって構成される。Ｃ＿ＯＲ１の具体的構成を図１６（Ｅ）及び図１６（Ｆ）に示す。図１６（Ｅ）はＣ＿ＯＲ１を回路ブロックで示したものであり、図１６（Ｆ）はその具体的な回路構成に相当する。Ｃ＿ＭＵＸＩの構成を図１９に示す。図１９（Ａ）はＣ＿ＭＵＸＩを回路ブロックで示したものであり、図１９（Ｂ）はその具体的な回路構成に相当する。
【００５５】
図１９において、ＶＤＤは電源電圧の高電位側の電位を示す。ＶＳＳは電源電圧の低電位側の電位を示す。ＶＤＤとＶＳＳの電位差が電源電圧をなる。当該電源電圧は図５に示した電源回路５０３によって生成することができる。
【００５６】
以上が低速・高速切り替え部１０５の構成の説明である。次いで、第１の分周回路１０１の構成について説明する。
【００５７】
図１２に、第１の分周回路１０１の構成を示す。第１の分周回路１０１は、５つのＣ＿ＤＦＲによって構成される。５つのＣ＿ＤＦＲは分周回路を構成し、入力された搬送波１１１を３２分周して出力する。また、周波数変調モードでは、リセットコントロール回路１０３から入力される第１のリセット信号１２０（図１２中、ｒｅｓ＿Ａ、ｒｅｓ＿Ｂに相当）によって、入力された信号を２８分周して出力する。このように、分周回路において、第１のリセット信号１２０を入力することによって、周波数変調信号を生成し信号１１８として出力することができる。
【００５８】
なお、第１の分周回路１０１は、リセットコントロール回路１０３を制御するための制御信号１２１（図１２中、ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４に相当）も出力している。
【００５９】
ＯＰ＿ＲＥＳは、第１の分周回路１０１の動作を停止させる信号である。第１の分周回路１０１が信号を出力しない期間において、ＯＰ＿ＲＥＳによって、第１の分周回路１０１の動作を停止させることにより、回路の消費電力を低減することができる。
【００６０】
Ｃ＿ＤＦＲの具体的構成は図１７に示した構成であり、前述のとおりであるので説明は省略する。
【００６１】
以上が第１の分周回路１０１の構成の説明である。次いで、第２の分周回路１０２について説明する。
【００６２】
図１３に、第２の分周回路１０２の構成を示す。第２の分周回路１０２は、４つのＣ＿ＤＦＲと、Ｃ＿ＢＵＦによって構成される。４つのＣ＿ＤＦＲは分周回路を構成し、低速・高速切り替え部１０５の出力（基本クロック制御信号１２５）に対応した基本クロック信号１１６を出力する。基本クロック制御信号１２５によって、第２の分周回路１０２はデータの伝送速度に応じて周期が異なる基本クロック信号１１６を出力する。なお、周波数変調モードでは、リセットコントロール回路１０３から入力される第２のリセット信号１２２（図１３中、ｒｅｓ＿Ｃに相当）によって、周波数変調モードに対応してデューティー比を変化させた基本クロック信号１１６を出力する。
【００６３】
なお、第２の分周回路１０２は、リセットコントロール回路１０３を制御するためのカウント信号１２３（図１３中、ｃｃ１、ｃｃ２、ｃｃ３に相当）も出力している。
【００６４】
ＯＰ＿ＲＥＳは、第２の分周回路１０２の動作を停止させる信号である。第２の分周回路１０２が信号を出力しない期間において、ＯＰ＿ＲＥＳによって、第２の分周回路１０２の動作を停止させることにより、回路の消費電力を低減することができる。
【００６５】
以下、第２の分周回路１０２を構成する回路ブロックの更に具体的な構成について説明する。
【００６６】
Ｃ＿ＤＦＲの具体的構成は図１７に示した構成であり、前述のとおりであるので説明は省略する。
【００６７】
Ｃ＿ＢＵＦの具体的構成を図１６（Ｉ）及び図１６（Ｊ）に示す。図１６（Ｉ）はＣ＿ＢＵＦを回路ブロックで示したものであり、図１６（Ｊ）はその具体的な回路構成に相当する。
【００６８】
以上が第２の分周回路１０２の構成の説明である。次いで、リセットコントロール回路１０３について説明する。
【００６９】
図１４に、リセットコントロール回路１０３の構成を示す。リセットコントロール回路１０３は、ＮＡＮＤ１、２つのＮＡＮＤ２、８つのＩＮＶ１、４つのＣ＿ＡＮＤ１、２つのＣ＿ＯＲ１、２つのＣ＿ＯＲ２、４つのＣ＿ＤＦＲ、５つのＣ＿ＤＦＳによって構成される。
【００７０】
リセットコントロール回路１０３には、マンチェスタ符号化された情報１２４、変調モード選択信号１１５、制御信号１２１（ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４）、カウント信号１２３（ｃｃ１、ｃｃ２、ｃｃ３）が入力される。リセットコントロール回路１０３は、第１のリセット信号１２０（ｒｅｓ＿Ａ、ｒｅｓ＿Ｂ）及び第２のリセット信号１２２（ｒｅｓ＿Ｃ）を出力する。
【００７１】
ＯＰ＿ＲＥＳは、リセットコントロール回路１０３の動作を停止させる信号である。リセットコントロール回路１０３が信号を出力しない期間において、ＯＰ＿ＲＥＳによって、リセットコントロール回路１０３の動作を停止させることにより、回路の消費電力を低減することができる。
【００７２】
以下、リセットコントロール回路１０３を構成する回路ブロックの更に具体的な構成について説明する。
【００７３】
Ｃ＿ＡＮＤ１の具体的構成を図１６（Ａ）及び図１６（Ｂ）に示す。図１６（Ａ）はＣ＿ＡＮＤ１を回路ブロックで示したものであり、図１６（Ｂ）はその具体的な回路構成に相当する。
【００７４】
Ｃ＿ＯＲ１の具体的構成は図１６（Ｅ）及び図１６（Ｆ）に示した構成であり、前述のとおりであるので説明は省略する。
【００７５】
Ｃ＿ＯＲ２の具体的構成を図１６（Ｇ）及び図１６（Ｈ）に示す。図１６（Ｇ）はＣ＿ＯＲ２を回路ブロックで示したものであり、図１６（Ｈ）はその具体的な回路構成に相当する。
【００７６】
Ｃ＿ＤＦＲの具体的構成は図１７に示した構成であり、前述のとおりであるので説明は省略する。
【００７７】
Ｃ＿ＤＦＳの具体的構成を図１８（Ａ）及び図１８（Ｂ）に示す。Ｃ＿ＤＦＳはセット型Ｄ型フリップフロップ回路である。図１８（Ａ）はＣ＿ＤＦＳを回路ブロックで示したものであり、図１８（Ｂ）はその具体的な回路構成に相当する。
【００７８】
以上がリセットコントロール回路１０３の構成の説明である。次いで、ＡＳＫ・ＦＳＫ切り替え部１０４について説明する。
【００７９】
図１５に、ＡＳＫ・ＦＳＫ切り替え部１０４の構成を示す。ＡＳＫ・ＦＳＫ切り替え部１０４は、ＡＳＫ信号生成部１０６と出力信号切り替え部１０７を有する。ＡＳＫ信号生成部１０６は、Ｃ＿ＤＦＲ、Ｃ＿ＡＮＤ１によって構成される。出力信号切り替え部１０７は、２つのＩＮＶ１、Ｃ＿ＡＮＤ２、Ｃ＿ＭＵＸＩ、Ｃ＿ＢＵＦによって構成される。
【００８０】
ＡＳＫ信号生成部１０６は、入力された信号１１８とマンチェスタ符号化させた情報１２４とのＡＮＤを演算した信号、または、信号１１８の２つの信号を切り替えて出力する。なお、ＡＳＫ信号生成部１０６において、Ｃ＿ＤＦＲは、信号１１８のタイミングをずらして他の信号と演算処理を行う際のタイミングのマージンを広げるために設けられている。ＡＳＫ信号生成部１０６におけるＣ＿ＤＦＲは、省略することも可能である。
【００８１】
出力信号切り替え部１０７は、Ｃ＿ＭＵＸＩにおいて、変調モード選択信号１１５に応じて、ＡＳＫ信号生成部１０６から入力される２つの信号のうちどちらの信号を出力するかを選択する。こうして、ＡＳＫ・ＦＳＫ切り替え部１０４は、出力１１７として、振幅変調信号または周波数変調信号を出力する。
【００８２】
なお、ＯＵＴ＿ＪＵＤＧＥは、無線通信システムにおいて、複数の半導体装置がある場合（図２における、無線タグ２００が複数ある場合に相当）に、複数の半導体装置から１つの半導体装置を選択するための信号である。
【００８３】
ＯＰ＿ＲＥＳは、ＡＳＫ信号生成部１０６の動作を停止させる信号である。ＡＳＫ信号生成部１０６が信号を出力しない期間において、ＯＰ＿ＲＥＳによって、ＡＳＫ信号生成部１０６の動作を停止させることにより、回路の消費電力を低減することができる。
【００８４】
以下、ＡＳＫ・ＦＳＫ切り替え部１０４を構成する回路ブロックの更に具体的な構成について説明する。
【００８５】
ＩＮＶ１、Ｃ＿ＡＮＤ１、Ｃ＿ＭＵＸＩ、Ｃ＿ＢＵＦ、Ｃ＿ＤＦＲの構成は前述のとおりであるので説明は省略する。
【００８６】
Ｃ＿ＡＮＤ２の具体的構成を図１６（Ｃ）及び図１６（Ｄ）に示す。図１６（Ｃ）はＣ＿ＡＮＤ２を回路ブロックで示したものであり、図１６（Ｄ）はその具体的な回路構成に相当する。
【００８７】
上記構成により、本発明の無線通信によりデータの入出力が可能な半導体装置及び無線通信システムは、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができる。こうして、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【００８８】
本実施の形態２は、実施の形態１と自由に組み合わせて実施することが可能である。
【実施例１】
【００８９】
本実施例では、本発明の半導体装置の具体的な構成について、図２０乃至図２２を用いて説明する。
【００９０】
本発明の半導体装置におけるアンテナ２０２の構成例を図２０（Ａ）乃至図２０（Ｄ）に示す。アンテナ２０２は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図２０（Ａ）及び図２０（Ｃ）に示す。他方（以下、第２のアンテナ設置法という）を図２０（Ｂ）及び図２０（Ｄ）に示す。図２０（Ｃ）は図２０（Ａ）のＡ乃至Ａ’の断面図に相当し、図２０（Ｄ）は図２０（Ｂ）のＢ乃至Ｂ’の断面図に相当する。
【００９１】
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００上にアンテナ２０２を設ける（図２０（Ａ）及び図２０（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路部２０３（図２）が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ２０２として機能する導電膜は、素子群６０１を覆うように設けられた絶縁層上に設けられている。しかしながら、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線６６６と同じ層に設けられていてもよいし、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよい。
【００９２】
第２のアンテナ設置法では、素子群６０１が設けられた基板６００上に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ２０２を接続する（図２０（Ｂ）及び図２０（Ｄ）参照）。図示する構成では、素子群６０１を覆うように設けられた絶縁層上に設けられた配線６７１を端子部６０２として用いる。なお、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線６６６の一部を端子部６０２として用いてもよい。端子部６０２に接続するように、基板６００と、アンテナ２０２が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ２０２と端子部６０２とは電気的に接続されている。
【００９３】
素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。例えば、表面に垂直な方向と単結晶シリコンの結晶軸の〈１００〉または〈１１０〉がほぼ平行となる単結晶シリコン基板において、当該基板の全体を０．１μｍより厚く２０μｍ以下、代表的には１μｍ以上５μｍ以下の厚さに研磨したものを用いることができる。
【００９４】
基板６００上に設けられている下地層６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地層６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図２０では、下地層６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地層６６１を必ずしも設ける必要はない。
【００９５】
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズマは、高周波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００９６】
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地層６６１としても良い。
【００９７】
また、酸化珪素や酸窒化珪素などからなる下地層６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さを窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
【００９８】
下地層６６１上に半導体層６６２を形成する。半導体層６６２としては、島状の結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。また、一対の不純物領域６６２ｂの上面の一部（特に、配線６６６と接する部分）または全面にシリサイドが形成された構造としてもよい。
【００９９】
なお、半導体層６６２と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図２２に模式的に示す。半導体層と同時に形成される配線３０１１を示す。図２２（Ａ）は従来の配線の引き回し方法である。図２２（Ｂ）は本発明の配線の引き回し方法である。従来の角部（凹曲部）１２０１ａに対して角部（凹曲部）１２０２ａは丸くなっている。角部（凹曲部）を丸くすることによって、ゴミ等が配線の角部（凹曲部）に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【０１００】
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
【０１０１】
半導体層６６２上に第１の絶縁層６６３を形成する。第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、高周波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【０１０２】
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
【０１０３】
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
【０１０４】
第１の絶縁層６６３上にゲート電極６６４を形成する。ゲート電極６６４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。また、これらの元素、合金、化合物の単層または積層構造を用いることができる。図では、２層構造のゲート電極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部（凹曲部）が丸くなるよう引き回すのが好ましい。引き回しの方法は図２２（Ｂ）に示した方法と同様とすることができる。ゲート電極６６４やゲート電極６６４と同時に形成される配線３０１２を示す。角部（凹曲部）１２０１ｂに対して角部（凹曲部）１２０２ｂの様に角部（凹曲部）を丸くすることによって、ゴミ等が配線の角部（凹曲部）に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【０１０５】
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３等とによって構成される。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【０１０６】
更に、ゲート電極６６４の側面に接するように絶縁膜（図２０中、サイドウォール６６７ａとして機能）を設ける。サイドウォール６６７ａを形成した後、半導体層６６２に対して導電型を付与する不純物元素を添加することによって、自己整合的に低濃度不純物領域６６２ｃを形成することができる。また、一対の不純物領域６６２ｂにシリサイドが形成された構造をサイドウォール６６７ａを用いて自己整合的に形成してもよい。なお、サイドウォール６６７ａを設ける構成を示したが、これに限定されず、サイドウォールを設けなくてもよい。
【０１０７】
ゲート電極６６４及びサイドウォール６６７ａ上に第２の絶縁層６６７を形成する。第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
【０１０８】
第２の絶縁層６６７上に第３の絶縁層６６５を形成する。第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１０９】
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１１０】
第３の絶縁層６６５上に配線６６６を形成する。配線６６６としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金の単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６００の上面に垂直な方向から見た場合に角部（凹曲部）が丸くなるよう引き回すのが好ましい。引き回しの方法は図２２（Ｂ）に示した方法と同様とすることができる。配線６６６と同時に形成される配線３０１３を示す。角部（凹曲部）１２０１ｃに対して角部（凹曲部）１２０２ｃの様に角部（凹曲部）を丸くすることによって、ゴミ等が配線の角部（凹曲部）に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。配線３０１３は、コンタクトホール３０１４によって配線３０１１と接続される。図２０（Ａ）乃至図２０（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となる。
【０１１１】
配線６６６上に第４の絶縁層６６９を形成する。第４の絶縁層６６９としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１１２】
また、第４の絶縁層６６９として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１１３】
第４の絶縁層６６９上に配線６７１を形成する。配線６７１としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金の単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６７１は、基板６００の上面に垂直な方向３００５から見た場合に角部（凹曲部）が丸くなるよう引き回すのが好ましい。引き回しの方法は図２２（Ｂ）に示した方法と同様とすることができる。こうして、ゴミ等が配線の角部（凹曲部）に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。図２０（Ａ）及び図２０（Ｃ）に示した構成では、配線６７１はアンテナ２０２となる。図２０（Ｂ）及び図２０（Ｄ）に示した構成では、配線６７１は端子部６０２となる。
【０１１４】
なお、アンテナ２０２は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
【０１１５】
図２０（Ａ）及び図２０（Ｃ）に示した構成では、配線６７１上に第５の絶縁層６６８を形成する。第５の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第５の絶縁層６６８はアンテナ２０２の保護層として機能する。
【０１１６】
図２０では、薄膜トランジスタを用いて素子群６０１を形成した構成を示したがこれに限定されない。シリコンウエハー等の半導体基板に形成されたトランジスタ（単結晶トランジスタ）を用いて素子群６０１を形成してもよい。素子群６０１を単結晶トランジスタを用いて作製した例を図３３に示す。図３３（Ａ）は、図２０（Ｃ）に示した構成における薄膜トランジスタを単結晶トランジスタに置き換えた例である。図３３（Ｂ）は、図２０（Ｄ）に示した構成における薄膜トランジスタを単結晶トランジスタに置き換えた例である。なお、図２０と同じ部分は同符号を用いて示し説明は省略する。
【０１１７】
半導体基板７４０に導電型を付与する不純物元素を添加することによって、チャネル形成領域６６２ａと一対の不純物領域６６２ｂと、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを形成する。また、絶縁層７４１を設けることによって複数の素子間を絶縁している。なお、図３３では低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されず低濃度不純物領域６６２ｃを設けない構成であってもよい。半導体基板７４０としては、例えば、表面に垂直な方向と単結晶シリコンの結晶軸の〈１００〉または〈１１０〉がほぼ平行となる単結晶シリコン基板において、当該基板の全体を０．１μｍより厚く２０μｍ以下、代表的には１μｍ以上５μｍ以下の厚さに研磨したものを用いることができる。
【０１１８】
図２０に示した構成の半導体装置において、素子群６０１は基板６００上に形成されたものをそのまま使用してもよいが、基板６００上に形成した素子群６０１を基板６００から剥離し、当該素子群６０１をフレキシブル基板に貼り合わせてもよい。素子群６０１を基板６００から剥離しフレキシブル基板上に設ける方法について、図２１を用いて説明する。
【０１１９】
図２１（Ａ）に示すように、基板６００上に絶縁層７１１、剥離層７１２、絶縁層７１３を形成する。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。絶縁層７１１及び絶縁層７１３としては、気相成長法（ＣＶＤ法）やスパッタリング法により形成した、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物等を用いることができる。剥離層７１２としては、スパッタリング法等により、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｓｉ等から選ばれた元素または該元素を主成分とする合金若しくは化合物を含む層を、単層又は積層して形成する。なお、珪素を含む層は、非晶質、微結晶、多結晶のいずれでも良い。
【０１２０】
剥離層７１２が単層構造の場合、好ましくは、Ｗ、Ｍｏ、ＷとＭｏの混合物、Ｗの酸化物、Ｗの酸化窒化物、Ｍｏの酸化物、Ｍｏの酸化窒化物、ＷとＭｏの混合物の酸化物、ＷとＭｏの混合物の酸化窒化物のいずれかを含む層を用いることができる。
【０１２１】
剥離層７１２が２層の積層構造の場合、好ましくは、１層目として、Ｗ、Ｍｏ、ＷとＭｏの混合物のいずれかを含む層を用い、２層目として、Ｗの酸化物、Ｗの酸化窒化物、Ｍｏの酸化物、Ｍｏの酸化窒化物、ＷとＭｏの混合物の酸化物、ＷとＭｏの混合物の酸化窒化物のいずれかを含む層を用いることができる。
【０１２２】
次いで、図２１（Ｂ）に示すように、絶縁層７１３上に半導体層を形成して素子群６０１を形成する。素子群６０１の形成方法については、図２０を用いて説明した方法と同様であるので説明は省略する。素子群６０１を形成した後、素子群６０１を覆う絶縁層７１４を形成する。絶縁層７１４としては、アクリル樹脂及びポリイミド樹脂等の絶縁性の樹脂を用いることができる。なお、図２０（Ｃ）に示したようなアンテナ２０２を基板６００上に形成する構成においては、素子群６０１と電気的に接続されるアンテナ２０２を形成した後、アンテナ２０２を覆うように絶縁層７１４が形成される。図２０（Ｄ）に示したような素子群６０１とアンテナ２０２を別の基板上に形成して貼りあわせる構成においては、絶縁層７１４は第４の絶縁層６６９に相当する。図２１（Ｂ）では示していないが、アンテナ２０２と素子群６０１の電気的接続をとるために、当該絶縁層７１４において配線６６６の一部が露呈するような開口部を設けておいてもよい。
【０１２３】
次に、図２１（Ｃ）に示すように、少なくとも剥離層７１２の一部が露呈するような開口部７１５を形成する。開口部７１５は、レーザービームを照射することによって形成することができる。レーザーは、紫外領域である１５０〜３８０ｎｍの波長の固体レーザーを用いることができる。
【０１２４】
次に、図２１（Ｄ）に示すように、接着層７１６によって絶縁層７１４上に基板７１７を貼り付ける。
【０１２５】
次に、図２１（Ｅ）に示すように、基板６００から素子群６０１を剥離させる。基板６００から素子群６０１を剥離させる方法は、（Ａ）応力を加えることによって物理的に剥離する方法、（Ｂ）剥離層をエッチング剤により除去する方法、（Ｃ）剥離層をエッチング剤により部分的に除去し、その後物理的に剥離する方法のいずれを用いてもよい。
【０１２６】
図２１（Ｅ）では、剥離層７１２と絶縁層７１３との界面で剥離されているが、これに限らず、剥離層７１２と絶縁層７１１との界面で剥離されても良いし、剥離層７１２自身が２つに分かれても良い。
【０１２７】
次いで、図２１（Ｆ）のように、さらにフレキシブル基板７０１を接着剤によって素子群６０１に貼り合わせる。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着剤を用いればよい。
【０１２８】
次いで、図２１（Ｇ）のように、素子群６０１をフレキシブル基板７０１に貼り付けた後、基板７１７を除去する。例えば、接着層７１６として加熱処理により接着力が低下する層を用い、加熱処理を行うことによって素子群６０１を基板７１７から剥離させることができる。こうしてフレキシブル基板７０１上に素子群６０１を設けることができる。
【０１２９】
こうして、素子群６０１をフレキシブル基板に設けることによって、厚さが薄く、軽く、落下しても割れにくい半導体装置が得られる。安価なフレキシブル基板を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ２００を密着して貼り合わせることができる。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
【０１３０】
図２０や図２１（Ｇ）で示した構成において、素子群６０１をフィルムで覆うことによって封止する構成とすることができる。該フイルムの表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、該フイルムの表面に帯電防止の機能を持たせてもよい。また、該フイルムの表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルムの表面に界面活性剤をコーティングする、もしくは界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。
【０１３１】
本発明の半導体装置は、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができるので、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【０１３２】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【０１３３】
本実施例では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図２３を用いる。図２３（Ａ）において、本発明の半導体装置は、フレキシブルな保護層９０１と、アンテナ９０２（アンテナ２０２に相当）を含むフレキシブルな保護層９０３と、剥離プロセスや基板の薄膜化により形成された素子群９０４とを有する。素子群９０４は、実施例１で素子群６０１として示した構成と同様の構成とすることができる。保護層９０３上に形成されたアンテナ９０２は、素子群９０４と電気的に接続する。図２３では、アンテナ９０２は保護層９０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ９０２を保護層９０１上にも形成してもよい。なお、素子群９０４と、保護層９０１及び保護層９０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群９０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
【０１３４】
アンテナ９０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群９０４とアンテナ９０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群９０４とアンテナ９０２とは、導電性ペースト等を用いて接着してもよい。
【０１３５】
保護層９０１及び保護層９０３によって素子群９０４を挟むことによって半導体装置が完成する（図２３（Ａ）中、矢印参照）。
【０１３６】
こうして形成された半導体装置の断面構造を図２３（Ｂ）に示す。挟まれた素子群９０４の厚さ３００３は、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さを有するように形成するとよい。また、保護層９０１及び保護層９０３を重ねたときの厚さをｄとしたとき、保護層９０１及び保護層９０３の厚さは、好ましくは（ｄ／２）±３０μｍの範囲、さらに好ましくは（ｄ／２）±１０μｍの範囲とする。また、保護層９０１及び保護層９０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群９０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
【０１３７】
保護層９０１及び保護層９０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群９０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群９０４と、保護層９０１及び保護層９０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層９０１及び保護層９０３で囲われた素子群９０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
【０１３８】
素子群９０４を有する半導体装置を曲面を有する基板に貼る場合について説明する。説明には図２３（Ｃ）を用いる。図面では、素子群９０４から選択された１つのトランジスタ９８１を図示する。トランジスタ９８１は、ゲート電極９０７の電位に応じて、ソース及びドレインの一方９０５からソース及びドレインの他方９０６に電流を流す。トランジスタ９８１の電流が流れる方向３００４（キャリアの移動方向）と、基板９８０が弧を描く方向が直交するように、トランジスタ９８１は配置される。このような配置にすれば、基板９８０が折り曲げられて弧を描いても、トランジスタ９８１に与えられる応力の影響が少なく、素子群９０４が含むトランジスタ９８１の特性の変動を抑制することができる。
【０１３９】
本発明の半導体装置は、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができるので、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【０１４０】
本実施例は、上記の実施の形態、実施例１と自由に組み合わせることができる。
【実施例３】
【０１４１】
本実施例では、本発明の半導体装置を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図２６はこれらの回路を構成するトランジスタの断面構造を示す図である。図２６は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層４４０５、絶縁層４４０８、ゲート電極４４０９を備えている。ゲート電極４４０９は、第１導電層４４０３と第２導電層４４０２の積層構造で形成されている。また、図２７（Ａ）〜（Ｅ）は、図２６で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり合わせて参照することができる。
【０１４２】
図２６において、Ｎチャネル型のトランジスタ２００１は、半導体層４４０５中のチャネル形成領域の両側に低濃度ドレイン（ＬＤＤ）領域を有する。低濃度ドレイン（ＬＤＤ）領域は、不純物領域４４０７であり、配線４４０４とコンタクトを形成するソース領域及びドレイン領域（不純物領域４４０６）の不純物濃度よりも低濃度にＮ型を付与する不純物がドープされている。不純物領域４４０６と不純物領域４４０７には、Ｎチャネル型のトランジスタ２００１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０１４３】
図２７（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極４４０９において、第１導電層４４０３は第２導電層４４０２の両側に広がって形成されている。この場合において、第１導電層４４０３の膜厚は第２導電層４４０２の膜厚よりも薄く形成されている。第１導電層４４０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域４４０７はゲート電極４４０９の第１導電層４４０３と重なるように形成されている。すなわち、ゲート電極４４０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極４４０９において、第２導電層４４０２をマスクとして第１導電層４４０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域４４０７を形成している。すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
【０１４４】
半導体層中のチャネル形成領域の両側にＬＤＤ領域を有するトランジスタは、トランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタや、図５における電源回路５０３中の整流回路５０４に用いられるトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、半導体層中のゲート電極と重なる領域の両側にＬＤＤを設けることが好ましい。
【０１４５】
図２６において、Ｎチャネル型のトランジスタ２００２は、半導体層４４０５中のチャネル形成領域の片側に不純物領域４４０７が形成されている。不純物領域４４０７は、不純物領域４４０６の不純物濃度よりも低濃度に導電型を付与する不純物元素がドープされている。図２７（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極４４０９において、第１導電層４４０３は、第２導電層４４０２の片側に広がって形成されている。この場合も同様に、第２導電層４４０２をマスクとして、第１導電層４４０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤ領域を形成することができる。
【０１４６】
半導体層中のゲート電極と重なる領域の片側にＬＤＤ領域を有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御型発振器）といったアナログ回路を構成するトランジスタに適用すればよい。
【０１４７】
図２６において、容量素子２００４は、第１導電層４４０３と半導体層４４０５とで絶縁層４４０８を挟んで形成されている。容量素子２００４を形成する半導体層４４０５には、不純物領域４４１０と不純物領域４４１１を備えている。不純物領域４４１１は、半導体層４４０５において第１導電層４４０３と重なる位置に形成される。また、不純物領域４４１０は配線４４０４とコンタクトを形成する。不純物領域４４１１は、第１導電層４４０３を通して一導電型の不純物を添加することができるので、不純物領域４４１０と不純物領域４４１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層４４０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層４４０３は、図２７（Ｃ）に示すように、第２導電層４４０２を補助的な電極として利用することにより、第１導電層４４０３及び第２導電層４４０２は容量素子２００４の電極として十分に機能させることができる。このように、第１導電層４４０３と第２導電層４４０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
【０１４８】
容量素子２００４は、図５に示す電源回路５０３の保持容量５０５、あるいは共振容量５０１、復調回路５０６が有する容量素子として用いることができる。特に、共振容量５０１は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。
【０１４９】
図２６において、抵抗素子２００５は、第１導電層４４０３によって形成されている（図２７（Ｄ）も参照）。第１導電層４４０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子を構成することができる。
【０１５０】
抵抗素子は、図５に示す変調回路５０７が有する抵抗負荷として用いることができる。また、図５に示す復調回路５０６が有する抵抗素子としても用いることができる。さらに、ＶＣＯなどで電流を制御する場合の負荷としても用いることができる。抵抗素子は、導電型を付与する不純物元素を高濃度に含む半導体層や、膜厚の薄い金属層によって構成すればよい。半導体層を用いた抵抗素子は、抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存するのに対して、金属層を用いた抵抗素子は、抵抗値は膜厚、膜質で決定するため、抵抗値のばらつきが小さく好ましい。
【０１５１】
図２６において、Ｐチャネル型のトランジスタ２００３は、半導体層４４０５に不純物領域４４１２を備えている。この不純物領域４４１２は、配線４４０４とコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極４４０９の構成は第１導電層４４０３と第２導電層４４０２が重畳した構成となっている（図２７（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤを設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域４４１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域４４１２にＮ型を付与する不純物としてリンなどを添加すればシングルドレイン構造のＮチャネル型トランジスタとすることもできる。
【０１５２】
半導体層４４０５及びゲート絶縁層４４０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施例１で示した手法と同様にすることができる。
【０１５３】
上記処理によって、半導体層４４０５とゲート絶縁層４４０８の界面の欠陥準位を低減することができる。ゲート絶縁層４４０８対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層をゲート絶縁層４４０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層４４０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせてゲート絶縁層４４０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
【０１５４】
図２６及び図２７を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０１５５】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。半導体層上において第１導電層のみが形成される領域を設けることは、ＬＤＤ領域を自己整合的に作製することができる等の点で有効であるが、半導体層上以外の領域（ゲート電極と連続する配線領域）では第１導電層のみが形成される領域は必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分（配線が密集した部分）は、第１導電層のみの領域を作らないで済むので、前記配線部分において配線密度を実質的に高めることができる。
【０１５６】
図２６及び図２７の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層をＴａＮを用い、第２導電層としてタングステン膜を用いることができる。
【０１５７】
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じフォトマスクまたはレチクルを用いたエッチング工程によって作り分ける方法を示した。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【０１５８】
本発明の半導体装置は、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができるので、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【０１５９】
本実施例は、上記の実施の形態、実施例１及び実施例２と自由に組み合わせることができる。
【実施例４】
【０１６０】
本実施例では、本発明の半導体装置のメモリ（図３のメモリ３０５等）として用いることができるスタティックＲＡＭ（ＳＲＡＭ）の一例について、図２８〜図３０を参照して説明する。
【０１６１】
図２８（Ａ）で示す半導体層１０、半導体層１１はシリコン若しくはシリコンを成分とする結晶性の半導体で形成することが好ましい。例えば、半導体層１０、半導体層１１として、シリコン膜をレーザアニールなどによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用することも可能である。
【０１６２】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソース領域及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層１０、半導体層１１を形成する。その半導体層１０、半導体層１１の形状はレイアウトの適切さを考慮して決められる。
【０１６３】
図２８（Ａ）で示す半導体層１０、半導体層１１を形成するためのフォトマスクは、図２８（Ｂ）に示すマスクパターン２０００を備えている。このマスクパターン２０００は、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジストを用いる場合には、図２８（Ｂ）で示すマスクパターン２０００は、遮光部として作製される。マスクパターン２０００は、多角形の頂部Ａを削除した形状となっている。また、屈曲部Ｂにおいては、その角部が直角とならないように屈曲する形状となっている。屈曲部Ｂを拡大すると、複数段に渡って屈曲する形状となっている。
【０１６４】
図２８（Ｂ）で示すマスクパターン２０００は、その形状が、図２８（Ａ）で示す半導体層１０、半導体層１１に反映される。その場合、マスクパターン２０００と相似の形状が転写されても良いが、マスクパターン２０００の角部（凹曲部）がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２０００よりもさらにパターン形状をなめらかにした丸め部を設けても良い。
【０１６５】
半導体層１０、半導体層１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である。そして、図２９（Ａ）で示すように、半導体層と一部が重なるようにゲート配線１２、ゲート配線１３、ゲート配線１４を形成する。ゲート配線１２は半導体層１０に対応して形成される。ゲート配線１３は半導体層１０、半導体層１１に対応して形成される。また、ゲート配線１４は半導体層１０、半導体層１１に対応して形成される。ゲート配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によってその形状を絶縁層上に作り込まれる。
【０１６６】
このゲート配線を形成するためのフォトマスクは、図２９（Ｂ）に示すマスクパターン２１００を備えている。このマスクパターン２１００は、角部を面取りしている。図２９（Ｂ）で示すマスクパターン２１００は、その形状が、図２９（Ａ）で示すゲート配線１２、ゲート配線１３、ゲート配線１４に反映される。その場合、マスクパターン２１００と相似の形状が転写されても良いが、マスクパターン２１００の角部（凹曲部）がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２１００よりもさらにパターン形状をなめらかにした、丸め部を設けても良い。すなわち、ゲート配線１２、ゲート配線１３、ゲート配線１４の角部は、丸みをおびていてもよい。凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上ができるという効果を有する。
【０１６７】
層間絶縁層はゲート配線１２、ゲート配線１３、ゲート配線１４の次に形成される層である。層間絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使った有機絶材料を使って形成する。この層間絶縁層とゲート配線１２、ゲート配線１３、ゲート配線１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けても良い。この絶縁層は、外因性の金属イオンや水分など薄膜トランジスタ（ＴＦＴ）にとっては良くない不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０１６８】
層間絶縁層には所定の位置に開口が形成されている。例えば、下層にあるゲート配線や半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成される配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング加工により所定のパターンに形成される。そして、図３０（Ａ）で示すように、半導体層１０や半導体層１１と一部が重なるように配線１５、配線１６、配線１７、配線１８、配線１９、配線２０を形成する。配線はある特定の素子間を連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲部が含まれる。また、他の配線とのコンタクト部やその他の領域において配線幅が変化する。コンタクト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。
【０１６９】
この配線１５乃至配線２０を形成するためのフォトマスクは、図３０（Ｂ）に示すマスクパターン２２００を備えている。この場合においても、配線は、角部において面取りされている。更に、角部に丸みをおびさせてもよい。このような配線は、凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上ができるという効果を有する。配線の角部が丸みをおびることにより、配線の電気伝導を良好にすることができる。また、多数の配線を平行に設けた構造において、角部が丸みをおびた配線を用いることは、ゴミを洗い流すのにきわめて好都合である。
【０１７０】
図３０（Ａ）には、Ｎチャネル型のトランジスタ２１、Ｎチャネル型のトランジスタ２２、Ｎチャネル型のトランジスタ２３、Ｎチャネル型のトランジスタ２４、Ｐチャネル型のトランジスタ２５、Ｐチャネル型のトランジスタ２６が形成されている。Ｎチャネル型のトランジスタ２３とＰチャネル型のトランジスタ２５はインバータ２７を構成している。Ｎチャネル型のトランジスタ２４とＰチャネル型のトランジスタ２６はインバータ２８を構成している。この６つのトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
【０１７１】
本実施例によって、不良の少ないメモリを形成することができるので、当該メモリを用いることによって本発明の半導体装置の信頼性を高めることができる。
【０１７２】
また、本発明の半導体装置は、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができるので、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【０１７３】
本実施例は、上記の実施の形態、実施例１乃至実施例３と自由に組み合わせることができる。
【実施例５】
【０１７４】
本発明の半導体装置の一実施例を図３１に示す。図３１（Ａ）は半導体装置の展開図であり、図３１（Ｂ）は図３１（Ａ）のＡ−Ｂにおける断面図である。本実施例では、複数のアンテナを有する半導体装置において、特に薄膜トランジスタを有する層上に形成されたアンテナと、パッチアンテナとを有する半導体装置の構造について説明する。パッチアンテナ７１０３は、誘電体層７１１０と、誘電体層７１１０の一表面に形成される導電層７１１１と、誘電体層７１１０を介して導電層７１１１に対向し、且つ誘電体層７１１０の他表面に形成される導電層７１１２と、給電体層７１１３とを有する。給電体層７１１３は、導電層７１１１及び導電層７１１２と接触しないように設けられている。
【０１７５】
実施例１で示した素子群６０１の作製方法と同様に、絶縁性基板７１０１上に薄膜トランジスタを有する層７１０２が形成される。薄膜トランジスタを有する層７１０２上に層間絶縁層７１８２が形成される。層間絶縁層７１８２上に第１のアンテナ７１８１が形成される。第１のアンテナ７１８１上には絶縁層７１８３が形成され、絶縁層７１８３の表面に接続端子７１８４が形成される。
【０１７６】
一部に接続端子７１８４が露出した絶縁層７１８３と第２のアンテナであるパッチアンテナ７１０３とが、異方性導電接着剤７１０４により固着される。また、接続端子７１８４とパッチアンテナの給電体層７１１３とが、異方性導電接着剤に分散される導電性粒子で電気的に接続される。接続端子７１８４と薄膜トランジスタを有する層７１０２に形成される第１の薄膜トランジスタ７１８５とが電気的に接続される。また、薄膜トランジスタを有する層７１０２に形成される第２の薄膜トランジスタ７１８６と第１のアンテナ７１８１とが接続される。なお、異方性導電接着剤の代わりに、導電性ペーストを硬化した導電層を用いてもよい。
【０１７７】
第１のアンテナ７１８１は、アルミニウム、銅、銀を含む金属材料で形成する。例えば、銅又は銀のペースト状組成物を、スクリーン印刷、オフセット印刷、インクジェット方式の印刷法で形成することができる。また、スパッタリングなどでアルミニウム膜を形成し、エッチング加工により形成しても良い。その他、電解メッキ法、無電解メッキ法を用いて形成しても良い。
【０１７８】
なお、第１のアンテナ７１８１を省略することも可能である。
【０１７９】
ここでは、第１のアンテナ７１８１の形状は、図３２（Ａ）に示すように方形コイル状である。
【０１８０】
第１のアンテナ７１８１の形状について図３２を用いて説明する。図３２は、層間絶縁層７１８２及びその上に形成されたアンテナを示す上面図である。本実施例では、図３１（Ａ）及び図３２（Ａ）に示すように、第１のアンテナ７１８１は方形コイル状７１８１ａであるがこの形状に限定されるものではない。円形コイル状や多角形コイル状としてもよい。また、図３２（Ｂ）に示すように方形ループ状７１８１ｂのアンテナとすることができる。また、円形ループ状アンテナや多角形ループアンテナとすることもできる。また、図３２（Ｃ）に示すように直線型ダイポール状７１８１ｃのアンテナとすることができる。また、曲線型ダイポール状のアンテナとすることができる。
【０１８１】
このように複数のアンテナを設けることで、一つの半導体装置で複数の異なる周波数の電波を受信することが可能なマルチバンド対応の半導体装置を形成することができる。
【０１８２】
本発明の半導体装置は、振幅変調信号と周波数変調信号を生成する回路の一部（第１の分周回路１０１、第２の分周回路１０２、低速・高速切り替え部１０５、変調回路５０７等）を共有することができるので、半導体装置のサイズ及び消費電力を小さく抑えることができる。
【０１８３】
本実施例は、上記の実施の形態、実施例１乃至実施例４と自由に組み合わせることができる。
【実施例６】
【０１８４】
本実施例では、本発明の半導体装置（図２における無線タグ２００に相当）の用途について図２４及び図２５を用いて説明する。無線タグ２００は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図２５（Ａ）参照）に設けて使用することができる。また、包装用容器類（包装紙やボトル等、図２５（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図２５（Ｃ）参照）に設けて使用することができる。また、車やバイクや自転車等の乗物類（図２５（Ｄ）参照）、鞄や眼鏡等の身の回り品（図２５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１８５】
無線タグ２００は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線タグ２００を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線タグ２００を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に無線タグ２００を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１８６】
以上のように、本発明の無線タグ２００は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１８７】
無線タグ２００は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
【０１８８】
次に、無線タグ２００を用いたシステムの一形態について、図２４を用いて説明する。表示部９５２１を含む携帯端末の側面には、リーダ／ライタ９５２０（図２におけるリーダ／ライタ２０１に相当）が設けられ、物品Ａ９５２２の側面には本発明の半導体装置９５２３（図２における無線タグ２００）が設けられ、物品Ｂ９５３２の上面には本発明の半導体装置９５３１が設けられている（図２４（Ａ）参照）。物品Ａ９５２２が含む半導体装置９５２３にリーダ／ライタ９５２０をかざすと、表示部９５２１に物品Ａ９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ９５３２が含む半導体装置９５３１にリーダ／ライタ９５２０をかざすと、表示部９５２１に物品Ｂ９５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
【０１８９】
図２４（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図２４（Ｂ）のフローチャートを用いる。携帯端末において、アレルギーの情報を入力しておく（ステップ１）。アレルギーの情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。携帯端末に設けられたリーダ／ライタ９５２０によって、前述のとおり物品Ａ９５２２の情報を取得する（ステップ２）。ここで、物品Ａ９５２２は医薬品であるとする。物品Ａ９５２２の情報には物品Ａ９５２２の成分等の情報が含まれる。アレルギーの情報と取得した物品Ａ９５２２の成分等の情報とを比較し、一致するか否かを判断する（ステップ３）。一致する場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性があるとし、携帯端末の使用者に注意を呼びかける（ステップ４）。一致しない場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性が少ないとし、携帯端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、携帯端末の使用者に情報を知らせる方法は、携帯端末の表示部９５２１に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１９０】
また、別のビジネスモデルの例して、端末に、同時に使用すると危険な医薬品または同時に使用すると危険な医薬品の成分の組み合わせの情報（以下、組み合わせ情報という）を入力しておく（ステップ１）。端末に設けられたリーダ／ライタによって、前述のとおり物品Ａの情報を取得する（ステップ２）。ここで、物品Ａは医薬品であるとする。物品Ａの情報には物品Ａの成分等の情報が含まれる。次いで、端末に設けられたリーダ／ライタによって、前述のとおり物品Ｂの情報を取得する（ステップ２’）。ここで、物品Ｂも医薬品であるとする。物品Ｂの情報には物品Ｂの成分等の情報が含まれる。こうして、複数の医薬品の情報を取得する。組み合わせ情報と取得した複数の物品の情報とを比較し、一致するか否か、即ち、同時に使用すると危険な医薬品の成分の組み合わせが有るか否かを判断する（ステップ３）。一致する場合、端末の使用者に注意を呼びかける（ステップ４）。一致しない場合、端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、端末の使用者に情報を知らせる方法は、端末の表示部に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１９１】
このように、システムに本発明の半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１９２】
特に、本発明の半導体装置は、消費電力を小さくし、回路規模を小さくでき、更に製造コストと低く抑えることができるので、様々な物品に設けて使用することができる。そのため、多様なシステムに利用することができる。
【０１９３】
本実施例は、上記の実施の形態、実施例１乃至実施例５と自由に組み合わせることができる。
【図面の簡単な説明】
【０１９４】
【図１】実施の形態１の半導体装置の構成を示す図。
【図２】実施の形態１の半導体装置の構成を示す図。
【図３】実施の形態１の半導体装置の構成を示す図。
【図４】実施の形態１の半導体装置の構成を示す図。
【図５】実施の形態１の半導体装置の構成を示す図。
【図６】実施の形態１の半導体装置の信号を示す図。
【図７】実施の形態１の半導体装置の信号を示す図。
【図８】実施の形態１の半導体装置の信号を示す図。
【図９】実施の形態１の半導体装置の信号を示す図。
【図１０】従来の半導体装置の構成を示す図。
【図１１】実施の形態２の半導体装置の構成を示す図。
【図１２】実施の形態２の半導体装置の構成を示す図。
【図１３】実施の形態２の半導体装置の構成を示す図。
【図１４】実施の形態２の半導体装置の構成を示す図。
【図１５】実施の形態２の半導体装置の構成を示す図。
【図１６】実施の形態２の半導体装置の構成を示す図。
【図１７】実施の形態２の半導体装置の構成を示す図。
【図１８】実施の形態２の半導体装置の構成を示す図。
【図１９】実施の形態２の半導体装置の構成を示す図。
【図２０】実施例１を示す図。
【図２１】実施例１を示す図。
【図２２】実施例１を示す図。
【図２３】実施例２を示す図。
【図２４】実施例６を示す図。
【図２５】実施例６を示す図。
【図２６】実施例３を示す図。
【図２７】実施例３を示す図。
【図２８】実施例４を示す図。
【図２９】実施例４を示す図。
【図３０】実施例４を示す図。
【図３１】実施例５を示す図。
【図３２】実施例５を示す図。
【図３３】実施例１を示す図。
【符号の説明】
【０１９５】
１０  半導体層
１１  半導体層
１２  ゲート配線
１３  ゲート配線
１４  ゲート配線
１５  配線
１６  配線
１７  配線
１８  配線
１９  配線
２０  配線
２１  トランジスタ
２２  トランジスタ
２３  トランジスタ
２４  トランジスタ
２５  トランジスタ
２６  トランジスタ
２７  インバータ
２８  インバータ
１００  符号化回路
１０１  第１の分周回路
１０２  第２の分周回路
１０３  リセットコントロール回路
１０４  ＡＳＫ・ＦＳＫ切り替え部
１０５  低速・高速切り替え部
１０６  ＡＳＫ信号生成部
１０７  出力信号切り替え部
１０８  符号化回路
１０９  ＳＯＦ・ＥＯＦ追加回路
１１１  搬送波
１１２  データ
１１３  第２のイネーブル信号
１１４  伝送速度切り替え信号
１１５  変調モード選択信号
１１６  基本クロック信号
１１７  出力
１１８  信号
１１９  出力
１２０  第１のリセット信号
１２１  制御信号
１２２  第２のリセット信号
１２３  カウント信号
１２４  情報
１２５  基本クロック制御信号
１４１  第１のイネーブル信号
２００  無線タグ
２０１  リーダ／ライタ
２０２  アンテナ
２０３  回路部
２０４  アナログ部
２０５  デジタル部
２０６  アンテナ
２０７  回路部
２１１  変調された搬送波
３０１  コード抽出回路
３０２  コード判定回路
３０３  巡回冗長検査回路
３０４  符号化出力回路
３０５  メモリ
３０６  入力
３０７  出力
３１１  ＣＲＣ
３１２  ＵＩＤ
４０２  シフトレジスタ回路
４０３  メモリコントローラ
５０１  共振容量
５０２  帯域フィルタ
５０３  電源回路
５０４  整流回路
５０５  保持容量
５０６  復調回路
５０７  変調回路
５１１  直流電圧
５１２  信号
５１３  信号
６００  基板
６０１  素子群
６０２  端子部
６０３  導電性粒子
６０４  樹脂
６１０  基板
６６１  下地層
６６２  半導体層
６６２ａ  チャネル形成領域
６６２ｂ  不純物領域
６６２ｃ  低濃度不純物領域
６６３  第１の絶縁層
６６４  ゲート電極
６６５  第３の絶縁層
６６６  配線
６６７  第２の絶縁層
６６７ａ  サイドウォール
６６８  第５の絶縁層
６６９  第４の絶縁層
６７１  配線
７０１  フレキシブル基板
７１１  絶縁層
７１２  剥離層
７１３  絶縁層
７１４  絶縁層
７１５  開口部
７１６  接着層
７１７  基板
７４０  半導体基板
７４１  絶縁層
９０１  保護層
９０２  アンテナ
９０３  保護層
９０４  素子群
９０５  ソース及びドレインの一方
９０６  ソース及びドレインの他方
９０７  ゲート電極
９１０  部分
９８０  基板
９８１  トランジスタ
１００１  ＰＳＫ回路
１００２  ＦＳＫ回路
１００３  メモリ
１００４  第１のスイッチ
１００５  第２のスイッチ
１００６  搬送波
１００７  切り替え信号
１００８  出力
１２０１ａ  角部（凹曲部）
１２０１ｂ  角部（凹曲部）
１２０１ｃ  角部（凹曲部）
１２０２ａ  角部（凹曲部）
１２０２ｂ  角部（凹曲部）
１２０２ｃ  角部（凹曲部）
２０００  マスクパターン
２００１  トランジスタ
２００２  トランジスタ
２００３  トランジスタ
２００４  容量素子
２００５  抵抗素子
２１００  マスクパターン
２２００  マスクパターン
３００５  方向
３０１１  配線
３０１２  配線
３０１３  配線
３０１４  コンタクトホール
３００３  厚さ
３００４  方向
４４０２  第２導電層
４４０３  第１導電層
４４０４  配線
４４０５  半導体層
４４０６  不純物領域
４４０７  不純物領域
４４０８  絶縁層
４４０９  ゲート電極
４４１０  不純物領域
４４１１  不純物領域
４４１２  不純物領域
７１０１  絶縁性基板
７１０２  層
７１０３  パッチアンテナ
７１０４  異方性導電接着剤
７１１０  誘電体層
７１１１  導電層
７１１２  導電層
７１１３  給電体層
７１８１  第１のアンテナ
７１８１ａ  方形コイル状
７１８１ｂ  方形ループ状
７１８１ｃ  直線型ダイポール状
７１８２  層間絶縁層
７１８３  絶縁層
７１８４  接続端子
７１８５  第１の薄膜トランジスタ
７１８６  第２の薄膜トランジスタ
９５２０  リーダ／ライタ
９５２１  表示部
９５２２  物品Ａ
９５２３  半導体装置
９５３１  半導体装置
９５３２  物品Ｂ
【図１】
0004593534.tif 000002
【図２】
0004593534.tif 000003
【図３】
0004593534.tif 000004
【図４】
0004593534.tif 000005
【図５】
0004593534.tif 000006
【図６】
0004593534.tif 000007
【図７】
0004593534.tif 000008
【図８】
0004593534.tif 000009
【図９】
0004593534.tif 000010
【図１０】
0004593534.tif 000011
【図１１】
0004593534.tif 000012
【図１２】
0004593534.tif 000013
【図１３】
0004593534.tif 000014
【図１４】
0004593534.tif 000015
【図１５】
0004593534.tif 000016
【図１６】
0004593534.tif 000017
【図１７】
0004593534.tif 000018
【図１８】
0004593534.tif 000019
【図１９】
0004593534.tif 000020
【図２０】
0004593534.tif 000021
【図２１】
0004593534.tif 000022
【図２２】
0004593534.tif 000023
【図２３】
0004593534.tif 000024
【図２４】
0004593534.tif 000025
【図２５】
0004593534.tif 000026
【図２６】
0004593534.tif 000027
【図２７】
0004593534.tif 000028
【図２８】
0004593534.tif 000029
【図２９】
0004593534.tif 000030
【図３０】
0004593534.tif 000031
【図３１】
0004593534.tif 000032
【図３２】
0004593534.tif 000033
【図３３】
0004593534.tif 000034