(57)【特許請求の範囲】
【請求項１】
活性面及び外面を有し、該活性面上に形成された複数の電極バンプを有するチップと、
上部面及び該上部面に対向する下部面を有し、該上部面に前記チップがフリップチップボンディングされて電気的に連結されているパッケージ基板と、
前記チップの上部面に配置され、前記チップから発生する熱を放出する蓋体と、前記チップと前記蓋体との間に挿入され、前記チップから発生する熱を前記蓋体に伝達する熱媒介物質（ＴＩＭ）と、
前記ＴＩＭと隣接し、前記チップと前記蓋体との間に挿入されて熱を分散する熱分散手段と、を備え、
前記熱分散手段は、前記チップの前記活性面を除いた前記チップの外周に沿って、前記チップの前記外面上に直接形成される熱分散カバーであり、
前記熱分散手段は、ダイアモンド、黒鉛、合成シリコンよりなる群から選ばれ、
前記ＴＩＭは、はんだであって、前記蓋体の底面と前記熱分散カバーの上部面との各々にＵＢＭ（Ｕｎｄｅｒ  Ｂａｒｒｉｅｒ  Ｍｅｔａｌ）をさらに備えることを特徴とする半導体パッケージ。
【請求項２】
前記蓋体は、アルミニウムから形成され、前記ＵＢＭは、陽極処理法（ａｎｏｄｉｚｉｎｇ  ｍｅｔｈｏｄ）により形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記蓋体は、Ｃｕ、ＣｕＷ、ＡｌＳｉＣ又はＣｕＭｏから形成され、前記ＵＢＭは、メッキ法により形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記蓋体は、Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ又はＢｅＯから形成され、前記ＵＢＭは、スパッタリングまたは蒸着法により形成されることを特徴とする請求項１に記載の半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの分野に関するものであるが、より詳しくは、半導体チップパッケージに関するものである。
【０００２】
【従来の技術】
ワイヤーボンディングは、ＣＰＵチップと半導体パッケージとの電気的な接続に用いられていた。フリップチップ技術は、高速半導体装置に用いられている。フリップチップ技術を用いて形成された半導体パッケージの構造は、蓋体（lid）が取付けられているタイプと、蓋体のないタイプの２種類がある。蓋体が取付けられているタイプは、一般に、多くの熱を発生させる高周波用ＣＰＵチップを内蔵した半導体パッケージに適用される。蓋体のないタイプは、一般に、相対的に少ない熱を発生させる低周波用ＣＰＵチップに適用される。
【０００３】
図１及び図２は、蓋体４０を有する従来の半導体パッケージ１００を示している。ＣＰＵチップ２０の電極バンプ２４は、フリップチップ技術を用いて基板１０の上部面１２に貼付けられている。ＣＰＵチップ２０は蓋体４０で被覆されている。複数の外部接続ピン３０は、ＣＰＵチップ２０と電気的に連結され、基板１０の下部面１４から突出している。エポキシ樹脂５２は、ＣＰＵチップ２０と基板１０との間の領域に充填され、アンダフィル（under-fill）接着剤を形成する。
【０００４】
蓋体４０は、熱放出能力が優秀な材質で形成されている。蓋体４０を介して熱放出能力を最大化するために、蓋体４０の底面４２とＣＰＵチップ２０の裏面との間に熱媒介物質（thermal interface material；以下、ＴＩＭと記す）５６が挿入されている。非伝導性接着剤（例えば、非伝導性の熱硬化性シリコン系接着剤）５４は、蓋体４０を基板１０の上部面１２に貼付けるために、封止剤として使用されている。非伝導性接着剤５４を基板１０の外周に塗布した後、蓋体４０が貼付けられ、非伝導性接着剤５４が硬化する。従って、ＣＰＵチップ２０が実装された空間が封止される。
【０００５】
ＴＩＭは、サーマルグリースタイプ（thermal grease type）材料と、エポキシやはんだのようなリジッドタイプ（rigid type）材料とがある。サーマルグリースタイプは１〜６Ｗ/ｍＫの熱伝導度を有し、エポキシは１０〜２５Ｗ/ｍＫの熱伝導度を有し、はんだは２５〜８０Ｗ/ｍＫの熱伝導度を有する。
【０００６】
従来の半導体パッケージ１００において、ＴＩＭ５６は蓋体４０とＣＰＵチップ２０との間に挿入されている。このような配置において、損害は使用されたＴＩＭ５６のタイプにより発生する。ＣＰＵチップにおいて、最近、単一チップタイプのキャッシュＳＲＡＭがシステム内でインタフェース速度を向上させるために使用されている。この場合、ホットスポット（hot spot）のような局地的な熱的ストレスが起こる可能性がある。ここで、ホットスポットとは、過度の熱が発生した局部をいう。デバイスパワーが増加するほどホットスポットのサイズ及び／又は個数は増加する。パワーが所定のレベルに達すると、ホットスポットは、他の熱的ストレス因子の中で一番大きな影響を及ぼす。従って、このようなホットスポットはＣＰＵチップ２０の性能を低下させる可能性がある。ＣＰＵチップ２０の性能低下を防止するためには、ホットスポットから発生した熱をＣＰＵチップ２０の全体に均一に分散させ、ＣＰＵから放出させなければならない。しかしながら、従来のＴＩＭ５６は、上記の必要なレベルに熱を分散する十分な熱分散能力を有していない。
【０００７】
サーマルグリースタイプのＴＩＭ５６は、蓋体４０とＣＰＵチップ２０間の熱的機械的ストレスを吸収するが、熱放出能力は劣る。一方、はんだのようなリジッドタイプのＴＩＭ５６は、優れた熱放出能力を有しているが、蓋体４０とＣＰＵチップ２０間の熱的機械的ストレスを吸収する能力が劣る。その結果、ＴＩＭ５６自体またはＣＰＵチップ２０内にクラックが生じ得る。このような熱的機械的ストレスは、蓋体４０、ＣＰＵチップ２０及びＴＩＭ５６間の熱膨脹係数（coefficients of thermal expansion；以下、ＣＴＥと記す）の差異に起因する。通常、このＣＴＥの差異を「CTE mismatch」という。
【０００８】
従って、優れた熱放出能力を有し、熱的機械的ストレスを吸収するための改善された構造を有する半導体パッケージが必要である。
【０００９】
【発明が解決しようとする課題】
本発明は、多くの熱を発生するチップの全体にその熱を均一に分散させる半導体パッケージを提供する。
また、本発明は、チップ、ＴＩＭ及び蓋体の間のインタフェースに発生した熱的機械的ストレスを吸収する半導体パッケージを提供する。
【００１０】
【課題を解決するための手段】
本発明の一実施例によれば、半導体パッケージは、チップの駆動中にホットスポット効果を防止するために、蓋体とチップとの間に位置した熱分散手段を有する。半導体パッケージは、チップの裏面に配置した蓋体を有し、チップの裏面に熱的に連結されている。ＴＩＭも蓋体とチップとの間に位置している。ＴＩＭは熱分散手段の上に、蓋体の直下に形成することができる。なお、例えば、ＴＩＭはチップの上に、熱分散手段の直下に形成される。
【００１１】
熱分散手段は、１０００Ｗ/ｍＫ以上の熱伝導度を有し、４．０以下の熱膨張係数を有する。
本発明の他の実施例によれば、熱分散手段は、チップの活性面を除いたチップの外面の周りに形成された熱分散カバーの形態であっても良く、またＴＩＭと対向する蓋体の底面に形成された熱分散層の形態であっても良い。
充填剤は、チップに発生した熱的機械的ストレスを分散させるために、蓋体と基板との間に充填することができる。
【００１２】
【発明の実施の形態】
以下、本発明の好ましい実施例を添付の図面を参照して説明する。
図３は、本発明の第１実施例において、蓋体１４０とＣＰＵチップ１２０との間に熱分散カバー１６０を有する半導体パッケージ２００の断面図である。図４は、ＣＰＵチップ１２０の外周に沿って形成された、図３に示した熱分散カバー１６０の部分切欠斜視図である。
【００１３】
図３及び図４を参照すれば、ＣＰＵチップ１２０は、フリップチップボンディングまたは他の好適な方法を用いて、基板１１０の上部面１１２に貼り付けられ、蓋体１４０により被覆されている。ＴＩＭ１５６は、蓋体１４０とＣＰＵチップ１２０の間に位置している。ＣＰＵチップ１２０と電気的に連結された複数の外部接続ピン１３０は、基板１１０の下部面１１４から突出している。エポキシ樹脂１５２は、ＣＰＵチップ１２０と基板１１０との間に充填され、アンダフィル接着剤を形成する。
【００１４】
本発明の第１実施例によれば、半導体パッケージ２００は、ＣＰＵチップ１２０の活性面を除いたＣＰＵチップ１２０の外周に沿って、熱分散カバー１６０で被覆されたＣＰＵチップ１２０を備える。熱分散カバー１６０は、ホットスポットに発生した熱をＣＰＵチップ１２０の全域に均一に分散させ、外部に放出することにより、ホットスポットによるＣＰＵチップ１２０の性能低下を防止する。熱分散カバー１６０は、１０００Ｗ/ｍＫ以上の熱伝導度を有し、４．０以下の熱膨張係数を有するダイアモンド、黒鉛、合成シリコンからなることが好ましい。熱分散カバー１６０は、例えば、焼結、インジェクションモルディング（injection molding）、ダイキャスティング（die casting）などの方法により形成される。
【００１５】
ＣＰＵチップ１２０は、基板１１０にフリップチップボンディングされる。熱分散カバー１６０を有するＣＰＵチップ１２０は、基板１１０の上部面１１２の基板パッド１１６に実装される。その後、３５０〜３６０℃で約１００秒間リフロー工程が行なわれる。ＣＰＵチップ１２０と基板１１０との間のスペースは、アンダフィリング方法を用いて、所定の温度で液状のエポキシ樹脂１５２により充填される。その後、エポキシ樹脂１５２は、所定の温度で硬化される。
【００１６】
基板１１０は、配線パターンを有する回路配線基板であって、印刷回路基板、セラミック基板、テープ配線基板などがある。ＣＰＵチップ１２０の電極バンプ１２４に電気的に連結された基板パッド１１６は、基板１１０の上部面１１２に形成されている。基板１１０は、基板パッド１１６と外部接続ピン１３０とを連結する配線パターン（図示せず）を含む。基板１１０の下部面１１４には、外部接続ピン１３０が形成されている。ピンタイプの外部接続端子の代わりに、ボールタイプの外部接続端子または本発明の原理を履行するのに適した他の接続端子を使用することができる。
【００１７】
蓋体１４０は、基本材料として熱放出能力が優れた導電性金属、例えばＣｕ、Ａｌ、ＣｕＷ、ＡｌＳｉＣ、ＡｌＮ、ＢｅＯから構成され、表面に例えば、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｃｒなどの導電性金属をコーティングする。蓋体１４０は、ＣＰＵチップ１２０を収納するために、内側にチップ実装空間１４８を有する。蓋体１４０の外壁部分は、基板１１０の上部面１１２に貼付けられている。
【００１８】
ＴＩＭ１５６と蓋体１４０とが接触する部分は、酸化及び汚染を防止するために、（Ｔｉ、Ｃｒ）/Ｎｉ/（Ａｕ、Ａｇ）を有する保護層を含むことができる。前記接触部は、陽極処理工程（anodizing process）により形成することができる。本明細書において、多層の金属層は、「Ａ（Ｂ）/（Ｃ）/Ｄ」で表現し、「/」は層間の金属を示す。Ａ（Ｂ）は、Ａが形成されているが、Ａの代りにＢを形成することもできることを意味する。（Ｃ）は、Ｃを形成してもしなくても良いことを意味する。
【００１９】
蓋体１４０を介する熱放出能力を最大化するために、ＴＩＭ１５６は、蓋体の１４０の底面１４２とＣＰＵチップ１２０の裏面との間に挿入される。ＴＩＭ１５６としては、ディスペンシング方法（dispensing method）を用いて塗布できるサーマルグリースタイプまたはリジッドタイプを使用することができる。ＴＩＭとして、Ｐｂ、Ｓｎ、Ｉｎ、Ａｇ、Ｂｉ、Ｓｂ、Ａｕを基本材料とするはんだが使用される場合、はんだとの良好な接着性のために、蓋体１４０の底面１４２及び熱分散カバー１６０の上部面には、Ｔｉ（Ｃｒ）/ＶＮｉ/Ａｕ（Ａｇ）のような金属基底層（以下、ＵＢＭと記す）を形成することが好ましい。一方、サーマルグリースタイプの場合には、ＵＢＭを必要としない。
【００２０】
蓋体１４０は、ＣＰＵチップ１２０がチップ実装空間１４８内に含まれるように、基板１１０の上部面１１２に非伝導性接着剤１５４により貼付けられている。非伝導性接着剤１５４としては、非伝導性の熱硬化性シリコン系接着剤が好ましい。すなわち、非伝導性接着剤１５４は、蓋体１４０が貼付けられるべき領域に塗布されている。蓋体１４０を貼付け、接着剤を硬化させる。従って、ＣＰＵチップ１２０実装領域は気密に封止される。非伝導性接着剤１５４の硬化工程は、例えば１００〜１５０℃で約１時間行なわれる。
【００２１】
本発明の一実施例によれば、熱分散カバー１６０は、ＣＰＵチップ１２０の外周を取り囲むことにより熱伝導性が優れるので、ＣＰＵチップ１２０の駆動中に発生するホットスポットから熱を分散する。これにより、ホットスポットによる性能不良を防止することができる。また、熱分散カバー１６０は、熱膨張係数の低い材料を含み、ＴＩＭ１５６と蓋体１４０との間に熱的機械的ストレスを吸収することができる。
【００２２】
本発明の実施例では、好ましくは、チップ実装空間１４８を有する蓋体１４０を使用したが、チップ実装空間１４８のない板状の蓋体を使用しても良い。板状の蓋体は、補強リングまたは台を基板１１０の外周に沿って配置した後、補強リング及びＣＰＵチップ１２０の裏面に配列される。
【００２３】
図３及び図４に示したように、上述の本発明の実施例では、ホットスポット効果を防止するために、熱分散カバー１６０をＣＰＵチップ１２０の活性面を除いたＣＰＵチップ１２０の外面の周りに形成したが、図５及び図６に示すように、熱分散層２６０を蓋体２４０の底面２４２に形成しても良い。
【００２４】
図５及び図６を参照すれば、ＣＰＵチップ２２０は、電気的に連結され、例えば基板２１０の上部面２１２にフリップチップボンディングされ、蓋体２４０により被覆されている。ＴＩＭ２５６は、蓋体２４０とＣＰＵチップ２２０の裏面との間に形成されている。熱分散層２６０は、蓋体２４０の底面２４２に形成され、ＴＩＭ２５６と接触している。
【００２５】
本発明の他の実施例によれば、熱分散層２６０は、ホットスポットから熱を分散し、ＣＰＵチップ２２０から外部に放出するという点において、上述の実施例の熱分散カバー１６０と略同一である。ＣＰＵチップ２２０の性能低下を防止する。熱分散層２６０は、熱分散カバー１６０と同一材料で構成されても良い。蓋体２４０上に熱分散層２６０を形成するために、ＵＢＭ２６２を熱分散層２６０の形成前に形成することが好ましい。ＵＢＭ２６２は、蓋体２４０を形成するのに使用された材料に応じて、例えば陽極処理法、メッキ法、スパッタリング、蒸着法などで形成することが好ましい。例えば、蓋体２４０がＡｌから形成される場合、ＵＢＭ２６２は陽極処理法で形成することが好ましい。蓋体２４０がＣｕ、ＣｕＷ、ＡｌＳｉＣ、ＣｕＭｏから形成される場合、ＵＢＭ２６２はメッキ法で形成することが好ましい。また、蓋体２４０がＳｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＢｅＯから形成される場合、ＵＢＭ２６２はスパッタリングまたは蒸着法で形成することが好ましい。本実施例において、ＵＢＭ２６２は、例えばＣｒ（Ｔｉ）/（Ｖ７Ｎｉ９３）/Ａｕ（Ａｇ、Ｐｄ）、Ｃｒ/Ｎｉ/Ｃｕ/Ａｇ（Ａｕ、Ｐｄ）、ＴｉＷ/ＶＮｉ/Ａｕ（Ａｇ）、Ｎｉ/Ａｕ（Ａｇ、Ｐｄ）のような従来のはんだ又は金バンプに使用されたＵＢＭと同じでも良い。
【００２６】
熱分散層２６０を介して露出した蓋体２４０の部分は、酸化及び汚染を防止するために、その上にＮｉ/（Ａｕ、Ａｇ）または（Ｔｉ、Ｃｒ）/Ｎｉ/（Ａｕ、Ａｇ）のような保護層を有することが好ましい。
【００２７】
ＴＩＭとして、Ｐｂ、Ｓｎ、Ｉｎ、Ａｇ、Ｂｉ、Ｓｂ、Ａｕを基礎とするはんだが使用される場合、良好な接着性のために、蓋体２４０の熱分散層２６０とＣＰＵチップ２２０の裏面との間に、Ｔｉ（Ｃｒ）/ＶＮｉ/Ａｕ（Ａｇ）のようなＵＢＭを形成することが好ましい。
【００２８】
本実施例では、製造された蓋体２４０上に熱分散層２６０を形成したが、図７及び図８に示すように、蓋体３４０を製造する段階で熱分散層３６０を形成しても良い。
【００２９】
本発明のさらに他の実施例によれば、熱分散層３６０は、焼結、インジェクションモルディングまたはダイキャスティングを用いて、蓋体３４０の形成時に蓋体３４０と一体に形成される。本実施例の半導体パッケージ４００の構造は、上述の実施例と略同一である。従って、詳細な説明は省略する。
【００３０】
本発明では、チップ実装空間を有する蓋体タイプの半導体パッケージが示されているが、図９に示すように、板状の蓋体４４０を使用しても良い。
【００３１】
図９を参照すれば、ＣＰＵチップ４２０は電気的に連結され、例えば基板４１０の上部面４１２にフリップチップボンディングされ、蓋体４４０により被覆されている。ＴＩＭ４５６は、蓋体４４０とＣＰＵチップ４２０との間に挿入されている。蓋体４４０は、板状であって、熱分散層４６０と一緒に形成されている。熱分散層４６０は、蓋体４４０の底面４４２に形成され、ＴＩＭ４５６と接触している。
【００３２】
蓋体４４０と基板４１０との間のスペースは、充填剤４７０で充填されている。充填剤は、エポキシモルディング化合物（epoxy molding compound）、アンダフィリング用エポキシ、シリコンなどがある。充填剤はＣＰＵチップ４２０に加わる熱的機械的ストレスを分散する。
【００３３】
蓋体４４０と基板４１０との間は、アンダフィリング工程無しに、直接、充填剤４７０により充填され、また、蓋体４４０と基板４１０との間のスペースは、アンダフィリング工程の後、充填剤４７０により充填される。
【００３４】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。例えば、熱分散カバーを有するＣＰＵチップを、フリップチップボンディングまたは他の適した方法により、基板に貼付けても良い。板状の蓋体を被覆しても良い。その後、充填剤を蓋体と基板との間のスペースに充填する。また、板状の蓋体の底面に熱分散カバーを有する蓋体を、半導体パッケージに適用しても良い。上述の実施例ではＣＰＵチップに関して説明したが、従来の技術の当業者には、本発明の原理が、多くの熱を発生させる他のタイプの半導体チップに適用できるということが自明なことである。
【００３５】
【発明の効果】
以上説明したように、本発明によると、多くの熱を発生するチップの全体にその熱を均一に分散させる半導体パッケージを提供することができる。
また、チップ、熱媒介物質及び蓋体の間のインタフェースに発生した熱的機械的ストレスを吸収する半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】  蓋体を有する従来の半導体パッケージの斜視図である。
【図２】  図１のＩ-Ｉで切断した断面図である。
【図３】  本発明の第１実施例による蓋体とＣＰＵチップとの間に熱分散カバーを有する半導体パッケージを示す断面図である。
【図４】  ＣＰＵチップの外周に沿って形成された、図３に示した熱分散カーの部分切欠斜視図である。
【図５】  本発明の第２実施例による蓋体の内側面に熱分散層が形成された半導体パッケージを示す断面図である。
【図６】  図５に示した熱分散層の部分切欠斜視図である。
【図７】  本発明の第３実施例による蓋体の内側面に熱分散層が形成された半導体パッケージを示す断面図である。
【図８】  図７に示した熱分散層の部分切欠斜視図である。
【図９】  本発明の第４実施例による蓋体の内側面に熱分散層が形成された半導体パッケージであって、蓋体と基板の間の空間に充填剤が充填されたことを示す断面図である。
【符号の説明】
１１０、２１０、３１０、４１０      基板（パッケージ基板）
１２、１１２、２１２、４１２      上部面
１４、１１４      下部面
１２０、２２０、３２０、４２０      ＣＰＵチップ（チップ）
２４、１２４      電極バンプ
１３０、２３０、３３０、４３０      外部接続ピン
１４０、２４０、３４０、４４０      蓋体
１５６、２５６、３５６、４５６      ＴＩＭ
２００、３００、４００、５００      半導体パッケージ
１６０      熱分散カバー（熱分散手段）
２６０、３６０、４６０      熱分散層（熱分散手段）
２６２      ＵＢＭ
【図１】
0004434564.tif 000002
【図２】
0004434564.tif 000003
【図３】
0004434564.tif 000004
【図４】
0004434564.tif 000005
【図５】
0004434564.tif 000006
【図６】
0004434564.tif 000007
【図７】
0004434564.tif 000008
【図８】
0004434564.tif 000009
【図９】
0004434564.tif 000010