(57)【特許請求の範囲】
【請求項１】
音声処理回路と、前記音声処理回路の音声出力とグランドとの間に接続され、音声信号のミュートを行う切換回路を有する集積回路において、
前記切換回路は、
ドレインが前記音声出力に接続されており、ソースが前記グランドに接続されたひとつのｎチャネル電界効果トランジスタと、
前記ｎチャネル電界効果トランジスタのバックゲートと前記グランドとの間に接続され、前記ｎチャネル電界効果トランジスタのゲートがオンしたときにオンし、前記ゲートがオフしたときにオフするひとつのスイッチ手段と、を有することを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路に係り、特に電界効果トランジスタ（ＦＥＴ）を内蔵する集積回路に関する。
【０００２】
【従来の技術】
近年、集積回路は、その構造上各種の寄生素子が存在する。例えば、Ｎ形半導体基板に形成されたｎチャネルＦＥＴの場合、寄生素子としてのＮＰＮ形トランジスタが存在する。
【０００３】
図６は、従来の集積回路の一例の回路構成図である。
【０００４】
図６において、集積回路（ＩＣ）１０は音声処理回路７、切替回路５、スイッチ３、電源１、２で構成される。この集積回路１０は、音声入力端子６から音声信号が入力され、音声処理回路７によって、音声信号の増幅等が行われる。音声処理された音声信号は音声信号端子８から、切替端子４に応じて音声出力端子９に供給される。
【０００５】
切替回路５ではスイッチ３の切り替えによって、切り替え処理が行われる。スイッチ３は電源１または電源２のいずれかに切り替えられることにより、音声出力のオン・オフの切り替えを行う。切替回路５はＦＥＴを用いてスイッチ３の切替を基に切り替え処理を行うが、ＦＥＴに寄生素子のトランジスタが存在する。
【０００６】
図７は、従来の一例である切替回路の回路構成を示す図である。
【０００７】
図７において、切替回路５は、スイッチ３、切替端子４と接続される。切替回路５では、スイッチ３の電源１又は電源２の接続によって、切り替え処理が行われ、切り替え処理によって生成された切替信号は、切替端子４に送られる。
【０００８】
切替回路５は、抵抗Ｒ１、Ｒ２、ＦＥＴａ、電源２４から構成される。ＦＥＴａには、その構造上寄生トランジスタＴｒ１が寄生する。
【０００９】
抵抗Ｒ１は、スイッチ３とＦＥＴａと接続される。抵抗Ｒ２は、抵抗Ｒ１と寄生トランジスタＴｒ１のベースに接続される。ＦＥＴａにおいて、ゲートａ−１は抵抗Ｒ１、Ｒ２に接続され、ドレインａ−２は切替端子４と接続され、ソースａ−３はＧＮＤに接続される。寄生トランジスタＴｒ１において、ベースがＦＥＴａに接続され、コレクタが電源２４に接続され、エミッタがＧＮＤに接続される。
【００１０】
電源２４のドレイン電圧Ｖｄｄが集積回路全体に印加され、スイッチ３の切替に応じてＦＥＴａのゲートａ−１に電圧が印加されると、ＦＥＴａのオン・オフが切り替えられる。ＦＥＴａがオンする時、ドレインａ−２からソースａ−３に電流が流れる。
【００１１】
同時に、スイッチ３に接続された電源によってバックゲートａ−４が制御される。バックゲートａ−４に電源が供給されると、寄生トランジスタＴｒ１のベースに電流が流れ、寄生トランジスタＴｒ１がオンすることにより、基板３４（図８）から電流が流れる。
【００１２】
図８に、従来の一例である切替回路のＦＥＴの断面図を示す。
【００１３】
図８に示すＦＥＴａは、ｎ形半導体基板３４上に形成されたｐ形拡散層３３に形成される。また、ＦＥＴａはアルミ等の金属で形成された電極３１、絶縁膜３０、ｎ形拡散層３２により構成される。このＦＥＴａはｎチャネルのＦＥＴであり、ｎ形半導体基板３４には、電源２４から電圧Ｖｄｄが印加される。
【００１４】
ＦＥＴａは、ゲートａ−１がハイレベルになるとオンし、ローレベルになるとオフする。ＦＥＴａには、ｎ形半導体基板３４がコレクタ、Ｐ形拡散層３３がベース、ｎ形拡散層３２がエミッタとして作用し、ＮＰＮ形トランジスタＴｒ１が構造的に存在する。このため、バックゲートａ−４に電圧を印加すると、この寄生トランジスタＴｒ１のベースに電圧が印加され、寄生トランジスタＴｒ１がオンすると、コレクタ電流がｎ形半導体基板３４からｐ形拡散層３３、ｎ形拡散層３２へと流れる。
【００１５】
図９は、従来の一例である切替回路の各素子のタイミングチャートを示す図である。
【００１６】
図９において、切替回路５のスイッチ３が、電源１または電源２の切り替えによって集積回路の音声出力を切り替えている。スイッチ３が電源２に接続した時に音声を出力し、電源１に接続した時、音声を出力しないものとする。スイッチ３が電源２に接続されている場合、ＦＥＴａのゲートａ−１は電圧が印加されず、ローレベルとなる。ＦＥＴａは、ゲートａ−１に電圧が印加されていない場合、オフとなる。この時、寄生トランジスタＴｒ１のバックゲートａ−４はローレベルとなるため、ベース電圧はローレベルとなりオフする。よって、スイッチ３が電源２に接続されている場合、寄生トランジスタＴｒ１はオフとなる。
【００１７】
一方、スイッチ３が電源１に接続されている場合、ゲートａ−１に電圧が印加され、ハイレベルとなる。ＦＥＴａは、ゲートａ−１に電圧が印加されるため、ドレインａ−２からソースａ−３に電流が流れ、オンとなる。この時、寄生トランジスタＴｒ１は、バックゲートａ−４に電流が流れ、ベースに電圧が印加される。よって、スイッチ３が電源１に接続されている場合、寄生トランジスタＴｒ１はオンとなり、ＦＥＴａのソースを介して接地に寄生電流が流れる。
【００１８】
【発明が解決しようとする課題】
上述のように、ＦＥＴａはその構造上寄生トランジスタが存在し、ＦＥＴａのバックゲートに電圧が印加されると、寄生トランジスタに電流が流れ、電流を不要に消費してしまうという問題点があった。
【００１９】
従って、本発明は上記従来の問題点を解決し、寄生素子に流れる電流を防止し、消費電力を低減させることのできる集積回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、音声処理回路（１４）と、前記音声処理回路（１４）の音声出力（１５）とグランドとの間に接続され、音声信号のミュートを行う切換回路（１８）を有する集積回路において、
前記切換回路（１８）は、
ドレインが前記音声出力（１５）に接続されており、ソースが前記グランドに接続されたひとつのｎチャネル電界効果トランジスタ（ｂ）と、
前記ｎチャネル電界効果トランジスタ（ｂ）のバックゲートと前記グランドとの間に接続され、前記ｎチャネル電界効果トランジスタ（ｂ）のゲートがオンしたときにオンし、前記ゲートがオフしたときにオフするひとつのスイッチ手段（２２）と、を有することを特徴とする。
【００２１】
本発明によれば、電界効果トランジスタ（ｂ）を有する切替回路（１８）の寄生トランジスタ（Ｔｒ２）のベース（ｂ−４）をオフ電圧にするスイッチ手段（２２）を有することにより、寄生トランジスタ（Ｔｒ２）を流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。
【００２３】
また本発明によれば、スイッチ手段（２２）を切替回路（１８）の電界効果トランジスタ（ｂ）のバックゲートと、グランドに接続することにより、寄生トランジスタ（Ｔｒ２）に流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。
【００２４】
尚、上記の括弧内の符号は本発明の理解を容易にするために付したものであり、一例に過ぎず、これらに限定されるものではない。
【００２５】
【発明の実施の形態】
図１は、本発明の一実施例である切替回路が設けられた集積回路を示す図である。
【００２６】
図１において、集積回路（ＩＣ）１２は音声処理回路１４、切替回路１８、スイッチ１９、電源２０、２１で構成される。この集積回路１２は、音声入力端子１３であるＡから音声信号が入力され、音声処理回路１４によって、音声信号の増幅等が行われる。音声処理された音声信号は音声信号端子１５のＢから、切替端子１７の信号に応じて音声出力端子１６のＣに供給される。
【００２７】
切替回路１８ではスイッチ１９の切り替えによって、切り替え処理が行われる。スイッチ１９は電源２０または電源２１のいずれかに切り替えられることにより、音声出力のオン・オフの切り替えを行う。切替回路１８はＦＥＴを用いてスイッチ１９の切り替えに応じて切り替え処理を行うが、ＦＥＴに寄生トランジスタが存在する。このＦＥＴがオンされるとトランジスタがオンされ、寄生電流が流れる。
【００２８】
図２に、本発明の一実施例である集積回路に関する波形を示す図である。
【００２９】
図２のＡの波形は、図１に示した音声入力端子１３での音声波形である。図２のＢの波形は、音声処理回路１４の出力波形である。図２のＣの波形は、切替回路１８の状態を示す波形である。
【００３０】
Ａの音声波形は、音声処理回路１４で増幅され、音声信号端子１５に出力される。また、Ｂ、Ｃの出力波形において、切替回路１８がオフの間は音声処理回路１４の出力は、音声出力端子１６から出力される。時刻ｔで切替回路１８がオンすると、音声処理回路１４の出力は、切替回路１８を介して接地に流れるため、音声出力端子１６からは音声は出力されない。
【００３１】
次に、切替回路１８について詳細に説明する。
【００３２】
図３は、本発明の一実施例である切替回路の回路構成を示す図である。
【００３３】
図３において、切替回路１８は、音声出力端子１６と接地との間に接続される。切替回路１８では、スイッチ１９の電源２０と電源２１との切替に応じてオン・オフされる。
【００３４】
切替回路１８は、抵抗Ｒ３、ＦＥＴｂ、スイッチ２２で構成される。抵抗Ｒ３はスイッチ１９とＦＥＴｂとの間に接続される。ＦＥＴｂは、ゲートｂ−１が抵抗Ｒ３に接続され、ドレインｂ−２が切替端子１７と接続され、ソースｂ−３がＧＮＤに接続される。スイッチ２２は寄生トランジスタＴｒ２のベースとＦＥＴｂのバックゲートとＧＮＤとの間に接続される。
【００３５】
スイッチ２２は、ＦＥＴｂのゲート電圧がハイレベルの時にオンし、ゲート電圧がローレベルの時にオフする。
【００３６】
スイッチ１９の切替に応じてＦＥＴｂのゲートｂ−１がハイレベルになると、ＦＥＴｂはオンする。ＦＥＴｂがオンすると、ドレインｂ−２とソースｂ−３との間に電流が流れる。
【００３７】
この時、ＦＥＴｂのバックゲートもハイレベルとされると、スイッチ２２がオンされる。スイッチ２２がオンされると、バックゲートｂ−４に電流が流れず、オフ電圧の電源となるＧＮＤに流れる。よって、寄生トランジスタＴｒ２のベースに電流は流れずにオフ状態となる。このスイッチ２２の切替によってバックゲートｂ−４に流れる電流を制御することにより、寄生トランジスタＴｒ２のベースに電流が流れることを防ぐことができる。従って、寄生トランジスタＴｒ２に電流が流れず、切替回路１８の消費電力を抑えることができる。
【００３８】
図４は、本発明の一実施例である切替回路のＦＥＴの断面図を示す図である。
【００３９】
図４に示すＦＥＴｂは、ｎ形半導体基板３９上に形成されたｐ形拡散層３８に形成される。また、ＦＥＴｂはアルミ等の金属で形成された電極３５、絶縁膜３６、ｎ形拡散層３７で構成される。このＦＥＴｂはｎチャネルのＦＥＴであり、ｎ形半導体基板３９には、電源２３から電圧Ｖｄｄが印加される。
【００４０】
ＦＥＴｂは、ゲートｂ−１がハイレベルになるとオンし、ローレベルになるとオフする。
【００４１】
ゲートｂ−１がハイレベルになると、バックゲートｂ−４もハイレベルとされる。バックゲートｂ−４がハイレベルとされると、スイッチ２２がオンされる。スイッチ２２がオンされると、寄生トランジスタＴｒ２のベースは、ＧＮＤに接続される。よって、寄生トランジスタＴｒ２はオフされる。
【００４２】
図５は、本発明の一実施例である切替回路の各素子のタイミングチャートである。
【００４３】
図５において、切替回路１８のスイッチ１９が、電源２０または電源２１の切り替えによって集積回路の音声出力をミュートしている。スイッチ１９が電源２１に接続した時に音声を出力し、電源２０に接続した時、音声を出力しないものとする。
【００４４】
スイッチ１９が電源２０に接続されている場合、ＦＥＴｂのゲートｂ−１はローレベルとなる。ＦＥＴｂは、ゲートｂ−１がローレベルのとき、オフする。この時、スイッチ２２はオフされる。また、寄生トランジスタＴｒ２のベースはローレベルであるので、寄生トランジスタＴｒ２はオフとなる。
【００４５】
一方、スイッチ１９が電源２１に接続された場合、ゲートｂ−１がハイレベルとなる。ＦＥＴｂは、ゲートｂ−１がハイレベルとなるとオンして、ドレインｂ−２からソースｂ−３に電流が流れる。
【００４６】
この時、スイッチ２２はオンされる。スイッチ２２がオンされると、寄生トランジスタＴｒ２は、ベースが接地され、オフする。よって、寄生トランジスタＴｒ２に電流は流れない。
【００４７】
従って、上記のように、スイッチ２２をオン・オフすることによって、ＦＥＴｂがオンする時、寄生トランジスタＴｒ２がオンすることを防ぐことができる。これにより、寄生トランジスタＴｒ２に流れる寄生電流を防ぎ、消費電力を抑えることができる。
【００４８】
尚、本発明は、上記実施例に限定されるものではなく、本発明の範囲から逸脱することなく種々の変形例がなされるものである。
【００４９】
【発明の効果】
本発明の集積回路によれば、電界効果トランジスタである切替回路の寄生トランジスタのベースをオフ電圧にするスイッチ手段を有することにより、寄生トランジスタを流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。
【００５０】
また、本発明の集積回路によれば、スイッチ手段を切替回路の電界効果トランジスタのバックゲートとグランドに接続することにより、寄生トランジスタに流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である切替回路が設けられた集積回路を示す図である。
【図２】本発明の一実施例である集積回路に関する波形を示す図である。
【図３】本発明の一実施例である切替回路の回路構成を示す図である。
【図４】本発明の一実施例である切替回路のＦＥＴの断面図を示す図である。
【図５】本発明の一実施例である切替回路の各素子のタイミングチャートである。
【図６】従来の集積回路の一例の回路構成図である。
【図７】従来の一例である切替回路の回路構成を示す図である。
【図８】従来の一例である切替回路のＦＥＴの断面図を示す。
【図９】従来の一例である切替回路の各素子のタイミングチャートを示す図である。
【符号の説明】
１、２、２０、２１  電源
３、１９、２２  スイッチ
４、１７  切替端子
５、１８  切替回路
１０、１２  集積回路（ＩＣ）
７、１４  音声処理回路
ａ、ｂ  ＦＥＴ
Ｔｒ１、Ｔｒ２  寄生トランジスタ
【図１】
0004487373.tif 000002
【図２】
0004487373.tif 000003
【図３】
0004487373.tif 000004
【図４】
0004487373.tif 000005
【図５】
0004487373.tif 000006
【図６】
0004487373.tif 000007
【図７】
0004487373.tif 000008
【図８】
0004487373.tif 000009
【図９】
0004487373.tif 000010