(57)【特許請求の範囲】
【請求項１】
第１のパッドが形成された主表面を有する第１のＩＣチップと、  
前記第１のパッドの一部を露出するように，前記第１のＩＣチップの主表面を覆う第１の保護膜と、  
第２のパッドが形成された第１面と該第１面と対向する第２面とを有し，該第２面が前記第１の保護膜と対向するように，該第１の保護膜上に設けられる第２のＩＣチップと、  
前記第２のパッドの一部を露出するように，前記第２のＩＣチップの第１面を覆う第２の保護膜と、  
前記第２のパッド及び前記第２の保護膜上に設けられ，前記第２のパッドと電気的に接続される導体と、  
前記導体上に設けられ，該導体と電気的に接続される柱状導体と、  
前記柱状導体の一端を露出するように，前記第１及び第２の保護膜と前記導体と前記第２のＩＣチップの側面とを覆う樹脂と、  
前記樹脂から露出した前記柱状導体の一端に設けられた第１の外部端子と、  
前記第１のパッド及び前記第１の保護膜上に設けられ，前記第１のパッドと電気的に接続される第２の導体と、  
一端が前記樹脂から露出するように前記第２の導体上に設けられ，該導体と電気的に接続される第２の柱状導体と、  
前記樹脂から露出した前記第２の柱状導体の一端に設けられた第２の外部端子とを備えたことを特徴とする半導体装置。  
【請求項２】
前記第１のＩＣチップの側面と前記樹脂の側面には、ダイシングによって切断された切断面が形成されることを特徴とする請求項１記載の半導体装置。  
【請求項３】
パッドが形成された主表面を有する第１のＩＣチップと、  
前記パッドの一部を露出するように，前記第１のＩＣチップの主表面を覆う保護膜と、  
前記パッド及び前記保護膜上に設けられ，前記パッドと電気的に接続される導体と、  
前記導体上に設けられ，該導体と電気的に接続される柱状導体と、  
前記導体上に設けられる第２のＩＣチップと、  
前記柱状導体の一端を露出するように、前記保護膜と前記導体と前記第２のＩＣチップとを覆う樹脂と、  
前記樹脂から露出した前記柱状導体の一端に設けられた第１の外部端子と、  
前記第２のＩＣチップは第２のパッドが形成された第１面と前記導体に対向する第２面を有し、  
前記第２のパッドの一部を露出するように、前記第２のＩＣチップの第１面を覆う第２の保護膜と、  
前記第２のパッド及び前記第２の保護膜上に設けられ，前記第２のパッドと電気的に接続される第２の導体と、  
一端が前記樹脂から露出するように前記第２の導体上に設けられ、該導体と電気的に接続される第２の柱状導体と、  
前記樹脂から露出した前記第２の柱状導体の一端に設けれた第２の外部端子とを備えたことを特徴とする半導体装置。  
【請求項４】
前記第１のＩＣチップの側面と前記樹脂の側面には、ダイシングによって切断された切断面が形成されることを特徴とする請求項３記載の半導体装置。  
【請求項５】
第１のパッドが形成された主表面を有する第１のＩＣチップと、  前記第１のパッドの一部を露出するように，前記第１のＩＣチップの主表面を覆う第１の保護膜と、  
第２のパッドが形成された第１面と該第１面と対向する第２面とを有し、該第２面が前記第１の保護膜と対向するように、該第１の保護膜上に設けられる第２のＩＣチップと、前記第２のパッドの一部を露出するように、前記第２のＩＣチップの第１面を覆う第２の保護膜と、  
前記第１及び第２のパッド及び前記第１及び第２の保護膜上に設けられ、前記第１及び第２のパッドと電気的に接続される導体と、  
前記第１のＩＣチップの主表面上に形成された前記導体上に設けられ，該導体と電気的に接続される第１の柱状導体と、  
前記第２のＩＣチップの主表面上に形成された前記導体上に設けられ，該導体と電気的に接続される第２の柱状導体と、  
前記第１及び第２の柱状導体の一端を露出するように、前記第１及び第２の保護膜と前記導体と前記第２のＩＣチップの側面とを覆う樹脂と、  
前記樹脂から露出した前記第１の柱状導体の一端に設けられた第１の外部端子と、  
前記樹脂から露出した前記第２の柱状導体の一端に設けられた第２の外部端子とを備えたことを特徴とする半導体装置。  
【請求項６】
前記第１のＩＣチップはロジック系チップであり、前記第２のＩＣチップはメモリ系チップであることを特徴とする請求項５に記載の半導体装置。  
【請求項７】
前記第１及び第２のＩＣチップは共にロジック系チップであることを特徴とする請求項５に記載の半導体装置。  
【請求項８】
前記第１及び第２のＩＣチップは共にメモリ系チップであることを特徴とする請求項５に記載の半導体装置。
【請求項９】
前記第１のＩＣチップの側面と前記樹脂の側面には、ダイシングによって切断された切断面が形成されることを特徴とする請求項５記載の半導体装置。  
【請求項１０】
第１のパッドが形成された主表面を有する第１のＩＣチップと、  
前記第１のパッドの一部を露出するように、前記第１のＩＣチップの主表面を覆う保護膜と、  
第２のパッドが形成された第１面と該第１面と対向する第２面とを有し、前記第２面が前記第１のＩＣチップの主表面と対向するように前記主表面上に形成され、該第２のパッドの一部を除き、  該第１面及び第２面が該保護膜に覆われている第２のＩＣチップと、  
前記第１及び第２のパッド及び前記保護膜上に設けられ、前記第１及び第２のパッドと電気的に接続される導体と、  
前記第２のＩＣチップ上の前記導体上に設けられ、該導体と電気的に接続される第１の柱状導体と、  
前記第１のＩＣチップ上の前記導体上に設けられ、該導体と電気的に接続される第２の柱状導体と、  
前記第１及び第２の柱状導体の一端を露出するように、前記保護膜と前記導体とを覆う樹脂と、  
前記樹脂から露出した前記第１の柱状導体の一端に設けられた第１の外部端子と、  
前記樹脂から露出した前記第２の柱状導体の一端に設けられた第２の外部端子とを備えたことを特徴とする半導体装置。  
【請求項１１】
前記第１のＩＣチップの側面と前記樹脂の側面には、ダイシングによって切断された切断面が形成されることを特徴とする請求項１０記載の半導体装置。  
【請求項１２】
第１のパッドが形成された主表面を有する第１のＩＣチップと、  
前記第１のパッド上に設けられ、該パッドと電気的に接続される第１の柱状導体と、  
第２のパッドが形成された第１面と該第１面に対向する第２面とを有し、該第２面が前記第１のＩＣチップの主表面と対向するように、接着シートによって該第１のＩＣチップの主表面上に設けられる第２のＩＣチップと、  
前記第２のパッド上に設けられ、該パッドと電気的に接続される第２の柱状導体と、  
前記第１及び第２の柱状導体の一端を露出するように、前記第１のＩＣチップの主表面と、前記接着シートによって前記第１のＩＣチップの前記主表面上に搭載された前記第２のＩＣチップの第１面及び側面とを覆う樹脂と、  
前記樹脂から露出した前記第１の柱状導体の一端に設けられる第１の外部端子と、  
前記樹脂から露出した前記第２の柱状導体の一端に設けられる第２の外部端子とを備えたことを特徴とする半導体装置。  
【請求項１３】
前記第１のＩＣチップの側面と前記樹脂の側面には、ダイシングによって切断された切断面が形成されることを特徴とする請求項１２記載の半導体装置。  
【請求項１４】
表面に形成された第１の電極パッドと、前記第１の電極パッドの一部を露出するように前記表面に設けられる第１の保護膜と、前記第１の電極パッド上及び前記第１の保護膜の一部上に設けられる第１の導体と、前記導体上に設けられる第１の柱状電極と、前記第１の柱状電極の先端に設けられる第１の外部端子と、前記外部端子を除き前記第１の保護膜と前記第１の導体と前記第１の柱状電極の側面とを覆う第１の樹脂とを備えた第１のＩＣチップを準備する工程と、  
第２及び第３の電極パッドが形成された表面を有する第２のＩＣチップを準備する工程と、前記第２及び第３の電極パッドの一部を露出するように前記第２のＩＣチップの前記表面に、第２の保護膜を設ける工程と、  
前記第２の電極パッド上及び前記第２の保護膜の一部上に、第２の導体を設ける工程と、  
前記第３の電極パッド上及び前記第２の保護膜の一部上に、第３の導体を設ける工程と、  
前記第１の外部端子が前記第２の導体と接触するように、前記第１のＩＣチップを前記第２のＩＣチップ上に設ける工程と、  
前記第３の導体上に、第２の柱状電極を設ける工程と、  
前記第２の柱状電極の先端に、第２の外部端子を設ける工程と、  
前記第２の外部端子を除き、前記第１のＩＣチップと前記第２の導体と前記第２の保護膜とを樹脂で第２の樹脂で覆う工程とを備えたことを特徴とする半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップサイズパッケージを用い、マルチチップ化した半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器の小型化に伴い，半導体装置を実装する際，高密度実装を可能にするさまざまな方法が検討されている。そのなかで，半導体装置の小型化と，複数の部品実装の高密度化を進める方法がある。半導体装置の小型化については，ＩＣチップを内蔵する半導体パッケージの小型化が検討され，ＩＣチップとほぼ同一のサイズをもつチップサイズパッケージ（以下，ＣＳＰと略す）と称する半導体パッケージがある。複数の部品実装の高密度化については，複数のＩＣチップやその他の部品を単一のモジュールあるいはパッケージに内蔵した，マルチチップモジュール（以下，ＭＣＭと略す）あるいはマルチチップパッケージ（以下，ＭＣＰと略す）がある。
【０００３】
従来のＣＳＰの構造の一例を図１７に示す。ＩＣチップ１上にはアルミ電極パッド２が形成されている。アルミ電極パッド２は，ＩＣチップ１の内部集積回路と電気的に接続されている。アルミ電極パッド２に接続して，その上には，柱状の導体である銅ポスト５が形成されている。樹脂３０は，上記導体およびＩＣチップ１の少なくとも集積回路形成面を封止している。
【０００４】
銅ポスト５上および，樹脂３０上の所定位置には，表面に金，スズ等のメッキが施された再配線パターン６が間隔をおいて複数形成されている。再配線パターン６上には，外部接続端子用のハンダボール７が形成されている。アルミ電極パッド２，銅ポスト５，再配線パターン６，ハンダボール７は電気的に接続されている。これにより，ＩＣチップ１の内部集積回路は外部基板と電気的に接続可能となっている。このようにして，ＩＣチップ１とほぼ同一サイズのパッケージを構成している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら，上記のＣＳＰの中でも，特にインターポーザーと称する中間基板を内蔵しないＣＳＰは，その外形サイズと構造から複数のＩＣチップを内蔵できず，ＭＣＰ化するのが困難であった。そのため，実装基板上の複数の半導体パッケージを電気的に配線する場合，配線長が長くなり，高密度実装のみならず最終的な電子機器の高速化という点においても障害になっていた。
【０００６】
一方，インターポーザーを内蔵する半導体パッケージにおいては，複数のＩＣチップをインターポーザー上に実装可能であるが，パッケージサイズがＩＣチップより大きくなり，さらにインターポーザーを内蔵するためパッケージのコストが高価になるという問題があった。
【０００７】
本発明は，このような問題に鑑みてなされたもので，その目的とするところは，インターポーザーを内蔵しないＣＳＰにおいてＭＣＰ化が可能な半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために，本発明のある観点によれば，第１のパッドが形成された主表面を有する第１のＩＣチップと、第１のパッドの一部を露出するように第１のＩＣチップの主表面を覆う第１の保護膜と、第２のパッドが形成された第１面と第１面と対向する第２面とを有し第２面が第１の保護膜と対向するように第１の保護膜上に設けられる第２のＩＣチップと、第２のパッドの一部を露出するように第２のＩＣチップの第１面を覆う第２の保護膜と、第２のパッド及び第２の保護膜上に設けられ第２のパッドと電気的に接続される導体と、導体上に設けられ導体と電気的に接続される柱状導体と、柱状導体の一端を露出するように第１及び第２の保護膜と導体と第２のＩＣチップの側面とを覆う樹脂と、樹脂から露出した柱状導体の一端に設けられた第１の外部端子と、第１のパッド及び第１の保護膜上に設けられ第１のパッドと電気的に接続される第２の導体と、一端が樹脂から露出するように第２の導体上に設けられ導体と電気的に接続される第２の柱状導体と、樹脂から露出した第２の柱状導体の一端に設けられた第２の外部端子とを備えた半導体装置が提供される。
【０００９】
上記課題を解決するために，本発明の別の観点によれば，パッドが形成された主表面を有する第１のＩＣチップと、パッドの一部を露出するように第１のＩＣチップの主表面を覆う保護膜と、パッド及び保護膜上に設けられパッドと電気的に接続される導体と、導体上に設けられ導体と電気的に接続される柱状導体と、導体上に設けられる第２のＩＣチップと、柱状導体の一端を露出するように保護膜と導体と第２のＩＣチップとを覆う樹脂と、樹脂から露出した柱状導体の一端に設けられた第１の外部端子と、第２のＩＣチップは第２のパッドが形成された第１面と導体に対向する第２面を有し、第２のパッドの一部を露出するように第２のＩＣチップの第１面を覆う第２の保護膜と、第２のパッド及び第２の保護膜上に設けられ第２のパッドと電気的に接続される第２の導体と、一端が樹脂から露出するように第２の導体上に設けられ導体と電気的に接続される第２の柱状導体と、樹脂から露出した第２の柱状導体の一端に設けられた第２の外部端子とを備えたことを特徴とする半導体装置が提供される。
【００１０】
上記課題を解決するために，本発明の別の観点によれば、第１のパッドが形成された主表面を有する第１のＩＣチップと、第１のパッドの一部を露出するように第１のＩＣチップの主表面を覆う第１の保護膜と、第２のパッドが形成された第１面と第１面と対向する第２面とを有し第２面が第１の保護膜と対向するように第１の保護膜上に設けられる第２のＩＣチップと、第２のパッドの一部を露出するように第２のＩＣチップの第１面を覆う第２の保護膜と、第１及び第２のパッド及び第１及び第２の保護膜上に設けられ第１及び第２のパッドと電気的に接続される導体と、第１のＩＣチップの主表面上に形成された導体上に設けられ導体と電気的に接続される第１の柱状導体と、第２のＩＣチップの主表面上に形成された導体上に設けられ導体と電気的に接続される第２の柱状導体と、第１及び第２の柱状導体の一端を露出するように第１及び第２の保護膜と導体と第２のＩＣチップの側面とを覆う樹脂と、樹脂から露出した第１の柱状導体の一端に設けられた第１の外部端子と、樹脂から露出した第２の柱状導体の一端に設けられた第２の外部端子とを備えたことを特徴とする半導体装置が提供される。
【００１１】
上記課題を解決するために，本発明の別の観点によれば、第１のパッドが形成された主表面を有する第１のＩＣチップと、第１のパッドの一部を露出するように第１のＩＣチップの主表面を覆う保護膜と、第２のパッドが形成された第１面と第１面と対向する第２面とを有し第２面が第１のＩＣチップの主表面と対向するように主表面上に形成され第２のパッドの一部を除き第１面及び第２面が保護膜に覆われている第２のＩＣチップと、第１及び第２のパッド及び保護膜上に設けられ第１及び第２のパッドと電気的に接続される導体と、第２のＩＣチップ上の導体上に設けられ導体と電気的に接続される第１の柱状導体と、第１のＩＣチップ上の導体上に設けられ導体と電気的に接続される第２の柱状導体と、第１及び第２の柱状導体の一端を露出するように保護膜と導体とを覆う樹脂と、樹脂から露出した第１の柱状導体の一端に設けられた第１の外部端子と、樹脂から露出した第２の柱状導体の一端に設けられた第２の外部端子とを備えた半導体装置が提供される。
【００１２】
上記課題を解決するために，本発明の別の観点によれば、第１のパッドが形成された主表面を有する第１のＩＣチップと、第１のパッド上に設けられパッドと電気的に接続される第１の柱状導体と、第２のパッドが形成された第１面と第１面に対向する第２面とを有し第２面が第１のＩＣチップの主表面と対向するように第１のＩＣチップの主表面上に設けられる第２のＩＣチップと、第２のパッド上に設けられパッドと電気的に接続される第２の柱状導体と、第１及び第２の柱状導体の一端を露出するように第１のＩＣチップの主表面と第２のＩＣチップの第１面及び側面とを覆う樹脂と、樹脂から露出した第１の柱状導体の一端に設けられる第１の外部端子と、樹脂から露出した第２の柱状導体の一端に設けられる第２の外部端子とを備えたことを特徴とする半導体装置が提供される。
【００１３】
上記課題を解決するために，本発明の別の観点によれば、表面に形成された第１の電極パッドと、第１の電極パッドの一部を露出するように表面に設けられる第１の保護膜と、第１の電極パッド上及び第１の保護膜の一部上に設けられる第１の導体と、導体上に設けられる第１の柱状電極と、第１の柱状電極の先端に設けられる第１の外部端子と、外部端子を除き第１の保護膜と第１の導体と第１の柱状電極の側面とを覆う第１の樹脂とを備えた第１のＩＣチップを準備する工程と、第２及び第３の電極パッドが形成された表面を有する第２のＩＣチップを準備する工程と、第２及び第３の電極パッドの一部を露出するように第２のＩＣチップの表面に第２の保護膜を設ける工程と、第２の電極パッド上及び第２の保護膜の一部上に第２の導体を設ける工程と、第３の電極パッド上及び第２の保護膜の一部上に第３の導体を設ける工程と、第１の外部端子が第２の導体と接触するように第１のＩＣチップを第２のＩＣチップ上に設ける工程と、第３の導体上に第２の柱状電極を設ける工程と、第２の柱状電極の先端に第２の外部端子を設ける工程と、第２の外部端子を除き第１のＩＣチップと第２の導体と第２の保護膜とを樹脂で第２の樹脂で覆う工程とを備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
以上，詳細に説明したように本発明によれば，インターポーザーを内蔵しないＣＳＰにおいてＭＣＰ化が可能な半導体装置および半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１６】
図１は本発明の第１の実施の形態を示す構造断面図である。支持基板となるＩＣチップ１０１上に別のＩＣチップ１１１がダイボンディングされてパッケージに内蔵されている。支持基板となるＩＣチップ１０１とパッケージのサイズは同等である。
【００１７】
ＩＣチップ１０１上にはパッド１０２と，２層の表面保護膜１０３，１０４が形成されている。パッド１０２はＩＣチップ１０１の内部集積回路と電気的に接続されている。表面保護膜１０３および１０４は，集積回路の表面保護のためのものであり，パッド１０２上に開口部を有する。さらに，パッド１０２に接続し表面保護膜１０４上に導体１０５，導体１０５に接続して柱状の導体１０６，導体１０６上に接続材料１０７が形成されている。
【００１８】
導体１０５，１０６によりパッド１０２からパッケージの外部端子へ電気的に接続でき，接続材料１０７により，パッケージを外部基板（図示せず）に接続できる。すなわち，一連の接続されたパッド１０２，導体１０５，１０６，接続材料１０７により，ＩＣチップ１０１の内部集積回路と外部基板とを電気的に接続できる。
【００１９】
表面保護膜１０４上には，ダイボンディング材料１０８を介してＩＣチップ１１１がダイボンディングされている。ＩＣチップ１１１は，支持基板となるＩＣチップ１０１とは別のチップであり，ＩＣチップ１０１より小さく，かつ同一パッケージに内蔵できる程薄く研削されている。
【００２０】
ＩＣチップ１１１上にはパッド１１２と，２層の表面保護膜１１３，１１４が形成されている。パッド１１２はＩＣチップ１１１の内部集積回路と電気的に接続されている。表面保護膜１１３および１１４は，集積回路の表面保護のためのものであり，パッド１１２上に開口部を有する。さらに，パッド１１２に接続し表面保護膜１１４上に導体１１５，導体１１５に接続して柱状の導体１１６，導体１１６上に接続材料１１７が形成されている。そして，樹脂１３０は全てのＩＣチップの少なくとも集積回路形成面を封止している。
【００２１】
導体１１５，１１６によりパッド１１２からパッケージの外部端子へ電気的に接続でき，接続材料１１７により，パッケージを外部基板へ接続できる。すなわち，一連の接続されたパッド１１２，導体１１５，１１６，接続材料１１７により，ＩＣチップ１１１の内部集積回路とパッケージの外部基板とを電気的に接続できる。
【００２２】
表面保護膜１０３，１０４および１１３，１１４は，それぞれＩＣチップ１０１および１１１の表面保護膜である。ここでは表面保護膜１０３および１１３はシリコン酸化膜もしくはシリコン窒化膜とし，表面保護膜１０４および１１４はポリイミドなどの高分子樹脂からなる膜とする。これらの表面保護膜は単層構成でもよいが複合層構成にすることにより，ＩＣチップ上の導体形成やダイボンディングなどの加工の影響，およびパッケージを基板へ接続した後の熱応力の影響から集積回路をより保護できる。
【００２３】
導体１０５，１１５は，それぞれパッド１０２と導体１０６，パッド１１２と導体１１６を結ぶ導体配線である。ここではチタンおよび銅からなる複合層構成の金属材料によるものとする。この場合，チタン層はパッドや表面保護膜との密着性や拡散防止機能のために形成され，銅層は主として電気的な接続材料としての機能のために形成する。無論，単層構成でもよいし材料構成を問うものではない。複合層構成の場合の材料構成例については，クロム−銅，クロム−金，ニッケル−銅，ニッケル−金，チタン／タングステン−銅，チタン／タングステン−金等さまざまなものが考えられる。
【００２４】
導体１０６，１１６は，それぞれ導体１０５，１１５からパッケージ外部へ電気的接続を施すための導体で，少なくも樹脂１３０よりその一部が露出している必要がある。材料としては電気抵抗の低い材料が好ましく銅，金，アルミニウムなどが挙げられる。
【００２５】
なお，図１では支持基板となるＩＣチップ以外の内蔵ＩＣチップは，ＩＣチップ１１１の１つしか示していないが，複数のＩＣチップであってもよい。この点は，以下に述べる実施の形態についても同様である。ここで，支持基板となるＩＣチップ１０１をロジック系チップとし，内蔵されるＩＣチップ１１１をメモリ系チップとすれば，ロジック系とメモリ系の混載が可能となる。またＩＣチップの組み合わせは上記に限定されるものではなく，メモリ系の半導体素子同士，ロジック系半導体素子同士でも可能である。
【００２６】
図８は，図１に示した構造の半導体パッケージを実装基板に実装した図である。ＩＣチップ１０１，１１１を内蔵した半導体装置１００が，実装基板１５０に実装基板上配線１５１により実装されている。なお，図８では半導体装置１００の上下は図１とは逆になっている。半導体装置１００を実装基板１５０に実装することにより，ＩＣチップ１０１，１１１が実装基板上配線１５１に電気的に接続される。半導体装置１００単体の状態ではＩＣチップ１０１，１１１間は電気的には直接接続されていないが，実装基板１５０に実装した状態では実装基板上配線１５１を介して，ＩＣチップ１０１とＩＣチップ１１１は接続されている。
【００２７】
以下に，図９を参照しながら，ＩＣチップ１０１にＩＣチップ１１１を搭載する方法を説明する。まず，ＩＣチップ１０１においては，パッド１０２，表面保護膜１０３，１０４，導体１０５，１０６が形成された状態，ＩＣチップ１１１においては，パッド１１２，表面保護膜１１３，１１４，導体１１５，１１６が形成された状態のものを準備する。ここで，ＩＣチップ１０１は既にダイシングされ個片化されたものでもダイシング前のウエハ状態でもかまわない。
【００２８】
ＩＣチップ１０１へＩＣチップ１１１をダイボンディングする際，ＩＣチップ１０１が個片化されたＩＣチップの場合は，図９（１）に示すように，個片化されたＩＣチップ１９９を個片化されたＩＣチップ１９１上にダイボンディング材料１０８でボンディングすることになる。ＩＣチップ１０１がダイシング前のウエハ状態であれば図９（２）に示すように，個片化されたＩＣチップ１９９をウエハ１８１上にダイボンディング材料１０８でボンディングすることになる。
【００２９】
半導体パッケージには可能限界までの小型化が要求されるので，ＩＣチップ１０１とＩＣチップ１１１は可能な限り薄く並行にダイボンディングされることが望まれる。したがって，ダイボンディング材料１０８は薄くかつ均一な厚さが得られるものが好ましい。ダイボンディング材料１０８は，銀を主材料とする導電性ペーストや液状ポリイミド，シート状接着剤などさまざまなものが考えられる。
【００３０】
個片化されたＩＣチップを支持基板となるＩＣチップへ搭載する場合は，これら２つのＩＣチップに傷が生じるなどの心配がない。一方，個片化されたＩＣチップを個片化される前のウエハ状態のＩＣへ搭載する場合は，以後の工程をウエハ単位で一括処理できるので製造が容易になるという利点がある。
【００３１】
次に，図１０を参照しながら，半導体パッケージの外部へ電気的接続を施すための柱状の導体１０６および１１６において，パッケージの同一表面に導体を露出させる方法について述べる。前述したＩＣチップ１０１にＩＣチップ１１１を搭載すると，その上に形成されている導体１０６および１１６は，一般に図１０に示すように高さが不揃いとなる。柱状の導体１０６および１１６の形成は，厚膜レジストでパターンを形成しメッキにより行うか，既存の微細な柱状部品を接着・固定することにより行われる。しかし，ＩＣチップ１０１にＩＣチップ１１１を搭載した時に導体１０６および１１６の最上面が同一表面に均一に露出するように，上記の導体形成時に導体１０６および１１６の高さをあらかじめ調整するのは困難である。
【００３２】
よって，ＩＣチップ１０１にＩＣチップ１１１を搭載し，導体１０６および１１６の高さが不揃いの状態で，両者の最上面より高い面１００１まで樹脂１３０により封止する。次に，樹脂１３０を１００２の面まで研磨もしくはエッチングする。この時，導体１０６および１１６も同時に研磨もしくはエッチングする。これにより，各ＩＣ上に形成された柱状の導体１０６および１１６を，パッケージの同一表面に露出することができる。
【００３３】
次に，本発明で提供するＭＣＰ化された半導体装置の電気的試験方法について説明する。これには，半導体装置の状態により２つの方法が考えられる。１つは，ＭＣＰ化された半導体装置が個片化された状態であり，その個片化された１つのパッケージ毎に試験する方法である。もう１つの方法は，支持基板となるＩＣがウエハの状態であり，かつ内蔵されるＩＣチップが搭載され樹脂封止され柱状導体が露出した時点で試験する方法である。
【００３４】
前者の試験方法は，個別に試験を行うことができるので，確実に試験が行われ，不良品については判明した時点で良品と分別可能である。後者の試験方法は，いわゆるブロービング方式が応用可能で，前者の試験方法と比較すると特別な試験用ソケットなどの特殊な治具を準備する必要がない。いずれにしても，内蔵される各ＩＣを個々に試験した後組み合わせるだけではなく，ＭＣＰ化された半導体装置で電気的試験を行うことにより，内蔵される複数のＩＣ間の電気的接続，および組み合わせて初めて確認可能な機能の試験が可能になる。
【００３５】
以上より，本実施の形態によれば，以下に述べる多数の効果が得られる。インターポーザーを使用することなく，複数のＩＣチップを内蔵できるＭＣＰであり，かつそのパッケージサイズは内蔵されるＩＣチップの中で最大のものと同サイズでよいため，実装基板上に高密度実装が可能になる。また，複数のＩＣチップが半導体パッケージに内蔵され，全て樹脂封止されているので，パッケージ外部に別のＩＣチップを装着したものに比較して耐湿性等における信頼性が高い。複数のＩＣチップを同時に実装できるので，実装基板に対する実装加工工程が少なくなりコストが低減できる。実装基板に１つのＭＣＰを実装することにより，内蔵された複数のＩＣチップを同時に電気的に接続することができる。
【００３６】
また，支持基板となるＩＣが個片化された状態の場合は，個片化されたＩＣチップ上に別の個片化されたＩＣチップを搭載するので，個片化される前に隣接していたＩＣチップに傷をつけるなどの不具合がなくなる。支持基板となるＩＣがウエハ状態の場合は，ウエハ上に複数の個片化されたＩＣチップを搭載し，以後の工程となる樹脂封止および導体露出，端子処理をウエハ単位で一括処理できるので，製造が容易になる。
【００３７】
支持基板となるＩＣ上に複数の個片化されたＩＣチップを搭載し，樹脂封止後
各ＩＣ上に形成された柱状の導体を樹脂とともに研磨しあるいはエッチングすることにより，容易に半導体パッケージの同一表面に柱状の導体を均一に露出させることができる。
【００３８】
１つの半導体パッケージに複数のＩＣチップが内蔵された状態で電気的検査を行う試験方法を採用することにより，確実に試験が行われるとともに不良品についてはその時点で良品と分別することが可能である。支持基板となるＩＣがウエハの状態であり，他の個片化されたＩＣチップを搭載し，樹脂封止し，支持基板となるＩＣを個片化する前に電気的検査を行う試験方法の場合は，いわゆるブロービング方式が応用可能で前者の試験方法と比較して特別に試験用ソケットなど特殊な治具の準備を必要としない。ＭＣＰ化された半導体装置で電気的試験を行うことにより，内蔵される複数のＩＣ間の電気的接続，および組み合わせて初めて確認可能な機能の試験が可能になる。
【００３９】
図２は，本発明の第２の実施の形態を示す構造断面図である。本実施の形態では，導体１０５の１つが導体２０５に代替されている。導体２０５はＩＣチップ１１１のダイボンディング領域まで延長され，その上にＩＣチップ１１１がダイボンディング材料２０８によりボンディングされている。ダイボンディング材料２０８は導電性を有する。
【００４０】
このような構造により，ＩＣチップ１１１の裏面は，接続材料１０７およびＩＣチップ１０１の内部集積回路と，ダイボンディング材料２０８，導体２０５を介して電気的に接続されている。よって，図２で示す半導体装置を実装基板に接続すると，接続材料１０７，導体２０５，ダイボンディング材料２０８を介してＩＣチップ１１１の裏面電位を固定できる。
【００４１】
本実施の形態によれば，第１の実施の形態の効果に加えて，半導体パッケージに内蔵されるＩＣチップの裏面電位を固定することができ，半導体装置の安定した機能が得られる。
【００４２】
図３は，本発明の第３の実施の形態を示す構造断面図である。本実施の形態では，第１の実施の形態における導体１０５および１１５に代わり，導体３０５および３１５が設けられ，そして新たにＩＣチップ１１１の側面に絶縁材料３０９が設けられている。導体３０５および３１５は延長され絶縁材料３０９の表面を介して接続されている。
【００４３】
導体３０５および３１５が接続されたことにより，支持基板となるＩＣチップ１０１と内蔵されるＩＣチップ１１１がパッケージ内部で電気的に接続される。また，ＩＣチップ１０１上に複数のＩＣチップをダイボンディングする場合，それらのＩＣチップにも導体３０５および３１５と同様の導体を設け，適宜配置することにより，支持基板以外の内蔵される複数のＩＣチップ間を電気的に接続することができる。なお，本実施の形態においては導体１１６，接続材料１１７は必ずしも必要ではない。
【００４４】
本実施の形態によれば，第１の実施の形態の効果に加えて，半導体パッケージに内蔵される複数のＩＣチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより，内蔵されるＩＣチップ間の電気的接続を考慮した配線を，半導体装置を接続する接続基板上に形成する必要がない。また，半導体パッケージに内蔵される複数のＩＣチップ間の電気的接続がより短い配線を使用し施すことが可能になるため，半導体装置の高速化が図れる。
【００４５】
図４は，本発明の第４の実施の形態を示す構造断面図である。本実施の形態ではさらに，表面保護膜１０４に代わり表面保護膜１０４よりも厚みを増した表面保護膜４０４を設けている。そして，表面保護膜４０４は，ＩＣチップ１１１と同等サイズの孔部，およびパッド１０２上に設けられた開口部を有する。ＩＣチップ１１１は，孔部に埋め込まれてダイボンディングされる。導体４０５はパッド１０２に接続した後は表面保護膜４０４の表面上を延長し，導体４１５と接続している。ここで，表面保護膜４０４の材料としてはポリイミドなどの高分子樹脂を用いている。
【００４６】
導体４０５および４１５が接続されたことにより，支持基板となるＩＣチップ１０１と内蔵されるＩＣチップ１１１がパッケージ内部で電気的接続される。また，ＩＣチップ１０１上に複数のＩＣチップをダイボンディングする場合，それら複数の内蔵されるＩＣチップ間も，支持基板となるＩＣチップの表面に形成される導体を介して電気的に接続される。さらに，厚みを増した表面保護膜４０４に孔部を設けその中にＩＣチップ１１１を埋め込むようにしたことにより，支持基板となるＩＣチップ１０１にダイボンディングされるＩＣチップ１１１の厚さによって生じる段差を少なくとも第３の実施の形態に比較して改善できる。
【００４７】
このような構造は，個片化されたＩＣチップを個片化される前のウエハ状態のＩＣへ搭載する製造方法を選択する場合に有利となる。というのは，ウエハおよびＩＣチップ１１１の表面に同時に導体形成およびそのパターニングを施すことができ，導体４０５と４１５を電気的に接続する構造の形成が一括して行えるからである。また，半導体パッケージの内部の樹脂封止される面がより平坦化されるため，樹脂１３０による封止も容易になる。なお，本実施の形態においては導体１１６，接続材料１１７は必ずしも必要ではない。
【００４８】
本実施の形態によれば，第３の実施の形態の効果に加えて，支持基板となるＩＣチップにダイボンディングされるＩＣチップの厚さによって生じる段差が改善されているため，支持基板となるＩＣチップ上の導体と内蔵されるそれ以外のＩＣチップ上の導体を電気的に接続する構造の形成が容易になる。また，樹脂封止も容易になる。
【００４９】
図５は，本発明の第５の実施の形態を示す構造断面図である。本実施の形態が前述の実施の形態と大きく異なる点は，支持基板となるＩＣチップ１０１上に，別のＩＣチップ５１１がフェイスダウンボンディングされてパッケージに内蔵されている点である。ＩＣチップ５１１は，支持基板となるＩＣチップ１０１とは別のチップであり，ＩＣチップ１０１より小さく，かつ同一パッケージに内蔵できる程薄く研削されている。
【００５０】
ＩＣチップ５１１にはパッド５１２と，表面保護膜５１３が形成されている。パッド５１２はＩＣチップ５１１の内部集積回路と電気的に接続されている。表面保護膜５１３は，集積回路の表面保護のためのものであり，ＩＣチップ５１２表面を覆い，パッド５１２上に開口部を有する。さらに，パッド５１２に接続し表面保護膜５１３の外側に電極接続材料５１８が形成されている。電極接続材料５１８としては，例えばバンプ電極や印刷などで形成される導電性樹脂などを用いることができる。ＩＣチップ１０１のパッド１０２に接続している導体５０５は，第１の実施の形態の導体１０５に比べ延長されて形成され，電極接続材料５１８と電気的に接続されている。
【００５１】
導体５０５と電極接続材料５１８が接続されたことにより，支持基板となるＩＣチップ１０１と内蔵されるＩＣチップ５１１がパッケージ内部で電気的接続される。また，支持基板となるＩＣチップ１０１以外の複数の内蔵されるチップ間も，支持基板となるＩＣチップの表面に形成される導体を介して電気的接続される。また，ＩＣチップ５１１は，電極接続材料５１８により外部端子と接続するため，前述の実施の形態で用いた導体１１５，１１６，接続材料１１７等が不要になる。また，導体１１５，１１６がないため，１層の表面保護膜５１３だけで十分となり，表面保護膜１１４も不要になる。
【００５２】
本実施の形態によれば，第１の実施の形態の効果に加えて，半導体パッケージに内蔵される複数のＩＣチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより，内蔵されるＩＣチップ間の電気的接続を考慮した配線を，半導体装置を接続する接続基板上に形成する必要がない。また，半導体パッケージに内蔵される複数のＩＣチップ間の電気的接続をより短い配線で行うことが可能になるため，半導体装置の高速化が図れる。さらに，前述の実施の形態に比べ，半導体パッケージに内蔵される，支持基板になるＩＣチップ以外のＩＣチップに対する加工が簡素化できる。
【００５３】
図６は，本発明の第６の実施の形態を示す構造断面図である。本実施の形態も，第５の実施の形態と同様に，支持基板となるＩＣチップ１０１上に，別のＩＣチップ５１１がフェイスダウンボンディングされてパッケージに内蔵されている。ただし，本実施の形態では，ＩＣチップ１０１上に新たに，パッド６０２，パッド６０２に接続して表面保護膜１０４上に導体６０５が形成されている。パッド６０２はＩＣチップ１０１の内部集積回路と電気的に接続されている。表面保護膜１０３および１０４は，パッド６０２上に開口部を有する。導体６０５は，ここではＩＣチップ１０１とＩＣチップ５１１の間に形成されており，ＩＣチップ５１１の電極接続材料５１８と電気的に接続されている。導体６０５は，導体１０５とは異なり，外部端子に接続可能な導体１０６および接続材料１０７とは接続されていない。パッド６０２は，導体６０５と電極接続材料５１８が接続されるのに好適な位置に配置される。
【００５４】
パッド６０２，導体６０５を設け，導体６０５と電極接続材料５１８が接続されたことにより，支持基板となるＩＣチップ１０１と内蔵されるＩＣチップ５１１がパッケージ内部で電気的接続される。さらに，ＩＣチップ１０１上に複数のＩＣチップをボンディングする場合，それら複数の内蔵されるＩＣチップ間を，導体６０５を介して電気的に接続することができる。
【００５５】
本実施の形態によれば，第５の実施の形態の効果に加えて，支持基板になるＩＣチップとそれ以外の半導体パッケージに内蔵されるＩＣチップの間でそれぞれの内部集積回路の電気的接続が可能であり，配線の自由度が高まり，より高密度な内部配線構造を提供できる。
【００５６】
図７は，本発明の第７の実施の形態を示す構造断面図である。本実施の形態も，第５，第６の実施の形態と同様に，支持基板となるＩＣチップ１０１上に，別のＩＣチップ７１１がフェイスダウンボンディングされてパッケージに内蔵されている。ただし，本実施の形態では，第５の実施の形態の構造に加えて，ＩＣチップ７１１内部に，新たに貫通電極７１９を設ける。貫通電極７１９はＩＣチップ７１１を貫通し，内部に導体７２０を有する。導体７２０は，ＩＣチップ７１１の半導体基板とは絶縁されている。ここでは貫通電極７１９は貫通孔と貫通孔側壁に設けた導体７２０からなるものとして図示しているが，上記以外の構造であってもよい。例えば，ＩＣチップ７１１を貫通する柱状の導体を設け，ＩＣチップ７１１の半導体基板と絶縁するよう構成してもよい。
【００５７】
ＩＣチップ１０１に対向するＩＣチップ７１１の表面には，パッド７１２，表面保護膜５１３，電極接続材料５１８が形成されている。パッド７１２は，貫通電極７１９に接続し，かつＩＣチップ１０１の内部集積回路と電気的に接続されている。表面保護膜５１３は，ＩＣチップ７１１表面を覆い，パッド７１２上に開口部を有する。電極接続材料５１８は，パッド７１２に接続し，かつＩＣチップ１０１上の導体５０５にも接続している。
【００５８】
また，ＩＣチップ７１１の裏面には，裏面電極７２２と，２層の表面保護膜７１３，７１４が形成されている。裏面電極７２２は，貫通電極７１９に電気的に接続されている。表面保護膜７１３，７１４は，ＩＣチップ７１１の裏面の形成された配線の表面保護のためのものであり，裏面電極７２２上に開口部を有する。さらに，裏面電極７２２に接続し表面保護膜７１４上に導体７１５，導体７１５に接続して柱状の導体１１６，導体１１６上に接続材料１１７が形成されている。
【００５９】
上記のような構成により，貫通電極７１９の一端は電極接続材料５１８，導体５０５を介してＩＣチップ１０１に接続されており，他端はパッケージ外部への導体と接続されている。これより，ＩＣチップ７１１から貫通電極７１９を通して直接パッケージ外部へ電気的接続が可能になる。
【００６０】
本実施の形態によれば，第５の実施の形態の効果に加えて，支持基板になるＩＣチップとそれ以外の半導体パッケージに内蔵されるＩＣチップの間でそれぞれのＩＣの電気的接続が可能である。また，支持基板以外の内蔵されるＩＣチップから，半導体パッケージ外部へ直接電気的接続が可能になる。これより，多ピン化された半導体パッケージを提供することができ，配線の自由度が高まる。
【００６１】
上記では，接続材料１０７，１１７を設けた例について説明したが，導体１０６，１１６の表面は，樹脂１３０表面に露出しているため，接続材料１０７，１１７を省略した場合においても外部との電気的接続は可能である。本発明の効果は得られる。接続材料１０７，１１７を省略した場合には，より低コストの半導体装置を提供できるという利点がある。
【００６２】
図１１は本発明の第８の実施の形態を示す構造断面図である。これは，図１７に示した従来のＣＳＰに本発明を適用した例の１つである。支持基板となるＩＣチップ８０１上に別のＩＣチップ８１１がダイボンディングされてパッケージに内蔵されている。支持基板となるＩＣチップ８０１とパッケージのサイズは同等である。
【００６３】
ＩＣチップ８０１上にはアルミ電極パッド８０２が形成されている。アルミ電極パッド８０２は，ＩＣチップ８０１の内部集積回路と電気的に接続されている。アルミ電極パッド８０２に接続して，柱状の導体である銅ポスト８０５が形成されている。さらに，ＩＣチップ８０１上には，接着シート８０８を介してＩＣチップ８１１が固定されている。ＩＣチップ８１１は，支持基板となるＩＣチップ８０１とは別のチップであり，ＩＣチップ８０１より小さく，かつ同一パッケージに内蔵できる程薄く研削されている。ＩＣチップ８１１上にはアルミ電極パッド８１２が形成されている。アルミ電極パッド８１２は，ＩＣチップ８１１の内部集積回路と電気的に接続されている。アルミ電極パッド８１２に接続して，金バンプ８１５が形成されている。
【００６４】
樹脂８３０は，全てのＩＣチップの少なくとも集積回路形成面を封止している。樹脂８３０上の所定位置，および銅ポスト８０５上，金毛図巣バンプ８１５上には，表面に金，スズ等のメッキが施された再配線パターン８０６が間隔をおいて複数形成されている。再配線パターン８０６上には，外部接続端子用のハンダボール８０７が形成されている。
【００６５】
銅ポスト８０５によりアルミ電極パッド８０２からパッケージの外部端子へ電気的に接続でき，ハンダボール８０７により，パッケージを外部基板へ接続できる。すなわち，一連の接続されたアルミ電極パッド８０２，銅ポスト８０５，再配線パターン８０６，ハンダボール８０７により，ＩＣチップ８０１の内部集積回路とパッケージの外部基板とを電気的に接続できる。
【００６６】
同様に，金バンプ８１５によりアルミ電極パッド８１２からパッケージの外部端子へ電気的に接続でき，ハンダボール８０７により，パッケージを外部基板へ接続できる。すなわち，一連の接続されたアルミ電極パッド８１２，金バンプ８１５，再配線パターン８０６，ハンダボール８０７により，ＩＣチップ８１１の内部集積回路とパッケージの外部基板とを電気的に接続できる。また，再配線パターン８０６，ハンダボール８０７により，ＩＣチップ８０１とＩＣチップ８１１を接続することもできる。以上より，本実施の形態によれば，第１の実施の形態と同様の効果が得られる。
【００６７】
以下に，図１５を参照しながら，第８の実施の形態の製造方法の一例を示す。まず，ＩＣチップ８０１においては，アルミ電極パッド８０２が形成された状態，ＩＣチップ８１１においては，アルミ電極パッド８１２と，その上に金バンプ８１５が形成された状態のものを準備する。ここでは，ＩＣチップ８０１については，個片化される前のウエハ状態の場合について説明する。図１５（ａ）において，ウエハ８８１はＩＣチップ８０１となる半導体素子が形成されたウエハであり，その上にはアルミ電極パッド８０２が形成されている。
【００６８】
次に図１５（ｂ）に示すように，アルミ電極パッド８０２上に銅ポスト８０５を形成する。銅ポスト８０５の形成は，ウエハ８８１全面への金属膜の蒸着，感光性レジストの塗布，パターニング，銅メッキ，感光性レジスト除去，余分な金属膜の剥離の工程を順に行うことにより得られる。次に図１５（ｃ）に示すように，アルミ電極パッド８１２，金バンプ８１５が形成されたＩＣチップ８１１を，接着シート８０８を用いてウエハ８８１に搭載する。
【００６９】
その後，図１５（ｄ）に示すように，ウエハ８８１上の全てを樹脂８３０で封止し，保護する。この状態では，銅ポスト８０５，金バンプ８１５とも，樹脂８３０内部に埋まっている。次に図１５（ｅ）に示すように，樹脂８３０の上面を銅ポスト８０５，金バンプ８１５が露出するまで削る。
【００７０】
次に図１５（ｆ）に示すように，樹脂８３０，銅ポスト８０５，金バンプ８１５上に再配線パターン８０６を形成する。再配線パターン８０６の形成は，樹脂８３０全面への金属膜の蒸着，感光性レジストの塗布，パターニング，銅メッキ，感光性レジスト除去，余分な金属膜の剥離，無電解スズ（あるいは金）メッキの工程を順に行うことにより得られる。
【００７１】
次に図１５（ｇ）に示すように，再配線パターン８０６上にハンダボール８０７を形成する。最後にウエハをダイシングし，図１５（ｈ）に示すように個片化して第８の実施の形態のＣＳＰが完成する。
【００７２】
図１２は本発明の第９の実施の形態を示す構造断面図である。これも，図１７に示した従来のＣＳＰに本発明を適用した例の１つである。第８の実施の形態と大きく異なる点は，支持基板となるＩＣチップ８０１上に別のＩＣチップ９１１がフェイスダウンボンディングされてパッケージに内蔵されている点である。支持基板となるＩＣチップ８０１とパッケージのサイズは同等である。ＩＣチップ９１１は，支持基板となるＩＣチップ８０１とは別のチップであり，ＩＣチップ８０１より小さく，かつ同一パッケージに内蔵できる程薄く研削されている。
【００７３】
本実施の形態では，第８の実施の形態と比べ，アルミ電極パッド８０２に加え，アルミ電極パッド９０２が，ＩＣチップ８０１上のＩＣチップ９１１と対向する位置に形成されている。そして，アルミ電極パッド８１２に代わり，アルミ電極パッド９１２が，ＩＣチップ９１１のＩＣチップ８０１と対向する面に形成されている。アルミ電極パッド９０２とアルミ電極パッド９１２の間には，両者と接続して金バンプ９１５が形成されている。このように，ＩＣチップ９１１をボンディングするにあたり，接着シート８０８を用いない構成となっている。また，ＩＣチップ９１１と再配線パターン８０６を直接接続する導体はない。その他の構成は第８の実施の形態と同じである。
【００７４】
アルミ電極パッド８０２，９０２は，ＩＣチップ８０１の内部集積回路と電気的に接続されている。アルミ電極パッド９１２は，ＩＣチップ９１１の内部集積回路と電気的に接続されている。よって，ＩＣチップ８０１とＩＣチップ９１１の内部集積回路は，パッケージ内部で電気的に接続される。ＩＣチップ９１１を外部基板に接続したい場合は，ＩＣチップ８０１および再配線パターン８０６，ハンダボール８０７を介して接続することが可能である。本実施の形態では，接着シート８０８を用いないため，安価なＣＳＰを提供することができる。以上より，本実施の形態によれば，第５の実施の形態と同様の効果が得られる。
【００７５】
以下に，図１６を参照しながら，第９の実施の形態の製造方法の一例を示す。まず，ＩＣチップ８０１においては，アルミ電極パッド８０２，９０２が形成された状態，ＩＣチップ９１１においては，アルミ電極パッド９１２と，その上に金バンプ９１５が形成された状態のものを準備する。ここでは，ＩＣチップ８０１については，個片化される前のウエハ状態の場合について説明する。図１６（ａ）において，ウエハ８８１はＩＣチップ８０１となる半導体素子が形成されたウエハであり，その上にはアルミ電極パッド８０２，９０２が形成されている。
【００７６】
次に図１６（ｂ）に示すように，アルミ電極パッド８０２上に銅ポスト８０５を形成する。銅ポスト８０５の形成は，図１５（ｂ）での説明と同様に行う。次に図１６（ｃ）に示すように，アルミ電極パッド９１２，金バンプ９１５が形成されたＩＣチップ９１１を，フェイスダウンボンディングによりウエハ８８１に搭載する。その後，図１６（ｄ）に示すように，ウエハ８８１上の全てを樹脂８３０で封止する。次に図１６（ｅ）に示すように，樹脂８３０の上面を銅ポスト８０５が露出するまで削る。
【００７７】
次に図１６（ｆ）に示すように，樹脂８３０，銅ポスト８０５上に再配線パターン８０６を形成する。再配線パターン８０６の形成は，図１５（ｆ）での説明と同様に行う。その後の図１６（ｇ），図１６（ｈ）に示す工程は，図１５（ｇ），図１５（ｈ）で説明したものと同じである。以上のようにして，第９の実施の形態のＣＳＰが完成する。
【００７８】
図１３は本発明の第１０の実施の形態を示す構造断面図である。これは，第９の実施の形態からハンダボール８０７を無くしたものである。その他の構成は第９の実施の形態と同じである。ハンダボール８０７を省くことにより，更なる低コストのＣＳＰを提供することができる。
【００７９】
図１４は本発明の第１１の実施の形態を示す構造断面図である。これは，フェイスダウンボンディングにより内蔵されるＩＣチップの数を２つにしたものである。その他の構成は第９の実施の形態と同じである。内蔵されるＩＣチップ９２１，９３１は，同一のものでも，別のものでも構わない。また，内蔵されるＩＣチップの数は，２つではなく，３つ以上でも構わない。内蔵されるＩＣチップの数を増やすことにより，更なる高機能なＣＳＰを提供することができる。
【００８０】
以上，添付図面を参照しながら本発明にかかる好適な実施形態について説明したが，本発明はかかる例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施の形態を示す構造断面図である。
【図２】本発明の第２の実施の形態を示す構造断面図である。
【図３】本発明の第３の実施の形態を示す構造断面図である。
【図４】本発明の第４の実施の形態を示す構造断面図である。
【図５】本発明の第５の実施の形態を示す構造断面図である。
【図６】本発明の第６の実施の形態を示す構造断面図である。
【図７】本発明の第７の実施の形態を示す構造断面図である。
【図８】本発明の第１の実施の形態に係る半導体パッケージを実装基板に実装した図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】本発明の第８の実施の形態を示す構造断面図である。
【図１２】本発明の第９の実施の形態を示す構造断面図である。
【図１３】本発明の第１０の実施の形態を示す構造断面図である。
【図１４】本発明の第１１の実施の形態を示す構造断面図である。
【図１５】本発明の第８の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１６】本発明の第９の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１７】従来の半導体装置を示す構造断面図である。
【符号の説明】
【００８２】
１００        半導体装置
１０１，１１１        ＩＣチップ
１０２，１１２        パッド
１０３，１０４，１１３，１１４        表面保護膜
１０５，１０６，１１５，１１６        導体
１０７，１１７        接続材料
１０８        ダイボンディング材料
１３０        樹脂
【図１】
0004498336.tif 000002
【図２】
0004498336.tif 000003
【図３】
0004498336.tif 000004
【図４】
0004498336.tif 000005
【図５】
0004498336.tif 000006
【図６】
0004498336.tif 000007
【図７】
0004498336.tif 000008
【図８】
0004498336.tif 000009
【図９】
0004498336.tif 000010
【図１０】
0004498336.tif 000011
【図１１】
0004498336.tif 000012
【図１２】
0004498336.tif 000013
【図１３】
0004498336.tif 000014
【図１４】
0004498336.tif 000015
【図１５】
0004498336.tif 000016
【図１６】
0004498336.tif 000017
【図１７】
0004498336.tif 000018