(57)【特許請求の範囲】
【請求項１】
入力端子と、複数の出力端子と、前記入力端子と前記出力端子との間にあって、伝送線路及び分布定数線路を備えた複数のブランチ経路と、前記ブランチ経路の有する前記伝送線路と前記分布定数線路との間に接続され、当該ブランチ経路がオフ状態のときに所定の動作周波数で共振する共振回路と、を備えるスイッチ回路。
【請求項２】
前記伝送線路は、前記入力端子に所定の線路を介して接続される分岐点と、前記分布定数線路とを接続する線路であることを特徴とする請求項１記載のスイッチ回路。
【請求項３】
前記分布定数線路は、電界効果トランジスタ構造を含む線路であって、当該電界効果トランジスタ構造のオン状態又はオフ状態に基づいて、当該分布定数線路のオン状態又はオフ状態が決定されることを特徴とする請求項１記載のスイッチ回路。
【請求項４】
前記分布定数線路に含まれる前記電界効果トランジスタ構造のオン状態又はオフ状態は、制御部からの制御信号に基づいて決定されることを特徴とする請求項３記載のスイッチ回路。
【請求項５】
前記共振回路は、容量として電界効果トランジスタを用い、当該電界効果トランジスタは、制御部からの制御信号に基づいてオン状態又はオフ状態が決定されることを特徴とする請求項４記載のスイッチ回路。
【請求項６】
前記共振回路は、容量としてダイオードを用い、当該ダイオードは、制御部からの制御信号に基づいてバイアス状態が決定されることを特徴とする請求項４記載のスイッチ回路。
【請求項７】
前記分布定数線路は、ダイオード構造を含む線路であって、当該ダイオード構造のバイアス状態に基づいて、当該分布定数線路のオン状態又はオフ状態が決定されることを特徴とする請求項１記載のスイッチ回路。
【請求項８】
前記分布定数線路に含まれる前記ダイオード構造のバイアス状態は、制御部からの制御信号に基づいて決定されることを特徴とする請求項７記載のスイッチ回路。
【請求項９】
前記共振回路は、容量として電界効果トランジスタを用い、当該電界効果トランジスタは、制御部からの制御信号に基づいてオン状態又はオフ状態が決定されることを特徴とする請求項８記載のスイッチ回路。
【請求項１０】
前記共振回路は、容量としてダイオードを用い、当該ダイオードは、制御部からの制御信号に基づいてバイアス状態が決定されることを特徴とする請求項８記載のスイッチ回路。
【請求項１１】
前記共振回路は、容量として電界効果トランジスタを用い、当該電界効果トランジスタは、制御部からの制御信号に基づいてオン状態又はオフ状態が決定されることを特徴とする請求項１記載のスイッチ回路。
【請求項１２】
前記共振回路は、容量としてダイオードを用い、当該ダイオードは、制御部からの制御信号に基づいてバイアス状態が決定されることを特徴とする請求項１記載のスイッチ回路。
【請求項１３】
前記共振回路は、インダクタとして伝送線路のインダクタ成分又はまき線インダクタを用いることを特徴とする請求項１記載のスイッチ回路。
【請求項１４】
前記伝送線路は、所定の動作周波数帯域に対応する伝播波長をλとしたときに、略λ／４の長さであることを特徴とする請求項１記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路に関する。
【背景技術】
【０００２】
マイクロ波・ミリ波帯で使用されるスイッチ回路（ＳＰｎＴ型のスイッチ回路等） に必要な特性として、低い挿入損失特性及び高いアイソレーション特性が挙げられる。
【０００３】
動作周波数が広帯域の場合において、これらの特性を満足するため、電界効果トランジスタ（ＦＥＴ）構造を含む分布伝送線路を利用したスイッチ回路（進行波型スイッチ）が知られている(特許文献１、２参照)。
【０００４】
この進行波型スイッチを利用すると、広帯域において、良好なスイッチング特性を実現できる。しかしながら、例えば、ゲート電極の長さが４００μｍのＦＥＴ構造を含む分布定数線路を利用して進行波型ＳＰＤＴスイッチを好適に構成したとしても、７６ＧＨｚ帯において、２．１ｄＢ程度の挿入損失があり、また、アイソレーション特性は３０ｄＢ程度であった。すなわち、ミリ波帯（３０ＧＨｚ〜３００ＧＨｚ程度）において、十分な特性が得られているとは言いがたい。
【０００５】
これは、進行波型スイッチを構成する分布定数線路は、周波数の増加に伴い抵抗成分が増加するため、分岐点から伝送線路を介してオフ状態のブランチ経路をみたインピーダンスは、完全にオープンにみせることができないからである。このように、オフ状態のブランチ経路に損失が発生することが、スイッチ回路の特性を向上させるうえで障害となっている。
【特許文献１】特許２９１０６８１号
【特許文献２】特許３０９９８８０号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、従来のスイッチ回路では、所定の周波数帯で、十分な低損失特性、高いアイソレーション特性を得られない場合があった。
【課題を解決するための手段】
【０００７】
本発明にかかるスイッチ回路は、入力端子と、複数の出力端子と、前記入力端子と前記出力端子との間にあって、伝送線路及び分布定数線路を備えた複数のブランチ経路と、前記ブランチ経路の有する前記伝送線路と前記分布定数線路との間に接続され、当該ブランチ経路がオフ状態のときに所定の動作周波数で共振する共振回路と、を備える。
このような構成によれば、オフ状態のブランチ経路では、所定の動作周波数において共振回路が共振し、同時に分布定数線路も所定のインピーダンスを持つ。このとき、これらの接続点におけるインピーダンスを、スミス図上でショート近傍の反射係数１の円上に設定できる。このように設定することで、分岐点から、伝送線路の長さを介して、オフ状態のブランチ経路はオープンにみえる。これによりスイッチ回路の特性を向上させることができる。
【発明の効果】
【０００８】
本発明にかかるスイッチ回路によれば、所定の動作周波数においても、スイッチ回路の特性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
[第一の実施の形態]
まず、図１に本発明の実施の形態にかかるスイッチ回路の全体の構成図を示す。図１に示すように、スイッチ回路１は、共通の入力端子ＣＰ、２つの出力端子（第一出力端子Ｐ１、及び第二出力端子Ｐ２）を備える、いわゆるＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）型のスイッチ回路である。通常、制御部２０からの制御信号に基づいて、ＣＰから入力された信号は、Ｐ１又はＰ２のいずれかに伝送される。尚、このスイッチ回路１は、例えば、４０μｍ程度の厚さのＧａＡｓ基板上に形成される。
【００１０】
スイッチ回路１は、分岐点８に並列して、第一ブランチ経路としてのブランチ経路２と、第二ブランチ経路としてのブランチ経路３を有する。いずれかのブランチ経路をオフ状態とし、他方のブランチ経路をオン状態とすることで、ＣＰからの入力信号は、オン状態のブランチ経路に伝達されるようにし、オフ状態のブランチ経路には伝達されないようにする。オン状態のブランチ経路を介して、Ｐ１又はＰ２に出力信号が与えられる。
【００１１】
ブランチ経路２には、このブランチ経路のオン状態又はオフ状態を支配する分布定数線路５がある。この分布定数線路５は、電界効果トランジスタ（ＦＥＴ）構造を含む伝送線路である（具体的構造については後述する）。分布定数線路５のドレイン電極の一端は、伝送線路１２を介して分岐点８に接続している。ドレイン電極の他端は、伝送線路１６を介してＰ１に接続している。ソース電極はグランド電位に固定されている。ゲート端子（制御端子）は、アイソレーション路１８を介して、制御部２０に接続している。制御部２０からゲート端子に与えられる制御信号に基づいて分布定数線路５のオン状態又はオフ状態が決定される。
【００１２】
本実施形態では、ブランチ経路２にある接続点９に、分布定数線路５と並列に、共振回路４が接続されている。ブランチ経路２をオフ状態とする場合、この共振回路４は、オフ状態のＮ型ＦＥＴのＴｒ１の容量成分Ｃ（ドレイン−ソース間に形成される容量）と伝送線路１４のインダクタ成分Ｌとを利用して、所定の動作周波数（ここでは、７６ＧＨｚ）で共振する。ここでは、特に、共振回路４の容量成分として、ＦＥＴを用いて構成している点に特徴がある。すなわち、制御部２０からの制御信号（φ２）に基づいてＦＥＴのゲート電圧を制御することでＴｒ１をオフ状態とし、Ｔｒ１を一時的にキャパシタとして機能させることができる。つまり、スイッチ回路１における出力端子Ｐ１、Ｐ２いずれかへの経路選択に対応して、共振回路をオン状態又はオフ状態に制御できる。
【００１３】
分岐点８からみたブランチ経路３側の構成については、分布定数線路７が分布定数線路５に対応し、共振回路６が共振回路４に対応し、トランジスタＴｒ２がトランジスタＴｒ１に対応し、伝送線路１５が伝送線路１４に対応し、伝送線路１７が伝送線路１６に対応し、アイソレーション路１９がアイソレーション路１８に対応する。入力端子ＣＰと分岐点８との間には、インピーダンス整合をとるための伝送線路１１がある。
【００１４】
ここで、図２に分布定数線路５の概略的な構造を示す。図２に示すように、分布定数線路５は、ゲート電極を挟んで、ソース電極とドレイン電極とを備える、いわゆるＦＥＴ構造を有している。ドレイン電極の一端が入力端を構成し、他端が出力端を構成する。ソース電極はグランドに接続されている。ゲート電極の長さ（ゲート・フィンガー長）は、動作周波数に対応する伝播波長の１／１６以上に設定されている。
この分布定数線路５がオン状態のときは、ＦＥＴ構造のソース領域とドレイン領域との間のチャネルが遮断された状態（オフ状態）にあり、シャント・コンダクタンスＧは０Ｓである。従って、ほぼ無損失の伝送線路と同じ等価回路で動作するため、広帯域に低い挿入損失特性が実現される。他方、分布定数線路５がオフ状態のとき、ＦＥＴ構造のソース領域とドレイン領域との間のチャネルが形成された状態（オン状態）にあり、シャント・コンダクタンスＧに起因した損失がある。直列のインダクタンスによるインピーダンスの増加で、周波数に伴って、スイッチ回路１のアイソレーション特性が増加する。
【００１５】
ここで、制御部２０が、スイッチ回路１を制御する仕組みについて説明する。制御部２０は、スイッチ回路１の外部端子２５に制御信号（φ１）を与える。また、スイッチ回路１の外部端子２６に対して制御信号（φ２）を与える。これら制御信号（φ１、φ２）は、図３に示すように逆相の関係にある。端子２５には、分布定数線路５のゲート電極とＴｒ２のゲート電極が接続されている。端子２６からの電気的接続については、分布定数線路７が分布定数線路５に対応し、Ｔｒ１がＴｒ２に対応する。
【００１６】
つぎに、オフ状態にあるブランチ経路について、図４を用いて説明する。図４に示した期間Ａ（図３参照）においては、ＣＰからＰ１に信号は伝送される。このとき、オフ状態のブランチ経路３側では、分布定数線路７がオフ状態、Ｔｒ２がオフ状態にある。分布定数線路７がオフ状態にあるとき、シャント・コンダクタンスＧに起因する損失が発生する。Ｔｒ２がオフ状態にあるとき、Ｔｒ２はキャパシタとして機能する。そして、共振回路６は、伝送線路１５のインダクタ成分とＴｒ２のキャパシタ成分とに基づき、７６ＧＨｚの動作周波数において直列共振する。
【００１７】
このように、オフ状態のブランチ経路３では、所定の動作周波数（７６ＧＨｚ）において、共振回路６が共振し、また、分布定数線路７も所定のインピーダンスを持つ。また、オン状態のブランチ経路２は、オフ状態のブランチ経路３と相補的な状態で動作する。このとき、接続点１０におけるインピーダンスを、スミス図上でショート近傍の反射係数１の円上に設定できる。このように設定することで、伝送線路１３の長さを介して、分岐点８で、オフ状態のブランチ経路３はオープンにみえる。これにより所定の動作周波数におけるスイッチ回路の特性を向上させることができる。
【００１８】
図４に示した期間Ｂ（図３参照）の場合は、ＣＰからＰ２に信号が伝送される。この場合には、分布定数線路５が分布定数線路７に対応し、Ｔｒ１がＴｒ２に対応し、伝送線路１２が伝送線路１３に対応し、接続点９が接続点１０に対応する。
【００１９】
なお、上述した場合には、伝送線路１２、１３の長さは、動作周波数に対応する伝播波長λとしたとき、λ／４程度に設定される。
【００２０】
このような条件にて、スイッチ回路１の特性を評価したところ、７６ＧＨｚ帯の動作周波数において、１．３ｄＢ程度まで挿入損失を低減することができた（従来は、２．１ｄＢ程度）。また、１００ｄＢ超えのアイソレーション特性を得ることができた（従来は、３０ｄＢ程度）。
【００２１】
スイッチ回路１に含まれる要素は、例えば、以下のように設定できる。尚、本実施の形態における各伝送線路は、マイクロストリップ線路で構成されている。伝送線路１２、１３は、２９０μｍの長さであり、幅は１２０μｍである。分布定数線路５、７は、ゲートフィンガーの長さが４００μｍである。伝送線路１４、１５は、長さ１１５．７μｍであり、幅１０μｍである。Ｔｒ１、Ｔｒ２のゲート幅は、１００μｍである。伝送線路１１は、長さ６０μｍであり、幅１２０μｍである。伝送線路１６、１７は、長さ３１０μｍ、幅１２０μｍである。
【００２２】
[第二の実施の形態]
次に、本発明の第二の実施形態について、図５を用いて説明する。なお、同一の要素には、同一の符号を付し、重複した説明は省略する。
【００２３】
異なる点は、伝送線路１４及び伝送線路１５に代えて、巻線インダクタ１４０及び巻線インダクタ１５０を採用した点である。巻線インダクタ１４０（巻線インダクタ１５０）によって、伝送線路のインダクタ成分のみでは不十分な場合にも対応できる。すなわち、低い動作周波数帯においては、伝送線路１４に含まれるインダクタ成分のみでは不十分な場合がある。これを補うため、十分なインダクタ値が得られる巻線インダクタを採用する。ここでは、動作周波数３８ＧＨｚ帯において、１４５ｐＨの巻線インダクタを採用する。
【００２４】
このスイッチ回路１１０に含まれる要素は、例えば、以下のように設定できる。尚、本実施の形態における各伝送線路は、マイクロストリップ線路で構成されている。伝送線路１２、１３は、６６５μｍの長さであり、幅は５０μｍである。分布定数線路５、７は、ゲート・フィンガーの長さが４００μｍである。巻線インダクタ１４０、１５０は、１４５ｐＨである。Ｔｒ１、Ｔｒ２のゲート幅は、１００μｍである。伝送線路１１は、長さ６０μｍであり、幅３０μｍである。伝送線路１６、１７は、長さ４５０μｍ、幅１２０μｍである。
【００２５】
[第三の実施の形態]
次に、本発明の第三の実施形態について、図６、図７、図８を用いて説明する。なお、同一の要素には、同一の符号を付し、重複した説明は省略する。
【００２６】
異なる点は、ＦＥＴ構造を含む分布定数線路５、７に代えて、ダイオード構造を含む分布定数線路５０、７０を採用した点、及び電界効果トランジスタＴｒ１、Ｔｒ２に代えて、ダイオードＤ１、Ｄ２を採用した点である。また、図６に示すように、制御部２０から各ブランチ経路へ与えられる制御信号の接続経路も変更されている。
【００２７】
図６に示されたダイオード構造を含む分布定数線路５０は、ブランチ経路２のオン状態又はオフ状態を支配する。分布定数線路５０に含まれるダイオード構造は、図７に示すように、基板領域と配線領域とを有するショットキー型のダイオード構造である（尚、図７では、ダイオード構造も模式的に示されている）。本実施の形態においては、基板領域はオーミック電極で形成され、配線領域はショットキー電極で形成されている。また、この分布定数線路５０の両端には、ＤＣカット用のキャパシタＣ３とキャパシタＣ４の一端が接続されている。そして、キャパシタＣ３とキャパシタＣ４との間には、アイソレーション路１９を介して、制御部２０から制御信号（φ２）が与えられる。この制御信号（φ２）に基づいて、分布定数線路５０のオン状態又はオフ状態が決定される。尚、本実施の形態においては、分布定数線路５０がオン状態のとき、分布定数線路５０が有するダイオード構造は逆バイアス状態にある。他方、分布定数線路５０がオフ状態のとき、分布定数線路５０が有するダイオード構造は順バイアス状態にある。
【００２８】
共振回路４は、ダイオードＤ１、伝送線路１４、及びキャパシタＣ１を有する。ダイオードＤ１は、ショットキー型のダイオードであり、基板領域は接地され、配線領域は伝送線路１４の一端に接続されている。尚、この伝送線路の他端は、ＤＣカット用のキャパシタＣ１の一端に接続されている。また、このキャパシタＣ１の他端は、接続点９に接続されている。そして、伝送線路１４とキャパシタＣ１との間には、アイソレーション路１９を介して、制御部２０から制御信号（φ２）が与えられる。この制御信号（φ２）に基づいて、共振回路４のオン状態又はオフ状態が決定される。本実施の形態においては、ブランチ経路２がオン状態のとき、ダイオードＤ１は順バイアス状態にある。他方、ブランチ経路２がオフ状態のとき、ダイオードＤ１は逆バイアス状態にある。
【００２９】
尚、分布定数線路７０の構成は、分布定数線路５０に対応し、共振回路６の構成は、共振回路４に対応する。キャパシタＣ５、Ｃ６は、キャパシタＣ３、Ｃ４に対応する。
【００３０】
つぎに、オフ状態にあるブランチ経路について、図８を用いて説明する。図８に示した期間Ａ（図３参照）においては、ＣＰからＰ２に信号は伝送される。このときブランチ経路２はオフ状態であって、分布定数線路５０が有するダイオード構造は順バイアス状態にあり、一方、共振回路４が有するダイオードＤ１は逆バイアス状態にある。分布定数線路５０がオフ状態にあるとき、シャント・コンダクタンスＧに起因する損失が発生する。ダイオードＤ１が逆バイアス状態にあるとき、Ｄ１はキャパシタとして機能する。そして、共振回路４は、伝送線路１４のインダクタ成分とＤ１のキャパシタ成分とに基づき、所定の動作周波数（７６ＧＨｚ）において直列共振する。
【００３１】
このように、オフ状態のブランチ経路２では、所定の動作周波数（７６ＧＨｚ）において、共振回路４が共振し、また、分布定数線路５０も所定のインピーダンスを持つ。また、オン状態のブランチ経路３は、オフ状態のブランチ経路２と相補的な状態で動作する。このとき、接続点９におけるインピーダンスを、スミス図上でショート近傍の反射係数１の円上に設定できる。このように設定することで、伝送線路１２の長さを介して、分岐点８で、オフ状態のブランチ経路２はオープンにみえる。これにより所定の動作周波数におけるスイッチ回路の特性を向上させることができる。
【００３２】
図８に示した期間Ｂ（図３参照）の場合は、ＣＰからＰ１に信号が伝送される。この場合には、分布定数線路７０が分布定数線路５０に対応し、ダイオードＤ２がダイオードＤ１に対応し、伝送線路１３が伝送線路１２に対応し、接続点１０が接続点９に対応する。
【００３３】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。分岐点８は、ブランチ経路ごとに設けられていてもよい。また、ブランチ経路の数は任意である。ダイオードは、実施例に記載した方向と逆方向に構成してもよい。この場合には、ダイオードの制御方法を適宜変更する。
【００３４】
伝送線路の構造は、コプレーナ・ウェーブガイドでもよい。なお、伝送線路が、コプレーナ・ウェーブガイドである場合には、ＦＥＴ又はダイオードの両側に配置されたグランドラインを相互に接続することで、グランド電位を安定にすることもできる。
【図面の簡単な説明】
【００３５】
【図１】第一の実施の形態にかかるスイッチ回路の全体の構成を示す概略図である。
【図２】ＦＥＴ構造を含む分布定数線路の構造を説明するための概略図である。
【図３】制御部から与えられる制御信号（φ１、φ２）を説明するためのチャートである。
【図４】制御信号に基づく分布定数線路等の状態を説明するための表である。
【図５】第二の実施の形態にかかるスイッチ回路の全体の構成を示す概略図である。
【図６】第三の実施の形態にかかるスイッチ回路の全体の構成を示す概略図である。
【図７】ダイオード構造を含む分布定数線路の構造を説明するための概略図である。
【図８】制御信号に基づく分布定数線路等の状態を説明するための表である。
【符号の説明】
【００３６】
１            スイッチ回路
２、３      ブランチ経路
４、６      共振回路
５、７、５０、７０      分布定数線路
８            分岐点
９、１０    接続点
１１、１２、１３、１４、１５、１６、１７    伝送線路
１８、１９    アイソレーション路
２０    制御部
【図１】
0004464368.tif 000002
【図２】
0004464368.tif 000003
【図３】
0004464368.tif 000004
【図４】
0004464368.tif 000005
【図５】
0004464368.tif 000006
【図６】
0004464368.tif 000007
【図７】
0004464368.tif 000008
【図８】
0004464368.tif 000009