(57)【特許請求の範囲】
【請求項１】
基板上に形成された被エッチング膜の上に所定の形状の有機材料からなるマスクパターンを形成するフォトリソグラフィ工程と、
前記マスクパターンをマスクとして前記被エッチング膜を表面から一部除去し、前記被エッチング膜を露出領域と前記マスクパターンに被覆された被覆領域とする第１のエッチング工程と、
前記マスクパターンを加熱処理して塑性変形させて変形マスクパターンを形成するリフロー工程と、
前記変形マスクパターンをマスクとして前記被エッチング膜の前記露出領域の一部をエッチング除去してパターンを形成する第２のエッチング工程と
を備え、
前記マスクパターンは、複数の薄い領域と複数の厚い領域とを備えたものである
ことを特徴とするパターン形成方法。
【請求項２】
請求項１記載のパターン形成方法において、
前記マスクパターンは、感光性を有するフォトレジストを露光および現像することで形成したものであることを特徴とするパターン形成方法。
【請求項３】
請求項２記載のパターン形成方法において、
前記フォトレジストは、露光された箇所が現像液に溶解するポジ型のフォトレジストであることを特徴とするパターン形成方法。
【請求項４】
請求項２または３記載のパターン形成方法において、
前記フォトレジストの露光量を前記薄い領域と厚い領域とで変えることで、前記複数の薄い領域と複数の厚い領域を形成する
ことを特徴とするパターン形成方法。
【請求項５】
請求項４記載のパターン形成方法において、
前記第１のエッチング工程の後で、かつ前記リフロー工程の前に、
前記レジストパターンをエッチングし、前記薄い領域を除去して前記厚い領域を残すマスクパターン前処理工程
を備えたことを特徴とするパターン形成方法。
【請求項６】
請求項５記載のパターン形成方法において、
マスクパターンの前処理工程における処理が、酸素のみ、又は酸素を含む混合ガスによるプラズマ処理であることを特徴とするパターン形成方法。
【請求項７】
請求項６記載のパターン形成方法において、
前記酸素のみ、又は酸素を含む混合ガスが、Ｏ2ガスと不活性ガス、又はＯ2ガスとフッ素系ガスの混合ガスのいずれかの混合ガスであることを特徴とするパターン形成方法。
【請求項８】
請求項７記載のパターン形成方法において、
前記酸素を含む混合ガスがＯ2ガスと不活性ガスであるときは、Ｏ2／Ｈｅ、Ｏ2／Ａｒのいずれかの混合ガスであり、Ｏ2ガスとフッ素系ガスであるときは、Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3のいずれかの混合スであることを特徴とするパターン形成方法。
【請求項９】
請求項１〜８いずれか１項に記載のパターン形成方法において、
前記リフロー工程の直前に、
前記マスクパターンの表面から一部を除去する変質層除去工程
を備えたことを特徴とするパターン形成方法。
【請求項１０】
請求項９記載のパターン形成方法において、
前記変質層除去工程は、前記マスクパターンにプラズマ処理を施すことで前記除去行うことを特徴とするパターン形成方法。
【請求項１１】
請求項１０記載のパターン形成方法において、
プラズマ処理が、Ｏ2ガス、フッ素系ガス又はＯ2ガスとフッ素系ガスの混合ガスのいずれかのプラズマ処理ガスを用いて行われることを特徴とするパターン形成方法。
【請求項１２】
請求項１１記載のパターン形成方法において、
前記プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、前記プラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含むプラズマ処理であることを特徴とするパターン形成方法。
【請求項１３】
請求項９記載のパターン形成方法において、
前記変質層除去工程は、前記マスクパターンをオゾンガスに曝し、かつ前記マスクパターンに紫外線を照射することで前記除去を行うことを特徴とするパターン形成方法。
【請求項１４】
請求項１〜１３いずれか１項に記載のパターン形成方法において、
前記リフロー工程の直前に、
前記被エッチング膜の表面の濡れ性を向上させる表面改質工程
を備えたことを特徴とするパターン形成方法。
【請求項１５】
請求項１４記載のパターン形成方法において、
前記表面改質工程により向上した濡れ性は、
前記被エッチング膜表面における接触角が３０度以下となる状態である
ことを特徴とするパターン形成方法。
【請求項１６】
請求項１４または１５記載のパターン形成方法において、
前記表面改質工程では、
前記被エッチング膜表面を弗酸溶液、またはフッ素を含むガスのプラズマに曝すことで濡れ性を向上させる
ことを特徴とするパターン形成方法。
【請求項１７】
請求項１６記載のパターン形成方法において、前記フッ素を含むガスは、ＣＦ4とＯ2の混合ガス、ＣＨＦ3とＯ2の混合ガスもしくはＳＦ6とＯ2の混合ガスいずれかであることを特徴とするパターン形成方法。
【請求項１８】
請求項１〜１７いずれか１項に記載のパターン形成方法において、
前記被エッチング膜は、第１の膜とこの上に配置された第２の膜とから構成され、
前記第１のエッチング工程で、前記第１の膜が選択的に除去してパターンを形成し、この下の第２の膜の前記露出領域を露出させ、
前記第２のエッチング工程で、前記変形マスクパターンをマスクとして前記第２の膜の前記露出量域を選択的に除去する
ことを特徴とするパターン形成方法。
【請求項１９】
請求項１８記載のパターン形成方法において、前記第１の膜は半導体から構成され、前記第２の膜は金属から構成されたものであることを特徴とするパターン形成方法。
【請求項２０】
請求項１９記載のパターン形成方法において、前記第１の膜はシリコンから構成され、前記第２の膜は不純物が添加されたシリコンの層とこの上の金属の層とからなる２層膜から構成されたものであることを特徴とするパターン形成方法。
【請求項２１】
請求項２０記載のパターン形成方法において、
前記第２のエッチング工程により形成されたシリコンからなるパターンは、薄膜トランジスタの半導体層を構成し、
前記第１の工程により形成された前記第２の膜からなるパターンは、前記半導体層上で一部が対向して配置された前記薄膜トランジスタのソース電極およびドレイン電極を構成し、
前記マスクパターンは、
前記半導体層の前記ソース電極およびドレイン電極で挾まれたチャネル形成領域側の領域が厚く形成され、前記チャネル形成領域より離れた領域は薄く形成されたものである
ことを特徴とするパターン形成方法。
【請求項２２】
請求項２１記載のパターン形成方法において、
前記第１のエッチング工程の後、前記マスクパターンをエッチングして、前記厚く形成された領域のみを残し、
前記リフロー工程では、この厚く形成された領域のみとなった前記マスクパターンを加熱して塑性変形させ、このリフロー工程前より広い面積とする
ことを特徴とするパターン形成方法。
【請求項２３】
請求項２１または２２記載のパターン形成方法において、
前記薄膜トランジスタのゲート電極および前記ソース電極，ドレイン電極は、
アルミニウムまたはこの合金の１層構造、
クロムまたはこの合金の１層構造、
アルミニウムまたはこの合金とクロムまたはこの合金との２層構造、
アルミニウムまたはこの合金とチタンまたはこの合金との２層構造、
アルミニウムまたはこの合金と窒化チタンまたはこの合金との２層構造、
アルミニウムまたはこの合金とモリブデンまたはこの合金との２層構造、
クロムまたはこの合金とモリブデンまたはこの合金との２層構造、
クロムまたはこの合金とアルミニウムまたはこの合金とクロムまたはこの合金との３層構造、
モリブデンまたはこの合金とアルミニウムまたはこの合金とモリブデンまたはこの合金との３層構造、
アルミニウムまたはこの合金とモリブデンまたはこの合金とクロムまたはこの合金との３層構造、
アルミニウムまたはこの合金とモリブデンまたはこの合金とチタンまたはこの合金との３層構造、
アルミニウムまたはこの合金と窒化チタンまたはこの合金とチタンまたはこの合金との三層構造
のいずれかから構成されたものであることを特徴とするパターン形成方法。
【請求項２４】
請求項１〜２３いずれか１項に記載のパターン形成方法において、
前記リフロー工程における加熱処理は、１２０〜３００℃の範囲であることを特徴とするパターン形成方法。
【請求項２５】
第一基板上にゲート線およびゲート電極を形成し、続いて、前記第一基板上に前記ゲート線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜，オーミック用半導体膜，ソース・ドレイン用金属膜を形成する工程と、前記ソース・ドレイン用金属膜上に前記ゲート電極の上方に位置するソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜および前記オーミック用半導体膜をエッチング除去し、前記オーミック用半導体膜および前記ソース・ドレイン用金属膜からなる積層パターンを形成する工程と、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを横方向にリフローさせることにより前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記積層パターンを完全に覆う工程と、前記連結レジストマスクをマスクとして前記半導体膜をエッチング除去して半導体アイランドを形成する工程とを有する製造方法によりＴＦＴ基板を形成し、続いて、前記第１基板の前記半導体アイランド側に前記第１基板と対向する第２基板を配置して対向基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを加熱処理して塑性変形させる熱リフローにより行われることを特徴とする液晶表示装置の製造方法。
【請求項２６】
請求項２５記載の液晶表示装置の製造方法において、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを形成する工程が、前記ソース・ドレイン用金属膜の上に前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクが互いに向き合う側に膜厚の厚い厚レジストマスクを形成し、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクが互いに遠ざかる側に前記厚レジストマスクよりも薄い薄レジストマスクを形成することにより行うことを特徴とする液晶表示装置の製造方法。
【請求項２７】
請求項２６記載の液晶表示装置の製造方法において、前記連結レジストマスクを形成する工程が、前記厚レジストマスクおよび前記薄レジストマスクを熱リフローすることにより行われ、前記ソース・ドレイン電極用レジストマスクおよび前記ドレイン電極用レジストマスクに挾まれたチャネル領域近傍で、前記連結レジストマスクの横方向の広がりが大きく、前記チャネル領域から遠ざかるにしたがって前記連結レジストマスクの横方向の広がりが徐々に小さくなることを特徴とする液晶表示装置の製造方法。
【請求項２８】
請求項２７記載の液晶表示装置の製造方法において、前記積層パターンを形成する工程と前記連結レジストマスクを形成する工程との間に、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをエッチングして前記薄レジストマスクのみを除去して前記厚レジストマスクを少なくとも残存させて残存レジストマスクとする工程を有することを特徴とする液晶表示装置の製造方法。
【請求項２９】
請求項２８記載の液晶表示装置の製造方法において、前記連結レジストマスクを、少なくとも前記チャネル領域を包含する形状に形成することを特徴とする液晶表示装置の製造方法。
【請求項３０】
請求項２５〜２９のいずれか１項に記載の液晶表示装置の製造方法において、前記半導体アイランドを形成する工程の後に、前記ゲート絶縁膜上に前記積層パターンおよび前記半導体アイランドを覆う保護絶縁膜を形成する工程と、前記ゲート線の上では前記保護絶縁膜および前記ゲート絶縁膜を開口し、各々ゲート線用コンタクトホールおよびソース・ドレイン用コンタクトホールを形成する工程と、前記保護絶縁膜上に前記ゲート線用コンタクトホールおよび前記ソース・ドレイン用コンタクトホールを介して各々前記ゲート線および前記積層パターンと接続するゲート端子電極およびソース・ドレイン用上部電極を形成する工程とを備えたことを特徴とする液晶表示装置の製造方法。
【請求項３１】
請求項２５〜３０のいずれか１項に記載の液晶表示装置の製造方法において、
前記ゲート線，前記ゲート電極を構成するゲート金属膜および前記ソース・ドレイン用金属膜は、各々
アルミニウムまたはアルミニウム合金の１層構造、
クロムまたはクロム合金の１層構造、
１層がアルミニウムまたはアルミニウム合金で、他の層がクロムまたはクロム合金の２層構造、
１層がアルミニウムまたはアルミニウム合金で、他の層が窒化チタンまたは窒化チタン合金の２層構造、
１層がアルミニウムまたはアルミニウム合金で、他の層がモリブデンまたはモリブデン合金の２層構造、
１層がクロムまたはクロム合金で、他の層がモリブデンまたはモリブデン合金の２層構造、
１層および３層目がクロムまたはクロム合金で、２層目がアルミニウムまたはアルミニウム合金の３層構造、
１層および３層目がモリブデンまたはモリブデン合金で、２層目がアルミニウムまたはアルミニウム合金の３層構造、
アルミニウムまたはアルミニウム合金，モリブデンまたはモリブデン合金，クロムまたはクロム合金の三層構造、
アルミニウムまたはアルミニウム合金，モリブデンまたはモリブデン合金，チタンまたはチタン合金の三層構造、
アルミニウムまたはアルミニウム合金，窒化チタンまたは窒化チタン合金，チタンまたはチタン合金の三層構造
のいずれかであることを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子用のパターン形成方法に関し、１つのマスクパターンのパターン寸法を変化させることにより、その寸法変化前後のパターンの違いを利用し、複雑なパターンを簡便に形成するパターンの形成方法および液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
集積回路装置の高集積化は、微細パターンの形成手段であるフォトリソグラフィ技術とドライエッチング技術とに支えられて達成されてきた。しかし、集積回路装置の高性能化に伴い、集積回路の製造工程が高度化して製造コストが増加するようになる。このため、近年では、半導体装置である集積回路装置の製造コストを大幅に低減すべく、配線などのパターンの製造工程を短縮させることで全体の工程数を短縮させ、製造コストの低減を図るようにしている。
このパターン製造工程の短縮に関し、従来の技術の配線形成技術について説明する。
【０００３】
従来の配線形成では、まず、図８（ａ）に示すように、ガラス基板８０１上に、公知のフォトリソグラフィ技術とエッチング技術によりゲート電極８０２を形成し、この上に、ゲート絶縁膜８０３、アモルファスシリコン（ａ−Ｓｉ）の膜８０４とｎ+形としたアモルファスシリコン（ｎ+形ａ−Ｓｉ）の膜８０５と金属膜８０６とを順次堆積して積層する。
【０００４】
つぎに、図８（ｂ）に示すように、金属膜８０６上に、公知のフォトリソグラフィ技術で、フォトレジストからなるマスクパターン８２１ａ，８２１ｂを形成し、これらをマスクとして金属膜８０６と膜８０５とを順次ドライエッチングする。この結果、図８（ｃ）に示すように、膜８０４上に、オーミックコンタクト層８０５ａ，８０５ｂおよびソース電極８０６ａ，ドレイン電極８０６ｂが形成される。
【０００５】
この後、図８（ｄ）に示すように、マスクパターン８２１ａ，８２１ｂを除去した後、図９（ａ）に示すように、オーミックコンタクト層８０５ａ，ソース電極８０６ａ，オーミックコンタクト層８０５，ドレイン電極８０６ｂが被覆され、膜８０４表面の一部が被覆されるように、マスクパターン８２２を形成する。
【０００６】
つぎに、図９（ｂ）に示すように、マスクパターン８２２をマスクとして下層の膜８０４を選択的にエッチング除去し、チャネルが形成されることになる半導体島８０４ａを形成する。
この後、マスクパターン８２２を除去すれば、図９（ｃ）に示すように、逆スタガ型のＴＦＴが、ガラス基板８０１上に形成された状態が得られる。この後、例えば、画素電極、パッシベーション絶縁膜等が形成され、これらの上に液晶層を形成することで、液晶表示装置となるアクティブマトリクスＴＦＴ―ＬＣＤが形成できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方向では、ＴＦＴを形成するときに、ガラスなどの絶縁性基板上で、チャネルが形成される半導体層を島状に形成する必要がある。このため、一般的なＭＯＳＦＥＴに比較して、半導体層を島状に形成するためのフォトリソグラフィ工程が多くなり、製造コストの増大を招いていた。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、工程数を減らして製造コストが低減できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明のパターン形成方法は、基板上に形成された被エッチング膜の上に所定の形状の有機材料からなるマスクパターンを形成するフォトリソグラフィ工程と、マスクパターンをマスクとして被エッチング膜を表面から一部除去し、被エッチング膜を露出領域とマスクパターンに被覆された被覆領域とする第１のエッチング工程と、マスクパターンを加熱処理して塑性変形させ、マスクパターンより広い面積の変形マスクパターンを形成するリフロー工程と、変形マスクパターンをマスクとして被エッチング膜の露出領域の一部をエッチング除去してパターンを形成する第２のエッチング工程とを備え、マスクパターンは、複数の薄い領域と複数の厚い領域とを備えるようにしたものである。
この発明によれば、第２のエッチング工程において用いる変形マスクパターンの形成のために、フォトリソグラフィ技術を用いる必要がない。
【００１０】
上記発明において、マスクパターンは、感光性を有するフォトレジストを露光および現像することで形成したものである。また、フォトレジストは、露光された箇所が現像液に溶解するポジ型のフォトレジストである。
上記発明において、フォトレジストの露光量を薄い領域と厚い領域とで変えることで、複数の薄い領域と複数の厚い領域を形成する。
【００１１】
上記発明において、第１のエッチング工程の後で、かつリフロー工程の前に、レジストパターンをエッチングし、薄い領域を除去して厚い領域を残すマスクパターン前処理工程を行うようにしてもよい。
ここで、レジストパターンのエッチング方法として、酸素のみ、又は酸素を含む混合ガスによるプラズマ処理を用いる。混合ガスの具体例としては、Ｏ2ガスと不活性ガス（Ｏ2／Ｈｅ、Ｏ2／Ａｒ等）、又はＯ2ガスとフッ素系ガス（Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3等）の混合ガスを用いる。
【００１２】
上記発明において、リフロー工程の直前に、マスクパターンの表面から一部を除去する変質層除去工程を行うようにしてもよい。この変質層除去工程は、マスクパターンプラズマ処理を施すことで除去を行えばよい。また、変質層除去工程では、マスクパターンをオゾンガスに曝し、かつマスクパターンに紫外線を照射することで除去を行うようにしてもよい。
この場合のプラズマ処理は、Ｏ2ガス、フッ素系ガス又はＯ2ガスとフッ素系ガスの混合ガスのいずれかのプラズマ処理ガスを用いて行われ、プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3等のいずれかを含むガスであり、Ｏ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2等のいずれかのガスを含むプラズマ処理である。
【００１３】
上記発明において、リフロー工程の直前に、被エッチング膜の表面の濡れ性を向上させる表面改質工程を行うようにしてもよい。表面改質工程により向上した濡れ性は、被エッチング膜表面における接触角が３０度以下となる状態とすればよい。また、表面改質工程では、被エッチング膜表面を弗酸溶液、またはフッ素を含むガスのプラズマに曝すことで濡れ性を向上させるようにしてもよく、このとき、フッ素を含むガスは、ＣＦ4とＯ2の混合ガス、ＣＨＦ3とＯ2の混合ガスもしくはＳＦ6とＯ2の混合ガスいずれかであればよい。
【００１４】
上記発明において、被エッチング膜は、第１の膜とこの上に配置された第２の膜とから構成され、第１のエッチング工程で、第１の膜が選択的に除去してパターンを形成し、この下の第２の膜の露出領域を露出させ、第２のエッチング工程で、変形マスクパターンをマスクとして第２の膜の露出量域を選択的に除去するものである。また、第１の膜は半導体から構成され、第２の膜は金属から構成されたものである。また、第１の膜はシリコンから構成され、第２の膜は不純物が添加されたシリコンの層とこの上の金属の層とからなる２層膜から構成されたものである。
【００１５】
上記発明において、第２のエッチング工程により形成されたシリコンからなるパターンは、薄膜トランジスタの半導体層を構成し、第１の工程により形成された第２の膜からなるパターンは、半導体層上で一部が対向して配置された薄膜トランジスタのソース電極およびドレイン電極を構成し、マスクパターンは、半導体層のソース電極およびドレイン電極で挾まれたチャネル形成領域側の領域が厚く形成され、チャネル形成領域より離れた領域は薄く形成されたものである。
【００１６】
なお、上記薄膜トランジスタのゲート電極およびソース電極，ドレイン電極は、アルミニウムまたはこの合金の１層構造、クロムまたはこの合金の１層構造、アルミニウムまたはこの合金とクロムまたはこの合金との２層構造、アルミニウムまたはこの合金とチタンまたはこの合金との２層構造、アルミニウムまたはこの合金と窒化チタンまたはこの合金との２層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金との２層構造、クロムまたはこの合金とモリブデンまたはこの合金との２層構造、クロムまたはこの合金とアルミニウムまたはこの合金とクロムまたはこの合金との３層構造、モリブデンまたはこの合金とアルミニウムまたはこの合金とモリブデンまたはこの合金との３層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金とクロムまたはこの合金との３層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金とチタンまたはこの合金との３層構造、アルミニウムまたはこの合金と窒化チタンまたはこの合金とチタンまたはこの合金との三層構造のいずれかから構成されていればよい。
【００１７】
上記発明において、第１のエッチング工程の後、マスクパターンをエッチングして、厚く形成された領域のみを残し、リフロー工程では、この厚く形成された領域のみとなったマスクパターンを加熱して塑性変形させ、このリフロー工程前より広い面積とする。
また、上記発明において、リフロー工程における加熱処理は、１２０〜３００℃の範囲であればよい。
【００１８】
本発明の液晶表示装置の製造方法は、第一基板上にゲート線およびゲート電極を形成し、続いて、第一基板上にゲート線およびゲート電極を覆うゲート絶縁膜を形成する工程と、ゲート絶縁膜上に下から順に半導体膜，オーミック用半導体膜，ソース・ドレインよう金属膜を形成する工程と、ソース・ドレイン用金属膜上にゲート電極の情報に位置するソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成する工程と、ソース電極用レジストマスクおよびドレイン電極用レジストマスクをマスクとしてソース・ドレイン用金属膜およびオーミック用半導体膜をエッチング除去し、オーミック用半導体膜およびソース・ドレイン用金属膜からなる積層パターンを形成する工程と、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを横方向にリフローさせることによりソース用レジストマスクおよびドレイン電極用レジストマスクを連結させて連結レジストマスクとし、連結レジストマスクで積層パターンを完全に覆う工程と、連結レジストマスクをマスクとして半導体膜をエッチング除去して半導体アイランドを形成する工程ととを有する製造方法によりＴＦＴ基板を形成し、続いて、前記第１基板の前記半導体アイランド側に前記第１基板と対向する第２基板を配置して対向基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、連結レジストマスクを形成する工程が、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを加熱処理して塑性変形させる熱リフローにより行われるようにしたものである。
【００１９】
上記発明において、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成する工程が、ソース・ドレイン用金属膜の上にソース電極用レジストマスクおよびドレイン電極用レジストマスクが互いに向き合う側に膜厚の厚い厚レジストマスクを形成し、ソース電極用レジストマスクおよびドレイン電極用レジストマスクが互いに遠ざかる側に厚レジストマスクよりも薄い薄レジストマスクを形成することにより行う。
【００２０】
また、上記発明において、連結レジストマスクを形成する工程は、厚レジストマスクおよび薄レジストマスクを熱リフローすることにより行い、ソース・ドレイン電極用レジストマスクおよびドレイン電極用レジストマスクに挾まれたチャネル領域近傍で、連結レジストマスクの横方向の広がりが大きく、チャネル領域から遠ざかるにしたがって連結レジストマスクの横方向の広がりが徐々に小さくなるようにする。
【００２１】
上記発明において、積層パターンを形成する工程と連結レジストマスクを形成する工程との間に、ソース電極用レジストマスクおよびドレイン電極用レジストマスクをエッチングして薄レジストマスクのみを除去して厚レジストマスクを少なくとも残存させて残存レジストマスクとする工程を有する。また、上記発明において、連結レジストマスクは、少なくともチャネル領域を包含する形状に形成すればよい。
【００２２】
上記発明において、半導体アイランドを形成する工程の後に、ゲート絶縁膜上に積層パターンおよび半導体アイランドを覆う保護絶縁膜を形成する工程と、ゲート線の上では保護絶縁膜およびゲート絶縁膜を開口し、各々ゲート線用コンタクトホールおよびソース・ドレイン用コンタクトホールを形成する工程と、保護絶縁膜上にゲート線用コンタクトホールおよびソース・ドレイン用コンタクトホールを介して各々ゲート線および積層パターンと接続するゲート端子電極およびソース・ドレイン用上部電極を形成する工程とを備える。
【００２３】
また、上記発明において、ゲート線，ゲート電極を構成するゲート金属膜およびソース・ドレイン用金属膜は、各々以下に示す構成のいずれかである。
アルミニウムまたはアルミニウム合金の１層構造、クロムまたはクロム合金の１層構造、１層がアルミニウムまたはアルミニウム合金で他の層がクロムまたはクロム合金の２層構造、１層がアルミニウムまたはアルミニウム合金で他の層が窒化チタンまたは窒化チタン合金の２層構造、１層がアルミニウムまたはアルミニウム合金で他の層がモリブデンまたはモリブデン合金の２層構造、１層がクロムまたはクロム合金で他の層がモリブデンまたはモリブデン合金の２層構造、１層および３層目がクロムまたはクロム合金で２層目がアルミニウムまたはアルミニウム合金の３層構造、１層および３層目がモリブデンまたはモリブデン合金で２層目がアルミニウムまたはアルミニウム合金の３層構造、アルミニウムまたはアルミニウム合金，モリブデンまたはモリブデン合金，クロムまたはクロム合金の三層構造、アルミニウムまたはアルミニウム合金，モリブデンまたはモリブデン合金，チタンまたはチタン合金の三層構造、アルミニウムまたはアルミニウム合金，窒化チタンまたは窒化チタン合金，チタンまたはチタン合金の三層構造。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
＜実施の形態１＞
はじめに、本発明の第１の実施の形態について説明する。図１〜３は、本実施の形態におけるパターン形成方法を用いた半導体装置の製造過程を示す工程図である。図１〜４では、ガラス基板１０１上にＴＦＴを形成する過程を示したものであり、これを例にして本発明のパター形成方法について説明する。
まず、図１（ａ）に示すように、ガラス基板１０１上に、公知のフォトリソグラフィ技術とエッチング技術によりゲート電極１０２を形成する。ゲート電極１０２は、例えば不純物を高濃度の添加したポリシリコンから構成すればよい。
【００２５】
つぎに、ガラス基板１０１上に、ゲート電極１０２を覆って、膜厚３５０ｎｍ程度に酸化シリコン膜などを堆積し、ゲート絶縁膜１０３を形成する。引き続き、ゲート絶縁膜１０３上に、膜厚２００ｎｍ程度のアモルファスシリコンからなるシリコン膜１０４，膜厚５０ｎｍ程度のｎ+形としたアモルファスシリコンからなるｎ+シリコン膜１０５，および膜厚５０ｎｍ程度の金属膜１０６を順次堆積して積層する。
【００２６】
つぎに、図１（ｂ）に示すように、金属膜１０６上に、公知のフォトリソグラフィ技術で、フォトレジストからなるマスクパターン１２１ａ，１２１ｂを形成する。この工程では、まず、金属膜１０６上に例えばノボラック系の樹脂からなるポジ型のフォトレジストを塗布し、これを８０〜１００℃程度に加熱（プリベーク）して塗布したフォトレジスト膜中の溶媒成分を除去する。次いで、プリベークしたフォトレジスト膜上に、所定のパターン形状とした光学像を照射（露光）し、フォトレジスト膜に潜像を形成する。
【００２７】
潜像を形成したフォトレジスト膜を、アルカリ溶液などの現像液により現像することで、光の照射された領域を現像液に溶解させ、光が照射されなかった領域のみを残す。この後、水洗するなどにより現像を停止し、リンス洗浄や乾燥を施す。この結果、図１（ｂ）に示したマスクパターン１２１ａ，１２１ｂが形成されることになる。以降では、上述したフォトレジストの塗布から現像，水洗，および乾燥までの一連の工程を、フォトリソグラフィ工程と称する。
【００２８】
次いで、フォトリソグラフィ工程により形成したマスクパターン１２１ａ，１２１ｂをマスクとして金属膜１０６とｎ+シリコン膜１０５とを順次ドライエッチングする。この結果、図１（ｃ）および図１（ｄ）の平面図に示すように、シリコン膜１０４上に、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂが形成される。なお、図１（ｄ）の平面図では、ガラス基板１０１，ゲート絶縁膜１０３，シリコン膜１０４は省略している。
【００２９】
つぎに、ガラス基板１０１とともにマスクパターン１２１ａ，１２１ｂを加熱し、マスクパターン１２１ａ，１２１ｂに１２０〜３００℃の熱を５〜６０分間程度加える。加熱処理は、例えばホットプレート上にガラス基板１０１を載置することで行えばよい。また、オーブンや赤外線ランプを用いたランプアニールで加熱を行うようにしてもよい。また、温度を４０〜３００℃とし，圧力を２〜４０気圧と高圧にした水の中へ、ガラス基板１０１を浸漬することで、マスクパターン１２１ａ，１２１ｂを加熱するようにしてもよい。
【００３０】
この加熱処理により、有機樹脂であるマスクパターン１２１ａ，１２１ｂは、塑性変形を起こし、徐々に軟化して流動（リフロー）してシリコン膜１０４平面に広がる。この塑性変形により、オーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂの間のシリコン膜１０４上で、マスクパターン１２１ａとマスクパターン１２１ｂとが接触する。
【００３１】
この結果、図２（ａ）の平面図と、図２（ｂ）の断面図に示すように、ソース電極１０６ａ，ドレイン電極１０６ｂおよびオーミックコンタクト層１０５ａ，１０５ｂを覆い、かつ、オーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂの向かい合う領域のシリコン膜１０４上を覆うリフローマスクパターン２２１が形成される。ここで、図１（ｂ）から図１（ｃ）におけるマスクパターン１２１ａ，１２１ｂをマスクとしたドライエッチングによるマスクパターン表面の変質層を除去することで、上記リフローマスクパターン２２１形成のためのリフローを促進することができる。
【００３２】
この変質層の除去は、Ｏ2流量３００sccm、１００Ｐａ、ＲＦパワー１０００Ｗのプラズマ中に、マスクパターンを１２０秒間暴露する処理を行えばよい。但し、この場合の使用ガスとして、フッ素系ガス又はＯ2ガスとフッ素系ガスの混合ガス、例としてフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかのガス＝１００ｓｃｃｍ、又はＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガス＝５０／３００ｓｃｃｍを使用することでも、可能である。
【００３３】
また、１００〜２００℃程度に基板を加熱してマスクパターンを加熱した状態で、これらをオゾンガス雰囲気中に配置し、マスクパターンにＵＶ（紫外）光を照射することで、変質層の除去を行うようにしてもよい。これら変質層の除去により、マスクパターン内部と外部の差の少ない状態で、均一なリフローが起こるようになる。
【００３４】
また、リフローのための加熱を行う前に、リフローによりマスクパターンが広がっていく表面の、有機溶媒または水に対する濡れ性を改善する処理を行うようにしてもよい。濡れ性は、被エッチング膜であるシリコン膜１０４表面における接触角が、３０度以下となるようにすればよい。リフローのための加熱処理を行う前に、例えばフッ素系ガス（ＣＨＦ3／Ｏ2、ＣＦ4／Ｏ2、ＳＦ6／Ｏ2ガス等）５０／３００ｓｃｃｍのプラズマ（圧力１０Ｐａ、出力１０００Ｗ）に、シリコン層１０４を３０秒間程度曝す処理を行えば、濡れ性を向上させることができる。また、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂの加工を、ウエットエッチングで行うようにしても、濡れ性を向上させることができる。
【００３５】
つぎに、リフローマスクパターン２２１をマスクとしてシリコン層１０４を選択的にエッチング除去することで、図２（ｃ）に示すように、ゲート絶縁膜１０３上に半導体島１０４ａを形成する。
この後、図３（ａ）に示すように、露出したゲート絶縁膜１０３およびソース電極１０６ａ，ドレイン電極１０６ｂを覆うように、パッシベーション膜１０７を形成し、これにコンタクトホール１０７ａを形成する。また、図３（ｂ）に示すように、ドレイン電極１０６ｂの延長部にコンタクトホール１０７ｂを形成する。なお、図示していないが、ゲート電極１０２より延長するゲート線１０２′の端部においても、コンタクトホールを形成する。
【００３６】
コンタクトホール１０７ａ，１０７ｂは、公知のフォトリソグラフィ技術とエッチング技術により形成すればよい。このエッチングでは、流量を各々５０sccmおよび１５０sccmとしたＳＦ6ガスおよびＨｅガスをエッチングガスとし、また圧力１０Ｐａ，出力１０００Ｗとし、処理時間は２５０秒間とすればよい。
次いで、図３（ｂ），（ｃ）に示すように、コンタクトホール１０７ａ内でソース電極１０６ａに接続する画素電極１０８と、コンタクトホール１０７ｂ内でドレイン電極１０６ｂの延長部に接続する端子部電極１０９を形成する。また、ゲート線１０２’の端部において、これに接続する端子部電極１１０をコンタクトホールを介して形成する。
【００３７】
ソース電極１０６ａ，ドレイン電極１０６ｂ，画素電極１０８などは、例えばＩＴＯから構成され、パッシベーション膜１０７上に金属膜を形成した後、公知のフォトリソグラフィ技術と、塩化第二鉄系のエッチング液によるエッチングにより、所定のパターン形状に加工することで形成する。
【００３８】
これ以降の工程の説明は省略されるが、例として、この後、配向膜等が形成されてＴＦＴ基板が完成し、続いて、絶縁基板２１に対向する第２の絶縁基板を用意して、その上にカラーフィルタ、ブラックマトリクス、透明電極、パッシベーション膜、配向膜等を形成して対向基板を完成させ、さらに、ＴＦＴ基板と対向基板を接着し、スペーサで所定の間隔を保つようにした上でＴＦＴ基板と対向基板との間に液晶組成物を充填すると液晶表示装置が完成することになる。
以下に述べるいずれの実施形態においても、図示した製造工程以降に上述の製造工程が続くこととなる。
【００３９】
なお、図３（ｂ）は平面図であり、このｂ−ｂ断面が図３（ｃ）である。また、図３（ｂ）では、ガラス基板１０１，ゲート絶縁膜１０３，オーミックコンタクト層１０５ａ，１０５ｂ，およびパッシベーション膜１０７は省略してある。
【００４０】
以上説明したように、本実施の形態によれば、図１（ｂ）に示したマスクパターン１２１ａ，１２１ｂの形成には、フォトリソグラフィ工程を用いるが、図２（ａ），（ｂ）に示したリフローマスクパターン２２１の形成には、フォトリソグラフィ工程を用いない。この結果、本実施の形態によれば、液晶ディスプレイ用薄膜トランジスタ（ＴＦＴ）アレイおよび画素電極の形成を、工程数を短縮した状態で行える。
【００４１】
なお、上述では、マスクパターン１２１ａ，１２１ｂを、ノボラック系樹脂からなるポジ型のフォトレジストから形成するようにしたが、これに限るものではない。他の樹脂系のポジ型フォトレジストを用いてもよく、また、ネガ型のフォトレジストを用いるようにしてもよい。また、フォトレジストに限らず、他の有機樹脂を用いるようにしてもよい。感光性を備えていない有機樹脂を用いる場合、この有機樹脂の膜を形成した後、公知のフォトリソグラフィ技術とエッチング技術とにより、有機樹脂の膜を加工してパターンを形成すればよい。この場合でも、半導体島１０４ａの形成では、フォトリソグラフィ工程を減らすことができる。
【００４２】
また、ゲート電極やソース電極，ドレイン電極は、、アルミニウムまたはこの合金の１層構造、クロムまたはこの合金の１層構造、アルミニウムまたはこの合金とクロムまたはこの合金との２層構造、アルミニウムまたはこの合金とチタンまたはこの合金との２層構造、アルミニウムまたはこの合金と窒化チタンまたはこの合金との２層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金との２層構造、クロムまたはこの合金とモリブデンまたはこの合金との２層構造、クロムまたはこの合金とアルミニウムまたはこの合金とクロムまたはこの合金との３層構造、モリブデンまたはこの合金とアルミニウムまたはこの合金とモリブデンまたはこの合金との３層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金とクロムまたはこの合金との３層構造、アルミニウムまたはこの合金とモリブデンまたはこの合金とチタンまたはこの合金との３層構造、アルミニウムまたはこの合金と窒化チタンまたはこの合金とチタンまたはこの合金との三層構造のいずれかから構成されていればよい。
【００４３】
＜実施の形態２＞
つぎに、本発明の他の形態について説明する。図４，５は、本実施の形態における特徴的な工程を示す工程図である。
本実施の形態においても、図１（ａ）に示したように、ガラス基板１０１上にゲート電極１０２を形成し、ガラス基板１０１上に、ゲート電極１０２を覆ってゲート絶縁膜１０３を形成し、ゲート絶縁膜１０３上に、シリコン膜１０４，ｎ+シリコン膜１０５，金属膜１０６を順次堆積して積層する。
【００４４】
この後、図４（ａ）に示すように、ポジ型のフォトレジストからなる厚マスクパターン４２１ａ，４２１ｂと、これらに各々連続する薄マスクパターン４２２ａ，４２２ｂを形成する。厚マスクパターン４２１ａ，４２１ｂは、膜厚３μｍ程度に形成し、薄マスクパターン４２２ａ，４２２ｂは、膜厚０．２〜０．７μｍ程度に形成する。
【００４５】
これらの形成は、金属膜１０６上に上記フォトレジストの膜を形成した後、薄マスクパターン４２２ａ，４２２ｂ形成領域に、他の領域より光量を低くして光像を照射すればよい。
なお、この露光時に、厚マスクパターン４２１ａ，４２１ｂ形成領域には光を照射しない。  例えば、露光マスク（フォトマスク）の薄マスクパターンの形成部分のパターンは、ある程度露光光が透過する状態とし、厚マスクパターンの形成部分のパターンは遮光状態とすることで、上述した露光の状態が実現できる。
【００４６】
また、フォトレジスト膜の厚マスクパターン４２１ａ，４２１ｂ形成領域は遮光状態とし、他の領域に光量を低くして光を照射し、次いで、厚マスクパターン４２１ａ，４２１ｂと薄マスクパターン４２２ａ，４２２ｂ形成領域を遮光状態とし、他の領域に再度光を照射する２度露光を行うようにしてもよい。
【００４７】
これらのことにより、ポジ型のフォトレジストを現像すると、厚マスクパターン４２１ａ，４２１ｂ部分は、ほとんど溶解せずに残り、薄マスクパターン４２２ａ，４２２ｂ部分は、ある程度溶解し、他の部分は全て溶解して無くなる。この結果、図４（ａ）に示すように、膜厚の厚い厚マスクパターン４２１ａ，４２１ｂと、膜厚の薄い薄マスクパターン４２２ａ，４２２ｂが同時に形成できる。
【００４８】
上述したように厚マスクパターン４２１ａ，４２１ｂおよび薄マスクパターン４２２ａ，４２２ｂを形成した後、これらをマスクとしてドライエッチングを行うことで、図４（ａ），（ｂ）に示すように、シリコン膜１０４上に、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂを形成する。なお、図４（ｂ）の平面図では、ガラス基板１０１，ゲート絶縁膜１０３，シリコン膜１０４は省略し、また、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂは、各マスクパターンで見えない状態となっている。
【００４９】
オーミックコンタクト層１０５ａ，１０５ｂを形成した後、前述した実施の形態と同様に、加熱により、厚マスクパターン４２１ａ，４２１ｂと薄マスクパターン４２２ａ，４２２ｂとをリフローさせる。このことにより、有機樹脂である各マスクパターンは、シリコン膜１０４平面に広がり、オーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂの間のシリコン膜１０４上では、厚マスクパターン４２１ａと厚マスクパターン４２１ｂとが接触する。また、厚マスクパターン４２１ａと薄マスクパターン４２２ａがつながり、厚マスクパターン４２１ｂと薄マスクパターン４２２ｂがつながり、図４（ｃ）の平面図に示すように、リフローマスクパターン４２３が形成される
【００５０】
厚マスクパターン４２１ａ，４２１ｂが形成されていた箇所は、他の領域より広い面積に広がっている。また、リフローにより形成されたリフローマスクパターン４２３の、厚マスクパターン４２１ａ，４２１ｂが形成されていた箇所は、図５（ａ）に示すように、他の箇所より膜厚が厚くなっている。なお、図５（ａ）は、図４（ｃ）のｘ−ｘ断面を示している。
【００５１】
つぎに、リフローマスクパターン４２３をマスクとしてシリコン層１０４をエッチング除去し、リフローマスクパターン４２３を除去することで、図５（ｂ）の平面図に示すように、半導体島１０４ａ上に、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂが形成された状態が得られる。なお、図５（ｂ）では、オーミックコンタクト層１０５ａ，１０５ｂが、ソース電極１０６ａ，ドレイン電極１０６ｂの下に配置され、見えない状態となっている。
【００５２】
この後、パッシベーション膜を形成し、ソース電極１０６ａ，ドレイン電極１０６ｂ上に各々コンタクトホールを形成し、これらコンタクトホール底部でソース電極１０６ａに接続する画素電極１０８、ドレイン電極１０６ｂに接続する端子部電極１０９を形成する（図５（ｃ））。
以上のことにより、本実施の形態によれば、半導体島１０４ａのオーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂとの間のチャネルが形成される領域近辺が、他の領域より幅広に形成されるようになる。
【００５３】
＜実施の形態３＞
つぎに、本発明の他の形態について説明する。まず、本実施の形態においても、図６（ａ）に示すように、ポジ型のフォトレジストからなる厚マスクパターン４２１ａ，４２１ｂと、これらに各々連続する薄マスクパターン４２２ａ，４２２ｂを形成する。次いで、これらをマスクとしたドライエッチングで、シリコン膜１０４上に、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂが形成された状態とする。以上のことは、前述した実施の形態と全く同様である。
【００５４】
本実施の形態では、オーミックコンタクト層１０５ａ，１０５ｂおよびソース電極１０６ａ，ドレイン電極１０６ｂを形成した後、プラズマ雰囲気に曝すことで、各マスクパターンをプラズマ処理し、薄マスクパターン４２２ａ，４２２ｂを除去するようにした。
【００５５】
ここで、マスクパターンのプラズマ処理方法として、酸素のみ、又は酸素を含む混合ガスによるプラズマ処理を用いる。混合ガスの具体例としては、Ｏ2ガスと不活性ガス（Ｏ2／Ｈｅ、Ｏ2／Ａｒ等）、又はＯ2ガスとフッ素系ガス（Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3等）の混合ガスを用いてプラズマ処理を行なうことで可能である。具体的な処理条件として、Ｏ2流量３００sccm、１０Ｐａ、ＲＦパワー１０００Ｗの酸素プラズマ中に、マスクパターンを１００秒間暴露する処理を行えばよい。但し、この場合の使用ガスとして、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガス＝１０／３００ｓｃｃｍを使用することでも、可能である。この場合、マスクパターンのエッチング速度を考慮し、薄マスクパターンの除去に必要充分な処理時間とし、必要以上に長くしないことが、重要である。
【００５６】
このとき、図６（ｂ），（ｃ）に示すように、厚マスクパターン４２１ａ，４２１ｂは残すようにする。なお、図６（ｂ）は、図６（ｃ）の平面図のｂ−ｂ断面を示している。
【００５７】
厚マスクパターン４２１ａ，４２１ｂを残した状態で、前述した実施の形態と同様に、加熱により、これらをリフローさせる。このことにより、有機樹脂である各マスクパターンは、シリコン膜１０４平面に広がり、オーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂの間のシリコン膜１０４上では、厚マスクパターン４２１ａと厚マスクパターン４２１ｂとが接触する。
【００５８】
この結果、図７（ａ）の平面図および図７（ｂ）の断面図に示すように、オーミックコンタクト層１０５ａとオーミックコンタクト層１０５ｂとに挾まれたチャネルが形成される箇所を中心とした領域に、リフローマスクパターン７２１が形成される。紙面左右方向において、リフローマスクパターン７２１は、ソース電極１０６ａ，ドレイン電極１０６ｂより幅広に形成される。
【００５９】
この後、リフローマスクパターン７２１および、リフローマスクパターン７２１に覆われていない領域のソース電極１０６ａ、ドレイン電極１０６ｂをマスクとしてシリコン層１０４をドライエッチングし、図７（ｃ）に示すように、半導体島１０４ｃを形成する。なお、半導体島１０４ｃは、ソース電極１０６ａ，ドレイン電極１０６ｂ下にも延在している。
【００６０】
このように、本実施の形態によれば、半導体島１０４ｃを形成するためのリフローレジストマスクパターン７２１は、ソース電極１０６ａとドレイン電極１０６ｂとに挾まれたチャネルが形成される領域を中心とし、ソース電極１０６ａ，ドレイン電極１０６ｂにある程度かかる領域までの、平面視矩形状に形成される。この結果、リフローレジストマスクパターン７２１以外の領域では、ソース電極１０６ａ，ドレイン電極１０６ｂのパターンに自己整合して、半導体島１０４ｃが形成され、余分な広がりを持たずに形成することができる。
【００６１】
この後、前述した実施の形態と同様に、パッシベーション膜を形成し、ソース電極１０６ａ，ドレイン電極１０６ｂ上に各々コンタクトホールを形成し、これらコンタクトホール底部でソース電極１０６ａに接続する画素電極１０８、ドレイン電極１０６ｂに接続する端子部電極１０９を形成する。
なお、上述では、ガラス基板を用いるようにしたが、これに限るものではなく、絶縁性の基板を用いるようにしても、同様である。
【００６２】
なお、上記実施の形態では、スタガ型のＴＦＴパターンまでの形成方法を説明したが、本発明のパターン形成方法はこれに限らず、前述したＴＦＴパターンの形成方法のうち、画素電極の下部にカラーフィルタ層，または平坦化膜とカラーフィルタ層を形成したカラーフィルタ付きＴＦＴパターンの形成にも適用できる。さらに、上記実施の形態では、液晶表示装置の中の縦電界駆動型液晶表示装置を例に説明したが、これに限るものではなく、ＩＳＰなどの横電界駆動型液晶表示装置にも適用できる。
【００６３】
前述した実施の形態のパターン形成方法を、ＴＦＴ基板の製造方法として用いることが可能であり、このうちＴＦＴ基板の例として、液晶表示装置用ＴＦＴ基板の製造方法がある。またこのＴＦＴ基板作製後のＩＴＯ等の画素電極、配向膜等を、形成する前に、絶縁膜、カラー（ＲＧＢ：レッド，グリーン，ブルー）フィルタ層とブラックマトリクス層、透明電極を形成したカラーフィルタ、または単色フィルタを、形成後に画素電極及び、配向膜等を形成し、対向基板との間に液晶を挟み込み封止し、さらに両基板に偏光フィルタを貼ることにより、液晶表示装置を製造する場合にも適用できる。
【００６４】
このように、上記実施の形態に示したパターン形成方法は、例えば、フラットディスプレイパネルの液晶表示装置（ＬＣＤ），エレクトロルミネッセンス表示装置（ＥＬ），フィールドエミッションディスプレイ（ＦＥＤ），蛍光表示装置，プラズマディスプレイパネル（ＰＤＰ）のアクティブ素子、または、集積回路を備えた基板の製造に適用できるものである。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、１回のフォトリソグラフィ工程で形成したマスクパターンを、２回以上のエッチング工程で各々変形させることで共通に用いるようにしたので、工程数を減らして製造コストが低減できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施の形態におけるパターン形成方法を説明するための工程図である。
【図２】  図１に続く、本発明の実施の形態におけるパターン形成方法を説明するための工程図である。
【図３】  図２に続く、本発明の実施の形態におけるパターン形成方法を説明するための工程図である。
【図４】  本発明の他の形態におけるパターン形成方法を説明するための工程図である。
【図５】  図４に続く、本発明の他の形態におけるパターン形成方法を説明するための工程図である。
【図６】  本発明の他の形態におけるパターン形成方法を説明するための工程図である。
【図７】  図６に続く、本発明の他の形態におけるパターン形成方法を説明するための工程図である。
【図８】  従来のパターン形成方法を説明するための工程図である。
【図９】  図８に続く、従来のパターン形成方法を説明するための工程図である。
【符号の説明】
１０１…ガラス基板、１０２…ゲート電極、１０３…ゲート絶縁膜、１０４…シリコン膜、１０５…ｎ+シリコン膜、１０５ａ，１０５ｂ…オーミックコンタクト層、１０６…金属膜、１０６ａ…ソース電極、１０６ｂ…ドレイン電極、１２１ａ，１２１ｂ…マスクパターン、２２１…リフローマスクパターン。
【図１】
0004410951.tif 000002
【図２】
0004410951.tif 000003
【図３】
0004410951.tif 000004
【図４】
0004410951.tif 000005
【図５】
0004410951.tif 000006
【図６】
0004410951.tif 000007
【図７】
0004410951.tif 000008
【図８】
0004410951.tif 000009
【図９】
0004410951.tif 000010