(57)【特許請求の範囲】
【請求項１】
スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される矩形状の第１の光電変換素子と、
前記第１の光電変換素子と同一幅で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部と、電荷読み出し方向側に設けられ、幅がスペースβで、前記フィンガー部間を連結する（ｍ−１）個の連結部とを有し、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子と、
を具備することを特徴とする光電変換素子アレイ。
【請求項２】
前記第１及び第２の光電変換素子の電荷読み出し方向の寸法が同一であることを特徴とする請求項１に記載の光電変換素子アレイ。
【請求項３】
スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される台形状の第１の光電変換素子と、
前記第１の光電変換素子と同一形状で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部と、電荷読み出し方向側に設けられ、前記フィンガー部間を等間隔で連結する（ｍ−１）個の連結部とを有し、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子と、
を具備することを特徴とする光電変換素子アレイ。
【請求項４】
矩形状の第１の光電変換素子がスペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される第１の光電変換素子アレイと、前記第１の光電変換素子の電荷読み出し方向側に隣接配置され、前記第１の光電変換素子から出力される信号電荷を転送する第１のシフトゲートと、前記第１のシフトゲートの信号電荷転送側に隣接配置され、前記第１のシフトゲートから転送される信号電荷を転送する第１のＣＣＤシフトレジスタと、前記第１のＣＣＤシフトレジスタから転送される信号電荷を画素ごとに読み出す第１のアンプとを有する第１のセンサ部と、
前記第１の光電変換素子と同一幅で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部、及び電荷読み出し方向側に設けられ、幅がスペースβで、前記フィンガー部間を連結する（ｍ−１）個の連結部から構成される第２の光電変換素子が、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子アレイと、前記第２の光電変換素子の電荷読み出し方向側に隣接配置され、前記第２の光電変換素子から出力される信号電荷を転送する第２のシフトゲートと、前記第２のシフトゲートの信号電荷転送側に隣接配置され、前記第２のシフトゲートから転送される信号電荷を転送する第２のＣＣＤシフトレジスタと、前記第２のＣＣＤシフトレジスタから転送される信号電荷を画素ごとに読み出す第２のアンプとを有する第２のセンサ部と、
を具備することを特徴とする固体撮像装置。
【請求項５】
矩形状の第１の光電変換素子がスペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される第１の光電変換素子アレイと、前記第１の光電変換素子の電荷読み出し方向側に隣接配置され、前記第１の光電変換素子から出力される信号電荷を読み出す第１のアンプが列状に配置形成される第１のアンプ列部と、前記第１のアンプの信号電荷読み出し側に隣接配置され、前記第１のアンプから読み出された画素情報を転送する第１のスイッチが列状に配置形成される第１のスイッチ列部と、前記第１のスイッチの前記画素情報転送側に隣接配置され、前記第１のスイッチから転送される前記画素情報を転送及び出力する第１のシフトレジスタとを有する第１のセンサ部と、
前記第１の光電変換素子と同一幅で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部、及び電荷読み出し方向側に設けられ、幅がスペースβで、前記フィンガー部間を連結する（ｍ−１）個の連結部から構成される第２の光電変換素子が、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子アレイと、前記第２の光電変換素子の電荷読み出し方向側に隣接配置され、前記第２の光電変換素子から出力される信号電荷を読み出す第２のアンプが列状に配置形成される第２のアンプ列部と、前記第２のアンプの信号電荷読み出し側に隣接配置され、前記第２のアンプから読み出された画素情報を転送する第２のスイッチが列状に配置形成される第２のスイッチ列部と、前記第２のスイッチの前記画素情報転送側に隣接配置され、前記第２のスイッチから転送される前記画素情報を転送及び出力する第２のシフトレジスタとを有する第２のセンサ部と、
を具備することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列状に配置形成される光電変換素子に関する。
【背景技術】
【０００２】
イメージスキャナ、カメラ、或いはＦＡＸなどのセンサ部には光を電荷に変換する光電変換素子が多用されている。光電変換素子には、一般的にフォトダイオードが用いられる。光電変換素子は、例えば、シリコン基板からなる半導体基板表面に、所定の解像度や感度に対応するように形状を変化及び最適化させ、多数配置形成される。
【０００３】
近年、イメージスキャナなどの分野では、従来の単一の解像度での画像データ処理から高解像度乃至低解像度での画像データ処理対応要求が増加している。高解像度乃至低解像度に対応する光電変換素子は、一般的に解像度にあわせて同一ピッチで列状に配置形成される（例えば、特許文献１参照。）。
【０００４】
高解像度要求から、解像度が、例えば、１２ｂｉｔ（４０９６階調）になった場合、光電変換素子列の数が４０９６個と増大し光電変換素子のピッチが狭くなり、高解像度に対応する光電変換素子と低解像度に対応する光電変換素子の間で飽和電荷出力比に差が発生し、画素電位が異なるという問題点がある。
【０００５】
同一画素電位にするために、高解像度に対応する光電変換素子としてのフォトダイオードを低解像度に対応する光電変換素子としてのフォトダイオードよりも深く形成すると製造工程が増加するという問題点がある。更に、フォトダイオードの接合深さが深くなり、画素電位が深くなると白キズ等のバルク欠陥の影響を受ける可能性がある。
【特許文献１】特開２００２−１６５０６４号公報（頁１０、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高解像度乃至低解像度において、飽和電荷出力比を一定にできる光電変換素子アレイ及び固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の光電変換素子アレイは、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される矩形状の第１の光電変換素子と、前記第１の光電変換素子と同一幅で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部と、電荷読み出し方向側に設けられ、幅がスペースβで、前記フィンガー部間を連結する（ｍ−１）個の連結部とを有し、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子とを具備することを特徴とする。
【０００８】
更に、上記目的を達成するために、本発明の一態様の固体撮像装置は、矩形状の第１の光電変換素子がスペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチαで列状に配置形成される第１の光電変換素子アレイと、前記第１の光電変換素子の電荷読み出し方向側に隣接配置され、前記第１の光電変換素子から出力される信号電荷を転送する第１のシフトゲートと、前記第１のシフトゲートの信号電荷転送側に隣接配置され、前記第１のシフトゲートから転送される信号電荷を転送する第１のＣＣＤシフトレジスタと、前記第１のＣＣＤシフトレジスタから転送される信号電荷を画素ごとに読み出す第１のアンプとを有する第１のセンサ部と、前記第１の光電変換素子と同一幅で、並列して設けられる矩形状のｍ個（ただし、ｍは２以上の整数）のフィンガー部、及び電荷読み出し方向側に設けられ、幅がスペースβで、前記フィンガー部間を連結する（ｍ−１）個の連結部から構成される第２の光電変換素子が、スペースβで互いに離間され、電荷読み出し方向に対して垂直方向にピッチｍαで列状に配置形成される第２の光電変換素子アレイと、前記第２の光電変換素子の電荷読み出し方向側に隣接配置され、前記第２の光電変換素子から出力される信号電荷を転送する第２のシフトゲートと、前記第２のシフトゲートの信号電荷転送側に隣接配置され、前記第２のシフトゲートから転送される信号電荷を転送する第２のＣＣＤシフトレジスタと、前記第２のＣＣＤシフトレジスタから転送される信号電荷を画素ごとに読み出す第２のアンプとを有する第２のセンサ部とを具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、高解像度乃至低解像度において、飽和電荷出力比を一定にできる光電変換素子アレイ及び固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る光電変換素子アレイについて、図面を参照して説明する。図１は光電変換素子アレイを示す平面図、図２は従来の光電変換素子アレイを示す平面図である。本実施例では、低解像度に対応する光電変換素子をマルチフィンガー形状にしている。
【００１２】
図１に示すように、光電変換素子アレイを構成する光電変換素子は、要求される解像度に合わせてその形状を変化させている。ここで、光電変換素子はシリコンフォトダイオードからなり、イメージスキャナ、カメラ、或いはＦＡＸなどに適用されるセンサ部に配置形成される。
【００１３】
高解像度対応の光電変換素子アレイを構成する光電変換素子ＰＤ１ａ乃至ＰＤ１ｎは、同一矩形状で、それぞれ、横方向寸法がＸａ、縦方向寸法がＹａ、隣接する光電変換素子とのスペースがβ、ピッチがαを有し、横方向に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光し、光を電荷に変換して読み出す方向は図面の上下方向に対して下側である。
【００１４】
高解像度よりも比較的解像度の低い光電変換素子アレイを構成する光電変換素子ＰＤ２ａ乃至ＰＤ２ｎは、同一形状で、それぞれ、隣接する光電変換素子とのスペースがβ、横方向寸法がＸａ及び縦方向寸法がＹａのフィンガー部ＦＧが２本（互いに並列配置）、フィンガー部ＦＧとの余裕がβ、電荷読み出し方向側に２本のフィンガー部ＦＧを連結する連結部ＲＫ、ピッチが２αのマルチフィンガー形状を有し、横方向（電荷読み出し方向に対して垂直方向）に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光し、光を電荷に変換して読み出す方向は下側である。フィンガー部ＦＧは、光電変換素子ＰＤ１ａ乃至ＰＤ１ｎと同一形状を有する。なお、連結部ＲＫの縦方向寸法であるＹＲＫは小さい方が好ましく、例えば、光電変換素子の上端部或いは下端部に設けられる光遮光用の金属配線に覆われる程度の寸法にするが好ましい。
【００１５】
高解像度よりも比較的解像度の低い光電変換素子アレイを構成するｍ番目の光電変換素子ＰＤｍａ乃至ＰＤｍｎは、同一形状で、それぞれ、隣接する光電変換素子とのスペースがβ、横方向寸法がＸａ及び縦方向寸法がＹａのフィンガー部ＦＧがｍ本（互いに並列配置）、フィンガー部ＦＧとの余裕がβ、電荷読み出し方向側にｍ本のフィンガー部ＦＧをそれぞれ連結する連結部ＲＫが（ｍ−１）個、ピッチがｍαのマルチフィンガー形状を有し、横方向（電荷読み出し方向に対して垂直方向）に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光して光を電荷に変換し、読み出す方向は図面の上下方向に対して下側である。ここで、ｍは３以上の整数である。
【００１６】
図２に示すように、従来では、光電変換素子に要求される解像度に合わせてその形状を変化させ、その形状を矩形（正方形或いは長方形）にしている。
【００１７】
高解像度対応の光電変換素子アレイを構成する光電変換素子ＰＤ１１ａ乃至ＰＤ１１ｎは、それぞれ、横方向寸法がＸａ、縦方向寸法がＹａ、隣接する光電変換素子とのスペースがβ、ピッチがαの矩形を有し、横方向（電荷読み出し方向に対して垂直方向）に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光し、光を電荷に変換して読み出す方向は図面の上下方向に対して下側である。光電変換素子ＰＤ１１ａ乃至ＰＤ１１ｎは、光電変換素子ＰＤ１ａ乃至ＰＤ１ｎと同一形状である。
【００１８】
高解像度よりも比較的解像度の低い光電変換素子アレイを構成する光電変換素子ＰＤ２２ａ乃至ＰＤ２２ｎは、同一形状で、それぞれ、隣接する光電変換素子とのスペースがβ、横方向寸法がＸｂ、縦方向寸法がＹａ、ピッチが２αの矩形を有し、横方向（電荷読み出し方向に対して垂直方向）に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光し、光を電荷に変換して読み出す方向は図面の上下方向に対して下側である。
【００１９】
光電変換素子ＰＤ２２ａ乃至ＰＤ２２ｎの面積Ｓｂと光電変換素子ＰＤ２ａ乃至ＰＤ２ｎの面積Ｓａの関係は、
Sb＝Sa＋｛β×（Ｙａ−ＹＲＫ）｝・・・・・・・・・・・式（１）
で表され、光電変換素子ＰＤ２２ａ乃至ＰＤ２２ｎの面積Ｓｂの方が光電変換素子ＰＤ２ａ乃至ＰＤ２ｎの面積Ｓａよりも大きい。ＹＲＫは連結部ＲＫの縦方向寸法である。
【００２０】
高解像度よりも比較的解像度の低い光電変換素子アレイを構成するｍ番目の光電変換素子ＰＤｍｍａ乃至ＰＤｍｍｎは、同一形状で、それぞれ、隣接する光電変換素子とのスペースがβ、横方向寸法がＸｃ、縦方向寸法がＹａ、ピッチがｍαの矩形を有し、横方向（電荷読み出し方向に対して垂直方向）に光電変換素子列の長さＬだけ繰り返し配置形成されている。ここで、光を受光し、光を電荷に変換して読み出す方向は図面の上下方向に対して下側である。ここで、ｍは３以上の整数である。
【００２１】
光電変換素子ＰＤｍｍａ乃至ＰＤｍｍｎの面積Ｓｄと光電変換素子ＰＤｍａ乃至ＰＤｍｎの面積Ｓｃの関係は、
Sｄ＝Sｃ＋（ｍ−１）×｛β×（Ｙａ−ＹＲＫ）｝・・・・・・・・式（２）
で表され、光電変換素子ＰＤｍｍａ乃至ＰＤｍｍｎの面積Ｓｄの方が光電変換素子ＰＤｍａ乃至ＰＤｍｎの面積Ｓｃよりも大きい。
【００２２】
次に、光電変換素子の特性について図３を参照して説明する。図３は光電変換素子のピッチ寸法に対する飽和電荷出力比の関係を示す図で、図中の実線（ａ）は本実施例の関係を示し、破線（ｂ）は従来の関係を示す。ここで、飽和電荷出力比とは、高解像度に対応する光電変換素子（ピッチがα）の飽和電荷出力に対する低解像度に対応する光電変換素子（ピッチがｍα）の飽和電荷出力の比をいう。
【００２３】
図３の破線（ｂ）に示すように、従来では、光電変換素子のピッチαが狭くなると、高解像度に対応する光電変換素子の面積に対する低解像度に対応する光電変換素子の面積の比がｍよりも大きくなり、しかも光電変換素子としてのシリコンフォトダイオードの深さがナローチャネル効果により浅くなるので、低解像度に対応する光電変換素子の画素電位が浅くなる。このため、光電変換素子のピッチαが狭くなるほど飽和電荷出力比がｍよりも大きくなる。
【００２４】
一方、図３の破線（ａ）に示すように、本実施例では、光電変換素子を横方向寸法がＸａ及び縦方向寸法がＹａのフィンガー部ＦＧを基本としたシングル或いはマルチフィンガー構造にしているので、高解像度に対応する光電変換素子の面積に対する低解像度に対応する光電変換素子の面積の比がほぼ一定（ｍ）である。このため、飽和電荷出力比は光電変換素子のピッチαの大きさに依存せず、光電変換素子のピッチαが狭くなっても飽和電荷出力比が一定なｍの値を維持できる。
【００２５】
上述したように、本実施例の光電変換素子では、高解像度対応の光電変換素子ＰＤ１ａ乃至ＰＤ１ｎが、それぞれ、横方向寸法Ｘａ、縦方向寸法Ｙａ、隣接する光電変換素子とのスペースβ、ピッチαの矩形を有し、横方向（電荷読み出し方向に対して垂直方向）に繰り返し配置形成されている。高解像度よりも比較的解像度の低いｍ番目の光電変換素子ＰＤｍａ乃至ＰＤｍｎが、それぞれ、隣接する光電変換素子とのスペースβ、横方向寸法Ｘａ及び縦方向寸法Ｙａのｍ本のフィンガー部ＦＧ（互いに並列配置）、フィンガー部ＦＧとの余裕β、電荷読み出し方向側にｍ本のフィンガー部ＦＧをそれぞれ連結する（ｍ−１）個の連結部ＲＫ、ピッチｍαを有し、横方向（電荷読み出し方向に対して垂直方向）に繰り返し配置形成されている。
【００２６】
このため、解像度の諧調数が増大し光電変換素子のピッチが狭くなっても、高解像度に対応する光電変換素子と低解像度に対応する光電変換素子の間で飽和電荷出力比に差が発生せず、同一画素電位にすることができる。また、同一画素電位にするために、従来、高解像度に対応する光電変換素子としてのフォトダイオードを低解像度に対応する光電変換素子としてのフォトダイオードよりも深く形成するなど製造工程を増加させているがその必要がない。更に、フォトダイオードの接合深さが深くする必要がないので、白キズ等のバルク欠陥の影響を受けにくい。
【００２７】
なお、本実施例では、光電変換素子にシリコンフォトダイオードを用いているが、化合物半導体系のフォトダイオードや有機物系のフォトダイオードなどを用いてもよい。また、解像度によらず光電変換素子の縦方向の寸法を一定にしているが、必ずしもこれに限定されるものではなく、解像度により適宜変更してもよい。更に、光電変換素子列の長さを一定な長さＬにしているが、必ずしも長さＬに限定されるものではなく、解像度により適宜変更してもよい。
【実施例２】
【００２８】
次に、本発明の実施例２に係る固体撮像装置について、図面を参照して説明する。図４は光電変換素子アレイを有するＣＣＤ（Charged  Coupled  Device）リニアセンサを示すブロック図、図５は光電変換素子を示す平面図である。本実施例では、高解像度部、中解像度部、及び低解像度部の３種類の解像度部を設けている。
【００２９】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３０】
図４に示すように、ＣＣＤリニアセンサ１には、Ｒ色（赤色）をセンスするＲ色センサ部、Ｇ色（緑色）をセンスするＧ色センサ部、及びＢ色（青色）をセンスするＢ色センサ部が設けられている。Ｒ色センサ部、Ｇ色センサ部、及びＢ色センサ部は同一構成を有するので、ここではセンサ部２として代表表示している。ＣＣＤリニアセンサは、ＣＣＤラインセンサとも呼称される。
【００３１】
センサ部２には、高解像度部１１、中解像度部１２、及び低解像度部１３が設けられ、画像毎に最適解像度データを適宜選択できる構造となっている。ここで、解像度部を３種類設けているが、高解像度部及び低解像度部の２種類或いは４種類以上設けてもよい。
【００３２】
高解像度部１１には、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎ、シフトゲートＳＧ１、ＣＣＤシフトレジスタＣＳＲ１、及びアンプＡＭＰ１が設けられている。
【００３３】
光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎは、互いに水平方向に隣接配置され光電変換素子アレイを構成している。ここで、光電変換素子列の長さはＬである。シフトゲートＳＧ１は、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎの電荷読み出し方向側に隣接配置され、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎで光電変換され、蓄積された信号電荷をそれぞれＣＣＤシフトレジスタＣＳＲ１に設けられているＣＣＤへ転送する。シフトゲートは、トランスファーゲートとも呼称される。ＣＣＤシフトレジスタＣＳＲ１は、シフトゲートＳＧ１の電荷転送側に隣接配置され、シフトゲートＳＧ１から転送される信号電荷を入力してアンプＡｍｐ１に転送する。アンプＡｍｐ１は、ＣＣＤシフトレジスタＣＳＲ１から出力される信号電荷を画素ごとに読み出して、読み出された情報をセンサ部２外に出力する。
【００３４】
中解像度部１２には、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎ、シフトゲートＳＧ２、ＣＣＤシフトレジスタＣＳＲ２、及びアンプＡＭＰ２が設けられている。
【００３５】
光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎは、互いに水平方向に隣接配置され光電変換素子アレイを構成している。ここで、光電変換素子列の長さはＬである。シフトゲートＳＧ２は、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎの電荷読み出し方向側に隣接配置され、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎで光電変換され、蓄積された信号電荷をそれぞれＣＣＤシフトレジスタＣＳＲ２に設けられているＣＣＤへ転送する。ＣＣＤシフトレジスタＣＳＲ２は、シフトゲートＳＧ２の電荷転送側に隣接配置され、シフトゲートＳＧ２から転送される信号電荷を入力してアンプＡｍｐ２に転送する。アンプＡｍｐ２は、ＣＣＤシフトレジスタＣＳＲ２から出力される信号電荷を画素ごとに読み出して、読み出された情報をセンサ部２外に出力する。
【００３６】
低解像度部１３には、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎ、シフトゲートＳＧ３、ＣＣＤシフトレジスタＣＳＲ３、及びアンプＡＭＰ３が設けられている。
【００３７】
光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎは、互いに水平方向に隣接配置され光電変換素子アレイを構成している。ここで、光電変換素子列の長さはＬである。シフトゲートＳＧ３は、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎの電荷読み出し側に隣接配置され、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎで光電変換され、蓄積された信号電荷をそれぞれＣＣＤシフトレジスタＣＳＲ３に設けられているＣＣＤへ転送する。ＣＣＤシフトレジスタＣＳＲ３は、シフトゲートＳＧ３の電荷転送側に隣接配置され、シフトゲートＳＧ３から転送される信号電荷を入力してアンプＡｍｐ３に転送する。アンプＡｍｐ３は、ＣＣＤシフトレジスタＣＳＲ３から出力される信号電荷を画素ごとに読み出して、読み出された情報をセンサ部２外に出力する。
【００３８】
図５に示すように、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎは、横方向寸法がα、縦方向寸法がＹａの矩形を有し、それぞれ横方向寸法がＸａで縦方向寸法がＹａの光電変換素子ＰＤ１ａ乃至光電変換素子ＰＤ１ｎが設けられている。光電変換素子ＰＤ１ａ乃至光電変換素子ＰＤ１ｎは、それぞれスペースβで離間される。
【００３９】
光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎは、横方向寸法が２α、縦方向寸法がＹａの矩形を有し、それぞれ横方向寸法が（２α―β）で縦方向寸法がＹａの光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎが設けられている。光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎは、それぞれスペースβで離間されている。
【００４０】
光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎは、横方向寸法が４α、縦方向寸法がＹａの矩形を有し、それぞれ横方向寸法が（４α―β）で縦方向寸法がＹａの光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎが設けられている。光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎは、それぞれスペースβで離間されている。光電変換素子ＰＤ４ａ乃至ＰＤ４ｎは、同一形状で、それぞれ、隣接する光電変換素子とのスペースがβ、横方向寸法がＸａ及び縦方向寸法がＹａのフィンガー部ＦＧが４本（互いに並列配置）、フィンガー部ＦＧとの余裕がβ、電荷読み出し方向側に４本のフィンガー部ＦＧをそれぞれ連結する連結部ＲＫが３個、ピッチが４αのマルチフィンガー形状を有し、横方向（電荷読み出し方向に対して垂直方向）に繰り返し配置形成されている。
【００４１】
上述したように、本実施例の固体撮像装置では、高解像度部１１、中解像度部１２、及び低解像度部１３から構成されるセンサ部２が設けられている。高解像度部１１には、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎ、シフトゲートＳＧ１、ＣＣＤシフトレジスタＣＳＲ１、及びアンプＡＭＰ１が設けられている。光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎは、横方向寸法がα、縦方向寸法がＹａの矩形を有し、それぞれ横方向寸法がＸａで縦方向寸法がＹａの光電変換素子ＰＤ１ａ乃至光電変換素子ＰＤ１ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。中解像度部１２には、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎ、シフトゲートＳＧ２、ＣＣＤシフトレジスタＣＳＲ２、及びアンプＡＭＰ２が設けられている。光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎには、それぞれ光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎは、それぞれ、隣接する光電変換素子とのスペースβ、横方向寸法Ｘａ及び縦方向寸法Ｙａの２本のフィンガー部ＦＧ、フィンガー部ＦＧとの余裕β、電荷読み出し方向側に２本のフィンガー部ＦＧを連結する連結部ＲＫ、ピッチ２αを有する。低解像度部１３には、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎ、シフトゲートＳＧ３、ＣＣＤシフトレジスタＣＳＲ３、及びアンプＡＭＰ３が設けられている。光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎには、それぞれ、光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎは、それぞれ、隣接する光電変換素子とのスペースβ、横方向寸法Ｘａ及び縦方向寸法Ｙａの４本のフィンガー部ＦＧ、フィンガー部ＦＧとの余裕β、電荷読み出し方向側に４本のフィンガー部ＦＧをそれぞれ連結する３個の連結部ＲＫ、ピッチ４αを有する。
【００４２】
このため、高解像度乃至低解像度に対応する光電変換素子を飽和電荷出力比に差のない、同一画素電位にすることができる。したがって、飽和電荷出力比が一定な光電変換素子アレイを有し、高解像度乃至低解像度での画質の劣化を抑制できるＣＣＤリニアセンサを提供することができる。
【００４３】
なお、本実施例では、ＣＣＤリニアセンサ１のＲ色センサ部、Ｇ色センサ部、及びＢ色センサ部に、それぞれ光電変換素子アレイを適用したが、ＣＣＤリニアセンサに光電変換素子アレイを適用したＷ色（白色）センサ部を設けてもよい。
【実施例３】
【００４４】
次に、本発明の実施例３に係る固体撮像装置について、図面を参照して説明する。図６は光電変換素子アレイを有するＣＭＯＳリニアセンサを示すブロック図である。本実施例では、高解像度部、中解像度部、及び低解像度部の３種類の解像度部を設けている。
【００４５】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４６】
図６に示すように、Ｒ色（赤色）をセンスするＲ色センサ部、Ｇ色（緑色）をセンスするＧ色センサ部、及びＢ色（青色）をセンスするＢ色センサ部が設けられている。Ｒ色センサ部、Ｇ色センサ部、及びＢ色センサ部は同一構成を有するので、ここではセンサ部４として代表表示している。ＣＭＯＳリニアセンサは、ＣＭＯＳラインセンサとも呼称される。
【００４７】
センサ部４には、高解像度部２１、中解像度部２２、及び低解像度部２３が設けられ、画像毎に最適解像度データを適宜選択できる構造となっている。ここで、解像度部を３種類設けているが、高解像度部及び低解像度部の２種類或いは４種類以上設けてもよい。
【００４８】
高解像度部２１には、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎ、アンプ列部ＡｍｐＲ１、スイッチ列部ＳＷＲ１、及びシフトレジスタＳＲ１が設けられている。アンプ列部ＡｍｐＲ１は光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎの電荷読み出し方向側に隣接配置され、スイッチ列部ＳＷＲ１はアンプ列部ＡｍｐＲ１の信号出力側に隣接配置され、シフトレジスタＳＲ１はスイッチ列部ＳＷＲ１の信号転送側に隣接配置される。
【００４９】
中解像度部２２には、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎ、アンプ列部ＡｍｐＲ２、スイッチ列部ＳＷＲ２、及びシフトレジスタＳＲ２が設けられている。アンプ列部ＡｍｐＲ２は光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎの電荷読み出し方向側に隣接配置され、スイッチ列部ＳＷＲ２はアンプ列部ＡｍｐＲ２の信号出力側に隣接配置され、シフトレジスタＳＲ２はスイッチ列部ＳＷＲ２の信号転送側に隣接配置される。
【００５０】
低解像度部２３には、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎ、アンプ列部ＡｍｐＲ３、スイッチ列部ＳＷＲ３、及びシフトレジスタＳＲ３が設けられている。アンプ列部ＡｍｐＲ３は光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎの電荷読み出し方向側に隣接配置され、スイッチ列部ＳＷＲ３はアンプ列部ＡｍｐＲ３の信号出力側に隣接配置され、シフトレジスタＳＲ３はスイッチ列部ＳＷＲ３の信号転送側に隣接配置される。
【００５１】
次に、ＣＭＯＳリニアセンサの動作について図７を参照して説明する。図７は高解像度部を例にしてＣＭＯＳリニアセンサの動作を示すブロック図である。
【００５２】
図７に示すように、アンプ列部ＡｍｐＲ１は、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎで光電変換され、蓄積された信号電荷をそれぞれ読み出してスイッチ列部ＳＷＲ１に転送する。具体的には、信号電荷を電圧に変換し、その電圧情報をスイッチ列部ＳＷＲ１に転送する。スイッチ列部ＳＷＲ１は、画素情報が読み出されたときに“ＯＮ”し、その画素情報をシフトレジスタＳＲ１に転送する。シフトレジスタＳＲ１は、スイッチ列部ＳＷＲ１から転送される画素情報をセンサ部４外に出力する。なお、中解像度部２２及び低解像度部２３については、高解像度部２１と同様な動作をするので説明を省略する。
【００５３】
ここで、シフトレジスタＳＲ１乃至３は、それぞれスイッチ列部ＳＷＲ１乃至３に設けられるスイッチを１画素目からｎ画素目までを順次切り替えて、その画素情報を転送する。
【００５４】
上述したように、本実施例の固体撮像装置では、高解像度部２１、中解像度部２２、及び低解像度部２３から構成されるセンサ部４が設けられている。高解像度部２１には、光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎ、アンプ列部ＡｍｐＲ１、スイッチ列部ＳＷＲ１、及びシフトレジスタＳＲ１が設けられている。光電変換素子ＰＤＨ１ａ乃至光電変換素子ＰＤＨ１ｎは、横方向寸法がα、縦方向寸法がＹａの矩形を有し、それぞれ横方向寸法がＸａで縦方向寸法がＹａの光電変換素子ＰＤ１ａ乃至光電変換素子ＰＤ１ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。中解像度部２２には、光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎ、アンプ列部ＡｍｐＲ２、スイッチ列部ＳＷＲ２、及びシフトレジスタＳＲ２が設けられている。光電変換素子ＰＤＭ１ａ乃至光電変換素子ＰＤＭ１ｎには、それぞれ光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。光電変換素子ＰＤ２ａ乃至光電変換素子ＰＤ２ｎは、それぞれ、隣接する光電変換素子とのスペースβ、横方向寸法Ｘａ及び縦方向寸法Ｙａの２本のフィンガー部ＦＧ、フィンガー部ＦＧとの余裕β、電荷読み出し方向側に２本のフィンガー部ＦＧを連結する連結部ＲＫ、ピッチ２αを有する。低解像度部２３には、光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎ、アンプ列部ＡｍｐＲ３、スイッチ列部ＳＷＲ３、及びシフトレジスタＳＲ３が設けられている。光電変換素子ＰＤＬ１ａ乃至光電変換素子ＰＤＬ１ｎには、それぞれ、光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎが設けられ、互いに水平方向に隣接配置され光電変換素子アレイを構成している。光電変換素子ＰＤ４ａ乃至光電変換素子ＰＤ４ｎは、それぞれ、隣接する光電変換素子とのスペースβ、横方向寸法Ｘａ及び縦方向寸法Ｙａの４本のフィンガー部ＦＧ、フィンガー部ＦＧとの余裕β、電荷読み出し方向側に４本のフィンガー部ＦＧをそれぞれ連結する３個の連結部ＲＫ、ピッチ４αを有する。
【００５５】
このため、高解像度乃至低解像度に対応する光電変換素子を飽和電荷出力比に差のない、同一画素電位にすることができる。したがって、飽和電荷出力比が一定な光電変換素子アレイを有し、高解像度乃至低解像度での画質の劣化を抑制できるＣＭＯＳリニアセンサを提供することができる。
【００５６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５７】
例えば、実施例では、光電変換素子のフィンガー部の形状を矩形にしているが、電荷読み出し方向から見てフィンガー部の形状を台形状にしてもよい。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施例１に係る光電変換素子アレイを示す平面図。
【図２】本発明の実施例１に係る従来の光電変換素子アレイを示す平面図。
【図３】本発明の実施例１に係る光電変換素子のピッチ寸法に対する飽和電荷出力比の関係を示す図。
【図４】本発明の実施例２に係る光電変換素子アレイを有するＣＣＤリニアセンサを示すブロック図。
【図５】本発明の実施例２に係る光電変換素子を示す平面図。
【図６】本発明の実施例３に係る光電変換素子アレイを有するＣＭＯＳリニアセンサを示すブロック図。
【図７】本発明の実施例３に係るＣＭＯＳリニアセンサの動作を示すブロック図。
【符号の説明】
【００５９】
１  ＣＣＤリニアセンサ
２、４  センサ部（Ｒ／Ｇ／Ｂ）
３  ＣＭＯＳリニアセンサ
１１、２１  高解像度部
１２、２２  中解像度部
１３、２３  低解像度部
Ａｍｐ１〜３、Ａｍｐａ  アンプ
ＡｍｐＲ１〜３  アンプ列部
ＣＳＲ１〜３  ＣＣＤシフトレジスタ
ＦG  フィンガー部
Ｌ  光電変換素子列の長さ
ＰＤ１ａ〜ｎ、ＰＤ２ａ〜２ｎ、ＰＤ４ａ〜ｎ、ＰＤｍａ〜ｎ、ＰＤ１１ａ〜ｎ、ＰＤ２２ａ〜ｎ、ＰＤｍｍａ〜ｎ、ＰＤＨ１ａ〜ｎ、ＰＤＭ１ａ〜ｎ、ＰＤＬ１ａ〜ｎ  光電変換素子
ＲＫ  連結部
ＳＧ１〜３  シフトゲート
ＳＲ１〜３  シフトレジスタ
ＳＷａ  スイッチ
ＳＷＲ１〜３  スイッチ列部
Ｘａ、Ｘｂ、Ｘｃ  横方向寸法
α  ピッチ
β  スペース
【図１】
0004568239.tif 000002
【図２】
0004568239.tif 000003
【図３】
0004568239.tif 000004
【図４】
0004568239.tif 000005
【図５】
0004568239.tif 000006
【図６】
0004568239.tif 000007
【図７】
0004568239.tif 000008