(57)【特許請求の範囲】
【請求項１】
半導体層(4)を備える基板を製造する方法であって、
半導体材料のウェハー(3)の一面の下側の注入帯域(12)に原子を注入する工程、
ウェハー(3)の注入処理した面を支持基板(2)と密着させる工程、
ウェハー(3)から開裂面(14)を有する半導体層(4)を分離し、この半導体層(4)を含む基板を構成するために、注入帯域(12)においてウェハー(3)からの分離を可能にすることができる処理工程、
該基板をアニーリングする工程、および
該半導体層(4)の開裂面に、半導体層(4)の残りを保護する酸化物層(6)を形成する工程を備え、
この酸化物層形成工程はアニーリング工程の終了より前に行われ、
この酸化物層(6)を形成する工程はアニーリング工程より低温で行われ、
アニーリング工程は、支持基板と半導体層との間の結合強度を強化するとともに、表面酸化物層形成工程により半導体層(4)内に発生した結晶欠陥を修復することを可能とする製造方法。
【請求項２】
酸化物層(6)の形成工程を半導体層(4)の熱酸化により行うことを特徴とする、請求の範囲第１項記載の方法。
【請求項３】
基板を少なくとも１種の非酸化性ガスを含有する雰囲気中でアニーリングすることを特徴とする、請求の範囲第１項または第２項記載の方法。
【請求項４】
アニーリング工程の後に、半導体層(4)の表面に形成された酸化物層(6)を除去するための脱酸化工程を含むことを特徴とする、請求の範囲第１項ないし第３項のいずれかに記載の方法。
【請求項５】
該工程を半導体層(4)を薄くするために用いることを特徴とする、請求の範囲第４項記載の方法。
【請求項６】
表面酸化物層(6)の複数の形成工程と複数の脱酸化工程とを含み、少なくとも最終の表面酸化物層(6)の形成工程の後にアニーリング工程を行うことを特徴とする、請求の範囲第１項ないし第５項のいずれかに記載の方法。
【請求項７】
前記脱酸化工程後に研磨工程をさらに含むことを特徴とする、請求の範囲第４項ないし第６項のいずれかに記載の方法。
【請求項８】
半導体がシリコンであることを特徴とする、請求の範囲第１項ないし第７項のいずれかに記載の方法。
【請求項９】
少なくとも１つのアニーリング工程を1000℃以上で行うことを特徴とする、請求の範囲第８項記載の方法。
【請求項１０】
少なくとも１つのアニーリング工程を1100℃で行うことを特徴とする、請求の範囲第９項記載の方法。
【請求項１１】
少なくとも１つの酸化物層(6)の形成工程を900℃ないし1000℃の温度で行うことを特徴とする、請求の範囲第10項に記載の方法。
【請求項１２】
少なくとも１つの表面酸化物層(6)の形成工程を少なくとも１つのアニーリング工程が始まる前に行うことを特徴とする、請求の範囲第１項ないし第11項のいずれかに記載の方法。
【請求項１３】
少なくとも１つの表面酸化物層(6)の形成工程を少なくとも部分的に、基板温度をアニーリング温度に昇温させる過程中に行うことを特徴とする、請求の範囲第１項ないし第12項のいずれかに記載の方法。
【請求項１４】
少なくとも１つの表面酸化物層(6)の形成工程を、計量した量の酸化性ガスをアニーリング雰囲気中に導入することにより、アニーリングと同じ温度で行うことを特徴とする、請求の範囲第１項ないし第10項のいずれかに記載の方法。
【請求項１５】
酸化物層(6)を半導体層(4)の表面の少なくとも一部に局部的に形成することを特徴とする、請求の範囲第１項ないし第14項のいずれかに記載の方法。
【発明の詳細な説明】
本発明は、マイクロエレクトロニクス産業および／またはオプトエレクトロニクス産業用の半導体部品の作製に関する。より具体的には、本発明はかかる部品を製造するための基板の作製および／または製造の分野に関する。
支持基板上のある層、例えば、シリコン層を移転させることからなるある種の基板作製方法がある。
少なくとも３工程を含む半導体材料の層および薄膜の作製方法が、例えば、仏国特許FR 2,681,472号から公知である。第１工程では、半導体材料のウェハーの片面の下側にイオン注入によりガス状微小バブルの層を形成する。第２工程では、ウェハーのこの面を別の支持基板上に移転させ、この基板に固定する。第３工程では、ウェハーと支持基板とからなる得られたアセンブリに、ウェハーを注入層内で開裂（割れ）を生じさせることができる熱処理を施す。この熱処理の時間および温度といったパラメータの選択は、半導体ウェハーの履歴と熱予算（thermal budget）に依存する。この熱予算は、例えば、注入工程中に、意図的な加熱により、および／またはイオンビームそれ自体による加熱により、獲得される。これはまた、注入された原子を次の開裂を容易にする目的で移行させるために行う、接合に先行するアニーリング工程中にも獲得することができる。これはさらに、接合を安定化させるために開裂の前に行う別のアニーリング操作中に獲得することも可能である。開裂の前に他の熱処理を行うことも考えられる。
開裂した（裂いた）後に、支持基板に接合している薄層が得られる。この方法はスマートカット（Smart-Cut）▲Ｒ▼法と呼ばれる。
ＳＯＩ（Silicon On Insulator、絶縁体上のシリコン膜）法と呼ばれるこの方法の１つの特定の応用では、絶縁体上シリコン層を形成する。前説に説明した方法を用いて絶縁体上シリコン層を製造するためのいくつかの手法が考えられる。第１の手法によれば、例えば、シリコンウェハーの注入面の上を絶縁性酸化物の層で被覆し、例えばやはりシリコン製の別の支持基板を移転のために使用することができる。第２の手法によると、絶縁体の層で被覆された支持基板か、または完全に絶縁性の支持基板（例、石英）、のいずれかの上に移転されている、完全に半導体性のウェハーを利用することができる。第３の手法によると、該半導体ウェハー上の絶縁体を利用し、このウェハーをそれ自体も絶縁体で被覆されている支持基板か、または完全に絶縁性の基板の上に移転することができる。ここで、絶縁体を得るために、ウェハーまたは支持基板（この場合はシリコン製であるが、より一般的には半導体材料製である）の表面に酸化物層を形成する工程を実施することが有利であることもさらに指摘しておくべきである。
上記方法の３工程の後、半導体層がその支持基板から剥がれるという問題が起こることがある。半導体層と支持基板との間の界面に存在する欠陥が電気的に活性になり、支持基板／半導体層アセンブリからなるウェハーを使用不能にすることもある。これらの欠点を軽減するため、より具体的には研磨作業をしようとする時に半導体層が剥がれるのを防止するために、支持基板と半導体層を有するウェハーとの間の接合界面を強化する必要がある。
比較的高い温度、即ち、1000℃より高温、好ましくは約1100℃、でのアニーリングが、接合界面を強化することができることは公知である。以下では、材料の特性を改善するために行う全ての熱的操作をアニーリングと呼ぶことにする。このアニーリングは、一定温度または変動する温度で行われる熱処理でよい。後者の場合、アニーリングは、例えば、２つの温度値の間での温度の漸増、２つの温度値の間での温度のサイクル変化、等で実施することができる。
この種のアニーリングは非酸化性雰囲気中または酸化性雰囲気中で行うことができる。非酸化性雰囲気（窒素、アルゴン、真空等）中でのアニーリングは、半導体、特にシリコンの表面で偽の孔食現象(suprious phenomenon of pitting)を生ずるという欠点が一般にある。酸化性雰囲気中でのアニーリングは、結晶構造に欠陥を発生させるという欠点がある。これらの欠点は、例えばスタッキングフォールト（stacking fault，積み重ね故障）型のもの、および／またはＳＯＩ構造ではＨＦ欠陥（その存在がフッ化水素酸浴中での処理後に環状の埋設酸化物の変色によりあらわになる時に、その欠陥はＨＦ欠陥と呼ばれる）、等である。
さらに、例えば先に述べた応用の場合に、例えば酸化によりシリコン層の表面に酸化物層を形成することが時に有用である。しかし、上述したように、酸化のみならず、より一般的には全ての表面酸化物層の形成は、欠陥を生じることが知られている。今や、結晶構造内のこのような結果の存在は全く望ましくない。
本発明の１つの目的は、特に、半導体層を含むウェハー（特にシリコンウェハー）と支持基板との間の接合界面を、半導体層の表面に孔食を全く発生させずに安定化するために、アニーリング操作を実施することが可能な方法を提供することである。
本発明の別の目的は、結晶構造内に導入される欠陥の数を可及的に制限しながら、半導体層の表面に酸化物層を形成することができる方法を提供することである。
これらの目的は、その少なくとも一面に半導体層を含む基板の処理方法であって、該基板をアニーリングする工程、および該半導体層の表面に酸化物層を形成する工程を含み、この酸化物層形成工程はアニーリング工程の終了前に行い、半導体層の残りの部分を保護するものであることを特徴とする方法、により達成される。
「その少なくとも一面に半導体層を含む基板」なる表現は、全体が半導体からなる基板（例、シリコン基板）、または複数の半導体層を積み重ねたもの、さもなくば不均質な構造を含む基板、あるいは各種の作製過程での部品もしくは部品の一部を含む基板、を意味するものと理解されるべきである。
例として、半導体層は数十Åから数十ミクロンまでの厚みを有する。
かくして、本発明に係る方法によれば、酸化物層が半導体層の表面に形成される。この酸化物層は、特に孔食現象を回避するために、アニーリング工程中に半導体層の残りの部分を保護するものである。酸化物層の形成は、半導体層の表面に酸化物を堆積するか（これに限られないが、特に非酸化性半導体の場合）、半導体層の表面領域を熱酸化するか、さもなくば半導体層の表面に酸化物を堆積した後、既に堆積されたこの酸化物層を介して半導体を熱酸化することにより行うことができる。いずれの場合も、酸化物は半導体材料中の元素、および窒素等の他の元素とから構成されうる
本発明に係る方法における表面酸化物層の形成工程とアニーリング工程との組合わせは、特に半導体層と支持基板との間の接合界面を強化し、欠陥の生成、より詳しくは孔食型の欠陥の生成を防止することを可能にする。
さらに、基板のアニーリング工程は、作製および製造プロセス中の前工程において発生した半導体層の欠陥を修復することも可能にする。より詳しくは、アニーリング工程は、表面酸化物層の形成工程中に半導体層に発生した、スタッキングフォールト、ＨＦ欠陥等といった結晶欠陥が修復されるような時間および温度で行うことができる。かくして、半導体層の表面上にその欠陥レベルを著しく増大させずに酸化物層を形成することが可能である。出願人は、アニーリングによる半導体材料の修復が、半導体層の表面上での酸化物層の形成に引き続く全ての工程に対するより良好な耐性を半導体層に与えることを発見した。これは、半導体層を酸化物の形成前に予めアニーリングしておいた場合には、これに含まれる欠陥が表面酸化物層の形成後もより少なくなるためである。
本発明に係る方法の１変更例によると、本方法は、アニーリング工程の後に、半導体層の表面に形成された酸化物層を除去するための脱酸化工程をさらに含んでいる。
別の変更例によると、本発明に係る方法は、複数の表面酸化物層形成工程と複数の脱酸化工程とを含み、少なくとも最後の表面酸化物層形成工程の後にアニーリング工程が続く。
これら２つの変更例によると、本発明に従って実施した方法は、特に半導体層を薄くし、高濃度の欠陥を含む半導体層の部分を除去するか、さもなくば半導体層の表面粗さを低減することを可能にする。かくして、本発明に係る方法は、上記方法の注入、接合および開裂後に、一方では、注入により乱れた部分、即ち、開裂帯域の部分（これは実際、数多くの欠陥を含んでいる）を除去し、他方では開裂から生ずる表面の粗さを低減することが望まれる場合に特に有用であることが判明している。この半導体層の一部の上での犠牲的表面酸化物層の形成は、研磨作業だけの場合の欠点を回避することができる。これは、研磨技術は機械的損傷型、歪み硬化型等の欠陥を一般に発生させるからである。化学機械的な研磨を使用した場合には、化学処理による欠陥が前述した欠陥にさらに加わることもある。さらに、研磨作業は一般に厚みの均一性を低下させる。この後者の欠点は、除去すべき材料厚みが増大し、従って研磨工程の時間が長くなるほど、より一層深刻になる。これは特に研磨により除去すべき厚みが１００nmに達する場合にあてはまる。かくして、これら全ての欠点が通常は研磨結果の再現性を低下させることになる。さらに、時間のかかる研磨作業はプロセスの遂行をスローダウンさせ、生産性の低下を招く。従って、本発明に係る方法に従った犠牲的表面酸化物層の形成による利点は、これが材料を除去して半導体層を薄くすることができることから理解されよう。この薄層化を研磨工程における犠牲的表面酸化物層の形成により完了する場合には、研磨作業により発生する欠陥がより少ないスケールで発現することになろう。
別の変更例によると、半導体層で被覆された支持基板を、保護酸化物層を付けたままで、保管するか、または例えば半導体部品の作製業者に発送することができる。保護酸化物層は、基板の加工処理を続ける時に除去される。
本発明の他の側面、目的および利点は、以下の詳細な説明を読めば明らかとなろう。本発明はまた添付図面の参照によりさらに明確に理解されよう。図中、
−図１は、本発明に従って半導体層の処理方法をいかに実施するかの１例の工程を図式的に示し；
−図２は、本発明に係る方法による基板の処理中に基板の加熱温度がいかに変化するかの１例のダイアグラムを示し；
−図３は、本発明に係る方法による基板の処理中に基板の加熱温度がいかに変化するかの別の例のダイアグラムを示し；
−図４は、マイクロエレクトロニクスおよびオプトエレクトロニクス産業用の従来の基板処理方法の工程を図式的に示し；そして
−図５は、本発明に係る方法を用いた開裂面を平滑化する工程を図式的に示す図である。
図１に示した、本発明に係る方法をいかに実施するかの制限を意図しない１例によれば、この方法は、埋設酸化物中間層５と一緒にシリコン層４で被覆された支持基板２からなるウェハー１について実施される（図１ａ）。
この方法は、シリコン酸化物（酸化ケイ素）層６を形成するための表面酸化物層形成工程（図１ｂ）、アニーリング工程、ならびに脱酸化工程（図１ｃ）を含む。
表面酸化物層形成工程では、シリコン酸化物層６がシリコン層４の初期表面８の付近に現れる。
表面酸化物層の形成は、乾式法または湿式法を用いて実施することができる。乾式法を用いて、例えば、ガス状酸素中でウェハー１を加熱することにより表面酸化物層が形成される。湿式法を用いた場合には、例えば水蒸気によって表面酸化物層が形成される。
本発明に係る方法の表面酸化物層形成工程とアニーリング工程は時間的に切り離すことが好ましい。表面酸化物層の形成温度は、温度が低いほど表面酸化物層の形成でＳＯＩ構造物中に発生する欠陥が少なくなるので、900〜1000℃の間とすることもまた好ましい。他方、アニーリング工程は1000℃以上で行うことが有利である。
表面酸化物層の形成は湿式法を用いて行うことが好ましい。なぜなら、この方法の方が、既に述べた種類の欠陥の導入数が少なくなるからである。湿式法はまた、乾式法より表面酸化物層の形成速度がより高く、より低い温度で処理してもなお適度の表面酸化物層の形成速度を維持することが可能である。従って、湿式法を約950℃の温度で使用し、アニーリングは非酸化性雰囲気中、例えば、窒素中、アルゴン中等、にて1100℃で行うことが好ましい。
図２に示すように、表面酸化物層は950℃に保持された第１の温度の間に生成させ、アニーリングは、Ｔa＝1100℃に保持された第２の温度で行うことができる。
場合によっては、ウェハー１を約1200℃の温度に昇温させてもよい。例えば、埋設酸化物層５と支持基板２との間の接合界面10を安定化させるために、このアニーリングをさらに一層高い温度で行うことさえ考えられるが、例えばアニーリング装置から来るような金属汚染等といった望ましくない影響を生ずるかもしれない。
図３のダイアグラムに示すように、１変更例によると、表面酸化物層は、例えば、温度保持を行うアニーリング温度Ｔaに基板の温度を上昇させる段階（昇温過程）中に形成することもできる。
上述した図２および３に示した実施法の例では、表面酸化物層の形成工程は実際のアニーリング工程が始まる前に行われる。しかし、本発明に係る方法を実施する別のやり方によると、表面酸化物層の形成は基板の昇温段階中とアニーリング段階の初期時間中の両方で実施してもよい。また、例えばアニーリング雰囲気中に計量した量の酸化性ガスを導入することにより、表面酸化物層の形成をアニーリング段階の初期時間中だけで完全に実施することもできる。好ましくは、表面酸化物層の形成、アニーリングの終了前に完了するように実施する。
脱酸化工程は、ウェハー１をフッ化水素酸の浴に浸漬することにより行うことが好ましい。フッ化水素酸はシリコン／シリコン酸化物の良好なエッチング選択性を示す。
本発明の二つの適用例をスマートカット▲Ｒ▼法に関連して以下に説明する。この方法をここではＳＯＩ構造物の作製に使用する。
実施例１：上述した本発明に係る方法を、図４に示した方法を実施した後に得られる、埋設酸化物層５と支持基板２との間の接合界面10を強化するような時間および温度で実施することができる。
この方法によると、埋設酸化物層５で被覆されたシリコンウェハー３を、所定深さに位置する注入帯域12において、例えば、100keVで５×1016H+/cm2の線量を用いて、水素イオン注入処理する（図４ａ）。注入後、シリコンウェハー３を支持基板２と接触させる（図４ｂ）。シリコンウェハー３と支持基板２とを含む得られたアセンブリを次いで、注入帯域12においてシリコンウェハー３からの分離を可能にすることができる処理工程に付す（図４ｃ）。この工程は、例えば、シリコンウェハー３と支持基板２とを含むアセンブリを、注入条件に依存し、かつ約600℃程度の高さとなることもある温度に昇温させることにより行われる。１変更例によると、この熱処理に組合わせて、またはこの熱処理の代わりに、機械強度を適用する。半導体層４をウェハー３から分離すると、埋設酸化物中間層５と一緒に薄いシリコン層４で被覆されている支持基板２が得られる。このシリコン層４の自由表面は開裂面14である。
接合界面10を安定化する工程を実施することが、例えば、開裂面14を研磨する前に、または電気的に活性な欠陥の形成を防止するために、時に必要になる。この安定化は、基板を例えば1100℃に近い温度でアニーリングすることにより得られる。このアニーリングは、アルゴンのような少なくとも１種の非酸化性ガスを含有する雰囲気中で実施される。従って、この安定化アニーリング工程中にシリコン層４を保護するための酸化物層６を形成するために、その前に酸化工程を950℃の領域で行うことが好ましい。このアニーリング後、シリコン層４は保護用酸化物層６を除去するために脱酸化工程を受ける。
実施例２：第１実施例の提示において既に説明した、図４に示した方法において、開裂後のシリコン層４の開裂面14は表面粗さが大きすぎて、この開裂面14の直下に、注入帯域12の残留部分に相当する乱れた帯域16が残る（図５ａおよび５ｂ）。従って、本発明に係る方法を、この乱れた帯域16を除去し、適度な表面粗さを再び確保するために実施することができる。従来技術の手法によると、これらの操作は化学機械的研磨により行われる。しかし、研磨は上に既に述べた欠点があるため完全に満足できるものではない。本発明に係る方法は、犠牲的表面酸化物層を形成することにより、これらの欠点を除くことができる。
シリコン層４を、酸化物層６を形成するために、上に説明した手法のいずれかを用いて熱処理することにより酸化する（図５ｃ）。この酸化物層６は、開裂面14の近くに生成し、酸化物とシリコンとの界面がシリコンの深さ方向に前進して、開裂面14の表面粗さを徐々に平滑にする。
次いで、本発明に係る方法に従ってアニーリング工程を行う。
酸化物層６をその後、化学的に消耗させる（図５ｄ）。この場合の例として、一千Åから数千Åを除去するために、ウェハー１を10〜20％フッ化水素浴に数分間浸漬する。
本発明に係る方法のこの変更例を実施するために、重要なパラメータは温度、酸化時間、雰囲気の酸化特性、および酸素含有量である。これらのパラメータは十分制御することができる。それにより、この本発明に係る方法の犠牲層形成への応用の再現性が非常によくなる。この方法はまた使用に対する融通性があり、マイクロエレクトロニクス産業用の部品作製のための通常の基板処理操作の全てと適合しうる。
本発明に係る方法は、少なくとも１つの表面酸化物形成工程と、少なくとも１つの脱酸化工程とを含み、それ以前の表面上に酸化物層を形成する工程により発生した欠陥を修復するように、最終の表面酸化物層形成工程の後に少なくとも１つのアニーリング工程を実施することができる。別の変更例によると、本発明に係る方法は、複数の表面酸化物層形成工程と複数の脱酸化工程とを含み、各表面酸化物層形成工程の後にアニーリング工程を行う。
上述した犠牲層形成工程を研磨工程と組合わせてもよい。この研磨工程は、犠牲層形成工程の後でも、そうでなくてもよい。これらの工程の組合わせは、例えば、イオン注入により乱された帯域内にある、高濃度の結晶欠陥を有するシリコン層の部分を除去するために使用することができる。この組合わせはまた、表面粗さを低減させるために使用することもできる。犠牲的表面酸化物層の形成と、これに付随する脱酸化とを行うため、その後の研磨作業は時間が非常に実質的に短縮されるので、シリコン層４を損傷する傾向が小さくなる。研磨は、犠牲的表面酸化物層の形成と除去の後に行う方が、化学機械的研磨による減少が困難な表面粗さがかなりの程度まで既に低減しているため、より効果的である。
有利な１変更例によると、表面酸化物層形成工程の後に、アニーリングで表面酸化物層の形成により発生した欠陥を修復し、接合界面10を安定化するアニーリング工程を実施し、脱酸化工程はこのアニーリング工程の後に行い、そして最後に短時間の研磨工程で表面粗さの減少を完了させることができる。
一般に、本発明に係る方法は、支持基板２の上に材料層を移行させるように意図したプロセス（スマートカット▲Ｒ▼等）に関連して実施される。従って、これは、該材料が支持基板２に接合される界面を強化し、および／または非常に乱れた帯域16の付近の層を除去する作用をする。本発明に係る方法はまた、ＳＯＩ構造物を製造するように意図したプロセス（SIMOX、スマートカット▲Ｒ▼等）に関連して、またはこれらの構造物の使用に関連しても実施される。その場合、これはシリコン層４を、このシリコン層４内の欠陥レベルを著しく増大させることなく薄くするか、または酸化する作用を果たす。
また、本発明に係る方法は、半導体層４の表面の少なくとも一部の上に酸化物層６を局部的に形成するのに有利に使用される。
シリコンの場合について上に説明した内容は、他の半導体、特にSiＣ、SiGe等のケイ素化合物に置き換えることもできる。
本発明に係る方法は、厚みが2000Åより小さい半導体層４においてＨＦ欠陥密度が１個／cm2より少ないＳＯＩ型半導体構造物を得ることを可能にする。
本発明に係る方法はまた、半導体層４が５％より良好な厚み均一性を持ち、２nmより小さいｒｍｓ粗さ値を有する半導体構造物を得ることも可能にする。
【図１】
0004479010.tif 000002
【図２】
0004479010.tif 000003
【図３】
0004479010.tif 000004
【図４】
0004479010.tif 000005
【図５】
0004479010.tif 000006