(57)【特許請求の範囲】
【請求項１】
絶縁基板、
前記絶縁基板上に形成されている第１配線、
前記絶縁基板上に形成されていて、前記第１配線と絶縁状態で交差している第２配線、
前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、前記画素電極を上下に半分する横方向切開部及び横方向切開部を中心にして対称である斜線方向切開部を含む切開部によって複数の小部分に分割されていて、これら小部分の間を連結する架橋を有する画素電極、
前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、所定の前記切開部と重畳する所定の部分を有する方向制御電極を含み、
前記画素電極の小部分の最も長い２辺は互いに平行で、前記方向制御電極と重畳する所定の前記切開部が前記画素電極の小部分の最も長い２辺のうちの１つを構成し、
前記架橋のうちの一部は前記画素電極の小部分の長辺の中央に形成されており、前記架橋のうちの残りの一部は前記第２配線と隣接する前記画素電極の辺と接して形成されている薄膜トランジスタ基板。
【請求項２】
絶縁基板、
前記絶縁基板上に形成されている第１配線、
前記絶縁基板上に形成されていて、前記第１配線と絶縁状態で交差している第２配線、
前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、前記画素電極を上下に半分する横方向切開部及び横方向切開部を中心にして対称である斜線方向切開部を含む切開部によって複数の小部分に分割されていて、これら小部分の間を連結する架橋を有する画素電極、
前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、所定の前記切開部と重畳する所定の部分を有する方向制御電極を含み、
前記画素電極の小部分の最も長い２辺は互いに平行で、前記方向制御電極と重畳する所定の前記切開部が前記画素電極の小部分の最も長い２辺のうちの１つを構成し、
前記架橋は前記第２配線と隣接する前記画素電極の辺と接して形成されている薄膜トランジスタ基板。
【請求項３】
前記第２配線と絶縁状態で交差していて、前記切開部のうちの前記方向制御電極と重畳しない切開部と重畳する部分を有する第３配線を含む、請求項１または２に記載の薄膜トランジスタ基板。
【請求項４】
前記第３配線は、隣接する２つの前記第１配線の間に位置し、前記横方向切開部を中心に対称をなすように形成されている２つの部分を含む、請求項３に記載の薄膜トランジスタ基板。
【請求項５】
隣接する２つの前記第１配線の間に位置する２つの前記第３配線は、連結部によって互いに連結されている、請求項４に記載の薄膜トランジスタ基板。
【請求項６】
自己段の前記第１配線、自己段の前記第２配線、及び前記画素電極と連結されている第１薄膜トランジスタ、
前段の前記第１配線、前段の前記第２配線、及び前記方向制御電極と連結されている第２薄膜トランジスタ、
前段の前記第１配線、自己段の前記第２配線、及び前記画素電極と連結されている第３薄膜トランジスタをさらに含む、請求項１または２に記載の薄膜トランジスタ基板。
【請求項７】
前記画素電極の小部分の一部は角部が面取りされている、請求項１または２に記載の薄膜トランジスタ基板。
【請求項８】
前記斜線方向切開部は、
前記画素電極の１辺から他の１辺に向かって陥没していて、前記画素電極の他の１辺と共に前記架橋を定義する終点を有している第１切開部、
前記画素電極の１辺から画素電極の内側に陥没している第２切開部、
前記横方向切開部から前記画素電極の内側に陥没していて、前記第２切開部と一直線上に形成されていて、前記第２切開部と共に前記架橋を定義する第３切開部、及び
前記画素電極の異なる２辺から画素電極の内側に陥没していて、互いに一直線上に形成されていて、間に前記架橋を定義する１対の第４切開部を含む、請求項１または２に記載の薄膜トランジスタ基板。
【請求項９】
前記斜線方向切開部は、
前記画素電極の１辺から他の１辺に向かって陥没していて、前記画素電極の他の１辺と共に前記架橋を定義する終点を有している第１切開部、及び
屈折していて、前記画素電極の小部分の長辺及び短辺を共に定義する第２切開部を含む、請求項１または２に記載の薄膜トランジスタ基板。
【請求項１０】
前記斜線方向切開部は、
前記画素電極の１辺から他の１辺に向かって陥没していて、前記画素電極の他の１辺と共に前記架橋を定義する終点を有している第１切開部、
前記画素電極の１辺から前記横方向切開部に向かって陥没していて、前記横方向切開部と共に前記架橋を定義する終点を有している第２切開部、及び
前記画素電極の異なる２辺から前記画素電極の内側に陥没していて、互いに一直線上に形成されていて、間に前記架橋を定義する第３切開部を含む、請求項１または２に記載の薄膜トランジスタ基板。
【請求項１１】
前記第２切開部及び前記第３切開部は、入口の幅が終点の幅より広い、請求項１０に記載の薄膜トランジスタ基板。
【請求項１２】
前記斜線方向切開部は、
前記画素電極の１辺から他の１辺に向かって陥没していて、前記画素電極の他の１辺と共に前記架橋を定義する終点を有している第１切開部、
前記画素電極の１辺から前記横方向切開部に向かって陥没していて、前記横方向切開部と共に前記架橋を定義する終点を有している第２切開部、及び
屈折していて、前記画素電極の小部分の長辺及び短辺を共に定義する第３切開部を含む、請求項１または２に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、広視野角を得るために画素領域を複数の小ドメインに分割する、垂直配向液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、一般に、基準電極やカラーフィルター（ｃｏｌｏｒ ｆｉｌｔｅｒ）などが形成されている上部基板と薄膜トランジスタや画素電極などが形成されている下部基板との間に液晶物質を注入しておいて、画素電極及び基準電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配向を変更し、これによって光の透過率を調節することによって画像を表示する装置である。
【０００３】
しかし、液晶表示装置は、視野角が狭いという大きな短所がある。このような短所を克服するために、視野角を広くするための様々な方案が開発されているが、その中でも、液晶分子を上下基板に対して垂直に配向して、画素電極及びその対向電極である基準電極に一定の切開パターンや突起を形成する方法が有力視されている。
【０００４】
切開パターンを形成する方法は、画素電極及び基準電極に各々切開パターンを形成して、これら切開パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を利用して液晶分子が傾く方向を調節することによって、視野角を広くする方法である。
【０００５】
突起を形成する方法は、上下基板上に形成されている画素電極及び基準電極上に各々突起を形成して、突起によって歪曲される電場を利用して液晶分子が傾く方向を調節することによって、視野角を広くする方法である。
【０００６】
他の方法としては、下部基板上に形成されている画素電極には切開パターンを形成し、上部基板に形成されている基準電極上には突起を形成して、切開パターン及び突起によって形成されるフリンジフィールドを利用して液晶分子が傾く方向を調節することによって、ドメインを形成する方式がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような視野角を広くするための様々な方案の中でも、基準電極に切開パターンを形成する方法は、基準電極をパターニングするために別途のマスクが必要であり、色フィルター上にオーバーコート膜がない構造では、色フィルターの顔料が液晶物質に影響を与えるので、色フィルター上にオーバーコート膜を形成しなければならず、パターニングされた電極の周縁で前傾がひどく発生するなどの問題点がある。また、突起を形成する方法も、突起を形成するための別途の工程が必要であったり既存の工程を変形しなければならないので、液晶表示装置の製造工程を複雑にする問題点がある。また、突起や切開パターンによって開口率が減少する。
【０００８】
本発明が目的とする技術的課題は、製造工程が複雑でなく安定した多重ドメインを形成することができる液晶表示装置を提供することにある。
本発明の他の技術的課題は、安定した多重ドメインを形成するために切開部及び方向制御電極の配置を最適化することにある。
【課題を解決するための手段】
【０００９】
このような課題を解決するために、本発明では、絶縁基板、前記絶縁基板上に形成されている第１配線、前記絶縁基板上に形成されていて、前記第１配線と絶縁されて交差している第２配線、前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、切開部によって複数の小部分に分割されていて、これら小部分の間を連結する架橋を有する画素電極、前記第１配線及び前記第２配線が交差して定義する画素領域ごとに形成されていて、所定の前記切開部と重畳する所定の部分を有する方向制御電極を含み、前記画素電極の小部分の最も長い２辺は互いに平行で、前記方向制御電極と重畳する所定の前記切開部が前記画素電極の小部分の最も長い２辺のうちの１つを構成する薄膜トランジスタ基板を提供する。
【００１０】
この時、前記第２配線と絶縁状態で交差していて、前記切開部のうちの前記方向制御電極と重畳しない切開部と重畳する部分を有する第３配線を含み、前記第３配線は、隣接する２つの前記第１配線の間に２つの部分が反転対称をなすように形成され、隣接する２つの前記第１配線の間に位置する２つの前記第３配線は、連結部によって互いに連結されるのが好ましい。
【００１１】
また、自己段の前記第１配線、自己段の前記第２配線、及び前記画素電極と連結されている第１薄膜トランジスタ、前段の前記第１配線、前段の前記第２配線、及び前記方向制御電極と連結されている第２薄膜トランジスタ、前段の前記第１配線、自己段の前記第２配線、及び前記画素電極と連結されている第３薄膜トランジスタをさらに含むのが好ましい。
【００１２】
また、前記架橋のうちの一部は前記画素電極の小部分の長辺の中央に形成されており、前記架橋のうちの残りの一部は前記第２配線と隣接する前記画素電極の辺と接して形成されたり、前記架橋は前記第２配線と隣接する前記画素電極の辺と接して形成されるのが好ましい。前記画素電極の小部分の一部は角部が面取りされているのが好ましい。
【００１３】
前記画素電極の切開部は、前記画素電極を上下に半分する横方向切開部、及び横方向切開部を中心にして反転対称をなす斜線方向切開部を含むのが好ましい。
この時、斜線方向切開部は、前記画素電極の１辺から他の１辺に向かって陥没していて、前記斜線方向切開部の終点と前記画素電極の他の１辺との間が前記架橋を構成する第１切開部、前記画素電極の１辺から画素電極の内側に陥没していて、前記横方向切開部から前記画素電極の内側に陥没した他の斜線方向切開部と一直線上に形成されていて、これら２つの斜線方向切開部の間が架橋を構成する第２切開部、前記横方向切開部から前記画素電極の内側に陥没していて、前記第２切開部と一直線上に形成されている第３切開部、及び前記画素電極の１辺から画素電極の内側に陥没していて、前記画素電極の他の１辺から陥没した他の斜線方向切開部と一直線上に形成されていて、これら２つの斜線方向切開部の間が架橋を構成する第４切開部を含むのが好ましい。
【００１４】
また、前記斜線方向切開部は、前記画素電極の１辺から他の１辺に向かって陥没していて、前記斜線方向切開部の終点と前記画素電極の他の１辺との間が前記架橋を構成する第１切開部、及び屈折していて、前記画素電極の小部分の長辺及び短辺を共に定義する第２切開部を含むのが好ましい。
【００１５】
また、前記斜線方向切開部は、前記画素電極の１辺から他の１辺に向かって陥没していて、前記斜線方向切開部の終点と前記画素電極の他の１辺との間が前記架橋を構成する第１切開部、前記画素電極の１辺から前記横方向切開部に向かって陥没していて、前記斜線方向切開部の終点と前記横方向切開部との間が前記架橋を構成する第２切開部、及び前記画素電極の１辺から画素電極の内側に陥没していて、前記画素電極の他の１辺から陥没した他の斜線方向切開部と一直線上に形成されていて、これら２つの斜線方向切開部の間が架橋を構成する第３切開部を含み、前記第２切開部及び前記第３切開部は、入口の幅が終点の幅より広いのが好ましい。
【００１６】
また、前記斜線方向切開部は、前記画素電極の１辺から他の１辺に向かって陥没していて、前記斜線方向切開部の終点と前記画素電極の他の１辺との間が前記架橋を構成する第１切開部、前記画素電極の１辺から前記横方向切開部に向かって陥没していて、前記斜線方向切開部の終点と前記横方向切開部との間が前記架橋を構成する第２切開部、及び屈折していて、前記画素電極の小部分の長辺及び短辺を共に定義する第３切開部を含むのが好ましい。
【発明の効果】
【００１７】
本発明によれば、ドメインの長辺２つを互いに平行に形成することにより、液晶の配向速度及び安定性を向上させ、切開部、方向制御電極、及び維持電極を適切に配置することにより、ドメインの安定性をさらに向上させることができる。
【発明を実施するための最良の形態】
【００１８】
添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
【００１９】
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体において類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“すぐ上に”あるとする時、これはその中間に他の部分がない場合を意味する。
【００２０】
それでは、図面を参照して、本発明の実施例による多重ドメイン液晶表示装置について説明する。
図１は本発明の実施例による液晶表示装置の回路図である。
【００２１】
本発明の実施例による液晶表示装置は、薄膜トランジスタ基板、これと対向している色フィルター基板、及びこれらの間に注入されている液晶層からなる。薄膜トランジスタ基板には、ゲート線及びデータ線が交差して画素領域を定義していて、基準電位（Ｖｃｏｍ）が印加される維持電極線がゲート線と並んで形成されている。この時、ゲート線を通じて走査信号が伝達され、データ線を通じて画像信号が伝達されて、維持電極線には基準電位が印加される。各画素領域には、ゲート線に接続されているゲート電極、データ線に接続されているソース電極、及び画素電極に接続されているドレイン電極を含む画素電極用薄膜トランジスタ（Ｐｉｘｅｌ ＴＦＴ）、及び前段のゲート線に接続されているゲート電極、基準電位が印加される維持電極線に接続されているソース電極、及び方向制御電極に接続されているドレイン電極を含む方向制御電極用薄膜トランジスタ（ＤＣＥ ＴＦＴ）が１つずつ形成されている。方向制御電極は画素電極と容量性結合しており、これらの間の静電容量はＣDPで表示する。画素電極は色フィルター基板の基準電極との間に液晶キャパシタを形成し、その静電容量はＣLCで表示する。また、画素電極は維持電極線に接続されている維持電極との間にストレージキャパシタを形成し、その静電容量はＣSTで表示する。
【００２２】
回路図には示さなかったが、本発明による液晶表示装置の画素電極は切開部を有し、この切開部を通じて方向制御電極による電界が流出するように、方向制御電極及び切開部が重畳している。切開部を通じて流出する方向制御電極の電界によって液晶分子が先傾斜（ｐｒｅ-ｔｉｌｔ）を有するようになる。先傾斜を有する液晶分子は、画素電極の電界が印加されると、正確に速かに先傾斜によって決定された方向に配向する。
【００２３】
ところが、方向制御電極の電界によって液晶分子の先傾斜を得ようとする場合には、基準電極に対する方向制御電極の電位差（以下、“方向制御電極電圧”という）が基準電極に対する画素電極の電位差（以下、“画素電極電圧”という。）に比べて所定の値以上に大きくなければならない。本発明による液晶表示装置では、維持電極線の電位を方向制御電極に印加した後で、画素電極が充電される時点からは方向制御電極を浮遊状態にすることによって、このような条件を容易に満たすことができる。それでは、その原理について説明する。
【００２４】
与えられた画素電極が正の電位にリフレッシュ（ｒｅｆｒｅｓｈ）される瞬間を考えてみよう。リフレッシュ前は画素が負の電位に充電されており、前段のゲートにオン（ｏｎ）信号が印加されると方向制御電極用薄膜トランジスタ（ＤＣＥ ＴＦＴ）がターンオンして、方向制御電極が画素より電位の高い基準電位に充電される。この時、画素電極も方向制御電極と容量性結合しているので充電される。この時点で、方向制御電極と画素電極との間の静電容量ＣDP及び画素電極と基準電極との間の静電容量ＣLCは直列に接続された状態となる。画素電極は負の電位を有しているので、方向制御電極用薄膜トランジスタ（ＤＣＥ ＴＦＴ）を通じた直列充電時には、方向制御電極より低い電位を有するようになる。つまり、ＶDCE＞Ｖpである。充電後に方向制御電極用薄膜トランジスタ（ＤＣＥ ＴＦＴ）がオフすると、方向制御電極は浮遊（ｆｌｏａｔｉｎｇ）状態となる。したがって、画素電極の電位がどのように変化しても、常に方向制御電極の電位が画素電極の電位より高い状態を維持するようになる。つまり、画素電極用薄膜トランジスタ（Ｐｉｘｅｌ ＴＦＴ）がターンオンして、画素電極が正の電荷に充電されて電位が上昇すれば、方向制御電極の電位も画素電極の電位と一定の電位差を維持して共に上昇する。これを、回路関係式を利用して説明する。
【００２５】
回路内のキャパシタの両端の電圧は、
【００２６】
【数１】
0004575776.tif 000002
で示される。ところが、キャパシタの一側の電極が浮遊状態にあるというのは、Ｒ＝∞の抵抗と直列に連結されていることと等価であり、したがって、ｉ＝０であり、Ｖc＝Ｖ0、つまりキャパシタの両端の初期電圧がそのまま維持される。これは、浮遊状態にある電極の電位は他の電極に印加される電位と共に上昇または下降することを意味する。
【００２７】
したがって、負の電圧にリフレッシュ（ｒｅｆｒｅｓｈ）される場合には、方向制御電極が画素電極より常に所定の値だけ低い電位を維持するようになる。
本発明では、ＤＣＥ ＴＦＴを維持電極線に連結して、基準電位が方向制御電極に印加されるようにする。したがって、次のフレームで画素電極に印加される電位の極性が何であるかに関係なく、常に２つの電極の電位が同一な極性で上昇または下降する。結局、本発明は、線反転または点反転などの駆動方式に拘束されずに適用することができる。
【００２８】
また、同一の階調では、前後のフレームの階調に関係なく方向制御電極と画素電極との間の電位差の偏差がないので、画質の安定性が高い。
結局、ＤＣＥ ＴＦＴがデータ線に連結されないので、方向制御電極によってデータ線の負荷が増加するのを防止することができる。
【００２９】
以下、本発明のより具体的な実施例を、図２Ａ〜２Ｃを参照して説明する。
図２Ａは本発明の実施例による液晶表示装置の配置図であり、図２Ｂ及び図２Ｃは各々図２ＡのIIb-IIb'線及びIIc-IIc'線による断面図である。
【００３０】
本発明の第１実施例による液晶表示装置は、下部基板、これと対向している上部基板、及び下部基板と上部基板との間に注入されて基板に垂直に配向されている液晶物質からなる。
【００３１】
それでは、下部基板についてより詳細に説明する。
絶縁基板１１０上にゲート線１２１が形成されており、ゲート線１２１と交差するようにデータ線１７１が形成されている。ゲート線１２１及びデータ線１７１は互いに絶縁されていて、これらが交差して定義する画素領域には、第１ゲート電極１２３ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａの３端子を有する画素電極用薄膜トランジスタ、及び第２ゲート電極１２３ｂ、第２ソース電極１７３ｂ、及び第２ドレイン電極１７５ｂの３端子を有する方向制御電極用薄膜トランジスタが１つずつ形成されており、方向制御電極１７８及び画素電極１９０が各々形成されている。この時、画素電極用薄膜トランジスタは画素電極１９０をスイッチングするためのものであり、方向制御電極用薄膜トランジスタは方向制御電極１７８をスイッチングするためのものである。画素電極用薄膜トランジスタのゲート電極１２３ａ、ソース電極１７３ａ、及びドレイン電極１７５ａは、各々当該画素段のゲート線１２１、データ線１７１、及び画素電極１９０に接続されている。方向制御電極用薄膜トランジスタのゲート電極１２３ｂ、ソース電極１７３ｂ、及びドレイン電極１７５ｂは、各々前段のゲート線１２１、当該画素段の維持電極線１３１、及び方向制御電極１７８に接続されている。方向制御電極１７８は、液晶分子の先傾斜（ｐｒｅ-ｔｉｌｔ）を制御するための方向制御電圧の印加を受けて、基準電極２７０との間に方向制御電界を形成する。ここで、方向制御電極１７８は、データ線１７１を形成する段階で形成される。
【００３２】
次に、下部基板について、各層の構造まで考慮して詳細に説明する。
絶縁基板１１０上に横方向にゲート線１２１が形成されていて、第１及び第２ゲート電極１２３ａ、１２３ｂがゲート線１２１に接続されている。また、絶縁基板１１０上には維持電極線１３１及び維持電極１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが形成されている。維持電極線１３１は横方向にのびていて、第１及び第２維持電極１３３ａ、１３３ｂは維持電極線１３１から縦方向にのびている。第３及び第４維持電極１３３ｃ、１３３ｄは横方向に形成されていて、第１維持電極１３３ａ及び第２維持電極１３３ｂを接続している。ゲート配線１２１、１２３ａ、１２３ｂ及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなり、必要に応じては、物理化学的特性が優れているＣｒまたはＭｏ合金などからなる第１層及び抵抗が小さいＡｌまたはＡｇ合金などからなる第２層の２重層に形成することもできる。
【００３３】
ゲート配線１２１、１２３ａ、１２３ｂ及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ上にはゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、非晶質シリコンなどの半導体からなる半導体層１５１、１５４ａ、１５４ｂ、１５５が形成されている。半導体層１５１、１５４ａ、１５４ｂ、１５５は、薄膜トランジスタのチャンネルを形成する第１及び第２チャンネル部半導体層１５４ａ、１５４ｂ、データ線１７１下に位置するデータ線部半導体層１５１、及び方向制御電極１７８及び維持電極１３３ｃ、１３３ｄが交差する部分でこれら金属配線の間の絶縁を保障するための交差部半導体層１５５を含む。半導体層１５１、１５４ａ、１５４ｂ、１５５の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる抵抗性接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが各々形成されている。
【００３４】
抵抗性接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上にはデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂは、縦方向に形成されていて、ゲート線１２１と交差して画素を定義するデータ線１７１、データ線１７１の分枝であり、抵抗性接触層１６３ａの上部までのびている第１ソース電極１７３ａ、第１ソース電極１７３ａと分離されていて、第１ゲート電極１２３ａに対して第１ソース電極１７３ａの反対側の抵抗性接触層１６５ａの上部に形成されている第１ドレイン電極１７５ａ、第２ゲート電極１２３ｂの上部で対向している抵抗性接触層１６３ｂ、１６５ｂ上に形成されている第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂ、データ線１７１の一端に接続されていて、外部からの画像信号の印加を受けるデータパッド（図示せず）を含む。また、ゲート線１２１及びデータ線１７１が交差して定義する画素領域内には、複数のＸ字型金属片が接続されてなる方向制御電極１７８が形成されている。この時、方向制御電極１７８は第２ドレイン電極１７５ｂと接続されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ及び方向制御電極１７８は、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなり、必要に応じては、物理化学的特性が優れているＣｒまたはＭｏ合金などからなる第１層及び抵抗が小さいＡｌまたはＡｇ合金などからなる第２層の２重層に形成することもできる。
【００３５】
データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ上には、窒化ケイ素または有機絶縁膜からなる保護膜１８０が形成されている。
保護膜１８０には、第１ドレイン電極を露出する接触孔１８１、ゲート絶縁膜１４０にもわたって形成されていて、維持電極線１３１を露出する接触孔１８２、第２ソース電極１７３ｂを露出する接触孔１８３、データパッドを露出する接触孔（図示せず）、ゲート絶縁膜１４０にもわたって形成されていて、ゲートパッドを露出する接触孔（図示せず）が形成されている。この時、パッドを露出する接触孔は角形や円形などの様々な形状に形成され、面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【００３６】
保護膜１８０上には、接触孔１８１を通じて第１ドレイン電極１７５ａと接続されていて、複数のＸ字型切開部１９１及び直線型切開部１９２を有する画素電極１９０が形成されている。この時、複数のＸ字型切開部１９１は方向制御電極１７８のＸ字型部分と重畳しており、直線型切開部１９２は第３及び第４維持電極１３３ｃ、１３３ｄと重畳している。方向制御電極１７８は、切開部１９１だけでなく画素電極１９０の切開部１９１の周辺部とも広く重畳していて、画素電極１９０との間に所定の静電容量を有するキャパシタを形成する。また、保護膜１８０上には、接触孔１８２、１８３を通じて維持電極線１３１及び第２ソース電極１７３ｂを接続するソース電極連結架橋９２が形成されている。また、保護膜１８０上には、接触孔を通じて各々ゲートパッド及びデータパッドと接続されている補助ゲートパッド（図示せず）及び補助データパッド（図示せず）が形成されている。ここで、画素電極１９０、ソース電極連結架橋９２、及び補助ゲート及びデータパッドはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）からなる。画素電極１９０、ソース電極連結架橋９２、及び補助パッドはＩＴＯからなることもできる。
【００３７】
以上のように、画素電極１９０は、画素領域を複数の小ドメインに分割するための切開部パターン１９１、１９２を有し、このうちの第１切開部１９１は方向制御電極１７８と重畳しており、第２切開部１９２は維持電極１３３ｃ、１３３ｄと重畳している。つまり、液晶表示装置を上から見る時に、方向制御電極１７８が第１切開部１９１を通じて露出されて見えるように方向制御電極１７８及び第１切開部１９１を配置する。また、維持電極線１３１と方向制御電極１７８との間に方向制御電極用薄膜トランジスタを接続し、データ線１７１と画素電極１９０との間に画素電極用薄膜トランジスタを接続して、画素電極１９０及び方向制御電極１７８は容量性結合するように配置する。
【００３８】
一方、方向制御電極１７８はゲート配線１２１、１２３ａ、１２３ｂと同一層に形成することもできる。また、方向制御電極１７８の上部の保護膜１８０を除去して、トレンチを形成することもできる。
【００３９】
次に、上部基板２１０についてより詳細に説明する。
ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に、光漏れを防止するためのブラックマトリックス２２０、赤、緑、青の色フィルター２３０、及びＩＴＯまたはＩＺＯなどの透明な導電物質からなる基準電極２７０が形成されている。
【００４０】
液晶層３に含まれている液晶分子は、画素電極１９０と基準電極２７０との間に電界が印加されていない状態で、その方向子が下部基板１１０及び上部基板２１０に対して垂直をなすように配向されていて、負の誘電率異方性を有する。下部基板１１０及び上部基板２１０は、画素電極１９０が色フィルター２３０と対応して正確に重畳するように整列される。このようにすれば、画素領域は、第１及び第２切開部１９１、１９２によって複数の小ドメインに分割される。また、方向制御電極１７８によって、分割されたドメイン内で液晶の配向がより安定する。
【００４１】
前述では、液晶分子が負の誘電率異方性を有して基板１１０、２１０に対して垂直に配向していることを例に挙げたが、正の誘電率異方性を有する液晶分子を基板１１０、２１０に対して水平に配向して、液晶層３を形成することもできる。
【００４２】
このような構造の液晶表示装置において、薄膜トランジスタ基板を製造する方法について説明する。
図３Ａ〜図３Ｄは本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【００４３】
まず、図３Ａに示したように、金属などの導電体層をスパッタリングなどの方法で積層し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１１０上に、ゲート線１２１、ゲートパッド（図示せず）、及びゲート電極１２３を含むゲート配線、及び維持電極線１３１及び維持電極１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを含む維持配線を形成する。
【００４４】
次に、図３Ｂに示したように、ゲート絶縁膜１４０、水素化非晶質シリコン層、及びリン（Ｐ）などのｎ型不純物が高濃度にドーピングされている非晶質シリコン層を、化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さに連続蒸着し、マスクを利用した写真エッチング工程でドーピングされた非晶質シリコン層及び非晶質シリコン層を順にパターニングして、抵抗性接触層１６０ａ、１６０ｂ、１６１及び非晶質シリコン層１５１、１５４ａ、１５４ｂを形成する。
【００４５】
次に、図３Ｃに示したように、金属などの導電体層をスパッタリングなどの方法で１５００Å〜３０００Åの厚さに蒸着し、マスクを利用した写真エッチング工程でパターニングして、データ線１７１、ソース電極１７３ａ、１７３ｂ、ドレイン電極１７５ａ、１７５ｂ、及びデータパッド（図示せず）を含むデータ配線及び方向制御電極１７８を形成する。次に、ソース電極１７３ａ、１７３ｂ及びドレイン電極１７５ａ、１７５ｂで覆われない抵抗性接触層１６０ａ、１６０ｂをエッチングし、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間の半導体層１５１を露出して、両側に分離された抵抗性接触層１６３ａ、１６３ｂ、１６５ａ、１６５ｂを形成する。
【００４６】
次に、図３Ｄに示したように、低い誘電率を有して平坦化特性が優れている有機絶縁物質を塗布したり、または４．０以下の低い誘電率を有するＳｉＯＦ、ＳｉＯＣなどのような低誘電率絶縁物質を化学気相蒸着で積層して、保護膜１８０を形成し、マスクを利用した写真エッチング工程でゲート絶縁膜１４０と共にパターニングして、接触孔１８１、１８２、１８３を形成する。
【００４７】
最後に、図２Ａに示したように、４００Å〜５００Åの厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを利用した写真エッチング工程でエッチングして、画素電極１９０、ソース電極連結架橋９２、補助ゲートパッド（図示せず）、及び補助データパッド（図示せず）を形成する。
【００４８】
このような方法は、前述のように５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法にも同一に適用することができる。これについて、図面を参照して詳細に説明する。
【００４９】
図４は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図５は図４のV-V'線及びV'-V''線による断面図である。
第２実施例による液晶表示装置用薄膜トランジスタ基板は、４枚マスク工程で製造したものであって、５枚マスク工程で製造した薄膜トランジスタ基板に比べて、次のような特徴を有する。
【００５０】
データ線１７１、ソース電極１７３ａ、１７３ｂ、ドレイン電極１７５ａ、１７５ｂ、及びデータパッド１７９を含むデータ配線及び方向制御電極１７８の下部に、これと同一なパターンで接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６８が形成されており、第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとの間のチャンネル部が連結されていることを除いては、非晶質シリコン層１５１、１５４ａ、１５４ｂ、１５８もデータ配線及び方向制御電極１７８と同一のパターンを有する。その他は、５枚マスク工程で製造した薄膜トランジスタ基板と同一である。
【００５１】
図４には、ゲートパッド１２５、維持パッド１３５、及びデータパッド１７９と共に、補助ゲートパッド９５、補助維持パッド９９、及び補助データパッド９７が示されている。
【００５２】
それでは、このような構造的特徴を有する薄膜トランジスタ基板の製造方法について説明する。
図６Ａ〜図１１Ｂは本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した配置図または断面図である。
【００５３】
まず、図６Ａ及び６Ｂに示したように、第１実施例と同一に、ＡｌまたはＡｇ合金などを蒸着し、写真エッチングして、ゲート線１２１、ゲートパッド１２５、ゲート電極１２３を含むゲート配線及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを形成する（第１マスク）。
【００５４】
次に、図７に示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ｎ型不純物で高濃度にドーピングされた非晶質シリコンからなる接触層１６０を、化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さに連続蒸着し、次にＡｌまたはＡｇ合金などからなる導電体層１７０をスパッタリングなどの方法で蒸着し、その上に感光膜（ＰＲ）を１μｍ〜２μｍの厚さに塗布する。
【００５５】
その後、マスクを通じて感光膜（ＰＲ）に光を照射した後で現像して、図８Ａ及び８Ｂに示したように、感光膜パターン（ＰＲ）を形成する。この時、感光膜パターン（ＰＲ）のうちの薄膜トランジスタのチャンネル部（Ｃ）、つまりソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間に位置した部分は、データ配線部（Ａ）、つまりデータ配線が形成される部分に位置した部分より厚さが薄くなるようにし、その他の部分（Ｂ）の感光膜は全て除去する。この時、チャンネル部（Ｃ）に残っている感光膜の厚さとデータ配線部（Ａ）に残っている感光膜の厚さとの比は、後述するエッチング工程での工程条件によって異なるが、前者の厚さを後者の厚さの１／２以下にするのが好ましく、例えば４０００Å以下であるのが好ましい（第２マスク）。
【００５６】
このように位置によって感光膜の厚さを異ならせる方法には様々なものがあり、（Ａ）領域の光の透過量を調節するために、主にスリット（ｓｌｉｔ）や格子パターンを形成したり半透明膜を使用する。
【００５７】
この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまりスリットの幅は、露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスクを製作する時に透過率を調節するために、透過率が異なる薄膜を利用したり厚さが異なる薄膜を利用することができる。
【００５８】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子が完全に分解されず、遮光膜で覆われた部分では高分子がほとんど分解されない。次に、感光膜を現像すると、高分子が分解されなかった部分だけが残り、光が少なく照射された中央部分には光が全く照射されなかった部分より厚さの薄い感光膜を残すことができる。この時、露光時間を長くすると全ての分子が分解されてしまうので、そうされないようにしなければならない。
【００５９】
このような厚さの薄い感光膜は、リフローが可能な物質からなる感光膜を塗布し、光が完全に透過できる部分及び光が完全に透過できない部分に分けられた通常のマスクを使用して露光した後に現像してリフローさせて、感光膜が残らない部分に感光膜の一部が流れるようにして形成することもできる。
【００６０】
次に、感光膜パターン（ＰＲ）及びその下部の膜、つまり導電体層１７０、接触層１６０、及び半導体層１５０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線及びその下部の膜がそのまま残っていてチャンネル部（Ｃ）には半導体層だけ残っていなければならず、その他の部分（Ｂ）では上の３層１５０、１６０、１７０が全て除去されてゲート絶縁膜１４０が露出されていなければならない。
【００６１】
まず、図９に示したように、その他の部分（Ｂ）の露出されている導電体層１７０を除去して、その下部の接触層１６０を露出させる。この過程では、乾式エッチングまたは湿式エッチングのどちらも行うことができ、この時、導電体層１７０はエッチングされて感光膜パターン（ＰＲ）はほとんどエッチングされない条件下で行うのが好ましい。しかし、乾式エッチングの場合、導電体層１７０のみがエッチングされて感光膜パターン（ＰＲ）はエッチングされない条件を見つけるのが難しいので、感光膜パターン（ＰＲ）も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合よりチャンネル部（Ｃ）の感光膜の厚さを厚くして、この過程でチャンネル部（Ｃ）の感光膜が除去されて下部の導電体層１７０が露出することがないようにする。
【００６２】
このようにすれば、図９に示したように、チャンネル部（Ｃ）及びデータ配線部（Ｂ）の導電体層１７１、１７０ａ、１７０ｂ及び方向制御電極１７８だけが残り、その他の部分（Ｂ）の導電体層は全て除去されて、その下部の接触層１６０が露出される。この時に残ったデータ配線部導電体パターン１７１、１７０ａ、１７０ｂは、ソース及びドレイン電極１７３ａ、１７３ｂ、１７５ａ、１７５ｂが分離されないで接続されている点を除けば、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、１７９の形状と同一である。また、乾式エッチングを行う場合、感光膜パターン（ＰＲ）もある程度の厚さにエッチングされる。
【００６３】
次に、図１０に示したように、その他の部分（Ｂ）の露出された接触層１６０及びその下部の非晶質シリコン層１５０をチャンネル部（Ｃ）の感光膜と共に乾式エッチングで同時に除去する。この時のエッチングは、感光膜パターン（ＰＲ）と接触層１６０及び半導体層１５０（半導体層及び接触層はエッチング選択性がほとんど無い）とは同時にエッチングされてゲート絶縁膜１４０はエッチングされない条件下で行うべきであり、特に、感光膜パターン（ＰＲ）及び半導体層１５０に対するエッチング比がほとんど同一な条件で行うのが好ましい。例えば、ＳＦ6及びＨＣｌの混合気体やＳＦ6及びＯ2の混合気体を使用すると、ほとんど同一なエッチング比で２つの膜をエッチングすることができる。感光膜パターン（ＰＲ）及び半導体層１５０に対するエッチング比が同一である場合、チャンネル部（Ｃ）の感光膜の厚さは、半導体層１５０及び接触層１６０の厚さを合せたものと同一であるかそれより小さくしなければならない。
【００６４】
このようにすれば、図１０に示したように、チャンネル部（Ｃ）の感光膜が除去されて、ソース／ドレイン用導電体パターン１７０ａ、１７０ｂが露出し、その他の部分（Ｂ）の接触層１６０及び半導体層１５０が除去されて、その下部のゲート絶縁膜１４０が露出する。一方、データ配線部（Ａ）の感光膜もエッチングされるので厚さが薄くなる。また、この段階で、半導体層パターン１５１、１５４ａ、１５４ｂ、１５８が完成する。半導体層パターン１５１、１５４ａ、１５４ｂ、１５８上には接触層１６１、１６０ａ、１６０ｂ、１６８が形成されている。
【００６５】
次に、アッシング（ａｓｈｉｎｇ）を通じてチャンネル部（Ｃ）のソース／ドレイン用導電体パターン１７０ａ、１７０ｂのチャンネル部（Ｃ）の表面に残っている感光膜クズを除去する。
【００６６】
次に、図１１Ａ及び１１Ｂに示したように、チャンネル部（Ｃ）のソース／ドレイン用導電体パターン１７０ａ、１７０ｂ及びその下部のソース／ドレイン用接触層パターン１６０ａ、１６０ｂをエッチングして除去する。この時のエッチングは、ソース／ドレイン用導電体パターン１７０ａ、１７０ｂ及び接触層パターン１６０ａ、１６０ｂの両方に対して乾式エッチングだけを行うこともでき、ソース／ドレイン用導電体パターン１７０ａ、１７０ｂに対しては湿式エッチング、接触層パターン１６０ａ、１６０ｂに対しては乾式エッチングを行うこともできる。前者の場合、ソース／ドレイン用導電体パターン１７０ａ、１７０ｂ及び接触層パターン１６０ａ、１６０ｂのエッチング選択比が大きい条件下でエッチングを行うのが好ましく、これは、エッチング選択比が大きくない場合、エッチング終点を見つけるのが難しくてチャンネル部（Ｃ）に残る半導体パターン１５４ａ、１５４ｂの厚さを調節するのが容易でないためである。湿式エッチング及び乾式エッチングを交互に行う後者の場合には、湿式エッチングされるソース／ドレイン用導電体パターン１７０ａ、１７０ｂの側面はエッチングされるが、乾式エッチングされる接触層パターン１６０ａ、１６０ｂはほとんどエッチングされないので、階段形状に形成される。接触層１６０ａ、１６０ｂ及び半導体パターン１５１ａ、１５１ｂをエッチングする時に使用するエッチング気体の例としては、ＣＦ4及びＨＣｌの混合気体やＣＦ4及びＯ2の混合気体があり、ＣＦ4及びＯ2を使用すると均一な厚さに半導体パターン１５４ａ、１５４ｂを残すことができる。この時、半導体パターン１５４ａ、１５４ｂの一部が除去されて厚さが薄くなることもあり、データ配線部（Ａ）の感光膜（ＰＲ）もこの時にある程度の厚さにエッチングされる。この時のエッチングは、ゲート絶縁膜１４０がエッチングされない条件で行うべきであり、データ配線部（Ａ）の感光膜（ＰＲ）がエッチングされてその下部のデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、１７９及び方向制御電極１７８が露出されることがないように、感光膜パターンが厚いのがもちろん好ましい。
【００６７】
このようにすれば、ソース電極１７３ａ、１７３ｂ及びドレイン電極１７５ａ、１７５ｂが分離されて、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７４ｂ、１７９及びその下部の接触層パターン１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが完成する。
【００６８】
最後に、データ配線部（Ａ）の感光膜を除去する。しかし、データ配線部（Ａ）の感光膜の除去は、チャンネル部（Ｃ）のソース／ドレイン用導電体パターン１７０ａ、１７０ｂを除去した後に、その下の接触層パターン１６０ａ、１６０ｂをエッチングする前に行うこともできる。
【００６９】
前述のように、湿式エッチング及び乾式エッチングを交互に行ったり乾式エッチングのみを行うことができる。後者の場合には、一種類のエッチングのみを行うので工程が比較的簡便であるが、適当なエッチング条件を見つけるのが難しい。反面、前者の場合には、エッチング条件を見つけるのは比較的やさしいが、後者に比べて工程が面倒である。
【００７０】
次に、図４及び図５に示したように、ａ-Ｓｉ：Ｃ：Ｏ膜またはａ-Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり窒化ケイ素などの無機絶縁物質を蒸着したりアクリル系物質などの有機絶縁物質を塗布して、保護膜１８０を形成する。この時、ａ-Ｓｉ：Ｃ：Ｏ膜を蒸着する場合には、気体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用して、Ｎ2ＯまたはＯ2などの酸化剤及びＡｒまたはＨｅなどを混合した気体を流しながら蒸着する。また、ａ-Ｓｉ：Ｏ：Ｆ膜を蒸着する場合には、ＳｉＨ4、ＳｉＦ4などにＯ2を添加した気体を流しながら蒸着する。この時、フッ素の補助ソースとしてＣＦ4を添加することもできる。
【００７１】
次に、図４及び図５に示したように、保護膜１８０をゲート絶縁膜１４０と共に写真エッチングして、第１ドレイン電極１７５ａ、第２ソース電極１７３ｂ、維持電極線１３１、ゲートパッド１２５、維持パッド１３５、及びデータパッド１７９を各々露出する接触孔１８１、１８２、１８３、１８４、１８５、１８６を形成する。この時、パッド１２５、１７９、１３５を露出する接触孔１８４、１８５、１８６の面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μｍ以上であるのが好ましい（第３マスク）。
【００７２】
最後に、４００Å〜５００Åの厚さのＩＴＯ層またはＩＺＯ層を蒸着し、写真エッチングして、ドレイン電極１７５と連結される画素電極１９０、ゲートパッド１２５と連結される補助ゲートパッド９５、データパッド１７９と連結される補助データパッド９７、及び第２ソース電極１７３ｂ及び維持電極線１３１を連結するソース電極連結架橋９２を形成する（第４マスク）。
【００７３】
この時、画素電極１９０、補助ゲートパッド９５、補助データパッド９７、及びソース電極連結架橋９２をＩＺＯで形成する場合には、エッチング液としてクロムエッチング液を使用することができるので、これらを形成するための写真エッチング工程で接触孔を通じて露出されたデータ配線やゲート配線の金属が腐食されるのを防止することができる。このようなクロムエッチング液としては、（ＨＮＯ3/（ＮＨ4）2Ｃｅ（ＮＯ3）6/Ｈ2Ｏ）などがある。また、接触部の接触抵抗を最小化するためには、ＩＺＯ層を常温から２００℃以下の範囲で積層するのが好ましく、ＩＺＯ層を形成するために使用する標的（ｔａｒｇｅｔ）はＩｎ２Ｏ３及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５−２０ａｔ％の範囲であるのが好ましい。
【００７４】
一方、ＩＴＯやＩＺＯを積層する前の予熱（ｐｒｅ-ｈｅａｔｉｎｇ）工程で使用する気体としては窒素が好ましく、これは、接触孔１８１、１８２、１８３、１８４、１８５、１８６を通じて露出された金属膜の上部に金属酸化膜が形成されるのを防止するためである。
【００７５】
図１２は図２Ａ及び図４に示された本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構成を簡略化して示した図面である。
以上のように、維持電極線に連結された薄膜トランジスタで方向制御電極１７８をスイッチングし、データ線１７１に連結された薄膜トランジスタで画素電極１９０をスイッチングして、画素電極１９０及び方向制御電極１７８は容量性結合するようにすることによって、同一な階調では画素電極１９０と方向制御電極１７８との間の電位差の偏差が無くなるようにする。したがって、安定した輝度の実現が可能であり、線反転駆動や点反転駆動などの駆動方法に拘束されない。
【００７６】
本発明の第１及び第２実施例では、方向制御電極用薄膜トランジスタのソース電極が維持電極線に連結されているが、これとは異なって、前段のデータ線に連結されることもできる。このような構造では、次のような問題点がある。
【００７７】
まず、前段のゲート線（図１でＧａｔｅ Ｎ−１）にオン（ｏｎ）電圧が印加されると、対角線方向に位置する画素電極に階調電圧が充電されると同時に方向制御電極に初期電圧が充電される。したがって、方向制御電極の初期電圧は対角線方向の画素の階調電圧と同一になる。このため、対角線方向の画素の階調によって方向制御電極と画素電極との間の電圧差であるＶDPが決定される。したがって、対角線方向の画素にブラック（ｂｌａｃｋ）電圧などの低い階調が印加される場合には、方向制御電極の初期電圧も同一に低い値を有するようになり、ＶDPも低い値を有するようになる。ＶDPが低いということは、方向制御電極と画素電極との間の電圧差が小さいということなので、この場合、方向制御電極による横方向電界（ｌａｔｅｒａｌ ｆｉｅｌｄ）が弱くなって液晶の配向が不安定になり、これによってテクスチャーが発生する。
【００７８】
次に、ＶDPは、対角線方向の画素の階調電圧がＣDP及び（ＣLC＋Ｃst）が直列接続されている回路に印加されて分圧される時には、ＣDPにかかる電圧で決定される。したがって、ＶDPはＣDPが小さいほど大きな値を有するようになる。したがって、ＣDPを小さくするために、画素電極及び方向制御電極の重畳面積が最少化されるように設計するが、このようにすると、製造工程で発生するマスクの誤整列よって画質が敏感に変化して、方向制御電極の周辺で光漏れが発生することもある。前者は、マスクの誤整列によって画素電極及び方向制御電極の重畳面積が変化し、このような変化が直接的に画質に影響を与えるためである。後者は、方向制御電極の初期電圧として高い電圧が印加（対角線方向の画素に高い階調電圧が印加された場合）されて当該画素にブラック電圧が印加されると、方向制御電極の高い電圧によって液晶が駆動されて光が漏れることがあるが、方向制御電極の幅が狭いためにこれを遮断することができないので、方向制御電極の周辺で光漏れが発生する。このような光漏れが発生するとコントラスト比が低下する。
【００７９】
以下で説明する第３実施例は、このような問題点を解決している。
図１３は本発明の第３実施例による液晶表示装置の回路図である。
本発明の実施例による液晶表示装置は、薄膜トランジスタ基板、これと対向している色フィルター基板、及びこれらの間に注入されている液晶層からなる。薄膜トランジスタ基板には、ゲート線及びデータ線が交差して画素領域を定義していて、基準電位（Ｖｃｏｍ）が印加される維持電極線がゲート線と並んで形成されている。この時、ゲート線を通じて走査信号が伝達され、データ線を通じて画像信号が伝達されて、維持電極線には基準電位が印加される。各画素領域には、ゲート線に接続されているゲート電極、データ線に接続されているソース電極、及び画素電極に接続されているドレイン電極を含む画素電極用薄膜トランジスタ（Ｐｉｘｅｌ ＴＦＴ）、前段のゲート線に接続されているゲート電極、前段のデータ線に接続されているソース電極、及び方向制御電極に接続されているドレイン電極を含む第１方向制御用薄膜トランジスタ（ＤＣＥ ＴＦＴ１）、及び前段のゲート線に接続されているゲート電極、自己段のデータ線に接続されているソース電極、及び画素電極に接続されているドレイン電極を含む第２方向制御用薄膜トランジスタ（ＤＣＥ ＴＦＴ２）が各々１つずつ形成されている。方向制御電極は画素電極と容量性結合しており、これらの間の静電容量はＣDPで表示する。画素電極は色フィルター基板の基準電極との間に液晶キャパシタを形成し、その静電容量はＣLCで表示する。また、画素電極は維持電極線に接続されている維持電極との間にストレージキャパシタを形成し、その静電容量はＣstで表示する。
【００８０】
回路図には示さなかったが、本発明による液晶表示装置の画素電極は切開部を有し、この切開部を通じて方向制御電極による電界が流出するように、方向制御電極及び切開部が重畳している。切開部を通じて流出する方向制御電極の電界によって液晶分子が先傾斜（ｐｒｅ-ｔｉｌｔ）を有するようになり、先傾斜を有する液晶分子は、画素電極の電界が印加されると、正確に速かに先傾斜によって決定された方向に配向する。
【００８１】
このような構造の液晶表示装置に点反転駆動を適用すれば、前段のゲート線（ＧａｔｅＮ−１）のオン信号によってＤＣＥ ＴＦＴ１及びＤＣＥ ＴＦＴ２が共にターンオンして、方向制御電極には正（＋）の極性の階調電圧が充電され、画素電極には負（−）の極性の階調電圧が充電される。したがって、方向制御電極の初期電圧（ＶDP）はＤａｔａ Ａ及びＤａｔａ Ｂから印加される正極性階調電圧と負極性階調電圧との間の差になるので、ＤＣＥ ＴＦＴ２を形成しない場合に比べて、少なくとも２倍以上高いＶDPを得ることができる。その後、自己段のゲート線（Ｇａｔｅ Ｎ）にオン信号が印加されてＰｉｘｅｌ ＴＦＴがターンオンされる時には、ＤＣＥ ＴＦＴ１及びＤＣＥ ＴＦＴ２は全てオフして、方向制御電極が浮遊状態になるので、方向制御電極電圧は画素電極に充電される電圧とＶDPだけの差を維持して共に上昇する。このように、第３実施例による構造は、より高いＶDPを確保することによって液晶の配向の安定性を高めて、テクスチャーを安定化することができる。
【００８２】
また、ＶDPが隣接する２つの前段の画素の階調電圧によって決定されて、ＣDPの大きさに特に影響を受けないため、ＶDPを大きくするためにＣDPを小さくする必要がないので、方向制御電極を画素電極と重畳するように十分に広く形成することができる。したがって、方向制御電極の周辺で発生する光漏れを遮断することができ、製造工程で発生するマスク誤整列の影響を大きく受けない。
【００８３】
また、ＶDPが大きくなるので、応答速度が向上して残像も改善される。
図１３の構造は点反転駆動及び線反転駆動方式に適用することができ、その他の駆動方式には３つのＴＦＴの連結を適切に変更して適用すればよい。
【００８４】
それでは、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の具体的な例を、図１４〜図１７を参照して説明する。
図１４は本発明の第３実施例による液晶表示装置の配置図であり、図１５は図１４のXV-XV'線による断面図であり、図１６は図１４のXVI-XVI'線による断面図であり、図１７は図１４のXVII-XVII'線及びXVII''-XVII'''による断面図である。
【００８５】
本発明の第２実施例による液晶表示装置は、下部基板、これと対向している上部基板、及び下部基板と上部基板との間に注入されて基板に垂直に配向されている液晶物質からなる。
【００８６】
以下、下部基板についてより詳細に説明する。
絶縁基板１１０上にゲート線１２１が形成されており、ゲート線１２１と交差するようにデータ線１７１が形成されている。ゲート線１２１及びデータ線１７１は互いに絶縁されていて、これらが交差して定義する画素領域には、第１ゲート電極１２３ａ、第１ソース電極１７３ａｂ、及び第１ドレイン電極１７５ａの３端子を有する画素電極用薄膜トランジスタ、第２ゲート電極１２３ｂ、第１ソース電極１７３ａｂ、及び第２ドレイン電極１７５ｂの３端子を有する第１方向制御用薄膜トランジスタ、及び第３ゲート電極１２３ｃ、第２ソース電極１７３ｃ、及び第３ドレイン電極１７５ｃの３端子を有する第２方向制御用薄膜トランジスタが各々１つずつ形成されており、方向制御電極１７８及び画素電極１９０が各々形成されている。第１ソース電極１７３ａｂは画素電極用薄膜トランジスタ及び第１方向制御用薄膜トランジスタに共通に使用される。この時、画素電極用薄膜トランジスタ及び第１方向制御用薄膜トランジスタは画素電極１９０をスイッチングするためのものであり、第２方向制御用薄膜トランジスタは方向制御電極１７８をスイッチングするためのものである。画素電極用薄膜トランジスタのゲート電極１２３ａ、ソース電極１７３ａ、及びドレイン電極１７５ａは、各々当該画素段のゲート線１２１、データ線１７１、及び画素電極１９０に接続されている。第１方向制御用薄膜トランジスタのゲート電極１２３ｂ、ソース電極１７３ｂ、及びドレイン電極１７５ｂは、各々前段のゲート線１２１、当該画素段のデータ線１７１、及び画素電極１９０に接続されている。第２方向制御用薄膜トランジスタのゲート電極１２３ｃ、ソース電極１７３ｃ、及びドレイン電極１７５ｃは、各々前段のゲート線１２１、前段のデータ線１７１、及び方向制御電極１７８に接続されている。方向制御電極１７８は、液晶分子の先傾斜（ｐｒｅ-ｔｉｌｔ）を制御するための方向制御電圧の印加を受けて、基準電極２７０との間に方向制御電界を形成する。ここで、方向制御電極１７８は、データ線１７１を形成する段階で形成される。
【００８７】
次に、下部基板について、各層の構造まで考慮して詳細に説明する。
絶縁基板１１０上に横方向にゲート線１２１が形成されていて、第１〜第３ゲート電極１２３ａ、１２３ｂ、１２３ｃがゲート線１２１に接続されている。ゲート線１２１の一端にはゲートパッド１２５が接続されている。また、絶縁基板１１０上には第１及び第２維持電極線１３１ａ、１３１ｂ及び第１〜第４維持電極１３３ａ、１３３ｂ、１３４ａ、１３４ｂが形成されている。第１及び第２維持電極線１３１ａ、１３１ｂは各画素領域では周辺部に沿って屈折しているが、全体的には横方向にのびており、第１及び第２維持電極１３３ａ、１３３ｂは各々第１及び第２維持電極線１３１ａ、１３１ｂから縦方向にのびている。第３及び第４維持電極１３４ａ、１３４ｂは縦方向にのびて出て途中で屈折して、斜線方向にのびている。第１維持電極線１３１ａ、第１及び第３維持電極１３３ａ、１３４ａからなる第１維持配線と、第２維持電極線１３１ａ、第２及び第４維持電極１３３ｂ、１３４ｂからなる第２維持配線とは互いに反転対称をなしている。ゲート配線１２１、１２３ａ、１２３ｂ、１２３ｃ、１２５及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなり、必要に応じては、物理化学的特性が優れているＣｒまたはＭｏ合金などからなる第１層及び抵抗が小さいＡｌまたはＡｇ合金などからなる第２層の２重層に形成することもできる。
【００８８】
ゲート配線１２１、１２３ａ、１２３ｂ、１２３ｃ、１２５及び維持電極配線１３１ａ、１３１ｂ、１３３ａ、１３３ｂ、１３４ａ、１３４ｂ上にはゲート絶縁膜１４０が形成されている。
【００８９】
ゲート絶縁膜１４０上には、非晶質シリコンなどの半導体からなる半導体層１５１、１５４ａｂ、１５４ｃが形成されている。半導体層１５１、１５４ａｂ、１５４ｃは、薄膜トランジスタのチャンネルを形成する第１及び第２チャンネル部半導体層１５４ａｂ、１５４ｃ及びデータ線１７１下に位置するデータ線部半導体層１５１を含む。半導体層１５１、１５４ａｂ、１５４ｃの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる抵抗性接触層１６１、１６３ａｂ、１６３ｃ、１６５ａ、１６５ｂ、１６５ｃが各々形成されている。
【００９０】
抵抗性接触層１６１、１６３ａｂ、１６３ｃ、１６５ａ、１６５ｂ、１６５ｃ及びゲート絶縁膜１４０上にはデータ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９が形成されている。データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９は、縦方向に形成されていて、ゲート線１２１と交差して画素を定義するデータ線１７１、データ線１７１の分枝であり、抵抗性接触層１６３ａｂの上部までのびている第１ソース電極１７３ａｂ、第１ソース電極１７３ａｂと分離されていて、第１ソース電極１７３ａｂの反対側の抵抗性接触層１６５ａ、１６５ｂの上部に各々形成されている第１及び第２ドレイン電極１７５ａ、１７５ｂ、第３ゲート電極１２３ｃの上部で対向している抵抗性接触層１６３ｃ、１６５ｃ上に形成されている第３ソース電極１７３ｃ及び第３ドレイン電極１７５ｃ、データ線１７１の一端に接続されていて、外部からの画像信号の印加を受けるデータパッド１７９を含む。また、ゲート線１２１及びデータ線１７１が交差して定義する画素領域内には方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃが形成されている。この時、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃは第３ドレイン電極１７５ｃと接続されており、下辺が切断されたＶ字型の幹部１７８及びΛ字型の枝部１７８ａ、１７８ｂ、１７８ｃからなる。データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９及び方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃは、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなり、必要に応じては、物理化学的特性が優れているＣｒまたはＭｏ合金などからなる第１層及び抵抗が小さいＡｌまたはＡｇ合金などからなる第２層の２重層で形成することもできる。
【００９１】
データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９上には、窒化ケイ素または有機絶縁膜からなる保護膜１８０が形成されている。
保護膜１８０には、第１及び第２ドレイン電極１７５ａ、１７５ｂを各々露出する接触孔１８１、１８２、ゲート絶縁膜１４０にもわたって形成されていて、ゲートパッド１２５を露出する第３接触孔１８３、及びデータパッド１７９を露出する第４接触孔１８４が形成されている。この時、パッド１２５、１７９を露出する接触孔は角形や円形などの様々な形状に形成され、面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【００９２】
保護膜１８０上には、第１及び第２接触孔１８１、１８２を通じて各々第１及び第２ドレイン電極１７５ａ、１７５ｂと接続されている画素電極１９０が形成されている。画素電極１９０は、横方向切開部１９１及び斜線方向切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有している。横方向切開部１９１は画素電極１９０を上下に半分していて、斜線方向切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは横方向切開部１９１を中心にして反転対称をなしている。この時、一部の切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃと重畳し、他の一部の切開部１９３ａ、１９３ｂは維持電極１３３ａ、１３３ｂと重畳している。また、保護膜１８０上には、接触孔１８３、１８４を通じて各々ゲートパッド及びデータパッドと接続されている補助ゲートパッド９５及び補助データパッド９７が形成されている。ここで、画素電極１９０、補助ゲートパッド９５、及び補助データパッド９７はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）からなる。画素電極１９０及び補助パッド９５、９７はＩＴＯで形成こともできる。
【００９３】
以上のように、画素電極１９０は、画素領域を複数の小ドメインに分割するための切開部パターン１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有し、このうちの一部の切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃと重畳している。つまり、液晶表示装置を上から見る時に、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃが切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて露出して見えるように、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ及び切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを配置する。また、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃは第２方向制御用薄膜トランジスタに接続されており、画素電極１９０は第１方向制御用薄膜トランジスタ及び画素用薄膜トランジスタに接続されている。
【００９４】
一方、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃはゲート配線１２１、１２３ａ、１２３ｂと同一層に形成することもできる。また、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃの上部の保護膜１８０を除去して、トレンチを形成することもできる。
それでは、上部基板２１０についてより詳細に説明する。
【００９５】
ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に、光漏れを防止するためのブラックマトリックス２２０、赤、緑、青の色フィルター２３０、及びＩＴＯまたはＩＺＯなどの透明な導電物質からなる基準電極２７０が形成されている。
【００９６】
液晶層３に含まれている液晶分子は、画素電極１９０と基準電極２７０との間に電界が印加されていない状態で、その方向子が下部基板１１０及び上部基板２１０に対して垂直をなすように配向されていて、負の誘電率異方性を有する。下部基板１１０及び上部基板２１０は、画素電極１９０が色フィルター２３０と対応して正確に重畳するように整列される。このようにすれば、画素領域は、切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂによって複数の小ドメインに分割される。また、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃによって、分割されたドメイン内で液晶の配向がより安定する。
【００９７】
前述では、液晶分子が負の誘電率異方性を有して基板１１０、２１０に対して垂直に配向されていることを例に挙げたが、正の誘電率異方性を有する液晶分子を基板１１０、２１０に対して水平に配向して、液晶層３を形成することもできる。
【００９８】
また、本発明の第３実施例による薄膜トランジスタ基板の構造は、４回の写真エッチング工程によって製造することもできるが、この場合には、データ配線及び方向制御電極が非晶質シリコン層、抵抗性接触層、及び金属層の３重層に形成され、これら３層の平面パターンが実質的に同一になるという特徴がある。これは、１つの感光膜を利用して非晶質シリコン層、抵抗性接触層、及び金属層をパターニングするためである。このような製造工程については本発明の第２実施例の説明で詳細に記載されており、同一層のパターンは同一な工程段階で形成されるという原則を適用すれば分かるので、具体的な説明は省略する。
【００９９】
以上のような液晶表示装置においては、ドメインを分割する役割は画素電極が有する切開部が行い、方向制御電極及び維持電極がドメインの安定性を強化する。したがって、切開部、方向制御電極、及び維持電極の配置によってドメインの分割が行われたり行われないことがあり、ドメインの安定性もこれらの配置に大きな影響を受ける。
【０１００】
以下では、安定性のあるドメインを得ることができる切開部、方向制御電極、及び維持電極の様々な配置について、第４〜第１６実施例で見てみる。したがって、以下では、切開部、方向制御電極、及び維持電極の配置に焦点を合せて説明する。
【０１０１】
また、以下で説明する第４〜第１６実施例の切開部、方向制御電極、及び維持電極の配置は、先で説明した第１〜第３実施例に全て適用することができる。
図１８は本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【０１０２】
まず、画素電極１９０が有する切開部について見てみる。
切開部は、横方向切開部１９１及び斜線方向切開部１９１ａ、１９１ｂ、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂに分けられる。横方向切開部１９１は、画素電極１９０の左側辺から右側辺に向かって陥没した形状であり、その入口部分は面取りされていて、全体的に漏斗のような形状を有する。横方向切開部１９１は、画素電極１９０を上下に半分している。斜線方向切開部１９１ａ、１９１ｂ、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは、横方向切開部１９１を中心にして反転対称をなしていて、横方向切開部１９１を中心にして上側に位置する上側切開部１９１ａ、１９２ａ、１９３ａ、１９４ａ、１９５ａ及び下側に位置する下側切開部１９１ｂ、１９２ｂ、１９３ｂ、１９４ｂ、１９５ｂが実質的に９０度をなすのが好ましい。一部の斜線切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂは、画素電極１９０の左側辺から右側辺に向かって陥没した形状であり、他の一部の斜線切開部１９５ａ、１９５ｂは、画素電極１９０の右側辺から左側辺に向かって陥没した形状であり、他の２つの切開部１９４ａ、１９４ｂは、各々画素電極１９０の上辺及び下辺から右側辺に向かって陥没した形状である。また、切開部１９１ａ、１９１ｂは、各々横方向切開部１９１の中間部分から左側辺に向かって陥没した形状である。この時、切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂは切開部１９１ａ、１９１ｂ、１９５ａ、１９５ｂと各々対をなして一直線上に配置される。また、画素電極１９０の右上及び右下の２つの角部は斜線方向に切断されていて、各々切開部１９４ａ、１９４ｂと平行な斜辺を形成する。
【０１０３】
画素電極１９０は、これら切開部１９１、１９１ａ、１９１ｂ、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂによって８つの小部分に分割され、これら小部分は各ドメインの平面領域を区画する。したがって、本実施例では、１つの画素領域が８つのドメインに分割され、８つのドメインは、その内部に含まれる液晶分子が電界の印加時に配向される方向によって４種類に区分される。この時、８つのドメインは全て長辺２つが互いに平行で、液晶の配向速度及び安定性を極大化することができるようになっている。
【０１０４】
また、画素電極１９０の８つの小部分の全てに画像信号が伝達されなければならないので、これら小部分を接続するための架橋が形成されており、架橋は切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ及び切開部１９１ａ、１９１ｂ、１９５ａ、１９５ｂが対向する部分（Ａ、Ｂ、Ｃ、Ｄ）と切開部１９１、１９３ａ、１９３ｂが終わる右辺部に位置する。これら架橋が位置する部分はドメインの分割が行われない部分であるので、テクスチャー（ｔｅｘｔｕｒｅ）が発生する要因となり、ドメインの安定性を損なうことがある。しかし、本実施例のように、切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ及び切開部１９１ａ、１９１ｂ、１９５ａ、１９５ｂが対向する部分（Ａ、Ｂ、Ｃ、Ｄ）に架橋を形成すれば、液晶配向の安定性が高いドメインの長辺の中央に架橋が位置するので、架橋の影響力が著しく減少し、これによりテクスチャーも発生しない。また、切開部１９１、１９３ａ、１９３ｂが終わる右辺部に位置する架橋の周辺には、方向制御電極１７８、１７８ｃ及び維持電極１３３ａ、１３３ｂが隣接して強いフリンジフィールド（ｆｒｉｎｇｅｆｉｅｌｄ）を形成するので、架橋によるテクスチャーの発生を抑制する。また、切開部１９１、１９３ａ、１９３ｂが終わる右辺部に位置する架橋は方向制御電極１７８と重畳しているので、テクスチャーが発生しても方向制御電極１７８がそれを抑制する。
【０１０５】
次に、切開部、方向制御電極、及び維持電極の相互配置について説明する。
方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃは、一部の切開部１９１、１９１ａ、１９１ｂ、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂと重畳し、画素電極１９０の一部の小部分の右辺及び他の一部の小部分の左辺を囲み、画素電極１９０の小部分を連結する架橋と重畳するように形成されている。
【０１０６】
一部の維持電極１３３ａ、１３３ｂは、切開部１９３ａ、１９３ｂと重畳し、画素電極１９０の一部の小部分の左辺部と重畳する。他の維持電極１３４ａ、１３５ｂは、画素電極１９０の一部の小部分の右辺部と重畳する。維持電極線１３１ａ、１３１ｂは、画素電極１９０の上辺部及び下辺部の周縁と各々重畳し、画素電極１９０の右上及び右下の斜辺を各々囲んでいる。
【０１０７】
方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ及び維持電極配線１３１、１３３ａ、１３３ｂ、１３４ａ、１３４ｂは、互いに交互に位置するように配置されている。
以上のように、第４実施例では、ドメインの長辺２つを互いに平行に形成して、液晶の配向速度及び安定性を極大化しており、液晶配向の安定性が高いドメインの長辺の中央に画素電極の架橋を位置させて、架橋の影響力を著しく減少させることによって、テクスチャーの発生を抑制する。また、方向制御電極１７８、１７８ｃ及び維持電極１３３ａ、１３３ｂが隣接して強いフリンジフィールド（ｆｒｉｎｇｅｆｉｅｌｄ）を形成する部分に架橋を配置して、架橋によるテクスチャーの発生を抑制している。
【０１０８】
図１９は本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第５実施例では、切開部１９１ａ、１９１ｂ、１９４ａ、１９４ｂが屈折していて、単独でドメインの長辺及び短辺を共に定義しており、切開部１９２ａ、１９２ｂ、１９５ａ、１９５ｂを省略しているという点が、第４実施例（図１８）と異なる。第５実施例では、切開部１９１ａ、１９１ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂによって分割された画素電極１９０の各小部分を接続する架橋（Ａ、Ｂ、Ｃ、Ｄ）が画素電極１９０の左右辺に形成されるが、これら架橋が方向制御電極１７８、１７８ａ、１７８ｂの左右のフリンジフィールドの均衡を保つ役割を果たして、方向制御電極１７８、１７８ａ、１７８ｂの上部で発生するテクスチャーがドメインの内部にも侵入するのを防ぐ。
【０１０９】
図２０は本発明の第６実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第６実施例は、横方向切開部１９１の面取りされた部分だけが残り、その代わりに画素電極１９０の右辺から左辺に向かって陥没した別途の横方向切開部１９６が形成されている点、及び切開部１９１ａ、１９１ｂが省略されて、切開部１９２ａ、１９２ｂが横方向切開部１９６に隣接する部分までのびているという点が、第４実施例（図１８）と異なる。
【０１１０】
図２１は本発明の第７実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第７実施例は、切開部１９１ａ、１９１ｂ、１９４ａ、１９４ｂが省略されて、切開部１９２ａ、１９２ｂ、１９５ａ、１９５ｂがのびて各々横方向切開部１９１及び画素電極１９０の左上及び左下の角部に隣接する付近で終了しているという点、切開部１９２ａ、１９２ｂの入口及び切開部１９４ａ、１９４ｂの入口及び終点が拡張されているという点が、第４実施例（図１８）と異なる。切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂが拡張された部分は、画素電極１９０の小部分が面取りされたものであって、ドメインの長辺及び短辺の連結部の屈折角を緩やかにする。屈折角が緩やかになると液晶分子の配向変化も緩慢になって、液晶分子間の衝突によるテクスチャーが減少する。
【０１１１】
図２２は本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第８実施例は、切開部１９１ａ、１９１ｂが省略されて、切開部１９２ａ、１９２ｂがのびて横方向切開部１９１に隣接する付近で終了しているという点、及び切開部１９４ａ、１９４ｂの入口部分で画素電極１９０の小部分が面取りされているという点が、第４実施例（図１８）と異なる。小部分の短辺及び長辺の接境が面取りされると、この部分の屈折角が緩やかになって、液晶分子間の衝突によるテクスチャーが減少する。
【０１１２】
図２３は本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第９実施例は、切開部１９３ａ、１９３ｂが画素電極１９０内で始まって終わるという点が、第８実施例（図２２）と異なる。つまり、切開部１９３ａ、１９３ｂの両端部分の全てに架橋が形成されているという点が、第８実施例と異なる。
【０１１３】
図２４は本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１０実施例は、第３実施例と同一の配置であって、切開部１９２ａ、１９２ｂ、１９５ａ、１９５ｂの入口部分（Ａ、Ｂ、Ｃ、Ｄ）で画素電極１９０の小部分が面取りされているという点が、第８実施例（図２２）と異なる。小部分の短辺及び長辺の接境が面取りされると、この部分の屈折角が緩やかになって、液晶分子間の衝突によるテクスチャーが減少する。
【０１１４】
図２５は本発明の第１１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１１実施例は、画素電極１９０の小部分の短辺を囲む方向制御電極１７８、１７８ａ、１７８ｂの幅が広く形成されているという点が、第１０実施例（図２４）と異なる。方向制御電極１７８、１７８ａ、１７８ｂの幅が広くなると、方向制御電界が強くなって、テクスチャーの発生が抑制される。
【０１１５】
図２６は本発明の第１２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１２実施例は、維持電極１３３ａ、１３３ｂが連結部（Ａ）によって互いに接続されているという点が、第８実施例（図２２）と異なる。上下の維持電極１３３ａ、１３３ｂが接続されていれば、維持配線の抵抗が減少する。
【０１１６】
図２７は本発明の第１３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１３実施例は、維持電極１３３ａ、１３３ｂの連結部（Ａ）が隣接する画素の横方向切開部１９１の入口に沿って形成されているという点が、第１２実施例（図２６）と異なる。このようにすれば、画素電極１９０の全ての小部分の周辺で維持電極及び方向制御電極が交互に配置されるので、ドメインの安定性が向上する。
【０１１７】
図２８は本発明の第１４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１４実施例は、第５実施例（図１９）及び第８実施例（図２２）の混合型であり、切開部１９４ａ、１９４ｂは第５実施例により、切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂは第８実施例による。
【０１１８】
図２９は本発明の第１５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１５実施例は、第１４実施例（図２８）に小部分の長辺及び短辺の接境の面取りを加えたものである。
【０１１９】
図３０は本発明の第１６実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
第１６実施例は、第８実施例（図２２）で、切開部１９４ａ、１９４ｂの入口部分で画素電極１９０の小部分の面取りが省略されたものである。
【０１２０】
以上では、本発明の好ましい実施例を説明したが、当該技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更することができる。
【図面の簡単な説明】
【０１２１】
【図１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の回路図である。
【図２Ａ】本発明の第１実施例による液晶表示装置の配置図である。
【図２Ｂ】図２ＡのＩＩｂ-ＩＩｂ’線による断面図である。
【図２Ｃ】図２ＡのＩＩｃ-ＩＩｃ’線による断面図である。
【図３Ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図３Ｂ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図３Ｃ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図３Ｄ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図４】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図５】図４のＶ-Ｖ’線及びＶ’-Ｖ’’線による断面図である。
【図６Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した配置図である。
【図６Ｂ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図７】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図８Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した配置図である。
【図８Ｂ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図９】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図１０】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図１１Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した配置図である。
【図１１Ｂ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する工程を順に示した断面図である。
【図１２】本発明の第１及び第２実施例による液晶表示装置用薄膜トランジスタ基板を簡略に示した構成図である。
【図１３】本発明の第３実施例による液晶表示装置の回路図である。
【図１４】本発明の第３実施例による液晶表示装置の配置図である。
【図１５】図１４のＸＶ-ＸＶ’線による断面図である。
【図１６】図１４のＸＶＩ-ＸＶＩ’線による断面図である。
【図１７】図１４のＸＶＩＩ-ＸＶＩＩ’線及びＸＶＩＩ’-ＸＶＩＩ’’線による断面図である。
【図１８】本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１９】本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２０】本発明の第６実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２１】本発明の第７実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２２】本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２３】本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２４】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２５】本発明の第１１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２６】本発明の第１２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２７】本発明の第１３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２８】本発明の第１４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２９】本発明の第１５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図３０】本発明の第１６実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１】
0004575776.tif 000003
【図２Ａ】
0004575776.tif 000004
【図２Ｂ】
0004575776.tif 000005
【図２Ｃ】
0004575776.tif 000006
【図３Ａ】
0004575776.tif 000007
【図３Ｂ】
0004575776.tif 000008
【図３Ｃ】
0004575776.tif 000009
【図３Ｄ】
0004575776.tif 000010
【図４】
0004575776.tif 000011
【図５】
0004575776.tif 000012
【図６Ａ】
0004575776.tif 000013
【図６Ｂ】
0004575776.tif 000014
【図７】
0004575776.tif 000015
【図８Ａ】
0004575776.tif 000016
【図８Ｂ】
0004575776.tif 000017
【図９】
0004575776.tif 000018
【図１０】
0004575776.tif 000019
【図１１Ａ】
0004575776.tif 000020
【図１１Ｂ】
0004575776.tif 000021
【図１２】
0004575776.tif 000022
【図１３】
0004575776.tif 000023
【図１４】
0004575776.tif 000024
【図１５】
0004575776.tif 000025
【図１６】
0004575776.tif 000026
【図１７】
0004575776.tif 000027
【図１８】
0004575776.tif 000028
【図１９】
0004575776.tif 000029
【図２０】
0004575776.tif 000030
【図２１】
0004575776.tif 000031
【図２２】
0004575776.tif 000032
【図２３】
0004575776.tif 000033
【図２４】
0004575776.tif 000034
【図２５】
0004575776.tif 000035
【図２６】
0004575776.tif 000036
【図２７】
0004575776.tif 000037
【図２８】
0004575776.tif 000038
【図２９】
0004575776.tif 000039
【図３０】
0004575776.tif 000040