(57)【特許請求の範囲】
【請求項１】
入力マルチビット信号を１ビットデジタル信号変調手段によって１ビットデジタル信号に変調し、スイッチングアンプのスイッチング動作によって前記１ビットデジタル信号を増幅し、前記スイッチングアンプからの出力信号により再生を行う信号再生装置であって、
前記スイッチングアンプからの出力信号をアナログ信号として取り扱い、アナログ信号である前記スイッチングアンプからの出力信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の出力であるデジタル信号を前記入力マルチビット信号から減算する減算手段とを具備し、
該減算手段は、前記１ビットデジタル信号変調手段の前段に位置することを特徴とする信号再生装置。
【請求項２】
前記スイッチングアンプからの出力信号の周波数帯域を制限することで、前記Ａ／Ｄ変換手段における折り返しノイズ成分をカットオフするローパスフィルタを具備することを特徴とする請求項１記載の信号再生装置。
【請求項３】
前記１ビットデジタル信号変調手段および前記Ａ／Ｄ変換手段は、入力信号をＰＤＭ信号に変調するデルタシグマ変調回路であることを特徴とする請求項１又は２記載の信号再生装置。
【請求項４】
前記１ビットデジタル信号変調手段および前記Ａ／Ｄ変換手段は、同一の周波数のクロックで動作することを特徴とする請求項１乃至３のいずれかに記載の信号再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたマルチビット信号であるＰＣＭ信号をパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットデジタル信号に変調し、変調した１ビットデジタル信号をスイッチングアンプのスイッチング動作によって増幅し、スイッチングアンプからの出力信号により再生を行う信号再生装置に関し、特に負帰還によって信号の歪を抑制する信号再生装置に関する。
【背景技術】
【０００２】
図４は、従来の信号再生装置の構成を示す図である。
従来、マルチビット信号であるＰＣＭ信号を１ビットデジタル信号に変調して再生を行う信号再生装置は、図４（ａ）に示すように、加算器，遅延器等のロジック回路で構成されたデルタシグマ変調回路１と、スイッチングアンプ２と、ローパスフィルタ３と、スピーカ４とからなり、入力されたＰＣＭ信号は、デルタシグマ変調回路１によって１ビットデジタル信号であるＰＤＭ信号に変調され、変調されたＰＤＭ信号がスイッチングアンプ２によって所定の定電圧のパルス信号にレベルシフト（電力増幅）された後、ローパスフィルタ３でアナログ音声信号に復調され、スピーカ４によって音響化される。
【０００３】
図４（ａ）に示す信号再生装置においては、スイッチングアンプ２において様々な要因により発生する信号の歪を抑制することができないため、本出願人は、負帰還によってスイッチングアンプ２において発生する信号の歪を抑制することができる信号再生装置を提案した。当該信号再生装置は、図４（ｂ）に示すように、第一のデルタシグマ変調回路１１と、スイッチングアンプ２と、ローパスフィルタ３と、スピーカ４と、減衰器５と、加算器６と、第二のデルタシグマ変調回路１２とからなり、加算器６と第二のデルタシグマ変調回路１２とを第一のデルタシグマ変調回路１１とスイッチングアンプ２との間に設けると共に、減衰器５を介してスイッチングアンプ２の出力信号を第一のデルタシグマ変調回路１１と第二のデルタシグマ変調回路１２との間に設けられた加算器６にフィードバックするように構成されている（例えば、特許文献１参照）。
【０００４】
しかしながら、従来技術では、負帰還によってスイッチングアンプ２において発生する信号の歪を抑制することができるようになっているが、第１のデルタシグマ変調回路１１は、デジタル回路であるものの、その出力以降は、実質上アナログ処理となり、アナログ素子のバラツキや外部ノイズによって、信号に歪が生じてしまうという問題があった。
【０００５】
すなわち、第一のデルタシグマ変調回路１１から出力されるＰＤＭ信号、およびスイッチングアンプ２から出力される電力増幅されたＰＤＭ信号は、１ビットデジタル信号と称されることが多いが、従来技術において、両ＰＤＭ信号は、信号の電圧変動要素を有するアナログ信号として処理されており、実際、加算器６以降は、オペアンプ等のアナログ素子で構成されている。従って、元々デジタル信号であったマルチビット信号は、本質的に、アナログ信号に変換されていることになり、アナログ素子のバラツキや外部ノイズによって信号に歪が生じてしまう結果となる。
【特許文献１】特開２００４−１７２７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は斯かる問題点に鑑みてなされたものであり、その目的とするところは、入力されたマルチビット信号をスイッチングアンプの直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができる信号再生装置を提供する点にある。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明の信号再生装置は、入力マルチビット信号を１ビットデジタル信号変調手段によって１ビットデジタル信号に変調し、スイッチングアンプのスイッチング動作によって前記１ビットデジタル信号を増幅し、前記スイッチングアンプからの出力信号により再生を行う信号再生装置であって、前記スイッチングアンプからの出力信号をアナログ信号として取り扱い、アナログ信号である前記スイッチングアンプからの出力信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力であるデジタル信号を前記入力マルチビット信号から減算する減算手段とを具備し、該減算手段は、前記１ビットデジタル信号変調手段の前段に位置することを特徴とする。
【０００９】
さらに、本発明の信号再生装置は、前記スイッチングアンプからの出力信号の周波数帯域を制限することで、前記Ａ／Ｄ変換手段における折り返しノイズ成分をカットオフするローパスフィルタを具備することを特徴とする。
【００１０】
さらに、本発明の信号再生装置は、前記１ビットデジタル信号変調手段および前記Ａ／Ｄ変換手段は、入力信号をＰＤＭ信号に変調するデルタシグマ変調回路であることを特徴とする。
【００１１】
さらに、本発明の信号再生装置は、前記１ビットデジタル信号変調手段および前記Ａ／Ｄ変換手段は、同一の周波数のクロックで動作することを特徴とする。
【発明の効果】
【００１２】
本発明の信号再生装置は、１ビットデジタル信号変調手段によって入力されたマルチビット信号を１ビットデジタル信号に変調し、スイッチングアンプのスイッチング動作によって１ビットデジタル信号を増幅し、スイッチングアンプからの出力信号によりアナログ音声信号に変換する信号再生装置であって、Ａ／Ｄ変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号を１ビットデジタル信号変調手段の入力側に負帰還させるように構成することにより、Ａ／Ｄ変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号を１ビットデジタル信号変調手段の入力側に負帰還させる加算器と、１ビットデジタル信号変調手段とをデジタル回路とすることができるため、入力されたマルチビット信号をスイッチングアンプの直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができるという効果を奏すると共に、デジタル回路としてＬＳＩ化を容易に行うことができるという効果を奏する。
【００１３】
さらに、本発明の信号再生装置は、減算手段の出力信号のゲインを調整する乗算器を設けることにより、乗算器のゲインを非常に大きく設定することで、１ビットデジタル信号変調手段によって発生する量子化ノイズを低減させることができるという効果を奏する。
【００１４】
さらに、本発明の信号再生装置は、減算手段の出力信号の周波数帯域を制限するローパスフィルタを設けることにより、１ビットデジタル信号変調手段によって発生する量子化ノイズと、スイッチングアンプで発生する信号の歪とを低減させることができるという効果を奏する。
【００１５】
さらに、本発明の信号再生装置は、入力信号をＰＤＭ信号に変調するデルタシグマ変調回路を１ビットデジタル信号変調手段およびＡ／Ｄ変換手段として用いることにより、Ａ／Ｄ変換手段で発生する恐れのある群遅延の問題を回避することができるという効果を奏する。
【００１６】
さらに、本発明の信号再生装置は、１ビットデジタル信号変調手段およびＡ／Ｄ変換手段を同一の周波数のクロックで動作させることにより、Ａ／Ｄ変換手段の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路を設けることなく、１ビットデジタル信号変調手段に入力されるマルチビット信号と１ビットデジタル信号変調手段の入力側に負帰還されるスイッチングアンプからの出力信号との周波数を合わすことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（第１の実施の形態）
図１は、本発明に係る信号再生装置の第１の実施の形態の構成を示す図である。
【００１９】
第１の実施の形態は、図１を参照すると、１ビットデジタル信号変調手段であるデルタシグマ変調回路１と、スイッチングアンプ２と、ローパスフィルタ３と、スピーカ４と、ローパスフィルタ７と、Ａ／Ｄ変換回路８と、加算器９とでからなり、加算器９をデルタシグマ変調回路１の入力側に設けると共に、ローパスフィルタ７およびＡ／Ｄ変換回路８を介してスイッチングアンプ２からの出力信号を加算器９に負帰還させるように構成されている
【００２０】
デルタシグマ変調回路１は、加算器，遅延器等のロジック回路で構成され、入力されたマルチビット信号であるＰＣＭ信号を１ビットデジタル信号であるＰＤＭ信号に変調し、変調したＰＤＭ信号をスイッチングアンプ２に出力する。
【００２１】
スイッチングアンプ２は、定電圧電源が供給されており、デルタシグマ変調回路１から入力されたＰＤＭ信号を定電圧電源のレベルのパルス信号にレベルシフトしてローパスフィルタ３に出力すると共に、帰還ループＦＬに負帰還信号として出力する。
【００２２】
ローパスフィルタ３は、コイル、コンデンサー等からなり、スイッチングアンプ２によって電力増幅されたＰＤＭ信号を積分してアナログ音声信号に変換し、変換したアナログ音声信号をスピーカ４に出力し、スピーカ４によって音響化させる。
【００２３】
ローパスフィルタ７は、帰還ループＦＬ上に設けられ、後続するＡ／Ｄ変換回路８における折り返しノイズ成分を負帰還信号からカットオフするフィルタであり、カットオフ周波数が十分高く設定されている。なお、負帰還信号にＡ／Ｄ変換回路８における折り返しノイズとなる成分が含まれていない場合には、ローパスフィルタ７を省略し、負帰還信号を直接Ａ／Ｄ変換回路８に入力するようにしても良い。
【００２４】
Ａ／Ｄ変換回路８は、ローパスフィルタ７によって折り返しノイズ成分がカットオフされた負帰還信号をデジタル信号に変換し、加算器９に負帰還させ、デルタシグマ変調回路１に入力されるＰＣＭ信号からデジタル信号に変換された負帰還信号を減算させる。なお、Ａ／Ｄ変換回路８のサンプリング周波数は、デルタシグマ変調回路１のサンプリング周波数と同一に設定されており、Ａ／Ｄ変換回路８の後段に余分な回路を設けることなく、加算器９においてＰＣＭ信号と負帰還信号との周波数を合わすことができるようになっている。Ａ／Ｄ変換回路８とデルタシグマ変調回路１とのサンプリング周波数に微妙なずれが合った場合、ビートが発生する可能性があると共に、Ａ／Ｄ変換回路８とデルタシグマ変調回路１とのサンプリング周波数を等倍／等分の一に設定した場合には、Ａ／Ｄ変換回路８の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路が必要になってしまう。
【００２５】
次に、第１の実施の形態によってスイッチングアンプ２における信号歪が補正される原理について図２を参照して詳細に説明する。
図２は、図１に示す信号再生装置おいて信号歪が補正効果を説明するための説明図である。である。
【００２６】
一般的なサーボの話として、実際には、サーボループ内のどこかにゲインを持たせたり、周波数的な特性を持たせたりすることになる。従って、比較的シンプルな例として図３に示すモデルを考え、非常に大きなゲインを持つ乗算器２０とカットオフ周波数を可聴帯域前後に持つローパスフィルタ２１とをデルタシグマ変調回路１の入力側に配置した。ここで各素子のそれぞれの伝達関数を、乗算器２０は、Ｇ、ローパスフィルタ２１は、Ｌ１、デルタシグマ変調回路１は、フラットなゲイン特性（１倍）、スイッチングアンプ２は、Ａ、ローパスフィルタ７は、Ｌ２、Ａ／Ｄ変換回路８は、フラットなゲイン特性（１倍）とし、入力信号をＩ、出力信号をＯ、デルタシグマ変調回路１で発生する量子化ノイズをＮ１、スイッチングアンプ２で発生する信号の歪をＮ０とすると、出力Ｏの特性は、以下に示す数式Ａとなる。
【００２７】
【数１】
0004568671.tif 000002
【００２８】
ここでローパスフィルタ７は、カットオフ周波数が十分に高いので、Ｌ２をフラットな特性（１倍）であるとすると共に、スイッチングアンプ２の伝達関数Ａ＝１とすると、出力Ｏの特性は、以下に示す数式Ｂで表すことができる。
【００２９】
【数２】
0004568671.tif 000003
【００３０】
次に、Ｌ１のローパスフィルタ２１の減衰特性を３つの帯域に分け、数式Ｂを評価していく。
（１）Ｌ１≒１倍の周波数帯域
Ｇ≫1倍、Ｌ１≒１倍であるのでＧＬ１≫1倍となり、よって分母の「１＋」は無視できる。従って、次式に示すように数式Ｂにおいてデルタシグマ変調回路１で発生する量子化ノイズＮ１とスイッチングアンプ２で発生する信号の歪Ｎ０が消え、入力信号Ｉがそのまま出力信号Ｏとして出てくることがわかる。
【００３１】
【数３】
0004568671.tif 000004
【００３２】
（２）Ｌ１≒(1／Ｇ)倍の周波数帯域
ＧのゲインとＬ１の減衰特性とが相殺されＧＬ１≒１倍となり、分母の「１＋」が無視できなくなり、次式に示すようにデルタシグマ変調回路１で発生する量子化ノイズＮ１およびスイッチングアンプ２で発生する信号の歪Ｎ０が１／２倍となるが、入力信号Ｉも１／２になってしまい、仮にこの周波数帯域が可聴帯域であれば音響信号が減衰して聞こえることになる。従って、設計時には、可聴帯域より十分高い周波数帯域に、Ｌ１≒(1／Ｇ)倍の周波数帯域を持ってくる必要がある。
【００３３】
【数４】
0004568671.tif 000005
【００３４】
（３）Ｌ１≪(1／Ｇ)倍の周波数帯域
ＧのゲインよりＬ１の減衰特性が強いため、ＧＬ１≒０倍に近づき、次式に示すように、デルタシグマ変調回路１で発生する量子化ノイズＮ１およびスイッチングアンプ２で発生する信号の歪Ｎ０がそのまま残り、入力信号Ｉが消えてしまうが、両方とも、可聴帯域より十分高い周波数なので問題ない。
【００３５】
【数５】
0004568671.tif 000006
【００３６】
このように、Ｌ１≒1倍の周波数帯域においてデルタシグマ変調回路１で発生する量子化ノイズＮ１およびスイッチングアンプ２で発生する信号の歪Ｎ０をほぼ完全に補正することができると共に、Ｌ１≒(1／Ｇ)倍の周波数帯域において、デルタシグマ変調回路１で発生する量子化ノイズＮ１およびスイッチングアンプ２で発生する信号の歪Ｎ０を１／２倍に補正することができる。実際には、Ｌ１の減衰特性や、ここには示していないサーボの安定（発振しない）条件などに注意しなければならないが、正しく設計すれば、スイッチングアンプ２で発生する信号の歪Ｎ０を除去できるばかりでなく、量子化ノイズＮ１に対しても可聴帯域で減衰させることが可能になる。
【００３７】
なお、帰還ループＦＬにあるＡ／Ｄ変換回路８がオーディオ用マルチビットＡ／Ｄ変換回路の場合には、処理時間遅れが大きく、群遅延が発生し、サーボの安定条件を満たすことが困難である場合があり、この場合には、Ａ／Ｄ変換回路８としてデルタシグマ変調回路を用いることで群遅延の問題を回避することができる。加算器９への入力は、デジタル信号であれば、１ｂｉｔ信号でも良く、加算器９の入り口で、例えば、‘０’を”７ＦＦＦ（ｈｅｘ）”に、‘１’を”８０００（ｈｅｘ）”に置き換えてやればよい。ただし、Ａ／Ｄ変換回路８としてデルタシグマ変調回路を用いた場合には、Ａ／Ｄ変換回路８として用いるデルタシグマ変調回路で発生する量子化ノイズＮ２は、デルタシグマ変調回路１で発生する量子化ノイズＮ１と違って可聴帯域で減衰しないので、Ａ／Ｄ変換回路８として用いるデルタシグマ変調回路で発生する量子化ノイズＮ２を低く抑えておく必要がある。
【００３８】
また、第１の実施の形態では、入力されたマルチビット信号であるＰＣＭ信号を１ビットデジタル信号に変調する１ビットデジタル信号変調手段としてデルタシグマ変調回路１を用いる例について説明したが、入力されたマルチビット信号であるＰＣＭ信号を１ビットデジタル信号であるＰＷＭ信号に変調するＰＷＭ信号変調回路を１ビットデジタル信号変調手段として用いるようにしても良い。
【００３９】
（第２の実施の形態）
図３は、本発明に係る信号再生装置の第２の実施の形態の構成を示す図である。
【００４０】
第２の実施の形態は、図３を参照すると、スイッチングアンプ２に供給する定電圧の電圧値を可変にすることで、再生音量を制御することができる構成となっており、第１の実施の形態の構成に加え、スイッチングアンプ２に供給する定電圧を変化させることができる可変電圧電源２２と、Ａ／Ｄ変換回路８からの出力信号、すなわち加算器９に負帰還される信号のゲインを調整するゲイン調整手段２３と、可変電圧電源２２がスイッチングアンプ２に供給する定電圧の電圧値と、ゲイン調整手段２３のゲインとを制御するマイコン２４とを備えている。
【００４１】
マイコン２４は、図示しない音量調整手段によって設定された音量レベルに応じて、可変電圧電源２２からスイッチングアンプ２に供給される定電圧の電圧値を設定すると共に、スイッチングアンプ２に供給される定電圧の電圧値がＮ倍されると、ゲイン調整手段２３のゲインを１／Ｎ倍に設定するように構成されており、スイッチングアンプ２に供給される定電圧の電圧値の増減に応じて、その逆数のゲインを帰還ループＦＬの中に持たせることで、サーボループの安定化を図ることができるようになっている。
【００４２】
以上説明したように、本実施の形態によれば、デルタシグマ変調回路１によって入力されたＰＣＭ信号をＰＤＭ信号に変調し、スイッチングアンプ２のスイッチング動作によってＰＤＭ信号を増幅し、スイッチングアンプ２からの出力信号をローパスフィルタ３によって音響信号に再生する信号再生装置であって、Ａ／Ｄ変換回路８によってデジタル信号に変換されたスイッチングアンプ２からの出力信号を１ビットデジタル信号変調手段の入力側に負帰還させるように構成することにより、Ａ／Ｄ変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号をデルタシグマ変調回路１の入力側に負帰還させる加算器９と、デルタシグマ変調回路１とをデジタル回路とすることができるため、入力されたＰＣＭ信号をスイッチングアンプ２の直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができるという効果を奏すると共に、デジタル回路としてＬＳＩ化を容易に行うことができるという効果を奏する。
【００４３】
さらに、本実施の形態によれば、加算器９の出力信号のゲインを調整する乗算器２０を設けることにより、乗算器２０のゲインを非常に大きく設定することで、デルタシグマ変調回路１によって発生する量子化ノイズを低減させることができるという効果を奏する。
【００４４】
さらに、本実施の形態によれば、加算器９の出力信号の周波数帯域を制限するローパスフィルタ２１を設けることにより、デルタシグマ変調回路１によって発生する量子化ノイズと、スイッチングアンプ２で発生する信号の歪とを低減させることができるという効果を奏する。
【００４５】
さらに、本実施の形態によれば、入力信号をＰＤＭ信号に変調するデルタシグマ変調回路をＡ／Ｄ変換手段として用いることにより、Ａ／Ｄ変換回路８で発生する恐れのある群遅延の問題を回避することができるという効果を奏する。
【００４６】
さらに、本実施の形態によれば、デルタシグマ変調回路１およびＡ／Ｄ変換回路８を同一の周波数のクロックで動作させることにより、Ａ／Ｄ変換回路８の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路を設けることなく、デルタシグマ変調回路１に入力されるマルチビット信号とデルタシグマ変調回路１の入力側に負帰還されるスイッチングアンプ２からの出力信号との周波数を合わすことができるという効果を奏する。
【００４７】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る信号再生装置の第１の実施の形態の構成を示す図である。
【図２】図１に示す信号再生装置おいて信号歪が補正効果を説明するための説明図である。
【図３】本発明に係る信号再生装置の第２の実施の形態の構成を示す図である。
【図４】従来の信号再生装置の構成を示す図である。
【符号の説明】
【００４９】
１  デルタシグマ変調回路
２  スイッチングアンプ
３  ローパスフィルタ
４  スピーカ
７  ローパスフィルタ
８  Ａ／Ｄ変換回路
９  加算器
２０  乗算器
２１  ローパスフィルタ
２２  可変電圧電源
２３  ゲイン調整手段
２４  マイコン
【図１】
0004568671.tif 000007
【図２】
0004568671.tif 000008
【図３】
0004568671.tif 000009
【図４】
0004568671.tif 000010