(57)【特許請求の範囲】
【請求項１】
一面側にはんだ付け面（１１）を有する半導体素子（１０）を用意し、
前記半導体素子（１０）のはんだ付け面（１１）にはんだ付け用電極（１２ｂ）を形成し、
続いて、前記はんだ付け用電極（１２ｂ）と基材（２０）との間にはんだ（３０）を介在させた状態で前記半導体素子（１０）を前記基材（２０）上に搭載し、窒素と水素とを混合させた還元性ガスの雰囲気にてリフローはんだ付けを行う半導体装置の製造方法において、
前記還元性ガスにおける水素濃度を１％以上５％以下とすることを特徴とする半導体装置の製造方法。
【請求項２】
前記還元性ガスにおける水素濃度を３±１％とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記研削された前記はんだ付け面（１１）の面粗度がＲａにて０．１８μｍ以上である半導体素子を少なくとも１個以上搭載されていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記研削された前記はんだ付け面（１１）の面粗度がＲａにて０．２３μｍ以上である半導体素子を少なくとも１個以上搭載されていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記はんだ（３０）は、Ｓｎ−Ｉｎ、Ｓｎ−Ｃｕ−Ｎｉ、Ｓｎ−Ｃｕ−Ｎｉ−Ｐ、Ｓｎ−ＡｇおよびＳｎ−Ａｇ−Ｃｕから選択されたものであって、且つ、Ｓｎ量が８０％以上のものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記はんだ付け用電極（１２ｂ）がＮｉからなるものであり、且つ前記リフローピーク温度を２９０℃より高くすることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ付け用電極が形成された半導体素子を基材にはんだ付けする半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、Ｎｉなどのはんだ付け用電極が形成されたＩＣチップなどの半導体素子を、ヒートシンクやリードフレームなどの基材にはんだ付けしてなる半導体装置が提案されている（たとえば、特許文献１参照）。
【０００３】
このものは、半導体素子におけるはんだ付け面を研削し、洗浄した後、この研削されたはんだ付け面にはんだ付け用電極を形成し、しかる後、はんだ付け用電極と基材との間にはんだを介在設定し、続いて、はんだをリフローさせてはんだ付け（リフローはんだ付け）を行うことにより製造される。
【０００４】
従来では、このリフロー工程においては、はんだ付け用電極と基材との間にはんだを介在させた状態で半導体素子を基材上に搭載し、これをリフロー炉に設置し、当該リフロー炉内を窒素と水素とを混合させた還元性ガスの雰囲気とし、この還元性雰囲気中にて、はんだの固相線温度以上に加熱してはんだをリフローさせるようにしている。
【０００５】
このように還元性雰囲気中にてリフローさせる理由は、半導体素子のはんだ付け用電極の酸化防止もさることながら、特に基材側の表面に薄く形成される酸化物を還元し、はんだ濡れ性を確保することにある。そのため、従来では、還元性ガス中の水素濃度を１０％以上、通常は２０％〜３０％程度とした雰囲気にてリフローを行っていた。
【特許文献１】特開２００３−１１００６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような半導体装置においては、はんだ接合部においてボイド（空洞）が発生し、問題となっている。たとえば、ボイドが発生すると、はんだ接合部の接触面積が減少するため、電気抵抗や熱抵抗が増加したり、接合強度が低下するなどの問題につながる。そのため、極力ボイドを無くすことが必要となる。
【０００７】
そこで、本発明は上記問題に鑑み、はんだ付け用電極が形成された半導体素子を基材にはんだ付けする半導体装置において、はんだ中のボイドを極力低減できるような製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明者は鋭意検討を行った。その結果、窒素と水素とを混合させた還元性ガスの雰囲気中にてはんだリフローを行うときに、はんだ付け用電極に水素が吸着し、この水素がはんだ中に拡散することが問題であることを見出した。
【０００９】
はんだのリフローにおいては、Ｎｉなどからなるはんだ付け用電極とはんだとの相互拡散により、はんだ付け用電極が消失していく。そして、半導体素子とはんだとの間には、Ｎｉとはんだ主成分であるＳｎとの合金が存在した状態となる。このことは、はんだ付け用電極の食われといわれる。
【００１０】
ここで、はんだ付け用電極側に水素が吸着されていると、このはんだ付け用電極の消失に伴って、水素がはんだ付け用電極から離脱する。そして、この水素は溶融したはんだ中に拡散していき、リフロー後において、はんだ中にボイドとして残存する。
【００１１】
本発明者は、まず、はんだ付け用電極を形成する前に、研削されたはんだ付け面を、さらに研磨やエッチングなどにより鏡面としてやれば、結果として、その上のはんだ付け用電極も鏡面となることから、はんだ付け用電極への水素の吸着を低減できると考え、検討を行った。
【００１２】
その結果、半導体素子のはんだ付け面の面粗度を小さくするほど、はんだ付け用電極への水素の吸着が低減でき（図４参照）、さらに、はんだ中のボイドも極力抑制できることがわかった（図５参照）。なお、この詳細については、後述する。
【００１３】
しかしながら、半導体素子のはんだ付け面を鏡面にした場合、アンカー効果の低下などによりはんだ付け用電極の密着強度が低下し、剥離しやすくなる。また、種々の半導体素子の汎用性を考慮したとき、はんだ付け面の研削により実現される面粗度はさまざまであり、特性上の問題から鏡面を形成できない場合や、コスト面などから鏡面とすることが現実的ではない場合もある。
【００１４】
また、リフロー時に、はんだ付け用電極中に吸着されている水素の離脱を抑制するためには、リフロー温度を低く抑えればよいと考えられる。しかし、量産性の観点から、はんだ濡れ性を確保し歩留まりを向上させるためには、少しでも高いリフロー温度を確保したいという要望がある。
【００１５】
そこで、本発明者は、種々の半導体素子において、研削されたはんだ付け面の面粗度やリフロー温度によらず、ボイド抑制を行うことに着目し、さらに検討を進めた。その結果、リフロー時における還元性ガス雰囲気中の水素の量によって、ボイドの発生量が左右されることを見出した。
【００１６】
本発明は、上記検討に基づき、実験的に見出されたものであり、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下とすることを、第１の特徴とする。
【００１７】
本製造方法のように水素濃度を１％〜５％と少なくしてやれば、後述する図５〜図７に示されるように、はんだ付け面の面粗度によらず、またリフロー温度を低く抑えることなく、はんだ中のボイドを極力低減することができる。
【００１８】
ここで、本発明者の検討によれば、当該水素濃度が１％未満であると、上述したような酸化防止や酸化物の還元がなされず、はんだ濡れ性を確保できない場合が発生した。そのため、水素濃度は１％以上とする。
【００１９】
さらに、上記１％〜５％の水素濃度範囲の中で、リフロー時の還元性ガスにおける水素濃度を３±１％とすれば、より高レベルにて、はんだ中のボイドを極力低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２１】
図１（ａ）は、本発明の実施形態に係る半導体装置１００の概略的な断面構成を示す図であり、図１（ｂ）は、（ａ）中の半導体素子１０におけるはんだ付け前の電極部１２の拡大断面構成を示す図である。
【００２２】
半導体素子１０は、ウェハ状態にてシリコン半導体などの半導体基板にトランジスタなどの素子を、半導体プロセスを用いて製造し、これをカットしてチップ化したものであり、たとえばパワー素子などである。この半導体素子１０における一面側のはんだ付け面１１には電極部１２が形成されている。
【００２３】
図１（ｂ）に示されるように、はんだ付け前の電極部１２は、はんだ付け面１１側から、Ｔｉ（チタン）からなるＴｉ層１２ａ、Ｎｉ（ニッケル）からなるＮｉ層１２ｂ、Ａｕ（金）からなるＡｕ層１２ｃが、順次、スパッタリングなどにより成膜され積層されて構成されている。
【００２４】
ここで、電極部１２の３層１２ａ、１２ｂ、１２ｃのうちＮｉ層１２ｂが、はんだ付け用電極１２ｂとして構成されており、Ｔｉ層１２ａは、半導体素子１０とはんだ付け用電極であるＮｉ層１２ｂとの密着性を確保するための層であり、Ａｕ層１２ｃは、はんだ付け用電極１２ｂの酸化を防止するための層である。
【００２５】
本実施形態において、これら３層１２ａ、１２ｂ、１２ｃの膜厚は、たとえば、Ｔｉ層１２ａが２００ｎｍ、Ｎｉ層１２ｂが６００ｎｍ、Ａｕ層１２ｃが５０ｎｍとすることができる。
【００２６】
この半導体素子１０は、はんだ付け面１１側すなわち電極部１２を基材２０に対向させた状態で、はんだ３０を介してはんだ接合されている。それにより、半導体素子１０と基材２０とは、はんだ３０を介して電気的、熱的、機械的に接合されている。
【００２７】
ここで、図１（ａ）に示されるはんだ付けされた状態の電極部１２は、上述したはんだ付け用電極の食われによって、Ｎｉ層１２ｂおよびＡｕ層１２ｃが消失しており、実質的にＴｉ層１２ａのみが残った状態となっている。そして、電極部１２を構成するＴｉ層１２ａとはんだ３０との間に、Ｎｉとはんだ主成分であるＳｎとの合金層すなわちＮｉ−Ｓｎ層が存在した状態となっている。
【００２８】
基材２０は、特に限定されるものではないが、ＣｕやＭｏなどからなるヒートシンクやＣｕなどからなるリードフレームなどを採用することができる。また、基材２０の表面には、はんだ濡れ性を確保するための表面膜２１が形成されている。この表面膜２１は、たとえばメッキなどにより形成されたＮｉ膜などである。
【００２９】
はんだ３０は、Ｓｎ−Ｉｎ、Ｓｎ−Ｃｕ−Ｎｉ、Ｓｎ−Ｃｕ−Ｎｉ−Ｐ、Ｓｎ−ＡｇおよびＳｎ−Ａｇ−Ｃｕから選択されたものであって、且つ、Ｓｎ量が８０％以上のＰｂを含まないＰｂフリーはんだ材料が用いられる。
【００３０】
なお、これらはんだ材料のうちＳｎ−Ｉｎ以外は、Ｓｎ量が９５％以上である。これらのはんだの固相線温度は、おおよそ２３０℃程度であり、リフロー温度はピーク温度として３２０〜３５０℃程度である。
【００３１】
次に、本実施形態の半導体装置１００の製造方法について、図２を参照して述べる。図２（ａ）〜（ｄ）は、本製造方法を示す工程図である。なお、図２（ａ）〜（ｃ）までは、ウェハ状態の半導体素子１０を示している。
【００３２】
まず、図２（ａ）に示されるように、通常の半導体プロセスを用い、ウェハ状態の半導体素子１０の表面側にトランジスタなどの素子１０ａを形成する。こうして、形成された半導体素子１０は、その裏面側がはんだ付け面１１となっている。
【００３３】
次に、この一面側にはんだ付け面１１を有するウェハ状態の半導体素子１０に対して、当該はんだ付け面１１を研削する（研削工程）。具体的には、図２（ｂ）に示されるように、砥石Ｋ１を用いウェハの厚さを、たとえば４００μｍまで薄くする。このときに用いられる砥石Ｋ１は、従来一般的な研削に用いられるものと同様なものであり、たとえば＃３６０程度の粗いものを用いる。
【００３４】
次に、図２（ｃ）に示されるように、研削されたはんだ付け面１１に対し、はんだ付け用電極１２ｂを含む上記電極部１２を形成する（はんだ付け用電極形成工程）。具体的には、スパッタリングなどの真空装置を用い、ウェハ状態の半導体素子１０のはんだ付け面１１に、厚さ２００ｎｍのＴｉ層１２ａ、厚さ６００ｎｍのＮｉ層１２ｂ、厚さ５０ｎｍのＡｕ層１２ｃを順次成膜する。
【００３５】
この後、ダイシングカットなどによって上記ウェハを個片化し、チップとすることで、上記図２に示されるような、はんだ付け前のはんだ付け用電極１２ｂを有する半導体素子１０ができあがる。
【００３６】
続いて、この半導体素子１０を基材２０の上に搭載するとともに、半導体素子１０の電極部１２と基材２０の表面膜２１との間に、はんだ３０を介在設定する（半導体素子搭載工程）。このはんだ３０としては、上記Ｐｂフリーはんだ材料からなるはんだ箔などのはんだペレットを採用することができる。
【００３７】
次に、このように半導体素子１０が搭載された基材２０を、図示しないリフロー炉に設置する。
【００３８】
このリフロー炉としては、従来一般的に用いられるものと同様、当該炉内を窒素と水素とを所望の割合で混合させた還元性ガスの雰囲気とし、リフロー温度を制御できるものが採用される。窒素と水素の混合は、たとえば、窒素ボンベと水素ボンベとからの各流量を流量計にて制御することによって行われる。
【００３９】
本実施形態では、あらかじめリフロー炉内の雰囲気を、水素濃度を１％以上５％以下とした還元性ガスの大気圧雰囲気としておき、そこへ、基材２０を設置する。そして、この還元性の雰囲気を維持したまま、はんだ３０の固相線温度以上に加熱してはんだ３０をリフローさせてはんだ付けを行う（リフロー工程）。
【００４０】
ここで、一例として、はんだ３０として、Ｓｎ−Ｃｕ−Ｎｉを用いた場合、固相線温度である約２３０℃以上に加熱し、たとえば３００℃のリフロー温度にて約３分間以上加熱してはんだ付けを行う。図３は、このときのはんだ付けの温度プロファイルの一例を示す図であり、横軸に経過時間（秒）、縦軸に温度（℃）をとってある。ここでは、ピーク温度は３２０℃としている。
【００４１】
こうして、リフローされたはんだ３０が冷却・固化されることによって半導体素子１０と基材２０とがはんだ接合され、図２（ｄ）に示されるように、上記半導体装置１００ができあがる。
【００４２】
ここで、上記製造方法においては、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下としているが、このことは、上記解決手段の欄にて述べたような検討結果を根拠とするものである。この検討の詳細を次に示す。
【００４３】
本発明者は、上記研削工程において、砥石Ｋ１の粗さを変えることにより、はんだ付け面１１の面粗度を変えた半導体素子１０をサンプルとして作製した。ここでは、面粗度は原子間力顕微鏡（ＡＦＭ）を用いて測定し、日本工業規格（ＪＩＳ）に準拠した算術平均粗さ（Ｒａ）にて表した。
【００４４】
具体的には、＃３６０の粗さの砥石Ｋ１にて面粗度Ｒａ０．２３μｍのものを、＃１０００の粗さの砥石Ｋ１にて面粗度Ｒａ０．１８μｍのものを、＃２０００の粗さの砥石Ｋ１にて面粗度Ｒａ０．０１５μｍのものを、それぞれ作製した。さらに、研削後のはんだ付け面１１を硝酸−フッ酸−硫酸の混酸を用いたエッチングにより処理し、面粗度０．０１５μｍ未満の鏡面としたものを作製した。
【００４５】
そして、これら各面粗度のはんだ付け面１１に対して上記図２に示される電極部１２を形成することで、サンプルとしての半導体素子１０を作製した。ここで、電極部１２は、Ｔｉ層１２ａの厚さが２００ｎｍ、Ｎｉ層１２ｂの厚さが６００ｎｍ、Ａｕ層１２ｃの厚さが５０ｎｍであるものとした。
【００４６】
そして、これら各サンプルを、従来の製造方法と同程度の還元雰囲気すなわち水素濃度が２０％程度の雰囲気にさらし、はんだ付け電極であるＮｉ層１２ｂへの水素吸着量分析を、ＳＩＭＳ分析により行った。
【００４７】
図４は、この水素吸着量分析の結果を示す図である。横軸に面粗度Ｒａ（μｍ）、縦軸に水素吸着量を相対強度積分値として示した。
【００４８】
このＳＩＭＳ分析によれば、はんだ付け用電極であるＮｉ層１２ｂの内部から水素が検出された。そして、図４に示されるように、半導体素子１０のはんだ付け面１１の面粗度を小さくするほど、はんだ付け用電極１２ｂへの水素の吸着が低減できている。
【００４９】
また、これら図４に示される各面粗度を有する半導体素子１０を、基材２０にはんだ付けするにあたって、リフロー工程における還元性ガスの水素濃度を変えて、はんだ付けを行い、ボイド発生の検討を行った。その結果を図５に示す。
【００５０】
図５は、各面粗度における還元性ガスの水素濃度とボイド発生度合との関係を示す図表である。なお、この図５では、一般的なラップ研磨によって更に面粗度の大きなはんだ付け面１１とした場合についても、同様にボイド発生の検討調査を行い、その結果も示してある。
【００５１】
このボイド発生の検討においては、リフロー工程における還元性ガスの水素濃度を、従来の一般的なレベルである２０％以上から、従来の最小レベルである１０％、本実施形態のレベルである５％、３％まで変えて行った。また、このとき、はんだ３０はＳｎ−Ｃｕ−Ｎｉを用い、リフロー温度は比較的高温レベルである３２０℃とし、雰囲気の圧力は大気圧とした。
【００５２】
図５において、ボイド発生の度合は、ボイド発生量の少ない順に◎、○、△、×の４段階で表してあり、◎、○は実用上問題ないレベル、△、×は問題となるレベルである。これら各レベルは、具体的には、図６に示される。図６は、面粗度が０．２３μｍの場合において各水素濃度について、Ｘ線透過画像によるボイドＢの発生状況を調査し、このＸ線透過画像を模式的に表したものである。
【００５３】
また、図７に、面粗度が０．２３μｍの場合における水素濃度とボイド発生との関係をグラフ化したものを示す。水素濃度を１％としたときに発生するボイド率を１として、各水素濃度で発生するボイド率を正規化している。
【００５４】
上記図４に示される結果から、面粗度を小さくすれば、はんだ付け用電極１２ｂへの水素吸着量が低減され、ボイドも発生しにくくなると考えられる。そして、実際に、図５に示されるように、面粗度が小さいものほどボイド発生量が抑えられ、面粗度が大きいものほどボイド発生量が大きくなっている。鏡面に近いＲａ０．０１５μｍのものでは、水素濃度によらずボイド発生量が抑えられている。
【００５５】
しかし、上述したように、半導体素子の汎用性等を考慮した場合、面粗度やリフロー温度によらず、ボイドの発生を抑制することが必要となる。そのような視点からみた場合、図５〜図７に示されるように、水素濃度が１０％以上すなわち従来レベルでは、面粗度が大きい場合には、ボイド発生量が多く、問題になる。
【００５６】
しかし、本実施形態の水素濃度３％、５％では、比較的高温レベルのリフロー温度３２０℃において、どの面粗度においても、ボイド発生量を問題ないレベルに低減できている。
【００５７】
また、水素濃度が１％未満であると、上述したような酸化防止や酸化物の還元がなされず、はんだ濡れ性を確保できない場合が発生するため、水素濃度は１％以上とする。このようなことから、本実施形態では、リフロー工程において、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下とするものである。
【００５８】
それにより、本実施形態では、はんだ付け面１１の面粗度によらず、またリフロー温度を低く抑えることなく、はんだ３０中のボイドを極力低減することができる。さらに、ボイドが発生する場合、はんだボールの飛散が多く発生するが、このようなことも抑制できる。
【００５９】
また、図５〜図７に示されるように、水素濃度が５％の場合よりも３％の場合の方が、ボイド発生が抑制されている。リフロー炉における水素濃度の制御は、±１％程度の誤差を含む場合があることから、水素濃度を３±１％とすれば、より高レベルにて、はんだ中のボイドを極力低減することができる。
【００６０】
また、本実施形態によれば、図５〜図７に示されるように、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下とすることにより、研削されたはんだ付け面１１の面粗度がＲａにて、０．１８μｍ以上さらには０．２３μｍ以上のものであっても、はんだ３０中のボイドを極力低減できている。
【００６１】
なお、このＲａ０．２３μｍ以上の面粗度は、上記図４に示されるように、かなり水素の吸着が多いが、ごく一般的な研削により実現されるレベルである。つまり、本実施形態は、特別に面粗度を小さくする処理を行わない場合でも適用でき、汎用性に優れる。
【００６２】
このことから、本実施形態は、研削後のはんだ付け面１１の面粗度がＲａにて０．１８μｍ以上、さらには研削後のはんだ付け面１１の面粗度がＲａにて０．２３μｍ以上である半導体素子を搭載する場合に用いても好適である。上述したように、面粗度が大きければ、すなわちはんだ付け面１１が粗ければ、アンカー効果によりはんだ付け用電極１２の密着強度があがりはんだ接合性が向上するとともに、接触抵抗の低減が期待できる。
【００６３】
また、本実施形態では、はんだ付け用電極であるＮｉ層１２ｂは、たとえば６００ｎｍの厚さであるが、この厚さでは、上述した、はんだとの相互拡散によるはんだ付け用電極の食われによって、接合後は消失する。このようにはんだ付け用電極の食われによって消失する厚さは、Ｎｉ層１２ｂの場合、８００ｎｍ未満である。
【００６４】
上述したように、はんだ付け用電極が消失すると、吸着している水素がはんだ３０中に拡散しやすくなるが、本実施形態では、このような場合、すなわちＮｉからなるはんだ付け用電極１２ｂの厚さが８００ｎｍ未満の場合であっても、ボイド発生を極力低減できている。
【００６５】
また、上記図４〜図７では、Ｓｎ−Ｃｕ−Ｎｉはんだの例を示したが、それ以外にも上述した本実施形態のＰｂフリーはんだにおいて、Ｓｎ−Ｃｕ−Ｎｉはんだと同等の効果が得られた。
【００６６】
ここで、Ｐｂを含むＰｂ含有はんだは、本実施形態においてはんだ３０として採用している上記Ｐｂフリーはんだに比べて、Ｐｂの存在によってＮｉなどからなるはんだ付け用電極の食われが起こりにくいため、上記ボイドの発生が比較的少ない。
【００６７】
逆に言えば、本実施形態では、はんだ３０として比較的ボイドの発生しやすい上記Ｐｂフリーはんだを用いても、ボイドの発生を極力抑制できているといえる。なお、本実施形態においても、はんだ３０としてＰｂ含有はんだを採用してもよい。
【００６８】
また、上述したように、はんだ付け用電極１２ｂがＮｉからなるものであり、且つリフローピーク温度を２９０℃より高くする場合に本実施形態は、有効である。
【００６９】
（他の実施形態）
上記実施形態では、リフロー雰囲気を大気圧として実施した例を示したが、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下とするならば、リフロー工程は、減圧下で行ってもよく、同様の効果が得られる。
【００７０】
はんだ付け用電極としては、上記したＮｉ以外にも、たとえばスパッタやメッキなどで形成されたＣｕなどからなるものであってもよい。また、基材２０としては、上記したヒートシンクやリードフレーム以外にも、たとえば配線基板なども採用可能である。
【００７１】
また、はんだ３０としては、上記したはんだ箔のようなはんだペレットでなくても、はんだペーストであってもよい。はんだペーストの場合、たとえば、上記実施形態と同様に半導体素子１０を作製し、上記還元性雰囲気において、はんだペーストを予め基材２０上に印刷または塗布し、その上に半導体素子１０を搭載すればよい。
【００７２】
また、はんだ３０としては、上記したはんだ以外にも、この種の半導体装置においてはんだ付けに使用可能なものであれば適用してよい。たとえば、上記したＰｂフリーはんだを９９％以上として、これに微量なＰ、Ｇｅなどの添加元素を付加したものを用いても、同様な効果が発揮される。
【００７３】
また、本発明では、半導体素子におけるはんだ付け面を研削した後、この研削されたはんだ付け面にはんだ付け用電極を形成し、その後、はんだ付け用電極と基材との間にはんだを介在設定し、はんだリフローを行うものであったが、はんだ付け面の研削は行わないものであってもよい。
【図面の簡単な説明】
【００７４】
【図１】（ａ）は、本発明の実施形態に係る半導体装置の概略断面図であり、（ｂ）は、（ａ）中の半導体素子におけるはんだ付け前の電極部の拡大断面図である。
【図２】上記実施形態の半導体装置の製造方法を示す工程図である。
【図３】はんだ付けの温度プロファイルの一例を示す図である。
【図４】水素吸着量分析の結果を示す図である。
【図５】各面粗度における還元性ガスの水素濃度とボイド発生度合との関係を示す図表である。
【図６】はんだ付け面の面粗度が０．２３μｍの場合において各水素濃度について、Ｘ線透過画像によるボイドＢの発生状況を模式的に表した図である。
【図７】はんだ付け面の面粗度が０．２３μｍの場合において、水素濃度とボイド発生との関係を示すグラフである。
【符号の説明】
【００７５】
１０…半導体素子、１１…半導体素子のはんだ付け面、
１２ｂ…はんだ付け用電極としてのＮｉ層、２０…基材、３０…はんだ。
【図１】
0004434106.tif 000002
【図２】
0004434106.tif 000003
【図３】
0004434106.tif 000004
【図４】
0004434106.tif 000005
【図５】
0004434106.tif 000006
【図６】
0004434106.tif 000007
【図７】
0004434106.tif 000008