(57)【特許請求の範囲】
【請求項１】
フォトマスクパターンデータの作成方法であって、
隣接してウェーハ上へ転写される主パターンを表すパターンデータに基づいて、前記パターンデータに含まれる主パターン間の間隔を認識し、前記主パターン間の間隔を複数グループに分類し、各グループに分類された主パターンの間隔の出現回数を積算し、一以上の頻出間隔のグループを特定する工程と、
前記主パターンに隣接してウェーハ上へ転写されない補助パターンの配置に関する第１のルールを定める工程と、
前記一以上の頻出間隔のグループに含まれる主パターンに対して前記第１のルールを適用して、当該主パターンに間に補助パターンを発生させたときの焦点深度を評価する工程と、
前記一以上の頻出間隔のグループに関し、前記第１のルールを適用した焦点深度よりも焦点深度が向上する第２のルールを定める工程と、
前記第２のルールに基づいて補助パターンを発生させる工程とを含むことを特徴とするフォトマスクパターンデータの作成方法。
【請求項２】
フォトマスクパターンデータの作成方法であって、
隣接してウェーハ上へ転写される主パターンを表すパターンデータに基づいて、前記パターンデータに含まれる主パターン間の間隔を認識し、前記主パターン間の間隔を複数グループに分類し、各グループに分類された主パターンの間隔の出現回数を積算し、一以上の頻出間隔のグループを特定する工程と、
前記主パターンに隣接してウェーハ上へ転写されない補助パターンの配置に関する第１のルールを定める工程と、
前記一以上の頻出間隔のグループに含まれる主パターンに対して前記第１のルールを適用して、当該主パターンに間に補助パターンを発生させたときの焦点深度を評価する工程と、
前記一以上の頻出間隔のグループに関し、前記第１のルールを適用した焦点深度よりも焦点深度が向上する第２のルールを定める工程と、
前記焦点深度に応じて前記補助パターンのパターンデータを修正する工程とを含むことを特徴とするフォトマスクパターンデータの作成方法。
【請求項３】
前記一以上の頻出間隔のグループを特定する工程は、
スタンダードセル及びカスタムマクロセルレイアウトデータに含まれる主パターン同士の配置間隔を分類する工程と、
前記スタンダードセル及びカスタムマクロセルが、フォトマスクパターンデータに対応して出現する出現回数を見積もる工程とをさらに含むことを特徴とする請求項１又は２に記載のフォトマスクパターンデータの作成方法。
【請求項４】
前記一以上の頻出間隔のグループを特定する工程は、
デザインルールチェックをさらに含むことを特徴とする請求項１又は２に記載のフォトマスクパターンデータの作成方法。
【請求項５】
前記主パターンは、ゲート電極パターンであることを特徴とする請求項１乃至４のいずれか一つに記載のフォトマスクパターンデータの作成方法。
【請求項６】
前記主パターンはビアパターンであることを特徴とする請求項１乃至５のいずれか一つに記載のフォトマスクパターンデータの作成方法。
【請求項７】
請求項１又は２に記載される方法によりフォトマスクパターンデータを作成する工程と、
前記フォトマスクを用いて半導体基板上にレジストパターンを作成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
フォトマスクパターンデータの作成方法であって、
隣接してウェーハ上へ転写される主パターンを表すパターンデータに基づいて、前記パターンデータに含まれる主パターン間の間隔を認識し、前記主パターン間の間隔を複数グループに分類し、各グループに分類された主パターンの間隔の出現回数を積算し、一以上の頻出間隔のグループを特定する工程と、
前記主パターンに隣接してウェーハ上へ転写されない第１の補助パターンのパターンデータを、予め決められたルールに基づいて作成する工程と、
前記第１の補助パターンの存在を考慮して前記主パターンの焦点深度を評価する工程と、
前記焦点深度に応じて第２の補助パターンのパターンデータを作成する工程と、
を含むことを特徴とするフォトマスクパターンデータの作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のパターンの微細化に好適なフォトマスクの製造方法、及び、そのフォトマスクを用いた半導体装置の製造方法に関し、特に、フォトマスクの回路形成用パターンの結像の焦点深度がとれるように、フォトマスク上の未解像補助構造体（サブ・レゾリューション・アシスト・フィーチャ）を最適化するフォトマスクの製造方法、及び、そのフォトマスクを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の素子サイズの微細化に伴い、半導体装置の製造工程の一つであるフォトリソグラフィー工程において、フォトマスクのパターンから、露光により作成されるレジストパターンは、露光に用いられる照明光の波長の半分程度のパターン、いわゆる、サブ波長パターンとなっている。そこで、サブ波長パターンの解像のため、高い開口数を有する等、レンズ性能の高い露光装置の使用、フォトマスクのパターンに光近接効果に対する補正パターンの追加、及び、フォトマスクの照明法の一種であるオフアクシス照明法の使用等の工夫がされている。【０００３】
フォトマスクの照明法にオフアクシス法を適用する場合、フォトマスクの密なパターン部分からの０次回折光及び１次回折光がレンズに入射するように、照明光の角度（０次回折光の角度と同一）を設定する。そうすると、オフアクシス法では、開口数がそれ程高くないレンズでも、そのレンズはパターンの結像のために必要な０次回折光と１次回折光の入射を受けることができる。
従って、フォトマスクの密なパターン部分により、１次回折光が大きく回折しても、パターンの結像の解像度が向上して必要な焦点深度を得る。なお、必要な焦点深度とは、半導体装置の表面の凹凸に基づく最良フォーカス位置変化、又は、装置の合焦点精度等を考慮しても，良好にパターン形成できる焦点深度をいう。【０００４】
フォトマスク上のマスクパターン間に、解像限界以下の未解像補助構造体（サブ・レゾリューション・アシスト・フィーチャ）を設けることで、疎なパターン部分からの結像であっても、必要な焦点深度を確保する技術が提案されている。【０００５】
この技術によれば、露光マスク（フォトマスク）は、ガラス、及び、ガラス面に被着したクロム（Ｃｒ）からなる複数のマスクパターンとから構成されている。そのマスクパターンは、設計パターンに基づいて光・エッチングによる近接効果等を相殺するように変形を施した主パターンを含む。また、マスクパターンは、その主パターン間の距離に応じて予め設定されたルールに従って設けられ、解像限界以下の幅を有する、主パターンの解像を補助する補助パターンを含む。従って、補助パターンの存在により、疎な主パターン部分の光学像が密な主パターン部分の光学像に近づくため、疎な主パターン部分においても、密な主パターン部分に近い焦点深度が確保される（例えば、特許文献１）。
【特許文献１】特開２００１−１００３９０
【発明の開示】
【０００６】
（発明が解決しようとする課題）
しかし、予め設定されたルールに基づいて補助パターンを発生させた場合でも、全ての主パターンで大きな焦点深度が得られるわけではない。例えば、主パターン間の距離に応じて補助パターンの本数が段階的に増加する場合、補助パターンの本数の増加開始のスペースでは大きな焦点深度が得られるのに対し、そのスペースとは一致しないスペースでは焦点深度の向上が小さい。従って、そのようなスペースを有しない疎なマスクパターンではあるが、重要なマスクパターンであった場合には、焦点深度が確保されない問題がある。
そこで、本発明は、重要、かつ、疎なマスクパターンに対して、焦点深度を確保するように、補助パターンの設定を最適化するフォトマスクの製造方法を提供することを課題とする。
なお、重要、かつ、疎なマスクパターンとは、例えば、実際のデバイスパターンにおいて頻出するスペースを有するパターン、又は、頻出する幅を有するパターンに関連するマスクパターンをいう。
（課題を解決するための手段）
【０００７】
上記の課題を解決するため、上記の課題を解決するため、本発明は、隣接してウェーハ上へ転写される主パターンを表すパターンデータに基づいて、前記パターンデータに含まれる主パターン間の間隔を認識し、前記主パターン間の間隔を複数グループに分類し、各グループに分類された主パターンの間隔の出現回数を積算し、一以上の頻出間隔のグループを特定する工程と、前記主パターンに隣接してウェーハ上へ転写されない補助パターンの配置に関する第１のルールを定める工程と、前記一以上の頻出間隔のグループに含まれる主パターンに対して前記第１のルールを適用して、当該主パターンに間に補助パターンを発生させたときの焦点深度を評価する工程と、前記一以上の頻出間隔のグループに関し、前記第１のルールを適用した焦点深度よりも焦点深度が向上する第２のルールを定める工程と、前記第２のルールに基づいて補助パターンを発生させる工程とを含むことを特徴とするフォトマスクパターンデータの作成方法を提供する。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例１、実施例２、実施例３、実施例４、及び、実施例５について説明する
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１のレチクルの製造方法の工程を示すフローチャート図である。
【図２】図２は、設計データの内容を説明する図である。
【図３】図３は、頻出間隔の特定３の工程を説明する図である。
【図４】図４は、補助パターンを設定する工程を説明する図である。
【図５】図５は、「焦点深度を評価する工程」を説明するための図である。
【図６】図６は、補助パターンを再設定する工程を説明する図である。
【図７】図７は、図６の補助パターンの再配置による効果を示す図である。
【図８】図８は図1のレチクルパターン形成工程に用いられる図形描画装置、及び、設計データと補助パターンデータとを用いて行う、レチクルパターン形成工程ついて説明する図である。
【図９】図９は、上記の相違点を説明するため、実施例２のレチクルの製造方法について説明する図である。
【図１０】図10は、上記の相違点を説明するため、実施例３のレチクルの製造方法について説明する図である。
【図１１】図11は、上記の相違点を説明するため、実施例４のレチクルの製造方法について説明する図である。
【図１２】図12は、図１のフローチャートで示した工程により、製造したレチクルを利用する、半導体装置の製造方法について説明する図である。
【図１３】図13は、図１のフローチャートで示した工程により製造した、ゲート電極パターンを形成するためのレチクルを利用する、半導体装置の製造方法の効果を説明する図である。（実施例１）
【００１１】
図１、図２、図３、図４、図５、図６、図７、及び、図８を用いて実施例１のレチクルの製造方法について説明する。ここで、実施例１に係るレチクルは、半導体装置のMOSトランジスタのゲート電極パターンを形成するためのレチクルである。また、レチクルは、フォトマスクの一種であり、一般的に石英ガラス上に金属薄膜、例えば、クロム（Ｃｒ）の薄膜からなるパターンが形成されているものをいう。そして、レチクルは、半導体装置を製造する工程の一つである、フォトリソグラフィー工程において、レチクルのパターンを、半導体装置上に塗布されたレジストに転写するために用いられる。また、転写されたレジストパターンは、半導体装置上の材料をエッチングするマスクとして用いられる。その結果、半導体装置の回路パターンが形成される。【００１２】
図１は、実施例１のレチクルの製造方法の工程を示すフローチャート図である。そして、図１において、2aは設計データ、2bは半導体装置のスタンダードセル及びカスタムマクロセルレイアウトデータ、2cはデザインルール、３は「頻出間隔の特定」工程、４は「補助パターン設定」工程、５は「焦点深度評価」工程、6は「補助パターン再設定」工程、７は「ＯＰＣ(optical Proximity correction:光学近接効果補正)処理」の工程、８は「レチクルパターン形成」工程、の工程をそれぞれ示す。【００１３】
ここで、設計データ2aは、半導体装置の回路パターンを表すデータ、或いは、上記の回路パターンを表すデータから抜き出した主パターンを表すデータである。主パターンは、半導体装置の回路パターンの内、一回のフォトリソグラフィー工程で作成するパターンである。そして、補助パターンは、主パターンが半導体装置のレジストに転写されることを、補助するパターンであり、解像されないため、レジストに転写されない、いわゆる、未解像補助構造体（ＳＲＡＦ：Sub Resolution Assist feature）といわれているものである。また、補助パターンは、主パターンと共に、後に説明するOPC処理を施され、レチクル上の金属薄膜パターンとなる。
また、半導体装置のスタンダードセル及びカスタムマクロセルレイアウトデータ2bは基本論理回路等を構成する物理的な形状であるレイアウトデータをいう。
デザインルール２ｃは、リソグラフィー技術で半導体装置の回路パターンを、確実に形成するためのルールであり、例えば、ＭＯＳトランジスタのゲートパターンの最小間隔、ゲートパターンの最小線幅、ゲートパターンとコンタクト窓との最小間隔を規定するルールである。【００１４】
頻出間隔の特定３の工程は、デザインルール2ｃ及び半導体装置のスタンダードセル及びカスタムマクロセルレイアウトデータ2ｂを利用して、設計データ2aに含まれる主パターンの間隔の内、頻出間隔を特定する工程である。
補助パターン設定４の工程は、上記の補助パターンを、予め決められたルールにより、補助パターンを設定し、補助パターンデータを作成する工程である。
焦点深度評価５の工程は、補助パターン設定４の工程及び補助パターン再設定６の工程によって、設定した補助パターンに基づいて、主パターンのレジスト上の結像の焦点深度を評価する工程である。
補助パターン再設定６の工程は、頻出する間隔を有する主パターンの結像の焦点深度が、必要な程度でない場合、補助パターンを設定するルールを変更し、頻出する間隔を有する主パターン間に挟む補助パターンの密度を向上させるように、補助パターンを再設定し、再設定後の補助パターンデータを作成する工程である。【００１５】
ＯＰＣ処理７の工程は主パターンを表すデータと補助パターンを表すデータとを使用して、主パターンと補助パターンに対してＯＰＣ処理を施したパターンを表すマスクパターンデータを作成する工程である。ここで、ＯＰＣ処理とは、光近接露光効果による転写パターンの変形を補正するように、予め、転写に使用されるパターンを変形する処理をいう。
レチクルパターン形成８の工程は、上記の工程によって、マスクパターンデータに基づいて、レチクルの金属薄膜パターンを形成する工程である。
以下、図２、図３、図４、図５、図６、図７、及び、図８を用いて、各工程を詳細に説明する。【００１６】
図２は、設計データの内容を説明する図である。ここで、設計データ及び主パターンは、図１で説明した設計データ及び主パターンと同様である。【００１７】
図２において、10、11、12、13、14、15は隣接配置されている2個のMOSトランジスタの平面パターン、16はゲート電極パターン、17はコンタクト窓パターン、18はトランジスタを画定するフィールドパターン、20、21、22、23、24、25はゲート電極パターンをそれぞれ示す。
ここで、ＭＯＳトランジスタの平面パターン10、11、12、13、14、15は半導体装置の回路パターンの小型化、特にＭＯＳトランジスタのパターンを小型化することを目標に、デザインルールで許される最小の間隔、最小線幅を使用して形成された平面パターンである。
MOSトランジスタの平面パターン10は、矩形フィールドパターン18、及び、フィールドパターン18を横断し、かつ、最小間隔で平行に隣接する、2本のゲート電極パターン16とから構成されている。
MOSトランジスタの平面パターン11は、矩形フィールドパターン18、コンタクト窓パターン17、及び、フィールドパターン18を横断し、かつ、コンタクト窓パターン17をはさみ、コンタクト窓17とは最小間隔で隣接する2本のゲート電極パターン16とから構成されている。【００１８】
MOSトランジスタの平面パターン12は、高さの異なる2つの矩形を隣接させて、一つのフィールド領域としたフィールドパターン18、及び、矩形領域毎に、矩形領域を横断したゲート電極16とから構成されている。
MOSトランジスタの平面パターン13は、矩形と矩形からの突き出し部分からなるフィールドパターン18、及び、突き出し部分を挟み、突き出し部分とは最小間隔で隣接する2本のゲート電極パターン16とから構成されている。【００１９】
MOSトランジスタの平面パターン14は、矩形とそれに付属した矩形状の突き出し部分からなるフィールドパターン18が2つ組み合わされたもの、上記のそれぞれの矩形状の突き出し部分に配置された２つのコンタクト窓17、及び、フィールドパターン18毎にそのフィールドパターン18を横断する２本のゲート電極パターン16とから構成されている。
MOSトランジスタの平面パターン15は、矩形であって、隣接する２つのフィールドパターン18、フィールドパターン18毎に配置された２つのコンタクト窓17、及び、フィールドパターン18毎に、フィールドパターン18を横断する２本のゲート電極パターン16とから構成されている。
ゲート電極パターン20、21、22、23、24、25は、MOSトランジスタの平面パターン10、11、12、13、14、及び、15のゲート電極パターン16部分を抜き出したものである。【００２０】
そして、半導体装置の回路パターンとは、例えば、MOSトランジスタの平面パターン10、11、12、13、14、15をいい、回路素子を接続する配線パターンも含むものをいう。また、主パターンとは、レチクルがゲート電極形成工程に使用されるものである場合、ゲート電極パターン20、21、22、23、24、及び、25のように、１回のフォトリソグラフィー工程で使用されるパターンのみからなるパターンをいう。
そこで、設計データは、主パターンを表すデータ、例えば、ゲート電極パターン20、21、22、23、24、及び、25等を表す座標データ、又は、半導体装置の回路パターンを表すデータ、例えば、MOSトランジスタの平面パターン10、11、12、13、14、15等、及び、回路素子を接続する配線パターン等を表す座標データである。【００２１】
図３は、頻出間隔の特定３の工程を説明する図である。そして、図１に戻ると、頻出間隔の特定３の工程は、「主パターンを表すデータを用いて、主パターンの間隔を分類し、その間隔の出現回数を積算すること」により、「スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂを用いて、主パターン間の間隔を分類し、その間隔の出現回数を見積もること」により、又は、「デザインルール２ｃから推定すること」により、「主パターン間の間隔の内、一つ以上の頻出間隔を特定する」ことをいう。ここで、頻出間隔とは、半導体装置の回路パターン等に基づく主パターン間の間隔の内、頻出の間隔をいう。
なお、頻出間隔の特定３の工程は、図１のフローチャートでは、設計データ2a（主パターンを表すデータ）、スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂ、及び、デザインルール２ｃを使用して行う工程となっているが、設計データ２ａ（主パターンを表すデータ）、スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂ、及び、デザインルール２ｃは、レチクルの製造開始1の時点ではすでに作成されているため、予め、頻出間隔の特定３の工程をおこなっておくこともできる。【００２２】
図３において、30はグラフ、31、32、33、34、35、36はMOSトランジスタの平面パターン、37は黒菱形とそれを接続する線からなる折れ線、38、39、40、41、42、43は折れ線のピーク部分をそれぞれ示す。【００２３】
グラフ30は、ゲート電極パターンを形成するためのレチクルの主パターンの間隔に対して、出現回数を、プロットしたものである。ここで、縦軸は間隔の出現回数の総和に対する、出願回数の比率をパーセンテージで示めしている。また、横軸は各間隔と最小間隔との比率を示めしている。そして、折れ線37は間隔毎の出現回数の比率を表しており、1の位置に15％を示すピーク部分38、1.8の位置に34％を示すピーク部分39、2.1の位置に３％程度を示すピーク部分40、2.3の位置に４％程度を示すピーク部分41、3.8の位置に2.5％程度を示すピーク部分42、及び、4.1の位置に１％程度を示すピーク部分43を有している。また、ピーク部分38はMOSトランジスタパターン31(図２のMOSトランジスタパターン10と同様なパターン)に対応して出現する。ピーク部分39はMOSトランジスタパターン32、33(図２のMOSトランジスタパターン11、12と同様なパターン)に対応して出現する。ピーク部分40、41はMOSトランジスタパターン34(図２のMOSトランジスタパターン13と同様なパターン)に対応して出現する。ピーク部分42はMOSトランジスタパターン35(図２のMOSトランジスタパターン14と同様なパターン)に対応して出現する。ピーク部分43はMOSトランジスタパターン36(図２のMOSトランジスタパターン15と同様なパターン)に対応して出現する。なお、上記のように、ピーク部分38、39、40、41、42、43、すなわち、ゲート電極パターンの頻出間隔はMOSトランジスタパターンに対応しているため、図２のデザインルール２ｃが変われば、異なる間隔が頻出間隔となるのはいうまでもない。
そして、頻出間隔の特定３の工程の作業を行い、「主パターンを表すデータを用いて、主パターンの間隔の出現回数を積算することにより」、又は、「スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂを用いて、主パターン間の間隔の出現回数を見積もること」により得られた結果がグラフ30に示されている。【００２４】
ここで、ゲート電極パターンを主パターンとするレチクルについて、「主パターンを表すデータを用いて、主パターンの間隔を分類し、その間隔の出現回数を積算すること」の実施例を以下に説明する。
まず、主パターンを表すデータに含まれる、ゲート電極パターンの座標データからゲート電極パターン間の間隔及び幅を認識する。次にゲート電極パターン間の間隔について分類する。
そして、分類したゲート電極パターンの間隔の出現回数を積算する。【００２５】
なお、上記の作業は、半導体装置の回路パターンの作成時に、回路パターンがデザインルールを満足しているかをチェックすること、いわゆる、ＤＲＣ（design rule check:デザインルールチェック）を兼ねて行うこともできる。ＤＲＣには、ゲート電極パターン間の間隔の認識及び分類が含まれるからである。【００２６】
また、ゲート電極パターンを主パターンとするレチクルについて、「スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂを用いて、主パターン間の間隔を分類し、その間隔の出現回数を見積もること」の実施例を説明する。【００２７】
まず、半導体装置のスタンダードセル及びカスタムマクロセルレイアウトデータ２ｂは予め作成されている。そこで、各セルレイアウト中に存在するゲート電極パターン間の間隔の認識及び分類を予め行う。
次に、対象となる半導体装置に使用される各スタンダードセル及びカスタムマクロセルレイアウトデータ２ｂの使用回数をカウントする。
そして、予め分類されているゲート電極パターン間の間隔にセルレイアウトの使用回数を乗じることにより、そのゲート電極パターン間の間隔の出現回数を算出する。なお、異なる種類のセルレイアウトにおいて、同一のゲート電極パターン間の間隔が存在する場合は、それらのゲート電極パターン間の間隔の出現回数の和をとることはいうまでもない。
その結果、ゲート電極パターン間の間隔の出現回数の多いものの内の一部または全部を頻出間隔と特定する。【００２８】
次ぎに、「デザインルール２ｃから推定する」ことにより、「主パターン間の間隔の内、一つ以上の頻出間隔を特定する」場合には、MOSトランジスタパターン31、32、33、34、35、及び、36からゲート電極パターン間隔を頻出間隔であると特定する。なぜなら、ＭＯＳトランジスタの平面パターン31、32、33、34、35、36はＭＯＳトランジスタのパターンを小型化することを目標に、デザインルールで許される最小の間隔、最小線幅を使用して形成された平面パターンである。従って、半導体装置のチップサイズの最小を目標とする以上、可能な限り、ＭＯＳトランジスタの平面パターン31、32、33、34、35、36を採用すると考えられるからである。
なお、以上のように、頻出間隔を特定する工程は各情報より特定することができ、情報に重み付けをするなどして各情報を組み合わせてもよい。【００２９】
図４は、補助パターンを設定する工程を説明する図である。ここで、補助パターンとは、レチクルに含まれるパターンである。そして、補助パターンは解像限界以下の形状を有し、主パターンの結像の焦点深度を確保するために、主パターン間に配置されるパターンであり、いわゆる、未解像補助構造体（ＳＲＡＦ：sub resolution assist feature）といわれているものである。また、補助パターンを設定する工程とは、予め定められたルールに基づき補助パターンを、主パターン間に設定し、補助パターンデータを作成する工程である。なお、補助パターンを設定する工程は、仮想的に計算機において、主パターン表すデータに対して、補助パターンを表すデータ、すなわち、補助パターンデータを作成することで行なう。
図４において、40は補助パターンを配置するルール表、41、42、43は第１のルールが適用されるMOSトランジスタのパターン例、44は第２のルールが適用されるMOSトランジスタのパターン例、45は第１のルールが適用された場合の主パターンと補助パターンの配置例、46は第２のルールが適用された場合の主パターンと補助パターンの配置例、47は第３のルールが適用された場合の主パターンと補助パターンの配置例をそれぞれ示す。なお、MOSトランジスタのパターン例41、42、43、及び、44は、図２のMOSトランジスタパターン10、12、11、及び、15とそれぞれ同様なパターンである。ただし、設計ルールが異なるため、それぞれ、図２のMOSトランジスタのパターン例とは異なるゲート電極パターンの間隔を有する。なお、MOSトランジスタのパターン例41のゲート電極パターン間の間隔は、図４において、最小間隔である。MOSトランジスタのパターン例42のゲート電極パターン間の間隔はS１である。MOSトランジスタのパターン例44のゲート電極パターン間の間隔はＳ２である。MOSトランジスタのパターン例43のゲート電極パターン間の間隔はＳ１とＳ２の間である。【００３０】
ルール表40は補助パターンを配置する場合に、予め定められたルールを示す。ルール1は主パターンの間隔がＦ１以下である場合には、配置する補助パターンの本数は０本であることを示す。ルール２は主パターンの間隔がＦ１からＦ２に間である場合には、主パターン間に配置する補助パターンの幅はＷ１とすること、及び、配置する補助パターンの本数は１本であることを示す。ルール３は主パターンの間隔がＦ２以上である場合には、主パターン間に配置する補助パターンの幅はＷ１とすること、及び．配置する補助パターンの本数は２本であることを示す。なお、Ｆ１は、例えば、焦点深度を確保するために最適な補助パターンの幅、及び、補助パターンと主パターンの最小間隔を考慮して、主パターン間に１本の補助パターンの配置が可能な最低間隔を示す。また、Ｆ２は、同様な考慮をして、主パターン間に２本の補助パターンの配置が可能な最低間隔を示す。従って、Ｆ１及びＦ２の値は、照明光の波長、露光方法、露光条件に依存することはいうまでもない。なお、照明光は、例えば、ＡｒＦ（フッ化アルゴン）エキシマレーザであり、その波長は193nmである。【００３１】
第１のルールが適用された場合の主パターンと補助パターンの配置例45は、白抜きパターンで示した主パターン間に補助パターンは配置されていないことを示す。第２のルールが適用された場合の主パターンと補助パターンの配置例46は、白抜きパターンで示した主パターン間に補助パターンが１本配置されているところを示す。第３のルールが適用された場合の主パターンと補助パターンの配置例47は、白抜きパターンで示した主パターン間に補助パターンが２本配置されているところを示す。【００３２】
そこで、ゲート電極パターンを主パターンとするレチクルの製造において、補助パターンを設定する工程は以下のように行う。
まず、MOSトランジスタパターンの例41、42、43、及び、44に起因するゲート電極パターンの間隔が補助パターンを配置するルール表のどのルールを適用すべきかを決定する。次に、その適用ルールにそって補助パターンを配置する。すなわち、MOSトランジスタパターンの例41、42、43に対しては、第１のルールが適用されるので、主パターンと補助パターンの配置例45が適用される。また、MOSトランジスタパターンの例44に対しては、第２のルールが適用されるので、主パターンと補助パターンの配置例46が適用される。
なお、上記の補助パターンの配置は、主パターンを表すデータに対して補助パターンデータを作成することで行われる。【００３３】
図５は、「焦点深度を評価する工程」を説明するための図である。そして、図５において、50はグラフ、51は白四角とそれを接続する折れ線、52は白三角とそれを接続する折れ線、53、54、55、56はMOSトランジスタパターンの例をそれぞれ示す。
MOSトランジスタパターンの例53、54、55、56はMOSトランジスタパターンの例41、42、43、及び、44と同様なパターンである。
グラフ50はゲート電極パターンを形成するためのレチクルの主パターンの間隔に対して、焦点深度を、プロットしたものである。ここで、縦軸は焦点深度(グラフ中では、DOF(depth of focus)と表記)を50nmから350nmまでの範囲で示している。また、横軸は主パターンの間隔と最小間隔との比率を0.5から5.0の範囲で示している。そして、折れ線51は、補助パターンを配置しない場合に、主パターンの間隔に対する焦点深度を示したものである。具体的には、折れ線51は、比率１の間隔(最小間隔に相当)では320nm程度のDOF、比率1.5の間隔(MOSトランジスタパターンの例54におけるゲート電極パターンの間隔に相当)では200nm程度のDOF、比率約2.0の間隔(MOSトランジスタパターンの例55におけるゲート電極パターンの間隔に相当)では約200nmのDOF、比率約2.5の間隔では160nmのDOF、比率約3.0の間隔(MOSトランジスタパターンの例56の相当)では120nmのDOF、比率4.5の間隔では120nmのDOFをそれぞれ示す。すなわち、主パターンの間隔が開くと、DOFは低下し、120nm程度に漸近する。【００３４】
折れ線52は、図４に示した予め決められたルールに従って、補助パターンを配置した場合に、主パターンの間隔に対する焦点深度を示したものである。具体的には、折れ線52は、比率１の間隔（最小間隔に相当）では310nm程度のDOFであることを示し、比率1.5の間隔(MOSトランジスタパターンの例54におけるゲート電極パターンの間隔に相当)では200nm程度のDOFであることを示し、比率約2.0の間隔(MOSトランジスタパターンの例55におけるゲート電極パターンの間隔に相当)では約200nmのDOFであることを示し、比率2.1の間隔では310nm程度のDOFであることを示し、比率2.5の間隔では230nm程度のDOFであることを示し、比率3.0の間隔(MOSトランジスタパターンの例56の相当)では200nm程度のDOFであることを示し、比率3.3の間隔では310nm程度のDOFであることを示し、比率4.5の間隔では230nm程度のDOFであることを示す。
すなわち、補助パターンを主パターン間に配置することにより、補助パターン及び主パターンからなるパターンの密度が、比率１の間隔で主パターンを配置した場合とほぼ同様の密度となっている場合には、補助パターン及び主パターンからなるパターンの結像はほぼ同様なDOFを示す。ここで、パターンの密度がほぼ同様となったのは、図４の表40に示すルールに基づいて補助パターンを配置したからである。従って、図５においては、図４の表40の間隔F1は、比率2.1の間隔である。また、図４の表40の間隔F2は、比率3.3の間隔である。【００３５】
そこで、「焦点深度を評価する工程」では、シュミレーションソフトにて計算機を用いて行う。すなわち、いわゆる、光学シュミレーションすることにより、焦点深度（ＤＯＦ）は求められる。また，焦点深度は，主パターン間隔と補助パターンレイアウトを変化させた所望のパターンを実験的形成し，求めることも可能であることはいうまでもない。
図５のゲート電極を形成するためのレチクルの製造工程の例においては、まず、グラフ50の折れ線52のように、各比率のゲート電極パターンの間隔に対して、焦点深度の評価結果を得る。次に、図３に示すように、出現回数が多いMOSトランジスタパターンの例53、54、55、及び、56に起因するゲート電極パターンの頻出間隔に対して、そのゲート電極パターンの結像が必要な焦点深度を有するかを判断する。そして、必要な焦点深度を有する場合には、現在の補助パターンの配置を採用し、補助パターンデータ形成工程へ進む。一方、必要な焦点深度を確保していないと判断する場合、補助パターンを再配置する工程へ進む。例えば、図５のように、MOSトランジスタパターンの例54、55及び56の結像の焦点深度（DOF）は200nm程度であり、充分ではないと判断する。【００３６】
図６は、補助パターンを再設定する工程を説明する図である。ここで、補助パターンの定義は図４の補助パターンの定義と同様なものである。また、補助パターンを再設定する工程とは、主パターンに対する焦点深度の一部又は全部が必要な値以上となるように、すなわち、頻出間隔を有する主パターン間に配置する補助パターンの密度を向上させるように、補助パターンを設定し、補助パターンデータを作成することをいう。例えば、主パターンの頻出の間隔に合わせて補助パターンの密度を向上させるように定めた密度向上ルールを再設定し、予め発生した補助パターンを、密度向上ルールに基づいて再発生した補助パターンに、置き換えることもできる。また、頻出間隔を有する主パターンの間の補助パターンのみについて、密度を向上させた補助パターンに置き換えてもよい。
図６において、60は補助パターンの密度向上のための配置ルールを示す表、61はゲート電極の間隔が最小間隔となるMOSトランジスタのパターン例、62はゲート電極の間隔がＳ１となるMOSトランジスタのパターン例、63はゲート電極の間隔がＦ１以上Ｓ２未満となるとなるMOSトランジスタのパターン例、64はゲート電極の間隔がＳ２となるMOSトランジスタのパターン例、65はゲート電極の間隔がＳ１未満となる場合の主パターン及び補助パターンの配置例、67はゲート電極の間隔がＳ１以上Ｓ２未満となる場合の主パターンと補助パターンの配置例、68はゲート電極の間隔がＳ２以上となる主パターンと補助パターンの配置例をそれぞれ示す。なお、MOSトランジスタのパターン例61、62、63、及び、64は、図２のMOSトランジスタパターン10、12、11、及び、15とそれぞれ同様なパターンである。従って、半導体装置の回路パターンの小型化、特にＭＯＳトランジスタのパターンを小型化することを目標に、デザインルールで許される最小の間隔、最小線幅を使用して形成された平面パターンである点はいうまでもない。【００３７】
補助パターン密度向上のための配置ルール60について以下に説明する。第１ルールは主パターンの間隔がＳ１未満である場合には、配置する補助パターンの本数は０本であることを示す。第２ルールは主パターンの間隔がＳ１以上Ｆ１未満である場合には、主パターン間に配置する補助パターンの幅はW２とすること、及び、配置する補助パターンの本数は１本であることを示す。第３ルールは主パターンの間隔がＦ１以上Ｓ２未満である場合には、主パターン間に配置する補助パターンの幅はＷ１とすること、及び、配置する補助パターンの本数は１本であることを示す。第４ルールは主パターンの間隔がＳ２以上Ｆ２未満である場合には、主パターン間に配置する補助パターンの幅はＷ２とすること、及び、配置する補助パターンの本数は２本であることを示す。第５ルールは主パターンの間隔がＦ２以上である場合には、主パターン間に配置する補助パターンの幅はＷ１とすること、及び．配置する補助パターンの本数は２本であることを示す。なお、Ｆ１、及び、Ｆ２は、図４と同様な数値である。また、Ｓ１はMOSトランジスタのパターン例62に起因するゲート電極の間隔である。Ｓ２はMOSトランジスタのパターン例64に起因するゲート電極の間隔である。ここで、Ｗ２は、Ｗ１と、Ｗ２＜Ｗ１＜２×Ｗ２の関係にある値である。すなわち、Ｗ２はＷ１よりは小さな値である。しかし、補助パターンの本数を増やした場合には、補助パターンのトータルな幅（２×Ｗ２）は、Ｗ１を上回る。また，第２ルールや第４ルールのW2は間隔に応じて連続的に変化させてもよいし，第２ルールと第４ルールのW2はもちろん同じ値である必要はない．【００３８】
ゲート電極の間隔がＳ１未満となる場合の主パターンと補助パターンの配置例65、ゲート電極の間隔がＳ１以上Ｓ２未満となる場合の主パターンと補助パターンの配置例66、及び、ゲート電極の間隔がＳ２以上となる主パターンと補助パターンの配置例68は、図４の主パターン間に補助パターンを配置45、46、及び、47と同様なパターン配置である。
上記の場合は、頻出間隔を有する主パターンの間の補助パターンのみについて、密度を向上させた補助パターンに置き換えたこととなる。【００３９】
そこで、ゲート電極パターンを主パターンとするレチクルの製造において、補助パターンを再設定する工程は以下のように行う。
まず、MOSトランジスタパターンの例62に起因するゲート電極パターンの間隔をＳ１とする。また、MOSトランジスタパターンの例64に起因するゲート電極パターンの間隔をＳ２とする。それらのパターンは、主パターンの多くの割合を占め、重要、かつ、疎なマスクパターンだからである。従って、それらのパターンに対して、必要な焦点深度をとれるようなら、MOSトランジスタのゲート電極パターンが均一なものとなる。その結果、MOSトランジスタの特性の均一化を図ることができる効果がある。なお、必要な焦点深度とは、半導体装置の表面の凹凸に基づく最良フォーカス位置変化、又は、装置の合焦点精度等を考慮しても，良好にパターン形成できる焦点深度をいう。
次に、補助パターン密度向上のための配置ルール60に基づいてとなるように、補助パターンを再設定する。【００４０】
ところで、上記では、補助パターンの幅をＷ２とし、本数を増やすことにより、主パターン間の補助パターンの密度を向上させたが、補助パターンの幅を増加させることもでき、Ｓ１又はＳ２に示す間隔により、補助パターンの幅や配置本数について、最適化できることはいうまでもない。【００４１】
また、補助パターン密度向上のための配置ルール60では、補助パターンの幅はＷ２である場合とＷ１である場合とを設定している。しかし、すべての主パターンの間隔に対して、補助パターンの幅をＷ２としても、頻出間隔における焦点深度は同様の値を示す。その場合には、Ｓ１＜間隔＜Ｆ１と、Ｆ１＜間隔＜Ｓ２とのように分かれている、補助パターンが１本である領域を、Ｓ１＜間隔＜Ｓ２のように結合することができる。同様に、補助パターンが２本である領域もＳ２＜間隔と結合できる。
なお、上記の補助パターンの配置は主パターンを表すデータに対して補助パターンデータを作成することで行われる。【００４２】
図７は、図６の補助パターンの再配置による効果を示す図である。図７において、70はグラフ、71は黒四角とそれを接続する折れ線、72は白三角とそれを接続する折れ線、73、74、75、76はMOSトランジスタパターンの例をそれぞれ示す。
MOSトランジスタパターンの例73、74、75、76はMOSトランジスタパターンの例41、42、43、及び、44と同様なパターンである。
グラフ70はゲート電極パターンを形成するためのレチクルの主パターンの間隔に対して、焦点深度を、プロットしたものである。ここで、縦軸は焦点深度(グラフ中では、DOF(depth of focus)と表記)を50nmから350nmまでの範囲で示している。また、横軸は主パターンの間隔と最小間隔との比率を、最小間隔を「１」として、0.5から5.0の範囲で示している。そして、折れ線71は、図５のグラフ50の折れ線52と同様な折れ線である。【００４３】
折れ線72は、図６の補助パターンの配置状況において、主パターンの間隔に対する焦点深度を示したものである。具体的には、折れ線72は、比率１の間隔（最小間隔に相当）では320nm程度のDOF、比率1.5の間隔(MOSトランジスタパターンの例74におけるゲート電極パターンの間隔に相当)では200nm程度のDOF、比率約2.0の間隔(MOSトランジスタパターンの例75におけるゲート電極パターンの間隔に相当)では280nm程度のDOF、比率2.1の間隔では320nm程度のDOF、比率2.5の間隔では200nm程度のDOF、比率3.0の間隔(MOSトランジスタパターンの例76に相当)では280nm程度のDOF、及び、比率3.3の間隔では320nm程度のDOF、比率4.5の間隔では240nm程度のDOFを示す。
すなわち、図６の補助パターンの配置状況とすれば、頻出間隔である、比率約2.0の間隔、及び、比率3.0の間隔において、必要な焦点深度(DOF)をえることができる。
なお、本発明の実施例１の主旨は頻出パターンを基準に補助パターンを発生することであるが、計算機リソースに余裕がある場合は、頻出に準ずるパターンに対しても補助パターンの発生を再設定することもできる。【００４４】
図８は図1のレチクルパターン形成工程に用いられる図形描画装置、及び、設計データと補助パターンデータとを用いて行う、レチクルパターン形成工程ついて説明する図である。ここで、レチクルパターン形成工程は、図１の設計データと図６で再設定した補助パターンデータを用いて、レチクル上のレチクルパターンを形成する工程である。
図８において、85は図形描画装置のコントロール部、86は図形描画装置のビーム照射部、87はビームコントローラ、88はレンズコントローラ、89はビームブランクコントローラ、90はディフレクションコントローラ、91はコントローラ、92はステージコントローラ、93はビーム照射部、94は電界レンズ、95はビームブランク、96はディフレクション、97は電界レンズ、98はレチクル、99はステージ、100は設計データ及び補助パターンデータ、101はフォトマスクの石英基板、102はレチクルの石英基板上の金属薄膜、103はレジスト、104はビーム照射が行われたレジスト部分、105はビーム照射終了後の断面図、106はレジスト93除去後の断面図、107は金属薄膜102のエッチング後の断面図、108はレジストパターン除去後の断面図をそれぞれ示す。【００４５】
そして、図形描画装置のビーム照射部96は、ビーム照射部93、ビームを絞る電界レンズ94、ビームを遮断する機能をもつビームブランク95、ビームの方向をコントロールするディフレクション96、ビーム照射対象においてビームを絞る電界レンズ97、及び、レチクル98を搭載するステージ99から構成されている。また、図形描画装置のコントローラ部は、図形描画装置のビーム照射部をコントロールする機能を有し、設計データ及び補助パターンデータ100に基づいて、ビームの照射をコントロールする機能を有する。さらに、図形描画装置のコントローラ91は、ビーム照射部93をコントロールするビームコントローラ87、電界レンズ94、97をコントロールするレンズコントローラ88、ビームブランク95をコントロールするビームコントローラ89、ディフレクション96をコントロールするディフレクションコントローラ90、ステージ99をコントロールするステージコントローラ92、コントローラ91、及び、設計データ及び補助データ100から構成されている。そして、コントローラ91は設計データ及び補助パターンデータ100に基づいて、ビームコントローラ87、レンズコントローラ88、ビームブランクコントローラ89、ディフレクションコントローラ90、及び、ステージコントローラ92を制御する。【００４６】
そこで、図１のレチクルパターン形成の工程は、次のような手順で行う。まず、石英基板101上に金属薄膜102を堆積し、レジスト103を塗布する。次に、設計データ及び補助パターンデータ100を用いて、図形描画装置のビーム照射部86により、レジスト103に対して、形成したいレジストパターンに合わせてビームを照射する。そうすると、ビーム照射終了後の断面図105に示す状態となる。次に、ビーム照射を受けて硬化したレジスト部分104を残し、レジスト103を除去して、レジストパターンを形成する。そうすると、レジスト103除去後の断面図106に示す状態となる。
次に、レジストパターンをマスクに、異方性のエッチングをすることにより、金属薄膜102からなるレチクルパターンを形成する。そうすると、金属薄膜102のエッチング後の断面図107に示す状態となる。次に、レジストパターンを除去すると、レジストパターン除去後の断面図108のような状態となる。従って、金属薄膜102からなるレチクルパターンが石英基板101上に残り、レチクル上に金属薄膜102からなるレチクルパターンが形成される。
そして、図８のレチクルの金属薄膜102のパターンの形成により、すべてのレチクル製造工程が終了する。【００４７】
以上より、実施例１のレチクルの製造方法は、図１のフローチャートで示した工程を含む。そうすると、実施例１のレチクルの製造方法によれば、上記の工程の実施により、頻出の間隔を有する主パターン間に、図６に示すような補助パターンが配置される。従って、実施例１のレチクルの製造方法によれば、レチクル上の頻出の間隔を有する主パターンの結像について、図７に示すように、必要な焦点深度を確保することができるレチクルを製造することができる。
ここで、回路パターンから抜き出した主パターンの間隔において、大多数の主パターンが属することになる頻出の間隔が出現する。なぜなら、半導体装置の回路パターンの設計において、半導体装置のチップサイズの最小化を目標とし、かつ、デザインルールに律則されるように半導体装置の回路パターンを設計すると、デザインルール上は配置の自由度があっても、一定の関係を有する回路パターンの配置において、デザインルールで許される回路パターンの最小の間隔、及び、幅が頻繁に使用されることとなるからである。
そして、その頻出の間隔を有する主パターンに対して、必要な焦点深度を確保するようにすると、大多数の半導体装置に転写されたパターンが均一なものとなる。その結果、その転写パターンに関連する半導体装置上の回路は均一な特性を有することになる効果がある。
（実施例２）【００４８】
図９を用いて実施例２のレチクルの製造方法について説明する。ここで、実施例２に係るレチクルは、半導体装置のコンタクトパターンを形成するためのレチクルである。そして、実施例２に係るコンタクトパターンを形成するためのレチクルを製造する方法は、図１のフローチャートで示す工程を含むことは、実施例１のフォトマスクの製造方法と同様である。
ただし、図１のフローチャートで製造されるレチクルの主パターンが半導体装置のコンタクトパターンに基づくものである点で異なる。従って、主パターン間の間隔の内、頻出の間隔も異なる。また、頻出の間隔を有する主パターンの結像に対して、必要な焦点深度を確保するための、補助パターンの配置も異なる。
なお、実施例２のコンタクトパターンは、配線とフィールドパターンを接続するためのコンタクトのためのパターンである。【００４９】
図９は、上記の相違点を説明するため、実施例２のレチクルの製造方法について説明する図である。
図９において、110は設計データ、111、112は半導体装置のコンタクトパターンを含むMOSトランジスタのパターン例、113は予め決められている補助パターンの設定ルール表、114は実施例２のレチクルの製造方法に関するフローチャート、115は密度向上のための配置ルール表、116はレチクル製造開始、117は頻出間隔の特定、118cはデザインルール、119aは補助パターン設定、119bは補助パターン再設定、120は焦点深度評価、121はOPC処理、122はレチクルパターン形成、123はレチクル製造終了をそれぞれ示す。【００５０】
MOSトランジスタのパターン例111は、隣接して配置されている2つのMOSトランジスタパターンから構成されている。それぞれのMOSトランジスタは矩形フィールドパターン、フィールドパターンを横切るゲート電極パターン、及び、ゲート電極の一方の側に配置された1つのコンタクトパターンから構成されている。そして、2つのMOSトランジスタは、見開き状態で対象となるように配置されており、対象軸を挟み、コンタクトパターンが向かいあっている。ここで、コンタクトパターン間の間隔はＣ１である。【００５１】
MOSトランジスタのパターン例112は、矩形フィールドパターン、ゲート電極パターン、及び、2つのコンタクトパターンからなるMOSトランジスタである。コンタクトパターンはゲート電極を挟み左右に配置されている。ここで、コンタクトパターンの間隔はＣ２である。なお、コンタクトとは、半導体装置のフィールド領域と配線を接続するものであり、フィールド領域と配線が重なる場所に存在する。そして、コンタクトパターンはコンタクトを形成するためのパターンである。
設計データ110は、半導体装置のコンタクトパターンを座標データで表したもの、又は、半導体の回路パターン(例えば、上記のMOSトランジスタのパターン例111、112等、及び、回路素子を接続する配線パターン等)を座標データで表したものである。
予め決められた補助パターンの設定ルール表113は図４のルール表と同一である。また、密度向上のための配置ルール表115は、図６の密度向上のための配置ルール表と同様であるが、図６の補助パターンの配置状況を示す表中のＳ１、Ｓ２が、コンタクトパターン間の間隔を示すＣ１、Ｃ２と置き換わっている点で異なる。
デザインルール118ｃは図1で説明したデザインルールと同様なものである。【００５２】
実施例２のレチクルの製造方法に関するフローチャート114は、レチクル製造開始116、頻出間隔の特定117、補助パターン設定119a、補助パターン再設定119b、焦点深度評価120、補助パターン再設定121、レチクルパターン形成122、及び、レチクル製造終了123の各工程を含むものである。そして、各工程は図1のフローチャートに含まれる各工程と同様な工程である。
ただし、頻出間隔の特定117の工程において、「デザインルールから推定することにより、主パターン間の間隔の内、一つ以上の頻出間隔を特定する」ことにより、MOSトランジスタのパターン例111のコンタクトパターンの間隔Ｃ１、及び、 MOSトランジスタのパターン例112のコンタクトパターンの間隔Ｃ２を頻出間隔であると特定する点で異なる。コンタクトパターンの間隔Ｃ１、及び、コンタクトパターンの間隔Ｃ２が頻出間隔であると特定できるのは、以下の理由による。まず、半導体装置の最小化するため、すべてのMOSトランジスタのパターン例111、112の作成において、デザインルールの最小間隔、最小線幅を使用すると推定できる。そして、MOSトランジスタのパターン例111のようにＭＯＳトランジスタ同士が隣接する例は、信号線或いは電源線を挟んでＭＯＳトランジスタが配置される時に出現し、頻出すると推定できる。また、MOSトランジスタのパターン例112のようにＭＯＳトランジスタのゲート電極を挟んでコンタクトパターンが配置される例は、ＭＯＳトランジスタを構成するため必須であるため、頻出すると推定できる。【００５３】
従って、実施例２のレチクルの製造方法によれば、補助パターン設定119aにおいて、ルール表113に従って、補助パターンを作成した後、焦点深度評価120の工程において、半導体装置上で間隔C１及びＣ２を有するコンタクトパターンの結像の焦点深度を評価する。
その結果、半導体装置上において間隔C１及びＣ２を有するコンタクトパターンの結像が、必要な焦点深度を有しないと判断する場合には、補助パターンの再設定119bの工程を行う。そして、密度向上のための配置ルール表115のように、半導体装置のコンタクトパターンに基づく主パターン間に、補助パターンを配置する。
なお、上記の補助パターン設定119a及び補助パターンの再設定119bの工程は、計算機上で主パターンを表すデータに対して、補助パターンを表すデータを発生することで行う。【００５４】
その結果、実施例２のレチクルの製造方法によれば、レチクル上の頻出の間隔を有する主パターンの結像について、必要な焦点深度を確保することができる、半導体装置のコンタクトパターンに係るレチクルを製造することができる。そうすると、多くのコンタクトの特性の均一化を図ることができる。その結果、そのコンタクトパターンに関連する半導体装置上の回路は均一な特性を有することになる効果がある。
(実施例３)【００５５】
図10を用いて実施例３のレチクルの製造方法について説明する。ここで、実施例３に係るレチクルは、半導体装置の配線パターンを形成するためのレチクルである。そして、実施例３に係る配線パターンを形成するためのレチクルを製造する方法は、図１のフローチャートで示す工程を含むことは、実施例３のレチクルの製造方法と同様である。
ただし、図１のフローチャートで製造されるレチクルの主パターンが半導体装置の配線パターンに基づくものである点で異なる。従って、主パターン間の間隔の内、頻出の間隔も異なる。また、頻出の間隔を有する主パターンの結像に対して、必要な焦点深度を確保するための、補助パターンの配置も異なる。【００５６】
図10は、上記の相違点を説明するため、実施例３のレチクルの製造方法について説明する図である。
図10において、129は設計データ、130は配線グリッド、131、132、133は半導体装置の配線パターン、134は予め決められている補助パターンの設定ルール表、135は実施例３のレチクルの製造方法に関するフローチャート、136は補助パターン密度向上のための配置ルール、137はレチクル製造開始、138は頻出間隔の特定、139ｃはデザインルール、140aは補助パターン設定、140bは補助パターン再設定、141は焦点深度評価、142はOPC処理、143はレチクルパターン形成、144はレチクル製造終了をそれぞれ示す。【００５７】
配線グリッド130は、配線パターンの配置が可能な場所を示した格子点、すなわち、グリッド(図10中、縦の点線と横の点線との交点で示される点)から構成されている。また、格子点を結ぶ線に配線幅を与えることにより、配線パターンが形成される。そのような格子線を決めるのは、配線パターンの配置場所を限ることによって、配線パターンレイアウトの効率化を図るためである。
配線パターン131、132、及び、133は配線グリッド上に配置された配線パターンである。そして、配線パターン131の中心と配線パターン132の中心との間隔は１グリッド間隔、配線パターン131の中心と配線パターン133の中心との間隔は２グリッド間隔である。なお、配線パターン131と配線パターン132との間隔、Ｌ１は１グリッド間隔−最小線幅である。また、配線パターン131と配線パターン132との間隔、Ｌ２は２グリッド間隔−最小線幅である。すなわち、Ｌ１及びＬ２はグリッド間隔の整数倍から最小線幅を差し引いた間隔である。【００５８】
設計データ129は、半導体装置の配線パターンを座標で表したもの、又は、半導体の回路パターン、例えば、回路素子を接続する配線パターン等を座標で表したものである。
予め決められた補助パターンの設定ルール表134は図４のルール表と同一である。また、補助パターン密度向上のための配置ルール表136は、図６の補助パターン密度向上のための配置ルール表と同様であるが、図６の補助パターン密度向上のための配置ルール表中のＳ１、Ｓ２が、配線パターン間の間隔を示すＬ１、Ｌ２と置き換わっている点で異なる。
デザインルール139ｃは図1で説明したデザインルールと同様なものである。【００５９】
実施例３のレチクルの製造方法に関するフローチャート135は、レチクル製造開始137、頻出間隔の特定138、補助パターン設定140a、140bは補助パターン再設定、焦点深度評価141、OPC処理142、レチクルパターン形成143、及び、レチクル製造終了144の各工程を含むものである。そして、各工程は図1のフローチャートに含まれる各工程と同様な工程である。
ただし、頻出間隔の特定138の工程において、「デザインルールから推定することにより、主パターン間の間隔の内、一つ以上の頻出間隔を特定する」ことにより、配線パターン131と配線パターン132との間隔Ｌ１、及び、 配線パターン131と配線パターン133との間隔Ｌ２を頻出間隔であると特定する点で異なる。ここで、間隔Ｌ１と間隔Ｌ２が頻出する間隔であるとするのは、半導体装置のチップサイズを最小にすることを考慮すると、配線パターンには最小線幅を使用することが頻出すると推定できる。同様に、配線パターンの間隔には、最小間隔である１グリッド間隔又は２グリッド間隔を使用することが頻出すると推定できるからである。【００６０】
従って、実施例３のレチクルの製造方法によれば、補助パターン設定140aにおいて、ルール表134に従って、補助パターンを作成した後、焦点深度評価141の工程において、半導体装置上で間隔Ｌ１及びＬ２を有する配線パターンの結像の焦点深度を評価する。
その結果、半導体装置上において間隔Ｌ１及びＬ２を有する配線パターンの結像が、必要な焦点深度を有しないと判断する場合には、補助パターンの再設定140bの工程を行う。そして、補助パターンの配置状況を示す表136のように、半導体装置の配線パターンに基づく主パターン間に、補助パターンを配置する。
なお、上記の補助パターン設定138及び補助パターンの再設定140bの工程は、計算機上で主パターンを表すデータに対して、補助パターンを表すデータを発生することで行う。【００６１】
その結果、実施例３のレチクルの製造方法によれば、レチクル上の頻出の間隔を有する主パターンの結像について、必要な焦点深度を確保することができる、半導体装置の配線パターンに係るレチクルを製造することができる。そうすると、多くの配線の特性の均一化を図ることができる。その結果、その配線パターンに関連する半導体装置上の回路は均一な特性を有することになる効果がある。
(実施例４)【００６２】
図11を用いて実施例４のレチクルの製造方法について説明する。ここで、実施例４に係るレチクルは、半導体装置の配線パターンを形成するためのレチクルである。そして、実施例４に係る配線パターンを形成するためのレチクルを製造する方法は、図１のフローチャートで示す工程を含むことは、実施例４のレチクルの製造方法と同様である。
ただし、図１のフローチャートで製造されるレチクルの主パターンが半導体装置の配線パターンに基づくものである点で異なる。従って、主パターン間の間隔の内、頻出の間隔も異なる。また、頻出の間隔を有する主パターンの結像に対して、必要な焦点深度を確保するための、補助パターンの配置も異なる。【００６３】
図11は、上記の相違点を説明するため、実施例４のレチクルの製造方法について説明する図である。
図11において、150は設計データ、151はビアグリッド、152は半導体装置の配線パターン、153、154、155、156、及び、157は半導体装置のビアパターン、158は予め決められている補助パターンの設定ルール表、159は実施例４のレチクルの製造方法に関するフローチャート、160は補助パターン密度向上のための配置ルール表、161は補助パターン密度向上のための配置ルール表、162はレチクル製造開始、163は頻出間隔の特定、164ｃはデザインルール、165aは補助パターン設定、165bは補助パターン再設定、166は焦点深度評価、167はOPC処理工程、168はレチクルパターン形成、169はレチクル製造終了をそれぞれ示す。【００６４】
ビアグリッド151は、ビアパターンの配置が可能な場所を示した格子点、すなわち、グリッド(図11中、縦の点線と横の点線との交点で示される点)から構成されている。そのような格子線を決めるのは、ビアパターンの配置場所を限ることによって、ビアパターンレイアウトの効率化を図るためである。なお、ビアグリッド151のＹ方向のグリッド間隔と、Ｘ方向のグリッド間隔とは、異なるグリッド間隔である。Ｙ方向のグリッド間隔は、上層の配線層の配線グリッドと合わせたものであり、一方、Ｘ方向のグリッド間隔は、下層の配線層の配線グリッドと合わせたものだからである。
配線パターン152は配線グリッド上に配置された配線パターンである。また、ビアパターン153、154、155、156、及び、157は配線グリッド上に配置されたビアパターンである。ここで、ビアとは、半導体装置の配線間を接続するためのものであり、上層配線と下層配線が重なる場所に存在する。そして、ビアパターンはビアを形成するためのパターンである。【００６５】
設計データ150は、半導体装置のビアパターンを座標データで表したもの、又は、半導体の回路パターン、例えば、上記のMOSトランジスタのパターン等、及び、回路素子を接続する配線パターン等を座標データで表したものである。
予め決められた補助パターンの設定ルール表158は図４のルール表と同一である。また、補助パターン密度向上のための配置ルール表160は、図６の補助パターン密度向上のための配置ルール表と同様であるが、ビアパターン153とビアパターン154間、又は、ビアパターン153とビアパターン155間に、すなわち、Ｙ方向の隙間に挟む補助パターン密度向上のための配置ルール表であり、表中のＳ１、Ｓ２が、ビアパターン間の間隔を示すＡ１、Ａ２と置き換わっている点で異なる。補助パターン密度向上のための配置ルール表161は、図６の補助パターン密度向上のための配置ルール表と同様であるが、ビアパターン154とビアパターン157間、又は、ビアパターン153とビアパターン156間に、すなわち、Ｙ方向の隙間に挟む補助パターン密度向上のための配置ルール表であり、表中のＳ１、Ｓ２が、ビアパターン間の間隔を示すＢ１、Ｂ２と置き換わっている点で異なる。
デザインルール164ｃは図1で説明したデザインルールと同様なものである。【００６６】
実施例４のレチクルの製造方法に関するフローチャート159は、レチクル製造開始162、頻出間隔の特定163、補助パターン設定165a、焦点深度評価166、補助パターン再設定165b、OPC処理167、レチクルパターン形成168、及び、レチクル製造終了169の各工程を含むものである。そして、各工程は図1のフローチャートに含まれる各工程と同様な工程である。
ただし、頻出間隔の特定163の工程において、「デザインルールから推定することにより、主パターン間の間隔の内、一つ以上の頻出間隔を特定する」ことにより、ビアパターン153とビアパターン154間の間隔Ｂ１、及び、 ビアパターン153とビアパターン155間の間隔Ｂ２を頻出間隔であると特定する点で異なる。また、ビアパターン154とビアパターン157間の間隔Ａ１、及び、 ビアパターン153とビアパターン156間の間隔Ａ２を頻出間隔であると特定する点で異なる。なお、A１及びＡ２はＸ方向のグリッド間隔の整数倍から最小ビアパターン幅を差し引いた間隔である。また、Ｂ１及びＢ２はＹ方向のグリッドの整数倍から最小ビアパターン幅を差し引いた間隔である。ここで、Ａ１、Ａ２、Ｂ１、Ｂ２を頻出間隔であると特定するのは、以下の理由による。まず、半導体装置のチップサイズを最小化することを考慮すると、ビアパターン幅を使用することが頻出すると推定できる。また、ビアパターンはグリッド間隔の整数倍の位置にしか配置を許されていないため、グリッド上のビアパターンが配置されることが頻出すると推定できるからである。【００６７】
従って、実施例４のレチクルの製造方法によれば、補助パターン設定165aにおいて、ルール表158に従って、補助パターンを作成した後、焦点深度評価166の工程において、半導体装置上で間隔Ａ１、Ａ２、Ｂ１、及び、Ｂ２を有するビアパターンの結像の焦点深度を評価する。
その結果、半導体装置上において間隔Ａ１、Ａ２、Ｂ１、及び、Ｂ２を有するビアパターンの結像が、必要な焦点深度を有しないと判断する場合には、補助パターンの再設定165bの工程を行う。そして、補助パターン密度向上のための配置ルール表160、161のように、半導体装置のビアパターンに基づく主パターン間に、補助パターンを配置する。
なお、上記の補助パターン設定165a及び補助パターンの再設定165bの工程は、計算機上で主パターンを表すデータに対して、補助パターンを表すデータを発生することで行う。【００６８】
その結果、実施例４のレチクルの製造方法によれば、レチクル上の頻出の間隔を有する主パターンの結像について、必要な焦点深度を確保することができる、半導体装置のビアパターンに係るレチクルを製造することができる。そうすると、多くのビアの特性の均一化を図ることができる。その結果、そのビアパターンに関連する半導体装置上の回路は均一な特性を有することになる効果がある。
(実施例５)【００６９】
図12は、図１のフローチャートで示した工程により、製造したレチクルを利用する、実施例５の半導体装置の製造方法について説明する図である。なお、半導体装置の製造方法は、半導体基板上にレジストパターンを形成する工程、及び、エッチングにより、半導体基板上にパターンを形成する工程から構成されている。
図12において、170は照明、171はレチクル、172は投影レンズ、173はレジスト、174はパターンを形成する材料層、175は半導体基板、176は露光により硬化したレジスト、177はレジスト露光後の断面図、178は余分なレジストを除去した後の断面図、179はエッチング後の断面図、180はすべてのレジストを除去した後の断面図をそれぞれ示す。【００７０】
そこで、図12に示す半導体基板上にレジストパターンを形成する工程は、次のような手順で行う。まず、半導体基板175上にパターンを形成する材料層174を堆積し、レジスト173を塗布する。次に、レチクル171に照明170をあて、透過した光を投影レンズで集光して、レジスト173を露光する。そうすると、レジスト露光後の断面図177に示す状態となる。次に、現像工程により，露光されていないレジスト176を残し、余分なレジスト173を除去して、レジストパターンを形成する。そうすると、余分なレジストを除去した後の断面図178に示す状態となる。【００７１】
次に、エッチングにより、半導体基板上にパターンを形成する工程は、次のような手順で行う。まず、レジストパターンをマスクに、異方性のエッチングをすることにより、パターンを形成する材料層174のパターンを形成する。そうすると、エッチング後の断面図119に示す状態となる。次に、レジストパターンを除去すると、レジストパターン除去後の断面図180のような状態となる。
図13は、図１のフローチャートで示した工程により製造した、ゲート電極パターンを形成するためのレチクルを利用する、半導体装置の製造方法の効果を説明する図である。図13において、185はグラフ、186は白三角とそれを接続する折れ線、187は黒菱形とそれを接続する折れ線、188、189、190、191はMOSトランジスタパターンの例をそれぞれ示す。
グラフ185は、半導体装置上のレジストパターン間の間隔に対して、出来上がりのレジストパターン幅の平均からのバラツキの具合を数値化したもの、いわゆる、標準偏差の３倍の値（以下、「３σ」と記載する）をプロットしたものである。ここで、縦軸は３σを２nmから４nmまでの範囲で示している。また、横軸はレジストパターンの間隔と最小のレジストパターンの間隔との比率を、最小間隔を「１」として、1.0から5.0の範囲で示している。【００７２】
折れ線186は、図４の補助パターンの配置状況において、最小のレジストパターンの間隔との比率であらわしたレジストパターンの間隔に対する、レジスト幅の３σを表したものである。
折れ線187は、図６の補助パターンの配置状況において、最小のレジストパターンの間隔との比率であらわしたレジストパターンの間隔に対する、レジスト幅の３σを表したものである。
そこで、上記の折れ線186と折れ線187を比較して、バラツキ具合が改善していることがわかる。【００７３】
そして、グラフ185は、図６の補助パターンの配置状況においては、比率2.0の間隔及び比率3.0の間隔のときに、レジストパターンのバラツキが抑えられるということを示している。
すなわち、図１のフローチャートで示した工程により、製造したレチクルを利用する、半導体装置の製造方法によれば、頻出の間隔を有するレチクルの主パターンを、半導体装置上のレジストに転写する場合に、転写されたレジストパターンのバラツキが抑えられるという効果がある。その結果、その転写パターンに関連する半導体装置上の回路は均一な特性を有することになる効果がある。【００７４】
また、上記の効果がでるのは、図１のフローチャートで示した工程により、製造したレチクルの主パターンであって、頻出の間隔を有するレチクルの主パターンの結像が必要な焦点深度を有するからである。ここで、必要な焦点深度とは、半導体装置の表面の凹凸に基づく最良フォーカス位置変化、又は、装置の合焦点精度等を考慮しても，良好にパターン形成できる焦点深度をいう。
【産業上の利用可能性】
【００７５】
本発明は、頻出間隔を有する主パターンの結像に対して、良好な焦点深度を得ることができるフォトマスクの製造方法を提供することができる。
【符号の説明】
【００７６】
2a  設計データ
2b  半導体装置のスタンダードセル及びカスタムマクロセルレイアウトデータ
３  「頻出間隔の特定」工程
４  「補助パターン設定」工程
５  「焦点深度評価」工程
６  「補助パターン再設定」工程
８  「レチクルパターン形成」工程
10、11、12、13、14、15  隣接配置されている2個のMOSトランジスタの平面パターン
16  ゲート電極パターン
17  コンタクト窓パターン
18  トランジスタを画定するフィールドパターン
20、21、22、23、24、25  ゲート電極パターン
30  グラフ
31、32、33、34、35、36  MOSトランジスタの平面パターン
37  黒菱形とそれを接続する線からなる折れ線
38、39、40、41、42、43  折れ線のピーク部分
40  補助パターンを配置するルール表
41、42、43  第１のルールが適用されるMOSトランジスタのパターン例
44  第２のルールが適用されるMOSトランジスタのパターン例
45  第１のルールが適用された場合の主パターンと補助パターンの配置例
46  第２のルールが適用された場合の主パターンと補助パターンの配置例
47  第３のルールが適用された場合の主パターンと補助パターンの配置例
50  グラフ51  白四角とそれを接続する折れ線
52  白三角とそれを接続する折れ線
53、54、55、56  MOSトランジスタパターンの例
60  補助パターン密度向上のための配置ルール表
61  ゲート電極の間隔が最小間隔となるMOSトランジスタのパターン例
62  ゲート電極の間隔がＳ１となるMOSトランジスタのパターン例
63  ゲート電極の間隔がＦ１以上Ｓ２未満となるとなるMOSトランジスタのパターン例
64  ゲート電極の間隔がＳ２となるMOSトランジスタのパターン例
65  ゲート電極の間隔がＳ１未満となる場合の主パターン及び補助パターンの配置例
67  ゲート電極の間隔がＳ１以上Ｓ２未満となる場合の主パターンと補助パターンの配置例
68  ゲート電極の間隔がＳ２以上となる主パターンと補助パターンの配置例
71  黒四角とそれを接続する折れ線
72  白三角とそれを接続する折れ線
73、74、75、76  MOSトランジスタパターンの例
85  図形描画装置のコントロール部、86は図形描画装置のビーム照射部、
87  ビームコントローラ
88  レンズコントローラ
89  ビームブランクコントローラ
90  ディフレクションコントローラ
91  コントローラ
92  ステージコントローラ
93  ビーム照射部
94  電界レンズ
95  ビームブランク
96  ディフレクション
97  電界レンズ
98  レチクル
99  ステージ
100  設計データ及び補助パターンデータ101  フォトマスクの石英基板
102  レチクルの石英基板上の金属薄膜
103  レジスト
104  ビーム照射が行われたレジスト部分
105  ビーム照射終了後の断面図
106  レジスト93除去後の断面図
107  金属薄膜102のエッチング後の断面図
108  レジストパターン除去後の断面図
110  設計データ
111、112  半導体装置のコンタクトパターンを含むMOSトランジスタのパターン例
113  予め決められている補助パターンの設定ルール表
114  実施例２のレチクルの製造方法に関するフローチャート
115  補助パターン密度向上のための配置ルール表
116  レチクル製造開始
117  頻出間隔の特定
118  スタンダードセル及びカスタムマクロセルレイアウトデータ
119  補助パターン設定
120  焦点深度評価
121  補助パターン再設定
122  レチクルパターン形成
123  レチクル製造終了
129  設計データ
130  配線グリッド
131、132、133  半導体装置の配線パターン
134  予め決められている補助パターンの設定ルール表
135  実施例３のレチクルの製造方法に関するフローチャート
136  補助パターン密度向上のための配置ルール表
137  レチクル製造開始
138  頻出間隔の特定
139  スタンダードセル及びカスタムマクロセルレイアウトデータ
140  補助パターン設定
141  焦点深度評価
142  補助パターン再設定
143  レチクルパターン形成
144  レチクル製造終了
150  設計データ151  ビアグリッド
152  半導体装置の配線パターン
153、154、155、156、及び、157  半導体装置のビアパターン
158  予め決められている補助パターンの設定ルール表
159  実施例４のレチクルの製造方法に関するフローチャート
160  補助パターン密度向上のための配置ルール表
161  補助パターン密度向上のための配置ルール表
169  レチクル製造開始
162  頻出間隔の特定
163  スタンダードセル及びカスタムマクロセルレイアウトデータ
164  補助パターン設定
165  焦点深度評価
166  補助パターン再設定
167  レチクルパターン形成
168  レチクル製造終了
170  照明171  レチクル
172  投影レンズ
173  レジスト
174  パターンを形成する材料層
175  半導体基板
176  露光により硬化したレジスト
177  レジスト露光後の断面図
178  余分なレジストを除去した後の断面図
179  エッチング後の断面図
180  すべてのレジストを除去した後の断面図
185  グラフ
186  白三角とそれを接続する折れ線
187  黒菱形とそれを接続する折れ線
188、189、190、191  MOSトランジスタパターンの例
【図１】
0004394143.tif 000002
【図２】
0004394143.tif 000003
【図３】
0004394143.tif 000004
【図４】
0004394143.tif 000005
【図５】
0004394143.tif 000006
【図６】
0004394143.tif 000007
【図７】
0004394143.tif 000008
【図８】
0004394143.tif 000009
【図９】
0004394143.tif 000010
【図１０】
0004394143.tif 000011
【図１１】
0004394143.tif 000012
【図１２】
0004394143.tif 000013
【図１３】
0004394143.tif 000014