(57)【特許請求の範囲】
【請求項１】
当初間隔を間に有する複数のスーパーパケットを備えるデータストリームを記録媒体から受ける工程であって、スーパーパケットそれぞれはタイムスタンプを備えた伝送パケットを含み、各伝送パケットは、ペイロード部分が続くヘッダ部分を有し、タイムスタンプは、前記記録媒体上に前記データストリームが記録される前に生じるタイミング擾乱の前の前記複数のスーパーパケット間の当初の時間間隔を示す工程と、
前記複数のスーパーパケットを記憶装置に格納する工程と、
タイムスタンプそれぞれを前記受けられたスーパーパケットそれぞれから読み出す工程と、
前記タイムスタンプに応じて前記複数のスーパーパケット間の前記時間間隔を回復する工程とを含む方法。
【請求項２】
前記回復する工程が、前記タイムスタンプに応じて、記憶装置からの前記複数のスーパーパケットの読み出しを制御する工程を更に含む請求項１記載の方法。
【請求項３】
前記回復する工程が、前記タイムスタンプに応じて、記憶装置からの前記伝送パケットの読み出しを制御する工程を更に含む請求項１記載の方法。
【請求項４】
前記回復する工程が、前記タイムスタンプに応じて、再生装置に関連付けられたクロックを制御する工程を含む請求項１記載の方法。
【請求項５】
スーパーパケットそれぞれは、前記データストリームの再生速度を表し、前記データストリームが記録媒体上で記録された速度とは異なる、再生装置上の再生速度の決定に適した再生レートコードを更に含む請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ装置、ビデオ装置、及びデータ処理システム結合用バスインターフェースシステム／装置に係り、特に、デジタル記録・再生用デジタル信号の結合に関する。
【背景技術】
【０００２】
オーディオ・ビデオ電子技術の分野では、バス構造上の種々の消費者用電子制御装置を互いに接続し、ある装置で使用可能な信号をバス上に接続された別の装置により使用することが知られている。例えば、テレビ受像機からの使用可能なオーディオ・ビデオ信号がビデオカセットレコーダに付与されて格納され、テレビ受像器からの音声がコンポーネントステレオシステムに付与されて再生される等である。かかるオーディオ・ビデオ相互接続システムの例が米国特許第４，５７５．７５９号、第４，５８１，６６４号、第４，６４７，９７３  号、及び第４，５８１，６４５  号に見出される。
【０００３】
かかるアナログバスシステムに分配された信号は、自己充足性が比較的高い。すなわち、これらの信号は、バスに接続された各装置が各信号を解読するのに必要な全てのタイミング情報を含んでいる。
【０００４】
今日では、地上高解像度テレビ放送用に提案された同盟ＨＤＴＶシステムや、圧縮ＮＴＳＣ信号を衛星を介して現在放送を行っているＤｉｒｅｃＴＶＴＭシステム等の種々の圧縮オーディオ・ビデオ伝送システムが存在する。何れのシステムもプログラム材料を伝送パケットで伝送し、異なるプログラム及び／又はプログラム構成部分に対する伝送パケットは共通の周波数帯で時分割多重化されている。各パケットは、伝送の前及び受信の後に、ノイズ検出／訂正符号化処理を受け、その後、伝送パケットは受信側で再構築される。一方、圧縮信号用記録装置（例えばＶＣＲやビデオディスク）及び著作装置（カメラやカムコーダ）は、圧縮信号を同一のパケットフォーマットで処理するが、同一のノイズ処理は必要としない。その結果、処理コンポーネント間での信号伝達はパケット形式により最も好都合に実行される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
パケット化フォーマットがタイミング変化すなわち擾乱を受けると、処理コンポーネント間での圧縮信号の伝達に問題が発生する。かかるタイミング変化は処理コンポーネントの１つが記録装置である場合に生ずる。第１の問題は、同期標識が圧縮データの全ての伝送パケットに含まれているわけではないことに起因する。更なる問題は、直接記録するには適していない伝送ケットの不均一な生成又は送出に起因する。更に、デジタル記録システムは、データクロック回復技術を簡易化するうえで、連続的信号の存在により利益を受ける。その上、解読に適した圧縮データの再生を容易とするためには、適当なタイミング基準が記録の際に含められ、比較的正確なタイミング基準が再生の際に用いられることが必要である。記録されたタイミング標識によって、データのタイミング擾乱、及び、記録・再生処理から生ずる不連続性を排除し、記録信号のタイミングを記録の前に存在したタイミングのまま保存することが可能となる。
【課題を解決するための手段】
【０００６】
タイミング擾乱を受けるパケット化信号データを備えるデータストリームを処理する信号処理装置である。パケット化信号は複数のスーパーパケットよりなり、各スーパーパケットは伝送パケットとタイムスタンプとを有し、タイムスタンプは、タイミング擾乱を受ける前のスーパーパケットの対応部分間の間隔を表す。本装置は、タイミング擾乱を受けたパッケージ化信号からスーパーパケットを受ける手段を備える。スーパーパケットを格納する格納手段が受け手段に結合される。受けられた各スーパーパケットからのタイムスタンプは読み出し手段により読み出される。カウンタ及び読み出し手段は制御信号生成手段に結合される。制御信号は、受信スーパーパケットのタイムスタンプとカウンタのカウントとの間の各連続する一致を示す。制御信号は格納手段からのスーパーパケットの読み出しを開始させる。
【発明を実施するための最良の形態】
【０００７】
本発明は添付の図面を参照して説明される。
【実施例】
【０００８】
図１を参照するに、ＡＶＤバスにより相互接続されたオーディオビデオデータＡＶＤバスインターフェースのカスケード接続が示されている。各インターフェースは、信号を装置コンポーネントに供給し、又は、装置コンポーネントから信号を受け取るように構成されている点で、双方向である。しかしながら、各インターフェースは、信号の授受を並行して行うことはできず、１つのセッションで一方又は他方のみを行うように構成されている。各インターフェースは、バスから供給される信号により装置コンポーネントを駆動する出力バッファＯＢを備えている。各インターフェースは、また、装置コンポーネントから供給される信号によりバスを駆動する入力バッファＩＢを備えている。入力及び出力バッファは共に、主制御装置により制御されるスイッチを介してバスに選択可能に結合される。従って、バスに供給し、又は、バスから受け取る信号の方向は、高い柔軟性で決定される。
【０００９】
各インターフェースは、ＡＶＤバスへの接続部に、バスからの信号をインターフェースに結合する半二重トランシーバーを備えている。バスは、シリアル制御信号が主制御装置から伝送される一対の制御ラインを備えている。この制御信号はアドレスを含んでおり、これにより、インターフェースの各々は選択的に制御される。
【００１０】
インターフェーススイッチ装置の一例が図２に示されている。同図において、ＡＶＤバスは３つのライン対、すなわち、６本の導体で構成されるものとしている。全てのライン対は二値シリアル信号を伝送する。導体のうちの２本（制御対）は、制御信号を伝送する役割を有している。各デコーダは、特定のインターフェースへ送られるべき個々のコマンドをイネーブルする独自のアドレスを有している。特定のインターフェースに導かれる制御信号に応じて、デコーダは、各デマルチプレクサー０１、０２、０３、及び０４に対して操縦信号を出力する。制御信号は、以下のことを決定する：どのバス導体が出力ポートＯＵＴに結合されて出力バッファＯＢに結合されるか；どのバス導体が入力ポートＩＮに結合されて入力バッファＩＢに結合されるか；どの導体が左右の入出力ポートの間のインターフェースを接続するか。デマルチプレクサの使用により、コンポーネント間のデイジーチェイン接続を遮断することが可能となり、同一の導体を用いつつ、遮断の何れの側でもコンポーネント間の独立した通信を行うことができる。従って、より多くの独立の通信がバス構造内のより少数の導体で実行される。
【００１１】
図３Ａは、図１及び図２に示す有利なインターフェーススイッチ装置１０１を介してＡＶＤバス５００に結合された一体型受信器デコーダすなわちＩＲＤ１００を用いたシステムの第１の例を示す。テレビ受信機ディスプレイ１１０はＩＲＤ１００に結合され、ＲＦ又はベースバンドビデオ信号の何れかを受信して表示する。ＡＶＤバス５００は、制御信号データと、信号フォーマットデータの２つのストリームとを結合する。
【００１２】
図３Ａにおいて、通信されるべき信号は、ＭＰＥＧ２ビデオ規格のシステム階層や同盟（Ｇｒｏｕｎｄ  Ａｌｌｉａｎｃｅ）信号フォーマットのトランスポート層等で定義された伝送パケットの形式で提供されるものと仮定している。ＭＰＥＧ２ビデオ規格及び同盟信号フォーマットのトランスポート層の何れにおいても、伝送パケットは、ローカルシステムクロックを元のエンコーダクロック周波数に再同期させるタイムスタンプすなわちＰＣＲに対応している。従って、ローカルシステムクロック発生器を同期させると、伝送パケットは、例えば切り替えられるバス構造による伝送や処理等の間に蓄積する可能性のあるジッタやタイミング擾乱を除去するように処理される。しかしながら、伝送パケットは、上記変数に基づいては修正できないジッタ及びタイミング不連続や、伝送ストリーム内でのタイムスタンプの断続的な生成を受ける可能性がある。ＡＶＤバス５００は、タイミング擾乱源であるブロック０５に結合された状態が示されている。ブロック０５はバス上に存在するデータストリームにタイミング誤差Δｔを生じさせる。タイミング擾乱又はジッタは、バス切り替え、バス・アービトレーション、タイムベース変調、あるいは、記録再生処理に起因して発生する。タイミング誤差Δｔを含むＡＶＤバス５００は、ブロック５０に結合されている。ブロック５０は、タイミング誤差成分を除去し、バス信号成分を修復する。
【００１３】
ＡＶＤ信号からのタイミング誤差Δｔの除去を容易とするため、ＩＲＤ１００は、ＡＶＤバス５００を経由する伝送の前に、伝送パケットを処理して更なるパケット（以下、スーパーパケットと称す）を生成する。各スーパーパケットは、タイムスタンプ、伝送パケット、及び、再生レートコードを含む保存データ領域を含んでいる。タイムスタンプの２つの具体例が図４Ａ及び図４Ｂに示されている。タイムスタンプは、例えばフレームクロックパルスの発生時等の特定の時点で得られる発振器カウントのサンプル値である。タイムスタンプは各スーパーパケットに付加されるので、タイムスタンプは、対応するスーパーパケットに生じたタイミングジッタ・擾乱及びその内容の訂正を容易とするのに利用される。再生レートコードは、記録装置により特定の信号が記録又は再生されるべき速度を判定するのに用いられる。再生レートは、記録レートに対して相対的にコード化され、ＡＶＤバスに接続されたあらゆる記録装置により読み取られて利用される。再生レートコードの目的は、比較的高いビットレートでの記録、及び通常のビットレートでの再生を可能とすることである。
【００１４】
図３Ａは、高周波信号を例えばアンテナ１０又は図示しないケーブル源から受ける一体型受信デコーダＩＲＤ１００を示している。ＲＦ信号は、ユーザが選択したプログラムが受信され復調されるようにチューナ１１により同調される。チューナが出力するパケットストリームはブロック１２すなわちパケット源に結合される。パケット源１２は、ユーザーの特定のプログラム・伝送ストリームＴＰを、受信されたパケットストリームに存在する他のプログラム・ストリームから分離する。伝送ストリームは、デマルチプレクサ１３に結合される。デマルチプレクサ１３では、デマルチプレクサ制御器１４による制御に応じてプログラムクロック基準ＰＣＲ値が伝送ストリームから抽出される。デマルチプレクサ制御器１４は、各伝送パケットの出現に一致して伝送パケットの発生を示すパケットタイミングパルスＰによりＰＣＲを抽出するように制御される。パケットタイミングパルスＰは、パケット源１２によりプログラム伝送ストリームから得られる。ブロック１３によりデマルチプレクスされたＰＣＲ値は、ラッチ１５に結合されて格納される。
【００１５】
電圧制御水晶発振器（ＶＣＸＯ）１７は公称クロック周波数２７ＭＨｚで作動し、クロック制御器１６により制御される。制御信号Ｅは、受け取られてラッチ１５に格納されたＰＣＲ値と、カウンタ１８においてＶＣＸＯ１７をカウントしてラッチ１９に格納することにより得られたラッチ値との差に応じて発生される。従って、ＶＣＸＯ１７は、受け取られたＰＣＲ値により同期され、エンコードの際のクロック周波数を示すことになる。連続するタイムスタンプ値をＴＳｎ及びＴＳｎ＋１で表し、ラッチ１９に格納された対応する連続カウント値をＬＣＲｎ及びＬＣＲｎ＋１で表すものとする。クロック制御器１６は、ＴＳ及びＬＣＲの連続値を読み出し、その差に比例したエラー信号Ｅを生成する。
【００１６】
Ｅ＝＞｜ＴＳｎ−ＴＳｎ＋１｜−｜ＬＣＲｎ−ＬＣＲｎ＋１｜誤差信号Ｅは、電圧制御発振器１７を調整し、ＰＣＲがエンコードされたシステムクロックの周波数に等しい周波数を発生させる制御信号として供給される。クロック制御器１６により発生された誤差信号Ｅは、図示しないローパスフィルタによりアナログ誤差信号に変換されるパルス幅変調信号であってもよい。本システムの制約は、全システム、すなわち、エンコーダ、デコーダ、及びレコーダを通じてカウンタが同じ周波数又はその偶数倍の周波数をカウントすることである。このため、電圧制御発信器の公称周波数はエンコーダのシステムクロックの周波数にかなり近いことが要求される。
【００１７】
例えば図３、図５、図６、及び図７に示す如く発生される伝送パケットの生起が、システムクロックに同期していることが注目される。システムクロックは、伝送ストリーム内に存在し、パケット源１２で得られたＰＣＲを介してエンコーダクロックに同期される。伝送パケットの生起は受信器同期クロックによりタイムスタンプされ、各伝送パケットには、ＡＶＤバスに供給される前にクロックから得られたタイムスタンプが付与される。
スーパーパケット発生器９８の動作は次の通りである。タイムスタンプＴＳは、例えばＶＣＸＯ１７である発振器からのパルスをカウンタ１８でカウントすることにより生成されたカウンタ値を受け取るラッチ２０において生成される。ラッチされたカウンタ値は、ある特定の時点、例えば、フレームクロック信号ＦＣのエッジ又は伝送パケットの開始での発振器の周波数を表す。タイムスタンプＴＳはブロック２２に供給され、ブロック２２において、例えば制御器２３からの再生速度データＰＢや遅延器２１からの遅延搬送パケットＴＰ等の制御データと合流する。フォーマットされたスーパーパケットＳＰは、制御器２３による制御に応じて発生器９８のフォーマットブロック２２から出力され、ＡＶＤバス５００を経て伝送される。
【００１８】
図４Ａは、ＡＶＤバス５００を伝送されるスーパーパケット信号を示す。フレームクロックはバス導体の一つに供給され、ＡＶＤバスの他の導体上でのスーパーパケットの生起又は存在を示すのに用いられる。フレームクロックＦＣがハイ状態にある場合、スーパーパケットはハイ状態中にハイ状態に同期してフレーム化される。フレームクロックのハイ状態、すなわち励起期間の長さは全てのバケットについて一定であり、本実施例においては１９１の８ビットバイト期間に等しい。この１９１バイトは２０ビットタイムスタンプ、４ビット再生レートコード、及び１８８バイト伝送パケットに分割されている。伝送パケットが１８８バイト未満であるならば、その伝送パケットはスーパーパケットの伝送パケット部の先頭部分にロードされる。図４Ａは、データの最初の２０ビットがタイムスタンプを表し、次の４ビットが再生レートコードを表し、最後の１８８バイトが伝送パケットよりなる第１のシーケンスを示している。図４Ｂは、最初のシーケンスが例えば再生レートコード等の予備データよりなり、次の２０ビットがタイムスタンプを表し、最後の部分が伝送パケットよりなる第２のスーパーパケット構成を示している。スーパーパケット・ストリームは、ギャップを介在してバースト状に生成される。ここで、バーストはスーパーパケット、及び、例えば１４０又は１８８バイトを含んでそれぞれＤＳＳＴＭ又はＭＰＥＧパケットを表す伝送パケットより構成される。フレームクロックの励起部の期間長は一定であり、その間の休止期間長は、削除された、すなわち、選択されなかった基本ストリームにより生じたギャップに対応しており、その期間長は変化する。この可変休止期間により  スーパーパケットの生成において大きな柔軟性が得られることになる。
【００１９】
タイムスタンプは、乱れることなく安定に動作すると仮定された高周波発振器のカウントのサンプル値である。従って、タイムスタンプ値、すなわち、発振器カウントは、例えば発振器同期を実現し、又は、特定の時点又は状況での発生を同定するように伝送される。タイムスタンプ値間の差は発振器サイクルの経過数を表し、この発振器サイクル経過数をタイムスタンプ間の経過時間間隔を表すものと考えることもできる。しかしながら、タイムスタンプ間の経過時間間隔に攪乱又は擾乱が生じた場合、すなわち、タイムスタンプの生成あるいはタイムスタンプの間隔が、エンコードされ又はタイムスタンプされた際と異なっている場合、タイムスタンプ値を、「受信」ノード発振器の制御又は同期に用いることはできない。
【００２０】
図３Ｂは、スーパーパケット修復ブロック５０において行われる処理を単純化して示す。本処理は、例えばＡＶＤバス５００から出力された信号に生じたタイミング誤差Δｔを除去するのに、スーパーパケットタイムスタンプ値を利用する。スーパーパケット修復ブロック５０の動作は次の通りである。ＡＶＤバス５００は、バス５００の制御導体上の制御信号によってイネーブルされたインターフェーススイッチ装置１０２により受けられる。時間擾乱を有するスーパーパケット信号ＳＰ±Δｔは、データバスからデマルチプレクサＤＥＭＵＸ５２に結合される。デマルチプレクサＤＥＭＵＸ５２はスーパーパケットからタイムスタンプを読み出す。スーパーパケット信号は、バッファ格納器ＳＴＯＲＥ  Ｓ．ＰＡＣＫ５１にも結合される。バッファ格納器５１は、例えばフレームクロック信号ＦＣやＡＶＤバス５００の制御導体から得られる他の制御信号に応じてスーパーパケットを格納するように制御される。発振器５４は、安定な自走発振周波数を有し、出力信号ＣＫをバッファ格納器５１及びカウンタ５３に供給する。発振器５４は、タイムスタンプをフォーマットする際に用いられたクロック周波数にかなり近い公称周波数を有することが要求される。カウンタ５３のカウント値ＣＴＲ、及びデマルチプレクスされたタイムスタンプＴＳはバッファ格納読み出し制御器ＲＥＡＤ  ＣＴＲＬ５５に結合される。読み出し制御器５５は分離されたタイムスタンプ値を自走式発振器カウントと比較し、両者が一致すると読み出し制御信号、すなわち出力制御信号ＥＮを生成する。出力制御信号ＥＮはバッファ格納器５１に結合され、バッファ格納器５１はこの制御信号に応じてスーパーパケットを出力する。スーパーパケット開始時間が再構成されるのに加えて、発振器５４から得られるクロック信号ＣＫによりスーパーパケット・ビットレートが修復される。このように、スーパーパケット・タイムスタンプ及び安定な自走式発振器により、タイミング誤差Δｔが除去され、各スーパーパケットＳＰはＩＲＤ１００の発生器９８によりフォーマットされた際とほぼ同一のタイミングで生起するように修復される。スーパーパケットは発振器５４からのクロック信号により同期されるので、スーパーパケットはフォーマットされた時点とほぼ同一のビットレートを有している。更に、スーパーパケットの生起及びその期間長はフォーマット時に存在していた値に名目上修復されるので、その可変長や介在するギャップもまたフォーマット時の値に修復される。修復されたスーパーパケットＳＰは、タイミング擾乱源を越えてＡＶＤ５００に戻されて他のインターフェーススイッチに再伝送されてもよく、あるいは、スーパーパケット修復ブロック５０が一部をなす装置内で用いられてもよい。
【００２１】
一般に、記録システムは、信号の存在の有無に依存して、信号喪失検出の基本レベルを提供する。更に、特にデジタル記録システムにおいて、連続信号の存在はデータクロック修復を行う上で有利である。磁気記録システムは、変化し予測不可能な期間のランダムな信号喪失を受けるので、一定ビットレート又はクロックレートの記録信号を用いるのが好ましい。かかる記録信号によれば、データの喪失期間は記録媒体の喪失を表すと見なすことができる。
【００２２】
図５において、バスインターフェース１０２は、バス５００からスーパーパケットのバーストを受け取る。スーパーパケットは、スーパーパケットの構成部分を分離し又は読み出すデマルチプレクサ３０を備える信号分類器２０２に結合される。図５に例示するシステムにおいて、伝送パケットではなくスーパーパケットＳＰが記録媒体４０５に記録される。変化するギャップ長を有するスーパーパケットは、記録回路２８の一部を構成するデータバッファ２８１に結合される。データバッファ２８１及び対応する回路は、同期発生器９９から得られた信号によりクロックされる。同期発生器９９は安定なＶＣＸＯクロック発生器３７により生成されたクロック信号により同期される。クロック発生器３７は記録モードの間、スーパーパケット・タイムスタンプに同期される。データバッファ２８１は、記録回路２８内での更なる処理のために、スーパーパケットのバーストを平滑化し、介在する変動ギャップを除去又は十分に低減する。例えば、ブロック２８２に示す如く、リードソロモン（Ｒｅｅｄ  Ｓｏｌｏｍｏｎ）誤り検出訂正コードが計算され、バッファされたスーパーパケットに付加される。バッファされたスーパーパケットデータは、図示する如く、フォーマット同期ブロック２８３により格納される。再生中に修復不能な誤差となり得る媒体損傷の影響を緩和するために、記録の前のデータをシャッフルすなわちインターリーブすることは公知である。シャッフリングすなわちインターリーブは、記録セグメントすなわち１回のヘッド走査期間にわたって、又は、平均画像間隔にわたって実行される。データは、シャッフリングに加えて、フォーマット同期ブロック２８３においてフォーマットされる。これにより、トラックの開始を示す前段すなわち同期ワード、識別コード、記録されるべきデータ（スーパーパケット）及び後段よりなるデータ構造が生成される。
【００２３】
一実施例において、誤差コード化され、シャッフルされ、同期ブロックフォーマットされたデータは更に、図５に示す如く、記録ブロックＲＥＣ．ＣＯＤＥ２８４において記録コーディング処理される。記録コーディングは、データストリーム内のＤＣ成分を低減し又は排除するのに用いられ、また、処理されたスーパーパケット信号の記録された周波数スペクトラムを調整するのにも用いられる。
【００２４】
再生処理では、記録モードでの信号処理の逆が行われる。トランスデューサ４０６からの再生信号４０７は、ブロックＲＥＣ．ＤＥＣＯＤＥ２７１でコード変換され、これにより、誤差コード化され、シャッフルされたフォーマットデータ信号が回復される。データトラックの開始は、同期ワードにより識別され、デフォーマット同期ブロック２７２で表されるメモリにクロック同期され、記録されたシャッフル構造のデフォーマットが可能となる。ブロック２７２のメモリは、記録前のシャッフルの場合と相補的な方法で読み出される。従って、シャッフリング及びデシャッフリングにより、媒体に由来する誤差は、記録セクタ又はトラックに含まれるデータ全体に分配される。デシャッフリングの後、ブロック２７３において、例えば記録処理の再に付加されたリードソロモンコードを用いてデータの誤り訂正がなされる。従って、再生回路２７からの出力データストリーム４０１は、パケットバッファ２８１により生成された状態のバッファ・スーパーパケットストリームを表す。しかしながら、ＩＲＤ１００のデコーダ２４による次のデコードを可能とするために、バッファされたスーパーパケットはブロック４５３において、記録前にＩＲＤ１００によりフォーマットされたスーパーパケットのタイミング、及び間欠的すなわちバースト状の送出をより正確に表すように修復される。スーパーパケット修復回路４５０は図３Ｂで説明した修復回路と類似しており、発振器及びタイムスタンプ同期の説明に続いて述べられる。
【００２５】
図５は、同期及びタイミングの目的のためのデジタル記録機４００におけるタイムスタンプの利用を例示している。記録モードにおいて、ＡＶＤバス５００の１つの導体からのスーパーパケットは、インターフェーススイッチ１０２を介して信号分類器２０２に結合される。ＡＶＤバス５００の他の導体上に存在するフレームクロック信号ＦＣは、分類器２０２の第２の入力に付与される。エッジ検出器３１は、能動フレームクロック間隔の開始を画定するフレームクロック信号ＦＣの遷移を検出し、それが検出されると、ラッチ３５において、カウンタ３６により示されるカウント値が取り込まれる。カウンタ３６は、スーパーパケットを生成するのに使用された周波数に近い公称連続発振周波数を有する電圧制御発振器３７からのパルスをカウントする。
【００２６】
ラッチ３５においてカウント値が取り込まれると同時に、エッジ検出器３１はデマルチプレクサ制御器３３に対して、スーパーパケットの構成部分を分離するようにデマルチプレクサＤＥＭＵＸ３０を制御する旨の制御信号のシーケンスを発生させるよう指令する。スーパーパケットに含まれるタイムスタンプは分離されてメモリ３２に格納され、クロック制御器３９によりアクセスされる。ＤＥＭＵＸ３０は、記録機が処理する信号形式に応じて種々のフォーマットで信号を生成するように構成されている。すなわち、ＤＥＭＵＸ３０は、図５に示す如くスーパーパケットをバッファして記録するように、図４Ａ及び図４Ｂに示す如くスーパーパケットをまとめて生成することができる。あるいは、ＤＥＭＵＸ３０は、記録機制御回路２９によりアクセスされる１つのポート上の再生レートコードＰＢを生成するように構成されてもよい。伝送パケットは記録バッファ回路２８１に付与される別の信号として別のポートに供給されてもよい。
【００２７】
クロック制御器は、ラッチ３５でラッチされた連続する値と、メモリ３２に格納された連続するタイムスタンプ値とを格納する装置を含んでいる。クロック制御器３９は、タイムスタンプの連続する値及びラッチされたカウンタ値を読み出し、その差に比例した誤差信号Ｅを生成する。誤差信号Ｅは、タイムスタンプを発生したシステムクロックの周波数に等しい周波数を出力するように電圧制御発振器３７を調整する制御信号として用いられる。クロック制御器３９により生成された誤差信号Ｅは、パルス幅変調されていてもよい。パルス幅変調された誤差信号は、ローパスフィルタ３８を実装することにより、アナログ成分を有するアナログ誤差信号に変換される。本システムの制約は、システム全体において、カウンタ、すなわち、エンコーダ、デコーダ及び記録機が同一の周波数又はその偶数倍の周波数をカウントすることである。このため、電圧制御発振器の周波数がエンコーダ内のシステムクロック周波数に十分に近いことが要求される。
【００２８】
例えば図３、図５、及び図６に示す如く生成される伝送パケットの発生が、システムクロックに同期している点に注目されよう。システムクロックは、伝送ストリーム内に存在し、パケット源１２から得られるＰＣＲを介してエンコーダクロックに同期されている。
これら伝送パケットの発生は、受信器同期クロックとの協同によりタイムスタンプされ、各伝送パケットには、ＡＶＤバスに供給される前にタイムスタンプが付される。ＡＶＤバスへの記録機インターフェースにおいて、記録機はスーパーパケットを記録し、タイムスタンプを利用して、伝送パケット及び受信器システムクロックと同期した記録機システムクロックを発生させる。ただし、スーパーパケット・タイムスタンプは、受信器システムクロックとは独立に、安定な発振器から得られてもよい。この場合にも、タイムスタンプは記録機同期を行うために用いられる。
【００２９】
タイムスタンプは、乱れることなく安定に動作すると仮定されたクロック発振器からのカウントサンプル値である。従って、タイムスタンプ値、すなわち、発振器サンプル値は、遠隔同期、すなわち、特定の時点又は状態の発生を特定するのに用いられる。タイムスタンプ値間の差違は、発振器サイクルの経過数を表す。この経過数は経過時間間隔を表すとみなすことができる。デジタル記録機４００が記録された信号を媒体４０５から再生する際、ＶＣＸＯ３７は、再生されたタイムスタンプに応じて制御されない。タイムスタンプが安定な発振器からサンプルされた数値を表すにもかかわらず、再生されたスーパーパケットの生起、すなわち、隣接するスーパーパケットの対応する時点の間隔がエンコードされた際と同じでなけれは、タイムスタンプ値により表される経過時間間隔は乱されることになるので、発振器３７の制御は不可能である。かかる再生されたタイミングの差違は、例えば、記録機入力バッファ、データ平滑化、再生機構の不安定性、及びトランスデューサの切替等に起因して生ずる。
【００３０】
従って、デジタル記録機が再生する際、発振器ＶＣＸＯ３７は、記録機機構及びブロック２７の処理のための基準信号を生成する同期発生器９９を駆動しながら自走発振する。ＶＣＸＯ３７及び同期発生器９９の安定性は、信号４０１として出力されるバッファされたスーパーパケットを回復させるうえで十分である。しかしながら、「基準」ＭＰＥＧデコーダの仕様は、各パケットが元のタイミングから２５マイクロ秒以内に到着することを要求する。このため、ＩＲＤ１００のデコーダ２４は、スーパーパケット信号４０１がタイミング及びスーパーパケットの生起、すなわち、ＩＲＤの発生器９８によりフォーマットされた際の伝送パケット・タイミングをより正確に表すように修復されることを必要とする。更に、ＭＰＥＧデコーダの仕様は、タイミング変動許容値についても規定するが、信号記録再生処理により、クロック同期及びデコーダのバッファ容量を越える時間的擾乱が生ずる。
【００３１】
スーパーパケット信号４０１（ＳＰ±Δｔ）は、好ましくは、各スーパーパケットに付加されたタイムスタンプを利用して再フォーマットされる。信号４０１はデマルチプレクサ４５２に結合される。デマルチプレクサ４５２においてタイムスタンプが抽出又は複写され、デマルチプレクサ制御ブロック４５１に結合される。タイムスタンプは、例えば、図４Ａ及び図４Ｂに示されるスーパーパケット構造に基づいてデータビットをカウントし、記録された同期ブロック及び対応する同期ワードのフォーマットに基づいて再生データの開始を認識することによりデマルチプレクスされる。あるいは、ブロック２８に示すスーパーパケット・バッファリングの際に、タイムスタンプ識別標識を付加して再生の際に識別できるようにしてもよい。デマルチプレクサ制御器は、再生されたタイムスタンプ値を、例えば発振器３７及びカウンタ３６である自走式発振器をカウントすることにより生成された連続的に変化するカウント値と比較する。スーパーパケットタイミング修復を可能とするには、見かけ上同一の周波数である発振器がシステムの各末端部に必要とされることは明らかである。カウンタ３６の値とデマルチプレクスされたタイムスタンプとが等しい場合、デマルチプレクス制御器４５１は、再生スーパーパケットの開始時点を示す信号ＥＮを生成する。従って、エンコードされた基準時間、例えば、スーパーパケット内のトランス  ポートパケットの開始時点が修復される。こうして、各スーパーパケットは、ブロック２２によりフォーマットされた時と同じ発振器カウントで生ずるように修復される。スーパーパケット・タイミングが再構成されるのに加えて、スーパーパケットのビットレートもまた修復されなければならない。スーパーパケット修復を可能とするために、ブロック４５３は、受信再生信号４０１を受けるように結合された格納バッファを備える。バッファブロック４５３は、発振器３７のパルスＣＫによりクロックされる。従って、バッファされた各スーパーパケットは、フォーマットの際に用いられた周波数とほぼ同一の周波数を有する発振器３７により定まるレートで読み出される。スーパーパケットは、ほぼ、元の「エンコードされた」時間で発生するように再同期され、かつ、スーパーパケットビットレートは  フォーマットされた時とほぼ同一であるため、スーパーパケット間に介在する変化するギャップもまた修復される。従って、修復ブロック４５３から再生された信号は、ほぼフォーマットされた際の状態に維持され、記録機に由来するタイミング不連続やタイミング擾乱は排除されている。修復されたスーパーパケット信号４０２は、ＡＶＤバス５００の制御データ対により制御されるスイッチ１０２を介してＡＶＤバス５００に結合される。
【００３２】
図６を参照するに、スーパーパケットを生成する更に別の方法が示されている。以下、この方法について説明する。本実施例において、カメラ４０はビデオ信号を生成する。このビデオ信号は、ＭＰＥＧエンコーダ４１において圧縮され、伝送プロセッサ４２により伝送パケットにパッケージ化されている。ＭＰＥＧエンコーダ４１は、システムクロック４５及び剰余Ｍカウンタ４３と協同して、圧縮ビデオ信号にタイムスタンプを挿入する。伝送プロセッサ４２は、やはり剰余カウンタ４３と協同して、伝送パケットにクロック基準を挿入する。伝送プロセッサは、出力ポートの１つにビデオ信号のビット直列伝送パケットを出力し、それと並列に、連続的に出力される伝送パケットの開始を示すタイミング信号を出力する。
【００３３】
連続伝送パケットは、補償遅延要素５０において遅延された後、スーパーパケット・フォーマット器４７に付与される。新たなトランスファーパケットの各々の開始点において、剰余Ｍカウンタ４３に表示されるカウントがラッチ４４に取り込まれる。ラッチ４４の出力は、フォーマット器４７に供給される。更に、再生レート制御コードＰＢがシステム制御器４６からスーパーパケットフォーマット器に付与される。本実施例において、カメラは実時間で通常速度で動作するものと仮定されている。従って、再生レートコードは、記録速度と等価な再生速度を反映することになる。しかしながら、カメラは通常の撮影速度よりも高い速度、例えば毎秒９０画像で動作することもある。かかる高速画像信号が、ゆっくりとした、又は変化する動きの運動画像を描写するのに用いられる場合がある。この場合、所望の撮影速度が再生レート制御コードにより伝送される。例えば、再生速度が１／３の場合、運動画像は３分の１の速度で撮像される。カメラの動作速度は、ユーザ入力４８により制御される。ユーザ入力４８は、可変コーディングの数及び圧縮パラメータを決定する。
【００３４】
伝送プロセッサから出力されるタイミング信号が新たな伝送パケットの生起を示す際、制御器４６は、フォーマット器を、先ず、再生レートコードを含む予備データブロックが図４Ｂに示す如く１２ビットのシリアル形式で出力されるように制御する。予備データブロックの後、ラッチ４４からのカウントがシリアル形式で出力され、タイムスタンプが生成される。最後に、遅延器５０からの遅延伝送パケットがシリアル形式で出力され、スーパーパケットのフォーマットが完了する。遅延要素５０において伝送パケットに生じた遅延は、タイムスタンプ及び再生レートコードを読み出すのに必要な時間に等しい。
【００３５】
スーパーパケットは、インターフェース４９の導体の制御対に存在する制御信号による制御の下、インターフェース４９の所望の一の導体に付与される。更に、制御器４６は、スーパーパケットと同期し、インターフェース４９においてＡＶＤバスの第２の導体に付与されるフレームクロック信号ＦＣを生成する。制御器４６がシステム全体の制御器であるならば、制御器４６は制御対に付与される制御信号を生成することになる。ユーザ制御器４８が信号選択及び方向を提供する。制御器４６がシステム制御器でないならば、本実施例におけるインターフェースとの相互作用は、フレームクロックの生成のみとなろう。
【００３６】
図７は、スーパーパケット発生器の更なる実施例を示している。図７において、図６の構成要素と類似し同様の機能を有する構成要素には同一の符号を付している。伝送された伝送パケットはモデムにより受信され、パケット源５１のリードソロモン・デコーダにより誤り訂正される。パケット源は、出力パルスＰを発生する。出力パルスＰは、各伝送パケットの生起と同期し、伝送パケットの生起を示す。パルスＰ及び伝送パケットは逆伝送プロセッサ５３に供給される。本実施例において、パケット源に供給される信号は、異なるプログラム及び異なるプログラム構成部分に関する時分割多重化パケットを含むものと仮定している。各パケットはプログラム標識ＰＩＤを含んでいる。プログラム標識ＰＩＤにより、パケットは各プログラム又はプログラム構成部分に対応づけられる。トランスポートプロセッサは、所望のプログラムに対応するパケットのみを選択するように構成されている。これらのパケットのペイロードは、ダイレクトメモリアクセス（ＤＭＡ）を介してバッファメモリ５４に供給される。各プログラム構成要素のペイロードは、バッファメモリの特定の領域に供給される。各プログラム構成要素プロセッサ５５、５６、５７、及び５８は構成要素信号データを必要とするので、このデータをプロセッサ５３に対して要求する。プロセッサ５３は、ＤＭＡ構造を介して適切なペイロードを読み出す。
【００３７】
伝送パケットの幾つかは、プログラムクロック基準ＰＣＲを含んでいる。プログラムクロック基準ＰＣＲは、伝送パケットの生成を、生起時点で、エンコーダシステムクロックに正確に対応付ける。伝送プロセッサ５３は、かかるＰＣＲを抽出してシステムクロック発生器５２に供給する。クロック発生器５２は、ＰＣＲを用いて、エンコーダシステムクロックにロックされた周波数のシステムクロックを発生させる。システムクロックは、逆伝送プロセッサ５３及びパケット源５１により利用される。このため、伝送パケットは元の生成タイミングに比較的良く同期している。
【００３８】
システムクロックは剰余Ｍカウンタ４３によりカウントされ、パルスＰが生じた時点、すなわち、新たな伝送パケットの開始部分がパケット源により出力された時点で、このカウンタが示すカウント値は、パルスＰに応じてラッチ４４により取り込まれる。カウンタ４３のカウント値は、ＡＶＤバスへの供給のためフォーマットすべき受信伝送ストリームから得られたパケットタイミングパルスＰに応じてラッチ４４にラッチされる。このラッチされたカウント値はタイムスタンプとして利用される。更に、対応する伝送パケットは補償遅延要素５０に供給される。要素５０からの遅延された伝送パケット、ラッチ４４からのカウンタ値すなわちタイムスタンプ、及び、制御器４６０からの再生レートコードはスーパーパケット・フォーマット器４７の各入力ポートに供給される。
【００３９】
制御器４６０は、ユーザ制御４８の下で、逆伝送プロセッサと通信し、どのプログラム伝送パケットがスーパーパケットにパッケージされるべきかを指定する。各トランスポートパケットが出現すると、受信されたパケットが所望の伝送パケットである限り、制御器４６０にパルスを付与する。このパルスに応じて、制御器４６０はフォーマット器を制御して、現在のタイムスタンプ、ＰＢ、及び伝送パケットを備えるスーパーパケットを生成させる。本実施例において、遅延要素５０は、スーパーパケットの最初の２つのデータ要素の生成時間のみならず、パケットが所望のものであることを確認するのに反転プロセッサが必要とする時間をも確保しなければならないことに留意されるべきである。
【００４０】
上述した実施例において、タイムスタンプは伝送パケットが生起された時点で生成される。しかしながら、タイムスタンプは、スーパーパケットの生成タイミング又に応じて生成されてもよい。すなわち、タイムスタンプは、スーパーパケットが出力されるべき時点又はスーパーパケットが組み立てられる時点を示すものであってもよい。これらの時点において、タイムスタンプは一般にはフレームクロックの立ち上がりエッジに対応付けられるが、この立ち上がりを示すとは限らない。しかしながら、タイムスタンプ値がどのタイミングを示すものであろうと、タイムスタンプは特定のスーパーパケット及びその中で運ばれる伝送パケットに対して特有のものである。
【００４１】
フレームクロックＦＣは固定周波数信号ではない。すなわち、フレームクロックの休止部の期間長は特定の最小値及び最大値を有している。特に、スーパーパケットを伝送パケットが利用可能な任意の時点で生成するため、フレームクロックは固定周波数でないことが望まれる。固定周波数のフレームクロックを用いることは望ましくない。なぜなら、フレームクロックの励起部の開始後に現れた伝送パケットについてのスーパーパケットの生成が、フレームクロックの次のサイクルまで遅延されるからである。タイムスタンプがスーパーパケットの生成又はフレームクロックに対応付けられるならば、図６及び図７に示すラッチ４４は、フォーマット器４７又は制御器４６、４６０によりカウント値を取り込むように制御される。
【００４２】
オーディオビデオデータＡＶＤバスシステムの第２実施例が図８に示されている。第２実施例のＡＶＤシステムは、ＩＲＤ１００、デジタル記録機４００、及び、ディスプレイ１１０を結合するために、単純化されたデイジーチェインバス５０１を採用している。この単純化されたバスは、２つの導体対Ａ／Ｂのみを有している。導体対Ａ／Ｂの各インターフェース・スイッチマトリクス１０１／１０２には、スイッチ制御ロジックＣが組み込まれている。スイッチ制御ロジックＣはバス５０１の各対の状態を監視し、例えば再生モード又は記録モード等のユーザが選択した状態に応じて、バス５０１を経由する適切な信号ルートを決定する。簡単にいえば、スイッチ制御ロジックは、信号源が信号の目的値にのみ接続され、かつ、同時に１つの信号源のみがバス対に接続されることを保証する。バス対にデータ信号が存在することは、標識Ｖｓにより示される。標識Ｖｓは、図９に例示する如く、要素４０５により発生され、要素４０１により検出される。
【００４３】
図９は、本発明に係るバス状態表示検出器を採用したデータバス送受信装置を示す。本発明の送信回路はインターフェーススイッチの各入力に接続されている。本発明の受信／検出回路は、インターフェーススイッチに接続された各バスラインに接続されている。平衡線路駆動受信技術の理論及び動作は周知である。本発明のデータ標識送信器４０５及び検出器４０１は、平衡伝送条件を用いて、伝送データに結合された際に、ＤＣ電圧データ標識Ｖｓをバス対の各導体に均等に供給する。受信バスノードにおいて、スイッチ制御ロジックの一部を構成する受信器４０１によりデータ標識Ｖの存在が検出される。こうして、インターフェースマトリクスを経て目的地へ供給されるデータ信号の存在が示される。
【００４４】
図９には、単一標識送信器４０５が、データバス５０１の単一入力ライン対に接続された状態が示されている。しかしながら、本発明の制御方法を採用するシステムは、標識送信器が、存在し得る各データ源に含まれ、又は対応付けられることを必要とする。標識送信器４０５は、ライン対Ａの各導体に均等に接続されたスイッチング・エミッタフォロワーＱ２を備えている。トランジスタＱ１は、エミッターフォロワーＱ２のベースとアースとの間に接続されたスイッチとして機能する。標識制御信号が、抵抗器Ｒ５を介してトランジスタＱ１のベース端子に結合される。標識制御信号は、例えばデジタル再生記録機における再生モードの開始等の装置作動モード指令に応じて発生され、あるいは、制御ロジックから導き出される。例えば再生モードにおいて、ロー論理すなわち公称ゼロボルト信号が制御ロジック４１０から抵抗器Ｒ５に付与される。公称ゼロボルト信号は、トランジスタＱ１をオフさせ、トランジスタＱ２のベース端子電圧を約１．６ボルトとする。
この電圧は、直列接続された抵抗器Ｒ６、Ｒ７、及びダイオードＤ１の組み合わせにより決定される。トランジスタＱ２のエミッタフォロワー動作により、エミッター電圧Ｖｓは約１ボルトとなり、この電圧は、抵抗器Ｒ１及びＲ２を介してデータバス導体に供給される。非再生モードでは、ハイ論理すなわち公称５ボルト信号がロジック４１０により発生され、抵抗器Ｒ５に付与される。抵抗器Ｒ５を介して結合された公称５ボルト信号は、トランジスタＱ１をオンさせ、トランジスタＱ２のベース端子をアースに接続する。従って、トランジスタＱ２はオフされ、標識電圧すなわち検知電圧Ｖｓは発生されない。
【００４５】
図９には、データバス５０１のバス対Ａに接続された単一標識検出器４０３が示されている。しかしながら、本発明の制御方法を採用するシステムは、スイッチマトリクスに接続された各データバス対に対して標識検出器が設けられることを必要とする。標識検出器４０３は、各バスラインと、アースに接続された抵抗器Ｒ１４及びコンデンサＣ２の並列接続との間に接続された抵抗器Ｒ３及びＲ４よりなる平衡ネットワークを備えている。抵抗器Ｒ１１及びＲ１２は各バスラインに接続され、集積回路比較増幅器Ｕ１の非反転入力において結合されている。集積回路Ｕ１の非反転入力には、＋５ボルトとアースとの間に接続された抵抗器Ｒ８及びＲ９により構成され、約０．８ボルトの電圧を生成するＤＣ電圧分割器が接続されている。データ標識Ｖｓが存在しない場合、データバスは公称アース電位すなわちゼロボルト電位となる。この公称アース電位は抵抗器Ｒ１１及びＲ１２を介してＩＣＵ１の非反転入力に結合される。このように、非反転入力に０ボルトが付与され、反転入力に０．８ボルトが付与されることにより、ＩＣＵ１の出力端子はロー電位、すなわち公称アース電位となる。データ標識Ｖｓが存在する場合、データバスはアース電位に対して公称プラス１ボルトとなる。＋１ボルトのＤＣ標識信号がＩＣＵ１の非反転入力に付与されると、その出力端子はハイ、すなわち公称供給レール電位となる。このように、集積回路Ｕ１の出力信号は、ハイレベル信号によりデータバス信号の存在を示し、ローレベル信号によりデータバス信号の不在を示す。
【００４６】
表１は、例えばＤ−ＶＨＳ等のデジタル記録機に対応する有利な自動インターフェーススイッチ装置制御器を示す。記録機モードは、例えば手動スイッチやＩＲリモートコントロールによるユーザ指令により設定される。インターフェーススイッチ装置及びデジタル記録機に対応する制御ロジックはユーザが所望するモードを決定し、適当な例えばＤ−ＶＨＳ入力又は出力端子と適当なバス導体との間の接続を確立する。
【００４７】
【表１】
0004568777.tif 000002
自動インターフェーススイッチ装置の動作は以下の通りである。例えば、再生モードが選択されると、図８の送信器４０５回路がイネーブルされ、ＤＣ感知電圧標識Ｖｓがバス駆動増幅器（図示せず）の出力に付与される。自動インターフェーススイッチ１０２に対応する標識検出器４０１／４０２は、バスラインＡ又はＢ上のＤＣ標識Ｖｓの存否を判定し、出力再生データ及びＤＣ標識電圧Ｖｓを、未だ使用されていない、すなわち、ＤＣ感知電圧が存在しないバスラインに供給する。従って、表１に示す例において、デジタル再生／記録機が再生モードにあり、バス状態が０／０にあって、何れのバス導体上にも信号が存在しないことが示されている場合には、例えばＤ−ＶＨＳであるデジタル再生／記録機からの再生データは導体Ａ及びＢの双方に結合される。
【００４８】
デジタル再生／記録機４００が記録モードとなるように制御された場合、自動インターフェーススイッチ装置は次のように機能する。自動インターフェーススイッチ１０２に対応する制御ロジックは、バスラインＡ又はＢ上のデータ標識の存否を判定する。従って、表１において、バス状態１／０は、データ信号がバスＡ上に存在することを示し、このデータ信号は例えばＤ−ＶＨＳデジタル記録機の記録入力に接続される。同様に、データ信号標識がバスＢ上に存在するならば、自動結合は記録入力をバスＢに接続する。
【００４９】
自動インターフェーススイッチの発明的側面は、デジタル再生／記録機の記録モードが選択されているが、データ信号がバスＡ及びＢの何れにも存在しない場合、すなわち、バス状態０／０の場合に現れる。かかる状況は、記録のために選択された特定のプログラムの伝送が遅延された場合に生ずる。表１は、この状況下で、記録機がＷＡＩＴすなわち記録待ち状態とされることを示している。自動インターフェーススイッチに対応する制御ロジックは、データ信号標識が何れかのバス導体上に検出されるまで、ユーザが選択した記録モードの開始を禁止する。データ標識Ｖｓの検出により、データの記録入力への供給が制御され、更に、予め選択された記録モードの開始が許可される。従って、有利な制御ロジックにより、記録媒体の不必要な消費が防止され、所望のプログラムが別の制御バスやＩＲ装置を使用することなく記録されることが保証される。
【００５０】
図１０は、オーディオビデオデータＡＶＤバスシステムの第３の実施例を示す。図１０は、デジタル記録機４００、ＩＲＤすなわちＤＳＳ受信器１００、及びディスプレイ１１０の間を接続する単純化された単一対のデイジーチェインバスを示す。有利な自動制御器Ｃは、例えばＤ−ＶＨＳであるデジタル記録機４００に対応するインターフェーススイッチ１０２、及び、受信器１００及びディスプレイ１１０に対応するインターフェーススイッチ装置１０１に接続されている。表２は、例えばＤＳＳＴＭ受信器１００、及び、例えばデータ信号源デジタル記録／再生機４００に対応するインターフェーススイッチ１０１の制御器Ｃの自動機能を示す。受信モードは、例えば図示しない手動入力やＩＲリモートコントロール等のユーザ指令により設定される。受信器は単一対バスＡにデータを出力し、又は、単一対バスＡから信号を受けるように制御される。インターフェーススイッチ装置に対応する制御ロジック及びデジタル記録機は、ユーザが所望するモードを判定し、導体Ａと、受信器１００の適当な入力又は出力端子との間の接続を確立する。
【００５１】
【表２】
0004568777.tif 000003
自動インターフェーススイッチ装置の動作は以下の通りである。例えば、ユーザが、受信器が特定のプログラムデータストリームを受信し出力するように設定する。受信器１００の自動インターフェーススイッチ１０１に対応する制御ロジックは、バスラインＡ上に例えばＤＣ感知電圧Ｖｓであるデータ信号標識が存在するか否かを判定する。バスラインＡ上の標識の不存在は、デジタル記録／再生機４００がデータを出力しておらず、従って、バスラインＡは受信器１００の出力データの伝送に使用できることを示す。受信器出力データは表示用デコード及び接続のため、受信器デコーダ入力にも結合される。ユーザが再生モードを開始すると、制御器４１０は記録／再生機４００に対する再生コマンドを生成し、更に、データ標識Ｖｓの生成を許可する。標識Ｖｓは、例えば自動インターフェーススイッチ１０２に供給される再生データストリームに対称的に付加される。標識検出器（例えば図８の４０１／２／３／４又は図１０の４０１／３）は、例えばバスライン対Ａ上の標識Ｖｓの存在を判定し、データストリーム及び標識のバス対Ａへの供給を許可する。受信機１００内のインターフェーススイッチ装置１０１は標識電圧Ｖｓを検出し、ＩＲＤ１００によるデコード及びモニター１１０での表示のため再生データの接続を許可する。従って、簡単な単一対バスにより、制御バス導体を使用することなく、２つの信号源と監視入力との間の自動接続が実現される。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例である複数のバス／デバイスインターフェースを含むバスハードウェアのデイジーチェイン接続のブロック図である。
【図２】図１のバスインターフェースの１つの一部のブロック図である。
【図３】データバスを介してタイミング擾乱源へ接続された受信器及び本発明のスーパーパケット回復ブロックを示す第１のシステムブロック図である。
【図４Ａ】第１の構成に係るバス・スーパーパケットの波形を示す図である。
【図４Ｂ】別のスーパーパケット構成を示す図である。
【図５】デジタル記録再生装置に結合された受信器を含み、本発明の種々の実施例を採用したシステムのブロック図である。
【図６】スーパーパケットを生成する装置のブロック図である。
【図７】スーパーパケットを生成する装置のブロック図である。
【図８】デジタル記録再生装置に結合された受信器を含み、本発明の種々の実施例を採用した更なるシステムのブロック図である。
【図９】図８及び図１０で有利に用いられる本発明の制御装置の回路図である。
【図１０】デジタル記録再生装置に結合された受信器を含み、本発明の種々の実施例を採用した別のシステムのブロック図である。
【符号の説明】
【００５３】
５０  装置
９８  処理手段
１００  装置
１０２  装置バスインターフェース
４００  装置
４０１  タイムスタンプ
５００  バス
５０１  バス
【図１】
0004568777.tif 000004
【図２】
0004568777.tif 000005
【図３】
0004568777.tif 000006
【図４Ａ】
0004568777.tif 000007
【図４Ｂ】
0004568777.tif 000008
【図５】
0004568777.tif 000009
【図６】
0004568777.tif 000010
【図７】
0004568777.tif 000011
【図８】
0004568777.tif 000012
【図９】
0004568777.tif 000013
【図１０】
0004568777.tif 000014