(57)【特許請求の範囲】
【請求項１】
走査線と信号線の交差部に対応して配置された画素部を構成する結合容量に供給する所要レベルのカップリング電圧を出力する出力回路と、比較器を備え、
プリチャージ期間中、前記出力回路の出力電圧を前記比較器により判定し、該比較器の出力を前記出力回路にフィードバックし、
前記出力回路から出力する前記カップリング電圧に至るまでのプリチャージ電圧を制御するようにした
ことを特徴とするプリチャージ制御方法。
【請求項２】
前記出力回路の出力電圧を、フィードバック経路を通じて直接、前記出力回路の入力側にフィードバックする
ことを特徴とする請求項１記載のプリチャージ制御方法。
【請求項３】
前記出力回路の出力電圧をモニタし、電圧−電流帰還回路を通じて前記出力回路のバイアス電流を制御する
ことを特徴とする請求項２記載のプリチャージ制御方法。
【請求項４】
前記出力回路を、駆動トランジスタと定電流源からなるソースフォロア回路で構成し、
前記出力回路の出力端と前記定電流源との間に接続したスイッチ素子を、前記比較器の出力で制御する
ことを特徴とする請求項１記載のプリチャージ制御方法。
【請求項５】
前記出力回路を、駆動トランジスタと定電流源からなるソースフォロア回路で構成し、
前記出力回路の出力電圧を、前記フィードバック経路を構成するダイオード接続のトランジスタを介して前記出力回路の入力側にフィードバックし、
前記出力回路の出力端と前記定電流源との間に接続したスイッチ素子を、前記比較器の出力で制御する
ことを特徴とする請求項２記載のプリチャージ制御方法。
【請求項６】
前記出力回路を、駆動トランジスタと定電流源からなるソースフォロア回路で構成し、
前記出力回路の出力電圧を、前記フィードバック経路を構成するダイオード接続のトランジスタを介して前記出力回路の入力側にフィードバックし、
カレントミラー回路を設けて、前記ダイオード接続のトランジスタに流れる電流を、前記駆動トランジスタに流れる電流と同じになるように制御し、
前記カレントミラー回路を形成する２系列の電流路に設けたそれぞれのスイッチ素子を、前記比較器の出力で制御する
ことを特徴とする請求項２記載のプリチャージ制御方法。
【請求項７】
前記出力回路を、駆動トランジスタと定電流源からなるソースフォロア回路で構成し、
前記出力回路の出力電圧を、ダイオード接続のトランジスタを介して前記出力回路の入力側にフィードバックし、
カレントミラー回路を設けて、前記ダイオード接続のトランジスタに流れる電流を、前記駆動トランジスタに流れる電流と同じになるように制御し、
前記カレントミラー回路を形成する２系列の電流路に設けたそれぞれのスイッチ素子を、前記比較器の出力で制御し、
前記ソースフォロア回路の定電流源となる第１トランジスタと、基準電流が流れる第２トランジスタと、増幅器とからなる電圧−電流帰還回路を設け、前記出力回路の出力電圧に基いて前記増幅器からの出力で前記第１トランジスタのゲートを制御し、前記第１トランジスタにおけるバイアス電流を制御する
ことを特徴とする請求項３記載のプリチャージ制御方法。
【請求項８】
プリチャージ時の定電流源となる前記第１トランジスタに、通常動作時の定電流源となる第３トランジスタを並列接続し、
前記第１トランジスタと前記第３トランジスタを、前記プリチャージ時と前記通常動作時で切り替える
ことを特徴とする請求項７記載のプリチャージ制御方法。
【請求項９】
走査線と信号線の交差部に対応して配置された画素部を構成する結合容量に供給する所要レベルのカップリング電圧を出力する出力回路の出力電圧と基準電圧とを比較し、
前記出力電圧と前記基準電圧とを比較して得られた出力を前記出力回路にフィードバックし、
前記出力回路から出力する前記カップリング電圧に至るまでのプリチャージ電圧を制御するようにした
プリチャージ制御方法。
【請求項１０】
走査線と信号線の交差部に対応して配置された、スイッチ素子と画素セルと結合容量からなる画素部と、
前記結合容量にカップリング電圧を供給する電圧生成回路を有し、
前記電圧生成回路は、前記カップリング電圧を出力する出力回路と、比較器を備え、
プリチャージ期間中、前記出力回路の出力電圧を前記比較器により判定し、該比較器の出力を前記出力回路にフィードバックし、
前記出力回路から出力する前記カップリング電圧に至るまでのプリチャージ電圧を制御するようにして成る
ことを特徴とする表示装置。
【請求項１１】
前記出力回路の出力電圧をフィードバック経路を通じて直接、前記出力回路の入力側にフィードバックして成る
ことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記出力回路の出力電圧をモニタし前記出力回路のバイアス電流を制御する電圧―電流帰還回路が設けられて成る
ことを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記出力回路が、駆動トランジスタと定電流源からなるソースフォロア回路で構成され、
前記出力回路の出力端と前記定電流源との間に接続されたスイッチ素子が、前記比較器の出力で制御されて成る
ことを特徴とする請求項１０記載の表示装置。
【請求項１４】
前記出力回路が、駆動トランジスタと定電流源からなるソースフォロア回路で構成され、
前記出力回路の出力端と入力端間にダイオード接続のトランジスタを接続したフィードバック経路が設けられ、
前記出力回路の出力端と前記定電流源との間に接続されたスイッチ素子が前記比較器の出力で制御されて成る
ことを特徴とする請求項１１記載の表示装置。
【請求項１５】
前記出力回路が、駆動トランジスタと定電流源からなるソースフォロア回路で構成され、
前記出力回路の出力端と入力端間にダイオード接続のトランジスタを接続したフィードバック経路が設けられ、
前記ダイオード接続のトランジスタに流れる電流を前記駆動トランジスタに流れる電流と同じにするカレントミラー回路が設けられ、
前記カレントミラー回路を形成する２系列の電流路に設けたそれぞれのスイッチ素子を、前記比較器の出力で制御して成る
ことを特徴とする請求項１１記載の表示装置。
【請求項１６】
前記出力回路が、駆動トランジスタと定電流源からなるソースフォロア回路で構成され、
前記出力回路の出力端と入力端間にダイオード接続のトランジスタを接続したフィードバック経路が設けられ、
前記ダイオード接続のトランジスタに流れる電流を前記駆動トランジスタに流れる電流と同じにするカレントミラー回路が設けられ、
前記ソースフォロア回路の定電流源となる第１トランジスタと、基準電流が流れる第２トランジスタと、増幅器とからなり、前記出力回路の出力電圧に基いて前記増幅器からの出力で前記第１トランジスタのゲートを制御し、前記第１トランジスタにおけるバイアス電流を制御する電圧−電流帰還回路が設けられ、
前記カレントミラー回路を形成する２系列の電流路に設けたそれぞれのスイッチ素子を、前記比較器の出力で制御して成る
ことを特徴とする請求項１２記載の表示装置。
【請求項１７】
プリチャージ時の定電流源となる前記第１トランジスタに、通常動作時の定電流源となる第３トランジスタが並列接続され、
前記第１トランジスタと前記第３トランジスタを、前記プリチャージ時と前記通常動作時で切り替えるようにして成る
ことを特徴とする請求項１６記載の表示装置。
【請求項１８】
走査線と信号線の交差部に対応して配置された、スイッチ素子と結合容量とを有する画素部と、
前記結合容量にカップリング電圧を供給する電圧生成回路とを備え、
前記電圧生成回路は、前記カップリング電圧を出力する出力回路を有し、
プリチャージ期間中、前記出力回路の出力電圧と基準電圧とを比較して得られた出力を前記出力回路にフィードバックし、
前記出力回路から出力する前記カップリング電圧に至るまでのプリチャージ電圧を制御するようにして成る
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリチャージ制御方法、及びこのプリチャージ制御方法を用いた表示装置に関する。
【背景技術】
【０００２】
表示装置、例えば液晶表示装置の駆動方式として、容量結合駆動方式が知られている。容量駆動方式の液晶表示装置では、走査線と信号線の各交差部に対応して、スイッチ素子と液晶画素セルと結合容量Ｃｓとからなる画素部が形成され、画素セルに対して画像信号Ｖｓｉｇを書き込んだ後、結合容量Ｃｓを用いて画素セルの電位にオフセット電圧を加えて、画素セルを駆動している（特許文献１参照）。すなわち、画素セルに画像信号Ｖｓｉｇ書き込んだ後、結合容量Ｃｓを所要のＣｓ電圧（以下、カップリング電圧という）Ｖｃｓで駆動し、画素セルを画像信号Ｖｓｉｇとカップリング電圧Ｖｃｓの加算した画素電位で駆動している。この容量駆動方式によれば、画像信号Ｖｓｉｇの振幅が小さくて済むので高速に書き込むことができると共に、低消費電力化を図ることができる。
【０００３】
容量結合駆動を行った場合の画素セルに印加される画素電位Ｖｐｉｘは、数１で表される（特許文献２参照）。
【０００４】
〔数１〕
Ｖｐｉｘ＝Ｖｓｉｇ＋（Ｃｓ／（Ｃｓ＋Ｃｌｃ））×Ｖｃｓ
ここで、Ｖｐｉｘは画素電位、Ｖｓｉｇは画像信号（信号線の振幅）、Ｃｓは結合容量、Ｃｌｃは対向電極に対して液晶セルの容量、Ｖｃｓは結合容量Ｃｓを駆動するためのカップリング電圧である。
【０００５】
従来、結合容量Ｃｓを駆動するカップリング電圧Ｖｃｓは、ある固定電位としていたが、数１に示すように、画素電位Ｖｐｉｘが画素セルの保持容量Ｃｌｃと結合容量Ｃｓとの容量比に依存するために、製造ばらつき、並びに周囲温度による比誘電率の変動が歩留りの低下、並びに画質の悪化を招く。そこで、カップリング電圧Ｖｃｓを制御し、製造ばらつき、周囲温度（いわゆる環境温度）に依存せず最適なカップリング電圧Ｖｃｓで駆動する方法が特許文献２に示されている。
【０００６】
特許文献３には、後述する駆動回路のプリチャージ動作について開示されている。
【０００７】
【特許文献１】特開２００１−２５５８５１号公報
【特許文献２】特開２００７−４７２２１号公報
【特許文献３】特開２００５−９９１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、特許文献２では、最適なカップリング電圧に制御しているのは、画素の有効表示が開始された後であり、有効表示開始の初期段階では最適なカップリング電圧値と表示装置に供給されるカップリング電圧値との間には誤差が生じる。この誤差は、例えば起動初期段階でパネル画面全面のコントラストが高くなり、逆にパネル全面が暗く表示される問題を引き起こす。また、後述の図１６の出力波形１０２で示すような、正常に最適なカップリング電圧Ｖｃｓが出力されるまでにかかる時間が遅い場合には、画面のにじみとして感じられる。
【０００９】
そこで、製造ばらつき、温度変化に関わらず、表示装置の起動初期において、カップリング電圧を自動補正して最適な値にすること、すなわち、最適なカップリング電圧に至るまでのプリチャージ動作を適正に制御して、プリチャージ誤差を可及的にゼロになるように低減してプリチャージ期間を短縮し、画質の向上を図ることが望まれる。
【００１０】
今、図１７に示すローパスフィルタＬＰＦを用いた出力回路系を考える。この出力回路系は、出力回路１の出力電圧Ｖｏｕｔを比較器２に入力し、基準電圧Ｖｒｅｆと比較して判定し、その判定結果の出力をチャージポンプ３とローパスフィルタ（ＬＰＦ）４を介して再び出力回路１に帰還するように構成される。このような出力回路系においては、プリチャージ動作として、出力負荷容量（Ｃｏｕｔ）並びに出力回路１の入力容量に相当するローパスフィルタ（ＬＰＦ）４の容量Ｃｉｎの電位をある値にプリチャージしなければならない。特許文献３においては、駆動回路のプリチャージ動作が示されている。
【００１１】
しかし、特許文献３は出力負荷容量に対してプリチャージを行うためのものであり、図１６で示す出力回路系の用途においては、出力回路１の出力電圧Ｖｏｕｔに対して唯一決まる入力電圧に容量Ｃｉｎをプリチャージしなければならない。なぜなら、入力側の容量Ｃｉｎもしくは出力負荷容量Ｃｏｕｔのどちらか一方のみプリチャージすると、プリチャージ制御が終了した後の動作点が通常動作中の動作点と一致せず、出力誤差を生じてしまう可能性がある。それ故、出力負荷容量Ｃｏｕｔと入力側の負荷容量Ｃｉｎを同時にプリチャージしなければならない。
【００１２】
図１６に、プリチャージ期間の前後でプリチャージ誤差が生じた場合の出力波形を模式的に示す。図１６において、縦軸に出力電圧をとり、横軸に時間をとる。起動時から最適な出力電圧Ｖｃｓに至るまでの期間がプリチャージ期間（液晶パネルにおいてはブランキング期間に相当する）Ａであり、出力電圧Ｖｃｓが得られた以後は通常動作期間Ｃとなる。曲線１０１はプリチャージ電圧を制御した場合の出力波形、曲線１０２はプリチャージ電圧を制御しない場合の出力波形を示す。曲線（出力波形）１０１及び１０２間のプリチャージ期間終了前後の電圧差をプリチャージ誤差Ｃと言う。
【００１３】
図１６に示したプリチャージ誤差Ｃと復帰時間Ｄが人の目の感度範囲内であれば画面のにじみとして認識される。そのためプリチャージ電圧の定量性が必要となる。
【００１４】
また、ソースフォロアの出力回路を用いた場合に、出力負荷容量Ｃｏｕｔと入力容量Ｃｉｎにそれぞれ適当な一定電圧を印加する方法が考えられる。しかし、（出力電圧−入力電圧）＝Ｖｇｓ≒Ｖｔｈは、製造プロセスに起因したばらつきに依存するために、一様に固定電位を印加してもプリチャージ誤差Ｄが生じてしまう。
【００１５】
そこで、電源電圧、製造ばらつき、負荷電流などによらず最適なプリチャージ電圧に制御する回路が必要になる。
【００１６】
一方で、プリチャージ機能も含めた出力回路の低電源電圧化、並びに広ダイナミックレンジの実現が求められている。その理由について述べる。液晶表示装置において、容量結合駆動を行った場合の画素電位Ｖｐｉｘは、前述の数１の式で表される。
【００１７】
近年、液晶表示装置の低消費電力化を達成するために低電源電圧での動作が求められている。しかしながら、例えばＶＡ液晶において白色表示の画素電位は、およそ４Ｖ程度必要である。また、消費電力の観点から画像信号Ｖｓｉｇの振幅を大きくすることは得策ではないことが知られている。つまり、数１の式に従えば、低電源電圧化においても高いＶｃｓ電圧が求められ、プリチャージで制御できる入力電圧Ｖｉｎ並びに出力電圧Ｖｏｕｔのダイナミックレンジが広く、電源電圧付近まで出力を可能にする回路構成は、これらの問題を解決することが出来る。
【００１８】
上記の課題は、液晶表示装置に限らず、容量結合駆動方式の有機エレクトロルミネッセンス表示装置においても生じる。
【００１９】
本発明は、上述の点に鑑み、適正な所要レベル電圧を出力する電圧生成回路において、起動時の適正な所要レベル電圧に至るまでのプリチャージ動作の精度を向上し、プリチャージ期間の短縮を実現するようにしたプリチャージ制御方法を提供するものである。
本発明は、さらにダイナミックレンジの広いプリチャージ動作をも可能にしたプリチャージ制御方法を提供するものである。
本発明は、上記のプリチャージ制御方法を用いた表示装置を提供するものである。
【課題を解決するための手段】
【００２０】
本発明に係るプリチャージ制御方法は、走査線と信号線の交差部に対応して配置された画素部を構成する結合容量に供給する所要レベルのカップリング電圧を出力する出力回路と、比較器を備え、プリチャージ期間中、出力回路の出力電圧を比較器により判定し、該比較器の出力を出力回路にフィードバックし、出力回路から出力するカップリング電圧に至るまでのプリチャージ電圧を制御するようにしたことを特徴とする。
【００２１】
本発明のプリチャージ制御方法では、出力回路の出力電圧を比較器を介して出力回路にフィードバックすることにより、出力回路の出力電圧を適切にプリチャージして、通常動作開始直後から適切な所要レベル電圧を出力することができる。すなわち、プリチャージ誤差を低減できる。
【００２２】
本発明に係るプリチャージ制御方法は、上記第１の本発明の制御方法において、さらに出力回路の出力電圧をフィードバック経路を通じて直接、出力回路の入力側にフィードバックすることを特徴とする。
【００２３】
本発明のプリチャージ制御方法では、さらに出力回路の出力電圧をフィードバック経路を通じて直接、出力回路の入力側にフィードバックするので、出力回路の入出力の両方を適切にプリチャージすることができ、プリチャージ誤差をさらに低減し、プリチャージ精度を高めることができる。
【００２４】
本発明に係るプリチャージ制御方法は、上記第２の本発明の制御方法において、さらに出力回路の出力電圧をモニタし、電圧―電流帰還回路を通じて出力回路のバイアス電流を制御することを特徴とする。
【００２５】
本発明のプリチャージ制御方法では、さらに出力回路の出力電圧をモニタし、電圧−電流帰還回路を通じて出力回路のバイアス電流を制御することにより、プリチャージ精度を高めつつ、電源電圧近傍までプリチャージを可能にする。これにより、出力回路における出力電圧の広ダイナミックレンジ化が図られる。
【００２６】
本発明に係るプリチャージ制御方法は、走査線と信号線の交差部に対応して配置された画素部を構成する結合容量に供給する所要レベルのカップリング電圧を出力する出力回路の出力電圧と基準電圧とを比較し、出力電圧と基準電圧とを比較して得られた出力を出力回路にフィードバックし、出力回路から出力するカップリング電圧に至るまでのプリチャージ電圧を制御するようにしたことを特徴とする。
【００２７】
本発明に係る表示装置は、走査線と信号線の交差部に対応して配置された、スイッチ素子と画素セルと結合容量からなる画素部と、結合容量にカップリング電圧を供給する電圧生成回路を有し、電圧生成回路は、前記カップリング電圧を出力する出力回路と、比較器を備え、プリチャージ期間中、出力回路の出力電圧を前記比較器により判定し、該比較器の出力を出力回路にフィードバックし、出力回路から出力するカップリング電圧に至るまでのプリチャージ電圧を制御するようにして成ることを特徴とする。
【００２８】
本発明の表示装置では、出力回路の出力電圧を比較器を介して出力回路にフィードバックすることにより、出力回路の出力電圧を適切にプリチャージして、通常動作開始直後から適切な所要レベル電圧を出力することができる。すなわち、最適なカップリング電圧に至るプリチャージの際のプリチャージ誤差を低減できる。
【００２９】
本発明に係る表示装置は、上記第５の本発明の表示装置において、さらに出力回路の出力電圧をフィードバック経路を通じて直接、出力回路の入力側にフィードバックして成ることを特徴とする。
【００３０】
本発明の表示装置では、さらに出力回路の出力を直接、出力回路の入力側にフィードバックするので、出力回路の入出力の両方を適切にプリチャージすることができ、プリチャージ誤差をさらに低減でき、プリチャージ精度を高めることができる。
【００３１】
本発明に係る表示装置は、上記第６の本発明の表示装置において、さらに出力回路の出力電圧をモニタし出力回路のバイアス電流を制御する電圧−電流帰還回路が設けられて成ることを特徴とする。
【００３２】
本発明の表示装置では、さらに出力回路の出力電圧をモニタし、電圧−電流帰還回路を通じて出力回路のバイアス電流を制御することにより、プリチャージ精度を高めつつ、電源電圧近傍までプリチャージを可能にする。これにより、出力回路における出力電圧の広ダイナミックレンジ化が図られる。
【００３３】
本発明に係る表示装置は、走査線と信号線の交差部に対応して配置された、スイッチ素子と結合容量とを有する画素部と、結合容量にカップリング電圧を供給する電圧生成回路とを備える。電圧生成回路は、カップリング電圧を出力する出力回路を有し、リチャージ期間中、出力回路の出力電圧と基準電圧とを比較して得られた出力を出力回路にフィードバックし、出力回路から出力するカップリング電圧に至るまでのプリチャージ電圧を制御するようにして成ることを特徴とする。
【発明の効果】
【００３４】
本発明に係るプリチャージ制御方法によれば、画素部の結合容量に供給する所要レベルのカップリング電圧を出力する出力回路において、起動時の適正な所要レベルのカップリング電圧に至るまでのプリチャージ動作の精度を向上し、プリチャージ期間を短縮することができる。これにより、通常動作の立ち上がりを早めることができる。
本発明に係るプリチャージ制御方法によれば、電圧−電流帰還回路を通じて出力回路のバイアス電流を制御することにより、さらに出力回路における出力電圧のダイナミックレンジを広げることができる。
【００３５】
本発明の表示装置によれば、画素部の結合容量を駆動する適正なカップリング電圧を出力する電圧生成回路において、起動時の適正なカップリング電圧に至るプリチャージ動作の精度を向上し、プリチャージ帰還を短縮することができる。これにより、表示装置の通常動作の立ち上がりを早めることができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して本発明の実施の形態を説明する。
【００３７】
図１に、表示装置として、容量結合駆動方式の液晶表示装置の概略構成を示す。本実施の形態に係る液晶表示装置１は、複数の画素部２が２次元的に配列された画素アレイ部３と、この画素アレイ部３を駆動する垂直駆動回路４と、水平駆動回路５と、電圧生成回路６とを備えて成る。各画素部２は、行状に配された走査線８と列状に配された信号線９の交差部に対応して配置される。各画素部２は、スイッチ素子となる薄膜トランジスタ１１と、この薄膜トランジスタ１１に接続された画素セル（すなわち液晶セル）１２と、結合容量Ｃｓとから構成される。
【００３８】
薄膜トランジスタ１１は、そのゲートが走査線８に接続され、ソースが信号線９に接続され、ドレインが画素セル１２の画素電極に接続される。また、各画素部２に設けられた結合容量Ｃｓは、その一端が各薄膜トランジスタ１１のドレインに接続され、他端が電圧生成回路６の出力端に接続される。
【００３９】
垂直駆動回路４は、各走査線８を順次に走査して１水平期間毎に１行分の画素列を選択する。水平駆動回路５は、各信号線９を通じて画像信号Ｖｓｉｇを出力し、１水平期間内で垂直駆動回路４により選択された１行分の画素セル１２に薄膜トランジスタ１１を介して供給される。一方、電圧生成回路６から所要レベル電圧、すなわち結合容量Ｃｓを駆動するためのカップリング電圧Ｖｃｓが出力され、このカップリング電圧Ｖｃｓが結合容量Ｃｓを介して各画素セル１２の画素電極に印加される。すなわち、画素セル１２では、画像信号Ｖｓｉｇとカップリング電圧Ｖｃｓが加算された画素電圧が印加される。
【００４０】
本実施の形態では、電圧生成回路６を、カップリング電圧Ｖｃｓを最適に制御しつつ、起動時（ブランキング期間）に少ない誤差でプリチャージ動作を行えるようにした構成とする。プリチャージ動作とは、電圧生成回路６において、起動時に最適なカップリング電圧Ｖｃｓに至るまでプリチャージ電圧が上昇する期間の動作をいう。
【００４１】
図２に、本発明に係る電圧生成回路６の第１実施の形態のブロック構成を示す。本実施の形態の電圧生成回路６１は、出力回路２１と、比較器２２を備え、プリチャージ期間中、出力回路２１の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較器２２によって判定し、その比較器２２の出力を出力回路２１の入力側に帰還するように構成される。前述の図１６に示したローパスフィルタ４は容量（Ｃｉｎ）であり、図２において、出力回路２１における入力容量Ｃｉｎとなる。出力回路２１の入力端には入力電圧Ｖｉｎが入力される。出力回路２１の出力端には出力容量Ｃｏｕｔが接続される。
【００４２】
ここで、図３に示すように、比較器２２に入力する基準電圧Ｖｒｅｆを決定するシステムの詳細は省略するが、基準電圧Ｖｒｅｆは欲しい最適な画素電位Ｖｐｉｘを１／ｎにした一定電圧とする。また、この基準電圧Ｖｒｅｆに基づき、比較器２２に入力する出力電圧は、画像信号Ｖｓｉｇと出力電圧Ｖｏｕｔが加算された点Ｐ（画素電極）で得られた画素電位Ｖｐｉｘを電圧低減回路２３を介して１／ｎに低減した電圧Ｖｏｕｔ′とする。この構成は、以下の実施の形態においても同様である。
【００４３】
図４に、図２の第１実施の形態の電圧生成回路６１、特にその具体的なプリチャージ回路構成の一例を示す。本実施の形態の回路構成は、出力回路２１が例えばｐチャネルＭＯＳトランジスタからなる駆動トランジスタＴＰ１と、定電流源３２とからなるソースフォロア回路により構成される。駆動トランジスタＴＰ１のソースと定電流源３２との接続中点から出力端が導出される。定電流源３２と接続中点の間に第１のスイッチＳＷ１が接続され、駆動トランジスタＴＰ１のドレインとグランド（接地）間に第２のスイッチＳＷ２が接続される。ソースフォロア回路の入力端、すなわち駆動トランジスタＴＰ１ゲートに入力容量Ｃｉｎが接続され、出力端に出力容量Ｃｏｕｔが接続される。ソースフォロア回路の入力端に入力電圧Ｖｉｎが供給される。第１スイッチＳＷ１は比較器２２の出力でオン・オフ制御される。Ｉｏｕｔは、出力負荷電流を示し、画素部側で消費される電流である。
【００４４】
次に、図４のプリチャージ回路構成を有する電圧生成回路６１の動作を説明する。第２のスイッチＳＷ２は、プリチャージ期間中、常時オフ状態である。第１のスイッチＳＷ１はプリチャージ期間中、比較器２２の出力でオン・オフ制御される。すなわち、第１のスイッチＳＷ１は、プリチャージ期間中、出力回路２１の出力電圧Ｖｏｕｔと、比較器２２の基準電圧Ｖｒｅｆとの比較結果に応じて、オン・オフする。
【００４５】
すなわち、Ｖｏｕｔ＜Ｖｒｅｆのとき、スイッチＳＷ１＝オン、
Ｖｏｕｔ＞Ｖｒｅｆのとき、スイッチＳＷ１＝オフとなる。
【００４６】
初期状態として、出力電圧Ｖｏｕｔが最適なプリチャージ電圧（＝Ｖｃｓ）よりも低いとする。このとき、プリチャージ開始と同時に第１のスイッチＳＷ１がオンし、定電流源３２から流れるバイアス電流Ｉの一部は出力負荷電流Ｉｏｕｔとして消費され、残りの部分が出力容量Ｃｏｕｔに流れ、出力容量として充電する。
【００４７】
出力容量Ｃｏｕｔが充電され、出力電圧Ｖｏｕｔが比較器２２の基準電圧Ｖｒｅｆと等しくなったとき、第１のスイッチＳＷ１がオフとなり、定電流源３２からのバイアス電流Ｉの供給がなくなる。
【００４８】
出力電圧Ｖｏｕｔが最適なプリチャージ電圧より高くなると、第１のスイッチＳＷ１がオフする。Ｃｏｕｔへのバイアス電流Ｉの供給が遮断され、Ｉｏｕｔ≠０ならば出力容量Ｃｏｕｔから電荷が放電され、Ｖｏｕｔ＜Ｖｒｅｆとなったところで第１のスイッチＳＷ１が再びオンすることでバイアス電流Ｉが供給される。動作を繰り返すことにより、最終的に
Ｖｏｕｔ＝Ｖｒｅｆ
で平衡状態となる。
【００４９】
上述の第１実施の形態によれば、電圧生成回路において、その出力回路の出力電圧Ｖｏｕｔを比較器を介して出力回路にフィードバックしている。具体的には、比較器の判定結果により、第１のスイッチＳＷ１をオン・オフ制御して、駆動トランジスタＴＰ１へのバイアス電流の流れを制御し、最終的に出力回路から適正なプリチャージ電圧、すなわち最適カップリング電圧Ｖｃｓを得ている。従って、従来のカップリング電圧を固定電圧とした場合に比べて、プリチャージ誤差を低減し、起動時のプリチャージ動作の精度を高めることができる。
【００５０】
カップリング電圧Ｖｃｓを最適に制御しつつ、プリチャージ動作の精度を高め、プリチャージ期間、すなわち起動完了するまでの時間を短縮することができる。表示装置においては、通常動作を早め、表示初期の画質劣化を回避することができる。
【００５１】
ここで、本発明の実施の形態では、入力容量Ｃｉｎ、出力容量Ｃｏｕｔが共に、大きな容量値を有している。出力容量Ｃｏｕｔでは、例えば、用途として画素の結合容量Ｃｓの駆動電源として用いられるので、一度に駆動する結合容量Ｃｓ(画素１ライン分)の合計値よりもはるかに大きい必要がある。そうしないと、結合容量Ｃｓに電荷を供給した途端、出力電圧Ｖｏｕｔが低下してしまう。供給先の容量は、物にもよるが、ｐＦ〜ｎＦのオーダなので、出力容量Ｃｏｕｔは、μＦ（１０−６Ｆ）程度を用いるのが一般的である。入力容量Ｃｉｎについても、例えば液晶表示層落ちの用途として出力容量Ｃｏｕｔに大きな容量を用いているため、制御システムとして安定動作させるためには、出力容量Ｃｏｕｔと同程度の大きさの容量が必要になる。そのため、入力容量ＣｉｎもμＦ程度となる。この構成は、以下の実施の形態においても同様である。
【００５２】
図５に、本発明に係る電圧生成回路の好ましい第２実施の形態のブロック構成を示す。
【００５３】
前述の図２に示すブロック構成では、出力回路２１を一般的なソースフォロア回路で構成した場合、数２の関係が成り立つ。
【００５４】
〔数２〕
Ｖｏｕｔ＝Ｖｉｎ＋｜Ｖｇｓ（ＩＤ）｜
【００５５】
ここで、Ｖｇｓ（ＩＤ）は、駆動トランジスタＴＰ１のゲート・ソース間電圧であり、駆動トランジスタに流れるバイアス電流ＩＤ、製造ばらつき、温度などの条件により異なる。それ故、出力電圧Ｖｏｕｔに対して入力電圧Ｖｉｎに一様な定電圧を印加すると、プリチャージ誤差を生じ易くなる。つまり、出力側だけを所要電圧にチャージしても入力側に制御されていない一定電圧を印加していては、出力電圧は入力電圧に引きずられてプリチャージ誤差を生じることになる。
【００５６】
図５の第２実施の形態は、上記点を改善する１つの方法である。本実施の形態に係る電圧生成回路６２は、出力回路２１と比較器２２を備えると共に、さらに出力回路２１の入出力間に、出力電圧Ｖｏｕｔを入力側へ直接、フィードバックするフィードバック経路２３を設けて構成される。その他の構成、接続関係は、図２と同様であるので、詳細説明は省略する。本実施の形態では、製造プロセス条件、負荷条件に応じて出力回路２１の出力電圧Ｖｏｕｔから最適な入力電圧Ｖｉｎを決定する制御を行うことができる。
【００５７】
図６に、図５の第２実施の形態の電圧生成回路６２、特にその具体的プリチャージ回路構成の一例を示す。本実施の形態の回路構成は、前述と同様に、出力回路２１が例えばｐチャネルＭＯＳトランジスタからなる駆動トランジスタＴＰ１と、定電流源３２とからなるソースフォロア回路により構成される。駆動トランジスタＴＰ１のソースと定電流源３２との接続中点から出力端が導出される。定電流源３２と接続中点の間に第１のスイッチＳＷ１が接続され、駆動トランジスタＴＰ１のドレインとグランド（接地）間に第２のスイッチＳＷ２が接続される。ソースフォロア回路の入力端、すなわち駆動トランジスタＴＰ１のゲートに入力容量Ｃｉｎが接続され、出力端に出力容量Ｃｏｕｔが接続される。ソースフォロア回路の入力端に入力電圧Ｖｉｎが供給される。第１のスイッチＳＷ１は比較器２２の出力でオン・オフ制御される。
【００５８】
本実施の形態では、さらに、駆動トランジスタＴＰ１のドレイン、すなわち上記接続中点とソースフォロア回路の入力端となる駆動トランジスタ３１のゲートとの間に、第３のスイッチＳＷ３を介してダイオード接続のトランジスタＴＰ２がゲートに向って順方向となるように接続される。図６ではダイオード接続のトランジスタＴＰ２を、簡略化したダイオード記号で記している。このダイオード接続のトランジスタＴＰ２によりフィードバック経路２３が構成される。ダイオード接続のトランジスタＴＰ２は、実際にはｐチャネルＭＯＳトランジスタのゲートとドレインを接続して構成される。ダイオード接続のトランジスタＴＰ２は、順方向となるように、そのソースを出力端側、すなわち駆動トランジスタＴＰ１のソースに接続し、そのゲート及びドレインを入力端、すなわち駆動トランジスタＴＰ１のゲートに接続する。このｐチャネルトランジスタを用いたダイオード接続のトランジスタＴＰ２のチャネル長Ｌ、及びチャネル幅Ｗは、ｐチャネルトランジスタからなる駆動トランジスタＴＰ１のそれと同等である。
【００５９】
Ｉは定電圧源３２から流れるバイアス電流、Ｉｏｕｔは出力回路２１の出力側に接続された出力負荷電流を示す。バイアス電流Ｉは出力負荷電流Ｉｏｕｔより大とする（Ｉｏｕｔ＜Ｉ）。Ｃｉｎ、Ｃｏｕｔはそれぞれ出力回路２１の入力容量、出力容量を表す。その他の構成、接続関係は、図４と同様であるので、詳細説明は省略する。
【００６０】
次に、図６のプリチャージ回路構成を有する電圧生成回路６２の動作を説明する。第３のスイッチＳＷ３は、プリチャージ期間中、オン状態である。第２のスイッチＳＷ２は、プリチャージ期間中、常時オフ状態である。第１のスイッチＳＷ１はプリチャージ期間中、比較器２２の出力でオン・オフ制御される。すなわち、前述と同様に、第１のスイッチＳＷ１は、プリチャージ期間中、出力回路２１の出力電圧Ｖｏｕｔと、比較器２２の基準電圧Ｖｒｅｆとの比較結果に応じて、オン・オフする。
【００６１】
すなわち、Ｖｏｕｔ＜Ｖｒｅｆのとき、スイッチＳＷ１＝オン、
Ｖｏｕｔ＞Ｖｒｅｆのとき、スイッチＳＷ１＝オフとなる。
【００６２】
初期状態として、Ｖｉｎ、Ｖｏｕｔともに最適なプリチャージ電圧よりも低いとする。このとき、プリチャージ開始と同時に第１のスイッチＳＷ１がオンし、定電流源３２から流れるバイアス電流Ｉの一部は出力負荷電流Ｉｏｕｔとして消費され、残りの部分が出力容量Ｃｏｕｔ、並びにダイオード接続のトランジスタＴＰ２を介して入力容量Ｃｉｎに分岐して流れ、それぞれの容量Ｃｏｕｔ、Ｃｉｎとして充電する。
【００６３】
定電流源３２から見て入力容量Ｃｉｎへの経路の方がダイオード接続トランジスタＴＰ２の分だけインピーダンスが大きいので、出力容量Ｃｏｕｔよりも入力容量Ｃｉｎの充電が穏やかである。出力容量Ｃｏｕｔが充電され、出力電圧Ｖｏｕｔが比較器２２の基準電圧Ｖｒｅｆと等しくなったとき、第１のスイッチＳＷ１がオフとなり、定電流源３２からのバイアス電流Ｉの供給がなくなる。
【００６４】
このとき、Ｖｏｕｔ−Ｖｉｎがダイオード接続のトランジスタＴＰ２の閾値電圧Ｖｔｈよりも大きければ、出力容量Ｃｏｕｔから入力容量へ電荷が供給され、入力容量Ｃｉｎが充電されると共に、出力容量Ｃｏｕｔが放電されるので、再度Ｖｏｕｔ＜Ｖｒｅｆとなり第１のスイッチＳＷ１がオンする。この動作を繰り返すことにより、最終的に
Ｖｏｕｔ＝Ｖｒｅｆ
Ｖｉｎ＝Ｖｏｕｔ−Ｖｔｈ
で並行状態となる。
【００６５】
図７は、図６のプリチャージ動作を模式的に表した概念図である。１０３は出力電圧Ｖｏｕｔのプリチャージ波形を示し、１０４が入力電圧Ｖｉｎのプリチャージ波形を示す。プリチャージ期間が十分に長い場合には、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの差は、図６における駆動トランジスタＴＰ１、ダイオード接続のトランジスタＴＰ２の閾値電圧Ｖｔｈ程度となる。
【００６６】
ｐチャネルトランジスタを用いた場合、最終的に、入力電圧Ｖｉｎは、出力電圧Ｖｏｕｔに対してＶｔｈ下がった電圧に制御される。第１のスイッチＳＷ１がオンしているときは出力容量Ｃｏｕｔはチャージされるが、Ｖｏｕｔが求める出力電圧Ｖｃｓに達すれば比較器を介してスイッチＳＷ１がオフする。スイッチＳＷ１がオフすると、電荷は供給されない。入力容量Ｃｉｎがまだ低い電圧であると、出力容量Ｃｏｕｔの電荷がダイオード接続のトランジスタＴＰ２を通じて入力容量Ｃｉｎに流れる。そして、出力電圧Ｖｏｕｔが求める最適プリチャージ電圧Ｖｃｓより下がると、比較器を介して第１のスイッチＳＷ１が再びオンしてＶｏｕｔを上昇させ、この動作が繰り返されて最終的に出力電圧Ｖｏｕｔは求めるＶｃｓに安定する。波形１０３はこの状態を示している。
【００６７】
プリチャージ終了後、通常動作に入ると、第１、第２のスイッチＳＷ１、ＳＷ２は常時オンとなり、出力回路２１は通常のソースフォロア回路として働く。一方、第３のスイッチＳＷ３はオフとなり、フィードバック経路２３はオフとなる。
【００６８】
第２実施の形態によれば、電圧生成回路６において、出力回路２１の出力電圧Ｖｏｕｔを比較器２２を介して出力回路２１の入力にフィードバックすると共に、出力回路２１の出力電圧Ｖｏｕｔをフィードバック経路２３、すなわちダイオード接続のトランジスタＴＰ２を通して駆動トランジスタＴＰ１のゲートにフィードバックしている。この構成により、出力回路の入出力の両方をより適正にプリチャージすることができ、プリチャージ誤差を低減し、起動時のプリチャージ動作の精度をさらに高めることができる。
【００６９】
また、電源電圧、製造ばらつき、温度変化に依らず、カップリング電圧Ｖｃｓを最適に制御しつつ、プリチャージ動作の精度を高め、プリチャージ期間、すなわち起動完了するまでの時間を短縮することができる。表示装置においては、通常動作を早め、表示初期の画質劣化を回避することができる。
【００７０】
上記図６の構成において、通常動作時のｐチャネルトランジスタのソースフォロア回路として求められる電圧関係は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりダイオード接続のトランジスタＴＰ２のゲート・ソース間電圧Ｖｇｓより下がった電圧となる。つまり、Ｖｏｕｔ＝Ｖｉｎ＋Ｖｇｓとなる。正確にこの関係を有していれば、滑らかに通常動作に移行することができる。
【００７１】
プリチャージ動作時は、ダイオード接続のトランジスタＴＰ２の閾値電圧をＶｔｈとすると、入力容量Ｃｉｎが出力ＶｏｕｔよりＶｔｈ下がった電圧までチャージされる。ＶｔｈがＶｇｓと全く同じであれば、上記関係が成り立つ。しかし、実際は、通常動作しているときの駆動トランジスタＴＰ１のゲート・ソース間電圧Ｖｇｓは、若干Ｖｔｈと異なる値になる。Ｖｔｈは、電流が流れ出すか、流れ出さないかの境の電圧である。一方、Ｖｇｓは、駆動トランジスタ（ＴＰ１）に電流が流れるときに必要なゲート・ソース間電圧であるため、Ｖｔｈより高い電圧が必要となる（Ｖｇｓ＞Ｖｔｈ）。この結果、入力容量Ｃｉｎでは、チャージし過ぎの状態となり、入出力の電圧関係が厳密には正確でなくなる。この入力側のチャージし過ぎの影響で出力電圧Ｖｏｕｔも求める電圧Ｖｃｓより高くなり、求める電圧Ｖｃｓになるまで時間がかかることになる。
【００７２】
換言すると、図６において、プリチャージによって最終的にダイオード接続のトランジスタＴＰ２には定常的な電流がほぼゼロになる点までチャージされるので、駆動トランジスタＴＰ１のゲート・ソース間電圧はＶｇｓ（ＩＤ≒０）となっている。一方、プリチャージ終了後、スイッチＳＷ１、ＳＷ２は常時オンとなるが、このとき駆動トランジスタＴＰ１からグランド（接地）に対して流れる電流量はＩ−Ｉｏｕｔである。そのときの駆動トランジスタＴＰ１の必要なゲート・ソース間電圧はＶｇｓ（ＩＤ＝Ｉ−Ｉｏｕｔ）であり、先のＶｇｓ（ＩＤ≒０）より絶対値的に大きな値となる。つまり、上記図６の方式では、出力電圧Ｖｏｕｔに対して入力電圧Ｖｉｎを充電し過ぎるという点から、プリチャージ誤差が生じる虞れがある。
【００７３】
図６の構成は、図４の構成に比べてプリチャージ動作の精度が良くなるが、さらに正確にする構成が望まれる。
【００７４】
図８に、図６のさらに改善した本発明に係る電圧生成回路の他の例を示す。すなわち、図８は、図５の第２実施の形態に係る電圧生成回路の具体的なプリチャージ回路構成の他の例を示す。本実施の形態の回路構成６３は、出力回路２１が例えばｐチャネルＭＯＳトランジスタからなる駆動トランジスタＴＰ１と、定電流源３２とからなるソースフォロア回路により構成される。駆動トランジスタ３１のソースと定電流源３２′との接続中点から出力端子が導出され、定電流源３２′と接続中点の間に第１のスイッチＳＷ１が接続される。また、駆動トランジスタＴＰ１のドレイン、すなわち上記接続中点とソースフォロア回路の入力端となる駆動トランジスタ３１のゲートとの間に、第３のスイッチＳＷ３を介してダイオード接続のトランジスタＴＰ２がゲートに向って順方向となるように接続される。このダイオード接続のトランジスタＴＰ２によりフィードバック経路２３が構成される。定電流源３２′では、後述するように、プリチャージ動作時に通常動作時のバイアス電流Ｉよりも大きいバイアス電流Ｉ′が流れる。
【００７５】
本実施の形態では、さらに、駆動トランジスタＴＰ１に流れる電流をモニタするためのトランジスタ、例えばｎチャネルＭＯＳトランジスタＴＮ１と、このトランジスタＴＮ１とカレントミラー構成を成すトランジスタ、例えばｎチャネルＭＯＳトランジスタＴＮ２とからなるカレントミラー回路３５が設けられる。トランジスタＴＮ１は、駆動トランジスタＴＰ１のドレインとグランド（接地）間に第４のスイッチＳＷ４を介して接続され、トランジスタ（ＴＮ２）は駆動トランジスタＴＰ１のゲートとグランド（接地）間に第５のスイッチＳＷ５を介して接続される。両トランジスタ（ＴＮ１、ＴＮ２）３６、３７は、そのゲート同士が接続されると共に、そのゲートと駆動トランジスタＴＰ１のドレインが接続される。
【００７６】
スイッチＳＷ４及びスイッチＳＷ５は、比較器２２の出力で、互いに同相でオン・オフ制御される。その他の構成、接続関係は、図６と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【００７７】
次に、図８のプリチャージ回路構成を有する電流生成回路６３の動作を説明する。第１、第３のスイッチＳＷ１、ＳＷ３はプリチャージ期間中、オン状態である。第４、第５のスイッチＳＷ４、ＳＷ５はプリチャージ期間中、出力回路２１の出力電圧Ｖｏｕｔと、比較器２２の基準電圧Ｖｒｅｆとの比較結果に応じてオン・オフ制御される。
【００７８】
すなわち、Ｖｏｕｔ＜Ｖｒｅｆのとき、スイッチＳＷ４＝ＳＷ５＝オフ、
Ｖｏｕｔ＞Ｖｒｅｆのとき、スイッチＳＷ４＝ＳＷ５＝オンとなる。
【００７９】
初期状態として、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ共に最適なプリチャージ電圧（＝Ｖｃｓ）よりも低いとする。このとき、プリチャージ開始と同時に第４、第５のスイッチＳＷ４、ＳＷ５はオフ状態となり、定電流源３２′から流れる電流Ｉ′の一部は出力負荷電流Ｉｏｕｔとして消費され、残りの部分が出力容量Ｃｏｕｔ、並びにダイオード接続のトランジスタＴＰ２を介して入力容量Ｃｉｎに分岐して流れ、それぞれの容量Ｃｏｕｔ、Ｃｉｎを充電する。
【００８０】
出力電圧Ｖｏｕｔが比較器２２の基準電圧Ｖｒｅｆと等しくなったとき、スイッチＳＷ４、ＳＷ５はオンし、駆動トランジスタＴＰ１からグランド（接地）に対して電流が流れる。この電流をカレントミラー回路の一方の経路のトランジスタＴＮ１でモニタし、他方の経路のトランジスタＴＮ２にミラーすることで、トランジスタＴＮ２からグランド（接地）に対して同じ電流が流れる。
【００８１】
このとき、それぞれの経路、すなわち駆動トランジスタＴＰ１からグランド（接地）に至る経路と、ダイオード接続のトランジスタ（ＴＰ２）からグランド（接地）に至る経路とに流れる電流量Ｉｐｒｅは定常的に、数３となる。
【００８２】
〔数３〕
Ｉｐｒｅ＝（Ｉ′−Ｉｏｕｔ）／２
【００８３】
出力容量Ｃｏｕｔが放電され、Ｖｏｕｔ＜Ｖｒｅｆとなったとき、再び第４、第５のスイッチＳＷ４、ＳＷ５はオフとなり、入力容量Ｃｉｎ、出力容量Ｃｏｕｔは充電される。以上の動作を繰り返すことによって、平衡状態では数４となる。
【００８４】
〔数４〕
Ｖｏｕｔ＝Ｖｒｅｆ
Ｖｉｎ＝Ｖｏｕｔ−Ｖｇｓ（ＩＤ＝（Ｉ′−Ｉｏｕｔ）／２）
【００８５】
図９は、上記図８のプリチャージ動作を模式的に表した概念図である。１０５は出力電圧Ｖｏｕｔのプリチャージ波形を示し、１０６は入力電圧Ｖｉｎのプリチャージ波形を示す。プリチャージ期間が十分長い場合には、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差は、数４から  Ｖｇｓ（ＩＤ＝（Ｉ′−Ｉｏｕｔ）／２）となる。
【００８６】
ｐチャネルトランジスタを用いた場合、最終的に、入力電圧Ｖｉｎは、出力電圧Ｖｏｕｔに対してＶｇｓ（ＩＤ ＝（Ｉ′−Ｉｏｕｔ）／２）下がった電圧に制御される。ＩＤ
は駆動トランジスタＴＰ１のドレイン電流を示す。トランジスタＴＰ１、ＴＰ２ともに同じトランジスタを用いるので、トランジスタＴＰ１，ＴＰ２共に、Ｖｇｓは同じである。図９において、Ｖｉｎの波形１０６における波は、スイッチＳＷ５のオン、オフで、入力容量Ｃｉｎに対する充電、放電が起こるためである。
【００８７】
前述の図６の動作説明で示した出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの差がダイオード接続のトランジスタＴＰ２の閾値電圧Ｖｔｈであったことと比較して、図８の本実施の形態では、入力電圧Ｖｉｎのプリチャージ電圧が出力段に流れる電流（Ｉ′−Ｉｏｕｔ）に依存して変化することが特徴である。当然、ＶｇｓにはＶｔｈのパラメータも含まれており、製造ばらつきによるプリチャージ誤差もキャンセルできる構成である。
【００８８】
プリチャージ終了後の電流源から供給される電流量をＩとすれば、駆動トランジスタＴＰ１に流れる電流量はＩ−Ｉｏｕｔであるので、
【００８９】
〔数５〕
（Ｉ′−Ｉｏｕｔ）／２＝Ｉ−Ｉｏｕｔ
【００９０】
数５が成り立つ電流Ｉ′にてプリチャージ中の電流源の設定を行えば、理論上プリチャージ誤差はゼロとなる。
【００９１】
出力回路２１の前提としては、出力負荷電流Ｉｏｕｔよりもプリチャージ動作時の電流Ｉ′が大きく、出力負荷電流Ｉｏｕｔよりも通常動作時の電流Ｉが大きく、電流Ｉ′が電流Ｉよりも大きい（Ｉ′＞Ｉ＞Ｉｏｕｔ）。図８には図示しないが、通常動作時にはソースフォロア回路の定電流源として、バイアス電流Ｉを流す定電流源に切り換えるように構成することができる（後述の図１３参照）。
【００９２】
図８の本実施の形態によれば、出力電圧Ｖｏｕｔを、比較器２２を介して出力回路２１へフィードバックし、またダイオード接続のトランジスタＴＰ２を通じて直接、入力側である駆動トランジスタＴＰ１のゲートへフィードバックすることに加え、さらにカレントミラー回路３５を設けている。このカレントミラー回路３５により、出力回路２１の入力側のプリチャージ電圧を、出力電圧Ｖｏｕｔから通常動作時の駆動トランジスタＴＰ１のゲート・ソース間電圧Ｖｇｓだけ下がった電圧に制御することができる。このため、プリチャージ誤差を可及的にゼロにすることができ、更なるプリチャージ動作の精度を向上することができる。
【００９３】
また、前述の実施の形態と同様に、電源電圧、製造ばらつき、温度変化に依らず、カップリング電圧Ｖｃｓを最適に制御しつつ、プリチャージ動作の精度を高め、プリチャージ期間、すなわち起動完了するまでの時間を短縮することができる。表示装置においては、通常動作を早め、表示初期の画質劣化を回避することができる。
【００９４】
図１１に、本発明に係る電圧生成回路のさらに好ましい第３実施の形態のブロック構成を示す。
【００９５】
前述したように、出力回路２１を一般的なソースフォロア回路で構成した場合、数２で示す関係が成り立つ。数２におけるＩＤ（駆動トランジスタに流れるドレイン電流）を定量的に決定する必要があり、一般的に電流源トランジスタからバイアス電流を供給する方法がある。ここで、電流源トランジスタとは、ＭＯＳトランジスタ、例えばｐチャネルトランジスタのゲートに適当なバイアス電圧を印加してバイアス電流を流すように構成された定電流源トランジスタである。
【００９６】
しかし、ソースフォロア（ここではｐチャネルトランジスタのソースフォロア）回路に縦積みされた電流源トランジスタを用いた場合、図１０（ａ）に示すような電圧ヘッドルームを消費し、この値は一般的に数百ｍＶ以上を要する。つまり、プリチャージの動作レンジ（いわゆる出力レンジ）が電源ＶＤＤ付近まで届かないことになる。これは、低消費電力化、広いダイナミックレンジ出力回路に対してプリチャージ誤差を生じてしまう虞れがある。なお、図１０（ａ），（ｂ）において、Ｖｄｓは電流源トランジスタの非飽和領域におけるソー・ドレイン間電圧、Ｖｇｓは駆動トランジスタがオンするだけのゲート・ソース間電圧である。
【００９７】
近年、低電源電圧化の必要が求められて来ているが、画素電圧は依然として高い電圧が必要である。そこで、信号振幅が下がっても必要な画素電圧を供給するには、カップリング電圧Ｖｃｓを上げる必要がある。このため、通常動作時に電圧生成回路から出力されるカップリング電圧Ｖｃｓとしては、電源電圧近傍まで得られること、すなわち広ダイナミックレンジが求められる。当然、通常動作時に電圧生成回路から高いカップリング電圧Ｖｃｓを供給するということは、プリチャージ電圧としても高い電圧が必要となる。
【００９８】
図１１の第３実施の形態は、上記点を改善する１つの方法である。本実施の形態に係る電圧生成回路６４は、出力回路２１と、比較器２２と、出力回路２１の出力端から入力端へ出力電圧Ｖｏｕｔをフィードバックするフィードバック経路２３を備える。さらに、電圧生成回路６４は、出力電圧Ｖｏｕｔをモニターし、出力回路２１のバイアス電流を制御するための電圧−電流帰還回路２４を設けて構成される。その他の構成、接続関係は図５と同様であるので詳細説明は省略する。この電圧−電流帰還回路２４により、出力電圧Ｖｏｕｔが電源電圧ＶＤＤ付近においても出力回路２１に適切なバイアス電流が供給され、図１０（ｂ）に示すように、プリチャージの動作レンジが広がる。
【００９９】
図１２に、図１１の電圧生成回路、特にその具体的なプリチャージ回路構成の一例を示す。
前述した実施の形態において、定電流源においてバイアス電流Ｉ並びにＩ′を生成するには、例えばｐチャネルトランジスタのゲートの適当なバイアス電圧を印加するようにした定電流トランジスタを用いることが一般的に考えられる。しかし、ここで出力電圧Ｖｏｕｔが電源電圧近傍で動作することを要求する場合、一般的な電流源トランジスタではその動作レンジが確保できず、意図した電流値を供給することが出来なくなる。つまり、正確なプリチャージ電圧に到達することが出来なくなる。
【０１００】
図１２に示す実施の形態は、この点を解決したものである。図１２に示す本実施の形態に係る回路構成は、ソースフォロア回路を構成する例えばｐチャネルＭＯＳトランジスタからなる駆動トランジスタＴＰ１と、駆動トランジスタＴＰ１のソース側に接続された電圧−電流帰還回路２４を有する。さらに、本実施の形態の回路構成は、駆動トランジスタＴＰ１のソースとゲート間にダイオード接続のトランジスタＴＰ２を接続したフィードバック経路２３と、駆動トランジスタＴＰ１のドレインとゲート間に接続されたカレントミラー回路３５を有する。
【０１０１】
電圧−電流帰還回路２３は、増幅器４１と、２つのトランジスタＴＰ３及びトランジスタＴＰ４と、基準電流源４４とを有して構成される。トランジスタＴＰ３及びトランジスタＴＰ４は、本例ではｐチャネルＭＯＳトランジスタを用いている。トランジスタＴＰ４のドレインが駆動トランジスタＴＰ１のソースに接続され、トランジスタＴＰ４のソースが電源に接続され、駆動トランジスタＴＰ１とトランジスタＴＰ４との接続中点から出力電圧Ｖｏｕｔが出力される。このトランジスタＴＰ４はソースフォロア回路の定電流源となる。また、トランジスタＴＰ３は、そのソースが電源に接続され、ドレインに基準電流源４４が接続される。一方、増幅器４１は、その出力側が両トランジスタＴＰ３及びＴＰ４のゲートに接続され、その反転入力端に駆動トランジスタＴＰ１のソースが接続され、その非反転入力端に基準電流ＩｒｅｆをモニターするトランジスタＴＰ３のドレインが接続される。トランジスタＴＰ３とトランジスタＴＰ４とに流れるミラー比（電流比）は、ＴＰ３：ＴＰ４＝１：αとする。
【０１０２】
また、カレントミラー回路３５は、図８と同様に構成される。すなわち、カレントミラー回路３５は、駆動トランジスタＴＰ１のドレインに接続されたトランジスタＴＮ１と、駆動トランジスタＴＰ１のゲートに接続され、トランジスタＴＮ１とカレントミラー構成を成すトランジスタＰＮ２を有する。両トランジスタＴＮ１及びＴＮ２のゲート同士が接続されると共に、トランジスタＴＮ１のドレインに接続される。更にそれぞれのトランジスタＴＮ１及びＴＮ２にそれぞれ第４、第５のスイッチＳＷ４、ＳＷ５が接続される。この第４、第５のスイッチＳＷ４、ＳＷ５は図示しないが比較器２２の出力に応じて、オン・オフ制御される。
【０１０３】
その他の構成、接続関係は、前述の図８と同様であるので、詳細説明は省略する。
【０１０４】
次に、図１２のプリチャージ回路構成を有する電圧生成回路６３の動作を説明する。本実施の形態では、出力Ｖｏｕｔが電源電圧付近まで上昇した場合にも、増幅器４１の出力でソースフォロアのバイアス電流源として用いるトランジスタＴＰ４のゲート電圧を下げる方向に制御し、出力ダイナミックレンジを広げるようになす。
【０１０５】
すなわち、増幅器４１では、反転入力端に入力される出力電圧Ｖｏｕｔと、非反転入力端に入力されるトランジスタＴＰ３のドレイン電圧とが同じになるような出力を出すように構成される。今、出力電圧Ｖｏｕｔが電源電圧付近まで上昇すると、このＶｏｕｔが増幅器４１の反転入力側に入力され、非反転入力側に同じ値のトランジスタＴＰ３のドレイン電圧が入力されることになる。このとき、トランジスタＴＰ３では、ドレイン電圧が高くなっても、基準電流源４４により基準電流Ｉｒｅｆが流れるように、増幅器４１から低電圧が出力する。つまり、トランジスタ（ＴＰ３）のゲート・ソース間電圧Ｖｇｓを大きくして基準電流Ｉｒｅｆを流すために、ゲートに増幅器４１から低電圧が印加されることになる。この増幅器４１の出力はソースフォロア回路の電流源トランジスタとして作用するトランジスタＴＰ４のゲートにも印加されるので、トランジスタＴＰ４には電流α×Ｉｒｅｆが流れ、出力回路２１が動作可能になる。
【０１０６】
トランジスタの特性、すなわちＩ−Ｖｄｓ特性から明らかなように、ゲート・ソース間電圧Ｖｇｓを大きくする（つまりゲート電圧を下げる）と、出力電圧Ｖｏｕｔが電源電圧に近づいてドレイン・ソース間電圧Ｖｄｓが小さくなっても、大きな電圧Ｉ（＝α×Ｉｒｅｆ）が得られる。
【０１０７】
このように、本実施の形態では、出力電圧Ｖｏｕｔが電源電圧近傍まで上昇し、トランジスタＴＰ４を非飽和領域にして定電圧源として動作しなくなる領域においても、増幅器４１がトランジスタ（ＴＰ４）のゲート電圧を制御することで、常にα×Ｉｒｅｆの電流を供給することができる。
【０１０８】
一方、出力回路２１において、駆動トランジスタＴＰ１のソースとゲート間にダイオード接続のトランジスタＴＰ２が接続され、さらにカレントミラー回路３５が設けられていることにより、図８で説明したと同様の動作をなし、プリチャージ誤差を可及的のゼロにできる。
【０１０９】
図１３に、図１１の第３実施の形態の電圧生成回路、すなわち全体の具体的プリチャージ回路構成の一例を示す。本実施の形態の回路構成は、図１２の構成にさらに、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆが入力される比較器２２を設け、その出力でカレントミラー回路３５のそれぞれの経路に設けられたスイッチＳＷ４、ＳＷ５をオン・オフ制御するようになす。また、電流源トランジスタとなるトランジスタＴＰ４と駆動トランジスタＴＰ１との間に第６のスイッチＳＷ６を接続し、このトランジスタＴＰ４及び第６のスイッチＳＷ６の接続回路に対して並列となるように、電流源トランジスタとなるトランジスタＴＰ５及び第７のスイッチＳＷ７の接続回路が設けられる。
【０１１０】
トランジスタＴＰ４とトランジスタＴＰ５は、プリチャージ期間中のバイアス電流Ｉ′と通常動作期間中のバイアス電流Ｉを分ける目的で設けられ、スイッチＳＷ６はプリチャージ動作中のみオンし、スイッチＳＷ７はプリチャージ終了後の通常動作でオンとなる。
【０１１１】
図１３において、その他の構成、接続関係は、図１２と同様であるので、詳細説明を省略する。
【０１１２】
本実施の形態によれば、出力回路２１に対して製造ばらつき、出力負荷電流値、電源電圧、温度などの条件に依らず、入力容量と出力容量とを最適値にプリチャージ制御し、かつ電圧−電流帰還回路２４を設けることにより、出力回路２１の入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔのダイナミックレンジを広くし、電源電圧近傍まで出力電圧Ｖｏｕｔ、すなわちカップリング電圧Ｖｃｓを出すことができる。これにより、表示装置の低消費電力化を達成することができる。
【０１１３】
つまり、出力段に流れる電流をモニタし、電流源トランジスタの最適なＶｇｓを確保できるようなプリチャージ制御方法を採用し、電源電圧、製造ばらつき、出力負荷電流などの影響をキャンセルし、精度よくかつダイナミックレンジの広いプリチャージ動作を実現する。
【０１１４】
その他、前述の図８で説明したと同様の効果が得られる。すなわち、出力電圧Ｖｏｕｔを、比較器２２を介しての出力回路２１へフィードバックし、ダイオード接続のトランジスタＴＰ２を通じて駆動トランジスタＴＰ１のゲートへフィードバックすることに加え、さらにカレントミラー回路を設けている。このカレントミラー回路３５により、出力回路２１の入力側のプリチャージ電圧を、出力電圧Ｖｏｕｔから通常動作時の駆動トランジスタＴＰ１のゲート・ソース間電圧Ｖｇｓ下がった電圧に制御することができる。このため、プリチャージ誤差を可及的にゼロにすることができ、更なるプリチャージ動作の精度を向上することができる。
【０１１５】
カップリング電圧Ｖｃｓを最適に制御しつつ、プリチャージ動作の精度を高め、プリチャージ期間、すなわち起動完了するまでの時間を短縮することができるので、表示装置においては、通常動作を早め、表示初期の画質劣化を回避することができる。
【０１１６】
図１４に、画素部のスイッチング素子である薄膜トランジスタのゲート電圧Ｖｇ、電圧生成回路から結合容量Ｃｓに与えられるカップリング電圧Ｖｃｓ、画像信号Ｖｓｉｇ及び画素電圧Ｖｐｉｘのタイミングチャートを示す。ゲートパルスφｖが印加されて薄膜トランジスタ１１がオンし、信号線９を通じて画像信号Ｖｐｉｘが画素セル１２に書き込まれる。薄膜トランジスタ１１がオフした後、電圧生成回路６からカップリング電圧Ｖｃｓが結合容量Ｃｓに供給され、画素セルの画素電圧ＶｐｉｘがＶｓｉｇ＋Ｖｃｓの電圧に保持される。次のフレームでは画素電圧Ｖｐｉｘの極性が反転する。
【０１１７】
図１１〜図１３に係る第３実施の形態によれば、出力回路に対して製造ばらつき、負荷電流値などの条件によらず、入力容量と出力容量とを最適値にプリチャージ制御し、かつプリチャージ電圧のダイナミックレンジを広くすることができる。その他、図８で説明したと同様の効果を奏する。
【０１１８】
上述した実施の形態によれば、出力をある値に制御しつつ、入力側に最適なプリチャージ電圧を供給することで出力値のプリチャージ誤差を軽減し、プリチャージ誤差からの復帰時間を短縮することができる。ブランキング期間の短縮は、例えば携帯などのモバイルディスプレイにおいて電源投入、スリープ状態からの復帰、アプリケーション起動時など様々な用途においてディスプレイの立ち上がりを早めて表示装置の付加価値を生み出す。
【０１１９】
また、本実施の形態では、従来プリチャージ電圧にある固定の定電圧を印加する場合に比べて、プリチャージ用の定電圧が不要となる。また、製造プロセスばらつき、電源電圧、負荷電流値によらず、最適なプリチャージ電圧に制御できるので、用途を限定せず汎用性が広がる。
【０１２０】
増幅器を用いて電流源トランジスタのゲート電圧を制御するときは、プリチャージの動作レンジが広がり、低消費電力化に向けた低電源電圧の出力回路のプリチャージ機能として実現可能である。
【０１２１】
上述では、本発明のプリチャージ制御方法を液晶表示装置に適用した場合であるが、その他、容量結合駆動方式の有機エレクトロルミネッセンス（ＥＬ）表示装置にも適用できる。図１５に容量結合駆動方式の有機ＥＬ表示装置の概略構成と単位画素の等価回路の一例を示す。本実施の形態に係る有機ＥＬ表示装置５１は、複数の有機ＥＬ画素５２がマトリックス状に配列された表示領域５３を有する。本例の単位画素５２は、有機ＥＬセル５４と、電流駆動トランジスタＴｒ２と、スイッチングトランジスタＴｒ１と、結合容量Ｃｓ１とから構成される。
【０１２２】
スイッチングトランジスタＴｒ１は、そのドレインが水平セレクタ５６により選択され輝度情報に応じた信号が供給される信号線５７に接続され、そのソースが電流駆動トランジスタＴｒ２のゲートに接続され、そのゲートがライトスキャナ５８からの走査線５９に接続される。電流駆動トランジスタＴｒ２は、そのドレインが電源Ｖｃｃに接続され、そのソ￥スが有機ＥＬセル５４に接続される。さらに、結合容量Ｃｓ１は、その一旦がプリチャージ回路（すなわち電圧―電流生成回路）６１からのプリチャージ配線６２に接続される。
【０１２３】
この画素５２では、ライトスキャナ５８より走査線５９に陰極線管かされる走査信号により、スイッチングトランジスタＴｒ１がオンし、信号線５７を通じて輝度情報に応じた信号が電流駆動トランジスタＴｒ２のゲートに供給されて、電流駆動トランジスタＴｒ２がオンする。このとき、電源Ｖｃｃから電流が有機ＥＬセル５４に供給される。一方、プリチャージ回路６１からプリチャージ配線６２を通り予め一定電流が結合容量Ｃｓ１を介して有機ＥＬセル５４に供給される。この電源Ｖｃｃからの電流にプリチャージ配線６２からの電流が加算された電流で有機ＥＬセル５４が駆動表示される。
【０１２４】
本実施の形態の有機ＥＬ表示装置にも、前述の本発明のプリチャージ制御法を適用することができる。
【０１２５】
また、本発明のプリチャージ制御方法は、その他の電子デバイスにも適用することができる。
【図面の簡単な説明】
【０１２６】
【図１】本発明に係る容量結合駆動方式の表示装置を液晶表示装置に適用した場合の概略構成図である。
【図２】本発明に係る電圧生成回路の第１実施の形態を示すブロック回路の構成図である。
【図３】本発明に係る比較器に入力する基準電圧及び出力電圧を入力する系の構成図である。
【図４】第１実施の形態に係る電圧生成回路の具体的なプリチャージ回路を示す回路図である。
【図５】本発明に係る電圧生成回路の第２実施の形態を示すブロック回路の構成図である。
【図６】第２実施の形態に係る電圧生成回路の具体的なプリチャージ回路の一例を示す回路図である。
【図７】図６のプリチャージ回路のプリチャージ動作の概念図である。
【図８】第２実施の形態に係る電圧生成回路の具体的なプリチャージ回路の他の例を示す回路図である。
【図９】図８のプリチャージ回路のプリチャージ動作の概念図である。
【図１０】（ａ），（ｂ）  ソースフォロア回路の出力レンジを示す比較図である。
【図１１】本発明に係る電圧生成回路の第３実施の形態を示すブロック回路の構成図である。
【図１２】第３実施の形態に係る電圧生成回路の具体的なプリチャージ回路の他の例を示す回路図である。
【図１３】第３実施の形態に係る電圧生成回路の全体を示す具体的な回路図である。
【図１４】本発明の説明に供するタイミングチャートである。
【図１５】本発明を有機ＥＬ表示装置に適用した実施の形態の概略構成図である。
【図１６】プリチャージ電圧を制御する場合と制御しない場合のプリチャージ動作の概念図である。
【図１７】参考例に係る出力回路系を示すブロック回路図である。
【符号の説明】
【０１２７】
１・・液晶表示装置、２・・画素部、３・・画素アレイ、４・・垂直駆動回路、５・・水平駆動回路、６・・電圧生成回路、１１・・スイッチ素子、１２・・液晶セル、Ｃｓ・・結合容量、２１・・出力回路、２２・・比較器、２３・・フィードバック経路、２４・・電圧−電流帰還回路、Ｃｉｎ・・入力容量、Ｃｏｕｔ・・出力容量、Ｖｏｕｔ・・出力電圧、Ｉｏｕｔ・・出力負荷電流、ＴＰ１・・駆動トランジスタ、３２、３２′・・定電流源、ＴＰ２・・ダイオード接続のトランジスタ、３５・・カレントミラー回路、ＴＮ１，ＴＮ２・・トランジスタ、４１・・増幅器、ＳＷ１〜ＳＷ７・・スイッチ、５１・・有機ＥＬ表示装置、５２・・画素、５３・・表示領域、５４・・有機ＥＬセル、Ｔｒ１・・スイッチングトランジスタ、Ｔｒ２・・電流駆動トランジスタ、Ｃｓ１・・結合容量、５６・・水平セレクタ、５７・・信号線、５８・・ライトスキャナ、５９・・走査線、６１・・プリチャージ回路、６２・・プリチャージ配線
【図１】
0004508222.tif 000002
【図２】
0004508222.tif 000003
【図３】
0004508222.tif 000004
【図４】
0004508222.tif 000005
【図５】
0004508222.tif 000006
【図６】
0004508222.tif 000007
【図７】
0004508222.tif 000008
【図８】
0004508222.tif 000009
【図９】
0004508222.tif 000010
【図１０】
0004508222.tif 000011
【図１１】
0004508222.tif 000012
【図１２】
0004508222.tif 000013
【図１３】
0004508222.tif 000014
【図１４】
0004508222.tif 000015
【図１５】
0004508222.tif 000016
【図１６】
0004508222.tif 000017
【図１７】
0004508222.tif 000018