(57)【特許請求の範囲】
【請求項１】
コネクタプラグに嵌合される嵌合部と、嵌合部に嵌合したコネクタプラグにそれぞれ接続され、嵌合部に厚み方向上下に一対で配設される複数のコンタクトと、複数のコンタクト毎にコネクタプラグとの間でデータ信号がシリアル通信されるとともに通信のためのリンク層回路との間でデータ信号がパラレル通信されるよう符号化及び復合化を伴う所定の処理がなされる物理層基本回路と、前記物理層基本回路が配設されるとともに物理層基本回路とコンタクトとを電気的に接続するためのパターンが配された基板と、前記基板が配設されたハウジングと、前記嵌合部を覆い前記コネクタプラグからデータ信号が伝送される伝送路を外部からシールドするシールド部材と、を備え、
前記コンタクトから延設される複数のパターンは、それらの幅が略同一であって、前記基板は上下に配置されたコンタクトの略中央にその上面が位置するように配設され、前記データ信号を前記コンタクトから前記物理層基本回路に亙って略一定の特性インピーダンスを有した伝送路でもってシリアル通信されるようにし、前記ハウジングと前記シールド部材とはプリント基板上に配設され、前記ハウジングに設けられた端子により前記パターンとプリント基板とが電気的に接続されていることを特徴とするコネクタレセプタクル。
【請求項２】
前記データ信号は、複数の前記コンタクト毎に前記コンタクトと前記物理層基本回路との間に亙って略同一長の伝送路でもってそれぞれ伝送されたことを特徴とする請求項１記載のコネクタレセプタクル。
【請求項３】
前記嵌合部は、複数個設けられたことを特徴とする請求項１又は２に記載のコネクタレセプタクル。
【請求項４】
前記物理層基本回路は、複数個の前記嵌合部にそれぞれ嵌合された前記コネクタプラグとの間でシリアル通信されるとともに前記リンク層回路との間でデータ信号がパラレル通信されるようよう前記所定の処理がなされたことを特徴とする請求項３記載のコネクタレセプタクル。
【請求項５】
前記物理層基本回路はＭＩＤ基板に設けられたものであって、前記コンタクトは、ＭＩＤ基板に保持されたことを特徴とする請求項１乃至４のいずれか一項に記載のコネクタレセプタクル。
【請求項６】
前記データ信号は、パラレル通信されることにより、シリアル通信されるときよりも一時にＮ倍の量が伝送されるものであって、パラレル通信されるときは、シリアル通信されるときよりも前記データ信号の立ち上がり及び立ち下がり時間がＮ倍長いことを特徴とする請求項１乃至５のいずれか一項に記載のコネクタレセプタクル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号の高速伝送に使用されるコネクタレセプタクルに関するものである。
【０００２】
【従来の技術】
従来、デジタル信号の高速伝送のために、図21に示すコネクタ装置が使用されている。このものは、コネクタレセプタクルA 、物理層基本回路B 、プリント基板C を備えている。
【０００３】
コネクタレセプタクルA は、コネクタプラグX に嵌合される嵌合部A1及びその嵌合部A1に嵌合したコネクタプラグX の有する接続部にそれぞれ接続される複数のコンタクトA2が設けられている。
【０００４】
物理層基本回路B は、ＬＳＩからなり、コンタクトA2にコネクタプラグX を通じて、データ信号がシリアル通信されるとともに、通信のためのリンク層回路D との間でデータ信号がパラレル通信されるよう、シリアル・パラレル変換、符号化及び復号化、コネクタ入出力制御を伴う所定の処理がなされる。
【０００５】
プリント基板C は、物理層基本回路A をなすＬＳＩが実装されるとともに、データ信号がコネクタプラグX との間からリンク層回路D との間に亙って伝送される伝送路がパターニングされている。
【０００６】
【発明が解決しようとする課題】
上記した従来の技術、すなわち、プリント基板C に物理層基本回路A をなすＬＳＩが実装されるという技術にあっては、プリント基板C にパターニングされた伝送路は、そのパターンレイアウトによって、デジタルのデータ信号が高速で伝送される際のＥＭＩや伝送特性に大きな影響が及ぼされることになるので、ＥＭＩや伝送特性に影響を及ぼさないよう、パターンレイアウトの設計に十分な注意を払わなければならず、データ信号の伝送路をなすパターンレイアウトの設計がやり難いという問題点があった。
【０００７】
本発明は、上記の点に着目してなされたもので、その目的とするところは、データ信号の伝送路をなすパターンレイアウトの設計がやり易いコネクタレセプタクルを提供することにある。
【０００８】
【課題を解決するための手段】
上記した課題を解決するために、請求項１記載の発明は、コネクタプラグに嵌合される嵌合部と、嵌合部に嵌合したコネクタプラグにそれぞれ接続され、嵌合部に厚み方向上下に一対で配設される複数のコンタクトと、複数のコンタクト毎にコネクタプラグとの間でデータ信号がシリアル通信されるとともに通信のためのリンク層回路との間でデータ信号がパラレル通信されるよう符号化及び復合化を伴う所定の処理がなされる物理層基本回路と、物理層基本回路が配設されるとともに物理層基本回路とコンタクトとを電気的に接続するためのパターンが配された基板と、基板が配設されたハウジングと、嵌合部を覆いコネクタプラグからデータ信号が伝送される伝送路を外部からシールドするシールド部材と、を備え、コンタクトから延設される複数のパターンは、それらの幅が略同一であって、基板は上下に配置されたコンタクトの略中央にその上面が位置するように配設され、データ信号をコンタクトから物理層基本回路に亙って略一定の特性インピーダンスを有した伝送路でもってシリアル通信されるようにし、ハウジングとシールド部材とはプリント基板上に配設され、ハウジングに設けられた端子によりパターンとプリント基板とが電気的に接続されている構成にしている。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、前記データ信号は、複数の前記コンタクト毎に前記コンタクトと前記物理層基本回路との間に亙って略同一長の伝送路でもってそれぞれ伝送された構成にしている。
【００１２】
請求項３記載の発明は、請求項１又は２記載の発明において、前記嵌合部は、複数個設けられた構成にしている。
【００１３】
請求項４記載の発明は、請求項３記載の発明において、前記物理層基本回路は、複数個の前記嵌合部にそれぞれ嵌合された前記コネクタプラグとの間でシリアル通信されるとともに前記リンク層回路との間でデータ信号がパラレル通信されるようよう前記所定の処理がなされた構成にしている。
【００１５】
請求項５記載の発明は、請求項１乃至４記載の発明において、前記物理層基本回路はＭＩＤ基板に設けられたものであって、前記コンタクトは、ＭＩＤ基板に保持された構成にしている。
【００１６】
請求項６記載の発明は、請求項１乃至５記載の発明において、前記データ信号は、パラレル通信されることにより、シリアル通信されるときよりも一時にＮ倍の量が伝送されるものであって、パラレル通信されるときは、シリアル通信されるときよりも前記データ信号の立ち上がり及び立ち下がり時間がＮ倍長い構成にしている。
【００１７】
【発明の実施の形態】
本発明の第１実施形態を図１乃至図８に基づいて以下に説明する。このコネクタレセプタクル20は、デジタル信号が高速で通信されるためのものであって、ハウジング1 、コンタクト2 、端子3 、シェル4 、物理層基本回路5 、基板6 を備えている。
【００１８】
ハウジング1 は、絶縁材料からなり、両端部を残すように中央部が切り欠かれて、基板6 を接着する基板接着部1aが設けられ、さらに、コネクタプラグX に嵌合されるコンタクト受部（嵌合部）1bが、一端部から延設されている。
【００１９】
コンタクト2 は、コンタクト受部1bに嵌合したコネクタプラグX の有する接続部（図示せず）に、一端部から中央部にかけて接続されるものであって、コネクタプラグX の接続部に直接接触するコンタクト接触部2aが、丸みを帯びるように加工されて設けられている。
【００２０】
このコンタクト2 は、ハウジング1 の一端部からなるコンタクト保持部1cに設けたコンタクト圧入孔1dに圧入保持された状態で、コンタクト受部1bを間に挟んでコンタクト受部1bの厚み方向両側である上下に配置されるよう、互いの間に所定間隔を有して、上下それぞれ３本ずつがハウジング1 の一端部から突出している。
【００２１】
詳しくは、コンタクト2 は、上下それぞれ３本ずつ突設されることにより、計６本突設され、そのうちの長い２本のうちの一方が電源用コンタクト2A、さらに、長い２本のうちの他方がグラウンド用コンタクト2Bであって、残りの短い４本がデジタル信号用コンタクト2Cとなっている。
【００２２】
端子3 は、ハウジング1 の他端部からなる端子保持部1eに設けた端子圧入孔1fに圧入保持されている。この端子3 は、ハウジング1 の基板接着部1a側に突出した一端部からなる基板接続部3aが、ワイヤーボンディング等により、基板6 に設けたパターン7 と電気接続され、一端部とは反対側に突出した他端部が、本コネクタレセプタクル20を実装するプリント基板（図示せず）に電気的に接続されるＳＭＤ端子部3bとなっている。
【００２３】
シェル（シールド部材）4 は、導電性材料により、コンタクト2 からハウジングのコンタクト保持部1cにかけてをシールドするよう包囲可能に、略筒状に形成されている。この略筒状のシェル4 の開口部分は、コネクタプラグX が嵌合されるよう挿入される挿入口4aとなっている。このシェル4 は、本コネクタレセプタクル20が実装されるプリント基板（図示せず）を電気的に接続するシェル端子4bが設けられている。
【００２４】
物理層基本回路5 は、複数のコンタクト2 、詳しくはデジタル信号用コンタクト2C毎にコネクタプラグX との間でデータ信号がシリアル通信されるとともに通信のための上位回路であるリンク層回路（図示せず）との間でデータ信号がパラレル通信されるよう、シリアル・パラレル変換、符号化及び復号化並びにコネクタ入出力制御を伴う所定の処理がなされる回路であって、図６に示すように、物理層制御回路5a、コネクタ入出力制御回路5b、符号化回路5c、復号化回路5d及び入出力インターフェース回路5eを備えており、クロック回路8 と共にＬＳＩ化されている。なお、このクロック回路8 は、物理層基本回路5 そのものに含まれるよう、設計されてもよい。この物理層基本回路5 は、ハウジング1 の基板6 に接着された基板6 に、モールド樹脂9 によりモールドされて保護された状態で実装される。なお、この物理層基本回路5 は、ベアチップの状態で、基板6 に実装されてもよい。また、図１及び図４では、モールド樹脂9 を省略している。
【００２５】
物理層制御回路5aは、通信のための上位回路であるリンク層回路からのアービトレーションの要求に対する応答、物理層基本回路5 と後述する終端抵抗10とで成る物理層回路のリセット、通信におけるリンク層回路の下位回路であって前述した物理層回路とは異なる外部物理層回路（図示せず）との通信調停、物理層回路のうちの他の回路の管理及び制御を主として行う。
【００２６】
コネクタ入出力制御回路5bは、前述したデジタル信号用コンタクト2 にそれぞれ接続され、符号化回路5cから伝送された信号のコネクタプラグX への出力駆動、コネクタプラグX から入力された信号のアービトレーション制御信号とデータ信号との選別及び復号化回路5dへの伝送を主として行う。
【００２７】
符号化回路5cは、前述したリンク層回路から入出力インターフェース回路5eを通じて入力されるシリアルのデータ信号を、データ信号とストローブ信号とにする、いわゆる符号化をする。復号化回路5dは、コネクタプラグX からの信号を、クロック回路8 から入力されるクロックに同期して、データ信号を再生する、いわゆる復号化をする。なお、クロックは、本コネクタレセプタクル20の外部に設けたクロック回路8 から、本コネクタレセプタクル20の端子3 を経て入力されるようにしてもよい。
【００２８】
入出力インターフェース回路5eは、前述したリンク層回路との間の入出力制御をし、また、前述したリンク層回路から入力されたパラレルのデータ信号をシリアルのデータ信号へ変換するとともに、シリアルのデータ信号を符号化回路5cへの伝送し、さらに、復号化回路5dから伝送されたシリアルのデータ信号をパラレルのデータ信号へ変換すするとともに、パラレルのデータ信号の前述したリンク層回路へ出力する。
【００２９】
詳しくは、パラレルのデータ信号が、図７に示すように、例えば、１００Ｍｂｐｓの４ｂｉｔでパラレル通信される場合に、シリアルのデータ信号は、図７に示すように、４００Ｍｂｐｓでもってパラレル通信される。つまり、パラレルのデータ信号は、シリアルのデータ信号よりも４倍の伝送路により伝送されることになり、図９(a) 及び(b) に示すように、パラレルのデータ信号の立ち上がり時間及び立ち下がり時間ｔ1 が、シリアルのデータ信号の立ち上がり時間及び立ち下がり時間ｔ2 よりも４倍長くなっている。なお、パラレルのデータ信号は、１００Ｍｂｐｓの４ｂｉｔでパラレル通信されるものに限るわけではない。
【００３０】
基板6 は、前述したように、ハウジング1 の基板接着部1aに接着固定され、その接着面とは反対面、すなわち上面には、前述した物理層基本回路5 が実装されるとともに、その物理層基本回路5 に接続されたパターン7 が設けられている。このパターン7 は、前述したように、ワイヤーボンディング等で、コンタクト2 及び端子3 に電気接続されている。このパターン7 には、本コネクタレセプタクル20に接続されるコネクタプラグX を設けたケーブルY の特性インピーダンスに応じた終端抵抗10が接続されている。この基板6 の下面は、グラウンド面となっており、スルーホール11及びビア（図示せず）によって、上面のパターン7 と接続されるとともに、端子3 と接続されている。
【００３１】
かかるコネクタレセプタクル20にあっては、このコネクタレセプタクル20そのものに物理層基本回路5 が設けられることによって、コンタクト2 と物理層基本回路5 との間は、物理層基本回路5 がプリント基板に実装された従来例に比較して短くなるから、ＥＭＩや伝送特性に影響を及ぼさないよう、従来例ほど、パターンレイアウトの設計に注意を払わなくてもよくなり、データ信号の伝送路をなすパターンのレイアウトの設計がやり易くなる。
【００３２】
また、データ信号は、パラレル通信されることにより、シリアル通信されるときよりも４倍の伝送路により伝送されるのであるから、パラレル通信されるときに、シリアル通信されるときよりも、データ信号の立ち上がり及び立ち下がり時間も４倍長くできることによって、高周波成分が緩和されるようになり、ＥＭＩを低減することができる。
【００３３】
次に、本発明の第２実施形態を図９乃至図13に基づいて以下に説明する。なお、図９及び図10では、モールド樹脂9 を省略している。また、第１実施形態と実質的に同一の機能を有する部分には同一の符号を付し、第１実施形態と異なるところのみ記す。本実施形態は、基本的には、第１実施形態と同様であるが、データ信号が、コンタクト2 から物理層基本回路5 に亙って略一定の特性インピーダンスを有した伝送路でもってシリアル通信される構成であって、さらに、上下のコンタクト2 の中央が基板6 の上面と略同一平面に位置している。
【００３４】
詳しくは、コンタクト受部1bは、厚み方向の中央部にグランドプレーン12が設けられることにより、図13に示すように、マイクロストリップ構造とされ、コンタクト2 の特性インピーダンスを略一定として、本コネクタレセプタクル20に接続されるコネクタプラグX を設けたケーブルY の特性インピーダンスとのマッチングをとっている。
【００３５】
基板6 は、その上面に設けられたパターン7 のうち、コンタクト2 とのワイヤーボンディングによる接続部分と終端抵抗10との間に位置するパターン7Aは、いずれも一定の幅寸法を有している。なお、終端抵抗10と物理層基本回路5 との間のパターン7 も、同一幅であることが望ましい。この基板6 は、その下面にグランドプレーン13が設けられることにより、マイクロストリップ構造とされ、コンタクト2 の特性インピーダンスと一致するようになっている。このようにして、コンタクト2 から物理層基本回路5 に亙る伝送路は、略一定の特性インピーダンスを有するようになっている。また、この基板6 のグランドプレーン13は、コンタクト2 のグランドプレーン12に、ワイヤボンディング等で電気接続されている。なお、この電気接続部分は、多いほどＥＭＩ特性が良くなる。
【００３６】
かかるコネクタレセプタクル20にあっては、第１実施形態の効果に加えて、データ信号が、コンタクト2 から物理層基本回路5 に亙って略一定の特性インピーダンスを有した伝送路であるパターン7 もってシリアル通信されることにより、入出力の際のデータ信号の反射を少なくすることができる。
【００３７】
また、コンタクト2 が、基板6 と略同一平面に位置することによって、伝送特性にとって良くない急な折り曲げ部分をなくすことができ、ひいては、伝送特性を良くすることができる。
【００３８】
次に、本発明の第３実施形態を図14乃至図17に基づいて以下に説明する。なお、図14及び図15では、モールド樹脂9 を省略している。また、第２実施形態と実質的に同一の機能を有する部分には同一の符号を付し、第２実施形態と異なるところのみ記す。本実施形態は、基本的には、第２実施形態と同様であるが、データ信号は、コンタクト2 に、コンタクト2 と物理層基本回路5 との間に亙って、略同一長の伝送路であるパターン7 をもってそれぞれシリアル通信される構成であって、また、コンタクト受部1b及びシェル4 が２個ずつ設けられて、２個のコンタクト受部1bの上下それぞれにコンタクト2 が配置され、さらに、コネクタプラグX からデータ信号の伝送される伝送路であるパターン7 を外部からシールドするよう、シェル4 が延設されている。
【００３９】
このものは、コンタクト2 から物理層基本回路5 に亙るパターン7 、詳しくは、コンタクト2 とのワイヤーボンディングによる接続部分と終端抵抗10との間に位置するパターン7Bが、複数のコンタクト2 毎に略同一長の伝送路となっており、データ信号が、それぞれシリアル通信される。なお、終端抵抗10と物理層基本回路5 との間に位置するパターン7 も、複数のコンタクト2 毎に略同一長の伝送路とされて、データ信号がシリアル通信されるのが望ましい。
【００４０】
また、物理層基本回路5 は、２個のコンタクト受部1bにそれぞれ嵌合されたコネクタプラグX との間でシリアル通信されるとともに、通信のためのリンク層回路との間でデータ信号がパラレル通信されるよう、シリアル・パラレル変換、符号化及び復号化並びにコネクタ入出力制御を伴う所定の処理がなされる。
【００４１】
かかるコネクタレセプタクル20にあっては、第２実施形態の効果に加えて、データ信号が、複数のコンタクト2 毎にコンタクト2 と物理層基本回路5 との間に亙って略同一長の伝送路でもってそれぞれ伝送されることによって、データ信号間のスキューを少なくすることができる。
【００４２】
また、コンタクト受部1bが２個設けられているから、本コネクタレセプタクル20を配設することによって、コンタクト受部1bが１個設けられたコネクタレセプタクル20を複数個配設するよりも、配設作業がやり易くなる。
【００４３】
また、コンタクト受部1bが２個設けられているけれども、物理層基本回路5 は、２個のコンタクト受部1bにそれぞれ嵌合されたコネクタプラグX との間でシリアル通信されるよう、シリアル・パラレル変換、符号化及び復号化並びにコネクタ入出力制御を伴う所定の処理がなされるから、一つですみ、物理層基本回路5 を２個設ける場合に比較して、全体を小型化することができる。
【００４４】
また、シェル4 によって、コネクタプラグX からデータ信号の伝送される伝送路であるパターン7 が、外部からシールドされるから、ＥＭＩを少なくすることができる。
【００４５】
次に、本発明の第４実施形態を図18乃至図20に基づいて以下に説明する。なお、第１実施形態と実質的に同一の機能を有する部分には同一の符号を付し、第１実施形態と異なるところのみ記す。第１本実施形態は、物理層基本回路5 は、ハウジング1 の基板接着部1aに接着された基板6 に設けられているのに対し、本実施形態では、ハウジング1 をなすＭＩＤ（Molded Interconnection Device ）基板14に設けられた構成となっている。
【００４６】
詳しくは、ＭＩＤ基板14には、導通メッキパターン15が設けられ、その導通メッキパターン15に物理層基本回路5 が実装される。このＭＩＤ基板14からなるハウジング1 は、第１実施形態と同様に、コンタクト2 を圧入保持するコンタクト圧入孔1dを有したコンタクト保持部1cが設けられている。
【００４７】
かかるコネクタレセプタクル20にあっては、第１実施形態の効果に加えて、コンタクト2 は、物理層基本回路5 を実装したＭＩＤ基板14に保持されているのであるから、物理層基本回路5 を実装した部材、すなわちＭＩＤ基板14の他に、コンタクト2 を保持する部材を別に設けなくてもよくなり、部品点数を少なくすることができる。
【００４８】
なお、第１乃至第４実施形態ではいずれも、コンタクト2 は、電源用コンタクト2A及びグラウンド用コンタクト2Bを含む６本が配置されているが、電源用コンタクト2A及びグラウンド用コンタクト2Bを含まぬ４本が配置されても、同様の効果を奏することができる。
【００４９】
【発明の効果】
請求項１記載の発明は、コネクタレセプタクルそのものに物理層基本回路が設けられることによって、コンタクトと物理層基本回路との間は、物理層基本回路がプリント基板に実装された従来例に比較して短くなるから、ＥＭＩや伝送特性に影響を及ぼさないよう、従来例ほど、パターンレイアウトの設計に注意を払わなくてもよくなり、データ信号の伝送路をなすパターンレイアウトの設計がやり易くなる。又、データ信号が、コンタクトから物理層基本回路に亙って略一定の特性インピーダンスを有した伝送路でもってシリアル通信されることにより、入出力の際のデータ信号の反射を少なくすることができる。さらに、コンタクトが、基板と略同一平面に位置することによって、伝送特性にとって良くない急な折り曲げ部分をなくすことができ、ひいては、伝送特性を良くすることができる。さらに、嵌合部がシールド部材によってシールドされるから、ＥＭＩをより低減することができる。
【００５１】
請求項２記載の発明は、請求項１記載の発明の効果に加えて、データ信号が、複数のコンタクト毎にコンタクトと物理層基本回路との間に亙って略同一長の伝送路でもってそれぞれ伝送されることによって、データ信号間のスキューを少なくすることができる。
【００５３】
請求項３記載の発明は、請求項１又は２に記載の発明の効果に加えて、嵌合部が複数個設けられているから、本コネクタレセプタクルを配設することによって、嵌合部が１個設けられたコネクタレセプタクルを複数個配設するよりも、配設作業がやり易くなる。
【００５４】
請求項４記載の発明は、請求項３記載の発明の効果に加えて、嵌合部が複数個設けられているけれども、物理層基本回路は、複数個の前記嵌合部にそれぞれ嵌合されたコネクタプラグとの間でシリアル通信されるよう所定の処理がなされるから一つですみ、物理層基本回路を複数個設ける場合に比較して、全体を小型化することができる。
【００５６】
請求項５記載の発明は、請求項１乃至４記載の発明の効果に加えて、コンタクトは、物理層基本回路を設けたＭＩＤ基板に保持されているのであるから、物理層基本回路を設けた部材、すなわちＭＩＤ基板の他に、コンタクトを保持する部材を別に設けなくてもよくなり、部品点数を少なくすることができる。
【００５７】
請求項６記載の発明は、請求項１乃至５記載の発明の効果に加えて、データ信号は、パラレル通信されることにより、シリアル通信されるときよりもＮ倍の伝送路により伝送されるのであるから、パラレル通信されるときに、シリアル通信されるときよりも、データ信号の立ち上がり及び立ち下がり時間もＮ倍長くできることによって、高周波成分が緩和されるようになり、ＥＭＩを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の斜視図である。
【図２】同上の正面図である。
【図３】同上の側面図である。
【図４】同上の平面図である。
【図５】同上の側面断面図である。
【図６】同上の物理層基本回路のブロック図である。
【図７】同上のものによるデータ信号の伝送状態を示す説明図である。
【図８】同上のパラレル通信によるデータ信号の伝送状態とシリアル通信によるデータ信号の伝送状態とを比較するための説明図である。
【図９】本発明の第２実施形態の斜視図である。
【図１０】同上の平面図である。
【図１１】同上の部分拡大平面図である。
【図１２】同上の側面断面図である。
【図１３】同上の伝送路の部分断面図である。
【図１４】本発明の第３実施形態の斜視図である。
【図１５】同上の平面図である。
【図１６】同上の部分拡大平面図である。
【図１７】同上の側面断面図である。
【図１８】本発明の第４実施形態の斜視図である。
【図１９】同上の平面図である。
【図２０】同上の側面断面図である。
【図２１】従来例の斜視図である。
【符号の説明】
1b  コンタクト受部（嵌合部）
2   コンタクト
4   シェル（シールド部材）
5   物理層基本回路
6   基板
7   パターン（伝送路）
14  ＭＩＤ基板
20  コネクタレセプタクル
X   コネクタプラグ
【図１】
0004406950.tif 000002
【図２】
0004406950.tif 000003
【図３】
0004406950.tif 000004
【図４】
0004406950.tif 000005
【図５】
0004406950.tif 000006
【図６】
0004406950.tif 000007
【図７】
0004406950.tif 000008
【図８】
0004406950.tif 000009
【図９】
0004406950.tif 000010
【図１０】
0004406950.tif 000011
【図１１】
0004406950.tif 000012
【図１２】
0004406950.tif 000013
【図１３】
0004406950.tif 000014
【図１４】
0004406950.tif 000015
【図１５】
0004406950.tif 000016
【図１６】
0004406950.tif 000017
【図１７】
0004406950.tif 000018
【図１８】
0004406950.tif 000019
【図１９】
0004406950.tif 000020
【図２０】
0004406950.tif 000021
【図２１】
0004406950.tif 000022