(57)【特許請求の範囲】
【請求項１】
差動４値位相シフトキーイングにより変調された光を受信する光受信装置であって、
受信した光信号を２つの光信号に分岐する分岐手段と、
前記２つの光信号の一方から第１の位相変調成分を抽出し、該第１の位相変調成分を第１のデータ信号に変換する第１の光電変換手段と、
前記２つの光信号の他方から第２の位相変調成分を抽出し、該第２の位相変調成分を第２のデータ信号に変換する第２の光電変換手段と、
前記第１のデータ信号または第２のデータ信号からクロック信号を再生して、再生クロック信号を出力するクロック再生手段と、
前記再生クロック信号を反転させて反転クロック信号を生成し、該再生クロック信号または反転クロック信号のうち、前記光受信装置の組み立て後に測定された前記第１及び第２のデータ信号の遅延差に応じてあらかじめ選択設定されている方のクロック信号を選択して出力する反転手段と、
前記反転手段から出力されるクロック信号を用いて前記第１のデータ信号をラッチする第１の識別手段と、
前記再生クロック信号を用いて前記第２のデータ信号をラッチする第２の識別手段と
を備えることを特徴とする光受信装置。
【請求項２】
前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段をさらに備え、前記第２の識別手段は、該遅延クロック信号を用いて前記第２のデータ信号をラッチすることを特徴とする請求項１記載の光受信装置。
【請求項３】
前記遅延手段は、前記第１のデータ信号または第２のデータ信号のタイムスロットの１／４に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする請求項２記載の光受信装置。
【請求項４】
前記第１の識別手段から出力されるデータ信号をラッチする第３の識別手段と、前記第２の識別手段から出力されるデータ信号をラッチする第４の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第３の識別手段は、該遅延クロック信号を用いて前記第１の識別手段から出力されるデータ信号をラッチし、前記第４の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第２の識別手段から出力されるデータ信号をラッチすることを特徴とする請求項１記載の光受信装置。
【請求項５】
前記遅延手段は、前記第１のデータ信号または第２のデータ信号のタイムスロットの１／４に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする請求項４記載の光受信装置。
【請求項６】
差動４値位相シフトキーイングにより変調された光を光受信装置が受信して復調する復調方法であって、
受信した光信号を２つの光信号に分岐し、
前記２つの光信号の一方から第１の位相変調成分を抽出して、光電変換により該第１の位相変調成分を第１のデータ信号に変換し、
前記２つの光信号の他方から第２の位相変調成分を抽出して、光電変換により該第２の位相変調成分を第２のデータ信号に変換し、
前記第１のデータ信号または第２のデータ信号からクロック信号を再生し、
再生されたクロック信号を反転させて反転クロック信号を生成し、
前記再生されたクロック信号または反転クロック信号のうち、前記光受信装置の組み立て後に測定された前記第１及び第２のデータ信号の遅延差に応じてあらかじめ選択設定されている方のクロック信号を選択し、
選択されたクロック信号を用いて前記第１のデータ信号をラッチし、
前記再生されたクロック信号を用いて前記第２のデータ信号をラッチする
ことを特徴とする復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムにおいて、差動４値位相シフトキーイング（Differential Quadrature Phase Sift Keying ，ＤＱＰＳＫ）方式で変調された光を受信する光受信装置に関する。
【背景技術】
【０００２】
近年、光通信ネットワークの帯域をさらに広げる試みの１つとして、ＤＱＰＳＫ変調方式を用いた光伝送システムが提案されている（例えば、下記の特許文献１を参照）。この方式では、１シンボルで２ビットの情報が伝送されるため、２０Ｇｂａｕｄ／ｓの変調速度で４０Ｇｂ／ｓのビットレートを実現することができる。このような光伝送システムでは、光送信装置が光搬送波をＤＱＰＳＫ方式で変調して光信号として送信し、光受信装置が受信した光信号を復調してデータを抽出する。
【０００３】
図２０は、従来の光受信装置で用いられるＤＱＰＳＫ受信器の構成図である。このＤＱＰＳＫ受信器は、光スプリッタ１１、遅延干渉計１２−１、１２−２、フォトダイオード１３−１、１３−２、１３−３、１３−４、トランスインピーダンス増幅器（ＴＩＡ）１４−１、１４−２、制限増幅器（ＬＩＡ）１５−１、１５−２、クロック再生回路（ＣＲ）１６、識別回路（ＤＥＣ）１７−１、１７−２、および２対１マルチプレクサ（ＭＵＸ）１８を備える。
【０００４】
光スプリッタ１１で２つに分岐された光信号は、遅延干渉計１２−１および１２−２にそれぞれ入射する。この光信号では、１シンボル前の信号に対する相対位相値として、π／４、３π／４、−π／４、および−３π／４の４つの位相が用いられる。
【０００５】
遅延干渉計１２−１は、入射した光信号を２つに分岐し、一方の光信号には、遅延器２１−１により１シンボル分の遅延を与え、他方の光信号には、位相器２２によりπ／４の位相変化を与える。そして、遅延器２１−１および位相器２２からの２つの光信号を干渉させて位相変調成分を抽出し、フォトダイオード１３−１および１３−２に出力する。
【０００６】
遅延干渉計１２−２は、入射した光信号を２つに分岐し、一方の光信号には、遅延器２１−２により１シンボル分の遅延を与え、他方の光信号には、位相器２３により−π／４の位相変化を与える。そして、遅延器２１−２および位相器２３からの２つの光信号を干渉させて位相変調成分を抽出し、フォトダイオード１３−３および１３−４に出力する。
【０００７】
こうして、遅延干渉計１２−１および１２−２により、受信した光信号から互いに直交する２つの位相変調成分が抽出され、光の強度変化に変換されて出力される。
フォトダイオード１３−１および１３−２は、バランスドフォトダイオードを形成し、光電変換により、遅延干渉計１２−１から出力された光信号を電流に変換して出力する。増幅器１４−１は、電流−電圧変換を行い、増幅器１５−１は、変換された電気信号を増幅して、第１のデータ信号として識別回路１７−１に出力する。
【０００８】
同様にして、フォトダイオード１３−３および１３−４は、遅延干渉計１２−２から出力された光信号を電流に変換し、増幅器１４−２および１５−２は、電気信号を増幅して、第２のデータ信号として識別回路１７−２に出力する。こうして、受信光の検波が行われ、データが取り出される。
【０００９】
クロック再生回路１６は、識別回路１７−１に入力される第１のデータ信号からクロック信号を再生し、識別回路１７−１および１７−２に分配する。識別回路１７−１および１７−２は、例えば、Ｄフリップフロップを用いて構成され、再生されたクロック信号により第１および第２のデータ信号をそれぞれラッチし、マルチプレクサ１８に出力する。マルチプレクサ１８は、識別回路１７−１および１７−２からの２つのデータ信号を多重化して、後段のデシリアライザ（不図示）に転送する。
【００１０】
例えば、第１および第２のデータ信号として、図２１に示すような直交信号Ｑおよび同相信号Ｉがそれぞれ得られた場合、マルチプレクサ１８は、これらを多重化して元のデータ列“ＡＢＣＤＥＦ．．．”を生成する。
【００１１】
一方、第１および第２のデータ信号として、図２２に示すような同相信号Ｉおよび直交信号Ｑがそれぞれ得られた場合、マルチプレクサ１８は、これらを多重化してデータ列“ＢＡＤＣＦＥ．．．”を生成する。しかしながら、生成されたデータ列は元のデータ列“ＡＢＣＤＥＦ．．．”とは異なるため、隣接したデータを入れ替えるビットスワップ機能を、マルチプレクサ１８または後段の回路（フレーマ等）に設ける必要がある。この場合、先願である特願２００５−２０６４６７号に記載された発明が利用可能である。
【００１２】
図２３は、識別回路１７−１および１７−２の入出力信号の例を示すタイミングチャートである。この例では、識別回路１７−１および１７−２の入力データ信号が、クロック信号の立ち上がりエッジによりラッチされて、出力データ信号が生成される。
【特許文献１】特表２００４−５１６７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した従来のＤＱＰＳＫ受信器には、次のような問題がある。
図２０に示したように、一般的なＤＱＰＳＫ受信器では、単一のクロック再生回路１６で抽出されたクロック信号により、２つの識別回路１７−１および１７−２を動作させる構成をとっている。図２３のタイミングチャートでは、識別回路１７−１および１７−２に入力するデータ信号の遅延差が０になっているが、実際には、図２４に示すように、２つの入力データ信号の間には遅延差ΔＴが発生する。
【００１４】
図２５に示すように、この遅延差ΔＴは、光スプリッタ１１の入力端子から識別回路１７−１の入力端子までの遅延時間Ｔａと、光スプリッタ１１の入力端子から識別回路１７−２の入力端子までの遅延時間Ｔｂとの差分｜Ｔａ−Ｔｂ｜に相当する。ＤＱＰＳＫ受信器では、遅延差ΔＴがマルチプレクサ１８の入力位相余裕に比べて十分に小さい必要がある。
【００１５】
ＤＱＰＳＫ受信器の電気回路部分と、ＰＬＣ（Planar Lightwave Circuit）で作成される遅延干渉計１２−１および１２−２は、物理長差が１〜２ｍｍ（１０ｐｓ程度）以下になるように作り込むことが可能である。したがって、その遅延差は、２０Ｇｂ／ｓのタイムスロット（５０ｐｓ）を用いた場合のマルチプレクサ１８の入力位相余裕（２５〜３５ｐｓ）以下となる。
【００１６】
しかし、光スプリッタ１１を外付けにした場合のように、光スプリッタ１１と遅延干渉計１２−１および１２−２の間にファイバインタフェースが存在する場合、融着も考慮すると、ファイバを厳密に等長に製造することは難しく、１ｃｍ程度の差が生じる。１ｃｍの差は約５０ｐｓの遅延差に相当し、２０Ｇｂ／ｓの伝送レートでは１ビットずれに相当するため、大きな問題となり、何らかの初期調整を行う必要がある。
【００１７】
この場合、光スプリッタ１１の入力端子から遅延干渉計１２−１の入力端子までの遅延時間Ｔａ１と、光スプリッタ１１の入力端子から遅延干渉計１２−２の入力端子までの遅延時間Ｔｂ１との差分｜Ｔａ１−Ｔｂ１｜が、遅延差ΔＴの大部分を占めることになる。
【００１８】
また、マルチプレクサ１８に入力される、識別回路１７−１および１７−２の出力データ信号の遅延差は、位相余裕に対して十分に小さい１０〜１５ｐｓ程度に抑える必要がある。
【００１９】
先願である特願２００５−２４５０７１号に記載された発明では、可変遅延回路を用いてデータ信号の遅延量を調整する構成が示されている。しかし、これまでに提案されている公知の可変遅延回路はＣＭＯＳ（Complementary Metal Oxide Semiconductor ）による製造が想定されており、現在の回路技術では、２０Ｇｂ／ｓの動作を実現できない。また、同等の回路をシリコンゲルマニウム等で製造するのは、回路規模および消費電力の観点から現実的ではないと考えられる。
【００２０】
本発明の課題は、ＤＱＰＳＫ受信器において、より簡単な構成で２つのデータ信号の遅延差を削減することである。
【課題を解決するための手段】
【００２１】
図１は、本発明の光受信装置の原理図である。図１の光受信装置は、分岐手段１０１、第１の光電変換手段１０２、第２の光電変換手段１０３、クロック再生手段１０４、反転手段１０５、第１の識別手段１０６、および第２の識別手段１０７を備え、差動４値位相シフトキーイングにより変調された光を受信する。
【００２２】
分岐手段１０１は、受信した光信号を２つの光信号に分岐する。第１の光電変換手段１０２は、２つの光信号の一方から第１の位相変調成分を抽出し、第１の位相変調成分を第１のデータ信号に変換する。第２の光電変換手段１０３は、２つの光信号の他方から第２の位相変調成分を抽出し、第２の位相変調成分を第２のデータ信号に変換する。
【００２３】
クロック再生手段１０４は、第１のデータ信号または第２のデータ信号からクロック信号を再生して、再生クロック信号を出力する。反転手段１０５は、再生クロック信号を反転させて反転クロック信号を生成し、再生クロック信号または反転クロック信号を選択して出力する。第１の識別手段１０６は、反転手段１０５から出力されるクロック信号を用いて第１のデータ信号をラッチし、第２の識別手段１０７は、再生クロック信号を用いて第２のデータ信号をラッチする。
【００２４】
分岐手段１０１により分岐された光信号は、第１の光電変換手段１０２および第２の光電変換手段１０３に入射する。第１の光電変換手段１０２および第２の光電変換手段１０３は、同じ光信号の互いに異なる位相変調成分から第１および第２のデータ信号を生成し、第１の識別手段１０６および第２の識別手段１０７にそれぞれ出力する。
【００２５】
クロック再生手段１０４は、いずれかのデータ信号からクロック信号を再生して、反転手段１０５および第２の識別手段１０７に再生クロック信号を出力する。反転手段１０５は、入力された再生クロック信号から反転クロック信号を生成し、再生クロック信号および反転クロック信号の一方を選択して、第１の識別手段１０６に出力する。第１の識別手段１０６および第２の識別手段１０７は、入力されたクロック信号を用いて第１のデータ信号および第２のデータ信号をそれぞれラッチし、後段のマルチプレクサ（不図示）に出力する。
【００２６】
このような光受信装置によれば、第１の識別手段１０６および第２の識別手段１０７に入力されるデータ信号に一定の遅延差が生じる場合に、反転手段１０５の出力として反転クロック信号を選択することで、第１の識別手段１０６のデータ信号をラッチするタイミングを１／２サイクルだけシフトすることができる。これにより、第１の識別手段１０６および第２の識別手段１０７から出力されるデータ信号の遅延差が、１／２サイクルだけ削減される。
【００２７】
例えば、後述する図２および図６において、分岐手段１０１は、光スプリッタ２０１に対応し、第１の光電変換手段１０２は、遅延干渉計２０２−１、フォトダイオード２０３−１、２０３−２、および増幅器２０４−１、２０５−１に対応し、第２の光電変換手段１０３は、遅延干渉計２０２−２、フォトダイオード２０３−３、２０３−４、および増幅器２０４−２、２０５−２に対応する。
【００２８】
そして、クロック再生手段１０４、反転手段１０５、第１の識別手段１０６、および第２の識別手段１０７は、クロック再生回路２０６、反転回路２１０−１、識別回路２０７−１、および２０７−２にそれぞれ対応する。
【００２９】
また、後述する図７において、分岐手段１０１は、光スプリッタ２０１に対応し、第１の光電変換手段１０２は、遅延干渉計２０２−２、フォトダイオード２０３−３、２０３−４、および増幅器２０４−２、２０５−２に対応し、第２の光電変換手段１０３は、遅延干渉計２０２−１、フォトダイオード２０３−１、２０３−２、および増幅器２０４−１、２０５−１に対応する。
【００３０】
そして、クロック再生手段１０４、反転手段１０５、第１の識別手段１０６、および第２の識別手段１０７は、クロック再生回路２０６、反転回路２１０−３、識別回路２０７−２、および２０７−１にそれぞれ対応する。
【発明の効果】
【００３１】
本発明によれば、ＤＱＰＳＫ受信器において、データ信号から再生されたクロック信号を反転させる回路を追加するだけで、２つのデータ信号の遅延差を削減することができる。したがって、遅延差を調整するための可変遅延回路は不要になる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
図２は、実施形態の光受信装置で用いられるＤＱＰＳＫ受信器の構成例を示している。このＤＱＰＳＫ受信器は、光スプリッタ２０１、遅延干渉計２０２−１、２０２−２、フォトダイオード２０３−１、２０３−２、２０３−３、２０３−４、トランスインピーダンス増幅器（ＴＩＡ）２０４−１、２０４−２、制限増幅器（ＬＩＡ）２０５−１、２０５−２、クロック再生回路（ＣＲ）２０６、識別回路（ＤＥＣ）２０７−１、２０７−２、２０８−１、２０８−２、２対１マルチプレクサ（ＭＵＸ）２０９、反転回路２１０−１、２１０−２、およびクロック遅延回路２１１−１を備える。
【００３３】
このうち、光スプリッタ２０１、遅延干渉計２０２−１、２０２−２、フォトダイオード２０３−１、２０３−２、２０３−３、２０３−４、増幅器２０４−１、２０４−２、２０５−１、２０５−２、およびマルチプレクサ２０９の動作については、上述した光スプリッタ１１、遅延干渉計１２−１、１２−２、フォトダイオード１３−１、１３−２、１３−３、１３−４、増幅器１４−１、１４−２、１５−１、１５−２、およびマルチプレクサ１８の動作と同様である。
【００３４】
増幅器２０５−１および２０５−２の後段の識別回路部分は２段構成になっており、１段目の識別回路２０７−１には反転回路２１０−１が付加され、２段目の識別回路２０８−１および２０８−２には、クロック遅延回路２１１−１および反転回路２１０−２が付加されている。この構成により、マルチプレクサ２０９に入力される２つのデータ信号の遅延差がタイムスロットＴの１／４以下になるように、微調が行われる。
【００３５】
クロック再生回路２０６は、識別回路２０７−１に入力される第１のデータ信号からクロック信号を再生し、識別回路２０７−１、２０７−２、２０８−１、および２０８−２に分配する。このとき、反転回路２１０−１は、入力クロック信号を反転させて反転クロック信号を生成し、入力クロック信号（正転クロック信号）または反転クロック信号を選択して、識別回路２０７−１に出力する。同様に、反転回路２１０−２は、入力クロック信号または反転クロック信号を選択して、識別回路２０８−２に出力する。
【００３６】
クロック遅延回路２１１−１は、Ｔ／４に相当する遅延を入力クロック信号に与え、遅延クロック信号を識別回路２０８−１に出力する。２０Ｇｂ／ｓのデータ信号では、この遅延Ｔ／４は１２．５ｐｓに相当する。
【００３７】
クロック再生回路２０６が識別回路２０７−２に入力される第２のデータ信号からクロック信号を再生するように、受信器を構成してもよい。
識別回路２０７−１および２０７−２は、例えば、Ｄフリップフロップを用いて構成され、反転回路２１０−１およびクロック再生回路２０６から出力されるクロック信号により第１および第２のデータ信号をそれぞれラッチし、識別回路２０８−１および２０８−２に出力する。
【００３８】
識別回路２０８−１および２０８−２は、例えば、Ｄフリップフロップを用いて構成され、クロック遅延回路２１１−１および反転回路２１０−２から出力されるクロック信号により第１および第２のデータ信号をそれぞれラッチし、マルチプレクサ２０９に出力する。
【００３９】
反転回路２１０−１および２１０−２の出力を正転クロック信号および反転クロックのいずれにするかは、ＤＱＰＳＫ受信器の製造時または運用開始時に設定される。ＤＱＰＳＫ受信器の組み立て後、光スプリッタ２０１の入力端子より光パルスが入力され、２つのデータ信号の遅延差が測定される。そして、測定された遅延差に合わせて、反転回路２１０−１および２１０−２の出力クロック信号が選択設定される。
【００４０】
測定点としては、例えば、遅延干渉計２０２−１および２０２−２の出力端子や、マルチプレクサ２０９の入力端子が考えられる。遅延差をより正確に測定したい場合は、マルチプレクサ２０９の入力端子を測定点とするのが望ましい。
【００４１】
次に、図３から図５までを参照しながら、図２の識別回路２０７−１、２０７−２、２０８−１、および２０８−２の動作をより具体的に説明する。
図３は、１段目の識別回路２０７−１および２０７−２による遅延調整の一例を示すタイミングチャートである。この例では、反転回路２１０−１の出力が反転クロック信号に設定されている。
【００４２】
識別回路２０７−２の入力データ信号は識別回路２０７−１の入力データ信号より１タイムスロット（Ｔ）程度遅れているが、これらのデータ信号を正転クロック信号および反転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はＴ／２程度まで減少する。
【００４３】
次に、図４は、２段目の識別回路２０８−１および２０８−２による遅延調整の一例を示すタイミングチャートである。この例では、反転回路２１０−２の出力が反転クロック信号に設定されている。
【００４４】
識別回路２０８−２の入力データ信号は識別回路２０８−１の入力データ信号よりＴ／２程度遅れているが、これらのデータ信号を反転クロック信号およびＴ／４だけ遅延した正転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はＴ／４程度まで減少する。
【００４５】
図５は、図４とは異なり、識別回路２０８−１の入力データ信号が識別回路２０８−２の入力データ信号より遅れている場合のタイミングチャートである。この例では、反転回路２１０−２の出力が正転クロック信号に設定されている。
【００４６】
識別回路２０８−１の入力データ信号は識別回路２０８−２の入力データ信号よりＴ／２程度遅れているが、これらのデータ信号をＴ／４だけ遅延した正転クロック信号および正転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はＴ／４程度まで減少する。
【００４７】
このように、反転回路２１０−１および２１０−２とクロック遅延回路２１１−１の組み合わせにより、マルチプレクサ２０９の入力端子における遅延差をＴ／４（２０Ｇｂ／ｓの場合、１２．５ｐｓ）まで削減することができ、十分に実用的な遅延差が実現される。
【００４８】
このような構成によれば、従来のＤＱＰＳＫ受信器と比べて、２段目の識別回路２０８−１および２０８−２と、反転回路２１０−１および２１０−２と、クロック遅延回路２１１−１を追加するだけで、遅延調整を行うことができる。
【００４９】
識別回路単体の追加は回路規模へのインパクトが小さく、高周波特性への影響もない。また、クロック遅延回路２１１−１は、単純に基板上の配線で実現可能である。この場合、遅延線の長さも２ｍｍ程度（２０Ｇｂ／ｓの場合）で済み、実装サイズへの影響も小さく、挿入損失も０．１ｄＢ以下で、無視できる程度である。
【００５０】
さらに、４０Ｇｂ／ｓ〜４６Ｇｂ／ｓのビットレートの違いによる遅延差の増加は約１．５ｐｓであり、マルチプレクサ２０９の入力端子における位相余裕で十分に吸収可能であるため、誤り符号の伝送を考慮したマルチレート化に対しても問題がない。
【００５１】
なお、反転回路２１０−１は識別回路２０７−２側に設けてもよく、反転回路２１０−２とクロック遅延回路２１１−１の位置は入れ替えてもよい。また、図２のＤＱＰＳＫ受信器では、識別回路部分が２段構成になっているが、これを１段構成とすることも可能である。
【００５２】
図６は、このような１段構成のＤＱＰＳＫ受信器の構成例を示している。このＤＱＰＳＫ受信器は、図２の構成から識別回路２０８−１、２０８−２、反転回路２１０−２、およびクロック遅延回路２１１−１を除いた構成を有する。この場合、識別回路２０７−１および２０７−２は、ラッチしたデータ信号を直接マルチプレクサ２０９に出力する。
【００５３】
このような構成によれば、マルチプレクサ２０９の入力端子における遅延差をＴ／２（２０Ｇｂ／ｓの場合、２５ｐｓ）まで削減することができる。反転回路２１０−１は識別回路２０７−２側に設けてもよい。
【００５４】
図７は、別のＤＱＰＳＫ受信器の構成例を示している。このＤＱＰＳＫ受信器は、識別回路２０８−１、２０８−２、反転回路２１０−２、およびクロック遅延回路２１１−１を除き、反転回路２１０−３およびクロック遅延回路２１１−２を追加した構成を有する。
【００５５】
この場合、反転回路２１０−３は、クロック再生回路２０６から出力されたクロック信号または反転クロック信号を選択して、識別回路２０７−２に出力し、クロック遅延回路２１１−２は、クロック再生回路２０６から出力されたクロック信号に遅延Ｔ／４を与え、遅延クロック信号を識別回路２０７−１に出力する。識別回路２０７−１および２０７−２は、入力クロック信号によりラッチしたデータ信号を、直接マルチプレクサ２０９に出力する。
【００５６】
このような構成によれば、マルチプレクサ２０９の入力端子における遅延差をＴ／４まで削減することができる。反転回路２１０−３とクロック遅延回路２１１−２の位置は入れ替えてもよい。
【００５７】
図８は、上述した反転回路２１０−１〜２１０−３の構成例を示している。図８の反転回路は、抵抗８０３、８０５、トランジスタ８０４、およびスイッチ８０６を備える。トランジスタ８０４のベース（Ｂ）は入力端子８０１に接続され、コレクタ（Ｃ）は抵抗８０３を介して電源端子８０２に接続され、エミッタ（Ｅ）は抵抗８０５を介して接地電位に接続される。抵抗８０３および８０５は同じ抵抗値を有する。
【００５８】
入力端子８０１から入力されたクロック信号は、トランジスタ８０４のエミッタから同じ極性で出力され、コレクタから反転した極性で出力される。スイッチ８０６は、制御端子８０７から入力される制御信号の値に応じて、エミッタからのクロック信号またはコレクタからのクロック信号を選択し、出力端子８０８に出力する。したがって、測定された遅延差に合わせてスイッチ８０６を切り替えることで、出力クロック信号を選択設定することができる。
【００５９】
次に、図９から図１８までを参照しながら、図２、図６、および図７の反転回路の設定方法についてまとめて説明する。
図２のＤＱＰＳＫ受信器において、１段目の識別回路２０７−１および２０７−２の入力データ信号に遅延差がない場合のタイミングチャートは、図９のようになる。この場合、反転回路２１０−１および２１０−２の出力は共に正転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２には同じクロック信号が入力され、識別回路２０８−１および２０８−２にはＴ／４の遅延差のクロック信号が入力される。
【００６０】
このため、識別回路２０８−１および２０８−２の入力データ信号は同相となるが、識別回路２０８−１の出力データ信号は、識別回路２０８−２の出力データ信号よりＴ／４だけ遅れることになる。しかし、このデータ信号の遅延差はマルチプレクサ２０９への入力位相余裕の範囲内であり、後段の回路では問題とならない。
【００６１】
次に、識別回路２０７−２の入力データ信号が識別回路２０７−１の入力データ信号よりＴだけ遅れている場合のタイミングチャートは、図１０のようになる。この場合、反転回路２１０−１および２１０−２の出力は共に反転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／２の遅延差のクロック信号が入力され、識別回路２０８−１および２０８−２にはＴ／４の遅延差のクロック信号が入力される。このため、識別回路２０８−１および２０８−２の入力データ信号の遅延差はＴ／２まで縮まり、さらに、出力データ信号の遅延差はＴ／４まで縮まる。
【００６２】
次に、識別回路２０７−１の入力データ信号が識別回路２０７−２の入力データ信号よりＴだけ遅れている場合のタイミングチャートは、図１１のようになる。この場合、反転回路２１０−１および２１０−２の出力は反転クロック信号および正転クロック信号にそれぞれ設定される。したがって、識別回路２０７−１および２０７−２にはＴ／２の遅延差のクロック信号が入力され、識別回路２０８−１および２０８−２にはＴ／４の遅延差のクロック信号が入力される。このため、識別回路２０８−１および２０８−２の入力データ信号の遅延差はＴ／２まで縮まり、さらに、出力データ信号の遅延差はＴ／４まで縮まる。
【００６３】
以上の３つのケースにおける反転回路２１０−１および２１０−２の設定方法をまとめると、図１２に示すようになる。
図６のＤＱＰＳＫ受信器において、識別回路２０７−１および２０７−２の入力データ信号に遅延差がない場合のタイミングチャートは、図１３のようになる。この場合、反転回路２１０−１の出力は正転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２には同じクロック信号が入力され、識別回路２０７−１および２０７−２の出力データ信号は同相となる。
【００６４】
次に、識別回路２０７−２の入力データ信号が識別回路２０７−１の入力データ信号よりＴだけ遅れている場合のタイミングチャートは、図１４のようになる。この場合、反転回路２１０−１の出力は反転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／２の遅延差のクロック信号が入力され、出力データ信号の遅延差はＴ／２まで縮まる。
【００６５】
次に、識別回路２０７−１の入力データ信号が識別回路２０７−２の入力データ信号よりＴだけ遅れている場合のタイミングチャートは、図１５のようになる。この場合、反転回路２１０−１の出力は反転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／２の遅延差のクロック信号が入力され、出力データ信号の遅延差はＴ／２まで縮まる。
【００６６】
図７のＤＱＰＳＫ受信器において、識別回路２０７−１および２０７−２の入力データ信号に遅延差がない場合のタイミングチャートは、図１６のようになる。この場合、反転回路２１０−３の出力は正転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／４の遅延差のクロック信号が入力され、識別回路２０７−１の出力データ信号は、識別回路２０７−２の出力データ信号よりＴ／４だけ遅れることになる。しかし、このデータ信号の遅延差は後段の回路では問題とならない。
【００６７】
次に、識別回路２０７−２の入力データ信号が識別回路２０７−１の入力データ信号よりＴ／２だけ遅れている場合のタイミングチャートは、図１７のようになる。この場合、反転回路２１０−３の出力は反転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／４の遅延差のクロック信号が入力され、出力データ信号の遅延差はＴ／４まで縮まる。
【００６８】
次に、識別回路２０７−１の入力データ信号が識別回路２０７−２の入力データ信号よりＴ／２だけ遅れている場合のタイミングチャートは、図１８のようになる。この場合、反転回路２１０−３の出力は正転クロック信号に設定される。したがって、識別回路２０７−１および２０７−２にはＴ／４の遅延差のクロック信号が入力され、出力データ信号の遅延差はＴ／４まで縮まる。
【００６９】
ところで、図２に示したＤＱＰＳＫ受信器では、フォトダイオードと識別回路の間に配置される増幅回路として、トランスインピーダンス増幅器（ＴＩＡ）と制限増幅器（ＬＩＡ）の組み合わせを用いているが、他の構成も考えられる。この増幅回路の役割は、次の通りである。
（１）微小信号を、識別回路で十分に識別できる振幅まで増幅する。
（２）最大振幅を、識別回路で十分に識別できる振幅に抑圧する。
【００７０】
このため、フォトダイオードの出力が一定以上に大きくならない場合、ＬＩＡは不要である。また、フォトダイオードの出力が十分に大きい場合、その出力を５０Ωで終端するだけでよく、ＴＩＡおよびＬＩＡはともに不要である。さらに、ＬＩＡの代わりに自動ゲイン制御回路（ＡＧＣ）を用いてもよい。
【００７１】
例えば、図２の増幅器２０５−１および２０５−２をＡＧＣに置き換えた場合、ＤＱＰＳＫ受信器の構成は、図１９のようになる。この例では、増幅器２０４−１と識別回路２０７−１の間に、自動ゲイン制御回路１９０１−１および電子分散補償器（ＥＤＣ）１９０２−１が設けられ、増幅器２０４−２と識別回路２０７−２の間に、自動ゲイン制御回路１９０１−２および電子分散補償器１９０２−２が設けられている。このような構成によれば、自動ゲイン制御回路１９０１−１および１９０１−２により波形を維持したままゲインを調節することで、電子分散補償を行うことが可能になる。
【００７２】
なお、図６および図７に示したＤＱＰＳＫ受信器についても、増幅回路に対して同様の変更を適用することができる。
以上説明した実施形態において、クロック遅延回路２１１−１および２１１−２の遅延量をＴ／４としているが、遅延量として他の所定値を用いてもかまわない。
【００７３】
（付記１）  差動４値位相シフトキーイングにより変調された光を受信する光受信装置であって、
受信した光信号を２つの光信号に分岐する分岐手段と、
前記２つの光信号の一方から第１の位相変調成分を抽出し、該第１の位相変調成分を第１のデータ信号に変換する第１の光電変換手段と、
前記２つの光信号の他方から第２の位相変調成分を抽出し、該第２の位相変調成分を第２のデータ信号に変換する第２の光電変換手段と、
前記第１のデータ信号または第２のデータ信号からクロック信号を再生して、再生クロック信号を出力するクロック再生手段と、
前記再生クロック信号を反転させて反転クロック信号を生成し、該再生クロック信号または反転クロック信号を選択して出力する反転手段と、
前記反転手段から出力されるクロック信号を用いて前記第１のデータ信号をラッチする第１の識別手段と、
前記再生クロック信号を用いて前記第２のデータ信号をラッチする第２の識別手段と
を備えることを特徴とする光受信装置。
（付記２）  前記反転手段は、前記第１および第２のデータ信号の間に１タイムスロットに相当する遅延差がある場合、前記反転クロック信号を選択して出力することを特徴とする付記１記載の光受信装置。
（付記３）  前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段をさらに備え、前記第２の識別手段は、該遅延クロック信号を用いて前記第２のデータ信号をラッチすることを特徴とする付記１記載の光受信装置。
（付記４）  前記遅延手段は、前記第１のデータ信号または第２のデータ信号のタイムスロットの１／４に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記３記載の光受信装置。
（付記５）  前記反転手段は、前記第１のデータ信号が前記第２のデータ信号よりタイムスロットの１／２に相当する遅延量だけ遅れている場合、前記反転クロック信号を選択して出力することを特徴とする付記４記載の光受信装置。
（付記６）  前記第１の識別手段から出力されるデータ信号をラッチする第３の識別手段と、前記第２の識別手段から出力されるデータ信号をラッチする第４の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第３の識別手段は、該遅延クロック信号を用いて前記第１の識別手段から出力されるデータ信号をラッチし、前記第４の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第２の識別手段から出力されるデータ信号をラッチすることを特徴とする付記１記載の光受信装置。
（付記７）  前記遅延手段は、前記第１のデータ信号または第２のデータ信号のタイムスロットの１／４に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記６記載の光受信装置。
（付記８）  前記反転手段は、前記第１および第２のデータ信号の間に１タイムスロットに相当する遅延差がある場合、前記反転クロック信号を選択して出力することを特徴とする付記６記載の光受信装置。
（付記９）  前記第１の識別手段から出力されるデータ信号をラッチする第３の識別手段と、前記第２の識別手段から出力されるデータ信号をラッチする第４の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第３の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第１の識別手段から出力されるデータ信号をラッチし、前記第４の識別手段は、該遅延クロック信号を用いて前記第２の識別手段から出力されるデータ信号をラッチすることを特徴とする付記１記載の光受信装置。
（付記１０）  前記遅延手段は、前記第１のデータ信号または第２のデータ信号のタイムスロットの１／４に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記９記載の光受信装置。
（付記１１）  差動４値位相シフトキーイングにより変調された光を受信して復調する復調方法であって、
受信した光信号を２つの光信号に分岐し、
前記２つの光信号の一方から第１の位相変調成分を抽出して、光電変換により該第１の位相変調成分を第１のデータ信号に変換し、
前記２つの光信号の他方から第２の位相変調成分を抽出して、光電変換により該第２の位相変調成分を第２のデータ信号に変換し、
前記第１のデータ信号または第２のデータ信号からクロック信号を再生し、
再生されたクロック信号を反転させて反転クロック信号を生成し、
前記再生されたクロック信号または反転クロック信号を選択し、
選択されたクロック信号を用いて前記第１のデータ信号をラッチし、
前記再生されたクロック信号を用いて前記第２のデータ信号をラッチする
ことを特徴とする復調方法。
【図面の簡単な説明】
【００７４】
【図１】本発明の光受信装置の原理図である。
【図２】第１のＤＱＰＳＫ受信器の構成図である。
【図３】１段目の識別回路のタイミングチャートである。
【図４】２段目の識別回路の第１のタイミングチャートである。
【図５】２段目の識別回路の第２のタイミングチャートである。
【図６】第２のＤＱＰＳＫ受信器の構成図である。
【図７】第３のＤＱＰＳＫ受信器の構成図である。
【図８】反転回路の構成図である。
【図９】反転回路の第１の設定方法を示すタイミングチャートである。
【図１０】反転回路の第２の設定方法を示すタイミングチャートである。
【図１１】反転回路の第３の設定方法を示すタイミングチャートである。
【図１２】反転回路の第１、第２、および第３の設定方法をまとめて示す図である。
【図１３】反転回路の第４の設定方法を示すタイミングチャートである。
【図１４】反転回路の第５の設定方法を示すタイミングチャートである。
【図１５】反転回路の第６の設定方法を示すタイミングチャートである。
【図１６】反転回路の第７の設定方法を示すタイミングチャートである。
【図１７】反転回路の第８の設定方法を示すタイミングチャートである。
【図１８】反転回路の第９の設定方法を示すタイミングチャートである。
【図１９】第４のＤＱＰＳＫ受信器の構成図である。
【図２０】従来のＤＱＰＳＫ受信器の構成図である。
【図２１】第１のマルチプレクサの動作を示す図である。
【図２２】第２のマルチプレクサの動作を示す図である。
【図２３】従来の識別回路のタイミングチャートである。
【図２４】２つのデータ信号の遅延差を示す図である。
【図２５】データ信号の遅延を示す図である。
【符号の説明】
【００７５】
１１、２０１  光スプリッタ
１２−１、１２−２、２０２−１、２０２−２  遅延干渉計
１３−１、１３−２、１３−３、１３−４、２０３−１、２０３−２、２０３−３、２０３−４  フォトダイオード
１４−１、１４−２、２０４−１、２０４−２  トランスインピーダンス増幅器
１５−１、１５−２、２０５−１、２０５−２  制限増幅器
１６、２０６  クロック再生回路
１７−１、１７−２、２０７−１、２０７−２、２０８−１、２０８−２  識別回路
１８、２０９  ２対１マルチプレクサ
２１−１、２１−２  遅延器
２２、２３  位相器
１０１  分岐手段
１０２  第１の光電変換手段
１０３  第２の光電変換手段
１０４  クロック再生手段
１０５  反転手段
１０６  第１の識別手段
１０７  第２の識別手段
２１０−１、２１０−２、２１０−３  反転回路
２１１−１、２１１−２  クロック遅延回路
８０１  入力端子
８０２  電源端子
８０３、８０５  抵抗
８０４  トランジスタ
８０６  スイッチ
８０７  制御端子
８０８  出力端子
１９０１−１、１９０１−２  自動ゲイン制御回路
１９０２−１、１９０２−２  電子分散補償器
【図１】
0004440864.tif 000002
【図２】
0004440864.tif 000003
【図３】
0004440864.tif 000004
【図４】
0004440864.tif 000005
【図５】
0004440864.tif 000006
【図６】
0004440864.tif 000007
【図７】
0004440864.tif 000008
【図８】
0004440864.tif 000009
【図９】
0004440864.tif 000010
【図１０】
0004440864.tif 000011
【図１１】
0004440864.tif 000012
【図１２】
0004440864.tif 000013
【図１３】
0004440864.tif 000014
【図１４】
0004440864.tif 000015
【図１５】
0004440864.tif 000016
【図１６】
0004440864.tif 000017
【図１７】
0004440864.tif 000018
【図１８】
0004440864.tif 000019
【図１９】
0004440864.tif 000020
【図２０】
0004440864.tif 000021
【図２１】
0004440864.tif 000022
【図２２】
0004440864.tif 000023
【図２３】
0004440864.tif 000024
【図２４】
0004440864.tif 000025
【図２５】
0004440864.tif 000026