(57)【特許請求の範囲】
【請求項１】
信号入力端からの入力信号を、分岐部を介して複数の第１の線路に分配する分配回路と、
複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、
上記分配回路の個別の第１の線路の一端と上記合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、
このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間であって分配回路の分岐部及び合成回路の合流部に配設されたアイソレータと、
を備え、
分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続され、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続されたことを特徴とする高周波回路装置。
【請求項２】
信号入力端からの入力信号を、分岐部を介して複数の第１のインピーダンス変換回路を有する複数の第１の線路に分配する分配回路と、
第２のインピーダンス変換回路を有する複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し信号出力端から出力する合成回路と、
上記分配回路の個別の第１の線路の一端と上記合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、
上記分配回路の分岐部および上記合成回路の合流部のいずれかに接続されたアイソレータと、
を備え、
分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続され、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続されたことを特徴とする高周波回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波回路装置に関するもので、特に移動体通信の端末装置に使用される高周波回路装置に関するものである。
【０００２】
【従来の技術】
図１３は従来の高出力増幅器の平面図である。また図１４はこの高出力増幅器の等価回路を示す回路図である。
図１３において、１００は高出力増幅器、１０２は半導体基板、１０４はトランジスタ、１０６はインピーダンス変換回路であるλ／４電気長のマイクロストリップ線路、１０８は信号入力端子、１１０は信号出力端子、１１２はバイアホールである。高出力増幅器１００のチップサイズは通常１〜１０数ｍｍ角であることが多く、半導体基板１０２の裏面は接地導体が形成されている。基板厚は３０〜１５０μｍ程度である。
【０００３】
高出力増幅器１００の基本素子となる高出力のトランジスタ１０４は一般に入出力インピーダンスが非常に低い（２５Ω以下）ことに加えて、出力電力を大きくするために複数のトランジスタを並列に配置するのが通例であるので、さらにインピーダンスが低くなる。
これに対して、外部回路の特性インピーダンスは５０Ωが標準とされているため両者のインピーダンスを整合させる手段が必要となる。この目的で使用されるのが、λ／４電気長のマイクロストリップ線路をインピーダンス変換回路として用いる方法である。
【０００４】
図１４に示すように、仮にトランジスタ１０４単体の入力インピーダンスが１０Ωである場合は、このトランジスタ１０４に隣接したλ／４電気長のマイクロストリップ線路で５０Ωに変換し、それを合成する。これで特性インピーダンスは半分の２５Ωとなるため、信号入力端子１０８に隣接したλ／４電気長のマイクロストリップ線路で５０Ωに変換し、外部回路と整合をはかるという方法である。この方法は設計誤差が少なく、コンデンサやインダクタが不要であるため高出力増幅器において一般に用いられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のようなλ／４電気長のマイクロストリップ線路をインピーダンス変換回路として用いる方法には以下のような問題点があった。
まず、図１３に示した構成では、図１４に示したような不要発振ループが形成されやすく、発振を起こしやすくなる。この不要発振ループができにくくするためにはトランジスタのアイソレーション（逆方向伝達特性）を順方向利得よりも大きくすればよいが、一般にトランジスタのアイソレーションは周波数が高くなるにつれて悪化し、これを確保することが困難になる。例えば動作周波数が仮に５ＧＨｚとして、５ＧＨｚにおける高出力トランジスタの利得が１５〜２５ｄＢであるのに対して、アイソレーションは−２０〜−３０ｄＢであり両者の差は十分とはいえない。
【０００６】
さらに、図１３に示した構成では、入力側整合回路と出力側整合回路にそれぞれ３つずつのλ／４電気長のマイクロストリップ線路を必要とする。
動作周波数が仮に５ＧＨｚ、半導体基板１０２上での波長短縮率を１／２．５とすると、λ／４電気長のマイクロストリップ線路は長さが６ｍｍ必要になり、これを６本使用した場合、チップサイズは最小でも１０数ｍｍ角となり、小型化・低コスト化の障害となることがある。特に移動体通信の情報端末用として使用される場合、特に携帯電話器などにおいては、小型・低コストが設計の大きな考慮事項であり、その設計的要求を満たすことが困難になる場合があった。
【０００７】
この発明は上記のような問題点を解消するためになされたもので、第１の目的は、不要発振の起きにくい高周波回路装置を得ることであり、第２の目的は小型・低コストの高周波回路装置を得ることを目的としている。
なお、特開昭６４−１３０１号公報にＭＩＣアイソレータの記載があるが、分配／合成回路に使用した記載はない。
【０００８】
【課題を解決するための手段】
この発明に係る高周波回路装置は、信号入力端からの入力信号を、分岐部を介して複数の第１の線路に分配する分配回路と、複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、分配回路の個別の第１の線路の一端と合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間であって分配回路の分岐部及び合成回路の合流部に配設されたアイソレータと、を備え、分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続され、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続されたもので、この構成により不要発振ループを構成し難くすることができる。
【０００９】
さらに、第１の線路及び第２の線路がインピーダンス変換回路を有するとともにアイソレータをトランジスタとインピーダンス変換回路との間に接続したもので、利得を高くし、信号の反射を少なくすることができる。
【００１０】
またさらに、トランジスタと第１の線路及びトランジスタと第２の線路とはアイソレータを介して接続されるとともに、アイソレータのトランジスタ側のインピーダンスをトランジスタのインピーダンスに整合させ、第１の線路側及び第２の線路側のインピーダンスの値をトランジスタ側のそれより高くしたもので、この構成により、必要な基板面積を少なくすることができる。
【００１１】
またさらに、アイソレータを分配回路の分岐部及び合成回路の合流部に配設するとともに、分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続し、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続したもので、アイソレータの個数を減らすことができ、必要な基板面積を一層少なくすることができる。
【００１２】
また、信号入力端からの入力信号を、分岐部を介して複数の第１のインピーダンス変換回路を有する複数の第１の線路に分配する分配回路と、第２のインピーダンス変換回路を有する複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し信号出力端から出力する合成回路と、分配回路の個別の第１の線路の一端と合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、分配回路の分岐部および合成回路の合流部のいずれかに接続されたアイソレータとを備え、分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続され、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続されたもので、不要発振ループを構成しにくくするとともに、アイソレータの個数を少なくすることにより、必要な基板面積を少なくすることができる。
【００１３】
【発明の実施の形態】
実施の形態１．
この実施の形態１は、入力インピーダンス変換回路としてのλ／４電気長のマイクロストリップ線路とトランジスタとの間、及び出力インピーダンス変換回路としてのλ／４電気長のマイクロストリップ線路との間に、入出力インピーダンスが一定のアイソレータを接続し、アイソレーションを高くしたものである。
図１は実施の形態１に係る高出力増幅器の平面図である。また図２は図１の高出力増幅器の等価回路を示す回路図である。
【００１４】
図１において、１０は高出力増幅器で、高出力増幅器１０はＭＭＩＣチップの構成をしている。１２は半導体基板で、例えばＧａＡｓ、ＩｎＰ、Ｓｉなどで、チップサイズは１〜１０数ｍｍ角、基板厚みは３０〜１５０μｍである。半導体基板１２の裏面にはＡｕなどの接地導体（図示せず）が形成されている。１４は半導体基板１２に配設されたトランジスタで、ここではＦＥＴを用いている。１６は半導体基板１２に配設された分配回路で、１６ａはこの分配回路１６の分岐部、１６ｂは分配回路１６の分岐部１６ａから分岐している複数の第１の線路で、ここでは２本に分岐している。１６ｃは第１の線路１６ｂを構成するインピーダンス変換回路で、例えば低インピーダンスマイクロストリップ線路、すなわちλ／４電気長のマイクロストリップ線路である。
【００１５】
１８は半導体基板１２に配設された合成回路で、１８ａはこの合成回路１８の合流部、１８ｂは合成回路１８の合流部１８ａに合流する支線をなす第２の線路、１８ｃは第２の線路１８ｂを構成するインピーダンス変換回路で、例えば低インピーダンスマイクロストリップ線路、すなわちλ／４電気長のマイクロストリップ線路である。
２０は分配回路１６に信号を印加する信号入力端で、２２は合成回路１８から信号を出力する信号出力端である。
【００１６】
２４はアイソレータで、２６はアイソレータ２４を構成するサーキュレータ、２８は終端抵抗である。３０はバイアホールで半導体基板１２表面の回路から半導体基板１２裏面の接地導体に接続している。
アイソレータ２４は、トランジスタ１４の信号入力側ではその入出力ポートがトランジスタ１４の制御電極としてのゲートとλ／４電気長のマイクロストリップ線路１６ｃとの間に、またトランジスタ１４の信号出力側ではその入出力ポートがトランジスタ１４のドレイン電極とλ／４電気長のマイクロストリップ線路１８ｃとの間に接続され、終端抵抗２８がバイアホール３０と接続されている。
【００１７】
図３はこの実施の形態１に係るアイソレータ２４を構成するサーキュレータ２６の内部の構成を示す模式図である。また図４はサーキュレータ２６における高周波信号の流れを示す模式図である。
図３において、サーキュレータ２６は一般的に信号を入出力する部分である三つのポート、すなわち第１ポート３２、第２ポート３４、及び第３ポート３６を有する。この第１ポート３２、第２ポート３４、及び第３ポート３６の信号線路はマイクロストリップ線路で構成され、それぞれ信号線路３８（３８ａ，３８ｂ）、信号線路４０（４０ａ，４０ｂ）及び信号線路４２（４２ａ，４２ｂ）である。
【００１８】
また４４，４６及び４８はインピーダンス整合用のキャパシタである。５０はフェライトで、磁界を印加する磁石を構成している。
サーキュレータ２６の信号線路３８，４０、及び４２の一方の信号線路は接地されており、図４では例えば信号線路３８ｂ、信号線路４０ｂおよび信号線路４２ｂが接地されている。
【００１９】
図４において、第１ポート３２に入力された信号は第２ポート３４に出力し、第２ポート３４に入力された信号は第３ポート３６に出力し、第３ポート３６に入力された信号は第１ポート３２に出力するようになっている。
このサーキュレータ２６の一つのポート、例えば第３ポートが終端抵抗に接続されたものはアイソレータと呼ばれる。
図５はこの発明に係るアイソレータにおける高周波信号の流れを示す模式図である。
【００２０】
図５において、２４はアイソレータである。図４と同じ符号は同じものか相当のものである。以下の各図においても同じ符号は同じものか相当のものである。
図５のアイソレータ２４は、サーキュレータ２６の第３ポート３６の信号線路４２ａが終端抵抗２８と接続されている。アイソレータ２４では第１ポート３２に印加された信号は第２ポート３４に出力されるが、第２ポート３４に印加された信号は第３ポート３６の終端抵抗２８に出力されるためにそこで消耗される。終端抵抗２８からは信号は発生しないため、第１ポート３２には信号が出力されない。従ってアイソレータ２４は高周波信号の一方通行を実現し、通例そのアイソレーションの値は−１５ｄＢ〜−２０ｄＢである。
【００２１】
図６はこの発明に係るアイソレータ２４のポート２から観測した場合の等価回路を示す回路図である。
図６において、５４は等価インダクタンス、５６は等価抵抗で、特性インピーダンスと同一値である。
なおこの実施の形態１のアイソレータ２４は入出力インピーダンスをトランジスタ１４の入出力インピーダンスに整合させている。
図２に示したように、仮にトランジスタ１４の入出力インピーダンスが１０Ωとすると、この場合はアイソレータ２４の入出力インピーダンスも１０Ωに整合させている。そしてアイソレータ２４は入出力インピーダンスは同じであるので、インピーダンス整合はλ／４電気長のマイクロストリップ線路１６ｃにより行われる。
【００２２】
すなわちアイソレータ２４に隣接する第１の線路１６ｂのλ／４電気長のマイクロストリップ線路１６ｃで５０Ωに変換し、これを２本の第１の線路１６ｂで合成すると特性インピーダンスは半分の２５Ωとなるため、分岐部１６ａと信号入力端２０との間のλ／４電気長のマイクロストリップ線路１６ｃで５０Ωに変換し、外部回路との整合をはかっている。
【００２３】
なおアイソレータ２４に隣接する第１の線路１６ｂを構成するλ／４電気長のマイクロストリップ線路１６ｃで変換された後のインピーダンスは任意の値でかまわない。ただし、今の場合はトランジスタ１４のインピーダンスが１０Ωでアイソレータ２４の入出力インピーダンスも１０Ωに整合させており、またアイソレータ２４に隣接する第１の線路１６ｂが２本に分岐されているので、１０Ω以上で１００Ω以下である。
【００２４】
ここではトランジスタ１４の信号入力側について説明したが、信号出力側では少しインピーダンスが高くなるが、アイソレータ２４及びλ／４電気長のマイクロストリップ線路１８ｃのインピーダンスも同様に設定される。
この高出力増幅器１０は、信号入力側のλ／４電気長のマイクロストリップ線路１６ｃとトランジスタ１４との間、及び信号出力側のλ／４電気長のマイクロストリップ線路１８ｃとトランジスタ１４との間に、入出力インピーダンスが同じであるアイソレータ２４を接続したことにより、アイソレーションが改善され、このため不要発振ループが構成しにくくなる。
【００２５】
例えば、５ＧＨｚにおける高出力のトランジスタ１４の利得は１５ｄＢ〜２５ｄＢであるのに対して、トランジスタのアイソレーションが−２０ｄＢ、アイソレータ２４の１個当たりのアイソレーションを−１５ｄＢとすると、トランジスタ１個当たりアイソレータ２４が２個あるのでアイソレータ２４のアイソレーションは−３０ｄＢとなり、トランジスタ１４のアイソレーションと合計して−５０ｄＢ以下であり、トランジスタ１４の利得と比較して両者の差が十分確保されているため不要発振ループは成立せず、高出力増幅器１０の安定動作が実現される。延いては信頼性の高い高出力増幅器１０を構成することができる。
また高出力増幅器１０ではトランジスタ１４の前後にアイソレータ２４を配置したがどちらか一方であってもよい。
【００２６】
実施の形態２．
この実施の形態２は、入出力インピーダンス変換回路としてのλ／４電気長のマイクロストリップ線路を使用せず、入力インピーダンスと出力インピーダンスが異なるアイソレータを、第１の線路とトランジスタとの間、及び第２の線路とトランジスタとの間に配設し、インピーダンス整合とアイソレーションの確保を行うものである。
図７は実施の形態２に係る高出力増幅器の平面図である。また図８は図７の高出力増幅器の等価回路を示す回路図である。
図７において、６０は高出力増幅器である。この高出力増幅器６０はＭＭＩＣチップとして構成されている。
【００２７】
実施の形態１では入力インピーダンスと出力インピーダンスとが同じ値のアイソレータを用いたが、この実施の形態２では入力インピーダンスと出力インピーダンスが異なる値を有するアイソレータを用いている。
アイソレータ２４は、トランジスタ２４の信号入力側ではその信号の入出力ポートがトランジスタ２４の制御電極としてのゲートと第１の線路１６ｂとの間に、またトランジスタ２４の信号出力側ではその信号の入出力ポートがトランジスタ２４のドレイン電極と第２の線路１８ｂとの間に接続され、終端抵抗２８がバイアホール３０と接続されている。
【００２８】
仮に、トランジスタ１４のインピーダンスを１０Ωとすると、トランジスタ１４のトランジスタ１４側のインピーダンスはトランジスタ１４に整合させ１０Ωに設定し、信号入力側の第１ポート３２側のインピーダンスは１００Ωに設定されている。１００Ωに設定された第１ポート３２側のインピーダンスは２本の第１の線路１６ｂで合成されると、インピーダンスは半分の５０Ωとなり、外部回路との整合がはかられる。
この高出力増幅器６０では、アイソレータ２４がインピーダンス整合を行っているので、インピーダンス整合回路、例えばλ／４電気長のマイクロストリップ線路を別に設ける必要が無く、チップサイズが４〜５ｍｍ角程度となり、インピーダンス整合回路を設けた場合に比べて、チップサイズを小さくすることができる。このため高出力増幅器６０を小型化できるとともに高価な半導体基板を小さくすることができ安価に構成することができる。
【００２９】
実施の形態３．
この実施の形態３は、アイソレータを、その入出力ポートのいずれか一方において、その両線路端をともに信号線路端とし、このアイソレータを分配回路の分岐部及び合成回路の合流部に配設し、分岐部に配設されたアイソレータをその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続し、合成部に配設されたアイソレータをその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続したものである。
【００３０】
図９は実施の形態３に係る高出力増幅器の平面図である。また図１０は図９の高出力増幅器の等価回路を示す回路図である。
図９において、６２は高出力増幅器である。この高出力増幅器６２はＭＭＩＣチップで構成されている。
この実施の形態３では、分配回路１６の分岐部１６ａと合成回路１８の合流部１８ａにアイソレータ２４が配設されている。
【００３１】
図１１はこの実施の形態３に係るアイソレータ２４を構成するサーキュレータ２６の内部の構成を示す模式図である。また図１２はアイソレータ２４における高周波信号の流れを示す模式図である。
実施の形態１及び２のアイソレータ２４に使用したサーキュレータ２６は、信号線路３８，４０、及び４２の一方の信号線路が接地されており、図４では例えば３８ｂ、４０ｂおよび４２ｂが接地されている。
【００３２】
これに対して、この実施の形態３では、分配回路１６の分岐部１６ａに配設されたアイソレータ２４のサーキュレータ２６は、図１１に示されるように、信号線路３８及び４２の一方の信号線路は接地されているが、信号線路４０は４０ａ、４０ｂとも接地されていない。そして、分配回路１６の分岐部１６ａに配設されたアイソレータ２４は第１ポート３２の信号線路３８が信号入力端２０に接続され、第２ポート３４の信号線路４０ａ、４０ｂは互いに異なる第１の線路１６ｂと接続され、トランジスタ１４のゲート電極と接続されている。
【００３３】
また合成回路１８の合流部１８ａに配設されたアイソレータ２４は、信号線路４０及び４２の一方の信号線路は接地されているが、信号線路３８は３８ａ、３８ｂとも接地されていない。そして合成回路１８の合流部１８ａに配設されたアイソレータ２４は、第１ポート３２の信号線路３８ａ、３８ｂは互いに異なる第２の線路１８ｂと接続され、トランジスタ１４のドレイン電極に接続されている。
分配回路１６の分岐部１６ａに配設されたアイソレータ２４、及び合成回路１８の合流部１８ａに配設されたアイソレータ２４は、ともに第３ポートの信号線４２ａが終端抵抗に接続されている。
【００３４】
さらにこの実施の形態３のアイソレータは、入出力インピーダンスの値を変えるように調整され、トランジスタ側のインピーダンスがトランジスタ１４のインピーダンスの値と整合するように形成され、もう一方の側のインピーダンスは回路の特性インピーダンスに整合している。例えば、トランジスタ側のインピーダンスが１０Ωでもう一方の側のインピーダンスは５０Ωとされている。
サーキュレータ２６の信号の流れは図１２に示されるように実施の形態１及び２と同様である。
【００３５】
なお、この構成の高出力増幅器６２はプッシュプル増幅器として動作する。
以上のように高出力増幅器６２においては、アイソレータ２４をその入出力ポートのいずれか一方において、その両線路端をともに信号線路端とし、このアイソレータ２４を分配回路１６の分岐部１６ａ及び合成回路１８の合流部１８ａに配設し、分岐部１６ａに配設されたアイソレータ２４をその出力ポートである第２ポート３４の両線路端４０ａ、４０ｂをともに信号線路端としてそれぞれが互いに異なる第１の線路１６ｂに接続し、合成部１８ａに配設されたアイソレータ２４をその入力ポートである第１ポート３２の両線路端３８ａ、３８ｂをともに信号線路端としてそれぞれが互いに異なる第２の線路１８ｂに接続したもので、この構成によりアイソレータ２４は最小２個あればよく、実施の形態２の場合よりもアイソレータ２４の必要個数が少なくなり、チップの面積がさらに小さくすることが出来る。延いては小型でかつ不要発振ループが構成し難く信頼性の高い増幅器を構成することができる。
【００３６】
なお以上の説明において、トランジスタとしてＦＥＴを用いた構成について説明したが、トランジスタとしてＨＢＴやバイポーラトランジスタで構成しても同様の効果を奏する。
また、高出力増幅器はＭＭＩＣ構成の増幅器を例示したが、ディスクリートトランジスタを用いたＭＩＣ構成の増幅器であっても同様の効果を有する。
またアイソレータとしてマイクロストリップ線路で構成したアイソレータを例示したが同軸ケーブルを使用したアイソレータでもよい。またアイソレータはチップとして構成されたものでもよいし、あるいはＭＭＩＣ上にモノリシックに形成されたアイソレータであっても同様の効果を有する。
【００３７】
【発明の効果】
この発明に係る高周波回路装置は以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係る高周波回路装置によれば、信号入力端からの入力信号を、分岐部を介して複数の第１の線路に分配する分配回路と、複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、分配回路の個別の第１の線路の一端と合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間に接続されたアイソレータと、を備えたもので、この構成により不要発振ループを構成し難くすることができる。延いては信頼性の高い高周波回路装置を構成することができる。
【００３８】
さらに、第１の線路及び第２の線路がインピーダンス変換回路を有するとともにアイソレータをトランジスタとインピーダンス変換回路との間に接続したもので、利得を高くし、信号の反射を少なくすることができる。延いては損失が少なく電力効率のよい高周波回路装置を構成することができる。
【００３９】
またさらに、トランジスタと第１の線路及びトランジスタと第２の線路とはアイソレータを介して接続されるとともに、アイソレータのトランジスタ側のインピーダンスをトランジスタのインピーダンスに整合させ、第１の線路側及び第２の線路側のインピーダンスの値をトランジスタ側のそれより高くしたもので、この構成により、必要な基板面積を少なくすることができる。延いては小型で安価な高周波回路装置を構成することができる。
【００４０】
またさらに、アイソレータを分配回路の分岐部及び合成回路の合流部に配設するとともに、分岐部に配設されたアイソレータはその出力ポートの両線路端をともに信号線路端としてそれぞれが異なる第１の線路に接続し、合成部に配設されたアイソレータはその入力ポートの両線路端をともに信号線路端としてそれぞれが異なる第２の線路に接続したもので、アイソレータの個数を減らすことができ、必要な基板面積を一層少なくすることができる。延いては小型で安価な高周波回路装置を構成することができる。
【００４１】
また、信号入力端からの入力信号を、分岐部を介して複数の第１のインピーダンス変換回路を有する複数の第１の線路に分配する分配回路と、第２のインピーダンス変換回路を有する複数の第２の線路からの入力信号を、合流部を介して出力信号として合成し信号出力端から出力する合成回路と、分配回路の個別の第１の線路の一端と合成回路の個別の第２の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと分配回路の分岐部との間またはトランジスタと合成回路の合流部との間のいずれかに接続されたアイソレータと、を備えた不要発振ループを構成しにくくするとともに、アイソレータの個数を少なくすることにより、必要な基板面積を少なくすることができる。延いては信頼性が高く小型で安価な高周波回路装置を構成することができる。
【図面の簡単な説明】
【図１】  この発明に係る高出力増幅器の平面図である。
【図２】  図１の高出力増幅器の等価回路を示す回路図である。
【図３】  この発明に係るサーキュレータの内部の構成を示す模式図である。
【図４】  この発明に係るサーキュレータにおける高周波信号の流れを示す模式図である。
【図５】  この発明に係るアイソレータにおける高周波信号の流れを示す模式図である。
【図６】  この発明に係るアイソレータのポート２から観測した場合の等価回路を示す回路図である。
【図７】  この発明に係る高出力増幅器の平面図である。
【図８】  図７の高出力増幅器の等価回路を示す回路図である。
【図９】  この発明に係る高出力増幅器の平面図である。
【図１０】  図９の高出力増幅器の等価回路を示す回路図である。
【図１１】  この発明に係るサーキュレータの内部の構成を示す模式図である。
【図１２】  この発明に係るアイソレータにおける高周波信号の流れを示す模式図である。
【図１３】  従来の高出力増幅器の平面図である。
【図１４】  従来の高出力増幅器の等価回路を示す回路図である。
【符号の説明】
２０  信号入力端、    １６ａ  分岐部、    １６ｂ  第１の線路、    １６分配回路、    １８ｂ  第２の線路、    １８ａ  合流部、    ２２  出力信号端、    １８  合成回路、    １４  トランジスタ、    ２４  アイソレータ、    １６ｃ、１８ｃ  λ／４電気長のマイクロストリップ線路。
【図１】
0004498595.tif 000002
【図２】
0004498595.tif 000003
【図３】
0004498595.tif 000004
【図４】
0004498595.tif 000005
【図５】
0004498595.tif 000006
【図６】
0004498595.tif 000007
【図７】
0004498595.tif 000008
【図８】
0004498595.tif 000009
【図９】
0004498595.tif 000010
【図１０】
0004498595.tif 000011
【図１１】
0004498595.tif 000012
【図１２】
0004498595.tif 000013
【図１３】
0004498595.tif 000014
【図１４】
0004498595.tif 000015