(57)【特許請求の範囲】
【請求項１】
複数のピクセルを備えるアクティブピクセルセンサであって、少なくとも一つのピクセルが、
第一の電子ノードに機能的に接続された光検出器と、
前記第一の電子ノードに接続された第一のソースと、前記第二の電子ノードに接続された第二のソースと、を備えるリセットトランジスタと、
リセット制御バスに接続された前記リセットトランジスタ上のリセットゲートと、電源電圧を供給するための電圧供給バスに接続された前記リセットトランジスタ上のドレインと、
前記第二の電子ノードに機能的に接続された増幅器と、
第一の面が前記第一の電子ノードに接続され、前記第一の電子ノードが前記リセットトランジスタによりリセットされたときに前記光検出器をリセットするリセット電圧となるようにし、第二の面が第二の電子ノードに接続され、前記第二の電子ノードが前記リセットトランジスタによりリセットされたときに前記第二の電子ノードが電源電圧までクランプされるようにするピクセル信号カップリングキャパシタと、
を有することを特徴とするアクティブピクセルセンサ。
【請求項２】
複数のピクセルを備えるアクティブピクセルセンサであって、少なくとも一つのピクセルが、
第一の電子ノードにおいてキャパシタの第一の面に機能的に接続されたリセット機構を持つ光検出器と、
第二の電子ノードで前記リセット機構と機能的にカップリングされた前記キャパシタの第二の面と、
前記リセット機構を活性化し前記第一及び第二の電子ノードをそれぞれ第一及び第二の電圧に設定する手段と、
前記第二の電子ノードに機能的に接続された増幅器と、
を有し、
前記リセット機構へ第一の所定信号を供給することによって前記第一の電子ノード及び前記光検出器がリセット電圧にリセットされ前記第二の電子ノードが電源電圧にリセットされ、前記リセット機構へ第二の所定信号を供給することによって前記第二の電子ノードにおける前記キャパシタの前記第二の面は、前記第一の電子ノードに接続された前記光検出器が電荷を蓄積する間、フローティングにされることを特徴とするアクティブピクセルセンサ。
【請求項３】
アクティブピクセルセンサ製造方法であって、
リセット手段及び増幅手段に機能的にカップリングされた光検出素子を持つピクセルを提供するステップと、
光検出素子と前記増幅手段とを、容量性素子の両面のリセット手段に電気的に接続された容量性素子でＡＣカップリングし、容量性素子の各面を別々の電子ノードにするステップと、
容量性素子の両面を対応する電圧にリセットするための手段であって、容量性素子のうち光検出素子に接続される面の電子ノードをリセット電圧にリセットし、容量性素子のうち前記増幅手段に接続される面の電子ノードを電源電圧にリセットする手段を形成するステップと、
容量性素子に蓄積された電圧を増幅するための手段を創造するステップと、
を含むことを特徴とするアクティブピクセルセンサ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各ピクセルに関連した能動回路素子を有するアクティブピクセルセンサ（ＡＰＳ）と呼ばれる固体写真センサ及びイメージャに関し、特に相関ダブルサンプリング（ＣＤＳ）を用いる固体イメージャに関する。
【０００２】
【従来の技術】
ＡＰＳは、固体センサであり、各ピクセルが典型的な固体ピクセル素子を備え、これは、感光手段、リセット手段、電荷から電圧への変換手段、及びこれに加え増幅器の一部または全てを含む。ピクセル内で集められた光電荷は、エリックフォッサム（Eric Fossum）による従来技術文献「Active Pixel Sensors: Are CCD's Dinosaurs?」, SPIE Vol. 1900-08-8194-1133 July 1993などに記載されるように、ピクセル内で対応する電圧または電流に変換される。ＡＰＳ装置は、Ｅ．フォッサム（E. Fossum）による「Active Pixel Sensors: Are CCD's Dinosaurs?」, SPIE Vol. 1900-08-8194-1133 July 1993、Ｒ．Ｈ．ニクソン，Ｓ．Ｅ．ケムニ，Ｃ．Ｏ．ストラ及びＥ．Ｒ．フォッサム（R.H. Nixon, S.E. Kemeny, C.O. Staller and E.R.Fossum）による「128x128 CMOS Photodiode-type Active Pixel Sensor with On-chip Timing, Control and Signal Chain Electronics」, Proceedings of the SPIE vol. 2415, Charge-Coupled Devices and Solid-State Optical Sensors V, paper 34 (1995)に記載されているように、列選択信号を使ってイメージャの各ライン又は行が選択され読み出すように稼動されてきた。アクティブピクセルセンサ内での行と列の選択は、メモリ装置内でのワードとビットの選択に類似する。ここで、行全体の選択はワードの選択に類似し、アクティブピクセルセンサの一つのコラムを読み出すことはそのワード内の単一のビットラインを選択または可能化することに類似している。従来技術の装置は、３トランジスタ設計を用いる構成を教示し、この３つのトランジスタは、典型的には、行選択、リセット、及びソースフォロワ増幅トランジスタ、である。この構成は、適度に高いピクセル充填率（フィルファクタ）を持つＡＰＳ装置を生じるという利点はあるものの、容易にＣＤＳを実行できる能力を提供しない。ＣＤＳとは、ピクセルのリセットレベルに対するそのピクセルの信号レベルの参照を提供する技法である。ＣＤＳを実行するためには、ピクセル内での集積または光電荷収集の前に最初にピクセルをリセットし、ピクセルのリセットレベルを読み出す必要がある。次の入射光により、光検出器内で光電子が発生し、ピクセル内で蓄積する信号電荷が発生し、これを読み出すことができる。光検出器が電荷から電圧への変換手段でもあるのでこのような結果となる。光検出器がリセットされた時は、光検出器の電荷がピクセル供給電圧を介して除去され、これを回復することはできない。この技法により、センサの時間的な雑音を低減し、より高い信号対雑音比及びより良い像質を提供する。
【０００３】
３トランジスタに基づくピクセルを用いてＣＤＳを実行する従来装置は、典型的にはまず、センサの各ピクセルのリセットレベルを含む像フレームを読み出し保存する。次に、信号フレームが捕獲され、読み出される。メモリに保存されたリセットレベルフレームが次に、各ピクセルで信号フレームから引かれる必要があり、集積の前にピクセルリセットレベルに対して参照するピクセル信号レベルを提供する。従来技術では、別個のリセットフレームを捕獲し保存する必要の無いＣＤＳを可能にする、４つのトランジスタピクセルを使う設計も考案されているが、４トランジスタセルは、３トランジスタピクセルに比べて低い充填率と低い感度をもつという欠点がある。
【０００４】
これに加え、従来技術の４Ｔピクセル設計は、イメージラグと呼ばれる現象を引き起こす場合があり、この現象では、光電子の全てを単一のフレームで読み出すことができず、次のフレームでゴーストまたは残存像として現れる。４Ｔピクセルの信号の振幅はまた、読み出しの際に光検出器と浮遊（フローティング）拡散層との間で電荷が共有されることを防止する制限のため、３Ｔピクセル設計よりも低く限定されている。
【０００５】
【発明が解決しようとする課題】
典型的な従来技術のＡＰＳピクセルを、図１及び図２に示す。図１のピクセルは、従来技術の３トランジスタピクセルであり、フォトダイオード（ＰＤ）又はフォトゲート（Ｐｈｏｔｏｇａｔｅ）（ＰＧ）のどちらであってもよい光検出器（ＰＤＥＴ）と、リセットゲート（ＲＧ）を備えるリセットトランジスタと、行選択ゲート（ＲＳＧ）を備える行選択トランジスタと、ソースフォロワ入力信号トランジスタ（ＳＩＧ）と、を有する。図２に示すピクセルは従来技術の４トランジスタピクセルであり、フォトダイオード（ＰＤ）又はフォトゲート（ＰＧ）のどちらであってもよい光検出器（ＰＤＥＴ）と、転送ゲート（ＴＧ）と、浮遊拡散層（ＦＤ）と、リセットゲート（ＲＧ）を備えるリセットトランジスタと、行選択ゲート（ＲＳＧ）を備える行選択トランジスタと、ソースフォロワ入力信号トランジスタ（ＳＩＧ）と、を有する。上述のように、従来技術の３トランジスタピクセル構成を使ってＣＤＳを実行することは困難である。従来技術の３トランジスタピクセル内では、光検出器はまた、電荷から電圧に変換するノードとしても使われる。ピクセルリセットレベルを信号集積の前に得るためには、集積の開始前にフレーム全体のリセットレベルを読み出し、メモリに保存する必要がある。もし、集積の前に、光検出器をリセットし、リセットレベルを読み出し、信号レベルを集積し読み出そうとするならば、このシーケンス全体を一度に一行ずつ行う必要がある。このため、もし望まれる集積時間が３０ミリ秒であった場合、各行が独立して別々に３０ミリ秒かけて集積される必要がある。もし像センサに１０００の行があった場合、３０ミリ秒の集積時間のフレームは、捕獲するために３０秒かかる。これに加え、この３０秒以内の風景の照明又は風景内の物体の動きの変化が、像の裂け目、ぼけ、又は影などの形の望まれない像の産物を引き起こす。
【０００６】
４トランジスタピクセルの場合、光検出器が、電荷から電圧への変換ノード（浮遊拡散層ＦＤ）から一つ多いトランジスタによって離れているため、浮遊拡散層をリセットすることができ、また浮遊拡散層のリセットレベルを信号電荷を浮遊拡散層に移動する直前に読み込むことができる。よって、各行に対する別個の重ならない集積期間無しに、ＣＤＳを実行できる。しかし、４つ目のトランジスタを設置するための面積が必要とされるので、３トランジスタピクセルに比べて、ピクセルの充填率を低減させる。
【０００７】
このように、この技術分野では、高い充填率を持ち、ラグが無く、大きな像信号の振幅を持ち、別個のリセットフレームを各信号レベルフレームから引くことを可能にするために像データのフレーム全体を捕獲し保存する必要なしに又は別個の重ならない集積期間をセンサの各行に持つ必要無しにＣＤＳを実行できる能力を持つ、代わりのピクセル設計を提供する必要が存在することが明らかであろう。
【０００８】
【課題を解決するための手段】
第一の本発明は、複数のピクセルを備えるアクティブピクセルセンサであって、少なくとも一つのピクセルが、第一の電子ノードに機能的に接続された光検出器と、第一の面が前記第一の電子ノードに接続され、第二の面が第二の電子ノードに接続されたピクセル信号カップリングキャパシタと、前記第一の電子ノードに接続された第一のソースと、前記第二の電子ノードに接続された第二のソースと、を備えるリセットトランジスタと、リセット制御バスに接続された前記リセットトランジスタ上のリセットゲートと、電圧供給バスに接続された前記リセットトランジスタ上のドレインと、前記第二の電子ノードに機能的に接続された増幅器と、を有することを特徴とする。
【０００９】
また、第二の本発明は、複数のピクセルを備えるアクティブピクセルセンサであって、少なくとも一つのピクセルが、第一の電子ノードにおいてキャパシタの第一の面に機能的に接続されたリセット機構を持つ光検出器と、第二の電子ノードで前記リセット機構と機能的にカップリングされた前記キャパシタの第二の面と、前記リセット機構を活性化し前記第一及び第二の電子ノードをそれぞれ第一及び第二の電圧に設定する手段と、前記第二の電子ノードに機能的に接続された増幅器と、を有し、前記リセット機構へ第一の所定信号を供給することによって前記第一の電子ノード及び前記光検出器が所定の第一電圧にリセットされ前記第二の電子ノードが所定の第二電圧にリセットされ、前記リセット機構へ第二の所定信号を供給することによって前記第二の電子ノードにおける前記キャパシタの前記第二の面は、前記第一の電子ノードに接続された前記光検出器が電荷を蓄積する間、フローティングにされることを特徴とする。
【００１０】
また、第三の本発明は、アクティブピクセルセンサ製造方法であって、リセット手段及び増幅手段に機能的にカップリングされた光検出素子を持つピクセルを提供するステップと、光検出素子と前記増幅手段とを、容量性素子の両面のリセット手段に電気的に接続された容量性素子でＡＣカップリングし、容量性素子の各面を別々の電子ノードにするステップと、容量性素子の両面を対応する電圧にリセットするための手段を形成するステップと、容量性素子に蓄積された電圧を増幅するための手段を創造するステップと、を含むことを特徴とする。
【００１１】
本発明は、３トランジスタの、アクティブピクセル構造で相関ダブルサンプリング（ＣＤＳ）を実行する手段を提供する。これは、光検出器信号をピクセル内のソースフォロワの入力とＡＣカップリングしソースフォロワの入力を参照信号にクランプする手段を提供することで実行される。
【００１２】
本発明は、従来技術においての必要を考慮したアクティブピクセルセンサを提供し、このセンサは、複数のピクセルを有する。これらのピクセルは、光検出器を信号カップリングキャパシタの第一の電子ノードに機能的に接続して有し、この信号カップリングキャパシタの反対面は、第二の電子ノードに接続され、またこれらのピクセルは、リセット時に所定の電圧を第一及び第二の電子ノードに加えるリセット構成を有して設計される。好適な実施形態では、リセット時にこれらのノードに電圧供給を加え、光検出器に接続された第一のノードでの電圧が、リセット後の期間に電荷を蓄積することを可能にする。第二の電子ノードは、リセット後、フローティングにされ、蓄積した電荷が所定の電圧を参照してキャパシタに保存される。増幅器が第二の電子ノードに機能的に接続され、第二の電子ノードからの信号を感知し読み出す。好適な実施形態では、二つのソースをそれぞれ第一及び第二の電子ノードに接続して持つリセットトランジスタが用いられるが、同じ機能を二つのリセットトランジスタによって実行することもできる。信号キャパシタは好適には、光検出器の一部に増幅器のゲート電極の延長を重ね形成される。
【００１３】
【発明の実施の形態】
図３は、本発明によるアクティブピクセルセンサ（ＡＰＳ）の３トランジスタピクセル構成の略図である。図３に示す実施形態は、発明者が知る最適な方法を示す。下に更に記述するように、図３に示す実施形態の明らかな変形である他の物理的な実施形態も実現できる。図３に示すピクセル１０は、多数の行と列を備えるピクセルのアレイ内の単一のピクセルである。
【００１４】
図３に示すように、ピクセル１０は、フォトダイオード又はフォトゲートを用いて構成することができる光検出器（ＰＤＥＴ）１２と、リセットゲート（ＲＧ）１５を備えるリセットトランジスタ１４と、行選択ゲート（ＲＳＧ）２５を備える行選択トランジスタ２４と、ソースフォロワ入力信号トランジスタ（ＳＩＧ）２１と、ピクセル信号カップリングキャパシタ（Ｃｐｓ）２３と、を有する。リセットトランジスタ１４は、単一のリセットゲート（ＲＧ）１５及びドレイン１８を備え、二つの別々のソース１６及び１７を備える。ソース１７は、Ｃｐｓ２３の「ａ」面でＰＤＥＴ１２と同じ電子ノードに接続され、もう一つのソース１６は、Ｃｐｓ２３の「ｂ」面でＳＩＧ２１のゲートへ入力される。
【００１５】
図４において、図３に示す３トランジスタピクセルの動作を説明するタイミング図を示し、図３に示す新しいピクセル構造の動作を説明する。ここでは、光検出器１２がフォトダイオード（ＰＤ）の場合である実施形態を説明する。また、ここで説明されたピクセルの動作はピクセル１０の行全体で行われると理解されたい。最初に、「ａ」ノードに接続された光検出器１２及びソースフォロワ入力信号トランジスタ（ＳＩＧ）２１の入力ノードである「ｂ」ノードが、「オン電圧」をリセットトランジスタ１４のリセットゲート（ＲＧ）１５に加える（ＲＧが高状態になる）ことによりリセットされる。これにより、光検出器１２として使われるフォトダイオード（ＰＤ）がリセットされ、Ｃｐｓ２３のノード「ｂ」におけるソースフォロワ入力を実質上ＶＤＤ（供給電圧）に等しい電圧レベルにクランプする。ノード「ａ」の電圧はＰＤ１２のリセットレベルであり、Ｖrstと呼ばれる。ノード「ａ」の電圧は、タイミング図上ではＶpixaとラベルがつけられており、ノード「ｂ」の電圧はＶpixbとして示される。リセット信号がリセットゲートから除去された後、ノード「ｂ」はフローティングの状態に残され、Ｃｐｓ２３を横切っての電圧はＶＤＤ−Ｖrstである。ＶrstはＶＤＤの値に非常に近いべきであるが、リセットトランジスタのジョンソン雑音のため、いくらかの違いがある場合もある。
【００１６】
次に、リセットゲート（ＲＧ）１５がオフにされ（ＲＧが低状態になる）、光検出器１２の集積期間が開始される。リセットトランジスタ１４のリセットゲート（ＲＧ）１５がオフ状態になると、光電子が光検出器１２を埋めはじめる。この結果、ノード「ａ」に取り付けられた光検出器１２の電圧Ｖpixaは、そのリセットレベルから、入射光量、集積時間、及び光検出器（ＰＤＥＴ）１２のキャパシタンスに比例したいくらかの量ΔＶだけ低減される。ノード「ｂ」に接続された信号カップリングキャパシタ（Ｃｐｓ）２３の面は、リセットゲート（ＲＧ）１５がオフ状態にされた後でもフローティングのまま残されるため、ノード「ｂ」に接続された信号カップリングキャパシタ（Ｃｐｓ）２３のプレートに蓄えられた電荷は変化できず、ピクセルリセットレベルＶrstに参照されるＣｐｓ２３を横切る電圧は一定で保たれなくてはならない。従って、ノード「ｂ」の電圧（Ｖpixb）もまた、ΔＶだけ変化する。このΔＶは、信号に関連した値であり、ここではＶsigと呼ばれる。次にノード「ｂ」の電圧は、（ＶＤＤ−Ｖsig）となる。集積期間の最後に、行選択ゲート（ＲＳＧ）２５を高状態にするようにして行選択トランジスタ２４がオン状態にされ、集積期間の間に光検出器１２内に累積した信号レベルが読み出され、キャパシタ（Ｃｓ）４５に保存されることを可能にする。集積された信号のキャパシタ（Ｃｓ）４５への保存は、ストロボサンプル維持信号（ＳＨＳ）４４（ＳＨＳは高状態となり、その後低状態となる）によって制御される。
【００１７】
上述のように、この信号レベルは（ＶＤＤ−Ｖsig）である。よって、Ｃｓ４５に保存された信号レベルは、集積の開始前に、光検出器（ＰＤＥＴ）１２のリセットレベルに対して参照され、［Ａv（ＶＤＤ−Ｖsig＋Ｖoffset）］に等しい。Ｖoffsetは、ソースフォロワのオフセット電圧であり、Ａvはソースフォロワの電圧利得である。次にリセットゲート（ＲＧ）１５に再びパルスを送り、ソースフォロワ入力をＶＤＤにクランプし、光検出器（ＰＤＥＴ）１２をリセットする。リセットゲート（ＲＧ）１５がオン状態にある間及びピクセルソースフォロワへの入力がＶＤＤにクランプされている間に、出力信号レベルは列キャパシタ（Ｃｒ）４７にストロボサンプル維持リセット（ＳＨＲ）４６によって保存される。このＣｒ４７に保存された信号レベルは、（ＶＤＤ＋Ｖoffset）である。次に、リセットトランジスタ１４のリセットゲート（ＲＧ）１５がオフ状態にされ、次のフレームのその行の集積を開始する。次にＣｓ４５に保存されていた最初の信号レベルが、差動増幅器３２を通じて、Ｃｒ４７に保存されたクランプされたレベルに対して、差動で読み出され、ピクセルソースフォロワのオフセット電圧を相殺する。Ｖout＝［Ａv（ＶＤＤ−Ｖsig＋Ｖoffset）］−［Ａv（ＶＤＤ＋Ｖoffset）］＝Ａv（−Ｖsig）。
【００１８】
上述の動作の説明から、このピクセル設計は、厳密なＣＤＳ出力信号をリセットフレームの保存の必要なしに、また、各行に対しての独立した別個の集積期間の必要無しに提供できることがわかる。また、信号はリセットレベルに加えて集積されるため、そして信号電荷が、信号レベルを読み出すために光検出器から移動されないため、ピクセルは減少ラグがない。
【００１９】
図５は、図３に示すピクセルの物理的な実施形態を示す平面図である。図３と同様、図５のピクセル１０は、フォトダイオードまたはフォトゲートのいずれかを用いて構成することのできる光検出器（ＰＤＥＴ）１２と、リセットゲート（ＲＧ）１５を備えるリセットトランジスタ１４と、行選択ゲート（ＲＳＧ）２５を備える行選択トランジスタ２４と、ソースフォロワ入力信号トランジスタ（ＳＩＧ）２１と、ピクセル信号カップリングキャパシタ（Ｃｐｓ）２３と、を有する。リセットトランジスタ１４は、単一のリセットゲート（ＲＧ）１５及びドレイン１８と、二つの別々のソース１６及び１７とを備える。ソース１７は、ＰＤＥＴ１２と同じ電子ノードにＣｐｓ２３の「ａ」面に接続され、もう一つのソース１６は、Ｃｐｓ２３の「ｂ」面でＳＩＧ２１のゲートへ入力される。図面の簡略化及び見易さのために、金属相互接続層は図５に示さないが、図３のピクセルの略図及び図５の平面図のレイアウトから容易に確かめられる。
【００２０】
さらに図５において、信号カップリングキャパシタ（Ｃｐｓ）２３はＰＤＥＴ１２の上に示される。これは、好適な実施形態の平面図であり、底面プレート又はＣｐｓ２３の「ａ」面は光検出器によって形成され、上面プレート又はＣｐｓ２３の「ｂ」面は、光検出器上に伸ばされて形成され、ポリシリコンゲートがソースフォロワ入力ゲートを形成する。Ｃｐｓ２３の二つの面は、ＳＩＧ２１とＰＤＥＴ１２との間のゲート酸化層６６によってわけられる。このピクセルレイアウトの充填率は、従来技術における標準の３Ｔピクセル設計に匹敵する。
【００２１】
ここで図６において、図５のピクセルのＢ−Ｂ’に沿っての断面図を示し、Ｃｐｓ２３は、ＳＩＧ２１のゲート電極を形成するために使われた層をＰＤＥＴ１２の少なくとも一部の上に伸ばして形成される。好適な実施形態では、層４３がポリシリコンであることを構想する。このポリシリコンは、標準の大量のマイクロメートル以下のＣＭＯＳプロセスにおいてゲート電極を形成するために使われる。ゲート酸化層６６もまた、酸化スズインジウム（ＩＴＯ）又は、他のゲート電極物質から形成でき、この他のゲート電極物質は、ポリシリコンに比べより良い青送信（ブルートランスミッション）を提供するために可視光スペクトル内では完全に透明である。
【００２２】
上述の記載では、発明者による最適な実施形態を詳細に示した。当業者にはこれらの実施形態の変形が直ちに明確になるであろう。したがって、本発明の範囲は、付属する請求項によって判断されるべきである。
【００２３】
【発明の効果】
本発明は、厳密な相関ダブルサンプリング（ＣＤＳ）を３つのトランジスタのみを使用して提供し、この結果、高い充填率を達成する。選られる利点としては、高い充填率、低い時間的な雑音、ラグの無いこと、大きな信号の振幅、及びディープサブミクロンＣＭＯＳでの電圧スケールがあげられる。不都合は予見されていない。
【図面の簡単な説明】
【図１】  従来技術の、３トランジスタアクティブピクセルセンサのピクセルの構成を示す図である。
【図２】  従来技術の、４トランジスタアクティブピクセルセンサのピクセルの構成を示す図である。
【図３】  ３トランジスタアクティブピクセルセンサのピクセルのための３トランジスタ構造の図である。
【図４】  図３に示すピクセルの動作を示すタイミング図である。
【図５】  図３に示すピクセルの物理的な実施形態の平面図である。
【図６】  図５に示すピクセルのＢ−Ｂ’の線に沿った断面図である。
【符号の説明】
１０  ピクセル、１２  光検出器（ＰＤＥＴ）、１４  リセットトランジスタ、１５  リセットゲート（ＲＧ）、１６，１７  ソース、１８  リセットドレイン、２１  ソースフォロワ入力信号トランジスタ（ＳＩＧ）、２３  信号カップリングキャパシタ（Ｃｐｓ）、２４  行選択トランジスタ、２５  行選択ゲート（ＲＳＧ）、３２  差動増幅器、４４  サンプル維持信号（ＳＨＳ）、４５  キャパシタ（Ｃｓ）、４６  サンプル維持リセット（ＳＨＲ）、４７  列キャパシタ(Ｃｒ)、６６  ゲート酸化層。
【図１】
0004394783.tif 000002
【図２】
0004394783.tif 000003
【図３】
0004394783.tif 000004
【図４】
0004394783.tif 000005
【図５】
0004394783.tif 000006
【図６】
0004394783.tif 000007