(57)【特許請求の範囲】
【請求項１】
液晶パネルを構成する全てのｎ型半導体素子の中で最大のＷ／Ｌ値以上の値を有するｎ型半導体素子と、液晶パネルを構成する全てのｐ型半導体素子の中で最大のＷ／Ｌ値以上の値を有するｐ型半導体素子とで構成される第１のインバータ素子と、
液晶パネルを構成する全てのｎ型半導体素子の中で最小のＷ／Ｌ値以下の値を有するｎ型半導体素子と、液晶パネルを構成する全てのｐ型半導体素子の中で最小のＷ／Ｌ値以下の値を有するｐ型半導体素子とで構成される第２のインバータ素子を含み、
前記第１のインバータ素子と前記第２のインバータ素子とを、それぞれ少なくとも１つ、液晶パネルの画面表示部及び画面を表示させるための駆動回路部とは別個に付加した液晶パネルの構成において、
液晶パネルを動作させて画面を表示させながら、液晶パネルに付加した前記第１のインバータ素子と前記第２のインバータ素子にも信号を印加してエージングを実施することを特徴とする液晶パネルの検査方法。
【請求項２】
前記第１のインバータ素子と前記第２のインバータ素子の入力部分同士を接続する請求項１記載の液晶パネルの検査方法。
【請求項３】
液晶パネルは動作させず、液晶パネルに付加した前記第１のインバータ素子と前記第２のインバータ素子の入力部分のみに信号を印加してエージングを実施する請求項１又は２記載の液晶パネルの検査方法。
【請求項４】
前記第１のインバータ素子と前記第２のインバータ素子に、液晶パネルに使用する直流電源の最大電圧を印加する請求項１から３のいずれか一項に記載の液晶パネルの検査方法。
【請求項５】
前記第１のインバータ素子と前記第２のインバータ素子に、液晶パネルに使用する直流電源の最小電圧を印加する請求項１から３のいずれか一項に記載の液晶パネルの検査方法。
【請求項６】
前記第１のインバータ素子と前記第２のインバータ素子に、液晶パネルに使用する直流電源の最大電圧値と直流電源の最小電圧値とからなる交流信号を印加する請求項１から３のいずれか一項に記載の液晶パネルの検査方法。
【請求項７】
前記第１のインバータ素子と前記第２のインバータ素子に使用する高電圧値側の電源として、液晶パネルに使用する直流電源の最大電圧値以上の電圧を印加する請求項１から６のいずれか一項に記載の液晶パネルの検査方法。
【請求項８】
前記第１のインバータ素子と前記第２のインバータ素子に使用する低電圧値側の電源として、液晶パネルに使用する直流電源の最小電圧値以下の電圧を印加する請求項１から６のいずれか一項に記載の液晶パネルの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動回路を画素表示部と同一プロセスで作成するポリシリコン液晶パネルの品質保証に関する。
【０００２】
【従来の技術】
液晶パネルは「産業の顔」としてパソコン用モニタ、カーナビ用モニタ等に使用されている。その中でも液晶パネルを駆動する回路を画素表示部と同一プロセスで作成するポリシリコン液晶パネルは、高精細パネルの実現を目標として多彩な開発がなされている。
【０００３】
【発明が解決しようとする課題】
液晶パネルを駆動する回路を画素表示部と同一プロセスで作成するポリシリコン液晶パネルでは、駆動回路を実現するためにｎ型半導体素子又はｐ型半導体素子もしくはその両方の半導体素子からなるインバータ素子を多用している。かかるインバータ素子が、例えば突発的な汚染等の製造工程のトラブルを原因として通常より早く特性が劣化してしまうと、液晶パネルの動作中に正常な表示ができなくなるという不都合が生じ、大きな問題となる。
【０００４】
一般に、インバータ素子の初期的不良には２タイプの現象が見られる。１つはインバータ素子を構成する半導体素子が発熱し、それに伴って素子を流れる電流が増大し、半導体素子がさらに発熱するといったポジティブフィードバックによる半導体素子の破壊である。かかる現象は、インバータ素子を構成する半導体素子のＷ／Ｌ値が大きいインバータ素子で発生しやすい。もう１つはインバータ素子を構成する半導体素子のＯＮ電流不足によるインバータ素子の出力電圧不足である。この現象はインバータ素子を構成する半導体素子のＷ／Ｌ値が小さいインバータ素子で発生しやすい。
【０００５】
そこで、かかるインバータ素子及び液晶パネルの品質を保証し、あるいは初期不良の有無を選別するために、従来は液晶パネルに温度・湿度・電圧ストレスを印加してエージング選別を実施していた。しかし、エージングによってインバータ素子の破壊、及びそれに伴う液晶パネルの表示不良の発生等を検出するまでの時間が比較的長くかかってしまうことから、却って正常に稼働していたインバータ素子についてまで上述した初期的不良が発生しやすくなり、品質の向上等の観点からエージング時間をいかに短縮するかが大きな課題となっている。
【０００６】
本発明は、上記課題を解決するべく、エージング選別によりインバータ素子の初期的不良を早期に検出することができる液晶パネルの検査方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる液晶パネルの検査方法は、液晶パネルを構成する全てのｎ型半導体素子の中で最大のＷ／Ｌ値以上の値を有するｎ型半導体素子と、液晶パネルを構成する全てのｐ型半導体素子の中で最大のＷ／Ｌ値以上の値を有するｐ型半導体素子とで構成される第１のインバータ素子と、液晶パネルを構成する全てのｎ型半導体素子の中で最小のＷ／Ｌ値以下の値を有するｎ型半導体素子と、液晶パネルを構成する全てのｐ型半導体素子の中で最小のＷ／Ｌ値以下の値を有するｐ型半導体素子とで構成される第２のインバータ素子を含み、第１のインバータ素子と第２のインバータ素子とを、それぞれ少なくとも１つ、液晶パネルの画面表示部及び画面を表示させるための駆動回路部とは別個に付加した液晶パネルの構成において、液晶パネルを動作させて画面を表示させながら、液晶パネルに付加した第１のインバータ素子と第２のインバータ素子の入力部分にも信号を印加してエージングを実施することを特徴とする。
【０００８】
かかる構成により、液晶パネル内に構成される半導体素子の発熱に起因する半導体素子の劣化又は破壊については第１のインバータ素子によって、ＯＮ電流不足による液晶パネルの表示不良の発生については第２のインバータ素子によって、いずれも液晶パネル内のすべての半導体素子よりも早期に検出することができるので、エージング時間が従来より短時間であっても適切に表示不良等を起こす可能性のある液晶パネルを選別することが可能となる。
【０００９】
また本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子の入力部分同士を接続することが好ましい。交流電圧印加時に出力信号の差を的確に検出するためである。
【００１０】
また、本発明にかかる液晶パネルの検査方法は、液晶パネルは動作させず、液晶パネルに付加した第１のインバータ素子と第２のインバータ素子のみに信号を印加してエージングを実施することが好ましい。液晶パネル本体の品質保持のためである。
【００１１】
また、本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子に、液晶パネルに使用する直流電源の最大電圧を印加することが好ましい。ｎ型半導体素子の劣化又は破壊を検出するためである。
【００１２】
また、本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子に、液晶パネルに使用する直流電源の最小電圧を印加することが好ましい。ｐ型半導体素子の劣化又は破壊を検出するためである。
【００１３】
また、本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子に、液晶パネルに使用する直流電源の最大電圧値と直流電源の最小電圧値とからなる交流信号を印加することが好ましい。ＯＮ電流の不足を検出するためである。
【００１４】
また、本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子に使用する高電圧値側の電源として、液晶パネルに使用する直流電源の最大電圧値以上の電圧を印加することが好ましい。さらに、本発明にかかる液晶パネルの検査方法は、第１のインバータ素子と第２のインバータ素子に使用する低電圧値側の電源として、液晶パネルに使用する直流電源の最小電圧値以下の電圧を印加することが好ましい。よりエージング時間を短縮させるためである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態にかかる液晶パネルの検査方法について、図面を参照しながら説明する。図１は本発明の実施の形態にかかる液晶パネルの検査方法を実施するために必要な液晶パネルの構成例示図である。
【００１６】
図１において、１は液晶パネルを、２は液晶パネルを動作させるための外部信号入力端子を、３は液晶パネルを構成する全てのｎ型半導体素子の中で最大のＷ／Ｌ値以上の値を持つｎ型半導体素子と液晶パネルを構成する全てのｐ型半導体素子の中で最大のＷ／Ｌ値以上の値を持つｐ型半導体素子とで構成されるインバータ素子を、４は液晶パネルを構成する全てのｎ型半導体素子の中で最小のＷ／Ｌ値以下の値を持つｎ型半導体素子と液晶パネルを構成する全てのｐ型半導体素子の中で最小のＷ／Ｌ値以下の値を持つｐ型半導体素子とで構成されるインバータ素子を、それぞれ示している。
【００１７】
インバータ素子３及びインバータ素子４の入力部分は、液晶パネルを動作させる外部信号入力端子とは別端子とし、インバータ素子の動作が液晶パネルの動作に影響を与えないようにしている。また、インバータ素子３及びインバータ素子４に使用する電源としては、液晶パネルに使用する直流電源の最大電圧及び最小電圧を用いる。
【００１８】
一般に、インバータ素子の初期的不良には２タイプの現象が見られる。１つはインバータ素子を構成する半導体素子が発熱し、それに伴って素子を流れる電流が増大し、半導体素子がさらに発熱するといったポジティブフィードバックによる半導体素子の破壊である。かかる現象は、インバータ素子を構成する半導体素子のＷ／Ｌ値が大きいインバータ素子で発生しやすい。もう１つはインバータ素子を構成する半導体素子のＯＮ電流不足によるインバータ素子の出力電圧不足である。この現象はインバータ素子を構成する半導体素子のＷ／Ｌ値が小さいインバータ素子で発生しやすい。
【００１９】
そこで、まずインバータ素子の初期的不良を引き起こす原因の一つであるポジティブフィードバックが発生する場合について考えると、液晶パネル内に構成される半導体素子の中でＷ／Ｌ値が最大である半導体素子からなるインバータ素子３において最もこの現象が顕著になり、インバータ素子３を構成するｎ型又はｐ型もしくは両方の半導体素子が最初に破壊されることになる。
【００２０】
ここで、インバータ素子３への入力電圧と出力電圧との関係を図２及び図３に示す。図２（ａ）に示すようなインバータ素子３が正常に稼働している場合には、図２（ｂ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最大電圧が印加されると、インバータ素子３の出力信号として直流電源の最小電圧値が出力され、図２（ｃ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最小電圧が印加されると、インバータ素子３の出力信号として直流電源の最大電圧値が出力される。
【００２１】
これに対して、図３（ａ）及び（ｂ）は、インバータ素子３を構成するｎ型半導体素子が劣化又は破壊された場合の入力信号と出力信号の関係を示している。すなわち、図３（ｂ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最小電圧を印加した場合には、インバータ素子３の出力信号として直流電源の最大電圧値が出力されるが、図３（ａ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最大電圧を印加した場合には、インバータ素子３の出力信号として直流電源の最小電圧値が出力されない。
【００２２】
また、図３（ｃ）及び（ｄ）は、インバータ素子３を構成するｐ型半導体素子が劣化又は破壊された場合の入力信号と出力信号の関係を示している。すなわち、図３（ｃ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最大電圧を印加した場合には、インバータ素子３の出力信号として直流電源の最大電圧値が出力されるが、図３（ｄ）に示すようにインバータ素子３の入力信号として液晶パネルに使用する直流電源の最小電圧を印加した場合には、インバータ素子３の出力信号として直流電源の最大電圧値が出力されない。
【００２３】
このように液晶パネル内に別途インバータ素子３を付加してエージングを実施することで、半導体素子の発熱に起因する初期不良が液晶パネル内に構成される半導体素子の中でＷ／Ｌ値が最大である半導体素子からなるインバータ素子３において最も早く、短時間で発生することになるため、従来の液晶パネルよりもエージング時間を短縮することが可能となる。
【００２４】
さらに、液晶パネル内にインバータ素子３を複数付加し、その付加したインバータ素子３のうち１つの入力信号として液晶パネルに使用する直流電源の最大電圧を印加し、付加した他のインバータ素子３のうち１つの入力信号として液晶パネルに使用する直流電源の最小電圧を印加して、同時にエージングを実施することにより、インバータ素子３を構成するｎ型半導体素子又はｐ型半導体素子もしくは両方の半導体素子のどれが劣化又は破壊しやすいかを観察することも可能となる。
【００２５】
また、インバータ素子３を構成するｎ型半導体素子又はｐ型半導体素子もしくは両方の半導体素子の破壊を観察する方法として、インバータ素子３に通電した状態で、発熱解析装置（赤外線顕微鏡）等による半導体素子の発熱状態を観察する方法も考えられる。
【００２６】
次に、インバータ素子の初期的不良を引き起こすもう一つの原因である液晶パネル内に構成される半導体素子のＯＮ電流が不足する場合について、図４に示すような構成のインバータ素子を付加することを考える。
【００２７】
この場合、液晶パネル内に構成される全てのｎ型半導体素子の中でＷ／Ｌ値が最小のｎ型半導体素子と液晶パネル内に構成される全てのｐ型半導体素子の中でＷ／Ｌ値が最小のｐ型半導体素子とで構成されるインバータ素子４のＯＮ電流が最も顕著に不足し、液晶パネル内に構成される全てのｎ型半導体素子の中でＷ／Ｌ値が最大のｎ型半導体素子と液晶パネル内に構成される全てのｐ型半導体素子の中でＷ／Ｌ値が最大のｐ型半導体素子とで構成されるインバータ素子３のＯＮ電流と電流差が大きくなる。
【００２８】
そこで、インバータ素子３とインバータ素子４の入力信号として、液晶パネルに使用する直流電源の最大電圧と最小電圧からなる交流信号を印加してエージングを実施すると、液晶パネル内に構成される半導体素子のＯＮ電流が不足する恐れのある液晶パネルでは、液晶パネルに付加したインバータ素子３の出力信号とインバータ素子４の出力信号との交流信号振幅に差が生じる。かかる交流信号振幅の差をもって液晶パネルのエージング判定を行うことが可能となる。
【００２９】
かかる交流信号振幅に最初に差が生じるのは、ＯＮ電流が最も顕著に不足する液晶パネル内に構成される半導体素子の中でＷ／Ｌ値が最小である半導体素子からなるインバータ素子４においてであり、かかる現象が生じない液晶パネルにおいては、その表示品質が確保できているものと考えられる。
【００３０】
ここで、インバータ素子３及びインバータ素子４への入力電圧と出力電圧との関係を図５に示す。図５において、液晶パネル内に付加するインバータ素子３及びインバータ素子４に同一の交流信号を印加するため、図４に示すようにインバータ素子３とインバータ素子４の入力部分同士を接続した場合におけるインバータ素子３の出力信号を出力信号３、インバータ素子４の出力信号を出力信号４とする。
【００３１】
インバータ素子３及びインバータ素子４への入力信号を、図５に示すように液晶パネルに使用する直流電流の最大電圧と最小電圧からなる交流信号とすると、正常に稼働している場合には、図５（ａ）に示すように入力信号として液晶パネルに使用する直流電源の最大電圧が印加されると、インバータ素子３及びインバータ素子４の出力信号として直流電源の最小電圧値が出力され、入力信号として液晶パネルに使用する直流電源の最小電圧が印加されると、インバータ素子３及びインバータ素子４の出力信号として直流電源の最大電圧値が出力される。
【００３２】
これに対して、図５（ｂ）は、インバータ素子４においてＯＮ電流が不足する場合の入力信号と出力信号の関係を示している。すなわち、図５（ｂ）に示すようにインバータ素子３については図５（ａ）と同様に正常稼働しているが、インバータ素子４については、入力信号として液晶パネルに使用する直流電源の最小電圧を印加した場合であっても、インバータ素子４の出力信号として直流電源の最大電圧値が出力されず、また入力信号として液晶パネルに使用する直流電源の最大電圧を印加した場合であっても、インバータ素子４の出力信号として直流電源の最小電圧値が出力されていない。
【００３３】
このように液晶パネル内に別途インバータ素子３及びインバータ素子４を付加してエージングを実施することで、半導体素子のＯＮ電流の不足に起因する初期不良が液晶パネル内に構成される半導体素子の中でＷ／Ｌ値が最小である半導体素子からなるインバータ素子４において最も早く、短時間で発生することになるため、従来の液晶パネルよりもエージング時間を短縮することが可能となる。
【００３４】
なお、エージング判定を行う場合の交流信号の振幅差の基準としては、液晶パネルの画面表示性能が劣化する電圧振幅、例えば液晶パネルに単色ベタ画面を表示した時にムラが認識できる電圧である３０ｍＶ程度が考えられる。
【００３５】
また、液晶パネル内にインバータ素子３及びインバータ素子４を複数個付加し、それぞれのインバータ素子３及びインバータ素子４の入力信号として、交流信号のうちの最大電圧と最小電圧との時間割合（ＤＵＴＹ比）や交流信号の電圧値を変えて印加してエージングを実施することによって、液晶パネルのエージングを更に短時間で実施できることが期待できる。
【００３６】
また、液晶パネル内に付加するインバータ素子３及びインバータ素子４に使用する電源として、高電圧値側の電源に液晶パネルで使用する直流電源の最大値以上の直流電圧を用いたり、また低電圧値側の電源に液晶パネルで使用する直流電源の最小値以下の直流電圧を用いたりしてエージングを実施することによって、液晶パネルのエージングを更に短時間で実施できることが期待できる。
【００３７】
さらに、通常は液晶パネルを動作させて画面を表示させながらエージングを行うが、液晶パネルを構成する半導体素子の品質保証が問題となっている場合には、液晶パネルは動作させず、液晶パネルに付加したインバータ素子３及びインバータ素子４だけに信号を印加してエージングを行うことも可能である。この場合、インバータ素子のエージングが液晶パネルの品質に影響を与えないという利点がある。
【００３８】
以上のように、液晶パネルに別途インバータ素子を付加し、付加したインバータ素子の入力信号として印加する信号を工夫してエージングを実施することにより、液晶パネル内に構成される半導体素子の発熱又はＯＮ電流不足による半導体素子の劣化又は破壊、もしくは液晶パネルの表示不良が発生する恐れのある液晶パネルを、より短時間に選別することが可能となる。
【００３９】
また、液晶パネル及び液晶パネルに付加したインバータ素子の温度を変化させてエージングを実施すると、より短時間で液晶パネルの選別ができる。具体的には、液晶パネルを高温にしてエージングを実施することにより、液晶パネル内に構成される半導体素子の発熱による液晶パネルの表示不良の恐れがある液晶パネルをより短時間で選別できる。一方液晶パネルを低温にしてエージングを実施すると、液晶パネル内に構成される半導体素子のＯＮ電流不足による液晶パネルの表示不良の恐れがある液晶パネルをより短時間で選別できる。
【００４０】
【発明の効果】
以上のように本発明にかかる液晶パネルの検査方法によれば、液晶パネルにインバータ素子を２つ追加してエージングを実施することにより、液晶パネル内に構成される半導体素子の発熱又はＯＮ電流不足による半導体素子の劣化又は破壊、及び液晶パネルの表示不良を、液晶パネル単体に比べて短時間で発見できるため、エージング時間を短縮することが可能となる。
【図面の簡単な説明】
【図１】  本発明における液晶パネルの例示図
【図２】  本発明にかかる液晶パネルの検査方法におけるインバータ素子の入力電圧と出力電圧の例示図
【図３】  本発明にかかる液晶パネルの検査方法におけるインバータ素子の入力電圧と出力電圧の例示図
【図４】  本発明にかかる液晶パネルの検査方法におけるインバータ素子の入力電圧と出力電圧の例示図
【図５】  本発明にかかる液晶パネルの検査方法におけるインバータ素子の入力電圧と出力電圧の例示図
【符号の説明】
１  液晶パネル
２  液晶パネルを動作させるための外部信号入力端子
３  液晶パネルを構成する半導体素子の中で最大のＷ／Ｌ値を持つ半導体素子からなるインバータ素子
４  液晶パネルを構成する半導体素子の中で最小のＷ／Ｌ値を持つ半導体素子からなるインバータ素子
【図１】
0004406147.tif 000002
【図２】
0004406147.tif 000003
【図３】
0004406147.tif 000004
【図４】
0004406147.tif 000005
【図５】
0004406147.tif 000006