(57)【要約】半導体ウエハ上に複数存在する半導体集積回路において、機能回路（３）と、複数のパッド（４）と、パッド（４）と電気的に接続しプローブカード（７）のバンプと接触する配線（８）とを備え、少なくとも２つの配線（８ａ），（８ｂ）が、互いに接触することなく、１つのバンプ（６）とバンプ領域以外の領域で同時に接触することで、ウエハレベルバーンインを実施する。これにより、チップ面積を縮小化しても、ウエハレベルバーンインが実施できる。
2005029584.tif 000002
【特許請求の範囲】
【請求項１】
パッドと、
前記パッドと電気的に接続する配線とを備え、
前記配線は、前記パッドが配置される領域以外の領域で、プローブカードのバンプと接触することを特徴とする半導体集積回路。
【請求項２】
請求の範囲第１項に記載の半導体集積回路において、
少なくとも２つの前記配線が、互いに接することなく、１つの前記バンプと接触することを特徴とする半導体集積回路。
【請求項３】
請求の範囲第２項に記載の半導体集積回路において、
前記配線は、少なくとも１つの屈曲部または角部を有することを特徴とする半導体集積回路。
【請求項４】
請求の範囲第２項に記載の半導体集積回路において、
前記配線は切り離し部を有することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】  本発明は、ＬＳＩ等の半導体集積回路に関するものであり、特に、半導体集積回路に対するウェハレベルバーンインに関するものである。
【背景技術】  半導体ウェハ上に形成された複数のＬＳＩ等の半導体集積回路は、初期不良発見のための加速度試験（バーンイン）を経て出荷される。このバーンインでは、高温（約１２０〜約１５０℃）で数時間のエージングテストが実施される。
現在では、ウェハ状態で複数の半導体集積回路に対して同時にバーンインを実施する方法（ウェハレベルバーンイン）が提案されている（例えば、特開２００１−９３９４７号公報）。ウェハレベルでバーンインが実施可能になれば、パッケージ前にバーンインが可能になり、不良品をパッケージする数を削減できる等のバーンインにおけるコストの削減が期待できる。
以下、従来のウェハレベルバーンインについて、第１図〜第３図を用いて説明する。第１図に示すように、半導体ウェハ１には複数のＬＳＩ等の半導体集積回路２が設けてある。第２図に示すように、半導体集積回路２には、機能回路３の外周に複数のパッド４が配置されている。ウェハレベルバーンインの際には、この複数のパッド４に電流を流す必要がある。このため、パッド４にバンプ接触領域５を設け、第３図に示すように、プローブカード７に設けた複数のバンプ６とバンプ接触領域５とを接触させることでパッド４に電流を流す。これにより、ウェハ状態で半導体集積回路２に対してバーンインを実施することができる。
上述のように、従来の半導体集積回路に対してウェハレベルバーンインを実施する際には、半導体ウェハ上に複数ある半導体集積回路上の複数個のパッドに、プローブカードのバンプを接触させる必要があった。ウェハレベルバーンインで用いるプローブカードのバンプについては、バンプ間で一定の距離を確保しなければならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
【発明の開示】
上記課題を解決するために、本発明の請求の範囲第１項に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線に切り離し部を有するようにした。これにより、ウェハレベルバーンイン後に、切り離し部を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、前記配線がショートすることで発生するノイズの干渉を防ぐことができる。
【図面の簡単な説明】  第１図は、半導体ウェハの平面図である。
第２図は、従来の半導体集積回路の模式図である。
第３図は、ウェハレベルバーンイン時の半導体ウェハ及びプローブカードの状態を示す図である。
第４図は、本実施の形態１に係る半導体集積回路の模式図である。
第５図は、本実施の形態２に係る半導体集積回路の模式図である。
第６図は、本実施の形態２に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
第７図は、配線８の形状例を示す図である。
第８図は、本実施の形態３に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
【発明を実施するための最良の形態】（実施の形態１）
本実施の形態１に係る半導体集積回路について第４図を用いて説明する。第４図は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、第２図に示した半導体集積回路と同一構成要素については同一符号を付す。
本実施の形態１に係る半導体集積回路はパッド領域以外の領域に電極部を備えることを特徴とする。具体的には、第４図に示すように、従来の半導体集積回路でバンプ接続領域であったパッド４上の領域と電気的に接続する配線８を備え、ウェハレベルバーンインを実施する際、この配線８がプローブカード７のバンプ６と接触し、その接触領域が電極部となる。すなわち、本実施の形態１に係る半導体集積回路では、ウェハレベルバーンインを実施する際、パッド４とバンプ６とが接触するのではなく、パッド領域以外の領域にある配線８とバンプ６とが接触するような構成となる。なお、第４図において、半導体集積回路は、配線８とバンプ６との接触領域、すなわち、電極部を機能回路３の空き領域に設けているが、この電極部はパッド領域以外の領域であればどこに設けても良い。
以上のような本実施の形態１に係る半導体集積回路によれば以下に示す効果が得られる。ウェハレベルバーンインの際に、バンプとパッドとが接触する従来の半導体集積回路では、チップ面積がパッドを配置する領域に依存することになる。これは、プローブカードにおいて、バンプとバンプとの間は一定の距離を確保するという制約があり、バンプの間隔に合わせてパッドを配置する必要があるからである。特に、第２図に示すように機能回路の外周にパッドが配置される半導体集積回路のチップ面積では、機能回路の面積よりパッドの面積の影響を強く受けることになる。このため、ウェハレベルバーンインを実施する場合、従来の半導体集積回路では、チップ面積の縮小化ができなくなることがあった。よって、本実施の形態１に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、パッド４を配置する領域以外の領域で配線８とプローブカード７のバンプ６とが接触する構成とした。これにより、ウェハレベルバーンインを実施する場合でも、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができる。
（実施の形態２）
本実施の形態２に係る半導体集積回路について第５図〜第７図を用いて説明する。第５図は、本実施の形態２に係る半導体集積回路の模式図である。第５図に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
第６図は、配線８ａ，８ｂとバンプ６との接触領域である電極部９の拡大図である。第６図に示すように、配線８ａ，８ｂは、互いに接触しないように、かつ、同時にバンプ６と接触するように配置される。なお、配線８ａと８ｂは、直線形状、曲線形状、または点状形状のように、どのような形状であってもよいが、好ましくは少なくとも１つの屈曲部または角部を有し、バンプ６と接触する領域がより広くなるような形状にする。例えば、屈曲形状、第６図、第７図に示すように、櫛形状または渦巻き形状にする。これにより、配線８とプローブカード７のバンプ６との接触領域である電極部９の面積をより広く確保できコンタクト性を向上させることができる。
以上のように、本実施の形態２に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、少なくとも２つの配線８と１つのバンプ６とがバンプ領域以外の領域で接触するような構成とした。これにより、より少ないバンプでウェハレベルバーンインを実施することができる。その結果、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
なお、実施の形態２では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
（実施の形態３）
本実施の形態３に係る半導体集積回路について第８図を用いて説明する。
第８図は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。第８図に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
切り離し部１０としては、例えば、ヒューズ、スイッチング素子が考えられる。ヒューズとは、例えば、特開昭５２−６７７４１号公報に開示されているように、オン状態からオフ状態へ１回限りのスイッチングが可能な素子のことである。ただし、素子として存在する領域が他素子や配線と明確に区別できなくても、その領域でスイッチングが可能であるならば、その領域にはヒューズが接続されているとみなす。また、切り離し部１０は、１回のスイッチング動作が可能なヒューズではなく、多数回のスイッチングが可能なスイッチング素子であっても良い。
以上のように、本実施の形態３に係る半導体集積回路は、パッド４と電気的に接続する配線８を設け、この配線８に切り離し部１０を設けるようにした。これにより、ウェハレベルバーンイン後に、切り離し部１０を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、配線がショートすることで発生するノイズの干渉を防ぐことができる。
なお、実施の形態３では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
【産業上の利用可能性】  本発明は、ウェハレベルでバーンインを実施する半導体集積回路として有用である。
【図１】
2005029584.tif 000003
【図２】
2005029584.tif 000004
【図３】
2005029584.tif 000005
【図４】
2005029584.tif 000006
【図５】
2005029584.tif 000007
【図６】
2005029584.tif 000008
【図７】
2005029584.tif 000009
【図８】
2005029584.tif 000010
【手続補正書】
【提出日】平成17年2月25日(2005.2.25)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
パッドと、
前記パッドと電気的に接続する配線とを備え、
前記配線は、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触することを特徴とする半導体集積回路。
【手続補正００２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
ればならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
【発明の開示】
上記課題を解決するために、本発明の請求の範囲第１項に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項




【手続補正書】
【提出日】平成18年3月20日(2006.3.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッドと、
前記パッドと電気的に接続する配線とを備え、
前記配線は、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触することを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
少なくとも２つの前記配線が、互いに接することなく、１つの前記バンプと接触することを特徴とする半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
前記配線は、少なくとも１つの屈曲部または角部を有することを特徴とする半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
前記配線は切り離し部を有することを特徴とする半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体集積回路に関するものであり、特に、半導体集積回路に対するウェハレベルバーンインに関するものである。
【背景技術】
【０００２】
半導体ウェハ上に形成された複数のＬＳＩ等の半導体集積回路は、初期不良発見のための加速度試験（バーンイン）を経て出荷される。このバーンインでは、高温（約１２０〜約１５０℃）で数時間のエージングテストが実施される。
【０００３】
現在では、ウェハ状態で複数の半導体集積回路に対して同時にバーンインを実施する方法（ウェハレベルバーンイン）が提案されている（例えば、特開２００１−９３９４７号公報）。ウェハレベルでバーンインが実施可能になれば、パッケージ前にバーンインが可能になり、不良品をパッケージする数を削減できる等のバーンインにおけるコストの削減が期待できる。
【０００４】
以下、従来のウェハレベルバーンインについて、図１〜図３を用いて説明する。図１に示すように、半導体ウェハ１には複数のＬＳＩ等の半導体集積回路２が設けてある。図２に示すように、半導体集積回路２には、機能回路３の外周に複数のパッド４が配置されている。ウェハレベルバーンインの際には、この複数のパッド４に電流を流す必要がある。このため、パッド４にバンプ接触領域５を設け、図３に示すように、プローブカード７に設けた複数のバンプ６とバンプ接触領域５とを接触させることでパッド４に電流を流す。これにより、ウェハ状態で半導体集積回路２に対してバーンインを実施することができる。
【０００５】
上述のように、従来の半導体集積回路に対してウェハレベルバーンインを実施する際には、半導体ウェハ上に複数ある半導体集積回路上の複数個のパッドに、プローブカードのバンプを接触させる必要があった。ウェハレベルバーンインで用いるプローブカードのバンプについては、バンプ間で一定の距離を確保しなければならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
【０００６】
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
【特許文献１】特開２００１−９３９４７号公報
【発明の開示】
【０００７】
上記課題を解決するために、本発明の請求項１に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
【０００８】
また、本発明の請求項２に係る半導体集積回路は、請求項１に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
【０００９】
また、本発明の請求項３に係る半導体集積回路は、請求項２に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
【００１０】
また、本発明の請求項４に係る半導体集積回路は、請求項２に記載の半導体集積回路において、前記配線に切り離し部を有するようにした。これにより、ウェハレベルバーンイン後に、切り離し部を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、前記配線がショートすることで発生す
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
本実施の形態１に係る半導体集積回路について図４を用いて説明する。図４は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、図２に示した半導体集積回路と同一構成要素については同一符号を付す。
【００１２】
本実施の形態１に係る半導体集積回路はパッド領域以外の領域に電極部を備えることを特徴とする。具体的には、図４に示すように、従来の半導体集積回路でバンプ接続領域であったパッド４上の領域と電気的に接続する配線８を備え、ウェハレベルバーンインを実施する際、この配線８がプローブカード７のバンプ６と接触し、その接触領域が電極部となる。すなわち、本実施の形態１に係る半導体集積回路では、ウェハレベルバーンインを実施する際、パッド４とバンプ６とが接触するのではなく、パッド領域以外の領域にある配線８とバンプ６とが接触するような構成となる。なお、図４において、半導体集積回路は、配線８とバンプ６との接触領域、すなわち、電極部を機能回路３の空き領域に設けているが、この電極部はパッド領域以外の領域であればどこに設けても良い。
【００１３】
以上のような本実施の形態１に係る半導体集積回路によれば以下に示す効果が得られる。ウェハレベルバーンインの際に、バンプとパッドとが接触する従来の半導体集積回路では、チップ面積がパッドを配置する領域に依存することになる。これは、プローブカードにおいて、バンプとバンプとの間は一定の距離を確保するという制約があり、バンプの間隔に合わせてパッドを配置する必要があるからである。特に、図２に示すように機能回路の外周にパッドが配置される半導体集積回路のチップ面積では、機能回路の面積よりパッドの面積の影響を強く受けることになる。このため、ウェハレベルバーンインを実施する場合、従来の半導体集積回路では、チップ面積の縮小化ができなくなることがあった。よって、本実施の形態１に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、パッド４を配置する領域以外の領域で配線８とプローブカード７のバンプ６とが接触する構成とした。これにより、ウェハレベルバーンインを実施する場合でも、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができる。
【００１４】
（実施の形態２）
本実施の形態２に係る半導体集積回路について図５〜図７を用いて説明する。図５は、本実施の形態２に係る半導体集積回路の模式図である。図５に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
【００１５】
図６は、配線８ａ，８ｂとバンプ６との接触領域である電極部９の拡大図である。図６に示すように、配線８ａ，８ｂは、互いに接触しないように、かつ、同時にバンプ６と接触するように配置される。なお、配線８ａと８ｂは、直線形状、曲線形状、または点状形状のように、どのような形状であってもよいが、好ましくは少なくとも１つの屈曲部または角部を有し、バンプ６と接触する領域がより広くなるような形状にする。例えば、屈曲形状、図６、図７に示すように、櫛形状または渦巻き形状にする。これにより、配線８とプローブカード７のバンプ６との接触領域である電極部９の面積をより広く確保できコンタクト性を向上させることができる。
【００１６】
以上のように、本実施の形態２に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、少なくとも２つの配線８と１つのバンプ６とがバンプ領域以外の領域で接触するような構成とした。これにより、より少ないバンプでウェハレベルバーンインを実施することができる。その結果、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
【００１７】
なお、実施の形態２では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
【００１８】
（実施の形態３）
本実施の形態３に係る半導体集積回路について図８を用いて説明する。
図８は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。図８に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
【００１９】
切り離し部１０としては、例えば、ヒューズ、スイッチング素子が考えられる。ヒューズとは、例えば、特開昭５２−６７７４１号公報に開示されているように、オン状態からオフ状態へ１回限りのスイッチングが可能な素子のことである。ただし、素子として存在する領域が他素子や配線と明確に区別できなくても、その領域でスイッチングが可能であるならば、その領域にはヒューズが接続されているとみなす。また、切り離し部１０は、１回のスイッチング動作が可能なヒューズではなく、多数回のスイッチングが可能なスイッチング素子であっても良い。
【００２０】
以上のように、本実施の形態３に係る半導体集積回路は、パッド４と電気的に接続する配線８を設け、この配線８に切り離し部１０を設けるようにした。これにより、ウェハレベルバーンイン後に、切り離し部１０を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、配線がショートすることで発生するノイズの干渉を防ぐことができる。
【００２１】
なお、実施の形態３では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
【産業上の利用可能性】
【００２２】
本発明は、ウェハレベルでバーンインを実施する半導体集積回路として有用である。
【図面の簡単な説明】
【００２３】
【図１】半導体ウェハの平面図である。
【図２】従来の半導体集積回路の模式図である。
【図３】ウェハレベルバーンイン時の半導体ウェハ及びプローブカードの状態を示す図である。
【図４】本実施の形態１に係る半導体集積回路の模式図である。
【図５】本実施の形態２に係る半導体集積回路の模式図である。
【図６】本実施の形態２に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
【図７】配線８の形状例を示す図である。
【図８】本実施の形態３に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005029584.tif 000011
【図２】
2005029584.tif 000012
【図３】
2005029584.tif 000013
【図４】
2005029584.tif 000014
【図５】
2005029584.tif 000015
【図６】
2005029584.tif 000016
【図７】
2005029584.tif 000017
【図８】
2005029584.tif 000018
【国際調査報告】
2005029584.tif 000019
2005029584.tif 000020
2005029584.tif 000021
2005029584.tif 000022