(57)【要約】入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することを目的とする。入力経路間の短絡時には、入力経路短絡時の差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１がコンデンサＣ１に保持される。そして差電圧増幅時には、コンデンサＣ１に保持された出力電圧ＶＯＵＴとバイアス電圧ＶＯ１との減算処理が減算回路部３で行われ、出力電圧ＶＯＵＴ２がバイアス電圧端子ＶＲに印加され、その電圧を基準として入力電圧ＶＩＮ１、ＶＩＮ２の電圧差を増幅率ＡＶ倍した出力電圧ＶＯＵＴ１Ａが差電圧増幅回路部出力端子ＯＴ１を介して出力される。
2004093311.tif 000002
【特許請求の範囲】
【請求項１】
第１差動増幅器を備える差電圧増幅回路において、
第１入力端子から第１差動増幅器への第１入力経路および第２入力端子から第１差動増幅器への第２入力経路の入力経路間を短絡する第１スイッチ部と、
入力経路間の短絡時に、前記第１差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、
短絡出力電圧の保持に際して、前記第１差動増幅器の出力端子と前記電圧保持部とを接続する第２スイッチ部と、
前記電圧保持部に保持されている短絡出力電圧と第１基準電圧とを減算する減算回路部と、
前記第１差動増幅器の入力電圧のバイアス点を設定するバイアス電圧端子に、入力経路間の短絡時には前記第１基準電圧を供給し、差電圧増幅時には前記減算回路部の出力を第２基準電圧として供給する第３スイッチ部と
を備えること特徴とする差電圧増幅回路。
【請求項２】
前記第１入力端子に接続される第１抵抗器と、
前記第２入力端子に接続される第２抵抗器と、
前記バイアス電圧端子に接続される第３抵抗器と、
前記第１差動増幅器の出力端子に接続される第４抵抗器とを備え、
前記第１抵抗器と前記第３抵抗器との接続点が前記第１差動増幅器の非反転入力端子へ接続され、前記第２抵抗器と前記第４抵抗器との接続点が前記第１差動増幅器の反転入力端子へ接続され、
前記第１抵抗器と前記第２抵抗器との抵抗値および前記第３抵抗器と前記第４抵抗器との抵抗値が等しいこと特徴とする請求項１に記載の差電圧増幅回路。
【請求項３】
前記減算回路部は、
第２差動増幅器と、
前記第２差動増幅器の出力端子に接続される第５抵抗器と、
前記電圧保持部に接続される第６抵抗器とを備え、
前記第５抵抗器と前記第６抵抗器との接続点が前記第２差動増幅器の反転入力端子へ接続され、前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力され、
前記第５抵抗器と前記第６抵抗器との抵抗値が等しいこと特徴とする請求項１に記載の差電圧増幅回路。
【請求項４】
前記第１差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。
【請求項５】
前記電圧保持部はコンデンサを備えて構成されること特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。
【請求項６】
前記第１入力経路のうち前記第１入力端子から前記第１スイッチ部に至る経路、または前記第２入力経路のうち前記第２入力端子から前記第１スイッチ部に至る経路の少なくとも何れか一方に入力スイッチ部を備え、
前記入力スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。
【請求項７】
前記第３スイッチ部から前記第３抵抗器への経路に第１バッファアンプを備えることを特徴とする請求項２に記載の差電圧増幅回路。
【請求項８】
前記第１入力端子から前記第１抵抗器への経路に第２バッファアンプを備え、前記第２入力端子から前記第２抵抗器への経路に第３バッファアンプを備えることを特徴とする請求項２に記載の差電圧増幅回路。
【請求項９】
前記電圧保持部から前記第６抵抗器への経路に第４バッファアンプを備えることを特徴とする請求項３に記載の差電圧増幅回路。
【請求項１０】
前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力される経路に第４スイッチ部を備え、
前記第４スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項７に記載の差電圧増幅回路。
【請求項１１】
充放電電流を検出するセンス部と、
請求項１乃至１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、
前記差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池パック。
【請求項１２】
充放電電流を検出するセンス部と、
請求項１乃至１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、
前記差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池充電器。
【請求項１３】
差動増幅器を備える差電圧増幅回路において、
前記差動増幅器への２つの入力経路間が短絡された場合の、前記差動増幅器からの短絡出力電圧を保持する電圧保持部と、
前記差動増幅器の入力電圧のバイアス点を設定するバイアス電圧設定部とを備え、
前記バイアス電圧設定部は、入力経路間の短絡時には第１基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第１基準電圧との差分電圧を設定することを特徴とする差電圧増幅回路。
【発明の詳細な説明】
【技術分野】  本発明は、差電圧増幅回路に適用される入力オフセット電圧のキャンセルに関するものであり、特に高精度な差電圧の検出が求められる差電圧増幅回路に関するものである。
【背景技術】  近年、高精度な電流検出手段がますます求められている。例えば、ノートパソコンなどの各種携帯電子機器では、二次電池残量の測定の高精度化が要求されており、そのためには高精度な電流検出手段が必要とされる。
従来の技術として、特許文献１に開示される技術を第７図を用いて説明する。第７図に示す従来技術の回路では、二次電池１０１から充放電電流を検出するセンス抵抗１０２と、センス抵抗１０２の端子電圧を増幅する差電圧増幅回路１０４と、差電圧増幅回路１０４の二つの入力端子を短絡して入力差電圧を一時的に零にするためのスイッチ１０３とを備える。またマイクロコントローラ１０５はＡ／Ｄ変換器１０７、電流検出回路１０８、残容量演算回路１０９およびスイッチ制御回路１１０を有する。
スイッチ１０３により差電圧増幅回路１０４の二つの入力端子を短絡し、入力差電圧を零にしたときの差電圧増幅回路１０４の出力をＡ／Ｄ変換器１０７でディジタル値へ変換し、その値をオフセット電圧値として予め求めて記憶しておく。そしてセンス抵抗１０２の端子電圧を増幅するときの差電圧増幅回路１０４の出力電圧値から、先ほど求めたオフセット電圧値を加減した値が、充電電流または放電電流に対応した値として用いられ、残容量演算回路１０９で残容量が演算される。これにより、オフセット電圧による二次電池１０１の残容量の演算結果の誤差を小さくすることが可能となる。
なお、先行技術文献を以下に示す。
特許文献１  特開平７−１９１１１０号公報
上記従来の技術に示す様に、差電圧増幅回路の入力オフセット電圧値を検出して出力電圧値に加減算することにより検出結果に補正を行う方法においては、差電圧増幅回路の入力電圧値には入力オフセット電圧値が含まれた状態である。その結果、差電圧増幅回路が本来備える入力電圧可能範囲は、入力オフセット電圧分ずれることとなり、入力オフセット電圧が占める範囲を差し引いた範囲が従来技術における差電圧増幅回路の入力電圧可能範囲となる。そのため測定に用いられる入力電圧可能範囲が狭まるために測定範囲が限定され、測定精度が低下するなどの問題がある。
また、入力オフセット電圧が温度により変化する場合、測定温度によっては、補正計算された出力電圧値と、実際の差電圧との間には誤差が発生する。電池残量は積算された出力電圧値に基づいて算出されるため、測定誤差も積算されることとなり、実際の電池残量値との誤差が無視できない程度に大きくなる場合があり問題である。またこの問題を避けるため、電池残量に余裕を持たせて残量不足の警告を出さざるを得ず、電池容量を最大限に利用できないという問題がある。また、測定のたびに入力オフセット電圧値を測定する場合には、ＭＰＵの負担増加や消費電流の増加などが発生し問題である。
また、差電圧増幅回路の入力差電圧に入力オフセット電圧値が含まれた状態であるため、差電圧測定のたびに入力差電圧からオフセット電圧値の影響を取り除く補正計算を行う必要がある。そのため補正計算のたびにＭＰＵでの演算処理を行う必要があり、制御が繁雑であると共に、電流消費も大きくなり問題である。
また、入力オフセット電圧をＭＰＵに記憶させるため、高精度な測定環境下で入力オフセット電圧を算出しＭＰＵに記憶するテストが必要となる。そのため試験装置が大がかりになる問題や、試験が高価になる問題が発生し問題である。
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することを目的とする。
【発明の開示】
前記目的を達成するために請求項１に係る差電圧増幅回路では、第１差動増幅器を備える差電圧増幅回路において、第１入力端子から第１差動増幅器への第１入力経路および第２入力端子から第１差動増幅器への第２入力経路の入力経路間を短絡する第１スイッチ部と、入力経路間の短絡時に、第１差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、短絡出力電圧の保持に際して、第１差動増幅器の出力端子と電圧保持部とを接続する第２スイッチ部と、電圧保持部に保持されている短絡出力電圧と第１基準電圧とを減算する減算回路部と、第１差動増幅器の入力電圧のバイアス点を設定するバイアス電圧端子に、入力経路間の短絡時には第１基準電圧を供給し、差電圧増幅時には減算回路部の出力を第２基準電圧として供給する第３スイッチ部とを備えること特徴とする。
また請求項２に係る差電圧増幅回路では、第１入力端子に接続される第１抵抗器と、第２入力端子に接続される第２抵抗器と、バイアス電圧端子に接続される第３抵抗器と、第１差動増幅器の出力端子に接続される第４抵抗器とを備え、第１抵抗器と第３抵抗器との接続点が第１差動増幅器の非反転入力端子へ接続され、第２抵抗器と第４抵抗器との接続点が第１差動増幅器の反転入力端子へ接続され、第１抵抗器と第２抵抗器との抵抗値および第３抵抗器と第４抵抗器との抵抗値が等しいこと特徴とする。
また請求項３に係る差電圧増幅回路では、減算回路部は、第２差動増幅器と、第２差動増幅器の出力端子に接続される第５抵抗器と、電圧保持部に接続される第６抵抗器とを備え、第５抵抗器と第６抵抗器との接続点が第２差動増幅器の反転入力端子へ接続され、第１基準電圧が第２差動増幅器の非反転入力端子へ入力され、第５抵抗器と第６抵抗器との抵抗値が等しいこと特徴とする。
請求項１乃至３に係る差電圧増幅回路では、入力経路間の短絡時において、第１、２スイッチ部が導通状態とされ、第３スイッチ部によりバイアス電圧端子に第１基準電圧が供給される。これにより、第１差動増幅器の入力オフセット電圧が電圧保持部に保持される。また差電圧増幅時において、第１、２スイッチ部が非導通状態とされ、第３スイッチ部によりバイアス電圧端子に減算回路部の出力が第２基準電圧として供給される。
これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となる。よって入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。
またこれにより、差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。
またこれにより、入力オフセット電圧値の影響を取り除く補正計算を差電圧測定のたびにＭＰＵで行う必要がなくなる。よって、制御を簡素化することができると共に、電流消費の低減を図ることができる。
またこれにより、入力オフセット電圧をＭＰＵに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセット電圧を算出しＭＰＵに記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。
また請求項４に係る差電圧増幅回路では、第１差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする。
これにより、定期的に入力オフセット電圧値の更新をすることができ、温度等による経時的なオフセットの変動に対しても追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。
また請求項５に係る差電圧増幅回路では、電圧保持部はコンデンサを備えて構成されること特徴とする。これにより電圧保持部は、入力経路間の短絡時に第１差動増幅器から出力される短絡出力電圧を保持することができる。
また請求項６に係る差電圧増幅回路では、第１入力経路のうち第１入力端子から第１スイッチ部に至る経路、または第２入力経路のうち第２入力端子から第１スイッチ部に至る経路の少なくとも何れか一方に入力スイッチ部を備え、入力スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする。
これにより、入力スイッチ部が非導通状態とされることで、差電圧増幅回路を外部回路から切り離した上で入力経路間の短絡を行うことができる。
また請求項７に係る差電圧増幅回路では、第３スイッチ部から第３抵抗器への経路に第１バッファアンプを備えることを特徴とする。
これにより、第１抵抗器や第３抵抗器に流れる電流が、バイアス電圧端子に供給される第１または第２基準電圧を変化させることがなくなることにより、第１差動増幅器の入力電圧のバイアス点を一定に維持することができるため、高精度な差電圧測定の結果を得ることができるようになる。また、第１基準電圧を抵抗分圧の分圧点から発生させる回路構成にすることが可能となり、第１基準電圧の発生方法を自由に設定することができる。
また請求項８に係る差電圧増幅回路では、第１入力端子から第１抵抗器への経路に第２バッファアンプを備え、第２入力端子から第２抵抗器への経路に第３バッファアンプを備えることを特徴とする。
これにより、第１および第２抵抗器に印加される電圧値は、第１抵抗器、第３抵抗器に流れる電流によって影響を受けなくなるため、高精度な差電圧測定の結果を得ることができるようになる。
また請求項９に係る差電圧増幅回路では、電圧保持部から第６抵抗器への経路に第４バッファアンプを備えることを特徴とする。
これにより、電圧保持部の回路構成にかかわらず第６抵抗器に印加される電圧を一定に保つことが可能となる。また、電圧保持部からの電流流出あるいは電流流入は抑えられ、電圧変動を低減することができる。よって、高精度な差電圧測定の結果を得ることができるようになる。また、電圧保持部の容量をより小さくすることができる。
また請求項１０に係る差電圧増幅回路では、第１基準電圧が第２差動増幅器の非反転入力端子へ入力される経路に第４スイッチ部を備え、第４スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされることを特徴とする。
これにより、入力経路間の短絡時には第１基準電圧が第２バッファアンプのみに与えられ、差電圧増幅時には第１基準電圧が第２差動増幅器のみに与えられることとなる。よって、短絡時と増幅時との間で第１基準電圧に接続される負荷を同等とすることができる。よって第１基準電圧からの電流の流出入の差を抑えることが可能となり、第１基準電圧の変動が抑えられ、高精度な差電圧測定の結果を得ることができるようになる。また、第１基準電圧を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、第１基準電圧の発生方法を自由に設定することができる。
また請求項１１に係る二次電池パックでは、充放電電流を検出するセンス部と、請求項１乃至請求項１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。
また請求項１２に係る二次電池充電器では、充放電電流を検出するセンス部と、請求項１乃至請求項１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。
これにより、測定による電池残量値と実電池残量値との誤差を小さくすることが可能となる。よって実際の電池容量を最大限に利用することができる。
また請求項１３に係る差電圧増幅回路では、差動増幅器を備える差電圧増幅回路において、差動増幅器への２つの入力経路間が短絡された場合の、差動増幅器からの短絡出力電圧を保持する電圧保持部と、差動増幅器の入力電圧のバイアス点を設定するバイアス電圧設定部とを備え、バイアス電圧設定部は、入力経路間の短絡時には第１基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第１基準電圧との差分電圧を設定することを特徴とする。
これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となるため、入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキャンセルすることが可能となる。
【図面の簡単な説明】  第１図は、第１実施形態の回路図である。
第２図は、第２実施形態の回路図である。
第３図は、第３実施形態の回路図である。
第４図は、第４実施形態の回路図である。
第５図は、第５実施形態の回路図である。
第６図は、第６実施形態の回路図である。
第７図は、従来技術の回路図である。
【発明を実施するための最良の形態】  以下、本発明の差電圧増幅回路について具体化した実施形態を第１図乃至第５図に基づき図面を参照しつつ詳細に説明する。
第１実施形態を第１図の回路図を用いて説明する。第１図は、本発明に係る差電圧増幅回路を備えた二次電池パックを示す回路図である。この二次電池パックは二次電池１０１、センス抵抗１０２、二次電池端子１１１および１１２、差電圧増幅回路部１を備える。
二次電池パックは充電器や負荷である使用機器に対して着脱可能に構成され、端子１１１、１１２に充電器が接続されると電池１０１に充電電流が流れ、端子１１１、１１２に負荷が接続されると電池１０１に放電電流が流れるようになっている。ここで、充放電電流に対して二次電池１０１や二次電池端子１１１、１１２に十分な電圧を得るために、電流経路上のセンス抵抗１０２は低抵抗とすることが一般的である。
差電圧増幅回路部１はセンス抵抗１０２に充放電電流が流れることにより得られる微小な差電圧を増幅する。そして入力端子ＩＮ１、入力端子ＩＮ２、バイアス電圧入力端子ＶＯ、差電圧増幅回路部出力端子ＯＴ１を備える。差電圧増幅回路部１の内部には、電圧保持部２、減算回路部３、差動増幅器ＯＰ１、抵抗器Ｒ１乃至Ｒ４、スイッチＳＷ１乃至ＳＷ５、バイアス電圧端子ＶＲが備えられる。また、電圧保持部２にはコンデンサＣ１が備えられ、減算回路部３には差動増幅器ＯＰ２、抵抗器Ｒ５乃至Ｒ７が備えられる。抵抗器Ｒ１乃至Ｒ７はそれぞれ抵抗値ＲＲ１乃至ＲＲ７を備え、ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４、ＲＲ５＝ＲＲ６＝２×ＲＲ７の関係をもつ値である。
センス抵抗１０２の両端には入力端子ＩＮ１および入力端子ＩＮ２が接続される。入力端子ＩＮ１はスイッチＳＷ４を介して、ノードＮ１において抵抗器Ｒ１およびスイッチＳＷ１の一端へ接続され、入力端子ＩＮ２はスイッチＳＷ５を介して、ノードＮ２において抵抗器Ｒ２およびスイッチＳＷ１の他端へ接続される。
また抵抗器Ｒ３の一端はバイアス電圧端子ＶＲへ、抵抗器Ｒ４の一端は差動増幅器ＯＰ１の出力へ接続される。そして抵抗器Ｒ１と抵抗器Ｒ３とがノードＮ３において接続された上で差動増幅器ＯＰ１の非反転入力端子へ接続され、抵抗器Ｒ２と抵抗器Ｒ４とがノードＮ４において接続された上で差動増幅器ＯＰ１の反転入力端子へ接続される。また差動増幅器ＯＰ１の出力は抵抗器Ｒ４、スイッチＳＷ２および差電圧増幅回路部出力端子ＯＴ１へ入力される。差電圧増幅回路部出力端子ＯＴ１は電池残量演算部（不図示）へと接続され、電池残量演算部では差電圧増幅回路部１の測定結果に基づいて電池残量を算出する。
電圧保持部２のコンデンサＣ１の一端は接地電圧Ｖｓｓとされ、他端（ノードＮ５）はスイッチＳＷ２および抵抗器Ｒ６へ接続される。減算回路部３では、差動増幅器ＯＰ２の出力が入力される抵抗器Ｒ５を備え、抵抗器Ｒ５と抵抗器Ｒ６とがノードＮ６において接続され、ノードＮ６が差動増幅器ＯＰ２の反転入力端子へ接続される。一方、バイアス電圧入力端子ＶＯが抵抗器Ｒ７を介して差動増幅器ＯＰ２の非反転入力端子へ接続される。スイッチＳＷ３は、減算回路部３の出力とバイアス電圧入力端子ＶＯとが切り替え可能に接続され、バイアス電圧端子ＶＲへ接続される。
なお、減算回路部３とスイッチＳＷ３とによって、差動増幅器ＯＰ１の入力電圧のバイアス点を設定するバイアス電圧設定部を構成する。
入力端子ＩＮ１、ＩＮ２には入力電圧ＶＩＮ１、ＶＩＮ２が、バイアス電圧入力端子ＶＯにはバイアス電圧ＶＯ１が印加される。また、入力経路間の短絡時の差動増幅器ＯＰ１の出力を出力電圧ＶＯＵＴ１、差電圧増幅時の差動増幅器ＯＰ１の出力を出力電圧ＶＯＵＴ１Ａ、差動増幅器ＯＰ２の出力を出力電圧ＶＯＵＴ２と、差動増幅器ＯＰ１、ＯＰ２の入力オフセット電圧をそれぞれＶＯＦＦ１、ＶＯＦＦ２と定義する。
入力経路間の短絡時の動作について説明する。差電圧の増幅動作に先立ち、差電圧増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１を電圧保持部２に保持する動作である。入力経路間の短絡時には、スイッチＳＷ１、ＳＷ２が導通状態とされ、スイッチＳＷ４、ＳＷ５が非導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲとバイアス電圧入力端子ＶＯとを接続する。
スイッチＳＷ１が接続状態時にノードＮ１、Ｎ２に印加される電圧を短絡電圧ＶＩＮＲと定義する。またバイアス電圧端子ＶＲにはバイアス電圧ＶＯ１が印加される。このとき、ノードＮ３には抵抗器Ｒ１、Ｒ３による分圧電圧が印加され、その電圧値はノードＮ１を基準にすると（式１）で表される。
（ＶＯ１−ＶＩＮＲ）×ＲＲ１／（ＲＲ１＋ＲＲ３）…（式１）
同様にノードＮ４には、抵抗器Ｒ２、Ｒ４による分圧電圧が印加され、その電圧値はノードＮ２を基準にすると（式２）で表される。
（ＶＯＵＴ１−ＶＩＮＲ）×ＲＲ２／（ＲＲ２＋ＲＲ４）…（式２）
差動増幅器ＯＰ１の反転入力端子と非反転入力端子とは同電圧になるため、入力オフセット電圧ＶＯＦＦ１を考慮すると（式３）が成立する。
（ＶＯ１−ＶＩＮＲ）×ＲＲ１／（ＲＲ１＋ＲＲ３）＋ＶＯＦＦ１＝（ＶＯＵＴ１−ＶＩＮＲ）×ＲＲ２／（ＲＲ２＋ＲＲ４）…（式３）
ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４の関係を用いて（式３）を整理すると、（式４）が得られる。
ＶＯＵＴ１＝ＶＯ１＋（１＋ＲＲ４／ＲＲ２）×ＶＯＦＦ１…（式４）
ここで増幅率ＡＶ＝ＲＲ４／ＲＲ２と定義し、ＡＶは１よりも十分に大きいことを考慮すれば、入力経路間の短絡時における差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１は（式５）で表される。
ＶＯＵＴ１＝ＶＯ１＋ＡＶ×ＶＯＦＦ１…（式５）
またスイッチＳＷ２が導通状態であるため、コンデンサＣ１は出力電圧ＶＯＵＴ１の電圧まで充電される。そしてスイッチＳＷ２が非接続とされてもその電圧は保持される。
次に差電圧増幅時の動作について説明する。差電圧増幅時には、スイッチＳＷ１、ＳＷ２が非導通状態とされ、スイッチＳＷ４、ＳＷ５が導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲと減算回路部３の出力とを接続する。
ノードＮ５には（式５）で求めた電圧ＶＯＵＴ１が保持されている。このとき、ノードＮ６には抵抗器Ｒ５、Ｒ６による分圧電圧が印加され、その電圧値は（式６）で表される。
（ＶＯＵＴ２−ＶＯＵＴ１）×ＲＲ６／（ＲＲ５＋ＲＲ６）＋ＶＯＵＴ１…（式６）
差動増幅器ＯＰ２の非反転入力端子にはバイアス電圧ＶＯ１が印加されるため、差動増幅器ＯＰ２の入力オフセット電圧ＶＯＦＦ２を考慮すると（式７）が成立する。
ＶＯ１＋ＶＯＦＦ２＝（ＶＯＵＴ２−ＶＯＵＴ１）×ＲＲ６／（ＲＲ５＋ＲＲ６）＋ＶＯＵＴ１…（式７）
ＲＲ５＝ＲＲ６であるため、（式７）を整理すると（式８）が得られる。
ＶＯＵＴ２＝２ＶＯ１−ＶＯＵＴ１＋２×ＶＯＦＦ２…（式８）
（式８）のＶＯＵＴ１に（式５）を代入すると、（式９）が得られる
ＶＯＵＴ２＝ＶＯ１−ＡＶ×ＶＯＦＦ１＋２×ＶＯＦＦ２…（式９）
スイッチＳＷ４、ＳＷ５が導通状態のため、ノードＮ１、Ｎ２にはそれぞれ入力電圧ＶＩＮ１、ＶＩＮ２が印加される。またバイアス電圧端子ＶＲには差動増幅器ＯＰ２の出力電圧ＶＯＵＴ２が印加される。よって差動増幅器ＯＰ１の差電圧増幅時における出力電圧ＶＯＵＴ１Ａは、（式３）と同様にして得られ、（式１０）のようになる。
（ＶＯＵＴ２−ＶＩＮ１）×ＲＲ１／（ＲＲ１＋ＲＲ３）＋ＶＯＦＦ１＋ＶＩＮ１＝（ＶＯＵＴ１Ａ−ＶＩＮ２）×ＲＲ２／（ＲＲ２＋ＲＲ４）＋ＶＩＮ２…（式１０）
ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４の関係を用いて（式３）を整理し、増幅率ＡＶを用いると（式１１）が得られる。
ＶＯＵＴ１Ａ＝ＶＯＵＴ２＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）＋（ＡＶ＋１）×ＶＯＦＦ１…（式１１）
（式１１）において増幅率ＡＶ＞＞１であるため、（ＡＶ＋１）をＡＶと見なせる。また（式１１）のＶＯＵＴ２に（式９）を代入すると（式１２）が得られる。
ＶＯＵＴ１Ａ＝ＶＯ１＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）＋２×ＶＯＦＦ２…（式１２）
よって（式１２）より、増幅率ＡＶによってＡＶ倍される差動増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１の影響が排除されることが分かる。ここで、差動増幅器ＯＰ２の入力オフセット電圧ＶＯＦＦ２には増幅率ＡＶ（ＡＶには１００などの値が用いられる場合がある）が乗じられていないことから、入力オフセット電圧ＶＯＦＦ２の項（２×ＶＯＦＦ２）の影響は他項と比して小さいため無視できる。よって、（式１３）が求まる。
ＶＯＵＴ１Ａ＝ＶＯ１＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）…（式１３）
そして（式１３）で求まる差動増幅器ＯＰ１の差電圧増幅時の出力電圧ＶＯＵＴ１Ａは、差電圧増幅回路部出力端子ＯＴ１を介して出力される。すなわち、バイアス電圧入力端子ＶＯに印加されたバイアス電圧ＶＯ１により調整されたバイアス点をもち、入力オフセット電圧ＶＯＦＦ１の影響を受けずに、入力電圧ＶＩＮ１、ＶＩＮ２の電圧差を増幅率ＡＶ倍した出力電圧ＶＯＵＴ１Ａが出力される。
これにより、差動増幅器ＯＰ１の入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって入力オフセット電圧がＡＶ倍されてしまうことにより、差電圧増幅回路において差動増幅が可能な入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また増幅率ＡＶ倍をより高く設定することが可能となる。
またこれにより、差動増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１が温度により変動する場合にも、その変動に追従して入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。
またこれにより、従来技術と比した場合、入力オフセット電圧ＶＯＦＦ１の影響を取り除く補正計算を差電圧測定のたびにＭＰＵで行う必要がなくなる。よって、制御を簡素化することができると共に、差電圧測定に伴う電流消費を低下させることができる。また、入力オフセット電圧ＶＯＦＦ１をＭＰＵに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセット電圧ＶＯＦＦ１を算出しＭＰＵに記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。
ここで、差電圧増幅時の動作の期間中に、入力経路間の短絡動作を規定の周期をもって行うことが可能である。すなわちコンデンサＣ１に保持される差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１を定期的に更新することが可能である。
これにより、定期的に入力オフセット電圧ＶＯＦＦ１の更新をすることができ、温度等による経時的なオフセットの変動に追従して入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。
なお入力経路間の短絡時において、スイッチＳＷ４、ＳＷ５が非導通状態とされることにより、差電圧増幅回路部１を外部回路から切り離した上で入力オフセット電圧ＶＯＦＦ１の計測を行うことができる。
第２実施形態を第２図を用いて説明する。第２図の差電圧増幅回路部１Ｂは、第１実施形態の差電圧増幅回路部１に加えて、電圧保持部２のコンデンサＣ１と減算回路部３の抵抗器Ｒ６との間に接続される、バッファアンプＢＡ１を備える。ここで入力経路間の短絡時および差電圧増幅時の動作は第１実施形態と同様のため、詳細な説明は省略する。
差電圧増幅時において、コンデンサＣ１に保持されている出力電圧ＶＯＵＴ１が、バッファアンプＢＡ１を介して減算回路部３へ入力される。減算回路部３において、抵抗器Ｒ５、Ｒ６を介して流れる電流は、バッファアンプＢＡ１が供給することとなり、コンデンサＣ１から供給されることはない。よってコンデンサＣ１の保持電圧は一定値が維持される。
一方、バッファアンプＢＡ１が備えられていない場合には、差電圧増幅時の動作期間中に、コンデンサＣ１から抵抗器Ｒ６に放電が行われる。このときコンデンサＣ１の保持電圧が低下し、差動増幅器ＯＰ２の出力に誤差が生じるため、高精度な出力電圧ＶＯＵＴ１Ａが得られない。また前記の問題を避けるため、コンデンサＣ１の容量を大きくすると、コンデンサＣ１の回路占有面積が増加する等の問題が発生する。
よってバッファアンプＢＡ１を備えることにより、電圧保持部２のコンデンサＣ１の容量の大きさにかかわらず電圧保持部２の保持電圧を一定に保つことが可能となる。よって、より高精度な出力電圧ＶＯＵＴ１Ａを得ることができるようになる。また、電圧保持部２のコンデンサＣ１の容量をより小さくすることができるため、コンデンサＣ１の回路占有面積を減少させることが可能となる。
第３実施形態を第３図を用いて説明する。第３図の差電圧増幅回路部１Ｃは、第２実施形態の差電圧増幅回路部１Ｂに加えて、スイッチＳＷ３とバイアス電圧端子ＶＲとの間に接続される、バッファアンプＢＡ２を備える。またバイアス電圧入力端子ＶＯには抵抗器Ｒ８、Ｒ９が接続されており、バイアス電圧入力端子ＶＯに与えられるバイアス電圧ＶＯ１は抵抗器Ｒ８、Ｒ９の分圧である。ここで差電圧増幅回路部１Ｃの動作は第１実施形態と同様のため、詳細な説明は省略する。
入力経路間の短絡時にはバイアス電圧ＶＯ１が、バッファアンプＢＡ２およびバイアス電圧端子ＶＲを介して抵抗器Ｒ３へ印加される。従って、抵抗器Ｒ１、Ｒ３を介して流れる電流は、バッファアンプＢＡ２が供給することとなる。よってバイアス電圧ＶＯ１は一定値が維持される。
一方、バッファアンプＢＡ２が備えられていない場合には、抵抗器Ｒ１やＲ３への電流により、分圧電圧であるバイアス電圧ＶＯ１が変化してしまう。その結果、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。
よってバッファアンプＢＡ２を備えることにより、抵抗器Ｒ１やＲ３に流れる電流がバイアス電圧入力端子ＶＯに流れることはない。よって、バイアス電圧ＶＯ１を変化させることがなくなることにより、高精度な差電圧測定の結果を得ることができるようになる。また、外部オフセット電圧ＶＯ１を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、外部オフセット電圧ＶＯ１の発生方法を自由に設定することができる。
第４実施形態を第４図を用いて説明する。第４図の差電圧増幅回路部１Ｄは、第３実施形態の差電圧増幅回路部１Ｃに加えて、バイアス電圧入力端子ＶＯと抵抗器Ｒ７との間に接続されるスイッチＳＷ６を備える。ここで差電圧増幅回路部１Ｄの動作は第１実施形態における差電圧増幅回路部１と同様のため、詳細な説明は省略する。
入力経路間の短絡時にはスイッチＳＷ６は非導通状態とされ、バイアス電圧ＶＯ１が、スイッチＳＷ３を介してバッファアンプＢＡ２の非反転入力端子へ印加される。また差電圧増幅時にはスイッチＳＷ６は導通状態とされ、スイッチＳＷ３はバッファアンプＢＡ２の非反転入力端子と減算回路部３の出力とを接続するため、バイアス電圧ＶＯ１が、スイッチＳＷ６を介して差動増幅器ＯＰ２の非反入力転端子へ印加される。
一方、スイッチＳＷ６が備えられていない場合には、入力経路間の短絡時にはバイアス電圧ＶＯ１がバッファアンプＢＡ２と差動増幅器ＯＰ２の両者に印加され、差電圧増幅時にはバイアス電圧ＶＯ１が差動増幅器ＯＰ２のみに印加されることとなり、短絡時と差電圧増幅時とでバイアス電圧入力端子ＶＯに接続される端子数が異なり、入出力される電流量が異なることとなる。このため、バイアス電圧ＶＯ１が変化してしまい、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。
よってスイッチＳＷ６を備えることにより、入力経路間の短絡時にはバイアス電圧ＶＯ１がバッファアンプＢＡ２のみに与えられ、差電圧増幅時にはバイアス電圧ＶＯ１が差動増幅器ＯＰ２のみに与えられることで、短絡時と増幅時とで接続端子数を一致させることにより、入出力される電流の差を小さくする。よってバイアス電圧ＶＯ１の変動を抑えることが可能となり、高精度な出力電圧ＶＯＵＴ１Ａを得ることができるようになる。また、バイアス電圧ＶＯ１を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、バイアス電圧ＶＯ１の発生方法を自由に設定することができる。
なおバッファアンプＢＡ１から抵抗器Ｒ６への経路に、入力経路間の短絡時には導通状態、差電圧増幅時には非道通状態とされるスイッチＳＷ７を備えることが可能である。これにより、入力経路間の短絡時において、スイッチＳＷ６から差動増幅器ＯＰ２の非反転入力端子までの経路がフローティング状態とされることを防止する事ができる。
第５実施形態を第５図を用いて説明する。第５図の差電圧増幅回路部１Ｅは、第４実施形態の差電圧増幅回路部１Ｄに加えて、入力端子ＩＮ１と抵抗器Ｒ１との間に接続されるバッファアンプＢＡ３および入力端子ＩＮ２と抵抗器Ｒ２との間に接続されるバッファアンプＢＡ４を備える。また、ノードＮ１はスイッチＳＷ１を介して接地電圧Ｖｓｓに接続され、ノードＮ２はスイッチＳＷ８を介して接地電圧Ｖｓｓに接続される。ここで差電圧増幅回路部１Ｅの動作は第１実施形態における差電圧増幅回路部１と同様のため、詳細な説明は省略する。
入力経路間の短絡時にはスイッチＳＷ４、ＳＷ５、ＳＷ６が非導通状態とされ、スイッチＳＷ１、ＳＷ２、ＳＷ８が導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲとバイアス電圧入力端子ＶＯとを接続する。この時スイッチＳＷ１、ＳＷ８の導通により、バッファアンプＢＡ３、ＢＡ４を介して抵抗器Ｒ１、Ｒ２が接地電圧Ｖｓｓに接続される。
差電圧増幅時にはスイッチＳＷ４、ＳＷ５、ＳＷ６が導通状態とされ、スイッチＳＷ１、ＳＷ２、ＳＷ８が非導通状態とされる。またスイッチＳＷ３は、バッファアンプＢＡ２の非反転入力端子と減算回路部３の出力とを接続する。この時、抵抗器Ｒ１、Ｒ２を介して流れる電流は、バッファアンプＢＡ３、ＢＡ４が供給することとなるため、入力電圧ＶＩＮ１、ＶＩＮ２は一定値が維持される。一方、バッファアンプＢＡ３、ＢＡ４が備えられていない場合には、抵抗器Ｒ１やＲ２に電流が流れたときに、入力電圧ＶＩＮ１、ＶＩＮ２が変化してしまう。その結果、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。よってバッファアンプＢＡ３、ＢＡ４を備えることにより、高精度な差電圧測定の結果を得ることができるようになる。
第６実施形態を第６図を用いて説明する。第６図は、本発明に係る差電圧増幅回路部１を備えた二次電池充電器６を示す回路図である。二次電池充電器６は差電圧増幅回路部１、入力端子ＩＮ１およびＩＮ２、バイアス電圧入力端子ＶＯ、差電圧増幅回路部出力端子ＯＴ１、センス抵抗１０２に加えて、充電回路５、端子Ｐ１乃至Ｐ４を有する。ここで差電圧増幅回路部１の動作は第１実施形態と同様のため、詳細な説明は省略する。
二次電池ＢＴ１を備える電池パック７は端子Ｐ１、Ｐ２を介して二次電池充電器６に接続される。また、端子Ｐ３、Ｐ４にはＡＣアダプタ等の電源（不図示）が接続される。そして二次電池充電器６によって電池パック７は充電され、充電時における差電圧測定の結果を差電圧増幅回路部１によって得ることができる。
これにより、差電圧増幅回路部１によって高精度な差電圧測定の結果を得ることができるため、二次電池充電器６は高精度な充放電電流を測定できる。よって、より正確な電池残量の測定をすることができる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本発明の使用範囲は二次電池パック、二次電池充電器に限らず、微小な電圧を測定する必要がある機器に使用可能であることは言うまでもない。
【産業上の利用可能性】  以上の説明から明らかなように本発明によれば、差動増幅器の入力オフセット電圧をキャンセルすることにより、入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することが可能となる。
【図１】
2004093311.tif 000003
【図２】
2004093311.tif 000004
【図３】
2004093311.tif 000005
【図４】
2004093311.tif 000006
【図５】
2004093311.tif 000007
【図６】
2004093311.tif 000008
【図７】
2004093311.tif 000009
【手続補正書】
【提出日】平成17年2月15日(2005.2.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１差動増幅器を備える差電圧増幅回路において、
第１入力端子から第１差動増幅器への第１入力経路および第２入力端子から第１差動増幅器への第２入力経路の入力経路間を短絡する第１スイッチ部と、
入力経路間の短絡時に、前記第１差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、
短絡出力電圧の保持に際して、前記第１差動増幅器の出力端子と前記電圧保持部とを接続する第２スイッチ部と、
前記電圧保持部に保持されている短絡出力電圧と第１基準電圧とを減算する減算回路部と、
前記第１差動増幅器の入力電圧のバイアス点を設定するバイアス電圧端子に、入力経路間の短絡時には前記第１基準電圧を供給し、差電圧増幅時には前記減算回路部の出力を第２基準電圧として供給する第３スイッチ部と
を備えること特徴とする差電圧増幅回路。
【請求項２】
前記第１入力端子に接続される第１抵抗器と、
前記第２入力端子に接続される第２抵抗器と、
前記バイアス電圧端子に接続される第３抵抗器と、
前記第１差動増幅器の出力端子に接続される第４抵抗器とを備え、
前記第１抵抗器と前記第３抵抗器との接続点が前記第１差動増幅器の非反転入力端子へ接続され、前記第２抵抗器と前記第４抵抗器との接続点が前記第１差動増幅器の反転入力端子へ接続され、
前記第１抵抗器と前記第２抵抗器との抵抗値および前記第３抵抗器と前記第４抵抗器との抵抗値が等しいこと特徴とする請求項１に記載の差電圧増幅回路。
【請求項３】
前記減算回路部は、
第２差動増幅器と、
前記第２差動増幅器の出力端子に接続される第５抵抗器と、
前記電圧保持部に接続される第６抵抗器とを備え、
前記第５抵抗器と前記第６抵抗器との接続点が前記第２差動増幅器の反転入力端子へ接続され、前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力され、
前記第５抵抗器と前記第６抵抗器との抵抗値が等しいこと特徴とする請求項１に記載の差電圧増幅回路。
【請求項４】
前記第１差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。
【請求項５】
前記電圧保持部はコンデンサを備えて構成されること特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。  
【請求項６】
前記第１入力経路のうち前記第１入力端子から前記第１スイッチ部に至る経路、または前記第２入力経路のうち前記第２入力端子から前記第１スイッチ部に至る経路の少なくとも何れか一方に入力スイッチ部を備え、
前記入力スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項１乃至請求項３の少なくとも何れか１項に記載の差電圧増幅回路。
【請求項７】
前記第３スイッチ部から前記第３抵抗器への経路に第１バッファアンプを備えることを特徴とする請求項２に記載の差電圧増幅回路。
【請求項８】
前記第１入力端子から前記第１抵抗器への経路に第２バッファアンプを備え、前記第２入力端子から前記第２抵抗器への経路に第３バッファアンプを備えることを特徴とする請求項２に記載の差電圧増幅回路。
【請求項９】
前記電圧保持部から前記第６抵抗器への経路に第４バッファアンプを備えることを特徴とする請求項３に記載の差電圧増幅回路。
【請求項１０】
前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力される経路に第４スイッチ部を備え、
前記第４スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項７に記載の差電圧増幅回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】          明細書
【技術分野】
【０００１】
本発明は、差電圧増幅回路に適用される入力オフセット電圧のキャンセルに関するものであり、特に高精度な差電圧の検出が求められる差電圧増幅回路に関するものである。
【背景技術】
【０００２】
近年、高精度な電流検出手段がますます求められている。例えば、ノートパソコンなどの各種携帯電子機器では、二次電池残量の測定の高精度化が要求されており、そのためには高精度な電流検出手段が必要とされる。
【０００３】
従来の技術として、特許文献１に開示される技術を第７図を用いて説明する。第７図に示す従来技術の回路では、二次電池１０１から充放電電流を検出するセンス抵抗１０２と、センス抵抗１０２の端子電圧を増幅する差電圧増幅回路１０４と、差電圧増幅回路１０４の二つの入力端子を短絡して入力差電圧を一時的に零にするためのスイッチ１０３とを備える。またマイクロコントローラ１０５はＡ／Ｄ変換器１０７、電流検出回路１０８、残容量演算回路１０９およびスイッチ制御回路１１０を有する。
【０００４】
スイッチ１０３により差電圧増幅回路１０４の二つの入力端子を短絡し、入力差電圧を零にしたときの差電圧増幅回路１０４の出力をＡ／Ｄ変換器１０７でディジタル値へ変換し、その値をオフセット電圧値として予め求めて記憶しておく。そしてセンス抵抗１０２の端子電圧を増幅するときの差電圧増幅回路１０４の出力電圧値から、先ほど求めたオフセット電圧値を加減した値が、充電電流または放電電流に対応した値として用いられ、残容量演算回路１０９で残容量が演算される。これにより、オフセット電圧による二次電池１０１の残容量の演算結果の誤差を小さくすることが可能となる。
【０００５】
なお、先行技術文献を以下に示す。
【特許文献１】  特開平７−１９１１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の技術に示す様に、差電圧増幅回路の入力オフセット電圧値を検出して出力電圧値に加減算することにより検出結果に補正を行う方法においては、差電圧増幅回路の入力電圧値には入力オフセット電圧値が含まれた状態である。その結果、差電圧増幅回路が本来備える入力電圧可能範囲は、入力オフセット電圧分ずれることとなり、入力オフセット電圧が占める範囲を差し引いた範囲が従来技術における差電圧増幅回路の入力電圧可能範囲となる。そのため測定に用いられる入力電圧可能範囲が狭まるために測定範囲が限定され、測定精度が低下するなどの問題がある。
【０００７】
また、入力オフセット電圧が温度により変化する場合、測定温度によっては、補正計算された出力電圧値と、実際の差電圧との間には誤差が発生する。電池残量は積算された出力電圧値に基づいて算出されるため、測定誤差も積算されることとなり、実際の電池残量値との誤差が無視できない程度に大きくなる場合があり問題である。またこの問題を避けるため、電池残量に余裕を持たせて残量不足の警告を出さざるを得ず、電池容量を最大限に利用できないという問題がある。また、測定のたびに入力オフセット電圧値を測定する場合には、ＭＰＵの負担増加や消費電流の増加などが発生し問題である。
【０００８】
また、差電圧増幅回路の入力差電圧に入力オフセット電圧値が含まれた状態であるため、差電圧測定のたびに入力差電圧からオフセット電圧値の影響を取り除く補正計算を行う必要がある。そのため補正計算のたびにＭＰＵでの演算処理を行う必要があり、制御が繁雑であると共に、電流消費も大きくなり問題である。
【０００９】
また、入力オフセット電圧をＭＰＵに記憶させるため、高精度な測定環境下で入力オフセット電圧を算出しＭＰＵに記憶するテストが必要となる。そのため試験装置が大がかりになる問題や、試験が高価になる問題が発生し問題である。
【００１０】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成するために請求項１に係る差電圧増幅回路では、第１差動増幅器を備える差電圧増幅回路において、第１入力端子から第１差動増幅器への第１入力経路および第２入力端子から第１差動増幅器への第２入力経路の入力経路間を短絡する第１スイッチ部と、入力経路間の短絡時に、第１差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、短絡出力電圧の保持に際して、第１差動増幅器の出力端子と電圧保持部とを接続する第２スイッチ部と、電圧保持部に保持されている短絡出力電圧と第１基準電圧とを減算する減算回路部と、第１差動増幅器の入力電圧のバイアス点を設定するバイアス電圧端子に、入力経路間の短絡時には第１基準電圧を供給し、差電圧増幅時には減算回路部の出力を第２基準電圧として供給する第３スイッチ部とを備えること特徴とする。
【００１２】
上記差電圧増幅回路では、入力経路間の短絡時において、第１、２スイッチ部が導通状態とされ、第３スイッチ部によりバイアス電圧端子に第１基準電圧が供給される。これにより、第１差動増幅器の入力オフセット電圧が電圧保持部に保持される。また差電圧増幅時において、第１、２スイッチ部が非導通状態とされ、第３スイッチ部によりバイアス電圧端子に減算回路部の出力が第２基準電圧として供給される。
【００１３】
これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となる。よって入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。
【００１４】
またこれにより、差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。
【００１５】
またこれにより、入力オフセット電圧値の影響を取り除く補正計算を差電圧測定のたびにＭＰＵで行う必要がなくなる。よって、制御を簡素化することができると共に、電流消費の低減を図ることができる。
【００１６】
またこれにより、入力オフセット電圧をＭＰＵに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセット電圧を算出しＭＰＵに記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。
【発明の効果】
【００１７】
以上の説明から明らかなように本発明によれば、差動増幅器の入力オフセット電圧をキャンセルすることにより、入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の差電圧増幅回路について具体化した実施形態を第１図乃至第５図に基づき図面を参照しつつ詳細に説明する。
【００１９】
第１実施形態を第１図の回路図を用いて説明する。第１図は、本発明に係る差電圧増幅回路を備えた二次電池パックを示す回路図である。この二次電池パックは二次電池１０１、センス抵抗１０２、二次電池端子１１１および１１２、差電圧増幅回路部１を備える。
【００２０】
二次電池パックは充電器や負荷である使用機器に対して着脱可能に構成され、端子１１１、１１２に充電器が接続されると電池１０１に充電電流が流れ、端子１１１、１１２に負荷が接続されると電池１０１に放電電流が流れるようになっている。ここで、充放電電流に対して二次電池１０１や二次電池端子１１１、１１２に十分な電圧を得るために、電流経路上のセンス抵抗１０２は低抵抗とすることが一般的である。
【００２１】
差電圧増幅回路部１はセンス抵抗１０２に充放電電流が流れることにより得られる微小な差電圧を増幅する。そして入力端子ＩＮ１、入力端子ＩＮ２、バイアス電圧入力端子ＶＯ、差電圧増幅回路部出力端子ＯＴ１を備える。差電圧増幅回路部１の内部には、電圧保持部２、減算回路部３、差動増幅器ＯＰ１、抵抗器Ｒ１乃至Ｒ４、スイッチＳＷ１乃至ＳＷ５、バイアス電圧端子ＶＲが備えられる。また、電圧保持部２にはコンデンサＣ１が備えられ、減算回路部３には差動増幅器ＯＰ２、抵抗器Ｒ５乃至Ｒ７が備えられる。抵抗器Ｒ１乃至Ｒ７はそれぞれ抵抗値ＲＲ１乃至ＲＲ７を備え、ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４、ＲＲ５＝ＲＲ６＝２×ＲＲ７の関係をもつ値である。
【００２２】
センス抵抗１０２の両端には入力端子ＩＮ１および入力端子ＩＮ２が接続される。入力端子ＩＮ１はスイッチＳＷ４を介して、ノードＮ１において抵抗器Ｒ１およびスイッチＳＷ１の一端へ接続され、入力端子ＩＮ２はスイッチＳＷ５を介して、ノードＮ２において抵抗器Ｒ２およびスイッチＳＷ１の他端へ接続される。
【００２３】
また抵抗器Ｒ３の一端はバイアス電圧端子ＶＲへ、抵抗器Ｒ４の一端は差動増幅器ＯＰ１の出力へ接続される。そして抵抗器Ｒ１と抵抗器Ｒ３とがノードＮ３において接続された上で差動増幅器ＯＰ１の非反転入力端子へ接続され、抵抗器Ｒ２と抵抗器Ｒ４とがノードＮ４において接続された上で差動増幅器ＯＰ１の反転入力端子へ接続される。また差動増幅器ＯＰ１の出力は抵抗器Ｒ４、スイッチＳＷ２および差電圧増幅回路部出力端子ＯＴ１へ入力される。差電圧増幅回路部出力端子ＯＴ１は電池残量演算部（不図示）へと接続され、電池残量演算部では差電圧増幅回路部１の測定結果に基づいて電池残量を算出する。
【００２４】
電圧保持部２のコンデンサＣ１の一端は接地電圧Ｖｓｓとされ、他端（ノードＮ５）はスイッチＳＷ２および抵抗器Ｒ６へ接続される。減算回路部３では、差動増幅器ＯＰ２の出力が入力される抵抗器Ｒ５を備え、抵抗器Ｒ５と抵抗器Ｒ６とがノードＮ６において接続され、ノードＮ６が差動増幅器ＯＰ２の反転入力端子へ接続される。一方、バイアス電圧入力端子ＶＯが抵抗器Ｒ７を介して差動増幅器ＯＰ２の非反転入力端子へ接続される。スイッチＳＷ３は、減算回路部３の出力とバイアス電圧入力端子ＶＯとが切り替え可能に接続され、バイアス電圧端子ＶＲへ接続される。
【００２５】
なお、減算回路部３とスイッチＳＷ３とによって、差動増幅器ＯＰ１の入力電圧のバイアス点を設定するバイアス電圧設定部を構成する。
【００２６】
入力端子ＩＮ１、ＩＮ２には入力電圧ＶＩＮ１、ＶＩＮ２が、バイアス電圧入力端子ＶＯにはバイアス電圧ＶＯ１が印加される。また、入力経路間の短絡時の差動増幅器ＯＰ１の出力を出力電圧ＶＯＵＴ１、差電圧増幅時の差動増幅器ＯＰ１の出力を出力電圧ＶＯＵＴ１Ａ、差動増幅器ＯＰ２の出力を出力電圧ＶＯＵＴ２と、差動増幅器ＯＰ１、ＯＰ２の入力オフセット電圧をそれぞれＶＯＦＦ１、ＶＯＦＦ２と定義する。
【００２７】
入力経路間の短絡時の動作について説明する。差電圧の増幅動作に先立ち、差電圧増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１を電圧保持部２に保持する動作である。入力経路間の短絡時には、スイッチＳＷ１、ＳＷ２が導通状態とされ、スイッチＳＷ４、ＳＷ５が非導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲとバイアス電圧入力端子ＶＯとを接続する。
【００２８】
スイッチＳＷ１が接続状態時にノードＮ１、Ｎ２に印加される電圧を短絡電圧ＶＩＮＲと定義する。またバイアス電圧端子ＶＲにはバイアス電圧ＶＯ１が印加される。このとき、ノードＮ３には抵抗器Ｒ１、Ｒ３による分圧電圧が印加され、その電圧値はノードＮ１を基準にすると（式１）で表される。
【００２９】
（ＶＯ１−ＶＩＮＲ）×ＲＲ１／（ＲＲ１＋ＲＲ３）…（式１）
同様にノードＮ４には、抵抗器Ｒ２、Ｒ４による分圧電圧が印加され、その電圧値はノードＮ２を基準にすると（式２）で表される。
【００３０】
（ＶＯＵＴ１−ＶＩＮＲ）×ＲＲ２／（ＲＲ２＋ＲＲ４）…（式２）
差動増幅器ＯＰ１の反転入力端子と非反転入力端子とは同電圧になるため、入力オフセット電圧ＶＯＦＦ１を考慮すると（式３）が成立する。
【００３１】
（ＶＯ１−ＶＩＮＲ）×ＲＲ１／（ＲＲ１＋ＲＲ３）＋ＶＯＦＦ１＝（ＶＯＵＴ１−ＶＩＮＲ）×ＲＲ２／（ＲＲ２＋ＲＲ４）…（式３）
ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４の関係を用いて（式３）を整理すると、（式４）が得られる。
【００３２】
ＶＯＵＴ１＝ＶＯ１＋（１＋ＲＲ４／ＲＲ２）×ＶＯＦＦ１…（式４）
ここで増幅率ＡＶ＝ＲＲ４／ＲＲ２と定義し、ＡＶは１よりも十分に大きいことを考慮すれば、入力経路間の短絡時における差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１は（式５）で表される。
【００３３】
ＶＯＵＴ１＝ＶＯ１＋ＡＶ×ＶＯＦＦ１…（式５）
またスイッチＳＷ２が導通状態であるため、コンデンサＣ１は出力電圧ＶＯＵＴ１の電圧まで充電される。そしてスイッチＳＷ２が非接続とされてもその電圧は保持される。
【００３４】
次に差電圧増幅時の動作について説明する。差電圧増幅時には、スイッチＳＷ１、ＳＷ２が非導通状態とされ、スイッチＳＷ４、ＳＷ５が導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲと減算回路部３の出力とを接続する。
【００３５】
ノードＮ５には（式５）で求めた電圧ＶＯＵＴ１が保持されている。このとき、ノードＮ６には抵抗器Ｒ５、Ｒ６による分圧電圧が印加され、その電圧値は（式６）で表される。
【００３６】
（ＶＯＵＴ２−ＶＯＵＴ１）×ＲＲ６／（ＲＲ５＋ＲＲ６）＋ＶＯＵＴ１…（式６）
差動増幅器ＯＰ２の非反転入力端子にはバイアス電圧ＶＯ１が印加されるため、差動増幅器ＯＰ２の入力オフセット電圧ＶＯＦＦ２を考慮すると（式７）が成立する。
【００３７】
ＶＯ１＋ＶＯＦＦ２＝（ＶＯＵＴ２−ＶＯＵＴ１）×ＲＲ６／（ＲＲ５＋ＲＲ６）＋ＶＯＵＴ１…（式７）
ＲＲ５＝ＲＲ６であるため、（式７）を整理すると（式８）が得られる。
【００３８】
ＶＯＵＴ２＝２ＶＯ１−ＶＯＵＴ１＋２×ＶＯＦＦ２…（式８）
（式８）のＶＯＵＴ１に（式５）を代入すると、（式９）が得られる
ＶＯＵＴ２＝ＶＯ１−ＡＶ×ＶＯＦＦ１＋２×ＶＯＦＦ２…（式９）
スイッチＳＷ４、ＳＷ５が導通状態のため、ノードＮ１、Ｎ２にはそれぞれ入力電圧ＶＩＮ１、ＶＩＮ２が印加される。またバイアス電圧端子ＶＲには差動増幅器ＯＰ２の出力電圧ＶＯＵＴ２が印加される。よって差動増幅器ＯＰ１の差電圧増幅時における出力電圧ＶＯＵＴ１Ａは、（式３）と同様にして得られ、（式１０）のようになる。
【００３９】
（ＶＯＵＴ２−ＶＩＮ１）×ＲＲ１／（ＲＲ１＋ＲＲ３）＋ＶＯＦＦ１＋ＶＩＮ１＝（ＶＯＵＴ１Ａ−ＶＩＮ２）×ＲＲ２／（ＲＲ２＋ＲＲ４）＋ＶＩＮ２…（式１０）
ＲＲ１＝ＲＲ２、ＲＲ３＝ＲＲ４の関係を用いて（式３）を整理し、増幅率ＡＶを用いると（式１１）が得られる。
【００４０】
ＶＯＵＴ１Ａ＝ＶＯＵＴ２＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）＋（ＡＶ＋１）×ＶＯＦＦ１…（式１１）
（式１１）において増幅率ＡＶ＞＞１であるため、（ＡＶ＋１）をＡＶと見なせる。また（式１１）のＶＯＵＴ２に（式９）を代入すると（式１２）が得られる。
【００４１】
ＶＯＵＴ１Ａ＝ＶＯ１＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）＋２×ＶＯＦＦ２…（式１２）
よって（式１２）より、増幅率ＡＶによってＡＶ倍される差動増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１の影響が排除されることが分かる。ここで、差動増幅器ＯＰ２の入力オフセット電圧ＶＯＦＦ２には増幅率ＡＶ（ＡＶには１００などの値が用いられる場合がある）が乗じられていないことから、入力オフセット電圧ＶＯＦＦ２の項（２×ＶＯＦＦ２）の影響は他項と比して小さいため無視できる。よって、（式１３）が求まる。
【００４２】
ＶＯＵＴ１Ａ＝ＶＯ１＋ＡＶ×（ＶＩＮ１−ＶＩＮ２）…（式１３）
そして（式１３）で求まる差動増幅器ＯＰ１の差電圧増幅時の出力電圧ＶＯＵＴ１Ａは、差電圧増幅回路部出力端子ＯＴ１を介して出力される。すなわち、バイアス電圧入力端子ＶＯに印加されたバイアス電圧ＶＯ１により調整されたバイアス点をもち、入力オフセット電圧ＶＯＦＦ１の影響を受けずに、入力電圧ＶＩＮ１、ＶＩＮ２の電圧差を増幅率ＡＶ倍した出力電圧ＶＯＵＴ１Ａが出力される。
【００４３】
これにより、差動増幅器ＯＰ１の入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって入力オフセット電圧がＡＶ倍されてしまうことにより、差電圧増幅回路において差動増幅が可能な入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また増幅率ＡＶ倍をより高く設定することが可能となる。  
【００４４】
またこれにより、差動増幅器ＯＰ１の入力オフセット電圧ＶＯＦＦ１が温度により変動する場合にも、その変動に追従して入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。
【００４５】
またこれにより、従来技術と比した場合、入力オフセット電圧ＶＯＦＦ１の影響を取り除く補正計算を差電圧測定のたびにＭＰＵで行う必要がなくなる。よって、制御を簡素化することができると共に、差電圧測定に伴う電流消費を低下させることができる。また、入力オフセット電圧ＶＯＦＦ１をＭＰＵに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセット電圧ＶＯＦＦ１を算出しＭＰＵに記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。
【００４６】
ここで、差電圧増幅時の動作の期間中に、入力経路間の短絡動作を規定の周期をもって行うことが可能である。すなわちコンデンサＣ１に保持される差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１を定期的に更新することが可能である。
【００４７】
これにより、定期的に入力オフセット電圧ＶＯＦＦ１の更新をすることができ、温度等による経時的なオフセットの変動に追従して入力オフセット電圧値ＶＯＦＦ１をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。
【００４８】
なお入力経路間の短絡時において、スイッチＳＷ４、ＳＷ５が非導通状態とされることにより、差電圧増幅回路部１を外部回路から切り離した上で入力オフセット電圧ＶＯＦＦ１の計測を行うことができる。
【００４９】
第２実施形態を第２図を用いて説明する。第２図の差電圧増幅回路部１Ｂは、第１実施形態の差電圧増幅回路部１に加えて、電圧保持部２のコンデンサＣ１と減算回路部３の抵抗器Ｒ６との間に接続される、バッファアンプＢＡ１を備える。ここで入力経路間の短絡時および差電圧増幅時の動作は第１実施形態と同様のため、詳細な説明は省略する。
【００５０】
差電圧増幅時において、コンデンサＣ１に保持されている出力電圧ＶＯＵＴ１が、バッファアンプＢＡ１を介して減算回路部３へ入力される。減算回路部３において、抵抗器Ｒ５、Ｒ６を介して流れる電流は、バッファアンプＢＡ１が供給することとなり、コンデンサＣ１から供給されることはない。よってコンデンサＣ１の保持電圧は一定値が維持される。
【００５１】
一方、バッファアンプＢＡ１が備えられていない場合には、差電圧増幅時の動作期間中に、コンデンサＣ１から抵抗器Ｒ６に放電が行われる。このときコンデンサＣ１の保持電圧が低下し、差動増幅器ＯＰ２の出力に誤差が生じるため、高精度な出力電圧ＶＯＵＴ１Ａが得られない。また前記の問題を避けるため、コンデンサＣ１の容量を大きくすると、コンデンサＣ１の回路占有面積が増加する等の問題が発生する。
【００５２】
よってバッファアンプＢＡ１を備えることにより、電圧保持部２のコンデンサＣ１の容量の大きさにかかわらず電圧保持部２の保持電圧を一定に保つことが可能となる。よって、より高精度な出力電圧ＶＯＵＴ１Ａを得ることができるようになる。また、電圧保持部２のコンデンサＣ１の容量をより小さくすることができるため、コンデンサＣ１の回路占有面積を減少させることが可能となる。
【００５３】
第３実施形態を第３図を用いて説明する。第３図の差電圧増幅回路部１Ｃは、第２実施形態の差電圧増幅回路部１Ｂに加えて、スイッチＳＷ３とバイアス電圧端子ＶＲとの間に接続される、バッファアンプＢＡ２を備える。またバイアス電圧入力端子ＶＯには抵抗器Ｒ８、Ｒ９が接続されており、バイアス電圧入力端子ＶＯに与えられるバイアス電圧ＶＯ１は抵抗器Ｒ８、Ｒ９の分圧である。ここで差電圧増幅回路部１Ｃの動作は第１実施形態と同様のため、詳細な説明は省略する。
【００５４】
入力経路間の短絡時にはバイアス電圧ＶＯ１が、バッファアンプＢＡ２およびバイアス電圧端子ＶＲを介して抵抗器Ｒ３へ印加される。従って、抵抗器Ｒ１、Ｒ３を介して流れる電流は、バッファアンプＢＡ２が供給することとなる。よってバイアス電圧ＶＯ１は一定値が維持される。
【００５５】
一方、バッファアンプＢＡ２が備えられていない場合には、抵抗器Ｒ１やＲ３への電流により、分圧電圧であるバイアス電圧ＶＯ１が変化してしまう。その結果、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。
【００５６】
よってバッファアンプＢＡ２を備えることにより、抵抗器Ｒ１やＲ３に流れる電流がバイアス電圧入力端子ＶＯに流れることはない。よって、バイアス電圧ＶＯ１を変化させることがなくなることにより、高精度な差電圧測定の結果を得ることができるようになる。また、外部オフセット電圧ＶＯ１を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、外部オフセット電圧ＶＯ１の発生方法を自由に設定することができる。
【００５７】
第４実施形態を第４図を用いて説明する。第４図の差電圧増幅回路部１Ｄは、第３実施形態の差電圧増幅回路部１Ｃに加えて、バイアス電圧入力端子ＶＯと抵抗器Ｒ７との間に接続されるスイッチＳＷ６を備える。ここで差電圧増幅回路部１Ｄの動作は第１実施形態における差電圧増幅回路部１と同様のため、詳細な説明は省略する。
【００５８】
入力経路間の短絡時にはスイッチＳＷ６は非導通状態とされ、バイアス電圧ＶＯ１が、スイッチＳＷ３を介してバッファアンプＢＡ２の非反転入力端子へ印加される。また差電圧増幅時にはスイッチＳＷ６は導通状態とされ、スイッチＳＷ３はバッファアンプＢＡ２の非反転入力端子と減算回路部３の出力とを接続するため、バイアス電圧ＶＯ１が、スイッチＳＷ６を介して差動増幅器ＯＰ２の非反入力転端子へ印加される。
【００５９】
一方、スイッチＳＷ６が備えられていない場合には、入力経路間の短絡時にはバイアス電圧ＶＯ１がバッファアンプＢＡ２と差動増幅器ＯＰ２の両者に印加され、差電圧増幅時にはバイアス電圧ＶＯ１が差動増幅器ＯＰ２のみに印加されることとなり、短絡時と差電圧増幅時とでバイアス電圧入力端子ＶＯに接続される端子数が異なり、入出力される電流量が異なることとなる。このため、バイアス電圧ＶＯ１が変化してしまい、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。
【００６０】
よってスイッチＳＷ６を備えることにより、入力経路間の短絡時にはバイアス電圧ＶＯ１がバッファアンプＢＡ２のみに与えられ、差電圧増幅時にはバイアス電圧ＶＯ１が差動増幅器ＯＰ２のみに与えられることで、短絡時と増幅時とで接続端子数を一致させることにより、入出力される電流の差を小さくする。よってバイアス電圧ＶＯ１の変動を抑えることが可能となり、高精度な出力電圧ＶＯＵＴ１Ａを得ることができるようになる。また、バイアス電圧ＶＯ１を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、バイアス電圧ＶＯ１の発生方法を自由に設定することができる。
【００６１】
なおバッファアンプＢＡ１から抵抗器Ｒ６への経路に、入力経路間の短絡時には導通状態、差電圧増幅時には非道通状態とされるスイッチＳＷ７を備えることが可能である。これにより、入力経路間の短絡時において、スイッチＳＷ６から差動増幅器ＯＰ２の非反転入力端子までの経路がフローティング状態とされることを防止する事ができる。
【００６２】
第５実施形態を第５図を用いて説明する。第５図の差電圧増幅回路部１Ｅは、第４実施形態の差電圧増幅回路部１Ｄに加えて、入力端子ＩＮ１と抵抗器Ｒ１との間に接続されるバッファアンプＢＡ３および入力端子ＩＮ２と抵抗器Ｒ２との間に接続されるバッファアンプＢＡ４を備える。また、ノードＮ１はスイッチＳＷ１を介して接地電圧Ｖｓｓに接続され、ノードＮ２はスイッチＳＷ８を介して接地電圧Ｖｓｓに接続される。ここで差電圧増幅回路部１Ｅの動作は第１実施形態における差電圧増幅回路部１と同様のため、詳細な説明は省略する。
【００６３】
入力経路間の短絡時にはスイッチＳＷ４、ＳＷ５、ＳＷ６が非導通状態とされ、スイッチＳＷ１、ＳＷ２、ＳＷ８が導通状態とされる。またスイッチＳＷ３はバイアス電圧端子ＶＲとバイアス電圧入力端子ＶＯとを接続する。この時スイッチＳＷ１、ＳＷ８の導通により、バッファアンプＢＡ３、ＢＡ４を介して抵抗器Ｒ１、Ｒ２が接地電圧Ｖｓｓに接続される。
【００６４】
差電圧増幅時にはスイッチＳＷ４、ＳＷ５、ＳＷ６が導通状態とされ、スイッチＳＷ１、ＳＷ２、ＳＷ８が非導通状態とされる。またスイッチＳＷ３は、バッファアンプＢＡ２の非反転入力端子と減算回路部３の出力とを接続する。この時、抵抗器Ｒ１、Ｒ２を介して流れる電流は、バッファアンプＢＡ３、ＢＡ４が供給することとなるため、入力電圧ＶＩＮ１、ＶＩＮ２は一定値が維持される。一方、バッファアンプＢＡ３、ＢＡ４が備えられていない場合には、抵抗器Ｒ１やＲ２に電流が流れたときに、入力電圧ＶＩＮ１、ＶＩＮ２が変化してしまう。その結果、高精度な出力電圧ＶＯＵＴ１Ａが得られないという問題が発生する。よってバッファアンプＢＡ３、ＢＡ４を備えることにより、高精度な差電圧測定の結果を得ることができるようになる。
【００６５】
第６実施形態を第６図を用いて説明する。第６図は、本発明に係る差電圧増幅回路部１を備えた二次電池充電器６を示す回路図である。二次電池充電器６は差電圧増幅回路部１、入力端子ＩＮ１およびＩＮ２、バイアス電圧入力端子ＶＯ、差電圧増幅回路部出力端子ＯＴ１、センス抵抗１０２に加えて、充電回路５、端子Ｐ１乃至Ｐ４を有する。ここで差電圧増幅回路部１の動作は第１実施形態と同様のため、詳細な説明は省略する。
【００６６】
二次電池ＢＴ１を備える電池パック７は端子Ｐ１、Ｐ２を介して二次電池充電器６に接続される。また、端子Ｐ３、Ｐ４にはＡＣアダプタ等の電源（不図示）が接続される。そして二次電池充電器６によって電池パック７は充電され、充電時における差電圧測定の結果を差電圧増幅回路部１によって得ることができる。
【００６７】
これにより、差電圧増幅回路部１によって高精度な差電圧測定の結果を得ることができるため、二次電池充電器６は高精度な充放電電流を測定できる。よって、より正確な電池残量の測定をすることができる。
【００６８】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本発明の使用範囲は二次電池パック、二次電池充電器に限らず、微小な電圧を測定する必要がある機器に使用可能であることは言うまでもない。
【００６９】
ここで、本発明の技術思想により、従来技術における課題を解決するための手段を以下に列記する。
（付記１）  第１差動増幅器を備える差電圧増幅回路において、
第１入力端子から第１差動増幅器への第１入力経路および第２入力端子から第１差動増幅器への第２入力経路の入力経路間を短絡する第１スイッチ部と、
入力経路間の短絡時に、前記第１差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、
短絡出力電圧の保持に際して、前記第１差動増幅器の出力端子と前記電圧保持部とを接続する第２スイッチ部と、
前記電圧保持部に保持されている短絡出力電圧と第１基準電圧とを減算する減算回路部と、
前記第１差動増幅器の入力電圧のバイアス点を設定するバイアス電圧端子に、入力経路間の短絡時には前記第１基準電圧を供給し、差電圧増幅時には前記減算回路部の出力を第２基準電圧として供給する第３スイッチ部と
を備えること特徴とする差電圧増幅回路。
（付記２）  前記第１入力端子に接続される第１抵抗器と、
前記第２入力端子に接続される第２抵抗器と、
前記バイアス電圧端子に接続される第３抵抗器と、
前記第１差動増幅器の出力端子に接続される第４抵抗器とを備え、
前記第１抵抗器と前記第３抵抗器との接続点が前記第１差動増幅器の非反転入力端子へ接続され、前記第２抵抗器と前記第４抵抗器との接続点が前記第１差動増幅器の反転入力端子へ接続され、
前記第１抵抗器と前記第２抵抗器との抵抗値および前記第３抵抗器と前記第４抵抗器との抵抗値が等しいこと特徴とする付記１に記載の差電圧増幅回路。
（付記３）  前記減算回路部は、
第２差動増幅器と、
前記第２差動増幅器の出力端子に接続される第５抵抗器と、
前記電圧保持部に接続される第６抵抗器とを備え、
前記第５抵抗器と前記第６抵抗器との接続点が前記第２差動増幅器の反転入力端子へ接続され、前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力され、
前記第５抵抗器と前記第６抵抗器との抵抗値が等しいこと特徴とする付記１に記載の差電圧増幅回路。
（付記４）  前記第１差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする付記１乃至付記３の少なくとも何れか１項に記載の差電圧増幅回路。
（付記５）  前記電圧保持部はコンデンサを備えて構成されること特徴とする付記１乃至付記３の少なくとも何れか１項に記載の差電圧増幅回路。  
（付記６）  前記第１入力経路のうち前記第１入力端子から前記第１スイッチ部に至る経路、または前記第２入力経路のうち前記第２入力端子から前記第１スイッチ部に至る経路の少なくとも何れか一方に入力スイッチ部を備え、
前記入力スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする付記１乃至付記３の少なくとも何れか１項に記載の差電圧増幅回路。
（付記７）  前記第３スイッチ部から前記第３抵抗器への経路に第１バッファアンプを備えることを特徴とする付記２に記載の差電圧増幅回路。
（付記８）  前記第１入力端子から前記第１抵抗器への経路に第２バッファアンプを備え、前記第２入力端子から前記第２抵抗器への経路に第３バッファアンプを備えることを特徴とする付記２に記載の差電圧増幅回路。
（付記９）  前記電圧保持部から前記第６抵抗器への経路に第４バッファアンプを備えることを特徴とする付記３に記載の差電圧増幅回路。
（付記１０）  前記第１基準電圧が前記第２差動増幅器の非反転入力端子へ入力される経路に第４スイッチ部を備え、
前記第４スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする付記７に記載の差電圧増幅回路。
（付記１１）  充放電電流を検出するセンス部と、
付記１乃至１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、
前記差電圧増幅回路は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池パック。
（付記１２）  充放電電流を検出するセンス部と、
付記１乃至１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、
前記差電圧増幅回路は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池充電器。
（付記１３）  差動増幅器を備える差電圧増幅回路において、
前記差動増幅器への２つの入力経路間が短絡された場合の、前記差動増幅器からの短絡出力電圧を保持する電圧保持部と、
前記差動増幅器の入力電圧のバイアス点を設定するバイアス電圧設定部とを備え、
前記バイアス電圧設定部は、入力経路間の短絡時には第１基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第１基準電圧との差分電圧を設定することを特徴とする差電圧増幅回路。
【００７０】
ここで付記２に係る差電圧増幅回路では、第１入力端子に接続される第１抵抗器と、第２入力端子に接続される第２抵抗器と、バイアス電圧端子に接続される第３抵抗器と、第１差動増幅器の出力端子に接続される第４抵抗器とを備え、第１抵抗器と第３抵抗器との接続点が第１差動増幅器の非反転入力端子へ接続され、第２抵抗器と第４抵抗器との接続点が第１差動増幅器の反転入力端子へ接続され、第１抵抗器と第２抵抗器との抵抗値および第３抵抗器と第４抵抗器との抵抗値が等しいこと特徴とする。
【００７１】
また付記３に係る差電圧増幅回路では、減算回路部は、第２差動増幅器と、第２差動増幅器の出力端子に接続される第５抵抗器と、電圧保持部に接続される第６抵抗器とを備え、第５抵抗器と第６抵抗器との接続点が第２差動増幅器の反転入力端子へ接続され、第１基準電圧が第２差動増幅器の非反転入力端子へ入力され、第５抵抗器と第６抵抗器との抵抗値が等しいこと特徴とする。
【００７２】
また付記４に係る差電圧増幅回路では、第１差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする。
【００７３】
これにより、定期的に入力オフセット電圧値の更新をすることができ、温度等による経時的なオフセットの変動に対しても追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。
【００７４】
また付記５に係る差電圧増幅回路では、電圧保持部はコンデンサを備えて構成されること特徴とする。これにより電圧保持部は、入力経路間の短絡時に第１差動増幅器から出力される短絡出力電圧を保持することができる。
【００７５】
また付記６に係る差電圧増幅回路では、第１入力経路のうち第１入力端子から第１スイッチ部に至る経路、または第２入力経路のうち第２入力端子から第１スイッチ部に至る経路の少なくとも何れか一方に入力スイッチ部を備え、入力スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする。
【００７６】
これにより、入力スイッチ部が非導通状態とされることで、差電圧増幅回路を外部回路から切り離した上で入力経路間の短絡を行うことができる。
【００７７】
また付記７に係る差電圧増幅回路では、第３スイッチ部から第３抵抗器への経路に第１バッファアンプを備えることを特徴とする。
【００７８】
これにより、第１抵抗器や第３抵抗器に流れる電流が、バイアス電圧端子に供給される第１または第２基準電圧を変化させることがなくなることにより、第１差動増幅器の入力電圧のバイアス点を一定に維持することができるため、高精度な差電圧測定の結果を得ることができるようになる。また、第１基準電圧を抵抗分圧の分圧点から発生させる回路構成にすることが可能となり、第１基準電圧の発生方法を自由に設定することができる。
【００７９】
また付記８に係る差電圧増幅回路では、第１入力端子から第１抵抗器への経路に第２バッファアンプを備え、第２入力端子から第２抵抗器への経路に第３バッファアンプを備えることを特徴とする。
【００８０】
これにより、第１および第２抵抗器に印加される電圧値は、第１抵抗器、第３抵抗器に流れる電流によって影響を受けなくなるため、高精度な差電圧測定の結果を得ることができるようになる。
【００８１】
また付記９に係る差電圧増幅回路では、電圧保持部から第６抵抗器への経路に第４バッファアンプを備えることを特徴とする。
【００８２】
これにより、電圧保持部の回路構成にかかわらず第６抵抗器に印加される電圧を一定に保つことが可能となる。また、電圧保持部からの電流流出あるいは電流流入は抑えられ、電圧変動を低減することができる。よって、高精度な差電圧測定の結果を得ることができるようになる。また、電圧保持部の容量をより小さくすることができる。
【００８３】
また付記１０に係る差電圧増幅回路では、第１基準電圧が第２差動増幅器の非反転入力端子へ入力される経路に第４スイッチ部を備え、第４スイッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされることを特徴とする。
【００８４】
これにより、入力経路間の短絡時には第１基準電圧が第２バッファアンプのみに与えられ、差電圧増幅時には第１基準電圧が第２差動増幅器のみに与えられることとなる。よって、短絡時と増幅時との間で第１基準電圧に接続される負荷を同等とすることができる。よって第１基準電圧からの電流の流出入の差を抑えることが可能となり、第１基準電圧の変動が抑えられ、高精度な差電圧測定の結果を得ることができるようになる。また、第１基準電圧を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、第１基準電圧の発生方法を自由に設定することができる。
【００８５】
また付記１１に係る二次電池パックでは、充放電電流を検出するセンス部と、付記１乃至付記１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、差電圧増幅回路は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。
【００８６】
また付記１２に係る二次電池充電器では、充放電電流を検出するセンス部と、付記１乃至付記１０の少なくとも何れか１項に記載の差電圧増幅回路とを備え、差電圧増幅回路は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。
【００８７】
これにより、測定による電池残量値と実電池残量値との誤差を小さくすることが可能となる。よって実際の電池容量を最大限に利用することができる。
【００８８】
また付記１３に係る差電圧増幅回路では、差動増幅器を備える差電圧増幅回路において、差動増幅器への２つの入力経路間が短絡された場合の、差動増幅器からの短絡出力電圧を保持する電圧保持部と、差動増幅器の入力電圧のバイアス点を設定するバイアス電圧設定部とを備え、バイアス電圧設定部は、入力経路間の短絡時には第１基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第１基準電圧との差分電圧を設定することを特徴とする。
【００８９】
これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となるため、入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキャンセルすることが可能となる。
【００９０】 
【図面の簡単な説明】
【図１】第１実施形態の回路図である。
【図２】第２実施形態の回路図である。
【図３】第３実施形態の回路図である。
【図４】第４実施形態の回路図である。
【図５】第５実施形態の回路図である。
【図６】第６実施形態の回路図である。
【図７】従来技術の回路図である。
【国際調査報告】
2004093311.tif 000010
2004093311.tif 000011
2004093311.tif 000012
2004093311.tif 000013