(57)【要約】光が入射した２次元位置の検出処理の高速化および構成の簡素化を図る目的とする。画素（１１ＭＮ）が２次元配列された光感応領域（１０）において、各々入射した光の強度に応じた電流を出力する複数の光感応部分（１２ＭＮ，１３ＭＮ）を同一面内にて隣接配設することで１画素（１１ＭＮ）が構成され、２次元配列における第１の方向について各画素（１１ＭＮ）の一方の光感応部分（１２ＭＮ）同士を電気的に接続し、第２の方向について各画素（１１ＭＮ）の他方の光感応部分（１３ＭＮ）同士を電気的に接続し、それぞれに光感応部分群を構成する。光感応部分群それぞれの電流出力を電圧出力に変換する積分回路、当該電圧出力を適正な範囲においてデジタル出力に変換するためのＡ／Ｄ変換回路を備える。
2004065899.tif 000002
【特許請求の範囲】
【請求項１】
画素が２次元配列された光感応領域を有する光検出装置であって、
各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、
前記２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、
前記２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、
前記第１の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第１積分回路と、
前記第１積分回路それぞれから出力される電圧出力の最大値を検出する第１最大値検出回路と、
前記第１最大値検出回路により検出された前記最大値から当該最大値より所定値小さい値までの範囲をＡ／Ｄ変換範囲とし、前記第１積分回路それぞれから出力される電圧出力を前記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第１Ａ／Ｄ変換回路と、
前記第２の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第２積分回路と、
前記第２積分回路それぞれから出力される電圧出力の最大値を検出する第２最大値検出回路と、
前記第２最大値検出回路により検出された前記最大値から当該最大値より所定値小さい値までの範囲をＡ／Ｄ変換範囲とし、前記第２積分回路それぞれから出力される電圧出力を前記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ変換回路と、を有することを特徴とする光検出装置。
【請求項２】
前記第１最大値検出回路により検出された前記最大値から前記所定値を減じて求めた電圧出力を前記第１積分回路それぞれから出力される電圧出力から減じて前記第１Ａ／Ｄ変換回路に出力する第１レベルシフト回路と、
前記第２最大値検出回路により検出された前記最大値から前記所定値を減じて求めた電圧出力を前記第２積分回路それぞれから出力される電圧出力から減じて前記第２Ａ／Ｄ変換回路に出力する第２レベルシフト回路と、を更に有することを特徴とする請求の範囲第１項に記載の光検出装置。
【請求項３】
画素が２次元配列された光感応領域を有する光検出装置であって、
各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、
前記２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、
前記２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、
前記第１の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第１積分回路と、
前記第１積分回路それぞれから出力される電圧出力の最小値を検出する第１最小値検出回路と、
前記第１最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をＡ／Ｄ変換範囲とし、前記第１積分回路それぞれから出力される電圧出力を前記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第１Ａ／Ｄ変換回路と、
前記第２の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第２積分回路と、
前記第２積分回路それぞれから出力される電圧出力の最小値を検出する第２最小値検出回路と、
前記第２最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をＡ／Ｄ変換範囲とし、前記第２積分回路それぞれから出力される電圧出力を前記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ変換回路と、を有することを特徴とする光検出装置。
【請求項４】
対象物に光を照射する光源とともに用いられ、前記光源から照射される光に関する情報を演算処理することを特徴とする請求の範囲第１項又は請求の範囲第３項に記載の光検出装置。
【請求項５】
前記光に関する情報が、前記光源から照射される前記光の反射光の前記２次元配列における第１の方向及び第２の方向での輝度プロファイルであることを特徴とする請求の範囲第４項に記載の光検出装置。
【請求項６】
前記光に関する情報が、前記光源から照射される前記光の直接光の前記２次元配列における第１の方向及び第２の方向での輝度プロファイルであることを特徴とする請求の範囲第４項に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、光が入射した２次元位置を検出する光検出装置に関するものである。
【背景技術】
【０００２】  従来における光検出装置においては、ＭＯＳ型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して２次元位置を検出するのが一般的である（例えば、特許文献１参照）。【０００３】
【特許文献１】特開平０１−１６７７６９号公報
【発明の開示】
【０００４】  しかしながら、上述した従来の技術においては、得られた画像データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って２次元位置を検出するため、２次元位置の検出処理に時間がかかってしまう。
【０００５】  本発明は上述の点に鑑みてなされたもので、その目的は、２次元位置の検出処理の高速化および構成の簡素化を図ることが可能な光検出装置を提供することにある。
【０００６】  上述した目的を達成するため、本発明に係る光検出装置は、画素が２次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第１の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第１積分回路と、第１積分回路それぞれから出力される電圧出力の最大値を検出する第１最大値検出回路と、第１最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲をＡ／Ｄ変換範囲とし、第１積分回路それぞれから出力される電圧出力を上記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第１Ａ／Ｄ変換回路と、第２の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第２積分回路と、第２積分回路それぞれから出力される電圧出力の最大値を検出する第２最大値検出回路と、第２最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲をＡ／Ｄ変換範囲とし、第２積分回路それぞれから出力される電圧出力を上記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ変換回路と、を有することを特徴としている。
【０００７】  本発明に係る光検出装置では、１つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が２次元配列における第１の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第１の方向に送られる。また、他方の光感応部分同士が２次元配列における第２の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第２の方向に送られる。このように、一方の光感応部分からの電流出力は第１の方向に送られるとともに、他方の光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【０００８】  また、本発明においては、第１最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲がＡ／Ｄ変換範囲とされ、第１積分回路それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最大値より所定値小さい値より小さい電圧出力は「０」に変換されることとなる。これにより、光感応領域に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分からの電流出力をＡ／Ｄ変換することができる。また、第２最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲がＡ／Ｄ変換範囲とされ、第２積分回路それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最大値より所定値小さい値より小さい電圧出力は「０」に変換されることとなる。これにより、背景光成分を除去した状態で、他方の光感応部分からの電流出力をＡ／Ｄ変換することができる。これらの結果、入射した光の２次元位置を少ない計算量で極めて精度良く検出することができる。
【０００９】  また、第１最大値検出回路により検出された最大値から所定値を減じて求めた電圧出力を第１積分回路それぞれから出力される電圧出力から減じて第１Ａ／Ｄ変換回路に出力する第１レベルシフト回路と、第２最大値検出回路により検出された最大値から所定値を減じて求めた電圧出力を第２積分回路それぞれから出力される電圧出力から減じて第２Ａ／Ｄ変換回路に出力する第２レベルシフト回路と、を更に有することが好ましい。このように構成した場合、上記Ａ／Ｄ変換範囲を簡易且つ確実に設定することができる。
【００１０】  本発明に係る光検出装置は、画素が２次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで１画素が構成され、２次元配列における第１の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第１の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第１積分回路と、第１積分回路それぞれから出力される電圧出力の最小値を検出する第１最小値検出回路と、第１最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲をＡ／Ｄ変換範囲とし、第１積分回路それぞれから出力される電圧出力を上記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第１Ａ／Ｄ変換回路と、第２の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第２積分回路と、第２積分回路それぞれから出力される電圧出力の最小値を検出する第２最小値検出回路と、第２最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲をＡ／Ｄ変換範囲とし、第２積分回路それぞれから出力される電圧出力を上記Ａ／Ｄ変換範囲においてデジタル値に変換し、そのデジタル値を出力する第２Ａ／Ｄ変換回路と、を有することを特徴としている。
【００１１】  本発明に係る光検出装置では、１つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が２次元配列における第１の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第１の方向に送られる。また、他方の光感応部分同士が２次元配列における第２の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第２の方向に送られる。このように、一方の光感応部分からの電流出力は第１の方向に送られるとともに、他方の光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００１２】  また、本発明においては、第１最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲がＡ／Ｄ変換範囲とされ、第１積分回路それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最小値より所定値大きい値より大きい電圧出力は「０」に変換されることとなる。これにより、光感応領域に注目すべき点より明るい背景光が入射した場合でも、注目すべき点より明るい背景光成分を除去した状態で、一方の光感応部分からの電流出力をＡ／Ｄ変換することができる。また、第２最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲がＡ／Ｄ変換範囲とされ、第２積分回路それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最小値より所定値大きい値より大きい電圧出力は「０」に変換されることとなる。これにより、注目すべき点より明るい背景光成分を除去した状態で、他方の光感応部分からの電流出力をＡ／Ｄ変換することができる。これらの結果、入射した光の２次元位置を少ない計算量で極めて精度良く検出することができる。
【００１３】  また、上記光検出装置は、対象物に光を照射する光源とともに用いられ、光源から照射される光に関する情報を演算処理することが好ましい。このように構成した場合、光源から照射される光に関する情報を高速且つ極めて精度良く検出することができる。
【００１４】  また、上記光に関する情報が、光源から照射される光の反射光の上記２次元配列における第１の方向及び第２の方向での輝度プロファイルであることが好ましい。
【００１５】  また、上記光に関する情報が、光源から照射される光の直接光の上記２次元配列における第１の方向及び第２の方向での輝度プロファイルであることが好ましい。
【図面の簡単な説明】
【００１６】  図１は、本実施形態に係る光検出装置を示す概念構成図である。【００１７】  図２は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００１８】  図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。【００１９】  図４は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００２０】  図５は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００２１】  図６は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００２２】  図７は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００２３】  図８は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。【００２４】  図９は、本実施形態に係る光検出装置に含まれる第１信号処理回路を示す概略構成図である。【００２５】  図１０は、本実施形態に係る光検出装置に含まれる第２信号処理回路を示す概略構成図である。【００２６】  図１１は、第１信号処理回路に含まれる第１積分回路の回路図である。【００２７】  図１２は、第１信号処理回路に含まれる第１サンプルアンドホールド回路の回路図である。【００２８】  図１３は、第１信号処理回路に含まれる第１最大値検出回路の回路図である。【００２９】  図１４は、第１信号処理回路に含まれる第１レベルシフト回路の回路図である。【００３０】  図１５Ａは、第１積分回路に入力されるＲｅｓｅｔ信号の経時的変化を示すグラフである。【００３１】  図１５Ｂは、第１積分回路から出力される信号の経時的変化を示すグラフである。【００３２】  図１５Ｃは、第１サンプルアンドホールド回路に入力されるＨｏｌｄ信号の経時的変化を示すグラフである。【００３３】  図１５Ｄは、第１サンプルアンドホールド回路から出力される信号の経時的変化を示すグラフである。【００３４】  図１５Ｅは、第１シフトレジスタから出力される信号の経時的変化を示すグラフである。【００３５】  図１５Ｆは、第１シフトレジスタから出力される信号の経時的変化を示すグラフである。【００３６】  図１５Ｇは、第１シフトレジスタから出力される信号の経時的変化を示すグラフである。【００３７】  図１５Ｈは、第１レベルシフト回路に入力される信号の経時的変化を示すグラフである。【００３８】  図１６は、第１レベルシフト回路に入力される電圧出力Ｈｏｕｔを一方の光感応部分群の位置に対して示す線図である。【００３９】  図１７は、第１Ａ／Ｄ変換回路の出力を一方の光感応部分群の位置に対して示す線図である。【００４０】  図１８Ａは、第２積分回路に入力されるＲｅｓｅｔ信号の経時的変化を示すグラフである。【００４１】  図１８Ｂは、第２積分回路から出力される信号の経時的変化を示すグラフである。【００４２】  図１８Ｃは、第２サンプルアンドホールド回路に入力されるＨｏｌｄ信号の経時的変化を示すグラフである。【００４３】  図１８Ｄは、第２サンプルアンドホールド回路から出力される信号の経時的変化を示すグラフである。【００４４】  図１８Ｅは、第２シフトレジスタから出力され��信号の経時的変化を示すグラフである。【００４５】  図１８Ｆは、第２シフトレジスタから出力される信号の経時的変化を示すグラフである。【００４６】  図１８Ｇは、第２シフトレジスタから出力される信号の経時的変化を示すグラフである。【００４７】  図１８Ｈは、第２レベルシフト回路に入力される信号の経時的変化を示すグラフである。【００４８】  図１９は、第２レベルシフト回路に入力される電圧出力Ｖｏｕｔを他方の光感応部分群の位置に対して示す線図である。【００４９】  図２０は、第２Ａ／Ｄ変換回路の出力を他方の光感応部分群の位置に対して示す線図である。【００５０】  図２１は、本実施形態に係る光検出装置に含まれる第１信号処理回路の変形例を示す概略構成図である。【００５１】  図２２は、本実施形態に係る光検出装置に含まれる第２信号処理回路の変形例を示す概略構成図である。【００５２】  図２３は、本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成図である。【００５３】  図２４は、図２３に示された位置検出システムに含まれる光検出部を示す概略構成図である。【００５４】  図２５は、本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成図である。【００５５】  図２６は、本実施形態に係る光検出装置の変形例を示す概念構成図である。
【発明を実施するための最良の形態】
【００５６】  本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータＭおよびＮそれぞれを２以上の整数とする。また、特に明示しない限りは、パラメータｍを１以上Ｍ以下の任意の整数とし、パラメータｎを１以上Ｎ以下の任意の整数とする。【００５７】  図１は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に係る光検出装置１は、図１に示されるように、光感応領域１０と、第１信号処理回路２０と、第２信号処理回路３０とを有している。光検出装置１は、例えば、発光素子（ＬＥＤ、半導体レーザ等）から対象物に照射されるスポット光の直接光あるいは反射光の入射位置を検出するものである。【００５８】  光感応領域１０は、画素１１ｍｎがＭ行Ｎ列に２次元配列されている。１画素は、各々に入射した光の強度に応じた電流を出力する光感応部分１２ｍｎ（第１光感応部分）及び光感応部分１３ｍｎ（第２光感応部分））を同一面内にて隣接して配設することで構成されている。これにより、光感応領域１０において、光感応部分１２ｍｎと光感応部分１３ｍｎとは２次元的に混在した状態で同一面内にて配列されることとなる。【００５９】  ２次元配列における第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮにわたって、当該各画素１１ｍｎを構成する複数の光感応部分１２ｍｎ，１３ｍｎのうち一方の光感応部分１２ｍｎ同士（たとえば、一方の光感応部分１２１１〜１２１Ｎ）が互いに電気的に接続されている。また、２次元配列における第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮにわたって、当該各画素１１ｍｎを構成する複数の光感応部分１２ｍｎ，１３ｍｎのうち他方の光感応部分１３ｍｎ同士（たとえば、他方の光感応部分１３１１〜１３Ｍ１）が互いに電気的に接続されている。【００６０】  ここで、図２及び図３に基づいて、光感応領域１０の構成について説明する。図２は、光検出装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。なお、図２においては、保護層４８の図示を省略している。【００６１】  光感応領域１０は、Ｐ型（第１導電型）の半導体からなる半導体基板４０と、当該半導体基板４０の表層に形成されたＮ型（第２導電型）の半導体領域４１，４２とを含んでいる。これにより、各光感応部分１２ｍｎ，１３ｍｎは半導体基板４０部分と一組の第２導電型半導体領域４１，４２とを含み、フォトダイオードが構成されることとなる。第２導電型半導体領域４１，４２は、図２に示されるように、光入射方向から見て略三角形状を呈しており、１画素において２つの領域４１，４２が互いに一辺が隣接して形成されている。半導体基板４０は、接地電位とされている。なお、光感応領域１０は、Ｎ型の半導体からなる半導体基板と、当該半導体基板の表層に形成されたＰ型の半導体領域とを含んで構成されていてもよい。領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、図２から分かるように、第１の方向及び第２の方向において交互に配列されている。また、領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第１の方向と第２の方向とに交差する（たとえば、４５°にて交差する）第３の方向及び第４の方向において交互に配列されている。【００６２】  半導体基板４０と領域４１，４２の上には第１絶縁層４３が形成され、この第１絶縁層４３に形成されたコンタクトホールを介して第１配線４４が一方の領域４１に電気的に接続されている。また、第１絶縁層４３に形成されたコンタクトホールを介して電極４５が他方の領域４２に電気的に接続されている。【００６３】  第１絶縁層４３の上には第２絶縁層４６が形成され、この第２絶縁層４６に形成されたコンタクトホールを介して第２配線４７が電極４５に電気的に接続されている。これにより、他方の領域４２は、電極４５を介して第２配線４７に電気的に接続されることになる。【００６４】  第２絶縁層４６の上には保護層４８が形成されている。第１絶縁層４３、第２絶縁層４６及び保護層４８は、ＳｉＯ２又はＳｉＮ等からなる。第１配線４４、電極４５及び第２配線４７は、Ａｌ等の金属からなる。【００６５】  第１配線４４は、各画素１１ｍｎにおける一方の領域４１を第１の方向にわたって電気的に接続するものであって、画素１１ｍｎ間を第１の方向に延びて設けられている。このように、各画素１１ｍｎにおける一方の領域４１を第１配線４４で接続することにより、２次元配列における第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮにわたって一方の光感応部分１２ｍｎ同士（たとえば、一方の光感応部分１２１１〜１２１Ｎ）が電気的に接続されて、光感応領域１０において第１の方向に長く延びる光感応部が構成される。この第１の方向に長く延びる光感応部はＭ列形成されることになる。【００６６】  第２配線４７は、各画素１１ｍｎにおける他方の領域４２を第２の方向にわたって電気的に接続するものであって、画素１１ｍｎ間を第２の方向に延びて設けられている。このように、各画素１１ｍｎにおける他方の領域４２を第２配線４７で接続することにより、２次元配列における第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮにわたって他方の光感応部分１３ｍｎ同士（たとえば、他方の光感応部分１３１１〜１３Ｍ１）が電気的に接続されて、光感応領域１０において第２の方向に長く延びる光感応部が構成される。この第２の方向に長く延びる光感応部はＮ行形成されることになる。【００６７】  また、光感応領域１０においては、上述した第１の方向に長く延びるＭ列の光感応部と第２の方向に長く延びるＮ行の光感応部とが同一面上に形成されることになる。【００６８】  領域４１，４２の形状は、図２に示された略三角形状のものに限られず、図４〜図８に示されるように、他の形状であってもよい。【００６９】  図４に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て長方形状を呈しており、１画素において２つの領域４１，４２が互いに長辺が隣接して形成されている。領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第２の方向において交互に配列されている。図４に示されるように、１画素あたり第１の方向と第２の方向の第２導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。【００７０】  図５に示された第２導電型半導体領域（光感応部分）は、略三角形状を呈した一方の領域４１が第１の方向に連続して形成されている。他方の領域４２は略三角形状を呈しており、各画素１１ｍｎ間で独立して形成されている。領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第２の方向において交互に配列されている。なお、一方の領域４１を第１の方向に連続して形成した場合、必ずしも第１配線４４を設ける必要はないが、直列抵抗の増加に伴って読み出し速度が低下することが考えられることから、第１配線４４にて各領域４１を電気的に接続するのが好ましい。【００７１】  図６に示された第２導電型半導体領域（光感応部分）は、１画素あたり４つの領域４１ａ，４１ｂ，４２ａ，４２ｂからなり、対角に位置する領域を対として、第１配線４４あるいは第２配線４７にて電気的に接続されている。領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第１の方向及び第２の方向において交互に配列されている。また、領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第３の方向及び第４の方向において交互に配列されている。【００７２】  図７に示された第２導電型半導体領域（光感応部分）は、２つの櫛状の領域４１，４２がお互い噛み合うように形成されている。【００７３】  図８に示された第２導電型半導体領域（光感応部分）は、光入射方向から見て４角形以上の多角形状（たとえば８角形状）を呈しており、１画素において１辺が隣接して形成されている。そして、領域４１と領域４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されており、光入射方向から見てハニカム状に配列されている。すなわち、領域４１（光感応部分１２ｍｎ）と領域４２（光感応部分１３ｍｎ）とは、第３の方向及び第４の方向において交互に配列されている。【００７４】  続いて、図９及び図１０に基づいて、第１信号処理回路２０及び第２信号処理回路３０の構成について説明する。図９は、第１信号処理回路を示す概略構成図であり、図１０は、第２信号処理回路を示す概略構成図である。【００７５】  第１信号処理回路２０は、図９に示されるように、第１積分回路１１０と、第１タイミング制御回路１２０と、第１サンプルアンドホールド回路（以下、第１Ｓ／Ｈ回路と称する）１３０と、第１最大値検出回路１４０と、第１シフトレジスタ１５０と、第１スイッチ素子１６０と、第１レベルシフト回路１７０と、第１Ａ／Ｄ変換回路１８０とを有している。【００７６】  各第１積分回路１１０は、第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮ間において電気的に接続された一方の光感応部分１２ｍｎ群（一方の第２導電型半導体領域４１からなり、第１の���向に長く延びるＭ列の光感応部）に対応して設けられ、対応する一方の光感応部分１２ｍｎ群からの電流出力を電圧出力に変換して、当該電圧出力を出力する。第１積分回路１１０は、図１１に示されるように、入力端子と出力端子との間に互いに並列にアンプＡ１、容量素子Ｃ１およびスイッチ素子ＳＷ１が接続されている。第１積分回路１１０は、スイッチ素子ＳＷ１が閉じているときには、容量素子Ｃ１を放電して初期化する。一方、第１積分回路１１０は、スイッチ素子ＳＷ１が開いているときには、入力端子に入力した電荷を容量素子Ｃ１に蓄積して、その蓄積された電荷の量に応じた電圧出力を出力端子から出力する。スイッチ素子ＳＷ１は、第１タイミング制御回路１２０から出力されるＲｅｓｅｔ信号に基づいて開閉する。第１タイミング制御回路１２０は、スイッチ素子ＳＷ１の開閉を制御するＲｅｓｅｔ信号、及び、後述するスイッチ素子ＳＷ３の開閉を制御するＨｏｌｄ信号を出力する。【００７７】  第１Ｓ／Ｈ回路１３０は、第１積分回路１１０に対応して設けられ、対応する第１積分回路１１０から出力される電圧出力を保持して出力する。第１Ｓ／Ｈ回路１３０は、図１２に示されるように、入力端子と出力端子との間に順にスイッチ素子ＳＷ３およびアンプＡ３を有し、スイッチ素子ＳＷ３とアンプＡ３との接続点が容量素子Ｃ３を介して接地されている。第１Ｓ／Ｈ回路１３０は、スイッチ素子ＳＷ３が閉じているときに第１積分回路１１０から出力された電圧出力を容量素子Ｃ３に記憶し、スイッチ素子ＳＷ３が開いた後も、容量素子Ｃ３の電圧出力を保持して、その電圧出力をアンプＡ３を介して出力する。スイッチ素子ＳＷ３は、第１タイミング制御回路１２０から出力されるＨｏｌｄ信号に基づいて開閉する。【００７８】  第１スイッチ素子１６０は、第１シフトレジスタ１５０により制御されて順次に閉じ、第１Ｓ／Ｈ回路１３０から出力される電圧出力を第１レベルシフト回路１７０に順次に入力させる。第１シフトレジスタ１５０は、第１タイミング制御回路１２０から出力される信号（図示せず）によりその動作が制御されて、第１スイッチ素子１６０の開閉を制御する信号ｓｈｉｆｔ（Ｈｍ）を出力する。【００７９】  ここで、図１５Ａ〜図１５Ｈに基づいて、第１積分回路１１０と、第１タイミング制御回路１２０と、第１Ｓ／Ｈ回路１３０と、第１シフトレジスタ１５０と、第１スイッチ素子１６０の動作について説明する。図１５Ａ〜図１５Ｈは、第１積分回路と、第１タイミング制御回路と、第１Ｓ／Ｈ回路と、第１シフトレジスタと、第１スイッチ素子の動作を説明するためのタイミングチャートである。【００８０】  Ｒｅｓｅｔ信号がＬｏｗとなることにより（図１５Ａ参照）、各第１積分回路１１０のスイッチ素子ＳＷ１が開く。スイッチ素子ＳＷ１が開かれると、対応する一方の光感応部分１２ｍｎ群から出力された電荷が容量素子Ｃ１に蓄積されていき、第１積分回路１１０の出力端子から出力される電圧出力は次第に大きくなっていく（図１５Ｂ参照）。そして、Ｈｏｌｄ信号がＨｉｇｈとなり（図１５Ｃ参照）、各第１Ｓ／Ｈ回路１３０のスイッチ素子ＳＷ３が閉じると、各第１積分回路１１０の出力端子から出力される電圧出力は、各第１Ｓ／��回路１３０のスイッチ素子ＳＷ３を経て、それぞれの第１Ｓ／Ｈ回路１３０の容量素子Ｃ３に保持されていく。Ｈｏｌｄ信号がＬｏｗとなってスイッチ素子ＳＷ３が開いた後も、各第１Ｓ／Ｈ回路１３０の容量素子Ｃ３に保持された電圧出力は、アンプＡ３から出力される（図１５Ｄ参照）。その後、Ｒｅｓｅｔ信号がＨｉｇｈとなることにより、各第１積分回路１１０のスイッチ素子ＳＷ１が閉じて、容量素子Ｃ１が放電され初期化される。【００８１】  続いて、第１シフトレジスタ１５０から、所定の期間に対応したパルス幅を有する信号ｓｈｉｆｔ（Ｈｍ）が順次出力される（図１５Ｅ〜図１５Ｇ参照）。第１シフトレジスタ１５０から対応する第１スイッチ素子１６０にｓｈｉｆｔ（Ｈｍ）が出力されると、第１スイッチ素子１６０が順次閉じ、対応する第１Ｓ／Ｈ回路１３０のアンプＡ３から出力された電圧出力が第１レベルシフト回路１７０に順次送られる（図１５Ｈ参照）。【００８２】  このように、各第１Ｓ／Ｈ回路１３０（第１積分回路１１０）から、第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮ間において電気的に接続された一方の光感応部分１２ｍｎ群にて蓄積されて電荷（電流出力）に対応した電圧出力Ｈｏｕｔが、図１６にも示されるように、対応する一方の光感応部分１２ｍｎ群毎に順次時系列データとして第１レベルシフト回路１７０に出力される。この時系列データは、第２の方向での輝度プロファイル（アナログデータ）を示すものである。【００８３】  再び、図９を参照する。第１最大値検出回路１４０は、第１Ｓ／Ｈ回路１３０それぞれから出力される電圧の最大値を検出する。第１最大値検出回路１４０は、図１３に示されるように、ＮＭＯＳトランジスタＴ１〜ＴＭ、抵抗器Ｒ１〜Ｒ３および差動アンプＡ４を備える。各トランジスタＴｍのソース端子は接地される。各トランジスタＴｍのドレイン端子は、抵抗器Ｒｄｄを介して電源電圧Ｖｄｄに接続されるとともに、抵抗器Ｒ１を介して差動アンプＡ４の反転入力端子に接続されている。各トランジスタＴｍのゲート端子は、第１Ｓ／Ｈ回路１３０の出力端子と接続されており、第１Ｓ／Ｈ回路１３０から出力される電圧出力が入力する。また、差動アンプＡ４の反転入力端子と出力端子との間には抵抗器Ｒ２が設けられ、差動アンプＡ４の非反転入力端子は接地されている。この第１最大値検出回路１４０では、第１Ｓ／Ｈ回路１３０から出力された電圧出力がトランジスタＴｍのゲート端子に入力され、各電圧出力のうちの最大値に応じた電位がトランジスタＴｍのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器Ｒ１およびＲ２それぞれの抵抗値の比に応じた増幅率で差動アンプＡ４により増幅され、その増幅された電圧出力の値が最大電圧Ｖｍａｘ１として出力端子から第１レベルシフト回路１７０へ出力される。【００８４】  第１レベルシフト回路１７０は、第１Ｓ／Ｈ回路１３０それぞれから順次出力される電圧出力Ｈｏｕｔのレベルをシフトする。第１レベルシフト回路１７０は、図１４に示されるように、抵抗器Ｒ３〜Ｒ１０および差動アンプＡ５、Ａ６を備える。差動アンプＡ５の反転入力端子には、抵抗器Ｒ３を介してシフト電圧出力Ｖｓｈｉｆｔ１が入力されている。差動アンプＡ５の非反転入力端子には、第１最大値検出回路１４０からの出力が抵抗器Ｒ５を介して接続されており、第１最大値検出回路１４０からの出力（最大電圧出力Ｖｍａｘ１）が入力されている。差動アンプＡ５の反転入力端子と出力端子との間には抵抗器Ｒ４が設けられ、差動アンプＡ５の非反転入力端子は抵抗器Ｒ６を介して接地されている。差動アンプＡ５から出力される電圧出力は、抵抗器Ｒ３〜Ｒ６が同じ値を有するとき、最大電圧出力Ｖｍａｘ１からシフト電圧出力Ｖｓｈｉｆｔ１を減じた電圧出力（Ｖｍａｘ１−Ｖｓｈｉｆｔ１）となる。【００８５】  差動アンプＡ５の出力端子は、抵抗器Ｒ７を介して差動アンプＡ６の反転入力端子に接続されている。差動アンプＡ６の非反転入力端子には、第１スイッチ素子１６０（第１Ｓ／Ｈ回路１３０）それぞれの出力が抵抗器Ｒ９を介して接続されており、上記電圧出力Ｈｏｕｔが入力されている。差動アンプＡ６の反転入力端子と出力端子との間には抵抗器Ｒ８が設けられ、差動アンプＡ６の非反転入力端子は抵抗器Ｒ１０を介して接地されている。差動アンプＡ６から出力された電圧出力は、第１Ｓ／Ｈ回路１３０それぞれから第１スイッチ素子１６０を介して順次出力された電圧出力Ｈｏｕｔから電圧出力（Ｖｍａｘ１−Ｖｓｈｉｆｔ１）を減じた電圧出力ＶＡＤＩＮ１（＝Ｈｏｕｔ−Ｖｍａｘ１＋Ｖｓｈｉｆｔ１）となり、この電圧出力ＶＡＤＩＮ１が、第１Ａ／Ｄ変換回路１８０に出力される。これにより、第１Ｓ／Ｈ回路１３０それぞれから順次出力された電圧出力Ｈｏｕｔの値が電圧出力（Ｖｍａｘ１−Ｖｓｈｉｆｔ１）に対応した所定の値の分だけ減じられて、シフトすることとなる。【００８６】  以上のことから、第１最大値検出回路１４０にて検出された最大値（Ｖｍａｘ１）から当該最大値（Ｖｍａｘ１）より所定値（Ｖｓｈｉｆｔ１）小さい値までの範囲が、図１６に示されるように、Ａ／Ｄ変換範囲ＡＤＲ１として設定されることとなる。なお、上記シフト電圧出力Ｖｓｈｉｆｔ１の値は、最大値（最大電圧出力Ｖｍａｘ１）より小さい値である。また、本光検出装置１はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第１最大値検出回路１４０にて検出される最大値は予測できる。したがって、上記シフト電圧出力Ｖｓｈｉｆｔ１の値は、最大値より小さい値に予め設定することが可能である。【００８７】  第１Ａ／Ｄ変換回路１８０は、第１レベルシフト回路１７０の差動アンプＡ６から出力された電圧出力ＶＡＤＩＮ１（アナログ値）を順次入力し、その電圧出力ＶＡＤＩＮ１をデジタル値に変換し、そのデジタル値を出力する。このデジタル値は、図１７に示されるように、第２の方向での輝度プロファイル（デジタルデータ）を表す出力となる。なお、第１Ａ／Ｄ変換回路１８０のＡ／Ｄ変換範囲は、０からシフト電圧出力Ｖｓｈｉｆｔ１までの電圧範囲となる。【００８８】  第２信号処理回路３０は、図１０に示されるように、第２積分回路２１０と、第２タイミング制御回路２２０と、第２サンプルアンドホールド回路（以下、第２Ｓ／Ｈ回路と称する）２３０と、第２最大値検出回路２４０と、第２シフトレジ���タ２５０と、第２スイッチ素子２６０と、第２レベルシフト回路２７０と、第２Ａ／Ｄ変換回路２８０とを有している。【００８９】  各第２積分回路２１０は、第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮ間において電気的に接続された他方の光感応部分１３ｍｎ群（他方の第２導電型半導体領域４２からなり、第２の方向に長く延びるＮ行の光感応部）に対応して設けられ、対応する他方の光感応部分１３ｍｎ群からの電流出力を電圧出力に変換して、当該電圧出力を出力する。第２積分回路２１０は、図１１に示された第１積分回路１１０と同等の構成を有し、入力端子と出力端子との間に互いに並列にアンプ、容量素子およびスイッチ素子が接続されている。第２積分回路２１０のスイッチ素子は、第２タイミング制御回路２２０から出力されるＲｅｓｅｔ信号に基づいて開閉する。第２タイミング制御回路１２０は、第２積分回路２１０のスイッチ素子の開閉を制御するＲｅｓｅｔ信号、及び、後述する第２Ｓ／Ｈ回路２３０のスイッチ素子の開閉を制御するＨｏｌｄ信号を出力する。【００９０】  第２Ｓ／Ｈ回路２３０は、第２積分回路２１０に対応して設けられ、対応する第２積分回路２１０から出力される電圧出力を保持して出力する。第２Ｓ／Ｈ回路２３０は、図１２に示された第１Ｓ／Ｈ回路１３０と同等の構成を有し、入力端子と出力端子との間に順にスイッチ素子およびアンプを有し、スイッチ素子とアンプとの接続点が容量素子を介して接地されている。スイッチ素子は、第２タイミング制御回路２２０から出力されるＨｏｌｄ信号に基づいて開閉する。【００９１】  第２スイッチ素子２６０は、第２シフトレジスタ２５０により制御されて順次に閉じ、第２Ｓ／Ｈ回路２３０から出力される電圧出力を第２レベルシフト回路２７０に順次に入力させる。第２シフトレジスタ２５０は、第２タイミング制御回路２２０から出力される信号（図示せず）によりその動作が制御されて、第２スイッチ素子２６０の開閉を制御する信号ｓｈｉｆｔ（Ｖｎ）を出力する。【００９２】  ここで、図１８Ａ〜図１８Ｈに基づいて、第２積分回路２１０と、第２タイミング制御回路２２０と、第２Ｓ／Ｈ回路２３０と、第２シフトレジスタ２５０と、第２スイッチ素子２６０の動作について説明する。図１８Ａ〜図１８Ｈは、第２積分回路と、第２タイミング制御回路と、第２Ｓ／Ｈ回路と、第２シフトレジスタと、第２スイッチ素子の動作を説明するためのタイミングチャートである。【００９３】  Ｒｅｓｅｔ信号がＬｏｗとなることにより（図１８Ａ参照）、各第２積分回路２１０のスイッチ素子が開く。スイッチ素子が開かれると、対応する他方の光感応部分１３ｍｎ群から出力された電荷が容量素子に蓄積されていき、第２積分回路２１０の出力端子から出力される電圧出力は次第に大きくなっていく（図１８Ｂ参照）。そして、Ｈｏｌｄ信号がＨｉｇｈとなり（図１８Ｃ参照）、各第２Ｓ／Ｈ回路２３０のスイッチ素子が閉じると、各第２積分回路２１０の出力端子から出力される電圧出力は、各第２Ｓ／Ｈ回路２３０のスイッチ素子を経て、それぞれの第２Ｓ／Ｈ回路２３０の容量素子に保持されていく。Ｈｏｌｄ信号がＬｏｗとなってスイッチ素子が開いた後も、各第２Ｓ／Ｈ回路２３０の容量素子に保持された電圧出力は、アンプから出力される（図１８Ｄ参照）。その後、Ｒｅｓｅｔ信号がＨｉｇｈとなることにより、各第２積分回路２１０のスイッチ素子が閉じて、容量素子が放電され初期化される。【００９４】  続いて、第２シフトレジスタ２５０から、所定の期間に対応したパルス幅を有する信号ｓｈｉｆｔ（Ｖｎ）が順次出力される（図１８Ｅ〜図１８Ｇ参照）。第２シフトレジスタ２５０から対応する第２スイッチ素子２６０にｓｈｉｆｔ（Ｖｎ）が出力されると、第２スイッチ素子２６０が順次閉じ、対応する第２Ｓ／Ｈ回路２３０のアンプから出力された電圧出力が第２レベルシフト回路２７０に順次送られる（図１８Ｈ参照）。【００９５】  このように、各第２Ｓ／Ｈ回路２３０（第２積分回路２１０）から、第１の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮ間において電気的に接続された他方の光感応部分１３ｍｎ群にて蓄積されて電荷（電流出力）に対応した電圧出力Ｖｏｕｔが、図１９にも示されるように、対応する他方の光感応部分１３ｍｎ群毎に順次時系列データとして第２レベルシフト回路２７０に出力される。この時系列データは、第１の方向での輝度プロファイル（アナログデータ）を示すものである。【００９６】  再び、図１０を参照する。第２最大値検出回路２４０は、第２Ｓ／Ｈ回路２３０それぞれから出力される電圧の最大値を検出する。第２最大値検出回路２４０は、図１３に示された第１最大値検出回路１４０と同等の構成を有し、ＮＭＯＳトランジスタ、抵抗器および差動アンプを備える。各トランジスタのソース端子は接地され、各トランジスタのドレイン端子は、抵抗器を介して電源電圧に接続されるとともに、抵抗器を介して差動アンプの反転入力端子に接続されている。各トランジスタのゲート端子は、第２Ｓ／Ｈ回路２３０の出力端子と接続されており、第２Ｓ／Ｈ回路２３０から出力される電圧出力が入力する。また、差動アンプの反転入力端子と出力端子との間には抵抗器が設けられ、差動アンプの非反転入力端子は接地されている。第２最大値検出回路２４０からは、第２Ｓ／Ｈ回路２３０それぞれから出力される電圧出力の最大値に対応する最大電圧出力Ｖｍａｘ２が第２レベルシフト回路２７０へ出力される。【００９７】  第２レベルシフト回路２７０は、第２Ｓ／Ｈ回路２３０それぞれから順次出力される電圧出力Ｖｏｕｔのレベルをシフトする。第２レベルシフト回路２７０は、図１４に示された第１レベルシフト回路１７０と同等の構成を有し、抵抗器および差動アンプを備える。この第２レベルシフト回路２７０からは、第２Ｓ／Ｈ回路２３０それぞれから第２スイッチ素子２６０を介して順次出力された電圧出力Ｖｏｕｔから電圧出力（Ｖｍａｘ２−Ｖｓｈｉｆｔ２）を減じた電圧出力ＶＡＤＩＮ２（＝Ｖｏｕｔ−Ｖｍａｘ２＋Ｖｓｈｉｆｔ２）が、第２Ａ／Ｄ変換回路２８０に出力される。これにより、第２Ｓ／Ｈ回路２３０それぞれから順次出力された電圧出力Ｖｏｕｔの値が電圧出力（Ｖｍａｘ２−Ｖｓｈｉｆｔ２）に対応した所定の値の分だけ減じられて、シフトすることとなる。【００９８】  以上の��とから、第２最大値検出回路２４０にて検出された最大値（Ｖｍａｘ２）から当該最大値（Ｖｍａｘ２）より所定値（Ｖｓｈｉｆｔ２）小さい値までの範囲が、図１９に示されるように、Ａ／Ｄ変換範囲ＡＤＲ２として設定されることとなる。なお、上記シフト電圧出力Ｖｓｈｉｆｔ２の値は、最大値（最大電圧出力Ｖｍａｘ２）より小さい値である。また、本光検出装置１はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第２最大値検出回路２４０にて検出される最大値は予測できる。したがって、上記シフト電圧出力Ｖｓｈｉｆｔ２の値も、最大値より小さい値に予め設定することが可能である。【００９９】  第２Ａ／Ｄ変換回路２８０は、第２レベルシフト回路２７０から出力された電圧出力ＶＡＤＩＮ２（アナログ値）を順次入力し、その電圧出力ＶＡＤＩＮ２をデジタル値に変換し、そのデジタル値を出力する。このデジタル値は、図２０に示されるように、第１の方向での輝度プロファイル（デジタルデータ）を表す出力となる。なお、第２Ａ／Ｄ変換回路２８０のＡ／Ｄ変換範囲は、０からシフト電圧出力Ｖｓｈｉｆｔ２までの電圧範囲となる。【０１００】  以上のように、本実施形態の光検出装置１においては、１つの画素１１ｍｎに入射した光は当該画素１１ｍｎを構成する複数の光感応部分１２ｍｎ，１３ｍｎそれぞれに、光強度に応じた電流が光感応部分１２ｍｎ，１３ｍｎ毎に出力される。そして、一方の光感応部分１２ｍｎ同士が２次元配列における第１の方向に配列された複数の画素１１１１〜１１１Ｎ，１１２１〜１１２Ｎ，・・・，１１Ｍ１〜１１ＭＮにわたって電気的に接続されているので、一方の光感応部分１２ｍｎから出力された電流出力は第１の方向に送られる。また、他方の光感応部分１３ｍｎ同士が２次元配列における第２の方向に配列された複数の画素１１１１〜１１Ｍ１，１１１２〜１１Ｍ２，・・・，１１１Ｎ〜１１ＭＮにわたって電気的に接続されているので、他方の光感応部分１３ｍｎから出力された電流出力は第２の方向に送られる。このように、一方の光感応部分１２ｍｎから出力された電流出力は第１の方向に送られるとともに、他方の光感応部分１３ｍｎから出力された電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分１２ｍｎ，１３ｍｎを配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。【０１０１】  また、本実施形態の光検出装置１において、各光感応部分１２ｍｎ，１３ｍｎは、半導体基板４０部分と第２導電型半導体領域４１，４２とを含み、第２導電型半導体領域４１，４２は、光入射方向から見て略三角形状を呈しており、１画素において互いに一辺が隣接して形成されている。これにより、複数の光感応部分１２ｍｎ，１３ｍｎを１画素内に配設する際に、各光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。【０１０２】  また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て略長方形状を呈しており、１画素において長辺が隣接して形成されている。これにより、複数の光感応部分１２ｍｎ，１３ｍｎを１画素内に配設する際に、各光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）の面積が減少するのを抑制することができる。【０１０３】  また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２は、光入射方向から見て４角形以上の多角形状を呈しており、１画素において１辺が隣接して形成されている。これにより、複数の光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２ｍｎ，１３ｍｎの面積が減少するのを抑制することができる。また、各光感応部分１２ｍｎ，１３ｍｎの面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、４角形以上の多角形状として、菱形形状を採用してもよい。【０１０４】  また、本実施形態の光検出装置１において、第２導電型半導体領域４１，４２とは、１画素において第１の方向と第２の方向とに交差する第３の方向に並設されている。これにより、一方の光感応部分１２ｍｎ群及び他方の光感応部分１３ｍｎ群において、各光感応部分１２ｍｎ，１３ｍｎ群の中心部分に対応する光感応部分１２ｍｎ，１３ｍｎが集中することとなり、解像度を向上することができる。【０１０５】  また、第２導電型半導体領域４１，４２は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）を１画素内に配設する際に、各光感応部分１２ｍｎ，１３ｍｎの面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第２導電型半導体領域４１，４２（光感応部分１２ｍｎ，１３ｍｎ）を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。【０１０６】  また、本実施形態の光検出装置１においては、第１配線４４が、画素１１ｍｎ間を第１の方向に延びて設けられており、第２配線４７が、画素１１ｍｎ間を第２の方向に延びて設けられている。これにより、それぞれの配線４４，４７により光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）への光の入射を妨げられることはなく、検出感度の低下を抑制できる。【０１０７】  また、本実施形態の光検出装置１においては、第１最大値検出回路１４０により検出された最大値（最大電圧出力Ｖｍａｘ１）から当該最大値より所定値（シフト電圧出力Ｖｓｈｉｆｔ１）小さい値までの範囲がＡ／Ｄ変換範囲とされ、第１Ｓ／Ｈ回路１３０（第１積分回路１１０）それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最大値より所定値（シフト電圧出力Ｖｓｈｉｆｔ１）小さい値より小さい電圧出力は「０」に変換されることとなる。これにより、光感応領域１０に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分１２ｍｎからの電流出力をＡ／Ｄ変換することができる。また、第２最大値検出回路２４０により検出された最大値（最大電圧出力Ｖｍａｘ２）から当該最大値より所定値（シフト電圧出力Ｖｓｈｉｆｔ２）小さい値までの範囲��Ａ／Ｄ変換範囲に設定され、第２Ｓ／Ｈ回路２３０（第２積分回路２１０）それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最大値より所定値（シフト電圧出力Ｖｓｈｉｆｔ２）小さい値より小さい電圧出力は「０」に変換されることとなる。これにより、背景光成分を除去した状態で、他方の光感応部分１３ｍｎからの電流出力をＡ／Ｄ変換することができる。これらの結果、入射した光の２次元位置を少ない計算量で極めて精度良く検出することができる。【０１０８】  また、本実施形態の光検出装置１においては、第１最大値検出回路１４０により検出された最大値（最大電圧出力Ｖｍａｘ１）から所定の値（シフト電圧出力Ｖｓｈｉｆｔ１）を減じて求めた電圧出力（Ｖｍａｘ１−Ｖｓｈｉｆｔ１）を第１Ｓ／Ｈ回路１３０（第１積分回路１１０）それぞれから順次出力される電圧出力Ｈｏｕｔから減じた電圧出力ＶＡＤＩＮ１を第１Ａ／Ｄ変換回路１８０に出力する第１レベルシフト回路１７０と、第２最大値検出回路２４０により検出された最大値（最大電圧出力Ｖｍａｘ２）から所定の値（シフト電圧出力Ｖｓｈｉｆｔ２）を減じて求めた電圧出力（Ｖｍａｘ２−Ｖｓｈｉｆｔ２）を第２Ｓ／Ｈ回路２３０（第２積分回路２１０）それぞれから順次出力される電圧出力Ｈｏｕｔから減じた電圧出力ＶＡＤＩＮ２を第２Ａ／Ｄ変換回路２８０に出力する第２レベルシフト回路２７０とを有している。これにより、上記Ａ／Ｄ変換範囲を簡易且つ確実に設定することができる。【０１０９】  また、各光感応部分１２ｍｎ，１３ｍｎ群に対応して第１積分回路１１０及び第２積分回路２１０が設けられているので、各光感応部分１２ｍｎ，１３ｍｎ群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧出力に変換することができる。【０１１０】  これらの結果、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した第１及び第２積分回路１１０，２１０、第１及び第２タイミング制御回路１２０，２２０、第１及び第２Ｓ／Ｈ回路１３０，２３０、第１及び第２最大値検出回路１４０，２４０、第１及び第２シフトレジスタ１５０，２５０、第１及び第２スイッチ素子１６０，２６０、第１及び第２Ａ／Ｄ変換回路１８０，２８０等の動作については、本出願人による特開２００１−３６１２８号公報等に示されている。【０１１１】  例えば、光感応領域１０の画素１１ｍｎを７．８μｍピッチ、第１の方向２５６チャンネル及び第２の方向２５６チャンネルとし、この光感応領域１０にφ５０μｍのスポット光が入射した場合には、スポット光が入射する光感応部分群は７チャンネル程度であり、スポット光が入射しない光感応部分群は２４９チャンネル程度となる。スポット光が入射しない画素には、スポット光よりは光強度は低いものの、蛍光灯や太陽等からの光が背景光として入射するおそれがあり、スポット光の入射位置の検出精度に悪影響を与えることとなる。しかしながら、光検出装置１では、上述したように背景光成分を除去することができるので、スポット光の入射位置の検出精度を高めることができる。【０１１２】  特に、光検出装置１は、スポット光の重���位置を演算する場合に有効であり。これは、スポット光の重心位置を演算する場合、各画素からの出力（第１及び第２Ｓ／Ｈ回路１３０，２３０（第１及び第２積分回路１１０，２１０）それぞれから出力される電圧出力）の最大値付近のデータのみが必要とされるからである。【０１１３】  続いて、図２１及び図２２に基づいて、第１信号処理回路及び第２信号処理回路の変形例の構成について説明する。図２１は、第１信号処理回路の変形例を示す概略構成図であり、図２２は、第２信号処理回路の変形例を示す概略構成図である。図２１に示された第１信号処理回路３２０は、第１反転回路を有している点で上記第１信号処理回路２０と相違する。また、図２２に示された第２信号処理回路３３０は、第２反転回路を有している点で上記第２信号処理回路３０と相違する。【０１１４】  第１信号処理回路３２０は、図２１に示されるように、第１積分回路１１０と、第１タイミング制御回路１２０と、第１Ｓ／Ｈ回路１３０と、第１最大値検出回路１４０と、第１シフトレジスタ１５０と、第１スイッチ素子１６０と、第１レベルシフト回路１７０と、第１Ａ／Ｄ変換回路１８０と、第１反転回路１９０を有している。【０１１５】  第１反転回路１９０は、各第１Ｓ／Ｈ回路１３０の後段に設けられ、各第１Ｓ／Ｈ回路１３０から出力された電圧出力を反転して出力し、第１最大値検出回路１４０及び第１スイッチ素子１６０に入力している。これにより、第１最大値検出回路１４０は、各第１Ｓ／Ｈ回路１３０から出力された電圧出力の最小値を検出する最小値検出回路として機能することとなる。また、第１Ａ／Ｄ変換回路１８０では、第１最大値検出回路１４０にて検出された最大値（Ｖｍａｘ１）から当該最大値（Ｖｍａｘ１）より所定値（Ｖｓｈｉｆｔ１）小さい値までの範囲、即ち各第１Ｓ／Ｈ回路１３０（第１積分回路１１０）から出力された電圧出力の最小値から当該最小値より所定値（Ｖｓｈｉｆｔ１）大きい値までの範囲がＡ／Ｄ変換範囲に設定されることとなる。【０１１６】  第２信号処理回路３３０は、図２２に示されるように、第２積分回路２１０と、第２タイミング制御回路２２０と、第２Ｓ／Ｈ回路２３０と、第２最大値検出回路２４０と、第２シフトレジスタ２５０と、第２スイッチ素子２６０と、第２レベルシフト回路２７０と、第２Ａ／Ｄ変換回路２８０と、第２反転回路２９０を有している。【０１１７】  第２反転回路２９０は、各第２Ｓ／Ｈ回路２３０の後段に設けられ、各第２Ｓ／Ｈ回路２３０から出力された電圧出力を反転して出力し、第２最大値検出回路２４０及び第２スイッチ素子２６０に入力している。これにより、第２最大値検出回路２４０は、各第２Ｓ／Ｈ回路１３０から出力された電圧出力の最小値を検出する最小値検出回路として機能することとなる。また、第２Ａ／Ｄ変換回路２８０では、第２最大値検出回路２４０にて検出された最大値（Ｖｍａｘ２）から当該最大値（Ｖｍａｘ２）より所定値（Ｖｓｈｉｆｔ２）小さい値までの範囲、即ち各第２Ｓ／Ｈ回路２３０（第２積分回路２１０）から出力された電圧出力の最小値から当該最小値より所定値（Ｖｓｈｉｆｔ２）大きい値までの範囲がＡ／Ｄ変換範囲に設定されることとなる。【０１１８】  ���上のように、本変形例においては、第１最大値検出回路１４０にて検出された最大値（Ｖｍａｘ１）から当該最大値（Ｖｍａｘ１）より所定値（Ｖｓｈｉｆｔ１）小さい値までの範囲、即ち各第１Ｓ／Ｈ回路１３０（第１積分回路１１０）から出力された電圧出力の最小値から当該最小値より所定値（Ｖｓｈｉｆｔ１）大きい値までの範囲がＡ／Ｄ変換範囲とされ、第１Ｓ／Ｈ回路１３０（第１積分回路１１０）それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最小値より所定値（Ｖｓｈｉｆｔ１）大きい値より大きい電圧出力は「０」に変換されることとなる。これにより、光感応領域１０に注目すべき点より明るい背景光が入射した場合でも、注目すべき点より明るい背景光成分を除去した状態で、一方の光感応部分１２ｍｎからの電流出力をＡ／Ｄ変換することができる。また、第２最大値検出回路２４０にて検出された最大値（Ｖｍａｘ２）から当該最大値（Ｖｍａｘ２）より所定値（Ｖｓｈｉｆｔ２）小さい値までの範囲、即ち各第２Ｓ／Ｈ回路２３０（第２積分回路２１０）から出力された電圧出力の最小値から当該最小値より所定値（Ｖｓｈｉｆｔ２）大きい値までの範囲がＡ／Ｄ変換範囲とされ、第２積分回路それぞれから出力される電圧出力が上記Ａ／Ｄ変換範囲においてデジタル値に変換されるので、上記最小値より所定値（Ｖｓｈｉｆｔ２）大きい値より大きい電圧出力は「０」に変換されることとなる。これにより、注目すべき点より明るい背景光成分を除去した状態で、他方の光感応部分１３ｍｎからの電流出力をＡ／Ｄ変換することができる。これらの結果、入射した光の２次元位置を極めて精度良く検出することができる。【０１１９】  なお、上記変形例の光検出装置は、反射率の異なる箇所の位置検出、例えば白い被写体に付いている黒い点の位置検出等に用いることができる。【０１２０】  次に、図２３に基づいて、上記実施形態の光検出装置１を反射光の位置検出システムに用いた例を説明する。【０１２１】  位置検出システムＰＳ１を図２３に示す。位置検出システムＰＳ１は、表示部４１０及び光検出部４２０を有したゲーム筐体４００と、銃を模したコントローラ型発光装置４３０とを備える。表示部４１０には、ゲームの内容であるアニメーション画像等が出力される。位置検出システムＰＳ１は、例えば、ユーザＵＲが銃を模した操作入力装置としてのコントローラ型発光装置４３０を用いて、表示部４１０に表示される画像に向かって照準を定めて射撃をするゲーム装置を構成している。【０１２２】  コントローラ型発光装置４３０は、発光素子としてＬＥＤ等を備えたものであり、ユーザＵＲによってゲーム筐体４００の表示部４１０に対向される際に、表示部４１０（表示されている画像）に向けてスポット光ＳＬ１を出射する。コントローラ型発光装置４３０から出射して表示部４１０に照射されたスポット光ＳＬ１は、当該表示部４１０にて反射し、その反射光ＳＬ２が光検出部４２０に入射する。光検出部４２０は、スポット光の反射光ＳＬ２の入射位置（二次元位置）を検出する。これにより、コントローラ型発光装置４３０が向けられている方向を得ることができる。【０１２３】  光検出部４２０は、上記光検出装置１を用いたものであり、図２４に示される構成を有している。光検出部４２０は、ＩＣチップ４２１を有しており、このＩＣチップ４２１に、光感応領域１０、第１積分回路１１０、第１Ｓ／Ｈ回路１３０、第１最大値検出回路１４０、第１シフトレジスタ１５０、第１スイッチ素子１６０、第１レベルシフト回路１７０、第１Ａ／Ｄ変換回路１８０、第２積分回路２１０、第２Ｓ／Ｈ回路２３０、第２最大値検出回路２４０、第２シフトレジスタ２５０、第２スイッチ素子２６０、第２レベルシフト回路２７０、第２Ａ／Ｄ変換回路２８０及びタイミング制御回路４２２が形成されている。タイミング制御回路４２２は、第１タイミング制御回路１２０及び第２タイミング制御回路２２０を含んでいる。また、ＩＣチップ４２１には、当該ＩＣチップ４２１に信号等を入出力するための電極パット４２３も形成されている。光検出部４２０は、コントローラ型発光装置４３０から照射されるスポット光の反射光ＳＬ２の光感応領域１０における第１の方向及び第２の方向での輝度プロファイルを演算処理して、出力する。【０１２４】  次に、図２５に基づいて、上記実施形態の光検出装置１を直接光の位置検出システムに用いた例を説明する。【０１２５】  位置検出システムＰＳ２を図２５に示す。位置検出システムＰＳ２は、レーザプリンタに組み込まれたものであり、半導体レーザ５０４から所定の指向性で発散するように出力されたレーザビームは、コリメート光学系５１２によって、平行なレーザビームに変換され、シリンダーレンズ５１３を介して回転多面鏡（ポリゴンスキャナ）５１４上に集光する。回転多面鏡（偏向装置）５１４によって偏向されるように反射されたレーザビームは、レンズ５１５によって、移動速度補正が行われ、シリンダーレンズ５１６を介して感光ドラム５１７上に集光する。レーザビームの主走査線（中心基準線）上にフォトセンサＰＤが配置されており、レーザビームをモニタする。このフォトセンサＰＤは、上述の上記光検出装置１であり、半導体レーザ５０４から照射されるレーザビームの直接光の光感応領域１０における第１の方向及び第２の方向での輝度プロファイルを演算処理して、出力する。【０１２６】  フォトセンサＰＤの出力は、タイミング制御回路５２３に入力される。タイミング制御回路５２３には画像信号が入力信号として入力されており、半導体レーザ５０４の発光を画像信号に対応づけて制御する。なお、タイミング制御回路５２３は、感光ドラム５１７の回転速度も制御している。【０１２７】  本実施形態の光検出装置１は、上記反射光あるいは直接光の位置検出システム以外にも、反射率の異なる箇所の位置検出システムに用いることができる。例えば、特開２００１−１３４０３４号公報や特開２００２−２２１８４０号公報に開示されたカラーレジストレーションの検知装置におけるパターン検出器（受光センサ）に用いることができる。【０１２８】  本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分１２ｍｎ，１３ｍｎ（第２導電型半導体領域４１，４２）を均一な抵抗線で接続して、光の入射に伴って発生した電荷を抵抗線に流れ込んだ位置と当該抵抗線そ��ぞれの端部との距離に反比例するように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流出力に基づいて光の入射位置を求めるようにしてもよい。【０１２９】  また、前述した実施形態においては、１画素を複数の光感応部分で構成しているが、１画素を一つの光感応部分で構成してもよい。たとえば、図２６に示されるように、光感応領域１０は、第１の方向にわたって互いに電気的に接続される複数の第１光感応部分１２ｍｎと第２の方向にわたって互いに電気的に接続される複数の第２光感応部分１３ｍｎとを含み、複数の第１光感応部分１２ｍｎと複数の第２光感応部分１３ｍｎとは２次元的に混在した状態で同一面内にて配列してもよい。この場合、第１光感応部分１２ｍｎと第２光感応部分１３ｍｎとは市松模様状に配列しており、第１光感応部分１２ｍｎと第２光感応部分１３ｍｎとは第１の方向及び第２の方向において交互に配列している。なお、市松模様状に配列する代わりに、図８に示されるようなハニカム状に配列してもよい。【０１３０】  また、第１及び２レベルシフト回路１２０，２７０それぞれに入力されるシフト電圧出力Ｖｓｈｉｆｔ１，Ｖｓｈｉｆｔ２は、同じ値としてもよく、また異なる値であってもよい。
【産業上の利用可能性】
【０１３１】  本発明の光検出装置は、反射光あるいは直接光の入射位置検出システムに利用できる。
【図１】
2004065899.tif 000003
【図２】
2004065899.tif 000004
【図３】
2004065899.tif 000005
【図４】
2004065899.tif 000006
【図５】
2004065899.tif 000007
【図６】
2004065899.tif 000008
【図７】
2004065899.tif 000009
【図８】
2004065899.tif 000010
【図９】
2004065899.tif 000011
【図１０】
2004065899.tif 000012
【図１１】
2004065899.tif 000013
【図１２】
2004065899.tif 000014
【図１３】
2004065899.tif 000015
【図１４】
2004065899.tif 000016
2004065899.tif 000017
【図１６】
2004065899.tif 000018
【図１７】
2004065899.tif 000019
2004065899.tif 000020
【図１９】
2004065899.tif 000021
【図２０】
2004065899.tif 000022
【図２１】
2004065899.tif 000023
【図２２】
2004065899.tif 000024
【図２３】
2004065899.tif 000025
【図２４】
2004065899.tif 000026
【図２５】
2004065899.tif 000027
【図２６】
2004065899.tif 000028
【国際調査報告】
2004065899.tif 000029
2004065899.tif 000030
2004065899.tif 000031