(57)【特許請求の範囲】
【請求項１】
入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域及び入射光に依存しない信号を出力する複数画素の非有効画素領域を含む画素部と、
前記画素部の画素の列毎に設けられる複数の垂直信号線と、
前記画素部の画素を行単位に走査して選択することにより前記選択された同一行の画素の信号を前記複数の垂直信号線に出力させる垂直走査回路と、
前記複数の垂直信号線の信号を走査して選択することにより前記選択された垂直信号線の信号を出力させる水平走査回路とを有し、
前記垂直走査回路は、１フレームの間に前記有効画素領域の同一行の画素を行単位で１回選択し、１フレームの間に前記非有効画素領域の同一行の画素を行単位で複数回選択し、
さらに、前記複数回選択されかつ前記水平走査回路により出力された画素の信号を用いて前記有効画素領域の画素の信号を補正する補正回路を有し、
前記非有効画素領域は、相互に異なる行の第１の非有効画素領域及び第２の非有効画素領域を有し、
前記垂直走査回路は、１フレームの間に前記第２の非有効画素領域の同一行の画素を行単位で複数回選択し、
前記補正回路は、前記第１及び第２の非有効画素領域の１回目に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第１の補正回路と、前記第２の非有効画素領域の２回目以降に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第２の補正回路とを有し、
前記第１の補正回路は、前記第１及び第２の非有効画素領域の画素を水平方向に分割した複数の領域毎に平均化し、
前記第２の補正回路は、前記第２の非有効画素領域の画素の信号を前記第１の補正回路よりも多い分割数で水平方向に分割した複数の領域毎に平均化することを特徴とする撮像装置。
【請求項２】
前記垂直走査回路は、前記非有効画素領域の最終行の選択後に再び前記非有効画素領域の第１行を選択して非有効画素領域の行を順次走査することによって、前記非有効画素領域を繰り返し走査することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記垂直走査回路は、Ｎフレーム目の有効画素領域の走査完了からＮ＋１フレーム目の有効画素領域の走査開始までの期間に前記非有効画素領域を繰り返し走査することを特徴とする請求項２記載の撮像装置。
【請求項４】
さらに、前記垂直信号線毎に設けられ、前記垂直信号線を基準電圧に接続するためのスイッチを有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記有効画素領域の画素には電荷を蓄積するための半導体不純物領域が形成され、前記非有効画素領域の画素には電荷を蓄積するための半導体不純物領域が形成されていないことを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記補正回路は、前記複数回選択された画素の信号を平均化し、前記有効画素領域の画素の信号を補正することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記第２の補正回路は、列毎に前記画素の信号を平均化することを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
さらに、前記補正回路により補正された画素の信号に対してオフセットを加算する加算回路を有することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域及び入射光に依存しない信号を出力する複数画素の非有効画素領域を含む画素部と、
前記画素部の画素の列毎に設けられる複数の垂直信号線と、
前記画素部の画素を行単位に走査して選択することにより前記選択された同一行の画素の信号を前記複数の垂直信号線に出力させる垂直走査回路と、
前記複数の垂直信号線の信号を走査して選択することにより前記選択された垂直信号線の信号を出力させる水平走査回路とを有する撮像装置の処理方法であって、
前記垂直走査回路が、１フレームの間に前記有効画素領域の同一行の画素を行単位で１回選択し、１フレームの間に前記非有効画素領域の同一行の画素を行単位で複数回選択するステップと、
補正回路が、前記複数回選択されかつ前記水平走査回路により出力された画素の信号を用いて前記有効画素領域の画素の信号を補正する補正ステップとを有し、
前記非有効画素領域は、相互に異なる行の第１の非有効画素領域及び第２の非有効画素領域を有し、
前記垂直走査回路が、１フレームの間に前記第２の非有効画素領域の同一行の画素を行単位で複数回選択するステップを有し、
前記補正ステップは、前記第１及び第２の非有効画素領域の１回目に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第１の補正ステップと、前記第２の非有効画素領域の２回目以降に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第２の補正ステップとを有し、
前記第１の補正ステップでは、前記第１及び第２の非有効画素領域の画素を水平方向に分割した複数の領域毎に平均化し、
前記第２の補正ステップでは、前記第２の非有効画素領域の画素の信号を前記第１の補正回路よりも多い分割数で水平方向に分割した複数の領域毎に平均化することを特徴とする撮像装置の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサ等の撮像装置及びその処理方法に関する。
【背景技術】
【０００２】
従来、静止画像や動画を撮像・記録・再生する撮像装置として、固体メモリ素子を有するメモリカードを記録媒体とし、ＣＣＤ、ＣＭＯＳ等の固体撮像素子で撮像した静止画像や動画像を記録・再生する電子カメラ等の撮像装置が既に知られている。ＣＣＤはCharge Coupled Devicesであり、ＣＭＯＳはComplementary Metal Oxide Semiconductorである。
【０００３】
また、撮像素子を用いて撮像する場合、撮像素子を露光しない状態で本撮影と同様に電荷蓄積を行った後に読み出した暗時画素信号と、撮像素子を露光した状態で電荷蓄積を行った後に読み出した本撮影画素信号とを用いて演算処理する。これにより、暗時ノイズ補正処理を行うことが可能である。これにより、撮像素子で発生する暗電流ノイズや読み出し回路に起因する固定パタンノイズや撮像素子固有の微小なキズによる画素欠陥等の画質劣化に対し、撮影した画素信号を補正して高品位な画像を得ることができる。
【０００４】
一方、暗時画素信号を用いた補正方法は、暗時画素信号を格納するための１フレーム分の大容量メモリが必要となるため、撮像装置のコストを上昇させてしまう。また、本撮影をする前に予め１フレーム分の暗時画素信号を取得しておく必要があるために、シャッタレリーズタイムラグが増加して快適撮影の妨げになっていた。また、暗時画素信号にはランダムノイズと呼ばれるランダムな成分が含まれているため、暗時画素信号を本撮影画素信号に対して減算処理するだけでは、固定パタンノイズを完全に抑制することができない。
【０００５】
この問題を解決する方法として、有効画素領域と、非有効画素領域に分割し、非有効画素領域の画素信号を平均化して有効画素領域の画素信号に対して減算処理する方法が提案されている。有効画素領域は、撮像素子の画素領域を入射光に応じて発生した電荷を蓄積した信号を出力する。非有効画素領域は、例えば有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った画素領域であり、入射光に依存しない信号を出力する。この方法では、非有効画素領域の画素信号を平均処理することによって平均化の母数を増やし、補正信号に含まれるランダムノイズを低減している。
【０００６】
特許文献１では、複数行の非有効画素領域の画素信号に基づいて補正信号を生成し、補正信号の信頼性を高くして固定パタンノイズを抑制する固体撮像装置を提供することを目的としている。上記目的を達成するために、複数行分の遮光画素から１行分の補正信号を生成し、有効画素の画素信号を補正することを特徴とする固体撮像装置が提案されている。
【０００７】
特許文献２では、非有効画素領域の画素信号から得られる画素信号を複数フレームにわたって合計し、その合計値から平均値を求めて補正信号を生成して固体パタンノイズを抑制することを特徴とする固体撮像装置が提案されている。
【０００８】
特許文献３では、１フィールド期間内に各光電変換素子の読み出しを複数回行い、１フィールド期間内に複数回行われる前記読み出しをする毎に、垂直黒基準検出用素子の電荷を読み出すことを特徴とする撮像装置が提案されている。
【０００９】
【特許文献１】特開２００２−１６８４１号公報
【特許文献２】特開２００４−１５７１２号公報
【特許文献３】特開２０００−１３８８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のような背景技術による固定パタンノイズ抑制の方法には以下のような課題がある。
【００１１】
特許文献１で提案されている固体撮像装置では、補正信号の信頼性を高くするために非有効画素領域の行数を多く設けると、チップ面積が増大してしまう課題があった。つまり、平均化に使用する非有効画素領域の行数を多くすることで、補正信号に含まれるランダムノイズの影響を低減していた。
【００１２】
特許文献２で提案されている固体撮像装置では、補正信号の生成には複数フレームにわたる非有効画素領域の画素信号が必要であるために、デジタルスチルカメラでの単写といった１フレームだけの撮影モードでは使用することができない課題があった。つまり、平均化に使用する非有効画素領域の画素信号のフレーム数を多くすることで、補正信号に含まれるランダムノイズの影響を低減していた。
【００１３】
特許文献２で提案されている固体撮像装置では、平均化に使用する非有効画素領域の画素信号のフレーム数を多くすることで、補正信号に含まれるランダムノイズの影響を低減していた。つまり、補正信号の生成には複数フレームにわたる非有効画素領域の画素信号が必要であるために、デジタルスチルカメラでの単写といった１フレームだけの撮影モードでは使用することができない課題があった。また、動画撮影のように複数フレームにわたって非有効画素領域の画素信号が取得できる場合であっても、非有効画素領域が少ない場合は多くのフレーム数を必要とするため撮影開始に至るレスポンスが悪化してしまう課題がある。また、非有効画素領域を大きくすることで積算するフレーム数を少なくするとチップ面積が増大してしまう課題があった。
【００１４】
上記課題を解決するために、本発明ではチップ面積を増大させることなく、１フレームのみの非有効画素領域の画素信号から補正信号に含まれるランダムノイズの影響を低減した撮像装置及びその処理方法を提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明の撮像装置は、入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域及び入射光に依存しない信号を出力する複数画素の非有効画素領域を含む画素部と、前記画素部の画素の列毎に設けられる複数の垂直信号線と、前記画素部の画素を行単位に走査して選択することにより前記選択された同一行の画素の信号を前記複数の垂直信号線に出力させる垂直走査回路と、前記複数の垂直信号線の信号を走査して選択することにより前記選択された垂直信号線の信号を出力させる水平走査回路とを有し、前記垂直走査回路は、１フレームの間に前記有効画素領域の同一行の画素を行単位で１回選択し、１フレームの間に前記非有効画素領域の同一行の画素を行単位で複数回選択し、さらに、前記複数回選択されかつ前記水平走査回路により出力された画素の信号を用いて前記有効画素領域の画素の信号を補正する補正回路を有し、前記非有効画素領域は、相互に異なる行の第１の非有効画素領域及び第２の非有効画素領域を有し、前記垂直走査回路は、１フレームの間に前記第２の非有効画素領域の同一行の画素を行単位で複数回選択し、前記補正回路は、前記第１及び第２の非有効画素領域の１回目に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第１の補正回路と、前記第２の非有効画素領域の２回目以降に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第２の補正回路とを有し、前記第１の補正回路は、前記第１及び第２の非有効画素領域の画素を水平方向に分割した複数の領域毎に平均化し、前記第２の補正回路は、前記第２の非有効画素領域の画素の信号を前記第１の補正回路よりも多い分割数で水平方向に分割した複数の領域毎に平均化することを特徴とする。
【００１７】
また、本発明の撮像装置の処理方法は、入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域及び入射光に依存しない信号を出力する複数画素の非有効画素領域を含む画素部と、前記画素部の画素の列毎に設けられる複数の垂直信号線と、前記画素部の画素を行単位に走査して選択することにより前記選択された同一行の画素の信号を前記複数の垂直信号線に出力させる垂直走査回路と、前記複数の垂直信号線の信号を走査して選択することにより前記選択された垂直信号線の信号を出力させる水平走査回路とを有する撮像装置の処理方法であって、前記垂直走査回路が、１フレームの間に前記有効画素領域の同一行の画素を行単位で１回選択し、１フレームの間に前記非有効画素領域の同一行の画素を行単位で複数回選択するステップと、補正回路が、前記複数回選択されかつ前記水平走査回路により出力された画素の信号を用いて前記有効画素領域の画素の信号を補正する補正ステップとを有し、前記非有効画素領域は、相互に異なる行の第１の非有効画素領域及び第２の非有効画素領域を有し、前記垂直走査回路が、１フレームの間に前記第２の非有効画素領域の同一行の画素を行単位で複数回選択するステップを有し、前記補正ステップは、前記第１及び第２の非有効画素領域の１回目に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第１の補正ステップと、前記第２の非有効画素領域の２回目以降に選択した画素の信号を平均化して前記有効画素領域の画素の信号を補正する第２の補正ステップとを有し、前記第１の補正ステップでは、前記第１及び第２の非有効画素領域の画素を水平方向に分割した複数の領域毎に平均化し、前記第２の補正ステップでは、前記第２の非有効画素領域の画素の信号を前記第１の補正回路よりも多い分割数で水平方向に分割した複数の領域毎に平均化することを特徴とする。
【発明の効果】
【００１９】
非有効画素領域が狭い場合でも複数回選択することにより、その画素の信号を複数行出力することができる。複数行出力された画素の信号を基に補正することにより、ランダムノイズの影響を低減することができる。非有効画素領域を狭くすることができるので、チップ面積を低減することができる。また、複数フレームにわたる非有効画素領域の画素の信号を基に補正する必要がないため、例えばデジタルスチルカメラでの単写といった１フレームだけの撮影モードでも高精度に固定パタンノイズの抑制をすることができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を用いて詳細に説明する。
図１は、本発明の第１の実施形態に関わる固体撮像装置の画素部平面図である。本実施形態の固体撮像装置は、入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域１０１と、入射光に依存しない信号を出力する複数画素の非有効画素領域１０２を含む画素部１００を有している。非有効画素領域１０２は、画素部１００の垂直方向先頭に行単位に配置されている。例えば、有効画素領域１０１の画素には電荷を蓄積するための半導体不純物領域が形成されており、非有効画素領域１０２の画素には電荷を蓄積するための半導体不純物領域が形成されていない。
【００２１】
図２は、ＣＭＯＳ型固体撮像装置の画素・読み出し回路・共通出力回路の回路図である。画素２００は、以下に示すように構成されている。フォトダイオード２０１は、受光した光を電荷に変換する。光信号電荷を発生するフォトダイオード２０１は、この例ではアノード側が接地されている。フォトダイオード２０１のカソード側は、転送ＭＯＳトランジスタ２０２を介して増幅ＭＯＳトランジスタ２０３のゲートに接続されている。また、前記増幅ＭＯＳトランジスタ２０３のゲートには、これをリセットするためのリセットＭＯＳトランジスタ２０４のソースが接続され、リセットＭＯＳトランジスタ２０４のドレインは電源電圧Ｖｃｃに接続されている。さらに、前記増幅ＭＯＳトランジスタ２０３のドレインは電源電圧Ｖｃｃに接続され、ソースは選択ＭＯＳトランジスタ２０５のドレインに接続されている。
【００２２】
図３は、ＣＭＯＳ型固体撮像装置の構成例を示すブロック図である。画素部３００は、単位画素３０１を行方向に３画素、列方向に３画素ずつ配置した３×３画素で構成されている。読み出し行を選択する垂直走査回路３０２、読み出し列を選択する水平走査回路３０３、画素信号を増幅・ノイズ除去を行う読み出し回路３０４によってＣＭＯＳ型固体撮像装置は構成されている。単位画素３０１は、図２の画素２００に対応する。以下に画素信号を読み出す動作を説明する。図２の垂直信号線２０６は、画素部１００の画素３０１の列毎に複数設けられる。垂直走査回路３０２は、画素部１００の画素３０１を行単位に走査して選択することにより前記選択された同一行の画素の信号を前記複数の垂直信号線２０６に出力させる。水平走査回路３０３は、前記複数の垂直信号線２０６の信号を走査して選択することにより前記選択された垂直信号線２０６の信号を出力させる。
【００２３】
画素１１の転送ＭＯＳトランジスタ２０２のゲートは、横方向に延長して配置される第１の行選択線（垂直走査線）Ｐｔｘ１に接続される。同じ行に配置された画素１２、画素１３の同様な転送ＭＯＳトランジスタ２０２のゲートも上記第１の行選択線Ｐｔｘ１に共通に接続される。画素１１のリセットＭＯＳトランジスタ２０４のゲートは、横方向に延長して配置される第２の行選択線（垂直走査線）Ｐｒｅｓ１に接続される。同じ行に配置された画素１２、画素１３の同様なリセットＭＯＳトランジスタ２０４のゲートも上記第２の行選択線Ｐｒｅｓ１に共通に接続される。画素１１の選択ＭＯＳトランジスタ２０５のゲートは、横方向に延長して配置される第３の行選択線（垂直走査線）Ｐｓｅｌ１に接続される。同じ行に配置された画素１２、画素１３の同様な選択ＭＯＳトランジスタ２０５のゲートも上記第３の行選択線Ｐｓｅｌ１に共通に接続される。これら第１〜第３の行選択線Ｐｔｘ１、Ｐｒｅｓ１、Ｐｓｅｌ１は、垂直走査回路３０２に接続され、信号電圧が供給される。図３に示されている残りの行においても同様な構成の画素と、行選択線が設けられる。これらの行選択線には、前記垂直走査回路３０２により形成された行選択信号Ｐｔｘ１・Ｐｒｅｓ１・Ｐｓｅｌ１、Ｐｔｘ２・Ｐｒｅｓ２・Ｐｓｅｌ２、Ｐｔｘ３・Ｐｒｅｓ３・Ｐｓｅｌ３が供給される。これら前記選択ＭＯＳトランジスタ２０５のソースは、縦方向に延長して配置される垂直信号線２０６に接続される。同じ列に配置される画素の同様な選択ＭＯＳトランジスタ２０５のソースも前記垂直信号線２０６に接続される。図２の破線で囲った部分は、図３に示した読み出し回路３０４のブロック１列分の回路例である。各垂直信号線２０６には画素出力Ｖｏｕｔが接続される。定電流源２０７は、垂直信号線２０６に接続される。帰還容量２１０は、増幅器２１１の入出力間に接続される。
【００２４】
図４（ａ）は、図１から図３に示したＣＭＯＳ型固体撮像装置の処理方法を示すタイミングチャートである。フォトダイオード２０１からの光信号電荷の読み出しに先立って、リセットＭＯＳトランジスタ２０４のゲートＰｒｅｓ１がハイレベルとなる。これによって、増幅ＭＯＳトランジスタ２０３のゲートがリセット電源電圧にリセットされる。リセットＭＯＳトランジスタ２０４のゲートＰｒｅｓ１がローレベルに復帰すると同時にクランプスイッチ２０９のゲートＰｃ０ｒがハイレベルになった後に、選択ＭＯＳトランジスタ２０５のゲートＰｓｅｌ１がハイレベルとなる。これによって、リセットノイズが重畳されたリセット信号（ノイズ信号）が垂直信号線２０６に読み出され各列のクランプ容量２０８（Ｃ０）にクランプされる。次に、クランプスイッチ２０９のゲートＰｃ０ｒがローレベルに復帰した後、Ｎ側転送スイッチ２１３のゲートＰｃｔｎがハイレベルとなり、各列に設けられたノイズ保持容量２１５（Ｃｔｎ）にリセット信号が保持される。次に、Ｓ側転送スイッチ２１２のゲートＰｃｔｓがハイレベルとなる。次に、転送ＭＯＳトランジスタ２０２のゲートＰｔｘ１がハイレベルとなり、フォトダイオード２０１の光信号電荷が、増幅ＭＯＳトランジスタ２０３のゲートに転送されると同時に光信号が垂直信号線２０６に読み出される。次に、転送ＭＯＳトランジスタ２０２のゲートＰｔｘ１がローレベルに復帰した後、Ｓ側転送スイッチ２１２のゲートＰｃｔｓがローレベルとなる。これによって、リセット信号からの変化分（光信号）が各列に設けられた信号保持容量２１４（Ｃｔｓ）に読み出される。ここまでの動作で、第１行目に接続された画素信号が、それぞれの列に接続された信号保持容量２１４、２１５（Ｃｔｎ、Ｃｔｓ）に保持される。信号保持容量２１４、２１５に画素信号が保持された後、リセットＭＯＳトランジスタ２０４のゲートＰｒｅｓ１と転送ＭＯＳトランジスタ２０２のゲートＰｔｘ１がハイレベルとなることで、フォトダイオード２０１をリセット電源電圧にリセットする。
【００２５】
信号保持容量２１４、２１５に画素信号が保持された後、水平走査回路３０３から供給される信号Ｐｈ（Ｐｈ１）によって、各列の水平転送スイッチ２１６、２１７のゲートが順次ハイレベルとなる。信号保持容量２１４、２１５（Ｃｔｓ、Ｃｔｎ）に保持されていた電圧が、順次水平出力線容量２１８、２１９（Ｃｈｓ、Ｃｈｎ）に読み出され、出力アンプ２２２で差分処理されて出力端子ＯＵＴに順次出力される。すなわち、出力アンプ２２２は、水平出力線容量２１８の信号から水平出力線容量２１９の信号を減算し、ノイズ成分を除去する。各列の信号読み出しの合間でリセットスイッチ２２０、２２１によって水平出力線容量２１８、２１９（Ｃｈｓ、Ｃｈｎ）がリセット電圧Ｖｃｈｒｓ、Ｖｃｈｒｎにリセットされる。以上で、第１行目に接続された画素の読み出しが完了する。
【００２６】
図５は、図３に示した垂直走査回路３０２の一例を示す図である。垂直走査開始信号を図４（ａ）に示した垂直走査信号ＰＶの立ち上がりエッヂに同期して、後のフリップフロップ５００へと順次信号転送するシフトレジスタ回路で構成されている。列毎に設けられ論理積ゲート５０１の入力には、行選択信号Ｐｔｘ、Ｐｒｅｓ、Ｐｓｅｌとフリップフロップ５００の出力信号Ｐｖ１〜Ｐｖ５等が接続されている。このように、垂直走査信号ＰＶによって行毎に独立した行選択信号を生成している。
【００２７】
図６は、本実施形態に関わる固体撮像装置の動作を示すタイミングチャートである。本実施形態では、図１で示した非有効画素領域１０２を画素部１００の垂直方向先頭に１行分配置している。本実施形態では、画素部先頭に配置された１行分の非有効画素領域の画素信号を４水平走査期間出力するために、第１行目を選択する行選択信号Ｐｖ１を４水平走査期間出力したものである。この行選択信号Ｐｖ１を生成するために、図４（ｂ）に示したように、垂直走査信号ＰＶを２〜４水平走査期間までをローレベルとし、図５に示したシフトレジスタ回路のシフト動作を停止している。このようにして、４水平走査期間にわたって第１行目の画素信号を繰り返し出力している。
【００２８】
ここで、本明細書において、１水平走査期間は、光信号を電圧変換して内部容量に転送する期間（水平ブランク期間）と画素信号を走査して読み出す期間（水平転送期間）を加えた１行分の画素信号を読み出す長さを表す。図４において、水平選択信号ｐｈ１、ｐｈ２、・・・が入力されている期間が「水平転送期間」であり、それ以前の期間が「水平ブランク期間」である。１水平走査期間は、水平同期信号の間隔である。
【００２９】
その後再び、図４（ａ）で示したタイミングチャートを繰り返し動作させることによって、垂直走査回路３０２からの信号によって第２行目以降に接続された画素信号が順次読み出され、全画素の読み出しが完了する。第２行目以降は、各行の有効画素領域１０１の画素信号を１水平走査期間（１回）ずつ出力する。
【００３０】
このように画素部１００を構成する第１行目の画素信号読み出し動作の開始から、最終行の画素信号の読み出し終了までの期間を１フレーム期間と定義している。
【００３１】
図７は、本実施形態に関わる固体撮像装置の読み出した画素信号の信号レベルを記載した概念図である。本実施形態では、非有効画素領域の画素は、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素で構成している。非有効画素領域の行数は１行である。非有効画素領域７００の画素信号７０２はＮＵＬＬ画素信号であるため、撮影画像の黒レベルの基準になる信号レベルになっている。この１行しかない非有効画素領域７００の画素信号を図６に示したタイミングで読み出すことで、４行に数増しして読み出すことができる。４行分のＮＵＬＬ画素信号７０２を読み出した後は、再び行選択信号を出力開始し、入射光に応じて発生した電荷を蓄積した信号を出力する有効画素領域７０１の有効画素信号７０３を行毎に出力する。
【００３２】
図８は、本実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図である。８００は画素部、８０１は非有効画素領域、８０２は有効画素領域、８０３は垂直走査回路、８０４は読み出し回路、８０５は水平走査回路である。上述した動作によって読み出し回路８０４から出力されたアナログの画素信号は、ＡＤ変換器８０６によってデジタル化される。４行に数増しした非有効画素領域８０１の画素信号は、列毎の平均値が平均化回路８０７によって算出される。算出した列毎の平均値はメモリ８０８に格納しておく。格納した列毎の平均値を、有効画素領域８０２の画素信号に対して減算器８０９で減算することによって、列毎に生じる固定パタンノイズを精度良く抑制することができる。
【００３３】
垂直走査回路３０２は、１フレームの間に画素部１００の同一行の画素を行単位で複数回選択する。具体的には、垂直走査回路３０２は、１フレームの間に有効画素領域１０１の同一行の画素を行単位で１回選択し、１フレームの間に非有効画素領域１０２の同一行の画素を行単位で複数回選択する。例えば、第１行目の画素を４回選択する。補正回路は、図８の平均化回路８０７、メモリ８０８及び減算器８０９を有し、前記複数回選択されかつ前記水平走査回路３０３により出力された画素の信号を用いて前記有効画素領域１０１の画素の信号を補正する。具体的には、補正回路は、前記複数回選択された画素の信号を平均化し、前記有効画素領域１０１の画素の信号を補正する。
【００３４】
本実施形態では、非有効画素領域の画素は、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素で構成した。しかし、電荷を蓄積する期間が短く、又はフォトダイオードの暗電流自身が小さい場合は、非有効画素領域の画素を、有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素で構成しても本実施形態の効果は変わらない。
【００３５】
本実施形態では、列毎の平均値をメモリに格納するために水平画素数分のラインメモリを必要とするが、水平画素数を幾つかの領域に分割して格納するためのメモリ数を削減しても本実施形態の効果は変わらない。
【００３６】
本実施形態では、平均化する非有効画素領域の画素数を１行としたが、チップ面積を圧迫しない程度の行数を増やしても本実施形態の効果は変わらない。複数行の非有効画素領域の行を、それぞれ複数回ずつ読み出し平均化の母数を増やすことで、更に高精度な平均値を算出することできる。
【００３７】
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態に類する実施形態であるが、固体撮像装置の動作を示すタイミングチャートと非有効画素領域の画素信号を使用した固定パタンノイズの抑制方法が異なる。以下、本実施形態について図面を用いて詳細に説明する。
【００３８】
図９は、本発明の第２の実施形態に関わる固体撮像装置の動作例を示すタイミングチャートである。本実施形態では、図１で示した非有効画素領域１０２を画素部１００の垂直方向先頭に２行分配置している。画素部先頭に配置された２行ある非有効画素領域の第２行目の画素信号を５行分出力するために、第２行目を選択する行選択信号Ｐｖ２を５行分出力したものである。この行選択信号Ｐｖ２を生成するために、図４（ｂ）に示したように、垂直走査信号ＰＶを３〜６水平走査期間までをローレベルとし、図５に示したシフトレジスタ回路のシフト動作を停止している。このようにして、５行にわたって第２行目の画素信号を繰り返し出力している。
【００３９】
その後再び、図４（ａ）で示したタイミングチャートを繰り返し動作させることによって、垂直走査回路からの信号によって第３行目以降に接続された画素信号が順次読み出され、全画素の読み出しが完了する。第２行目以外の行は、１水平走査期間（１回）ずつ出力される。
【００４０】
このように画素部を構成する第１行目の画素信号読み出し動作の開始から、最終行の画素信号の読み出し終了までの期間を１フレーム期間と定義している。
【００４１】
図１０は、本実施形態に関わる固体撮像装置が読み出した画素信号の信号レベルを記載した概念図である。本実施形態では、非有効画素領域の画素は、有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素で構成している。非有効画素領域の行数は２行であり、第１行目を第１の非有効画素領域１０００、第２行目を第２の非有効画素領域１００１としている。第１の非有効画素領域１０００の画素信号１００３は、遮光画素信号であるため温度や蓄積時間に依存した暗電流による影響を受けた画素信号レベルが出力されている。続いて読み出す第２の非有効画素領域１００１の画素信号１００４は、第１の非有効画素領域１０００の画素信号１００３同様に暗電流による影響を受けた画素信号レベルが出力されている。図９に示したタイミングで画素信号を読み出すことにより、１行しかない第２の非有効画素領域１００１の画素信号を、５行に数増しして読み出すことができる。２回目以降に読み出す画素信号は、図４（ｂ）に示したように直前の水平走査期間でフォトダイオード並びに信号保持容量をリセットしているため、蓄積時間が１水平走査期間分の暗電流の影響を受けた画素信号１００５となる。一般的な１水平走査期間の長さは数１０μｓｅｃ程度であり、この程度の蓄積期間では暗電流の影響をほとんど無視できる。これら非有効画素領域の画素信号を読み出した後は、再び行選択信号を出力開始し、入射光に応じて発生した電荷を蓄積した信号を出力する有効画素領域１００２の有効画素信号１００６を出力する。図９のタイミングにより２行しかない非有効画素領域１０００及び１００１で、暗電流による影響を受けた画素信号２行分のデータ１００３及び１００４と、暗電流の影響がほとんどない画素信号４行分のデータ１００５を１フレームの間に取得することできる。
【００４２】
図１１は、本実施形態に関わる固体撮像装置が読み出した画素信号の平均値と平均値算出領域との対応を示した概念図である。１１００は第１の非有効画素領域、１１０１は第２の非有効画素領域、１１０２は有効画素領域である。
【００４３】
図１２は、本実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図である。１２００は画素部、１２０１は第１の非有効画素領域、１２０２は第２の非有効画素領域、１２０３は有効画素領域、１２０４は垂直走査回路、１２０５は読み出し回路、１２０６は水平走査回路である。上述した動作によって読み出し回路１２０５から出力されたアナログの画素信号は、ＡＤ変換器１２０７によってデジタル化される。
第１の非有効画素領域１２０１の画素信号（第１行目の画素信号＝１行目の画素信号）と第２の非有効画素領域１２０２の画素信号（第２行目の１回目の画素信号＝２行目の画素信号）は、第１の平均化回路１２０８によって平均値が算出される。第１の平均化回路１２０８では、図１１に示したように、水平方向に３つに分割した領域毎の平均値が算出され、第１のメモリ１２０９に格納される。列毎に平均化する方法と違い、複数画素で構成されている領域毎に平均値を算出することで平均化の母数が多く取れるので、例え２行分の画素信号からでも高精度な平均値を取得することができる。次に、第２の非有効画素領域１２０２の画素信号（第２行目の２回目の画素信号〜５回目の画素信号＝３行目〜６行目の画素信号）は、第２の平均化回路１２１０によって平均値が算出される。第２の平均化回路１２１０では、図１１に示したように、列毎の平均値が算出され、第２のメモリ１２１１に格納される。列毎に平均化しているため、平均化する母数を増やすために本実施形態では４行分の画素信号を使用している。このようにして算出した２つの平均値を、有効画素領域１２０３の画素信号に対して、それぞれの減算回路１２１２、１２１３で減算する。図１２で示したように、２つの平均値を減算する影響をキャンセルする目的で、加算回路１２１５が減算回路１２１３の出力信号に黒レベル調整用のオフセット１２１４を加算しても良い。上記方法により、本実施形態を用いることで、固体撮像装置の暗電流による影響と、列毎に生じる固定パタンノイズを精度良く抑制することができる。
【００４４】
非有効画素領域は、相互に異なる行の第１の非有効画素領域１２０１及び第２の非有効画素領域１２０２を有する。垂直走査回路１２０４は、１フレームの間に前記第２の非有効画素領域１２０２の同一行の画素を行単位で複数回選択する。補正回路は、第１の補正回路及び第２の補正回路を有し、具体的には、平均化回路１２０８，１２１０、メモリ１２０９，１２１１、減算器１２１２，１２１３及び加算器１２１５を有する。第１の補正回路は、平均化回路１２０８、メモリ１２０９及び減算器１２１２を有し、第１の非有効画素領域１２０１及び第２の非有効画素領域１２０２の１回目に選択した画素の信号を平均化して有効画素領域１２０３の画素の信号を補正する。第２の補正回路は、平均化回路１２１０、メモリ１２１１及び減算器１２１３を有し、第２の非有効画素領域１２０２の２回目以降に選択した画素の信号を平均化して有効画素領域１２０３の画素の信号を補正する。第１の補正回路は、第１の非有効画素領域１２０１及び第２の非有効画素領域１２０２の画素を水平方向に分割した複数の領域（例えば３つの領域）毎に平均化する。第２の補正回路は、第２の非有効画素領域１２０２の画素の信号を前記第１の補正回路よりも多い分割数で水平方向に分割した複数の領域毎に平均化する。
【００４５】
本実施形態では、平均化する非有効画素領域の画素数を２行としたが、チップ面積を圧迫しない程度の行数を増やしても本実施形態の効果は変わらない。複数行の非有効画素領域の行を、それぞれ複数回ずつ読み出し平均化の母数を増やすことで、更に高精度な平均値を算出することできる。
【００４６】
本実施形態では、非有効画素領域を有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素で構成している。しかし、第２の非有効画素領域の画素は、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素として暗電流の影響を受けた画素信号を１行、暗電流の影響をほとんど受けない画素信号を５行として平均値を算出しても、本実施形態の効果は変わらない。
【００４７】
（第３の実施形態）
本発明の第３の実施形態は、第１の実施形態に類する実施形態であるが、繰り返し読み出す非有効画素領域における固体撮像装置の動作を示すタイミングチャートが異なる。以下、本実施形態について図面を用いて詳細に説明する。
【００４８】
図９は、本発明の第３の実施形態に関わる固体撮像装置の動作を示すタイミングチャートである。本実施形態では、図１で示した非有効画素領域１０２を画素部１００の垂直方向先頭に２行分配置している。画素部先頭に配置された２行ある非有効画素領域の第２行目の画素信号を５水平走査期間出力するために、第２行目を選択する行選択信号Ｐｖ２を５水平走査期間出力したものである。この行選択信号Ｐｖ２を生成するために、図１３に示したように、垂直走査信号ＰＶを３〜６水平走査期間までをローレベルとし、図５に示したシフトレジスタ回路のシフト動作を停止している。このようにして、５水平走査期間にわたって第２行目の画素信号を繰り返し出力している。繰り返し読み出す第２行目の動作は、光信号電荷を、選択信号Ｐｔｘ１により増幅ＭＯＳトランジスタ２０３に転送させない点のみ異なる。図１３に示したタイミングで読み出した画素信号はフォトダイオードで発生した暗電流に依存しない黒レベル出力となる。
【００４９】
その後再び、図４（ａ）で示したタイミングチャートを繰り返し動作させることによって、垂直走査回路からの信号によって第３行目以降に接続された画素信号が順次読み出され、全画素の読み出しが完了する。
【００５０】
このように画素部を構成する第１行目の画素信号読み出し動作の開始から、最終行の画素信号の読み出し終了までの期間を１フレーム期間と定義している。
【００５１】
非有効画素領域の画素信号を用いて、有効画素領域の固定パタンノイズを抑制する方法については、第１の実施形態と同様なため説明を省略する。
【００５２】
本実施形態では、非有効画素領域の画素は、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素でも、有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素でも、有効画素領域と同じ回路構成の画素で構成してもよい。
【００５３】
（第４の実施形態）
本発明の第４の実施形態は、第１の実施形態に類する実施形態であるが、繰り返し読み出す非有効画素領域における固体撮像装置の動作を示すタイミングチャートが異なる。以下、本実施形態について図面を用いて詳細に説明する。
【００５４】
図１４は、本発明の第４の実施形態における固体撮像装置の画素・読み出し回路・共通出力回路の回路図を示す。本実施形態と第１〜第３の実施形態との違いは、垂直信号線１４０６の電圧レベルを基準電圧ＶｏｕｔｒにリセットするためのＭＯＳトランジスタスイッチ１４２３を配置している点である。ＭＯＳトランジスタスイッチ１４２３は、垂直信号線１４０６毎に設けられ、垂直信号線１４０６を基準電圧Ｖｏｕｔｒに接続するためのスイッチである。図１５に繰り返し読み出す非有効画素領域の行の動作タイミングを示す。
【００５５】
フォトダイオード１４０１で発生した電荷を読み出す必要がないため、リセットＭＯＳトランジスタ１４０４のゲートＰｒｅｓ１はハイレベルのまま保持されている。これによって、増幅ＭＯＳトランジスタ１４０３のゲートはリセット電源電圧にリセットされ続ける。垂直信号線１４０６はＭＯＳトランジスタスイッチ１４２３のゲートＰｖｏｕｔｒ１をハイレベルにすることによってリセット電圧Ｖｏｕｔｒにリセットされている。このとき、クランプスイッチ１４０９のゲートＰｃ０ｒがハイレベルになった後に、選択ＭＯＳトランジスタ１４０５のゲートＰｓｅｌ１がハイレベルとなることで、リセット信号Ｖｏｕｔｒが、各列のクランプ容量１４０８（Ｃ０）にクランプされる。次に、クランプスイッチ１４０９のゲートＰｃ０ｒがローレベルに復帰した後、Ｎ側転送スイッチ１４１３のゲートＰｃｔｎがハイレベルとなり、各列に設けられたノイズ保持容量１４１５（Ｃｔｎ）にリセット信号が保持される。次に、Ｎ側転送スイッチ１４１３のゲートＰｃｔｎがローレベルとなり、Ｓ側転送スイッチ１４１２のゲートＰｃｔｓがハイレベルとなる。次に、Ｓ側転送スイッチ１４１２のゲートＰｃｔｓがローレベルとなる。これによって、再びリセット信号が各列に設けられた信号保持容量１４１４（Ｃｔｓ）に読み出される。ここまでの動作で、第１行目に接続されたリセット信号が、それぞれの列に接続された信号保持容量１４１４、１４１５（Ｃｔｎ、Ｃｔｓ）に保持される。定電流源１４０７は、垂直信号線１４０６に接続される。帰還容量１４１０は、増幅器１４１１の入出力間に接続される。
【００５６】
信号保持容量１４１４、１４１５に画素信号が保持された後、水平走査回路から供給される信号Ｐｈ１によって、各列の水平転送スイッチ１４１６、１４１７のゲートが順次ハイレベルとなる。信号保持容量１４１４、１４１５（Ｃｔｓ、Ｃｔｎ）に保持されていた電圧が、順次水平出力線容量１４１８、１４１９（Ｃｈｓ、Ｃｈｎ）に読み出され、出力アンプ１４２２で差分処理されて出力端子ＯＵＴに順次出力される。各列の信号読み出しの合間でリセットスイッチ１４２０、１４２１によって水平出力線１４１８、１４１９（Ｃｈｓ、Ｃｈｎ）がリセット電圧Ｖｃｈｒｓ、Ｖｃｈｒｎにリセットされる。以上で、第１行目に接続された画素の読み出しが完了する。
【００５７】
本実施形態では、２つある信号保持容量１４１４、１４１５には垂直信号線１４０６のリセット電圧Ｖｏｕｔｒに応じた同じ電荷が保持されているので、出力アンプ１４２２で差分処理された出力端子ＯＵＴには、黒レベル信号が出力される。
【００５８】
その後再び、図４（ａ）で示したタイミングチャートを繰り返し動作させることによって、垂直走査回路からの信号によって第３行目以降に接続された画素信号が順次読み出され、全画素の読み出しが完了する。
【００５９】
このように画素部を構成する第１行目の画素信号読み出し動作の開始から、最終行の画素信号の読み出し終了までの期間を１フレーム期間と定義している。
【００６０】
非有効画素領域の画素信号を用いて、有効画素領域の固定パタンノイズを抑制する方法については、第１の実施形態と同様なため説明を省略する。
【００６１】
（第５の実施形態）
本発明の第５の実施形態は、第１の実施形態に類する実施形態であるが、固体撮像装置の動作を示すタイミングチャートと非有効画素領域の画素信号を使用した固定パタンノイズの抑制方法が異なる。以下、本実施形態について図面を用いて詳細に説明する。
【００６２】
図１６は、本発明の第５の実施形態に関わる固体撮像装置の動作を示すタイミングチャートである。本実施形態では、図１で示した非有効画素領域１０２を画素部１００の垂直方向先頭に２行分配置している。画素部先頭に配置された２行ある非有効画素領域を２行ずつ出力するために、第１行目を選択する行選択信号Ｐｖ１と第２行目を選択する行選択信号Ｐｖ２を２行分出力したものである。本実施形態では、２行目の行選択信号の出力後に図５に示した垂直走査回路のスタート信号である垂直捜査開始信号ＰＶＳＴを再び入力することによって行選択信号を１行目に戻している。
【００６３】
図１７は、本実施形態に関わる固体撮像装置の読み出した画素信号の信号レベルを記載した概念図である。本実施形態では、非有効画素領域１７００の画素は、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素で構成している。非有効画素領域１７００の行数は２行である。非有効画素領域１７００の画素信号１７０２はＮＵＬＬ画素信号であるため、撮影画像の黒レベルの基準になる信号レベルになっている。本来２行しかない非有効画素領域の画素信号を図１６に示したタイミングで読み出すことで、４行に数増しして読み出すことができる。４行分のＮＵＬＬ画素信号１７０２を読み出した後は、再び行選択信号を出力開始し、入射光に応じて発生した電荷を蓄積した信号を出力する有効画素領域１７０１の有効画素信号１７０３を出力する。
【００６４】
その後再び、図４（ａ）で示したタイミングチャートを繰り返し動作させることによって、垂直走査回路からの信号によって第２行目以降に接続された画素信号が順次読み出され、全画素の読み出しが完了する。
【００６５】
このように画素部を構成する第１行目の画素信号読み出し動作の開始から、最終行の画素信号の読み出し終了までの期間を１フレーム期間と定義している。
【００６６】
非有効画素領域１７００の画素信号を用いて、有効画素領域１７０１の固定パタンノイズを抑制する方法については、第１の実施形態と同様なため説明を省略する。
【００６７】
（第６の実施形態）
以下、本発明の第６の実施形態について図面を用いて詳細に説明する。
図１８は、本発明の第６の実施形態に関わる固体撮像装置の画素部平面図、及び読み出した画素信号の信号レベルを記載した概念図である。本実施形態の固体撮像装置は、入射光に応じて発生した電荷を蓄積して信号を出力する複数画素の有効画素領域１８０１と、入射光に依存しない信号を出力する複数画素の非有効画素領域１８０２からなる画素部１８００を有している。本実施形態では、画素部１８００の水平方向先頭に１列配置した非有効画素領域１８０２の画素信号を１水平走査期間に４回繰り返して読み出している。
【００６８】
本実施形態に関する固体撮像装置の回路構成、及びブロック図は、第１の実施形態と同様であるため、詳しい説明は省略する。
【００６９】
図１９は、本実施形態に関わる固体撮像装置の１水平走査期間のタイミングチャートである。１列目を選択する水平選択信号Ｐｈ１を４回繰り返して選択し、２列目以降は水平選択信号Ｐｈ２〜Ｐｈ５等を順次選択することによって、１列目の画素信号のみ４回読み出すことができる。このときに、１列目を選択している間は信号保持容量のリセット信号Ｐｃｈｒｅｓをローレベルに固定することによって、１列目の画素信号を信号保持容量に保持したまま複数回読み出すことができる。
【００７０】
図８に、画素部８００を除き本実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図を示す。画素部８００の代わりに、図１８の画素部１８００が設けられる。上述した動作によって読み出し回路８０４から出力されたアナログの画素信号は、ＡＤ変換器８０６によってデジタル化される。４列に数増しした非有効画素の画素信号の行平均値を平均化回路８０７によって算出する。算出した行平均値はメモリ８０８に格納しておく。格納した行平均値を、有効画素領域８０２の画素信号に対して減算器８０９で減算する。同様に順次行単位で上述した行平均値算出動作と減算処理を行うことで、行毎に生じる横縞状の固定パタンノイズを精度良く抑制することができる。
【００７１】
以上のように、本実施形態によれば、水平走査回路８０５は、１水平走査期間の間に前記画素部１８００の同一画素を複数回選択する。具体的には、水平走査回路８０５は、１水平走査期間の間に非有効画素領域１８０２の同一画素を複数回選択する。例えば、４回選択する。有効画素領域１８０１の画素には電荷を蓄積するための半導体不純物領域が形成され、非有効画素領域１８０２の画素には電荷を蓄積するための半導体不純物領域が形成されていない。補正回路は、平均化回路８０７、メモリ８０８及び減算器８０９を有し、前記複数回選択されかつ前記水平走査回路８０５により出力された画素の信号を用いて前記有効画素領域１８０１の画素の信号を補正する。具体的には、補正回路は、前記複数回選択された画素の信号を平均化し、前記有効画素領域１８０１の画素の信号を補正する。
【００７２】
本実施形態では、非有効画素領域の画素を、有効画素領域と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素で構成しても、電荷を蓄積するための半導体不純物領域を形成しないＮＵＬＬ画素で構成してもよい。
【００７３】
本実施形態では、平均化する非有効画素領域の画素数を１列としたが、チップ面積を圧迫しない程度の列数を増やしても本実施形態の効果は変わらない。複数列の非有効画素領域の列を、それぞれ複数回ずつ読み出し平均化の母数を増やすことで、更に高精度な平均値を算出することできる。
【００７４】
（第７の実施形態）
図２０は、本発明の第７の実施形態に関わる固体撮像装置の画素部平面図、及び読み出した画素信号の信号レベルを記載した概念図である。本実施形態の固体撮像装置は、入射光に応じて発生した電荷を蓄積した信号を出力する有効画素領域２００２と、第１の非有効画素領域２０００と、第２の非有効画素領域２００１の３つの画素領域から成っている。第１の非有効画素領域２０００は、有効画素領域２００２と同じ回路構成の画素表面をアルミニウム等の遮光膜で覆った遮光画素で構成される。第２の非有効画素領域２００１は、電荷を蓄積するための不純物領域を形成しないＮＵＬＬ画素で構成される。
【００７５】
２行ある第１の非有効画素領域２０００の画素信号は、遮光画素信号であるため温度や蓄積時間に依存した暗電流による影響を受けた画素信号レベル２００３が出力されている。２行ある第２の非有効画素領域２００１の画素信号は、ＮＵＬＬ画素信号であるため撮影画像の黒レベルの基準になる信号レベル２００５が出力されている。２００４は、有効画素領域２００２の画素信号レベルを示す。
【００７６】
図２１は、本実施形態に関わる固体撮像装置の駆動方法を表した概念図で、いわゆるフォーカルプレーンシャッタ動作を行っている。１フレームの時間は、例えば１／６０秒である。図２１では、第１の非有効画素領域２０００と有効画素領域２００２の蓄積時間は１フレーム（１／６０秒）になっているが、読出し走査とリセット走査を別々に行うことで１フレーム以下の蓄積時間を実現しても本実施形態の効果は変わらない。この実施形態では画素信号を、第１の非有効画素領域２０００−有効画素領域２００２−第２の非有効画素領域２００１の順番で読出している。動画撮影のように１フレームの期間が固定である場合は、有効画素領域２００２を読出した後の余剰時間に第２の非有効画素領域２００１を複数回繰り返し読み出すことで数多くのＮＵＬＬ画素信号を取得することができる。図２１では、例えば２行しかない第２の非有効画素領域２００１を１フレームの間に６回繰り返し走査することで１２行分のＮＵＬＬ画素信号を取得している。
【００７７】
本実施形態では、有効画素領域２００２を読み出した後の余剰時間に第２の非有効画素領域２００１を複数回繰り返して読み出しているため、フレームレートを維持したまま平均化するＮＵＬＬ画素信号の母数を増やして高精度な補正データを取得することができる。
【００７８】
さらに、取得したＮＵＬＬ画素信号を複数フレームにわたって加算平均することで、さらに平均化するＮＵＬＬ画素信号の母数を増やして高精度な補正データを取得しても本実施形態の効果は変わらない。
【００７９】
図２２は、本実施形態に関わる固体撮像装置が読み出した画素信号の平均値と平均値算出領域との対応を示した概念図である。説明の簡略化のため、第１の非有効画素領域２２００を２行、有効画素領域２２０２を９８行、第２の非有効画素領域２２０１を２行としている。第１の非有効画素領域２２００は行を水平方向に３分割した領域ごとに平均値を算出する。第２の非有効画素領域２２０１は列ごとに平均値を算出する。
【００８０】
図２３は、本実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図である。図１２と同様に、２３００は画素部、２３０１は第１の非有効画素領域、２３０２は第２の非有効画素領域、２３０３は有効画素領域、２３０４は垂直走査回路、２３０５は読み出し回路、２３０６は水平走査回路である。
【００８１】
上記のように、垂直走査回路２３０４は、第２の非有効画素領域２３０２の最終行の選択後に再び第２の非有効画素領域２３０２の第１行を選択して第２の非有効画素領域２３０２の行を順次走査する。これによって、第２の非有効画素領域２３０２を繰り返し走査する。図２１に示すように、垂直走査回路２３０４は、Ｎフレーム目の有効画素領域２３０３の走査完了からＮ＋１フレーム目の有効画素領域２３０３の走査開始までの期間に第２の非有効画素領域２３０２を繰り返し走査する。
【００８２】
上述した動作によって読み出し回路２３０５から出力された画素信号は、ＡＤ変換器２３０７によってデジタル化される。デジタル化した画素信号はフレームメモリ２３１６に蓄えられ、適時、第１の平均化回路２３０８と第２の平均化回路２３１０と減算回路２３１２に読み出される。
【００８３】
フレームメモリ２３１６から読み出された、第１の非有効画素領域２３０１の画素信号（第１行目〜第２行目の画素信号＝フレームメモリの１行目〜２行目に書き込まれた画素信号）は、第１の平均化回路２３０８によって平均値が算出される。第１の平均化回路２３０８では、図２２に示したように、水平方向に３つに分割した領域ごとの平均値が算出され、第１のメモリ２３０９に格納される。列ごとに平均化する方法と違い、複数画素で構成されている領域ごとに平均値を算出することで平均化の母数が多く取れるので、たとえ２行と少ない画素領域からでも高精度な平均値を取得することができる。
【００８４】
フレームメモリ２３１６から読み出された第２の非有効画素領域２３０２の画素信号（第１００行目〜第１０１行目の画素信号×６回＝フレームメモリの１００行目〜１１１行目に書き込まれた画素信号）は、第２の平均化回路２３１０によって平均値が算出される。第２の平均化回路２３１０では、図２２に示したように、列ごとの平均値を算出され、第２のメモリ２３１１に格納される。列ごとに平均化しているため、平均化する母数を増やすために本実施形態では１２行分の画素信号を使用している。
【００８５】
次に、フレームメモリ２３１６から有効画素領域２３０３の画素信号（第３行目〜第９９行目の画素信号＝フレームメモリの３行目〜９９行目に書き込まれた画素信号）に対して、算出した２つの平均値をそれぞれの減算回路２３１２、２３１３で減算する。図２３で示したように、２つの平均値を減算する影響をキャンセルする目的で、加算回路２３１５が減算回路２３１３の出力信号に黒レベル調整用のオフセット２３１４を加算しても良い。
【００８６】
非有効画素領域は、相互に異なる行の第１の非有効画素領域２３０１及び第２の非有効画素領域２３０２を有する。第１の非有効画素領域２３０１の画素は、電荷を蓄積するための半導体不純物領域が形成された画素の表面を遮光膜で覆った遮光画素である。第２の非有効画素領域２３０２の画素は、電荷を蓄積するための半導体不純物領域が形成されていない画素である。垂直走査回路２３０４は、１フレームの間に有効画素領域２３０３の同一行の画素を行単位で１回選択し、１フレームの間に第２の非有効画素領域２３０２の同一行の画素を行単位で複数回選択する。補正回路は、第１の補正回路及び第２の補正回路を有する。第１の補正回路は、第１の平均化回路２３０８及び減算回路２３１２を有し、第１の非有効画素領域２３０１の画素の信号を平均化して有効画素領域２３０３の画素の信号を補正する。第２の補正回路は、第２の平均化回路２３１０及び減算回路２３１３を有し、第２の非有効画素領域２３０２の画素の信号を平均化して有効画素領域２３０２の画素の信号を補正する。
【００８７】
上記方法により、固体撮像装置の暗電流による影響と、列ごとに生じる固定パタンノイズを精度良く抑制することができる。
【００８８】
本実施形態では、ＡＤ変換器２３０７によってデジタル化した第１の非有効画素領域２３０１の画素信号を使って有効画素領域２３０３の画素信号の減算処理を行うことで、固体撮像装置の暗電流による影響を抑制した。その代わりに、第１の非有効画素領域２３０１の画素信号をＡＤ変換器２３０７の黒レベル調整に用いることでＡＤ変換器２３０７によってＡＤ変換後の画素信号に含まれる暗電流成分を抑制しても良い。
【００８９】
本実施形態では、ＡＤ変換器２３０７によってデジタル化した画素信号を一旦フレームメモリ２３１６に蓄えたが、フレームメモリ２３１６を廃した構成でも構わない。例えば、図２１のようなフォーカルプレーン読出しではＮフレーム目の第２の非有効画素領域２３０２の画素信号を第２の平均化回路２３１０で平均化して第１のメモリ２３０９に格納する。そして、Ｎ＋１フレーム目の第１の非有効画素領域２３０１の画素信号を第１の平均化回路２３０８で平均化して第２のメモリ２３１１に格納する。得られた２つの平均値をＮ＋１フレーム目の有効画素領域２３０３の画素信号に対して減算すればフレームメモリ２３１６を省略することができる。
【００９０】
以上のように、第１〜第５の実施形態によれば、平均化するための非有効画素領域の行数が少ない場合でも、１フレームの間に垂直選択信号を複数行期間選択することによって、その画素信号を複数行出力することができる。複数行期間にわたって出力された画素信号を平均化して補正信号を算出することによって、補正信号に含まれるランダムノイズの影響を低減することができる。第６及び第７の実施形態も同様である。また、背景技術のように非有効画素領域の行数を多く持つ必要がないため、チップ面積を低減することができる。
【００９１】
また、背景技術のように複数フレームにわたる非有効画素領域の画素信号を平均化する必要がないため、デジタルスチルカメラでの単写といった１フレームだけの撮影モードでも高精度に固定パタンノイズの抑制をすることができる。
【００９２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態に関わる固体撮像装置の画素部平面図である。
【図２】ＣＭＯＳ型固体撮像装置の画素・読み出し回路・共通出力回路の回路図である。
【図３】ＣＭＯＳ型固体撮像装置の構成例を示すブロック図である。
【図４】本発明の第１の実施形態に関わる固体撮像装置のタイミングチャートである。
【図５】ＣＭＯＳ型固体撮像装置の垂直走査回路の回路図である。
【図６】本発明の第１の実施形態に関わる固体撮像装置のタイミングチャートである。
【図７】本発明の第１の実施形態に関わる固体撮像装置の画素信号の信号レベルを記載した概念図である。
【図８】本発明の第１の実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図である。
【図９】本発明の第２の実施形態に関わる固体撮像装置のタイミングチャートである。
【図１０】本発明の第２の実施形態に関わる固体撮像装置の画素信号の信号レベルを記載した概念図である。
【図１１】本発明の第２の実施形態に関わる固体撮像装置の画素信号の平均値とへインチ算出領域との対応を示した概念図である。
【図１２】本発明の第２の実施形態に関わる固体撮像装置の画素信号補正回路を含めたブロック図である。
【図１３】本発明の第３の実施形態に関わる固体撮像装置のタイミングチャートである。
【図１４】本発明の第４の実施形態に関わる固体撮像装置の画素・読み出し回路・共通出力回路の回路図である。
【図１５】本発明の第４の実施形態に関わる固体撮像装置のタイミングチャートである。
【図１６】本発明の第５の実施形態に関わる固体撮像装置のタイミングチャートである。
【図１７】本発明の第５の実施形態に関わる固体撮像装置の画素信号の信号レベルを記載した概念図である。
【図１８】本発明の第６の実施形態に関わる固体撮像装置の平面図と、読み出した画素信号の信号レベルを記載した概念図である。
【図１９】本発明の第６の実施形態に関わる固体撮像装置のタイミングチャートである。
【図２０】本発明の第７の実施形態に関わる固体撮像装置の固体撮像装置の画素信号の信号レベルを記載した概念図である。
【図２１】本発明の第７の実施形態に関わる固体撮像装置の画素信号の読出し方法を表した概念図である。
【図２２】本発明の第７の実施形態に関わる固体撮像装置において読み出した信号の平均値と平均値算出領域の関係を示した概念図である。
【図２３】本発明の第７の実施形態に関わる固体撮像装置を用いた撮像システムの構成図を示した図である。
【符号の説明】
【００９４】
１００、３００、８００、１２００、１８００  画素部
１０１、７００、８０１、１７００、１８０２  非有効画素領域
１０２、７０１、８０２、１００２、１１０１、１７０１、１８０１、２００２、２２０２、２３０３  有効画素領域
２００、３０１、１４００  画素
２０１、１４０１  フォトダイオード
２０２、１４０２  転送ＭＯＳトランジスタ
２０３、１４０３  増幅ＭＯＳトランジスタ
２０４、１４０４  リセットＭＯＳトランジスタ
２０５、１４０５  選択ＭＯＳトランジスタ
２０６、１４０６  垂直信号線
２０７、１４０７  定電流源
２０８、１４０８  クランプ容量
２０９、１４０９  クランプスイッチ
２１０、１４１０  帰還容量
２１１、２２２、１４１１、１４２２  増幅器
２１２、１４１２  Ｓ側転送スイッチ
２１３、１４１３  Ｎ側転送スイッチ
２１４、１４１４  Ｓ側信号保持容量
２１５、１４１５  Ｎ側信号保持容量
２１６、１４１６  Ｓ側水平転送スイッチ
２１７、１４１７Ｎ側水平転送スイッチ
２１８、１４１８  Ｓ側水平出力線
２１９、１４１９  Ｎ側水平出力線
２２０、１４２０  Ｓ側水平出力線リセットスイッチ
２２１、１４２１  Ｎ側水平出力線リセットスイッチ
３０２、８０３、１２０４、２３０４  垂直走査回路
３０３、８０５、１２０６、２３０６  水平走査回路
３０４、８０４、１２０５、２３０５  読み出し回路
５００  Ｄフリップフロップ
５０１  ＡＮＤゲート
７０２、１７０２  非有効画素領域の画素信号レベル（ＮＵＬＬ画素）
７０３、１００６、１７０３、２００４  有効画素領域の画素信号レベル
８０６、１２０７、２３０７  ＡＤ変換器
８０７、１２０８、１２１０、２３０８、２３１０  平均化回路
８０８、１２０９、１２１１、２３０９、２３１１  メモリ
８０９、１２１２、１２１３、２３１２、２３１３  減算器
１０００、１２０１、２０００、２２００、２３０１  第１の非有効画素領域
１００１、１２０２、２００１、２２０１、２３０２  第２の非有効画素領域
１００３、２００３  第１の非有効画素領域の画素信号レベル（暗電流成分を含む）
１００４  第２の非有効画素領域の画素信号レベル（暗電流成分を含む）
１００５  第２の非有効画素領域の画素信号レベル（暗電流成分はほぼ無視できる）
１１００  第１の非有効画素領域の平均値算出領域
１１０１  第２の非有効画素領域の平均値算出領域
１２１４、２３１４  黒レベル調整用オフセット値
１２１５、２３１５  加算器
１４２３  垂直信号線リセットスイッチ
２００５  第２の非有効画素領域の画素信号レベル（ＮＵＬＬ画素）
２３１６  フレームメモリ
【図１】
0005142703.tif 000002
【図２】
0005142703.tif 000003
【図３】
0005142703.tif 000004
【図４】
0005142703.tif 000005
【図５】
0005142703.tif 000006
【図６】
0005142703.tif 000007
【図７】
0005142703.tif 000008
【図８】
0005142703.tif 000009
【図９】
0005142703.tif 000010
【図１０】
0005142703.tif 000011
【図１１】
0005142703.tif 000012
【図１２】
0005142703.tif 000013
【図１３】
0005142703.tif 000014
【図１４】
0005142703.tif 000015
【図１５】
0005142703.tif 000016
【図１６】
0005142703.tif 000017
【図１７】
0005142703.tif 000018
【図１８】
0005142703.tif 000019
【図１９】
0005142703.tif 000020
【図２０】
0005142703.tif 000021
【図２１】
0005142703.tif 000022
【図２２】
0005142703.tif 000023
【図２３】
0005142703.tif 000024