(57)【要約】電圧電流変換機能、デジタル・アナログ変換機能及びガンマ補正機能を全て具備した半導体装置を提供する。  切替え回路１０１の入力端子１０２〜１０５から、デジタルの入力信号（電圧）を入力する。切替え回路１０１は、デジタル入力信号の値によって、入力端子１０２〜１０５が接続される電流源１１１〜１１６を選択する。各電流源１１１〜１１６は入力端子から信号に従って所定の大きさの電流を出力端子１０６へ出力する。このようにデジタル入力信号によって出力させる電流源を切替えることで、デジタル・アナログ変換と共にガンマ補正が行うことができる。
2004054114.tif 000002
【特許請求の範囲】
【請求項１】
ｍ個の電流源Ｉ１、Ｉ２、・・・、Ｉｍと、切替え回路とを有する半導体装置であって、
前記切替え回路は、ｎ個の入力端子Ｄ１、Ｄ２、・・・、Ｄｎと、
ｍ個の出力端子Ｏ１、Ｏ２、・・・、Ｏｍとを有し、
前記電流源Ｉｋと前記切替え回路の出力端子Ｏｋとが電気的に接続され（ｋ＝１〜ｍ）、
前記切替え回路は、前記切替え回路の入力端子Ｄ１、Ｄ２、・・・、Ｄｎに入力される信号を用いて、前記入力端子Ｄｋが接続される出力端子Ｏ１、Ｏ２、・・・、Ｏｍを選択することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記切替え回路は、さらに外部から入力される信号を用いて、前記入力端子Ｄｋが接続される出力端子Ｏ１、Ｏ２、・・・、Ｏｍを選択することを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置を具備することを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置を表示部に用いたことを特徴とする電子機器。
【請求項５】
ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有する半導体装置であって、
前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、
前記切替え回路において、前記入力端子の少なくとも１つには、１つ又は複数のスイッチが接続され、前記スイッチは前記ｍ個の出力端子のいずれか１つに接続され、
前記切替え回路は、前記ｎ個の入力端子の少なくとも１つの端子から入力される信号を用いて、前記スイッチのオンオフを制御することを特徴とする半導体装置。
【請求項６】
ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有する半導体装置であって、
前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、
前記切替え回路において、前記出力端子の少なくとも１つには、１つ又は複数のスイッチが接続され、前記スイッチは前記ｎ個の入力端子のいずれか１つに接続され、
前記切替え回路は、前記ｎ個の入力端子の少なくとも１つの端子から入力される信号を用いて、前記スイッチのオンオフを制御することを特徴とする半導体装置。
【請求項７】
請求項５又は６において、
前記切替え回路は、さらに外部から入力される信号を用いて、前記スイッチのオンオフの状態を制御することを特徴とする半導体装置。
【請求項８】
請求項５又は６において、前記スイッチはデジタル回路でなることを特徴とする半導体装置。
【請求項９】
請求項５又は６に記載の半導体装置を具備することを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置を表示部に用いたことを特徴とする電子機器。
【請求項１１】
ｎビットのデジタル電圧信号をアナログ電流信号に変換するためのデジタル・アナログ変換回路であって、
ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有し、
前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、
前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｍ個の出力端子の中から、前記ｎ個の入力端子が接続される出力端子を選択することを特徴とするデジタル・アナログ変換回路。
【請求項１２】
請求項１１において、
前記切替え回路は、さらに外部から入力される信号を用いて、前記ｍ個の出力端子の中から、前記ｎ個の入力端子が接続される出力端子を選択することを特徴とするデジタル・アナログ変換回路。
【請求項１３】
ｎビットのデジタル電圧信号をアナログ電流信号に変換するためのデジタル・アナログ変換回路であって、
ｍ個の電流源と、ｎ個の入力端子、ｍ個の出力端子、ｍ個のスイッチユニットを有する切替え回路とを有し、
前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、
前記ｍ個の出力端子はそれぞれ相異なる前記スイッチユニットの１つに接続され、
前記ｍ個のスイッチユニットはそれぞれ１個又は複数個の入力端子に接続され、
前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｍ個のスイッチユニットを制御し、前記出力端子に接続される入力端子を選択することを特徴とするデジタル・アナログ変換回路。
【請求項１４】
請求項１３において、前記切替え回路は、さらに外部からの入力信号を用いて、前記ｍ個のスイッチユニットを制御することを特徴とするデジタル・アナログ変換。
【請求項１５】
ｎビットのデジタル電圧信号をアナログ電流信号に変換するためのデジタル・アナログ変換回路であって、
ｍ個の電流源と、ｎ個の入力端子、ｍ個の出力端子及びｋ個（１≦ｋ＜ｍ）のスイッチユニットとを有する切替え回路とを有し、
前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、
前記ｍ個の出力端子のうち、ｋ個の出力端子は相異なる前記スイッチユニットの１つに接続され、他のｍ−ｋ個の出力端子は前記スイッチユニットを介さずに前記入力端子の少なくとも１つに接続され、
前記ｋ個のスイッチユニットはそれぞれ１個又は複数個の入力端子に接続され、
前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｋ個のスイッチユニットを制御し、前記出力端子に接続される入力端子を選択することを特徴とするデジタル・アナログ変換回路。
【請求項１６】
請求項１５において、前記切替え回路は、さらに外部からの入力信号を用いて、前記ｍ個のスイッチユニットを制御することを特徴とするデジタル・アナログ変換。
【請求項１７】
請求項１１乃至１６のいずれか１項において、前記スイッチユニットはデジタル回路でなることを特徴とするデジタル・アナログ変換回路。
【請求項１８】
請求項１１乃至１６のいずれか１項に記載のデジタル・アナログ変換回路を信号線駆動回路に含むことを特徴とする表示装置。
【請求項１９】
請求項１８に記載の表示装置を表示部として用いたことを特徴とする電子器機。
【発明の詳細な説明】
【技術分野】  本発明は、ガンマ補正機能を有する半導体装置の技術に関する。より詳細には、デジタル・アナログ変換機能と電圧電流変換機能とガンマ補正機能が一体化した半導体装置の技術に関する。
【背景技術】  近年、自発光素子を画素に用いたディスプレイとして、有機ＥＬ（有機エレクトロルミネッセンス（有機ＬＥＤ、ＯＬＥＤなどとも言う。））ディスプレイが注目されている。特に、各画素に薄膜トランジスタ（ＴＦＴ）を配置したアクティブ型の有機ＥＬディスプレイは、活発に研究が行われている。
有機ＥＬディスプレイの最も基本的な画素構成としては、１画素に２個のＴＦＴを用いたものが使用されている。一方のＴＦＴは、画像信号を画素に入力するかどうかを制御する機能を有しており、選択用ＴＦＴなどと呼ばれている。他方のＴＦＴは、有機ＥＬ素子にどれくらいの電流を流すかを制御する機能を有しており、駆動用ＴＦＴなどと呼ばれている。駆動用ＴＦＴのゲート・ソース間電圧の大きさにより、有機ＥＬ素子に流れる電流値を制御できる。
しかしながら、駆動用ＴＦＴは、画素によって、電流特性がばらついてしまう、という問題点がある。その結果、有機ＥＬ素子に流れる電流値がばらつき、輝度ムラが生じてしまう。
そこで、有機ＥＬ素子に流れる電流値がばらつかないようにするため、様々な画素構成が検討されている。その内の一つとして、輝度を決めるのに、画素に入力する画像信号を電圧にするのではなく、電流で行うタイプの画素が開発されている（例えば、以下に示す文献１〜３を参照。）。本明細書においてこのタイプの画素を「電流入力型画素」と呼ぶことにする。電流入力型画素では、画像信号に応じた値を持つ信号電流を画素に入力する。すると、信号電流に応じた大きさの電流が有機ＥＬ素子に流れる。そのため、ＴＦＴの電流特性やトランジスタサイズなどが画素ごとにばらついても、有機ＥＬ素子に流れる電流値は信号電流に応じた大きさになるため、輝度ムラを防止することができる。
このような電流入力型画素では、画像信号として電流を用いている。そのため、画像信号に応じた大きさの電流を画素に供給する手段、つまり、駆動回路が必要となる。そのため、電流入力型画素のための駆動回路が検討されている（例えば、以下に示す文献４を参照。）。
図３２に文献４に記載されている駆動回路の一部を示す。図３２の駆動回路は４ビットのデジタル電圧信号を入力し、アナログ電流信号を出力する回路である。つまり、電圧信号を電流信号に変換する機能と、デジタル値をアナログ値に変換する機能とを合わせ持っている。４ビット入力であるため、電流源として動作するＴＦＴとして４個のＴＦＴ３２０６〜３２０９が配置されている。
次に、図３２の動作について説明する。まず、入力端子３２０２〜３２０５に、各ビットのデジタル電圧信号が入力される。入力端子３２０２に最下位ビットのデジタル電圧信号が入力され、入力端子３２０５に最上位ビットのデジタル電圧信号が入力されるものとする。入力端子３２０２〜３２０５は、ＴＦＴ３２０６〜３２０９のゲート端子に接続されているため、入力端子３２０２〜３２０５に入力されるデジタル電圧信号によって、ＴＦＴ３２０６〜３２０９は、各々、オン状態もしくはオフ状態のいずれかになる。そして、オン状態になったＴＦＴから電流が流れ、キルヒホッフの電流法則により、ＴＦＴ３２０６〜３２０９から流れる電流の総和が、出力端子３２０１から出力される。出力端子３２０１から出力される電流はアナログ値を表している。
つまり、ＴＦＴ３２０６〜３２０９は、電流源として動作しており、電流を出力するかどうかは、入力端子３２０２〜３２０５から入力されるデジタル電圧によって制御される。
ＴＦＴ３２０６〜３２０９は、ゲート長Ｌが全て同一である。ゲート幅ＷはＴＦＴによって異なっている。ＴＦＴ３２０６のゲート幅Ｗが最も小さく、ＴＦＴ３２０９のゲート幅が最も大きい。そして、各ＴＦＴのゲート幅は、図面左側に配置されたＴＦＴに対して２倍づつに大きくなっている。そのため、最下位ビット用の電流源であるＴＦＴ３２０６から流れる電流の大きさをＩ０とすると、ＴＦＴ３２０７から流れる電流の大きさは２×Ｉ０、ＴＦＴ３２０８から流れる電流の大きさは４×Ｉ０、ＴＦＴ３２０９から流れる電流の大きさは８×Ｉ０となる。
従って、電流を出力させるか否かを、ＴＦＴ３２０６〜３２０９ごとに制御することによって、出力端子３２０１から４ビット分、つまり１６通りの大きさの電流を出力させることができる。例えば、入力端子３２０３と３２０４にオン状態となるデータを入力すると、出力端子３２０１からは、２×Ｉ０の電流と４×Ｉ０の電流との総和、つまり、６×Ｉ０の大きさの電流が流れる。入力端子３２０２と３２０３と３２０４にオン状態となるデータを入力すると、出力端子３２０１からは、Ｉ０の電流と２×Ｉ０の電流と４×Ｉ０の電流との総和、つまり、７×Ｉ０の大きさの電流が流れる。このようにして、入力端子３２０２〜３２０５に入力されるデジタル電圧信号に応じた大きさのアナログ電流信号が出力端子３２０１から出力される。
そのため、電流入力型画素に信号電流を入力する駆動回路として、図３２の駆動回路を用いると１６階調の表示を行えることになる。
図３３は、図３２のデジタル・アナログ変換回路に対応させたブロック図である。電流源３３１１には、入力端子３３１２と、出力端子３３１３がある。入力端子３３１２には、入力端子３２０２が接続されている。出力端子３３１３は、出力端子３２０１に接続されている。４つの電流源３３１１はそれぞれ、図３２のＴＦＴ３２０６〜３２０９に対応し、四角形の中の文字は、それぞれ、電流源３３１１から流れる電流の大きさを示している。このような電流源が、複数個並列に配置されている。
以下に、上述した参考文献について列挙する。
（文献１）  国際公開第０１／０６４８４号パンフレット
（文献２）  特表２００２−５１４３２０号公報
（文献３）  特表２００２−５１７８０６号公報
（文献４）  「アナログ−サーキット  シミュレーション  オブ  ザ・カレント−プログラムド  アクティブ−マトリックス  ピクセル  エレクトロ−ド  サーキット  ベイスド  オン  ポリ−シリコン  ＴＦＴ  フォー  オーガニック  ライト−エミッティング  ディスプレイ（Ａｎａｌｏｇ−Ｃｉｒｃｕｉｔ  Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｃｕｒｒｅｎｔ−Ｐｒｏｇｒａｍｍｅｄ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｐｉｘｅｌ  Ｅｌｅｃｔｒｏｄｅ  Ｃｉｒｃｕｉｔｓ  Ｂａｓｅｄ  ｏｎ  Ｐｏｌｙ−Ｓｉ  ＴＦＴ  ｆｏｒ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙｓ）」、ＡＭ−ＬＣＤ’０１、ｐ２２３−２２６
【発明の開示】
【発明が解決しようとする課題】  ところで、人間の目が感じる明るさと光の強度とは比例関係にない。光の強度が２倍になっても、人間の目では必ずしも２倍明るくなったとは感じない。そのため、人間の感じる明るさ（視感度）に応じて、表示装置から出る光の強度を補正する必要がある。このように、表示装置において光の強度を補正することはガンマ補正と呼ばれている。
一方、上述の図３２や図３３に示すような従来のデジタル・アナログ変換回路では、入力端子と電流源が１対１で対応し、各ビットに対応した電流源から電流が出力されるかどうかを制御し、各電流源から出力される電流の総和が出力端子３２０１から出力されている。したがって、入力端子３２０２〜３２０５に入力されるデジタル電圧と出力端子３２０１から出力されるアナログ電流とは正比例の関係になっている。
分かりやすくするために、図３４に、図３３のデジタル・アナログ変換回路における入力される階調数と出力される電流の大きさの関係をグラフに示す。横軸に階調数、縦軸に電流をとっている。図３４のように、階調数が増えると、それに正比例して電流値が大きくなっており、全域にわたって、階調数と電流の関係は１つの一次関数で表されている。
そのため、図３２、３３のような従来例のデジタル・アナログ変換回路では、入力されるデジタル電圧と、出力されるアナログ電流の間の関係を非線形にすることができない。したがって、ガンマ補正を行うことができない。
本発明は上記の問題点を鑑みてなされたものであり、ガンマ補正を行うことができる半導体装置を提供することを課題とする。より詳しくは、デジタル・アナログ変換機能と電圧電流変換機能とガンマ補正機能とが一体化した半導体装置を提供することを課題とする。
【課題を解決するための手段】  上記の問題点を解決するために、本発明に係る半導体装置はｍ個の電流源Ｉ１、Ｉ２、・・・、Ｉｍと、切替え回路とを有し、前記切替え回路は、ｎ個の入力端子Ｄ１、Ｄ２、・・・、Ｄｎと、ｍ個の出力端子Ｏ１、Ｏ２、・・・、Ｏｍとを有し、前記電流源Ｉｋと前記切替え回路の出力端子Ｏｋとが電気的に接続され（ｋ＝１〜ｍ）、前記切替え回路は、前記切替え回路の入力端子Ｄ１、Ｄ２、・・・、Ｄｎに入力される信号を用いて、前記入力端子Ｄｋが接続される出力端子Ｏ１、Ｏ２、・・・、Ｏｍを選択することを特徴とする。
また、本発明に係る半導体装置は、ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有する半導体装置であって、前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、前記切替え回路において、前記入力端子の少なくとも１つには、１つ又は複数のスイッチが接続され、前記スイッチは前記ｍ個の出力端子のいずれか１つに接続され、前記切替え回路は、前記ｎ個の入力端子の少なくとも１つの端子から入力される信号を用いて、前記スイッチのオンオフを制御することを特徴とする。
あるいは、前記切替え回路において、前記出力端子の少なくとも１つには、１つ又は複数のスイッチが接続され、前記スイッチは前記ｎ個の入力端子のいずれか１つに接続され、前記切替え回路は、前記ｎ個の入力端子の少なくとも１つの端子から入力される信号を用いて、前記スイッチのオンオフを制御することを特徴とする。
上記構成を有する半導体装置の切替え回路は、さらに外部から入力される信号を用いて、前記スイッチのオンオフの状態を制御するようにしてもよい。
上記構成を有することにより、１つの入力端子が複数の電流源に接続できるように、あるいは１つの電流源に対して複数の入力端子が接続できるようになるため、入力信号と出力される電流との関係を様々に設定することができる。
更に、上記の問題点を解決するために、本発明はｎビットのデジタル電圧信号をアナログ電流信号に変換するためのデジタル・アナログ変換回路であって、ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有し、前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｍ個の出力端子の中から、前記ｎ個の入力端子が接続される出力端子を選択することを特徴とするデジタル・アナログ変換回路。ｍ個の電流源と、ｎ個の入力端子及びｍ個の出力端子を有する切替え回路とを有し、前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｍ個の出力端子の中から、前記ｎ個の入力端子が接続される出力端子を選択することを特徴とする。
また、本発明のｎビットのデジタル電圧信号をアナログ電流信号に変換するためのデジタル・アナログ変換回路の他の構成は、ｍ個の電流源と、ｎ個の入力端子、ｍ個の出力端子、ｍ個のスイッチユニットを有する切替え回路とを有し、前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、前記ｍ個の出力端子はそれぞれ相異なる前記スイッチユニットの１つに接続され、前記ｍ個のスイッチユニットはそれぞれ１個又は複数個の入力端子に接続され、前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて前記ｍ個のスイッチユニットを制御し、前記出力端子に接続される入力端子を選択することを特徴とする。
あるいは、ｍ個の電流源と、ｎ個の入力端子、ｍ個の出力端子及びｋ個（１≦ｋ＜ｍ）のスイッチユニットとを有する切替え回路とを有し、前記ｍ個の電流源はそれぞれ相異なる前記出力端子の１つに接続され、前記ｍ個の出力端子のうち、ｋ個の出力端子は相異なる前記スイッチユニットの１つに接続され、他のｍ−ｋ個の出力端子は前記スイッチユニットを介さずに前記入力端子の少なくとも１つに接続され、前記ｋ個のスイッチユニットはそれぞれ１個又は複数個の入力端子に接続され、前記切替え回路は、前記ｎビットのデジタル電圧信号の少なくとも１つの信号を用いて、前記ｋ個のスイッチユニットを制御し、前記出力端子に接続される入力端子を選択することを特徴とする。
上記本発明に係るデジタル・アナログ変換回路において、前記スイッチユニットをＡＮＤ回路、ＯＲ回路などのデジタル回路を用いて構成することができる。
また、本発明に係るデジタル・アナログ変換回路は、エレクトロルミネッセンス表示装置などの信号線駆動回路に好適に用いることができる。
【発明の効果】  従来の回路では、入力される信号の階調数と出力される電流値の関係は１つの正比例関数であった。これに対して、本発明では、入力される信号の階調数と出力される電流値の関係を階調数を複数の領域ごとにわけ、予め領域ごとに関数を適宜に設定し、入力信号に基づいて、出力される電流値が所期の関数となるように、入力端子が接続される電流源を切替えることにより、ガンマ補正を可能にしたものである。
また、階調数に対応する入力信号と、その他の外部の制御信号を用いて、入力端子と電流源との接続を切替えるようにすることにより、同じ階調数に対して、複数の関数を選択することができる。例えば、本発明をエレクトロルミネッセンスディスプレイに適用した場合、劣化により輝度が低減した場合、電流値が高くなるような関数に切替えるようにすれば、輝度の低下を補償することができる。
また、本発明は、入力信号をデジタル電圧信号とすることにより、ガンマ補正機能だけでなく、デジタル・アナログ変換機能と電圧電流変換機能をも有するものとすることができる。したがって、デジタル・アナログ変換機能と電圧電流変換機能とガンマ補正機能とが一体化した半導体装置を提供することができる。これらの機能が一体化しているため、専用のＩＣを用いる必要がなく、コストダウンをはかることができる。
【図面の簡単な説明】  図１は、本発明のガンマ補正機能を備えた半導体装置のブロック回路説明する図である。
図２は、本発明の切替え回路の構成を説明するブロック回路図である。
図３は、本発明の切替え回路又はスイッチ回路の部分的な構成図である。
図４は、本発明の切替え回路又はスイッチ回路の部分的な構成図である。
図５は、本発明のデジタル・アナログ変換回路の回路図である。
図６は、図５のデジタル・アナログ変換回路の動作を説明する図である。
図７は、図５のデジタル・アナログ変換回路の動作を説明する図である。
図８は、図５の変形例を説明する図を示す図である。
図９は、図８の変形例を説明する図を示す図である。
図１０は、本発明のデジタル・アナログ変換回路の入力（階調数）と出力（電流値）の関係を示すグラフである。
図１１は、本発明のデジタル・アナログ変換回路の回路図である。
図１２は、本発明のデジタル・アナログ変換回路の回路図である。
図１３は、本発明のデジタル・アナログ変換回路の回路図である。
図１４は、図１３のデジタル・アナログ変換回路の動作を説明する図である。
図１５は、図１３のデジタル・アナログ変換回路の動作を説明する図である。
図１６は、本発明のデジタル・アナログ変換回路の回路図である。
図１７は、図１６のデジタル・アナログ変換回路の動作を説明する図である。
図１８は、図１６のデジタル・アナログ変換回路の動作を説明する図である。
図１９は、本発明のデジタル・アナログ変換回路の入力（階調数）と出力（電流値）の関係を示すグラフである。
図２０は、本発明のデジタル・アナログ変換回路の回路図である。
図２１は、図２０の領域判定信号出力回路の構成例を説明する図である。
図２２は、図２０のスイッチユニットの構成例を説明する図である。
図２３は、本発明のデジタル・アナログ変換回路の入力（階調数）と出力（電流値）の関係を示すグラフである。
図２４は、本発明のデジタル・アナログ変換回路の回路図である。
図２５は、本発明の電流源の構成一例を示す説明する図である。
図２６は、本発明の電流源の構成一例を示す説明する図である。
図２７は、本発明の電流源の構成一例を示す説明する図である。
図２８は、本発明の表示装置の構成を示すブロック図である。
図２９は、図２８の表示装置におけるデジタル・アナログ変換回路と画素の接続を説明する図である。
図３０は、本発明が適用される電子機器の図である。
図３１は、本発明の回路の入力（階調数）と出力（電流値）の関係を示すグラフである。
図３２は、従来のデジタル・アナログ変換回路の構成を説明する図である。
図３３は、図３２の回路に対応するデジタル・アナログ変換回路のブロック回路図である。
図３４は、図３３のデジタル・アナログ回路の入力（階調数）と出力（電流値）の関係を示すグラフである。
発明を実施する最良の形態
（実施の形態１）
本実施の形態では、本発明におけるガンマ補正の原理について説明する。
まず、階調数に関して、ある範囲ごとの複数の領域に分割する。
そして、分割された１つの領域内において、階調数と電流の関係を、グラフを用いて表すと、その関係は所定の形状を持つ線となるようにする。つまり、１つの領域内においては階調数と電流とはある１つの関数を用いて表すことができるようにする。もっとも単純な場合は、階調数と電流の関係をグラフを用いて表すと、その関係は直線になり、階調数と電流との関係を表す関数は１つの１次式になる。
そして、階調数の各々の領域ごとに、階調数と電流との関係を表す関数を異ならせるようにする。例えば、階調数と電流の関係を一次関数を用いて表した場合、各々の領域ごとにその傾きを異ならせるようにする。その結果、領域全体として階調数と電流の関係を表すグラフは、各領域内での階調数と電流の関係を表すグラフが直線の場合は、折れ線状のグラフになる。
また、階調数が分割された領域のうちのどの領域に属するかを、入力端子から入力されたデータを用いて判断する。この入力されたデータが階調数に対応するからである。この判断結果を用いて、階調数と電流との関係を表す関数のいずれを選択すればよいかを決定する。つまり、入力されたデータによって、階調数と電流との関係を表す関数に関して、用いる関数が切り替わることとなる。
このように、階調数と電流との関係を表す関数を分割された領域毎に適宜設定し、階調数に応じて使用される関数を切替えることにより、ガンマ補正を行えるようする。
以上に説明したガンマ補正の原理を実現するため、入力端子から入力される信号が、どの電流源に入力されるかを、入力端子から入力される信号の値によって、入力端子が接続される電流源を切替える機能を備えた回路を用いればよい。
なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性は特に限定されない。オフ電流がより少ない方の極性のトランジスタを用いることが望ましい場合がある。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。
また、スイッチとして動作させるトランジスタのソース端子の電位が低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近いときは、ｎチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が高電位側電源（Ｖｄｄなど）に近いときは、ｐチャネル型トランジスタを用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型にしてもよい。
本発明におけるトランジスタは、材料、手段、製造方法の種類を問わないし、どのようなタイプのトランジスタでもよい。例えば、薄膜トランジスタ（ＴＦＴ）でもよい。ＴＦＴのなかでも、半導体層が非晶質（アモルファス）のものでもよいし、多結晶（ポリクリスタル）でも、単結晶のものでもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタでもよいし、ＳＯＩ基板において作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジスタでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物やカーボンナノチューブで形成されたトランジスタでもよい。また、ＭＯＳ型トランジスタでもよいし、バイポーラ型トランジスタでもよい。
図３４に示すように、従来では階調数と電流の関係を表すグラフは階調の全域にわたって１つの直線であった。本実施の形態では、階調数と電流の関係を表すグラフを折れ線状にするための原理について述べる。
例として、図３１に、３つの領域に分割した場合の階調数と電流の関係を表すグラフを示す。階調数がＧ０〜Ｇ１までの領域、Ｇ１〜Ｇ２までの領域、Ｇ２〜Ｇ３までの領域、という様に分割する。各々の領域において、階調数と電流の関係を表すグラフの傾きが異なっている。
まず、折れ線状にするための原理を説明する前に、一般的な数値の表し方について説明する。通常は、数値Ｌは、基数を元にして、以下の式（１）のように表すことができる。なお、例として、桁数は６とする。
Ｌ＝ｆ＊Ｂ５＋ｅ＊Ｂ４＋ｄ＊Ｂ３＋ｃ＊Ｂ２＋ｂ＊Ｂ１
＋ａ＊Ｂ０・・・（１）
Ｂが基数にあたる。例えば、１０進数の場合は、基数が１０になり、２進数の場合は、基数が２となる。ｆ〜ａは各桁の数字であり、通常は、ｆｅｄｃｂａという様に記述する。ここでは、６桁であるとしているので、ｆ〜ａまでの６個の数字を用いて表す。
また、桁数から１を引いた値で基数をべき乗にしたものを、Ｙ［５］〜Ｙ［０］で表すと、式（１）は、式（２）のように表現することができる。
Ｌ＝ｆ＊Ｙ［５］＋ｅ＊Ｙ［４］＋ｄ＊Ｙ［３］＋ｃ＊Ｙ［２］
＋ｂ＊Ｙ［１］＋ａ＊Ｙ［０］・・・（２）
よって、式（１）から１０進数で、３２１８６７という数は、次の式（３）のように表すことができる。
Ｌ＝３＊１０５＋２＊１０４＋１＊１０３＋８＊１０２＋６＊１０１
＋７＊１００・・・（３）
また、２進数で、１０１１０１という数は次の式（４）のように表すことができる。
Ｌ＝１＊２５＋０＊２４＋１＊２３＋１＊２２＋０＊２１
＋１＊２０・・・（４）
このように、数値は、各桁の数字（ｆ〜ａ）と、桁数から１を引いた値で基数をべき乗にした比例係数（Ｙ［５］〜Ｙ［０］）とを掛け合わせ、それらを加算することで表現できる。
以上の数値の表現方法を用いて、階調数と電流の関係を表すグラフを折れ線状にするための原理について述べる。
図３１に示したように、階調数と電流の関係を表すグラフは、各領域毎に異なった傾きをもつ直線のグラフになるとする。階調数と電流の関係を表すグラフの傾きを変えるためには、各領域毎に各桁の数値とかけ算をする比例係数（Ｙ［５］〜Ｙ［０］）の大きさを変えるようにする。あるいは、各領域毎に基数の大きさを変えるようにしてもよい。
以下に、図３１の階調数と電流の関係のグラフを表す式の導出方法を説明する。
まず、階調数がＧ０〜Ｇ１までの領域では、基数を用いる場合は、式（５）のように表されるとする。ここで、Ｃが基数である。
Ｌ＝ｆ＊Ｃ５＋ｅ＊Ｃ４＋ｄ＊Ｃ３＋ｃ＊Ｃ２＋ｂ＊Ｃ１
＋ａ＊Ｃ０・・・（５）
式（５）をより一般的な記述にすると、式（６）のようになる。ここで、Ｃ［５］〜Ｃ［０］は比例係数である。Ｃ［５］〜Ｃ［０］の比例係数は必ずしも式（５）における基数Ｃのべき乗になっている必要はない。
Ｌ＝ｆ＊Ｃ［５］＋ｅ＊Ｃ［４］＋ｄ＊Ｃ［３］＋ｃ＊Ｃ［２］
＋ｂ＊Ｃ［１］＋ａ＊Ｃ［０］・・・（６）
階調数がＧ１〜Ｇ２までの領域では、基数を用いる場合は、式（７）のように表される。ここで、Ｄは基数である。また、階調数がＧ１のときの電流値、つまり、階調数がＧ０〜Ｇ１の領域とＧ１〜Ｇ２の領域との境界における電流値をＬ１とする。
Ｌ＝Ｌ１＋ｆ＊Ｄ５＋ｅ＊Ｄ４＋ｄ＊Ｄ３＋ｃ＊Ｄ２
＋ｂ＊Ｄ１＋ａ＊Ｄ０・・・（７）
式（７）をより一般的な記述にすると、式（８）のようになる。ここで、Ｄ［５］〜Ｄ［０］は比例係数である。Ｄ［５］〜Ｄ［０］の比例係数は、必ずしも、式（７）における基数Ｄのべき乗になっている必要はない。
Ｌ＝Ｌ１＋ｆ＊Ｄ［５］＋ｅ＊Ｄ［４］＋ｄ＊Ｄ［３］＋ｃ＊Ｄ［２］
＋ｂ＊Ｄ［１］＋ａ＊Ｄ［０］・・・（８）
最後に、階調数がＧ２〜Ｇ３までの領域について、同様に基数を用いて表すこととすると、式（９）のように表される。ここでＥが基数である。また、階調数がＧ２のときの電流値、つまり、階調数がＧ１〜Ｇ２の領域とＧ２〜Ｇ３の領域との境界における電流値をＬ２とする。
Ｌ＝Ｌ２＋ｆ＊Ｅ５＋ｅ＊Ｅ４＋ｄ＊Ｅ３＋ｃ＊Ｅ２＋ｂ＊Ｅ１
＋ａ＊Ｅ０・・・（９）
より一般的な記述にすると、式（１０）のようになる。ここで、Ｅ［５］〜Ｅ［０］は、比例係数である。Ｅ［５］〜Ｅ［０］の比例係数は、必ずしも、式（９）における基数Ｅのべき乗になっている必要はない。
Ｌ＝Ｌ２＋ｆ＊Ｅ「５］＋ｅ＊Ｅ［４］＋ｄ＊Ｅ「３］＋ｃ＊Ｅ［２］
＋ｂ＊Ｅ［１］＋ａ＊Ｅ［０］・・・（１０）
階調数の領域毎に、式（６）、（８）及び（１０）における各桁の数（ｆ〜ａ）とかけ算をする比例係数（Ｃ［５］〜Ｃ［０］、Ｄ［５］〜Ｄ［０］、Ｅ［５］〜Ｅ［０］）の大きさを変えるようにする。あるいは、領域毎に基数（Ｃ、Ｄ、Ｅ）の大きさを変えるようする。このようにすることにより、領域毎に階調数と電流の関係を表すグラフは異なった傾きをもつ直線のグラフになる。その結果、領域全体として、階調数と電流の関係を表すグラフは折れ線状になる。
したがって、階調数での領域の分割数や、各領域の階調数の範囲や、領域毎のグラフの傾きを変えることにより、任意にガンマ補正を行うことができる。図３１のグラフから明らかなように、１つの領域においては階調数と電流の関係は一次関数であるが、分割した領域の数を多くなれば、全領域における一次関数の集合（折れ線状のグラフ）を非線形関数と近似させることもできる。
また、本実施の形態では、階調数と電流との関係を例にして述べたが、これに限定されない。階調数以外の数値と電流との関係に適用してもよいし、電流以外の数値と階調数との関係に適用してもよい。
（実施の形態２）
前述した実施の形態１では、階調数と電流の関係を表すグラフを、領域毎に異なった傾きを折れ線状のグラフにするための原理について述べた。本実施の形態では、実施の形態１で説明した原理を利用して、入力信号の階調数と、出力される電流値との関係が折れ線状のグラフになるようにするため回路を構成するための原理について説明する。
図１に、本発明の回路の概略図を示す。例として、２進数で４桁、つまり、４ビットの信号を入力する場合を説明する。
従来のデジタル・アナログ変換回路は、図３３に示すように、入力ビット数と電流源３３１１の数は一致し、各入力端子３２０２〜３２０５は１つの電流源３３１１に直列に接続されている。
一方、本実施の形態では、図１に示すように、各入力端子１０２〜１０５は、切替え回路１０１を介して、並列に配置された複数の電流源１１１〜１１４に接続されている。
また、入力ビット数（入力端子の総数）と電流源の数とは必ずしも一致するものではない。切替え回路１０１の各出力端子には、それぞれ、電流源１１１〜１１６の入力端子１２１〜１２６が接続されている。電流源１１１〜１１６の出力端子１３１〜１３６はそれぞれ出力端子１０６に接続されている。
各電流源１１１〜１１６の図中に示すａ＊Ｉ０、ｂ＊Ｉ０．．．ｆ＊Ｉ０などは、当該電流源１１１〜１１６から出力される電流の値（本明細書中では、「電流源の大きさ」ともいう。）を示す。他の図面についても同様である。
なお、本明細書において、接続されているとは、電気的に接続されていることと同義である。したがって、間に、別の素子などが配置されていてもよい。
切替え回路１０１は、各入力端子１０２〜１０５と並列に配置された各電流源１１１〜１１６との接続状態を、各入力端子１０２〜１０５から入力される信号や制御信号などによって切替える。
実施の形態１において説明したように、本発明のガンマ補正の原理は、階調数によって、例えば式（６）、（８）、（１０）のいずれの式を用いるかを切替えるものである。切替え回路１０１は、入力端子１０２〜１０５から入力される信号から階調数が属する領域を判断し、各入力端子１０２〜１０５が接続されるべき電流源を、電流源１１１〜１１６の中から選択する機能を有する。よって切替え回路１０１の動作は、階調数よって、式（６）、（８）、（１０）のどの式を用いるかを切替えていることに相当する。これにより、階調数と出力端子１０６から出力される電流の関係を表すグラフを、図３１に示すような各領域毎に異なった傾きをもつ直線のグラフにすることができる。
図２に、切替え回路１０１の内部構成の例を示す。なお、各図面において、同じ符号を付したものは同じ構成要素を示しているものとする。
各入力端子１０２〜１０５からの信号は、領域判定回路２０１と、スイッチグループ２０２とに入力される。領域判定回路２０１では、各入力端子１０２〜１０５から入力される信号を用いることにより、入力される信号が階調数のどの領域に属するかを判定する。領域判定回路２０１で得られた情報を表す信号２０３は、スイッチグループ２０２に入力される。スイッチグループ２０２では、領域判定回路２０１から入力された情報を表す信号２０３を元にして、各入力端子１０２〜１０５が、どの大きさの電流源と接続されればよいかを切替える。スイッチグループ２０２では、領域判定回路２０１からの信号２０３だけではなく、外部から入力される制御信号２０４も用いて、各入力端子１０２〜１０５と電流源１１１〜１１６との接続を切替える場合がある。必ずしも、制御信号２０４は必要ではない。
図２では、切替え回路１０１において領域判定回路２０１と、スイッチグループ２０２とを、明確に他の回路として分離して説明しているが、両者が一体化しており、明確に分離できない場合も多く、領域判定回路２０１と、スイッチグループ２０２とが一体不可分な切替え回路１０１も本発明に含まれる。
図１、図２において、電流源を示す矩形の中に記載されている「ａ＊Ｉ０」、「ｂ＊Ｉ０」などの文字列は、各電流源１１１〜１１６から出力される電流の値を示している。電流源の出力の表し方は他の図面でも同様である。
これらの電流値は、式（６）、（８）、（１０）における比例係数（Ｃ［５］〜Ｃ［０］、Ｄ［５］〜Ｄ［０］、Ｅ［５］〜Ｅ［０］）に対応した大きさになっている。したがって、電流源を何個並列に配置すればよいか、また、各々の電流源から出力される電流の値をどれくらいにすればよいかは、階調数の領域の分割数や、各領域の階調数の範囲の幅や、領域毎のグラフの傾きなどにより、設定することができる。
例えば、ある領域において、あるビットの入力端子がある電流源の入力端子に接続され、別の領域では、別のビットの入力端子が当該電流源と同じ大きさの電流源と接続されることを想定する。そのような場合は、電流源を２つの領域で共用することができる。
このように、１つの電流源に対して複数の入力端子と接続できるようにしたりすることにより、電流源の個数を少なくすることができる。電流源の個数が少なくなることにより、レイアウト面積が小さくできたり、回路規模が小さくなるため、歩留まりが向上したり、動作を簡単にしたりすることができる。
次に、図３、図４を用いて、切替え回路１０１又はスイッチグループ２０２の具体的な構成を説明する。図３、４には、切替え回路１０１、もしくはスイッチグループ２０２の部分的な回路図を示す。図３は、１つの入力端子が、スイッチユニットを介して複数の電源線と接続される例を示しており、一方、図４は複数の入力端子が１つの電流源に接続される例を示している。
まず、図３の場合について説明する。図３では、簡単のため、１つの入力端子に対して、３つのスイッチ、３つの電流源３１１〜３１３を用いる場合を示す。入力端子３０１には、Ｘビットの信号が入力されるとする。３つのスイッチ３０３〜３０５が並列に接続され、各スイッチ３０３〜３０５に対して直列に電流源３１１〜３１３の入力端子が接続されている。各電流源３１１〜３１３の出力端子は、それぞれ、出力端子１０６に接続されている。スイッチ３０３〜３０５をまとめた回路３０２が、切替え回路１０１もしくはスイッチグループ２０２の一部分をなすスイッチユニットとなる。前記回路３０２は、領域判定回路２０１から入力される信号などを用いて制御される。
図３に図示のとおり、スイッチと電流源の組みを３つ配置することにより、最低でも、階調数が３つの領域に分割されている場合に適用することができる。つまり、スイッチ３０３〜３０５のうちのどれか１つずつを導通状態にすることにより、３つの電流源３１１〜３１３から１つずつ、入力端子３０１が接続されるものを選択することができるからである。さらに、スイッチ３０３〜３０５を同時に複数個導通状態にすることにより、入力端子３０１が接続される電流源３１１〜３１３の組合せを３とおり以上にすることができるため、階調数が分割される領域の数を３つよりも多くすることが可能となる。
また、Ｘビット以外の信号が入力される場合も、それぞれ、同様に配置することができる。また、１つの電流源に対して、複数のビットの信号が入力されるようにすれば、電流源の総数を減らすことができる。
そこで、図４に、１つの電流源に対して複数の入力端子が接続される場合の回路の例を示す。簡単のため入力端子が３個の場合を示す。
入力端子４０１〜４０３は、それぞれ、スイッチ４０５〜４０７を介して、電流源４１１の入力端子に接続されている。また電流源４１１の電源出力端子は出力端子１０６に接続されている。
スイッチ４０５〜４０７をまとめた回路４０４が切替え回路１０１もしくはスイッチグループ２０２の一部分を成すスイッチユニットとなる。前記回路４０４は領域判定回路２０１から入力される信号などを用いて制御される。
このように、３つのスイッチ４０５〜４０７を配置することにより、最低でも、階調数が３つの領域に分割されている場合に適用することができる。つまり、スイッチ４０５〜４０７のうちのいずれか１つを導通状態にすることにより、電流源４１１に接続される３つの入力信号を選択することができる。このように、１つの電流源が接続できる入力端子を複数設けることで、１つの電流源を複数の領域で使用することができ、電流源の総数を減らすことができる。
実際の切替え回路１０１もしくはスイッチグループ２０２は、図３の回路３０２もしくは図４の回路４０４により、あるいは図３の回路３０２と図４の回路４０４とが複合的に用いられた回路が適宜に組合わされて構成される。ある１つのビットのデータに対応する入力端子が複数の電流源に接続できるように、或は、ある１つの電流源が複数のビットの入力端子と接続できるようになるように切替え回路１０１もしくはスイッチグループ２０２が構成される。
このような切替え回路１０１を用いることにより、入力端子から入力される信号の階調数と、出力端子１０６から出力される電流の関係を表すグラフを折れ線状のグラフにすることができる。
（実施の形態３）
本実施の形態では切替え回路１０１の回路のより具体的な構成について説明する。まず実施形態２及び３を適用するに際して、最も単純な例として、階調数の領域を２等分し、後半の領域では、階調数と電流の関係を表すグラフの傾きが前半の領域の２倍になるような動作を実現するための切替え回路について説明する。
まず、各領域における階調数と電流の関係を示す関数をについて述べる。次にその関数を実現するための回路構成について説明する。
本実施の形態を含め実施形態４〜８では、切替え回路の入力信号のビット数は、例として６ビットとしている。そして、最下位ビットである１ビット目はａ、２ビット目はｂ、３ビット目はｃ、４ビット目はｄ、５ビット目はｅ、６ビット目はｆを使って表すことにする。また、また、実施形態３〜８では、入力端子から入力される信号はデジタル信号を想定しているため、ａ〜ｆは、０か１かどちらかの数字をとることになる。よって、ａ〜ｆに対応する信号の各入力端子からは、１（ハイレベル信号、以下「Ｈ信号」と記す。）又は０（ロウレベル信号、以下「Ｌ信号」と記す）のいずれかが入力される。
また、電流源の入力端子に１（Ｈ信号）が入力されれば、各電流源からは電流が出力され、入力端子に０（Ｌ信号）が入力されれば、電流源から電流が出力されないものとする。なお、電流源から電流が出力されるか否かを制御するのは、これに限定されるものではない。
まず、各領域における、階調数と電流値の関係を示す式について述べる。
本実施の形態では、階調数の領域を真ん中で２つに分けているため、入力される信号が、前半の領域か後半の領域に属するかを判断する必要がある。本実施形態では、入力される信号が６ビット（２６＝６４）であるから、境界の階調数が３２＝２５となる。よって６ビット目の信号ｆは階調数の前半の領域に含まれない。
したがって、領域の判別に最上位ビット（６ビット目）の信号ｆに着目すればよい。入力される信号の最上位ビットｆが０（Ｌ信号）であれば、階調数の前半の領域であり、１（Ｈ信号）であれば、後半の領域であると判断できる。
次に階調数と電流値の関係を示す関数を導出する。まず階調数の前半の領域では、電流値Ｌは式（１１）で表すこととする。
Ｌ＝ａ＊Ｉ０＋ｂ＊２＊Ｉ０＋ｃ＊４＊Ｉ０＋ｄ＊８＊Ｉ０
＋ｅ＊１６＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１１）
このように、式（１１）は、通常の２進数の数を表現する一般的な式である。前半の領域では６ビット目の入力信号ｆが０の場合なので、式（１１）は式（１２）のように書ける。
Ｌ＝ａ＊Ｉ０＋ｂ＊２＊Ｉ０＋ｃ＊４＊Ｉ０＋ｄ＊８＊Ｉ０
＋ｅ＊１６＊Ｉ０・・・（１２）
６ビット目の入力信号ｆが１（Ｈ信号）の場合、つまり、階調数の後半の領域では、電流値Ｌは式（１３）で表される。後半の領域では、階調数と電流の関係を表すグラフの傾きが、前半の傾きの２倍であることから、式（１１）のａ〜ｆの比例係数を２倍にする。
Ｌ＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０
＋ｅ＊３２＊Ｉ０＋Ｌ１
＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０
＋ｅ＊３２＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１３）
式（１３）では、Ｌ１は領域の境界におけるＬの値である。境界の階調数Ｇ１が３２であることから、式（１１）においてａ〜ｄ＝０を代入して算出でき、Ｌ１＝ｆ＊３２＊Ｉ０である。６ビット目の入力信号ｆが１（Ｈ信号）なので、式（１３）は式（１４）のように表すことができる。
Ｌ＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０
＋ｅ＊３２＊Ｉ０＋３２＊Ｉ０・・・（１４）
式（１１）と式（１３）のａ〜ｆの比例係数を比較してみると、２＊Ｉ０、４＊Ｉ０、８＊Ｉ０、１６＊Ｉ０、３２＊Ｉ０は、いずれかの比例係数として両方の式にも用いられていることが分かる。従って、これらの比例係数は領域が異なっても共用できることが分かる。つまり、切替え回路において、これらの比例係数に相当する大きさの電流源を共用することができる。そのため、用いる電流源の数を減らすことが出来る。
このように、入力信号が２進数の場合において、領域によって傾きが２（２１）倍になる場合は、信号が入力される電流源の大きさも２倍になる場合が多い。よって、用いる電流源の桁を１つだけずらせば良く、そのような電流源は傾きが２倍になるような領域でも用いられることになり、共用することが可能となる。
次に、図５を用いて、上記の式（１１）、（１３）を実現するための回路について説明する。
１ビット〜６ビット目の信号ａ〜ｆを入力するために、６つの入力端子５０１〜５０６が設けられている。各入力端子５０１〜５０６はスイッチグループ２０２を介して、各電流源５１１〜５１６の入力端子に接続されている。電流源５１１〜５１６のそれぞれの電流出力端は出力端子１０６に接続されている。スイッチグループ２０２の接続状態は、信号領域判定回路２０１からの制御信号によって切替えられる。
上記式（１１）、（１３）を実現するように、ａ〜ｆの係数を基に必要な電流源の個数、及び電流源から出力される電流値の値が決定される。図５に示すとおり、式（１１）と（１３）とでａ〜ｆの比例係数として共通に用いられている「２＊Ｉ０」、「４＊Ｉ０」、「８＊Ｉ０」、「１６＊Ｉ０」、「３２＊Ｉ０」の値の電流を出力するために５つの電流源５１２〜５１６と、共通に用いられていない式（１１）のａの係数「Ｉ０」に対応する電流源５１１と、式（１３）のｆの係数「３２＊Ｉ０」に対応する電流源５１７とでなり、合計７つの電流源５１１〜５１７が用いられている。
領域判定回路２０１において、６ビット目の入力信号ｆの値によって、階調数がどの領域に属しているかを判断している。そのため、領域判定回路２０１には、入力される信号を反転するためのインバータ５２１と、インバータ５２１の入力に接続された配線５２２と、インバータ５２１の出力に接続された５２３が配置されている。配線５２２には入力端子５０６に接続され、信号ｆが入力される。よって、配線５２３には、インバータ５２１で反転された信号ｆの反転信号が入力される。
スイッチグループ２０２には、配線５２２からの制御信号により制御される第１のスイッチ５３１〜５３６と、配線５２３からの制御信号により制御される第２のスイッチ５４１〜５４６が設けられている。第１のスイッチ５３１〜５３６は、それぞれ、入力側が入力端子５０１〜５０６に接続され、出力側が電流源５１２〜５１７に接続されている。他方、第２のスイッチ５４１〜５４６は、それぞれ、入力側が入力端子５０１〜５０６に接続され、出力側に電流源５１１〜５１６が接続されている。
以上の構成により、スイッチグループ２０２では、領域判定回路２０１から出力される信号、つまり、６ビット目の入力信号ｆとその反転信号によって、各入力端子５０１〜５０６がどの電流源５１１〜５１７の入力端子に接続されるかを切替えている。つまり、配線５２２と配線５２３の信号によって、スイッチグループ２０２に設けられた第１のスイッチ５３１〜５３６及び第２のスイッチ５４１〜５４６の接続状態を切替えている。よって、図５のスイッチグループ２０２の構成は、実施の形態１の図３の回路３０２に対応しており、第１と第２のスイッチでなる６つのスイッチユニットで構成されていることとなる。
次に、図６、図７を用いて、図５のデジタル・アナログ変換回路の動作を説明する。
図６では、６ビット目の入力信号ｆが０（Ｌ信号）の場合、つまり、式（１１）に対応する接続状態を示す。このときは、配線５２３に入力されている信号が１（Ｈ信号）になっている。したがって、配線５２３によって導通状態になるスイッチ第２の５４１〜５４６がオンになる。他方、配線５２２に入力される信号は０（Ｌ信号）であるため、第１のスイッチ５３１〜５３６は非導通状態（オフ）になる。よって、１ビット目の入力信号ａは、大きさＩ０の電流源５１１に入力され、２ビット目の入力信号ｂは大きさ２＊Ｉ０の電流源５１２に入力され、３ビット目の入力信号ｃは大きさ４＊Ｉ０の電流源５１３に入力され、・・・という様に、入力端子５０１〜５０６は、それぞれ、電流源５１１〜５１６に接続される。
一方、図７では、６ビット目の入力信号ｆが１（Ｈ信号）の場合、つまり、式（１３）に対応する接続状態を示す。このときは、配線５２２の信号が１（Ｈ信号）になり、配線５２３に入力される信号は０（Ｌ信号）になっている。したがって、配線５２２によって導通状態になる第１のスイッチ５３１〜５３６がオンになり、他方の第２のスイッチ５４１〜５４６は非導通状態になる。したがって１ビット目の入力信号ａは大きさ２＊Ｉ０の電流源５１２に入力され、２ビット目の入力信号ｂは大きさ４＊Ｉ０の電流源５１３に入力され、３ビット目の入力信号ｃは大きさ８＊Ｉ０の電流源５１４に入力され、・・・という様に、入力端子５０１〜５０６は、それぞれ、電流源５１２〜５１７に接続される。
なお、式（１２）、（１４）を用いて、さらに、入力端子５０６から０（Ｌ信号）が電流源５１７に入力されたときには、電流源５１７から電流が流れない、というようにすると、図８に示すようにスイッチグループ２０２を簡単にすることができる。つまり、図５のスイッチグループ２０２において、入力端子５０６に接続されるスイッチ５３６及び５４６を省略することができる。
次に、図８におけるスイッチグループ２０２を、デジタル回路を用いて構成した場合の回路図を図９に示す。
図９では、スイッチグループ２０２をＡＮＤ回路とＯＲ回路で構成した例であり、７つの電流源に対して、６つのスイッチユニット５５１〜５５４、５６１、５６２を設けた例である。
スイッチグループ２０２には、異なる階調領域で共用される電流源５１２〜５１５の入力端子には、それぞれ、図示のとおり２つのＡＮＤ回路と、これら２つのＡＮＤ回路の出力側に接続された１つのＯＲ回路とでなる回路５５１〜５５４に接続されている。一方、共用されない電流源５１１と５１６の入力端子には、それぞれ、ＡＮＤ回路５６１、５６２が接続されている。
以下に、図９の回路の動作方法を説明する。
６ビット目の入力信号ｆが０（Ｌ信号）の場合、つまり、式（１２）に対応する場合は、配線５２３に入力される信号ｆの反転信号が１（Ｈ信号）になり、他方の配線５２２の信号はＬ信号である。
したがって、スイッチグループ２０２において、配線５２３に接続されているＡＮＤ回路は、そのＡＮＤ回路の他方の入力から入力される信号ｂ〜ｅの値をそのまま出力する。一方、配線５２２と接続されているＡＮＤ回路からは０（Ｌ信号）出力されることとなる。よって回路５５１〜５５４のＯＲ回路において、一方の配線５２２に接続されているＡＮＤ回路の出力が０であることから、他方の配線５２３に接続されたＡＮＤ回路の出力である信号ｂ〜ｅの値が出力されることとなる。
したがって、入力端子５０１〜５０６と電流源５１１〜５１７との接続状態は図６と同様になる。すなわち、入力端子５０１〜５０５からの信号ａ〜ｅは、それぞれ、電流源５１１〜５１５に入力され、各電流源５１１〜５１５は信号ａ〜ｅの値に応じて電流を出力端子１０６に出力し、出力端子１０６から出力される電流値は式（１２）のとおりになる。
６ビット目の入力信号ｆが１（Ｈ信号）の場合、つまり、式（１４）に対応する場合は、配線５２２にはＨ信号が入力され、配線５２３には信号ｆの反転信号が入力されるため、Ｌ信号が入力される。
したがって、スイッチグループ２０２において、配線５２２に接続されているＡＮＤ回路は、そのＡＮＤ回路の他方の入力から入力される信号ａ〜ｄの値をそのまま出力し、配線５２３に接続されているＡＮＤ回路からは０（Ｌ信号）が出力されることとなる。回路５５１〜５５４のＯＲ回路は、配線５２３に接続されているＡＮＤ回路の出力が０であるので、配線５２２に接続されたＡＮＤ回路の出力である信号ａ〜ｄの値を出力する。
したがって、図７と同様に、入力端子５０１〜５０６からの信号ａ〜ｆは、それぞれ、電流源５１２〜５１７に入力され、各電流源は信号ａ〜ｆの値に応じて電流を出力端子１０６に出力するため、出力端子１０６から出力される電流値は式（１４）のとおりになる。
以上のとおり領域判定回路２０１とスイッチンググループ２０２が協同することで、異なる階調に対応して、入力端子５０１〜５０６が適切な電流源５１１〜５１７に接続される。図９のスイッチグループ２０２をＡＮＤ回路とＯＲ回路で構成したが、これに限定されるものではない。ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、スイッチグループ２０２や切替え回路１０１を構成することができる。
図１０に、本実施の形態のデジタル・アナログ変換の実行結果について示す。横軸が回路の入力信号の階調数であり、縦軸が出力端子１０６から出力される電流値である。図１０から分かるとおり、階調数の領域が２等分され、後半の領域では、グラフの傾きが、前半の場合の傾きの２倍になっているという、折れ線状のグラフになっており、電圧電流変換と共にガンマ補正も行われていることがわかる。
（実施の形態４）
本実施の形態では、実施の形態３と同じく階調数の領域を２等分し、後半の領域では、階調数と電流の関係を表す一次関数の傾きが前半の領域の３倍とした場合について説明する。つまり本実施の形態は、実施の形態３とは後半の領域の傾きだけが異なるためであるため、主に、実施の形態３と違いがある部分について説明する。
まず、階調数と電流の関係を示す関数を導出する。
階調数が前半の領域、つまり６ビット目の入力信号ｆが０（Ｌ信号）のときは、実施の形態３と同様、階調数と電流の関係は式（１１）又は式（１２）で表される。
後半の領域、つまり６ビット目の入力信号ｆが１（Ｈ信号）の場合、は、階調数と電流の関係は式（１５）のようになる。後半の領域では階調数と電流の関係を表すグラフの傾きが、前半の領域の３倍になるからであり、式（１１）又は（１２）に対してａ〜ｆの比例係数が３倍になっている。
Ｌ＝ａ＊３＊Ｉ０＋ｂ＊６＊Ｉ０＋ｃ＊１２＊Ｉ０＋ｄ＊２４＊Ｉ０
＋ｅ＊４８＊Ｉ０＋Ｌ１
＝ａ＊３＊Ｉ０＋ｂ＊６＊Ｉ０＋ｃ＊１２＊Ｉ０＋ｄ＊２４＊Ｉ０
＋ｅ＊４８＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１５）
式（１５）では、Ｌ１は、領域の境界におけるＬの値である。実施の形態３と同様に、Ｌ１＝ｆ＊３２＊Ｉ０となる。また、６ビット目の入力信号ｆは、式（１５）において常に１（Ｈ信号）である。
しかしながら、式（１５）には、式（１１）や式（１２）と同じ大きさの係数がない。そこで、前半の領域と後半の領域とで電流源が共用できるようにするため、式（１５）を式（１６）のように変形する。
Ｌ＝ａ＊（２＊Ｉ０＋Ｉ０）＋ｂ＊（４＊Ｉ０＋２＊Ｉ０）
＋ｃ＊（８＊Ｉ０＋４＊Ｉ０）＋ｄ＊（１６＊Ｉ０＋８＊Ｉ０）
＋ｅ＊（３２＊Ｉ０＋１６＊Ｉ０）＋ｆ＊３２＊Ｉ０・・・（１６）
式（１２）と式（１６）を対比すると、Ｉ０、２＊Ｉ０、４＊Ｉ０、８＊Ｉ０、１６＊Ｉ０及び３２＊Ｉ０は、同じ数（ａ〜ｆ）に対する係数として、式（１２）、（１６）の両方に用いられているため、それらの大きさを持つ電流源は階調数の領域が異なっても共用できることがわかる。
次に、図１１を用いて、式（１２）、（１６）を実現するための回路について説明する。図１１の回路は、６ビット目の入力信号ｆが０（Ｌ信号）の場合は、式（１２）に対応する接続状態になり、一方、６ビット目の入力信号ｆが１（Ｈ信号）の場合は、式（１６）に対応する接続状態になる。
図１１に示すように、領域判定回路２０１は最上位の６ビット目の入力信号ｆを用いて階調数の領域を判断できるように、入力端子５０６に接続された配線６０１が設けられている。
電流源の数及び出力する電流値は、式（１２）と式（１６）とで決められる。上述したように、同じ数（ａ〜ｆ）に対して共通する係数「Ｉ０」、「２＊Ｉ０」、「４＊Ｉ０」、「８＊Ｉ０」、「１６＊Ｉ０」及び「３２＊Ｉ０」の大きさの電流を出力する６つの電流源６１１〜６１６と、共通していない係数「２＊Ｉ０」、「４＊Ｉ０」、「８＊Ｉ０」「１６＊Ｉ０」及び「３２＊Ｉ０」の大きさの電流を出力する５つの電流源６２１〜６２５が用いられる。
スイッチグループ２０２には、５つのＡＮＤ回路６３１〜６３５が配置されている。これらのＡＮＤ回路６３１〜６３５は、一方の入力が配線６０１に接続され、他方の入力がそれぞれ入力端子５０１〜５０５に接続され、出力がそれぞれ電流源６２１〜６２５に接続されている。
共用される電流源６１１〜６１６には、信号ｆの値にかかわらず、信号ａ〜ｆに対応する入力端子５０１〜５０６の信号が入力されるように、各入力端子５０１〜５０６がスイッチを介さずに直接に接続されている。
図１１のデジタル・アナログ変換回路は、１つの入力端子に対して２つの電流源を設けたものであって、１１個のうち、６個の電流源に対して６個のスイッチユニットを設け、５個の電流源を、スイッチユニットを介さずに入力端子に接続したものである。
なお、図１１では、式（１２）、（１６）に対応させたデジタル・アナログ変換回路図を示したが、式（１２）、（１５）に対応させて回路を構成してもよい。その場合の回路を図１２に示す。
図１２のデジタル・アナログ変換回路は、６ビット目の入力信号ｆが０（Ｌ信号）の場合は、式（１２）に対応する接続状態となり、一方、６ビット目の入力信号ｆが１（Ｈ信号）の場合は、式（１５）に対応する接続状態になるような構成になっている。
領域判定回路２０１は、実施の形態３の領域判定回路２０１と同様、入力端子５０６からの入力信号ｆが入力される配線５２２と、配線５２２に入力側が接続されたインバータ５２１と、インバータの出力が入力される配線５２３が配置されている。
式（１５）に対応させるため、図１１の共用されない電流源６２１〜６２５を、それぞれ、式（１５）のａ〜ｆの係数「３＊Ｉ０」、「６＊Ｉ０」、「１２＊Ｉ０」、「２４＊Ｉ０」、「４８＊Ｉ０」に対応する電流を出力する電流源６３１〜６３５に変更している。
スイッチグループ２０２には、入力端子５０１〜５０５を電流源６１１〜６１５に接続させるための第１のＡＮＤ回路６４１〜６４５と、電流源６３１〜６３５に接続させるための第２のＡＮＤ回路６５１〜６５５が設けられている。第１のＡＮＤ回路６４１〜６４５は一方の入力が配線５２３に接続され、第２のＡＮＤ回路６５１〜６５５は一方の入力が配線５２２に接続されている。
図１２の切替え回路１０１の動作は、信号ｆが０（Ｌ信号）のときは第１のＡＮＤ回路６４１〜６４５により、入力端子５０１〜５０５は電流源６１１〜６１５に接続され、信号ｆが１（Ｈ信号）のときは第２のＡＮＤ回路６５１〜６５５により、入力端子５０１〜５０５は電流源６３１〜６３５に接続される。
図１１、図１２における切替え回路１０１はデジタル回路の１種であるＡＮＤ回路を用いて構成しているが、これに限定されない。スイッチ、あるいは他の論理回路であるＯＲ回路、ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、切替え回路１０１を構成することができる。
（実施の形態５）
本実施の形態では、階調数と電流の関係を示すグラフの傾きが実施の形態３、４とは異なる場合の例を示す。本実施の形態では、階調数の領域を２等分し、後半の領域では、階調数と電流の関係を表す一次関数の傾きが前半の領域の４倍とした場合について説明する。
本実施の形態は実施の形態３、４とは後半の領域における関数の傾きが異なるだけであるため、異なる部分を中心に説明する。
６ビット目の入力信号ｆが０（Ｌ信号）の場合、つまり、階調数の前半の領域では、階調数と電流の関係は実施の形態３、４と同様であり、式（１１）や式（１２）で表される。
６ビット目の入力信号ｆが１（Ｈ信号）の場合、つまり、階調数の後半の領域では、階調数と電流の関係を表す一次関数の傾きが、前半の傾きの４倍になるため、階調数と電流の関係は式（１７）で表され、比例係数が式（１１）、（１２）の４倍になっている。
Ｌ＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋ｅ＊６４＊Ｉ０＋Ｌ１
＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋ｅ＊６４＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１７）
式（１７）において、Ｌ１は、領域の境界におけるＬの値であり、実施の形態３、４と同じく、Ｌ１＝ｆ＊３２＊Ｉ０である。また、６ビット目の入力信号ｆは、式（１７）において、常に１（Ｈ信号）である。
式（１２）と式（１７）を比較してみると、４＊Ｉ０、８＊Ｉ０、１６＊Ｉ０の比例係数はａ〜ｅのいずれかの係数として両方の式に用いられていることが分かる。従って、これらの比例係数の大きさの電流を出力する電流源は、階調の領域が異なっても共用できる。そのため、用いる電流源の数を減らすことができる。
このように、入力信号が２進数の場合において、領域によって傾きが４（２２）倍になる場合は、信号が入力される電流源の大きさも４倍になる場合が多い。よって、用いる電流源の桁を２つだけずらせば良く、そのような電流源は、傾きが４倍になるような領域でも用いられることになり、共用することが可能となる。
図１３に、式（１２）、（１７）に対応させたデジタル・アナログ変換回路を示す。
図１３の回路は、領域判定回路２０１において、最上位の６ビット目の入力信号ｆを用いて階調の領域を判断し、スイッチグループ２０２において、領域判定回路２０１から出力される信号に基づいて、入力端子に接続される電流源を切替えている。
領域判定回路２０１には、実施形態３の図５や、実施形態４の図１２の場合と同様、インバータ５２１、配線５２２及び５２３が配置されている。
電流源の数およびその出力する電流の値は式（１２）及び式（１７）決定される。上述したように異なる領域で共用できる「４＊Ｉ０」、「８＊Ｉ０」、「１６＊Ｉ０」の大きさの３つの電流源７０１〜７０３と、式（１２）のみの比例係数「Ｉ０」、「２＊Ｉ０」に対応する電流源７１１と７１２、及び式（１７）のみの比例係数「３２＊Ｉ０」、「６４＊Ｉ０」及び「３２＊Ｉ０」に対応する３つの電流源７１３〜７１５の、計８つの電流源が並列に配置されている。
スイッチグループ２０２の構成は、実施形態３の図９と同様である。共用される電流源７０１〜７０３の入力端子には、それぞれ、図示のとおり２つのＡＮＤ回路と１つのＯＲ回路とでなる回路７２１〜７２３が接続されている。式（１２）のみの比例係数に対応する電流源７１１、７１２の入力端子はそれぞれＡＮＤ回路７２４、７２５を介して入力端子５０１、５０２に接続されている。式（１７）のみの比例係数「３２＊Ｉ０」、「６４＊Ｉ０」に対応する電流源７１３、７１４は、それぞれ。ＡＮＤ回路７２６、７２７を介して、入力端子５０４、５０５に接続されている。
また、領域の判別に用いられている入力端子５０６は、ＡＮＤ回路などスイッチを介さずに直接に電流源７１５に接続されている。
即ち、図１３の切替え回路１０１は、８個の出力端子に対して、７個のスイッチユニット７２４〜７２７を設け、１つの出力端子にはスイッチユニットを介さずに入力端子を接続させたたものである。
以下、図１４、図１５を用いて、図１３のデジタル・アナログ変換回路の動作を説明する。
図１４は、６ビット目の入力信号ｆが０（Ｌ信号）の場合、つまり、式（１２）に対応する接続状態を示す。このときは、領域判定回路２０１において、配線５２３には１（Ｈ信号）が入力され、他方の配線５２２の信号は０の信号（Ｌ信号）が入力されている。
配線５２３に接続されているＡＮＤ回路は、そのＡＮＤ回路のもう一つの入力信号の値をそのまま出力する。また、配線５２２の信号は０（Ｌ信号）であるため、配線５２２に接続されているＡＮＤ回路の出力は０（Ｌ信号）である。よって、回路７２１〜７２３は、配線５２３に接続されたＡＮＤ回路の出力値を出力する。
その結果、点線で示す矢印のように、入力端子５０１〜５０５からの信号ａ〜ｅは、それぞれ、電流源７１１，７１２，７０１〜７０３に入力され、各電流源は信号ａ〜ｅの値に応じて電流を出力端子１０６に出力する。入力端子５０６からの信号ｆは０（Ｌ信号）であるため、電流源７１５からは電流は出力されない。
一方、図１５では、６ビット目の入力信号ｆが１（Ｈ信号）の場合、つまり、式（１７）に対応する接続状態になっている。このときは、配線５２２の上の信号が１（Ｈ信号）になり、他方の配線５２３の信号は０（Ｌ信号）となっている。したがって、図１５に点線で示す矢印のように、入力端子５０１〜５０６からの信号ａ〜ｆは、それぞれ、電流源７０１〜７０３、７１３〜７１５に入力され、各電流源は信号ａ〜ｆの値に応じて電流を出力端子１０６に出力する。なお、図１３における切替え回路１０１は、デジタル回路として、ＡＮＤ回路とＯＲ回路を用いて構成しているが、これに限定されない。スイッチ、ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、切替え回路１０１を構成することができる。
（実施の形態６）
本実施の形態では、階調数の領域の分割方法を実施の形態３〜５と異ならせ、階調数の領域を２つに分けるが、前半の領域を全体の３／４の幅とし、後半の領域を全体の１／４の幅とし、また後半の領域における階調数と電流の関係を表すグラフの傾きは、実施の形態５と同様、前半の場合の傾きの４倍になる場合について説明する。
まず、本実施の形態では、実施の形態３〜５とは、階調数の領域の分け方が異なる。したがって、階調数の領域を判断するための方法が異なる。
本実施の形態では、階調数が６４＝２６であり、後半の領域は１／４の幅であるから、境界の階調数Ｇ１は４８になる。したがって、後半の領域に属する階調数の信号は、５ビット目の入力信号ｅと６ビット目の入力信号ｆとが両方とも１（Ｈ信号）の場合である。５ビット目の入力信号ｅと６ビット目の入力信号ｆのどちらか１つでも１でなければ、前半の３／４の領域に属することになる。したがって、５ビット目の入力信号ｅと６ビット目の入力信号ｆの論理積（ＡＮＤ）をとったデータを用いて、階調の領域を判断することができる。つまり、５ビット目の入力信号ｅと６ビット目の入力信号ｆの両方が１（Ｈ信号）の場合と、それ以外の場合というように、階調の領域を判定すればよい。
次に、階調数と電流の関係を示す関数について説明する。階調数の前半の領域では、実施の形態３と同様、式（１１）又は式（１２）で表されるとする。
階調数の後半の領域、つまり、５ビット目の入力信号ｅと６ビット目の入力信号ｆの両方が１（Ｈ信号）の場合では、階調数と電流の関係を示す式は式（１８）のようになる。後半の領域では、階調数と電流の関係を表す一次関数の傾きが、前半の傾きの４倍であるからである。
Ｌ＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋Ｌ１
＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋ｅ＊１６＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１８）
ここで、Ｌ１は、領域の境界である階調数Ｇ１＝４８＝２４＋２５におけるＬの値である。したがって、式（１１）において、ａ〜ｄ＝０、ｅ，ｆ＝１を代入して算出でき、Ｌ１＝１６＊Ｉ０＋ｆ＊３２＊Ｉ０である。５ビット目の入力信号ｅと６ビット目の入力信号ｆは、常に１（Ｈ信号）であるから、式（１８）においては、ｅ，ｆ＝１である。
式（１２）と式（１８）を比較してみると、４＊Ｉ０、８＊Ｉ０、１６＊Ｉ０、３２＊Ｉ０の比例係数は、ａ〜ｆのいずれかの係数として、両方の式に用いられていることが分かる。従って、これらの比例係数の大きさを持つ電流源は階調の領域が異なっても共用できる。そのため、用いる電流源の数を減らすことができる。
このように、入力信号が２進数の場合において、領域によって傾きが４（２２）倍になる場合は、信号が入力される電流源の大きさも４倍になる場合が多い。よって、用いる電流源の桁を２つだけずらせば良く、そのような電流源は、傾きが４倍になるような領域でも用いられることになり、共用することが可能となる。
図１６に、式（１２）、（１８）に対応させたデジタル・アナログ変換回路を示す。
領域判定回路２０１では５ビット目の信号ｅと、６ビット目の信号ｆを用いて領域判定を行う。領域判定回路２０１には、信号ｅ及びｆが入力されるＡＮＤ回路８０１が配置され、ＡＮＤ回路８０１の出力は配線８０２に接続されている。配線８０２には、ＡＮＤ回路８０１の出力を反転するためのインバータ８０３が接続され、インバータ８０３の出力は配線８０４に接続されている。
また、電流源として、式（１２）と式（１８）で共通の比例係数「４＊Ｉ０」、「８＊Ｉ０」、「１６＊Ｉ０」及び「３２＊Ｉ０」の大きさの電流を出力する４つの電流源８１１〜８１４と、式（１２）のみで用いられている比例係数「Ｉ０」、「２＊Ｉ０」の大きさの電流を出力する２の電流源８２１と８２２と、式（１８）だけに用いられている境界の電流値Ｌ１に対応する「１６＊Ｉ０」、「３２＊Ｉ０」の大きさの電流を出力する２の電流源８２３と８２４との、計８つの電流源が用いられている。
スイッチグループ２０２は、実施の形態３の図９や実施の形態４図１３と同様の構成である。異なる領域で共用される電流源８１１〜８１４の入力端子には、それぞれ、図示のとおり２つのＡＮＤ回路と１つのＯＲ回路とでなる回路８３１〜８３４が接続されている。共用されない式（１２）のみの比例係数に対応する電流源８２１と８２２の入力端子にはＡＮＤ回路８３５及び８３６の出力が接続されている。ＡＮＤ回路８３５、８３６の一方の入力は配線８０４に接続されている。
また、電流源８２３及び８２４の入力は、配線８０２を介してＡＮＤ回路８０１の出力に接続されており、領域判定回路２０１の一部をスイッチとして用いている。
図１７、図１８用いて、図１６の回路の動作を説明する。
図１７では、５ビット目の入力信号ｅと６ビット目の入力信号ｆの論理積（ＡＮＤ）の結果が０（Ｌ信号）の場合、つまり、式（１２）に対応する接続状態になっている。
このときは、配線８０４の信号が１（Ｈ信号）になり、配線８０２に入力されている信号が０（Ｌ信号）になっている。したがって、スイッチグループ２０２において配線８０４に接続されているＡＮＤ回路は、そのＡＮＤ回路の他方の入力に接続されている入力端子５０１〜５０６からの入力信号ａ〜ｆの値をそのまま出力する。したがって、点線の矢印で図示のとおり、入力端子５０１〜５０６は、それぞれ、電流源８２１、８２２、及び８１１〜８１４に接続され、各電流源は入力された信号ａ〜ｆの値に応じて電流を出力端子１０６に出力する。
一方、図１８では、５ビット目の入力信号ｅと６ビット目の入力信号ｆの論理積（ＡＮＤ）をとったデータが１（Ｈ信号）の場合、つまり、式（１８）に対応する接続状態になっている。
このときは、配線８０２の上の信号が１（Ｈ信号）になり、配線８０４の信号が０（Ｌ信号）になっている。したがって、スイッチグループ２０２において、配線８０２に接続されているＡＮＤ回路は、他方の入力に接続されている入力端子からの信号の値をそのまま出力することができる状態となる。他方、配線８０４に接続されているＡＮＤ回路の出力は０（Ｌ信号）である。したがって、点線の矢印で図示のとおり、入力端子５０１〜５０６は、それぞれ、電流源８１１〜８１４及び８２３、８２４に接続され、各電流源は入力された信号ａ〜ｆの値に応じて電流を出力端子１０６に出力する。
最後に、図１９に本実施の形態のデジタル・アナログ変換の実行結果を示す。横軸が入力信号に対応する階調数であり、縦軸は電流値であり、出力端子１０６の出力結果である。図１９のとおり、階調数と電流の関係を表すグラフの傾きが後半の１／４の幅の領域では、前半の領域の４倍になるような折れ線状のグラフとなっており、ガンマ補正を行うことができることがわかる。
図１６における切替え回路１０１は、デジタル回路として、ＡＮＤ回路とＯＲ回路を用いて構成しているが、これに限定されない。スイッチ、ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、切替え回路１０１を構成することができる。
（実施の形態７）
本実施の形態では、階調数の領域を４つに等間隔に分けて、後半の領域にいくほど、階調数と電流の関係を表す一次関数の傾きが、２倍づつ増加する場合について説明する。
まず、階調数の領域を判断するための方法について、説明する。
領域数を４つに等分に分割したため、境界となる階調数Ｇ１〜Ｇ３は、それぞれ、Ｇ１＝１６＝２４、Ｇ２＝３２＝２５、およびＧ３＝４８＝２４＋２５である。
よって、第１の領域では５ビット目の入力信号ｅ及び６ビット目の入力信号ｆが共に０（Ｌ信号）である。第２の領域では５ビット目の入力信号ｅが１（Ｈ信号）で、６ビット目の入力信号ｆが０（Ｌ信号）である。第３の領域では５ビット目の入力信号ｅが０（Ｌ信号）で、６ビット目の入力信号ｆが１（Ｈ信号）である。第４の領域では５ビット目の入力信号ｅ及び６ビット目の入力信号ｆが１（Ｈ信号）である。したがって、上位２ビット分の信号ｅ及びｆを用いれば４つの領域を判別できる。
次に、各領域における階調数と電流の関係を示す関数を導出する。
まず、階調数の第１の領域では、階調数と電流の関係を示す式は、他の実施の形態と同様、式（１１）で表されるとする。本実施の形態では、常に５ビット目の入力信号ｅが０（Ｌ信号）で、６ビット目の入力信号ｆが０（Ｌ信号）であるから、式（１１）は式（１９）のようになる。
Ｌ＝＝ａ＊Ｉ０＋ｂ＊２＊Ｉ０＋ｃ＊４＊Ｉ０＋ｄ＊８＊Ｉ０
・・・（１９）
階調数の第２の領域では、第１の領域に対して関数の傾きが第１の領域の２倍であり、かつ５ビット目の入力信号ｅが１（Ｈ信号）で、６ビット目の入力信号ｆが０（Ｌ信号）であるので、階調数と電流の関係は式（２０）で表される。ここで、Ｌ１は、領域の境界（階調数Ｇ１＝１６）における電流Ｌの値である。
Ｌ＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０＋Ｌ１
＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０
＋１６＊Ｉ０・・・（２０）
階調数の第３の領域では、５ビット目の入力信号ｅが０（Ｌ信号）で、６ビット目の入力信号ｆが１（Ｈ信号）であり、傾きが第２の領域の２倍になり、結果として第１の領域の４倍になるので、階調数と電流の関係は式（２１）で表される。ここで、Ｌ２は、領域の境界（階調数Ｇ２＝３２）における電流Ｌの値である。
Ｌ＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋Ｌ２
＝ａ＊４＊Ｉ０＋ｂ＊８＊Ｉ０＋ｃ＊１６＊Ｉ０＋ｄ＊３２＊Ｉ０
＋１６＊Ｉ０＋３２＊Ｉ０・・・（２１）
階調数の第４の領域では、５ビット目の入力信号ｅが１（Ｈ信号）で、６ビット目の入力信号ｆが１（Ｈ信号）であり、傾きが第１の領域に対して８倍になるので、関数は式（２２）で表される。ここで、Ｌ３は、領域の境界（階調数Ｇ３＝４８）におけるＬの値である。
Ｌ＝ａ＊８＊Ｉ０＋ｂ＊１６＊Ｉ０＋ｃ＊３２＊Ｉ０＋ｄ＊６４＊Ｉ０
＋Ｌ３
＝ａ＊８＊Ｉ０＋ｂ＊１６＊Ｉ０＋ｃ＊３２＊Ｉ０＋ｄ＊６４＊Ｉ０
＋１６＊Ｉ０＋３２＊Ｉ０＋６４＊Ｉ０・・・（２２）
式（１９）、（２０）、（２１）、（２２）のａ〜ｅの比例係数、及びＬ１〜Ｌ３の項を比較してみると、複数の領域で用いられている項があることが分かる。従って、これらの比例係数の大きさを持つ電流源は、階調数の領域が異なっても共用できることが分かる。そのため、用いる電流源の数を減らすことができる。
このように、入力信号が２進数の場合において、領域によって傾きが２（２１）倍、４（２２）倍、８（２３）倍になる場合は、信号が入力される電流源の大きさも２倍、４倍、８倍になる場合が多い。よって、用いる電流源の桁を領域ごとに１つずつずらしていけば良く、そのような電流源は、各々の領域で用いられることになり、共用することが可能となる。
ここで、入力信号が２進数の場合において、電流源の共有に関して、一般化して記載を行うことにする。
ｎビット目データＶ（ｎ）、（ｎ＋１）ビット目データＶ（ｎ＋１）、（ｎ＋２）ビット目データＶ（ｎ＋２）があり、これらのデータがある階調の領域Ｋ（ｍ）に属するデータであるとする。そして、領域Ｋ（ｍ）において、ｎビット目データＶ（ｎ）は、大きさＩ（ｋ）の電流源に入力され、（ｎ＋１）ビット目データＶ（ｎ＋１）は、大きさＩ（ｋ＋１）の電流源に入力され、（ｎ＋２）ビット目データＶ（ｎ＋２）は、大きさＩ（ｋ＋２）の電流源に入力されるとする。
そして、各ビットのデータの示す階調数が大きくなり、そのデータは、次の領域Ｋ（ｍ＋１）の階調数に属するものになったとする。そして、領域Ｋ（ｍ＋１）でのグラフの傾きは、領域Ｋ（ｍ）での傾きに対して、２Ｐ倍であったとする。ここで、Ｐは整数であるとする。その場合、領域Ｋ（ｍ＋１）において、ｎビット目データＶ（ｎ）は、大きさＩ（ｋ＋Ｐ）の電流源に入力され、（ｎ＋１）ビット目データＶ（ｎ＋１）は、大きさＩ（ｋ＋Ｐ＋１）の電流源に入力され、（ｎ＋２）ビット目データＶ（ｎ＋２）は、大きさＩ（ｋ＋Ｐ＋２）の電流源に入力されるようになるとする。
例えば、領域Ｋ（ｍ＋１）でのグラフの傾きは、領域Ｋ（ｍ）での傾きに対して２倍（２１倍）であったとする。その場合、領域Ｋ（ｍ＋１）において、ｎビット目データＶ（ｎ）は、大きさＩ（ｋ＋１）の電流源に入力され、（ｎ＋１）ビット目データＶ（ｎ＋１）は、大きさＩ（ｋ＋２）の電流源に入力されるようになる。したがって、大きさＩ（ｋ＋１）の電流源と大きさＩ（ｋ＋２）の電流源とは、領域Ｋ（ｍ）とＫ（ｍ＋１）とで共用できることになる。また、大きさＩ（ｋ＋１）の電流源には、（ｎ＋１）ビット目データＶ（ｎ＋１）かｎビット目データＶ（ｎ）かのどちらかが入力されることになり、大きさＩ（ｋ＋２）の電流源には、（ｎ＋２）ビット目データＶ（ｎ＋２）か（ｎ＋１）ビット目データＶ（ｎ＋１）かのどちらかが入力されることになるため、それらを切替えるような動作を行うように、スイッチグループを構成する。
同様に、領域Ｋ（ｍ＋１）でのグラフの傾きは、領域Ｋ（ｍ）での傾きに対して、４倍（２０倍）であったとする。その場合、領域Ｋ（ｍ＋１）において、ｎビット目データＶ（ｎ）は、大きさＩ（ｋ＋２）の電流源に入力されるようになる。したがって、大きさＩ（ｋ＋２）の電流源は、領域Ｋ（ｍ）とＫ（ｍ＋１）とで共用できることになる。また、大きさＩ（ｋ＋２）の電流源には、（ｎ＋２）ビット目データＶ（ｎ＋２）かｎビット目データＶ（ｎ）かのどちらかが入力されることになるため、それらを切替えるような動作を行うように、スイッチグループを構成する。
以上のような原理に基づき、電流源を共用させればよい。
図２０に、式（１９）、（２０）、（２１）、（２２）に対応させたデジタル・アナログ変換回路を示す。
各式（１９）〜（２２）において、ａ〜ｄのいずれかの比例係数として、２つ以上の式で共通に用いられている係数は、「２＊Ｉ０」「４＊Ｉ０」「８＊Ｉ０」、「１６＊Ｉ０」及び「３２＊Ｉ０」であるので、これらの値の電流を出力するための５つの電流源９０１〜９０５が用いられる。また、各式（１９）〜（２２）において、単独で使用されている係数は、式（１９）におけるａの係数「Ｉ０」、式（２２）におけるｄの係数「６４＊Ｉ０」であり、これらの値の電流を出力する電流源９０６と９０７が設けられている。さらに、各境界における電流値Ｌ１〜Ｌ３の項に用いられている「１６＊Ｉ０」「３２＊Ｉ０」及び「６４＊Ｉ０」に対応する３つの電流源９０８〜９１０が設けられている。以上、合計１０個の電流源が並列に配置されている。
領域判定回路２０１には、領域判定信号出力回路９２１が設けられている。領域判定出力信号回路９２１の入力には、上位２ビットの入力端子５０５及び５０６が接続されている。その出力には、第１〜第４の領域を選択するため制御信号を出力する４本の配線９２２〜９２５が接続されている。
領域判定信号出力回路９２１には、図２１に示すように、２つのインバータ９２６、９２７と、４つのＡＮＤ回路９２８〜９３１が配置され、ＡＮＤ回路９２３〜９３１の出力は、それぞれ、配線９２２〜９２５に接続されている。５ビット目の入力信号ｅと６ビット目の入力信号ｆは、それぞれ、インバータ９２６、９２７において反転される。
上述したように、第１〜第４の領域では、「ｅ＝０、ｆ＝０」、「ｅ＝１、ｆ＝０」、「ｅ＝０、ｆ＝１」、「ｅ＝１、ｆ＝１」であることを用いて該当する階調数の領域を判別するため、ＡＮＤ回路９２８〜９３１の入力は、一方は信号ｆ又はその反転信号のいずれかが入力され、他方は信号ｅ又はその反転信号のいずれかが入力される。例えば、階調数が第１の領域に属するときは、信号ｅ及びｆ共に０（Ｌ信号）であるから、ＡＮＤ回路９２８からの出力のみが１（Ｈ信号）となり、他のＡＮＤ回路の出力は０（Ｌ信号）となるため、配線９２２だけに１（Ｈ信号）が出力され、他の配線９２３〜９２５への出力は０（Ｌ信号）が出力されることになる。第２〜第４の領域に関しても同様である。このように、領域判定信号出力回路９２１出力される信号は、階調数が属する領域の情報を反映したものとなっている。
スイッチグループ２０２には、スイッチユニット９４１〜９５０が電流源と同じ数だけ配置され、それぞれ、異なる電流源の入力端子に接続されている。スイッチユニット９４１〜９５０は入力端子５０１〜５０６からの入力信号ａ〜ｆや領域判定回路２０１からの信号、即ち、配線９２２〜９２５に入力されている信号を用いて、電流を流すかどうかを判断する信号を電流源に出力している。
スイッチユニット９４１〜９５０の構成例を図２２に示す。各スイッチユニット９４１〜９５０では、入力配線が２本１組で設けられている。２本の入力配線の組は１つのＡＮＤ回路の入力に接続される。各スイッチユニットには、このような２本の入力配線とＡＮＤ回とでなる組が１つ又は複数個並列に配置され、ＡＮＤ回路の全ての出力は１つのＯＲ回路の入力に接続され、このＯＲ回路からの出力信号は、各スイッチユニットに対応した１つの電流源の入力端子に接続されている。従って、スイッチユニットのＡＮＤ回路の少なくとも１つの出力が１（Ｈ信号）であれば、ＯＲ回路の出力は１（Ｈ信号）になる。
図２２では、例としてＡＮＤ回路が５個配置されている場合を示しているが、ＡＮＤ回路の個数はスイッチユニット９４１〜９５０が接続されている電流源によって異なり、電流源が使用される領域の数で決定される。また、各ＡＮＤ回路に接続される２本の入力配線の組は、図２０の各スイッチユニットの入力側の隣合う２本の配線に相当するものであり、図示のとおり、入力端子５０１〜５０６や、領域判定回路２０１の配線９２２〜９２５に接続されている。
電流の大きさが「Ｉ０」である電流源９０６は第１の領域のみで使用されるため、電流源９０６に接続されているスイッチユニット９４１はＡＮＤ回路が１つであり、その入力配線の組の一方の入力配線は入力端子５０１に、他方の入力配線は配線９２２に接続されている。また、電流の大きさが「２＊Ｉ０」である電流源９０１は第１と第２の領域で使用されるため、電流源９０１に接続されているスイッチユニット９４２には２つのＡＮＤ回路が配置される。一方のＡＮＤ回路の入力には入力端子５０２、配線９２２が接続され、他方のＡＮＤ回路の入力には、入力端子５０１と配線９２３が接続されている。他のスイッチユニット９４３〜９５０も同様の構成である。
このように、領域判定回路２０１において、上位２ビットの５ビット目の入力信号ｅと６ビット目の入力信号ｆを用いて、階調の領域を判断し、スイッチグループ２０２において、領域判定回路２０１から出力される信号に基づいて各スイッチユニット９４１〜９５０を制御して、各電流源に接続される入力端子を選択している。
最後に、図２３に本実施の形態のデジタル・アナログ変換の実行結果について示す。図２３のとおり、階調数と電流の関係を示すグラフは、階調数の領域が４等分され、グラフの傾きが領域ごとに２倍になっている折れ線状のグラフになっており、ガンマ補正を行うことができることがわかる。
なお、図２０における切替え回路１０１は、デジタル回路として、ＡＮＤ回路とＯＲ回路などを用いて構成しているが、これに限定されない。スイッチ、ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、切替え回路１０１を構成することができる。
（実施の形態８）
実施の形態３〜７では、階調数を分割する領域の数や、各領域におけるグラフの傾きは一定である。そこで、本実施の形態では、階調数を分割する領域の数やグラフの傾きを切替える場合について説明する。
なお、簡単のため、階調数の領域を２等分し、後半の領域では、階調数と電流の関係を表すグラフの傾きが、前半の場合の傾きの２倍になるときと、３倍になるときとで、切替える場合について説明する。
まず、階調数と電流の関係を示す関数を導出する。
実施の形態３において、階調数の領域を２等分し、後半の領域では階調数と電流の関係を表すグラフの傾きが前半の場合の傾きの２倍になる場合について説明した。また、実施の形態４において、階調数の領域を２等分し、後半の領域では階調数と電流の関係を表すグラフの傾きが前半の場合の傾きの３倍になる場合について説明した。
よって、本実施形態でも、実施の形態３、４と同様、前半の階調数に対応する電流Ｌの式は上記の式（１２）で表されることとする。
Ｌ＝ａ＊Ｉ０＋ｂ＊２＊Ｉ０＋ｃ＊４＊Ｉ０＋ｄ＊８＊Ｉ０
＋ｅ＊１６＊Ｉ０・・・（１２）
後半の領域では、傾きの２倍になる場合は上記の式（１３）で、傾きが３倍になる場合は上記の式（１６）で表される。
Ｌ＝ａ＊２＊Ｉ０＋ｂ＊４＊Ｉ０＋ｃ＊８＊Ｉ０＋ｄ＊１６＊Ｉ０＋ｅ＊
３２＊Ｉ０＋ｆ＊３２＊Ｉ０・・・（１３）
Ｌ＝ａ＊（２＊Ｉ０＋Ｉ０）＋ｂ＊（４＊Ｉ０＋２＊Ｉ０）
＋ｃ＊（８＊Ｉ０＋４＊Ｉ０）＋ｄ＊（１６＊Ｉ０＋８＊Ｉ０）
＋ｅ＊（３２＊Ｉ０＋１６＊Ｉ０）＋３２＊Ｉ０・・・（１６）
図２４に、本実施の形態のデジタル・アナログ変換回路を示す。
本実施形態では、後半の領域に属する階調数に対して２つの電流値が設定されることになる。本実施形態の切替え回路は、条件に応じて、実施の形態３の切替え回路１０１の動作させるか、実施の形態４の切替え回路１０１の動作をさせるかを切替えることが可能な構成にすればよい。
式（１２）、（１３）及び式（１６）の比例係数を対比すると、式（１６）の係数に式（１２）及び（１３）の比例係数が含まれている。よって、図２４では、式（１６）のすべての比例係数に対応させて１１個の電流源１００１〜１０１１が並列に配置されている。
切替え回路１０１には、階調の領域を判定させるために、インバータ１０２０、及び４本の配線１０２１〜１０２４が設けられている。インバータ１０２０の入力には入力端子５０６が接続され、出力には配線１０２１が接続されている。また、配線１０２２には入力端子５０６から信号ｆが入力される。配線１０２１、１０２２に入力される信号により、階調が属する領域が前半か後半かを判別する。
そして、切替え回路１０１の外部から、配線１０２３、１０２４に階調数の後半の領域における、階調数と電流の関係を表すグラフの傾きを判別するための信号が出力されている。ここでは、配線１０２３の信号が１（Ｈ信号）、配線１０２４の信号が０（Ｌ信号）の場合はグラフの傾きが３倍になるようにし、配線１０２３の信号が０（Ｌ信号）、配線１０２４の信号が１（Ｈ信号）の場合はグラフの傾きが２倍になるようにする。配線１０２３及び１０２４に入力される信号は、図２における制御信号２０４の一例である。
また、図２４の回路では、１１個の電流源に対して１０個のＡＮＤ回路、ＯＲ回路でなるスイッチユニットが配置されている。電流源１００１には２つのＡＮＤ回路と１つのＯＲ回路でなるスイッチユニットが、電流源１００２、１００４、１００６及び１００８には１つのＡＮＤ回路でなるスイッチユニットが、電流源１００３、１００５、１００７及び１００９には３つのＡＮＤ回路と１つのＯＲ回路でなるスイッチユニットが接続されている。
配線１０２１〜１０２４入力される信号は、階調数の属する領域とグラフの傾きの情報を反映しており、配線１０２１〜１０２４の信号により、各スイッチユニットを制御して、入力端子５０１〜５０６が接続される電流源を選択する。
図２４の切替え回路の動作は、実施の形態３、４等と同様であるので、詳細な説明は省略するが、信号ｆが０（Ｌ信号）の場合は、階調数は前半の領域に属するため、各入力端子５０１〜５０５からの信号ａ〜ｅは、配線１０２１に接続されているＡＮＤ回路を経て、電流源に入力され、出力端子１０６から出力される電流値は式（１２）の関係になる。
また、信号ｆが１（Ｈ信号）で、配線１０２３の信号が０（Ｌ信号）、配線１０２４の信号が１（Ｈ信号）の場合は、各入力端子５０１〜５０５からの信号ａ〜ｅは、配線１０２２と１０２４に接続されているＡＮＤ回路を介して、電流源１００３、１００５、１００７、１００９、１０１０に入力され、出力端子１０６から出力される電流値は式（１３）の関係になる。
また、信号ｆが１（Ｈ信号）で、配線１０２３の信号１（Ｈ信号）が、配線１０２４の信号が０（Ｌ信号）の場合は、各入力端子５０１〜５０５からの信号ａ〜ｅは、配線１０２２と１０２３に接続されているＡＮＤ回路を介して、電流源（１００１、１００２）、（１００３、１００４）、（１００５、１００６）、（１００７、１００８）、（１００９、１０１０）に入力され、出力端子１０６から出力される電流値は式（１６）の関係になる。
このような構成をとることにより、グラフの傾きを切替えることが可能となる。なお、本実施の形態では、階調数の領域を真ん中で２つに分け、後半の領域では、階調数と電流の関係を表すグラフの傾きが前半の領域の傾きの２倍と３倍とで切替えるようにしたが、これに限定されない。階調数の領域を分割する数を切替えてもよいし、グラフの傾きと分割する数の両方を切替えてもよい。また、グラフの傾きも、が２倍のときと３倍のときのように２種類だけでなく、何種類でもよい。
なお、図２４における切替え回路１０１は、デジタル回路として、ＡＮＤ回路とＯＲ回路などを用いて構成しているが、これに限定されない。スイッチ、ＮＡＮＤ回路、ＮＯＲ回路、インバータ回路、トランスファーゲート回路（アナログスイッチ）、トライステートバッファ回路など、様々な回路を用いて、切替え回路１０１を構成することができる。
以上実施の形態３〜８においては、入力信号の階調数がどの領域に属するかを最上位の６ビット目の入力信号ｆ、又は上位２つのビット信号である５ビット目と６ビット目の信号ｅとｆに着目して判断させたが、本発明はこれに限定されない。別の方法によって、入力される信号が、階調数のどの領域に属するかを判断することも可能である。
また本発明は本実施の形態３〜８における電流源の数や大きさ、スイッチの数、階調数を分割する領域の数、各領域におけるグラフの傾き、数値を表す場合の桁数、入力ビット数、入力端子数などは、これに限定されない。本各実施の形態での概念を利用すれば、各々の数を変えることができる。
（実施の形態９）
本実施の形態では、実施の形態３〜８の電流源の具体的な構成例について述べる。
電流源の最も単純な構成は既に説明した図３２のような構成である。図３２では、各トランジスタのゲート端子に加える電圧は２値であり全てのトランジスタで同一の値である。そこで、トランジスタごとに電流の大きさを変えるために、トランジスタのサイズ（ゲート長Ｌ、ゲート幅Ｗなど）を調節していた。
そこで、図３２とは異なる構成として、図２５に各トランジスタのゲート端子に加える電圧を同一にしない電流源例を示す。なお、図２５では、説明の都合上、２個の電流源１０２１と１０２２が並列に配置されている場合を示している。
電流源１０２１、１０２２の入力端子１０２３、１０２４には、上述したように切替え回路１０１からの電圧信号が入力され、出力端子１０２５、１０２６は出力端子１０６に接続されている。
電流源１０２１のトランジスタ１０３１は、ソース端子は高電圧側電源に接続された配線１０３２に接続され、ドレイン端子は出力端子１０２５に接続され、ゲート端子には、ソース端子と同じ電圧Ｖｄｄか、配線１０３３に供給されている電圧かのいずれかの電圧が加えられる。一方、電流源１０２２は電流源１０２１と同様の構成であり、トランジスタ１０３６のゲート端子には、ソース端子と同じ電圧Ｖｄｄか、配線１０３５の電圧かのいずれかの電圧が加えられる。
トランジスタ１０３１及び１０３６のゲート端子の電圧は、スイッチ１０３４、１０３７の接続状態で制御され、スイッチ１０３４、１０３７は入力端子１０２３、１０２４から入力される信号制御される。電流源１０２１、１０２２から電流を出力させる場合は、トランジスタ１０３１、１０３６のゲート端子を配線１０３３、１０３５に接続させる。電流を出力させない場合は、各ゲート端子を配線１０３２に接続させる。
配線１０３３と１０３５とで電圧が異なれば、トランジスタ１０３１とトランジスタ１０３６とで、電流を流すときにゲート端子に加わる電圧が異なるようになる。その結果、トランジスタ１０３１とトランジスタ１０３６から出力される電流値を異ならせることができ、電流源１０２１と１０２２から出力される電流値を制御することが可能となる。トランジスタ１０３１とトランジスタ１０３６のトランジスタのサイズ（チャネル長やチャネル幅等）は、同一であってもよいし、異なっていてもよい。
このように、図３２や図２５の電流源では、トランジスタのゲート端子に加わる電圧を制御することにより、最終的に電流源の出力端子から電流が出力されるか否かを切替えていた。図２６に、別の方法により電流源の出力端子から電流が流れるか否かを切替える電流源をに示す。
図２６では、各電流源１０２１、１０２２の各トランジスタ１０４１、１０４２は、各ゲート端子は同じ配線１０４３に接続され、ドレイン端子はそれぞれスイッチ１０４４、１０４５に直列に接続され、各ソース端子は高電圧側電源Ｖｄｄに接続されている配線１０４６に接続されている。
スイッチ１０４４、１０４５は入力端子１０２３、１０２４から入力される切替え回路１０１からの信号により制御される。
トランジスタ１０４１、１０４２のゲート端子に加わる電圧は、出力端子１０２５、１０２６から電流を出力させるか否かとは無関係である。出力端子１０２５、１０２６から電流を出力させるか否かは、各トランジスタ１０４１、１０４２に直列に接続されたスイッチ１０４４、１０４５がオンかオフかによって制御される。
トランジスタ１０４１、１０４２と直列に接続されているスイッチ１０４４、１０４５は、トランジスタ１０４１、１０４２から流れる電流を出力端子１０２５、１０２６に対して遮断することが可能であるなら、どこに配置されていてもよい。
また、図２６では、２つの電流源１０２１と１０２２において、トランジスタ１０４１と１０４２のゲート端子には同じ電圧が加わっているが、これに限定されない。トランジスタごとに異なるゲート電圧を加えてもよい。各ゲート端子に同じ電圧が加わっている場合は、トランジスタごとに出力端子から出力させるべき電流の大きさに合わせて、トランジスタサイズ（チャネル長やチャネル幅など）を変更する必要がある。各ゲート端子に異なる電圧を加えるようにする場合は、トランジスタサイズは同一であってもよいし、異なっていてもよい。
図３２、２５、２６の電流源は、電流源の外部から各トランジスタのゲート端子に電圧を加えて、電流源から所定の大きさの電流を出力するようにしたものである。しかし、トランジスタの特性（しきい値電圧や移動度など）やトランジスタサイズ（チャネル長やチャネル幅など）などがばらつくと、トランジスタから流れる電流の大きさもばらついてしまう。
そこで、電流源の外部からゲート端子に電圧を与えるのではなく、電流源の外部から電流を与えて、トランジスタからその電流に比例した大きさの電流を出力させるような電流源を構成すると良い。図２７にこのような電流源の構成例を示す。
図２７に示すように、配線１０５０には高電圧側電流源Ｖｄｄが接続され、配線１０５１、１０５２には、それぞれ、所定の値の電流Ｉａ、Ｉｂを供給するための電流源（図示せず。）が接続されている。
電流源１０２１において、配線１０５１からトランジスタ１０５３に電流Ｉａが入力されると、トランジスタ１０５３は、配線１０５１から入力された電流Ｉａと同じ大きさの電流を流すことができるようになる。同様に、電流源１０２２において、トランジスタ１０５４は、配線１０５２に供給されている電流Ｉｂと同じ大きさの電流を流すことができるようになる。トランジスタ１０５３、１０５４はＰチャネル型である。
図２７の電流源１０２１の動作について説明する。
まず、配線１０５５の電圧を制御することにより、スイッチ１０５６とスイッチ１０５７をオンにし、スイッチ１０５８をオフにする。スイッチ１０５８は、インバータ１０５９で反転された配線１０５５の信号の反転信号により制御されるため、スイッチ１０５６と１０５７とは動作が逆になる。すると、スイッチ１０５６及び１０５７を介して、配線１０５１から、トランジスタ１０５３のゲート・ソース間に接続されている保持容量１０６０に電荷が蓄積されていく。
定常状態になると、配線１０５１に供給されている電流Ｉａと、トランジスタ１０５３のソース・ドレイン間に流れる電流とが等しくなり、保持容量１０６０には電流が流れなくなる。その結果、蓄積された電荷により、保持容量１０６０の電圧は、トランジスタ１０５３のソース・ドレイン間に大きさＩａの電流を流すのに必要な電圧となっている。以上の動作を設定動作と呼ぶことにする。
次に、配線１０５５の電圧を制御することにより、スイッチ１０５６とスイッチ１０５７をオフにし、スイッチ１０５８をオンにする。すると、以後、保持容量１０６０には設定動作により蓄積された電荷が保存されることになる。この保存された電荷によって、トランジスタ１０５３のゲート端子には、ソース・ドレイン間に、配線１０５１に供給されている電流Ｉａと同じ大きさの電流を流すのに必要な電圧が保持されている。
次に、入力端子１０２３から入力される信号によって、スイッチ１０６１のオンオフを切替え、トランジスタ１０５３を流れる電流を出力端子１０２５へ流すか否かを制御する。この動作を通常動作と呼ぶことにする。スイッチ１０６１をオンにした場合は、トランジスタ１０５３のソース・ドレイン間を流れる電流が出力端子１０２５へと出力される。この出力された電流の大きさはＩａである。つまり、トランジスタの特性などのばらつきの影響を受けずに、電流源１０２１から配線１０５１に供給される電流Ｉａと等しい電流を電流源１０２１から出力させることができる。
図２７において一部符号を省略しているが、電流源１０２２は電流源１０２１と同様の構成である。異なる点は、スイッチ１０５７’が配線１０５２に接続されていることである。電流源１０２２も電流源１０２１と同様に動作し、入力端子１０２４及び配線１０５５’から入力される信号を用いて、設定動作、通常動作が行われ、出力端子１０２６には、配線１０５２に供給されている電流Ｉｂと等しい電流が出力される。
このように電流源を動作させることにより、トランジスタの特性やトランジスタサイズなどのばらつきの影響を低減することができる。
なお、スイッチ１０５６〜１０５８の配置やオンオフの動作は、図２７の場合に限定されない。同様な動作を行うことができるなら、どのような配置やオンオフの動作でもよい。
なお、図２７の電流源では、設定動作と通常動作とで、同一のトランジスタ（トランジスタ１０５３、１０５４）を用いているが、これに限定されない。設定動作を行わせるトランジスタと、通常動作を行わせるためのトランジスタを別々に設け、カレントミラー回路を構成してもよい。あるいは、設定動作と通常動作とで一部は同じトランジスタを用い、一部は別のトランジスタを用いてもよい。
また、電流源１０２１や１０２２において、電流源として動作するトランジスタが複数個あってもよい。例えば、電流源として動作するトランジスタが２つあり、一方のトランジスタが設定動作を行い、他方のトランジスタが通常動作を行い、それらを切替えるようにしてもよい。これにより、設定動作と通常動作とを同時に行うことができるようになる。
また、トランジスタ１０５３と１０５４のゲート電極を接続することなどによりゲート電位を同じに保つようにして、ゲート・ソース間電圧等の情報を電流源で共有してもよい。
図２７では、トランジスタ１０５３、１０５４はＰチャネル型であるが、Ｎチャネル型にしても実現できる。その場合は、保持容量１０６０をトランジスタのゲート・ソース間に接続し、スイッチ１０５６の接続を変更すればよい。
図３２、２５、２６、２７では、電流源１０２１、１０２２から外部へ電流を出力させる場合について説明した。しかし、これに限定されない。外から電流源１０２１、１０２２へ電流が流れる場合についても、トランジスタの極性を変更したり、配線の電位を変更したりすることなどにより、容易に変形できる。
もちろん、本発明のガンマ補正を実現するたの半導体装置に用いられる電流源の構成は本実施の形態の電流源に限定されるものではない。オペアンプなどを用いることなど、さまざまな公知の電流源を構成することは可能である。例えば、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、国際公開第０３／０３８７９６号パンフレットや、国際公開第０３／０３８７９７号パンフレット等には、電流が流れる向きが異なる場合や、電流源として動作させるトランジスタの極性が異なる場合や、配線の電位を変更した場合や、スイッチの配置場所が異なる場合などの電流源回路について記載されており、その内容を本発明に適用することができる。
（実施の形態１０）
本実施の形態では、表示装置の信号線駆動回路の一部に、本発明に係る回路を適用した例を説明する。
本発明が適用される表示装置の例としては、ＥＬ（エレクトロルミネッセンス）ディスプレイやＦＥＤ（フィールドエミッションディスプレイ）などがあげられる。図２８に示すように、表示装置は複数の画素が配置された画素部１０８１、ゲート線駆動回路１０８２、信号線駆動回路１０８３を有する。ゲート線駆動回路１０８２は、画素部１０８１に選択信号を順次出力する。信号線駆動回路１０８３は、画素部１０８１にビデオ信号を順次出力する。画素部１０８１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路１０８３から画素部１０８１へ入力するビデオ信号は、電流である。つまり、画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路１０８３から入力されるビデオ信号（電流）によって状態が変化される。画素部１０８１に配置する表示素子としては、有機ＥＬ素子、無機ＥＬと有機ＥＬを複合的に用いたＥＬ素子などのＥＬ素子が代表的である。
ゲート線駆動回路１０８２や信号線駆動回路１０８３は複数配置されていてもよい。
信号線駆動回路１０８３は複数の回路に分けられる。一例として、シフトレジスタ１０８４、第１ラッチ回路（ＬＡＴ１）１０８５、第２ラッチ回路（ＬＡＴ２）１０８６、デジタル・アナログ変換回路１０８７とにに分けられる。デジタル・アナログ変換回路１０８７は、電圧を電流に変換する機能、ガンマ補正を行う機能を有する。つまり、デジタル・アナログ変換回路１０８７に本発明の回路を適用することができる。
以下に、信号線駆動回路１０８３の動作を簡単に説明する。シフトレジスタ１０８４は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ１０８４から出力されたサンプリングパルスは、第１ラッチ回路１０８５に入力される。第１ラッチ回路１０８５には、ビデオ信号線１０８８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。デジタル・アナログ変換回路１０８７を配置しているため、ビデオ信号線１０８８から入力されるビデオ信号はデジタル値である。また、この段階でのビデオ信号は、一般的に電圧信号である。
第１ラッチ回路１０８５において、最終列までビデオ信号の保持が完了すると、水平帰線期間中にラッチ制御線１０８９からラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力され、第１ラッチ回路１０８５に保持されているビデオ信号は一斉に第２ラッチ回路１０８６に転送され、保持される。その後、第２ラッチ回路１０８６に保持されているビデオ信号は、１行分が同時に、デジタル・アナログ変換回路１０８７に入力される。そして、デジタル・アナログ変換回路１０８７から出力される信号が画素部１０８１へ入力される。
第２ラッチ回路１０８６に保持されたビデオ信号がデジタル・アナログ変換回路１０８７に入力され、画素部１０８１に入力されている間、シフトレジスタ１０８４から、再びサンプリングパルスが第１ラッチ回路１０８６出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
図２９に、図２８のデジタル・アナログ変換回路１０８７と画素部１０８１との接続について図示する。説明の都合、図２９には１列分のデジタル・アナログ変換回路１０８７と、画素部１０８１の１個分の画素１０９０を図示している。
第２ラッチ回路１０８６から出力される信号（電圧）は、デジタル・アナログ変換回路１０８７へ入力される。デジタル・アナログ変換回路１０８７では、ガンマ補正と共に、デジタル信号はアナログ信号に変換され、かつ電圧信号は電流信号に変換されるため、最終的に出力端子１０６からアナログ電流が出力される。
出力端子１０６は、画素部１０８１の信号線１０９２に接続されている。信号線１０９２には、画素１０９０が接続されている。図２９では、簡単のため、信号線１０９２には、画素１０９０が１つだけ接続され、ゲート信号線１０９３にも、画素１０９０が１つだけ接続されている場合を図示しているが、図２８における画素部１０８１では、一本の信号線１０９２には、画素１０９０が複数接続され、一本のゲート信号線１０９３にも画素１０９０が複数接続されている。また、信号線１０９２やゲート信号線１０９３も複数配置されて、画素部１０８１には複数の画素１０９０がマトリクス状に配置されている。また、画素１０９０には、選択用トランジスタＴｒ１と、駆動用トランジスタＴｒ２の、２つのトランジスタを配置されている。
画素１０９０は次のように動作する。
信号線１０９２に入力されている信号（アナログ電流）は、その画素が表示する画像、即ち階調数に対応した大きさになっており、ガンマ補正が行われている。
まず、ゲート信号線１０９３を制御して、スイッチ１０９４、１０９５をオンにすると、保持容量１０９６に電荷が保存される。この保持容量１０９６の一方はトランジスタＴｒ１のゲート端子に接続され、他方は所定の値の電圧が供給されている配線１０９７に接続されている。
その後、ゲート信号線１０９３を制御して、スイッチ１０９４、１０９５をオフにすると、表示素子１０９６に電流が流れる。信号線１０９２に入力される信号（アナログ電流）の大きさと、素子１０９８に流れる電流とは相関関係にある。画素１０９０の場合は、信号線１０９２に入力される信号（アナログ電流）に比例した大きさの電流が表示素子１０９８に流れる。
画素１０９０に入力される信号（アナログ電流）には、ガンマ補正が行われているため、表示素子１０９８に流れる電流にもガンマ補正が行われていることになる。したがって、表示素子１０９８の輝度もガンマ補正が行われていることとなる。
なお、図２９において示した画素１０９０は、一例であり、これに限定されない。信号線１０９２から電流が入力されるような画素、つまり、電流入力型画素であればどのような構成でもよい。例えば、画素に入力される信号電流を用いて画素に配置されている電流源回路に電流を供給し、その後、その電流源回路から画素に配置されているＥＬ素子などの表示素子に電流を供給する場合、信号電流を電圧に変換する部分（以後、変換部と言う。）と、変換された電圧を用いて表示素子に電流を供給する部分、つまり、表示素子を駆動する部分（以後、駆動部と言う。）とが、同一であってもよいし、異なっていても良い。変換部と駆動部とが異なる場合は、通常、カレントミラー回路と言われている。また、変換部と駆動部とが一体となって配置されており（以後、変換駆動部と言う。）、さらに、駆動部が配置されている場合もある。この場合は、変換駆動部と駆動部とで、ＥＬ素子などの表示素子に電流を供給する。また、変換部と変換駆動部とが配置されている場合もある。この場合は、変換部と変換駆動部とで信号電流を電圧に変換する。また、信号電流が供給される場合（電流を電圧に変換している場合）と、表示素子に電流を供給している場合とで、電流源回路におけるトランジスタのチャネル長Ｌやチャネル幅Ｗとが異なっていても良い。
例えば、図２９に示す画素では、表示素子に電流を供給している場合は、トランジスタＴｒ１とＴｒ２とがマルチゲートのトランジスタとして動作する。画素に信号を入力している場合は、トランジスタＴｒ２はオフしており、トランジスタＴｒ１に電流が入力される。したがって、表示素子に電流を供給しているときには、見かけのチャネル長Ｌが大きくなり、表示素子に流れる電流を信号電流よりも小さくすることができる。これらにより、信号電流の大きさを大きくして、信号の書き込み速度を向上することが出来る。
また、電流源回路として動作させるトランジスタの極性を異なるようにして電流源回路を構成してもよいし、信号電流が流れる向きが異なるようにして電流源回路を構成してもよいし、スイッチの配置場所が異なるようにして電流源回路を構成してもよい。
これらの詳細については、例えば、特願２００２−２７４６８０号、特開２００３−１７７７１０号公報、特開２００３−１７７７１２号公報等に記載されており、そのような構成とすることもできる。
また、画素部１０８１へ入力する信号は、電流に限定されない。電流を供給する前後に電圧を供給してもよいし、電流と同時に電圧を供給してもよい。
また、本実施の形態のデジタル・アナログ変換回路１０８７には電流源が配置されているが、所期の目的が達成できれば電流源回路の構成は限定されるものではない。
例えば、各列の信号線に対して、常に同じ電流源回路を用いて電流を供給するのではなく、特開２００３−２５５８８０号公報に示すように、ある期間ごとに、電流源を切替えて動作させることもできる。例えば、ｉ列目の信号線に対して、ある期間では（ｉ−１）列目に配置されている電流源回路を用いて電流を供給し、別の期間では、ｉ列目に配置されている電流源回路を用いて電流を供給し、また別の期間では、（ｉ＋１）列目に配置されている電流源回路を用いて電流を供給してもよい。もちろん、実施の形態９で述べたような電流源も用いることができる。図２７の回路を用いる場合は、電流源に電流を入力することによって設定動作を行う必要がある。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。
このように、図２７のような電流源を用いる場合の設定動作や通常動作を制御するための回路構成や、回路の動作等については、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、国際公開第０３／０３８７９６号パンフレット、国際公開第０３／０３８７９７号パンフレットに記載されており、その内容を本発明に適用することができる。
また、信号線１０９２から入力される信号（アナログ電流）を用いて、表示素子１０９６の輝度を制御しているが、これに限定されない。信号線１０９２から入力される信号（アナログ電流）だけでなく、別の手法を組み合わせて、表示素子１０９８の輝度を制御してもよい。例えば、表示素子１０９８の表示期間を変えることによって、つまり、時間階調を組み合わせて輝度を制御してもよいし、表示素子１０９８の表示面積を変えることによって、つまり、面積階調を組み合わせて、輝度を制御してもよい。時間階調と面積階調の両方を組み合わせてもよい。
なお、これまで、階調数を電流値に変換する場合について説明してきた。電流の大きさはキルヒホッフの電流法則により各電流源から流れる電流の総和になる。したがって、電流以外の物理量を対象にした場合であっても、各部分の物理量の総和が全体の物理量に等しくなるようなものであれば、本発明を適用できる。
例えば、時間階調を用いて階調を制御する場合、表示素子の発光時間の総和が階調数に対応しており、発光時間と階調数とが相関関係を持つことになる。そのため、電流を時間に置き換えることにより、本発明を適用することができる。
同様に、面積階調を用いて階調を制御する場合、表示素子の発光している面積の総和が階調数に対応し、発光面積と階調数とが相関関係を持つことになる。そのため、電流値を発光面積に置き換えることにより、本発明を適用することができる。
同様に、時間階調と面積階調とを組み合わせた場合にも、本発明を適用することができる。
また本実施の形態は、実施の形態１〜実施の形態９と任意に組み合わせることが可能である。もちろん本発明の表示装置の構成は、図２８のブロック回路の構成に限定されるものではなく、本発明のデジタル・アナログ変換回路を用いるものであればよい。
また、すでに述べたように、本発明に用いられるトランジスタの種類や、使用される基板も限定されるものではない。
したがって、図２８の回路全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよい。あるいは、図２８における回路の一部が他の基板上に形成されていてもよく、回路の全てが同じ基板上に形成されていなくてもよい。例えば、図２８において、画素１０８１とゲート線駆動回路１０８２とはガラス基板上に薄膜トランジスタ等を用いて形成し、信号線駆動回路１０８３全部またはその一部を、単結晶基板を用いた集積回路とし、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）接続して、ガラス基板上の他の回路と共に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板上の他の回路と接続してもよい。
（実施の形態１１）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置、例えば、Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。それらの電子機器の具体例を図３０に示す。
図３０（Ａ）は発光装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明は表示部３００３を構成する電気回路に用いることができる。また本発明により、図３０（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図３０（Ｂ）はデジタルスチルカメラであり、本体３０１１、表示部３０１２、受像部３０１３、操作キー３０１４、外部接続ポート３０１５、シャッター３０１６等を含む。本発明は、表示部３０１２を構成する電気回路に用いることができる。
図３０（Ｃ）はノート型パーソナルコンピュータであり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４、外部接続ポート３０２５、ポインティングマウス３０２６等を含む。本発明は、表示部３０２３を構成する電気回路に用いることができる。
図３０（Ｄ）はモバイルコンピュータであり、本体３０３１、表示部３０３２、スイッチ３０３３、操作キー３０３４、赤外線ポート３０３５等を含む。本発明は、表示部３０３２を構成する電気回路に用いることができる。
図３０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３０４１、筐体３０４２、表示部Ａ３０４３、表示部Ｂ３０４４、記録媒体（ＤＶＤ等）読み込み部３０４５、操作キー３０４６、スピーカー部３０４７等を含む。表示部Ａ３０４３は主として画像情報を表示し、表示部Ｂ３０４４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ３０４３、３０４４を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図３０（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体３０５１、表示部３０５２、アーム部３０５３を含む。本発明は、表示部３０５２を構成する電気回路に用いることができる。
図３０（Ｇ）はビデオカメラであり、本体３０６１、表示部３０６２、筐体３０６３、外部接続ポート３０６４、リモコン受信部３０６５、受像部３０６６、バッテリー３０６７、音声入力部３０６８、操作キー３０６９等を含む。本発明は、表示部３０６２を構成する電気回路に用いることができる。
図３０（Ｈ）は携帯電話であり、本体３０７１、筺体３０７２、表示部３０７３、音声入力部３０７４、音声出力部３０７２、操作キー３０７６、外部接続ポート３０７７、アンテナ３０７８等を含む。本発明は、表示部３０７３を構成する電気回路に用いることができる。なお、表示部３０７３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形態９に示したいずれの構成の半導体装置を用いても良い。
【産業上の利用可能性】  本発明は、デジタル電圧入力信号をアナログ電流信号に変換するだけでなく、ガンマ補正機能を有するものとすることができ、例えば、エレクトロルミネッセンスディスプレイのアナログ・デジタル変換回路の好適であり、輝度劣化を補償することができる。
【図１】
2004054114.tif 000003
【図２】
2004054114.tif 000004
【図３】
2004054114.tif 000005
【図４】
2004054114.tif 000006
【図５】
2004054114.tif 000007
【図６】
2004054114.tif 000008
【図７】
2004054114.tif 000009
【図８】
2004054114.tif 000010
【図９】
2004054114.tif 000011
【図１０】
2004054114.tif 000012
【図１１】
2004054114.tif 000013
【図１２】
2004054114.tif 000014
【図１３】
2004054114.tif 000015
【図１４】
2004054114.tif 000016
【図１５】
2004054114.tif 000017
【図１６】
2004054114.tif 000018
【図１７】
2004054114.tif 000019
【図１８】
2004054114.tif 000020
【図１９】
2004054114.tif 000021
【図２０】
2004054114.tif 000022
【図２１】
2004054114.tif 000023
【図２２】
2004054114.tif 000024
【図２３】
2004054114.tif 000025
【図２４】
2004054114.tif 000026
【図２５】
2004054114.tif 000027
【図２６】
2004054114.tif 000028
【図２７】
2004054114.tif 000029
【図２８】
2004054114.tif 000030
【図２９】
2004054114.tif 000031
【図３０】
2004054114.tif 000032
【図３１】
2004054114.tif 000033
【図３２】
2004054114.tif 000034
【図３３】
2004054114.tif 000035
【図３４】
2004054114.tif 000036
【国際調査報告】
2004054114.tif 000037
2004054114.tif 000038
2004054114.tif 000039