(57)【要約】直列に接続された２つのトランジスタにおいて、設定動作（信号書き込み）の時には、そのうちの１つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう１つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。また、設定動作と出力動作とで、同一のトランジスタを１つ用いるため、隣接間ばらつきの影響も小さくなる。
2004061812.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、スイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記スイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間を、短絡状態にする手段を有することを特徴とする半導体装置。
【請求項２】
第１のトランジスタと第２のトランジスタと第１のスイッチと第２のスイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子とは、前記第２のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記第１のトランジスタの第２の端子は、第３のトランジスタを介して前記第２のトランジスタの第１の端子と接続されていることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子との間を短絡状態にする手段を有することを特徴とする半導体装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、スイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端予と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記スイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子との間を、短絡状態にする手段を有することを特徴とする半導体装置。
【請求項６】
第１のトランジスタと第２のトランジスタと第１のスイッチと第２のスイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子とは、前記第２のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項７】
請求項５または請求項６において、前記第１のトランジスタの第２の端子は、第３のトランジスタを介して前記第２のトランジスタの第１の端子と接続されていることを特徴とする半導体装置。
【請求項８】
第１のトランジスタと第２のトランジスタと第１のスイッチと第２のスイッチと第３のスイッチと配線とを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と第２のスイッチを介して接続されており、
前記第２のトランジスタのゲート端子は、前記配線と第３のスイッチを介して接続されていることを特徴とする半導体装置。
【請求項９】
第１のトランジスタと、第２のトランジスタと、スイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記スイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間、または、前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子との間の少なくともどちらか一方を、短絡状態にする手段を有することを特徴とする半導体装置。
【請求項１０】
第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチとを有する半導体装置であって、
前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、
前記第２のトランジスタは、ゲート端予と第１の端子と第２の端子とを有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、
前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、
前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間、または、前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子との間の少なくともどちらか一方に、前記第２のスイッチを有することを特徴とする半導体装置。
【請求項１１】
請求項１、２、５、６、８、９または１０のいずれか１項において、前記第１のトランジスタと前記第２のトランジスタとは、同じ導電型を有することを特徴とする半導体装置。
【請求項１２】
請求項１、２、５、６、８、９または１０のいずれか１項において、容量素子を有しており、前記第１のトランジスタのゲート端子と容量素子の一方の端子と接続されていることを特徴とする半導体装置。
【請求項１３】
請求項１２において、前記第１のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、且つ前記容量素子の他方の端子が、前記第２のトランジスタの第２の端子と接続されていることを特徴とする半導体装置。
【請求項１４】
請求項１、２、５、６、８、９または１０のいずれか１項において、前記第１のトランジスタの第１の端子、または、前記第２のトランジスタの第２の端子は、電流源回路と接続されていることを特徴とする半導体装置。
【請求項１５】
請求項１、２、５、６、８、９または１０のいずれか１項において、前記第１のトランジスタの第１の端子、または、前記第２のトランジスタの第２の端子は、表示素子と接続されていることを特徴とする半導体装置。
【請求項１６】
請求項１５において、前記表示素子は、ＥＬ素子であることを特徴とする半導体装置。
【請求項１７】
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とする表示装置。
【請求項１８】
請求項１７に記載の表示装置を具備することを特徴とする電子機器。
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とするデジタルスチルカメラ。
【請求項２０】
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とするパーソナルコンピュータ。
【請求項２１】
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とするビデオカメラ。
【請求項２２】
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とする携帯電話。
【請求項２３】
請求項１、２、５、６、９、１０または１１のいずれか一項に記載の半導体装置を有することを特徴とする記録媒体を備えた画像再生装置。
【発明の詳細な説明】
【技術分野】  本発明は、半導体装置の構成に関する。本発明は特に、ガラス、プラスチック等の絶縁体上に作製される薄膜トランジスタ（以後、ＴＦＴと表記する）を有するアクティブマトリクス型半導体装置の構成に関する。
【背景技術】  近年、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置やＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａい等、自発光型の表示装置の開発が活発化している。自発光型の表示装置の利点として、視認性が高く、液晶表示装置（ＬＣＤ）等において必要なバックライトを必要としないために薄型化に適しているとともに、視野角にほとんど制限が無い等の点が挙げられる。
ここで、ＥＬ素子とは、電場を加えることで発生するルミネッセンスが得られる発光層を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（燐光）とがあるが、本発明の半導体装置は、上述したいずれの発光形態であっても良い。
ＥＬ素子は、一対の電極（陽極と陰極）間に発光層が挟まれる形で構成され、通常、積層構造をとっている。代表的には「陽極／正孔輸送層／発光層／電子輸送層／陰極」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在研究が進められているＥＬ素子の多くはこの構造が採用されている。
また、これ以外にも、陽極と陰極との間に、「正孔注入層／正孔輸送層／発光層／電子輸送層」または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積層する構造がある。本発明の半導体装置に用いるＥＬ素子の構造としては、上述の構造のいずれを採用していても良い。また、発光層に対して蛍光性色素等をドーピングしても良い。
本明細書においては、ＥＬ素子において、陽極と陰極との間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層は、全てＥＬ層に含まれ、陽極、ＥＬ層、および陰極で構成される発光素子をＥＬ素子と呼ぶ。
図５に、一般的な半導体装置における画素の構成を示す。なお、代表的な半導体装置として、ＥＬ表示装置を例とする。図５に示した画素は、ソース信号線５０１、ゲート信号線５０２、スイッチング用ＴＦＴ５０３、駆動用ＴＦＴ５０４、保持容量５０５、ＥＬ素子５０６、電源５０７、５０８を有している。
各部の接続関係について説明する。ここで、ＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース、ドレインに関しては、ＴＦＴの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第１の電極、他方を第２の電極と表記する。ＴＦＴのＯＮ、ＯＦＦについて、各端子の電位等について説明する際には、ソース、ドレイン等と表記する。
スイッチング用ＴＦＴ５０３のゲート電極は、ゲート信号線５０２に接続され、第１の電極はソース信号線５０１に接続され、第２の電極は駆動用ＴＦＴ５０４のゲート電極に接続されている。駆動用ＴＦＴ５０４の第１の電極は、電源５０７に接続され、第２の電極はＥＬ素子５０６の一方の電極に接続されている。ＥＬ素子５０６の他方の電極は、電源５０８に接続されている。保持容量５０５は、駆動用ＴＦＴ５０４のゲート電極と第１の電極との間に接続され、駆動用ＴＦＴ５０４のゲート・ソース間電圧を保持する。
ゲート信号線５０２の電位が変化してスイッチング用ＴＦＴ５０３がＯＮすると、ソース信号線５０１に入力されている映像信号は、駆動用ＴＦＴ５０４のゲート電極へと入力される。入力された映像信号の電位に従って、駆動用ＴＦＴ５０４のゲート・ソース間電圧が決定し、駆動用ＴＦＴ５０４のソース・ドレイン間を流れる電流（以下、ドレイン電流と表記）が決定する。この電流はＥＬ素子５０６に供給されて発光する。
ところで、多結晶シリコン（ポリシリコン  以下Ｐ−Ｓｉ）で形成されたＴＦＴは電界効果移動度が高く、ＯＮ電流が大きいため、半導体装置に用いるトランジスタとしてより適している。反面、ポリシリコンで形成されたＴＦＴは、結晶粒界における欠陥に起因して、その電気的特性にばらつきが生じやすいといった問題点を有している。
図５に示した画素において、画素を構成するＴＦＴのしきい値やＯＮ電流等の特性が画素ごとにばらつくと、同じ映像信号を入力した場合にも、それに応じてＴＦＴのドレイン電流の大きさが異なってくるため、ＥＬ素子５０６の輝度がばらつく。
このような問題を解決するには、ＴＦＴの特性によらず、所望の電流をＥＬ素子に供給するようにすれば良い。このような点から、ＴＦＴの特性に左右されずにＥＬ素子に流れる電流の大きさを制御することが出来る、様々な種類の電流書き込み型の画素が提案されてきている。
電流書き込み型とは、ソース信号線より画素に入力される映像信号が、通常はアナログもしくはデジタルの電圧情報で入力されるのに対し、電流で入力される方式を言う。この方式によると、ＥＬ素子に供給したい電流値を外部で信号電流として設定し、画素においてはそれに等しい電流が流れるため、ＴＦＴの特性ばらつきの影響を受けないという利点がある。
以下に、代表的な電流書き込み型の画素を数例示し、それらの構成と動作および特徴について説明する。
図６に第１の構成例を示す（特許文献１参照）。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１、信号電流入力用電流源６１２を有する。
【特許文献１】特表２００２−５１７８０６号公報
ＴＦＴ６０６のゲート電極は、第１のゲート信号線６０２に接続され、第１の電極はソース信号線６０１に接続され、第２の電極は、ＴＦＴ６０７の第１の電極、ＴＦＴ６０８の第１の電極、およびＴＦＴ６０９の第１の電極に接続されている。ＴＦＴ６０７のゲート電極は、第２のゲート信号線６０３に接続され、第２の電極はＴＦＴ６０８のゲート電極に接続されている。ＴＦＴ６０８の第２の電極は、電流供給線６０５に接続されている。ＴＦＴ６０９のゲート電極は、第３のゲート信号線６０４に接続され、第２の電極はＥＬ素子６１１の陽極に接続されている。保持容量６１０はＴＦＴ６０８のゲート電極と入力電極との間に接続され、ＴＦＴ６０８のゲート・ソース間電圧を保持する。電流供給線６０５およびＥＬ素子６１１の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図６に準ずる。図７（Ａ）〜（Ｃ）は、電流の流れを模式的に示している。図７（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図７（Ｅ）は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信号電流をＩｄａｔａとする。
ソース信号線には、電流Ｉｄａｔａが流れているので、図７（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないため、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図７（Ｅ））。両電極の電位差がＶｔｈとなると（図７（Ｅ）Ａ点）、ＴＦＴ６０８がＯＮして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図７（Ｅ）Ｂ点）と、電流Ｉ２は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図７（Ｂ））。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦする。
このように、保持容量に電荷を蓄積させ、ＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るようにする動作を、設定動作と呼ぶことにする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これによりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａｔａは変わりなく流れることが出来る。
このように、設定動作によって設定した電流を出力する動作を、出力動作と呼ぶことにする。
図１７に第２の構成例を示す（特許文献２参照）。図１７の画素は、ソース信号線１７０１、第１〜第３のゲート信号線１７０２〜１７０４、電流供給線１７０５、ＴＦＴ１７０６〜１７０９、保持容量１７１０、ＥＬ素子１７１１、信号電流入力用電流源１７１２を有する。
【特許文献２】特表２００２−５１４３２０号公報
ＴＦＴ１７０６のゲート電極は、第１のゲート信号線１７０２に接続され、第１の電極はソース信号線１７０１に接続され、第２の電極はＴＦＴ１７０８の第１の電極と、ＴＦＴ１７０９の第１の電極とに接続されている。ＴＦＴ１７０８のゲート電極は、第２のゲート信号線１７０３に接続され、第２の電極は電流供給線１７０５に接続されている。ＴＦＴ１７０７のゲート電極は、第３のゲート信号線１７０４に接続され、第１の電極は、ＴＦＴ１７０９のゲート電極に接続され、第２の電極はＴＦＴ１７０９の第２の電極と、ＥＬ素子１７１１の一方の電極とに接続されている。保持容量１７１０は、ＴＦＴ１７０９のゲート電極と第１の電極との間に接続され、ＴＦＴ１７０９のゲート・ソース間電圧を保持する。電流供給線１７０５およびＥＬ素子１７１１の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
図１８を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図１７に準ずる。図１８（Ａ）〜（Ｃ）は、電流の流れを模式的に表している。図１８（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図１８（Ｅ）は、同じく信号電流の書き込み時に、保持容量１７１０に蓄積される電圧、つまりＴＦＴ１７０９のゲート・ソース間電圧について示している。
まず、第１のゲート信号線１７０２および第３のゲート信号線１７０４にパルスが入力され、ＴＦＴ１７０６、１７０７がＯＮする。このとき、ソース信号線１７０１を流れる電流、すなわち信号電流をＩｄａｔａとする。
ソース信号線１７０１を流れる電流Ｉｄａｔｅは、図１８（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図１８（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ１７０６がＯＮした瞬間には、まだ保持容量１７１０には電荷が保持されていないため、ＴＦＴ１７０９はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量１７１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量１７１０に電荷が蓄積され、両電極間に電位差が生じ始める（図１８（Ｅ）。両電極の電位差がＶｔｈとなると（図１８（Ｅ）Ａ点）、ＴＦＴ１７０９がＯＮして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量１７１０においては、その両電極の電位差、つまりＴＦＴ１７０９のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ１７０９がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図１８（Ｅ）Ｂ点）と、電流Ｉ２は流れなくなり、さらにＴＦＴ１７０９はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図１８（Ｂ）。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線１７０２および第３のゲート信号線１７０４の選択が終了し、ＴＦＴ１７０６、１７０７がＯＦＦする。このようにして、設定動作が完了する。
そして次に、出力動作に入る。つまり、保持容量１７１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ１７０９はＯＮしており、電流供給線１７０５から、Ｉｄａｔａの電流が流れる。これによりＥＬ素子１７１１が発光する。このとき、ＴＦＴ１７０９が飽和領域において動作するようにしておけば、ＴＦＴ１７０９のソース・ドレイン間電圧が多少変化したとしても、Ｉｄａｔａは変わりなく流れることが出来る。
図１９に第３の構成例を示す（特許文献１参照）。図１９の画素は、ソース信号線１９０１、第１および第２のゲート信号線１９０２、１９０３、電流供給線１７０４、ＴＦＴ１９０５〜１９０８、保持容量１９０９、ＥＬ素子１９１０、信号電流入力用電流源１９１１を有する。
【特許文献１】国際公開第０１／０６４８４号パンフレット
ＴＦＴ１９０５のゲート電極は、第１のゲート信号線１９０２に接続され、第１の電極はソース信号線１９０１に接続され、第２の電極はＴＦＴ１９０６の第１の電極と、ＴＦＴ１９０７の第１の電極とに接続されている。ＴＦＴ１９０６のゲート電極は、第２のゲート信号線１９０３に接続され、第２の電極はＴＦＴ１９０７のゲート電極と、ＴＦＴ１９０８のゲート電極とに接続されている。ＴＦＴ１９０７の第２の電極と１９０８の第１の電極とはともに電流供給線１９０４に接続され、ＴＦＴ１９０８の第２の電極はＥＬ素子１９１０の陽極に接続されている。保持容量１９０９は、ＴＦＴ１９０７、１９０８のゲート電極と、ＴＦＴ１９０７の第２の電極およびＴＦＴ１９０８の第１の電極との間に接続され、ＴＦＴ１９０７，１９０８のゲート・ソース間電圧を保持する。電流供給線１９０４およびＥＬ素子１９１０の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。
図２０を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図２０に準ずる。図２０（Ａ）〜（Ｃ）は、電流の流れを模式的に表している。図２０（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図２０（Ｅ）は、同じく信号電流の書き込み時に、保持容量１９０９に蓄積される電圧、つまりＴＦＴ１９０７、１９０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線１９０２および第２のゲート信号線１９０３にパルスが入力され、ＴＦＴ１９０５、１９０６がＯＮする。このとき、ソース信号線１９０１を流れる電流、すなわち信号電流をＩｄａｔａとする。
ソース信号線１９０１を流れる電流Ｉｄａｔａは、図２０（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図２０（Ｄ）に示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ１９０５がＯＮした瞬間には、まだ保持容量１９０９には電荷が保持されていないため、ＴＦＴ１７０７、１７０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。すなわちこの間は、保持容量１７０９における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量１９０９に電荷が蓄積され、両電極間に電位差が生じ始める（図２０（Ｅ））。両電極の電位差がＶｔｈとなると（図２０（Ｅ）Ａ点）、ＴＦＴ１９０７がＯＮして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
ここで、ＴＦＴ１９０７がＯＮする一方、ＴＦＴ１９０８もＯＮし、電流が流れ始める。ただし、この電流は、図２０（Ａ）に示すように独立したパスで流れるため、Ｉｄａｔａの値は変わらず、Ｉ１、Ｉ２にも影響しない。
保持容量１９０９においては、その両電極の電位差、つまりＴＦＴ１９０７、１９０８のゲート・ソース間電圧が所望の電圧、つまりＴＦＴ１９０７がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図１８（Ｅ）Ｂ点）と、電流Ｉ２は流れなくなり、さらにＴＦＴ１９０７はそのときのＶＧＳに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図１８（Ｂ））。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線１９０２および第２のゲート信号線１９０３の選択が終了し、ＴＦＴ１９０５、１９０６がＯＦＦする。
今、保持容量１９０９には、ＴＦＴ１９０７にＩｄａｔａの電流を流すことが出来るだけの電圧をゲート・ソース間に与えるだけの電荷が保持されている。ＴＦＴ１９０７，１９０８はカレントミラーを形成しているので、その電圧がＴＦＴ１９０８にも与えられ、ＴＦＴ１９０８を電流が流れる。図２０においては、この電流をＩＥＬで表している。
ＴＦＴ１９０７とＴＦＴ１９０８のゲート長およびチャネル幅が等しければ、ＩＥＬ＝Ｉｄａｔａとなる。つまりカレントミラーを構成するＴＦＴ１９０７、１９０８のサイズの決定の仕方によって、信号電流Ｉｄａｔａと、ＥＬ素子を流れる電流ＩＥＬとの関係を決定することが出来る。
このように、第３の構成例の場合は、設定動作を行いながら、同時に、出力動作も行うことが出来る。
以上に一例を示した、電流書き込み型のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
【発明の開示】
【発明が解決しようとする課題】  ここで、各構成の特徴を表１に示す。
2004061812.tif 000003
まず、信号電流Ｉｄａｔａと、ＥＬ素子を流れる電流し，の関係について考える。アナログ階調方式の半導体装置においては、階調が電流値で表されるため、高階調のときは大きい電流が流れ、低階調のときは小さい電流が流れる。つまり、階調によって、信号電流を書き込む信号電流の大きさが異なることになる。その場合、低階調の信号を画素に書き込む場合には、高階調の信号を画素に書き込む場合よりも長い時間を要することになってしまう。また、低階調の信号は、電流が小さいため、ノイズの影響を極めて受けやすくなってしまう。
続いて、電流一電圧変換用ＴＦＴと駆動用ＴＦＴとの関係について考える。ここで、電流一電圧変換用ＴＦＴとは、ソース信号線から入力される信号電流を、電圧信号に変換するのに用いているＴＦＴであり、駆動用ＴＦＴとは、保持容量に保持された電圧に従って電流を流すためのＴＦＴである。表１には、各構成における電流一電圧変換用ＴＦＴ（変換用ＴＦＴと表記）と、駆動用ＴＦＴの図番を示している。
変換用ＴＦＴと、駆動用ＴＦＴとが共通であるとはすなわち、書き込み動作と発光動作を共通のＴＦＴが担当するということである。よって、ＴＦＴのばらつきの影響が少ない。一方、第３の構成のように、変換用ＴＦＴと駆動用ＴＦＴとが別である場合、画素内の特性ばらつきの影響を受けることになってしまう。
続いて、信号電流の書き込み時の経路について考える。第１の構成および第３の構成においては、信号電流は、電流源から電流供給線、あるいは電流供給線から電流源へと流れる。一方、第２の構成によると、信号電流の書き込み時に、信号電流は電流源から、ＥＬ素子を通って流れている。このような構成においては、低階調の信号が書き込まれた後に高階調の信号を書き込む場合、あるいはその逆の動作において、ＥＬ素子自体が負荷となるため、書き込み時間を長くする必要が生ずる。
本発明は、上述の様々な問題点を解決することの出来る半導体装置を提供するものである。
【課題を解決するための手段】  本発明は、第１のトランジスタと第２のトランジスタとスイッチとを有する半導体装置であって、前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記スイッチを介して接続されており、前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間、または、前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子との間を、短絡状態にする手段を有することを特徴とする半導体装置が提供される。
また、本発明は、第１のトランジスタと第２のトランジスタと第１のスイッチと第２のスイッチとを有する半導体装置であって、前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と接続されており、前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子とは、または、前記第２のトランジスタの第１の端子と前記第２のトランジスタの第２の端子とは、前記第２のスイッチを介して接続されていることを特徴とする半導体装置が提供される。
また、本発明は、第１のトランジスタと第２のトランジスタと第１のスイッチと第２のスイッチと第３のスイッチと配線とを有する半導体装置であって、前記第１のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第２のトランジスタは、ゲート端子と第１の端子と第２の端子とを有し、前記第１のトランジスタのゲート端子と、前記第１のトランジスタの第１の端子とは、前記第１のスイッチを介して接続されており、前記第１のトランジスタの第２の端子は、前記第２のトランジスタの第１の端子と接続されており、前記第１のトランジスタのゲート端子は、前記第２のトランジスタのゲート端子と第２のスイッチを介して接続されており、前記第２のトランジスタのゲート端子は、前記配線と第３のスイッチを介して接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、前記第１のトランジスタと前記第２のトランジスタとは、同じ導電型を有することを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、容量素子を有しており、前記第１のトランジスタのゲート端子と容量素子の一方の端子と接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、前記第１のトランジスタのゲート端子は、前記容量素子の一方の端子と接続されており、且つ前記容量素子の他方の端子が、前記第２のトランジスタの第２の端子と接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、前記第１のトランジスタの第１の端子、または、前記第２のトランジスタの第２の端子は、電流源回路と接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、前記第１のトランジスタの第１の端子、または、前記第２のトランジスタの第２の端子は、表示素子と接続されていることを特徴とする半導体装置が提供される。
つまり、本発明では、直列に接続された２つのトランジスタ（第１のトランジスタと第２のトランジスタ）において、設定動作の時には、そのうちの１つのトランジスタ（例えば第２のトランジスタ）のソース・ドレイン間の電圧が非常に小さくなり、もう１つのトランジスタ（例えば第１のトランジスタ）に対して、設定動作を行うようになる。そして、出力動作の時には、２つのトランジスタ（第１のトランジスタと第２のトランジスタ）がマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。
また、出力動作のときの電流を大きくできるので、ノイズなどによる微小電流の影響を受けにくくできる。
また、設定動作の時と、出力動作の時とで、一部に共通のトランジスタを用いるため、隣接間のトランジスタの特性ばらつきの影響を少なくすることができる。
なお、本発明におけるトランジスタは、どのような材料、手段、製造方法によりできたトランジスタでもよいし、どうのようなタイプのトランジスタでもよい。例えば、薄膜トランジスタ（ＴＦＴ）でもよい。ＴＦＴのなかでも、半導体層が非晶質（アモルファス）のものでもよいし、多結晶（ポリクリスタル）でも、単結晶のものでもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタでもよいし、ＳＯＩ基板において作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジスタでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物やカーボンナノチューブで形成されたトランジスタでもよい。また、ＭＯＳ型トランジスタでもよいし、バイポーラ型トランジスタでもよい。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、間に、別の素子やスイッチなどが配置されていてもよい。
【発明の効果】  本発明では、直列に接続された２つのトランジスタにおいて、設定動作の時には、そのうちの１つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう１つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。
また、出力動作のときの電流を大きくできるので、ノイズなどによる微小電流の影響を受けにくくできる。
また、設定動作の時と、出力動作の時とで、一部に共通のトランジスタを用いるため、隣接間のトランジスタの特性ばらつきの影響を少なくすることができる。
【図面の簡単な説明】図１は本発明の電流源回路の構成を説明する図である。
図２は本発明の電流源回路の動作を説明する図である。
図３は本発明の電流源回路の動作を説明する図である。
図４は本発明の電流源回路の構成を説明する図である。
図５は従来の画素の構成を説明する図である。
図６は従来の画素の構成を説明する図である。
図７は従来の画素の動作を説明する図である。
図８は本発明の電流源回路の接続状態を説明する図である。
図９は本発明の電流源回路の接続状態を説明する図である。
図１０は本発明の電流源回路の構成を説明する図である。
図１１は本発明の電流源回路の構成を説明する図である。
図１２は本発明の電流源回路の構成を説明する図である。
図１３は本発明の電流源回路の構成を説明する図である。
図１４は本発明の電流源回路の構成を説明する図である。
図１５は本発明の電流源回路の動作を説明する図である。
図１６は本発明の電流源回路の動作を説明する図である。
図１７は従来の画素の構成を説明する図である。
図１８は従来の画素の動作を説明する図である。
図１９は従来の画素の構成を説明する図である。
図２０は従来の画素の動作を説明する図である。
図２１は本発明の電流源回路の接続状態を説明する図である。
図２２は本発明の電流源回路の接続状態を説明する図である。
図２３は本発明の電流源回路の構成を説明する図である。
図２４は本発明の電流源回路の動作を説明する図である。
図２５は本発明の電流源回路の動作を説明する図である。
図２６は本発明の電流源回路の構成を説明する図である。
図２７は本発明の電流源回路の動作を説明する図である。
図２８は本発明の電流源回路の動作を説明する図である。
図２９は本発明の電流源回路の接続状態を説明する図である。
図３０は本発明の電流源回路の接続状態を説明する図である。
図３１は本発明の電流源回路の構成を説明する図である。
図３２は本発明の電流源回路の構成を説明する図である。
図３３は本発明の電流源回路の構成を説明する図である。
図３４は本発明の電流源回路の接続状態を説明する図である。
図３５は本発明の電流源回路の接続状態を説明する図である。
図３６は本発明の電流源回路の構成を説明する図である。
図３７は本発明の電流源回路の動作を説明する図である。
図３８は本発明の電流源回路の動作を説明する図である。
図３９は本発明の電流源回路の接続状態を説明する図である。
図４０は本発明の電流源回路の接続状態を説明する図である。
図４１は本発明の表示装置の構成を示す図である。
図４２は本発明の表示装置の構成を示す図である。
図４３は本発明の電流源回路の構成を説明する図である。
図４４は本発明の電流源回路の構成を説明する図である。
図４５は本発明の画素の構成を説明する図である。
図４６は本発明の画素の構成を説明する図である。
図４７は本発明の画素の構成を説明する図である。
図４８は本発明の画素の構成を説明する図である。
図４９は本発明の画素の構成を説明する図である。
図５０は本発明の画素の構成を説明する図である。
図５１は本発明の画素の構成を説明する図である。
図５２は本発明が適用される電子機器の図である。
【発明を実施するための最良の形態】（実施の形態１）
本発明は、ＥＬ素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の基本原理について述べる。
まず、図１に、本発明の基本原理に基づく構成について示す。常に電流源（または、その一部）として動作する電流源トランジスタ１０１と、状態によって、動作が異なる切り替えトランジスタ１０２とがあり、電流源トランジスタ１０１と切り替えトランジスタ１０２と配線１１０とは、直列に接続されている。電流源トランジスタ１０１のゲート端子には、容量素子１０４の一方の端子が接続されている。容量素子１０４の他方の端子は、配線１１１に接続されている。そのため、雷流涯トランジスタ１０１ゲート端子の電位を保持することが出来る。また、電流源トランジスタ１０１のゲート端子とドレイン端子とは、スイッチ１０５を介して接続されており、スイッチ１０５のオンオフによって、容量素子１０４の電荷の保持を制御できる。電流源トランジスタ１０１と配線１１２とは、基本電流源１０８とスイッチ１０６を介して接続されている。また、それと並列に、電流源トランジスタ１０１と配線１１３とは、負荷１０９とスイッチ１０７を介して接続されている。なお、配線１１０と配線１１１は別々の配線で構成されているが、電気的に接続されていてもよい。なお、配線１１２と配線１１３は別々の配線で構成されているが、電気的に接続されていてもよい。
また、切り替えトランジスタ１０２には、状態によって、電流源として動作する場合と、ソース・ドレイン間で電流が流れないように動作する場合（または、スイッチとして動作する場合）とで、切り替えを行うことが出来る手段が接続されている。ここで、切り替えトランジスタ１０２が、電流源（の一部）として動作する場合を、電流源動作と呼ぶことにする。また、切り替えトランジスタ１０２が、ソース・ドレイン間で電流が流れないような状態で動作する場合（または、スイッチとして動作する場合）、または、ソース・ドレイン間の電圧が小さい状態で動作する場合を、短絡動作と呼ぶことにする。
このように、切り替えトランジスタ１０２に関して、電流源動作や短絡動作を実現するために、様々な構成を用いることが出来る。
そこで、本実施の形態では、一例として、図１に構成を示す。図１では、切り替えトランジスタ１０２のソース端子とドレイン端子とを、スイッチ１０３を介して、接続できるようにしている。そして、切り替えトランジスタ１０２のゲート端子は、電流源トランジスタ１０１のゲート端子と接続されている。スイッチ１０３を用いて、切り替えトランジスタ１０２の動作を、電流源動作か短絡動作かに切り替えることが出来る。
そこで、図１の動作について述べる。まず、図２に示すように、スイッチ１０３、１０５、１０６をオンにし、スイッチ１０７をオフにする。その時の電流の経路を破線矢印２０１で示す。すると、切り替えトランジスタ１０２のソース端子とドレイン端子とは、概ね同じ電位となる。つまり、切り替えトランジスタ１０２のソース・ドレイン間では、ほとんど電流が流れず、スイッチ１０３の方に電流が流れるようになる。そのため、基本電流源１０８に流れる電流Ｉｂが、容量素子１０４や電流源トランジスタ１０１に流れる。そして、電流源トランジスタ１０１のソース・ドレイン間に流れる電流と、基本電流源１０８に流れる電流Ｉｂとが等しくなると、容量素子１０４には、電流が流れなくなる。つまり、定常状態になる。そしてそのときのゲート端子の電位が、容量素子１０４に蓄積される。つまり、電流源トランジスタ１０１のソース・ドレイン間に電流Ｉｂを流すのに必要な電圧が、ゲート端子に加わるようになる。以上の動作は、設定動作に相当する。そしてその時、切り替えトランジスタ１０２は、短絡動作を行っていることになる。
このように、容量素子１０４に電流が流れなくなり、定常状態になれば、設定動作は完了したと考えることが出来る。
次に、図３に示すように、スイッチ１０３、１０５、１０６をオフにし、スイッチ１０７をオンにする。その時の電流の経路を破線矢印３０１で示す。すると、スイッチ１０３はオフになっているので、切り替えトランジスタ１０２のソース・ドレイン間に電流が流れることになる。一方、容量素子１０４には、設定動作において蓄積した電荷が保存されており、それが、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲート端子に、加わる。そして、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲート端子は、互いに接続されている。以上のことから、電流源トランジスタ１０１と切り替えトランジスタ１０２は、マルチゲートのトランジスタとして動作することになる。したがって、電流源トランジスタ１０１と切り替えトランジスタ１０２を１つのトランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ１０１のＬよりも大きくなる。一般に、トランジスタのゲート長Ｌが大きくなると、そこを流れる電流は小さくなる。したがって、負荷１０９の方に流れる電流は、Ｉｂよりも小さくなる。以上の動作は、出力動作に相当する。そしてその時、切り替えトランジスタ１０２は、電流源動作を行っていることになる。
このように、スイッチ１０３のオンオフを制御することにより、出力動作において負荷１０９などに流れる電流よりも、設定動作において流れる電流Ｉｂの方を、大きくすることが出来る。したがって、設定動作において流れる電流を大きくすることができるため、すばやく、定常状態にすることが出来る。つまり、電流が流れる配線に寄生している負荷（配線抵抗や交差容量など）による影響を少なくし、設定動作をすばやく行うことが出来る。
また、設定動作において流れる電流Ｉｂが大きいため、ノイズなどの影響が小さくなる。つまり、多少、ノイズなどによる微小電流が流れてしまっても、Ｉｂの値が大きいため、ほとんどノイズなどの影響を受けない。
したがって、例えば、負荷１０９がＥＬ素子で有る場合、ＥＬ素子を低階調で発光させたい場合の信号書き込み時にも、ＥＬ素子に流す電流よりも大きな電流Ｉｂを用いて書き込むことが出来る。よって、信号電流がノイズに埋もれる等のトラブルを回避し、かつ迅速な書き込み動作が可能となる。
なお、負荷１０９は、何でもよい。抵抗などのような素子でも、トランジスタでも、ＥＬ素子でも、トランジスタと容量とスイッチとで構成された電流源回路でもよい。信号線や信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子など、どのような表示素子を含んでいてもよい。
なお、容量素子１０４は、電流源トランジスタ１０１や切り替えトランジスタ１０２などのゲート容量によって、代用することが出来る。その場合は、容量素子１０４を省略できる。
なお、配線１１０と配線１１１とは、高電位側電源Ｖｄｄが供給されているが、これに限定されない。各々の配線の電位が同じでもよいし、異なっていても良い。配線１１１は、容量素子１０４の電荷を保存できるようになっていればよい。また、配線１１０または配線１１１は、常に同じ電位のまま保たれている必要はない。設定動作と出力動作とで、電位が異なっていても、正常に動作する場合は、問題ない。
なお、配線１１３と配線１１２とは、低電位側電源Ｖｓｓが供給されているが、これに限定されない。各々の配線の電位が同じでもよいし、異なっていても良い。また、配線１１３または配線１１２は、常に同じ電位のまま保たれている必要はない。設定動作と出力動作とで、電位が異なっていても、正常に動作する場合は、問題ない。
なお、容量素子１０４は、電流源トランジスタ１０１のゲート端子と配線１１１とに接続されているが、これに限定されない。最も望ましいのは、電流源トランジスタ１０１のゲート端子とソース端子に接続されていることが望ましい。なぜなら、トランジスタの動作は、ゲート・ソース間電圧によって決定されるため、ゲート端子とソース端子の間で、電圧を保持していると、他の影響を受けにくいからである。もし、容量素子１０４が電流源トランジスタ１０１のゲート端子と別の配線との間に配置されていた場合、その別の配線における電圧降下量によって、電流源トランジスタ１０１のゲート端子の電位が変ってしまう可能性がある。
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とは、マルチゲートのトランジスタとして動作するため、これらのトランジスタは同極性（同じ導電型を有する）とすることが望ましい。
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とは、マルチゲートのトランジスタとして動作するが、各々のトランジスタのゲート幅Ｗは、同じであってもよいし、異なっていても良い。同様に、ゲート長Ｌも、同じであってもよいし、異なっていても良い。ただし、ゲート幅Ｗは、通常のマルチゲートのトランジスタと同じだと考えてもよいため、同じ大きさであることが望ましい。ゲート長Ｌは、切り替えトランジスタ１０２の方を大きくすれば、負荷１０９に流れる電流が、より小さくなる。よって、その状況に合わせて、設計すればよい。
なお、１０３、１０５、１０６、１０７などのようなスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、ＯＶなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
なお、本発明の回路として、図１に示したが、構成はこれに限定されない。スイッチの配置や数、各トランジスタの極性、電流源トランジスタ１０１の数や配置、切り替えトランジスタ１０２の数や配置、各配線の電位、電流の流れる向きなどを変更することにより、様々な回路を用いて構成することが出来る。また、各々の変更を組み合わせることにより、様々な回路を用いて構成することが出来る。
例えば、１０３、１０５、１０６、１０７などのようなスイッチは、対象とする電流のオンオフを制御できるなら、どこに配置しても良い。具体的には、スイッチ１０７は、負荷１０９に流れる電流を制御するため、それと直列に配置されていれば良い。同様に、スイッチ１０６は、基本電流源１０８に流れる電流を制御するため、それと直列に配置されていれば良い。また、スイッチ１０３は、切り替えトランジスタ１０２に流れる電流を制御するため、それと並列に配置されていれば良い。スイッチ１０５は、容量素子１０４の電荷を制御できるように配置されていればよい。
そこで、スイッチ１０５の配置を変更した場合の例を、図４に示す。つまり、設定動作の時には、図８のように接続され、基本電流源１０８から流れる電流Ｉｂが電流源トランジスタ１０１に流れ、切り替えトランジスタ１０２は短絡動作をしており、出力動作の時には、図９のように接続され、切り替えトランジスタ１０２は電流源動作をしており、切り替えトランジスタ１０２と電流源トランジスタ１０１に流れる電流は、負荷１０９の方に流れる、というようになっていれば、１０３、１０５、１０６、１０７などのようなスイッチは、どこに配置してもよい。
次に、スイッチ１０３の接続を変更した場合の例を図１０に示す。スイッチ１０３は、配線１００２に接続される。配線１００２の電位はＶｄｄでもよいし、別の値でもよい。また、図１０の場合、スイッチ１００１を追加してもよいし、追加しなくてもよい。スイッチ１００１は、切り替えトランジスタ１０２のソース端子側に配置しても良いし、ドレイン端子側に配置しても良い。スイッチ１００１は、スイッチ１０３と逆の状態でオンオフすればよい。このように、様々な場所にスイッチを配置することにより回路を構成することができる。
次に、電流源トランジスタ１０１と切り替えトランジスタ１０２の配置を入れ替えた場合について、図１１に示す。図１では、配線１１０、切り替えトランジスタ１０２、電流源トランジスタ１０１の順に配置されていたが、図１１では、配線１１０、電流源トランジスタ１０１、切り替えトランジスタ１０２の順に配置されている。
ここで、図１の回路と、図１１の回路の違いについて考える。図１では、切り替えトランジスタ１０２が短絡動作のとき、切り替えトランジスタ１０２のゲート端子とソース端子（ドレイン端子）の間に、電位差が生じる。したがって、切り替えトランジスタ１０２のチャネル領域には、電荷が存在するので、そのゲート容量には、電荷が保存される。そして、電流源動作の時にも、ゲート容量に電荷が保存されたままになる。よって、短絡動作（設定動作）の時と、電流源動作（出力動作）の時とで、電流源トランジスタ１０１のゲート端子の電位は、ほとんど変化しない。
一方、図１１では、切り替えトランジスタ１０２が短絡動作のとき、切り替えトランジスタ１０２のゲート端子とソース端子（ドレイン端子）の間に、電位差がほとんど生じない。したがって、切り替えトランジスタ１０２のチャネル領域には電荷はほとんど存在せず、そのゲート容量には、電荷が保存されない。そして、電流源動作の時には、スイッチ１０５、１０３がオフになるため、切り替えトランジスタ１０２のゲート容量に電荷がたまり、切り替えトランジスタ１０２が電流源の一部として動作する。このときの電荷は、容量素子１０４や電流源トランジスタ１０１のゲート容量に蓄積されていたものである。その電荷が、切り替えトランジスタ１０２のゲート部に移動することになる。よって、短絡動作（設定動作）の時と、電流源動作（出力動作）の時とで、電流源トランジスタ１０１のゲート端子の電位は、移動した電荷分だけ、変化する。その結果、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲート・ソース間電圧の絶対値は小さくなり、負荷１０９に流れる電流も小さくなる。
よって、電流源トランジスタ１０１と切り替えトランジスタ１０２の配置をどのようにするかは、状況によって設計すればよい。例えば、負荷１０９がＥＬ素子の場合、黒表示をしたいときに、わずかでも光ってしまうと、コントラストを低下させてしまう。そのような場合、図１１のような構成にすることにより、電流がわずかに小さくなるため、より好適である。
次に、図１では、電流源トランジスタ１０１と切り替えトランジスタ１０２は、１つづつ配置されていたが、どちらか、あるいは、両方とも、複数個を配置してもよい。また、その並べ方も、任意に選択してもよい。図１２には、第２の切り替えトランジスタ１２０１とスイッチ１２０２を配置した場合の例を示す。
なお、電流源トランジスタ１０１と切り替えトランジスタ１０２は、図１では、どちらもＰチャネル型であるが、これに限定されない。図１の回路に関して、電流源トランジスタ１０１と切り替えトランジスタ１０２の極性（導電型）を変更して、回路の接続構造を変更ない場合の例を、図１３に示す。図１と図１３を比較すると分かるように、図１の配線１１２、１１３、１１０、１１１の電位を、配線１３１２、１３１３、１３１０、１３１１のように変更し、基本電流源１０８の電流の向きを変更すれば、容易に変更できる。電流源トランジスタ１３０１、切り替えトランジスタ１３０２、スイッチ１３０３、１３０５、１３０６、１３０７、基本電流源１３０８、負荷１３０９などの接続は、変更されていない。なお、配線１３１０と配線１３１１は別々の配線で構成されているが、電気的に接続されていてもよい。なお、配線１３１２と配線１３１３は別々の配線で構成されているが、電気的に接続されていてもよい。
また、電流の向きを変更せずに、回路の接続構造を変更することにより、図１の回路に関して、電流源トランジスタ１０１と切り替えトランジスタ１０２の極性（導電型）を変更した場合の例を図１４に示す。この場合は、電流源トランジスタ１０１と切り替えトランジスタ１０２において、ソース端子とドレイン端子とが逆になる。そのため、それに合わせて容量素子１４０４とスイッチ１４０５の接続を変更すればよい。
常に電流源（または、その一部）として動作する電流源トランジスタ１４０１と、状態によって、動作が異なる切り替えトランジスタ１４０２とがあり、電流源トランジスタ１４０１と切り替えトランジスタ１４０２と配線１１０とは、直列に接続されている。電流源トランジスタ１４０１のゲート端子には、容量素子１４０４の一方の端子が接続されている。容量素子１４０４の他方の端子１４０６は、切り替えトランジスタ１４０２（電流源トランジスタ１４０１）のソース端子に接続されている。そのため、電流源トランジスタ１４０１のゲート・ソース間電圧を保持することが出来る。また、電流源トランジスタ１４０１のゲート端子とドレイン端子とは、スイッチ１４０５を介して接続されており、スイッチ１４０５のオンオフによって、容量素子１４０４の電荷の保持を制御できる。
そこで、図１４の動作について述べる。ただし、図１の動作と同様であるため、簡単に説明する。まず、図１５に示すように、スイッチ１４０３、１４０５、１０６をオンにし、スイッチ１０７をオフにする。その時の電流の経路を破線矢印１５０１で示す。そして、定常状態になると、容量素子１４０４には、電流が流れなくなる。そしてそのとき、電流源トランジスタ１４０１のゲート・ソース間電圧が容量素子１４０４に蓄積される。つまり、電流源トランジスタ１４０１のソース・ドレイン間に電流Ｉｂを流すのに必要な電圧が、ゲート・ソース間に加わるようになる。以上の動作は、設定動作に相当する。そしてその時、切り替えトランジスタ１４０２は、短絡動作を行っていることになる。
次に、図１６に示すように、スイッチ１４０３、１４０５、１０６をオフにし、スイッチ１０７をオンにする。その時の電流の経路を破線矢印１６０１で示す。すると、電流源トランジスタ１４０１と切り替えトランジスタ１４０２は、マルチゲートのトランジスタとして動作することになる。したがって、負荷１０９の方に電流が流れ、その大きさは、Ｉｂよりも小さくなる。以主の動作は、出力動作に相当する。そしてその時、切り替えトランジスタ１４０２は、電流源動作を行っていることになる。
なお、容量素子１４０４の端子１４０６の電位は、設定動作の時と、出力動作の時とで、異なる場合が多い。しかし、容量素子１４０４の両端の電圧（電位差）は変化しないため、負荷１０９には、所望の電流が流れる。
なお、この場合も、設定動作の時には、図２１のように接続され、出力動作の時には、図２２のように接続される、というようになっていれば、スイッチは、どこに配置してもよいことは、もちろんである。
なお、図１４には、図１に対応させた回路を示したが、図２３には、図１１に対応させた回路を示す。図２３では、短絡動作のとき、切り替えトランジスタ１４０２のゲート容量に、電荷が蓄積されない、という特徴がある。
なお、これまでは、切り替えトランジスタ１０２、１４０２は、設定動作のときに短絡動作をして、出力動作のときには電流源動作をしていた。しかし、これに限定されない。例えば、図２４において電流の経路を破線矢印２４０１で示すが、設定動作のときに電流源動作をしてもよい。また、図２５において電流の経路を波線矢印２５０１で示すが、短絡動作のときには電流源動作をしてもよい。この場合は、出力動作の時の方が、電流が大きい。したがって、信号を増幅していることになり、さまざまなアナログ回路に適用することが出来る。
このように、図１の回路だけでなく、スイッチの配置や数、各トランジスタの極性、電流源トランジスタの数や配置、切り替えトランジスタの数や配置、各配線の電位、電流の流れる向きなどを変更することにより、様々な回路を用いて、本発明を構成することができ、各々の変更を組み合わせることにより、さらに様々な回路を用いて本発明を構成することが出来る。
（実施の形態２）
実施の形態１では、切り替えトランジスタ１０２に関して、電流源動作や短絡動作を実現するために、図１の構成を用いた。そこで、本実施の形態では、実施の形態１とは異なる構成で、電流源動作や短絡動作を実現する構成の一例を示す。
なお、実施の形態１と同様の内容が多いため、そのような部分については、説明は省略する。
まず、図２６に、切り替えトランジスタ１０２に関して、電流源動作や短絡動作を実現した第２の構成について示す。
図１では、切り替えトランジスタ１０２が短絡動作できるようにするため、スイッチ１０３を用いていた。このスイッチ１０３を制御することにより、切り替えトランジスタ１０２のソース・ドレイン間に電流が流れず、切り替えトランジスタ１０２のソース端子とドレイン端子とを概ね同じ電位にしていた。
それに対して、図２６では、切り替えトランジスタ１０２のゲート端子の電圧を制御して、切り替えトランジスタ１０２に多くの電流が流すことができるようにする。具体的には、スイッチ２６０１を用いることにより、切り替えトランジスタ１０２のゲート・ソース間電圧の絶対値を大きくする。その結果、ある値の電流が流れる場合、切り替えトランジスタ１０２のソース・ドレイン間電圧が小さくてすむようになる。つまり、切り替えトランジスタ１０２は、スイッチとして動作するようになる。
そして、電流源動作の場合は、図１では、スイッチ１０３をオフにして、電流源トランジスタ１０１と切り替えトランジスタ１０２は、ゲート端子が互いに接続されていることにより、マルチゲートのトランジスタとして動作した。
それに対し、図２６では、電流源トランジスタ１０１と切り替えトランジスタ１０２は、ゲート端子が互いに接続されていないため、スイッチ２６０２を用いることにより、接続されるようにする。その結果、マルチゲートのトランジスタとして動作できるようにする。
そこで、図２６の動作について述べる。まず、図２７に示すように、スイッチ２６０１、１０５、１０６をオンにし、スイッチ１０７、２６０２をオフにする。その時の電流の経路を破線矢印２７０１で示す。すると、切り替えトランジスタ１０２のゲート端子は、配線２６０３に接続される。配線２６０３には、低電位側電源（Ｖｓｓ）が供給されているため、切り替えトランジスタ１０２のゲート・ソース間電圧の絶対値は、非常に大きくなる。よって、切り替えトランジスタ１０２は、非常に大きな電流駆動能力をもつことになるので、切り替えトランジスタ１０２のソース端子とドレイン端子とは、概ね同じ電位となる。そのため、基本電流源１０８に流れる電流Ｉｂが、容量素子１０４や電流源トランジスタ１０１に流れ、電流源トランジスタ１０１のソース端子は、配線１１０と概ね同じ電位になる。そして、電流源トランジスタ１０１のソース・ドレイン間に流れる電流と、基本電流源１０８に流れる電流Ｉｂとが等しくなると、容量素子１０４には、電流が流れなくなる。つまり、定常状態になる。そしてそのときのゲート端子の電位が、容量素子１０４に蓄積される。つまり、電流源トランジスタ１０１のソース・ドレイン間に電流Ｉｂを流すのに必要な電圧が、ゲート端子に加わるようになる。以上の動作は、設定動作に相当する。そしてその時、切り替えトランジスタ１０２は、スイッチとして動作し、短絡動作を行っていることになる。
次に、図２８に示すように、スイッチ２６０１、１０５、１０６をオフにし、スイッチ１０７、２６０２をオンにする。その時の電流の経路を破線矢印２８０１で示す。すると、切り替えトランジスタ１０２のゲート端子と電流源トランジスタ１０１のゲート端子は、互いに接続される。一方、容量素子１０４には、設定動作において蓄積した電荷が保存されており、それが、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲート端子に、加わることになる。以上のことから、電流源トランジスタ１０１と切り替えトランジスタ１０２は、マルチゲートのトランジスタとして動作することになる。したがって、電流源トランジスタ１０１と切り替えトランジスタ１０２を１つのトランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ１０１のＬよりも大きくなる。したがって、負荷１０９の方に流れる電流は、Ｉｂよりも小さくなる。以上の動作は、出力動作に相当する。そしてその時、切り替えトランジスタ１０２は、電流源動作を行っていることになる。
なお、配線２６０３の電位は、Ｖｓｓに限定されない。切り替えトランジスタ１０２が十分にオン状態になるような値であればよい。
なお、本実施の形態の回路として、図２６に示したが、構成はこれに限定されない。実施の形態１と同様、スイッチの配置や数、各トランジスタの極性、電流源トランジスタ１０１の数や配置、切り替えトランジスタ１０２の数や配置、各配線の電位、電流の流れる向きなどを変更することにより、様々な回路を用いて構成することが出来る。また、各々の変更を組み合わせることにより、様々な回路を用いて構成することが出来る。
例えば、設定動作の時には、図２９のように接続され、出力動作の時には、図３０のように接続される、というようになっていれば、各スイッチは、どこに配置してもよい。
また、電流源トランジスタ１０１と切り替えトランジスタ１０２の配置を入れ替えた場合について、図３１に示す。図３１では、配線１１０、電流源トランジスタ１０１、切り替えトランジスタ１０２の順に配置されている。
また、図２６の回路に関して、電流源トランジスタ１０１と切り替えトランジスタ１０２の極性（導電型）を変更して、回路の接続構造を変更ない場合の例を、図３２に示す。図２６と図３２を比較すると分かるように、図２６の配線１１２、１１３、１１０、１１１、２６０３の電位を、配線３２１２、３２１３、３２１０、３２１１、３２２３のように変更し、基本電流源１０８の電流の向きを変更すれば、容易に変更できる。電流源トランジスタ３２０１、切り替えトランジスタ３２０２、スイッチ３２２１、３２２２、３２０５、３２０６、３２０７、基本電流源３２０８、負荷３２０９などの接続は、変更されていない。なお、配線３２１０と配線３２１１は別々の配線で構成されているが、電気的に接続されていてもよい。なお、配線３２１２と配線３２１３は別々の配線で構成されているが、電気的に接続されていてもよい。
また、電流の向きを変更せずに、回路の接続構造を変更することにより、図２６の回路に関して、電流源トランジスタ１０１と切り替えトランジスタ１０２の極性（導電型）を変更した場合の例を図３３に示す。
常に電流源（または、その一部）として動作する電流源トランジスタ１４０１と、状態によって、動作が異なる切り替えトランジスタ１４０２とがあり、電流源トランジスタ１４０１と切り替えトランジスタ１４０２と配線１１０とは、直列に接続されている。電流源トランジスタ１４０１のゲート端子には、容量素子１４０４の一方の端子が接続されている。容量素子１４０４の他方の端子１４０６は、切り替えトランジスタ１４０２（電流源トランジスタ１４０１）のソース端子に接続されている。そのため、電流源トランジスタ１４０１のゲート・ソース間電圧を保持することが出来る。また、電流源トランジスタ１４０１のゲート端子とドレイン端子とは、スイッチ１４０５を介して接続されており、スイッチ１４０５のオンオフによって、容量素子１４０４の電荷の保持を制御できる。また、切り替えトランジスタ１４０１のゲート端子と配線３３０３はスイッチ３３０１を介して接続されており、スイッチの３３０１のオンオフによって切り替えトランジスタ１４０２を制御する。また、電流源トランジスタ１４０１のゲート端子と切り替えトランジスタ１４０２のゲート端子は、スイッチ３３０２を介して接続される。
なお、この場合も、設定動作の時には、図３４のように接続され、出力動作の時には、図３５のように接続されるように動作させる。よって、そのようになっていれば、スイッチは、どこに配置してもよい。
なお、配線３３０３には、Ｖｄｄよりも高いＶｄｄ２が供給されている。これに限定されないが、切り替えトランジスタ１４０２が短絡動作の時に、より電流駆動能力が大きくなるようにするため、出来るだけ高い電位を供給するほうがよい。
このように、図２６の回路だけでなく、スイッチの配置や数、各トランジスタの極性、電流源トランジスタの数や配置、切り替えトランジスタの数や配置、各配線の電位、電流の流れる向きなどを変更することにより、様々な回路を用いて、本発明を構成することができ、各々の変更を組み合わせることにより、さらに様々な回路を用いて本発明を構成することが出来る。
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
本実施の形態では、実施の形態１、２で説明した回路を、一部変更した場合について述べる。
ここでは、簡単のため、図１の回路を一部変更した場合について述べる。よって、実施の形態１と同様の内容が多いため、そのような部分については、説明は省略する。ただし、実施の形態１、２で説明した様々な回路にも、適用することが出来る。
まず、図１の構成を一部変更したものを、図３６に示す。異なるのは、図１のスイッチ１０７が、図３６のマルチトランジスタ３６０１に変更されている点である。マルチトランジスタ３６０１は、電流源トランジスタ１０１や切り替えトランジスタ１０２と同じ極性（導電型）のトランジスタである。そして、マルチトランジスタ３６０１のゲート端子は、電流源トランジスタ１０１のゲート端子と接続されている。マルチトランジスタ３６０１は、状況によって、動作が切り替わる。つまり、設定動作の時には、スイッチとして動作し、出力動作の時には、電流源トランジスタ１０１や切り替えトランジスタ１０２とともに、マルチゲートのトランジスタの一部として、電流源として動作する。
次に、図３６の回路の動作について説明する。まず、図３７に示すように、スイッチ１０３、１０５、１０６をオンにする。すると、基本電流源１０８に流れる電流Ｉｂが、容量素子１０４や電流源トランジスタ１０１に流れる。その時の電流の経路を破線矢印３７０１で示す。このとき、マルチトランジスタ３６０１のゲート端子とソース端子は、概ね同じ電位となる。つまり、マルチトランジスタ３６０１のゲート・ソース間電圧は、概ね０Ｖとなる。したがって、マルチトランジスタ３６０１はオフする。そして、定常状態になって、電流源トランジスタ１０１のソース・ドレイン間に流れる電流と、基本電流源１０８に流れる電流市とが等しくなり、容量素子１０４には、電流が流れなくなる。以上の動作は、設定動作に相当する。そしてその時、マルチトランジスタ３６０１は、オフ状態のスイッチとして動作していることになる。
次に、図３８に示すように、スイッチ１０３、１０５、１０６をオフにする。そして、容量素子１０４には、設定動作において蓄積した電荷が保存されており、それが、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１のゲート端子に、加わる。そして、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１のゲート端子は、互いに接続されている。その時の電流の経路を破線矢印３８０１で示す。以上のことから、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１は、マルチゲートのトランジスタとして動作することになる。したがって、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１を１つのトランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ１０１のＬよりも大きくなる。したがって、負荷１０９の方に流れる電流は、Ｉｂよりも小さくなる。つまり、負荷１０９の方に流れる電流は、図１の場合よりも小さくなる。以上の動作は、出力動作に相当する。そしてその時、マルチトランジスタ３６０１は、マルチゲートのトランジスタの一部として動作していることになる。
このように、図１のスイッチ１０７を、図３６のマルチトランジスタ３６０１に変更し、マルチトランジスタ３６０１のゲート端子を電流源トランジスタ１０１のゲート端子と接続することにより、電流の制御を自動的に行うことができ、また、負荷１０９の方に流れる電流を小さくすることが出来る。図１の場合は、負荷１０９の方に、出力動作のときに電流を流し、設定動作の時には流さない、という動作を切り替えるため、スイッチ１０７を制御するための配線が必要になるが、図３６の場合は、自動的に行えるため、制御するための配線を省略することができる。
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１とは、マルチゲートのトランジスタとして動作するため、これらのトランジスタは同極性（同じ導電型を有する）とすることが望ましい。
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とマルチトランジスタ３６０１とは、マルチゲートのトランジスタとして動作するが、各々のトランジスタのゲート幅Ｗは、同じであってもよいし、異なっていても良い。同様に、ゲート長Ｌも、同じであってもよいし、異なっていても良い。ただし、ゲート幅Ｗは、通常のマルチゲートのトランジスタと同じだと考えてもよいため、同じ大きさであることが望ましい。ゲート長Ｌは、切り替えトランジスタ１０２やマルチトランジスタ３６０１の方を大きくすれば、負荷１０９に流れる電流が、より小さくなる。よって、その状況に合わせて、設計すればよい。
なお、本実施の形態の回路として、図３６に示したが、構成はこれに限定されない。スイッチの配置や数、各トランジスタの極性、電流源トランジスタ１０１の数や配置、切り替えトランジスタ１０２の数や配置、マルチトランジスタ３６０１の数や配置、各配線の電位、電流の流れる向きなどを変更することにより、様々な回路を用いて構成することが出来る。また、各々の変更を組み合わせることにより、様々な回路を用いて構成することが出来る。
例えば、１０３、１０５、１０６などのようなスイッチは、対象とする電流のオンオフを制御できるなら、どこに配置しても良い。つまり、設定動作の時には、図３９のように接続され、出力動作の時には、図４０のように接続される、というようになっていれば、１０３、１０５、１０６などのようなスイッチは、どこに配置してもよい。
なお、本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに相当する。したがって、本実施の形態で説明した内容は、実施の形態１、２にも適用できる。
（実施の形態４）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。
表示装置は、図４１に示すように、画素配列４１０１、ゲート線駆動回路４１０２、信号線駆動回路４１１０を有している。ゲート線駆動回路４１０２は、画素配列４１０１に選択信号を順次出力する。信号線駆動回路４１１０は、画素配列４１０１にビデオ信号を順次出力する。画素配列４１０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路４１１０から画素配列４１０１へ入力するビデオ信号は、電流である。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路４１１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。
なお、ゲート線駆動回路４１０２や信号線駆動回路４１１０は、複数配置されていてもよい。
信号線駆動回路４１１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ４１０３、第１ラッチ回路（ＬＡＴ１）４１０４、第２ラッチ回路（ＬＡＴ２）４１０５、デジタル・アナログ変換回路４１０６に分けられる。デジタル・アナログ変換回路４１０６には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路４１０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。
そこで、信号線駆動回路４１１０の動作を簡単に説明する。シフトレジスタ４１０３は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ４１０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）４１０４に入力される。第１ラッチ回路（ＬＡＴ１）４１０４には、ビデオ信号線４１０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路４１０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
ただし、第１ラッチ回路４１０４や第２ラッチ回路４１０５が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路４１０６は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列４１０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路旧０６は省略できる場合が多い。
第１ラッチ回路（ＬＡＴ１）４１０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線４１０９よりラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）４１０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）４１０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）４１０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路４１０６へと入力される。そして、デジタル・アナログ変換回路４１０６から出力される信号は、画素配列４１０１へ入力される。
第２ラッチ回路（ＬＡＴ２）４１０５に保持されたビデオ信号がデジタル・アナログ変換回路４１０６に入力され、そして、画素４１０１に入力されている間、シフトレジスタ４１０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
なお、デジタル・アナログ変換回路４１０６が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路４１１４が配置されている。
なお、信号線駆動回路やその一部は、画素配列４１０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。その場合、ＩＣチップと基板にはＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板などを用いて接続される。
なお、信号線駆動回路などの構成は、図４１に限定されない。
例えば、第１ラッチ回路４１０４や第２ラッチ回路４１０５が、アナログ値を保存できる回路である場合、図４２に示すように、リファレンス用電流源回路４１１４から第１ラッチ回路（ＬＡＴ１）４１０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図４２において、第２ラッチ回路４１０５が存在しない場合もある。
（実施の形態５）
次に、実施の形態４において説明した信号線駆動回路４１１０の具体的な構成について説明する。
まず、信号線駆動回路に適用した場合の例を図４３に示す。電流源回路４３０１は、配線４３０２、４３０３、４３０４、４３０５によって、設定動作と出力動作、および、短絡動作と電流源動作とを切り替えている。基本電流源１３０８から、設定動作の時に電流が入力される。そして、出力動作のときに、電流源回路４３０１から負荷１３０９の方に電流を出力する。
そこでまず、図４１の場合について、説明する。リファレンス用電流源回路４１１４における電流源は、図４３における基本電流源１３０８に相当する。そして、図４３における負荷１３０９は、スイッチや、信号線４９０２や信号線４９０２に接続された画素に相当する。基本電流源１３０８からは、一定の電流が出力されている。なお、図４３の構成の場合、設定動作を行いながら、同時に出力動作を行うことができない。したがって、同時に行いたい場合には、電流源回路を２つ以上配置して、それらを切り替えて用いればよい。つまり、一方の電流源回路に対して設定動作を行い、同時に他方の電流源回路で出力動作を行う。そして、それを任意の周期ごとに切り替える。これにより、設定動作と出力動作とを同時に行うことができる。
さらに、画素にビデオ信号としてアナログ電流を出力する場合は、デジタル値をアナログ値に変換する必要があるため、図４４に示すような構成となる。なお、図４４では、簡単のため、３ビットの場合について説明する。すなわち、基本電流源１３０８Ａ、１３０８Ｂ、１３０８Ｃがあり、その電流の大きさは、Ｉｃ、２＊Ｉｃ、４＊Ｉｃというようになっている。そして、電流源回路４３０１Ａ、４３０１Ｂ、４３０１Ｃが各々接続されている。したがって、出力動作の時には、電流源回路４３０１Ａ、４３０１Ｂ、４３０１Ｃは、Ｉｃ、２＊Ｉｃ、４＊Ｉｃの大きさの電流を出力することになる。そして、各電流源回路と直列に、スイッチ４４０１Ａ、４４０１Ｂ、４４０１Ｃが接続されている。このスイッチは、第２ラッチ回路（ＬＡＴ２）４１０５から出力されるビデオ信号によって制御される。そして、各電流源回路とスイッチから出力される電流の合計が、負荷１３０９、すなわち、信号線４９０２に出力される。以上のように動作させることにより、画素にビデオ信号としてアナログ電流を出力している。
なお、図４４では、簡単のため、３ビットの場合について説明したが、これに限定されない。同様に構成すれば、ビット数を容易に変更して構成することが出来る。なお、図４４の構成の場合においても、電流源回路を並列に配置して、切り替えて動作させることにより、設定動作を行いながら、同時に出力動作を行うことができる。
なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。このように、設定動作や出力動作を制御するための回路構成や、回路の動作等については、国際公開第０３／０３８７９３号パンフレット、国際公開第０３／０３８７９４号パンフレット、国際公開第０３／０３８７９５号パンフレット、に記載されており、その内容を本発明に適用することが出来る。
次に、図４２の場合について、説明する。リファレンス用電流源回路４１１４における電流源は、図４３における基本電流源１３０８に相当する。そして、図４３における負荷１３０９は、第２ラッチ回路（ＬＡＴ２）４１０５に配置されている電流源回路に相当する。この場合は、リファレンス用電流源回路４１１４における電流源からは、ビデオ信号が電流で出力される。なお、その電流は、デジタル値の場合も、アナログ値の場合もある。
なお、各ビットに対応したデジタルビデオ信号（電流値）を第１ラッチ回路４１０４に入力してもよい。なお、その後、各ビットに対応したデジタルビデオ信号電流を足し合わせることによって、デジタル値からアナログ値に変換することができる。その場合、桁数の小さなビットの信号を入力する場合に、本発明を適用することは、より好適である。なぜなら、桁数の小さなビットの信号の場合、信号の電流値が小さくなってしまう。そこで、本発明を適用すれば、信号の電流値を大きくすることができる。そのため、信号の書き込み速度が向上する。なお、図４２において、第２ラッチ回路４１０５が存在しない場合については、第１ラッチ回路４１０４において、電流源回路が並列に２つ以上配置して、それらを切り替えて用いてもよい。これにより、設定動作と出力動作を同時に行うことができ、その結果、第２ラッチ回路４１０５を省くことが可能となる。このような回路の構成や動作については、国際公開第０３／０３８７９６号パンフレット、国際公開第０３／０３８７９７号パンフレット、に記載されており、その内容を本発明に適用することが出来る。
また、第１ラッチ回路４１０４に配置されている電流源回路が、図４３における基本電流源１３０８に相当し、第２ラッチ回路４１０５に配置されている電流源回路が、図４３における負荷１３０９に相当すると考えることもできる。
またさらに、図４１、４２に示したリファレンス用電流源回路４１１４に対して、適用してもよい。つまり、リファレンス用電流源回路４１１４が図４３における負荷１３０９に相当し、さらに別の電流源が、図４３における基本電流源１３０８に相当すると考えることもできる。
また、画素が図４３における負荷１３０９に相当し、信号線駆動回路４１１０における、画素に電流を出力する電流源回路が、図４３における基本電流源１３０８に相当すると考えることもできる。
また、図２４、２５に示したように、設定動作の時よりも、出力動作の時の方が電流が大きくなるように動作させる場合は、信号を増幅していることになるので、さまざまなアナログ回路に適用することが出来る。
このように、様々な部分に、本発明を適用することが出来る。
なお、図４３において、電流源回路４３０１の構成として、図１３の構成を用いたが、これに限定されない。本発明における様々な構成を用いることが出来る。
なお、本実施の形態で説明した内容は、実施の形態１〜４で説明した内容を利用したものに相当する。したがって、実施の形態１〜４で説明した内容は、本実施の形態にも適用できる。
（実施の形態６）
本実施の形態では、画素配列４１に配列状に配置されている画素の具体的な構成について説明する。
まず、図１で示した構成を画素に適用した場合について、図４５に示す。図１における負荷１０９は、図４５におけるＥＬ素子４５０１に相当する。図４５における基本電流源１０８は、図４１の場合は、デジタル・アナログ変換回路４１０６に配置されている電流源回路に相当し、図４２の場合は、第２ラッチ回路４１０５に配置されている電流源回路に相当する。
ゲート線４５０３〜４５０６を用いて、各スイッチ（図４５ではトランジスタ）のオンオフを制御する。なお、詳しい動作については、図１と同様であるので、省略する。
また、図４で示した構成を画素に適用した場合について、図４６に示す。同様に、図３６で示した構成を画素に適用した場合について、図４７に示す。
なお、画素に適用する構成として、図４５〜図４７で示した構成に限定されない。実施の形態１〜３で説明した様々な構成を用いて、画素を構成することが出来る。
例えば、図４５〜図４７におけるトランジスタの極性（導電型）は、これに限定されない。特に、スイッチとして動作させる場合は、接続関係を変更せずに、トランジスタの極性（導電型）を変更することが出来る。
また、図４５〜図４７において、電源線４９０１から配線１１３の方に向かって電流が流れているが、これに限定されない。電源線４９０１と配線１１３の電位を制御することにより、配線１１３から電源線４９０１の方に向かって電流が流れてもよい。ただし、その場合は、ＥＬ素子４５０１の向きを反対にする必要がある。なぜなら、通常は、ＥＬ素子４５０１は、陽極から陰極の方に電流が流れるためである。
なお、ＥＬ素子は、陽極側から光が出ても、陰極側から光が出ても、どちらでも良い。
なお、図４５〜図４７において、ゲート線４５０３〜４５０６や電源線４９０１を用いて接続しているが、限定されない。
例えば、図４５の回路に対して、図４８や図４９のように、ゲート線の数を削減することが可能である。そのためには、各スイッチのオンオフとトランジスタの極性（導電型）を考慮することにより、実現できる。
また、図４５〜図４７において、容量素子１０４は、電源線４９０１に接続されているが、別の配線、例えば、別の画素のゲート線などに接続してもよい。
また、図４５〜図４７において、電源線４９０１が配置されているが、それを削除し、別の画素のゲート線などで代用してもよい。
このように、画素は、様々な構成を用いることが出来る。
なお、これらの画素を用いて画像を表示する場合、様々な手法を用いて、階調を表現することが出来る。
例えば、信号線４９０２から画素へ、アナログのビデオ信号（アナログ電流）を入力し、そのビデオ信号に応じた電流を表示素子に流して、階調を表現できる。あるいは、信号線４９０２から画素へ、デジタルのビデオ信号（デジタル電流）を入力し、そのビデオ信号に応じた電流を表示素子に流して、２階調を表現できる。ただしこの場合、時間階調方式や面積階調方式などを組み合わせて、多階調化を図ることが多い。
なお、強制的に発光しないようにする場合は、表示素子に電流が流れないようにすればよい。よって、例えば、トランジスタ１０７やトランジスタ３６０１がオフ状態になるようにすればよい。あるいは、容量素子１０４の電荷の状態を制御することにより、結果として、表示素子に電流が流れないようにしてもよい。それを実現するため、スイッチなどを追加してもよい。
なお、ここでは特に時間階調方式について詳細な説明は省略するが、特願２００１−５４２６号、特願２０００−８６９６８号等に記載されている方法によれば良い。
また、信号線５００５から画素へ、デジタルのビデオ信号（デジタル電圧）を入力し、そのビデオ信号に応じて、電流を表示素子に流すかどうかを制御して、２階調を表現するような画素構成にしてもよい。よって、この場合も、時間階調方式や面積階調方式などを組み合わせて、多階調化を図ることが多い。図５０に、概略図を示す。ゲート線５００６を制御して、スイッチ５００４をオンオフして、信号線５００５より、電圧（ビデオ信号）を容量素子５００３に入力する。そして、その値によって、電流源回路５００１と直列に配置されているスイッチ５００２を制御して、ＥＬ素子４５０１に電流を流すかどうかを決定する。そして、電流源回路５００１に対して、本発明を適用できる。つまり、基本電流源１０８から電流源回路５００１の方に電流を流して、設定動作を行い、電流源回路５００１から負荷であるＥＬ素子４５０１の方に電流を流す。このようにすることにより、電流源回路５００１はトランジスタの電流特性のばらつきの影響を低減して、一定の電流を出力することが可能となる。
また、別の電流源から基本電流源１０８に電流を流して、設定動作を行い、基本電流源１０８から負荷である電流源回路５００１の方に電流を流してもよい。このようにすることにより、基本電流源１０８は、一定の電流を出力することが可能となる。
そこで、電流源回路４８０１として、図１に示す回路を適用した例を、図５１に示す。
なお、図５０で示した回路について、詳細な説明は省略するが、国際公開第０３／０２７９９７等に記載されている方法によれば良く、本発明と組み合わせることができる。なお、構成は、図５１に示した回路に限定されない。本発明で説明した様々な構成を適用することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１〜５で説明した内容を利用したものに相当する。したがって、実施の形態１〜５で説明した内容は、本実施の形態にも適用できる。
（実施の形態７）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図５２に示す。
図５２（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する電気回路に用いることができる。また本発明により、図５２（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図５２（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。また本発明により、図５２（Ｂ）に示すデジタルスチルカメラが完成される。
図５２（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用いることができる。また本発明により、図５２（Ｃ）に示す発光装置が完成される。
図５２（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する電気回路に用いることができる。また本発明により、図５２（Ｄ）に示すモバイルコンピュータが完成される。
図５２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図５２（Ｅ）に示すＤＶＤ再生装置が完成される。
図５２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する電気回路に用いることができる。また本発明により、図５２（Ｆ）に示すゴーグル型ディスプレイが完成される。
図５２（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示部１３６０２を構成する電気回路に用いることができる。また本発明により、図５２（Ｇ）に示すビデオカメラが完成される。
図５２（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気回路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図５２（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜６に示したいずれの構成の半導体装置を用いても良い。
【図１】
2004061812.tif 000004
【図２】
2004061812.tif 000005
【図３】
2004061812.tif 000006
【図４】
2004061812.tif 000007
【図５】
2004061812.tif 000008
【図６】
2004061812.tif 000009
【図７】
2004061812.tif 000010
【図８】
2004061812.tif 000011
【図９】
2004061812.tif 000012
【図１０】
2004061812.tif 000013
【図１１】
2004061812.tif 000014
【図１２】
2004061812.tif 000015
【図１３】
2004061812.tif 000016
【図１４】
2004061812.tif 000017
【図１５】
2004061812.tif 000018
【図１６】
2004061812.tif 000019
【図１７】
2004061812.tif 000020
【図１８】
2004061812.tif 000021
【図１９】
2004061812.tif 000022
【図２０】
2004061812.tif 000023
【図２１】
2004061812.tif 000024
【図２２】
2004061812.tif 000025
【図２３】
2004061812.tif 000026
【図２４】
2004061812.tif 000027
【図２５】
2004061812.tif 000028
【図２６】
2004061812.tif 000029
【図２７】
2004061812.tif 000030
【図２８】
2004061812.tif 000031
【図２９】
2004061812.tif 000032
【図３０】
2004061812.tif 000033
【図３１】
2004061812.tif 000034
【図３２】
2004061812.tif 000035
【図３３】
2004061812.tif 000036
【図３４】
2004061812.tif 000037
【図３５】
2004061812.tif 000038
【図３６】
2004061812.tif 000039
【図３７】
2004061812.tif 000040
【図３８】
2004061812.tif 000041
【図３９】
2004061812.tif 000042
【図４０】
2004061812.tif 000043
【図４１】
2004061812.tif 000044
【図４２】
2004061812.tif 000045
【図４３】
2004061812.tif 000046
【図４４】
2004061812.tif 000047
【図４５】
2004061812.tif 000048
【図４６】
2004061812.tif 000049
【図４７】
2004061812.tif 000050
【図４８】
2004061812.tif 000051
【図４９】
2004061812.tif 000052
【図５０】
2004061812.tif 000053
【図５１】
2004061812.tif 000054
【図５２】
2004061812.tif 000055
【国際調査報告】
2004061812.tif 000056
2004061812.tif 000057
2004061812.tif 000058
2004061812.tif 000059