(57)【特許請求の範囲】
【請求項１】
複数の画素が配列された画素配列と、
前記画素配列から信号を読み出して出力する読み出し部と、
出力部と、を備え、
前記出力部は、
第１のダミー線と、
第２のダミー線と、
前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された第１の信号を伝達する第１の出力線と前記読み出し部から出力された第２の信号を伝達する第２の出力線との組を複数含む出力線群と、
複数の前記組のそれぞれについて前記第１の信号と前記第２の信号との差分信号を生成する複数の差分回路と、
前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において前記第１のダミー線及び前記第２のダミー線を浮遊状態にし、前記複数の差分回路が画像信号を出力した後に前記第１のダミー線及び前記第２のダミー線の電位をリセット電位にリセットする制御部と、を含み、
前記読み出し部は、前記第１の出力線に出力される前記第１の信号を保持する第１の保持容量および前記第２の出力線に出力される前記第２の信号を保持する第２の保持容量を含み、
前記第１の出力線に出力される前記第１の信号には、前記第１の保持容量の容量値と前記第１の出力線の容量値との比によって決まるゲインがかかり、前記第２の出力線に出力される前記第２の信号には、前記第２の保持容量の容量値と前記第２の出力線の容量値との比によって決まるゲインがかかる、
ことを特徴とする撮像装置。
【請求項２】
前記第１のダミー線と前記第２のダミー線とには、それぞれ、保持容量が接続されている
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１のダミー線と前記第２のダミー線とは、それぞれ、前記差分回路まで延在している
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記第１の信号は、画像信号にノイズ信号が重畳された光信号であり、
前記第２の信号は、前記ノイズ信号である
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記読み出し部は、
前記画素配列の各列の画素から異なるタイミングで読み出された２つの信号の差分信号を増幅する複数の増幅部を含み、
前記第１の信号は、増幅された前記差分信号に前記増幅部のオフセットが重畳された信号であり、
前記第２の信号は、前記増幅部のオフセットの信号である
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
複数の画素が配列された画素配列と、
前記画素配列から信号を読み出して出力する読み出し部と、
出力部と、を備え、
前記出力部は、
第１のダミー線と、
第２のダミー線と、
前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、
前記読み出し部から信号が出力される期間において前記第１のダミー線及び前記第２のダミー線を浮遊状態にし、その後、前記第１のダミー線及び前記第２のダミー線の電位をリセット電位にリセットする制御部と、を含む、
ことを特徴とする撮像装置。
【請求項７】
複数の画素が配列された画素配列と、
前記画素配列から信号を読み出して出力する読み出し部と、
出力部と、を備え、
前記出力部は、
少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第１のダミー線と、
少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第２のダミー線と、
前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含み、
前記複数の出力線のうち前記第１のダミー線に最も近い出力線と前記第１のダミー線との間隔、前記複数の出力線のうち前記第２のダミー線に最も近い出力線と前記第２のダミー線との間隔、および、前記複数の出力線の間隔が等しい、
ことを特徴とする撮像装置。
【請求項８】
複数の画素が配列された画素配列と、
前記画素配列から信号を読み出して出力する読み出し部と、
出力部と、を備え、
前記出力部は、
少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第１のダミー線と、
前記第１のダミー線とは電気的に分離されていて、少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第２のダミー線と、
前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む、
ことを特徴とする撮像装置。
【請求項９】
複数の画素が配列された画素配列と、
前記画素配列から信号を読み出して出力する読み出し部と、
出力部と、
を備え、
前記出力部は、
前記読み出し部から出力された第１の信号を伝達する第１の出力線と前記読み出し部から出力された第２の信号を伝達する第２の出力線との組を複数含む出力線群と、
複数の前記組のそれぞれについて前記第１の信号と前記第２の信号との差分信号を生成する複数の差分回路と、
少なくとも、前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、浮遊状態にされる第１のダミー線と、
少なくとも、前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、浮遊状態にされる第２のダミー線と、
を含み、
前記第１のダミー線と前記第２のダミー線とには、それぞれ、保持容量が接続され、
前記出力線群は、前記第１のダミー線と前記第２のダミー線との間に配されており、
前記読み出し部は、前記第１の出力線に出力される前記第１の信号を保持する第１の保持容量および前記第２の出力線に出力される前記第２の信号を保持する第２の保持容量を含み、
前記第１の出力線に出力される前記第１の信号には、前記第１の保持容量の容量値と前記第１の出力線の容量値との比によって決まるゲインがかかり、前記第２の出力線に出力される前記第２の信号には、前記第２の保持容量の容量値と前記第２の出力線の容量値との比によって決まるゲインがかかる、
ことを特徴とする撮像装置。
【請求項１０】
複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、前記読み出し部から出力された第１の信号を伝達する第１の出力線と前記読み出し部から出力された第２の信号を伝達する第２の出力線との組を複数含む出力線群と、複数の前記組のそれぞれについて前記第１の信号と前記第２の信号との差分信号をそれぞれ生成する複数の差分回路と、第１のダミー線と、第２のダミー線とを含み、前記出力線群が前記第１のダミー線と前記第２のダミー線との間に配されている撮像装置の制御方法であって、
前記読み出し部から前記第１の信号及び前記第２の信号が出力されるタイミングに同期して、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、
前記複数の差分回路が前記差分信号を出力し終わるタイミングに同期して、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、
を含むことを特徴とする撮像装置の制御方法。
【請求項１１】
複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、
前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、
前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、
を含むことを特徴とする撮像装置の制御方法。
【請求項１２】
複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、
前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、
前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含み、
前記複数の出力線のうち前記第１のダミー線に最も近い出力線と前記第１のダミー線との間隔、前記複数の出力線のうち前記第２のダミー線に最も近い出力線と前記第２のダミー線との間隔、および、前記複数の出力線の間隔が等しい、
ことを特徴とする撮像装置の制御方法。
【請求項１３】
複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、
前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、
前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含み、
前記第１のダミー線と前記第２のダミー線とが電気的に分離されている、
ことを特徴とする撮像装置の制御方法。
【請求項１４】
請求項１から９のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像装置の制御方法及び撮像システムに関する。
【背景技術】
【０００２】
ＭＯＳ型センサなどの撮像装置は、複数の画素が配列された画素配列と、その画素配列から信号を読み出すとともに複数の信号を出力する読み出し部と、読み出し部から出力された複数の信号に応じて画像信号を出力する出力部とを備える。この出力部は、相関２重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；以下、ＣＤＳと略す）処理を行う。
【０００３】
読み出し部は、画素配列の各列の画素の光信号とノイズ信号とを異なるタイミングで読み出して、両者を一時的にそれぞれラインメモリに保持する。その読み出し部は、ラインメモリに保持された光信号とノイズ信号とを、それぞれ、出力部における光信号用の出力線（以下、Ｓ出力線とする）とノイズ信号用の出力線（以下、Ｎ出力線とする）とへ出力する。読み出し部は、このような動作を各列について順次に行う。
【０００４】
出力部では、Ｓ出力線とＮ出力線との後段に設けられた差分回路が、Ｓ出力線に転送された光信号とＮ出力線に転送されたノイズ信号との差分処理を行い（ＣＤＳ処理を行う）、各列の画素の画像信号を順次に出力する。
【０００５】
ここで、第１の列の画素から光信号とノイズ信号とがそれぞれ第１Ｓ出力線と第１Ｎ出力線とへ出力され、第２の列の画素から光信号とノイズ信号とがそれぞれ第２Ｓ出力線と第２Ｎ出力線とへ出力される場合を考える。この場合、第１の差分回路は、第１Ｓ出力線に出力された光信号と第１Ｎ出力線に出力されたノイズ信号との差分処理を行う（ＣＤＳ処理を行う）ことにより、第１の列の画素の画像信号を出力する。第２の差分回路は、第２Ｓ出力線に出力された光信号と第２Ｎ出力線に出力されたノイズ信号との差分処理を行う（ＣＤＳ処理を行う）ことにより、第２の列の画素の画像信号を出力する。この構成によれば、光信号及びノイズ信号についての動作を第１の列及び第２の列について並行して行うことができるので、出力部の動作を高速化できる。
【０００６】
この構成では、第１Ｓ出力線及び第１Ｎ出力線が第１の列の画素に対応し、第２Ｓ出力線及び第２Ｎ出力線が第２の列の画素に対応していることから、第１Ｓ出力線、第１Ｎ出力線、第２Ｓ出力線、第２Ｎ出力線の順に配されることが一般的である。
【０００７】
第１Ｓ出力線、第１Ｎ出力線、第２Ｓ出力線、第２Ｎ出力線は、一般に互いに並行して配列されるが、隣接する出力線との間で容量結合が生じることで、クロストークを起こし、信号対ノイズ比を低下させることが知られている。これに対して、特許文献１に示された撮像装置では、第１Ｓ出力線、第１Ｎ出力線、第２Ｓ出力線、第２Ｎ出力線の順に配された構成において、出力線の間にシールド線及びシールドピンを配している。これにより、特許文献１によれば、出力線同士の容量結合を抑制することができるとされている。
また、特許文献２に開示された技術では、信号が伝達される配線が複数互いに並列に配列されており、その配線の群の両外側にダミー配線を設けることが開示されている。この技術によれば、いずれの配線もその両側に配線もしくはダミー配線が設けられた構成になるので、配線分布容量のバラツキを除去でき、光電変換読取装置の読取り精度の向上が可能となるとしている。  
【特許文献１】特開２００５−２１７３６６号公報
【特許文献２】特開昭６０−１８３７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、外乱ノイズが固体撮像装置に影響を及ぼすことがある。例えば、外乱ノイズが出力線に作用すると、固体撮像装置から出力される信号の精度が低下することが懸念されるが、特許文献１及び２には、外乱ノイズに対する検討が成されていない。
【０００９】
本発明は、出力線に外乱ノイズが作用しても、精度の良い信号を得ることができる撮像装置、撮像装置の制御方法、並びに撮像システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部と、を備え、前記出力部は、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された第１の信号を伝達する第１の出力線と前記読み出し部から出力された第２の信号を伝達する第２の出力線との組を複数含む出力線群と、複数の前記組のそれぞれについて前記第１の信号と前記第２の信号との差分信号を生成する複数の差分回路と、前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において前記第１のダミー線及び前記第２のダミー線を浮遊状態にし、前記複数の差分回路が画像信号を出力した後に前記第１のダミー線及び前記第２のダミー線の電位をリセット電位にリセットする制御部と、を含み、前記読み出し部は、前記第１の出力線に出力される前記第１の信号を保持する第１の保持容量および前記第２の出力線に出力される前記第２の信号を保持する第２の保持容量を含み、前記第１の出力線に出力される前記第１の信号には、前記第１の保持容量の容量値と前記第１の出力線の容量値との比によって決まるゲインがかかり、前記第２の出力線に出力される前記第２の信号には、前記第２の保持容量の容量値と前記第２の出力線の容量値との比によって決まるゲインがかかる、
ことを特徴とする。
本発明の第２側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部と、を備え、前記出力部は、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、前記読み出し部から信号が出力される期間において前記第１のダミー線及び前記第２のダミー線を浮遊状態にし、その後、前記第１のダミー線及び前記第２のダミー線の電位をリセット電位にリセットする制御部と、を含む、ことを特徴とする。
本発明の第３側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部と、を備え、前記出力部は、少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第１のダミー線と、少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含み、前記複数の出力線のうち前記第１のダミー線に最も近い出力線と前記第１のダミー線との間隔、前記複数の出力線のうち前記第２のダミー線に最も近い出力線と前記第２のダミー線との間隔、および、前記複数の出力線の間隔が等しい、ことを特徴とする。
本発明の第４側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部と、を備え、前記出力部は、少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第１のダミー線と、前記第１のダミー線とは電気的に分離されていて、少なくとも前記読み出し部から信号が出力される期間において浮遊状態にされる第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む、ことを特徴とする。
【００１１】
本発明の第５側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、前記読み出し部から出力された第１の信号を伝達する第１の出力線と前記読み出し部から出力された第２の信号を伝達する第２の出力線との組を複数含む出力線群と、複数の前記組のそれぞれについて前記第１の信号と前記第２の信号との差分信号をそれぞれ生成する複数の差分回路と、第１のダミー線と、第２のダミー線とを含み、前記出力線群が前記第１のダミー線と前記第２のダミー線との間に配されている撮像装置の制御方法であって、前記読み出し部から前記第１の信号及び前記第２の信号が出力されるタイミングに同期して、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、前記複数の差分回路が前記差分信号を出力し終わるタイミングに同期して、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含むことを特徴とする。
本発明の第６側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、前記読み出し部から前記第１の信号及び前記第２の信号が出力されるタイミングに同期して、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含むことを特徴とする。
本発明の第７側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、
前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含み、前記複数の出力線のうち前記第１のダミー線に最も近い出力線と前記第１のダミー線との間隔、前記複数の出力線のうち前記第２のダミー線に最も近い出力線と前記第２のダミー線との間隔、および、前記複数の出力線の間隔が等しい、ことを特徴とする。
本発明の第８側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出して出力する読み出し部と、出力部とを有し、前記出力部が、第１のダミー線と、第２のダミー線と、前記第１のダミー線と前記第２のダミー線との間に配され、前記読み出し部から出力された信号を伝達する複数の出力線と、を含む撮像装置の制御方法であって、前記読み出し部から前記第１の信号及び前記第２の信号が出力される期間において、前記第１のダミー線及び前記第２のダミー線を浮遊状態に制御する第１のステップと、前記第１のステップの後、前記第１のダミー線及び前記第２のダミー線をリセットする第２のステップと、を含み、前記第１のダミー線と前記第２のダミー線とが電気的に分離されている、ことを特徴とする。
【００１２】
本発明の第９側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、複数の画素についての複数の信号を並行してそれぞれ伝達する複数の出力線に外乱ノイズが作用しても、精度の良い信号を得ることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の第１実施形態に係る撮像装置１００について、図１及び図２を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の構成図である。図２は、画素の構成図である。
【００１５】
撮像装置１００は、図１に示すように、画素配列ＰＡ、選択部１０、読み出し部２０、及び出力部３０を備える。
【００１６】
画素配列ＰＡでは、複数の画素１１０が２次元状に（行方向及び列方向に）配列されている。各画素１１０は、図２に示すように、リセットトランジスタ２５、光電変換部２７、転送ゲート９、フローティングディフュージョン（以下、ＦＤとする）７、及び、増幅トランジスタ２９を含む。リセットトランジスタ２５は、ＦＤ７をリセットする。光電変換部２７は、光電変換により、入射した光に応じた電荷（信号）を発生させるとともに蓄積する。光電変換部２７は、例えば、フォトダイオードである。転送ゲート９は、光電変換部２７により蓄積された電荷（信号）をＦＤ７へ転送する。ＦＤ７は、電荷（信号）を電圧（信号）に変換する。増幅トランジスタ２９は、ＦＤ７から入力された信号を増幅して列信号線ＲＬへ出力する。このようにして、画素Ｐから信号が読み出される。
【００１７】
なお、以下では、画素配列ＰＡにおける列を数える際に、図面上の左から右へ、かつ、上から下へ数えるものとする。画素配列ＰＡでは、複数の画素１１０が１次元的に配列されていても良い。
【００１８】
選択部１０は、画素配列ＰＡにおいて信号を読み出すべき画素の領域（行）を選択する。選択部１０は、垂直シフトレジスタ回路１２０を含む。垂直シフトレジスタ回路１２０は、例えば、タイミング信号ＶＤ，ＶＣＬＫに応じたシフト動作により、画素配列ＰＡから画素１１０の行を順次選択する。
【００１９】
読み出し部２０は、画素配列ＰＡにおいて選択部１０により選択された領域（行）の画素から信号を読み出す。読み出し部２０は、ラインメモリ回路３０５、及び転送回路３１０を含む。
【００２０】
ラインメモリ回路３０５は、光信号保持容量Ｃｔｓ及びノイズ信号保持容量Ｃｔｎを画素配列ＰＡの列ごとに含む。光信号保持容量Ｃｔｓは、選択行における各列の画素１１０から読み出された光信号（第１の信号）を保持する。ノイズ信号保持容量Ｃｔｎは、選択行における各列の画素１１０から読み出されたノイズ信号（第２の信号）を保持する。ここで、光信号は、画像信号にノイズ信号が重畳された信号である。画像信号は、光電変換部２７により蓄積された信号である。ノイズ信号は、画素１１０におけるトランジスタのオフセットなどの固定パターンノイズに応じた信号である。光信号保持容量Ｃｔｓ及びノイズ信号保持容量Ｃｔｎは、いずれも容量値がＣｔである。
【００２１】
転送回路３１０は、ラインメモリ回路３０５に保持された信号を出力線群１６０へ転送する。転送回路３１０は、光信号保持容量Ｃｔｓ及びノイズ信号保持容量Ｃｔｎに対応して、信号転送用トランジスタＴｒｓ及びノイズ転送用トランジスタＴｒｎを画素配列ＰＡの列ごとに含む。
【００２２】
出力部３０は、水平シフトレジスタ回路１４０、出力線群１６０、第１のダミー線２１０、第２のダミー線２６０、複数の差分回路（１５０、１５１）、及び制御部１９０を含む。
【００２３】
水平シフトレジスタ回路１４０は、タイミング信号ＨＤ，ＨＣＬＫに応じて、ラインメモリ回路３０５が保持する各列の信号が２列単位で順次に出力線群１６０へ転送されるように、転送回路３１０を制御する。例えば、水平シフトレジスタ回路１４０は、ラインメモリ回路３０５に保持された１列目及び２列目の画素の光信号及びノイズ信号を出力線群１６０へ転送した後、３列目及び４列目の画素の光信号及びノイズ信号を出力線群１６０へ転送する。
【００２４】
出力線群１６０は、ラインメモリ回路３０５に保持された信号が転送される。すなわち、出力線群１６０には、選択部１０により選択された行における各列の画素から、光信号及びノイズ信号が２列単位で順次に出力される。
【００２５】
出力線群１６０は、第１の出力線及び第２の出力線をそれぞれ複数含む。すなわち、出力線群１６０は、Ｋ（Ｋは２以上の自然数）本の第１の出力線及びＮ本の第２の出力線を含む。以下では、Ｋ＝２の場合について例示的に説明する。出力線群１６０は、例えば、図１に示すように、第１Ｓ出力線（第１の出力線）２２０、第１Ｎ出力線（第２の出力線）２３０、第２Ｓ出力線（第１の出力線）２５０、及び第２Ｎ出力線（第２の出力線）２４０を含む。そして、第１Ｓ出力線２２０及び第１Ｎ出力線２３０、第２Ｓ出力線２５０及び第２Ｎ出力線２４０は、それぞれ１つの組となっている。
【００２６】
第１Ｓ出力線２２０には、画素配列ＰＡの第１の画素（例えば、選択部１０により選択された行における１列目の画素）から光信号が出力される。第１Ｓ出力線２２０は、読み出し部２０から出力された第１の画素についての光信号を伝達する。
【００２７】
第１Ｎ出力線２３０は、第１Ｓ出力線２２０に並ぶように配されている。第１Ｎ出力線２３０には、画素配列ＰＡの第１の画素からノイズ信号が出力される。第１Ｎ出力線２３０は、読み出し部２０から出力された第１の画素についてのノイズ信号を伝達する。
【００２８】
第２Ｎ出力線２４０は、第１Ｎ出力線２３０に並ぶように配されている。第２Ｎ出力線２４０には、画素配列ＰＡの第２の画素（例えば、選択部１０により選択された行における２列目の画素）からノイズ信号が出力される。第２Ｎ出力線２４０は、読み出し部２０から出力された第２の画素についてのノイズ信号を伝達する。
【００２９】
第２Ｓ出力線２５０は、第２Ｎ出力線２４０に並ぶように配されている。第２Ｓ出力線２５０には、画素配列ＰＡの第２の画素から光信号が出力される。第２Ｓ出力線２５０は、読み出し部２０から出力された第２の画素についての光信号を伝達する。
【００３０】
ここで、列毎のラインメモリから出力線への読み出しは、ラインメモリの保持容量Ｃｔに保持した電荷を出力線の容量Ｃｈに分配することで行うので、そのゲインはＣｔ／（Ｃｔ＋Ｃｈ）となる。つまり、読み出し部からＳ出力線に出力される光信号には、保持容量の容量値と出力線の容量値との比である容量分割比により決まるゲインがかかる。また、読み出し部からＮ出力線に出力されるノイズ信号にも同じく容量分割比により決まるゲインがかかる。
【００３１】
なお、光信号用の出力線をＳ出力線と表し、ノイズ信号用の出力線をＮ出力線と表している。
【００３２】
第１のダミー線２１０は、第１Ｓ出力線２２０に対して第１Ｎ出力線２３０と反対側に並んで隣接するように配されている。第１のダミー線２１０は、第１の差分回路１５０まで延在している。第１のダミー線２１０は、少なくとも、読み出し部２０から第１の信号及び第２の信号が出力される期間において、浮遊状態にされる。好ましくは、第１のダミー線２１０は、読み出し部２０から第１の信号及び第２の信号がそれぞれ第１Ｓ出力線２２０及び第１Ｎ出力線２３０へ出力されるタイミングに同期して、浮遊状態にされる。
【００３３】
第２のダミー線２６０は、第２Ｓ出力線２５０に対して第２Ｎ出力線２４０と反対側に並んで隣接するように配されている。第２のダミー線２６０は、第２の差分回路１５１まで延在している。第２のダミー線２６０は、少なくとも、読み出し部２０から第１の信号及び第２の信号が出力される期間において、浮遊状態にされる。好ましくは、第２のダミー線２６０は、読み出し部２０から第１の信号及び第２の信号がそれぞれ第２Ｓ出力線２５０及び第２Ｎ出力線２４０へ出力されるタイミングに同期して、浮遊状態にされる。
【００３４】
ここで、出力線群１６０は、第１のダミー線２１０と第２のダミー線２６０との間に配されている。
【００３５】
制御部１９０は、図４に示すように、読み出し部２０から光信号及びノイズ信号が出力される期間において、第１のダミー線２１０と第２のダミー線２６０とを浮遊状態に制御する。制御部１９０は、複数の差分回路が画像信号を出力した後に、第１のダミー線２１０及び第２のダミー線２６０の電位をリセット電位にリセットする。ここで、リセット電位は通常、差分回路の入力レンジ範囲に設定するような電位である。好ましくは、制御部１９０は、複数の差分回路が画像信号を出力し終わるタイミングに同期して、第１のダミー線２１０及び第２のダミー線２６０の電位をリセット電位にリセットする。
【００３６】
なお、制御部１９０は、複数の差分回路が画像信号を出力した後に、出力線群１６０における全ての出力線２２０，２３０，２４０，２５０の電位をさらにリセット電位に設定しても良い。
【００３７】
複数の差分回路は、Ｎ（＝２）個の差分回路を含む。複数の差分回路は、第１の差分回路１５０及び第２の差分回路１５１を含む。
【００３８】
第１の差分回路１５０は、第１Ｓ出力線２２０に出力された信号と第１Ｎ出力線２３０に出力された信号との差分を取る。すなわち、第１の差分回路１５０は、第１Ｓ出力線２２０からの光信号と第１Ｎ出力線２３０からのノイズ信号との差分信号を増幅することにより、第１の画像信号を出力端子１７０から後段へ出力する。
【００３９】
第２の差分回路１５１は、第２Ｎ出力線２４０に出力された信号と第２Ｓ出力線２５０に出力された信号との差分を取る。すなわち、第２の差分回路１５１は、第２Ｎ出力線２４０からのノイズ信号と第２Ｓ出力線２５０からの光信号との差分信号を増幅することにより、第２の画像信号を出力端子１８０から後段へ出力する。
【００４０】
次に、出力線群における出力線同士の容量結合について、図３を用いて説明する。図３は、図１の構成図に対応した構造のＡ−Ａ’断面図である。
【００４１】
出力線群１６０は、図３に示すように、第１のダミー線２１０と第２のダミー線２６０との間に配されている。第１のダミー線２１０、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０、及び第２のダミー線２６０は、略等間隔で配されている。第１のダミー線２１０、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０、及び第２のダミー線２６０は、いずれも、太さ、長さ及び材質の点において略等しい。これにより、第１のダミー線２１０、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０、及び第２のダミー線２６０の構成において、出力線間の結合容量及び出力線・ダミー線間の結合容量は、いずれもＣｐとなる。このため、出力線群１６０における全ての出力線、すなわち、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、及び第２Ｓ出力線２５０の結合容量は、２Ｃｐとなる。
【００４２】
ここで、仮に、第１のダミー線２１０及び第２のダミー線２６０の電位が固定電位（電源電位）に制御されている場合を考える。この場合、第１のダミー線２１０及び第１Ｓ出力線２２０が等しい外乱ノイズを受けたとしても、第１のダミー線２１０の電位がほとんど変化しないのに対し、第１Ｓ出力線２２０の電位は外乱ノイズに応じて変化する。そのため、外乱ノイズに応じて同様に変化する２本の配線に挟まれた第１Ｎ出力線２３０に伝達される信号と、同様に変化する配線と電位がほとんど変化しないダミー配線とに挟まれた第１Ｓ出力線２２０に伝達される信号とでは、外乱ノイズの影響が異なる。
【００４３】
それに対して、本実施形態では、少なくとも、読み出し部２０から第１の信号及び第２の信号が出力される期間において、第１のダミー線２１０及び第２のダミー線２６０が浮遊状態にされる。この場合、第１のダミー線２１０及び第１Ｓ出力線２２０が等しい外乱ノイズを受けたとすると、第１のダミー線２１０の電位と第１Ｓ出力線２２０の電位とは外乱ノイズに応じて略等しく変化する。これにより、第１Ｓ出力線２２０に出力される信号と第１Ｎ出力線２３０に出力される信号が受ける外乱ノイズの影響は略等しくなる。
【００４４】
このように、出力線群１６０が第１のダミー線２１０と第２のダミー線２６０との間に配され、第１のダミー線２１０と第２のダミー線２６０とが浮遊状態にされることにより、外乱ノイズの影響による誤差を低減できる。
【００４５】
次に、本発明による効果を明らかにするために、ＣＤＳ処理した後の信号について説明する。
【００４６】
まず、ＣＤＳ処理した後の信号において固定パターンノイズが残存する可能性について説明する。
【００４７】
図１に示すように、列毎のラインメモリから出力線への信号の出力は、ラインメモリの保持容量の容量値Ｃｔに保持した信号を出力線の容量値Ｃｈに分配することで行うので、そのゲインはＣｔ／（Ｃｔ＋Ｃｈ）となる。ここで、Ｃｈには、隣接するダミー配線及び／又は出力線との結合容量も含むものとする。つまり、容量分割比により決まるゲインにしたがって読み出し部からＳ出力線に光信号が出力され、同じく容量分割比により決まるゲインにしたがって読み出し部からＮ出力線にノイズ信号が出力される。
【００４８】
ここで、Ｓ出力線とＮ出力線との間で容量値がＣｈで等しいと、読み出し部から信号が出力される際の容量分割比も等しいので、Ｓ出力線に出力される光信号のゲインと、Ｎ出力線に出力されるノイズ信号のゲインとがＡで等しくものとなる。この場合、Ｓ出力線とＮ出力線とに接続された差分回路は、
（光信号）×Ａ−（ノイズ信号）×Ａ
＝｛（画像信号）＋（ノイズ信号）｝×Ａ−（ノイズ信号）×Ａ
＝（画像信号）×Ａ                                    ・・・数式８
を出力する。数式８に示されるように、ＣＤＳ処理した後の信号において固定パターンノイズが残存していない。
【００４９】
次に、ＣＤＳ処理した後の信号においてシェーディングノイズと呼ぶ、出力線の位置によって影響の異なるノイズが残存する可能性について説明する。
【００５０】
図１において、Ｓ出力線において画素配列の第１の列、第３の列に接続された出力点Ｒ１、Ｋ１、Ｎ出力線において画素配列の第１の列、第３の列に接続された出力点Ｒ２、Ｋ２を考える。画素配列の第１の列と第３の列とから出力される光信号が同じ大きさであるとすると、理想的には出力点Ｒ１と出力点Ｋ１とにおいて、出力される光信号は大きさが等しくなる。画素配列の第１の列と第３の列とから出力されるノイズ信号が同じであるとすると、理想的には出力点Ｒ２と出力点Ｋ２とにおいて、出力されるノイズ信号は大きさが等しくなる。
【００５１】
しかし、実際には、Ｓ出力線において離れた出力点Ｒ１と出力点Ｋ１とで、外乱ノイズ等の影響が異なり、出力される光信号に異なるシェーディングノイズが重畳される。また、Ｎ出力線において離れた出力点Ｒ２と出力点Ｋ２とで、外乱ノイズ等の影響が異なり、出力されるノイズ信号に異なるシェーディングノイズが重畳される。
【００５２】
例えば、出力点Ｒ１に供給される光信号をＶｓとし、出力点Ｒ２に供給されるノイズ信号をＶｎとする。出力点Ｋ１に供給される光信号をＶｓ＋Ｖｏとし、出力点Ｋ２に供給されるノイズ信号をＶｎ＋Ｖｏとする。すなわち、出力点Ｒ１と出力点Ｒ２との間で外乱ノイズ等の影響がＶｏだけ異なるとする。出力点Ｋ１と出力点Ｋ２との間で外乱ノイズ等の影響がＶｏだけ異なるとする。Ｎ出力線の容量値をＣｈ、Ｓ出力線の容量値をＣｈとする。このとき、容量分割比により決まるゲインによってＳ出力線及びＮ出力線へ出力される信号を計算すると次の通りとなる。
【００５３】
出力点Ｒ１においてＳ出力線へ出力される光信号は、
（Ｃｔ・Ｖｓ）／（Ｃｔ＋Ｃｈ）・・・数式９
となる。出力点Ｒ２においてＮ出力線へ出力されるノイズ信号は、
（Ｃｔ・Ｖｎ）／（Ｃｔ＋Ｃｈ）・・・数式１０
となる。出力点Ｋ１においてＳ出力線へ出力される光信号は、
Ｃｔ・（Ｖｓ＋Ｖｏ）／（Ｃｔ＋Ｃｈ）・・・数式１１
となる。出力点Ｋ２においてＮ出力線へ出力されるノイズ信号は、
Ｃｔ・（Ｖｎ＋Ｖｏ）／（Ｃｔ＋Ｃｈ）・・・数式１２
となる。数式９及び１０により、出力点Ｒ１，Ｒ２において出力された信号をＣＤＳ処理して生成される第１の列の画素の信号は、
（Ｃｔ・Ｖｓ）／（Ｃｔ＋Ｃｈ）−（Ｃｔ・Ｖｎ）／（Ｃｔ＋Ｃｈ）
＝Ｃｔ・（Ｖｓ−Ｖｎ）／（Ｃｔ＋Ｃｈ）・・・数式１３
となる。数式１１及び１２により、出力点Ｋ１，Ｋ２において出力された信号をＣＤＳ処理して得られる第３の列の画素の信号は、
Ｃｔ・（Ｖｓ＋Ｖｏ）／（Ｃｔ＋Ｃｈ）
−Ｃｔ・（Ｖｎ＋Ｖｏ）／（Ｃｔ＋Ｃｈ）
＝Ｃｔ・（Ｖｓ−Ｖｎ）／（Ｃｔ＋Ｃｈ）・・・数式１４
となる。数式１３及び１４に示されるように、第１の列の画素の信号と、第３の列の画素の信号とにおいて、シェーディングノイズが残存していない。
【００５４】
以上のように、出力線群１６０が第１のダミー線２１０と第２のダミー線２６０との間に配されており、少なくとも、読み出し部から第１の信号及び第２の信号が出力される期間において、第１のダミー線２１０と第２のダミー線２６０とが浮遊状態にされる。これにより、出力線群１６０における全ての出力線の結合容量を等しくすることができる。すなわち、複数の画素についての複数の信号を並行してそれぞれ伝達する複数の出力線２２０，２３０，２４０，２５０の間で容量値の差を低減することができる。
【００５５】
また、複数の出力線２２０，２３０，２４０，２５０の間で容量値の差を低減することにより、後段でＣＤＳ処理した後の信号において残存する固定パターンノイズやシェーディングノイズを低減できる。さらに、先述の通り第１のダミー線２１０と第２のダミー線２６０とが浮遊状態にされることにより、外乱ノイズの影響による誤差を低減できる。
【００５６】
なお、画素配列ＰＡの各列の画素と各列のラインメモリ回路３０５との間には、クランプ回路（図示せず）と列アンプ（図示せず、増幅部）とがさらに設けられていても良い。この場合、クランプ回路は、画素配列の各列の画素から異なるタイミングで読み出された光信号とノイズ信号との差分である、各列の画素の差分信号を出力する。列アンプは、出力線群１６０とクランプ回路との間に設けられている。列アンプは、クランプ回路により求められた各列の画素の差分信号を増幅する。これにより、光信号保持容量Ｃｔｓは、選択行における各列の画素１１０から読み出された第１の信号を保持する。ノイズ信号保持容量Ｃｔｎは、選択行における各列の画素１１０から読み出された第２の信号を保持する。第１の信号は、差分信号に列アンプのオフセットが重畳された信号である。第２の信号は、列アンプのオフセットの信号である。第２の信号は、ノイズ信号が画素から読み出されることに応じて列アンプから出力されるので、実質的に画素から出力されるものとみなすことができる。
【００５７】
次に、本発明の撮像装置を適用した撮像システムの一例を図５に示す。
【００５８】
撮像システム９０は、図５に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００５９】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００６０】
撮影レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。
【００６１】
絞り９３は、光路上において撮影レンズ９２と撮像装置１００との間に設けられ、撮影レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００６２】
撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。
【００６３】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００６４】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００６５】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００６６】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００６７】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００６８】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００６９】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００７０】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００７１】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００７２】
次に、本発明の第２実施形態に係る撮像装置４００について説明する。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。図６は、本発明の第２実施形態に係る撮像装置４００において、図１の構成図に対応した構造のＡ−Ａ’断面図である。
【００７３】
撮像装置４００は出力部４３０を備える。出力部４３０は、複数のシールド線３１０、３２０、３３０、３４０、３５０をさらに含む。
【００７４】
複数のシールド線３１０、３２０、３３０、３４０、３５０は、第１のダミー線２１０、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０、及び第２のダミー線２６０の間を、それぞれ電気的にシールドする。この場合、第１のダミー線２１０、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０、及び第２のダミー線２６０は、シールド線を迂回して容量結合する。すなわち、第１Ｓ出力線２２０、第１Ｎ出力線２３０、第２Ｎ出力線２４０、第２Ｓ出力線２５０の結合容量の値は、それぞれ、シールド線がない場合に比べて、小さくなる。この結果、出力線群１６０の複数の出力線の間で容量値の差をさらに低減できる。
【００７５】
次に、本発明の第３実施形態に係る撮像装置５００について説明する。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。図７は、本発明の第３実施形態に係る撮像装置５００における読み出し部５２０を示す図である。
【００７６】
読み出し部５２０は、ダミー転送回路５１５，５１６，６０４及びダミーラインメモリ回路５１７をさらに含む。
【００７７】
ダミー転送回路５１５，５１６は、転送回路３１０と同様な構成であり、常にオフされた状態に保持されている。ダミー転送回路６０４は、転送回路３１０と同様な構成であり、所定のタイミングでオンする。ダミー転送回路６０４は、オンした際に、ダミーラインメモリ回路５１７と第１のダミー線２１０又は第２のダミー線２６０とを電気的に接続する。
【００７８】
ダミーラインメモリ回路５１７は、ラインメモリ回路３０５と同様の構成である。すなわち、ダミーラインメモリ回路５１７は、容量値Ｃｔをそれぞれ有する第１の保持容量Ｃｔ１及び第２の保持容量Ｃｔ２を含む。第１の保持容量Ｃｔ１は、ダミー転送回路６０４がオンした際に、第１のダミー線２１０へ接続される。第２の保持容量Ｃｔ２は、ダミー転送回路６０４がオンした際に、第２のダミー線２６０へ接続される。
【００７９】
読み出し部５２０では、６１０、６２０、６３０で示したユニット（画素配列ＰＡの２列の単位）毎に出力線への信号の転送が行われる。そこで、以下では、それぞれ２つの転送回路３１０を含む転送回路群６０１，６０２，６０３を中心に、読み出し部５２０の動作を図８を用いて説明する。図８は、読み出し部５２０の動作を示すタイミングチャートである。
【００８０】
図８に示すように、転送回路群６０１，６０２，６０３は、順次にオンする。ダミー転送回路６０４は、転送回路群６０１，６０２，６０３のそれぞれがオンする際に、オンする。これにより、第１のダミー線２１０及び第２のダミー線２６０には、どの転送回路群６０１，６０２，６０３がオンする際にも、２つのオフしたダミー転送回路５１５，５１６と、１つのオンしたダミー転送回路６０４とが接続される。そして、第１のダミー線２１０及び第２のダミー線２６０には、オンしたダミー転送回路６０４を介して、それぞれ、第１の保持容量Ｃｔ１及び第２の保持容量Ｃｔ２が接続される。
【００８１】
ここで、読み出し部５２０から出力線群１６０へ信号が出力される際に、出力線群１６０の各出力線には、２つのオフした転送回路３１０と、１つのオンした転送回路３１０とが接続される。そして、出力線群１６０の各出力線には、オンした転送回路３１０を介して、それぞれ、光信号保持容量Ｃｔｓ及びノイズ信号保持容量Ｃｔｎのいずれかが接続される。すなわち、上記の構成及び動作により、ダミー線がダミー転送回路及びダミーラインメモリ回路から受ける影響と、出力線が転送回路及びラインメモリ回路から受ける影響とを等しくできる。
【００８２】
例えば、転送回路及びダミー転送回路がいずれも２つのＮＭＯＳトランジスタを用いている場合を考える。ダミー転送回路５１５，５１６では、各ＮＭＯＳトランジスタのドレイン及びゲートはＧＮＤに接続している。つまり、スイッチとしては機能しない構成となっている。ダミー線にはＮＭＯＳトランジスタのゲート−ソース間の接合容量が寄生する。なお、ＮＭＯＳトランジスタのドレイン、ゲートをＧＮＤに接続する代わりに、例えば、ドレインは電源に、ゲートはＧＮＤに接続された構成となっていてもよい。また、ダミー線に転送回路及びダミー転送回路の接合容量が寄生する構成となっていれば、転送回路及びダミー転送回路は、ＮＭＯＳトランジスタ以外の素子を用いて構成されてもよい。
【００８３】
例えば、図８の中でＴ１のタイミングにおいて、転送回路群６０１の各転送回路３１０及びダミー転送回路６０４がオンする。この場合、出力線群１６０の各出力線には、保持容量Ｃｔに加えて、オフされた転送回路群６０２、６０３の転送回路３１０の接合容量が寄生する。一方、ダミー線には、保持容量Ｃｔに加えて、オフされたダミー転送回路５１５，５１６の接合容量が寄生する。これにより、ダミー線に寄生する接合容量と出力線に寄生する接合容量とが略等しくなる。
【００８４】
このように、ダミー線がダミー転送回路及びダミーラインメモリ回路から受ける影響と、出力線が転送回路及びラインメモリ回路から受ける影響とを等しくできるので、出力線間の結合容量及び出力線・ダミー線間の結合容量を容易に等しくできる。この結果、出力線群１６０の複数の出力線の間で容量値の差をさらに低減できる。
【００８５】
次に、本発明の第４実施形態に係る撮像装置５００について説明する。以下では、第３実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。図９は、本発明の第４実施形態に係る撮像装置８００における読み出し部８２０を示す図である。
【００８６】
読み出し部８２０は、ブロック選択スイッチ７０１−１〜７０１−Ｍ、ダミーブロック選択スイッチ７０３、７４０−１〜７４０−（Ｍ−１）、ダミー転送回路７０４、ダミー転送回路群７８０、及びダミーラインメモリ回路８１７をさらに含む。ここで、Ｍは２以上の自然数である。
【００８７】
ブロック選択スイッチ７０１−１〜７０１−Ｍは、複数のラインメモリ回路３０５及び複数の転送回路３１０をそれぞれ含むＭ個のブロック７３０−１〜７３０−Ｍに対応している。各ブロック７３０−１〜７３０−Ｍは、第３実施形態の転送回路群６０１と同様な４ｋ個の転送回路群６０１−１〜６０１−４ｋを含んでいる。
【００８８】
ダミーブロック選択スイッチ７０３は、ダミーブロック７６０に対応している。ダミーブロック７６０は、ブロック７３０−１〜７３０−Ｍと基本的に同様の構成をしている。すなわち、ダミーブロック７６０は、ダミー転送回路群７８０と、ダミー転送回路６０４及びダミーラインメモリ回路５１７とを含む。ダミー転送回路群７８０は、ダミー転送回路８１５を（４ｋ−１）個含んでいる。各ダミー転送回路８１５は、常にオフした状態に保持されている。
【００８９】
ダミーブロック選択スイッチ７４０−１〜７４０−（Ｍ−１）は、第３実施形態のダミー転送回路５１５，５１６と同様である。
【００９０】
読み出し部８２０では、ブロック７３０−１〜７３０−Ｍ毎に出力線への信号の転送が行われる。そこで、以下では、ブロック選択スイッチ７０１−１〜７０１−Ｍを中心に、読み出し部８２０の動作を図１０を用いて説明する。図１０は、読み出し部８２０の動作を示すタイミングチャートである。
【００９１】
ブロック選択スイッチ７０１−１〜７０１−Ｍは、順次にオンして対応したブロック７３０−１〜７３０−Ｍを選択する。さらに、選択されたブロック７３０−１〜７３０−Ｍにおいて、転送回路群６０１−１〜６０１−４ｋは、順次にオンして対応したユニット（画素配列ＰＡの２列の単位）毎に出力線への信号の転送を行わせる。これにより、転送回路による出力線の寄生容量を少なくすることができる。
【００９２】
また、ダミーブロック選択スイッチ７０３は、どのブロック選択スイッチ７０１−１〜７０１−Ｍがオンする際にも、オンする。これにより、第１のダミー線２１０及び第２のダミー線２６０には、どのブロック選択スイッチ７０１−１〜７０１−Ｍがオンする際にも、（Ｍ−１）個のオフしたダミーブロック選択スイッチと、１つのオンしたダミーブロック選択スイッチ７０３とが接続される。そして、第１のダミー線２１０及び第２のダミー線２６０には、オンしたダミーブロック選択スイッチ７０３及びダミー転送回路６０４を介して、それぞれ、第１の保持容量Ｃｔ１及び第２の保持容量Ｃｔ２が接続される。また、第１のダミー線２１０及び第２のダミー線２６０には、オンしたダミーブロック選択スイッチ７０３を介して、オフした（４ｋ−１）個のダミー転送回路８１５が接続される。
【００９３】
ここで、読み出し部８２０から出力線群１６０へ信号が出力される際に、出力線群１６０の各出力線には、（Ｍ−１）個のオフしたブロック選択スイッチと、１つのオンしたブロック選択スイッチとが接続される。そして、出力線群１６０の各出力線には、オンしたブロック選択スイッチ及びオンした転送回路群を介して、それぞれ、光信号保持容量Ｃｔｓ及びノイズ信号保持容量Ｃｔｎのいずれかが接続される。また、出力線群１６０の各出力線には、オンしたブロック選択スイッチを介して、オフした（４ｋ−１）個の転送回路群が接続される。すなわち、上記の構成及び動作により、ダミー線がダミーブロックから受ける影響と、出力線が選択されたブロックから受ける影響とを等しくできる。
【００９４】
例えば、転送回路及びダミー転送回路がいずれも２つのＮＭＯＳトランジスタを用いている場合を考える。ＴＰ１の信号転送期間において、出力線群１６０の各出力線には、オンしたブロック選択スイッチ７０１−１及びオンした転送回路群６０１−１〜６０１−４ｋを介して、光信号保持容量Ｃｔｓ又はノイズ信号保持容量Ｃｔｎが接続される。また、出力線群１６０の各出力線には、オンしたブロック選択スイッチ７０１−１を介して、オフした転送回路群６０１−１〜６０１−４ｋの接合容量が寄生する。それに対して、各ダミー線には、オンしたダミーブロック選択スイッチ７０３及びオンした転送回路群６０４を介して、第１の保持容量Ｃｔ１又は第２の保持容量Ｃｔ２が接続される。また、各ダミー線には、オンしたダミーブロック選択スイッチ７０３を介して、オフした（４ｋ−１）個のダミー転送回路８１５の接合容量が寄生する。これにより、ダミー線に寄生する接合容量と出力線に寄生する接合容量とが略等しくなる。
【００９５】
このように、ダミー線がダミーブロックから受ける影響と、出力線が選択されたブロックから受ける影響とを等しくできるので、出力線間の結合容量及び出力線・ダミー線間の結合容量を容易に等しくできる。この結果、出力線群１６０の複数の出力線の間で容量値の差をさらに低減できる。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１実施形態に係る撮像装置１００の構成図。
【図２】画素の構成図。
【図３】図１の構成図に対応した構造のＡ−Ａ’断面図。
【図４】本発明の第１実施形態の変形例に係る撮像装置１００ａの構成図。
【図５】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図６】本発明の第２実施形態に係る撮像装置４００において、図１の構成図に対応した構造のＡ−Ａ’断面図。
【図７】本発明の第３実施形態に係る撮像装置５００における読み出し部５２０を示す図。
【図８】読み出し部５２０の動作を示すタイミングチャート。
【図９】本発明の第４実施形態に係る撮像装置８００における読み出し部８２０を示す図。
【図１０】読み出し部８２０の動作を示すタイミングチャート。
【符号の説明】
【００９７】
９０  撮像システム
１００、４００、５００、８００  撮像装置
【図１】
0005142749.tif 000002
【図２】
0005142749.tif 000003
【図３】
0005142749.tif 000004
【図４】
0005142749.tif 000005
【図５】
0005142749.tif 000006
【図６】
0005142749.tif 000007
【図７】
0005142749.tif 000008
【図８】
0005142749.tif 000009
【図９】
0005142749.tif 000010
【図１０】
0005142749.tif 000011