(57)【特許請求の範囲】
【請求項１】
半導体基板に円状領域および該円状領域から導出された導出領域を有するドレイン領域と、前記導出領域と電気的に絶縁され前記円状領域の外周を間隔を有して環状に取り囲むゲート領域と、該ゲート領域および前記導出領域の外周を間隔を有して覆うべく開口を有する環状のソース領域と、を備えたリサーフ構造であり、
前記導出領域は接合型電界効果半導体装置のドレインに接続され、当該電界効果半導体装置の前記ゲート領域によって構成されるゲートが、前記接合型電界効果半導体装置のゲートおよびソースに接続される電界効果半導体装置において、
前記ソース領域の開口部位において、前記ドレイン領域および前記ソース領域の離間間隔が他の部位よりも広く形成されており、
前記電界効果型半導体装置は、前記半導体基板において規定される方形の素子形成領域内に形成されており、
前記ソース領域は、前記素子形成領域の方形の内角に向って開口することを特徴とする電界効果半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果半導体装置に関し、特にＪＦＥＴに接続されるリサーフ型の電界効果型半導体装置に関するものである。
【背景技術】
【０００２】
従来の電界効果型半導体装置が、ＭＯＳＦＥＴとして特許文献１に開示されている。この電界効果半導体装置（以降、ＭＯＳＦＥＴと称する）は、いわゆるリサーフ構造であり、半導体基板の表面にソース領域、ドレイン領域およびゲート領域を設け、ソース領域およびドレイン領域間に設けたゲート領域の制御によってソース領域およびドレイン領域間の電流を制御している。
【０００３】
ところで、ＭＯＳＦＥＴは、特許文献１の図１に示されているようにドレイン領域が円状に形成されており、これを取り巻くように所定の離間間隔を置いて環状のゲート領域および環状のソース領域がそれぞれ形成されている。
【０００４】
また、別のＭＯＳＦＥＴ２００は、図２に示されているように、半導体基板２１１に円状領域２２１と該円状領域２２１から導出された導出領域２２２から成るドレイン領域２１２と、前記導出領域２２２と電気的に絶縁され前記円状領域２２１の外周を間隔を有して環状に取り囲むゲート領域２１３と、該ゲート領域２１３および前記導出領域２２２の外周を間隔を有して覆うソース領域２１４とを備える。
【０００５】
ソース領域２１４は環状に開口を有したような形状であり、当該開口よりドレイン領域２１２の円状領域２２１から導出領域２２２が導出されており、該導出領域２２２は接合型電界効果トランジスタ（以降、ＪＦＥＴと称する）２０に接続されている。具体的には、ＭＯＳＦＥＴ２００のドレインは、図８に示すようにＪＦＥＴ２０のドレインに接続されており、またＭＯＳＦＥＴ２００のゲートはＪＦＥＴ２０のソースおよびドレインに接続されている。
【０００６】
前記した接続構成は、特許文献２に示されるスイッチング電源の起動回路３０であり、ＭＯＳＦＥＴ２００に接続されたＪＦＥＴ２０を介してＭＯＳＦＥＴ２００のゲートが制御され、ＭＯＳＦＥＴ２００のソース・ドレイン間の起動電流が制御される。
【０００７】
また、従来のＭＯＳＦＥＴ２００は、電源の起動電流を制御するために高耐圧化が図られており、高耐圧に伴い電界が均一に分散されるように円を基調とする形状に各領域が形成されており、この形状において電源遮断時の特性は図３に示すようにハードブレークダウンとなることが好ましい。
【特許文献１】特開２００６−３３９３２１号
【特許文献２】特開２００２−３２５４３９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のＭＯＳＦＥＴ２００は、導出領域の周囲がソース領域において開口を有しており、この開口付近で電界が集中する（図７参照）。従って、開口付近において電界強度が集中することにより、この集中した箇所から電流が湧出し易くなり、結果的に電源の遮断特性が図４に示すようにソフトブレークダウンとなり、これが問題となっていた。
【０００９】
従って、本発明の目的は、ソース領域に開口を有するリサーフ構造の電界効果型半導体装置における電源遮断特性の改善を図り得る電界効果型半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、前記目的を達成するために創案されたものであり、半導体基板に円状領域および該円状領域から導出された導出領域を有するドレイン領域と、導出領域と電気的に絶縁され円状領域の外周を間隔を有して環状に取り囲むゲート領域と、該ゲート領域および前記導出領域の外周を間隔を有して覆うべく開口を有する環状のソース領域と、を備えたリサーフ構造であり、前記導出領域は接合型電界効果半導体装置のドレインに接続され、当該電界効果半導体装置の前記ゲート領域によって構成されるゲートが、接合型電界効果半導体装置のゲートおよびソースに接続される電界効果半導体装置において、ソース領域の開口部位において、ドレイン領域およびソース領域の離間間隔が他の部位よりも広く形成されており、電界効果型半導体装置は、半導体基板において規定される方形の素子形成領域内に形成されており、ソース領域は、素子形成領域の方形の内角に向って開口することを特徴とする。
【００１１】
電界効果型半導体装置は、半導体基板において規定される方形の素子形成領域内に形成されており、ソース領域は、素子形成領域の方形の内角に向って開口することを特徴とする。
【発明の効果】
【００１２】
本発明の電界効果型半導体装置によれば、ソース領域が開口する部位においてドレイン領域およびソース領域の離間間隔が他の部位よりも広くすることにより、当該箇所における電界集中を緩和することができる。これにより、電界集中による電流の湧出を防止することができ、電源の遮断特性をハードブレークダウンに近づくように改善することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【実施例１】
【００１４】
本発明の電界効果型半導体装置（ＭＯＳＦＥＴ）１０は、例えばｎチャネル型のリサーフ構造のＭＯＳであり、図１に示すように、半導体基板１１にドレインのためのドレイン領域１２と、ゲートのためのゲート領域１３と、ソースのためのソース領域１４とを備える。
【００１５】
ところで半導体基板１１は、従来から知られたシリコンなどの半導体で形成されている。半導体基板１１には、平面が方形の素子形成領域が規定されており、該素子形成領域内に前記各領域が拡散形成される。
【００１６】
ドレイン領域１２は、平面が円状の円状領域１２１および該円状領域から導出された導出領域１２２を有している。
【００１７】
ゲート領域１３は、円状領域１２１の外周を間隔を有して取り囲むべく、環状に形成されている。尚、ゲート領域１３は、円状領域１２１から導出される導出領域１２２と電気的に絶縁されている。この絶縁は、例えば導出領域１２２とゲート領域１３とが交差する位置において導出領域１２２とゲート領域１３との間に絶縁膜を設けることにより、実現されており、もってドレイン領域１２およびゲート領域１３の短絡が防止されている。
【００１８】
ソース領域１４は、ゲート領域１３および前記導出領域１２２の外周を間隔を有して覆うべく、環状に開口を有する形状に形成されている。具体的にはソース領域１４は、環状に開口が設けられたＣの字状を基調とする形状であり、より詳細にはソース領域１４の開口端が方形の素子形成領域の内角に向って延伸するようにソース領域１４が形成されている。
【００１９】
これにより、ソース領域１４は、図１に示すようにドレイン領域および前記ソース領域の離間間隔が、開口する部位（距離Ｄ２）が他の部位（距離Ｄ１）よりも広くなるよう、すなわち距離Ｄ２＞距離Ｄ１となるように形成される。
【００２０】
このような形状にソース領域１４を形成することにより、図６の電界強度分布模式図に示すように、ソース領域１４の開口付近の電界強度が緩和される。
【００２１】
ところでＭＯＳＦＥＴ１０は、図８に示すように接合型電界効果トランジスタ（ＪＦＥＴ）２０に接続されており、スイッチング電源の起動に用いられる起動回路３０の一部である。ＪＦＥＴ２０は前記したＭＯＳＦＥＴ１０のための半導体基板１１に一体的に形成されており、具体的には半導体基板１１においてＪＦＥＴのために別途規定された素子形成領域に当該ＪＦＥＴが形成される。
【００２２】
またＭＯＳＦＥＴ１０のドレイン領域１２は、導出領域１２２を介してＪＦＥＴ２０のドレインに接続されており、ＭＯＳＦＥＴ１０のドレインおよびＪＦＥＴ２０のドレインには、後述する負荷への電源供給のための高電圧が印加されている。
【００２３】
ＭＯＳＦＥＴ１０のゲートはＪＦＥＴ２０のソースおよびゲートに接続されており、これらはスイッチ３１の一端に接続されている。尚、スイッチの他端は接地電位となるようグランドに接続されている。
【００２４】
ところで、ＭＯＳＦＥＴ１０のソースは、図示省略のコンデンサに接続されており、更に当該コンデンサと並列に図示省略のトランス（１次側）が接続されている。トランスの２次側には図示省略の負荷が接続されており、この負荷に対し電源が供給される。
【００２５】
また、コンデンサの電圧は監視されており、この監視で検出する電圧値と所定の閾値とが図示省略の比較器によって比較されている。比較器による比較結果において、コンデンサの電圧が所定の閾値より低いときスイッチ３１がＯＦＦ状態に保たれるように制御され、コンデンサの電圧が所定の閾値以上のときスイッチ３１がＯＮ状態に保つように制御される。尚、スイッチ３１は図示省略の制御回路に組み込まれている。制御回路は図示省略の比較器に接続されており、該比較器からの比較結果に基づいて組み込まれているスイッチ３１をＯＮ／ＯＦＦ制御する。
【００２６】
次に、前記したスイッチング電源の起動に用いられる起動回路３０の動作を説明する。
初期状態において、スイッチ３１はＯＦＦ状態に保たれており、この状態でドレインに高電圧が印加される。
【００２７】
ドレインに印加される高電圧により、ＪＦＥＴ２０のゲートチャージが行なわれる。このゲートチャージにより、ＪＦＥＴ２０のソース・ドレイン間に電流が流れると、ＪＦＥＴ２０のソースに接続されているＭＯＳＦＥＴ１０のゲートがＯＮ制御され、ＭＯＳＦＥＴ１０のソース・ドレイン間に電流（起動電流）が流れる。
【００２８】
ＭＯＳＦＥＴ１０においてドレインからソースへ流れる起動電流は、当該ソースに接続された図示省略のコンデンサへ供給される。これにより、コンデンサに電荷が蓄積される。
【００２９】
先に述べたようにコンデンサの電圧は監視されており、この監視で検出した電圧値と所定の閾値とが図示省略の比較器によって比較されている。比較器による比較結果において、コンデンサの電圧値が所定の閾値より低いときスイッチ３１がＯＦＦ状態に保たれるように制御される。これにより、コンデンサへの電荷の蓄積（充電）が継続される。
【００３０】
一方、充電によりコンデンサの電圧値が所定の閾値以上のとき、すなわちコンデンサへの充電が十分である場合、スイッチ３１がＯＮ状態に保つように制御される。これにより、ドレインに印加される電圧により、電流はＭＯＳＦＥＴ１０のゲートをＯＮ制御することなくスイッチ３１へ流入してグランドへ流れる。これにより、コンデンサへの充電が停止する。
【００３１】
充電が行なわれなくなったコンデンサは、その貯えた電荷でもって並列に接続されているトランスの１次側に電圧を印加する。トランスの１次側へ電圧が印加されることによって、２次側に電圧が誘起され、誘起された電圧はトランスの２次側に接続されている負荷に印加され、もって負荷に電源が供給される。
【００３２】
負荷への電源供給に伴って、コンデンサに貯えた電荷が少なくなると、コンデンサの電圧値が低下する。低下した電圧値が所定の閾値以下であるか否か比較器で比較されおり、コンデンサの電圧値が閾値以下であるとき、スイッチ３１がＯＦＦ制御され、もってコンデンサへの電荷の蓄積（充電）が再開される。
【００３３】
ところでスイッチ３１の制御に応じて、起動電流を制御するＭＯＳＦＥＴ１０は、印加される高電圧に伴い高耐圧化が図られており、この高耐圧に伴い電界が均一に分布するように図１に示す円を基調とする形状に各領域が形成されている。
【００３４】
本発明のＭＯＳＦＥＴ１０は、前記したようにソースのためのソース領域１４の形状に特徴を有し、ドレイン領域１２（円状領域１２１）およびソース領域１４の離間間隔が、開口する部位（距離Ｄ２）が他の部位（距離Ｄ１）よりも広くなるよう、すなわち距離Ｄ２＞距離Ｄ１となる関係を満たすように形成されていることから、ドレイン領域とソース領域の離間距離に応じて決まる電界強度が図６の電界強度分布模式図に示すようにソース領域１４の開口付近において他の部位より緩和される。
【００３５】
これにより、本発明のＭＯＳＦＥＴ１０によれば、ソース領域１４の開口付近における電界強度を緩和することにより、電界集中による電流の湧出を防止することができることから、図５に示すように遮断特性をハードブレークダウンに近づけることができる。
【００３６】
前記した実施例では、ソース領域１４が開口を有する環状であって、いわゆるＣ字状の形状を有する例で説明を行なったが、例えばソース領域１４における環状について、例えば鎖線状の環状であってもよい。当然このような鎖線状の環状において開口を有するソース領域１４であっても、Ｃ字状のソース領域１４の一態様として本願発明の技術的範囲に属するものである。
【図面の簡単な説明】
【００３７】
【図１】本発明の電界効果半導体装置（ＭＯＳＦＥＴ）を示す平面模式図である。
【図２】従来の電界効果半導体装置（ＭＯＳＦＥＴ）を示す平面模式図である。
【図３】ハードブレークダウン遮断特性を示す図である。
【図４】ソフトブレークダウン遮断特性を示す図である。
【図５】本発明の電界効果半導体装置（ＭＯＳＦＥＴ）の遮断特性を示す図である。
【図６】本発明の電界効果半導体装置（ＭＯＳＦＥＴ）の電界強度分布を示す模式図である。
【図７】従来の電界効果半導体装置（ＭＯＳＦＷＴ）の電界強度分布を示す模式図である。
【図８】スイッチング電源の起動回路を示す図である。
【符号の説明】
【００３８】
１０、２００  ＭＯＳＦＥＴ
１１、２１１  半導体基板
１２、２１２  ドレイン領域
１３、２１３  ゲート領域
１４、２１４  ソース領域
１２１  円状領域
１２２  導出領域
２０  ＪＦＥＴ
３０  起動回路
３１  スイッチ
【図１】
0005142634.tif 000002
【図２】
0005142634.tif 000003
【図３】
0005142634.tif 000004
【図４】
0005142634.tif 000005
【図５】
0005142634.tif 000006
【図８】
0005142634.tif 000007
【図６】
0005142634.tif 000008
【図７】
0005142634.tif 000009