(57)【特許請求の範囲】
【請求項１】
互いに対向配置された第一基板及び第二基板と、前記第二基板の対向面側に格子構造で配置されて、複数の画素ユニットを定義する複数の突起と、隣り合う２つの突起の間の画素ユニットに封入された非導電性な第一流体と、前記第一流体と前記第一基板の間に封入され、且つ前記第一流体と互いに混和しない導電性又は極性液体である第二流体と、を備え、前記画素ユニットがそれぞれ、互いに平行な第一の短い突起及び第二の短い突起と、２つの短い突起に直交する２つの長い突起と、前記第一の短い突起と第二の短い突起との間に平行して前記第一の短い突起に近接して配置され、且つ前記第一の短い突起に隣り合う側から１つの共通電極パッドが延びた１つの共通信号ラインと、１つの積蓄容量と、少なくとも１つの薄膜トランジスタとを備えるエレクトロウエッティングディスプレイであって、
前記１つの積蓄容量及び少なくとも１つの薄膜トランジスタが、前記共通信号ラインと、前記第一の短い突起と、２つの長い突起と共に限定される区域に配置されており、
前記少なくとも１つの薄膜トランジスタのドレイン電極から１つのドレイン電極パッドが延び、前記ドレイン電極パッドが、前記共通電極パッド及び前記共通信号ラインと部分的に重なり前記積蓄容量を構成していることを特徴とするエレクトロウエッティングディスプレイ。
【請求項２】
前記第二基板の上に、互いに平行な複数のゲートライン及び前記ゲートラインに絶縁的に直交する複数のデータラインが更に配置され、前記複数のゲートライン及び複数のデータラインは、前記複数の突起に対応して配置されていることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【請求項３】
前記共通信号ラインと前記第一の短い突起との間の距離は、前記第一の短い突起と第二の短い突起との間の距離の０．２〜０．５倍であることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【請求項４】
前記共通電極パッドの前記共通信号ラインから延びた長さは、前記第一の短い突起と第二の短い突起との間の距離の０．１〜０．２５倍であることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【請求項５】
前記第二基板の上の各々の画素ユニットに、前記共通信号ラインと、前記第一の短い突起と２つの長い突起と共に限定される区域を部分的に覆う１つの画素電極を更に備えることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【請求項６】
前記第二基板の上に１つの疎水性絶縁層を更に備えることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【請求項７】
前記第一基板に、前記第二基板のゲートラインと、データラインと、前記共通信号ラインと、前記第一の短い突起と、２つの長い突起と共に限定される区域に対応する１つのブラックマトリックスを備えることを特徴とする請求項１に記載のエレクトロウエッティングディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロウエッティングディスプレイに関する。
【背景技術】
【０００２】
情報機器の普及に伴い、各種の表示装置が開発されている。エレクトロウエッティングディスプレイ（Ｅｌｅｃｔｒｏ−ｗｅｔｔｉｎｇ  Ｄｉｓｐｌａｙ）は、近年表示装置に応用された新技術であって、低消費電力・広視角・速い応答時間などの特性を有するので、研究及び重視の程度が倍増している。
【０００３】
図１は、従来のエレクトロウエッティングディスプレイの一部拡大断面図である。前記エレクトロウエッティングディスプレイ１０は、互いに対向配置された第一基板１１及び第二基板１８と、前記第一基板１１と第二基板１８との間に配置されたマトリックス型の回路層１２と、疎水性絶縁層１３と、親油性の複数の突起（Ｐｉｘｅｌ  Ｗａｌｌ）１４と、第一流体１５と、第二流体１６と、を備える。
【０００４】
前記回路層１２は、前記第二基板１８の表面に配置されている。前記疎水性絶縁層１３は、前記回路層１２を覆い、ＡＦ１６００のような疎水性の透明なアモルファス・フルオロポリマーから構成される。前記複数の突起１４は、格子構造で前記疎水性絶縁層１３の表面に配置され、隣り合う突起１４が限定する最小ユニットは、1つの画素ユニットＲを構成する。前記複数の画素ユニットＲは、長尺の長方形であり、互いに平行し且つ相対する２つの短辺及び前記２つの短辺に直交する２つの長辺を備える。前記第一流体１５は、隣り合う突起１４の間に前記疎水性絶縁層１３の上に封入され、不透明なオイルまたはセタンのようなパラフィンである。前記第二流体１６は、前記第一流体１５と前記第一基板１１の間に封入され、前記第一流体１５と互いに混和しなく（Ｉｍｍｉｓｃｉｂｌｅ）、水または塩の水溶液に溶解する透明導電性液体である。例えば、水とエチルアルコールの混合物に溶解される塩化カリウムの水溶液が挙げられる。
【０００５】
図２は、図１に示すエレクトロウエッティングディスプレイ１０の回路層１２の1つの画素ユニットＲに対応した部分の構造を示す平面図である。前記回路層１２は、互いに平行する複数のゲートライン１２１と、前記ゲートライン１２１に絶縁的に直交する複数のデータライン１２２及び複数の共通信号ライン１２３を備える。前記ゲートライン１２１とデータライン１２２は、前記複数の突起１４に対応して配置される。即ち、前記ゲートライン１２１及びデータライン１２２が限定する最小区域は、前記画素ユニットＲに対応する。前記最小区域毎は、１つの薄膜トランジスタ１２４及び１つの画素電極１２５を備え、前記薄膜トランジスタ１２４は、前記ゲートライン１２１と前記データライン１２２が交差する所に配置され、ゲート電極１４０、ソース電極１５０及びドレイン電極１６０を備え、前記ゲート電極１４０は、前記ゲートライン１２１に電気接続され、前記ソース電極１５０は、前記データライン１２２に電気接続され、前記ドレイン電極１６０は、前記画素電極１２５に電気接続される。前記画素電極１２５は、前記最小区域において、前記薄膜トランジスタ１２４を配置された所から以外の区域にＬ字型に配置される。前記共通信号ライン１２３はそれぞれ、前記ゲートライン１２１に平行して前記最小区域を貫いて、且つ隣り合う画素ユニットＲのゲートライン１２１に近接して配置され、製造過程において、前記共通信号ライン１２３と隣り合う画素ユニットＲのゲートライン１２１との間に短絡現象が発生することを防止するために、前記共通信号ライン１２３は、隣り合う画素ユニットＲのゲートライン１２１に約１０〜２０ｕｍの距離を保持するとともに、前記共通信号ライン１２３の該画素ユニットＲの薄膜トランジスタ１２４に隣り合う側から１つの共通電極パッド１２７が延びている。前記共通電極パッド１２７、前記画素電極１２５及び両者の間に配置される絶縁層（図示せず）は、1つの積蓄容量１２６を構成する。
【０００６】
開通電圧を印加すると、前記ゲートライン１２１によって前記薄膜トランジスタ１２４のゲート電極１４０が開通する。データ電圧は、前記データライン１２２と、前記薄膜トランジスタ１２４のソース電極１５０及びドレイン電極１６０を順番に通じてから前記画素電極２５０に印加されるとともに、共通電圧が前記共通信号ライン１２３を通じて前記第二流体１６に持続的に印加される。前記画素電極１２５と前記第二流体１６との間の電圧差が閾値電圧より小さい時、前記第一流体１５は、前記画素ユニットＲ内の疎水性絶縁層１３の上を平坦的に覆い、前記第二流体１６と前記第一流体１５が積み重ね、入射光は、前記第一流体１５に吸収されるため、前記画素ユニットＲが暗い状態になる。反して、前記画素電極１２５と前記第二流体１６との間の電圧差が閾値電圧より大きい時、第二流体１６が第一流体１５を押し出すことにより、前記第一流体１５が薄膜トランジスタ１２４領域に移動し、従って前記第二流体１６と前記疎水性絶縁層１３との間の接触面積を増大させ、前記画素電極１２５と前記第二流体１６との間の電圧差が段階的に増大する時、前記画素ユニットＲが異なる階調を表示する。理想状態で、前記画素電極１２５と前記第二流体１６との間の電圧差が標準最大である時、前記第一流体１５全部が薄膜トランジスタ１２４領域に集まるため、入射光は、前記第二流体１６を通じて出射し、前記エレクトロウエッティングディスプレイ１０の対応する画素ユニットＲが明るい状態になる。
【０００７】
図３は、図２に示す回路層１２の1つの画素ユニットＲに対応する部分の分布状態を示す平面図である。前記画素ユニットＲは、薄膜トランジスタ区域Ｒ１、積蓄容量区域Ｒ２及び画素電極区域Ｒ３を備える。前記薄膜トランジスタ区域Ｒ１は、前記薄膜トランジスタ１２４が配置された区域である。前記積蓄容量区域Ｒ２は、前記積蓄容量１２６及び前記共通信号ライン１２３が配置された区域である。前記画素電極区域Ｒ３は、Ｌ字型区域であり、前記画素電極１２５が配置され、前記薄膜トランジスタ区域Ｒ１に平行に配置された区域Ｘを備える。前記エレクトロウエッティングディスプレイ１０にとって、前記画素電極１２５と前記第二流体１６との間に印加する電圧差が最大になる時、それ自身不透明的な前記薄膜トランジスタ区域Ｒ１及び積蓄容量区域Ｒ２を除いて、前記画素ユニットＲ内の区域Ｘに対応する前記第一流体１５は、前記突起１４との吸引力がその他の区域より強いため、区域Ｘに残っていることによって、入射光が区域Ｘにある第一流体１５に吸収されるため、前記画素ユニットＲ内の区域Ｘは、光が透過しなくなる。また、前記薄膜トランジスタ１２４の周辺区域Ｙの電場が弱いため、該区域Ｙに対応した第一流体１５は、全部が薄膜トランジスタ区域Ｒ１に集まることができないので、また部分的に第一流体１５は区域Ｙに残っていて、区域Ｙが、光を透過しなくなる。従って、前記エレクトロウエッティングディスプレイ１０は、薄膜トランジスタ区域Ｒ１、積蓄容量区域Ｒ２、区域Ｘ及び区域Ｙにおいて光が全部透過しなく、前記画素ユニットＲの開口率（Ａｐｅｒｔｕｒｅ  Ｒａｔｉｏ）は、６０％以内である。また、区域Ｘ及び区域Ｙに残った第一流体１５を全体的に薄膜トランジスタ区域Ｒ１に移動させるため、更に大きい電圧を印加する必要があり、定額以外の消費電力を浪費する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、前記課題を解決し、開口率が大きく、且つ定額以外の消費電力を浪費しないエレクトロウエッティングディスプレイを提供することである。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明は、互いに対向配置された第一基板及び第二基板と、前記第二基板の対向面側に格子構造で配置されて、複数の画素ユニットを定義する複数の突起と、隣り合う２つの突起の間の画素ユニットに封入された非導電性な第一流体と、前記第一流体と前記第一基板の間に封入され、且つ前記第一流体と互いに混和しない導電性又は極性液体である第二流体と、を備え、前記画素ユニットはそれぞれ、互いに平行な第一の短い突起及び第二の短い突起と、２つの短い突起に直交する２つの長い突起と、前記第一の短い突起と第二の短い突起との間に平行して前記第一の短い突起に近接して配置され、且つ前記第一の短い突起に隣り合う側から１つの共通電極パッドが延びた１つの共通信号ラインと、１つの積蓄容量と、少なくとも１つの薄膜トランジスタとを備えるエレクトロウエッティングディスプレイであって、前記１つの積蓄容量及び少なくとも１つの薄膜トランジスタが、前記共通信号ラインと、前記第一の短い突起と、２つの長い突起と共に限定される区域に配置されており、前記少なくとも１つの薄膜トランジスタのドレイン電極から１つのドレイン電極パッドが延び、前記ドレイン電極パッドが、前記共通電極パッド及び前記共通信号ラインと部分的に重なり前記積蓄容量を構成していることを特徴とするエレクトロウエッティングディスプレイを提供する。
【発明の効果】
【００１０】
前記エレクトロウエッティングディスプレイは、積蓄容量と少なくとも１つの薄膜トランジスタの全部が画素ユニットの前記共通信号ラインと、前記第一短辺と、２つの長辺と共に限定される区域に配置され、従って前記画素電極と前記第二流体との間に最大電圧差を印加する時、前記第一流体は、それ自身不透明な積蓄容量少なくとも１つの薄膜トランジスタが配置された区域に集まるため、駆動電圧を増大しないでも、前記エレクトロウエッティングディスプレイが、大きいな開口率を得ることができる。
【発明を実施するための最良の形態】
【００１１】
図４は、本発明の第１実施形態に係るエレクトロウエッティングディスプレイの一部断面図である。前記エレクトロウエッティングディスプレイ３０は、互いに対向配置された第一基板３１及び第二基板３８と、前記第一基板３１と第二基板３８との間に配置されたマトリックス型の回路層３２と、疎水性絶縁層３３と、親油性の複数の突起（Ｐｉｘｅｌ  Ｗａｌｌ）３４と、第一流体３５と、第二流体３６と、を備える。
【００１２】
前記回路層３２は、前記第二基板３８の表面に配置されている。前記疎水性絶縁層３３は、前記回路層３２を覆い、ＡＦ１６００のような疎水性の透明なアモルファス・フルオロポリマーから構成される。前記複数の突起３４は、格子構造で前記疎水性絶縁層３３の表面に配置され、隣り合う突起３４が限定する最小ユニットは、1つの画素ユニットＰである。前記複数の画素ユニットＰは、長尺の長方形であり、互いに平行し且つ相対する第一短辺、第二短辺及び前記２つの短辺に直交する２つの長辺を備える。前記第一流体３５は、隣り合う突起３４の間に前記疎水性絶縁層３３の上に封入され、不透明なオイルまたはセタンのようなパラフィンである。前記第二流体３６は、前記第一流体３５と前記第一基板３１の間に封入され、前記第一流体３５と互いに混和しなく（Ｉｍｍｉｓｃｉｂｌｅ）、水または塩の水溶液に溶解する透明導電性液体である。例えば、水とエチルアルコールの混合物に溶解される塩化カリウムの水溶液が挙げられる。
【００１３】
図５は、図４に示すエレクトロウエッティングディスプレイ３０の回路層３２の1つの画素ユニットＰに対応した部分の構造を示す平面図である。前記回路層３２は、互いに平行する複数のゲートライン３１１と、前記ゲートライン３１１に絶縁的に直交する複数のデータライン３１２及び複数の共通信号ライン３１３を備える。前記ゲートライン３１１とデータライン３１２は、前記複数の突起３４に対応して配置され、即ち前記ゲートライン３１１及びデータライン３１２が限定する最小区域は、前記画素ユニットＰに対応する。前記共通信号ライン３１３はそれぞれ、前記隣り合う２つのゲートライン３１１に平行して前記最小区域を貫いて、前記第一短辺に前記２つの短辺の間の距離の長さの約三分の一になるように配置され、前記共通信号ライン３１３の前記第一短辺に隣り合う側から１つの共通電極パッド３１４が前記共通信号ライン３１３に直交するように延び、前記共通電極パッド３１４の延びた長さが前記２つの短辺の間の距離の長さの０．１〜０．２５倍である。前記最小区域は、第一薄膜トランジスタ３１５と、第二薄膜トランジスタ３１６及び画素電極３１７を備える。前記画素電極３１７は、前記最小区域内に連続的に分布され、且つ前記共通信号ライン３１３と、前記第一短辺と２つの長辺と共に限定される非透過区域Ｐ１に前記画素電極３１７が分布しなくなる１つの欠口３１８を備え、前記第一薄膜トランジスタ３１５と、前記第二薄膜トランジスタ３１６及び前記共通電極パッド３１４は、前記欠口３１８に対応して配置される。
【００１４】
図６〜図７を共に参照する。図６は、図５の線ＶＩ−ＶＩに沿った断面拡大図であり、図７は、図５の線ＶＩＩ−ＶＩＩに沿った断面拡大図である。前記第一薄膜トランジスタ３１５は、第一ゲート電極３２０と、第一ソース電極３２１と、第一ドレイン電極３２３と、第一絶縁層３２４及び第一半導体層３２５を備える。前記第二薄膜トランジスタ３１６は、第二ゲート電極３３０と、第二ソース電極３３１と、第二ドレイン電極３３３及び第二半導体層３３５を備える。前記第一ゲート電極３２０、第二ゲート電極３３０及び共通電極パッド３１４は、前記第二基板３８の上に配置され、前記第一ゲート電極３２０及び第二ゲート電極３３０は、別々に前記ゲートライン３１１に電気接続される。前記第一絶縁層３２４は、前記前記第一ゲート電極３２０、第二ゲート電極３３０、共通電極パッド３１４及び第二基板３８の電気素子が配置されない表面を覆う。前記第一半導体層３２５は、前記第一ゲート電極３２０に対応して前記第一絶縁層３２４の上に配置される。前記第二半導体層３３５は、前記第二ゲート電極３３０に対応して前記第一絶縁層３２４の上に配置される。前記第一ソース電極３２１と第一ドレイン電極３２３は、対向して前記第一半導体層３２５に部分的に重なり、前記第一ソース電極３２１はまた、前記データライン３１２に電気接続される。前記第二ソース電極３３１は、前記第一ドレイン電極３２３から延びて形成され、前記第二ドレイン電極３３３と対向するように配置されて前記第二半導体層３３５に部分的に重なる。前記第二ドレイン電極３３３の前記共通電極パッド３１４に隣り合う側から１つのドレイン電極パッド３３４が延び、前記ドレイン電極パッド３３４は、前記共通電極パッド３１４に重なり、又前記共通信号ライン３１３と部分的に重ねる。前記ドレイン電極パッド３３４、前記共通電極パッド３１４及び両者の間に配置された前記第一絶縁層３２４は、1つの積蓄容量３３６を構成する。
【００１５】
前記最小区域に対応された回路層３２は、第二絶縁層３４０及び接続孔３５０を更に備える。前記第二絶縁層３４０は、前記第一薄膜トランジスタ３１５と、前記第二薄膜トランジスタ３１６と、前記積蓄容量３３６と、前記ドレイン電極パッド３３４とを覆う。前記接続孔３５０は、前記画素電極３１７と前記ドレイン電極パッド３３４との交差して重なる処に配置されるため、前記画素電極３１７は、前記接続孔３５０及びドレイン電極パッド３３４を通じて前記第二ドレイン電極３３３に電気接続される。
【００１６】
開通電圧を印加して、前記ゲートライン３１１によって第一ゲート電極３２０と第二ゲート電極３３０をオンにする。データ電圧は、前記データライン３１２と、第一ソース電極３２１と、第一ドレイン電極３２３と、第二ソース電極３３１と、第二ドレイン電極３３３と、ドレイン電極パッド３３４と、接続孔３５０とを順番に通じて前記画素電極３１７に印加され、共通電圧が前記第二流体３６に持続的に印加される。前記画素電極３１７と前記第二流体３６との間の電圧差が閾値電圧より小さい時、前記第一流体３５は、前記画素ユニットＰ内の疎水性絶縁層３３の上を平坦的に覆い、前記第二流体３６と前記第一流体３５が積み重なる。入射光は、前記第一流体３５に吸収されるため、前記画素ユニットＰが暗い状態になる。反して、前記画素電極３１７と前記第二流体３６との間の電圧差が閾値電圧より大きい時、第二流体３６は第一流体３５を押し出すことにより、前記第一流体３５が２つの薄膜トランジスタ３１５，３１６領域に移動し、前記第二流体３６と前記疎水性絶縁層３３との間の接触面積を増大させ、前記画素電極３１７と前記第二流体３６との間の電圧差が段階的に増大する時、前記画素ユニットＰは異なる階調を表示する。
【００１７】
図８は、図４に示すエレクトロウエッティングディスプレイ３０の1つの画素ユニットＰの分布状態を示す平面図である。前記画素ユニットＰは、並行配列された非透過区域Ｐ１及び透過区域Ｐ２を備える。前記非透過区域Ｐ１は、薄膜トランジスタ区域Ｐ１１及び積蓄容量区域Ｐ１２を備える。前記薄膜トランジスタ区域Ｐ１１は、前記第一薄膜トランジスタ３１５及び前記第二薄膜トランジスタ３１６が配置された区域である。前記積蓄容量区域Ｐ１２は、前記積蓄容量３３６及び前記共通信号ライン３１３が配置された区域である。前記透過区域Ｐ２は、前記画素電極３１７が配置される。
【００１８】
前記エレクトロウエッティングディスプレイ３０では、積蓄容量３３６と２つの薄膜トランジスタ３１５、３１６の全部が前記画素ユニットＰの同側に配置され、即ち前記前記積蓄容量３３６と２つの薄膜トランジスタ３１５、３１６が、前記非透過区域Ｐ１に配置される。前記画素電極３１７と前記第二流体３６との間に最大電圧差を印加する時、従来の技術の第一流体が残るので光が透過しない区域（例えば、図３に示す区域Ｘと区域Ｙ）には、それ自身不透明な積蓄容量３３６が配置される。従って駆動電圧を増大しないでも、前記エレクトロウエッティングディスプレイ３０は、大きな開口率を得ることができる。
【００１９】
また、前記積蓄容量３３６は、前記ドレイン電極パッド３３４、前記共通電極パッド３１４及び両者の間に配置された前記第一絶縁層３２４から構成され、前記画素電極３１７、前記共通電極パッド３１４及び両者の間に配置された前記第一絶縁層３２４から構成されない、前記積蓄容量３３６の２つの電極の間の距離が小さく、同じ容量が必要とされる条件であれば、前記ドレイン電極パッド３３４と前記共通電極パッド３１４との重なる面積を減少させることができる。即ち、前記積蓄容量３３６の断面の面積を減少して、前記エレクトロウエッティングディスプレイ３０の開口率を増大させることができる。
【００２０】
図９〜図１１を共に参照する。図９は、本発明の第２実施形態に係るエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図であって、図１０は、図９のその他の内容を示す図であり、図１１は、図１０の線ＸＩ−ＸＩに沿った断面拡大図である。本実施形態に係るエレクトロウエッティングディスプレイの構造は、第１実施形態に係るエレクトロウエッティングディスプレイ３０の構造と類似するが、異なるのは、共通電極パッド４１４の幅が、画素ユニットＮの長辺の長さの０．１〜０．２５倍である点である。画素電極４１７は、前記共通電極パッド４１４の幅と同じ幅で前記画素ユニットＮに連続的に分布される。前記第一薄膜トランジスタ４１５の第一ゲート電極と前記第二薄膜トランジスタ４１６の第二ゲート電極は、１つのゲート電極パッド４２０を一緒に用いて、前記ゲート電極パッド４２０は、ゲートライン４１１から前記画素ユニットＮの内に延びた長方形構造であり、それの長さＬ１が前記画素ユニットＮの短辺の長さの０．７〜０．９８倍であり、幅Ｗ１が前記画素ユニットＮの長辺の長さの０．１２倍である。第一絶縁層４２４は、前記ゲート電極パッド４２０、共通電極パッド４１４及び前記第二基板４８の表面を覆う。前記第一薄膜トランジスタ４１５の第一半導体層４２５と前記第二薄膜トランジスタ４１６の第二半導体層４３５は、間隔を置いて、前記ゲート電極パッド４２０に対応するように前記第一絶縁層４２４の上に配置される。前記第一薄膜トランジスタ４１５の第一ソース電極４２１と第一ドレイン電極４２３は、前記第一半導体層４２５を通じて電気接続し、且つ前記第一ソース電極４２１は、前記データライン４１２に接続する。前記第二薄膜トランジスタ４１６の第二ソース電極４３１は、前記第一ドレイン電極４２３に電気接続し、第二ドレイン電極４３３の前記共通電極パッド４１４に隣り合う側から前記共通電極パッド４１４と重なる１つのドレイン電極パッド４３４が延びている。前記ドレイン電極パッド４３４の長さが前記ゲート電極パッド４２０の長さＬ１と大体同じであり、且つ製造の制御が容易であるため、前記ドレイン電極パッド４３４または前記共通電極パッド４１４と前記ゲート電極パッド４２０との間の隙間Ｄは、図２に示す共通信号ラインと隣り合う画素ユニットのゲートラインとの間の距離より小さく、本実施形態で隙間Ｄは３〜１０μｍであって、クロストーク（Ｃｒｏｓｓｔａｌｋ）の発生を防止することができる。別に、前記ドレイン電極パッド４３４、前記共通電極パッド４１４及び両者の間に配置された前記第一絶縁層４２４は、1つの積蓄容量４３６を構成する。前記画素電極４１７と前記ドレイン電極パッド４３４との交差して重なる処に１つの接続孔４５０が配置されるため、前記画素電極４１７は、前記接続孔４５０及びドレイン電極パッド４３４を通じて前記第二ドレイン電極４３３に電気接続する。
【００２１】
前記エレクトロウエッティングディスプレイ４０では、前記積蓄容量４３６と２つの薄膜トランジスタ４１５、４１６の全部が前記画素ユニットＮの同側に配置され、即ち従来の技術の原本不透明な薄膜トランジスタの周辺区域（例えば、図３に示す区域Ｙ）にそれ自身不透明な積蓄容量４３６が配置され、従って前記画素電極４１７と前記第二流体４６との間に最大電圧差を印加する時、不透明な第一流体４５は、それ自身不透明な前記積蓄容量４３６と２つの薄膜トランジスタ４１５、４１６が配置された区域に集まる。従って、光の透過区域面積が増大し、前記エレクトロウエッティングディスプレイ４０の開口率が増大する。また、前記隙間Ｄは、図２に示す共通信号ラインと隣り合う画素ユニットのゲートラインとの間の距離より小さいので、前記積蓄容量４３６と２つの薄膜トランジスタ４１５、４１６から構成される不透明面積は、前記共通信号ラインと２つの薄膜トランジスタを画素ユニットの透明区域の両側に配置される時に構成される不透明面積より小さいため、開口率が更に増大する。また、前記積蓄容量４３６は、前記ドレイン電極パッド４３４、前記共通電極パッド４１４及び両者の間に配置された前記第一絶縁層４２４から構成され、前記積蓄容量４３６の２つの電極の間の距離が小さく、前記積蓄容量４３６の断面の面積を減少させて、前記エレクトロウエッティングディスプレイ４０の開口率を更に増大させることができる。
【００２２】
図１２は、本発明の第３実施形態に係るエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図である。本実施形態に係るエレクトロウエッティングディスプレイの構造は、第２実施形態に係るエレクトロウエッティングディスプレイ４０の構造と類似するが、異なるのは、本実施形態のエレクトロウエッティングディスプレイ５０の回路層５２が、画素ユニットＭ毎にただ１つの薄膜トランジスタ５１５を備える点である。前記薄膜トランジスタ５１５は、ゲート電極５２０と、ソース電極５２１と、ドレイン電極５２３と、半導体層５２５と、絶縁層（図示せず）とを備える。前記ゲート電極５２０は、ゲートライン５１１から前記画素ユニットＭの内に延びた長方形構造であり、前記ゲート電極５２０の前記ゲートライン５１１から延びた長さＬ２は、前記画素ユニットＭの短辺の長さの０．７〜０．９８倍であり、幅Ｗ２は、前記画素ユニットＭの長辺の長さの０．１２倍である。前記絶縁層は、前記ゲート電極５２０と第二基板（図示せず）の表面を覆う。前記半導体層５２５は、前記ゲート電極５２０に対応して前記第一絶縁層の上に配置される。前記ドレイン電極５２１は、データライン５１２から前記画素ユニットＭの内に延びて形成し、前記ドレイン電極５２３は、前記半導体層５３５を通じてソース電極５２１に電気接続し、且つその末端に共通電極パッド５１４と重なったドレイン電極パッド５３４が延びていて、且つ前記ドレイン電極パッド５３４と前記ゲート電極５２０との間の隙間Ｄ’は、図２に示す共通信号ラインと隣り合う画素ユニットのゲートラインとの間の距離より小さく、本実施形態で隙間Ｄ’は３〜１０μｍであって、クロストーク（Ｃｒｏｓｓｔａｌｋ）の発生を防止することができる。また、前記ドレイン電極パッド５３４、前記共通電極パッド５１４及び両者の間に配置された前記第一絶縁層は、1つの積蓄容量５３６を構成する。前記画素電極５１７と前記ドレイン電極パッド５３４との交差して重なる処に１つの接続孔５５０が配置されるため、前記画素電極５１７は、前記接続孔５５０及びドレイン電極パッド５３４を通じて前記ドレイン電極５２３に電気接続する。
【００２３】
前記エレクトロウエッティングディスプレイ５０は、前記積蓄容量５３６及び薄膜トランジスタ５１５の全部が前記画素ユニットＭの同側に配置され、即ち従来の技術の元々不透明な薄膜トランジスタの周辺区域（例えば、図３に示す区域Ｙ）にそれ自身不透明な積蓄容量５３６配置されている。従って、前記画素電極５１７と前記第二流体５６との間に最大電圧差を印加する時、不透明な第一流体５５は、それ自身不透明な前記積蓄容量５３６と薄膜トランジスタ５１５が配置された区域に集まり、光が透過区域面積を増大し、前記エレクトロウエッティングディスプレイ５０の開口率が増大する。また、前記隙間Ｄ’は、図２に示す共通信号ラインと隣り合う画素ユニットのゲートラインとの間の距離より小さいので、前記積蓄容量５３６と薄膜トランジスタ５１５から構成される不透明面積は、前記共通信号ラインと薄膜トランジスタを画素ユニットの透明区域の両側に配置する時に構成される不透明面積より小さいため、開口率が更に増大する。また、前記積蓄容量５３６は、前記ドレイン電極パッド５３４、前記共通電極パッド５１４及び両者の間に配置された前記第一絶縁層から構成され、前記積蓄容量５３６の２つの電極の間の距離が小さく、前記積蓄容量５３６の断面の面積を減少させて、前記エレクトロウエッティングディスプレイ５０の開口率を更に増大させることができる。
【００２４】
上述したエレクトロウエッティングディスプレイ３０、４０、５０の各々の薄膜トランジスタのゲート電極の材料は、アルミニウム又はＡｌＮｄ系合金であり、ソース電極及びドレイン電極の材料は、モリブデン又は三層構造のアルミニウム―ニッケル―ランタンである。電圧の増加のない状態で、前記エレクトロウエッティングディスプレイ３０、４０、５０の共通信号ライン３１３，４１３，５１３と前記画素ユニットＰ、Ｎ、Ｍの第一短辺との間の距離が、前記２つの短辺の間の距離の０．２〜０．５倍であるので、全てにおいて開口率が増大する。前記共通信号ライン３１３，４１３，５１３と前記画素ユニットＰ、Ｎ、Ｍの第一短辺との間の距離は、前記２つの短辺の間の距離の三分の一である時、開口率は６６．６％である。第１実施形態のエレクトロウエッティングディスプレイ３０において、第一流体が残るので元々光が透過しない区域Ｘを更に利用したので、開口率は７０％以上である。前記第一基板に、前記第二基板のゲートラインと、データラインと、前記共通信号ラインと、前記第一短辺と、２つの長辺と共に限定される区域に対応する１つのブラックマトリックスを備える。
【図面の簡単な説明】
【００２５】
【図１】従来のエレクトロウエッティングディスプレイの一部拡大断面図である。
【図２】図１に示すエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図である。
【図３】図２に示す回路層の1つの画素ユニットに対応する部分の分布状態を示す平面図である。
【図４】本発明の第１実施形態に係るエレクトロウエッティングディスプレイの一部断面図である。
【図５】図４に示すエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図である。
【図６】図５の線ＶＩ−ＶＩに沿った断面拡大図である。
【図７】図５の線ＶＩＩ−ＶＩＩに沿った断面拡大図である。
【図８】図４に示すエレクトロウエッティングディスプレイの1つの画素ユニットの分布状態を示す平面図である。
【図９】本発明の第２実施形態に係るエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図である。
【図１０】図９のその他の内容を示す図である。
【図１１】図１０の線ＸＩ−ＸＩに沿った断面拡大図である。
【図１２】本発明の第３実施形態に係るエレクトロウエッティングディスプレイの回路層の1つの画素ユニットに対応する部分の構造を示す平面図である。
【符号の説明】
【００２６】
３０                            エレクトロウエッティングディスプレイ
３１                            第一基板
３１１、４１１、５１１          ゲートライン
３１２、４１２、５１２          データライン
３１３、４１３、５１３          共通信号ライン
３１４、４１４、５１４          共通電極パッド
３１５、４１５                  第一薄膜トランジスタ
３１６、４１６                  第二薄膜トランジスタ
３１７、４１７、５１７          画素電極
３１８、４１８                  欠口
３２、４２、５２                回路層
３２０                          第一ゲート電極
３２１、４２１                  第一ソース電極
３２３、４２３                  第一ドレイン電極
３２４、４２４、５２４          第一絶縁層
３２５、４２５                  第一半導体層
３３                            疎水性絶縁層
３３０                          第二ゲート電極
３３１                          第二ソース電極３３１
３３３、４３３                  第二ドレイン電極
３３４、４３４、５３４          ドレイン電極パッド
３３５、４３５                  第二半導体層
３３６、４３６、５３６          積蓄容量
３４                            突起
３４０                          第二絶縁層
３５                            第一流体
３５０、４５０、５５０          接続孔
３６                            第二流体
３８、４８                      第二基板
４２０                          ゲート電極パッド
５１５                          薄膜トランジスタ
５２０                          ゲート電極
５２１                          ソース電極
５２３                          ドレイン電極
５２５                          半導体層
Ｐ、Ｎ、Ｍ                      画素ユニット
Ｐ１、Ｎ１                      非透過区域
Ｐ１１                          薄膜トランジスタ区域
Ｐ１２                          積蓄容量区域
Ｐ２                            透過区域
Ｄ、Ｄ’                        隙間
Ｌ１、Ｌ２                      長さ
Ｗ１、Ｗ２                      幅
【図１】
0005172571.tif 000002
【図２】
0005172571.tif 000003
【図３】
0005172571.tif 000004
【図４】
0005172571.tif 000005
【図５】
0005172571.tif 000006
【図６】
0005172571.tif 000007
【図７】
0005172571.tif 000008
【図８】
0005172571.tif 000009
【図９】
0005172571.tif 000010
【図１０】
0005172571.tif 000011
【図１１】
0005172571.tif 000012
【図１２】
0005172571.tif 000013