(57)【要約】半導体基板（１１）上にＭＯＳトランジスタ（１４）を形成し、更にＷプラグ（２４）の埋込までの工程を行った後、全面にＩｒ膜（２５ａ）、ＩｒＯｘ膜（２５ｂ）、ＰＺＴ膜（２６）及びＩｒＯｘ膜（２７）を順次形成する。このとき、ＰＺＴ膜（２６）の組成に関し、Ｐｂ量をＺｒ量及びＴｉ量に対して過剰にする。次に、Ｉｒ膜（２５ａ）、ＩｒＯｘ膜（２５ｂ）、ＰＺＴ膜（２６）及びＩｒＯｘ膜（２７）を加工した後、アニールを行うことにより、ＩｒＯｘ膜（２７）の形成時等にＰＺＴ膜（２６）に生じた損傷を回復させると共に、ＩｒＯｘ膜（２７）中のＩｒをＰＺＴ膜（２６）中に拡散させる。この結果、ＰＺＴ膜（２６）中に拡散したＩｒは、ＩｒＯｘ膜（２７）とＰＺＴ膜（２６）との界面及びＰＺＴ膜（２６）中の結晶粒界に集合し、これらにおけるＩｒ濃度が結晶粒内よりも高くなる。
2004053991.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成された強誘電体膜と、
前記強誘電体膜上に形成され導電性化合物からなる上部電極と、
を有し、
前記導電性化合物を構成するカチオンが前記強誘電体膜中にも存在することを特徴とする強誘電体キャパシタ。
【請求項２】
前記強誘電体膜中の結晶粒界における前記カチオンの濃度は、前記強誘電体膜中の結晶粒内よりも高いことを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項３】
前記強誘電体膜中の前記カチオンの濃度は、前記上部電極から離間するほど低くなっていることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項４】
前記強誘電体膜は、過剰なＰｂを含有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３からなることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項５】
前記強誘電体膜は、過剰なＢａを含有する（Ｂａ，Ｓｒ）ＴｉＯ３からなることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項６】
前記強誘電体膜は、過剰なＢｉを含有する（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２からなることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項７】
前記上部電極は、Ｉｒ酸化膜又はＢａ酸化膜からなることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項８】
前記導電性化合物の組成は、化学量論で表される組成からずれていることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項９】
前記強誘電体膜の組成は、前記強誘電体膜の面内で変動していることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項１０】
前記強誘電体膜の組成は、前記強誘電体膜の面内及び膜厚方向で変動していることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項１１】
前記上部電極は、１０質量％以下のカチオン及び／又は不純物を含有していることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項１２】
前記強誘電体膜の表面には、その結晶粒界に沿って深さが実質的に均一な溝が形成されていることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項１３】
下部電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に導電性化合物からなる上部電極を形成する工程と、
アニールにより、前記導電性化合物を構成するカチオンを前記強誘電体膜中に拡散させる工程と、
を有することを特徴とする強誘電体キャパシタの製造方法。
【請求項１４】
前記アニールにより、前記強誘電体膜中の結晶粒界における前記カチオンの濃度を、前記強誘電体膜中の結晶粒内よりも高くすることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項１５】
前記アニールにより、前記強誘電体膜中の前記カチオンの濃度を、前記上部電極から離間するほど低くすることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項１６】
前記強誘電体膜の材料として、過剰なＰｂを含有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３を用いることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項１７】
前記強誘電体膜の材料として、過剰なＢａを含有する（Ｂａ，Ｓｒ）ＴｉＯ３を用いることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項１８】
前記強誘電体膜の材料として、過剰なＢｉを含有する（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２を用いることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項１９】
前記上部電極として、Ｉｒ酸化膜又はＢａ酸化膜を形成することを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【請求項２０】
前記上部電極の材料として、化学量論で表される組成からずれている組成の導電性化合物を用いることを特徴とする請求項１３に記載の強誘電体キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】  本発明は、強誘電体不揮発性メモリ（ＦＲＡＭ（ラムトロンインターナショナル社の登録商標））等に好適な強誘電体キャパシタ及びその製造方法に関する。
【背景技術】  コンピュータの主記憶装置には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及びスタティックランダムアクセスメモリ（ＳＲＡＭ）等の揮発性メモリが使用されている。揮発性メモリは、電源が供給されている期間のみデータを保持することができ、電源の供給が停止されると記憶されているデータは消失してしまう。これに対して、自由に書換えが可能で、かつ、電源の供給を停止してもデータが消失しない不揮発性メモリとして、近時、強誘電体膜を用いた強誘電体ランダムアクセスメモリ（以下、「ＦｅＲＡＭ」という。）が注目されている。ＦｅＲＡＭは、不揮発性メモリであることに加えて、電力消費量が少なく、高集積化が可能であるという長所を有する。
従来のＦｅＲＡＭには、図１５に示すような、２つの電極２０２及び２０４間に強誘電体膜２０３が挟まれて構成された強誘電体キャパシタ（以下、「ＦｅＣａｐ」ともいう。）２０５が設けられている。ＦｅＣａｐ２０５は、例えば半導体基板２０１の上方に絶縁膜等（図示せず）を介して形成されている。このＦｅＣａｐ２０５は、ＦｅＲＡＭの機能上の中心部を構成する。また、ＦｅＣａｐは、センサに用いられることもある。強誘電体薄膜２０３を挟む２つの電極２０２及び２０４は、夫々上部電極、下部電極ともよばれる。
強誘電体膜及び電極の材料については、多くの研究がなされており、種々のものが提案されている。強誘電体膜２０３には、主にＰｂ（Ｚｒ，Ｔｉ）Ｏ３（以下、「ＰＺＴ」ともいう。）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等が用いられている。
また、上部電極としては、Ｐｔ膜からなるものが主に用いられているが、ＳｒＲｕＯ３膜とＰｔ膜との積層膜からなるもの、（Ｌａ，Ｓｒ）ＣｏＯ３膜又はＩｒＯ２膜のような導電性酸化膜からなるもの等についても研究が行われている。
このようなＦｅＲＡＭの記憶密度の向上には、ＦｅＣａｐの特性が安定していることが必要とされる。ＦｅＣａｐの重要な特性の一つとして、分極特性が挙げられる。この分極特性は、例えば強誘電体膜の疲労により低下する。この疲労は、強誘電体膜に多数回にわたりスイッチング電界を印加することにより生じる。現在では、１０１２回のスイッチング電界の印加に対して耐性があることが要求されているが、将来的には、１０１５回のスイッチング電界の印加に対する耐性が要求されると考えられる。また、ＦｅＣａｐには、リーク電流が低いことも要求される。
しかしながら、ＳｒＲｕＯ３膜とＰｔ膜との積層膜からなる上部電極が用いられた場合、ＳｒＲｕＯ３膜自体は電極として機能しないため、Ｐｔ膜との積層構造を採用することが必要とされる。このため、Ｐｔ膜のみから構成される上部電極と比較すると、製造工程数が多く、製造時間が長くなる。
また、（Ｌａ，Ｓｒ）ＣｏＯ３膜又はＩｒＯ２膜のような導電性酸化膜からなる上部電極が用いられた場合、疲労が生じにくくなるという報告がなされているが、その機構は解明されておらず、実際に疲労が生じにくくなるかどうかは判明されていない。
更に、ＰＺＴからなる強誘電体膜とＩｒＯ２からなる上部電極との組み合わせも検討されているが（特許文献４及び５並びに非特許文献１〜３）、十分な特性は得られておらず、更なる特性の向上が要望されている。更に、特許文献４及び５に記載の方法では、強誘電体膜を結晶化させた後に、その表層を除去する必要があるため、製造工程が煩雑なものとなっている。
（特許文献１）  特開２００１−１２７２６２号公報
（特許文献２）  特開２０００−２６０９５４号公報
（特許文献３）  米国特許第５２７０２９８号明細書
（特許文献４）  特開平１０−３４１０１０号公報
（特許文献５）  米国特許第６４７２２２９号明細書
（非特許文献１）  Ｔ．Ｎａｋａｍｕｒａ，ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３３，５２０７（１９９４）
（非特許文献２）  Ｋ．Ｋｕｓｈｉｄａ−Ａｂｄｅｌｇｈａｆａｒ，ｅｔ  ａｌ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，８５  １０６９（１９９９）
（非特許文献３）  Ｔ．Ｓａｋｏｄａ，ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４０  ２９１１（２００１）
【発明の開示】
本発明は、かかる問題点に鑑みてなされたものであって、構造が簡素であると共に、高い疲労特性を得ることができる強誘電体キャパシタ及びその製造方法を提供することを目的とする。
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
本願の発明に係る強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成され導電性化合物からなる上部電極と、を有する。そして、本発明においては、前記導電性化合物を構成するカチオンが前記強誘電体膜中にも存在する。
本発明に係る強誘電体キャパシタの製造方法では、先ず、下部電極上に強誘電体膜を形成する。次に、前記強誘電体膜上に導電性化合物からなる上部電極を形成する。そして、アニールにより、前記導電性化合物を構成するカチオンを前記強誘電体膜中に拡散させる。
本発明においては、強誘電体膜中にも上部電極を構成する導電性化合物のカチオンが含まれるため、リーク電流が高くなる。一般に、導電性化合物からなる電極を備えた強誘電体キャパシタでは、リーク電流が高くなるほど、疲労特性が向上することが知られている。従って、本発明においては、良好な疲労特性が得られる。
【図面の簡単な説明】  図１Ａ乃至図１Ｇは、本発明の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
図２は、１００秒間のリーク電流の測定を行った結果を示すグラフである。
図３は、同じく、１００秒間のリーク電流の測定を行った結果を示すグラフである。
図４は、低電圧下での分極の測定を行った結果を示すグラフである。
図５は、分極リテンションの測定を行った結果を示すグラフである。
図６は、疲労特性の測定を行った結果を示すグラフである。
図７は、ＩｒについてのＳＩＭＳの結果を示すグラフである。
図８は、各元素についてのＳＩＭＳの結果を示すグラフである。
図９Ａは、第１の試料の構造を示す断面図であり、図９Ｂは、第１の試料中のＩｒ濃度の分布を示すグラフである。
図１０Ａは、第１の試料の断面の透過型電子顕微鏡写真を示す図であり、図１０Ｂは、図１０Ａ中の各点におけるＩｒ濃度を示すグラフである。
図１１は、分極リテンションを測定する際の印加電圧の例を示す図である。
図１２Ａは、第１の試料のＰＺＴ膜の表面のＡＦＭ写真を示す図であり、図１２Ｂは、図１２Ａ中の線分Ｉ−Ｉに沿った断面における表面の凹凸の程度を示すグラフである。
図１３Ａは、第２の試料のＰＺＴ膜の表面のＡＦＭ写真を示す図であり、図１３Ｂは、図１３Ａ中の線分ＩＩ−ＩＩに沿った断面における表面の凹凸の程度を示すグラフである。
図１４は、強誘電体メモリの全体的な構成を示す断面図である。
図１５は、強誘電体キャパシタの構成を示す断面図である。
図１６Ａ及び図１６Ｂは、本発明の実施形態におけるＰＺＴ膜の形状の変化を示す断面図である。
【発明を実施するための最良の形態】  以下、本発明の実施形態に係る強誘電体キャパシタ及びその製造方法について添付の図面を参照して具体的に説明する。但し、ここでは、便宜上、強誘電体キャパシタの構造については、その製造方法と共に説明する。本実施形態では、強誘電体キャパシタを含む強誘電体メモリを製造する。図１Ａ乃至図１Ｇは、本発明の実施形態に係る強誘電体キャパシタの製造方法を工程順に示す断面図である。
先ず、図１Ａに示すように、シリコン基板等の半導体基板１１の表面に、例えばＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）により素子分離領域１２を形成する。次いで、素子分離領域１２により区画された素子活性領域において、半導体基板１１の表面にウェル１３を形成する。続いて、ゲート絶縁膜１７、ゲート電極１８、シリサイド層１９、低濃度拡散層１５、サイドウォール２０及び高濃度拡散層１６をウェル１３の表面に形成することにより、ＭＯＳトランジスタ１４を形成する。なお、各ＭＯＳトランジスタ１４には、ソース及びドレイン用に２個の高濃度拡散層１６を形成するが、その一方は、２個のＭＯＳトランジスタ１４間で共有させる。
次に、全面にシリコン酸窒化膜２１を、ＭＯＳトランジスタ１４を覆うようにして形成し、更に全面にシリコン酸化膜２２を、例えば有機ＣＶＤ法により形成する。シリコン酸窒化膜２１は、シリコン酸化膜２２を形成する際のゲート絶縁膜１７等の水素劣化を防止するために形成されている。その後、各高濃度拡散層１６間で到達するコンタクトホールをシリコン酸化膜２２及びシリコン酸窒化膜２１に形成することにより、プラグコンタクト部を開口する。そして、コンタクトホール内に、グルー膜２３として、５０ｎｍのＴｉＮ膜及び３０ｎｍのＴｉ膜からなる積層膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ２４を形成する。
次いで、図１Ｂに示すように、全面にＩｒ膜２５ａ、ＩｒＯｙ膜（Ｉｒ酸化膜）２５ｂ、ＰＺＴ膜２６及びＩｒＯｘ膜２７を順次形成する（１＜ｘ＜２、１＜ｙ＜２）。このとき、ＰＺＴ膜２６の組成に関し、Ｐｂ量をＺｒ量及びＴｉ量に対して過剰にする。即ち、Ｐｂ量、Ｚｒ量、Ｔｉ量を、夫々［Ｐｂ］、［Ｚｒ］、［Ｔｉ］と表したとき、不等式［Ｐｂ］／（［Ｚｒ］＋［Ｔｉ］）＞１が成り立つようにする。
続いて、図１Ｃに示すように、パターニング及びエッチング技術を用いて、Ｉｒ膜２５ａ、ＩｒＯｘ膜２５ｂ、ＰＺＴ膜２６及びＩｒＯｘ膜２７を加工することにより、ＩｒＯｘ膜２７を上部電極とし、Ｉｒ膜２５ａ及びＩｒＯｘ膜２５ｂを下部電極とし、これらの間にＰＺＴ膜２６が挟まれたスタック構造の強誘電体キャパシタを形成する。なお、この加工では、例えばプラズマＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜及びＴｉＮ膜の積層膜（図示せず）をハードマスクとして使用し、Ｉｒ膜２５ａ、ＩｒＯｘ膜２５ｂ、ＰＺＴ膜２６及びＩｒＯｘ膜２７を一括してエッチングする。
次いで、アニールを行うことにより、ＩｒＯｘ膜２７の形成時等にＰＺＴ膜２６に生じた損傷を回復させると共に、ＩｒＯｘ膜２７中のＩｒをＰＺＴ膜２６中に拡散させる。この結果、ＰＺＴ膜２６中に拡散したＩｒは、ＩｒＯｘ膜２７とＰＺＴ膜２６との界面及びＰＺＴ膜２６中の結晶粒界に集合し、これらにおけるＩｒ濃度が結晶粒内よりも高くなる。本実施形態では、図１Ｂに示す工程において、ＰＺＴ膜２６を、例えば、スパッタリング法により常温でアモルファス状態として形成する。この状態では、図１６Ａに示すように、ＰＺＴ膜２６の表面の平坦度は比較的高い。そして、上述のアニールにより、ＰＺＴ膜２６が結晶化すると共に、図１６Ｂに示すように、その結晶粒界に沿って表面に微小な溝２６ａが形成され、平坦度が低下する。また、これに伴って、ＰＺＴ膜の組成は、その面内及び膜厚方向で変動することとなる。この効果を用いて低電圧で動作する膜厚を有する強誘電体キャパシタについても、所望の分極特性を得るように組成を制御することができる。
次に、図１Ｄに示すように、強誘電体キャパシタを覆うアルミナ保護膜２８を全面に形成する。アルミナ保護膜２８は、例えばＣＶＤ法により形成する。
次いで、図１Ｅに示すように、全面に層間絶縁膜２９を成膜した後、これをＣＭＰにより平坦化する。層間絶縁膜２９としては、例えばＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）ＣＶＤ装置を使用してシリコン酸化膜を成膜する。また、層間絶縁膜２９としてＴＥＯＳ酸化膜を成膜してもよい。ＣＭＰ後の残し膜厚は、例えば上部電極２７上で３００ｎｍとする。
続いて、図１Ｆに示すように、パターニング及びエッチング技術を用いて、層間絶縁膜２９及びアルミナ保護膜２８に、２個のＭＯＳトランジスタ１４により共有された高濃度拡散層１６に接続されたＷプラグ２４まで到達するコンタクトホールを形成する。次に、このコンタクトホール内にグルー膜３０として、例えば５０ｎｍのＴｉＮ膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ３１を形成する。その後、例えば３５０℃でＮ２プラズマに層間絶縁膜２９及びＷプラグ３１の表面を晒す。このプラズマ処理の時間は、例えば１２０秒間である。
次いで、全面にＷ酸化防止膜（図示せず）を形成する。Ｗ酸化防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば１００ｎｍ程度である。そして、パターニング及びエッチング技術を用いて、図１Ｇに示すように、Ｗ酸化防止膜及び層間絶縁膜２９に、上部電極たるＩｒＯｘ膜２７まで到達するコンタクトホールを形成する。続いて、エッチングによる損傷を回復させるためのアニールを施す。このアニールは、例えば５５０℃でＯ２雰囲気の炉内アニールとしてもよく、その時間は例えば６０分間である。このアニールの後、Ｗ酸化防止膜をエッチバックにより除去する。
次に、グルー膜、配線材料膜及びグルー膜を順次堆積する。下層のグルー膜としては、例えば厚さが７０ｎｍのＴｉＮ膜と５ｎｍのＴｉ膜との積層膜を形成してもよく、配線材料膜としては、例えば厚さが４００ｎｍのＡｌ−Ｃｕ合金膜を形成してもよく、上層のグルー膜としては、例えば厚さが３０ｎｍのＴｉＮ膜と６０ｎｍのＴｉ膜との積層膜を形成してもよい。
次いで、上層のグルー膜上に反射防止膜を塗布により形成し、更にレジストを塗布する。続いて、レジスト膜を配線パターンに整合するように加工し、加工後のレジスト膜をマスクとして、反射防止膜、上層のグルー膜、配線材料膜及び下層のグルー膜をエッチングする。反射防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば３０ｎｍ程度である。このようなエッチングにより、図１Ｇに示すように、グルー膜３２、配線３３及びグルー膜３４が形成される。
その後、更に、層間絶縁膜の形成、コンタクトプラグの形成及び下から第２層目以降の配線の形成等を行う。そして、例えばＴＥＯＳ酸化膜及びＳｉＮ膜からなるカバー膜を形成して強誘電体キャパシタを有する強誘電体メモリを完成させる。
このように、本実施形態においては、ＰＺＴ膜２６中のＰｂ量を過剰にすると共に、アニールにより、組成が化学量論組成（ＩｒＯ２）からずれたＩｒＯｘ膜２７中のＩｒをＰＺＴ膜２６中に拡散させている。この結果、ＰＺＴ膜２６中に導電パスが生成され、Ｐｔ膜を上部電極とするＦｅＣａｐと比較すると、リーク電流が上昇する。一般に、導電性酸化膜からなる電極及びＰＺＴ膜等の強誘電体膜を備えた強誘電体キャパシタでは、リーク電流が高いほど、疲労が生じにくいことが知られている。従って、本実施形態によれば、良好な疲労特性が得られるといえる。なお、強誘電体キャパシタにおけるリーク電流は他の強誘電体特性に悪影響を及ぼさない範囲で比較的許容されるが、疲労特性の向上はある程度リーク電流が高くなったところで飽和状態に漸近する。このため、リーク電流が高いほど好ましい状態になるのではなく、疲労特性が所望のものとなっていれば、それ以上にリーク電流を高くする必要はない。
なお、上部電極は、１層の導電性化合物膜から構成されていなくてもよい。例えば、強誘電体膜上に形成されたＩｒＯ１．４膜とその上に形成されたＩｒＯ２膜とからなる積層膜から構成されていてもよい。このとき、ＩｒＯ１．４膜及びＩｒＯ２膜の厚さは、例えば夫々５０ｎｍ、１５０ｎｍ乃至２００ｎｍ程度であるが、これらに限定されるものではない。
また、強誘電体膜及び上部電極の材料は特に限定されるものではない。上部電極としては、例えばＩｒ酸化膜又はＢａ酸化膜等の導電性酸化膜を用いることができる。このとき、これらの組成は、化学量論により表される組成からずれていることが望ましい。強誘電体膜としては、例えばＰｂ（Ｚｒ，Ｔｉ）Ｏ３膜、（Ｂａ，Ｓｒ）ＴｉＯ３膜又は（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２膜等を用いることができる。但し、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３膜を用いる場合には、Ｐｂが過剰となっている必要があり、（Ｂａ，Ｓｒ）ＴｉＯ３膜を用いる場合には、Ｂａが過剰となっている必要があり、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２膜を用いる場合には、Ｂｉが過剰となっている必要がある。また、上部電極には、Ｐｂ及びＳｒ等のカチオンや不純物が総計で１０質量％以下含有されていることが好ましい。カチオン及び／又は不純物が適量含有されていることにより、本発明により得られる効果がより高くなる。
更に、下部電極の材料も特に限定されるものではなく、Ｐｔ膜、Ｉｒ膜又はＩｒＯｙ膜等から構成されていてもよい。
次に、本願発明者が実際に行った種々の実験の結果について説明する。ここでは、２つの試料について実験を行った。一方の試料（第１の試料）は、ＩｒＯ１．４膜（ＩｒＯ２膜とＩｒ膜との混合物）からなる上部電極と、Ｐｂが過剰なＰＺＴ膜とを有し、製造工程中に上部電極中のＩｒをＰＺＴ膜中に拡散させたＦｅＣａｐである。他方の試料（第２の試料）は、ＩｒＯ２膜からなる上部電極と、Ｐｂ量がＺｒ量及びＴｉ量と釣り合っているＰＺＴ膜とを有するＦｅＣａｐである。上部電極の厚さは、いずれも２００ｎｍとした。
なお、第１及び第２の試料のＰＺＴ膜の形成に当たっては、図１Ａ乃至図１Ｇに示す実施形態と同様に、常温で形成したアモルファス状態の膜をアニールにより結晶化させた。但し、第１の試料では、アモルファス状態のＰＺＴ膜に５８０℃程度のＲＴＡを施した後にＩｒＯｘ膜を形成し、その後、結晶化アニールを行った。一方、第２の試料では、アモルファス状態のＰＺＴ膜に７２５℃程度の高温下でＲＴＡを施した後にＩｒＯ２膜を形成し、その後、アニールを行った。このため、後述のように、ＲＴＡ後において、第１の試料では、ＰＺＴ膜がほとんど結晶化されておらず、その表面は比較的平坦であったが、第２の試料では、ＲＴＡによってＰＺＴ膜が結晶化されており、その表面には結晶粒界に沿った微小な溝が形成され、第１の試料よりも粗くなっていた。また、ＩｒＯ２膜の形成時には、溝の内側にＩｒＯ２膜が入り込んでいた。
先ず、Ｘ線回折による解析を行った結果について説明する。ＰＺＴの結晶構造はペロブスカイト構造であり、その結晶系は正方晶系である。そして、第１の試料について、ａ軸の長さに対するｃ軸の長さの比（ｃ／ａ）を求めたところ、１．００３６であった。これに対し、第２の試料における比（ｃ／ａ）は１．００８であった。この結果、ＩｒのＰＺＴ膜中への拡散は、比（ｃ／ａ）を低下させるものと考えられる。なお、キュリー温度はいずれも３２５℃であった。
次に、１００秒間のリーク電流の測定を行った結果について説明する。図２及び図３に示すように、第１の試料のリーク電流は、第２の試料のそれと比較すると、大幅に高かった。このことから、第１の試料では、疲労特性が向上していると考えられる。なお、図２に示すグラフと図３に示すグラフとでは、ＰＺＴ膜中のＰｂ含有量が異なっており、図２に示すグラフの方が２〜３％程度Ｐｂ含有量が高い。
次に、低電圧下での分極の測定を行った結果について説明する。図４に示すように、第１の試料の分極は、第２の試料のそれと比較すると、高かった。また、特に、印加電圧が１．５Ｖ乃至２．０Ｖ程度であると、第１の試料と第２の試料との差が大きかった。更に、実際に使用される電圧（３Ｖ程度）では、第１の試料の方が、印加電圧の変動に対する分極の変化が小さかった。このことは、印加電圧の変動に対する動作の安定性について、第１の試料の方が良好であることを示している。なお、図４中の●は第１の試料の上部電極に正の電圧を印加したときに得られた結果を示し、■は第１の試料の上部電極に負の電圧を印加したときに得られた結果を示し、○は第２の試料の上部電極に正の電圧を印加したときに得られた結果を示し、□は第２の試料の上部電極に負の電圧を印加したときに得られた結果を示す。
次に、分極リテンションの測定を行った結果について説明する。図５に示すように、第１の試料の規格化された分極（分極リテンション）は、第２の試料のそれよりも高かった。なお、図５中の１点鎖線は第１の試料の上部電極に正の電圧を印加したときに得られた結果を示し、破線は第１の試料の上部電極に負の電圧を印加したときに得られた結果を示し、実線は第２の試料の上部電極に正の電圧を印加したときに得られた結果を示し、２点鎖線は第２の試料の上部電極に負の電圧を印加したときに得られた結果を示す。
次に、疲労特性の測定を行った結果について説明する。この測定では、図１１に示すように、上部電極及び下部電極間に、正負のパルスを繰り返し印加し、パルス間隔（時間：τ）と分極との関係を調べた。τの値は、１５０ｎ秒及び１秒とし、電圧印加時間ｔ１は１５０ｎ秒とした。この結果、図６に示すように、第２の試料では、反転回数が１０８回を超えると疲労が生じて分極量が低下したのに対し、第１の試料では、１０１２回を超える反転回数でも疲労が生じなかった。
次に、ＳＩＭＳ（二次イオン質量分析）を行った結果について説明する。図７に示すように、第１の試料の方が、ＰＺＴ膜の表面からの深さがより深くまで、Ｉｒが拡散していた。なお、図７では、第２の試料でもＩｒがＰＺＴ膜中に存在することが示されているが、これは、Ｉｒの拡散によるものではなく、上述のように、第２の試料では、ＰＺＴ膜にＰＺＴの粒界に沿った微小な溝が存在し、ここに上部電極が入り込んでいるためであると考えられる。
また、図８に、第１の試料に対してＳＩＭＳ（二次イオン質量分析）を行った結果の詳細を示す。図８に示すように、ＩｒのＰＺＴ膜中への拡散及びＰＺＴ膜中でのＩｒ量の変動が確認された。
次に、第１の試料及び第２の試料のリーク特性の相違について、図９Ａ及び図９Ｂを用いて説明する。ここでは、図９Ａに示すように、第１の試料には、Ｐｔ膜からなる下部電極５１、Ｐｂが過剰なＰＺＴ膜５２及びＩｒＯｘ膜からなる上部電極５３が設けられ、ＩｒＯｘ膜の形成後にアニールが行われているものとする。このような第１の試料では、アニールの際に、組成が化学量論組成からずれたＩｒＯｘ膜からＰＺＴ膜へＩｒが拡散し、図９Ｂに示すように、ＰＺＴ膜５２中の上部電極５３との界面及びＰＺＴ膜５２中の結晶粒界５４にＩｒが集まり、これらにおけるＩｒ濃度が結晶粒内と比較して高くなる。この結果、リーク電流が上昇すると共に、疲労特性が向上する。なお、図９Ｂに示すようなＩｒ濃度の分布は、例えばＳＩＭＳにより取得することができる。
これに対し、第２の試料では、ＰＺＴ膜中に過剰なＰｂが存在せず、また、上部電極がＩｒＯ２膜から形成されているため、ＩｒがＰＺＴ膜中に拡散しない。このため、リーク電流は上昇せず、疲労特性は向上しない。
図１０Ａは、第１の試料の断面の透過型電子顕微鏡写真を示す図であり、図１０Ｂは、図１０Ａ中の各点におけるＩｒ濃度を示すグラフである。図１０Ｂに示すグラフは、ＴＥＭ−ＥＤＸ（エネルギー分散型Ｘ線装置）を用いた測定により得られたものである。図１０Ａ及び図１０Ｂに示すように、結晶粒内では、上部電極（ＩｒＯｘ膜）からＰＺＴ膜へのＩｒの拡散は測定不能な程度であったのに対し、結晶粒界には、上部電極からＩｒがＰＺＴ膜へ拡散していることが確認された。なお、測定限界以下のＩｒ濃度の値は信頼性に欠けており、図１０Ｂでは、深さが深くなるほど粒内のＩｒ濃度が上昇しているが、このことは測定誤差の範囲内である。
次に、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いてＰＺＴ膜の表面を観察した結果について説明する。図１２Ａは、第１の試料のＰＺＴ膜の表面のＡＦＭ写真を示す図であり、図１２Ｂは、図１２Ａ中の線分Ｉ−Ｉに沿った断面における表面の凹凸の程度を示すグラフである。図１３Ａは、第２の試料のＰＺＴ膜の表面のＡＦＭ写真を示す図であり、図１３Ｂは、図１３Ａ中の線分ＩＩ−ＩＩに沿った断面における表面の凹凸の程度を示すグラフである。図１２Ａ及び図１２Ｂと図１３Ａ及び図１３Ｂとを比較すると判るように、第１の試料の方が第２の試料よりも表面の凹凸が小さい。これは、第１の試料の作製に当たっては、ＰＺＴ膜をアモルファス状態で形成した後に結晶化させているのに対し、第２の試料の作製に当たっては、ＰＺＴ膜をＭＯＣＶＤ法により結晶化させた状態で形成しているからである。なお、図１２Ａ及び図１３Ａに示すＡＦＭ写真は、ＰＺＴ膜を形成した後で上部電極を形成する前に撮影したものである。
次に、上述の実施形態を採用した強誘電体メモリの全体的な構成について説明する。図１４は、強誘電体メモリの全体的な構成を示す断面図である。
半導体基板１０１の表面に選択的に素子分離絶縁膜１０２が形成されている。素子分離絶縁膜１０２により区画された領域内にＭＯＳトランジスタ１０３が形成されている。ＭＯＳトランジスタ１０３には、低濃度拡散層１０４、高濃度拡散層１０５、チタンシリサイド膜１０６、ゲート絶縁膜１０７、ゲート電極１０８、タングステンシリサイド膜１０９及びサイドウォール１１０が設けられている。そして、素子分離絶縁膜１０２及びＭＯＳトランジスタ１０３を覆うシリコン酸窒化膜１２８が形成され、その上に層間絶縁膜としてシリコン酸化膜１１１が形成されている。
シリコン酸化膜１１１上に、選択的に下部電極１１２が形成されており、その上に強誘電体膜１１３及び上部電極１１４が順次積層されている。強誘電体膜１１３は、例えばＰｂが過剰なＰＺＴ膜からなり、上部電極１１４は、例えばＩｒＯ１．４膜からなる。また、ＩｒＯ１．４膜中の一部のＩｒが、アニールにより強誘電体膜１１３中に拡散している。平面視では、下部電極１１２よりも強誘電体膜１１３が小さく、強誘電体膜１１３よりも上部電極１１４が小さくなっている。下部電極１１２、強誘電体膜１１３及び上部電極１１４から強誘電体キャパシタが構成されている。この強誘電体キャパシタを包み込む膜１１５が形成されている。更に、この強誘電体キャパシタ等を覆う層間絶縁膜としてシリコン酸化膜１１６が形成されている。
シリコン酸化膜１１６及び膜１１５には、下部電極１１２まで到達する孔が形成されている。また、シリコン酸化膜１１６及び１１１には、ＭＯＳトランジスタ１０３のチタンシリサイド膜１０９まで到達する孔が形成されている。これらの孔内には、タングステン膜１１７が埋め込まれている。また、シリコン酸化膜１１６及び膜１１５には、上部電極１１４まで到達する孔も形成されている。そして、シリコン酸化膜１１６上にタングステン膜１１７と接触する配線層１１８が形成されている。この配線層１１８の一部は、上部電極１１４まで到達する孔を介して上部電極１１４にも接触している。従って、配線層１１８のこの部分を介して上部電極１１４とＭＯＳトランジスタ１０３の高濃度拡散層１０５とが接続されている。シリコン酸化膜１１６上には、配線層１１８を覆う層間絶縁膜としてシリコン酸化膜１１９が形成されている。
シリコン酸化膜１１９には、配線層１１８まで到達する孔が形成されており、この孔内にタングステン膜１２０が埋め込まれている。そして、シリコン酸化膜１１９上にタングステン膜１２０に接触する配線層１２１が形成されている。また、シリコン酸化膜１１９上には、配線層１２１を覆う層間絶縁膜としてシリコン酸化膜１２２が形成されている。
シリコン酸化膜１２２には、配線層１２１まで到達する孔が形成されており、この孔内にタングステン膜１２３が埋め込まれている。そして、シリコン酸化膜１２２上にタングステン膜１２３に接触する配線層１２４が形成されている。また、シリコン酸化膜１２２上には、配線層１２４を覆うパッドシリコン酸化膜１２５及びパッドシリコン窒化膜１２６が順次形成されている。そして、パッドシリコン窒化膜１２６上に、例えばポリイミド製の封止膜１２７が形成されている。
なお、特許文献４には、ＰＺＴ中にＩｒが存在するかのようなＳＩＭＳの結果を示すグラフが記載されているが、特許文献４に記載の方法では、上部電極を形成する前にＰＺＴ膜の過剰Ｐｂが存在する部分を意図的に除去しているため、本発明で生じるようなＩｒの拡散は生じえず、ＳＩＭＳ特有の誤差が現れているに過ぎない。
【産業上の利用可能性】  以上詳述したように、本発明によれば、良好な疲労特性を得ることができる。これは、一般に、導電性化合物からなる電極を備えた強誘電体キャパシタでは、リーク電流が高くなるほど、疲労特性が向上することが知られており、本発明においては、強誘電体膜中にも上部電極を構成する導電性化合物のカチオンが含まれるため、リーク電流が高くなるからである。
2004053991.tif 000003
2004053991.tif 000004
2004053991.tif 000005
【図２】
2004053991.tif 000006
【図３】
2004053991.tif 000007
【図４】
2004053991.tif 000008
【図５】
2004053991.tif 000009
【図６】
2004053991.tif 000010
【図７】
2004053991.tif 000011
【図８】
2004053991.tif 000012
2004053991.tif 000013
2004053991.tif 000014
2004053991.tif 000015
【図１１】
2004053991.tif 000016
2004053991.tif 000017
2004053991.tif 000018
2004053991.tif 000019
2004053991.tif 000020
【図１４】
2004053991.tif 000021
【図１５】
2004053991.tif 000022
2004053991.tif 000023
【手続補正書】
【提出日】平成17年3月24日(2005.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成された強誘電体膜と、
前記強誘電体膜上に形成され導電性化合物からなる上部電極と、
を有し、
前記導電性化合物を構成するカチオンが前記強誘電体膜中にも存在することを特徴とする強誘電体キャパシタ。
【請求項２】
前記強誘電体膜中の結晶粒界における前記カチオンの濃度は、前記強誘電体膜中の結晶粒内よりも高いことを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項３】
前記強誘電体膜中の前記カチオンの濃度は、前記上部電極から離間するほど低くなっていることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項４】
前記上部電極は、Ｉｒ酸化膜又はＢａ酸化膜からなることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項５】
前記導電性化合物の組成は、化学量論で表される組成からずれていることを特徴とする請求項１に記載の強誘電体キャパシタ。
【請求項６】
下部電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に導電性化合物からなる上部電極を形成する工程と、
アニールにより、前記導電性化合物を構成するカチオンを前記強誘電体膜中に拡散させる工程と、
を有することを特徴とする強誘電体キャパシタの製造方法。
【請求項７】
前記アニールにより、前記強誘電体膜中の結晶粒界における前記カチオンの濃度を、前記強誘電体膜中の結晶粒内よりも高くすることを特徴とする請求項６に記載の強誘電体キャパシタの製造方法。
【請求項８】
前記アニールにより、前記強誘電体膜中の前記カチオンの濃度を、前記上部電極から離間するほど低くすることを特徴とする請求項６に記載の強誘電体キャパシタの製造方法。
【請求項９】
前記上部電極として、Ｉｒ酸化膜又はＢａ酸化膜を形成することを特徴とする請求項６に記載の強誘電体キャパシタの製造方法。
【請求項１０】
前記上部電極の材料として、化学量論で表される組成からずれている組成の導電性化合物を用いることを特徴とする請求項６に記載の強誘電体キャパシタの製造方法。
【国際調査報告】
2004053991.tif 000024
2004053991.tif 000025
2004053991.tif 000026
2004053991.tif 000027