(57)【要約】制御電圧Ｖｃｏｎｔを可変した場合に電圧変化Ｖｒに対する出力電流増加率Ｎ−１が一定の要素回路１１１〜１１Ｍが設けられ、要素回路１１１〜１１Ｍの基準電圧Ｖｒｅｆとしてその電圧変化Ｖｒ分ずつ加算した電圧Ｖｒｅｆ１〜ＶｒｅｆＭが供給されると共にその制御電圧Ｖｃｏｎｔが供給される要素回路群と、要素回路１１１〜１１Ｍからの出力電流を乗算する乗算器１２１〜１２Ｍと、その乗算された出力電流Ｉｏｕｔに基づいて可変利得増幅する増幅器３とを備え、特性の温度補償およびトランジスタの製造ばらつきによる特性変化を抑制し、利得を対数表現する場合に、制御電圧Ｖｃｏｎｔに対して線形な利得制御をする。
2004027987.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力を基準電圧および制御電圧とし、その基準電圧に対してその制御電圧を可変した場合に所定の電圧変化に対する出力電流増加率が一定の要素回路が複数設けられ、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ加算した電圧が供給されると共にそれら各要素回路にその可変される制御電圧が供給される要素回路群と、
上記各要素回路からの出力電流を乗算する乗算器と、
上記乗算器により乗算された出力電流に基づいて可変利得増幅する増幅器とを備えた可変利得増幅器。
【請求項２】
要素回路は、
制御電圧が供給される第１のトランジスタと、
基準電圧が供給され且つ上記第１のトランジスタと共に差動対を構成する第２のトランジスタと、
基準電圧が供給され且つ上記第２のトランジスタと共にカレントミラー回路を構成し、出力電流増加率をＮ−１（Ｎは１より大きい任意の数）としたとき、その第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタとを備え、
上記第１および第２のトランジスタの一端から共通に出力電流が流され、上記第１から第３のトランジスタの他端に共通に最大出力電流を流す定電流源が接続されたことを特徴とする請求の範囲第１項記載の可変利得増幅器。
【請求項３】
要素回路は、
定電流源が一端に接続された第１のトランジスタと、
上記第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、
上記第１のトランジスタと共にカレントミラー回路を構成し、且つ一端に出力電流端子が接続された第３のトランジスタと、
基準電圧が供給される第４のトランジスタと、
制御電圧が供給され且つ上記第４のトランジスタと共に差動対を構成し、その第４のトランジスタと共に他端が共通に上記第２のトランジスタの一端に接続された第５のトランジスタと、
上記第５のトランジスタに流れる電流に比例して上記出力電流端子から上記第３のトランジスタを流れずに分流する電流を流すトランジスタ回路網とを備え、
その分流電流が最大のとき、その分流電流と上記第３のトランジスタに流れる電流との比がＮ−１：１（但し、Ｎ−１は出力電流増加率で、Ｎは１より大きい任意の数）となるように、上記第２、第３のトランジスタおよび上記トランジスタ回路網のトランジスタのサイズを設定したことを特徴とする請求の範囲第１項記載の可変利得増幅器。
【請求項４】
２つの電源を基準電圧および制御電圧とし、その基準電圧に対してその制御電圧を可変した場合に所定の電圧変化に対する出力電流増加率が一定の要素回路が複数段縦続接続され、初段の要素回路に入力電流が供給され、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ増加した電圧が供給されると共にそれら各要素回路にその可変される制御電圧が供給される要素回路群と、
上記要素回路群からの出力電流に基づいて可変利得増幅する増幅器とを備えた可変利得増幅器。
【請求項５】
要素回路は、
制御電圧が供給される第１のトランジスタと、
基準電圧が供給され且つ上記第１のトランジスタと共に差動対を構成する第２のトランジスタと、
基準電圧が供給され且つ上記第２のトランジスタと共に、カレントミラー回路を構成し、出力電流増加率をＮ−１（Ｎは１より大きい任意の数）としたとき、その第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタと、
一端から入力電流が流される第４のトランジスタと、
上記第１から第３のトランジスタの他端に共通に一端が接続され且つ上記第４のトランジスタと共にカレントミラー回路を構成する第５のトランジスタと、
上記第１および第２のトランジスタの一端に共通に接続された出力電流回路とを備えたことを特徴とする請求の範囲第４項記載の可変利得増幅器。
【請求項６】
要素回路は、
一端から入力電流が流される第１のトランジスタと、
上記第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、
上記第１のトランジスタと共にカレントミラー回路を構成し、且つ一端に出力電流回路が接続された第３のトランジスタと、
基準電圧が供給される第４のトランジスタと、
制御電圧が供給され且つ上記第４のトランジスタと共に差動対を構成し、その第４のトランジスタと共に他端が共通に上記第２のトランジスタの一端に接続された第５のトランジスタと、
上記第５のトランジスタに流れる電流に比例して上記出力電流回路から上記第３のトランジスタを流れずに分流する電流を流すトランジスタ回路網とを備え、
その分流電流が最大のとき、その分流電流と上記第３のトランジスタに流れる電流との比がＮ−１：１（但し、Ｎ−１は出力電流増加率で、Ｎは１より大きい任意の数）となるように、上記第２、第３のトランジスタおよび上記トランジスタ回路網のトランジスタのサイズを設定したことを特徴とする請求の範囲第１項記載の可変利得増幅器。
【請求項７】
２つの電源を基準電圧および制御電圧とし、その基準電圧に対してその制御電圧を可変した場合に所定の電圧変化に対する利得増加率が一定の要素回路が複数段縦続接続され、初段の要素回路に入力電圧が供給され、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ加算した電圧が供給されると共にそれら各要素回路にその可変される制御電圧が供給され、最終段の要素回路から出力電圧が発生される要素回路群を備えた可変利得増幅器。
【請求項８】
要素回路は、
制御電圧が供給される第１のトランジスタと、
基準電圧が供給され且つ上記第１のトランジスタと共に差動対を構成する第２のトランジスタと、
基準電圧が供給され且つ上記第２のトランジスタと共にカレントミラー回路を構成し、利得増加率をＮ−１（但し、Ｎは１より大きい任意の数）としたとき、その第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタと、
入力電圧が供給され且つ上記第１から第３のトランジスタの他端に共通に一端が接続された第４のトランジスタと、
上記第１および第２のトランジスタの一端と電源との間に接続された抵抗とを備え、
上記抵抗と上記第１および第２のトランジスタの一端との間から出力電圧を発生することを特徴とする請求の範囲第７項記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】  この発明は、利得を制御電圧に対して指数関数的に制御することによって、対数で表現される利得（ｄＢ）を制御電圧に対して線形的に制御する可変利得増幅器に関するものである。
【背景技術】  第１図は従来の可変利得増幅器を示す回路図であり、図において、１は可変電源、２はエミッタ接地されたトランジスタ、３は増幅器である。
次に動作について説明する。
第１図に示したように、可変電源１から発生する制御電圧ＶＢＥを線形に可変すれば、エミッタ接地されたトランジスタ２のコレクタ電流Ｉｃはその制御電圧ＶＢＥの指数関数で変化する。この指数関数で変化するコレクタ電流Ｉｃを増幅器３の電流源として供給することで、増幅器３の利得を制御電圧ＶＢＥに対して指数関数的に制御していた。
このように、利得を制御電圧ＶＢＥに対して指数関数的に制御することによって、対数で表現される利得（ｄＢ）を制御電圧ＶＢＥに対して線形的に制御していた。
このコレクタ電流Ｉｃと制御電圧ＶＢＥとの関係を数式で示せば、次式（１）で表すことができる。
Ｉｃ＝Ｉｓ・ｅｘｐ（（ｑ／ｋ・Ｔ）・ＶＢＥ）          （１）
但し、Ｉｓは飽和電流、ｑは電荷、ｋはボルツマン定数、Ｔは絶対温度である。
従来の可変利得増幅器は以上のように構成されているので、上式（１）に示したように、制御電圧ＶＢＥの指数関数で変化するコレクタ電流Ｉｃが絶対温度Ｔに依存しており、この特性の温度補償を高精度に行うことができなかった。
また、上式（１）において、トランジスタ２の製造ばらつきにより飽和電流Ｉｓがばらつくと、制御電圧ＶＢＥに対するコレクタ電流Ｉｃの傾きがばらつくが、このトランジスタ２の製造ばらつきによる特性変化を抑制することができない等の課題があった。
この発明は上記のような課題を解決するためになされたもので、特性の温度補償およびトランジスタの製造ばらつきによる特性変化を抑制し、利得を制御電圧に対して指数関数的に制御することによって、対数で表現される利得（ｄＢ）を制御電圧に対して線形的に制御する可変利得増幅器を得ることを目的とする。
【発明の開示】
請求の範囲第１項記載の発明に係る可変利得増幅器は、２つの入力を基準電圧および制御電圧とし、その制御電圧を可変した場合に所定の電圧変化に対する出力電流増加率が一定の要素回路が複数設けられ、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ加算した電圧が供給される要素回路群と、各要素回路からの出力電流を乗算する乗算器と、乗算された出力電流に基づいて可変利得増幅する増幅器とを備えたものである。
このことによって、乗算器から出力される制御電圧−出力電流特性は、制御電圧に対して指数関数的な電流として出力され、利得を対数で表現する場合には、制御電圧に対して線形的に利得制御することができる。また、各要素回路の制御電圧−出力電流特性は温度に応じて変化するが、各要素回路の制御電圧−出力電流特性の繋がりの部分でその温度に応じた変化を相殺し、温度特性を補償することができる。さらに、可変利得増幅器全体では、トランジスタの製造ばらつきによる制御電圧−出力電流特性がほとんど変化することはなく、トランジスタの製造ばらつきによる特性変化を抑制することができる効果を奏する。
請求の節囲第２項記載の発明に係る可変利得増幅器は、要素回路を、制御電圧が供給される第１のトランジスタと、基準電圧が供給される第２のトランジスタと、基準電圧が供給され且つ第２のトランジスタと共にカレントミラー回路を構成し、第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタとを備え、第１および第２のトランジスタの一端から共通に出力電流が流され、第１から第３のトランジスタの他端に共通に最大出力電流を流す定電流源が接続されたものである。
このことによって、簡単な構成で各要素回路を製作することができる効果を奏する。
請求の範囲第３項記載の発明に係る可変利得増幅器は、要素回路を、定電流源が一端に接続された第１のトランジスタと、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、第１のトランジスタと共にカレントミラー回路を構成し、且つ一端に出力電流端子が接続された第３のトランジスタと、基準電圧が供給される第４のトランジスタと、制御電圧が供給され且つ第４のトランジスタと共に差動対を構成し、その第４のトランジスタと共に他端が共通に第２のトランジスタの一端に接続された第５のトランジスタと、第５のトランジスタに流れる電流に比例して出力電流端子から第３のトランジスタを流れずに分流する電流を流すトランジスタ回路網とを備え、その分流電流が最大のとき、その分流電流と第３のトランジスタに流れる電流との比がＮ−１：１となるように、第２、第３のトランジスタおよびトランジスタ回路網のトランジスタのサイズを設定したものである。
このことによって、簡単な構成で各要素回路を製作することができる効果を奏する。
請求の範囲第４項記載の発明に係る可変利得増幅器は、２つの電源を基準電圧および制御電圧とし、その制御電圧を可変した場合に所定の電圧変化に対する出力電流増加率が一定の要素回路が複数段縦続接続され、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ加算した電圧が供給される要素回路群と、要素回路群からの出力電流に基づいて可変利得増幅する増幅器とを備えたものである。
このことによって、要素回路群から出力される制御電圧−出力電流特性は、制御電圧に対して指数関数的な電流として出力され、利得を対数で表現する場合には、制御電圧に対して線形的に利得制御することができる。また、各要素回路の制御電圧−出力電流特性は温度に応じて変化するが、各要素回路の制御電圧−出力電流特性の繋がりの部分でその温度に応じた変化を相殺し、温度特性を補償することができる。さらに、可変利得増幅器全体では、トランジスタの製造ばらつきによる制御電圧−出力電流特性がほとんど変化することはなく、トランジスタの製造ばらつきによる特性変化を抑制することができる効果を奏する。
請求の範囲第５項記載の発明に係る可変利得増幅器は、要素回路を、制御電圧が供給される第１のトランジスタと、基準電圧が供給される第２のトランジスタと、基準電圧が供給され且つ第２のトランジスタと共にカレントミラー回路を構成し、第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタと、一端から入力電流が流される第４のトランジスタと、第１から第３のトランジスタの他端に共通に一端が接続され且つ上記第４のトランジスタと共にカレントミラー回路を構成する第５のトランジスタと、第１および第２のトランジスタの一端に共通に接続された出力電流回路とを備えたものである。
このことによって、簡単な構成で各要素回路を製作することができる効果を奏する。
請求の範囲第６項記載の発明に係る可変利得増幅器は、要素回路を、一端から入力電流が流される第１のトランジスタと、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、第１のトランジスタと共にカレントミラー回路を構成し、且つ一端に出力電流回路が接続された第３のトランジスタと、基準電圧が供給される第４のトランジスタと、制御電圧が供給され且つ第４のトランジスタと共に差動対を構成し、その第４のトランジスタと共に他端が共通に第２のトランジスタの一端に接続された第５のトランジスタと、第５のトランジスタに流れる電流に比例して出力電流回路から第３のトランジスタを流れずに分流する電流を流すトランジスタ回路網とを備え、その分流電流が最大のとき、その分流電流と第３のトランジスタに流れる電流との比がＮ−１：１となるように、第２、第３のトランジスタおよびトランジスタ回路網のトランジスタのサイズを設定したものである。
このことによって、簡単な構成で各要素回路を製作することができる効果を奏する。
請求の範囲第７項記載の発明に係る可変利得増幅器は、２つの電源を基準電圧および制御電圧とし、その制御電圧を可変した場合に所定の電圧変化に対する利得増加率が一定の要素回路が複数段縦続接続され、それら各要素回路の基準電圧としてその所定の電圧変化分ずつ加算した電圧が供給される要素回路群を備えたものである。
このことによって、要素回路群によって、利得を対数で表現する場合には、制御電圧に対して線形的に利得制御することができる。また、各要素回路の制御電圧−利得特性は温度に応じて変化するが、各要素回路の制御電圧−利得特性の繋がりの部分でその温度に応じた変化を相殺し、温度特性を補償することができる。さらに、可変利得増幅器全体では、トランジスタの製造ばらつきによる制御電圧−利得特性がほとんど変化することはなく、トランジスタの製造ばらつきによる特性変化を抑制することができる効果を奏する。
請求の範囲第８項記載の発明に係る可変利得増幅器は、要素回路を、制御電圧が供給される第１のトランジスタと、基準電圧が供給される第２のトランジスタと、基準電圧が供給され且つ第２のトランジスタと共にカレントミラー回路を構成し、第２のトランジスタとのサイズの比が１：Ｎ−１で構成された第３のトランジスタと、入力電圧が供給され且つ第１から第３のトランジスタの他端に共通に一端が接続された第４のトランジスタと、第１および第２のトランジスタの一端と電源との間に接続された抵抗とを備え、抵抗と第１および第２のトランジスタの一端との間から出力電圧を発生するようにしたものである。
このことによって、簡単な構成で各要素回路を製作することができる効果を奏する。
【図面の簡単な説明】  第１図は従来の可変利得増幅器を示す回路図である。
第２図はこの発明の実施の形態１による要素回路を示す構成図である。
第３図は要素回路の制御電圧−出力電流特性を示す特性図である。
第４図は可変利得増幅器を示す構成図である。
第５図は可変利得増幅器の制御電圧−出力電流特性を示す特性図である。
第６図は要素回路の制御電圧−出力電流の温度特性を示す特性図である。
第７図は可変利得増幅器の制御電圧−出力電流の高温時の温度特性を示す特性図である。
第８図は可変利得増幅器の制御電圧−出力電流の低温時の温度特性を示す特性図である。
第９図はこの発明の実施の形態２による要素回路の詳細を示す回路図である。
第１０図は要素回路の他の詳細を示す回路図である。
第１１図はこの発明の実施の形態３による要素回路の詳細を示す回路図である。
第１２図は要素回路の他の詳細を示す回路図である。
第１３図はこの発明の実施の形態４による要素回路を示す構成図である。
第１４図は要素回路の制御電圧−出力電流特性を示す特性図である。
第１５図は可変利得増幅器を示す構成図である。
第１６図は可変利得増幅器の制御電圧−出力電流特性を示す特性図である。
第１７図はこの発明の実施の形態５による要素回路の詳細を示す回路図である。
第１８図は要素回路の他の詳細を示す回路図である。
第１９図はこの発明の実施の形態６による要素回路の詳細を示す回路図である。
第２０図は要素回路の他の詳細を示す回路図である。
第２１図はこの発明の実施の形態７による要素回路を示す構成図である。
第２２図は要素回路の制御電圧−利得特性を示す特性図である。
第２３図は可変利得増幅器を示す構成図である。
第２４図は可変利得増幅器の制御電圧−利得特性を示す特性図である。
第２５図はこの発明の実施の形態８による要素回路の詳細を示す回路図である。
【発明を実施するための最良の形態】  以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第２図はこの発明の実施の形態１による要素回路を示す構成図であり、図において、１１は要素回路である。第３図は要素回路の制御電圧−出力電流特性を示す特性図である。
第４図は可変利得増幅器を示す構成図であり、図において、３は増幅器、１１１〜１１ＭはＭ（Ｍは任意の自然数）個の要素回路、１２１〜１２Ｍ−１はＭ−１個の乗算器である。第５図は可変利得増幅器の制御電圧−出力電流特性を示す特性図である。
次に動作について説明する。
第２図に示したように、基準電圧Ｖｒｅｆおよび制御電圧Ｖｃｏｎｔを信号入力とし、出力電流Ｉｏｕｔを信号出力とした要素回路１１を設ける。
この要素回路１１は、第３図に示したように、基準電圧Ｖｒｅｆに対して制御電圧Ｖｃｏｎｔを可変した場合に、所定の電圧変化Ｖｒに対する出力電流ＩｏｕｔがＩ０→ＮＩ０（但し、Ｎは１より大きい任意の数）と変化する、すなわち、電流増加率がＮ−１で一定の制御電圧−出力電流特性を有するものである。
第４図に示したように、この要素回路１１をＭ個、すなわち、要素回路１１１〜１１Ｍ設け、それら各要素回路１１１〜１１Ｍの基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭとしてその所定の電圧変化Ｖｒ分ずつ加算した電圧を供給する。すなわち、（ＶｒｅｆＭ）−（ＶｒｅｆＭ−１）＝Ｖｒである。また、各要素回路１１１〜１１Ｍには共通に可変される制御電圧Ｖｃｏｎｔを供給する。
各要素回路１１１〜１１Ｍの出力電流Ｉｏｕｔを、乗算器１２１〜１２Ｍ−１で乗算して、その乗算された出力電流Ｉｏｕｔに基づいて増幅器３を可変利得制御する。
その結果、第５図に示したように、制御電圧Ｖｃｏｎｔの電圧変化Ｖｒに対して、Ｉ０Ｍ，ＮＩ０Ｍ，Ｎ２Ｉ０Ｍ，・・・，ＮＭＩ０Ｍと出力電流Ｉｏｕｔが指数関数に近似される制御電圧−出力電流特性を有するものが得られ、増幅器３の利得を対数で表す場合には、増幅器３の利得を制御電圧Ｖｃｏｎｔに対して線形に制御することができる。
このように、トランジスタ自体の指数特性を利用していないため、トランジスタの製造ばらつきによる特性変化を抑制することができる。
また、要素回路の段数を適当に与えることと、基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭを精度良く生成することによって、可変利得増幅器全体では制御電圧−出力電流特性の傾きがトランジスタの製造ばらつきによりほとんど変化することはなく、特性変化を抑制することができる。
さらに、第６図は要素回路の制御電圧−出力電流の温度特性を示す特性図であり、常温に対して高温になれば傾きが小さくなり、常温に対して低温になれば傾きが大きくなる。
第７図は可変利得増幅器の制御電圧−出力電流の高温時の温度特性を示す特性図、第８図は可変利得増幅器の制御電圧−出力電流の低温時の温度特性を示す特性図であり、要素回路を多段接続した場合には、隣り合う要素回路毎の温度特性の上部と下部との繋がりの部分で相殺し、温度特性を補償することができる。
実施の形態２．
第９図はこの発明の実施の形態２による要素回路の詳細を示す回路図であり、第２図の要素回路１１の詳細を示したものである。図において、Ｑ１は制御電圧Ｖｃｏｎｔがベースに供給されるバイポーラトランジスタ（以下、トランジスタと言う：第１のトランジスタ）、Ｑ２は基準電圧Ｖｒｅｆがベースに供給され且つトランジスタＱ１と共に差動対を構成するトランジスタ（第２のトランジスタ）、Ｑ３は基準電圧Ｖｒｅｆがベースに供給され且つトランジスタＱ２と共にカレントミラー回路を構成し、出力電流増加率をＮ−１としたとき、トランジスタＱ２とのエミッタ面積比が１：Ｎ−１で構成されたトランジスタ（第３のトランジスタ）である。また、トランジスタＱ１，Ｑ２のコレクタから共通に出力電流Ｉｏｕｔが流され、トランジスタＱ３のコレクタには電源Ｖｃｃが接続されている。さらに、ＮＩ０はトランジスタＱ１〜Ｑ３のエミッタに共通に接続された最大出力電流を流す定電流源である。
次に動作について説明する。
第９図において、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に小さいとき、トランジスタＱ１には電流が流れることなく、また、トランジスタＱ２，Ｑ３はエミッタ面積比が１：Ｎ−１で構成されたカレントミラー回路であることから、トランジスタＱ２にはＩ０の電流が流れ、トランジスタＱ３には（Ｎ−１）Ｉ０の電流が流れる。その結果、出力電流Ｉｏｕｔとしては電流Ｉ０が流れる。
また、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に大きいとき、トランジスタＱ１に全ての電流ＮＩ０が流れ、また、トランジスタＱ２，Ｑ３には電流が流れることはない。その結果、出力電流Ｉｏｕｔとしては電流ＮＩ０が流れる。
このように、第９図に示したように、バイポーラトランジスタによる簡単な構成によって、制御電圧Ｖｃｏｎｔの変化に対して出力電流Ｉｏｕｔを電流Ｉ０から電流ＮＩ０に変化する要素回路１１を製作することができる。
なお、第１０図は要素回路の他の詳細を示す回路図であり、第９図における要素回路１１のバイポーラトランジスタＱ１〜Ｑ３を、ＭＯＳＦＥＴＱ１〜Ｑ３に置き換え、ＭＯＳＦＥＴＱ２とＱ３とのゲート幅を１：Ｎ−１で構成したものである。その他の構成および動作については、第９図と同等であり、このように要素回路１１を製作することもできる。
実施の形態３．
第１１図はこの発明の実施の形態３による要素回路の詳細を示す回路図であり、第２図の要素回路１１の詳細を示したものである。図において、Ｉ０は定電流Ｉ０を流す定電流源、Ｑ１１は定電流源Ｉ０がコレクタに接続されたバイポーラトランジスタ（以下、トランジスタと言う：第１のトランジスタ）、Ｑ１２はトランジスタＱ１１と共にカレントミラー回路を構成するトランジスタ（第２のトランジスタ）、Ｑ１３はトランジスタＱ１１と共にカレントミラー回路を構成し、且つコレクタに出力電流端子Ｉｏｕｔが接続されたトランジスタ（第３のトランジスタ）である。
Ｑ１４は基準電圧Ｖｒｅｆが供給され、コレクタが電源Ｖｃｃに接続されたトランジスタ（第４のトランジスタ）、Ｑ１５は制御電圧Ｖｃｏｎｔが供給され且つトランジスタＱ１４と共に差動対を構成し、そのトランジスタＱ１４と共にエミッタが共通にトランジスタＱ１２のコレクタに接続されたトランジスタ（第５のトランジスタ）である。
Ｑ１６はエミッタが電源ＶｃｃにコレクタがトランジスタＱ１５のコレクタに接続されたトランジスタ、Ｑ１７はエミッタが電源Ｖｃｃに接続され且つトランジスタＱ１６と共にカレントミラー回路を構成するトランジスタ、Ｑ１８はコレクタがトランジスタＱ１７のコレクタに接続されたトランジスタ、Ｑ１９はコレクタが電流出力端子Ｉｏｕｔに接続され且つトランジスタＱ１８と共にカレントミラー回路を構成するトランジスタであり、これらトランジスタＱ１６〜Ｑ１９により、トランジスタ回路網を構成する。
次に動作について説明する。
第１１図において、電流源Ｉ０に流れる定電流Ｉ０、トランジスタＱ１１〜Ｑ１３により構成されるカレントミラー回路により、トランジスタＱ１１のエミッタ面積に対するトランジスタＱ１２，Ｑ１３のエミッタ面積比の割合の電流を流す。
トランジスタＱ１２を流れる電流は、トランジスタＱ１４，Ｑ１５により構成される差動対から流れ込むものであり、基準電圧Ｖｒｅｆと制御電圧Ｖｃｏｎｔとの電位差によりトランジスタＱ１４およびＱ１５の電流として振り分けられる。
制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに比べて十分小さいとき、電流Ｉ１２は全てトランジスタＱ１４から流されるため、トランジスタＱ１５に電流は流れない。逆に制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに比べて十分大きいとき、電流Ｉ１２は全てトランジスタＱ１５から流されるため、Ｉ１５＝Ｉ１２になる。
このトランジスタＱ１５に流れる電流Ｉ１５は、トランジスタＱ１６，Ｑ１７により構成されるカレントミラー回路と、トランジスタＱ１８，Ｑ１９により構成されるカレントミラー回路とにより、それぞれのエミッタ面積比に応じた電流比でトランジスタＱ１９の電流Ｉ１９を生成する。
ここで、そのトランジスタＱ１９の電流Ｉ１９が最大のとき、その電流Ｉ１９とトランジスタＱ１３に流れる電流Ｉ１３との比がＮ−１：１（但し、Ｎ−１は出力電流増加率）となるように、トランジスタＱ１２，Ｑ１３およびトランジスタ回路網のトランジスタＱ１６〜Ｑ１９のエミッタ面積比を設定すれば、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に小さいとき、出力電流Ｉｏｕｔとしては電流Ｉ１３＝Ｉ０が流れ、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に大きいとき、出力電流Ｉｏｕｔとしては電流Ｉ１９＝（Ｎ−１）Ｉ０と電流Ｉ１３＝Ｉ０との和の電流ＮＩ０が流れる。
より具体的には、トランジスタＱ１２，Ｑ１３，Ｑ１６〜Ｑ１９のエミッタ面積比が、次式（２）を満たすように設定すれば良い。
Ｑ１２・Ｑ１７・Ｑ１９／Ｑ１３・Ｑ１６・Ｑ１８＝Ｎ−１    （２）
このように、第１１図に示したように、バイポーラトランジスタによる簡単な構成によって、制御電圧Ｖｃｏｎｔの変化に対して出力電流Ｉｏｕｔを電流Ｉ０から電流ＮＩ０に変化する要素回路１１を製作することができる。
なお、第１２図は要素回路の他の詳細を示す回路図であり、第１１図における要素回路１１のバイポーラトランジスタＱ１１〜Ｑ１９を、ＭＯＳＦＥＴＱ１１〜Ｑ１９に置き換え、ＭＯＳＦＥＴＱ１２，Ｑ１３およびトランジスタ回路網のＭＯＳＦＥＴＱ１６〜Ｑ１９のゲート幅を設定したものである。その他の構成および動作については、第１１図と同等であり、このように要素回路１１を製作することもできる。
実施の形態４．
第１３図はこの発明の実施の形態４による要素回路を示す構成図であり、図において、２１は要素回路である。第１４図は要素回路の制御電圧−出力電流特性を示す特性図である。
第１５図は可変利得増幅器を示す構成図であり、図において、２１１〜２１ＭはＭ個の要素回路、Ｉ０は定電流Ｉ０を流す定電流源である。第１６図は可変利得増幅器の制御電圧−出力電流特性を示す特性図である。その他の構成については第４図と同等である。
次に動作について説明する。
第１３図に示したように、入力電流Ｉｉｎを信号入力とし、出力電流Ｉｏｕｔを信号出力とし、基準電圧Ｖｒｅｆおよび制御電圧Ｖｃｏｎｔを電源とした要素回路２１を設ける。
この要素回路２１は、第１４図に示したように、基準電圧Ｖｒｅｆに対して制御電圧Ｖｃｏｎｔを可変した場合に、所定の電圧変化Ｖｒに対する出力電流ＩｏｕｔがＩｉｎ→ＮＩｉｎと変化する、すなわち、電流増加率がＮ−１で一定の制御電圧−出力電流特性を有するものである。
第１５図に示したように、この要素回路２１をＭ個、すなわち、要素回路２１１〜２１Ｍを縦続接続し、初段の要素回路２１１の入力電流Ｉｉｎとして定電流Ｉ０を供給する。また、それら各要素回路２１１〜２１Ｍの基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭとしてその所定の電圧変化Ｖｒ分ずつ加算した電圧を供給する。すなわち、（ＶｒｅｆＭ）−（ＶｒｅｆＭ−１）＝Ｖｒである。さらに、各要素回路２１１〜２１Ｍには共通に可変される制御電圧Ｖｃｏｎｔを供給する。
そして、最終段の要素回路２１Ｍの出力電流Ｉｏｕｔに基づいて増幅器３を可変利得制御する。
その結果、第１６図に示したように、制御電圧Ｖｃｏｎｔの電圧変化Ｖｒに対して、Ｉ０，ＮＩ０，Ｎ２Ｉ０，・・・，ＮＭＩ０と出力電流Ｉｏｕｔが指数関数に近似される制御電圧−出力電流特性を有するものが得られ、増幅器３の利得を対数で表現する場合には、増幅器３の利得を制御電圧Ｖｃｏｎｔに対して線形に制御することができる。
このように、トランジスタ自体の指数特性を利用していないため、トランジスタの製造ばらつきによる特性変化を抑制することができる。
また、要素回路の段数を適当に与えることと、基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭを精度良く生成することによって、可変利得増幅器全体では制御電圧−出力電流特性の傾きがトランジスタの製造ばらつきによりほとんど変化することはなく、特性変化を抑制することができる。
さらに、要素回路を多段接続した場合には、隣り合う要素回路毎の温度特性の上部と下部との繋がりの部分で相殺し、温度特性を補償することができる。
実施の形態５．
第１７図はこの発明の実施の形態５による要素回路の詳細を示す回路図であり、第１３図の要素回路２１の詳細を示したものである。図において、Ｑ２１はコレクタから入力電流Ｉｉｎが流されるバイポーラトランジスタ（以下、トランジスタと言う：第４のトランジスタ）、Ｑ２２はトランジスタＱ１〜Ｑ３のエミッタに共通にコレクタが接続され且つトランジスタＱ２１と共にカレントミラー回路を構成するトランジスタ（第５のトランジスタ）である。
Ｑ２３はエミッタに電源Ｖｃｃが接続され、コレクタにトランジスタＱ１，Ｑ２のコレクタが共通に接続されたトランジスタ、Ｑ２４はエミッタに電源Ｖｃｃが接続され、コレクタに出力電流Ｉｏｕｔが流され且つトランジスタＱ２３と共にカレントミラー回路を構成するトランジスタであり、以上により出力電流回路を構成する。その他の構成については第９図と同等である。
次に動作について説明する。
第１７図において、トランジスタＱ２１とＱ２２とはカレントミラー回路を構成し、入力電流Ｉｉｎに対してトランジスタＱ２２にはＮＩｉｎが流れるようにエミッタ面積比を設定しておく。
制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に小さいとき、トランジスタＱ１には電流が流れることなく、また、トランジスタＱ２，Ｑ３はエミッタ面積比が１：Ｎ−１で構成されたカレントミラー回路であることから、トランジスタＱ２にはＩｉｎの電流が流れ、トランジスタＱ３には（Ｎ−１）Ｉｉｎの電流が流れる。その結果、トランジスタＱ２３には電流Ｉｉｎが流れ、カレントミラー回路を構成するトランジスタＱ２４には出力電流Ｉｏｕｔとしては電流Ｉｉｎが流れる。
また、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に大きいとき、トランジスタＱ１に全ての電流ＮＩｉｎが流れ、また、トランジスタＱ２，Ｑ３には電流が流れることはない。その結果、トランジスタＱ２３には電流ＮＩｉｎが流れ、カレントミラー回路を構成するトランジスタＱ２４には出力電流Ｉｏｕｔとしては電流ＮＩｉｎが流れる。
このように、第１７図に示したように、バイポーラトランジスタによる簡単な構成によって、制御電圧Ｖｃｏｎｔの変化に対して出力電流Ｉｏｕｔを電流Ｉｉｎから電流ＮＩｉｎに変化する要素回路２１を製作することができる。
なお、トランジスタＱ２１とＱ２２とのエミッタ面積比を１：Ｎとしたが、Ｑ２２・Ｑ２４／Ｑ２１・Ｑ２３＝Ｎとなるようにエミッタ面積比を設定しても良い。
また、第１８図は要素回路の他の詳細を示す回路図であり、第１７図における要素回路２１のバイポーラトランジスタＱ１〜Ｑ３，Ｑ２１〜Ｑ２４を、ＭＯＳＦＥＴＱ１〜Ｑ３，Ｑ２１〜Ｑ２４に置き換え、ＭＯＳＦＥＴＱ２とＱ３とのゲート幅を１：Ｎ−１で、また、ＭＯＳＦＥＴＱ２１〜Ｑ２４のゲート幅をＱ２２・Ｑ２４／Ｑ２１・Ｑ２３＝Ｎとなるように構成したものである。その他の構成および動作については、第１７図と同等であり、このように要素回路２１を製作することもできる。
実施の形態６．
第１９図はこの発明の実施の形態６による要素回路の詳細を示す回路図であり、第１３図の要素回路２１の詳細を示したものである。図において、トランジスタＱ１１のコレクタから入力電流Ｉｉｎが流されるように構成されている。
また、Ｑ３１はエミッタが電源Ｖｃｃに接続され、コレクタがトランジスタＱ１３，Ｑ１９のコレクタに共通に接続されたトランジスタ、Ｑ３２はエミッタが電源Ｖｃｃに接続され、コレクタに出力電流端子Ｉｏｕｔが接続され、トランジスタＱ３１と共にカレントミラー回路を構成するトランジスタである。以上、トランジスタＱ３１，Ｑ３２により出力電流回路を構成する。その他の構成については第１１図と同等である。
次に動作について説明する。
第１９図において、トランジスタＱ１１に入力電流Ｉｉｎを流すことにより、トランジスタＱ１２，Ｑ１３は、トランジスタＱ１１のエミッタ面積に対するトランジスタＱ１２，Ｑ１３のエミッタ面積比の割合の電流を流す。
その結果、上記実施の形態３で説明したように、トランジスタＱ３１には、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に小さいとき、電流Ｉ１３＝Ｉｉｎが流れ、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に大きいとき、電流Ｉ１９＝（Ｎ−１）Ｉｉｎと電流Ｉ１３＝Ｉｉｎとの和の電流ＮＩｉｎが流れる。
トランジスタＱ３１，Ｑ３２は、カレントミラー回路を構成しているので、出力電流Ｉｏｕｔとしては、トランジスタＱ３１と同比率の電流が流れる。
このように、第１９図に示したように、バイポーラトランジスタによる簡単な構成によって、制御電圧Ｖｃｏｎｔの変化に対して出力電流Ｉｏｕｔを電流Ｉｉｎから電流ＮＩｉｎに変化する要素回路２１を製作することができる。
なお、第２０図は要素回路の他の詳細を示す回路図であり、第１９図における要素回路２１のバイポーラトランジスタＱ１１〜Ｑ１９，Ｑ３１〜Ｑ３２を、ＭＯＳＦＥＴＱ１１〜Ｑ１９，Ｑ３１〜Ｑ３２に置き換え、ＭＯＳＦＥＴＱ１２，Ｑ１３およびトランジスタ回路網のＭＯＳＦＥＴＱ１６〜Ｑ１９のゲート幅を設定したものである。その他の構成および動作については、第１９図と同等であり、このように要素回路２１を製作することもできる。
実施の形態７．
第２１図はこの発明の実施の形態７による要素回路を示す構成図であり、図において、３１は要素回路である。第２２図は要素回路の制御電圧−利得特性を示す特性図である。
第２３図は可変利得増幅器を示す構成図であり、図において、３１１〜３１ＭはＭ個の要素回路である。第２４図は可変利得増幅器の制御電圧−利得特性を示す特性図である。
次に動作について説明する。
第２１図に示したように、入力電圧Ｖｉｎを信号入力とし、出力電圧Ｖｏｕｔを信号出力とし、基準電圧Ｖｒｅｆおよび制御電圧Ｖｃｏｎｔを電源とした要素回路３１を設ける。
この要素回路３１は、第２２図に示したように、基準電圧Ｖｒｅｆに対して制御電圧Ｖｃｏｎｔを可変した場合に、所定の電圧変化Ｖｒに対する利得ＧａｉｎがＧ０→ＮＧ０と変化する、すなわち、利得増加率がＮ−１で一定の制御電圧−利得特性を有するものである。
第２３図に示したように、この要素回路３１をＭ個、すなわち、要素回路３１１〜３１Ｍを縦続接続し、初段の要素回路３１１に入力電圧Ｖｉｎを供給し、それら各要素回路３１１〜３１Ｍの基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭとしてその所定の電圧変化Ｖｒ分ずつ加算した電圧を供給する。すなわち、（ＶｒｅｆＭ）−（ＶｒｅｆＭ−１）＝Ｖｒである。また、各要素回路３１１〜３１Ｍには共通に可変される制御電圧Ｖｃｏｎｔを供給し、最終段の要素回路３１Ｍから出力電圧Ｖｏｕｔが発生される。
その結果、第２４図に示したように、制御電圧Ｖｃｏｎｔの電圧変化Ｖｒに対して、Ｇ０Ｍ，ＮＧ０Ｍ，Ｎ２Ｇ０Ｍ，・・・，ＮＭＧ０Ｍと利得Ｇａｉｎが指数関数に近似される制御電圧−利得特性を有するものが得られ、利得が対数として表現される場合に、その利得を制御電圧Ｖｃｏｎｔに対して線形に制御することができる。
このように、トランジスタ自体の指数特性を利用していないため、トランジスタの製造ばらつきによる特性変化を抑制することができる。
また、要素回路の段数を適当に与えることと、基準電圧Ｖｒｅｆ１〜ＶｒｅｆＭを精度良く生成することによって、可変利得増幅器全体では制御電圧−利得特性の傾きがトランジスタの製造ばらつきによりほとんど変化することはなく、特性変化を抑制することができる。
さらに、要素回路を多段接続した場合には、隣り合う要素回路毎の温度特性の上部と下部との繋がりの部分で相殺し、温度特性を補償することができる。
実施の形態８．
第２５図はこの発明の実施の形態８による要素回路の詳細を示す回路図であり、第２１図の要素回路３１の詳細を示したものである。図において、Ｒ１，Ｒ２は抵抗、Ｑ４１はコレクタがトランジスタＱ１〜Ｑ３のエミッタに共通に接続され、エミッタが抵抗Ｒ２に接続され、入力電圧Ｖｉｎが供給されるバイポーラトランジスタ（以下、トランジスタと言う：第４のトランジスタ）である。
また、トランジスタＱ１，Ｑ２のコレクタには抵抗Ｒ１を介して、トランジスタＱ３のコレクタには直接に電源Ｖｃｃに接続されている。さらに、抵抗Ｒ１とトランジスタＱ１，Ｑ２のコレクタとの間から出力電圧Ｖｏｕｔを発生するように構成されている。その他の構成については第９図と同等である。
次に動作について説明する。
第２５図において、トランジスタＱ４１には入力電圧Ｖｉｎに応じた電流が流れる。
制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に小さいとき、トランジスタＱ１には電流が流れることなく、また、トランジスタＱ２，Ｑ３はエミッタ面積比が１：Ｎ−１で構成されたカレントミラー回路であることから、トランジスタＱ２にはＩｉｎの電流が流れ、トランジスタＱ３には（Ｎ−１）Ｉｉｎの電流が流れる。その結果、抵抗Ｒ１には電流Ｉｉｎが流れ、出力電圧ＶｏｕｔとしてＩｉｎ・Ｒ１を発生する。
また、制御電圧Ｖｃｏｎｔが基準電圧Ｖｒｅｆに対して十分に大きいとき、トランジスタＱ１に全ての電流ＮＩｉｎが流れ、また、トランジスタＱ２，Ｑ３には電流が流れることはない。その結果、抵抗Ｒ１には電流ＮＩｉｎが流れ、出力電圧ＶｏｕｔとしてＮＩｉｎ・Ｒ１を発生する。
このように、第２５図に示したように、バイポーラトランジスタによる簡単な構成によって、制御電圧Ｖｃｏｎｔの変化に対して出力電圧ＶｏｕｔをＩｉｎ・Ｒ１からＮＩｉｎ・Ｒ１に変化する、すなわち、Ｉｉｎ・Ｒ１を利得Ｇ０とすれば、制御電圧Ｖｃｏｎｔの変化に対して利得をＧ０からＮＧ０に変化する要素回路３１を製作することができる。
【産業上の利用可能性】  以上のように、この発明に係る可変利得増幅器は、特性の温度補償およびトランジスタの製造ばらつきによる特性変化を抑制し、制御電圧に対して線形な利得制御をするのに適している。
【図１】
2004027987.tif 000003
【図２】
2004027987.tif 000004
【図３】
2004027987.tif 000005
【図５】
2004027987.tif 000006
【図４】
2004027987.tif 000007
【図６】
2004027987.tif 000008
【図７】
2004027987.tif 000009
【図８】
2004027987.tif 000010
【図９】
2004027987.tif 000011
【図１０】
2004027987.tif 000012
【図１１】
2004027987.tif 000013
【図１２】
2004027987.tif 000014
【図１３】
2004027987.tif 000015
【図１４】
2004027987.tif 000016
【図１５】
2004027987.tif 000017
【図１６】
2004027987.tif 000018
【図１７】
2004027987.tif 000019
【図１８】
2004027987.tif 000020
【図１９】
2004027987.tif 000021
【図２０】
2004027987.tif 000022
【図２１】
2004027987.tif 000023
【図２２】
2004027987.tif 000024
【図２３】
2004027987.tif 000025
【図２４】
2004027987.tif 000026
【図２５】
2004027987.tif 000027
【国際調査報告】
2004027987.tif 000028
2004027987.tif 000029
2004027987.tif 000030
2004027987.tif 000031