(57)【要約】入力される制御信号によりオン／オフし、第１端子１１及び第２端子１２間に入力された交流信号をオン／オフ制御させる交流スイッチであって、第１端子１１に第１主電極２１が接続され第２端子１２に第２主電極２２が接続されゲート信号を入力するゲートＧが接続されたノーマリオン型のＦＥＴＱ１と、第１端子１１及び第２端子１２の内の電位が低い端子とゲートＧとの間にゲート信号部１３のゲート信号を入力するダイオードＤ１，Ｄ２とを有する。
2004114508.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号によりオン／オフし、第１端子及び第２端子間に入力された交流信号をオン／オフ制御させる交流スイッチであって、
前記第１端子に第１主電極が接続され前記第２端子に第２主電極が接続され前記制御信号を入力する制御電極が接続された半導体スイッチと、
前記第１端子及び前記第２端子の内の電位が低い端子と前記制御電極との間に前記制御信号を入力する制御信号入力手段と、
を有することを特徴とする。
【請求項２】
請求項１記載の交流スイッチであって、
前記制御信号入力手段は、
前記半導体スイッチの前記第１主電極に一方の電極が接続された第１ダイオードと、
前記半導体スイッチの前記第２主電極に一方の電極が接続され他方の電極が前記第１ダイオードの他方の電極に接続された第２ダイオードと、
を有し、
前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点と前記制御電極との間に前記制御信号を入力することを特徴とする。
【請求項３】
請求項２記載の交流スイッチであって、
前記第１端子及び前記第２端子の内の電位が高い端子から電位が低い端子に接続された前記ダイオードに電流を流す電流供給手段、
を更に有することを特徴とする。
【請求項４】
請求項３記載の交流スイッチであって、
前記電流供給手段は、
前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点と前記第１端子との間に接続され、第３ダイオードと抵抗とが直列に接続された直列回路と、
前記第３ダイオードと前記抵抗との接続点と前記第２端子との間に接続された第４ダイオードと、
を有することを特徴とする。
【請求項５】
請求項３記載の交流スイッチであって、
前記電流供給手段は、
前記第１ダイオードに並列に接続された第１抵抗と、
前記第２ダイオードに並列に接続された第２抵抗と、
を有することを特徴とする。
【請求項６】
請求項４又は５記載の交流スイッチであって、
前記半導体スイッチの前記制御電極に直流電圧を印加する直流電源、
を更に有することを特徴とする。
【請求項７】
請求項１記載の交流スイッチであって、
前記制御信号入力手段は、
前記半導体スイッチの前記第１主電極に第１電極が接続された第１スイッチと、
前記半導体スイッチの前記第２主電極に第３電極が接続され第４電極が前記第１スイッチの第２電極に接続された第２スイッチと、
を有し、
前記第１スイッチの第２電極と前記第２スイッチの第４電極との接続点と前記制御電極との間に前記制御信号を入力し、
前記第１スイッチ及び第２スイッチの内、前記電位の低い端子に接続されたスイッチをオンし、前記電位の高い端子に接続されたスイッチをオフすることを特徴とする。
【請求項８】
請求項１乃至請求項７のいずれか１項記載の交流スイッチであって、前記半導体スイッチは、ノーマリオン型のスイッチであることを特徴とする。
【請求項９】
請求項８記載の交流スイッチであって、
前記ノーマリオン型のスイッチは、化合物半導体からなることを特徴とする。
【発明の詳細な説明】
【技術分野】  本発明は、制御信号によりオン／オフして、入力された交流信号をオン／オフ制御させる交流スイッチに関する。
【背景技術】  インバータやコンバータに使用される従来の交流スイッチとしては、例えば図１に示すようなものがある。図１に示す交流スイッチ１００には、第１端子１１と第２端子１２との両端に交流電源１１０からの交流信号が印加されるようになっている。
交流スイッチ１００は、第１端子１１と第２端子１２との両端に、逆直列接続されたノーマリオフ型のＭＯＳ  ＦＥＴＱ４（以下、ＦＥＴＱ４と略称する。）とノーマリオフ型のＭＯＳ  ＦＥＴＱ５（以下、ＦＥＴＱ５と略称する。）とが接続されている。ＦＥＴＱ４のドレインが第１端子１１に接続され、ＦＥＴＱ４のソースはＦＥＴＱ５のソースに接続され、ＦＥＴＱ５のドレインは第２端子１２に接続されている。ＦＥＴＱ４のゲートとＦＥＴＱ５のゲートとには、ゲート信号部１３からパルス信号からなるゲート信号が印加されるようになっている。
次に、このように構成された交流スイッチ１００の動作を説明する。まず、ゲート信号部１３からゲート信号が正電圧（例えば１０Ｖ）で、ＦＥＴＱ４及びＦＥＴＱ５のゲートに印加されると、ＦＥＴＱ４及びＦＥＴＱ５が共にオンする。
このため、ゲート信号が正電圧である期間においては、第１端子１１に交流電源１１０から正電圧が印加されている時には第１端子１１から第２端子１２に電流が流れ、第２端子１２に交流電源１１０から正電圧が印加されている時には第２端子１２から第１端子１１に電流が流れる。即ち、ＦＥＴＱ４とＦＥＴＱ５とが逆直列接続され且つ第１端子１１にＦＥＴＱ４のドレインが接続され、第２端子１２にＦＥＴＱ５のドレインが接続されているので、交流スイッチ１００に交流電流が流れる。
次に、ゲート信号部１３からゲート信号が零電圧で、ＦＥＴＱ４及びＦＥＴＱ５のゲートに印加されると、ＦＥＴＱ４及びＦＥＴＱ５が共にオフする。このため、交流スイッチ１００に電流が流れなくなる。
これにより、交流スイッチ１００は、ゲート信号の周波数に応じて交流スイッチ１００を流れる電流の周波数を変えることができる。また、この交流スイッチ１００によれば、ソースを共通にすることにより、１つのゲート信号でＦＥＴＱ４とＦＥＴＱ５とをオン／オフ制御できる。
一方、トライアックを交流スイッチとして用いることもある。しかし、トライアックに正電圧のゲート信号を印加することでオンすることができるが、トライアックに零電圧のゲート信号を印加してもオフすることはできない。即ち、トライアックを流れる電流が零近くにならなければトライアックをオフすることはできない。このため、トライアックを用いた場合、ゲート信号の周波数に応じてトライアックを流れる電流の周波数を変えることができず、交流電源１１０の周波数以上の周波数で、トライアックをオン／オフ制御することはできなかった。
従来の交流スイッチに関連する技術として特開平５−７５１１０号公報がある。
【発明の開示】
しかしながら、図１に示す従来の交流スイッチにあっては、１素子ではなく、ＦＥＴＱ４とＦＥＴＱ５との２素子からなっている。また、ＦＥＴＱ４とＦＥＴＱ５とが直列に接続されているため、２素子のオン抵抗を加算した値が全体のオン抵抗になり、ロスが増大する。
本発明は、１素子で交流信号をオン／オフ制御することによりロスを低減し、電源周波数より高い周波数でもオン／オフでき、インバータやコンバータを大幅に小型化できる交流スイッチを提供することにある。
本発明は、上記課題を解決するためになされたものであり、本発明の主たる側面は、入力される制御信号によりオン／オフし、第１端子及び第２端子間に入力された交流信号をオン／オフ制御させる交流スイッチであって、前記第１端子に第１主電極が接続され前記第２端子に第２主電極が接続され前記制御信号を入力する制御電極が接続された半導体スイッチと、前記第１端子及び前記第２端子の内の電位が低い端子と前記制御電極との間に前記制御信号を入力する制御信号入力手段と、を有することを特徴とする。
【図面の簡単な説明】  図１は、従来の交流スイッチの回路図である。
図２は、本発明の第１の実施の形態に係る交流スイッチの回路図である。
図３は、本発明の第２の実施の形態に係る交流スイッチの回路図である。
図４は、本発明の第３の実施の形態に係る交流スイッチの回路図である。
図５は、本発明の第４の実施の形態に係る交流スイッチの回路図である。
図６は、本発明の第５の実施の形態に係る交流スイッチの回路図である。
図７は、本発明の第６の実施の形態に係る交流スイッチの回路図である。
【発明を実施するための最良の形態】  以下、本発明の実施の形態に係る交流スイッチを図面を参照しながら詳細に説明する。
（第１の実施の形態）
第１の実施の形態に係る交流スイッチは、１素子で交流信号をオン／オフ制御することによりロスを低減し、電源周波数より高い周波数でもオン／オフできることを特徴とする。図２は本発明の第１の実施の形態に係る交流スイッチの回路図である。
図２に示す交流スイッチは、第１端子１１と第２端子１２との両端に、ノーマリオン型のＦＥＴＱ１（以下、ＦＥＴＱ１と略称する。）が接続され、第１主電極２１と第２主電極２２とゲートＧとで構成されている。第１主電極２１は第１端子１１に接続され、第２主電極２２は第２端子１２に接続されている。このノーマリオン型のＦＥＴＱ１は、オン抵抗が小さく高耐圧であり、例えばＳｉＣやＧａＮ等の化合物半導体又はＭＥＳＦＥＴからなる。このノーマリオン型のＦＥＴＱ１は、ドレインとソースとが対称に形成されているので、第１端子１１と第２端子１２との内の電位の高い端子に接続された第１主電極２１又は第２主電極２２がドレインとなり、電位の低い端子に接続された他方の主電極がソースとなる。
また、パルス信号等からなるゲート信号を発生するゲート信号部１３の一端は、ＦＥＴＱ１のゲートＧに接続されている。ＦＥＴＱ１の第１主電極２１にはダイオードＤ１のカソードが接続され、ＦＥＴＱ１の第２主電極２２にはダイオードＤ２のカソードが接続されている。ダイオードＤ１のアノードとダイオードＤ２のアノードとはゲート信号部１３の他端に接続され、ダイオードＤ１のアノードとダイオードＤ２のアノードとの接続点とＦＥＴＱ１のゲートＧとの間にゲート信号が入力されるようになっている。
次に、このように構成された第１の実施の形態に係る交流スイッチの動作を説明する。
まず、第１端子１１及び第２端子１２間に交流信号が入力されると、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。ソースである第２主電極２２の電位に対してゲートＧを高い電位又は零電位とするゲート信号が入力されると、ＦＥＴＱ１がオンし、ダイオードＤ２がオンする。また、このとき、ダイオードＤ１は逆バイアス状態となるので、オフとなる。
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。ソースである第１主電極２１の電位に対してゲートＧを高い電位又は零電位とするゲート信号が入力されると、ＦＥＴＱ１がオンし、ダイオードＤ１がオンする。また、このとき、ダイオードＤ２は逆バイアス状態となるので、オフとなる。
さらに、第１端子１１の電位が高く第２端子１２の電位が低い場合、及び第２端子１２の電位が高く第１端子１１の電位が低い場合でも、ソースとなる主電極の電位に対してゲートＧを低い電位とするゲート信号が入力されると、ＦＥＴＱ１はオフする。
このように、第１の実施の形態に係る交流スイッチによれば、第１端子１１及び第２端子１２間に交流信号が入力されると、第１端子１１の電位が第２端子１２の電位に対して高くなったり低くなったりするが、ダイオードＤ１，Ｄ２により電位の低い端子を選択し、選択された電位の低い端子（ソース）とゲートＧとの間にゲート信号を入力するので、ＦＥＴＱ１の１素子で交流信号をオン／オフ制御できる。従って、ロスを低減でき、電源周波数より高い周波数でもオン／オフでき、インバータやコンバータを大幅に小型化できる。
（第２の実施の形態）
図３は本発明の第２の実施の形態に係る交流スイッチの回路図である。第２の実施の形態に係る交流スイッチは、第１の実施の形態に係る交流スイッチのダイオードＤ１，Ｄ２に代えて、ＦＥＴＱ２，Ｑ３を設けて、ノイズや漏洩電流による誤動作を防止したことを特徴とする。
図３において、ＦＥＴＱ２，Ｑ３は、ノーマリオフ型のＭＯＳ  ＦＥＴ等のスイッチであり、ＦＥＴＱ２のドレインは第１端子１１に接続され、ＦＥＴＱ３のドレインは第２端子１２に接続されている。ＦＥＴＱ２のソースとＦＥＴＱ３のソースとはゲート信号部１３の他端に接続されている。
また、ＦＥＴＱ２及びＦＥＴＱ３の内、電位の低い端子に接続されたＦＥＴのゲートに正電圧のゲート信号を入力することでオンし、電位の高い端子に接続されたＦＥＴのゲートに負電圧のゲート信号を入力することでオフするようになっている。
次に、このように構成された第２の実施の形態に係る交流スイッチの動作を説明する。
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。ソースである第２主電極２２の電位に対してゲートＧを高い電位又は零電位とするゲート信号が入力され、ＦＥＴＱ３のゲートに正電圧のゲート信号を入力することでオンし、ＦＥＴＱ２のゲートに零電圧又は負電圧のゲート信号を入力することでオフする。このため、ＦＥＴＱ１がオンする。
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。ソースである第１主電極２１の電位に対してゲートＧを高い電位又は零電位とするゲート信号が入力され、ＦＥＴＱ２のゲートに正電圧のゲート信号を入力することでオンし、ＦＥＴＱ３のゲートに零電圧又は負電圧のゲート信号を入力することでオフする。このため、ＦＥＴＱ１がオンする。
さらに、第１端子１１の電位が高く第２端子１２の電位が低い場合、及び第２端子１２の電位が高く第１端子１１の電位が低い場合でも、ソースとなる主電極の電位に対してゲートＧを低い電位とするゲート信号が入力されると、ＦＥＴＱ１はオフする。
このように第２の実施の形態に係る交流スイッチによれば、第１の実施の形態に係る交流スイッチの効果と同様な効果が得られるとともに、ＦＥＴＱ２，Ｑ３を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
（第３の実施の形態）
図４は本発明の第３の実施の形態に係る交流スイッチの回路図である。第３の実施の形態に係る交流スイッチは、電位の高い端子から抵抗を介してダイオードに電流を流し、ノイズや漏洩電流による誤動作を防止したことを特徴とする。
なお、図４において、図２に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。
第１端子１１にはダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードは抵抗Ｒ１を介してダイオードＤ１のアノードとダイオードＤ２のアノードとに接続されている。第２端子１２にはダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードは抵抗Ｒ１を介してダイオードＤ１のアノードとダイオードＤ２のアノードとに接続されている。ダイオードＤ１〜４はブリッジ構成されている。
次に、このように構成された第３の実施の形態に係る交流スイッチの動作を説明する。ここでは、ダイオードＤ１，Ｄ２の動作のみを説明する。
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。このとき、第１端子１１→ダイオードＤ３→抵抗Ｒ１→ダイオードＤ２→第２端子１２と電流が流れる。これにより、ダイオードＤ２がオンし、ダイオードＤ１がオフする。
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。このとき、第２端子１２→ダイオードＤ４→抵抗Ｒ１→ダイオードＤ１→第１端子１１と電流が流れる。これにより、ダイオードＤ１がオンし、ダイオードＤ２がオフする。
このように、第３の実施の形態に係る交流スイッチによれば、第１の実施の形態に係る交流スイッチの効果と同様な効果が得られるとともに、ダイオードＤ１，Ｄ２を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
（第４の実施の形態）
図５は本発明の第４の実施の形態に係る交流スイッチの回路図である。第４の実施の形態に係る交流スイッチは、ノイズや漏洩電流による誤動作を防止したことを特徴とする。
なお、図５において、図２に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。ダイオードＤ１と並列に抵抗Ｒ１が接続され、ダイオードＤ２と並列に抵抗Ｒ２が接続されている。
次に、このように構成された第４の実施の形態に係る交流スイッチの動作を説明する。ここでは、ダイオードＤ１，Ｄ２の動作のみを説明する。
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。このとき、第１端子１１→抵抗Ｒ１→ダイオードＤ２→第２端子１２と電流が流れる。これにより、ダイオードＤ２がオンし、ダイオードＤ１がオフする。
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ１の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。このとき、第２端子１２→抵抗Ｒ２→ダイオードＤ１→第１端子１１と電流が流れる。これにより、ダイオードＤ１がオンし、ダイオードＤ２がオフする。
このように、第４の実施の形態に係る交流スイッチによれば、第１の実施の形態に係る交流スイッチの効果と同様な効果が得られるとともに、ダイオードＤ１，Ｄ２を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
（第５の実施の形態）
図６は本発明の第５の実施の形態に係る交流スイッチの回路図である。第５の実施の形態に係る交流スイッチは、図４に示す第３の実施の形態に係る交流スイッチの構成にさらに、ゲート信号部１３とＦＥＴＱ１のゲートＧとの間に直流電源Ｅを設けたことを特徴とする。直流電源Ｅの正極はＦＥＴＱ１のゲートＧに接続され、直流電源Ｅの負極はゲート信号部１３の一端に接続されている。
このような構成によれば、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ１のゲートＧに常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ１が誤動作しなくなる。
（第６の実施の形態）
図７は本発明の第６の実施の形態に係る交流スイッチの回路図である。第６の実施の形態に係る交流スイッチは、図５に示す第４の実施の形態に係る交流スイッチの構成にさらに、ゲート信号部１３とＦＥＴＱ１のゲートＧとの間に直流電源Ｅを設けたことを特徴とする。直流電源Ｅの正極はＦＥＴＱ１のゲートＧに接続され、直流電源Ｅの負極はゲート信号部１３の一端に接続されている。
このような構成によれば、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ１のゲートＧに常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ１が誤動作しなくなる。
なお、第３乃至第６の実施の形態に係る交流スイッチでは、電流を流すために抵抗Ｒ１を用いたが、抵抗Ｒ１に代えて、例えば定電流素子や定電流回路等を用いても良く、これらによれば、低い電圧から高い電圧まで安定に順方向電流を流すことができる。
【産業上の利用可能性】  本発明によれば、第１端子及び第２端子間に交流信号が入力されると、第１端子の電位が高く第２端子の電位が低い場合には、第２端子と制御電極との間に制御信号が入力されて半導体スイッチがオンし、また、第２端子の電位が高く第１端子の電位が低い場合には、第１端子と制御電極との間に制御信号が入力されて半導体スイッチがオンする。また、制御信号が制御電極に入力されない場合には、半導体スイッチはオフする。このため、一素子で交流信号をオン／オフ制御することによりロスを低減し、電源周波数より高い周波数でもオン／オフでき、インバータやコンバータを大幅に小型化できる交流スイッチを提供することができる。
【図１】
2004114508.tif 000003
【図２】
2004114508.tif 000004
【図３】
2004114508.tif 000005
【図４】
2004114508.tif 000006
【図５】
2004114508.tif 000007
【図６】
2004114508.tif 000008
【図７】
2004114508.tif 000009
【国際調査報告】
2004114508.tif 000010
2004114508.tif 000011
2004114508.tif 000012
2004114508.tif 000013