(57)【特許請求の範囲】
【請求項１】
入力されるサンプリング対象のアナログ信号を、一定周期のサンプリングクロックでサンプリングしたデータ列からなる離散信号を生成するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部で生成された離散信号を、相関係数を用いて相関処理して離散信号のデータ列の周期と同じ周期でサンプリング点の位相が互いに異なるデータ列からなる複数のデータ信号を生成する相関処理部と、
前記相関処理部から出力される複数のデータ信号の各データを所定の順序で並べて合成処理し前記離散信号のデータ列より短い周期のデータ列を持つ合成データ信号を生成する信号処理部と、
を備える構成としたことを特徴とする受信信号処理装置。
【請求項２】
時間軸上で長さが一定の前記アナログ信号が複数回繰返し前記Ａ／Ｄ変換部に入力されるように構成し、
前記相関処理部を、前記Ａ／Ｄ変換部で前記アナログ信号の入力毎に生成され周期が同じで位相が互いに異なるデータ列からなる複数の離散信号を、同一の相関係数を用いて相関処理して前記複数のデータ信号を生成するように構成し、
前記信号処理部を、
前記Ａ／Ｄ変換部における前記各アナログ信号のサンプリング点の位相が互いに異なるように前記サンプリングクロックの発生タイミングを制御するサンプリングタイミング制御部と、
前記相関処理部で生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部と、
を備える構成としたことを特徴とする請求項１に記載の受信信号処理装置。
【請求項３】
前記サンプリングタイミング制御部を、前記アナログ信号の入力を検出して動作指示信号を発生する制御部と、前記動作指示信号の入力で前記Ａ／Ｄ変換部のサンプリングクロックの発生タイミングを、各アナログ信号の入力毎にそのサンプリング点の位相が互いに異なるように設定するサンプリングタイミング設定部とを備えて構成し、
前記データ信号合成部を、前記制御部からの動作指示信号の入力後、前記サンプリングタイミング設定部のタイミング設定動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成としたことを特徴とする請求項２に記載の受信信号処理装置。
【請求項４】
時間軸上で長さが一定の前記アナログ信号が１回前記Ａ／Ｄ変換部に入力されるように構成し、
前記相関処理部を、前記Ａ／Ｄ変換部で生成される前記離散信号を、異なる相関係数を用いて相関処理して前記複数のデータ信号を生成するように構成し、
前記信号処理部を、前記相関処理部により生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部を備える構成としたことを特徴とする請求項１に記載の受信信号処理装置。
【請求項５】
前記アナログ信号の入力が検出されたときに発生する動作指示信号の入力後、予め設定された期間に入力する前記離散信号を格納する離散信号格納部を設け、
前記相関処理部は、前記動作指示信号の入力後、前記離散信号の格納完了を待って前記離散信号格納部に離散信号出力動作を指示する指示信号を発生する相関動作制御部と、該相関動作制御部の前記指示信号に基づいて前記離散信号格納部からの離散信号が更新される毎に複数の異なる相関係数を設定する相関係数設定部とを備え、該相関係数設定部で設定された異なる相関係数を用いて離散信号が更新される毎に相関処理を実行するように構成し、
前記データ信号合成部を、前記相関動作制御部からの指示信号の入力後、前記離散信号格納部の離散信号更新動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成としたことを特徴とする請求項４に記載の受信信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信したアナログ信号をサンプリングクロックを用いてサンプリングして得られるデジタルデータに基づいて、アナログ信号に含まれる特定部分を検出する受信信号処理装置に関し、特に、安価でコンパクトなハードウエア構成を用い、サンプリングクロックの周波数を上げることなくデジタルデータの分解能を高めて特定部分の検出精度を高めることができる受信信号処理装置に関する。
【背景技術】
【０００２】
受信したアナログ信号をＡ／Ｄ変換手段によりサンプリングクロックを用いてサンプリングしてデジタルデータに変換し、このデジタルデータに基づいてアナログ信号に含まれる特定部分を検出するような受信信号処理装置の一例として、例えば、相関処理を利用した受信時刻計測装置がある。この種の受信時刻計測装置は、受信信号に含まれるサンプリング対象のアナログ信号をＡ／Ｄ変換手段によりデジタルデータに変換し、このデジタルデータに対して相関処理を行ってデジタルデータと相関係数との相関出力データを求め、受信信号の特定部分として相関出力データのピーク値を検出し、ピーク値の検出時刻を受信時刻とするものである。この場合、ピーク値の検出精度は、相関出力データのデータ列の分解能で決まり、通常、相関出力データ列のサンプリング周波数とＡ／Ｄ変換手段で得られたデジタルデータのサンプリング周波数は同じであることから、相関出力データ列の分解能は、Ａ／Ｄ変換の際のサンプリングクロック周波数に依存する。従って、相関出力データ列の分解能を高める（相関出力データ列の間隔を細かくする）には、サンプリングクロック周波数を上げればよいが、そのためには、より高速に動作するＡ／Ｄ変換手段が必要となり、それに伴って受信信号処理装置の消費電力の増大、発熱量の増加、コストの上昇等を招くという問題が生じる。
【０００３】
かかる問題を解消するため、従来、例えば特許文献１に記載されたものが提案されている。特許文献１に記載されたものでは、基準クロックから当該基準クロックと同一周期で位相が互いに異なる複数のシフトクロックを生成し、シフトクロック数に対応させて設けた複数のフリップフロップに受信信号をそれぞれ入力して各シフトクロックを用いて位相をずらしてサンプリングし、位相が互いに異なる複数のデジタルデータを生成する。その後、各フリップフロップに対応させて設けた複数の相関器に、それぞれデジタルデータを入力させて相関処理を行い、各相関器の相関処理結果に基づいて受信信号のピーク値を検出する構成である。
【特許文献１】特開２００２−２６７７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されたものは、基準クロックの周波数を上げずにデジタルデータの分解能を高めることはできるが、シフトクロック数と同じ数の複数のフリップフロップ及び相関器等を必要とするため、ハードウエア構成が大きくなり、装置の大型化やコストアップを招くという問題がある。
【０００５】
本発明は上記問題点に着目してなされたもので、サンプリングクロックの周波数を上げずにデジタルデータの分解能を高めることができ、しかも、安価でコンパクトなハードウエア構成を有する受信信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
このため、本発明の受信信号処理装置は、入力されるサンプリング対象のアナログ信号を、一定周期のサンプリングクロックでサンプリングしたデータ列からなる離散信号を生成するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部で生成された離散信号を、相関係数を用いて相関処理して離散信号のデータ列の周期と同じ周期でサンプリング点の位相が互いに異なるデータ列からなる複数のデータ信号を生成する相関処理部と、前記相関処理部から出力される複数のデータ信号の各データを所定の順序で並べて合成処理し前記離散信号のデータ列より短い周期のデータ列を持つ合成データ信号を生成する信号処理部と、を備える構成とした。
【０００７】
かかる構成では、Ａ／Ｄ変換部で、入力されるサンプリング対象のアナログ信号を、一定周期のサンプリングクロックでサンプリングしたデータ列からなる離散信号を生成し、相関処理部により、前記Ａ／Ｄ変換部で生成された離散信号を、相関係数を用いて相関処理して離散信号のデータ列の周期と同じ周期でサンプリング点の位相が互いに異なるデータ列からなる複数のデータ信号を生成し、信号処理部において、前記相関処理部から出力される複数のデータ信号の各データを所定の順序で並べて合成処理し離散信号のデータ列より短い周期のデータ列を持つ合成データ信号を生成するようにする。
【０００８】
具体的には、請求項２のように、時間軸上で長さが一定の前記アナログ信号が複数回繰返し前記Ａ／Ｄ変換部に入力されるように構成し、前記相関処理部を、前記Ａ／Ｄ変換部で前記アナログ信号の入力毎に生成され周期が同じで位相が互いに異なるデータ列からなる複数の離散信号を、同一の相関係数を用いて相関処理して前記複数のデータ信号を生成するように構成し、前記信号処理部を、前記Ａ／Ｄ変換部における前記各アナログ信号のサンプリング点の位相が互いに異なるように前記サンプリングクロックの発生タイミングを制御するサンプリングタイミング制御部と、前記相関処理部で生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部とを備える構成とした。
【０００９】
かかる構成では、Ａ／Ｄ変換部にサンプリング対象のアナログ信号が複数回繰返し入力する。相関処理部は、前記Ａ／Ｄ変換部で前記アナログ信号の入力毎に生成され周期が同じで位相が互いに異なるデータ列からなる複数の離散信号を、同一の相関係数を用いて相関処理して複数のデータ信号を生成する。サンプリングタイミング制御部は、Ａ／Ｄ変換部にアナログ信号が入力する毎に、サンプリング点の位相が異なるようにサンプリングクロックの発生タイミングを制御する。これにより、前記Ａ／Ｄ変換部から周期が同じでデータ列の位相が互いに異なる複数の離散信号がアナログ信号の入力毎に生成されるようになる。データ信号合成部は、相関処理部で生成された複数のデータ信号の各データを所定の順序で並べて合成処理し合成データ信号を生成して出力する。
【００１０】
請求項２において、請求項３のように、前記サンプリングタイミング制御部を、前記アナログ信号の入力を検出して動作指示信号を発生する制御部と、前記動作指示信号の入力で前記Ａ／Ｄ変換部のサンプリングクロックの発生タイミングを、各アナログ信号の入力毎にそのサンプリング点の位相が互いに異なるように設定するサンプリングタイミング設定部とを備えて構成し、前記データ信号合成部を、前記制御部からの動作指示信号の入力後、前記サンプリングタイミング設定部のタイミング設定動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成とするとよい。
【００１１】
請求項４では、時間軸上で長さが一定の前記アナログ信号が１回前記Ａ／Ｄ変換部に入力されるように構成し、前記相関処理部を、前記Ａ／Ｄ変換部で生成される前記離散信号を、異なる相関係数を用いて相関処理して前記複数のデータ信号を生成するように構成し、前記信号処理部を、前記相関処理部により生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部を備える構成とした。
【００１２】
かかる構成では、Ａ／Ｄ変換部にサンプリング対象のアナログ信号が１回入力する。Ａ／Ｄ変換部は、入力するアナログ信号をサンプリングクロックでサンプリングし一定周期のデータ列からなる離散信号を生成する。相関処理部は、Ａ／Ｄ変換部で生成された離散信号を異なる相関係数を用いて相関処理し複数のデータ信号を生成する。データ信号合成部は、相関処理部で生成された複数のデータ信号の各データを所定の順序で並べて合成処理し合成データ信号を生成して出力する。
【００１３】
請求項４において、請求項５のように、前記アナログ信号の入力が検出されたときに発生する動作指示信号の入力後、予め設定された期間に入力する離散信号を格納する離散信号格納部を設け、前記相関処理部は、前記動作指示信号の入力後、前記離散信号の格納完了を待って前記離散信号格納部に離散信号出力動作を指示する指示信号を発生する相関動作制御部と、該相関動作制御部の前記指示信号に基づいて前記離散信号格納部からの離散信号が更新される毎に複数の異なる相関係数を設定する相関係数設定部とを備え、該相関係数設定部で設定された異なる相関係数を用いて離散信号が更新される毎に相関処理を実行するように構成し、前記データ信号合成部を、前記相関動作制御部からの指示信号の入力後、前記離散信号格納部の離散信号更新動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成とするとよい。
【発明の効果】
【００１４】
本発明の受信信号処理装置によれば、入力するアナログ信号をサンプリングする際のサンプリングクロック周波数を上げることなく、デジタルデータの分解能を高めることができるので、デジタルデータから受信情報を得る場合の受信情報検出精度を向上できる。そして、ソフトウエア処理を用いることで、Ａ／Ｄ変換部等のハードウエア構成を格段に簡素化でき、装置のコストを大幅に下げることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係る受信信号処理装置の第１実施形態の構成を示すブロック図である。
図１において、本実施形態の受信信号処理装置は、入力されるアナログ信号Ｓａに含まれサンプリング対象のアナログ信号Ｓａｕを一定周期のサンプリングクロックでサンプリングして前記一定周期のデータ列からなる離散信号Ｓｄを生成するＡ／Ｄ変換部１と、Ａ／Ｄ変換部１から出力される離散信号Ｓｄを相関係数Ｃｋを用いて相関処理してデータ信号として相関出力データＣｄを生成する相関処理部２と、相関処理部２から出力される複数の相関出力データＣｄを格納し、最終の相関出力データの格納が終了すると、格納した複数の相関出力データＣｄの各データを所定の順序で並べて合成処理して合成データ信号として合成相関出力データＣｒを生成し出力するデータ信号合成部としての相関出力合成部３と、Ａ／Ｄ変換部１におけるサンプリングクロックの発生タイミングをタイミング設定信号Ｄｔに基づいて設定するサンプリングタイミング設定部４と、相関処理部２で用いる相関係数Ｃｋを設定する相関係数設定部５と、前記サンプリングタイミング設定部４及び相関出力合成部３に動作指示信号Ａｓを出力してこれらの動作を制御する制御部６と、を備えて構成される。ここで、前記相関処理部２、相関出力合成部３、サンプリングタイミング設定部４、相関係数設定部５及び制御部６により信号処理部を構成し、前記サンプリングタイミング設定部４と制御部６でサンプリングタイミング制御部を構成する。
【００１６】
また、本実施形態の受信信号処理装置に入力するアナログ信号Ｓａは、時間軸上で長さが一定のアナログ信号Ｓａｕが複数回繰返しＡ／Ｄ変換部１に入力されるように構成されるものとする。例えば、図２（Ａ）に示すように、アナログ信号Ｓａは、サンプリング対象の長さ一定のアナログ信号Ｓａｕが、間隔Ｔｍの等間隔で複数（１〜Ｙ）配置され周期Ｔｓｕで繰返し入力するようにし、１回目のアナログ信号Ｓａｕの前に、アナログ信号Ｓａの受信開始の目印データとして目印信号を設ける構成とする。この目印信号から１回目のアナログ信号Ｓａｕが入力するまでの時間は予め定めてある。目印信号は、例えば、図２（Ｂ）に示すような論理値１と論理値０の所定回数（図２では４回）の繰返し信号とする。尚、目印信号の形態は、本実施形態に限らずアナログ信号Ｓａが入力したことが判別できる形態であればどのような形態でもよい。
【００１７】
前記相関処理部２は、図３に示すように、ｎ個のデータ遅延回路２Ａと、各データ遅延回路２Ａの出力と相関係数設定部５で設定された相関係数Ｃｋ（１）〜Ｃｋ（ｎ）とをそれぞれ乗算するｎ個の乗算器２Ｂと、ｎ個の乗算器２Ｂの出力を加算して相関出力データＣｄを出力する加算回路２Ｃとで構成される。相関処理部２の動作は、Ａ／Ｄ変換部１から入力する離散信号Ｓｄが更新される毎に、各データ遅延回路２Ａはその時点で入力されている離散信号を順次遅延させながら取込み、各乗算器２Ｂに出力する。各乗算器２Ｂは、対応するデータ遅延回路２Ａの出力に相関係数設定部５で設定された相関係数Ｃｋ（１）〜Ｃｋ（ｎ）を掛け合わせ、その結果ｙ１〜ｙｎを加算回路２Ｃに出力する。加算回路２Ｃは、入力する各乗算結果ｙ１〜ｙｎを加算して相関出力データＣｄを生成して出力する。相関係数Ｃｋは、例えば離散化前の入力アナログ信号に対する相関処理を想定し、その場合に使用する相関信号から生成するもので、離散信号Ｓｄと同じ周期で相関信号からサンプリングして生成したものである。前記相関信号は、例えば、任意の信号とすることができるが、処理の優位性の観点から、本実施形態では受信することが想定される理想的なアナログ信号Ｓａｕ（優位性が確保される範囲内での変換も含む）とすることが好ましい。
【００１８】
前記相関出力合成部３は、制御部６からの動作指示信号Ａｓの入力後、サンプリングタイミング設定部４のタイミング設定動作に同期して相関処理部２から出力される複数の相関出力データＣｄを順次所定領域に格納するデータ信号格納部としての相関出力格納部３Ａと、最終の相関出力データＣｄの格納が終了すると、相関出力格納部３Ａに格納された複数の相関出力データＣｄの各データを所定の順序で並べて合成処理して合成相関出力データＣｒを生成し出力するデータ合成部３Ｂとを備え、制御部６からの動作指示信号Ａｓの入力を受けて動作を開始する。
尚、合成処理については、最終の相関出力データの格納の終了後でなくとも、相関出力データＣｄの各データを順次格納しながら行ってもよい。
【００１９】
前記制御部６は、入力するアナログ信号Ｓａに含まれる目印信号を検出して、動作指示信号Ａｓをサンプリングタイミング設定部４及び相関出力合成部３に出力するもので、入力するアナログ信号Ｓａを２値化し、図２（Ｂ）に示すように論理値１と論理値０の所定回数の繰返しを検出すると、目印信号有りと判断して動作指示信号Ａｓを発生する。
【００２０】
次に、図４のフローチャートを参照して本実施形態の受信信号処理装置の動作を説明する。
ステップ１（図中、Ｓ１で示し、以下同様とする）では、制御部６において入力するアナログ信号Ｓａに目印信号ありか否かを判定し、目印信号を検出するとステップ２に進む。
ステップ２では、制御部６から動作指示信号Ａｓを、サンプリングタイミング設定部４及び相関出力合成部３に出力する。
【００２１】
ステップ３では、動作指示信号Ａｓを受けてサンプリングタイミング設定部４が、Ａ／Ｄ変換部１におけるサンプリングクロックの発生タイミングを設定するためのタイミング設定信号ＤｔをＡ／Ｄ変換部１に出力する。ここで、サンプリングタイミング設定部４によるタイミング設定について詳述する。サンプリングタイミング設定部４は、制御部６から目印信号の検出に基づく動作指示信号Ａｓを受信してからＴｓｄ（図２に示す）経過後に、タイミング設定信号Ｄｔを発生して１回目のアナログ信号Ｓａｕに対するサンプリングのタイミングを指示する。前記Ｔｓｄは、１回目のアナログ信号Ｓａｕの開始前のＴｍ間にタイミング設定信号Ｄｔが発生するように定める。最初のタイミング設定信号Ｄｔを発生した後は、アナログ信号Ｓａｕの入力周期であるＴｓｕ経過毎に２回目、３回目、・・・と順次タイミング設定信号Ｄｔを発生し、最終（図２のＹ回目）のアナログ信号Ｓａｕに対するタイミング設定信号Ｄｔを発生した段階で、タイミング設定信号Ｄｔの発生を停止する。
【００２２】
ステップ４では、Ａ／Ｄ変換部１は、タイミング設定信号Ｄｔの入力で、一定周期Ｔのサンプリングクロックを発生し、アナログ信号Ｓａのサンプリングを開始し、１回目のアナログ信号Ｓａｕをサンプリングして離散信号Ｓｄを出力する。その後は、タイミング設定信号Ｄｔが入力する毎に、サンプリングクロックの発生タイミングをＴ／Ｙ（Ｔ＝１／Ｘ：ただし、Ｘはサンプリングクロック周波数）ずらしながらその後に入力する各アナログ信号Ｓａｕをサンプリングする。これにより、図５に示すように、順次入力する各アナログ信号Ｓａｕから生成される各離散信号Ｓｄのデータ列（図中の黒丸、黒四角、黒三角、白丸、白四角で示す）の位相が、互いにＴ／Ｙずれたものとなる。Ｙは、図２に示すように、予め決められた繰返し入力するアナログ信号Ｓａｕの数であり、図５ではＹ＝５回の場合を示してある。尚、図５は、各離散信号Ｓｄのデータ列の位相がずれていることを分かり易くするため個別に示したもので、実際には、これら離散信号Ｓｄは１回目Ｓａｕ、２回目Ｓａｕ、・・・のように順次Ａ／Ｄ変換部１から出力される。
【００２３】
ステップ５では、Ａ／Ｄ変換部１から順次出力される離散信号Ｓｄを、相関処理部２において相関係数Ｃｋを用いて相関処理を実行する。これにより、図６の左側に示すような、各離散信号Ｓｄに対応する相関出力データＣｄが、相関処理部２から出力され、相関出力合成部３に入力する。図６もＹ＝５回の場合を示してある。尚、同図で、１回目Ｃｄ〜５回目Ｃｄは、それぞれ図５の１回目Ｓａｕ〜５回目Ｓａｕに対応する相関出力データである。前記相関出力データＣｄも、離散信号Ｓｄと同様で、位相が互いにＴ／Ｙ（Ｔ＝１／Ｘ）ずれたデータ列からなっている。尚、図６も、図５と同様で、各相関出力データＣｄのデータ列の位相がずれていることを分かり易くするため個別に示したもので、実際には、これら相関出力データＣｄは１回目Ｃｄ、２回目Ｃｄ、・・・のように順次相関処理部２から出力され、相関出力合成部３に入力する。
【００２４】
ステップ６では、相関出力合成部３において、相関出力格納部３Ａへの相関出力データＣｄの格納動作が実行される。ここで、相関出力データＣｄの格納動作について詳述する。相関出力合成部３は、ステップ２で発生した動作指示信号Ａｓの入力を受けて、サンプリングタイミング設定部４のタイミング設定信号Ｄｔ発生時点からの離散信号Ｓｄに対応する相関出力データＣｄから格納を開始するように設定する。即ち、動作指示信号Ａｓの入力を受けてからＴｓｄ経過後に入力する相関出力データＣｄから予め指定した領域へ格納を開始する。その後は、Ｔｓｕ経過する毎に、入力する相関出力データＣｄの格納領域を切換える。これにより、各アナログ信号Ｓａｕに対応した図６の左側の各相関出力データＣｄ毎に切り分けて、予め指定したそれぞれの領域に格納することができる。
【００２５】
ステップ７では、相関出力合成部３において、最終のアナログ信号Ｓａｕに対応する相関出力データＣｄの格納が終了したか否かを判定する。この判定は、予め繰返し入力するアナログ信号Ｓａｕの数は決められているので、例えば、相関出力データＣｄの格納数をカウントし、このカウント数が予め決められた入力数に達したら格納終了と判断する。格納終了と判断したらステップ８に進む。
【００２６】
ステップ８では、相関出力合成部３のデータ合成部３Ｂにおいて、予め指定した各領域に格納した相関出力データＣｄの各データを予め定めた順序で読出し、読出した各データを並べて合成することで、図６の右側に示すような、周波数Ｘのサンプリングクロックを用いて、サンプリング周期がＴ／Ｙ（＝１／（Ｘ×Ｙ）、図６の例ではＹ＝５）の合成相関出力データＣｒを生成して出力することができる。
【００２７】
かかる構成によれば、アナログ信号Ｓａｕをサンプリングする際のサンプリングクロックの周波数Ｘを上げることなく、相関出力データの分解能を高めることができ、相関出力データから受信情報（アナログ信号に含まれる特定部分）を検出する場合の、受信情報の検出精度を向上できる。また、ソフトウエア処理を用いることで、Ａ／Ｄ変換部１や相関処理部２を１つ設ければよく、ハードウエア構成を格段に簡素化でき、装置のコストを大幅に下げることが可能となる。
【００２８】
例えば、送信装置から送信された信号の受信時刻を検出し、信号が送信されてから受信されるまでの時間を計測するような場合、受信時刻の計測精度を向上でき、延いては、信号が送信されてから受信されるまでの時間の計測精度を向上できる。従って、信号が送信されてから受信されるまでの時間に基づいて送受信装置間の距離を計測するような場合の距離計測精度も向上できるようになる。
【００２９】
次に、本発明の受信信号処理装置の第２実施形態について説明する。
図７は、第２実施形態の構成を示すブロック図である。尚、第１実施形態と同一要素には同一符号を付して説明を省略する。
図７において、受信信号処理装置は、Ａ／Ｄ変換部１、相関処理部２、相関出力合成部３、相関係数設定部５及び制御部６を備え、更に、Ａ／Ｄ変換部１から出力される離散信号Ｓｄを格納する離散信号格納部７と、相関係数設定部５における相関係数設定動作等を指示して相関動作を制御する相関動作制御部８とを備える。ここで、前記相関処理部２、相関出力合成部３、相関係数設定部５、制御部６、離散信号格納部７及び相関動作制御部８により信号処理部を構成する。
【００３０】
また、本実施形態の受信信号処理装置に入力するアナログ信号Ｓａは、図８に示すように、第１実施形態で説明した目印信号（例えば図２の（Ｂ）に示す、論理値１と論理値０の所定回数（図２では４回）の繰返し信号）に続いて時間軸上で長さが一定のアナログ信号Ｓａｕが１回入力されるように構成される。
【００３１】
離散信号格納部７は、制御部６からの動作指示信号Ａｓの入力により、Ａ／Ｄ変換部１から出力されるサンプリング周期Ｔ＝１／Ｘ（Ａ／Ｄ変換部１におけるサンプリングクロック周波数Ｘ）のデータ列からなる離散信号Ｓｄのアナログ信号Ｓａｕに対応する期間（本実施形態では図８の期間Ｔｐｄ）を定め、この期間中にＡ／Ｄ変換部１から出力される離散信号Ｓｄを格納する。例えば、図８に示すように、制御部６から目印信号の検出に基づく動作指示信号Ａｓを受信してからＴｓｄ経過後に、離散信号Ｓｄのデータの格納動作を開始し、格納開始からＴｐｄ経過後に格納動作を終了する。期間Ｔｐｄの長さは、アナログ信号Ｓａｕの長さは予め規定されているので、アナログ信号Ｓａｕの受信が完了してから格納動作を終了するように予め決めればよい。また、相関動作制御部８からの相関動作指示信号Ｃｓの入力により、格納した離散信号Ｓｄを、離散信号Ｓｄｍとして相関処理部２に複数回（Ｙ回）繰返し出力する。
【００３２】
本実施形態の相関係数設定部５は、相関動作制御部８の相関動作指示信号Ｃｓに基づいて離散信号格納部７からの離散信号Ｓｄｍが繰返し出力される毎に異なる複数の相関係数Ｃｋ１〜ＣｋＹのいずれかを設定する。相関係数Ｃｋ１〜ＣｋＹは、前述したように、離散化前の入力アナログ信号に対する相関処理を想定し、その場合に使用する相関信号から生成するもので、離散信号Ｓｄと同じサンプリング周期で前記相関信号からサンプリングして生成するものである。そして、各相関係数Ｃｋ１〜ＣｋＹのサンプリングタイミングを、互いにＴ／Ｙ（Ｔ＝１／Ｘ）ずらして生成する。図１０にＹ＝５の場合の相関係数Ｃｋ１〜Ｃｋ５の生成例を示す。各相関係数Ｃｋ１〜Ｃｋ５はサンプリング周期Ｔ（＝１／Ｘ）のデータ列（図中の黒丸、黒四角、黒三角、白丸、白四角で示す）からなり、サンプリングタイミングが互いにＴ／Ｙ（Ｔ＝１／Ｘ、Ｙ＝５）ずれている。
尚、前記相関信号は、例えば、任意の信号とすることができるが、処理の優位性の観点から、本実施形態では受信することが想定される理想的なアナログ信号Ｓａｕ（優位性が確保される範囲内での変換も含む）とすることが好ましい。
【００３３】
相関動作制御部８は、制御部６からの動作指示信号Ａｓの入力後、離散信号格納部７の格納動作の完了を待って、離散信号格納部７、相関係数設定部５及び相関出力合成部３に対して相関動作指示信号Ｃｓをそれぞれ出力し、離散信号格納部７、相関係数設定部５及び相関出力合成部３の各動作を制御する。
【００３４】
次に、図９のフローチャートを参照して第２実施形態の受信信号処理装置の動作を説明する。
ステップ１１，１２は、第１実施形態と同様であり、ステップ１１で制御部６が入力アナログ信号Ｓａに目印信号ありか否かを判定し、目印信号を検出すれば、ステップ１２で、動作指示信号Ａｓを発生する。
【００３５】
ステップ１３では、離散信号格納部７が、動作指示信号Ａｓの入力からＴｓｄ経過後に、離散信号Ｓｄの格納を開始する。
ステップ１４では、格納開始からＴｐｄ経過したか否かを判定し、経過したと判定すると、ステップ１５に進む。
ステップ１５では、離散信号格納部７は離散信号Ｓｄの格納動作を停止する。
ステップ１６では、相関動作制御部８が動作指示信号Ａｓの入力から（Ｔｓｄ＋Ｔｐｄ）経過したときに、離散信号Ｓｄの格納動作停止と判断して、相関動作指示信号Ｃｓを発生する。
【００３６】
ステップ１７では、離散信号格納部７が相関動作指示信号Ｃｓを受けて、格納した離散信号Ｓｄを格納順に離散信号Ｓｄｍとして順次相関処理部２に出力し、これを所定回数（Ｙ回）繰返す。また、相関係数設定部５は、相関処理部２に入力する離散信号Ｓｄｍの繰返し出力の更新タイミングに同期させて、相関処理部２で用いる相関係数ＣｋＺを、Ｃｋ１、Ｃｋ２、・・・、ＣｋＹと順次設定し、相関処理部２は順次設定される相関係数Ｃｋ１〜ＣｋＹを用いて相関処理を順次実行する。
尚、相関係数Ｃｋ１〜ＣｋＹは、前述の図３で示したように、相関係数Ｃｋ１（１）〜Ｃｋ１（ｎ）からなるベクトルであるように、他の相関係数Ｃｋ２〜ＣｋＹもそれぞれ要素数ｎのベクトルである。
【００３７】
これにより、図１１の左側に示すような、相関係数Ｃｋ１〜ＣｋＹに対応する相関出力データＣｄが、相関処理部２から出力され、相関出力合成部３に入力する。図１１もＹ＝５回の場合を示してある。尚、図１１も、各相関出力データＣｄのデータ列の位相がずれていることを分かり易くするため個別に示したもので、前述したように、実際には、これら相関出力データＣｄはＣｋ１による相関出力データＣｄ、Ｃｋ２による相関出力データＣｄ、・・・のように順次相関処理部２から出力され、相関出力合成部３に入力する。
【００３８】
その後のステップ１８〜２０の動作は、第１実施形態のステップ６〜８と同様である。ただし、相関出力合成部３の動作は、第１実施形態では制御部６の動作指示信号Ａｓの入力に基づいて実行したが、第２実施形態では、相関動作制御部８の相関動作指示信号Ｃｓの入力に基づいて実行される。
尚、本発明において離散信号格納部７は必ずしも必要ではなく、図示はしないが、相関処理部２を各相関係数Ｃｋ１〜ＣｋＹについてそれぞれ設け、すべての相関処理部２、２、・・・にＡ／Ｄ変換部１の離散信号Ｓｄを直接入力する構成としてもよい。すべての相関処理部２、２、・・・に動作指示信号Ａｓを入力し、離散信号格納部７における格納データに相当する、動作指示信号Ａｓを受信してからＴｓｄ経過後から（Ｔｓｄ＋Ｔｐｄ）経過後までの離散信号Ｓｄについて、全ての相関処理部２、２、・・・は相関処理を行うようにする。この場合、各相関係数Ｃｋ１〜ＣｋＹに対応する各相関処理部２、２、・・・は、それぞれ各相関係数Ｃｋ１〜ＣｋＹによる相関出力データＣｄをそれぞれ相関出力合成部３に出力する（例えば、相関係数Ｃｋ１による相関処理部２は図１１のＣｋ１による相関出力データＣｄを出力し、相関係数Ｃｋ２による相関処理部２は同図のＣｋ２による相関出力データＣｄを出力する）。
【００３９】
かかる構成によれば、第１実施形態と同様に、アナログ信号サンプリング用のサンプリングクロックの周波数Ｘを上げることなく、相関出力データの分解能を高めることができるので、受信情報の検出精度を向上できる。また、ソフトウエア処理を用いることで、ハードウエア構成を格段に簡素化でき、装置のコストを大幅に下げることが可能となる。更に、第１実施形態の構成では、繰返し入力するアナログ信号Ｓａｕが一致していることが必要で、一致していないと相関出力に誤差を生じるという問題があるが、第２実施形態の構成はこのような問題が生じない利点がある。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態の構成を示すブロック図
【図２】第１実施形態で入力するアナログ信号の例を示す図
【図３】相関処理部の構成図
【図４】第１実施形態の動作を説明するフローチャート
【図５】第１実施形態の離散信号Ｓｄの例を示す図
【図６】第１実施形態の相関出力データＣｄと合成相関出力データＣｒを示す図
【図７】本発明の第２実施形態の構成を示すブロック図
【図８】第２実施形態で入力するアナログ信号の例を示す図
【図９】第２実施形態の動作を説明するフローチャート
【図１０】第２実施形態の相関係数の生成方法を説明する図
【図１１】第２実施形態の相関出力データＣｄと合成相関出力データＣｒを示す図
【符号の説明】
【００４１】
１    Ａ／Ｄ変換部
２    相関処理部
３    相関出力合成部
３Ａ    相関出力格納部
３Ｂ    データ合成部
４    サンプリングタイミング設定部
５    相関係数設定部
６    制御部
７    離散信号格納部
８    相関動作制御部
【図１】
0005142136.tif 000002
【図２】
0005142136.tif 000003
【図３】
0005142136.tif 000004
【図４】
0005142136.tif 000005
【図５】
0005142136.tif 000006
【図６】
0005142136.tif 000007
【図７】
0005142136.tif 000008
【図８】
0005142136.tif 000009
【図９】
0005142136.tif 000010
【図１０】
0005142136.tif 000011
【図１１】
0005142136.tif 000012