(57)【要約】パルス発生器の単位時間となるクロック時間幅を短くしなくても、当該単位時間よりも短い時間刻みでのパルス幅制御を可能とする。  ＤＳＰ１７からのパルス幅細分解信号Ｖｓは、その時間幅Ｔｏｎ＿ｓが出力電圧Ｖｏの変動に伴なってクロック時間幅Ｔｃｌｋ毎に増減する。パルス幅細分解信号Ｖｓを受けた時間制御回路１８は、クロック時間幅Ｔｃｌｋよりも短かい時間ΔＴｄ刻みにパルス駆動信号Ｖｇの時間幅を変動させる変化部３０，３１を制御信号Ｖｄに生成する。これにより、パルス駆動信号Ｖｇの時間幅の分解能がＤＳＰ１７自身の時間分解能であるクロック時間幅Ｔｃｌｋよりも向上する。
2004105222.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅を変動させた制御パルスを生成するパルス発生器において、その時間幅が単位時間毎に増減するパルス幅分解信号を出力する信号可変出力手段と、前記パルス幅分解信号の時間幅の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備えたことを特徴とするパルス発生器。
【請求項２】
前記信号可変出力手段から出力されるパルス幅分解信号は、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記制御パルスのパルス幅を前記単位時間毎に調整するパルス幅細分解信号とにより構成され、前記時間制御手段は、前記パルス幅粗分解信号により前記制御パルスのパルス幅を概ね決定し、前記パルス幅細分解信号により前記制御パルスのパルス幅を前記単位時間よりも短かい時間刻みで調整するものであることを特徴とする請求項１記載のパルス発生器。
【請求項３】
前記パルス幅粗分解信号よりも先に前記パルス幅細分解信号を出力するように前記信号可変出力手段を構成すると共に、前記時間制御手段は、前記パルス幅粗分解信号が出力された後に、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項２記載のパルス発生器。
【請求項４】
入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、所定の傾きで当該電圧レベルを上昇させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項３記載のパルス発生器。
【請求項５】
前記時間制御手段は、前記パルス幅粗分解信号の出力開始時に、前記パルス幅細分解信号に応じた電圧レベルを発生するバイアス電圧生成手段を備えたことを特徴とする請求項４記載のパルス発生器。
【請求項６】
入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、前記閾値を越えたピーク値から所定の傾きで電圧レベルを降下させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項３記載のパルス発生器。
【請求項７】
前記時間制御手段は、前記パルス幅粗分解信号の出力開始時に、前記パルス幅細分解信号に応じた電圧レベルを発生するバイアス電圧生成手段を備えたことを特徴とする請求項６記載のパルス発生器。
【請求項８】
パルス幅を変動させた制御パルスを生成するパルス発生器において、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記パルス粗分解信号との位相差が単位時間毎に増減するパルス幅細分解信号とを出力する信号可変出力手段と、前記位相差の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備えたことを特徴とするパルス発生器。
【請求項９】
パルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、動作電圧の電圧レベルを調整する動作電圧調整手段と、前記動作電圧を上限として電圧レベルを傾斜させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたことを特徴とするパルス発生器。
【請求項１０】
パルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、前記閾値の電圧レベルを調整する閾値電圧調整手段と、電圧レベルを傾斜させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたことを特徴とするパルス発生器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、例えば出力電圧に応じて帰還回路からの制御パルスのパルス幅（時間幅）を可変することにより、ＭＯＳＦＥＴなどのスイッチング素子のオン時間を調整して、出力電圧の安定化を図りつつスイッチング素子のスイッチング動作を行なうスイッチング電源装置や、同様のパルス幅可変制御をモータの回転速度や回転角度に対して行なうステッピングモータの制御パルス生成手段などに組み込まれ、当該制御パルスを発生するパルス発生器に関する。
【背景技術】
【０００２】  従来、この種の制御パルスを発生するパルス発生器を利用した装置の例として、スイッチング電源装置が挙げられる。このようなスイッチング電源装置は、例えば特許文献１に示すように、スイッチング素子を備えたスイッチングレギュレータの被監視対象となる出力電圧と、基準電圧供給回路で生成された基準電圧との差を帰還回路によりディジタルデータ化し、このディジタルデータに含まれる帰還量を発振回路からのクロック信号に同期して処理した後に、この処理データをアナログレベルに変換した制御信号を帰還回路から駆動回路に供給することで、スイッチング素子に対して出力電圧に応じてパルス幅（時間幅）が変動する制御パルスとしてのパルス駆動信号が供給され、出力電圧の安定化を図るようにしている。また、この特許文献１では、出力電圧が急激に変化する過渡応答時には、発振回路の周波数が高くなり、それ以外の出力電圧が比較的安定している時には、発振回路の周波数を低くして、出力電圧の急変時における過渡応答特性を改善する考えも提案されている。
【特許文献１】：特開平４−３２２１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】  上記構成のような帰還回路からの制御信号によりスイッチング素子をスイッチング動作させるスイッチング電源装置において、例えばスイッチング素子駆動回路からのパルス駆動信号が、図１０に示すようなパルス発生器内におけるクロック信号のカウンタ値を基に生成される場合は、パルス駆動信号の立ち上がりと立ち下がりが、例えば階段状に変化するカウンタ値の立ち上がりや立ち下がりに同期しているため、パルス駆動信号のオン時間幅の最小変動値は、パルス発生器のクロック時間幅Ｔｃｌｋに自ずと制限される。そのため、例えば入力電圧よりも低い出力電圧を取り出す降圧コンバータでは、パルス駆動信号の一周期をＴｓｗとし、入力電圧をＶｉとしたときに、出力電圧の最小変動値ΔＶｏは、次の数１のようになる。【０００４】
2004105222.tif 000003
しかし、上記数１からも明らかなように、装置の小型化を図るために、コンバータのスイッチング周波数を高く、すなわちパルス駆動信号の周期Ｔｓｗを小さくしようとすると、被監視対象である例えば出力電圧の最小変動値ΔＶｏが大きくなり、パルス発生器のクロック時間幅Ｔｃｌｋを短くしない限り、出力電圧の設定精度が粗くなるという問題を生じていた。クロック時間幅Ｔｃｌｋを短くするには、パルス発生器に具備された発振回路の周波数自体を低くしなければならないため、大幅な設計変更を要することとなってしまう。【０００５】  本願発明は上記問題点に鑑み、パルス発生器の単位時間となるクロック時間幅を短くしなくても、当該単位時間よりも短い時間刻みでのパルス幅制御を可能とするパルス発生器を提供することをその目的とする。
【課題を解決するための手段】
【０００６】  本発明のパルス発生器は、パルス幅を変動させた制御パルスを生成するパルス発生器において、その時間幅が単位時間毎に増減するパルス幅分解信号を出力する信号可変出力手段と、前記パルス幅分解信号の時間幅の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備えたことを特徴とする。【０００７】  この場合、信号可変出力手段からのパルス幅分解信号は、その時間幅が単位時間毎に増減するが、このパルス幅分解信号を受けた時間制御手段は、制御パルスの時間幅であるパルス幅を、単位時間よりも短かい時間刻みに変動させることができるので、制御パルスのパルス幅の分解能がパルス発生器自身の時間分解能である単位時間のクロック時間幅よりも向上する。そのため、パルス発生器の単位時間となるクロック時間幅をわざわざ短くしなくても、時間制御手段を付加するだけで、当該単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【０００８】  また本発明のパルス発生器は、前記信号可変出力手段から出力されるパルス幅分解信号が、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記制御パルスのパルス幅を前記単位時間毎に調整するパルス幅細分解信号とにより構成され、前記時間制御手段は、前記パルス幅粗分解信号により前記制御パルスのパルス幅を概ね決定し、前記パルス幅細分解信号により前記制御パルスのパルス幅を前記単位時間よりも短かい時間刻みで調整するものであることを特徴とする。【０００９】  このようにすると、時間制御手段は、信号可変出力手段から発生するパルス幅粗分解信号によって、制御パルスの時間幅であるパルス幅を概ね決定し、微妙な制御パルスのパルス幅の調整を、同じ信号可変出力手段から得られる別のパルス幅細分解信号によって行なうことができる。したがって時間制御手段は、信号可変出力手段から発生する２つのパルス幅分解信号によって、制御パルスのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００１０】  さらに本発明のパルス発生器は、前記パルス幅粗分解信号よりも先に前記パルス幅細分解信号を出力するように前記信号可変出力手段を構成すると共に、前記時間制御手段は、前記パルス幅粗分解信号が出力された後に、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする。【００１１】  この場合、パルス幅細分解信号が出力され、さらにパルス幅粗分解信号が出力された後に、制御パルスの時間幅であるパルス幅が微妙に調整されることから、制御パルスのパルス幅がパルス幅細分解信号およびパルス幅粗分解信号の出力後に規定される。そのため、制御パルスのパルス幅が無用に長くなるのを防止できる。【００１２】  また本発明のパルス発生器は、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、所定の傾きで当該電圧レベルを上昇させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時���よりも短い時間刻みで調整する構成となっている。【００１３】  このようにすると、制御パルスの時間幅であるパルス幅は、信号可変出力手段から発生するパルス生成信号とパルス生成手段に設定された閾値とによって決定される。パルス生成信号は、パルス幅細分解信号が出力開始してからパルス幅粗分解信号が出力開始するまでの時間が長くなるほど、パルス幅粗分解信号が出力開始した後、閾値に達するまでの遅れ時間が短くなって、制御パルスの生成を開始するタイミングが早くなるので、パルス幅細分解信号の出力開始のタイミングを変化させることにより、微妙な制御パルスのパルス幅の調整を行なうことができる。したがって、信号可変出力手段から発生する２つのパルス幅分解信号及びパルス生成手段に設定された閾値によって、制御パルスのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００１４】  また本発明のパルス発生器は、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、前記閾値を越えたピーク値から所定の傾きで電圧レベルを降下させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整する構成としている。【００１５】  このようにすると、制御パルスの時間幅であるパルス幅は、信号可変出力手段から発生するパルス生成信号とパルス生成手段に設定された閾値とによって決定される。パルス生成信号は、パルス幅細分解信号が出力開始してからパルス幅粗分解信号が出力開始するまでの時間が長くなるほど、パルス幅粗分解信号が出力開始した時点でのピーク値が高くなって、閾値に降下するまでの時間が長くなる。すなわち、パルス幅細分解信号の出力開始のタイミングを変化させることにより、制御パルスの生成が終了するタイミングを可変して、微妙な制御パルスのパルス幅の調整を行なうことができる。したがって、信号可変出力手段から発生する２つのパルス幅分解信号及びパルス生成手段に設定された閾値によって、制御パルスのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００１６】  また本発明のパルス発生器は、前記時間制御手段が、前記パルス幅粗分解信号の出力開始時に、前記パルス幅細分解信号に応じた電圧レベルを発生するバイアス電圧生成手段を備えている。【００１７】  このようにすると、バイアス電圧生成手段は、パルス幅粗分解信号の出力開始時において、前記パルス幅細分解信号に応じた電圧レベル（言わば切片に相当）をパルス生成信号に与えることができるので、前記信号可変出力手段から、単位時間毎にオン時間または周期の異なるオンパルス群からなるパルス幅細分解信号が出力される場合でも、微妙な制御パルスのパルス幅の調整を行なうことができる。【００１８】  また本発明のパルス発生器は、パルス幅を変動させた制御パルスを生成するパルス発生器において、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記パルス粗分解信号との位相差が単位時間毎に増減するパルス幅細���解信号とを出力する信号可変出力手段と、前記位相差の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備えている。【００１９】  この場合、信号可変出力手段からのパルス幅細分解信号は、パルス幅粗分解信号との位相差が単位時間毎に増減するが、この位相差を受けて時間制御手段は、制御パルスの時間幅であるパルス幅を、単位時間よりも短かい時間刻みに変動させることができるので、制御パルスのパルス幅の分解能がパルス発生器自身の時間分解能である単位時間のクロック時間幅よりも向上する。そのため、パルス発生器の単位時間となるクロック時間幅をわざわざ短くしなくても、時間制御手段を付加するだけで、信号可変出力手段から発生する２つのパルス幅分解信号によって、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【００２０】  また本発明のパルス発生器は、パルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、動作電圧の電圧レベルを調整する動作電圧調整手段と、前記動作電圧を上限として電圧レベルを傾斜させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたものである。【００２１】  この場合、時間制御手段からパルス生成手段に与えられるパルス生成信号は、動作電圧を上限としてその電圧レベルが傾斜上昇または傾斜下降するが、当該動作電圧は変動するので、単位時間毎に増減するパルス分解信号を基にパルス生成信号を得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【００２２】  また本発明のパルス発生器は、パルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、前記閾値の電圧レベルを調整する閾値電圧調整手段と、電圧レベルを傾斜させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたものである。【００２３】  この場合、時間制御手段からパルス生成手段に与えられるパルス生成信号は、その電圧レベルが傾斜上昇または傾斜下降するが、パルス生成手段で設定される閾値の電圧レベルが変動するので、単位時間毎に増減するパルス分解信号を基にパルス生成信号を得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。
【発明の効果】
【００２４】  本発明のパルス発生器によれば、パルス発生器の単位時間となるクロック時間幅を短くしなくても、単位時間毎に時間幅が増減するパルス幅分解信号によって、当該単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【００２５】  また本発明のパルス発生器によれば、信号可変出力手段からの２つのパルス幅分解信号によって、制御パルスのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００２６】  さらに本発明のパルス発生器によれば、制御パルスのパルス幅がパルス幅細分解信号およびパルス幅粗分解信号の出力後に規定されるため、制御パルスのパルス幅が無用に長くなるのを防止できる。【００２７】  また本発明のパルス発生器によれば、信号可変出力手段から発生する２つのパルス幅分解信号及びパルス生成手段に設定された閾値によって、制御パルスのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００２８】  また本発明のパルス発生器によれば、単位時間毎にオン時間または周期の異なるオンパルス群からなるパルス幅細分解信号が出力される場合でも、微妙な制御パルスのパルス幅の調整を行なうことができる。【００２９】  また本発明のパルス発生器によれば、パルス発生器の単位時間となるクロック時間幅をわざわざ短くしなくても、パルス幅細分解信号とパルス幅粗分解信号との間に位相差を持たせることで、信号可変出力手段から発生する２つのパルス幅分解信号によって、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【００３０】  また本発明のパルス発生器によれば、動作電圧を変動させることで、単位時間毎に増減するパルス分解信号を基にパルス生成信号を得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【００３１】  また本発明のパルス発生器によれば、パルス生成手段で設定される閾値の電圧レベルを変動させることで、単位時間毎に増減するパルス分解信号を基にパルス生成信号を得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。
【発明を実施するための最良の形態】
【００３２】  以下、添付図面を参照しながら、本発明におけるパルス発生器の好ましい各実施例を説明する。なお、これらの各実施例において、同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。
【実施例１】
【００３３】  以下、本発明の好ましいパルス発生器を利用したスイッチング電源装置の一実施例について、添付図面である図１および図２を参照して詳細に説明する。【００３４】  装置の全体構成を示す図１において、１，２は直流入力電源３からの入力電圧Ｖｉが印加される一対の入力端子で、入力端子１，２の両端間には、例えばＭＯＳ型ＦＥＴなどからなるスイッチング素子４とダイオード５との直列回路が接続されると共に、ダイオード５の両端間には、チョークコイル６とコンデンサ７とからなる別の直列回路が接続される。また、コンデンサ７の両端には一対の出力端子８，９が接続され、前記スイッチング素子４，ダイオード５，チョークコイル６およびコンデンサ７により、入力端子１，２間の入力電圧Ｖｉよりも低い出力電圧Ｖｏを出力端子８，９間から負荷１０に供給する降圧コンバータ１１を構成している。すなわちこの降圧コンバータ１１は、スイッチング素子４のオン期間中にダイオード５をオフして、チョークコイル６にエネルギーを蓄え、スイッチング素子４のオフ期間中にダイオード５をオンして、チョークコイル６に蓄えられたエネルギーを放出することで、平滑用のコンデンサ７の両端間に発生する出力電圧Ｖｏを、出力端子８，９から負荷１０に供給する構成となっている。【００３５】  なお、本実施例ではトランスの存在しない非絶縁型の降圧コンバータ１１について説明したが、代わりに非絶縁型の昇圧コンバータや昇降圧コンバータを組み込んでもよい。さらに、トランスを介在して入力側と出力側を絶縁する絶縁型のコンバータ（フォワードコンバータ，フライバックコンバータなど）を用いてもよい。【００３６】  一方、出力電圧Ｖｏを安定化するパルス発生器に相当する帰還回路２１として、本実施例では出力電圧Ｖｏを分圧して検出信号を出力するために、出力端子８，９間に接続された出力電圧検出回路としての分圧抵抗１２，１３と、前記検出信号の電圧レベルと基準電源１５の基準電圧とを比較して、その比較結果を出力するコンパレータ１６と、コンパレータ１６からの比較結果を受けて、基準となるクロック信号の単位時間（クロック時間幅Ｔｃｌｋ）刻みに、その時間幅が増減するパルス幅細分解信号Ｖｓを出力する信号可変出力手段としてのＤＳＰ（ディジタル信号処理器）１７と、ＤＳＰ１７からのパルス幅細分解信号Ｖｓの時間幅の増減を、同じくＤＳＰ１７から別に出力されるパルス幅粗分解信号Ｖｍとの時間差により検知し、前記クロック信号の単位時間よりも短い時間幅で、スイッチング素子４に供給するパルス駆動信号の時間幅を変動させるような変化部３０，３１（図２参照）を、パルス生成信号としての制御信号Ｖｄに生成する時間制御手段としての時間制御回路１８と、時間制御回路１８で生成された制御信号Ｖｄの第２の変化部３１が閾値Ｖｄ＿ｔｈに達すると、スイッチング素子４にオンパルスのパルス駆動信号Ｖｇを供給するパルス生成手段としての駆動回路２０をそれぞれ備えている。とりわけ本実施例では、新規な時間制御回路１８を備えた点が着目される。すなわち本実施例における時間制御回路１８は、ＤＳＰ１７で生成される時間の刻み幅が大きい２つのパルス出力（パルス幅細分解信号Ｖｓおよびパルス幅粗分解信���Ｖｍ）から、時間の刻み幅がパルス出力よりも小さい制御信号Ｖｄを生成する機能を備えている。【００３７】  図２は、上段よりパルス幅細分解信号Ｖｓ，パルス幅粗分解信号Ｖｍ，制御信号Ｖｄおよびパルス駆動信号Ｖｇの各波形を示している。この図からも明らかなように、前記ＤＳＰ１７からは、同じ周波数のパルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍが出力される。また、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍは出力電圧Ｖｏの急変などにより変動すると共に、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓも被監視対象の監視結果である出力電圧Ｖｏが上昇するとクロック時間幅Ｔｃｌｋ毎に短くなり、出力電圧Ｖｏが低下するとクロック時間幅Ｔｃｌｋ毎に長くなる。さらに、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍは同時に立ち下がり、パルス幅細分解信号Ｖｓの立ち上がりがオン時間Ｔｏｎ＿ｓの変動に伴なって可変するようになっている。なお、ＤＳＰ１７に動作電圧Ｖｃｃが印加されている関係で、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍは、同じ動作電圧Ｖｃｃの電圧レベルを有するオンパルスを出力する。【００３８】  時間制御回路１８の構成を説明すると、パルス幅細分解信号Ｖｓが発生するＤＳＰ１７の一方の出力端子と駆動回路２０の入力端子との間には、抵抗Ｒ１１と逆並列接続された放電用のダイオードＤ１との並列回路が挿入接続され、またパルス幅粗分解信号Ｖｍが発生するＤＳＰ１７の他方の出力端子と駆動回路２０の入力端子との間には、別な抵抗Ｒ１２と逆流防止用のダイオードＤ２との直列回路が挿入接続される。さらに、駆動回路２０の入力端子に繋がる抵抗Ｒ１１と抵抗Ｒ１２の一端には、共通するコンデンサＣの一端が接続され、このコンデンサＣの他端が接地ラインに接続される。駆動回路２０の入力端子に発生する制御信号Ｖｄの電圧レベルは、コンデンサＣの端子間電圧に一致する。【００３９】  前記抵抗Ｒ１１とコンデンサＣとの直列回路は、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓに比例して制御信号Ｖｄの電圧レベルを上昇させる第１の時間−電圧変換回路に相当する。また、抵抗Ｒ１２とコンデンサＣとの直列回路は、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍに比例して制御信号Ｖｄの電圧レベルを上昇させる第２の時間−電圧変換回路に相当する。そして図２に示すように、パルス幅細分解信号Ｖｓが立ち上がってからパルス幅粗分解信号Ｖｍが立ち上がるまでの状態１では、パルス幅細分解信号Ｖｓのオンパルスにより抵抗Ｒ１１を経由してコンデンサＣが充電され、制御信号Ｖｄが零から傾斜上昇する第１の変化部３０が形成される。また、パルス幅粗分解信号Ｖｍが立ち上がった後の状態２では、パルス幅細分解信号Ｖｓのオンパルスにより抵抗Ｒ１１を経由してコンデンサＣが充電されるのに加えて、パルス幅粗分解信号Ｖｍのオンパルスにより抵抗Ｒ１２を経由してコンデンサＣが充電され、第１の変化部３０よりも急に傾斜上昇する第２の変化部３１が制御信号Ｖｄに形成される。そしてこの場合は、パルス幅粗分解信号Ｖｍが立ち上がってから、第２の変化部３１によって制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの状態２の時間Ｔｄが、パルス幅細分解���号Ｖｓのオン時間Ｔｏｎ＿ｓの増減に伴ない、前記クロック時間幅Ｔｃｌｋよりも短い時間幅刻みで増減するように、抵抗Ｒ１１，Ｒ１２の抵抗値およびコンデンサＣの容量を設定している。【００４０】  なお、本実施例の帰還回路２１は、被監視対象を出力電圧Ｖｏとして、この出力電圧Ｖｏを安定化させるために、パルス駆動信号Ｖｇのオンパルス幅を可変制御しているが、例えばピーク電流制御の帰還回路のように、被監視対象が出力電圧Ｖｏのみならず、転流用のダイオード５またはチョークコイル６を流れる電流を被監視対象として含めたものでもよい。【００４１】  次に、上記構成についてその作用を説明する。駆動信号２０からのパルス駆動信号をスイッチング素子４に供給すると、このスイッチング素子４がスイッチング動作して、入力電圧Ｖｉよりも低い出力電圧Ｖｏが平滑用のコンデンサ７の両端間に発生する。この出力電圧Ｖｏは出力端子８，９に接続される負荷１０に供給される。【００４２】  一方、帰還回路２１は前述のように、出力電圧Ｖｏの変動を監視して、この出力電圧Ｖｏが安定化するように駆動回路２０からのパルス駆動信号Ｖｇのオンパルス幅を可変制御する。より具体的には、分圧抵抗１２，１３によって出力電圧Ｖｏを分圧した検出信号の電圧レベルと基準電源１５の基準電圧が、コンパレータ１６により比較され、この比較した信号出力がＤＳＰ１７の入力端子に供給される。ＤＳＰ１７はこの信号出力を受けて、クロック時間幅Ｔｃｌｋを単位時間としてオン時間Ｔｏｎ＿ｓが増減するパルス幅細分解信号Ｖｓのオンパルスが、一方の出力端子から発生すると共に、このパルス幅細分解信号Ｖｓの立ち上がり後に、一定のオン時間Ｔｏｎ＿ｍを有するパルス幅粗分解信号Ｖｍのオンパルスが、他方の出力端子から発生する。【００４３】  ここで時間制御回路１８は、図２に示す状態１において、パルス幅細分解信号Ｖｓのオンパルスが立ち上がると、抵抗Ｒ１１を介してコンデンサＣへの充電を開始する。このとき制御信号Ｖｄの電圧レベルは、パルス幅細分解信号Ｖｓのオンパルスの電圧レベルが動作電圧Ｖｃｃに等しい関係で、時間ｔが経過するに従って傾斜上昇する第１の変化部３０が形成される。この制御信号Ｖｄの電圧レベルを線形近似すると、次の数２のように表すことができる。【００４４】
2004105222.tif 000004
したがって、パルス幅粗分解信号Ｖｍのオンパルスが立ち上がる時点での制御信号Ｖｄの電圧レベルＶｄ１は、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓが長くなるほど高くなり、次の数３に示すようになる。【００４５】
2004105222.tif 000005
パルス幅粗分解信号Ｖｍのオンパルスが立ち上がる状態２になると、抵抗Ｒ１１のみならず抵抗Ｒ１２をも経由してコンデンサＣが充電され、このコンデンサＣの両端間電圧である制御信号Ｖｄの電圧レベルは、それまでの第１の変化部３０よりも一段と急に傾斜上昇する第２の変化部３１へと移行する。このときの制御信号Ｖｄの電圧レベルを線形近似すると、次の数式４に示すようになる。【００４６】
2004105222.tif 000006
但し、ここでのｔは状態２に移行してからの時間であり、またＲ１１／／Ｒ１２は、並列接続される抵抗Ｒ１１，Ｒ１２の合成抵抗値で、次の数５にて表わせる。【００４７】
2004105222.tif 000007
したがって、制御信号Ｖｄの第２の変化部３１の電圧レベルが閾値Ｖｄ＿ｔｈに達し、駆動回路２０からのパルス駆動信号Ｖｇが立ち上がる時点での前記数４の線形近似式は、次の数６にて表わせる。【００４８】
2004105222.tif 000008
但し、Ｔｄはパルス幅粗分解信号Ｖｍのオンパルスが立ち上がってから、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの状態２の時間である。【００４９】  制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達した後は、コンデンサＣがさらに充電され、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍのオンパルスが同時に立ち下がるまで、制御信号Ｖｄは閾値Ｖｄ＿ｔｈよりも高い電圧レベルを維持する。したがって駆動回路２０は、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達してから、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍのオンパルスが同時に立ち下がるまでの間、オンパルスのパルス駆動信号Ｖｇをスイッチング素子４に供給し、スイッチング素子４がオンする。【００５０】  その後、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍのオンパルスが同時に立ち下がると、スイッチング素子４はターンオフする。その後、双方の信号Ｖｓ，Ｖｍが共にオフになる時間が設けられ、コンデンサＣに蓄えられていた電荷が、ダイオードＤ１を経由してＤＳＰ１７から速やかに放電されるので、制御信号Ｖｄの電圧レベルは零に戻り、次の状態１を待機する。すなわち、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達してから、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍのオンパルスが立ち下がるまでの時間が、パルス駆動信号Ｖｇのオン時間Ｔｘに相当し、これはスイッチング素子４のオン時間に一致する。【００５１】  前記数６を変形すると、状態２の時間Ｔｄは次の数７のように表わせる。【００５２】
2004105222.tif 000009
2004105222.tif 000010
上記数７によれば、パルス駆動信号Ｖｇのオンパルスが立ち上がる制御信号Ｖｄの閾値Ｖｄ＿ｔｈと、動作電圧Ｖｃｃと、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍと、抵抗Ｒ１１，Ｒ１２の抵抗値と、コンデンサＣの容量が一定であるとすると、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓが最小単位のクロック時間幅Ｔｃｌｋ（＝ΔＴｏｎ＿ｓｍｉｎ）だけ増加または減少したときの、状態２の最小時間変化幅ΔＴｄは、次の数８にて表わせる。【００５３】
2004105222.tif 000011
上記数８において、状態２における最小時間変化幅ΔＴｄは、パルス駆動信号Ｖｇのオンパルスの最小時間変化幅に一致するので、図１に示すような時間制御回路１８の構成で、抵抗Ｒ１１，Ｒ１２の抵抗値を調整すれば、クロック時間幅Ｔｃｌｋを最小単位としてその時間幅が不連続に変動するパルス幅細分解信号Ｖｓに対して、パルス駆動信号Ｖｇのオンパルスの最小時間変化幅を、クロック時間幅Ｔｃｌｋよりも短い任意の値に設定でき、スイッチング素子４のスイッチング周波数が高くなっても、出力電圧Ｖｏの設定精度は低下しない。数８によれば、パルス駆動信号Ｖｇのオンパルスの最小時間変化幅ΔＴｄを小さくしたい場合には、抵抗Ｒ１１の抵抗値を大きくし、抵抗Ｒ１２の抵抗値を小さくすればよい。なお、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓを一定として、パルス幅細分解信号Ｖｓとパルス幅粗分解信号Ｖｍとの位相差を変化させる所謂位相シフトにより、最小時間変化幅ΔＴｄを調節することも可能である。また、数３，数４で示したようにＶｄ１，Ｖｄは、ＶＣＣの値に比例して変化するため、例えばＰＣＭ変調，Ｄ／Ａ変換，オペアンプ等の周知の動作電圧可変手段により、ＤＳＰ１７の動作電圧Ｖｃｃの値を調整してもよい。さらに、駆動回路２０に閾値可変手段を設けて、当該閾値Ｖｄ＿ｔｈを可変するようにしてもよい。こうした例は、後ほど詳述する。【００５４】  因みに、上記一連の作用を達成するには、以下に示すような設計条件が必要となる。先ず、ＤＳＰ１７の構成に関し、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓは、どのように変動してもパルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍよりも長く（Ｔｏｎ＿ｓ−Ｔｏｎ＿ｍ≧０）する。そのようにしないと、上記数３からも明らかなように、状態１の時間に見合う制御信号の電圧レベルＶｄ１が生成されないからである。【００５５】  また、上記数８において、状態２の最小時間変化幅ΔＴｄは、パルス幅細分解信号Ｖｓの最小変動単位時間であるクロック時間幅Ｔｃｌｋ（＝ΔＴｏｎ＿ｓｍｉｎ）以下になるように、時間制御回路１８を構成する抵抗Ｒ１１，Ｒ１２の抵抗値を設定しなければならない。そうしないと、パルス駆動信号Ｖｇのオンパルスの時間分解能が、ＤＳＰ１７で生成されるパルス幅細分解信号Ｖｓやパルス幅粗分解信号Ｖｍの時間分解能よりも低下して、所望の目的を達成しないからである。【００５６】  さらに、パルス駆動信号Ｖｇのオンパルスが立ち上がる制御信号Ｖｄの閾値Ｖｄ＿ｔｈは、パルス幅粗分解信号Ｖｍのオンパルスが立ち上がる時点での制御信号Ｖｄの電圧レベルＶｄ１を越えていなければならないので、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓがどのように変動しても、次の数９の条件を満たす必要がある。【００５７】
2004105222.tif 000012
上記条件を満たすには、第１の時間−電圧変換回路を構成する抵抗Ｒ１１の抵抗値またはコンデンサＣの容量を適宜設定して、第１の変化部３０を好ましい勾配に調整すればよい。【００５８】  なお、実施例では駆動回路２０からのパルス駆動信号Ｖｇのオンパルスによってスイッチング素子４をオンするように構成しているが、スイッチング素子４をオンするに十分な制御信号Ｖｄがスイッチング素子４に与えられるならば、駆動回路２０を省略して制御信号Ｖｄをスイッチング素子４の制御端子（例えば、ＭＯＳ型ＦＥＴのゲート）に直接供給してもよい。この場合、制御信号Ｖｄが制御パルスに相当し、スイッチング素子４がオンする制御信号Ｖｄの閾値Ｖｄ＿ｔｈは、駆動回路２０ではなくスイッチング素子４自身の特性に依存する。また、図１の回路図において、ＤＳＰ１７の内部に基準電源１５とコンパレータ１６とを組み込んでもよい。【００５９】  以上のように本実施例によれば、例えば出力電圧Ｖｏなどの被監視対象の変動に応じて、パルス幅たる時間幅Ｔｘを変動させた制御パルスとしてのパルス駆動信号Ｖｇを生成するパルス発生器に相当する帰還回路２１において、その時間幅Ｔｏｎ＿ｓが被監視対象の変動に応じて単位時間であるクロック時間幅Ｔｃｌｋ毎に増減するパルス幅分解信号（パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍ）を出力する信号可変出力手段としてのＤＳＰ１７と、パルス幅分解信号の特にパルス幅細分解信号Ｖｓの時間幅Ｔｏｎ＿ｓの増減を検知して、パルス駆動信号Ｖｇの時間幅Ｔｘを、単位時間であるクロック時間幅Ｔｃｌｋよりも短かい時間刻みに変動させる時間制御手段としての時間制御回路１８とを備えている。すなわち時間制御回路１８は、パルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍにより、クロック時間幅Ｔｃｌｋよりも短かい時間ΔＴｄ刻みにパルス駆動信号Ｖｇの時間幅Ｔｘを変動させる変化部３０，３１を制御信号Ｖｄに生成する機能を備えている。【００６０】  この場合、ＤＳＰ１７からのパルス幅細分解信号Ｖｓは、その時間幅Ｔｏｎ＿ｓがクロック時間幅Ｔｃｌｋ毎に増減するが、このパルス幅細分解信号Ｖｓを受けた時間制御回路１８は、パルス駆動信号Ｖｇの時間幅Ｔｘを、クロック時間幅Ｔｃｌｋよりも短かい時間刻みに変動させることができるので、パルス駆動信号Ｖｇの時間幅Ｔｘの分解能がＤＳＰ１７ひいては帰還回路２１自身の時間分解能であるクロック時間幅Ｔｃｌｋよりも向上する。そのため、ＤＳＰ１７の単位時間となるクロック時間幅Ｔｃｌｋをわざわざ短くしなくても、時間制御回路１８を付加するだけで、当該クロック時間幅Ｔｃｌｋよりも短い時間刻みでのパルス幅制御が可能となる。【００６１】  また、本実施例では、ＤＳＰ１７から出力されるパルス幅分解信号は、パルス駆動信号Ｖｇの時間幅Ｔｘに概ね一致した時間幅Ｔｏｎ＿ｍを有するパルス幅粗分解信号Ｖｍと、パルス駆動信号Ｖｇの時間幅Ｔｘを前記単位時間毎に調整する時間幅Ｔｏｎ＿ｓを有するパルス幅細分解信号Ｖｓとにより構成され、時間制御回路１８は、パルス幅粗分解信号Ｖｍによりパルス駆動信号Ｖｇの時間幅Ｔｘを概ね決定し、パルス幅細分解信号Ｖｓによりパルス駆動信号Ｖｇの時間幅Ｔｘをクロック時間��Ｔｃｌｋよりも短かい時間刻みで調整するよう構成している。【００６２】  このようにすると、時間制御回路１８は、ＤＰＳ１７から発生するパルス幅粗分解信号Ｖｍによって、パルス駆動信号Ｖｇの時間幅Ｔｘを概ね生成し、微妙なパルス駆動信号Ｖｇの時間幅Ｔｘの調整を、同じＤＳＰ１７から得られる別のパルス幅細分解信号Ｖｓによって行なうことができる。したがって時間制御回路１８は、ＤＰＳ１７から発生する２つのパルス幅分解信号Ｖｍ，Ｖｓによって、パルス駆動信号Ｖｇの時間幅Ｔｘをクロック時間幅Ｔｃｌｋよりも短かい時間刻みに変動させることができる。【００６３】  また本実施例では、パルス幅粗分解信号Ｖｍよりも先にパルス幅細分解信号Ｖｓを出力するようにＤＳＰ１７を構成すると共に、時間制御回路１８は、パルス幅粗分解信号Ｖｍが出力された後に、パルス駆動信号Ｖｇの時間幅Ｔｘをクロック時間幅Ｔｃｌｋよりも短い時間刻みで調整するようにしている。【００６４】  この場合、パルス幅細分解信号Ｖｓが出力され、さらにパルス幅粗分解信号Ｖｍが出力された後に、パルス駆動信号Ｖｇの時間幅Ｔｘが微妙に調整されることから、パルス駆動信号Ｖｇの時間幅Ｔｘがパルス幅細分解信号Ｖｓおよびパルス幅粗分解信号Ｖｍの出力後に規定される。そのため、パルス駆動信号Ｖｇの時間幅Ｔｘが無用に長くなるのを防止できる。【００６５】  その他本実施例では、パルス幅細分解信号Ｖｓよりも遅れて立ち上がり、パルス幅細分解信号Ｖｓと同じタイミングで立ち下がる一定のオン時間Ｔｏｎ＿ｍを有するパルス幅粗分解信号Ｖｍを生成する基準信号発生器としてのＤＳＰ１７を備えると共に、時間制御回路１８は、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓに比例して制御信号Ｖｄの電圧レベルを上昇させる第１の時間−電圧変換回路としての抵抗Ｒ１１およびコンデンサＣと、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍに比例して制御信号Ｖｄの電圧レベルを上昇させる第２の時間−電圧変換回路としての抵抗Ｒ１２およびコンデンサＣを備えている。【００６６】  このようにすると、パルス幅細分解信号Ｖｓのオンパルスだけが発生している状態１では、抵抗Ｒ１１およびコンデンサＣにより制御信号Ｖｄが電圧レベルＶｄ１にまで上昇し、その後パルス幅粗分解信号Ｖｍのオンパルスも発生するようになると、抵抗Ｒ１２およびコンデンサＣにより制御信号Ｖｄの電圧レベルが、パルス駆動信号Ｖｇを発生するに十分な閾値Ｖｄ＿ｔｈにまで上昇する。パルス幅粗分解信号Ｖｍが立ち上がるときの制御信号Ｖｄの電圧レベルＶｄ１は、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓの増減に応じて変動するので、パルス駆動信号Ｖｇのオンパルスが立ち上がるタイミングをクロック時間幅Ｔｃｌｋよりも短かい時間ΔＴｄ刻みに変動することができる。しかも、この場合のパルス駆動信号Ｖｇのオンタイミングは、パルス幅粗分解信号Ｖｍのオンパルスの立ち上がりよりも必ず後になるので、パルス駆動信号Ｖｇのオンパルス幅をパルス幅粗分解信号Ｖｍによって効果的に規制できる。【００６７】  さらに本実施例では、パルス幅細分解信号Ｖｓとパルス幅粗分解信号Ｖｍが、共通するパルス発生器であるＤＳＰ１７で生成される。これにより、回路構成の簡素化を図って装置内部の小型化を達成できる。【００６８】  また本実施例では、第１の時間−電圧変換回路が抵抗Ｒ１１およびコンデンサＣで構成され、第２の時間−電圧変換回路が別の抵抗Ｒ１２および第１の時間−電圧変換回路と共通のコンデンサＣで構成される。【００６９】  こうすると、抵抗Ｒ１１および抵抗Ｒ１２の抵抗値を調整するだけで、パルス駆動信号Ｖｇのオンパルスの時間分解能である時間ΔＴｄを簡単に可変設定することができる。また、第１の時間−電圧変換回路と第２の時間−電圧変換回路の充放電素子であるコンデンサＣを共通化することで、ここでも回路構成の簡素化を達成することができる。【００７０】  また本実施例では、入力電圧が所定の閾値Ｖｄ＿ｔｈを越えると制御パルスであるパルス駆動信号Ｖｇを生成するパルス生成手段としての駆動回路２０を備え、前記時間制御回路１８は、パルス幅粗分解信号Ｖｍが例えば立ち上がって出力開始されると、前記パルス幅細分解信号Ｖｓに応じた電圧レベルに重畳して、別の所定の傾きで当該電圧レベルを上昇させるパルス生成信号（制御信号Ｖｄ）を生成し、この制御信号Ｖｄを前記駆動回路２０への入力電圧とすることにより、パルス駆動信号Ｖｇのパルス幅を前記単位時間よりも短い時間刻みで調整する構成となっている。【００７１】  このようにすると、パルス駆動信号Ｖｇのオン時間幅Ｔｘであるパルス幅は、信号可変出力手段であるＤＳＰ１７から時間制御回路１８を介して発生する制御信号Ｖｄと、駆動回路２０に設定された閾値Ｖｄ＿ｔｈとによって決定される。制御信号Ｖｄは、パルス幅細分解信号Ｖｓが出力開始してからパルス幅粗分解信号Ｖｍが出力開始するまでの時間が長くなるほど、パルス幅粗分解信号Ｖｍが出力開始した後、閾値Ｖｄ＿ｔｈに達するまでの遅れ時間が短くなって、パルス駆動信号Ｖｇの生成を開始するタイミングが早くなるので、パルス幅細分解信号Ｖｓの出力開始のタイミングを変化させることにより、微妙なパルス駆動信号Ｖｇのパルス幅の調整を行なうことができる。したがって、ＤＳＰ１７から発生する２つのパルス幅分解信号Ｖｍ，Ｖｓ及び駆動回路２０に設定された閾値Ｖｄ＿ｔｈによって、パルス駆動信号Ｖｇのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。【００７２】  また、別な例として、被監視対象である出力電圧Ｖｏに応じてパルス幅を変動させた制御パルスとしてのパルス駆動信号Ｖｇを生成するパルス発生器において、パルス駆動信号Ｖｇのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号Ｖｍと、このパルス粗分解信号Ｖｍとの位相差が出力電圧Ｖｏに応じて単位時間（クロック時間幅Ｔｃｌｋ）毎に増減するパルス幅細分解信号Ｖｓとを出力する信号可変出力手段としてのＤＳＰ１７と、前記位相差の増減を検知して、パルス駆動信号Ｖｇのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御回路１８とを備えている。【００７３】  この場合、ＤＳＰ１７からのパルス幅細分解信号Ｖｓは、パルス幅粗分解信号Ｖｍとの位相差が単位時間毎に増減するが、この位相差を受けて時間制御回路１８は、パルス駆動信号Ｖｇの時間幅であるパルス幅を、単位時間よりも短かい時間刻みに変動させることができる���で、パルス駆動信号Ｖｇのパルス幅の分解能がパルス発生器自身の時間分解能である単位時間のクロック時間幅Ｔｃｌｋよりも向上する。そのため、パルス発生器の単位時間となるクロック時間幅Ｔｃｌｋをわざわざ短くしなくても、時間制御回路１８を付加するだけで、ＤＳＰ１７から発生する２つのパルス幅分解信号Ｖｍ，Ｖｓによって、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。
【実施例２】
【００７４】  図３は、本発明におけるパルス発生器の第２実施例を示したものであるが、パルス発生器に相当する帰還回路２１のＤＳＰ１７，時間制御回路１８以外の構成は、図１で示した実施例１と同様である。本実施例の時間制御回路１８では、パルス幅細分解信号Ｖｓが発生するＤＳＰ１７の一方の出力端子と駆動回路２０の入力端子との間に、ローパスフィルター（以下、ＬＰＦ）４０が接続され、またパルス幅粗分解信号Ｖｍが発生するＤＳＰ１７の他方の出力端子と駆動回路２０の入力端子との間には、抵抗Ｒ１３と逆並列接続された放電用のダイオードＤ３との並列回路が挿入接続されると共に、この並列回路の一端にはコンデンサＣが接続されている。そして、加算器４１によりパルス幅細分解信号Ｖｓの変換電圧Ｖｓｃとパルス幅粗分解信号Ｖｍの変換電圧Ｖｍｃとを足すことにより、制御信号Ｖｄを生成するように構成している。【００７５】  ＬＰＦ４０は、パルス幅細分解信号Ｖｓのオンパルスを平滑して、一定のレベルのバイアス電圧を生成するために設けられており、ＬＰＦ４０の代わりに、例えばＤＳＰ１７からのパルスコード化されたパルス幅細分解信号Ｖｓをバイアス電圧に変換するＰＣＭ変調器や、ＤＳＰ１７からのディジタル化されたパルス幅細分解信号Ｖｓをバイアス電圧に変換するＤ／Ａ変換器や、ＤＳＰ１７からのパルス幅細分解信号Ｖｓを増幅してバイアス電圧に変換するオペアンプ等の周知のバイアス電圧生成手段を設けてもよい。これらを用いた場合は、ＤＳＰ１７から出力される種々の形態のパルス幅細分解信号Ｖｓを、容易に所望のバイアス電圧とすることができる。【００７６】  ＬＰＦ４０と加算器４１との直列回路は、オン時間Ｔｏｎ＿ｓを有するパルス幅細分解信号Ｖｓを平滑した変換電圧Ｖｓｃに応じて制御信号Ｖｄの電圧レベルを上昇させる第１の時間−電圧変換回路に相当する。また、抵抗Ｒ１３とコンデンサＣとの直列回路は、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍに比例して制御信号Ｖｄの電圧レベルを上昇させる第２の時間−電圧変換回路に相当する。そしてこの場合は、図４で示すように、パルス幅粗分解信号Ｖｍが立ち上がってから、第２の変化部３１によって制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの状態２の時間Ｔｄが、パルス幅細分解信号Ｖｓの平滑電圧である変換電圧Ｖｓｃの増減に伴ない、前記クロック時間幅Ｔｃｌｋよりも短い時間幅刻みで増減するように、ＬＰＦ４０のフィルタ定数，抵抗Ｒ１３の抵抗値およびコンデンサＣの容量を設定している。【００７７】  次に、上記構成についてその作用を説明する。駆動回路２０からのパルス駆動信号をスイッチング素子４に供給すると、このスイッチング素子４がスイッチング動作して、入力電圧Ｖｉよりも低い出力電圧Ｖｏが平滑用のコンデンサ７の両端間に発生する。この出力電圧Ｖｏは出力端子８，９に接続される負荷１０に供給される。【００７８】  一方、帰還回路２１は前述のように、出力電圧Ｖｏの変動を監視して、この出力電圧Ｖｏが安定化するように駆動回路２０からのパルス駆動信号Ｖｇのオンパルス幅を可変制御する。より具体的には、分圧抵抗１２，１３によって出力電圧Ｖｏを分圧した検出信号の電圧レベルと基準電源１５の基��電圧が、コンパレータ１６により比較され、この比較した信号出力がＤＳＰ１７の入力端子に供給される。ＤＳＰ１７はこの信号出力を受けて、クロック時間幅Ｔｃｌｋを単位時間としてオン時間Ｔｏｎ＿ｓ（デューティ比）が一定で、かつ前記比較した信号出力に応じて可変する所定の周波数で、パルス幅細分解信号Ｖｓのオンパルス群を一方の出力端子から発生すると共に、このパルス幅細分解信号Ｖｓのオンパルス群の立ち上がり後に、一定のオン時間Ｔｏｎ＿ｍを有するパルス幅粗分解信号Ｖｍのオンパルスが、他方の出力端子から発生する。【００７９】  ここで時間制御回路１８は、図４に示す区間Ｔ１の状態１において、パルス幅細分解信号Ｖｓのオンパルス群が発生すると、パルス幅細分解信号Ｖｓのオンパルス群がＬＰＦ４０により平滑され、変換電圧Ｖｓｃとして加算器４１に入力される。このとき、パルス幅粗分解信号Ｖｍひいては変換電圧Ｖｍｃは生じていないので、加算器４１の演算結果として、制御信号Ｖｄが零から傾斜上昇した後、一定の電圧レベルＶｄ２を維持する第１の変化部３０が形成される。【００８０】  パルス幅粗分解信号Ｖｍのオンパルスが立ち上がる状態２になると、抵抗Ｒ１３を経由してコンデンサＣが充電され、このコンデンサＣの両端間電圧が変換電圧Ｖｍｃとして加算器４１に入力される。このとき、加算器４１で得られる制御信号Ｖｄの電圧レベルは、変換電圧Ｖｓｃと変換電圧Ｖｍｃとを足した（重畳した）電圧レベルとなる。従って、制御信号Ｖｄの電圧レベルは、それまでの第１の変化部３０が有する電圧レベルＶｄ２によりバイアスされ、かつ傾斜上昇する第２の変化部３１へと移行する。【００８１】  制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達した後は、コンデンサＣがさらに充電され、パルス幅粗分解信号Ｖｍのオンパルスが立ち下がるまで、制御信号Ｖｄは閾値Ｖｄ＿ｔｈよりも高い電圧レベルを維持する。したがって駆動回路２０は、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達してから、パルス幅粗分解信号Ｖｍのオンパルスが立ち下がるまでの間、オンパルスのパルス駆動信号Ｖｇをスイッチング素子４に供給し、スイッチング素子４がオンする。【００８２】  その後、パルス幅粗分解信号Ｖｍのオンパルスが立ち下がると、スイッチング素子４はターンオフする。その後、パルス幅粗分解信号Ｖｍがオフになる時間として区間Ｔ２が設けられ、コンデンサＣに蓄えられていた電荷が、ダイオードＤ３を経由してＤＳＰ１７から速やかに放電されるので、制御信号Ｖｄの電圧レベルは例えばＶｄ２より低いＶｄ３になり、次の状態１（区間Ｔ３）を待機する。すなわち、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達してから、パルス幅粗分解信号Ｖｍのオンパルスが立ち下がるまでの時間が、パルス駆動信号Ｖｇのオン時間Ｔｘに相当し、これはスイッチング素子４のオン時間に一致する。【００８３】  区間Ｔ３では、パルス幅細分解信号Ｖｓのオンパルス群が区間Ｔ１よりも低い周波数で発生している。それに伴い、ＬＰＦ４０により平滑された変換電圧Ｖｓｃも低くなるため、第１の変化部３０が有する電圧レベルがＶｄ２より低い例えばＶｄ３となるに従い、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの最小���間変化幅ΔＴｄが長くなる。すなわち、最小時間変化幅ΔＴｄは、パルス幅粗分解信号Ｖｍのオンパルスが立ち上がる時点での制御信号Ｖｄの電圧レベルひいてはパルス幅細分解信号Ｖｓの周波数に応じて変化する。【００８４】  図４に示すような時間制御回路１８の構成で、抵抗Ｒ１３の抵抗値を調整すれば、クロック時間幅Ｔｃｌｋを最小単位としてその周波数が不連続に変動するパルス幅細分解信号Ｖｓに対して、パルス駆動信号Ｖｇのオンパルスの最小時間変化幅を、クロック時間幅Ｔｃｌｋよりも短い任意の値に設定でき、スイッチング素子４のスイッチング周波数が高くなっても、出力電圧Ｖｏの設定精度は低下しない。パルス駆動信号Ｖｇのオンパルスの最小時間変化幅ΔＴｄを小さくしたい場合には、抵抗Ｒ１３の抵抗値を小さくすればよい。【００８５】  因みに、上記一連の作用を達成するには、以下に示すような設計条件が必要となる。先ず、ＤＳＰ１７の構成に関し、パルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓ及びその周波数は、例えば区間Ｔ１など同じ区間内でどのように変動させてもよいが、ＬＰＦ４０で平滑した変換電圧Ｖｓｃの電圧レベルが、閾値Ｖｄ＿ｔｈより低くなるように（Ｖｄ＿ｔｈ−Ｖｓｃ＞０）する。そのようにしないと、状態１の段階でパルス幅粗分解信号Ｖｍのオンパルスが立ち上がってしまうからである。また、変化部３０が一定の電圧を維持するように、パルス幅細分解信号Ｖｓを発生させると、パルス駆動信号Ｖｇのオンパルスの最小時間変化幅ΔＴｄが抵抗Ｒ１３の抵抗値により一意的に定まるため好ましい。【００８６】  本実施例の変形例として、図５に示す波形を有する変換電圧Ｖｓｃ，Ｖｍｃを加算器４１に入力するものがある。これは、パルス駆動信号Ｖｇの立下りに遅れ時間をつけるようにしたもので、ここでの変換電圧Ｖｓｃ，Ｖｍｃの電圧レベルはその立上がりで、それぞれピーク値に達し、それ以後は時間制御回路１８により決められた傾斜で下降する。この場合、変換電圧Ｖｍｃの立ち上がりと同時に制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈを越えてパルス駆動信号Ｖｇが立ち上がり、その後、制御信号Ｖｄの下り傾斜３７が閾値Ｖｄ＿ｔｈにまで下降するとパルス駆動信号Ｖｇが立ち下がる。パルス駆動信号Ｖｇが立上がる制御信号Ｖｄのピーク値は、クロック時間幅Ｔｃｌｋ毎に増減する変換電圧Ｖｓｃの立ち上がるタイミングが、変換電圧Ｖｍｃの立ち上がるタイミングに近いほど高くなるが、この制御信号Ｖｄのピーク値が高いほど、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに降下するまでの時間が長くなって、パルス駆動信号Ｖｇのオン時間Ｔｘも広がることになる。しかもここでは、時間制御回路１８により、各変換電圧Ｖｓｃ，Ｖｍｃの下り傾斜３５，３６を加算して得られる制御信号Ｖｄの下り傾斜３７の度合いを適宜調整することにより、パルス駆動信号Ｖｇのオン時間Ｔｘの最小時間変化幅を、クロック時間幅Ｔｃｌｋよりも短い任意の値に設定できる。【００８７】  以上のように本実施例では、入力電圧が所定の閾値Ｖｄ＿ｔｈを越えると制御パルスであるパルス駆動信号Ｖｇを生成するパルス生成手段としての駆動回路２０を備え、前記時間制御回路１８は、パルス幅粗分解信号Ｖｍが例えば立ち上がって出力開始されると、前記パルス幅細分解信号Ｖｓに応じた電圧レベルに重畳して、別の所定の傾きで当該電圧レベルを上昇させるパルス生成信号（制御信号Ｖｄ）を生成し、この制御信号Ｖｄを前記駆動回路２０への入力電圧とすることにより、パルス駆動信号Ｖｇのパルス幅を前記単位時間よりも短い時間刻みで調整する構成となっていると共に、ここでの時間制御回路１８は、前記パルス幅粗分解信号Ｖｍの出力開始時に、前記パルス幅細分解信号Ｖｓに応じた電圧レベルを発生するバイアス電圧生成手段としてのＬＰＦ４０を備えている。【００８８】  このようにすると、特にバイアス電圧生成手段としてのＬＰＦ４０は、パルス幅粗分解信号Ｖｍの出力開始時において、パルス幅細分解信号Ｖｓに応じた電圧レベル（言わば切片に相当）をパルス生成信号である制御信号Ｖｄに与えることができるので、ＤＳＰ１７から、被監視対象である出力電圧Ｖｏに応じて単位時間毎にオン時間または周期の異なるオンパルス群からなるパルス幅細分解信号Ｖｓが出力される場合でも、微妙なパルス駆動信号Ｖｇのパルス幅の調整を行なうことができる。【００８９】  また図５に示すように、本実施例では、入力電圧が所定の閾値Ｖｄ＿ｔｈを越えると制御パルスであるパルス駆動信号Ｖｇを生成するパルス生成手段としての駆動回路２０を備え、前記時間制御回路１８は、パルス幅粗分解信号Ｖｍが出力開始されると、パルス幅細分解信号Ｖｓに応じた電圧レベルに重畳して、前記閾値Ｖｄ＿ｔｈを越えたピーク値から別の所定の傾きで電圧レベルを降下させるパルス生成信号としての制御信号Ｖｄを生成し、この制御信号Ｖｄを前記駆動回路２０への入力電圧とすることにより、パルス駆動信号Ｖｇのパルス幅を前記単位時間よりも短い時間刻みで調整する構成としている。【００９０】  このようにすると、パルス駆動信号Ｖｇのオン時間幅Ｔｘであるパルス幅は、信号可変出力手段であるＤＳＰ１７から時間制御回路１８を介して発生する制御信号Ｖｄと、駆動回路２０に設定された閾値Ｖｄ＿ｔｈとによって決定される。制御信号Ｖｄは、パルス幅細分解信号Ｖｓが出力開始してからパルス幅粗分解信号Ｖｍが出力開始するまでの時間が長くなるほど、パルス幅粗分解信号Ｖｍが出力開始した時点でのピーク値が高くなって、閾値Ｖｄ＿ｔｈに降下するまでの時間が長くなる。すなわち、パルス幅細分解信号Ｖｓの出力開始のタイミングを変化させることにより、パルス駆動信号Ｖｇの生成が終了するタイミングを可変して、微妙なパルス駆動信号Ｖｇのパルス幅の調整を行なうことができる。したがって、ＤＳＰ１７から発生する２つのパルス幅分解信号Ｖｍ，Ｖｓ及び駆動回路２０に設定された閾値Ｖｄ＿ｔｈによって、パルス駆動信号Ｖｇのパルス幅を単位時間よりも短かい時間刻みに変動させることができる。
【実施例３】
【００９１】  図６および図７は、本発明の第３実施例を示すものである。図６におけるスイッチング電源装置の構成において、ここではコンパレータ１６により比較した信号出力が、ＤＳＰ１７のみならず動作電圧調整手段５１にも供給される。動作電圧調整手段５１は、被監視対象である出力電圧Ｖｏの電圧レベルに応じて、ＤＳＰ１７に供給する動作電圧Ｖｃｃの電圧レベルを調整するものである。またＤＳＰ１７は、上記各実施例と同様に、２つのパルス幅分解信号（パルス幅粗分解信号Ｖｍ，パルス幅細分解信号Ｖｓ）を時間制御回路１８に出力するが、ここでのパルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓは、出力電圧Ｖｏの電圧レベルに依存せず一定である。動作電圧調整手段５１を設けたことにより、パルス幅粗分解信号Ｖｍのオン時間Ｔｏｎ＿ｍ中における電圧レベルおよびパルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓ中における電圧レベルは、出力電圧Ｖｏの電圧レベルに応じて変動するため、これらのパルス幅粗分解信号Ｖｍおよびパルス幅細分解信号Ｖｓを基に時間制御回路１８で生成される制御信号Ｖｄも、変動する動作電圧Ｖｃｃを上限として、その電圧レベルが傾斜上昇する。それ以外の構成は、第一実施例と共通している。【００９２】  なお、この実施例では制御信号Ｖｄの電圧レベルが時間の経過とともに傾斜上昇して、最終的に動作電圧Ｖｃｃにまで達するが、図５に示すように、制御信号Ｖｄの電圧レベルが、パルス幅粗分解信号Ｖｍの立ち上がりと同時に上限値に達し、その後は時間の経過とともに傾斜下降するものでも構わない。【００９３】  次に図７における各部の波形図を参照しながら、上記構成についてその作用を説明すると、動作電圧調整手段５１は出力電圧Ｖｏの電圧レベルに応じて、ＤＳＰ１７に供給する動作電圧Ｖｃｃを可変調整する。例えば出力電圧Ｖｏが低下すると、動作電圧調整手段５１からの動作電圧は上昇して、パルス幅粗分解信号Ｖｍおよびパルス幅細分解信号Ｖｓのオン時電圧レベルも上昇する（図７に示す動作電圧Ｖｃｃ’参照）。これにより、時間制御回路１８で生成される制御信号Ｖｄは、上昇した動作電圧Ｖｃｃを上限として、第１の変化部３０や第２の変化部３１も変動し、パルス幅粗分解信号Ｖｍが立ち上がった後、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの時間Ｔｄが短くなるので、パルス駆動信号Ｖｇのオン時間Ｔｘが増加し、結果的に出力電圧Ｖｏを上昇させるように帰還回路２１が作用する。【００９４】  以上のように本実施例では、出力電圧Ｖｏに応じてパルス幅を変動させたパルス駆動信号Ｖｇを生成するパルス発生器としての帰還回路２１において、入力電圧が所定の閾値Ｖｄ＿ｔｈを越えるとパルス駆動信号Ｖｇを生成するパルス生成手段としての駆動回路２０と、出力電圧Ｖｏに応じて動作電圧Ｖｃｃの電圧レベルを調整する動作電圧調整手段５１と、動作電圧Ｖｃｃを上限として電圧レベルを傾斜させるパルス生成信号としての制御信号Ｖｄを生成し、この制御信号Ｖｄを前記入力電圧とすることにより、パルス駆動信号Ｖｇのパルス幅を調整する時間制御回路１８とを備えている。【００９５】  この場合、時間制御回路１８から駆動回路２０に与えられる制御信号Ｖｄは、動作電圧Ｖｃｃを��限としてその電圧レベルが傾斜上昇または傾斜下降するが、当該動作電圧Ｖｃｃは出力電圧Ｖｏに応じて変動するので、単位時間（クロック時間幅Ｔｃｌｋ）毎に増減するパルス幅分解信号Ｖｍ，Ｖｓを基に制御信号Ｖｄを得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。
【実施例４】
【００９６】  図８および図９は、本発明の第４実施例を示すものである。図８におけるスイッチング電源装置の構成において、ここではコンパレータ１６により比較した信号出力が、ＤＳＰ１７のみならず閾値電圧調整手段５２にも供給される。閾値電圧調整手段５２は、被監視対象である出力電圧Ｖｏの電圧レベルに応じて、駆動回路２０における閾値Ｖｄ＿ｔｈの電圧レベルを調整するものである。またＤＳＰ１７は、上記第１実施例と同様に、２つのパルス幅分解信号（パルス幅粗分解信号Ｖｍ，パルス幅細分解信号Ｖｓ）を時間制御回路１８に出力するが、ここでのパルス幅細分解信号Ｖｓのオン時間Ｔｏｎ＿ｓは、出力電圧Ｖｏの電圧レベルに依存せず一定である。閾値電圧調整手段５２を設けたことにより、駆動回路２０における閾値Ｖｄ＿ｔｈの電圧レベルは、出力電圧Ｖｏの電圧レベルに応じて変動するため、パルス幅粗分解信号Ｖｍおよびパルス幅細分解信号Ｖｓを基に時間制御回路１８で生成される制御信号Ｖｄが一定であっても、変動する閾値Ｖｄ＿ｔｈによって、パルス駆動信号Ｖｇのオン時間Ｔｘが増減する。それ以外の構成は、第一実施例と共通している。【００９７】  なお、この実施例では制御信号Ｖｄの電圧レベルが時間の経過とともに傾斜上昇して、最終的に動作電圧Ｖｃｃにまで達するが、図５に示すように、制御信号Ｖｄの電圧レベルが、パルス幅粗分解信号Ｖｍの立ち上がりと同時に上限値に達し、その後は時間の経過とともに傾斜下降するものでも構わない。【００９８】  次に図９における各部の波形図を参照しながら、上記構成についてその作用を説明すると、閾値電圧調整手段５２は出力電圧Ｖｏの電圧レベルに応じて、駆動回路２０における閾値Ｖｄ＿ｔｈの電圧レベルを可変調整する。例えば出力電圧Ｖｏが低下すると、駆動回路２０における閾値Ｖｄ＿ｔｈの電圧レベルは低下する（図９に示す閾値Ｖｄ＿ｔｈ’参照）。これにより、時間制御回路１８で同じ制御信号Ｖｄが生成されていても、閾値Ｖｄ＿ｔｈの電圧レベルが低下することにより、パルス幅粗分解信号Ｖｍが立ち上がった後、制御信号Ｖｄの電圧レベルが閾値Ｖｄ＿ｔｈに達するまでの時間Ｔｄが短くなるので、パルス駆動信号Ｖｇのオン時間Ｔｘが増加し、結果的に出力電圧Ｖｏを上昇させるように帰還回路２１が作用する。【００９９】  以上のように本実施例では、出力電圧Ｖｏに応じてパルス幅を変動させたパルス駆動信号Ｖｇを生成するパルス発生器としての帰還回路２１において、入力電圧が所定の閾値Ｖｄ＿ｔｈを越えるとパルス駆動信号Ｖｇを生成するパルス生成手段としての駆動回路２０と、出力電圧Ｖｏに応じて閾値Ｖｄ＿ｔｈの電圧レベルを調整する閾値電圧調整手段５２と、時間の経過とともに電圧レベルを傾斜上昇または傾斜下降させるパルス生成信号としての制御信号Ｖｄを生成し、この制御信号Ｖｄを前記入力電圧とすることにより、パルス駆動信号Ｖｇのパルス幅を調整する時間制御回路１８とを備えている。【０１００】  この場合、時間制御回路１８から駆動回路２０に与えられる制御信号Ｖｄは、その電圧レベルが傾斜上昇または傾斜下降するが、駆動回路２０で設定される閾値Ｖｄ＿ｔｈの電圧レベルが被監視対象である出力電圧Ｖｏに応じて変動するので、単��時間（クロック時間幅Ｔｃｌｋ）毎に増減するパルス分解信号Ｖｍ，Ｖｓを基に制御信号Ｖｄを得る場合であっても、この単位時間に依存することなく、単位時間よりも短い時間刻みでのパルス幅制御が可能となる。【０１０１】  なお、本発明は上記各実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば、時間制御回路１８の構成は各実施例中のものに限定されず、パルス幅細分解信号Ｖｓのクロック時間幅Ｔｃｌｋよりも短い時間幅刻みに、パルス駆動信号Ｖｇの時間幅を可変できる回路構成であれば、どのようなものでも構わない。また、実施例ではパルス幅細分解信号Ｖｓやパルス幅粗分解信号Ｖｍのオンパルスを主に利用したが、オフパルスを利用した構成でもよい。同様に、制御信号Ｖｄに関しても、その電圧レベルが図中に示すものと逆であってもよい。
【産業上の利用可能性】
【０１０２】  スイッチング電源装置やステッピングモータなどの制御パルス生成手段の他、例えばマイクロコンピュータやシステムＬＳＩなどの制御装置の制御周波数を決定するクロック信号生成など、パルスを必要とする全ての用途に適用できる。
【図面の簡単な説明】
【０１０３】［図１］本発明の第一実施例におけるスイッチング電源装置の一例を示す回路図である。
［図２］同上、各部の波形図である。
［図３］本発明の第二実施例におけるスイッチング電源装置の一例を示す回路図である。
［図４］同上、各部の波形図である。
［図５］同上、変形例を示す各部の波形図である。
［図６］本発明の第三実施例におけるスイッチング電源装置の一例を示す回路図である。
［図７］同上、各部の波形図である。
［図８］本発明の第四実施例におけるスイッチング電源装置の一例を示す回路図である。
［図９］同上、各部の波形図である。
［図１０］従来例におけるパルス発生器のカウンタ値とパルス駆動信号との関係を示す波形図である。
【符号の説明】
【０１０４】  １７  ＤＳＰ（信号可変出力手段）
１８  時間制御回路（時間制御手段）
２０  駆動回路（パルス生成手段）
２１  帰還回路（パルス発生器）
３１  変化部（所定の傾き）
４０  ＬＰＦ（バイアス電圧生成手段）
５１  動作電圧調整手段
５２  閾値電圧調整手段
【図１】
2004105222.tif 000013
【図２】
2004105222.tif 000014
【図３】
2004105222.tif 000015
【図４】
2004105222.tif 000016
【図５】
2004105222.tif 000017
【図６】
2004105222.tif 000018
【図７】
2004105222.tif 000019
【図８】
2004105222.tif 000020
【図９】
2004105222.tif 000021
【図１０】
2004105222.tif 000022
【手続補正書】
【提出日】平成16年9月24日(2004.9.24)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
（補正後）パルス幅を変動させた制御パルスを生成するパルス発生器において、その時間幅が単位時間毎に増減するパルス幅分解信号を出力する信号可変出力手段と、前記パルス幅分解信号の時間幅の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備え、
前記信号可変出力手段から出力されるパルス幅分解信号は、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記制御パルスのパルス幅を前記単位時間毎に調整するパルス幅細分解信号とにより構成され、前記時間制御手段は、前記パルス幅粗分解信号により前記制御パルスのパルス幅を概ね決定し、前記パルス幅細分解信号により前記制御パルスのパルス幅を前記単位時間よりも短かい時間刻みで調整するものであることを特徴とするパルス発生器。
【請求項３】
前記パルス幅粗分解信号よりも先に前記パルス幅細分解信号を出力するように前記信号可変出力手段を構成すると共に、前記時間制御手段は、前記パルス幅粗分解信号が出力された後に、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項２記載のパルス発生器。
【請求項４】
入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、所定の傾きで当該電圧レベルを上昇させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項３記載のパルス発生器。
【請求項５】
前記時間制御手段は、前記パルス幅粗分解信号の出力開始時に、前記パルス幅細分解信号に応じた電圧レベルを発生するバイアス電圧生成手段を備えたことを特徴とする請求項４記載のパルス発生器。
【請求項６】
入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段を備え、前記時間制御手段は、前記パルス幅粗分解信号が出力開始されると、前記パルス幅細分解信号に応じた電圧レベルに重畳して、前記閾値を越えたピーク値から所定の傾きで電圧レベルを降下させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を前記単位時間よりも短い時間刻みで調整するものであることを特徴とする請求項３記載のパルス発生器。
【請求項７】
前記時間制御手段は、前記パルス幅粗分解信号の出力開始時に、前記パルス幅細分解信号に応じた電圧レベルを発生するバイアス電圧生成手段を備えたことを特徴とする請求項６記載のパルス発生器。
【請求項８】
（補正後）パルス幅を変動させた制御パルスを生成するパルス発生器において、前記制御パルスのパルス幅に概ね一致した時間幅を有するパルス幅粗分解信号と、前記パルス粗分解信号との位相差が単位時間毎に増減するパルス幅細分解信号とを出力する信号可変出力手段と、前記パルス幅粗分解信号により前記制御パルスのパルス幅を概ね決定し、前記位相差の増減を検知して、前記制御パルスのパルス幅を、前記単位時間よりも短かい時間刻みに変動させる時間制御手段とを備えたことを特徴とするパルス発生器。
【請求項９】
（補正後）パルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、動作電圧の電圧レベルを調整する動作電圧調整手段と、前記動作電圧を上限として電圧レベルを傾斜させるパルス生成信号を生成し、前記動作電圧の電圧レベルに応じて変動する前記パルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたことを特徴とするパルス発生器。
【請求項１０】
（補正後）監視対象に応じてパルス幅を変動させた制御パルスを生成するパルス発生器において、入力電圧が所定の閾値を越えると前記制御パルスを生成するパルス生成手段と、前記監視対象に応じて前記閾値の電圧レベルを変動させる閾値電圧調整手段と、電圧レベルを傾斜させるパルス生成信号を生成し、このパルス生成信号を前記入力電圧とすることにより、前記制御パルスのパルス幅を調整する時間制御手段とを備えたことを特徴とするパルス発生器。
【国際調査報告】
2004105222.tif 000023
2004105222.tif 000024
2004105222.tif 000025
2004105222.tif 000026