(57)【特許請求の範囲】
【請求項１】
複数の画素が配列された画素配列と、
前記画素配列を制御する制御部と、
前記画素配列から信号を読み出す読み出し部と、
を備え、
前記画素配列の前記複数の画素のそれぞれは、
光電変換部と、
電荷電圧変換部と、
活性状態において、前記光電変換部により蓄積された電荷を前記電荷電圧変換部へ転送し、非活性状態において、前記光電変換部により蓄積された電荷を前記電荷電圧変換部へ転送しない転送部と、
前記電荷電圧変換部の電圧に基づく信号を出力する増幅部と、
を含み、
前記制御部は、前記画素配列の前記複数の画素のそれぞれにおいて、前記転送部を非活性状態にすることにより、前記光電変換部の電荷蓄積動作を開始させ、
前記読み出し部は、前記制御部により前記転送部が非活性状態にされた際に前記光電変換部から前記電荷電圧変換部にあふれ出た余剰電荷に基づく余剰信号を、前記画素配列の前記複数の画素のそれぞれから読み出し、
前記制御部は、前記読み出し部により読み出された前記複数の画素の余剰信号に応じて、前記画素配列の前記複数の画素のそれぞれにおいて、前記転送部を活性状態にして前記光電変換部から前記電荷電圧変換部へ電荷を転送することにより、前記光電変換部の電荷蓄積動作を完了させる
ことを特徴とする光電変換装置。
【請求項２】
前記制御部は、前記複数の画素の余剰信号における最大値が第１の閾値に達したことに応じて、前記画素配列の前記複数の画素のそれぞれに対して、前記光電変換部の電荷蓄積動作を完了させる
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記電荷電圧変換部の容量は、前記複数の画素の余剰信号に応じて制御される
ことを特徴とした請求項１又は２に記載の光電変換装置。
【請求項４】
前記制御部は、前記複数の画素の余剰信号における最大値と最小値との差分である差分信号に応じて、前記画素配列の前記複数の画素のそれぞれに対して、前記転送部を活性状態にして前記光電変換部から前記電荷電圧変換部へ電荷を転送することにより、前記光電変換部の電荷蓄積動作を完了させる
ことを特徴とする請求項１に記載の光電変換装置。
【請求項５】
前記制御部は、前記差分信号が第２の閾値に達したことに応じて、前記画素配列の前記複数の画素のそれぞれに対して、前記光電変換部の電荷蓄積動作を完了させる
ことを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記電荷電圧変換部の容量は、前記差分信号に応じて制御される
ことを特徴とした請求項４又は５に記載の光電変換装置。
【請求項７】
前記電荷電圧変換部では、前記転送部により転送された電荷と、余剰電荷とが加算される
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
【請求項８】
前記転送部は、ＭＯＳトランジスタを含み、
電荷に対する前記ＭＯＳトランジスタのチャネル領域のポテンシャルは、前記ＭＯＳトランジスタがオフした状態において、電荷に対する前記光電変換部の周辺のポテンシャルより低い
ことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
【請求項９】
前記画素配列の前記複数の画素のそれぞれは、前記転送部が電荷を転送できる状態で前記光電変換部をリセットするリセット部をさらに含み、
前記複数の画素のそれぞれの前記電荷電圧変換部は、
前記転送部を介して前記光電変換部に接続された第１の蓄積部と、
前記転送部が電荷を転送できない状態で前記光電変換部からあふれ出た余剰電荷を一時的に保持する第２の蓄積部と、
前記転送部および前記第１の蓄積部と前記第２の蓄積部との間に設けられたスイッチと、
を含み、
前記複数の画素のそれぞれの前記リセット部は、前記スイッチがオフして前記第２の蓄積部が余剰電荷を保持している状態で、前記第１の蓄積部をリセットする
ことを特徴とする請求項１から８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記制御部は、前記電荷蓄積動作を開始させた後に所定の蓄積時間が経過したら、前記複数の画素の余剰信号の値にかかわらず前記電荷蓄積動作を完了させる、
ことを特徴とする請求項１から９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記光電変換部から前記電荷電圧変換部にあふれ出る余剰電荷が通過する領域は、前記転送部が活性状態にされたときに前記光電変換部から前記電荷電圧変換部に電荷を転送するために半導体基板に形成されるチャネル領域よりも前記半導体基板の深い位置にある、
ことを特徴とする請求項１から１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記読み出し部は、前記最大値を検知する最大値検知部を含み、前記最大値検知部は、前記複数の画素からそれぞれ信号を読み出す複数の検出回路と、出力線と前記複数の検出回路との間にそれぞれ配置された複数のスイッチとを含み、
前記最大値の検知中は、前記複数の画素の余剰信号における前記最大値が前記出力線に出力されるように前記複数のスイッチが並行してオン状態にされ、
前記転送部によって前記光電変換部から前記電荷電圧変換部へ電荷が転送された後は、前記複数のスイッチが順にオン状態にされる、
ことを特徴とする請求項２又は４に記載の光電変換装置。
【請求項１３】
請求項１から１２のいずれか１項に記載の光電変換装置と、
前記光電変換装置の撮像面へ像を形成する光学系と、
前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、
を備え、
前記信号処理部は、
前記光電変換装置から出力された信号を増幅する増幅器と、
前記光電変換装置の前記複数の画素の余剰信号に基づいて前記増幅器のゲインを決定するゲイン決定装置と、
を含み、
前記増幅器は、前記ゲイン決定装置により決定されたゲインで、前記光電変換装置から出力された信号を増幅する
ことを特徴とする撮像システム。
【請求項１４】
前記ゲイン決定装置は、前記複数の画素の余剰信号に基づいて、前記光電変換装置の前記電荷電圧変換部の容量を制御する
ことを特徴とする請求項１３に記載の撮像システム。
【請求項１５】
前記ゲイン決定装置は、前記複数の画素の余剰信号における最大値と最小値との差分である差分信号に基づいて、前記増幅器のゲインを決定する
ことを特徴とする請求項１３に記載の撮像システム。
【請求項１６】
前記ゲイン決定装置は、前記差分信号に基づいて、前記光電変換装置の前記電荷電圧変換部の容量を制御する
ことを特徴とする請求項１５に記載の撮像システム。
【請求項１７】
請求項１から１２のいずれか１項に記載の複数の光電変換装置と、
異なる光路を介して前記複数の光電変換装置のそれぞれの撮像面へ像を形成する光学系と、
前記光学系を駆動する駆動部と、
前記複数の光電変換装置のそれぞれから出力された信号を処理して画像データを生成する信号処理部と、
を備え、
前記信号処理部は、
前記複数の光電変換装置のそれぞれから出力された画像信号が示す画像の位相差を検知することにより、前記光学系のデフォーカス量を検知するデフォーカス検知部と、
前記デフォーカス検知部により検知されたデフォーカス量に基づいて、デフォーカスが補正されるように、前記駆動部を制御するデフォーカス補正部と、
を含む
ことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び撮像システムに関する。
【背景技術】
【０００２】
一眼レフカメラなどの撮像システムにおいて、オートフォーカス機能を実現するために、撮像センサと光学的に共役な位置に２つのオートフォーカスセンサが配置されることがある。このような撮像システムは、異なる光路を通過して２つのオートフォーカスセンサに形成された像の位相差を検知することにより、撮像光学系の焦点面に対する撮像センサの撮像面のずれを検出する。撮像システムは、検出したずれの情報に基づいて、撮像センサの撮像面に撮像光学系の焦点面が一致するように撮像光学系を駆動する。このようにして、オートフォーカス機能を実現するための制御動作が行われる。その撮像システムは、像の位相差を検知する際の精度が低下しないように、オートゲインコントロール（以下、ＡＧＣとする）を行う。
【０００３】
ここで、ＡＧＣとは、オートフォーカスセンサのフォトダイオードが発生させた電荷量に応じて、オートフォーカスなど制御動作に用いられる信号のレベルを調節することを意味している。
【特許文献１】特開２０００−１８０７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、撮像センサに用いられるＣＭＯＳセンサでは、その画素配列における複数の画素のそれぞれが、次のような構成をしていることが一般的である。すなわち、複数の画素のそれぞれは、フォトダイオード（光電変換部）、フローティングディフュージョン（以下、ＦＤとする）、転送ＭＯＳトランジスタ（転送部）、リセットＭＯＳトランジスタ、及び増幅ＭＯＳトランジスタを有する。転送ＭＯＳトランジスタは、フォトダイオードとＦＤ（電荷電圧変換部）との間に設けられる。このような画素において、フォトダイオードは、受けた光に応じた電荷を蓄積する電荷蓄積動作を行う。転送ＭＯＳトランジスタは、オフすることにより、フォトダイオードに電荷蓄積動作を開始させる。
【０００５】
そして、転送ＭＯＳトランジスタは、オンすると、フォトダイオードで蓄積された電荷をＦＤへ転送することにより、フォトダイオードの電荷蓄積動作を完了させる。ＦＤは、転送された電荷を電圧に変換して、その電圧に応じた信号を後段の増幅ＭＯＳトランジスタのゲートへ入力する。増幅ＭＯＳトランジスタは、ゲートに入力された信号を増幅して後段へ出力する。
【０００６】
ここで、転送ＭＯＳトランジスタがオフした状態でフォトダイオードがその飽和電荷量以下の電荷を発生させていたとすれば、フォトダイオードが発生させた電荷量に応じた信号が増幅ＭＯＳトランジスタのゲートに入力される。
【０００７】
それに対して、転送ＭＯＳトランジスタがオフした状態でフォトダイオードがその飽和電荷量を超えた量の電荷を発生させた場合、その一部の電荷は、フォトダイオードから転送ＭＯＳトランジスタを超えてＦＤへあふれる。このあふれた電荷は、光信号を劣化させ得るので、リセットＭＯＳトランジスタによりリセットされることが多い。この場合、転送ＭＯＳトランジスタがオンした際に、フォトダイオードが発生させた電荷量よりも少ない電荷量、すなわち飽和電荷量に応じた信号が増幅ＭＯＳトランジスタのゲートに入力される。
【０００８】
仮に、このようなＣＭＯＳセンサをオートフォーカスセンサに適用すると、フォトダイオードが発生させた電荷量を正確に把握できない可能性がある。これにより、オートフォーカスなど制御動作に適したレベルの信号が得られるように、フォトダイオードによる電荷の蓄積時間を制御することが困難になる。
【０００９】
本発明の目的は、光電変換部による電荷の蓄積時間を制御することができる光電変換装置及び撮像システムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面に係る光電変換装置は、複数の画素が配列された画素配列と、前記画素配列を制御する制御部と、前記画素配列から信号を読み出す読み出し部とを備え、前記画素配列の前記複数の画素のそれぞれは、光電変換部と、電荷電圧変換部と、活性状態において、前記光電変換部により蓄積された電荷を前記電荷電圧変換部へ転送し、非活性状態において、前記光電変換部により蓄積された電荷を前記電荷電圧変換部へ転送しない転送部と、前記電荷電圧変換部の電圧に基づく信号を増幅して出力する増幅部とを含み、前記制御部は、前記画素配列の前記複数の画素のそれぞれにおいて、前記転送部を非活性状態にすることにより、前記光電変換部の電荷蓄積動作を開始させ、前記読み出し部は、前記制御部により前記転送部が非活性状態にされた際に前記光電変換部から前記電荷電圧変換部にあふれ出た余剰電荷に基づく余剰信号を、前記画素配列の前記複数の画素のそれぞれから読み出し、前記制御部は、前記読み出し部により読み出された前記複数の画素の余剰信号に応じて、前記画素配列の前記複数の画素のそれぞれにおいて、前記転送部を活性状態にして前記光電変換部から前記電荷電圧変換部へ電荷を転送することにより、前記光電変換部の電荷蓄積動作を完了させることを特徴とする。
【００１１】
本発明の第２側面に係る撮像システムは、上記の光電変換装置と、前記光電変換装置の撮像面へ像を形成する光学系と、前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部とを備え、前記信号処理部は、前記光電変換装置から出力された信号を増幅する増幅器と、前記光電変換装置の前記複数の画素の余剰信号から求められた第１の演算値に基づいて、前記増幅器のゲインを決定するゲイン決定装置とを含み、前記増幅器は、前記ゲイン決定装置により決定されたゲインで、前記光電変換装置から出力された信号を増幅することを特徴とする。
【００１２】
本発明の第３側面に係る撮像システムは、上記の複数の光電変換装置と、異なる光路を介して前記複数の光電変換装置のそれぞれの撮像面へ像を形成する光学系と、前記光学系を駆動する駆動部と、前記複数の光電変換装置のそれぞれから出力された信号を処理して画像データを生成する信号処理部とを備え、前記信号処理部は、前記複数の光電変換装置のそれぞれから出力された画像信号が示す画像の位相差を検知することにより、前記光学系のデフォーカス量を検知するデフォーカス検知部と、前記デフォーカス検知部により検知されたデフォーカス量に基づいて、デフォーカスが補正されるように、前記駆動部を制御するデフォーカス補正部とを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、光電変換部による電荷の蓄積時間を制御できる。
【発明を実施するための最良の形態】
【００１４】
本発明は、撮像システムにおいて、特に位相差検知の原理に基づくオートフォーカスに用いられる複数の光電変換装置に関するものである。光電変換装置は、例えば、オートフォーカスセンサである。ここで、被写体を撮像するための光電変換装置を、後述のように、撮像装置と呼んで、オートフォーカスセンサなどの光電変換装置と区別することにする。
【００１５】
本発明の第１実施形態に係る光電変換装置１を、図１を用いて説明する。図１は、本発明の第１実施形態に係る光電変換装置１の構成図である。
【００１６】
光電変換装置１は、画素配列ＰＡ、読み出し部１０、及び制御部２０を備える。
【００１７】
画素配列ＰＡでは、複数の画素１０１，１２５，１２６が１次元的に配列されている。ここで、画素配列ＰＡにおいて３つ画素が１次元的に配列されている場合を例示したが、画素の数は３つに限定されない。
【００１８】
読み出し部１０は、画素配列ＰＡから信号を読み出す。そして、読み出し部１０は、後段の回路等へ画像信号を出力する。
【００１９】
制御部２０は、画素配列ＰＡを制御する。例えば、制御部２０は、転送信号やリセット信号を画素配列ＰＡの各画素１０１，１２５，１２６へ供給することにより、各画素１０１，１２５，１２６を制御する。
【００２０】
次に、画素配列ＰＡの各画素１０１，１２５，１２６の構成を説明する。以下では、画素１０１の構成を例示的に説明するが、他の画素１２５，１２６の構成も画素１０１の構成と同様である。
【００２１】
画素１０１は、光電変換部１０２、転送部１０３、電荷電圧変換部１０４、増幅部１０６、及びリセット部１０５を含む。
【００２２】
光電変換部１０２は、光に応じた電荷を蓄積する。転送部１０３が非活性状態である際に光電変換部１０２が飽和電荷量を超えた電荷量を超えた量の電荷を発生させた場合、その一部の電荷は、光電変換部１０２から転送部１０３を超えて電荷電圧変換部１０４へあふれる。光電変換部１０２は、例えば、フォトダイオードである。光電変換部１０２は、例えば、半導体基板のｐ−ｗｅｌｌ領域においてｎ型の不純物が埋め込まれた領域（電荷蓄積領域１０２ａ）と、その上のｐ型の不純物が埋め込まれた領域（保護領域１０２ｂ）との境界近傍で光電変換を行う（図２参照）。光電変換部１０２では、光電変換により生じた電荷が電荷蓄積領域１０２ａに蓄積される。保護領域１０２ｂは、電荷蓄積領域１０２ａが表面に露出することを抑制し、暗電流によるノイズが信号電荷に混入することを低減する。
【００２３】
転送部１０３は、アクティブな転送信号が供給された際（活性状態）において、光電変換部１０２により蓄積された電荷を電荷電圧変換部１０４へ転送する。転送部１０３は、ノンアクティブな転送信号が供給された際（非活性状態）において、光電変換部１０２により蓄積された電荷を電荷電圧変換部１０４へ転送しない。転送部１０３は、例えば、転送ＭＯＳトランジスタである。ここで、転送部１０３により光電変換部１０２から電荷電圧変換部１０４へ転送された電荷を、後述する余剰電荷と区別する意味で、被転送電荷と呼ぶことにする。転送部１０３が光電変換部１０２と電荷電圧変換部１０４との間に設けられている（図２参照）ので、高濃度の半導体不純物層（電荷電圧変換部１０４）が直接的に光電変換部１０２に接しないように構成することが容易である。これにより、光電変換部１０２と電荷電圧変換部１０４との間において、逆方向リーク電流や暗電流によるノイズ（Ｎ）を低減できる。
【００２４】
電荷電圧変換部１０４は、転送された電荷を電圧に変換する。ここで、電荷電圧変換部１０４により電荷が電圧に変換される割合は、「電荷変換係数」と呼ばれ、電荷に対する電荷電圧変換部１０４の電圧（信号）の感度を示す。ここで、光電変換部１０２が電荷電圧変換部１０４に直接接続されていないので、電荷電圧変換部１０４の電荷変換係数が光電変換部１０２の寄生容量により低下することを避けることができる。これにより、大きな信号振幅（Ｓ）を得ることができる。
【００２５】
電荷電圧変換部１０４は、例えば、半導体基板のｐ−ｗｅｌｌ領域においてｎ型の不純物が埋め込まれたフローティングディフュージョンである（図２参照）。ここで、転送部１０３が電荷を転送できない状態で光電変換部１０２から電荷電圧変換部１０４にあふれ出た余剰電荷は、電荷電圧変換部１０４により電圧に変換される。転送部１０３により光電変換部１０２から電荷電圧変換部１０４へ転送された電荷（被転送電荷）と、余剰電荷とが、電荷電圧変換部１０４で加算される。ここで、被転送電荷が転送部１０３（転送ＭＯＳトランジスタ）のチャネル領域１０３ａを通過するのに対して、余剰電荷は、チャネル領域１０３ａよりも半導体基板の内部に位置する領域１０３ｂを通過する。チャネル領域１０３ａが半導体基板の界面近傍に位置しているので、被転送電荷に基づく信号は、その界面で電荷がトラップされることによるノイズの影響を受け得る。それに対して、領域１０３ｂが半導体基板の内部に位置しているので、余剰電荷に基づく信号は、半導体基板の界面で電荷がトラップされることによるノイズの影響を受けにくい。
【００２６】
増幅部１０６は、電荷電圧変換部１０４の電圧に基づく信号を増幅して信号線ＳＬ１へ出力する。増幅部１０６は、例えば、増幅ＭＯＳトランジスタであり、定電流源とともにソースフォロワ動作を行う。ここで、増幅部１０６は、余剰電荷に応じた電圧に基づく信号を増幅して余剰信号として信号線ＳＬ１へ出力する。また、増幅部１０６は、余剰電荷及び被転送電荷に応じた電圧に基づく信号を増幅して光信号（余剰信号＋被転送信号）として信号線ＳＬ１へ出力する。ここで、被転送電荷に応じた電荷電圧変換部１０４の電圧に基づく信号を、余剰信号と区別する意味で、被転送信号と呼ぶことにする。
【００２７】
リセット部１０５は、アクティブなリセット信号が供給された際に、転送部１０３が電荷を転送できる状態で、光電変換部１０２及び電荷電圧変換部１０４をリセットする。
【００２８】
次に、読み出し部１０の構成を説明する。
【００２９】
読み出し部１０は、最大値検知部１１及びシフトレジスタ１２７を含む。
【００３０】
最大値検知部１１は、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれから余剰信号を読み出して、複数の画素１０１，１２５，１２６の余剰信号の最大値（第１の演算値）を検知する。最大値検知部１１は、余剰信号の最大値を出力端子１１４及び制御部２０へ出力する。また、最大値検知部１１は、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれから光信号（余剰信号＋被転送信号）を読み出して、光信号からノイズ信号を除去して画像信号として出力端子１１４へ出力する。
【００３１】
シフトレジスタ１２７は、各画素１０１，１２５，１２６に対応した水平走査信号を、順次にアクティブになるようにして、最大値検知部１１へ供給する。これにより、最大値検知部１１により読み出された各画素１０１，１２５，１２６の画像信号（余剰信号＋被転送信号−ノイズ信号）が順次に出力端子１１４へ出力される。
【００３２】
次に、制御部２０の構成を説明する。
【００３３】
制御部２０は、しきい判定回路１１６及びタイミング回路１１８を含む。
【００３４】
しきい判定回路１１６は、水平出力線１１３を介して、余剰信号の最大値を受ける。しきい判定回路１１６は、余剰信号の最大値を第１の閾値と比較し、余剰信号の最大値が第１の閾値に達したか否かを判断する。しきい判定回路１１６は、判断した結果をタイミング回路１１８へ出力する。
【００３５】
タイミング回路１１８は、転送信号を転送信号線１２０へ出力し、リセット信号をリセット信号線１１９へ出力し、シフトレジスタ１２７の駆動信号を駆動信号線１２１へ出力する。また、タイミング回路１１８は、最大値制御信号を制御線１１５へ出力する。
【００３６】
例えば、タイミング回路１１８は、転送信号線１２０へ出力する転送信号をアクティブなレベルからノンアクティブなレベルに変える。これにより、制御部２０は、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれにおいて、転送部１０３を非活性状態にすることにより、光電変換部１０２の電荷蓄積動作を開始させる。
【００３７】
例えば、しきい判定回路１１６は、余剰信号の最大値が第１の閾値に達したと判断した場合、第１の閾値に達したことを示す信号を出力する。タイミング回路１１８は、第１の閾値に達したことを示す信号に応じて、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、制御部２０は、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれにおいて、転送部１０３を活性状態にして光電変換部１０２から電荷電圧変換部１０４へ電荷を転送することにより、光電変換部１０２の電荷蓄積動作を完了させる。すなわち、制御部２０は、複数の画素１０１，１２５，１２６の余剰信号の最大値が第１の閾値に達したことに応じて、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれに対して、光電変換部１０２の電荷蓄積動作を完了させる。
【００３８】
次に、読み出し部１０の最大値検知部１１の構成を説明する。最大値検知部１１は、最大値検出回路１０７〜１０９、ＭＯＳトランジスタ１１０〜１１２、及びＯＲゲート１３１〜１３３を含む。
【００３９】
ＯＲゲート１３１〜１３３は、それぞれ、制御線１１５を介して制御部２０から供給される最大値制御信号と、シフトレジスタ１２７の各段から供給される水平走査信号との論理和を演算してＭＯＳトランジスタ１１０〜１１２へ出力する。ＭＯＳトランジスタ１１０〜１１２は、ＯＲゲート１３１〜１３３の出力端子がゲートに接続され、最大値検出回路１０７〜１０９の出力端子１２２〜１２４がドレインに接続されている。ＭＯＳトランジスタ１１０〜１１２は、それぞれ、最大値制御信号と水平走査信号とのいずれかがアクティブである期間に、オンして、ドレインに供給されている信号をソース側へ転送する。
【００４０】
例えば、ＭＯＳトランジスタ１１０〜１１２のうち余剰信号の最大値がＭＯＳトランジスタ１１０のドレインに供給されている場合を考える。この場合、定電流源１１３ａが電流負荷として機能し、水平出力線１１３の電位がグランドレベルから余剰信号の最大値に応じて引き上げられる。一方、他のＭＯＳトランジスタ１１１，１１２もドレインに余剰信号が供給されることがある。しかし、ＭＯＳトランジスタ１１１，１１２の出力信号は、余剰信号の最大値よりも低い（図３に示す破線４０５，４０８参照）ので、水平出力線１１３の電位として現れない。
【００４１】
これにより、出力端子１１４には、最大値制御信号がアクティブである期間に、水平出力線１１３を介して、複数の画素１０１，１２５，１２６の余剰信号の最大値が出力される。また、出力端子１１４には、各画素１０１，１２５，１２６に対応した水平走査信号が順次にアクティブになることにより、各画素１０１，１２５，１２６の画像信号が順次に出力される。
【００４２】
次に、最大値検知部１１の最大値検出回路１０７〜１０９の構成及び動作を説明する。以下では、最大値検出回路１０７の構成及び動作を例示的に説明するが、他の最大値検出回路１０８，１０９も最大値検出回路１０７と同様である。
【００４３】
最大値検出回路１０７は、クランプ容量１０７ａ、ＭＯＳトランジスタ１０７ｂ〜１０７ｆ、及び差動増幅器１０７ｇを含む。
【００４４】
クランプ容量１０７ａとＭＯＳトランジスタ１０７ｂとは、クランプ回路を構成しており、光信号からノイズ信号を除去するようにクランプ動作を行う。ＭＯＳトランジスタ１０７ｃ〜１０７ｆは、スイッチとして機能する。
【００４５】
差動増幅器１０７ｇは、出力端子と入力端子とが短絡されており、電圧フォロワを構成している。すなわち、差動増幅器１０７ｇは、ノイズ信号が除去された余剰信号を上記のクランプ回路から受け取り出力端子１２２へ転送する。あるいは、差動増幅器１０７ｇは、ノイズ信号が除去された光信号を上記のクランプ回路から受け取り出力端子１２２へ転送する。
【００４６】
次に、光電変換装置１の動作を図３を用いて説明する。図３は、光電変換装置１の動作を示すタイミング波形図である。
【００４７】
リセット期間では、画素配列ＰＡの各画素１０１，１２５，１２６をリセットする。
【００４８】
具体的には、タイミング回路１１８は、アクティブなリセット信号をリセット信号線１１９経由で画素配列ＰＡの各画素１０１，１２５，１２６へ供給し、アクティブな転送信号を転送信号線１２０経由で画素配列ＰＡの各画素１０１，１２５，１２６へ供給する。これにより、画素配列ＰＡの各画素１０１等では、リセット部１０５が、転送部１０３が電荷を転送できる状態で、光電変換部１０２及び電荷電圧変換部１０４をリセットする。  一方、最大値検知部１１の最大値検出回路１０７等において、ＭＯＳトランジスタ１０７ｂが予めオンしており、ＭＯＳトランジスタ１０７ｃ，１０７ｄがオンする。これにより、画素１０１から出力されたノイズ信号は、ＭＯＳトランジスタ１０７ｃ、差動増幅器１０７ｇ、及びＭＯＳトランジスタ１０７ｄを経由してクランプ容量１０７ａに蓄積される。ＭＯＳトランジスタ１０７ｃ，１０７ｄがオフする。これにより、クランプ容量１０７ａは、画素１０１から出力されたノイズ信号を保持する。そして、ＭＯＳトランジスタ１０７ｆがオンして、ＭＯＳトランジスタ１０７ｂがオフする。これにより、クランプ容量１０７ａは、さらに、差動増幅器１０７ｇのオフセットを保持する。
【００４９】
次に、ＡＧＣ期間では、光電変換装置１がオートゲインコントロール（以下、ＡＧＣとする）を行う。ＡＧＣとは、オートフォーカスセンサのフォトダイオードが発生させた電荷量に応じて、オートフォーカスなど制御動作に用いられる信号のレベルを調節することを意味している。ＡＧＣは、例えば、オートフォーカスなど制御動作に適したレベルの信号が得られるように、光電変換部１０２による電荷の蓄積時間を制御することである。以下では、画素１０１＞画素１２５＞画素１２６の順に強い光が入射する場合を考える。
【００５０】
具体的には、タイミング４０２において、タイミング回路１１８が、ノンアクティブなリセット信号をリセット信号線１１９経由で画素配列ＰＡの各画素１０１，１２５，１２６へ供給する。タイミング回路１１８は、ノンアクティブな転送信号を転送信号線１２０経由で画素配列ＰＡの各画素１０１，１２５，１２６へ供給する。これらにより、画素配列ＰＡの各画素１０１等の光電変換部１０２が電荷蓄積動作を開始する。
【００５１】
また、最大値検出回路１０７〜１０９では、ＭＯＳトランジスタ１０７ｃ，１０７ｄがオンする。これにより、画素１０１、１２５，１２６から信号が出力された場合に、その信号がＭＯＳトランジスタ１０７ｄ、差動増幅器１０７ｇ、及びＭＯＳトランジスタ１０７ｅを経由して、クランプ容量１０７ａへ供給可能な状態になる。
【００５２】
さらに、タイミング回路１１８は、アクティブな最大値制御信号を制御線１１５へ出力する。これにより、ＭＯＳトランジスタ１１０〜１１２がいずれもオンし、最大値検出回路１０７〜１０９の出力端子１２２〜１２４は、互いに短絡された状態になる。出力端子１１４に、最大値検出回路１０７〜１０９により各画素１０１，１２５，１２６から読み出された余剰信号の最大値が現れることが可能な状態になる。
【００５３】
また、しきい判定回路１１６は、余剰信号の最大値と第１の閾値Ｖｒとを比較する動作を開始する。
【００５４】
タイミング４０２〜タイミング４０３の期間では、光が入射しても、各画素１０１，１２５，１２６の光電変換部１０２が飽和していないので、余剰電荷が光電変換部１０２から電荷電圧変換部１０４へあふれ出していない。これにより、出力端子１２２〜１２４の信号は変化しない。この場合、しきい判定回路１１６は、余剰信号の最大値が第１の閾値Ｖｒに達していないと判断する。
【００５５】
タイミング４０３では、画素１０１において、光電変換部１０２が飽和電荷量以上の電荷を蓄積し、転送部１０３が電荷を転送できない状態で、光電変換部１０２から電荷電圧変換部１０４へ余剰電荷があふれ出す。最大値検出回路１０７は、画素１０１から余剰信号を読み出す。最大値検出回路１０７では、余剰信号＋（差動増幅器１０７ｇのオフセット）が、ＭＯＳトランジスタ１０７ｄ、差動増幅器１０７ｇ及びＭＯＳトランジスタ１０７ｅを経由して、クランプ容量１０７ａへ供給される。クランプ容量１０７ａは、余剰信号＋オフセットからノイズ信号＋オフセットを除去して、ノイズ信号が除去された余剰信号を差動増幅器１０７ｇへ供給する。差動増幅器１０７ｇは、ノイズ信号が除去された余剰信号を増幅して出力する。すなわち、最大値検出回路１０７は、余剰電荷に基づく余剰信号を画素１０１から読み出して出力端子１２２へ出力する。
【００５６】
一方、他の画素１２５，１２６では、余剰信号は発生していない。これにより、最大値検出回路１０８，１０９は、破線４０５，４０８で示すように、信号を出力端子１２３，１２４へ出力しない。出力端子１１４には、画素１０１から読み出された余剰信号が余剰信号の最大値として現れる。この場合、しきい判定回路１１６は、余剰信号の最大値が第１の閾値Ｖｒに達していないと判断する。
【００５７】
なお、破線４０５，４０８は、それぞれ、仮にＭＯＳトランジスタ１１１，１１２がオフしていた場合に、出力端子１２３，１２４に現れる信号を示す。
【００５８】
タイミング４０４では、画素１２５において、光電変換部１０２が飽和電荷量以上の電荷を蓄積し、転送部１０３が電荷を転送できない状態で、光電変換部１０２から電荷電圧変換部１０４へ余剰電荷があふれ出す。これにより、最大値検出回路１０７及び最大値検出回路１０８は、それぞれ、余剰電荷に基づく余剰信号を画素１０１，１２５から読み出して出力端子１２２，１２３へ出力する。ここで、画素１２５の余剰信号が画素１０１の余剰信号より小さい（破線４０５参照）ので、出力端子１２３の信号は、出力端子１２２の信号と同じレベルになる（実線４０６参照）。一方、画素１２６では、余剰信号は発生していない。これにより、最大値検出回路１０９は、破線４０８で示すように、信号を出力端子１２４へ出力しない。これにより、出力端子１１４には、画素１０１から読み出された余剰信号が余剰信号の最大値として現れる。この場合、しきい判定回路１１６は、余剰信号の最大値が第１の閾値Ｖｒに達していないと判断する。
【００５９】
タイミング４０７では、画素１２６において、光電変換部１０２が飽和電荷量以上の電荷を蓄積し、転送部１０３が電荷を転送できない状態で、光電変換部１０２から電荷電圧変換部１０４へ余剰電荷があふれ出す。これにより、最大値検出回路１０７〜１０９は、それぞれ、余剰電荷に基づく余剰信号を画素１０１，１２５，１２６から読み出して出力端子１２２〜１２４へ出力する。ここで、画素１２５，１２６の余剰信号が画素１０１の余剰信号より小さい（破線４０５，４０８参照）ので、出力端子１２３，１２４の信号は、出力端子１２２の信号と同じレベルになる（実線４０６，４１５参照）。これにより、出力端子１１４には、画素１０１から読み出された余剰信号が余剰信号の最大値として現れる。この場合、しきい判定回路１１６は、余剰信号の最大値が第１の閾値Ｖｒに達していないと判断する。
【００６０】
タイミング４０９では、しきい判定回路１１６が、余剰信号の最大値が第１の閾値Ｖｒに達したと判断する。しきい判定回路１１６は、第１の閾値Ｖｒに達したことを示す信号をタイミング回路１１８へ出力する。タイミング回路１１８は、第１の閾値Ｖｒに達したことを示す信号に応じて、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれにおいて、転送部１０３が光電変換部１０２から電荷電圧変換部１０４に電荷を転送するので、光電変換部１０２の電荷蓄積動作が完了する。各画素１０１，１２５，１２６の電荷電圧変換部１０４では、転送部１０３により光電変換部１０２から電荷電圧変換部１０４へ転送された電荷（被転送電荷）と、余剰電荷とが加算され始める。
【００６１】
なお、入射光量が小さく、一定時間過ぎても余剰信号（余剰電荷）の最大値が閾値を超えない場合があり得る。その際は、あらかじめ最大許容できる蓄積時間を設定しておき、その時間経過したら強制的に蓄積終了させるようにすればよい。
【００６２】
タイミング４１３では、画素１０１の電荷電圧変換部１０４において、被転送電荷と余剰電荷とが完全に加算され、電荷電圧変換部１０４が光信号（被転送信号＋余剰信号）を保持するようになる。最大値検出回路１０７は、画素１０１から光信号を読み出す。最大値検出回路１０７では、光信号＋オフセットが、ＭＯＳトランジスタ１０７ｄ及びＭＯＳトランジスタ１０７ｅを経由して、クランプ容量１０７ａへ供給される。クランプ容量１０７ａは、光信号＋オフセットからノイズ信号＋オフセットを除去して、画像信号（被転送信号＋余剰信号−ノイズ信号）を差動増幅器１０７ｇへ供給する。差動増幅器１０７ｇは、画像信号を増幅して出力する。すなわち、最大値検出回路１０７は、画像信号を画素１０１から読み出して出力端子１２２へ出力する。
【００６３】
同様にして、最大値検出回路１０８，１０９は、画像信号を画素１２５，１２６から読み出して出力端子１２３，１２４へ出力する。すなわち、出力端子１２２〜１２４には、それぞれ、Ｖ１＞Ｖ２＞Ｖ３の電圧（画像信号）が現れるようになる。
【００６４】
タイミング４１４以降の期間（映像信号出力期間）では、シフトレジスタ１２７が、ＭＯＳトランジスタ１１０〜１１２を排他的に順次にオンする。これにより、出力端子１２２〜１２４に現れている画像信号が順次に出力端子１１４を介して後段へ出力される。
【００６５】
以上のように、画素配列ＰＡの各画素において、転送部１０３が電荷を転送できない状態で光電変換部１０２がその飽和電荷量以上の電荷を蓄積した場合、光電変換部１０２から転送部１０３を超えて電荷電圧変換部１０４へあふれた余剰電荷はリセットされない。そして、その余剰電荷に基づく余剰信号の複数の画素における最大値が第１の閾値に達したことに応じて、各画素の光電変換部の電荷蓄積動作を完了させる。これにより、オートフォーカスなど制御動作に適したレベルの信号が得られるように、光電変換部１０２による電荷の蓄積時間を制御することができる。
【００６６】
また、各画素１０１，１２５，１２６において、転送部１０３が光電変換部１０２と電荷電圧変換部１０４との間に設けられている（図２参照）。これにより、各画素１０１，１２５，１２６を、高濃度の半導体不純物層（電荷電圧変換部１０４）が光電変換部１０２に直接的に接しないように構成することが容易である。このため、光電変換部１０２と電荷電圧変換部１０４との間において、逆方向リーク電流や暗電流によるノイズ（Ｎ）を低減できる。また、光電変換部１０２が電荷電圧変換部１０４に直接接続されていないので、電荷電圧変換部１０４の電荷変換係数が光電変換部１０２の寄生容量により低下することを避けることができる。これにより、大きな信号振幅（Ｓ）を得ることができる。すなわち、信号対雑音比（ＳＮ比）を向上できる。
【００６７】
さらに、転送部１０３が電荷を転送できない状態で光電変換部１０２から電荷電圧変換部１０４にあふれ出た余剰電荷をリセット部１０５によりリセットせずに、最大値検知部１１が複数の画素１０１等の余剰電荷の最大値を出力端子１１４から出力する。これにより、余剰電荷の最大値を、光電変換装置１の後段の増幅器のゲインを調整するために用いることができる。このため、転送部１０３が光電変換部１０２と電荷電圧変換部１０４との間に設けられるように各画素１０１，１２５，１２６を構成した場合でも、ＡＧＣ（光電変換部１０２による電荷の蓄積時間を制御）を行うことができる。
【００６８】
このように、信号対雑音比（ＳＮ比）を向上しながら、ＡＧＣを行うことができる。したがって、この光電変換装置を撮像システムに用いれば、正確なオートフォーカスやその他の制御動作（自動露出制御など）を実現することができる。
【００６９】
さらに、光電変換部１０２が飽和して光電変換部１０２からあふれ出た余剰信号も画像信号に含めるようにしたので、光電変換部１０２のダイナミックレンジを拡大することができる。ここで、各画素１０１，１２５，１２６において、光電変換部１０２からあふれ出した電荷のうち電荷電圧変換部１０４へ入力される割合が互いに等しければ、光電変換部１０２の飽和電荷数のばらつきの影響を受けない、正しい画像信号を得ることができる。
【００７０】
なお、画素配列ＰＡでは、複数の画素が２次元的に配列されたものであっても良い。
【００７１】
また、各画素１０１等において、光電変換部１０２をリセット部１０５によりリセットする際に、光電変換部１０２を完全に空乏化させることが好ましい。ただし、このことは、本発明の必須要件ではない。
【００７２】
また、各画素１０１等において、光電変換部１０２内の電荷を電荷電圧変換部１０４に転送する際にすべての電荷を転送する（画素内電荷完全転送の原理を用いる）ことが好ましい。フォトゲート構造やその他の構造は、画素内電荷完全転送の原理に適した構造になっていてもよい。例えば、図４に示すように、電荷に対する転送部（転送ＭＯＳトランジスタ）１０３のチャネル領域のポテンシャルは、オフした状態において、電荷に対する光電変換部１０２の周辺のポテンシャル３０１より低くなっていてもよい。この構造は、被転送電荷だけでなく余剰電荷も完全に光電変換部１０２から電荷電圧変換部１０４へ供給されるようにできるので、画素内電荷完全転送の原理に適している。
【００７３】
ただし、画素内電荷完全転送の原理を用いることは、本発明の必須要件ではない。例えば、余剰電荷が生み出す電圧信号が十分なＳＮ比を有すればよいので、光電変換部１０２から溢れた電荷の大多数、もしくは一部のみが電荷電圧変換部１０４に移送されるようなポテンシャルの大小関係であったとしても本発明の効果は十分に発揮される。
【００７４】
さらに、制御部２０のしきい判定回路１１６は、連続的に動作をする。この連続的という意味は、しきい判定の比較動作の周期が、画素の光電変換部の蓄積時間に比べて十分短いという意味で用いている。たとえば、スイッチトキャパシタやクロックトコンパレタを用いてしきい判定回路１１６を構成している場合、しきい判定回路１１６が余剰信号の最大値と第１の閾値とを比較する動作の周期が蓄積時間に比べて十分短ければ、その動作を連続的な動作とみなす。
【００７５】
次に、本発明の光電変換装置を適用した撮像システムの一例を図５に示す。
【００７６】
撮像システム９０は、図５に示すように、主として、光学系、２つの光電変換装置１、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００７７】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００７８】
撮影レンズ９２は、入射した光を屈折させて、撮像装置８６の画素配列（撮像面）に被写体の像を形成する。また、撮影レンズ９２は、異なる光路を介して複数の光電変換装置１のそれぞれの画素配列（撮像面）へ像を形成する。なお、撮影レンズ９２の近傍には、撮影レンズ９２を光軸方向に駆動するためのレンズ駆動部９２ａが設けられている。
【００７９】
絞り９３は、光路上において撮影レンズ９２と撮像装置８６との間に設けられ、撮影レンズ９２を通過後に撮像装置８６へ導かれる光の量を調節する。
【００８０】
２つのハーフミラーは、それぞれ、絞り９３と撮像装置８６との間に設けられ、絞り９３を通過した光の一部を２つの光電変換装置１へ導く。
【００８１】
２つの光電変換装置１は、それぞれ、撮像装置８６と光学的に共役な位置に設けられている。２つの光電変換装置１は、画素配列（撮像面）に形成された被写体の像を画像信号に変換する。各光電変換装置１は、その画像信号を画素配列から読み出して出力する。
【００８２】
撮像装置８６は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を画素配列から読み出して出力する。
【００８３】
撮像信号処理回路９５は、撮像装置８６及び２つの光電変換装置１に接続されており、撮像装置８６及び２つの光電変換装置１から出力された画像信号を処理する。
【００８４】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００８５】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００８６】
この画像信号処理部９７は、デフォーカス検知部９７ａを含む。デフォーカス検知部９７ａは、複数の光電変換装置１のそれぞれから出力された画像信号が示す画像の位相差を検知することにより、光学系（撮影レンズ９２）のデフォーカス量を検知する。デフォーカス検知部９７ａは、デフォーカス量の情報を全体制御・演算部９９へ出力する。
【００８７】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００８８】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００８９】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００９０】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００９１】
この全体制御・演算部９９は、デフォーカス補正部９９ａを含む。デフォーカス補正部９９ａは、デフォーカス検知部９７ａにより検知されたデフォーカス量に基づいて、デフォーカスが補正されるように、レンズ駆動部９２ａを制御する。これにより、撮影レンズ９２は、デフォーカスが補正されるように、光軸方向に駆動される。
【００９２】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００９３】
以上の構成により、位相差検知方式のオートフォーカスを行うことができる。また、撮像装置８６において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００９４】
次に、本発明の第２実施形態に係る光電変換装置５０１を、図６を用いて説明する。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【００９５】
光電変換装置５０１は、読み出し部５１０及び制御部５２０を備える点で第１実施形態と異なる。
【００９６】
読み出し部５１０は、最小値検知部５１２をさらに含む。最小値検知部５１２は、転送部１０３が電荷を転送できない状態で光電変換部１０２から電荷電圧変換部１０４にあふれ出た余剰電荷に基づく余剰信号を画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれから読み出す。最小値検知部５１２は、複数の画素１０１等の余剰信号の最小値（第２の演算値）を検知する。
【００９７】
例えば、出力端子５２２〜５２４のうち余剰信号の最小値が出力端子５２４に供給されている場合を考える。この場合、定電流源５０６ａが電流負荷として機能し、水平出力線５０６の電位が電源レベルから余剰信号の最小値に応じて引き下げられる。一方、他のＭＯＳトランジスタ１１１，１１２もドレインに余剰信号が供給されることがある。しかし、ＭＯＳトランジスタ１１１，１１２の出力信号は、余剰信号の最小値よりも大きいので、水平出力線５０６の電位として現れない。
【００９８】
制御部５２０は、しきい判定回路５１６及びタイミング回路５１８を含む。しきい判定回路５１６は、水平出力線５０６を介して、余剰信号の最小値を受ける。しきい判定回路５１６は、余剰信号の最大値と余剰信号の最小値との差分であるコントラスト信号（差分信号）を求める（図７参照）。しきい判定回路５１６は、コントラスト信号を第２の閾値Ｖｒ２と比較し、コントラスト信号が第２の閾値に達したか否かを判断する。しきい判定回路５１６は、判断した結果をタイミング回路５１８へ出力する。
【００９９】
例えば、しきい判定回路５１６は、コントラスト信号が第２の閾値Ｖｒ２に達したと判断した場合、第２の閾値Ｖｒ２に達したことを示す信号をタイミング回路５１８へ出力する。タイミング回路５１８は、第２の閾値Ｖｒ２に達したことを示す信号に応じて、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、制御部５２０は、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれにおいて、転送部１０３が光電変換部１０２から電荷電圧変換部１０４に電荷を転送するようにして光電変換部１０２の電荷蓄積動作を完了させる。すなわち、制御部５２０は、複数の画素１０１，１２５，１２６のコントラスト信号が一定になるように、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれの光電変換部１０２の電荷蓄積動作を制御する。
【０１００】
また、光電変換装置５０１の動作が、図７に示すように、次の点で第１実施形態と異なる。
【０１０１】
タイミング６０１では、しきい判定回路５１６が、コントラスト信号が第２の閾値Ｖｒ２に達したと判断する。しきい判定回路５１６は、第２の閾値Ｖｒ２に達したことを示す信号をタイミング回路５１８へ出力する。タイミング回路５１８は、第２の閾値Ｖｒ２に達したことを示す信号に応じて、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、画素配列ＰＡの複数の画素１０１，１２５，１２６のそれぞれにおいて、転送部１０３が光電変換部１０２から電荷電圧変換部１０４に電荷を転送するので、光電変換部１０２の電荷蓄積動作が完了する。各画素１０１，１２５，１２６の電荷電圧変換部１０４では、転送部１０３により光電変換部１０２から電荷電圧変換部１０４へ転送された電荷（被転送電荷）と、余剰電荷とが加算され始める。
【０１０２】
このように、余剰信号のＡＣ成分であるコントラスト信号に基づいてＡＧＣ（光電変換部１０２による蓄積時間の制御）を行うので、ＡＧＣの精度をさらに向上できる。
【０１０３】
次に、本発明の第２実施形態に係る光電変換装置５０１を適用した撮像システムの一例を図８に示す。
【０１０４】
撮像システム５９０は、図８に示すように、撮像信号処理回路５９５を備える。撮像信号処理回路５９５は、差分演算装置７０３、増幅器７０４、及びゲイン決定装置７０２を含む。
【０１０５】
差分演算装置７０３は、光電変換装置５０１の最大値検知部１１により検知された余剰信号の最大値と、光電変換装置５０１の最小値検知部５１２により検知された余剰信号の最小値との差分であるコントラスト信号を求める。差分演算装置７０３は、コントラスト信号の情報をゲイン決定装置７０２へ出力する。ゲイン決定装置７０２は、コントラスト信号に基づいて、増幅器７０４のゲインを決定する。ゲイン決定装置７０２は、図９に示すようなテーブルを参照して、増幅器７０４のゲインを決定する。
【０１０６】
例えば、ゲイン決定装置７０２は、コントラスト信号が第２の閾値Ｖｒ２より大きい場合、増幅器７０４のゲインを１倍に決定する。例えば、ゲイン決定装置７０２は、コントラスト信号が第２の閾値Ｖｒ２以下であって０．５×Ｖｒ２より大きい場合、増幅器７０４のゲインを２倍に決定する。例えば、ゲイン決定装置７０２は、コントラスト信号が０．５×Ｖｒ２以下であって０．２５×Ｖｒ２より大きい場合、増幅器７０４のゲインを４倍に決定する。例えば、ゲイン決定装置７０２は、コントラスト信号が０．２５×Ｖｒ２以下である場合、増幅器７０４のゲインを８倍に決定する。
【０１０７】
差分演算装置７０３は、光電変換装置５０１から出力された画像信号を増幅器７０４へ供給する。増幅器７０４は、ゲイン決定装置７０２により決定されたゲインで、画像信号を増幅する。例えば、ＡＤ変換器のダイナミックレンジがＶｒ２〜２×Ｖｒ２であるとすれば、増幅器７０４は、コントラスト信号がＡＤ変換器のダイナミックレンジに収まるように、コントラスト信号を調整してＡＤ変換器９６へ供給できる。これにより、ＡＤ変換器９６によりＡＤ変換が安定して行われるようにすることができる。
【０１０８】
なお、図９に例示したコントラスト信号とそれに対応して決定されるゲインとは、ＡＤ変換器９６のダイナミックレンジに適した値によって様々に変更される設計パラメータである。
【０１０９】
また、本実施形態では、図６に示す光電変換装置５０１を適用した撮像システムの一例を説明したが、たとえば、図１に示す光電変換装置１を適用した撮像システムの一例に置き換えることもできる。その場合、ゲイン決定装置７０２は、光電変換装置１の最大値検知部１１により検知された余剰信号の最大値に基づいて、増幅器７０４のゲインを決定することになる。
【０１１０】
次に、本発明の第３実施形態に係る光電変換装置１００１を、図１０を用いて説明する。以下では、第１実施形態及び第２実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【０１１１】
光電変換装置１００１は、画素配列ＰＡ１０００を備える点で第１実施形態及び第２実施形態と異なる。
【０１１２】
画素配列ＰＡ１０００は、複数の画素１１０１，１１２５，１１２６が１次元的に配列されている。画素１１０１は、電荷電圧変換部１１０４を含む。
【０１１３】
電荷電圧変換部１１０４は、第１の蓄積部９０２、第２の蓄積部９０１、及びスイッチ９０３を含む。第１の蓄積部９０２は、転送部１０３を介して光電変換部１０２に接続されている。第２の蓄積部９０１は、転送部１０３が電荷を転送できない状態で光電変換部１０２からあふれ出た余剰電荷を一時的に保持する。スイッチ９０３は、転送部１０３及び第１の蓄積部９０２と第２の蓄積部９０１との間に設けられている。スイッチ９０３は、制御端子９０４を介してアクティブな（Ｈｉレベルの）制御信号が供給された際に、オンして、転送部１０３及び第１の蓄積部９０２と第２の蓄積部９０１とを導通させる。これにより、電荷電圧変換部１１０４の容量は、第１の蓄積部９０２の容量と第２の蓄積部９０１の容量とが合成された第１の容量Ｃ１になる。スイッチ９０３は、制御端子９０４を介してノンアクティブな（Ｌｏレベルの）制御信号が供給された際に、オフして、転送部１０３及び第１の蓄積部９０２と第２の蓄積部９０１とを遮断させる。これにより、電荷電圧変換部１１０４の容量は、第１の蓄積部９０２の容量である第２の容量Ｃ２（＜Ｃ１）になる。ここで、制御信号は、出力端子１１４を介して出力される余剰信号の最大値に応じて、外部（図１１に示すゲイン決定装置１００２）で生成される信号である。すなわち、電荷電圧変換部１１０４の容量は、余剰信号の最大値に応じて変わる。
【０１１４】
次に、本発明の第３実施形態に係る光電変換装置１００１を適用した撮像システムの一例を図１１に示す。
【０１１５】
撮像システム１０９０は、図１１に示すように、撮像信号処理回路１０９５を備える。撮像信号処理回路１０９５は、ゲイン決定装置１００２を含む。
【０１１６】
ゲイン決定装置１００２は、光電変換装置１００１から余剰信号の最大値を受ける。ゲイン決定装置１００２は、余剰信号の最大値に基づいて、増幅器７０４のゲインと、光電変換装置１００１の画素１１０１等の電荷電圧変換部１１０４の容量とを制御する。ゲイン決定装置１００２は、図１２に示すようなテーブルを参照して、増幅器７０４のゲインを制御する。
【０１１７】
例えば、ゲイン決定装置１００２は、コントラスト信号が第２の閾値Ｖｒ２より大きい場合、増幅器７０４のゲインを１倍に決定して、１倍のゲインになるように増幅器７０４を制御する。この場合、ゲイン決定装置１００２は、制御信号をＨｉに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ１に制御する。
【０１１８】
例えば、ゲイン決定装置１００２は、コントラスト信号が第２の閾値Ｖｒ２以下であって０．５×Ｖｒ２より大きい場合、増幅器７０４のゲインを２倍に決定して、２倍のゲインになるように増幅器７０４を制御する。この場合、ゲイン決定装置１００２は、制御信号をＨｉに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ１に制御する。
【０１１９】
例えば、ゲイン決定装置１００２は、コントラスト信号が０．５×Ｖｒ２以下であって０．２５×Ｖｒ２より大きい場合、増幅器７０４のゲインを４倍に決定して、４倍のゲインになるように増幅器７０４を制御する。この場合、ゲイン決定装置１００２は、制御信号をＨｉに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ１に制御する。
【０１２０】
例えば、ゲイン決定装置１００２は、コントラスト信号が０．２５×Ｖｒ２以下であり、かつ、余剰信号の最大値が所定の閾値δより大きい場合、増幅器７０４のゲインを８倍に決定して、８倍のゲインになるように増幅器７０４を制御する。この場合、ゲイン決定装置１００２は、制御信号をＨｉに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ１に制御する。
【０１２１】
例えば、ゲイン決定装置１００２は、コントラスト信号が０．２５×Ｖｒ２以下であり、かつ、余剰信号の最大値が所定の閾値δ以下である場合、増幅器７０４のゲインを１倍に決定して、１倍のゲインになるように増幅器７０４を制御する。この場合、ゲイン決定装置１００２は、制御信号をＬｏに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ２（＜Ｃ１）に制御する。
【０１２２】
また、光電変換装置１００１の動作が、図１３に示すように、次の点で第１実施形態及び第２実施形態と異なる。以下では、いずれの画素１１０１等も飽和しない場合における光電変換装置１００１の動作を説明する。
【０１２３】
タイミング１２０１では、タイミング回路５１８が、タイミング４０２から一定期間が経過したことに応じて、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、画素配列ＰＡの複数の画素１１０１，１１２５，１１２６のそれぞれにおいて、転送部１０３が光電変換部１０２から電荷電圧変換部１０４に電荷を転送するので、光電変換部１０２の電荷蓄積動作が完了する。各画素１１０１，１１２５，１１２６の電荷電圧変換部１０４では、転送部１０３により光電変換部１０２から電荷電圧変換部１０４へ転送された電荷（被転送電荷）のみが保持される。
【０１２４】
このとき、ゲイン決定装置１００２は、コントラスト信号がゼロであり、かつ、余剰信号の最大値がゼロであることに応じて、増幅器７０４のゲインを１倍に決定して、１倍のゲインになるように増幅器７０４を制御する。また、ゲイン決定装置１００２は、制御信号をＬｏに決定することにより電荷電圧変換部１１０４の容量を第１の容量Ｃ２（＜Ｃ１）に決定する。
【０１２５】
タイミング１２０２では、画素１１０１の電荷電圧変換部１１０４の第１の蓄積部９０２が、被転送電荷のみを光信号として保持する。最大値検出回路１０７は、画素１１０１から光信号を読み出す。最大値検出回路１０７では、光信号＋オフセットが、ＭＯＳトランジスタ１０７ｄ及びＭＯＳトランジスタ１０７ｅを経由して、クランプ容量１０７ａへ供給される。クランプ容量１０７ａは、光信号（被転送信号）＋オフセットからノイズ信号＋オフセットを除去して、画像信号（被転送信号−ノイズ信号）を差動増幅器１０７ｇへ供給する。差動増幅器１０７ｇは、画像信号を増幅して出力する。すなわち、最大値検出回路１０７は、画像信号を画素１１０１から読み出して出力端子１２２へ出力する。
【０１２６】
同様にして、最大値検出回路１０８，１０９は、画像信号を画素１１２５，１１２６から読み出して出力端子１２３，１２４へ出力する。すなわち、出力端子１２２〜１２４には、それぞれ、Ｖ１＞Ｖ２＞Ｖ３の電圧（画像信号）が現れるようになる。
【０１２７】
このように、余剰信号の最大値に応じて、電荷電圧変換部１１０４の容量を変えるので、光電変換部１０２の電荷蓄積動作に加えて、電荷電圧変換部１１０４における電荷変換係数を制御できる。すなわち、余剰信号の最大値が小さい場合に電荷電圧変換部１１０４における電荷変換係数を小さくすることにより画素内におけるゲインを大きくできる。余剰信号の最大値が大きい場合に電荷電圧変換部１１０４における電荷変換係数を大きくすることにより画素内におけるゲインを小さくできる。したがって、ＡＧＣを行うことができる。
【０１２８】
ここで、余剰信号の最大値が小さくすることにより初期段階で（光電変換装置１００１の画素内で）ゲインを大きくするので、その後の読み出し系における熱雑音などのランダムノイズの影響を低減させることができるため、Ｓ／Ｎの向上が実現される。
【０１２９】
すなわち、ランダムノイズのうち増幅部１０６で発生するノイズ（熱雑音や１／ｆノイズなど）が余剰信号に混入する前に余剰信号のゲインを大きくするので、余剰信号に対するそのノイズの影響を低減できる。
【０１３０】
なお、図１２に示す所定の閾値δは、余剰信号の最大値に含まれる固定パターンノイズおよびランダムノイズを加味した設計パラメータとなる。余剰信号の最大値が常にゼロにあるということを検知できるのであれば、他のパラメータや手法を導入してもよい。
【０１３１】
また、ここで、余剰信号の最大値が常にゼロであると認識された場合の増幅器７０４のゲインは、図１２に示す「１倍」のゲインに限定されない。具体的には、容量９０１や９０２、およびＡＤ変換器のダイナミックレンジや増幅器７０４のダイナミックレンジによって決定される設計パラメータである。本質的には、画素の電荷電圧変換部１１０４での電荷を電圧に変換するゲインが上昇した際に、画素以降の出力系で信号がオーバーフローしないようなゲインを設定すればよい。
【０１３２】
次に、本発明の第４実施形態に係る光電変換装置１４０１を、図１４を用いて説明する。以下では、第１実施形態〜第３実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【０１３３】
光電変換装置１４０１は、画素配列ＰＡ１４００及び制御部１４２０を備える点で第１実施形態〜第３実施形態と異なる。
【０１３４】
画素配列ＰＡ１４００は、複数の画素１４０１，１４２５，１４２６が１次元的に配列されている。画素１４０１は、電荷電圧変換部１４０４を含む。
【０１３５】
電荷電圧変換部１４０４は、スイッチ１９０３を含む。スイッチ１９０３は、制御線１９０４を介してアクティブな（Ｈｉレベルの）制御信号が供給された際に、オンして、転送部１０３及び第１の蓄積部９０２と第２の蓄積部９０１とを導通させる。これにより、電荷電圧変換部１４０４の容量は、第１の蓄積部９０２の容量と第２の蓄積部９０１の容量とが合成された第１の容量Ｃ１になる。スイッチ１９０３は、制御線１９０４を介してノンアクティブな（Ｌｏレベルの）制御信号が供給された際に、オフして、転送部１０３及び第１の蓄積部９０２と第２の蓄積部９０１とを遮断させる。これにより、電荷電圧変換部１１０４の容量は、第１の蓄積部９０２の容量である第２の容量Ｃ２（＜Ｃ１）になる。
【０１３６】
一方、制御部１４２０は、タイミング回路１４１８を含む。タイミング回路１４１８は、コントラスト信号が第２の閾値Ｖｒ２に達していないことを示す信号に応じて、ノンアクティブな制御信号を制御線１９０４へ供給することにより、電荷電圧変換部１４０４の容量を第１の容量Ｃ１に制御する。あるいは、タイミング回路１４１８は、コントラスト信号が第２の閾値Ｖｒ２に達したことを示す信号に応じて、アクティブな制御信号を制御線１９０４へ供給することにより、電荷電圧変換部１４０４の容量を第２の容量Ｃ２（＜Ｃ１）に制御する。すなわち、制御部１４２０は、余剰信号の最大値と最小値との差分であるコントラスト信号に応じて、電荷電圧変換部１４０４の容量を制御する。
【０１３７】
また、光電変換装置１４０１の動作が、図１５に示すように、次の点で第１実施形態〜第３実施形態と異なる。
【０１３８】
タイミング１５０１では、しきい判定回路５１６が、コントラスト信号が第２の閾値Ｖｒ２に達したと判断する。しきい判定回路５１６は、第２の閾値Ｖｒ２に達したことを示す信号をタイミング回路１４１８へ出力する。タイミング回路１４１８は、コントラスト信号が第２の閾値Ｖｒ２に達したことを示す信号に応じて、アクティブな制御信号を制御線１９０４へ供給する。これにより、各画素１４０１等の電荷電圧変換部１４０４のスイッチ１９０３がオフするので、第２の蓄積部９０１は、余剰電荷を保持する。
【０１３９】
タイミング１５０２では、タイミング回路１４１８が、リセット信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、画素配列ＰＡ１４００の複数の画素１４０１等のそれぞれにおいて、リセット部１０５が第１の蓄積部９０２をリセットするので、出力端子１２２〜１２４に出力される信号もゼロ（ノイズレベル）になる。このとき、第２の蓄積部９０１は、余剰電荷を保持している。
【０１４０】
タイミング１５０３では、タイミング回路１４１８が、転送信号をノンアクティブなレベルからアクティブなレベルに変える。これにより、画素配列ＰＡ１４００の複数の画素１４０１等のそれぞれにおいて、転送部１０３が光電変換部１０２から第１の蓄積部９０２に電荷を転送するので、光電変換部１０２の電荷蓄積動作が完了する。このとき、第２の蓄積部９０１は、余剰電荷を保持している。
【０１４１】
ここで、画素１４０１、１４２５の光電変換部１０２が飽和しているので、出力端子１２２，１２３には画像信号（被転送信号−ノイズ信号）として飽和信号量Ｖｓａｔが現れる。画素１４２６の光電変換部１０２が飽和していないので、出力端子１２４には画像信号（被転送信号−ノイズ信号）として入射光量に依存した信号Ｖ３が現れる。
【０１４２】
タイミング１５０４以降の期間（被転送信号出力期間）では、シフトレジスタ１２７が、ＭＯＳトランジスタ１１０〜１１２を排他的に順次にオンする。これにより、出力端子１２２〜１２４に現れている画像信号（被転送信号−ノイズ信号）が順次に出力端子１１４を介して後段へ出力される。
【０１４３】
タイミング１５０５以降の期間（余剰信号出力期間）では、タイミング回路１４１８が、ノンアクティブな制御信号を制御線１９０４へ供給する。これにより、各画素１４０１等の電荷電圧変換部１４０４のスイッチ１９０３がオンするので、第２の蓄積部９０１に保持された余剰電荷が第１の蓄積部９０２へ転送される。そして、出力端子１２２，１２３には、それぞれ、ノイズ信号が除去された余剰信号Ｖ１，Ｖ２が現れる。出力端子１２４には、余剰信号が現れず微小な信号Ｖｎが現れる。
【０１４４】
そして、シフトレジスタ１２７は、ＭＯＳトランジスタ１１０〜１１２を排他的に順次にオンする。これにより、出力端子１２２〜１２４に現れている信号が順次に出力端子１１４を介して後段へ出力される。
【０１４５】
このように、各画素１４０１等に対して、余剰信号を第２の蓄積部９０１に保持させた後に、被転送信号を順次に出力させ、さらに、第２の蓄積部９０１に保持させた余剰信号を順次に出力するようにしている。これにより、弱い光量しか入射しない画素１４２６の画像信号Ｖ３を高感度で読み出すことにより他の画素１４０１等の光電変換部１０２が飽和した場合でも、それらの画素に入射した光量に応じた信号を被転送信号＋余剰信号として読み出すことができる。この結果、画素の光電変換部が飽和する場合であっても信号対雑音比（ＳＮ比）を向上できる。
【０１４６】
なお、Ｖ３と、Ｖ１およびＶ２は、それぞれ異なる電荷変換係数で読み出されており、かつ増幅器７０４のゲインも異なる場合があるので、それらのゲインをアナログ的、もしくはデジタル的に調整することが好ましい。
【図面の簡単な説明】
【０１４７】
【図１】本発明の第１実施形態に係る光電変換装置１の構成図。
【図２】光電変換装置の画素の断面構造を示す図。
【図３】光電変換装置１の動作を示すタイミング波形図。
【図４】光電変換装置の画素におけるポテンシャルを示す図。
【図５】第１実施形態に係る光電変換装置を適用した撮像システムの構成図。
【図６】本発明の第２実施形態に係る光電変換装置５０１の構成図。
【図７】光電変換装置１の動作を示すタイミング波形図。
【図８】第２実施形態に係る光電変換装置を適用した撮像システムの構成図。
【図９】ゲイン決定装置が参照するテーブルを示す図。
【図１０】本発明の第３実施形態に係る光電変換装置１００１の構成図。
【図１１】第３実施形態に係る光電変換装置を適用した撮像システムの構成図。
【図１２】ゲイン決定装置が参照するテーブルを示す図。
【図１３】光電変換装置１００１の動作を示すタイミング波形図。
【図１４】本発明の第４実施形態に係る光電変換装置１４０１の構成図。
【図１５】光電変換装置１４０１の動作を示すタイミング波形図。
【符号の説明】
【０１４８】
１，５０１，１００１，１４０１  光電変換装置
９０，５９０，１０９０  撮像システム
【図１】
0005142680.tif 000002
【図２】
0005142680.tif 000003
【図３】
0005142680.tif 000004
【図４】
0005142680.tif 000005
【図５】
0005142680.tif 000006
【図６】
0005142680.tif 000007
【図７】
0005142680.tif 000008
【図８】
0005142680.tif 000009
【図９】
0005142680.tif 000010
【図１０】
0005142680.tif 000011
【図１１】
0005142680.tif 000012
【図１２】
0005142680.tif 000013
【図１３】
0005142680.tif 000014
【図１４】
0005142680.tif 000015
【図１５】
0005142680.tif 000016