(57)【要約】本発明は、負荷を検出し、その負荷の大きさに最適な電流供給能力に制御される正または負の高電圧を、電流供給能力に応じた消費電力で発生する半導体集積回路装置を提供する。正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備える。
2004030191.tif 000002
【特許請求の範囲】
【請求項１】
正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備える半導体集積回路装置であって、前記チャージポンプを、前記負荷検出回路で検出された負荷の大きさに最適な電流供給能力に制御すると共に、電流供給能力に応じた消費電力で、正または負の高電圧を発生することを特徴とする半導体集積回路装置。
【請求項２】
請求の範囲第１項記載の半導体集積回路装置において、
前記チャージポンプは、１個または複数個の容量と、該容量とチャージポンプとを接続するスイッチと、該スイッチを制御するデコーダとからなり、前記スイッチの切り替えによりチャージポンプの容量の大きさを変化させることを特徴とする半導体集積回路装置。
【請求項３】
請求の範囲第１項記載の半導体集積回路装置において、
前記発振器は、ＣＭＯＳインバータ回路とＮＡＮＤ回路とのループ接続からなり、さらに前記発振器の発振電圧、あるいは発振周波数、あるいはその両方の動作及び停止を制御するための信号を備えることを特徴とする半導体集積回路装置。
【請求項４】
請求の範囲第１項記載の半導体集積回路装置において、
前記電圧制御回路は、バイアス発生回路と、電源と電圧制御回路出力の間に並列に挿入されたＰＭＯＳトランジスタとＮＭＯＳトランジスタを有し、前記バイアス発生回路の出力により前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタのゲート電圧が制御され、降圧された電源電圧が出力されることを特徴とする半導体集積回路装置。
【請求項５】
請求の範囲第１項記載の半導体集積回路装置において、
前記負荷検出回路は、チャージポンプ出力電圧を１個あるいは複数個の基準電圧と比較し、チャージポンプ出力電圧をレベル分けする比較器と、前記発振器のパルス信号の発振回数を計測するカウンタと、該カウンタで計測されたカウント数が所定のカウント数に達した時の前記チャージポンプの出力電圧レベルを保持するレジスタとを有することを特徴とする半導体集積回路装置。
【請求項６】
請求の範囲第１項記載の半導体集積回路装置において、
前記負荷検出回路は、前記発振器のパルス信号の発振回数を計測するカウンタと、計測されたカウント数を１個あるいは複数個の基準カウント数と比較し、カウント数をレベル分けする第１比較器と、前記チャージポンプ出力電圧を基準電圧と比較する第２比較器と、前記チャージポンプ出力電圧が基準電圧に達した時のカウンタ数のレベルを保持するレジスタとを有することを特徴とする半導体集積回路装置。
【請求項７】
ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、ＣＭＯＳ  ＬＳＩの基板端子にバイアス電圧を供給する基板バイアス発生回路とを有し、前記リーク電流検出回路の検出結果に基づいて前記基板バイアス発生回路が前記ＭＯＳトランジスタのリーク電流を最小とする基板バイアス電圧を発生することを特徴とする半導体集積回路装置。
【請求項８】
請求の範囲第７項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した第１及び第２の回路と、前記基板バイアス発生回路の出力電圧と接地電位とを分圧し第１及び第２の電圧を生成する第１及び第２の抵抗と、前記第１及び第２の回路のＰＭＯＳトランジスタとＮＭＯＳトランジスタの各接続点の電圧を比較する比較器とを有し、前記第１及び第２の回路の各ＮＭＯＳトランジスタの基板端子に前記基板バイアス発生回路の出力電圧と接地電位とを分圧して生成した前記第１及び第２の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集積回路装置。
【請求項９】
請求の範囲第７項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した第１及び第２の回路と、前記基板バイアス発生回路の出力電圧と接地電位とを分圧し第１及び第２の電圧を生成する第１及び第２の抵抗と、前記第１及び第２の回路のＰＭＯＳトランジスタとＮＭＯＳトランジスタの各接続点の電圧を比較する比較器とを有し、前記第１及び第２の回路の各ＰＭＯＳトランジスタの基板端子に前記基板バイアス発生回路の出力電圧と電源電圧とを分圧して生成した前記第１及び第２の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集積回路装置。
【請求項１０】
請求の範囲第７項記載の半導体集積回路装置において、
前記基板バイアス発生回路は、動作及び停止を制御する機能を備えた発振器と、前記発振器出力を受けて基板バイアスを発生するチャージポンプとを有し、前記リーク電流検出回路の検出結果を受けて、前記発振器の動作及び停止を制御することにより、所要の高電圧を発生させることを特徴とする半導体集積回路装置。
【請求項１１】
ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、高電圧を発生する高電圧発生回路と、高電圧発生回路の出力電圧を降圧してＣＭＯＳ  ＬＳＩの基板端子にバイアス電圧を供給する降圧回路とを有し、前記リーク電流検出回路の検出結果に基づいて前記ＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスを前記基板端子に供給することを特徴とする半導体集積回路装置。
【請求項１２】
請求の範囲第１１項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した複数個の回路と、前記高電圧発生回路の出力電圧と接地電位とを分圧して複数種の電圧を生成するために直列接続した複数個の抵抗と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点の電圧を比較する比較器を複数個と、該複数個の比較器の出力をエンコードするエンコーダを有し、前記複数個のＮＭＯＳトランジスタの基板端子に前記高電圧発生回路の出力電圧と接地電位とを分圧して生成した複数種の電圧をそれぞれ供給してトランジスタのリーク電流を最小に制御する基板バイアスを検出することを特徴とする半導体集積回路装置。
【請求項１３】
請求の範囲第１項記載の半導体集積回路装置において、
前記電圧センサに代えてＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路を設け、前記チャージポンプを、前記負荷検出回路により検出された負荷の大きさに最適な電流供給能力に制御すると共に、前記リーク電流検出回路の検出結果により前記正または負の高電圧をＭＯＳトランジスタのリーク電流を最小にする基板バイアス電圧に制御することを特徴とする半導体集積回路装置。
【請求項１４】
請求の範囲第７項に記載の半導体集積回路装置において、
前記ＭＯＳトランジスタのリーク電流は、ゲート、ソース間電圧をＯＶとしてトランジスタをオフ状態にした時の、基板印加電圧に依存して増減する電流であって、サブスレッショルド電流、ＰＮ接合電流、及びＧａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ電流を含む電流であることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】  本発明は半導体集積回路装置に係り、特に高電圧発生回路を有する半導体集積回路装置に関する。
【背景技術】  先ず、この明細書で参照される文献のリストを以下に示し、文献の参照は文献番号をもってすることとする。
［文献１］：特開平１０−２０８４８９号公報
［文献２］：特開平１１−１９１６１１号公報
従来、この種の従来例として文献１に開示される高電圧発生装置が知られている。この従来例は、チャージポンプの負荷が軽くなったときのリップル電圧の増大を抑制することを目的として、次のような構成が開示されている。すなわち、この高電圧発生装置はチャージポンプ、タイマ、Ａ−Ｄ変換器と電流制限回路から構成され、負荷によって昇圧能力を変化させることができる。これにより、低負荷時のリップル電圧の増大を抑制する。
次に、この高電圧発生装置の動作を簡単に述べる。タイマによりチャージポンプ動作開始から、予め設定された所定時間を計測する。その所定時間後のチャージポンプ発生電圧をＡ−Ｄ変換器に入力し、ディジタル信号に変換する。電流制限回路はこのディジタル信号を受けて、チャージポンプに供給する電流を制限する。これにより、負荷の大きさに応じて昇圧能力を変化させることが可能となる。
また、スタンバイ時のトランジスタのリーク電流を低減する従来例として、文献２に開示されている技術がある。この従来例は、チャージポンプなど高電圧発生手段により発生された高電圧を逆バイアス電圧として、ＭＯＳトランジスタの基板端子に供給している。逆バイアス印加により、トランジスタのしきい値電圧を上げることで、スタンバイ時のトランジスタのリーク電流を低減できる。
前述したように文献１に開示されるチャージポンプは、負荷の大きさに応じて昇圧能力を変化させることができるが、その昇圧能力を変化させる手段は、電流制限回路を用いて、チャージポンプに供給する電流を制限するものである。つまり、チャージポンプ自身は最大の負荷に対応した昇圧能力を実現できる能力を維持したまま動作しているが、負荷に供給する電流を絞ることにより、昇圧能力を制御しているといえる。そのため、高電圧を発生させるチャージポンプのポンピング動作で消費する電力は、負荷の大きさによらず一定である。従って、この文献１によるチャージポンプは、負荷が小さい時も、負荷が大きい時と同じ電力を消費しながら、昇圧能力を変化させていることになる。
また前述したように、文献２に開示される技術では、スタンバイ時にＭＯＳトランジスタの基板端子に逆バイアスを供給することによりスタンバイ時の電流を低減しているが、設計プロセスの微細化に伴い、ＭＯＳトランジスタの基板端子に逆バイアスを与え過ぎると、ＰＮ接合電流やＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）電流と呼ばれるリーク電流の増大が顕著になってくる。
図２０は横軸に基板バイアスＶＢを、縦軸にドレイン電流ＩＤをとり、ＭＯＳトランジスタがオフ状態の時のドレイン電流、すなわちＭＯＳトランジスタのリーク電流の基板バイアス依存性である。図２０では、ｖｂ１の基板バイアスを印加した時にドレイン電流ＩＤは最小となり、ｖｂ１よりも深く逆バイアスを印加するとドレイン電流は増加に転じる。従って、スタンバイ電流を減少させるために印加する逆バイアスを深くし過ぎると、逆にスタンバイ電流は増加するという問題が発生する。
【発明の開示】
本発明は、上記問題を解決するためになされたものであり、負荷の小さい時は、負荷の大きい時よりも消費電力を低減しながら、負荷に対して最適な電流供給能力に制御されるチャージポンプを具備する半導体集積回路装置を提供することを目的とする。
また、ＰＮ接合電流やＧＩＤＬ電流といったリーク電流を増加させずにサブスレッショルドリーク電流を低減できるように、スタンバイ時のリーク電流低減のための最適な基板バイアスを供給できる電圧発生回路を具備する半導体集積回路装置を提供することも本発明の目的の一つである。
チャージポンプの電流供給能力Ｉｃｐは、Ｉｃｐ∝ｆ×Ｃ×Ｖと表される。ここで、ｆは発振器の発振周波数、Ｃはチャージポンプの容量、Ｖは発振器の発振電圧である。従って、ｆ、Ｃ、Ｖを１つまたは複数個制御することにより、チャージポンプの電流供給能力を制御できる。また、チャージポンプ回路のポンピング動作による消費電力Ｐｃｐは、Ｐｃｐ∝ｆ×Ｃ×Ｖ２で表される。よって、ｆ、Ｃ、Ｖを低下させると、電流供給能力も消費電力も減少でき、逆に、ｆ、Ｃ、Ｖを増加させると、電流供給能力も消費電力も増大する。
本発明に係る半導体集積回路装置は、電源電圧をポンピングすることにより、正または負の高電圧を生成するチャージポンプと、チャージポンプの容量を駆動するパルス信号を発生する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備え、チャージポンプを、負荷検出回路で検出された負荷の大きさに最適な電流供給能力に制御すると共に、電流供給能力に応じた消費電力で、正または負の高電圧を発生することを特徴とするものである。
上記チャージポンプは、１個または複数個の容量と、容量とチャージポンプとを接続するスイッチと、このスイッチを制御する信号を発生するデコーダとからなり、スイッチの切り替えによりチャージポンプの容量の大きさを変化させることができる。
上記発振器は、ＣＭＯＳインバータ回路とＮＡＮＤ回路をループさせることにより構成され、発振器の動作及び停止を制御する機能を備え、発振電圧、あるいは発振周波数、あるいはその両方が制御される。
上記電圧制御回路は、バイアス発生回路を備え、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを電源と電圧制御回路の出力との間に並列に挿入し、バイアス発生回路の出力によりＰＭＯＳトランジスタとＮＭＯＳトランジスタのゲート電圧を制御して電源電圧を降圧する回路である。
上記負荷検出回路は、チャージポンプの出力電圧を１個あるいは複数個の基準電圧と比較し、チャージポンプの出力電圧をレベル分けする比較器と、発振器のパルス信号の発振回数を計測するカウンタと、カウンタで計測されたカウント数が予め設定されたカウント数に達した時のチャージポンプの出力電圧のレベルを保持するレジスタとから構成される。
また、上記負荷検出回路は、発振器のパルス信号の発振回数を計測するカウンタと、計測されたカウント数を１個あるいは複数個の基準カウント数と比較し、計測されたカウント数をレベル分けする比較器と、チャージポンプの出力電圧が予め設定された基準電圧に達した時のカウント数のレベルを保持するレジスタとで構成しても良い。
また、本発明に係る半導体集積回路装置は、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、ＣＭＯＳ  ＬＳＩの基板端子に基板バイアス電圧を供給する基板バイアス発生回路とを備え、この基板バイアス発生回路により基板バイアスをＭＯＳトランジスタのリーク電流が最小となるように制御することを特徴とするものである。
上記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した２個の回路と、上記基板バイアス発生回路の出力電圧と接地電位とを分圧し２種の電圧を生成する抵抗と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点電圧を比較し、それらの電圧の大小関係を出力する比較器とからなり、２個のＮＭＯＳトランジスタの基板端子に上記基板バイアス発生回路の出力電圧と接地電位とを分圧した２種の電圧をそれぞれ供給し、上記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出するものである。
また、上記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した２個の回路と、上記基板バイアス発生回路の出力電圧と接地電位とを分圧し２種の電圧を生成する抵抗と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点電圧を比較し、それらの電圧の大小関係を出力する比較器を備え、２個のＰＭＯＳトランジスタの基板端子に上記基板バイアス発生回路の出力電圧と電源電圧とを分圧した２種の電圧をそれぞれ供給し、上記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出するように構成しても良い。
上記基板バイアス発生回路は、回路の動作及び停止を制御する機能を備えた発振器と、基板バイアスを発生するチャージポンプとからなり、上記リーク電流検出回路の検出結果を受けて、発振器の動作及び停止を制御してチャージポンプ動作を制御することにより、ＭＯＳトランジスタのリーク電流を最小にする基板バイアスを発生するものである。
また、本発明による半導体集積回路装置は、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、高電圧を発生する高電圧発生回路と、高電圧発生回路の出力電圧を降圧し、ＣＭＯＳ  ＬＳＩの基板端子にバイアス電圧を供給する降圧回路とを備え、この降圧回路により基板バイアスをＭＯＳトランジスタのリーク電流が最小となるように制御することを特徴とするものである。
この場合、上記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した複数個の回路と、上記高電圧発生回路の出力電圧と接地電位とを分圧し複数種の電圧を生成する抵抗と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点の電圧を比較する比較器を複数個と、比較器の出力をエンコードするエンコーダとからなり、複数個のＮＭＯＳトランジスタの基板端子に上記高電圧発生回路の出力電圧と接地電位とを分圧して生成した複数種の電圧をそれぞれ供給してトランジスタのリーク電流を最小に制御する基板バイアスを検出する。
本発明に係る半導体集積回路装置は、正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路を備え、検出された負荷の大きさに最適な電流供給能力に制御し、かつＭＯＳトランジスタのリーク電流を最小に制御する正または負の基板バイアスを発生することを特徴とするものである。
上記ＭＯＳトランジスタのリーク電流は基板印加電圧に依存して増減する電流であって、ゲート、ソース間電圧をＯＶとしてトランジスタをオフ状態にした時の、サブスレッショルド電流、ＰＮ接合電流、及びＧＩＤＬ電流を含む電流である。
【図面の簡単な説明】  図１は本発明の実施例１の構成を示したブロック図、
図２は図１に示したチャージポンプの構成例を示す回路図、
図３は図１に示した発振器の構成例を示す回路図、
図４は図１に示した電圧制御回路の構成例を示す図、
図５は図１に示した負荷検出回路のブロック図、
図６は実施例１のチャージポンプ回路の動作を示す波形図、
図７は図３に示した発振器の電圧−周波数特性を示す図、
図８は実施例１におけるチャージポンプの電流供給能力を示す図、
図９は実施例１のチャージポンプの別の構成例を示す回路図、
図１０は実施例１の発振器の別の構成例を示す回路図、
図１１は実施例１の変形例で用いる負荷検出回路のブロック図、
図１２は実施例１の変形例におけるチャージポンプ回路の動作を示す波形図、
図１３は本発明の実施例２の構成を示したブロック図、
図１４は図１３に示したリーク電流検出回路の構成例を示す図、
図１５は実施例２の第１変形例で用いるリーク電流検出回路の構成を示す図、
図１６は実施例２の第２変形例の構成を示したブロック図、
図１７は実施例２の第２変形例で用いるリーク電流検出回路の構成を示す図、
図１８は実施例２の第３変形例で用いるリーク電流検出回路の構成を示す図、
図１９は実施例２の第４変形例の構成を示したブロック図、
図２０はＭＯＳトランジスタのリーク電流の基板バイアス依存性を示す図である。
【発明を実施するための最良の形態】
【実施例１】  図１は、本発明の第１の実施例を示す図である。図１に示されるように、この半導体集積回路装置は、チャージポンプ（ＣＨＰ）１１、発振器（ＯＳＣ）１２、電圧制御回路（ＶＣＴＬ）１３、負荷検出回路（ＬＤＥＴ）１４、電圧センサ（ＶＳＥ）１５を備え、負荷１６を駆動する。
ここで、チャージポンプ１１は、図２に示すように、１個あるいは複数個の容量と、容量をチャージポンプに接続しているＭＯＳトランジスタで構成されたスイッチと、このスイッチを制御するデコーダ（ＤＥＣ）２１から構成されている。図２は、容量がＣ１，Ｃ２，Ｃ３の３個の時の例を示している。このチャージポンプは容量の値を変えることができ、図２では３段階に変更が可能である。例えば、ｖｇ信号を受けて、デコーダ２１がｖｇｃ２＝０、ｖｇｃ３＝０を出力すると、チャージポンプの容量はＣ１となり、ｖｇｃ２＝１、ｖｂｃ３＝０を出力した場合はチャージポンプの容量はＣ１＋Ｃ２となる。
発振器１２はＣＭＯＳインバータとＮＡＮＤ回路をループ状に奇数段接続して構成され、発振器の動作、及び停止を制御するｅｎ信号を備えている。図３は、発振器１２の一例であり、５段のゲートから構成される発振器である。発振器は出力にパルス信号ｃｋを発生する。
電圧制御回路１３は、図４に示すように、バイアス発生回路（ＢＶＧＥＮ）４１と、電源と電圧制御回路の出力の間に並列に挿入されたＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３で構成される。バイアス発生回路４１は、電流供給能力を決めるｖｇ信号からｖｇｐ、ｖｇｎ信号を生成し、ＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３を制御する。ＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３のインピーダンスにより、ｖｄｄｍ電圧が電源電圧から降圧されて、決定される。
負荷検出回路１４は、図５に示されるように、チャージポンプの出力電圧ｖｂｇｎを１個あるいは複数個の基準電圧と比較し、チャージポンプ出力電圧をレベル分けする比較器（ＣＰ）６１と、発振器のパルス信号ｃｋの発振回数を計測するカウンタ（ＣＮＴ）６２と、レジスタ（ＲＧＴ）６３から構成される。レジスタ６３は、カウンタで計測されたカウント数ｃｏが予め設定されたカウント数に達した時のチャージポンプの出力電圧のレベルを保持する。
電圧センサ１５は、チャージポンプ１１の出力電圧ｖｂｇｎが設定した電圧に達したかどうかを判断する。
負荷１６は、ここではチャージポンプの負荷を抵抗成分と容量成分とで簡単に表現した。
本実施例の動作を述べる。例として電圧供給能力を３段階（大、中、小）に切り替えられ、出力電圧値として−ｖｄｄを発生するチャージポンプを考える。図６は、チャージポンプ１１が負荷１６を検出し、その負荷に最適な能力に切り替える様子を示している。図６において、縦軸にチャージポンプの出力電圧ｖｂｇｎをとり、横軸に時間ｔをとり、負荷１６が大の場合のチャージポンプ出力の特性線ａと、標準負荷の場合の特性線ｂと、負荷が小の場合の特性線ｃを示す。なお、同図において、破線はチャージポンプの切り替え制御前、実線は制御後を示し、Ｖｒｐ１はリップル電圧を示している。
発振器１２が動作し、チャージポンプ動作を開始してから、時間ＴＬまではチャージポンプ能力を中で動作させる。負荷は負荷検出回路１４で検出され、それは動作開始から時間ＴＬ後のチャージポンプの出力電圧で判断される。時間ＴＬは、カウンタ６２にて発振器１２のパルス出力ｃｋをカウントすることにより計測される。カウンタ６２は予め設定されたカウント数に達すると、ｃｏ信号を出力する。比較器６１ではチャージポンプ１１の出力電圧ｖｂｇｎが、次の（１）から（３）の範囲かどうかを判断する。
（１）ｖｂｇｎ≧−ｖｄｄ／３
（２）−２ｖｄｄ／３≦ｖｂｇｎ＜−ｖｄｄ／３
（３）ｖｂｇｎ＜−２ｖｄｄ／３
（１）の場合（図６で言えば特性線ａ）は、負荷が大きいと判断され、出力電圧ｖｇｂｎｉは３となり、（２）の場合（図６で言えば特性線ｂ）は、最適な負荷と判断され、ｖｂｇｎｉは２となり、（３）の場合（図６で言えば特性線ｃ）は、負荷が小さいと判断され、ｖｂｇｎｉは１となる。レジスタ６３の出力ｖｇは、チャージポンプの電流供給能力を決定する信号であり、能力大＝３、能力中＝２、能力小＝１である。ｖｇ信号の初期値は２であり、チャージポンプ１１は能力中で動作しているが、動作開始から時間ＴＬが経過し、レジスタ６３がｃｏ信号を入力されると、レジスタはその時の比較器６１の出力電圧ｖｂｇｎｉ信号を記憶して、電流供給能力を変化させる。チャージポンプ１１のデコーダ２１は、ｖｇ＝１が入力されると、（ｖｇｃ２，ｖｇｃ３）＝（０，０）を、ｖｇ＝２が入力されると、（ｖｇｃ２，ｖｇｃ３）＝（１，０）を、ｖｇ＝３が入力されると、（ｖｇｃ２，ｖｇｃ３）＝（１，１）を出力する。
電圧制御回路１３は、例えば、一例として次のような３段階の電圧を、ｖｇ信号に応じて出力する。電流供給能力が小の場合（ｖｇ＝１）には、ｖｇｐ＝３．３Ｖ．ｖｇｎ＝２．５Ｖを生成してｖｄｄｍは１．９５Ｖに、電流供給能力が中の場合（ｖｇ＝２）には、ｖｇｐ＝３．３Ｖ、ｖｇｎ＝３．３Ｖを生成してｖｄｄｍは２．６２Ｖに、電流供給能力が大の場合（ｖｇ＝３）には、ｖｇｐ＝ＯＶ、ｖｇｎ＝３．３Ｖを生成してｖｄｄｍは３．３Ｖに、それぞれ電源電圧Ｖｄｄ＝３．３Ｖから降圧して出力する。
図３の発振器１２は、発信器電圧Ｖｏｓｃと発信周波数ｆは、図７に示したような電圧−周波数特性を持っている。電圧制御回路１３により、発振器に供給される電圧ｖｄｄｍが変化すると、その発振周波数ｆも同時に変化する。このように発振器１２の出力の電圧、周波数、及びチャージポンプ１１の容量を変化させ、電流供給能力を制御している。そのため、本実施例の消費電力は電流供給能力に応じたものとなる。電圧センサ１５はチャージポンプの出力ｖｂｇｎ信号が−ｖｄｄより高いか低いかを判定し、ｖｂｇｎ信号が−ｖｄｄより高ければ発振器１２を動作させ、−ｖｄｄより低ければ発振器１２を停止させる。この動作により、チャージポンプの出力ｖｂｇｎ電圧は−ｖｄｄとなる。
以上のような制御を行うことにより、本実施例のチャージポンプは、時間ＴＬ後に負荷１６を検出し、検出した負荷に対して最適な電流供給能力として、例えば図８に示すような３段階の電流供給能力に自動制御される。また、その消費電力は電流供給能力に応じたものとなる。尚、正の高電圧を発生させる場合は、図９に示す出力部のダイオードＤ１，Ｄ２の接続の向きを図２の向きと逆にし、ダイオードＤ１のアノードを正の電源電圧ｖｄｄに接続した構成のチャージポンプを用いることで実現できる。
本実施例の動作例として、発振器の発振電圧、発振周波数、及びチャージポンプの容量の３つの制御手段すべてを制御した場合をあげたが、３つの制御手段のうち１つまたは２つだけを制御して、電圧供給能力を制御してもよい。発振器の発振周波数のみを制御する場合は、電圧制御回路１３を用いずに発振器１２としてＰＬＬ（Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）回路を用い、その発振周波数を制御する。また、発振器の発振電圧のみを制御する場合は、発振器１２を図１０に示す構成にし、電圧レベル変換回路（ＬＳ）２８１の電圧を電圧制御回路１３の出力ｖｄｄｍを用いて制御する。
［変形例］
次に、本実施例の変形例について述べる。変形例は、図１と同様の構成であり、チャージポンプ１１、発振器１２、電圧制御回路１３、負荷検出回路１４、電圧センサ１５からなり、負荷１６を駆動しているが、負荷検出回路１４の構成のみが異なる。よって負荷検出方式も相違する。図１１は負荷検出回路１４の構成を示し、発振器のパルス信号ｃｋの発振回数をカウントするカウンタ（ＣＮＴ）７１と、計測されたカウント数ｃｏを１個あるいは複数個の基準カウンタと比較してカウント数をレベル分けする比較器（ＣＰ）７２と、チャージポンプ出力電圧ｖｂｇｎ信号を基準電圧と比較する比較器（ＣＰ）７３と、ｖｂｇｎ信号が予め設定された基準電圧に達した時のカウント数のレベルを保持するレジスタ（ＲＧＴ）７４から構成される。
第１の実施例との相違点である負荷検出動作について述べる。例として第１の実施例と同様に、電圧供給能力を３段階（大、中、小）に切り替えられ、出力電圧として−ｖｄｄを発生するチャージポンプを考える。
図１２は、本変形例によるチャージポンプが負荷を検出し、その負荷に最適な能力に切り替える様子を示している。図１２において、縦軸にチャージポンプの出力電圧ｖｂｇｎをとり、横軸にはカウンタのカウント数が示す時間ＴＣをとり、負荷１６が大の場合のチャージポンプ出力の特性線ａと、標準負荷の場合の特性線ｂと、負荷が小の場合の特性線ｃを示す。なお、同図において、破線はチャージポンプの切り替え制御前、実線は制御後を示している。
発振器１２が動作し、チャージポンプ動作を開始してからチャージポンプ１１の出力ｖｂｇｎ信号が−ｖｄｄ／２に達するまでは、チャージポンプ能力を中で動作させる。負荷は、負荷検出回路１４で検出され、それはｖｂｇｎ信号が−ｖｄｄ／２に達したときの時間で判断される。チャージポンプの出力ｖｂｇｎ信号が−ｖｄｄ／２に達するまでの時間は、発振器１２のパルス信号ｃｋの発振回数をカウンタ７１でカウントすることにより計測して、その値ｃｏを比較器７２に送る。
比較器７２では、カウンタ７１のカウント数ｃｏが示す時間ＴＣが、次の（１）から（３）のどの条件に合致するかを判定する。
（１）ＴＣ≦Ｔ１
（２）Ｔ１＜ＴＣ≦Ｔ２
（３）Ｔ２＜ＴＣ
（１）の場合（図１２で言えば特性線ｃ）は、負荷が小さいと判断され、比較器７２の出力ｃｏｉは１となり、（２）の場合（図１２で言えば特性線ｂ）は、最適な負荷と判断され、出力ｃｏｉは２となり、（３）の場合（図１７で言えば特性線ａ）は、負荷が大きいと判断され、出力ｃｏｉは３となる。比較器７３は、チャージポンプ出力ｖｂｇｎが−ｖｄｄ／２に達するとレジスタ７４にｖｂｇｃ信号を出力する。
レジスタ７４の出力ｖｇは、チャージポンプの電流供給能力を決定する信号であり、能力大＝３、能力中＝２、能力小＝１である。レジスタ７４の初期値は２であり、チャージポンプ１１は能力中で動作しているが、チャージポンプ出力ｖｂｇｎ信号が−ｖｄｄ／２に達し、比較器７３出力ｖｂｇｃ信号がレジスタ７４に入力されると、レジスタはその時の比較器７２の出力ｃｏｉの値を記憶し、電流供給能力を変化させる。検出されたｖｇ信号を用いて、高電圧を発生させる方法は第１の実施例と同様である。
また、本変形例の消費電力は電流供給能力に応じたものとなる。以上のような制御を行うことにより、本変形例のチャージポンプは、チャージポンプ出力信号が−ｖｄｄ／２に達した時に負荷を検出し、検出した負荷に対して最適な電流供給能力として例えば図８に示すような大（Ｌ）、中（Ｍ）、小（Ｓ）の３段階の電流供給能力に自動制御される。また、その消費電力は電流供給能力に応じたものとなる。なお、正の高電圧を発生させる場合は、図９に示すチャージポンプ１１を用いることで実現できる。
本変形例の動作例として、発振器の発振電圧、発振周波数、及びチャージポンプの容量の３つの制御手段すべてを制御した場合をあげたが、実施例１で述べたと同様に３つの制御手段のうち１つまたは２つだけを制御して、電圧供給能力を制御してもよい。発振器の発振周波数のみを制御する場合は、電圧制御回路１３を用いずに発振器１２としてＰＬＬ（Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）回路を用い、その発振周波数を制御する。また、発振器の発振電圧のみを制御する場合は、発振器１２を図１０に示す構成にし、電圧レベル変換回路（ＬＳ）２８１の電圧を電圧制御回路１３の出力ｖｄｄｍを用いて制御する。
【実施例２】  図１３は、本発明の第２の実施例を示す図である。本実施例の半導体集積回路装置は、ＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する。図１３に示されるように、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路（ＬＫＤＥＴ）８１と、基板バイアス発生回路（ＶＢＧＥＮ）８２から構成される。リーク電流検出回路８１は、図１４に示されるようにゲート電圧を電源電位ＶｄｄとしたＰＭＯＳトランジスタと、ゲート電圧を接地電位ＶＳＳとしたＮＭＯＳトランジスタとを直列に接続した２個の回路９１、回路９２と、基板バイアス発生回路８２の出力ｖｂｇｎと接地電位とを分圧し、２種の電圧を生成する抵抗９４、抵抗９５と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点の電圧を比較する比較器（ＣＰ）９３とから構成される。抵抗９４と抵抗９５によって分圧された電圧は、それぞれ回路９１と回路９２のＮＭＯＳトランジスタの基板端子に入力される。
基板バイアス発生回路８２は、図１において電圧制御回路１３、負荷検出回路１４、電圧センサ１５、負荷１６を除いた構成、すなわち、チャージポンプ１１と発振器１２から構成されている。チャージポンプ１１としては第１の実施例で述べた図２の構成を用いることができる。発振器１２は、発振の動作及び停止をｅｎ信号により制御される。発振器１２としては、第１の実施例で述べた図３の構成を用いることができる。チャージポンプ１１はパルス信号ｃｋを受けて動作し、基板バイアスを発生する。発振器１２の動作及び停止を制御することにより、チャージポンプ１１は所望の負の高電圧を発生することができる。
本実施例の動作を説明する。リーク電流検出回路８１でＭＯＳトランジスタのリーク電流が検出される。ＭＯＳトランジスタのリーク電流検出方法は以下の通りである。リーク電流検出回路８１の回路９１に入力される電圧は、常に回路９２に入力される電圧より高い電圧となっている。よって、図２０のＭＯＳトランジスタのリーク電流の基板バイアス依存性より、基板バイアス発生回路８２の出力ｖｂｇｎがＯＶからｖｂ１までの間は、回路９１の出力電圧の方が回路９２の出力電圧より低い。しかし、さらに出力ｖｂｇｎ電圧が低下してｖｂ１以下になると、逆に回路９１の出力電圧の方が回路９２の出力電圧より高くなる。比較器９３は、回路９１と回路９２の関係が逆転するところを判定し、その結果を基板バイアス発生回路８２に出力し、リーク電流が最小となる基板バイアスを検出する。基板バイアス発生回路８２は、リーク電流検出回路８１の出力であるｅｎ信号を受けて、発振器１２の動作及び停止を制御することにより、基板バイアスｖｂｇｎを発生する。
以上の動作により、本実施例はＭＯＳトランジスタのリーク電流を最小にする基板バイアスを発生することができる。本実施例は、ＮＭＯＳ基板電圧を制御するため、Ｐウェルが分離されている必要があるが、それは例えば、Ｐ基板にアイソレーション用のＮ型ウエルを形成し、更にこのアイソレーション用のＮ型ウエル内に、ＮＭＯＳ用のＰウエルとＰＭＯＳ用のＮウエルを形成したトリプルウェル構造、或いは、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造といった周知のアイソレーション構造で実現可能である。
［第１変形例］
次に、本実施例の第１変形例について述べる。第１変形例は、ＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する場合である。
図１３と同様に、基板バイアス発生回路８２とリーク電流検出回路８１とから構成されるが、正の高電圧を生成するために基板バイアス発生回路８２を構成するチャージポンプ１１としては、図９に示した構成のチャージポンプを用いる。基板バイアス発生回路８２の出力は、ｖｂｇｐとする。
リーク電流検出回路８１の具体的回路構成は、図１５に示されるようにゲート電圧を電源電位ＶｄｄとしたＰＭＯＳトランジスタと、ゲート電圧を接地電位ＶＳＳとしたＮＭＯＳトランジスタとを直列に接続した２個の回路２４１、回路２４２と、基板バイアス発生回路８２の出力ｖｂｇｐと電源電位とを分圧し、２種の電圧を生成する抵抗２４４、抵抗２４５と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点の電圧を比較する比較器（ＣＰ）２４３とから構成される。抵抗２４４と抵抗２４５によって分圧された電圧は、それぞれ回路２４１と回路２４２のＰＭＯＳトランジスタの基板端子に入力される。
ＭＯＳトランジスタのリーク電流を検出する方法は、第２の実施例と同様に、基板バイアス回路の出力ｖｂｇｐの変化に対して回路２４１と回路２４２の出力電圧の大小関係が反転する電圧を検出する。この検出結果を基板バイアス発生回路８２に出力し、基板バイアス発生回路８２はＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして正の高電圧ｖｂｇｐを発生する。本変形例は、ＰＭＯＳ基板電圧を制御するため、Ｎウェルが分離されていればよいから、トリプルウェル構造、ＳＯＩ構造、Ｐ基板にＰＭＯＳ用のＮウェルを形成した構造、或いはＰ基板にＰＭＯＳ用のＮウェルとＮＭＯＳ用のＰウェルを形成した２重ウェル構造で実現可能である。
［第２変形例］
更に、本実施例の第２変形例について述べる。第２変形例は、ＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する場合の別の構成である。
第２変形例の構成は、図１６に示すように、高電圧を発生する高電圧発生回路（ＨＶＧＥＮ）１２１と、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路（ＬＫＤＥＴ）１２２と、高電圧発生回路１２１の出力ｖｂｇｎｈを降圧する降圧回路（ＶＲＥＧ）１２３とから構成される。
図１７に示すように、リーク電流検出回路１２２は、ゲート電圧を電源電位ＶｄｄとしたＰＭＯＳトランジスタと、ゲート電圧を接地電位ＶＳＳとしたＮＭＯＳトランジスタとを直列に接続したＮ個の回路（ＣＫＴ１〜ＣＫＴＮ）１０１と、Ｎ−１個の比較器（ＣＰ１〜ＣＰＮ−１）１０２と、高電圧発生回路１２１の出力電圧ｖｂｇｎｈと接地電圧ＶＳＳとを分圧する抵抗１０４と、比較器１０２の出力をエンコードするエンコーダ（ＥＮＣ）１０３から構成される。
回路１０１の各ＮＭＯＳトランジスタの基板端子には、抵抗１０４にて分圧された電圧がそれぞれ入力される。比較器１０２は、回路１０１内の隣合う２つの回路の出力電圧を比較し、比較した２つの回路の番号の若い方の出力電圧がもう一方の出力電圧より低ければ０を出力し、逆に番号の若い回路の出力電圧が高ければ１を出力する。
ここで、ＭＯＳトランジスタのリーク電流は、図２０に示すような特性を持っているから、比較器１０２は、比較器１から比較器Ｘ（０＜Ｘ＜Ｎ）までは０を出力し、リーク電流特性が逆転した回路を比較した比較器Ｘ＋１から比較器Ｎまでは１を出力する。
エンコーダ１０３は、比較器１０２の出力をエンコードし、０からＮまでの値をｅｎ信号として出力する。ｅｎ信号は検出したＭＯＳトランジスタのリーク電流情報を持った信号である。高電圧発生回路１２１は、負の高電圧を発生する。高電圧発生回路１２１の構成としては、例えば、図２の構成のチャージポンプを用いることができる。降圧回路１２３は、Ｎ段階に降圧する能力を持っており、ｅｎ信号を受けて、高電圧発生回路１２１で生成された負の高電圧ｖｂｇｎｈ信号をｅｎ信号に応じた電圧に降圧し、ｖｂｇｎ信号として出力する。例えば、降圧回路１２３の構成としては、ＤＣ−ＤＣコンバータやシリーズレギュレータがある。
以上の動作により、本変形例はＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する。尚、本変形例では高電圧発生回路１２１を用いずに、外部から直接高電圧を入力してもよい。本変形例の半導体集積回路装置も、図１３の構成と同様にＮＭＯＳ基板電圧を制御するため、Ｐウェルが分離されている必要があり、トリプルウェル構造或いはＳＯＩ構造を用いて実現できる。
［第３変形例］
また更に、本実施例の第３変形例について述べる。第３変形例は、ＭＯＳトランジスタのリーグ電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する場合の別の構成である。
ブロック構成は図１６と同じであり、高電圧を発生する高電圧発生回路１２１と、ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路１２２と、高電圧発生回路１２１の出力を降圧する降圧回路１２３とから構成されるが、高電圧発生回路１２１としては正の高電圧を生成するために、例えば、図９に示した構成のチャージポンプを用いる。高電圧発生回路１２１の出力は、ｖｂｇｐｈとする。
図１８に示すようにリーク電流検出回路１２２は、ゲート電圧を電源電位ＶｄｄとしたＰＭＯＳトランジスタと、ゲート電圧を接地電位ＶＳＳとしたＮＭＯＳトランジスタとを直列に接続したＮ個の回路（ＣＫＴ１〜ＣＫＴＮ）２６１と、Ｎ−１個の比較器（ＣＰ１〜ＣＰＮ−１）２６２と、高電圧発生回路１２１の出力電圧ｖｂｇｐｈと電源電圧とを分圧する抵抗２６４と、比較器２６２の出力をエンコードするエンコーダ２６３とから構成される。回路２６１の各ＰＭＯＳトランジスタの基板端子には、抵抗２６４にて分圧された電圧がそれぞれ入力される。比較器２６２は、回路２６１内の隣合う２つの回路の出力電圧を比較し、比較した２つの回路の番号の若い方の出力電圧がもう一方の出力電圧より高ければ、０を出力し、逆に番号の若い回路の出力電圧が低ければ、１を出力する。
ここで、ＭＯＳトランジスタのリーク電流は、図２０に示すようなリーク特性を持っているから、比較器２６２は、比較器１から比較器Ｘ（０＜Ｘ＜Ｎ）までは０を出力し、リーク電流特性が逆転した回路を比較した比較器Ｘ＋１から比較器Ｎまでは１を出力する。
エンコーダ２６３は、比較器２６２の出力をエンコードし、０からＮまでの値をｅｎ信号として出力する。ｅｎ信号は検出したＭＯＳトランジスタのリーク電流情報を持った信号である。降圧回路１２３は、Ｎ段階に降圧する能力を持っており、ｅｎ信号を受けて、高電圧発生回路１２１で生成された正の高電圧ｖｂｇｐｈ信号をｅｎ信号に応じた電圧に降圧し、ｖｂｇｐ信号として出力する。
以上の動作により、本変形例はＭＯＳトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する。尚、本変形例でも高電圧発生回路１２１を用いずに、外部から直接高電圧を入力してもよい。本変形例は、ＰＭＯＳ基板電圧を制御するため、Ｎウェルが分離されていればよいから、トリプルウェル構造、ＳＯＩ構造、或いは２重ウェル構造で実現可能である。
［第４変形例］
更に、本実施例の第４変形例について図１９を用いて述べる。第４変形例は、検出された負荷の大きさに最適な電流供給能力に制御し、かつＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスとして、正または負の高電圧を発生する。本変形例は図１９に示されるように、チャージポンプ（ＣＨＰ）１１、発振器（ＯＳＣ）１２、電圧制御回路（ＶＣＴＬ）１３、負荷検出回路（ＬＤＥＴ）１４、リーク電流検出回路（ＬＫＤＥＴ）８１を備え、負荷１６を駆動する。本変形例は、図１に示した第１の実施例の電圧センサ（ＶＳＥ）１５を、図１３に示した第２の実施例で述べたリーク電流検出回路８１に置き換えたものであり、リーク電流検出回路８１以外の回路動作は第１の実施例と同様である。
図１９の、チャージポンプ１１、発振器１２、電圧制御回路１３、負荷検出回路１４の動作により、第１の実施例で述べたように、負荷を検出し、その検出された負荷の大きさに最適な電流供給能力に制御される。さらに、本実施例で説明したように、リーク電流検出回路８１でリーク電流が検出され、リーク電流情報を持ったｅｎ信号を出力する。このｅｎ信号を用いることにより、本変形例では、検出された負荷の大きさに最適な電流供給能力に制御し、かつＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスとして、正または負の高電圧を発生する。
【産業上の利用可能性】  以上、説明してきたように本発明では、負荷を検出し、その負荷の大きさに最適な電流供給能力に制御される正または負の高電圧を、電流供給能力に応じた消費電力で発生する半導体集積回路装置を実現できる。
また、本発明では、ＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスを発生する半導体集積回路装置を実現できる。
更に、本発明では、検出された負荷の大きさに最適な電流供給能力に制御し、かつＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスとして正または負の高電圧を発生する半導体集積回路装置を実現できる。
【図１】
2004030191.tif 000003
【図２】
2004030191.tif 000004
【図３】
2004030191.tif 000005
【図４】
2004030191.tif 000006
【図５】
2004030191.tif 000007
【図６】
2004030191.tif 000008
【図７】
2004030191.tif 000009
【図８】
2004030191.tif 000010
【図９】
2004030191.tif 000011
【図１０】
2004030191.tif 000012
【図１１】
2004030191.tif 000013
【図１２】
2004030191.tif 000014
【図１３】
2004030191.tif 000015
【図１４】
2004030191.tif 000016
【図１５】
2004030191.tif 000017
【図１６】
2004030191.tif 000018
【図１７】
2004030191.tif 000019
【図１８】
2004030191.tif 000020
【図１９】
2004030191.tif 000021
【図２０】
2004030191.tif 000022
【手続補正書】
【提出日】平成15年2月24日(2003.2.24)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプ出力電圧を１個あるいは複数個の基準電圧と比較してチャージポンプ出力電圧をレベル分けする比較器と前記発振器のパルス信号の発振回数を計測するカウンタと該カウンタで計測されたカウント数が所定のカウント数に達した時の前記チャージポンプの出力電圧レベルを保持するレジスタを有して前記チャージポンプの負荷の大きさを検出する負荷検出回路と、前記チャージポンプの出力電圧を検出する電圧センサと、を備える半導体集積回路装置であって、前記チャージポンプを、前記負荷検出回路で検出された負荷の大きさに最適な電流供給能力に制御すると共に、電流供給能力に応じた消費電力で、正または負の高電圧を発生することを特徴とする半導体集積回路装置。
【請求項２】請求の範囲第１項記載の半導体集積回路装置において、
前記チャージポンプは、１個または複数個の容量と、該容量とチャージポンプとを接続するスイッチと、該スイッチを制御するデコーダとからなり、前記スイッチの切り替えによりチャージポンプの容量の大きさを変化させることを特徴とする半導体集積回路装置。
【請求項３】請求の範囲第１項記載の半導体集積回路装置において、
前記発振器は、ＣＭＯＳインバータ回路とＮＡＮＤ回路とのループ接続からなり、さらに前記発振器の発振電圧、あるいは発振周波数、あるいはその両方の動作及び停止を制御するための信号を備えることを特徴とする半導体集積回路装置。
【請求項４】請求の範囲第１項記載の半導体集積回路装置において、
前記電圧制御回路は、バイアス発生回路と、電源と電圧制御回路出力の間に並列に挿入されたＰＭＯＳトランジスタとＮＭＯＳトランジスタを有し、前記バイアス発生回路の出力により前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタのゲート電圧が制御され、降圧された電源電圧が出力されることを特徴とする半導体集積回路装置。
【請求項５】（削除）
【請求項６】請求の範囲第１項記載の半導体集積回路装置において、
前記負荷検出回路は、前記発振器のパルス信号の発振回数を計測するカウンタと、計測されたカウント数を１個あるいは複数個の基準カウント数と比較し、カウント数をレベル分けする第１比較器と、前記チャージポンプ出力電圧を基準電圧と比較する第２比較器と、前記チャージポンプ出力電圧が基準電圧に達した時のカウンタ数のレベルを保持するレジスタとを有することを特徴とする半導体集積回路装置。
【請求項７】ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、ＣＭＯＳ  ＬＳＩの基板端子にバイアス電圧を供給する基板バイアス発生回路とを有し、前記リーク電流検出回路は、前記バイアス電圧を変化させ前記リーク電流が減少傾向から増加傾向となる変化点を検出し、前記基板バイアス発生回路は、前記リーク電流検出回路の検出結果に基づいて前記基板バイアス発生回路が前記ＭＯＳトランジスタのリーク電流を最小とする基板バイアス電圧を発生することを特徴とする半導体集積回路装置。
【請求項８】請求の範囲第７項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した第１及び第２の回路と、前記基板バイアス発生回路の出力電圧と接地電位とを分圧し第１及び第２の電圧を生成する第１及び第２の抵抗と、前記第１及び第２の回路のＰＭＯＳトランジスタとＮＭＯＳトランジスタの各接続点の電圧を比較する比較器とを有し、前記第１及び第２の回路の各ＮＭＯＳトランジスタの基板端子に前記基板バイアス発生回路の出力電圧と接地電位とを分圧して生成した前記第１及び第２の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集積回路装置。
【請求項９】請求の範囲第７項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した第１及び第２の回路と、前記基板バイアス発生回路の出力電圧と接地電位とを分圧し第１及び第２の電圧を生成する第１及び第２の抵抗と、前記第１及び第２の回路のＰＭＯＳトランジスタとＮＭＯＳトランジスタの各接続点の電圧を比較する比較器とを有し、前記第１及び第２の回路の各ＰＭＯＳトランジスタの基板端子に前記基板バイアス発生回路の出力電圧と電源電圧とを分圧して生成した前記第１及び第２の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集積回路装置。
【請求項１０】請求の範囲第７項記載の半導体集積回路装置において、
前記基板バイアス発生回路は、動作及び停止を制御する機能を備えた発振器と、前記発振器出力を受けて基板バイアスを発生するチャージポンプとを有し、前記リーク電流検出回路の検出結果を受けて、前記発振器の動作及び停止を制御することにより、所要の高電圧を発生させることを特徴とする半導体集積回路装置。
【請求項１１】ＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路と、高電圧を発生する高電圧発生回路と、高電圧発生回路の出力電圧を降圧してＣＭＯＳ  ＬＳＩの基板端子にバイアス電圧を供給する降圧回路とを有し、前記リーク電流検出回路は、前記バイアス電圧を変化させ前記リーク電流が減少傾向から増加傾向となる変化点を検出し、前記基板バイアス発生回路は、前記リーク電流検出回路の検出結果に基づいて前記ＭＯＳトランジスタのリーク電流を最小に制御する基板バイアスを前記基板端子に供給することを特徴とする半導体集積回路装置。
【請求項１２】請求の範囲第１１項記載の半導体集積回路装置において、
前記リーク電流検出回路は、ゲート電圧を電源電位としたＰＭＯＳトランジスタと、ゲート電圧を接地電位としたＮＭＯＳトランジスタとを直列に接続した複数個の回路と、前記高電圧発生回路の出力電圧と接地電位とを分圧して複数種の電圧を生成するために直列接続した複数個の抵抗と、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点の電圧を比較する比較器を複数個と、該複数個の比較器の出力をエンコードするエンコーダを有し、前記複数個のＮＭＯＳトランジスタの基板端子に前記高電圧発生回路の出力電圧と接地電位とを分圧して生成した複数種の電圧をそれぞれ供給してトランジスタのリーク電流を最小に制御する基板バイアスを検出することを特徴とする半導体集積回路装置。
【請求項１３】請求の範囲第１項記載の半導体集積回路装置において、
前記電圧センサに代えてＭＯＳトランジスタのリーク電流を検出するリーク電流検出回路を設け、前記チャージポンプを、前記負荷検出回路により検出された負荷の大きさに最適な電流供給能力に制御すると共に、前記リーク電流検出回路の検出結果により前記正または負の高電圧をＭＯＳトランジスタのリーク電流を最小にする基板バイアス電圧に制御することを特徴とする半導体集積回路装置。
【請求項１４】請求の範囲第７項に記載の半導体集積回路装置において、
前記ＭＯＳトランジスタのリーク電流は、ゲート、ソース間電圧を０Ｖとしてトランジスタをオフ状態にした時の、基板印加電圧に依存して増減する電流であって、サブスレッショルド電流、ＰＮ接合電流、及びＧａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ電流を含む電流であることを特徴とする半導体集積回路装置。




【国際調査報告】
2004030191.tif 000023
2004030191.tif 000024
2004030191.tif 000025
2004030191.tif 000026