(57)【要約】ＣＰＵは、全ての電圧を生成する際のウエイト処理に必要とされる数十ｍｓ〜数百ｍｓのオーダーにも上る長時間をウエイト処理に割かなければならないために、その間は他の作業を行うことができず、液晶表示装置におけるＣＰＵの起動時の稼動効率が低いという課題があった。所定の電圧値をそれぞれ有する複数種類の電圧を発生させ、その発生させた電圧を出力する電圧発生出力回路５４３と、所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行うカウンタ回路５４１と、行われるカウント（カウント制御）に基づいて電圧を発生させるタイミングを管理する電圧発生タイミング管理回路５４２とを備えた液晶駆動電圧発生回路５４０である。
2004047068.tif 000002
【特許請求の範囲】
【請求項１】
所定の電圧値をそれぞれ有する複数種類の電圧を発生させ、その発生させた電圧を出力する電圧発生出力手段と、
所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行うカウンタ手段と、
前記行われるカウントに基づいて前記電圧を発生させるタイミングを管理する電圧発生タイミング管理手段とを備えた電圧生成回路。
【請求項２】
前記複数種類の電圧とは、表示装置における複数の回路を駆動するための前記回路ごとに定められた駆動用電圧である請求の範囲第１項記載の電圧生成回路。
【請求項３】
前記外部から入力されてくる制御信号とは、前記表示装置における複数の回路をコントロールするためのコントローラ回路から入力されてくる制御信号である請求の範囲第２項記載の電圧生成回路。
【請求項４】
前記所定の周期とは、前記表示装置における表示において利用されるフレーム周期である請求の範囲第２項記載の電圧生成回路。
【発明の詳細な説明】
【技術分野】  本発明は、たとえば、液晶表示装置に利用可能な電圧生成回路に関するものである。
【背景技術】  薄型、軽量、低電力であるという特長から、パソコンや携帯情報端末を始めとした各種ディスプレイに、液晶表示装置が広く用いられている。
ここで、従来の液晶表示装置の構成図である図６を参照しながら、従来の液晶表示装置（たとえば特開平９−２４３９９６号公報および特開平１１−２０２８４０号公報参照）の構成について説明する。
ここに、特開平９−２４３９９６号公報および特開平１１−２０２８４０号公報の全ての開示は、そっくりそのままここに引用（参照）することにより、一体化される。
従来の液晶表示装置は、ソースドライバ６６０、ゲートドライバ６５０を有する液晶表示パネル（マトリックス型液晶表示パネル）６７０と、液晶表示を行うために必要な電圧を生成する液晶駆動電圧発生回路６４０と、画像信号処理回路６３１、制御信号処理回路６３２を有するコントローラ回路６３０とを備えている。液晶表示装置のいわゆる本体部分は、図面上において破線で囲まれている上述の各手段を含む部分である。
つぎに、従来の液晶表示装置の構成についてより詳細に説明を行う。
入力電源６１０は、ＣＰＵ６２０、コントローラ回路６３０、液晶駆動電圧発生回路６４０を駆動させるための電源電圧を供給する手段である。
ＣＰＵ（中央演算処理装置）６２０は、液晶駆動電圧発生回路６４０における後述のウエイト時間の管理（ウェイト処理）を行う手段である。また、ＣＰＵ６２０は、コントローラ回路６３０に対して各信号処理の命令を送る手段である。
画像信号処理回路６３１は、液晶表示パネル６７０へ表示データを供給する手段である。
制御信号処理回路６３２は、液晶駆動電圧発生回路６４０、ゲートドライバ６５０及びソースドライバ６６０を制御する手段である。
液晶駆動電圧発生回路６４０は、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子（図示省略）のオン・オフ電圧、映像信号電圧、対向電圧等の液晶表示パネル６７０を駆動する為に必要な電圧を生成する手段である。
ゲートドライバ６５０は、コントローラ回路６３０より送られてくる同期信号に従って液晶駆動電圧発生回路６４０で生成した走査選択用電圧をゲート線へ印加する手段である。
ソースドライバ６６０は、コントローラ回路６３０より送られてくる映像信号を画素データに対応してソース線へ印加する手段である。
液晶表示パネル６７０は、画素データに対応した映像信号が各画素へ入力されることで液晶表示を行う手段である。
つぎに、従来の液晶表示装置の起動時の動作について説明を行う。
入力電源６１０よりＣＰＵ６２０、コントローラ回路６３０、液晶駆動電圧発生回路６４０に電源電圧が入力されて各々の手段が駆動可能となる。
駆動を開始したＣＰＵ６２０は、コントローラ回路６３０へ液晶表示の信号処理の命令を送る。
液晶表示の命令を受けたコントローラ回路６３０は、液晶駆動電圧発生回路６４０、ゲートドライバ６５０、ソースドライバ６６０へ制御信号を送る。
かくして、液晶駆動電圧発生回路６４０で生成された、各手段の駆動に必要な複数の液晶駆動用電圧が、ゲートドライバ６５０、ソースドライバ６６０、液晶表示パネル６７０へそれぞれ送られる。
ゲートドライバ６５０は、複数のゲート線を順次通って印加される走査信号を利用してスイッチング素子のオン／オフを行い、ソースドライバ６６０は、送られてくる映像信号と液晶表示パネル６７０内の対向電圧の電位差を利用して、液晶駆動による液晶表示を行う。
このように、液晶表示装置の駆動を行うために、液晶駆動電圧発生回路６４０で必要な様々な電圧が生成される。
ところで、このように様々な電圧を起動時に順次生成する際に、生成された電圧が安定する前に次の電圧の生成が行われ、もしこれらの電位が逆転した場合、液晶駆動電圧発生回路内でラッチアップ現象が発生し、電圧の生成が上手く行われず液晶表示が正常に行われないことがある。また、貫通電流が流れることで回路が破壊されてしまうことさえある。
そこで、起動時においては、生成された電位が安定して次の電圧の生成が開始されるまでにウエイト時間を設けている。
ここで、従来の液晶表示装置の、起動時における電圧生成を開始してから画像表示の処理を開始するまでの電圧立ち上げシーケンスを説明するための説明図である図３、および従来の液晶駆動電圧発生回路６４０が起動時において液晶駆動用電圧Ｖ３１〜Ｖ３５を生成するタイミングを説明するための説明図である図４を主として参照しながら、そのようなウエイト時間の管理についてより具体的に説明する。
ここに、図３〜４においては、Ｖ３１＝Ｖ３２＞Ｖ３３＞Ｖ３４＝Ｖ３５である場合が示されている。
従来の液晶表示装置においては、電位が安定し次の電圧の生成を開始するまでのウエイト時間の管理は、ＣＰＵ６２０にて行われていた。
コントローラ回路６３０より液晶駆動電圧発生回路６４０へＶ３１、Ｖ３２の電圧値設定が転送され、各々の電圧立ち上げが始まると同時に、ＣＰＵ６２０でウエイト処理Ｗ１が始まる。
ＣＰＵ６２０は、Ｖ３１、Ｖ３２の電位が安定するまで常時監視を行う。
Ｖ３１、Ｖ３２の電位が安定した後にＶ３３の電圧立ち上げが始まり、ＣＰＵ６２０は、ウエイト処理Ｗ１を終えてＶ３３に関するウエイト処理Ｗ２を行う。
Ｖ３３の電位安定後、Ｖ３４、Ｖ３５の電圧立ち上げと同時にＣＰＵ６２０のウエイト処理Ｗ３が始まる。
Ｖ３４、Ｖ３５の電位安定後にＣＰＵ６２０によるウエイト処理はすべて終了し、画像表示処理設定がＣＰＵ６２０からコントローラ回路６３０経由で転送され、画像表示処理が開始される。
なお、従来の液晶駆動電圧発生回路６４０が起動時において液晶駆動用電圧を生成するタイミングを説明するためのより詳細な説明図である図８に示されているように、Ｖ３１＝Ｖ３２の具体例はＡＶＤＤ＿ＣＰ（ＡＶＤＤ、ＶＣＯＭ、ＶＧＥオペアンプ電源）、ＶＧＧ＿ＣＰ（ＶＧＧオペアンプ電源）、ＶＥＥ＿ＣＰ（ＶＥＥオペアンプ電源）などであり、Ｖ３３の具体例はＡＶＤＤ（ソースドライバ用アナログ電源電圧）、ＶＧＧ（スイッチング素子オン電圧）、ＶＥＥ（スイッチング素子オフ電圧）などであり、Ｖ３４＝Ｖ３５の具体例はＶＣＯＭ（共通電位）、ＶＧＥ（ゲート補償用電源電圧）などである。
しかしながら、ＣＰＵ６２０は、全ての電圧を生成する際のウエイト処理に必要とされる数十ｍｓ〜数百ｍｓのオーダーにも上る長時間をウエイト処理に割かなければならないために、その間は他の作業を行うことができなくなってしまっていることに、本発明者は気付いた。
そして、結果的に、従来の液晶表示装置の起動時においては、ＣＰＵ６２０の稼動効率が非常に悪くなっていることを、本発明者は見抜いた。
【発明の開示】
本発明は、上記従来のこのような課題を考慮し、たとえば、液晶表示装置の起動時におけるＣＰＵの稼動効率をより向上させることができる電圧生成回路を提供することを目的とするものである。
第１の本発明は、所定の電圧値をそれぞれ有する複数種類の電圧を発生させ、その発生させた電圧を出力する電圧発生出力手段と、
所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行うカウンタ手段と、
前記行われるカウントに基づいて前記電圧を発生させるタイミングを管理する電圧発生タイミング管理手段とを備えた電圧生成回路である。
第２の本発明は、前記複数種類の電圧とは、表示装置における複数の回路を駆動するための前記回路ごとに定められた駆動用電圧である第１の本発明の電圧生成回路である。
第３の本発明は、前記外部から入力されてくる制御信号とは、前記表示装置における複数の回路をコントロールするためのコントローラ回路から入力されてくる制御信号である第２の本発明の電圧生成回路である。
第４の本発明は、前記所定の周期とは、前記表示装置における表示において利用されるフレーム周期である第２の本発明の電圧生成回路である。
第５の本発明は、第１の本発明の電圧生成回路と、
複数列のソース線と複数行のゲート線との交差部に対応して配置された複数の画素を有する表示パネルと、
前記複数列のソース線を駆動するためのソース線駆動用電圧を利用して前記複数列のソース線を駆動するソースドライバと、
前記複数列のゲート線を駆動するためのゲート線駆動用電圧を利用して前記複数列のゲート線を駆動するゲートドライバとを備えた表示装置である。
第６の本発明は、所定の電圧値をそれぞれ有する複数種類の電圧を発生させ、その発生させた電圧を出力する電圧発生出力ステップと、
所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行うカウントステップと、
前記行われるカウントに基づいて、前記電圧を発生させるタイミングを管理する電圧発生タイミング管理ステップとを備えた電圧生成方法である。
第７の本発明は、第６の本発明の電圧生成方法の、所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行うカウントステップと、前記行われるカウントに基づいて、前記電圧を発生させるタイミングを管理する電圧発生タイミング管理ステップとをコンピュータに実行させるためのプログラムである。
第８の本発明は、第７の本発明のプログラムを担持した記録媒体であって、コンピュータにより処理可能な記録媒体である。
【図面の簡単な説明】  図１は、本発明の実施の形態１の液晶表示装置の、起動時における電圧生成を開始してから画像表示の処理を開始するまでの電圧立ち上げシーケンスを説明するための説明図である。
図２は、本発明の実施の形態１の液晶駆動電圧発生回路５４０が起動時において液晶駆動用電圧Ｖ１１〜Ｖ１５を生成するタイミングを説明するための説明図である。
図３は、従来の液晶表示装置の、起動時における電圧生成を開始してから画像表示の処理を開始するまでの電圧立ち上げシーケンスを説明するための説明図である。
図４は、従来の液晶駆動電圧発生回路６４０が起動時において液晶駆動用電圧Ｖ３１〜Ｖ３５を生成するタイミングを説明するための説明図である。
図５は、本発明の実施の形態１の液晶表示装置の構成図である。
図６は、従来の液晶表示装置の構成図である。
図７は、本発明の実施の形態１の液晶駆動電圧発生回路５４０が起動時において液晶駆動用電圧を生成するタイミングを説明するためのより詳細な説明図である。
図８は、従来の液晶駆動電圧発生回路６４０が起動時において液晶駆動用電圧を生成するタイミングを説明するためのより詳細な説明図である。
【符号の説明】
５１０  入力電源
５２０  ＣＰＵ（中央演算処理装置）
５３０  コントローラ回路
５３１  画像信号処理回路
５３２  制御信号処理回路
５４０  液晶駆動電圧発生回路
５４１  カウンタ回路
５４２  電圧発生タイミング管理回路
５４３  電圧発生出力回路
５５０  ゲートドライバ
５６０  ソースドライバ
５７０  液晶表示パネル
６１０  入力電源
６２０  ＣＰＵ（中央演算処理装置）
６３０  コントローラ回路
６３１  画像信号処理回路
６３２  制御信号処理回路
６４０  液晶駆動電圧発生回路
６５０  ゲートドライバ
６６０  ソースドライバ
６７０  液晶表示パネル
【発明を実施するための最良の形態】  以下に、本発明の実施の形態について、図面を参照しつつ説明を行う。
（実施の形態１）
はじめに、本発明の実施の形態１の液晶表示装置の構成図である図５を主として参照しながら、本実施の形態の液晶表示装置の構成について説明する。
本実施の形態の液晶表示装置は、ソースドライバ５６０、ゲートドライバ５５０を有する液晶表示パネル（マトリックス型液晶表示パネル）５７０と、液晶表示を行うために必要な電圧を生成する液晶駆動電圧発生回路（ＤＣ−ＤＣ）５４０と、画像信号処理回路５３１、制御信号処理回路５３２を有するコントローラ回路５３０とを備えている。液晶表示装置のいわゆる本体部分は、図面上において破線で囲まれている上述の各手段を含む部分である。
本実施の形態の液晶表示装置の特徴は、制御信号処理回路５３２より液晶駆動電圧発生回路５４０に供給される所定の周期の制御信号が、液晶駆動電圧発生回路５４０の内部に設けられたカウンタ回路５４１によってカウントされ、各液晶駆動電圧毎に設定されたカウントに対応して、各液晶駆動電圧の生成・出力が行われる点にある。
従来の液晶表示装置においてはＣＰＵ６２０に常時監視を担当させていた液晶駆動電圧の電位安定までのウエイト処理が、本実施の形態の液晶表示装置においては、カウンタ回路５４１を利用して擬似的に実現可能である。したがって、ＣＰＵ５２０がウエイト処理や電圧の常時監視を行う必要はなく、液晶表示パネル５７０の画像表示の立ち上げを始めとした他の処理は電圧生成時に同時に実行できる。よって、本実施の形態の液晶表示装置の起動時におけるＣＰＵ５２０の稼動効率は、従来の場合に比べてかなり向上されるものである。
つぎに、本実施の形態の液晶表示装置の構成についてより詳細に説明を行う。
入力電源５１０は、入力電源６１０と同様、ＣＰＵ５２０、コントローラ回路５３０、液晶駆動電圧発生回路５４０を駆動させるための電源電圧を供給する手段である。
ＣＰＵ（中央演算処理装置）５２０は、コントローラ回路５３０に対して各信号処理の命令を送る手段である。
画像信号処理回路５３１は、画像信号処理回路６３１と同様、液晶表示パネル５７０へ表示データを供給する手段である。
制御信号処理回路５３２は、液晶駆動電圧発生回路５４０に所定の周期の制御信号を供給する手段である。また、制御信号処理回路５３２は、液晶駆動電圧発生回路５４０、ゲートドライバ５５０及びソースドライバ５６０を制御する手段である。
液晶駆動電圧発生回路５４０は、制御信号処理回路５３２によって供給される所定の周期の制御信号をカウントするカウンタ回路５４１と、各液晶駆動電圧毎に設定されたカウントに対応して各液晶駆動電圧の生成・出力を行うための電圧発生出力回路５４３と、設定されたカウントに基づいて各液晶駆動電圧を発生させるタイミングを管理する電圧発生タイミング管理回路５４２とを有する手段である。駆動電圧の生成・出力安定制御には数十ｍｓ〜数百ｍｓを要するので、カウンタ回路５４１の回路構成の最小化という観点から、液晶表示装置においては必須のフレーム周期の制御信号を、この所定の周期の制御信号としても使用する。また、液晶駆動電圧発生回路５４０は、スイッチング素子（図示省略）のオン・オフ電圧、映像信号電圧、対向電圧等の液晶表示パネル５７０を駆動する為に必要な電圧を生成する手段である。
ゲートドライバ５５０は、ゲートドライバ６５０と同様、コントローラ回路５３０より送られてくる同期信号に従って液晶駆動電圧発生回路５４０で生成した走査選択用電圧をゲート線へ印加する手段である。
ソースドライバ５６０は、ソースドライバ６６０と同様、コントローラ回路５３０より送られてくる映像信号を画素データに対応してソース線へ印加する手段である。
液晶表示パネル５７０は、液晶表示パネル６７０と同様、画素データに対応した映像信号が各画素へ入力されることで液晶表示を行う手段である。
なお、電圧発生出力回路５４３は本発明の電圧発生出力手段に対応し、カウンタ回路５４１は本発明のカウンタ手段に対応し、電圧発生タイミング管理回路５４２は本発明の電圧発生タイミング管理手段に対応し、液晶駆動電圧発生回路５４０は本発明の電圧生成回路に対応する。また、本実施の形態の液晶表示装置は、本発明の表示装置に対応する。また、ゲートドライバ５５０、ソースドライバ５６０、液晶表示パネル５７０を含む手段は、本発明の複数の回路に対応する。
つぎに、本発明の実施の形態１の液晶表示装置の、起動時における電圧生成を開始してから画像表示の処理を開始するまでの電圧立ち上げシーケンスを説明するための説明図である図１、および本発明の実施の形態１の液晶駆動電圧発生回路５４０が起動時において液晶駆動用電圧Ｖ１１〜Ｖ１５を生成するタイミングを説明するための説明図である図２を主として参照しながら、本実施の形態の液晶表示装置の起動時の動作について説明を行う。
なお、本実施の形態の液晶表示装置の起動時の動作について説明を行いながら、本発明の電圧生成方法の一実施の形態についても説明を行う。
ここに、図１〜２においては、Ｖ１１＝Ｖ１２＞Ｖ１３＞Ｖ１４＝Ｖ１５である場合が示されている。なお、本実施の形態においては、各回路の駆動用電圧が電圧値の大きい順に立ち上げられていくが、電圧立ち上げシーケンスの順序と電圧値の大小順序とが一致していなくてもよいことはもちろんである。
また、図１〜２において、Ｃ１はＶ１１、Ｖ１２の生成開始のカウントタイミングであり、Ｃ２はＶ１３の生成開始のカウントタイミングであり、Ｃ３はＶ１４、Ｖ１５の生成開始のカウントタイミングであり、Ｃ４は画像表示処理が開始されるカウントタイミングであり、ｔ１はＣ１−Ｃ２間の時間間隔であり、ｔ２はＣ２−Ｃ３間の時間間隔であり、ｔ３はＣ３−Ｃ４間の時間間隔である。
時間間隔ｔ１〜ｔ３は、制御信号周期の整数倍である。そして、Ｃ１−Ｃ２間、Ｃ２−Ｃ３間、Ｃ３−Ｃ４間のそれぞれの制御信号のカウント数は、ｔ１〜ｔ３がそれぞれ前述した従来のウエイト処理Ｗ１〜Ｗ３に必要な時間の近似となるように、液晶駆動電圧発生回路４で設定可能である。Ｖ１１〜Ｖ１５は、この順に従来のＶ３１〜Ｖ３５に対応している。
さて、前述したように、コントローラ回路５３０から液晶駆動電圧発生回路５４０へ送られる制御信号は一定の周期を持つ制御信号であり、液晶駆動電圧発生回路５４０内部のカウンタ回路５４１ではその周期に基づくカウントが行われる。
より具体的に述べると、Ｖ１１、Ｖ１２の生成が、液晶駆動電圧発生回路５４０においてＣ１のカウントと同時に開始される。
Ｖ１１、Ｖ１２の生成が開始されてからＣ２に達すると、液晶駆動電圧発生回路５４０においてＶ１３の生成が開始される。
Ｃ３に達すると、液晶駆動電圧発生回路５４０においてＶ１４、Ｖ１５の生成が開始される。
Ｃ４に達すると、画像表示処理設定がＣＰＵ５２０からコントローラ回路５３０経由で転送され、画像表示処理が開始される。
なお、本発明の実施の形態１の液晶駆動電圧発生回路５４０が起動時において液晶駆動用電圧を生成するタイミングを説明するためのより詳細な説明図である図７に示されているように、Ｖ１１＝Ｖ１２の具体例はＡＶＤＤ＿ＣＰ（ＡＶＤＤ、ＶＣＯＭ、ＶＧＥオペアンプ電源）、ＶＧＧ＿ＣＰ（ＶＧＧオペアンプ電源）、ＶＥＥ＿ＣＰ（ＶＥＥオペアンプ電源）などであり、Ｖ１３の具体例はＡＶＤＤ（ソースドライバ用アナログ電源電圧）、ＶＧＧ（スイッチング素子オン電圧）、ＶＥＥ（スイッチング素子オフ電圧）などであり、Ｖ１４＝Ｖ１５の具体例はＶＣＯＭ（共通電位）、ＶＧＥ（ゲート補償用電源電圧）などである。
また、Ｃ１−Ｃ２間の制御信号のカウント数の具体例は５であり、Ｃ２−Ｃ３間の制御信号のカウント数の具体例は４である（図２、７参照）。
以上においては、本実施の形態１について詳細に説明した。
（Ａ）なお、本発明の表示パネルは、上述した本実施の形態においては、液晶表示パネル５７０であった。しかし、これに限らず、たとえば、本発明の表示パネルは、ＥＬ（エレクトロルミネッセンス）表示パネルなど他のマトリックス方式の表示パネルであってもよい。
（Ｂ）また、本発明の電圧発生出力手段は、上述した本実施の形態においては、電圧発生出力回路５４３であった。しかし、これに限らず、要するに、本発明の電圧発生出力手段は、所定の電圧値をそれぞれ有する複数種類の電圧を発生させ、その発生させた電圧を出力する手段であればよい。
（Ｃ）また、本発明のカウンタ手段は、上述した本実施の形態においては、カウンタ回路５４１であった。しかし、これに限らず、要するに、本発明のカウンタ手段は、所定の周期を有する外部から入力されてくる制御信号に基づいてカウントを行う手段であればよい。
なお、本発明のカウンタ手段は、上述した本実施の形態においては、液晶駆動電圧発生回路（ＤＣ−ＤＣ）５４０内に設けられていた。しかし、これに限らず、本発明のカウンタ手段は、たとえば、コントローラ回路６３０内に設けられていてもよいし、ＣＰＵ（中央演算処理装置）６２０内に設けられていてもよい。
また、本発明の制御信号は、上述した本実施の形態においては、フレーム周期の制御信号（いわゆるフレーム制御信号）であった。しかし、これに限らず、要するに、本発明の制御信号は、同様に所定の周期を制御できる信号であればよい。
（Ｄ）また、本発明の電圧発生タイミング管理手段は、上述した本実施の形態においては、電圧発生タイミング管理回路５４２であった。しかし、これに限らず、要するに、本発明の電圧発生タイミング管理手段は、行われるカウント（カウント制御）に基づいて電圧を発生させるタイミングを管理する手段であればよい。
（Ｅ）また、本発明のプログラムは、上述した本発明の電圧生成方法の全部または一部のステップ（または、工程、動作、作用等）の動作をコンピュータにより実行させるためのプログラムであって、コンピュータと協働して動作するプログラムである。
また、本発明の記録媒体は、上述した本発明の電圧生成方法の全部または一部のステップ（または、工程、動作、作用等）の全部または一部の動作をコンピュータにより実行させるためのプログラムを担持した記録媒体であり、コンピュータにより読み取り可能かつ、読み取られた前記プログラムが前記コンピュータと協動して前記動作を実行する記録媒体である。
なお、本発明の上記「一部のステップ（または、工程、動作、作用等）」とは、それらの複数のステップの内の、一つまたは幾つかのステップを意味する。
また、本発明の上記「ステップ（または、工程、動作、作用等）の動作」とは、前記ステップの全部または一部の動作を意味する。
また、本発明のプログラムの一利用形態は、コンピュータにより読み取り可能な記録媒体に記録され、コンピュータと協働して動作する態様であっても良い。
また、本発明のプログラムの一利用形態は、伝送媒体中を伝送し、コンピュータにより読みとられ、コンピュータと協働して動作する態様であっても良い。
また、記録媒体としては、ＲＯＭ等が含まれ、伝送媒体としては、インターネット等の伝送媒体、光・電波・音波等が含まれる。
また、上述した本発明のコンピュータは、ＣＰＵ等の純然たるハードウェアに限らず、ファームウェアや、ＯＳ、更に周辺機器を含むものであっても良い。
なお、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。
このように、液晶駆動電圧発生回路で制御信号の所定の周期毎のカウントを行い、制御信号周期の整数倍の時間で擬似的に電圧安定までのウエイト処理を行うことで、ＣＰＵによる電圧生成時のウエイト処理の常時監視が不要となる。したがって、ＣＰＵの作業効率が格段に上がり、演算の高速処理が可能となり、液晶表示パネルへの画像表示の立ち上げを始めとした他の処理作業を電圧生成と同時に行うことが可能となる。
もちろん、本発明の電圧生成回路は、表示制御回路内にクロック異常検出能を有し、内部のカウンタ回路で外部から供給されるクロック信号をカウントし、（１）カウント数が零である場合は電源供給を停止し、（２）カウント数が非零の異常値である場合は表示データを白または黒に固定し送出するような回路（たとえば特開２００２−２０７４５８号公報参照）とは異なる。
ここに、特開２００２−２０７４５８号の全ての開示は、そっくりそのままここに引用（参照）することにより、一体化される。
【産業上の利用可能性】  以上述べたところから明らかなように、本発明は、液晶表示装置の起動時におけるＣＰＵの稼動効率をより向上させることができるという長所を有する。
【図１】
2004047068.tif 000003
【図２】
2004047068.tif 000004
【図３】
2004047068.tif 000005
【図４】
2004047068.tif 000006
【図５】
2004047068.tif 000007
【図６】
2004047068.tif 000008
【図７】
2004047068.tif 000009
【図８】
2004047068.tif 000010
【国際調査報告】
2004047068.tif 000011
2004047068.tif 000012
2004047068.tif 000013
2004047068.tif 000014