(57)【特許請求の範囲】
【請求項１】
主信号経路と自動補正フィードバックループとを備えるチョッパ安定化増幅器であって、
前記主信号経路が、
差動入力信号を受信して、チョッピングクロックに応答して、前記入力信号をチョッピングする入力チョッピング回路であって、前記チョッピングされた入力信号が、前記入力チョッピング回路の出力において提供される、入力チョッピング回路と、
その入力において前記入力チョッピング回路の出力を受信して、その入力によって異なる第１の差動出力を生み出すために接続された第１の相互コンダクタンス増幅器と、
前記第１の相互コンダクタンス増幅器から前記第１の差動出力を受信して、前記チョッピングクロックに応答して、前記第１の差動出力をチョッピングする出力チョッピング回路であって、前記チョッピングされた第１の差動出力信号が、前記出力チョッピング回路の出力において提供される、出力チョッピング回路と、
その入力において前記出力チョッピング回路の出力を受信して、その入力によって異なる出力を生み出すために接続された第２の相互コンダクタンス増幅器と、
を備え、
前記自動補正フィードバックループが、
その入力において前記出力チョッピング回路の出力を受信して、その入力によって異なる第３の差動出力を生み出すために接続された第３の相互コンダクタンス増幅器と、
前記第３の相互コンダクタンス増幅器から前記第３の差動出力を受信して、前記チョッピングクロックに応答して、前記第３の差動出力をチョッピングする第３のチョッピング回路であって、前記チョッピングされた第３の差動出力信号が、前記第３のチョッピング回路の出力において提供される、第３のチョッピング回路と、
前記チョッピングされた第３の差動出力信号内に存在するＡＣ成分を実質的に削減して、出力において前記第３のチョッピング回路の出力のフィルタリングされたバージョンを提供するように、前記第３のチョッピング回路の出力をフィルタリングするように構成されたフィルタと、
その入力において前記第３のチョッピング回路の出力の前記フィルタリングされたバージョンを受信して、その入力によって異なる第４の差動出力を生み出すために接続された第４の相互コンダクタンス増幅器であって、前記第４の差動出力が、前記第１の差動出力に結合された第４の相互コンダクタンス増幅器と、
を備え、
前記自動補正フィードバックループが、相互コンダクタンス増幅器関連のオフセット電圧と、通常なら、前記出力チョッピング回路の出力内に存在し得るオフセット電圧誘起リップルとを抑圧するように構成された、チョッパ安定化増幅器。
【請求項２】
前記フィルタがスイッチト・キャパシタ・ノッチ・フィルタである、請求項１に記載のチョッパ安定化増幅器。
【請求項３】
前記スイッチト・キャパシタ・ノッチ・フィルタが、前記チョッピングクロックと同じ周波数を有し、前記チョッピングクロックに関して９０度位相シフトされたクロックを用いて時間測定される、請求項２に記載のチョッパ安定化増幅器。
【請求項４】
前記スイッチト・キャパシタ・ノッチ・フィルタが、
第１の入力端末および第２の入力端末ならびに第１の出力端末および第２の出力端末と、
前記第１の入力端末と第１のキャパシタンスとの間で接続された第１のスイッチと、
前記第１の出力端末と前記第１のキャパシタンスとの間で接続された第２のスイッチと、
前記第１の入力端末と第２のキャパシタンスとの間で接続された第３のスイッチと、
前記第１の出力端末と前記第２のキャパシタンスとの間で接続された第４のスイッチと、
前記第２の入力端末と第３のキャパシタンスとの間で接続された第５のスイッチと、
前記第２の出力端末と前記第３のキャパシタンスとの間で接続された第６のスイッチと、
前記第２の入力端末と第４のキャパシタンスとの間で接続された第７のスイッチと、
前記第２の出力端末と前記第４のキャパシタンスとの間で接続された第８のスイッチとを備え、
前記スイッチト・キャパシタ・ノッチ・フィルタ・クロックが、「事実どおりの」（ＳＣＮＦ）バージョンと「補償」（ＳＣＮＦ￣；ただしＳＣＮＦ￣はＳＣＮＦの反転（否定）を示す。）バージョンとを備え、ＳＣＮＦが高く、ＳＣＮＦ￣が低いとき、前記第１のスイッチ、前記第４のスイッチ、前記第５のスイッチ、および前記第８のスイッチが閉鎖され、前記第２のスイッチ、前記第３のスイッチ、前記第６のスイッチ、および前記第７のスイッチが開放し、ＳＣＮＦ￣が高く、ＳＣＮＦが低いとき、前記第１のスイッチ、前記第４のスイッチ、前記第５のスイッチ、および前記第８のスイッチが開放し、前記第２のスイッチ、前記第３のスイッチ、前記第６のスイッチ、および前記第７のスイッチが閉鎖される、請求項３に記載のチョッパ安定化増幅器。
【請求項５】
前記フィルタが低域フィルタである、請求項１に記載のチョッパ安定化増幅器。
【請求項６】
その入力において前記差動入力信号を受信して、その入力によって異なる出力を生み出すために接続され、前記第２の相互コンダクタンス増幅器の前記出力に結合されたフィードフォワード相互コンダクタンス増幅器と、
その入力において前記第２の相互コンダクタンス増幅器の前記出力を受信して、その入力によって異なる出力を生み出すために接続されたバッファ増幅器と、
前記チョッパ安定化増幅器に周波数補償を提供するために接続された補償ネットワークと
をさらに備える、請求項１に記載のチョッパ安定化増幅器。
【請求項７】
前記補償ネットワークが、入れ子型ミラー補償ネットワークである、請求項６に記載のチョッパ安定化増幅器。
【請求項８】
前記補償ネットワークが、
前記バッファ増幅器の前記出力と前記第２の相互コンダクタンス増幅器の１つの入力との間で接続された第１のキャパシタと、
前記第２の相互コンダクタンス増幅器の前記その他の入力と回路共通ポイントとの間で接続された第２のキャパシタと、
前記バッファ増幅器の前記入力と前記出力との間で接続された第３のキャパシタとを備える、請求項６に記載のチョッパ安定化増幅器。
【請求項９】
前記増幅器が、前記増幅器の残留入力参照オフセット電圧（Ｖｏｓ＿ｒｅｓ）が
Ｖｏｓ＿ｒｅｓ＝（Ｖｏｓ２＋Ｖｏｓｆ＊Ａｆ／Ａ２＋Ｖｏｓ４／Ａ３）／Ａ１
によってもたらされるように構成され、式中、Ｖｏｓ２、Ｖｏｓｆ、およびＶｏｓ４が、それぞれ、前記第２の相互コンダクタンス増幅器、前記フィードフォワード増幅器、および前記第４の相互コンダクタンス増幅器に関連する初期オフセット電圧であり、Ａ１、Ａ２、Ａ３、およびＡｆが、前記第１の相互コンダクタンス増幅器、前記第２の相互コンダクタンス増幅器、前記第３の相互コンダクタンス増幅器、および前記フィードフォワード相互コンダクタンス増幅器に関連する利得値である、請求項６に記載のチョッパ安定化増幅器。
【請求項１０】
前記増幅器が、前記第１の相互コンダクタンス増幅器に関連するＤＣオフセット電圧が、前記第１の相互コンダクタンス増幅器の前記出力において、前記出力チョッピング回路によってＡＣ電圧に変換される非ゼロＤＣ電圧として出現するように構成され、前記ＡＣ電圧が、前記第３の相互コンダクタンス増幅器によって増幅されて、前記第３のチョッピング回路によってＤＣ電圧に変換され、前記ＤＣ電圧が、前記第１の相互コンダクタンス増幅器に関連する前記ＤＣオフセット電圧によって誘起された前記第１の相互コンダクタンス増幅器の前記出力において前記非ゼロＤＣ電圧を抑圧するように、前記ＤＣ電圧が前記第１の差動出力に供給し戻される、請求項１に記載のチョッパ安定化増幅器。
【請求項１１】
前記増幅器が、前記第３の相互コンダクタンス増幅器に関連するＤＣオフセット電圧が、前記第３の相互コンダクタンス増幅器の前記出力において前記第３のチョッピング回路によってＡＣ信号に変換された非ゼロＤＣ電圧として出現するように構成され、前記フィルタが、前記ＤＣオフセット電圧によって、前記チョッピングされた第３の差動出力信号内に存在する前記ＡＣ信号の大きさを実質的に削減するように、前記第３のチョッピング回路の出力をフィルタリングするように構成された、請求項１に記載のチョッパ安定化増幅器。
【請求項１２】
前記増幅器が、前記第４の相互コンダクタンス増幅器に関連するＤＣオフセット電圧または前記フィルタ内の不完全部分が、前記第４の相互コンダクタンス増幅器の前記出力において非ゼロＤＣ電圧として出現するように構成され、前記自動補正フィードバックループが、前記ＤＣオフセット電圧または前記フィルタ内の前記不完全部分によって誘起された前記非ゼロＤＣ電圧を抑制するように構成された、請求項１に記載のチョッパ安定化増幅器。
【請求項１３】
主信号経路と自動補正フィードバックループとを備えたチョッパ安定化増幅器であって、
前記主信号経路が、
差動入力信号を受信して、チョッピングクロックに応答して、前記入力信号をチョッピングする入力チョッピング回路であって、前記チョッピングされた入力信号が、前記入力チョッピング回路の出力において提供される、入力チョッピング回路と、
その入力において前記入力チョッピング回路の出力を受信して、その入力によって異なる第１の差動出力を生み出すために接続された第１の相互コンダクタンス増幅器と、
前記第１の相互コンダクタンス増幅器から前記第１の差動出力を受信して、前記チョッピングクロックに応答して、前記第１の差動出力をチョッピングする出力チョッピング回路であって、前記チョッピングされた第１の差動出力信号が、前記出力チョッピング回路の出力において提供される出力チョッピング回路と、
その入力において前記出力チョッピング回路の出力を受信して、その入力によって異なる出力を生み出すために接続された第２の相互コンダクタンス増幅器と
を備え、
前記自動補正フィードバックループが、
前記第１の相互コンダクタンス増幅器から前記第１の差動出力を受信して、前記チョッピングクロックに応答して、前記第１の差動出力をチョッピングする第３のチョッピング回路であって、前記チョッピングされた第１の差動出力信号が、前記第３のチョッピング回路の出力において提供される第３のチョッピング回路と、
その入力において前記第３のチョッピング回路の出力を受信して、その入力によって異なる第３の差動出力を生み出すために接続された第３の相互コンダクタンス増幅器と、
前記第３の相互コンダクタンス増幅器から前記第３の差動出力を受信して、前記チョッピングクロックに応答して、前記第３の差動出力をチョッピングする第４のチョッピング回路であって、前記チョッピングされた第３の差動出力信号が、前記第４のチョッピング回路の出力において提供される第４のチョッピング回路と、
前記チョッピングされた第３の差動出力信号内に存在する前記ＡＣ成分を実質的に削減して、出力において、前記第４のチョッピング回路の出力のフィルタリングされたバージョンを提供するように、前記第４のチョッピング回路の出力をフィルタリングするように構成されたフィルタと、
その入力において前記第４のチョッピング回路の出力の前記フィルタリングされたバージョンを受信して、その入力によって異なる第４の差動出力を生み出すために接続された第４の相互コンダクタンス増幅器であって、前記第４の差動出力が、前記第１の差動出力に結合された第４の相互コンダクタンス増幅器と
を備え、
前記自動補正フィードバックループが、相互コンダクタンス増幅器関連のオフセット電圧と、通常なら、前記出力チョッピング回路の出力内に存在し得るオフセット電圧誘起リップルとを抑圧するように構成された、チョッパ安定化増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本出願は、２００８年９月１１日に出願された、Ｙｏｓｈｉｎｏｒｉ  ＫｕｓｕｄａおよびＴｈｏｍａｓ  Ｌ．Ｂｏｔｋｅｒに対する仮特許出願第６１／１９１，９１９号の利益を主張する。
【０００２】
[0002]本発明は、全体的に、チョッパ安定化増幅器に関し、より詳細には、かかる増幅器内のオフセットおよびリップルを削減するための手段に関する。
【背景技術】
【０００３】
[0003]演算増幅器は、電子回路においてユビキタスである。いくつかの応用例では、演算増幅器が非常に低い入力オフセット電圧を有することは必須である。これを達成するために、２つの技法が一般に用いられる。すなわち、オートゼロイング（ａｕｔｏ−ｚｅｒｏｉｎｇ）およびチョッパ安定化である。しかし、これらの技法は両方とも欠点を有する。例えば、オートゼロイングは、結果として、エイリアシングにより帯域内雑音を増大させる可能性があり、一方、チョッパ安定化は、結果として、出力電圧内で出現するチョッピング周波数においてリップルを生じさせる可能性がある。
【０００４】
[0004]従来のチョッパ安定化増幅器が図１に示される。チョッピングスイッチ１０、１２のセットは、相互コンダクタンス増幅器Ｇｍ１に加えられた入力をチョッピングし、チョッピングスイッチ１４、１６のセットは、Ｇｍ１の出力をチョッピングし、出力増幅器Ｇｍ２は、増幅器の出力Ｖｏｕｔを生み出すために、Ｇｍ１のチョッピングされた出力を統合する。チョッピングスイッチは、相補クロック信号「Ｃｈｏｐ」および「Ｃｈｏｐ＿Ｉｎｖ」を用いて操作され、「Ｃｈｏｐ」が高いとき、スイッチ１０および１４は閉鎖され、スイッチ１２および１６は開放し、「Ｃｈｏｐ＿Ｉｎｖ」が高いとき、スイッチ１０および１４は開放し、スイッチ１２および１６は閉鎖される。理想的には、Ｇｍ１の入力オフセット電圧はゼロであり、この場合、チョッピングスイッチ１０および１２は、入力電圧をＡＣ信号に変換し、スイッチ１４および１６は、リップルがＶｏｕｔ内に存在しないようにＡＣ信号をＤＣに変換し戻す。しかし、実際には、Ｇｍ１は、図１において、電圧Ｖｏｓ１として表される非ゼロ入力オフセット電圧を有することになる。これは、結果として、（図１に示されるように）出力スペクトル内に、チョッピングクロックおよび複数のチョッピングクロックの周波数で周波数成分が出現する状態で、Ｖｏｕｔ内にリップル電圧を誘起させる。
【０００５】
[0005]チョッパ安定化増幅器に関連するチョッピング関連のリップルを削減するために、いくつかの方法が使用されている。非特許文献１に記載される１つの方法は、信号経路内にサンプル・アンド・ホールド（Ｓ／Ｈ）回路を用い、波形がゼロを交差するたびに、信号をサンプリングすることによって、リップルが削減される。しかし、Ｓ／Ｈ回路は、増幅器の周波数応答に追加の極を加え、周波数補償を困難にする。
【０００６】
[0006]もう１つの手法は、フィルタがリップルを削減するよう操作される状態で、チョッピングスイッチに続いて増幅器の信号経路内にスイッチト・キャパシタ・ノッチ・フィルタが挿入される、Ｂｕｒｔらに対する米国特許第７，２９２，０９５号において議論される。しかし、フィルタの入力側に存在するリップルは、補償キャパシタを経由して増幅器の出力に結合される可能性がある。
【０００７】
[0007]さらに別の技法は、チョッピングされた入力信号を受信する相互コンダクタンス増幅器に関連する入力オフセット電圧によって生じる、信号経路内のリップルを抑圧するために、フィードバックループを使用する。この手法は、例えば、非特許文献２において例示される。しかし、ループのフィードバック増幅器に関連する入力オフセット電圧を抑圧するための手段は提供されない。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ａ．Ｂａｋｋｅｒ、Ｊ．Ｈ．Ｈｕｉｊｓｉｎｇ、”Ａ  ＣＭＯＳ  Ｃｈｏｐｐｅｒ  Ｏｐａｍｐ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｌｏｗ−Ｐａｓｓ  Ｆｉｌｔｅｒ”、Ｐｒｏｃ．ＥＳＳＣＩＲＣ、１９９７年
【非特許文献２】Ｋ．Ａ．Ａ．Ｍａｋｉｎｗａ、”Ｔ４：Ｄｙｎａｍｉｃ  Ｏｆｆｓｅｔ−Ｃａｎｃｅｌｌａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｉｎ  ＣＭＯＳ”、ＩＳＳＣＣ  ２００７年、４９頁
【発明の概要】
【０００９】
[0008]フィードバックループが、入力オフセット電圧効果と、通常なら、増幅器の出力内で出現することになるオフセット電圧誘起リップルの両方を克服するという点で、上で述べられたいくつかの問題を克服する、自動補正フィードバックループを備えたチョッパ安定化増幅器が提示される。
【００１０】
[0009]本発明のチョッパ安定化増幅器は、チョッピングクロックに応答して、差動入力信号をチョッピングする入力チョッピング回路と、チョッピングされた入力信号を受信して、応答して、第１の差動出力を生み出す第１の相互コンダクタンス増幅器と、チョッピングクロックに応答して、第１の差動出力をチョッピングする出力チョッピング回路と、チョッピングされた第１の差動出力を受信して、応答して、異なる出力を生み出す第２の相互コンダクタンス増幅器とを含む主信号経路を含む。
【００１１】
[0010]自動補正フィードバックループは、好ましくは、その入力において、チョッピングされた第１の差動出力を受信するために接続され、応答して、第３の差動出力を生み出す第３の相互コンダクタンス増幅器と、チョッピングクロックに応答して、第３の差動出力をチョッピングする第３のチョッピング回路と、信号内に存在する任意のオフセット電圧誘起ＡＣ成分を実質的に削減するように、チョッピングされた第３の差動出力をフィルタリングするように構成されたフィルタと、その入力において、フィルタリングされた出力を受信し、応答して、第４の差動出力を生み出す第４の相互コンダクタンス増幅器とを含む。第４の差動出力は、フィードバックループの出力であり、第１の差動出力に結合され、それによって、主信号経路内に結合される。適切に構成されたとき、自動補正フィードバックループは、相互コンダクタンス増幅器関連のオフセット電圧と、通常なら、増幅器の出力内に存在し得るオフセット電圧誘起リップルとを抑圧するように動作する。
【００１２】
[0011]フィルタは、チョッピングクロックと同じ周波数を有するが、チョッピングクロックに関して９０度位相シフトされたクロック信号を用いて時間測定される（ｃｌｏｃｋｅｄ）スイッチト・キャパシタ・ノッチ・フィルタであることが好ましいが、その他のタイプのフィルタも使用され得る。
【００１３】
[0012]本発明のこれらのおよびその他の特徴、態様、ならびに利点は、以下の図面、詳細な説明、および特許請求の範囲を参照するとよりよく理解されよう。
【図面の簡単な説明】
【００１４】
【図１】[0013]知られているチョッパ安定化増幅器の概略図である。
【図２】[0014]本発明による、自動補正フィードバックループを備えたチョッパ安定化増幅器の１つの考えられる実施形態のブロック図／概略図である。
【図３】[0015]自動補正フィードバックループの利点を伴わない増幅器の動作を例示するタイミング図である。
【図４】[0016]第１の相互コンダクタンス増幅器が非ゼロ入力オフセット電圧を有するときの増幅器およびフィードバックループの動作を例示するタイミング図である。
【図５】[0017]非ゼロ差動入力電圧が増幅器の入力に加えられたときの増幅器およびフィードバックループの動作を例示するタイミング図である。
【図６】[0018]本発明による、自動補正フィードバックループにおいて使用され得るような、スイッチト・キャパシタ・ノッチ・フィルタの１つの考えられる実施形態の概略図である。
【図７】[0019]図６に示されるスイッチト・キャパシタ・ノッチ・フィルタの動作を例示するタイミング図である。
【図８】[0020]本発明による、自動補正フィードバックループを備えたチョッパ安定化増幅器を含む完全な演算増幅器を示すブロック図／概略図である。
【図９】[0021]本発明による、自動補正フィードバックループを備えたチョッパ安定化増幅器のもう１つの考えられる実施形態の概略図である。
【発明を実施するための形態】
【００１５】
[0022]本発明のチョッパ安定化増幅器は、相互コンダクタンス増幅器関連のオフセット電圧と、通常なら、増幅器の出力内に出現し得るオフセット電圧誘起リップルとを抑圧するように動作する、新規性のある自動補正フィードバックループを用いる。１つの考えられる実施形態のブロック図／概略図が図２に示される。この増幅器は、主信号経路１０と、自動補正フィードバックループ１２とを含む。主信号経路は、差動入力信号Ｖｉｎを受信する入力チョッピング回路１４を含む。チョッピング回路１４、および本明細書に記載されるすべてのその他のチョッピング回路は、同じ様式で動作する。すなわち、２相チョッピングクロックの第１相の間、入力端末１６および１８は、それぞれ、出力端末２０および２２に接続され、第２のクロック相の間、入力端末１６および１８は、それぞれ、出力端末２２および２０に接続される。チョッピング回路１４などのチョッピング回路は、通常、図１に例示されるように４つのスイッチで作られ、チョッピング回路に関して図２で使用される記号は、通常、この４つのスイッチ構成を指定するために使用される。図２に示されないが、チョッピング回路１４およびすべてのその他のチョッピング回路は、（図２に示されないが、下で議論されるタイミング図において示される）チョッピングクロックを用いて操作される。
【００１６】
[0023]チョッピング回路１４は、チョッピングクロックに応答して、入力信号Ｖｉｎをチョッピングし、その結果、チョッピングされた信号がチョッピング回路の出力端末２０および２２において提供される。第１の相互コンダクタンス増幅器Ｇｍ１は、それぞれの差動入力においてチョッピング回路１４の出力を受信して、その入力において加えられた信号によって異なる第１の差動出力２４、２６を生み出すために接続される。差動出力２４、２６は、チョッピングクロックに応答して、第１の差動出力をチョッピングして、その出力端末３４、３６において、チョッピングされた第１の差動出力信号を生み出す出力チョッピング回路３２の入力端末２８、３０に加えられる。チョッピング回路３２の出力は、その入力において加えられた信号によって異なる出力３８を生み出す第２の相互コンダクタンス増幅器Ｇｍ２の入力端末に加えられる。実際には、出力３８は、通常、完全なチョッパ安定化演算増幅器を形成するために、出力段階に引き渡されることになり、これは、図８に関して下で議論される。
【００１７】
[0024]上記のように、理想的には、Ｇｍ１の入力オフセット電圧はゼロであり、この場合、チョッピング回路１４は、入力電圧ＶｉｎをＡＣ信号に変換し、チョッピング回路３２は、リップルが出力３８内に存在しないように、ＡＣ信号をＤＣに変換し戻す。しかし、実際には、Ｇｍ１は、通常、非ゼロ入力オフセット電圧（Ｖｏｓ１）を有し、これは結果として、出力スペクトル内に、チョッピングクロックおよび複数のチョッピングクロックの周波数で周波数成分が出現する状態で、出力電圧内にリップル電圧を誘起させる。
【００１８】
[0025]本発明のこのチョッパ安定化増幅器は、自動補正フィードバックループ１２を使用することにより、この問題を克服する。示される例示的な実施形態の場合、自動補正フィードバックループは、第３の相互コンダクタンス増幅器Ｇｍ３と、第３のチョッピング回路４０と、フィルタ４２と、第４の相互コンダクタンス増幅器Ｇｍ４とを備える。Ｇｍ３は、その差動入力においてチョッピング回路３２の出力を受信するために接続され、その入力に加えられた信号によって異なる第３の差動出力４４、４６を生み出す。この出力は、チョッピングクロックに応答して、第３の差動出力をチョッピングして、その出力端末４８、５０において、チョッピングされた信号を提供する第３のチョッピング回路４０に加えられる。
【００１９】
[0026]フィルタ４２は、チョッピングされた第３の差動出力を受信して、相互コンダクタンス増幅器Ｇｍ１およびＧｍ４に関連するオフセット電圧によって誘起されたリップルにより、チョッピングされた第３の差動出力信号内に存在し得るＡＣ成分を実質的に削減して、その出力端末５２、５４において、第３のチョッピング回路の出力のフィルタリングされたバージョンを提供するために、そのチョッピングされた第３の差動出力をフィルタリングするように構成される。第４の相互コンダクタンス増幅器Ｇｍ４は、その入力において、フィルタリングされた信号を受信して、その入力に加えられた信号によって異なる第４の差動出力５６、５８を生み出す。Ｇｍ３およびＧｍ４は、通常なら、フィルタ内に存在する負荷によって悪影響が及ぼされる可能性がある主信号経路からフィルタ４２を隔離するのにも役立つ。フィードバックループは、第４の差動出力５６および５８を、それぞれ、第１の差動出力２４および２６に結合することによって閉鎖される。適切に構成されたとき、自動補正フィードバックループ１２は、相互コンダクタンス増幅器Ｇｍ１およびＧｍ４に関連するオフセット電圧と、通常なら、チョッピング回路３２の出力内に存在する可能性があり、それによって、Ｇｍ２出力３８内に存在し得るオフセット電圧誘起リップルとを抑圧するように動作する。フィルタ４２は、スイッチト・キャパシタ・ノッチ・フィルタ（ＳＣＮＦ）であることが好ましいが、低域フィルタなど、その他のフィルタタイプも使用され得る。
【００２０】
[0027]本発明の自動補正フィードバックループの動作は、図３〜５において様々な動作状況に関して例示される。図３は、フィードバックループの出力（５６，５８）が信号経路に接続し戻されていない場合の回路の動作を例示しており、チョッピング回路１４に対する両方の入力は接地され、Ｇｍ１の反転入力において入力オフセット電圧（Ｖｏｓ１）が存在する。相補チョッピングクロック信号ＣＨＯＰおよびＣＨＯＰ￣（ただし、ＣＨＯＰ￣はＣＨＯＰの反転信号（あるいは否定論理）を示す。）は、ＣＨＯＰが高いとき、入力端末１６および１８が、それぞれ、出力端末２０および２２に接続され、ＣＨＯＰ￣が高いとき、入力端末１６および１８が、それぞれ、出力端末２２および２０に接続される状態で、図３の上部に示される。相補クロック信号ＳＣＮＦおよびＳＣＮＦ￣（ただし、ＳＣＮＦ￣はＳＣＮＦの反転信号（あるいは否定論理）を示す。）も参照のために示される。フィルタ４２が（下でより詳細に議論される）スイッチト・キャパシタ・ノッチ・フィルタである場合、これらが使用され得る。
【００２１】
[0028]チョッピング回路１４に対する入力は接地されるため、その出力端末２０および２２における電圧（ＶＣＨＯＰ１）は両方とも、ゼロボルトにある。Ｇｍ１は、オフセット電圧Ｖｏｓ１を増幅することになり、結果として、Ｇｍ１の出力２６、２４において差動ＤＣ出力電圧ＶＧＭ１を生じさせる。ＶＧＭ１は、チョッピング回路３２によってチョッピングされ、それによって、出力端末３６、３４においてＡＣ電圧ＶＣＨＯＰ２を生み出す。ＡＣ電圧は、Ｇｍ３によって増幅され、結果として、出力４６、４４においてＡＣ出力電流ＩＧＭ３を生じさせる。チョッピング回路４０は、ノード５０、４８においてＡＣ電流をＤＣ電流ＩＣＨＯＰ３に変換するように動作する。このＤＣ電流は、対応する出力電圧ＶＳＣＮＦを出力するフィルタ４２に加えられる。
【００２２】
[0029]図４に示されるタイミング図では、チョッピング回路１４に対する両方の入力は、やはり接地され、入力オフセット電圧（Ｖｏｓ１）は、やはりＧｍ１の反転入力において存在する。しかし、この場合、フィードバックループは、Ｇｍ４の出力５６、５８が、それぞれ、Ｇｍ１の出力２４、２６に結合された状態で、図２に示されるように閉鎖される。
【００２３】
[0030]チョッピング回路１４に対する入力は接地されるため、その出力端末２０および２２における電圧（ＶＣＨＯＰ１）は、やはり両方ともゼロボルトにある。Ｇｍ１は、オフセット電圧Ｖｏｓ１を増幅することになり、結果として、Ｇｍ１の出力２６、２４において差動ＤＣ出力電圧ＶＧＭ１を生じさせる。しかし、自動補正フィードバックループ１２によって提供されるフィードバックにより、ＶＧＭ１の大きさは、図３におけるＶＧＭ１の大きさ未満になるように抑圧される。ＶＧＭ１は、チョッピング回路３２によってチョッピングされ、それによって、出力端末３６、３４において小さなＡＣ電圧ＶＣＨＯＰ２を生み出す。ＡＣ電圧はＧｍ３によって増幅され、結果として、出力４６、４４においてＡＣ出力電流ＩＧＭ３を生じさせる。チョッピング回路４０は、ノード５０、４８においてＡＣ電流をＤＣ電流ＩＣＨＯＰ３に変換するように動作する。このＤＣ電流は、対応する出力電圧ＶＳＣＮＦを出力するフィルタ４２に加えられる。この電圧は、Ｇｍ１の主信号経路内に供給し戻され、そこで、この電圧はＶＧＭ１を抑圧するために機能する。これは、相互コンダクタンス増幅器Ｇｍ１およびＧｍ４に関連するオフセット電圧と、通常なら、Ｇｍ２の出力において存在し得るオフセット電圧誘起リップルとを実質的に削減する、または除去する効果を有する。
【００２４】
[0031]本質的に、Ｇｍ３は、Ｇｍ１の出力において非ゼロ差動ＤＣ電圧によって引き起こされ、チョッピング回路３２によって引き起こされるリップルを感知して、その出力において対応するＡＣ信号を生み出すように動作する。チョッピング回路４０は、ＡＣ信号をＤＣに変換し戻し、ＤＣは、フィルタ４２およびＧｍ４を介してＧｍ１の出力に供給し戻され、それによって、Ｇｍ１の出力において任意のＤＣ信号を抑圧する。第１に、ＶｉｎがＤＣ信号である限り、追加されたフィードバックループは、入力信号（Ｖｉｎ）に影響を及ぼさないか、またはチョッピング周波数と比べてよりゆっくりと変化する。
【００２５】
[0032]図５のタイミング図は、入力オフセット電圧を伴わない非ゼロ入力電圧Ｖｉｎに関する本発明のチョッパ安定化増幅器の動作を例示する。非ゼロＶｉｎは、チョッピング回路１４によってＡＣ電圧ＶＣＨＯＰ１に変換される。Ｇｍ１はＡＣ電圧を増幅し、結果として、Ｇｍ１の出力２６、２４においてＡＣ電圧ＶＧＭ１を生じさせる。ＶＧＭ１は、チョッピング回路３２によってチョッピングされ、それによって、出力端末３６、３４においてＡＣ電圧をＤＣ電圧ＶＣＨＯＰ２に変換する。ＤＣ電圧は、Ｇｍ３によって増幅され、結果として、出力４６、４４においてＤＣ出力電流ＩＧＭ３を生じさせる。チョッピング回路４０は、ノード５０、４８においてＤＣ電流をＡＣ電流ＩＣＨＯＰ３に変換するように動作する。このＡＣ電流は、フィルタの出力端末における電圧が等しく、かつＡＣ成分もＤＣ成分も含まないように、ＩＣＨＯＰ３のＡＣ成分をフィルタリングアウトする（ｆｉｌｔｅｒ  ｏｕｔ）ように動作するフィルタ４２に加えられる。フィードバック信号としてこの電圧を提供することは、主信号経路に何の影響も与えず、増幅器内に相互コンダクタンス増幅器関連のオフセット電圧もオフセット電圧誘起リップルも存在しないため、これは所望される結果である。
【００２６】
[0033]自動補正フィードバックループは、ループ相互コンダクタンス増幅器Ｇｍ３およびＧｍ４に関連する入力オフセット電圧を緩和するようにも動作する。Ｇｍ３に関連する入力オフセット電圧はチョッピングされて、それによって、フィルタ４２に引き渡された信号内で高周波数ＡＣ成分に変換され、次いで、主信号経路に何の影響も及ぼさないように、フィルタ４２によって取り消されるか、または抑圧される。Ｇｍ４に関連する入力オフセット電圧は、次いで、Ｇｍ１に関連する入力オフセット電圧に関して上で議論されたのと同じようにフィードバックループによって抑圧されることになるＤＣ成分としてＧｍ１の出力に結合され、Ｇｍ１の出力においてＶｏｓ４／Ａ３によってもたらされる大きさを有する残余ＤＣ信号だけを残し、この場合、Ｖｏｓ４はＧｍ４の入力オフセット電圧であり、Ａ３はＧｍ３のＤＣ利得である。フィードバックループは、例えば、キャパシタの不一致またはクロックの非対称により、フィルタ４２で発生する任意のＤＣエラーを抑圧するように動作することにもなる。
【００２７】
[0034]上記のように、フィルタ４２は、上で議論されたように、ＤＣオフセットとその関連するリップルとを削減するのに十分に適したスイッチト・キャパシタ・ノッチ・フィルタ（ＳＣＮＦ）であることが好ましい。しかし、低域フィルタ（ＬＰＦ）など、その他のフィルタタイプも使用され得るが、ＬＰＦは、フィルタリングされている信号内のチョッピング関連のＡＣ成分の除去時の影響がより少なく、いくつかの残余エラーを引き起こす可能性がある。スイッチト・キャパシタＬＰＦも連続時間ＬＰＦも使用され得る。所望されない入力オフセット電圧関連のリップルを含む信号と、増幅されている入力電力を表す信号とを区別するために、ある種のタイプのフィルタが必要とされる。
【００２８】
[0035]ＳＣＮＦの好ましい実施形態が図６に示され、その動作を例示するタイミング図が図７に示される。フィルタは、スイッチＳ１およびＳ２の出力側が、それぞれ、ノード６０および６２において接地参照キャパシタ（ｇｒｏｕｎｄ−ｒｅｆｅｒｒｅｄ  ｃａｐａｃｉｔｏｒ）Ｃ１およびＣ２の上部に接続された状態で、それぞれ、相補ＳＣＮＦクロックＳＣＮＦおよびＳＣＮＦ￣によって操作されるＳ１およびＳ２からなるチョッピング回路４０の出力４８に接続された第１の分岐管を含む。２つのスイッチＳ３およびＳ４は、ノード６０および６２に接続され、その出力側がフィルタ出力ノード５２に接続された状態で、それぞれ、ＳＣＮＦ￣およびＳＣＮＦによって操作される。もう１つのキャパシタＣ３は、ノード５２と接地との間で接続されることが好ましい。
【００２９】
[0036]このフィルタは、スイッチＳ５およびＳ６の出力側が、それぞれ、ノード６４および６６において接地参照キャパシタＣ４およびＣ５の上部に接続された状態で、それぞれ、ＳＣＮＦおよびＳＣＮＦ￣によって操作されるＳ５およびＳ６からなるチョッピング回路４０の出力５０に接続された第２の分岐管も含む。２つのスイッチＳ７およびＳ８は、ノード６４および６６に接続されて、その出力側がフィルタ出力ノード５４に接続された状態で、それぞれ、ＳＣＮＦ￣およびＳＣＮＦによって操作される。もう１つのキャパシタＣ６は、ノード５４と接地の間で接続されることが好ましい。
【００３０】
[0037]上述のように、スイッチト・キャパシタ・ノッチ・フィルタは、チョッピングクロックと同じ周波数を有するが、チョッピングクロックに関して９０度位相シフトされたクロック信号を用いて時間測定されることが好ましい。この場合、ＳＣＮＦクロックＳＣＮＦおよびＳＣＮＦ￣は、チョッピングクロク信号ＣＨＯＰおよびＣＨＯＰ￣のトグルを９０度超えて発生する、ノード６０および６４における電圧が等しいとき、トグルすることが好ましい。これは、チョッピング周波数においてノッチを生み出し、フィルタに加えられた信号内の任意のオフセット電圧誘起ＡＣ成分がフィルタリングアウトされることを可能にする。
【００３１】
[0038]動作中、チョッピング回路４０の出力における電流ＩＣＨＯＰ３は、ＳＣＮＦおよびＳＣＮＦ￣によって操作されるスイッチＳ１、Ｓ２、Ｓ５、およびＳ６を経由してフィルタに加えられる。これは結果として、示されるように、ノード６４、６０、６６、および６２においてＡＣ三角波形を生じさせる。ノード６４および６０の場合、ＳＣＮＦが低くなったとき、電圧がサンプリングされ、ＳＣＮＦが再び高くなるまで、サンプリングされた電圧は保持される。ノード６４と６０の間で保持される電圧差は、チョッピングクロックとフィルタクロックとの間の９０度の位相シフトにより、基本的にゼロである。
【００３２】
[0039]ノード６６および６２の場合、ＳＣＮＦ￣が低くなったとき、電圧がサンプリングされ、ＳＣＮＦ￣が再び高くなるまで、サンプリングされた電圧は保持される。上記のように、ノード６６と６２の間で保持される電圧差は、基本的にゼロである。これは結果として、フィルタの出力ノード（５２，５４）同士の間に、基本的にゼロである電圧差をもたらし、これは所望される結果である。
【００３３】
[0040]上述のように、Ｇｍ２の出力は、通常、完全なチョッパ安定化演算増幅器を形成するために、出力段階に引き渡されることになる。１つの考えられる実施形態が図８に示される。主信号経路１０および自動補正フィードバックループ１２は前述の通りである。フィードフォワード相互コンダクタンス増幅器Ｇｍ５は、その差動入力においてＶｉｎを受信して、Ｇｍ２の出力３８に結合された出力７０を生み出すために接続され、Ｇｍ５は、そのＤＣ精度を維持しながら、増幅器全体をより高い周波数入力信号に適したものにするのを促す。バッファ増幅器７２は、ノード３８に接続されて、その入力によって異なる出力を生み出す。この出力は演算増幅器の出力Ｖｏｕｔである。バッファ増幅器７２は、演算増幅器に大きな利得を提供するように構成され得る。補償ネットワークは、チョッパ安定化演算増幅器に周波数補償を提供するために使用される。示される例示的な実施形態では、キャパシタＣ７がバッファ増幅器７２の出力とＧｍ２の非反転入力との間で接続され、キャパシタＣ８がＧｍ２の反転入力と回路共通ポイントとの間で接続され、キャパシタＣ９がバッファ増幅器７２の入力と出力との間で接続された状態で、入れ子型ミラーが用いられる。
【００３４】
[0041]図８に示される回路構成は、Ｇｍ２またはＧｍ５に関連する初期オフセット電圧がＧｍ１の電圧利得によって抑圧されるのを可能にする。演算増幅器の総残余入力参照オフセット電圧（Ｖｏｓ＿ｒｅｓ）は、
Ｖｏｓ＿ｒｅｓ＝（Ｖｏｓ２＋Ｖｏｓｆ＊Ａｆ／Ａ２＋Ｖｏｓ４／Ａ３）Ａ１
によってもたらされ、式中、Ｖｏｓ２、Ｖｏｓｆ、およびＶｏｓ４は、それぞれ、Ｇｍ２、フィードフォワード増幅器Ｇｍ５、およびＧｍ４に関連する初期オフセット電圧であり、Ａ１、Ａ１、Ａ３、およびＡｆは、それぞれ、Ｇｍ１、Ｇｍ２、Ｇｍ３、およびＧｍ５に関連する利得値である。
【００３５】
[0042]１つの考えられる代替実施形態が図９に示される。この場合、自動補正フィードバックループ１２に対する入力は、チョッピング回路３２の出力においてではなく、Ｇｍ１の出力において利用される。これを行うことは、Ｇｍ１の出力とフィードバックループに対する入力との間に追加のチョッピング回路８０が追加されることを必要とする。この構成は、図２に示される構成と同じ機能性を提供するが、１つの追加のチョッピング回路を犠牲にする。
【００３６】
[0043]いくつかの先行技術は、主信号経路内にフィルタを挿入することによってリップルを削減することを試みるが、これは、フィルタキャパシタンス同士の間の不一致により、増幅器にエラーの影響を受け易くさせる可能性があり、加えて、補償キャパシタを経由して増幅器の出力内に欠陥が出現する可能性がある。対照的に、本明細書で説明された実施形態はそれぞれ、主信号経路内でオフセット電圧およびリップル電圧の影響を抑圧するためのフィルタを含むフィードバックループを使用することによって機能する。この手法は、（ＳＣＮＦが使用されるとき）ノッチフィルタキャパシタンス内の不一致を免れるのを助け、いくつかの先行技術設計において発生するように、補償キャパシタを経由してリップルが増幅器の出力に結合されるのを防ぐ。
【００３７】
[0044]本明細書で説明された本発明の実施形態は、例示的であり、そのすべてが、添付の特許請求の範囲において画定される本発明の趣旨および範囲内に包含されることが意図される、実質的に同等の結果を達成するための多数の修正形態、改変形態、および再構成は容易に想定され得る。
【図１】
0005244242.tif 000002
【図２】
0005244242.tif 000003
【図３】
0005244242.tif 000004
【図４】
0005244242.tif 000005
【図５】
0005244242.tif 000006
【図６】
0005244242.tif 000007
【図７】
0005244242.tif 000008
【図８】
0005244242.tif 000009
【図９】
0005244242.tif 000010