(57)【要約】ＧａＮやＡｌＧａＮ等のＧａＮ系半導体基板を用いた半導体レーザにおいて、チップ分離面における半導体層の損傷を抑制する。自立ＧａＮ基板（５０１）上に、ＡｌＧａＮからなるｎ型クラッド層（５０２）、活性層となる多重量子井戸（ＭＱＷ）層（５０４）を含む積層膜を形成する。この積層膜の共振器方向に沿う側面を、自立ＧａＮ基板（５０１）から積層方向に向けて共振器幅が小となる方向に傾斜させる。
2004086580.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系半導体基板と、該ＧａＮ系半導体基板の上部に形成され、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜とを有する半導体レーザであって、
当該半導体レーザの共振器方向に沿う前記積層膜の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて共振器幅が小となる方向に傾斜していることを特徴とする半導体レーザ。
【請求項２】
請求の範囲１に記載の半導体レーザにおいて、
前記ＧａＮ系半導体基板上にマスクが形成され、該マスクの上部に前記積層膜が形成されており、共振器方向に沿う前記積層膜の側面は、前記マスクから選択成長した半導体層の成長面であることを特徴とする半導体レーザ。
【請求項３】
請求の範囲１に記載の半導体レーザにおいて、
当該半導体レーザの共振器端面が、ＧａＮ系半導体基板および前記積層膜の劈開面であることを特徴とする半導体レーザ。
【請求項４】
ＧａＮ系半導体基板と、該ＧａＮ系半導体基板の上部に形成され、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜と、を有する半導体レーザであって、
前記積層膜中に、当該半導体レーザの共振器方向に延在する一対の溝部が形成され、
前記活性層は前記一対の溝部に挟まれた領域に形成されていることを特徴とする半導体レーザ。
【請求項５】
請求の範囲４に記載の半導体レーザにおいて、
前記一対の溝部の底面にマスクを有し、前記溝部の側面は、前記マスクから選択成長した半導体層の成長面であることを特徴とする半導体レーザ。
【請求項６】
請求の範囲４に記載の半導体レーザにおいて、
前記一対の溝部は、前記Ａｌを含むＧａＮ系半導体クラッド層の露出面を含み、溝部の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて溝部間の幅が小となる方向に傾斜していることを特徴とする半導体レーザ。
【請求項７】
ＧａＮ系半導体からなるウエハ上に、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を形成する工程と、
前記積層膜を選択的に除去し、前記積層膜中に当該半導体レーザの共振器方向に延在する複数の溝部を形成する工程と、
前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、
前記バーを前記溝部の延在方向と平行に切断し、半導体レーザチップに分離する工程と、
を含み、
前記溝部は前記Ａｌを含むＧａＮ系半導体クラッド層の露出面を含み、溝部の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて溝部間の幅が小となる方向に傾斜することを特徴とする半導体レーザの製造方法。
【請求項８】
請求の範囲７に記載の半導体レーザの製造方法において、
前記バーを前記溝部で切断し、前記半導体レーザチップに分離することを特徴とする半導体レーザの製造方法。
【請求項９】
請求の範囲７に記載の半導体レーザの製造方法において、
前記バーを前記溝部以外の領域において切断し、一対の溝部を含む半導体レーザチップに分離することを特徴とする半導体レーザの製造方法。
【請求項１０】
請求の範囲７に記載の半導体レーザの製造方法において、
バーを形成する前記工程を劈開により行うことを特徴とする半導体レーザの製造方法。
【請求項１１】
ＧａＮ系半導体からなるウエハ上に、一方向に延在する複数のストライプ状のマスクを形成する工程と、
前記マスクの開口部から、前記マスクの直上に溝部を形成させながらＡｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を選択成長させる工程と、
前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、
前記バーを、前記溝部の延在方向と平行に切断し、半導体レーザチップに分離する工程と、
を含むことを特徴とする半導体レーザの製造方法。
【請求項１２】
ＧａＮ系半導体からなるウエハ上に、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を形成する工程と、
前記積層膜を選択的に除去し、前記積層膜中に当該半導体レーザの共振器方向に延在する複数の溝部を形成する工程と、
前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、
前記バーを、前記溝部以外の領域において前記溝部の延在方向と平行に切断し、一対の溝部を含む半導体レーザチップに分離する工程と、
を含むことを特徴とする半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】  本発明は、ＧａＮ系半導体基板を用いた半導体レーザおよびその製造方法に関するものである。
【背景技術】  窒化ガリウムに代表されるＧａＮ系半導体は、高効率の青紫色発光が得られることから、発光ダイオード（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ，ＬＥＤ）やレーザーダイオード（ｌａｓｅｒ  ｄｉｏｄｅ，ＬＤ）材料として注目を浴びている。なかでもＬＤは大容量光ディスク装置の光源として期待され、近年では書き込み用光源として高出力ＬＤの開発が勢力的に進められている。
ＧＡＮ系半導体を用いたデバイスは、従来、サファイアやＳｉＣ等の異種材料基板を利用して作製されてきた。すなわち、サファイア基板やＳｉＣ基板上に２段階成長法を用いてウルツ鉱型ＧａＮ（０００１）層を成長させ、これらのＧａＮ層を基板として素子構造が作製されてきた。これは良質なバルクＧａＮ単結晶基板が得られなかったためである。
ところが、これらの異種基板を用いた場合、基板とＧａＮの格子定数の相違によりＧａＮ層に高密度の転位が導入されることとなり、良質な結晶を得ることが困難であった。さらに、サファイア基板に関しては、熱伝導度が低いため素子の放熱特性が悪いこと、劈開面がＧａＮとサファイアで異なりＬＤ作製時にミラー形成が困難なこと、さらに絶縁体であるため裏面電極型素子の作製が不可能なこと等、実用上、種々の課題を抱えている。
こうした状況下、近年、ＨＶＰＥ（ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いたＧａＮ厚膜成長技術と選択成長を利用した転位低減化技術を組合せ、良質な低転位ＧａＮ基板を得る技術が検討されている。熱伝導特性、電気伝導特性の良好なＧａＮ基板を用いることにより、放熱特性の改善、裏面電極型半導体レーザの実現等が期待され、将来的にＧａＮ基板上での素子が主流になると考えられる。
こうしたＧａＮ基板を利用して半導体素子を作製する製造方法を採用するにあたっては、プロセス上、多くの課題を解決する必要がある。そうした課題の一つとして、基板上に半導体層を成長させた後、どのような方法でチップに分割するかが重要な技術的課題となっている。ウルツ鉱型の結晶構造を有するＧａＮ基板は、ウエハ面で互いに直交する２方向の劈開面が存在せず、矩形状のチップを劈開のみで得ることができない。一方、ＧａＮ基板は非常に硬く、劈開方向以外の面で切断しようとするとクラックが発生しやすい。このため、チップ分離に際しクラックの発生が問題となる。
こうしたクラックの発生を抑制する技術が、特開２００１−１７６８２３号公報に記載されている。この文献には、素子形成面に割り溝を形成し、基板裏面に当該割り溝よりも狭幅の割溝を形成し、これらの溝を利用して素子分離を行うものである。同文献の段落００４１〜００４２および第一図には、発光ダイオードのチップ分離工程が記載されている。以下、このプロセスについて図９を参照して説明する。この発光ダイオードは、Ｃ面（０００１）ｎ型ＧａＮ基板１００、ｎ型ＧａＮバッファ層１０１、ｎ型ＡｌＧａＮクラッド層１０２、活性層１０３、ｐ型ＡｌＧａＮクラッド層１０４、ｐ型ＧａＮコンタクト層１０５、ｎ型電極１０６、ｐ型電極１０７、第Ａの割り溝１０８、第Ｂの割り溝１０９から構成されている。第Ａの割り溝１０８をドライエッチングにより形成した後、第Ｂの割り溝１０９はスクライバーにより形成する。スクライブ後、真空チャックを解放し、ウエハをテーブルから外し取り、ウエハのＧａＮ基板側全面にｎ型電極１０６を形成する。その後、結晶成長側の面（ｐ型電極形成面）に粘着シートを貼付し、ＧａＮ基板側から軽くローラーで押し当てることにより、２インチφのウエハから３５０μｍ×２５０μｍ角のチップを多数得る。このような方法により、チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い素子を得ることができるとされている。
【発明の開示】
上記の記載をはじめ同文献の実施形態の項には、主として発光ダイオードへの適用例が記載されている。一方、ＧＡＮ系半導体基板を用いて半導体レーザを形成する場合、その素子構造中にクラックが発生するとその箇所が光の散乱中心となるため、内部損失の増大を招き素子特性が大きく劣化する。したがって、半導体レーザを作製する際には、電子素子や発光ダイオード等の他の素子を作製するプロセス以上に、チップ分離工程における半導体層の損傷防止に関し留意する必要がある。
くわえて、著者らの詳細な実験の結果、ＧａＮ基板を用いた場合、サファイアおよびＳｉＣを基板とした時と比べ、素子分離時にＡｌＧａＮ層に発生するクラックが極めて多いことが明らかになった。
素子分離時のクラック発生メカニズムは次のように考えられる。窒化ガリウム系半導体レーザにおいては、ＧａＮとＩｎやＡｌを含むＩｎｘＡｌｙＧａ１−ｘ−ｙＮ混晶が積層され活性層として用いられる。ＬＤでは、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮ光閉じ込め層、ｎ型ＧａＮ光ガイド層、ＩｎＧａＮ多重量子井戸活性層、ｐ型ＧａＮ光ガイド層、ｐ型ＡｌＧａＮ光閉じ込め層、ｐ型ＧａＮコンタクト層が順に積層される。ＡｌＮの格子定数はＧａＮに比べ小さく、混晶であるＡｌＧａＮの格子定数もＧａＮよりも小さくなる。このためＧａＮ基板上に積層されたＡｌＧａＮ層には引張モードの内部応力が残存することとなる。
こうした内部応力が層中に残存すると、ＬＤ構造にクラック等の欠陥が入りやすくなり、素子の信頼性を低下させる要因となる。特に、ウエハから各素子を切り出す素子分離工程においては、半導体層に局所的に大きな応力がかかり、クラックが発生しやすい。クラックは、引っ張り応力のかかっている層で発生するので、ＡｌＧａＮ層に内在する応力の大きいＧａＮ基板上素子では、サファイアやＳｉＣ基板上の素子に比べクラックの発生率が高くなると考えられる。
以上のことから、特にＧａＮ系半導体基板を用いた半導体レーザにおけるチップ分離工程では、チップ分離における半導体層の損傷の対策が重要な技術的課題となる。かかる技術的課題の解決にあたっては、発光ダイオードのチップ分離とは異なる観点からの設計思想が必要とされる。特に、チップに分離の操作を行うときのみならず、分離後においても、損傷が起こりにくいチップ構造とすることが望まれる。たとえば、従来の半導体レーザでは、チップの最上層角部が欠損することがあった。これは、チップ分離工程において生じることもあるし、分離されたチップを搬送する際、チップを把持する治具がチップの最上層角部に当たることにより生じることもある。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、ＧａＮやＡｌＧａＮ等のＧａＮ系半導体基板を用いた半導体レーザにおいて、チップ分離面における半導体層の損傷を抑制することにある。また本発明の別な目的は、チップ分離工程等においてチップ分離面にクラックが発生した場合であっても、そのクラックが活性層に到達することを防止し、半導体レーザの信頼性を向上させることにある。
本発明によれば、ＧａＮ系半導体基板と、該ＧａＮ系半導体基板の上部に形成され、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜とを有する半導体レーザであって、当該半導体レーザの共振器方向に沿う前記積層膜の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて共振器幅が小となる方向に傾斜していることを特徴とする半導体レーザが提供される。
上記積層膜の側面は、ウエハからレーザ素子を分離する際の分離面となる。本発明の半導体レーザは、この分離面が傾斜した構成を有する。このため、切断箇所における半導体層の損傷、特に、半導体層の最上層角部の欠損を抑制することができる。図１１は、このことを説明する図である。基板面に対して垂直方向の分離面を有する従来の構造の半導体レーザでは、図１１（ａ）に示すように、半導体層の最上層角部において欠損が発生しやすい。これに対して本発明の構造によれば、図１１（ｂ）に示すよう半導体層の最上層角部が直角よりも大きい角度で形成されるため、こうした欠損の発生が効果的に抑制される。なお、本明細書における「共振器方向」とは、共振器の延在する方向であって、光出射方向と平行な方向をいう。「共振器幅」とは、「共振器方向」と垂直な平面におけるレーザ素子の横幅をいう。
本発明の半導体レーザにおいて、前記ＧａＮ系半導体基板上にマスクが形成され、該マスクの上部に前記積層膜が形成されており、共振器方向に沿う前記積層膜の側面は、前記マスクから選択成長した半導体層の成長面とすることができる。
この構成によれば、マスク開口部から選択成長した半導体層成長面が、そのままレーザ素子の分離面となる。このため、ウエハの切断にともなうクラックの発生を有効に抑制することができる。
また、本発明によれば、ＧａＮ系半導体基板と、該ＧａＮ系半導体基板の上部に形成され、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜と、を有する半導体レーザであって、前記積層膜中に、当該半導体レーザの共振器方向に延在する一対の溝部が形成され、前記活性層は前記一対の溝部に挟まれた領域に形成されていることを特徴とする半導体レーザが提供される。
この発明によれば、ウエハを切断してレーザ素子に分離する際、分離面でクラックが発生して基板水平方向に伝播した場合であっても、上記一対の溝部がクラックの伝播を阻止し、活性層を含む積層構造を高品質に維持することができる。
この半導体レーザにおいて、前記一対の溝部の底面にマスクを有し、前記溝部の側面は、前記マスクから選択成長した半導体層の成長面である構成とすることができる。このようにすれば、ドライエッチング等の加工を経ずに溝部を形成できるので、溝部周辺における半導体層へのダメージを大幅に低減することができる。
本発明の半導体レーザにおいて、前記一対の溝部は、前記Ａｌを含むＧａＮ系半導体クラッド層の露出面を含み、溝部の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて溝部間の幅が小となる方向に傾斜している構成とすることができる。このような形状の溝部とすることにより、溝部周辺の半導体層中の歪みが低減され、素子の信頼性をより向上させることができる。
本発明の半導体レーザにおいて、当該半導体レーザの共振器端面が、ＧａＮ系半導体基板および前記積層膜の劈開面である構成とすることができる。この構成によれば、半導体レーザの側面全部について、クラックの発生を有効に抑制することができる。光出射面となる共振器端面は劈開面であるので、クラックの発生は顕著に抑制される。一方、共振器端面と垂直方向の側面、すなわち、半導体レーザの共振器方向に沿う側面においては、側面に傾斜を設ける、あるいは、一対の溝部を設ける、という構成により、損傷が発生することが抑制されている。
さらに本発明によれば、ＧａＮ系半導体からなるウエハ上に、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を形成する工程と、前記積層膜を選択的に除去し、前記積層膜中に当該半導体レーザの共振器方向に延在する複数の溝部を形成する工程と、前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、前記バーを前記溝部の延在方向と平行に切断し、半導体レーザチップに分離する工程と、を含み、前記溝部は前記Ａｌを含むＧａＮ系半導体クラッド層の露出面を含み、溝部の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて溝部間の幅が小となる方向に傾斜することを特徴とする半導体レーザの製造方法が提供される。
上記製造方法によれば、ウエハから素子を分離する際、クラックの発生を抑制し、信頼性に優れた半導体レーザを得ることができる。
また本発明によれば、ＧａＮ系半導体からなるウエハ上に、一方向に延在する複数のストライプ状のマスクを形成する工程と、前記マスクの開口部から、前記マスクの直上に溝部を形成させながらＡｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を選択成長させる工程と、前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、前記バーを、前記溝部の延在方向と平行に切断し、半導体レーザチップに分離する工程と、を含むことを特徴とする半導体レーザの製造方法が提供される。
この製造方法によれば、ウエハから素子を分離する際、クラックの発生を抑制することができる。また、ドライエッチング等の加工を経ずに溝部を形成できるので、溝部周辺における半導体層へのダメージを低減することができる。
上記製造方法において、バーの切断は溝部で行ってもよいし、溝部以外の領域で行っても良い。溝部以外の領域で切断する場合は、一対の溝部を含む半導体レーザチップに分離するようにすることが好ましい。
本発明によれば、ＧａＮ系半導体からなるウエハ上に、Ａｌを含むＧａＮ系半導体クラッド層およびその上部に形成された活性層を含む積層膜を形成する工程と、前記積層膜を選択的に除去し、前記積層膜中に当該半導体レーザの共振器方向に延在する複数の溝部を形成する工程と、前記ウエハを前記溝部の延在方向と直交する方向に沿って切断し、バーを形成する工程と、前記バーを、前記溝部以外の領域において前記溝部の延在方向と平行に切断し、一対の溝部を含む半導体レーザチップに分離する工程と、を含むことを特徴とする半導体レーザの製造方法が提供される。
この製造方法によれば、クラックの伝播を阻止する分離溝を形成する工程を含むため、信頼性の高い半導体レーザを得ることができる。一対の溝部は、前記Ａｌを含むＧａＮ系半導体クラッド層の露出面を含み、溝部の側面が、前記ＧａＮ系半導体基板側から前記積層膜の上部に向けて溝部間の幅が小となる方向に傾斜する構成とすることができる。
本発明の半導体レーザの製造方法において、バーを形成する工程を劈開により行ってもよい。このようにすれば、クラックの発生がより顕著に抑制される。
本発明において、「ＧａＮ系半導体」とは、ＧａＮおよびＡｌＧａＮを含み、好ましくはＧａＮを用いる。Ａｌを含む構成とする場合は、クラッド層よりも低いアルミニウム組成とする。
本発明は、選択成長またはエッチングによりＡｌを含むＧａＮ系半導体クラッド層のすべてまたは一部の除去されたクラック伝播防止溝を形成し、スクライブまたはダイシング時のクラック発生を抑制するものである。
本発明の第一の骨子は、ＧａＮ系半導体基板上に形成されたＡｌを含むＧａＮ系半導体クラッド層の一部もしくは全てが除去された素子分離溝を形成し、上記溝部でスクライブやダイシング等により素子分離を行うものである。先に述べたように、クラックは大きな引っ張り応力の内在するＡｌを含むＧａＮ系半導体クラッド層に局所的な機械的応力をかけることにより発生する。Ａｌを含むＧａＮ系半導体クラッド層の除去された領域で素子分離を行えばクラックの発生を抑制することができる。
本発明の第二の骨子は、ＧａＮ系半導体基板上に形成されたＡｌを含むＧａＮ系半導体クラッド層の一部もしくは全てが除去されたクラック伝播防止溝を素子領域の周囲に形成し、上記クラック防止溝の外側でスクライブまたはダイシングにより素子分離を行うことにある。クラックが発生しても素子の活性層領域まで伝播しなければ素子特性を劣化させることはない。素子分離時に発生したクラックの到達距離は数ｃｍに達するケースもあるが、その駆動力はＡｌを含むＧａＮ系半導体クラッド層中に内在する応力に起因する。したがってＡｌを含むＧａＮ系半導体クラッド層のない領域を設けておけば、クラックがその領域に達した時点でそれ以上伝播することはない。さらにクラック伝播防止溝の第二の効果として、寄生容量の低減がある。光ディスク用光源としてのＬＤでは、動作時に雑音低減のため通常高周波変調がかけられる。高周波での応答性を改善するためには、素子抵抗および寄生容量の低減が重要となる。このうち寄生容量を下げるためには、実効的な素子面積の低減が最も有効である。窒化物系のＬＤの場合、一般的な素子サイズは長さ６００μｍ、幅３００μｍ程度であり、これが実効的な素子面積となる。一方クラック伝播防止溝をＬＤの活性層ストライプの近傍に設けた場合、電気的に有効な幅は活性層をはさむクラック防止溝間の距離となるため、１０μｍ程度とすることができる。これにより大幅に寄生容量を低減することが可能となる。
以上説明したように本発明によれば、半導体レーザにおいて、チップ分離面における半導体層の損傷を効果的に抑制することができる。
【図面の簡単な説明】  上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
図１は、実施例に係る半導体レーザの断面図である。
図２は、実施例に係る半導体レーザの断面図である。
図３は、実施例に係る半導体レーザの断面図である。
図４（ａ）および図４（ｂ）は、実施例に係る半導体レーザの工程断面図である。
図５（ａ）および図５（ｂ）は、実施例に係る半導体レーザの工程断面図である。
図６（ａ）および図６（ｂ）は、実施例に係る半導体レーザの工程断面図である。
図７（ａ）および図７（ｂ）は、実施例に係る半導体レーザの工程断面図である。
図８は、実施例に係る半導体レーザの工程断面図である。
図９は、従来の半導体レーザの工程断面図である。
図１０は、実施例に係る半導体レーザの断面図である。
図１１（ａ）および図１１（ｂ）は、半導体レーザのチップ分離の際に生じる損傷の様子を説明するための図である。
【発明を実施するための最良の形態】  以下、本発明の好ましい実施形態について説明する。これらの半導体レーザにおいて、半導体レーザの出射面は、いずれもＧａＮ基板およびＧａＮ系半導体層の劈開面、すなわち（１−１００）面となっている。
図１は、本発明の一実施形態に係る半導体レーザの断面図である。自立ＧａＮ基板５０１上に、ＡｌＧａＮからなるｎ型クラッド層５０２、ｎ型光閉じ込め層５０３、活性層となる多重量子井戸（ＭＱＷ）層５０４、キャップ層５０５、ｐ型光閉じ込め層５０６、ｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層５０７、ｐ型コンタクト層５０８、ＳｉＯ２絶縁膜５１０、ｐ電極５１２からなる積層膜が形成されている。この積層膜の上部にはメサ部５０９が設けられている。上記積層膜の共振器方向に沿う側面は、自立ＧａＮ基板５０１から積層方向に向けて共振器幅が小となる方向に傾斜している。図示した半導体レーザでは、基板面に対して約６０度の角度で傾斜している。この傾斜をもった積層膜の側面は、チップ分離時におけるウエハ切断面となる。このように傾斜をもった構造としているため、チップ分離面の損傷が抑制される。特に、図中、ｐ電極５１２の両端角部の損傷が有効に抑制される。
図２は、本発明の他の実施形態に係る半導体レーザの断面図である。ＬＤ構造は図１と共通である。積層膜中に、自立ＧａＮ基板５０１に到達する一対の素子分離溝５１４が形成されている。素子分離溝５１４の側面には、ＡｌＧａＮからなるｎ型クラッド層５０２が露出している。素子分離溝５１４の側面は、自立ＧａＮ基板５０１から積層方向に向けて共振器幅が小となる方向に傾斜している。活性層となる多重量子井戸（ＭＱＷ）層５０４を含むＬＤ構造は、一対の素子分離溝５１４に挟まれた領域に形成されている。すでに述べたように自立ＧａＮ基板５０１上のＡｌＧａＮからなるｎ型クラッド層５０２は、引張モードの内部応力を有し、クラックの発生、伝播を引き起こしやすい。図示した半導体レーザでは、このＡｌＧａＮからなるｎ型クラッド層５０２を分断するように素子分離溝５１４が形成されているため、チップ分離時にＬＤ構造が損傷することを抑制できる上、半導体レーザ使用時に積層膜の共振器方向に沿う側面から入ったクラックの伝播を阻止し、ＬＤ構造の損傷を抑制することができる。さらに、素子容量を低減でき、レーザ特性を向上させることができる。
図３は、マスク成長により溝部を形成した例である。素子構造は図１、図２の半導体レーザと共通である。積層膜中に、自立ＧａＮ基板６０１に到達する一対の素子分離溝６１４が形成されている。素子分離溝６１４の側面には、ＡｌＧａＮからなるｎ型クラッド層６０２が露出している。素子分離溝６１４の側面は、自立ＧａＮ基板６０１から積層方向に向けて共振器幅が小となる方向に傾斜している。活性層となる多重量子井戸（ＭＱＷ）層６０４を含むＬＤ構造は、一対の素子分離溝６１４に挟まれた領域に形成されている。素子分離溝６１４の側面は、マスク６１３から選択成長した半導体層の成長面であり、基板面に対して約６０度の傾斜を有している。このような構造を有しているため、図２の半導体レーザで述べた効果に加え、溝形成工程において積層膜中に損傷が発生したり内部歪みが生じたりすることを抑制できる。
【実施例】
【実施例１】  （素子の作製）
本実施例では、図１、図２および図１０に示す断面構造の半導体レーザを作製し、評価を行った。以下、図１の半導体レーザをタイプＡ、図２の半導体レーザをタイプＢ、図１０の半導体レーザをタイプＣと称する。
以下、これらの半導体レーザを作製した手順について説明する。基板としてＦＩＥＬＯ法（Ａ．Ｕｓｕｉ他、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３６（１９９７）Ｌ８９９）により２５０μｍ成長させたｎ型ＧａＮ（０００１）基板を用いた。上記基板は、ＨＶＰＥ成長後の基板冷却過程でサファイアとＧａＮの熱膨張係数の違いのためＧａＮ層の剥離が生じ、ＧａＮ厚さ２００μｍの自立ＧａＮ基板となっている。素子構造の作製には３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ，Ａｌ，Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、ｎ型ドーパントにシラン（ＳｉＨ４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
本実施例では、まず図４（ａ）に示すＬＤ構造を作製した。上記自立ＧａＮ基板５０１上に、
Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１．２μｍ）からなるｎ型クラッド層５０２、
Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなるｎ型光閉じ込め層５０３、
Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度５×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層からなる３周期活性層となる多重量子井戸（ＭＱＷ）層５０４、
Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎからなるキャップ層５０５、
Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなるｐ型光閉じ込め層５０６、
厚さ０．５μｍのｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層（Ｍｇ濃度２×１０１９ｃｍ−３）５０７、
Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０２０ｃｍ−３、厚さ０．１μｍ）からなるｐ型コンタクト層５０８
を順次成長させて、図４（ａ）のＬＤ構造を形成した。
その後、ドライエッチングによりｐ型クラッド層５０７およびｐ型コンタクト層５０８を含んだメサ部５０９を作製し、活性層ストライプが３００μｍごとに形成されたリッジ型ＬＤを得た（図４（ｂ））。ここではレジストマスクを用いてドライエッチングを行ったが、ＳｉＯ２などの誘電体スクを用いてもよい。
つづいて、以下のようにしてタイプＡ、Ｂ、Ｃの３種類の半導体レーザを作製した。タイプＡの半導体レーザは、図４（ｂ）の状態からメサ部５０９の両脇のＬＤ構造を、ｎ−ＡｌＧａＮクラッド層５０２までドライエッチングにより溝状に除去し、自立ＧａＮ基板５０１に到達するストライプ状の一対の素子分離溝５１３を形成した。また、タイプＢの半導体レーザでは、メサ部５０９の両脇のＬＤ構造を、ｎ−ＡｌＧａＮクラッド層５０２までドライエッチングにより溝状に除去し、自立ＧａＮ基板５０１に到達するストライプ状の一対の素子分離溝５１４を形成した。一方、タイプＣの半導体レーザでは、溝を形成することなく次工程を実施した。
ここで、タイプＡ、タイプＢの分離溝形成工程について説明する。まず図４（ｂ）の段階で、ストライプ状の開口を有するレジストマスクを形成する（不図示）。次いでこのレジストマスクを用いてドライエッチング行い、自立ＧａＮ基板５０１に到達する素子分離溝５１３または素子分離溝５１４を形成した。図５はこの段階の断面構造を示す図であり、図５（ａ）はタイプＡ、図５（ｂ）はタイプＢの断面を示している。メサ部はいずれも１０μｍ幅であり、一対の素子分離溝間の間隔は、タイプＡでは３００μｍ、タイプＢでは５０μｍとした。溝の延在する方向は、＜１−１００＞とした。
このときのドライエッチングは、ＩＣＰプラズマによるドライエッチング装置を用い、ドライエッチング条件は、タイプＡ、Ｂともに以下のとおりとした。
ＲＦパワー：６００Ｗ
バイアスＲＦパワー：５０Ｗ
エッチングガス：Ｃｌ２  ２０ｓｃｃｍ
エッチング圧力：１．０Ｐａ
エッチング速度：０．５μｍ／ｍｉｎ
エッチングマスク：ＳｉＯ２
エッチングに際しては、シリコン酸化膜からなるマスクを用いた。このマスクは、膜厚１５０ｎｍと通常よりも薄い厚みとし、さらに、マスクの延在方向と垂直な断面を略台形形状とし、開口部側面が斜面となるようにした。こうすることにより、エッチング過程でマスク開口幅が徐々に大きくなり、溝部の側面が、自立ＧａＮ基板５０１からＬＤ構造の上部に向けて、溝部間の幅が小となる方向に傾斜した形状の構造体が得られる。本実施例では、タイプＡ、タイプＢともに、基板面に対して対して約６０度の傾斜面が溝部側面に形成された。なお、上記した断面台形状のマスクは、マスクを薄くするとともに、バッファードフッ酸を用いたマスクのパターニングの際、オーバーエッチングを少なくとることが重要となる。
この後、ＳｉＯ２絶縁膜５１０を堆積し、メサ部分の頭出しを露光技術により行い、リッジ構造を形成した。ｎ型基板裏にはＴｉ／Ａｌからなるｎ電極５１１を形成し、ｐコンタクト上には、Ｎｉ／Ａｕからなるｐ電極５１２を形成した。これらの素子を活性層ストライプに垂直な方向、すなわち、素子分離溝５１３、５１４に垂直な（１−１００）面で劈開し、幅６００μｍのバー状とし、片面にＴｉＯ２／ＳｉＯ２膜による高反射コーティング（反射率９５％）を施した。この後スクライブにより素子分離をおこない半導体レーザチップを作製した。スクライブは、タイプＡの素子については素子分離溝で、タイプＢ、Ｃの素子については隣り合う活性層ストライプの中央で、それぞれ行った。
以上の素子分離工程について図８を参照して説明する。まず、メサ部５０９および分離溝（不図示）の延在方向と直交する方向に沿ってウエハ８００を劈開面８０２で劈開し、レーザーバーを形成する（図８（ａ））。次いでそれぞれのバーを、メサ部５０９および分離溝（不図示）の延在方向のスクライブ線８０６に沿ってスクライブし、半導体レーザチップに分離する（図８（ｂ）、（ｃ））。こうして図１、図２および図１０に示す断面構造の半導体レーザを作製した。
（評価）
作製したＬＤの発振しきい電流密度の典型値はタイプＡ，Ｂ，Ｃの順に、２．５ｋＡｃｍ−２、２．４ｋＡｃｍ−２、３．０ｋＡｃｍ−２であり、スロープ効率はそれぞれ、１．３Ｗ／Ａ／ｆａｃｅｔ，１．３Ｗ／Ａ／ｆａｃｅｔ、０．９Ｗ／Ａ／ｆａｃｅｔであった。
特性測定後、ｐ電極を王水にて除去し、光学顕微鏡観察をおこなった結果、タイプＣの素子には平均４本のストライプを横切るクラックが観察された。これに対し、タイプＡの素子では観察した全ての素子についてクラックは観察されなかった。タイプＢの素子は、スクライブ部から発生するクラックがタイプＣの素子と同程度観察されたが、すべてクラック防止溝で伝播が抑制され、活性層を横切るクラックは観察されなかった。タイプＣの素子のしきい電流密度、スロープ効率などの特性が他と比較して悪いのは、クラックにより内部損失が増加したためと考えられる。
また、それぞれの素子の容量を測定したところ、タイプＡ，Ｂ，Ｃについてそれぞれ、２０ｐＦ、１２ｐＦ、２１ｐＦであった。これによりクラック伝播防止溝による実効的な素子面積低減により素子容量を低減できることが確かめられた。
本実施例におけるタイプＡの半導体レーザは、自立ＧａＮ基板５０１に到達する素子分離溝５１３においてチップに分離されている。この素子分離溝５１３によりＡｌＧａＮクラッド層が除去された領域が形成された箇所で素子分離が行われることとなり、クラックを効果的に抑制することができる。また、この半導体レーザは、上記のように素子分離溝５１３が斜面を有するため、以下の効果を奏する。
（ｉ）従来、チップ分離工程やチップを搬送時に発生していた半導体レーザの最上層角部の欠損を効果的に抑制することができる。
（ｉｉ）ｐ型カバー電極上に金線をボンディングする際、カバー電極の段切れを防止し、良好な通電状態を安定的に実現することができる。
本実施例におけるタイプＢの半導体レーザは、自立ＧａＮ基板５０１に到達する一対の素子分離溝５１４を有する。この素子分離溝５１４により挟まれた領域に活性層が形成されているため、活性層を含むＬＤ構造にクラックが伝播することがなく、高品質の半導体レーザが実現される。また、本実施例ではこの素子分離溝５１４の側面が傾斜した構造となっているため、半導体層中の残留歪みが低減されるとともにクラック伝播防止効果がより顕著に発揮される。特に溝側面を斜面とすることにより、チップの周囲部等の歪み集中箇所において歪みを分散させる効果が生じる。
【実施例２】  本実施例では、選択成長による素子分離溝を形成し、素子を作製した例を示す。
本実施例に係る半導体レーザは、図３に示す構造を有する。以下、この半導体レーザの作製工程について図６（ａ）〜図７（ｄ）を参照して説明する。まず、実施例１で用いたものと同様の自立ＧａＮ基板６０１にＳｉＯ２絶縁膜を３００ｎｍ堆積し、露光技術により幅２０μｍのＳｉＯ２からなるストライプ状のマスク６１３を３００μｍピッチで形成した（図６（ａ））。マスク６１３は、＜１−１００＞方向に延在するように形成した。
この後、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１．２μｍ）からなるｎ型クラッド層６０２、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなるｎ型光閉じ込め層６０３、Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度５×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層からなる活性層となる３周期多重量子井戸（ＭＱＷ）層６０４、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎからなるキャップ層６０５、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなるｐ型光閉じ込め層６０６、厚さ０．５μｍのｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層（Ｍｇ濃度２×１０１９ｃｍ−３）６０７、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０２０ｃｍ−３、厚さ０．１μｍ）からなるｐ型コンタクト層６０８を順次成長させて、ＬＤ構造の積層膜を形成した（図６（ｂ））。この成長により、マスク６１３上部に、＜１−１００＞方向に延在するストライプ状の溝が形成される。なお、選択成長のためのＳｉＯ２からなるマスク６１３にはＡｌＧａＮ層成長時に多結晶が堆積するが、その膜厚は薄いためプロセスに影響を与えない。
ＬＤ構造形成後、実施例１で示した素子と同様の工程によりリッジ型ＬＤを作製した。ドライエッチングによりｐ型クラッド層６０７およびｐ型コンタクト層６０８を含んだメサ部６０９を形成した（図７（ｃ））。つづいてＳｉＯ２絶縁膜６１０を堆積してメサ部分の頭出しを露光技術により行い、リッジ構造を形成した。ｎ型基板裏にはＴｉ／Ａｌからなるｎ電極６１１を形成し、ｐコンタクト上には、Ｎｉ／Ａｕからなるｐ電極６１２を形成した。これらの素子を活性層ストライプに垂直な方向に劈開し、幅６００μｍのＬＤバーを形成後、片面にＴｉＯ２／ＳｉＯ２膜による高反射コーティング（反射率９５％）を施した。この後ＳｉＯ２ストライプ６０１部をスクライブし、素子分離を行った。図７（ｄ）はこの状態を示す図である。以上の工程により、図３に示す半導体レーザが得られた。
作製したＬＤの発振しきい電流密度の典型値は２．５ｋＡｃｍ−２、スロープ効率は１．３Ｗ／Ａ／ｆａｃｅｔであった。ｐ電極を王水で除去後、光学顕微鏡観察を行ったところクラックの発生は見られなかった。
以上、本発明を実施例に基づいて説明した。この実施例は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば上記実施例ではＧａＮ基板を用いたが、ｎ型クラッド層よりもアルミニウム組成の低いＡｌＧａＮ基板を用いることもできる。この場合も、格子定数の大小関係から、上記実施例と同様、クラックの発生や伝播が問題となるが、本発明によりかかる課題を有効に解決することができる。
また、上記実施例ではリッジ型の半導体レーザを例に挙げて説明したが、これに限られず、様々な構造の半導体レーザに適用できることはいうまでもない。
また、ｐ電極の形成は、光出射面以外の積層膜側面に絶縁膜を介して形成してもよい。
【図１】
2004086580.tif 000003
【図２】
2004086580.tif 000004
【図３】
2004086580.tif 000005
【図４】
2004086580.tif 000006
【図５】
2004086580.tif 000007
【図６】
2004086580.tif 000008
【図７】
2004086580.tif 000009
【図８】
2004086580.tif 000010
【図９】
2004086580.tif 000011
【図１０】
2004086580.tif 000012
【図１１】
2004086580.tif 000013
【国際調査報告】
2004086580.tif 000014
2004086580.tif 000015
2004086580.tif 000016
2004086580.tif 000017