(57)【要約】出力に発生するスパイク状の雑音（グリッチ）を低減したチャージポンプ回路が開示されている。チャージポンプ回路は、一方の端子が高電位電源に接続され、チャージアップ信号に応じてオン・オフ動作する第１のトランジスタと、一方の端子が低電位電源に接続され、チャージダウン信号に応じてオン・オフ動作する第２のトランジスタと、前記第１のトランジスタの他方の端子とチャージポンプ出力との間に接続される第１の電流制限素子と、第２のトランジスタの他方の端子とチャージポンプ出力との間に接続される第２の電流制限素子とを備える。
2005008895.tif 000002
【特許請求の範囲】
【請求項１】
一方の端子が高電位電源に接続され、チャージアップ信号に応じてオン・オフ動作する第１のトランジスタと、
一方の端子が低電位電源に接続され、チャージダウン信号に応じてオン・オフ動作する第２のトランジスタと、
前記第１のトランジスタの他方の端子とチャージポンプ出力との間に接続される第１の電流制限素子と、
前記第２のトランジスタの他方の端子とチャージポンプ出力との間に接続される第２の電流制限素子とを備えることを特徴とするチャージポンプ回路。
【請求項２】
並列に設けられ、出力が共通に接続された複数の子チャージポンプ回路を備え、
前記複数の子チャージポンプ回路は、複数のチャージアップ信号とチャージダウン信号でそれぞれ駆動され、
各子チャージポンプ回路は、
一方の端子が高電位電源に接続され、各チャージアップ信号に応じてオン・オフ動作する第１のトランジスタと、
一方の端子が低電位電源に接続され、各チャージダウン信号に応じてオン・オフ動作する第２のトランジスタと、
前記第１のトランジスタの他方の端子とチャージポンプ出力との間に接続される第１の電流制限素子と、
前記第２のトランジスタの他方の端子とチャージポンプ出力との間に接続される第２の電流制限素子とを備えることを特徴とするチャージポンプ回路。
【請求項３】
前記第１の電流制限素子は、ゲートが前記低電位電源に接続されたＰＭＯＳ型トランジスタであり、
前記第２の電流制限素子は、ゲートが前記高電位電源に接続されたＮＭＯＳ型トランジスタである請求項１又は２に記載のチャージポンプ回路。
【請求項４】
前記第１の電流制限素子は、ゲートに第１バイアスレベルが印加されるＰＭＯＳ型トランジスタであり、
前記第２の電流制限素子は、ゲートに第２バイアスレベルが印加されるＮＭＯＳ型トランジスタであり、
前記第１および第２バイアスレベルを生成するバイアスレベル生成回路を備える請求項１に記載のチャージポンプ回路。
【請求項５】
前記バイアスレベル生成回路は、カスケードカレントミラー回路を備える請求項４に記載のチャージポンプ回路。
【請求項６】
前記第１の電流制限素子は、ゲートに第１バイアスレベルが印加されるＰＭＯＳ型トランジスタであり、
前記第２の電流制限素子は、ゲートに第２バイアスレベルが印加されるＮＭＯＳ型トランジスタである請求項２に記載のチャージポンプ回路。
【請求項７】
前記第１および第２バイアスレベルを生成するバイアスレベル生成回路を備える請求項６に記載のチャージポンプ回路。
【請求項８】
前記第１および第２バイアスレベルは、前記複数の子チャージポンプ回路で共通であり、
前記バイアスレベル生成回路は、共通の前記第１および第２バイアスレベルを生成する請求項６に記載のチャージポンプ回路。
【請求項９】
前記バイアスレベル生成回路は、カスケードカレントミラー回路を備える請求項７又は８に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】  本発明は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路において、位相検出回路からの位相差検出信号を入力とし、ループフィルタに対して電荷をチャージアップ及びチャージダウンするチャージポンプ回路に関する。
【背景技術】  外部から入力される基準クロック信号から所定の周波数で所定の位相のクロックを生成するために、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が広く使用されている。図１は、基準クロックＣＬＫからそのＭ／Ｎ倍の周波数のクロックＣＫを発生するＰＬＬ回路の基本構成を示す図である。この回路は、１／Ｎ分周器１１、周波数位相比較器１２、チャージポンプ（ＣＰ）回路１３、ループフィルタ１４、電圧制御発振器（ＶＣＯ）１５、及び１／Ｍ分周器１６から構成される。ループフィルタ１４は、チャージポンプ１３の出力ノードとグランドの間に直列に接続した抵抗と容量を有する。周波数位相比較器１２が１／Ｎ分周されたＣＬＫと１／Ｍ分周されたＣＫの位相差を検出し、位相差に応じてチャージポンプ回路１３を制御する信号を出力する。チャージポンプ回路１３は、ループフィルタ１４を充放電する信号を出力し、ループフィルタ１４の一端に位相差に応じた差電圧が発生する。この差電圧がＶＣＯ１５に印加され、ＶＣＯ１５は差電圧に応じた一定の周期のクロックＣＫを発生する。
本発明は、上記のようなＰＬＬ回路などに使用されるチャージポンプ回路に関する。
図２は、従来のチャージポンプ回路の構成例を示す図である。図２に示すように、チャージポンプ回路は、高電位電源に接続された定電流源２１と出力端子との間に接続され、ゲートに印加されるチャージアップ信号ＵＰによりオン・オフ制御されるＰＭＯＳトランジスタＴＲ１と、低電位電源に接続された定電流源２２と出力端子との間に接続され、ゲートに印加されるチャージダウン信号ＤＷによりオン・オフ制御されるＮＭＯＳトランジスタＴＲ２とを有する。チャージアップ信号ＵＰは通常状態は「高（Ｈ）」であり、チャージダウン信号ＤＷは通常状態は「低（Ｌ）」である。
周波数位相比較器１２が、クロックＣＫの周波数が基準クロックＣＬＫの周波数より小さいと判定した時にはチャージアップ信号ＵＰを「低（Ｌ）」に変化させる制御信号を出力する。これに応じて、ＰＭＯＳトランジスタＴＲ１がオン状態になり、ＮＭＯＳトランジスタＴＲ２がオフ状態になり、高電位電源から定電流源２１を介して出力端子を充電する充電出力が得られる。この充電出力によりループフィルタ１４の容量が充電されて差電圧が上昇し、ＶＣＯ１５の発振周波数が増加する。周波数位相比較器１２が、クロックＣＫの周波数が基準クロックＣＬＫの周波数より大きいと判定した時にはチャージダウン信号ＤＷを「高（Ｈ）」とする制御信号を出力する。これに応じて、ＰＭＯＳトランジスタＴＲ１がオフ状態になり、ＮＭＯＳトランジスタＴＲ２がオン状態になり、定電流源２２を介して出力端子から低電位電源に放電する放電出力が得られる。この放電出力によりループフィルタ１４の容量が放電されて差電圧が低下し、ＶＣＯ１５の発振周波数が減少する。チャージアップ信号ＵＰとチャージダウン信号ＤＷは、ＰＬＬ回路における２つのクロックの同期状態に応じてパルスの幅が変化する。例えば、２つのクロックＣＬＫとＣＫの周波数の差が大きい場合、すなわち同期状態が悪い場合にはチャージアップ信号ＵＰ又はチャージダウン信号ＤＷのパルス幅が大きくなり、単位時間に流れる充放電電流が大きくなる。また、２つのクロックＣＬＫとＣＫの周波数の差が小さい場合、すなわち同期状態がよく周波数と位相がロックする付近ではチャージアップ信号ＵＰ又はチャージダウン信号ＤＷのパルス幅が小さくなり単位時間に流れる充放電電流が小さくなる。
図２に示すチャージポンプ回路では、ＰＭＯＳトランジスタＴＲ１のゲート端子にチャージアップ信号ＵＰが、ＮＭＯＳトランジスタＴＲ２のゲート端子にチャージダウン信号ＤＷが印加される。図示のように、ＰＭＯＳトランジスタＴＲ１のゲートとドレインの間には寄生容量ＰＣ１が、ＮＭＯＳトランジスタＴＲ２のゲートとドレインの間には寄生容量ＰＣ２が形成される。ゲート電圧が変化した場合、この寄生容量ＰＣ１及びＰＣ２によるカップリングにより、出力信号にスパイク状の雑音（グリッチ）が発生する。
図４Ａと図４Ｂはこのグリッチの発生を示す図であり、図４Ａに示すようにチャージアップ信号ＵＰがグラフＡのように変化すると、出力電流は図４ＢのグラフＢのように変化し、大きなグリッチが発生する。チャージダウン信号ＤＷについても同様に出力電流にグリッチが発生する。
出力電流にグリッチが発生すると差電圧にもグリッチ（雑音）が発生し、ＶＣＯ１５の発生するクロックＣＫが不安定になるという問題を生じる。特に、上記のようにＰＬＬ回路における２つのクロックの同期状態がよくなり、周波数及び位相がロックする付近では、チャージアップ信号ＵＰ及びチャージダウン信号ＤＷのパルス幅は非常に狭くなり、その分グリッチの影響が大きくなり、ＰＬＬ回路の収束特性やＰＬＬ回路の生成するクロックＣＫのジッタなどが大きくなるという問題を生じる。
【発明の開示】
本発明は、グリッチの発生を低減したチャージポンプ回路の実現を目的とする。
図３は、本発明のチャージポンプ回路の基本構成を示す図である。図３に示すように、本発明のチャージポンプ回路は、図２の従来のチャージポンプ回路において、第１のトランジスタＴＲ１とチャージポンプ出力との間に第１の電流制限素子２３を設け、第２のトランジスタＴＲ２とチャージポンプ出力との間に第２の電流制限素子２４を設ける。
本発明のチャージポンプ回路は、図１のＰＬＬ回路に使用するのに適した回路である。
本発明によれば、電流制限素子２３及び２４により、チャージアップ信号ＵＰ及びチャージダウン信号ＤＷが変化した時にゲート−ドレイン間の寄生容量ＰＣ１及びＰＣ２のカップリングによる瞬間的な電流の変化を制限及び吸収することにより、チャージポンプ出力のスパイク状の雑音（グリッチ）を小さくすることができる。本発明のチャージポンプ回路では、チャージアップ信号ＵＰが図４ＡのグラフＡのように変化すると、出力電流は図４ＢのグラフＣのように変化する。グラフＣをグラフＢと比較すると、本発明におけるグリッチが従来例におけるグリッチより小さくなることが分かる。なお、チャージダウン信号ＤＷにより発生するグリッチについても同様に低減される。
第１及び第２の電流制限素子は、例えば、ＰＭＯＳ型及びＮＭＯＳ型トランジスタで構成できる。ＰＭＯＳ型トランジスタのゲートは、低電位電源（グランド）に接続してもよいが、ゲートに第１バイアスレベルを印加するようにしてもよい。また、ＮＭＯＳトランジスタのゲートは、高電位電源に接続してもよいが、第２バイアスレベルを印加するようにしてもよい。ゲートに第１及び第２バイアスレベルを印加する方が、より高い電流制限効果を得ることができる。
第１および第２バイアスレベルを生成するバイアスレベル生成回路は、カスケードカレントミラー回路で構成すると、充電と放電の電流を同一にできる。
また、複数の子チャージポンプ回路を並列に設けて、出力を共通に接続し、複数の子チャージポンプ回路を複数のチャージアップ信号とチャージダウン信号でそれぞれ駆動するチャージポンプ回路において、上記のチャージポンプ回路を子チャージポンプ回路として使用すれば、同様にグリッチを低減できる。
なお、特開平７−７４０２号公報は、出力回路の前段のインバータ回路に電流制限素子を設けた構成を開示している。しかし、この公知例に開示された回路は、出力回路の電圧をインバータ回路の出力に負帰還する構成を有し、異なる負荷容量を駆動する時にも出力波形を一定にするための回路であり、目的が異なる上に、電流制限素子が設けられるのは前段のインバータ回路であり、負荷容量を駆動する出力回路には電流制限素子は設けられないため構成も異なる。更に、この回路では負帰還のための容量により出力回路を構成するトランジスタのゲートに印加される信号の変化が緩やかになるため、チャージポンプ回路としては動作上問題が生じる。
【図面の簡単な説明】  図１は、ＰＬＬ回路の構成例を示す図である。
図２は、従来のチャージポンプ回路の構成を示し、寄生容量の影響を説明する図である。
図３は、本発明のチャージポンプ回路の基本構成を示す図である。
図４Ａと図４Ｂは、従来例及び本発明のチャージポンプ回路において発生するグリッチの例を示す図である。
図５は、本発明の第１の実施例のチャージポンプ回路の構成を示す図である。
図６は、本発明の第２の実施例のチャージポンプ回路の構成を示す図である。
図７は、本発明の第３の実施例のチャージポンプ回路の構成を示す図である。
図８は、本発明の第４の実施例のチャージポンプ回路の構成を示す図である。
図９は、本発明の第５の実施例のチャージポンプ回路の構成を示す図である。
図１０は、本発明の第６の実施例のチャージポンプ回路の構成を示す図である。
【発明を実施するための最良の形態】  以下、本発明の実施例を説明するが、実施例のチャージポンプ回路は図１のＰＬＬ回路に使用されるのに適した回路である。
図５は、本発明の第１実施例のチャージポンプ回路の構成を示す図である。図示のように、第１実施例のチャージポンプ回路は、高電位電源と出力端子との間に直列に接続された定電流源２１とＰＭＯＳトランジスタＴＲ１と第１の電流制限用ＰＭＯＳトランジスタＲ１と、低電位電源と出力端子との間に直列に接続された定電流源２２とＮＭＯＳトランジスタＴＲ２と第２の電流制限用ＮＭＯＳトランジスタＲ２とを有する。ＰＭＯＳトランジスタＴＲ１のゲートにはチャージアップ信号ＵＰが印加され、ＮＭＯＳトランジスタＴＲ２のゲートにはチャージダウン信号ＤＷが印加され、第１の電流制限用ＰＭＯＳトランジスタＲ１のゲートはグランドに接続され、第２の電流制限用ＮＭＯＳトランジスタＲ２のゲートは高電位電源に接続される。これにより第１の電流制限用ＰＭＯＳトランジスタＲ１及び第２の電流制限用ＮＭＯＳトランジスタＲ２は、抵抗として動作する。
言い換えれば、第１実施例のチャージポンプ回路は、ＰＭＯＳ型トランジスタＴＲ１のドレインとチャージポンプ出力端子との間に第１の電流制限用トランジスタＲ１を設け、ＮＭＯＳ型トランジスタＴＲ２のドレインとチャージポンプ出力端子との間に第２の電流制限用トランジスタＲ２を設けた点が、図２の従来のチャージポンプ回路と異なる。第１の電流制限用トランジスタＲ１が図３の第１の電流制限素子２３に相当し、第２の電流制限用トランジスタＲ２が図３の第２の電流制限素子２４に相当する。
第１実施例のチャージポンプ回路において、チャージアップ信号ＵＰが図４Ａのように変化すると、ＰＭＯＳトランジスタＴＲ１はオン状態に変化し、定電流回路２１を介して高電位電源から電流が流れるようになるが、その時にＴＲ１のゲートとドレイン間の寄生容量のため、ドレイン側の電位は瞬間的に高くなる。しかし、第１実施例のチャージポンプ回路では、ＴＲ１のドレインとチャージポンプ出力端子の間に接続された第１の電流制限用トランジスタＲ１のために、電流の変化が抑制されてドレイン電圧の変化の影響が抑制される。そのため、チャージポンプ出力は図４ＢのグラフＣのように変化し、グリッチが低減されてほとんどなくなっていることが分かる。チャージダウン信号ＤＷの変化に応じて発生するグリッチも、第２の電流制限用トランジスタＲ２により同様に低減される。
図６は、本発明の第２実施例のチャージポンプ回路の構成を示す図である。第２実施例のチャージポンプ回路は、第１実施例のチャージポンプ回路において、第１の電流制限用ＰＭＯＳトランジスタＲ１のゲートに第１のバイアスレベルＢＬ１を印加し、第２の電流制限用ＮＭＯＳトランジスタＲ２のゲートに第２のバイアスレベルＢＬ２を印加する点が異なる。
ＰＭＯＳトランジスタのゲートをソースより高い電位にすることによりＰＭＯＳトランジスタは導通して抵抗として動作し、抵抗チはゲートに印加する電位に応じて変化する。第１実施例では第１の電流制限用ＰＭＯＳトランジスタＲ１のゲートは低電位電源（グランド）に接続されるので、抵抗値は比較的小さくなる。そのため、第１実施例では第１の電流制限用ＰＭＯＳトランジスタＲ１による電流制限効果が十分ではなかった。これに対して第２実施例では、第１の電流制限用ＰＭＯＳトランジスタＲ１のゲートに印加するバイアスレベルＢＬ１を適宜設定することにより、第１の電流制限用ＰＭＯＳトランジスタＲ１の抵抗値を適当な値にすることが可能であり、その電流制限効果を大きくでき、チャージポンプ出力に発生するグリッチを一層低減できる。第２の電流制限用ＮＭＯＳトランジスタＲ２についても同様であり、ゲートに印加するバイアスレベルＢＬ２を適宜設定することにより、第２の電流制限用ＮＭＯＳトランジスタＲ２の抵抗値を適当な値にすることが可能でありグリッチを一層低減できる。
図７は、本発明の第３実施例のチャージポンプ回路の構成を示す図である。第３実施例のチャージポンプ回路は、第２実施例のチャージポンプ回路において、第１のバイアスレベルＢＬ１及び第２のバイアスレベルＢＬ２を生成するバイアスレベル生成回路を設けた点と、定電流源２１と２２を具体的なトランジスタ回路で実現した点が異なる。バイアスレベル生成回路は、定電流源３１、ＰＭＯＳトランジスタＴＲＢ１とＴＲＢ２、及びＮＭＯＳトランジスタＴＲＢ３〜ＴＲＢ６で構成されるカスケードカレントミラー回路であり、所定の電圧ＣＬ１、ＣＬ２、ＢＬ１及びＢＬ２を生成する。ＢＬ１及びＢＬ２は、それぞれ第１の電流制限用ＰＭＯＳトランジスタＲ１及び第２の電流制限用ＮＭＯＳトランジスタＲ２のゲートに印加される。
定電流源２１は、高電位電源とＰＭＯＳトランジスタＴＲ１のソースの間に接続され、ゲートに上記のＣＬ１が印加されるＰＭＯＳトランジスタＴＲＣ１で構成される。定電流源２２は、定電位電源とＮＭＯＳトランジスタＴＲ２のソースの間に接続され、ゲートに上記のＣＬ２が印加されるＮＭＯＳトランジスタＴＲＣ２で構成される。この構成により、第１の電流制限用ＰＭＯＳトランジスタＲ１は、ＰＭＯＳトランジスタＴＲＣ１が流す電流にほぼ等しい電流を流すように動作する。第２の電流制限用ＮＭＯＳトランジスタＲ２も、ＮＭＯＳトランジスタＴＲＣ２が流す電流にほぼ等しい電流を流すように動作する。
図８は、本発明の第４実施例のチャージポンプ回路の構成を示す図である。図示のように、第４実施例のチャージポンプ回路は、４個の子チャージポンプ回路を並列に配置し、出力を共通に接続した回路である。各子チャージポンプ回路は、図５の第１実施例のチャージポンプ回路と同じ構成を有する。第１の子チャージポンプ回路は、定電流源１２１、ＰＭＯＳトランジスタＴＲ１１、第１の電流制限用ＰＭＯＳトランジスタＲ１１、第２の電流制限用ＮＭＯＳトランジスタＲ１２、ＮＭＯＳトランジスタＴＲ１２、及び定電流源１２２を有する。他の第２から第４子チャージポンプ回路も同様であり、説明を省略する。
第１から第４子チャージポンプ回路には、それぞれチャージアップ信号ＵＰ１、ＵＰ２、ＵＰ３及びＵＰ４と、チャージダウン信号ＤＷ１、Ｄｗ２、ＤＷ３及びＤＷ４が印加される。
第１から第４子チャージポンプ回路が充放電する電流量はそれぞれ異なり、例えば、第１から第４子チャージポンプ回路の充放電の電流量が１：２：４：８であるとする。この場合、チャージアップ信号ＵＰ１、ＵＰ２、ＵＰ３及びＵＰ４と、チャージダウン信号ＤＷ１、Ｄｗ２、ＤＷ３及びＤＷ４のうち有効にする組合せを選択することにより、充放電の電流量を１５段階に変化させることが可能である。例えば、ＵＰ１とＤＷ１のみを有効にした時の充放電の電流量を１とすれば、すべてのチャージアップ信号及びチャージダウン信号を有効にした場合には、充放電の電流量は１６になる。
第４実施例の構成においても、第１の電流制限用ＰＭＯＳトランジスタと第２の電流制限用ＮＭＯＳトランジスタを設けることにより、出力におけるグリッチを低減できる。
図９は、本発明の第５実施例のチャージポンプ回路の構成を示す図である。図示のように、第５実施例のチャージポンプ回路は、第４実施例と同様に、４個の子チャージポンプ回路を並列に配置し、出力を共通に接続した回路であり、各子チャージポンプ回路は、図６の第２実施例のチャージポンプ回路と同じ構成を有する。この場合も、第２実施例と同様の効果が得られる。
図１０は、本発明の第６実施例のチャージポンプ回路の構成を示す図である。図示のように、第６実施例のチャージポンプ回路は、第４実施例と同様に、４個の子チャージポンプ回路を並列に配置し、出力を共通に接続した回路であり、各子チャージポンプ回路は、図７の第３実施例のチャージポンプ回路と同じ構成を有する。この場合も、第３実施例と同様の効果が得られる。
以上、本発明の実施例を説明したが、本発明はこれに限定されず、他にも各種の変形例が可能である。
【産業上の利用可能性】  本発明によれば、ＰＬＬ回路などで使用されるチャージポンプ回路の出力に発生するグリッチが低減される。これにより、ＰＬＬ回路の収束特性やジッタ特性を改善できる。
【図１】
2005008895.tif 000003
【図２】
2005008895.tif 000004
【図３】
2005008895.tif 000005
2005008895.tif 000006
【図５】
2005008895.tif 000007
【図６】
2005008895.tif 000008
【図７】
2005008895.tif 000009
【図８】
2005008895.tif 000010
【図９】
2005008895.tif 000011
【図１０】
2005008895.tif 000012
【国際調査報告】
2005008895.tif 000013
2005008895.tif 000014
2005008895.tif 000015
2005008895.tif 000016