(57)【要約】一方の主面に複数の電極が配設された半導体素子と、絶縁基板に複数の導電層が配設された配線基板とを具備し、前記配線基板は、前記半導体素子の外縁部に沿って略コの字状に配設され、当該配線基板における前記導電層の一端が前記半導体素子の電極に接続され、かつ前記導電層の他端が当該半導体素子の他方の主面側において当該半導体素子とは異なる方向へ導出されてなることを特徴とする半導体装置を用いて積層型半導体装置を形成する。
2004055891.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面に複数の電極が配設された半導体素子と、絶縁基板に複数の導電層が配設された配線基板とを具備し、
前記配線基板は、前記半導体素子の外縁部に沿って略コの字状に配設され、当該配線基板における前記導電層の一端が前記半導体素子の電極に接続され、かつ前記導電層の他端が当該半導体素子の他方の主面側において当該半導体素子とは異なる方向へ導出されてなることを特徴とする半導体装置。
【請求項２】
前記配線基板は、前記絶縁基板とその一方の表面に配設された前記導電層と当該導電層を選択的に覆う保護絶縁層とからなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電層は、前記半導体素子を実装する実装板のコンタクト部に電気的に接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電層は、別の半導体素子に配設された電極に電気的に接続されることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電層は前記絶縁基板に形成された貫通孔を通り、当該絶縁基板の前記一方の表面より他方の表面へ導出されることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記導電層は金属材料よりなることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記絶縁基板はポリイミドよりなることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記保護絶縁層はポリイミドよりなることを特徴とする請求項２記載の半導体装置。
【請求項９】
前記保護絶縁層は粘着性を有し、当該粘着性によって前記配線基板を前記半導体素子に固定することを特徴とする請求項２記載の半導体装置。
【請求項１０】
前記保護絶縁層は、絶縁樹脂の両面テープであることを特徴とする請求項９記載の半導体装置。
【請求項１１】
請求項１〜１０のうち、いずれか１項記載の半導体装置を用いた、複数の半導体素子が積層されて形成される積層型半導体装置。
【発明の詳細な説明】
【技術分野】  本発明は、半導体装置に係り、更には半導体素子を積層してなる積層型半導体装置に関する。
【背景技術】  近年、半導体装置の高性能化に伴い、複数の半導体素子を積層した積層型半導体装置が普及してきている。このような積層型半導体装置において、積層される半導体素子間を配線する配線方法は、ワイヤボンディング方式が一般的であった。
図１には、ワイヤボンディング方式を用いて配線された、積層型半導体装置１００の構成例を示す。
図１を参照するに、インターポーザー１１１上に、絶縁体１０３を介して半導体素子１０１が設置され、さらに当該半導体素子１０１上に絶縁体１０４を介して半導体素子１０２が設置されている。また、半導体素子１０１には図示しない能動素子、受動素子などが配設されており、これらの素子に接続された配線接続部１０５からワイヤ１０７を用いたワイヤボンディング方によって前記インターポーザーのコンタクト部１０９に配線がされている。
同様に、半導体素子１０２には図示しない能動素子、受動素子などが配設されており、これらの素子に接続された配線接続部１０６からワイヤ１０８を用いたワイヤボンディング方によって前記インターポーザーのコンタクト部１０９に配線がされている。また、前記半導体素子１０１、１０２およびワイヤ１０７、１０８などはＭＯＬＤ樹脂１１０により、前記インターポーザー１１１に固定されている。
前記したようなワイヤボンディング方を用いた積層型半導体装置１００の場合、ワイヤのループ形状の差異、もしくは配線接続部とワイヤの接続部の抵抗値のバラつきなどワイヤボンディングの加工のばらつきに起因する問題が懸念される。
また、ワイヤで配線するために半導体素子上の配線接続部が露出している必要があるため、半導体素子を積層する場合に、常に上段の半導体素子が下段の半導体素子より小さくなくてはならないというサイズの制限が生じて積層型半導体装置を形成する場合の設計の自由度が制限されてしまう問題があった。
【発明の開示】
そこで、本発明においては上記の課題を解決した、新規で有用な半導体装置を提供することを目的としている。本発明の具体的な課題は、従来の半導体素子の配線であるワイヤボンディングに比較して配線の精度がよく、加工のばらつきの少ない配線および半導体素子を有する半導体装置の提供することにある。
本発明の別の課題は、半導体素子を積層する際のサイズの制限を無くして、積層型半導体装置の設計の自由度を上げることである。
本発明では上記の課題を、一方の主面に複数の電極が配設された半導体素子と、絶縁基板に複数の導電層が配設された配線基板とを具備し、前記配線基板は、前記半導体素子の外縁部に沿って略コの字状に配設され、当該配線基板における前記導電層の一端が前記半導体素子の電極に接続され、かつ前記導電層の他端が当該半導体素子の他方の主面側において当該半導体素子とは異なる方向へ導出されてなることを特徴とする半導体装置を用いて解決する。
本発明によれば、前記半導体素子の外縁部に沿うように前記配線基板の前記導電層を用いた配線が形成されているため、ループ状に形成される従来のワイヤ配線に比較して、配線部を形成した際の配線長を最短にすることができ、かつ配線長のバラつきを最小限に抑えることが可能となる。
本発明によれば、絶縁基板に導電層を配して配線基板とし、当該配線基板を前記半導体素子の外縁を沿うように配することで、前記配線基板上に別の半導体素子を積層することが可能となる。そのために、半導体素子の上に当該半導体素子と同じサイズ、もしくは当該半導体素子より大きなサイズの半導体素子を積層すること可能となり、積層型半導体素子を形成する際の半導体素子の大きさの制限がなくなり、積層型半導体意装置の設計の自由度があがる。
【図面の簡単な説明】  図１は、従来のワイヤボンディング式配線を用いた積層型半導体装置の構成を示す図である。
図２は、本発明による積層型半導体装置の構成で、半導体素子のサイズが同一の場合の構成例を示す図である。
図３は、本発明による積層型半導体装置の構成で、半導体素子のサイズが異なる場合の構成例を示す図である。
図４は、図２に示した積層型半導体装置の配線方法を示す図である。
図５は、図４に示した配線方法の詳細を示す図である。
図６Ａは半導体素子の概観を示す斜視図であり、図６Ｂは図６Ａに示した半導体素子に、積層部品を設置した概観を示す斜視図である。
図７Ａは本発明による積層部品を示した平面図（その１）であり、図７Ｂは、図７Ａに示した積層部品を折り曲げて半導体素子に取り付けた際の形状とした斜視図（その１）である。
図８Ａは本発明による積層部品を示した平面図（その２）であり、図８Ｂは、図８Ａに示した積層部品を折り曲げて半導体素子に取り付けた際の形状とした斜視図（その２）である。
図９Ａは、本発明による半導体素子の配線の接続方法を示す断面図（その１）であり、図９Ｂは図９Ａに示した半導体素子の配線の接続方法を示す斜視図（その１）である。
図１０Ａは、本発明による半導体素子の配線の接続方法を示す断面図（その２）であり、図１０Ｂは図１０Ａに示した配線の接続方法を示す斜視図（その２）である。
図１１Ａは、本発明による半導体素子の配線の接続方法を示す断面図（その３）であり、図１１Ｂは図１１Ａに示した配線の接続方法を示す斜視図（その３）である。
図１２Ａ〜Ｃは、本発明による半導体素子の配線の接続方法の工程を示す断面図（その１）である。
図１３Ａ〜Ｂは、本発明による半導体素子の配線の接続方法の工程を示す断面図（その２）である。
図１４Ａは、図２に示した積層型半導体装置をＭＯＬＤ樹脂により固定した構成を示す図であり、図１４Ｂは、図３に示した積層型半導体装置をＭＯＬＤ樹脂により固定した構成を示す図である。
図１５Ａは、図１４Ｂに示した積層型半導体装置を用いた受光装置の構成図（その１）であり、図１５Ｂは、図１４Ｂに示した積層型半導体装置を用いた受光装置の構成図（その２）である。
図１６は、図２に示した積層型半導体装置の変更例である。
【発明を実施するための最良の形態】  図２〜図１５の図面に基づき、本発明の実施の形態について説明する。
図２は、本発明による積層型半導体装置１０の構成を示す断面図である。図２を参照するに、前記積層型半導体装置１０の概略は、インターポーザー１１上に半導体素子１〜３が配設された構成となっている。前記半導体素子１〜３は、当該半導体素子１〜３のそれぞれ下面から側面、さらには上面の外縁に沿うように設置されたそれぞれ積層部品４〜６により保持されている。
前記半導体素子１〜３にはそれぞれ、図示しない、たとえば能動型素子、受動型素子などの素子が形成されており、それらの素子に接続する配線接続部１ａ〜３ａが設置され、さらに当該配線接続部１ａ〜３ａ上にはそれぞれ、配線接触部１ｂ〜３ｂが設置されている。前記配線接触部１ｂ〜３ｂは、前記積層部品４〜６に設置された、後述する配線部と接続されている。
前記した配線部と、当該配線部に接続する前記積層部品４〜６の下部に設置されたそれぞれ積層接触部１ｃ〜３ｃによって前記積層型半導体装置１０の配線が形成されている。形成された配線は積層接触部１ｃを介して前記インターポーザーのコンタクト部９に接続されている。このような配線の構造の詳細については後述する。
このように、従来のワイヤボンディングに換わる配線部を有する積層部品を用いることによって、積層型半導体装置を形成しているため、半導体素子の配線接続部上の空間に半導体素子を載置することが可能となり、図２に示すように同一サイズの半導体素子を積層して積層型半導体装置を形成することが可能となる。
さらに、このような積層部品を用いて積層型半導体部品を形成する場合には同一サイズの半導体素子のみならず、図３に示すように、異なるサイズの半導体素子によって積層型半導体装置を形成することが可能となり、積層型半導体装置を形成する際の半導体素子のサイズの制限が無くなる。
図３は、前記した積層部品を用いて、それぞれ異なるサイズである前記半導体素子１、半導体素子２’および半導体素子３’によって積層型半導体装置２０を形成した構成の断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図３を参照するに、前記半導体素子１の上に、当該半導体素子１よりサイズの小さい半導体素子２’が、さらに当該半導体素子２’より大きく、当該半導体素子１より小さい半導体素子３’が、前記インターポーザー１１上に積層されている。前記半導体素子１〜３は、当該半導体素子１〜３のそれぞれ下面から側面、さらには上面の外縁に沿うように設置されたそれぞれ積層部品４’〜６’により保持されている。
前記半導体素子１、２’、３’の一方の主面（上面）にはそれぞれ、図示しない、たとえば能動型素子、受動型素子などの素子が形成されており、それらの素子に接続する配線接続部１ａ、２ａ’、３ａ’が設置され、さらに当該配線接続部１ａ、２ａ’、３ａ’上にはそれぞれ、配線接触部１ｂ、２ｂ’、３ｂ’が設置されている。前記配線接触部１ｂ、２ｂ’、３ｂ’は、前記積層部品４’〜６’に設置された、後述する配線部と接続されている。
前記した配線部品と、当該配線部に接続する前記積層部品４’〜６’の下部に設置されたそれぞれ積層接触部１ｃ〜３ｃによって前記積層型半導体装置１０の配線が形成されている。形成された配線は積層接触部１ｃを介して前記インターポーザーのコンタクト部９に接続されている。
本図に示したように、前記した積層部品を用いることにより、半導体素子の上に当該半導体素子より大きな半導体素子を積層する積層型半導体装置を形成することが可能となる。すなわち、積層型半導体装置を形成する際の半導体素子のサイズの制限が無くなるため、積層型半導体装置を設計する際の自由度が向上する効果を奏する。
次に、前記した積層部品による配線方法の詳細に関して、以下図４に基づき、説明する。図４は、図２に示した積層型半導体装置の一部を拡大した図である。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
図４を参照するに、まず前記積層部品４の場合を例にとってみると、当該積層部品４の概略は、絶縁体からなる薄板を略コの字状に折り曲げて前記半導体素子１の下面から側面、上面の外縁を沿うように形成した配線基板４ａおよび当該配線基板４ａの、前記半導体素子１に内接する側の面に形成した配線部４ｂ、さらに当該配線部品４ｂの内側に形成した絶縁体からなる保護層４ｃからなる。
また前記配線部４ｂは、前記半導体素子１の上面側（前記配線接続部が設置された側）の前記配線基板４ａの貫通孔を通して当該配線基板４ａの外側に導出されて当該配線部４ｂ上に接触電極４ｇが形成されている。同様に、前記配線部４ｂは、前記半導体素子１の下面側（前記上面側に対向する側）で、前記配線基板４ａの貫通孔を通して当該配線基板４ａの外側に導出されて当該配線部４ｂに接触電極４ｆが形成されている。
前記接触電極４ｇは、前記積層部品５に配された配線部５ｂに接触する接触電極５ｆと接続されており、前記接触電極４ｆは前記インターポーザー１１に形成された配線部（図示せず）を介してその下面に設置されたコンタクト部９に電気的に接続されている。また、前記配線部４ｂと前記配線接触部１ｂとは、接触電極４ｈを介して接続されている。
前記積層部品５に配された配線部５ｂは、前記配線部４ｂの場合と同様に、配線基板５ａと保護層５ｃに挟まれた構造となっており、前記半導体素子２の下面、外縁および上面を沿うように形成されている。
また前記配線部５ｂは前記半導体素子２の上面側（配線接続部が形成されている側）の前記配線基板５ａの貫通穴から導出されて当該配線部５ｂ上に、接触電極５ｇが形成されている。また、前記配線部５ｂと前記配線接触部２ｂとは、接触電極５ｈを介して接続されている。
次に、前記積層部品６についてみると、当該積層部品６に配された配線部６ｂは、前記配線部４ｂおよび５ｂの場合と同様に、配線基板６ａと保護層６ｃに挟まれた構造となっており、前記半導体素子３の下面、外縁および上面を沿うように形成されている。
また前記配線部６ｂは前記半導体素子３の下面側の前記配線基板６ａの貫通穴から導出されて当該配線部６ｂに接触電極６ｆが形成されている。前記配線部６ｂは前記接触電極６ｆおよび５ｇを介して前記配線部５ｂと接続されている。また、前記配線部６ｂと前記配線接触部３ｂとは、接触電極６ｈを介して接続されている。
このように、半導体素子１〜３の、それぞれ配線接続部１ａ〜３ａ、および前記インターポーザー１１の前記コンタクト部９が、前記積層部品４〜６によって電気的に接続されている。また、前記積層部品４〜６は、それぞれ前記半導体素子１〜３を保持する役割もはたしている。さらに、このような積層部品をもちいた構造の詳細について、積層部品５を例にとり、以下図５を用いて詳細に説明する。
図５は前記積層部品５および前記半導体素子２のさらなる拡大図である。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
かかる構成において、前記半導体素子２は、例えば２５μｍ以上の厚さを有し、図示しない能動素子、受動素子が配設され、これらの素子に電気的に接続された、例えばＡｌからなる前記配線接続部２ａを配するＳｉ半導体チップである。さらに前記配線接続部２ａ上には、配線接触部２ｂが形成されている。
前記したように、前記配線基板５ａは前記半導体素子２の下面から側面、さらに上面の外縁を沿うように配設され、絶縁体の薄膜、たとえば厚さ２０〜７５μｍ程度のポリイミドからなる。
前記配線基板５ａの内側に形成された前記配線部５ｂは、厚さ２〜１０μｍの銅（Ｃｕ）からなる。
また、前記配線部５ｂを覆うように形成される、保護層５ｃは、タック性を有する絶縁体からなる薄膜、例えば厚さ５μｍのポリイミド膜から形成される。前記保護層５ｃには、粘着性を有する、例えばポリイミドの両面テープを用いると、当該両面テープの粘着力によって前記配線部５ｂと前記配線基板５ａを、前記半導体素子２に固定することができる。このため、特にＭＯＬＤ樹脂などの固定用凝固剤を用いる必要がなくなる。
また、前記配線部５ｂは、前記半導体素子２の下面側で、前記配線基板５ａに形成された貫通孔５ｄを通して当該配線基板５ａの外側に導出され、さらにＮｉ（２μｍ）／Ａｕ（０．５μｍ）メッキ層の上に半田メッキ層（１０μｍ）が形成されて配線電極５ｆが形成されている。
同様にして、前記配線部５ｂは、前記半導体素子１の上面側で、前記配線基板５ａに形成された貫通孔５ｅを通して当該配線基板５ａの外側に導出され、さらにＮｉ（２μｍ）／Ａｕ（０．５μｍ）メッキ層の上に半田メッキ層（１０μｍ）が形成されて配線電極５ｇが形成されている。
また、前記配線部５ｂと、前記配線接触部２ｂは、前記配線部５ｂの表面上に形成された前記接触電極５ｈによって電気的に接続される。前記接触電極５ｈは、Ａｕのスタッドバンプ、もしくはＮｉ（２μｍ）／Ａｕ（０．５μｍ）メッキ層の上に半田メッキ層（１０μｍ）が形成された構成となっている。
本発明による積層部品を用いた積層型半導体装置では半導体素子の外縁に沿った配線形状となるため、従来のワイヤボンディング式に比較して、ワイヤボンディングの配線スペースが不用になることから、より小型化することが可能となる。
さらに、半導体素子の上面もしくは下面に別の半導体素子を配設して積層構造にすることが容易である。すなわち、前記したように、例えば半導体素子の上に当該半導体素子と同じサイズ、もしくはより大きい別の半導体素子を載置する積層構造が可能となり、積層する半導体素子のサイズの制限が無くなって積層型半導体装置の設計の自由度が広がる。
また、前記積層部品５では、前記配線部５ｂが前記半導体素子２と接する面が、絶縁物からなる前記保護層５ｃで覆われる構造となっている。このため、前記積層部品５を用いる場合に、前記半導体素子２の、前記配線部５ｂと対向する面に絶縁膜を形成する必要がない。
さらに、本発明による積層型半導体装置を複数用いて実装する場合には、前記配線基板５ａにより前記配線部５ｂが覆われる構造となっているため、当該配線部５ｂが、隣接する別の積層型半導体装置の配線部と接触して電気的に短絡する問題がない。そのため、本発明による積層型半導体装置の設置を狭ピッチで行うことが可能となる。
また、前記積層部品５を用いて、前記配線部５ｂを用いた配線を行う場合、従来のワイヤ方式に比べて配線長のばらつきが少なく、配線長の長さが同一で非常に精度の良い配線が可能となる。これは、今後高性能化が進むＳｉＰ（システム・イン・パッケージング）を考慮した場合、例えば電気特性、高速化などの面で有利となる。
次に、前記した積層部品を半導体素子に装着する方法に関して図６Ａ〜Ｂを用いて説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図６Ａは、前記半導体装置２の斜視図である。前記半導体素子には、前記したように、図示しない、たとえば能動型素子、受動型素子などの素子が形成されており、それらの素子に接続する配線接続部２ａが設置され、さらに当該配線接続部２ａ上にはそれぞれ、配線接触部２ｂが設置されている。
図６Ｂは、前記半導体素子２に、前記積層部品５を装着した斜視図である。前記半導体素子１に、前記積層部品５を４個装着した斜視図を示している。前記積層部品５を前記半導体素子２に装着する際には、前記積層部品５の前記接触電極５ｈ（本図では図示せず、図５に示す）を、前記配線接触部２ｂに接触させる必要が有る。正確な位置合わせを必要とするため、前記積層部品５にアライメントマーク５ｉを配設する。
また、このように半導体素子に積層部品を装着し、積層する前に前記半導体素子２および積層部品５の組み合わせた図６Ｂの状態において、個別の性能試験を行うことも可能である。
次に、前記した積層部品の製造方法に関して以下図７Ａ〜Ｂに基づき、説明する。
図７Ａは、図７Ｂに示すように略コの字上に折り曲げられる前記積層部品５を、平面上に展開した図である。前記積層部品５は以下の要領で製造される。
まず、ポリイミドからなる前記配線基板５ａの表面に、前記半導体素子２の厚さに対応し、かつ前記配線接触部２ｂの位置に対応した、例えばＣｕからなる前記配線部５ｂを形成する。
さらに、前記配線部５ｂの一部を覆うように、例えばポリイミドからなる前記保護層５ｃを形成して前記積層部品５を形成する。
前記配線基板５ａおよび前記保護層５ｃにポリイミドを用いているのは、積層型半導体を形成する工程において、例えばＭＯＬＤ工程（１７５℃）、半田リフロー工程（２４０℃）、基板実装時の熱工程（２６０℃）など高温に曝される工程があり、耐熱性が要求されるためである。耐熱性を有する絶縁体であれば、他の材料を用いることも可能である。
図７Ｂは、前記積層部品５を、略コの字上に折り曲げて、前記半導体素子２に取り付ける状態とした斜視図である。
また、前記積層部品５は、前記半導体素子２と、当該半導体素子２と同じ大きさの半導体素子を積層する場合に用いる積層部品であるが、異なる大きさの半導体素子を積層する場合の積層部品の場合の製造方法の例を以下図８Ａ〜Ｂに示す。
図８Ａは、図３に示した、異なる大きさの半導体素子を積層する、略コの字状に折り曲げられた前記積層部品４’を、平面に展開した平面図である。
図８Ａを参照するに、ポリイミドからなる配線基板４ａ’は、異なる大きさの半導体素子を積層するために、図に示すように、台形と長方形を組み合わせた状となっている。そこで、前記配線基板４ａ’上に、前記積層部品４’によって保持する半導体素子、さらに当該半導体素子に積層する別の半導体素子の配線接触部に対応した、例えばＣｕからなる配線部４ｂ’を形成する。
さらに、前記配線部４ｂ’の一部を覆うように、例えばポリイミドからなる前記保護層４ｃ’を形成して前記積層部品５を形成する。
図８Ｂは、前記積層部品４’を、略コの字上に折り曲げて、前記半導体素子１に取り付ける状態とした斜視図である。図３に示したように、前記積層部品４’によって前記半導体素子１が保持され、さらに当該積層部品４’の上に当該半導体素子１より小さい前記半導体素子２’が積層される。
次に、積層部品の半導体素子への設置方法に関して以下図９Ａ、Ｂ〜図１３Ａ、Ｂにおいて説明する。
図９Ａ〜Ｂは、前記積層部品５を前記半導体素子１に設置する設置方法を示した図であり、図９Ａはその断面図を、図９Ｂはその斜視図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図９Ａを参照するに、前記半導体素子２は、略コの字状に折り曲げられた前記積層部品５のコの字状空間に収容されている。前記積層部品５は、温度制御付きブロック２０１上に載置されている。ここで、前記温度制御付きブロックによって前記積層部品５および前記半導体素子２の温度制御を行いながら、接続治具２００によって、前記配線接触部２ｂと、前記積層部品５の、前記接触電極５ｈ（本図では図示せず、図５に示す）を電気的に接続する。当該接続は、前記接触電極５ｈの構成材料の一部である半田のリフロー処理によって行われる。その際、接続は前記配線接触部２ｂおよび前記接触電極５ｈの数に応じて、一点ずつ行われる。
図９Ｂは、図９Ａに示した設置方法の斜視図であり、図に示すように、接続ツール２００によって、前記配線接触部２ｂおよび前記接触電極５ｈは一点ずつ接続される。また、図９Ａ〜Ｂに示した設置方法は、次に示す図１０Ａ〜Ｂのように変更することが可能である。
図１０Ａ〜Ｂは、図９Ａ〜Ｂに示した前記積層部品５を前記半導体素子１に設置する設置方法の変更例であり、図１０Ａはその断面図を、図１０Ｂはその斜視図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１０Ａを参照するに、本図においては、図９Ａにおいて用いられていた前記接続ツール２００が、接続ツール３００に変更になっている。これは、接続ツールの形状を変更して、複数の前記配線接触部２ｂと前記接触電極５ｈの接続を同時に行うためである。
図１０Ｂを参照するに、複数の、前記配線接触部２ｂと前記接触電極５ｈとの接続箇所を、前記接続ツール３００によって同時に行う。このため、前記した図９Ａ〜Ｂの場合に比べて、前記配線接触部２ｂと前記接触電極５ｈの接続作業の効率が向上する。
また、さらに前記配線接触部２ｂと前記接触電極５ｈの接続作業の効率を上げるため、接続方法を以下図１１Ａ〜Ｂに変更しても良い。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１１Ａを参照するに、本図においては、接続ツール４００が用いられておるが、当該接続ツール４００は前記接続ツール３００よりさらに大きい接続ツールである。本図に示す配線の接続方法においては、前記接続ツール４００を用いて、接続される前記配線接触部２ｂと前記接触電極５ｈのすべてを同時に接続する。
図１１Ｂは、図１１Ａに示した接続方法の斜視図であるが、複数の前記積層部品５、およびそれぞれの積層部品５の前記配線接触部２ｂと前記接触電極５ｈのすべてを同時に接続する。このため、図１０Ａ〜Ｂで示した場合にくらべて、さらに作業効率を向上させることが可能である。
また、次に前記半導体素子２に前記積層部品５を取り付け、さらに前記配線接触部２ｂと前記接触電極５ｈを接続して当該積層部品５を当該半導体素子２に設置する工程の例として、次に図１２Ａ〜Ｃを用いて手順を追って説明する。
図１２Ａ〜Ｃは、前記積層部品５を前記半導体素子２に設置する設置の工程を、手順を追って示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図１２Ａを参照するに、平面上になっている前記積層部品５の前記接触電極５ｈ（本図では図示せず、図５に示す）の前記配線接触部２ｂへの接続作業を最初に行う。
その後、図１２Ｂに示すように、前記積層部品５の曲げ加工を行って、まず前記半導体素子２の上面から側面に沿うように当該積層部品５の曲げ加工を行う。
次に、図１２Ｃに示すように、前記半導体素子２の下面に沿うように前記積層部品５を折り曲げて当該積層部品５の前記半導体素子２への設置を完成する。また、図１２Ａ〜Ｃに示した工程は、次に図１３Ａ〜Ｂのように変更することも可能である。
図１３Ａ〜Ｂは、前記積層部品５を前記半導体素子１に設置する工程を、手順を追って示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図１３Ａを参照するに、予め本図に示す形状に曲げられた前記積層部品５を、前記半導体素子２に、当該半導体素子２の下面および側面の外縁に沿うように載置する。
その後、１３Ｂに示すように、前記積層部品５を折り曲げる。それから図９Ａ〜Ｂの説明で前記したように、前記配線接触部２ｂと前記接触電極５ｈを接続する。また、このときの前記配線接触部２ｂと前記接触電極５ｈを接続方法は、図１０Ａ〜Ｂに示した方法でもよく、また図１１Ａ〜Ｂに示した方法をもって行うことも可能である。
このように、前記配線接触部２ｂと前記接触電極５ｈを接続し、前記積層部品５の折り曲げて、前記積層部品５を前記半導体素子２に設置する手順は、任意に変更して行う事が可能であり、手順を変更して行っても同様に設置することが可能である。
次に、積層部品を用いて形成した積層型半導体装置の実施の形態の例について図１４Ａ、Ｂ〜図１５Ａ、Ｂを用いて説明する。
図１４Ａ〜Ｂは、本発明による積層部品を用いて形成した積層型半導体装置の例である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図１４Ａを参照するに、本図に示す積層型半導体装置１０Ａは、図２に示した前記積層型半導体装置１０の変更例である。
本実施の形態では、前記半導体素子１〜３および前記積層部品４〜６が、前記インターポーザー１１に、ＭＯＬＤ樹脂５００によって固定されている。図２に示す積層型半導体装置１０の場合、前記積層部品４〜６によって、前記半導体素子１〜３が前記インターポーザー１１に固定されるため、従来の積層型半導体装置で必要であったＭＯＬＤ樹脂が不用となる効果がある。しかし、本図１４Ａに示すように、前記ＭＯＬＤ樹脂５００によって前記半導体素子１〜３および積層用部品４〜６を固定した場合、固定されたことによる安定が増して、前記積層型半導体素子１０Ａに衝撃が加わった際に、半導体素子の剥離などの問題が生じる可能性がさらに低くなり、信頼性がさらに向上する効果がある。
また、図１４Ｂには、図３に示した積層型半導体装置２０の変更例である。
本実施の形態では、前記半導体素子１、２’、３’および前記積層部品４’、５’、６’が、前記インターポーザー１１に、ＭＯＬＤ樹脂５００によって固定されている。この場合も同様に、前記ＭＯＬＤ樹脂５００によって前記半導体素子１、２’、３’および積層用部品４’、５’、６’を固定した場合、固定されたことによる安定が増して、前記積層型半導体素子２０Ａに衝撃が加わった際に、半導体素子の剥離などの問題が生じる可能性がさらに低くなり、信頼性がさらに向上する効果がある。
さらに、本図１４Ｂに示した積層型半導体装置２０Ａに、受光部を具備する半導体素子を積載した実施例を、以下図１５Ａ〜Ｂに示す。
図１５Ａは、前記積層型半導体装置２０Ａの、前記半導体素子３に、受光部６００を積載した例である、積層型半導体装置２０Ｂの断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
前記積層型半導体装置２０Ｂにおいては、前記ＭＯＬＤ樹脂５００の上部に、開口部５０１を設け、前記半導体素子３上に受光部６００を搭載している。前記受光部６００には、例えば、指紋センサー、受光素子など用いることが可能である。
また、前記半導体素子１〜２には、駆動回路、出力回路、塩酸回路などを搭載する。このような、本発明による積層型半導体装置においては、従来の製品に比較してワイヤボンディングのスペースを不用とするため、全体のパッケージを小型化することが可能である。また、半導体素子の配線接続部上の空間に、別の半導体素子を積層することが可能となり、当該半導体素子と同じ大きさ、もしくはさらに大きい半導体素子を積層することが可能になる。すなわち、積層型半導体装置において、積層される半導体素子の大きさの制限がないため、設計の自由度が大きいというメリットがある。また、配線部分が絶縁体で覆われる構造となっているため、積層型半導体装置を複数実装する場合に、隣接する半導体装置において配線が接触する問題が生じないため、高密度実装が可能となる。
また、図１５Ｂには、図１５Ａに示した積層型半導体装置２０Ｂの変更例である、積層型半導体装置２０Ｃの断面図を示す。
本図に示した前記積層型半導体装置２０Ｃの場合、ＭＯＬＤ樹脂５００Ａに光を透過する材質を用いている。そのため、ＭＯＬＤ樹脂に開口部を設ける必要がない。前記積層型半導体装置２０Ｃにおいても、従来の製品に比較して全体のパッケージを小型化することが可能である。また、この場合も、従来の製品に比較して、全体のパッケージを小型化することが可能であり、また、積層型半導体装置において積層される半導体素子の大きさの制限がないため、設計の自由度が大きいというメリットがある。さらに、配線部分が絶縁体で覆われる構造となっているため、積層型半導体装置を複数実装する場合に、隣接する半導体装置において配線が接触する問題が生じないため、高密度実装が可能となる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、図１６は、図２に示した前記積層型半導体装置１０において、前記半導体素子２および３を用いずに、前記半導体素子１および積層部品４のみ用いて、さらに前記半導体素子１の上に、前記受光部６００を具備した半導体装置１０Ｂの例を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
前記半導体装置１０Ｂの場合、積層せずに、半導体素子を単層で用いている。この場合、従来のようなフリップチップ接合では困難であった、受光部６００を指紋センサーとして用いることが可能となる。この場合、指で押圧が加えられた押圧を、前記配線基板４ａが緩衝材となって応力を吸収する効果がある。
また、このほかにも本発明の半導体装置は必要に応じて変形・変更することが可能であり、実施の形態で前記した内容に限定されるものではない。
【図１】
2004055891.tif 000003
【図２】
2004055891.tif 000004
【図３】
2004055891.tif 000005
【図４】
2004055891.tif 000006
【図５】
2004055891.tif 000007
2004055891.tif 000008
2004055891.tif 000009
2004055891.tif 000010
2004055891.tif 000011
2004055891.tif 000012
2004055891.tif 000013
2004055891.tif 000014
2004055891.tif 000015
2004055891.tif 000016
2004055891.tif 000017
【図１６】
2004055891.tif 000018
【手続補正書】
【提出日】平成17年1月20日(2005.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一方の主面に複数の電極が配設された半導体素子と、絶縁基板に複数の導電層が配設された配線基板とを具備し、
前記配線基板は、前記半導体素子の外縁部に沿って略コの字状に配設され、当該配線基板における前記導電層の一端が前記半導体素子の電極に接続され、かつ前記導電層の他端が当該半導体素子の他方の主面側において当該半導体素子とは異なる方向へ導出されてなることを特徴とする半導体装置。
【請求項２】
前記配線基板は、前記絶縁基板とその一方の表面に配設された前記導電層と当該導電層を選択的に覆う保護絶縁層とからなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電層は、前記半導体素子を実装する実装板のコンタクト部に電気的に接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電層は、別の半導体素子に配設された電極に電気的に接続されることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電層は前記絶縁基板に形成された貫通孔を通り、当該絶縁基板の前記一方の表面より他方の表面へ導出されることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記導電層は金属材料よりなることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記絶縁基板はポリイミドよりなることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記保護絶縁層はポリイミドよりなることを特徴とする請求項２記載の半導体装置。
【請求項９】
前記保護絶縁層は粘着性を有し、当該粘着性によって前記配線基板を前記半導体素子に固定することを特徴とする請求項２記載の半導体装置。
【請求項１０】
請求項１〜９のうち、いずれか１項記載の半導体装置を用いた、複数の半導体素子が積層されて形成される積層型半導体装置。
【国際調査報告】
2004055891.tif 000019
2004055891.tif 000020
2004055891.tif 000021
2004055891.tif 000022