(57)【要約】個別情報を格納するローカルメモリを備える複数のプロセッサカードと、個別情報を格納するローカルメモリを備える予備プロセッサカードとを備えるマルチプロセッサシステムにおいて、複数のプロセッサカードのいずれかが故障した場合に、主制御部の制御に基づいて、プロセッサカード及び予備プロセッサカードが備えるアクセス路切替部がアクセス路を引継ぎ用ルートに切り替え、ルート切替制御部が引継ぎ用ルートを用いて、故障したプロセッサカードのローカルメモリから予備プロセッサカードのローカルメモリへと、個別情報を複写する。
2004079573.tif 000002
【特許請求の範囲】
【請求項１】
共有メモリと、
前記共有メモリに格納される共有情報に共通バスを介してアクセスするプロセッサと、障害発生時に引き継がれる個別情報を格納する個別メモリとをそれぞれ含み、少なくとも１つが現用系および予備系にそれぞれ割り当てられる複数のプロセッサモジュールと、
現用系のプロセッサモジュールに障害が発生した場合に、この障害が発生したプロセッサモジュールの代わりとなる予備系のプロセッサモジュールの個別メモリに、この障害が発生したプロセッサモジュールの個別メモリに格納されている個別情報を格納するための前記共通バスと異なるデータ伝送路を生成する手段と
を含むマルチプロセッサシステム。
【請求項２】
前記データ伝送路を生成する手段は、前記プロセッサモジュール毎に用意された前記個別情報の引継ぎ用信号線と、前記各引継ぎ用信号線を収容し前記障害が発生したプロセッサモジュールに接続された引継ぎ用信号線と前記予備系のプロセッサモジュールに接続された引継ぎ用信号線とを接続する切替手段と、を含む
請求項１記載のマルチプロセッサシステム。
【請求項３】
前記データ伝送路を生成する手段は、前記プロセッサモジュール間を接続する前記共通バスと異なる個別情報の引継ぎ用バスと、前記障害が発生したプロセッサモジュールと前記予備系のプロセッサモジュールとの間で前記引継ぎ用バスを介して前記障害が発生したプロセッサモジュールの個別メモリに格納された個別情報を授受する手段と、を含む
請求項１記載のマルチプロセッサシステム。
【請求項４】
前記予備系のプロセッサモジュールは、前記現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動する
請求項１記載のマルチプロセッサシステム。
【請求項５】
第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記第１の引継ぎ用信号線及び前記第２の引継ぎ用信号線の間の接続の切替を制御する切替制御手段と、
前記プロセッサカードに障害が発生した際に、前記切替制御手段に、障害が発生したプロセッサカードのプロセッサＩＤと前記個別情報の複写開始指示とを送信する主制御手段とを備えるマルチプロセッサシステム。
【請求項６】
前記切替制御手段は、
プロセッサカードの障害を検出した前記主制御手段からプロセッサＩＤ及びメモリ複写開始指示を受信し、該受信したプロセッサＩＤ及びメモリ複写開始指示に基づいて、前記個別情報の複写元となるプロセッサカードを選択するための受信バッファ選択指示と、前記個別情報の複写先となるプロセッサカードを選択するための送信バッファ選択指示と、前記個別情報の複写元となるプロセッサカードと前記個別情報の複写先となるプロセッサカードとを接続する引継ぎ用信号線を選択するためのルート確定指示と、前記個別情報の複写の開始を指示するメモリ複写指示とを出力する制御指示解析手段と、
前記制御指示解析手段から受信したルート確定指示及びメモリ複写指示に基づいて、前記引継ぎ用信号線の選択及びメモリ複写制御を行うルート選択メモリ複写制御手段と、
前記制御指示解析手段から受信した受信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写元のプロセッサカードを選択する受信バッファ手段と、
前記制御指示解析手段から受信した送信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写先の予備プロセッサカードを選択する送信バッファ手段とを備える請求項５に記載のマルチプロセッサシステム。
【請求項７】
前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える請求項５又は６に記載のマルチプロセッサシステム。
【請求項８】
第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第１のローカルメモリの個別情報の複写を制御する第１のメモリ複写制御手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第２のローカルメモリの個別情報の複写を制御する第２のメモリ複写制御手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記予備プロセッサカード及び前記プロセッサカードを接続する、前記第２のローカルメモリ内の個別情報を前記第１のローカルメモリに複写するための引継ぎ用バスと、
前記プロセッサカードに障害が発生した際に、前記第１のメモリ複写制御手段及び第２のメモリ複写制御手段に個別情報の複写開始指示を出力する主制御手段とを備えるマルチプロセッサシステム。
【請求項９】
前記第１のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第１のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行うと共に、前記個別情報の前記第１のローカルメモリへの書込み完了時に前記主制御手段へ模写完了通知を出力する第１のメモリ複写指示手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第１のメモリ読み出し制御手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第１のメモリ書き込み制御手段と、
前記第１のメモリ読み出し制御手段により読み出された前記個別情報が格納される第１の転送バッファと、
前記第１の転送バッファと前記第１のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第１のローカルメモリバスＩ／Ｆ手段とを備え、
前記第２のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第２のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行う第２のメモリ複写指示手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第２のメモリ読み出し制御手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第２のメモリ書き込み制御手段と、
前記第２のメモリ読み出し制御手段により読み出された前記個別情報が格納される第２の転送バッファと、
前記第２の転送バッファと前記第２のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第２のローカルメモリバスＩ／Ｆ手段とを備える請求項８に記載のマルチプロセッサシステム。
【請求項１０】
前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える請求項８又は９に記載のマルチプロセッサシステム。
【請求項１１】
前記予備プロセッサカードは、
前記プロセッサカードに障害が発生していない状態では、電源が投入された待機状態である請求項５から１０のいずれか１項に記載のマルチプロセッサシステム。
【発明の詳細な説明】
【技術分野】  本発明は、システム運用における各種処理を複数のプロセッサで分散処理するとともに、プロセッサカード故障時のための予備プロセッサカードを備える冗長構成を採用したマルチプロセッサシステムに関する。
【背景技術】  近年、音声や画像等の大きなデータを送受信するシステムの開発が急速に進んでいる。このようなシステムの一例として、ＣＤＭＡ通信システムがある。
このＣＤＭＡ通信システムは、音声や画像等の膨大なデータを送受信する。そして、このＣＤＭＡ通信システムでは、この膨大なデータを、効率的かつ高速に処理できるプロセッサ・システムが必要とされている。
このようなシステムは、複数のプロセッサで構成するシステムで実現されることが一般的である。以下に従来技術を示す。
第一の従来技術を図９に示す。図９は、例えば特許文献１に開示された、従来の共有メモリ型マルチプロセッサシステムの構成図である。
プロセッサカード９００〜９０１、及び予備プロセッサカード９０２と共有メモリ９０３は、グローバルバス９０８で接続される。主制御部９０７は通常、状態監視バス９０９を使用して各プロセッサカード９００〜９０１、及び予備プロセッサカード９０２の状態監視を行う。
共有メモリ９０３には、共有情報領域９０５と、各プロセッサカードが個別に使用する個別領域（＃０〜＃ｎ）９０４と、各プロセッサＩＤ番号が格納される共有メモリマッピングテーブル９０６とが割り当てられる。
図９に示されるプロセッサカードのうち、プロセッサカード９００〜プロセッサカード９０１は、現在使用されているプロセッサカードである。
複数の、現在使用されているプロセッサカード９００〜９０１は、処理要求を実行する際に個別領域（＃０〜＃ｎ）９０４に格納された情報の更新を行う。この個別領域（＃０〜＃ｎ）９０４は共有メモリ９０３上にある領域であり、故障時の処理引継ぎのための個別情報を格納する領域である。
主制御部９０７は、プロセッサカードの状態監視を行う。主制御部９０７は、カード状態の変化を検出した場合に、現在使用されているプロセッサカードと予備プロセッサカードとの切り替えを行う。
主制御部９０７は、共有メモリマッピングテーブル９０６内の故障プロセッサのＩＤ番号を、予備プロセッサのＩＤ番号に書き換える。
その後、主制御部９０７は、予備プロセッサカード９０２に共有メモリマッピングテーブル９０６へアクセスするよう指示を行う。この指示により、予備プロセッサカード９０２は、故障したプロセッサカードが切り替え直前に使用していた個別領域にアクセスする。以上の処理により、処理の引継ぎが可能となる。
第二の従来技術を図１０に示す。図１０は、例えば特許文献２に開示された、従来の個別メモリ型マルチプロセッサシステムの構成図である。
図１０に示されるシステムでは、プロセッサカード１００１〜プロセッサカード１００６と、予備プロセッサカード１００７及び予備プロセッサカード１００８と、共有メモリ１００９と、故障監視カード１０１０とがグローバルバス１０００で接続されている。
また、プロセッサカード１００１〜プロセッサカード１００６と、予備プロセッサカード１００７及び予備プロセッサカード１００８とは、コマンド中継カード１０１１を介してＩＯバス１０１２で接続される。
プロセッサカード１００１〜プロセッサカード１００６は、コマンド中継カード１０１１からの処理要求コマンドを受信し、処理を行う。
そして、予備プロセッサカード１００７及び予備プロセッサカード１００８も、この処理要求コマンドを受信する。予備プロセッサカード１００７及び予備プロセッサカード１００８は、受信した処理要求コマンドを、現在使用しているプロセッサカードの故障時の引継ぎのために、ローカルメモリ１０１３に記憶させる。また、この予備プロセッサカード１００７及び予備プロセッサカード１００８は、予め予備動作モードとして設定されている。
現在使用されているプロセッサカードが故障した場合、予備プロセッサカードの一つは、ローカルメモリ１０１３に記憶されている故障したプロセッサ宛ての処理要求コマンドを読み出す。
そして、予備プロセッサカードは、この処理要求コマンドにより処理を開始する。これにより、このシステムは、故障したプロセッサ宛ての処理引継ぎを行う。
【特許文献１】    特開２００１−１６６９６０号公報
【特許文献２】    特開２００１−２２７１８号公報
しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。
前述の図９に示される、個別領域を持つ共有メモリが接続されるシステムでは、グローバルバスのスループットが低いと、システム全体の処理性能が大きく低下するといった問題が生じていた。
一方、グローバルバスのアクセス回数を減らす策として、個別領域をプロセッサカード内のローカルメモリに割り当てる場合がある。
この場合、プロセッサカード故障時に、個別情報の引継ぎのため、故障したプロセッサカードのローカルメモリの内容を予備プロセッサカード内のローカルメモリへコピーする必要がある。
この結果、他の現在使用されているプロセッサカードのアクセスに影響を与え性能を低下させるといった問題が生じる。
この問題を解決する策として、図１０に示すような構成が、例えば特許文献２に開示されている。
この構成では、グローバルバスを使用した共有メモリへのアクセス集中は回避できる。そのため、この構成では、性能向上は実現できる。
しかし、この構成では、現在使用されているプロセッサカードが正常動作を行っている間の予備プロセッサカードは、予備動作モードとして常時動作する。そのため、この構成では、システムの消費電力が高くなるという問題が生じてくる。
ここで、特許文献２に開示された技術の処理フローを以下に示す。この処理フローは典型的な処理である。コマンド中継カード１０１１からの処理要求をプロセッサカード１００１〜プロセッサカード１００６が受信する。そして、プロセッサカード１００１〜プロセッサカード１００６は共有メモリ１００９上のプロセッサ個別情報を読み込む。そして、プロセッサカード１００１〜１００６は一連の処理を行う。
そして、プロセッサカード１００１〜プロセッサカード１００６は一連の処理の結果を再び共有メモリ１００９の各プロセッサの個別領域の個別情報に書き戻す。
特許文献２に開示された上述の処理フローの例では、予備プロセッサカードへの引継ぎ情報が処理要求コマンドである。そのため、特許文献２には、現在使用されているプロセッサカードの処理性能と予備プロセッサカードの処理性能により最悪の場合、１個の処理要求コマンドが紛失されることが開示されている。
【発明の開示】
本発明の目的の一つは、処理性能を向上させるマルチプロセッサシステムを提供することである。
また、本発明の目的の一つは、消費電力を抑えることができるマルチプロセッサシステムを提供することである。
また、本発明の目的の一つは、処理要求のコマンドの紛失を防止できるマルチプロセッサシステムを提供することである。
本発明に係るマルチプロセッサシステムは、共有メモリと、前記共有メモリに格納される共有情報に共通バスを介してアクセスするプロセッサと、障害発生時に引き継がれる個別情報を格納する個別メモリとをそれぞれ含み、少なくとも１つが現用系および予備系にそれぞれ割り当てられる複数のプロセッサモジュールと、
現用系のプロセッサモジュールに障害が発生した場合に、この障害が発生したプロセッサモジュールの代わりとなる予備系のプロセッサモジュールの個別メモリに、この障害が発生したプロセッサモジュールの個別メモリに格納されている個別情報を格納するための前記共通バスと異なるデータ伝送路を生成する手段と
を含む。
また、本発明に係るマルチプロセッサシステムは、前記データ伝送路を生成する手段は、前記プロセッサモジュール毎に用意された前記個別情報の引継ぎ用信号線と、前記各引継ぎ用信号線を収容し前記障害が発生したプロセッサモジュールに接続された引継ぎ用信号線と前記予備系のプロセッサモジュールに接続された引継ぎ用信号線とを接続する切替手段と、を含む。
また、本発明に係るマルチプロセッサシステムは、前記データ伝送路を生成する手段は、前記プロセッサモジュール間を接続する前記共通バスと異なる個別情報の引継ぎ用バスと、前記障害が発生したプロセッサモジュールと前記予備系のプロセッサモジュールとの間で前記引継ぎ用バスを介して前記障害が発生したプロセッサモジュールの個別メモリに格納された個別情報を授受する手段と、を含む。
また、本発明に係るマルチプロセッサシステムは、前記予備系のプロセッサモジュールは、前記現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動する。
また、本発明に係るマルチプロセッサシステムは、第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記第１の引継ぎ用信号線及び前記第２の引継ぎ用信号線の間の接続の切替を制御する切替制御手段と、
前記プロセッサカードに障害が発生した際に、前記切替制御手段に、障害が発生したプロセッサカードのプロセッサＩＤと前記個別情報の複写開始指示とを送信する主制御手段とを備える。
また、本発明に係るマルチプロセッサシステムは、前記切替制御手段は、
プロセッサカードの障害を検出した前記主制御手段からプロセッサＩＤ及びメモリ複写開始指示を受信し、該受信したプロセッサＩＤ及びメモリ複写開始指示に基づいて、前記個別情報の複写元となるプロセッサカードを選択するための受信バッファ選択指示と、前記個別情報の複写先となるプロセッサカードを選択するための送信バッファ選択指示と、前記個別情報の複写元となるプロセッサカードと前記個別情報の複写先となるプロセッサカードとを接続する引継ぎ用信号線を選択するためのルート確定指示と、前記個別情報の複写の開始を指示するメモリ複写指示とを出力する制御指示解析手段と、
前記制御指示解析手段から受信したルート確定指示及びメモリ複写指示に基づいて、前記引継ぎ用信号線の選択及びメモリ複写制御を行うルート選択メモリ複写制御手段と、
前記制御指示解析手段から受信した受信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写元のプロセッサカードを選択する受信バッファ手段と、
前記制御指示解析手段から受信した送信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写先の予備プロセッサカードを選択する送信バッファ手段とを備える。
また、本発明に係るマルチプロセッサシステムは、前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える。
また、本発明に係るマルチプロセッサシステムは、第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第１のローカルメモリの個別情報の複写を制御する第１のメモリ複写制御手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第２のローカルメモリの個別情報の複写を制御する第２のメモリ複写制御手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記予備プロセッサカード及び前記プロセッサカードを接続する、前記第２のローカルメモリ内の個別情報を前記第１のローカルメモリに複写するための引継ぎ用バスと、
前記プロセッサカードに障害が発生した際に、前記第１のメモリ複写制御手段及び第２のメモリ複写制御手段に個別情報の複写開始指示を出力する主制御手段とを備える。
また、本発明に係るマルチプロセッサシステムは、前記第１のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第１のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行うと共に、前記個別情報の前記第１のローカルメモリへの書込み完了時に前記主制御手段へ複写完了通知を出力する第１のメモリ複写指示手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第１のメモリ読み出し制御手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第１のメモリ書き込み制御手段と、
前記第１のメモリ読み出し制御手段により読み出された前記個別情報が格納される第１の転送バッファと、
前記第１の転送バッファと前記第１のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第１のローカルメモリバスＩ／Ｆ手段とを備え、
前記第２のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第２のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行う第２のメモリ複写指示手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第２のメモリ読み出し制御手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第２のメモリ書き込み制御手段と、
前記第２のメモリ読み出し制御手段により読み出された前記個別情報が格納される第２の転送バッファと、
前記第２の転送バッファと前記第２のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第２のローカルメモリバスＩ／Ｆ手段とを備える。
また、本発明に係るマルチプロセッサシステムは、前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える。
また、本発明に係るマルチプロセッサシステムは、前記予備プロセッサカードは、
前記プロセッサカードに障害が発生していない状態では、電源が投入された待機状態である。
このように、本発明によれば、データ伝送路を生成する手段が、現用系のプロセッサモジュールに障害が発生した場合に、予備系のプロセッサモジュールの個別メモリに個別情報を格納するための共通バスと異なるデータ伝送路を生成するため、例えばグローバルバスの帯域を個別情報の転送のために使用する必要がなくなり、マルチプロセッサシステムの処理性能を向上させることができる。
また、本発明では、現用系のプロセッサモジュールから予備系のプロセッサモジュールに転送される情報が個別情報であるため、処理要求コマンドの紛失の発生を防止することができる。
また、本発明では、予備系のプロセッサモジュールは、現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動するとしているため、予備系のプロセッサモジュールの消費電力を抑えることができ、マルチプロセッサシステムの消費電力も抑えることができる。
また、共通バスとは、例えばグローバルバスをいう。
また、現用系のプロセッサモジュールとは、例えば現在使用されているプロセッサカードをいう。
また、予備系のプロセッサモジュールとは、例えば予備のプロセッサカードをいう。
また、個別メモリとは、例えばローカルメモリをいう。
また、障害とは、例えば故障その他の不具合を含む概念である。
また、プロセッサには、例えばＣＰＵを含む。
また、アクセス路及びデータ伝送路とは、例えばある部材が他の部材にアクセスするための信号線をいう。
【図面の簡単な説明】  図１は、本発明に係るマルチプロセッサシステムの第１の実施形態のブロック図であり；
図２は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるルート切替制御部のブロック図であり；
図３は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるアクセス路切替部のブロック図であり；
図４は、本発明に係るマルチプロセッサシステムの第１の実施形態におけるプロセッサカードの切替処理のフローチャートであり；
図５は、本発明に係るマルチプロセッサシステムの第２の実施形態のブロック図であり；
図６は、本発明に係るマルチプロセッサシステムの第２の実施形態における、各プロセッサから見た引継ぎ用バスのアドレス空間の割り当てを示す概念図であり；
図７は、本発明に係るマルチプロセッサシステムの第２の実施形態において使用されるメモリ複写制御部のブロック図であり；
図８は、本発明に係るマルチプロセッサシステムの第２の実施形態における、プロセッサカードの切り替え処理のフローチャートであり；
図９は、従来の共有メモリ型マルチプロセッサシステムの構成図であり；
図１０は、従来の個別メモリ型マルチプロセッサシステムの構成図である。
【発明を実施するための最良の形態】  以下、本発明を実施するための最良の形態を説明する。以下の実施形態は例示であり、本発明は実施形態の構成に限定されるものではない。
（マルチプロセッサシステムの第１の実施形態）
本発明に係るマルチプロセッサシステムの第１の実施形態の動作原理について図１を参照して説明する。図１は、本発明に係るマルチプロセッサシステムの第１の実施形態のブロック図である。
図１において、１００〜１０１はプロセッサカード（以下、単にカードともいう。）、１０２は予備プロセッサカード、１０３は主制御部である。この主制御部１０３は、状態監視バス１０４を介して各プロセッサカードの状態監視を行う。
１０５は共有メモリである。この共有メモリ１０５には、各プロセッサカードが共通で使用する共有情報領域１１４のみを割り当てる。
１０６は、各プロセッサカード１００〜１０１及び予備プロセッサカード１０２が備えるローカルメモリである。このローカルメモリ１０６には、各プロセッサカードの故障時の引継ぎ情報を格納する個別領域が割り当てられる。
従来技術では、個別領域を含めてすべての領域が共有メモリ内に割り当てていた。しかし、本実施形態では、個別領域を各プロセッサカードのローカルメモリ１０６に割り当てる。
１０７は引継ぎ用ルートである。なお、本明細書において、引継ぎ用ルートとは、信号を送信するための引継ぎ用信号線を意味する。この引継ぎ用ルート１０７は、プロセッサカードの故障時に個別領域に格納された個別情報の引継ぎを行う場合に、各プロセッサカード内のローカルメモリに格納された個別情報の転送に使用される。
１０８はルート切替制御部である。このルート切替制御部１０８は、ローカルメモリに格納された個別情報の転送の際に、転送元の個別情報の読み出しの制御、転送先への個別情報の書き込みの制御及びルート切替の制御を行う。
１０９は、引継ぎ制御信号を送信するための引継ぎ制御信号線である。この引継ぎ制御信号は、主制御部１０３からルート切替制御部１０８へ転送制御を指示するために使用される。
１１０は、プロセッサカード１００〜１０１、予備プロセッサカード１０２に備えられたアクセス路切替部である。このアクセス路切替部１１０は、プロセッサカード故障時に、ローカルメモリへのアクセス路をＣＰＵ側から引継ぎ用ルートへと切り替える。
１１２は、プロセッサカードの各機能を処理するためのＣＰＵである。
この第１の実施形態の作用について図１を用いて説明する。プロセッサカード１００〜１０１は故障した場合の引継ぎに備え、ローカルメモリ１０６の個別領域へＣＰＵ１１２から直接アクセスすることで、ローカルメモリ１０６内のデータの更新を行う。
プロセッサカード１００〜１０１は、システム運用の各種処理に応じて共有メモリ１０５の共有情報領域１１４へのアクセスを行う。
主制御部１０３は、状態監視バス１０４を使用してプロセッサカード１００〜１０１及び、予備プロセッサカード１０２の状態の監視を行う。
ある一つのプロセッサカード１００が故障したとする。この場合、故障したプロセッサカード１００は主制御部１０３へ故障通知を行う。また、故障したプロセッサカード１００は、アクセス路切替部１１０にて、アクセス路をローカルメモリ１０６から引継ぎ用ルートへと切り替える。
これにより、プロセッサカード１００は、現在使用されているプロセッサカード１００から予備プロセッサカード１０２への処理の切替に備える。
次に主制御部１０３は、ルート切替制御部１０８へ引継ぎ情報である個別領域の個別情報の複写開始指示を送出する。
ルート切替制御部１０８は、複写開始指示を受け取ると、転送元である故障したプロセッサカード１００内のローカルメモリ１０６から個別情報の読み出しを開始する。
そして、ルート切替制御部１０８は、個別情報の読み出し完了後、この読み出した個別情報を、転送先である予備プロセッサカード１０２内のローカルメモリ１０６へ書き込む。
ルート切替制御部１０８は、ローカルメモリ１０６への個別情報の書き込みが完了した時点で、主制御部１０３へ複写完了通知を行う。
その後、主制御部１０３が予備プロセッサカード１０２へ動作開始指示を行う。この動作開始指示により予備プロセッサカード１０２が起動する。そして、予備プロセッサカード１０２が故障したプロセッサカード１００の処理を引継ぐ。
また、プロセッサカード（例えばプロセッサカード１０１）があるサービスにおいて使用されなくなった場合、またはプロセッサカードが挿入された場合にも、上述の引継ぎ処理と同様な処理が行われる。
次に、図１〜図４を参照して、本実施形態についてさらに詳細に説明する。
図２は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるルート切替制御部のブロック図である。
また、図３は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるアクセス路切替部のブロック図である。
また、図４は、本発明に係るマルチプロセッサシステムの第１の実施形態におけるプロセッサカードの切替処理のフローチャートである。
まず本実施形態のシステム構成について図１を用いて説明する。複数のプロセッサカード１００〜１０１のうちには少なくとも一つの予備プロセッサカード１０２が含まれる。
なお、プロセッサカードの個数は２以上の任意の数であって良い。
そして、各プロセッサカードは共有メモリ１０５とグローバルバス１１３で接続される。
また、主制御部１０３は、プロセッサカード１００〜１０１及び予備プロセッサカード１０２と共有メモリ１０５とに状態監視バス１０４により接続される。
共有メモリ１０５は、各プロセッサカードで共有する領域である共通情報領域１１４を持つ。
各プロセッサカード１００〜１０１及び予備プロセッサカード１０２は、故障時の引継ぎ情報を格納するローカルメモリ１０６を備える。
また、各プロセッサカード１００〜１０１及び予備プロセッサカード１０２は、ＣＰＵ１１２からのアクセス路と、カード故障時の引継ぎ用ルート１０７を使用したルート切替制御部１０８からのアクセス路とを切り替えるアクセス路切替部１１０を備える。
各プロセッサカード１００〜１０１及び予備プロセッサカード１０２の間は、ルート切替制御部１０８を介して、引継ぎ用ルート１０７により接続される。この引継ぎ用ルート１０７は、カード故障時の処理の引継ぎに使用される。
ルート切替制御部１０８について、図２を参照して説明する。
図２において、２００は、複写元のプロセッサカードを決定するための受信バッファ部である。受信バッファ部２００では、受信バッファ選択指示２０５によりバッファが選択される。
２０１は、複写先のプロセッサカードを決定するための送信バッファ部である。送信バッファ部２０１では、送信バッファ選択指示２０６によりバッファが選択される。
２０２は、ルート選択メモリ複写制御部である。ルート選択メモリ複写制御部２０２は、プロセッサカード故障時に、ルート確定指示２０７及びメモリ複写指示２０８により、予備プロセッサカードへの引継ぎ用ルートを選択し、個別領域に格納された個別情報の複写を制御する。
また、ルート選択メモリ複写制御部２０２は、個別情報の複写が完了した時に、主制御部へメモリ複写完了通知２０４を出力する。
２０３は、主制御部から故障プロセッサＩＤ及びメモリ複写開始指示を受信する制御指示解析部である。
この制御指示解析部２０３は、ルート選択メモリ複写制御部２０２にルート確定指示２０７とメモリ複写指示２０８とを出力する。
次に、本実施形態において使用されるアクセス路切替部について、図３を参照して説明する。
図３において、３００は、クロック断信号やウオッチドッグタイマタイムアウト信号などからなる故障要因信号である。
３０１は、カード故障の要因を認識しアクセス路の選択指示を行うアクセス路選択部である。
３０２は、アクセス路選択部３０１からのアクセス路選択指示によりローカルメモリ３０３へのアクセス路を切り替えるセレクタである。
次に運用時及びプロセッサカード故障時の動作について図１〜図４を用いて説明する。
処理要求を行う際に各プロセッサカード１００〜１０１は、処理引継ぎ時に備え各々のローカルメモリ１０６の個別領域にＣＰＵ１１２から直接アクセスすることでデータの更新を行う。
主制御部１０３は、各プロセッサカード１００〜１０１、予備プロセッサカード１０２及び共有メモリ１０５のカード状態を状態監視バス１０４を使用して監視するための監視ポーリング処理を実行する。
あるプロセッサカードが故障した場合（例えば、プロセッサカード１００が故障し、図３に示されるカード故障要因信号３００が発生したとする。）、このプロセッサカード１００は、主制御部１０３へ故障通知を行う。
また、このプロセッサカード１００のアクセス路切替部１１０において、図３に示すアクセス路選択部３０１がセレクタ３０２にアクセス路選択信号を出力する。
セレクタ３０２は、受信したアクセス路選択信号を用いて、アクセス路をＣＰＵから引継ぎ用ルートへと切り替える。
主制御部１０３は、故障カードをプロセッサカード１００と認識し、ルート切替制御部１０８へ故障プロセッサＩＤ及びメモリ複写開始指示を送出する。
上述の処理は、図４に示されるフローチャートにおいて、Ｓ４００〜Ｓ４０３の処理に該当する。
すなわち、図４において、Ｓ４００では、プロセッサカード１００に障害が発生している。
そして、Ｓ４０１では、故障したプロセッサカード１００は、障害割り込みとプロセッサＩＤとを主制御部１０３へ通知する。
そして、Ｓ４０２では、主制御部１０３は、割り込み通知を受信し、切り替え処理を開始する。
そして、Ｓ４０３では、主制御部１０３が、ルート切替制御部１０８に対して、プロセッサカード１００のローカルメモリ１０６から予備プロセッサカード１０２のローカルメモリ１０６への個別情報の複写開始指示を出力する。
次に、図２に示すルート切替制御部は、故障したプロセッサカードのプロセッサＩＤと複写開始指示を受信する。そして、ルート切替制御部は、個別情報の複写元である故障したプロセッサカードからのルートを、プロセッサＩＤに基づいて選択する。この選択は、受信バッファ部２００を用いて行われる。
また、ルート切替制御部は、予め設定されていた予備プロセッサＩＤに基づいて、個別情報の複写先である予備プロセッサカードへのルートを送信バッファ部２０１にて選択する。
ルート選択メモリ複写制御部２０２は、メモリ複写指示２０８に基づいて、ローカルメモリからの個別情報の読み出しを開始する。
この読出しの際において、読出しの対象カードは受信バッファ部２００にて故障したプロセッサカードとして選択されているプロセッサカードである。また、読み出し開始アドレス及び容量はシステム固定である。
ローカルメモリからの個別情報の読み出しが完了した後、ルート選択メモリ複写制御部２０２はローカルメモリへの個別情報の書き込みを開始する。
この際、ルート選択メモリ複写制御部２０２が個別情報の書き込みを行う対象カードは複写先として選択している予備プロセッサカードである。書き込みの開始アドレス及び容量も読み出し時と同一である。
以上の処理は、図４のＳ４０４において示される処理である。すなわち、ルート切替制御部１０８は、複写指示を受けると、複写処理を開始する。この際、複写開始アドレス、容量はシステムで固定である。
以上の動作により各ローカルメモリ間での個別情報の転送が完了した後、ルート切替制御部１０８は、主制御部１０３へ転送完了通知を送信する［図４（Ｓ４０５）］。
そして、主制御部１０３は、予備プロセッサカード１０２へ動作開始指示を行う［図４（Ｓ４０６）］。
これにより予備プロセッサカード１０２は、切替直前に故障プロセッサカードが使用していた個別領域に格納された個別情報の内容を引き継ぐことができ、処理要求を継続して実行できる［図４（Ｓ４０７）］。
以上説明してきたように、本実施形態によれば、カード故障時の引継ぎ動作はグローバルバスとは別ルートを使用するため、他のプロセッサカードの共有メモリへのアクセスに影響を与えずに、引継ぎ動作を実行することが可能となる。
しかも、予備プロセッサカードが引継ぐ情報は処理要求コマンドではなく、処理要求により更新される個別領域の個別情報である。そのため、現在使用されているプロセッサカードの処理性能及び予備プロセッサカードの処理性能により最悪の場合でも処理要求の制御データを紛失するということがなく、サービスの継続が可能となる。
さらに、予備プロセッサカードは通常待機状態であり、ローカルメモリに記憶する等の動作を必要としないため、システムの消費電力を抑えることができる。
（マルチプロセッサシステムの第２の実施形態）
次に、本発明に係るマルチプロセッサシステムの第２の実施形態の動作原理について図５を参照して説明する。図５は、本発明に係るマルチプロセッサシステムの第２の実施形態のブロック図である。
図５中、主制御部５０３、状態監視バス５０４、共有メモリ５０５、ローカルメモリ５０６及びアクセス路切替部５１０は、前述した第１の実施形態における、主制御部１０３、状態監視バス１０４、共有メモリ１０５、ローカルメモリ１０６及びアクセス路切替部１１０と同様な部材であり同様の機能を有する。
５０７は引継ぎ用バスである。この引継ぎ用バス５０７は、プロセッサカードの故障時において個別領域に格納された個別情報の引継ぎのため使用される。すなわち、この引継ぎ用バス５０７は、各プロセッサカードに格納された個別情報の転送に使用される。
５０８は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２に備えられたメモリ複写制御部である。
このメモリ複写制御部５０８は、ローカルメモリに格納された個別情報の転送の際に、転送元の個別情報の読み出し及び転送先への個別情報の書き込みを行う。
５０９は引継ぎ制御信号を送信する引継ぎ制御信号線である。この引継ぎ制御信号は、主制御部５０３とメモリ複写制御部５０８との間にて転送制御を指示するために使用される。また、この引継ぎ制御信号は、主制御部５０３とメモリ複写制御部５０８との間にて転送制御を通知するために使用される。
５１２は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２のそれぞれが備えるＣＰＵである。このＣＰＵ５１２は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２の各機能を処理する。
本実施形態が、前述の第１の実施形態と異なる点は、１）引継ぎ用バスがバス形態の接続手段であること、２）ローカルメモリに備えれたメモリ複写制御部が各プロセッサ内に搭載されること、３）あるプロセッサカードから他のプロセッサカードのローカルメモリへのアクセスが可能であることである。
次に本実施形態の作用について図５及び図６を用いて説明する。図６は、本発明に係るマルチプロセッサシステムの第２の実施形態における、各プロセッサから見た引継ぎ用バスのアドレス空間の割り当てを示す概念図である。
各プロセッサカード５００〜５０１は、故障時の引継ぎに備え、ローカルメモリ５０６の個別領域へＣＰＵ５１２から直接アクセスすることで個別情報の更新を行う。
また、各プロセッサカード５００〜５０１は、システム運用の各種処理に応じて共有メモリ５０５の共有情報領域５１４へのアクセスを行う。
主制御部５０３は、状態監視バス５０４を介してプロセッサカード５００〜５０１及び予備プロセッサカード５０２の状態の監視を行う。
図６に示されるように、メモリ複写制御部５０８は、図６中で示されるアドレスにアクセスすることで、他のプロセッサカードのローカルメモリの個別領域へアクセスすることが可能である。
例えば、予備プロセッサカード５０２は、図６で示すプロセッサカード５００内の個別領域６００をアクセスする場合、図６で示すアドレス１０〜１ｎの範囲のアドレスでアクセスする。
次に、プロセッサカードが故障した場合の動作を説明する。故障したプロセッサカードがプロセッサカード５００であるとする。故障したプロセッサカード５００は主制御部５０３へ故障通知を行う。また、故障したプロセッサカード５００は、引継ぎ用バス５０７へプロセッサＩＤを送出する。
また、故障したプロセッサカード５００は、アクセス路切替部５１０にて、ローカルメモリ５０６へのアクセス路を引継ぎ用バス５０７からのアクセス路に切り替える。
これにより、故障したプロセッサカード５００は、現在使用されているプロセッサカード５００から予備プロセッサカード５０２への切替に備える。
次に主制御部５０３は、予備プロセッサカード５０２のメモリ複写制御部５０８へ、個別領域に格納された引継ぎ情報としての個別情報の複写開始指示を送信する。
メモリ複写制御部５０８は、複写開始指示を受け取ると、転送元である故障したプロセッサカード５００のローカルメモリ５０６から、個別領域に格納された個別情報の読み出しを開始する。
メモリ複写制御部５０８は、故障したプロセッサカード５００のローカルメモリ５０６から個別情報の読み出しを完了した後、転送先である予備プロセッサカード５０２のローカルメモリ５０６へ読み出した個別情報の書き込みを行う。
個別情報の書き込みが完了した時点で、メモリ複写制御部５０８は、主制御部５０３へ複写完了通知を行う。
その後、主制御部５０３が予備プロセッサカード５０２へ動作開始指示を送信する。この動作開始指示を受信した予備プロセッサカード５０２は処理を引継ぐ。
また、プロセッサカード（例えばプロセッサカード５０１）があるサービスにおいて使用されなくなった場合、またはプロセッサカードが挿入された場合にも、上述の引継ぎと同様な処理が行われる。
次に、本実施形態について、図４、図７及び図８を用いてさらに詳細に説明する。
図７は、本発明に係るマルチプロセッサシステムの第２の実施形態において使用されるメモリ複写制御部のブロック図である。
また、図８は、本発明に係るマルチプロセッサシステムの第２の実施形態における、プロセッサカードの切り替え処理のフローチャートである。
前述の第１の実施形態では、プロセッサカードの切り替え時の引継ぎ手段としてルート切替制御部を設けた。
また、前述の第１の実施形態では、さらに、ローカルメモリの複写制御をプロセッサカードの外部に設けたルート切替制御部により行っていた。
しかし、第１の実施形態と異なり、予備プロセッサカードが故障したプロセッサカードを認識して引継ぎ制御を行ってもよい。そこで、この第２の実施形態では、プロセッサカードの故障時に予備プロセッサカードが故障したプロセッサカードからの個別領域に格納された個別情報の引継ぎを行う。
まず、本実施形態のシステム構成について図５を用いて説明する。図５において、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、共有メモリ５０５とグローバルバス５１３で接続される。
ここで、プロセッサカードの個数は、２以上の任意の個数である。
また、主制御部５０３は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２と共有メモリ５０５とに状態監視バス５０４により接続される。
共有メモリ５０５は、各プロセッサカードで共有する領域である共有情報領域５１３を有する。
プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、故障時に引継がれる情報である個別情報を格納するローカルメモリ５０６を備える。このローカルメモリ５０６には、個別領域が割り当てられる。
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、ＣＰＵ５１２からローカルメモリ５０６へのアクセス路と、カード故障時の引継ぎ用バス５０７からローカルメモリ５０６へのアクセス路との切り替えを行うアクセス路切替部５１０を備える。
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、引継ぎのための個別領域のデータの複写を制御するメモリ複写制御部５０８を備える。
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、プロセッサカードを相互に接続する引継ぎ用バス５０７をメモリ複写制御部５０８に接続するためのバスＩ／Ｆ５１６を備える。
さらに、プロセッサカード５００〜５０１及び予備プロセッサカード５０２には、プロセッサカードの切り替え制御を行う主制御部５０３が引継ぎ制御信号線５０９により接続される。
次に、本実施形態のプロセッサカードに備えられるメモリ複写制御部５０８について図７を参照して説明する。
図７において、７００はプロセッサＩＤ制御部である。プロセッサＩＤ制御部７００に入力する予備カード識別信号７０６は自カードが予備か否かを識別するための信号である。予備カード識別信号７０６の信号線は自カード内回路と接続される。また、予め上位で設定した値が予備カード識別信号７０６としてプロセッサＩＤ制御部７００に入力される。
プロセッサＩＤ信号７０７は、他のプロセッサカード内のプロセッサＩＤ制御部に送信又は受信される。プロセッサＩＤ信号７０７は、プロセッサＩＤ情報として送信又は受信されるものである。
例えば自カードが現在使用されているプロセッサカードの場合は、プロセッサＩＤ信号７０７の送信される方向は出力方向となる。そして、自カードが現在使用されているプロセッサカードの場合、プロセッサＩＤ制御部７００は、故障要因信号７０８が入力されるとプロセッサＩＤ信号７０７を出力する。
これら予備カード識別信号７０６及び故障要因信号７０８は、例えば図５に示される引継ぎ制御信号線５０９を用いて主制御部５０３からアクセス路切替部５１０に送信される。
一方、自カードが予備プロセッサカードの場合は、プロセッサＩＤ信号７０７の送信される方向は入力方向となる。
プロセッサＩＤ信号７０７の送信される方向は予備カード識別信号７０６により決定される。
また、プロセッサＩＤ信号７０７は、カード故障時のプロセッサＩＤの通知に使用される。
７０２は、メモリ読み出し制御部である。このメモリ読み出し制御部７０２は、個別領域に格納された個別情報の引継ぎ時のローカルメモリに格納された個別情報の複写のための読み出し制御を行う。
７０４は、メモリ書き込み制御部である。このメモリ書き込み制御部７０４は、ローカルメモリに格納された個別情報の複写のための書き込み制御を行う。
７０３は、転送バッファである。この転送バッファ７０３は、ローカルメモリに格納された個別情報の複写の際に、メモリ読み出し制御部７０２にて読み出された個別情報を、メモリ書き込み制御部７０４により個別情報がローカルメモリに書き込まれるまで、一旦格納する。
７０５は、ローカルメモリバスＩ／Ｆ部である。このローカルメモリバスＩ／Ｆ部７０５は、読み出し制御部７０２及び書き込み制御部７０４により実行されるメモリアクセスのプロトコルをメモリバスのプロトコルへ変換する。また、このローカルメモリバスＩ／Ｆ部７０５は、バスタイミングの調整を行う。
また、７０１は、メモリ複写指示部である。このメモリ複写指示部７０１は、主制御部からのメモリ複写開始指示によりメモリ読み出し制御部７０２やメモリ書き込み制御部７０４へ個別情報の複写のための動作の指示を行う。
また、メモリ複写指示部７０１は、個別情報の複写の完了後に、主制御部へメモリ複写完了通知を行う。
次にプロセッサカード故障時の動作について図３、図５、図７及び図８を用いて説明する。
例えばプロセッサカード５００が故障した場合、故障したプロセッサカード５００は、自カードのプロセッサＩＤを示すプロセッサＩＤ信号７０７をプロセッサＩＤ制御部７００を使用して引継ぎ用バス５０７上に送出する［図８（Ｓ８００）〜（Ｓ８０１）］。
また、プロセッサカード５００は、引継ぎ用バス５０７を使用して主制御部５０３へと障害を通知する。
また、プロセッサカード５００は、ローカルメモリのアクセス路を図３に示すアクセス路切替部（前述の第１の実施形態と同様）を用いて、引継ぎ用バス５０７へと切り替える。
なお、第１の実施形態に示す例では、アクセス路切替部は、ＣＰＵからローカルメモリへのアクセス路と、引き継ぎ用ルートからローカルメモリへのアクセス路とのいずれか一方を選択した。しかし、本実施形態は、引継ぎ用ルートを用いず、引継ぎ用バスを用いる。
そのため、本実施形態のアクセス路切替部５１０は、図５に示されるように、ＣＰＵ５１２からローカルメモリ５０６へのアクセス路と、バスＩ／Ｆ５１６及びメモリ複写制御部５０８を介した、引継ぎ用バス５０７からローカルメモリ５０６へのアクセス路とのいずれか一方をアクセス路として選択する。
プロセッサカード５００から送出されたプロセッサＩＤ信号７０７は、予め予備プロセッサカードとして設定されてある予備プロセッサカード５０２のメモリ複写制御部５０８のプロセッサＩＤ制御部７００でのみ受信される。
そして、予備プロセッサカード５０２は、受信したプロセッサＩＤ信号７０７により故障したプロセッサカードがプロセッサカード５００であることを認識する。
また、障害通知を受け取った主制御部５０３は、予備プロセッサカード５０２へメモリ複写開始指示を通知する［図８（Ｓ８０２）］。
次に障害通知とプロセッサＩＤ信号を受信した後の予備プロセッサカードのメモリ複写制御部の動作について図７を用いて説明する。
メモリ複写指示部７０１は、メモリ読み出し制御部７０２へ個別情報の読み出しを指示する。
メモリ読み出し制御部７０２ではプロセッサＩＤ信号の入力により、故障したプロセッサカード５００のローカルメモリからの個別情報の読み出しを開始する。
読み出された個別情報は一旦転送バッファ７０３へ格納される。
その後、メモリ書き込み制御部７０４は、ローカルメモリバスＩ／Ｆ部７０５を介して、予備プロセッサカード５０２のローカルメモリへ、転送バッファ７０３に格納された個別情報を一定の容量単位で書き込む。
この時の開始アドレスは図６に示すようにプロセッサカードで固定された値である。
例えば、故障したプロセッサカードはプロセッサカード５００、予備プロセッサカードは予備プロセッサカード５０２である。そのため、ローカルメモリの読み出しアドレス範囲は１０〜１ｎ、書き込みアドレス範囲は３０〜３ｎとなる［図８（Ｓ８０３）〜（Ｓ８０４）］。
なお、個別情報が読みだされるプロセッサカード５００のメモリ複写制御部５１０は、主制御部５０３から受信したメモリ複写開始指示に基づいて、個別情報の読み出し処理を行なう。
例えば、プロセッサカード５００のメモリ読み出し制御部は、プロセッサカード５００のローカルメモリ５０６から個別情報を読み出す。
この読み出された個別情報は、プロセッサカード５００の転送バッファに格納される。
このプロセッサカード５００の転送バッファに格納された個別情報は、プロセッサカード５００のメモリ書き込み制御部により読みだされる。
そして、プロセッサカード５００のメモリ書き込み制御部により読みだされた個別情報は、引継ぎ用バス５０７を用いて、予備プロセッサカード５０２のメモリ読み出し制御部７０２に送信される。
個別情報を受信した予備プロセッサカード５０２のメモリ読み出し制御部７０２は、受信した個別情報を転送バッファ７０３に格納する。
そして、予備プロセッサカード５０２のメモリ書き込み制御部７０４は、転送バッファ７０３に格納された個別情報を予備プロセッサカード５０２のローカルメモリ５０６に書き込む。
このようにして全容量の個別情報の複写が完了した後、メモリ複写指示部７０１は複写完了通知を主制御部へ通知する［図８（８０５）］。そして、メモリ複写指示部７０１は、自プロセッサカードへの動作開始指示を待つ。
主制御部５０３は、メモリ複写完了通知を受信すると、予備プロセッサカード５０２へ動作開始指示を行う［図８（Ｓ８０６）］。
そして、この動作開始指示を受信した予備プロセッサカード５０２は、切替直前に故障したプロセッサカード５００が使用していた個別領域に格納された個別情報による処理を引継ぐ［図８（Ｓ８０７）］。
以上説明してきたように、この第２の実施形態によっても、前述の第１の実施形態と同様の効果を得ることができる。
以上、第１の実施形態及び第２の実施形態のマルチプロセッサシステムにおいては、プロセッサカード１００〜１０１、プロセッサカード５００〜５０１が正常であり処理要求を実行している間は、予備プロセッサカード１０２及び予備プロセッサカード５０２は、電源が投入されているだけであり待機状態である。
また、プロセッサカードが故障した場合に予備プロセッサカードが引継ぐ情報は、処理要求の実行時に更新するローカルメモリ内に格納される個別情報である。そのため、第１の実施形態及び第２の実施形態では、処理要求のコマンドを紛失することを防止することができる。
また、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、引継ぎ用ルート、引継ぎ用バス及びプロセッサカード間でローカルメモリを複写する手段といった最小限のハードウェアの追加を行うことのみで、プロセッサカード故障時にはプロセッサの処理能力に依存することなく引き継ぎ情報の紛失を防止し、サービス継続を可能とし、マルチプロセッサシステムの処理性能を大幅に向上できる。
また、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、予備プロセッサカードは待機状態が通常状態であり、引継がれる情報は処理要求により更新するプロセッサ個別領域の個別情報である。
そのため、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、マルチプロセッサシステムの消費電力を抑え、プロセッサカード故障時にはプロセッサの処理能力に依存することなく引き継がれる情報の紛失を防止し、サービス継続を可能とし、マルチプロセッサシステムの処理性能を大幅に向上できる。
また、従来技術での処理要求の実行性能の実測値と本発明適用時の予測値によれば、従来比で約２倍の性能の向上が可能である。
例えば、第１の実施形態及び第２の実施形態のマルチプロセッサシステムを交換機のプロセッサ部に適用した場合の処理能力を、交換機装置における１時間当たりの呼処理数で示す。
従来技術の呼処理数の実測値は、２５６．７７×１０３［ＢＨＣＡ］であるのに対し、本発明を適用したマルチプロセッサシステムの呼処理数の予測値は、５１９．７５×１０３［ＢＨＣＡ］である。
したがって、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、呼処理数の性能向上が可能となる。なお、［ＢＨＣＡ］とは、Ｂｕｓｙ  Ｈｏｕｒ  Ｃａｌｌ  Ａｔｔｅｍｐｔの略であり、１時間当たりの呼に対する処理数を意味する。
【産業上の利用可能性】  本発明は、例えば膨大なデータを効率的かつ拘束に処理するＣＤＭＡ通信システムの交換機に適用することができる。
【図１】
2004079573.tif 000003
【図２】
2004079573.tif 000004
【図３】
2004079573.tif 000005
【図４】
2004079573.tif 000006
【図５】
2004079573.tif 000007
【図６】
2004079573.tif 000008
【図７】
2004079573.tif 000009
【図８】
2004079573.tif 000010
【図９】
2004079573.tif 000011
【図１０】
2004079573.tif 000012
【手続補正書】
【提出日】平成17年6月8日(2005.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
共有メモリと、
前記共有メモリに格納される共有情報に共通バスを介してアクセスするプロセッサと、障害発生時に引き継がれる個別情報を格納する個別メモリとをそれぞれ含み、少なくとも１つが現用系および予備系にそれぞれ割り当てられる複数のプロセッサモジュールと、
現用系のプロセッサモジュールに障害が発生した場合に、この障害が発生したプロセッサモジュールの代わりとなる予備系のプロセッサモジュールの個別メモリに、この障害が発生したプロセッサモジュールの個別メモリに格納されている個別情報を格納するための前記共通バスと異なるデータ伝送路を生成する手段と
を含むマルチプロセッサシステム。
【請求項２】
前記データ伝送路を生成する手段は、前記プロセッサモジュール毎に用意された前記個別情報の引継ぎ用信号線と、前記各引継ぎ用信号線を収容し前記障害が発生したプロセッサモジュールに接続された引継ぎ用信号線と前記予備系のプロセッサモジュールに接続された引継ぎ用信号線とを接続する切替手段と、を含む
請求項１記載のマルチプロセッサシステム。
【請求項３】
前記データ伝送路を生成する手段は、前記プロセッサモジュール間を接続する前記共通バスと異なる個別情報の引継ぎ用バスと、前記障害が発生したプロセッサモジュールと前記予備系のプロセッサモジュールとの間で前記引継ぎ用バスを介して前記障害が発生したプロセッサモジュールの個別メモリに格納された個別情報を授受する手段と、を含む
請求項１記載のマルチプロセッサシステム。
【請求項４】
第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス
路を切り替える第２のアクセス路切替手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記第１の引継ぎ用信号線及び前記第２の引継ぎ用信号線の間の接続の切替を制御する切替制御手段と、
前記プロセッサカードに障害が発生した際に、前記切替制御手段に、障害が発生したプロセッサカードのプロセッサＩＤと前記個別情報の複写開始指示とを送信する主制御手段とを備えるマルチプロセッサシステム。
【請求項５】
第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第１のローカルメモリの個別情報の複写を制御する第１のメモリ複写制御手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第２のローカルメモリの個別情報の複写を制御する第２のメモリ複写制御手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記予備プロセッサカード及び前記プロセッサカードを接続する、前記第２のローカルメモリ内の個別情報を前記第１のローカルメモリに複写するための引継ぎ用バスと、
前記プロセッサカードに障害が発生した際に、前記第１のメモリ複写制御手段及び第２のメモリ複写制御手段に個別情報の複写開始指示を出力する主制御手段とを備えるマルチプロセッサシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム運用における各種処理を複数のプロセッサで分散処理するとともに、プロセッサカード故障時のための予備プロセッサカードを備える冗長構成を採用したマルチプロセッサシステムに関する。
【背景技術】
【０００２】
近年、音声や画像等の大きなデータを送受信するシステムの開発が急速に進んでいる。このようなシステムの一例として、ＣＤＭＡ通信システムがある。
【０００３】
このＣＤＭＡ通信システムは、音声や画像等の膨大なデータを送受信する。そして、このＣＤＭＡ通信システムでは、この膨大なデータを、効率的かつ高速に処理できるプロセッサ・システムが必要とされている。
【０００４】
このようなシステムは、複数のプロセッサで構成するシステムで実現されることが一般的である。以下に従来技術を示す。
【０００５】
第一の従来技術を第９図に示す。第９図は、例えば特許文献１に開示された、従来の共有メモリ型マルチプロセッサシステムの構成図である。
【０００６】
プロセッサカード９００〜９０１、及び予備プロセッサカード９０２と共有メモリ９０３は、グローバルバス９０８で接続される。主制御部９０７は通常、状態監視バス９０９を使用して各プロセッサカード９００〜９０１、及び予備プロセッサカード９０２の状態監視を行う。
【０００７】
共有メモリ９０３には、共有情報領域９０５と、各プロセッサカードが個別に使用する個別領域（＃０〜＃ｎ）９０４と、各プロセッサＩＤ番号が格納される共有メモリマッピングテーブル９０６とが割り当てられる。
【０００８】
第９図に示されるプロセッサカードのうち、プロセッサカード９００〜プロセッサカード９０１は、現在使用されているプロセッサカードである。
【０００９】
複数の、現在使用されているプロセッサカード９００〜９０１は、処理要求を実行する際に個別領域（＃０〜＃ｎ）９０４に格納された情報の更新を行う。この個別領域（＃０〜＃ｎ）９０４は共有メモリ９０３上にある領域であり、故障時の処理引継ぎのための個別情報を格納する領域である。
【００１０】
主制御部９０７は、プロセッサカードの状態監視を行う。主制御部９０７は、カード状態の変化を検出した場合に、現在使用されているプロセッサカードと予備プロセッサカードとの切り替えを行う。
【００１１】
主制御部９０７は、共有メモリマッピングテーブル９０６内の故障プロセッサのＩＤ番号を、予備プロセッサのＩＤ番号に書き換える。
【００１２】
その後、主制御部９０７は、予備プロセッサカード９０２に共有メモリマッピングテーブル９０６へアクセスするよう指示を行う。この指示により、予備プロセッサカード９０２は、故障したプロセッサカードが切り替え直前に使用していた個別領域にアクセスする。以上の処理により、処理の引継ぎが可能となる。
【００１３】
第二の従来技術を第１０図に示す。第１０図は、例えば特許文献２に開示された、従来の個別メモリ型マルチプロセッサシステムの構成図である。
【００１４】
第１０図に示されるシステムでは、プロセッサカード１００１〜プロセッサカード１００６と、予備プロセッサカード１００７及び予備プロセッサカード１００８と、共有メモリ１００９と、故障監視カード１０１０とがグローバルバス１０００で接続されている。
【００１５】
また、プロセッサカード１００１〜プロセッサカード１００６と、予備プロセッサカード１００７及び予備プロセッサカード１００８とは、コマンド中継カード１０１１を介してＩＯバス１０１２で接続される。
【００１６】
プロセッサカード１００１〜プロセッサカード１００６は、コマンド中継カード１０１１からの処理要求コマンドを受信し、処理を行う。
【００１７】
そして、予備プロセッサカード１００７及び予備プロセッサカード１００８も、この処理要求コマンドを受信する。予備プロセッサカード１００７及び予備プロセッサカード１００８は、受信した処理要求コマンドを、現在使用しているプロセッサカードの故障時の引継ぎのために、ローカルメモリ１０１３に記憶させる。また、この予備プロセッサカード１００７及び予備プロセッサカード１００８は、予め予備動作モードとして設定されている。
【００１８】
現在使用されているプロセッサカードが故障した場合、予備プロセッサカードの一つは、ローカルメモリ１０１３に記憶されている故障したプロセッサ宛ての処理要求コマンドを読み出す。
【００１９】
そして、予備プロセッサカードは、この処理要求コマンドにより処理を開始する。これにより、このシステムは、故障したプロセッサ宛ての処理引継ぎを行う。
【特許文献１】特開２００１−１６６９６０号公報
【特許文献２】特開２００１−２２７１８号公報
【００２０】
しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。
【００２１】
前述の第９図に示される、個別領域を持つ共有メモリが接続されるシステムでは、グローバルバスのスループットが低いと、システム全体の処理性能が大きく低下するといった問題が生じていた。
【００２２】
一方、グローバルバスのアクセス回数を減らす策として、個別領域をプロセッサカード内のローカルメモリに割り当てる場合がある。
【００２３】
この場合、プロセッサカード故障時に、個別情報の引継ぎのため、故障したプロセッサカードのローカルメモリの内容を予備プロセッサカード内のローカルメモリへコピーする必要がある。
【００２４】
この結果、他の現在使用されているプロセッサカードのアクセスに影響を与え性能を低下させるといった問題が生じる。
【００２５】
この問題を解決する策として、第１０図に示すような構成が、例えば特許文献２に開示されている。
【００２６】
この構成では、グローバルバスを使用した共有メモリへのアクセス集中は回避できる。そのため、この構成では、性能向上は実現できる。
【００２７】
しかし、この構成では、現在使用されているプロセッサカードが正常動作を行っている間の予備プロセッサカードは、予備動作モードとして常時動作する。そのため、この構成では、システムの消費電力が高くなるという問題が生じてくる。
【００２８】
ここで、特許文献２に開示された技術の処理フローを以下に示す。この処理フローは典型的な処理である。コマンド中継カード１０１１からの処理要求をプロセッサカード１００１〜プロセッサカード１００６が受信する。そして、プロセッサカード１００１〜プロセッサカード１００６は共有メモリ１００９上のプロセッサ個別情報を読み込む。そして
、プロセッサカード１００１〜１００６は一連の処理を行う。
【００２９】
そして、プロセッサカード１００１〜プロセッサカード１００６は一連の処理の結果を再び共有メモリ１００９の各プロセッサの個別領域の個別情報に書き戻す。
【００３０】
特許文献２に開示された上述の処理フローの例では、予備プロセッサカードへの引継ぎ情報が処理要求コマンドである。そのため、特許文献２には、現在使用されているプロセッサカードの処理性能と予備プロセッサカードの処理性能により最悪の場合、１個の処理要求コマンドが紛失されることが開示されている。
【発明の開示】
【００３１】
本発明の目的の一つは、処理性能を向上させるマルチプロセッサシステムを提供することである。
【００３２】
また、本発明の目的の一つは、消費電力を抑えることができるマルチプロセッサシステムを提供することである。
【００３３】
また、本発明の目的の一つは、処理要求のコマンドの紛失を防止できるマルチプロセッサシステムを提供することである。
【００３４】
本発明に係るマルチプロセッサシステムは、共有メモリと、前記共有メモリに格納される共有情報に共通バスを介してアクセスするプロセッサと、障害発生時に引き継がれる個別情報を格納する個別メモリとをそれぞれ含み、少なくとも１つが現用系および予備系にそれぞれ割り当てられる複数のプロセッサモジュールと、
現用系のプロセッサモジュールに障害が発生した場合に、この障害が発生したプロセッサモジュールの代わりとなる予備系のプロセッサモジュールの個別メモリに、この障害が発生したプロセッサモジュールの個別メモリに格納されている個別情報を格納するための前記共通バスと異なるデータ伝送路を生成する手段と
を含む。
【００３５】
また、本発明に係るマルチプロセッサシステムは、前記データ伝送路を生成する手段は、前記プロセッサモジュール毎に用意された前記個別情報の引継ぎ用信号線と、前記各引継ぎ用信号線を収容し前記障害が発生したプロセッサモジュールに接続された引継ぎ用信号線と前記予備系のプロセッサモジュールに接続された引継ぎ用信号線とを接続する切替手段と、を含む。
【００３６】
また、本発明に係るマルチプロセッサシステムは、前記データ伝送路を生成する手段は、前記プロセッサモジュール間を接続する前記共通バスと異なる個別情報の引継ぎ用バスと、前記障害が発生したプロセッサモジュールと前記予備系のプロセッサモジュールとの間で前記引継ぎ用バスを介して前記障害が発生したプロセッサモジュールの個別メモリに格納された個別情報を授受する手段と、を含む。
【００３７】
また、本発明に係るマルチプロセッサシステムは、前記予備系のプロセッサモジュールは、前記現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動する。
【００３８】
また、本発明に係るマルチプロセッサシステムは、第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替
手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記第１の引継ぎ用信号線及び前記第２の引継ぎ用信号線の間の接続の切替を制御する切替制御手段と、
前記プロセッサカードに障害が発生した際に、前記切替制御手段に、障害が発生したプロセッサカードのプロセッサＩＤと前記個別情報の複写開始指示とを送信する主制御手段とを備える。
【００３９】
また、本発明に係るマルチプロセッサシステムは、前記切替制御手段は、
プロセッサカードの障害を検出した前記主制御手段からプロセッサＩＤ及びメモリ複写開始指示を受信し、該受信したプロセッサＩＤ及びメモリ複写開始指示に基づいて、前記個別情報の複写元となるプロセッサカードを選択するための受信バッファ選択指示と、前記個別情報の複写先となるプロセッサカードを選択するための送信バッファ選択指示と、前記個別情報の複写元となるプロセッサカードと前記個別情報の複写先となるプロセッサカードとを接続する引継ぎ用信号線を選択するためのルート確定指示と、前記個別情報の複写の開始を指示するメモリ複写指示とを出力する制御指示解析手段と、
前記制御指示解析手段から受信したルート確定指示及びメモリ複写指示に基づいて、前記引継ぎ用信号線の選択及びメモリ複写制御を行うルート選択メモリ複写制御手段と、
前記制御指示解析手段から受信した受信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写元のプロセッサカードを選択する受信バッファ手段と、
前記制御指示解析手段から受信した送信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写先の予備プロセッサカードを選択する送信バッファ手段とを備える。
【００４０】
また、本発明に係るマルチプロセッサシステムは、前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える。
【００４１】
また、本発明に係るマルチプロセッサシステムは、第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第１のローカルメモリ
へのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第１のローカルメモリの個別情報の複写を制御する第１のメモリ複写制御手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第２のローカルメモリの個別情報の複写を制御する第２のメモリ複写制御手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記予備プロセッサカード及び前記プロセッサカードを接続する、前記第２のローカルメモリ内の個別情報を前記第１のローカルメモリに複写するための引継ぎ用バスと、
前記プロセッサカードに障害が発生した際に、前記第１のメモリ複写制御手段及び第２のメモリ複写制御手段に個別情報の複写開始指示を出力する主制御手段とを備える。
【００４２】
また、本発明に係るマルチプロセッサシステムは、前記第１のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第１のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行うと共に、前記個別情報の前記第１のローカルメモリへの書込み完了時に前記主制御手段へ複写完了通知を出力する第１のメモリ複写指示手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第１のメモリ読み出し制御手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第１のメモリ書き込み制御手段と、
前記第１のメモリ読み出し制御手段により読み出された前記個別情報が格納される第１の転送バッファと、
前記第１の転送バッファと前記第１のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第１のローカルメモリバスＩ／Ｆ手段とを備え、
前記第２のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第２のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行う第２のメモリ複写指示手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第２のメモリ読み出し制御手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第２のメモリ書き込み制御手段と、
前記第２のメモリ読み出し制御手段により読み出された前記個別情報が格納される第２の転送バッファと、
前記第２の転送バッファと前記第２のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第２のローカルメモリバスＩ／Ｆ手段とを備える。
【００４３】
また、本発明に係るマルチプロセッサシステムは、前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える。
【００４４】
また、本発明に係るマルチプロセッサシステムは、前記予備プロセッサカードは、
前記プロセッサカードに障害が発生していない状態では、電源が投入された待機状態である。
【００４５】
このように、本発明によれば、データ伝送路を生成する手段が、現用系のプロセッサモジュールに障害が発生した場合に、予備系のプロセッサモジュールの個別メモリに個別情報を格納するための共通バスと異なるデータ伝送路を生成するため、例えばグローバルバスの帯域を個別情報の転送のために使用する必要がなくなり、マルチプロセッサシステムの処理性能を向上させることができる。
【００４６】
また、本発明では、現用系のプロセッサモジュールから予備系のプロセッサモジュールに転送される情報が個別情報であるため、処理要求コマンドの紛失の発生を防止することができる。
【００４７】
また、本発明では、予備系のプロセッサモジュールは、現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動するとしているため、予備系のプロセッサモジュールの消費電力を抑えることができ、マルチプロセッサシステムの消費電力も抑えることができる。
【００４８】
また、共通バスとは、例えばグローバルバスをいう。
【００４９】
また、現用系のプロセッサモジュールとは、例えば現在使用されているプロセッサカードをいう。
【００５０】
また、予備系のプロセッサモジュールとは、例えば予備のプロセッサカードをいう。
【００５１】
また、個別メモリとは、例えばローカルメモリをいう。
【００５２】
また、障害とは、例えば故障その他の不具合を含む概念である。
【００５３】
また、プロセッサには、例えばＣＰＵを含む。
【００５４】
また、アクセス路及びデータ伝送路とは、例えばある部材が他の部材にアクセスするための信号線をいう。
【図面の簡単な説明】
【００５５】
第１図は、本発明に係るマルチプロセッサシステムの第１の実施形態のブロック図であり；
第２図は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるルート切替制御部のブロック図であり；
第３図は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるアクセス路切替部のブロック図であり；
第４図は、本発明に係るマルチプロセッサシステムの第１の実施形態におけるプロセッサカードの切替処理のフローチャートであり；
第５図は、本発明に係るマルチプロセッサシステムの第２の実施形態のブロック図であり；
第６図は、本発明に係るマルチプロセッサシステムの第２の実施形態における、各プロセッサから見た引継ぎ用バスのアドレス空間の割り当てを示す概念図であり；
第７図は、本発明に係るマルチプロセッサシステムの第２の実施形態において使用されるメモリ複写制御部のブロック図であり；
第８図は、本発明に係るマルチプロセッサシステムの第２の実施形態における、プロセッサカードの切り替え処理のフローチャートであり；
第９図は、従来の共有メモリ型マルチプロセッサシステムの構成図であり；
第１０図は、従来の個別メモリ型マルチプロセッサシステムの構成図である。
【発明を実施するための最良の形態】
【００５６】
以下、本発明を実施するための最良の形態を説明する。以下の実施形態は例示であり、本発明は実施形態の構成に限定されるものではない。
【００５７】
（マルチプロセッサシステムの第１の実施形態）
本発明に係るマルチプロセッサシステムの第１の実施形態の動作原理について第１図を参照して説明する。第１図は、本発明に係るマルチプロセッサシステムの第１の実施形態のブロック図である。
【００５８】
第１図において、１００〜１０１はプロセッサカード（以下、単にカードともいう。）、１０２は予備プロセッサカード、１０３は主制御部である。この主制御部１０３は、状態監視バス１０４を介して各プロセッサカードの状態監視を行う。
【００５９】
１０５は共有メモリである。この共有メモリ１０５には、各プロセッサカードが共通で使用する共有情報領域１１４のみを割り当てる。
【００６０】
１０６は、各プロセッサカード１００〜１０１及び予備プロセッサカード１０２が備えるローカルメモリである。このローカルメモリ１０６には、各プロセッサカードの故障時の引継ぎ情報を格納する個別領域が割り当てられる。
【００６１】
従来技術では、個別領域を含めてすべての領域が共有メモリ内に割り当てていた。しかし、本実施形態では、個別領域を各プロセッサカードのローカルメモリ１０６に割り当てる。
【００６２】
１０７は引継ぎ用ルートである。なお、本明細書において、引継ぎ用ルートとは、信号を送信するための引継ぎ用信号線を意味する。この引継ぎ用ルート１０７は、プロセッサカードの故障時に個別領域に格納された個別情報の引継ぎを行う場合に、各プロセッサカ
ード内のローカルメモリに格納された個別情報の転送に使用される。
【００６３】
１０８はルート切替制御部である。このルート切替制御部１０８は、ローカルメモリに格納された個別情報の転送の際に、転送元の個別情報の読み出しの制御、転送先への個別情報の書き込みの制御及びルート切替の制御を行う。
【００６４】
１０９は、引継ぎ制御信号を送信するための引継ぎ制御信号線である。この引継ぎ制御信号は、主制御部１０３からルート切替制御部１０８へ転送制御を指示するために使用される。
【００６５】
１１０は、プロセッサカード１００〜１０１、予備プロセッサカード１０２に備えられたアクセス路切替部である。このアクセス路切替部１１０は、プロセッサカード故障時に、ローカルメモリへのアクセス路をＣＰＵ側から引継ぎ用ルートへと切り替える。
【００６６】
１１２は、プロセッサカードの各機能を処理するためのＣＰＵである。
【００６７】
この第１の実施形態の作用について第１図を用いて説明する。プロセッサカード１００〜１０１は故障した場合の引継ぎに備え、ローカルメモリ１０６の個別領域へＣＰＵ１１２から直接アクセスすることで、ローカルメモリ１０６内のデータの更新を行う。
【００６８】
プロセッサカード１００〜１０１は、システム運用の各種処理に応じて共有メモリ１０５の共有情報領域１１４へのアクセスを行う。
【００６９】
主制御部１０３は、状態監視バス１０４を使用してプロセッサカード１００〜１０１及び、予備プロセッサカード１０２の状態の監視を行う。
【００７０】
ある一つのプロセッサカード１００が故障したとする。この場合、故障したプロセッサカード１００は主制御部１０３へ故障通知を行う。また、故障したプロセッサカード１００は、アクセス路切替部１１０にて、アクセス路をローカルメモリ１０６から引継ぎ用ルートへと切り替える。
【００７１】
これにより、プロセッサカード１００は、現在使用されているプロセッサカード１００から予備プロセッサカード１０２への処理の切替に備える。
【００７２】
次に主制御部１０３は、ルート切替制御部１０８へ引継ぎ情報である個別領域の個別情報の複写開始指示を送出する。
【００７３】
ルート切替制御部１０８は、複写開始指示を受け取ると、転送元である故障したプロセッサカード１００内のローカルメモリ１０６から個別情報の読み出しを開始する。
【００７４】
そして、ルート切替制御部１０８は、個別情報の読み出し完了後、この読み出した個別情報を、転送先である予備プロセッサカード１０２内のローカルメモリ１０６へ書き込む。
【００７５】
ルート切替制御部１０８は、ローカルメモリ１０６への個別情報の書き込みが完了した時点で、主制御部１０３へ複写完了通知を行う。
【００７６】
その後、主制御部１０３が予備プロセッサカード１０２へ動作開始指示を行う。この動作開始指示により予備プロセッサカード１０２が起動する。そして、予備プロセッサカード１０２が故障したプロセッサカード１００の処理を引継ぐ。
【００７７】
また、プロセッサカード（例えばプロセッサカード１０１）があるサービスにおいて使用されなくなった場合、またはプロセッサカードが挿入された場合にも、上述の引継ぎ処理と同様な処理が行われる。
【００７８】
次に、第１図〜第４図を参照して、本実施形態についてさらに詳細に説明する。
【００７９】
第２図は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるルート切替制御部のブロック図である。
【００８０】
また、第３図は、本発明に係るマルチプロセッサシステムの第１の実施形態において使用されるアクセス路切替部のブロック図である。
【００８１】
また、第４図は、本発明に係るマルチプロセッサシステムの第１の実施形態におけるプロセッサカードの切替処理のフローチャートである。
【００８２】
まず本実施形態のシステム構成について第１図を用いて説明する。複数のプロセッサカード１００〜１０１のうちには少なくとも一つの予備プロセッサカード１０２が含まれる。
【００８３】
なお、プロセッサカードの個数は２以上の任意の数であって良い。
【００８４】
そして、各プロセッサカードは共有メモリ１０５とグローバルバス１１３で接続される。
【００８５】
また、主制御部１０３は、プロセッサカード１００〜１０１及び予備プロセッサカード１０２と共有メモリ１０５とに状態監視バス１０４により接続される。
【００８６】
共有メモリ１０５は、各プロセッサカードで共有する領域である共通情報領域１１４を持つ。
【００８７】
各プロセッサカード１００〜１０１及び予備プロセッサカード１０２は、故障時の引継ぎ情報を格納するローカルメモリ１０６を備える。
【００８８】
また、各プロセッサカード１００〜１０１及び予備プロセッサカード１０２は、ＣＰＵ１１２からのアクセス路と、カード故障時の引継ぎ用ルート１０７を使用したルート切替制御部１０８からのアクセス路とを切り替えるアクセス路切替部１１０を備える。
【００８９】
各プロセッサカード１００〜１０１及び予備プロセッサカード１０２の間は、ルート切替制御部１０８を介して、引継ぎ用ルート１０７により接続される。この引継ぎ用ルート１０７は、カード故障時の処理の引継ぎに使用される。
【００９０】
ルート切替制御部１０８について、第２図を参照して説明する。
【００９１】
第２図において、２００は、複写元のプロセッサカードを決定するための受信バッファ部である。受信バッファ部２００では、受信バッファ選択指示２０５によりバッファが選択される。
【００９２】
２０１は、複写先のプロセッサカードを決定するための送信バッファ部である。送信バッファ部２０１では、送信バッファ選択指示２０６によりバッファが選択される。
【００９３】
２０２は、ルート選択メモリ複写制御部である。ルート選択メモリ複写制御部２０２は、プロセッサカード故障時に、ルート確定指示２０７及びメモリ複写指示２０８により、予備プロセッサカードへの引継ぎ用ルートを選択し、個別領域に格納された個別情報の複写を制御する。
【００９４】
また、ルート選択メモリ複写制御部２０２は、個別情報の複写が完了した時に、主制御部へメモリ複写完了通知２０４を出力する。
【００９５】
２０３は、主制御部から故障プロセッサＩＤ及びメモリ複写開始指示を受信する制御指示解析部である。
【００９６】
この制御指示解析部２０３は、ルート選択メモリ複写制御部２０２にルート確定指示２０７とメモリ複写指示２０８とを出力する。
【００９７】
次に、本実施形態において使用されるアクセス路切替部について、第３図を参照して説明する。
【００９８】
第３図において、３００は、クロック断信号やウオッチドッグタイマタイムアウト信号などからなる故障要因信号である。
【００９９】
３０１は、カード故障の要因を認識しアクセス路の選択指示を行うアクセス路選択部である。
【０１００】
３０２は、アクセス路選択部３０１からのアクセス路選択指示によりローカルメモリ３０３へのアクセス路を切り替えるセレクタである。
【０１０１】
次に運用時及びプロセッサカード故障時の動作について第１図〜第４図を用いて説明する。
【０１０２】
処理要求を行う際に各プロセッサカード１００〜１０１は、処理引継ぎ時に備え各々のローカルメモリ１０６の個別領域にＣＰＵ１１２から直接アクセスすることでデータの更新を行う。
【０１０３】
主制御部１０３は、各プロセッサカード１００〜１０１、予備プロセッサカード１０２及び共有メモリ１０５のカード状態を状態監視バス１０４を使用して監視するための監視ポーリング処理を実行する。
【０１０４】
あるプロセッサカードが故障した場合（例えば、プロセッサカード１００が故障し、第３図に示されるカード故障要因信号３００が発生したとする。）、このプロセッサカード１００は、主制御部１０３へ故障通知を行う。
【０１０５】
また、このプロセッサカード１００のアクセス路切替部１１０において、第３図に示すアクセス路選択部３０１がセレクタ３０２にアクセス路選択信号を出力する。
【０１０６】
セレクタ３０２は、受信したアクセス路選択信号を用いて、アクセス路をＣＰＵから引継ぎ用ルートへと切り替える。
【０１０７】
主制御部１０３は、故障カードをプロセッサカード１００と認識し、ルート切替制御部１０８へ故障プロセッサＩＤ及びメモリ複写開始指示を送出する。
【０１０８】
上述の処理は、第４図に示されるフローチャートにおいて、Ｓ４００〜Ｓ４０３の処理に該当する。
【０１０９】
すなわち、第４図において、Ｓ４００では、プロセッサカード１００に障害が発生している。
【０１１０】
そして、Ｓ４０１では、故障したプロセッサカード１００は、障害割り込みとプロセッサＩＤとを主制御部１０３へ通知する。
【０１１１】
そして、Ｓ４０２では、主制御部１０３は、割り込み通知を受信し、切り替え処理を開始する。
【０１１２】
そして、Ｓ４０３では、主制御部１０３が、ルート切替制御部１０８に対して、プロセッサカード１００のローカルメモリ１０６から予備プロセッサカード１０２のローカルメモリ１０６への個別情報の複写開始指示を出力する。
【０１１３】
次に、第２図に示すルート切替制御部は、故障したプロセッサカードのプロセッサＩＤと複写開始指示を受信する。そして、ルート切替制御部は、個別情報の複写元である故障したプロセッサカードからのルートを、プロセッサＩＤに基づいて選択する。この選択は、受信バッファ部２００を用いて行われる。
【０１１４】
また、ルート切替制御部は、予め設定されていた予備プロセッサＩＤに基づいて、個別情報の複写先である予備プロセッサカードへのルートを送信バッファ部２０１にて選択する。
【０１１５】
ルート選択メモリ複写制御部２０２は、メモリ複写指示２０８に基づいて、ローカルメモリからの個別情報の読み出しを開始する。
【０１１６】
この読出しの際において、読出しの対象カードは受信バッファ部２００にて故障したプロセッサカードとして選択されているプロセッサカードである。また、読み出し開始アドレス及び容量はシステム固定である。
【０１１７】
ローカルメモリからの個別情報の読み出しが完了した後、ルート選択メモリ複写制御部２０２はローカルメモリへの個別情報の書き込みを開始する。
【０１１８】
この際、ルート選択メモリ複写制御部２０２が個別情報の書き込みを行う対象カードは複写先として選択している予備プロセッサカードである。書き込みの開始アドレス及び容量も読み出し時と同一である。
【０１１９】
以上の処理は、第４図のＳ４０４において示される処理である。すなわち、ルート切替制御部１０８は、複写指示を受けると、複写処理を開始する。この際、複写開始アドレス、容量はシステムで固定である。
【０１２０】
以上の動作により各ローカルメモリ間での個別情報の転送が完了した後、ルート切替制御部１０８は、主制御部１０３へ転送完了通知を送信する［第４図（Ｓ４０５）］。
【０１２１】
そして、主制御部１０３は、予備プロセッサカード１０２へ動作開始指示を行う［第４図（Ｓ４０６）］。
【０１２２】
これにより予備プロセッサカード１０２は、切替直前に故障プロセッサカードが使用していた個別領域に格納された個別情報の内容を引き継ぐことができ、処理要求を継続して実行できる［第４図（Ｓ４０７）］。
【０１２３】
以上説明してきたように、本実施形態によれば、カード故障時の引継ぎ動作はグローバルバスとは別ルートを使用するため、他のプロセッサカードの共有メモリへのアクセスに影響を与えずに、引継ぎ動作を実行することが可能となる。
【０１２４】
しかも、予備プロセッサカードが引継ぐ情報は処理要求コマンドではなく、処理要求により更新される個別領域の個別情報である。そのため、現在使用されているプロセッサカードの処理性能及び予備プロセッサカードの処理性能により最悪の場合でも処理要求の制御データを紛失するということがなく、サービスの継続が可能となる。
【０１２５】
さらに、予備プロセッサカードは通常待機状態であり、ローカルメモリに記憶する等の動作を必要としないため、システムの消費電力を抑えることができる。
【０１２６】
（マルチプロセッサシステムの第２の実施形態）
次に、本発明に係るマルチプロセッサシステムの第２の実施形態の動作原理について第５図を参照して説明する。第５図は、本発明に係るマルチプロセッサシステムの第２の実施形態のブロック図である。
【０１２７】
第５図中、主制御部５０３、状態監視バス５０４、共有メモリ５０５、ローカルメモリ５０６及びアクセス路切替部５１０は、前述した第１の実施形態における、主制御部１０３、状態監視バス１０４、共有メモリ１０５、ローカルメモリ１０６及びアクセス路切替部１１０と同様な部材であり同様の機能を有する。
【０１２８】
５０７は引継ぎ用バスである。この引継ぎ用バス５０７は、プロセッサカードの故障時において個別領域に格納された個別情報の引継ぎのため使用される。すなわち、この引継ぎ用バス５０７は、各プロセッサカードに格納された個別情報の転送に使用される。
【０１２９】
５０８は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２に備えられたメモリ複写制御部である。
【０１３０】
このメモリ複写制御部５０８は、ローカルメモリに格納された個別情報の転送の際に、転送元の個別情報の読み出し及び転送先への個別情報の書き込みを行う。
【０１３１】
５０９は引継ぎ制御信号を送信する引継ぎ制御信号線である。この引継ぎ制御信号は、主制御部５０３とメモリ複写制御部５０８との間にて転送制御を指示するために使用される。また、この引継ぎ制御信号は、主制御部５０３とメモリ複写制御部５０８との間にて転送制御を通知するために使用される。
【０１３２】
５１２は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２のそれぞれが備えるＣＰＵである。このＣＰＵ５１２は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２の各機能を処理する。
【０１３３】
本実施形態が、前述の第１の実施形態と異なる点は、１）引継ぎ用バスがバス形態の接続手段であること、２）ローカルメモリに備えれたメモリ複写制御部が各プロセッサ内に搭載されること、３）あるプロセッサカードから他のプロセッサカードのローカルメモリへのアクセスが可能であることである。
【０１３４】
次に本実施形態の作用について第５図及び第６図を用いて説明する。第６図は、本発明に係るマルチプロセッサシステムの第２の実施形態における、各プロセッサから見た引継ぎ用バスのアドレス空間の割り当てを示す概念図である。
【０１３５】
各プロセッサカード５００〜５０１は、故障時の引継ぎに備え、ローカルメモリ５０６の個別領域へＣＰＵ５１２から直接アクセスすることで個別情報の更新を行う。
【０１３６】
また、各プロセッサカード５００〜５０１は、システム運用の各種処理に応じて共有メモリ５０５の共有情報領域５１４へのアクセスを行う。
【０１３７】
主制御部５０３は、状態監視バス５０４を介してプロセッサカード５００〜５０１及び予備プロセッサカード５０２の状態の監視を行う。
【０１３８】
第６図に示されるように、メモリ複写制御部５０８は、第６図中で示されるアドレスにアクセスすることで、他のプロセッサカードのローカルメモリの個別領域へアクセスすることが可能である。
【０１３９】
例えば、予備プロセッサカード５０２は、第６図で示すプロセッサカード５００内の個別領域６００をアクセスする場合、第６図で示すアドレス１０〜１ｎの範囲のアドレスでアクセスする。
【０１４０】
次に、プロセッサカードが故障した場合の動作を説明する。故障したプロセッサカードがプロセッサカード５００であるとする。故障したプロセッサカード５００は主制御部５０３へ故障通知を行う。また、故障したプロセッサカード５００は、引継ぎ用バス５０７へプロセッサＩＤを送出する。
【０１４１】
また、故障したプロセッサカード５００は、アクセス路切替部５１０にて、ローカルメモリ５０６へのアクセス路を引継ぎ用バス５０７からのアクセス路に切り替える。
【０１４２】
これにより、故障したプロセッサカード５００は、現在使用されているプロセッサカード５００から予備プロセッサカード５０２への切替に備える。
【０１４３】
次に主制御部５０３は、予備プロセッサカード５０２のメモリ複写制御部５０８へ、個別領域に格納された引継ぎ情報としての個別情報の複写開始指示を送信する。
【０１４４】
メモリ複写制御部５０８は、複写開始指示を受け取ると、転送元である故障したプロセッサカード５００のローカルメモリ５０６から、個別領域に格納された個別情報の読み出しを開始する。
【０１４５】
メモリ複写制御部５０８は、故障したプロセッサカード５００のローカルメモリ５０６から個別情報の読み出しを完了した後、転送先である予備プロセッサカード５０２のローカルメモリ５０６へ読み出した個別情報の書き込みを行う。
【０１４６】
個別情報の書き込みが完了した時点で、メモリ複写制御部５０８は、主制御部５０３へ複写完了通知を行う。
【０１４７】
その後、主制御部５０３が予備プロセッサカード５０２へ動作開始指示を送信する。この動作開始指示を受信した予備プロセッサカード５０２は処理を引継ぐ。
【０１４８】
また、プロセッサカード（例えばプロセッサカード５０１）があるサービスにおいて使
用されなくなった場合、またはプロセッサカードが挿入された場合にも、上述の引継ぎと同様な処理が行われる。
【０１４９】
次に、本実施形態について、第４図、第７図及び第８図を用いてさらに詳細に説明する。
【０１５０】
第７図は、本発明に係るマルチプロセッサシステムの第２の実施形態において使用されるメモリ複写制御部のブロック図である。
【０１５１】
また、第８図は、本発明に係るマルチプロセッサシステムの第２の実施形態における、プロセッサカードの切り替え処理のフローチャートである。
【０１５２】
前述の第１の実施形態では、プロセッサカードの切り替え時の引継ぎ手段としてルート切替制御部を設けた。
【０１５３】
また、前述の第１の実施形態では、さらに、ローカルメモリの複写制御をプロセッサカードの外部に設けたルート切替制御部により行っていた。
【０１５４】
しかし、第１の実施形態と異なり、予備プロセッサカードが故障したプロセッサカードを認識して引継ぎ制御を行ってもよい。そこで、この第２の実施形態では、プロセッサカードの故障時に予備プロセッサカードが故障したプロセッサカードからの個別領域に格納された個別情報の引継ぎを行う。
【０１５５】
まず、本実施形態のシステム構成について第５図を用いて説明する。第５図において、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、共有メモリ５０５とグローバルバス５１３で接続される。
【０１５６】
ここで、プロセッサカードの個数は、２以上の任意の個数である。
【０１５７】
また、主制御部５０３は、プロセッサカード５００〜５０１及び予備プロセッサカード５０２と共有メモリ５０５とに状態監視バス５０４により接続される。
【０１５８】
共有メモリ５０５は、各プロセッサカードで共有する領域である共有情報領域５１３を有する。
【０１５９】
プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、故障時に引継がれる情報である個別情報を格納するローカルメモリ５０６を備える。このローカルメモリ５０６には、個別領域が割り当てられる。
【０１６０】
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、ＣＰＵ５１２からローカルメモリ５０６へのアクセス路と、カード故障時の引継ぎ用バス５０７からローカルメモリ５０６へのアクセス路との切り替えを行うアクセス路切替部５１０を備える。
【０１６１】
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、引継ぎのための個別領域のデータの複写を制御するメモリ複写制御部５０８を備える。
【０１６２】
また、プロセッサカード５００〜５０１及び予備プロセッサカード５０２は、プロセッサカードを相互に接続する引継ぎ用バス５０７をメモリ複写制御部５０８に接続するためのバスＩ／Ｆ５１６を備える。
【０１６３】
さらに、プロセッサカード５００〜５０１及び予備プロセッサカード５０２には、プロセッサカードの切り替え制御を行う主制御部５０３が引継ぎ制御信号線５０９により接続される。
【０１６４】
次に、本実施形態のプロセッサカードに備えられるメモリ複写制御部５０８について第７図を参照して説明する。
【０１６５】
第７図において、７００はプロセッサＩＤ制御部である。プロセッサＩＤ制御部７００に入力する予備カード識別信号７０６は自カードが予備か否かを識別するための信号である。予備カード識別信号７０６の信号線は自カード内回路と接続される。また、予め上位で設定した値が予備カード識別信号７０６としてプロセッサＩＤ制御部７００に入力される。
【０１６６】
プロセッサＩＤ信号７０７は、他のプロセッサカード内のプロセッサＩＤ制御部に送信又は受信される。プロセッサＩＤ信号７０７は、プロセッサＩＤ情報として送信又は受信されるものである。
【０１６７】
例えば自カードが現在使用されているプロセッサカードの場合は、プロセッサＩＤ信号７０７の送信される方向は出力方向となる。そして、自カードが現在使用されているプロセッサカードの場合、プロセッサＩＤ制御部７００は、故障要因信号７０８が入力されるとプロセッサＩＤ信号７０７を出力する。
【０１６８】
これら予備カード識別信号７０６及び故障要因信号７０８は、例えば図５に示される引継ぎ制御信号線５０９を用いて主制御部５０３からアクセス路切替部５１０に送信される。
【０１６９】
一方、自カードが予備プロセッサカードの場合は、プロセッサＩＤ信号７０７の送信される方向は入力方向となる。
【０１７０】
プロセッサＩＤ信号７０７の送信される方向は予備カード識別信号７０６により決定される。
【０１７１】
また、プロセッサＩＤ信号７０７は、カード故障時のプロセッサＩＤの通知に使用される。
【０１７２】
７０２は、メモリ読み出し制御部である。このメモリ読み出し制御部７０２は、個別領域に格納された個別情報の引継ぎ時のローカルメモリに格納された個別情報の複写のための読み出し制御を行う。
【０１７３】
７０４は、メモリ書き込み制御部である。このメモリ書き込み制御部７０４は、ローカルメモリに格納された個別情報の複写のための書き込み制御を行う。
【０１７４】
７０３は、転送バッファである。この転送バッファ７０３は、ローカルメモリに格納された個別情報の複写の際に、メモリ読み出し制御部７０２にて読み出された個別情報を、メモリ書き込み制御部７０４により個別情報がローカルメモリに書き込まれるまで、一旦格納する。
【０１７５】
７０５は、ローカルメモリバスＩ／Ｆ部である。このローカルメモリバスＩ／Ｆ部７０５は、読み出し制御部７０２及び書き込み制御部７０４により実行されるメモリアクセス
のプロトコルをメモリバスのプロトコルへ変換する。また、このローカルメモリバスＩ／Ｆ部７０５は、バスタイミングの調整を行う。
【０１７６】
また、７０１は、メモリ複写指示部である。このメモリ複写指示部７０１は、主制御部からのメモリ複写開始指示によりメモリ読み出し制御部７０２やメモリ書き込み制御部７０４へ個別情報の複写のための動作の指示を行う。
【０１７７】
また、メモリ複写指示部７０１は、個別情報の複写の完了後に、主制御部へメモリ複写完了通知を行う。
【０１７８】
次にプロセッサカード故障時の動作について第３図、第５図、第７図及び第８図を用いて説明する。
【０１７９】
例えばプロセッサカード５００が故障した場合、故障したプロセッサカード５００は、自カードのプロセッサＩＤを示すプロセッサＩＤ信号７０７をプロセッサＩＤ制御部７００を使用して引継ぎ用バス５０７上に送出する［第８図（Ｓ８００）〜（Ｓ８０１）］。
【０１８０】
また、プロセッサカード５００は、引継ぎ用バス５０７を使用して主制御部５０３へと障害を通知する。
【０１８１】
また、プロセッサカード５００は、ローカルメモリのアクセス路を第３図に示すアクセス路切替部（前述の第１の実施形態と同様）を用いて、引継ぎ用バス５０７へと切り替える。
【０１８２】
なお、第１の実施形態に示す例では、アクセス路切替部は、ＣＰＵからローカルメモリへのアクセス路と、引き継ぎ用ルートからローカルメモリへのアクセス路とのいずれか一方を選択した。しかし、本実施形態は、引継ぎ用ルートを用いず、引継ぎ用バスを用いる。
【０１８３】
そのため、本実施形態のアクセス路切替部５１０は、第５図に示されるように、ＣＰＵ５１２からローカルメモリ５０６へのアクセス路と、バスＩ／Ｆ５１６及びメモリ複写制御部５０８を介した、引継ぎ用バス５０７からローカルメモリ５０６へのアクセス路とのいずれか一方をアクセス路として選択する。
【０１８４】
プロセッサカード５００から送出されたプロセッサＩＤ信号７０７は、予め予備プロセッサカードとして設定されてある予備プロセッサカード５０２のメモリ複写制御部５０８のプロセッサＩＤ制御部７００でのみ受信される。
【０１８５】
そして、予備プロセッサカード５０２は、受信したプロセッサＩＤ信号７０７により故障したプロセッサカードがプロセッサカード５００であることを認識する。
【０１８６】
また、障害通知を受け取った主制御部５０３は、予備プロセッサカード５０２へメモリ複写開始指示を通知する［第８図（Ｓ８０２）］。
【０１８７】
次に障害通知とプロセッサＩＤ信号を受信した後の予備プロセッサカードのメモリ複写制御部の動作について第７図を用いて説明する。
【０１８８】
メモリ複写指示部７０１は、メモリ読み出し制御部７０２へ個別情報の読み出しを指示する。
【０１８９】
メモリ読み出し制御部７０２ではプロセッサＩＤ信号の入力により、故障したプロセッサカード５００のローカルメモリからの個別情報の読み出しを開始する。
【０１９０】
読み出された個別情報は一旦転送バッファ７０３へ格納される。
【０１９１】
その後、メモリ書き込み制御部７０４は、ローカルメモリバスＩ／Ｆ部７０５を介して、予備プロセッサカード５０２のローカルメモリへ、転送バッファ７０３に格納された個別情報を一定の容量単位で書き込む。
【０１９２】
この時の開始アドレスは第６図に示すようにプロセッサカードで固定された値である。
【０１９３】
例えば、故障したプロセッサカードはプロセッサカード５００、予備プロセッサカードは予備プロセッサカード５０２である。そのため、ローカルメモリの読み出しアドレス範囲は１０〜１ｎ、書き込みアドレス範囲は３０〜３ｎとなる［第８図（Ｓ８０３）〜（Ｓ８０４）］。
【０１９４】
なお、個別情報が読みだされるプロセッサカード５００のメモリ複写制御部５１０は、主制御部５０３から受信したメモリ複写開始指示に基づいて、個別情報の読み出し処理を行なう。
【０１９５】
例えば、プロセッサカード５００のメモリ読み出し制御部は、プロセッサカード５００のローカルメモリ５０６から個別情報を読み出す。
【０１９６】
この読み出された個別情報は、プロセッサカード５００の転送バッファに格納される。
【０１９７】
このプロセッサカード５００の転送バッファに格納された個別情報は、プロセッサカード５００のメモリ書き込み制御部により読みだされる。
【０１９８】
そして、プロセッサカード５００のメモリ書き込み制御部により読みだされた個別情報は、引継ぎ用バス５０７を用いて、予備プロセッサカード５０２のメモリ読み出し制御部７０２に送信される。
【０１９９】
個別情報を受信した予備プロセッサカード５０２のメモリ読み出し制御部７０２は、受信した個別情報を転送バッファ７０３に格納する。
【０２００】
そして、予備プロセッサカード５０２のメモリ書き込み制御部７０４は、転送バッファ７０３に格納された個別情報を予備プロセッサカード５０２のローカルメモリ５０６に書き込む。
【０２０１】
このようにして全容量の個別情報の複写が完了した後、メモリ複写指示部７０１は複写完了通知を主制御部へ通知する［第８図（８０５）］。そして、メモリ複写指示部７０１は、自プロセッサカードへの動作開始指示を待つ。
【０２０２】
主制御部５０３は、メモリ複写完了通知を受信すると、予備プロセッサカード５０２へ動作開始指示を行う［第８図（Ｓ８０６）］。
【０２０３】
そして、この動作開始指示を受信した予備プロセッサカード５０２は、切替直前に故障したプロセッサカード５００が使用していた個別領域に格納された個別情報による処理を引継ぐ［第８図（Ｓ８０７）］。
【０２０４】
以上説明してきたように、この第２の実施形態によっても、前述の第１の実施形態と同様の効果を得ることができる。
【０２０５】
以上、第１の実施形態及び第２の実施形態のマルチプロセッサシステムにおいては、プロセッサカード１００〜１０１、プロセッサカード５００〜５０１が正常であり処理要求を実行している間は、予備プロセッサカード１０２及び予備プロセッサカード５０２は、電源が投入されているだけであり待機状態である。
【０２０６】
また、プロセッサカードが故障した場合に予備プロセッサカードが引継ぐ情報は、処理要求の実行時に更新するローカルメモリ内に格納される個別情報である。そのため、第１の実施形態及び第２の実施形態では、処理要求のコマンドを紛失することを防止することができる。
【０２０７】
また、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、引継ぎ用ルート、引継ぎ用バス及びプロセッサカード間でローカルメモリを複写する手段といった最小限のハードウェアの追加を行うことのみで、プロセッサカード故障時にはプロセッサの処理能力に依存することなく引き継ぎ情報の紛失を防止し、サービス継続を可能とし、マルチプロセッサシステムの処理性能を大幅に向上できる。
【０２０８】
また、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、予備プロセッサカードは待機状態が通常状態であり、引継がれる情報は処理要求により更新するプロセッサ個別領域の個別情報である。
【０２０９】
そのため、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、マルチプロセッサシステムの消費電力を抑え、プロセッサカード故障時にはプロセッサの処理能力に依存することなく引き継がれる情報の紛失を防止し、サービス継続を可能とし、マルチプロセッサシステムの処理性能を大幅に向上できる。
【０２１０】
また、従来技術での処理要求の実行性能の実測値と本発明適用時の予測値によれば、従来比で約２倍の性能の向上が可能である。
【０２１１】
例えば、第１の実施形態及び第２の実施形態のマルチプロセッサシステムを交換機のプロセッサ部に適用した場合の処理能力を、交換機装置における１時間当たりの呼処理数で示す。
【０２１２】
従来技術の呼処理数の実測値は、２５６．７７×１０3［ＢＨＣＡ］であるのに対し、本発明を適用したマルチプロセッサシステムの呼処理数の予測値は、５１９．７５×１０3［ＢＨＣＡ］である。
【０２１３】
したがって、第１の実施形態及び第２の実施形態のマルチプロセッサシステムによれば、呼処理数の性能向上が可能となる。なお、［ＢＨＣＡ］とは、Ｂｕｓｙ  Ｈｏｕｒ  Ｃａｌｌ  Ａｔｔｅｍｐｔの略であり、１時間当たりの呼に対する処理数を意味する。
【０２１４】
（付記１）  共有メモリと、
前記共有メモリに格納される共有情報に共通バスを介してアクセスするプロセッサと、障害発生時に引き継がれる個別情報を格納する個別メモリとをそれぞれ含み、少なくとも１つが現用系および予備系にそれぞれ割り当てられる複数のプロセッサモジュールと、
現用系のプロセッサモジュールに障害が発生した場合に、この障害が発生したプロセッサモジュールの代わりとなる予備系のプロセッサモジュールの個別メモリに、この障害が発生したプロセッサモジュールの個別メモリに格納されている個別情報を格納するための
前記共通バスと異なるデータ伝送路を生成する手段と
を含むマルチプロセッサシステム。
【０２１５】
（付記２）  前記データ伝送路を生成する手段は、前記プロセッサモジュール毎に用意された前記個別情報の引継ぎ用信号線と、前記各引継ぎ用信号線を収容し前記障害が発生したプロセッサモジュールに接続された引継ぎ用信号線と前記予備系のプロセッサモジュールに接続された引継ぎ用信号線とを接続する切替手段と、を含む
付記１記載のマルチプロセッサシステム。
【０２１６】
（付記３）  前記データ伝送路を生成する手段は、前記プロセッサモジュール間を接続する前記共通バスと異なる個別情報の引継ぎ用バスと、前記障害が発生したプロセッサモジュールと前記予備系のプロセッサモジュールとの間で前記引継ぎ用バスを介して前記障害が発生したプロセッサモジュールの個別メモリに格納された個別情報を授受する手段と、を含む付記１記載のマルチプロセッサシステム。
【０２１７】
（付記４）  前記予備系のプロセッサモジュールは、前記現用系のプロセッサモジュールのいずれかに障害が発生した場合に起動する
付記１記載のマルチプロセッサシステム。
【０２１８】
（付記５）  第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記第１の引継ぎ用信号線及び前記第２の引継ぎ用信号線の間の接続の切替を制御する切替制御手段と、
前記プロセッサカードに障害が発生した際に、前記切替制御手段に、障害が発生したプロセッサカードのプロセッサＩＤと前記個別情報の複写開始指示とを送信する主制御手段とを備えるマルチプロセッサシステム。
【０２１９】
（付記６）  前記切替制御手段は、
プロセッサカードの障害を検出した前記主制御手段からプロセッサＩＤ及びメモリ複写開始指示を受信し、該受信したプロセッサＩＤ及びメモリ複写開始指示に基づいて、前記個別情報の複写元となるプロセッサカードを選択するための受信バッファ選択指示と、前記個別情報の複写先となるプロセッサカードを選択するための送信バッファ選択指示と、前記個別情報の複写元となるプロセッサカードと前記個別情報の複写先となるプロセッサカードとを接続する引継ぎ用信号線を選択するためのルート確定指示と、前記個別情報の複写の開始を指示するメモリ複写指示とを出力する制御指示解析手段と、
前記制御指示解析手段から受信したルート確定指示及びメモリ複写指示に基づいて、前
記引継ぎ用信号線の選択及びメモリ複写制御を行うルート選択メモリ複写制御手段と、
前記制御指示解析手段から受信した受信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写元のプロセッサカードを選択する受信バッファ手段と、
前記制御指示解析手段から受信した送信バッファ選択指示に基づいて、バッファを選択し、前記個別情報の複写先の予備プロセッサカードを選択する送信バッファ手段とを備える付記５に記載のマルチプロセッサシステム。
【０２２０】
（付記７）  前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記第１の引継ぎ用信号線から前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記第２の引継ぎ用信号線から前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える付記５又は６に記載のマルチプロセッサシステム。
【０２２１】
（付記８）  第１のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第１のローカルメモリと、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路及び前記第１のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第１のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第１のローカルメモリの個別情報の複写を制御する第１のメモリ複写制御手段とを備える予備プロセッサカードと、
第２のプロセッサと、プロセッサカードに障害が発生した際に引き継がれる個別情報を格納する第２のローカルメモリと、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路及び前記第２のローカルメモリ内の前記個別情報を複写するための引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方にアクセス路を切り替える第２のアクセス路切替手段と、前記個別情報の引継ぎの際に前記第２のローカルメモリの個別情報の複写を制御する第２のメモリ複写制御手段とを備える少なくとも２以上のプロセッサカードと、
前記予備プロセッサカード及び前記プロセッサカードが共通して使用する共有情報を格納するメモリと、
前記予備プロセッサカード、前記プロセッサカード及び前記メモリを接続するグローバルバスと、
前記予備プロセッサカード及び前記プロセッサカードを接続する、前記第２のローカルメモリ内の個別情報を前記第１のローカルメモリに複写するための引継ぎ用バスと、
前記プロセッサカードに障害が発生した際に、前記第１のメモリ複写制御手段及び第２のメモリ複写制御手段に個別情報の複写開始指示を出力する主制御手段とを備えるマルチプロセッサシステム。
【０２２２】
（付記９）  前記第１のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第１のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリ
からの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行うと共に、前記個別情報の前記第１のローカルメモリへの書込み完了時に前記主制御手段へ複写完了通知を出力する第１のメモリ複写指示手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第１のメモリ読み出し制御手段と、
前記第１のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第１のメモリ書き込み制御手段と、
前記第１のメモリ読み出し制御手段により読み出された前記個別情報が格納される第１の転送バッファと、
前記第１の転送バッファと前記第１のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第１のローカルメモリバスＩ／Ｆ手段とを備え、
前記第２のメモリ複写制御手段は、
自カードが予備プロセッサカードであるか否かを識別するための予備カード識別信号に基づいて、プロセッサＩＤ信号の送信方向を決定すると共に、入力した障害要因信号に基づいて、プロセッサＩＤ信号の送信又は受信を行う第２のプロセッサＩＤ制御手段と、
前記主制御手段から受信した前記複写開始指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出し指示及び前記第１のローカルメモリへの前記個別情報の書込み指示を行う第２のメモリ複写指示手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の読み出し指示に基づいて、前記第２のローカルメモリからの前記個別情報の読み出しを制御する第２のメモリ読み出し制御手段と、
前記第２のメモリ複写指示手段から受信した前記個別情報の書き込み指示に基づいて、前記第１のローカルメモリへの前記個別情報の書き込みを制御する第２のメモリ書き込み制御手段と、
前記第２のメモリ読み出し制御手段により読み出された前記個別情報が格納される第２の転送バッファと、
前記第２の転送バッファと前記第２のローカルメモリ及び前記引継ぎ用バスとの間のインタフェースとなる第２のローカルメモリバスＩ／Ｆ手段とを備える付記８に記載のマルチプロセッサシステム。
【０２２３】
（付記１０）  前記第１のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第１のローカルメモリへのアクセス路を選択するための第１のアクセス路選択信号を出力する第１のアクセス路選択手段と、前記第１のアクセス路選択信号に基づいて、前記第１のプロセッサから前記第１のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第１のローカルメモリへのアクセス路のいずれか一方を選択する第１のセレクタとを備え、
前記第２のアクセス路切替手段は、
プロセッサカードの障害要因を示す障害要因信号に基づいて、前記第２のローカルメモリへのアクセス路を選択するための第２のアクセス路選択信号を出力する第２のアクセス路選択手段と、前記第２のアクセス路選択信号に基づいて、前記第２のプロセッサから前記第２のローカルメモリへのアクセス路、及び前記引継ぎ用バスから前記第２のローカルメモリへのアクセス路のいずれか一方を選択する第２のセレクタとを備える付記８又は９に記載のマルチプロセッサシステム。
【０２２４】
（付記１１）  前記予備プロセッサカードは、
前記プロセッサカードに障害が発生していない状態では、電源が投入された待機状態である付記５から１０のいずれか１項に記載のマルチプロセッサシステム。
【産業上の利用可能性】
【０２２５】
本発明は、例えば膨大なデータを効率的かつ拘束に処理するＣＤＭＡ通信システムの交換機に適用することができる。
【国際調査報告】
2004079573.tif 000013
2004079573.tif 000014
2004079573.tif 000015
2004079573.tif 000016