(57)【要約】小型化および薄型化を実現しながらも高いＬ取得効率を確保し、かつ、バイアホール間における絶縁抵抗の低下を防止した積層コイル部品と、その製造方法とを提供する。  積層コイル部品１は、複数の帯状電極２と、帯状電極２の端部同士を接続するバイアホール３とからなるコイル導体４が、略直方体形状を有するセラミック積層体５の内部に設けられたものであって、コイル導体４の軸心方向は、セラミック積層体５の積層方向（厚み方向）Ｘおよび長さ方向Ｙのいずれとも直交する方向であるセラミック積層体５の幅方向Ｚと一致している。製造方法は、帯状電極２または／およびバイアホール３が形成されたセラミックグリーンシート７と、外部電極６の下地となる導体パターンが印刷されたセラミックグリーンシート７とを積層した後、圧着して焼成する工程を含んでいる。
2005036566.tif 000002
【特許請求の範囲】
【請求項１】
複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイアホールとからなるコイル導体が、略直方体形状を有するセラミック積層体の内部に設けられてなる積層コイル部品であって、
前記コイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する前記セラミック積層体の幅方向と一致していることを特徴とする積層コイル部品。
【請求項２】
前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向における主表面の長さ方向の端部位置に形成していることを特徴とする請求項１に記載の積層コイル部品。
【請求項３】
前記外部電極は、前記バイアホールが形成された領域を被覆した状態で形成されていることを特徴とする請求項２に記載の積層コイル部品。
【請求項４】
請求項３に記載の積層コイル部品を製造する方法であって、
前記帯状電極または／およびバイアホールが形成されたセラミックグリーンシートと、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成する工程を含むことを特徴とする積層コイル部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は積層コイル部品およびその製造方法に係り、特には、セラミック積層体の内部におけるコイル導体の配置状態に関する。
【背景技術】
【０００２】  積層コイル部品の一例としては、特許文献１で開示された縦積層横巻型のチップインダクタがある。図１１で示すように、チップインダクタ３１は、略直方体形状とされたセラミック積層体３２の内部に、積層方向（厚み方向）Ｘと直交する一方向を軸芯方向とするコイル導体３３が設けられたものである。つまり、セラミック積層体３２の長さ方向Ｙと一致した方向を軸芯方向とするコイル導体３３がセラミック積層体３２の内部に設けられている。また、セラミック積層体３２内の上側位置および下側位置に帯状電極３４が形成されている。そして、帯状電極３４とコイル導体３３は、セラミック積層体３２内のそれぞれの端部同士が、セラミック積層体３２をその厚み方向Ｘに貫通して形成されたバイアホール３５を介して接続された構造とされている。【０００３】  バイアホール３５は、セラミック積層体３２を構成するためのセラミックグリーンシートそれぞれの所定位置ごとに貫通孔を形成し、これら貫通孔の内部にＡｇペースト等のような導体（導電ペースト）を充填して形成されたものである。セラミックグリーンシートとしては、例えば、フェライトシート等があげられる。また、セラミック積層体３２の上側の端部位置に形成された帯状電極３４の各々は、セラミック積層体３２の長さ方向Ｙにおける端面まで引き出されており、セラミック積層体３２の端面を被覆して形成された外部電極３７と各別に接続されている。【０００４】  一方、このチップインダクタ３１が備えるセラミック積層体３２を作製する際には、図示していないが、バイアホール３５のみが形成されたセラミックグリーンシートの多数枚が積層方向Ｘの中央位置に配置される。そして、その上側位置および下側位置に対して帯状電極３４およびバイアホール３５が形成されたセラミックグリーンシートの複数枚が配置される。そして、その上側位置および下側位置に対しては、帯状電極３４およびバイアホール３５のいずれもが形成されていない複数枚のセラミックグリーンシートがさらに配置される。【０００５】  その後、セラミックグリーンシートが積層されてなるシート積層体を積層方向Ｘに沿って一体的に圧着し、かつ、引き続いて焼成すると、セラミック積層体３２が得られる。さらに、このセラミック積層体３２の端面上に外部電極３７を導電ペーストをディップ処理して焼き付けると、いわゆる端面ディップ品としてのチップインダクタ３１が完成する。
【特許文献１】特開２００２−２５２１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】  ここで、積層コイル部品におけるコイルのＬ（インダクタンス）取得効率について、検討する。例えば、前記した従来のチップインダクタ３１におけるコイル導体３３のＬ取得効率が良好になるのは、コイル導体３３の内側面積と外側面積とが同等であるときである。つまり、これらの面積比率が１：１に近くなるよう設計している場合に最も良好となる。【０００７】  また、チップインダクタ３１の設計時においては、いくつかの考慮すべき制約事項がある。すなわち、セラミック積層体３２の内部に配置されるコイル導体３３の厚み方向Ｘにおける上側位置および下側位置に配置されて外装部分となるセラミックグリーンシートは、Ａｇ拡散を防止するため、ある程度以上の外装厚みのあることが必要とされる。また、積層ずれや切断（カット）ずれが発生した場合でも、帯状電極３４やバイアホール３５が外部にまで露出してしまうのを防止する必要上、セラミック積層体３２の幅方向Ｚにおける必要最小限のサイドギャップを確保しておかなければならない。【０００８】  そして、チップインダクタ３１の外形サイズが小さい場合ほど、これらの制約事項は大きく作用する。その結果、コイル導体３３の内側面積と外側面積とが同等であるように設計することはかなり困難となる。【０００９】  また、チップインダクタ３１が備えるセラミック積層体３２は、多数枚のセラミックグリーンシートを積層して圧着し、さらに、カットしたものを焼成することによって作製される。ところが、その圧着時においては、一般的にバイアホール３５となる貫通孔に充填された導体の方が、セラミックグリーンシートよりも潰れ難いのである。そのため、これらの導体がいわば圧着時の押圧力に抗する柱体のように作用し、バイアホール３５が押圧力を支えるような状態となってしまう。【００１０】  従って、バイアホール３５同士が近接しあって配置された周辺部に位置するセラミック部分には、バイアホール３５から離間した位置にあるセラミック部分に比し、より小さな押圧力しか作用し得ないこととなる。そして、押圧力が不足する結果、バイアホール３５近傍のセラミック部分では、焼成時における焼成不足やデラミネーション等が発生し易くなってしまう。また、バイアホール３５となる導体のＡｇがセラミック部分に拡散し易くなり、バイアホール３５同士間の絶縁抵抗が低下することも起こる。【００１１】  本発明はこれらの問題点に鑑みて創案されたものであって、小型化および薄型化を実現しながらもコイル導体の内側面積と外側面積とを同等として高いＬ取得効率を確保することを可能とし、かつ、バイアホール同士間における絶縁抵抗の低下を有効に防止することができる積層コイル部品と、その製造方法とを提供することを目的としている。
【課題を解決するための手段】
【００１２】  請求項１記載の本発明に係る積層コイル部品は、複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイアホールとからなるコイル導体が、略直方体形状を有するセラミック積層体の内部に設けられてなるものであって、前記コイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する方向である前記セラミック積層体の幅方向と一致していることを特徴とする。すなわち、この際におけるコイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）と垂直であり、かつ、前記セラミック積層体の長さ方向とも垂直になっている。【００１３】  請求項２に記載の本発明に係る積層コイル部品は請求項１に記載したものであって、前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向における主表面の長さ方向の端部位置に形成していることを特徴とする。【００１４】  請求項３に記載の本発明に係る積層コイル部品は請求項２に記載したものであって、前記外部電極は、前記バイアホールが形成された領域を被覆した状態で形成されていることを特徴とする。【００１５】  請求項４に記載の本発明に係る積層コイル部品の製造方法は請求項３に記載の積層コイル部品を製造する方法であって、前記帯状電極または／およびバイアホールが形成されたセラミックグリーンシートと、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成する工程を含んでいることを特徴とする。
【発明の効果】
【００１６】  コイル導体を内蔵してなる積層コイル部品の小型化および薄型化、特に、その低背化を実現するため、積層コイル部品の厚み寸法をその長さ寸法や幅寸法に比して小さくしたとき、コイル導体の軸心方向がセラミック積層体の長さ方向と一致していると、コイル導体の内側面積がその外側面積よりも極端に小さくなる。【００１７】  本発明の積層コイル部品では、積層コイル部品の一般的特性を利用して小型化および薄型化を実現した。そして、本発明に係る積層コイル部品は、その外装厚みとサイドギャップとを必要最小限まで小さくした場合でも高いＬ取得効率を確保することができ、これに伴って重畳特性を改善することができ、さらに、バイアホールの個数が従来よりも少なくて済むため、加工コストを安価にできる。【００１８】  請求項１に記載した積層コイル部品にあっては、コイル導体の軸心方向をセラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する方向であるセラミック積層体の幅方向と一致させている。そのため、コイル導体の内側面積がその外側面積よりも極端に小さくなることを防止し、これらの面積を同等としてコイル導体のＬ取得効率を高くすることができる。これに伴って重畳特性を改善することができ、バイアホールの個数が従来よりも少なくて済むため、加工コストが安価になるという効果も得られる。【００１９】  請求項２に記載した積層コイル部品では、コイル導体の端部と接続される外部電極をセラミック積層体の積層方向における主表面の長さ方向の端部位置に形成している。すなわち、この積層コイル部品においては、外部電極をセラミック積層体の長さ方向における端面ではなく、その厚み方向の主表面に形成することが行われている。【００２０】  従来の積層コイル部品における外部電極は、セラミック積層体の端面をディップ処理して形成されるのが通常であり、セラミック積層体の主表面に外部電極を形成することは実行されていなかった。しかし、本発明に係る積層コイル部品では、セラミック積層体の主表面に外部電極を形成しているので、積層コイル部品を基板等に実装する場合、つまり、積層コイル部品の外部電極と基板等の配線パターンとを接続する場合における接続作業が容易になるという効果が得られる。【００２１】  すなわち、例えば、積層コイル部品の外部電極と基板等の配線パターンとをワイヤボンディングで接続したり、積層コイル部品の外部電極を基板等の配線パターンにバンプを介して対向させたうえで接合したりする等の作業が極めて容易に行える。なお、この際における外部電極は、バレル工程で削られたり剥がれたりするのを防止するため、セラミック積層体の主表面の端縁よりも内側の位置に形成されていることが好ましい。また、このような構造であれば、従来の端面ディップ品に比して浮遊容量が少なくなるという利点も確保される。【００２２】  請求項３に記載の本発明に係る積層コイル部品では、バイアホールが形成された領域を外部電極でもって被覆しているので、セラミック積層体の圧着時には、バイアホールのみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時の押圧力が作用する。そのため、これらバイアホールの周辺部に位置するセラミック部���も、バイアホールから離間した位置にあるセラミック部分と同様の押圧力によって押圧される。【００２３】  従って、バイアホール近傍のセラミック部分においても、焼成時における焼成不足やデラミネーション等の発生を防止し易くなる。その結果、セラミック部分に対するＡｇ拡散やバイアホール同士間の絶縁抵抗が低下するのを有効に防止できる。【００２４】  また、圧着時にプレス金型で圧着すると、セラミック積層体の主表面に形成された外部電極の表面が平坦となる。そのため、例えば、外部電極にボンディングワイヤを接合する場合等においては、従来のディップ処理によって形成した外部電極に比し、接合強度が向上するという利点も確保される。【００２５】  請求項４に記載の本発明に係る積層コイル部品の製造方法では、帯状電極または／およびバイアホールが形成されたセラミックグリーンシートと、外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成することが行われる。このようにすれば、請求項３に記載した積層コイル部品を容易に作製することができる。【００２６】  また、このような製造方法であれば、バイアホールを介して外部電極とコイル導体とを接続したうえでセラミック積層体と同時に焼成することが可能となる。そして、同時焼成すれば、外部電極となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となるので、加工コストを低減できるという効果も得られる。
【発明を実施するための最良の形態】
【００２７】  積層コイル部品の小型化および薄型化を実現しながらコイル導体の内側面積と外側面積とを同等とし、高いＬ取得効率を確保するとともに、バイアホール同士間における絶縁抵抗の低下を有効に防止するという目的を、極めて簡単な構造および製造方法でもって実現した。
【実施例１】
【００２８】  図１は実施例１に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図、図２はその分解構造を示す斜視図であり、図３は電流印加時のＬ特性を示す説明図である。そして、図４は電流印加時のＬ変化率を示す説明図であり、図５はコイル導体の面積比率と重畳特性との関係を示す説明図である。また、図６〜図８はチップインダクタの実装構造を示す側面図であり、図６は第１の実装構造、図７は第２の実装構造、図８は第３の実装構造をそれぞれ示している。【００２９】  チップインダクタ１は、図１で外観構造を示し、かつ、図２で分解構造を示すように、複数の帯状電極２と、各帯状電極２の所定の端部同士を機械的および電気的に接続する多数個のバイアホール３とからなるコイル導体４が、略直方体形状を有するセラミック積層体５の内部に設けられたものである。すなわち、このチップインダクタ１では、セラミック積層体５の積層方向（厚み方向）Ｘにおける上部側および下部側の所定位置ごとに形成された帯状電極２の端部同士を、セラミック積層体５の厚み方向Ｘに貫通して形成されたバイアホール３でもって互いに接続することにより周回した形状のコイル導体４が構成されている。【００３０】  このとき、コイル導体４の軸心方向は、セラミック積層体５の積層方向（厚み方向）Ｘと直交し、かつ、セラミック積層体５の長さ方向Ｙとも直交する方向であるセラミック積層体５の幅方向Ｚと一致している。つまり、このコイル導体４の軸心方向は、セラミック積層体５の積層方向Ｘと垂直であり、セラミック積層体５の長さ方向とも垂直であるとされている。そして、セラミック積層体５の上部側に配置され、かつ、その幅方向Ｚに沿う最も外側に配置された帯状電極２それぞれの一方側の端部は、セラミック積層体５をその厚み方向Ｘに貫通して形成されたバイアホール３を介してセラミック積層体５の厚み方向Ｘにおける上側の主表面にまで引き出されている。【００３１】  また、このセラミック積層体５の厚み方向Ｘにおける上側の主表面の長さ方向Ｙの端部位置には、外部電極６がそれぞれ露出した状態で形成されている。バイアホール３は、セラミック積層体５の上側の主表面にまで引き出され、外部電極６と各別に接続させられて導通している。チップインダクタ１の外部電極６のそれぞれは、セラミック積層体５の積層方向Ｘから見たとき、バイアホール３が形成された領域を被覆した状態をなしている。【００３２】  なお、帯状電極２および外部電極６は、Ａｇペースト等のような導体（導電ペースト）を用いて、セラミック積層体５を構成するセラミックグリーンシート７の表面上に形成される。図２では帯状電極２が３層にわたって形成されているが、１層のみ形成されたものであってもよい。また、バイアホール３の各々は、セラミックグリーンシート７それぞれの所定位置ごとに対するレーザ光照射等によって貫通孔を形成し、かつ、この貫通孔の内部にＡｇペースト等の導体を充填して形成されたものである。【００３３】  さらに、本実施例では、外部電極６のそれぞれをセラミック積層体５の主表面の端縁よりも内側の位置に形成しているが、このような形成状態であれば、バレル工程で外部電極６が削られたり剥がれたりするのを防止することが可能になる。但し、このような形成状態に限定されることはなく、図示省略しているが、セラミック積層体５の主表面の端縁にまで至るようにして外部電極６のそれぞれを形成してもよいことは勿論である。【００３４】  チップインダクタ１においては、コイル導体４の軸心方向をセラミック積層体５の積層方向（厚み方向）Ｘおよび長さ方向Ｙのいずれとも直交するセラミック積層体５の幅方向Ｚと一致させている。そして、このチップインダクタ１の焼成後の寸法は、厚み寸法が０．３５ｍｍで幅寸法が３．２ｍｍであり、かつ、外装厚みが０．０４ｍｍでサイドギャップが０．１ｍｍである。チップインダクタ１がこのような場合には、コイル導体４の内側面積および外側面積が同等である。つまり、これら同士の面積比率が１：１．４であるため、コイル導体４のＬ取得効率が１．１μＨとなることが本発明の発明者らにより確認されている。【００３５】  一方、従来例に係るチップインダクタ３１では、例えば、焼成後の厚み寸法が０．３５ｍｍで幅寸法が１．６ｍｍであり、外装厚みが０．０４ｍｍでサイドギャップが０．１ｍｍのチップインダクタ３１である場合、コイル導体３３における内側面積と外側面積との面積比率が１：１．８となる。そのため、コイル導体３３のＬ取得効率は１．０μＨであるに過ぎず、本実施例に係るチップインダクタ１のＬ取得効率が従来例に係るチップインダクタ３１よりも高くなることも併せて確認されている。【００３６】  ところで、本発明の発明者らが、電流印加時のＬ特性と、電流印加時のＬ変化率とを測定したところ、図３および図４で示すような測定結果が得られた。すなわち、これらの図中における実線は本実施例に係るチップインダクタ１の場合を、また、破線は従来例に係るチップインダクタ３１の場合を示している。これらの図から、Ｌ特性およびＬ変化率ともに本実施例に係る構造の方が従来例に係る構造より良好であることが分かる。【００３７】  また、インダクタンスが３０％低下するときの電流値を調査してみたところ、コイル導体４の面積比率と重畳特性との間には、図５で示すような関係のあることが見いだされている。すなわち、調査結果によると、コイル導体４の内側面積と外側面積との面積比率が１：１に近ければ、これらの面積比率が１：１から遠い場合に比して大きな電流値を許容可能であり、多くの電流が重畳しても高いインダクタンスを維持できることが分かる。そのため、本実施例に係る構造のチップインダクタ１であれば、外装厚みとサイドギャップとを必要最小限にまで小さくしても、高いＬ取得効率を確保しながら重畳特性を改善することが可能となる。【００３８】  さらに、チップインダクタ１では、セラミック積層体５の主表面に外部電極６を形成しており、かつ、セラミック積層体５におけるバイアホール３が形成された領域は外部電極６によって被覆されている。そこで、セラミック積層体５の圧着時には、バイアホール３のみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時の押圧力が作用する。その結果、バイアホール３同士間に配置されたセラミック部分も十分に圧着されることとなり、セラミック積層体５の焼成時における焼成不足やデラミネーションの発生���防止することが可能となる。【００３９】  すなわち、本発明の発明者らが、セラミック積層体５の主表面に形成された外部電極６の厚みとデラミネーションの発生率との関係を調査したところ、つぎのような調査結果が得られた。まず、セラミック積層体５の主表面に外部電極６を形成していない場合は、デラミネーションの発生率が１５％であった。【００４０】  これに対し、印刷時の厚みが５μｍで圧着後の厚みが３μｍとなる外部電極６を形成した場合におけるデラミネーションの発生率は１０％、また、印刷時の厚みが１５μｍで圧着後の厚みが１０μｍとなる外部電極６を形成したときのデラミネーションの発生率は０％となり、外部電極６を形成している場合には、デラミネーションの発生率が大きく改善されることが確認された。特に、外部電極６の印刷時厚みは、１５μｍ以上であることが好ましい。【００４１】  そして、セラミック積層体５の焼成時における焼成不足やデラミネーションの発生を防止することが可能であれば、バイアホール３同士間に配置されたセラミック部分に対するＡｇ拡散やバイアホール同士間の絶縁抵抗が低下することを有効に防止できる。また、図示省略しているが、セラミック積層体５の圧着時にプレス金型で圧着することを行うと、外部電極６の表面が平坦となるため、例えば、外部電極６にボンディングワイヤを接合する場合等における接合強度が向上するという利点も得られた。【００４２】  本発明の発明者らは、チップインダクタ１が備えるセラミック積層体５の主表面の外部電極６にＮｉ下地メッキおよびＡｕメッキを施した構造と、従来例に係るチップインダクタ３１のように、セラミック積層体３２の端面にディップ処理して焼き付けられた外部電極３７にＮｉ下地メッキおよびＡｕメッキを施した構造とにおける接合強度を評価してみた。すなわち、これらの両構造に対し、Ａｕワイヤボンディング評価であるボールシェア試験とワイヤプル試験とを実行した。その結果、いずれの試験においても、チップインダクタ１の場合、つまり、セラミック積層体５の主表面に形成された外部電極６にＮｉ下地メッキおよびＡｕメッキを施してなる構造の方が接合強度は良好であることが確認された。【００４３】  さらに、チップインダクタ１を構成するセラミック積層体５の厚み方向Ｘにおける上側の主表面の長さ方向Ｙの端部位置に外部電極６を形成している場合には、以下のような各種の実装構造を採用することが可能となる。まず、図６で示す第１の実装構造のように、チップインダクタ１の外部電極６と、このチップインダクタ１が実装される基板等の配線パターン８とをＡｕワイヤ９等によるワイヤボンディングでもって接合することが容易となる。【００４４】  また、図７で示す第２の実装構造のように、半田ボールまたはＡｕボール１０を用いて接合してもよい。すなわち、この場合には、まず最初に、チップインダクタ１の外部電極６上に半田ボールまたはＡｕボール１０を搭載しておき、リフロー処理するか超音波処理するかして外部電極６に半田ボールまたはＡｕボール１０を接合する。その後、チップインダクタ１を上下反転させ、半田ボールまたはＡｕボール１０を基板等の配線パターン８にリフロー処理等でもって接合することが行われる。【００４５】  さらに、図８で示す第３の実装構造のように、Ａｕメッキされたチップインダクタ１の外部電極６と基板等の配線パターン８とを直接的に接触させたうえでの超音波処理により接合してもよい。さらにまた、図示を省略しているが、チップインダクタ１の外部電極６と、このチップインダクタ１が実装される基板等の配線パターン８とを導電性接着剤や異方性導電テープで接合することも可能となる。そして、このような実装構造である場合には、チップインダクタ１に半田接合時のような高熱が加わることがないため、チップインダクタ１自体の特性変動を抑制できるという利点が得られた。【００４６】  つぎに、図２を参照しながらチップインダクタ１の製造方法を説明する。まず最初に、磁性体材料であるＮｉＣｕＺｎ系フェライトに水系バインダ（酢酸ビニルや水溶性アクリル等）または有機系バインダ（ポリビニルブチラール等）を加える。さらに、分散剤や消泡剤等を添加したうえ、ドクターブレード法やリバースロールコータを用いた方法によりセラミックグリーンシート７を成形する。そして、セラミックグリーンシート７のうちの所要枚数に対してはレーザ光を照射し、バイアホール３となる貫通孔を各セラミックグリーンシート７の所定位置ごとに形成する。【００４７】  引き続き、Ａｇペーストのスクリーン印刷によってセラミックグリーンシート７に形成済みの貫通孔それぞれにＡｇペーストを充填し、バイアホール３を形成する。また、Ａｇペーストのスクリーン印刷により、各セラミックグリーンシート７の表面上における所定位置に対し、コイル導体４の一部分となる帯状電極２を形成する。また、他のセラミックグリーンシート７の表面上における所定位置に対し、外部電極６の下地となる導体パターンを形成する。【００４８】  その後、バイアホール３のみが形成された所定枚数のセラミックグリーンシート７を積層方向Ｘの中央位置に配置する。そして、これらの上下位置それぞれに対し、帯状電極２およびバイアホール３が形成された所定枚数のセラミックグリーンシート７を配置する。さらに、これらの上側位置に対し、外部電極６の下地となる導体パターンが形成されたセラミックグリーンシート７を重ねて配置する。一方、その下側位置に対し、帯状電極２およびバイアホール３、外部電極６の下地となる導体パターンのいずれもが形成されていないセラミックグリーンシート７を重ねて配置する。【００４９】  さらに、このようにして積層されたシート積層体１１を積層方向Ｘに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体５が得られる。引き続き、外部電極６の下地となる導体パターンに対し、Ｎｉ下地メッキおよびＡｕメッキを施すことによって外部電極６を形成すると、チップインダクタ１が完成する。なお、Ｎｉ下地メッキおよびＡｕメッキに限られず、Ｎｉ下地メッキおよびＳｎメッキであってもよい。また、シート積層体１１の圧着時における印加圧力は、９８〜１２０ＭＰａ（１．０〜１．２ｔ／ｃｍ２）とされる。【００５０】  このような製造方法であれば、バイアホール３を介して外部電極６になる導体パターンとコイル導体４とを接続したうえで、セラミック積層体５と同時に焼成することが可能となる。そのため、これらを同時焼成するようにすれば、外部電極６となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となる。【００５１】  本実施例では、セラミック積層体５の内部に１つのコイル導体４を設けてなるチップインダクタ１が積層コイル部品であるとしているが、本発明の適用対象となる積層コイル部品が上記したチップインダクタ１のみに限定されることはない。すなわち、セラミック積層体５の内部に２つ以上のコイル導体４を並列状で設けてなる構造であってもよく、このような構造のチップインダクタはトランスやコモンチョークコイルとして利用される。また、積層型インピーダや積層型ＬＣフィルタ等のような他の積層コイル部品に対しても、本発明の適用が可能であることは勿論である。
【実施例２】
【００５２】  図９は本発明の実施例２に係るチップインダクタの外観構造を示す斜視図であり、図１０はその分解構造を示す斜視図であり、これらの図における符号２１はチップインダクタを示している。なお、本実施例に係るチップインダクタ２１の構造は、その外部電極に関わる構造を除くと、実施例１に係るチップインダクタ１と基本的に異ならない。【００５３】  従って、図９および図１０において、図１および図２と互いに同一となる部分には同一符号を付し、ここでの詳しい説明は省略している。また、実施例２に係るチップインダクタ２１の製造方法および機能も実施例１に係るチップインダクタ１の場合と基本的に異ならないので、ここでの詳しい説明は省略する。【００５４】  チップインダクタ２１は、チップインダクタ１と同様に構成されている。すなわち、図９で外観構造を示し、かつ、図１０で分解構造を示すように、複数の帯状電極２と、各帯状電極２の所定の端部同士を機械的および電気的に接続する多数個のバイアホール３とからなるコイル導体４が、略直方体形状を有するセラミック積層体２２の内部に設けられたものである。そして、この際におけるコイル導体４の軸心方向も、セラミック積層体２２の積層方向（厚み方向）Ｘと直交し、かつ、セラミック積層体２２の長さ方向Ｙとも直交する方向であるセラミック積層体２２の幅方向Ｚと一致している。【００５５】  また、セラミック積層体２２の上部側に配置され、かつ、その幅方向Ｚに沿う最も外側に配置された帯状電極２の一方側の端部は、セラミック積層体２２をその厚み方向Ｘに貫通して形成されたバイアホール３を介してセラミック積層体２２の厚み方向Ｘにおける上側の主表面にまで引き出されている。さらに、セラミック積層体２２の厚み方向Ｘにおける上側の主表面の長さ方向Ｙの端部位置には、外部電極２３がそれぞれ設けられている。【００５６】  このとき、外部電極２３のそれぞれは、セラミック積層体２２の最上層に露出し、互いに分離して形成された一対の上側電極２４と、その直下層に一体として形成された下側電極２５とから構成されており、上側電極２４と下側電極２５とはバイアホール３を介して接続されている。そして、これらの外部電極２３は、セラミック積層体２２の積層方向Ｘから見たとき、バイアホール３が形成された領域を被覆した状態となっている。【００５７】  つぎに、図１０を参照しながらチップインダクタ２１の製造方法を説明する。まず最初に、セラミックグリーンシート７を成形したうえ、所要枚数のセラミックグリーンシート７における所定位置ごとに対し、バイアホール３となる貫通孔を形成する。引き続き、スクリーン印刷によってＡｇペーストを充填してバイアホール３を形成するとともに、Ａｇペーストのスクリーン印刷により、各セラミックグリーンシート７の表面上における所定位置に対し、コイル導体４の一部分となる帯状電極２を形成する。【００５８】  また、他のセラミックグリーンシート７の表面上における所定位置に対し、外部電極２３の上側電極２４および下側電極２５の下地となる導体パターンをそれぞれ形成する。その後、バイアホール３のみが形成された所定枚数のセラミックグリーンシート７を積層方向Ｘの中央位置に配置し、���れらの上下位置それぞれに対し、帯状電極２およびバイアホール３が形成された所定枚数のセラミックグリーンシート７を配置する。【００５９】  さらに、これらの上側位置に対し、外部電極２３の下側電極２５の下地となる導体パターンが形成されたセラミックグリーンシート７を配置する。さらに、その上側位置に対して外部電極２３の上側電極２４の下地となる導体パターンが形成されたセラミックグリーンシート７を重ねて配置する。一方、前述の下側位置に対しては、帯状電極２およびバイアホール３、外部電極６の上側電極２４および下側電極２５の下地となる導体パターンのいずれもが形成されていないセラミックグリーンシート７を配置する。【００６０】  このようにして積層されたシート積層体２７を積層方向Ｘに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体２２が得られる。そこで、引き続き、外部電極２３の上側電極２４の下地となる導体パターンに対し、Ｎｉ下地メッキおよびＡｕメッキを施すことによって外部電極２３を形成すると、図９で外観構造を示したチップインダクタ２１が完成する。このような構造とされたチップインダクタ２１であれば、実施例１に係るチップインダクタ１よりもＡｕメッキの面積が少なくて済むので、製造コストの低減が可能となる。
【産業上の利用可能性】
【００６１】  積層コイル部品として、チップインダクタに限定されることなく、セラミック積層体の内部に２つ以上のコイル導体を並列状等に設けてなる構造のトランスやコモンチョークコイルとして利用される。また、積層型インピーダや積層型ＬＣフィルタ等のような他の積層コイル部品に対しても、本発明の適用が可能であることは勿論である。
【図面の簡単な説明】
【００６２】［図１］本発明の実施例１に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。
［図２］その分解構造を示す斜視図である。
［図３］電流印加時のＬ特性を示す説明図である。
［図４］電流印加時のＬ変化率を示す説明図である。
［図５］コイル導体の面積比率と重畳特性との関係を示す説明図である。
［図６］チップインダクタの第１の実装構造を示す側面図である。
［図７］チップインダクタの第２の実装構造を示す側面図である。
［図８］チップインダクタの第３の実装構造を示す側面図である。
［図９］本発明の実施例２に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。
［図１０］その分解構造を示す斜視図である。
［図１１］従来例に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。
【符号の説明】
【００６３】  １  チップインダクタ（積層コイル部品）
２  帯状電極
３  バイアホール
４  コイル導体
５  セラミック積層体
６  外部電極
７  セラミックグリーンシート
２１  チップインダクタ（積層コイル部品）
２２  セラミック積層体
２３  外部電極
Ｘ  セラミック積層体の積層方向（厚み方向）
Ｙ  セラミック積層体の長さ方向
Ｚ  セラミック積層体の幅方向
【図１】
2005036566.tif 000003
【図２】
2005036566.tif 000004
【図３】
2005036566.tif 000005
【図４】
2005036566.tif 000006
【図５】
2005036566.tif 000007
【図６】
2005036566.tif 000008
【図７】
2005036566.tif 000009
【図８】
2005036566.tif 000010
【図９】
2005036566.tif 000011
【図１０】
2005036566.tif 000012
【図１１】
2005036566.tif 000013
【国際調査報告】
2005036566.tif 000014
2005036566.tif 000015