(57)【要約】ＬＳＩパッケージは、ＬＳＩ素子と、配線基板とを含む。ＬＳＩ素子の複数の端子は第１の導電層と、第１の導電層の上に重ねて形成された第２の導電層とを含み、配線基板の複数の端子は第２の導電層に接合された第３の導電層と、外部接続端子とを含む。第１、第２及び第３の導電層は、第２の導電層と第３の導電層の金属間結合力が第１の導電層と第２の導電層の金属間結合力よりも強いような材料で形成される。ＬＳＩ素子の試験は配線基板の外部接続端子を使用して行われる。第２の導電層と第３の導電層とは加圧による凝集作用により金属間結合され、試験において確実に電気的に接触する。試験後、ＬＳＩ素子の端子を配線基板の端子から剥離し、その際第２の導電層は第３の導電層に転移し、ＬＳＩ素子には第１の導電層が残る。ＬＳＩ素子をさらなる配線基板に搭載する。
2004105120.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を有する少なくとも１つのＬＳＩ素子と、
複数の端子を有する配線基板とを備え、
該ＬＳＩ素子の複数の端子の各々は第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含み、
該配線基板の複数の端子の各々は該ＬＳＩ素子の端子の第２の導電層に接合された第３の導電層を含み、
該第１の導電層、該第２の導電層及び該第３の導電層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成され、
該配線基板はさらに該配線基板の複数の端子と配線により接続されている複数の外部接続端子を有することを特徴とするＬＳＩパッケージ。
【請求項２】
該ＬＳＩ素子の端子の第２の導電層と該配線基板の端子の第３の導電層とは、加圧による凝集作用により金属間結合していることを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項３】
加圧による凝集作用により金属間結合している結合界面は加圧前に清浄化された界面を結合させていることで不純物層（酸化膜層、有機物層）を含まない金属間結合となっていることを特徴とする請求項２に記載のＬＳＩパッケージ。
【請求項４】
該配線基板の外部接続端子のピッチは該ＬＳＩ素子の端子のピッチより大きいことを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項５】
該ＬＳＩ素子の端子の第２の導電層の材料は、第１の導電層の材料よりも硬度が大きいことを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項６】
該ＬＳＩ素子の端子の第２の導電層の材料は、第１の導電層の材料よりも引っ張り強度が大きいことを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項７】
該ＬＳＩ素子の端子の第２の導電層は、該配線基板の第３の導電層よりも小さいことを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項８】
ＬＳＩ素子と配線基板とはさらに補強部材で接続されていることを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項９】
該補強部材は剥離可能な接着剤を含むことを特徴とする請求項６に記載のＬＳＩパッケージ。
【請求項１０】
該ＬＳＩ素子の動作や動作試験を補助するための電子部品がさらに該配線基板に搭載されていることを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項１１】
該少なくとも１つのＬＳＩ素子は１つのＬＳＩ素子からなることを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項１２】
該少なくとも１つのＬＳＩ素子は複数のＬＳＩ素子からなることを特徴とする請求項１に記載のＬＳＩパッケージ。
【請求項１３】
該複数のＬＳＩ素子は一体化されていることを特徴とする請求項１２に記載のＬＳＩパッケージ。
【請求項１４】
該複数のＬＳＩ素子は異なる種類のＬＳＩ素子であることを特徴とする請求項１２に記載のＬＳＩパッケージ。
【請求項１５】
各々が第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をＬＳＩ素子に形成する工程と、
各々が第３の導電層を含む複数の端子と、該複数の端子と配線により接続されている複数の外部接続端子とを配線基板に形成する工程と、
該第２の導電層と該第３の導電層とが結合されるように該ＬＳＩ素子の複数の端子を該配線基板の複数の端子に接合する工程と、
該配線基板の複数の外部接続端子を使用して該ＬＳＩ素子の試験を行う工程とを備え、
該第１の導電層、該第２の導電層及び該第３の導電層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とするＬＳＩ素子の試験方法。
【請求項１６】
前記試験工程の後で、該ＬＳＩ素子の複数の端子を該配線基板の複数の端子から剥離する工程をさらに含むことを特徴とする請求項１４に記載のＬＳＩ素子の試験方法。
【請求項１７】
前記接合工程の前に、該ＬＳＩ素子の端子の第２の導電層の表面と該配線基板の端子の第３の導電層の表面を清浄にする工程をさらに含むことを特徴とする請求項１４に記載のＬＳＩ素子の試験方法。
【請求項１８】
表面を清浄にする作業はアッシングであることを特徴とする請求項１７に記載のＬＳＩ素子の試験方法。
【請求項１９】
各々が第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をＬＳＩ素子に形成する工程と、
各々が第３の導電層を含む複数の端子と、該複数の端子と配線により接続されている複数の外部接続端子を配線基板に形成する工程と、
該第２の導電層と該第３の導電層とが結合されるように該ＬＳＩ素子の複数の端子を該配線基板の複数の端子に接合する工程と、
該配線基板の複数の外部接続端子を使用して該ＬＳＩ素子の試験を行う工程と、
該ＬＳＩ素子及び該配線基板を試験位置とは別の位置へ搬送する工程と、
該ＬＳＩ素子の複数の端子を該配線基板の複数の端子から剥離する工程と、
該ＬＳＩ素子の複数の端子をさらなる配線基板の複数の端子に接合する工程とを備え、
該第１の導電層、該第２の導電層及び該第３の導量層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とする半導体装置の製造方法。
【請求項２０】
該ＬＳＩ素子の複数の端子を該配線基板の複数の端子に接合する工程の前に、少なくとも該ＬＳＩ素子の端子の第２の導電層の表面と該配線基板の端子の第３の導電層の表面を清浄にする工程をさらに含むことを特徴とする請求項１９に記載の半導体装置の試験方法。
【請求項２１】
前記清浄にする工程はアッシング工程からなることを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記剥離工程において、該ＬＳＩ素子の端子の第２の導電層は該配線基板の端子の第３の導電層へ付着し、該ＬＳＩ素子の端子には実質的に第１の導電層のみが残ることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２３】
該ＬＳＩ素子の複数の端子を該配線基板の複数の端子に接合する工程において、該ＬＳＩ素子の端子の第２の導電層と該配線基板の端子の第３の導電層とは、加圧による凝集作用により金属間結合することを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２４】
少なくとも前記搬送工程において、該ＬＳＩ素子と該配線基板とはさらに補強部材で接続されていることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２５】
該補強部材は剥離可能な接着剤を含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２６】
該ＬＳＩ素子の複数の端子をさらなる配線基板の複数の端子に接合する工程において、該ＬＳＩ素子の複数の端子はさらなる配線基板の複数の端子にワイヤボンディングされることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２７】
該ＬＳＩ素子の複数の端子をさらなる配線基板の複数の端子に接合する工程において、該ＬＳＩ素子の複数の端子はさらなる配線基板の複数の端子にバンプで接合されることを特徴とする請求項１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】  本発明はＬＳＩパッケージ及びＬＳＩ素子の試験方法及び半導体装置の製造方法に関する。より詳細には、本発明はＬＳＩチップ、ＬＳＩウエハ、ＣＳＰなどの微細な端子を有するＬＳＩ素子の電気的試験及びＬＳＩ素子が搭載された半導体装置の製造に関する。
【背景技術】  従来から、ＬＳＩチップを配線基板に搭載してＬＳＩパッケージを形成し、ＬＳＩパッケージの状態で最終試験を行い、ＬＳＩパッケージをユーザーへ出荷し、ユーザーはＬＳＩパッケージを諸種の機器に搭載していた。近年、ＬＳＩチップ又はＬＳＩウエハをそのままの状態でユーザーへ出荷するＫＧＤ（ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）と呼ばれる出荷形態が増加している。
例えば、各種装置のダウンサイジングの要求とともに、ＬＳＩチップを直接に諸種の機器に実装するベアチップ実装と呼ばれる使用形態がある。また、ダウンサイジング及び高機能化の要求とともに、１つのパッケージの中に複数のＬＳＩチップを組み込むＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）や、ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）や、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）と呼ばれる使用形態がある。このような使用形態においては、ＫＧＤが必要になっている。
このため、従来はＬＳＩチップを種々のパッケージ形態に加工した後で実施していた試験項目をＬＳＩチップあるいはＬＳＩウエハの状態で実施する必要がある。しかし、ＬＳＩチップあるいはＬＳＩウエハの端子のピッチ（例えば１００μｍ以下）は微細であり、配線基板の端子のピッチ（０．５ｍｍ〜１．２７ｍｍ程度）と比べて小さい。ＬＳＩチップあるいはＬＳＩウエハの端子のサイズもピッチに相応して微細になる。そのため、試験用のソケットやプローブカードはＬＳＩチップあるいはＬＳＩウエハの端子に確実に接触できるようなものでなければならず、試験用のソケットやプローブカードに対する要求が厳しくなる。
また、ＫＧＤが必要とされるのは、小型化、高密度実装化が必要な用途が多いため、ＬＳＩチップやＬＳＩウエハの厚さを薄くすることが求められている。ＬＳＩチップやＬＳＩウエハの厚さが薄くなると、コンタクト力や製造の際の衝撃によるクラック等の損傷が発生しやすくなる。
また、ＫＧＤの課題として、バーンイン試験の実施がある。バーンイン試験（初期不良除去のための加速度試験）は、処理時間が例えば７〜８時間と長いため、多数のＬＳＩ素子のバーンイン試験を行うためには、多数のソケットやプローブカードが必要である。よって、バーンイン試験用のソケットやプローブカードを低コストで供給することが従来からの課題になっている。しかし、試験用のソケットやプローブカードに対する要求が厳しくなると、それらを低コストで供給することが難しくなる。
例えば、ウエハの機能試験で用いられるプローブカードの例は、特開平１１−０６４３８９号公報、特開２０００−０３９４５２号公報、特開２００１−０５６３４７号公報に開示されている。しかし、これらのプローブカードは製造コストが高いものであり、バーンイン試験用に多数のプローブカードを準備することは難しい。ましてや、そのようなプローブカードをＬＳＩ素子とともに出荷することはできない。
上記したように、ＬＳＩウエハ、ＬＳＩチップ等のＬＳＩ素子は薄型化が進んでおり、損傷しやすいが、試験において安定した電気的接触を得るためには、かなりの加圧力をＬＳＩ素子の端子とソケットとの間にかけねばならない。そのため、ウエハやチップにクラック等のダメージを生じることなく、安定したコンタクト状態を得ることは今後ますます困難になると考えられている。また、ＬＳＩ素子の端子がプローブによって傷つけられることもある。
また、こうして試験したＬＳＩ素子、特に薄いＬＳＩチップは、輸送によって容易に損傷してしまう危険があり、出荷から輸送工程での衝撃への課題も今後ますます深刻化すると思われる。
特に、ＫＧＤを実現するために試験に求められる主要機能（評価要因）は、（ａ）コンタクト性（安定した電気的接触）、（ｂ）接触部の位置の自由度（端子の配置やピッチによらず、接触部の位置を設定できること）、（ｃ）ＬＳＩ素子の保護性（ＬＳＩ素子へのダメージなし、コンタクトキズなどによる実装性の劣化なし）、（ｄ）コスト、（ｅ）製造性（ソケットへのセット、リセットが容易であること）、（ｆ）ワイドエリア対応（チップ、ウエハ、大型ウエハへの対応が可能なこと）、などがある。
試験については主として加圧接触方法（Ｔｅｍｐｏｒａｌｌｙ  Ｃｏｎｔａｃｔ）と、仮り付け方法とがある。加圧接触方法は、ＬＳＩ素子の端子とソケットの端子を溶融接合せず、加圧して電気的接触を行う方法である。加圧力を解除すれば、ＬＳＩ素子の端子とソケットの端子を分離することができる。
しかし、加圧接触方法においては、接触界面で安定した電気的接触を得るために、一接点毎に高いコンタクト加圧力が必要である（例えば１０ｇ／ｐｉｎ以上）。その理由は、接触界面の実際の接触面積を増やし、集中抵抗を防ぐためである。さらに、端子の表面には汚染膜や酸化膜があるので、これらの汚染膜や酸化膜を破ってコンタクトする必要がある。
つまり、加圧接触方法においては、接触抵抗と呼ばれる電気抵抗の発生を避けることができない。接触抵抗は下記の２つが大きな要因を占める。第１に、集中抵抗があること。実際の接触面積（接点面積）が小さいため、接触しているわずかな部分だけに電流が集中するために発生する抵抗である。加圧力を落とすと、端子同士の実際の接触面積が減るため、集中抵抗が増大し、抵抗値が高くなり、接触が不安定になる。よって、大きな加圧力が必要である。
第２に、皮膜抵抗があること。端子及び端子の表面にできる酸化膜、有機物膜による汚染膜などは高抵抗の層であり、本来の端子の材質の電気抵抗（数１０ｍΩ〜数Ω程度）よりはるかに大きい抵抗値になる（数１０Ω〜数ＭΩ）。理論的には皮膜抵抗は（厚さ×抵抗率）で決まるが、一般に試験に影響のある抵抗値であることや、抵抗値も不安定であることから、通常の試験ではこの皮膜を破る、あるいは突き刺して接触することで影響を回避している。この皮膜の影響を回避する（破る、突き刺す）ためには高い加圧力が必要である（例えば１０ｇ／ｐｉｎ以上）。
加圧接触方法で使用されるソケットは、大きな荷重を発生するため及び大きな荷重を受けてもＬＳＩ素子及びソケット自身が変形しないようにするために、ソケット全体が強固で大がかりになる。そして、必然的に、ソケットのコストは高くなる。これはＬＳＩ素子が多ピン化するほど、深刻な問題になる。例えば、１５ｇ／ｐｉｎの加圧力を加える場合、ピン数が６０のチップなら、加圧力は０．９ｋｇ／Ｃｈｉｐであるが、ピン数が１０００のチップなら、加圧力は１５ｋｇ／Ｃｈｉｐになる。８インチのウエハで、ピン数が５００００なら、加圧力は７５０ｋｇ／Ｃｈｉｐになる。このような大きな加圧力に耐える剛性がソケット及びその筐体に要求される。
仮付け方法は、ＬＳＩ素子を配線基板に仮実装し、配線基板にある外部端子を用いて試験を実施し、その後、ＬＳＩ素子と配線基板を分離する方法である。この場合、ＬＳＩの端子を配線基板の外部端子に溶融接合（熱で合金を作る）させるので、大きな加圧力を加えなくても、ＬＳＩの端子と配線基板の外部端子とは安定した電気的な接触が得られやすい。従って、加圧接触方法のように、大きな加圧力を保持するためのソケットの筐体の大型化、大きな剛性は不要になり、ほぼ配線基板のみで構成できる。
しかし、ＬＳＩ素子の端子を配線基板の外部端子に溶融接合してしまうと、試験後にＬＳＩ素子の端子を配線基板の外部端子から剥離させることが困難である。仮に剥がせたとしても、ＬＳＩ素子の端子が損傷し、後でＬＳＩ素子を目的とする配線基板に実装するときに問題になる。ワイヤボンド接合であれば、ワイヤ残りが邪魔になる。バンプ接合であれば、バンプの変形、体積変化、はんだの熱による劣化で実装性が損なわれる。ＬＳＩ素子の端子を配線基板の外部端子からはく離する際に、配線基板の外部端子の材料の一部がＬＳＩ素子の端子に転移（付着）することで、実装性を損ないやすい。逆に、ＬＳＩ素子の端子の一部が配線基板の外部端子についていってしまう懸念もある。
ＬＳＩ素子の端子を配線基板の外部端子に溶融接合させ、端子同士を合金化させると、ＬＳＩ素子及びＬＳＩ素子の端子に熱ストレスを加えてしまう。ＬＳＩチップの線膨張係数が、配線基板の線膨張係数と同じでないと、実装時の温度と異なる温度では（常温保管時、試験時等）温度差が寸法差となってあらわれ、ＬＳＩ素子及び配線基板に反りが発生する。すると、コンタクト状態が不安定になるばかりでなく、薄型化するＬＳＩチップやＬＳＩウエハは内部クラックなどが懸念される。また、先に述べたように、接続端子部は熱ストレスを受けているため、基本的には、酸化、炭化、その他組成の変化（熱劣化）を起こしてしまい、仮実装を施していないＬＳＩ素子の端子と比べて実装性が劣りやすい。
要するに、加圧接触方法では、端子同士を分離させるのは容易であるが、大きな加圧力が必要である、一方仮り付け方法では、電気的な接触を達成できるが、端子同士を分離させるのが難しい。従って、ＫＧＤの普及を実現するためには、大きな力をかけていなくても安定した電気的な接触が得られ、かつ、端子同士を分離できることが必要である。また、端子同士を分離した後にＬＳＩ素子の端子が大きく変形したり、その後の実装性を損じたりしないようにすることが必要である。さらに、端子同士の接続及び分離に高い熱をかける必要がないことが求められる。
【発明の開示】
本発明の目的は、ＬＳＩ素子を試験し、ＬＳＩ素子をユーザーに供給することができるようにしたＬＳＩパッケージ及びＬＳＩ素子の試験方法及び半導体装置の製造方法を提供することである。
本発明によるＬＳＩパッケージは、複数の端子を有する少なくとも１つのＬＳＩ素子と、複数の端子を有する配線基板とを備え、ＬＳＩ素子の複数の端子の各々は第１の導電層と、第１の導電層の上に重ねて形成された第２の導電層とを含み、配線基板の複数の端子の各々はＬＳＩ素子の端子の第２の導電層に接合された第３の導電層を含み、第１の導電層、第２の導電層及び第３の導電層は、第２の導電層と第３の導電層の金属間結合力が第１の導電層と第２の導電層の金属間結合力よりも強いような材料で形成され、配線基板はさらに配線基板の複数の端子と配線により接続されている複数の外部接続端子を有することを特徴とする。
本発明によるＬＳＩ素子の試験方法は、各々が第１の導電層と、第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をＬＳＩ素子に形成する工程と、各々が第３の導電層を含む複数の端子と、複数の端子と配線により接続されている複数の外部接続端子とを配線基板に形成する工程と、第２の導電層と第３の導電層とが結合されるようにＬＳＩ素子の複数の端子を配線基板の複数の端子に接合する工程と、配線基板の複数の外部接続端子を使用してＬＳＩ素子の試験を行う工程とを備え、第１の導電層、第２の導電層及び第３の導電層は、第２の導電層と第３の導電層の金属間結合力が第１の導電層と第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とする。
本発明による半導体装置の製造方法は、各々が第１の導電層と、第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をＬＳＩ素子に形成する工程と、各々が第３の導電層を含む複数の端子と、複数の端子と配線により接続されている複数の外部接続端子を配線基板に形成する工程と、第２の導電層と第３の導電層とが結合されるようにＬＳＩ素子の複数の端子を配線基板の複数の端子に接合する工程と、配線基板の複数の外部接続端子を使用してＬＳＩ素子の試験を行う工程と、ＬＳＩ素子及び配線基板を試験位置とは別の位置へ搬送する工程と、ＬＳＩ素子の複数の端子を配線基板の複数の端子から剥離する工程と、ＬＳＩ素子の複数の端子をさらなる配線基板の複数の端子に接合する工程とを備え、第１の導電層、第２の導電層及び第３の導電層は、第２の導電層と第３の導電層の金属間結合力が第１の導電層と第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とする。
上記の各構成において、ＬＳＩ素子の各端子を２つ以上の導電層から構成する。第１の導電層の上に、第１の導電層の材料とは異なり、第１の導電層の材料と濡れ性の悪い第２の導電層を重ねて接合しておく。配線基板の各端子の最上層の第３の導電層はＬＳＩ素子の端子の最上層の第２の導電層の材料と同等かこれと濡れ性のよい材料を採用する。よって、第２の導電層と第３の導電層の金属間結合力が第１の導電層と第２の導電層の金属間結合力よりも強い。
ＬＳＩ素子の端子及び配線基板の端子は汚染されていない状態（酸化膜や有機物皮膜等の皮膜がない状態）で互いに加圧接合される。汚染されていない同質の材料は、熱をかけての溶融合金にせずとも、互いの分子間の移動、結合による凝着現象を起こさせ、一体化、安定した電気的な接触を形成する。接合後は大きな加圧をしなくても集中抵抗はほとんどない。
試験後、ＬＳＩ素子の端子と配線基板の端子を剥離する方向に力を加えると、ＬＳＩ素子の端子が、第１の導電層と第２の導電層との間で剥離する。第２の導電層は配線基板の端子に凝着で頑強に接合されているため、第２の導電層は配線基板の端子に付着し、ＬＳＩ素子の端子には第１の導電層が残る。
従って、大きな加圧力をかけていなくても、端子間は凝着結合により接合されるため、安定した電気的な接触が得られ、低抵抗が達成される。そして、端子の分離の際は、剥離力を受けると、第１の導電層と第２の導電層との間で剥離するため、分離を容易に行うことができる。分離後には、剥離で露出した新たな層が露出するため、その後でＬＳＩ素子をさらなる配線基板に実装する際の実装性は悪化しない。ワイヤボンドの残りも、コンタクト傷もない。また、熱を印加していないため、端子の材質が熱で劣化していない。ＬＳＩ素子全体に熱歪の影響がなく、ＬＳＩ素子をさらなる配線基板に問題なく実装することができる。
【図面の簡単な説明】  図１は本発明の実施例のＬＳＩパッケージを示す断面図である。
図２は図１のＬＳＩパッケージを示す平面図である。
図３はＬＳＩ素子が配線基板へ搭載される前の図１のＬＳＩパッケージを示す断面図である。
図４は本発明の半導体装置の製造方法を説明するフローチャートである。
図５はＬＳＩ素子をさらなる配線基板に搭載してなる半導体装置の例を示す図である。
図６は図５の半導体装置の他の例を示す図である。
図７は端子の清浄化のためのアッシング処理を示す図である。
図８Ａから８ＣはＬＳＩ素子の端子と配線基板の端子の接合の例を示す図である。
図９はＬＳＩ素子の配線基板から分離する工程を示す図である。
図１０は第２の導電層が第１の導電層よりも硬度が大きいＬＳＩ素子の例を示す図である。
図１１は図１０のＬＳＩ素子を配線基板から剥離する工程を示す図である。
図１２はＬＳＩ素子の第２の導電層が配線基板の第３の導電層よりも小さいＬＳＩ素子の例を示す図である。
図１３は配線基板の端子の構造の例を示す断面図である。
図１４は配線基板の端子の構造の他の例を示す図である。
図１５Ａから１５ＤはＬＳＩパッケージを補強部材で補強した例を示す図である。
図１６はＬＳＩパッケージの他の例を示す図である。
図１７はＬＳＩパッケージの他の例を示す図である。
図１８は図１７のＬＳＩパッケージを示す斜視図である。
図１９はＬＳＩパッケージの他の例を示す斜視図である。
図２０はＬＳＩパッケージの他の例を示す平面図である。
図２１は図２０のＬＳＩパッケージを示す側面図である。
【発明を実施するための最良の形態】  図１は本発明の実施例のＬＳＩパッケージを示す断面図である。図２は図１のＬＳＩパッケージを示す平面図である。図３はＬＳＩ素子が配線基板へ搭載される前の図１のＬＳＩパッケージを示す断面図である。
図１から図３において、ＬＳＩパッケージ１０は、ＬＳＩ素子１２と、ＬＳＩ素子１２が搭載された配線基板１４とからなる。実施例においては、ＬＳＩ素子１２はシリコンチップである。しかし、ＬＳＩ素子１２はその他の半導体チップ、又は半導体ウエハ、又はＣＳＰなどの微細な端子を有する半導体部品とすることができる。配線基板１４はポリイミド基板からなる。配線基板１４はガラスエポキシ基板等のその他の基板とすることができる。
ＬＳＩ素子１２は複数の端子１６を有する。各端子１６はＬＳＩ素子１２の表面にある第１の導電層１８と、第１の導電層１８の上に重ねて形成され、第１の導電層１８とは濡れ性の悪い性質をもつ第２の導電層２０とを含む。
配線基板１４は配線２２と、配線２２の上に形成された複数の端子２４を有する。各端子２４はその表面層として第３の導電層２６を有する。配線基板１４の複数の端子２４の第３の導電層２６は、ＬＳＩ素子１２の端子１６の第２の導電層２０に接合され且つ第２の導電層２０の材料と同じかあるいは濡れ性のよい性質をもつ。
本発明においては、第１の導電層１８、第２の導電層２０及び第３の導電層２６は、第２の導電層２０と第３の導電層２６の金属間結合力が第１の導電層１８と第２の導電層２０の金属間結合力よりも強いような材料で形成される。なお、ＬＳＩ素子１２の端子１６は下地層（パッシベーション層）を含み、第１の導電層１８はその下地層に設けられている。第１の導電層１８と第２の導電層２０の金属間結合力は下地層と第１の導電層１８の金属間結合力よりも小さい。
例えば、ＬＳＩ素子１２の端子１６の第１の導電層１８はアルミニウムで形成され、第２の導電層２０はタングステン（Ｗ）で形成される。アルミニウムとタングステンは、スパッタリング等によりＬＳＩ素子１２に形成されることができる。配線基板１４の端子２４の最上層の第３の導電層２６はＬＳＩ素子１２の端子１６の最上層の第２の導電層２０と同一材料のタングステンからなっている。配線基板１４としては、絶縁基板材料であるＰＩのフレキシブルプリント板を使用できる。
また、ＬＳＩ素子１２の端子１６の第１の導電層１８ははんだで形成され、第２の導電層２０はＰＴ（又はＲｄ、Ｗ）で形成される。配線基板１４の端子２４の第３の導電層２６はＰＴ（又はＲｄ、Ｗ）で形成される。
配線基板１４の周辺部に位置する配線２２の部分には外部接続端子２８が形成される。配線基板１４の外部接続端子２８のピッチはＬＳＩ素子１２の端子１６のピッチより大きい。
このＬＳＩパッケージ１０によれば、配線基板１４の外部接続端子２８を使用して、ＬＳＩ素子１２の試験を行うことができる。この場合、例えば、ＬＳＩパッケージ１０を試験用ソケットに挿入し、配線基板１４の外部接続端子２８を試験用ソケットのコンタクトに接続させる。この場合、ほぼ従来の試験用ソケットを利用することができる。一方、ベアチップのままでＬＳＩ素子１２の試験をしようとすると、ダウンサイジング化されたＬＳＩ素子１２や高機能化されたＬＳＩ素子１２の端子１６の場合には、ＬＳＩ素子１２の端子１６のピッチが非常に小さいので、非常にピッチの小さいコンタクトをもった試験用ソケットを準備しなければならず、かなりのコストがかかる。
図４は本発明の半導体装置の製造方法を説明するフローチャートである。ステップ３０において、ＬＳＩパッケージ１０を製造する。ＬＳＩパッケージ１０は図１から図３を参照して説明したものと同様である。ステップ３１において、配線基板１４の外部接続端子２８を使用して、ＬＳＩ素子１２の試験を行う。ＬＳＩ素子１２の試験においては、上記したように、試験用ソケットを利用する。
次に、ステップ３２において、ＬＳＩパッケージ１０を搬送する。この場合、ＬＳＩ素子１２の製造者がＬＳＩパッケージ１０を製造し、ＬＳＩ素子１２の試験を行い、試験の結果が良好であれば、ＬＳＩパッケージ１０をユーザーへ搬送する（出荷する）。ステップ３３において、ユーザーは、ＬＳＩ素子１２と配線基板１４とを分離する（ＬＳＩ素子１２の端子１６を配線基板１４の端子２４から剥離させる）。それから、ステップ３４において、ＬＳＩ素子１２をユーザーの希望するさらなる配線基板に搭載する。
ユーザーはベアチップ、ベアウエハ、又はＣＳＰの状態のＬＳＩ素子１２を求めている。これは、ＫＧＤ（ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）と呼ばれる電子部品の出荷形態である。この場合、例えば、ＬＳＩ素子１２は、ベアチップとして直接に電子機器の配線基板に搭載使用される。あるいは、ＬＳＩ素子１２は、ＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）や、ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）や、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）でも使用される。
配線基板１４はＬＳＩ素子１２の試験のために設けられたものであるから、ＬＳＩ素子１２の製造者がＬＳＩ素子１２の試験をした後で、ＬＳＩ素子１２の製造者が配線基板１４をＬＳＩ素子１２から分離され、ＬＳＩ素子１２のみを出荷してよい。しかし、ＬＳＩ素子１２を単独で搬送するよりも、ＬＳＩ素子１２と配線基板１４とを組み合わせたＬＳＩパッケージ１０として搬送する方がＬＳＩ素子１２の保護のために有用である。
図５はＬＳＩ素子１２と配線基板１４の分離後にＬＳＩ素子１２をさらなる配線基板に搭載してなる半導体装置の例を示す図である。図５において、（Ａ）は図４のステップ３３においてＬＳＩ素子１２と配線基板１４とを分離した状態を示す。ＬＳＩ素子１２の端子１６の表面に第１の導電層１８があらわれる。（Ｂ）は分離されたＬＳＩ素子１２をさらなる配線基板４０に搭載した状態を示す。この場合、ＬＳＩ素子１２の複数の端子１６はさらなる配線基板４０の複数の端子４２にワイヤ４４で接続される、すなわち、ワイヤボンディングされる。（Ｃ）は分離された配線基板１４の端子２４を清浄にする（アッシングする）ステップを示す。端子２４は第３の導電層２６を含むが、第３の導電層２６には第２の導電層２０が付着しているので、第３の導電層２６から第２の導電層２０を落とすように清浄する。（Ｄ）は清浄にされた配線基板１４を示し、清浄にされた配線基板１４は再使用される。
試験段階でアルミニウムの第１の導電層１８には傷ができていず、高い熱も加わっていないので、ワイヤボンド性は損なわれることがない。通常ウエハ状態で行われる予備試験ではＬＳＩウエハの端子にコンタクト傷が残るが、本方法では端子の表面に傷が残らないため、実装性が安定している。そのようなＬＳＩウエハの端子では針跡が問題になり、コンタクト回数が制限されるが、本方法では、そのような問題はなく、再試験を繰り返してもボンディング性を損なうことはない。
図６は図５の半導体装置の他の例を示す図である。この例では、ＬＳＩ素子１２の複数の端子１６はさらなる配線基板４０の複数の端子４２にバンプ４６で接続される。バンプ４６はＬＳＩ素子１２と配線基板１４の分離後にＬＳＩ素子１２の端子１６に設けられる。この場合には、ＬＳＩ素子１２の端子１６の第１の導電層１８にはＡｕを採用し、第２の導電層２０（図６にはない）にはＷを採用する。バンプ４６ははんだバンプとする。はんだの組成はいろいろあるが、例えば高融点はんだ（Ｐｂ：Ｓｎ＝９５：５）などがある。
本発明においては、上記したように、第１の導電層１８、第２の導電層２０及び第３の導電層２６は、第２の導電層２０と第３の導電層２６の金属間結合力が第１の導電層１８と第２の導電層２０の金属間結合力よりも強いような材料で形成される。特に、配線基板１４の端子２４の少なくとも表面に位置する第３の導電層２６はＬＳＩ素子１２の端子１６の第２の導電層２０と同じ材料、あるいはこれと濡れ性のよい材料で形成される。ＬＳＩ素子１２の端子１６の第２の導電層２０と配線基板１４の端子２４の第３の導電層２６とは、加圧による凝集作用により金属間結合しているのが好ましい。そして、端子１６と端子２４の接合工程の前に、ＬＳＩ素子１２の端子１６の第２の導電層２０の表面と配線基板１４の端子２４の第３の導電層２６の表面を清浄にするのが望ましい。
図７は端子の清浄化のためのアッシング処理を示す図である。アッシングはチャンバ４８内にＬＳＩ素子１２と配線基板１４を挿入し、プラズマ雰囲気で例えばフッ素ガスを供給することにより実施される。なお、アッシング処理はこの例に限定されるものではない。また、ＬＳＩ素子１２及び配線基板１４の全体をアッシング処理する必要はなく、少なくとも第２の導電層２０の表面と第３の導電層２６の表面をアッシング処理すればよい。
このようにして第２の導電層２０の表面と第３の導電層２６の表面を清浄にして酸化層やその他の不純物層を除去した直後に、ＬＳＩ素子１２の端子１６と配線基板１４の端子２４を加圧して接合させる。こうすれば、ＬＳＩ素子１２の端子１６と配線基板１４の端子２４を加熱なしに（又は融点よりも低い温度に加熱して）比較的に小さい圧力で加圧すれば、第２の導電層２０の表面と第３の導電層２６とが金属間結合により接合される。ＬＳＩ素子１２の端子１６と配線基板１４の端子２４の加圧接合は、アッシングチャンバ４８と加圧接合装置とを同じ処理室内に配置し、処理室を真空又は不活性ガス（窒素等）雰囲気にするのが望ましい。
図８Ａから８ＣはＬＳＩ素子１２の端子１６と配線基板１４の端子２４の接合の例を示す図である。図８Ａに示されるように、端子１６、２４の表面には酸化膜や有機物膜等の皮膜５０ができやすい。端子１６、２４の表面に酸化膜や有機物膜等の皮膜５０があると、端子１６（の第２の導電層２０）と端子２４（の第３の導電層２６）とを接触させても、両者間の皮膜抵抗が大きくなる。端子１６と端子２４とを電気的に接続するためには、そこで、加圧接点の場合には、ＬＳＩ試験に必要な安定したコンタクト状態を得るために、大きな加圧力が必要であり、また、ピン数に比例したコンタクト力を印加し続ける必要がある。本発明では、図８Ｂに示すように、端子１６、２４の表面（特に第２の導電層２０の表面及び第３の導電層２６の表面）を清浄にした状態で、これらの表面が汚染されていない状態で、図８Ｃに示すように、端子１６と端子２４を接合するのが好ましい。
ＬＳＩ素子１２の端子１６の表面にある第２の導電層２０と配線基板１４の端子２４の表面にある第３の導電層２６が同じ材料で形成されていれば、そして、両者が汚染されておらず、平面度が出ていれば、加圧するだけ、あるいはその金属の融点以下の温度をかけて加圧すれば、十分に金属間結合が得られる。この金属間結合は、あたかも金属の溶融（融点以上に温度を上げて溶かして合金を作る）による金属間結合のような状態になり、不純物層がないため、あたかも同一材料の連続状態に近い結合状態になる。酸化膜や有機物化合膜層等の皮膜５０ができている状態で金属同士を押しつけても、加圧だけでは安定した金属間結合は起こらない。
しかるに、仮付け方法の場合、金属の融点まで加熱し、温度を上昇させることで表面の分子を活性化させ、異物層も含めて溶融による金属間結合を起こさせている。この方法では、熱歪みがＬＳＩ素子１２と配線基板１４の間、及びそれらの端子１６、２４の間に残る。
第２の導電層２０及び第３の導電層２６がタングステンで形成されている場合、タングステン同士が純粋な汚染されていない状態のまま（真空中、あるいは窒素など不活性ガス内の環境）で互いに加圧、密着されると、両者は同一材料であるため、容易に接合される。最上層の分子エネルギーが活発な状態であるため、分子間結合が容易に起こるためである。分子間結合を促進する意味で、温度を多少上げて、分子エネルギーを高めることが有効であるが、この場合、融点まで温度を上げ、溶融させる必要はない。
このようにして構成されたＬＳＩパッケージ１０は熱ストレスを受けることなく、接続界面に不純物層をもつこともない。電気的抵抗も低く、また、線膨張係数の差に基づく配線基板１４やＬＳＩ素子１２の反りも発生しないため、物理的にも極めて安定した結合状態を実現できる。
図９はＬＳＩ素子を配線基板から分離する工程を示す図である。試験後、ＬＳＩ素子１２と配線基板１４を分離する方向に力を加えると、ＬＳＩ素子１２の端子１６の第２の導電層２０は配線基板１４の端子２４の第３の導電層２６へ付着し、ＬＳＩ素子１２の端子１６には実質的に第１の導電層１８のみが残る。つまり、第２の導電層２０と第３の導電層２６の金属間結合力が第１の導電層１８と第２の導電層２０の金属間結合力よりも強い、すなわち、第２の導電層２０は第３の導電層２６に凝着で頑強に接合され、第１の導電層１８と第２の導電層２０の金属間結合力は比較的に弱いため、第２の導電層２０は配線基板１４側にもっていかれ、ＬＳＩ素子１２側には第１の導電層１８が残る。このようにして、ＬＳＩ素子１２を配線基板１４から容易に分離することができる。
一方、仮付け方法の場合、ＬＳＩ素子側の端子を配線基板側の端子から剥離させることは容易ではなく、無理に剥離させると、ＬＳＩ素子側の端子と配線基板側の端子とが不規則的な形に部分的に引きちぎられるようになり、その後で端子として使用することが難しくなる。
図１０は第２の導電層２０が第１の導電層１８よりも硬度が大きい、又は引っ張り強度が大きいＬＳＩ素子１２の例を示す図である。図１１は図１０のＬＳＩ素子を配線基板から剥離する工程を示す図である。ＬＳＩ素子１２の端子１６の第１の導電層１８及び第２の導電層２０はスパッタリングで形成されており、面で均一に密着しており、これらの間に集中抵抗等の電気抵抗は発生しない。
第２の導電層２０の材料が第１の導電層１８の材料よりも硬いということは、第１の導電層１８が第２の導電層２０から剥離されやすいことを意味し、第１の導電層１８がより確実にＬＳＩ素子１２側に残るようになる。アルミニウムとタングステンの組み合わせはこの条件を満足する。また、アルミニウムの一部がタングステンに付着して減ることを危惧するなら、アルミニウム層は通常のワイヤボンディングに使用する厚さより数μｍ厚くしておくことも有用である。
図１２はＬＳＩ素子１２の端子１６の第２の導電層２０が配線基板１４の端子２４の第３の導電層２６よりも小さいＬＳＩ素子の例を示す図である。第２の導電層２０の大きさを第１の導電層１８の大きさよりも小さくすれば、後の工程で第２の導電層２０が第１の導電層１８から剥離しやすくなり、剥離残差ができにくい効果を有する。
図１３は配線基板の端子の構造の例を示す断面図である。配線基板１４の端子１６の部分の材質は全て均一でなくてもよい。すなわち、最低限、ＬＳＩ素子１２の端子１６の第２の導電層２０と接触する部分である最上層第３の導電層２６だけがＬＳＩ素子１２の端子１６の第２の導電層２０の材料と同じか、濡れ性のよい材料であればよい。図１３においては、配線２２がＣｕ−Ｎｉ−Ａｕの３層構造であり、その上にＬＳＩ素子１２の端子１６と結合する部分だけ、Ｗのメッキを施して第３の導電層２６を形成している。
図１４は配線基板の端子の構造の他の例を示す図である。この例では、配線２２が２層構造であり、その上に比較的に広い領域に、Ｗのメッキを施して第３の導電層２６を形成している。
図１５Ａから１５ＤはＬＳＩパッケージを補強部材で補強した例を示す図である。図１５Ａにおいては、ＬＳＩ素子１２と配線基板１４とからなるＬＳＩパッケージ１０はさらに補強部材５２で接続されている。補強部材５２はＵＶ硬化型接着剤、あるいはＵＶ硬化型接着剤付きテープ等の、後で容易に剥離することができる条件をもつ接着剤で接合を補助してある。補強部材５２はＬＳＩ素子１２と配線基板１４の間の接合強度を補強するためのものであり、試験中に、あるいは試験後の出荷で、第１の導電層１８と第２の導電層２０が衝撃等で容易に剥離しないようにする。
図１５Ｂにおいて、配線基板１４からＬＳＩ素子１２を分離する前に、ＵＶを照射し、補強部材５２を構成するテープの粘着力をなくす。図１５Ｃにおいて、補強部材５２をＬＳＩ素子１２と配線基板１４からを剥がす。よって、ＬＳＩ素子１２に負担がかからずにＬＳＩ素子１２を配線基板１４から分離することができるようになる。図１５Ｄにおいて、ＬＳＩ素子１２をさらなる配線基板４０に搭載する。
図１６はＬＳＩパッケージの他の例を示す図である。ＬＳＩパッケージ１０はＬＳＩ素子１２と配線基板１４とを備える。図１及び図２に示した例と同様に、ＬＳＩ素子１２は各々が第１の導電層１８と第２の導電層２０とからなる複数の端子１６を有し、配線基板１４は各々が第３の導電層２６からなる複数の端子２４と外部接続端子２８とを有する。これらの導電層は図１６には示されていないけれども、これまで説明したのと同様のものである。図１６においては、配線基板１４に、ＬＳＩ素子１２の動作や動作試験を補助するための電子部品５４、５６が搭載されている。例えば、電子部品５４はキャパシタであり、電子部品５６は抵抗である。電子部品５４、５６はその他の部材であってもよい。さらに、試験サポート機能を有するＬＳＩを含んでもよい。
配線基板１４は繰り返し使用できるので、これらの部品はＬＳＩ素子１個当たりのコスト負担は少なくてすむ。再使用前にアッシングを施すことで、表面の異物（アルミ、酸化膜、有機膜）を除去することができる。
図１７はＬＳＩパッケージの他の例を示す図である。図１８は図１７のＬＳＩパッケージを示す斜視図である。ＬＳＩパッケージ１０は複数のＬＳＩ素子１２と配線基板１４とを備える。各ＬＳＩ素子１２は各々が第１の導電層１８と第２の導電層２０とからなる複数の端子を有し、配線基板１４は各々が第３の導電層２６からなる複数の端子２４と外部接続端子２８とを有する。これらの導電層は図１７及び図１８には示されていないけれども、これまで説明したのと同様のものである。
図１９はＬＳＩパッケージの他の例を示す図である。ＬＳＩパッケージ１０は複数のＬＳＩ素子１２と配線基板１４とを備える。各ＬＳＩ素子１２は各々が第１の導電層１８と第２の導電層２０とからなる複数の端子１６を有し、配線基板１４は各々が第３の導電層２６からなる複数の端子２４と外部接続端子２８とを有する。これらの導電層は図１９には示されていないけれども、これまで説明したのと同様のものである。複数のＬＳＩ素子１２とウエハの形態で一体化されている。なお、複数のＬＳＩ素子１２と完全なウエハの形態で配線基板１４に搭載される必要はなく、例えばウエハ１／２、又は１／４の形態で配線基板１４に搭載されることもできる。
図２０はＬＳＩパッケージの他の例を示す図である。図２１は図２０のＬＳＩパッケージを示す側面図である。ＬＳＩパッケージ１０は複数のＬＳＩ素子１２と配線基板１４とを備える。複数のＬＳＩ素子１２は２種以上の（互いに異なる）ＬＳＩである。例えばＭＰＵとなるチップとメモリチップ（フラッシュメモリ、ＤＲＡＭ等）を一つの配線基板１４上に混載し、互いが必要な配線で接続されることで、これらのＬＳＩを最終的に使用してのシステムＬＳＩ（システムパッケージ）の状態で試験を実施することができる。各ＬＳＩ素子１２は各々が第１の導電層１８と第２の導電層２０とからなる複数の端子を有し、配線基板１４は各々が第３の導電層２６からなる複数の端子２４と外部接続端子２８とを有する。これらの導電層は図１７及び図１８には示されていないけれども、これまで説明したのと同様のものである。
以上説明したように、本発明によれば、ＫＧＤの供給を容易にかつ安価に行うことができる。すなわち、試験において力をかけていなくても安定した電気的接触（低抵抗）が得られ、かつ試験後にＬＳＩ素子の分離が可能であり、容易である。分離後にＬＳＩ素子の端子の状態が変形せず、実装性を損なわない。アルミニウムのパッドにワイヤボンドして使用するＬＳＩに対しては、むしろ従来のプレリミナリィテスト（Ｐｒｅｌｉｍｉｎａｒｙ  Ｔｅｓｔ）で発生するキズもなくなるため、ボンド性は向上する。接続、分離は高い熱をかけずに行えるので、ＬＳＩ素子やＬＳＩ素子の端子へのダメージもない。
【図１】
2004105120.tif 000003
【図２】
2004105120.tif 000004
【図３】
2004105120.tif 000005
【図４】
2004105120.tif 000006
【図５】
2004105120.tif 000007
【図６】
2004105120.tif 000008
【図７】
2004105120.tif 000009
2004105120.tif 000010
【図９】
2004105120.tif 000011
【図１０】
2004105120.tif 000012
【図１１】
2004105120.tif 000013
【図１２】
2004105120.tif 000014
【図１３】
2004105120.tif 000015
【図１４】
2004105120.tif 000016
2004105120.tif 000017
【図１６】
2004105120.tif 000018
【図１７】
2004105120.tif 000019
【図１８】
2004105120.tif 000020
【図１９】
2004105120.tif 000021
【図２０】
2004105120.tif 000022
【図２１】
2004105120.tif 000023
【手続補正書】
【提出日】平成17年3月31日(2005.3.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の端子を有する少なくとも１つのLSI 素子と、
複数の端子を有する配線基板とを備え、
該LSI 素子の複数の端子の各々は第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含み、
該配線基板の複数の端子の各々は該LSI 素子の端子の第２の導電層に接合された第３の導電層を含み、
該第１の導電層、該第２の導電層及び該第３の導電層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成され、
該配線基板はさらに該配線基板の複数の端子と配線により接続されている複数の外部接続端子を有することを特徴とするLSI パッケージ。
【請求項２】
該LSI 素子の端子の第２の導電層と該配線基板の端子の第３の導電層とは、加圧による凝集作用により金属間結合していることを特徴とする請求項１に記載のLSI パッケージ。
【請求項３】
加圧による凝集作用により金属間結合している結合界面は加圧前に清浄化された界面を結合させていることで不純物層（酸化膜層、有機物層）を含まない金属間結合となっていることを特徴とする請求項２に記載のLSI パッケージ。
【請求項４】
該配線基板の外部接続端子のピッチは該LSI 素子の端子のピッチより大きいことを特徴とする請求項１に記載のLSI パッケージ。
【請求項５】
該LSI 素子の端子の第２の導電層の材料は、第１の導電層の材料よりも硬度が大きいことを特徴とする請求項１に記載のLSI パッケージ。
【請求項６】
該LSI 素子の端子の第２の導電層の材料は、第１の導電層の材料よりも引っ張り強度が大きいことを特徴とする請求項１に記載のLSI パッケージ。
【請求項７】
LSI 素子と配線基板とはさらに補強部材で接続されていることを特徴とする請求項１に記載のLSI パッケージ。
【請求項８】
該LSI 素子の動作や動作試験を補助するための電子部品がさらに該配線基板に搭載されていることを特徴とする請求項１に記載のLSI パッケージ。
【請求項９】
各々が第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をLSI 素子に形成する工程と、
各々が第３の導電層を含む複数の端子と、該複数の端子と配線により接続されている複数の外部接続端子とを配線基板に形成する工程と、
該第２の導電層と該第３の導電層とが結合されるように該LSI 素子の複数の端子を該配線基板の複数の端子に接合する工程と、
該配線基板の複数の外部接続端子を使用して該LSI 素子の試験を行う工程とを備え、
該第１の導電層、該第２の導電層及び該第３の導電層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とするLSI 素子の試験方法。
【請求項１０】
各々が第１の導電層と、該第１の導電層の上に重ねて形成された第２の導電層とを含む複数の端子をLSI 素子に形成する工程と、
各々が第３の導電層を含む複数の端子と、該複数の端子と配線により接続されている複数の外部接続端子を配線基板に形成する工程と、
該第２の導電層と該第３の導電層とが結合されるように該LSI 素子の複数の端子を該配線基板の複数の端子に接合する工程と、
該配線基板の複数の外部接続端子を使用して該LSI 素子の試験を行う工程と、
該LSI 素子及び該配線基板を試験位置とは別の位置へ搬送する工程と、
該LSI 素子の複数の端子を該配線基板の複数の端子から剥離する工程と、
該LSI 素子の複数の端子をさらなる配線基板の複数の端子に接合する工程とを備え、
該第１の導電層、該第２の導電層及び該第３の導電層は、該第２の導電層と該第３の導電層の金属間結合力が該第１の導電層と該第２の導電層の金属間結合力よりも強いような材料で形成されていることを特徴とする半導体装置の製造方法。
【国際調査報告】
2004105120.tif 000024
2004105120.tif 000025
2004105120.tif 000026
2004105120.tif 000027
2004105120.tif 000028
2004105120.tif 000029