(57)【要約】本発明は、情報処理装置から出力されるデータを異なるフォーマットのデータにリアルタイムで変換する際に、データの転送と変換されたデータの出力を同期させることにより、動画像データにおけるフレーム落ちやフレーム繰り返しなどの画像の欠陥が生じることを防止するデータ変換システムを提供する。このデータ変換システムは、ＩＥＥＥ１３９４バス上の第１ノードと第２ノードとのうちいずれか一方がサイクルマスタとなり、サイクルマスタが出力するサイクルスタートパケットに同期して、第１ノードから第２ノードへの第１データの転送を行うとともに、第２ノードにおいて第１データから変換された第２データを外部から入力されるリファレンス信号に同期して出力するデータ変換システムであって、第１ノードおよび第２ノードの少なくとも一方に設けられ、外部から入力されるリファレンス信号を受信する外部同期信号受信部と、サイクルマスタが出力するサイクルスタートパケットの周波数を外部同期信号受信部で受信したリファレンス信号に同期させる同期調整部とを備える。
2005029853.tif 000002
【特許請求の範囲】
【請求項１】
ＩＥＥＥ１３９４バス上の第１ノードと第２ノードとのうちいずれか一方がサイクルマスタとなり、前記サイクルマスタが出力するサイクルスタートパケットに同期して、前記第１ノードから第２ノードへの第１データの転送を行うとともに、第２ノードにおいて第１データから変換された第２データを外部から入力されるリファレンス信号に同期して出力するデータ変換システムであって、
前記第１ノードおよび第２ノードの少なくとも一方に設けられ、外部から入力されるリファレンス信号を受信する外部同期信号受信部と、
前記サイクルマスタが出力するサイクルスタートパケットの周波数を前記外部同期信号受信部で受信したリファレンス信号に同期させる同期調整部と、
を備えるデータ変換システム。
【請求項２】
前記第１ノードは第１データとしてＤＶフォーマットのビデオ信号を出力する１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを備えるハードウェアであり、前記第２ノードは第２データとしてアナログビデオ信号またはＳＤＩビデオ信号を出力するデータ変換ハードウェアである、請求項１に記載のデータ変換システム。
【請求項３】
前記第２ノードは、前記外部同期信号受信部および同期調整部を備え、データ転送時におけるサイクルマスタとなる、請求項１または２に記載のデータ変換システム。
【請求項４】
前記第１ノードは前記同期調整部を備え、前記第２ノードは前記外部同期信号受信部および同期調整部を備え、サイクルマスタとなったノードの同期調整部がサイクルスタートパケットの周波数を前記外部同期信号受信部で受信したリファレンス信号に同期させて出力する、請求項１または２に記載のデータ変換システム。
【請求項５】
前記第１ノードがサイクルマスタとなった場合に、第２ノードの外部同期信号受信部で受信したリファレンス信号をＩＥＥＥ１３９４インターフェイスのアシンクロナス転送により第２ノードから第１ノードに送信する、請求項４に記載のデータ変換システム。
【請求項６】
前記第１ノードがサイクルマスタとなった場合に、第２ノードの外部同期信号受信部で受信したリファレンス信号を第２ノードから第１ノードに送信するための専用同期信号線を備える、請求項４に記載のデータ変換システム。
【請求項７】
前記第１ノードは、前記外部同期信号受信部および同期調整部を備え、データ転送時におけるサイクルマスタとなる、請求項１または２に記載のデータ変換システム。
【発明の詳細な説明】
【技術分野】  本発明は、情報処理装置から出力されるデータを異なるフォーマットのデータにリアルタイムで変換するためのデータ変換システムに関し、特に、ＩＥＥＥ１３９４バス上の第１ノードと第２ノードとのうちいずれか一方がサイクルマスタとなり、サイクルマスタが出力するサイクルスタートパケットに同期して、第１ノードから第２ノードへの第１データの転送を行うとともに、第２ノードにおいて第１データから変換された第２データを外部から入力されるリファレンス信号に同期して出力するデータ変換システムに関する。
【背景技術】  パーソナルコンピュータ（ＰＣ）のデータ記録容量および処理速度の著しい向上によりビデオ編集をＰＣ上で行う、いわゆるノンリニア編集が普及してきている。ビデオ素材をＰＣに取り込んだり、編集した後のビデオ画像を出力する際には、ビデオキャプチャボードやビデオ編集ボードなどの専用のハードウェアをＰＣの拡張スロットに追加挿入し、このハードウェアを介してデータの入出力を行っている。
現在でも、アナログビデオやハイエンド業務用の信号を扱うためには、専用のハードウェアが必要となるが、民生機器やローエンド業務用で広く用いられているＤＶ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ）というフォーマットのデータを扱うだけであれば、汎用の安価な１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイス規格のハードウェアであっても実用に耐えるようになってきている。
これは、ＰＣのＣＰＵ能力が向上したことにより、専用のハードウェアを用いることなくビデオ編集などの処理を実用的に実行できるようになったことに加えて、代表的なビデオ編集ソフトウェアがＤＶフォーマットでデータの入出力を行うインターフェイスとして、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスをサポートするようになったことが要因となっている。
１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスは、デスクトップ型ＰＣだけではなく、ノートブック型ＰＣにも標準搭載される場合も多く、ＤＶフォーマットでのビデオ入出力から編集までをノート型ＰＣ１台で行うことも可能となっている。
ＤＶフォーマットのビデオ素材のみを扱う場合には、前述したようなシステムで完結することができるものの、アナログビデオ画像や業務用のＳＤＩフォーマットの素材を扱う必要があるケースも少なくなく、そのような場合には、フォーマットの相互変換を行う必要がある。ＤＶフォーマットのビデオ素材と、アナログビデオ画像やＳＤＩフォーマットのビデオ素材との間でデータの相互変換をするためには、入力されたアナログビデオ信号またはＳＤＩビデオ信号をリアルタイムでＤＶフォーマットに変換しながらＤＶ信号として出力したり、その逆にＤＶフォーマットのビデオ信号をアナログビデオ信号やＳＤＩビデオ信号に変換しながら出力する外付けユニット型のＤＶコンバータが併用される場合が多い。
民生用から業務用にいたるまでさまざまなＤＶコンバータが存在しているが、業務用途では外部同期（ゲンロック）と呼ばれる機能が必要とされる場合がある。この外部同期機能を持たないＤＶコンバータでは、ＰＣから１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを介して出力されるＤＶ信号からアナログビデオ信号またはＳＤＩビデオ信号に変換する際、ＰＣから出力されるＤＶ信号のフレーム周波数のタイミングで、変換結果のアナログビデオ信号またはＳＤＩビデオ信号を出力する。
外部同期機能を有するＤＶコンバータの場合、リファレンス入力端子を介して出力タイミングの基準となるレファレンス信号が入力される。ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスから出力されたＤＶビデオ信号をアナログビデオ信号やＳＤＩビデオ信号に変換する場合には、変換結果の信号をバッファリングしながらリファレンス信号に同期させて出力する。
ＩＥＥＥ１３９４バス上に接続されたノード間のデータ転送には、Ａｓｙｎｃｈｒｏｎｏｕｓ転送（非同期転送）モードとＩｓｏｃｈｒｏｎｏｕｓ転送（アイソクロナス転送）モードがあり、映像・音声の転送にはアイソクロナス転送モードが用いられる。ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを介してＤＶビデオ信号を出力する場合もこのアイソクロナス転送モードを用いる。
ＰＣとＤＶコンバータとがＩＥＥＥ１３９４バス上のノードとして存在し、ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを介してＤＶコンバータにＤＶビデオ信号を出力する場合、ＰＣまたはＤＶコンバータのいずれか一方が転送サイクルを管理するサイクルマスタと呼ばれるノードとなり、一定周期（１２５μｓｅｃ）でサイクルスタートパケットをＩＥＥＥ１３９４バス上に出力する。
ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスは、サイクルマスタが出力するサイクルスタートパケットを検出する度に、ＩＥＥＥ１３９４で定義されているアイソクロナス転送用のパケットの形式でＤＶフォーマットのビデオ信号を送信する。
このように、ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスから出力されるＤＶビデオ信号のフレーム周波数は、サイクルマスタの出力するサイクルスタートパケットの周波数と同期することとなる。サイクルマスタの出力するサイクルスタートパケットの１２５μｓｅｃという間隔は、サイクルマスタとなったノードのクロックソース２４．５７６ＭＨｚから一定比で分周されて生成されるが、各ハードウェアに備わる個々のクロックソースのばらつきから、周波数のゆらぎが生じることとなる。したがって、ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスから出力されるＤＶビデオ信号のフレーム周波数が使用する機器により異なることから、外部からＤＶコンバータに入力されるリファレンス信号のフレーム周波数と平均的に一致しないこととなり、ＤＶコンバータ側でバッファリングを行っても、ＰＣ側からの転送速度が速い場合には出力されるアナログビデオ信号またはＳＤＩビデオ信号にフレーム落ちが生じ、ＰＣ側からの転送速度が遅い場合には出力されるアナログビデオ信号またはＳＤＩビデオ信号にフレームの繰り返しが発生するという問題がある。
このようなフレーム落ちやフレームの繰り返しが発生するタイミングは予測することが困難であり、ＰＣ側に搭載されたビデオ編集ソフトウェアによりフレーム単位で正確に編集が行われたにも拘らず、最終的に出力される画像にはフレーム落ちやフレームの繰り返しなどの欠陥が不定期的に発生するおそれがある。
本発明は、情報処理装置から出力されるデータを異なるフォーマットのデータにリアルタイムで変換する際に、データの転送と変換されたデータの出力を同期させることにより、動画像データにおけるフレーム落ちやフレーム繰り返しなどの画像の欠陥が生じることを防止するデータ変換システムを提供する。
【発明の開示】
本発明の請求項１に係るデータ変換システムは、ＩＥＥＥ１３９４バス上の第１ノードと第２ノードとのうちいずれか一方がサイクルマスタとなり、サイクルマスタが出力するサイクルスタートパケットに同期して、第１ノードから第２ノードへの第１データの転送を行うとともに、第２ノードにおいて第１データから変換された第２データを外部から入力されるリファレンス信号に同期して出力するデータ変換システムであって、第１ノードおよび第２ノードの少なくとも一方に設けられ、外部から入力されるリファレンス信号を受信する外部同期信号受信部と、サイクルマスタが出力するサイクルスタートパケットの周波数を外部同期信号受信部で受信したリファレンス信号に同期させる同期調整部とを備える。
この場合、サイクルスタートパケットの周波数がリファレンス信号と同期することにより、第１ノードから出力されるデータの転送レートと、第２ノードから出力される第２データの出力レートとを一致させることができ、出力される第２データ中にデータの欠落や繰り返しが発生することを防止できる。特に、ＤＶフォーマットなどのビデオ信号を異なるフォーマットのビデオ信号に変換する際には、フレーム落ちやフレームの繰り返しなどの画像欠陥の発生を防止することが可能となる。
本発明の請求項２に係るデータ変換システムは請求項１に記載のデータ変換システムであって、第１ノードは第１データとしてＤＶフォーマットのビデオ信号を出力する１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを備えるハードウェアであり、第２ノードは第２データとしてアナログビデオ信号またはＳＤＩビデオ信号を出力するデータ変換ハードウェアである。
この場合、ＤＶフォーマットのビデオ信号の出力をリファレンス信号に同期した周波数で出力することにより、アナログビデオ信号またはＳＤＩビデオ信号にフレーム落ちやフレームの繰り返しなどの画像欠陥が発生することを防止できる。
本発明の請求項３に係るデータ変換システムは請求項１または２に記載のデータ変換システムであって、第２ノードは、外部同期信号受信部および同期調整部を備え、データ転送時におけるサイクルマスタとなることを特徴とする。
この場合、第１ノード側から出力されるデータの転送レートを、第２ノードにおいて受信したリファレンス信号に同期させることができる。
本発明の請求項４に係るデータ変換システムは請求項１または２に記載のデータ変換システムであって、第１ノードは同期調整部を備え、第２ノードは外部同期信号受信部および同期調整部を備え、サイクルマスタとなったノードの同期調整部がサイクルスタートパケットの周波数を外部同期信号受信部で受信したリファレンス信号に同期させて出力する。
この場合、第１ノードおよび第２ノードのいずれがサイクルマスタとなった場合であっても、外部同期信号受信部で受信したリファレンス信号に同期したデータ転送を行うことが可能であり、第２ノードから出力されるデータ中に欠陥が発生することを防止できる。
本発明の請求項５に係るデータ変換システムは請求項４に記載のデータ変換システムであって、第１ノードがサイクルマスタとなった場合に、第２ノードの外部同期信号受信部で受信したリファレンス信号に基づいて生成される同期調整用信号をＩＥＥＥ１３９４インターフェイスのアシンクロナス転送により第２ノードから第１ノードに送信する。
この場合、外部同期信号受信部で受信したリファレンス信号に基づいて生成される同期調整用信号をＩＥＥＥ１３９４バスを用いて送信しているので、第１ノードがサイクルマスタとなった場合であっても、特に配線を増加することなく同期調整用信号を送信することが可能となる。
本発明の請求項６に係るデータ変換システムは請求項４に記載のデータ変換システムであって、第１ノードがサイクルマスタとなった場合に、第２ノードの外部同期信号受信部で受信したリファレンス信号に基づいて生成される同期調整用信号を第２ノードから第１ノードに送信するための専用同期信号線を備えている。
この場合、第２ノード側に外部同期用のリファレンス信号が入力され、第１ノードがサイクルマスタとなる場合であっても、第１ノードからのデータの転送レートを、リファレンス信号に確実に同期させることが可能となる。
本発明の請求項７に係るデータ変換システムは請求項１または２に記載のデータ変換システムであって、第１ノードは、外部同期信号受信部および同期調整部を備え、データ転送時におけるサイクルマスタとなることを特徴とする。
この場合、第１ノードから出力されるデータのフレーム周波数がすでに完全に外部同期しているため、第２ノードでは単純に変換処理を行うだけでよく、第２ノードが外部同期機能を持たないＤＶコンバータであってもシステム全体としてフレーム落ちやフレーム繰り返しのない外部同期を実現することが可能となる。
【図面の簡単な説明】  図１は、第１実施例の簡略ブロック図である。
図２は、第２実施例の簡略ブロック図である。
図３は、第３実施例の簡略ブロック図である。
【発明を実施するための最良の形態】  本発明では、ＩＥＥＥ１３９４バス上のノードとして、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを備えたハードウェア（ＰＣ）と、ＰＣから出力されるＤＶビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換して出力する変換ハードウェア（以下、ＤＶコンバータと称す）とが接続されている場合を考察する。ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスから出力されるＤＶフォーマットのビデオ信号は、アイソクロナス転送モードで第２ノードであるＤＶコンバータに転送される。
アイソクロナス転送モードは、ＩＥＥＥ１３９４バス上のサイクルマスタと呼ばれるノードによって管理され、サイクルマスタが１２５μｓｅｃ毎に出力するサイクルスタートパケットに基づいて、ＰＣの１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスからＤＶフォーマットのビデオ信号が出力される。
このサイクルスタートパケットの間隔は、サイクルマスタのクロックソース２４．５７６ＭＨｚから一定比で分周されており、外部同期回路に入力されるリファレンス信号とのずれが生じることから、ＤＶコンバータで変換されたアナログビデオ信号やＳＤＩビデオ信号を出力する際にバッファリングを行ったとしてもフレーム落ちやフレームの繰り返しなどの欠陥が生じることとなる。このため、本発明では、サイクルマスタのクロックソースの周波数をリファレンス信号によりフィードバック制御して、サイクルマスタが出力するサイクルスタートパケットの間隔を１２５μｓｅｃより長くしたり短くしたりして、その結果としてＩＥＥＥ１３９４の転送レートを動的に変化させ、それにより、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスから出力されるＤＶフォーマットのビデオ信号のフレーム周波数の平均を外部同期用のリファレンス信号の周波数に一致させるようにしている。
以下に、具体的な実施例に基づいて詳細に説明する。
【実施例１】  本発明の第１実施例について図１に基づいて説明する。
図１では、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４ハードウェアであるＰＣ１０と、ＤＶフォーマットのビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換するＤＶコンバータ２０とがＩＥＥＥ１３９４ケーブル３０により接続されている。
ＰＣ１０には、ＤＶフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むＤＶデータ処理部１１、ＩＥＥＥ１３９４で定義されているパケットの形式でデータを入出力するＩＥＥＥ１３９４回路１２、水晶発振子などで構成されるクロックソース１３とを備えている。なお、ＰＣ１０内には、ＣＰＵ、ＲＯＭ、ＲＡＭ、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、ＰＣ１０では、少なくともＤＶフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、ＤＶデータ処理部１１およびＩＥＥＥ１３９４回路１２を介して出力することが可能となっている。
ＤＶコンバータ２０には、ＩＥＥＥ１３９４ケーブル３０を介して転送されてくるＤＶフォーマットのビデオ信号を受信するためのＩＥＥＥ１３９４回路２１、転送されてくるＤＶフォーマットのビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換するデータ変換回路２３、変換されたビデオ信号を一旦バッファリングするフレームバッファ２４、外部からのリファレンス信号を受信する外部同期回路２５、外部同期回路２５による電圧のフィードバック制御を受けるクロック発振回路ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）２２を備えている。このＤＶコンバータ２０についても、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
このようにした第１実施例では、ＤＶコンバータ２０側のＩＥＥＥ１３９４ノードがサイクルマスタになる。サイクルマスタとなったＤＶコンバータ２０のＩＥＥＥ１３９４回路２１は、１２５μｓｅｃ毎にサイクルスタートパケットをＩＥＥＥ１３９４バス上に出力するが、このサイクルスタートパケットの間隔を決定するクロック発振回路が外部同期回路２５によって制御されている。
外部同期回路２５は、入力されるリファレンス信号と、出力されるアナログビデオ信号またはＳＤＩビデオ信号のタイミング差を一定に保つように、ＶＣＸＯ２２の電圧をフィードバック制御してＶＣＸＯ２２の発振周波数を制御する。このことにより、ＶＣＸＯ２２のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるＰＣ１０の１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４側からの転送レートも、リファレンス信号と同期させることができる。
このようにして、ＤＶコンバータ２０では、ＰＣ１０の１３９４ＯＨＣＩ準拠ＩＥＥＥ１３９４インターフェイスからのＤＶビデオ信号の転送を受けて、データ変換後のアナログビデオ信号またＳＤＩビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能となる。
この第１実施例の場合、ＰＣ１０側のＩＥＥＥ１３９４ハードウェアは標準品のままで構成することができる。
【実施例２】  ＩＥＥＥ１３９４バスに接続されたＰＣおよびＤＶコンバータのＩＥＥＥ１３９４回路のうちいずれがサイクルマスタになるか特定できない場合がある。ＤＶコンバータ側がサイクルマスタになれなかった場合には、ＰＣ側のＩＥＥＥ１３９４ノードがサイクルマスタとなることとなり、ＰＣ側のクロック発振周波数をリファレンス信号に同期するように制御する必要がある。このような場合を、本発明の第２実施例として、図２に基づいて説明する。
図２では、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４ハードウェアであるＰＣ１０と、ＤＶフォーマットのビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換するＤＶコンバータ２０とがＩＥＥＥ１３９４ケーブル３０により接続されている。
ＰＣ１０には、ＤＶフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むＤＶデータ処理部１１、ＩＥＥＥ１３９４で定義されているパケットの形式でデータを入出力するＩＥＥＥ１３９４回路１２、電圧のフィードバックにより発振周波数の制御が可能なＶＣＸＯ１４を備えている。前述と同様に、ＰＣ１０内には、ＣＰＵ、ＲＯＭ、ＲＡＭ、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、ＰＣ１０では、少なくともＤＶフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、ＤＶデータ処理部１１およびＩＥＥＥ１３９４回路１２を介して出力することが可能となっている。
ＤＶコンバータ２０には、ＩＥＥＥ１３９４ケーブル３０を介して転送されてくるＤＶフォーマットのビデオ信号を受信するためのＩＥＥＥ１３９４回路２１、転送されてくるＤＶフォーマットのビデオ信号をアナログフォーマットのビデオ信号またはＳＤＩフォーマットのビデオ信号に変換するデータ変換回路２３、変換されたビデオ信号を一旦バッファリングするフレームバッファ２４、外部からのリファレンス信号を受信する外部同期回路２５、外部同期回路２５による電圧のフィードバック制御を受けるクロック発振回路ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）２２を備えている。このＤＶコンバータ２０についても、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
このようにした第２実施例では、ＤＶコンバータ２０側のＩＥＥＥ１３９４ノードがサイクルマスタになった場合は、第１実施例と同様にして、入力されるリファレンス信号と、アナログビデオ信号またはＳＤＩビデオ信号のタイミング差を一定に保つように、ＶＣＸＯ２２の電圧をフィードバック制御してＶＣＸＯ２２の発振周波数を制御する。このことにより、ＶＣＸＯ２２のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるＰＣ１０の１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４側からの転送レートも、リファレンス信号と同期させることができる。
また、ＰＣ１０側のＩＥＥＥ１３９４ノードがサイクルマスタになった場合には、ＤＶコンバータ２０の外部同期回路２５で受信したリファレンス信号をＩＥＥＥ１３９４ケーブル３０によりＰＣ１０側に送信し、リファレンス信号とサイクルスタートパケットとのタイミング差を一定に保つように、ＰＣ１０側のＶＣＸＯ１４をフィードバック制御する。リファレンス信号をＤＶコンバータ２０からＰＣ１０に送信するには、非同期（Ａｓｙｎｃｈｒｏｎｏｕｓ）転送モードで転送することができ、この場合、ＰＣ１０側にＡＶ／Ｃプロトコルにより送信されてくるコマンドを解釈するためのアルゴリズムなどを備える必要がある。このことにより、ＶＣＸＯ１４のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるＰＣ１０の１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４側からの転送レートも、リファレンス信号と同期させることができる。
このようにして、第２実施例では、ＰＣ１０とＤＶコンバータ２０のうちいずれがサイクルマスタとなった場合でも、データ変換後のアナログビデオ信号またＳＤＩビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能である。
〈変形例〉
ＤＶコンバータ２０の外部同期回路２５に入力されるリファレンス信号に基づいて生成される同期調整用信号をＰＣ１０側に送信するための専用制御信号線３１を別途設けることが可能である。この場合、リファレンス信号に基づいて生成される同期調整用信号を専用制御信号線３１により確実に送信し、ＰＣ１０側のＶＣＸＯ１４のフィードバック制御を行うことが可能となる。
【実施例３】  ＰＣ側に外部同期用のリファレンス信号を入力し、このリファレンス信号に同期するようにＰＣ側からＤＶコンバータへの転送周波数を制御するように構成することが可能である。このような場合を第３実施例として図３に基づいて説明する。
図３では、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４ハードウェアであるＰＣ１０と、ＤＶフォーマットのビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換するＤＶコンバータ２０とがＩＥＥＥ１３９４ケーブル３０により接続されている。
ＰＣ１０には、ＤＶフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むＤＶデータ処理部１１、ＩＥＥＥ１３９４で定義されているパケットの形式でデータを入出力するＩＥＥＥ１３９４回路１２、電圧のフィードバックにより発振周波数の制御が可能なＶＣＸＯ１４および外部からのリファレンス信号を受信する外部同期回路１５を備えている。前述と同様に、ＰＣ１０内には、ＣＰＵ、ＲＯＭ、ＲＡＭ、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、ＰＣ１０では、少なくともＤＶフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、ＤＶデータ処理部１１およびＩＥＥＥ１３９４回路１２を介して出力することが可能となっている。
ＤＶコンバータ２０には、ＩＥＥＥ１３９４ケーブル３０を介して転送されてくるＤＶフォーマットのビデオ信号を受信するためのＩＥＥＥ１３９４回路２１、転送されてくるＤＶフォーマットのビデオ信号をアナログビデオ信号またはＳＤＩビデオ信号に変換するデータ変換回路２３、水晶発振子などで構成されるクロックソース２６などを備えている。このＤＶコンバータ２０についても、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
このようにした第３実施例では、ＰＣ１０の外部同期回路１５で受信したリファレンス信号に基づいて、リファレンス信号とサイクルスタートパケットとのタイミング差を一定に保つように、ＰＣ１０側のＶＣＸＯ１４をフィードバック制御する。このことにより、ＶＣＸＯ１４のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるＰＣ１０の１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４側からの転送レートも、リファレンス信号と同期させることができる。なお、この場合、ＰＣ１０のＩＥＥＥ１３９４ノードがサイクルマスタになる必要がある。
このようにして、第３実施例では、データ変換後のアナログビデオ信号またＳＤＩビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能である。
この第３実施例の場合、ＤＶコンバータ２０側のハードウェアは汎用品をそのまま用いて構成することが可能となる。
このようにして、本発明によれば、外部同期用のリファレンス信号に同期して出力されるデータと、１３９４ＯＨＣＩ準拠のＩＥＥＥ１３９４インターフェイスを介して出力されるデータのフレーム周波数を同期させることができ、フレーム周波数のずれに基づくフレーム落ちやフレームの繰り返しなどのデータの欠陥を防止することが可能となる。
【産業上の利用可能性】  本発明では、ＤＶフォーマットでのビデオ信号をＰＣから出力し、これをアナログビデオ信号やＳＤＩビデオ信号に変換する際に、ＩＥＥＥ１３９４による転送レートと出力フレームレートを同期させて、フレーム落ちやフレームの繰り返しなどの画像欠陥の発生を防止できる。変換を行うデータフォーマットは、実施例に説明したものに限定されるものではなく、アナログビデオ信号、ＳＤＩビデオ信号、ＤＶビデオ信号、ＭＰＥＧ１、ＭＰＥＧ２、ＭＰＥＧ４、その他のフォーマットのビデオ信号間の相互変換などに適用することが可能である。また、動画像データに限定されるものではなく、音声データに適用することも可能である。
【図１】
2005029853.tif 000003
【図２】
2005029853.tif 000004
【図３】
2005029853.tif 000005
【国際調査報告】
2005029853.tif 000006
2005029853.tif 000007