(57)【要約】薄肉部（Ｔ１〜Ｔ３）を有するマイクロ構造体を製造するための方法は、第１導体層（１１）、および、薄肉部（Ｔ１〜Ｔ３）の厚さに相当する厚さを有する第２導体層（１２）、よりなる積層構造を含む材料基板に対し、第１導体層（１１）の側から第１エッチング処理を行うことにより、第２導体層（１２）において、当該第２導体層（１２）の面内方向に離隔する一対の側面を有して第１導体層（１１）に接するプレ薄肉部（Ｔ１’〜Ｔ３’）を形成するための工程と、第１導体層（１１）の側からの第２エッチング処理により、第１導体層（１１）においてプレ薄肉部（Ｔ１’〜Ｔ３’）に接する箇所を除去して薄肉部を形成するための工程と、を含む。
2004103892.tif 000002
【特許請求の範囲】
【請求項１】
薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層、および、前記薄肉部の厚さに相当する厚さを有する第２導体層、よりなる積層構造を含む材料基板に対し、前記第１導体層の側から第１エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第２エッチング処理により、前記第１導体層において前記プレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２】
前記第１エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項１に記載のマイクロ構造体の製造方法。
【請求項３】
前記第２エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである、請求項１に記載のマイクロ構造体の製造方法。
【請求項４】
前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項３に記載のマイクロ構造体の製造方法。
【請求項５】
前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる、請求項１に記載のマイクロ構造体の製造方法。
【請求項６】
薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、前記薄肉部の厚さに相当する厚さを有して前記第１導体層に接する第２導体層と、第３導体層と、当該第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、前記第２導体層にて薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、前記第１導体層の側から第１エッチング処理を行うための工程と、
前記第２マスクパターンを除去した後、前記材料基板に対して前記第１マスクパターンを介して前記第１導体層の側から第２エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層および前記絶縁層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第３エッチング処理により、前記第１導体層において前記プレ薄肉部に接する箇所を除去するための工程と、
第４エッチング処理により、前記絶縁層において前記プレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項７】
前記第２エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項６に記載のマイクロ構造体の製造方法。
【請求項８】
前記第３エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである、請求項６に記載のマイクロ構造体の製造方法。
【請求項９】
前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項８に記載のマイクロ構造体の製造方法。
【請求項１０】
前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う、請求項６に記載のマイクロ構造体の製造方法。
【請求項１１】
前記第３導体層は、当該第３導体層の面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる、請求項１０に記載のマイクロ構造体の製造方法。
【請求項１２】
前記第１導体層の側からのエッチング処理により、前記第１導体層、前記第２導体層、および前記絶縁層を貫通して前記第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項６に記載のマイクロ構造体の製造方法。
【請求項１３】
第１薄肉部および第２薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、前記第１薄肉部の厚さに相当する厚さを有して前記第１導体層に接する第２導体層と、前記第２薄肉部の厚さに相当する厚さを有する第３導体層と、当該第３導体層に接する第４導体層と、前記第２導体層および前記第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、前記第２導体層にて第１薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、前記第１導体層の側から第１エッチング処理を行うための工程と、
前記材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第３マスクパターン、および、前記第３導体層にて第２薄肉部へと加工される箇所に対応する第４導体層の一部をマスクするための第４マスクパターンを介して、前記第４導体層の側から第２エッチング処理を行うための工程と、
前記第２マスクパターンを除去した後、前記材料基板に対して前記第１マスクパターンを介して前記第１導体層の側から第３エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層および前記絶縁層に接する第１プレ薄肉部を形成するための工程と、
前記第４マスクパターンを除去した後、前記材料基板に対して前記第３マスクパターンを介して前記第４導体層の側から第４エッチング処理を行うことにより、前記第３導体層において、当該第３導体層の面内方向に離隔する一対の側面を有して前記第４導体層および前記絶縁層に接する第２プレ薄肉部を形成するための工程と、
第５エッチング処理により、前記第１導体層において前記第１プレ薄肉部に接する箇所を除去し、且つ、前記第４導体層において前記第２プレ薄肉部に接する箇所を除去するための工程と、
第６エッチング処理により、前記絶縁層において前記第１プレ薄肉部に接する箇所を除去して第１薄肉部を形成し、且つ、前記絶縁層において前記第２プレ薄肉部に接する箇所を除去して第２薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項１４】
前記第３エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングであり、且つ、前記第４エッチング処理は、前記第４導体層および前記第３導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１５】
前記第５エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示し且つ前記第３導体層よりも第４導体層において高いエッチング速度を示すウエットエッチングである、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１６】
前記第１導体層、前記第２導体層、前記第３導体層、および前記第４導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高く、且つ、当該第３導体層におけるドーパント濃度は、当該第４導体層におけるドーパント濃度より高い、請求項１５に記載のマイクロ構造体の製造方法。
【請求項１７】
前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１８】
前記第４導体層は、当該第４導体層の面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第３マスクパターンの輪郭の少なくとも一部は、前記第４導体層における当該２つの（１１１）面に沿う、請求項１７に記載のマイクロ構造体の製造方法。
【請求項１９】
薄肉部を有するマイクロ構造体を製造するための方法であって、
前記薄肉部の厚さに相当する厚さを有する第１導体層、および、第２導体層よりなる積層構造を含む材料基板に対し、前記第１導体層にて薄肉部へと加工される箇所をマスクするためのマスクパターンを介して前記第１導体層の側から第１エッチング処理を行うことにより、前記第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有して前記第２導体層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第２エッチング処理により、第２導体層において前記プレ薄肉部と接する箇所を除去するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２０】
前記第２エッチング処理は、前記第１導体層よりも第２導体層において高いエッチング速度を示すウエットエッチングである、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２１】
前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第１導体層におけるドーパント濃度は、当該第２導体層におけるドーパント濃度より高い、請求項２０に記載のマイクロ構造体の製造方法。
【請求項２２】
前記第２導体層は、当該第２導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２３】
前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層に接する第３導体層と、を更に含む積層構造を有する、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２４】
前記第１導体層の側からのエッチング処理により、前記第１導体層、前記第２導体層、および前記絶縁層を貫通して前記第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項２３に記載のマイクロ構造体の製造方法。
【請求項２５】
薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、第２導体層と、当該第１導体層および第２導体層の間の絶縁層と、からなる積層構造を有する材料基板に対し、前記第１導体層にて薄肉部へと加工される箇所をマスクするための部位を有する第１マスクパターンを介して前記第１導体層の側から前記絶縁層までの途中まで第１エッチング処理を行うことにより、前記第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有するプレ薄肉部を形成するための工程と、
前記プレ薄肉部を含む前記第１導体層の表面に、ウエットエッチングストップ膜を形成するための工程と、
ドライエッチングにより、前記プレ薄肉部をマスクするための部位を有する第２マスクパターンを介して、前記第１導体層の側から前記絶縁層に至るまで第２エッチング処理を行うための工程と、
ウエットエッチングにより、前記第１導体層において前記プレ薄肉部と前記絶縁層との間に介在する箇所を除去するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２６】
前記第１導体層および前記ウエットエッチングストップ膜は、導電性シリコン材料よりなり、当該ウエットエッチングストップ膜におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２７】
前記第１導体層は、当該第１導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２８】
前記第１導体層の側からのエッチング処理により、前記第１導体層および前記絶縁層を貫通して前記第２導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２９】
面内方向に広がる（１１０）面、および、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面、を有する結晶構造を有する導電性シリコン材料よりなる第１導体層と、当該第１導体層よりドーパント濃度の高い導電性シリコン材料よりなる第２導体層と、からなる積層構造を含む材料基板から形成されたマイクロ構造体であって、
前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第１導体層にて形成された第１部位、並びに、前記第２導体層にて形成され且つ前記第１部位と接する第２部位を、各々が含む複数の厚肉部と、
前記第２導体層にて形成されて露出し、且つ、選択された２つの厚肉部を連結する薄肉部と、を備える、マイクロ構造体。
【請求項３０】
前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、を更に含む積層構造を有し、当該第３導体層は、面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、少なくとも一つの前記厚肉部は、前記第３導体層における前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第３導体層にて形成された第３部位を更に含む、請求項２９に記載のマイクロ構造体。
【請求項３１】
前記絶縁層を貫通して前記第１部位、前記第２部位、および前記第３部位を電気的に接続するための導電連絡部を更に備える、請求項３０に記載のマイクロ構造体。
【請求項３２】
前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、前記絶縁層とは反対の側にて当該第３導体層と接する第４導体層と、を更に含む積層構造を有し、当該第４導体層は、面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有する導電性シリコン材料よりなり、当該第３導体層は、前記第４導体層よりドーパント濃度の高い導電性シリコン材料よりなり、少なくとも一つの前記厚肉部は、前記第３導体層にて形成された第３部位と、前記第４導体層の前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第４導体層にて形成された第４部位と、を更に含む、請求項２９に記載のマイクロ構造体。
【発明の詳細な説明】
【技術分野】  本発明は、マイクロマシニング技術により作製されるマイクロミラー素子、加速度センサ素子、角速度センサ素子、および振動素子などのマイクロ構造体の製造方法、および、マイクロ構造体に関する。
【背景技術】  近年、様々な技術分野において、マイクロマシニング技術により形成される微小構造を有する素子の応用化が図られている。例えば光通信技術の分野においては、光反射機能を有する微小なマイクロミラー素子が注目されている。
光通信においては、光ファイバを媒体として光信号が伝送され、光信号の伝送経路を或るファイバから他のファイバへと切換えるためには、一般に、いわゆる光スイッチング装置が使用される。良好な光通信を達成するうえで光スイッチング装置に求められる特性としては、切換え動作における、大容量性、高速性、高信頼性などが挙げられる。これらの観点より、光スイッチング装置としては、マイクロマシニング技術により作製されるマイクロミラー素子を組み込んだものに対する期待が高まっている。マイクロミラー素子によると、光スイッチング装置における入力側の光伝送路と出力側の光伝送路との間で、光信号を電気信号に変換せずに光信号のままでスイッチング処理を行うことができ、上掲の特性を得るうえで好適だからである。
マイクロミラー素子は、光を反射するためのミラー面を備え、当該ミラー面の揺動により光の反射方向を変化させることができる。ミラー面を揺動するために静電力を利用する静電駆動型のマイクロミラー素子が、多くの光学装置で採用されている。静電駆動型マイクロミラー素子は、いわゆる表面マイクロマシニング技術により製造されるマイクロミラー素子と、いわゆるバルクマイクロマシニング技術により製造されるマイクロミラー素子とに大きく２つに類別することができる。
表面マイクロマシニング技術では、基板上において、各構成部位に対応する材料薄膜を所望のパターンに加工し、このようなパターンを順次積層することにより、支持体、ミラー面および電極部など、素子を構成する各部位や、後に除去される犠牲層を形成する。
一方、バルクマイクロマシニング技術では、材料基板自体をエッチングすることにより支持体やミラー部などを所望の形状に成形し、必要に応じてミラー面や電極を薄膜形成する。バルクマイクロマシニング技術については、例えば、特開平１０−１９０００７号公報、特開平１０−２７０７１４号公報、特開平２０００−３１５０２号公報に開示されている。
マイクロミラー素子に要求される技術的事項の一つとして、光反射を担うミラー面の平面度が高いことが挙げられる。しかしながら、表面マイクロマシニング技術によると、最終的に形成されるミラー面が薄いため、ミラー面が湾曲し易く、高平面度が保証されるのは、ミラー面のサイズにおいて一辺の長さが５０μｍ程度のものに限られる。
これに対して、バルクマイクロマシニング技術によると、相対的に分厚い材料基板自体をエッチング技術により削り込んでミラー部を構成し、このミラー部上にミラー面を設けるため、より広面積のミラー面であっても、その剛性を確保することができる。その結果、充分に高い光学的平面度を有するミラー面を形成することが可能となる。したがって、特に一辺の長さが１００μｍ以上のミラー面が必要とされるマイクロミラー素子の製造においては、バルクマイクロマシニング技術が広く採用されている。
図３２は、バルクマイクロマシニング技術により作製された従来の静電駆動型マイクロミラー素子の一例としての、マイクロミラー素子４００の一部省略分解斜視図である。マイクロミラー素子４００は、ミラー基板４１０とベース基板４２０とがスペーサ（図示略）を介して積層された構造を有する。ミラー基板４１０は、ミラー部４１１と、内フレーム４１２と、外フレーム４１３とを有する。ミラー部４１１と内フレーム４１２は、一対のトーションバー４１４により連結されている。内フレーム４１２と外フレーム４１３は、一対のトーションバー４１５により連結されている。一対のトーションバー４１４は、内フレーム４１２に対するミラー部４１１の回転動作の軸心を規定する。一対のトーションバー４１５は、外フレーム４１３に対する内フレーム４１２およびこれに伴うミラー部４１１の回転動作の軸心を規定する。
ミラー部４１１の裏面には、一対の平板電極４１１ａ，４１１ｂが設けられており、表面には、光を反射するためのミラー面（図示略）が設けられている。また、内フレーム４１２の裏面には、一対の平板電極４１２ａ，４１２ｂが設けられている。
ベース基板４２０には、ミラー部４１１の平板電極４１１ａ，４１１ｂに対向するように、平板電極４２０ａ，４２０ｂが設けられており、内フレーム４１２の平板電極４１２ａ，４１２ｂに対向するように、平板電極４２０ｃ，４２０ｄが設けられている。従来のマイクロミラー素子においては、駆動手法として、このような平板電極を用いて静電力を発生させる手法が採用される場合が多い。
このような構成においては、例えば、ミラー部４１１の平板電極４１１ａを正に帯電させた状態において、ベース基板４２０の平板電極４２０ａを負に帯電させると、平板電極４１１ａと平板電極４２０ａの間に静電引力が発生し、ミラー部４１１は、一対のトーションバー４１４を捩りながら矢印Ｍ１の方向に揺動する。
一方、例えば、内フレーム４１２の平板電極４１２ａを正に帯電させた状態において、ベース基板４２０の平板電極４２０ｃを負に帯電させると、平板電極４１２ａと平板電極４２０ｃの間に静電引力が発生し、内フレーム４１２は、ミラー部４１１を伴って、一対のトーションバー４１５を捩りながら矢印Ｍ２方向に揺動する。図３３は、このような回転駆動により、内フレーム４１２およびこれに伴うミラー部４１１が、外フレーム４１３に対して傾斜角度θまで変位した状態を表す。
マイクロミラー素子４００に採用されている平板電極構造にあっては、ベース基板４２０に設けられた平板電極４２０ａ，４２０ｂ，４２０ｃ，４２０ｄにより、平板電極４１１ａ，４１１ｂを備えたミラー部４１１や平板電極４１２ａ，４１２ｂを備えた内フレーム４１２を引き込むような駆動をするため、その駆動においては、電極間に印加する電圧について引き込み電圧（Ｐｕｌｌ−ｉｎ  Ｖｏｌｔａｇｅ）が存在する。引き込み電圧以上の電圧を所定の電極間に印加すると、回転駆動の途中においてベース基板４２０に対するミラー部４１１や内フレーム４１２の接近速度が急激に増大する現象が生じ、ミラー部４１１の傾斜角度を適切に制御できないという問題が発生する場合がある。この問題は、特に大きな傾斜角度（約５°以上）を達成する場合、すなわちトーションバーの捩れの程度が大きい場合に顕著となる。
このような不具合を解決すべく、平板電極構造に代えて、櫛歯電極構造により、マイクロミラー素子を駆動する手法が提案されている。図３４は、櫛歯電極構造を採用した従来のマイクロミラー素子５００の一部省略斜視図である。
マイクロミラー素子５００は、上面または下面にミラー面（図示略）が設けられたミラー部５１０と、内フレーム５２０と、外フレーム５３０（一部省略）とを有し、各々に、櫛歯電極が一体的に形成されている。具体的には、ミラー部５１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極５１０ａ，５１０ｂが形成されている。内フレーム５２０には、櫛歯電極５１０ａ，５１０ｂに対応して一対の櫛歯電極５２０ａ，５２０ｂが内方に延びて形成されているとともに、一対の櫛歯電極５２０ｃ，５２０ｄが外方に延びて形成されている。外フレーム５３０には、櫛歯電極５２０ｃ，５２０ｄに対応して、一対の櫛歯電極５３０ａ，５３０ｂが内方に延びて形成されている。また、ミラー部５１０と内フレーム５２０は、一対のトーションバー５４０により連結されており、内フレーム５２０と外フレーム５３０は、一対のトーションバー５５０により連結されている。一対のトーションバー５４０は、内フレーム５２０に対するミラー部５１０の回転動作の軸心を規定し、一対のトーションバー５５０は、外フレーム５３０に対する内フレーム５２０およびこれに伴うミラー部５１０の回転動作の軸心を規定している。
このような構成のマイクロミラー素子５００においては、静電力を発生させるために近接して設けられた一組の櫛歯電極、例えば櫛歯電極５１０ａおよび櫛歯電極５２０ａは、電圧非印加時には、図３５Ａに示すように、上下２段に分かれた状態にある。そして、電圧印加時には、図３５Ｂに示すように、櫛歯電極５２０ａが櫛歯電極５１０ａを引き入れ、これによりミラー部５１０が駆動される。より具体的には、図３４において、例えば、櫛歯電極５１０ａを正に帯電させ、且つ、櫛歯電極５２０ａを負に帯電させると、ミラー部５１０が、一対のトーションバー５４０を捩りながらＭ３の方向に揺動する。一方、櫛歯電極５２０ｃを正に帯電させ、且つ、櫛歯電極５３０ａを負に帯電させると、内フレーム５２０は、一対のトーションバー５５０を捩りながらＭ４の方向に揺動する。
櫛歯電極構造によると、電極間に生ずる静電力の作用方向は、ミラー部５１０の揺動方向に対して略直交するように設定されている。したがって、ミラー部５１０の駆動の際には、静電力作用方向の電極間距離は略一定であり、引込みによる櫛歯電極の接触が起こりにくい。そのため、ミラー部５１０について、大きな傾斜角度を適切に達成することが可能となる。
マイクロミラー素子５００では、ミラー部５１０および内フレーム５２０の回転動作に伴って櫛歯（電極）が変位するため、ミラー部５１０および内フレーム５２０の傾斜角度に見合った充分な厚さを有する櫛歯電極を形成しておく必要がある。例えば、ミラー部５１０の胴体部５１１の長さＤが１ｍｍである場合、ミラー部５１０を内フレーム５２０に対して、一対のトーションバー５４０により規定される軸心まわりに５°傾斜させると、胴体端部５１１’の一方は４４μｍ沈み込む。そのため、ミラー部５１０に形成する櫛歯電極５１０ａ，５１０ｂの厚さＴは、少なくとも４４μｍ以上である必要がある。
一方、小さな印加電圧により大きな傾斜角度を得るという観点からは、捩り抵抗を有するトーションバー５４０，５５０については、薄肉に形成するのが好ましい。しかしながら、従来のマイクロミラー素子５００では、トーションバー５４０，５５０は、ミラー部５１０、内フレーム５２０および外フレーム５３０を構成する材料基板と同一の厚さに形成されており、分厚い。例えば、上述のように櫛歯電極５１０ａ，５１０ｂの厚さＴを４４μｍ以上に設計すると、ミラー部５１０とともに、トーションバー５４０，５５０の厚さも４４μｍ以上となってしまう。このような分厚いトーションバー５４０，５５０であると、これらを捩るために櫛歯電極間に発生させるべき静電力は大きくなり、その結果、駆動電圧も大きくなってしまう。また、従来の技術においては、トーションバー５４０，５５０の幅寸法を変更することにより、トーションバー５４０，５５０の捩れ抵抗力を調節しているが、幅方向の設計変更だけでは、適切な捩れ抵抗力を設定するのには充分でない場合が多い。
このように、バルクマイクロマシニング技術により作製されるマイクロ構造体では、材料基板においてエッチング成形される種々の構造部において、異なる厚さないし高さが要求される場合がある。しかしながら、従来のバルクマイクロマシニング技術においては、厚い構造部すなわち厚肉部に一体的に接続する薄い構造部すなわち薄肉部を、厚さ寸法について高精度に形成するのは困難である。
【発明の開示】
本発明は、このような事情のもとで考え出されたものであって、厚さ寸法について高精度に形成された薄肉部を有するマイクロ構造体の製造方法、および、これにより製造されるマイクロ構造体、を提供することを目的とする。
本発明の第１の側面によると、薄肉部を有するマイクロ構造体を製造するための方法が提供される。この製造方法は、第１導体層、および、薄肉部の厚さに相当する厚さを有する第２導体層、よりなる積層構造を含む材料基板に対し、第１導体層の側から第１エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第２エッチング処理により、第１導体層においてプレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む。
第１の側面において、好ましくは、第１エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
好ましくは、第２エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる。
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）または（１００）面を有する結晶構造を有するシリコン材料よりなる。
本発明の第２の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、第１導体層と、薄肉部の厚さに相当する厚さを有して第１導体層に接する第２導体層と、第３導体層と、当該第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、第２導体層にて薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、第１導体層の側から第１エッチング処理を行うための工程と、第２マスクパターンを除去した後、材料基板に対して第１マスクパターンを介して第１導体層の側から第２エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層および絶縁層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第３エッチング処理により、第１導体層においてプレ薄肉部に接する箇所を除去するための工程と、第４エッチング処理により、絶縁層においてプレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む。
本発明の第２の側面において、好ましくは、第２エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
好ましくは、第３エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う。
好ましくは、第３導体層は、当該第３導体層の面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる。
好ましくは、第１導体層の側からのエッチング処理により、第１導体層、第２導体層、および絶縁層を貫通して第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
本発明の第３の側面によると、第１薄肉部および第２薄肉部を有するマイクロ構造体を製造するための方法が提供される。この製造方法は、第１導体層と、第１薄肉部の厚さに相当する厚さを有して第１導体層に接する第２導体層と、第２薄肉部の厚さに相当する厚さを有する第３導体層と、当該第３導体層に接する第４導体層と、第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、第２導体層にて第１薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、第１導体層の側から第１エッチング処理を行うための工程と、材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第３マスクパターン、および、第３導体層にて第２薄肉部へと加工される箇所に対応する第４導体層の一部をマスクするための第４マスクパターンを介して、第４導体層の側から第２エッチング処理を行うための工程と、第２マスクパターンを除去した後、材料基板に対して第１マスクパターンを介して第１導体層の側から第３エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層および絶縁層に接する第１プレ薄肉部を形成するための工程と、第４マスクパターンを除去した後、材料基板に対して第３マスクパターンを介して第４導体層の側から第４エッチング処理を行うことにより、第３導体層において、当該第３導体層の面内方向に離隔する一対の側面を有して第４導体層および絶縁層に接する第２プレ薄肉部を形成するための工程と、第５エッチング処理により、第１導体層において第１プレ薄肉部に接する箇所を除去し、且つ、第４導体層において第２プレ薄肉部に接する箇所を除去するための工程と、第６エッチング処理により、絶縁層において第１プレ薄肉部に接する箇所を除去して第１薄肉部を形成し、且つ、絶縁層において第２プレ薄肉部に接する箇所を除去して第２薄肉部を形成するための工程と、を含む。
本発明の第３の側面において、好ましくは、第３エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングであり、且つ、第４エッチング処理は、第４導体層および第３導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
好ましくは、第５エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示し且つ第３導体層よりも第４導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層、第２導体層、第３導体層、および第４導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高く、且つ、当該第３導体層におけるドーパント濃度は、当該第４導体層におけるドーパント濃度より高い。
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う。
好ましくは、第４導体層は、当該第４導体層の面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第３マスクパターンの輪郭の少なくとも一部は、第４導体層における当該２つの（１１１）面に沿う。
本発明の第４の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、薄肉部の厚さに相当する厚さを有する第１導体層、および、第２導体層よりなる積層構造を含む材料基板に対し、第１導体層にて薄肉部へと加工される箇所をマスクするためのマスクパターンを介して第１導体層の側から第１エッチング処理を行うことにより、第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有して第２導体層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第２エッチング処理により、第２導体層においてプレ薄肉部と接する箇所を除去するための工程と、を含む。
本発明の第４の側面において、好ましくは、第２エッチング処理は、第１導体層よりも第２導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第１導体層におけるドーパント濃度は、当該第２導体層におけるドーパント濃度より高い。
好ましくは、第２導体層は、当該第２導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる。
好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層に接する第３導体層と、を更に含む積層構造を有する。
好ましくは、第１導体層の側からのエッチング処理により、第１導体層、第２導体層、および絶縁層を貫通して第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
本発明の第５の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、第１導体層と、第２導体層と、当該第１導体層および第２導体層の間の絶縁層と、からなる積層構造を有する材料基板に対し、第１導体層にて薄肉部へと加工される箇所をマスクするための部位を有する第１マスクパターンを介して第１導体層の側から絶縁層までの途中まで第１エッチング処理を行うことにより、第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有するプレ薄肉部を形成するための工程と、プレ薄肉部を含む第１導体層の表面に、ウエットエッチングストップ膜を形成するための工程と、ドライエッチングにより、プレ薄肉部をマスクするための部位を有する第２マスクパターンを介して、第１導体層の側から絶縁層に至るまで第２エッチング処理を行うための工程と、ウエットエッチングにより、第１導体層においてプレ薄肉部と絶縁層との間に介在する箇所を除去するための工程と、を含む。
本発明の第５の側面において、好ましくは、第１導体層およびウエットエッチングストップ膜は、導電性シリコン材料よりなり、当該ウエットエッチングストップ膜におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる、請求項２５に記載のマイクロ構造体の製造方法。
好ましくは、第１導体層の側からのエッチング処理により、第１導体層および絶縁層を貫通して第２導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
本発明の第６の側面によるとマイクロ構造体が提供される。このマイクロ構造体は、面内方向に広がる（１１０）面、および、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面、を有する結晶構造を有する導電性シリコン材料よりなる第１導体層と、当該第１導体層よりドーパント濃度の高い導電性シリコン材料よりなる第２導体層と、からなる積層構造を含む材料基板から形成されるものである。本マイクロ構造体は、（１１０）面および２つの（１１１）面に沿う外郭を有して第１導体層にて形成された第１部位、並びに、第２導体層にて形成され且つ第１部位と接する第２部位を、各々が含む複数の厚肉部と、第２導体層にて形成されて露出し、且つ、選択された２つの厚肉部を連結する薄肉部と、を備える。
本発明の第６の側面において、好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、を更に含む積層構造を有し、当該第３導体層は、面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、少なくとも一つの厚肉部は、第３導体層における（１１０）面および２つの（１１１）面に沿う外郭を有して第３導体層にて形成された第３部位を更に含む。
好ましくは、絶縁層を貫通して第１部位、第２部位、および第３部位を電気的に接続するための導電連絡部を更に備える。
好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、絶縁層とは反対の側にて当該第３導体層と接する第４導体層と、を更に含む積層構造を有し、当該第４導体層は、面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有する導電性シリコン材料よりなり、当該第３導体層は、第４導体層よりドーパント濃度の高い導電性シリコン材料よりなり、少なくとも一つの厚肉部は、第３導体層にて形成された第３部位と、第４導体層の（１１０）面および２つの（１１１）面に沿う外郭を有して第４導体層にて形成された第４部位と、を更に含む。
【図面の簡単な説明】  図１は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子の斜視図である。
図２は、図１に示すマイクロミラー素子の平面図である。
図３Ａ〜図３Ｄは、本発明の第１の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図４Ａ〜図４Ｄは、図３Ｄの後に続く工程を表す。
図５Ａ〜図５Ｄは、図４Ｄの後に続く工程を表す。
図６Ａ〜図６Ｄは、図５Ｄの後に続く工程を表す。
図７Ａ〜図７Ｄは、図６Ｄの後に続く工程を表す。
図８は、本発明により製造することのできるマイクロ構造体の他の例としてのマイクロミラー素子の平面図である。
図９Ａ〜図９Ｄは、本発明の第２の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図１０Ａ〜図１０Ｄは、図９Ｄの後に続く工程を表す。
図１１Ａ〜図１１Ｃは、図１０Ｄの後に続く工程を表す。
図１２Ａ〜図１２Ｃは、図１１Ｃの後に続く工程を表す。
図１３Ａ〜図１３Ｄは、本発明の第３の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図１４Ａ〜図１４Ｄは、図１３Ｄの後に続く工程を表す。
図１５Ａ〜図１５Ｃは、図１４Ｄの後に続く工程を表す。
図１６Ａ〜図１６Ｃは、図１５Ｃの後に続く工程を表す。
図１７Ａ〜図１７Ｃは、図１６Ｃの後に続く工程を表す。
図１８Ａ〜図１８Ｄは、本発明の第４の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図１９Ａ〜図１９Ｃは、図１８Ｄの後に続く工程を表す。
図２０Ａ〜図２０Ｃは、図１９Ｃの後に続く工程を表す。
図２１Ａ〜図２１Ｃは、図２０Ｃの後に続く工程を表す。
図２２Ａ〜図２２Ｄは、本発明の第５の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図２３Ａ〜図２３Ｄは、図２２Ｄの後に続く工程を表す。
図２４Ａ〜図２４Ｄは、図２３Ｄの後に続く工程を表す。
図２５Ａ〜図２５Ｄは、図２４Ｄの後に続く工程を表す。
図２６Ａ〜図２６Ｃは、図２５Ｄの後に続く工程を表す。
図２７Ａ〜図２７Ｄは、本発明の第６の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す。
図２８Ａ〜図２８Ｄは、図２７Ｄの後に続く工程を表す。
図２９Ａ〜図２９Ｃは、図２８Ｄの後に続く工程を表す。
図３０Ａ〜図３０Ｃは、図２９Ｃの後に続く工程を表す。
図３１Ａ〜図３１Ｃは、図３０Ｃの後に続く工程を表す。
図３２は、従来の平板電極型マイクロミラー素子の分解斜視図である。
図３３は、図３２に示すマイクロミラー素子の傾斜態様の一例を表す。
図３４は、従来の櫛歯電極型マイクロミラー素子の一部切欠斜視図である。
図３５Ａおよび図３５Ｂは、一組の櫛歯電極の配向を表す。
【発明を実施するための最良の形態】  図１および図２は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子Ｘ１を表す。
マイクロミラー素子Ｘ１は、導電性シリコン材料層を含む所定の積層構造を有する材料基板からマイクロマシニング技術により形成されたものであり、ミラー部１１０と、これを囲む内フレーム１２０と、内フレーム１２０を囲む外フレーム１３０と、ミラー部１１０および内フレーム１２０を連結する一対の連結部１４０と、内フレーム１２０および外フレーム１３０を連結する一対の連結部１５０とを備える。図１には、材料基板の積層構造は表されていない。ミラー部１１０と内フレーム１２０との間の離隔距離、および、内フレーム１１０と外フレーム１２０と間の離隔距離は、例えば１０〜２００μｍである。一対の連結部１４０は、内フレーム１２０に対するミラー部１１０の回転動作の軸心を規定する。一対の連結部１５０は、外フレーム１３０に対する内フレーム１２０およびこれに伴うミラー部１１０の回転動作の軸心を規定する。これら連結部１４０，１５０は、両軸心が直交するように設けられている。図２では、連結部１４０，１５０よりも紙面手前方向に突き出る部位（後出のミラー面１１１を除く）が、ハッチングを付して表されている。
ミラー部１１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極１１０ａ，１１０ｂが一体成形されている。また、ミラー部１１０の上面には、ミラー面１１１が設けられている。
内フレーム１２０には、外方に延出する櫛歯電極１２１ａ，１２１ｂが一体的に成形されており、且つ、内方に延出する櫛歯電極１２２ａ，１２２ｂが一体的に成形されている。櫛歯電極１２２ａは、内フレーム１２０に対するミラー部１１０の回転動作時において櫛歯電極１１０ａの歯と櫛歯電極１２２ａの歯とが当接しないように、櫛歯電極１１０ａの下方に配設されている。同様に、櫛歯電極１２２ｂは、ミラー部１１０の回転動作時において櫛歯電極１１０ｂの歯と櫛歯電極１２２ｂの歯とが当接しないように、櫛歯電極１１０ｂの下方に配設されている。
外フレーム１３０には、内方に延出する櫛歯電極１３２ａ，１３２ｂが一体的に成形されている。櫛歯電極１３２ａは、外フレーム１３０に対する内フレーム１２０の回転動作時において、櫛歯電極１２１ａの歯と櫛歯電極１３２ａの歯とが当接しないように、櫛歯電極１２１ａの下方に配設されている。同様に、櫛歯電極１３２ｂは、内フレーム１２０の回転動作時において、櫛歯電極１２１ｂの歯と櫛歯電極１３２ｂの歯とが当接しないように、櫛歯電極１２１ｂの下方に配設されている。
各連結部１４０は、相互に離隔している２本のトーションバー１４１からなる。各トーションバー１４１は、ミラー部１１０および内フレーム１２０と接続し、これらよりも薄肉である。また、２本のトーションバー１４１の間隔は、内フレーム１２０の側からミラー部１１０の側にかけて次第に広くなっている。
各連結部１５０は、相互に離隔している２本のトーションバー１５１からなる。各トーションバー１５１は、内フレーム１２０および外フレーム１３０と接続し、これらよりも薄肉である。また、２本のトーションバー１５１の間隔は、外フレーム１３０の側から内フレーム１２０の側にかけて次第に広くなっている。
連結部１４０，１５０の形成位置、および、これらに含まれるトーションバー１４１，１５１の形状は、当該連結部１４０，１５０に求められる機械的特性、素子の駆動態様、および素子の製造方法に応じて、適宜設計される。
このように、マイクロミラー素子Ｘ１は、ミラー部１１０および内フレーム１２０よりも薄肉であって、ミラー部１１０および内フレーム１２０の間の導電経路を担い得る連結部１４０ないしトーションバー１４１を有し、且つ、内フレーム１２０および外フレーム１３０よりも薄肉であって、内フレーム１２０および外フレーム１３０の間の導電経路を担い得る連結部１５０ないしトーションバー１５１を有する。
図３Ａ〜図７Ｄは、本発明の第１の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
図３Ａ〜図７Ｄにおいては、図７Ｄに示すミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を、一の断面により表す。当該一の断面は、マイクロマシニングが施される材料基板（多層構造を有するウエハ）における単一のマイクロミラー素子形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面として表したものである。
図７Ｄにおいて、ミラー部Ｍは、ミラー部１１０の一部位に相当する。トーションバーＴ１は、トーションバー１４１に相当し、その延び方向に沿った断面により表されている。内フレームＦ１は、内フレーム１２０においてトーションバー１４１が接続している一部位に相当する。櫛歯電極Ｅ１は、櫛歯電極１１０ａ，１１０ｂ，１２１ａ，１２１ｂの一部に相当する。櫛歯電極Ｅ２は、櫛歯電極１２２ａ，１２２ｂ，１３２ａ，１３２ｂの一部に相当する。トーションバーＴ２は、トーションバー１４１，１５１に相当し、その延び方向に垂直な断面により表されている。内フレームＦ２は、内フレーム１２０においてトーションバー１５１が接続している一部位に相当する。トーションバーＴ３は、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。外フレームＦ３は、外フレーム１３０においてトーションバー１５１が接続している一部位に相当する。
第１の実施形態に係るマイクロ構造体製造方法においては、まず、図３Ａに示すような材料基板Ｓ１を作製する。材料基板Ｓ１は、シリコン層１１およびシリコン層１２よりなる積層構造を有する。
シリコン層１１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層１１におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層１１は、（１１０）面または（１００）面が層の面内方向に広がる結晶構造を有する。
シリコン層１２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層１２におけるＢドーパントの濃度は、シリコン層１１のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。好ましくは、シリコン層１２におけるドーパント濃度は、シリコン層１１におけるそれの１００倍以上である。
シリコン層１１，１２に対して導電性を付与するためには、ドーパントとしてＢに代えてＰやＳｂを採用することができる。シリコン材料に対する後出の導電性付与手段としても、Ｂに代えてＰやＳｂを採用することができる。
材料基板Ｓ１の作製においては、まず、シリコン層１１と同一の厚さを有するシリコン層１１用の第１のシリコンウエハと、シリコン層１２より厚いシリコン層１２用の第２のシリコンウエハとを、直接接合する。接合においては、各ウエハの接合面を物理的に又は化学的に活性化させた後、必要に応じて加熱しつつ、両ウエハを張り合わせる。接合の後、第２のシリコンウエハを化学機械研磨（ＣＭＰ）法により研磨し、所望の厚さを有するシリコン層１２を形成する。ＣＭＰ法によると、シリコン層１２について、高精度な厚さ寸法を実現することができる。シリコン材料に対する後出の研磨手法としても、ＣＭＰ法を採用することができる。このようにして、図３Ａに示す材料基板Ｓ１を作製する。
本実施形態においては、次に、図３Ｂに示すように、シリコン層１２の表面に酸化膜１４’を形成する。酸化膜１４’は、ＣＶＤ法により二酸化ケイ素をシリコン層１２上に成膜することにより形成することができる。或は、酸化膜１４’熱酸化法（加熱温度：例えば９００℃）によりシリコン層１２の表面を酸化することにより形成することができる。酸化膜１４’は、必要に応じて研磨してもよい。酸化膜１４’の厚さは、例えば０．１〜１μｍである。
次に、図３Ｃおよび図３Ｄに示すように、材料基板Ｓ１と、別途作製された材料基板Ｓ２とを接合する。材料基板Ｓ２は、シリコン層１３と、二酸化ケイ素よりなる酸化膜１４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜１４’’を形成することにより、作製することができる。酸化膜１４’’は、必要に応じて研磨してもよい。当該シリコンウエハ従ってシリコン層１３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。酸化膜１４’’の厚さは例えば０．１〜１μｍである。材料基板Ｓ１および材料基板Ｓ２の接合は、酸化膜１４’および酸化膜１４’’を介する所定の直接接合により達成される。酸化膜１４’と酸化膜１４’’は、図３Ｄに示すように、一体となって絶縁層１４となる。絶縁層１４の厚さは例えば０．２〜２μｍである。
次に、図４Ａに示すように、シリコン層１１およびシリコン層１３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層１１，１２，１３および絶縁層１４よりなる積層構造を有する材料基板Ｓ３が作製される。材料基板Ｓ３において、シリコン層１１の厚さは例えば５０〜１００μｍであり、シリコン層１２の厚さは上述のように例えば１〜５μｍであり、シリコン層１３の厚さは例えば５０〜１００μｍであり、絶縁層１４の厚さは上述のように例えば０．２〜２μｍである。
次に、図４Ｂに示すように、材料基板Ｓ３の所定の箇所に、シリコン層１１，１２を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層１１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。当該エッチング処理におけるマスクとしては、レジストパターンに代えて、酸化膜パターンや窒化膜パターンを採用してもよい。
ＤＲＩＥでは、エッチングと側壁保護とを交互に行うＢｏｓｃｈプロセスにおいて、良好なエッチング処理を行うことができる。後出のＤＲＩＥについても、このようなＢｏｓｃｈプロセスを採用することができる。
次に、図４Ｃに示すように、絶縁層１４においてホールＨ’に露出する箇所を除去することにより、シリコン層１１，１２に加えて絶縁層１４を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。ウエットエッチングを採用する場合、エッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。ドライエッチングを採用する場合、エッチングガスとしては、例えば、フッ化水素などを採用することができる。二酸化ケイ素よりなる酸化膜、酸化膜パターン、または絶縁層に対する後出の除去手法としても、このようなウエットエッチングやドライエッチングを採用することができる。
次に、図４Ｄに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層１１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
次に、図５Ａに示すように、シリコン層１１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ３に埋設されたプラグＰ１，Ｐ２が形成されることとなる。
次に、図５Ｂに示すように、シリコン層１１上にミラー面１１１を形成し、シリコン層１３上には外部接続用の電極パッド１５（図１および図２において図示せず）を形成する。
ミラー面１１１の形成においては、まず、スパッタリング法により、シリコン層１１に対して例えばＣｒ（５０ｎｍ）およびこれに続いてＡｕ（２００ｎｍ）を成膜する。次に、所定のマスクを介してこれら金属膜に対してエッチング処理を順次行うことにより、ミラー面１１１をパターン形成する。Ａｕに対するエッチング液としては、例えば、ヨウ化カリウム−ヨウ素水溶液を使用することができる。Ｃｒに対するエッチング液としては、例えば硝酸第二セリウムアンモニウム水溶液を使用することができる。
所定のパターン形状を有する電極パッド１５の形成手法は、ミラー面１１１の形成手法と同一である。
次に、図５Ｃに示すように、シリコン層１１上に酸化膜パターン１６ａを形成し、シリコン層１３上には酸化膜１６ｂを形成する。酸化膜パターン１６ａの形成においては、まず、ＣＶＤ法により、シリコン層１１，１３の表面に、厚さが例えば１μｍとなるまで二酸化ケイ素を成膜する。これにより、シリコン層１３上には酸化膜１６ｂが形成される。次に、シリコン層１１上の酸化膜について、所定のレジストパターンをマスクとしたエッチングによりパターニングする。このパターニングにおけるエッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。後出の酸化膜パターンについても、酸化膜上のレジストパターンの形成およびその後のエッチング処理を経て形成される。酸化膜パターン１６ａは、後出の図６Ａ〜図６Ｃに示す工程にて、材料基板Ｓ３においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
次に、図５Ｄに示すように、シリコン層１１上にレジストパターン１６ｃを形成する。レジストパターン１６ｃの形成においては、まず、シリコン層１１上に液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。フォトレジストとしては、例えば、ＡＺＰ４２１０（クラリアントジャパン製）やＡＺ１５００（クラリアントジャパン製）を使用することができる。後出のレジストパターンについても、このようなフォトレジストの成膜、並びに、その後の露光処理および現象処理、を経て形成される。レジストパターン１６ｃは、図６Ａに示す工程にて、シリコン層１２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層１１の一部をマスクするためのものである。
次に、図６Ａに示すように、酸化膜パターン１６ａおよびレジストパターン１６ｃをマスクとして、ＤＲＩＥにより、シリコン層１１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層１２の厚さに応じて適宜決定される。本エッチングは、シリコン層１１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン１６ｃを剥離する。レジストパターン１６ｃを剥離するための剥離液としては、ＡＺリムーバ７００（クラリアントジャパン製）を使用することができる。後出のレジストパターンの剥離に際しても、この剥離液を使用することができる。
次に、図６Ｂに示すように、酸化膜パターン１６ａをマスクとして、ＤＲＩＥにより、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。本エッチングは、シリコン層１１，１２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層１２の面内方向に離隔する一対の側面を有し、且つ、シリコン層１１に由来するシリコン材料１１ａと絶縁層１４とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層１２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
次に、図６Ｃに示すように、酸化膜パターン１６ａおよび酸化膜１６ｂをマスクとして、ウエットエッチング法により、シリコン材料１１ａを除去する。エッチング液としては、ＥＰＷ（ｅｔｈｙｌｅｎｄｉａｍｉｎｅ，ｐｙｒｏｃａｔｅｃｈｏｌ，ａｎｄ  ｗａｔｅｒ）、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）、または水酸化カリウム水溶液を使用することができる。
当該ウエットエッチングによるエッチング速度については、シリコン層１２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層１１ないしシリコン材料１１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料１１ａを適切に除去することができる。エッチング速度の差は、シリコン材料におけるドーパント濃度の差に起因する。シリコン層１２におけるドーパント濃度は、上述のように、シリコン層１１におけるドーパント濃度の１００倍以上が好ましい。
次に、図６Ｄに示すように、ＣＶＤ法またはスピン−オン−グラス塗布法により、材料基板Ｓ３に対して酸化膜パターン１６ａの上方から二酸化ケイ素を成膜することにより酸化膜１６ｄを形成する。酸化膜１６ｄは、絶縁層１４の図中上方において形成された構造体の表面を保護する機能を担う。
次に、図７Ａに示すように、酸化膜１６ｄの一部から酸化膜パターン１６ｅを形成し、且つ、酸化膜１６ｂから酸化膜パターン１６ｆを形成する。酸化膜パターン１６ｅは、後出の図７Ｂに示す工程にて、材料基板Ｓ３において櫛歯電極Ｅ１へと加工される箇所をマスクするためのものである。酸化膜パターン１６ｆは、後出の図７Ｃに示す工程にて、材料基板Ｓ３において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
次に、図７Ｂに示すように、酸化膜１６ｄおよび酸化膜パターン１６ｅをマスクとして、ＤＲＩＥにより、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
次に、図７Ｃに示すように、酸化膜パターン１６ｆをマスクとして、ＤＲＩＥにより、シリコン層１３の側から絶縁層１４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
次に、図７Ｄに示すように、酸化膜１６ｄ、酸化膜パターン１６ｅ、酸化膜パターン１６ｆ、および、絶縁層１４において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層１４においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図１および図２に示すマイクロミラー素子Ｘ１が製造される。
本実施形態では、図３Ａを参照して上述した材料基板Ｓ１の作製過程において、高精度な厚さ寸法を有するシリコン層１２を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層１２から当該シリコン層１２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
本実施形態において形成されるミラー部Ｍは、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
また、内フレームＦ２は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ３に連続する部位と、シリコン層１３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ１を介して電気的に接続されている。外フレームＦ３は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ３に連続する部位と、シリコン層１３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ２を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）においてシリコン層１３に由来する部位と、外フレームＦ３（外フレーム１３０）においてシリコン層１３に由来する部位とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ１またはプラグＰ２を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ１を設けない場合、内フレームＦ２においてシリコン層１３に由来する部位と、外フレームＦ３においてシリコン層１３に由来する部位とを、電気的に分離することができる。
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
図８は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子Ｘ２を表す。
マイクロミラー素子Ｘ２は、導電性シリコン材料層を含む所定の積層構造を有する材料基板からマイクロマシニング技術により形成されたものであり、ミラー部２１０と、内フレーム２２０と、外フレーム２３０と、一対の連結部２４０と、一対の連結部２５０とを備える。一対の連結部２４０は、ミラー部２１０と内フレーム２２０を連結し、内フレーム２２０に対するミラー部２１０の回転動作の軸心Ａ１を規定する。一対の連結部２５０は、内フレーム２２０と外フレーム２３０を連結し、外フレーム２３０に対する内フレーム２２０およびこれに伴うミラー部２１０の回転動作の軸心Ａ２を規定する。連結部２４０，２５０は、軸心Ａ１および軸心Ａ２が成す交差角αが７０．５°となるように、設けられている。図８では、連結部２４０，２５０よりも紙面手前方向に突き出る部位（後出のミラー面２１１を除く）が、ハッチングを付して表されている。
ミラー部２１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極２１０ａ，２１０ｂが一体成形されている。また、ミラー部２１０の上面には、ミラー面２１１が設けられている。
内フレーム２２０には、外方に延出する櫛歯電極２２１ａ，２２１ｂが一体的に成形されており、且つ、内方に延出する櫛歯電極２２２ａ，２２２ｂが一体的に成形されている。櫛歯電極２２２ａは、内フレーム２２０に対するミラー部２１０の回転動作時において櫛歯電極２１０ａの歯と櫛歯電極２２２ａの歯とが当接しないように配設されている。同様に、櫛歯電極２２２ｂは、ミラー部２１０の回転動作時において櫛歯電極２１０ｂの歯と櫛歯電極２２２ｂの歯とが当接しないように配設されている。
外フレーム２３０には、内方に延出する櫛歯電極２３２ａ，２３２ｂが一体的に成形されている。櫛歯電極２３２ａは、外フレーム２３０に対する内フレーム２２０の回転動作時において、櫛歯電極２２１ａの歯と櫛歯電極２３２ａの歯とが当接しないように配設されている。同様に、櫛歯電極２３２ｂは、内フレーム２２０の回転動作時において、櫛歯電極２２１ｂの歯と櫛歯電極２３２ｂの歯とが当接しないように配設されている。
各連結部２４０は、相互に離隔している２本のトーションバー２４１からなる。各トーションバー２４１は、ミラー部２１０および内フレーム２２０と接続し、これらよりも薄肉である。また、２本のトーションバー２４１の間隔は、内フレーム２２０の側からミラー部２１０の側にかけて次第に広くなっている。
一対の連結部２４０の一方は、ミラー部２１０に対して櫛歯電極２１０ｂよりも櫛歯電極２１０ａに近接する箇所に接続しており、他方の連結部２４０は、ミラー部２１０に対して櫛歯電極２１０ａよりも櫛歯電極２１０ｂに近接する箇所に接続している。ミラー部２１０において連結部２４０が接続する側面、および、内フレーム２２０において連結部２４０が接続する側面は、一対の連結部２４０により規定される軸心Ａ１と直交している。
各連結部２５０は、相互に離隔している２本のトーションバー２５１からなる。各トーションバー２５１は、内フレーム２２０および外フレーム２３０と接続し、これらよりも薄肉である。また、２本のトーションバー２５１の間隔は、外フレーム２３０の側から内フレーム２２０の側にかけて次第に広くなっている。
一対の連結部２５０の一方は、内フレーム２２０に対して櫛歯電極２２１ｂよりも櫛歯電極２２１ａに近接する箇所に接続しており、他方の連結部２５０は、内フレーム２２０に対して櫛歯電極２２１ａよりも櫛歯電極２２１ｂに近接する箇所に接続している。内フレーム２２０において連結部２５０が接続する側面、および、外フレーム２３０において連結部２５０が接続する側面は、一対の連結部２５０により規定される軸心Ａ２と直交している。
連結部２４０，２５０の形成位置、および、これらに含まれるトーションバー２４１，２５１の形状は、当該連結部２４０，２５０に求められる機械的特性、素子の駆動態様、および素子の製造方法に応じて、適宜設計される。
このように、マイクロミラー素子Ｘ２は、ミラー部２１０および内フレーム２２０よりも薄肉であって、ミラー部２１０および内フレーム２２０の間の導電経路を担い得る連結部２４０ないしトーションバー２４１を有し、且つ、内フレーム２２０および外フレーム２３０よりも薄肉であって、内フレーム２２０および外フレーム２３０の間の導電経路を担い得る連結部２５０ないしトーションバー２５１を有する。
図９Ａ〜図１２Ｃは、本発明の第２の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ２を製造するための一手法である。図９Ａ〜図１２Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
第２の実施形態に係るマイクロ構造体製造方法においては、まず、図９Ａに示すような材料基板Ｓ４を作製する。材料基板Ｓ４は、シリコン層２１およびシリコン層２２よりなる積層構造を有する。
シリコン層２１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層２１におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層２１は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。
シリコン層２２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層２２におけるＢドーパントの濃度は、シリコン層２１のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。好ましくは、シリコン層２２におけるドーパント濃度は、シリコン層２１におけるそれの１００倍以上である。
材料基板Ｓ４は、第１の実施形態における材料基板Ｓ１と同様に作製される。したがって、材料基板Ｓ４のシリコン層２２は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
本実施形態においては、次に、図９Ｂに示すように、シリコン層２２の表面に酸化膜２４’を形成する。酸化膜２４’は、ＣＶＤ法により二酸化ケイ素をシリコン層２２上に成膜することにより形成することができる。或は、酸化膜２４’は、熱酸化法（加熱温度：例えば９００℃）によりシリコン層２２の表面を酸化することにより形成することができる。
次に、図９Ｃおよび図９Ｄに示すように、材料基板Ｓ４と、別途作製された材料基板Ｓ５とを接合する。材料基板Ｓ５は、シリコン層２３と、二酸化ケイ素よりなる酸化膜２４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜２４’’を形成することにより、作製することができる。酸化膜２４’’の厚さは例えば０．１〜１μｍである。酸化膜２４’と酸化膜２４’’は、図９Ｄに示すように、一体となって絶縁層２４となる。絶縁層２４の厚さは例えば０．２〜２μｍである。当該シリコンウエハ従ってシリコン層２３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。また、シリコン層２３は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。材料基板Ｓ４と材料基板Ｓ５は、シリコン層２１における２つの（１１１）面の向きと、シリコン層２４における２つの（１１１）面の向きとが一致するように、接合される。材料基板Ｓ１および材料基板Ｓ２の接合は、酸化膜１４’および酸化膜１４’’を介する所定の直接接合により達成される。
次に、図１０Ａに示すように、シリコン層２１およびシリコン層２３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層２１，２２，２３および絶縁層２４よりなる積層構造を有する材料基板Ｓ６が作製される。材料基板Ｓ６において、シリコン層２１の厚さは例えば５０〜１００μｍであり、シリコン層２２の厚さは上述のように例えば１〜５μｍであり、シリコン層２３の厚さは例えば５０〜１００μｍであり、絶縁層２４の厚さは上述のように例えば０．２〜２μｍである。
次に、図１０Ｂに示すように、材料基板Ｓ６の所定の箇所に、シリコン層２１、シリコン層２２、および絶縁層２４を貫通してシリコン層２３に至るプラグＰ３，Ｐ４を形成する。プラグＰ３，Ｐ４の形成手法は、第１の実施形態におけるプラグＰ１，Ｐ２に関して図４Ｂ〜図５Ａを参照して上述した形成手法と同様である。
次に、図１０Ｃに示すように、シリコン層２１上にミラー面２１１を形成し、シリコン層２３上には外部接続用の電極パッド２５（図８において図示せず）を形成する。ミラー面２１１および電極パッド２５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
次に、図１０Ｄに示すように、シリコン層２１上に酸化膜パターン２６ａを形成し、シリコン層２３上には酸化膜パターン２６ｂを形成する。酸化膜パターン２６ａは、後出の図１１Ｂ、図１１Ｃ、および図１２Ｂに示す工程にて、材料基板Ｓ６においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン２６ａの輪郭は、シリコン層２１を構成するシリコン結晶材料における２種類の（１１１）面に沿う。酸化膜パターン２６ｂは、後出の図１２Ａおよび図１２Ｂに示す工程にて、材料基板Ｓ６において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン２６ｂの輪郭は、シリコン層２３を構成するシリコン結晶材料における２種類の（１１１）面に沿う。
次に、図１１Ａに示すように、シリコン層２１上にレジストパターン２６ｃを形成する。レジストパターン２６ｃは、次の図１１Ｂに示す工程にて、シリコン層２２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層２１の一部をマスクするためのものである。
次に、図１１Ｂに示すように、酸化膜パターン２６ａおよびレジストパターン２６ｃをマスクとして、ＤＲＩＥにより、シリコン層２１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層２２の厚さに応じて適宜決定される。本エッチングは、シリコン層２１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン２６ｃを剥離する。
次に、図１１Ｃに示すように、酸化膜パターン２６ａをマスクとして、ＤＲＩＥにより、シリコン層２１の側から絶縁層２４に至るまでエッチング処理を行う。本エッチングは、シリコン層２１，２２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層２２の面内方向に離隔する一対の側面を有し、且つ、シリコン層２１に由来するシリコン材料２１ａと絶縁層２４とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層２２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
次に、図１２Ａに示すように、酸化膜パターン２６ｂをマスクとして、ＤＲＩＥにより、シリコン層２３の側から絶縁層２４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
次に、図１２Ｂに示すように、酸化膜パターン２６ａおよび酸化膜パターン２６ｂをマスクとして、ウエットエッチング法により、シリコン材料２１ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
当該ウエットエッチングによるエッチング速度については、シリコン層２２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層２１ないしシリコン材料２１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料２１ａを適切に除去することができる。
また、ミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の側面は、シリコン結晶の（１１１）面であるため、本エッチング処理において、当該面に垂直な方向へのエッチング速度は極めて遅く、不当には侵食されない。
次に、図１２Ｃに示すように、酸化膜パターン２６ａ、酸化膜パターン２６ｂ、および、絶縁層２４において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層１４においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図８に示すマイクロミラー素子Ｘ２が製造される。
本実施形態では、図９Ａを参照して上述した材料基板Ｓ４の作製過程において、高精度な厚さ寸法を有するシリコン層２２を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層２２から当該シリコン層２２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
本実施形態において形成されるミラー部Ｍは、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部２１０）と内フレームＦ１（内フレーム２２０）とは、トーションバーＴ１（トーションバー２４１）を介して電気的に接続されている。
また、内フレームＦ２は、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ３に連続する部位と、シリコン層２３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ３を介して電気的に接続されている。外フレームＦ３は、シリコン層２１に由来すると、シリコン層２２に由来してトーションバーＴ３に連続する部位と、シリコン層２３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ４を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム２２０）においてシリコン層２３に由来する部位と、外フレームＦ３（外フレーム２３０）においてシリコン層２３に由来する部位とは、トーションバーＴ３（トーションバー２５１）を介して電気的に接続されている。
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ３またはプラグＰ４を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ３を設けない場合、内フレームＦ２においてシリコン層２３に由来する部位と、外フレームＦ３においてシリコン層２３に由来する部位とを、電気的に分離することができる。
本実施形態の方法により製造されたマイクロミラー素子Ｘ２において、連結部２５０に含まれる各トーションバー２５１による電気的接続態様を適宜選択し、且つ、各トーションバー２５１が不適切に短絡しないように内フレーム２２０および外フレーム２３０の内部において導電経路を形成することにより、外フレーム２３０から内フレーム２２０に対して、複数のトーションバー２５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
本実施形態においては、材料基板Ｓ６においてミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３へと加工される箇所をマスクするための酸化膜パターン２６ａ，２６ｂの輪郭は、当該材料基板Ｓ６を構成するシリコン材料の結晶構造に存在する２種類の（１１１）面に沿う。したがって、酸化膜パターン２６ａ，２６ｂをマスクとして利用して行われるエッチング処理により外形が形成されるミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３、すなわち、ミラー部２１０、内フレーム２２０、櫛歯電極２１０ａ，２１０ｂ，２２１ａ，２２１ｂ，２２２ａ，２２２ｂ，２３２ａ，２３２ｂ、および外フレーム２３０の側面は、当該シリコン材料の結晶構造における（１１１）面に相当する。２種類の（１１１）面は、上述のように７０．５°で交差する。そのため、本実施形態によると、図８に示すような形状を有するマイクロミラー素子Ｘ２を製造することができるのである。
図１３Ａ〜図１７Ｃは、本発明の第３の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。図１３Ａ〜図１７Ｃにおいては、モデル化した一の断面により、図１７Ｃに示すミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。トーションバーＴ４は、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。
第１の実施形態に係るマイクロ構造体製造方法においては、まず、図１３Ａに示すような材料基板Ｓ７，Ｓ８を作製する。材料基板Ｓ７は、シリコン層３１、シリコン層３２、および酸化膜３５’よりなる積層構造を有する。材料基板Ｓ８は、シリコン層３３、シリコン層３４、および酸化膜３５’’よりなる積層構造を有する。
シリコン層３１，３４は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層３１，３４におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層３１，３４は、（１１０）面または（１００）面が層の面内方向に広がる結晶構造を有する。
シリコン層３２，３３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層３２は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層３３は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ４の厚さに相当する。シリコン層３２，３３におけるＢドーパントの濃度は、シリコン層３１，３４のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。好ましくは、シリコン層３２，３３におけるドーパント濃度は、シリコン層３１，３４におけるそれの１００倍以上である。
材料基板Ｓ７，Ｓ８は、第１の実施形態に関して図３Ａおよび図３Ｂを参照して上述したのと同様にして作製される。したがって、材料基板Ｓ７のシリコン層３２、および、材料基板Ｓ８のシリコン層３３は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
本実施形態においては、次に、図１３Ｂに示すように、材料基板Ｓ７と材料基板Ｓ８とを接合する。材料基板Ｓ７および材料基板Ｓ８の接合は、酸化膜３５’および酸化膜３５’’を介する所定の直接接合により達成される。酸化膜３５’と酸化膜３５’’は、一体となって絶縁層３５となる。絶縁層３５の厚さは例えば０．２〜２μｍである。
次に、図１３Ｃに示すように、シリコン層３１およびシリコン層３４を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層３１，３２，３３，３４および絶縁層３５よりなる積層構造を有する材料基板Ｓ９が作製される。材料基板Ｓ９において、シリコン層３１の厚さは例えば５０〜１００μｍであり、シリコン層３２，３３の厚さは上述のように例えば１〜５μｍであり、シリコン層３４の厚さは例えば５０〜１００μｍであり、絶縁層３５の厚さは上述のように例えば０．２〜２μｍである。
次に、図１３Ｄに示すように、シリコン層３１上にミラー面１１１を形成し、シリコン層３４上に外部接続用の電極パッド３６（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド３６の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
次に、図１４Ａに示すように、シリコン層３１上に酸化膜パターン３７ａを形成し、シリコン層３４上には酸化膜パターン３７ｂを形成する。酸化膜パターン３７ａは、後出の図１４Ｃ、図１５Ａ、および図１５Ｃに示す工程にて、材料基板Ｓ９においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン３７ｂは、内フレームＦ２と外フレームＦ３の間隔に対応する開口部を有する。
次に、図１４Ｂに示すように、シリコン層３１上にレジストパターン３７ｃを形成する。レジストパターン３７ｃは、次の図１４Ｃに示す工程にて、シリコン層３２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層３１の一部をマスクするためのものである。
次に、図１４Ｃに示すように、酸化膜パターン３７ａおよびレジストパターン３７ｃをマスクとして、ＤＲＩＥにより、シリコン層３１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層３２の厚さに応じて適宜決定される。本エッチングは、シリコン層３１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン３７ｃを剥離する。
次に、図１４Ｄに示すように、シリコン層３４上にレジストパターン３７ｄを形成する。レジストパターン３７ｄは、次の工程にて、シリコン層３３においてトーションバーＴ４へと加工される箇所に対応するシリコン層３４の一部をマスクするためのものである。
レジストパターン３７ｄを形成した後、酸化膜パターン３７ｂおよびレジストパターン３７ｄをマスクとして、ＤＲＩＥにより、シリコン層３４に対して所定の深さまでエッチング処理を行う。本エッチングにより、内フレームＦ２（内フレーム１２０）と外フレームＦ３（外フレーム１３０）との間に形成されるべき空隙に対応する箇所が、所定の深さ除去される。当該所定の深さは、トーションバーＴ４の厚さ、即ちシリコン層３３の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン３７ｄを剥離する。
次に、図１５Ａに示すように、酸化膜パターン３７ａをマスクとして、ＤＲＩＥにより、シリコン層３１の側から絶縁層３５に至るまでエッチング処理を行う。本エッチングは、シリコン層３１，３２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層３２の面内方向に離隔する一対の側面を有し、且つ、シリコン層３１に由来するシリコン材料３１ａと絶縁層３５とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層３２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。
次に、図１５Ｂに示すように、酸化膜パターン３７ｂをマスクとして、ＤＲＩＥにより、シリコン層３４の側から絶縁層３５に至るまでエッチング処理を行う。本エッチングは、シリコン層３４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層３３の面内方向に離隔する一対の側面を有し、且つ、シリコン層３４に由来するシリコン材料３４ａと絶縁層３５とに接するプレトーションバーＴ４’が形成されることとなる。プレトーションバーＴ４’は、シリコン層３３に由来する。また、本エッチング処理により、外フレームＦ３の一部も成形される。
次に、図１５Ｃに示すように、酸化膜パターン３７ａ，３７ｂをマスクとして、ウエットエッチング法により、シリコン材料３１ａ，３４ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。当該ウエットエッチングによるエッチング速度については、シリコン層３２，３３ないしプレトーションバーＴ１’〜Ｔ４’は、シリコン層３１，３４ないしシリコン材料３１ａ，３４ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ４’を残してシリコン材料３１ａ，３４ａを適切に除去することができる。
次に、図１６Ａに示すように、ＣＶＤ法により、材料基板Ｓ９に対して酸化膜パターン３７ａ，３７ｂの上方から二酸化ケイ素を成膜することにより酸化膜３７ｅ，３７ｆを形成する。酸化膜３７ｅは、絶縁層３５の図中上方において形成された構造体の表面を保護する機能を担い、酸化膜３７ｆは、絶縁層３５の図中下方において形成された構造体の表面を保護する機能を担う。
次に、図１６Ｂに示すように、酸化膜３７ｅの一部から酸化膜パターン３７ｇを形成する。酸化膜パターン３７ｇは、後出の図１７Ａに示す工程にて、材料基板Ｓ９において櫛歯電極Ｅ１へと加工される箇所をマスクするためのものである。
次に、図１６Ｃに示すように、酸化膜３７ｆの一部から酸化膜パターン３７ｈを形成する。酸化膜パターン３７ｈは、後出の図１７Ｂに示す工程にて、材料基板Ｓ９において櫛歯電極Ｅ２へと加工される箇所をマスクするためのものである。
次に、図１７Ａに示すように、酸化膜３７ｅおよび酸化膜パターン３７ｇをマスクとして、ＤＲＩＥにより、シリコン層３１の側から絶縁層３５に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
次に、図１７Ｂに示すように、酸化膜３７ｆおよび酸化膜パターン３７ｈをマスクとして、ＤＲＩＥにより、シリコン層３４の側から絶縁層３５に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２および内フレームＦ２の一部が成形される。
次に、図１７Ｃに示すように、酸化膜３７ｅ，３７ｆ、酸化膜パターン３７ｇ，３７ｈ、および、絶縁層３５において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層３５においてプレトーションバーＴ１’〜Ｔ４’に接する箇所が除去されてトーションバーＴ１〜Ｔ４が形成される。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図１および図２に示すマイクロミラー素子Ｘ１が製造される。
本実施形態では、図１３Ａを参照して上述した材料基板Ｓ７の作製過程において、高精度な厚さ寸法を有するシリコン層３２を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層３２から当該シリコン層３２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。また、図１３Ａを参照して上述した材料基板Ｓ８の作製過程において、高精度な厚さ寸法を有するシリコン層３３を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ４は、このようなシリコン層３３から当該シリコン層３３と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
トーションバーＴ３とトーションバーＴ４とは、絶縁層３５により適当に電気的分離が図られた異なる導電性シリコン層に由来して形成されている。したがって、本実施形態によると、マイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
連結部１５０に含まれる２本のトーションバー１５１は、図１および図２に示すマイクロミラーＸ１では、材料基板の面内方向に位置ずれしている。本実施形態の方法により形成される２本のトーションバー１５１は、マイクロミラーＸ１において材料基板の面内方向に位置ずれしつつ、材料基板の厚み方向にも位置ずれしている。本発明では、これに代えて、２本のトーションバー１５１は、マイクロミラーＸ１において材料基板の面内方向に位置ずれせずに、材料基板の厚み方向にのみ位置ずれしていてもよい。
図１８Ａ〜図２１Ｃは、本発明の第４の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ２を製造するための一手法である。図１８Ａ〜図２１Ｃにおいては、モデル化した一の断面により、図２１Ｃに示すミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。トーションバーＴ４は、上述のように、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。
第４の実施形態に係るマイクロ構造体製造方法においては、まず、図１８Ａに示すような材料基板Ｓ１０，Ｓ１１を作製する。材料基板Ｓ１０は、シリコン層４１、シリコン層４２、および酸化膜４５’よりなる積層構造を有する。材料基板Ｓ１１は、シリコン層４３、シリコン層４４、および酸化膜４５’’よりなる積層構造を有する。
シリコン層４１，４４は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層４１，４４におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層４１，４４は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。
シリコン層４２，４３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層４２は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層４３は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ４の厚さに相当する。シリコン層４２，４３におけるＢドーパントの濃度は、シリコン層２１のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。好ましくは、シリコン層４１，４４におけるドーパント濃度は、シリコン層４１，４４におけるそれの１００倍以上である。
材料基板Ｓ１０，Ｓ１１は、第１の実施形態に関して図３Ａおよび図３Ｂを参照して上述したのと同様にして作製される。したがって、材料基板Ｓ１０のシリコン層４２、および、材料基板Ｓ１１のシリコン層４３は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
本実施形態においては、次に、図１８Ｂに示すように、材料基板Ｓ１０と材料基板Ｓ１１とを接合する。材料基板Ｓ１０と材料基板Ｓ１１は、シリコン層４１における２種類の（１１１）面の向きと、シリコン層４４における２種類の（１１１）面の向きとが一致するように、接合される。材料基板Ｓ１０および材料基板Ｓ１１の接合は、酸化膜４５’および酸化膜４５’’を介する所定の直接接合により達成される。酸化膜４５’と酸化膜４５’’は、一体となって絶縁層４５となる。絶縁層４５の厚さは例えば０．２〜２μｍである。
次に、図１８Ｃに示すように、シリコン層４１およびシリコン層４４を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層４１，４２，４３，４４および絶縁層４５よりなる積層構造を有する材料基板Ｓ１２が作製される。材料基板Ｓ１２において、シリコン層４１の厚さは例えば５０〜１００μｍであり、シリコン層４２，４３の厚さは上述のように例えば１〜５μｍであり、シリコン層４４の厚さは例えば５０〜１００μｍであり、絶縁層４５の厚さは上述のように例えば０．２〜２μｍである。
次に、図１８Ｄに示すように、シリコン層４１上にミラー面２１１を形成し、シリコン層４４上に外部接続用の電極パッド４６（図８において図示せず）を形成する。ミラー面２１１および電極パッド４６の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
次に、図１９Ａに示すように、シリコン層４１上に酸化膜パターン４７ａを形成し、シリコン層４４上には酸化膜パターン４７ｂを形成する。酸化膜パターン４７ａは、後出の図１９Ｃ、図２０Ｃ、および図２１Ｂに示す工程にて、材料基板Ｓ１２においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン４７ａの輪郭は、シリコン層４１を構成するシリコン結晶材料における２種類の（１１１）面に沿う。酸化膜パターン４７ｂは、後出の図２０Ｂ、図２１Ａ、および図２１Ｂに示す工程にて、材料基板Ｓ１２において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン４７ｂの輪郭は、シリコン層４４を構成するシリコン結晶材料における２種類の（１１１）面に沿う。
次に、図１９Ｂに示すように、シリコン層４１上にレジストパターン４７ｃを形成する。レジストパターン４７ｃは、次の図１９Ｃに示す工程にて、シリコン層４２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層４１の一部をマスクするためのものである。
次に、図１９Ｃに示すように、酸化膜パターン４７ａおよびレジストパターン４７ｃをマスクとして、ＤＲＩＥにより、シリコン層４１に対して所定の深さまでエッチング処理を行う。本エッチングは、シリコン層４１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層４２の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン４７ｃを剥離する。
次に、図２０Ａに示すように、シリコン層４４上にレジストパターン４７ｄを形成する。レジストパターン４７ｄは、次の図２０Ｂに示す工程にて、シリコン層４３においてトーションバーＴ４へと加工される箇所に対応するシリコン層４４の一部をマスクするためのものである。
次に、図２０Ｂに示すように、酸化膜パターン４７ｂおよびレジストパターン４７ｄをマスクとして、ＤＲＩＥにより、シリコン層４４に対して所定の深さまでエッチング処理を行う。本エッチングは、シリコン層４４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該所定の深さは、トーションバーＴ４の厚さ、即ちシリコン層４３の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン４７ｄを剥離する。
次に、図２０Ｃに示すように、酸化膜パターン４７ａをマスクとして、ＤＲＩＥにより、シリコン層４１の側から絶縁層４５に至るまでエッチング処理を行う。本エッチングは、シリコン層４１，４２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層４２の面内方向に離隔する一対の側面を有し、且つ、シリコン層４１に由来するシリコン材料４１ａと絶縁層４５とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層４２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
次に、図２１Ａに示すように、酸化膜パターン４７ｂをマスクとして、ＤＲＩＥにより、シリコン層４４の側から絶縁層４５に至るまでエッチング処理を行う。本エッチングは、シリコン層４３，４４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層４３の面内方向に離隔する一対の側面を有し、且つ、シリコン層４４に由来するシリコン材料４４ａと絶縁層４５とに接するプレトーションバーＴ４’が形成されることとなる。プレトーションバーＴ４’は、シリコン層４３に由来する。本エッチング処理により、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
次に、図２１Ｂに示すように、酸化膜パターン４７ａ，４７ｂをマスクとして、ウエットエッチング法により、シリコン材料４１ａ，４４ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
当該ウエットエッチングによるエッチング速度については、シリコン層４２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層４１ないしシリコン材料４１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料２１ａを適切に除去することができる。
同様に、当該ウエットエッチングによるエッチング速度については、シリコン層４３ないしプレトーションバーＴ４’は、シリコン層４４ないしシリコン材料４４ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ４’を残してシリコン材料４４ａを適切に除去することができる。
また、ミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の側面は、シリコン結晶の（１１１）面であるため、本エッチング処理において、当該面に垂直な方向へのエッチング速度は極めて遅く、不当には侵食されない。
次に、図２１Ｃに示すように、酸化膜パターン４７ａ，４７ｂ、および、絶縁層４５において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層４５においてプレトーションバーＴ１’〜Ｔ４’に接する箇所が除去されてトーションバーＴ１〜Ｔ４が形成される。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および、外フレームＦ３が形成される。すなわち、図８に示すマイクロミラー素子Ｘ２が製造される。
本実施形態では、図１８Ａを参照して上述した材料基板Ｓ１０の作製過程において、高精度な厚さ寸法を有するシリコン層４２を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層４２から当該シリコン層４２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。また、図１８Ａを参照して上述した材料基板Ｓ１１の作製過程において、高精度な厚さ寸法を有するシリコン層４３を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ４は、このようなシリコン層４３から当該シリコン層４３と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
トーションバーＴ３とトーションバーＴ４とは、絶縁層４５により適当に電気的分離が図られた異なる導電性シリコン層に由来して形成されている。したがって、本実施形態によると、マイクロミラー素子Ｘ２において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム２２０および外フレーム２３０の内部において導電経路を形成することにより、外フレーム２３０から内フレーム２２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
連結部１５０に含まれる２本のトーションバー２５１は、図８に示すマイクロミラーＸ２では、材料基板の面内方向に位置ずれしている。本実施形態の方法により形成される２本のトーションバー２５１は、マイクロミラーＸ２において材料基板の面内方向に位置ずれしつつ、材料基板の厚み方向にも位置ずれしている。本発明では、これに代えて、２本のトーションバー２５１は、マイクロミラーＸ２において材料基板の面内方向に位置ずれせずに、材料基板の厚み方向にのみ位置ずれしていてもよい。
本実施形態においては、材料基板Ｓ１２においてミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３へと加工される箇所をマスクするための酸化膜パターン４７ａ，４７ｂの輪郭は、当該材料基板Ｓ１２を構成するシリコン材料の結晶構造に存在する２種類の（１１１）面に沿う。したがって、酸化膜パターン４７ａ，４７ｂをマスクとして利用して行われるエッチング処理により外形が形成されるミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３、すなわち、ミラー部２１０、内フレーム２２０、櫛歯電極２１０ａ，２１０ｂ，２２１ａ，２２１ｂ，２２２ａ，２２２ｂ，２３２ａ，２３２ｂ、および外フレーム２３０の側面は、当該シリコン材料の結晶構造における（１１１）面に相当する。そのため、本実施形態によると、図８に示すような形状を有するマイクロミラー素子Ｘ２を製造することができるのである。
図２２Ａ〜図２６Ｃは、本発明の第５の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
図２２Ａ〜図２６Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
第５の実施形態に係るマイクロ構造体製造方法においては、まず、図２２Ａに示すような材料基板Ｓ１３を作製する。材料基板Ｓ１３は、シリコン層５１およびシリコン層５２よりなる積層構造を有する。
シリコン層５１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。
シリコン層５２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層５２におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層５２は、（１１１）面が層の面内方向に広がる結晶構造を有する。
シリコン層５１におけるＢドーパントの濃度は、シリコン層５２のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。好ましくは、シリコン層５１におけるドーパント濃度は、シリコン層５２におけるそれの１００倍以上である。
材料基板Ｓ１３の作製においては、まず、シリコン層５１より厚いシリコン層５１用の第１のシリコンウエハと、シリコン層５２と同一の厚さを有するシリコン層５２用の第２のシリコンウエハとを、直接接合する。接合においては、各ウエハの接合面を物理的に又は化学的に活性化させた後、必要に応じて加熱しつつ、両ウエハを張り合わせる。接合の後、第１のシリコンウエハを化学機械研磨（ＣＭＰ）法により研磨し、所望の厚さを有するシリコン層５１を形成する。ＣＭＰ法によると、シリコン層５１について、高精度な厚さ寸法を実現することができる。このようにして、図２２Ａに示す材料基板Ｓ１３を作製する。
本実施形態においては、次に、図２２Ｂに示すように、シリコン層５２の表面に酸化膜５４’を形成する。酸化膜５４’は、ＣＶＤ法により二酸化ケイ素をシリコン層５２上に成膜することにより形成することができる。或は、酸化膜５４’は、熱酸化法（加熱温度：例えば９００℃）によりシリコン層５２の表面を酸化することにより形成することができる。
次に、図２２Ｃおよび図２２Ｄに示すように、材料基板Ｓ１３と、別途作製された材料基板Ｓ１４とを接合する。材料基板Ｓ１４は、シリコン層５３と、二酸化ケイ素よりなる酸化膜５４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜５４’’を形成することにより、作製することができる。酸化膜５４’’の厚さは例えば０．１〜１μｍである。酸化膜５４’と酸化膜５４’’は、図２２Ｄに示すように、一体となって絶縁層５４となる。絶縁層５４の厚さは例えば０．２〜２μｍである。
次に、図２３Ａに示すように、シリコン層５３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層５１，５２，５３および絶縁層５４よりなる積層構造を有する材料基板Ｓ１５が作製される。材料基板Ｓ１５において、シリコン層５１の厚さは上述のように例えば１〜５μｍであり、シリコン層５２の厚さは例えば５０〜１００μｍであり、シリコン層５３の厚さは例えば５０〜１００μｍであり、絶縁層５４の厚さは上述のように例えば０．２〜２μｍである。
次に、図２３Ｂに示すように、材料基板Ｓ１５のシリコン層５３の表面に保護膜５３ａを形成する。保護膜５３ａは、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば０．１〜１μｍの厚さを有する。保護膜５３ａにおけるドーパントの濃度は、シリコン層５３のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。このような保護膜５３ａは、シリコン層５３表面に対する不純物イオン注入または不純物熱拡散により形成することができる。
次に、図２３Ｃに示すように、材料基板Ｓ１５の所定の箇所に、シリコン層５１，５２を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層５１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。
次に、図２３Ｄに示すように、絶縁層５４においてホールＨ’に露出する箇所を除去することにより、シリコン層５１，５２に加えて絶縁層５４を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。
次に、図２４Ａに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層５１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
次に、図２４Ｂに示すように、シリコン層５１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ１５に埋設されたプラグＰ５，Ｐ６が形成されることとなる。
次に、図２４Ｃに示すように、シリコン層５１上にミラー面１１１を形成し、保護膜５３ａ上には外部接続用の電極パッド５５（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド５５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
次に、図２４Ｄに示すように、シリコン層５１上に酸化膜パターン５６ａを形成し、保護膜５３ａ上には酸化膜パターン５６ｂを形成する。酸化膜パターン５６ａは、後出の図２６Ａに示す工程にて、材料基板Ｓ１５においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン５６ｂは、後出の図２６Ｂに示す工程にて、材料基板Ｓ１５において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
次に、図２５Ａに示すように、材料基板Ｓ１５に対して酸化膜パターン５６ａの上方からレジストパターン５６ｃを形成する。レジストパターン５６ｃは、次の図２５Ｂに示す工程にて、シリコン層５１においてトーションバーＴ１〜Ｔ３へと加工される箇所をマスクするためのものである。
次に、図２５Ｂに示すように、レジストパターン５６ｃをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。本エッチングは、シリコン層５１，５２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層５１の面内方向に離隔する一対の側面を有し、且つ、シリコン層５２に接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層５１に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。本エッチング処理の後、レジストパターン５６ｃは除去する。
次に、図２５Ｃに示すように、ウエットエッチング法により、シリコン層５２に対してエッチング処理を施す。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。本エッチングにより、シリコン層５２においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
本エッチング処理では、シリコン層５１ないしプレトーションバーＴ１’〜Ｔ３’に対するエッチングの速度は、シリコン層５２を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。シリコン層５２の（１１１）面は面内方向に広がっている。そのため、プレトーションバーＴ１’〜Ｔ３’を残しつつ、当該プレトーションバーＴ１’〜Ｔ３’と絶縁層５４の間のシリコン層５２を、エッチング液が図面横方向に侵食することにより適切に除去することができる。
また、保護膜５３ａに対するエッチングの速度は、シリコン層５２を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。したがって、本エッチング処理において、保護膜５３ａは、シリコン層５３が侵食されるのを防止することができる。
次に、図２５Ｄに示すように、保護膜５６ｄを形成する。保護膜５６ｄは、次の図２６Ａに示す工程にて、主にトーションバーＴ１〜Ｔ３を保護するためのものであり、ＣＶＤ法により二酸化ケイ素を成膜することにより形成される。
次に、図２６Ａに示すように、酸化膜パターン５６ａをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
次に、図２６Ｂに示すように、酸化膜パターン５６ｂをマスクとして、ＤＲＩＥにより、シリコン層５３の側から絶縁層５４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
次に、図２６Ｃに示すように、酸化膜パターン５６ａ，５６ｂ、および、絶縁層５４において露出している箇所をエッチング除去する。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、マイクロミラー素子Ｘ１が製造される。本実施形態では、図２２Ａを参照して上述した材料基板Ｓ１３の作製過程において、高精度な厚さ寸法を有するシリコン層５１を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層５１から当該シリコン層５１と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
本実施形態において形成されるミラー部Ｍは、シリコン層５１に由来してトーションバーＴ１に連続する部位と、シリコン層５２に由来する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層５１に由来してトーションバーＴ１に連続する部位と、シリコン層５２に由来する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
また、内フレームＦ２は、シリコン層１１に由来してトーションバーＴ３に連続する部位と、シリコン層５２に由来する部位と、シリコン層５３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ５を介して電気的に接続されている。外フレームＦ３は、シリコン層５１に由来してトーションバーＴ３に連続する部位と、シリコン層５２に由来する部位と、シリコン層５３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ６を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）においてシリコン層５３に由来する部位と、外フレームＦ３（外フレーム１３０）においてシリコン層５３に由来する部位とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ５またはプラグＰ６を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ５を設けない場合、内フレームＦ２においてシリコン層５３に由来する部位と、外フレームＦ３においてシリコン層５３に由来する部位とを、電気的に分離することができる。
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
図２７Ａ〜図３１Ｃは、本発明の第６の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
図２７Ａ〜図３１Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
第６の実施形態に係るマイクロ構造体製造方法においては、まず、図２７Ａに示すような材料基板Ｓ１６を用意する。材料基板Ｓ１６は、シリコン層６１、シリコン層６２、および絶縁層６３よりなる積層構造を有する。
シリコン層６１，６２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば５０〜１００μｍの厚さを有する。シリコン層６１，６２におけるＢドーパントの濃度は、例えば１×１０１７〜１×１０１８ａｔｏｍ／ｃｍ３である。また、シリコン層６１は、（１１１）面が層の面内方向に広がる結晶構造を有する。
次に、図２７Ｂに示すように、材料基板Ｓ１６の所定の箇所に、シリコン層６１を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層６１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。
次に、図２７Ｃに示すように、絶縁層６３においてホールＨ’に露出する箇所を除去することにより、シリコン層６１に加えて絶縁層６３を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。
次に、図２７Ｄに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層６１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
次に、図２８Ａに示すように、シリコン層６１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ１６に埋設されたプラグＰ７，Ｐ８が形成されることとなる。
次に、図２８Ｂに示すように、シリコン層６１上に酸化膜パターン６６ａを形成する。酸化膜パターン６６ａは、次の図２８Ｃに示す工程にて、材料基板Ｓ１６におてミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
次に、図２８Ｃに示すように、酸化膜パターン６６ａをマスクとして、ＤＲＩＥにより、シリコン層６１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、形成すべきトーションバーＴ１〜Ｔ３の厚さに応じて適宜決定される。本エッチングは、シリコン層６１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、酸化膜パターン６６ａを除去する。
次に、図２８Ｄに示すように、シリコン層６１，６２の表面に保護膜６１ａ，６２ａを形成する。保護膜６１ａ，６２ａは、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば０．１〜１μｍの厚さを有する。保護膜６１ａ，６２ａにおけるドーパントの濃度は、シリコン層６１，６２のそれより高く、例えば１×１０１９ａｔｏｍ／ｃｍ３以上である。このような保護膜６１ａ，６２ａは、シリコン層６１，６２表面に対する不純物熱拡散により形成することができる。
次に、図２９Ａに示すように、保護膜６１ａ上にミラー面１１１を形成し、保護膜６２ａ上には外部接続用の電極パッド６５（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド６５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
次に、図２９Ｂに示すように、材料基板Ｓ１６に対してミラー部１１１の上方から酸化膜パターン６６ｂを形成し、電極パッド６５の上方から酸化膜パターン６６ｃを形成する。酸化膜パターン６６ｂは、後出の図３０Ｃに示す工程にて、材料基板Ｓ１６においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン６６ｃは、後出の図３１Ｂに示す工程にて、材料基板Ｓ１６において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
次に、図２９Ｃに示すように、材料基板Ｓ１６に対して酸化膜パターン６６ｂの上方からレジストパターン６６ｄを形成する。レジストパターン６６ｄは、次の図３０Ａに示す工程にて、シリコン層６１においてトーションバーＴ１〜Ｔ３へと加工される箇所をマスクするためのものである。
次に、図３０Ａに示すように、レジストパターン６６ｄをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。本エッチングは、シリコン層６１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、トーションバーＴ１〜Ｔ３の側面が形成される。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。本エッチング処理の後、レジストパターン６６ｄは除去する。
次に、図３０Ｂに示すように、ウエットエッチング法により、シリコン層６１に対してエッチング処理を施す。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
本エッチング処理では、保護膜６１ａに対するエッチングの速度は、シリコン層６１を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。シリコン層６１の（１１１）面は面内方向に広がっている。そのため、保護膜６１ａがウエットエッチングストップ膜として機能し、シリコン層６１においてトーションバーＴ１〜Ｔ３へと加工されるべき箇所と絶縁層６３との間のシリコン材料を、エッチング液が図面横方向に侵食することにより適切に除去するのである。シリコン層６１を構成するシリコン結晶材料の（１１１）面は、それに垂直する方向において、エッチングストップ機能を有する。その結果、本エッチング処理においては、トーションバーＴ１〜Ｔ３が適切に形成される。
また、保護膜６２ａに対するエッチング速度は、シリコン層６１を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチング速度よりも極めて遅い。したがって、本エッチング処理において、保護膜６２ａは、シリコン層６２が侵食されるのを防止することができる。
次に、図３０Ｃに示すように、保護膜６６ｅを形成する。保護膜６６ｅは、次の図３１Ａに示す工程にて、主にトーションバーＴ１〜Ｔ３を保護するためのものであり、ＣＶＤ法により二酸化ケイ素を成膜することにより形成される。
次に、図３１Ａに示すように、酸化膜パターン６６ｂをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
次に、図３１Ｂに示すように、酸化膜パターン６６ｃをマスクとして、ＤＲＩＥにより、シリコン層６２の側から絶縁層６３に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
次に、図３１Ｃに示すように、酸化膜パターン６６ｂ，６６ｃ、保護膜６６ｅ、および、絶縁層６３において露出している箇所をエッチング除去する。
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および、外フレームＦ３が形成される。すなわち、マイクロミラー素子Ｘ１が製造される。
本実施形態では、図２８Ｃを参照して上述したシリコン層６１に対するエッチング処理において、形成すべきトーションバーＴ１〜Ｔ３の厚さに対応した深さまで高精度にシリコン材料をエッチング除去できる。当該エッチング処理におけるエッチング深さは比較的浅いからである。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、深さ寸法について高精度なエッチングにより厚さが規定されるので、高精度の厚さ寸法を有するのである。
本実施形態において形成されるミラー部Ｍは、シリコン層６１に由来してトーションバーＴ１に連続する部位を有し、内フレームＦ１は、シリコン層６１に由来してトーションバーＴ１に連続する部位を有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
また、内フレームＦ２は、シリコン層６１に由来してトーションバーＴ３に連続する部位と、シリコン層６２に由来する部位とを有する。これら２つの部位は、導電性を有し、且つ、プラグＰ７を介して電気的に接続されている。外フレームＦ３は、シリコン層６１に由来してトーションバーＴ３に連続する部位と、シリコン層６２に由来する部位とを有する。これら２つの部位は、導電性を有し、且つ、プラグＰ８を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）と、外フレームＦ３（外フレーム１３０）とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ７またはプラグＰ８を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ７を設けない場合、内フレームＦ２においてシリコン層６２に由来する部位と、外フレームＦ３においてシリコン層６２に由来する部位とを、電気的に分離することができる。
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。すなわち、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【図１】
2004103892.tif 000003
【図２】
2004103892.tif 000004
2004103892.tif 000005
2004103892.tif 000006
2004103892.tif 000007
2004103892.tif 000008
2004103892.tif 000009
【図８】
2004103892.tif 000010
2004103892.tif 000011
2004103892.tif 000012
2004103892.tif 000013
2004103892.tif 000014
2004103892.tif 000015
2004103892.tif 000016
2004103892.tif 000017
2004103892.tif 000018
2004103892.tif 000019
2004103892.tif 000020
2004103892.tif 000021
2004103892.tif 000022
2004103892.tif 000023
2004103892.tif 000024
2004103892.tif 000025
2004103892.tif 000026
2004103892.tif 000027
2004103892.tif 000028
2004103892.tif 000029
2004103892.tif 000030
2004103892.tif 000031
2004103892.tif 000032
2004103892.tif 000033
【図３２】
2004103892.tif 000034
【図３３】
2004103892.tif 000035
【図３４】
2004103892.tif 000036
2004103892.tif 000037
【手続補正書】
【提出日】平成17年4月5日(2005.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【特許請求の範囲】
【請求項１】  薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層、および、前記薄肉部の厚さに相当する厚さを有する第２導体層、よりなる積層構造を含む材料基板に対し、前記第１導体層の側から第１エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第２エッチング処理により、前記第１導体層において前記プレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２】  前記第１エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項１に記載のマイクロ構造体の製造方法。
【請求項３】  前記第２エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである、請求項１に記載のマイクロ構造体の製造方法。
【請求項４】  前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項３に記載のマイクロ構造体の製造方法。
【請求項５】  前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる、請求項１に記載のマイクロ構造体の製造方法。
【請求項６】  薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、前記薄肉部の厚さに相当する厚さを有して前記第１導体層に接する第２導体層と、第３導体層と、当該第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、前記第２導体層にて薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、前記第１導体層の側から第１エッチング処理を行うための工程と、
前記第２マスクパターンを除去した後、前記材料基板に対して前記第１マスクパターンを介して前記第１導体層の側から第２エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層および前記絶縁層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第３エッチング処理により、前記第１導体層において前記プレ薄肉部に接する箇所を除去するための工程と、
第４エッチング処理により、前記絶縁層において前記プレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項７】  前記第２エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項６に記載のマイクロ構造体の製造方法。
【請求項８】  前記第３エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである、請求項６に記載のマイクロ構造体の製造方法。
【請求項９】  前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項８に記載のマイクロ構造体の製造方法。
【請求項１０】  前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う、請求項６に記載のマイクロ構造体の製造方法。
【請求項１１】  前記第３導体層は、当該第３導体層の面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる、請求項１０に記載のマイクロ構造体の製造方法。
【請求項１２】  前記第１導体層の側からのエッチング処理により、前記第１導体層、前記第２導体層、および前記絶縁層を貫通して前記第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項６に記載のマイクロ構造体の製造方法。
【請求項１３】  第１薄肉部および第２薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、前記第１薄肉部の厚さに相当する厚さを有して前記第１導体層に接する第２導体層と、前記第２薄肉部の厚さに相当する厚さを有する第３導体層と、当該第３導体層に接する第４導体層と、前記第２導体層および前記第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、前記第２導体層にて第１薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、前記第１導体層の側から第１エッチング処理を行うための工程と、
前記材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第３マスクパターン、および、前記第３導体層にて第２薄肉部へと加工される箇所に対応する第４導体層の一部をマスクするための第４マスクパターンを介して、前記第４導体層の側から第２エッチング処理を行うための工程と、
前記第２マスクパターンを除去した後、前記材料基板に対して前記第１マスクパターンを介して前記第１導体層の側から第３エッチング処理を行うことにより、前記第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して前記第１導体層および前記絶縁層に接する第１プレ薄肉部を形成するための工程と、
前記第４マスクパターンを除去した後、前記材料基板に対して前記第３マスクパターンを介して前記第４導体層の側から第４エッチング処理を行うことにより、前記第３導体層において、当該第３導体層の面内方向に離隔する一対の側面を有して前記第４導体層および前記絶縁層に接する第２プレ薄肉部を形成するための工程と、
第５エッチング処理により、前記第１導体層において前記第１プレ薄肉部に接する箇所を除去し、且つ、前記第４導体層において前記第２プレ薄肉部に接する箇所を除去するための工程と、
第６エッチング処理により、前記絶縁層において前記第１プレ薄肉部に接する箇所を除去して第１薄肉部を形成し、且つ、前記絶縁層において前記第２プレ薄肉部に接する箇所を除去して第２薄肉部を形成するための工程と、を含む、マイクロ構造体の製造方法。
【請求項１４】  前記第３エッチング処理は、前記第１導体層および前記第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングであり、且つ、前記第４エッチング処理は、前記第４導体層および前記第３導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１５】  前記第５エッチング処理は、前記第２導体層よりも第１導体層において高いエッチング速度を示し且つ前記第３導体層よりも第４導体層において高いエッチング速度を示すウエットエッチングである、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１６】  前記第１導体層、前記第２導体層、前記第３導体層、および前記第４導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高く、且つ、当該第３導体層におけるドーパント濃度は、当該第４導体層におけるドーパント濃度より高い、請求項１５に記載のマイクロ構造体の製造方法。
【請求項１７】  前記第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う、請求項１３に記載のマイクロ構造体の製造方法。
【請求項１８】  前記第４導体層は、当該第４導体層の面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、前記第３マスクパターンの輪郭の少なくとも一部は、前記第４導体層における当該２つの（１１１）面に沿う、請求項１７に記載のマイクロ構造体の製造方法。
【請求項１９】  薄肉部を有するマイクロ構造体を製造するための方法であって、
前記薄肉部の厚さに相当する厚さを有する第１導体層、および、第２導体層よりなる積層構造を含む材料基板に対し、前記第１導体層にて薄肉部へと加工される箇所をマスクするためのマスクパターンを介して前記第１導体層の側から第１エッチング処理を行うことにより、前記第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有して前記第２導体層に接するプレ薄肉部を形成するための工程と、
前記第１導体層の側からの第２エッチング処理により、第２導体層において前記プレ薄肉部と接する箇所を除去するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２０】  前記第２エッチング処理は、前記第１導体層よりも第２導体層において高いエッチング速度を示すウエットエッチングである、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２１】  前記第１導体層および前記第２導体層は導電性シリコン材料よりなり、当該第１導体層におけるドーパント濃度は、当該第２導体層におけるドーパント濃度より高い、請求項２０に記載のマイクロ構造体の製造方法。
【請求項２２】  前記第２導体層は、当該第２導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２３】  前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層に接する第３導体層と、を更に含む積層構造を有する、請求項１９に記載のマイクロ構造体の製造方法。
【請求項２４】  前記第１導体層の側からのエッチング処理により、前記第１導体層、前記第２導体層、および前記絶縁層を貫通して前記第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項２３に記載のマイクロ構造体の製造方法。
【請求項２５】  薄肉部を有するマイクロ構造体を製造するための方法であって、
第１導体層と、第２導体層と、当該第１導体層および第２導体層の間の絶縁層と、からなる積層構造を有する材料基板に対し、前記第１導体層にて薄肉部へと加工される箇所をマスクするための部位を有する第１マスクパターンを介して前記第１導体層の側から前記絶縁層までの途中まで第１エッチング処理を行うことにより、前記第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有するプレ薄肉部を形成するための工程と、
前記プレ薄肉部を含む前記第１導体層の表面に、ウエットエッチングストップ膜を形成するための工程と、
ドライエッチングにより、前記プレ薄肉部をマスクするための部位を有する第２マスクパターンを介して、前記第１導体層の側から前記絶縁層に至るまで第２エッチング処理を行うための工程と、
ウエットエッチングにより、前記第１導体層において前記プレ薄肉部と前記絶縁層との間に介在する箇所を除去するための工程と、を含む、マイクロ構造体の製造方法。
【請求項２６】  前記第１導体層および前記ウエットエッチングストップ膜は、導電性シリコン材料よりなり、当該ウエットエッチングストップ膜におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２７】  前記第１導体層は、当該第１導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２８】  前記第１導体層の側からのエッチング処理により、前記第１導体層および前記絶縁層を貫通して前記第２導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む、請求項２５に記載のマイクロ構造体の製造方法。
【請求項２９】  面内方向に広がる（１１０）面、および、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面、を有する結晶構造を有する導電性シリコン材料よりなる第１導体層と、当該第１導体層よりドーパント濃度の高い導電性シリコン材料よりなる第２導体層と、からなる積層構造を含む材料基板から形成されたマイクロ構造体であって、
前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第１導体層にて形成された第１部位、並びに、前記第２導体層にて形成され且つ前記第１部位と接する第２部位を、各々が含む複数の厚肉部と、
前記第２導体層にて形成されて露出し、且つ、選択された２つの厚肉部を連結する薄肉部と、を備える、マイクロ構造体。
【請求項３０】  前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、を更に含む積層構造を有し、当該第３導体層は、面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、少なくとも一つの前記厚肉部は、前記第３導体層における前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第３導体層にて形成された第３部位を更に含む、請求項２９に記載のマイクロ構造体。
【請求項３１】  前記絶縁層を貫通して前記第１部位、前記第２部位、および前記第３部位を電気的に接続するための導電連絡部を更に備える、請求項３０に記載のマイクロ構造体。
【請求項３２】  前記材料基板は、前記第１導体層とは反対の側にて前記第２導体層に接する絶縁層と、前記第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、前記絶縁層とは反対の側にて当該第３導体層と接する第４導体層と、を更に含む積層構造を有し、当該第４導体層は、面内方向に広がる（１１０）面と、前記第１導体層における前記２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有する導電性シリコン材料よりなり、当該第３導体層は、前記第４導体層よりドーパント濃度の高い導電性シリコン材料よりなり、少なくとも一つの前記厚肉部は、前記第３導体層にて形成された第３部位と、前記第４導体層の前記（１１０）面および前記２つの（１１１）面に沿う外郭を有して前記第４導体層にて形成された第４部位と、を更に含む、請求項２９に記載のマイクロ構造体。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、マイクロマシニング技術により作製されるマイクロミラー素子、加速度センサ素子、角速度センサ素子、および振動素子などのマイクロ構造体の製造方法、および、マイクロ構造体に関する。
【０００２】
【背景技術】
近年、様々な技術分野において、マイクロマシニング技術により形成される微小構造を有する素子の応用化が図られている。例えば光通信技術の分野においては、光反射機能を有する微小なマイクロミラー素子が注目されている。
【０００３】
光通信においては、光ファイバを媒体として光信号が伝送され、光信号の伝送経路を或るファイバから他のファイバへと切換えるためには、一般に、いわゆる光スイッチング装置が使用される。良好な光通信を達成するうえで光スイッチング装置に求められる特性としては、切換え動作における、大容量性、高速性、高信頼性などが挙げられる。これらの観点より、光スイッチング装置としては、マイクロマシニング技術により作製されるマイクロミラー素子を組み込んだものに対する期待が高まっている。マイクロミラー素子によると、光スイッチング装置における入力側の光伝送路と出力側の光伝送路との間で、光信号を電気信号に変換せずに光信号のままでスイッチング処理を行うことができ、上掲の特性を得るうえで好適だからである。
【０００４】
マイクロミラー素子は、光を反射するためのミラー面を備え、当該ミラー面の揺動により光の反射方向を変化させることができる。ミラー面を揺動するために静電力を利用する静電駆動型のマイクロミラー素子が、多くの光学装置で採用されている。静電駆動型マイクロミラー素子は、いわゆる表面マイクロマシニング技術により製造されるマイクロミラー素子と、いわゆるバルクマイクロマシニング技術により製造されるマイクロミラー素子とに大きく２つに類別することができる。
【０００５】
表面マイクロマシニング技術では、基板上において、各構成部位に対応する材料薄膜を所望のパターンに加工し、このようなパターンを順次積層することにより、支持体、ミラー面および電極部など、素子を構成する各部位や、後に除去される犠牲層を形成する。
【０００６】
一方、バルクマイクロマシニング技術では、材料基板自体をエッチングすることにより支持体やミラー部などを所望の形状に成形し、必要に応じてミラー面や電極を薄膜形成する。バルクマイクロマシニング技術については、例えば、特開平１０−１９０００７号公報、特開平１０−２７０７１４号公報、特開平２０００−３１５０２号公報に開示されている。
【０００７】
マイクロミラー素子に要求される技術的事項の一つとして、光反射を担うミラー面の平面度が高いことが挙げられる。しかしながら、表面マイクロマシニング技術によると、最終的に形成されるミラー面が薄いため、ミラー面が湾曲し易く、高平面度が保証されるのは、ミラー面のサイズにおいて一辺の長さが５０μｍ程度のものに限られる。
【０００８】
これに対して、バルクマイクロマシニング技術によると、相対的に分厚い材料基板自体をエッチング技術により削り込んでミラー部を構成し、このミラー部上にミラー面を設けるため、より広面積のミラー面であっても、その剛性を確保することができる。その結果、充分に高い光学的平面度を有するミラー面を形成することが可能となる。したがって、特に一辺の長さが１００μｍ以上のミラー面が必要とされるマイクロミラー素子の製造においては、バルクマイクロマシニング技術が広く採用されている。
【０００９】
図３２は、バルクマイクロマシニング技術により作製された従来の静電駆動型マイクロミラー素子の一例としての、マイクロミラー素子４００の一部省略分解斜視図である。マイクロミラー素子４００は、ミラー基板４１０とベース基板４２０とがスペーサ（図示略）を介して積層された構造を有する。ミラー基板４１０は、ミラー部４１１と、内フレーム４１２と、外フレーム４１３とを有する。ミラー部４１１と内フレーム４１２は、一対のトーションバー４１４により連結されている。内フレーム４１２と外フレーム４１３は、一対のトーションバー４１５により連結されている。一対のトーションバー４１４は、内フレーム４１２に対するミラー部４１１の回転動作の軸心を規定する。一対のトーションバー４１５は、外フレーム４１３に対する内フレーム４１２およびこれに伴うミラー部４１１の回転動作の軸心を規定する。
【００１０】
ミラー部４１１の裏面には、一対の平板電極４１１ａ，４１１ｂが設けられており、表面には、光を反射するためのミラー面（図示略）が設けられている。また、内フレーム４１２の裏面には、一対の平板電極４１２ａ，４１２ｂが設けられている。
【００１１】
ベース基板４２０には、ミラー部４１１の平板電極４１１ａ，４１１ｂに対向するように、平板電極４２０ａ，４２０ｂが設けられており、内フレーム４１２の平板電極４１２ａ，４１２ｂに対向するように、平板電極４２０ｃ，４２０ｄが設けられている。従来のマイクロミラー素子においては、駆動手法として、このような平板電極を用いて静電力を発生させる手法が採用される場合が多い。
【００１２】
このような構成においては、例えば、ミラー部４１１の平板電極４１１ａを正に帯電させた状態において、ベース基板４２０の平板電極４２０ａを負に帯電させると、平板電極４１１ａと平板電極４２０ａの間に静電引力が発生し、ミラー部４１１は、一対のトーションバー４１４を捩りながら矢印Ｍ１の方向に揺動する。
【００１３】
一方、例えば、内フレーム４１２の平板電極４１２ａを正に帯電させた状態において、ベース基板４２０の平板電極４２０ｃを負に帯電させると、平板電極４１２ａと平板電極４２０ｃの間に静電引力が発生し、内フレーム４１２は、ミラー部４１１を伴って、一対のトーションバー４１５を捩りながら矢印Ｍ２方向に揺動する。図３３は、このような回転駆動により、内フレーム４１２およびこれに伴うミラー部４１１が、外フレーム４１３に対して傾斜角度θまで変位した状態を表す。
【００１４】
マイクロミラー素子４００に採用されている平板電極構造にあっては、ベース基板４２０に設けられた平板電極４２０ａ，４２０ｂ，４２０ｃ，４２０ｄにより、平板電極４１１ａ，４１１ｂを備えたミラー部４１１や平板電極４１２ａ，４１２ｂを備えた内フレーム４１２を引き込むような駆動をするため、その駆動においては、電極間に印加する電圧について引き込み電圧（Pull-in Voltage）が存在する。引き込み電圧以上の電圧を所定の電極間に印加すると、回転駆動の途中においてベース基板４２０に対するミラー部４１１や内フレーム４１２の接近速度が急激に増大する現象が生じ、ミラー部４１１の傾斜角度を適切に制御できないという問題が発生する場合がある。この問題は、特に大きな傾斜角度（約５°以上）を達成する場合、すなわちトーションバーの捩れの程度が大きい場合に顕著となる。
【００１５】
このような不具合を解決すべく、平板電極構造に代えて、櫛歯電極構造により、マイクロミラー素子を駆動する手法が提案されている。図３４は、櫛歯電極構造を採用した従来のマイクロミラー素子５００の一部省略斜視図である。
【００１６】
マイクロミラー素子５００は、上面または下面にミラー面（図示略）が設けられたミラー部５１０と、内フレーム５２０と、外フレーム５３０（一部省略）とを有し、各々に、櫛歯電極が一体的に形成されている。具体的には、ミラー部５１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極５１０ａ，５１０ｂが形成されている。内フレーム５２０には、櫛歯電極５１０ａ，５１０ｂに対応して一対の櫛歯電極５２０ａ，５２０ｂが内方に延びて形成されているとともに、一対の櫛歯電極５２０ｃ，５２０ｄが外方に延びて形成されている。外フレーム５３０には、櫛歯電極５２０ｃ，５２０ｄに対応して、一対の櫛歯電極５３０ａ，５３０ｂが内方に延びて形成されている。また、ミラー部５１０と内フレーム５２０は、一対のトーションバー５４０により連結されており、内フレーム５２０と外フレーム５３０は、一対のトーションバー５５０により連結されている。一対のトーションバー５４０は、内フレーム５２０に対するミラー部５１０の回転動作の軸心を規定し、一対のトーションバー５５０は、外フレーム５３０に対する内フレーム５２０およびこれに伴うミラー部５１０の回転動作の軸心を規定している。
【００１７】
このような構成のマイクロミラー素子５００においては、静電力を発生させるために近接して設けられた一組の櫛歯電極、例えば櫛歯電極５１０ａおよび櫛歯電極５２０ａは、電圧非印加時には、図３５Ａに示すように、上下２段に分かれた状態にある。そして、電圧印加時には、図３５Ｂに示すように、櫛歯電極５２０ａが櫛歯電極５１０ａを引き入れ、これによりミラー部５１０が駆動される。より具体的には、図３４において、例えば、櫛歯電極５１０ａを正に帯電させ、且つ、櫛歯電極５２０ａを負に帯電させると、ミラー部５１０が、一対のトーションバー５４０を捩りながらＭ３の方向に揺動する。一方、櫛歯電極５２０ｃを正に帯電させ、且つ、櫛歯電極５３０ａを負に帯電させると、内フレーム５２０は、一対のトーションバー５５０を捩りながらＭ４の方向に揺動する。
【００１８】
櫛歯電極構造によると、電極間に生ずる静電力の作用方向は、ミラー部５１０の揺動方向に対して略直交するように設定されている。したがって、ミラー部５１０の駆動の際には、静電力作用方向の電極間距離は略一定であり、引込みによる櫛歯電極の接触が起こりにくい。そのため、ミラー部５１０について、大きな傾斜角度を適切に達成することが可能となる。
【００１９】
マイクロミラー素子５００では、ミラー部５１０および内フレーム５２０の回転動作に伴って櫛歯（電極）が変位するため、ミラー部５１０および内フレーム５２０の傾斜角度に見合った充分な厚さを有する櫛歯電極を形成しておく必要がある。例えば、ミラー部５１０の胴体部５１１の長さＤが１ｍｍである場合、ミラー部５１０を内フレーム５２０に対して、一対のトーションバー５４０により規定される軸心まわりに５°傾斜させると、胴体端部５１１’の一方は４４μｍ沈み込む。そのため、ミラー部５１０に形成する櫛歯電極５１０ａ，５１０ｂの厚さＴは、少なくとも４４μｍ以上である必要がある。
【００２０】
一方、小さな印加電圧により大きな傾斜角度を得るという観点からは、捩り抵抗を有するトーションバー５４０，５５０については、薄肉に形成するのが好ましい。しかしながら、従来のマイクロミラー素子５００では、トーションバー５４０，５５０は、ミラー部５１０、内フレーム５２０および外フレーム５３０を構成する材料基板と同一の厚さに形成されており、分厚い。例えば、上述のように櫛歯電極５１０ａ，５１０ｂの厚さＴを４４μｍ以上に設計すると、ミラー部５１０とともに、トーションバー５４０，５５０の厚さも４４μｍ以上となってしまう。このような分厚いトーションバー５４０，５５０であると、これらを捩るために櫛歯電極間に発生させるべき静電力は大きくなり、その結果、駆動電圧も大きくなってしまう。また、従来の技術においては、トーションバー５４０，５５０の幅寸法を変更することにより、トーションバー５４０，５５０の捩れ抵抗力を調節しているが、幅方向の設計変更だけでは、適切な捩れ抵抗力を設定するのには充分でない場合が多い。
【００２１】
このように、バルクマイクロマシニング技術により作製されるマイクロ構造体では、材料基板においてエッチング成形される種々の構造部において、異なる厚さないし高さが要求される場合がある。しかしながら、従来のバルクマイクロマシニング技術においては、厚い構造部すなわち厚肉部に一体的に接続する薄い構造部すなわち薄肉部を、厚さ寸法について高精度に形成するのは困難である。
【００２２】
【発明の開示】
本発明は、このような事情のもとで考え出されたものであって、厚さ寸法について高精度に形成された薄肉部を有するマイクロ構造体の製造方法、および、これにより製造されるマイクロ構造体、を提供することを目的とする。
【００２３】
本発明の第１の側面によると、薄肉部を有するマイクロ構造体を製造するための方法が提供される。この製造方法は、第１導体層、および、薄肉部の厚さに相当する厚さを有する第２導体層、よりなる積層構造を含む材料基板に対し、第１導体層の側から第１エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第２エッチング処理により、第１導体層においてプレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む。
【００２４】
第１の側面において、好ましくは、第１エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
【００２５】
好ましくは、第２エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
【００２６】
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる。
【００２７】
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面または（１００）面を有する結晶構造を有するシリコン材料よりなる。
【００２８】
本発明の第２の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、第１導体層と、薄肉部の厚さに相当する厚さを有して第１導体層に接する第２導体層と、第３導体層と、当該第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、第２導体層にて薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、第１導体層の側から第１エッチング処理を行うための工程と、第２マスクパターンを除去した後、材料基板に対して第１マスクパターンを介して第１導体層の側から第２エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層および絶縁層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第３エッチング処理により、第１導体層においてプレ薄肉部に接する箇所を除去するための工程と、第４エッチング処理により、絶縁層においてプレ薄肉部に接する箇所を除去して薄肉部を形成するための工程と、を含む。
【００２９】
本発明の第２の側面において、好ましくは、第２エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
【００３０】
好ましくは、第３エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
【００３１】
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う。
【００３２】
好ましくは、第３導体層は、当該第３導体層の面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなる。
【００３３】
好ましくは、第１導体層の側からのエッチング処理により、第１導体層、第２導体層、および絶縁層を貫通して第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
【００３４】
本発明の第３の側面によると、第１薄肉部および第２薄肉部を有するマイクロ構造体を製造するための方法が提供される。この製造方法は、第１導体層と、第１薄肉部の厚さに相当する厚さを有して第１導体層に接する第２導体層と、第２薄肉部の厚さに相当する厚さを有する第３導体層と、当該第３導体層に接する第４導体層と、第２導体層および第３導体層の間の絶縁層と、からなる積層構造を含む材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第１マスクパターン、および、第２導体層にて第１薄肉部へと加工される箇所に対応する第１導体層の一部をマスクするための第２マスクパターンを介して、第１導体層の側から第１エッチング処理を行うための工程と、材料基板に対し、当該材料基板にて厚肉部へと加工される箇所をマスクするための部位を有する第３マスクパターン、および、第３導体層にて第２薄肉部へと加工される箇所に対応する第４導体層の一部をマスクするための第４マスクパターンを介して、第４導体層の側から第２エッチング処理を行うための工程と、第２マスクパターンを除去した後、材料基板に対して第１マスクパターンを介して第１導体層の側から第３エッチング処理を行うことにより、第２導体層において、当該第２導体層の面内方向に離隔する一対の側面を有して第１導体層および絶縁層に接する第１プレ薄肉部を形成するための工程と、第４マスクパターンを除去した後、材料基板に対して第３マスクパターンを介して第４導体層の側から第４エッチング処理を行うことにより、第３導体層において、当該第３導体層の面内方向に離隔する一対の側面を有して第４導体層および絶縁層に接する第２プレ薄肉部を形成するための工程と、第５エッチング処理により、第１導体層において第１プレ薄肉部に接する箇所を除去し、且つ、第４導体層において第２プレ薄肉部に接する箇所を除去するための工程と、第６エッチング処理により、絶縁層において第１プレ薄肉部に接する箇所を除去して第１薄肉部を形成し、且つ、絶縁層において第２プレ薄肉部に接する箇所を除去して第２薄肉部を形成するための工程と、を含む。
【００３５】
本発明の第３の側面において、好ましくは、第３エッチング処理は、第１導体層および第２導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングであり、且つ、第４エッチング処理は、第４導体層および第３導体層において面内方向よりも厚さ方向に高いエッチング速度を示す異方性リアクティブイオンエッチングである。
【００３６】
好ましくは、第５エッチング処理は、第２導体層よりも第１導体層において高いエッチング速度を示し且つ第３導体層よりも第４導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層、第２導体層、第３導体層、および第４導体層は導電性シリコン材料よりなり、当該第２導体層におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高く、且つ、当該第３導体層におけるドーパント濃度は、当該第４導体層におけるドーパント濃度より高い。
【００３７】
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１０）面と、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第１マスクパターンの輪郭の少なくとも一部は、当該２つの（１１１）面に沿う。
【００３８】
好ましくは、第４導体層は、当該第４導体層の面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、第３マスクパターンの輪郭の少なくとも一部は、第４導体層における当該２つの（１１１）面に沿う。
【００３９】
本発明の第４の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、薄肉部の厚さに相当する厚さを有する第１導体層、および、第２導体層よりなる積層構造を含む材料基板に対し、第１導体層にて薄肉部へと加工される箇所をマスクするためのマスクパターンを介して第１導体層の側から第１エッチング処理を行うことにより、第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有して第２導体層に接するプレ薄肉部を形成するための工程と、第１導体層の側からの第２エッチング処理により、第２導体層においてプレ薄肉部と接する箇所を除去するための工程と、を含む。
【００４０】
本発明の第４の側面において、好ましくは、第２エッチング処理は、第１導体層よりも第２導体層において高いエッチング速度を示すウエットエッチングである。この場合、好ましくは、第１導体層および第２導体層は導電性シリコン材料よりなり、当該第１導体層におけるドーパント濃度は、当該第２導体層におけるドーパント濃度より高い。
【００４１】
好ましくは、第２導体層は、当該第２導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる。
【００４２】
好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層に接する第３導体層と、を更に含む積層構造を有する。
【００４３】
好ましくは、第１導体層の側からのエッチング処理により、第１導体層、第２導体層、および絶縁層を貫通して第３導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
【００４４】
本発明の第５の側面によると、薄肉部を有するマイクロ構造体を製造するための他の方法が提供される。この製造方法は、第１導体層と、第２導体層と、当該第１導体層および第２導体層の間の絶縁層と、からなる積層構造を有する材料基板に対し、第１導体層にて薄肉部へと加工される箇所をマスクするための部位を有する第１マスクパターンを介して第１導体層の側から絶縁層までの途中まで第１エッチング処理を行うことにより、第１導体層において、当該第１導体層の面内方向に離隔する一対の側面を有するプレ薄肉部を形成するための工程と、プレ薄肉部を含む第１導体層の表面に、ウエットエッチングストップ膜を形成するための工程と、ドライエッチングにより、プレ薄肉部をマスクするための部位を有する第２マスクパターンを介して、第１導体層の側から絶縁層に至るまで第２エッチング処理を行うための工程と、ウエットエッチングにより、第１導体層においてプレ薄肉部と絶縁層との間に介在する箇所を除去するための工程と、を含む。
【００４５】
本発明の第５の側面において、好ましくは、第１導体層およびウエットエッチングストップ膜は、導電性シリコン材料よりなり、当該ウエットエッチングストップ膜におけるドーパント濃度は、当該第１導体層におけるドーパント濃度より高い。
【００４６】
好ましくは、第１導体層は、当該第１導体層の面内方向に広がる（１１１）面を有する結晶構造を有するシリコン材料よりなる。
【００４７】
好ましくは、第１導体層の側からのエッチング処理により、第１導体層および絶縁層を貫通して第２導体層に至るホールを形成するための工程と、当該ホールに導電材料を充填することにより導電連絡部を形成するための工程と、を更に含む。
【００４８】
本発明の第６の側面によるとマイクロ構造体が提供される。このマイクロ構造体は、面内方向に広がる（１１０）面、および、当該（１１０）面に直交し且つ互いに交差する２つの（１１１）面、を有する結晶構造を有する導電性シリコン材料よりなる第１導体層と、当該第１導体層よりドーパント濃度の高い導電性シリコン材料よりなる第２導体層と、からなる積層構造を含む材料基板から形成されるものである。本マイクロ構造体は、（１１０）面および２つの（１１１）面に沿う外郭を有して第１導体層にて形成された第１部位、並びに、第２導体層にて形成され且つ第１部位と接する第２部位を、各々が含む複数の厚肉部と、第２導体層にて形成されて露出し、且つ、選択された２つの厚肉部を連結する薄肉部と、を備える。
【００４９】
本発明の第６の側面において、好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、を更に含む積層構造を有し、当該第３導体層は、面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有するシリコン材料よりなり、少なくとも一つの厚肉部は、第３導体層における（１１０）面および２つの（１１１）面に沿う外郭を有して第３導体層にて形成された第３部位を更に含む。
【００５０】
好ましくは、絶縁層を貫通して第１部位、第２部位、および第３部位を電気的に接続するための導電連絡部を更に備える。
【００５１】
好ましくは、材料基板は、第１導体層とは反対の側にて第２導体層に接する絶縁層と、第２導体層とは反対の側にて当該絶縁層と接する第３導体層と、絶縁層とは反対の側にて当該第３導体層と接する第４導体層と、を更に含む積層構造を有し、当該第４導体層は、面内方向に広がる（１１０）面と、第１導体層における２つの（１１１）面のいずれか一方と平行であり且つ互いに交差する２つの（１１１）面と、を有する結晶構造を有する導電性シリコン材料よりなり、当該第３導体層は、第４導体層よりドーパント濃度の高い導電性シリコン材料よりなり、少なくとも一つの厚肉部は、第３導体層にて形成された第３部位と、第４導体層の（１１０）面および２つの（１１１）面に沿う外郭を有して第４導体層にて形成された第４部位と、を更に含む。
【００５２】
【発明を実施するための最良の形態】
図１および図２は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子Ｘ１を表す。
【００５３】
マイクロミラー素子Ｘ１は、導電性シリコン材料層を含む所定の積層構造を有する材料基板からマイクロマシニング技術により形成されたものであり、ミラー部１１０と、これを囲む内フレーム１２０と、内フレーム１２０を囲む外フレーム１３０と、ミラー部１１０および内フレーム１２０を連結する一対の連結部１４０と、内フレーム１２０および外フレーム１３０を連結する一対の連結部１５０とを備える。図１には、材料基板の積層構造は表されていない。ミラー部１１０と内フレーム１２０との間の離隔距離、および、内フレーム１２０と外フレーム１３０と間の離隔距離は、例えば１０〜２００μｍである。一対の連結部１４０は、内フレーム１２０に対するミラー部１１０の回転動作の軸心を規定する。一対の連結部１５０は、外フレーム１３０に対する内フレーム１２０およびこれに伴うミラー部１１０の回転動作の軸心を規定する。これら連結部１４０，１５０は、両軸心が直交するように設けられている。図２では、連結部１４０，１５０よりも紙面手前方向に突き出る部位（後出のミラー面１１１を除く）が、ハッチングを付して表されている。
【００５４】
ミラー部１１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極１１０ａ，１１０ｂが一体成形されている。また、ミラー部１１０の上面には、ミラー面１１１が設けられている。
【００５５】
内フレーム１２０には、外方に延出する櫛歯電極１２１ａ，１２１ｂが一体的に成形されており、且つ、内方に延出する櫛歯電極１２２ａ，１２２ｂが一体的に成形されている。櫛歯電極１２２ａは、内フレーム１２０に対するミラー部１１０の回転動作時において櫛歯電極１１０ａの歯と櫛歯電極１２２ａの歯とが当接しないように、櫛歯電極１１０ａの下方に配設されている。同様に、櫛歯電極１２２ｂは、ミラー部１１０の回転動作時において櫛歯電極１１０ｂの歯と櫛歯電極１２２ｂの歯とが当接しないように、櫛歯電極１１０ｂの下方に配設されている。
【００５６】
外フレーム１３０には、内方に延出する櫛歯電極１３２ａ，１３２ｂが一体的に成形されている。櫛歯電極１３２ａは、外フレーム１３０に対する内フレーム１２０の回転動作時において、櫛歯電極１２１ａの歯と櫛歯電極１３２ａの歯とが当接しないように、櫛歯電極１２１ａの下方に配設されている。同様に、櫛歯電極１３２ｂは、内フレーム１２０の回転動作時において、櫛歯電極１２１ｂの歯と櫛歯電極１３２ｂの歯とが当接しないように、櫛歯電極１２１ｂの下方に配設されている。
【００５７】
各連結部１４０は、相互に離隔している２本のトーションバー１４１からなる。各トーションバー１４１は、ミラー部１１０および内フレーム１２０と接続し、これらよりも薄肉である。また、２本のトーションバー１４１の間隔は、内フレーム１２０の側からミラー部１１０の側にかけて次第に広くなっている。
【００５８】
各連結部１５０は、相互に離隔している２本のトーションバー１５１からなる。各トーションバー１５１は、内フレーム１２０および外フレーム１３０と接続し、これらよりも薄肉である。また、２本のトーションバー１５１の間隔は、外フレーム１３０の側から内フレーム１２０の側にかけて次第に広くなっている。
【００５９】
連結部１４０，１５０の形成位置、および、これらに含まれるトーションバー１４１，１５１の形状は、当該連結部１４０，１５０に求められる機械的特性、素子の駆動態様、および素子の製造方法に応じて、適宜設計される。
【００６０】
このように、マイクロミラー素子Ｘ１は、ミラー部１１０および内フレーム１２０よりも薄肉であって、ミラー部１１０および内フレーム１２０の間の導電経路を担い得る連結部１４０ないしトーションバー１４１を有し、且つ、内フレーム１２０および外フレーム１３０よりも薄肉であって、内フレーム１２０および外フレーム１３０の間の導電経路を担い得る連結部１５０ないしトーションバー１５１を有する。
【００６１】
図３Ａ〜図７Ｄは、本発明の第１の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
【００６２】
図３Ａ〜図７Ｄにおいては、図７Ｄに示すミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を、一の断面により表す。当該一の断面は、マイクロマシニングが施される材料基板（多層構造を有するウエハ）における単一のマイクロミラー素子形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面として表したものである。
【００６３】
図７Ｄにおいて、ミラー部Ｍは、ミラー部１１０の一部位に相当する。トーションバーＴ１は、トーションバー１４１に相当し、その延び方向に沿った断面により表されている。内フレームＦ１は、内フレーム１２０においてトーションバー１４１が接続している一部位に相当する。櫛歯電極Ｅ１は、櫛歯電極１１０ａ，１１０ｂ，１２１ａ，１２１ｂの一部に相当する。櫛歯電極Ｅ２は、櫛歯電極１２２ａ，１２２ｂ，１３２ａ，１３２ｂの一部に相当する。トーションバーＴ２は、トーションバー１４１，１５１に相当し、その延び方向に垂直な断面により表されている。内フレームＦ２は、内フレーム１２０においてトーションバー１５１が接続している一部位に相当する。トーションバーＴ３は、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。外フレームＦ３は、外フレーム１３０においてトーションバー１５１が接続している一部位に相当する。
【００６４】
第１の実施形態に係るマイクロ構造体製造方法においては、まず、図３Ａに示すような材料基板Ｓ１を作製する。材料基板Ｓ１は、シリコン層１１およびシリコン層１２よりなる積層構造を有する。
【００６５】
シリコン層１１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層１１におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層１１は、（１１０）面または（１００）面が層の面内方向に広がる結晶構造を有する。
【００６６】
シリコン層１２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層１２におけるＢドーパントの濃度は、シリコン層１１のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。好ましくは、シリコン層１２におけるドーパント濃度は、シリコン層１１におけるそれの１００倍以上である。
【００６７】
シリコン層１１，１２に対して導電性を付与するためには、ドーパントとしてＢに代えてＰやＳｂを採用することができる。シリコン材料に対する後出の導電性付与手段としても、Ｂに代えてＰやＳｂを採用することができる。
【００６８】
材料基板Ｓ１の作製においては、まず、シリコン層１１と同一の厚さを有するシリコン層１１用の第１のシリコンウエハと、シリコン層１２より厚いシリコン層１２用の第２のシリコンウエハとを、直接接合する。接合においては、各ウエハの接合面を物理的に又は化学的に活性化させた後、必要に応じて加熱しつつ、両ウエハを張り合わせる。接合の後、第２のシリコンウエハを化学機械研磨（ＣＭＰ）法により研磨し、所望の厚さを有するシリコン層１２を形成する。ＣＭＰ法によると、シリコン層１２について、高精度な厚さ寸法を実現することができる。シリコン材料に対する後出の研磨手法としても、ＣＭＰ法を採用することができる。このようにして、図３Ａに示す材料基板Ｓ１を作製する。
【００６９】
本実施形態においては、次に、図３Ｂに示すように、シリコン層１２の表面に酸化膜１４’を形成する。酸化膜１４’は、ＣＶＤ法により二酸化ケイ素をシリコン層１２上に成膜することにより形成することができる。或は、酸化膜１４’は、熱酸化法（加熱温度：例えば９００℃）によりシリコン層１２の表面を酸化することにより形成することができる。酸化膜１４’は、必要に応じて研磨してもよい。酸化膜１４’の厚さは、例えば０．１〜１μｍである。
【００７０】
次に、図３Ｃおよび図３Ｄに示すように、材料基板Ｓ１と、別途作製された材料基板Ｓ２とを接合する。材料基板Ｓ２は、シリコン層１３と、二酸化ケイ素よりなる酸化膜１４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜１４’’を形成することにより、作製することができる。酸化膜１４’’は、必要に応じて研磨してもよい。当該シリコンウエハ従ってシリコン層１３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。酸化膜１４’’の厚さは例えば０．１〜１μｍである。材料基板Ｓ１および材料基板Ｓ２の接合は、酸化膜１４’および酸化膜１４’’を介する所定の直接接合により達成される。酸化膜１４’と酸化膜１４’’は、図３Ｄに示すように、一体となって絶縁層１４となる。絶縁層１４の厚さは例えば０．２〜２μｍである。
【００７１】
次に、図４Ａに示すように、シリコン層１１およびシリコン層１３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層１１，１２，１３および絶縁層１４よりなる積層構造を有する材料基板Ｓ３が作製される。材料基板Ｓ３において、シリコン層１１の厚さは例えば５０〜１００μｍであり、シリコン層１２の厚さは上述のように例えば１〜５μｍであり、シリコン層１３の厚さは例えば５０〜１００μｍであり、絶縁層１４の厚さは上述のように例えば０．２〜２μｍである。
【００７２】
次に、図４Ｂに示すように、材料基板Ｓ３の所定の箇所に、シリコン層１１，１２を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層１１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥ（Deep Reactive Ion Etching）により、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。当該エッチング処理におけるマスクとしては、レジストパターンに代えて、酸化膜パターンや窒化膜パターンを採用してもよい。
【００７３】
ＤＲＩＥでは、エッチングと側壁保護とを交互に行うＢｏｓｃｈプロセスにおいて、良好なエッチング処理を行うことができる。後出のＤＲＩＥについても、このようなＢｏｓｃｈプロセスを採用することができる。
【００７４】
次に、図４Ｃに示すように、絶縁層１４においてホールＨ’に露出する箇所を除去することにより、シリコン層１１，１２に加えて絶縁層１４を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。ウエットエッチングを採用する場合、エッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。ドライエッチングを採用する場合、エッチングガスとしては、例えば、フッ化水素などを採用することができる。二酸化ケイ素よりなる酸化膜、酸化膜パターン、または絶縁層に対する後出の除去手法としても、このようなウエットエッチングやドライエッチングを採用することができる。
【００７５】
次に、図４Ｄに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層１１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
【００７６】
次に、図５Ａに示すように、シリコン層１１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ３に埋設されたプラグＰ１，Ｐ２が形成されることとなる。
【００７７】
次に、図５Ｂに示すように、シリコン層１１上にミラー面１１１を形成し、シリコン層１３上には外部接続用の電極パッド１５（図１および図２において図示せず）を形成する。
【００７８】
ミラー面１１１の形成においては、まず、スパッタリング法により、シリコン層１１に対して例えばＣｒ（５０ｎｍ）およびこれに続いてＡｕ（２００ｎｍ）を成膜する。次に、所定のマスクを介してこれら金属膜に対してエッチング処理を順次行うことにより、ミラー面１１１をパターン形成する。Ａｕに対するエッチング液としては、例えば、ヨウ化カリウム−ヨウ素水溶液を使用することができる。Ｃｒに対するエッチング液としては、例えば硝酸第二セリウムアンモニウム水溶液を使用することができる。
【００７９】
所定のパターン形状を有する電極パッド１５の形成手法は、ミラー面１１１の形成手法と同一である。
【００８０】
次に、図５Ｃに示すように、シリコン層１１上に酸化膜パターン１６ａを形成し、シリコン層１３上には酸化膜１６ｂを形成する。酸化膜パターン１６ａおよび酸化膜１６ｂの形成においては、まず、ＣＶＤ法により、シリコン層１１，１３の表面に、厚さが例えば１μｍとなるまで二酸化ケイ素を成膜する。これにより、シリコン層１３上には酸化膜１６ｂが形成される。次に、シリコン層１１上の酸化膜について、所定のレジストパターンをマスクとしたエッチングによりパターニングする。このパターニングにおけるエッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。後出の酸化膜パターンについても、酸化膜上のレジストパターンの形成およびその後のエッチング処理を経て形成される。酸化膜パターン１６ａは、後出の図６Ａ〜図６Ｃに示す工程にて、材料基板Ｓ３においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
【００８１】
次に、図５Ｄに示すように、シリコン層１１上にレジストパターン１６ｃを形成する。レジストパターン１６ｃの形成においては、まず、シリコン層１１上に液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。フォトレジストとしては、例えば、ＡＺＰ４２１０（クラリアントジャパン製）やＡＺ１５００（クラリアントジャパン製）を使用することができる。後出のレジストパターンについても、このようなフォトレジストの成膜、並びに、その後の露光処理および現象処理、を経て形成される。レジストパターン１６ｃは、図６Ａに示す工程にて、シリコン層１２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層１１の一部をマスクするためのものである。
【００８２】
次に、図６Ａに示すように、酸化膜パターン１６ａおよびレジストパターン１６ｃをマスクとして、ＤＲＩＥにより、シリコン層１１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層１２の厚さに応じて適宜決定される。本エッチングは、シリコン層１１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン１６ｃを剥離する。レジストパターン１６ｃを剥離するための剥離液としては、ＡＺリムーバ７００（クラリアントジャパン製）を使用することができる。後出のレジストパターンの剥離に際しても、この剥離液を使用することができる。
【００８３】
次に、図６Ｂに示すように、酸化膜パターン１６ａをマスクとして、ＤＲＩＥにより、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。本エッチングは、シリコン層１１，１２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層１２の面内方向に離隔する一対の側面を有し、且つ、シリコン層１１に由来するシリコン材料１１ａと絶縁層１４とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層１２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
【００８４】
次に、図６Ｃに示すように、酸化膜パターン１６ａおよび酸化膜１６ｂをマスクとして、ウエットエッチング法により、シリコン材料１１ａを除去する。エッチング液としては、ＥＰＷ（ethylendiamine, pyrocatechol, and water）、ＴＭＡＨ（tetramethyl ammonium hydroxide）、または水酸化カリウム水溶液を使用することができる。
【００８５】
当該ウエットエッチングによるエッチング速度については、シリコン層１２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層１１ないしシリコン材料１１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料１１ａを適切に除去することができる。エッチング速度の差は、シリコン材料におけるドーパント濃度の差に起因する。シリコン層１２におけるドーパント濃度は、上述のように、シリコン層１１におけるドーパント濃度の１００倍以上が好ましい。
【００８６】
次に、図６Ｄに示すように、ＣＶＤ法またはスピン−オン−グラス塗布法により、材料基板Ｓ３に対して酸化膜パターン１６ａの上方から二酸化ケイ素を成膜することにより酸化膜１６ｄを形成する。酸化膜１６ｄは、絶縁層１４の図中上方において形成された構造体の表面を保護する機能を担う。
【００８７】
次に、図７Ａに示すように、酸化膜１６ｄの一部から酸化膜パターン１６ｅを形成し、且つ、酸化膜１６ｂから酸化膜パターン１６ｆを形成する。酸化膜パターン１６ｅは、後出の図７Ｂに示す工程にて、材料基板Ｓ３において櫛歯電極Ｅ１へと加工される箇所をマスクするためのものである。酸化膜パターン１６ｆは、後出の図７Ｃに示す工程にて、材料基板Ｓ３において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
【００８８】
次に、図７Ｂに示すように、酸化膜１６ｄおよび酸化膜パターン１６ｅをマスクとして、ＤＲＩＥにより、シリコン層１１の側から絶縁層１４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
【００８９】
次に、図７Ｃに示すように、酸化膜パターン１６ｆをマスクとして、ＤＲＩＥにより、シリコン層１３の側から絶縁層１４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
【００９０】
次に、図７Ｄに示すように、酸化膜１６ｄ、酸化膜パターン１６ｅ、酸化膜パターン１６ｆ、および、絶縁層１４において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層１４においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
【００９１】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図１および図２に示すマイクロミラー素子Ｘ１が製造される。
【００９２】
本実施形態では、図３Ａを参照して上述した材料基板Ｓ１の作製過程において、高精度な厚さ寸法を有するシリコン層１２を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層１２から当該シリコン層１２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
【００９３】
本実施形態において形成されるミラー部Ｍは、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
【００９４】
また、内フレームＦ２は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ３に連続する部位と、シリコン層１３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ１を介して電気的に接続されている。外フレームＦ３は、シリコン層１１に由来する部位と、シリコン層１２に由来してトーションバーＴ３に連続する部位と、シリコン層１３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ２を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）においてシリコン層１３に由来する部位と、外フレームＦ３（外フレーム１３０）においてシリコン層１３に由来する部位とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
【００９５】
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ１またはプラグＰ２を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ１を設けない場合、内フレームＦ２においてシリコン層１３に由来する部位と、外フレームＦ３においてシリコン層１３に由来する部位とを、電気的に分離することができる。
【００９６】
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【００９７】
図８は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子Ｘ２を表す。
【００９８】
マイクロミラー素子Ｘ２は、導電性シリコン材料層を含む所定の積層構造を有する材料基板からマイクロマシニング技術により形成されたものであり、ミラー部２１０と、内フレーム２２０と、外フレーム２３０と、一対の連結部２４０と、一対の連結部２５０とを備える。一対の連結部２４０は、ミラー部２１０と内フレーム２２０を連結し、内フレーム２２０に対するミラー部２１０の回転動作の軸心Ａ１を規定する。一対の連結部２５０は、内フレーム２２０と外フレーム２３０を連結し、外フレーム２３０に対する内フレーム２２０およびこれに伴うミラー部２１０の回転動作の軸心Ａ２を規定する。連結部２４０，２５０は、軸心Ａ１および軸心Ａ２が成す交差角αが７０．５°となるように、設けられている。図８では、連結部２４０，２５０よりも紙面手前方向に突き出る部位（後出のミラー面２１１を除く）が、ハッチングを付して表されている。
【００９９】
ミラー部２１０には、その一対の平行な側面から外方に延出する一対の櫛歯電極２１０ａ，２１０ｂが一体成形されている。また、ミラー部２１０の上面には、ミラー面２１１が設けられている。
【０１００】
内フレーム２２０には、外方に延出する櫛歯電極２２１ａ，２２１ｂが一体的に成形されており、且つ、内方に延出する櫛歯電極２２２ａ，２２２ｂが一体的に成形されている。櫛歯電極２２２ａは、内フレーム２２０に対するミラー部２１０の回転動作時において櫛歯電極２１０ａの歯と櫛歯電極２２２ａの歯とが当接しないように配設されている。同様に、櫛歯電極２２２ｂは、ミラー部２１０の回転動作時において櫛歯電極２１０ｂの歯と櫛歯電極２２２ｂの歯とが当接しないように配設されている。
【０１０１】
外フレーム２３０には、内方に延出する櫛歯電極２３２ａ，２３２ｂが一体的に成形されている。櫛歯電極２３２ａは、外フレーム２３０に対する内フレーム２２０の回転動作時において、櫛歯電極２２１ａの歯と櫛歯電極２３２ａの歯とが当接しないように配設されている。同様に、櫛歯電極２３２ｂは、内フレーム２２０の回転動作時において、櫛歯電極２２１ｂの歯と櫛歯電極２３２ｂの歯とが当接しないように配設されている。
【０１０２】
各連結部２４０は、相互に離隔している２本のトーションバー２４１からなる。各トーションバー２４１は、ミラー部２１０および内フレーム２２０と接続し、これらよりも薄肉である。また、２本のトーションバー２４１の間隔は、内フレーム２２０の側からミラー部２１０の側にかけて次第に広くなっている。
【０１０３】
一対の連結部２４０の一方は、ミラー部２１０に対して櫛歯電極２１０ｂよりも櫛歯電極２１０ａに近接する箇所に接続しており、他方の連結部２４０は、ミラー部２１０に対して櫛歯電極２１０ａよりも櫛歯電極２１０ｂに近接する箇所に接続している。ミラー部２１０において連結部２４０が接続する側面、および、内フレーム２２０において連結部２４０が接続する側面は、一対の連結部２４０により規定される軸心Ａ１と直交している。
【０１０４】
各連結部２５０は、相互に離隔している２本のトーションバー２５１からなる。各トーションバー２５１は、内フレーム２２０および外フレーム２３０と接続し、これらよりも薄肉である。また、２本のトーションバー２５１の間隔は、外フレーム２３０の側から内フレーム２２０の側にかけて次第に広くなっている。
【０１０５】
一対の連結部２５０の一方は、内フレーム２２０に対して櫛歯電極２２１ｂよりも櫛歯電極２２１ａに近接する箇所に接続しており、他方の連結部２５０は、内フレーム２２０に対して櫛歯電極２２１ａよりも櫛歯電極２２１ｂに近接する箇所に接続している。内フレーム２２０において連結部２５０が接続する側面、および、外フレーム２３０において連結部２５０が接続する側面は、一対の連結部２５０により規定される軸心Ａ２と直交している。
【０１０６】
連結部２４０，２５０の形成位置、および、これらに含まれるトーションバー２４１，２５１の形状は、当該連結部２４０，２５０に求められる機械的特性、素子の駆動態様、および素子の製造方法に応じて、適宜設計される。
【０１０７】
このように、マイクロミラー素子Ｘ２は、ミラー部２１０および内フレーム２２０よりも薄肉であって、ミラー部２１０および内フレーム２２０の間の導電経路を担い得る連結部２４０ないしトーションバー２４１を有し、且つ、内フレーム２２０および外フレーム２３０よりも薄肉であって、内フレーム２２０および外フレーム２３０の間の導電経路を担い得る連結部２５０ないしトーションバー２５１を有する。
【０１０８】
図９Ａ〜図１２Ｃは、本発明の第２の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ２を製造するための一手法である。図９Ａ〜図１２Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
【０１０９】
第２の実施形態に係るマイクロ構造体製造方法においては、まず、図９Ａに示すような材料基板Ｓ４を作製する。材料基板Ｓ４は、シリコン層２１およびシリコン層２２よりなる積層構造を有する。
【０１１０】
シリコン層２１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層２１におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層２１は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。
【０１１１】
シリコン層２２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層２２におけるＢドーパントの濃度は、シリコン層２１のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。好ましくは、シリコン層２２におけるドーパント濃度は、シリコン層２１におけるそれの１００倍以上である。
【０１１２】
材料基板Ｓ４は、第１の実施形態における材料基板Ｓ１と同様に作製される。したがって、材料基板Ｓ４のシリコン層２２は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
【０１１３】
本実施形態においては、次に、図９Ｂに示すように、シリコン層２２の表面に酸化膜２４’を形成する。酸化膜２４’は、ＣＶＤ法により二酸化ケイ素をシリコン層２２上に成膜することにより形成することができる。或は、酸化膜２４’は、熱酸化法（加熱温度：例えば９００℃）によりシリコン層２２の表面を酸化することにより形成することができる。
【０１１４】
次に、図９Ｃおよび図９Ｄに示すように、材料基板Ｓ４と、別途作製された材料基板Ｓ５とを接合する。材料基板Ｓ５は、シリコン層２３と、二酸化ケイ素よりなる酸化膜２４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜２４’’を形成することにより、作製することができる。酸化膜２４’’の厚さは例えば０．１〜１μｍである。酸化膜２４’と酸化膜２４’’は、図９Ｄに示すように、一体となって絶縁層２４となる。絶縁層２４の厚さは例えば０．２〜２μｍである。当該シリコンウエハ従ってシリコン層２３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。また、シリコン層２３は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。材料基板Ｓ４と材料基板Ｓ５は、シリコン層２１における２つの（１１１）面の向きと、シリコン層２３における２つの（１１１）面の向きとが一致するように、接合される。材料基板Ｓ４および材料基板Ｓ５の接合は、酸化膜２４’および酸化膜２４’’を介する所定の直接接合により達成される。
【０１１５】
次に、図１０Ａに示すように、シリコン層２１およびシリコン層２３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層２１，２２，２３および絶縁層２４よりなる積層構造を有する材料基板Ｓ６が作製される。材料基板Ｓ６において、シリコン層２１の厚さは例えば５０〜１００μｍであり、シリコン層２２の厚さは上述のように例えば１〜５μｍであり、シリコン層２３の厚さは例えば５０〜１００μｍであり、絶縁層２４の厚さは上述のように例えば０．２〜２μｍである。
【０１１６】
次に、図１０Ｂに示すように、材料基板Ｓ６の所定の箇所に、シリコン層２１、シリコン層２２、および絶縁層２４を貫通してシリコン層２３に至るプラグＰ３，Ｐ４を形成する。プラグＰ３，Ｐ４の形成手法は、第１の実施形態におけるプラグＰ１，Ｐ２に関して図４Ｂ〜図５Ａを参照して上述した形成手法と同様である。
【０１１７】
次に、図１０Ｃに示すように、シリコン層２１上にミラー面２１１を形成し、シリコン層２３上には外部接続用の電極パッド２５（図８において図示せず）を形成する。ミラー面２１１および電極パッド２５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
【０１１８】
次に、図１０Ｄに示すように、シリコン層２１上に酸化膜パターン２６ａを形成し、シリコン層２３上には酸化膜パターン２６ｂを形成する。酸化膜パターン２６ａは、後出の図１１Ｂ、図１１Ｃ、および図１２Ｂに示す工程にて、材料基板Ｓ６においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン２６ａの輪郭は、シリコン層２１を構成するシリコン結晶材料における２種類の（１１１）面に沿う。酸化膜パターン２６ｂは、後出の図１２Ａおよび図１２Ｂに示す工程にて、材料基板Ｓ６において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン２６ｂの輪郭は、シリコン層２３を構成するシリコン結晶材料における２種類の（１１１）面に沿う。
【０１１９】
次に、図１１Ａに示すように、シリコン層２１上にレジストパターン２６ｃを形成する。レジストパターン２６ｃは、次の図１１Ｂに示す工程にて、シリコン層２２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層２１の一部をマスクするためのものである。
【０１２０】
次に、図１１Ｂに示すように、酸化膜パターン２６ａおよびレジストパターン２６ｃをマスクとして、ＤＲＩＥにより、シリコン層２１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層２２の厚さに応じて適宜決定される。本エッチングは、シリコン層２１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン２６ｃを剥離する。
【０１２１】
次に、図１１Ｃに示すように、酸化膜パターン２６ａをマスクとして、ＤＲＩＥにより、シリコン層２１の側から絶縁層２４に至るまでエッチング処理を行う。本エッチングは、シリコン層２１，２２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層２２の面内方向に離隔する一対の側面を有し、且つ、シリコン層２１に由来するシリコン材料２１ａと絶縁層２４とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層２２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
【０１２２】
次に、図１２Ａに示すように、酸化膜パターン２６ｂをマスクとして、ＤＲＩＥにより、シリコン層２３の側から絶縁層２４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
【０１２３】
次に、図１２Ｂに示すように、酸化膜パターン２６ａおよび酸化膜パターン２６ｂをマスクとして、ウエットエッチング法により、シリコン材料２１ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
【０１２４】
当該ウエットエッチングによるエッチング速度については、シリコン層２２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層２１ないしシリコン材料２１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料２１ａを適切に除去することができる。
【０１２５】
また、ミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の側面は、シリコン結晶の（１１１）面であるため、本エッチング処理において、当該面に垂直な方向へのエッチング速度は極めて遅く、不当には侵食されない。
【０１２６】
次に、図１２Ｃに示すように、酸化膜パターン２６ａ、酸化膜パターン２６ｂ、および、絶縁層２４において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層２４においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
【０１２７】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図８に示すマイクロミラー素子Ｘ２が製造される。
【０１２８】
本実施形態では、図９Ａを参照して上述した材料基板Ｓ４の作製過程において、高精度な厚さ寸法を有するシリコン層２２を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層２２から当該シリコン層２２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
【０１２９】
本実施形態において形成されるミラー部Ｍは、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ１に連続する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部２１０）と内フレームＦ１（内フレーム２２０）とは、トーションバーＴ１（トーションバー２４１）を介して電気的に接続されている。
【０１３０】
また、内フレームＦ２は、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ３に連続する部位と、シリコン層２３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ３を介して電気的に接続されている。外フレームＦ３は、シリコン層２１に由来する部位と、シリコン層２２に由来してトーションバーＴ３に連続する部位と、シリコン層２３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ４を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム２２０）においてシリコン層２３に由来する部位と、外フレームＦ３（外フレーム２３０）においてシリコン層２３に由来する部位とは、トーションバーＴ３（トーションバー２５１）を介して電気的に接続されている。
【０１３１】
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ３またはプラグＰ４を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ３を設けない場合、内フレームＦ２においてシリコン層２３に由来する部位と、外フレームＦ３においてシリコン層２３に由来する部位とを、電気的に分離することができる。
【０１３２】
本実施形態の方法により製造されたマイクロミラー素子Ｘ２において、連結部２５０に含まれる各トーションバー２５１による電気的接続態様を適宜選択し、且つ、各トーションバー２５１が不適切に短絡しないように内フレーム２２０および外フレーム２３０の内部において導電経路を形成することにより、外フレーム２３０から内フレーム２２０に対して、複数のトーションバー２５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【０１３３】
本実施形態においては、材料基板Ｓ６においてミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３へと加工される箇所をマスクするための酸化膜パターン２６ａ，２６ｂの輪郭は、当該材料基板Ｓ６を構成するシリコン材料の結晶構造に存在する２種類の（１１１）面に沿う。したがって、酸化膜パターン２６ａ，２６ｂをマスクとして利用して行われるエッチング処理により外形が形成されるミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３、すなわち、ミラー部２１０、内フレーム２２０、櫛歯電極２１０ａ，２１０ｂ，２２１ａ，２２１ｂ，２２２ａ，２２２ｂ，２３２ａ，２３２ｂ、および外フレーム２３０の側面は、当該シリコン材料の結晶構造における（１１１）面に相当する。２種類の（１１１）面は、上述のように７０．５°で交差する。そのため、本実施形態によると、図８に示すような形状を有するマイクロミラー素子Ｘ２を製造することができるのである。
【０１３４】
図１３Ａ〜図１７Ｃは、本発明の第３の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。図１３Ａ〜図１７Ｃにおいては、モデル化した一の断面により、図１７Ｃに示すミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。トーションバーＴ４は、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。
【０１３５】
第１の実施形態に係るマイクロ構造体製造方法においては、まず、図１３Ａに示すような材料基板Ｓ７，Ｓ８を作製する。材料基板Ｓ７は、シリコン層３１、シリコン層３２、および酸化膜３５’よりなる積層構造を有する。材料基板Ｓ８は、シリコン層３３、シリコン層３４、および酸化膜３５’’よりなる積層構造を有する。
【０１３６】
シリコン層３１，３４は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層３１，３４におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層３１，３４は、（１１０）面または（１００）面が層の面内方向に広がる結晶構造を有する。
【０１３７】
シリコン層３２，３３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層３２は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層３３は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ４の厚さに相当する。シリコン層３２，３３におけるＢドーパントの濃度は、シリコン層３１，３４のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。好ましくは、シリコン層３２，３３におけるドーパント濃度は、シリコン層３１，３４におけるそれの１００倍以上である。
【０１３８】
材料基板Ｓ７，Ｓ８は、第１の実施形態に関して図３Ａおよび図３Ｂを参照して上述したのと同様にして作製される。したがって、材料基板Ｓ７のシリコン層３２、および、材料基板Ｓ８のシリコン層３３は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
【０１３９】
本実施形態においては、次に、図１３Ｂに示すように、材料基板Ｓ７と材料基板Ｓ８とを接合する。材料基板Ｓ７および材料基板Ｓ８の接合は、酸化膜３５’および酸化膜３５’’を介する所定の直接接合により達成される。酸化膜３５’と酸化膜３５’’は、一体となって絶縁層３５となる。絶縁層３５の厚さは例えば０．２〜２μｍである。
【０１４０】
次に、図１３Ｃに示すように、シリコン層３１およびシリコン層３４を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層３１，３２，３３，３４および絶縁層３５よりなる積層構造を有する材料基板Ｓ９が作製される。材料基板Ｓ９において、シリコン層３１の厚さは例えば５０〜１００μｍであり、シリコン層３２，３３の厚さは上述のように例えば１〜５μｍであり、シリコン層３４の厚さは例えば５０〜１００μｍであり、絶縁層３５の厚さは上述のように例えば０．２〜２μｍである。
【０１４１】
次に、図１３Ｄに示すように、シリコン層３１上にミラー面１１１を形成し、シリコン層３４上に外部接続用の電極パッド３６（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド３６の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
【０１４２】
次に、図１４Ａに示すように、シリコン層３１上に酸化膜パターン３７ａを形成し、シリコン層３４上には酸化膜パターン３７ｂを形成する。酸化膜パターン３７ａは、後出の図１４Ｃ、図１５Ａ、および図１５Ｃに示す工程にて、材料基板Ｓ９においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン３７ｂは、内フレームＦ２と外フレームＦ３の間隔に対応する開口部を有する。
【０１４３】
次に、図１４Ｂに示すように、シリコン層３１上にレジストパターン３７ｃを形成する。レジストパターン３７ｃは、次の図１４Ｃに示す工程にて、シリコン層３２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層３１の一部をマスクするためのものである。
【０１４４】
次に、図１４Ｃに示すように、酸化膜パターン３７ａおよびレジストパターン３７ｃをマスクとして、ＤＲＩＥにより、シリコン層３１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層３２の厚さに応じて適宜決定される。本エッチングは、シリコン層３１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、レジストパターン３７ｃを剥離する。
【０１４５】
次に、図１４Ｄに示すように、シリコン層３４上にレジストパターン３７ｄを形成する。レジストパターン３７ｄは、次の工程にて、シリコン層３３においてトーションバーＴ４へと加工される箇所に対応するシリコン層３４の一部をマスクするためのものである。
【０１４６】
レジストパターン３７ｄを形成した後、酸化膜パターン３７ｂおよびレジストパターン３７ｄをマスクとして、ＤＲＩＥにより、シリコン層３４に対して所定の深さまでエッチング処理を行う。本エッチングにより、内フレームＦ２（内フレーム１２０）と外フレームＦ３（外フレーム１３０）との間に形成されるべき空隙に対応する箇所が、所定の深さ除去される。当該所定の深さは、トーションバーＴ４の厚さ、即ちシリコン層３３の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン３７ｄを剥離する。
【０１４７】
次に、図１５Ａに示すように、酸化膜パターン３７ａをマスクとして、ＤＲＩＥにより、シリコン層３１の側から絶縁層３５に至るまでエッチング処理を行う。本エッチングは、シリコン層３１，３２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層３２の面内方向に離隔する一対の側面を有し、且つ、シリコン層３１に由来するシリコン材料３１ａと絶縁層３５とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層３２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。
【０１４８】
次に、図１５Ｂに示すように、酸化膜パターン３７ｂをマスクとして、ＤＲＩＥにより、シリコン層３４の側から絶縁層３５に至るまでエッチング処理を行う。本エッチングは、シリコン層３４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層３３の面内方向に離隔する一対の側面を有し、且つ、シリコン層３４に由来するシリコン材料３４ａと絶縁層３５とに接するプレトーションバーＴ４’が形成されることとなる。プレトーションバーＴ４’は、シリコン層３３に由来する。また、本エッチング処理により、外フレームＦ３の一部も成形される。
【０１４９】
次に、図１５Ｃに示すように、酸化膜パターン３７ａ，３７ｂをマスクとして、ウエットエッチング法により、シリコン材料３１ａ，３４ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。当該ウエットエッチングによるエッチング速度については、シリコン層３２，３３ないしプレトーションバーＴ１’〜Ｔ４’は、シリコン層３１，３４ないしシリコン材料３１ａ，３４ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ４’を残してシリコン材料３１ａ，３４ａを適切に除去することができる。
【０１５０】
次に、図１６Ａに示すように、ＣＶＤ法により、材料基板Ｓ９に対して酸化膜パターン３７ａ，３７ｂの上方から二酸化ケイ素を成膜することにより酸化膜３７ｅ，３７ｆを形成する。酸化膜３７ｅは、絶縁層３５の図中上方において形成された構造体の表面を保護する機能を担い、酸化膜３７ｆは、絶縁層３５の図中下方において形成された構造体の表面を保護する機能を担う。
【０１５１】
次に、図１６Ｂに示すように、酸化膜３７ｅの一部から酸化膜パターン３７ｇを形成する。酸化膜パターン３７ｇは、後出の図１７Ａに示す工程にて、材料基板Ｓ９において櫛歯電極Ｅ１へと加工される箇所をマスクするためのものである。
【０１５２】
次に、図１６Ｃに示すように、酸化膜３７ｆの一部から酸化膜パターン３７ｈを形成する。酸化膜パターン３７ｈは、後出の図１７Ｂに示す工程にて、材料基板Ｓ９において櫛歯電極Ｅ２へと加工される箇所をマスクするためのものである。
【０１５３】
次に、図１７Ａに示すように、酸化膜３７ｅおよび酸化膜パターン３７ｇをマスクとして、ＤＲＩＥにより、シリコン層３１の側から絶縁層３５に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
【０１５４】
次に、図１７Ｂに示すように、酸化膜３７ｆおよび酸化膜パターン３７ｈをマスクとして、ＤＲＩＥにより、シリコン層３４の側から絶縁層３５に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２および内フレームＦ２の一部が成形される。
【０１５５】
次に、図１７Ｃに示すように、酸化膜３７ｅ，３７ｆ、酸化膜パターン３７ｇ，３７ｈ、および、絶縁層３５において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層３５においてプレトーションバーＴ１’〜Ｔ４’に接する箇所が除去されてトーションバーＴ１〜Ｔ４が形成される。
【０１５６】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、図１および図２に示すマイクロミラー素子Ｘ１が製造される。
【０１５７】
本実施形態では、図１３Ａを参照して上述した材料基板Ｓ７の作製過程において、高精度な厚さ寸法を有するシリコン層３２を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層３２から当該シリコン層３２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。また、図１３Ａを参照して上述した材料基板Ｓ８の作製過程において、高精度な厚さ寸法を有するシリコン層３３を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ４は、このようなシリコン層３３から当該シリコン層３３と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
【０１５８】
トーションバーＴ３とトーションバーＴ４とは、絶縁層３５により適当に電気的分離が図られた異なる導電性シリコン層に由来して形成されている。したがって、本実施形態によると、マイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【０１５９】
連結部１５０に含まれる２本のトーションバー１５１は、図１および図２に示すマイクロミラー素子Ｘ１では、材料基板の面内方向に位置ずれしている。本実施形態の方法により形成される２本のトーションバー１５１は、マイクロミラー素子Ｘ１において材料基板の面内方向に位置ずれしつつ、材料基板の厚み方向にも位置ずれしている。本発明では、これに代えて、２本のトーションバー１５１は、マイクロミラー素子Ｘ１において材料基板の面内方向に位置ずれせずに、材料基板の厚み方向にのみ位置ずれしていてもよい。
【０１６０】
図１８Ａ〜図２１Ｃは、本発明の第４の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ２を製造するための一手法である。図１８Ａ〜図２１Ｃにおいては、モデル化した一の断面により、図２１Ｃに示すミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。トーションバーＴ４は、上述のように、トーションバー１５１に相当し、その延び方向に沿った断面により表されている。
【０１６１】
第４の実施形態に係るマイクロ構造体製造方法においては、まず、図１８Ａに示すような材料基板Ｓ１０，Ｓ１１を作製する。材料基板Ｓ１０は、シリコン層４１、シリコン層４２、および酸化膜４５’よりなる積層構造を有する。材料基板Ｓ１１は、シリコン層４３、シリコン層４４、および酸化膜４５’’よりなる積層構造を有する。
【０１６２】
シリコン層４１，４４は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層４１，４４におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層４１，４４は、（１１０）面が層の面内方向に広がり且つ当該（１１０）面に直交する２つの（１１１）面を有する結晶構造を有する。
【０１６３】
シリコン層４２，４３は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層４２は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ１〜Ｔ３の厚さに相当する。シリコン層４３は例えば１〜５μｍの厚さを有し、この厚さはトーションバーＴ４の厚さに相当する。シリコン層４２，４３におけるＢドーパントの濃度は、シリコン層４１，４４のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。好ましくは、シリコン層４２，４３におけるドーパント濃度は、シリコン層４１，４４におけるそれの１００倍以上である。
【０１６４】
材料基板Ｓ１０，Ｓ１１は、第１の実施形態に関して図３Ａおよび図３Ｂを参照して上述したのと同様にして作製される。したがって、材料基板Ｓ１０のシリコン層４２、および、材料基板Ｓ１１のシリコン層４３は、ＣＭＰ法によりシリコンウエハを所望の厚さとなるまで研磨することによって形成され、高精度な厚さ寸法を有する。
【０１６５】
本実施形態においては、次に、図１８Ｂに示すように、材料基板Ｓ１０と材料基板Ｓ１１とを接合する。材料基板Ｓ１０と材料基板Ｓ１１は、シリコン層４１における２種類の（１１１）面の向きと、シリコン層４４における２種類の（１１１）面の向きとが一致するように、接合される。材料基板Ｓ１０および材料基板Ｓ１１の接合は、酸化膜４５’および酸化膜４５’’を介する所定の直接接合により達成される。酸化膜４５’と酸化膜４５’’は、一体となって絶縁層４５となる。絶縁層４５の厚さは例えば０．２〜２μｍである。
【０１６６】
次に、図１８Ｃに示すように、シリコン層４１およびシリコン層４４を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層４１，４２，４３，４４および絶縁層４５よりなる積層構造を有する材料基板Ｓ１２が作製される。材料基板Ｓ１２において、シリコン層４１の厚さは例えば５０〜１００μｍであり、シリコン層４２，４３の厚さは上述のように例えば１〜５μｍであり、シリコン層４４の厚さは例えば５０〜１００μｍであり、絶縁層４５の厚さは上述のように例えば０．２〜２μｍである。
【０１６７】
次に、図１８Ｄに示すように、シリコン層４１上にミラー面２１１を形成し、シリコン層４４上に外部接続用の電極パッド４６（図８において図示せず）を形成する。ミラー面２１１および電極パッド４６の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
【０１６８】
次に、図１９Ａに示すように、シリコン層４１上に酸化膜パターン４７ａを形成し、シリコン層４４上には酸化膜パターン４７ｂを形成する。酸化膜パターン４７ａは、後出の図１９Ｃ、図２０Ｃ、および図２１Ｂに示す工程にて、材料基板Ｓ１２においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン４７ａの輪郭は、シリコン層４１を構成するシリコン結晶材料における２種類の（１１１）面に沿う。酸化膜パターン４７ｂは、後出の図２０Ｂ、図２１Ａ、および図２１Ｂに示す工程にて、材料基板Ｓ１２において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン４７ｂの輪郭は、シリコン層４４を構成するシリコン結晶材料における２種類の（１１１）面に沿う。
【０１６９】
次に、図１９Ｂに示すように、シリコン層４１上にレジストパターン４７ｃを形成する。レジストパターン４７ｃは、次の図１９Ｃに示す工程にて、シリコン層４２においてトーションバーＴ１〜Ｔ３へと加工される箇所に対応するシリコン層４１の一部をマスクするためのものである。
【０１７０】
次に、図１９Ｃに示すように、酸化膜パターン４７ａおよびレジストパターン４７ｃをマスクとして、ＤＲＩＥにより、シリコン層４１に対して所定の深さまでエッチング処理を行う。本エッチングは、シリコン層４１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該所定の深さは、トーションバーＴ１〜Ｔ３の厚さ、即ちシリコン層４２の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン４７ｃを剥離する。
【０１７１】
次に、図２０Ａに示すように、シリコン層４４上にレジストパターン４７ｄを形成する。レジストパターン４７ｄは、次の図２０Ｂに示す工程にて、シリコン層４３においてトーションバーＴ４へと加工される箇所に対応するシリコン層４４の一部をマスクするためのものである。
【０１７２】
次に、図２０Ｂに示すように、酸化膜パターン４７ｂおよびレジストパターン４７ｄをマスクとして、ＤＲＩＥにより、シリコン層４４に対して所定の深さまでエッチング処理を行う。本エッチングは、シリコン層４４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該所定の深さは、トーションバーＴ４の厚さ、即ちシリコン層４３の厚さに応じて適宜決定される。当該エッチング処理の後、レジストパターン４７ｄを剥離する。
【０１７３】
次に、図２０Ｃに示すように、酸化膜パターン４７ａをマスクとして、ＤＲＩＥにより、シリコン層４１の側から絶縁層４５に至るまでエッチング処理を行う。本エッチングは、シリコン層４１，４２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層４２の面内方向に離隔する一対の側面を有し、且つ、シリコン層４１に由来するシリコン材料４１ａと絶縁層４５とに接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層４２に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部も成形される。
【０１７４】
次に、図２１Ａに示すように、酸化膜パターン４７ｂをマスクとして、ＤＲＩＥにより、シリコン層４４の側から絶縁層４５に至るまでエッチング処理を行う。本エッチングは、シリコン層４３，４４において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層４３の面内方向に離隔する一対の側面を有し、且つ、シリコン層４４に由来するシリコン材料４４ａと絶縁層４５とに接するプレトーションバーＴ４’が形成されることとなる。プレトーションバーＴ４’は、シリコン層４３に由来する。本エッチング処理により、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
【０１７５】
次に、図２１Ｂに示すように、酸化膜パターン４７ａ，４７ｂをマスクとして、ウエットエッチング法により、シリコン材料４１ａ，４４ａを除去する。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
【０１７６】
当該ウエットエッチングによるエッチング速度については、シリコン層４２ないしプレトーションバーＴ１’〜Ｔ３’は、シリコン層４１ないしシリコン材料４１ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ１’〜Ｔ３’を残してシリコン材料４１ａを適切に除去することができる。
【０１７７】
同様に、当該ウエットエッチングによるエッチング速度については、シリコン層４３ないしプレトーションバーＴ４’は、シリコン層４４ないしシリコン材料４４ａよりも極めて遅いため、本エッチング処理においては、プレトーションバーＴ４’を残してシリコン材料４４ａを適切に除去することができる。
【０１７８】
また、ミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の側面は、シリコン結晶の（１１１）面であるため、本エッチング処理において、当該面に垂直な方向へのエッチング速度は極めて遅く、不当には侵食されない。
【０１７９】
次に、図２１Ｃに示すように、酸化膜パターン４７ａ，４７ｂ、および、絶縁層４５において露出している箇所を、エッチング除去する。本エッチングにより、絶縁層４５においてプレトーションバーＴ１’〜Ｔ４’に接する箇所が除去されてトーションバーＴ１〜Ｔ４が形成される。
【０１８０】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ４、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および、外フレームＦ３が形成される。すなわち、図８に示すマイクロミラー素子Ｘ２が製造される。
【０１８１】
本実施形態では、図１８Ａを参照して上述した材料基板Ｓ１０の作製過程において、高精度な厚さ寸法を有するシリコン層４２を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層４２から当該シリコン層４２と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。また、図１８Ａを参照して上述した材料基板Ｓ１１の作製過程において、高精度な厚さ寸法を有するシリコン層４３を形成することができる。マイクロミラー素子Ｘ２の薄肉部であるトーションバーＴ４は、このようなシリコン層４３から当該シリコン層４３と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
【０１８２】
トーションバーＴ３とトーションバーＴ４とは、絶縁層４５により適当に電気的分離が図られた異なる導電性シリコン層に由来して形成されている。したがって、本実施形態によると、マイクロミラー素子Ｘ２において、連結部２５０に含まれる各トーションバー２５１による電気的接続態様を適宜選択し、且つ、各トーションバー２５１が不適切に短絡しないように内フレーム２２０および外フレーム２３０の内部において導電経路を形成することにより、外フレーム２３０から内フレーム２２０に対して、複数のトーションバー２５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【０１８３】
連結部２５０に含まれる２本のトーションバー２５１は、図８に示すマイクロミラー素子Ｘ２では、材料基板の面内方向に位置ずれしている。本実施形態の方法により形成される２本のトーションバー２５１は、マイクロミラー素子Ｘ２において材料基板の面内方向に位置ずれしつつ、材料基板の厚み方向にも位置ずれしている。本発明では、これに代えて、２本のトーションバー２５１は、マイクロミラー素子Ｘ２において材料基板の面内方向に位置ずれせずに、材料基板の厚み方向にのみ位置ずれしていてもよい。
【０１８４】
本実施形態においては、材料基板Ｓ１２においてミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３へと加工される箇所をマスクするための酸化膜パターン４７ａ，４７ｂの輪郭は、当該材料基板Ｓ１２を構成するシリコン材料の結晶構造に存在する２種類の（１１１）面に沿う。したがって、酸化膜パターン４７ａ，４７ｂをマスクとして利用して行われるエッチング処理により外形が形成されるミラー部Ｍ、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３、すなわち、ミラー部２１０、内フレーム２２０、櫛歯電極２１０ａ，２１０ｂ，２２１ａ，２２１ｂ，２２２ａ，２２２ｂ，２３２ａ，２３２ｂ、および外フレーム２３０の側面は、当該シリコン材料の結晶構造における（１１１）面に相当する。そのため、本実施形態によると、図８に示すような形状を有するマイクロミラー素子Ｘ２を製造することができるのである。
【０１８５】
図２２Ａ〜図２６Ｃは、本発明の第５の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
【０１８６】
図２２Ａ〜図２６Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
【０１８７】
第５の実施形態に係るマイクロ構造体製造方法においては、まず、図２２Ａに示すような材料基板Ｓ１３を作製する。材料基板Ｓ１３は、シリコン層５１およびシリコン層５２よりなる積層構造を有する。
【０１８８】
シリコン層５１は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば１〜５μｍの厚さを有する。この厚さは、トーションバーＴ１〜Ｔ３の厚さに相当する。
【０１８９】
シリコン層５２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなる。シリコン層５２におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層５２は、（１１１）面が層の面内方向に広がる結晶構造を有する。
【０１９０】
シリコン層５１におけるＢドーパントの濃度は、シリコン層５２のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。好ましくは、シリコン層５１におけるドーパント濃度は、シリコン層５２におけるそれの１００倍以上である。
【０１９１】
材料基板Ｓ１３の作製においては、まず、シリコン層５１より厚いシリコン層５１用の第１のシリコンウエハと、シリコン層５２と同一の厚さを有するシリコン層５２用の第２のシリコンウエハとを、直接接合する。接合においては、各ウエハの接合面を物理的に又は化学的に活性化させた後、必要に応じて加熱しつつ、両ウエハを張り合わせる。接合の後、第１のシリコンウエハを化学機械研磨（ＣＭＰ）法により研磨し、所望の厚さを有するシリコン層５１を形成する。ＣＭＰ法によると、シリコン層５１について、高精度な厚さ寸法を実現することができる。このようにして、図２２Ａに示す材料基板Ｓ１３を作製する。
【０１９２】
本実施形態においては、次に、図２２Ｂに示すように、シリコン層５２の表面に酸化膜５４’を形成する。酸化膜５４’は、ＣＶＤ法により二酸化ケイ素をシリコン層５２上に成膜することにより形成することができる。或は、酸化膜５４’は、熱酸化法（加熱温度：例えば９００℃）によりシリコン層５２の表面を酸化することにより形成することができる。
【０１９３】
次に、図２２Ｃおよび図２２Ｄに示すように、材料基板Ｓ１３と、別途作製された材料基板Ｓ１４とを接合する。材料基板Ｓ１４は、シリコン層５３と、二酸化ケイ素よりなる酸化膜５４’’とからなり、シリコンウエハの一方の面に、ＣＶＤ法または熱酸化法（加熱温度：例えば９００℃）により酸化膜５４’’を形成することにより、作製することができる。酸化膜５４’’の厚さは例えば０．１〜１μｍである。酸化膜５４’と酸化膜５４’’は、図２２Ｄに示すように、一体となって絶縁層５４となる。絶縁層５４の厚さは例えば０．２〜２μｍである。
【０１９４】
次に、図２３Ａに示すように、シリコン層５３を所望の厚さにまで研磨する。このようにして、導電性を有するシリコン層５１，５２，５３および絶縁層５４よりなる積層構造を有する材料基板Ｓ１５が作製される。材料基板Ｓ１５において、シリコン層５１の厚さは上述のように例えば１〜５μｍであり、シリコン層５２の厚さは例えば５０〜１００μｍであり、シリコン層５３の厚さは例えば５０〜１００μｍであり、絶縁層５４の厚さは上述のように例えば０．２〜２μｍである。
【０１９５】
次に、図２３Ｂに示すように、材料基板Ｓ１５のシリコン層５３の表面に保護膜５３ａを形成する。保護膜５３ａは、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば０．１〜１μｍの厚さを有する。保護膜５３ａにおけるドーパントの濃度は、シリコン層５３のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。このような保護膜５３ａは、シリコン層５３表面に対する不純物イオン注入または不純物熱拡散により形成することができる。
【０１９６】
次に、図２３Ｃに示すように、材料基板Ｓ１５の所定の箇所に、シリコン層５１，５２を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層５１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。
【０１９７】
次に、図２３Ｄに示すように、絶縁層５４においてホールＨ’に露出する箇所を除去することにより、シリコン層５１，５２に加えて絶縁層５４を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。
【０１９８】
次に、図２４Ａに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層５１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
【０１９９】
次に、図２４Ｂに示すように、シリコン層５１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ１５に埋設されたプラグＰ５，Ｐ６が形成されることとなる。
【０２００】
次に、図２４Ｃに示すように、シリコン層５１上にミラー面１１１を形成し、保護膜５３ａ上には外部接続用の電極パッド５５（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド５５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
【０２０１】
次に、図２４Ｄに示すように、シリコン層５１上に酸化膜パターン５６ａを形成し、保護膜５３ａ上には酸化膜パターン５６ｂを形成する。酸化膜パターン５６ａは、後出の図２６Ａに示す工程にて、材料基板Ｓ１５においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン５６ｂは、後出の図２６Ｂに示す工程にて、材料基板Ｓ１５において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
【０２０２】
次に、図２５Ａに示すように、材料基板Ｓ１５に対して酸化膜パターン５６ａの上方からレジストパターン５６ｃを形成する。レジストパターン５６ｃは、次の図２５Ｂに示す工程にて、シリコン層５１においてトーションバーＴ１〜Ｔ３へと加工される箇所をマスクするためのものである。
【０２０３】
次に、図２５Ｂに示すように、レジストパターン５６ｃをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。本エッチングは、シリコン層５１，５２において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、シリコン層５１の面内方向に離隔する一対の側面を有し、且つ、シリコン層５２に接するプレトーションバーＴ１’〜Ｔ３’が形成されることとなる。プレトーションバーＴ１’〜Ｔ３’は、シリコン層５１に由来する。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。本エッチング処理の後、レジストパターン５６ｃは除去する。
【０２０４】
次に、図２５Ｃに示すように、ウエットエッチング法により、シリコン層５２に対してエッチング処理を施す。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。本エッチングにより、シリコン層５２においてプレトーションバーＴ１’〜Ｔ３’に接する箇所が除去されてトーションバーＴ１〜Ｔ３が形成される。
【０２０５】
本エッチング処理では、シリコン層５１ないしプレトーションバーＴ１’〜Ｔ３’に対するエッチングの速度は、シリコン層５２を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。シリコン層５２の（１１１）面は面内方向に広がっている。そのため、プレトーションバーＴ１’〜Ｔ３’を残しつつ、当該プレトーションバーＴ１’〜Ｔ３’と絶縁層５４の間のシリコン層５２を、エッチング液が図面横方向に侵食することにより適切に除去することができる。
【０２０６】
また、保護膜５３ａに対するエッチングの速度は、シリコン層５２を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。したがって、本エッチング処理において、保護膜５３ａは、シリコン層５３が侵食されるのを防止することができる。
【０２０７】
次に、図２５Ｄに示すように、保護膜５６ｄを形成する。保護膜５６ｄは、次の図２６Ａに示す工程にて、主にトーションバーＴ１〜Ｔ３を保護するためのものであり、ＣＶＤ法により二酸化ケイ素を成膜することにより形成される。
【０２０８】
次に、図２６Ａに示すように、酸化膜パターン５６ａをマスクとして、ＤＲＩＥにより、シリコン層５１の側から絶縁層５４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
【０２０９】
次に、図２６Ｂに示すように、酸化膜パターン５６ｂをマスクとして、ＤＲＩＥにより、シリコン層５３の側から絶縁層５４に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
【０２１０】
次に、図２６Ｃに示すように、酸化膜パターン５６ａ，５６ｂ、および、絶縁層５４において露出している箇所をエッチング除去する。
【０２１１】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３が形成される。すなわち、マイクロミラー素子Ｘ１が製造される。本実施形態では、図２２Ａを参照して上述した材料基板Ｓ１３の作製過程において、高精度な厚さ寸法を有するシリコン層５１を形成することができる。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、このようなシリコン層５１から当該シリコン層５１と同一の厚さで成形されるので、高精度の厚さ寸法を有するのである。
【０２１２】
本実施形態において形成されるミラー部Ｍは、シリコン層５１に由来してトーションバーＴ１に連続する部位と、シリコン層５２に由来する部位とを有し、これら２つの部位は導電性を有する。内フレームＦ１は、シリコン層５１に由来してトーションバーＴ１に連続する部位と、シリコン層５２に由来する部位とを有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
【０２１３】
また、内フレームＦ２は、シリコン層５１に由来してトーションバーＴ３に連続する部位と、シリコン層５２に由来する部位と、シリコン層５３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ５を介して電気的に接続されている。外フレームＦ３は、シリコン層５１に由来してトーションバーＴ３に連続する部位と、シリコン層５２に由来する部位と、シリコン層５３に由来する部位とを有する。これら３つの部位は、導電性を有し、且つ、プラグＰ６を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）においてシリコン層５３に由来する部位と、外フレームＦ３（外フレーム１３０）においてシリコン層５３に由来する部位とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
【０２１４】
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ５またはプラグＰ６を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ５を設けない場合、内フレームＦ２においてシリコン層５３に由来する部位と、外フレームＦ３においてシリコン層５３に由来する部位とを、電気的に分離することができる。
【０２１５】
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。そのため、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【０２１６】
図２７Ａ〜図３１Ｃは、本発明の第６の実施形態に係るマイクロ構造体製造方法における一連の工程を表す。この方法は、マイクロマシニング技術により上述のマイクロミラー素子Ｘ１を製造するための一手法である。
【０２１７】
図２７Ａ〜図３１Ｃにおいては、図３Ａ〜図７Ｄと同様に、モデル化した一の断面により、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、一組の櫛歯電極Ｅ１，Ｅ２、および外フレームＦ３の形成過程を表す。
【０２１８】
第６の実施形態に係るマイクロ構造体製造方法においては、まず、図２７Ａに示すような材料基板Ｓ１６を用意する。材料基板Ｓ１６は、シリコン層６１、シリコン層６２、および絶縁層６３よりなる積層構造を有する。
【０２１９】
シリコン層６１，６２は、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば５０〜１００μｍの厚さを有する。シリコン層６１，６２におけるＢドーパントの濃度は、例えば１×１０17〜１×１０18ａｔｏｍ／ｃｍ3である。また、シリコン層６１は、（１１１）面が層の面内方向に広がる結晶構造を有する。
【０２２０】
次に、図２７Ｂに示すように、材料基板Ｓ１６の所定の箇所に、シリコン層６１を貫通するホールＨ’を形成する。ホールＨ’の形成においては、まず、シリコン層６１上に所定のレジストパターンを形成する。このレジストパターンは、ホールＨ’の形成箇所に対応する開口部を有する。次に、このレジストパターンをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。
【０２２１】
次に、図２７Ｃに示すように、絶縁層６３においてホールＨ’に露出する箇所を除去することにより、シリコン層６１に加えて絶縁層６３を貫通するホールＨを形成する。除去手法としては、ウエットエッチングまたはドライエッチングを採用することができる。
【０２２２】
次に、図２７Ｄに示すように、例えばＣＶＤ法により、ホールＨの内部およびシリコン層６１の上に導電材料Ｐ’を堆積させる。導電材料Ｐ’としては、所定の不純物をドープさせたポリシリコン、または、ＣｕやＷなどの金属を、採用することができる。
【０２２３】
次に、図２８Ａに示すように、シリコン層６１上に堆積した導電材料Ｐ’をＣＭＰ法により研磨して除去する。このようにして、材料基板Ｓ１６に埋設されたプラグＰ７，Ｐ８が形成されることとなる。
【０２２４】
次に、図２８Ｂに示すように、シリコン層６１上に酸化膜パターン６６ａを形成する。酸化膜パターン６６ａは、次の図２８Ｃに示す工程にて、材料基板Ｓ１６においてミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
【０２２５】
次に、図２８Ｃに示すように、酸化膜パターン６６ａをマスクとして、ＤＲＩＥにより、シリコン層６１に対して所定の深さまでエッチング処理を行う。当該所定の深さは、形成すべきトーションバーＴ１〜Ｔ３の厚さに応じて適宜決定される。本エッチングは、シリコン層６１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。当該エッチング処理の後、酸化膜パターン６６ａを除去する。
【０２２６】
次に、図２８Ｄに示すように、シリコン層６１，６２の表面に保護膜６１ａ，６２ａを形成する。保護膜６１ａ，６２ａは、Ｂなどのｐ型不純物をドープすることにより導電性が付与されたシリコン材料よりなり、例えば０．１〜１μｍの厚さを有する。保護膜６１ａ，６２ａにおけるドーパントの濃度は、シリコン層６１，６２のそれより高く、例えば１×１０19ａｔｏｍ／ｃｍ3以上である。このような保護膜６１ａ，６２ａは、シリコン層６１，６２表面に対する不純物熱拡散により形成することができる。
【０２２７】
次に、図２９Ａに示すように、保護膜６１ａ上にミラー面１１１を形成し、保護膜６２ａ上には外部接続用の電極パッド６５（図１および図２において図示せず）を形成する。ミラー面１１１および電極パッド６５の形成手法は、各々、第１の実施形態におけるミラー面１１１および電極パッド１５の形成手法と同様である。
【０２２８】
次に、図２９Ｂに示すように、材料基板Ｓ１６に対してミラー部１１１の上方から酸化膜パターン６６ｂを形成し、電極パッド６５の上方から酸化膜パターン６６ｃを形成する。酸化膜パターン６６ｂは、後出の図３０Ｃに示す工程にて、材料基板Ｓ１６においてミラー部Ｍ、内フレームＦ１、櫛歯電極Ｅ１、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。酸化膜パターン６６ｃは、後出の図３１Ｂに示す工程にて、材料基板Ｓ１６において櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部へと加工される箇所をマスクするためのものである。
【０２２９】
次に、図２９Ｃに示すように、材料基板Ｓ１６に対して酸化膜パターン６６ｂの上方からレジストパターン６６ｄを形成する。レジストパターン６６ｄは、次の図３０Ａに示す工程にて、シリコン層６１においてトーションバーＴ１〜Ｔ３へと加工される箇所をマスクするためのものである。
【０２３０】
次に、図３０Ａに示すように、レジストパターン６６ｄをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。本エッチングは、シリコン層６１において面内方向よりも厚さ方向に高いエッチング速度を示す異方性イオンエッチングである。これにより、トーションバーＴ１〜Ｔ３の側面が形成される。また、本エッチング処理により、ミラー部Ｍ、内フレームＦ１、内フレームＦ２の一部、および、外フレームＦ３の一部も成形される。本エッチング処理の後、レジストパターン６６ｄは除去する。
【０２３１】
次に、図３０Ｂに示すように、ウエットエッチング法により、シリコン層６１に対してエッチング処理を施す。エッチング液としては、第１の実施形態におけるシリコン材料１１ａを除去するための上掲のエッチング液を使用することができる。
【０２３２】
本エッチング処理では、保護膜６１ａに対するエッチングの速度は、シリコン層６１を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチングの速度よりも極めて遅い。シリコン層６１の（１１１）面は面内方向に広がっている。そのため、保護膜６１ａがウエットエッチングストップ膜として機能し、シリコン層６１においてトーションバーＴ１〜Ｔ３へと加工されるべき箇所と絶縁層６３との間のシリコン材料を、エッチング液が図面横方向に侵食することにより適切に除去するのである。シリコン層６１を構成するシリコン結晶材料の（１１１）面は、それに垂直な方向において、エッチングストップ機能を有する。その結果、本エッチング処理においては、トーションバーＴ１〜Ｔ３が適切に形成される。
【０２３３】
また、保護膜６２ａに対するエッチング速度は、シリコン層６１を構成するシリコン結晶材料の〈１１１〉方位以外の方位へのエッチング速度よりも極めて遅い。したがって、本エッチング処理において、保護膜６２ａは、シリコン層６２が侵食されるのを防止することができる。
【０２３４】
次に、図３０Ｃに示すように、保護膜６６ｅを形成する。保護膜６６ｅは、次の図３１Ａに示す工程にて、主にトーションバーＴ１〜Ｔ３を保護するためのものであり、ＣＶＤ法により二酸化ケイ素を成膜することにより形成される。
【０２３５】
次に、図３１Ａに示すように、酸化膜パターン６６ｂをマスクとして、ＤＲＩＥにより、シリコン層６１の側から絶縁層６３に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ１が成形される。
【０２３６】
次に、図３１Ｂに示すように、酸化膜パターン６６ｃをマスクとして、ＤＲＩＥにより、シリコン層６２の側から絶縁層６３に至るまでエッチング処理を行う。これにより、櫛歯電極Ｅ２、内フレームＦ２の一部、および外フレームＦ３の一部が成形される。
【０２３７】
次に、図３１Ｃに示すように、酸化膜パターン６６ｂ，６６ｃ、保護膜６６ｅ、および、絶縁層６３において露出している箇所をエッチング除去する。
【０２３８】
以上の一連の工程を経ることにより、ミラー部Ｍ、トーションバーＴ１〜Ｔ３、内フレームＦ１，Ｆ２、櫛歯電極Ｅ１，Ｅ２、および、外フレームＦ３が形成される。すなわち、マイクロミラー素子Ｘ１が製造される。
【０２３９】
本実施形態では、図２８Ｃを参照して上述したシリコン層６１に対するエッチング処理において、形成すべきトーションバーＴ１〜Ｔ３の厚さに対応した深さまで高精度にシリコン材料をエッチング除去できる。当該エッチング処理におけるエッチング深さは比較的浅いからである。マイクロミラー素子Ｘ１の薄肉部であるトーションバーＴ１〜Ｔ３は、深さ寸法について高精度なエッチングにより厚さが規定されるので、高精度の厚さ寸法を有するのである。
【０２４０】
本実施形態において形成されるミラー部Ｍは、シリコン層６１に由来してトーションバーＴ１に連続する部位を有し、内フレームＦ１は、シリコン層６１に由来してトーションバーＴ１に連続する部位を有し、これら２つの部位は導電性を有する。したがって、ミラー部Ｍ（ミラー部１１０）と内フレームＦ１（内フレーム１２０）とは、トーションバーＴ１（トーションバー１４１）を介して電気的に接続されている。
【０２４１】
また、内フレームＦ２は、シリコン層６１に由来してトーションバーＴ３に連続する部位と、シリコン層６２に由来する部位とを有する。これら２つの部位は、導電性を有し、且つ、プラグＰ７を介して電気的に接続されている。外フレームＦ３は、シリコン層６１に由来してトーションバーＴ３に連続する部位と、シリコン層６２に由来する部位とを有する。これら２つの部位は、導電性を有し、且つ、プラグＰ８を介して電気的に接続されている。したがって、内フレームＦ２（内フレーム１２０）と、外フレームＦ３（外フレーム１３０）とは、トーションバーＴ３（トーションバー１５１）を介して電気的に接続されている。
【０２４２】
本実施形態においては、内フレームＦ２および外フレームＦ３の間の電気的接続について、プラグＰ７またはプラグＰ８を設けないことにより、他の態様を構成することもできる。例えば、プラグＰ７を設けない場合、内フレームＦ２においてシリコン層６２に由来する部位と、外フレームＦ３においてシリコン層６２に由来する部位とを、電気的に分離することができる。
【０２４３】
本実施形態の方法により製造されたマイクロミラー素子Ｘ１において、連結部１５０に含まれる各トーションバー１５１による電気的接続態様を適宜選択し、且つ、各トーションバー１５１が不適切に短絡しないように内フレーム１２０および外フレーム１３０の内部において導電経路を形成することにより、外フレーム１３０から内フレーム１２０に対して、複数のトーションバー１５１を介した複数の電位伝達が可能となる。すなわち、各櫛歯電極に対して付与すべき電位の大きさを、個別に制御することが可能となる。
【図面の簡単な説明】
【図１】
図１は、本発明により製造することのできるマイクロ構造体の一例としてのマイクロミラー素子の斜視図である。
【図２】
図２は、図１に示すマイクロミラー素子の平面図である。
【図３】
図３Ａ〜図３Ｄは、本発明の第１の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図４】
図４Ａ〜図４Ｄは、図３Ｄの後に続く工程を表す。
【図５】
図５Ａ〜図５Ｄは、図４Ｄの後に続く工程を表す。
【図６】
図６Ａ〜図６Ｄは、図５Ｄの後に続く工程を表す。
【図７】
図７Ａ〜図７Ｄは、図６Ｄの後に続く工程を表す。
【図８】
図８は、本発明により製造することのできるマイクロ構造体の他の例としてのマイクロミラー素子の平面図である。
【図９】
図９Ａ〜図９Ｄは、本発明の第２の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図１０】
図１０Ａ〜図１０Ｄは、図９Ｄの後に続く工程を表す。
【図１１】
図１１Ａ〜図１１Ｃは、図１０Ｄの後に続く工程を表す。
【図１２】
図１２Ａ〜図１２Ｃは、図１１Ｃの後に続く工程を表す。
【図１３】
図１３Ａ〜図１３Ｄは、本発明の第３の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図１４】
図１４Ａ〜図１４Ｄは、図１３Ｄの後に続く工程を表す。
【図１５】
図１５Ａ〜図１５Ｃは、図１４Ｄの後に続く工程を表す。
【図１６】
図１６Ａ〜図１６Ｃは、図１５Ｃの後に続く工程を表す。
【図１７】
図１７Ａ〜図１７Ｃは、図１６Ｃの後に続く工程を表す。
【図１８】
図１８Ａ〜図１８Ｄは、本発明の第４の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図１９】
図１９Ａ〜図１９Ｃは、図１８Ｄの後に続く工程を表す。
【図２０】
図２０Ａ〜図２０Ｃは、図１９Ｃの後に続く工程を表す。
【図２１】
図２１Ａ〜図２１Ｃは、図２０Ｃの後に続く工程を表す。
【図２２】
図２２Ａ〜図２２Ｄは、本発明の第５の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図２３】
図２３Ａ〜図２３Ｄは、図２２Ｄの後に続く工程を表す。
【図２４】
図２４Ａ〜図２４Ｄは、図２３Ｄの後に続く工程を表す。
【図２５】
図２５Ａ〜図２５Ｄは、図２４Ｄの後に続く工程を表す。
【図２６】
図２６Ａ〜図２６Ｃは、図２５Ｄの後に続く工程を表す。
【図２７】
図２７Ａ〜図２７Ｄは、本発明の第６の実施形態に係るマイクロ構造体製造方法における一部の工程を表す。
【図２８】
図２８Ａ〜図２８Ｄは、図２７Ｄの後に続く工程を表す。
【図２９】
図２９Ａ〜図２９Ｃは、図２８Ｄの後に続く工程を表す。
【図３０】
図３０Ａ〜図３０Ｃは、図２９Ｃの後に続く工程を表す。
【図３１】
図３１Ａ〜図３１Ｃは、図３０Ｃの後に続く工程を表す。
【図３２】
図３２は、従来の平板電極型マイクロミラー素子の分解斜視図である。
【図３３】
図３３は、図３２に示すマイクロミラー素子の傾斜態様の一例を表す。
【図３４】
図３４は、従来の櫛歯電極型マイクロミラー素子の一部切欠斜視図である。
【図３５】
図３５Ａおよび図３５Ｂは、一組の櫛歯電極の配向を表す。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2004103892.tif 000038
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正の内容】
【図１８】
2004103892.tif 000039
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２９
【補正方法】変更
【補正の内容】
【図２９】
2004103892.tif 000040
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３１
【補正方法】変更
【補正の内容】
【図３１】
2004103892.tif 000041
【国際調査報告】
2004103892.tif 000042
2004103892.tif 000043