(57)【要約】ＳＥＯタイマー（３）はＵＳＢバスのＳＥＯ状態が３ｍｓ以上継続したことを検出し、サスペンド／リセット判別回路（４）へＳＥ０３ｍｓ検出信号をアサートする。サスペンド／リセット判別回路（４）はＤ＋信号線にプルアップ抵抗（６）を接続し、ＵＳＢバスがＳＥＯ状態であることを検出し、リセット制御回路（７）ヘリセット検出信号をアサートする。リセット制御回路（７）はハイスピード・モード用のレシーバ（８）へ閾値レベル変更信号をアサートする。レシーバ（８）は閾値を２５０ｍＶに変更する。チャープドライブＫの実行、終了後に、リセット制御回路７はＵＳＢバスのＫ状態を検出したら、レシーバ（８）へ閾値レベル変更信号をネゲートする。レシーバ（８）は閾値を１２５ｍＶに戻す。
2004061636.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢホストにＵＳＢバスを介してハイスピード・モードで接続可能なＵＳＢ装置であって、
ＵＳＢバスの信号を受けるハイスピード・モード用のレシーバと、
リセットの開始を検出するリセット検出手段と、
リセットの検出時に、前記レシーパの閾値を、タイニイＪ状態におけるＵＳＢバスの電圧よりも高くするリセット制御回路と、
を具備することを特徴とするＵＳＢ装置。
【請求項２】
前記リセット制御回路は、チャープドライブＫに対するＵＳＢホストの応答によりＵＳＢバスがＫ状態になったことを検出して、前記レシーバの閾値を元に戻すことを特徴とする請求の範囲第１項に記載のＵＳＢ装置。
【請求項３】
前記リセット制御回路は、チャープドライブＫに対するＵＳＢホストの応答によりＵＳＢバスがＪ状態になったことを検出して、前記レシーバの閾値を元に戻すことを特徴とする請求の範囲第１項に記載のＵＳＢ装置。
【請求項４】
前記リセット制御回路は、チャープドライブＫに対するＵＳＢホストの応答によりＵＳＢバスがＫ状態とＪ状態を所定回数繰り返したことを検出して、前記レシーバの閾値を元に戻すことを特徴とする請求の範囲第１項に記載のＵＳＢ装置。
【請求項５】
前記リセット検出手段は、
ＵＳＢバスのＳＥＯ状態の継続時間をカウントするタイマーと、
前記タイマーが所定時間をカウントしたときに、ＵＳＢバスのＤ＋信号線に接続されるプルアップ抵抗と、
前記Ｄ＋信号線にプルアップ抵抗が接続された状態でＵＳＢバスの状態を検出し、ＳＥＯ状態であればリセットであると判別するリセット判別回路と、
を備えていることを特徴とする請求の範囲第１項〜請求の範囲第４項のいずれか一つに記載のＵＳＢ装置。
【請求項６】
前記レシーバは、
第１の閾値の通常動作用のレシーバと、
タイニイＪ状態におけるＵＳＢバスの電圧よりも高い第２の閾値のタイニイＪ用レシーバと、
前記リセット制御回路の出力信号に基づいて、前記通常動作用のレシーバと前記タイニイＪ用レシーバのいずれか一方の出力信号を選択するセレクタと、
を備えていることを特徴とする請求の範囲第１項〜請求の範囲第４項のいずれか一つに記載のＵＳＢ装置。
【請求項７】
前記レシーバは、
前記リセット制御回路の出力信号に基づいて、通常動作時の第１の閾値とタイニイＪ状態におけるＵＳＢバスの電圧よりも高い第２の閾値のいずれか一方を選択するセレクタと、
ＵＳＢバスのＤ＋信号の電圧からＤ−信号の電圧を減算した値の符号および絶対値を求める減算器と、
前記減算器で求められた絶対値と前記セレクタにより選択された閾値とを比較するコンパレータと、
前記コンパレータの比較結果と前記減算器で求められた符号とに基づいて、ＵＳＢバスがＪ状態であるかＫ状態であるかを判定する判定器と、
ＵＳＢバスがＳＥＯ状態であることを検出するＳＥＯ用レシーバと、
を備えていることを特徴とする請求の範囲第１項〜請求の範囲第４項のいずれか一つに記載のＵＳＢ装置。
【請求項８】
前記レシーバは、
ＵＳＢバスのＤ＋信号をディジタル信号に変換する第１のＡ／Ｄコンバータと、
Ｄ―信号をディジタル信号に変換する第２のＡ／Ｄコンパータと、
前記第１のＡ／Ｄコンバータの出力値、前記第２のＡ／Ｄコンバータの出力値および前記リセット制御回路の出力信号に基づいて、ＵＳＢバスがＪ状態であるかＫ状態であるかＳＥＯ状態であるかを演算して求める演算器と、
を備えていることを特徴とする請求の範囲第１項〜請求の範囲第４項のいずれか一つに記載のＵＳＢ装置。
【請求項９】
ＵＳＢホストにＵＳＢバスを介してハイスピード・モードで接続可能なＵＳＢ装置の、ＵＳＢホストとのハンドシェークにおいて、
リセットの開始を検出する工程と、
リセットの検出時に、ＵＳＢバスの信号を受けるハイスピード・モード用のレシーバの閾値を、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値に変更する工程と、
チャープドライブＫを実行して、終了する工程と、
チャープドライブＫの終了後、ＵＳＢパスがＳＥＯ状態のまま所定時間が経過したとき、またはチャープドライブＫの終了後、所定時間が経過する前に、ＵＳＢバスがＫ状態もしくはＪ状態になったことを検出したときに、前記レシーバの閾値を元に戻す工程と、
を含むことを特徴とするＵＳＢ装置の制御方法。
【請求項１０】
ＵＳＢホストにＵＳＢバスを介してハイスピード・モードで接続可能なＵＳＢ装置の、ＵＳＢホストとのハンドシェークにおいて、
リセットの開始を検出する工程と、
リセットの検出時に、ＵＳＢバスの信号を受けるハイスピード・モード用のレシーバの閾値を、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値に変更する工程と、
チャープドライブＫを実行して、終了する工程と、
チャープドライブＫの終了後、所定時間が経過する前に、
ＵＳＢバスのＫ状態とＪ状態の繰り返しを所定回数検出したときに、前記レシーバの閾値を元に戻す工程と、
を含むことを特徴とするＵＳＢ装置の制御方法。
【発明の詳細な説明】
【技術分野】  本発明は、ＵＳＢ（ユニバーサル・シリアル・バス）装置に関し、特にＵＳＢ１．１規格よりも高速なＵＳＢ２．０規格に対応したＵＳＢ装置に関する。
【背景技術】  近時、ＵＳＢ２．０規格に対応したＵＳＢホスト（以下、ＨＳホストとする）や、これに接続されるＵＳＢ装置（以下、ＵＳＢ２．０対応装置とする）が実用化されてきている。しかし、ＨＳホストであるにもかかわらず、厳密にはＵＳＢ２．０規格に適合していないものが多く存在する。そのため、このようなＵＳＢ２．０非適合ＨＳホストに、転送速度が４８０Ｍｂｐｓのハイスピード・モードで接続可能なＵＳＢ２．０対応装置が求められている。
ＵＳＢ２．０対応装置は、ＵＳＢホストに、該ホストの規格に応じて、ハイスピード・モード、または転送速度が１２Ｍｂｐｓのフルスピード・モードで接続する。第７図は、リセット中のハンドシェーク時にハイスピード・モードが選択されたときのＵＳＢバスの変化を示す図であり、第８図は、フルスピード・モードが選択されたときのＵＳＢバスの変化を示す図である。
第７図および第８図に示すように、フルスピード・モードのアイドル状態では、ＵＳＢバスのＤ＋信号の電圧は３．０Ｖであり、Ｄ−信号の電圧は０ｍＶである。この状態から、ＳＥＯ状態に移行すると、リセットアサート区間が開始される。ＳＥＯ状態では、Ｄ＋信号およびＤ−信号の電圧はともに８００ｍＶよりも低くなる。
その後、Ｄ＋信号線にプルアップ抵抗が接続され、ＵＳＢホストの状態がリセットであるか、サスペンドであるか判別される。リセットの場合には、ＵＳＢ２．０対応装置により、Ｄ−信号の電圧は８００ｍＶとなる（チャープＫ）。このチャープＫにより、ホストに対して、ＵＳＢ２．０対応装置がハイスピード・モードに対応していることが示される。
そして、再びＳＥＯ状態となり、信号の出力側を、ＵＳＢ２．０対応装置側からＵＳＢホスト側に切り替えるための遷移区間となる。このとき、ＵＳＢ２．０対応装置は、ＵＳＢホストからの応答を待機する状態となる。ＵＳＢホストがハイスピード・モードに遷移する場合には、第７図に示すように、ＵＳＢホストにより、Ｄ−信号の電圧が８００ｍＶになる状態（チャープＫ）と、Ｄ＋信号の電圧が９００ｍＶになる状態（チャープＪ）とが交互に繰り返される。そして、再びＳＥＯ状態となり、リセットが終了して、ハイスピード・モードのアイドル状態となる。
一方、ＵＳＢ２．０対応装置によるチャープＫの後の遷移区間を経て、第８図に示すように、ＵＳＢホストによる交互のチャープＫとチャープＪが検出されないと、ＵＳＢ２．０対応装置は、ＵＳＢ１．１規格に対応したＵＳＢホスト（以下、ＦＳホストとする）によるリセット終了状態であると認識する。その結果、フルスピード・モードのアイドル状態となる。
ところで、第７図に示すように、リセット中のハンドシェークにおいて、タイニイＪ（ＴｉｎｙＪ）と呼ばれる状態があることが知られている（たとえば、ＪＯｈｎ  Ｇａｒｎｅｙ，Ｅｄ  Ｓｏｌａｒｉ，Ｓｈｅｌａｇｈ  Ｃａｌｌａｈａｎ，Ｋｏｓａｒ  Ｊａｆｆ，Ｂｒａｄ  Ｈｏｓｌｅｒ著「ＵＳＢＨａｒｄｗａｒｅ  ＆  Ｓｏｆｔｗａｒｅ  日本語版」株式会社インフォ・クリエイツ  １９９９）。タイニイＪとは、第９図に示すように、ＵＳＢリセット中におけるＵＳＢホスト１およびＵＳＢ装置２のプルアップ抵抗２１やプルダウン抵抗１１，１２、並びに入出力端子の状態により、Ｄ＋信号の電圧が７０〜２３０ｍＶ程度になることである。
しかしながら、従来のＵＳＢ２．０対応装置では、その閾値レベルが１００〜１５０ｍＶであるため、つぎのような不具合がある。すなわち、リセット中のハンドシェークにおい，て、上述したようにタイニイＪによりＤ＋信号の電圧が７０〜２３０ｍＶ程度になると、Ｄ＋信号が、本来ローレベルであるにもかかわらず、ハイレベルとされることがある。その場合、Ｄ＋信号がハイレベルで、かつＤ−信号がローレベルになるので、ＵＳＢ２．０対応装置は、ＦＳホストのリセット終了状態であると認識し、ＨＳホストをＦＳホストと誤認識してしまう。その結果、ＨＳホストにフルスピード・モードで接続してしまうという問題点があった。
本発明は、上記問題点に鑑みてなされたものであって、タイニイＪの検出を防いで、ＵＳＢ２．０非適合ＨＳホストであっても、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続することが可能なＵＳＢ２．０対応装置を提供することを目的とする。また、本発明の他の目的は、タイニイＪの検出を防いで、ＵＳＢ２．０非適合ＨＳホストであっても、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続するためのＵＳＢ２．０対応装置の制御方法を提供することを目的とする。
【発明の開示】
上述した課題を解決し、目的を達成するため、本発明は、以下のことを特徴とする。タイマーは、ＵＳＢバスのＳＥＯ状態の継続時間をカウントし、３ｍｓ以上継続した時点で、リセット判別回路へＳＥＯ３ｍｓ検出信号をアサートする。リセット判別回路は、スイッチを閉じ、ＵＳＢバスのＤ＋信号線にプルアップ抵抗を接続するとともに、ＵＳＢバスの状態を検出し、ＳＥＯ状態であれば、リセットであると認識して、リセット制御回路ヘリセット検出信号をアサートする。リセット制御回路は、ハイスピード・モード用のレシーバへ閾値レベル変更信号をアサートする。レシーバは、閾値を、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値、たとえば２５０ｍＶに変更する。チャープドライブＫの実行、終了後に、リセット制御回路は、ＵＳＢバスがＫ状態になったことを検出したら、レシーバへ閾値レベル変更信号をネゲートする。レシーバは、閾値をたとえば１２５ｍＶに戻す。このようにして、ＵＳＢ２．０対応装置の接続先がＨＳホストであることを認識する。
この発明によれば、リセット検出時に、ハイスピード・モード用のレシーバの閾値が、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値に変更されるので、タイニイＪを検出することなく、ＵＳＢホストからの応答によりＵＳＢバスがＫ状態になったことを正しく検出することができる。
【図面の簡単な説明】  第１図は、本発明にかかるＵＳＢ装置の要部の一例を示すブロック図であり、第２図は、本発明にかかるＵＳＢ装置のレシーバの一例を示すブロック図であり、第３図は、本発明にかかるＵＳＢ装置のレシーバの他の例を示すブロック図であり、第４図は、本発明にかかるＵＳＢ装置のレシーバのさらに他の例を示すブロック図であり、第５図は、本発明にかかるＵＳＢ装置のハンドシェーク時の制御の一例を示すフローチャートであり、第６図は、本発明にかかるＵＳＢ装置のハンドシェーク時の制御の他の例を示すフローチャートであり、第７図は、リセット中のハンドシェーク時にハイスピード・モードが選択されたときのＵＳＢバスの変化を示す図であり、第８図は、リセット中のハンドシェーク時にフルスピード・モードが選択されたときのＵＳＢバスの変化を示す図であり、第９図は、タイニイＪ状態のときのＵＳＢホストおよびＵＳＢ装置の要部を示すブロック図である。
【発明を実施するための最良の形態】  以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。第１図は、本発明にかかるＵＳＢ２．０対応装置の要部の一例を示すブロック図である。第１図に示すように、このＵＳＢ２．０対応装置は、ＳＥＯタイマー３、サスペンド／リセット判別回路４、スイッチ５およびプルアップ抵抗６よりなるリセット検出手段と、リセット制御回路７と、ハイスピード・モード用のレシーバ８を備えている。
ＳＥＯタイマー３は、常時、ＵＳＢパスのＳＥＯ状態の継続時間をカウントする。ＳＥＯタイマー３は、ＳＥＯ状態開始からのカウンタが３ｍｓ以上になった時点で、サスペンド／リセット判別回路４へのＳＥＯ３ｍｓ検出信号をアサートする。
サスペンド／リセット判別回路４は、ＳＥＯ３ｍｓ検出信号がアサートされると、スイッチ５を閉じて、Ｄ＋信号線にプルアップ抵抗６を接続する。そして、サスペンド／リセット判別回路４は、プルアップ抵抗６を接続したときのＵＳＢバスの状態がＳＥＯであればリセットと認識し、ＳＥＯでないときにはサスペンドと認識する。サスペンド／リセット判別回路４は、リセットと認識した場合には、リセット制御回路７へのリセット検出信号をアサートする。
リセット制御回路７は、リセット検出信号がアサートされると、レシーバ８への閾値レベル変更信号をアサートする。レシーバパ８は、閾値レベル変更信号がアサートされると、レシーバ８の閾値レベルを変更する。また、レシーバ８は、Ｄ十信号およびＤ−信号に応じて、ＳＥＯ信号、Ｊ状態であることを示すＪ信号、またはＫ状態であることを示すＫ信号を出力する。リセット制御回路７は、レシーバ８から出力されたＪ信号またはＫ信号を認識し、レシーバ８の閾値レベルを元に戻す。ＳＥＯタイマー３は、レシーバ８から出力されたＳＥＯ信号を認識する。
第２図は、レシーバ８の内部構成の第１の例を示すブロック図である。第２図に示すように、レシーバ８は、閾値がたとえば１２５ｍＶの通常レシーバ８１と、閾値がたとえば２５０ｍＶのタイニイＪ用レシーパ８２と、セレクタ８３を有する。Ｄ＋信号およびＤ−信号は、通常レシーパ８１およびタイニイＪ用レシーバ８２の両方に供給される。
供給されたＤ＋信号およびＤ−信号に応じて、通常レシーパ８１は１２５ｍＶの閾値に基づき、またタイニイＪ用レシーパ８２は２５０ｍＶの閾値に基づいて、それぞれセレクタ８３へのＳＥＯ信号、Ｊ信号およびＫ信号をアサートまたはネゲートする。具体的には、通常レシーバ８１およびタイニイＪ用レシーバ８２は、Ｄ＋信号とＤ−信号がともにたとえば８００ｍＶよりも小さければ、ＳＥＯ信号をアサートし（ＳＥＯ状態）、いずれか一方がたとえば８００ｍＶ以上であれば、ＳＥＯ信号をネゲートする。
また、通常レシーパ８１およびタイニイＪ用レシーバ８２は、Ｄ＋信号がそれぞれの閾値以上であればＪ信号をアサート（Ｋ信号はネゲート）し、Ｄ−信号がそれぞれの閾値以上であればＫ信号をアサート（Ｊ信号はネゲート）する。セレクタ８３は、リセット制御回路７から供給された閾値レベル変更信号がアサートされていれば、タイニイＪ用レシーバ８２の出力信号を選択し、閾値レベル変更信号がネゲートされていれば、通常レシーバ８１の出力信号を選択する。
レシーバ８は、つぎの構成であってもよい。第３図は、レシーバ８の内部構成の第２の例を示すブロック図である。第３図に示す例では、レシーバ８は、セレクタ９１と、絶対値出力減算器９２と、コンパレータ９３と、判定器９４と、ＳＥＯ用レシーバ９５を有する。
セレクタ９１は、リセット制御回路７から供給された閾値レベル変更信号がアサートされていれば、タイニイＪ用としてたとえば２５０ｍＶの閾値を選択し、閾値レベル変更信号がネゲートされていれば、通常動作用としてたとえば１２５ｍＶの閾値を選択する。絶対値出力減算器９２は、Ｄ＋信号の電圧とＤ−信号の電圧との差分の絶対値、すなわち｜（［Ｄ＋信号］−［Ｄ−信号］）｜の値と、Ｄ十信号の電圧からＤ−信号の電圧を減算したときの符号を求める。コンパレータ９３は、セレクタ９１により選択された閾値と、絶対値出力減算器９２から供給された絶対値とを比較する。
判定器９４は、コンパレータ９３での比較結果と、絶対値出力減算器９２から供給された符号とに基づいて、Ｊ状態またはＫ状態の判定をおこなう。具体的には、絶対値が閾値以上の場合、符号がプラスであればＪ信号をアサートして、Ｋ信号をネゲートし（Ｊ状態）、符号がマイナスであればＪ信号をネゲートして、Ｋ信号をアサートする（Ｋ状態）。一方、絶対値が閾値よりも小さいときは、無効である。ＳＥＯ用レシーバ９５は、Ｄ＋信号とＤ−信号がともにたとえば８００ｍＶよりも小さければ、ＳＥＯ信号をアサートし（ＳＥＯ状態）、いずれか一方がたとえば８００ｍＶ以上であれば、ＳＥＯ信号をネゲートする。
また、レシーバ８は、つぎの構成であってもよい。第４図は、レシーバ８の内部構成の第３の例を示すブロック図である。第４図に示す例では、レシーバ８は、Ｄ＋信号をディジタル信号に変換するＡ／Ｄコンバータ１０１と、Ｄ−信号をディジタル信号に変換するＡ／Ｄコンバータ１０２と、それらＡ／Ｄコンバータ１０１，１０２の出力値（ディジタル変換値）、およびリセット制御回路７から供給された閾値レベル変更信号に応じて、ＳＥＯ信号、Ｊ信号およびＫ信号をアサートまたはネゲートする演算器１０３を有する。
演算器１０３は、Ｄ＋信号のディジタル変換値とＤ−信号のディジタル変換値がともにたとえば８００ｍＶよりも小さければ、ＳＥＯ信号をアサートし（ＳＥＯ状態）、いずれか一方がたとえば８００ｍＶ以上であれば、ＳＥＯ信号をネゲートする。また、演算器１０３は、Ｄ＋信号のディジタル変換値がたとえば１５０ｍＶ以上のときにＪ信号をアサート（Ｋ信号はネゲート）してＪ状態とし、Ｄ−信号のディジタル変換値がたとえば１５０ｍＶ以上のときにＫ信号をアサート（Ｊ信号はネゲート）してＫ状態とする。Ｄ＋信号のディジタル変換値とＤ−信号のディジタル変換値がともにたとえば１５０ｍＶよりも小さいときは、無効である。
つぎに、本発明にかかるＵＳＢ装置の制御の第１の例について説明する。第５図は、ハンドシェーク時の制御の第１の例を示すフローチャートである。第５図に示すように、ＵＳＢバスがＳＥＯ状態になり、リセット中のハンドシェークが開始されると、まずＳＥＯタイマー３は、ＳＥＯ状態の継続時間のカウントを開始する。そして、ＳＥＯタイマー３は、ＳＥＯ状態がたとえば３ｍｓ以上継続した時点で（ステップＳ５０１：Ｙｅｓ）、サスペンド／リセット判別回路４へＳＥＯ３ｍｓ検出信号をアサートする。
ついで、サスペンド／リセット判別回路４は、スイッチ５を閉じ、Ｄ＋信号線にプルアップ抵抗６を接続する（ステップＳ５０２）。そして、サスペンド／リセット判別回路４は、ＵＳＢパスがＳＥＯ状態であるか否かを判別する（ステップＳ５０３）。その結果、ＵＳＢバスがＳＥＯ状態であれば（ステップＳ５０３：Ｙｅｓ）、サスペンド／リセット判別回路４は、ホストの状態がリセットであると認識し、リセット制御回路７ヘリセット検出信号をアサートする。
ついで、リセット制御回路７は、ハイスピード・モード用のレシーバ８へ閾値レベル変更信号をアサートする。それによって、レシーバ８は、閾値をたとえば２５０ｍＶに変更する（ステップＳ５０４）。ついで、ドライパ（第１図では省略）が、Ｄ−信号をアサートして、チャープドライブＫを実行する（ステップＳ５０５）。ついで、ドライバは、Ｄ−信号をネゲートして、チャープドライブＫを終了し、ＵＳＢバスがＪ状態またはＫ状態となるまでＵＳＢバスをＳＥＯ状態に保持する（ステップＳ５０６）。
ついで、リセット制御回路７は、ＵＳＢバスがＫ状態になったことを検出したら（ステップＳ５０８：Ｙｅｓ）、レシーバ８へ閾値レベル変更信号をネゲートする。それによって、ハイスピード・モード用のレシーバ８は、閾値をたとえば１２５ｍＶに戻す（ステップＳ５０９）。このようにして、ＵＳＢ２．０対応装置の接続先がＨＳホストであることが認識され（ステップＳ５１０）、ハンドシェークが終了し、リセットが終了する。
一方、チャープドライブＫの終了後、リセット制御回路７は、ＵＳＢバスがＪ状態になったことを検出したら（ステップＳ５０７：Ｙｅｓ）、ハイスピード・モード用のレシーバ８へ閾値レベル変更信号をネゲートする。そして、ハイスピード・モード用のレシーバ８は、閾値をたとえば１２５ｍＶに戻す（ステップＳ５１１）。このようにして、ＵＳＢ２．０対応装置の接続先がＦＳホストであることが認識され（ステップＳ５１２）、ハンドシェークが終了し、リセットが終了する。
また、チャープドライブＫの終了後、ＵＳＢバスがＳＥＯ状態のまま所定時間、たとえば１００μＳ以上経過した場合（ステップＳ５０６：Ｙｅｓ）には、Ｊ状態を検出した場合と同様に、ハイスピード・モード用のレシーバ８の閾値がたとえば１２５ｍＶに戻され（ステップＳ５１１）、ＦＳホストであることが認識される（ステップＳ５１２）。そして、ハンドシェークが終了し、リセットが終了する。また、ステップＳ５０３でＵＳＢバスの状態を判別した結果、ＵＳＢバスがＳＥＯ状態でなければ（ステップＳ５０３：Ｎｏ）、サスペンド／リセット判別回路４は、ホストの状態がサスペンドであると認識し（ステップＳ５１３）、ハンドシェークが終了する。
上述した制御のステップＳ５０７でＵＳＢバスがＪ状態であること、またはステップＳ５０８でＵＳＢバスがＫ状態であることを検出する代わりに、つぎの第２の制御例のようにしてもよい。第６図は、ハンドシェーク時の制御の第２の例を示すフローチャートである。第６図に示すように、リセット中のハンドシェークが開始されると、ステップＳ６０１〜ステップＳ６０５を順におこなう。なお、ステップＳ６０１、Ｓ６０２、Ｓ６０３、Ｓ６０４およびＳ６０５は、それぞれ前記第１の制御例のステップＳ５０１、Ｓ５０２、Ｓ５０３、Ｓ５０４およびＳ５０５と同じであるので、重複する説明を省略する。
ついで、チャープドライブＫを終了し、ＵＳＢバスがＳＥＯ状態のまま所定時間、たとえば２．５ｍｓ経過する前に（ステップＳ６０６：Ｎｏ）、リセット制御回路７は、ＵＳＢバスのＫ状態とＪ状態の繰り返しを所定回数、たとえば少なくとも３回検出したら（ステップＳ６０７：Ｙｅｓ）、ハイスピード・モード用のレシーバ８へ閾値レベル変更信号をネゲートする。それによって、ハイスピード・モード用のレシーバ８は、閾値をたとえば１２５ｍＶに戻す（ステップＳ６０８）。このようにして、ＵＳＢ２．０対応装置の接続先がＨＳホストであることが認識され（ステップＳ６０９）、ハンドシェークが終了し、リセットが終了する。
また、チャープドライブＫの終了後、ＵＳＢバスがＳＥＯ状態のまま、たとえば２．５ｍｓ以上経過した場合（ステップＳ６０６：Ｙｅｓ）には、ＦＳホストであることが認識され（ステップＳ６１０）、ハンドシェークが終了し、リセットが終了する。また、ステップＳ６０３でＵＳＢバスの状態を判別した結果、ＵＳＢバスがＳＥＯ状態でなければ（ステップＳ６０３：Ｎｏ）、サスペンド／リセット判別回路４は、ホストの状態がサスペンドであると認識し（ステップＳ６１１）、ハンドシェークが終了する。
上述した実施の形態によれば、リセット検出時に、ハイスピード・モード用のレシーバ８の閾値が、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値、たとえば２５０ｍＶに変更されるので、タイニイＪを検出することなく、ＵＳＢホストからの応答によりＵＳＢバスがＫ状態になったことを正しく検出することができる。したがって、ＨＳホストをＦＳホストであると誤認識することなく、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続することができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、レシーパ８の閾値や、ＳＥＯ状態の検出時間などは、ＵＳＢの規格に応じて種々選択することができる。また、レシーバ８のリセット後の閾値は、１２５ｍＶに限らず、ＵＳＢの規格内の値であればよい。
以上説明したように、本発明によれば、リセット検出時に、ハイスピード・モード用のレシーバの閾値が、タイニイＪ状態におけるＵＳＢバスの電圧よりも高い値に変更されるので、タイニイＪを検出することなく、ＵＳＢホストからの応答によりＵＳＢバスがＫ状態になったことを正しく検出することができる。したがって、ＨＳホストをＦＳホストであると誤認識することなく、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続することができるという効果を奏する。
【産業上の利用可能性】  以上のように本発明は、タイニイＪの検出を防いで、ＵＳＢ２．０非適合ＨＳホストであっても、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続することが可能なＵＳＢ２．０対応装置を提供することに適している。また、本発明は、タイニイＪの検出を防いで、ＵＳＢ２．０非適合ＨＳホストであっても、ＨＳホストであることを正しく認識して、ハイスピード・モードで接続するためのＵＳＢ２．０対応装置の制御方法を提供することに適している。
【図１】
2004061636.tif 000003
【図２】
2004061636.tif 000004
【図３】
2004061636.tif 000005
【図４】
2004061636.tif 000006
【図５】
2004061636.tif 000007
【図６】
2004061636.tif 000008
【図７】
2004061636.tif 000009
【図８】
2004061636.tif 000010
【図９】
2004061636.tif 000011
【国際調査報告】
2004061636.tif 000012
2004061636.tif 000013
2004061636.tif 000014
2004061636.tif 000015