(57)【要約】半導体装置は、ワイドバンドギャップ半導体を用いたパワー半導体素子を含む半導体チップ６１と、基材６２，６３と、第１，第２の中間部材６５，６８ａと、熱伝達部材６６と放熱フィン６７と、半導体チップ６１と，第１，第２の中間部材６５，６８ａ及び熱伝達部材６６を封止する封止材６８とを備えている。基材６２，６３の各先端部は外部接続端子６２ａ，６３ａとなっている。第２の中間部材６８ａは第１の中間部材６５より熱伝導率の低い材料によって構成され、半導体チップ６１との接触面積は、第２の中間部材６８ａの方が第１の中間部材６５よりも大きい。
2005024941.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップと、
上記半導体チップの表面の一部に接続される，導電性材料からなる基材と、
上記半導体チップの表面の一部に接触する熱伝達部材と、
上記半導体チップ及び熱伝達部材を封止する封止材とを備え、
上記基材の一部は上記封止材の外方に突出して外部接続端子となる，半導体装置。
【請求項２】
請求項１の半導体装置において、
上記パワー半導体素子は、５０Ａ／ｃｍ２以上の電流密度の電流が流れる領域を有している，半導体装置。
【請求項３】
請求項１又は２の半導体装置において、
上記封止材は、樹脂又はガラスによって構成されていて、
上記熱伝達部材は、上記封止材から露出している，半導体装置。
【請求項４】
請求項３の半導体装置において、
上記熱伝達部材に接触し、上記封止材よりも外方に突出するように設けられた放熱フィンをさらに備えている，半導体装置。
【請求項５】
請求項１又は２の半導体装置において、
上記封止材を覆う被膜をさらに備えている，半導体装置。
【請求項６】
請求項５の半導体装置において、
上記被膜を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えている，半導体装置。
【請求項７】
請求項１〜６のうちいずれか１つの半導体装置において、
上記基材と半導体チップとの間には、導電性材料からなる第１の中間部材と、該第１の中間部材よりも熱伝導率の小さい材料によって構成される第２の中間部材とが介在している，半導体装置。
【請求項８】
請求項１〜７のうちいずれか１つの半導体装置において、
上記半導体チップと上記基材との接触面積は、半導体チップの面積の１／２未満である，半導体装置。
【請求項９】
請求項１〜８のうちいずれか１つの半導体装置において、
上記パワー半導体素子は、縦型素子であり、
上記半導体チップに積層され、一部が上記基材に接続される別の半導体チップをさらに備えている，半導体装置。
【請求項１０】
請求項１〜９のうちいずれか１つの半導体装置において、
上記基材の外部接続端子は、プリント配線基板に搭載するように構成されている，半導体装置。
【請求項１１】
請求項１〜１０のうちいずれか１つの半導体装置において、
上記ワイドギャップ半導体は、ＳｉＣである，半導体装置。
【請求項１２】
ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップと、
上記半導体チップの表面の一部に接続される，導電性材料からなる基材と、
上記半導体チップの表面の一部に接触する熱伝達部材と、
上記熱伝達部材に接触し、上記半導体チップ，基材及び熱伝達部材を密閉する容器と、
上記基材に電気的に接続され、上記容器から突出する外部接続端子と
を備えている，半導体装置。
【請求項１３】
請求項１２の半導体装置において、
上記容器内において、上記半導体チップ，基材及び熱伝達部材の周囲は、ガラス，樹脂，不活性ガス又は減圧された気体によって満たされている，半導体装置。
【請求項１４】
請求項１２又は１３の半導体装置において、
上記容器の一部を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えている，半導体装置。
【発明の詳細な説明】
【技術分野】  本発明は、化合物半導体層を利用して形成されるＭＩＳＦＥＴに係り、特に、高耐圧，大電流用に使用するために適したＭＩＳＦＥＴに関する。
【背景技術】  従来より、パワー素子を含む複数の半導体チップを組み込んでなるパワーモジュールにおいては、パワー素子の電力損失によって生じる半導体素子の発熱を発散させることが重要な課題である（例えば、文献１（パワーエレクトロニクスハンドブック（Ｒ＆Ｄプランニング）監修：今井孝二（６０２頁）参照）。そこで、従来の半導体装置においては、パワー素子を冷却して安全動作温度以下に保持すべく、パワー素子をパッケージ基材に接触させて、パワー素子で発生した熱が熱伝導によってパッケージ基材を経て放出されるように、設計されていた。従って、複数の半導体チップを用いてパワーモジュールを構成する場合には、上述のように、各半導体デバイスをパッケージ基材に接触させる必要があった。
図１１は、３つのＳｉパワーデバイスを組み込んでなる従来の半導体パワーモジュールの構造を示す断面図である。同図に示すように、従来の半導体パワーモジュールは、裏面に熱放出のためのフィン１０１ａが付設された基材１０１と、基材１０１の上面に半田付けによって固着された３つのＳｉパワーデバイスであるＳｉチップ１０２，１０３，１０４と、各Ｓｉチップ１０２，１０３，１０４間を電気的に接続するボンディングワイヤ１０５とを備えている。この構造により、各Ｓｉチップ１０２，１０３，１０４で発生した熱を熱伝導により効率よく基材１０１に放散させることができるため、パワーデバイスであるＳｉチップ１０２，１０３，１０４の温度を、その温度保証範囲である１５０℃以下に抑制することができる。
解決課題
しかしながら、上記従来の半導体パワーモジュールにおいては、半導体パワーモジュール構成している複数のＳｉチップ１０２，１０３，１０４をそれぞれ基材１０１上に搭載するためには、少なくともＳｉチップ１０２，１０３，１０４の各面積を加算した面積以上の面積を有する基材１０１が必要である。その結果、比較的大きな電流を扱う半導体パワーモジュールのパッケージの面積は、大きなものにならざるを得ない。
特に、従来のパワーデバイスであるＳｉチップがＭＯＳＦＥＴ，ＩＧＢＴ，ダイオードなどである場合には、Ｓｉの熱伝導率が１．５Ｗ／ｃｍＫ程度であることを考慮して、動作時にＳｉチップを流れる電流によって発生する熱を効率的に逃がし、Ｓｉチップの中でも最も電流密度が高い部分での温度が１５０℃を超えないように設計される。Ｓｉチップ中の半導体パワー素子は、１５０℃を越える温度になると熱暴走してショート状態となり電流制御素子として機能しなくなる。例えば、動作時の半導体パワー素子の内部の電流密度が１０Ａ／ｃｍ２以上の場合は、半導体パワー素子内部で発生する熱を逃す工夫が必要となる。特に、半導体パワー素子の内部の電流密度が５０Ａ／ｃｍ２以上の場合には、半導体パワー素子の内部で発生する熱が顕著になるので、熱を放出するための設計には相当の工夫を要する。
上述のように、半導体パワーモジュールの設計においては、熱の放出が重要となるので、パワーデバイスであるＳｉチップは、熱放出パスとなる基材に確実に接触するように設計されており、ダイボンドと呼ばれる方法で半田などにより基材に直接接続されている。その結果、半導体装置の面積は大きくならざるを得なかった。
また、広い面積を有する基材上に並べられた複数の半導体素子同士を電気的に接続するために、長いボンディングワイヤが必要となるので、長いワイヤの電気抵抗がさらに半導体装置の電気抵抗による電力損失を増大させてしまうという不具合もあった。
また、基材がリードやダイパッドである場合には、その端部はプリント配線基板などの母基板に半田などによって接続されている外部接続端子であるが、基材に多量の熱が放出される結果、外部接続端子の温度が高くなりすぎると、半田などの接合金属が溶けたり、接続が弱くなるなど、母基板との接続の信頼性を損ねるおそれがあった。
【発明の開示】
本発明の目的は、大電流を効率よく流すことができるパワー半導体装置であって、母基板への接合の信頼性の高いワイドバンドギャップ半導体素子を用いた半導体装置を提供することにある。
本発明の第１の半導体装置は、ワイドバンドギャップ半導体を用いたパワー半導体素子を含む半導体チップと、半導体チップの表面の一部に接続され先端部が外部接続端子となる導電性の基材と、半導体チップの表面の一部に接触する熱伝達部材と、これらを封止する封止材とを備えている。
これにより、大きな熱の発生源である半導体チップからの熱の多くは熱伝達部材を伝わって半導体装置の外部に放出され、外部接続端子に伝わる熱量は小さくなる。したがって、母基板と外部接続端子との接続部における温度上昇によって接続の信頼性が悪化することはなく、パワー半導体素子の温度を効率のよい適度の高温に保持しつつ、高い信頼性を維持することができる。
パワー半導体素子は、５０Ａ／ｃｍ２以上の電流密度の電流が流れる領域を有している場合に、本発明の構造を適用する意義が大きい。
封止材が樹脂又はガラスによって構成されていて、熱伝達部材が封止材から露出していることにより、熱放出機能がより拡大する。
熱伝達部材に接触し、封止材よりも外方に突出するように設けられた放熱フィンをさらに備えることにより、放熱性をさらに高くすることができる。
封止材を覆う被膜をさらに備えていてもよく、その場合には、被膜を挟んで熱伝達部材に対向する放熱フィンをさらに備えることが好ましい。
基材と半導体チップとの間には、導電性材料からなる第１の中間部材と、第１の中間部材よりも熱伝導率の小さい材料によって構成される第２の中間部材とが介在していることにより、基材への熱の伝達を適度に調整することが可能になる。
半導体チップと基材との接触面積が半導体チップの面積の１／２未満であることにより、基材への熱の伝達が効果的に抑制される。
パワー半導体素子が縦型素子であり、半導体チップに積層され一部が基材に接続される別の半導体チップをさらに備えることにより、半導体モジュールを構成することが可能になる。
基材の外部接続端子が、比較的低温での接続が要求されるプリント配線基板に搭載するように構成されている場合にも、本発明によって接続の信頼性が維持される。
ワイドギャップ半導体がＳｉＣであることにより、特に大出力のパワーデバイスとして機能する半導体装置が得られる。
本発明の第２の半導体装置は、ワイドバンドギャップ半導体を用いたパワー半導体素子を含む半導体チップと、半導体チップの表面の一部に接続される導電性の基材と、半導体チップの表面の一部に接触する熱伝達部材と、熱伝達部材に接触し、半導体チップ，基材及び熱伝達部材を密閉する容器と、基材に電気的に接続され、容器から突出する外部接続端子とを備えている。
これにより、大きな熱の発生源である半導体チップからの熱の多くは熱伝達部材及び容器を伝わって半導体装置の外部に放出され、外部接続端子に伝わる熱量は小さくなる。したがって、母基板と外部接続端子との接続部における温度上昇によって接続の信頼性が悪化することはなく、パワー半導体素子の温度を効率のよい適度の高温に保持しつつ、高い信頼性を維持することができる。
容器内において、半導体チップ，基材及び熱伝達部材の周囲は、ガラス，樹脂，不活性ガス又は減圧された気体によって満たされていることにより、容器内の環境がより高く維持され、高い信頼性を発揮することができる。
容器の一部を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えていることが好ましい。
【図面の簡単な説明】  図１は、本発明の第１の実施形態に係る半導体装置（パワーモジュール）の構成を示す断面図である。
図２Ａ，図２Ｂは、それぞれ順に、第１の実施形態の第１の具体例に係る半導体装置の断面図及び電気回路図である。
図３Ａ，図３Ｂは、それぞれ順に、第１の実施形態の第２の具体例に係る半導体装置の断面図及び電気回路図である。
図４Ａ，図４Ｂは、それぞれ順に、第１の実施形態の第３の具体例に係る半導体装置の断面図及び電気回路図である。
図５Ａ，図５Ｂは、本発明の第２の実施形態に係る半導体装置の２つの構成例を示す断面図である。
図５Ａ，図５Ｂは、本発明の第２の実施形態に係る半導体装置の２つの構成例を示す断面図である。
図６は、第２の実施形態の第１の具体例に係る半導体装置の断面図である。
図７Ａ〜図７Ｃは、第２の実施形態の第１の具体例に係る半導体装置の製造工程を示す断面図である。
図８は、パワートランジスタＴＲ１のプリント配線基板への取り付け状態の一例を示す断面図である。
図９は、第２の実施形態の第２の具体例に係る半導体装置の断面図である。
図１０は、第２の実施形態の第３の具体例に係る半導体装置の断面図である。
図１１は、従来の半導体装置の断面図である。
最良の実施形態
−第１の実施形態−
図１は、本発明の第１の実施形態に係る半導体装置（パワーモジュール）の構成を示す断面図である。
本発明の第１の実施形態に係る半導体装置（半導体パワーモジュール）は、図１に示すように、Ｃｕ等の金属材料からなる基材１１と、基材１１の上に積層された，大きさまたは機能の異なる第１〜第３の半導体チップ１２，１３，１５（例えば、トランジスタ，ダイオード，ＩＧＢＴなど）とを備えている。この半導体パワーモジュールの特徴は、半導体チップ１２，１３，１５の少なくとも１つの半導体チップの電極と、他の半導体チップの電極又は活性領域が接続されて、各半導体チップ１２，１３，１５が積層されていること、及び、複数の半導体チップ１２，１３，１５のうち少なくとも１つの半導体チップがワイドバンドギャップ半導体を用いて構成されている半導体パワー素子を備えていることである。
本実施形態の半導体パワーモジュールによると、従来のＳｉパワーデバイスを備えた半導体パワーモジュールとは異なり、少なくとも１つがワイドバンドギャップ半導体を用いた半導体パワー素子を含む複数の半導体チップを備え、半導体チップ同士を積層する構造を有することにより、従来の半導体パワーモジュールでは得られなかったような小型化，小面積化を実現することができる。
ここで、本明細書中においていう「ワイドバンドギャップ半導体」とは、伝導帯の下端と価電子帯の上端とのエネルギー差であるバンドギャップが２．０ｅＶ以上である半導体のことを意味する。そのようなワイドバンドギャップ半導体としては、炭化珪素（ＳｉＣ）、ＧＡＮ，ＡｌＮ等のＩＩＩ族窒化物，ダイヤモンド等が挙げられる。
本発明の半導体パワーモジュールにおいて、半導体チップとしては周知のものを特に制限なく用いることができ、例えば、ショットキーダイオード，ｐｎダイオード，ＭＩＳＦＥＴ，ＭＥＳＦＥＴ，Ｊ−ＦＥＴ，サイリスタ等が挙げられる。また、複数の半導体チップの１つが容量素子，誘導素子，抵抗素子などの受動素子であってもよい。
半導体チップ同士の接続方法には、金属同士の相互拡散を利用した直接接合，半田による接合，バンプによる接続，導電性接着剤を利用した接続などがあり、いずれを用いてもよいものとする。
さらに、パッケージとして周知のものを特に制限なく用いることができ、例えば、樹脂封止パッケージ，セラミックパッケージ，金属パッケージ，ガラスパッケージ等が挙げられる。いずれの場合にも、基材としては、比較的熱伝導性の高い金属（たとえばＣｕ）からなるものが一般的に用いられている。
一般に、ワイドバンドギャップ半導体の熱伝導率は、Ｓｉに比べて数倍以上の値を示し、炭化珪素（ＳｉＣ）では４．９Ｗ／ｃｍＫ、ダイヤモンドでは２０Ｗ／ｃｍＫである。このような高い熱伝導率を有していることから、ワイドバンドギャップ半導体を用いた半導体パワー素子を含む半導体パワーモジュールにおいては、半導体パワー素子で発生した熱の放出効率が比較的高いので、半導体パワー素子内の高電流密度部分における温度の上昇も比較的低く抑制することができる。つまり、図１に示すように、半導体チップ１２，１３，１５同士を積層することにより、小面積の半導体パワーモジュール中に高密度に半導体チップ１２，１３，１５を配置した場合でも、半導体パワー素子で発生した熱が効率的に基材１１に放出されるので、半導体パワー素子の高電流密度部分（例えば、パワートランジスタのソース領域）における温度を比較的低温に保つことができるのである。
また、耐圧が同程度の１ｋＶであるＭＩＳＦＥＴ同士で比較すると、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて１桁以上小さい電力損失を示す。ＳｉのＩＧＢＴとワイドバンドギャップ半導体のＭＩＳＦＥＴで比較しても、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて半分以下の電力損失を示す。このようなワイドバンドギャップ半導体を用いた半導体パワー素子の低損失性により、本発明の半導体パワーモジュールにおいては、半導体パワー素子内で発生する熱自体も小さいので、従来のＳｉパワー素子を用いた半導体パワーモジュールに比べ、内部の温度上昇を抑制するためには、さらに有利になる。
さらに、ワイドバンドギャップ半導体を用いたＭＩＳＦＥＴは、Ｓｉを用いたＩＧＢＴを凌駕するほどの高耐圧，低損失性を達成することができるため、ＭＩＳＦＥＴの高速動作性を高電圧・大電流の信号を制御するのに活かすことができる。つまり、半導体パワー素子の動作速度が遅い場合に生ずるスイッチング損失を低減することができる。
特に、半導体パワーモジュールにおいて、複数の半導体チップのうち少なくとも１つの半導体チップに、５０Ａ／ｃｍ２以上の電流密度の電流が流れる場合に、本発明の効果が顕著に得られる。その理由は、半導体チップ内において５０Ａ／ｃｍ２以上の電流密度が生じるような動作がある場合、Ｓｉパワー素子（例えばＭＩＳＦＥＴ）においては、電力損失に応じた発熱量が大きくなるので、Ｓｉパワー素子の正常な動作を確保するために必要な温度１５０℃以下という制限内で動作を続けることが難しい。それに対し、本発明の半導体パワーモジュールにおいては、５０Ａ／ｃｍ２以上の電流密度に対しても発熱量が抑制されるので、良好に動作することができる。
さらに、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いた半導体パワー素子は、発熱により半導体パワー素子の温度が２００℃以上（さらに４００℃以上）に上昇しても、半導体パワーモジュールは良好に動作することができる。むしろ、温度の上昇につれて、半導体パワー素子の電気抵抗が減少する性質を示すことから、電流密度５０Ａ／ｃｍ２以上で動作して高温に保持されている場合の方が、低温に保持されている場合よりも電気抵抗が低下して、より高効率の動作が可能であることが確認された。
すなわち、本発明の半導体パワーモジュールは、少なくとも１つのワイドバンドギャップ半導体を用いた半導体パワー素子を含む複数の半導体チップを積層して用いることにより、図１１に示すような半導体チップ同士を積層していない従来構造のものに比べ、内部温度がより高くなることによって、かえって動作効率が高くなるという効果を示している。
さらに、図１に示すように、少なくとも、半導体装置の基材１１に対して接触している第１の半導体チップ１２よりも、第１の半導体チップ１２の上に積層されている第２の半導体チップ１３の方が大きいことが好ましい。その理由は、基材１１への熱放出の経路である第１の半導体チップ１２の方が小さい場合、第２の半導体チップ１３から基材１１への熱の放出量が小さくなるので、第２の半導体チップ１３はより高温で動作して、上述のような低損失動作による動作効率の向上効果が得られるからである。
また、複数の半導体チップ１２，１３，１５が３層以上に積層されていることが好ましい。上述のように、３層以上に積層された最上層の半導体チップで発生した熱は、より放熱しにくくなるので、上述のような半導体チップ温度の上昇による動作効率の向上効果が顕著に得られるからである。
また、ワイドバンドギャップ半導体を用いた半導体チップが、主電流が基板の上面と下面との間に流れる縦型素子（例えば、縦型ＭＩＳＦＥＴ，縦型ダイオード（ショットキーダイオード，ｐｎダイオード，ｐｉｎダイオード），縦型ＩＧＢＴなど）であることが好ましい。縦型素子は、基板の上面と下面との間で電流が流れるので、特に積層構造に適しているからである。
さらに、半導体パワーモジュールにおいて、ワイドバンドギャップ半導体が炭化珪素（ＳｉＣ）であることが好ましい。上述のように、高温でもパワー素子としての動作が可能な半導体チップを提供する半導体材料として、炭化珪素（ＳｉＣ）、ＧａＮ，ＡｌＮなどのＩＩＩ族の窒化物半導体、ダイヤモンドなどが適しているが、特に、ＳｉＣ（その中でも４Ｈ−ＳｉＣ基板）が、低損失性・安定性・信頼性等の面で優れていることを確認した。これは、低欠陥密度のウェハが供給されていることに起因し、結晶中の欠陥に起因する、絶縁破壊などの問題が起こりにくいことと対応している。
第１の具体例
図２Ａ，図２Ｂは、それぞれ順に、第１の実施形態の第１の具体例に係る半導体装置の断面図及び電気回路図である。
図２Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、入力直流信号（ｉｎｐｕｔ  ＤＣ）を昇圧して出力直流信号（ｏｕｔｐｕｔ  ＤＣ）を出力する昇圧型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
図２Ａに示すように、ショットキーダイオードＤ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層２１（活性領域）と、Ｎ型ドリフト層２１にショットキー接触する，Ｎｉからなるショットキー電極２２とを備えている。そして、Ｎ型ドリフト層２１はＣｕ等の金属からなる基材２３に接続され、基材２３は、出力電圧Ｖｏｕｔを出力するための出力端子に接続されている。
一方、パワートランジスタＴＲ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層３１（活性領域）と、Ｎ型ドリフト層３１内にＰ型不純物をドープして形成されたＰ型ベース層３２と、Ｐ型ベース層３２内に高濃度のＮ型不純物をドープして形成されたＮ＋型ソース層３３と、ＳｉＣ基板の表面部におけるＰ型ベース層３２，Ｎ型ドリフト層３１，Ｐ型ベース層３２を挟むＮ＋型ソース層３３に跨って形成されたシリコン酸化膜からなるゲート絶縁膜３５と、ゲート絶縁膜３５の上に設けられた，Ａｌ等の金属やポリシリコンからなるゲート電極３６と、ＳｉＣ基板の表面部におけるＰ型ベース層３２を挟むＮ＋型ソース層３３に跨って形成されたソース電極３７と、ＳｉＣ基板の上方に設けられたシリコン酸化膜からなる層間絶縁膜３８と、層間絶縁膜３８を貫通してゲート電極３６に接続される，Ａｌ等の金属からなるゲート配線・プラグ４０と、ゲート配線・プラグ４０の引き出し電極４２と、層間絶縁膜３８を貫通して各ソース電極３７に接続される，Ａｌ等の金属からなるソース配線・プラグ４１とを備えている。ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は平板状に設けられていて、この部分がＣｕ等の金属からなる基材４３に接続され、基材４３は接地に接続されている。また、Ｎ型ドリフト層３１の下面にはＮｉ，Ｎｉシリサイド合金等の金属からなる裏面電極３９が設けられており、裏面電極３９はショットキーダイオードＤ１のショットキー電極２２に接続されている。
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。裏面電極３９は配線５１に接続され、配線５１は、チップインダクタである誘導素子ＩＮＤ１を介して、入力電圧Ｖｉｎを受けるための入力端子に接続されている。また、基材２３と基材４３との間には、チップコンデンサである容量素子ＣＡ１が介在している。
次に、本具体例に係る半導体パワーモジュールの製造工程について説明する。
まず、基材２３の上面上に、比較的小さい半導体パワー素子であるショットキーダイオードＤ１のＮ型ドリフト層２１を例えば半田などによりボンディングする。このときの条件は、ＡｕＳｎ半田またはＳｎＡｇＣｕ半田を用いて３００℃ボンディングした。
次に、ショットキーダイオードＤ１のショットキー電極２２の上面上に、比較的大きな半導体チップであるパワートランジスタＴＲ１をボンディングした。ショットキーダイオードＤ１とパワートランジスタＴＲ１とのボンディングは、半田によって行ってもよいが、本具体例においては、ショットキーダイオードＤ１のショットキー電極２２と、パワートランジスタＴＲ１の裏面電極３９とを互いに押しつけて、金属の相互拡散を利用して接合している。その際、加重０．１〜１ｋｇ／ｃｍ２，６０〜１２０ｋＨｚの超音波を印加している。
さらに、パワートランジスタＴＲ１のソース配線・プラグ４１の上面上に基材４３を半田により搭載して、両者を接合する。この場合、ソース配線・プラグ４１の上面上に金メッキバンプを着けて基材４３と超音波接合しても良い。パワートランジスタＴＲ１の裏面電極３９，引き出し電極４２に、配線５１，５２をそれぞれ接続し、配線５１にチップインダクタである誘導素子ＩＮＤ１を、基材２３，４３間にチップコンデンサである容量素子ＣＡ１をそれぞれ接続した後、樹脂封止により、ショットキーダイオードＤ１，パワートランジスタＴＲ１，容量素子ＣＡ１，誘導素子ＩＮＤ１，容量素子ＣＡ１及び配線５１，５２を１つのパッケージ体として組み立てる。樹脂封止の方法は、図示しないが、公知の各種樹脂封止技術を用いることができる。ここで、チップインダクタである誘導素子ＩＮＤ１とチップコンデンサである容量素子ＣＡ１は、パッケージ内に一体化せずに外付けしても良い。
従来の半導体パワーモジュールの場合には、半導体チップ１０３，１０４を基材１０１の上面上に、それぞれ接続させるが、本具体例の半導体パワーモジュールにおいては、半導体チップであるショットキーダイオードＤ１の上にパワートランジスタＴＲ１を積層させているので、半導体パワーモジュールの占有面積が低減する。
また、本具体例の半導体パワーモジュールと同じ構造のパワーモジュールをＳｉを用いたｐｎダイオード，パワートランジスタによって構成して、本具体例との比較を行なった。パワートランジスタＴＲ１を３ｍｍ角のチップとすると、Ｓｉチップを用いた従来の半導体パワーモジュールにおいては、５Ａの電流が定格でジャンクション温度が１５０℃以上となってしまったが、本具体例の半導体パワーモジュールにおいては１０Ａ以上の電流を流すことができ、パワートランジスタＴＲ１のＮ＋型ソース領域３３に５０Ａ／ｃｍ２以上の電流密度で電流が流れても、半導体パワーモジュールが安定して動作することが確認された。その際、本具体例のパワートランジスタＴＲ１やショットキーダイオードＤ１のジャンクション温度は１５０℃以下に保持されていた。
さらに、本具体例の半導体パワーモジュールに、２０Ａの電流を流しても安定に動作することが確認された。この場合は、１０Ａの電流を流した場合に比べて、ショットキーダイオードＤ１やパワートランジスタＴＲ１のジャンクション温度は、１５０℃以上に上昇しているが、パワートランジスタＴＲ１の電気抵抗値は低下しているので、電流が増えることにより損失率が低下していることも確認された。
第２の具体例
図３Ａ，図３Ｂは、それぞれ順に、第１の実施形態の第２の具体例に係る半導体装置の断面図及び電気回路図である。
図３Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、入力直流信号（ｉｎｐｕｔ  ＤＣ）を降圧して出力直流信号（ｏｕｔｐｕｔ  ＤＣ）を出力する降圧型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
図３Ａに示すように、ショットキーダイオードＤ１は、第１の具体例におけるショットキーダイオードＤ１と同じ構造を有している。そして、ショットキー電極２２はＣｕからなる基材２３に接続され、基材２３は、容量素子ＣＡ１を介して出力端子に接続されている。
パワートランジスタＴＲ１も、第１の具体例のパワートランジスタＴＲ１と同じ構造を有している。そして、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分がショットキーダイオードＤ１のＮ型ドリフト層２１に接合されている。また、裏面電極３９はＣｕ等の金属からなる基材４３に接合され、基材４３は、入力電圧Ｖｉｎを受けるための入力端子に接続されている。
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。また、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は、配線５４に接続され、配線５４は、チップインダクタである誘導素子ＩＮＤ１を介して、出力電圧Ｖｏｕｔを出力するための出力端子に接続されている。
本具体例の半導体パワーモジュールの製造工程は、基本的に第１の具体例と同様であるので、説明を省略する。
第３の具体例
図４Ａ，図４Ｂは、それぞれ順に、第１の実施形態の第３の具体例に係る半導体装置の断面図及び電気回路図である。
図４Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、正電圧の入力直流信号（ｉｎｐｕｔ  ＤＣ）を反転して負電圧の出力直流信号（ｏｕｔｐｕｔ  ＤＣ）を出力する反転型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
図４Ａに示すように、ショットキーダイオードＤ１は、第１の具体例におけるショットキーダイオードＤ１と同じ構造を有している。そして、ショットキー電極２２はＣｕ等の金属からなる基材２３に接続されており、基材２３の一端は出力端子に接続され、他端は容量素子ＣＡ１を介して接地に接続されている。
パワートランジスタＴＲ１も、第１の具体例のパワートランジスタＴＲ１と同じ構造を有している。そして、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分がショットキーダイオードＤ１のＮ型ドリフト層２１に接合されている。また、裏面電極３９はＣｕ等の金属からなる基材４３に接続され、基材４３は、正の入力電圧Ｖｉｎを受けるための入力端子に接続されている。
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。また、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は、配線５５に接続され、配線５５は、チップインダクタである誘導素子ＩＮＤ１を介して、接地に接続されている。
本具体例の半導体パワーモジュールの製造工程は、基本的に第１の具体例と同様であるので、説明を省略する。
−第２の実施形態−
図５Ａ，図５Ｂは、本発明の第２の実施形態に係る半導体装置の２つの構成例を示す断面図である。
図５Ａに示すように、本発明の第２の実施形態に係る半導体装置は、第１の構成例では、ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップ６１と、Ｃｕ等の導電性を有する金属材料からなるダイパッドである基材６２と、Ｃｕ等の金属材料からなり、半導体チップ６１のパッド電極（図示せず）に接続されるリードである基材６３と、半導体チップ６１と基材６２との間に介在し、半導体チップ６１の一部に接触する第１の中間部材６５及び第２の中間部材６８ａと、半導体チップ６１に接触する，熱伝導率の高い材料（金属，セラミックなど）からなる熱伝達部材６６と、熱伝達部材６６の上に設けられた放熱フィン６７と、半導体チップ６１，第２の中間部材６５，６８ａ及び熱伝達部材６６を封止する封止材６８とを備えている。そして、基材６２，６３の各先端部は封止材６８の外方に突出して、プリント配線基板などに搭載される際の外部接続端子６２ａ，６３ａとなっている。
ここで、ワイドギャップ半導体から構成されるパワー半導体素子を搭載した半導体チップ６１の材質，トランジスタやダイオードの種類などは、第１の実施形態において説明したとおりである。
第２の中間部材６８ａは第１の中間部材６５よりも熱伝導率の低い材料によって構成され、半導体チップ６１との接触面積は、第２の中間部材６８ａの方が第１の中間部材よりも大きい。例えば、第１の中間部材６５は、熱伝導率が４（Ｗ／ｃｍ・ｄｅｇ）の銅からなり、第２の中間部材６８ａは熱伝導率が０．１（Ｗ／ｃｍ・ｄｅｇ）よりも小さい材料からなっている。図５Ａに示す例では、第２の中間部材６８ａは封止材６８の一部である。熱伝達部材６６は、例えば熱伝導率が０．２６（Ｗ／ｃｍ・ｄｅｇ）のアルミナ（セラミック）によって構成されている。放熱フィン６７は、熱伝達部材６６と同じ材料によって構成されていてもよいし、銅合金などの金属によって構成されていてもよい。また、放熱フィン６７は、熱容量の大きい冷却媒体であってもよい。
また、図５Ｂに示すように、第２の構成例では、半導体チップ６１の両面にそれぞれ接触する熱伝達部材６６が設けられている。そして、各熱伝達部材６６の表面上には、それぞれ放熱フィン６７が設けられている。
なお、図５Ａ，図５Ｂの破線に示すように、第１，第２の構成例のいずれにおいても、例えば半導体チップ６１中のパワー半導体素子が３端子型素子（ＭＩＳＦＥＴなど）の場合には、半導体チップ６１の電極につながるもう１つのリードである基材６４が必要となる。
本実施形態の半導体装置の特徴は、パワーデバイスである半導体チップ６１と接触する熱伝達部材６６が封止材６８から露出するように設けられている点である。また、基材６２が半導体チップ６１の一部のみと第１の中間部材６５を介して接続されていて、従来の半導体パワーモジュールのごとく、基材６２が半導体チップ６１の全面に接触していない。
本実施形態によると、半導体チップ６１と接触する熱伝達部材６６が設けられ、熱伝達部材６６が封止材６８から露出しているので、パワー半導体素子を内蔵する半導体チップ６１内で発生した熱が熱伝達部材６６を介して放出され、外部接続端子６２ａ，６３ａは半導体チップ６１の発熱によって過度に温度上昇することがなく、かつ、半導体チップ６１を適度に高温で動作効率のよい状態に保持することが可能となる。したがって、外部接続端子６２ａ，６３ａとプリント配線基板などの母基板との接続の信頼性が向上する。また、熱放散性の向上により、小型化，小面積化を実現することができる。
特に、基材６２が半導体チップ６１の全面ではなく、上面又は下面の１／２以下の面積で直接又は導電部材を挟んで接続されていることにより、基材６２の先端部である外部接続端子６２ａの温度の上昇をより効果的に抑制することができる利点がある。
なお、熱伝達部材６６や放熱フィン６７を設けずに、封止材として耐熱性の高いモールド樹脂を用いることによっても、半導体チップ６１の温度を適度に保って高い動作効率を保持しつつ、外部接続端子６２ａ，６３ａの温度が過度に高くなるのを抑制することができる。
また、封止樹脂に代えて封止ガラスを封止材として用いることができ、さらに、封止樹脂や封止ガラスの上を覆う皮膜が設けられていてもよい。その場合、放熱フィンは、封止樹脂や封止ガラスを挟んで熱伝達部材に対向する位置に設けられていればよい。
また、熱伝達部材６６と半導体チップ６１の間にダイオードなどの半導体素子を含むチップを配置したり、第２の中間部材６８ａの代わりにダイオードなどの半導体素子を含むチップを配置することも可能である。その場合には、第１の実施形態のごとく、パワーモジュールが構成されることになる。
本実施形態の半導体装置において、半導体チップとしては周知のものを特に制限なく用いることができ、例えば、ショットキーダイオード，ｐｎダイオード，ＭＩＳＦＥＴ，ＭＥＳＦＥＴ，Ｊ−ＦＥＴ，サイリスタ等を搭載したものが挙げられる。
半導体チップのパッド電極と基材との間の接続方法には、金属同士の相互拡散を利用した直接接合，半田による接合，バンプによる接続，導電性接着剤を利用した接続などがあり、いずれを用いてもよいものとする。
さらに、パッケージとして周知のものを特に制限なく用いることができ、例えば、樹脂封止パッケージ，セラミックパッケージ，金属パッケージ，ガラスパッケージ等が挙げられる。いずれの場合にも、基材としては、比較的熱伝導性の高い金属（たとえばＣｕ）からなるものが一般的に用いられている。
また、耐圧が同程度の１ｋＶであるＭＩＳＦＥＴ同士で比較すると、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて１桁以上小さい電力損失を示す。ＳｉのＩＧＢＴとワイドバンドギャップ半導体のＭＩＳＦＥＴで比較しても、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて半分以下の電力損失を示す。このようなワイドバンドギャップ半導体を用いた半導体パワー素子の低損失性により、本発明の半導体パワーデバイスにおいては、半導体パワー素子内で発生する熱自体も小さいので、従来のＳｉパワー素子を用いた半導体パワーデバイスに比べ、内部の温度上昇を抑制するためには、さらに有利になる。
さらに、ワイドバンドギャップ半導体を用いたＭＩＳＦＥＴは、Ｓｉを用いたＩＧＢＴを凌駕するほどの高耐圧，低損失性を達成することができるため、ＭＩＳＦＥＴの高速動作性を高電圧・大電流の信号を制御するのに活かすことができる。つまり、半導体パワー素子の動作速度が遅い場合に生ずるスイッチング損失を低減することができる。
特に、半導体パワーモジュールにおいて、複数の半導体素子のうち少なくとも１つの半導体素子に、５０Ａ／ｃｍ２以上の電流密度の電流が流れる場合に、本発明の効果が顕著に得られる。その理由は、半導体素子内において５０Ａ／ｃｍ２以上の電流密度が生じるような動作がある場合、Ｓｉパワー素子（例えばＭＩＳＦＥＴ）においては、電力損失に応じた発熱量が大きくなるので、Ｓｉパワー素子の正常な動作を確保するために必要な温度１５０℃以下という制限内で動作を続けることが難しい。それに対し、本発明の半導体パワーデバイスにおいては、５０Ａ／ｃｍ２以上の電流密度に対しても発熱量が抑制されるので、良好に動作することができる。
さらに、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いた半導体パワー素子は、発熱により半導体パワー素子の温度が２００℃以上（さらに４００℃以上）に上昇しても、半導体パワーモジュールは良好に動作することができる。むしろ、温度の上昇につれて、半導体パワー素子の電気抵抗が減少する性質を示すことから、電流密度５０Ａ／ｃｍ２以上で動作して高温に保持されている場合の方が、低温に保持されている場合よりも電気抵抗が低下して、より高効率の動作が可能であることが確認された。
次に、第２の実施形態において、基材と半導体チップの上面又は下面とが接触する部分の面積が、上面又は下面の面積の１／２よりも小さいことにより、基材先端の外部接続端子の温度上昇を抑制して、母基板との接続の信頼性を高く維持しうる理由について以下に説明する。
従来、定格電力が半導体素子に与えられた場合に、基材の温度が９０℃で半導体素子の温度が１５０℃になるように、つまり温度差が６０℃になるように、Ｓｉ半導体素子から基材への熱抵抗が設計されている。つまり、Ｓｉ半導体素子が１５０℃にまで発熱するに相当する電流を流すことが出来る。同じようにＳｉＣ（炭化珪素）のパワーデバイスを実装した場合は、パッケージを大幅に変更しない限り、ＳｉＣ半導体素子の温度は２００℃に設定され、基材の温度は上記Ｓｉ半導体素子の場合と同じ９０℃に設定される必要がある。このＳｉＣ半導体素子の場合の温度差は１１０℃となり、Ｓｉ半導体素子の場合の温度差のほぼ２倍である。したがって、ＳｉＣ半導体素子を搭載したＳｉＣチップ（本実施形態における半導体チップ６１）と基材の間の熱抵抗が、Ｓｉ半導体素子を搭載したＳｉチップの場合の２倍に設定されれば、上記温度範囲に収まることとなる。これを実現するためには、ＳｉＣチップの上面または下面（表面または裏面）での、基材に対する接触面積を上面又は下面の面積の半分とすると、熱抵抗が２倍になって、基材の温度を９０℃以下に保って、ＳｉＣ半導体素子を２００℃で正常に動作させることが出来ることを意味する。ここに、他の熱伝導の良い放熱機構（基材）が付加されれば、さらに接触面積を小さく（熱抵抗を大きく）して、ＳｉＣ半導体素子の温度上昇を抑えつつ、基材の温度上昇を抑えることが出来る。つまり、ＳｉＣチップの上面または下面での、基材との接触面積を上面又は下面の面積の半分以下とすることにより、温度上昇を伴わずに安定動作させることが出来る。ここで、パッケージ樹脂などを大幅に金属などへ変更し、パッケージ自身の耐熱性を２００℃以上とした場合は、上記半分の接触面積を更に小さくする必要がある。
逆に、ＳｉＣチップの基材に対する接触面積を、ＳｉＣチップの上面または下面（表面または裏面）の半分以上とすると、ＳｉＣ半導体素子の温度をパッケージの耐熱温度である２００℃に設定し電流を流した場合には、基材の温度が９０℃以上となり、基材とプリント配線基板などとの接触部分で発熱による問題が生じる。
第１の具体例
図６は、第２の実施形態の第１の具体例に係る半導体装置の断面図である。図６に示すように、本具体例の半導体装置には、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１が配置されている。
図６に示すように、パワートランジスタＴＲ１（半導体チップ６１）は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層３１（活性領域）と、Ｎ型ドリフト層３１内にＰ型不純物をドープして形成されたＰ型ベース層３２と、Ｐ型ベース層３２内に高濃度のＮ型不純物をドープして形成されたＮ＋型ソース層３３と、ＳｉＣ基板の表面部におけるＰ型ベース層３２，Ｎ型ドリフト層３１，Ｐ型ベース層３２を挟むＮ＋型ソース層３３に跨って形成されたシリコン酸化膜からなるゲート絶縁膜３５と、ゲート絶縁膜３５の上に設けられた，Ａｌ等の金属やポリシリコンからなるゲート電極３６と、ＳｉＣ基板の表面部におけるＰ型ベース層３２を挟むＮ＋型ソース層３３に跨って形成されたソース電極３７と、ＳｉＣ基板の上方に設けられたシリコン酸化膜からなる層間絶縁膜３８と、層間絶縁膜３８を貫通してゲート電極３６に接続される，Ａｌ等の金属からなるゲート配線・プラグ４０と、ゲート配線・プラグ４０の引き出し電極４２と、層間絶縁膜３８を貫通して各ソース電極３７に接続される，Ａｌ等の金属からなるソース配線・プラグ４１とを備えている。
ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は平板状に設けられていて、この部分がＣｕ等の金属からなる基材６３（リード）に金属細線７０を介して接続され、基材６３の先端部は母基板の出力端子部に接続される外部接続端子６３ａとなっている。
また、Ｎ型ドリフト層３１の下面にはＮｉ，Ｎｉシリサイド合金等の金属からなる裏面電極３９が設けられており、裏面電極３９は第１の中間部材６５を介して基材６２（ダイパッド）に接続され、基材６２の先端部は母基板の接地に接続される外部接続端子６２ａとなっている。
さらに、引き出し電極４２は図示しない断面に設けられた基材６４（リード）に金属細線７１を介して接続され、基材６４の先端部は母基板のゲートバイアス供給部に接続される外部接続端子６４ａとなっている。
また、パワートランジスタＴＲ１の上面には、アルミナ（セラミック）からなる熱伝達部材６６が取り付けられ、熱伝達部材６６の上面上には、銅合金板からなる放熱フィン６７が取り付けられている。
そして、基材６２の上面側で、パワートランジスタＴＲ１，第１の中間部材６５，基材６３，６４，金属細線７０，７１及び熱伝達部材６６はエポキシ樹脂からなる封止材６８によって封止されている。封止材６８のうちパワートランジスタＴＲ１と基材６２との間に介在する部分が第２の中間部材６８ａとなっている。
次に、本具体例に係る半導体装置の製造方法について説明する。図７Ａ〜図７Ｃは、本具体例に係る半導体装置の製造工程を示す断面図である。
まず、図７Ａに示す工程で、平板部分からコ字状に曲げられたリードを有するリードフレーム６９上に第１の中間部材６５を挟んでパワートランジスタＴＲ１（半導体チップ６２）を搭載し、パワートランジスタＴＲ１のソース配線・プラグ４１（図示せず）とリードフレーム６９のリードとを金属細線７０によって接続する。また、パワートランジスタＴＲ１の上面上にアルミナからなる熱伝達部材６６を搭載する。
次に、図７Ｂに示す工程で、パワートランジスタＴＲ１，リードフレーム６９の一部，第１の中間部材６５及び金属細線７０をエポキシ樹脂からなる封止材６８によって封止する。このとき、熱伝達部材６６の上面（表面）は封止材６８から露出している。
次に、図７Ｃに示す工程で、リードフレーム６９を切断して、外部接続端子６２ａを含む基材６２と、外部接続端子６３ａを含む基材６３となる部分を残す。また、熱伝達部材６６の上面上にＣｕ等からなる放熱フィン６７を取り付ける。以上の工程により、図６に示す半導体装置の構造が形成されることになる。
なお、図６に示すように、図示しない断面に存在する基材６４と引き出し電極とが金属細線７１によって接続されるが、図７Ａ〜図７Ｃにおいてこの部分の図示は省略されている。
図８は、パワートランジスタＴＲ１のプリント配線基板への取り付け状態の一例を示す断面図である。同図に示すように、プリント配線基板８０には、接地配線８１と、接地配線８１に接続される導体層を有するスルーホール８３と、ソース電圧供給配線８２と、ソース電圧供給配線８２に接続される導体層を有するスルーホール８４とが形成されている。そして、半導体装置の外部接続端子６２ａは、スルーホール８３に嵌合して半田（図示せず）により接地配線８１に接続され、外部接続端子６３ａはスルーホール８４に嵌合して半田（図示せず）により出力端子８２に接続されている。
なお、図８に示す状態において、プリント配線基板８０にはゲートバイアス供給配線及びスルーホールが設けられており、外部接続端子６４ａ（図６参照）はスルーホールに嵌合してゲートバイアス供給配線に半田により接続されているが、その図示は省略されている。
図８に示す状態において、パワートランジスタＴＲ１で発生した大部分の熱は熱伝達部材６６を伝わって放熱フィン６７から外部に放出されるので、外部接続端子６２ａ，６３ａに伝わる熱は小さく抑制されることがわかる。
第２の具体例
図９は、第２の実施形態の第２の具体例に係る半導体装置の断面図である。本具体例の半導体装置には、第１の具体例において説明したとおりの構造を有しているパワートランジスタＴＲ１に加えて、ショットキーダイオードが配置されている。
ショットキーダイオードＤ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層２１（活性領域）と、Ｎ型ドリフト層２１にショットキー接触する，Ｎｉからなるショットキー電極２２とを備えている。ショットキーダイオードＤ１のＮ型ドリフト層２１の裏面はパワートランジスタＴＲ１のソース配線・プラグ４１に接続されている。また、ショットキー電極２２は、Ｃｕ等の金属からなる基材６３に、Ｃｕ等の金属からなる第１の中間部材７４を介して接続され、基材６３の先端部は、母基板の出力端子部に接続される外部接続端子６３ａとなっている。本具体例では、封止材６８のうちショットキーダイオードＤ１のショットキー電極２２と基材６３との間に介在する部分が第２の中間部材６８ｂとなっている。
また、パワートランジスタＴＲ１の裏面電極３９に第１の中間部材６５を介して接続され、先端部が母基板の接地に接続される外部接続端子６２ａとなっている基材６２（ダイパッド）と、パワートランジスタＴＲ１の引き出し電極４２に金属細線７１を介して接続され、先端部が外部接続端子６４ａとなっている基材６４（リード）とが設けられている。そして、封止材６８のうちパワートランジスタＴＲ１と基材６２との間に介在する部分が第２の中間部材６８ａとなっている点は、第１の具体例と同様である。
本具体例においても、製造工程は第１の具体例と同様であり、母基板（プリント配線基板）への取り付け状態は図８に示すとおりである。したがって、本具体例により、パワートランジスタＴＲ１とショットキーダイオードＤ１とを１つのパッケージに収納して高密度実装を図りつつ、外部接続端子６２ａ，６３ａに伝わる熱を小さく抑制することができ、母基板との間の接続の信頼性を高く保持することができる。
なお、図９に示す構造に代えて、ショットキーダイオードＤ１を熱伝達部材６６とパワートランジスタＴＲ１のソース配線・プラグ４１との間に配置してもよい。さらに、その場合、ショットキー電極２２を金属細線を介して基材６３に接続してもよい。
第３の具体例
図１０は、第２の実施形態の第３の具体例に係る半導体装置の断面図である。図１０に示すように、本具体例の半導体装置には、第１，第２の具体例と同じ構造を有する縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１が配置されている。本具体例に係る半導体装置の特徴は、樹脂封止ではなく、金属キャップを用いたガラス封止構造を有している点である。
本具体例に係る半導体装置は、図１０に示すように、セラミック等の絶縁体からなる基台８１と、基台８１上に形成されたＣｕ等の金属板からパターニングされた基材として機能する基材６２，基材６３及び支持部材８３と、基材６２及び支持部材８３上に搭載されたパワートランジスタＴＲ１（半導体チップ６１）と、パワートランジスタＴＲ１の上面上に取り付けられた熱伝達部材６６とを備えている。基台８１には、外部接続端子に対応したスルーホール８８，８９と、スルーホール８８，８９の壁面から基台８１の上面及び下面に亘って形成された導電膜８４，８６（又はスルーホール８８，８９を貫通する導電ロッド）が設けられている。また、基台８１の裏面の導電膜８４，８６上には、母基板（プリント配線基板）に接続される外部接続端子８５が設けられている。
そして、パワートランジスタＴＲ１の裏面電極（図示せず）の端部が基材６２に直接接続され、基材６２は導電膜８４（又はスルーホール８８を貫通する導電ロッド）を介して外部接続端子８５に接続されている。また、パワートランジスタＴＲ１のソース配線・プラグ（図示せず）は、金属細線７０を介して基材６３に接続され、基材６３は導電膜８６（又はスルーホール８９を貫通する導電ロッド）を介して外部接続端子８７に接続されている。
なお、本具体例において、図示は省略するが、図示しない断面において、引き出し電極は基材に金属細線を介して接続され、基材は、基台８１のスルーホール，上面及び下面に亘って形成された導電膜を介して、外部接続端子に接続されている。
そして、パワートランジスタＴＲ１，基材６２，基材６３，金属細線７０，支持部材８３及び熱伝達部材６６は、ガラスからなる封止材６８とともに、銅合金等の金属からなる金属キャップ８２内に封入されている。基台８１及び金属キャップ８２により、半導体チップ６１（パワートランジスタＴＲ１），基材６２，６３及び熱伝達部材６６を密閉する容器が構成されている。
なお、封止材６８は、不活性ガス，空気又は極めて低圧力に減圧された気体（いわゆる真空雰囲気の気体）であってもよい。
熱伝達部材６６の上面は、金属キャップ８２の内壁面に接触していて、金属キャップ８２の壁のうち熱伝達部材６６に接触している部位の外壁面上に、銅合金板などからなる放熱フィン６７が取り付けられている。
本具体例によると、基材６２や金属細線７０はパワートランジスタＴＲ１の裏面の一部にしか接触しておらず、かつ、基台８１とパワートランジスタＴＲ１との間には比較的熱伝導率の小さいガラスが大部分を占めているので、パワートランジスタＴＲ１からの熱は、基台８１，基材６２及び基材６３にはあまり伝わらず、大部分の熱は、熱伝達部材６６及び金属キャップ８２の壁を介して放熱フィン６７から放出される。よって、外部接続端子と母基板との間の接続の信頼性の向上を図ることができる。
【産業上の利用可能性】  本発明は、炭化珪素（ＳｉＣ），ＧＡＮ，ＡｌＮ等のＩＩＩ族窒化物，ダイヤモンド等のワイドバンドギャップ半導体を用いたＭＩＳＦＥＴ，ＭＥＳＦＥＴ，ショットキーダイオード、ｐｎダイオード，Ｊ−ＦＥＴ，サイリスタ等の半導体デバイスを有する半導体装置や半導体パワーモジュールとして利用することができる。
【図１】
2005024941.tif 000003
2005024941.tif 000004
2005024941.tif 000005
2005024941.tif 000006
2005024941.tif 000007
【図６】
2005024941.tif 000008
2005024941.tif 000009
【図８】
2005024941.tif 000010
【図９】
2005024941.tif 000011
【図１０】
2005024941.tif 000012
【図１１】
2005024941.tif 000013
【手続補正書】
【提出日】平成17年9月9日(2005.9.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップと、
上記半導体チップの表面の一部に接続される，導電性材料からなる基材と、
上記半導体チップの表面の一部に接触する熱伝達部材と、
上記半導体チップ及び熱伝達部材を封止する封止材とを備え、
上記基材の一部は上記封止材の外方に突出して外部接続端子となる，半導体装置。
【請求項２】
請求項１の半導体装置において、
上記パワー半導体素子は、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる領域を有している，半導体装置。
【請求項３】
請求項１又は２の半導体装置において、
上記封止材は、樹脂又はガラスによって構成されていて、
上記熱伝達部材は、上記封止材から露出している，半導体装置。
【請求項４】
請求項３の半導体装置において、
上記熱伝達部材に接触し、上記封止材よりも外方に突出するように設けられた放熱フィンをさらに備えている，半導体装置。
【請求項５】
請求項１又は２の半導体装置において、
上記封止材を覆う被膜をさらに備えている，半導体装置。
【請求項６】
請求項５の半導体装置において、
上記被膜を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えている，半導体装置。
【請求項７】
請求項１〜６のうちいずれか１つの半導体装置において、
上記基材と半導体チップとの間には、導電性材料からなる第１の中間部材と、該第１の中間部材よりも熱伝導率の小さい材料によって構成される第２の中間部材とが介在している，半導体装置。
【請求項８】
請求項１〜７のうちいずれか１つの半導体装置において、
上記半導体チップと上記基材との接触面積は、半導体チップの面積の１／２未満である，半導体装置。
【請求項９】
請求項１〜８のうちいずれか１つの半導体装置において、
上記パワー半導体素子は、縦型素子であり、
上記半導体チップに積層され、一部が上記基材に接続される別の半導体チップをさらに備えている，半導体装置。
【請求項１０】
請求項１〜９のうちいずれか１つの半導体装置において、
上記基材の外部接続端子は、プリント配線基板に搭載するように構成されている，半導体装置。
【請求項１１】
請求項１〜１０のうちいずれか１つの半導体装置において、
上記ワイドギャップ半導体は、ＳｉＣである，半導体装置。
【請求項１２】
ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップと、
上記半導体チップの表面の一部に接続される，導電性材料からなる基材と、
上記半導体チップの表面の一部に接触する熱伝達部材と、
上記熱伝達部材に接触し、上記半導体チップ，基材及び熱伝達部材を密閉する容器と、
上記基材に電気的に接続され、上記容器から突出する外部接続端子と
を備えている，半導体装置。
【請求項１３】
請求項１２の半導体装置において、
上記容器内において、上記半導体チップ，基材及び熱伝達部材の周囲は、ガラス，樹脂，不活性ガス又は減圧された気体によって満たされている，半導体装置。
【請求項１４】
請求項１２又は１３の半導体装置において、
上記容器の一部を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えている，半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体層を利用して形成されるＭＩＳＦＥＴに係り、特に、高耐圧，大電流用に使用するために適したＭＩＳＦＥＴに関する。
【背景技術】
【０００２】
従来より、パワー素子を含む複数の半導体チップを組み込んでなるパワーモジュールにおいては、パワー素子の電力損失によって生じる半導体素子の発熱を発散させることが重要な課題である（例えば、非特許文献１参照）。そこで、従来の半導体装置においては、パワー素子を冷却して安全動作温度以下に保持すべく、パワー素子をパッケージ基材に接触させて、パワー素子で発生した熱が熱伝導によってパッケージ基材を経て放出されるように、設計されていた。従って、複数の半導体チップを用いてパワーモジュールを構成する場合には、上述のように、各半導体デバイスをパッケージ基材に接触させる必要があった。
【０００３】
図１１は、３つのＳｉパワーデバイスを組み込んでなる従来の半導体パワーモジュールの構造を示す断面図である。同図に示すように、従来の半導体パワーモジュールは、裏面に熱放出のためのフィン１０１ａが付設された基材１０１と、基材１０１の上面に半田付けによって固着された３つのＳｉパワーデバイスであるＳｉチップ１０２，１０３，１０４と、各Ｓｉチップ１０２，１０３，１０４間を電気的に接続するボンディングワイヤ１０５とを備えている。この構造により、各Ｓｉチップ１０２，１０３，１０４で発生した熱を熱伝導により効率よく基材１０１に放散させることができるため、パワーデバイスであるＳｉチップ１０２，１０３，１０４の温度を、その温度保証範囲である１５０℃以下に抑制することができる。
【非特許文献１】パワーエレクトロニクスハンドブック（Ｒ＆Ｄプランニング）監修：今井孝二（６０２頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体パワーモジュールにおいては、半導体パワーモジュール構成している複数のＳｉチップ１０２，１０３，１０４をそれぞれ基材１０１上に搭載するためには、少なくともＳｉチップ１０２，１０３，１０４の各面積を加算した面積以上の面積を有する基材１０１が必要である。その結果、比較的大きな電流を扱う半導体パワーモジュールのパッケージの面積は、大きなものにならざるを得ない。
【０００５】
特に、従来のパワーデバイスであるＳｉチップがＭＯＳＦＥＴ，ＩＧＢＴ，ダイオードなどである場合には、Ｓｉの熱伝導率が１．５Ｗ／ｃｍＫ程度であることを考慮して、動作時にＳｉチップを流れる電流によって発生する熱を効率的に逃がし、Ｓｉチップの中でも最も電流密度が高い部分での温度が１５０℃を超えないように設計される。Ｓｉチップ中の半導体パワー素子は、１５０℃を越える温度になると熱暴走してショート状態となり電流制御素子として機能しなくなる。例えば、動作時の半導体パワー素子の内部の電流密度が１０Ａ／ｃｍ2 以上の場合は、半導体パワー素子内部で発生する熱を逃す工夫が必要となる。特に、半導体パワー素子の内部の電流密度が５０Ａ／ｃｍ2 以上の場合には、半導体パワー素子の内部で発生する熱が顕著になるので、熱を放出するための設計には相当の工夫を要する。
【０００６】
上述のように、半導体パワーモジュールの設計においては、熱の放出が重要となるので、パワーデバイスであるＳｉチップは、熱放出パスとなる基材に確実に接触するように設計されており、ダイボンドと呼ばれる方法で半田などにより基材に直接接続されている。その結果、半導体装置の面積は大きくならざるを得なかった。
【０００７】
また、広い面積を有する基材上に並べられた複数の半導体素子同士を電気的に接続するために、長いボンディングワイヤが必要となるので、長いワイヤの電気抵抗がさらに半導体装置の電気抵抗による電力損失を増大させてしまうという不具合もあった。
【０００８】
また、基材がリードやダイパッドである場合には、その端部はプリント配線基板などの母基板に半田などによって接続されている外部接続端子であるが、基材に多量の熱が放出される結果、外部接続端子の温度が高くなりすぎると、半田などの接合金属が溶けたり、接続が弱くなるなど、母基板との接続の信頼性を損ねるおそれがあった。
【０００９】
本発明の目的は、大電流を効率よく流すことができるパワー半導体装置であって、母基板への接合の信頼性の高いワイドバンドギャップ半導体素子を用いた半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の半導体装置は、ワイドバンドギャップ半導体を用いたパワー半導体素子を含む半導体チップと、半導体チップの表面の一部に接続され先端部が外部接続端子となる導電性の基材と、半導体チップの表面の一部に接触する熱伝達部材と、これらを封止する封止材とを備えている。
【００１１】
これにより、大きな熱の発生源である半導体チップからの熱の多くは熱伝達部材を伝わって半導体装置の外部に放出され、外部接続端子に伝わる熱量は小さくなる。したがって、母基板と外部接続端子との接続部における温度上昇によって接続の信頼性が悪化することはなく、パワー半導体素子の温度を効率のよい適度の高温に保持しつつ、高い信頼性を維持することができる。
【００１２】
パワー半導体素子は、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる領域を有している場合に、本発明の構造を適用する意義が大きい。
【００１３】
封止材が樹脂又はガラスによって構成されていて、熱伝達部材が封止材から露出していることにより、熱放出機能がより拡大する。
【００１４】
熱伝達部材に接触し、封止材よりも外方に突出するように設けられた放熱フィンをさらに備えることにより、放熱性をさらに高くすることができる。
封止材を覆う被膜をさらに備えていてもよく、その場合には、被膜を挟んで熱伝達部材に対向する放熱フィンをさらに備えることが好ましい。
【００１５】
基材と半導体チップとの間には、導電性材料からなる第１の中間部材と、第１の中間部材よりも熱伝導率の小さい材料によって構成される第２の中間部材とが介在していることにより、基材への熱の伝達を適度に調整することが可能になる。
【００１６】
半導体チップと基材との接触面積が半導体チップの面積の１／２未満であることにより、基材への熱の伝達が効果的に抑制される。
【００１７】
パワー半導体素子が縦型素子であり、半導体チップに積層され一部が基材に接
続される別の半導体チップをさらに備えることにより、半導体モジュールを構成することが可能になる。
【００１８】
基材の外部接続端子が、比較的低温での接続が要求されるプリント配線基板に搭載するように構成されている場合にも、本発明によって接続の信頼性が維持される。
【００１９】
ワイドギャップ半導体がＳｉＣであることにより、特に大出力のパワーデバイスとして機能する半導体装置が得られる。
【００２０】
本発明の第２の半導体装置は、ワイドバンドギャップ半導体を用いたパワー半導体素子を含む半導体チップと、半導体チップの表面の一部に接続される導電性の基材と、半導体チップの表面の一部に接触する熱伝達部材と、熱伝達部材に接触し、半導体チップ，基材及び熱伝達部材を密閉する容器と、基材に電気的に接続され、容器から突出する外部接続端子とを備えている。
【００２１】
これにより、大きな熱の発生源である半導体チップからの熱の多くは熱伝達部材及び容器を伝わって半導体装置の外部に放出され、外部接続端子に伝わる熱量は小さくなる。したがって、母基板と外部接続端子との接続部における温度上昇によって接続の信頼性が悪化することはなく、パワー半導体素子の温度を効率のよい適度の高温に保持しつつ、高い信頼性を維持することができる。
【００２２】
容器内において、半導体チップ，基材及び熱伝達部材の周囲は、ガラス，樹脂，不活性ガス又は減圧された気体によって満たされていることにより、容器内の環境がより高く維持され、高い信頼性を発揮することができる。
【００２３】
容器の一部を挟んで上記熱伝達部材に対向するように設けられた放熱フィンをさらに備えていることが好ましい。
【発明を実施するための最良の形態】
【００２４】
−第１の実施形態−
図１は、本発明の第１の実施形態に係る半導体装置（パワーモジュール）の構成を示す断面図である。
【００２５】
本発明の第１の実施形態に係る半導体装置（半導体パワーモジュール）は、図１に示すように、Ｃｕ等の金属材料からなる基材１１と、基材１１の上に積層された，大きさまたは機能の異なる第１〜第３の半導体チップ１２，１３，１５（例えば、トランジスタ，ダイオード，ＩＧＢＴなど）とを備えている。この半導体パワーモジュールの特徴は、半導体チップ１２，１３，１５の少なくとも１つの半導体チップの電極と、他の半導体チップの電極又は活性領域が接続されて、各半導体チップ１２，１３，１５が積層されていること、及び、複数の半導体チップ１２，１３，１５のうち少なくとも１つの半導体チップがワイドバンドギャップ半導体を用いて構成されている半導体パワー素子を備えていることである。
【００２６】
本実施形態の半導体パワーモジュールによると、従来のＳｉパワーデバイスを備えた半導体パワーモジュールとは異なり、少なくとも１つがワイドバンドギャップ半導体を用いた半導体パワー素子を含む複数の半導体チップを備え、半導体チップ同士を積層する構造を有することにより、従来の半導体パワーモジュールでは得られなかったような小型化，小面積化を実現することができる。
【００２７】
ここで、本明細書中においていう「ワイドバンドギャップ半導体」とは、伝導帯の下端と価電子帯の上端とのエネルギー差であるバンドギャップが２．０ｅＶ以上である半導体のことを意味する。そのようなワイドバンドギャップ半導体としては、炭化珪素（ＳｉＣ）、ＧＡＮ，ＡｌＮ等のIII 族窒化物，ダイヤモンド等が挙げられる。
【００２８】
本発明の半導体パワーモジュールにおいて、半導体チップとしては周知のものを特に制限なく用いることができ、例えば、ショットキーダイオード，ｐｎダイオード，ＭＩＳＦＥＴ，ＭＥＳＦＥＴ，Ｊ−ＦＥＴ，サイリスタ等が挙げられる。また、複数の半導体チップの１つが容量素子，誘導素子，抵抗素子などの受動素子であってもよい。
【００２９】
半導体チップ同士の接続方法には、金属同士の相互拡散を利用した直接接合，半田による接合，バンプによる接続，導電性接着剤を利用した接続などがあり、いずれを用いてもよいものとする。
【００３０】
さらに、パッケージとして周知のものを特に制限なく用いることができ、例えば、樹脂封止パッケージ，セラミックパッケージ，金属パッケージ，ガラスパッケージ等が挙げられる。いずれの場合にも、基材としては、比較的熱伝導性の高い金属（たとえばＣｕ）からなるものが一般的に用いられている。
【００３１】
一般に、ワイドバンドギャップ半導体の熱伝導率は、Ｓｉに比べて数倍以上の値を示し、炭化珪素（ＳｉＣ）では４．９Ｗ／ｃｍＫ、ダイヤモンドでは２０Ｗ／ｃｍＫである。このような高い熱伝導率を有していることから、ワイドバンドギャップ半導体を用いた半導体パワー素子を含む半導体パワーモジュールにおいては、半導体パワー素子で発生した熱の放出効率が比較的高いので、半導体パワー素子内の高電流密度部分における温度の上昇も比較的低く抑制することができる。つまり、図１に示すように、半導体チップ１２，１３，１５同士を積層することにより、小面積の半導体パワーモジュール中に高密度に半導体チップ１２，１３，１５を配置した場合でも、半導体パワー素子で発生した熱が効率的に基材１１に放出されるので、半導体パワー素子の高電流密度部分（例えば、パワートランジスタのソース領域）における温度を比較的低温に保つことができるのである。
【００３２】
また、耐圧が同程度の１ｋＶであるＭＩＳＦＥＴ同士で比較すると、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて１桁以上小さい電力損失を示す。ＳｉのＩＧＢＴとワイドバンドギャップ半導体のＭＩＳＦＥＴで比較しても、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて半分以下の電力損失を示す。このようなワイドバンドギャップ半導体を用いた半導体パワー素子の低損失性により、本発明の半導体パワーモジュールにおいては、半導体パワー素子内で発生する熱自体も小さいので、従来のＳｉパワー素子を用いた半導体パワーモジュールに比べ、内部の温度上昇を抑制するためには、さらに有利になる。
【００３３】
さらに、ワイドバンドギャップ半導体を用いたＭＩＳＦＥＴは、Ｓｉを用いたＩＧＢＴを凌駕するほどの高耐圧，低損失性を達成することができるため、ＭＩＳＦＥＴの高速動作性を高電圧・大電流の信号を制御するのに活かすことができる。つまり、半導体パワー素子の動作速度が遅い場合に生ずるスイッチング損失を低減することができる。
【００３４】
特に、半導体パワーモジュールにおいて、複数の半導体チップのうち少なくとも１つの半導体チップに、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる場合に、本発明の効果が顕著に得られる。その理由は、半導体チップ内において５０Ａ／ｃｍ2 以上の電流密度が生じるような動作がある場合、Ｓｉパワー素子（例えばＭＩＳＦＥＴ）においては、電力損失に応じた発熱量が大きくなるので、Ｓｉパワー素子の正常な動作を確保するために必要な温度１５０℃以下という制限内で動作を続けることが難しい。それに対し、本発明の半導体パワーモジュールにおいては、５０Ａ／ｃｍ2 以上の電流密度に対しても発熱量が抑制されるので、良好に動作することができる。
【００３５】
さらに、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いた半導体パワー素子は、発熱により半導体パワー素子の温度が２００℃以上（さらに４００℃以上）に上昇しても、半導体パワーモジュールは良好に動作することができる。むしろ、温度の上昇につれて、半導体パワー素子の電気抵抗が減少する性質を示すことから、電流密度５０Ａ／ｃｍ2 以上で動作して高温に保持されている場合の方が、低温に保持されている場合よりも電気抵抗が低下して、より高効率の動作が可能であることが確認された。
【００３６】
すなわち、本発明の半導体パワーモジュールは、少なくとも１つのワイドバンドギャップ半導体を用いた半導体パワー素子を含む複数の半導体チップを積層して用いることにより、図１１に示すような半導体チップ同士を積層していない従来構造のものに比べ、内部温度がより高くなることによって、かえって動作効率が高くなるという効果を示している。
【００３７】
さらに、図１に示すように、少なくとも、半導体装置の基材１１に対して接触している第１の半導体チップ１２よりも、第１の半導体チップ１２の上に積層されている第２の半導体チップ１３の方が大きいことが好ましい。その理由は、基材１１への熱放出の経路である第１の半導体チップ１２の方が小さい場合、第２の半導体チップ１３から基材１１への熱の放出量が小さくなるので、第２の半導体チップ１３はより高温で動作して、上述のような低損失動作による動作効率の向上効果が得られるからである。
【００３８】
また、複数の半導体チップ１２，１３，１５が３層以上に積層されていることが好ましい。上述のように、３層以上に積層された最上層の半導体チップで発生した熱は、より放熱しにくくなるので、上述のような半導体チップ温度の上昇による動作効率の向上効果が顕著に得られるからである。
【００３９】
また、ワイドバンドギャップ半導体を用いた半導体チップが、主電流が基板の上面と下面との間に流れる縦型素子（例えば、縦型ＭＩＳＦＥＴ，縦型ダイオード（ショットキーダイオード，ｐｎダイオード，ｐｉｎダイオード），縦型ＩＧＢＴなど）であることが好ましい。縦型素子は、基板の上面と下面との間で電流が流れるので、特に積層構造に適しているからである。
【００４０】
さらに、半導体パワーモジュールにおいて、ワイドバンドギャップ半導体が炭化珪素（ＳｉＣ）であることが好ましい。上述のように、高温でもパワー素子としての動作が可能な半導体チップを提供する半導体材料として、炭化珪素(ＳｉＣ)、ＧａＮ，ＡｌＮなどのIII 族の窒化物半導体、ダイヤモンドなどが適しているが、特に、ＳｉＣ（その中でも４Ｈ−ＳｉＣ基板）が、低損失性・安定性・信頼性等の面で優れていることを確認した。これは、低欠陥密度のウェハが供給されていることに起因し、結晶中の欠陥に起因する、絶縁破壊などの問題が起こりにくいことと対応している。
【００４１】
第１の具体例
図２Ａ，図２Ｂは、それぞれ順に、第１の実施形態の第１の具体例に係る半導体装置の断面図及び電気回路図である。
【００４２】
図２Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、入力直流信号（input DC）を昇圧して出力直流信号（output DC ）を出力する昇圧型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
【００４３】
図２Ａに示すように、ショットキーダイオードＤ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層２１（活性領域）と、Ｎ型ドリフト層２１にショットキー接触する，Ｎｉからなるショットキー電極２２とを備えている。そして、Ｎ型ドリフト層２１はＣｕ等の金属からなる基材２３に接続され、基材２３は、出力電圧Ｖout を出力するための出力端子に接続されている。
【００４４】
一方、パワートランジスタＴＲ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層３１（活性領域）と、Ｎ型ドリフト層３１内にＰ型不純物をドープして形成されたＰ型ベース層３２と、Ｐ型ベース層３２内に高濃度のＮ型不純物をドープして形成されたＮ+ 型ソース層３３と、ＳｉＣ基板の表面部におけるＰ型ベース層３２，Ｎ型ドリフト層３１，Ｐ型ベース層３２を挟むＮ+ 型ソース層３３に跨って形成されたシリコン酸化膜からなるゲート絶縁膜３５と、ゲート絶縁膜３５の上に設けられた，Ａｌ等の金属やポリシリコンからなるゲート電極３６と、ＳｉＣ基板の表面部におけるＰ型ベース層３２を挟むＮ+ 型ソース層３３に跨って形成されたソース電極３７と、ＳｉＣ基板の上方に設けられたシリコン酸化膜からなる層間絶縁膜３８と、層間絶縁膜３８を貫通してゲート電極３６に接続される，Ａｌ等の金属からなるゲート配線・プラグ４０と、ゲート配線・プラグ４０の引き出し電極４２と、層間絶縁膜３８を貫通して各ソース電極３７に接続される，Ａｌ等の金属からなるソース配線・プラグ４１とを備えている。ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は平板状に設けられていて、この部分がＣｕ等の金属からなる基材４３に接続され、基材４３は接地に接続されている。また、Ｎ型ドリフト層３１の下面にはＮｉ，Ｎｉシリサイド合金等の金属からなる裏面電極３９が設けられており、裏面電極３９はショットキーダイオードＤ１のショットキー電極２２に接続されている。
【００４５】
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。裏面電極３９は配線５１に接続され、配線５１は、チップインダクタである誘導素子ＩＮＤ１を介して、入力電圧Ｖinを受けるための入力端子に接続されている。また、基材２３と基材４３との間には、チップコンデンサである容量素子ＣＡ１が介在している。
【００４６】
次に、本具体例に係る半導体パワーモジュールの製造工程について説明する。
【００４７】
まず、基材２３の上面上に、比較的小さい半導体パワー素子であるショットキーダイオードＤ１のＮ型ドリフト層２１を例えば半田などによりボンディングする。このときの条件は、ＡｕＳｎ半田またはＳｎＡｇＣｕ半田を用いて３００℃ボンディングした。
【００４８】
次に、ショットキーダイオードＤ１のショットキー電極２２の上面上に、比較的大きな半導体チップであるパワートランジスタＴＲ１をボンディングした。ショットキーダイオードＤ１とパワートランジスタＴＲ１とのボンディングは、半田によって行ってもよいが、本具体例においては、ショットキーダイオードＤ１のショットキー電極２２と、パワートランジスタＴＲ１の裏面電極３９とを互いに押しつけて、金属の相互拡散を利用して接合している。その際、加重０．１〜１ｋｇ／ｃｍ2 ，６０〜１２０ｋＨｚの超音波を印加している。
【００４９】
さらに、パワートランジスタＴＲ１のソース配線・プラグ４１の上面上に基材４３を半田により搭載して、両者を接合する。この場合、ソース配線・プラグ４１の上面上に金メッキバンプを着けて基材４３と超音波接合しても良い。パワートランジスタＴＲ１の裏面電極３９，引き出し電極４２に、配線５１，５２をそれぞれ接続し、配線５１にチップインダクタである誘導素子ＩＮＤ１を、基材２３，４３間にチップコンデンサである容量素子ＣＡ１をそれぞれ接続した後、樹脂封止により、ショットキーダイオードＤ１，パワートランジスタＴＲ１，容量素子ＣＡ１，誘導素子ＩＮＤ１，容量素子ＣＡ１及び配線５１，５２を１つのパッケージ体として組み立てる。樹脂封止の方法は、図示しないが、公知の各種樹脂封止技術を用いることができる。ここで、チップインダクタである誘導素子ＩＮＤ１とチップコンデンサである容量素子ＣＡ１は、パッケージ内に一体化せずに外付けしても良い。
【００５０】
従来の半導体パワーモジュールの場合には、半導体チップ１０３，１０４を基材１０１の上面上に、それぞれ接続させるが、本具体例の半導体パワーモジュールにおいては、半導体チップであるショットキーダイオードＤ１の上にパワートランジスタＴＲ１を積層させているので、半導体パワーモジュールの占有面積が低減する。
【００５１】
また、本具体例の半導体パワーモジュールと同じ構造のパワーモジュールをＳｉを用いたｐｎダイオード，パワートランジスタによって構成して、本具体例との比較を行なった。パワートランジスタＴＲ１を３ｍｍ角のチップとすると、Ｓｉチップを用いた従来の半導体パワーモジュールにおいては、５Ａの電流が定格でジャンクション温度が１５０℃以上となってしまったが、本具体例の半導体パワーモジュールにおいては１０Ａ以上の電流を流すことができ、パワートランジスタＴＲ１のＮ+ 型ソース領域３３に５０Ａ／ｃｍ2 以上の電流密度で電流が流れても、半導体パワーモジュールが安定して動作することが確認された。その際、本具体例のパワートランジスタＴＲ１やショットキーダイオードＤ１のジャンクション温度は１５０℃以下に保持されていた。
【００５２】
さらに、本具体例の半導体パワーモジュールに、２０Ａの電流を流しても安定に動作することが確認された。この場合は、１０Ａの電流を流した場合に比べて、ショットキーダイオードＤ１やパワートランジスタＴＲ１のジャンクション温度は、１５０℃以上に上昇しているが、パワートランジスタＴＲ１の電気抵抗値は低下しているので、電流が増えることにより損失率が低下していることも確認された。
【００５３】
第２の具体例
図３Ａ，図３Ｂは、それぞれ順に、第１の実施形態の第２の具体例に係る半導体装置の断面図及び電気回路図である。
【００５４】
図３Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、入力直流信号（input DC）を降圧して出力直流信号（output DC ）を出力する降圧型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
【００５５】
図３Ａに示すように、ショットキーダイオードＤ１は、第１の具体例におけるショットキーダイオードＤ１と同じ構造を有している。そして、ショットキー電極２２はＣｕからなる基材２３に接続され、基材２３は、容量素子ＣＡ１を介して出力端子に接続されている。
【００５６】
パワートランジスタＴＲ１も、第１の具体例のパワートランジスタＴＲ１と同じ構造を有している。そして、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分がショットキーダイオードＤ１のＮ型ドリフト層２１に接合されている。また、裏面電極３９はＣｕ等の金属からなる基材４３に接合され、基材４３は、入力電圧Ｖinを受けるための入力端子に接続されている。
【００５７】
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。また、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は、配線５４に接続され、配線５４は、チップインダクタである誘導素子ＩＮＤ１を介して、出力電圧Ｖout を出力するための出力端子に接続されている。
【００５８】
本具体例の半導体パワーモジュールの製造工程は、基本的に第１の具体例と同様であるので、説明を省略する。
【００５９】
第３の具体例
図４Ａ，図４Ｂは、それぞれ順に、第１の実施形態の第３の具体例に係る半導体装置の断面図及び電気回路図である。
【００６０】
図４Ｂに示すように、本具体例の半導体装置（半導体パワーモジュール）には、正電圧の入力直流信号（input DC）を反転して負電圧の出力直流信号（output DC ）を出力する反転型ＤＣ−ＤＣコンバータとして機能する。半導体パワーモジュールには、誘導素子ＩＮＤ１と、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１と、ショットキーダイオードＤ１と、容量素子ＣＡ１とが配置されている。
【００６１】
図４Ａに示すように、ショットキーダイオードＤ１は、第１の具体例におけるショットキーダイオードＤ１と同じ構造を有している。そして、ショットキー電極２２はＣｕ等の金属からなる基材２３に接続されており、基材２３の一端は出力端子に接続され、他端は容量素子ＣＡ１を介して接地に接続されている。
【００６２】
パワートランジスタＴＲ１も、第１の具体例のパワートランジスタＴＲ１と同じ構造を有している。そして、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分がショットキーダイオードＤ１のＮ型ドリフト層２１に接合されている。また、裏面電極３９はＣｕ等の金属からなる基材４３に接続され、基材４３は、正の入力電圧Ｖinを受けるための入力端子に接続されている。
【００６３】
さらに、引き出し電極４２は配線５２に接続され、配線５２はゲート電圧コントロールドライバにつながっている。また、ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は、配線５５に接続され、配線５５は、チップインダクタである誘導素子ＩＮＤ１を介して、接地に接続されている。
【００６４】
本具体例の半導体パワーモジュールの製造工程は、基本的に第１の具体例と同様であるので、説明を省略する。
【００６５】
−第２の実施形態−
図５Ａ，図５Ｂは、本発明の第２の実施形態に係る半導体装置の２つの構成例を示す断面図である。
【００６６】
図５Ａに示すように、本発明の第２の実施形態に係る半導体装置は、第１の構成例では、ワイドバンドギャップ半導体を用いて構成されたパワー半導体素子を含む半導体チップ６１と、Ｃｕ等の導電性を有する金属材料からなるダイパッドである基材６２と、Ｃｕ等の金属材料からなり、半導体チップ６１のパッド電極（図示せず）に接続されるリードである基材６３と、半導体チップ６１と基材６２との間に介在し、半導体チップ６１の一部に接触する第１の中間部材６５及び第２の中間部材６８ａと、半導体チップ６１に接触する，熱伝導率の高い材料（金属，セラミックなど）からなる熱伝達部材６６と、熱伝達部材６６の上に設けられた放熱フィン６７と、半導体チップ６１，第２の中間部材６５，６８ａ及び熱伝達部材６６を封止する封止材６８とを備えている。そして、基材６２，６３の各先端部は封止材６８の外方に突出して、プリント配線基板などに搭載される際の外部接続端子６２ａ，６３ａとなっている。
【００６７】
ここで、ワイドギャップ半導体から構成されるパワー半導体素子を搭載した半導体チップ６１の材質，トランジスタやダイオードの種類などは、第１の実施形態において説明したとおりである。
【００６８】
第２の中間部材６８ａは第１の中間部材６５よりも熱伝導率の低い材料によって構成され、半導体チップ６１との接触面積は、第２の中間部材６８ａの方が第１の中間部材よりも大きい。例えば、第１の中間部材６５は、熱伝導率が４（Ｗ／ｃｍ・ｄｅｇ）の銅からなり、第２の中間部材６８ａは熱伝導率が０．１（Ｗ／ｃｍ・ｄｅｇ）よりも小さい材料からなっている。図５Ａに示す例では、第２の中間部材６８ａは封止材６８の一部である。熱伝達部材６６は、例えば熱伝導率が０．２６（Ｗ／ｃｍ・ｄｅｇ）のアルミナ（セラミック）によって構成されている。放熱フィン６７は、熱伝達部材６６と同じ材料によって構成されていてもよいし、銅合金などの金属によって構成されていてもよい。また、放熱フィン６７は、熱容量の大きい冷却媒体であってもよい。
【００６９】
また、図５Ｂに示すように、第２の構成例では、半導体チップ６１の両面にそれぞれ接触する熱伝達部材６６が設けられている。そして、各熱伝達部材６６の表面上には、それぞれ放熱フィン６７が設けられている。
【００７０】
なお、図５Ａ，図５Ｂの破線に示すように、第１，第２の構成例のいずれにおいても、例えば半導体チップ６１中のパワー半導体素子が３端子型素子（ＭＩＳＦＥＴなど）の場合には、半導体チップ６１の電極につながるもう１つのリードである基材６４が必要となる。
【００７１】
本実施形態の半導体装置の特徴は、パワーデバイスである半導体チップ６１と接触する熱伝達部材６６が封止材６８から露出するように設けられている点である。また、基材６２が半導体チップ６１の一部のみと第１の中間部材６５を介して接続されていて、従来の半導体パワーモジュールのごとく、基材６２が半導体チップ６１の全面に接触していない。
【００７２】
本実施形態によると、半導体チップ６１と接触する熱伝達部材６６が設けられ、熱伝達部材６６が封止材６８から露出しているので、パワー半導体素子を内蔵する半導体チップ６１内で発生した熱が熱伝達部材６６を介して放出され、外部接続端子６２ａ，６３ａは半導体チップ６１の発熱によって過度に温度上昇することがなく、かつ、半導体チップ６１を適度に高温で動作効率のよい状態に保持することが可能となる。したがって、外部接続端子６２ａ，６３ａとプリント配線基板などの母基板との接続の信頼性が向上する。また、熱放散性の向上により、小型化，小面積化を実現することができる。
【００７３】
特に、基材６２が半導体チップ６１の全面ではなく、上面又は下面の１／２以下の面積で直接又は導電部材を挟んで接続されていることにより、基材６２の先端部である外部接続端子６２ａの温度の上昇をより効果的に抑制することができる利点がある。
【００７４】
なお、熱伝達部材６６や放熱フィン６７を設けずに、封止材として耐熱性の高いモールド樹脂を用いることによっても、半導体チップ６１の温度を適度に保って高い動作効率を保持しつつ、外部接続端子６２ａ，６３ａの温度が過度に高くなるのを抑制することができる。
【００７５】
また、封止樹脂に代えて封止ガラスを封止材として用いることができ、さらに、封止樹脂や封止ガラスの上を覆う皮膜が設けられていてもよい。その場合、放熱フィンは、封止樹脂や封止ガラスを挟んで熱伝達部材に対向する位置に設けられていればよい。
【００７６】
また、熱伝達部材６６と半導体チップ６１の間にダイオードなどの半導体素子を含むチップを配置したり、第２の中間部材６８ａの代わりにダイオードなどの半導体素子を含むチップを配置することも可能である。その場合には、第１の実施形態のごとく、パワーモジュールが構成されることになる。
【００７７】
本実施形態の半導体装置において、半導体チップとしては周知のものを特に制限なく用いることができ、例えば、ショットキーダイオード，ｐｎダイオード，ＭＩＳＦＥＴ，ＭＥＳＦＥＴ，Ｊ−ＦＥＴ，サイリスタ等を搭載したものが挙げられる。
【００７８】
半導体チップのパッド電極と基材との間の接続方法には、金属同士の相互拡散を利用した直接接合，半田による接合，バンプによる接続，導電性接着剤を利用した接続などがあり、いずれを用いてもよいものとする。
【００７９】
さらに、パッケージとして周知のものを特に制限なく用いることができ、例えば、樹脂封止パッケージ，セラミックパッケージ，金属パッケージ，ガラスパッケージ等が挙げられる。いずれの場合にも、基材としては、比較的熱伝導性の高い金属（たとえばＣｕ）からなるものが一般的に用いられている。
【００８０】
また、耐圧が同程度の１ｋＶであるＭＩＳＦＥＴ同士で比較すると、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて１桁以上小さい電力損失を示す。ＳｉのＩＧＢＴとワイドバンドギャップ半導体のＭＩＳＦＥＴで比較しても、ワイドバンドギャップ半導体を用いた半導体パワー素子は、Ｓｉパワー素子に比べて半分以下の電力損失を示す。このようなワイドバンドギャップ半導体を用いた半導体パワー素子の低損失性により、本発明の半導体パワーデバイスにおいては、半導体パワー素子内で発生する熱自体も小さいので、従来のＳｉパワー素子を用いた半導体パワーデバイスに比べ、内部の温度上昇を抑制するためには、さらに有利になる。
【００８１】
さらに、ワイドバンドギャップ半導体を用いたＭＩＳＦＥＴは、Ｓｉを用いたＩＧＢＴを凌駕するほどの高耐圧，低損失性を達成することができるため、ＭＩＳＦＥＴの高速動作性を高電圧・大電流の信号を制御するのに活かすことができる。つまり、半導体パワー素子の動作速度が遅い場合に生ずるスイッチング損失を低減することができる。
【００８２】
特に、半導体パワーモジュールにおいて、複数の半導体素子のうち少なくとも１つの半導体素子に、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる場合に、本発明の効果が顕著に得られる。その理由は、半導体素子内において５０Ａ／ｃｍ2 以上の電流密度が生じるような動作がある場合、Ｓｉパワー素子（例えばＭＩＳＦＥＴ）においては、電力損失に応じた発熱量が大きくなるので、Ｓｉパワー素子の正常な動作を確保するために必要な温度１５０℃以下という制限内で動作を続けることが難しい。それに対し、本発明の半導体パワーデバイスにおいては、５０Ａ／ｃｍ2 以上の電流密度に対しても発熱量が抑制されるので、良好に動作することができる。
【００８３】
さらに、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いた半導体パワー素子は、発熱により半導体パワー素子の温度が２００℃以上（さらに４００℃以上）に上昇しても、半導体パワーモジュールは良好に動作することができる。むしろ、温度の上昇につれて、半導体パワー素子の電気抵抗が減少する性質を示すことから、電流密度５０Ａ／ｃｍ2 以上で動作して高温に保持されている場合の方が、低温に保持されている場合よりも電気抵抗が低下して、より高効率の動作が可能であることが確認された。
【００８４】
次に、第２の実施形態において、基材と半導体チップの上面又は下面とが接触する部分の面積が、上面又は下面の面積の１／２よりも小さいことにより、基材先端の外部接続端子の温度上昇を抑制して、母基板との接続の信頼性を高く維持しうる理由について以下に説明する。
【００８５】
従来、定格電力が半導体素子に与えられた場合に、基材の温度が９０℃で半導体素子の温度が１５０℃になるように、つまり温度差が６０℃になるように、Ｓｉ半導体素子から基材への熱抵抗が設計されている。つまり、Ｓｉ半導体素子が１５０℃にまで発熱するに相当する電流を流すことが出来る。同じようにＳｉＣ(炭化珪素)のパワーデバイスを実装した場合は、パッケージを大幅に変更しない限り、ＳｉＣ半導体素子の温度は２００℃に設定され、基材の温度は上記Ｓｉ半導体素子の場合と同じ９０℃に設定される必要がある。このＳｉＣ半導体素子の場合の温度差は１１０℃となり、Ｓｉ半導体素子の場合の温度差のほぼ２倍である。したがって、ＳｉＣ半導体素子を搭載したＳｉＣチップ（本実施形態における半導体チップ６１）と基材の間の熱抵抗が、Ｓｉ半導体素子を搭載したＳｉチップの場合の２倍に設定されれば、上記温度範囲に収まることとなる。これを実現するためには、ＳｉＣチップの上面または下面（表面または裏面）での、基材に対する接触面積を上面又は下面の面積の半分とすると、熱抵抗が２倍になって、基材の温度を９０℃以下に保って、ＳｉＣ半導体素子を２００℃で正常に動作させることが出来ることを意味する。ここに、他の熱伝導の良い放熱機構（基材）が付加されれば、さらに接触面積を小さく（熱抵抗を大きく）して、ＳｉＣ半導体素子の温度上昇を抑えつつ、基材の温度上昇を抑えることが出来る。つまり、ＳｉＣチップの上面または下面での、基材との接触面積を上面又は下面の面積の半分以下とすることにより、温度上昇を伴わずに安定動作させることが出来る。ここで、パッケージ樹脂などを大幅に金属などへ変更し、パッケージ自身の耐熱性を２００℃以上とした場合は、上記半分の接触面積を更に小さくする必要がある。
【００８６】
逆に、ＳｉＣチップの基材に対する接触面積を、ＳｉＣチップの上面または下面（表面または裏面）の半分以上とすると、ＳｉＣ半導体素子の温度をパッケージの耐熱温度である２００℃に設定し電流を流した場合には、基材の温度が９０℃以上となり、基材とプリント配線基板などとの接触部分で発熱による問題が生じる。
【００８７】
第１の具体例
図６は、第２の実施形態の第１の具体例に係る半導体装置の断面図である。図６に示すように、本具体例の半導体装置には、縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１が配置されている。
【００８８】
図６に示すように、パワートランジスタＴＲ１（半導体チップ６１）は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層３１（活性領域）と、Ｎ型ドリフト層３１内にＰ型不純物をドープして形成されたＰ型ベース層３２と、Ｐ型ベース層３２内に高濃度のＮ型不純物をドープして形成されたＮ+ 型ソース層３３と、ＳｉＣ基板の表面部におけるＰ型ベース層３２，Ｎ型ドリフト層３１，Ｐ型ベース層３２を挟むＮ+ 型ソース層３３に跨って形成されたシリコン酸化膜からなるゲート絶縁膜３５と、ゲート絶縁膜３５の上に設けられた，Ａｌ等の金属やポリシリコンからなるゲート電極３６と、ＳｉＣ基板の表面部におけるＰ型ベース層３２を挟むＮ+ 型ソース層３３に跨って形成されたソース電極３７と、ＳｉＣ基板の上方に設けられたシリコン酸化膜からなる層間絶縁膜３８と、層間絶縁膜３８を貫通してゲート電極３６に接続される，Ａｌ等の金属からなるゲート配線・プラグ４０と、ゲート配線・プラグ４０の引き出し電極４２と、層間絶縁膜３８を貫通して各ソース電極３７に接続される，Ａｌ等の金属からなるソース配線・プラグ４１とを備えている。
【００８９】
ソース配線・プラグ４１のうち層間絶縁膜３８の上面上に位置する部分は平板状に設けられていて、この部分がＣｕ等の金属からなる基材６３（リード）に金属細線７０を介して接続され、基材６３の先端部は母基板の出力端子部に接続される外部接続端子６３ａとなっている。
【００９０】
また、Ｎ型ドリフト層３１の下面にはＮｉ，Ｎｉシリサイド合金等の金属からなる裏面電極３９が設けられており、裏面電極３９は第１の中間部材６５を介して基材６２（ダイパッド）に接続され、基材６２の先端部は母基板の接地に接続される外部接続端子６２ａとなっている。
【００９１】
さらに、引き出し電極４２は図示しない断面に設けられた基材６４（リード）に金属細線７１を介して接続され、基材６４の先端部は母基板のゲートバイアス供給部に接続される外部接続端子６４ａとなっている。
【００９２】
また、パワートランジスタＴＲ１の上面には、アルミナ（セラミック）からなる熱伝達部材６６が取り付けられ、熱伝達部材６６の上面上には、銅合金板からなる放熱フィン６７が取り付けられている。
【００９３】
そして、基材６２の上面側で、パワートランジスタＴＲ１，第１の中間部材６５，基材６３，６４，金属細線７０，７１及び熱伝達部材６６はエポキシ樹脂からなる封止材６８によって封止されている。封止材６８のうちパワートランジスタＴＲ１と基材６２との間に介在する部分が第２の中間部材６８ａとなっている。
【００９４】
次に、本具体例に係る半導体装置の製造方法について説明する。図７Ａ〜図７Ｃは、本具体例に係る半導体装置の製造工程を示す断面図である。
【００９５】
まず、図７Ａに示す工程で、平板部分からコ字状に曲げられたリードを有するリードフレーム６９上に第１の中間部材６５を挟んでパワートランジスタＴＲ１（半導体チップ６２）を搭載し、パワートランジスタＴＲ１のソース配線・プラグ４１（図示せず）とリードフレーム６９のリードとを金属細線７０によって接続する。また、パワートランジスタＴＲ１の上面上にアルミナからなる熱伝達部材６６を搭載する。
【００９６】
次に、図７Ｂに示す工程で、パワートランジスタＴＲ１，リードフレーム６９の一部，第１の中間部材６５及び金属細線７０をエポキシ樹脂からなる封止材６８によって封止する。このとき、熱伝達部材６６の上面（表面）は封止材６８から露出している。
【００９７】
次に、図７Ｃに示す工程で、リードフレーム６９を切断して、外部接続端子６２ａを含む基材６２と、外部接続端子６３ａを含む基材６３となる部分を残す。また、熱伝達部材６６の上面上にＣｕ等からなる放熱フィン６７を取り付ける。以上の工程により、図６に示す半導体装置の構造が形成されることになる。
【００９８】
なお、図６に示すように、図示しない断面に存在する基材６４と引き出し電極とが金属細線７１によって接続されるが、図７Ａ〜図７Ｃにおいてこの部分の図示は省略されている。
【００９９】
図８は、パワートランジスタＴＲ１のプリント配線基板への取り付け状態の一例を示す断面図である。同図に示すように、プリント配線基板８０には、接地配線８１と、接地配線８１に接続される導体層を有するスルーホール８３と、ソース電圧供給配線８２と、ソース電圧供給配線８２に接続される導体層を有するスルーホール８４とが形成されている。そして、半導体装置の外部接続端子６２ａは、スルーホール８３に嵌合して半田（図示せず）により接地配線８１に接続され、外部接続端子６３ａはスルーホール８４に嵌合して半田（図示せず）により出力端子８２に接続されている。
【０１００】
なお、図８に示す状態において、プリント配線基板８０にはゲートバイアス供給配線及びスルーホールが設けられており、外部接続端子６４ａ（図６参照）はスルーホールに嵌合してゲートバイアス供給配線に半田により接続されているが、その図示は省略されている。
【０１０１】
図８に示す状態において、パワートランジスタＴＲ１で発生した大部分の熱は熱伝達部材６６を伝わって放熱フィン６７から外部に放出されるので、外部接続端子６２ａ，６３ａに伝わる熱は小さく抑制されることがわかる。
【０１０２】
第２の具体例
図９は、第２の実施形態の第２の具体例に係る半導体装置の断面図である。本具体例の半導体装置には、第１の具体例において説明したとおりの構造を有しているパワートランジスタＴＲ１に加えて、ショットキーダイオードが配置されている。
【０１０３】
ショットキーダイオードＤ１は、ワイドバンドギャップ半導体からなるＳｉＣ基板の大部分を占めるＮ型ドリフト層２１（活性領域）と、Ｎ型ドリフト層２１にショットキー接触する，Ｎｉからなるショットキー電極２２とを備えている。ショットキーダイオードＤ１のＮ型ドリフト層２１の裏面はパワートランジスタＴＲ１のソース配線・プラグ４１に接続されている。また、ショットキー電極２２は、Ｃｕ等の金属からなる基材６３に、Ｃｕ等の金属からなる第１の中間部材７４を介して接続され、基材６３の先端部は、母基板の出力端子部に接続される外部接続端子６３ａとなっている。本具体例では、封止材６８のうちショットキーダイオードＤ１のショットキー電極２２と基材６３との間に介在する部分が第２の中間部材６８ｂとなっている。
【０１０４】
また、パワートランジスタＴＲ１の裏面電極３９に第１の中間部材６５を介して接続され、先端部が母基板の接地に接続される外部接続端子６２ａとなっている基材６２（ダイパッド）と、パワートランジスタＴＲ１の引き出し電極４２に金属細線７１を介して接続され、先端部が外部接続端子６４ａとなっている基材６４（リード）とが設けられている。そして、封止材６８のうちパワートランジスタＴＲ１と基材６２との間に介在する部分が第２の中間部材６８ａとなっている点は、第１の具体例と同様である。
【０１０５】
本具体例においても、製造工程は第１の具体例と同様であり、母基板（プリント配線基板）への取り付け状態は図８に示すとおりである。したがって、本具体例により、パワートランジスタＴＲ１とショットキーダイオードＤ１とを１つのパッケージに収納して高密度実装を図りつつ、外部接続端子６２ａ，６３ａに伝わる熱を小さく抑制することができ、母基板との間の接続の信頼性を高く保持することができる。
【０１０６】
なお、図９に示す構造に代えて、ショットキーダイオードＤ１を熱伝達部材６６とパワートランジスタＴＲ１のソース配線・プラグ４１との間に配置してもよい。さらに、その場合、ショットキー電極２２を金属細線を介して基材６３に接続してもよい。
【０１０７】
第３の具体例
図１０は、第２の実施形態の第３の具体例に係る半導体装置の断面図である。図１０に示すように、本具体例の半導体装置には、第１，第２の具体例と同じ構造を有する縦型ＭＩＳＦＥＴであるパワートランジスタＴＲ１が配置されている。本具体例に係る半導体装置の特徴は、樹脂封止ではなく、金属キャップを用いたガラス封止構造を有している点である。
【０１０８】
本具体例に係る半導体装置は、図１０に示すように、セラミック等の絶縁体からなる基台８１と、基台８１上に形成されたＣｕ等の金属板からパターニングされた基材として機能する基材６２，基材６３及び支持部材８３と、基材６２及び支持部材８３上に搭載されたパワートランジスタＴＲ１（半導体チップ６１）と、パワートランジスタＴＲ１の上面上に取り付けられた熱伝達部材６６とを備えている。基台８１には、外部接続端子に対応したスルーホール８８，８９と、スルーホール８８，８９の壁面から基台８１の上面及び下面に亘って形成された導電膜８４，８６（又はスルーホール８８，８９を貫通する導電ロッド）が設けられている。また、基台８１の裏面の導電膜８４，８６上には、母基板（プリント配線基板）に接続される外部接続端子８５が設けられている。
【０１０９】
そして、パワートランジスタＴＲ１の裏面電極（図示せず）の端部が基材６２に直接接続され、基材６２は導電膜８４（又はスルーホール８８を貫通する導電ロッド）を介して外部接続端子８５に接続されている。また、パワートランジスタＴＲ１のソース配線・プラグ（図示せず）は、金属細線７０を介して基材６３に接続され、基材６３は導電膜８６（又はスルーホール８９を貫通する導電ロッド）を介して外部接続端子８７に接続されている。
【０１１０】
なお、本具体例において、図示は省略するが、図示しない断面において、引き出し電極は基材に金属細線を介して接続され、基材は、基台８１のスルーホール，上面及び下面に亘って形成された導電膜を介して、外部接続端子に接続されている。
【０１１１】
そして、パワートランジスタＴＲ１，基材６２，基材６３，金属細線７０，支持部材８３及び熱伝達部材６６は、ガラスからなる封止材６８とともに、銅合金等の金属からなる金属キャップ８２内に封入されている。基台８１及び金属キャップ８２により、半導体チップ６１（パワートランジスタＴＲ１），基材６２，６３及び熱伝達部材６６を密閉する容器が構成されている。
【０１１２】
なお、封止材６８は、不活性ガス，空気又は極めて低圧力に減圧された気体（いわゆる真空雰囲気の気体）であってもよい。
【０１１３】
熱伝達部材６６の上面は、金属キャップ８２の内壁面に接触していて、金属キャップ８２の壁のうち熱伝達部材６６に接触している部位の外壁面上に、銅合金板などからなる放熱フィン６７が取り付けられている。
【０１１４】
本具体例によると、基材６２や金属細線７０はパワートランジスタＴＲ１の裏面の一部にしか接触しておらず、かつ、基台８１とパワートランジスタＴＲ１との間には比較的熱伝導率の小さいガラスが大部分を占めているので、パワートランジスタＴＲ１からの熱は、基台８１，基材６２及び基材６３にはあまり伝わらず、大部分の熱は、熱伝達部材６６及び金属キャップ８２の壁を介して放熱フィン６７から放出される。よって、外部接続端子と母基板との間の接続の信頼性の向上を図ることができる。
【産業上の利用可能性】
【０１１５】
本発明は、炭化珪素（ＳｉＣ），ＧＡＮ，ＡｌＮ等のIII 族窒化物，ダイヤモンド等のワイドバンドギャップ半導体を用いたＭＩＳＦＥＴ，ＭＥＳＦＥＴ，ショットキーダイオード、ｐｎダイオード，Ｊ−ＦＥＴ，サイリスタ等の半導体デバイスを有する半導体装置や半導体パワーモジュールとして利用することができる。
【図面の簡単な説明】
【０１１６】
【図１】本発明の第１の実施形態に係る半導体装置（パワーモジュール）の構成を示す断面図である。
【図２】図２Ａ，図２Ｂは、それぞれ順に、第１の実施形態の第１の具体例に係る半導体装置の断面図及び電気回路図である。
【図３】図３Ａ，図３Ｂは、それぞれ順に、第１の実施形態の第２の具体例に係る半導体装置の断面図及び電気回路図である。
【図４】図４Ａ，図４Ｂは、それぞれ順に、第１の実施形態の第３の具体例に係る半導体装置の断面図及び電気回路図である。
【図５】本発明の第２の実施形態に係る半導体装置の２つの構成例を示す断面図である。
【図６】第２の実施形態の第１の具体例に係る半導体装置の断面図である。
【図７】第２の実施形態の第１の具体例に係る半導体装置の製造工程を示す断面図である。
【図８】パワートランジスタＴＲ１のプリント配線基板への取り付け状態の一例を示す断面図である。
【図９】第２の実施形態の第２の具体例に係る半導体装置の断面図である。
【図１０】第２の実施形態の第３の具体例に係る半導体装置の断面図である。
【図１１】従来の半導体装置の断面図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005024941.tif 000014
【図２】
2005024941.tif 000015
【図３】
2005024941.tif 000016
【図４】
2005024941.tif 000017
【図５】
2005024941.tif 000018
【図６】
2005024941.tif 000019
【図７】
2005024941.tif 000020
【図８】
2005024941.tif 000021
【図９】
2005024941.tif 000022
【図１０】
2005024941.tif 000023
【図１１】
2005024941.tif 000024
【国際調査報告】
2005024941.tif 000025
2005024941.tif 000026
2005024941.tif 000027
2005024941.tif 000028