(57)【要約】本発明は、インバータの入力部をインバータの閾値電位にし、インバータの入力部に容量手段を介してＣＫ信号を入力することで、ＣＫ信号は増幅され、その増幅されたＣＫ信号をシフトレジスタに用いる。つまり、インバータの閾値電位を取得することで、トランジスタの特性ばらつきに殆ど影響しないシフトレジスタを提供することができる。
2004057760.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続されたインバータと、
前記インバータの入力部と出力部を電気的に接続する手段と、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極に前記クロック信号を入力する第２の手段と、
前記レベルシフタの出力の電位を固定する第３の手段と、
前記レベルシフタが動作していない期間において、前記インバータの入力部の電位を固定する第４の手段と、を有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とするシフトレジスタ。
【請求項２】
請求の範囲第１項において、
前記基準電位に前記クロック信号のＨレベルとＬレベルの電位を用いることを特徴とするシフトレジスタ。
【請求項３】
クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続された第１のインバータと、
前記第１のインバータの出力部に入力部が接続された第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極に前記クロック信号を入力する第２の手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第３のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とするシフトレジスタ。
【請求項４】
クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、直列に接続された第１のインバータ及び第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記第１のインバータの入力部に第１の電極が接続された第１の容量手段及び第２の容量手段と、
前記第１の容量手段の第２の電極に基準電位として前記クロック信号のＨレベルを入力する第３のスイッチと、
前記第２の容量手段の第２の電極に基準電位として前記クロック信号のＬレベルを入力する第４のスイッチと、
前記第１の容量手段及び第２の容量手段の第２の電極に前記クロック信号を入力する手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第５のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とするシフトレジスタ。
【請求項５】
クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、直列に接続された第１のインバータ及び第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記第１のインバータの入力部に第１の電極が接続された第１の容量手段及び第２の容量手段と、
前記第１の容量手段の第２の電極に出力部が接続された第３のインバータと、
前記第３のインバータの入力部と出力部の間に設けられた第３のスイッチと、
前記第３のインバータの入力部と電源との間に設けられた第４のスイッチと、
前記第３のインバータの入力部に第１の電極が接続された第３の容量手段と、
前記第３の容量手段の第２の電極に前記クロック信号のＨレベルの電位を入力する第５のスイッチと、
前記第２の容量手段の第２の電極に出力部が接続された第４のインバータと、
前記第４のインバータの入力部と出力部の間に設けられた第６のスイッチと、
前記第４のインバータの入力部と電源との間に設けられた第７のスイッチと、
前記第４のインバータの入力部に第１の電極が接続された第４の容量手段と、
前記第４の容量手段の第２の電極に前記クロック信号のＬレベルの電位を入力する第８のスイッチと、
前記第３の容量手段及び第４の容量手段の第２の電極に前記クロック信号を入力する手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第９のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とするシフトレジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記シフトレジスタを構成する前記レベルシフタの段数とフリップフロップの段数の比は、１：Ｎ（Ｎは２以上）であることを特徴とするシフトレジスタ。
【請求項７】
クロック信号の振幅を増幅するレベルシフタを有し、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続されたインバータと、
前記インバータの入力部と出力部の間に設けられたスイッチと、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極にクロックを入力する第２の手段と、
前記レベルシフタの出力の電位を固定する第３の手段と、
前記インバータの入力部の電位を固定する第４の手段と、を有するシフトレジスタの駆動方法であって、
リセット期間において、前記スイッチをオンして、前記インバータの入力部及び出力部を前記インバータの閾値電位とすることによって、前記容量手段の第１の電極が前記閾値電位とし、前記第１の手段によって前記容量手段の第２の電極を基準電位とし、
クロック取り込み期間において、前記第２の手段によって前記容量手段の第２の電極に前記クロック信号を入力し、前記基準電位からの電位の変動により、前記第３の手段によってＨレベルまたはＬレベルを入力された前記クロック信号に対応して出力し、
前記インバータの出力が不定の期間において、前記第３の手段によって、前記レベルシフタの出力の電位を固定し、
前記レベルシフタが動作していない期間において、前記第４の手段によって、前記インバータの入力部の電位を固定し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とするシフトレジスタの駆動方法。
【請求項８】
請求の範囲第７項において、前記基準電位に前記クロック信号のＨレベルとＬレベルの電位を用いることを特徴とするシフトレジスタの駆動方法。
【発明の詳細な説明】
【技術分野】  本発明は、映像信号を入力して映像表示を行うアクティブマトリクス型表示装置に関する。さらに、映像信号を順次サンプリングしていくサンプリングパルスを生成するシフトレジスタに関する。
【背景技術】  近年、液晶表示装置や発光装置などのアクティブマトリクス型表示装置は、携帯機器向け等の需要の増加から開発が進められている。特に絶縁体上に多結晶半導体（ポリシリコン）により形成されたトランジスタを用い、画素及び駆動回路（以下、内部回路と称する。）を一体形成する技術は活発に開発が進められている。内部回路はソース信号線駆動回路、ゲート信号線駆動回路等を有し、マトリクス状に配置された画素を制御する。
また、内部回路はフレキシブルプリント基板（ＦＰＣ）等を介してコントローラＩＣ等（以下、外部回路と称する。）と接続され、その動作が制御される。一般的に、外部回路に用いるＩＣは単結晶のため、内部回路の電源電圧より低い電圧で動作する。現状では、通常、外部回路は３．３Ｖの電源電圧で動作するが、内部回路は１０Ｖ程度の電源電圧で動作する。よって、外部回路のクロック（以後、ＣＫと表記）信号で内部回路のシフトレジスタを動作させるためには、レベルシフタ等でＣＫ信号を内部回路の電源電圧と同程度の電圧に増幅する必要がある。
外部回路でＣＫ信号を増幅する場合にはレベルシフタＩＣ、電源ＩＣ等の部品の増加、消費電力の増加等の問題が生じる。内部回路においては、ＦＰＣの入力部にＣＫ信号を増幅するレベルシフタを設け、シフトレジスタ全段に供給すると、レイアウト面積の増加、消費電力の増加、高周波動作が困難等の問題を生じる。
そのため、低電圧のＣＫ信号で動作するシフトレジスタが提案されている。この発明のシフトレジスタは差動増幅型のデータ転送部を備えることにより、低電源電圧、低電圧入力信号であっても十分に動作することができるとしている（例えば、特開平１１−１８４４３２号公報参照）。
前記差動増幅型のデータ転送部を備えるシフトレジスタは、差動増幅器を構成するトランジスタ特性が想定していた特性から外れた時には、シフトレジスタが誤動作する場合がある。単結晶ではないポリシリコンＴＦＴ等においては、特性ばらつきは無視できない問題である。
本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性ばらつきの影響を受けにくい、低消費電力のシフトレジスタを提供することを課題とするものである。
【発明の開示】
本発明は、閾値電位を取得したインバータの入力部に容量手段を介してＣＫ信号を入力することで、ＣＫ信号は増幅され、その増幅したＣＫ信号をシフトレジスタに用いる。つまり、インバータの閾値電位を取得することで、トランジスタの特性ばらつきに殆ど影響しないシフトレジスタを提供することができる。
また、ＣＫ信号を増幅するレベルシフタは、シフトレジスタの出力パルスを用いて生成した制御信号により動作するため、ＣＫ信号の増幅が必要な短期間だけ動作する。これにより、ＣＫ信号のレベルシフタは貫通電流が流れる期間が短く、低消費電力のシフトレジスタを提供することができる。
本発明の構成を以下に記す。
本発明のシフトレジスタは、クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続されたインバータと、
前記インバータの入力部と出力部を電気的に接続する手段と、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極に前記クロック信号を入力する第２の手段と、
前記レベルシフタの出力の電位を固定する第３の手段と、
前記レベルシフタが動作していない期間において、前記インバータの入力部の電位を固定する第４の手段と、を有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とする。
また、前記基準電位として前記クロック信号のＨレベルとＬレベルの電位を用いることを特徴とする。
本発明のシフトレジスタは、クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続された第１のインバータと、
前記第１のインバータの出力部に入力部が接続された第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極に前記クロック信号を入力する第２の手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第３のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とする。
本発明のシフトレジスタは、クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、直列に接続された第１のインバータ及び第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記第１のインバータの入力部に第１の電極が接続された第１の容量手段及び第２の容量手段と、
前記第１の容量手段の第２の電極に基準電位として前記クロック信号のＨレベルを入力する第３のスイッチと、
前記第２の容量手段の第２の電極に基準電位として前記クロック信号のＬレベルを入力する第４のスイッチと、
前記第１の容量手段及び第２の容量手段の第２の電極に前記クロック信号を入力する手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第５のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とする。
本発明のシフトレジスタは、クロック信号の振幅を増幅するレベルシフタを有するシフトレジスタであって、
前記レベルシフタは、直列に接続された第１のインバータ及び第２のインバータと、
前記第１のインバータの入力部と出力部の間に設けられた第１のスイッチと、
前記第１のインバータの入力部と電源との間に設けられた第２のスイッチと、
前記第１のインバータの入力部に第１の電極が接続された第１の容量手段及び第２の容量手段と、
前記第１の容量手段の第２の電極に出力部が接続された第３のインバータと、
前記第３のインバータの入力部と出力部の間に設けられた第３のスイッチと、
前記第３のインバータの入力部と電源との間に設けられた第４のスイッチと、
前記第３のインバータの入力部に第１の電極が接続された第３の容量手段と、
前記第３の容量手段の第２の電極に前記クロック信号のＨレベルの電位を入力する第５のスイッチと、
前記第２の容量手段の第２の電極に出力部が接続された第４のインバータと、
前記第４のインバータの入力部と出力部の間に設けられた第６のスイッチと、
前記第４のインバータの入力部と電源との間に設けられた第７のスイッチと、
前記第４のインバータの入力部に第１の電極が接続された第４の容量手段と、
前記第４の容量手段の第２の電極に前記クロック信号のＬレベルの電位を入力する第８のスイッチと、
前記第３の容量手段及び第４の容量手段の第２の電極に前記クロック信号を入力する手段と、を有し、
前記第２のインバータは、前記第１のインバータの出力が不定の期間において、前記レベルシフタの出力の電位を固定する第９のスイッチを有し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とする。
また、本発明のシフトレジスタは、
シフトレジスタを構成するレベルシフタの段数とフリップフロップの段数の比が、１：Ｎ（Ｎは２以上）であることを特徴とする。
本発明のシフトレジスタの駆動方法は、クロック信号の振幅を増幅するレベルシフタを有し、
前記レベルシフタは、容量手段と、
前記容量手段の第１の電極に入力部が接続されたインバータと、
前記インバータの入力部と出力部の間に設けられたスイッチと、
前記容量手段の第２の電極に基準電位を入力する第１の手段と、
前記容量手段の第２の電極にクロックを入力する第２の手段と、
前記レベルシフタの出力の電位を固定する第３の手段と、
前記インバータの入力部の電位を固定する第４の手段と、を有するシフトレジスタの駆動方法であって、
リセット期間において、前記スイッチをオンして、前記インバータの入力部及び出力部を前記インバータの閾値電位とすることによって、前記容量手段の第１の電極が前記閾値電位とし、前記第１の手段によって前記容量手段の第２の電極を基準電位とし、
クロック取り込み期間において、前記第２の手段によって前記容量手段の第２の電極に前記クロック信号を入力し、前記基準電位からの電位の変動により、前記第３の手段によってＨレベルまたはＬレベルを入力された前記クロック信号に対応して出力し、
前記インバータの出力が不定の期間において、前記第３の手段によって、前記レベルシフタの出力の電位を固定し、
前記レベルシフタが動作していない期間において、前記第４の手段によって、前記インバータの入力部の電位を固定し、
前記レベルシフタの制御信号は前記シフトレジスタの出力パルスから生成することを特徴とする。
また本発明のシフトレジスタの駆動方法は、前記基準電位に前記クロック信号のＨレベルとＬレベルの電位を用いることを特徴とする。
【図面の簡単な説明】  第１図は、実施の形態１を示す図である。
第２図は、実施の形態２を示す図である。
第３図は、実施の形態３を示す図である。
第４図は、実施の形態３におけるタイミングチャートを示す図である。
第５図は、制御信号のタイミングを示す図である。
第６図は、本発明が適用可能なシフトレジスタの構成を示す図である。
第７図は、Ｄ−ＦＦの構成例を示す図である。
第８図は、本発明における制御信号の生成方法の例を示す図である。
第９図は、本発明が適用可能な電子機器の例を示す図である。
第１０図は、インバータの特性を示す図である。
第１１図は、出力インバータの他の構成例を示す図である。
【発明を実施するための最良の形態】  本発明の実施形態について、以下に説明する。
［実施の形態１］
第１図（Ａ）に本発明のシフトレジスタのＣＫ信号を増幅するレベルシフタの第１の構成を示す。
本実施形態のレベルシフタはＣＫ取り込み用スイッチ１００１、リファレンス用スイッチ１００２、閾値セット用スイッチ１００３、容量手段１００４、補正インバータ１００５、電位固定用スイッチ１００６、出力インバータ１００７を有し、出力インバータ１００７は第１のＰ型ＴＦＴ１００８、第２のＰ型ＴＦＴ１００９及びＮ型ＴＦＴ１０１０を有する。
ＣＫ取り込み用スイッチ１００１はシフトレジスタの出力パルスから生成した信号▲２▼によりオンオフを制御され、ＣＫ信号が取り込まれる。リファレンス用スイッチ１００２はシフトレジスタの出力パルスから生成した信号▲１▼によりオンオフを制御され、ＣＫ取り込み用スイッチ１００１と容量手段１００４との接続部に、基準電位を取り込む。補正インバータ１００５の入力部、出力部は閾値セット用スイッチ１００３を介し、電気的に接続されており、前記閾値セット用スイッチ１００３のオンオフは信号▲１▼により制御されている。ここで、ＣＫ取り込み用スイッチ１００１、リファレンス用スイッチ１００２、閾値セット用スイッチ１００３、電位固定用スイッチ１００６は制御信号がＨレベルのときオンするとする。
前記レベルシフタが動作していない期間、補正インバータ１００５の誤動作や貫通電流を防止するため、補正インバータ１００５の入力部は電位固定用スイッチ１００６を介してＧＮＤ電源と接続される。前記電位固定用スイッチ１００６はシフトレジスタの出力パルスから生成した信号▲３▼によりオンオフが制御される。出力インバータ１００７において、ＣＫ信号取り込みが開始されるまで、誤動作しないように、第１のＰ型ＴＦＴ１００８は、シフトレジスタの出力パルスから生成した信号▲４▼でオンオフが制御される。
ここで、ＯＵＴはレベルシフタが動作していない期間はＧＮＤ電位になり、ＣＫ信号のＨレベルを取り込んだ時にはＶＤＤ電位になる設定となっている。このため、レベルシフタが動作していない期間は、補正インバータ１００５の入力部はＧＮＤ電位に固定してある。また、出力インバータ１００７が第１のＰ型ＴＦＴ１００８のスイッチを設けているのは、第１のＰ型ＴＦＴ１００８でＶＤＤの出力期間を制御することによって、補正インバータ１００５の出力が不定の時に誤動作しないようにするためである。
また、レベルシフタが動作していない期間において、補正インバータ１００５の入力部をＨレベルに固定した方が論理的に都合の良いときには、電位固定用スイッチ１００６をＰ型ＴＦＴにし、補正インバータ１００５の入力部をＶＤＤに電気的に接続する。また、出力インバータ１００７を例えば第１１図の１１０７に示すような構成とすることによって、出力インバータ１００７のＶＤＤの出力期間を制御している第１のＰ型ＴＦＴ１００８のかわりに、Ｎ型ＴＦＴ１１１０でＧＮＤの出力期間を制御することによって、リセット期間Ｔ１において、補正インバータ１００５の出力が不定の時に誤動作しないようにすることもできる。なお、第１１図において、第１図と同じものには同じ記号を用いている。
第１図（Ｂ）に本実施形態のレベルシフタのタイミングチャートを示す。第１図（Ａ）、（Ｂ）を用い、前記レベルシフタで低電圧のＣＫ信号を増幅する動作について説明する。例として電位を明記して説明する。ＧＮＤは０Ｖ、ＶＤＤは７Ｖ、信号▲１▼、▲２▼、▲３▼及び▲４▼のＨレベルは７Ｖ、Ｌレベルは０Ｖ、ＣＫ信号のＨレベルは３Ｖ、Ｌレベルは０Ｖ、基準電位はＣＫ信号の中間電位、１．５Ｖとする。
まず期間Ｔ１はリセット期間である。信号▲１▼がＨレベル（７Ｖ）となり、リファレンス用スイッチ１００２、閾値セット用スイッチ１００３がオンする。ノードａは基準電位（１．５Ｖ）となる。ノードｂはノードｃの電位がフィードバックされ電位が動かない方向に働くので、補正インバータ１００５の閾値電位（ここでは３．５Ｖとする）となる。ここで、容量手段１００４の両端の電位差が保存される。
続いて、ＣＫ取り込み期間Ｔ２に移り、信号▲２▼がＨレベル（７Ｖ）となり、ＣＫ取り込み用スイッチ１００１がオンする。Ｔ２期間の最初、ＣＫ信号はＬレベル（０Ｖ）のため、ノードａの電位が１．５Ｖから０Ｖとなる。容量手段１００４の両端の電位差は保持されるので、ノードｂはノードａの電圧変化分程度変化する。よって、ノードｂは３．５Ｖから１．５Ｖ程度下降する。
第１０図に一般的なインバータのＶＩＮ−ＶＯＵＴ特性を示す。第１０図に示されているように、ＶＩＮが閾値から上下どちらかに少しでも変動すると、ＶＯＵＴは大きくＶＤＤ又はＧＮＤに近づく。
よって、Ｔ１期間においてノードｂは補正インバータ１００５の閾値電位にセットされていたため、ノードｂの変化にノードｃは敏感に反応する。この場合、ノードｂの電位は下降しているため、ノードｃはＶＤＤに大きく近づく。そして、ＯＵＴの出力はＧＮＤ（０Ｖ）のままである。
次に、Ｔ２期間に、ＣＫ信号がＬレベル（０Ｖ）からＨレベル（３Ｖ）に変化する。これにより、ノードａは、０Ｖから３Ｖになり、ノードｂは３．５（閾値電位）＋１．５Ｖ程度の電位に上昇する。よって、ノードｃはＧＮＤに近づく。この時、信号▲４▼はＬレベル（０Ｖ）のため、ＯＵＴはＶＤＤ（７Ｖ）になる。
また、Ｔ２期間の最後に、ＣＫ信号はＨレベル（３Ｖ）からＬレベル（０Ｖ）に変化する。これにより、ノードａは、３Ｖから０Ｖになり、ノードｂは３．５（閾値電位）−１．５Ｖ程度の電位に下降する。よって、ノードｃはＶＤＤに近づき、ＯＵＴはＧＮＤ（０Ｖ）になる。こうして、第１図（Ｂ）ＯＵＴのように、ＣＫ信号の半周期だけＨレベル（７Ｖ）となるパルスが生成される。
ＣＫ信号の増幅を終了した後、信号▲３▼がＨレベル（７Ｖ）となり、電位固定用スイッチ１００６がオンし、補正インバータ１００５の入力部はＧＮＤ（０Ｖ）に固定される。
また、基準電位はＣＫ信号振幅の中間電位が望ましいが、厳密に中間電位である必要はなく、前記ＣＫ信号の最高電位、最低電位と異なり、かつ、前記ＣＫ信号の振幅を出ない範囲で多少変動させることが可能である。この中間電位は、外部回路で生成してもよいし、内部回路で生成してもよい。
本実施形態の通り、電源電圧に対してＣＫ信号の振幅が小さくても、トランジスタの特性ばらつきの影響を殆ど受けることなく、ＣＫ信号を増幅することができる。また、レベルシフタが動作しない期間は、電位を固定し、誤動作防止や貫通電流が流れないようにしている。よって、低消費電力化が可能となる。このように、本発明は、トランジスタの特性ばらつきが大きい、ポリシリコンＴＦＴ等を用いたシフトレジスタに適している。
［実施の形態２］
第２図（Ａ）に本発明のシフトレジスタのＣＫ信号を増幅するレベルシフタの第２の構成を示す。
実施形態１では、基準電位として、ＣＫ信号の中間電位を用いる例を示したが、実施形態２では、中間電位を用いないで、ＣＫ信号のＨレベルとＬレベルを基準電位として用いて、ＣＫ信号を増幅する例を示す。
本実施形態のレベルシフタは第１のＣＫ取り込み用スイッチ２００１及び第２のＣＫ取り込み用スイッチ２００４、第１のリファレンス用スイッチ２００２及び第２のリファレンス用スイッチ２００５、Ｈセット用容量手段２００３及びＬセット用容量手段２００６、閾値セット用スイッチ２００７、補正インバータ２００８、電位固定用スイッチ２００９、出力インバータ２０１０を有し、出力インバータ２０１０は、第１のＰ型ＴＦＴ２０１１、第２のＰ型ＴＦＴ２０１２及びＮ型ＴＦＴ２０１３を有する。
本実施形態のレベルシフタは、補正インバータ２００８の入力部に接続される容量手段をＨセット用容量手段２００３とＬセット用容量手段２００６の２つに分割する。補正インバータ２００８と繋がるＨセット用容量手段２００３の反対側の端子には第１のリファレンス用スイッチ２００２と第１のＣＫ取り込み用スイッチ２００１が接続され、Ｌセット用容量手段２００６の反対側の端子には第２のリファレンス用スイッチ２００５と第２のＣＫ取り込み用スイッチ２００４が接続される。ここで、Ｈセット用容量手段２００３とＬセット用容量手段２００６の電気容量は等しいものとする。
また、閾値セット用スイッチ２００７、電位固定用スイッチ２００９、出力インバータ２０１０は、実施形態１と同様に、補正インバータ２００８の入力部と出力部の間に閾値セット用スイッチ２００７が設けられている。そして、補正インバータ２００８の出力には、出力インバータ２０１０が接続され、出力インバータ２０１０には、ＶＤＤの出力期間を制御する第１のＰ型ＴＦＴ２０１１が設けられている。第１のＰ型ＴＦＴ２０１１でＶＤＤの出力期間を制御することのよって、補正インバータ２００８の出力が不定の時に誤動作しないようにすることができる。また、レベルシフタが動作しない期間、電位を固定するため、補正インバータの入力部は、電位固定用スイッチ２００９を介してＧＮＤと接続している。
また、レベルシフタが動作していない期間において、補正インバータ２００８の入力部をＨレベルに固定した方が論理的に都合の良いときには、電位固定用スイッチ２００９をＰ型ＴＦＴにし、補正インバータ２００８の入力部をＶＤＤに電気的に接続する。また、実施の形態１と同様に、出力インバータ２０１０を例えば第１１図の１１０７に示すような構成とすることによって、出力インバータ２０１０のＶＤＤの出力期間を制御している第１のＰ型ＴＦＴ２０１１のかわりに、Ｎ型ＴＦＴ１１１０でＧＮＤの出力期間を制御することによって、リセット期間Ｔ１において、補正インバータ２００８の出力が不定の時に誤動作しないようにすることもできる。なお、第１１図において、第１図と同じものには同じ記号を用いている。
第２図（Ｂ）に本実施形態のレベルシフタのタイミングチャートを示す。第２図（Ａ）、（Ｂ）を用い、本実施形態のレベルシフタで低電圧のＣＫ信号を増幅する動作について説明する。例として電位を明記して説明する。ＧＮＤは０Ｖ、ＶＤＤは７Ｖ、信号▲１▼、▲２▼、▲３▼及び▲４▼のＨレベルは７Ｖ、Ｌレベルは０Ｖ、ＣＫ信号のＨレベルは３Ｖ、Ｌレベルは０Ｖ、基準電位はＨレベルが３Ｖ、Ｌレベルは０Ｖとする。
制御信号▲１▼、▲２▼、▲３▼、▲４▼のタイミングは実施形態１と同じである。まず、リセット期間Ｔ１において、第１のリファレンス用スイッチ２００２及び第２のリファレンス用スイッチ２００５がオンとなりノードｅは３Ｖ、ノードｆは０Ｖの電位となる。補正インバータ２００８の入力部は閾値セット用スイッチ２００７がオンとなり、補正インバータ２００８の閾値電位となる。ここで、Ｈセット用容量手段２００３及びＬセット用容量手段２００６のそれぞれの容量手段の両端の電位差が保存される。
続いてＣＫ取り込み期間Ｔ２に移り、第１のＣＫ取り込み用スイッチ２００１及び第２のＣＫ取り込み用スイッチ２００４がオンする。最初、ＣＫ信号はＬレベル（０Ｖ）のため、ノードｅの電位は３Ｖから０Ｖとなり、ノードｆの電位は０Ｖのままである。このノードｅの変化により、ノードｇの電位は補正インバータ２００８の閾値電位から１．５Ｖ程度下降することになる。続いて、ＣＫ信号がＨレベル（３Ｖ）になると、ノードｅの電位は、０Ｖから３Ｖとなり、ノードｆの電位は、０Ｖから３Ｖとなる。このノードｆの変化により、ノードｇの電位は補正インバータ２００８の閾値電位から１．５Ｖ程度上昇した電位になる。Ｔ２期間の最後に、ＣＫ信号はＬレベル（０Ｖ）になり、ノードｇの電位は補正インバータ２００８の閾値電位から１．５Ｖ程度下降した電位となる。こうして、第２図（Ｂ）ＯＵＴのように、ＣＫ信号の半周期だけＨレベル（７Ｖ）となるパルスが生成される。
上記のように、基準電位として、ＣＫ信号の中間電位を用いず、ＣＫ信号のＨレベル、Ｌレベルを用いて、ＣＫ信号の増幅が可能である。よって、ＣＫ信号の中間電位の電源を追加しなくても、ＣＫ信号のＨレベル電源、Ｌレベル電源を用いることで、電源数の削減が可能である。
［実施の形態３］
第３図に本発明のシフトレジスタのＣＫ信号を増幅するレベルシフタの第３の構成を示す。
実施の形態１や実施の形態２では、ＣＫ信号を取り込んだ時の補正インバータの入力部の閾値電位からの電位の変化はＣＫ信号振幅の半分程度だったが、実施形態３では、ＣＫ信号振幅と同程度にすることができる例を示す。
本実施の形態のレベルシフタは第１及び第２のＣＫ取り込み用スイッチ３００１、３００８、第１及び第２のリファレンス用スイッチ３００２、３００９、第１、第２、第３、第４及び第５の容量手段３００３、３００７、３０１０、３０１４、３０１５、第１及び第２の補正インバータ３００５、３０１２、第１及び第２の閾値セット用スイッチ３００４、３０１１、第１及び第２の電位固定用スイッチ３００６、３０１３、第３の補正インバータ３０１７、第３の閾値セット用スイッチ３０１６、第３の電位固定用スイッチ３０１８、出力インバータ３０１９を有する。
本実施の形態のレベルシフタは、第３の補正インバータ３０１７の入力部に接続される容量手段を第２の容量手段３００７と第４の容量手段３０１４の２つに分割する。第３の補正インバータ３０１７と繋がる第２の容量手段３００７の反対側の端子には第１の補正インバータ３００５の出力部が接続され、第１の補正インバータ３００５の入力部は第１の容量手段３００３と接続される。第１の補正インバータ３００５の入力部と出力部は第１の閾値セット用スイッチ３００４を介して電気的に接続され、第１の補正インバータ３００５の入力部は、第１の電位固定用スイッチ３００６を介してＶＤＤと接続される。第１の補正インバータ３００５と接続される第１の容量手段３００３の反対側の端子には第１のＣＫ取り込み用スイッチ３００１と第１のリファレンス用スイッチ３００２が接続される。第１のＣＫ取り込み用スイッチ３００１からＣＫ信号を、第１のリファレンス用スイッチ３００２から基準電位を取り込む。
第３の補正インバータ３０１７と繋がる第４の容量手段３０１４の反対側の端子には第２の補正インバータ３０１２の出力部が接続され、第２の補正インバータ３０１２の入力部は第３の容量手段３０１０と接続される。第２の補正インバータ３０１２の入力部と出力部は第２の閾値セット用スイッチ３０１１を介して電気的に接続され、第２の補正インバータ３０１２の入力部は、第２の電位固定用スイッチ３０１３を介してＶＤＤと接続される。また、第１の補正インバータ３００５の入力部と第２の補正インバータ３０１２の入力部は第５の容量手段３０１５で接続される。第２の補正インバータ３０１２と接続される第２の容量手段３０１０の反対側の端子には第２のＣＫ取り込み用スイッチ３００８と第２のリファレンス用スイッチ３００９が接続される。第２のＣＫ信号取り込み用スイッチ３００８からＣＫ信号を、第２のリファレンス用スイッチ３００９から基準電位を取り込む。
また、第３の補正インバータ３０１７の入力部と出力部は第３の閾値セット用スイッチ３０１６を介して接続され、第３の補正インバータ３０１７の入力部は、第３の電位固定用スイッチ３０１８を介してＧＮＤに接続される。第３の補正インバータ３０１７の出力は出力インバータ３０１９に接続され、出力インバータ３０１９にはＶＤＤを出力する期間を制御する第１のＰ型ＴＦＴ３０２０を設けている。ここで、第１、第２、第３及び第４の容量手段の電気容量は等しく、第５の容量手段の電気容量は第１、第２、第３及び第４の容量手段の電気容量より十分小さいものとする。
また、レベルシフタが動作していない期間において、第３の補正インバータ３０１７の入力部をＨレベルに固定した方が論理的に都合の良いときには、電位固定用スイッチ３０１８をＰ型ＴＦＴにし、第３の補正インバータ３０１７の入力部をＶＤＤに電気的に接続する。また、実施の形態１と同様に、出力インバータ３０１９を例えば第１１図の１１０７に示すような構成とすることによって、出力インバータ３０１９のＶＤＤの出力期間を制御している第１のＰ型ＴＦＴ３０２０のかわりに、Ｎ型ＴＦＴ１１１０でＧＮＤの出力期間を制御することによって、リセット期間Ｔ１において、第３の補正インバータ３０１７の出力が不定の時に誤動作しないようにすることもできる。なお、第１１図において、第１図と同じものには同じ記号を用いている。
第４図に本実施形態のレベルシフタのタイミングチャートを示す。第３図、第４図を用い、本実施形態のレベルシフタで低電圧のＣＫ信号を増幅する動作について説明する。例として電位を明記して説明する。ＧＮＤは０Ｖ、ＶＤＤは７Ｖ、信号▲１▼、▲２▼、▲３▼及び▲４▼のＨレベルは７Ｖ、Ｌレベルは０Ｖ、ＣＫ信号のＨレベルは３Ｖ、Ｌレベルは０Ｖ、基準電位はＨレベルが３Ｖ、Ｌレベルが０Ｖとする。
制御信号▲１▼、▲２▼、▲３▼及び▲４▼のタイミングは実施形態１、２と同じである。まず、リセット期間Ｔ１において、第１及び第２のリファレンス用スイッチ３００２及び３００９がオンとなりノードｉは３Ｖ、ノードｊは０Ｖの電位となる。同時に、第１、第２及び第３の閾値セット用スイッチ３００４、３０１１及び３０１６がオンとなり、第１、第２及び第３の補正インバータ３００５、３０１２及び３０１７の入出力部は、第１、第２、及び第３の補正インバータ３００５、３０１２及び３０１７の閾値電位（３．５Ｖとする）となる。ここで、第１、第２、第３、第４及び第５の容量手段の両端の電位差が保存される。
続いてＣＫ取り込み期間Ｔ２に移り、第１及び第２のＣＫ取り込み用スイッチ３００１及び３００８がオンする。まずは、ＣＫ信号はＨレベル（３Ｖ）のため、ノードｉの電位は３Ｖのままで、ノードｊの電位は０Ｖから３Ｖになる。このノードｊの変化により、ノードｌの電位は３．５Ｖから３Ｖ程度上昇することになり、ノードｎは３．５Ｖから０Ｖになる。また、ノードｋの電位は、第５の容量手段３０１５により、僅かに持ち上げられる。これにより、ノードｍの電位も３．５ＶからＧＮＤ方向に降下する。よって、ノードｏの電位は３．５ＶからＧＮＤ（０Ｖ）になり、ノードｐはＶＤＤ（７Ｖ）となり、ＯＵＴはＧＮＤ（０Ｖ）となる。続いて、ＣＫ信号はＬレベル（０Ｖ）、Ｈレベル（３Ｖ）と変化するが、それに応じて、各ノードは、第４図のように適正に変化することができる。
この構成を用いることで、ＣＫ信号振幅に対する補正インバータの閾値電位からの電位の変化を、ＣＫ信号振幅と同程度にすることができ、より安定した動作が期待できる。また、基準電位として、ＣＫ信号の中間電位を用いず、ＣＫ信号のＨレベル、Ｌレベルを用いることにより、電源数の削減も可能である。
実施形態１、２及び３では、リセット期間にだけリファレンス用スイッチから基準電位が入力するよう説明したが、必ずしもこの期間だけにリファレンス用スイッチをオンにする必要はない。つまり、リセット期間が終わる時点で、容量の一方の電極が基準電位になっていればよく、レベルシフタが動作していない期間に、リファレンス用スイッチがオンし、ＣＫ取り込み期間が開始される前にリファレンス用スイッチがオフしても良い。
また、レベルシフタが動作していない期間、出力インバータの出力は、Ｌレベルであった。これは、シフトレジスタのＤ−フリップフロップ（Ｄ−ＦＦ）が動作する時に、ＨレベルのＣＫ信号を必要とする設定であるためである。つまり、シフトレジスタのＤ−ＦＦをＬレベルのＣＫ信号で動作させるようにシフトレジスタを設定した時には、レベルシフタが動作しない時の出力インバータの出力はＨレベルとなる。この時の補正インバータの入力部は、電位固定用スイッチを介してＶＤＤに接続し、出力インバータはＮ型ＴＦＴにスイッチを設け、必要な時のみＧＮＤ電位が出力されるようにすれば良い。
また、補正インバータの出力が不定の時の誤動作防止の手段として、前記実施形態では出力インバータのＰ型ＴＦＴ或はＮ型ＴＦＴにスイッチを設ける例を示したが、必ずしもこの方法である必要はなく、例えば、アナログスイッチを補正インバータ以降に設け、補正インバータの出力が不定の時に、誤ったレベルを出力しないようにしても良い。
また、ＣＫ取り込み用スイッチ、リファレンス用スイッチ、閾値セット用スイッチ、電位固定用スイッチは、ＣＫ信号電位、電源電位に応じて、Ｎ型ＴＦＴにしてもよいし、Ｐ型ＴＦＴにしても良いし、Ｎ型ＴＦＴとＰ型ＴＦＴの両方用いたアナログスイッチにしても良い。各制御信号も各スイッチの極性に合わせて反転信号を生成する等、適宜生成すればよい。
また、レベルシフタが動作していない期間の補正インバータの入力部の電位固定について、前記実施形態では電位固定用スイッチを介して電源に接続すれば良いとしたが、補正インバータの入力部が電源電位になればよく、補正インバータの出力部と入力部をクロックドインバータを介してループ状に接続してもよい。また、補正インバータの入力部が、貫通電流が流れない電位になる様、補正インバータと繋がる容量手段の反対側の端子を所望の電位に固定しても良い。
［実施の形態４］
次に、シフトレジスタの出力パルスから、レベルシフタの制御信号▲１▼、▲２▼、▲３▼及び▲４▼を生成するタイミングについて、第５図を用いて説明する。第５図にシフトレジスタを構成する第Ｎ段のＤ−フリップフロップ（Ｄ−ＦＦ）に付随する第Ｎ段のレベルシフタの制御信号を生成するのに必要な信号のタイミングチャートを示す。第Ｎ−２段のＤ−ＦＦの出力Ｑ５００１、第Ｎ−２段のＤ−ＦＦの反転出力Ｑｂ５００２、第Ｎ−１段のＤ−ＦＦの出力Ｑ５００３、第Ｎ−１段のＤ−ＦＦの反転出力Ｑｂ５００４を示す。
リセット期間Ｔ１は信号▲１▼がＨレベルとなる期間で、第Ｎ−２段のＤ−ＦＦの出力Ｑ５００１と第Ｎ−１段のＤ−ＦＦの反転出力Ｑｂ５００４のＮＡＮＤをとり、ＮＡＮＤ出力を反転することで生成できる。ＣＫ信号の取り込み期間Ｔ２は信号▲２▼がＨレベルとなる期間で、第Ｎ−１段のＤ−ＦＦの出力Ｑ５００３を用いればよい。電位固定期間Ｔ３は信号▲３▼がＨレベルとなる期間で、第Ｎ−２段のＤ−ＦＦの出力Ｑ５００１と第Ｎ−１段のＤ−ＦＦの出力Ｑ５００３のＮＯＲをとることで生成できる。また、出力インバータのＶＤＤ出力を制御する信号▲４▼は、信号▲２▼の反転信号を用いればよい。
ただし、上記の説明は信号遅延が全くないとした場合の例である。実際には、信号遅延に注意して、制御信号を生成する必要がある。特に、貫通電流を防止するため、電位固定スイッチをオフにしてからリセット期間を開始すること、入力した基準電位が変化してしまうのを防止するため、リセット期間が終了してからＣＫ信号取り込み期間を開始すること、出力インバータのＶＤＤ出力制御の信号▲４▼は、ＣＫ信号取り込みを開始した後、ノイズの影響がなくなってからオン（Ｌレベル）にするようにすることを注意する必要がある。
また、実施形態４では、ＣＫ信号のレベルシフタの各制御信号を生成するのに、Ｎ−２段のＤ−ＦＦとＮ−１段のＤ−ＦＦの出力を用いて生成する例を説明したが、必ずしもこれに限る必要はない。リセット期間にＮ−３段のＤ−ＦＦの出力を用い、ＣＫ信号取り込み期間にＮ−１段のＤ−ＦＦの出力を用いて生成しても良い。要するにシフトレジスタの出力パルスから目的に応じて、適宜生成すれば良い。
このようにして、シフトレジスタの出力パルスからレベルシフタの制御信号を生成することができる。
【実施例】  以下に、本発明の実施例について記載する。
実施形態１、２及び３のレベルシフタを用いてシフトレジスタを構成する時の各段のＤ−ＦＦとレベルシフタの接続関係を説明する。
【実施例１】  第６図に本発明のレベルシフタを用いたシフトレジスタの構成例を示す。
前記シフトレジスタは複数段のレベルシフタ（ＬＳ）６００１とＤ−ＦＦ６００２により構成されている。第Ｎ段のレベルシフタの入力Ｎ１は第Ｎ−２段のＤ−ＦＦの出力Ｑに接続され、第Ｎ段のレベルシフタの入力Ｎ２は第Ｎ−１段のＤ−ＦＦの出力Ｑに接続され、第Ｎ段のレベルシフタの出力ＯＵＴは、第Ｎ−１段のＤ−ＦＦのＣＫ２と第Ｎ段のＤ−ＦＦのＣＫ１に接続される。第Ｎ段のＤ−ＦＦの入力ＩＮには第Ｎ−１段のＤ−ＦＦの出力Ｑが接続され、第Ｎ段のＤ−ＦＦの出力Ｑは第Ｎ＋１段のＤ−ＦＦの入力ＩＮに接続される。また、第Ｎ段のＤ−ＦＦのＣＫ２には第Ｎ＋１段のレベルシフタの出力ＯＵＴが接続される。
本実施例では、シフトレジスタを構成するレベルシフタの段数とフリップフロップの段数の比が１：１に対応する例を示したが、シフトレジスタを構成するレベルシフタの段数とフリップフロップの段数の比は１：Ｎ（Ｎは２以上）であっても良い。回路のレイアウト面積、動作周波数、消費電力等を考慮して適宜選択すれば良い。
【実施例２】  続いて第７図（Ａ）に前記Ｄ−ＦＦ６００２の構成例について、第７図（Ｂ）にタイミングチャートを示す。
前記Ｄ−ＦＦ６００２は直列に接続された第１のクロックドインバータ７００１及びインバータ７００２と、前記インバータとループ状に接続された第２のクロックドインバータ７００３とを有する。第１のクロックドインバータ７００１は直列に接続された第１のＰ型ＴＦＴ７００４、第２のＰ型ＴＦＴ７００５、第１のＮ型ＴＦＴ７００６、第２のＮ型ＴＦＴ７００７から成り、第２のクロックドインバータ７００３は直列に接続された第３のＰ型ＴＦＴ７００８、第４のＰ型ＴＦＴ７００９、第３のＮ型ＴＦＴ７０１０、第４のＮ型ＴＦＴ７０１１から成る。
第２のＮ型ＴＦＴ７００７及び第３のＰ型ＴＦＴ７００８はＣＫ１によりオンオフが制御され、第１のＰ型ＴＦＴ７００４及び第４のＮ型ＴＦＴ７０１１はＣＫ２によりオンオフが制御されている。第２のＰ型ＴＦＴ７００５と第１のＮ型ＴＦＴ７００６のゲートには、前段のＤ−ＦＦの出力（ＩＮ）が入力される。
第７図（Ｂ）のタイミングチャートを用い、本実施例の動作について説明する。
まず、期間Ｔ１において、ＩＮにパルスが入力され、Ｈレベルになり、第２のＰ型ＴＦＴ７００５がオフ、第１のＮ型ＴＦＴ７００６がオンする。続いて期間Ｔ２において、ＣＫ１がＨレベルになり、第２のＮ型ＴＦＴ７００７がオンし、ノードＱｂがＧＮＤ電位となり、ノードＱがＶＤＤ電位となる。続いて期間Ｔ３において、ＣＫ２がＨレベルになり、第４のＮ型ＴＦＴ７０１１がオンし、ノードＱｂはＧＮＤ電位のまま保持される。更に期間Ｔ４において、ＣＫ２がＬレベルになり、第１のＰ型ＴＦＴ７００４がオン、第４のＮ型ＴＦＴ７０１１がオフし、ノードＱｂはＶＤＤ電位、ノードＱはＧＮＤ電位となる。
本実施例では、第７図（Ａ）のＤ−ＦＦを用いたが、必ずしもこの構成のフリップフロップに限定されないのは言うまでもない。
【実施例３】  実施の形態４で、シフトレジスタの出力パルスからレベルシフタの制御信号を生成するタイミングを説明したが、実際に使用する時には、各制御信号の遅延を考慮してレベルシフタに入力する必要がある。その具体例を示す。
第８図（Ａ）に、シフトレジスタの出力パルスからの遅延を考慮したレベルシフタの制御信号▲１▼、▲２▼、▲３▼及び▲４▼を生成する回路の例を示す。第８図（Ｂ）には、そのタイミングチャートを示す。
第Ｎ段のレベルシフタの制御信号の生成について説明する。まず、第Ｎ−２段のＤ−ＦＦの出力Ｑ（Ｎ−２  Ｑ）と第Ｎ−１段のＤ−ＦＦの出力Ｑ（Ｎ−１  Ｑ）をＮＯＲ８００１に入力し、ＮＯＲ８００１の出力を信号▲３▼とする。第Ｎ−２段のＤ−ＦＦの出力Ｑ（Ｎ−２  Ｑ）がＨレベルになると、信号▲３▼はＬレベルとなる。次に、第Ｎ−２段のＤ−ＦＦの出力Ｑ（Ｎ−２  Ｑ）と、第Ｎ−１段のＤ−ＦＦの出力Ｑ（Ｎ−１  Ｑ）を第１のインバータ８００２で反転したものをＮＡＮＤ８００３に入力し、ＮＡＮＤ８００３の出力を第２のインバータ８００４で反転させ、信号▲１▼を生成する。信号▲３▼と比較して、信号▲１▼の方が、第２のインバータ８００４分遅延が多いため、信号▲３▼がＬレベルに向かってから、信号▲１▼はＨレベルに向かう。さらに、第２のインバータ８００４に直列に複数のインバータを付加すると信号▲３▼のＨレベルと信号▲１▼のＨレベルが重なるタイミングが全くなくなり、貫通電流をなくすことができる。
また、直列に接続された第１のＰ型ＴＦＴ８００５、第２のＰ型ＴＦＴ８００６及びＮ型ＴＦＴ８００７の内、第２のＰ型ＴＦＴ８００６及びＮ型ＴＦＴ８００７のゲート電極に、第Ｎ−１段のＤ−ＦＦの出力Ｑの反転パルスを入力し、第１のＰ型ＴＦＴ８００５のゲート電極に信号▲１▼を入力する。第１のＰ型ＴＦＴ８００５のソース電極はＶＤＤに接続され、Ｎ型ＴＦＴ８００７のソース電極はＧＮＤに接続され、第２のＰ型ＴＦＴ８００６及びＮ型ＴＦＴ８００７のドレイン電極は接続され、第３のインバータ８００８、第４のインバータ８００９、第５のインバータ８０１０、第６のインバータ８０１１、第７のインバータ８０１２が直列に接続されている。
第１のＰ型ＴＦＴ８００５のゲート電極に信号▲１▼が入力されているため、信号▲１▼がＬレベルになってから、第３のインバータ８００８の入力部がＨレベルになる。さらに、第４のインバータ８００９により反転させ、信号▲２▼を生成する。これにより、リセット期間とＣＫ取り込み期間が重ならないようにする。
さらに、信号▲２▼を第５のインバータ８０１０、第６のインバータ８０１１及び第７のインバータ８０１２を介し、信号▲４▼を生成する。これにより、ＣＫ取り込み期間が始まってから、出力インバータがＶＤＤ出力可能となる。
本実施例では、第８図（Ａ）の構成を説明したが、この構成に限定されないことは言うまでもない。各制御信号の遅延時間、周波数等を考慮して、適宜構成すれば良い。
【実施例４】  本発明の表示装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
具体的に前記電子機器として、携帯情報端末（携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を第９図に示す。
第９図（Ａ）は表示ディスプレイであり、筐体９００１、音声出力部９００２、表示部９００３等を含む。本発明の表示装置は表示部９００３に用いることができる。表示装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
第９図（Ｂ）はモバイルコンピュータであり、本体９１０１、スタイラス９１０２、表示部９１０３、操作ボタン９１０４、外部インターフェイス９１０５等を含む。本発明の表示装置は表示部９１０３に用いることができる。
第９図（Ｃ）はゲーム機であり、本体９２０１、表示部９２０２、操作ボタン９２０３等を含む。本発明の表示装置は表示部９２０２に用いることができる。
第９図（Ｄ）は携帯電話であり、本体９３０１、音声出力部９３０２、音声入力部９３０３、表示部９３０４、操作スイッチ９３０５、アンテナ９３０６等を含む。本発明の表示装置は表示部９３０４に用いることができる。
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【産業上の利用可能性】  本発明は、ポリシリコンＴＦＴ等の特性ばらつきの大きなトランジスタを用いて、電源電圧より小さい振幅のＣＫ信号でシフトレジスタを動作させる場合に大変有効である。本発明のシフトレジスタを用いることで、特性ばらつきの影響は殆ど無視できる。また、ＣＫ信号のレベルシフタは、シフトレジスタで発生するパルスを用いて制御し、ＣＫ信号の増幅が必要な短期間だけ動作させるため、貫通電流が流れる期間が短く、低消費電力のシフトレジスタを提供することができる。
【図１】
2004057760.tif 000003
【図２】
2004057760.tif 000004
【図３】
2004057760.tif 000005
【図４】
2004057760.tif 000006
【図５】
2004057760.tif 000007
【図６】
2004057760.tif 000008
【図７】
2004057760.tif 000009
【図８】
2004057760.tif 000010
【図９】
2004057760.tif 000011
【図１０】
2004057760.tif 000012
【図１１】
2004057760.tif 000013
【国際調査報告】
2004057760.tif 000014
2004057760.tif 000015
2004057760.tif 000016
2004057760.tif 000017