(57)【要約】データ受信装置には、１２．５ＭＨｚの周波数を持ち、データが含まれた信号が送信されてくる。当該データ受信装置は、図８の（１）の４００ＭＨｚの周波数を持ったクロックＢを作成して、当該クロックＢに基づいて、上記１２．５ＭＨｚの信号をサンプリングする（図８の（２））。そして、データ受信装置は、サンプリングしたデータのゼロクロス点を検出し、ゼロクロス点を示す２５ＭＨｚの周波数のクロック信号を作成する（図８の（３））。次に、データ受信装置は、当該作成したクロック信号を８クロック分の時間遅延することにより、シンボル点を示す２５ＭＨｚの信号を作成する（図８の（４））。これにより、シンボル点の検出が可能となる。
2004062223.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する装置であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成手段と、
前記高周波クロック信号作成手段が作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得手段と、
前記データ値取得手段が取得したデータの値から前記第１のクロック信号の成分を抽出するクロック成分抽出手段と、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の成分の、所定の基準レベルに対する大小関係入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出手段と、
前記ゼロクロス検出手段が検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出手段とを備える、シンボル位置検出装置。
【請求項２】
前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項３】
前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、前記ゼロクロス点とみなして検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項４】
前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前および直後に存在するクロックにおける前記データの値の絶対値を比較して、前記データの値の絶対値の小さい方のクロックを、前記データの値の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックと決定することを特徴とする、請求項３に記載のシンボル位置検出装置。
【請求項５】
前記シンボル位置検出手段が前記データ信号のシンボルの位置と決定するクロックは、前記ゼロクロス点に対して、所定クロック経過後のタイミングであることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項６】
前記シンボル位置検出手段は、前記シンボルの位置を検出したタイミングで、第３のクロック信号を出力することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項７】
前記ゼロクロス検出手段は、前記ゼロクロス点から、前記所定クロック分に相当する時間が経過した時間を遅延させることにより、前記第３のクロック信号を出力することを特徴とする、請求項６に記載のシンボル位置検出装置。
【請求項８】
前記シンボル位置検出手段が出力した前記第３のクロック信号のタイミングに基づいて、前記データ信号のシンボルにおけるデータの値を判定する判定手段をさらに備える、請求項７に記載のシンボル位置検出装置。
【請求項９】
ジッタを低減した第４のクロック信号を作成する出力用クロック信号作成手段と、
前記出力用クロック信号作成手段が作成した前記第４のクロック信号に基づいて、前記判定手段が判定したデータの値を外部に出力する出力手段とをさらに備える、請求項８に記載のシンボル位置検出装置。
【請求項１０】
前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１１】
前記ゼロクロス検出手段は、前記第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１２】
前記データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であることを特徴とする、請求項１１に記載のシンボル位置検出装置。
【請求項１３】
前記出力用クロック作成手段は、前記第３のクロック信号を基準にして前記第４のクロック信号を作成することを特徴とする、請求項９に記載のシンボル位置検出装置。
【請求項１４】
前記整数は、４の倍数であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１５】
前記整数は、４の倍数であって、
前記所定クロックは、前記４の倍数を４分の１倍した数のクロックであることを特徴とする、請求項５に記載のシンボル位置検出装置。
【請求項１６】
所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する方法であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成ステップと、
前記高周波クロック信号作成ステップで作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得ステップと、
前記データ値取得ステップで取得したデータの値か前記第１のクロック信号の成分を抽出するクロック成分抽出ステップと、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出ステップと、
前記ゼロクロス検出ステップで検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出ステップとを備える、シンボル位置検出方法。
【請求項１７】
前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１６に記載のシンボル位置検出方法。
【発明の詳細な説明】
【技術分野】  本発明は、シンボル位置検出装置に関する発明であって、より特定的には、所定の周波数を持ったクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出するシンボル位置検出装置に関する発明である。
【背景技術】  従来のデータ受信装置に、データ送信装置から送信されてきた電気信号や光信号を受信して、クロック信号を再生してデータ送信装置との同期を取りながら、当該電気信号や光信号の信号レベルの判定等を行うデータ受信装置が存在する。このようなデータ受信装置は、一般的には、データ送信装置と周波数および位相の同期を取るために、送信されてきたクロック信号の周波数および位相のずれを検出し、当該ずれに基づいて、自機の発振部が発振するクロック信号の周波数および位相を制御する（例えば、国際公開番号第０２／３００７８号パンフレット）。
図１７は、上記一般的なデータ受信装置の構成を示したブロック図である。図１７に示されるデータ受信装置は、ＣＡＴＶ（Ｃａｂｌｅ  Ｔｅｌｅｖｉｓｉｏｎ）のデータ受信機であり、チューナ１００５、ダウンコンバータ１０１０、ＡＤＣ（アナログデジタルコンバータ）１０１５、検波器１０２０、デジタルフィルタ１０２５、判定部１０３０、デスクランブラ１０３５およびクロック再生部１０４０を備える。また、クロック再生部１０４０は、制御部１０４５および発振部１０５０を含む。
ＣＡＴＶのデータにはスクランブル処理が施されており、受信されるデータシンボルは全ての信号レベルが略平均的に含まれるものである。ＣＡＴＶの伝送方式としては、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）や６４ＱＡＭ等の直交振幅変調が用いられ、伝送路には通常同軸ケーブルが使用される。
それでは、以下に、図１７に示される従来のデータ受信装置の動作について説明する。
同軸ケーブルを介して受信されるＱＡＭ変調信号は、チューナ１００５とダウンコンバータ１０１０を介して周波数変換され、１チャンネル分のＱＡＭ変調信号がＡＤＣ１０１５に入力される。この１チャンネル分のＱＡＭ変調信号は、ＡＤＣ１０１５でデジタル信号に変換され、検波部１０２０でＩ信号とＱ信号とが分離復調される。そして、当該ＱＡＭ信号は、デジタルフィルタ１０２５でノイズ除去された後、判定部１０３０でデータシンボルが復号され、デスクランブラ１０３５でデスクランブル処理が行われ、データが得られる。また、クロック再生部１０４０の制御部１０４５は、クロック信号のＩ信号とＱ信号とから、当該クロック信号と発振部１０５０の発振するクロック信号との周波数および位相のずれを検出し、発振部１０５０が発振するクロック信号の周波数および位相を制御する。これにより、データ受信装置１０００の各構成部は、データ送信装置とクロック同期を取りながら動作することができる。
【発明の開示】
ここで、上記従来の発振部１０５０には、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）がよく用いられる。当該ＶＣＯは、制御電圧によって発振周波数を変化させることができる発信器であり、安価で入手可能であるというメリットを有する。しかしながら、上記ＶＣＯは、制御電圧の変化量に対して、発振周波数の変化量が非常に大きく、その制御が非常に困難であるという問題を有する。
上記問題に対して、上記発振部１０５０に、ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｏｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒｓ）が用いられることがある。当該ＶＣＸＯは、制御電圧の変化量に対して、発振周波数の変化量が小さいため、その制御が容易であるというメリットを有する。しかしながら、当該ＶＣＸＯは、ＶＣＯに比して高価であるという問題を有する。
そこで、本発明の目的は、容易にデータ送信装置とクロック同期を取ることができると共に、安価に製造可能なデータ受信装置に含まれるシンボル位置検出装置を提供することである。
本発明では、信号作成手段は、第１のクロック信号の周波数に整数倍の周波数を持った第２のクロック信号を作成し、データ値取得手段は、高周波クロック信号作成手段が作成した第２のクロック信号のタイミングに基づいて、データ信号のデータの値を取得し、クロック成分抽出手段は、データ値取得手段が取得したデータの値から前記第１のクロック信号の成分を抽出し、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号の成分の、所定の基準レベルに対する大小関係入れ替わるタイミングをゼロクロス点として検出し、シンボル位置検出手段は、ゼロクロス検出手段が検出したゼロクロス点から、第２のクロック信号における所定クロック分に相当する時間が経過した時を、データ信号のシンボル位置として検出するようにしている。
また、データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であってもよい。
また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、ゼロクロス点とみなして検出するようにしてもよい。
また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前および直後に存在するクロックにおけるデータの値の絶対値を比較して、データの値の絶対値の小さい方のクロックを、データの値の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックと決定するようにしてもよい。
また、シンボル位置検出手段がデータ信号のシンボルの位置と決定するクロックは、ゼロクロス点に対して、所定クロック経過後のタイミングであってもよい。
また、シンボル位置検出手段は、シンボルの位置を検出したタイミングで、第３のクロック信号を出力するようにしてもよい。
また、ゼロクロス検出手段は、ゼロクロス点から、所定クロック分に相当する時間が経過した時間を遅延させることにより、第３のクロック信号を出力するようにしてもよい。
また、判定手段は、シンボル位置検出手段が出力した第３のクロック信号のタイミングに基づいて、データ信号のシンボルにおけるデータの値を判定するようにしてもよい。
また、出力用クロック信号作成手段は、ジッタを低減した第４のクロック信号を作成し、出力手段は、出力用クロック信号作成手段が作成した第４のクロック信号に基づいて、判定手段が判定したデータの値を外部に出力するようにしてもよい。
また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出するようにしてもよい。
また、ゼロクロス検出手段は、第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出するようにしてもよい。
また、データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であってもよい。
また、出力用クロック作成手段は、第３のクロック信号を基準にして第４のクロック信号を作成するようにしてもよい。
また、整数は、４の倍数であってもよい。
また、所定クロックは、４の倍数を４分の１倍した数のクロックであってもよい。
なお、本発明は、シンボル位置検出装置のみならず、当該シンボル位置検出装置において行われているシンボル検出方法に対しても向けられている。
本発明によれば、高周波クロック信号作成手段が発生する第２のクロック信号の周波数を細かくコントロールすることなく、シンボル位置を検出することが可能となる。さらに、上記第１の発明によれば、高周波クロック信号作成手段の一部に安価な４ＶＣＯを適用することができるので、当該シンボル位置検出装置を安価に作成することが可能となる。
また、データ信号は、第１のクロック信号の成分を確実に含んだ信号となるので、クロック成分抽出手段において、第１のクロック信号の成分を容易に抽出することが可能となる。
また、値がちょうど所定の基準レベルとなるデータのクロックが存在しない場合であっても、ゼロクロス点に該当するクロックを検出することが可能となる。
また、データ所定レベルに対する大小関係が入れ替わるタイミングの直前と直後とに存在するクロックのデータの値の絶対値を比較するという簡単な方法により、ゼロクロス点とみなされるクロックが求められるので、当該ゼロクロス検出手段にかかる負担を軽減することができると共に、当該ゼロクロス検出手段の構成を簡単なものにできる。
また、第１のクロック信号の４の倍数倍の周波数を持った第２のクロック信号でサンプリングを行っているので、シンボル点は、ゼロクロス点から４の倍数に４分の１を掛けたクロック分だけ時間が経過した点になる。これにより、シンボル点を簡単に特定することが可能となる。
また、シンボル位置を検出したのタイミングで第３のクロック信号が出力されるので、シンボル位置検出装置や当該シンボル位置検出装置に接続された装置は、当該第３のクロック信号を利用することが可能となる。
また、第３のクロック信号を遅延処理によって作成しているので、再度信号を作成する場合に比べて、簡単に第３のクロック信号を作成することができる。
また、第３のクロック信号は、シンボル位置に合わせたクロック信号であるので、判定手段は、当該第３のクロックに基づいて、データの値を検出することが可能となる。
また、ジッタが低減された第４のクロック信号に基づいて、データの値が当該シンボル位置検出装置外へと出力されるので、当該シンボル位置検出装置に接続された機器は、エラーの少ないデータを取得することが可能となる。
また、高周波クロック信号作成ステップで発生する第２のクロック信号の周波数を細かくコントロールすることなく、シンボル位置を検出することが可能となる。さらに、上記第９の発明によれば、高周波クロック信号作成ステップで用いられる発信器の一部に安価なＶＣＯを適用することができるので、当該シンボル位置検出方法を安価に実現することが可能となる。
また、データ信号は、第１のクロック信号の成分を確実に含んだ信号となるので、クロック成分抽出手段において、第１のクロック信号の成分を容易に抽出することが可能となる。
【図面の簡単な説明】  図１は、本発明の一実施形態に係るデータ送信装置１０の構成を示したブロック図である。
図２は、本発明の一実施形態に係るデータ受信装置１００の構成を示したブロック図である。
図３は、パラレルデータと、マッピングすべきシンボル値Ｂ（ｋ）と、当該マッピングすべきシンボル値Ｂ（ｋ）の直前のシンボル値Ｂ（ｋ−１）との関係を示した表である。
図４は、マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
図５は、マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
図６は、ＤＡＣ３０から出力されるアナログ信号の一例を示した図である。
図７は、本発明の一実施形態に係るクロック再生部１２５の詳細な構成を示したブロック図である。
図８は、データ受信装置１００の各構成部から出力される信号の様子を示した図である。
図９は、ゼロクロス点およびシンボル点が検出される様子を示した図である。
図１０は、本発明の一実施形態に係るデジタルフィルタ１３０の構成の一例を示したブロック図である。
図１１は、本発明の一実施形態に係る判定部１３５が信号レベルの判定時に用いる、判定レベルの一例を示した図である。
図１２は、判定部１３５が判定した判定レベルをデータ送信装置１０が送信したデータに変換するためのテーブルである。
図１３は、データ受信装置１００のクロック再生部１２５が行う動作を示したフローチャートである。
図１４は、ゼロクロス検出部２０５が行う動作を示したフローチャートである。
図１５は、本発明の一実施形態に係るデジタルフィルタ１３０の構成のその他の一例を示したブロック図である。
図１６は、本発明の一実施形態に係るデータ受信装置１００の構成のその他の一例を示したブロック図である。
図１７は、従来のデータ受信装置の構成を示したブロック図である。
【発明を実施するための最良の形態】  図１および２を参照して、本発明の一実施形態に係るシンボル位置検出装置を含んだデータ受信装置およびデータ伝送システムについて説明する。なお、図１は、本実施形態に係るデータ伝送システムのデータ送信装置の構成を示すブロック図である。また、図２は、本実施形態に係るデータ伝送システムのデータ受信装置の構成を示すブロック図である。
図１に示されるデータ送信装置１０は、Ｓ／Ｐ変換部１５、マッピング部２０、デジタルフィルタ２５、ＤＡＣ３０、ＬＰＦ（ローパスフィルタ）３５および差動ドライバ４０を備える。当該データ送信装置１０は、接続機器（例えば、オーディオ機器、ナビゲーション機器、あるいは情報端末機器）に接続されており、当該接続機器から出力されるデータに所定の処理を施して、電気信号として伝送路に出力する。データ受信装置１００は、差動レシーバ１０５、ＡＤＣ１１０、発振部１１５、逓倍ＰＬＬ１２０、クロック再生部１２５、デジタルフィルタ１３０、判定部１３５、Ｐ／Ｓ変換部１４０、ＦＩＦＯ１４５および受信側ＰＬＬ１５０を備える。当該データ受信装置１００は、接続機器（例えば、オーディオ機器、ナビゲーション機器、あるいは情報端末機器）に接続されており、データ送信装置１０が伝送路に出力した電気信号を受信して、当該電気信号から得られるデジタルデータを接続機器に出力する。また、伝送路にはツイストペア線や同軸ケーブルのような安価なケーブルが用いられ、データ送信装置とデータ受信装置とは、互いに電気通信を行う。
ここで、上記データ伝送システムで用いられる情報系の通信プロトコルについて説明する。当該データ伝送システムで用いられる情報系の通信プロトコルとしては、例えば、Ｍｅｄｉａ  Ｏｒｉｅｎｔｅｄ  Ｓｙｓｔｅｍｓ  Ｔｒａｎｓｐｏｒｔ（以下、ＭＯＳＴと記載する）がある。通信プロトコルがＭＯＳＴの場合には、図１のデータ送信装置および図２のデータ受信装置は、それぞれ国際公開番号ＷＯ−０２／３００７９号公報の第１図に示されるデータ伝送装置の送信部および受信部として用いることができる。そして、国際公開番号ＷＯ−０２／３００７９号公報の第２図に示されるように、複数台のデータ伝送装置がリング状に接続されてリング型ネットワークを構成する。ＭＯＳＴを通信プロトコルとして伝送されるデータは、フレームを基本単位として伝送され、各データ伝送装置１の間を次々にフレームが一方向に伝送される。以下、本実施形態に係るデータ伝送システムの通信プロトコルは、ＭＯＳＴであるとして説明を続ける。
それでは、以下に、本実施形態に係るデータ送信装置１０について詳しく説明する。当該データ送信装置１０は、典型的にはＬＳＩで構成され、入力されてくる２５ＭＨｚおよび１００ＭＨｚのクロックに基づいて、接続機器から出力されるデジタルデータを電気信号に変換して、伝送路を介して、データ受信装置１００に出力する。
Ｓ／Ｐ変換部１５は、多値化伝送を行うために、接続機器から出力されるシリアルのデジタルデータをパラレルに変換する。通信プロトコルがＭＯＳＴの場合、コントローラ２から５０Ｍｂｐｓのシリアルデータが出力されるので、Ｓ／Ｐ変換部１５は、シリアルで入力されたデータを２ビット毎のパラレルデータに変換する。マッピング部２０は、Ｓ／Ｐ変換部１５で変換された２ビット毎のパラレルデータを、上記１００ＭＨｚのクロックに基づいて８値のシンボルのいずれかにマッピングを行う。このマッピングは、データ受信装置１００でクロック再生を行うために、２ビット毎のパラレルデータを８値のシンボルのうち上位４シンボルと下位４シンボルとに交互に割り当てられる。また、送信および受信との間の直流成分の変動や差の影響を除外するために、前値との差分によってマッピングが行われる。
デジタルフィルタ２５は、送信する電気信号の帯域制限および符号間干渉を抑えるための波形整形フィルタである。例えば、デジタルフィルタ２５には、シンボルレート（２５ＭＨｚ）の４倍のサンプリング周波数（１００ＭＨｚ）動作し、ロールオフ率１００％をルート配分した特性を持ち、タップ数３３タップ、およびビット数１２ビットのＦＩＲフィルタが使用される。
ＤＡＣ３０は、デジタルフィルタ２５で帯域制限された信号をアナログ信号に変換する。ＬＰＦ３５は、ＤＡＣ３０の出力信号から信号帯域より高域の周波数を減衰させる。差動ドライバ４０は、ＬＰＦ３５から出力されるアナログ信号の強度を増幅して差動信号に変換して伝送路に送出する。差動ドライバ４０は、伝送路が有する２本１組の導線に対して、送出する電気信号を伝送路の一方側（プラス側）導線に送信し、当該電気信号と正負反対の信号を伝送路の他方側（マイナス側）に送信する。これによって、伝送路には、プラス側とマイナス側との電気信号が１つのペアとして伝送され、伝送路からの放射ノイズおよび外部から混入する同相ノイズの影響を軽減することができる。
ここで、マッピング部２０が行うマッピングについて図３〜５を参照しながら詳しく説明する。図３は、パラレルデータと、マッピングすべきシンボル値Ｂ（ｋ）と、当該マッピングすべきシンボル値Ｂ（ｋ）の直前のシンボル値Ｂ（ｋ−１）との関係を示した表である。図４および５は、マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
まず、マッピング部２０には、「００」や「０１」等といった２ビットのパラレルデータが入力される。ここで、マッピング部２０は、取得したデータを図３に示される表にしたがって、＋７、＋５、＋３、＋１、−１、−３、−５、−７の８値のいずれかにマッピングする。ここで、マッピングの方法について、具体例を挙げて説明する。
例えば、前のシンボル値Ｂ（ｋ−１）が−１であって、マッピング部２０に「００」のパラレルデータが入力してきた場合には、今回のシンボル値Ｂ（ｋ）は、＋７となる。一方、シンボル値Ｂ（ｋ−１）が＋５であって、マッピング部２０に「０１」のパラレルデータが入力してきた場合には、今回のシンボル値Ｂ（ｋ）は、−１となる。すなわち、本実施形態に係るマッピングは、前のシンボル値Ｂ（ｋ−１）と入力してきたパラレルデータとに基づいて、今回のシンボル値Ｂ（ｋ）求められる。このような方法によって、シンボル値Ｂ（ｋ）が正負交互にマッピングされる。そして、求められたシンボル値Ｂ（ｋ）は、デジタルフィルタ２５を介して、ＤＡＣ３０に入力される。
ＤＡＣ３０は、出力されてくるシンボル値Ｂ（ｋ）に基づいて、図４あるいは図５に示されるようなアナログ信号を作成する。ここで、図４および図５について詳しく説明する。
図４は、前のシンボル値Ｂ（ｋ−１）が＋７、＋５、＋３または＋１である場合において、「００」、「０１」、「１１」、「０１」の各パラレルデータが入力されたときのシンボル値Ｂ（ｋ）を示した図である。図４は、例えば、前のシンボル値Ｂ（ｋ−１）が＋７である場合において、「００」のシリアルデータが入力されてきた場合には、今回のシンボル値Ｂ（ｋ）が−１となるようなアナログ信号が作成されることを示している。
一方、図５は、前のシンボル値Ｂ（ｋ−１）が−７、−５、−３または−１である場合において、「００」、「０１」、「１１」、「０１」の各パラレルデータが入力されたときのシンボル値Ｂ（ｋ）を示した図である。図５は、例えば、前のシンボル値Ｂ（ｋ−１）が−７である場合において、「００」のシリアルデータが入力されてきた場合には、今回のシンボル値Ｂ（ｋ）が＋１となるようなアナログ信号が作成されることを示している。
以上のことを踏まえて、一例として、最初のシンボル値Ｂ（ｎ）が＋１で、「００」、「００」、「１１」、「０１」の順にパラレルデータが順番に入力された場合に作成されるアナログ信号を示す。図６は、上述した場合において、差動ドライバ４０から出力されるアナログ信号の様子を示した図である。
まず、最初のシンボル値Ｂ（ｎ）は、＋１であるので、＋１の位置にマッピングされる。次に、パラレルデータ「００」が入力されてくると、図４の一番右の波に基づいて、−７にマッピングされる。次に、パラレルデータ「００」が入力されてくると、図５の一番左の波に基づいて、＋１にマッピングされる。次に、パラレルデータ「１１」が入力されてくると、図４の一番右の波に基づいて、−３にマッピングされる。次に、パラレルデータ「０１」が入力されてくると、図５の右から２番目の波に基づいて、＋７にマッピングされる。以上のような処理によって、図６に示されるアナログ信号が作成される。なお、本実施形態でのアナログ信号の各シンボルの間隔は、４０ｎｓｅｃであり、当該アナログ信号には、１２．５ＭＨｚの周波数成分が固定的に含まれることになる。
次に、本実施形態に係るデータ受信装置１００について詳しく説明する。当該データ受信装置１００は、典型的にはＬＳＩで構成され、伝送路を介して送信されてくる信号からクロックを再生し、当該再生したクロックに基づいて、アナログ信号からデジタルデータを読み出し、接続機器へと出力する。
差動レシーバ１０５は、伝送路から入力する差動信号を電圧信号に変換してＡＤＣ１１０に出力する。上述したように、伝送路が有する２本１組の導線に対してプラス側とマイナス側との電気信号が１つのペアとして伝送されており、差動レシーバ１０５は、プラス側とマイナス側との差から信号を判断するため、外部から混入する同相ノイズの影響に対して効力を発揮する。そして、ＡＤＣ１１０は、後述する逓倍ＰＬＬ１２０が出力する４００ＭＨｚのクロックＢにしたがって、差動レシーバ１０５から出力される電圧信号をデジタル信号に変換する。
発振部１１５は、データ送信装置１０とは非同期の２５ＭＨｚの周波数をもつクロックＡを作成し、例えば水晶振動子や水晶発振器により実現される。逓倍ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）１２０は、ＶＣＯを含み、発振部１１５から出力されたクロックＡから１６倍の周波数をもった４００ＭＨｚのクロックＢを作成する。なお、クロックＢの周波数は、上述した１６倍に限られない。また、クロックＡの周波数も２５ＭＨｚに限られない。
クロック再生部１２５は、ＡＤＣ１１０から出力される伝送路から受信した信号に固定的に含まれる１２．５ＭＨｚのクロック成分を抽出・再生することによって、データ送信装置１０のクロック再生を行い、図７に示されるように、バンドパスフィルタ２００、ゼロクロス検出部２０５およびタイミング調節部２１０を備える。当該クロック再生部１２５で再生されたクロックは、各構成部のクロックとして用いられる。ここで、当該クロック再生部１２５の詳細について、図７を用いて説明する。
バンドパスフィルタ２００は、伝送路から受信した信号からクロック成分の周波数の信号を抽出する。なお、本実施形態に係るバンドパスフィルタ２００は、各シンボルの間隔が４０ｎｓｅｃであるので、１２．５Ｍｈｚの周波数の信号を抽出する。
ゼロクロス検出部２０５は、バンドパスフィルタ２００が抽出したクロック成分のゼロクロスした点を検出する。タイミング調節部２１０は、ゼロクロス検出部２０５が検出したゼロクロス点から所定のタイミングを遅らせて、クロックを出力する。なお、本実施形態に係るタイミング調節部２１０は、後述する判定部１３５が１２．５ＭＨｚの周波数の信号のシンボル点に含まれるデジタルデータ値を判定できるように、２５ＭＨｚの周波数のクロックＣを出力する。さらに、当該タイミング調節部２１０は、Ｐ／Ｓ変換部１４０およびＦＩＦＯ１４５が２５ＭＨｚのシリアルデータを処理することができるように、５０ＭＨｚの周波数のクロックＤを出力する。
それでは、以下に、当該ゼロクロス検出部２０５およびタイミング調節部２１０が行う動作について、図８を参照しながら詳しく説明する。
まず、バンドパスフィルタ２００は、逓倍ＰＬＬ１２０から図８の（１）に示される４００ＭＨｚのクロックＢを受けて動作しており、当該クロックＢにしたがって、１２．５ＭＨｚの周波数の信号のデジタルデータ値を抽出して、図８の（２）に示されるようなデジタルデータ値をゼロクロス検出部２０５に対して出力する。
ゼロクロス検出部２０５は、逓倍ＰＬＬ１２０から図８の（１）にしめされる４００ＭＨｚのクロックＢを受けて動作しており、当該クロックＢにしたがって、バンドパスフィルタ２００からの出力信号のゼロクロス点を検出する。ここで、図９を用いて、ゼロクロス検出方法について説明する。図９は、図８のゼロクロス点付近の拡大図である。
図９に示されるように、バンドパスフィルタ２００から出力される信号のデジタルデータ値は、必ずしもゼロの軸上に存在するとは限らない。そこで、このような場合には、ゼロクロス検出部２０５は、デジタルデータ値の符号を監視し、当該符号が逆転した時における当該デジタルデータ値の絶対値と、当該デジタルデータ値の１クロック前のデジタルデータ値の絶対値とを比較し、絶対値の小さい方のデジタルデータ値のクロックをゼロクロス点とみなす。
上記のようなゼロクロス検出方法により、ゼロクロス検出部２０５からは、図８の（３）に示されるような信号が出力される。
次に、タイミング調節部２１０は、ゼロクロス検出部２０５がゼロクロス点とみなしたクロックから８クロックのタイミングを遅延させて、シンボル点のタイミングを示す２５ＭＨｚのクロックＣを出力する（図８の（４））。さらに、当該タイミング調節部２１０は、ゼロクロス検出部２０５がゼロクロス点とみなしたクロックから８クロックおよび１６クロックのタイミングを遅延させて、５０ＭＨｚのクロックＤを出力する（図８の（５））。以上で、当該ゼロクロス検出部２０５およびタイミング調節部２１０が行う動作についての説明を終了する。
ここで、再び図２のデータ受信装置１００の説明に戻る。デジタルフィルタ１３０は、ＡＤＣ１１０から出力されるデジタル信号のノイズ除去を行う波形整形用のＦＩＲフィルタであり、例えば、シンボルレートの１６倍のＦＩＲフィルタが使用される。上述した送信側のデジタルフィルタ２５と合わせ、符号間干渉のないロールオフ特性が実現される。
ここで、デジタルフィルタ１３０の構成例について図１０を参照しながら説明する。図１０は、当該デジタルフィルタ１３０の構成の一例を示した図である。
当該デジタルフィルタ１３０は、シフトレジスタ３００と、タップ群３０５と、乗算器３１０１〜ｎと、加算器３１５とを備える。シフトレジスタ３００は、ｎ個のタップ３０３１〜ｎを含んでおり、１つのデジタルデータ値をＡＤＣ１１０から取得し、最も古いデジタルデータ値を一つ破棄する。また、タップ群３０５は、ｎ個のタップ３０７１〜ｎを含んでおり、タップ３０３１〜ｎからデジタルデータ値を取得する。ここで、クロックＣは、シンボル点の位置を示すクロックであるので、タップ群３０５は、シフトレジスタ３００からシンボル点を中心としたデジタルデータ値を取得することになる。デジタルフィルタ１３０は、例えば、ロールオフ率１００％をルート配分した特性を持ち、タップ数１１３、およびビット数１０ビットのＦＩＲフィルタである。なお、シフトレジスタ３００は、逓倍ＰＬＬ１２２０からの４００ＭＨｚの周波数のクロックＢに基づいて動作する。一方、タップ群３０５は、クロック再生部１２５からの２５ＭＨｚの周波数のクロックＣに基づいて動作する。これは、シフトレジスタ３００の処理動作に対して、タップ群３０５以下の構成部の処理動作の方が複雑である。そこで、タップ群３０５以下の処理時間を確保するために、タップ群３０５の動作クロックが、シフトレジスタ３００の１６分の１にされている。
なお、タップ３０３１に格納されたデジタルデータ値は、対応するタップ３０７１が取得する。また、タップ３０３２に格納されたデジタルデータ値は、対応するタップ３０７２が取得する。以後、タップ３０３３以降についても同様のことが言える。
乗算器３１０１〜ｎは、タップ３０７１〜ｎから出力されるデジタルデータ値に予め定められた所定の値を乗算する。なお、当該予め定められた所定の値は、例えば、シンボルレートの１６倍のサンプリング周波数で、ロールオフ率１００％をルート配分した特性を実現する値である。最後に、加算器３１５は、乗算器３１０１〜ｎから出力されるデジタルデータ値を加算する。これにより、加算器３１５からは、シンボル点におけるデジタルデータ値が２５ＭＨｚの周波数にしたがって出力される。以上でデジタルフィルタ１３０の詳細な説明を終了する。
判定部１３５は、デジタルフィルタ１３０から出力されるデジタルデータ値に基づいて、データ送信装置１０が送信したデータを判定する。より具体的には、当該判定部１３５は、出力されてくる各シンボルにおけるデジタルデータ値と、当該各シンボルにおけるデジタルデータ値の１シンボル前のシンボルにおけるデジタルデータ値との差分値を求め、当該差分値に基づいて、データ送信装置１０が送信しているパラレルデータを取得する。それでは、図１１および図１２を用いて、当該判定部１３５が行う判定処理について詳しく説明する。図１１は、判定部１３５が、デジタルデータ値の判定を行うときに用いる判定レベルを示した図である。図１２は、判定部１３５が判定した判定レベルをデータ送信装置１０が送信したデータに変換するためのテーブルである。
まず、判定部１３５は、デジタルフィルタ１３０から１シンボル分のデジタルデータ値を取得する。次に、判定部１３５は、取得したデジタルデータ値の１シンボル前のデジタルデータ値を確認する。そして、当該判定部１３５は、取得したデジタルデータ値から１シンボル前のデジタルデータ値を引き算する。なお、本実施形態では、各デジタルデータ値は、＋７、＋５、＋３、＋１、−１、−３、−５または−７のいずれかの値を取るので、判定部１３５が引き算によって求めた値（以下、信号レベルと称す）は、＋１４、＋１２、＋８、＋６、＋４、＋２、−２、−４、−６、−８、−１０、−１２または−１４のいずれかの値を取る。
ここで、判定部１３５には、図１１に示されるように、信号レベルの判定レベルが設定されている。各判定レベルは、一定の幅を有しており、いずれのレベルの幅に属するかで、信号レベルが判定される。当該判定部１３５は、引き算によって求めた信号レベルを当該図１１に示される判定レベルを用いて決定する。そして、判定部１３５は、図１２に示されるテーブルに基づいて、決定した信号レベルをデータ送信装置１０が送信したパラレルデータに変換する。なお、図１２に示されるテーブルは、図３に示されるＢ（ｋ）からＢ（ｋ−１）を引き算した値と、パラレルデータとの関係を示した表である。
Ｐ／Ｓ変換部１４０は、判定部１３５で判定されたパラレルデータをシリアルのデジタルデータに変換して、ＦＩＦＯ１４５に出力する。
受信側ＰＬＬ１５０は、２５ＭＨｚのクロックＣに基づいて、ジッタの少ない５０ＭＨｚのクロックＥを作成して、ＦＩＦＯ１４５に出力する。
ＦＩＦＯ１４５は、クロックＤに基づいて、Ｐ／Ｓ変換部１４０からシリアルデータが書きこまれ、受信側ＰＬＬ１５０からのジッタの少ないクロックＥに基づいてシリアルデータを接続機器へと出力する。これは、データ受信装置１００がデータ送信装置１０とは非同期のクロックで動作し、図９に示されるように、ゼロクロス点のクロックにゼロに最も近いクロックが選ばれるという本実施形態に係るデータ受信装置１００の性質上、シンボル間のクロック数が常に１６にならずに、±１個程度のジッタが時折発生し得るから行われる処理である。すなわち、受信側ＰＬＬ１５０が、ＦＩＦＯ１４５への書き込み用のクロック周波数と同じ周波数でジッタの少ないクロック読み出しを行うことで、ジッタの少ないシリアルデータを接続機器に出力することになる。
以上のように構成されたデータ伝送システムについて、以下に動作を説明する。なお、本実施形態で示す各処理は、コンピュータを用いてソフトウェア的に実現するか、あるいはそれら各処理を行う専用のハードウェア回路を用いて実現することができる。
それでは、本実施形態に係るデータ伝送システムが行う動作について図面を参照しながら説明する。図１３は、データ受信装置１００のクロック再生部１２５が行う動作を示したフローチャートである。なお、以下、データ装置装置１０からは、図６に示されるような電気信号が送信されてくるものとし、当該データ送信装置１０が行う動作については省略する。
まず、差動レシーバ１０５は、データ送信装置１０から伝送路を介して送信されてきた図６に示されるような電気信号を受信する。一方、発振部１１５は、データ送信装置１０とは非同期の２５ＭＨｚの周波数のクロックＡを作成し、逓倍ＰＬＬ１２０に出力している。逓倍ＰＬＬ１２０は、取得したクロックＡを４００ＭＨｚのクロック信号Ｂにして、ＡＤＣ１１０、デジタルフィルタ１３０およびクロック再生部１２５に出力する。
ＡＤＣ１１０は、逓倍ＰＬＬ１２０から出力されてくるクロックＢにしたがって、差動レシーバ１０５から出力されてくる信号をデジタル信号に変換し、デジタルフィルタ１３０およびクロック再生部１２５に対して出力する。
ＡＤＣ１１０からクロック再生部１２５に対して出力されたデジタル信号は、複数の周波数を含んでいる。そこで、バンドパスフィルタ２００は、受信信号に含まれる１２．５ＭＨｚの周波数の信号を抽出する（ステップＳ１００）。なお、当該バンドパスフィルタ２００は、上記１２．５ＭＨｚの周波数の信号を抽出する際に、逓倍ＰＬＬ１２０から出力されてくるクロックＢに基づいて、抽出処理を行う。これにより、当該バンドパスフィルタ２００からは、図８の（２）に示されるようなデータ値を含んだ信号が出力される。
次に、ゼロクロス検出部２０５は、出力されてきた信号の各データ値を参照して、ゼロクロス点を検出する。それでは、当該ゼロクロス検出部２０５が行う動作について図面を参照しながら説明する。図１４は、このときに当該ゼロクロス検出部２０５が行う動作を示したフローチャートである。
まず、ゼロクロス検出部２０５は、バンドパスフィルタ２００から出力されてくるデジタルデータ値を取得する（ステップＳ２００）。
次に、ゼロクロス検出部２０５は、取得したデジタルデータ値が正であるか負であるかを認識する（ステップＳ２１０）。デジタルデータ値の正負を認識したゼロクロス検出部２０５は、取得したデジタルデータ値の前のクロックで取得したデジタルデータ値からみて、当該取得したデジタルデータ値の正負が入れ替わったか否かを判定する（ステップＳ２１０）。正負が入れ替わった場合には、本処理はステップＳ２１０に進む。一方、正負が入れ替わっていない場合には、本処理は終了する。この場合、当該ゼロクロス検出部２０５は、次のデジタルデータ値を取得し、同様の処理を行う。
正負が入れ替わった場合、ゼロクロス検出部２０５は、当該前のクロックで取得したデジタルデータ値の絶対値と、当該今回のクロックで取得したデータ値の絶対値とを計算する（ステップＳ２１５）。そして、当該ゼロクロス検出部２０５は、前のクロックで取得したデジタルデータ値の絶対値が、当該今回のクロックで取得したデジタルデータ値の絶対値よりも大きいか否かを判定する（ステップＳ２２０）。前のクロックで取得したデジタルデータ値の絶対値が大きい場合には、本処理はステップＳ２２５に進む。一方、前のクロックで取得したデジタルデータ値の絶対値が大きくない場合には、本処理はステップＳ２３０に進む。
前のクロックで取得したデジタルデータ値の絶対値が大きい場合には、ゼロクロス検出部２０５は、今回のクロックで取得したデジタルデータ値の方がゼロクロス点に近いと判断し、当該今回のクロックで取得したデジタルデータ値のタイミングをゼロクロス点とみなす（ステップＳ２２５）。この後、本処理は終了し、当該ゼロクロス点は、次のデジタルデータ値を取得して上記処理と同様の処理を行う。
前のクロックで取得したデジタルデータ値の絶対値が大きくない場合には、ゼロクロス検出部２０５は、前のクロックで取得したデジタルデータ値の方がゼロクロス点に近いと判断し、当該前のクロックで取得したデジタルデータ値のタイミングをゼロクロス点とみなす（ステップＳ２３０）。この後、本処理は終了し、当該ゼロクロス点は、次のデジタルデータ値を取得して上記処理と同様の処理を行う。以上で、ゼロクロス検出部２０５が行う動作の説明を終了する。
上記ゼロクロス検出部２０５の動作により、当該ゼロクロス検出部２０５からは、図８の（３）に示されるような２５ＭＨｚのクロックが出力される。応じて、タイミング調節部２１０は、ゼロクロス検出部２０５から出力されるクロックを取得する。
タイミング調節部２１０は、取得したクロックから８クロック分の時間だけ遅延させて、図８の（４）に示される２５ＭＨｚのクロックＣを、デジタルフィルタ１３０、判定部１３５および受信側ＰＬＬ１５０に対して出力する。さらに、当該タイミング調節部２１０は、取得したクロックから８クロック分の時間だけ遅延させたクロックと、１６クロック分の時間だけ遅延させたクロックとを合成して、図８の（５）に示される５０ＭＨｚのクロックＤを作成して、Ｐ／Ｓ変換部１４０およびＦＩＦＯ１４５に対して出力する。
次に、受信側ＰＬＬ１５０は、クロック再生部１２５から出力される２５ＭＨｚのクロックＣに基づいて、ジッタを含まない５０ＭＨｚのクロックＤを作成してＦＩＦＯ１４５に出力する。
一方、デジタルフィルタ１３０は、ＡＤＣ１１０から４００ＭＨｚのクロックＢにしたがって出力されてくるデジタルデータ値の内、シンボル点に該当するデジタルデータ値のみを、クロック再生部１２５から出力される２５ＭＨｚのクロックＣにしたがってサンプリングして、判定部１３５に対して出力する。
判定部１３５は、デジタルフィルタ１３０から出力されてくるシンボル点のデジタルデータ値に基づいて、判定処理を行い、２ビットのパラレルデータとして、Ｐ／Ｓ変換部１４０に出力する。
Ｐ／Ｓ変換部１４０は、クロック再生部１２５から出力されてくる５０ＭＨｚのクロックＤにしたがって、取得したパラレルデータをシリアルのデジタルデータに変換して、ＦＩＦＯ１４５に出力する。
次に、ＦＩＦＯ１４５は、クロック再生部１２５から出力されてくる５０ＭＨｚのクロックＤにしたがって、Ｐ／Ｓ変換部１４０から出力されるシリアルのデジタルデータを記憶していく。そして、ＦＩＦＯ１４５は、受信側ＰＬＬ１５０から出力される５０ＭＨｚのクロックＥに基づいて、接続機器に対して、シリアルのデジタルデータを出力していく。これにより、データ受信装置１００に接続された接続機器は、データ送信装置１０の接続機器から出力されたデジタルデータを取得することができる。
以上のように、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００によれば、発振部１１５が発振する信号の周波数を細かくコントロールする必要がないので、容易にデータ送信装置１００とクロック同期をとることができると共に、逓倍ＰＬＬ１２０に安価なＶＣＯを適用することができるので、当該シンボル位置検出装置およびデータ受信装置１００を安価に作成することが可能となる。
また、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００によれば、受信側ＰＬＬ１５０が作成したジッタのないクロックに基づいて、ＦＩＦＯ１４５から接続機器に対してデータが出力される。その結果、接続機器は、エラーの少ないデータを取得することが可能となる。
なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００では、通信プロトコルとしてＭＯＳＴが適用されているとしたが、当該通信プロトコルはＭＯＳＴに限られない。
なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００では、デジタルフィルタ１３０として図１０に示されるようなデジタルフィルタが適用されているが、当該デジタルフィルタ１３０はこれに限られない。より具体的には、図１５に示されるようなデジタルフィルタ１３１であってもよい。それでは、以下に、図１５に示されるデジタルフィルタ１３１について説明する。
当該デジタルフィルタ１３１は、シフトレジスタ３００、加算器３０４ｎ／２、タップ群３０６、乗算器３１１１〜ｎ／２および加算器３１５を備える。また、シフトレジスタ３００は、図１０のシフトレジスタ３００と同様にｎ個のタップ３０３１〜ｎを含む。また、タップ群３０６は、図１０のタップ群３０５と異なり、ｎ／２個のタップ３０８１〜ｎ／２を含む。
ここで、図１５に示されるデジタルフィルタ１３１が上記のような構成をとる理由について説明する。図１０に示されるデジタルフィルタ１３１の乗算器３１０１〜ｎで掛け算される値は、３１０ｎ／２を中心に対称な値となっている。
そこで、図１５に示されるデジタルフィルタ１３１では、同じ値を掛け算するデータのタップ３０３をそれぞれ組にして、まず、加算器３０４で足し合わせる。そして、加算器３０４は、足し合わせたデータをタップ群３０６に出力する。
その後、乗算器３１１１〜ｎ／２は、タップ群３０６から出力されてくるデータに、図１０の乗算器３１０１〜ｎ／２が掛け算する値と同じ値を掛け算する。次に、加算器３１５は、乗算器３１０１〜ｎ／２から出力されるデータを足し算する。これにより、当該図１５のデジタルフィルタ１３１は、図１０のデジタルフィルタ１３０と同様の出力結果を得ることができる。
当該図１５に示されるデジタルフィルタ１３１によれば、タップ群３０６のタップ数および乗算器３１０を図１０のデジタルフィルタ１３０の半分にすることができる。
なお、本実施形態に係るデータ受信装置１００において、図１６に示されるような構成を取ることも可能である。図１６に示されるデータ受信装置１０１は、図２に示されるデータ受信装置１００のデジタルフィルタ１３０と判定部１３５の間にゲイン調節部５００が設けられているものである。当該ゲイン調節部５００は、乗算器により実現され、温度等の変化による振幅変化分を検出し、振幅を理想の振幅値に補正する役割を果たす。
なお、本実施形態で使用されているクロックの周波数および受信信号に固定的に含まれる信号の周波数は、一例であり、使用されるクロックの周波数および受信信号に固定的に含まれる信号の周波数はこれに限られない。
【産業上の利用可能性】  本発明にかかるシンボル位置検出装置は、容易にデータ送信装置とクロック同期を取ることができると共に、安価に製造可能である効果を有し、所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出するシンボル位置検出装置等として有用である。
【図１】
2004062223.tif 000003
【図２】
2004062223.tif 000004
【図３】
2004062223.tif 000005
【図４】
2004062223.tif 000006
【図５】
2004062223.tif 000007
【図６】
2004062223.tif 000008
【図７】
2004062223.tif 000009
【図８】
2004062223.tif 000010
【図９】
2004062223.tif 000011
【図１０】
2004062223.tif 000012
【図１１】
2004062223.tif 000013
【図１２】
2004062223.tif 000014
【図１３】
2004062223.tif 000015
【図１４】
2004062223.tif 000016
【図１５】
2004062223.tif 000017
【図１６】
2004062223.tif 000018
【図１７】
2004062223.tif 000019
【手続補正書】
【提出日】平成16年4月23日(2004.4.23)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【請求項１】（補正後）所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する装置であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成手段と、
前記高周波クロック信号作成手段が作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得手段と、
前記データ値取得手段が取得したデータの値から前記第１のクロック信号の成分を抽出するクロック成分抽出手段と、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出手段と、
前記ゼロクロス検出手段が検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出手段とを備える、シンボル位置検出装置。
【請求項２】前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項３】前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、前記ゼロクロス点とみなして検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項４】前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前および直後に存在するクロックにおける前記データの値の絶対値を比較して、前記データの値の絶対値の小さい方のクロックを、前記データの値の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックと決定することを特徴とする、請求項３に記載のシンボル位置検出装置。
【請求項５】前記シンボル位置検出手段が前記データ信号のシンボルの位置と決定するクロックは、前記ゼロクロス点に対して、所定クロック経過後のタイミングであることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項６】前記シンボル位置検出手段は、前記シンボルの位置を検出したタイミングで、第３のクロック信号を出力することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項７】前記ゼロクロス検出手段は、前記ゼロクロス点から、前記所定クロック分に相当する時間が経過した時間を遅延させることにより、前記第３のクロック信号を出力することを特徴とする、請求項６に記載のシンボル位置検出装置。
【請求項８】前記シンボル位置検出手段が出力した前記第３のクロック信号のタイミングに基づいて、前記データ信号のシンボルにおけるデータの値を判定する判定手段をさらに備える、請求項７に記載のシンボル位置検出装置。
【請求項９】ジッタを低減した第４のクロック信号を作成する出力用クロック信号作成手段と、
前記出力用クロック信号作成手段が作成した前記第４のクロック信号に基づいて、前記判定手段が判定したデータの値を外部に出力する出力手段とをさらに備える、請求項８に記載のシンボル位置検出装置。
【請求項１０】（削除）
【請求項１１】前記ゼロクロス検出手段は、前記第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１２】前記データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であることを特徴とする、請求項１１に記載のシンボル位置検出装置。
【請求項１３】前記出力用クロック作成手段は、前記第３のクロック信号を基準にして前記第４のクロック信号を作成することを特徴とする、請求項９に記載のシンボル位置検出装置。
【請求項１４】前記整数は、４の倍数であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１５】前記整数は、４の倍数であって、
前記所定クロックは、前記４の倍数を４分の１倍した数のクロックであることを特徴とする、請求項５に記載のシンボル位置検出装置。
【請求項１６】所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する方法であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成ステップと、
前記高周波クロック信号作成ステップで作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得ステップと、
前記データ値取得ステップで取得したデータの値か前記第１のクロック信号の成分を抽出するクロック成分抽出ステップと、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出ステップと、
前記ゼロクロス検出ステップで検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出ステップとを備える、シンボル位置検出方法。
【請求項１７】前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１６に記載のシンボル位置検出方法。




【手続補正書】
【提出日】平成17年6月27日(2005.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する装置であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成手段と、
前記高周波クロック信号作成手段が作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得手段と、
前記データ値取得手段が取得したデータの値から前記第１のクロック信号の成分を抽出するクロック成分抽出手段と、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出手段と、
前記ゼロクロス検出手段が検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出手段とを備え、
前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、前記ゼロクロス点とみなして検出することを特徴とする、シンボル位置検出装置。
【請求項２】
前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項３】
前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前および直後に存在するクロックにおける前記データの値の絶対値を比較して、前記データの値の絶対値の小さい方のクロックを、前記データの値の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックと決定することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項４】
前記シンボル位置検出手段が前記データ信号のシンボルの位置と決定するクロックは、前記ゼロクロス点に対して、所定クロック経過後のタイミングであることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項５】
前記シンボル位置検出手段は、前記シンボルの位置を検出したタイミングで、第３のクロック信号を出力することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項６】
前記ゼロクロス検出手段は、前記ゼロクロス点から、前記所定クロック分に相当する時間が経過した時間を遅延させることにより、前記第３のクロック信号を出力することを特徴とする、請求項５に記載のシンボル位置検出装置。
【請求項７】
前記シンボル位置検出手段が出力した前記第３のクロック信号のタイミングに基づいて、前記データ信号のシンボルにおけるデータの値を判定する判定手段をさらに備える、請求項６に記載のシンボル位置検出装置。
【請求項８】
ジッタを低減した第４のクロック信号を作成する出力用クロック信号作成手段と、
前記出力用クロック信号作成手段が作成した前記第４のクロック信号に基づいて、前記判定手段が判定したデータの値を外部に出力する出力手段とをさらに備える、請求項７に記載のシンボル位置検出装置。
【請求項９】
前記ゼロクロス検出手段は、前記第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１０】
前記データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であることを特徴とする、請求項９に記載のシンボル位置検出装置。
【請求項１１】
前記出力用クロック作成手段は、前記第３のクロック信号を基準にして前記第４のクロック信号を作成することを特徴とする、請求項８に記載のシンボル位置検出装置。
【請求項１２】
前記整数は、４の倍数であることを特徴とする、請求項１に記載のシンボル位置検出装置。
【請求項１３】
前記整数は、４の倍数であって、
前記所定クロックは、前記４の倍数を４分の１倍した数のクロックであることを特徴とする、請求項４に記載のシンボル位置検出装置。
【請求項１４】
所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する方法であって、
前記第１のクロック信号の周波数に対して整数倍の周波数を持った第２のクロック信号を作成する高周波クロック信号作成ステップと、
前記高周波クロック信号作成ステップで作成した第２のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得ステップと、
前記データ値取得ステップで取得したデータの値か前記第１のクロック信号の成分を抽出するクロック成分抽出ステップと、
前記クロック成分抽出手段が抽出した前記第１のクロック信号の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出ステップと、
前記ゼロクロス検出ステップで検出した前記ゼロクロス点から、前記第２のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出ステップとを備え、
前記ゼロクロス検出ステップでは、前記クロック成分抽出手段が抽出した前記第１のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、前記ゼロクロス点とみなして検出することを特徴とする、シンボル位置検出方法。
【請求項１５】
前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項１４に記載のシンボル位置検出方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シンボル位置検出装置に関する発明であって、より特定的には、所定の周波数を持ったクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出するシンボル位置検出装置に関する発明である。
【背景技術】
【０００２】
従来のデータ受信装置に、データ送信装置から送信されてきた電気信号や光信号を受信して、クロック信号を再生してデータ送信装置との同期を取りながら、当該電気信号や光信号の信号レベルの判定等を行うデータ受信装置が存在する。このようなデータ受信装置は、一般的には、データ送信装置と周波数および位相の同期を取るために、送信されてきたクロック信号の周波数および位相のずれを検出し、当該ずれに基づいて、自機の発振部が発振するクロック信号の周波数および位相を制御する（例えば、特許文献１）。
【０００３】
図１７は、上記一般的なデータ受信装置の構成を示したブロック図である。図１７に示されるデータ受信装置は、ＣＡＴＶ（Ｃａｂｌｅ  Ｔｅｌｅｖｉｓｉｏｎ）のデータ受信機であり、チューナ１００５、ダウンコンバータ１０１０、ＡＤＣ（アナログデジタルコンバータ）１０１５、検波部１０２０、デジタルフィルタ１０２５、判定部１０３０、デスクランブラ１０３５およびクロック再生部１０４０を備える。また、クロック再生部１０４０は、制御部１０４５および発振部１０５０を含む。
【０００４】
ＣＡＴＶのデータにはスクランブル処理が施されており、受信されるデータシンボルは全ての信号レベルが略平均的に含まれるものである。ＣＡＴＶの伝送方式としては、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）や６４ＱＡＭ等の直交振幅変調が用いられ、伝送路には通常同軸ケーブルが使用される。
【０００５】
それでは、以下に、図１７に示される従来のデータ受信装置の動作について説明する。
【０００６】
同軸ケーブルを介して受信されるＱＡＭ変調信号は、チューナ１００５とダウンコンバータ１０１０を介して周波数変換され、１チャンネル分のＱＡＭ変調信号がＡＤＣ１０１５に入力される。この１チャンネル分のＱＡＭ変調信号は、ＡＤＣ１０１５でデジタル信号に変換され、検波部１０２０でＩ信号とＱ信号とが分離復調される。そして、当該ＱＡＭ信号は、デジタルフィルタ１０２５でノイズ除去された後、判定部１０３０でデータシンボルが復号され、デスクランブラ１０３５でデスクランブル処理が行われ、データが得られる。また、クロック再生部１０４０の制御部１０４５は、クロック信号のＩ信号とＱ信号とから、当該クロック信号と発振部１０５０の発振するクロック信号との周波数および位相のずれを検出し、発振部１０５０が発振するクロック信号の周波数および位相を制御する。これにより、データ受信装置１０００の各構成部は、データ送信装置とクロック同期を取りながら動作することができる。
【特許文献１】国際公開番号第０２／３００７８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、上記従来の発振部１０５０には、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）がよく用いられる。当該ＶＣＯは、制御電圧によって発振周波数を変化させることができる発信器であり、安価で入手可能であるというメリットを有する。しかしながら、上記ＶＣＯは、制御電圧の変化量に対して、発振周波数の変化量が非常に大きく、その制御が非常に困難であるという問題を有する。
【０００８】
上記問題に対して、上記発振部１０５０に、ＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｏｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒｓ）が用いられることがある。当該ＶＣＸＯは、制御電圧の変化量に対して、発振周波数の変化量が小さいため、その制御が容易であるというメリットを有する。しかしながら、当該ＶＣＸＯは、ＶＣＯに比して高価であるという問題を有する。
【０００９】
そこで、本発明の目的は、容易にデータ送信装置とクロック同期を取ることができると共に、安価に製造可能なデータ受信装置に含まれるシンボル位置検出装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明では、信号作成手段は、第１のクロック信号の周波数に整数倍の周波数を持った第２のクロック信号を作成し、データ値取得手段は、高周波クロック信号作成手段が作成した第２のクロック信号のタイミングに基づいて、データ信号のデータの値を取得し、クロック成分抽出手段は、データ値取得手段が取得したデータの値から前記第１のクロック信号の成分を抽出し、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号の成分の、所定の基準レベルに対する大小関係入れ替わるタイミングをゼロクロス点として検出し、シンボル位置検出手段は、ゼロクロス検出手段が検出したゼロクロス点から、第２のクロック信号における所定クロック分に相当する時間が経過した時を、データ信号のシンボル位置として検出し、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、ゼロクロス点とみなして検出するようにしている。
【００１１】
また、データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であってもよい。
【００１２】
また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前および直後に存在するクロックにおけるデータの値の絶対値を比較して、データの値の絶対値の小さい方のクロックを、データの値の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックと決定するようにしてもよい。
【００１３】
また、シンボル位置検出手段がデータ信号のシンボルの位置と決定するクロックは、ゼロクロス点に対して、所定クロック経過後のタイミングであってもよい。
【００１４】
また、シンボル位置検出手段は、シンボルの位置を検出したタイミングで、第３のクロック信号を出力するようにしてもよい。
【００１５】
また、ゼロクロス検出手段は、ゼロクロス点から、所定クロック分に相当する時間が経過した時間を遅延させることにより、第３のクロック信号を出力するようにしてもよい。
【００１６】
また、判定手段は、シンボル位置検出手段が出力した第３のクロック信号のタイミングに基づいて、データ信号のシンボルにおけるデータの値を判定するようにしてもよい。
【００１７】
また、出力用クロック信号作成手段は、ジッタを低減した第４のクロック信号を作成し、出力手段は、出力用クロック信号作成手段が作成した第４のクロック信号に基づいて、判定手段が判定したデータの値を外部に出力するようにしてもよい。
【００１８】
また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出するようにしてもよい。
【００１９】
また、ゼロクロス検出手段は、第１のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出するようにしてもよい。
【００２０】
また、データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であってもよい。
【００２１】
また、出力用クロック作成手段は、第３のクロック信号を基準にして第４のクロック信号を作成するようにしてもよい。
【００２２】
また、整数は、４の倍数であってもよい。
【００２３】
また、所定クロックは、４の倍数を４分の１倍した数のクロックであってもよい。
【００２４】
なお、本発明は、シンボル位置検出装置のみならず、当該シンボル位置検出装置において行われているシンボル検出方法に対しても向けられている。
【００２５】
本発明によれば、高周波クロック信号作成手段が発生する第２のクロック信号の周波数を細かくコントロールすることなく、シンボル位置を検出することが可能となる。さらに、上記第１の発明によれば、高周波クロック信号作成手段の一部に安価なＶＣＯを適用することができるので、当該シンボル位置検出装置を安価に作成することが可能となる。
【００２６】
また、データ信号は、第１のクロック信号の成分を確実に含んだ信号となるので、クロック成分抽出手段において、第１のクロック信号の成分を容易に抽出することが可能となる。
【００２７】
また、値がちょうど所定の基準レベルとなるデータのクロックが存在しない場合であっても、ゼロクロス点に該当するクロックを検出することが可能となる。
【００２８】
また、データ所定レベルに対する大小関係が入れ替わるタイミングの直前と直後とに存在するクロックのデータの値の絶対値を比較するという簡単な方法により、ゼロクロス点とみなされるクロックが求められるので、当該ゼロクロス検出手段にかかる負担を軽減することができると共に、当該ゼロクロス検出手段の構成を簡単なものにできる。
【００２９】
また、第１のクロック信号の４の倍数倍の周波数を持った第２のクロック信号でサンプリングを行っているので、シンボル点は、ゼロクロス点から４の倍数に４分の１を掛けたクロック分だけ時間が経過した点になる。これにより、シンボル点を簡単に特定することが可能となる。
【００３０】
また、シンボル位置を検出したタイミングで第３のクロック信号が出力されるので、シンボル位置検出装置や当該シンボル位置検出装置に接続された装置は、当該第３のクロック信号を利用することが可能となる。
【００３１】
また、第３のクロック信号を遅延処理によって作成しているので、再度信号を作成する場合に比べて、簡単に第３のクロック信号を作成することができる。
【００３２】
また、第３のクロック信号は、シンボル位置に合わせたクロック信号であるので、判定手段は、当該第３のクロックに基づいて、データの値を検出することが可能となる。
【００３３】
また、ジッタが低減された第４のクロック信号に基づいて、データの値が当該シンボル位置検出装置外へと出力されるので、当該シンボル位置検出装置に接続された機器は、エラーの少ないデータを取得することが可能となる。
【００３４】
また、高周波クロック信号作成ステップで発生する第２のクロック信号の周波数を細かくコントロールすることなく、シンボル位置を検出することが可能となる。さらに、上記第９の発明によれば、高周波クロック信号作成ステップで用いられる発信器の一部に安価なＶＣＯを適用することができるので、当該シンボル位置検出方法を安価に実現することが可能となる。
【００３５】
また、データ信号は、第１のクロック信号の成分を確実に含んだ信号となるので、クロック成分抽出手段において、第１のクロック信号の成分を容易に抽出することが可能となる。
【発明を実施するための最良の形態】
【００３６】
図１および２を参照して、本発明の一実施形態に係るシンボル位置検出装置を含んだデータ受信装置およびデータ伝送システムについて説明する。なお、図１は、本実施形態に係るデータ伝送システムのデータ送信装置の構成を示すブロック図である。また、図２は、本実施形態に係るデータ伝送システムのデータ受信装置の構成を示すブロック図である。
【００３７】
図１に示されるデータ送信装置１０は、Ｓ／Ｐ変換部１５、マッピング部２０、デジタルフィルタ２５、ＤＡＣ３０、ＬＰＦ（ローパスフィルタ）３５および差動ドライバ４０を備える。当該データ送信装置１０は、接続機器（例えば、オーディオ機器、ナビゲーション機器、あるいは情報端末機器）に接続されており、当該接続機器から出力されるデータに所定の処理を施して、電気信号として伝送路に出力する。データ受信装置１００は、差動レシーバ１０５、ＡＤＣ１１０、発振部１１５、逓倍ＰＬＬ１２０、クロック再生部１２５、デジタルフィルタ１３０、判定部１３５、Ｐ／Ｓ変換部１４０、ＦＩＦＯ１４５および受信側ＰＬＬ１５０を備える。当該データ受信装置１００は、接続機器（例えば、オーディオ機器、ナビゲーション機器、あるいは情報端末機器）に接続されており、データ送信装置１０が伝送路に出力した電気信号を受信して、当該電気信号から得られるデジタルデータを接続機器に出力する。また、伝送路にはツイストペア線や同軸ケーブルのような安価なケーブルが用いられ、データ送信装置とデータ受信装置とは、互いに電気通信を行う。
【００３８】
ここで、上記データ伝送システムで用いられる情報系の通信プロトコルについて説明する。当該データ伝送システムで用いられる情報系の通信プロトコルとしては、例えば、Ｍｅｄｉａ  Ｏｒｉｅｎｔｅｄ  Ｓｙｓｔｅｍｓ  Ｔｒａｎｓｐｏｒｔ（以下、ＭＯＳＴと記載する）がある。通信プロトコルがＭＯＳＴの場合には、図１のデータ送信装置および図２のデータ受信装置は、それぞれ国際公開番号ＷＯ−０２／３００７９号公報の第１図に示されるデータ伝送装置の送信部および受信部として用いることができる。そして、国際公開番号ＷＯ−０２／３００７９号公報の第２図に示されるように、複数台のデータ伝送装置がリング状に接続されてリング型ネットワークを構成する。ＭＯＳＴを通信プロトコルとして伝送されるデータは、フレームを基本単位として伝送され、各データ伝送装置１の間を次々にフレームが一方向に伝送される。以下、本実施形態に係るデータ伝送システムの通信プロトコルは、ＭＯＳＴであるとして説明を続ける。
【００３９】
それでは、以下に、本実施形態に係るデータ送信装置１０について詳しく説明する。当該データ送信装置１０は、典型的にはＬＳＩで構成され、入力されてくる２５ＭＨｚおよび１００ＭＨｚのクロックに基づいて、接続機器から出力されるデジタルデータを電気信号に変換して、伝送路を介して、データ受信装置１００に出力する。
【００４０】
Ｓ／Ｐ変換部１５は、多値化伝送を行うために、接続機器から出力されるシリアルのデジタルデータをパラレルに変換する。通信プロトコルがＭＯＳＴの場合、コントローラ２から５０Ｍｂｐｓのシリアルデータが出力されるので、Ｓ／Ｐ変換部１５は、シリアルで入力されたデータを２ビット毎のパラレルデータに変換する。マッピング部２０は、Ｓ／Ｐ変換部１５で変換された２ビット毎のパラレルデータを、上記１００ＭＨｚのクロックに基づいて８値のシンボルのいずれかにマッピングを行う。このマッピングは、データ受信装置１００でクロック再生を行うために、２ビット毎のパラレルデータを８値のシンボルのうち上位４シンボルと下位４シンボルとに交互に割り当てられる。また、送信および受信との間の直流成分の変動や差の影響を除外するために、前値との差分によってマッピングが行われる。
【００４１】
デジタルフィルタ２５は、送信する電気信号の帯域制限および符号間干渉を抑えるための波形整形フィルタである。例えば、デジタルフィルタ２５には、シンボルレート（２５ＭＨｚ）の４倍のサンプリング周波数（１００ＭＨｚ）動作し、ロールオフ率１００％をルート配分した特性を持ち、タップ数３３タップ、およびビット数１２ビットのＦＩＲフィルタが使用される。
【００４２】
ＤＡＣ３０は、デジタルフィルタ２５で帯域制限された信号をアナログ信号に変換する。ＬＰＦ３５は、ＤＡＣ３０の出力信号から信号帯域より高域の周波数を減衰させる。差動ドライバ４０は、ＬＰＦ３５から出力されるアナログ信号の強度を増幅して差動信号に変換して伝送路に送出する。差動ドライバ４０は、伝送路が有する２本１組の導線に対して、送出する電気信号を伝送路の一方側（プラス側）導線に送信し、当該電気信号と正負反対の信号を伝送路の他方側（マイナス側）に送信する。これによって、伝送路には、プラス側とマイナス側との電気信号が１つのペアとして伝送され、伝送路からの放射ノイズおよび外部から混入する同相ノイズの影響を軽減することができる。
【００４３】
ここで、マッピング部２０が行うマッピングについて図３〜５を参照しながら詳しく説明する。図３は、パラレルデータと、マッピングすべきシンボル値Ｂ（ｋ）と、当該マッピングすべきシンボル値Ｂ（ｋ）の直前のシンボル値Ｂ（ｋ−１）との関係を示した表である。図４および５は、マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
【００４４】
まず、マッピング部２０には、「００」や「０１」等といった２ビットのパラレルデータが入力される。ここで、マッピング部２０は、取得したデータを図３に示される表にしたがって、＋７、＋５、＋３、＋１、−１、−３、−５、−７の８値のいずれかにマッピングする。ここで、マッピングの方法について、具体例を挙げて説明する。
【００４５】
例えば、前のシンボル値Ｂ（ｋ−１）が−１であって、マッピング部２０に「００」のパラレルデータが入力してきた場合には、今回のシンボル値Ｂ（ｋ）は、＋７となる。一方、シンボル値Ｂ（ｋ−１）が＋５であって、マッピング部２０に「０１」のパラレルデータが入力してきた場合には、今回のシンボル値Ｂ（ｋ）は、−１となる。すなわち、本実施形態に係るマッピングは、前のシンボル値Ｂ（ｋ−１）と入力してきたパラレルデータとに基づいて、今回のシンボル値Ｂ（ｋ）求められる。このような方法によって、シンボル値Ｂ（ｋ）が正負交互にマッピングされる。そして、求められたシンボル値Ｂ（ｋ）は、デジタルフィルタ２５を介して、ＤＡＣ３０に入力される。
【００４６】
ＤＡＣ３０は、出力されてくるシンボル値Ｂ（ｋ）に基づいて、図４あるいは図５に示されるようなアナログ信号を作成する。ここで、図４および図５について詳しく説明する。
【００４７】
図４は、前のシンボル値Ｂ（ｋ−１）が＋７、＋５、＋３または＋１である場合において、「００」、「０１」、「１１」、「０１」の各パラレルデータが入力されたときのシンボル値Ｂ（ｋ）を示した図である。図４は、例えば、前のシンボル値Ｂ（ｋ−１）が＋７である場合において、「００」のシリアルデータが入力されてきた場合には、今回のシンボル値Ｂ（ｋ）が−１となるようなアナログ信号が作成されることを示している。
【００４８】
一方、図５は、前のシンボル値Ｂ（ｋ−１）が−７、−５、−３または−１である場合において、「００」、「０１」、「１１」、「０１」の各パラレルデータが入力されたときのシンボル値Ｂ（ｋ）を示した図である。図５は、例えば、前のシンボル値Ｂ（ｋ−１）が−７である場合において、「００」のシリアルデータが入力されてきた場合には、今回のシンボル値Ｂ（ｋ）が＋１となるようなアナログ信号が作成されることを示している。
【００４９】
以上のことを踏まえて、一例として、最初のシンボル値Ｂ（ｎ）が＋１で、「００」、「００」、「１１」、「０１」の順にパラレルデータが順番に入力された場合に作成されるアナログ信号を示す。図６は、上述した場合において、差動ドライバ４０から出力されるアナログ信号の様子を示した図である。
【００５０】
まず、最初のシンボル値Ｂ（ｎ）は、＋１であるので、＋１の位置にマッピングされる。次に、パラレルデータ「００」が入力されてくると、図４の一番右の波に基づいて、−７にマッピングされる。次に、パラレルデータ「００」が入力されてくると、図５の一番左の波に基づいて、＋１にマッピングされる。次に、パラレルデータ「１１」が入力されてくると、図４の一番右の波に基づいて、−３にマッピングされる。次に、パラレルデータ「０１」が入力されてくると、図５の右から２番目の波に基づいて、＋７にマッピングされる。以上のような処理によって、図６に示されるアナログ信号が作成される。なお、本実施形態でのアナログ信号の各シンボルの間隔は、４０ｎｓｅｃであり、当該アナログ信号には、１２．５ＭＨｚの周波数成分が固定的に含まれることになる。
【００５１】
次に、本実施形態に係るデータ受信装置１００について詳しく説明する。当該データ受信装置１００は、典型的にはＬＳＩで構成され、伝送路を介して送信されてくる信号からクロックを再生し、当該再生したクロックに基づいて、アナログ信号からデジタルデータを読み出し、接続機器へと出力する。
【００５２】
差動レシーバ１０５は、伝送路から入力する差動信号を電圧信号に変換してＡＤＣ１１０に出力する。上述したように、伝送路が有する２本１組の導線に対してプラス側とマイナス側との電気信号が１つのペアとして伝送されており、差動レシーバ１０５は、プラス側とマイナス側との差から信号を判断するため、外部から混入する同相ノイズの影響に対して効力を発揮する。そして、ＡＤＣ１１０は、後述する逓倍ＰＬＬ１２０が出力する４００ＭＨｚのクロックＢにしたがって、差動レシーバ１０５から出力される電圧信号をデジタル信号に変換する。
【００５３】
発振部１１５は、データ送信装置１０とは非同期の２５ＭＨｚの周波数をもつクロックＡを作成し、例えば水晶振動子や水晶発振器により実現される。逓倍ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）１２０は、ＶＣＯを含み、発振部１１５から出力されたクロックＡから１６倍の周波数をもった４００ＭＨｚのクロックＢを作成する。なお、クロックＢの周波数は、上述した１６倍に限られない。また、クロックＡの周波数も２５ＭＨｚに限られない。
【００５４】
クロック再生部１２５は、ＡＤＣ１１０から出力される伝送路から受信した信号に固定的に含まれる１２．５ＭＨｚのクロック成分を抽出・再生することによって、データ送信装置１０のクロック再生を行い、図７に示されるように、バンドパスフィルタ２００、ゼロクロス検出部２０５およびタイミング調節部２１０を備える。当該クロック再生部１２５で再生されたクロックは、各構成部のクロックとして用いられる。ここで、当該クロック再生部１２５の詳細について、図７を用いて説明する。
【００５５】
バンドパスフィルタ２００は、伝送路から受信した信号からクロック成分の周波数の信号を抽出する。なお、本実施形態に係るバンドパスフィルタ２００は、各シンボルの間隔が４０ｎｓｅｃであるので、１２．５Ｍｈｚの周波数の信号を抽出する。
【００５６】
ゼロクロス検出部２０５は、バンドパスフィルタ２００が抽出したクロック成分のゼロクロスした点を検出する。タイミング調節部２１０は、ゼロクロス検出部２０５が検出したゼロクロス点から所定のタイミングを遅らせて、クロックを出力する。なお、本実施形態に係るタイミング調節部２１０は、後述する判定部１３５が１２．５ＭＨｚの周波数の信号のシンボル点に含まれるデジタルデータ値を判定できるように、２５ＭＨｚの周波数のクロックＣを出力する。さらに、当該タイミング調節部２１０は、Ｐ／Ｓ変換部１４０およびＦＩＦＯ１４５が２５ＭＨｚのシリアルデータを処理することができるように、５０ＭＨｚの周波数のクロックＤを出力する。
【００５７】
それでは、以下に、当該ゼロクロス検出部２０５およびタイミング調節部２１０が行う動作について、図８を参照しながら詳しく説明する。
【００５８】
まず、バンドパスフィルタ２００は、逓倍ＰＬＬ１２０から図８の（１）に示される４００ＭＨｚのクロックＢを受けて動作しており、当該クロックＢにしたがって、１２．５ＭＨｚの周波数の信号のデジタルデータ値を抽出して、図８の（２）に示されるようなデジタルデータ値をゼロクロス検出部２０５に対して出力する。
【００５９】
ゼロクロス検出部２０５は、逓倍ＰＬＬ１２０から図８の（１）にしめされる４００ＭＨｚのクロックＢを受けて動作しており、当該クロックＢにしたがって、バンドパスフィルタ２００からの出力信号のゼロクロス点を検出する。ここで、図９を用いて、ゼロクロス検出方法について説明する。図９は、図８のゼロクロス点付近の拡大図である。
【００６０】
図９に示されるように、バンドパスフィルタ２００から出力される信号のデジタルデータ値は、必ずしもゼロの軸上に存在するとは限らない。そこで、このような場合には、ゼロクロス検出部２０５は、デジタルデータ値の符号を監視し、当該符号が逆転した時における当該デジタルデータ値の絶対値と、当該デジタルデータ値の１クロック前のデジタルデータ値の絶対値とを比較し、絶対値の小さい方のデジタルデータ値のクロックをゼロクロス点とみなす。
【００６１】
上記のようなゼロクロス検出方法により、ゼロクロス検出部２０５からは、図８の（３）に示されるような信号が出力される。
【００６２】
次に、タイミング調節部２１０は、ゼロクロス検出部２０５がゼロクロス点とみなしたクロックから８クロックのタイミングを遅延させて、シンボル点のタイミングを示す２５ＭＨｚのクロックＣを出力する（図８の（４））。さらに、当該タイミング調節部２１０は、ゼロクロス検出部２０５がゼロクロス点とみなしたクロックから８クロックおよび１６クロックのタイミングを遅延させて、５０ＭＨｚのクロックＤを出力する（図８の（５））。以上で、当該ゼロクロス検出部２０５およびタイミング調節部２１０が行う動作についての説明を終了する。
【００６３】
ここで、再び図２のデータ受信装置１００の説明に戻る。デジタルフィルタ１３０は、ＡＤＣ１１０から出力されるデジタル信号のノイズ除去を行う波形整形用のＦＩＲフィルタであり、例えば、シンボルレートの１６倍のＦＩＲフィルタが使用される。上述した送信側のデジタルフィルタ２５と合わせ、符号間干渉のないロールオフ特性が実現される。
【００６４】
ここで、デジタルフィルタ１３０の構成例について図１０を参照しながら説明する。図１０は、当該デジタルフィルタ１３０の構成の一例を示した図である。
【００６５】
当該デジタルフィルタ１３０は、シフトレジスタ３００と、タップ群３０５と、乗算器３１０1〜nと、加算器３１５とを備える。シフトレジスタ３００は、ｎ個のタップ３０３1〜nを含んでおり、１つのデジタルデータ値をＡＤＣ１１０から取得し、最も古いデジタルデータ値を一つ破棄する。また、タップ群３０５は、ｎ個のタップ３０７1〜nを含んでおり、タップ３０３1〜nからデジタルデータ値を取得する。ここで、クロックＣは、シンボル点の位置を示すクロックであるので、タップ群３０５は、シフトレジスタ３００からシンボル点を中心としたデジタルデータ値を取得することになる。デジタルフィルタ１３０は、例えば、ロールオフ率１００％をルート配分した特性を持ち、タップ数１１３、およびビット数１０ビットのＦＩＲフィルタである。なお、シフトレジスタ３００は、逓倍ＰＬＬ１２２０からの４００ＭＨｚの周波数のクロックＢに基づいて動作する。一方、タップ群３０５は、クロック再生部１２５からの２５ＭＨｚの周波数のクロックＣに基づいて動作する。これは、シフトレジスタ３００の処理動作に対して、タップ群３０５以下の構成部の処理動作の方が複雑である。そこで、タップ群３０５以下の処理時間を確保するために、タップ群３０５の動作クロックが、シフトレジスタ３００の１６分の１にされている。
【００６６】
なお、タップ３０３1に格納されたデジタルデータ値は、対応するタップ３０７1が取得する。また、タップ３０３2に格納されたデジタルデータ値は、対応するタップ３０７2が取得する。以後、タップ３０３3以降についても同様のことが言える。
【００６７】
乗算器３１０1〜nは、タップ３０７1〜nから出力されるデジタルデータ値に予め定められた所定の値を乗算する。なお、当該予め定められた所定の値は、例えば、シンボルレートの１６倍のサンプリング周波数で、ロールオフ率１００％をルート配分した特性を実現する値である。最後に、加算器３１５は、乗算器３１０1〜nから出力されるデジタルデータ値を加算する。これにより、加算器３１５からは、シンボル点におけるデジタルデータ値が２５ＭＨｚの周波数にしたがって出力される。以上でデジタルフィルタ１３０の詳細な説明を終了する。
【００６８】
判定部１３５は、デジタルフィルタ１３０から出力されるデジタルデータ値に基づいて、データ送信装置１０が送信したデータを判定する。より具体的には、当該判定部１３５は、出力されてくる各シンボルにおけるデジタルデータ値と、当該各シンボルにおけるデジタルデータ値の１シンボル前のシンボルにおけるデジタルデータ値との差分値を求め、当該差分値に基づいて、データ送信装置１０が送信しているパラレルデータを取得する。それでは、図１１および図１２を用いて、当該判定部１３５が行う判定処理について詳しく説明する。図１１は、判定部１３５が、デジタルデータ値の判定を行うときに用いる判定レベルを示した図である。図１２は、判定部１３５が判定した判定レベルをデータ送信装置１０が送信したデータに変換するためのテーブルである。
【００６９】
まず、判定部１３５は、デジタルフィルタ１３０から１シンボル分のデジタルデータ値を取得する。次に、判定部１３５は、取得したデジタルデータ値の１シンボル前のデジタルデータ値を確認する。そして、当該判定部１３５は、取得したデジタルデータ値から１シンボル前のデジタルデータ値を引き算する。なお、本実施形態では、各デジタルデータ値は、＋７、＋５、＋３、＋１、−１、−３、−５または−７のいずれかの値を取るので、判定部１３５が引き算によって求めた値（以下、信号レベルと称す）は、＋１４、＋１２、＋８、＋６、＋４、＋２、−２、−４、−６、−８、−１０、−１２または−１４のいずれかの値を取る。
【００７０】
ここで、判定部１３５には、図１１に示されるように、信号レベルの判定レベルが設定されている。各判定レベルは、一定の幅を有しており、いずれのレベルの幅に属するかで、信号レベルが判定される。当該判定部１３５は、引き算によって求めた信号レベルを当該図１１に示される判定レベルを用いて決定する。そして、判定部１３５は、図１２に示されるテーブルに基づいて、決定した信号レベルをデータ送信装置１０が送信したパラレルデータに変換する。なお、図１２に示されるテーブルは、図３に示されるＢ（ｋ）からＢ（ｋ−１）を引き算した値と、パラレルデータとの関係を示した表である。
【００７１】
Ｐ／Ｓ変換部１４０は、判定部１３５で判定されたパラレルデータをシリアルのデジタルデータに変換して、ＦＩＦＯ１４５に出力する。
【００７２】
受信側ＰＬＬ１５０は、２５ＭＨｚのクロックＣに基づいて、ジッタの少ない５０ＭＨｚのクロックＥを作成して、ＦＩＦＯ１４５に出力する。
【００７３】
ＦＩＦＯ１４５は、クロックＤに基づいて、Ｐ／Ｓ変換部１４０からシリアルデータが書きこまれ、受信側ＰＬＬ１５０からのジッタの少ないクロックＥに基づいてシリアルデータを接続機器へと出力する。これは、データ受信装置１００がデータ送信装置１０とは非同期のクロックで動作し、図９に示されるように、ゼロクロス点のクロックにゼロに最も近いクロックが選ばれるという本実施形態に係るデータ受信装置１００の性質上、シンボル間のクロック数が常に１６にならずに、±１個程度のジッタが時折発生し得るから行われる処理である。すなわち、受信側ＰＬＬ１５０が、ＦＩＦＯ１４５への書き込み用のクロック周波数と同じ周波数でジッタの少ないクロック読み出しを行うことで、ジッタの少ないシリアルデータを接続機器に出力することになる。
【００７４】
以上のように構成されたデータ伝送システムについて、以下に動作を説明する。なお、本実施形態で示す各処理は、コンピュータを用いてソフトウェア的に実現するか、あるいはそれら各処理を行う専用のハードウェア回路を用いて実現することができる。
【００７５】
それでは、本実施形態に係るデータ伝送システムが行う動作について図面を参照しながら説明する。図１３は、データ受信装置１００のクロック再生部１２５が行う動作を示したフローチャートである。なお、以下、データ送信装置１０からは、図６に示されるような電気信号が送信されてくるものとし、当該データ送信装置１０が行う動作については省略する。
【００７６】
まず、差動レシーバ１０５は、データ送信装置１０から伝送路を介して送信されてきた図６に示されるような電気信号を受信する。一方、発振部１１５は、データ送信装置１０とは非同期の２５ＭＨｚの周波数のクロックＡを作成し、逓倍ＰＬＬ１２０に出力している。逓倍ＰＬＬ１２０は、取得したクロックＡを４００ＭＨｚのクロック信号Ｂにして、ＡＤＣ１１０、デジタルフィルタ１３０およびクロック再生部１２５に出力する。
【００７７】
ＡＤＣ１１０は、逓倍ＰＬＬ１２０から出力されてくるクロックＢにしたがって、差動レシーバ１０５から出力されてくる信号をデジタル信号に変換し、デジタルフィルタ１３０およびクロック再生部１２５に対して出力する。
【００７８】
ＡＤＣ１１０からクロック再生部１２５に対して出力されたデジタル信号は、複数の周波数を含んでいる。そこで、バンドパスフィルタ２００は、受信信号に含まれる１２．５ＭＨｚの周波数の信号を抽出する（ステップＳ１００）。なお、当該バンドパスフィルタ２００は、上記１２．５ＭＨｚの周波数の信号を抽出する際に、逓倍ＰＬＬ１２０から出力されてくるクロックＢに基づいて、抽出処理を行う。これにより、当該バンドパスフィルタ２００からは、図８の（２）に示されるようなデータ値を含んだ信号が出力される。
【００７９】
次に、ゼロクロス検出部２０５は、出力されてきた信号の各データ値を参照して、ゼロクロス点を検出する。それでは、当該ゼロクロス検出部２０５が行う動作について図面を参照しながら説明する。図１４は、このときに当該ゼロクロス検出部２０５が行う動作を示したフローチャートである。
【００８０】
まず、ゼロクロス検出部２０５は、バンドパスフィルタ２００から出力されてくるデジタルデータ値を取得する（ステップＳ２００）。
【００８１】
次に、ゼロクロス検出部２０５は、取得したデジタルデータ値が正であるか負であるかを認識する（ステップＳ２１０）。デジタルデータ値の正負を認識したゼロクロス検出部２０５は、取得したデジタルデータ値の前のクロックで取得したデジタルデータ値からみて、当該取得したデジタルデータ値の正負が入れ替わったか否かを判定する（ステップＳ２１０）。正負が入れ替わった場合には、本処理はステップＳ２１０に進む。一方、正負が入れ替わっていない場合には、本処理は終了する。この場合、当該ゼロクロス検出部２０５は、次のデジタルデータ値を取得し、同様の処理を行う。
【００８２】
正負が入れ替わった場合、ゼロクロス検出部２０５は、当該前のクロックで取得したデジタルデータ値の絶対値と、当該今回のクロックで取得したデータ値の絶対値とを計算する（ステップＳ２１５）。そして、当該ゼロクロス検出部２０５は、前のクロックで取得したデジタルデータ値の絶対値が、当該今回のクロックで取得したデジタルデータ値の絶対値よりも大きいか否かを判定する（ステップＳ２２０）。前のクロックで取得したデジタルデータ値の絶対値が大きい場合には、本処理はステップＳ２２５に進む。一方、前のクロックで取得したデジタルデータ値の絶対値が大きくない場合には、本処理はステップＳ２３０に進む。
【００８３】
前のクロックで取得したデジタルデータ値の絶対値が大きい場合には、ゼロクロス検出部２０５は、今回のクロックで取得したデジタルデータ値の方がゼロクロス点に近いと判断し、当該今回のクロックで取得したデジタルデータ値のタイミングをゼロクロス点とみなす（ステップＳ２２５）。この後、本処理は終了し、当該ゼロクロス点は、次のデジタルデータ値を取得して上記処理と同様の処理を行う。
【００８４】
前のクロックで取得したデジタルデータ値の絶対値が大きくない場合には、ゼロクロス検出部２０５は、前のクロックで取得したデジタルデータ値の方がゼロクロス点に近いと判断し、当該前のクロックで取得したデジタルデータ値のタイミングをゼロクロス点とみなす（ステップＳ２３０）。この後、本処理は終了し、当該ゼロクロス点は、次のデジタルデータ値を取得して上記処理と同様の処理を行う。以上で、ゼロクロス検出部２０５が行う動作の説明を終了する。
【００８５】
上記ゼロクロス検出部２０５の動作により、当該ゼロクロス検出部２０５からは、図８の（３）に示されるような２５ＭＨｚのクロックが出力される。応じて、タイミング調節部２１０は、ゼロクロス検出部２０５から出力されるクロックを取得する。
【００８６】
タイミング調節部２１０は、取得したクロックから８クロック分の時間だけ遅延させて、図８の（４）に示される２５ＭＨｚのクロックＣを、デジタルフィルタ１３０、判定部１３５および受信側ＰＬＬ１５０に対して出力する。さらに、当該タイミング調節部２１０は、取得したクロックから８クロック分の時間だけ遅延させたクロックと、１６クロック分の時間だけ遅延させたクロックとを合成して、図８の（５）に示される５０ＭＨｚのクロックＤを作成して、Ｐ／Ｓ変換部１４０およびＦＩＦＯ１４５に対して出力する。
【００８７】
次に、受信側ＰＬＬ１５０は、クロック再生部１２５から出力される２５ＭＨｚのクロックＣに基づいて、ジッタを含まない５０ＭＨｚのクロックＤを作成してＦＩＦＯ１４５に出力する。
【００８８】
一方、デジタルフィルタ１３０は、ＡＤＣ１１０から４００ＭＨｚのクロックＢにしたがって出力されてくるデジタルデータ値の内、シンボル点に該当するデジタルデータ値のみを、クロック再生部１２５から出力される２５ＭＨｚのクロックＣにしたがってサンプリングして、判定部１３５に対して出力する。
【００８９】
判定部１３５は、デジタルフィルタ１３０から出力されてくるシンボル点のデジタルデータ値に基づいて、判定処理を行い、２ビットのパラレルデータとして、Ｐ／Ｓ変換部１４０に出力する。
【００９０】
Ｐ／Ｓ変換部１４０は、クロック再生部１２５から出力されてくる５０ＭＨｚのクロックＤにしたがって、取得したパラレルデータをシリアルのデジタルデータに変換して、ＦＩＦＯ１４５に出力する。
【００９１】
次に、ＦＩＦＯ１４５は、クロック再生部１２５から出力されてくる５０ＭＨｚのクロックＤにしたがって、Ｐ／Ｓ変換部１４０から出力されるシリアルのデジタルデータを記憶していく。そして、ＦＩＦＯ１４５は、受信側ＰＬＬ１５０から出力される５０ＭＨｚのクロックＥに基づいて、接続機器に対して、シリアルのデジタルデータを出力していく。これにより、データ受信装置１００に接続された接続機器は、データ送信装置１０の接続機器から出力されたデジタルデータを取得することができる。
【００９２】
以上のように、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００によれば、発振部１１５が発振する信号の周波数を細かくコントロールする必要がないので、容易にデータ送信装置１０とクロック同期をとることができると共に、逓倍ＰＬＬ１２０に安価なＶＣＯを適用することができるので、当該シンボル位置検出装置およびデータ受信装置１００を安価に作成することが可能となる。
【００９３】
また、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００によれば、受信側ＰＬＬ１５０が作成したジッタのないクロックに基づいて、ＦＩＦＯ１４５から接続機器に対してデータが出力される。その結果、接続機器は、エラーの少ないデータを取得することが可能となる。
【００９４】
なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００では、通信プロトコルとしてＭＯＳＴが適用されているとしたが、当該通信プロトコルはＭＯＳＴに限られない。
【００９５】
なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置１００では、デジタルフィルタ１３０として図１０に示されるようなデジタルフィルタが適用されているが、当該デジタルフィルタ１３０はこれに限られない。より具体的には、図１５に示されるようなデジタルフィルタ１３１であってもよい。それでは、以下に、図１５に示されるデジタルフィルタ１３１について説明する。
【００９６】
当該デジタルフィルタ１３１は、シフトレジスタ３００、加算器３０４1〜n/2、タップ群３０６、乗算器３１１1〜n/2および加算器３１５を備える。また、シフトレジスタ３００は、図１０のシフトレジスタ３００と同様にｎ個のタップ３０３1〜nを含む。また、タップ群３０６は、図１０のタップ群３０５と異なり、ｎ／２個のタップ３０８1〜n/2を含む。
【００９７】
ここで、図１５に示されるデジタルフィルタ１３１が上記のような構成をとる理由について説明する。図１０に示されるデジタルフィルタ１３１の乗算器３１０1〜nで掛け算される値は、３１０n/2を中心に対称な値となっている。
【００９８】
そこで、図１５に示されるデジタルフィルタ１３１では、同じ値を掛け算するデータのタップ３０３をそれぞれ組にして、まず、加算器３０４で足し合わせる。そして、加算器３０４は、足し合わせたデータをタップ群３０６に出力する。
【００９９】
その後、乗算器３１１1〜n/2は、タップ群３０６から出力されてくるデータに、図１０の乗算器３１０1〜n/2が掛け算する値と同じ値を掛け算する。次に、加算器３１５は、乗算器３１０1〜n/2から出力されるデータを足し算する。これにより、当該図１５のデジタルフィルタ１３１は、図１０のデジタルフィルタ１３０と同様の出力結果を得ることができる。
【０１００】
当該図１５に示されるデジタルフィルタ１３１によれば、タップ群３０６のタップ数および乗算器３１０を図１０のデジタルフィルタ１３０の半分にすることができる。
【０１０１】
なお、本実施形態に係るデータ受信装置１００において、図１６に示されるような構成を取ることも可能である。図１６に示されるデータ受信装置１０１は、図２に示されるデータ受信装置１００のデジタルフィルタ１３０と判定部１３５の間にゲイン調節部５００が設けられているものである。当該ゲイン調節部５００は、乗算器により実現され、温度等の変化による振幅変化分を検出し、振幅を理想の振幅値に補正する役割を果たす。
【０１０２】
なお、本実施形態で使用されているクロックの周波数および受信信号に固定的に含まれる信号の周波数は、一例であり、使用されるクロックの周波数および受信信号に固定的に含まれる信号の周波数はこれに限られない。
【産業上の利用可能性】
【０１０３】
本発明にかかるシンボル位置検出装置は、容易にデータ送信装置とクロック同期を取ることができると共に、安価に製造可能である効果を有し、所定の周波数を持った第１のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出するシンボル位置検出装置等として有用である。
【図面の簡単な説明】
【０１０４】
【図１】本発明の一実施形態に係るデータ送信装置１０の構成を示したブロック図である。
【図２】本発明の一実施形態に係るデータ受信装置１００の構成を示したブロック図である。
【図３】パラレルデータと、マッピングすべきシンボル値Ｂ（ｋ）と、当該マッピングすべきシンボル値Ｂ（ｋ）の直前のシンボル値Ｂ（ｋ−１）との関係を示した表である。
【図４】マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
【図５】マッピング部２０でマッピングされたデジタルデータがＤＡＣ３０でアナログ信号に変換された波形を示した図である。
【図６】ＤＡＣ３０から出力されるアナログ信号の一例を示した図である。
【図７】本発明の一実施形態に係るクロック再生部１２５の詳細な構成を示したブロック図である。
【図８】データ受信装置１００の各構成部から出力される信号の様子を示した図である。
【図９】ゼロクロス点およびシンボル点が検出される様子を示した図である。
【図１０】本発明の一実施形態に係るデジタルフィルタ１３０の構成の一例を示したブロック図である。
【図１１】本発明の一実施形態に係る判定部１３５が信号レベルの判定時に用いる、判定レベルの一例を示した図である。
【図１２】判定部１３５が判定した判定レベルをデータ送信装置１０が送信したデータに変換するためのテーブルである。
【図１３】データ受信装置１００のクロック再生部１２５が行う動作を示したフローチャートである。
【図１４】ゼロクロス検出部２０５が行う動作を示したフローチャートである。
【図１５】本発明の一実施形態に係るデジタルフィルタ１３０の構成のその他の一例を示したブロック図である。
【図１６】本発明の一実施形態に係るデータ受信装置１００の構成のその他の一例を示したブロック図である。
【図１７】従来のデータ受信装置の構成を示したブロック図である。
【符号の説明】
【０１０５】
１０ データ送信装置
１５ Ｓ／Ｐ変換部
２０ マッピング部
２５ デジタルフィルタ
３０ ＤＡＣ
３５ ＬＰＦ
４０ 差動ドライバ
１００ データ受信装置
１０５ 差動レシーバ
１１０ ＡＤＣ
１１５ 発振部
１２０ 逓倍ＰＬＬ
１２５ クロック再生部
１３０ デジタルフィルタ
１３５ 判定部
１４０ Ｐ／Ｓ変換部
１４５ ＦＩＦＯ
１５０ 受信側ＰＬＬ
２００ バンドパスフィルタ
２０５ ゼロクロス検出部
２１０ タイミング調節部
３００ シフトレジスタ
３０３ タップ
３０４ 加算器
３０５ タップ群
３０７ タップ
３０８ タップ
３１０ 乗算器
３１１ 乗算器
３１５ 加算器
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004062223.tif 000020
【図２】
2004062223.tif 000021
【図３】
2004062223.tif 000022
【図４】
2004062223.tif 000023
【図５】
2004062223.tif 000024
【図６】
2004062223.tif 000025
【図７】
2004062223.tif 000026
【図８】
2004062223.tif 000027
【図９】
2004062223.tif 000028
【図１０】
2004062223.tif 000029
【図１１】
2004062223.tif 000030
【図１２】
2004062223.tif 000031
【図１３】
2004062223.tif 000032
【図１４】
2004062223.tif 000033
【図１５】
2004062223.tif 000034
【図１６】
2004062223.tif 000035
【図１７】
2004062223.tif 000036
【国際調査報告】
2004062223.tif 000037
2004062223.tif 000038
2004062223.tif 000039
2004062223.tif 000040