(57)【特許請求の範囲】
【請求項１】
集積回路、特に無線周波数応用のための集積回路の製作において、前記回路に含まれる半導体装置の隔離のための浅い及び深いトレンチを形成する方法は、
半導体基板（１０）を準備し、
前記基板上に形成された第１のマスク（１６）を使用して少なくとも１つの浅いトレンチ（１８）を形成し、前記浅いトレンチは前記基板の中に延び、
少なくとも１つの浅いトレンチを形成するステップに続いて得られる構造上に所定の厚さ（２ｘ）の誘電体層（２０）を等方的に形成し、
前記誘電体層上に形成された一方の開口の縁（３０）が前記構造上の前記誘電体層上に位置し、他方の開口の縁が前記浅いトレンチの底部（１８ａ）の上の前記誘電体層上に位置する第２のマスク（２２）を使用して、少なくとも１つの開口（３３）を形成し、かつ前記第２のマスクの一方の縁（３０）を、前記浅いトレンチの縁（２６）から前記誘電体層の前記所定の厚さ（２ｘ）の半分（ｘ）だけ前記浅いトレンチの中心側の位置に、前記所定の厚さ（２ｘ）の半分（ｘ）の最大ミスアラインメント（＋／−ｘ）で整列させ、前記開口は前記浅いトレンチ内でその底部（１８ａ）へ延び、これにより前記所定の厚さ（２ｘ）に等しい幅のスペーサ（３２）が前記浅いトレンチ内でかつその前記一方の縁に沿って形成され、
前記誘電体層をハードマスクとして使用して前記開口内に深いトレンチ（３４）を形成し、前記深いトレンチは前記基板の中へ更に延びかつ前記浅いトレンチと自己整合することを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項２】
請求項１に記載の方法であって、当該誘電体層（２０）の当該所定の厚さ（２ｘ）、従って前記スペーサの縁（２８）、従って前記深いトレンチ（３４）の縁と、前記浅いトレンチ（１８）の縁（２６）との距離を前記回路に含まれる半導体装置に依存して選択するステップを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項３】
請求項１又は２に記載の方法であって、当該誘電体層（２０）は、等方的堆積、好ましくは化学蒸着により形成されるステップを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項４】
請求項１から３のいずれか記載の方法であって、少なくとも１つの浅いトレンチ（１８）の形成に先立って前記基板上に、酸化物層（１２）、特に熱酸化物層を形成するステップを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項５】
請求項４に記載の方法であって、少なくとも１つの浅いトレンチ（１８）の形成に先立って前記基板上の酸化物層（１２）上に、誘電体層（１４）、特に窒化シリコン層を形成するステップを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項６】
請求項１から５のいずれかに記載の方法であって、深いトレンチ（３４）を形成するステップに続いて得られる構造上に、浅い及び深いトレンチ（１８、３４）のそれぞれの鋭い縁における角の丸み付けを同時に達成するため酸化物ライナー（３６）、特に熱酸化物ライナーを形成するステップを、前記深いトレンチ（３４）を形成するステップに続いて行うことを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項７】
請求項１から６のいずれかに記載の方法であって、浅い及び深いトレンチ（１８、３４）内に、隔離層（３８）、特にＴＥＯＳ層を付着させ、前記トレンチに半導体（４０）または絶縁材料を充填しかつ前記半導体材料を浅いトレンチ（１８）から除去するステップを、前記深いトレンチ（３４）を形成するステップ、あるいは前記酸化物ライナー（３６）を形成するステップに続いて行うことを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項８】
請求項７に記載の方法であって、請求項７に記載の工程に続いて、浅いトレンチ（１８）内に、ＣＶＤ又はＨＤＰ酸化物から成る隔離層（４２）を付着させ、前記隔離層の上部表面を平坦化するステップを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項９】
請求項７に記載の方法であって、前記半導体材料を浅いトレンチ（１８）から除去するステップが、化学機械研磨により半導体材料を平坦化するステップにより前記半導体材料を除去し、浅いトレンチから半導体材料をエッチングバックすることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１０】
請求項１から９のいずれかに記載の方法であって、半導体基板は（１０）はシリコンであることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１１】
請求項１から１０のいずれかに記載の方法であって、浅いトレンチ（１８）は非等方性反応イオンエッチングにより形成されることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１２】
請求項１１に記載の方法であって、浅いトレンチ（１８）は、少なくとも１つの浅いトレンチを形成するステップに続いて形成される誘電体層の厚さ（２ｘ）を超える深さ（Ｈ）にエッチングされることを特徴とする浅い及び深いトレンチを形成する方法。
【請求項１３】
請求項１から１２のいずれかに記載の方法であって、浅いトレンチ（１８）は、シリコン基板表面（１０ａ）から０．２−０．７μｍの深さに形成されることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１４】
請求項１から１３のいずれかに記載の方法であって、少なくとも１つの浅いトレンチを形成するステップに続いて形成される誘電体層（２０）は、１０００−４０００Åの所定の厚さ（２ｘ）の酸化物層であることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１５】
請求項１から１４のいずれかに記載の方法であって、少なくとも１つの浅いトレンチを形成するステップに続いて形成される前記誘電体層（２０）内の少なくとも１つの開口（３３）は反応イオンエッチングにより形成されることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【請求項１６】
請求項１から１５のいずれかに記載の方法であって、深いトレンチ（３４）は、エッチングにより少なくとも２―３ミクロンの深さに形成されることを特徴とする半導体装置の隔離のための浅い及び深いトレンチを形成する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に隔離構造の使用による集積回路における半導体装置の隔離に関し、従ってパッキング密度及び隔離の増加を可能にする。
【０００２】
より具体的には、この発明は浅い隔離領域と深いトレンチ隔離領域とから成る半導体構造の製作のための方法、半導体構造それ自身、及びこの様な半導体構造から成る集積回路に関する。
【０００３】
【関連技術の説明】
全部の陳腐でない集積されたエレクトロニクスは、特定の電気的接続経路を通り接続している隔離された装置を含む。この装置隔離方式は、集積回路を製作する時重要な部分の１つである。多くの異なる方式が数年の間に開発された。最小隔離間隔、表面平坦性、欠陥密度、工程複雑性及び電気的特性、即ち直流及び高周波特性の様な要因が、特定の応用及び工程技術のための一つの方式の選択に影響する。メサ隔離、接合隔離及びＬＯＣＯＳ（シリコンの局部的酸化）隔離は使用されている普通の技術であり、例えば、Ｓ．ウルフの「ＶＬＳＩ  ＥＲＡのためのシリコン処理、第２巻−処理統合」ラチス  プレス、サンセット  ビーチ，１９９０、における第２章を参照。
【０００４】
近代の、高複雑性集積回路（ＵＬＳＩ，ウルトラ大規模集積）における特徴サイズが減少するのにつれて、パッキング密度、漏洩電流及び装置間ラッチアップの様な古い隔離技術に関連する欠点の減少に対する要求がある。浅い及び深いトレンチ隔離が、そこで極めて人気のあるものになった。エッチング及び再充填工程（refilling process）についての要求は進むが、これらは回路素子と、例えばＤＲＡＭメモリ技術における記憶コンデンサとの間の隔離のため必要な減少した領域における巨大な進歩を提供する。
【０００５】
これらトレンチは、ドライエッチングによりシリコンを除去し、そしてこれらを適切な誘電体又は導電性材料で充填することにより形成される。浅いトレンチ隔離（ＳＴＩ）、これはＬＯＣＯＳ隔離を置換するため使用され、これは通常、１ミクロンの１０分の２、３ミクロンの深さを持ち、装置素子間の隔離のために使用される。浅いトレンチ隔離は、例えば、「浅いトレンチ隔離のための選択と挑戦」、半導体インターナショナル、１９９９年４月、Ｐ．６９に詳しく記載されている。深いトレンチは、通常２−３ミクロンより大きい深さを持ち、主としてＣＭＯＳ／ＢｉＣＭＯＳ技術において異なる装置及び装置群（ウエル）を隔離するため、垂直コンデンサを形成するため、及び基板への高度導電性接点を形成するため使用され、Ｃ．Ｎ．チアング（Chang）及びＳ．Ｍ．ズィー（Sze）（Eds）の「ＵＬＳＩ技術」、マグロウヒル、ニューヨーク、１９９６年、ＰＰ．３５５−３５７及びＷＯ９７／３５３４４（発明者、ジャルスタド（Jarstad）及びノルストロム（Norstrom））を見よ。トレンチは、酸化物、ポリシリコン又は他の材料で充填され、そして表面はドライエッチングにより化学機械研磨（ＣＭＰ）により何れかで平坦化される。
【０００６】
バスクエズ（Vasquez）及びゾーベル（Zoebel）に付与された米国特許４，９９４，４０６には、集積回路上に浅い及び自己整合の深いトレンチを形成する方法が記載される。深いトレンチは装置領域の縁に自己整合されるが、この構造はＬＯＣＯＳを使用する装置隔離を形成するため窒化ポリシリコンスタックを使用し、大きな横方向侵食、高温度バジェット（budget）、及び結果として非平坦表面を持っている。
【０００７】
バシヤに付与された米国特許５，６９１，２３２は、２つの形成を組み合わせることにより浅い及び深いトレンチ隔離を形成する方法が開示され、最初に第１のマスクを使用して浅いトレンチが形成され、次に第２のマスクを使用して深いトレンチが形成される。全体の構造は、酸化物で充填されそして平坦化される。
【０００８】
深いトレンチのためのマスクは浅いトレンチのためのマスクに対して整列しなければならないので、構造が縮小拡大（scaled）される時は、より少ないパッキング密度が達成され及び／又は漏洩電流問題が発生するであろう。又、狭い深いトレンチの充填は通常、この記載に含まれないポリシリコン及びバックエッチングの使用を必要とする。
【０００９】
アクラム（Akram）に付与された米国特許５，８９５，２５３には、浅いトレンチ内に深いトレンチを形成する方法及びそれをどのようにして絶縁物で充填するかが記載されている。深いトレンチは浅いトレンチ内で自己整合される。これはただ１つのマスクステップのみで行なわれる。トレンチが形成された後、それは普通の方法で充填される。この特許は、自己整合される深いトレンチをどの様にして浅いトレンチ内に位置させるかを教えているが、この方法は１つのマスクステップのみを使用しており、又浅いトレンチを如何なる深いトレンチなしで使用することは可能ではないであろう。深いトレンチの幅は、浅いトレンチ開口及びスペーサ幅により整えられる。もし種々の浅いトレンチ開口が使用されると、深いトレンチのエッチング及び充填は困難になり又は不可能にさえなるであろう。
【００１０】
【発明の要約】
従って、本発明の目的は、集積回路、特に無線周波数応用のための集積回路の製作において、前記回路に含まれる半導体装置の隔離のための浅い及び深いトレンチを形成する方法を提供し、他方先行技術に関連する問題の少なくとも幾つかを克服することである。
【００１１】
この発明のその上の目的は、深いトレンチを浅いトレンチの内側に置くことを可能にし、浅いトレンチの縁から深いトレンチまでの調節可能な距離をもち、それでいて如何なる深いトレンチが内側になくても浅いトレンチ領域の形成を可能にする製作方法を提供することである。
【００１２】
この発明の更にその上の目的は、増大したパッキング密度を可能にする強化されたスケール可能性（scalability）特性をもつような方法を提供することである。
【００１３】
この発明の更にその上の目的は、増加した集積融通性を持ち、かつこれは幾つかの技術と両立するような方法を提供することである。
【００１４】
とりわけこれらの目的は、この発明の１つの局面により、次のステップから成る方法により達成され、
−  半導体基板を準備し、
−  前記基板の上に随意に第１の誘電体層を形成し、
−  前記第１の誘電体層内に又は前記基板内に、前記第１の誘電体層上に形成された第１のマスクを使用して少なくとも１つの浅いトレンチを形成し、前記浅いトレンチは前記基板の中に延び、
−  当該少なくとも１つの浅いトレンチを形成するステップに続いて得られた構造上に、所定の厚さ、２ｘ、の第２の誘電体層を形成し、
−  前記第２の誘電体層上に形成された第２のマスクを使用し、かつ前記第２のマスクの縁を前記浅いトレンチの縁と当該所定の厚さの半分の最大ミスアラインメント、即ち＋／−ｘ、で整列させて、前記第２の誘電体層内に少なくとも１つの開口を形成し、前記開口は当該浅いトレンチ内でその底部へ延び、これにより当該所定の厚さ、２ｘ、に等しい厚さのスペーサが前記浅いトレンチ内にその前記縁に沿って形成され、また
−  前記第２の誘電体層をハードマスクとして使用して前記開口内に深いトレンチを形成し、前記深いトレンチは更に前記基板の中ヘ延びかつ前記浅いトレンチと自己整合する。
【００１５】
更に、上の前記製作方法の結果として得られる半導体構造を提供することが本発明の目的である。
【００１６】
本発明の第２の局面によれば、半導体基板と、前記基板の中ヘ垂直に延びる少なくとも１つの浅いトレンチと、前記浅いトレンチ内の横方向の深いトレンチとから成る半導体構造が提供され、前記深いトレンチは垂直に前記基板の中ヘさらに延び、そこに前記深いトレンチは前記浅いトレンチと、当該浅いトレンチの縁と当該深いトレンチの縁との間の制御された横方向距離をもって自己整合し、又当該浅い及び深いトレンチの横方向延長はそれぞれ独立して選択される。
【００１７】
本発明の利点は、深い及び浅いトレンチの縁の間の距離は固定されかつ付着される第２の誘電体層の厚さにより決定され、従って容易に制御可能であることである。
【００１８】
この発明の別の利点は、深い及び浅いトレンチの縁の間の距離は、集積回路の増加したパッキング密度を得るために最小にされ、それでいて深いトレンチから発生した応力が能動領域と干渉するため進行するのを防止するためこれらの間に段差を提供することである。
【００１９】
本発明のその上の利点及び特徴は、以下の実施例の詳細な説明において開示されるであろう。
【００２０】
【実施例の詳細な説明】
以下の記載において、説明の目的のためにそして限定の目的ではなく、本発明の完全な理解を提供するため、特別のハードウエア、応用、技術等の様な特定の詳細が述べられている。しかし、当業者にとっては、本発明はこれらの特定の詳細から逸脱する他の実施例においても実施出来ることは明白であろう。他の例において、周知の方法、プロトコル、装置、及び回路は、本発明の記載を不必要な詳細によりあいまいにしないように削除した。
【００２１】
図１−１１を参照すると、浅い及び深いトレンチの形成、これらトレンチの充填及び平坦化を含むプロセスシーケンスの発明性ある実施例が詳細に記載される。
【００２２】
隔離の形成に先立って、サブコレクタ、ウエル又は如何なる装置領域も出発材料内に形成されているかも知れない。しかし、本発明のプロセスが開始されるべき段階において、シリコン基板の表面は清浄であり、シリコンの上部の如何なる層も除去されている。
【００２３】
図１を参照すると、浅いトレンチのためのハードマスクの形成が記載される。浅いトレンチのためのこのマスク層は、典型的に１００Å厚さの熱二酸化シリコンの層１２を形成するためシリコン表面１０を酸化することにより形成される。次に、約２０００Å厚さの窒化シリコン層１４が化学蒸着（ＣＶＤ）により付着される。厚さ及び／又はマスク材料の他の組み合わせが可能である。
【００２４】
図２を参照し、浅いトレンチの形成を考える。ホトレジスト１６が窒化物層１４上に付けられ、いわゆるモートマスクと呼ばれる第１のマスクを使用して露光され、これは浅いトレンチがエッチングされるべき開口を残す。好ましくは非等方性であるエッチングが反応イオンエッチング（ＲＩＥ）により、窒化物／酸化物層１２，１４を通してシリコン基板１０の中へ遂行され垂直の浅いトレンチ１８を形成する。トレンチの好ましい深さは、シリコン表面１０ａから０．２−０．７μｍ、又はこれより大きく典型的には０．３−０．６μｍである。このホトレジスト１６は浅いトレンチ１６のエッチングに続いて除去される。
【００２５】
図３及び４を参照して深いトレンチのためのハードマスクの形成を考える。
厚さ２ｘの酸化シリコン層２０が、好ましくは整合して、例えばＣＶＤにより、構造の上部、即ち窒化物層１４の残りの部分及び浅いトレンチ１８内に付着される。酸化物層２０は整合して付着されることが好ましく、さもなければその後のマスキング及びエッチングのためのマージンが減少するからである。ホトレジスト２２が付けられ、そして第２のマスク、いわゆるトレンチマスクを使用して露光され、これは酸化物層２０の部分と一緒に深いトレンチのための幅ｗを持つ開口２４を画定する。
【００２６】
第１及び第２のマスクのレイアウトは、それぞれ図４に示され、これは上からの半導体構造を示す。浅いトレンチの縁及び深いトレンチの横方向限定を構成する開口の縁は２６及び２８でそれぞれ示される。
【００２７】
トレンチマスクの開口（複数）は、浅いトレンチ領域の内側のどこへ位置させても良い。深いトレンチの幅は、異なるマスク寸法を使用することにより選ぶことが出来る。固定された横方向寸法（厚さ）、好ましくは約１μｍ以下のトレンチを使用するのが好ましく、さもなければ均一でないエッチング及び深いトレンチの充填及び平坦化に関する困難を持つ問題が発生するであろう。
【００２８】
本発明の１つの特徴は、マスク縁３０の浅いトレンチ縁２６への整列であり、これは深いトレンチを酸化物厚さ２ｘにより整えられる距離と自己整合して位置することを可能にし、その厚さは好ましい例においては１０００と４０００Åの間で、典型的には２５００Åである。
【００２９】
好ましくは、浅いトレンチ１８、酸化物層１２及び窒化物層１４の高さＨ（即ち、浅いトレンチ１８を形成する時の合計エッチング深さ）及び酸化シリコン層２０の厚さ２ｘは、次の関係を満たす。
Ｈ＞２ｘ
【００３０】
図３及び４には、マスク整列と酸化物厚さの詳細を示す。酸化物は、２ｘの厚さに１００％合致すると仮定すると（段差における厚さが均一）、トレンチマスク３０は、窒化シリコン縁２６からｘの重複をもって位置し、この位置はモートマスクにより与えられた。近年のステッパは、１０００Åより良い、又は遥かに良い精度でマスクを整列させることが出来る。
【００３１】
次に、図５を参照して、酸化物スペーサ３２の形成を考える。酸化物層２０は、浅いトレンチの底部表面１８ａに延びるトレンチ開口３３を画定するため反応イオンエッチング（ＲＩＥ）によりエッチングされる。同時に、浅いトレンチ縁における側壁酸化物スペーサ３２が層２０の部分から形成され、これは２ｘの幅を持つ。酸化物厚さ２ｘを制御することにより浅いトレンチ縁から深いトレンチ開口への距離は調節できる。窒化物層１４の上部上で酸化物層２０はホトレジストマスクにより保護され、またこの酸化物は、以下のエッチング段階の間これらの領域のためのハードマスクとして役立つ。酸化物層２０はまた浅いトレンチ領域の複数部分において保留され、そこでは深いトレンチは形成されない。エッチングの後、ホトレジストは除去される。
【００３２】
次に図６を参照すると、深いトレンチ３４は、酸化物層２０及びスペーサ３２をハードマスクとして使用し、エッチングにより形成される。幅２ｘの酸化物スペーサ３２は、深いトレンチ３４から能動領域までの距離を画定する。深いトレンチの深さは、少なくとも２−３ミクロンであり、より好ましくは少なくとも５ミクロンである。
【００３３】
図７を参照すると、深いトレンチ３４のパターン形成のための酸化物ハードマスク２０，３２は、例えばＨＦにおいて除去される。
【００３４】
トレンチ領域の引き続く充填と平坦化は、文献から知られた数個の方法で達成される。例証となる例として、この処理は線型酸化の遂行により継続され、この目的は、応力及び望ましくない電気的影響を減少させるため、トレンチの鋭い縁における角の丸み付けを遂行することである。これは、薄い（２００−３００Å）熱酸化物３６を高温度（＞１０００℃）において成長させることにより達成される。スペーサは除去されたので、小さな「鳥のくちばし」３８が窒化物層１４の下の酸化物層１２内に形成され、これは更に角の丸み付けを増すであろう。図７を見よ。
【００３５】
次に、図８を参照すると、トレンチは、従来の方法でＴＥＯＳの２０００Å厚さ層３８とポリシリコン４０の１５０００Åで充填される。このポリシリコンは次に、全部のポリシリコンを浅いトレンチ領域から除去するためエッチバックされる。
【００３６】
代わりに、このポリシリコンは、ポリシリコンが浅いトレンチ領域からエッチバックされる前に平坦化される。これにより深いトレンチ内のポリシリコン充填の凹みは減少する。この結果、浅いトレンチ充填のステップに続いてより薄い酸化物を付着させることが出来る。
【００３７】
代わりに、誘電体がポリシリコンの代わりにトレンチを充填するため使用される。最後に、残りの浅いトレンチが、例えばＣＶＤ酸化物４２又は高密度プラズマ（ＨＤＰ）酸化物で充填され、そしてドライエッチング方法又は化学機械研磨の何れかにより平坦化される。この結果として得られる構造は図８に示される。この処理は、更に能動装置等の形成により継続され、これは図には示されず、又この明細書には更に記載されないであろう。
【００３８】
次に、図９−１１を参照し、本発明による処理の間の半導体構造の一部の断面のＳＥＭ（走査電子顕微鏡）画像を簡単に論ずる。
【００３９】
トレンチ充填の前に得られた構造は図９及び１０に示される。注目すべきは上部の酸化物／窒化物層は明白に見えないことである。図９において、走査電子顕微鏡写真は、どの様な深いトレンチ（一番左と一番右の構造）なしの浅いトレンチ領域と浅いトレンチ領域（中間の）の縁に自己整合する２つの深いトレンチを持つ別の浅いトレンチ領域を示す。枠をした領域は４４で示し、図１−３及び５に示す構造に対応する。図１０において、顕微鏡写真は、図に示すような２つのバイポーラトランジスタ４８，５０のための装置領域４６を示し、そこではコレクタ接点領域５２に接近した深いトレンチは浅いトレンチ隔離縁に自己整合している。
【００４０】
最後に、図１１は、ポリシリコンが浅いトレンチ領域から除去された時のバックエッチングに続くＳＥＭ画像を示す。この図において、エッチングから結果として得られる構造は、５４により示され、また窒化物／酸化物層の上部及びトレンチ領域における２０００Åの厚いＴＥＯＳ層は５６により示される。
【００４１】
要約すると、本発明は、追加のマスク（トレンチマスク）ステップを使用し、平坦な表面を作るために、それを浅いトレンチ隔離と両立できるようにした。深いトレンチは、浅いトレンチ領域内のどこに位置させても良い。更に、酸化物スペーサを浅いトレンチ段差において形成することにより、深いトレンチは浅いトレンチに自己整合して形成できる。深いトレンチから能動領域への距離はハードマスク酸化物厚さにより制御される。これは、パッキング密度を最大にしかつトレンチが能動領域へ到達するのを防止し、この到達は漏洩電流を生じ、減少した絶縁破壊電圧隣、又は他の望ましくない効果となるかも知れない。
【００４２】
従って、本発明は次の利点を表す。
−  深いトレンチと能動装置領域との間の重複（即ち、深いトレンチ縁と浅いトレンチ縁との間の距離、２ｘ）は最小にされかつ容易に制御できる。
−  ＳＴＩ縁により決定される能動領域から深いトレンチの隔離は、自己整合され且つ応力が深いトレンチ加工から生じて能動領域と干渉するのを防止する。
−  隔離は深いトレンチハードマスクの厚さにより決定される。（及び、おそらくＳＴＩスタック高さ、すなわち浅いトレンチの深さと組み合わされる）。
−  トレンチの配置は固定されかつ追加のマスク（トレンチマスク）により決定される。
−  この追加のマスクは、如何なるミスアラインメント（スペーサ幅２ｘは＋／−ｘの許容ミスアラインメントを与える）も調節するためハードマスク画定のため創られる酸化物スペーサ上に位置する。
−  深いトレンチのエッチング後の酸化物スペーサの除去は、深いトレンチ及び能動領域に接近しているＳＴＩ（鳥のくちばし）の角の同時丸み付けを可能にする。
【００４３】
この発明は複数の方法において変化できることは明白であろう。この様な変化は発明の範囲からの逸脱とは見なされない。当業者に自明なこの様な変形の全部は請求の範囲内に含まれること意図している。
【図面の簡単な説明】
【図１】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図２】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図３】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図４】  本発明による処理中の半導体構造の一部の上からの図である。
【図５】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図６】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図７】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図８】  本発明による処理中の半導体構造の一部の高度に拡大した図である。
【図９】  本発明による処理中の半導体構造の一部の断面のＳＥＭ画像である。
【図１０】  本発明による処理中の半導体構造の一部の断面のＳＥＭ画像である。
【図１１】  本発明による処理中の半導体構造の一部の断面のＳＥＭ画像である。
【図１】
0005172060.tif 000002
【図２】
0005172060.tif 000003
【図３】
0005172060.tif 000004
【図４】
0005172060.tif 000005
【図５】
0005172060.tif 000006
【図６】
0005172060.tif 000007
【図７】
0005172060.tif 000008
【図８】
0005172060.tif 000009
【図９】
0005172060.tif 000010
【図１０】
0005172060.tif 000011
【図１１】
0005172060.tif 000012