(57)【要約】直流電源装置は、直流電源１からの入力を高周波電力に変換するＭＯＳ−ＦＥＴ５と、それをオン・オフ制御する制御回路９と、前記高周波電力を直流出力に変換する整流平滑回路６とを備えている。制御回路９は、負荷５０に流れる直流出力電流ＩＯが定格値となるようＭＯＳ−ＦＥＴ５のオン・オフ期間を制御する出力電流制御回路１１と、出力電流制御回路１１の定格値ＩＯＭＡＸを規定する基準電圧ＶＲ１を発生するシャントレギュレータ２４と、整流平滑回路６からシャントレギュレータ２４に供給される駆動電流ＩＳＨを略一定にする定電流源回路３２を備えている。定電流源回路３２により、定格出力時と出力電圧低下時とでシャントレギュレータ２４に供給される駆動電流ＩＳＨが略一定となり、出力電圧低下時に基準電圧ＶＲＥＦを一定レベルに維持するのに最低限必要な駆動電流ＩＳＨを供給でき且つ定格出力時に駆動電流ＩＳＨを必要最小限に抑制できる。
2004054080.tif 000002
【特許請求の範囲】
【請求項１】
オン・オフ動作により直流電源からの直流入力を断続して高周波電力に変換する少なくとも１つのスイッチング素子と、該スイッチング素子をオン・オフ制御する制御回路と、前記スイッチング素子から得られる前記高周波電力を直流出力に変換して負荷に供給する整流平滑回路とを備え、
前記制御回路は、前記負荷に流れる直流出力電流が定格値となるように前記スイッチング素子のオン・オフ期間を制御する出力電流制御信号を生成する出力電流制御回路と、該出力電流制御回路の定格値を規定する基準電圧を発生する基準電圧発生手段と、前記整流平滑回路から基準電圧発生手段に供給される駆動電流を略一定にする駆動電流制御手段を備えたことを特徴とする直流電源装置。
【請求項２】
前記出力電流制御回路は、前記負荷に流れる直流出力電流を検出する出力電流検出手段と、前記整流平滑回路からの出力電流により駆動され且つ前記直流出力電流の定格値を規定する基準電圧を発生する基準電圧発生手段と、前記出力電流検出手段の検出出力の電圧レベルが前記基準電圧発生手段の基準電圧よりも低いときに第１の出力信号を発生し、前記出力電流検出手段の検出出力の電圧レベルが前記基準電圧発生手段の基準電圧よりも高いときに第２の出力信号を発生する比較手段と、該比較手段が前記第１の出力信号を発生したときは前記負荷に供給される前記直流出力電圧が一定値となるように前記スイッチング素子のオン・オフ期間を制御する駆動信号を出力し、前記比較手段が前記第２の出力信号を発生したときは前記直流出力電圧が低下するように前記スイッチング素子のオン・オフ期間を制御する駆動信号を出力して前記直流出力電流を制限する駆動信号発生手段とを備えた請求項１に記載の直流電源装置。
【請求項３】
前記駆動電流制御手段は、前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、該出力電圧検出手段の検出電圧が閾値電圧よりも高いときに第１の出力信号を発生し、前記検出電圧が前記閾値電圧よりも低いときに第２の出力信号を発生する電圧比較手段と、該電圧比較手段が前記第１の出力信号を発生したときに前記整流平滑回路からの前記駆動電流を直接的に前記基準電圧発生手段に供給し、前記電圧比較手段が前記第２の出力信号を発生したときに前記駆動電流に別の駆動電流を加えて前記基準電圧発生手段に供給する電流可変手段とを有する請求項２に記載の直流電源装置。
【請求項４】
前記電流可変手段は、前記電圧比較手段が前記第２の出力信号を発生したとき、前記電圧比較手段に直列に接続された整流素子及び抵抗を介して前記基準電圧発生手段に前記別の駆動電流を供給する請求項３に記載の直流電源装置。
【請求項５】
前記電流可変手段は、前記電圧比較手段が前記第２の出力信号を発生したときにオン状態となり且つ前記基準電圧発生手段に前記別の駆動電流を供給するスイッチ手段を有する請求項３に記載の直流電源装置。
【請求項６】
前記駆動電流制御手段は、前記閾値電圧の値がそれぞれ異なる複数の前記電圧比較手段を有し、該複数の電圧比較手段が各々発生する前記第２の出力信号により前記電流可変手段を介して前記基準電圧発生手段に供給する前記別の駆動電流の値を可変する請求項３に記載の直流電源装置。
【請求項７】
前記電流可変手段は、前記複数の電圧比較手段が前記第２の出力信号を発生したとき、前記各電圧比較手段に直列に接続された整流素子及び抵抗を介して前記基準電圧発生手段に各々の別の駆動電流を供給する請求項６に記載の直流電源装置。
【請求項８】
前記電流可変手段は、前記複数の電圧比較手段が前記第２の出力信号を発生したときにそれぞれオン状態となり且つ前記基準電圧発生手段に前記各々の別の駆動電流を供給する複数のスイッチ手段を有する請求項６に記載の直流電源装置。
【請求項９】
前記電流可変手段は逆流防止手段を有する請求項３、５、６及び８の何れか１項に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】  本発明は、直流電源装置、特に過負荷時等の出力電圧低下時に最低限必要な駆動電流を基準電圧源に供給しつつ、無負荷時又は軽負荷時等の負荷待機時の低消費電力化を図る直流電源装置に関するものである。
【背景技術】  近年、エコロジー等の環境問題から全ての電気製品の省エネルギー化が提唱され、特に電源装置の負荷待機時での低消費電力化が重要な課題となってきている。更に、最近では携帯式電話機等の携帯機器の増加により、バッテリ充電が可能であり、異常時も含めた全ての負荷状態において安全な電源装置が要求されている。
図６に示す従来の直流電源装置は、直流電源（１）に直列に接続されたトランス（２）の１次巻線（３）及びスイッチング素子としてのＭＯＳ−ＦＥＴ（５）と、トランス（２）の２次巻線（４）に接続され且つ直流出力端子（２９，３０）間に接続される負荷（５０）に直流出力を供給する整流ダイオード（７）及び平滑コンデンサ（８）から成る整流平滑回路（６）と、負荷（５０）に供給される直流出力に応じてＭＯＳ−ＦＥＴ（５）をオン・オフ制御する制御回路（９）とを備えている。
制御回路（９）は、負荷（５０）に供給される直流出力電圧ＶＯが一定値Ｖ２となるようにＭＯＳ−ＦＥＴ（５）のオン・オフ期間を制御する定電圧制御信号を出力する定電圧制御回路（１０）と、負荷（５０）に供給される直流出力電流ＩＯが定格値ＩＯＭＡＸを超える場合に、直流出力電流ＩＯが一定となるようにＭＯＳ−ＦＥＴ（５）のオン・オフ期間を制御する出力電流制御信号を出力する出力電流制御回路（１１）と、バイアス抵抗（２３）を介して供給される整流平滑回路（６）の出力電流ＩＳＨにより駆動され且つ直流出力電圧ＶＯ基準値を規定する基準電圧ＶＲＥＦを発生する基準電圧発生手段としてのシャントレギュレータ（２４）と、定電圧制御回路（１０）及び出力電流制御回路（１１）の各出力信号の論理和信号により駆動され且つ光出力を発生するフォトカプラ（２５）の発光部（２６）と、発光部（２６）の光出力に比例して両主端子間に流れる電流が変化するフォトカプラ（２５）の受光部（２７）と、フォトカプラ（２５）の受光部（２７）に流れる電流の大きさに基づいて可変パルス幅の駆動信号ＶＧをＭＯＳ−ＦＥＴ（５）のゲート端子に付与するＰＷＭ変調回路（２８）とを備えている。シャントレギュレータ（２４）は、例えばＴＬ４３１等の周知の基準電圧ＩＣ（集積回路）が使用される。ＰＷＭ変調回路（２８）は、フォトカプラ（２５）の受光部（２７）に流れる電流が小さいとき、広いパルス幅の駆動信号ＶＧを出力し、フォトカプラ（２５）の受光部（２７）に流れる電流が大きいとき、狭いパルス幅の駆動信号ＶＧを出力する。
定電圧制御回路（１０）は、整流平滑回路（６）の出力端子間に接続され且つ負荷（５０）に供給される直流出力電圧ＶＯを分圧する定電圧制御用分圧抵抗（１２，１３）と、定電圧制御用分圧抵抗（１２，１３）の分圧点の電圧が印加される反転入力端子及びシャントレギュレータ（２４）の基準電圧ＶＲＥＦが印加される非反転入力端子とを有する定電圧制御用オペアンプ（１４）とから構成される。定電圧制御用オペアンプ（１４）は、定電圧制御用分圧抵抗（１２，１３）の分圧点の電圧とシャントレギュレータ（２４）の基準電圧ＶＲＥＦとを比較してそれらの誤差電圧を定電圧制御信号として出力する。出力電流制御回路（１１）は、整流平滑回路（６）の負側出力ラインに接続され且つ負荷（５０）に流れる直流出力電流ＩＯをその電流ＩＯに対応する電圧として検出する出力電流検出手段としての出力電流検出用抵抗（１７）と、シャントレギュレータ（２４）の出力端子間に接続され且つシャントレギュレータ（２４）の基準電圧ＶＲＥＦを分圧してその分圧点から負荷（５０）に流れる直流出力電流ＩＯの定格値ＩＯＭＡＸを規定する基準電圧ＶＲ１を発生する基準電圧分圧用抵抗（１８，１９）と、反転入力端子に入力される出力電流検出用抵抗（１７）の検出電圧と非反転入力端子に入力される基準電圧分圧用抵抗（１８，１９）の分圧点の基準電圧ＶＲ１とを比較してそれらの誤差電圧を定電流制御信号として出力する定電流制御用オペアンプ（２０）とから構成される。定電圧制御回路（１０）の定電圧制御用オペアンプ（１４）の定電圧制御信号及び出力電流制御回路（１１）の定電流制御用オペアンプ（２０）の定電流制御信号は、それぞれ抵抗（１５）及びダイオード（１６）の直列接続回路と抵抗（２１）及びダイオード（２２）の直列接続回路により、これらの論理和信号となり、この論理和信号に基づいてフォトカプラ（２５）の発光部（２６）の光出力が制御される。
フォトカプラ（２５）の発光部（２６）の光出力は受光部（２７）に伝達され、発光部（２６）の光出力に比例して受光部（２７）の両主端子間に流れる電流が制御される。フォトカプラ（２５）の受光部（２７）の両主端子間に流れる電流により、ＰＷＭ変調回路（２８）から出力される駆動信号ＶＧがパルス幅変調（ＰＷＭ）され、パルス幅変調された駆動信号ＶＧがＭＯＳ−ＦＥＴ（５）のゲート端子に付与される。抵抗（１５，２１）、ダイオード（１６，２２）、フォトカプラ（２５）及びＰＷＭ変調回路（２８）は駆動信号発生手段を構成する。これにより、負荷（５０）に供給される直流出力電圧ＶＯ及び直流出力電流ＩＯに応じて制御回路（９）によりＭＯＳ−ＦＥＴ（５）のオン・オフ期間が制御され、負荷（５０）に常時安定した直流出力が供給される。
図６に示す直流電源装置の動作は次の通りである。直流電源（１）からの直流入力電圧を直列に接続されたトランス（２）の１次巻線（３）及びＭＯＳ−ＦＥＴ（５）に印加し、制御回路（９）内のＰＷＭ変調回路（２８）からの駆動信号ＶＧによりＭＯＳ−ＦＥＴ（５）をオン・オフ動作させると、トランス（２）の１次巻線（３）に高周波電流が流れる。トランス（２）の１次巻線（３）に流れる高周波電流により２次巻線（４）に高周波電圧が誘起され、この高周波電圧は整流ダイオード（７）及び平滑コンデンサ（８）から成る整流平滑回路（６）により整流及び平滑されて直流出力電圧ＶＯに変換され、直流出力端子（２９，３０）から負荷（５０）に直流出力が供給される。
直流出力端子（２９，３０）間に接続される負荷（５０）に流れる直流出力電流ＩＯが定格値ＩＯＭＡＸ以内のとき、図７の実線Ａに示すように、制御回路（９）内の定電圧制御回路（１０）により負荷（５０）に供給する直流出力電圧ＶＯは一定値Ｖ２に制御される。このとき、直流出力端子（２９，３０）間の直流出力電圧ＶＯは定電圧制御回路（１０）の定電圧制御用分圧抵抗（１２，１３）により分圧され、この分圧点の電圧が定電圧制御用オペアンプ（１４）の反転入力端子に入力され、非反転入力端子に入力されるシャントレギュレータ（２４）の基準電圧ＶＲＥＦと比較されてそれらの誤差電圧が定電圧制御信号としてオペアンプ（１４）の出力端子から出力される。定電圧制御用オペアンプ（１４）の出力端子からの定電圧制御信号は、抵抗（１５）及びダイオード（１６）を介してフォトカプラ（２５）の発光部（２６）に出力される。したがって、直流出力電圧ＶＯの分圧電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより低いとき、定電圧制御用オペアンプ（１４）の誤差電圧が正の値となり、フォトカプラ（２５）の発光部（２６）の光出力が小さくなるので、受光部（２７）に流れる電流が減少する。このため、ＰＷＭ変調回路（２８）から出力される駆動信号ＶＧのパルス幅が広くなり、ＭＯＳ−ＦＥＴ（５）のオン期間が長くなる。逆に、直流出力電圧ＶＯの分圧電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより高いとき、制御回路（９）内で前記とは全く逆の動作が行なわれ、ＭＯＳ−ＦＥＴ（５）のオン期間が短くなる。これにより、直流出力電圧ＶＯが図７の実線Ａに示すように一定値Ｖ２に制御され、直流出力端子（２９，３０）から負荷（５０）に定電圧の直流出力が供給される。
また、過負荷時等で直流出力端子（２９，３０）間に接続される負荷（５０）に流れる直流出力電流ＩＯが定格値ＩＯＭＡＸを超えるときは、制御回路（９）内の出力電流制御回路（１１）により負荷（５０）に供給する直流出力電流ＩＯが図７の実線Ｂに示すように定格値ＩＯＭＡＸ一定に制御される。このとき、負荷（５０）に流れる直流出力電流ＩＯは出力電流検出用抵抗（１７）を介して流れ、直流出力電流ＩＯに対応する電圧として検出される。一方、シャントレギュレータ（２４）の基準電圧ＶＲＥＦは基準電圧分圧用抵抗（１８，１９）により分圧され、その分圧点から負荷（５０）に流れる直流出力電流ＩＯの定格値ＩＯＭＡＸを規定する基準電圧ＶＲ１を発生する。出力電流検出用抵抗（１７）の検出電圧は定電流制御用オペアンプ（２０）の反転入力端子（−）に入力され、非反転入力端子（＋）に入力される基準電圧分圧用抵抗（１８，１９）の分圧点の基準電圧ＶＲ１と比較されてそれらの誤差電圧が定電流制御信号として同コンパレータ（２０）の出力端子から出力される。定電流制御用オペアンプ（２０）の出力端子からの定電流制御信号は、抵抗（２１）及びダイオード（２２）を介して前述の定電圧制御信号との論理和信号となり、フォトカプラ（２５）の発光部（２６）に出力される。したがって、直流出力端子（２９，３０）から負荷（５０）に流れる直流出力電流ＩＯが定格値ＩＯＭＡＸを超え、出力電流検出用抵抗（１７）の検出電圧が基準電圧分圧用抵抗（１８，１９）の分圧点の基準電圧ＶＲ１より高くなると、定電流制御用オペアンプ（２０）の誤差電圧が負の値となり、ＭＯＳ−ＦＥＴ（５）のオン期間が短くなるので、直流出力電圧ＶＯが急激に低下して負荷（５０）に流れる直流出力電流ＩＯが図７の実線Ｂに示すように定格値ＩＯＭＡＸ一定となり、定電流出力特性が得られる。このような直流電源装置は、例えば下特許第３０９９７６３号公報に開示されている。
ところで、図６に示す従来の直流電源装置では、直流出力電圧ＶＯが一定値Ｖ２のときにシャントレギュレータ（２４）に供給する駆動電流ＩＳＨが最低限必要な電流値となるようにバイアス抵抗（２３）の抵抗値を設定すると、直流出力電圧ＶＯの値がＶ１まで低下したとき、基準電圧ＶＲＥＦを一定レベルに維持するのに最低限必要な駆動電流ＩＳＨをシャントレギュレータ（２４）に供給できない。このため、図７の実線Ｂに示すように直流出力電圧ＶＯが低下したときに、シャントレギュレータ（２４）から出力される基準電圧ＶＲＥＦが変動して、直流出力電流ＩＯが変動する不具合が発生した。これとは逆に、直流出力電圧ＶＯがＶ１まで低下したときにシャントレギュレータ（２４）に供給する駆動電流ＩＳＨが最低限必要な電流値となるようにバイアス抵抗（２３）の抵抗値を低く設定すると、直流出力電圧ＶＯが一定値Ｖ２のときにバイアス抵抗（２３）に大きな電流が流れ、バイアス抵抗（２３）での電力損失が大きくなる問題がある。電圧値Ｖ１と電圧値Ｖ２との差の２乗をバイアス抵抗（２３）の抵抗値で除して表されるバイアス抵抗（２３）での電力損失は、電圧値Ｖ１と電圧値Ｖ２との差が大きいほど著しく増加する。特に、無負荷時又は軽負荷時等の負荷待機時に全体の電力損失に対するバイアス抵抗（２３）での電力損失の比率も大きくなるので、バイアス抵抗（２３）での電力損失は負荷待機時の変換効率の改善に対する大きな障害となる。したがって、負荷待機時の制御回路（９）での消費電力の割合が急激に増加する問題点があった。
そこで、本発明では、出力電圧低下時に最低限必要な駆動電流を基準電圧源に供給すると共に、定格出力時にも基準電圧源に供給する駆動電流を必要最小限に抑制して、無負荷時又は軽負荷時等の負荷待機時の制御回路での消費電力を低減できる直流電源装置を提供することを目的とする。
【発明の開示】
本発明による直流電源装置は、オン・オフ動作により直流電源（１）からの直流入力を断続して高周波電力に変換する少なくとも１つのスイッチング素子（５）と、スイッチング素子（５）をオン・オフ制御する制御回路（９）と、スイッチング素子（５）から得られる高周波電力を直流出力に変換して負荷（５０）に供給する整流平滑回路（６）とを備えている。制御回路（９）は、負荷（５０）に流れる直流出力電流（ＩＯ）が定格値となるようにスイッチング素子（５）のオン・オフ期間を制御する出力電流制御信号を生成する出力電流制御回路（１１）と、出力電流制御回路（１１）の定格値（ＩＯＭＡＸ）を規定する基準電圧（ＶＲ１）を発生する基準電圧発生手段（２４）と、整流平滑回路（６）から基準電圧発生手段（２４）に供給される駆動電流（ＩＳＨ）を略一定にする駆動電流制御手段（３１）を備えている。駆動電流制御手段（３１）により、定格出力時と出力電圧低下時とで基準電圧発生手段（２４）に供給される駆動電流（ＩＳＨ）が略一定となり、出力電圧低下時に基準電圧（ＶＲＥＦ）を一定レベルに維持するのに最低限必要な駆動電流（ＩＳＨ）を基準電圧発生手段（２４）に供給でき且つ定格出力時に基準電圧発生手段（２４）に供給する駆動電流（ＩＳＨ）を必要最小限に抑制できる。従って、無負荷時又は軽負荷時等の負荷待機時の制御回路での消費電力を低減することができる。
【図面の簡単な説明】  図１は、本発明による直流電源装置の第１の実施の形態を示す電気回路図
図２は、本発明の第２の実施の形態を示す電気回路図
図３は、本発明の第３の実施の形態を示す電気回路図
図４は、本発明の第４の実施の形態を示す電気回路図
図５は、本発明の第５の実施の形態を示す電気回路図
図６は、従来の直流電源装置を示す電気回路図
図７は、直流電源装置の出力垂下特性を示すグラフ
発明の実施するための最良の形態
以下、本発明による直流電源装置の各実施の形態を図１〜図５について説明する。但し、これらの図面では図６に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
図１〜図５に示す本発明による各実施の形態では、整流平滑回路（６）からシャントレギュレータ（２４）に略一定の駆動電流ＩＳＨを供給する駆動電流制御手段（３１）を直流電源装置に設ける点で図６に示す従来の直流電源装置と異なる。図１に示す実施の形態では、図６に示すバイアス抵抗（２３）の代わりに、整流平滑回路（６）の正側の直流出力端子（２９）とシャントレギュレータ（２４）のカソード端子との間に定電流源回路（３２）を、駆動電流制御手段（３１）として接続する。整流平滑回路（６）からの出力電流ＩＳＨにより駆動される駆動電流制御手段（３１）は、整流平滑回路（６）の直流出力電圧ＶＯのレベルに関わらず常時一定の定電流出力を発生する。定電流源回路（３２）は、周知のカレントミラー回路、バイポーラトランジスタによる定電流回路、ＭＯＳＦＥＴによる定電流回路等から選択して使用される。定電流源回路（３２）の定電流出力を最低限必要な電流値に調整して、シャントレギュレータ（２４）から出力される基準電圧ＶＲＥＦを一定レベルに維持すれば、整流平滑回路（６）の直流出力電圧ＶＯのレベルに関係なく、常時一定の定電流出力をシャントレギュレータ（２４）に供給できる。このため、図７の実線Ａで示す定格出力時と実線Ｂで示す出力電圧低下時とでシャントレギュレータ（２４）に供給される駆動電流ＩＳＨは略一定となる。換言すれば、出力電圧低下時にシャントレギュレータ（２４）の基準電圧ＶＲＥＦを一定レベルに維持するのに最低限必要な駆動電流ＩＳＨをシャントレギュレータ（２４）に供給できると共に、定格出力時にもシャントレギュレータ（２４）へ供給する駆動電流ＩＳＨを必要最小限に抑制できる。従って、駆動電流ＩＳＨによるシャントレギュレータ（２４）での電力損失を最小に又は一定に保持して、無負荷時又は軽負荷時等の負荷待機時の制御回路（９）での消費電力を低減することができる。
図２に示す第２の実施の形態では、図６に示すバイアス抵抗（２３）とシャントレギュレータ（２４）のカソード端子との間に駆動電流制御手段（３１）を接続する。駆動電流制御手段（３１）は、整流平滑回路（６）の直流出力電圧ＶＯを検出する出力電圧検出手段としての出力電圧分圧抵抗（３３，３４）と、電圧比較手段としての駆動電流制御用コンパレータ（３５）と、電流可変手段（３６）とを有する。反転入力端子に入力される出力電圧分圧抵抗（３３，３４）の分圧電圧が非反転入力端子に入力される閾値電圧としてのシャントレギュレータ（２４）の基準電圧ＶＲＥＦよりも高いとき及び低いときに、駆動電流制御用コンパレータ（３５）は、第１の出力信号及び第２の出力信号としてそれぞれ低電圧（Ｌ）レベル及び高電圧（Ｈ）レベルの出力信号を発生する。電流可変手段（３６）は、駆動電流制御用コンパレータ（３５）の出力端子とシャントレギュレータ（２４）のカソード端子との間に直列に接続された整流素子としてのダイオード（３７）及び抵抗（３８）から成り、駆動電流制御用コンパレータ（３５）が高い電圧（Ｈ）レベルの出力信号を発生したとき、ダイオード（３７）及び抵抗（３８）を介してシャントレギュレータ（２４）に別の駆動電流Ｉ１を供給する。電流可変手段（３６）は、駆動電流制御用コンパレータ（３５）が低電圧（Ｌ）レベルの出力信号を発生したとき、整流平滑回路（６）からの駆動電流ＩＳＨを直接的にシャントレギュレータ（２４）に供給し、駆動電流制御用コンパレータ（３５）が高電圧（Ｈ）レベルの出力信号を発生したとき、整流平滑回路（６）からの駆動電流ＩＳＨに別の駆動電流Ｉ１を加えてシャントレギュレータ（２４）に供給する。
整流平滑回路（６）の直流出力電圧ＶＯが一定値Ｖ２に制御される図７の実線Ａに示す定格出力時は、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより高いので、駆動電流制御用コンパレータ（３５）から低電圧（Ｌ）レベルの信号が出力される。これにより、電流可変手段（３６）を構成するダイオード（３７）が非導通状態となり、整流平滑回路（６）からの駆動電流ＩＳＨがバイアス抵抗（２３）を介して直接的にシャントレギュレータ（２４）に供給される。図７の実線Ｂに示すように整流平滑回路（６）の直流出力電圧ＶＯが急激にＶ１まで低下し、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより低くなると、駆動電流制御用コンパレータ（３５）から高い電圧（Ｈ）レベルの信号が出力され、ダイオード（３７）が導通状態となり、駆動電流制御用コンパレータ（３５）からダイオード（３７）及び抵抗（３８）を介して流れる別の駆動電流Ｉ１が整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨに加えられてシャントレギュレータ（２４）に供給される。従って、ダイオード（３７）の導通時に整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨと駆動電流制御用コンパレータ（３５）から電流可変手段（３６）を介して流れる別の駆動電流Ｉ１との和電流値をダイオード（３７）が非導通状態のときに整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨの値に一致させれば、図７の実線Ａに示す定格出力時と図７の実線Ｂに示す出力電圧低下時とで略一定な駆動電流ＩＳＨを整流平滑回路（６）からシャントレギュレータ（２４）に供給することができる。
図２に示す実施の形態では、バイアス抵抗（２３）の抵抗値を十分高くすることにより、定格出力時のシャントレギュレータ（２４）での電力損失を最小限度に抑えることができる。また、出力電圧低下時に整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨに駆動電流制御用コンパレータ（３５）からダイオード（３７）及び抵抗（３８）を介して流れる別の駆動電流Ｉ１を加算するので、シャントレギュレータ（２４）の基準電圧ＶＲＥＦを一定レベルに維持するのに最低限必要な駆動電流ＩＳＨをシャントレギュレータ（２４）に供給できる。よって、図２に示す実施の形態でも、駆動電流ＩＳＨによるシャントレギュレータ（２４）での電力損失を最小にして、無負荷時又は軽負荷時等の負荷待機時の制御回路（９）での消費電力を低減することが可能となる。
図３に示す実施の形態では、図６に示すバイアス抵抗（２３）とシャントレギュレータ（２４）のカソード端子との間に駆動電流制御手段（３１）が接続される。駆動電流制御手段（３１）は、整流平滑回路（６）の直流出力電圧ＶＯを検出する出力電圧分圧抵抗（３３，３４）と、駆動電流制御用コンパレータ（３５）と、電流可変手段（３６）とを有する。駆動電流制御用コンパレータ（３５）は、出力電圧分圧抵抗（３３，３４）の分圧電圧が印加される非反転入力端子と、シャントレギュレータ（２４）の基準電圧ＶＲＥＦが印加される反転入力端子とを備え、出力電圧分圧抵抗（３３，３４）の分圧電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦよりも高いときに高い電圧（Ｈ）レベルの出力信号を発生し、逆に、出力電圧分圧抵抗（３３，３４）の分圧電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦよりも低いときに低い電圧（Ｌ）レベルの出力信号を発生する。電流可変手段（３６）は、バイアス抵抗（２３）の両端に接続され且つ駆動電流制御用コンパレータ（３５）が低い電圧（Ｌ）レベルの出力信号を発生したときにオン状態となり抵抗（４０）を介してシャントレギュレータ（２４）に別の駆動電流Ｉ１を供給するスイッチ手段としてのＰＮＰトランジスタ（３９）と、駆動電流制御用コンパレータ（３５）の出力端子とＰＮＰトランジスタ（３９）のベース端子との間に直列に接続された逆流防止手段としてのダイオード（３７）及び抵抗（３８）とを有する。電流可変手段（３６）は、駆動電流制御用コンパレータ（３５）が高い電圧（Ｈ）レベルの出力信号を発生したときに整流平滑回路（６）からの駆動電流ＩＳＨを直接的にシャントレギュレータ（２４）に供給し、駆動電流制御用コンパレータ（３５）が低い電圧（Ｌ）レベルの出力信号を発生したときに整流平滑回路（６）からの駆動電流ＩＳＨに別の駆動電流Ｉ１を加えてシャントレギュレータ（２４）に供給する。
整流平滑回路（６）の直流出力電圧ＶＯが一定値Ｖ２に制御される図７の実線Ａに示す定格出力時は、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより高いので、駆動電流制御用コンパレータ（３５）から高い電圧（Ｈ）レベルの信号が出力される。このとき、電流可変手段（３６）のダイオード（３７）が逆方向にバイアスされ非導通状態となり、ベース端子に高い電圧（Ｈ）レベルの信号が付与されるＰＮＰトランジスタ（３９）がオフ状態となる。このため、定格出力時は整流平滑回路（６）からの駆動電流ＩＳＨがバイアス抵抗（２３）を介して直接的にシャントレギュレータ（２４）に供給される。次に、図７の実線Ｂに示すように、整流平滑回路（６）の直流出力電圧ＶＯが急激にＶ１まで低下し、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦより低くなると、駆動電流制御用コンパレータ（３５）から低い電圧（Ｌ）レベルの信号が出力される。このため、ダイオード（３７）が順方向にバイアスされ導通状態となり、ベース端子にベース電流が流れるＰＮＰトランジスタ（３９）がオン状態となる。このため、出力電圧低下時にシャントレギュレータ（２４）に供給される駆動電流は、整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨと整流平滑回路（６）からＰＮＰトランジスタ（３９）及び抵抗（４０）を介して流れる別の駆動電流Ｉ１との和電流となる。従って、ＰＮＰトランジスタ（３９）のオン時に、整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨと整流平滑回路（６）からＰＮＰトランジスタ（３９）及び抵抗（４０）を介して流れる別の駆動電流Ｉ１との和電流の値をＰＮＰトランジスタ（３９）のオフ時に整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨの値に一致させれば、図７の実線Ａに示す定格出力時と図７の実線Ｂに示す出力電圧低下時とで略一定な駆動電流ＩＳＨを整流平滑回路（６）からシャントレギュレータ（２４）に供給することができる。
図２に示す実施の形態と同様にバイアス抵抗（２３）の抵抗値を十分高くすれば、定格出力時のシャントレギュレータ（２４）での電力損失を最小限度に抑えることができる。また、出力電圧低下時にバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨにＰＮＰトランジスタ（３９）及び抵抗（４０）を介して流れる別の駆動電流Ｉ１が加算されるので、図２と同様に最低限必要な駆動電流ＩＳＨをシャントレギュレータ（２４）に供給して、シャントレギュレータ（２４）の基準電圧ＶＲＥＦを一定レベルに維持できるから、図３に示す実施の形態でも、駆動電流ＩＳＨによるシャントレギュレータ（２４）での電力損失を最小にして、無負荷時又は軽負荷時等の負荷待機時の制御回路（９）での消費電力を低減することが可能となる。
図４に示す実施の形態の直流電源装置では、図２に示す出力電圧分圧抵抗（３３，３４）の分圧点とシャントレギュレータ（２４）のカソード端子との間にもう一組の駆動電流制御用コンパレータ（４３）、ダイオード（４４）及び抵抗（４５）を直列に接続する。また、シャントレギュレータ（２４）のカソード端子と駆動電流制御用コンパレータ（４３）の非反転入力端子との間に接続した基準電圧分圧用抵抗（４１，４２）は、シャントレギュレータ（２４）の基準電圧ＶＲＥＦを分圧し、分圧点から駆動電流制御用コンパレータ（４３）の閾値電圧を規定する基準電圧ＶＲ２を発生する。駆動電流制御用コンパレータ（４３）の反転入力端子は出力電圧分圧抵抗（３３，３４）の分圧点に接続され、同コンパレータ（４３）の非反転入力端子（＋）は基準電圧分圧用抵抗（４１，４２）の分圧点に接続される。基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２は、シャントレギュレータ（２４）の基準電圧ＶＲＥＦよりも低い値に設定される。
整流平滑回路（６）の直流出力電圧ＶＯが一定値Ｖ２に制御される図７の実線Ａに示す定格出力時に、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦ及び基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２より高いので、２つの駆動電流制御用コンパレータ（３５，４３）から低電圧（Ｌ）レベルの信号が出力される。これにより、電流可変手段（３６）の２つのダイオード（３７，４４）が共に非導通状態となり、整流平滑回路（６）からの駆動電流ＩＳＨがバイアス抵抗（２３）を介して直接的にシャントレギュレータ（２４）に供給される。
図７の実線Ｂに示すように整流平滑回路（６）の直流出力電圧ＶＯが急激にＶ１まで低下し、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦと基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２との中間の電圧になると、一方の駆動電流制御用コンパレータ（３５）から高電圧（Ｈ）レベルの信号が出力されると共に、他方の駆動電流制御用コンパレータ（４３）の出力信号が低電圧（Ｌ）レベルに保持される。これにより、一方のダイオード（３７）が導通状態になると共に他方のダイオード（４４）は非導通状態を保持するから、整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨに駆動電流制御用コンパレータ（３５）からダイオード（３７）及び抵抗（３８）を介して流れる別の駆動電流Ｉ１が加えられてシャントレギュレータ（２４）に供給される。更に、整流平滑回路（６）の直流出力電圧ＶＯがＶ１よりも低くなり、出力電圧分圧抵抗（３３，３４）の分圧点の電圧が基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２より低くなると、２つの駆動電流制御用コンパレータ（３５，４３）から高い電圧（Ｈ）レベルの信号が出力される。これにより、２つのダイオード（３７，４４）が共に導通状態となり、整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨと一方の駆動電流制御用コンパレータ（３５）からダイオード（３７）及び抵抗（３８）を介して流れる別の駆動電流Ｉ１との和電流ＩＳＨ＋Ｉ１に他方の駆動電流制御用コンパレータ（４３）からダイオード（４４）及び抵抗（３８）を介して流れる別の駆動電流Ｉ２が加えられてシャントレギュレータ（２４）に供給される。
図４に示す実施の形態では、出力電圧分圧抵抗（３３，３４）の分圧点の電圧レベルに応じて電流可変手段（３６）のダイオード（３７，４４）及び抵抗（３８，４５）を介してシャントレギュレータ（２４）に供給する別の駆動電流の値をＩ１とＩ１＋Ｉ２との２段階に制御できるので、整流平滑回路（６）の直流出力電圧ＶＯの低下に応じてシャントレギュレータ（２４）に供給する駆動電流を精密に調整できる。
図５に示す実施の形態では、図３に示すＰＮＰトランジスタ（３９）及び抵抗（４０）の直列接続回路と並列に複数のスイッチ手段としてのＰＮＰトランジスタ（４６）及び抵抗（４７）の直列接続回路を接続すると共に、出力電圧分圧抵抗（３３，３４）の分圧点とＰＮＰトランジスタ（４６）のベース端子との間にもう一組の駆動電流制御用コンパレータ（４３）、ダイオード（４４）及び抵抗（４５）を直列に接続する。また、シャントレギュレータ（２４）の基準電圧ＶＲＥＦを分圧してその分圧点から駆動電流制御用コンパレータ（４３）の閾値電圧を規定する基準電圧ＶＲ２を発生する基準電圧分圧用抵抗（４１，４２）をシャントレギュレータ（２４）のカソード端子と駆動電流制御用コンパレータ（４３）の反転入力端子との間に接続する。図４に示す実施の形態と同様に、基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２はシャントレギュレータ（２４）の基準電圧ＶＲＥＦよりも低い値に設定され、駆動電流制御用コンパレータ（４３）の非反転入力端子は出力電圧分圧抵抗（３３，３４）の分圧点に接続され、コンパレータ（４３）の反転入力端子は基準電圧分圧用抵抗（４１，４２）の分圧点に接続される。
整流平滑回路（６）の直流出力電圧ＶＯが一定値Ｖ２に制御される図７の実線Ａに示す定格出力時に、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦ及び基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２より高いので、２つの駆動電流制御用コンパレータ（３５，４３）から高い電圧（Ｈ）レベルの信号が出力される。このとき、電流可変手段（３６）の逆流防止手段となる２つのダイオード（３７，４４）が逆方向にバイアスされ共に非導通状態となり、ベース端子に各々高い電圧（Ｈ）レベルの信号が付与され、２つのＰＮＰトランジスタ（３９，４６）が共にオフ状態となる。このため、定格出力時に整流平滑回路（６）からの駆動電流ＩＳＨがバイアス抵抗（２３）を介して直接的にシャントレギュレータ（２４）に供給される。次に、図７の実線Ｂに示すように整流平滑回路（６）の直流出力電圧ＶＯが急激にＶ１まで低下し、出力電圧分圧抵抗（３３，３４）の分圧点の電圧がシャントレギュレータ（２４）の基準電圧ＶＲＥＦと基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２との中間の電圧になると、一方の駆動電流制御用コンパレータ（３５）から低い電圧（Ｌ）レベルの信号が出力されると共に、他方の駆動電流制御用コンパレータ（４３）の出力信号が高い電圧（Ｈ）レベルに保持される。これにより、一方のダイオード（３７）が順方向にバイアスされ導通状態となると共に、他方のダイオード（４４）は非導通状態を保持するから、ベース端子に低い電圧（Ｌ）レベルの信号が付与される一方のＰＮＰトランジスタ（３９）のみがオン状態となる。このときに整流平滑回路（６）からバイアス抵抗（２３）を介して流れる、駆動電流ＩＳＨと整流平滑回路（６）からＰＮＰトランジスタ（３９）及び抵抗（４０）を介して流れる別の駆動電流Ｉ１との和電流がシャントレギュレータ（２４）に供給される駆動電流となる。更に、整流平滑回路（６）の直流出力電圧ＶＯがＶ１よりも低くなり、出力電圧分圧抵抗（３３，３４）の分圧点の電圧が基準電圧分圧用抵抗（４１，４２）の分圧点の基準電圧ＶＲ２より低くなると、２つの駆動電流制御用コンパレータ（３５，４３）から高い電圧（Ｈ）レベルの信号が出力される。これにより、２つのダイオード（３７，４４）が順方向にバイアスされ共に導通状態となり、ベース端子に低電圧（Ｌ）レベルの信号が付与される２つのＰＮＰトランジスタ（３９，４６）が共にオン状態となる。このとき、整流平滑回路（６）からバイアス抵抗（２３）を介して流れる駆動電流ＩＳＨと整流平滑回路（６）から一方のＰＮＰトランジスタ（３９）及び抵抗（４０）を介して流れる別の駆動電流Ｉ１との和電流ＩＳＨ＋Ｉ１に他方のＰＮＰトランジスタ（４６）及び抵抗（４７）を介して流れる別の駆動電流Ｉ２を加えたＩＳＨ＋Ｉ１＋Ｉ２が駆動電流としてシャントレギュレータ（２４）に供給される。
図５に示す実施の形態では、出力電圧分圧抵抗（３３，３４）の分圧点の電圧レベルに応じて電流可変手段（３６）を構成する２つのＰＮＰトランジスタ（３９，４６）の一方又は双方をオン状態に切り替えて、整流平滑回路（６）から２組のＰＮＰトランジスタ（３９，４６）及び抵抗（４０，４７）の直列接続回路を介してシャントレギュレータ（２４）に供給する別の駆動電流をＩ１又はＩ１＋Ｉ２の２段階値に可変できるので、整流平滑回路（６）の直流出力電圧ＶＯの低下に応じてシャントレギュレータ（２４）に供給する駆動電流を精密に調整できる。
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では基準電圧発生手段（２４）として基準電圧ＩＣであるシャントレギュレータの代わりに、一般的なツェナダイオードを使用しても同様な作用及び効果が得られる。また、図４及び図５に示す各実施の形態では駆動電流制御手段（３１）内に２つの駆動電流制御用コンパレータ（３５，４３）を設け、整流平滑回路（６）の直流出力電圧ＶＯの低下に応じて電流可変手段（３６）を介してシャントレギュレータ（２４）に供給する別の駆動電流の値を２段階に可変したが、３つ以上の駆動電流制御用コンパレータを設け、整流平滑回路（６）の直流出力電圧ＶＯの低下に応じて電流可変手段（３６）を介してシャントレギュレータ（２４）に供給する別の駆動電流の値を更に多段階に可変してもよい。また、図３及び図５に示す各実施の形態に示すスイッチ手段（３９，４６）としてＰＮＰトランジスタの代わりに、Ｐチャネル型ＭＯＳ−ＦＥＴを使用してもよい。また、ＰＮＰトランジスタの代わりにＮＰＮトランジスタ又はＮチャネル型ＭＯＳ−ＦＥＴを使用してもよい。この場合は、駆動電流制御用コンパレータ（３５，４３）の非反転入力端子と反転入力端子とを逆に接続すると共に、ダイオード（３７，４４）の極性を逆にすればよい。また、上記の各実施の形態では図７の実線Ｂに示す定電流垂下特性を有する制御回路に本発明を適用したが、図７の破線Ｃに示す所謂フの字垂下特性を有する制御回路又は図７の一点鎖線Ｄに示す定電力垂下特性を有する制御回路に対しても本発明を適用できる。
【産業上の利用可能性】  フライバック型ＤＣ−ＤＣコンバータ以外にも、フォワード型、ブリッジ型、プッシュプル型又は電流共振型ＤＣ−ＤＣコンバータ等の入出力絶縁用のトランスを有する絶縁型のＤＣ−ＤＣコンバータ又は入出力絶縁用のトランスを使用しない昇圧又は降圧チョッパ型ＤＣ−ＤＣコンバータ等の非絶縁型のＤＣ−ＤＣコンバータにも本発明による直流電源装置を適用できる。
【図１】
2004054080.tif 000003
【図２】
2004054080.tif 000004
【図３】
2004054080.tif 000005
【図４】
2004054080.tif 000006
【図５】
2004054080.tif 000007
【図６】
2004054080.tif 000008
【図７】
2004054080.tif 000009
【国際調査報告】
2004054080.tif 000010
2004054080.tif 000011
2004054080.tif 000012
2004054080.tif 000013