(57)【要約】第１のシリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成する一方、第２のシリコン基板において、上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成する。周波数変換素子を備えた素子基板を上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設ける。さらに、上記素子基板が設けられた上記第１のシリコン基板と上記第２のシリコン基板とを上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後上記周波数変換素子に入射させる矩形導波管を形成する。
2004023644.tif 000002
【特許請求の範囲】
【請求項１】
矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成してなる第１のシリコン基板と、
上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成してなる第２のシリコン基板と、
周波数変換素子を備え、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設けられた素子基板とを備え、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成したことを特徴とするシリコン基板装置。
【請求項２】
上記第１の微小矩形溝の深さと、上記第２の微小矩形溝の深さとは互いに異なることを特徴とする請求項１記載のシリコン基板装置。
【請求項３】
上記第１と第２のシリコン基板のうちの少なくとも一方であって、上記周波数変換素子に近接する位置において形成され、上記周波数変換素子に対して所定の磁界を印加する超伝導磁石手段を挿入するための溝と、
上記超伝導磁石手段を挿入するための溝に設けられた超伝導磁石手段とをさらに備えたことを特徴とする請求項１記載のシリコン基板装置。
【請求項４】
上記第２の微小矩形溝は、上記第２の微小矩形溝のうち、上記素子基板を設ける部分の溝幅が、実質的に同一となるように形成されたことを特徴とする請求項１記載のシリコン基板装置。
【請求項５】
上記第２の微小矩形溝は、上記第２の微小矩形溝のうち、上記素子基板の両端の溝幅が、上記素子基板を設ける部分の長手方向の長さにおいて大部分を占有する部分の溝幅と実質的に同一となるように形成されたことを特徴とする請求項１記載のシリコン基板装置。
【請求項６】
上記周波数変換素子は、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ（Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）素子であることを特徴とする請求項１記載のシリコン基板装置。
【請求項７】
第１のシリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成する第１のステップと、
第２のシリコン基板において、上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成する第２のステップと、
周波数変換素子を備えた素子基板を、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設ける第３のステップと、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成する第４のステップとを含むことを特徴とするシリコン基板装置の製造方法。
【請求項８】
上記第１と第２のステップは、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて実行され、
上記第１のステップは、上記第１の微小矩形溝の深さと、上記第２の微小矩形溝の深さとは互いに異なるように、上記第１と第２の微小幅矩形溝を形成することを特徴とする請求項７記載のシリコン基板装置の製造方法。
【請求項９】
上記第１のステップは、ドライエッチング法を用いて複数段階で上記第１と第２の微小幅矩形溝を形成するときに、上記第１と第２の微小幅矩形溝内の側壁に側壁保護膜を形成し、
各段階でのドライエッチング法を用いた上記第１と第２の微小幅矩形溝を形成する処理の後にそれぞれ、上記側壁保護膜を除去するステップをさらに含むことを特徴とする請求項８記載のシリコン基板装置の製造方法。
【請求項１０】
上記第１と第２のシリコン基板のうちの少なくとも一方であって、上記周波数変換素子に近接する位置において、上記周波数変換素子に対して所定の磁界を印加する超伝導磁石手段を挿入するための溝を形成するステップと、
上記超伝導磁石手段を挿入するための溝に超伝導磁石手段を設けるステップとをさらに含むことを特徴とする請求項７記載のシリコン基板装置の製造方法。
【請求項１１】
上記第１のステップは、上記第２の微小矩形溝のうち、上記素子基板を設ける部分の溝幅が実質的に同一になるように、上記第２の微小矩形溝を形成することを特徴とする請求項７記載のシリコン基板装置の製造方法。
【請求項１２】
上記第１のステップは、上記第２の微小矩形溝のうち、上記素子基板の両端の溝幅が、上記素子基板を設ける部分の長手方向の長さにおいて大部分を占有する部分の溝幅と実質的に同一となるように上記第２の微小矩形溝を形成することを特徴とする請求項７記載のシリコン基板装置の製造方法。
【請求項１３】
上記周波数変換素子は、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ（Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）素子であることを特徴とする請求項７記載のシリコン基板装置の製造方法。
【請求項１４】
半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて、シリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交し、上記第１の微小矩形溝の深さと異なる深さを有しかつ矩形断面を有する第２の微小幅矩形溝とを形成するステップを含むことを特徴とするシリコン基板装置の製造方法。
【請求項１５】
上記ステップは、ドライエッチング法を用いて複数段階で上記第１と第２の微小幅矩形溝を形成するときに、上記第１と第２の微小幅矩形溝内の側壁に側壁保護膜を形成し、
各段階でのドライエッチング法を用いた上記第１と第２の微小幅矩形溝を形成する処理の後にそれぞれ、上記側壁保護膜を除去するステップをさらに含むことを特徴とする請求項１４記載のシリコン基板装置の製造方法。
【発明の詳細な説明】
【技術分野】  本発明は、例えば高周波受信機において用いられる矩形導波管を形成したシリコン基板装置とその製造方法に関する。
【背景技術】  従来、ミリ波帯やサブミリ波帯の電波望遠鏡では、導波管型ミキサ装置を用いたヘテロダイン方式受信機が使われており、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ（Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）素子と、それに接続されフィルタ回路を構成する導体パターンとを形成してなるＳＩＳ素子基板を４Ｋまで冷却して、それをミキサ素子回路として使用する。例えば、日本国特許公開平成６年第２１６６５３号公報（以下、第１の従来例という。）に示されるように、機械加工法によりアルミニウムブロックを加工することにより、高周波受信信号及び局部発振信号とを伝搬させる導波管と、その導波管に直交しＳＩＳ素子基板を収容する溝と、チューニング機構を有するバックショート部とを形成している。ここで、導波管を介して高周波受信信号と局部発振信号をＳＩＳ素子基板上のＳＩＳ素子に入射することにより、ＳＩＳ素子により所定の中間周波数へのダウンコンバージョンの周波数変換処理を実行させ、上記フィルタ回路を介して中間周波信号を取り出す。
また、従来技術文献「Ｔ．Ｗ．Ｃｒｏｗｅ  ｅｔ  ａｌ．，”Ｉｎｅｘｐｅｎｓｉｖｅ  Ｒｅｃｅｉｖｅｒ  Ｃｏｍｐｏｎｅｎｔｓ  ｆｏｒ  Ｍｉｌｌｉｍｅｔｅｒ  ａｎｄ  Ｓｕｂ  Ｍｉｌｌｉｍｅｔｅｒ  Ｗａｖｅｌｅｎｇｔｈｓ”，Ｅｉｇｈｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｓｐａｃｅ  Ｔｅｒａｈｅｒｔｚ  Ｔｅｃｈｎｏｌｏｇｙ，ｐｐ．３７７−３８４，Ｈａｒｖａｒｄ  Ｕｎｉｖｅｒｓｉｔｙ，Ｍａｒｃｈ  １９９７」（以下、第２の従来例という。）には、半導体プロセス等を用いてマスターブロックを作り、それを用いてスタンパー方式でプラスチック部材に導波管を形成する方法と、ホトレジストそのものを導波管として用いることが記載されている。
第１の従来例に示すように、機械加工法で作製された導波管型ミキサ装置においては、利用周波数が高くなりミキサ装置の寸法が小さくなると、導波管やＳＩＳ挿入用溝を直交させる位置精度において十分に満足する精度が得られないとともに、導波管、ＳＩＳ挿入用溝及びバックショート部などの加工精度において十分に満足する精度が得られないという問題点があった。
また、第２の従来例において、スタンパー方式でプラスチック部材に導波管を形成する場合、導波管の形成精度において満足する精度が得られない。さらに、第２の従来例において併記されているようなホトレジストで導波管を形成した場合、高周波受信機の使用環境温度である極低温の４Ｋ下では、室温での所定のサイズや形状から大幅に変化して、導波管として使用ができないという問題点があった。
また、第１と第２の従来例においては、導波管の使用周波数の仕様が変更になったときに、迅速に高精度で導波管を加工することができず、大量生産で当該導波管を製造することができないという問題点があった。
本発明の目的は以上の問題点を解決し、高周波受信機の使用環境温度である極低温において使用することができ、従来技術に比較して高精度でかつ大量生産で矩形導波管を形成することができるシリコン基板装置とその製造方法を提供することにある。
【発明の開示】
第１の発明に係るシリコン基板装置は、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成してなる第１のシリコン基板と、
上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成してなる第２のシリコン基板と、
周波数変換素子を備え、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設けられた素子基板とを備え、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成したことを特徴とする。
上記シリコン基板装置において、好ましくは、上記第１の微小矩形溝の深さと、上記第２の微小矩形溝の深さとは互いに異なる。
また、上記シリコン基板装置において、好ましくは、上記第１と第２のシリコン基板のうちの少なくとも一方であって、上記周波数変換素子に近接する位置において形成され、上記周波数変換素子に対して所定の磁界を印加する超伝導磁石手段を挿入するための溝と、
上記超伝導磁石手段を挿入するための溝に設けられた超伝導磁石手段とをさらに備える。
さらに、上記シリコン基板装置において、上記第２の微小矩形溝は、好ましくは、上記第２の微小矩形溝のうち、上記素子基板を設ける部分の溝幅が、実質的に同一となるように形成される。とって代わって、上記第２の微小矩形溝は、好ましくは、上記第２の微小矩形溝のうち、上記素子基板の両端の溝幅が、上記素子基板を設ける部分の長手方向の長さにおいて大部分を占有する部分の溝幅と実質的に同一となるように形成される。
またさらに、上記シリコン基板装置において、上記周波数変換素子は、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ（Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）素子である。
第２の発明に係るシリコン基板装置の製造方法は、第１のシリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成する第１のステップと、
第２のシリコン基板において、上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成する第２のステップと、
周波数変換素子を備えた素子基板を、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設ける第３のステップと、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成する第４のステップとを含むことを特徴とする。
上記シリコン基板装置の製造方法において、上記第１と第２のステップは、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて実行され、上記第１のステップは、好ましくは、上記第１の微小矩形溝の深さと、上記第２の微小矩形溝の深さとは互いに異なるように、上記第１と第２の微小幅矩形溝を形成する。
また、上記シリコン基板装置の製造方法において、上記第１のステップは、好ましくは、ドライエッチング法を用いて複数段階で上記第１と第２の微小幅矩形溝を形成するときに、上記第１と第２の微小幅矩形溝内の側壁に側壁保護膜を形成し、
各段階でのドライエッチング法を用いた上記第１と第２の微小幅矩形溝を形成する処理の後にそれぞれ、上記側壁保護膜を除去するステップをさらに含む。
さらに、上記シリコン基板装置の製造方法において、好ましくは、上記第１と第２のシリコン基板のうちの少なくとも一方であって、上記周波数変換素子に近接する位置において、上記周波数変換素子に対して所定の磁界を印加する超伝導磁石手段を挿入するための溝を形成するステップと、
上記超伝導磁石手段を挿入するための溝に超伝導磁石手段を設けるステップとをさらに含む。
またさらに、上記シリコン基板装置の製造方法において、上記第１のステップは、好ましくは、上記第２の微小矩形溝のうち、上記素子基板を設ける部分の溝幅が実質的に同一になるように、上記第２の微小矩形溝を形成する。とって代わって、上記第１のステップは、好ましくは、上記第２の微小矩形溝のうち、上記素子基板の両端の溝幅が、上記素子基板を設ける部分の長手方向の長さにおいて大部分を占有する部分の溝幅と実質的に同一となるように上記第２の微小矩形溝を形成する。
またさらに、上記シリコン基板装置の製造方法において、上記周波数変換素子は、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ（Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−Ｉｎｓｕｌａｔｏｒ−Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ）素子である。
第３の発明に係るシリコン基板装置の製造方法は、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて、シリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交し、上記第１の微小矩形溝の深さと異なる深さを有しかつ矩形断面を有する第２の微小幅矩形溝とを形成するステップを含むことを特徴とする。
上記シリコン基板装置の製造方法において、上記ステップは、好ましくは、ドライエッチング法を用いて複数段階で上記第１と第２の微小幅矩形溝を形成するときに、上記第１と第２の微小幅矩形溝内の側壁に側壁保護膜を形成し、
各段階でのドライエッチング法を用いた上記第１と第２の微小幅矩形溝を形成する処理の後にそれぞれ、上記側壁保護膜を除去するステップをさらに含む。
【図面の簡単な説明】  図１は本発明の一実施形態に係る、高周波電波望遠鏡用ＳＩＳミキサ装置の構造を示す分解斜視図である。
図２は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１の処理工程を示す縦断面図である。
図３は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第２の処理工程を示す縦断面図である。
図４は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第３の処理工程を示す縦断面図である。
図５は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第４の処理工程を示す縦断面図である。
図６は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第５の処理工程を示す縦断面図である。
図７は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第６の処理工程を示す縦断面図である。
図８は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第７の処理工程を示す縦断面図である。
図９は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第８の処理工程を示す縦断面図である。
図１０は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第９の処理工程を示す縦断面図である。
図１１は図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１０の処理工程を示す縦断面図である。
図１２は比較例に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１の処理工程を示す縦断面図である。
図１３は比較例に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第２の処理工程を示す縦断面図である。
図１４は比較例に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第３の処理工程を示す縦断面図である。
図１５は本実施形態に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１の処理工程を示す縦断面図である。
図１６は本実施形態に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第２の処理工程を示す縦断面図である。
図１７は本実施形態に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第３の処理工程を示す縦断面図である。
図１８は本実施形態に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第４の処理工程を示す縦断面図である。
図１９は，図１２乃至図１４の比較例に係る処理工程を用いたときの、図１の矩形導波管用微小幅矩形溝１２と、ＳＩＳ素子基板挿入用微小幅矩形溝１３の第１の部分１３ａとの交差部分を示す走査型電子顕微鏡写真を示す図である。
図２０は、図１５乃至図１８の実施形態に係る処理工程を用いたときの、図１の矩形導波管用微小幅矩形溝１２と、ＳＩＳ素子基板挿入用微小幅矩形溝１３の第１の部分１３ａとの交差部分を示す走査型電子顕微鏡写真を示す図である。
図２１は図１のシリコン基板４の詳細を示す斜視図である。
図２２は図２１のシリコン基板４におけるＢ−Ｂ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１の処理工程を示す縦断面図である。
図２３は図２１のシリコン基板４におけるＢ−Ｂ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第２の処理工程を示す縦断面図である。
図２４は図２１のシリコン基板４におけるＢ−Ｂ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第３の処理工程を示す縦断面図である。
図２５は図２１のシリコン基板４におけるＢ−Ｂ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第４の処理工程を示す縦断面図である。
図２６は比較例に係る図１のＢ−Ｂ’線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図である。
図２７は図２６のＥ−Ｅ’線に沿った縦断面図である。
図２８は本実施形態の第１の実施例に係る図１のＢ−Ｂ線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図である。
図２９は図２８のＦ−Ｆ’線に沿った縦断面図である。
図３０は本実施形態の第２の実施例に係る図１のＢ−Ｂ線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図である。
図３１は図３０のＧ−Ｇ’線に沿った縦断面図である。
【発明を実施するための最良の形態】  以下、図面を参照して本発明に係る実施形態について説明する。
図１は、本発明の一実施形態に係る、高周波電波望遠鏡用ＳＩＳミキサ装置の構造を示す分解斜視図である。このＳＩＳミキサ装置は、例えば４Ｋ以下の極低温に冷却された部屋に載置され、例えば５００ＧＨｚ帯の電波を受信して周波数変換する装置であって、電気絶縁体を１対の超伝導体で挟設してなる構造を有するトンネル接合素子であるＳＩＳ素子６と、それに接続されフィルタ回路を構成する導体パターン６３とを形成してなるＳＩＳ素子基板６０を、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセス法に係るドライエッチング法より加工された１対のシリコン基板１，４により挟設してこれら１対のシリコン基板１，４を貼り合わせることにより、１対の矩形導波管用微小幅矩形溝１２，４２からなり高周波受信信号と局部発振信号とを伝搬する矩形導波管１００と、上記矩形導波管用微小幅矩形溝（以下、微小幅矩形溝という。）１２，４２と実質的に直交しかつそれの深さよりも浅い深さを有し上記ＳＩＳ素子基板６０を載置するためのＳＩＳ素子挿入用微小幅矩形溝（以下、微小幅矩形溝という。）１３とを形成したことを特徴としている。
図１のシリコン基板１において、矩形導波管１００の一方を構成する矩形断面の微小幅矩形溝１２と、上記微小幅矩形溝１２と直交しその深さｈ１よりも浅い深さｈ２，ｈ３を有する矩形断面の微小幅矩形溝１３と、所定の長さを有するバックショート部１７と、これらの溝等の周囲に形成される周囲凹部１４ａ，１４ｂ，１４ｃと、シリコン基板４と貼り合わせるときの基準位置として用いる貼り合わせ用マーク１５，１６が形成されている。ここで、微小幅矩形溝１２とバックショート部１７とは微小幅ｗ１を有し、微小幅矩形溝１３はＳＩＳ素子基板６０を載置する第１の部分１３ａと、接地導線６２により接地する第２の部分１３ｂとから構成され、第１の部分１３ａは微小幅ｗ２及び深さｈ２（＜ｈ１）を有し、第２の部分は微小幅ｗ３（＞ｗ２）及び深さｈ３（＞ｈ２）を有する。また、貼り合わせ用マーク１５，１６はそれぞれシリコン基板１の互いに対向しない２辺の側面縁端部において形成されている。さらに、微小幅矩形溝１２と周囲凹部１４ａとの間、微小幅矩形溝１２と周囲凹部１４ｂとの間、バックショート部１７と周囲凹部１４ｃとの間にそれぞれ、幅ｗ１０のシリコン壁部１８ａ，１８ｂ，１８ｃが形成されている。
ＳＩＳ素子基板６０には、その略中央部にＳＩＳ素子６が載置され、それを挟んで、幅広の導体パターンと、幅狭の導体パターンとが交互に形成されてなる導体パターン６３によりフィルタ回路が形成されている。ここで、ＳＩＳ素子基板６０は微小矩形溝１３上に載置され、その接地側の端部はシリコン基板１に接地導線６２を介してボンディング接続されて接地される一方、その信号出力側の端部は信号取り出し導線６１を介して中間周波信号増幅器（図示せず。）に接続される。当該ＳＩＳ素子基板６０はその上にインジュームシート（図示せず。）が載置されそれを介して、１対のシリコン基板１，４の貼り合わせ時に、詳細後述する他方のシリコン基板４により押さえられる。なお、本実施形態においては、ＳＩＳ素子６の中心からバックショート部１７の端面までの長さｄは高周波受信信号の管内波長がλｇであるときに実質的にλｇ／４の長さに設定され、これにより、矩形導波管１００を伝搬してきた高周波受信信号がＳＩＳ素子６に入射するとともに、当該ＳＩＳ素子６を通過してバックショート部１７に入射し、そのバックショート部１７の端面で反射し、再度ＳＩＳ素子６に最適な状態で戻される。すなわち、ＳＩＳ素子６には、実質的に最大の振幅の信号が入力されるように構成されている。
他方のシリコン基板４には、シリコン基板１の微小矩形溝１２と対向する位置に設けられシリコン基板１の微小矩形溝１２とともに矩形導波管１００を形成するための矩形断面の矩形導波管用微小幅矩形溝４２と、ＳＩＳ素子６に磁界を印加するための超伝導磁石のヨーク１４３ａ，１４３ｂをそれぞれ挿入するための超伝導磁石のヨーク挿入用溝４３ａ，４３ｂと、シリコン基板１の貼り合わせ用マーク１５，１６とそれぞれ対向する位置であってシリコン基板４の互いに対向しない２辺の側面縁端部に設けられた貼り合わせ用マーク４４，４５が形成されている。次いで、ＳＩＳ素子６を備えたＳＩＳ素子基板６０を微小幅矩形溝１３上に載置したシリコン基板１と、シリコン基板４は、各シリコン基板１，４にそれぞれ形成された、貼り合わせ用マーク１５と４４、１６と４５を合わせるように例えば接着剤で貼り合わせて固定し、これにより、微小幅矩形溝１２と微小幅矩形溝４２とで、微小幅矩形溝１３と直交する矩形導波管１００を形成する。その後、当該矩形導波管１００の入口にホーンアンテナ８が取り付けられて、ホーンアンテナ８により高周波受信信号を受信して矩形導波管１００に入射させる。また、局部発振信号を別の矩形導波管（図示せず。）を介して矩形導波管１００に入射させる。さらに、貼り合わせられたシリコン基板１，４のうちのシリコン基板４のヨーク挿入用溝４３ａ，４３ｂにそれぞれ、ＳＩＳ素子６に所定の磁界を印加する超伝導磁石のヨーク１４３ａ，１４３ｂを挿入して取り付けて、当該ＳＩＳミキサ装置を構成する。
なお、本発明者らが製作したＳＩＳミキサ装置の試作器では、ｗ１＝２０１μｍ、ｗ２＝２０１μｍ、ｗ３＝４０２μｍ、ｗ１０＝１７０μｍ、ｈ１＝２９０μｍ、ｈ２＝２０１μｍ、ｈ３＝２５０μｍ、ｈ４＝２９０μｍである。
以上のように構成されたＳＩＳミキサ装置において、例えば５００ＧＨｚ帯の電波の高周波受信信号をホーンアンテナ８を介して受信して矩形導波管１００を通過して伝搬させ、ＳＩＳ素子基板６０に搭載されたＳＩＳ素子６に入射するとともに、ＳＩＳ素子６を通過する高周波受信信号はバックショート部１７を介してその端面で反射され、ＳＩＳ素子６に戻される。一方、局部発振信号を別の矩形導波管（図示せず。）を介して矩形導波管１００に入射させ、ＳＩＳ素子６に入射させる。上述のように、極低温の４Ｋの温度で冷却されかつ超伝導磁石のヨーク１４３ａ，１４３ｂにより所定の磁界が印加されたＳＩＳ素子６は、入射される高周波受信信号と局部発信信号とを混合し、高周波受信信号の周波数を、例えば２ＧＨｚ帯の所定の中間周波数に周波数変換して、所定の中間周波信号を生成し、信号取り出し導線６１を介して外部の受信回路に出力される。
図２乃至図１１はそれぞれ図１のシリコン基板１のＡ−Ａ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１乃至第１０の処理工程を示す縦断面図である。図２乃至図１１を参照して、シリコン基板１の製造方法について以下に説明する。なお、図２乃至図１１において、シリコン基板１の上面をおもて面といい、シリコン基板１の下面を裏面という。
まず、図２に示すように、おもて面と裏面の両面にそれぞれ厚さ１．５μｍの熱酸化膜１１ａ，１１ｂが形成された厚さ６００μｍのシリコン基板１を用意する。次いで、図３に示すように、シリコン基板１のおもて面に、深い深さｈ１を有する溝１２と、後述するマイクロローディング効果で深さｈ１よりも若干深くなる溝１４ａ，１４ｂ，１４ｃを形成するための所定のマスクパターンを有するレジストマスク２を形成する。さらに、図４に示すように、レジストマスク２を用いて、ドライエッチング法の１種である電子サイクロトロン共鳴を用いた反応性イオンエッチング法（以下、ＥＣＲ−ＲＩＥ法という。）を用いて、厚さ１．５μｍの熱酸化膜１１ａをエッチングして除去する。そして、図５に示すように、図４の工程で用いたレジストマスク２を除去し、熱酸化膜１１ａが形成されたシリコン基板１のおもて面の全面上にレジスト３を塗布する。さらに、図６に示すように、図５の工程で形成されたレジスト３を写真製版することにより、
（ｉ）熱酸化膜１１ａとレジスト３が除去された、幅２０１μｍの微小幅矩形溝１２、微小矩形溝１２やバックショート部１７とλｇ／４の距離を置いて形成される、周囲凹部１４ａ，１４ｂ，１４ｃと、
（ｉｉ）レジスト３が除去された微小幅矩形溝１３や、貼り合わせ用マーク１５，１６が形成される部分と、
（ｉｉｉ）熱酸化膜１１ａとレジスト３があるその他の部分を残すためのエッチング用レジストマスク３が形成される。
次いで、図７に示すように、１段目のドライエッチング処理として、図６で形成されたレジストマスク３を用いて、半導体・ＭＥＭＳプロセスのドライエッチング法の１種であり、誘導結合型プラズマを活性源とし、エッチングと側壁保護を短周期で交互に行う反応性イオンエッチング法（以下、ＩＣＰ−ＲＩＥ法という。）を用いて、シリコン基板１をそのおもて面から深さ８９μｍだけ深堀エッチングし、ここで、微小幅矩形溝１２を含む各溝において側壁保護膜７が形成されている。なお、図７、図８及び図１０においては、微小幅矩形溝１２以外の溝における側壁保護膜７については図示を省略している。そして、図８に示すように、微小幅矩形溝１３と貼り合わせ用マーク１５、１６となる部分の熱酸化膜１１ａをＥＣＲ−ＲＩＥ法を用いて除去する。さらに、図９に示すようにレジストマスク３を除去し、さらに、１２０°Ｃ硫酸・過酸化水素の混合液での侵漬処理で、図７の工程のエッチング時の側壁保護膜７の除去を行う。
次いで、図１０に示すように、２段目のエッチング処理として熱酸化膜１１ａをマスクパターンとして、再度ＩＣＰ−ＲＩＥ法でシリコン基板１をそのおもて面から、さらに２０１μｍだけ深堀エッチングし、ここで、微小幅矩形溝１２を含む各溝において側壁保護膜７が形成されている。このとき、シリコン基板１の面内に深さの異なる微小幅を有する微小幅矩形溝１２，１３が形成されるとともに、貼り合わせ用マーク１５，１６が図１に示すように形成される。ここで、微小幅矩形溝１２は、図１に示すように、互いに直交する矩形導波管１００の片側であって、深さ２９０μｍ及び幅２０１μｍを有し、また、微小幅矩形溝１３は、深さ２０１μｍ及び幅２０１μｍの第１の部分１３ａと、深さ２５０μｍ及び幅４０２μｍの第２の部分１３ｂとを含む。さらに、図１に示すように、微小幅矩形溝１２と周囲凹部１４ａとの間、微小幅矩形溝１２と周囲凹部１４ｂとの間、バックショート部１７と周囲凹部１４ｃとの間にそれぞれ、λｇ／４である幅ｗ１０のシリコン壁部１８ａ，１８ｂ，１８ｃが形成されている。このシリコン壁部１８ａ，１８ｂ，１８ｃの各周囲凹部１４ａ，１４ｂ，１４ｃ側の面は、電気的等価回路で見た場合オープン面となる。また、微小幅矩形溝１２の右側端部であって、周囲凹部１４ｃとの境界部に形成された間にシリコン壁部１８ｃの左側に位置する部分にバックショート部１７も形成される。このバックショート部１７の長さ（微小幅矩形溝１２の長手方向）は後に載置されるＳＩＳ素子６の中心から、微小幅矩形溝１２の右側端部であってバックショート部１７の端部までの長さが実質的にλｇ／４となるように、バックショート部１７が形成される。
最後に、図１１に示すように、シリコン基板１の両面に形成された熱酸化膜１１ａ，１１ｂと、２段目のＩＣＰ−ＲＩＥ法を用いた、図１０の工程のエッチング時の側壁保護膜７の除去を行う。なお、図１１の工程まで終了した後、シリコン基板４は汚れ防止膜（図示せず。）を形成し、当該シリコン基板４を所定の形状に切断し、上記汚れ防止膜を除去した後、シリコン基板１のおもて面、裏面及び側面の全面に対して金が成膜され、シリコン基板１が完成する。なお、図１１の工程は、上記のシリコン基板１の切断後であってもよい。
シリコン基板１は、その面内に深さが異なりかつ互いに直交する微小幅溝１２，１３を有するわけであるが、本実施形態におけるこの直交する深さの異なる溝１２，１３の形成について、比較例と比較してさらに説明する。図１２乃至図１４はそれぞれ、比較例に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１乃至第３の処理工程を示す縦断面図である。
ところで、シリコン基板１の深堀にはエッチングと側壁保護を短周期で交互に行う反応性イオンエッチング技術であるＩＣＰ−ＲＩＥ法を用いて形成される。単に、シリコン基板１を多段エッチングし深さが異なりかつ互いに直交する微小幅溝を形成した場合を図１２乃至図１４に示す。ＩＣＰ−ＲＩＥ法を用いた処理において、側壁保護膜７とシリコン基板１のシリコンでは、エッチングレートが数十倍異なり側壁保護膜７の方が遅い。図１２に示すように、１段目の深堀エッチング工程時の側壁保護膜７が微小幅矩形溝１２，１３の交差部に残ったまま、図１３におけるレジスト３の除去工程の後、図１４の２段目のエッチング処理を行った場合、上記したエッチングレート差で微小幅矩形溝１２，１３の交差部に、突起状シリコンの残り９が出来てしまう。この状態でＳＩＳ素子６を微小幅矩形溝１３に実装した場合、突起状シリコンの残り９の凸部があるので、ＳＩＳ素子６を搭載するＳＩＳ素子基板６０において破損部６３の不良が生じる。
以上の比較例における問題点を解決するために、本実施形態に係る処理を行う。図１５乃至図１８はそれぞれ本実施形態に係る、図１のシリコン基板１のＤ−Ｄ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１乃至第４の処理工程を示す縦断面図である。すなわち、図１５乃至図１８に示す本実施形態においては、比較例に係る図１３の工程と図１４の工程との間に（すなわち、本実施形態に係る図１６の工程と図１８の工程のとの間に）、ＩＣＰ−ＲＩＥ法を用いたシリコンエッチング時に溝側壁に形成された側壁保護膜７を除去する工程を付加している。このため、図１８に示すように、２段目のシリコン基板１の深堀エッチング工程を行っても、矩形導波管用微小幅矩形溝１２と、ＳＩＳ素子挿入用微小幅矩形溝１３の第１の部分１３ａの交差部に、突起状シリコンの残り９は発生せず、ＳＩＳ素子６を搭載したＳＩＳ素子基板６０を実装しても破損等の不良を生じさせない。
本発明者らの実験においては、側壁保護膜７の除去方法として、１２０°Ｃの硫酸と過酸化水素の混合液に５分間シリコン基板１を浸漬する浸漬処理で行ったが、シリコン基板１にダメージを与えない他の側壁保護膜７の除去方法であってもよく、例えば、Ｏ２プラズマを用いたドライプロセスによる除去処理等であってもよい。さらに、２段目のシリコン基板１の深堀エッチング処理を非常に長い時間行わなくてはいけない場合、エッチングの途中に上記側壁保護膜７の除去工程を挿入することがより好ましい。
このように多段階のドライエッチング法で深さが異なりかつ交差する微小幅矩形溝１２，１３を形成する時、各段階のエッチング間に前段のエッチング時の側壁保護膜７を除去する工程を設けたことにより、微小幅矩形溝１２，１３が交差する箇所で前段のエッチング時の側壁保護膜７と、シリコン基板１のエッチングレート差により発生する突起状シリコンの残り９による不良を無くすことができるという特有の効果がある。
図１９は，図１２乃至図１４の比較例に係る処理工程を用いたときの、図１の矩形導波管用微小幅矩形溝１２と、ＳＩＳ素子基板挿入用微小幅矩形溝１３の第１の部分１３ａとの交差部分を示す走査型電子顕微鏡写真を示す図であり、図２０は、図１５乃至図１８の実施形態に係る処理工程を用いたときの、図１の矩形導波管用微小幅矩形溝１２と、ＳＩＳ素子基板挿入用微小幅矩形溝１３の第１の部分１３ａとの交差部分を示す走査型電子顕微鏡写真を示す図である。比較例を示す図１９から明らかなように、上記交差部分において大量の突起状シリコンの残り９が存在している。しかしながら、実施形態を示す図２０から明らかなように、上記交差部分において突起状シリコンの残り９がほとんど存在せず、きれいな微小幅矩形溝１２，１３を形成している。
図２１は図１のシリコン基板４の詳細を示す斜視図であり、図２２乃至図２５はそれぞれ、図２１のシリコン基板４におけるＢ−Ｂ’線に沿った、半導体・ＭＥＭＳプロセスを用いた第１乃至第４の処理工程を示す縦断面図である。図２１乃至図２５を参照して、シリコン基板４の製造方法について以下に説明する。なお、図２１は図１のシリコン基板４をその上面を下面にしかつ下面を上面にするように回転された図であるが、図２１乃至図２５においてシリコン基板４の上面をおもて面といい、その下面を裏面という。
図２２に示すように、おもて面に厚さ１．５μｍの熱酸化膜４１ａが形成され、裏面に厚さ１．５μｍの熱酸化膜４１ｂが形成された厚さ６００μｍのシリコン基板４を用意し、次いで、図２３に示すように、シリコン基板４のおもて面上にレジストマスク５を写真製版した後、このレジストマスク５を用いてＥＣＲ−ＲＩＥ法で熱酸化膜４１ａを厚さ１．５μｍだけエッチングし、熱酸化膜４１ａ及びレジストマスク５からなる積層マスクが形成される。さらに、図２４に示すように、図２３の工程で作成された熱酸化膜４１ａ及びレジストマスク５からなる積層マスクを用いて、ＩＣＰ−ＲＩＥ法でシリコン基板４をそのおもて面から２９０μｍだけ深堀エッチングし、幅２０１μｍの矩形導波管用微小幅矩形溝４２と、ＳＩＳ素子６に磁界を印加するための超伝導磁石のヨークを挿入するヨーク挿入用溝４３ａ，４３ｂと、貼り合わせ用マーク４４，４５が形成される。ここで、上記ＩＣＰ−ＲＩＥ法による深堀エッチング処理においては、微小幅矩形溝４２を含む各溝の側壁に側壁保護膜７ａが形成されている。なお、図２４においては、微小幅矩形溝４２以外の溝における側壁保護膜７ａについては図示を省略している。また、ヨーク挿入用溝４３ａ，４３ｂは、図１に示すように、微小幅矩形溝４２の右側端部近傍であってシリコン基板１との組み合わせ時にＳＩＳ素子基板６０を載置したときのＳＩＳ素子に対して近接するような位置に形成される。さらに、貼り合わせ用マーク４４，４５は、図１に示すように、シリコン基板１の貼り合わせ用マーク１５，１６とそれぞれ対向する位置であってシリコン基板４の互いに対向しない２辺の側面縁端部に形成される。そして、図２５に示すように、レジストマスク５と、熱酸化膜４１ａ，４１ｂと、ＩＣＰ−ＲＩＥ法によるシリコン深堀エッチング時の側壁保護膜７ａの除去を行う。
さらに、図２５の工程までの処理が終了した後、シリコン基板４は所定の汚れ防止膜（図示せず。）を施して、当該シリコン基板４を所定の形状に切断し、汚れ防止膜を除去する。最後に、シリコン４のおもて面、裏面及び側面の全面に金が成膜され、シリコン基板４が完成する。なお、図２５の工程の処理は上記のシリコン基板４の切断後であってもよい。
以上の実施形態において、シリコン基板１及びシリコン基板４として、それらの両面に厚さ１．５μｍの熱酸化膜１１ａ，１１ｂ，４１ａ，４１ｂが形成されているシリコン基板を使用したが、本発明はこれに限らず、この熱酸化膜１１ａ，１１ｂ，４１ａ，４１ｂの厚さは、シリコンの微小幅矩形溝の深さとエッチングレート、レジストの厚さ等など総てを鑑みて設定することが好ましい。
以上の実施形態においては、高周波電波望遠鏡用ＳＩＳミキサ装置のブロックとして、１対のシリコン基板１，４を用い、半導体・ＭＥＭＳプロセスのＩＣＰ−ＲＩＥ法を用いて、一方のシリコン基板１に互いに深さの異なる矩形導波管用微小幅矩形溝１２と、それと直交するＳＩＳ素子挿入用微小幅矩形溝１３を、両微小矩形溝１２，１３が互いに交差する箇所の突起状シリコンの残り９を無くした上で、貼り合わせ用マーク１５，１６を用いて、貼り合わせ用マーク４４，４５が形成されたシリコン基板４と例えば接着剤等を用いて貼り合わせて一体形成し、ＳＩＳミキサ装置のためのシリコン基板装置を完成する。このように互いに交差する深さの異なる壁面がほぼ垂直な微小幅矩形溝１２，１３を、シリコン基板１に、半導体・ＭＥＭＳプロセスのドライエッチング法であるＩＣＰ−ＲＩＥ法を用いて形成することにより、両者の微小幅矩形溝１２，１３の形成精度や交差精度を機械加工に比べて著しく向上させることができる。
さらに、張り合わされる他方のシリコン基板４にも同様に壁面がほぼ垂直な微小幅矩形溝４２と、貼り合わせ用マーク４４，４５が同時に形成されている。シリコン基板１及び４を貼り合わせることで、それぞれ矩形断面を有する微小幅矩形溝１２と微小幅矩形溝４２とを互いに対向している状態で矩形導波管１００を構成することができる。ここで、微小幅矩形溝１２，４２においては、それらの溝の壁面はほぼ垂直な矩形を有するように形成することができるので、実質的に断面が矩形であり、従来技術に比較してきわめて高い伝送効率を有する矩形導波管１００を形成することができる。また、微小幅矩形溝１３内においてＳＩＳ素子基板６０を載置する場合においても、その載置精度を従来技術に比較して高くすることができる。さらに、１対のシリコン基板１，４は、微小幅矩形溝１２，１３，４２の形成時に形成された貼り合わせ用マーク１５，１６及び４４，４５を用いて互いに所定の位置で微小幅矩形溝１２と微小幅矩形溝４２とが正確に対向するように張り合わせることができ、貼り合わせ精度が向上する。これにより、進行波及び反射波を所定の位相関係でＳＩＳ素子６に入射させることができ、ＳＩＳ素子６の周波数変換効率を従来技術に比較して高くすることができる。それ故、当該ＳＩＳミキサ装置の高周波受信信号の受信感度を高めることができ、信頼性を大幅に向上させることができる。
さらに、各シリコン基板１，４を半導体・ＭＥＭＳプロセスのドライエッチング法の処理により、一括形成することができるので、従来技術に比較して生産性を大幅に向上させることができ、量産可能なＳＩＳミクサ装置を提供することができる。
また、シリコン基板４には、シリコン基板１の微小幅矩形溝１３の第１の部分１３ａに収容される、ＳＩＳ素子基板６０に搭載されたＳＩＳ素子６に対して磁界を印加するための超伝導磁石のヨーク１４３ａ，１４３ｂを挿入するためのヨーク挿入用溝４３ａ，４３ｂが形成されている。ここで、ヨーク挿入用溝４３ａ，４３ｂは、ＳＩＳ素子基板６０に搭載されたＳＩＳ素子６に対してきわめて近接した位置に形成されている。この構造により、超伝導磁石のヨーク１４３ａ，１４３ｂからＳＩＳ素子６に対してきわめて効率良く磁界を印加でき、これにより、超伝導磁石を従来技術に比較して小型・軽量化することができ、しかも省消費電力化できる。
このヨーク挿入用溝４３ａ，４３ｂの配置位置の効果について以下に具体的な実施例を参照して説明する。超伝導磁石のヨーク１４３ａ，１４３ｂの先端と、挿入されたＳＩＳ素子６の中心までの距離は０．６ｍｍに設定され、ＳＩＳ素子６のジョセフソン効果を抑制するために余りある磁界の強さとして７９．６×１０６［Ａ／ｍ］を印加することができる。一方、従来技術での距離は数ｍｍ程度あり、これに比較すれば、本実施形態によれば、ＳＩＳ素子６にきわめて効率良くかつ必要な磁界を印加することができ、省消費電力化を行える。このために、超伝導磁石からの発熱による４Ｋの温度環境の変動を抑えることができ、超伝導磁石の小型化もできる。さらに、ＳＩＳ素子６の特性パラツキや仕様変更による必要な磁界の強さの変動に対して、少ない電流値の変化で簡単に適正な磁界の強さに対して対応することができる。その上、超伝導磁石からの発熱による４Ｋの温度環境の変動を抑えるために、磁界を得る手段として永久磁石を用いたミクサ装置では、ＳＩＳ素子６の特性バラツキに合った最適な磁界の強さを与えるために、永久磁石を出し入れし、磁界の強さを変化させる機構（図示せず。）が必須であるが、本実施形態に係る構成では、それも必要とせず、ミクサ装置の小型・軽量化を行うことができ、しかも部品点数を減らすことができるという特有の効果を有している。
さらに、図１において、ホーンアンテナ８より入射した高周波受信信号は、１対の微小幅矩形溝１２，４２で構成された矩形導波管１００を通過して伝搬した後、ＳＩＳ素子基板６０上のＳＩＳ素子６に入射するとともに、当該ＳＩＳ素子６を通過して、図上右側である後方のバックショート部１７に入射する。ここで、バックショート部１７は、この高周波受信信号をそのシリコン壁部１８ｃ側の端面で反射させて再度ＳＩＳ素子６に送りこむ。ＳＩＳ素子６の中心部と、バックショート部１７のシリコン壁部１８ｃ側の端面との間の距離を、λｇ／４に設定しているので、矩形導波管１２及びバックショート部１７においては、上記高周波受信信号の進行波と反射波で形成された定在波は実質的に最大の振幅の信号がＳＩＳ素子６に到達され、かつ高周波受信信号に対して最適なインピーダンスを有するように構成されている。
本実施形態に係るシリコン基板１においては、半導体・ＭＥＭＳプロセスのＩＣＰ−ＲＩＥ法を用いて、従来技術に比較して高い加工精度で、実質的に設計通りにバックショート部１７を形成することができ、従来技術のごとく、金属で作る矩形導波管に設けていたバックショート部の距離を最適化するためのチューニング機構を特に必要としない。これにより、複数の部品からなるバックショート部の組み立てを行う必要がなく、バックショート部の部品点数を大幅に減少させることができる。
さらに、シリコン基板１におけるＳＩＳ素子挿入用微小幅矩形溝１３の形成方法の詳細について以下に説明する。
ＳＩＳ素子挿入用微小幅矩形溝１３は、ＳＩＳ素子６が搭載されたＳＩＳ素子基板６０を収容する第１の部分１３ａと、ＳＩＳ素子基板６０の取り付け（ハンドリング）のために第１の部分１３ａの幅ｗ２よりも広い幅ｗ３を有する第２の部分１３ｂとから構成される。半導体・ＭＥＭＳプロセスのドライエッチング法であるＩＣＰ−ＲＩＥ法では、当該技術分野ではよく知れているように、マスクの開口幅が広い方がエッチング速度が速くなるマイクロローディング効果がある。ＳＩＳ素子基板６０を挿入するための微小幅矩形溝１３をエッチングにより形成した場合、第１の部分１３ａより広い幅を有する第２の部分１３ｂは第１の部分１３ａに比較して深く掘られ、両者間に段差を生じる。なお、実施例においては、各部分１３ａ，１３ｂの深さｈ２，ｈ３はそれぞれ２０１μｍ、２５０μｍである。
図２６は比較例に係る図１のＢ−Ｂ’線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図であり、図２７は図２６のＥ−Ｅ’線に沿った縦断面図である。すなわち、図２６及び図２７は、上述のマイクロローディング効果を考慮しなかった場合であり、接地導線６２のＳＩＳ素子６側のボンディング部６２ｂがＳＩＳ素子挿入矩形溝の１３ｂ部に位置した場合を示す。ＳＩＳ素子基板６０上に接地導線６２をボンディングする時、ＳＩＳ素子基板６０は片持ち状態となり、ＳＩＳ素子基板６０において破損６４を生じる。
図２８は本実施形態の第１の実施例に係る図１のＢ−Ｂ線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図であり、図２９は図２８のＦ−Ｆ’線に沿った縦断面図である。図２８に示すように、ＳＩＳ素子基板６０が収納されている微小幅矩形溝１３の第１の部分１３ａの全域（長手方向の領域）において、矩形導波管用微小幅矩形溝１２と交差する部分以外は、同一の幅ｗ２で形成する。これにより、微小幅矩形溝１３の第１の部分１３ａにおいて、矩形導波管用微小幅矩形溝１２と交差する部分以外は、同一の深さｈ２となる。すなわち、シリコンエッチング時の微小幅矩形溝１３のマイクロローディング効果の影響を無くし、ＳＩＳ素子基板６０を第１の部分１３ａのベンチ部に搭載したとき、ＳＩＳ素子基板６０が図２７に示すように片持ち状態になることを無くし、ＳＩＳ素子基板６０の実装及びワイヤボンディング時の破損をなくすことができ、当該装置の信頼性を向上できる。
図３０は本実施形態の第２の実施例に係る図１のＢ−Ｂ線に沿ったＳＩＳ素子基板６０付近の構造を示す平面図であり、図３１は図３０のＧ−Ｇ’線に沿った縦断面図である。図３０及び図３１に示すように、接地導線６２をボンディングするときの工具挿入溝１３ｃを、微小幅矩形溝１３の略中央部（第１の部分１３ａの左側端部から若干右側にずれた位置）に形成する。この工具挿入溝１３ｃは、微小幅矩形溝１３の第１の部分１３ａの幅ｗ２よりも広い幅を有しているが、ＳＩＳ素子基板６０の左側端部は、第１の部分１３ａの幅ｗ２と同じ幅の部分（第１の部分１３ａ内）上に載置されている。ここで、接地導線６２のＳＩＳ素子基板６０側のボンディング部６２ｂは、上記工具挿入溝１３ｃ上のＳＩＳ素子基板６０の上面に位置する。従って、図３１に示すように、ＳＩＳ素子基板６０を微小幅矩形溝１３の第１の部分１３ａのベンチ部に載置したとき、ＳＩＳ素子基板６０が片持ち状態になることを無くし、ＳＩＳ素子基板６０の実装及びワイヤボンディング時の破損をなくすことができ、当該装置の信頼性を向上できる。
以上の図２８乃至図３１に係る第１と第２の実施例においては、ＳＩＳ素子基板６０の左側端部における微小幅矩形溝１３の第１の部分１３ａの構造について述べたが、この構造を、ＳＩＳ素子基板６０の右側端部における微小幅矩形溝１３の第１の部分１３ａの構造に適用してもよい。すなわち、少なくとも、ＳＩＳ素子基板６０の両端部における微小幅矩形溝１３の第１の部分１３ａの溝幅は、第１の部分１３ａの長手方向の長さにおいて大部分を占有する部分の溝幅である第１の部分１３ａの溝幅ｗ２にすることが好ましい。
以上の実施形態においては、シリコン基板４において超伝導磁石のヨーク挿入用溝４３ａ，４３ｂを形成しているが、本発明はこれに限らず、シリコン基板１においてＳＩＳ素子６に対して近接する位置で超伝導磁石のヨーク挿入用溝４３ａ，４３ｂを形成してもよい。また、シリコン基板１及び４において、超伝導磁石のヨーク挿入用溝４３ａ，４３ｂを形成してもよい。
【産業上の利用の可能性】
以上詳述したように、第１の発明に係るシリコン基板装置によれば、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成してなる第１のシリコン基板と、
上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成してなる第２のシリコン基板と、
周波数変換素子を備え、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設けられた素子基板とを備え、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成する。
従って、高周波受信機の使用環境温度である極低温において使用することができ、従来技術に比較して高精度でかつ大量生産で矩形導波管を形成することができるシリコン基板装置を提供することができる。また、上記矩形導波管を高精度で形成することで、高周波受信信号を上記矩形導波管を介して上記周波数変換素子に伝送するときの伝送効率を、従来技術に比較して大幅に向上させることができ、これにより、当該シリコン基板装置を用いたミキサ装置において、高周波受信信号の受信感度を高めることができ、信頼性を大幅に向上させることができる。
また、第２の発明に係るシリコン基板装置の製造方法によれば、第１のシリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交しかつ矩形断面を有する第２の微小幅矩形溝とを形成する第１のステップと、
第２のシリコン基板において、上記第１の微小幅矩形溝に対向する位置に設けられた矩形断面を有する第３の微小幅矩形溝を形成する第２のステップと、
周波数変換素子を備えた素子基板を、上記周波数変換素子が上記第１と第２の微小幅矩形溝間の直交部分に位置するように上記第２の微小幅矩形溝内に設ける第３のステップと、
上記素子基板が設けられた上記第１のシリコン基板と、上記第２のシリコン基板とを、上記第１の微小矩形溝と上記第３の微小幅矩形溝とが互いに対向するように貼り合わせることにより、上記第１の微小矩形溝と上記第３の微小幅矩形溝とで構成され、高周波受信信号を伝搬させた後、上記周波数変換素子に入射させる矩形導波管を形成する第４のステップとを含む。
従って、高周波受信機の使用環境温度である極低温において使用することができ、従来技術に比較して高精度でかつ大量生産で矩形導波管を形成することができるシリコン基板装置の製造方法を提供することができる。また、上記矩形導波管を高精度で形成することで、高周波受信信号を上記矩形導波管を介して上記周波数変換素子に伝送するときの伝送効率を、従来技術に比較して大幅に向上させることができ、これにより、当該シリコン基板装置を用いたミキサ装置において、高周波受信信号の受信感度を高めることができ、信頼性を大幅に向上させることができる。
さらに、第３の発明に係るシリコン基板装置の製造方法によれば、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて、シリコン基板において、矩形断面を有する第１の微小幅矩形溝と、上記第１の微小幅矩形溝に実質的に直交し、上記第１の微小矩形溝の深さと異なる深さを有しかつ矩形断面を有する第２の微小幅矩形溝とを形成するステップを含む。
従って、このように互いに交差しかつ互いに異なる深さを有する第１と第２の微小矩形溝をシリコン基板に、半導体・ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスのドライエッチング法を用いて形成することにより、従来技術に比較して高い精度で、上記第１と第２の微小矩形溝を形成することができる。また、上記シリコン基板を一括形成できるので、従来技術に比較して生産性を大幅に向上できる。
上記第３の発明に係るシリコン基板装置の製造方法において、上記ステップは、好ましくは、ドライエッチング法を用いて複数段階で上記第１と第２の微小幅矩形溝を形成するときに、上記第１と第２の微小幅矩形溝内の側壁に側壁保護膜を形成し、各段階でのドライエッチング法を用いた上記第１と第２の微小幅矩形溝を形成する処理の後にそれぞれ、上記側壁保護膜を除去するステップをさらに含む。
従って、このように互いに交差しかつ互いに異なる深さを有する第１と第２の微小矩形溝の交差部分における突起状シリコンの残りを無くすことができ、当該シリコン基板の信頼性を、従来技術に比較して大幅に向上できる。
【図１】
2004023644.tif 000003
【図２】
2004023644.tif 000004
【図３】
2004023644.tif 000005
【図４】
2004023644.tif 000006
【図５】
2004023644.tif 000007
【図６】
2004023644.tif 000008
【図７】
2004023644.tif 000009
【図８】
2004023644.tif 000010
【図９】
2004023644.tif 000011
【図１０】
2004023644.tif 000012
【図１１】
2004023644.tif 000013
【図１２】
2004023644.tif 000014
【図１３】
2004023644.tif 000015
【図１４】
2004023644.tif 000016
【図１５】
2004023644.tif 000017
【図１６】
2004023644.tif 000018
【図１７】
2004023644.tif 000019
【図１８】
2004023644.tif 000020
【図１９】
2004023644.tif 000021
【図２０】
2004023644.tif 000022
【図２１】
2004023644.tif 000023
【図２２】
2004023644.tif 000024
【図２３】
2004023644.tif 000025
【図２４】
2004023644.tif 000026
【図２５】
2004023644.tif 000027
【図２６】
2004023644.tif 000028
【図２７】
2004023644.tif 000029
【図２８】
2004023644.tif 000030
【図２９】
2004023644.tif 000031
【図３０】
2004023644.tif 000032
【図３１】
2004023644.tif 000033
【国際調査報告】
2004023644.tif 000034
2004023644.tif 000035
2004023644.tif 000036
2004023644.tif 000037