(57)【特許請求の範囲】
【請求項１】
基板上方に一次元状又は二次元状に配設された多数の光電変換素子を有する固体撮像素子を備える撮像装置であって、
前記多数の光電変換素子が複数の光電変換素子群に分割され、
前記光電変換素子が、画素電極と、前記画素電極よりも上方に形成された対向電極と、前記対向電極と前記画素電極の間に配置された有機の光電変換材料で構成される光電変換層とからなり、
前記対向電極と前記光電変換層は、前記多数の光電変換素子で共通の一枚構成であり、
前記固体撮像素子は、前記基板と前記多数の光電変換素子との間に前記複数の光電変換素子群の各々に対応して設けられた半導体基板を備え、
前記半導体基板には、前記半導体基板に対応する前記光電変換素子群の各光電変換素子で発生した電荷に応じた信号を出力する信号出力部が形成されており、
前記半導体基板上には、前記半導体基板に対応する前記光電変換素子群の各光電変換素子の前記画素電極と電気的に接続された導電性部材からなるパッド部が設けられ、
前記パッド部に前記信号出力部が接続されており、
前記信号出力部を駆動するための駆動信号を発生する駆動信号発生手段と、
前記駆動信号発生手段によって発生された駆動信号を符号化する符号化手段とを備え、
前記基板が、前記駆動信号発生手段及び前記符号化手段が形成された回路基板であり、
前記固体撮像素子の前記複数の半導体基板の各々には、前記符号化手段から供給された駆動信号を復号化して、該復号化した駆動信号を、該各々の半導体基板に設けられた前記信号出力部に供給する復号化手段が含まれる撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記駆動信号発生手段が、１つの前記半導体基板に設けられた前記信号出力部を駆動するのに必要な数だけ前記駆動信号を発生するものであり、
前記符号化手段が、前記駆動信号を符号化した駆動信号を、前記固体撮像素子に含まれる全ての前記復号化手段に同時に供給するものである撮像装置。
【請求項３】
請求項１又は２記載の撮像装置であって、
前記固体撮像素子の前記復号化手段と前記回路基板の前記符号化手段との接続配線が前記半導体基板を貫通して設けられている撮像装置。
【請求項４】
請求項１〜３のいずれか１項記載の撮像装置であって、
前記固体撮像素子が、前記光電変換層の上方に設けられたモザイクカラーフィルタを備える撮像装置。
【請求項５】
請求項１〜３のいずれか１項記載の撮像装置であって、
前記光電変換層の上方に設けられたシンチレータを備える撮像装置。
【請求項６】
請求項１〜５のいずれか１項記載の撮像装置であって、
前記信号出力部が、前記パッド部に接続され、前記パッド部に接続された画素電極で捕集された電荷を信号に変換して出力するＭＯＳ回路を含んで構成されている撮像装置。
【請求項７】
請求項１〜５のいずれか１項記載の撮像装置であって、
前記信号出力部が、前記パッド部に接続された電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を読み出して転送する電荷転送素子と、前記電荷転送素子によって転送した電荷に応じた信号を出力する出力部とを含んで構成されている撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上方に一次元状又は二次元状に配設された多数の光電変換素子を有する固体撮像素子に関する。
【背景技術】
【０００２】
複写機やFAXのドキュメントスキャナには、読み取り幅を原稿幅と同寸法とし、原稿にほぼ密着して原稿を読み取る一次元イメージセンサ、いわゆる等倍密着型ラインセンサが多く使われている。等倍密着型ラインセンサは、原稿像をイメージセンサ上に縮小結像させる光学系が不要で、スキャナの小型化、ローコスト化が期待される。
【０００３】
しかしながら、シリコンウエハを用いた現状の半導体プロセスでは、ウエハサイズ（現在最大でも直径300mm）以上のサイズのイメージセンサを製造できず、複数のイメージセンサを繋ぎ合わせて用いられている。イメージセンサの繋ぎ合わせ法として、非特許文献１、２に示される如く、パッケージされた複数個のイメージセンサを画素を重複させて千鳥状に配列する方法やイメージセンサーチップ自身を繋ぎ合わす方法が提案されている。
【０００４】
しかし、現状の半導体プロセスで製造されるイメージセンサは、画素毎の感度バラツキや黒レベルバラツキがウエハ内でもウエハロット間でも存在し、複数のイメージセンサを繋ぎ合わせると、繋ぎ目での感度や黒レベルの特性バラツキが発生し、これにより、スキャンされた画像に筋状の固定パターンノイズが発生する。その為、この固定パターンノイズを抑圧するための信号処理回路が別途必要となる。
【０００５】
一方、非特許文献３の如く、シリコンウエハを用いた半導体プロセスではなく、フラットパネルディスプレイで用いられているa-Si（アモルファスシリコン）プロセスにより、繋ぎ目なく一度に大サイズのイメージセンサを製造することも提案されている。また、a-Siで大サイズイメージセンサを製造することは、ラインセンサのみならず、医療分野で使われる大サイズのＸ線センサにも、非特許文献４の如く、採用されている。
【０００６】
しかしながら、a-Siは、結晶シリコンであるシリコンウエハに比べて、電子正孔の移動度が低く、製造での電気特性バラツキ（特にVth）が大きい為、高感度、高速読出し、高S/Nのイメージセンサには適さない。
【０００７】
CCDやCMOSセンサは、単結晶シリコンで作られており、高感度、高速読み出しに優れているが、シリコンウエハを基板として製造する為、シリコンウエハの直径、現状最大でも12インチ（300mm）以上のセンサを製造することは不可能である。
【０００８】
一方、アモルファスシリコンを用いればディスプレイデバイスの製造で構築されたプロセスにより基板サイズの制約がなく大サイズのセンサが製造可能であるが、アモルファスシリコンは単結晶シリコンに比べて電子正孔の移動度が1/100以下である為、原理的に高速読み出しが望めない。
【０００９】
上記課題を克服して、高感度、高速読み出し、大サイズセンサを実現する方法として、CCDやMOSセンサを複数個繋ぎ合わせた繋ぎ合わせ型センサが提案され使われている（特許文献１〜４参照）。
【００１０】
【非特許文献１】テレビジョン学会技術報告,ED681,p49,1982
【非特許文献２】テレビジョン学会技術報告,ED812,p25,1984
【非特許文献３】「電子技術」,1989-7,p51-p56
【非特許文献４】「応用物理」,第73巻,第7号,p931-p934,2004
【特許文献１】特開２０００−２７８６０５号公報
【特許文献２】特開２００１−４２０４２号公報
【特許文献３】特開２００３−１６３７９６号公報
【特許文献４】特開２００３−１９８８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
繋ぎ合わせ型センサの課題は、その繋ぎ合わせ方法にある。
CCDやCMOSセンサは、配列された複数のフォトダイオードと各フォトダイオードに接続され順次信号電荷を読み出す信号読出し回路で構成されているが、フォトダイオード、信号読出し回路ともチップ端面ぎりぎりまでに形成することが出来ない（チップ端面の影響で性能が劣化するため）。したがって、繋ぎ合わせた結果を踏まえて、フォトダイオードを等間隔に配置することが出来ない。
【００１２】
その為、画像を分割する光学系を撮像レンズとイメージセンサの中間に挿入して分割撮像するか、複数の撮像素子をオーバーラップさせて平行に配置し信号処理で合成するかの何れかの方法が使われている。
【００１３】
また、CCDやCMOSセンサは製造上、１素子毎に特性、特に感度特性と黒レベルにバラツキが生じる。その為、たとえ機械的に高精度で配置出来たとしても、素子と素子の繋ぎ部分で感度差や黒レベル差が発生し固定パターンノイズとなる。固定パターンノイズは信号処理回路で抑制出来るが費用がかさむ。
【００１４】
以上の如く、繋ぎ合わせ型センサは、高感度、高速読み出しではあるが、繋ぎ合わせの為にコストがかさみ、撮像光学系が大型化するという欠点があった。また、エリアセンサの場合は、最低でも２方向、４枚以上のセンサーチップを４方向の端面で繋ぎ合わせる必要があるが、４方向の端面に画素を配置するのはほとんど不可能であった。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、固定パターンノイズ発生がなく、また、繋ぎ合わせの為の光学系も不要で、高感度、高速読み出し、大サイズ、ローコストを実現可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
（１）基板上方に一次元状又は二次元状に配設された多数の光電変換素子を有する固体撮像素子を備える撮像装置であって、前記多数の光電変換素子が複数の光電変換素子群に分割され、前記光電変換素子が、画素電極と、前記画素電極よりも上方に形成された対向電極と、前記対向電極と前記画素電極の間に配置された有機の光電変換材料で構成される光電変換層とからなり、前記対向電極と前記光電変換層は、前記多数の光電変換素子で共通の一枚構成であり、前記固体撮像素子は、前記基板と前記多数の光電変換素子との間に前記複数の光電変換素子群の各々に対応して設けられた半導体基板を備え、前記半導体基板には、前記半導体基板に対応する前記光電変換素子群の各光電変換素子で発生した電荷に応じた信号を出力する信号出力部が形成されており、前記半導体基板上には、前記半導体基板に対応する前記光電変換素子群の各光電変換素子の前記画素電極と電気的に接続された導電性部材からなるパッド部が設けられ、前記パッド部に前記信号出力部が接続されており、前記信号出力部を駆動するための駆動信号を発生する駆動信号発生手段と、前記駆動信号発生手段によって発生された駆動信号を符号化する符号化手段とを備え、前記基板が、前記駆動信号発生手段及び前記符号化手段が形成された回路基板であり、前記固体撮像素子の前記複数の半導体基板の各々には、前記符号化手段から供給された駆動信号を復号化して、該復号化した駆動信号を、該各々の半導体基板に設けられた前記信号出力部に供給する復号化手段が含まれる撮像装置。
（２）（１）記載の撮像装置であって、前記駆動信号発生手段が、１つの前記半導体基板に設けられた前記信号出力部を駆動するのに必要な数だけ前記駆動信号を発生するものであり、前記符号化手段が、前記駆動信号を符号化した駆動信号を、前記固体撮像素子に含まれる全ての前記復号化手段に同時に供給するものである撮像装置。
（３）（１）又は（２）記載の撮像装置であって、前記固体撮像素子の前記復号化手段と前記回路基板の前記符号化手段との接続配線が前記半導体基板を貫通して設けられている撮像装置。
（４）（１）〜（３）のいずれか１つに記載の撮像装置であって、前記固体撮像素子が、前記光電変換層の上方に設けられたモザイクカラーフィルタを備える撮像装置。
（５）（１）〜（３）のいずれか１つに記載の撮像装置であって、前記光電変換層の上方に設けられたシンチレータを備える撮像装置。
（６）（１）〜（５）のいずれか１つに記載の撮像装置であって、前記信号出力部が、前記パッド部に接続され、前記パッド部に接続された画素電極で捕集された電荷を信号に変換して出力するＭＯＳ回路を含んで構成されている撮像装置。
（７）（１）〜（５）のいずれか１つに記載の撮像装置であって、前記信号出力部が、前記パッド部に接続された電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を読み出して転送する電荷転送素子と、前記電荷転送素子によって転送した電荷に応じた信号を出力する出力部とを含んで構成されている撮像装置。
【発明の効果】
【００３１】
本発明によれば、固定パターンノイズ発生がなく、また、繋ぎ合わせの為の光学系も不要で、高感度、高速読み出し、大サイズ、ローコストを実現可能な固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態について図面を参照して説明する。
【００３３】
（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の概略構成を示す断面模式図である。図２は、図１に示す信号読み出し回路素子２の詳細構成を示す回路図である。図３は、図１に示す固体撮像素子の全体構成を示す模式図である。
図１に示す固体撮像素子１００は、回路基板１と、回路基板１上に図３に示すように一次元状に配設された複数の信号読み出し回路素子２と、複数の信号読み出し回路素子２上に形成された光電変換部４とを備える。
【００３４】
光電変換部４は、一次元状に配列された多数の画素電極４１と、多数の画素電極４１上に形成された１枚構成の光電変換層４２と、光電変換層４２上に形成された１枚構成の対向電極４３と、対向電極４３上に形成された保護層４４とを備える。
【００３５】
光電変換層４２は、入射光のうちの特定の波長域の光を吸収して、この光に応じた電荷を発生する有機又は無機の光電変換材料で構成されている。有機の光電変換材料を用いる場合には、例えば、緑色の波長域の光を吸収するキナクリドンを用いることができる。光電変換層４２として、セレンを主成分とする光電変換材料を採用した場合には、光電変換層４２においてＸ線を検出することができ、Ｘ線センサを実現することができる。
【００３６】
画素電極４１は、導電性材料で構成されていればどのような材料を用いても良い。対向電極４３は、光電変換層４２に入射光を入射させる必要があるため、入射光のうちの少なくとも光電変換層４２で吸収する波長域の光を透過することのできる材料（例えばＩＴＯ）で構成されている。対向電極４３には、所定のバイアス電圧が印加されるようになっており、このバイアス電圧が印加されることにより、画素電極４１及び対向電極４３間にバイアス電圧が印加され、光電変換層４２で発生した電荷（電子、正孔）のうちの例えば電子が画素電極４１に移動して、ここで捕集されるようになっている。
【００３７】
画素電極４１と、対向電極４３のうちの該画素電極４１と重なる部分と、光電変換層４２のうちの該画素電極４１と重なる部分とにより、１つの光電変換素子が構成されている。図１に示す固体撮像素子は、この光電変換素子を多数有している。この多数の光電変換素子は、複数の光電変換素子群に分割されており、この複数の光電変換素子群の各々に対応して信号読み出し回路素子２が設けられている。
【００３８】
尚、一対の電極と、これらに挟まれる光電変換層とを有する光電変換素子の構成としては、アモルファスシリコンのショットキー型又はＰＩＮ型又はＭＩＳ(Metal Insulator Semiconductor)型のフォトダイオード構造を採用することもできる。
【００３９】
保護層４４は、多数の光電変換素子を保護するための層であり、入射光を透過することが可能な絶縁材料で構成されている。
【００４０】
図１及び図２に示すように、信号読み出し回路素子２は、結晶シリコンやポリシリコン等の半導体基板２０と、パッド部２２と、絶縁層２３と、走査回路２９と、コントローラ３０と、ＭＯＳ回路２１、ＣＤＳ２７、トランジスタ２８、Ａ／Ｄ変換器３１、抵抗３２、信号線２４、リセット線２５、及び行選択線２６を含む信号出力部とを備える。
【００４１】
ＭＯＳ回路２１とパッド部２２は、それぞれ、信号読み出し回路素子２に対応する光電変換素子群に含まれる各光電変換素子の画素電極４１に対応して設けられている。
【００４２】
パッド部２２は、対応する画素電極４１と、該画素電極４１に対応するＭＯＳ回路２１の入力端子とを電気的に接続するものであり、導電性材料で構成されている。
【００４３】
図２に示すように、ＭＯＳ回路２１は、画素電極４１で捕集された電荷をリセットするためのリセットトランジスタ２１ａと、該電荷を電荷量に応じた信号に変換して出力する出力トランジスタ２１ｂと、出力トランジスタ２１ｂからの出力信号を信号線２４に選択的に出力する行選択トランジスタ２１ｃとを含む公知の３トランジスタ構成となっている。
【００４４】
リセットトランジスタ２１ａのゲートにはリセット線２５を介して走査回路２９が接続されている。行選択トランジスタ２１ｃのゲートには行選択線２６を介して走査回路２９が接続されている。行選択トランジスタ２１ｃの出力端子には信号線２４が接続されている。ＭＯＳ回路２１は、走査回路２９から行選択線２６を介して行選択信号が供給されると、対応する画素電極４１に捕集された電荷に応じた信号が行選択トランジスタ２１ｃから信号線２４に出力され、信号の出力後、リセット線２５を介してリセット信号が供給されると、リセットトランジスタ２１ａによって画素電極４１で捕集されていた電荷がリセットされる。走査回路２９は、行選択信号を各ＭＯＳ回路２１に順次供給していくことで、全てのＭＯＳ回路２１から信号を出力させる。
【００４５】
コントローラ３０は、走査回路２９を制御するものであり、固体撮像素子１００を搭載する撮像装置を統括制御するシステム制御部によって制御される。
【００４６】
ＣＤＳ２７は、信号線２４に出力された信号に相関二重サンプリング処理を行ってノイズ除去を行う回路である。Ａ／Ｄ変換器３１は、ＣＤＳ２７からの出力信号をデジタル信号に変換する。
【００４７】
このように、信号出力部は、公知のＣＭＯＳプロセスによって、半導体基板２０内及び半導体基板２０上に形成されている。パッド部２２は、信号出力部が形成された半導体基板２０上に形成されている。絶縁層２３は、パッド部２２の表面以外を絶縁するためのものである。
【００４８】
回路基板１には、信号読み出し回路素子２から出力されたデジタル信号を一時記憶するメモリや、メモリに記憶されたデジタル信号にデジタル信号処理を行って画像データを生成するデジタル信号処理回路や、該画像データの圧縮伸張を行う圧縮伸張回路や、上記システム制御部等の撮像装置の構成要素が形成されている。信号読み出し回路素子２の出力端子と、回路基板１の入力端子との接続は、半導体基板２０を貫通する貫通配線５０によって行われている。
【００４９】
画素電極４１は、対応するパッド部２２上に形成されており、その平面積は、パッド部２２の平面積よりも十分に大きくなっている。これにより、製造工程時における画素電極４１とパッド部２２との位置ずれを許容することができる。又、画素電極４１は、複数の信号読み出し回路素子２の上に等間隔で配列されている。
【００５０】
以上のように構成された固体撮像素子１００の動作を説明する。
露光期間が終了すると、各光電変換素子群の光電変換素子で発生した信号が、その光電変換素子群に対応する信号読み出し回路素子２から出力され、この信号が回路基板１のメモリに記憶される。メモリへの信号の書き込みを並列処理することができる構成を採用すれば、信号読み出し回路素子２からの信号の読み出しは、全ての信号読み出し回路素子２で同時に行うことが可能である。並列処理ができない構成の場合には、各信号読み出し回路素子２からの信号の読み出しはタイミングをずらして行われる。
【００５１】
固体撮像素子１００に含まれる多数の光電変換素子からの全信号がメモリに記憶されると、この信号から該多数の光電変換素子と同じ数の解像度の画像データが生成され、記録メディアに記録される。
【００５２】
以上のように構成された固体撮像素子１００の製造方法を説明する。
まず、回路基板１にデジタル信号処理回路等の必要な回路を形成する。次に、半導体基板２０に公知のＣＭＯＳプロセスによって信号出力部と走査回路２９とコントローラ３０と貫通配線５０を形成し、これらの上にパッド部２２を形成し、パッド部２２の上に絶縁材料を成膜し、これをパッド部２２が露出するまで平坦化して絶縁層２３を形成して、信号読み出し回路素子２を作成する。信号読み出し回路素子２を複数作成した後、複数の信号読み出し回路素子２を、パッド部２２が一直線状になるように、また、パッド部２２の高さが一定となるように、回路基板１上に実装する（図４（ａ））。このとき、回路基板１の回路と貫通配線５０との接続も行う。信号読み出し回路素子２の実装後、複数の信号読み出し回路素子２を、接着剤等で回路基板１に固着する。
【００５３】
次に、パッド部２２及び絶縁層２３上に導電性材料を成膜し、これをパターニングしてパッド部２２上に等間隔で画素電極４１を形成する。画素電極４１の平面積はパッド部２２の平面積よりも十分に大きいため、パッド部２２の形成位置にばらつきがあっても、画素電極４１を等間隔に形成することができ、光電変換素子の配列ピッチを一定にすることができる。
【００５４】
次に、画素電極４１上に絶縁材料を成膜し、これを画素電極４１が露出するまで平坦化して、画素電極４１同士の隙間に絶縁層５１を形成する（図４（ｂ））。尚、パッド部２２及び絶縁層２３上に絶縁材料を成膜した後、フォトリソ技術により、画素電極４１同士の隙間が存在すべき領域のみに該絶縁材料を残し、その後、導電性材料を成膜し、ＣＭＰによって平坦化することで、画素電極４１と絶縁層５１を形成することも可能である。
【００５５】
次に、画素電極４１及び絶縁層５１上に、複数の半導体基板２０上に渡って光電変換材料を成膜して、複数の半導体基板２０の上方に１枚構成の光電変換層４２を形成する。次に、光電変換層４２上にＩＴＯを成膜して１枚構成の対向電極４３を形成し、この上に透明樹脂等を成膜して保護層４４を形成し（図４（ｃ））、図１に示す素子を得る。
【００５６】
以上のように、画素電極４１については、信号読み出し回路素子２に比べると遥かに加工精度が低くてよく、又、パッド部２２との位置合わせ精度も低くて良い。又、光電変換部４の画素電極４１よりも上の構成要素は、材料の成膜処理のみで形成することができる。したがって、光電変換部４の形成には、アモルファスシリコンセンサに用いられているプロセスを採用することができ、大サイズの光電変換部４を作成することができる。又、大サイズの光電変換部４から信号を読み出す手段を、シリコンウエハやポリシリコンウエハを用いて形成した信号読み出し回路素子２を複数繋ぎ合わせることで実現しているため、製造での電気特性バラツキを少なくすることができる。
【００５７】
このように、固体撮像素子１００によれば、繋ぎ目なく大サイズの光電変換部を作成することができ、又、大サイズの光電変換部から得られる信号を、半導体基板を利用した信号読み出し回路素子２で読み出すことができるため、繋ぎ合わせに起因した固定パターンノイズの発生がなく、又、繋ぎ合わせのための光学系も不要な、高感度、高速読み出し、大サイズ、ローコストなラインセンサを提供することができる。
【００５８】
又、固体撮像素子１００によれば、信号読み出し回路素子２と回路基板１との接続を、半導体基板２０を貫通する貫通配線によって行っているため、この接続のための配線を半導体基板２０の表面に形成する必要がなく、信号読み出し回路素子２の構成要素の配置レイアウトの自由度を向上させることができ、多数の光電変換素子を一定のピッチで配置することが容易となる。
【００５９】
尚、図１において、光電変換層４２の上方、例えば対向電極４３と保護層４４との間に、多数の光電変換素子毎に分割されたモザイクカラーフィルタ（例えば、赤色を透過するカラーフィルタ、緑色を透過するカラーフィルタ、青色を透過するカラーフィルタの３種類をモザイク状に並べたもの）を設け、光電変換層４２を可視域の光を吸収してこれに応じた電荷を発生する材料で構成することで、カラー撮像を行うことが可能となる。
【００６０】
又、図１において、光電変換層４２の上方、例えば対向電極４３と保護層４４との間にシンチレータを設け、光電変換層４２を、Ｘ線を吸収してこれに応じた電荷を発生する材料で構成することで、Ｘ線撮像を行うことが可能となる。
【００６１】
又、固体撮像素子１００の信号出力部の構成は、上述した以外に、パッド部２２に接続された電荷蓄積部と、電荷蓄積部に蓄積された電荷を読み出して転送する電荷転送素子（ＣＣＤ）と、電荷転送素子によって転送した電荷に応じた信号を出力する出力部とを含むＣＣＤ回路で構成しても良い。
【００６２】
又、以上の説明では、信号読み出し回路素子２と回路基板１との接続を、半導体基板２０を貫通する貫通配線によって行うものとしたが、信号読み出し回路素子２の空いた領域に信号出力部に接続されたパッドを設け、このパッドと回路基板１とを配線で接続するようにしても良い。
【００６３】
又、以上の説明では、図４（ａ）に示す状態から、画素電極４１、光電変換層４２、対向電極４３、及び保護層４４を順番に積層して形成していくものとしたが、図４（ａ）に示す状態の素子と、図４（ｃ）の画素電極４１よりも上の素子とを別々に形成しておき、これらの素子を貼り合わせることで、図４（ｃ）に示す素子を作成することも可能である。
【００６４】
（第二実施形態）
第二実施形態で説明する固体撮像素子は、第一実施形態で説明した固体撮像素子１００の信号読み出し回路素子２の配列を一次元状から二次元状に変更し、各信号読み出し回路素子２に対応する光電変換素子の配列を一次元状から二次元状に変更し、この変更に伴い、各信号読み出し回路素子２の構成と、回路基板１の構成を変更したものとなっている。
【００６５】
図５は、本発明の第二実施形態である固体撮像素子２００の全体構成を示す模式図である。図６は、本発明の第二実施形態である固体撮像素子２００の平面模式図である。図７は、図６に示す信号読み出し回路素子２の詳細構成を示した回路図である。固体撮像素子２００の断面模式図は図１と同様である。
【００６６】
固体撮像素子２００は、回路基板１と、回路基板１上に図５に示すように二次元状に配設された４つ以上の信号読み出し回路素子２（ここでは４つとする）と、信号読み出し回路素子２上に形成された光電変換部４とを備える。各信号読み出し回路素子２の上に形成された光電変換素子は、全体として二次元状に配列されており、これにより、エリアセンサが構成される。以下では、各信号読み出し回路素子２の上にこの信号読み出し回路素子２に対応して形成された光電変換素子の数を、例えば（縦３０００×横３０００）個とする。つまり、固体撮像素子２００は、３６００万画素の画像を得ることができるものとなっている。
【００６７】
信号読み出し回路素子２は、対応する光電変換素子群の各光電変換素子の画素電極４１に対応する３０００個のパッド部２２と、３０００個のパッド部２２の各々に接続された３０００個のＭＯＳ回路２１とを備える。
【００６８】
水平方向に並ぶ３０００個のＭＯＳ回路２１からなるＭＯＳ回路行には、行選択線２６及びリセット線２５が対応して設けられている。ＭＯＳ回路行の各行選択トランジスタ２１ｃのゲートには行選択線２６が接続され、ＭＯＳ回路行の各リセットトランジスタ２１ａのゲートにはリセット線２５が接続されている。行選択線２６及びリセット線２５は、垂直走査パルスデコーダ３４に接続されている。
【００６９】
垂直方向に並ぶ３０００個のＭＯＳ回路２１からなるＭＯＳ回路列には、信号線２４と、ＣＤＳ２７と、Ａ／Ｄ変換器３１と、列選択トランジスタ３３とが対応して設けられている。ＭＯＳ回路列の各行選択トランジスタ２１ｃの出力端子には信号線２４が接続されている。信号線２４は、ＣＤＳ２７に接続され、ＣＤＳ２７は列選択トランジスタ３３の入力に接続され、列選択トランジスタ３３のゲートは水平走査パルスレコーダ３５に接続されている。列選択トランジスタ３３の出力にはＡ／Ｄ変換器３１が接続されている。
【００７０】
ＭＯＳ回路２１、ＣＤＳ２７、トランジスタ２８、Ａ／Ｄ変換器３１、抵抗３２、信号線２４、リセット線２５、行選択線２６、及び列選択トランジスタ３３により、信号出力部が構成されている。
【００７１】
図６に示すように、回路基板１には、各信号読み出し回路素子２から出力された信号を処理する回路の他に、垂直走査パルスエンコーダ３６と、垂直走査回路３７と、水平走査パルスエンコーダ３８と、水平走査回路３９とが形成されている。垂直走査パルスエンコーダ３６と、垂直走査回路３７と、水平走査パルスエンコーダ３８と、水平走査回路３９は、固体撮像素子２００を搭載する撮像装置側の構成要素であり、固体撮像素子２００を駆動する駆動手段として機能する。
【００７２】
垂直走査回路３７は、１つの信号読み出し回路素子２に含まれる各ＭＯＳ回路行に出力すべき３０００個の行選択信号と３０００個のリセット信号を生成するものであり、１つの信号読み出し回路素子２に含まれる行選択線２６とリセット線２５の総数と同じ６０００本の信号線が接続されている。
【００７３】
垂直走査パルスエンコーダ３６は、垂直走査回路３７と接続されている６０００本の信号線から受け取った行選択信号とリセット信号をそれぞれ符号化してその数を減らして、各信号読み出し回路素子２の垂直走査パルスデコーダ３４に同時に出力する。
【００７４】
垂直走査パルスデコーダ３４は、垂直走査パルスエンコーダ３６から受け取った行選択信号とリセット信号をそれぞれ復号化して、３０００個の行選択信号と３０００個のリセット信号を復元し、これを各リセット線２５及び各行選択線２６に順次供給する。
【００７５】
水平走査回路３９は、１つの信号読み出し回路素子２に含まれる各列選択トランジスタ３３に出力すべき３０００個の列選択信号を生成するものであり、１つの信号読み出し回路素子２に含まれる列選択トランジスタ３３の総数と同じ３０００本の信号線が接続されている。
【００７６】
水平走査パルスエンコーダ３８は、水平走査回路３９と接続されている３０００本の信号線から受け取った列選択信号を符号化してその数を減らして、各信号読み出し回路素子２の水平走査パルスデコーダ３５に同時に出力する。
【００７７】
水平走査パルスデコーダ３５は、水平走査パルスエンコーダ３８から受け取った列選択信号を復号化して、３０００個の列選択信号を復元し、これを各列選択トランジスタ３３に供給する。
【００７８】
垂直走査パルスデコーダ３４と垂直走査パルスエンコーダ３６との接続配線及び水平走査パルスデコーダ３５と水平走査パルスエンコーダ３８との接続配線は、図１に示したように、半導体基板２０を貫通する貫通配線５０によって形成されている。
【００７９】
垂直走査パルスデコーダ３４は、行選択線２６に行選択信号を上から順次供給することで、ＭＯＳ回路行を上から順次選択する。水平走査パルスデコーダ３５は、１つのＭＯＳ回路行が選択されている期間に、列選択トランジスタ３３に列選択信号を左から順次供給することで、選択中のＭＯＳ回路行の各ＭＯＳ回路２１から信号を順次出力させることができる。このような処理により、各信号読み出し回路素子２の各光電変換素子で発生した信号を外部に出力させることができる。
【００８０】
以上のように構成された固体撮像素子２００の製造方法を説明する。
まず、回路基板１にデジタル信号処理回路、垂直走査パルスエンコーダ３６、垂直走査回路３７、水平走査パルスエンコーダ３８、及び水平走査回路３９等の必要な回路を形成する。次に、半導体基板２０に公知のＣＭＯＳプロセスによって信号出力部と垂直走査パルスデコーダ３４と水平走査パルスデコーダ３５と貫通配線５０を形成し、これらの上にパッド部２２を形成し、パッド部２２の上に絶縁材料を成膜し、これをパッド部２２が露出するまで平坦化して絶縁層２３を形成して、信号読み出し回路素子２を作成する。
【００８１】
信号読み出し回路素子２を４つ作成した後、この信号読み出し回路素子２を、パッド部２２が二次元状になるように、また、パッド部２２の高さが一定となるように、回路基板１上に実装する。このとき、回路基板１の回路と貫通配線５０との接続も行う。信号読み出し回路素子２の実装後、４つの信号読み出し回路素子２を、接着剤等で回路基板１に固着する。この後は、第一実施形態と同様の方法で画素電極４１、光電変換層４２、対向電極４３、及び保護層４４を形成して固体撮像素子２００を完成させる。
【００８２】
以上のように、固体撮像素子２００によれば、信号読み出し回路素子２を二次元状に配置し、これに対応して光電変換素子を形成することで、大サイズのイメージセンサを実現することができる。又、信号読み出し回路素子２には、垂直走査回路３７及び水平走査回路３９を設けずに、垂直走査パルスデコーダ３４と水平走査パルスデコーダ３５を設け、回路基板１に、垂直走査回路３７及び垂直走査パルスエンコーダ３６と水平走査回路３９及び水平走査パルスエンコーダ３８とを設けるものとしている。垂直走査パルスデコーダ３４及び水平走査パルスデコーダ３５の回路規模は、垂直走査回路３７及び水平走査回路３９の回路規模よりも十分に小さい。このため、信号読み出し回路素子２に含まれるパッド部２２やＭＯＳ回路２１の配置レイアウトの自由度を向上させることができ、多数の光電変換素子を一定のピッチで配置することが容易となる。
【００８３】
又、垂直走査回路３７及び水平走査回路３９の各々からの信号をＭＯＳ回路に直接入力するのではなく、垂直走査パルスデコーダ３４、水平走査パルスデコーダ３５、垂直走査パルスエンコーダ３６、水平走査パルスエンコーダ３８を介して入力するようにすることで、回路基板１と信号読み出し回路素子２との接続配線の数を大幅に減らすことができる。このため、３６００万画素という大サイズのイメージセンサであっても、その製造に必要な配線の引き回しを問題なく行うことができる。
【００８４】
又、各信号読み出し回路素子２内の垂直走査パルスデコーダ３４と水平走査パルスレコーダ３５には、垂直走査パルスエンコーダ３６及び水平走査パルスエンコーダ３８から同一のタイミングで信号が入力されるため、信号読み出し処理を、全ての信号読み出し回路素子２で並列に行うことができ、信号読み出しに要する時間を短縮することができる。
【００８５】
尚、固体撮像素子１００においても、本実施形態と同様に、エンコーダとデコーダを設けた構成としても良い。この場合は、図２の走査回路２９と、走査回路２９で生成された信号をエンコードするエンコーダを回路基板１に設け、図２の走査回路２９の代わりに、該エンコーダからの信号をデコードするデコーダを設けた構成とすれば良い。この場合も、回路基板１に設けたエンコーダから、各信号読み出し回路素子２のデコーダに信号を同時に供給することで、各信号読み出し回路素子２からの信号読み出し処理を同時に行うことができ、撮像時間を短縮することができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第一実施形態である固体撮像素子の概略構成を示す断面模式図
【図２】図１に示す信号読み出し回路素子の詳細構成を示す回路図
【図３】図１に示す固体撮像素子の全体構成を示す模式図
【図４】図１に示す固体撮像素子の製造工程を示す断面模式図
【図５】本発明の第二実施形態である固体撮像素子の全体構成を示す模式図
【図６】本発明の第二実施形態である固体撮像素子の平面模式図
【図７】図６に示す信号読み出し回路素子の詳細構成を示した回路図
【符号の説明】
【００８７】
１  回路基板
２  信号読み出し回路素子
２１  ＭＯＳ回路
２２  パッド部
２３  絶縁層
４１  画素電極
４２  光電変換層
４３  対向電極
１００  固体撮像素子
【図１】
0005172267.tif 000002
【図２】
0005172267.tif 000003
【図３】
0005172267.tif 000004
【図４】
0005172267.tif 000005
【図５】
0005172267.tif 000006
【図６】
0005172267.tif 000007
【図７】
0005172267.tif 000008