(57)【特許請求の範囲】
【請求項１】
第１の走査線がゲートに接続され、ソース又はドレインの一方が電流供給線に接続され、ソース又はドレインの他方が第３のトランジスタのゲートに接続された第１のトランジスタと、
第２の走査線がゲートに接続され、ソース又はドレインの一方が前記第３のトランジスタのゲートに接続され、ソース又はドレインの他方がデータ線に接続された第２のトランジスタと、
前記第１のトランジスタのソース又はドレインの他方および前記第２のトランジスタのソース又はドレインの一方がゲートに接続され、ソース又はドレインの一方が画素電極に接続され、ソース又はドレインの他方が前記電流供給線に接続された第３のトランジスタと、
一方が前記画素電極に接続され、他方がグランド電位に接続され、前記画素電極を介して流れる駆動電流によって発光する発光素子とを含み、
前記データ線に供給される発光状態と対応する電位および消灯状態と対応する電位の差は前記電流供給線の電位および前記グランド電位の差よりも小さく、
前記第２の走査線が選択されるときには、前記データ線が発光状態と対応する電位である場合には前記第２のトランジスタがオンとなり、前記データ線が消灯状態と対応する電位である場合には前記第２のトランジスタがオフとなるような電位が前記第２の走査線に印加される
ことを特徴とする半導体装置。
【請求項２】
第１の走査線がゲートに接続され、ソース又はドレインの一方が電源線に接続され、ソース又はドレインの他方が第３のトランジスタのゲートに接続された第１のトランジスタと、
第２の走査線がゲートに接続され、ソース又はドレインの一方が前記第３のトランジスタのゲートに接続され、ソース又はドレインの他方がデータ線に接続された第２のトランジスタと、
前記第１のトランジスタのソース又はドレインの他方および前記第２のトランジスタのソース又はドレインの一方がゲートに接続され、ソース又はドレインの一方が画素電極に接続され、ソース又はドレインの他方が電流供給線に接続された第３のトランジスタと、
一方が前記画素電極に接続され、他方がグランド電位接続され、前記画素電極を介して流れる駆動電流によって発光する発光素子とを含み、
前記電源線には前記電流供給線よりも高い電圧が供給され、
前記データ線に供給される発光状態と対応する電位および消灯状態と対応する電位の差は前記電流供給線の電位および前記グランド電位の差よりも小さく、
前記第２の走査線が選択されるときには、前記データ線が発光状態と対応する電位である場合には前記第２のトランジスタがオンとなり、前記データ線が消灯状態と対応する電位である場合には前記第２のトランジスタがオフとなるような電位が前記第２の走査線に印加される
ことを特徴とする半導体装置。
【請求項３】
第１の走査線がゲートに接続され、ソース又はドレインの一方が第４のトランジスタのゲートに接続され、ソース又はドレインの他方が第２のトランジスタおよび第３のトランジスタのソース又はドレインの一方に接続された第１のトランジスタと、
第２の走査線がゲートに接続され、ソース又はドレインの一方が前記第１のトランジスタのソース又はドレインの他方および前記第３のトランジスタのソース又はドレインの一方に接続され、ソース又はドレインの他方がデータ線に接続された第２のトランジスタと、
電流供給線がゲートに接続され、ソース又はドレインの一方が前記第１のトランジスタのソース又はドレインの他方および前記第２のトランジスタのソース又はドレインの一方に接続され、ソース又はドレインの他方が前記第１の走査線に接続された第３のトランジスタと、
前記第１のトランジスタのソース又はドレインの一方がゲートに接続され、ソース又はドレインの一方が画素電極に接続され、ソース又はドレインの他方が前記電流供給線に接続された第４のトランジスタと、
一方が前記画素電極に接続され、他方がグランド電位接続され、前記画素電極を介して流れる駆動電流によって発光する発光素子とを含み、
前記データ線に供給される発光状態と対応する電位および消灯状態と対応する電位の差は前記電流供給線の電位および前記グランド電位の差よりも小さく、
前記第２の走査線が選択されるときには、前記データ線が発光状態と対応する電位である場合には前記第２のトランジスタがオンとなり、前記データ線が消灯状態と対応する電位である場合には前記第２のトランジスタがオフとなるような電位が前記第２の走査線に印加される
ことを特徴とする半導体装置。
【請求項４】
第１の走査線がゲートに接続され、ソース又はドレインの一方が第３のトランジスタのソース又はドレインの他方および第４のトランジスタのソース又はドレインの他方に接続され、ソース又はドレインの他方が第５のトランジスタのゲートに接続された第１のトランジスタと、
第２の走査線がゲートに接続され、ソース又はドレインの一方が第５のトランジスタのゲートに接続され、ソース又はドレインの他方がデータ線に接続された第２のトランジスタと、
ソース又はドレインの一方がゲートおよび電流供給線に接続され、ソース又はドレインの他方が前記第１のトランジスタのソース又はドレインの一方に接続された第３のトランジスタと、
ソース又はドレインの一方がゲートおよび前記第１の走査線に接続され、ソース又はドレインの他方が前記第１のトランジスタのソース又はドレインの一方に接続された第４のトランジスタと、
前記第１のトランジスタのソース又はドレインの他方および前記第２のトランジスタのソース又はドレインの一方がゲートに接続され、ソース又はドレインの一方が画素電極に接続され、ソース又はドレインの他方が電流供給線に接続された第５のトランジスタと、
一方が前記画素電極に接続され、他方がグランド電位接続され、前記画素電極を介して流れる駆動電流によって発光する発光素子とを含み、
前記データ線に供給される発光状態と対応する電位および消灯状態と対応する電位の差は前記電流供給線の電位および前記グランド電位の差よりも小さく、
前記第２の走査線が選択されるときには、前記データ線が発光状態と対応する電位である場合には前記第２のトランジスタがオンとなり、前記データ線が消灯状態と対応する電位である場合には前記第２のトランジスタがオフとなるような電位が前記第２の走査線に印加される
ことを特徴とする半導体装置。
【請求項５】
前記第３のトランジスタのゲートと前記電流供給線の間には保持容量が設けられていることを特徴とする請求項１または２のいずれかに記載された半導体装置。
【請求項６】
前記第１のトランジスタ及び前記第２のトランジスタはＮチャネル型トランジスタであり、前記第３のトランジスタはＰチャネル型トランジスタであることを特徴とする請求項１、２、５のいずれかに記載された半導体装置。
【請求項７】
前記第１の走査線の信号の振幅は、前記第２の走査線の信号の振幅より大きいことを特徴とする請求項１乃至６のいずれかに記載された半導体装置。
【請求項８】
前記第２の走査線が選択されたときには、前記第２の走査線に前記データ線に印加される電位の内の消灯と対応する電位と等しい所定電位が印加されることを特徴とする請求項１乃至７のいずれかに記載された半導体装置。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置を各画素に具備することを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。本発明は、特に発光素子を含み、半導体装置を用いて作製されたアクティブマトリクス型ディスプレイにおける画素の構成に関する。また、半導体装置を具備する表示装置、及び当該表示装置を具備する電子機器に関する。
【０００２】
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
【背景技術】
【０００３】
近年、ＴＶ、ＰＣモニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に広がり、更なる開発が進められている。薄型ディスプレイとしては、液晶表示装置（ＬＣＤ）や発光素子を具備した表示装置があり、特に発光素子を用いたアクティブマトリクス型ディスプレイは、既存のＬＣＤが持つ薄型、軽量、高画質等の利点と併せて、応答速度が速い、視野特性が広い等の特徴を有しているため、次世代ディスプレイとして期待されている。
【０００４】
発光素子を用いたアクティブマトリクス型ディスプレイにおいて、もっとも基本的な画素構成として図２４（Ａ）に示す構成が挙げられる（例えば、特許文献１の図１９、図２０（Ａ）、（Ｂ）を参照）。図２４（Ａ）において、画素は、発光素子２４０４への電流の供給を制御する駆動トランジスタ２４０２、走査線２４０５によりデータ線２４０６の電位を駆動トランジスタ２４０２のゲート（以下、ｎｏｄｅＧともいう）に取り込むスイッチトランジスタ２４０１及び前記ｎｏｄｅＧの電位を保持する保持容量２４０３を有す。
【特許文献１】特開２００４−４９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２４（Ａ）において、発光素子２４０４を有するアクティブマトリクス型ディスプレイの駆動法としては、駆動トランジスタ２４０２のゲートにアナログ値を供給し、アナログ値を連続的に変化させることで階調を表現するアナログ駆動と、駆動トランジスタ２４０２のゲートにデジタル値を供給するデジタル駆動に分けられる。デジタル駆動においては、１フレーム期間を複数のサブフレームに分割し、発光期間を制御して階調を表現するデジタル時間階調方式がある。デジタル駆動は、アナログ駆動と比べて、トランジスタのばらつきに強いなどの利点がある。
【０００６】
前述した図２４（Ａ）の画素を駆動する際の電位関係及び動作タイミングの具体例を図２４（Ｂ）に示し、動作を説明する。このとき発光素子２４０４の駆動法はデジタル駆動とする。図２４（Ｂ）に示すように図２４（Ａ）に示す画素構成においては、走査線２４０５が駆動トランジスタ２４０２をオンする電位（ここではＨｉｇｈ電位）になったときに、データ線２４０６の電位がｎｏｄｅＧに取り込まれる。
【０００７】
図２４（Ａ）においては、スイッチトランジスタ２４０１はＮチャネル型トランジスタ、駆動トランジスタ２４０２はＰチャネル型であるので、走査線２４０５の電位がＨｉｇｈになると、スイッチトランジスタ２４０１はオンとなり、データ線２４０６の電位をｎｏｄｅＧに取り込み、データ線２４０６のＬｏｗ電位を取り込むことで発光素子２４０４は発光し、データ線２４０６のＨｉｇｈ電位をｎｏｄｅＧに取り込むと発光素子２４０４は消灯状態となるように各電位を設定する。
【０００８】
各電位の具体例をあげて説明すると、図２４（Ａ）において、発光素子２４０４の対向電極の電位をＧＮＤ（以下、０Ｖとする）、電流供給線２４０７の電位を７Ｖ、データ線２４０６のＨｉｇｈ電位を７Ｖ、Ｌｏｗ電位を０Ｖ、走査線２４０５のＨｉｇｈ電位を１０Ｖ、Ｌｏｗ電位を０Ｖとする。
【０００９】
図２４（Ｃ）で各配線の電位の変化について説明する。走査線２４０５が１０Ｖの期間において、スイッチトランジスタ２４０１がオンし、データ線２４０６の電位がｎｏｄｅＧへ取り込まれる。ｎｏｄｅＧに０Ｖの電位が取り込まれたなら、駆動トランジスタ２４０２にはＶｇｓ（ゲートーソース間電圧）が７Ｖかかり、駆動トランジスタ２４０２は線形領域で十分動作する。この時、発光素子２４０４には約７Ｖの電圧が印加され、発光素子２４０４の抵抗に依存して電流が流れ発光する。また、ｎｏｄｅＧに７Ｖの電位が取り込まれたなら、駆動トランジスタ２４０２はＶｇｓが０Ｖとなりオフし、発光素子２４０４は消灯状態となる。ｎｏｄｅＧの電位は、再び走査線２４０５の電位がＨｉｇｈになるまで、保持容量２４０３により保持される。
【００１０】
図２４（Ａ）で説明した例では、データ線２４０６のＨｉｇｈ電位、Ｌｏｗ電位がそのままｎｏｄｅＧの電位となる。データ線２４０６のＨｉｇｈ電位は、電流供給線２４０７の電位と等しいかそれ以上に設定するのが一般的である。よって、発光素子２４０４へ印加する電圧、つまり、電流供給線２４０７の電位を高くすると、データ線２４０６の電圧も高くする必要がでてくる。
【００１１】
ところで、デジタル駆動において、走査線２４０５は走査線駆動回路により各行順々に選択パルスが出力され、データ線２４０６は各行の選択パルスに合わせて、データ線駆動回路により全列一斉にデータ信号が出力される。
【００１２】
デジタル駆動する表示装置の駆動回路の消費電力は、データ線２４０６を充放電する前記データ線駆動回路のバッファ部の消費電力が支配的である。周波数をＦ、容量をＣ、電圧をＶとすると、一般的に消費電力Ｐは式（１）で求められる。
Ｐ＝ＦＣＶ２  （Ｆ：周波数  Ｃ：容量  Ｖ：電圧）                      （１）
【００１３】
従って式（１）より、データ線２４０６の電圧を小さく設定することが省電力に効果的であることがわかる。
【００１４】
本発明の画素構成は上記課題を鑑み、発光素子の発光状態・消灯状態の制御に関し、データ線の電圧を小さくでき、消費電力を低減することが可能な画素構成及び駆動方法を提案する。
【課題を解決するための手段】
【００１５】
本発明の半導体装置の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、ゲートに印加される第１の信号及び第２の信号に応じて駆動制御される第３のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、電流供給線から第１のトランジスタを介して供給される第１の信号は、第３のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線より第２のトランジスタを介して供給される第２の信号は、電流供給線と画素電極とを第３のトランジスタによって電気的に接続させる信号である構成とする。
【００１６】
さらに別の本発明の半導体装置の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、ゲートに印加される第１の信号及び第２の信号に応じて駆動制御される第３のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、電源線から第１のトランジスタを介して供給される第１の信号は、第３のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線より第２のトランジスタを介して供給される第２の信号は、電流供給線と画素電極とを第３のトランジスタによって電気的に接続させる信号である構成とする。
【００１７】
また、電源線の電位と電流供給線の電位は異なる構成であってもよい。
【００１８】
また、第１のトランジスタ及び第２のトランジスタはＮチャネル型トランジスタであり、第３のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００１９】
さらに別の本発明の半導体装置の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、電流供給線の電位に応じて駆動制御される第３のトランジスタと、ゲートに印加される第１の信号及び第２の信号に応じて駆動制御される第４のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第１の走査線から第１のトランジスタ及び第３のトランジスタを介して供給される第１の信号は、第４のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線から第２のトランジスタを介して供給される第２の信号は、電流供給線と画素電極とを第４のトランジスタによって電気的に接続させる信号である構成とする。
【００２０】
また、第１のトランジスタ、第２のトランジスタ及び第３のトランジスタはＮチャネル型トランジスタであり、第４のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００２１】
さらに別の本発明の半導体装置の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、電流供給線の電位に応じて駆動制御される第３のトランジスタと、第１の走査信号により駆動制御される第４のトランジスタと、ゲートに印加される第１の信号及び第２の信号に応じて駆動制御される第５のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第１の走査線から第１のトランジスタ及び第４のトランジスタを介して供給される第１の信号は、第５のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線から第２のトランジスタを介して供給される第２の信号は、電流供給線と画素電極とを第５のトランジスタによって電気的に接続させる信号である構成とした。
【００２２】
また、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタはＮチャネル型トランジスタであり、第５のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００２３】
また、第１の走査信号の振幅は、第２の走査信号の振幅より大きい構成であってもよい。
【００２４】
また本発明の半導体装置の駆動方法の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、ゲートに印加される電位に応じて駆動制御される第３のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第１の走査信号によって第１のトランジスタがオンし、第３のトランジスタのゲートには、第３のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第１の信号が、電流供給線より第１のトランジスタを介して入力される第１の期間と、第１の走査信号によって第１のトランジスタがオフし、且つ第２の走査信号によって第２のトランジスタがオフする第２の期間と、第２の走査信号が第２のトランジスタに入力される第３の期間を有し、第３の期間において、データ線の電位が第２の走査信号の電位より小さいとき、第３のトランジスタのゲートには、電流供給線と画素電極とを第３のトランジスタによって電気的に接続させるための第２の信号が、データ線より第２のトランジスタを介して入力される構成とする。
【００２５】
また、第１の信号は、電流供給線とは異なる電位を有する配線より第１のトランジスタを介して入力される構成であってもよい。
【００２６】
また、第１のトランジスタ及び第２のトランジスタはＮチャネル型トランジスタであり、第３のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００２７】
さらに別の本発明の半導体装置の駆動方法の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、電流供給線の電位により駆動制御される第３のトランジスタと、ゲートに印加される信号に応じて駆動制御される第４のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第１の走査信号によって第１のトランジスタがオンし、第４のトランジスタのゲートには、第４のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第１の信号が、第１の走査線より第１のトランジスタ及び第３のトランジスタを介して入力される第１の期間と、第１の走査信号によって第１のトランジスタがオフし、且つ第２の走査信号によって第２のトランジスタがオフする第２の期間と、第２の走査信号が第２のトランジスタに入力される第３の期間を有し、第３の期間において、データ線の電位が第２の走査信号の電位より小さいとき、第４のトランジスタのゲートには、電流供給線と画素電極とを第４のトランジスタによって電気的に接続させるための第２の信号が、データ線より第１のトランジスタ及び第２のトランジスタを介して入力される構成とする。
【００２８】
また、第１のトランジスタ、第２のトランジスタ及び第３のトランジスタはＮチャネル型トランジスタであり、第４のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００２９】
さらに別の本発明の半導体装置の駆動方法の一は、第１の走査信号が第１の走査線を介してゲートに印加される第１のトランジスタと、第２の走査信号が第２の走査線を介してゲートに印加される第２のトランジスタと、電流供給線の電位により駆動制御される第３のトランジスタと、第１の走査信号により駆動制御される第４のトランジスタと、ゲートに印加される信号に応じて駆動制御される第５のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第１の走査信号によって第１のトランジスタ及び第４のトランジスタがオンし、第５のトランジスタのゲートには、第５のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第１の信号が、第１の走査線より第１のトランジスタ及び第４のトランジスタを介して入力される第１の期間と、第１の走査信号によって第１のトランジスタがオフし、且つ第２の走査信号によって第２のトランジスタがオフする第２の期間と、第２の走査信号が第２のトランジスタに入力される第３の期間を有し、第３の期間において、データ線の電位が第２の走査信号の電位より小さいとき、第４のトランジスタのゲートには、電流供給線と画素電極とを第４のトランジスタによって電気的に接続させるための第２の信号が、データ線より第１のトランジスタを介して入力される構成とする。
【００３０】
また、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタはＮチャネル型トランジスタであり、第５のトランジスタはＰチャネル型トランジスタである構成であってもよい。
【００３１】
また、第１の走査信号の振幅は、第２の走査信号の振幅より大きい構成であってもよい。
【発明の効果】
【００３２】
本発明の半導体装置及び駆動方法を用いることで、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、本発明の半導体装置及び駆動方法は、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の態様、実施例について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
（実施の形態１）
本発明の半導体装置の第１の形態について説明する。具体的な画素構成を図１に示し、その詳細について説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。
【００３５】
本発明の画素構成は、第１の走査信号により第１の走査線１０６が選択される期間、電流供給線１０９の電位をｎｏｄｅＧに取り込む第１のトランジスタ１０１（リセットトランジスタともいう）、第２の走査線１０７が選択される期間、データ線１０８の電位と第２の走査線１０７の電位により、ｎｏｄｅＧとデータ線１０８が導通するかどうか制御される第２のトランジスタ１０２（選択トランジスタともいう）、ｎｏｄｅＧの電位により電流供給線１０９から発光素子１０５への電流供給を制御する第３のトランジスタ１０３（駆動トランジスタともいう）及び、ｎｏｄｅＧの電位を保持する保持容量１０４を有す。なお、本実施の形態においては説明のため、第１のトランジスタ１０１、第２のトランジスタ１０２にはＮチャネル型トランジスタを用い、第３のトランジスタ１０３はＰチャネル型トランジスタを用いる。発光素子１０５は電流供給線１０９から対向電極１１０の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、各トランジスタの端子の接続や各配線への信号を適宜変更して構成すればよい。
【００３６】
なお、保持容量１０４が有する２つの電極は、一方は第３のトランジスタ１０３のゲートに、もう一方は電流供給線１０９に接続されている。保持容量１０４は第３のトランジスタ１０３のゲートとソースの間の電圧（ゲート電圧）をより確実に維持するために設けられているが、第３のトランジスタ１０３などの寄生容量でｎｏｄｅＧの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第３のトランジスタ１０３のゲートの電位を保持できるのであれば、保持容量１０４の一方の電極は電流供給線１０９に接続する必要はない。
【００３７】
なお、本明細書においてトランジスタとは、一例として、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた場合について説明を行う。チャネル形成領域に用いる半導体としてはアモルファスシリコン、又は結晶性シリコンを用いる。また、チャネル形成領域に用いる半導体として、化合物半導体、より好ましくは酸化物半導体を用いてもよい。酸化物半導体として、例えば、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ２）、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）又はＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）等を用いればよい。
【００３８】
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に切り離すとは、トランジスタなどのスイッチにより電気的に分離している状態のことを意味する。
【００３９】
第１のトランジスタ１０１のソース又はドレインの一方は、電流供給線１０９に接続されている。また第１のトランジスタ１０１のソース又はドレインの他方は、第３のトランジスタ１０３のゲートに接続されている。また第１のトランジスタ１０１のゲートは第１の走査線１０６に接続されている。また、第２のトランジスタ１０２のソース又はドレインの一方は、データ線１０８に接続されている。また第２のトランジスタ１０２のソース又はドレインの他方は、第３のトランジスタ１０３のゲートに接続されている。また第２のトランジスタ１０２のゲートは第２の走査線１０７に接続されている。また第３のトランジスタ１０３のソース又はドレインの一方は、電流供給線１０９に接続されている。また第３のトランジスタ１０３のソース又はドレインの他方は、画素電極（図示せず）に接続されている。また発光素子１０５の一方の電極は画素電極に接続されており、他方の電極は対向電極１１０に接続されている。また保持容量１０４の一方の電極は第３のトランジスタ１０３のゲートに接続され、他方の電極は電流供給線１０９に接続されている。
【００４０】
なお、本明細書においては、発光素子は画素電極と対向電極に挟まれた構成を取りうる。
【００４１】
本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。その場合、画素電極は発光素子の陽極として機能し、対向電極は発光素子の陰極として機能するものである。
【００４２】
なお、発光素子１０５の対向電極１１０は電流供給線１０９より低い電位Ｖｓｓが設定されている。なお、Ｖｓｓとは、画素の発光期間に電流供給線１０９に設定される電位Ｖｄｄを基準として、Ｖｓｓ＜Ｖｄｄを満たす電位である。例えば、Ｖｓｓ＝ＧＮＤ（グラウンド電位）としても良い。
【００４３】
次に図１の画素構成について、動作方法を図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図４（Ａ）、図４（Ｂ）を用いて説明する。
【００４４】
まず図２（Ａ）において、本発明の図１の画素構成についての第１の走査線１０６、第２の走査線１０７、データ線１０８、及びｎｏｄｅＧのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間（データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間）を有する。
【００４５】
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。
【００４６】
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第１の走査線及び第２の走査線で制御する。そのため、本発明の画素構成においては、第１の走査線と第２の走査線が同時に第１のトランジスタ及び第２のトランジスタをオンにすると電流供給線とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けて電流供給線からデータ線に通電してしまうのを防ぐため、第１のトランジスタと第２のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第１の走査線及び第２の走査線の制御によって第１のトランジスタ及び第２のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成において電流供給線からデータ線に通電してしまうのを防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。
【００４７】
図２（Ａ）、（Ｂ）、図３、図４に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化及びタイミング及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を８Ｖとすると、電流供給線１０９の電位は８Ｖ、対向電極１１０の電位は０Ｖとなり、第１の走査線１０６のＨｉｇｈ電位を１０Ｖ、Ｌｏｗ電位を０Ｖ、第２の走査線１０７のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖ、データ線１０８のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖとする。また、第１のトランジスタ１０１及び第２のトランジスタ１０２のしきい値は１Ｖとし、第３のトランジスタ１０３は十分線形領域で動作するものとする。
【００４８】
まず、リセット期間に第１の走査線１０６の電位がＨｉｇｈ（１０Ｖ）となり、第１のトランジスタ１０１がオンし、ｎｏｄｅＧは電流供給線１０９の電位８Ｖとなり、第３のトランジスタ１０３のＶｇｓ（ゲートとソース間の電圧）が０Ｖとなり、第３のトランジスタ１０３はオフする（図３（Ａ））。
【００４９】
次に、ブランク期間を設け、第１のトランジスタ１０１と第２のトランジスタ１０２が同時にオンし、電流供給線１０９とデータ線１０８との間で通電してしまうのを防ぐ。また、第２の走査線１０７をＨｉｇｈ（３Ｖ）にする前に、データ信号の電位を確定させておくことが必要である。データ線１０８の電位は、発光素子を点灯させるならＬｏｗ（０Ｖ）、消灯させるならＨｉｇｈ（３Ｖ）にする（図３（Ｂ））。
【００５０】
サステイン期間となり、第２の走査線１０７をＨｉｇｈ（３Ｖ）にした時、データ線１０８の電位がＨｉｇｈ（３Ｖ）なら第２のトランジスタ１０２はＶｇｓ（ゲートとソース間の電圧）が０Ｖとなりオフし、ｎｏｄｅＧは８Ｖを維持する（図４（Ｂ））。また、第２の走査線１０７をＨｉｇｈ（３Ｖ）にした時、データ線１０８の電位がＬｏｗ（０Ｖ）なら第２のトランジスタ１０２のＶｇｓは３Ｖとなりオンし、ｎｏｄｅＧはデータ線１０８の電位と同じ０Ｖになる（図４（Ａ））。これにより、ｎｏｄｅＧの電位はＨｉｇｈ（８Ｖ）かＬｏｗ（０Ｖ）かが確定し、保持容量１０４により一定期間保持される。
【００５１】
以上のように、本発明の半導体装置の画素構成、駆動方法は、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においてデータ線の電位を駆動用の第３のトランジスタのゲート電位にし、消灯状態において電流供給線の電位を駆動用の第３のトランジスタのゲートにする。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【００５２】
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
（実施の形態２）
【００５３】
本実施の形態では、図１に示した画素構成とは別の本発明の構成について述べる。図５に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。
【００５４】
実施の形態１では、発光素子を消灯させる時の駆動トランジスタのゲートは電流供給線と等電位であった。本実施の形態では、電流供給線とは別の電位を供給することができる電源線を配置し、より確実に駆動トランジスタをオフさせることができる。これにより、保持容量により一定期間、電位を保持する際、トランジスタのオフ時のリーク電流などの変動要因に対してマージンを取ることができる。
【００５５】
本実施の形態の画素構成は、図５に示すように、第１の走査線１０６により電源線５５１の電位を取り込む第１のトランジスタ１０１（リセットトランジスタともいう）、第２の走査線１０７によりデータ線１０８の電位をｎｏｄｅＧに取り込む第２のトランジスタ１０２（選択トランジスタともいう）、ｎｏｄｅＧの電位により電流供給線１０９から発光素子１０５への電流供給を制御する第３のトランジスタ１０３（駆動トランジスタともいう）及び、ｎｏｄｅＧの電位を保持する保持容量１０４を有す。なお、本実施の形態においては説明のため、第１のトランジスタ１０１、第２のトランジスタ１０２にはＮチャネル型トランジスタを用い、第３のトランジスタ１０３はＰチャネル型トランジスタを用いる。発光素子１０５は電流供給線１０９から対向電極１１０の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。保持容量も実施の形態１で説明したとおりである。
【００５６】
第１のトランジスタ１０１のソース又はドレインの一方は、電源線５５１に接続されている。また第１のトランジスタ１０１のソース又はドレインの他方は、第３のトランジスタ１０３のゲートに接続されている。また第１のトランジスタ１０１のゲートは第１の走査線１０６に接続されている。また、第２のトランジスタ１０２のソース又はドレインの一方は、データ線１０８に接続されている。また第２のトランジスタ１０２のソース又はドレインの他方は、第３のトランジスタ１０３のゲートに接続されている。また第２のトランジスタ１０２のゲートは第２の走査線１０７に接続されている。また第３のトランジスタ１０３のソース又はドレインの一方は、電流供給線１０９に接続されている。また第３のトランジスタ１０３のソース又はドレインの他方は、画素電極（図示せず）に接続されている。また発光素子１０５の一方の電極は画素電極に接続されており、他方の電極は対向電極１１０に接続されている。また保持容量１０４の一方の電極は第３のトランジスタ１０３のゲートに接続され、他方の電極は電源線５５１に接続されている。
【００５７】
なお、本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。
【００５８】
図６にトランジスタのＶｇｓ（ゲートとソース間の電圧）―Ｉｄｓ（ドレインとソース間の電流）曲線の例を示す。図６において、図６（Ａ）がＮチャネル型トランジスタの特性、図６（Ｂ）がＰチャネル型トランジスタの特性である。理想的なトランジスタでは、図６（Ａ）の曲線６０１、図６（Ｂ）の曲線６０３に示すように、Ｖｇｓが０Ｖで十分Ｉｄｓが小さくなり、トランジスタの機能を果たすことができる。しかし、図６（Ａ）の曲線６０２、図６（Ｂ）の曲線６０４にみられるように、トランジスタの特性がシフトしてしまい、Ｖｇｓが０Ｖであっても電流が流れることがあり、動作不良や消費電力の増加などの不具合に繋がっていた。特に、発光効率の良い発光素子においては、僅かな電流でも発光が視認され、表示不良となりやすい。
【００５９】
本実施の形態では、電源線５５１を設けている。電源線５５１の電位Ｖｄｄ２は電流供給線１０９の電位Ｖｄｄ１と比較して、Ｖｄｄ１＜Ｖｄｄ２を満たす電位とする。例をあげると、電流供給線１０９の電位が８Ｖ、電源線５５１の電位を１０Ｖとする。これにより、消灯状態にする時の駆動トランジスタ１０３のゲートは１０Ｖとなり、駆動トランジスタ１０３は確実にオフする電位になる。
【００６０】
なお、本実施の形態における図５の画素構成においては、駆動方法、タイミング等は実施の形態１で示した図２〜図４、及びその説明箇所と同様である。また、電源線５５１はデータ線１０８と平行に配置したが、勿論、データ線１０８と垂直に配置してもよく、電源線５５１の配置は限定されるものではない。
【００６１】
本実施の形態によれば、電流供給線と電源線の電位を別に設定することにより、確実に駆動トランジスタをオフにする信号を駆動トランジスタのゲートに入力できるとともに、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【００６２】
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
（実施の形態３）
【００６３】
本実施の形態では、図１、図５に示した画素構成とは別の本発明の構成について述べる。図７に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。
【００６４】
本実施の形態の画素は、第１の走査線７０６を、高電位（Ｈｉｇｈ電位）、中間電位（Ｍｉｄｄｌｅ電位）、低電位（Ｌｏｗ電位）の３段階の電位にすることを特徴とする。そして第１の走査線７０６が選択される期間、第１の走査線７０６の電位を高電位（Ｈｉｇｈ電位）にし、第３のトランジスタ７１１、及び第１のトランジスタ７０１をオンさせｎｏｄｅＧに第１の走査線７０６の高電位（Ｈｉｇｈ電位）から第３のトランジスタ７１１のしきい値の絶対値分だけ引いた電位を取り込ませる。そして、第１の走査線７０６は中間電位（Ｍｉｄｄｌｅ電位）になり、第３のトランジスタ７１１はオフする。また本実施の形態の画素構成は、データ線７０８の電位と第２の走査線７０７の電位により制御される第２のトランジスタ７０２、中間電位（Ｍｉｄｄｌｅ電位）の第１の走査線７０６の電位により制御される第１のトランジスタ７０１、ｎｏｄｅＧの電位により電流供給線７０９から発光素子７０５への電流供給を制御する第４のトランジスタ７０３（駆動トランジスタともいう）、第１の走査線７０６の電位により制御される第３のトランジスタ７１１、及びｎｏｄｅＧの電位を保持する保持容量７０４を有す。そして第２の走査線７０７が選択される期間、ｎｏｄｅＧとデータ線との導通は、第２のトランジスタ７０２及び第１のトランジスタ７０１により制御される。
【００６５】
なお、本実施の形態においては説明のため、第１のトランジスタ７０１、第２のトランジスタ７０２にはＮチャネル型トランジスタを用い、第３のトランジスタ７１１、第４のトランジスタ７０３にはＰチャネル型トランジスタを用いる。発光素子７０５は電流供給線７０９から対向電極７１０の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。
【００６６】
なお、保持容量７０４が有する２つの電極は、一方は第４のトランジスタ７０３のゲートに、もう一方は電流供給線７０９に接続されている。保持容量７０４は第４のトランジスタのゲートとソースの間の電圧（ゲート電圧）をより確実に維持するために設けられているが、第４のトランジスタ７０３などの寄生容量でｎｏｄｅＧの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第４のトランジスタ７０３のゲートの電位を保持できるのであれば、保持容量７０４の一方の電極は電流供給線７０９に接続する必要はない。
【００６７】
第１のトランジスタ７０１のソース又はドレインの一方は、第３のトランジスタ７１１を介して第１の走査線７０６に接続されている。また第１のトランジスタ７０１のソース又はドレインの他方は、第４のトランジスタ７０３のゲートに接続されている。また第１のトランジスタ７０１のゲートは第１の走査線７０６に接続されている。また、第２のトランジスタ７０２のソース又はドレインの一方は、データ線７０８に接続されている。また第２のトランジスタ７０２のソース又はドレインの他方は、第１のトランジスタ７０１のソース又はドレインの一方に接続されている。また第２のトランジスタ７０２のゲートは第２の走査線７０７に接続されている。また第３のトランジスタ７１１のソース又はドレインの一方は、第１の走査線７０６に接続されている。また、第３のトランジスタ７１１のソース又はドレインの他方は、第１のトランジスタ７０１のソース又はドレインの一方に接続されている。また第３のトランジスタ７１１のゲートは電流供給線に接続されている。また第４のトランジスタ７０３のソース又はドレインの一方は、電流供給線７０９に接続されている。また第４のトランジスタ７０３のソース又はドレインの他方は、画素電極（図示せず）に接続されている。また発光素子７０５の一方の電極は画素電極に接続されており、他方の電極は対向電極７１０に接続されている。また保持容量７０４の一方の電極は第４のトランジスタ７０３のゲートに接続され、他方の電極は電流供給線７０９に接続されている。
【００６８】
なお、本明細書においては、発光素子は画素電極と対向電極に挟まれた構成を取りうる。
【００６９】
本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。その場合、画素電極は発光素子の陽極として機能し、対向電極は発光素子の陰極として機能するものである。
【００７０】
なお、発光素子７０５の対向電極７１０は電流供給線７０９より低い電位Ｖｓｓが設定されている。なお、Ｖｓｓとは、画素の発光期間に電流供給線７０９に設定される電位Ｖｄｄを基準として、Ｖｓｓ＜Ｖｄｄを満たす電位である。例えば、Ｖｓｓ＝ＧＮＤ（グラウンド電位）としても良い。
【００７１】
次に図７の画素構成について、動作方法を図８、図９、図１０を用いて説明する。
【００７２】
まず図８（Ａ）において、本発明の図７の画素構成についての第１の走査線７０６、第２の走査線７０７、データ線７０８、及びｎｏｄｅＧのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間（データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間）を有する。
【００７３】
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。
【００７４】
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第１の走査線及び第２の走査線で制御する。そのため、本発明の画素構成においては、第１の走査線と第２の走査線が同時に第１のトランジスタ及び第２のトランジスタをオンにすると第１の走査線とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けて第１の走査線とデータ線間で通電してしまうのを防ぐため、第１のトランジスタと第２のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第１の走査線及び第２の走査線において第１のトランジスタ及び第２のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成において第１の走査線とデータ線間での通電を防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。
【００７５】
図８（Ｂ）、図９、図１０に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化、タイミング、及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を８Ｖとすると、電流供給線７０９の電位は８Ｖ、対向電極７１０の電位は０Ｖとなり、第１の走査線７０６のＨｉｇｈを１０Ｖ、Ｍｉｄｄｌｅ電位を３Ｖ、Ｌｏｗ電位を０Ｖ、第２の走査線７０７のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖ、データ線７０８のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖとする。また、第１のトランジスタ７０１、及び、第２のトランジスタ７０２、及び第３のトランジスタ７１１のしきい値の絶対値は１Ｖとし、第４のトランジスタ７０３は十分線形領域で動作するものとする。
【００７６】
まず、図９（Ａ）のように、リセット期間に第１の走査線７０６の電位がＨｉｇｈ（１０Ｖ）となり、第１のトランジスタ７０１、第３のトランジスタ７１１がオンし、ｎｏｄｅＧは第１の走査線７０６の電位１０Ｖから第１のトランジスタ７０１のしきい値分だけ引いた値９Ｖとなり、第４のトランジスタ７０３はオフする。
【００７７】
次に、図９（Ｂ）のように、ブランク期間を設け、第２のトランジスタ７０２と第３のトランジスタ７１１が同時にオンし、第１の走査線７０６とデータ線７０８間で通電するのを防ぐ。第１の走査線７０６の電位を電流供給線７０９の電位より小さい中間電位（３Ｖ）にすることで、第３のトランジスタ７１１はオフし、第１の走査線７０６とデータ線７０８間で通電するのを防げる。また、第２の走査線７０７をＨｉｇｈ（３Ｖ）にする前に、データ信号の電位を確定させておくことが必要である。データ線７０８の電位は、発光素子を点灯させるならＬｏｗ（０Ｖ）、消灯させるならＨｉｇｈ（３Ｖ）にする。
【００７８】
そして、図１０のように、サステイン期間となり、第２の走査線７０７をＨｉｇｈ（３Ｖ）にした時、第１の走査線７０６も中間電位（３Ｖ）であり、データ線７０８の電位がＨｉｇｈ（３Ｖ）なら第２のトランジスタ７０２のＶｇｓは０Ｖでオフし、第１のトランジスタ７０１もオフし、ｎｏｄｅＧは９Ｖを維持する（図１０（Ｃ）、（Ｄ））。また、第２の走査線７０７をＨｉｇｈ（３Ｖ）にした時、データ線７０８の電位がＬｏｗ（０Ｖ）なら第２のトランジスタ７０２のＶｇｓは３Ｖとなりオンし、第１のトランジスタ７０１もオンし、ｎｏｄｅＧはデータ線７０８の電位と同じ０Ｖになる（図１０（Ａ）、（Ｂ））。これにより、ｎｏｄｅＧの電位はＨｉｇｈ（９Ｖ）かＬｏｗ（０Ｖ）かが確定し、保持容量７０４により一定期間保持される。
【００７９】
以上のように、本発明の半導体装置の画素構成、駆動方法を用いることで、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においては第４のトランジスタの電位をデータ線の電位にし、消灯状態においては第４のトランジスタのゲート電位を電流供給線の電位にすることができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【００８０】
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
【００８１】
（実施の形態４）
【００８２】
本実施の形態では、図１、図５、図７に示した画素構成とは別の本発明の構成について述べる。図１１に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。
【００８３】
本実施の形態の画素は、第１の走査線１１０６が選択される期間、第１のトランジスタ１１０１がオンし、第１の走査線１１０６から第４のトランジスタ１１１２を介してｎｏｄｅＧにＨｉｇｈ電位が取り込まれ、第５のトランジスタ１１０３がオフする。そしてｎｏｄｅＧのＨｉｇｈ電位を、電流供給線１１０９の電位より高く、第１の走査線１１０６から第４のトランジスタ１１１２のしきい値の絶対値分だけ引いた値にすることを特徴とする。また本実施の形態の画素構成は、データ線１１０８の電位と第２の走査線１１０７の電位により制御される第２のトランジスタ１１０２、第１のトランジスタ１１０１、ｎｏｄｅＧの電位により電流供給線１１０９から発光素子１１０５への電流供給を制御する第５のトランジスタ１１０３（駆動トランジスタともいう）、ソース端子またはドレイン端子の電位により制御される第３のトランジスタ１１１１、第１の走査線１１０６の電位により制御される第４のトランジスタ１１１２、及びｎｏｄｅＧの電位を保持する保持容量１１０４を有す。そして第２の走査線１１０７が選択される期間、ｎｏｄｅＧとデータ線との導通は、第２のトランジスタ１１０２により制御される。なお、本実施の形態においては説明のため、第１のトランジスタ１１０１、第２のトランジスタ１１０２、第３のトランジスタ１１１１、第４のトランジスタ１１１２にはＮチャネル型トランジスタを用い、第５のトランジスタ１１０３にはＰチャネル型トランジスタを用いる。発光素子１１０５は電流供給線１１０９から対向電極１１１０の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。
【００８４】
なお、保持容量１１０４が有する２つの電極は、一方は第５のトランジスタ１１０３のゲートに、もう一方は電流供給線１１０９に接続されている。保持容量１１０４は第５のトランジスタ１１０３のゲートとソースの間の電圧（ゲート電圧）をより確実に維持するために設けられているが、第５のトランジスタ１１０３などの寄生容量でｎｏｄｅＧの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第５のトランジスタ１１０３のゲートの電位を保持できるのであれば、保持容量１１０４の一方の電極は電流供給線１１０９に接続する必要はない。
【００８５】
第１のトランジスタ１１０１のソース又はドレインの一方は、第４のトランジスタ１１１２を介して第１の走査線１１０６に接続されている。また第１のトランジスタ１１０１のソース又はドレインの他方は、第５のトランジスタ１１０３のゲートに接続されている。また第１のトランジスタ１１０１のゲートは第１の走査線１１０６に接続されている。また、第２のトランジスタ１１０２のソース又はドレインの一方は、データ線１１０８に接続されている。また第２のトランジスタ１１０２のソース又はドレインの他方は、第５のトランジスタ１１０３のゲートに接続されている。また第２のトランジスタ１１０２のゲートは第２の走査線１１０７に接続されている。また、第３のトランジスタ１１１１のソース又はドレインの一方は、電流供給線１１０９に接続されている。また第３のトランジスタ１１１１のソース又はドレインの他方は、第１のトランジスタ１１０１のソース又はドレインの一方に接続されている。また第３のトランジスタ１１１１のゲートは電流供給線１１０９に接続されている。また、第４のトランジスタ１１１２のソース又はドレインの一方は、第１の走査線１１０６に接続されている。また第４のトランジスタ１１１２のソース又はドレインの他方は、第１のトランジスタ１１０１のソース又はドレインの一方に接続されている。また第４のトランジスタ１１１２のゲートは第１の走査線１１０６に接続されている。また第５のトランジスタ１１０３のソース又はドレインの一方は、電流供給線１１０９に接続されている。また第５のトランジスタ１１０３のソース又はドレインの他方は、画素電極（図示せず）に接続されている。また発光素子１１０５の一方の電極は画素電極に接続されており、他方の電極は対向電極１１１０に接続されている。また保持容量１１０４の一方の電極は第５のトランジスタ１１０３のゲートに接続され、他方の電極は電流供給線１１０９に接続されている。
【００８６】
なお、本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。
【００８７】
なお、発光素子１１０５の対向電極１１１０は電流供給線１１０９より低い電位Ｖｓｓが設定されている。なお、Ｖｓｓとは、画素の発光期間に電流供給線１１０９に設定される電位Ｖｄｄを基準として、Ｖｓｓ＜Ｖｄｄを満たす電位である。例えば、Ｖｓｓ＝ＧＮＤ（グラウンド電位）としても良い。
【００８８】
次に図１１の画素構成について、動作方法を図１２、図１３、図１４を用いて説明する。
【００８９】
まず図１２（Ａ）において、本発明の図１１の画素構成についての第１の走査線１１０６、第２の走査線１１０７、データ線１１０８、及びｎｏｄｅＧのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間（データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間）を有する。
【００９０】
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。
【００９１】
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第１の走査線及び第２の走査線で制御する。そのため、本発明の画素構成においては、第１の走査線と第２の走査線が同時に第１のトランジスタ及び第２のトランジスタをオンにすると電流供給線や第１の走査線１１０６とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けてデータ線への通電を防ぐため、第１のトランジスタと第２のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第１の走査線及び第２の走査線において第１のトランジスタ及び第２のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成においてデータ線への通電を防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。
【００９２】
図１２（Ｂ）、図１３、図１４に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化、タイミング及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を８Ｖとすると、電流供給線１１０９の電位は８Ｖ、対向電極１１１０の電位は０Ｖとなり、第１の走査線１１０６のＨｉｇｈ電位を１０Ｖ、Ｌｏｗ電位を０Ｖ、第２の走査線１１０７のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖ、データ線１１０８のＨｉｇｈ電位を３Ｖ、Ｌｏｗ電位を０Ｖとする。また、第１のトランジスタ１１０１、及び、第２のトランジスタ１１０２、第３のトランジスタ１１１１、及び第４トランジスタ１１１２のしきい値の絶対値は１Ｖとし、第５のトランジスタ１１０３は十分線形領域で動作するものとする。
【００９３】
まず、図１３（Ａ）のように、リセット期間に第１の走査線１１０６の電位がＨｉｇｈ（１０Ｖ）となり、第１のトランジスタ１１０１がオンし、第３のトランジスタ１１１１、第４のトランジスタ１１１２からｎｏｄｅＧはＨｉｇｈ（９Ｖ）になる。ここで、第３のトランジスタ１１１１は、電流供給線１１０９から電流を取り込み、第４のトランジスタ１１１２は第１の走査線１１０６から電流を取り込むが、電流供給能力は、配線抵抗の面から電流供給線１１０９から取り込む方が有利である。電流供給線と第１の走査線の両方から取り込むのは、ｎｏｄｅＧへのＨｉｇｈ電位期間を短縮するのと電流供給線より高い電位にできるからである。これにより、消灯時、より確実に第５のトランジスタをオフにすることができる。
【００９４】
次に、図１３（Ｂ）のように、ブランク期間を設け、第１のトランジスタ１１０１と第２のトランジスタ１１０２が同時にオンし、第１の走査線１１０６や電流供給線１１０９とデータ線１１０８が通電するのを防ぐ。また、第２の走査線１１０７をＨｉｇｈ（３Ｖ）にする前に、データ信号の電位を確定させておくことが必要である。データ線１１０８の電位は、発光素子を点灯させるならＬｏｗ（０Ｖ）、消灯させるならＨｉｇｈ（３Ｖ）にする。
【００９５】
そして、図１４のように、サステイン期間となり、第２の走査線１１０７をＨｉｇｈ（３Ｖ）にした時、データ線１１０８の電位がＨｉｇｈ（３Ｖ）なら第２のトランジスタ１１０２のＶｇｓは０Ｖでオフし、ｎｏｄｅＧはＨｉｇｈ（９Ｖ）を維持する（図１４（Ｂ））。また、第２の走査線１１０７をＨｉｇｈ（３Ｖ）にした時、データ線１１０８の電位がＬｏｗ（０Ｖ）なら第２のトランジスタ１１０２のＶｇｓは３Ｖとなりオンし、ｎｏｄｅＧはデータ線１１０８の電位と同じ０Ｖになる（図１４（Ａ））。これにより、ｎｏｄｅＧの電位はＨｉｇｈ（９Ｖ）かＬｏｗ（０Ｖ）かが確定し、保持容量１１０４により一定期間保持される。
【００９６】
以上のように、本発明の半導体装置の画素構成、駆動方法を用いることで、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においてはデータ線の電位を駆動用の第５のトランジスタのゲート電位にし、消灯状態においては電流供給線の電位を駆動用の第５のトランジスタのゲートに書き込むことができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【００９７】
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
【実施例１】
【００９８】
本発明の半導体装置を具備した発光装置の断面構造について、図面を参照して説明する。ここでは図１における選択用の第２のトランジスタ、駆動用の第３のトランジスタ、発光素子を含む発光装置の断面構造について、図１５を用いて、積層構造について順に説明する。
【００９９】
絶縁表面を有する基板１２０１には、ガラス基板、石英基板、ステンレス基板等を用いることができる。また、作製工程における処理温度に耐え得るのであれば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
【０１００】
まず、基板１２０１上に下地膜を形成する。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。次に、下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍとする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。続いて、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜１２０２を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた加熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好適である。
【０１０１】
なお、結晶性半導体で形成される薄膜トランジスタ（ＴＦＴ）は、非晶質半導体で形成されたＴＦＴよりも電界効果移動度が高く、ＯＮ電流が大きいため、半導体装置に用いるトランジスタとしてより適している。
【０１０２】
次に、結晶性半導体膜１２０２を所定の形状にパターニングする。次に、ゲート絶縁膜として機能する絶縁膜を形成する。絶縁膜は、半導体膜を覆うように、厚さを１０〜１５０ｎｍとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。
【０１０３】
次に、ゲート絶縁膜を介して、ゲート電極として機能する導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、ここでは導電膜を積層して形成する。導電膜１２０３Ａ、１２０３Ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、またはこれらの元素を主成分とする合金材料もしくは化合物材料で形成する。本実施例では、導電膜１２０３Ａとして膜厚１０〜５０ｎｍの窒化タンタル膜を形成し、導電膜１２０３Ｂとして膜厚２００〜４００ｎｍのタングステン膜を形成する。
【０１０４】
次に、ゲート電極をマスクとして不純物元素を添加して、不純物領域を形成する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。低濃度不純物領域は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域と呼ばれる。
【０１０５】
次に、層間絶縁膜として機能する絶縁膜１２０４、１２０５を形成する。絶縁膜１２０４は、窒素を有する絶縁膜であることが好適であり、ここでは、プラズマＣＶＤ法により１００ｎｍの窒化珪素膜を用いて形成する。絶縁膜１２０５は、有機材料又は無機材料を用いて形成することが好適である。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサンを用いることができる。シロキサンとは、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙは自然数）等の酸素、又は窒素を有する絶縁膜を用いることができる。なお、有機材料からなる膜は、平坦性が良好な一方で、有機材料により、水分や酸素が吸収されてしまう。これを防止するため、有機材料からなる絶縁膜上に、無機材料を有する絶縁膜を形成するとよい。
【０１０６】
次に、層間絶縁膜１２０６にコンタクトホールを形成した後、トランジスタのソース配線及びドレイン配線として機能する導電膜１２０７を形成する。導電膜１２０７は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施例では、チタン膜、窒化チタン膜、チタンーアルミニウム合金膜、チタン膜の積層膜を形成する。
【０１０７】
次に、導電膜を覆うように絶縁膜１２０８を形成する。絶縁膜１２０８は、層間絶縁膜１２０６で示した材料を用いることができる。次に、絶縁膜１２０８に設けられた開口部に画素電極１２０９（第１の電極ともいう）を形成する。開口部において、画素電極１２０９の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。
【０１０８】
画素電極１２０９の材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などの導電性材料を用いることが好ましい。導電性材料の具体例としては、酸化タングステンを含むインジウム酸化物（ＩＷＯ）、酸化タングステンを含むインジウム亜鉛酸化物（ＩＷＺＯ）、酸化チタンを含むインジウム酸化物（ＩＴｉＯ）、酸化チタンを含むインジウム錫酸化物（ＩＴＴｉＯ）などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１０９】
導電性材料の組成比例は次の通りである。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【０１１０】
次に、蒸着法、またはインクジェット法により、電界発光層１２１０を形成する。電界発光層１２１０は、有機材料、又は無機材料を有し、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）、正孔注入層（ＨＩＬ）等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。
【０１１１】
なお、電界発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。
【０１１２】
なお、正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。
【０１１３】
なお、ホール輸送性の有機化合物材料としては、例えば、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。
【０１１４】
なお、電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
【０１１５】
なお、電子注入輸送層には、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。
【０１１６】
なお、発光層には、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物を用いることもできる。
【０１１７】
また、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１１８】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０１１９】
その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１２０】
いずれにしても、電界発光層の層構造は変化しうるものであり、特定の正孔又は電子注入輸送層や発光層を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、発光素子としての目的を達成し得る範囲において許容されうるものである。
【０１２１】
また、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。
【０１２２】
また、単色の発光を示す材料を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば第２の基板（封止基板）に形成し、基板１２０１へ張り合わせればよい。
【０１２３】
そして、スパッタリング法、又は蒸着法により、対向電極１２１１（第２の電極ともいう）を形成する。画素電極１２０９と対向電極１２１１は、一方が陽極となり、他方が陰極となる。
【０１２４】
陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期表の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ２）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。
【０１２５】
その後、対向電極１２１１を覆うように、窒化珪素膜やＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）膜からなる保護膜を設けてもよい。上記工程を経て、本発明の発光装置が完成する。
【０１２６】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。すなわち、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【実施例２】
【０１２７】
本実施例では、本発明の画素構成を用いたアクティブマトリクス型ディスプレイの一例を図１６に示し、説明する。
【０１２８】
前記アクティブマトリクス型ディスプレイは、トランジスタや配線が形成された基板５０１、前記配線部を外部と接続するＦＰＣ５０８、発光素子及び前記発光素子を封止する対向基板５０２を有する。
【０１２９】
基板５０１はマトリクス状に配置された複数の画素から成る表示部５０６、データ線駆動回路５０３、走査線駆動回路Ａ５０４、走査線駆動回路Ｂ５０５、各種電源及び信号を入力するＦＰＣ５０８と接続されるＦＰＣ接続部５０７を有する。
【０１３０】
データ線駆動回路５０３はシフトレジスタ、ラッチ、レベルシフタ及びバッファ等の回路を有し、各列のデータ線にデータを出力する。また、走査線駆動回路Ａ５０４及び走査線駆動回路Ｂ５０５は夫々、シフトレジスタ、レベルシフタ及びバッファ等の回路を有し、走査線駆動回路Ａ５０４は各行の第２の走査線に、走査線駆動回路Ｂ５０５は各行の第１の走査線に、夫々順次選択パルスを出力していく。
【０１３１】
走査線駆動回路により選択パルスが出力されたタイミングに各画素へ書き込まれたデータ信号に応じて、発光素子の発光が制御される。
【０１３２】
なお、上記駆動回路以外に、中央処理装置やコントローラなどの回路を基板５０１に一体形成してもよい。そうすると、接続する外部回路（ＩＣ）の個数が減少し、軽量、薄型がさらに図れるため、携帯端末などには特に有効である。
【０１３３】
なお、本明細書中では図１６に示すように、ＦＰＣまで取り付けられ、発光素子にＥＬ素子を用いたパネルのことを本明細書ではＥＬモジュールという。
【０１３４】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。すなわち、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。
【実施例３】
【０１３５】
本実施例では、電流供給線の電位補正し、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制できる例について述べる。
【０１３６】
発光素子は、周囲の温度により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、電流値が低下して所望の輝度よりも低い輝度となる。また、発光素子は、経時的にその電流値が減少する性質を有する。具体的には、発光時間及び消灯時間が累積すると発光素子の劣化に伴い抵抗値が上昇する。そのため、発光時間及び消灯時間が累積すると同じ電圧を印加した場合、電流値が低下して所望の輝度より低い輝度となる。
【０１３７】
上述した発光素子が有する性質により、環境温度が変化したり、経時変化が生じたりすると、輝度にバラツキが生じてしまう。本実施例は、本発明の電流供給線の電位を用いて補正することで、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制することができる。
【０１３８】
図１７に、回路の構成を示す。画素には、図１で示した半導体装置が配置されており、図１と同様の説明については省略する。図１７において、電流供給線１４０１と対向電極１４０２との間には、駆動用の第３のトランジスタ１４０３と発光素子１４０４とが接続されている。そして、電流供給線１４０１から対向電極１４０２の方に電流が流れる。発光素子１４０４は、そこを流れる電流の大きさに応じて発光する。
【０１３９】
このような画素構成の場合、電流供給線１４０１と対向電極１４０２の電位が固定されていると、発光素子１４０４に電流が流れ続けていると、特性が劣化したりてくる。また、発光素子１４０４は、その温度によって、特性が変わってくる。
【０１４０】
具体的には、発光素子１４０４に電流が流れ続けていると、電圧電流特性がシフトしてくる。つまり、発光素子１４０４の抵抗値が高くなって、同じ電圧を加えていても、流れる電流値が小さくなってしまう。また、同じ大きさの電流が流れていても、発光効率が低下し、輝度が低くなってしまう。温度特性としては、温度が下がると、発光素子１４０４の電圧電流特性がシフトし、発光素子１４０４の抵抗値が高くなってしまう。
【０１４１】
そこで、モニタ用回路を用いて、上述のような劣化や変動の影響を補正する。本実施例では、電流供給線１４０１の電位を調整することにより、発光素子１４０４の劣化や温度による変動を補正する。
【０１４２】
そこで、モニタ用回路の構成について述べる。第１のモニタ電源線１４０６と第２のモニタ電源線１４０７の間には、モニタ用電流源１４０８、モニタ用発光素子１４０９、が接続されている。そして、モニタ用発光素子１４０９とモニタ用電流源１４０８との接点には、モニタ用発光素子１４０９の電位を出力するためのサンプリング回路１４１０の入力端子が接続されている。サンプリング回路１４１０の出力端子には、電流供給線１４０１が接続されている。したがって、電流供給線１４０１の電位は、サンプリング回路１４１０の出力によって制御される。
【０１４３】
次に、モニタ用回路の動作について述べる。まず、モニタ用電流源１４０８は、最も明るい階調数で発光素子１４０４を発光させる場合に、発光素子１４０４に流したい大きさの電流を流す。この時の電流値をＩｍａｘとする。
【０１４４】
すると、モニタ用発光素子１４０９の両端の電圧には、Ｉｍａｘの大きさの電流を流すのに必要な大きさの電圧が加わる。もし、モニタ用発光素子１４０９の電圧電流特性が劣化や温度などによって変わったとしても、それに応じて、モニタ用発光素子１４０９の両端の電圧も変化し、最適な大きさになる。よって、モニタ用発光素子１４０９の変動（劣化や温度変化など）の影響を補正することが出来る。
【０１４５】
サンプリング回路１４１０の入力端子には、モニタ用発光素子１４０９にかかる電圧が入力されている。したがって、サンプリング回路１４１０の出力端子、つまり、電流供給線１４０１の電位は、モニタ用回路によって補正されることになり、発光素子１４０４は劣化や温度による変動が補正される。
【０１４６】
なお、サンプリング回路１４１０は、入力電流に応じた電圧を出力する回路であればなんでもよい。例えば電圧フォロア回路も増幅回路の一種であるが、これに限定されない。オペアンプ、バイポーラトランジスタ、ＭＯＳトランジスタのいずれかもしくは複数を組み合わせて、回路を構成すればよい。
【０１４７】
なお、モニタ用発光素子１４０９は、画素の発光素子１４０４と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい。なぜなら、モニタ用のものと、画素に配置されているものとで、特性が異なれば、補正がずれてしまうからである。
【０１４８】
なお、画素に配置されている発光素子１４０４は、頻繁に電流を流さないような期間が生じるため、モニタ用発光素子１４０９に、ずっと電流を流し続けていると、モニタ用発光素子１４０９の方が、劣化が大きく進む。そのため、サンプリング回路１４１０から出力される電位は、補正がつよくかかったような電位となる。そこで、モニタ用発光素子１０４９の劣化度合いは画素に配置されている発光素子１４０４の実際の劣化度合いに合せるようにコントロールしてもよい。例えば、平均的に、画面全体の点灯率が３０％であれば、３０％の輝度に相当するような期間だけ、モニタ用発光素子１４０９に電流を流すようにしてもよい。そのとき、モニタ用発光素子１４０９に電流が流れない期間が生じてしまうが、サンプリング回路１４１０の出力端子からは、変わりなく電圧が供給されているようにする必要がある。それを実現するためには、サンプリング回路１４１０の入力端子に容量素子をもうけて、そこに、モニタ用発光素子１４０９に電流を流していた時の電位を保持するようにすればよい。
【０１４９】
なお、最も明るい階調数のものに合わせてモニタ用回路を動作させると、補正がつよくかかったような電位を出力することになるが、それによって、画素での焼き付き（画素ごとの劣化度合いの変動による輝度むら）が目立たなくなるため、最も明るい階調数のものに合わせてモニタ用回路を動作させることが望ましい。
【０１５０】
本実施例においては、駆動用の第３のトランジスタ１４０３は線形領域で動作させることがさらに好適である。線形領域で動作させることで駆動用の第３のトランジスタ１４０３は、概ねスイッチとして動作する。そのため、駆動用の第３のトランジスタ１４０３の劣化や温度などによる特性の変動の影響が出にくくすることができる。線形領域のみで動作させる場合は、発光素子１４０４に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることが好適である。
【０１５１】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例４】
【０１５２】
本発明の半導体装置を具備する電子機器として、テレビ受像器、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１８、図１９、図２０（Ａ）〜図２０（Ｂ）、図２１（Ａ）〜図２１（Ｂ）、図２２、図２３（Ａ）〜図２３（Ｅ）に示す。
【０１５３】
図１８は表示パネル５００１と、回路基板５０１１を組み合わせたＥＬモジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。
【０１５４】
この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なおＥＬモジュールを作製する場合は上記実施例を用いて画素部５００２の画素を構成する半導体装置を作製すればよい。また、走査線駆動回路５００３や信号線駆動回路５００４等制御用駆動回路部を、上記実施例により形成されたＴＦＴを用いて作製することが可能である。以上のように、図１８に示すＥＬモジュールテレビを完成させることができる。
【０１５５】
図１９は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０１５６】
チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。
【０１５７】
図２０（Ａ）に示すように、ＥＬモジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。
【０１５８】
また図２０（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカー部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体５２１２は操作キー５２１６によって制御する。また、図２０（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部５２１３に適用することができる。
【０１５９】
本発明の半導体装置を図１８、図１９、図２０（Ａ）〜図２０（Ｂ）に示すテレビ受像器使用することにより、表示部の画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線の振幅は低振幅に設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となり、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１６０】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０１６１】
図２１（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。
【０１６２】
プリント配線基板５３０２には、コントローラ５３０７、中央処理装置５３０８（ＣＰＵ）、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、フレキシブル配線基板５３１３（ＦＰＣ）により接続されている。フレキシブル配線基板５３１３には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、中央処理装置５３０８、電源回路５３１０などは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。
【０１６３】
プリント配線基板５３０２に備えられたインターフェース部５３１４（Ｉ／Ｆ）を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。
【０１６４】
図２１（Ｂ）は、図２１（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリ５３１８には各種プログラムが記憶されている。
【０１６５】
電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、中央処理装置５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。
【０１６６】
中央処理装置５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、中央処理装置５３０８用のインターフェース５３１９などを有している。インターフェース５３１９を介して中央処理装置５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。
【０１６７】
メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１６８】
入力手段５３２５から入力された信号は、インターフェース部５３１４を介してプリント配線基板５３０２に実装された中央処理装置５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。
【０１６９】
コントローラ５３０７は、パネルの仕様に合わせて中央処理装置５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧や中央処理装置５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。
【０１７０】
送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、中央処理装置５３０８からの命令に従って、音声処理回路５３１１に送られる。
【０１７１】
中央処理装置５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカー５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、中央処理装置５３０８からの命令に従って、送受信回路５３１２に送られる。
【０１７２】
コントローラ５３０７、中央処理装置５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０１７３】
図２２は、図２１（Ａ）〜図２１（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。
【０１７４】
表示パネル５３０１はフレキシブル配線基板５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカ５３３２、マイクロフォン５３３３、送受信回路５３３４、中央処理装置及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリー５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。
【０１７５】
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としてもよい。
【０１７６】
図２２の携帯電話機において、表示パネル５３０１は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示パネル５３０１も同様の特徴を有するため、この携帯電話機は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１７７】
図２３（Ａ）はテレビ装置であり、筐体６００１、支持台６００２、表示部６００３などによって構成されている。このテレビ装置において、表示部６００３は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部６００３も同様の特徴を有するため、このテレビ装置は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１７８】
図２３（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。このコンピュータにおいて、表示部６１０３は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部６１０３も同様の特徴を有するため、このコンピュータは大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１７９】
図２３（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。この携帯可能なコンピュータにおいて、表示部６２０２は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部６２０２も同様の特徴を有するため、この携帯可能なコンピュータは大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１８０】
図２３（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。この携帯型のゲーム機において、表示部６３０２は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部６３０２も同様の特徴を有するため、この携帯型のゲーム機は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１８１】
図２３（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。この画像再生装置において、表示部Ａ６４０３、表示部Ｂ６４０４は実施の形態１で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部Ａ６４０３、表示部Ｂ６４０４も同様の特徴を有するため、この画像再生装置は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
【０１８２】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
【０１８３】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１８４】
また本実施例は、上記実施の形態及び上記実施例のいかなる記載とも自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１８５】
【図１】本発明の実施の形態１の回路図。
【図２】本発明の実施の形態１のタイミングチャート図。
【図３】本発明の実施の形態１の一形態図。
【図４】本発明の実施の形態１の一形態図。
【図５】本発明の実施の形態２の回路図
【図６】本発明の実施の形態２を説明するための図。
【図７】本発明の実施の形態３の回路図。
【図８】本発明の実施の形態３のタイミングチャート図。
【図９】本発明の実施の形態３の一形態図。
【図１０】本発明の実施の形態３の一形態図。
【図１１】本発明の実施の形態４の回路図。
【図１２】本発明の実施の形態４のタイミングチャート図
【図１３】本発明の実施の形態４の一形態図。
【図１４】本発明の実施の形態４の一形態図。
【図１５】本発明の実施例１の断面図。
【図１６】本発明の実施例２の斜視図。
【図１７】本発明の実施例３の回路図。
【図１８】本発明の実施例４の電子機器の図
【図１９】本発明の実施例４の電子機器の図
【図２０】本発明の実施例４の電子機器の図
【図２１】本発明の実施例４の電子機器の図
【図２２】本発明の実施例４の電子機器の図
【図２３】本発明の実施例４の電子機器の図
【図２４】本発明の従来例を示す図。
【符号の説明】
【０１８６】
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    保持容量
１０５    発光素子
１０６    走査線
１０７    走査線
１０８    データ線
１０９    電流供給線
１１０    対向電極
５０１    基板
５０２    対向基板
５０３    データ線駆動回路
５０４    走査線駆動回路Ａ
５０５    走査線駆動回路Ｂ
５０６    表示部
５０７    ＦＰＣ接続部
５０８    ＦＰＣ
５５１    電源線
６０１    Ｎチャネル型トランジスタの特性の曲線
６０２    Ｎチャネル型トランジスタの特性の曲線
６０３    Ｐチャネル型トランジスタの特性の曲線
６０４    Ｐチャネル型トランジスタの特性の曲線
７０１    トランジスタ
７０２    トランジスタ
７０３    トランジスタ
７０４    保持容量
７０５    発光素子
７０６    走査線
７０７    走査線
７０８    データ線
７０９    電流供給線
７１０    対向電極
７１１    トランジスタ
１１０１    トランジスタ
１１０２    トランジスタ
１１０３    トランジスタ
１１０４    保持容量
１１０５    発光素子
１１０６    走査線
１１０７    走査線
１１０８    データ線
１１０９    電流供給線
１１１０    対向電極
１１１１    トランジスタ
１１１２    トランジスタ
１２０１    基板
１２０２    結晶性半導体膜
１２０３Ａ  導電膜
１２０３Ｂ  導電膜
１２０４    絶縁膜
１２０５    絶縁膜
１２０６    層間絶縁膜
１２０７    導電膜
１２０８    絶縁膜
１２０９    画素電極
１２１０    電界発光層
１２１１    対向電極
１４０１    電流供給線
１４０２    対向電極
１４０３    トランジスタ
１４０４    発光素子
１４０６    第１のモニタ電源線
１４０７    第２のモニタ電源線
１４０８    モニタ用電流源
１４０９    モニタ用発光素子
１４１０    サンプリング回路
２４０１    スイッチトランジスタ
２４０２    駆動トランジスタ
２４０３    保持容量
２４０４    発光素子
２４０５    走査線
２４０６    データ線
２４０７    電流供給線
５００１    表示パネル
５００２    画素部
５００３    走査線駆動回路
５００４    信号線駆動回路
５０１１    回路基板
５０１２    コントロール回路
５０１３    信号分割回路
５０１４    接続配線
５１０１    チューナ
５１０２    映像信号増幅回路
５１０３    映像信号処理回路
５１０５    音声信号増幅回路
５１０６    音声信号処理回路
５１０７    スピーカー
５１０８    制御回路
５１０９    入力部
５２０１    筐体
５２０２    表示画面
５２０３    スピーカー
５２０４    操作スイッチ
５２１０    充電器
５２１２    筐体
５２１３    表示部
５２１６    操作キー
５２１７    スピーカー部
５３０１    表示パネル
５３０２    プリント配線基板
５３０３    画素部
５３０４    走査線駆動回路
５３０５    走査線駆動回路
５３０６    信号線駆動回路
５３０７    コントローラ
５３０８    中央処理装置
５３０９    メモリ
５３１０    電源回路
５３１１    音声処理回路
５３１２    送受信回路
５３１３    フレキシブル配線基板
５３１４    インターフェース部
５３１５    アンテナ用ポート
５３１６    ＶＲＡＭ
５３１７    ＤＲＡＭ
５３１８    フラッシュメモリ
５３１９    インターフェース
５３２０    制御信号生成回路
５３２１    デコーダ
５３２２    レジスタ
５３２３    演算回路
５３２４    ＲＡＭ
５３２５    入力手段
５３２６    マイク
５３２７    スピーカー
５３２８    アンテナ
５３３０    ハウジング
５３３１    プリント基板
５３３２    スピーカ
５３３３    マイクロフォン
５３３４    送受信回路
５３３５    信号処理回路
５３３６    入力手段
５３３７    バッテリー
５３３９    筐体
５３４０    アンテナ
６００１    筐体
６００２    支持台
６００３    表示部
６１０１    本体
６１０２    筐体
６１０３    表示部
６１０４    キーボード
６１０５    外部接続ポート
６１０６    ポインティングマウス
６２０１    本体
６２０２    表示部
６２０３    スイッチ
６２０４    操作キー
６２０５    赤外線ポート
６３０１    筐体
６３０２    表示部
６３０３    スピーカー部
６３０４    操作キー
６３０５    記録媒体挿入部
６４０１    本体
６４０２    筐体
６４０３    表示部Ａ
６４０４    表示部Ｂ
６４０５    記録媒体（ＤＶＤ等）読込部
６４０６    操作キー
６４０７    スピーカー部
【図１】
0005142507.tif 000002
【図２】
0005142507.tif 000003
【図３】
0005142507.tif 000004
【図４】
0005142507.tif 000005
【図５】
0005142507.tif 000006
【図６】
0005142507.tif 000007
【図７】
0005142507.tif 000008
【図８】
0005142507.tif 000009
【図９】
0005142507.tif 000010
【図１０】
0005142507.tif 000011
【図１１】
0005142507.tif 000012
【図１２】
0005142507.tif 000013
【図１３】
0005142507.tif 000014
【図１４】
0005142507.tif 000015
【図１５】
0005142507.tif 000016
【図１６】
0005142507.tif 000017
【図１７】
0005142507.tif 000018
【図１８】
0005142507.tif 000019
【図１９】
0005142507.tif 000020
【図２０】
0005142507.tif 000021
【図２１】
0005142507.tif 000022
【図２２】
0005142507.tif 000023
【図２３】
0005142507.tif 000024
【図２４】
0005142507.tif 000025