(57)【特許請求の範囲】
【請求項１】
基板上に少なくとも第１及び第２反応層を備える相変化電子素子の製造方法において、
（ａ）基板上に第１反応層を、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、シリコンゲルマニウム（ＳｉＧｅ）のうちいずれかにより形成するステップ、
（ｂ）前記第１反応層の上に、該第１反応層をゲルマニウム（Ｇｅ）により形成した場合はアンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）のいずれかにより、該第１反応層をアンチモン（Ｓｂ）により形成した場合はゲルマニウム（Ｇｅ）、テルル（Ｔｅ）のいずれかにより、該第１反応層をテルル（Ｔｅ）により形成した場合はゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）のいずれかにより、該第１反応層をアンチモンテルル（ＳｂＴｅ）により形成した場合はゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）のいずれかにより、該第１反応層をシリコンゲルマニウム（ＳｉＧｅ）により形成した場合はアンチモンテルル（ＳｂＴｅ）により、第２反応層を形成するステップ、
（ｃ）前記第１及び第２反応層が形成された前記電子素子を熱処理して、前記第１反応層を構成する物質と前記第２反応層を構成する物質の間の固相反応を起こすことによって、前記第１反応層と前記第２反応層との間に相変化層を形成するステップ
を含むことを特徴とする相変化電子素子の製造方法。
【請求項２】
前記（ａ）ステップの以前に、
前記基板の上に下部絶縁層及び下部電極を順次に形成するステップをさらに含むことを特徴とする請求項１に記載の相変化電子素子の製造方法。
【請求項３】
前記（ｂ）ステップは、
（ｂ１）前記第１反応層の上に前記絶縁層を形成するステップと、
（ｂ２）前記絶縁層をフォトリソグラフィー工程及びドライエッチングにより前記第１反応層の上部の一部を露出させるコンタクトホールを形成するステップと
を含むことを特徴とする請求項１に記載の相変化電子素子の製造方法。
【請求項４】
前記（ｃ）ステップの以後に、
前記第２反応層を除去するステップをさらに含むことを特徴とする請求項３に記載の固相反応を用いた相変化電子素子の製造方法。
【請求項５】
前記（ａ）ステップは、
下部電極を含む前記基板の上に絶縁層を形成するステップと、
前記下部電極の少なくとも一部分が露出されるように前記絶縁層にコンタクトホールを形成するステップと、
前記コンタクトホールを満たして前記第１反応層を形成するステップと
を含むことを特徴とする請求項１に記載の相変化電子素子の製造方法。
【請求項６】
前記第３ステップにおける前記熱処理の温度は４００℃〜６００℃であることを特徴とする、請求項１に記載の相変化電子素子の製造方法。
【請求項７】
前記（ｂ）ステップの以後に、
前記第２反応層の上部の一部を露出させるビアホールが形成されるように前記第２反応層を覆う上部絶縁層を形成するステップと、
前記上部絶縁層の上に上部電極を形成するステップと
を含むことを特徴とする請求項１に記載の相変化電子素子の製造方法。
【請求項８】
下部電極の一部を露出させるコンタクトホールを有し、前記下部電極の上に形成される絶縁層と、
前記コンタクトホールを埋め込む第１反応層であって、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、シリコンゲルマニウム（ＳｉＧｅ）のうちいずれかにより構成される第１反応層、
該第１反応層の上に形成される第２反応層であって、該第１反応層がゲルマニウム（Ｇｅ）により構成される場合はアンチモン（Ｓｂ）、アンチモンテルル（ＳｂＴｅ）のいずれかにより、該第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウム（Ｇｅ）、テルル（Ｔｅ）のいずれかにより、該第１反応層がテルル（Ｔｅ）により構成される場合はアンチモン（Ｓｂ）により、該第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）のいずれかにより、該第１反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により構成される第２反応層、及び、
前記第１反応層と前記第２反応層との間に形成された相変化層であって、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウムアンチモン（ＧｅＳｂ）により、前記第１反応層／前記第２反応層がアンチモン（Ｓｂ）により構成され且つ前記第２反応層／前記第１反応層がテルル（Ｔｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ）により、前記第１反応層／前記第２反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はシリコンゲルマニウムアンチモンテルル（ＳｉＧｅＳｂＴｅ）により構成される相変化層を含むことを特徴とするメモリ素子。
【請求項９】
前記相変化層は、印加される電流量によって非晶質状態と結晶状態に可逆的に変換される物質からなることを特徴とする請求項８に記載のメモリ素子。
【請求項１０】
ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、シリコンゲルマニウム（ＳｉＧｅ）のうちいずれかにより構成される第１反応層と、
該第１反応層の上に形成される第２反応層であって、該第１反応層がゲルマニウム（Ｇｅ）により構成される場合はアンチモン（Ｓｂ）、アンチモンテルル（ＳｂＴｅ）のいずれかにより、該第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウム（Ｇｅ）、テルル（Ｔｅ）のいずれかにより、該第１反応層がテルル（Ｔｅ）により構成される場合はアンチモン（Ｓｂ）により、該第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）のいずれかにより、該第１反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により構成される第２反応層、及び、
前記第１反応層と前記第２反応層との間に形成された相変化層であって、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウムアンチモン（ＧｅＳｂ）により、前記第１反応層／前記第２反応層がアンチモン（Ｓｂ）により構成され且つ前記第２反応層／前記第１反応層がテルル（Ｔｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ）により、前記第１反応層／前記第２反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はシリコンゲルマニウムアンチモンテルル（ＳｉＧｅＳｂＴｅ）により構成される相変化層を含み、
前記相変化層が、前記第１反応層と前記第２反応層の接触面積に限定されるより小さなプログラマブルボリュームを有することを特徴とする相変化電子素子。
【請求項１１】
前記相変化層は、印加される電流量によって非晶質状態と結晶状態に可逆的に変換される物質からなることを特徴とする請求項１０に記載の相変化電子素子。
【請求項１２】
（ａ）ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、シリコンゲルマニウム（ＳｉＧｅ）のうちいずれかにより構成される第１反応層と、
（ｂ）該第１反応層の上部の一部を露出させるコンタクトホールが形成されるように前記第１反応層を覆う絶縁層と、
（ｃ）前記コンタクトホールを埋め込む第２反応層であって、該第１反応層がゲルマニウム（Ｇｅ）により構成される場合はアンチモン（Ｓｂ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）のいずれかにより、該第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウム（Ｇｅ）、テルル（Ｔｅ）のいずれかにより、該第１反応層がテルル（Ｔｅ）により構成される場合はゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）のいずれかにより、該第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）のいずれかにより、該第１反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により構成される第２反応層とを含み、
前記第１反応層と前記第２反応層との間には、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモン（Ｓｂ）により構成される場合はゲルマニウムアンチモン（ＧｅＳｂ）により、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がテルル（Ｔｅ）により構成される場合はゲルマニウムテルル（ＧｅＴｅ）により、前記第１反応層／前記第２反応層がアンチモン（Ｓｂ）により構成され且つ前記第２反応層／前記第１反応層がテルル（Ｔｅ）により構成される場合はアンチモンテルル（ＳｂＴｅ）により、前記第１反応層／前記第２反応層がゲルマニウム（Ｇｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ）により、前記第１反応層／前記第２反応層がシリコンゲルマニウム（ＳｉＧｅ）により構成され且つ前記第２反応層／前記第１反応層がアンチモンテルル（ＳｂＴｅ）により構成される場合はシリコンゲルマニウムアンチモンテルル（ＳｉＧｅＳｂＴｅ）により構成される相変化層が存在し、前記相変化層が、前記第１反応層と前記第２反応層の接触面積に限定されるより小さなプログラマブルボリュームを有することを特徴とするメモリ素子。
【請求項１３】
前記相変化層は、印加される電流量によって非晶質状態と結晶状態に可逆的に変換される物質からなることを特徴とする請求項１２に記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法に関し、より詳細には、不揮発性メモリ素子に関し、特に印加電圧または印加電流によって相（ｐｈａｓｅ）が変化する相変化メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般に、周期律表上の１４族から１６族までに該当する元素から構成される物質の一部は、光または電流パルスによりその相が変化する特性を有する。硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）などのカルコゲン（ｃｈａｌｃｏｇｅｎ）元素を含むカルコゲン二元化合物（ｃｈａｌｃｏｇｅｎｉｄｅ）が代表的な相変化物質であり、カルコゲン元素を含まないゲルマニウムアンチモン（Ｇｅ／Ｓｂ）や亜鉛アンチモン（ＺｎＳｂ）なども相変化挙動を表すものと知られている。
【０００３】
このような相変化物質は、結晶構造によって結晶相または非晶質相を有し、各相によって光学的反射度及び電気抵抗が異なるため、光学貯蔵媒体や不揮発性メモリの構成要素として使用可能である。
【０００４】
相変化物質の光学的特性を応用したＤＶＤ−ＲＷ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ−ＲｅＷｒｉｔａｂｌｅ）ＤＶＤ−ＲＡＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ−Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの光ディスクの実用化は既になされたのであり、電気的特性を用いる不揮発性メモリの実用化に必要な研究が現在活発に進行されている。
【０００５】
不揮発性メモリは、相変化物質が非晶質状態及び結晶状態の時の比抵抗の差異を用いる。相変化は、入力された電流パルスにより誘導されるが、非晶質状態から結晶状態に変化する相変化（ＳＥＴ）、及び結晶状態から非晶質状態に変化する相変化（ＲＥＳＥＴ）に必要な電流パルスの振幅及び持続時間が互いに異なる。
【０００６】
ＳＥＴのためには相変化物質の温度が結晶化温度以上に上昇すればよいので、パルスの振幅はあまり大きくなくても良いが、結晶化時間が必要であるので、パルスがしきい時間以上に持続されなければならない。
【０００７】
これに反して、ＲＥＳＥＴのためには相変化物質の温度が融点以上に上昇しなければならないので、パルスの振幅がＳＥＴに比べて格段に大きくなければならないし、パルス時間は非晶質に変わった相変化物質が結晶化することを抑制するために相対的に短くしなければならない。
【０００８】
相変化メモリの実用化を阻害する最も大きい障壁の一つは、ＲＥＳＥＴを誘導するのに必要とされる電流パルスの振幅が非常に大きいということである。代表的な相変化物質であるゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ；以下、ＧＳＴという）を使用する場合、ＧＳＴが下部電極と接触する面積が０．５×０．５μｍ２である場合に略数ｍＡ以上の電流パルスを印加する場合のみＲＥＳＥＴが可能である。このようなＲＥＳＥＴ電流を低減するために素子構造を変更するか、新たな相変化物質または下部電極物質を使用する方法などが考慮されている。
【０００９】
図１は、相変化物質を含む従来のメモリ素子の構造を示す図である。図１を参照すると、従来の相変化メモリ素子は、下部電極１０６、発熱層１０８、相変化物質１１２、及び上部電極１１６を含んでいる。
【００１０】
このような相変化メモリ素子の下部電極１０６と上部電極１１６との間に電源を加えると、発熱層１０８及び相変化物質１１２で熱が発生し、相変化物質１１２が相変移されるが、このような相変移された部分をプログラマブルボリューム（ｐｒｏｇｒａｍｍａｂｌｅ  ｖｏｌｕｍｅ）１１２ａという。このような相変化メモリ素子において、プログラマブルボリュームが小さいほどＳＥＴまたはＲＥＳＥＴに必要とされる電流が小さくなる。
【００１１】
プログラマブルボリュームを小さくするためには、相変化物質１１２及び発熱層１０８が接触するコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）の大きさを小さくする方法が使われるが、このような方法は、高費用の半導体工程技術が必要とされるという短所がある。
【００１２】
【特許文献１】米国特許出願公開第Ｓ６，５１８，１５６Ｂ１号明細書
【特許文献２】米国特許出願公開第Ｓ６，９９８，６９７Ｂ２号明細書
【特許文献３】米国特許出願公開第Ｓ６，７２７，１９２Ｂ２号明細書
【特許文献４】米国特許出願公開第Ｓ７，２２０，９８３Ｂ２号明細書
【特許文献５】米国特許出願公開第Ｓ７，２３５，４１９Ｂ２号明細書
【非特許文献１】Ｍａｔ．  Ｒｅｓ．Ｓｏｃ．  Ｓｙｍｐ．  Ｐｒｏｃ．  Ｖｏｌ．  ８０３，  Ｔｙｌｅｒ  Ａ．  Ｌｏｗｒｅｙ  ｅｔ  ａｌ．，  “Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  ＯＵＭ  Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｄｅｖｉｃｅｓ  ｆｏｒ  Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｃｏｍｍｏｄｉｔｙ  ａｎｄ  Ｅｍｂｅｄｄｅｄ  Ｍｅｍｏｒｙ  Ａｐｐｌｉｃａｔｉｏｎｓ”
【非特許文献２】２００４  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，  Ｆ．  Ｐｅｌｌｉｚｚｅｒ  ｅｔ  ａｌ．，  “Ｎｏｖｅｌ  μＴｒｅｎｃｈ  Ｐｈａｓｅ−Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ  Ｃｅｌｌ  ｆｏｒ  Ｅｍｂｅｄｄｅｄ  ａｎｄ  Ｓｔａｎｄ−Ａｌｏｎｅ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ａｐｐｌｉｃａｔｉｏｎｓ”
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、サブミクロン（ｓｕｂｍｉｃｒｏｎ）以下のコンタクトホールを形成するためには、高い水準のフォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）技術とエッチング（ｅｔｃｈｉｎｇ）技術が要求され、このようなコンタクトホールを埋め込むためには、ステップカバレッジ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）特性が優れる蒸着技術が必要であるという問題点がある。
【００１４】
したがって、高い水準の工程技術と高費用を必要としないで、相変化素子を作ることができる方法が要求される。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高い水準の工程技術と高費用を必要としない相変化メモリ素子の製造方法を提供することにある。
【００１６】
また、本発明の他の目的は、固相反応（ｓｏｌｉｄ−ｓｔａｔｅ  ｒｅａｃｔｉｏｎ）を用いた相変化層を生成することにより、プログラマブルボリュームを小さく形成し、これによって低い電力消耗を有する相変化メモリ素子の製造方法を提供することにある。
【００１７】
また、本発明の更に他の目的は、下記の説明及び本発明の一実施形態により把握されることができる。
【課題を解決するための手段】
【００１８】
このために、本発明の一実施形態に係る電子素子は、第１反応層と、該第１反応層上に形成される第２反応層と、前記第１反応層と前記第２反応層との間に形成され、前記第１反応層をなす物質及び前記第２反応層をなす物質の固相反応により形成された相変化層とを含んでいる。ここで、固相反応は、第１反応層及び第２反応層をなす物質が化学反応をして化合物を形成するか、または混じることによって混合物を形成する場合をすべて含んでいる。
【００１９】
本発明の他の実施形態に係る相変化メモリ素子は、第１反応層と、該第１反応層の上部の一部を露出させるコンタクトホールが形成されるように前記第１反応層を覆う絶縁層と、前記コンタクトホールを埋め込む第２反応層とを含み、前記第１反応層と前記第２反応層との間には、前記第１反応層をなす物質及び前記第２反応層をなす物質の固相反応により形成された相変化層が存在する。
【００２０】
また、このために、本発明の他の実施形態に係る相変化メモリ素子の製造方法は、（ａ）基板上に第１反応層を形成するステップと、（ｂ）前記第１反応層の上部の一部を露出させるコンタクトホールが形成されるように前記第１反応層を覆う絶縁層を形成するステップと、（ｃ）前記コンタクトホールを埋め込む第２反応層を形成するステップと、（ｄ）前記第１反応層及び前記第２反応層をなす物質間の固相反応を起こすことによって、前記第１反応層と前記第２反応層との間に相変化層を生成するステップとを含んでいる。
【発明の効果】
【００２１】
本発明によれば、隣り合う２つの物質の固相反応を用いて小さな体積の相変化層を形成し、これによってプログラマブルボリュームが小さくなるようにすることで、低い電力消耗を有する相変化電子素子を提供することができる利点がある。
【００２２】
また、本発明に従う相変化メモリ素子は、相変化時に低い電力を要求するので、素子に印加する電流パルスの振幅及び持続時間を低減することによって、動作速度を速くすることができる利点がある。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施形態について説明する。また、発明の要旨を曖昧にすることができる公知機能及び構成に対する詳細な説明を省略する。
【００２４】
図２は、本発明の一実施形態に係る相変化物質を用いた電子素子を示す図である。図２を参照すると、本発明の一実施形態に係る相変化物質を用いた電子素子は、下部電極２０６、第１反応層２０８、第２反応層２１０、上部電極２１２、及び固相反応により生成された相変化層２１５を含む。以下、図２を参照して本発明の一実施形態に係る固相反応を用いた相変化物質を用いた電子素子の構成について詳細に説明する。
【００２５】
下部電極２０６は、基板（図示せず）などの上に積層されることができ、下部電極２０６の上に第１反応層２０８が順次に積層されている。
【００２６】
下部電極２０６が基板の上に形成される場合、基板と下部電極２０６との間には酸化膜などの絶縁膜が形成される。
【００２７】
本発明の一実施形態に係る下部電極２０６及び上部電極２１２は、各々電子素子の下部端子及び上部端子の役目をし、金属物質で形成されることができる。
【００２８】
本発明の一実施形態に係る第１反応層２０８及び第２反応層２１０は、固相反応により相変化物質を生成することができる元素からなる。
【００２９】
すなわち、第１反応層２０８及び第２反応層２１０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、  カルコゲン元素、及びこれらの化合物からなる群から選択される元素または化合物でありうる。例えば、第１反応層２０８／第２反応層２１０は、ゲルマニウム／アンチモン（Ｇｅ／Ｓｂ）、アンチモン／ゲルマニウム（Ｓｂ／Ｇｅ）、ゲルマニウム／テルル（Ｇｅ／Ｔｅ）、テルル／ゲルマニウム（Ｔｅ／Ｇｅ）、アンチモン／テルル（Ｓｂ／Ｔｅ）、テルル／アンチモン（Ｔｅ／Ｓｂ）、ゲルマニウム／アンチモンテルル（Ｇｅ／ＳｂＴｅ）、アンチモンテルル／ゲルマニウム（ＳｂＴｅ／Ｇｅ）、シリコンゲルマニウム／アンチモンテルル（ＳｉＧｅ／ＳｂＴｅ）、及びアンチモンテルル／シリコンゲルマニウム（ＳｂＴｅ／ＳｉＧｅ）のうちいずれか一つの構造を有することができる。上記のような第１反応層２０８／第２反応層２１０の物質から生成される相変化物質は、ゲルマニウムアンチモン（ＧｅＳｂ）、ゲルマニウムテルル（ＧｅＴｅ）、アンチモンテルル（ＳｂＴｅ）、ゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ）、及びシリコンゲルマニウムアンチモンテルル（ＳｉＧｅＳｂＴｅ）などになることができる。
【００３０】
相変化層２１５は、第１反応層２０８及び第２反応層２１０をなす物質の固相反応により生成される。上記固相反応は、熱エネルギーを加えることにより促進されるが、熱処理条件を調節することで、所望の厚みの相変化層２１５を生成することができる。
【００３１】
また、相変化層２１５は、第１反応層２０８及び第２反応層２１０をなす物質の拡散程度によってその厚みが決定される。
【００３２】
このような第１反応層２０８と第２反応層２１０との間には絶縁膜が形成されることができ、絶縁膜の一部に形成されるコンタクトホールを介して第１反応層２０８と第２反応層２１０が接触することができる。
【００３３】
したがって、相変化層２１５の面積は、コンタクトホールの面積を変化させることで調節可能である。このように生成された相変化層２１５は、印加される電流量によって非晶質状態と結晶状態に可逆的に変換される。
【００３４】
すなわち、固相反応により生成された相変化層２１５が相変化特性を有することにより、本発明の一実施形態に係る電子素子が相変化メモリ、トランジスタ、スイッチなどの電子素子として動作できることになる。一方、プログラマブルボリュームは、相変化層２１５の全体体積を超過できないので、相変化層２１５の体積が小さくなるにつれてプログラマブルボリュームも小さくなる。
【００３５】
したがって、本発明の一実施形態に係る電子素子を使用する場合、ＳＥＴ及びＲＥＳＥＴに消耗される電流が減少するようになる利点がある。
【００３６】
図３は、本発明の他の実施形態に係る相変化メモリ素子を示す図である。図３を参照すれば、本発明の他の実施形態に係る相変化メモリ素子は、基板３０２、下部絶縁層３０４、下部電極３０６、第１反応層３０８、中間絶縁層３１０、第２反応層３１２、上部絶縁層３１４、上部電極３１６及び固相反応により生成された相変化層３０８ａを含んでいる。以下、図３を参照して本発明の他の実施形態に係る相変化メモリ素子の構成について詳しく説明する。
【００３７】
基板３０２の上には、下部絶縁層３０４、下部電極３０６及び第１反応層３０８が順次に積層されている。
【００３８】
基板３０２は、シリコン基板を使用することができる。シリコン基板を使用する場合には、基板３０２の上部を熱酸化してシリコン酸化膜を形成することができ、このように形成されたシリコン酸化膜は、下部絶縁層３０４を代替する。
【００３９】
下部電極３０６及び上部電極３１６は、それぞれメモリ素子の下部端子及び上部端子の役目をし、金属電極で形成されることができる。好ましくは、電気伝導度が高い物質、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、チタニウムタングステン（ＴｉＷ）、及びポリシリコン（Ｐｏｌｙ−Ｓｉ）などで形成されることができる。
【００４０】
第１反応層３０８及び第２反応層３１２は、固相反応により相変化物質を生成することができる元素からなる。
【００４１】
すなわち、第１反応層３０８及び第２反応層３１２は、図２の一実施形態のように、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、カルコゲン元素、及びこれらの化合物からなる群から選択される元素または化合物であることができる。例えば、第１反応層３０８／第２反応層３１２は、ゲルマニウム／アンチモン（Ｇｅ／Ｓｂ）、アンチモン／ゲルマニウム（Ｓｂ／Ｇｅ）、ゲルマニウム／テルル（Ｇｅ／Ｔｅ）、テルル／ゲルマニウム（Ｔｅ／Ｇｅ）、アンチモン／テルル（Ｓｂ／Ｔｅ）、テルル／アンチモン（Ｔｅ／Ｓｂ）、ゲルマニウム／アンチモンテルル（Ｇｅ／ＳｂＴｅ）、アンチモンテルル／ゲルマニウム（ＳｂＴｅ／Ｇｅ）、シリコンゲルマニウム／アンチモンテルル（ＳｉＧｅ／ＳｂＴｅ）、及びアンチモンテルル／シリコンゲルマニウム（ＳｂＴｅ／ＳｉＧｅ）のうちいずれか一つの構造を有することができる。上記のような第１反応層２０８／第２反応層２１２の物質から生成される相変化物質は、ゲルマニウムアンチモン（ＧｅＳｂ）、ゲルマニウムテルル（ＧｅＴｅ）、アンチモンテルル（ＳｂＴｅ）、ゲルマニウムアンチモンテルル（ＧｅＳｂＴｅ）、及びシリコンゲルマニウムアンチモンテルル（ＳｉＧｅＳｂＴｅ）などになることができる。
【００４２】
相変化層３０８ａは、第１反応層３０８及び第２反応層３１２をなす物質の固相反応により生成される。前記固相反応は、熱エネルギーを加えることで促進されるが、熱処理条件を調節することで、所望の厚みの相変化層３０８ａを生成することができる。
【００４３】
また、相変化層３０８ａは、第１反応層３０８及び第２反応層３１２をなす物質の拡散程度によってその厚みが決定され、その断面積は、コンタクトホールの面積に相当する程度に限定される。また、前記生成された相変化層３０８ａは、印加される電流量によって非晶質状態と結晶状態に可逆的に変換される。
【００４４】
すなわち、固相反応により生成された相変化層３０８ａが相変化特性を有することによって、本発明の他の実施形態に係るメモリ素子が相変化メモリ素子として動作することができるようになる。一方、プログラマブルボリュームは、相変化層３０８ａの全体体積を超過することができないので、相変化層３０８ａの体積が小くなるにつれてプログラマブルボリュームも小くなる。
【００４５】
したがって、本発明の一実施形態に係るメモリ素子を使用する場合、ＳＥＴ及びＲＥＳＥＴに消耗される電流が減少するようになる利点がある。
【００４６】
図４は、本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。以下、図４を参照して、本発明の他の実施形態に係る相変化メモリ素子の製造工程について詳細に説明する。
【００４７】
まず、図４ａに示すように、基板３０２の上に下部絶縁層３０４、下部電極３０６、及び第１反応層３０８を順次に積層する。
【００４８】
この際、基板３０２がシリコン基板である場合、基板３０２の上部を熱酸化（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）してシリコン酸化膜（Ｓｉ  ｏｘｉｄｅ）を形成することができ、このように形成されたシリコン酸化膜は、下部絶縁層３０４の役目をするので、別に下部絶縁層３０４を積層する必要がなくなる。
【００４９】
下部電極３０６は、電気伝導度が高い物質を使用する。好ましくは、チタニウムタングステン（ＴｉＷ）、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、またはアルミニウム（Ａｌ）などを使用することができる。
【００５０】
第１反応層３０８は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、カルコゲン元素、及びこれらの化合物からなる群から選択される元素または化合物で蒸着することができる。例えば、第１反応層３０８は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、シリコンゲルマニウム（ＳｉＧｅ）などで蒸着することができ、蒸着のためにスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法を使用することができる。第１反応層３０８をゲルマニウム（Ｇｅ）で蒸着する場合、その厚みは１ｎｍ〜２００ｎｍに蒸着することが好ましい。
【００５１】
以後、図４ｂに示すように、下部電極３０６及び第１反応層３０８をパターニングした後、中間絶縁層３１０を積層する。
【００５２】
好ましくは、下部電極３０６及び第１反応層３０８のパターニングは、フォトリソグラフィー工程及びドライエッチング工程によりなされることができる。
【００５３】
以後、図４ｃに示すように、中間絶縁層３１０をパターニングして第１反応層３０８の上部を露出させるコンタクトホールを形成した後、上記コンタクトホールを埋め込む第２反応層３１２を積層する。
【００５４】
好ましくは、中間絶縁層３１０のパターニングは、フォトリソグラフィー工程及びドライエッチング工程によりなされることができる。
【００５５】
第２反応層３１２は、第１反応層３０８がゲルマニウム（Ｇｅ）の場合はアンチモン（Ｓｂ）またはアンチモンテルル（ＳｂＴｅ）で、第１反応層３０８がアンチモン（Ｓｂ）またはアンチモンテルル（ＳｂＴｅ）の場合はゲルマニウム（Ｇｅ）で、第１反応層３０８がゲルマニウム（Ｇｅ）の場合はテルル（Ｔｅ）で、第１反応層３０８がテルル（Ｔｅ）の場合はゲルマニウム（Ｇｅ）で、第１反応層３０８がアンチモン（Ｓｂ）の場合はテルル（Ｔｅ）で、第１反応層２０８がテルル（Ｔｅ）の場合はアンチモン（Ｓｂ）で、第１反応層３０８がシリコンゲルマニウム（ＳｉＧｅ）の場合はアンチモンテルル（ＳｂＴｅ）で、第１反応層３０８がアンチモンテルル（ＳｂＴｅ）の場合はシリコンゲルマニウム（ＳｉＧｅ）で積層することができ、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法などにより蒸着することができる。
【００５６】
第２反応層３１２をアンチモン（Ｓｂ）で積層する場合、その厚みは１ｎｍ〜３００ｎｍに積層することが好ましい。
【００５７】
以後、上述したように、積層された結果物に熱処理などの方法により熱エネルギーを加えて図４ｄに示すように相変化層３０８ａを生成する。
【００５８】
これをより詳しく説明すると、上述したように、第１反応層３０８及び第２反応層３１２が積層された構造物に熱エネルギーを加えると、第１反応層３０８及び第２反応層３１２を構成する物質の間で固相反応が起こることになり、このような固相反応により相変化層３０８ａが生成される。
【００５９】
一方、固相反応のための熱処理は、必ず本ステップでのみ実施しなければならないものではなく、第１反応層と第２反応層が蒸着された以後には下記のいずれのステップでも実施可能である。
【００６０】
好ましくは、上記熱処理温度は１００℃〜６００℃にする。熱処理温度があまり低いか高いと、固相反応による素子特性が表れないからである。これを図５乃至図７を参照して説明すると、次の通りである。
【００６１】
図５は、ゲルマニウム−アンチモン（Ｇｅ−Ｓｂ）の状態図である。図５を参照すると、ゲルマニウムとアンチモンは、全ての組成でＧｅＸＳｂ１−Ｘの固溶体（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ）を形成することが分かる。また、ゲルマニウムアンチモン（ＧｅＳｂ）合金は、アンチモン（Ｓｂ）の濃度が８５．５ａｔｏｍｉｃ％の場合、共融混合物（ｅｕｔｅｃｔｉｃ  ｍｉｘｔｕｒｅ）をなし、この時、共融点（ｅｕｔｅｃｔｉｃ  ｐｏｉｎｔ）は５９２℃となる。
【００６２】
図６は、Ｗ／Ｓｂ／Ｇｅ／Ｓｉ構造の多層薄膜試片を熱処理した後、ＡＥＳ（Ａｕｇｅｒ  Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析により深さに従う各元素の濃度分布を示すための図であり、図７は、ゲルマニウム−アンチモン（Ｇｅ−Ｓｂ）の生成を写真で示す図ある。図６での多層薄膜試片は、Ｗ（５０ｎｍ）／Ｓｂ（１００ｎｍ）／Ｇｅ（１００ｎｍ）／Ｓｉ  ｗａｆｅｒを利用したものであり、窒素（Ｎ２）雰囲気で１時間熱処理した。
【００６３】
図６を参照すると、熱処理温度が４００℃から５００℃に増加した場合、アンチモンとゲルマニウムが充分に混じることにより、ゲルマニウムアンチモン（ＧｅＳｂ）合金が生成されたことが分かる。
【００６４】
一方、６００℃の熱処理温度では、アンチモン（Ｓｂ）及びゲルマニウム（Ｇｅ）元素が試片内で観察できなかった。これは、図５で説明したように、ゲルマニウムアンチモン（ＧｅＳｂ）の共融点である５９２℃を超えたからである。
【００６５】
したがって、上述したように、本発明の他の実施形態に係る相変化メモリ素子の製作のために固相反応を利用するためには、１００℃〜６００℃で熱処理することが好ましい。上述した熱処理温度は、アンチモン（Ｓｂ）とゲルマニウム（Ｇｅ）との間の固相反応に限定されず、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）、テルル（Ｔｅ）、アンチモンテルル（ＳｂＴｅ）、及びシリコンゲルマニウム（ＳｉＧｅ）の間の固相反応にも適用される。
【００６６】
図７のＴＥＭ写真を参照すれば、酸化膜（Ｏｘｉｄｅ）上に下部電極（Ｍｅｔａｌ）、第１反応層、第２反応層、上部電極（Ｗ）及び酸化膜（Ｏｘｉｄｅ）が順次に積層されている構造である。
【００６７】
この時、第１反応層をゲルマニウム（Ｇｅ）で形成し、第２反応層をアンチモン（Ｓｂ）で形成し、固相反応を誘導する熱処理を行った結果、図７のＴＥＭ写真のように、第１反応層と第２反応層との界面に相変化層としてゲルマニウムアンチモン（ＧｅＳｂ）が形成されていることを確認することができる。
【００６８】
さらに、図４を参照して説明すると、相変化層３０８ａを生成した後には、図４ｅに示すように、第２反応層３１２をパターニングした後、上部絶縁層３１４を積層する。
【００６９】
好ましくは、第２反応層３１２のパターニングは、フォトリソグラフィー工程及びドライエッチング工程により行われることができる。
【００７０】
一方、第２反応層３１２は、必ずパターニングしなければならないものではなく、固相反応により相変化層３０８ａを生成した後、第２反応層３１２をパターニングせず、ウェットエッチングにより完全に除去し、相変化メモリ素子を製作することもできる。
【００７１】
以後、図４ｆに示すように、上部絶縁層３１４をパターニングして第２反応層３１２の上部の一部を露出させるビアホールを形成した後、前記ビアホールを埋め込む上部電極３１６を積層し、上記積層された上部電極３１６をパターニングする。
【００７２】
好ましくは、上部絶縁層３１４及び上部電極３１６のパターニングは、フォトリソグラフィー工程及びドライエッチング工程によりなされることができる。
【００７３】
上部電極３１６は、電気伝導度が高い物質を使用する。好ましくは、銅（Ｃｕ）、チタニウムタングステン（ＴｉＷ）、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、またはアルミニウム（Ａｌ）などを使用することができる。
【００７４】
上述したような工程により製作された本発明の一実施形態に係る相変化メモリ素子の特性を図８及び図９を参照して以下に説明する。
【００７５】
図８は、従来の相変化メモリ素子のプログラミング電流に従うセル抵抗の変化を示す図である。
【００７６】
テストに使われた素子は、図１のような構造を有し、相変化層として共融混合物を形成するゲルマニウムアンチモン（ＧｅＳｂ）合金、発熱層としてシリコンゲルマニウム（ＳｉＧｅ）合金を含む。図８を参照すると、ＳＥＴ電流及びＲＥＳＥＴ電流は、各々１．０２ｍＡ及び２．３７ｍＡであり、ＲＥＳＥＴ抵抗とＳＥＴ抵抗の比は約７である。
【００７７】
一方、図９は、本発明の他の実施形態に係る相変化メモリ素子のプログラミング電流に従うセル抵抗の変化を示す図である。
【００７８】
図９を参照すると、本発明の他の実施形態により製作されたメモリ素子のＳＥＴ電流及びＲＥＳＥＴ電流は、各々０．４２ｍＡ及び０．６８ｍＡであって、図８で説明した従来構造による素子に比べると、各々約４１％及び２９％に該当する小さな値であることが分かる。
【００７９】
このような低いプログラミング電流値は、本発明の他の実施形態に係る相変化メモリ素子の相変化層３０８ａの体積が小さいことに起因し、このような相変化層３０８ａの小さな体積はプログラマブルボリュームが小さいことを意味する。
【００８０】
また、ＲＥＳＥＴ抵抗とＳＥＴ抵抗の比は約１００であって、従来の構造による素子に比べて約１４倍高いことが分かる。このような高い抵抗比は、固相反応により形成された相変化層３０８ａの大部分が相変化に関与すからめであり、素子特性が向上することを意味する。
【００８１】
図１０は、本発明の他の実施形態に係る相変化メモリ素子の構造を示す図である。図１０の構造は、図３とは相異し、特に絶縁膜４１０で取り囲まれた小さい断面積の第１反応層４０８が第２反応層４１２の下部に位置する構造を有する点から区別される。
【００８２】
図１０を参照すれば、下部電極４０６上に絶縁膜４１０を形成した後、コンタクトホールを形成する。下部電極４０６は、基板（不図示）上に形成されることができ、コンタクトホールは、下部電極４０６の少なくとも一部分が露出されるように形成されることができる。
【００８３】
次に、コンタクトホールを満たして第１反応層４０８を形成する。第１反応層４０８を形成する方法は、第１反応層４０８の物質が前記コンタクトホールを満たすように蒸着した後、化学的機械的研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）を用いて第１反応層４０８の上面と絶縁膜４１０の上面とが実質的に同一の平面に位置するようにすることができる。
【００８４】
第１反応層４０８の上に第２反応層４１２を形成し、上述したように、積層された結果物に熱処理などの方法で熱エネルギーを加えて相変化層４０８ａを生成する。その上に上部電極４１４を形成することができる。
【００８５】
図１０に示された実施形態において、第１反応層４０８及び第２反応層４１２の物質の組合せは、図３に示された具現例で説明した物質の組合せにすることができる。
【００８６】
上述した本発明の説明では、具体的な実施形態に関して説明したが、種々の変形が本発明の範囲から逸脱することなく実施されることができる。したがって、本発明の技術的範囲は、説明された実施形態により定まるものではなく、特許請求範囲とその均等物により定まるべきである。
【図面の簡単な説明】
【００８７】
【図１】相変化物質を含む従来のメモリ素子の構造を示す図である。
【図２】本発明の一実施形態に係る相変化物質を用いた電子素子を示す図である。
【図３】本発明の他の実施形態に係る相変化メモリ素子を示す図である。
【図４ａ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図４ｂ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図４ｃ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図４ｄ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図４ｅ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図４ｆ】本発明の他の実施形態に係る相変化メモリ素子の製造工程を示すための図である。
【図５】ゲルマニウム−アンチモン（Ｇｅ−Ｓｂ）の状態図である。
【図６】Ｗ／Ｓｂ／Ｇｅ／Ｓｉ構造の多層薄膜試片を熱処理した後、ＡＥＳ分析を通じて深さに従う各元素の濃度分布を示すための図である。
【図７】本発明によるゲルマニウム−アンチモン（Ｇｅ−Ｓｂ）の生成を写真で示す図ある。
【図８】従来の相変化メモリ素子のプログラミング電流に従うセル抵抗の変化を示す図である。
【図９】本発明の他の実施形態に係る固相反応を用いた相変化メモリ素子のプログラミング電流に従うセル抵抗の変化を示す図である。
【図１０】本発明のさらに他の実施形態に係る相変化メモリ素子を示す図である。
【符号の説明】
【００８８】
１０６，３０６  下部電極
１０８  発熱層
１１２  相変化物質
１１６，３１６  上部電極
３０２  基板
３０４  下部絶縁層
３０８  第１反応層
３１０  中間絶縁層
３１２  第２反応層
３１４  上部絶縁層
３０８ａ  相変化層
【図１】
0005142397.tif 000002
【図２】
0005142397.tif 000003
【図３】
0005142397.tif 000004
【図４ａ】
0005142397.tif 000005
【図４ｂ】
0005142397.tif 000006
【図４ｃ】
0005142397.tif 000007
【図４ｄ】
0005142397.tif 000008
【図４ｅ】
0005142397.tif 000009
【図４ｆ】
0005142397.tif 000010
【図５】
0005142397.tif 000011
【図６】
0005142397.tif 000012
【図７】
0005142397.tif 000013
【図８】
0005142397.tif 000014
【図９】
0005142397.tif 000015
【図１０】
0005142397.tif 000016