(57)【特許請求の範囲】
【請求項１】
直流電源と、直流から交流を生成可能な電力変換回路と、前記電力変換回路の出力と接続されたトランスの一次巻線と、前記トランスの二次巻線と、前記二次巻線と接続された整流ダイオードブリッジ回路と、フィルタリアクトルとフィルタコンデンサとで構成され前記整流ダイオードブリッジ回路の出力側に接続されるフィルタ回路を有し、
前記二次巻線の出力側に共振リアクトルを設け、
ダイオード及び共振回路制御用半導体スイッチの並列回路と、共振コンデンサとからなる共振スイッチ回路を、トランス二次側の前記整流ダイオードブリッジ回路の出力側に並列接続し、
前記共振リアクトルと前記共振スイッチ回路の前記共振コンデンサとの直列共振回路を構成し、
前記電力変換回路のトランス一次側の半導体スイッチと前記共振スイッチ回路内の前記半導体スイッチのオン／オフの制御を行うゲート制御装置を備えた直流電源装置において、
スナバダイオードとスナバコンデンサ放電用ダイオードとを直列接続した回路を、前記フィルタ回路の前記フィルタコンデンサに並列接続し、直列接続した前記スナバダイオードと前記スナバコンデンサ放電用ダイオードとの中点から整流ダイオードブリッジ回路の出力点に前記スナバコンデンサを接続したスナバ回路を構成し、
前記スナバ回路の構成要素である前記スナバダイオードと前記スナバコンデンサ放電用のダイオードと前記スナバコンデンサとは、前記共振スイッチ回路とは独立した並列回路として構成され、前記スナバコンデンサの静電容量は、共振コンデンサの静電容量と比べて小さく設定されており、
前記共振スイッチ回路の前記共振回路制御用半導体スイッチをオンした際に、前記スナバコンデンサの放電及び前記共振コンデンサの充電が開始され、その後、前記スナバコンデンサの放電が終了した後も、前記共振コンデンサの充放電が継続し、
前記共振コンデンサの放電電流が負荷電流と等しくなったときに、前記トランス一次側の電力変換回路の半導体スイッチをオフさせ、
トランス二次側の還流電流が零になるときに、前記スナバコンデンサと前記スナバダイオードを通して、前記スナバコンデンサに充電のスナバ電流が流れて、ダイオードリカバリのサージ電圧を吸収することにより、
トランス一次側の前記半導体スイッチのスイッチング損失を低減すると共に、トランス二次側の前記整流ダイオードブリッジ回路に発生するサージ電圧を抑制する機能を備えていることを特徴とする直流電源装置。
【請求項２】
請求項１に記載の直流電源装置において、
前記スナバ回路の性能を高めるために、前記スナバコンデンサに直列に抵抗を接続していることを特徴とする直流電源装置。
【請求項３】
請求項１または請求項２に記載の直流電源装置において、
前記スナバコンデンサの静電容量は、共振コンデンサの静電容量の１／１０以下に設定されていることを特徴とする直流電源装置。
【請求項４】
請求項１または請求項２に記載の直流電源装置において、
前記整流ダイオードブリッジ回路の発生するサージ電圧を吸収する電流の回路である、前記整流ダイオードブリッジ回路の出力点から前記スナバコンデンサ、前記スナバダイオードを通り、前記フィルタコンデンサを経て、前記整流ダイオードブリッジ回路の出力に戻る経路の配線によるインダクタンスが小さくなるように設定することを特徴とする直流電源装置。
【請求項５】
請求項１または請求項２に記載の直流電源装置において、
前記共振リアクトルは、前記トランスの漏れインダクタンスとその配線インダクタンスの合計で構成されることを特徴とする直流電源装置。
【請求項６】
請求項２に記載の直流電源装置において、
前記スナバコンデンサに直列に接続される抵抗の抵抗値は、その抵抗値をＲ、前記スナバコンデンサの容量値をＣ、サージ電圧を吸収する時の電流経路のインダクタンスをＬとして、
【数７】
0005314724.tif 000009
を満たすように決定したことを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を出力する絶縁形のＤＣ−ＤＣコンバータに係わり、その中でも半導体スイッチング損失の低減回路と、スイッチング素子のターンオン時に発生する整流回路のサージ電圧を抑制するスナバ回路とを有する直流電源装置に関するものである。
【背景技術】
【０００２】
不安定な直流電源の安定化や、直流電圧を変更する場合、あるいは入力と電気的に絶縁された直流電源を出力する必要がある場合にはＤＣ−ＤＣコンバータが用いられる。その中でも、入力と出力が電気的に絶縁された直流電源装置において、絶縁に使用するトランスは使用する周波数の上昇に比例して小型化が可能となる。
【０００３】
一方、半導体スイッチのスイッチング損失による発熱によって、スイッチング周波数の上昇に限界がある。そのために、共振回路を利用した転流回路を設け、スイッチング損失を低下させる同一の構成例が特許文献１と非特許文献１に記載されている。
【０００４】
図７は、これらに記載されている共振回路の従来例を示す。１０１は入力直流電源、１０２はフィルタリアクトルとフィルタコンデンサで構成されるフィルタ回路、１０３は共振スイッチ回路、１０４は各半導体スイッチのオン・オフを制御するゲート制御装置である。
【０００５】
図７の回路動作について説明する。Ｑ１〜Ｑ４はインバータ回路を構成する半導体スイッチで、それぞれの半導体スイッチにはＤ１〜Ｄ４のフリーホイールダイオードが付属する。半導体スイッチＱ１とＱ２との接続点ａと半導体スイッチＱ３とＱ４との接続点ｂとの間にトランスＴの一次巻線が接続され、二次巻線は共振リアクトルＬｚを介して整流ダイオードＤ５〜Ｄ８よりなるブリッジの接続点ｃと接続点ｄに接続される。このブリッジの出力はフィルタ回路１０２を介して負荷ＲＬに与えられる。
【０００６】
なお、共振スイッチ回路１０３は整流ブリッジの出力側とフィルタ回路１０２との間に挿入されている。
【０００７】
ゲート制御装置１０４は半導体スイッチＱ１〜Ｑ４と共振回路制御用半導体スイッチＱｚにオンとオフの指令を与える。半導体スイッチとしては、バイポーラトランジスタ・ＭＯＳＦＥＴ・サイリスタ・ゲートターンオフサイリスタ・ＩＧＢＴなどが考えられるが、ここでは代表例としてＩＧＢＴを使用して説明する。
【０００８】
図８は図７の従来例を説明するための動作波形の時間変化を表したものである。Ｉａｂは接続点ａ，ｂ間に流れる電流、Ｖａｂは接続点ａ，ｂ間の電圧、Ｉｚは共振回路に流れる電流、Ｖｚは共振コンデンサＣｚの両端の電圧である。Ｉｏは整流ブリッジからフィルタ回路１０２と負荷ＲＬで環流する電流を示す。
【０００９】
回路動作について以上を用いて説明すると、ゲート制御装置１０４から半導体スイッチＱ１とＱ４にオン信号が与えられて、インバータ回路の半導体スイッチＱ１とＱ４が導通状態であるとする。電流Ｉａｂが流れていて入力直流電源１０１から負荷ＲＬにエネルギーを伝達している。
【００１０】
インバータ回路の半導体スイッチＱ１とＱ４をターンオフする前の時刻ｔ０において共振スイッチ回路１０３の共振回路制御用半導体スイッチＱｚをターンオンする信号をゲート制御装置１０４から与えターンオンさせると、共振コンデンサＣｚの充電電流が入力直流電源１０１より流れ込む。この電流Ｉｚは共振リアクトルＬｚと共振コンデンサＣｚの直列共振電流である。
【００１１】
半導体スイッチＱ１とＱ４に流れる電流は負荷側に流れる電流Ｉｄと共振電流Ｉｚの和であり、正弦波状に増加してゆく。その時、共振コンデンサＣｚには電圧が発生し、トランスＴの二次電圧より高い電圧となる。
【００１２】
時刻ｔ１にて、その充電が完了し電圧は最大値に達する。その後、共振コンデンサＣｚの放電が始まり、フリーホイールダイオードＤ９と共振コンデンサＣｚの経路で放電電流が流れ出す。ここでは、トランスＴの巻数比を１：１とすると、フィルタリアクトルＬｄの電流Ｉｄは電流Ｉａｂと共振電流Ｉｚの和で一定となるように流れるので、共振電流Ｉｚが増加すると電流Ｉａｂは減少する。
【００１３】
時刻ｔ２では、共振電流Ｉｚと電流Ｉｄが等しくなるため、電流Ｉａｂが０となる。放電が進み、やがて時刻ｔ４で共振コンデンサＣｚは完全に放電し、その共振電流Ｉｚは０となる。一方、フィルタリアクトルＬｄに流れる電流Ｉｄは連続であるから、共振コンデンサＣｚの放電電流Ｉｚが０となった時点で、電流Ｉｄは整流ダイオードＤ５〜Ｄ８に切り替わって流れる電流Ｉｏとなる。このように電流Ｉｄの連続性は保たれる。
【００１４】
共振電流ＩｚがフリーホイールダイオードＤ９を流れ、トランス一次側電流Ｉａｂが０となる、時刻ｔ２〜ｔ４の間の時刻ｔ３においてゲート制御装置１０４から半導体スイッチＱ１とＱ４にターンオフ信号を送り、ターンオフさせると、トランス一次側電圧Ｖａｂは０となり、半導体スイッチＱ１とＱ４には入力直流電源電圧Ｅに等しい程度の電圧が印加される。
【００１５】
これは僅かに残るトランスの励磁電流分がダイオードＤ３と入力直流電源１０１、ダイオードＤ２の経路でフリーホイールするためである。半導体スイッチＱ１とＱ４の電流は時刻ｔ３の時点でほぼ０となるから、ターンオフの過程ではスイッチング損失はほとんど発生しない。
【００１６】
一方、時刻ｔ０の時点で共振回路制御用半導体スイッチＱｚがターンオンするときは、共振リアクトルＬｚによって共振電流Ｉｚは徐々に増加するため、ターンオンの過渡状態では共振電流Ｉｚはまだ小さな値であるためスイッチング損失は小さい。
【００１７】
また、フリーホイールダイオードＤ９が導通し共振電流Ｉｚが正である期間に、共振回路制御用半導体スイッチＱｚをターンオフさせると共振回路制御用半導体スイッチＱｚの電流はすでに０であるので、ターンオフの過程ではスイッチング損失は発生しないが、共振回路制御用半導体スイッチＱｚのフリーホイールダイオードＤ９にはリカバリによって損失が発生する。
【００１８】
時刻ｔ５にはゲート制御装置１０４から、半導体スイッチＱ２とＱ３にターンオン指令が出され、ターンオンを開始する。この時はフィルタリアクトルＬｄに流れる電流Ｉｄは整流ダイオードＤ５〜Ｄ８を環流している電流Ｉｏと等しい。この時、共振リアクトルＬｚを通して電流Ｉａｂは流れ始めるため急激な増加はできず、また、電流Ｉｄは一定と見なせるため、電流Ｉｏとの和が電流Ｉｄとなるように変化するから、電流Ｉａｂは電流Ｉｏの減少分で増加してゆく。
【００１９】
このため、半導体スイッチＱ２とＱ３のターンオン過渡状態ではほとんど電流は流れない。このことからターンオン損失は小さい。この電流Ｉａｂはだんだんと増加し、時刻ｔ６には電流Ｉｄと等しくなり、電流Ｉｏは０となる。この後の時刻ｔ０’から時刻ｔ６’までの半周期に関しては、以上と同様の原理で対アーム（半導体スイッチＱ２及びＱ３）が動作する。
【００２０】
ところで、実際は時刻ｔ５〜ｔ６において、ダイオードに環流電流Ｉｏが流れている際に、トランス１次側から逆方向の電圧を印加されることで、整流ダイオードＤ５，Ｄ８または整流ダイオードＤ６，Ｄ７の組みでリカバリ（逆回復）と呼ばれる現象が発生し、時刻ｔ６でサージ電圧が生じる。また、このサージ電圧はリカバリ経路のインダクタンスと整流ダイオードの接合容量の共振現象によってしばらく振動する。
【００２１】
図９にはこの時の整流ダイオードＤ６の電圧と電流波形を示す。リカバリの特性はダイオードの性質で決定されるが、図９のようにダイオードの耐圧を超え、破壊に至ることが多い。また、ダイオードの耐圧を超えなくても、この時の電圧の時間変化（ｄｖ／ｄｔ）に依存して高周波の電磁ノイズが発生し、他の機器へ悪影響を与えることもある。
【００２２】
一般的なトランス絶縁形のＤＣ−ＤＣコンバータでは、このサージ電圧がしばしば問題となり、それぞれの整流ダイオードにＲＣスナバを設けて対策を行う。その他の従来例として、特許文献１では図１０に示すように、共振コンデンサＣｚと共振回路制御用半導体スイッチＱｚとの接続点ｇとフィルタコンデンサＦＣとフィルタリアクトルＬｄの接続点ｈとをスナバダイオードＤｓを介して接続し、サージ電圧発生時に共振コンデンサＣｚに充電電流を流すことで、この過電圧を抑制している。その他のリカバリ時のサージ電圧の従来例として、特許文献２や特許文献３、特許文献４などが挙げられる。
【００２３】
以下では、特許文献１での対策を図１０に基づき説明する。図１１は図１０の動作波形の時間変化を示す。この図１１を使って図１０の動作を説明する。図１１は図８で示した各電圧、電流の波形にスナバダイオードＤｓを流れる電流Ｉｓが追記されている。図１１における時刻ｔ０〜ｔ６はスナバダイオードＤｓの動作に関わらず図７の場合と同様である。時刻ｔ５ではすべての整流ダイオードに環流電流Ｉｏが流れているので点ｅ，ｆ間の電圧はほぼゼロである。
【００２４】
したがって、共振コンデンサＣｚの電荷はフリーホイールダイオードＤ９を通して放電されるため、共振コンデンサＣｚの両端の電圧はほぼゼロとなっている。時刻ｔ５では半導体スイッチＱ２とＱ３がオンし、トランスの一次電流Ｉａｂが徐々に流れ始めるため、二次側の環流電流Ｉｏは減少する。
【００２５】
電流Ｉｏがゼロになる時刻ｔ６においてトランスＴの二次側の点ｅ，ｆ間に電圧が発生し、共振コンデンサＣｚとスナバダイオードＤｓを通して電流Ｉｓが流れ始め、時刻ｔ８までＣｚが充電され、フィルタ回路のフィルタリアクトルＬｄの両端の電位差で決まる、ある一定の電圧が共振コンデンサＣｚに発生する。この共振コンデンサＣｚの電圧は次に共振回路制御用半導体スイッチＱｚがオンするまで保持される。時刻ｔ８以降については、共振コンデンサＣｚの電圧Ｖｚを除いては図７の場合と同様である。
【００２６】
このスナバダイオードＤｓは共振コンデンサＣｚと共にサージ電圧を抑制する経路を形成している。図１１の時刻ｔ６では図８の回路動作と同様に、整流ダイオードが逆回復し、サージ電圧が整流ダイオードすなわち点ｅ，ｆ間に発生する。この時に、共振コンデンサＣｚ、スナバダイオードＤｓ及びフィルタコンデンサＦＣの経路でサージ成分を吸収することができるため、サージ電圧が過大になることが防がれるとされる。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開平４−３６８４６４号公報
【特許文献２】特開２００６−３５２９５９号公報
【特許文献３】特開２００９−２７３３５５号公報
【特許文献４】特開２００８−７９４０３号公報
【非特許文献】
【００２８】
【非特許文献１】O.Deblecker,  AMoretti,and  F.Vallee:“Comparative  Analysis  of  TwoZero-Current  Switching  Isolated  DC-DC  Converters  for  Auxiliary  Railway  Supply,”SPEEDAM2008.
【発明の概要】
【発明が解決しようとする課題】
【００２９】
図１０に示したスナバダイオードＤｓを導入する従来例の回路では、以下３つの課題が挙げられる。１つ目は、共振コンデンサＣｚにスナバ電流Ｉｓを流した分の電荷が残留し、ターンオフ損失を減少させる機能の動作範囲が狭くなることである。
【００３０】
２つ目は共振とスナバコンデンサの２つの機能を共振コンデンサＣｚが担うため、共振コンデンサＣｚにはそれら２種類の電流が流れ、コンデンサ自身の発熱が大きくなり、それによってその体積も増加することである。最後の課題は、上記の課題から共振コンデンサＣｚを大型化した場合は、配線インダクタンスが増加し、スナバ回路としてのサージ吸収機能が減少することである。
【００３１】
まず１つ目の課題に関して説明する。図１０の回路の動作で、共振回路制御用半導体スイッチＱｚがオンする時刻ｔ０で共振コンデンサＣｚの電圧がゼロでないとき、すなわち、共振コンデンサＣｚがサージ電圧を吸収したために初期充電されている場合の回路動作を、図１２を用いて説明する。
【００３２】
図１２の実線は共振コンデンサＣｚが充電されていない状態で共振回路制御用半導体スイッチＱｚがオンしたとき、破線は充電されている状態でオンしたときを示している。時刻ｔ０で共振回路制御用半導体スイッチＱｚがオンし共振リアクトルＬｚと共振コンデンサＣｚの共振電流が流れ始めるが、その電流振幅は初期充電されていると小さくなる。図１２で、Ｉ０ｍは共振コンデンサＣｚが初期充電されていない時の電流Ｉｚの振幅を、Ｉ１ｍは初期充電されているときの電流Ｉｚの振幅を示す。これらには式（１）で示す関係がある。
【数１】
0005314724.tif 000002
【００３３】
ここで、αは共振コンデンサＣｚの初期充電電圧の整流ダイオードの出力電圧に対する割合を示す。なお、Ｉ０ｍは式（２）で表される。ただし、Ｖｅｆ（ｔ０）はダイオードブリッジの出力（点ｅ，ｆ間）電圧の時刻ｔ０の時の電圧を示す。
【数２】
0005314724.tif 000003
【００３４】
共振電流Ｉｚが不足すると時刻ｔ２で電流Ｉａｂを０付近へ低下させることができない。その後、時刻ｔ３で一次側の半導体スイッチＱ１とＱ４をオフさせるが、電流が０付近の時と比較して、半導体スイッチＱ１とＱ４には大きなターンオフ損失が発生する。
【００３５】
図１３は図７では正常に動作していた回路に、図１０のスナバダイオードＤｓを追加し、実際に動作させた場合の波形である。時刻ｔ０で共振スイッチが動作する以前に共振コンデンサＣｚがあらかじめ電圧（共振ピーク電圧の１／６程度）を持っているだけで、電流Ｉａｂが０付近となる時刻ｔ２が存在しないため、スイッチング損失が発生する。
【００３６】
このスイッチング損失の発生は、自ずと駆動周波数を低下させ、トランスＴの小型化に制約ができることとなる。また、正常にスイッチング損失の減少が可能であった回路に、スナバダイオードＤｓを導入することで、その動作が不可能になる条件ができることは、入力電圧や出力電流の範囲、すなわちＤＣ−ＤＣコンバータの動作範囲が狭くなる。
【００３７】
この狭くなった動作範囲を拡大するためには共振コンデンサＣｚの静電容量を増加させ、図１２におけるＩ１ｍをターンオフするときの電流Ｉａｂの値より大きくする必要がある。これは２つ目の共振コンデンサＣｚの発熱の問題に関連づけられる。なお、共振リアクトルＬｚは、トランスＴの漏れインダクタンスを含んでいるため、小さくすることは製造上困難である。
【００３８】
次に、２つ目の課題に関して説明する。共振コンデンサＣｚがスナバコンデンサの役割も果たす回路となっている。そのため、この共振コンデンサＣｚには共振電流とスナバ電流Ｉｓの２つの電流が流れる。つまり図１１の電流Ｉｚは、図８の共振電流である電流Ｉｚの成分と図１１のスナバ回路の電流Ｉｓの成分との合計が流れるから、図１１の電流Ｉｚの高周波成分は図８の電流Ｉｚより大きくなる。
【００３９】
コンデンサの発熱は、内部抵抗分による電流実効値の自乗と、表皮効果により周波数の平方根に比例して増加する。本ＤＣ−ＤＣコンバータのように高周波で動作する共振コンデンサＣｚの物理的な大きさ（体積）は、共振に必要な静電容量ではなく放熱が支配的となる。このように、スナバ電流Ｉｓによって電流Ｉｚの高周波成分が増加するために、共振コンデンサＣｚの発熱が大きくなり、それに比例して体積が大きくなる課題が挙げられる。
【００４０】
さらに、コンデンサは熱に敏感な素子であり、高温での使用では寿命に悪影響を与える。また、１つ目の課題の解決策として挙げた、動作範囲拡大のために共振コンデンサＣｚの静電容量を増加させることは、式（２）によれば、電流実効値を増加させることであり、これは共振コンデンサＣｚの体積を著しく大きくする。
【００４１】
最後に３つ目の課題を説明する。共振コンデンサＣｚの発熱が大きい場合、冷却のための空間が必要となる。その場合は、共振コンデンサＣｚの配線インダクタンスの増加が避けられない。特に大電力の場合はそれが顕著となる。この配線インダクタンスが、サージ電圧を抑えるスナバ回路に与える影響を考える。
【００４２】
図１１の時刻ｔ６では、整流ダイオードブリッジの出力の点ｅ，ｆにステップ状の電圧Ｖｃｄが整流ダイオードのリカバリによるサージ電圧と共に発生する。この時刻を時間軸上で新たにｔ＝０、電圧をＶ２として、スナバ回路を通して流れるサージ電流経路の等価回路は図１４となる。この時のスナバ電流Ｉｓの時間変化は以下の式（３）で表せる。
【数３】
0005314724.tif 000004
ただし、
【数４】
0005314724.tif 000005
（最初の半周期のみサージ電圧吸収に有効）
【００４３】
ここで、Ｃｚは共振コンデンサの容量、Ｌｓはスナバ電流経路の配線と回路素子の内部の配線インダクタンスを示す。例えば、図１０の場合のスナバ電流Ｉｓの経路は、整流ダイオードブリッジの出力点ｅから共振コンデンサＣｚを通り、点ｇからスナバダイオードＤｓ、点ｈ、フィルタ回路１０２のフィルタコンデンサＦＣのみを経て点ｆに至り、ダイオードブリッジを通して点ｅに戻る経路である。
【００４４】
図１５は、図１４の回路で共振コンデンサＣｚの容量と発生するリカバリのサージ電圧を一定とし、配線インダクタンスＬｓの変化によってスナバ回路に流れるスナバ電流Ｉｓの時間変化を示す。ここで、配線インダクタンスＬｓはＬ１，Ｌ２，Ｌ３として、図１５中に示す様にＬ１＜Ｌ２＜Ｌ３の関係がある。
【００４５】
スナバ回路１０５は整流ダイオードのリカバリ時に発生するサージ電圧を吸収するために、電圧発生直後に大きなスナバ電流Ｉｓを流す必要がある。図１５から配線インダクタンスＬｓが大きくなるにつれて、サージが発生するｔ＝０での電流の立ち上がりが遅くなり、なかなか電流が増加しないことが分かる。この尺度は電流波形の傾きを考えればよい。次の式（４）は式（３）の時間微分を示す。
【数５】
0005314724.tif 000006
この式（４）から、配線インダクタンスＬｓが大きいほど、サージ電圧が発生する時刻ｔ＝０での傾きが小さくなることが分かる。また、コンデンサ容量Ｃｚには依存しない。すなわち、配線インダクタンスＬｓが大きくなるとサージ電圧の吸収が悪くなり、スナバ回路としての機能が低下する。これは、整流ダイオードリカバリ時の過電圧およびそのリンギングは防げず、スナバダイオードＤｓが作る回路が意味をなさないことを示している。なお、配線インダクタンスＬｓが大きくスナバ回路の機能が低下しても、Ｖ２が０にならないので、スナバ電流Ｉｓは式（３）に従って図１４に示したように流れ続ける。このため、スナバ電流Ｉｓの実効値は配線インダクタンスＬｓの平方根に反比例して多少小さくはなるが、共振コンデンサＣｚは充電されるため、１つ目の課題に対しての変化はない。
【００４６】
上記に示した課題の主たる原因は、トランスＴの一次側の半導体スイッチのターンオフ損失を減少させるために共振電流を流すための共振コンデンサと、トランスＴの二次側の整流ダイオードブリッジがリカバリするときに発生するサージ電圧を吸収するスナバ回路のためのコンデンサの２つの機能を、１つのコンデンサＣｚに持たせていることにある。
【００４７】
すなわち、コンデンサＣｚの静電容量は主目的である電流Ｉａｂを減少させるために流す共振電流Ｉｚの振幅と、トランスＴの漏れインダクタンスに支配される共振リアクトルＬｚとの共振周期で決定される。図１０の従来例の回路では、式（３）から明らかなように、スナバ経路のスナバ電流ＩｓはコンデンサＣｚが大きいと、スナバ電流Ｉｓの実効値が増える。サージ電圧に吸収に必要以上のスナバ電流ＩｓをコンデンサＣｚに流すことは望ましくない。つまり、サージ電圧を吸収するスナバコンデンサはサージ吸収の機能のみの電流を流し、コンデンサに余分な電流を流さないことが重要である。
【課題を解決するための手段】
【００４８】
上記の課題を解決するために、本発明の直流電源装置は、直流電源と、直流から交流を生成可能な電力変換回路と、前記電力変換回路の出力と接続されたトランスの一次巻線と、前記トランスの二次巻線と、前記二次巻線と接続された整流ダイオードブリッジ回路と、フィルタリアクトルとフィルタコンデンサとで構成され前記整流ダイオードブリッジ回路の出力側に接続されるフィルタ回路を有し、前記二次巻線の出力側に共振リアクトルを設け、ダイオード及び共振回路制御用半導体スイッチの並列回路と、共振コンデンサとからなる共振スイッチ回路を、トランス二次側の前記整流ダイオードブリッジ回路の出力側に並列接続し、前記共振リアクトルと前記共振スイッチ回路の前記共振コンデンサとの直列共振回路を構成し、前記電力変換回路のトランス一次側の半導体スイッチと前記共振スイッチ回路内の前記半導体スイッチのオン／オフの制御を行うゲート制御装置を備えた直流電源装置において、スナバダイオードとスナバコンデンサ放電用ダイオードとを直列接続した回路を、前記フィルタ回路の前記フィルタコンデンサに並列接続し、直列接続した前記スナバダイオードと前記スナバコンデンサ放電用ダイオードとの中点から整流ダイオードブリッジ回路の出力点に前記スナバコンデンサを接続したスナバ回路を構成し、前記スナバ回路の構成要素である前記スナバダイオードと前記スナバコンデンサ放電用のダイオードと前記スナバコンデンサとは、前記共振スイッチ回路とは独立した並列回路として構成され、前記スナバコンデンサの静電容量は、共振コンデンサの静電容量と比べて小さく設定されており、前記共振スイッチ回路の前記共振回路制御用半導体スイッチをオンした際に、前記スナバコンデンサの放電及び前記共振コンデンサの充電が開始され、その後、前記スナバコンデンサの放電が終了した後も、前記共振コンデンサの充放電が継続し、前記共振コンデンサの放電電流が負荷電流と等しくなったときに、前記トランス一次側の電力変換回路の半導体スイッチをオフさせ、トランス二次側の還流電流が零になるときに、前記スナバコンデンサと前記スナバダイオードを通して、前記スナバコンデンサに充電のスナバ電流が流れて、ダイオードリカバリのサージ電圧を吸収することにより、トランス一次側の前記半導体スイッチのスイッチング損失を低減すると共に、トランス二次側の前記整流ダイオードブリッジ回路に発生するサージ電圧を抑制する機能を備えている。
【００４９】
さらに、前記スナバ回路の性能を高めるために、前記スナバコンデンサに直列に抵抗を接続していてもよい。
【００５０】
さらに、前記スナバコンデンサの静電容量は、共振コンデンサの静電容量の１／１０以下に設定されていてもよい。
【００５１】
さらに、前記整流ダイオードブリッジ回路の発生するサージ電圧を吸収する電流の回路である、前記整流ダイオードブリッジ回路の出力点から前記スナバコンデンサ、前記スナバダイオードを通り、前記フィルタコンデンサを経て、前記整流ダイオードブリッジ回路の出力に戻る経路の配線によるインダクタンスが小さくなるように設定してもよい。
【００５２】
さらに、前記共振リアクトルは、前記トランスの漏れインダクタンスとその配線インダクタンスの合計で構成されてもよい。
【００５３】
さらに、前記スナバコンデンサに直列に接続される抵抗の抵抗値は、その抵抗値をＲ、前記スナバコンデンサの容量値をＣ、サージ電圧を吸収する時の電流経路のインダクタンスをＬとして、
【数７】
0005314724.tif 000007
を満たすように決定してもよい。
【発明の効果】
【００５５】
本発明によれば、トランス絶縁式のＤＣ−ＤＣコンバータでトランス一次側の半導体スイッチのスイッチング損失を低減させ、トランス二次側の整流ダイオードが発生するリカバリによるサージ電圧を低減させる２つの効果が同時に得られる。
【００５６】
また、共振コンデンサとスナバコンデンサを独立させることで、従来の共振コンデンサに流れる不要な電流を減少させ発熱を抑えることが可能となる。
【００５７】
これらのことは、ＤＣ−ＤＣコンバータの寿命を向上させ、装置全体の小型化や信頼性向上、不要な高周波ノイズの低減につながる。また、コンデンサの静電容量と装置内での配置の自由度も向上するので、装置の電気的、機械的性能を高めることが可能である。
【図面の簡単な説明】
【００５８】
【図１】図１は本発明での直流電源装置の実施例１を示す。
【図２】図２は本発明での理想的な電圧電流波形と半導体スイッチ指令の時間変化を示す。
【図３】図３は本発明の構成で、ダイオードＤ６がリカバリしたときの電圧と電流実測波形を示す。
【図４】図４は本発明の実施例２として、トランス一次側を２レベルハーフブリッジで構成した場合を示す。
【図５】図５は本発明の実施例２として、トランス一次側を３レベルハーフブリッジで構成した場合を示す。
【図６】図６は本発明の実施例３として、スナバ回路１０５にダンピング抵抗Ｒｓを導入したスナバ回路１０６を導入した場合を示す。
【図７】図７は特許文献１と非特許文献１の従来例の回路構成を示す。
【図８】図８は従来例での理想的な電圧電流と半導体スイッチ指令の時間変化を示す。
【図９】図９は第２図の構成で、ダイオードＤ６がリカバリしたときの電圧と電流実測波形を示す。
【図１０】図１０はスナバダイオードＤｓを導入した特許文献１のその他の従来例の回路構成を示す。
【図１１】図１１は図１０の電圧電流と半導体スイッチ指令の時間変化を示す。
【図１２】図１２は共振コンデンサＣｚの初期電圧の有無に関して、共振電流Ｉｚとトランスの一次電流Ｉａｂを示す。
【図１３】図１３は従来例の対策回路構成で課題となる、電圧電流の実測波形を示す。
【図１４】図１４はサージ吸収時のスナバ電流Ｉｓの流れる経路の等価回路を示す。
【図１５】図１５はスナバ電流Ｉｓの、経路のインダクタンスにおける変化を示す。
【発明を実施するための形態】
【００５９】
本発明は、図１０のその他の従来例のように共振とスナバの機能を同一のコンデンサの責務とせず、共振コンデンサとスナバコンデンサを独立して構成することで、上記３つの課題を解決する。以下、本発明の実施の形態について図面を参照して説明する。
【実施例１】
【００６０】
以下、本発明の実施例１として、その構成を図１により説明する。１０１は入力直流電源、１０２はフィルタリアクトルＬｄとフィルタコンデンサＦＣで構成されるフィルタ回路、１０３は共振スイッチ回路、１０４は各半導体スイッチのゲート制御装置、１０５はスナバ回路である。Ｑ１〜Ｑ４はインバータ回路を構成する半導体スイッチで、それぞれの半導体スイッチにはＤ１〜Ｄ４のフリーホイールダイオードが付属する。
【００６１】
半導体スイッチＱ１とＱ２との接続点ａと半導体スイッチＱ３とＱ４との接続点ｂとの間にトランスＴの一次巻線が接続され、二次巻線は整流ダイオードＤ５〜Ｄ８よりなるブリッジの接続点ｃとｄに接続される。このブリッジの出力はフィルタ回路１０２を介して負荷ＲＬに与えられる。
【００６２】
ゲート制御装置１０４は半導体スイッチＱ１〜Ｑ４と共振回路制御用半導体スイッチＱｚにオンとオフの指令を与える。半導体スイッチとしては、バイポーラトランジスタ・ＭＯＳＦＥＴ・サイリスタ・ゲートターンオフサイリスタ・ＩＧＢＴなどが考えられるが、本実施例では代表例としてＩＧＢＴを使用して説明する。
【００６３】
図１に示す構成では、トランスＴの持つ漏れインダクタンスと配線によるインダクタンスの和を共振リアクトルＬｚとして記し、共振スイッチ回路１０３の共振コンデンサＣｚと共に直列共振回路を構成する。
【００６４】
整流ダイオードＤ５〜Ｄ８の出力側ｅ，ｆに共振回路制御用半導体スイッチＱｚで制御可能なコンデンサＣｚよりなる共振スイッチ回路１０３を直列に接続している。共振スイッチ回路１０３はより具体的には、フリーホイールダイオードＤ９が逆並列に接続された共振回路制御用半導体スイッチＱｚと、共振コンデンサＣｚとが直列に接続された回路である。共振スイッチ回路１０３は整流ブリッジの出力側とフィルタ回路１０２との間に整流ダイオードブリッジ回路と並列に挿入されている。
【００６５】
また、フィルタ回路１０２のフィルタリアクトルＬｄとフィルタコンデンサＦＣの中点ｈと点ｆとをスナバダイオードＤｓ１と放電用ダイオードＤｓ２の直列接続で結び、その中点をｇとする。さらに、整流ダイオードブリッジの出力点ｅと前記点ｇとをスナバコンデンサＣｓで結んだスナバ回路１０５を付加する。このスナバ回路１０５は整流ダイオードのリカバリ時に発生するサージ電圧を吸収する役割を果たす。
【００６６】
図２には図１の実施例を説明するための動作波形の時間変化を表したものである。基本的な動作は技術背景で述べた図７と同一であるので、それとの差異を説明する。なお、Ｉｚは共振回路に流れる共振電流、Ｉｏは整流ブリッジからフィルタ回路１０２と負荷ＲＬで環流する還流電流を示し、新たにＩｓはスナバコンデンサＣｓのスナバ電流を示す。
【００６７】
ゲート制御装置１０４から半導体スイッチＱ１とＱ４にオン信号が与えられて、インバータ回路の半導体スイッチＱ１とＱ４が導通状態であるとする。点ａ，ｂ間に流れる一次電流Ｉａｂが流れていて入力直流電源１０１から負荷ＲＬにエネルギーを伝達している。また、この時、スナバコンデンサＣｓはサージ電圧を吸収し充電されている。
【００６８】
回路動作では、従来例と同様にインバータ回路の半導体スイッチＱ１とＱ４をターンオフする前の時刻ｔ０において共振スイッチ回路１０３の共振回路制御用半導体スイッチＱｚをターンオンする信号をゲート制御装置１０４から与え共振回路制御用半導体スイッチＱｚをターンオンさせる。その時、まずスナバコンデンサＣｓが放電し、電流がスナバコンデンサＣｓ放電用ダイオードＤｓ２を通して共振コンデンサＣｚに流れ込むが、スナバコンデンサＣｓの容量は共振コンデンサＣｚの容量と比較し小さいため、すぐに時刻ｔ９でスナバコンデンサＣｓの放電が完了し、スナバ電流Ｉｓはゼロに戻る。
【００６９】
その後、共振コンデンサＣｚには充電電流が入力直流電源１０１より流れ込む。この共振電流ＩｚはスナバコンデンサＣｓの放電電流と共振リアクトルＬｚと共振コンデンサＣｚの直列共振電流の和である。その後の動作は時刻ｔ６までの動作モードは、従来例と全く同じ動作を行う。
【００７０】
時刻ｔ５では半導体スイッチＱ２とＱ３がオンし、トランスＴの一次電流Ｉａｂが徐々に流れ始めるため、二次側の環流電流Ｉｏは減少する。環流電流Ｉｏがゼロになる時刻ｔ６において、トランスＴの二次側の点ｅ，ｆ間にステップ状の電圧が発生すると同時に整流ダイオードＤ５とＤ８がリカバリし、サージ電圧が重畳する。
【００７１】
この時、スナバコンデンサＣｓとスナバダイオードＤｓ１を通して、時刻ｔ８までスナバコンデンサＣｓに充電のスナバ電流Ｉｓが流れ、このダイオードリカバリのサージ電圧を吸収する。この共振コンデンサＣｚの電圧はスナバ回路１０５の動作の影響は受けずゼロのままである。時刻ｔ０’では、時刻ｔ０と同じように、トランスＴの一次側の電力変換回路の半導体スイッチＱ２とＱ３がオン中に共振回路制御用半導体スイッチＱｚがオンする。この時に、スナバコンデンサＣｓが放電を開始するのは時刻ｔ０と同じ動作であり、以後この動作を繰り返す。
【００７２】
このようにスナバ回路１０５のスナバ電流Ｉｓは、スナバコンデンサＣｓが共振コンデンサＣｚに比べて小さいので、小さい。このため、トランスＴの一次側に接続される電力変換回路の半導体スイッチのスイッチング損失低減に利用する共振電流Ｉｚへ与える影響も、従来例と比較しほとんど無視できる程度である。
【００７３】
また、スナバ回路１０５を有効に動作させるために、サージ電圧吸収時に流れるスナバ電流Ｉｓの経路である、整流ダイオードブリッジの出力点ｅからスナバコンデンサＣｓを通り、点ｇからスナバダイオードＤｓ１、点ｈ、フィルタ回路１０２のフィルタコンデンサＦＣのみを経て点ｆに至り、整流ダイオードブリッジを通して点ｅに戻る経路の配線によるインダクタンスは極力小さくなるように結ぶ必要がある。
【００７４】
例えば、整流ダイオードブリッジの出力点ｅからスナバコンデンサＣｓを通して点ｇ、スナバダイオードＤｓ１を経てフィルタコンデンサＦＣに至る経路と、フィルタコンデンサＦＣから整流ダイオードブリッジの点ｆに戻る経路の電流は対向させ、往復線路として構成すればよい。
【００７５】
図９の従来例の図７で測定した整流ダイオードのリカバリ時の電圧電流波形に対して、本発明の回路での測定波形を図３に示す。この時、共振コンデンサＣｚの容量は４μＦ、スナバコンデンサＣｓの容量は共振コンデンサＣｚの容量の１／１０の０．４μＦで設定している。
【００７６】
整流ダイオードブリッジのリカバリで発生するサージ電圧は、共振スイッチ回路１０３が発生する共振電圧ピークと同程度に抑えることが可能となる。このように、スナバ回路用コンデンサとして、スナバコンデンサＣｓは共振コンデンサＣｚの１／１０程度の容量でその役割を果たすことが可能である。
【実施例２】
【００７７】
また、本発明は図４や図５の形態においても実現可能である。これは、一次側の半導体スイッチの構成を図４ではハーフブリッジ、図５ではマルチレベル（ここでは３レベル回路）化した例である。電力変換回路の半導体スイッチの動作のみが異なり、スイッチング損失低減の動作とスナバ回路の原理、及びトランス入力以後の波形は実施例１と同一である。
【００７８】
入力直流電源電圧Ｅに接続される分圧コンデンサＣ１およびＣ２は、入力直流電源電圧Ｅを分圧する等しい容量のコンデンサであり、電源電圧Ｅ／２を作るために導入する。本実施例では、トランスＴはＥ／２で駆動される。また、トランスＴの一次側の電力変換回路内のＤｃ１及びＤｃ２はクランプダイオードを示す。
【実施例３】
【００７９】
整流ダイオードのリカバリ経路のインダクタンスとしては、トランスＴの漏れインダクタンスや配線インダクタンス、共振リアクトルがある。これらが大きいとそれらに蓄積される磁気エネルギーが大きくなることから、整流ダイオードのリカバリによるサージ電圧の増大と、整流ダイオードの接合容量とのリンギングがそれに続く。
【００８０】
これを抑えるためには、図６に示すスナバコンデンサＣｓに直列にダンピング抵抗Ｒｓを接続した、ダンピング抵抗Ｒｓを含むスナバ回路１０６を形成する。これにより、それらのエネルギーをダンピング抵抗Ｒｓが吸収するために、サージ電圧とリンギングをすぐに減少させることができる。また、実施例１ではスナバコンデンサＣｓが吸収したエネルギーは二次側の負荷に流れるが、それを二次側に送れない場合にもダンピング抵抗Ｒｓで吸収できるため、本実施例が有効である。
【００８１】
このダンピング抵抗Ｒｓは、スナバ電流経路の配線インダクタンスＬｓとスナバコンデンサＣｓから、以下の式（５）を満たすようにダンピング抵抗Ｒｓの抵抗値を選択する。
【００８２】
この場合の回路動作も実施例１と同じである。
【数６】
0005314724.tif 000008
【符号の説明】
【００８３】
１０１  入力直流電源
１０２  フィルタ回路
１０３  共振スイッチ回路
１０４  ゲート制御装置
１０５  スナバ回路
１０６  ダンピング抵抗を含むスナバ回路
Ｃ１，Ｃ２  分圧コンデンサ
Ｃｓ  スナバコンデンサ
Ｃｚ  共振コンデンサ
Ｄ１〜Ｄ４，Ｄ９  フリーホイールダイオード
Ｄ５〜Ｄ８  整流ダイオード
Ｄｃ１，Ｄｃ２  クランプダイオード
Ｄｓ  スナバダイオード
Ｄｓ１  スナバダイオード
Ｄｓ２  スナバコンデンサＣｓを放電するための放電用ダイオード
Ｅ  入力直流電源電圧
ＦＣ  フィルタコンデンサ
Ｉａｂ  トランスＴの一次電流
Ｉｏ  二次側の還流電流
Ｉｓ  スナバ電流
Ｉｚ  共振電流
Ｌｄ  フィルタリアクトル
Ｌｓ  サージ吸収時のスナバ電流Ｉｓが流れる経路の配線インダクタンス
Ｌｚ  共振リアクトル
Ｌ１，Ｌ２，Ｌ３  配線インダクタンス
Ｑ１〜Ｑ４  半導体スイッチ
Ｑｚ  共振回路制御用半導体スイッチ
ＲＬ  負荷
Ｒｓ  ダンピング抵抗（スナバ抵抗）
Ｔ  トランス
Ｖ２  整流ダイオードブリッジの出力（点ｅ，ｆ間）の電圧
Ｖａｂ  トランスＴの一次側（点ａ，ｂ間）の電圧
Ｖｃｄ  整流ダイオードブリッジの出力（点ｅ，ｆ間）のステップ状の電圧
Ｖｅｆ  整流ダイオードブリッジの出力（点ｅ，ｆ間）の時刻ｔ０の電圧
Ｖｚ  共振コンデンサＣｚの両端の電圧
【図１】
0005314724.tif 000010
【図２】
0005314724.tif 000011
【図３】
0005314724.tif 000012
【図４】
0005314724.tif 000013
【図５】
0005314724.tif 000014
【図６】
0005314724.tif 000015
【図７】
0005314724.tif 000016
【図８】
0005314724.tif 000017
【図９】
0005314724.tif 000018
【図１０】
0005314724.tif 000019
【図１１】
0005314724.tif 000020
【図１２】
0005314724.tif 000021
【図１３】
0005314724.tif 000022
【図１４】
0005314724.tif 000023
【図１５】
0005314724.tif 000024