(57)【特許請求の範囲】
【請求項１】
抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成され、
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする安定化回路。
【請求項２】
伝送線路が半導体素子と整合回路基板を電気的に接続するワイヤで代用され、オープンスタブが上記ワイヤをボンディングする配線パターンで代用されていることを特徴とする請求項１記載の安定化回路。
【請求項３】
オープンスタブが伝送線路と抵抗からなる直列回路に接続されている安定化回路と、上記安定化回路の直列回路と接続されている半導体素子とを備えた増幅器において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記安定化回路の伝送線路及びオープンスタブにより上記半導体素子の入力インピーダンスが変成され、
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波やミリ波で使用される安定化回路及び増幅器に関するものである。
【背景技術】
【０００２】
図１１は以下の特許文献１に開示されている従来の増幅器を示す構成図である。
図１１の増幅器は、入力端子５１と出力端子５７の間に、抵抗５２、１／４波長の伝送線路５３、抵抗５４、整合回路５５及び半導体素子５６が接続されている。
ただし、図１１では、半導体素子５６と整合回路５５を接続するワイヤや、出力整合回路などを省略している。
【０００３】
半導体素子５６の入力インピーダンスは、整合回路５５によって変成されている。
即ち、図１２のスミスチャート上で、使用帯域における低域の周波数ＦＬから高域の周波数ＦＨにかけて５０Ωを巻くように変成されている。
図１１の増幅器は、抵抗５２，５４及び１／４波長の伝送線路５３により安定化が図られているが、入力端子５１から半導体素子５６側を見た入力インピーダンスは、やはり、低域の周波数ＦＬから高域の周波数ＦＨにかけて５０Ωを巻くように変成されている。
【０００４】
このため、入力端子５１における反射特性は、使用帯域における低域から高域にかけてほぼ同じような特性となり、使用帯域内で均一な反射特性が得られる。
また、半導体素子５６の入力インピーダンスにばらつきが生じても、ばらつく方向の差異による反射特性の劣化量が平均的には同じであり、安定な動作が可能になる効果が得られる。
ただし、半導体素子５６は、低域ほど最大有能利得（ＭＡＧ：Ｍａｘｉｍｕｍ  Ａｖａｉｌａｂｌｅ  Ｇａｉｎ）／最大安定利得（ＭＳＧ：Ｍａｘｉｍｕｍ  Ｓｔａｂｌｅ  Ｇａｉｎ）が高いため、入力端子５１において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数ＦＬほど高くなり、平坦な特性とならなくなる。
【０００５】
【特許文献１】特開平５−１３６６０７号公報（段落番号［０００８］、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の増幅器は以上のように構成されているので、入力端子５１において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数ＦＬほど高くなり、平坦な特性とならなくなるなどの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る安定化装置、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成され、
上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されているようにしたものである。
【発明の効果】
【０００９】
この発明によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果がある。
また、上記伝送線路及びオープンスタブが半導体素子と電気的に接続されている高誘電率基板である整合回路基板の配線パターンによって形成され、
上記抵抗が上記整合回路基板と電気的に接続されている低誘電率基板である別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されているように構成したので、配線パターンの小型化を図り、抵抗の耐電圧を高めることができる効果がある。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１による増幅器を示す等価回路図である。
図１において、安定化回路２は一端が入力端子１と接続され、他端が半導体素子３のゲート端子と接続されており、安定化回路２は半導体素子３の入力インピーダンスを変成するとともに、安定化を図る回路である。
半導体素子３はゲート端子が安定化回路２の伝送線路５と接続されており、ゲート端子から入力された信号を増幅して出力端子４に出力する。
半導体素子３としては、例えば、ＦＥＴなどの素子が該当するが、ＦＥＴに限るものではなく、例えば、ＨＢＴやＩＧＢＴなどの素子でもよい。
【００１１】
図１の例では、安定化回路２は、伝送線路５と抵抗６からなる直列回路と、その直列回路に接続されているオープンスタブ７から構成されている。
また、半導体素子３の入力インピーダンスのうち、使用帯域における高域の周波数ＦＨの入力インピーダンスが、使用帯域における低域の周波数ＦＬの入力インピーダンスより高くなるように、伝送線路５及びオープンスタブ７により半導体素子３の入力インピーダンスが変成されている。
図１では、安定化回路２と半導体素子３を接続するワイヤや、出力整合回路などを省略している。
図２は半導体素子３の入力インピーダンスを表しているスミスチャートを示す説明図である。
【００１２】
次に動作について説明する。
安定化回路２の伝送線路５と半導体素子３の接続点から、半導体素子３側を見た半導体素子３の入力インピーダンスは、使用周波数が低い場合、図２（ａ）に示すように、使用帯域における低域の周波数ＦＬから高域の周波数ＦＨにかけて容量性領域に存在している。
【００１３】
このような半導体素子３の入力インピーダンスは、図２（ｂ）に示すように、安定化回路２の伝送線路５によって誘導性領域に変成される。
また、半導体素子３の入力インピーダンスは、図２（ｃ）に示すように、安定化回路２のオープンスタブ７によって、高域の周波数ＦＨが実軸上付近に変成される。
このとき、高域の周波数ＦＨの入力インピーダンスと比較して、低域の周波数ＦＬの入力インピーダンスは低くなる。
【００１４】
安定化回路２には抵抗６が装荷されているので、安定化が図られるが、低域の周波数ＦＬの入力インピーダンスが、高域の周波数ＦＨの入力インピーダンスより低いため、入力端子１から信号が入力されると、抵抗６による入力信号の消費は低域の周波数ＦＬの方が大きくなる。
したがって、安定性については、高域の周波数ＦＨと比較して、低域の周波数ＦＬで大きく向上する。
【００１５】
これに対して、半導体素子３では、低域と比べて高域ほど安定性がよいため、安定化回路２によって低域での安定性が高められることにより、使用帯域内では安定性が平均的によくなる。
また、半導体素子３では、低域と比べて高域ほどＭＡＧ／ＭＳＧが低いため、安定化回路２によって低域での利得が低下することにより、使用帯域内でのＭＡＧ／ＭＳＧの平坦性が向上する。
【００１６】
ここで、図３は安定係数とＭＡＧ／ＭＳＧの計算結果を示す説明図である。
図３は、使用帯域がＣ帯の０．９３ＦＯから１．０７ＦＯの範囲である場合、安定係数とＭＡＧ／ＭＳＧが使用帯域内で均一によくなっていることを示している。
したがって、この実施の形態１によれば、使用帯域内で平坦な利得特性が得られることが理解される。
【００１７】
以上で明らかなように、この実施の形態１によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子３の入力インピーダンスのうち、使用帯域における高域の周波数ＦＨの入力インピーダンスが、使用帯域における低域の周波数ＦＬの入力インピーダンスより高くなるように、伝送線路５及びオープンスタブ７により半導体素子３の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果を奏する。
【００１８】
なお、この実施の形態１では、半導体素子３の入力インピーダンスが低域の周波数ＦＬから高域の周波数ＦＨにかけて容量性領域に存在しているものについて示したが（図２（ａ）を参照）、使用周波数が高く、誘導性領域に存在していてもよい。
この場合も、高域の周波数ＦＨの入力インピーダンスが、低域の周波数ＦＬの入力インピーダンスより高くなるように、伝送線路５及びオープンスタブ７によって半導体素子３の入力インピーダンスを変成すれば、同様の効果を奏することができる。
【００１９】
また、この実施の形態１では、安定化回路２の伝送線路５が半導体素子３のゲート端子と接続されているものを示したが、安定化回路２の伝送線路５が半導体素子３のドレイン端子と接続されているようにしてもよい。
【００２０】
実施の形態２．
上記実施の形態１では、安定化回路２が伝送線路５、抵抗６及びオープンスタブ７から構成されているものについて示したが、図４に示すように、安定化回路２の伝送線路５及びオープンスタブ７ａ，７ｂが、半導体素子３と電気的に接続されている整合回路基板８の表面の配線パターンによって形成され、安定化回路２の抵抗６が整合回路基板８の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態１と同様の効果を奏することができる。
【００２１】
また、図５に示すように、２個の半導体素子３ａ，３ｂが整合回路基板８と電気的に接続されていてもよく、同様の効果を奏することができる。
図５において、４ａ，４ｂは出力端子である。
【００２２】
実施の形態３．
上記実施の形態１，２では、安定化回路２が抵抗６を装荷しているものについて示したが、抵抗６の抵抗値が、使用帯域における低域の周波数ＦＬの入力インピーダンスと、使用帯域における高域の周波数ＦＨの入力インピーダンスとの間に設定されているようにしてもよい。
【００２３】
この場合も、上記実施の形態１，２と同様の効果が得られるが、抵抗６の抵抗値が、使用帯域における低域の周波数ＦＬの入力インピーダンスより大きく、使用帯域における高域の周波数ＦＨの入力インピーダンスより小さいため、高域より低域の方が、より抵抗６における入力信号の消費が大きくなる。
このため、上記実施の形態１，２よりも更に平坦な利得特性が得られるという効果を奏する。
【００２４】
実施の形態４．
上記実施の形態２では、安定化回路２の伝送線路５及びオープンスタブ７ａ，７ｂが、半導体素子３と電気的に接続されている整合回路基板８の表面の配線パターンによって形成され、安定化回路２の抵抗６が整合回路基板８の薄膜抵抗によって形成されているものについて示したが（図４、図５を参照）、図６に示すように、安定化回路２の伝送線路５及びオープンスタブ７ａ，７ｂが、半導体素子３と電気的に接続されている整合回路基板８の表面の配線パターンによって形成され、安定化回路２の抵抗６が整合回路基板８と電気的に接続されている別の基板９の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態２と同様の効果を奏することができる。
また、安定化回路２の伝送線路５及びオープンスタブ７ａ，７ｂを高誘電率基板である整合回路基板８に形成するようにすれば、配線パターンの小形化を図ることができる。
【００２５】
なお、図６のように構成する場合でも、上記実施の形態３と同様に、抵抗６の抵抗値が、使用帯域における低域の周波数ＦＬの入力インピーダンスと、使用帯域における高域の周波数ＦＨの入力インピーダンスとの間に設定されているようにしてもよいことは言うまでもない。
【００２６】
実施の形態５．
上記実施の形態２では、安定化回路２の抵抗６が整合回路基板８の薄膜抵抗によって形成されているものについて示したが（図４、図５を参照）、図７に示すように、安定化回路２の抵抗１０ａ，１０ｂが整合回路基板８の薄膜抵抗によって伝送線路５上にＴ字形に形成されているようにしてもよい。
【００２７】
この場合も、上記実施の形態２と同様の効果が得られるが、安定化回路２の伝送線路５上に抵抗１０ａ，１０ｂがＴ字形に形成されているので、２個の半導体素子３ａ，３ｂの間の経路上に抵抗が形成され、ループ発振を抑圧することができる効果を奏する。
なお、低域の周波数ＦＬと高域の周波数ＦＨにおける入力インピーダンスの大きさが、上記実施の形態１に示した関係が満足すれば、図８に示すように、半導体素子３ａ，３ｂの近傍に別のオープンスタブ１１ａ，１１ｂがあってもよい。
【００２８】
実施の形態６．
上記実施の形態５では、安定化回路２の抵抗１０ａ，１０ｂが伝送線路５上にＴ字形に形成されているものについて示したが、図９に示すように、整合回路基板８と電気的に接続されている別の基板９の薄膜抵抗によって抵抗１２を形成し、その抵抗１２と抵抗１０ａによって安定化を図るようにしてもよい。
【００２９】
この場合も、上記実施の形態５と同様の効果が得られるが、伝送線路５とオープンスタブ７ａ，７ｂを高誘電率基板である整合回路基板８に形成するようにすれば、配線パターンの小形化を図ることができる効果を奏する。
また、入力信号に対して垂直に配置されている配線パターンを含む抵抗１２を低誘電率基板である基板９に形成するようにすれば、抵抗の耐電圧を高めることができる効果を奏する。
【００３０】
実施の形態７．
図１０はこの発明の実施の形態７による増幅器を示す平面図であり、図において、図５と同一符号は同一または相当部分を示すので説明を省略する。
図１０の例では、図５の伝送線路５が半導体素子３ａ，３ｂと整合回路基板８を電気的に接続するワイヤ１３ａ，１３ｂで代用され、図５のオープンスタブ７ａ，７ｂがワイヤ１３ａ，１３ｂをボンディングする配線パターン１４ａ，１４ｂで代用されている。
【００３１】
図１０のワイヤ１３ａ，１３ｂは、半導体素子３ａ，３ｂの入力インピーダンスを誘導性領域に変成する機能があり、ワイヤ１３ａ，１３ｂをボンディングする配線パターン１４ａ，１４ｂは容量性の成分を有するため、半導体素子３ａ，３ｂの入力インピーダンスを容量性領域側に変成する機能がある。
したがって、この実施の形態７の場合も、上記実施の形態１と同様に動作して、同様の利点を有する。
この実施の形態７の場合、図５の伝送線路５がワイヤ１３ａ，１３ｂで代用され、図５のオープンスタブ７ａ，７ｂが配線パターン１４ａ，１４ｂで代用されるため、小形化を図ることができる効果を奏する。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１による増幅器を示す等価回路図である。
【図２】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【図３】安定係数とＭＡＧ／ＭＳＧの計算結果を示す説明図である。
【図４】この発明の実施の形態２による増幅器を示す平面図である。
【図５】この発明の実施の形態２による増幅器を示す平面図である。
【図６】この発明の実施の形態４による増幅器を示す平面図である。
【図７】この発明の実施の形態５による増幅器を示す平面図である。
【図８】この発明の実施の形態５による増幅器を示す平面図である。
【図９】この発明の実施の形態６による増幅器を示す平面図である。
【図１０】この発明の実施の形態７による増幅器を示す平面図である。
【図１１】特許文献１に開示されている従来の増幅器を示す構成図である。
【図１２】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【符号の説明】
【００３３】
１  入力端子、２  安定化回路、３，３ａ，３ｂ  半導体素子、４，４ａ，４ｂ  出力端子、５  伝送線路、６  抵抗、７，７ａ，７ｂ  オープンスタブ、８  整合回路基板、９  別の基板、１０ａ，１０ｂ  抵抗、１１ａ，１１ｂ  オープンスタブ、１２  抵抗、１３ａ，１３ｂ  ワイヤ、１４ａ，１４ｂ  配線パターン、５１  入力端子、５２  抵抗、５３  １／４波長の伝送線路、５４  抵抗、５５  整合回路、５６  半導体素子、５７  出力端子。
【図１】
0005142844.tif 000002
【図２】
0005142844.tif 000003
【図３】
0005142844.tif 000004
【図４】
0005142844.tif 000005
【図５】
0005142844.tif 000006
【図６】
0005142844.tif 000007
【図７】
0005142844.tif 000008
【図８】
0005142844.tif 000009
【図９】
0005142844.tif 000010
【図１０】
0005142844.tif 000011
【図１１】
0005142844.tif 000012
【図１２】
0005142844.tif 000013