(57)【要約】配線パターンのインピーダンスを調整するチップ部品を簡易かつ低コストに実装することができ、集積回路からのスイッチングノイズ等を効果的に低減することができる集積回路部品、及びそのチップ部品の実装方法を提供する。本発明の集積回路部品（１）においては、バイパスコンデンサ（３０）が配線基板（２０）とＬＳＩチップ（１０）との間隙の配線基板（２０）側に実装される構成を有する。このため、バイパスコンデンサ（３０）がＬＳＩチップ（１０）側に設けられる場合よりも、そのバイパスコンデンサ（３０）を経由する伝送経路を非常に短くすることができる。その結果、その給電線路のインダクタンス成分を小さくすることができ、給電経路を伝送される電源の応答の遅れを十分に抑制することができる。
2005024945.tif 000002
【特許請求の範囲】
【請求項１】
外部端子が複数のメタルバンプで形成された集積回路モジュールと、
複数の配線パターンと、その配線パターンの一部につながる外部接続端子が設けられ、前記外部接続端子に前記メタルバンプを接続することにより前記集積回路モジュールを実装する配線基板と、
前記配線基板と前記集積回路モジュールとの間隙の前記配線基板側において、前記複数のメタルバンプにおける隣接するメタルバンプ間に実装され、前記配線パターンのインピーダンスを調整するチップ部品と、
を備えたこと特徴とする集積回路部品。
【請求項２】
前記集積回路モジュールは、ＢＧＡタイプのＬＳＩチップからなることを特徴とする請求の範囲第１項記載の集積回路部品。
【請求項３】
前記集積回路モジュール及び前記チップ部品は、前記配線基板の外部接続端子上に実装されたメタルペーストを介してリフローにより接合されたことを特徴とする請求の範囲第１項記載の集積回路部品。
【請求項４】
前記チップ部品は、その電極端子が前記隣接するメタルバンプ下の前記メタルペーストのそれぞれに接続され、かつ、少なくとも前記リフローの前には前記隣接するメタルバンプのそれぞれに接触しないように実装されたことを特徴とする請求の範囲第３項記載の集積回路部品。
【請求項５】
前記チップ部品を実装するために前記配線基板の表面に形成された前記外部接続端子としてのフットプリントのフィレットが、チップ部品の両電極を結ぶ方向とは直角な方向にのみ設けられたことを特徴とする請求の範囲第１項記載の集積回路部品。
【請求項６】
前記配線基板の表面に形成された前記外部接続端子として、前記チップ部品を実装するためのフットプリントと前記メタルバンプが装着されるフットプリントとが、一体的に形成されたことを特徴とする請求の範囲第１項記載の集積回路部品。
【請求項７】
前記チップ部品が、前記隣接するメタルバンプの隣接方向に沿った軸線からずれた位置に実装されたことを特徴とする請求の範囲第１項記載の集積回路部品。
【請求項８】
複数の配線パターンと、その配線パターンの一部につながる外部接続端子を備えた配線基板に対し、外部端子が複数のメタルバンプで形成された集積回路モジュールと、前記配線パターンのインピーダンスを調整するチップ部品とを実装する実装方法であって、
前記チップ部品が前記配線基板と前記集積回路モジュールとの間隙に配置されるように、前記配線基板の外部接続端子として、前記メタルバンプが装着されるいずれかの隣接するフットプリントの間に、前記チップ部品を実装するためのフットプリントを形成するフットプリント形成工程と、
前記各フットプリントにメタルペーストを同時に実装するペースト実装工程と、
前記チップ部品を、前記メタルペースト上に実装するチップ部品実装工程と、
前記集積回路モジュールを、前記チップ部品を覆うように前記メタルバンプを介して前記メタルペースト上に実装するモジュール実装工程と、
前記メタルペーストを溶融して、リフローにより前記集積回路モジュール及び前記チップ部品を前記配線基板に接合するリフロー工程と、
を備えたことを特徴とする実装方法。
【請求項９】
少なくとも前記リフロー工程の前において前記チップ部品が前記隣接するメタルバンプのそれぞれに接触しないように、前記チップ部品を実装するためのフットプリントと前記メタルバンプの隣接するフットプリントとの位置関係が設定されたことを特徴とする請求の範囲第８項記載の実装方法。
【請求項１０】
前記フットプリント形成工程において、前記チップ部品を実装するためのフットプリントを、前記メタルバンプの隣接するフットプリントの隣接方向に沿った軸線からずれた位置に実装することを特徴とする請求の範囲第８項記載の実装方法。
【請求項１１】
前記チップ部品を、そのチップ部品を実装するための前記フットプリントから予めずらして載置し、前記リフロー工程時のセルフアライメントによって前記フットプリントの所定位置に自動的に移動させて接合させることを特徴とする請求の範囲第８項記載の実装方法。
【請求項１２】
前記ペースト実装工程において、前記メタルペーストを、前記チップ部品を実装するためのフットプリントから所定量外れた位置にまで実装して前記チップ部品を載置できるようにし、前記リフロー工程時のセルフアライメントによって、前記チップ部品を前記フットプリントの所定位置に自動的に移動させて接合させることを特徴とする請求の範囲第８項記載の実装方法。
【発明の詳細な説明】
【技術分野】  本発明は、集積回路モジュールが実装された配線基板に、その配線パターンのインピーダンスを調整するチップ部品を実装して構成された集積回路部品、及びそのチップ部品の実装方法に関する。
【背景技術】  従来、この種の集積回路部品として、例えば図１５に示すようにチップ部品としてバイパスコンデンサを備えたものや、図１６に示すようにチップ部品としてダンピング抵抗を備えたものが知られている。
まず、図１５（Ａ）はバイパスコンデンサを備えた集積回路部品の断面図であり、図１５（Ｂ）はそのＤ−Ｄ断面矢視図であり、図１５（ｃ）はそのＥ方向矢視図である。
これらの図に示すように、集積回路部品１０１は、外部端子が複数の半田バンプ１１１で形成されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプのＬＳＩチップ１１０（集積回路モジュール）を備える。
このＬＳＩチップ１１０は、例えば図１７に示すような工程を経て製造される。すなわち、まず外部端子を構成するランド部１１２が形成されたＢＧＡパッケージ基板１１３を用意する（図１７（Ａ））。そして、各ランド部１１２にフラックス１１４を塗布し（図１７（Ｂ））、そのフラックス１１４上に所定の大きさの半田ボール１１１’を載置する（図１７（Ｃ））。そして、これを溶融してフラックス１１４を揮発させることにより、半田バンプ１１１が実装されたＬＳＩチップ１１０を得る（図１７（Ｄ））。
図１５に戻り、集積回路部品１０１は、このＬＳＩチップ１１０が半田接合により実装された配線基板１２０に対し、バイパスコンデンサ１３０を実装して構成されている。このバイパスコンデンサ１３０は、ＬＳＩチップ１１０のスイッチングノイズを防止又は抑制するために、配線基板１２０のＬＳＩチップ１１０の実装面側におけるＬＳＩチップ１１０の外側近傍、又はその実装面の反対面側に形成された配線パターン１２１上に実装される。そして、その配線パターン１２１のインダクタンスひいてはインピーダンスを調整する。
すなわち、ＬＳＩの高速スイッチングに伴い、その配線パターンを介した電源供給も高速に行われる必要があるが、電源自身の応答速度がＬＳＩの電流変動に追従できないことと、電源の給電経路におけるインダクタンス成分による応答速度の遅れのために、スイッチングノイズを発生させる。それを防ぐために、同図のように、バイパスコンデンサ１３０をＬＳＩチップ１１０の近傍に配置して電源の応答の遅れを補い、電源経路である配線パターン１２１のインダクタンス成分を小さくするのである。
次に、図１６（Ａ）はダンピング抵抗を備えた集積回路部品の断面図であり、図１６（Ｂ）はそのＦ−Ｆ断面矢視図であり、図１６（ｃ）はそのＧ方向矢視図である。尚、図１５と同様の構成については同一の符号を付してその説明を省略する。
これらの図に示すように、集積回路部品１０２は、ＬＳＩチップ１１０が実装された配線基板１４０にダンピング抵抗１５０を実装して構成されている。このダンピング抵抗１５０は、ＬＳＩチップ１１０との間で伝送される伝送信号のスイッチングノイズや電磁波ノイズを低減させたり、伝送信号の反射やオーバーシュート、アンダーシュートなどを抑えたりするために、配線パターン１４１のインピーダンスを調整してその整合を図るものである。
このダンピング抵抗１５０の実装位置は、インピーダンス整合の性能の観点から、ＬＳＩチップ１１０と配線基板１４０との間における伝送信号の出力端又は入力端の近く（半田バンプ１１１の近く）であることが好ましい。近年の伝送信号の大容量化（高速化）に伴い、その信号波形の立ち上がり時間及び立ち下がり時間が極端に短くなり、そのダンピング抵抗１５０と出力端又は入力端とをつなぐ配線パターン１４１の長さが数ｍｍ程度となるように要求される場合もある。
しかしながら、以上に示した構成では、図１５及び図１６のそれぞれに示すように、チップ部品の両電極の引き出しの合計に相当する配線パターン１２１，１４１の長さＬ１，Ｌ２（配線パターン間を接続するビア１２２，１４２等の長さを含む）は、最小６ｍｍ〜最大数十ｍｍ程度となり、ＬＳＩチップ１１０との接続側の長さＬ３，Ｌ４は最小３ｍｍ程度となる。実際には、ＬＳＩチップ１１０においてチップ部品との接続対象となるピン（半田バンプ）がそのＬＳＩチップ１１０の最外周に位置することは少なく、殆どは内側のピンに位置している。このため、現実的なＬＳＩチップ１１０からの配線パターンの引き出し長さは１０〜２０ｍｍ程度はあり、両電極の引き出しの合計に相当する配線パターン１２１，１４１の長さＬ１，Ｌ２は１０〜２５ｍｍ程度と長くなってしまう。その結果、その配線パターン１２１，１４１の長さにより、上述したスイッチングノイズ等が発生しやすいといった問題があった。
このような問題を解決するために、例えばＢＧＡタイプの集積回路装置（ＬＳＩチップ）と配線基板との間にバイパスコンデンサを実装するコンデンサ実装構造が提案されている（例えば特許文献１）。
図１８（Ａ）はこのようなコンデンサ実装構造の概略を表す断面図であり、図１８（Ｂ）はそのＨ−Ｈ断面矢視図である。これらの図に示すように、コンデンサ実装構造１０３では、ＬＳＩチップ１７１の実装面に整列された複数の半田バンプのうち、隣接する所定の半田ペースト１７２を架橋するようにバイパスコンデンサ１７３が実装されている。ＬＳＩチップ１７１は、他の半田ボール１７４を介して配線基板１７５に実装されている。
このように、ＬＳＩチップ１７１と配線基板１７５との間にバイパスコンデンサ１７３を実装することにより、バイパスコンデンサ１７３を集積回路の近くに配置し、それによってスイッチングノイズをある程度抑えることができる。
【特許文献１】    特開２００１−１０２５１２号公報（図１等）
しかしながら、上記特許文献記載の技術には以下の問題点がある。
まず、上述のようなバイパスコンデンサ１７３のＬＳＩチップ１７１側への実装には特殊プロセスが必要となり、製造コストが嵩むという問題がある。図１９に、ＬＳＩチップ１７１の想定される製造プロセスを示す。
すなわち、このＬＳＩチップ１７１は、まず外部端子を構成するランド部１８２が形成されたＢＧＡパッケージ基板１８３を用意する（図１９（Ａ））。そして、各ランド部１８２において、バイパスコンデンサ１７３を実装する箇所には専用の半田ペースト１７２’を印刷し、その他の箇所には所定の半田ペースト１８４を印刷する（図１９（Ｂ））。そして、バイパスコンデンサ１７３を半田ペースト１７２’に搭載し（図１９（Ｃ））、続いて、半田ボール１７４を他の半田ペースト１８４上に搭載する（図１９（Ｄ））。そして、これらの半田ペーストを溶融してリフローすることにより、バイパスコンデンサ１７３及び半田ボール１７４が実装されたＬＳＩチップ１７１を得る（図１９（Ｅ））。
以上のような製造プロセスでは、バイパスコンデンサ１７３の搭載箇所と半田ボール１７４の搭載箇所とで半田ペーストの必要量が異なるため、印刷用の特殊ステンシルが必要となってしまう。また、半田ボール１７４は、個別搭載あるいは一括搭載にしても、バイパスコンデンサ１７３の搭載箇所には実装しないため、特殊な治具が必要になってしまう等の技術的／コスト的な問題がある。
次に、設計・製造メーカで設計の範囲が制限されてしまうという問題がある。
すなわち、ＢＧＡタイプの集積回路モジュールを含む集積回路部品を設計する設計・製造メーカは、その集積回路モジュールをＢＧＡ専門のＢＧＡ実装メーカに外注するのが一般的である。このため、バイパスコンデンサやダンピング抵抗等の実装位置，数，特性等はその発注時に予め決めてしまう必要があり、後で変更することが困難となる。特にダンピング抵抗については、配線基板の設計時の特性検討不足やＬＳＩの特性のバラツキ等によって初ロット製造後の特性評価で不具合が発生し、その特性を規定する定数の変更が必要となることがある。しかし、集積回路モジュール側にダンピング抵抗を実装していると、その変更をＢＧＡ実装メーカと調整する必要が出てくるため、期間やコスト等の問題で容易に対応ができないことがある。
さらに、バイパスコンデンサを実装する場合には、その給電経路が依然として長いという問題がある。図２０（Ａ）はこの問題点を示すコンデンサ実装構造１０３の要部拡大断面図であり、図２０（Ｂ）はそのＩ−Ｉ断面矢視図である。
図２０（Ａ）に示すように、配線基板１７５の配線パターンを構成する電源ライン１９１を介して伝送された電源は、ビア１９２，パッド１９３，半田ペースト１７２を介してバイパスコンデンサ１７３に伝送され、さらに半田ペースト１７２，パッド１９４，ビア１９５を介してグランド線１９６に至る。つまり、電源は一旦ＬＳＩチップ１７１側へ大きく迂回する態様で伝送されることになるため、その伝送経路におけるインダクタンス成分による遅れのために、スイッチングノイズの軽減効果が大きくは得られないといった問題がある。
【発明の開示】
本発明はこのような点に鑑みてなされたものであり、配線パターンのインピーダンスを調整するチップ部品を簡易かつ低コストに実装することができ、集積回路からのスイッチングノイズ等を効果的に低減することができる集積回路部品、及びそのチップ部品の実装方法を提供することを目的とする。
本発明では上記問題を解決するために、図１及び図２に示すように、外部端子が複数のメタルバンプ１１で形成された集積回路モジュール１０と、複数の配線パターン２２と、その配線パターン２２の一部につながる外部接続端子２３が設けられ、前記外部接続端子２３に前記メタルバンプ１１を接続することにより前記集積回路モジュール１０を実装する配線基板２０と、前記配線基板２０と前記集積回路モジュール１０との間隙の前記配線基板２０側において、前記複数のメタルバンプ１１における隣接するメタルバンプ１１間に実装され、前記配線パターン２２のインピーダンスを調整するチップ部品３０と、を備えたこと特徴とする集積回路部品１が提供される。
ここでいう「メタルバンプ」とは、例えば半田等の金属ロー材からなる凸状，ボール状又は半球状のバンプを意味する。従って、「集積回路モジュール」には、このようなメタルバンプが形成されたＢＧＡタイプの集積回路チップやフリップチップ等が含まれる。また、ここでいう「チップ部品」は、配線パターンのインピーダンスを調整するものであるが、配線パターンのインダクタンスを調整することにより、結果的にインピーダンスを調整するものも含む。従って、例えばバイパスコンデンサやダンピング抵抗等が含まれる（以下同様）。
このような集積回路部品１によれば、チップ部品３０が配線基板２０と集積回路モジュール１０との間隙に実装されるため、チップ部品３０が集積回路モジュール１０の外側に設けられる場合よりもそのチップ部品３０を経由する伝送経路を短くすることができる。そしてさらに、チップ部品３０がその間隙の配線基板２０側に実装されるため、チップ部品３０が集積回路モジュール１０側に設けられる場合よりもそのチップ部品３０を経由する伝送経路をさらに短くすることができる。
また、チップ部品３０が配線基板２０と集積回路モジュール１０との間隙の所定の隣接するメタルバンプ１１間に実装されるため、そのチップ部品３０を集積回路モジュール１０の出力端又は入力端に近接させることができる。また、チップ部品３０が配線基板２０における集積回路モジュール１０の実装エリア内に実装されるため、集積回路モジュール１０の実装エリア外を有効に使用して高密度実装化を実現することができる。
さらに、チップ部品３０が配線基板２０側に設けられるため、集積回路モジュール１０を配線基板２０に対して通常のＳＭＴ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）のプロセスで実装することができる。つまり、集積回路モジュール１０については、上述した図１９のプロセスではなく図１７のプロセスでメタルバンプの実装を行うことができる。また、チップ部品３０が実装された配線基板２０に対して、集積回路モジュール１０をそのまま表面実装することができる。
また、上述のように集積回路モジュール１０側を外注する場合には、集積回路モジュール１０側にチップ部品３０が実装されないため、その配置や特性等についての設計変更に支障が生じることもない。つまり、集積回路部品１の設計・製造者側で、そのチップ部品の特性，個数，実装位置などを適宜設計変更することができる。
また、本発明では、複数の配線パターンと、その配線パターンの一部につながる外部接続端子を備えた配線基板に対し、外部端子が複数のメタルバンプで形成された集積回路モジュールと、前記配線パターンのインピーダンスを調整するチップ部品とを実装する実装方法であって、前記チップ部品が前記配線基板と前記集積回路モジュールとの間隙に配置されるように、前記配線基板の外部接続端子として、前記メタルバンプが装着されるいずれかの隣接するフットプリントの間に、前記チップ部品を実装するためのフットプリントを形成するフットプリント形成工程と、前記各フットプリントにメタルペーストを同時に実装するペースト実装工程と、前記チップ部品を、前記メタルペースト上に実装するチップ部品実装工程と、前記集積回路モジュールを、前記チップ部品を覆うように前記メタルバンプを介して前記メタルペースト上に実装するモジュール実装工程と、前記メタルペーストを溶融して、リフローにより前記集積回路モジュール及び前記チップ部品を前記配線基板に接合するリフロー工程と、を備えたことを特徴とする実装方法が提供される。
このような高周波回路基板によれば、フットプリント形成工程において、チップ部品のフットプリントとメタルバンプのフットプリントが、配線基板の外部接続端子として形成される。このため、チップ部品は、ペースト実装工程及びチップ部品実装工程を経て配線基板側に実装されることになり、またモジュール実装工程及びリフロー工程を経て配線基板と集積回路モジュールとの間隙に実装されることになる。
つまり、上記と同様に、チップ部品が配線基板と集積回路モジュールとの間隙の配線基板側に実装されるため、そのチップ部品を経由する配線パターンの伝送経路を短くすることができる。
本発明の集積回路部品によれば、チップ部品を経由する配線パターンの伝送経路を非常に短くすることができる。
このため、チップ部品として例えばバイパスコンデンサを実装する場合には、配線パターンによる給電経路を非常に短くすることができ、その給電線路のインダクタンス成分を小さくすることができる。その結果、給電経路を伝送される電源の応答の遅れを十分に抑制することができ、スイッチングノイズの発生を大きく低減することができる。
また、チップ部品として例えばダンピング抵抗を実装する場合には、そのチップ部品を集積回路モジュールの出力端又は入力端に近接させることができるため、集積回路モジュールの出力側又は入力側と配線パターンとのインピーダンス整合を精度良く行うことができる。
さらに、チップ部品が配線基板側に設けられるため、特に集積回路モジュール側を外注するような場合には、集積回路部品の設計・製造者側でそのチップ部品の設計変更を適宜行うことができ、その結果、集積回路部品全体の製造を簡易，迅速かつ低コストに行うことができる。
また、本発明のチップ部品の実装方法により上記集積回路部品を形成することができるため、上記と同様の効果を得ることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】  図１は、本発明の第１の実施の形態に係る集積回路部品の実装構造を表す説明図である。
図２は、チップ部品とそのフットプリントとの関係を示す説明図である。
図３は、フットプリントの形成態様のバリエーションを表す説明図である。
図４は、集積回路モジュールを配線基板に実装する際の注意点を表す説明図である。
図５は、第１の実施の形態に係る集積回路部品の別の実装構造を表す説明図である。
図６は、チップ部品の斜め実装のバリエーションを表す説明図である。
図７は、第１の実施の形態の作用効果を表す説明図である。
図８は、第２の実施の形態のチップ部品の実装面を表す説明図である。
図９は、集積回路部品の実装工程の流れを表す説明図である。
図１０は、図９の要部拡大図である。
図１１は、第３の実施の形態のチップ部品の実装面を表す説明図である。
図１２は、集積回路部品の実装工程の流れを表す説明図である。
図１３は、第４の実施の形態のチップ部品の実装面を表す説明図である。
図１４は、集積回路部品の実装工程の流れを表す説明図である。
図１５は、従来の集積回路部品の実装構造を表す説明図である。
図１６は、従来の集積回路部品の実装構造を表す説明図である。
図１７は、集積回路モジュールの製造工程を表す説明図である。
図１８は、従来例にかかるコンデンサ実装構造の概略を表す断面図である。
図１９は、従来例にかかるコンデンサ実装構造の集積回路モジュールの製造工程を表す説明図である。
図２０は、従来例にかかる問題点を表す説明図である。
【発明を実施するための最良の形態】  以下、本発明の実施の形態を図面に基づいて詳細に説明する。
［第１の実施の形態］
まず、本発明の第１の実施の形態について説明する。
本実施の形態は、ＢＧＡタイプのＬＳＩチップとバイパスコンデンサを配線基板に実装して構成する集積回路部品にかかるものである。図１は当該集積回路部品の実装構造を表す説明図であり、同図（Ａ）はその断面図であり、同図（Ｂ）はそのＡ−Ａ断面矢視図である。
図１（Ａ）に示すように、集積回路部品１は、ＢＧＡタイプのＬＳＩチップ１０（集積回路モジュール）と、このＬＳＩチップ１０をその半田バンプ１１（メタルバンプ）を介して実装する配線基板２０とから構成される。
ＬＳＩチップ１０は、その配線基板２０への実装面に複数の半田バンプ１１が整列して形成されており、これらの半田バンプ１１がその外部端子を構成する。ＬＳＩチップ１０の製造プロセスにおけるこの半田バンプ１１の実装方法は、図１７に示した上述の実装方法と同様に半田ペーストを介したリフローにより行われる。尚、ＬＳＩチップ１０自体は本発明の本質部分を構成せず、公知のものであるため、その内部構造の説明については省略する。
一方、配線基板２０は、内部に複数のビア２１が貫通した複数の誘電体層と、複数の配線パターン２２及び外部接続端子２３等を含む複数のメタル層とが積層されて構成されている。配線パターン２２は、信号線，グランド線及び電源ライン等を含み、その一部がビア２１を介して外部接続端子２３につながっている。
図１（Ｂ）に示すように、配線基板２０のＬＳＩチップ１０との対向面には、上記半田バンプ１１に対応して複数の円形状のフットプリント２４が形成され、隣接する所定のフットプリント２４には、その隣接方向に沿って延設された長方形状のフットプリント２５が形成されている。これらフットプリント２４，２５は外部接続端子２３を構成する。
そして、配線基板２０とＬＳＩチップ１０との間隙の配線基板２０側において、この隣接するフットプリント２５を架橋するように、バイパスコンデンサ３０が実装されている。同図においては、バイパスコンデンサ３０が格子状に整列する半田バンプ１１の最短隣接方向（同図では横方向）に架橋された例を示している。このように、バイパスコンデンサ３０は、配線基板２０のＬＳＩチップ１０の実装エリア内において、隣接する所定のフットプリント２４に接合された半田バンプ１１の間に実装され、その両電極がフットプリント２５を介してそれぞれ配線パターン２２に導通している。
尚、フットプリント２５のフィレット（バイパスコンデンサ３０からはみ出す部分）については、バイパスコンデンサ３０の両電極を結ぶ長手方向、つまり上記隣接するフットプリント２５の隣接方向には省略し、これとは直角な方向にのみ設けるのが好ましい。図２にバイパスコンデンサ３０とフットプリント２５のフィレット２５ａとの関係を示す。
すなわち、図２（Ａ）に示すように、フットプリント２５のフィレット２５ａは、一般にバイパスコンデンサ３０の接続信頼性確保やそれを確認するための外観検査のために必要とされている。しかし、このフィレット２５ａがバイパスコンデンサ３０の両電極を結ぶ長手方向にも形成されていると、チップ立ちの不良が懸念される。つまり、バイパスコンデンサ３０を配線基板２０に実装する際には、フットプリント２５に予め半田ペースト等を印刷しておき、これをリフローさせることにより行うが、この長手方向に半田ペーストが余分に設けられていると、部品搭載位置ズレ等によりフットプリント同士のフィレット形成バランスがくずれ易くなる。そしてフィレット形成バランスがくずれるとその片方にのみ大きく張力が生じ、バイパスコンデンサ３０が傾いて片側端部が立ってしまうことがある。従って、バイパスコンデンサ３０の両電極を結ぶ長手方向にはフィレット２５ａを設けないのが好ましい。
一方、上記接続信頼性の観点からは、バイパスコンデンサ３０の両電極を結ぶ長手方向とは直角な方向にのみ設けられていれば問題ない。また、本実施の形態においては、バイパスコンデンサ３０が配線基板２０とＬＳＩチップ１０との間隙に設けられ、その外観検査自体を行うことができないため、その形式的な手続きを重視する必要性もない。このため、フィレット２５ａについてはバイパスコンデンサ３０の両電極を結ぶ長手方向とは直角な方向にのみ設けておけばよい。
以上のような観点から、図２（Ｂ）に示すように、フィレット２５ａをバイパスコンデンサ３０の両電極を結ぶ長手方向とは直角な方向にのみ設けている。尚、フットプリントの形成態様としては図３に示すようなバリエーションが考えられる。
例えば、図３（Ａ）に示すように、フットプリント２４とフットプリント２５とを一体的に形成することができる。或いは、図３（Ｂ）に示すように、フットプリント２４とフットプリント２５とが接するように配置することもできる。さらに、図３（Ｃ）に示すように、上述のようにバイパスコンデンサ３０の両電極を結ぶ長手方向のフィレット２５ａをなくし、フットプリント２４とフットプリント２５との間を配線パターン２６にて接続するようにしてもよい。
また、図４に示すように、ＬＳＩチップ１０を配線基板２０に実装する際には、配線基板２０上のフットプリント２４，２５（外部接続端子）に半田ペースト２７を印刷した後に、バイパスコンデンサ３０を実装し、その上からＬＳＩチップ１０を実装してリフローによりこれらを半田接合する。このとき、図４（Ａ）に示すように、そのリフローの前にバイパスコンデンサ３０が隣接する半田バンプ１１のいずれかに接触してしまうと、部品搭載位置ズレや傾きが発生し、リフローを行っても、チップズレやＬＳＩチップのズレなどの実装不良が発生することがある。
このため、図４（Ｂ）に示すように、バイパスコンデンサ３０と隣接する半田バンプ１１とが、少なくともそのリフローの前には接触しないように、バイパスコンデンサ３０とＬＳＩチップ１０との位置関係が設定される必要がある。尚、リフロー後（又はリフロー終期）に溶融した半田バンプ１１とバイパスコンデンサ３０の一部が接触するのは特に問題ないと考えられる。
次に、バイパスコンデンサ３０が格子状に整列する半田バンプ１１の斜め隣接方向に架橋された例を、図５に基づいて説明する。同図（Ａ）は集積回路部品の断面図であり、同図（Ｂ）はそのＢ−Ｂ断面矢視図である。尚、図１で示した最短隣接方向のものと同様の構成については、同一の符号を付してその説明を省略する。
図５（Ｂ）に示すように、バイパスコンデンサ３０の大きさや伝送経路の都合により、バイパスコンデンサ３０を半田バンプ１１の最短隣接方向ではなく、斜め隣接方向に架橋する必要がある場合がある。
このような場合も、フットプリント２５を斜めに隣接するフットプリント２４の隣接方向に沿って配置することで、上記と同様の構成を実現することができる。同図では、そのフットプリント２４，２５が配線パターン２６にて接続された例を示している。この場合も、フットプリント２５とフットプリント２４とは同ノードであるため、近接しても何ら問題はない。
尚、このような斜め実装の構成は、図６に示したような様々なフットプリントの寸法に適用可能である。同図（Ａ）は所定の間隔及び大きさで配置された半田バンプ１１の間に比較的大きなバイパスコンデンサ３０を実装する場合を示し、同図（Ｂ）は比較的小さなバイパスコンデンサ３０を実装する場合を示し、さらに、同図（Ｃ）は比較的小さな間隔で配列された半田バンプ１１の間に比較的小さなバイパスコンデンサ３０を実装する場合を示している。
以上に説明したように、本実施の形態の集積回路部品１によれば、バイパスコンデンサ３０が配線基板２０とＬＳＩチップ１０との間隙の配線基板２０側に実装されるため、バイパスコンデンサ３０がＬＳＩチップ１０側に設けられる場合よりも、そのバイパスコンデンサ３０を経由する伝送経路を非常に短くすることができる。図７は本実施の形態の作用効果を表す説明図であり、同図（Ａ）は集積回路部品１の要部拡大断面図であり、同図（Ｂ）はそのＣ−Ｃ断面矢視図である。
図７（Ａ）に示すように、配線基板２０の配線パターンを構成する電源ライン２２ａを介して伝送された電源は、ビア２１ａ，外部接続端子２３（フットプリント２４，２５等）を介してバイパスコンデンサ３０に伝送され、さらに外部接続端子２３，ビア２１ｂを介してグランド線２２ｂに至る。つまり、電源はバイパスコンデンサ３０側の最短経路を経由して伝送されることになるため、配線パターンによる給電経路を非常に短くすることができ、その給電線路のインダクタンス成分を小さくすることができる。その結果、給電経路を伝送される電源の応答の遅れを十分に抑制することができ、スイッチングノイズの発生を大きく低減することができる。
また、バイパスコンデンサ３０が配線基板２０側に設けられるため、特にＬＳＩチップ１０側を外注するような場合には、集積回路部品１の設計・製造者側でそのバイパスコンデンサ３０の設計変更を適宜行うことができ、その結果、集積回路部品１全体の製造を簡易，迅速かつ低コストに行うことができる。
尚、以上においては、チップ部品としてバイパスコンデンサ３０を実装した例を示したが、チップ部品として例えばダンピング抵抗を実装する場合には、そのチップ部品をＬＳＩチップ１０の出力端又は入力端（半田バンプ１１）に近接させることができるため、ＬＳＩチップ１０の出力側又は入力側と配線パターンとのインピーダンス整合を精度良く行うことができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。尚、本実施の形態は、チップ部品の実装態様が異なる以外は上記第１の実施の形態の構成と同様であるため、同様の構成については必要に応じて同一の符号を付して説明するに留める。図８は本実施の形態のチップ部品の実装面を表す説明図である。
図８（Ａ）に示すように、本実施の形態の集積回路部品においては、バイパスコンデンサ３０（チップ部品）が、隣接する半田バンプ１１（図中点線）の隣接方向に沿った軸線Ｌ（図中一点鎖線）からずれた位置に実装されている。
すなわち、半田バンプ１１の大きさ，隣接する半田バンプ１１の間隔，バイパスコンデンサ３０の大きさによって、バイパスコンデンサ３０を隣接する半田バンプ１１間に実装すると干渉してしまう一方、その特定の半田バンプ１１間に実装する必要がある場合には、バイパスコンデンサ３０をその軸線Ｌからずらして実装する。つまり、配線基板２０の表面において、隣接する半田バンプ１１のフットプリント２４を結ぶ軸線Ｌから片側に所定距離の位置に、バイパスコンデンサ３０のフットプリント２５，２５を形成する。対応するフットプリント２４，２５は軸線Ｌから離れる方向に延びる配線パターン２２６によって接続される。
また、バイパスコンデンサ３０が半田バンプ１１に対してさらに大きくなる場合には、例えば図８（Ｂ）に示すように、配線パターン２２６をフットプリント２４から軸線Ｌに対して直角な方向に延出するように形成し、その先端にフットプリント２５を形成してもよい。ただし、その際、他の隣接する半田バンプ１１に干渉しないようにする。
次に、図９及び図１０に基づいて本実施の形態のバイパスコンデンサ３０の実装工程について説明する。図９は当該実装工程の流れを表す説明図であり、図１０はその要部拡大図である。
図９に示すように、まず、配線基板２０の外部接続端子として、半田バンプ１１が装着されるいずれかの隣接するフットプリント２４の間に、バイパスコンデンサ３０を実装するためのフットプリント２５を形成する（図９（Ａ））。
そして、これらフットプリント２４，２５に対し、それぞれ半田ペースト２２７，２２８を一括して印刷する（図９（Ｂ），図１０（Ａ））。
続いて、半田ペースト２２８に対してバイパスコンデンサ３０を搭載して実装し（図９（Ｃ），図１０（Ｂ））、その後、ＬＳＩチップ１０をその各半田バンプ１１を半田ペースト２２７に搭載するように実装する（図９（Ｄ），図１０（Ｃ））。このとき、バイパスコンデンサ３０は、ＬＳＩチップ１０に覆われるように配線基板２０とＬＳＩチップ１０との間に介装される。
そして、各半田ペーストを溶融してリフローすることにより、バイパスコンデンサ３０及びＬＳＩチップ１０を配線基板２０に対して接合する（図９（Ｅ），図１０（Ｄ））。
以上により実装工程が完了する。
以上に説明したように、本実施の形態の集積回路部品においても、バイパスコンデンサ３０が配線基板２０とＬＳＩチップ１０との間隙の配線基板２０側に実装されるため、上記第１の実施の形態と同様の効果を得ることができる。
また、配線基板２０において、隣接する半田バンプ１１を結ぶ軸線Ｌから片側に所定距離ずれた位置にバイパスコンデンサ３０を実装するようにすることで、半田バンプ１１の大きさ，隣接する半田バンプ１１の間隔，バイパスコンデンサ３０の大きさに応じた実装を実現することができる。
尚、本実施の形態においても、チップ部品としてバイパスコンデンサ３０を例に挙げたが、例えばダンピング抵抗等その他のチップ部品を実装する場合にも同様に適用することができる。
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。尚、本実施の形態は、チップ部品の実装態様が異なる以外は上記第１の実施の形態の構成と同様であるため、同様の構成については必要に応じて同一の符号を付して説明するに留める。図１１は本実施の形態のチップ部品の実装面を表す説明図である。
図１１（Ａ）に示すように、本実施の形態の集積回路部品においても、上記第２の実施の形態と同様に、バイパスコンデンサ３０（チップ部品）が、隣接する半田バンプ１１（図中点線）の隣接方向に沿った軸線Ｌ（図中一点鎖線）からずれた位置に実装されている。
すなわち、配線基板２０の表面において、隣接する半田バンプ１１のフットプリント２４を結ぶ軸線Ｌから片側に所定距離の位置に、各フットプリント２４に重ねるようにバイパスコンデンサ３０のフットプリント２５，２５を形成し、そこにバイパスコンデンサ３０を実装する。その際、バイパスコンデンサ３０が他の隣接する半田バンプ１１に干渉しないようにする。
次に、図１１を参照しつつ、図１２に基づいて本実施の形態のチップ部品の実装工程について説明する。図１２は当該実装工程の要部拡大図である。
図１２に示すように、まず、半田バンプ１１が装着されるいずれかの隣接するフットプリント２４の間に、バイパスコンデンサ３０を実装するためのフットプリント２５を形成し、これらフットプリント２４，２５に対し、それぞれ半田ペースト３２７，３２８を一括して印刷する（図１２（Ａ））。
このとき、図１１（Ｂ）に示すように、フットプリント２５を軸線Ｌから片側に所定距離ずらし、フットプリント２４に斜め重ねるように形成する。従って、この場合、フットプリント２４，２５間に図８にて示したような配線パターン２２６は形成されない。
図１２に戻り、続いて、半田ペースト３２８に対してバイパスコンデンサ３０をさらに上記片側方向にずらして搭載する（図１２（Ｂ））、その後、ＬＳＩチップ１０をその各半田バンプ１１を半田ペースト３２７に搭載するように実装する（図１２（Ｃ））。このとき、バイパスコンデンサ３０は、ＬＳＩチップ１０に覆われるように配線基板２０とＬＳＩチップ１０との間に介装される。その際、バイパスコンデンサ３０が隣接する半田バンプ１１のそれぞれに接触しないように、バイパスコンデンサ３０と半田バンプ１１の位置関係（つまりフットプリント２４，２５の位置関係）が設定されている。
そして、各半田ペーストを溶融してリフローする。このとき、バイパスコンデンサ３０は、図中矢印で示すように、リフロー時の半田の表面張力によるセルフアライメントによって、フットプリント２５の所定位置に自動的に移動して接合される（図１２（Ｄ），図１１（Ｃ））。
以上により、バイパスコンデンサ３０及びＬＳＩチップ１０の配線基板２０への実装が完了する。
以上に説明したように、本実施の形態の集積回路部品においても、バイパスコンデンサ３０が配線基板２０とＬＳＩチップ１０との間隙の配線基板２０側に実装されるため、上記第１の実施の形態と同様の効果を得ることができる。
また、配線基板２０において、隣接する半田バンプ１１を結ぶ軸線Ｌから片側に所定距離ずれた位置にバイパスコンデンサ３０を実装するように構成するとともに、リフロー工程前には、バイパスコンデンサ３０をその半田バンプ１１からさらに遠ざけて配置している。本実施の形態では、バイパスコンデンサ３０の幅の１／３〜１／２の距離をさらに遠ざけて配置している。
つまり、リフロー工程の終期にバイパスコンデンサ３０が正規の位置に実装されるように構成されているため、上記第２の実施の形態のように実装した場合にはバイパスコンデンサ３０が半田バンプ１１に多少干渉してしまうような場合でも、バイパスコンデンサ３０及びＬＳＩチップ１０を正規の位置に実装することができる。このため、第２の実施の形態の場合よりも大きなバイパスコンデンサ３０を実装することが可能となる。
尚、本実施の形態においても、チップ部品としてバイパスコンデンサ３０を例に挙げたが、例えばダンピング抵抗等その他のチップ部品を実装する場合にも同様に適用することができる。
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。尚、本実施の形態は、チップ部品の実装態様が異なる以外は上記第１の実施の形態の構成と同様であるため、同様の構成については必要に応じて同一の符号を付して説明するに留める。図１３は本実施の形態のチップ部品の実装面を表す説明図である。
図１３（Ａ）に示すように、本実施の形態の集積回路部品においては、バイパスコンデンサ３０（チップ部品）が、隣接する半田バンプ１１（図中二点鎖線）の隣接方向に沿った軸線Ｌ（図中一点鎖線）上に実装されており、これを前述のリフロー時のセルフアライメントにより実現している。
次に、図１３を参照しつつ、図１４に基づいて本実施の形態のチップ部品の実装工程について説明する。図１４は当該実装工程の要部拡大図である。
図１４に示すように、まず、半田バンプ１１が装着されるいずれかの隣接するフットプリント２４の間に、バイパスコンデンサ３０を実装するためのフットプリント２５を形成し、これらフットプリント２４，２５に対し、それぞれ半田ペースト４２７を一括して印刷する（図１４（Ａ））。
このとき、図１３（Ｂ）に示すように、フットプリント２５を軸線Ｌに沿ってフットプリント２４に重ねるように形成し、図１３（Ｃ）に示すように、半田ペースト４２７をフットプリント２５から所定量外れた位置にまで実装し、バイパスコンデンサ３０を載置できるようにする。
図１４に戻り、続いて、バイパスコンデンサ３０を半田ペースト４２７に搭載する（図１４（Ｂ））。このとき、バイパスコンデンサ３０は、フットプリント２５から所定量外れた位置に搭載される。本実施の形態では、図１３（Ｄ）に示すように、バイパスコンデンサ３０を、その幅の１／４程度の距離を半田ペースト４２７からずらして配置している。
図１４に戻り、その後、ＬＳＩチップ１０をその各半田バンプ１１を半田ペースト４２７に搭載するように実装する（図１４（Ｃ））。このとき、バイパスコンデンサ３０は、ＬＳＩチップ１０に覆われるように配線基板２０とＬＳＩチップ１０との間に介装される。その際、バイパスコンデンサ３０が隣接する半田バンプ１１のそれぞれに接触しないように、バイパスコンデンサ３０と半田バンプ１１の位置関係が設定されている。
そして、半田ペースト４２７を溶融してリフローする。このとき、バイパスコンデンサ３０は、図中矢印で示すように、リフロー時の半田の表面張力によるセルフアライメントによって、フットプリント２５の所定位置に自動的に移動して接合される（図１４（Ｄ），図１３（Ｄ））。
以上により、バイパスコンデンサ３０及びＬＳＩチップ１０の配線基板２０への実装が完了する。
以上に説明したように、本実施の形態の集積回路部品においても、バイパスコンデンサ３０が配線基板２０とＬＳＩチップ１０との間隙の配線基板２０側に実装されるため、上記第１の実施の形態と同様の効果を得ることができる。
また、リフロー工程の終期にバイパスコンデンサ３０が正規の位置に実装されるように構成されているため、上記第１の実施の形態のように実装した場合にはバイパスコンデンサ３０が半田バンプ１１に多少干渉してしまうような場合でも、バイパスコンデンサ３０及びＬＳＩチップ１０を正規の位置に実装することができる。このため、第１の実施の形態の場合よりも大きなバイパスコンデンサ３０を実装することが可能となる。
尚、本実施の形態においても、チップ部品としてバイパスコンデンサ３０を例に挙げたが、例えばダンピング抵抗等その他のチップ部品を実装する場合にも同様に適用することができる。
【産業上の利用可能性】  配線パターンのインピーダンスを調整するチップ部品を配線基板と集積回路モジュールとの間に実装する集積回路部品であれば適用することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【図１】
2005024945.tif 000003
【図２】
2005024945.tif 000004
【図３】
2005024945.tif 000005
【図４】
2005024945.tif 000006
【図５】
2005024945.tif 000007
【図６】
2005024945.tif 000008
【図７】
2005024945.tif 000009
【図８】
2005024945.tif 000010
【図９】
2005024945.tif 000011
【図１０】
2005024945.tif 000012
【図１１】
2005024945.tif 000013
【図１２】
2005024945.tif 000014
【図１３】
2005024945.tif 000015
【図１４】
2005024945.tif 000016
【図１５】
2005024945.tif 000017
【図１６】
2005024945.tif 000018
【図１７】
2005024945.tif 000019
【図１８】
2005024945.tif 000020
【図１９】
2005024945.tif 000021
【図２０】
2005024945.tif 000022
【国際調査報告】
2005024945.tif 000023
2005024945.tif 000024
2005024945.tif 000025
2005024945.tif 000026