(57)【要約】フリップフロップ回路の第１、第２の記憶ノードに制御用トランジスタを介して第１、第２の抵抗変化素子を接続した不揮発性フリップフロップ回路において、ストアステップで、第１及び第２の抵抗変化素子の両方を低抵抗にした後に、第１及び第２の抵抗変化素子のうち、「０」を記憶する記憶ノードに接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノードに接続されている抵抗変化素子のみを高抵抗にし、リコールステップで、高抵抗である抵抗変化素子に接続されている記憶ノードに「１」、低抵抗である抵抗変化素子に接続されている記憶ノードに「０」を記憶させることを順に行う不揮発性フリップフロップ回路の駆動方法
2004040582.tif 000002
【特許請求の範囲】
【請求項１】
入力端子が第１の記憶ノードに接続され、出力端子が第２の記憶ノードに接続された第１のインバータ、
入力端子が前記第２の記憶ノードに接続され、出力端子が前記第１の記憶ノードに接続された第２のインバータ、
ゲートにワード線が接続され、第１のビット線と前記第１の記憶ノードとの間に接続された第１のパストランジスタ、
ゲートに前記ワード線が接続され、第２のビット線と前記第２の記憶ノードとの間に接続された第２のパストランジスタ、
前記第１の記憶ノードとプレート線との間に接続された、直列接続された第１の制御用スイッチング素子と第１の抵抗変化素子、および
前記第２の記憶ノードと前記プレート線との間に接続された、直列接続された第２の制御用スイッチング素子と第２の抵抗変化素子を備え、
前記第１および第２の抵抗変化素子の抵抗値が電流による発熱によって変更可能である不揮発性フリップフロップ回路の駆動方法であって、
前記不揮発性フリップフロップ回路の駆動方法は、
ストアステップと、
リコールステップとを順に有しており、
前記ストアステップは、
前記第１および第２の抵抗変化素子の両方を低抵抗にする第１のステップと、
前記第１のステップの後に前記第１および第２の抵抗変化素子のうち、「０」を記憶する記憶ノードに接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノードに接続されている抵抗変化素子のみを高抵抗にする第２のステップとを有しており、
前記リコールステップでは、前記第１および第２の抵抗変化素子のうち高抵抗である抵抗変化素子に接続されている記憶ノードに「１」が、前記第１および第２の抵抗変化素子のうち低抵抗である抵抗変化素子に接続されている記憶ノードに「０」が記憶される、
不揮発性フリップフロップ回路の駆動方法。
【請求項２】
前記第１のステップが、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印可される電圧を前記接地電圧から所定電圧に向けて徐々に向上させるステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印加される電圧を前記所定電圧に維持するステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印加される電圧を前記所定電圧から接地電圧に向けて徐々に降下させるステップ、ならびに
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持するステップ、
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項３】
前記第２のステップが、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、ならびに
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、急峻に前記第１および第２の制御用スイッチング素子を導通していない状態に変化させるステップ
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項４】
前記リコールステップが、
前記第１及び第２のインバータの電源線に接地電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持しながら、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、
前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記第１及び第２のインバータの電源線に印可される電圧を前記接地電圧から電源電圧に向けて徐々に向上させるステップ、
前記プレート線に接地電圧が印加されている状態、および前記第１及び第２のインバータの電源線に印可される電圧を電源電圧に向けて徐々に向上させている状態を維持しながら、前記第１および第２の制御用スイッチング素子が導通していない状態に変化させるステップ、ならびに
前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通していない状態を維持したまま、前記第１及び第２のインバータの電源線に印可される電圧を徐々に向上させて最終的に電源電圧を印加するステップ、
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項５】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項２に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項６】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項３に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項７】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項４に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項８】
前記第１のインバータが、各々のゲートが前記第１の記憶ノードに接続され、かつ各々のドレインが前記第２の記憶ノードに接続された、相補型の第１のトランジスタおよび第２のトランジスタから構成され、
前記第２のインバータが、各々のゲートが前記第２の記憶ノードに接続され、かつ各々のドレインが前記第１の記憶ノードに接続された、相補型の第３のトランジスタおよび第４のトランジスタから構成される請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項９】
前記第１および第２のインバータの各々が、ＭＯＳトランジスタと抵抗とによって構成される請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１０】
前記第１および第３のトランジスタが、Ｎ型ＭＯＳトランジスタであり、
前記第２および第４のトランジスタが、Ｐ型ＭＯＳトランジスタである請求項８に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１１】
前記第１および第２の抵抗変化素子が、カルコゲナイド化合物の相変化材料からなる請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１２】
前記第１および第２の抵抗変化素子の各々が、高抵抗状態において、低抵抗状態の抵抗値の約５倍以上の抵抗値を有する請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１３】
前記第１および第２の抵抗変化素子の高抵抗状態の抵抗値が、前記第１〜第４のトランジスタの全てのオン抵抗値よりも大きい請求項８に記載の不揮発性フリップフロップ回路の駆動方法。
【発明の詳細な説明】
【技術分野】  本発明は、抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法に関するものであり、特に、通常動作時に高速に動作し、電源遮断時等に不揮発性動作が可能な不揮発性フリップフロップ回路の駆動方法に関する。
【背景技術】  近年、携帯機器の普及によって、半導体素子の小型化、低消費電力化が求められている。また、携帯機器に不揮発性メモリを使用する必要性も高まっている。現在、フラッシュメモリや強誘電体メモリ（ＦｅＲＡＭ）などが、不揮発性メモリとして実用化されている。また、携帯機器においては、小型化のために、不揮発性メモリが論理回路に混載される場合もある。さらに、Ｓｉチップを中心とするデータ処理用の半導体素子に関しては、小型化、低消費電力化だけでなく、高速化も求められている。しかし、代表的な不揮発性メモリであるフラッシュメモリは、書き込み動作速度が遅く、高電圧を必要とする。したがって、フラッシュメモリは携帯機器には不向きである。そこで、低消費電力で高速動作が可能な強誘電体メモリ（ＦｅＲＡＭ）が注目されている。しかし、強誘電体メモリをＳｉチップに混載する場合、強誘電体の成膜温度が高いことやＰｔ等の貴金属の電極を使用することなどによって、プロセスコストが増大してしまう。また、不揮発性メモリをＳｉチップに外付けして回路を構成する場合、実装面積が増大するために、機器の小型化や軽量化に悪影響を与えてしまう。さらに、Ｓｉチップで構成された論理デバイスの動作速度は、前述の不揮発性メモリよりも高速であるために、不揮発性メモリへのデータの入出力時間が、論理デバイスの処理にとってオーバヘッドとなってしまう。
これに対して、Ｓｉデバイスの高速性と不揮発メモリの不揮発性の両方の利点を生かした回路構成が、特開２０００−２９３９８９号公報に提案されている。その回路は、Ｓｉデバイスで多く用いられるフリップフロップ（以下、ＦＦと記す）回路に強誘電体キャパシタを付加した構成であり、通常動作時にはＳｉデバイスの論理動作と同様に高速動作し、必要なときに強誘電体キャパシタにデータの書き込みを行なう。
上記の公開特許公報（第６頁〜第９頁および図２参照）に開示されている回路の動作について説明する。図８に、上記の公開特許公報の図２の回路構成を示す。トランジスタ１０１、１０２によって構成されるインバータおよびトランジスタ１０３、１０４によって構成されるインバータの、一方の出力が他方の入力に接続されて、ＦＦ部が構成されている。また、２つの記憶ノード１０９、１１０は、各々のゲート部がワード線１１３に接続されたパストランジスタ１０５、１０６を介して、ビット線１１１、１１２に接続されている。さらに、強誘電体キャパシタ１０７、１０８が、記憶ノード１０９、１１０とプレート（ＰＬ）線１１５との間に接続されている。
ＲＥＡＤ動作およびＷＲＩＴＥ動作は、通常のフリップフロップと同様の動作を行なう。
強誘電体キャパシタ１０７、１０８への書き込み動作（以下、ＳＴＯＲＥ動作と記す）は、以下のような方法で行なわれる。まず、通常、電源電圧Ｖｄｄの１／２に設定されているプレート線１１５を、電源電圧Ｖｄｄまで上昇させた後、接地電圧にする。この動作により、記憶ノード１０９、１１０の電圧Ｑ１、Ｑ２に応じて、強誘電体キャパシタ１０７、１０８には、それぞれ互いに逆向きの電圧が印加される。その後、プレート線１１５を０Ｖにし、電源線１１４の電圧ＤＤを０Ｖにして、電源供給を遮断する。以上の動作によって、強誘電体キャパシタ１０７、１０８の分極は、相互いに逆向きに設定される。
強誘電体キャパシタ１０７、１０８からの読み出し動作（以下、ＲＥＣＡＬＬ動作と記す）は、以下のような方法で行なわれる。プレート線１１５を０Ｖに固定したまま、電源線１１４の電圧ＤＤを徐々に上昇させる。強誘電体キャパシタ１０７、１０８は、分極方向と印加される電圧の方向とによって、分極状態の変化が異なるので、電源電圧を上昇させたときに、一方の強誘電体キャパシタは分極反転を生じ、他方の強誘電体キャパシタは分極反転を生じない。そのために、実効的な容量が異なることとなり、電源電圧の上昇に伴う記憶ノード１０９、１１０の電圧上昇の速度に差が生じる。この差を利用して、記憶ノード１０９、１１０の電圧Ｑ１、Ｑ２を再設定することが可能となる。
しかしながら、上記の従来技術においては、以下のような問題があった。
第１に、強誘電体では、印加される電界がある値（抗電界）を超えると、分極反転が起こる。この分極の状態によって、データの「０」、「１」を表すが、抗電界以下の電界が印加される場合にも、若干の分極反転が生じる。このため、ＳＴＯＲＥ、ＲＥＣＡＬＬ以外の動作時に、抗電界以下の電圧が強誘電体に印加された場合でも、分極状態がわずかながら変化し、この繰り返しにより、保持したい分極状態が破壊されるディスターブと呼ばれる現象が生じる。従って、強誘電体キャパシタ１０７、１０８のディスターブを防ぐためには、強誘電体キャパシタ１０７、１０８に加わる電圧を正確に制御しなければならない。
第２に、強誘電体キャパシタ１０７、１０８はＦＦ部の２つの記憶ノード１０９、１１０に接続されているために、記憶ノード１０９、１１０の寄生容量が増大してしまう。また、ＦＦ部の動作中においても、強誘電体キャパシタ１０７、プレート線１１５、強誘電体キャパシタ１０８の経路に電圧が印加されている。強誘電体キャパシタ１０７、１０８のリーク電流は、ＳｉＯ２等のＳｉデバイスに用いられる絶縁膜のリーク電流よりも大きいために、ＦＦ部の動作中に、上記の経路でリーク電流が発生する。さらに、通常動作中、プレート線をＶｄｄ／２に固定するための電流が必要となるので、消費電流が増大してしまう。
【発明の開示】
本発明の目的は、電気的に安定に動作し、通常動作時に高速かつ低消費電力で動作する不揮発性フリップフロップ回路の駆動方法を提供することにある。
上記目的を達成する本発明に係る抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法は、
入力端子が第１の記憶ノードに接続され、出力端子が第２の記憶ノードに接続された第１のインバータ、入力端子が前記第２の記憶ノードに接続され、出力端子が前記第１の記憶ノードに接続された第２のインバータ、ゲートにワード線が接続され、第１のビット線と前記第１の記憶ノードとの間に接続された第１のパストランジスタ、ゲートに前記ワード線が接続され、第２のビット線と前記第２の記憶ノードとの間に接続された第２のパストランジスタ、前記第１の記憶ノードとプレート線との間に接続された、直列接続された第１の制御用スイッチング素子と第１の抵抗変化素子、および前記第２の記憶ノードと前記プレート線との間に接続された、直列接続された第２の制御用スイッチング素子と第２の抵抗変化素子を備え、前記第１および第２の抵抗変化素子の抵抗値が電流による発熱によって変更可能である不揮発性フリップフロップ回路の駆動方法であって、
ストアステップと、リコールステップとを順に有しており、前記ストアステップは、前記第１および第２の抵抗変化素子の両方を低抵抗にする第１のステップと、前記第１のステップの後に前記第１および第２の抵抗変化素子のうち、「０」を記憶する記憶ノードに接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノードに接続されている抵抗変化素子のみを高抵抗にする第２のステップとを有しており、前記リコールステップでは、前記第１および第２の抵抗変化素子のうち高抵抗である抵抗変化素子に接続されている記憶ノードに「１」が、前記第１および第２の抵抗変化素子のうち低抵抗である抵抗変化素子に接続されている記憶ノードに「０」が記憶される。
【図面の簡単な説明】  第１図は、本発明の実施の形態に係る不揮発性フリップフロップ回路を示す回路図である。
第２図は、ＳＴＯＲＥ動作の第１のステップにおいて各制御線に印加する電圧を示すタイミングチャートである。
第３図は、ＳＴＯＲＥ動作の第１のステップにおいて２つの抵抗変化素子に流れる電流のシミュレーション結果を示す図である。
第４図は、ＳＴＯＲＥ動作の第２のステップにおいて各制御線に印加する電圧を示すタイミングチャートである。
第５図は、ＳＴＯＲＥ動作の第２のステップにおいて２つの抵抗変化素子に流れる電流のシミュレーション結果を示す図である。
第６図は、ＲＥＣＡＬＬ動作において各制御線に印加する電圧を示すタイミングチャートである。
第７図は、ＲＥＣＡＬＬ動作における記憶ノードの電圧のシミュレーション結果を示す図である。
第８図は、従来の不揮発性メモリ回路を示す回路図である。
【発明を実施するための最良の形態】  以下に、本発明の実施の形態について添付図面を参照しながら説明する。図１は、本発明の実施の形態に係る不揮発性フリップフロップ回路を示す回路図である。本不揮発性フリップフロップ回路は、第１のインバータＩＮＶ１を構成する第１のトランジスタ１および第２のトランジスタ２と、第２のインバータＩＮＶ２を構成する第３のトランジスタ３および第４のトランジスタ４と、第１および第２のパストランジスタである第５のトランジスタ５および第６のトランジスタ６と、第１の記憶ノード９および第２の記憶ノード１０と、ワード線１３と、第１のビット線１１および第２のビット線１２と、第１および第２の電源線１４ａ、１４ｂと、第１および第２の制御用スイッチング素子である第７のトランジスタ７および第８のトランジスタ８と、第１の抵抗変化素子１５および第２の抵抗変化素子１６と、制御信号線であるＣＳ線１７およびプレート線１８とを備えている。ここで、第１のインバータＩＮＶ１を構成する第１および第２のトランジスタ１、２、並びに第２のインバータＩＮＶ２を構成する第３および第４のトランジスタ３、４は、それぞれ相補型のトランジスタである。以下においては、第１、第３、第５〜第８のトランジスタ１、３、５〜８がＮ型ＭＯＳトランジスタであり、第２および第４のトランジスタ２、４がＰ型ＭＯＳトランジスタである場合について説明する。
第１のトランジスタ１のソースは接地され、第２のトランジスタ２のソースは第１の電源線１４ａに接続されている。同様に、第３のトランジスタ３のソースは接地され、第４のトランジスタ４のソースは第２の電源線１４ｂに接続されている。第１および第２のトランジスタ１、２のゲートは、相互に接続されて第１のインバータＩＮＶ１の入力端子ＩＮ１を構成し、第１および第２のトランジスタ１、２のドレインは、相互に接続されて第１のインバータＩＮＶ１の出力端子ＯＵＴ１を構成している。同様に、第３および第４のトランジスタ３、４のゲートおよびドレインは、各々相互に接続されて、第２のインバータＩＮＶ２の入力端子ＩＮ２および出力端子ＯＵＴ２を構成している。また、第１のインバータＩＮＶ１の入力端子ＩＮ１は、第１の記憶ノード９を介して、第２のインバータＩＮＶ２の出力端子ＯＵＴ２に接続され、第１のインバータＩＮＶ１の出力端子ＯＵＴ１は、第２の記憶ノード１０を介して、第２のインバータＩＮＶ２の入力端子ＩＮ２に接続されている。これらによって帰還回路部であるフリップフロップが構成されている。また、パストランジスタである第５および第６のトランジスタ５、６はゲートにワード線１３が接続されており、これらによってアドレス選択を行なうことが可能となる。さらに、第１および第２の記憶ノード９、１０には、それぞれ制御用スイッチング素子である第７および第８のトランジスタ７、８が接続されており、これらの制御用スイッチング素子は、ゲートに制御信号線であるＣＳ線１７が接続され、それぞれ第１および第２の抵抗変化素子１５、１６の一端が接続されている。さらに、第１および第２の抵抗変化素子１５、１６の他端は、プレート線１８に接続されている。
第１および第２の抵抗変化素子１５、１６は、素子形成後に抵抗値を変えることができる素子であり、本実施の形態では、一例として、ＧｅＴｅＳｂ等のカルコゲナイド化合物で構成される相変化材料を用いた抵抗変化素子である。後述する手段によって、第１および第２の抵抗変化素子１５、１６の抵抗値を変化させることが可能である。これによって、フリップフロップの記憶情報を電源遮断後も保持することができ、不揮発性が実現される。
電源が供給されている通常の動作時には、パストランジスタである第５および第６のトランジスタ５、６を導通状態にする。これによって、第１および第２の記憶ノード９、１０から第１および第２のビット線１１、１２に記憶情報を読み出すＲＥＡＤ動作、または、ビット線１１、１２から第１および第２の記憶ノード９、１０に記憶情報を書き込むＷＲＩＴＥ動作を行なう。言うまでもなく、フリップフロップ回路では、第１および第２の記憶ノード９、１０のうち、いずれか一方に「１（すなわち、「Ｈｉｇｈ」）」が記憶されており、他方に「０（すなわち、「Ｌｏｗ」）」が記憶されている。
また、電源遮断時には、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込むＳＴＯＲＥ動作を行なう。さらに、電源の再供給時には、第１および第２の抵抗変化素子１５、１６に書き込まれた情報を読み出すＲＥＣＡＬＬ動作を行なう。以下に、それぞれの動作に関して具体的に説明する。
（ＳＴＯＲＥ動作）
図１に示した不揮発性フリップフロップ回路のＳＴＯＲＥ動作について説明する。ＳＴＯＲＥ動作は、以下に示す２つのステップからなる。ＳＴＯＲＥ動作の第１のステップでは、第１および第２の抵抗変化素子１５、１６を共に結晶状態にし、それらの抵抗値を低抵抗にする。
ＳＴＯＲＥ動作の第２のステップでは、第１または第２の抵抗変化素子１５、１６のいずれか一方のみをアモルファス状態にし、その一方の抵抗変化素子の抵抗値を高抵抗にする。これによって、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込む。具体的には、「０」を記憶する記憶ノード（９または１０のいずれか）に接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノード（１０または９のいずれか）に接続されている抵抗変化素子（１６または１５のいずれか）のみを高抵抗にする。
（１）第１のステップ
ＳＴＯＲＥ動作の第１のステップについて、図２、３を用いて説明する。図２は、ＳＴＯＲＥ動作の第１のステップにおいて、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。図２において、ＣＳ、ＰＬ、ＤＤは、それぞれＣＳ線１７、プレート線１８、電源線１４ａ、１４ｂの電圧を表す。
まず、ある瞬間から時間Ｔｂの間、ＣＳ線１７に電源電圧Ｖｄｄよりも昇圧された電圧Ｖｂｔを印加する。この時間Ｔｂ１の開始直前では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態に変化される。
次に、ＣＳ線１７への電圧印加を開始してから時間Ｔｂ１の後、時間Ｔｂ２の間、プレート線に電源電圧Ｖｄｄを印加する。後述するように、発熱によって高温になった第１および第２の抵抗変化素子１５、１６を結晶化するためには、緩やかに冷却することが必要であり、そのために、プレート線に印加する電圧を緩やかな傾斜で立ち上げ（立ち上げ時間Δｔ１）、緩やかな傾斜で立ち下げる（立ち下げ時間Δｔ２）。
すなわち、図２における時間Ｔｂ２の開始前の時間Δｔ１では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および第７および第８のトランジスタ７、８が導通している状態が維持されたまま、プレート線１８に印可される電圧が接地電圧から所定電圧に向けて徐々に向上される。そして、次の時間Ｔｂ２では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態が維持されたまま、プレート線１８に印加される電圧が所定電圧（Ｖｄｄ）に維持される。時間Ｔｂ２が終了し、時間Ｔｂ３の開始直後には、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態を維持したまま、プレート線１８に印加される電圧を所定電圧（Ｖｄｄ）から接地電圧に向けて徐々に降下させる。
また、時間Ｔｂ２を経過した後も、少なくともプレート線の電圧が０Ｖになるまで、ＣＳ線１７の電圧を昇圧された電圧Ｖｂｔに保持する。即ち、Ｔｂ３＞Δｔ２である。すなわち、時間Ｔｂ３（Δｔ２の時間を除く）では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、プレート線１８に接地電圧が印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態が維持される。
これによって、第７および第８のトランジスタ７、８が導通状態になり、第１および第２の抵抗変化素子１５、１６に電流が流れる。第１および第２の抵抗変化素子１５、１６は、例えば、ＧｅＴｅＳｂ等のカルコゲナイド化合物で構成される相変化材料によって形成されている。相変化材料に、ある一定以上のジュール熱を与えた後、徐々に冷却すれば、結晶状態になり、低抵抗になる。絶縁膜にＳｉＯ２を用いた直径φ１９０ｎｍの相変化材料を、結晶状態にするのに要する単位体積当りのジュール熱は約１．６ｐＪであることが知られている（Ｓ．Ｔｙｓｏｎ  ｅｔ  ａｌ．，Ａｅｒｏｓｐａｃｅ  Ｃｏｎｆｅｒｅｎｃｅ  Ｐｒｏｃｅｅｄｉｎｇｓ，２０００  ＩＥＥＥ  ｖｏｌ．５  ｐｐ３８５−３９０）。
図１に示した回路に関して、図２に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＳＴＯＲＥ動作の第１のステップを解析した。一例として、初期状態において第２の抵抗変化素子１６の抵抗値が、第１の抵抗変化素子１５の抵抗値の１０倍であるとした。また、ＣＳ線１７に印加する昇圧された電圧Ｖｂｔを３．９Ｖとし、電圧を印加する時間に関しては、Ｔｂを１００ｎｓ、Ｔｂ１、Ｔｂ２を共に５０ｎｓとした。尚、抵抗変化素子の発熱量をシミュレーションすることが目的であるので、ここでは、Ｔｂ３、Δｔを共にＯｎｓとした。また、第１および第２の抵抗変化素子１５、１６に関しては、共に直径をφ１９０ｎｍとし、絶縁膜としてＳｉＯ２を用いた。
これらの条件で行った、第１および第２の抵抗変化素子１５、１６に流れる電流のシミュレーション結果を図３に示す。図３では、第１および第２の記憶ノード９、１０からプレート線１８に流れる電流方向を正としている。いま、フリップフロップの第１の記憶ノード９に「１」（電源電圧Ｖｄｄに対応）、第２の記憶ノード１０に「０」（接地電圧０Ｖに対応）が保持されているとする。この情報を第１および第２の抵抗変化素子１５、１６に書きこむ。
まず、ＣＳ線１７に昇圧された電圧Ｖｂｔ＝３．９Ｖを印加して、第７および第８のトランジスタ７、８を導通状態にした。次に、ＣＳ線１７への昇圧された電圧Ｖｂｔの印加を開始してから、時間Ｔｂ１＝５０ｎｓの間、プレート線１８の電圧を０Ｖに保持した。なお、電源線１４ａ、１４ｂの電圧ＤＤは電源電圧Ｖｄｄに維持した。このとき、第１の抵抗変化素子１５の両端の電圧はＶｄｄおよび０Ｖとなり、図３から分かるように、第１の抵抗変化素子１５（Ｒ１）に、約２１０μＡの電流が流れ、約２１ｐＪのジュール熱が発生した。なお、第２の抵抗変化素子１６（Ｒ２）の両端の電圧はいずれも０Ｖであるので、第２の抵抗変化素子１６（Ｒ２）には電流が流れていない。
次に、図２に示すように、時間Ｔｂ１の後、時間Ｔｂ２＝５０ｎｓの間、ＣＳ線の電圧をＶｂｔに保持したままで、プレート線１８に電源電圧Ｖｄｄを印加した。電源線１４ａ、１４ｂの電圧ＤＤは電源電圧Ｖｄｄに維持した。このとき、第２の抵抗変化素子１６（Ｒ２）の両端の電圧は０ＶおよびＶｄｄとなるので、図３から分かるように、第２の抵抗変化素子１６（Ｒ２）に、第１の抵抗変化素子１５（Ｒ１）とは逆向きに、約３２μＡの電流が流れ、約５．４ｐＪのジュール熱が発生した。なお、第１の抵抗変化素子１５（Ｒ１）の両端の電圧はいずれもＶｄｄであるので、第１の抵抗変化素子１５（Ｒ１）には電流は流れない。以上において第１および第２の抵抗変化素子１５、１６で発生するジュール熱は、徐々に冷却すれば、結晶状態になるのに十分な熱量である。
このように、ＳＴＯＲＥ動作の第１のステップでは、まず、制御信号線であるＣＳ線１７に昇圧された電圧Ｖｂｔを印加し、制御用スイッチング素子である第７および第８トランジスタ７、８を導通状態にする。次に、プレート線１８の電圧を、所定時間（Ｔｂ１）の間０Ｖにした後、所定時間（Ｔｂ２）の間電圧Ｖｄｄに設定する。これにより、第１および第２の抵抗変化素子１５、１６に電流が流れ、共に結晶状態となるのに必要なジュール熱をそれらに与えることが実現された。
さらに、ジュール熱によって高温になった第１および第２の抵抗変化素子１５、１６を緩やかに冷却することが必要となる。冷却に要する時間は、発熱量、温度、抵抗変化素子およびその周囲の熱特性（熱伝導性、放熱性）などに依存する。例えば、抵抗値が小さければ、発熱量が比較的大きくなるので、電流が流れなくなった後、冷却時間は比較的長いと考えられる。これに対して、抵抗値が大きければ、比較的発熱量が小さいので、電流が流れなくなった後の冷却時間は、比較的短いと考えられる。従って、本第１のステップにおいては、第１及び第２の抵抗変化素子１５、１６に印加する電圧を急峻に変化させることは望ましくない。第１及び第２の抵抗変化素子１５、１６の初期抵抗値が大小何れの場合であっても、緩やかに冷却されるように、印加する電圧を緩やかな傾斜で変化させることが望ましい。即ち、図２において、プレート線１８に印加するパルス電圧の立ち上げ時間Δｔ１は、時間Ｔｂ１の間に電流が流れて発熱が生じた抵抗変化素子（上記シミュレーションにおいては第１の抵抗変化素子１５）が緩やかに冷却することを保証するためのものである。同様に、プレート線１８に印加するパルス電圧の立ち下げ時間Δｔ２は、時間Ｔｂ２の間に電流が流れて発熱が生じた抵抗変化素子（上記シミュレーションにおいては第２の抵抗変化素子１６）が緩やかに冷却することを保証するためのものである。従って、時間Ｔｂ２の後、プレート線１８に印加するパルス電圧の立ち下げ時間Δｔ２以上の時間、ＣＳ線に電圧を印加することが必要である。即ち、Ｔｂ３＞Δｔ２であることが必要である。例えば、Ｔｂ３を５０ｎｓとし、Δｔ１およびΔｔ２を、共に５ｎｓ以上２０ｎｓ以下の範囲内で、第１および第２の抵抗変化素子１５、１６の素材などに応じて、調節すればよい。
なお、上記では、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にした状態で、プレート線１８を０Ｖに設定する時間Ｔｂ１を５０ｎｓ、プレート線１８をＶｄｄに設定する時間Ｔｂ２を５０ｎｓにした場合を説明したが、これに限定されるものではない。第１および第２の抵抗変化素子１５、１６に発生するジュール熱が、各々を結晶状態にするのに要するジュール熱となるように、時間Ｔｂ１、Ｔｂ２を設定すればよい。また、パルス電圧の代わりに、直流電圧を使用してもよい。
（２）第２のステップ
ＳＴＯＲＥ動作の第２のステップについて図４、５を用いて説明する。このＳＴＯＲＥ動作の第２のステップでは、第１のステップの後に第１および第２の抵抗変化素子１５、１６のうち、「０」を記憶する記憶ノード（９または１０）に接続されている抵抗変化素子（１５または１６のいずれか一方）を低抵抗に維持したまま、「１」を記憶する記憶ノード（１０または９）に接続されている抵抗変化素子（１６または１５のいずれか一方）のみを高抵抗にする。
第１および第２の抵抗変化素子１５、１６の抵抗値は、第１のステップによって、共に結晶状態になっており、低抵抗で同じ程度の値になっているとする。図４は、ＳＴＯＲＥ動作の第２のステップにおいて、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。
ＣＳ線１７に、ある瞬間から時間Ｔｃの間、昇圧された電圧Ｖｂｔを印加し、第７および第８のトランジスタ７、８を導通状態にする。すなわち、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通している状態に変化させる。
いま、第１および第２の記憶ノード９、１０の電圧は、「１」、「０」に対応するようにそれぞれＶｄｄ、０Ｖに保持されているとする。プレート線１８の電圧は０Ｖに設定されているので、第１の抵抗変化素子１５の両端の電圧はＶｄｄであり、第１の抵抗変化素子１５に大きな電流が流れる。一方、第２の抵抗変化素子１６の両端の電圧は０Ｖであり、第２の抵抗変化素子１６には電流がほとんど流れない。
第１および第２の抵抗変化素子１５、１６は、上記したようにＧｅＴｅＳｂ等の相変化材料によって形成されている。相変化材料に、ある一定以上のジュール熱を与え、融点以上にし、急激に冷却すれば、アモルファス状態になり、高抵抗になる。絶縁膜にＳｉＯ２を用いた直径φ１９０ｎｍの相変化材料を、アモルファス状態にするのに要する単位体積当たりのジュール熱は、約３．６ｐＪである（Ｓ．Ｔｙｓｏｎ  ｅｔ  ａｌ．による上記文献参照）。制御信号線であるＣＳ線１７に電圧を印加する時間Ｔｃを調節し、第１の抵抗変化素子１５のみをアモルファス状態、即ち高抵抗にする。このとき、電流がほとんど流れない第２の抵抗変化素子１６は結晶状態、即ち低抵抗のままである。
第１のステップと同様に、図１に示した不揮発性フリップフロップ回路に関して、図４に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＳＴＯＲＥ動作の第２のステップを解析した。一例として、ＣＳ線１７に印加する昇圧された電圧Ｖｂｔを３．９Ｖ、印加する時間Ｔｃを１０ｎｓとした。第１および第２の抵抗変化素子１５、１６に関しては、共に直径をφ１９０ｎｍとし、絶縁膜としてＳｉＯ２を用い、抵抗値が共に１０ｋΩであるとした。
これらの条件で行った、第１および第２の抵抗変化素子１５、１６に流れる電流のシミュレーション結果を図５に示す。図５から分かるように、安定状態において、第１の抵抗変化素子１５に約２０８μＡの電流が流れた。このとき、第１の抵抗変化素子１５で発生するジュール熱は、約４．８ｐＪとなった。これは、抵抗変化素子をアモルファス状態にするのに十分な値である。時間Ｔｃ経過後に、ＣＳ線１７を急峻に０Ｖにすることで、第１の抵抗変化素子１５を急冷させて、第１の抵抗変化素子１５を結晶状態からアモルファス状態に変化させることができる。このとき、第２の抵抗変化素子１６には、電流がほとんど流れないために、結晶状態のままである。これにより、第１の抵抗変化素子１５はアモルファス状態になり、高抵抗になる。一方、第２の抵抗変化素子１６は結晶状態のままであり、低抵抗である。これによって、例えば、第１の抵抗変化素子１５の抵抗値が、第２の抵抗変化素子１６の１０倍となり、抵抗値の大小関係が最初の状態（第１のステップを実行する前）と逆になる。これに対して、第１の記憶ノードが０Ｖであり、第２の記憶ノードがＶｄｄであれば、上記した第２のステップの結果、例えば、第２の抵抗変化素子１６の抵抗値が、第１の抵抗変化素子１５の１０倍となり、抵抗値の大小関係が最初の状態（第１のステップを実行する前）と同じになる。
以上のように、第２のステップでは、時間Ｔｃが経過した後、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、急峻に制御用スイッチング素子である第７および第８のトランジスタ７、８を導通していない状態に変化させる。
このように、ＳＴＯＲＥ動作の第２のステップでは、ＣＳ線１７に昇圧された電圧Ｖｂｔを印加することによって、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にし、フリップフロップの２つの記憶ノードのうちの「１」になっている記憶ノードに接続されている抵抗変化素子のみに、アモルファス状態になるのに必要なジュール熱を与えることが実現できた。また、ＳＴＯＲＥ動作の第１および第２のステップによって、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込む、即ち、第１および第２の抵抗変化素子１５、１６の抵抗値の大小関係として保存することで不揮発に情報が保持されることになる。従って、ＳＴＯＲＥ動作終了後、情報を消失することなく、不揮発性フリップフロップ回路の電源を遮断することができる。
なお、上記したＳＴＯＲＥ動作の第２のステップにおいて、制御用スイッチング素子を導通状態にする時間Ｔｃを１０ｎｓにしたが、これに限定されず、抵抗変化素子をアモルファス状態にするのに必要なジュール熱を与えることができる時間であればよい。
また、上記では、第７および第８のトランジスタ７、８を導通状態にするために、ＣＳ線に昇圧された電圧Ｖｂｔを印加する場合を説明したが、これはトランジスタのしきい値電圧による電圧降下を抑制するためである。従って、昇圧され電圧Ｖｂｔを印加することが望ましい（特に第２のステップにおいて）が、電源電圧Ｖｄｄであっても上記したＳＴＯＲＥ動作を実現することができる。
（ＲＥＣＡＬＬ動作）
次に、ＲＥＣＡＬＬ動作について、図６、７を用いて説明する。上記のＳＴＯＲＥ動作によって、第１の抵抗変化素子１５の抵抗値は、第２の抵抗変化素子１６の１０倍となっているとする。ＳＴＯＲＥ動作が終了した後は、このような抵抗値の状態で不揮発性フリップフロップ回路に対する電源供給が停止される。この電源供給の停止により、第１および第２の記憶ノード９、１０からは、記憶の内容（すなわち、いずれか一方が「１（すなわち、「Ｈｉｇｈ」）」に対応する電圧が供給され、他方には電圧が供給されておらず「０（すなわち、「Ｌｏｗ」）」となっていること）が消去される。ＲＥＣＡＬＬ動作では、ＳＴＯＲＥ動作が終了した後に電源供給が停止される前の記憶ノード９、１０の内容を復活させる。
具体的には、このリコールステップでは、第１および第２の抵抗変化素子１５、１６のうち高抵抗である抵抗変化素子（１５または１６のいずれか）に接続されている記憶ノード（９または１０のいずれか）に「１（すなわち、「Ｈｉｇｈ」）が記憶され、第１および第２の抵抗変化素子１５、１６のうち低抵抗である抵抗変化素子（１６または１５のいずれか）に接続されている記憶ノード（１０または９）に「０」が記憶される。
図６は、ＲＥＣＡＬＬ動作時における、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。ワード線１３、第１および第２のビット線１１、１２の電圧は０Ｖであるとする。電源線１４ａ、１４ｂの電圧ＤＤをある瞬間から時間Ｔａの間に、０ＶからＶｄｄまでスロープ状に増大させる。このとき、同時にＣＳ線１７に電源電圧Ｖｄｄを印加し、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にする。
すなわち、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに接地電圧が印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持しながら、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通している状態に変化させる。次いで、プレート線１８に接地電圧０Ｖが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態を維持したまま、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を接地電圧から電源電圧に向けて徐々に向上させる。
第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２は、電源線１４ａ、１４ｂの電圧が上昇するに従って、ともに上昇する。しかし、第１および第２の記憶ノード９、１０の各々に接続されている第１および第２の抵抗変化素子１５、１６の抵抗値が異なるために、電圧Ｑ１、Ｑ２の上昇速度に差が生じる。上記したように、第１の抵抗変化素子１５の抵抗値が第２の抵抗変化素子１６よりも大きいために、第１の記憶ノード９の電圧Ｑ１が第２の記憶ノード１０の電圧Ｑ２よりも大きくなる。電圧Ｑ１、Ｑ２の差がある大きさ以上になったとき、ＣＳ線１７を電源電圧Ｖｄｄから０Ｖに下げる。
すなわち、プレート線１８に接地電圧が印加されている状態、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を電源電圧に向けて徐々に向上させている状態を維持しながら、制御用スイッチング素子である第７および第８のトランジスタ７、８が導通していない状態に変化させる。その後、プレート線１８に接地電圧が印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通していない状態を維持したまま、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を徐々に向上させて最終的に電源電圧（Ｖｄｄ）を印加する。
これによって、第１および第２の抵抗変化素子１５、１６がフリップフロップから切り離されて、電圧Ｑ１、Ｑ２は固定（ラッチ）され、その後、電源線１４ａ、１４ｂの電圧ＤＤがＶｄｄになった後には、電圧Ｑ１はＶｄｄ、電圧Ｑ２は０Ｖになる。
図１に示した不揮発性フリップフロップ回路に関して、図６に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＲＥＣＡＬＬ動作を解析した。一例として、ＭＯＳトランジスタ（第１〜第８のトランジスタ１〜８）の最小ゲート長を０．３５μｍとし、電源電圧Ｖｄｄを３．３Ｖとした。また、Ｎ型トランジスタ（第１、第３、第５〜第８のトランジスタ１、３、５〜８）のしきい値電圧を約０．５Ｖ、Ｐ型トランジスタ（第２および第４のトランジスタ２、４）のしきい値電圧を約０．６Ｖとした。また、電圧ＤＤの上昇時間Ｔａを１０ｎｓとした。また、第２の抵抗変化素子１６の抵抗値Ｒ２を、フリップフロップを構成するＭＯＳトランジスタのオン抵抗の値と同程度の１０ｋΩとし、第１の抵抗変化素子１５の抵抗値Ｒ１をＲ２の１０倍の１００ｋΩとした。
第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２のシミュレーション結果を図７に示す。図７から分かるように、電圧Ｑ１、Ｑ２は共に、最初上昇する。しかし、第１および第２の記憶ノード９、１０の各々に接続されている第１および第２の抵抗変化素子１５、１６の抵抗値が異なるために、電圧Ｑ１、Ｑ２に差が生じてくる。本実施の形態では、一例として、電圧Ｑ１、Ｑ２に約０．５Ｖ程度の差が生じた時点（Ｔａ１＝５．４ｎｓ）において、ＣＳ線１７の電圧ＣＳをＶｄｄから減少させた。これによって、第１および第２の抵抗変化素子がフリップフロップから切り離されて、電圧ＤＤの上昇を開始したときから時間Ｔａ（１０ｎｓ）を経過した後には、第１の記憶ノード９の電圧Ｑ１は上昇してＶｄｄになり、第２の記憶ノード１０の電圧Ｑ２は下降して０Ｖとなり、それぞれその値が保持された。
上記では、２つの記憶ノードの電圧Ｑ１、Ｑ２の差が約０．５Ｖになったときに電源線１４ａ、１４ｂの電圧を下げる場合を説明したが、２つの記憶ノード９、１０の電圧差はＭＯＳトランジスタのしきい値電圧程度であればよい。なぜならば、フリップフロップの第１のトランジスタ１のゲートが第１の記憶ノード９に接続され、ドレインが第２の記憶ノード１０に接続されているために、電圧Ｑ１、Ｑ２の差が第１のトランジスタ１のしきい値電圧以上になれば、第１のトランジスタ１が導通状態になり、ドレインが接続されている第２の記憶ノード１０が０Ｖになるからである。
このように、第１および第２の抵抗変化素子１５、１６の抵抗値に差があれば、より大きな抵抗値を有する抵抗変化素子が接続された方の記憶ノードの電圧が大きくなることで、２つの記憶ノードの電圧が決定されることが確認された。上記では、第１および第２の抵抗変化素子１５、１６の抵抗値の比を１０倍としたが、５倍程度でも、上記と同様のＲＥＣＡＬＬ動作が実現されることがシミュレーションによって判明した。即ち、図１に示した回路のＲＥＣＡＬＬ動作は、抵抗比のマージンが非常に大きいと言える。
このように、ＲＥＣＡＬＬ動作によって、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にして、第１および第２の抵抗変化素子１５、１６に電流を流すことによって、第１および第２の記憶ノード９、１０の電圧に差が生じ、電源を遮断する前のフリップフロップの記憶情報を復帰させることが可能となる。また、２つの記憶ノード９、１０の電圧の差がフリップフロップを構成しているＭＯＳトランジスタのしきい値電圧程度以上になったときに、第７および第８のトランジスタ７、８を非導通状態にすれば、より低消費電力で、電源を遮断する前のフリップフロップの記憶情報を復帰させることができる。また、第１および第２の抵抗変化素子１５、１６の抵抗比は、５倍程度でもＲＥＣＡＬＬ動作が正常に行われるので、非常に動作マージンが大きい。即ち、２つの抵抗変化素子の抵抗値の大小関係が逆転しない限り、抵抗値のバラツキや変動に対し、ＲＥＣＡＬＬ動作は安定である。
なお、上記では、電源線１４ａ、１４ｂの電圧ＤＤを徐々に大きくする場合を説明したが、これに限定されるものではない。電源線１４ａ、１４ｂの電圧ＤＤを比較的速やかに立ち上げてもよく、動作を開始する電源電圧近傍において、フリップフロップの２つの記憶ノード９、１０の電圧差がＭＯＳトランジスタのしきい値電圧程度になるように印加する電圧を制御すれば良い。
また、上記では、ＲＥＣＡＬＬに要する時間であるＴａを１０ｎｓとした場合を説明したが、これに限定されるものではなく、Ｔａが約１ｎｓ程度に小さくてもよい。
また、Ｔａ１が５．４ｎｓの場合を説明したが、これに限定されるものではない。例えば、電源線１４ａ、１４ｂの電圧ＤＤの上昇を開始した直後に生じる不安定領域の後、第１および第２の記憶ノード９、１０の電圧差が、ＭＯＳトランジスタのしきい値電圧以上になったタイミングでＣＳ線１７の電圧ＣＳを０Ｖにすればよい。
以上のように、本発明によれば、通常のフリップフロップの２つの記憶ノードのそれぞれに制御用スイッチング素子を介して抵抗変化素子を接続させることで、フリップフロップの記憶情報を不揮発に保持することが可能となる。
（通常動作：ＲＥＡＤ／ＷＲＩＴＥ動作）
通常の動作であるＲＥＡＤ動作、ＷＲＩＴＥ動作について説明する。このとき、ＣＳ線１７を０Ｖに設定して、制御用スイッチング素子である第７および第８のトランジスタ７、８を非導通状態にし、フリップフロップから第１および第２の抵抗変化素子１５、１６を切り離す。その状態で、ワード線１３に電源電圧Ｖｄｄを印加して、パストランジスタである第５および第６のトランジスタ５、６を導通状態にすることによって、第１および第２の記憶ノード９、１０からビット線１１、１２に記憶情報を読み出すＲＥＡＤ動作、またはビット線１１、１２から第１および第２の記憶ノード９、１０に記憶情報を書き込むＷＲＩＴＥ動作を行なう。このとき、第１および第２の抵抗変化素子１５、１６は、第７および第８のトランジスタ７、８によって、フリップフロップから切り離されているので、ＲＥＡＤ動作およびＷＲＩＴＥ動作において寄生抵抗として働かない。また、第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２は、それぞれ０ＶあるいはＶｄｄに保持されている。この場合、フリップフロップを構成するインバータには貫通電流がほとんど流れないので、本実施の形態の回路では待機時リーク電流がほとんど流れない。
図８に示したような従来技術では、回路を構成する強誘電体のリーク電流により、通常のフリップフロップに比べて、ＷＲＩＴＥ動作やＲＥＡＤ動作における消費電力が増大するが、本発明では、抵抗変化素子が制御用スイッチング素子（第７および第８トランジスタ７、８）によって切り離されるので、リーク電流が抑制され、消費電力がほとんど増大しない。また、図８に示したような従来の回路では、強誘電体のディスターブによりＲＥＣＡＬＬ動作において動作が不安定であるが、本実施の形態では、抵抗変化素子を用いており、２つの抵抗変化素子の抵抗比が５倍以上で復帰するため、動作マージンは大きい。さらに、記憶ノード９、１０の電圧差がＭＯＳトランジスタのしきい値電圧程度になれば、制御用スイッチング素子である第７および第８トランジスタ７、８を非導通状態にするので、低消費電力で動作する。
なお、上記では、抵抗変化素子に使用する相変化材料として、ＧｅＴｅＳｂを用いる場合を説明したが、電流を流すことによって抵抗値を変化させることができる材料であれば如何なる物質を使用してもよい。
また、上記では、抵抗変化素子の接続として、記憶ノード、制御用スイッチング素子、抵抗変化素子、プレート線の順番の直列接続としたが、記憶ノード、抵抗変化素子、制御用スイッチング素子、別の抵抗変化素子、プレート線の順番の直列接続であってもよい。
さらに、本実施の形態では、フリップフロップを構成するインバータとして、ＣＭＯＳトランジスタを使用したインバータを用いたが、ＭＯＳトランジスタと抵抗とによって構成されるインバータであってもよい。
【産業上の利用の可能性】
本発明によれば、電源が投入されたときに、安定した動作で、フリップフロップの記憶情報を復帰することができる不揮発性フリップフロップ回路の駆動方法を提供することができる。また、フリップフロップの通常動作時に、抵抗変化素子をフリップフロップから切り離すので、抵抗変化素子が寄生抵抗として働かず、高速且つ低消費電力で動作する不揮発性フリップフロップ回路の駆動方法を提供することができる。
【図１】
2004040582.tif 000003
【図２】
2004040582.tif 000004
【図３】
2004040582.tif 000005
【図４】
2004040582.tif 000006
【図５】
2004040582.tif 000007
【図６】
2004040582.tif 000008
【図７】
2004040582.tif 000009
【図８】
2004040582.tif 000010
【手続補正書】
【提出日】平成17年4月12日(2005.4.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子が第１の記憶ノードに接続され、出力端子が第２の記憶ノードに接続された第１のインバータ、
入力端子が前記第２の記憶ノードに接続され、出力端子が前記第１の記憶ノードに接続された第２のインバータ、
ゲートにワード線が接続され、第１のビット線と前記第１の記憶ノードとの間に接続された第１のパストランジスタ、
ゲートに前記ワード線が接続され、第２のビット線と前記第２の記憶ノードとの間に接続された第２のパストランジスタ、
前記第１の記憶ノードとプレート線との間に接続された、直列接続された第１の制御用スイッチング素子と第１の抵抗変化素子、および
前記第２の記憶ノードと前記プレート線との間に接続された、直列接続された第２の制御用スイッチング素子と第２の抵抗変化素子を備え、
前記第１および第２の抵抗変化素子の抵抗値が電流による発熱によって変更可能である不揮発性フリップフロップ回路の駆動方法であって、
前記不揮発性フリップフロップ回路の駆動方法は、
ストアステップと、
リコールステップとを順に有しており、
前記ストアステップは、
前記第１および第２の抵抗変化素子の両方を低抵抗にする第１のステップと、
前記第１のステップの後に前記第１および第２の抵抗変化素子のうち、「０」を記憶する記憶ノードに接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノードに接続されている抵抗変化素子のみを高抵抗にする第２のステップとを有しており、
前記リコールステップでは、前記第１および第２の抵抗変化素子のうち高抵抗である抵抗変化素子に接続されている記憶ノードに「１」が、前記第１および第２の抵抗変化素子のうち低抵抗である抵抗変化素子に接続されている記憶ノードに「０」が記憶される、
不揮発性フリップフロップ回路の駆動方法。
【請求項２】
前記第１のステップが、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印可される電圧を前記接地電圧から所定電圧に向けて徐々に向上させるステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印加される電圧を前記所定電圧に維持するステップ、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記プレート線に印加される電圧を前記所定電圧から接地電圧に向けて徐々に降下させるステップ、ならびに
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持するステップ、
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項３】
前記第２のステップが、
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、ならびに
前記第１及び第２のインバータの電源線に電源電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持したまま、急峻に前記第１および第２の制御用スイッチング素子を導通していない状態に変化させるステップ
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項４】
前記リコールステップが、
前記第１及び第２のインバータの電源線に接地電圧が印加されている状態、および前記プレート線に接地電圧が印加されている状態を維持しながら、前記第１および第２の制御用スイッチング素子を導通している状態に変化させるステップ、
前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通している状態を維持したまま、前記第１及び第２のインバータの電源線に印可される電圧を前記接地電圧から電源電圧に向けて徐々に向上させるステップ、
前記プレート線に接地電圧が印加されている状態、および前記第１及び第２のインバータの電源線に印可される電圧を電源電圧に向けて徐々に向上させている状態を維持しながら、前記第１および第２の制御用スイッチング素子が導通していない状態に変化させるステップ、ならびに
前記プレート線に接地電圧が印加されている状態、および前記第１および第２の制御用スイッチング素子が導通していない状態を維持したまま、前記第１及び第２のインバータの電源線に印可される電圧を徐々に向上させて最終的に電源電圧を印加するステップ、
を順に有している、請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項５】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項２に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項６】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項３に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項７】
前記第１および第２の制御用スイッチング素子は、いずれもトランジスタであって、前記トランジスタのゲートに印可される電圧は、電源電圧よりも高い、請求項４に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項８】
前記第１のインバータが、各々のゲートが前記第１の記憶ノードに接続され、かつ各々のドレインが前記第２の記憶ノードに接続された、相補型の第１のトランジスタおよび第２のトランジスタから構成され、
前記第２のインバータが、各々のゲートが前記第２の記憶ノードに接続され、かつ各々のドレインが前記第１の記憶ノードに接続された、相補型の第３のトランジスタおよび第４のトランジスタから構成される請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項９】
前記第１および第２のインバータの各々が、ＭＯＳトランジスタと抵抗とによって構成される請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１０】
前記第１および第３のトランジスタが、Ｎ型ＭＯＳトランジスタであり、
前記第２および第４のトランジスタが、Ｐ型ＭＯＳトランジスタである請求項８に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１１】
前記第１および第２の抵抗変化素子が、カルコゲナイド化合物の相変化材料からなる請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１２】
前記第１および第２の抵抗変化素子の各々が、高抵抗状態において、低抵抗状態の抵抗値の約５倍以上の抵抗値を有する請求項１に記載の不揮発性フリップフロップ回路の駆動方法。
【請求項１３】
前記第１および第２の抵抗変化素子の高抵抗状態の抵抗値が、前記第１〜第４のトランジスタの全てのオン抵抗値よりも大きい請求項８に記載の不揮発性フリップフロップ回路の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法に関するものであり、特に、通常動作時に高速に動作し、電源遮断時等に不揮発性動作が可能な不揮発性フリップフロップ回路の駆動方法に関する。
【背景技術】
【０００２】
近年、携帯機器の普及によって、半導体素子の小型化、低消費電力化が求められている。また、携帯機器に不揮発性メモリを使用する必要性も高まっている。現在、フラッシュメモリや強誘電体メモリ（ＦｅＲＡＭ）などが、不揮発性メモリとして実用化されている。また、携帯機器においては、小型化のために、不揮発性メモリが論理回路に混載される場合もある。さらに、Ｓｉチップを中心とするデータ処理用の半導体素子に関しては、小型化、低消費電力化だけでなく、高速化も求められている。しかし、代表的な不揮発性メモリであるフラッシュメモリは、書き込み動作速度が遅く、高電圧を必要とする。したがって、フラッシュメモリは携帯機器には不向きである。そこで、低消費電力で高速動作が可能な強誘電体メモリ（ＦｅＲＡＭ）が注目されている。しかし、強誘電体メモリをＳｉチップに混載する場合、強誘電体の成膜温度が高いことやＰｔ等の貴金属の電極を使用することなどによって、プロセスコストが増大してしまう。また、不揮発性メモリをＳｉチップに外付けして回路を構成する場合、実装面積が増大するために、機器の小型化や軽量化に悪影響を与えてしまう。さらに、Ｓｉチップで構成された論理デバイスの動作速度は、前述の不揮発性メモリよりも高速であるために、不揮発性メモリへのデータの入出力時間が、論理デバイスの処理にとってオーバヘッドとなってしまう。
【０００３】
これに対して、Ｓｉデバイスの高速性と不揮発メモリの不揮発性の両方の利点を生かした回路構成が、特開２０００−２９３９８９号公報に提案されている。その回路は、Ｓｉデバイスで多く用いられるフリップフロップ（以下、ＦＦと記す）回路に強誘電体キャパシタを付加した構成であり、通常動作時にはＳｉデバイスの論理動作と同様に高速動作し、必要なときに強誘電体キャパシタにデータの書き込みを行なう。
【０００４】
上記の公開特許公報(第６頁〜第９頁および図２参照)に開示されている回路の動作について説明する。図８に、上記の公開特許公報の図２の回路構成を示す。トランジスタ１０１、１０２によって構成されるインバータおよびトランジスタ１０３、１０４によって構成されるインバータの、一方の出力が他方の入力に接続されて、ＦＦ部が構成されている。また、２つの記憶ノード１０９、１１０は、各々のゲート部がワード線１１３に接続されたパストランジスタ１０５、１０６を介して、ビット線１１１、１１２に接続されている。さらに、強誘電体キャパシタ１０７、１０８が、記憶ノード１０９、１１０とプレート（ＰＬ）線１１５との間に接続されている。
【０００５】
ＲＥＡＤ動作およびＷＲＩＴＥ動作は、通常のフリップフロップと同様の動作を行なう。
【０００６】
強誘電体キャパシタ１０７、１０８への書き込み動作（以下、ＳＴＯＲＥ動作と記す）は、以下のような方法で行なわれる。まず、通常、電源電圧Ｖｄｄの１／２に設定されているプレート線１１５を、電源電圧Ｖｄｄまで上昇させた後、接地電圧にする。この動作により、記憶ノード１０９、１１０の電圧Ｑ１、Ｑ２に応じて、強誘電体キャパシタ１０７、１０８には、それぞれ互いに逆向きの電圧が印加される。その後、プレート線１１５を０Ｖにし、電源線１１４の電圧ＤＤを０Ｖにして、電源供給を遮断する。以上の動作によって、強誘電体キャパシタ１０７、１０８の分極は、相互いに逆向きに設定される。
【０００７】
強誘電体キャパシタ１０７、１０８からの読み出し動作（以下、ＲＥＣＡＬＬ動作と記す）は、以下のような方法で行なわれる。プレート線１１５を０Ｖに固定したまま、電源線１１４の電圧ＤＤを徐々に上昇させる。強誘電体キャパシタ１０７、１０８は、分極方向と印加される電圧の方向とによって、分極状態の変化が異なるので、電源電圧を上昇させたときに、一方の強誘電体キャパシタは分極反転を生じ、他方の強誘電体キャパシタは分極反転を生じない。そのために、実効的な容量が異なることとなり、電源電圧の上昇に伴う記憶ノード１０９、１１０の電圧上昇の速度に差が生じる。この差を利用して、記憶ノード１０９、１１０の電圧Ｑ１、Ｑ２を再設定することが可能となる。
【０００８】
しかしながら、上記の従来技術においては、以下のような問題があった。
【０００９】
第１に、強誘電体では、印加される電界がある値（抗電界）を超えると、分極反転が起こる。この分極の状態によって、データの「０」、「１」を表すが、抗電界以下の電界が印加される場合にも、若干の分極反転が生じる。このため、ＳＴＯＲＥ、ＲＥＣＡＬＬ以外の動作時に、抗電界以下の電圧が強誘電体に印加された場合でも、分極状態がわずかながら変化し、この繰り返しにより、保持したい分極状態が破壊されるディスターブと呼ばれる現象が生じる。従って、強誘電体キャパシタ１０７、１０８のディスターブを防ぐためには、強誘電体キャパシタ１０７、１０８に加わる電圧を正確に制御しなければならない。
【００１０】
第２に、強誘電体キャパシタ１０７、１０８はＦＦ部の２つの記憶ノード１０９、１１０に接続されているために、記憶ノード１０９、１１０の寄生容量が増大してしまう。また、ＦＦ部の動作中においても、強誘電体キャパシタ１０７、プレート線１１５、強誘電体キャパシタ１０８の経路に電圧が印加されている。強誘電体キャパシタ１０７、１０８のリーク電流は、ＳｉＯ２等のＳｉデバイスに用いられる絶縁膜のリーク電流よりも大きいために、ＦＦ部の動作中に、上記の経路でリーク電流が発生する。さらに、通常動作中、プレート線をＶｄｄ／２に固定するための電流が必要となるので、消費電流が増大してしまう。
【発明の開示】
【課題を解決するための手段】
【００１１】
本発明の目的は、電気的に安定に動作し、通常動作時に高速かつ低消費電力で動作する不揮発性フリップフロップ回路の駆動方法を提供することにある。
【００１２】
上記目的を達成する本発明に係る抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法は、
入力端子が第１の記憶ノードに接続され、出力端子が第２の記憶ノードに接続された第１のインバータ、入力端子が前記第２の記憶ノードに接続され、出力端子が前記第１の記憶ノードに接続された第２のインバータ、ゲートにワード線が接続され、第１のビット線と前記第１の記憶ノードとの間に接続された第１のパストランジスタ、ゲートに前記ワード線が接続され、第２のビット線と前記第２の記憶ノードとの間に接続された第２のパストランジスタ、前記第１の記憶ノードとプレート線との間に接続された、直列接続された第１の制御用スイッチング素子と第１の抵抗変化素子、および前記第２の記憶ノードと前記プレート線との間に接続された、直列接続された第２の制御用スイッチング素子と第２の抵抗変化素子を備え、前記第１および第２の抵抗変化素子の抵抗値が電流による発熱によって変更可能である不揮発性フリップフロップ回路の駆動方法であって、
ストアステップと、リコールステップとを順に有しており、前記ストアステップは、前記第１および第２の抵抗変化素子の両方を低抵抗にする第１のステップと、前記第１のステップの後に前記第１および第２の抵抗変化素子のうち、「０」を記憶する記憶ノードに接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノードに接続されている抵抗変化素子のみを高抵抗にする第２のステップとを有しており、前記リコールステップでは、前記第１および第２の抵抗変化素子のうち高抵抗である抵抗変化素子に接続されている記憶ノードに「１」が、前記第１および第２の抵抗変化素子のうち低抵抗である抵抗変化素子に接続されている記憶ノードに「０」が記憶される。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態について添付図面を参照しながら説明する。図１は、本発明の実施の形態に係る不揮発性フリップフロップ回路を示す回路図である。本不揮発性フリップフロップ回路は、第１のインバータＩＮＶ１を構成する第１のトランジスタ１および第２のトランジスタ２と、第２のインバータＩＮＶ２を構成する第３のトランジスタ３および第４のトランジスタ４と、第１および第２のパストランジスタである第５のトランジスタ５および第６のトランジスタ６と、第１の記憶ノード９および第２の記憶ノード１０と、ワード線１３と、第１のビット線１１および第２のビット線１２と、第１および第２の電源線１４ａ、１４ｂと、第１および第２の制御用スイッチング素子である第７のトランジスタ７および第８のトランジスタ８と、第１の抵抗変化素子１５および第２の抵抗変化素子１６と、制御信号線であるＣＳ線１７およびプレート線１８とを備えている。ここで、第１のインバータＩＮＶ１を構成する第１および第２のトランジスタ１、２、並びに第２のインバータＩＮＶ２を構成する第３および第４のトランジスタ３、４は、それぞれ相補型のトランジスタである。以下においては、第１、第３、第５〜第８のトランジスタ１、３、５〜８がＮ型ＭＯＳトランジスタであり、第２および第４のトランジスタ２、４がＰ型ＭＯＳトランジスタである場合について説明する。
【００１４】
第１のトランジスタ１のソースは接地され、第２のトランジスタ２のソースは第１の電源線１４ａに接続されている。同様に、第３のトランジスタ３のソースは接地され、第４のトランジスタ４のソースは第２の電源線１４ｂに接続されている。第１および第２のトランジスタ１、２のゲートは、相互に接続されて第１のインバータＩＮＶ１の入力端子ＩＮ１を構成し、第１および第２のトランジスタ１、２のドレインは、相互に接続されて第１のインバータＩＮＶ１の出力端子ＯＵＴ１を構成している。同様に、第３および第４のトランジスタ３、４のゲートおよびドレインは、各々相互に接続されて、第２のインバータＩＮＶ２の入力端子ＩＮ２および出力端子ＯＵＴ２を構成している。また、第１のインバータＩＮＶ１の入力端子ＩＮ１は、第１の記憶ノード９を介して、第２のインバータＩＮＶ２の出力端子ＯＵＴ２に接続され、第１のインバータＩＮＶ１の出力端子ＯＵＴ１は、第２の記憶ノード１０を介して、第２のインバータＩＮＶ２の入力端子ＩＮ２に接続されている。これらによって帰還回路部であるフリップフロップが構成されている。また、パストランジスタである第５および第６のトランジスタ５、６はゲートにワード線１３が接続されており、これらによってアドレス選択を行なうことが可能となる。さらに、第１および第２の記憶ノード９、１０には、それぞれ制御用スイッチング素子である第７および第８のトランジスタ７、８が接続されており、これらの制御用スイッチング素子は、ゲートに制御信号線であるＣＳ線１７が接続され、それぞれ第１および第２の抵抗変化素子１５、１６の一端が接続されている。さらに、第１および第２の抵抗変化素子１５、１６の他端は、プレート線１８に接続されている。
【００１５】
第１および第２の抵抗変化素子１５、１６は、素子形成後に抵抗値を変えることができる素子であり、本実施の形態では、一例として、ＧｅＴｅＳｂ等のカルコゲナイド化合物で構成される相変化材料を用いた抵抗変化素子である。後述する手段によって、第１および第２の抵抗変化素子１５、１６の抵抗値を変化させることが可能である。これによって、フリップフロップの記憶情報を電源遮断後も保持することができ、不揮発性が実現される。
【００１６】
電源が供給されている通常の動作時には、パストランジスタである第５および第６のトランジスタ５、６を導通状態にする。これによって、第１および第２の記憶ノード９、１０から第１および第２のビット線１１、１２に記憶情報を読み出すＲＥＡＤ動作、または、ビット線１１、１２から第１および第２の記憶ノード９、１０に記憶情報を書き込むＷＲＩＴＥ動作を行なう。言うまでもなく、フリップフロップ回路では、第１および第２の記憶ノード９、１０のうち、いずれか一方に「１（すなわち、「Ｈｉｇｈ」）」が記憶されており、他方に「０（すなわち、「Ｌｏｗ」）」が記憶されている。
【００１７】
また、電源遮断時には、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込むＳＴＯＲＥ動作を行なう。さらに、電源の再供給時には、第１および第２の抵抗変化素子１５、１６に書き込まれた情報を読み出すＲＥＣＡＬＬ動作を行なう。以下に、それぞれの動作に関して具体的に説明する。
【００１８】
（ＳＴＯＲＥ動作）
図１に示した不揮発性フリップフロップ回路のＳＴＯＲＥ動作について説明する。ＳＴＯＲＥ動作は、以下に示す２つのステップからなる。ＳＴＯＲＥ動作の第１のステップでは、第１および第２の抵抗変化素子１５、１６を共に結晶状態にし、それらの抵抗値を低抵抗にする。
【００１９】
ＳＴＯＲＥ動作の第２のステップでは、第１または第２の抵抗変化素子１５、１６のいずれか一方のみをアモルファス状態にし、その一方の抵抗変化素子の抵抗値を高抵抗にする。これによって、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込む。具体的には、「０」を記憶する記憶ノード（９または１０のいずれか）に接続されている抵抗変化素子を低抵抗に維持したまま、「１」を記憶する記憶ノード（１０または９のいずれか）に接続されている抵抗変化素子（１６または１５のいずれか）のみを高抵抗にする。
【００２０】
（１）第１のステップ
ＳＴＯＲＥ動作の第１のステップについて、図２、３を用いて説明する。図２は、ＳＴＯＲＥ動作の第１のステップにおいて、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。図２において、ＣＳ、ＰＬ、ＤＤは、それぞれＣＳ線１７、プレート線１８、電源線１４ａ、１４ｂの電圧を表す。
【００２１】
まず、ある瞬間から時間Ｔｂの間、ＣＳ線１７に電源電圧Ｖｄｄよりも昇圧された電圧Ｖｂｔを印加する。この時間Ｔｂ１の開始直前では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態に変化される。
【００２２】
次に、ＣＳ線１７への電圧印加を開始してから時間Ｔｂ１の後、時間Ｔｂ２の間、プレート線に電源電圧Ｖｄｄを印加する。後述するように、発熱によって高温になった第１および第２の抵抗変化素子１５、１６を結晶化するためには、緩やかに冷却することが必要であり、そのために、プレート線に印加する電圧を緩やかな傾斜で立ち上げ（立ち上げ時間Δｔ１）、緩やかな傾斜で立ち下げる（立ち下げ時間Δｔ２）。
【００２３】
すなわち、図２における時間Ｔｂ２の開始前の時間Δｔ１では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および第７および第８のトランジスタ７、８が導通している状態が維持されたまま、プレート線１８に印可される電圧が接地電圧から所定電圧に向けて徐々に向上される。そして、次の時間Ｔｂ２では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態が維持されたまま、プレート線１８に印加される電圧が所定電圧（Ｖｄｄ）に維持される。時間Ｔｂ２が終了し、時間Ｔｂ３の開始直後には、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態を維持したまま、プレート線１８に印加される電圧を所定電圧（Ｖｄｄ）から接地電圧に向けて徐々に降下させる。
【００２４】
また、時間Ｔｂ２を経過した後も、少なくともプレート線の電圧が０Ｖになるまで、ＣＳ線１７の電圧を昇圧された電圧Ｖｂｔに保持する。即ち、Ｔｂ３＞Δｔ２である。すなわち、時間Ｔｂ３（Δｔ２の時間を除く）では、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、プレート線１８に接地電圧が印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態が維持される。
【００２５】
これによって、第７および第８のトランジスタ７、８が導通状態になり、第１および第２の抵抗変化素子１５、１６に電流が流れる。第１および第２の抵抗変化素子１５、１６は、例えば、ＧｅＴｅＳｂ等のカルコゲナイド化合物で構成される相変化材料によって形成されている。相変化材料に、ある一定以上のジュール熱を与えた後、徐々に冷却すれば、結晶状態になり、低抵抗になる。絶縁膜にＳｉＯ２を用いた直径φ１９０ｎｍの相変化材料を、結晶状態にするのに要する単位体積当りのジュール熱は約１．６ｐＪであることが知られている（Ｓ．  Ｔｙｓｏｎ  ｅｔ  ａｌ．，  Ａｅｒｏｓｐａｃｅ  Ｃｏｎｆｅｒｅｎｃｅ  Ｐｒｏｃｅｅｄｉｎｇｓ，  ２０００  ＩＥＥＥ  ｖｏｌ．５  ｐｐ３８５−３９０）。
【００２６】
図１に示した回路に関して、図２に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＳＴＯＲＥ動作の第１のステップを解析した。一例として、初期状態において第２の抵抗変化素子１６の抵抗値が、第１の抵抗変化素子１５の抵抗値の１０倍であるとした。また、ＣＳ線１７に印加する昇圧された電圧Ｖｂｔを３．９Ｖとし、電圧を印加する時間に関しては、Ｔｂを１００ｎｓ、Ｔｂ１、Ｔｂ２を共に５０ｎｓとした。尚、抵抗変化素子の発熱量をシミュレーションすることが目的であるので、ここでは、Ｔｂ３、Δｔを共に０ｎｓとした。また、第１および第２の抵抗変化素子１５、１６に関しては、共に直径をφ１９０ｎｍとし、絶縁膜としてＳｉＯ２を用いた。
【００２７】
これらの条件で行った、第１および第２の抵抗変化素子１５、１６に流れる電流のシミュレーション結果を図３に示す。図３では、第１および第２の記憶ノード９、１０からプレート線１８に流れる電流方向を正としている。いま、フリップフロップの第１の記憶ノード９に「１」（電源電圧Ｖｄｄに対応）、第２の記憶ノード１０に「０」（接地電圧０Ｖに対応）が保持されているとする。この情報を第１および第２の抵抗変化素子１５、１６に書きこむ。
【００２８】
まず、ＣＳ線１７に昇圧された電圧Ｖｂｔ＝３．９Ｖを印加して、第７および第８のトランジスタ７、８を導通状態にした。次に、ＣＳ線１７への昇圧された電圧Ｖｂｔの印加を開始してから、時間Ｔｂ１＝５０ｎｓの間、プレート線１８の電圧を０Ｖに保持した。なお、電源線１４ａ、１４ｂの電圧ＤＤは電源電圧Ｖｄｄに維持した。このとき、第１の抵抗変化素子１５の両端の電圧はＶｄｄおよび０Ｖとなり、図３から分かるように、第１の抵抗変化素子１５（Ｒ１）に、約２１０μＡの電流が流れ、約２１ｐＪのジュール熱が発生した。なお、第２の抵抗変化素子１６（Ｒ２）の両端の電圧はいずれも０Ｖであるので、第２の抵抗変化素子１６（Ｒ２）には電流が流れていない。
【００２９】
次に、図２に示すように、時間Ｔｂ１の後、時間Ｔｂ２＝５０ｎｓの間、ＣＳ線の電圧をＶｂｔに保持したままで、プレート線１８に電源電圧Ｖｄｄを印加した。電源線１４ａ、１４ｂの電圧ＤＤは電源電圧Ｖｄｄに維持した。このとき、第２の抵抗変化素子１６（Ｒ２）の両端の電圧は０ＶおよびＶｄｄとなるので、図３から分かるように、第２の抵抗変化素子１６（Ｒ２）に、第１の抵抗変化素子１５（Ｒ１）とは逆向きに、約３２μＡの電流が流れ、約５．４ｐＪのジュール熱が発生した。なお、第１の抵抗変化素子１５（Ｒ１）の両端の電圧はいずれもＶｄｄであるので、第１の抵抗変化素子１５（Ｒ１）には電流は流れない。以上において第１および第２の抵抗変化素子１５、１６で発生するジュール熱は、徐々に冷却すれば、結晶状態になるのに十分な熱量である。
【００３０】
このように、ＳＴＯＲＥ動作の第１のステップでは、まず、制御信号線であるＣＳ線１７に昇圧された電圧Ｖｂｔを印加し、制御用スイッチング素子である第７および第８トランジスタ７、８を導通状態にする。次に、プレート線１８の電圧を、所定時間（Ｔｂ１）の間０Ｖにした後、所定時間（Ｔｂ２）の間電圧Ｖｄｄに設定する。これにより、第１および第２の抵抗変化素子１５、１６に電流が流れ、共に結晶状態となるのに必要なジュール熱をそれらに与えることが実現された。
【００３１】
さらに、ジュール熱によって高温になった第１および第２の抵抗変化素子１５、１６を緩やかに冷却することが必要となる。冷却に要する時間は、発熱量、温度、抵抗変化素子およびその周囲の熱特性（熱伝導性、放熱性）などに依存する。例えば、抵抗値が小さければ、発熱量が比較的大きくなるので、電流が流れなくなった後、冷却時間は比較的長いと考えられる。これに対して、抵抗値が大きければ、比較的発熱量が小さいので、電流が流れなくなった後の冷却時間は、比較的短いと考えられる。従って、本第１のステップにおいては、第１及び第２の抵抗変化素子１５、１６に印加する電圧を急峻に変化させることは望ましくない。第１及び第２の抵抗変化素子１５、１６の初期抵抗値が大小何れの場合であっても、緩やかに冷却されるように、印加する電圧を緩やかな傾斜で変化させることが望ましい。即ち、図２において、プレート線１８に印加するパルス電圧の立ち上げ時間Δｔ１は、時間Ｔｂ１の間に電流が流れて発熱が生じた抵抗変化素子（上記シミュレーションにおいては第１の抵抗変化素子１５）が緩やかに冷却することを保証するためのものである。同様に、プレート線１８に印加するパルス電圧の立ち下げ時間Δｔ２は、時間Ｔｂ２の間に電流が流れて発熱が生じた抵抗変化素子（上記シミュレーションにおいては第２の抵抗変化素子１６）が緩やかに冷却することを保証するためのものである。従って、時間Ｔｂ２の後、プレート線１８に印加するパルス電圧の立ち下げ時間Δｔ２以上の時間、ＣＳ線に電圧を印加することが必要である。即ち、Ｔｂ３＞Δｔ２であることが必要である。例えば、Ｔｂ３を５０ｎｓとし、Δｔ１およびΔｔ２を、共に５ｎｓ以上２０ｎｓ以下の範囲内で、第１および第２の抵抗変化素子１５、１６の素材などに応じて、調節すればよい。
【００３２】
なお、上記では、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にした状態で、プレート線１８を０Ｖに設定する時間Ｔｂ１を５０ｎｓ、プレート線１８をＶｄｄに設定する時間Ｔｂ２を５０ｎｓにした場合を説明したが、これに限定されるものではない。第１および第２の抵抗変化素子１５、１６に発生するジュール熱が、各々を結晶状態にするのに要するジュール熱となるように、時間Ｔｂ１、Ｔｂ２を設定すればよい。また、パルス電圧の代わりに、直流電圧を使用してもよい。
【００３３】
（２）第２のステップ
ＳＴＯＲＥ動作の第２のステップについて図４、５を用いて説明する。このＳＴＯＲＥ動作の第２のステップでは、第１のステップの後に第１および第２の抵抗変化素子１５、１６のうち、「０」を記憶する記憶ノード（９または１０）に接続されている抵抗変化素子（１５または１６のいずれか一方）を低抵抗に維持したまま、「１」を記憶する記憶ノード（１０または９）に接続されている抵抗変化素子（１６または１５のいずれか一方）のみを高抵抗にする。
【００３４】
第１および第２の抵抗変化素子１５、１６の抵抗値は、第１のステップによって、共に結晶状態になっており、低抵抗で同じ程度の値になっているとする。図４は、ＳＴＯＲＥ動作の第２のステップにおいて、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。
【００３５】
ＣＳ線１７に、ある瞬間から時間Ｔｃの間、昇圧された電圧Ｖｂｔを印加し、第７および第８のトランジスタ７、８を導通状態にする。すなわち、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通している状態に変化させる。
【００３６】
いま、第１および第２の記憶ノード９、１０の電圧は、「１」、「０」に対応するようにそれぞれＶｄｄ、０Ｖに保持されているとする。プレート線１８の電圧は０Ｖに設定されているので、第１の抵抗変化素子１５の両端の電圧はＶｄｄであり、第１の抵抗変化素子１５に大きな電流が流れる。一方、第２の抵抗変化素子１６の両端の電圧は０Ｖであり、第２の抵抗変化素子１６には電流がほとんど流れない。
【００３７】
第１および第２の抵抗変化素子１５、１６は、上記したようにＧｅＴｅＳｂ等の相変化材料によって形成されている。相変化材料に、ある一定以上のジュール熱を与え、融点以上にし、急激に冷却すれば、アモルファス状態になり、高抵抗になる。絶縁膜にＳｉＯ２を用いた直径φ１９０ｎｍの相変化材料を、アモルファス状態にするのに要する単位体積当たりのジュール熱は、約３．６ｐＪである（Ｓ．  Ｔｙｓｏｎ  ｅｔ  ａｌ．による上記文献参照）。制御信号線であるＣＳ線１７に電圧を印加する時間Ｔｃを調節し、第１の抵抗変化素子１５のみをアモルファス状態、即ち高抵抗にする。このとき、電流がほとんど流れない第２の抵抗変化素子１６は結晶状態、即ち低抵抗のままである。
【００３８】
第１のステップと同様に、図１に示した不揮発性フリップフロップ回路に関して、図４に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＳＴＯＲＥ動作の第２のステップを解析した。一例として、ＣＳ線１７に印加する昇圧された電圧Ｖｂｔを３．９Ｖ、印加する時間Ｔｃを１０ｎｓとした。第１および第２の抵抗変化素子１５、１６に関しては、共に直径をφ１９０ｎｍとし、絶縁膜としてＳｉＯ２を用い、抵抗値が共に１０ｋΩであるとした。
【００３９】
これらの条件で行った、第１および第２の抵抗変化素子１５、１６に流れる電流のシミュレーション結果を図５に示す。図５から分かるように、安定状態において、第１の抵抗変化素子１５に約２０８μＡの電流が流れた。このとき、第１の抵抗変化素子１５で発生するジュール熱は、約４．８ｐＪとなった。これは、抵抗変化素子をアモルファス状態にするのに十分な値である。時間Ｔｃ経過後に、ＣＳ線１７を急峻に０Ｖにすることで、第１の抵抗変化素子１５を急冷させて、第１の抵抗変化素子１５を結晶状態からアモルファス状態に変化させることができる。このとき、第２の抵抗変化素子１６には、電流がほとんど流れないために、結晶状態のままである。これにより、第１の抵抗変化素子１５はアモルファス状態になり、高抵抗になる。一方、第２の抵抗変化素子１６は結晶状態のままであり、低抵抗である。これによって、例えば、第１の抵抗変化素子１５の抵抗値が、第２の抵抗変化素子１６の１０倍となり、抵抗値の大小関係が最初の状態（第１のステップを実行する前）と逆になる。これに対して、第１の記憶ノードが０Ｖであり、第２の記憶ノードがＶｄｄであれば、上記した第２のステップの結果、例えば、第２の抵抗変化素子１６の抵抗値が、第１の抵抗変化素子１５の１０倍となり、抵抗値の大小関係が最初の状態（第１のステップを実行する前）と同じになる。
【００４０】
以上のように、第２のステップでは、時間Ｔｃが経過した後、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに電源電圧Ｖｄｄが印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持したまま、急峻に制御用スイッチング素子である第７および第８のトランジスタ７、８を導通していない状態に変化させる。
【００４１】
このように、ＳＴＯＲＥ動作の第２のステップでは、ＣＳ線１７に昇圧された電圧Ｖｂｔを印加することによって、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にし、フリップフロップの２つの記憶ノードのうちの「１」になっている記憶ノードに接続されている抵抗変化素子のみに、アモルファス状態になるのに必要なジュール熱を与えることが実現できた。また、ＳＴＯＲＥ動作の第１および第２のステップによって、フリップフロップの記憶情報を第１および第２の抵抗変化素子１５、１６に書き込む、即ち、第１および第２の抵抗変化素子１５、１６の抵抗値の大小関係として保存することで不揮発に情報が保持されることになる。従って、ＳＴＯＲＥ動作終了後、情報を消失することなく、不揮発性フリップフロップ回路の電源を遮断することができる。
【００４２】
なお、上記したＳＴＯＲＥ動作の第２のステップにおいて、制御用スイッチング素子を導通状態にする時間Ｔｃを１０ｎｓにしたが、これに限定されず、抵抗変化素子をアモルファス状態にするのに必要なジュール熱を与えることができる時間であればよい。
【００４３】
また、上記では、第７および第８のトランジスタ７、８を導通状態にするために、ＣＳ線に昇圧された電圧Ｖｂｔを印加する場合を説明したが、これはトランジスタのしきい値電圧による電圧降下を抑制するためである。従って、昇圧され電圧Ｖｂｔを印加することが望ましい（特に第２のステップにおいて）が、電源電圧Ｖｄｄであっても上記したＳＴＯＲＥ動作を実現することができる。
【００４４】
（ＲＥＣＡＬＬ動作）
次に、ＲＥＣＡＬＬ動作について、図６、７を用いて説明する。上記のＳＴＯＲＥ動作によって、第１の抵抗変化素子１５の抵抗値は、第２の抵抗変化素子１６の１０倍となっているとする。ＳＴＯＲＥ動作が終了した後は、このような抵抗値の状態で不揮発性フリップフロップ回路に対する電源供給が停止される。この電源供給の停止により、第１および第２の記憶ノード９、１０からは、記憶の内容（すなわち、いずれか一方が「１（すなわち、「Ｈｉｇｈ」）」に対応する電圧が供給され、他方には電圧が供給されておらず「０（すなわち、「Ｌｏｗ」）」となっていること）が消去される。ＲＥＣＡＬＬ動作では、ＳＴＯＲＥ動作が終了した後に電源供給が停止される前の記憶ノード９、１０の内容を復活させる。
【００４５】
具体的には、このリコールステップでは、第１および第２の抵抗変化素子１５、１６のうち高抵抗である抵抗変化素子（１５または１６のいずれか）に接続されている記憶ノード（９または１０のいずれか）に「１（すなわち、「Ｈｉｇｈ」）が記憶され、第１および第２の抵抗変化素子１５、１６のうち低抵抗である抵抗変化素子（１６または１５のいずれか）に接続されている記憶ノード（１０または９）に「０」が記憶される。
【００４６】
図６は、ＲＥＣＡＬＬ動作時における、図１に示した回路の各制御線に印加する電圧を示すタイミングチャートである。ワード線１３、第１および第２のビット線１１、１２の電圧は０Ｖであるとする。電源線１４ａ、１４ｂの電圧ＤＤをある瞬間から時間Ｔａの間に、０ＶからＶｄｄまでスロープ状に増大させる。このとき、同時にＣＳ線１７に電源電圧Ｖｄｄを印加し、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にする。
【００４７】
すなわち、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに接地電圧が印加されている状態、およびプレート線１８に接地電圧が印加されている状態を維持しながら、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通している状態に変化させる。次いで、プレート線１８に接地電圧０Ｖが印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通している状態を維持したまま、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を接地電圧から電源電圧に向けて徐々に向上させる。
【００４８】
第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２は、電源線１４ａ、１４ｂの電圧が上昇するに従って、ともに上昇する。しかし、第１および第２の記憶ノード９、１０の各々に接続されている第１および第２の抵抗変化素子１５、１６の抵抗値が異なるために、電圧Ｑ１、Ｑ２の上昇速度に差が生じる。上記したように、第１の抵抗変化素子１５の抵抗値が第２の抵抗変化素子１６よりも大きいために、第１の記憶ノード９の電圧Ｑ１が第２の記憶ノード１０の電圧Ｑ２よりも大きくなる。電圧Ｑ１、Ｑ２の差がある大きさ以上になったとき、ＣＳ線１７を電源電圧Ｖｄｄから０Ｖに下げる。
【００４９】
すなわち、プレート線１８に接地電圧が印加されている状態、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を電源電圧に向けて徐々に向上させている状態を維持しながら、制御用スイッチング素子である第７および第８のトランジスタ７、８が導通していない状態に変化させる。その後、プレート線１８に接地電圧が印加されている状態、および制御用スイッチング素子である第７および第８のトランジスタ７、８が導通していない状態を維持したまま、第１及び第２のインバータＩＮＶ１、ＩＮＶ２の電源線１４ａ、１４ｂに印可される電圧を徐々に向上させて最終的に電源電圧（Ｖｄｄ）を印加する。
【００５０】
これによって、第１および第２の抵抗変化素子１５、１６がフリップフロップから切り離されて、電圧Ｑ１、Ｑ２は固定（ラッチ）され、その後、電源線１４ａ、１４ｂの電圧ＤＤがＶｄｄになった後には、電圧Ｑ１はＶｄｄ、電圧Ｑ２は０Ｖになる。
【００５１】
図１に示した不揮発性フリップフロップ回路に関して、図６に示したタイミングチャートに従って電圧ＣＳ、ＰＬ、ＤＤを印加する条件でシミュレーションを行い、ＲＥＣＡＬＬ動作を解析した。一例として、ＭＯＳトランジスタ（第１〜第８のトランジスタ１〜８）の最小ゲート長を０．３５μｍとし、電源電圧Ｖｄｄを３．３Ｖとした。また、Ｎ型トランジスタ（第１、第３、第５〜第８のトランジスタ１、３、５〜８）のしきい値電圧を約０．５Ｖ、Ｐ型トランジスタ（第２および第４のトランジスタ２、４）のしきい値電圧を約０．６Ｖとした。また、電圧ＤＤの上昇時間Ｔａを１０ｎｓとした。また、第２の抵抗変化素子１６の抵抗値Ｒ２を、フリップフロップを構成するＭＯＳトランジスタのオン抵抗の値と同程度の１０ｋΩとし、第１の抵抗変化素子１５の抵抗値Ｒ１をＲ２の１０倍の１００ｋΩとした。
【００５２】
第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２のシミュレーション結果を図７に示す。図７から分かるように、電圧Ｑ１、Ｑ２は共に、最初上昇する。しかし、第１および第２の記憶ノード９、１０の各々に接続されている第１および第２の抵抗変化素子１５、１６の抵抗値が異なるために、電圧Ｑ１、Ｑ２に差が生じてくる。本実施の形態では、一例として、電圧Ｑ１、Ｑ２に約０．５Ｖ程度の差が生じた時点（Ｔａ１＝５．４ｎｓ）において、ＣＳ線１７の電圧ＣＳをＶｄｄから減少させた。これによって、第１および第２の抵抗変化素子がフリップフロップから切り離されて、電圧ＤＤの上昇を開始したときから時間Ｔａ（１０ｎｓ）を経過した後には、第１の記憶ノード９の電圧Ｑ１は上昇してＶｄｄになり、第２の記憶ノード１０の電圧Ｑ２は下降して０Ｖとなり、それぞれその値が保持された。
【００５３】
上記では、２つの記憶ノードの電圧Ｑ１、Ｑ２の差が約０．５Ｖになったときに電源線１４ａ、１４ｂの電圧を下げる場合を説明したが、２つの記憶ノード９、１０の電圧差はＭＯＳトランジスタのしきい値電圧程度であればよい。なぜならば、フリップフロップの第1のトランジスタ１のゲートが第１の記憶ノード９に接続され、ドレインが第２の記憶ノード１０に接続されているために、電圧Ｑ１、Ｑ２の差が第１のトランジスタ１のしきい値電圧以上になれば、第１のトランジスタ１が導通状態になり、ドレインが接続されている第２の記憶ノード１０が０Ｖになるからである。
【００５４】
このように、第１および第２の抵抗変化素子１５、１６の抵抗値に差があれば、より大きな抵抗値を有する抵抗変化素子が接続された方の記憶ノードの電圧が大きくなることで、２つの記憶ノードの電圧が決定されることが確認された。上記では、第１および第２の抵抗変化素子１５、１６の抵抗値の比を１０倍としたが、５倍程度でも、上記と同様のＲＥＣＡＬＬ動作が実現されることがシミュレーションによって判明した。即ち、図１に示した回路のＲＥＣＡＬＬ動作は、抵抗比のマージンが非常に大きいと言える。
【００５５】
このように、ＲＥＣＡＬＬ動作によって、制御用スイッチング素子である第７および第８のトランジスタ７、８を導通状態にして、第１および第２の抵抗変化素子１５、１６に電流を流すことによって、第１および第２の記憶ノード９、１０の電圧に差が生じ、電源を遮断する前のフリップフロップの記憶情報を復帰させることが可能となる。また、２つの記憶ノード９、１０の電圧の差がフリップフロップを構成しているＭＯＳトランジスタのしきい値電圧程度以上になったときに、第７および第８のトランジスタ７、８を非導通状態にすれば、より低消費電力で、電源を遮断する前のフリップフロップの記憶情報を復帰させることができる。また、第１および第２の抵抗変化素子１５、１６の抵抗比は、５倍程度でもＲＥＣＡＬＬ動作が正常に行われるので、非常に動作マージンが大きい。即ち、２つの抵抗変化素子の抵抗値の大小関係が逆転しない限り、抵抗値のバラツキや変動に対し、ＲＥＣＡＬＬ動作は安定である。
【００５６】
なお、上記では、電源線１４ａ、１４ｂの電圧ＤＤを徐々に大きくする場合を説明したが、これに限定されるものではない。電源線１４ａ、１４ｂの電圧ＤＤを比較的速やかに立ち上げてもよく、動作を開始する電源電圧近傍において、フリップフロップの２つの記憶ノード９、１０の電圧差がＭＯＳトランジスタのしきい値電圧程度になるように印加する電圧を制御すれば良い。
【００５７】
また、上記では、ＲＥＣＡＬＬに要する時間であるＴａを１０ｎｓとした場合を説明したが、これに限定されるものではなく、Ｔａが約１ｎｓ程度に小さくてもよい。
【００５８】
また、Ｔａ１が５．４ｎｓの場合を説明したが、これに限定されるものではない。例えば、電源線１４ａ、１４ｂの電圧ＤＤの上昇を開始した直後に生じる不安定領域の後、第１および第２の記憶ノード９、１０の電圧差が、ＭＯＳトランジスタのしきい値電圧以上になったタイミングでＣＳ線１７の電圧ＣＳを０Ｖにすればよい。
【００５９】
以上のように、本発明によれば、通常のフリップフロップの２つの記憶ノードのそれぞれに制御用スイッチング素子を介して抵抗変化素子を接続させることで、フリップフロップの記憶情報を不揮発に保持することが可能となる。
【００６０】
（通常動作：ＲＥＡＤ／ＷＲＩＴＥ動作）
通常の動作であるＲＥＡＤ動作、ＷＲＩＴＥ動作について説明する。このとき、ＣＳ線１７を０Ｖに設定して、制御用スイッチング素子である第７および第８のトランジスタ７、８を非導通状態にし、フリップフロップから第１および第２の抵抗変化素子１５、１６を切り離す。その状態で、ワード線１３に電源電圧Ｖｄｄを印加して、パストランジスタである第５および第６のトランジスタ５、６を導通状態にすることによって、第１および第２の記憶ノード９、１０からビット線１１、１２に記憶情報を読み出すＲＥＡＤ動作、またはビット線１１、１２から第１および第２の記憶ノード９、１０に記憶情報を書き込むＷＲＩＴＥ動作を行なう。このとき、第１および第２の抵抗変化素子１５、１６は、第７および第８のトランジスタ７、８によって、フリップフロップから切り離されているので、ＲＥＡＤ動作およびＷＲＩＴＥ動作において寄生抵抗として働かない。また、第１および第２の記憶ノード９、１０の電圧Ｑ１、Ｑ２は、それぞれ０ＶあるいはＶｄｄに保持されている。この場合、フリップフロップを構成するインバータには貫通電流がほとんど流れないので、本実施の形態の回路では待機時リーク電流がほとんど流れない。
【００６１】
図８に示したような従来技術では、回路を構成する強誘電体のリーク電流により、通常のフリップフロップに比べて、ＷＲＩＴＥ動作やＲＥＡＤ動作における消費電力が増大するが、本発明では、抵抗変化素子が制御用スイッチング素子（第７および第８トランジスタ７、８）によって切り離されるので、リーク電流が抑制され、消費電力がほとんど増大しない。また、図８に示したような従来の回路では、強誘電体のディスターブによりＲＥＣＡＬＬ動作において動作が不安定であるが、本実施の形態では、抵抗変化素子を用いており、２つの抵抗変化素子の抵抗比が５倍以上で復帰するため、動作マージンは大きい。さらに、記憶ノード９、１０の電圧差がＭＯＳトランジスタのしきい値電圧程度になれば、制御用スイッチング素子である第７および第８トランジスタ７、８を非導通状態にするので、低消費電力で動作する。
【００６２】
なお、上記では、抵抗変化素子に使用する相変化材料として、ＧｅＴｅＳｂを用いる場合を説明したが、電流を流すことによって抵抗値を変化させることができる材料であれば如何なる物質を使用してもよい。
【００６３】
また、上記では、抵抗変化素子の接続として、記憶ノード、制御用スイッチング素子、抵抗変化素子、プレート線の順番の直列接続としたが、記憶ノード、抵抗変化素子、制御用スイッチング素子、別の抵抗変化素子、プレート線の順番の直列接続であってもよい。
【００６４】
さらに、本実施の形態では、フリップフロップを構成するインバータとして、ＣＭＯＳトランジスタを使用したインバータを用いたが、ＭＯＳトランジスタと抵抗とによって構成されるインバータであってもよい。
【００６５】
（産業上の利用可能性）
本発明によれば、電源が投入されたときに、安定した動作で、フリップフロップの記憶情報を復帰することができる不揮発性フリップフロップ回路の駆動方法を提供することができる。また、フリップフロップの通常動作時に、抵抗変化素子をフリップフロップから切り離すので、抵抗変化素子が寄生抵抗として働かず、高速且つ低消費電力で動作する不揮発性フリップフロップ回路の駆動方法を提供することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態に係る不揮発性フリップフロップ回路を示す回路図である。
【図２】ＳＴＯＲＥ動作の第１のステップにおいて各制御線に印加する電圧を示すタイミングチャートである。
【図３】ＳＴＯＲＥ動作の第１のステップにおいて２つの抵抗変化素子に流れる電流のシミュレーション結果を示す図である。
【図４】ＳＴＯＲＥ動作の第２のステップにおいて各制御線に印加する電圧を示すタイミングチャートである。
【図５】ＳＴＯＲＥ動作の第２のステップにおいて２つの抵抗変化素子に流れる電流のシミュレーション結果を示す図である。
【図６】ＲＥＣＡＬＬ動作において各制御線に印加する電圧を示すタイミングチャートである。
【図７】ＲＥＣＡＬＬ動作における記憶ノードの電圧のシミュレーション結果を示す図である。
【図８】従来の不揮発性メモリ回路を示す回路図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004040582.tif 000011
【図２】
2004040582.tif 000012
【図３】
2004040582.tif 000013
【図４】
2004040582.tif 000014
【図５】
2004040582.tif 000015
【図６】
2004040582.tif 000016
【図７】
2004040582.tif 000017
【図８】
2004040582.tif 000018
【国際調査報告】
2004040582.tif 000019
2004040582.tif 000020
2004040582.tif 000021
2004040582.tif 000022