(57)【特許請求の範囲】
【請求項１】
チャンバと、
前記チャンバ内に配置される第１の電極と、
前記チャンバ内に前記第１の電極と対向して配置され、プラズマエッチングに供される基板を保持する第２の電極と、
前記第１及び第２の電極間にプラズマを生成するために、前記第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、
前記第２の電極に、前記ＲＦ電圧と重畳して、負電圧パルスおよび正電圧パルスを含む電圧波形を繰り返し印加するパルス電源から成る基板処理装置を用いて、前記基板にエッチング処理を施す基板処理方法において、
前記パルス電源から負パルス電圧を印加し、続いて正パルス電圧を印加する間に浮遊電位を出力することを特徴とする基板処理方法。
【請求項２】
前記パルス電源から正パルス電圧を印加し、続いて負パルス電圧を印加する間に、アース電位を出力することを特徴とする、請求項１に記載の基板処理方法。
【請求項３】
前記パルス電源から負パルス電圧を印加し、続いて正パルス電圧を印加する間の浮遊電位の出力時間が50ns以下であることを特徴とする、請求項１または２に記載の基板処理方法。
【請求項４】
チャンバと、
前記チャンバ内に配置される第１の電極と、
前記チャンバ内に前記第１の電極と対向して配置され、プラズマエッチングに供される基板を保持する第２の電極と、
前記第１及び第２の電極間にプラズマを生成するために、前記第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、
前記第２の電極に、前記ＲＦ電圧と重畳して、負電圧パルスおよび正電圧パルスを含む電圧波形を繰り返し印加するパルス電源から成る基板処理装置において、
前記パルス電源が、
前記負電圧パルスのピーク電圧に対応する第１の電圧を有する第１の電源と、
前記正電圧パルスのピーク電圧に対応する第２の電圧を有する第２の電源と、
前記第１、第２の電源、およびアース電位の何れかが印加される出力端と、
前記出力端への前記第１の電源の接続状態を切り替える第１のスイッチと、
前記出力端への前記第２の電源の接続状態を切り替える第２のスイッチと、
前記出力端への前記グランド電位の接続状態を切り替える第３のスイッチと、
前記第１〜第３のスイッチを制御する切替部と、を有することを特徴とする基板処理装置。
【請求項５】
前記切替部が、
前記第１のスイッチを閉状態とし、前記第２、第３のスイッチを開状態として、前記出力端に前記負電圧パルスを出力させ、
前記第１、第２、第３のスイッチを開状態として、前記出力端に浮遊電位を出力させ、
前記第２のスイッチを閉状態とし、前記第１、第３のスイッチを開状態として、前記出力端に前記正電圧パルスを出力させ、
前記第３のスイッチを閉状態とし、前記第１、第２のスイッチを開状態として、前記出力端に前記アース電位を出力させる、ことを特徴とする、
請求項４に記載の基板処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、プラズマを用いた基板処理方法および基板処理装置に関する。
【背景技術】
【０００２】
一般に、平行平板型の基板処理装置では、一対の電極の一方にＲＦ（Radio  Frequency：高周波）を印加してプラズマを発生させ、このプラズマにより、ＲＦを印加した電極上、あるいは他方の電極上に置かれた基板（Wafer）を処理する。
【０００３】
このとき発生するチャージアップダメージや局所異常エッチング（ノッチング）を抑制することを目的として、パルス状の正電圧をバイアスとして印加する技術が複数開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−２６４５０９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、パルス状の正電圧を印加しても、必ずしも効率的な処理が可能とは限らないことが判った。
【０００６】
本発明は、効率的な処理を可能とする基板処理方法および基板処理装置を提供すること
を目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態に係る基板処理方法は、チャンバと、チャンバ内に配置される第１の電極と、チャンバ内に第１の電極と対向して配置され、プラズマエッチングに供される基板を保持する第２の電極と、前記第１及び第２の電極間にプラズマを生成するために、第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、第２の電極に、ＲＦ電圧と重畳して、負電圧パルスおよび正電圧パルスを含む電圧波形を繰り返し印加するパルス電源から成る基板処理装置を用いて、前記基板にエッチング処理を施す基板処理方法において、前記パルス電源から負パルス電圧を印加し、続いて正パルス電圧を印加する間に浮遊電位を出力することを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係る基板処理装置の概略構成図。
【図２】第１の実施の形態に係る組み合わせパルス波形の一例を表す図。
【図３】第１の実施の形態に係る基板処理装置のパルス電源の内部構成の一例を表す模式図。
【図４】ウエハを処理している状態を表す断面図。
【図５】電圧および電流の時間的変化の一例を表すグラフ。
【図６】組み合わせパルス波形の一例を表す図。
【図７】組み合わせパルス波形の一例を表す図。
【図８】（ａ）は電子加速電子電圧、（ｂ）は電子電流、（ｃ）は有効電力の時間的変化の一例を表すグラフ。
【図９】（ａ）は電子加速電子電圧、（ｂ）は有効電力の時間的変化の一例を表すグラフ。
【図１０】（ａ）は電子加速電圧、（ｂ）は有効電力量、（ｃ）はウエハ上負電圧のデッドタイム時間依存性の一例を表すグラフ。
【図１１】第２の実施の形態に係る組合パルス波形の一例を表す図。
【図１２】ウエハ上の電圧の時間的変化の一例を表すグラフ。
【図１３】ウエハでの電圧、電子電流のアース時間依存性一例を表すグラフ。
【図１４】その他の実施形態のパルス電源の内部構成の一例を表す模式図。
【図１５】その他の実施形態のパルス電源の内部構成の一例を表す模式図。
【図１６】抵抗付ダイオードの表す回路図。
【図１７】電子加速電圧の時間的変化の一例を表すグラフ。
【図１８】その他の実施例の組み合わせパルス波形の一例を表す図。
【図１９】（ａ）は加速電子電圧、（ｂ）は電子電流、（ｃ）は有効電力の時間的変化の一例を表すグラフ。
【図２０】その他の実施形態の組み合わせパルス波形の一例を表す図。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
１．基板処理装置の構成
図１は、本発明の第１の実施形態に係る基板処理装置の概略構成図である。
【００１０】
基板処理装置１は、平行平板型のＲＩＥ（Reactive Ion Etching）装置である。    ウエハ（Wafer）１５は、基板処理装置１の処理対象（基板）である。エッチングチャンバ１１は、ウエハ１５の処理に必要な環境を保持する。プロセスガス導入管１２は、ウエハ１５の処理に必要なプロセスガスを導入する。プロセスガスとして、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２、Ｏ２、ＣＯ、Ｈ２などのガスの他、適宜ＳＦ６やＣＨＦ3、ＣＨ3Ｆ、ＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ5Ｆ８、Ｃ４Ｆ６、Ｃｌ２、ＨＢｒ、ＳｉＨ４、ＳｉＦ４などを用いることができる。
【００１１】
下部電極１６は、ウエハ１５を保持するための静電チャックを具備する。上部電極１３は、下部電極１６の上部に対向して設けられ、その一端がグランド電位（接地電位）とされている。この上部電極１３と下部電極１６は、平行平板電極を構成する。
【００１２】
プラズマ１４は、下部電極１６に印加されたＲＦにより発生する。このプラズマ１４を形成するイオンは、図１中の矢印の向き、すなわちウエハ１５に入射する。この基板処理装置１では、プラズマ１４を利用して、ウエハ１５をエッチングする。
【００１３】
排気口１７は、図示しない圧力調整バルブ、排気ポンプに接続されている。エッチングチャンバ１１内の気体は、排気口１７から排気され、エッチングチャンバ１１内の圧力が一定に保たれる。ＲＦ電源１９は、下部電極１６へ印加するＲＦ電圧を発生する。ＲＦ電圧の周波数は５０ＭＨｚ以上である。整合器１８は、ＲＦ電源１９とプラズマ１４とのインピーダンスを整合し、ＨＰＦ（Ｈｉｇｈ−ｐａｓｓ Ｆｉｌｔｅｒ）２２に出力する。
【００１４】
パルス電源回路２１は、図２に示す電圧波形（組み合わせパルス（Pulse）波形）をＬＰＦ（Ｌｏｗ−ｐａｓｓ Ｆｉｌｔｅｒ）２０に出力する。図２のグラフの縦軸、横軸それぞれが電圧（Voltage）および時間（μｓ）を表わす。
【００１５】
図２に示すように、この組み合わせパルス波形は、負電圧パルス、正電圧パルスを組み合わせ、それら電圧パルス印加の合間（点線で示すｔ２−ｔ３間：ｔｄ）は回路が開き、浮遊電位（floating電位）となっている。すなわち、正パルス電圧、負パルス電圧、浮遊電位が周期的に繰り返される。ここで、負電圧パルス、正電圧パルスはそれぞれ、１パルス内において電圧（ピーク電圧）が略一定の矩形波状の電圧波形である。なお、詳細は後述する。
【００１６】
図３はパルス電源２１の内部構成の一例を示す模式図である。この例において、パルス電源２１はＤＣ電源３１、３２、スイッチ３３〜３５、切替器３６を有する。
【００１７】
ＤＣ電源３１、３２は、負電圧および正電圧の電源である。ＤＣ電源３１は、負電圧パルスのピーク電圧に対応する第１の電圧を有する第１の電源として機能する。ＤＣ電源３２は、正電圧パルスのピーク電圧に対応する第２の電圧を有する第２の電源として機能する。
【００１８】
スイッチ３３〜３５は、切替器３６によって制御され、それぞれ負電圧、正電圧、グランド電位の印加に用いられる。スイッチ３３は、出力端への前記第１の電源の接続状態を切り替える第１のスイッチとして機能する。スイッチ３４は、出力端への前記第２の電源の接続状態を切り替える第２のスイッチとして機能する。スイッチ３５は、出力端への前記グランド電位の接続状態を切り替える第３のスイッチとして機能する。なお、グランド電位を用いない場合にはスイッチ３５はなくてもよい。
【００１９】
切替器３６は、スイッチ３３〜３５の開閉を制御するものであり、第１〜第３のスイッチを制御する制御部として機能する。例えば、切替器３６がスイッチ３３〜３５の組み合わせをそれぞれ（ＯＮ、ＯＦＦ、ＯＦＦ）、（ＯＦＦ、ＯＮ、ＯＦＦ）、（ＯＦＦ、ＯＦＦ、ＯＮ）と順に制御することで、負電圧、正電圧、グランド電位がパルス電源２１の出力端子に印加される。
【００２０】
また、切り替え器３６がスイッチ３３〜３５の組み合わせを（ＯＦＦ、ＯＦＦ、ＯＦＦ）と制御することで、パルス電源２１の出力端子は電源部から電気的に浮く（ｆｌｏａｔｉｎｇ）状態となり、浮遊電位が出力される。この場合、プラズマからの、あるいはプラズマへの電流は遮断される。
【００２１】
本実施形態では、切替器３６がスイッチ３３、３４を制御することで、時刻ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４、ｔ４〜ｔ５(t1)、それぞれの時間帯で負電圧パルス、浮遊電位、正電圧パルス、浮遊電位がパルス電源２１から出力される。
【００２２】
このときのスイッチ３３、３４の動作の真理表を表１に示す（この場合は、グランド電位を用いないため、スイッチ３５は無い）。
【表１】
0005172928.tif 000002
【００２３】
なお、ＬＰＦ２０は、ＲＦ電源１９からの高周波がパルス電源２１へ回り込むのを防止するとともに、パルス電源２１から入力される電圧波形から低周波成分のみを下部電極１６に出力する。この結果、ＲＦ電源１９からの高周波と、パルス電源２１からの組み合わせパルス波形が重畳して下部電極１６に印加される。また、ＨＰＦ２２もＲＦ電源１９から入力される電圧波形から高周波成分のみを出力し、同様に作用する。
【００２４】
２．基板処理装置の動作
このように構成された基板処理装置の動作について説明する。
【００２５】
真空引きされ所定の圧力に達したエッチングチャンバ１１内に、図示しない搬送機構によりウエハ１５が搬送される。次に、下部電極１６が具備する静電チャックにより、下部電極１６上にウエハ１５が保持される。
【００２６】
次に、プロセスガス導入管１２からウエハ１５の処理に必要なプロセスガスが導入される。
【００２７】
このとき、エッチングチャンバ１１内に導入されたプロセスガスは、図示しない圧力調整バルブと排気ポンプにより排気口１７から所定の速度で排気される。この結果、エッチングチャンバ１１内の圧力は一定に保たれる。
【００２８】
次に、ＲＦ電源１９からＲＦが整合器１８およびＨＰＦ２２を介して下部電極１６へ印加される。また、パルス電源２１からＬＰＦ２０を介して図２に示す組み合わせパルス波形がＲＦに重畳して下部電極１６へ印加される。
【００２９】
なお、負パルス印加と正パルス印加の間隔(デッドタイム)tdは小さい方が望ましいが、大電流による破壊からパルス電源を保護するため、tdの時間を完全に無くすことは困難である。
【００３０】
ＲＦ電源１９からのＲＦ電力によりプラズマ密度が制御される。パルス電源２１からの負電圧パルスの電圧により、ウエハ１５へ入射するイオンの入射エネルギーが制御される。このウエハ１５の処理のしきい値以上のエネルギーを持ったイオンにより、ウエハ１５がエッチングされる。
【００３１】
以上の動作において、効率的な処理を可能にするために、様々な要因を検討していく必要がある。以下に詳述する。
【００３２】
Ａ．ＲＦ電圧の周波数
既述のように、ＲＦ電源１９の周波数は５０ＭＨｚ以上である。以下、この理由を説明する。ＲＦ電源１９の周波数を５０ＭＨｚ以上とすることで、次の（１）、（２）の利点が生じる。
【００３３】
（１）負電圧パルスのみによるイオンの平均入射エネルギーＶｄｃの制御
既述のように、下部電極１６には、ＲＦ電圧と組み合わせ電圧パルスとが重畳して印加される。ＲＦ電圧によって、下部電極１６及び上部電極１３間にプラズマ１４が生成される。このプラズマ１４中の正イオンがウエハ１５に入射し、ウエハ１５が処理される。このとき、入射する正イオンの平均入射エネルギーＶｄｃは、ＲＦ電圧に起因する成分Ｖｄｃ１と負電圧パルスに起因する成分Ｖｄｃ２に区分できる。
【００３４】
ここで、ＲＦ電圧の周波数が増大するにつれて、成分Ｖｄｃ１は減少する。特にＲＦパワーが２．２Ｗ／ｃｍ２程度以下で、ＲＦ周波数が５０ＭＨｚを超えると、成分Ｖｄｃ１は、約５０ｅＶ（ウエハ１５の処理に影響を与えないようなしきい値）以下となる。また、２．２Ｗ／ｃｍ２を超えるようなＲＦパワーにおいても、成分Ｖｄｃ１のＲＦパワー依存性は極めて小さくなる。
【００３５】
したがって、ＲＦ周波数を５０ＭＨｚ以上とすることで、平均入射エネルギーＶｄｃが、ＲＦ電圧に依存せず、負電圧パルスのみに依存するようになる。換言すれば、負電圧パルスのみで入射エネルギーＶｄｃを制御可能となる。その結果、負電圧パルスで生成された、狭帯域エネルギーのイオンで高精度の加工が可能となる。
【００３６】
なお、下部電極１６にＲＦ電圧を印加するのは、プラズマを効率良く生成するためである。ウエハ１５に絶縁性の膜が堆積された場合においても、効率良くプラズマを生成し、ウエハ１５を処理可能となる。プラズマ密度はＲＦ電力により制御される。
【００３７】
（２）イオンの入射エネルギー分布の狭帯化
以下に示すように、ＲＦ電圧の周波数を増大させることで、実質的に単一のエネルギーピークのイオンにより、効率的かつ高精度でウエハ１５を加工できる。
【００３８】
一般に、プラズマ１４内のイオンエネルギーの分布は、低エネルギー側ピークＰLと高エネルギー側ピークＰHを有する。プラズマ１４がＲＦ電圧によって発生するためである。このピークＰL、ＰH間のエネルギー幅ΔＥは、プラズマ発生条件に依存し、数１０〜数１００［ｅＶ］である。したがって、平均入射エネルギーＶｄｃをウエハ１５の加工に最適な値に調整した場合においても、ウエハ１５に入射するイオンにはエネルギーの高すぎるイオン（高エネルギー側ピーク）と低すぎるイオン（低エネルギー側ピーク）とが存在する。
【００３９】
このように2つのエネルギーの分布を有するイオンでウエハ１５を加工すると、加工精度が不十分となる可能性がある。例えば、高エネルギー側ピークのイオンでウエハ１５を加工した場合、加工溝の肩削り（肩落ち）が発生する可能性がある。一方、低エネルギー側ピークのイオンでウエハ１５を加工した場合、表面反応閾値以下で加工に寄与しないか、加工の異方性が劣化する (イオン入射角度が熱速度で広がる) 可能性がある。
【００４０】
ＲＦ電圧の周波数が増大するにつれて、エネルギー幅ΔＥｉが減少する。したがって、ＲＦ電圧の周波数を増大させ、特に５０ＭＨｚ以上とすることで、イオンの入射エネルギー分布を狭帯化する。この結果、実質的に単一のエネルギーピークのイオンによりウエハ１５を処理できる。すなわち、過剰に高いエネルギーのイオンは５０ＭＨｚ以上の周波数のＲＦ電圧によっては実質的に生成されない。
【００４１】
Ｂ．溝の底部等でのチャージアップの発生
以下、正電圧パルスの印加の効果を説明する。先に、正電圧パルスを印加せず、負電圧パルスのみを印加する場合を説明する。
【００４２】
ウエハ１５上の絶縁膜に深い形状（深い溝、深い穴）、あるいは複雑な形状（立体的な形状）を形成するとき、ＲＦ電圧および負電圧パルスのみだと（正電圧パルスの印加が無い）、特に、溝の内部でチャージアップが発生する。溝の内部でのチャージアップは、溝の加工精度の低下原因となる。以下、チャージアップの発生理由を説明する。
【００４３】
図４は、ウエハ１５を処理している状態を表す断面図である。ここでは、ウエハ１５は基板４１、絶縁体４２の積層体であり、マスク４３を用いて、溝４４が形成される。基板４１、絶縁体４２、マスク４３にはそれぞれ、例えば、Ｓｉ、ＳｉＯＣ、Ｓｉ３Ｎ４（窒化シリコン）を用いることができる。
【００４４】
プラズマには正イオンＩ＋と電子ｅ−が存在し、この双方が基板４１に向かって入射する。溝４４の外部のプラズマに開放された表面では、正イオンＩ＋と電子ｅ−の双方が負パルス１周期内に常に同数表面に飛来し、電気的に中和される傾向にある。一方、幅が狭く、アスペクト比の大きな溝４４の内部表面は、チャージアップ（帯電）する傾向にある。溝４４の入口近傍側壁および底部近傍ではそれぞれ、電子ｅ−と正イオンＩ＋が偏在し、負および正に帯電する。
【００４５】
このように、溝４４の内部表面でチャージアップが発生し易いのは、正イオンＩ＋が異方的で、電子ｅ−が等方的であることによる。正イオンＩ＋は、負電圧パルスにより基板４１の方向に加速され、方向が揃っている（異方性である）。一方、電子ｅ−は、方向がばらばらである（等方性である）。等方的な電子ｅ−は幅の狭い溝の奥には入りづらく、溝４４の入口近傍側壁が負にチャージアップする。負のチャージアップは電子ｅ−を遠ざける方向に作用することから、溝４４の底部に入射する電子ｅ−は減少し、一方、溝４４の底部は、異方的な正イオンＩ＋の入射により正にチャージアップする。既述のように、ここでは正電圧パルスの印加が無いとしている。
【００４６】
さらに、溝４４の底部に生じた正のチャージアップによって、溝４４の底部へ到達する正イオンＩ＋の個数は減り、また正イオンＩ＋の軌跡が曲げられる。このため、加工の停止（エッチングストップ）や、例えば、溝４４の底部側面のノッチング４５のような加工形状の異常が生じ、所望の加工が困難となる。
【００４７】
下部電極１６に負電圧パルスを印加し、正イオンＩ＋を基板４１に入射させることが、溝４４の底部でのチャージアップを招いている。この状態でバランスしたチャージアップ分布を緩和するためには、溝（穴）の底部へのイオン電流を減少させること、または溝（穴）の底部への電子電流を増大させること、あるいは下部電極１６に負電圧パルスを印加しない期間（休止期間）を設けることで、チャージアップを低減することができる。しかし、イオン電流減少はプロセスレートが低下し、負パルス休止もチャージの緩和(電荷の再バランス)の時定数の関係で、長時間の休止が必要となり、プロセスレートが低下する。そのため、チャージアップ緩和方法として、溝（穴）底部への電子電流を増大することが必要となり、ウエハ１５に正電位を印加し、異方性電子を生成することが必要となる。
【００４８】
Ｃ．正電圧パルス印加によるチャージアップの緩和（異方性電子の発生）
負電圧パルスに加えて、正電圧パルスを印加することで、短時間でチャージアップを低減することが可能となる。
【００４９】
図５に正パルスを印加したときのウエハでの電圧、電流の時間的変化を示し、正パルス印加によるチャージアップ緩和効果を説明する。
【００５０】
図５は、下部電極１６に負電圧パルス、正電圧パルスを重畳印加したときのシミュレーション結果の一例であって、バイアス1周期の電圧、電流の計算結果である。
【００５１】
シミュレーションの条件として、パルス（Pulse）の周期を１．０μsとし、負電圧パルス：−８００Ｖ、パルス幅：０．７μs、正電圧パルス：＋３００Ｖ、パルス幅：０．０６μs、負電圧パルスと正電圧パルスとの間隔ｔｄ：10nsとし、ウエハサイズは３００ｍｍ、電子密度は１e-17/m3、電子温度は３eＶのアルゴンプラズマとする。なお、プラズマ回路シミュレーションはＰＳｐｉｃｅを用いている。この条件下で、プラズマ等価回路を加えたパルス印加回路に対し、切替器のタイミングと正電圧パルスおよび負パルス電圧を入力することにより、図５に示すシミュレーション結果が得られる。
【００５２】
図５上図には、それぞれ算出されたパルス電源２１からのパルス出力電圧Ｖｏ、静電チャック上ウエハ上の電圧Ｖｗ、プラズマ電位Ｖｐが示され、図５下図には、ウエハに流れる電流(電子電流Ｉe、イオン電流Ｉi)が示されている。また、図５上図の電子加速電圧ＶΔは静電チャック上ウエハ上電圧Ｖｗとプラズマ電位Ｖｐとの差分（Ｖｗ−Ｖｐ）であり、右側のスケールを用いる。
【００５３】
すなわち、パルス幅の小さい正電圧パルスを印加することにより、正電圧パルス印加が短時間となるため、電子加速電圧ＶΔが数Ｖ〜数１０Ｖ生じ、図５下図に示す電子電流の積分値ＩＡにおいて、加速された異方性電子が発生し、ウエハに入射する。
【００５４】
正電圧パルスを印加しても、電子電流の積分値自体はイオン電流、すなわち、プラズマ状態で決まるために、大きくは変化せず、溝や穴の底部でのチャージアップの低減への寄与を評価する指標が必要となる。このチャージアップ低減の指標として、異方性をあらわす加速電圧と電子の単位時間入射数である電子電流との積により有効電力量Ｅｅと有効電力Pe(t)を定義する。
【数１】
0005172928.tif 000003
【数２】
0005172928.tif 000004
【００５５】
ここで、t1：正電圧パルスのかかり始め時間、t2：かかり終わり時間とし、
Ｉｅ（ｔ）：電子電流とする。
【００５６】
Ｄ．正電圧パルス印加時の浮遊電位効果
本実施の形態の図２で示す電圧波形（パルス波形）を用いた場合の有効電力Ｐe(t)を上述の数式（１）（２）を用いて、評価する。
【００５７】
ここで、正電圧パルスの印加無しの電圧波形（図６、表２に示すスイッチ動作真理表による）、負電圧パルスと正電圧パルス間をアース電位とした電圧波形（図７、表３に示すスイッチ動作真理表による）の場合についても同様に評価指標を算出し、本実施の形態と比較する。
【表２】
0005172928.tif 000005
【表３】
0005172928.tif 000006
【００５８】
上述の３パターンの電圧波形を用いて前述のシミュレーションおよび数式（１）、（２）により得られた算出結果を図８に示す。図８（ａ）は電子加速電圧（ＶΔ：Ｖｗ−Ｖｐ）、（ｂ）は電子電流、（ｃ）は有効電力Ｐe（t）を示しており、それぞれ、本実施の形態にかかる負電圧パルスと正電圧パルス間に浮遊電位を用いた場合を電子加速電圧ＶΔ１、電子電流Ｉｅ１、有効電力Ｐ１とし、負電圧パルスと正電圧パルス間にアース電位を用いた（表３、図７）の場合を、電子加速電圧ＶΔ２、電子電流Ｉｅ２、有効電力Ｐ２とし、正電圧パルス無し（表２、図６）の場合を、電子加速電圧ＶΔ３、電子電流Ｉｅ３、有効電力Ｐ３として時間的変化を表している。
【００５９】
図８に示すように、正電圧パルスなしで負電圧パルスのみを用いる場合（ＶΔ３、Ｉｅ３、Ｐ３）に比べ、正電圧パルスを印加し、負電圧パルスと正電圧パルスの間をアース電位とした場合（ＶΔ２、Ｉｅ２、Ｐ２）の方が、いずれも大きい値となっている。さらに、本実施の形態のように正電圧を印加し、負電圧パルスと正電圧パルス間に浮遊電位を用いた場合には、電子加速電圧ＶΔ１がさらに大きくなり、電子電流Ｉｅ１は増大する。この電子加速電圧と電子電流が増加した結果として、異方性電子による有効電子電力Ｐ１は著しく増大する。
【００６０】
すなわち、1周期の有効電力量Ｅｅで比較すると各々、Ｐ１（面積部）：6.5 x10-3 [J]、Ｐ２（面積部）：3.6x10-3[J]、Ｐ３（面積部）：2.1 x10-3 [J]であり、本実施の形態のように、負電圧パルスと正電圧パルス間のデッドタイム(td)を浮遊電位（Ｐ１）にすることにより、負電圧パルスと正電圧パルス間にアース電流を用いた場合（Ｐ３）と比較して、およそ８０％有効電子電力量が増大し、効率的な処理を可能とする基板処理方法および装置を提供できる。
【００６１】
Ｆ．デッドタイム依存性  
さらに、本実施の形態の条件において、浮遊電位が出力される時間（デッドタイムｔｄという）への依存性を考察する。図２において、ｔ２−ｔ３間（ｔｄ）に浮遊電位が出力されるが、このデッドタイムｔｄの長さに依存して、電子加速電圧ＶΔ（Ｖｗ−Ｖｐ）、有効電力Ｐe（ｔ）の値が変化する。このデッドタイムｔｄと電子加速電圧等との関係を図９に示す。
【００６２】
図９（ａ）は、デットタイム（ｔｄ）の時間を変化させた場合（td= 0ns、10ns、30ns,50ns,100ns）の1周期における電子加速電圧（Ｄ0，Ｄ10，ＤD0, Ｄ50, Ｄ100）を示し、（ｂ）は有効電力（Ｐ0，Ｐ10，Ｐ30，Ｐ50，Ｐ100）のシミュレーション結果を示している。
【００６３】
図９によれば、デッドタイムｔｄが増加するにつれて電子加速電圧、有効電力は減少する。デッドタイムｔｄ＝50ns以上（有効電力Ｐ50,Ｐ100）では、デッドタイムｔｄ＝0ns〜10nsの場合（有効電力Ｐ0,Ｐ10）と比較して、約1/6まで有効電力量が激減する。従って、有効電力量を減少させないためには、デッドタイムｔｄが短いほうが好ましいことがわかる。
【００６４】
そこで、図１０（ａ）にそれぞれのデッドタイムｔｄにおける電子加速電圧のピーク値、（ｂ）に有効電力量Ee[mJ]、（ｃ）にウエハ上の負パルス電圧値を示す。いずれもデッドタイムに依存して変化していることがわかる。特に、図１０（ｂ）によれば、デッドタイムが小さいほど、有効電力量が高く、デッドタイム（ｔｄ＝50ns）を境にして有効電力量減少がほぼ収束している。
【００６５】
以上より、電子加速電圧（図９（ａ））、有効電力量（図１０（ｂ））からデッドタイムは、できる限り小さい方が加工効率の面では好ましいが、チャージアップ緩和への影響を考慮すると、５０ns以下であれば十分に効果を得られることがわかる。また、負パルス電圧増大（バイアス電圧絶対値減少）からも、デッドタイムは５０ｎｓ以下が好ましい。
【００６６】
従って、浮遊電位時間（デッドタイムｔｄ）を５０nｓ以下にすることにより、さらに効率的な加工処理を行うことができる。
【００６７】
（第２の実施形態）
次に、第２の実施形態について説明する。なお、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００６８】
第２の実施形態において、装置構成は図１及び図３に示す第１の実施形態と同一であるが、パルス電源回路２１より出力する電圧波形（組み合わせパルス（Pulse）波形）が第１の実施形態と相違する。この電圧波形を図１１に示す。図１１のグラフの縦軸、横軸それぞれが電圧（Voltage）および時間（μｓ）を表わす。このときのパルス電源回路におけるスイッチ３３，３４，３５の動作の真理表を表４に示す。
【表４】
0005172928.tif 000007
【００６９】
図１１に示すように、時刻ｔ１〜ｔ２、ｔ２〜ｔ３（td１）、ｔ３〜ｔ４、ｔ４〜ｔ５（td２）、ｔ５〜ｔ６（tｇ）、ｔ６〜ｔ７（td３）において、それぞれ負電圧パルス、浮遊電位、正電圧パルス、浮遊電位、アース電位、浮遊電位がパルス電源２１から出力され、所望のパルス波形となる。
【００７０】
このようなパルス波形を出力する場合の効果について説明する。
【００７１】
まず、図１２に、上述した３パターンパルス波形を用いた場合のウエハ上の電圧を示す。図１２において、正電圧パルスを印加し、負電圧パルスと正電圧パルス間に浮遊電位を用いた場合（図２に示すパルス電圧波形）のウエハ上電圧Vｗ１、正電圧パルスなしで負電圧パルスのみを用いる場合（図６に示すパルス電圧波形）のウエハ上電圧Ｖｗ２、正電圧パルスを印加し、負電圧パルスと正電圧パルスの間をアース電位とした場合（図７に示すパルス電圧波形）のウエハ上電圧Ｖｗ３の時間的変化を表している。
【００７２】
ここで、パルス電源電圧が−８００Ｖであるのに対し、正電圧パルス無し（Ｖｗ２）および正電圧パルス有でアース（Ｖｗ３）の場合には、ウエハ上で約−６００Ｖ印加されている。これは静電チャックのインピーダンスを越えるために電圧絶対値が目減りするためである。さらに、正電圧パルス有で浮遊電位（Ｖｗ１）を用いた場合には、−４００Ｖまで負バイアス電圧が小さくなっている。これは浮遊電位時間が長くなると、電子電流が不足して（バイアス１周期で電子電流がイオン電流より小さくなり）、バイアス電位が下がってしまうためである。したがって、浮遊電位時間が長くなると、エッチングレートが下がることになり、プロセスとしては好ましくない。
【００７３】
この課題を改善するために、本第２の実施形態では、図１２に示すように正パルス印加後の時間の一部をアース電位とするパスル波形を用い、このときのアース電位の時間依存性を調べる。
【００７４】
図１３にアース時間（図１１中のｔ５〜ｔ６間：tｇ）の変化によるウエハにかかる負パルス電圧（Ｖｗ）及び電子電流最大値（Ｉｅ）のシミュレーション算出結果を表す。また、正パルス無しの場合（図６のパルス波形）のウエハ上電圧Ｖｗ0も比較のため表す。ここでは、td1=td2=10［ns］とし、tg時間を0-200[ ns]まで変化させ、td3=220−tg[ns]とした。他の条件は第１の実施形態と同じである。
【００７５】
図１３において、アース時間tgが長くなることにより、電子電流Ｉｅはほとんど変化しないが、ウエハ上電圧Ｖｗは減少（絶対値は増大）していき、正パルス無しのウエハ上電圧Ｖｗ０の状態に近づく。
【００７６】
すなわち、正パルス印加（ｔ３−ｔ４）後、浮遊電位（ｔ４−ｔ５:ｔｄ２）、アース電位（ｔ５−ｔ６:ｔｇ）、浮遊電位（ｔ６−ｔ７:ｔｄ３）のように、アース時間（ｔｇ）を設けることにより、第１の実施の形態の効果に加え、ウエハ上の電圧の絶対値を大きくすることができ、加工効率を高くすることができるという効果をさらに有する。
【００７７】
ここで、このアース時間（ｔｇ）はできるだけ長いほうが、より効果が高くなるため、正パルス印加の後のデッドタイムtｄ2、tｄ3を装置制約の許す限り小さくして、 残りの時間をほぼすべてアース電位にすることが望ましい。
【００７８】
（他の実施形態）
次に、他の実施形態について述べる。
【００７９】
１．パルス電源回路の構成
本実施の形態は、第１及び第２の実施形態で説明した装置構成のうち、図３に示すパルス電源回路２１をダイオードを用いたパルス電源回路に置換したものであり、それ以外の構成は、第１及び第２の実施形態と同様である。
【００８０】
パルス電源回路からアース電位を出力する方法として、ダイオードを用いる方法がある。正パルス回路においては、正パルス電流(イオン電流)は流れず、電源端からプラズマへ方向への電子電流のみを流せるため、アース電位のためのスイッチを省略した回路構成が可能となる。すなわち、アース電位のためのスイッチに替えて高速応答性の高速ダイオードを用いることができる。
【００８１】
図１４に本実施の形態に係るダイオードを用いたパルス電源回路２３の一例を示す。ここで、パルス電源回路２３内には、アース部分にダイオード３８を用いている。この場合図３に示すパルス電源回路２１と同様に３つのスイッチを切り替え器３６で操作するが、正パルス電源３２からアースへのショート電流はダイオード３８で遮断されるため、図３に示すパルス電源回路２１のスイッチ３４からスイッチ３５へ切替える間のデッドタイムが必要なくなる。
【００８２】
すなわち、第２の実施形態に係る図１１のパルス波形において、正電圧パルスからアース電位に切り替えるまでのデッドタイム（図１１中td２）を実質的に０nsに設定することが可能となる。
【００８３】
このように、デッドタイムtd２をほとんど無くすことができるため、負電圧パルスを印加した後の正パルスの後のアース時間を長く取ることができるため、効率のよい加工が可能となる。
【００８４】
さらに、図１５に示すパルス電源回路２４のように、スイッチ３４を省略することも可能となる。
【００８５】
また、ダイオード３８を図１６に示す高速ダイオード３９に抵抗４０を直列に接続した抵抗付ダイオード４１を用いてもよい。このような構成によれば、抵抗値Rdiを調節することにより、電子電流、負パルス電圧の制御が可能となる。
【００８６】
第１の実施形態と同じ条件で、図１４の回路に抵抗付ダイオード４１を用いたときのシミュレーション結果を図１７に示す。
【００８７】
図１７に抵抗値（Ｒ＝１００，５０，１０，０．１［Ω］）を変化させた場合の電子加速電圧（ＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４）、ダイオード無しの場合の電子加速電圧（ＶＤ０）の時間的変化のグラフを示す。抵抗値の増加に伴い、ダイオード無し（ＶＤ０）の状態に近づくこと、平行平板プラズマのインピーダンスが10〜50Ω程度であるため、10〜50Ω程度以上の抵抗値の抵抗Rdiを用いれば、ウエハ上電子加速電圧が増加し、電子電流増大が可能であることがわかった。
【００８８】
２．パルス波形の多重化
また、上述の第１の実施形態および第２の実施形態におけるパルス波形において、負電圧パルス、正電圧パルスの印加を短期間に複数回印加させるようにしてもよい。
【００８９】
図１８に負パルス印加後に正パルスを複数用いたパルス電圧波形を示す。第１の実施形態の条件でさらに、図１８に示すようにバイアス1周期の間に正電圧パルスを３回印加した場合のシミュレーション結果を図１９に示す。
【００９０】
図１９（ａ）にはパルス電源２１からのパルス出力電圧Ｖｏ、静電チャック上ウエハ上の電圧Ｖｗ、プラズマ電位Ｖｐ、（ｂ）にはウエハに流れる電流(電子電流Ｉe、イオン電流Ｉi)、（ｃ）には有効電力の時間的変化が表されている。
【００９１】
図１９に示すように、正電圧パルスを３回印加することにより、正電圧パルス印加が1回の場合と比較して電子電流、特に異方性電子が増大することがわかる。このため、第１の実施形態に加えて正短パルスを１周期に複数回印加したパルス波形とすることが、チャージアップ緩和に有効となる。
【００９２】
また、負電圧パルス正電圧パルスへ切り替える間のデッドタイムｔｄを浮遊電位50ns以下とし、かつ正電圧パルス印加後次の負電圧パルスまでの間tgをアース電位として、複数の正電圧パルス印加を行なう（正パルス間は浮遊電位）と、第１、第２、第３と少し目減りはするものの、同様の大きさの電子電流、有効電力が発生し、1周期トータルとして電子電流、有効電力は大きく増加してチャージアップは緩和される。
【００９３】
さらに、組み合わせパルスを複数の負電圧パルスと、単一の正電圧パルスの組み合わせとすることも可能である。図２０にこの１例を示す。連続して負電圧パルスが印加され、その休止中に、正電圧パルスが印加されている。この図ではＲＦ電圧も重畳した状態を表している。
【００９４】
また、連続する負電圧パルスに替えて、負電圧パルスと正電圧パルスの組み合わせを繰り返すこと、浮遊電位（flaoting）の時間、アースの時間を適宜その途中で挿入することも有効である。
【００９５】
なお、複数回の負電圧パルス印加後、正パルス印加前のデッドタイムを浮遊電位で50ns以下、かつ印加後の時間をアース電位とし、正パルスを１回、あるいは複数回印加することも蓄積したチャージ緩和のために有効である
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、基板処理装置として、ＲＩＥの他、プラズマＣＶＤ（Chemical Vapor Deposition）装置などにも適用することができる。
【符号の説明】
【００９６】
１１…エッチングチャンバ、１２…プロセスガス導入管、１３…上部電極、１４…プラズマ、１５…ウエハ、１６…下部電極、１７…排気口、１８…整合器、１９…電源、２１…パルス電源、３１、３２…電源、３３-３５…スイッチ、３６…切替器
【図１】
0005172928.tif 000008
【図２】
0005172928.tif 000009
【図３】
0005172928.tif 000010
【図４】
0005172928.tif 000011
【図５】
0005172928.tif 000012
【図６】
0005172928.tif 000013
【図７】
0005172928.tif 000014
【図８】
0005172928.tif 000015
【図９】
0005172928.tif 000016
【図１０】
0005172928.tif 000017
【図１１】
0005172928.tif 000018
【図１２】
0005172928.tif 000019
【図１３】
0005172928.tif 000020
【図１４】
0005172928.tif 000021
【図１５】
0005172928.tif 000022
【図１６】
0005172928.tif 000023
【図１７】
0005172928.tif 000024
【図１８】
0005172928.tif 000025
【図１９】
0005172928.tif 000026
【図２０】
0005172928.tif 000027