(57)【特許請求の範囲】
【請求項１】
マトリクスに従って配置される複数のセルと、
所定の電位を伝えるために提供され、マトリクスのセルの行の１つまたは複数のセルが各々リンクされる、１つまたは複数の導電ラインと、
複数の電圧調整要素と、を具備し、
前記調整要素は、前記複数のセルのうちの１つのセルと前記導電ラインの１つとの間で各々接続され、前記所定の電位は、前記調整要素の分極電位として機能し、前記調整要素は、調整分極電位を前記所定のセルに印加するために各々提供されることを特徴とするマトリクス超小型電子装置。
【請求項２】
前記導電ラインは、供給電位を伝えるために提供される１つまたは複数の導電供給ラインを具備し、
前記装置は、前記複数の電圧調整要素間において、１つまたは複数の供給電位調整要素を具備し、前記供給電位調整要素は、前記複数のセルのうちの１つのセルと前記導電供給ラインの１つとの間で各々接続され、供給電位を用いて分極化され、調整供給電位を前記セルに印加するために各々提供されることを特徴とする請求項１に記載のマトリクス超小型電子装置。
【請求項３】
前記導電ラインは、参照または接地電位に置かれるように提供される１つまたは複数の導電ラインを具備し、前記装置は、前記複数の電圧調整要素間において、１つまたは複数の接地電位調整要素を具備し、前記接地電位調整要素は、接地電位を用いて分極化され、調整接地電位を前記セルに印加するために各々提供されることを特徴とする請求項１または２に記載のマトリクス超小型電子装置。
【請求項４】
調整要素は、飽和状態で機能するように配置および分極化されるように提供される、少なくとも１つの調整トランジスタを具備することを特徴とする請求項１〜３の何れか１項に記載のマトリクス超小型電子装置。
【請求項５】
調整要素は、他の分極電位に置かれるゲートを有する少なくとも１つの調整トランジスタを各々具備し、前記装置は、
複数の調整トランジスタのゲートに前記他の分極電位を印加する手段をさらに具備することを特徴とする請求項４に記載のマトリクス超小型電子装置。
【請求項６】
調整要素は、１つの入力が調整分極電位に置かれ、出力が調整トランジスタのゲートに接続される差動増幅器を形成する手段を各々具備することを特徴とする請求項４に記載の超小型電子装置。
【請求項７】
差動増幅器は、他の分極電位に置かれる１つの入力を具備し、前記装置は、
複数の差動増幅器の入力に前記他の分極電位を印加する手段をさらに具備することを特徴とする請求項６に記載の超小型電子装置。
【請求項８】
トランジスタは、調整分極電位でソース電極と、前記ソース電極に接続される基板電極とを具備することを特徴とする請求項４〜７の何れか１項に記載の超小型電子装置。
【請求項９】
基本セルは、少なくとも１つの電磁放射検出器を各々具備することを特徴とする請求項１〜８の何れか１項に記載の超小型電子装置。
【請求項１０】
検出器は、Ｘ線検出器であることを特徴とする請求項９に記載の超小型電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクスで配置された基本セル形式をとる超小型電子装置の分野に関し、所定の電位を伝えるために提供される１つまたは複数の導電分極ラインに接続された少なくとも複数のセルを含む。本発明は特に、ＣＭＯＳ技術で生成された、電磁放射、例えばＸ線に対するセンサからなるマトリクスのような、大きなサイズのセルのマトリクスに適用される。
【０００２】
本発明により、所定の電位、例えば供給または参照電位をマトリクスの複数のセルに印加することを目的とするラインに沿う電位変化の現象を相殺するための手段を含む、大きな面積の基本セル形式をとるマトリクス超小型電子装置の実装を可能にする。
【背景技術】
【０００３】
電磁放射検出器は、ピクセルからなるマトリクスの形式をとる超小型電子装置であり、ピクセル内に統合される時、処理装置、例えば少なくとも１つの増幅要素、カウンタまたはデジタル回路は通常、顕著な消費量を有し、マトリクスのラインまたはコラムに沿ってオーム降下を有し、オーム降下は、マトリクスのラインまたはコラムが接続された供給点からの距離が遠いほど、大きくなる。
【０００４】
図１は、第１の複数の導電ライン５１、５２、５３と第２の複数の導電ライン７１、７２、７３とを各々中間で介して例えば１．２ボルトまたは３．３ボルトに等しい電位Ｖｄｄを伝える供給ライン２と、例えば略０ボルトの電位Ｖｓｓを伝える接地ライン４とに接続されるピクセル１０１、．．．、１０９からなる３×３マトリクスに関するオーム降下の現象を示す。
【０００５】
実際、電磁放射センサまたは検出器のマトリクスは通常、図１に示すものよりかなり大きい。例えば、３．３ボルト下で３μＡの電流に相当しうる、各ピクセルが１０μＷを消費する２０００×２０００ピクセルのマトリクスを考えると、略４０ワットのマトリクスの全消費量を得ることができる。
【０００６】
２０ｃｍ×２０ｃｍのマトリクスに相当しうる面積１００μｍ×１００μｍのピクセルでは、そのようなマトリクス領域に伝えられる４０Ｗの電力は、比較的許容できる。しかし、問題は、そのようなマトリクスのピクセルに対する供給にもたらされる。ピクセルの各供給がラインまたはコラムのバスによって分配される場合、例えば電位Ｖｄｄの供給ラインと電位Ｖｓｓの接地ラインとは、２０００ピクセルに供しなければならない。
【０００７】
例えばこれらバスまたはこれら導電ラインが略２０μｍ幅のアルミニウムトラック（aluminium tracks）形式で生成され、略３０ｍオームの平方毎の抵抗を有する場合、略３００オームの抵抗のバスはその後、得られる。これらバスによって伝えるべき全電流は、略２０００×３μＡである。この電流は、導電ライン５１、５２、５３に沿って進行するにつれて線形的に減少する。
【０００８】
ラインの終端での電圧降下はその後、ピクセルに印加される局所的供給電位Ｖｄｄ＿１１、Ｖｄｄ＿１２、Ｖｄｄ＿１３、．．．、Ｖｄｄ＿３１、Ｖｄｄ＿３２、Ｖｄｄ＿３３と接地電位Ｖｓｓ＿１１、Ｖｓｓ＿１２、Ｖｓｓ＿１３、．．．、Ｖｓｓ＿３１、Ｖｓｓ＿３２、Ｖｓｓ＿３３とがピクセル毎に顕著な方法で変わるように、略０．９Ｖの場合がある。例えば０ボルトの接地電位Ｖｓｓと３．３ボルトの供給電位Ｖｄｄとの間の全供給を考えると、マトリクスの端または先端（extremity）のピクセルは、０Ｖおよび３．３Ｖ間で供給される一方、マトリクスの終端でのピクセルは、（０Ｖ＋０．９Ｖ）および（３．３Ｖ−０．９Ｖ）間、即ち０．９Ｖおよび２．４Ｖ間で供給されることがある。そのようなマトリクスのピクセルの動作は故に、マトリクスにおけるその位置に応じて顕著に変わることがある。
【０００９】
文献ＵＳ２００４／０１７８３４９Ａ１は、電圧調整要素を備えるマトリクス装置を開示する。この装置において、調整要素が導電分極ラインの上流に置かれるので、オーム降下現象が解消しない。
【００１０】
問題は、上記欠点を有しない、ピクセルからなるマトリクスの形式をとる新規な超小型電子装置を見出すことにもたらされる。
【発明の概要】
【課題を解決するための手段】
【００１１】
本発明は、マトリクスに従って配置される複数のセルと、所定の電位を伝えるために提供され、マトリクスのセルの行の１つまたは複数のセルが各々リンクされる、１つまたは複数の導電ラインと、複数の電圧調整要素と、を具備し、前記調整要素は、前記複数のセルのセルと前記導電ラインの１つとの間で各々接続され、前記所定の電位は、前記調整要素の分極電位として機能し、前記調整要素は、調整分極電位を前記所定のセルに印加するために各々提供されることを特徴とするマトリクス超小型電子装置に関する。
【００１２】
１つの実施形態によると、前記導電ラインは、供給電位を伝えるために各々提供される１つまたは複数の導電供給ラインを含んでもよい。
【００１３】
この場合、装置は、前記複数の電圧調整要素間において、１つまたは複数の供給電位調整要素を含んでもよい。
【００１４】
前記供給電位調整要素は、前記複数のセルのセルと前記導電供給ラインの１つとの間で各々接続され、供給電位を用いて分極化され、調整供給電位を前記セルに印加するために各々提供されてもよい。
【００１５】
もう１つの実施形態によると、前記導電ラインは、参照または接地電位に置かれるように提供される１つまたは複数の導電ラインを含んでもよく、前記複数の電圧調整要素間において、１つまたは複数の接地電位調整要素を含み、前記接地電位調整要素は、接地電位を用いて分極化され、調整接地電位を前記セルに印加するために各々提供される。
【００１６】
第１の実施形態によると、調整要素は、飽和状態で動作するように配置および分極化される、少なくとも１つの調整トランジスタを含んでもよい。
【００１７】
調整要素は、他の分極電位に置かれるゲートを有する少なくとも１つの調整トランジスタを各々含み、複数の調整トランジスタのゲートに前記他の分極電位を印加する手段をさらに含む。
【００１８】
第２の実施形態によると、調整要素は、１つの入力が調整分極電位に置かれ、出力が調整トランジスタのゲートに接続される差動増幅器を形成する手段を含んでもよい。
【００１９】
差動増幅器は、他の分極電位に置かれる１つの入力を含んでもよく、複数の差動増幅器の入力に前記他の分極電位を印加する手段をさらに含む。
【００２０】
調整トランジスタは、調整分極電位でソース電極と、前記ソース電極に接続される基板電極とを含んでもよい。
【００２１】
１つの実施形態よると、基本セルは、少なくとも１つの電磁放射検出器と、１つまたは複数の電子要素とを各々含んでもよい。
【００２２】
検出器は、Ｘ線検出器でもよい。
【００２３】
もう１つの実施形態によると、基本セルは、セルに置かれる基板と異なる基盤上で飽和された、少なくとも１つの電磁放射検出器に各々接続されてもよい。
【００２４】
本発明は、単に一例として示されるが限定的ではない実施形態の記載と添付図面とを通じて、さらに理解される。
【００２５】
各図面の同一、類似または均等な部分は、図面間をより簡単に進むために、同一の参照番号をもつ。
【００２６】
図面をより判読可能にするために、図面に示す異なる部分は、均一スケールである必要はない。
【図面の簡単な説明】
【００２７】
【図１】図１は、従来技術によるマトリクス超小型電子装置を示す。
【図２】図２は、複数の基本セルで形成された、本発明によるマトリクス超小型電子装置を示す。
【図３】図３は、本発明による、第１の電圧調整手段が実装された例に関する、マトリクス超小型電子装置の基本セルを示す。
【図４】図４は、本発明による、第２の電圧調整手段が実装された例に関する、マトリクス超小型電子装置の基本セルを示す。
【図５】図５は、本発明による、第３の電圧調整手段が実装された例に関する、マトリクス超小型電子装置の基本セルを示す。
【発明を実施するための形態】
【００２８】
本発明による超小型電子装置の一例は、図２に関してここで与えられる。
【００２９】
この超小型電子装置は、ｎ＊ｍの基本セル１００１１、１００１２、１００１３、．．．、１００２１、１００２２、１００２３．．．、１００３３、．．．、１００ｉｊ、１００ｍｎのマトリクスを含み、ｎは、ｍに等しくてもよく、例えば２０００に等しい。
【００３０】
基本セルは、例えば電磁放射センサピクセルでもよく、少なくとも１つの電磁放射検出要素、例えばＸ線検出器のほかに、電子回路、例えば検出器の出力信号を処理および／または増幅するための電子回路も各々含むことができる。
【００３１】
基本セルのマトリクスは、例えば略数１０平方センチメートル、または数百平方センチメートル、例えば略１０ｃｍ×１０ｃｍまたは２０ｃｍ×２０ｃｍの面積サイズを有することができる。Ｘ線検出器のマトリクスの場合、基本セルは、例えばピクセル毎に可視光に反応する光検出器、例えば光ダイオード、光ＭＯＳ、ピンチダイオードを含むことができ、シンチレーション層、例えばＣｓＩまたはＧｄ２０２Ｓに接続され、Ｘ線フォトンを検出し、それらを可視フォトンに変形することができる。例えばＣＭＯＳ技術で生成される成分は、可視フォトンを電荷に変形することによって検出を保証する。
【００３２】
装置はまた、第１の電位Ｖｄｄ、例えば略３．３ボルトを伝えるように提供される、供給バスとしても知られる供給ライン１０１のほかに、第２の電位Ｖｓｓ、例えば略０ボルトに置かれることができる、接地バスとしても知られる接地ラインとして機能するもう１つのライン１０３も含む。
【００３３】
装置はまた、供給ライン１０１に接続される第１の複数の導電ライン１０２１、１０２２、．．．、１０２ｍと、接地ライン１０３に接続される第２の複数の導電ライン１０４１、１０４２、．．．、１０４ｍとを含むことができる。
【００３４】
同一行のピクセル１００１１、１００１２、１００１３は、第１の複数の導電ライン１０２１、１０２２、．．．、１０２ｍの同一導電ライン１０２１を介して供給ライン１０２へ電気的にリンクされ、第２の複数の導電ライン１０４１、１０４２、．．．、１０４ｍの同一導電ライン１０４１を介して接地ライン１０３へ電気的にリンクされる。
【００３５】
装置は、例えば第１の複数のｍ＊ｎの調整要素１１０１１、１１０１２、．．．、１１０１ｎ、１１０２１、１１０２２、．．．、１１０２ｎ、１１０ｍ１、１１０ｍ２、．．．、１１０ｍｎと、第２の複数のｍ＊ｎの調整器１２０１１、１２０１２、．．．、１２０１ｎ、１２０２１、１２０２２、．．．、１２０２ｎ、１２０ｍ１、１２０ｍ２、．．．、１２０ｍｎとの形式で電圧調整手段を含む。
【００３６】
この例では、マトリクスのピクセルは、第１の複数の導電ラインの導電ラインとピクセルとの間に置かれる第１の複数の調整要素の第１の電圧調整要素に各々関連付けられる。マトリクスのピクセルはまた、第２の複数の導電ラインの導電ラインとピクセルとの間に置かれる第２の複数の調整要素の第２の電圧調整要素に各々関連付けられることができる。
【００３７】
ピクセル１００１ｎの第１の調整要素１１０１ｎは、供給ライン１０１に置かれる電位Ｖｄｄと比較して特に減少した変化を受けた可能性のある、第１の複数の導電ライン１０２１、１０２２、．．．、１０２ｍの導電ライン１０２１の電位Ｖｄｄ＿１＿ｎを受ける。第１の調整要素１１０ｎは、供給ライン１０１に接続される導電ライン１０２１によって伝えられる電位Ｖｄｄ＿１＿ｎを用いて分極され、その調整要素が関連付けられるピクセル１１０１ｎに調整供給電位Ｖｄｄ＿ｒｅｇ＿１＿ｎを印加するために提供される。
【００３８】
ピクセル１００１ｎの第２の調整要素１２０１ｎは、接地ライン１０３に置かれる電位Ｖｓｓと比較して変化を受けた可能性のある、第２の複数の導電ライン１０４１、１０４２、．．．、１０４ｍの導電ライン１０４１の電位Ｖｓｓ＿１＿ｎに接続される。第２の調整要素１２０１ｎは、接地ライン１０３に接続される導電ライン１０４１によって伝えられる電位Ｖｓｓ＿１＿ｎを用いて分極され、その調整要素が関連付けられるピクセルに調整接地電位Ｖｓｓ＿ｒｅｇ＿１＿ｎを印加するために提供される。
【００３９】
ピクセル１００１１、１００１２、１００１３、．．．、１００２１、１００２２、１００２３、．．．、１００３３、１００ｎｍに各々印加される調整供給電位Ｖｄｄ＿ｒｅｇ＿１＿１、Ｖｄｄ＿ｒｅｇ＿１＿２、Ｖｄｄ＿ｒｅｇ＿１＿３、．．．、Ｖｄｄ＿ｒｅｇ＿１＿ｎ、Ｖｄｄ＿ｒｅｇ＿２＿１、Ｖｄｄ＿ｒｅｇ＿２＿２、．．．、Ｖｄｄ＿ｒｅｇ＿２＿ｎは、互いに等しく、または実質的に等しく、または数１０ｍＶ未満だけ互いに異なる。
【００４０】
マトリクスの行に沿うと、調整供給電位Ｖｄｄ＿ｒｅｇ＿１＿１、Ｖｄｄ＿ｒｅｇ＿１＿２、．．．、Ｖｄｄ＿ｒｅｇ＿１＿ｎは、この行のピクセル１００１１、１００１２、１００１ｎに各々印加され、第１の複数の導電ラインの導電ライン１０２１に沿う電位Ｖｄｄ＿１＿１、．．．、Ｖｄｄ＿１＿ｎと比較してほとんど変化しない。
【００４１】
略１０倍の改善を得ることができる。
【００４２】
調整接地電位Ｖｓｓ＿ｒｅｇ＿１＿１、Ｖｓｓ＿ｒｅｇ＿１＿２、Ｖｓｓ＿ｒｅｇ＿１＿２、．．．、Ｖｓｓ＿ｒｅｇ＿１＿ｎ、Ｖｓｓ＿ｒｅｇ＿２＿１、Ｖｓｓ＿ｒｅｇ＿２＿２、．．．、Ｖｓｓ＿ｒｅｇ＿２＿ｎは、互いに実質的に等しく、または数１０ｍＶ未満だけ互いに異なる。
【００４３】
同様に、マトリクスの行に沿うと、調整供給電位Ｖｄｄ＿ｒｅｇ＿１＿１、Ｖｄｄ＿ｒｅｇ＿１＿２、．．．、Ｖｄｄ＿ｒｅｇ＿１＿ｎは、この行のピクセル１００１１、１０００１２、１００１ｎに各々印加され、第１の複数の導電ラインの導電ライン１０２１に沿う電位Ｖｄｄ＿１＿１、．．．、Ｖｄｄ＿１＿ｎと比較してほとんど変化しない。略１０倍の改善を得ることができる。
【００４４】
本発明は、ピクセル毎に２ボルトの調整器を実装することに限定されず、マトリクスのピクセルの行へ導電ラインによって伝えられる１つまたはいくつか（複数の）他の補助電圧を調整するために、ピクセルのレベルで他の調整器を実装することにも関連することができ、ピクセルが機能するためにどちらを必要とするかについても限定されない。
【００４５】
代替の実施形態によると、調整供給電位を伝えるためにピクセル毎に単一の電圧調整器を備える装置が提供されてもよい。もう１つの代替の実施形態によると、調整接地電位を伝えるためのピクセル毎の単一の電圧調整器が提供されてもよい。
【００４６】
本発明による、超小型電子装置に組み込まれる基本セルの一例は、図３に示される。
【００４７】
この図では、図２に関して先に説明したような、マトリクスのピクセル１００ｉｊに組込まれる差動増幅器１３０が示される。差動増幅器１３０は、複数のトランジスタ、例えば５つのトランジスタ１３１、１３３、１３５、１３７、１３９で形成されることができる。例えばＮＭＯＳ形式である第１のトランジスタ１３１と、例えばＮＭＯＳ形式である第２のトランジスタ１３３とは、差動ペアを形成し、共通の電極ソースを有する。
【００４８】
差動増幅器１３０の入力に置かれる第１のトランジスタ１３１は、例えば検出要素にリンクされることができ、例えばそのゲート上でアナログ信号Ｖｉｎｔを受けることができ、その信号は、差動増幅器の非反転入力Ｉｎ＋を形成し、第２のトランジスタ１３３のゲートは、差動増幅器の非反転入力Ｉｎ−を形成することができ、以下の増幅機能を引起すために、例えば参照電位または増幅器１２０の出力電位に置かれることができる。
【００４９】
第１のトランジスタＮＭＯＳ１３１および第２のＮＭＯＳトランジスタ１３３に共通のソース電極はまた、第３のＮＭＯＳトランジスタ１３５のドレインにリンクされ、それは、電流ソースの役割を果たし、そのゲートは、固定電位Ｖｐｏｌｌに置かれる。
【００５０】
差動増幅器１３０はまた、例えばＰＭＯＳ形式の第４のトランジスタ１３７と、例えばＰＭＯＳ形式の第５のトランジスタ１３９とを含む。第４のトランジスタ１３７および第５のトランジスタ１３９は、電流ミラーで配置または組み立てられる。第４のトランジスタ１３７および第５のトランジスタ１３９はまた、調整電位Ｖｄｄ＿ｒｅｇ＿ｉｊに置かれた共通のソース領域を共有する。第４のトランジスタ１３７および第５のトランジスタ１３９のドレイン電極は、第１のトランジスタ１３１のドレイン電極と第２のトランジスタ１３３のドレイン電極とに各々リンクされる。第４のトランジスタ１３７はまた、共にリンクされたゲート電極およびドレイン電極を有する。
【００５１】
差動増幅器１３０の出力は、第２のトランジスタ１３３のドレイン電極と第５のトランジスタ１３９のドレイン電極のレベルでとることができ、例えばピクセルが読み込まれることを選択される時、処理回路またはピクセルの出力に接続されることができる。
【００５２】
差動ペアを形成するトランジスタ１３１および１３３と電流ソースを形成するトランジスタ１３５とは、同一形式、例えばＮ形式でもよく、基板電位Ｖ＿ｓｕｂ＿Ｎに置かれた同一の基板電極に接続されてもよく、一方で電流ミラーを形成するトランジスタは、同一形式、例えばＰ形式でもよく、基板電位Ｖ＿ｓｕｂ＿Ｐの基板電極に接続されてもよい。
【００５３】
この装置の例では、第１の電圧調整要素１１０ｉｊは、調整トランジスタ１１１、例えばＮ型ＭＯＳトランジスタの形式であり、第１の複数の導電ラインの導電ライン１０２ｉ間、およびピクセル１００ｉｊ間に置かれる。トランジスタ１１１は、飽和機能モードで提供され、そのゲートは、電位Ｖ＿ｒｅｇ＿Ｖｄｄで分極される。
【００５４】
分極電位Ｖ＿ｒｅｇ＿Ｖｄｄは、トランジスタ１１１に類似するいくつかの調整トランジスタに印加されてもよく、トランジスタ１１１と同様に、マトリクスのピクセル毎の供給電位を調整するために提供されることができる。分極電位Ｖ＿ｒｅｇ＿Ｖｄｄは、例えば導電ラインまたはネットワークまたは“ゲート”として知られる導電ラインのグリッドを用いて、トランジスタ１１１の形式のいくつかの調整トランジスタに印加されてもよい。
【００５５】
第１のトランジスタ１１１は、第１の複数のラインの導電ライン１０２ｉに接続されたドレインを有し、そのドレインは、供給ライン１０１に置かれる供給電位Ｖｄｄと比較して、特に減少した変化を受けた可能性のある電位Ｖｄｄ＿ｉ＿ｊである。電位Ｖｄｄ＿ｉ＿ｊは、トランジスタ１１１に対して分極電位として機能し、トランジスタ１１１は、ピクセル１１０ｉｊに印加された調整供給電位Ｖｄｄ＿ｒｅｇ＿ｉ＿ｊ、例えば略２．２ボルトをそのソースで伝え、ここでＶｄｄ＝３．３ボルトで、最大オーム降下は、略０．９Ｖである。最大局所電圧Ｖｄｄ＿ｉ＿ｊはその後、略３．３−０．９＝２．４Ｖである。調整トランジスタ１１１は、略１００ｍＶの誤差で２．４Ｖ未満の電圧に調整することができる。
【００５６】
この装置の例では、第２の電圧調整要素１２０ｉｊは、トランジスタ１２１、例えばＰ型ＭＯＳトランジスタの形式であり、第２の複数の導電ラインの導電ライン１０４ｉ間、およびピクセル１００ｉｊ間に置かれる。トランジスタ１２１は、飽和機能モードで提供され、そのゲートは、この目的のために提供された電位Ｖ＿ｒｅｇ＿Ｖｓｓで分極される。
【００５７】
分極電位Ｖ＿ｒｅｇ＿Ｖｓｓは、トランジスタ１２１と同様のいくつかの調整トランジスタに印加され、トランジスタ１２１と同様に、マトリクスのピクセル毎の接地電位を調整するために提供される。分極電位Ｖ＿ｒｅｇ＿Ｖｓｓは、例えば導電ラインまたは導電ネットワーク（図示せず）を用いて、トランジスタ１２１等のいくつかの調整トランジスタに印加されてもよい。トランジスタ１２１は、第２の複数の導電ラインの導電ライン１０４ｉに接続された電極を有し、その電極は、接地ライン１０３に置かれる接地電位Ｖｓｓと比較して変化を受けた可能性のある電位Ｖｓｓ＿ｉ＿ｊである。電位Ｖｓｓ＿ｉ＿ｊは、トランジスタ１２１に対する分極電位として機能し、トランジスタ１２１は、ピクセル１００ｉｊに印加された調整接地電位Ｖｓｓ＿ｒｅｇ＿ｉ＿ｊをそのソースで伝える。トランジスタ１１１は、ピクセル１００ｉｊに調整電位Ｖｄｄ＿ｒｅｇ＿ｉ＿ｊを伝えるもう１つの電極を有する。
【００５８】
調整供給電位Ｖｄｄ＿ｒｅｇは、第１に以下のようになる。
Ｖｄｄ＿ｒｅｇ＝Ｖｒｅｇ＿Ｖｄｄ−ＶＴＮ−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇであり、ここで、ＶＴＮは、トランジスタ１１１のスレショルド電圧であり、Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇは、ピクセルの（複数の）電子回路の消費に依存する電圧である。
【００５９】
調整接地電位Ｖｓｓ＿ｒｅｇは、第１に以下のようになる。
Ｖｓｓ＿ｒｅｇ＝Ｖｒｅｇ＿Ｖｓｓ＋ＶＴＰ＋ＤｅｌｔａＶｓｓ＿ｒｅｇであり、ここで、ＶＴＰは、トランジスタ１２１のスレショルド電圧であり、Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇは、ピクセルの電気の消費に依存する電圧である。
【００６０】
ここで例を挙げると、Ｖｓｓ＝０Ｖ；Ｖｄｄ＝３．３Ｖ；Ｖｒｅｇ＿Ｖｄｄ＝２．８Ｖ；Ｖｒｅｇ  Ｖｓｓ＝０．４Ｖ；ＶＴＮ＝０．６Ｖ；ＶＴＰ＝０．６Ｖであり、以下の値が得られる（ボルト単位）。
Ｖｄｄ＿ｒｅｇ＝２．２−Ｄｅｌｔａ  Ｖｄｄｒｅｇ
Ｖｓｓ＿ｒｅｇ＝１＋Ｄｅｌｔａ  Ｖｓｓ  ｒｅｇ
【００６１】
トランジスタ１１１および１２１は、そのＷ／Ｌ比が高く、例えば少なくとも１０になるように、チャンネル幅Ｗおよびチャンネル長Ｌのパラメータで実装されることができる。
【００６２】
本発明によるもう１つの装置の例は、図４に示される。この装置は、図３に関連して与えられたものと類似するが、第１の調整要素（この例では２１０ｉｊで示す）および第２の調整要素（ここでは２２０ｉｊで示す）によって異なる。
【００６３】
この第１の電圧調整要素２１０ｉｊは、Ｐ型でもよい第１の調整トランジスタ２１１の形式であり、トランジスタ２１１は、第１の基板電位Ｖｓｕｂ＿Ｐ＿ｐｉｘに置かれた基板電極を有し、その電極は、トランジスタ２１１のソース電極に接続される。これは、調整電位を基板電位と別個にすることにより、マトリクスの異なる点における基板電位ドリフトをなくすことができる。他のＰ型トランジスタ、例えば電流ミラーを形成するトランジスタ１３７および１３９はまた、第１の調整トランジスタ２１１のそれと共通の基板電極を備えることができる。
【００６４】
第２の電圧調整要素２２０ｉｊは、Ｐ型でもよい調整トランジスタ２２１の形式であり、トランジスタ２２１は、ソース電極に接続された基板電極を有し、その電極は、第２の基板電位Ｖｓｕｂ＿Ｎ＿ｐｉｘに置かれる。他のＮ型トランジスタ、例えば異なるペアを形成するトランジスタ１３１および１３３、および電流生成器を形成するトランジスタ１３５はまた、第２の基板電位Ｖ＿ｓｕｂ＿Ｎ＿ｐｉｘに接続された基板電極を備えることができる。これにより、基板と比べてトランジスタからの漏れ電流を大きなマトリクス上で低減できるほか、ピクセルの電子回路の切替の間における電荷の容量注入も低減できる。
【００６５】
この例では、調整接地電位Ｖｓｓ＿ｒｅｇ＿ｉｊは、適切な場合に独自の基板に接続された独自のソースを必要としうるピクセルの（複数の）電子回路のＮ型トランジスタを除くＮ型トランジスタ、特にトランジスタ１３１、１３３、１３５、２１１の全ての基板電極に対して、基板電位として機能することができる。
【００６６】
調整供給電位Ｖｄｄ＿ｒｅｇ＿ｉｊは、適切な場合に独自の基板に接続された独自のソースを必要としうるピクセル機器のＰ型トランジスタを除くＰ型トランジスタ、特にトランジスタ１３７、１３９、２２１の全ての基板電極に対して、基板電位として機能することができる。
【００６７】
この第２の実施形態に関して、各ピクセルは、他のピクセルとは異なる電力消費点（power consumption point）を形成し、調整供給電位Ｖｄｄ＿ｒｅｇ＿ｉｊおよび調整接地電位Ｖｓｓ＿ｒｅｇ＿ｉｊ間で機能する。
【００６８】
例えば分極値がＶｓｓ＝０Ｖ、Ｖｄｄ＝３．３Ｖ、Ｖｒｅｇ＿Ｖｄｄ＝２．８Ｖ、Ｖｒｅｇ＿Ｖｓｓ＝０．４Ｖ、ＶＴＮ＝０．６Ｖ、ＶＴＰ＝０．６Ｖの場合、Ｖｄｄ＿ｒｅｇ＝２．２Ｖ−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇおよびＶｓｓ＿ｒｅｇ＝１Ｖ＋Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇである。
【００６９】
この場合、トランジスタのソース、ゲート、ドレインおよび基板端子間の内部電圧変化は、１．２Ｖを超えないことができる。
【００７０】
実際、第２の調整要素は、０および１＋Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇ間で分極化され、ここでその基板は、１ボルト＋Ｄｅｌｔａ  Ｖｓｓ＿ｒｅｇである。Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇが０．２Ｖを超えないように装置のトランジスタおよびその各消費量を提供することができる。
【００７１】
Ｖｄｄ＿ｒｅｇの第１の調整要素は、２．２−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇおよび３．３Ｖ間で分極化され、ここでその基板電位は、２．２−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇであり、装置は、Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇが０．１Ｖを超えないように設計されることができる。ピクセルは、１Ｖ＋Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇおよび２．２Ｖ−Ｄｅｌｔａ  Ｖｄｄ  ｒｅｇ間で分極化され、ここでＮ型トランジスタ１３１、１３３、１３５、２２１の基板電極が１Ｖ＋Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇであり、Ｐ型トランジスタ１３７、１３９、２１１の電極は、２．２Ｖ−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇである。
【００７２】
ピクセルのマトリクスのライン１０１によって伝えられる供給電圧は故に、１．２Ｖの供給電圧を通常備えたトランジスタを保存する一方、Ｖｄｄ＝３．３Ｖになるように使用されることができ、３．３Ｖの供給電圧によって分極可能なトランジスタより低いゲート誘電体の厚さを有するかまたはサイズのトランジスタを使用できるようにする。そのような装置を用いて、供給ライン１０１に接続されたライン１０２１、１０２２、．．．１０２ｍ上で数百ミリボルトのオーム降下の他に、接地ライン１０３に接続されたライン１０４１、１０４２、．．．、１０４ｍ上で数百ミリボルトの電位変化も許容することができ、これらラインに沿って展開されたピクセル間動作の相違をもたらす。
【００７３】
本発明による装置のもう１つの例は、図５に示される。
【００７４】
この装置の例は、第１の電圧調整要素（ここでは３１０ｉｊで示される）がＰ型でもよいトランジスタ３１１と、利得のフィードバックループを形成する手段、例えば差動増幅器３１５の手段とによって形成され、増幅器の出力は、トランジスタ３１１のゲートに接続され、反転入力は、トランジスタ３１１のソース電極および基板に接続されるという点で、図４の装置とは異なる。
【００７５】
差動増幅器３１５の非反転入力は、参照電圧として機能する電位Ｖ０＿ｒｅｇ＿Ｖｄｄに置かれる。
【００７６】
分極電位Ｖ０＿ｒｅｇ＿Ｖｄｄは、供給電位のいくつかの調整要素に印加されることができる。分極電位Ｖ０＿ｒｅｇ＿Ｖｄｄは、例えば導電ライン、ネットワーク、導電ラインのグリッドを用いて（図示せず）、増幅器３１５の形式のいくつかの異なる増幅器に印加されることができる。差動増幅器３１５の出力は、トランジスタ３１１のゲートに接続され、電位Ｖ＿ｒｅｇ＿Ｖｄｄを伝える。
【００７７】
この第３の実施形態によると、ゲートコマンド、即ち供給電圧Ｖｄｄ＿ｒｅｇ＿ｉｊを伝えるトランジスタ３１１のＶ＿ｒｅｇ＿Ｖｄｄは、利得Ｇの差動増幅器によって定められ、増幅器は、調整供給電位Ｖｄｄ＿ｒｅｇ＿ｉｊと参照電圧Ｖ０＿ｒｅｇ＿Ｖｄｄとを比較する。トランジスタ３１１のソース電位が従って調整され、それはまた、Ｖ０＿ｒｅｇ＿Ｖｄｄに調整された電位である。従って、調整トランジスタのスレショルド電圧のドリフトと製造過程に起因するドリフトとをなくすことができる。
【００７８】
第２の電圧調整要素３２０ｉｊは、Ｎ型でもよいトランジスタ３２１と差動増幅器３２５を形成する手段とで形成され、増幅器の出力がトランジスタ３１１のゲートに接続され、反転入力がトランジスタ３２１の基板電極およびソース電極に接続される一方、差動増幅器３２５の他の入力は、電位Ｖ０＿ｒｅｇ＿Ｖｓｓに置かれ、その電位は、参照電圧として機能する。差動増幅器３２５の出力は、トランジスタ３２１のゲートに接続され、電位Ｖ＿ｒｅｇ＿Ｖｓｓを伝える。
【００７９】
同様に、ゲートコマンド、即ち接地電位Ｖｓｓ＿ｒｅｇ＿ｉｊを調整するトランジスタ１２１のＶ＿ｒｅｇ＿Ｖｓｓは、利得Ｇの差動増幅器によって定められ、増幅器は、調整接地電位Ｖｓｓ＿ｒｅｇおよび参照電圧Ｖ０＿ｒｅｇ＿Ｖｓｓを比較する。
【００８０】
そのような装置により、Ｖｄｄ＿ｒｅｇ＝Ｖ０＿ｒｅｇ＿Ｖｄｄ＋１／Ｇ（−ＶＴＮ−Ｄｅｌｔａ＿Ｖｄｄ＿ｒｅｇ）、Ｖｓｓ＿ｒｅｇ＝Ｖ０＿ｒｅｇ＿Ｖｓｓ＋１／Ｇ（ＶＴＰ＋Ｄｅｌｔａ＿Ｖｓｓ＿ｒｅｇ）を得ることができる。調整電位Ｖｄｄ＿ｒｅｇおよびＶｓｓ＿ｒｅｇは故に、比較的好ましく定められる。
【００８１】
図３、４および５に関して先に説明した実施形態では、調整要素１１０ｉｊ、１２０ｉｊ、２１０ｉｊ、２２０ｉｊ、３１０ｉｊ、３２０ｉｊは、調整電位Ｖ＿ｒｅｇ＿ＶｓｓまたはＶ＿ｒｅｇ＿Ｖｄｄに各々接続された各入力上で電流を消費しないかまたはほとんど消費しない。実際、これらの例では、調整電位は、トランジスタゲートに印加される（このトランジスタは、調整要素１１０ｉｊに対して１１１、調整要素１２０ｉｊに対して１２１、調整要素２１０ｉｊに対して２１１、調整要素２２０ｉｊに対して２２１、調整要素３１０ｉｊに対して３１１、調整要素３２０ｉｊに対して３２１で示される。）。故に、調整電位Ｖ＿ｒｅｇ＿ＶｓｓまたはＶ＿ｒｅｇ＿Ｖｄｄを各々分配するネットワーク上または（複数の）導電ライン上での低いかまたは取るに足らないオーム降下がある。
【００８２】
代替の実施形態によると、調整電位Ｖ＿ｒｅｇ＿ＶｓｓおよびＶ＿ｒｅｇ＿Ｖｄｄは、“バンドギャップ”として通常知られる形式のセルを用いて、各ピクセルのレベルで実装されることができ、参照電圧を課すことができる。ＩＥＥＥ２００４、Ｒｅｇｕｌａｒ  Ｓｅｓｓｉｏｎ  ＡにおいてＡｌｄｏｋｈａｉｅｉらによる文献“Ａ  ｓｕｂ−１  ｖｏｌｔ  ＣＭＯＳ  Ｂａｎｄｇａｐ  Ｖｏｌｔａｇｅ  Ｒｅｆｅｒｅｎｃｅ  ｂａｓｅｄ  ｏｎ  ｂｏｄｙ  ｄｒｉｖｅｎ  ｔｅｃｈｎｉｑｕｅ”がある。
【図１】
0005314028.tif 000002
【図２】
0005314028.tif 000003
【図３】
0005314028.tif 000004
【図４】
0005314028.tif 000005
【図５】
0005314028.tif 000006