(57)【特許請求の範囲】
【請求項１】
ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと、該ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと特性インピーダンス及び電気的特性が同等で且つ通信規格が異なるＵＳＢ３．０方式インターフェイスと、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイス及び前記ＵＳＢ３．０方式インターフェイスが設けられたコントローラとを備えたインターフェイス装置であって、
前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを選択的に切り替えるスイッチ部を備え、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記スイッチ部を接続する配線と、前記ＵＳＢ３．０方式インターフェイスと前記スイッチ部を接続する配線とが共用化されていることを特徴とするインターフェイス装置。
【請求項２】
請求項１に記載のインターフェイス装置において、前記スイッチ部は、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスに対応する第１のデバイスを接続するための第１のデバイス側接続部と、前記ＵＳＢ３．０方式インターフェイスに対応する第２のデバイスを接続するための第２のデバイス側接続部と、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイス及び前記ＵＳＢ３．０方式インターフェイスを前記共用化された配線を介して接続するコントローラ側接続部とを備え、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスに切り替える場合、前記第１のデバイス側接続部と前記コントローラ側接続部とを接続し、前記ＵＳＢ３．０方式インターフェイスに切り替える場合、前記第２のデバイス側接続部と前記コントローラ側接続部とを接続することを特徴とするインターフェイス装置。
【請求項３】
請求項１又は２に記載のインターフェイス装置において、前記コントローラは、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを切り替えるための切替信号を出力する切替信号出力部を備え、前記スイッチ部は、前記切替信号出力部から出力された切替信号に基づいて、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを切り替えることを特徴とするインターフェイス装置。
【請求項４】
請求項１〜３のいずれか１項に記載のインターフェイス装置が実装された配線基板。
【請求項５】
請求項１〜３のいずれか１項に記載のインターフェイス装置を備えた情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェイス装置、配線基板、及び情報処理装置に関し、より詳細には、高速シリアル転送が可能なＰＣＩ−ＥｘｐｒｅｓｓやＵＳＢ３.０などのインターフェイス装置、該装置が実装された配線基板、及び情報処理装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ（ＰＣ）をはじめとする情報処理装置の分野において、ＰＣＩ−Ｅｘｐｒｅｓｓ（Peripheral Component Interconnect Express、以下、ＰＣＩ−ｅという）や、ＵＳＢ（Universal Serial Bus）３.０などの高速シリアル伝送方式を利用したインターフェイス装置が製品化されている。このＰＣＩ−ｅは、従来のパラレル伝送方式ではなく、シリアル伝送方式を採用しており、ＰＣＩ−ｅのシリアル通信線１本をレーンと呼び、必要に応じて複数のレーンを使って高速化を図っている。ＰＣＩ−ｅ  Ｇｅｎ２では、最大５Ｇｂｐｓのデータ転送速度が実現されている。
【０００３】
また、ＵＳＢ３.０は、上記のＰＣＩ−ｅ  Ｇｅｎ２の技術をベースに開発され、前バージョンのＵＳＢ２.０の最大４８０Ｍｂｐｓに対して、最大５Ｇｂｐｓのデータ転送速度が実現されており、大幅な高速化が図られている。ＵＳＢ２.０では１本の差動伝送路を上りと下り双方向で切り替えて使用していたが、ＵＳＢ３.０では上りと下りそれぞれに専用の差動伝送路を使用して、双方の通信を同時に行えるようにしている。この技術は、ＰＣＩ−ｅなどの高速シリアル通信では一般的な手法である。
【０００４】
ＵＳＢ３.０とＰＣＩ−ｅとはいくつかの共通の技術が採用され、例えば、高速化のための技術として、ＬＶＤＳ（Low Voltage Differential Signaling）や、ＣＲＵ（Clock Recovery Unit）などの技術が採用されている。ＬＶＤＳは、２本の伝送路を使用する差動信号伝送方式であり、パラレル信号を低電圧差動のシリアル信号に変換して伝送する方式である。ＵＳＢ３.０では、ＰＣＩ−ｅと同様に、差動信号の振幅で最低０.８Ｖ、最高１.２Ｖと規定されている。また、ＣＲＵに関して、ＵＳＢ３.０では、ＰＣＩ−ｅと同様に、クロックがデータ信号に埋め込まれているエンベッテド・クロックという方式が採用されている。これらの技術はいずれも規格上で定められている。
【０００５】
上記のＵＳＢは、ＰＣと周辺機器とを接続するための汎用インターフェイスとして普及しているが、これまでのＰＣの多くはＵＳＢ２.０を標準装備しており、ＵＳＢ３.０についても今後普及していくものと考えられる。また、このＵＳＢ以外にもＰＣＩ−ｅを標準装備したＰＣもあり、例えば、特許文献１には、ＰＣＩ−ｅ用のコネクタとＵＳＢ２.０用のコネクタとを共用化する技術が記載されている。これによれば、１つのコネクタを規格の異なるＰＣＩ−ｅとＵＳＢ２.０で共用化することにより、ＰＣＩ−ｅ対応の外部デバイスまたはＵＳＢ２.０対応の外部デバイスを選択的に接続することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−９５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、上述のＰＣＩ−ｅとＵＳＢ３.０は、データ転送を高速に行うため、データ信号がノイズの影響を受け易く、基板の配線に厳しい制約が設けられている。従って、これら２つのインターフェイスをＰＣなどの情報処理装置に実装しようとした場合、ＰＣＩ−ｅ、ＵＳＢ３.０それぞれについて１系統ずつ合計２系統の配線を行う必要があり、さらに、２系統とも配線上の制約を受けるため、基板面積が大きくなってしまうという問題がある。
【０００８】
この制約の一つは、特性インピーダンス（差動インピーダンスともいう）であり、規格上、ＰＣＩ−ｅの差動インピーダンスは、製造上の誤差を含めて１００Ω±１０％と規定されている。ＵＳＢ３.０の差動インピーダンスについてもこれと同等の９０Ω±７Ωと規定されている。また、上記制約には、動作電圧などの電気的特性も含まれるが、ＰＣＩ−ｅとＵＳＢ３.０では同等の電気的特性が規定されている。
【０００９】
ＰＣＩ−ｅとＵＳＢ３.０を実装する場合には、特性インピーダンスの条件を満たすように、基板配線における層構成、パターン幅、パターン間隔などを決定する必要がある。このことは、特性インピーダンスが同等であれば、基板配線を同じにできるということでもある。すなわち、ＰＣＩ−ｅの配線とＵＳＢ３.０の配線は、特性インピーダンスの条件を満たしていれば、共用化することができ、これにより基板面積を小さくすることができると考えられる。
【００１０】
また、ＰＣＩ−ｅとＵＳＢ３.０のいずれか一方を製品に搭載することを想定した場合に、一旦ＰＣＩ−ｅの配線を行ってしまうと、当然ながらＵＳＢ３.０は使用することはできない。このため、後から設計変更が発生し、ＵＳＢ３.０の配線に変更する場合には、配線をやり直すことになる。このような場合に対しても、ＰＣＩ−ｅの配線とＵＳＢ３.０の配線を共用化していずれか一方のインターフェイスを選択できるようにすれば、後からの設計変更に対して柔軟に対応することができると考えられる。
【００１１】
しかしながら、これまでの従来技術において、ＰＣＩ−ｅの配線とＵＳＢ３.０の配線を共用化するという技術思想は提案されていないため、上記のような問題を解決することはできない。また、前述の特許文献１に記載の技術は、ＰＣＩ−ｅのコネクタとＵＳＢ２.０のコネクタとを共用化しているに過ぎず、ＰＣＩ−ｅの配線とＵＳＢ３.０の配線の共用化に言及したものではない。
【００１２】
本発明は、上述のごとき実情に鑑みてなされたもので、ＰＣＩ−ｅやＵＳＢ３.０などの規格の異なる２つのシリアル通信インターフェイスを実装する際に、設計変更等に対して柔軟な対応を可能とし、基板面積を小さくすることができるインターフェイス装置、該装置が実装された配線基板、及び情報処理装置を提供すること、を目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１の技術手段は、ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと、該ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと特性インピーダンス及び電気的特性が同等で且つ通信規格が異なるＵＳＢ３．０方式インターフェイスと、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイス及び前記ＵＳＢ３．０方式インターフェイスが設けられたコントローラとを備えたインターフェイス装置であって、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを選択的に切り替えるスイッチ部を備え、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記スイッチ部を接続する配線と、前記ＵＳＢ３．０方式インターフェイスと前記スイッチ部を接続する配線とが共用化されていることを特徴としたものである。
【００１４】
第２の技術手段は、第１の技術手段において、前記スイッチ部は、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスに対応する第１のデバイスを接続するための第１のデバイス側接続部と、前記ＵＳＢ３．０方式インターフェイスに対応する第２のデバイスを接続するための第２のデバイス側接続部と、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイス及び前記ＵＳＢ３．０方式インターフェイスを前記共用化された配線を介して接続するコントローラ側接続部とを備え、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスに切り替える場合、前記第１のデバイス側接続部と前記コントローラ側接続部とを接続し、前記ＵＳＢ３．０方式インターフェイスに切り替える場合、前記第２のデバイス側接続部と前記コントローラ側接続部とを接続することを特徴としたものである。
【００１５】
第３の技術手段は、第１又は第２の技術手段において、前記コントローラは、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを切り替えるための切替信号を出力する切替信号出力部を備え、前記スイッチ部は、前記切替信号出力部から出力された切替信号に基づいて、前記ＰＣＩ−Ｅｘｐｒｅｓｓ方式インターフェイスと前記ＵＳＢ３．０方式インターフェイスを切り替えることを特徴としたものである。
【００１７】
第４の技術手段は、第１〜第３のいずれか１の技術手段におけるインターフェイス装置が実装された配線基板である。
【００１８】
第５の技術手段は、第１〜第３のいずれか１の技術手段におけるインターフェイス装置を備えた情報処理装置である。
【発明の効果】
【００１９】
本発明によれば、ＰＣＩ−ｅやＵＳＢ３.０などの規格の異なる２つのシリアル通信インターフェイスを実装する際に、ＰＣＩ−ｅの配線とＵＳＢ３.０の配線とを共用化すると共に、ＰＣＩ−ｅとＵＳＢ３.０とを選択的に切り替えるスイッチ部を設けたことにより、設計変更等に対して柔軟な対応を可能とし、基板面積を小さくすることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明によるインターフェイス装置を備えた情報処理装置の構成例を示すブロック図である。
【図２】インターフェイス装置においてＰＣＩ−ｅインターフェイスが選択された状態を示すブロック図である。
【図３】インターフェイス装置においてＵＳＢ３.０インターフェイスが選択された状態を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照しながら、本発明のインターフェイス装置、該装置が実装された配線基板、及び情報処理装置に係る好適な実施の形態について説明する。
【００２２】
図１は、本発明によるインターフェイス装置を備えた情報処理装置の構成例を示すブロック図である。この情報処理装置は、一般的なＰＣなどであって、インターフェイス装置１、ＣＰＵ５、メモリ６、ＳＳＤ（Solid State Drive）７、及びＨＤＤ（Hard Disk Drive）８を備えて構成される。インターフェイス装置１は、コントローラ２、ＰＨＹバススイッチ３、及び共用配線４で構成され、コントローラ２にはＣＰＵ５及びメモリ６が接続され、ＰＨＹバススイッチ３にはＳＳＤ７及びＨＤＤ８が接続されている。ＳＳＤ７はＰＣＩ−ｅ対応のデバイスの一例であり、ＨＤＤ８はＵＳＢ３.０対応のデバイスの一例である。
【００２３】
共用配線４は、コントローラ２に設けられたＰＣＩ−ｅインターフェイスの配線とＵＳＢ３.０インターフェイスの配線を共用化したもので、この共用配線４を介して、コントローラ２とＰＨＹバススイッチ３とが接続される。なお、ＰＨＹバススイッチ３の“ＰＨＹ”とは、物理層（PHYsical layer）を意味する。
【００２４】
図２，図３は、図１に示すインターフェイス装置１の詳細構成例を示すブロック図である。図２はＰＣＩ−ｅインターフェイスが選択された状態を示し、図３はＵＳＢ３.０インターフェイスが選択された状態を示す。
【００２５】
コントローラ２は、ＰＣＩ−ｅインターフェイス（以下、ＰＣＩ−ｅＩ／Ｆ）２１と、このＰＣＩ−ｅＩ／Ｆ２１と特性インピーダンス及び電気的特性が同等のＵＳＢ３.０インターフェイス（以下、ＵＳＢ３.０Ｉ／Ｆ）２２と、信号通信部２３とを備える。ＰＣＩ−ｅＩ／Ｆ２１は、本発明の第１のシリアル通信Ｉ／Ｆの一例であり、ＵＳＢ３.０Ｉ／Ｆ２２は、本発明の第２のシリアル通信Ｉ／Ｆの一例である。なお、ＰＣＩ−ｅＩ／Ｆ２１と特性インピーダンス（差動インピーダンス）及び電気的特性が同等であれば、ＵＳＢ３.０以外のシリアル通信Ｉ／Ｆを適用することができる。
【００２６】
ＰＣＩ−ｅＩ／Ｆ２１は、差動送信部（以下、送信部ＴＸ＋，ＴＸ−という）と、差動受信部（以下、受信部ＲＸ＋，ＲＸ−という）とを備える。同様に、ＵＳＢ３.０Ｉ／Ｆ２２は、差動送信部（送信部ＴＸ＋，ＴＸ−）と、差動受信部（受信部ＲＸ＋，ＲＸ−）とを備える。これらＰＣＩ−ｅＩ／Ｆ２１及びＵＳＢ３.０Ｉ／Ｆ２２は、特性インピーダンス及び電気的特性が同等であるため、基板配線を共用化することができる。この特性インピーダンスは、前述したように、ＰＣＩ−ｅで１００Ω±１０％、ＵＳＢ３.０で９０Ω±７Ωと規格で定められている。
【００２７】
図２，３に示すように、ＰＣＩ−ｅＩ／Ｆ２１とＰＨＹバススイッチ３を接続する配線と、ＵＳＢ３.０Ｉ／Ｆ２２とＰＨＹバススイッチ３を接続する配線とが共用配線４として共用化されている。この共用配線４は、例えば、絶縁層を挟んで複層化（二層化）、あるいは、基板の裏面を使用する等の方法により共用化することが考えられる。
【００２８】
ＰＨＹバススイッチ３は、本発明のスイッチ部に相当し、ＰＣＩ−ｅＩ／Ｆ２１とＵＳＢ３.０Ｉ／Ｆ２２とを選択的に切り替えるための経路切替部３２を備える。ＰＣＩ−ｅＩ／Ｆ２１に切り替える場合、経路切替部３２が、ＰＣＩ−ｅデバイス側接続部３３とコントローラ側接続部３１とを接続し、ＵＳＢ３.０Ｉ／Ｆ２２に切り替える場合、経路切替部３２が、ＵＳＢ３.０デバイス側接続部３４とコントローラ側接続部３１とを接続する。
【００２９】
ＰＨＹバススイッチ３は、ＰＣＩ−ｅＩ／Ｆ２１に対応するＳＳＤ７を接続するためのＰＣＩ−ｅデバイス側接続部３３と、ＵＳＢ３.０Ｉ／Ｆ２２に対応するＨＤＤ８を接続するためのＵＳＢ３.０デバイス側接続部３４と、共用配線４を介してＰＣＩ−ｅＩ／Ｆ２１及びＵＳＢ３.０Ｉ／Ｆ２２を接続するコントローラ側接続部３１とを備える。なお、ＳＳＤ７は本発明の第１のデバイス、ＰＣＩ−ｅデバイス側接続部３３は本発明の第１のデバイス側接続部に相当し、ＨＤＤ８は本発明の第２のデバイス、ＵＳＢ３.０デバイス側接続部３４は本発明の第２のデバイス側接続部に相当する。
【００３０】
ＰＣＩ−ｅデバイス側接続部３３、ＵＳＢ３.０デバイス側接続部３４、及びコントローラ側接続部３１は、それぞれ差動送信部（送信部ＴＸ＋，ＴＸ−）と、差動受信部（受信部ＲＸ＋，ＲＸ−）とを備える。また、ＳＳＤ７及びＨＤＤ８についても、同様に、差動送信部（送信部ＴＸ＋，ＴＸ−）と、差動受信部（受信部ＲＸ＋，ＲＸ−）とを備える。
【００３１】
ＰＣＩ−ｅ及びＵＳＢ３.０では、所謂プラグアンドプレイ機能がサポートされているため、対応デバイスが接続されると、これを自動的に認識することができる。本例の場合、ＰＨＹバススイッチ３のＰＣＩ−ｅデバイス側接続部３３及びＵＳＢ３.０デバイス側接続部３４がスロットになっており、それぞれのスロットにＳＳＤ７、ＨＤＤ８が装着されると、経路切替部３２がこれを自動的に認識し、デバイスの接続があったことを信号通信部３５に通知する。
【００３２】
例えば、経路切替部３２は、ＰＣＩ−ｅデバイス側接続部３３との接続（図２の状態）、ＵＳＢ３.０デバイス側接続部３４との接続（図３の状態）を一定間隔で交互に繰り返しており、経路切替部３２がＳＳＤ７の接続を検出した場合、ＳＳＤ７の接続があったことを信号通信部３５に通知する。この通知を受けた信号通信部３５は、ＳＳＤ７の接続を示す接続信号をコントローラ２側の信号通信部２３に送信する。これにより、コントローラ２は、ＳＳＤ７の接続を認識することができる。ＨＤＤ８についても同様に接続を認識することができる。
【００３３】
また、ＳＳＤ７の接続が解除された場合も基本的に同様であるが、この場合、経路切替部３２がＳＳＤ７の接続解除を検出する。そして、ＳＳＤ７の接続解除があったことを信号通信部３５に通知する。この通知を受けた信号通信部３５は、ＳＳＤ７の接続解除を示す解除信号をコントローラ２側の信号通信部２３に送信する。これにより、コントローラ２は、ＳＳＤ７の接続解除を認識することができる。ＨＤＤ８について同様に接続解除を認識することができる。
【００３４】
上記のようにして、コントローラ２では、ＰＣＩ−ｅデバイス側接続部３３、ＵＳＢ３.０デバイス側接続部３４それぞれに対して、対応デバイスが接続されているか否かの接続状態を認識することができる。そして、コントローラ２の信号通信部２３は、本発明の切替信号出力部に相当し、ＰＣＩ−ｅＩ／Ｆ２１の経路とＵＳＢ３.０Ｉ／Ｆ２２の経路を切り替えるための切替信号を出力する。ＰＨＹバススイッチ３の信号通信部３５は、信号通信部２３からの切替信号を受信すると、受信した切替信号に基づいて、経路切替部３２にコマンド信号（Ｈｉｇｈ／Ｌｏｗ）を送出し、このコマンド信号を受けた経路切替部３２が、ＰＣＩ−ｅＩ／Ｆ２１とＳＳＤ７を結ぶ経路と、ＵＳＢ３.０Ｉ／Ｆ２２とＨＤＤ８を結ぶ経路とを切り替える。
【００３５】
具体的には、ＳＳＤ７あるいはＨＤＤ８にデータ（差動信号）を送信する場合、ユーザの操作等によりデータの送信先となるデバイス（ＳＳＤ７あるいはＨＤＤ８）を指定する。また、ＳＳＤ７あるいはＨＤＤ８からデータを受信する場合、同様に、ユーザの操作等によりデータの送信元となるデバイス（ＳＳＤ７あるいはＨＤＤ８）を指定する。そして、コントローラ２側の信号通信部２３は、上記で指定されたデバイスのシリアル通信Ｉ／Ｆに応じた切替信号をＰＨＹバススイッチ３に出力する。
【００３６】
例えば、ＳＳＤ７へデータを送信する場合、図２に例示するように、コントローラ２側の信号通信部２３は、ＰＣＩ−ｅ切替信号をＰＨＹバススイッチ３に出力する。ＰＨＹバススイッチ３では、信号通信部３５でこのＰＣＩ−ｅ切替信号を受信し、受信したＰＣＩ−ｅ切替信号に応じた“Ｈｉｇｈ”を経路切替部３２に出力する。経路切替部３２は、信号通信部３５からの“Ｈｉｇｈ”に応じて、コントローラ側接続部３１とＰＣＩ−ｅデバイス側接続部３３とが接続されるように、ＰＨＹバススイッチ３の内部配線を切り替えて、ＰＣＩ−ｅＩ／Ｆ２１とＳＳＤ７との経路を確立する。これにより、ＰＣＩ−ｅ対応のデバイスであるＳＳＤ７にデータを送信することができる。
【００３７】
また、ＨＤＤ８へデータを送信する場合、図３に例示するように、コントローラ２側の信号通信部２３は、ＵＳＢ３.０切替信号をＰＨＹバススイッチ３に出力する。ＰＨＹバススイッチ３では、信号通信部３５でこのＵＳＢ３.０切替信号を受信し、受信したＵＳＢ３.０切替信号に応じた“Ｌｏｗ”を経路切替部３２に出力する。経路切替部３２は、信号通信部３５からの“Ｌｏｗ”に応じて、コントローラ側接続部３１とＵＳＢ３.０デバイス側接続部３４とが接続されるように、ＰＨＹバススイッチ３の内部配線を切り替えて、ＵＳＢ３.０Ｉ／Ｆ２２とＨＤＤ８との経路を確立する。これにより、ＵＳＢ３.０対応のデバイスであるＨＤＤ８にデータを送信することができる。
【００３８】
ＳＳＤ７あるいはＨＤＤ８からデータを受信する場合も基本的に同様であるが、ＳＳＤ７からデータを受信する場合、図２に例示するように、コントローラ２側の信号通信部２３は、ＰＣＩ−ｅ切替信号をＰＨＹバススイッチ３に出力する。ＰＨＹバススイッチ３では、信号通信部３５でこのＰＣＩ−ｅ切替信号を受信し、受信したＰＣＩ−ｅ切替信号に応じた“Ｈｉｇｈ”を経路切替部３２に出力する。経路切替部３２は、信号通信部３５からの“Ｈｉｇｈ”に応じて、コントローラ側接続部３１とＰＣＩ−ｅデバイス側接続部３３とが接続されるように、ＰＨＹバススイッチ３の内部配線を切り替えて、ＰＣＩ−ｅＩ／Ｆ２１とＳＳＤ７との経路を確立する。これにより、ＰＣＩ−ｅ対応のデバイスであるＳＳＤ７からデータを受信することができる。
【００３９】
また、ＨＤＤ８からデータを受信する場合、図３に例示するように、コントローラ２側の信号通信部２３は、ＵＳＢ３.０切替信号をＰＨＹバススイッチ３に出力する。ＰＨＹバススイッチ３では、信号通信部３５でこのＵＳＢ３.０切替信号を受信し、受信したＵＳＢ３.０切替信号に応じた“Ｌｏｗ”を経路切替部３２に出力する。経路切替部３２は、信号通信部３５からの“Ｌｏｗ”に応じて、コントローラ側接続部３１とＵＳＢ３.０デバイス側接続部３４とが接続されるように、ＰＨＹバススイッチ３の内部配線を切り替えて、ＵＳＢ３.０Ｉ／Ｆ２２とＨＤＤ８との経路を確立する。これにより、ＵＳＢ３.０対応のデバイスであるＨＤＤ８からデータを受信することができる。
【００４０】
前述したように、コントローラ２は、ユーザによる操作に従って、切替信号をＰＨＹバススイッチ３に出力し、経路切替部３２の経路を切り替えることができる。コントローラ２は、図１の情報処理装置側のＣＰＵ５と接続されているため、ユーザが操作部（図示せず）からデバイスを指定した際に、ＣＰＵ５がこれを検知し、ＣＰＵ５がコントローラ２を制御する。例えば、ユーザによってＨＤＤ８が指定された場合には、ＣＰＵ５は、ＨＤＤ８に対応するＵＳＢ３.０切替信号を出力するようにコントローラ２に指示する。
【００４１】
ここで、コントローラ２がＳＳＤ７あるいはＨＤＤ８からデータを受信する場合、データはＰＣＩ−ｅＩ／Ｆ２１及びＵＳＢ３.０Ｉ／Ｆ２２の両方で受信されるが、受信したデータに対応するシリアル通信Ｉ／Ｆのみがデータの処理を行い、対応していないシリアル通信Ｉ／Ｆはデータを無視するように制御される。例えば、ＳＳＤ７からＰＣＩ−ｅのデータが受信された場合、ＰＣＩ−ｅＩ／Ｆ２１のみがデータを認識して、以降の処理を行い、ＵＳＢ３.０Ｉ／Ｆ２２ではデータが無視されるため、以降の処理は行われない。また逆に、データがＨＤＤ８からのＵＳＢ３.０の信号であれば、ＵＳＢ３.０Ｉ／Ｆ２２のみがデータを認識し、以降の処理を行い、ＰＣＩ−ｅＩ／Ｆ２１ではデータが無視されるため、以降の処理は行われない。
【００４２】
以上、インターフェイス装置１、インターフェイス装置１を備えた情報処理装置の実施の形態について説明してきたが、インターフェイス装置１は配線基板上に実装することができるため、本発明は、インターフェイス装置１が実装された配線基板の形態としてもよい。具体的には、インターフェイス装置１を構成するコントローラ２及びＰＨＹバススイッチ３が実装された配線基板の形態とすることができる。
【００４３】
このように、本発明によれば、ＰＣＩ−ｅＩ／ＦとＵＳＢ３.０Ｉ／Ｆとでは、インピーダンスの制約及び電気的特性が同等であるため、基板配線を共用化することができる。これにより、冗長な配線を削減することができ、基板面積を小さくすることが可能となる。また、ＰＣＩ−ｅＩ／Ｆの経路とＵＳＢ３.０Ｉ／Ｆの経路を選択的に切り替えるためのＰＨＹバススイッチを設けたため、設計変更等に対して柔軟に対応することが可能となる。
【符号の説明】
【００４４】
１…インターフェイス装置、２…コントローラ、３…ＰＨＹバススイッチ、４…共用配線、５…ＣＰＵ、６…メモリ、７…ＳＳＤ、８…ＨＤＤ、２１…ＰＣＩ−ｅＩ／Ｆ、２２…ＵＳＢ３.０Ｉ／Ｆ、２３，３５…信号通信部、３１…コントローラ側接続部、３２…経路切替部、３３…ＰＣＩ−ｅデバイス側接続部、３４…ＵＳＢ３.０デバイス側接続部。
【図１】
0005346978.tif 000002
【図２】
0005346978.tif 000003
【図３】
0005346978.tif 000004