(57)【特許請求の範囲】
【請求項１】
直流電源の両端に接続され、共振リアクトルとトランスの１次巻線とスイッチング素子とが直列に接続される第１直列回路と、
前記直流電源の両端に接続され、第１整流器と電流共振コンデンサと前記トランスの２次巻線とが直列に接続される第２直列回路と、
前記電流共振コンデンサと前記トランスの２次巻線との直列回路の両端に接続され、第２整流器と平滑コンデンサとからなる整流平滑回路と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
前記出力電圧検出手段からの出力電圧信号に基づき前記スイッチング素子をオン／オフさせる制御回路と、
前記トランスの１次巻線と前記スイッチング素子との接続点と前記第２整流器と前記平滑コンデンサとの接続点との間に接続された第３整流器と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
直流電源の両端に接続され、トランスの１次巻線とスイッチング素子とが直列に接続される第１直列回路と、
前記直流電源の両端に接続され、第１整流器と電流共振コンデンサと共振リアクトルと前記トランスの２次巻線とが直列に接続される第２直列回路と、
前記電流共振コンデンサと前記共振リアクトルと前記トランスの２次巻線との直列回路の両端に接続され、第２整流器と平滑コンデンサとからなる整流平滑回路と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
前記出力電圧検出手段からの出力電圧信号に基づき前記スイッチング素子をオン／オフさせる制御回路と、
前記トランスの１次巻線と前記スイッチング素子との接続点と前記第２整流器と前記平滑コンデンサとの接続点との間に接続された第３整流器と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
前記共振リアクトルは、前記トランスの１次巻線及び２次巻線間のリーケージインダクタンスであることを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図１１は従来のＤＣ−ＤＣコンバータの回路構成図である。図１１に示すＤＣ−ＤＣコンバータは、直流電源Ｖｉｎと、直流電源Ｖｉｎの両端に接続された昇圧リアクトルＬ１とＭＯＳＦＥＴ等からなるスイッチング素子Ｑ０とからなる第１直列回路と、スイッチング素子Ｑ０に並列に接続された整流器（ダイオード）Ｄ１と平滑コンデンサＣｏとからなる整流平滑回路と、平滑コンデンサＣｏに並列に接続された抵抗Ｒ１と抵抗Ｒ２とからなる直列回路と、抵抗Ｒ１と抵抗Ｒ２との分圧電圧に基づきスイッチング素子Ｑ０のオン／オフを制御する制御回路１０ａとを有している。
【０００３】
図１２は図１１に示す従来のＤＣ−ＤＣコンバータの各部の動作波形を示す図である。
【０００４】
図１１の従来のＤＣ−ＤＣコンバータの動作を図１２の各部の動作波形を参照しながら説明する。図１１において、Ｖｏは平滑コンデンサＣｏの両端電圧、ＩＬ１は昇圧リアクトルＬ１に流れる電流、ＩＤ１は整流器Ｄ１に流れる電流、ＩＤはスイッチング素子Ｑ０のドレイン電流、ＶＤＳはスイッチング素子Ｑ０のドレイン−ソース間電圧、Ｖｇはスイッチング素子Ｑ０の駆動信号を示す。
【０００５】
まず、期間ＴＭ１において、スイッチング素子Ｑ０がオンすると、Ｖｉｎ（正極）→Ｌ１→Ｑ０→Ｖｉｎ（負極）の経路で電流ＩＬ１，ＩＤが流れる。
【０００６】
次に、期間ＴＭ２において、スイッチング素子Ｑ０がオフすると、Ｖｉｎ（正極）→Ｌ１→Ｄ１→Ｃｏ→Ｖｉｎ（負極）の経路で電流ＩＬ１，ＩＤ１が流れ、スイッチング素子Ｑ０のドレイン−ソース間電圧ＶＤＳが上昇する。
【０００７】
スイッチング素子Ｑ０のオン期間ＴＭ１には、昇圧リアクトルＬ１にＶｉｎ／Ｌ１の傾きを持った電流が流れる。つまり、スイッチング素子Ｑ０がオンした直後の電流が最も少なく、スイッチング素子Ｑ０がオフする直前の電流が最も多くなる。従来のＤＣ−ＤＣコンバータでは、スイッチング素子Ｑ０のターンオフ時に発生する損失が、ターンオン時、オン時の損失に比べ大きくなる。このターンオフ時の損失を軽減するには、昇圧リアクトルＬ１のインダクタンス値を大きく設定しターンオフ時に昇圧リアクトルＬ１に流れている電流を軽減する必要がある。
【０００８】
しかし、昇圧リアクトルＬ１のインダクタンス値を大きく設定すると昇圧リアクトルＬ１の鉄損が増加するか、銅損の増加を招く。また、鉄損、銅損いずれも変えないようにするには昇圧リアクトルＬ１を大型の物に変更する必要がある。スイッチング素子Ｑ０のスイッチング周波数をあげることも考えられるが、スイッチング回数が増えるとスイッチング損失も増加しスイッチング素子Ｑ０の発熱が増加すると言った問題がある。
【０００９】
さらに、昇圧リアクトルＬ１のインダクタンス値を大きく設定したり、スイッチング周波数を高く設定すると、昇圧リアクトルＬ１に流れる電流が直流重畳する。
【００１０】
昇圧リアクトルＬ１に流れる電流が直流重畳すると、スイッチング素子Ｑ０のターンオン時のスイッチング損失が増加するとともに、整流器Ｄ１のリカバリー電流によるサージ電流がスイッチング素子Ｑ０に流れて、大きなノイズを発生する。
【００１１】
なお、この整流器Ｄ１によるサージ電流を抑制することを目的として、昇圧リアクトルＬ１に流れる電流が零となるタイミングに同期して動作するＤＣ−ＤＣコンバータが知られている（特許文献１）。
【特許文献１】特開２０００−７８８３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１の技術は、整流器Ｄ１によるサージ電流を抑制することができるが、スイッチング素子Ｑ０がターンオンしたときのスイッチング損失の増加を抑制することはできない。
【００１３】
本発明は、スイッチング損失を低減して、高効率で安価なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するために、請求項１の発明は、直流電源の両端に接続され、共振リアクトルとトランスの１次巻線とスイッチング素子とが直列に接続される第１直列回路と、前記直流電源の両端に接続され、第１整流器と電流共振コンデンサと前記トランスの２次巻線とが直列に接続される第２直列回路と、前記電流共振コンデンサと前記トランスの２次巻線との直列回路の両端に接続され、第２整流器と平滑コンデンサとからなる整流平滑回路と、前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段からの出力電圧信号に基づき前記スイッチング素子をオン／オフさせる制御回路と、前記トランスの１次巻線と前記スイッチング素子との接続点と前記第２整流器と前記平滑コンデンサとの接続点との間に接続された第３整流器とを備えることを特徴とする。
【００１５】
請求項２の発明は、直流電源の両端に接続され、トランスの１次巻線とスイッチング素子とが直列に接続される第１直列回路と、前記直流電源の両端に接続され、第１整流器と電流共振コンデンサと共振リアクトルと前記トランスの２次巻線とが直列に接続される第２直列回路と、前記電流共振コンデンサと前記共振リアクトルと前記トランスの２次巻線との直列回路の両端に接続され、第２整流器と平滑コンデンサとからなる整流平滑回路と、前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段からの出力電圧信号に基づき前記スイッチング素子をオン／オフさせる制御回路と、前記トランスの１次巻線と前記スイッチング素子との接続点と前記第２整流器と前記平滑コンデンサとの接続点との間に接続された第３整流器とを備えることを特徴とする。
【００２０】
請求項３の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記共振リアクトルは、前記トランスの１次巻線及び２次巻線間のリーケージインダクタンスであることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、共振リアクトルと電流共振コンデンサとの直列共振によって共振電流が流れ、この共振電流を用いるので、スイッチング損失を低減して、高効率で安価なＤＣ−ＤＣコンバータを提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明のＤＣ−ＤＣコンバータの実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００２３】
図１は本発明の実施例１のＤＣ−ＤＣコンバータの回路構成図である。図１に示すＤＣ−ＤＣコンバータにおいて、直流電源Ｖｉｎの両端には、共振リアクトルＬｒとトランスＴ１の１次巻線Ｎ１とＭＯＳＦＥＴ等からなるスイッチング素子Ｑ０とからなる第１直列回路が接続されている。スイッチング素子Ｑ０のドレイン−ソース間にはダイオードＤ０が接続されている。なお、ダイオードＤ０は、スイッチング素子Ｑ０の寄生ダイオードであっても良い。
【００２４】
直流電源Ｖｉｎの両端には、整流器Ｄ１と電流共振コンデンサＣｒｉとトランスＴ１の２次巻線Ｎ２とからなる第２直列回路が接続されている。電流共振コンデンサＣｒｉとトランスＴ１の２次巻線Ｎ２との直列回路には並列に整流器Ｄ２と平滑コンデンサＣｏとからなる整流平滑回路が接続されている。トランスＴ１の１次巻線Ｎ１とスイッチング素子Ｑ０との接続点と、整流器Ｄ２と平滑コンデンサＣｏとの接続点との間には整流器Ｄ３が接続されている。
【００２５】
平滑コンデンサＣｏの両端には、直列に接続された抵抗Ｒ１と抵抗Ｒ２とからなる出力電圧検出手段が接続されている。制御回路１０は、抵抗Ｒ１と抵抗Ｒ２とにより分圧された出力電圧信号に基づきスイッチング素子Ｑ０をオン／オフさせる。
【００２６】
図２は本発明の実施例１のＤＣ−ＤＣコンバータの各部の動作波形図である。図２において、Ｖｏは平滑コンデンサＣｏの両端電圧、Ｖｃｒｉは電流共振コンデンサＣｒｉの両端電圧、ＩD1は整流器Ｄ1に流れる電流、ＩD2は整流器Ｄ２に流れる電流、ＩD3は整流器Ｄ３に流れる電流、Ｉｃｒｉは電流共振コンデンサＣｒｉに流れる電流、ＩDはスイッチング素子Ｑ０のドレイン電流、ＶDSはスイッチング素子Ｑ０のドレイン−ソース間電圧、Ｖｇはスイッチング素子Ｑ０の駆動信号を示す。
【００２７】
実施例１では、スイッチング素子Ｑ０の１周期のスイッチング動作を図２に示すように、第１期間ＴＭ１乃至第４期間ＴＭ４に分けることができる。
【００２８】
まず、第１期間ＴＭ１では、制御回路１０から駆動信号Ｖｇが出力され、スイッチング素子Ｑ０はオン状態である。このとき、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｑ０→Ｖｉｎ（負極）の経路でスイッチング電流ＩDが流れる。
【００２９】
またこれと同時に、Ｖｉｎ（正極）→Ｄ１→Ｃｒｉ→Ｎ２→Ｖｉｎ（負極）の経路で共振電流Ｉｃｒｉが流れる。スイッチング電流ＩDは、共振リアクトルＬｒと電流共振コンデンサＣｒｉとの直列共振によって決まる周波数の共振電流成分と、トランスＴ１の１次巻線Ｎ１のインダクタンス値によって決まる傾きを持つ線形電流成分との合成電流となる。共振電流Ｉｃｒｉは共振リアクトルＬｒと電流共振コンデンサＣｒｉとの直列共振によって決まる周波数を持つ共振電流成分のみである。共振電流Ｉｃｒｉが零となると、第２期間ＴＭ２が開始する。
【００３０】
第２期間ＴＭ２では、制御回路１０から駆動信号Ｖｇが出力されているので、第１期間ＴＭ１に引き続きスイッチング素子Ｑ０はオン状態である。このとき、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｑ０→Ｖｉｎ（負極）の経路でスイッチング電流ＩDが流れる。
【００３１】
但し、スイッチング電流ＩDは、第１期間ＴＭ１とは相違し、トランスＴ１の１次巻線Ｎ１のインダクタンス値によって決まる傾きを持つ線形電流成分のみとなる。制御回路１０からの駆動信号Ｖｇがオフになると、第３期間ＴＭ３が開始する。
【００３２】
第３期間ＴＭ３では、スイッチング素子Ｑ０はオフし、トランスＴ１に蓄積された磁束エネルギーによってトランスＴ１の１次巻線Ｎ１に逆起電力が発生する。この逆起電力によって、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｄ３→Ｃｏ→Ｖｉｎ（負極）の経路でスイッチング電流ＩD３が流れる。また、これと同時に、Ｎ２→Ｃｒｉ→Ｄ２→Ｃｏ→Ｎ２の経路で共振電流Ｉｃｒｉが流れる。
【００３３】
スイッチング電流ＩD３は、スイッチング素子Ｑ０がターンオフした時にトランスＴ１の１次巻線Ｎ１に流れていた電流値から、
（平滑コンデンサＣｏの両端電圧−直流電源Ｖｉｎの両端電圧−（平滑コンデンサＣｏの両端電圧−電流共振コンデンサＣｒｉの両端電圧）×トランスＴ１の１次巻線Ｎ１の巻数／トランスＴ１の２次巻線Ｎ２の巻数）／共振リアクトルＬｒのインダクタンス値によってほぼ決まる傾きで減少する。
【００３４】
一方、共振電流Ｉｃｒｉは、零から
（平滑コンデンサＣｏの両端電圧−電流共振コンデンサＣｒｉの両端電圧）／（共振リアクトルＬｒのインダクタンス値×トランスＴ１の１次巻線Ｎ１の巻数の２乗／共振リアクトルＬｒのインダクタンス値×トランスＴ１の２次巻線Ｎ２の巻数の２乗）
によってほぼ決まる傾きで増加する。
【００３５】
スイッチング電流ＩD３が零になると、第４期間ＴＭ４が開始する。
【００３６】
第４期間ＴＭ４では、Ｎ２→Ｃｒｉ→Ｄ２→Ｃｏ→Ｎ２の経路で共振電流Ｉｃｒｉが流れる。共振電流Ｉｃｒｉは、電流共振コンデンサＣｒｉとトランスＴ１の２次巻線Ｎ２との直列共振周波数によって決まる周波数の電流となる。制御回路１０からの駆動信号Ｖｇによってスイッチング素子Ｑ０がオンすると、第１期間ＴＭ１へ戻る。これら一連の動作が繰り返して実行される。
【００３７】
なお、負荷電力が軽い場合やトランスＴ１の巻数などによっては、期間ＴＭ４の途中で共振電流Ｉｃｒｉが零となる第５期間を経る場合がある。
【００３８】
図３は本発明の実施例１の制御回路の構成ブロック図である。図３において、制御回路１０は、差動増幅器１１、発振周波数調整器１２、パルス信号生成器１３、駆動回路１４を有している。
【００３９】
差動増幅器１１は、抵抗Ｒ１と抵抗Ｒ２とにより分圧された出力電圧信号を入力し、この出力電圧信号と、図示しない基準信号との誤差を増幅して得られた差動増幅信号を出力する。
【００４０】
パルス信号生成器１３は、差動増幅器１１から入力された、差動増幅信号と発振周波数調整器１２から出力された周波数調整信号とを用いてスイッチング素子Ｑ０の駆動用のパルス列信号を生成し駆動回路１４に出力する。駆動回路１４は、パルス信号生成器１３から入力されたパルス列信号に基づきスイッチング素子Ｑ０を駆動するための駆動信号を出力する。
【００４１】
図４は本発明の実施例１の制御回路に設けられたパルス信号生成器の構成ブロック図である。
【００４２】
図４に示すパルス信号発生器１３において、電源Ｒｅｇとグランドとの間には、定電流源ＣＣ１とコンデンサＣ１との直列回路が接続されている。コンデンサＣ１には、並列に放電回路としてのＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ１が接続されている。
【００４３】
コンパレータＣＭＰ１は、反転入力端子がコンデンサＣ１の一端とスイッチング素子Ｑ１のドレインと定電流源ＣＣ１の一端との接続点とに接続され、非反転入力端子が差動増幅器１１の出力端子に接続され、コンデンサＣ１の両端電圧と差動増幅器１１の出力信号を比較する。クロックパルス生成器１３ａは、発振周波数調整器１２からの周波数調整信号に基づきクロックパルスを生成する。スイッチング素子Ｑ１は、クロックパルス生成器１３ａからのクロックパルスがゲートに入力されることでオン／オフする。
【００４４】
図４に示すパルス信号生成器１３の動作を図５に示す各部の動作波形図を参照して説明する。まず、時刻ｔ１において、クロックパルス生成器１３ａから供給されるクロックパルスによりスイッチング素子Ｑ１がオンすると、コンデンサＣ１が放電されて、略零となる。
【００４５】
時刻ｔ２において、クロックパルスによりスイッチング素子Ｑ１がオフになると、コンデンサＣ１は定電流源ＣＣ１の電流により充電される。このとき、コンパレータＣＭＰ１は、クロックパルスにより充放電を繰り返すコンデンサＣ１の両端電圧と差動増幅器１１からの差動増幅信号の電圧を比較する。
【００４６】
そして、コンパレータＣＭＰ１は、差動増幅信号がコンデンサＣ１の両端電圧より大きいときにはＨレベル（時刻ｔ２〜ｔ３）を出力し、コンデンサＣ１の両端電圧が差動増幅信号よりも大きいときにはＬレベル（時刻ｔ３〜ｔ４）のパルス列信号を生成する。図４に示すパルス信号生成器１３では、差動増幅信号の電圧レベルに応じて、オンとオフとのデューティの違うパルス列を生成する。
【００４７】
図６は本発明の実施例１の制御回路に設けられたパルス信号生成器の他の構成ブロック図である。
【００４８】
図６に示すパルス信号生成器１３において、電源Ｒｅｇとグランドとの間には、可変定電流源ＣＣ２とコンデンサＣ２との直列回路が接続されている。コンデンサＣ２には、並列に放電回路としてのＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ２が接続されている。可変定電流源ＣＣ２とコンデンサＣ２との接続点にはシュミットバッファＳＴ１が接続されている。
【００４９】
電源Ｒｅｇとグランドとの間には、可変定電流源ＣＣ３とコンデンサＣ３との直列回路が接続されている。コンデンサＣ３には、並列に放電回路としてのＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ３が接続されている。可変定電流源ＣＣ３とコンデンサＣ３との接続点にはシュミットバッファＳＴ２が接続されている。
【００５０】
可変定電流源Ｃｃ２は、差動増幅器１１に接続され、差動増幅信号に比例して電流値が変化する。可変定電流源ＣＣ３は発振周波数調整器１２に接続され、周波数調整信号（オン期間設定信号）に比例して、電流値が変化する。
【００５１】
フリップフロップ回路ＦＦは、セット入力端子ＳにシュミットバッファＳＴ２、リセット入力端子ＲにシュミットバッファＳＴ１、出力端子Ｑに駆動回路１４及びスイッチング素子Ｑ３、出力端子Ｑｂにスイッチング素子Ｑ２が、それぞれ接続されている。
【００５２】
図６に示すパルス信号生成器１３において、フリップフロップ回路ＦＦがセットされている状態では、出力端子ＱにＨレベル、出力端子ＱｂにＬレベルが出力されている。コンデンサＣ３は、スイッチング素子Ｑ３により放電されている。コンデンサＣ２は可変定電流源ＣＣ２により充電されている。
【００５３】
このとき、パルス信号生成器１３から駆動回路１４にスイッチング素子Ｑ０のオン信号が出力されている。コンデンサＣ２の電位が上昇して、シュミットバッファＳＴ１の閾値電圧まで上昇すると、フリップフロップ回路ＦＦのリセット入力端子Ｒにリセット信号が出力される。
【００５４】
フリップフロップ回路ＦＦがリセットされると、出力端子ＱはＬレベルに変化し、スイッチング素子Ｑ３がオフし、コンデンサＣ３は可変定電流源ＣＣ３により充電される。これと同時に出力端子ＱｂはＨレベルに変化し、スイッチング素子Ｑ２がオンし、コンデンサＣ２は放電される。
【００５５】
このとき、パルス信号生成器１３から駆動回路１４にスイッチング素子Ｑ０のオフ信号が出力されている。コンデンサＣ３の電位が上昇し、シュミットバッファＳＴ２の閾値電圧まで上昇すると、フリップフロップ回路ＦＦのセット入力端子Ｓにセット信号が出力され元の状態に戻る。これらの動作を繰り返しパルス信号生成器１３は、パルス列信号を生成して駆動回路１４に出力する。
【００５６】
このとき、可変定電流源ＣＣ３の値を一定とし、可変定電流源ＣＣ２の値を差動増幅信号を変化させることで、スイッチング素子Ｑ０のオン期間を一定とし、出力電圧の差動増幅信号に基づきスイッチング素子Ｑ０のオフ期間を変化させる制御を実現することができる。
【００５７】
このように実施例１のＤＣ−ＤＣコンバータによれば、共振リアクトルＬｒと電流共振コンデンサＣｒｉとの直列共振によって共振電流が流れ、この共振電流を用いることで、スイッチング素子Ｑ０のターンオフ時における順方向電流を小さくすることができる。即ち、スイッチング素子Ｑ０のスイッチング損失を低減できる。
【００５８】
さらに、各整流器Ｄ１〜Ｄ３は、順バイアスから逆バイアスに動作が変化する際にゼロ電流又は電流制限された状態となる。従って、高効率で低ノイズで安価な共振型のＤＣ−ＤＣコンバータを提供できる。
【実施例２】
【００５９】
図７は本発明の実施例２のＤＣ−ＤＣコンバータの回路構成図である。図７に示す実施例２のＤＣ−ＤＣコンバータは、図１に示す実施例１のＤＣ−ＤＣコンバータのトランスＴ１の１次巻線Ｎ１に対して、トランスＴ１ａの１次巻線Ｎ１の極性が反転しているのみで、その他の構成については、図１に示す構成と同一である。
【００６０】
図８は本発明の実施例１のＤＣ−ＤＣコンバータの各部の動作波形図である。図８に示す各符号は、図７に示す各符号と同一であるので、ここではその説明は省略する。
【００６１】
実施例２もスイッチング素子Ｑ０の１周期のスイッチング動作を図８に示すように、第１期間ＴＭ１乃至第４期間ＴＭ４に分けることができる。
【００６２】
まず、第１期間ＴＭ１では、制御回路１０から駆動信号Ｖｇが出力され、スイッチング素子Ｑ０はオン状態である。このとき、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｑ０→Ｖｉｎ（負極）の経路でスイッチング電流ＩDが流れる。
【００６３】
またこれと同時に、Ｎ２→Ｃｒｉ→Ｄ２→Ｃｏ→Ｎ２の経路で共振電流Ｉｃｒｉが流れる。スイッチング電流ＩDは、共振リアクトルＬｒと電流共振コンデンサＣｒｉとの直列共振によって決まる周波数の共振電流成分と、トランスＴ１ａの１次巻線Ｎ１のインダクタンス値によって決まる傾きを持つ線形電流成分との合成電流となる。共振電流Ｉｃｒｉは共振リアクトルＬｒと電流共振コンデンサＣｒｉとの直列共振によって決まる周波数を持つ共振電流成分のみである。共振電流Ｉｃｒｉが零となると、第２期間ＴＭ２が開始する。
【００６４】
第２期間ＴＭ２では、制御回路１０から駆動信号Ｖｇが出力されているので、第１期間ＴＭ１に引き続きスイッチング素子Ｑ０はオン状態である。このとき、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｑ０→Ｖｉｎ（負極）の経路でスイッチング電流ＩDが流れる。
【００６５】
但し、スイッチング電流ＩDは、第１期間ＴＭ１とは相違し、トランスＴ１ａの１次巻線Ｎ１のインダクタンス値によって決まる傾きを持つ線形電流成分のみとなる。制御回路１０からの駆動信号Ｖｇがオフになると、第３期間ＴＭ３が開始する。
【００６６】
第３期間ＴＭ３では、スイッチング素子Ｑ０はオフし、トランスＴ１ａに蓄積された磁束エネルギーによってトランスＴ１ａの１次巻線Ｎ１に逆起電力が発生する。この逆起電力によって、Ｖｉｎ（正極）→Ｌｒ→Ｎ１→Ｄ３→Ｃｏ→Ｖｉｎ（負極）の経路でスイッチング電流が流れる。また、これと同時に、Ｎ２→Ｃｒｉ→Ｄ２→Ｃｏ→Ｎ２の経路で共振電流Ｉｃｒｉが流れる。
【００６７】
トランスＴ１ａ及び共振リアクトルＬｒの逆起電力によるスイッチング電流ＩD３は、スイッチング素子Ｑ０がターンオフした時にトランスＴ１ａの１次巻線Ｎ１に流れていた電流値から、
（平滑コンデンサＣｏの両端電圧−直流電源Ｖｉｎの両端電圧＋（直流電源Ｖｉｎの両端電圧−電流共振コンデンサＣｒｉの両端電圧）×トランスＴ１ａの１次巻線Ｎ１の巻数／トランスＴ１ａの２次巻線Ｎ２の巻数）／共振リアクトルＬｒのインダクタンス値によってほぼ決まる傾きで減少する。
【００６８】
一方、共振電流Ｉｃｒｉは、零から
（直流電源Ｖｉｎの両端電圧−電流共振コンデンサＣｒｉの両端電圧）／（共振リアクトルＬｒのインダクタンス値×トランスＴ１ａの１次巻線Ｎ１の巻数の２乗／共振リアクトルＬｒのインダクタンス値×トランスＴ１ａの２次巻線Ｎ２の巻数の２乗）
によってほぼ決まる傾きで増加する。
【００６９】
スイッチング電流ＩD３が零になると、第４期間ＴＭ４が開始する。
【００７０】
第４期間ＴＭ４では、Ｖｉｎ→Ｄ１→Ｃｒｉ→Ｎ２→Ｖｉｎの経路で共振電流Ｉｃｒｉが流れる。共振電流Ｉｃｒｉは、電流共振コンデンサＣｒｉとトランスＴ１ａの２次巻線Ｎ２との直列共振周波数によって決まる周波数の電流となる。制御回路１０からの駆動信号Ｖｇによってスイッチング素子Ｑ０がオンすると、第１期間ＴＭ１へ戻る。これら一連の動作が繰り返して実行される。
【００７１】
なお、負荷電力が軽い場合やトランスＴ１ａの巻数などによっては、期間ＴＭ４の途中で共振電流Ｉｃｒｉが零となる第５期間を経る場合がある。
【実施例３】
【００７２】
図９は本発明の実施例３のＤＣ−ＤＣコンバータの回路構成図である。図９に示す実施例３のＤＣ−ＤＣコンバータは、図１に示す実施例１のＤＣ−ＤＣコンバータに対して、電流共振コンデンサＣｒｉとトランスＴ１の２次巻線Ｎ２との直列回路に直列に共振リアクトルＬｒを接続したものである。その他の構成については、図１に示す構成と同一である。また、実施例３の動作についても実施例１の動作と同様であるので、省略する。
【００７３】
このように実施例３のＤＣ−ＤＣコンバータによっても実施例１の効果と同様な効果が得られる。
【実施例４】
【００７４】
図１０は本発明の実施例４のＤＣ−ＤＣコンバータの回路構成図である。図１０に示す実施例４のＤＣ−ＤＣコンバータは、図７に示す実施例２のＤＣ−ＤＣコンバータに対して、電流共振コンデンサＣｒｉとトランスＴ１ａの２次巻線Ｎ２との直列回路に共振リアクトルＬｒを直列に接続したものである。その他の構成については、図７に示す構成と同一である。また、実施例４の動作についても実施例２の動作と同様であるので、省略する。
【００７５】
このように実施例４のＤＣ−ＤＣコンバータによっても実施例２の効果と同様な効果が得られる。
【００７６】
なお、本発明は実施例１乃至実施例４のＤＣ−ＤＣコンバータに限定されるものではない。共振リアクトルＬｒは、例えば、トランスＴ１の１次巻線Ｎ１及び２次巻線Ｎ２間のリーケージインダクタンスであって良い。
【００７７】
また、制御回路１０は、出力電圧信号Ｖｏと基準電圧との誤差が小さくなるようにスイッチング素子Ｑ０のオンデューティを調整し、オンデューティが予め定められた値になったとき、スイッチング素子Ｑ０のオン時間を一定としオフ時間を調整しても良い。
【００７８】
また、制御回路１０は、出力電圧信号Ｖｏと基準電圧との誤差が小さくなるようにスイッチング素子Ｑ０のオン時間を一定としオフ時間を調整し、スイッチング素子Ｑ０の動作周波数が一定値以上又は一定値以下となったとき動作周波数を一定値としスイッチング素子Ｑ０のオンデューティを制御しても良い。
【００７９】
また、制御回路１０は、スイッチング素子Ｑ０のオン時間を共振リアクトルＬｒと電流共振コンデンサＣｒｉとによる共振電流の周期の半分より長い時間に設定しても良い。
【００８０】
この場合には、共振リアクトルＬｒと電流共振コンデンサＣｒｉとによる共振電流がゼロとなった後に、スイッチング素子Ｑ０をオフできるので、ノイズの発生がより少なくなる。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施例１のＤＣ−ＤＣコンバータの回路構成図である。
【図２】本発明の実施例１のＤＣ−ＤＣコンバータの各部の動作波形図である。
【図３】本発明の実施例１の制御回路の構成ブロック図である。
【図４】本発明の実施例１の制御回路に設けられたパルス信号生成器の構成ブロック図である。
【図５】図４に示すパルス信号生成器の各部の動作波形図である。
【図６】本発明の実施例１の制御回路に設けられたパルス信号生成器の他の構成ブロック図である。
【図７】本発明の実施例２のＤＣ−ＤＣコンバータの回路構成図である。
【図８】本発明の実施例２のＤＣ−ＤＣコンバータの各部の動作波形図である。
【図９】本発明の実施例３のＤＣ−ＤＣコンバータの回路構成図である。
【図１０】本発明の実施例４のＤＣ−ＤＣコンバータの回路構成図である。
【図１１】従来のＤＣ−ＤＣコンバータの回路構成図である。
【図１２】図１１に示す従来のＤＣ−ＤＣコンバータの各部の動作波形を示す図である。
【符号の説明】
【００８２】
Ｖｉｎ  直流電源
Ｌｒ   共振リアクトル
Ｔ１，Ｔ１ａ  トランス
Ｄ０，Ｄ１，Ｄ２，Ｄ３  整流器
Ｃｒｉ  電流共振コンデンサ
Ｒ１，Ｒ２  抵抗
Ｃｏ  平滑コンデンサ
Ｑ０，Ｑ１  スイッチング素子
１０，１０ａ  制御回路
１１  差動増幅器
１２  発振周波数調整器
１３  パルス信号生成器
１３ａ  クロックパルス生成器
１４  駆動回路
ＣＣ１  定電流源
ＣＣ２，ＣＣ３  可変定電流源
Ｃ１  コンデンサ
【図１】
0005217535.tif 000002
【図２】
0005217535.tif 000003
【図３】
0005217535.tif 000004
【図４】
0005217535.tif 000005
【図５】
0005217535.tif 000006
【図６】
0005217535.tif 000007
【図７】
0005217535.tif 000008
【図８】
0005217535.tif 000009
【図９】
0005217535.tif 000010
【図１０】
0005217535.tif 000011
【図１１】
0005217535.tif 000012
【図１２】
0005217535.tif 000013