(57)【特許請求の範囲】
【請求項１】
カスケード接続した複数の画像信号線駆動回路の各々に画像信号を供給すると共に、前記画像信号における１水平期間の先頭に対応するスタートパルスを最前段の前記画像信号線駆動回路に供給し、前記１水平期間の最後に対応するラッチパルスを前記画像信号線駆動回路の各々に供給するタイミングコントローラであって、
前記複数の画像信号線駆動回路を一巡して最後段の前記画像信号線駆動回路から出力された前記スタートパルスを受け、前記最後段の画像信号線駆動回路から出力された前記スタートパルスに応じて前記ラッチパルスを生成するラッチパルス生成回路を備え、
前記ラッチパルス生成回路は、
前記最後段の画像信号線駆動回路から出力された前記スタートパルスを所定の遅延時間だけ遅延させる遅延回路と、
前記遅延回路により遅延された前記スタートパルスを受けてからカウントを開始するカウンタと、
前記カウンタがカウントを開始してから当該カウント値が所定の目標値に達するまでの間、前記ラッチパルスを活性化させる比較器とを備える
ことを特徴とするタイミングコントローラ。
【請求項２】
請求項１記載のタイミングコントローラを搭載した画像表示装置。
【請求項３】
カスケード接続した複数の単位シフトレジスタから成る多段のシフトレジスタと、
シリアル入力される画像信号を、前記複数の単位シフトレジスタから順次出力される出力信号に同期して順次取り込むデータレジスタと、
前記単位シフトレジスタの最後段あるいはその近傍段の出力信号に応じて、第１のパルス信号を生成するパルス生成回路と、
前記第１のパルス信号と外部から入力される第２のパルス信号とのいずれかを選択するセレクタと、
前記セレクタが前記第１又は第２の信号のどちらを選択するかを設定するための設定端子と、
前記セレクタが選択した信号に応じて、前記画像信号を表示パネルの画像信号線へと出力する出力回路と備える
ことを特徴とする画像信号線駆動回路。
【請求項４】
請求項３記載の画像信号線駆動回路であって、
前記データレジスタに取り込まれる前記画像信号はディジタル信号であり、
前記複数の画像信号線駆動回路の各々は、
前記セレクタが選択した信号の活性化に応じて、前記データレジスタで保持されている前記画像信号を取り込んで保持するラッチ回路と、
前記ラッチ回路で保持されている前記画像信号をアナログ信号に変換するＤ／Ａコンバータとをさらに備え、
前記出力回路は、
前記セレクタが選択した信号の非活性化に応じて、アナログ信号に変換後の前記画像信号を前記画像信号線へと出力する
ことを特徴とする画像信号線駆動回路。
【請求項５】
複数の画像信号線駆動回路と、
前記複数の画像信号線駆動回路の各々に画像信号を供給すると共に、１水平期間の先頭に対応するスタートパルスを最前段の前記画像信号線駆動回路に供給するタイミングコントローラとを備える画像表示装置であって、
前記複数の画像信号線駆動回路の各々は、
請求項３または請求項４記載の画像信号線駆動回路であり、
前記複数の画像信号線駆動回路は、
各々の前記シフトレジスタ同士がカスケード接続するように接続されており、
前記タイミングコントローラから出力された前記スタートパルスは、
前記最前段の画像信号線駆動回路のシフトレジスタに入力され、
最後段の前記画像信号線駆動回路においては、
前記セレクタが前記第１のパルス信号を選択するように設定されており、
最後段以外の前記画像信号線駆動回路においては、
前記第２のパルス信号として、前記最後段の画像信号線駆動回路が生成した前記第１のパルスが入力され、
前記セレクタが前記第２のパルス信号を選択するように設定されている
ことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置などのマトリクス表示装置に用いられる画像信号線駆動回路およびタイミングコントローラに関し、特に、画像信号を画像信号線駆動回路から画像信号線に出力させるための制御信号の生成に関するものである。
【背景技術】
【０００２】
一般に、例えば液晶表示装置などのマトリクス表示装置の動作制御には、タイミングコントローラと呼ばれる制御装置が用いられる。タイミングコントローラは、外部から入力される各種の信号に基づいて、表示パネルの駆動回路（走査線駆動回路および画像信号線駆動回路）の制御信号を生成し、それを画像データと共に駆動回路へと送信する。駆動回路は、その制御信号および画像データに従って液晶パネルを駆動し、それにより液晶パネルに画像が表示される。
【０００３】
従来のタイミングコントローラは、適切な制御信号を生成するために、表示パネルの解像度を正しく認識しておく必要があった。その最も簡単な方法は、解像度の情報を常数として予めタイミングコントローラのメモリに記録しておくことである。しかしそうするとタイミングコントローラごとに対応可能な解像度が限られ、汎用性の低下を伴う。
【０００４】
そこで本発明者は、複数の単位回路がカスケード接続して成る画像信号線駆動回路（または走査線駆動回路）の最前段の画像信号線駆動回路にスタートパルスを入力してから、それらを一巡して当該スタートパルスが最後段（最終段）から出力されるまでの時間をカウントすることにより、表示パネルの解像度を自ら検出可能なタイミングコントローラを提案した（下記の特許文献１）。
【０００５】
【特許文献１】特開２００７−４１２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のタイミングコントローラは、画像信号線駆動回路の制御信号を所定のタイミングで出力できるように、内部にカウンタを備えていた。当該カウンタは、画像信号線駆動回路の動作タイミングを規定する水平クロックに従って、カウント値を上昇（カウントアップ）させることで、各制御信号の生成タイミングを計る。従来のタイミングコントローラはそのカウント値に基づいてそれぞれの制御信号を生成していた。
【０００７】
特に画像信号線駆動回路は、１水平ライン分の画像データの読み込みの後に、表示パネルへその画像データを出力する必要があるため、タイミングコントローラは１水平期間の最後にそのためのトリガとなるパルス信号（ラッチパルス）を出力していた。従来のタイミングコントローラでは、上記カウンタによるカウント値が表示パネルの水平方向の解像度（あるいはそれに近い値）に達したときを１水平期間の最後とみなし、ラッチパルスを生成していた。つまり従来のタイミングコントローラは、少なくとも水平方向の解像度近くまでカウント可能なカウンタを備える必要があり、そのことはタイミングコントローラの回路規模の増大を招いていた。
【０００８】
なお、上記の特許文献１のタイミングコントローラにおいても、最前段にスタートパルスを入力してから、当該スタートパルスが最後段から出力されるまでの時間をカウントするためには、少なくとも水平方向の解像度近くまでカウント可能なカウンタを備える必要がある。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、汎用性の向上および回路規模の縮小を図ることが可能なタイミングコントローラ、画像信号線駆動回路、並びにそれを搭載した表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の局面に係るタイミングコントローラは、カスケード接続した複数の画像信号線駆動回路の各々に画像信号を供給すると共に、前記画像信号における１水平期間の先頭に対応するスタートパルスを最前段の前記画像信号線駆動回路に供給し、前記１水平期間の最後に対応するラッチパルスを前記画像信号線駆動回路の各々に供給するタイミングコントローラであって、前記複数の画像信号線駆動回路を一巡して最後段の前記画像信号線駆動回路から出力された前記スタートパルスを受け、前記最後段の画像信号線駆動回路から出力された前記スタートパルスに応じて前記ラッチパルスを生成するラッチパルス生成回路を備え、前記ラッチパルス生成回路は、前記最後段の画像信号線駆動回路から出力された前記スタートパルスを所定の遅延時間だけ遅延させる遅延回路と、前記遅延回路により遅延された前記スタートパルスを受けてからカウントを開始するカウンタと、前記カウンタがカウントを開始してから当該カウント値が所定の目標値に達するまでの間、前記ラッチパルスを活性化させる比較器とを備えるものである。
【００１２】
本発明の第２の局面に係る画像信号線駆動回路は、カスケード接続した複数の単位シフトレジスタから成る多段のシフトレジスタと、シリアル入力される画像信号を、前記複数の単位シフトレジスタから順次出力される出力信号に同期して順次取り込むデータレジスタと、前記単位シフトレジスタの最後段あるいはその近傍段の出力信号に応じて、第１のパルス信号を生成するパルス生成回路と、前記第１のパルス信号と外部から入力される第２のパルス信号とのいずれかを選択するセレクタと、前記セレクタが前記第１および第２の信号のどちらを選択するかを設定するための設定端子と、前記セレクタが選択した信号に応じて、前記画像信号を表示パネルの画像信号線へと出力する出力回路と備えるものである。
【発明の効果】
【００１３】
本発明によれば、タイミングコントローラが解像度を予め認識しておく必要が無いので、タイミングコントローラの汎用性が向上し、また解像度を記憶しておくためのメモリ等も省略できる。また回路規模の大きいカウンタを備える必要も無くなるため、タイミングコントローラの小規模化、ひいては画像表示装置の小型化に寄与できる。
【発明を実施するための最良の形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る画像表示装置である液晶表示装置１の主要部を示すブロック図である。実際の画像表示装置は、図１に示したものの他にも多くの要素を備えているが、本明細書では本発明と特に関連性の高い主要な要素のみを図示し、それ以外のものは省略している。
【００１５】
図１の如く、当該液晶表示装置１は、液晶パネル２、走査線駆動回路１１〜１３、画像信号線駆動回路２１〜２８、タイミングコントローラ３０を備えている。液晶パネル２には複数の走査線３１と複数の画像信号線３２とが互いに交差するように配設されており、マトリクス状に並ぶその交差点の各々に画素が形成される。
【００１６】
画素のそれぞれは、画素トランジスタ（ＴＦＴ）３４および液晶素子３３を含んでいる。画素トランジスタ３４は、画像信号線３２と液晶素子３３との間に接続し、走査線３１に接続した制御電極を有している。なお図１においては、第１行・第１列の画素のみを代表的に示している。走査線駆動回路１１〜１３は、走査線３１に駆動信号（走査線駆動信号）を出力することで画素トランジスタ３４を駆動する。また画像信号線駆動回路２１〜２８は、画像信号線３２に画像データ（アナログ信号）を出力し、画素トランジスタ３４を通して液晶素子３３に書き込む。
【００１７】
走査線駆動回路１１〜１３のそれぞれは、一つの走査線３１を駆動する単位回路（以下「単位走査線駆動回路」）を複数個カスケード接続して成る集積回路である。また、３つの走査線駆動回路１１〜１３もカスケード接続している。つまり、走査線駆動回路１１〜１３に集積されている全ての単位走査線駆動回路が、カスケード接続されることとなる。
【００１８】
同様に、画像信号線駆動回路２１〜２８のそれぞれも、一つの画像信号線３２に画像データを出力する単位回路（以下「単位信号線駆動回路」）を複数個カスケード接続して成る集積回路である。また、８つの画像信号線駆動回路２１〜２８もカスケード接続している。つまり、画像信号線駆動回路２１〜２８に集積されている全ての単位信号線駆動回路が、全てカスケード接続されることとなる。
【００１９】
タイミングコントローラ３０には、画像データ（Ｖ−ＤＡＴＡ）と共に、画像信号線駆動回路２１〜２８および走査線駆動回路１１〜１３の制御の基準となる信号（以下「制御基準信号」）として、データイネーブル信号ＤＥＮＡ、水平同期信号ＨＤ、垂直同期信号ＶＤ、基準クロックＤＣＬＫが入力される。データイネーブル信号ＤＥＮＡは画像データが有効である期間を示す信号である。水平同期信号ＨＤは、液晶パネル２の水平方向（横方向）の同期をとるための信号であり、垂直同期信号ＶＤは垂直（縦方向）方向の同期をとるための信号である。基準クロックＤＣＬＫは、タイミングコントローラ３０の動作タイミングの基準となる。
【００２０】
タイミングコントローラ３０は、画像データ（Ｖ−ＤＡＴＡ）に基づいて赤、緑、青の各データから成るＲＧＢデータ（ＲＧＢ−ＤＡＴＡ）を生成すると共に、上記の制御基準信号に基づいて、画像信号線駆動回路２１〜２８および走査線駆動回路１１〜１３を駆動するための制御信号を生成する。ＲＧＢデータ（画像信号）は、それぞれ赤、緑、青のデータを表すディジタル信号であり、赤、緑、青の各ディジタル信号はそれぞれ数ビット幅のデータバスを用いて画像信号線駆動回路２１〜２８に転送される。
【００２１】
走査線駆動回路１１〜１３の制御信号には、走査線駆動回路１１〜１３の動作タイミングを規定するクロックＣＬＫＶ（以下「垂直クロックＣＬＫＶ」）、垂直走査の開始タイミングを規定するスタートパルスＳＴＶ（以下「垂直スタートパルスＳＴＶ」）、走査線駆動回路１１〜１３の出力のオン、オフを切り替えるための出力イネーブル信号／ＯＥなどが含まれる。
【００２２】
垂直スタートパルスＳＴＶは、タイミングコントローラ３０が出力するＲＧＢデータにおける各フレーム期間の先頭に対応して活性化されるパルス信号である。タイミングコントローラ３０が出力した垂直スタートパルスＳＴＶは、カスケード接続の最前段である走査線駆動回路１１に入力される。当該垂直スタートパルスＳＴＶは、走査線駆動回路１１，１２，１３の順に転送されてそれらを一巡する。このとき走査線駆動回路１１〜１３の内部では、カスケード接続した単位走査線駆動回路のそれぞれが、自己の前段から送られてきた垂直スタートパルスＳＴＶに同調して対応する走査線３１を駆動しつつ、その垂直スタートパルスＳＴＶを次段へ送る。
【００２３】
この単位走査線駆動信号の動作は、垂直クロックＣＬＫＶに同期して行われる。その結果、複数の走査線３１は垂直クロックＣＬＫＶに同期して順番に活性化され（即ち、液晶パネル２が走査される）、応じて走査線３１のそれぞれに接続した画素トランジスタ３４が、走査線３１単位で順番にオン状態になる。
【００２４】
なお、出力イネーブル信号／ＯＥは、液晶素子３３へのＲＧＢデータの書き込み可能な期間を調整するためのものであり、これによって走査線駆動回路１１〜１３の出力のオン、オフが切り替えられる。出力イネーブル信号／ＯＥは負論理の信号であり、走査線駆動回路１１〜１３は、出力イネーブル信号／ＯＥがＬ（Low）レベルのときは上記の通常動作（走査線３１の走査）を行うが、出力イネーブル信号／ＯＥがＨ（High）レベルになると、全て走査線３１をＬ（Low）レベルにする（即ち全ての画素トランジスタ３４をオフにして液晶素子３３へのＲＧＢデータの書き込みを禁止する）。
【００２５】
一方、タイミングコントローラ３０が生成する画像信号線駆動回路２１〜２８の制御信号には、クロックＣＬＫＨ（以下「水平クロックＣＬＫＨ」）、スタートパルスＳＴＨ（以下「水平スタートパルスＳＴＨ」）、ラッチパルスＬＰなどが含まれる。水平クロックＣＬＫＨは、画像信号線駆動回路２１〜２８の動作タイミングを規定する。
【００２６】
水平スタートパルスＳＴＨは、タイミングコントローラ３０が出力するＲＧＢデータにおける各水平期間の先頭に対応して活性化されるパルス信号であり、画像信号線駆動回路２１〜２８に集積された各駆動回路におけるＲＧＢデータの取り込み開始のタイミングはこれにより規定される。
【００２７】
タイミングコントローラ３０から出力された水平スタートパルスＳＴＨは、カスケード接続の最前段である画像信号線駆動回路２１に入力される。当該水平スタートパルスＳＴＨは、画像信号線駆動回路２１，２２，…，２８の順に転送されてそれらを一巡する。そのとき画像信号線駆動回路２１〜２８の内部では、カスケード接続した単位信号線駆動回路のそれぞれが、自己の前段から送られてきた水平スタートパルスＳＴＨに同調して、タイミングコントローラ３０からのＲＧＢデータを取り込みつつ、その水平スタートパルスＳＴＨを次段へ送る。
【００２８】
この単位信号線駆動回路の動作は、水平クロックＣＬＫＨに同期して行われる。それにより、画像信号線駆動回路２１〜２８の個々の単位信号線駆動回路は、水平クロックＣＬＫＨに同期してシリアルに送信されてくるＲＧＢデータを、各々所定のタイミングで順次取り込むことが可能になる。
【００２９】
またラッチパルスＬＰは、ＲＧＢデータの１水平期間の最後に対応するパルス信号であり、画像信号線駆動回路２１〜２８が取り込んで保持している１水平ライン分のＲＧＢデータを液晶パネル２に出力するタイミングを規定する信号である。ラッチパルスＬＰは画像信号線駆動回路２１〜２８の各々に入力される。その他、タイミングコントローラ３０が出力する制御信号には、液晶駆動の極性を反転するための極性反転信号なども含まれる。タイミングコントローラ３０は、ＲＧＢデータと共にこれらの制御信号を画像信号線駆動回路２１〜２８に送信する。
【００３０】
以上のように図１の液晶表示装置においては、走査線駆動回路１１〜１３は垂直スタートパルスＳＴＶおよび垂直クロックＣＬＫＶに基づいて液晶パネル２の走査線３１を１水平ラインずつ活性化し、その間、画像信号線駆動回路２１〜２８が、水平スタートパルスＳＴＨおよび水平クロックＣＬＫＨに基づいてＲＧＢデータを順次取り込み、１水平期間の最後のラッチパルスＬＰに応じて１水平ライン分のＲＧＢデータを画像信号線３２に出力する。その結果、１水平期間ごとに１水平ライン分のＲＧＢデータが、特定行の画素に書き込まれていく。この動作を繰り返すことにより、液晶パネル２全体に画像が表示される。
【００３１】
画像信号線駆動回路２１〜２８の各々は、カスケード接続可能なように水平スタートパルスＳＴＨの入力端子と出力端子とを有している。以下では説明の便宜のため、タイミングコントローラ３０が出力する水平スタートパルスをＳＴＨ0、画像信号線駆動回路２１〜２８が出力する水平スタートパルスをそれぞれＳＴＨ1〜ＳＴＨ8と表す（図１参照）。従来の液晶表示装置では、最後段の画像信号線駆動回路（画像信号線駆動回路２８）の水平スタートパルスＳＴＨ8の出力端子は通常何にも接続されないが、本実施の形態では水平スタートパルスＳＴＨ8はタイミングコントローラ３０に入力される（但し、上記の特許文献１では、本発明と同様に水平スタートパルスＳＴＨ8に相当する信号はタイミングコントローラに入力されている）。
【００３２】
ここで、画像信号線駆動回路２１〜２８それぞれの構成および動作をより詳細に説明する。図２は、画像信号線駆動回路２１〜２８の構成を示すブロック図であり、カスケード接続した画像信号線駆動回路２１〜２８のうちｉ番目のものを代表的に示している。
【００３３】
図２の如く、画像信号線駆動回路２１の各々は、シフトレジスタ２０１、データレジスタ２０２、ラッチ回路２０３および出力段２０４から構成されている。シフトレジスタ２０１、データレジスタ２０２、ラッチ回路２０３および出力段２０４は、画像信号線３２のそれぞれに対応する複数（ｍ個）の単位回路から成っている（上記の「単位信号線駆動回路」のそれぞれは、これらシフトレジスタ２０１、データレジスタ２０２、ラッチ回路２０３および出力段２０４の各単位回路から成っている）。
【００３４】
シフトレジスタ２０１は、単位回路（単位シフトレジスタ）がカスケード接続した多段構成を有している。画像信号線駆動回路２１〜２８では、それらの各々のシフトレジスタ２０１同士がカスケード接続するように接続される。シフトレジスタ２０１に入力された水平スタートパルスＳＴＨiは、水平クロックＣＬＫＨに同期したタイミングで単位シフトレジスタＣ１，Ｃ２，…，Ｃｍへと順番に転送されてから次の画像信号線駆動回路へと出力される。つまり次の画像信号線駆動回路へと送られる水平スタートパルスＳＴＨi+1は、シフトレジスタ２０１内の最後段の単位シフトレジスタＣｍの出力信号に相当する。
【００３５】
データレジスタ２０２の複数の単位回路（単位データレジスタ）は、水平クロックＣＬＫＨに同期してシリアルに送信されてくるＲＧＢデータを、それぞれシフトレジスタ２０１の単位シフトレジスタＣ１，Ｃ２，…，Ｃｍの出力信号に同期したタイミングで取り込む。それにより単位データレジスタのそれぞれに、１画素分ずつの表示データが保持される。
【００３６】
ラッチ回路２０３および出力段２０４は、タイミングコントローラ３０が出力するラッチパルスＬＰにより制御される。ラッチ回路２０３は、ラッチパルスＬＰの立ち上がり（ＬレベルからＨレベルへの変化、即ち「活性化」）に応じて、データレジスタ２０２に保持されている１水平ライン分のＲＧＢデータを取り込み、それを保持する（データレジスタ２０２の保持データがラッチ回路２０３へとシフトされる）。出力段２０４はＤ／Ａ（ディジタル／アナログ）コンバータを含んでおり、ラッチ回路２０３に保持されているＲＧＢデータのそれぞれをアナログ信号に変換する。ラッチ回路２０３はその後、ラッチパルスＬＰの立ち下がり（ＨレベルからＬレベルへの変化、即ち「非活性化」）に応じて、アナログ信号に変換後のＲＧＢデータ（電圧）を、液晶パネル２の画像信号線３２へと出力する。
【００３７】
図３は、図２に示した構造を有する画像信号線駆動回路２１〜２８の制御動作を示すタイミング図である。ここで液晶パネル２の水平方向の解像度をｎと仮定する。
【００３８】
タイミングコントローラ３０は、各水平期間の先頭に対応するタイミングで水平スタートパルスＳＴＨ0を出力する。画像信号線駆動回路２１〜２８に渡ってカスケード接続した単位シフトレジスタＣ１〜Ｃｎは、水平スタートパルスＳＴＨ0を切っ掛けにして、水平クロックＣＬＫＨに同期して順番にその出力信号を活性化させる。それに並行して、データレジスタ２０２には１水平ライン分のＲＧＢデータ（ｄ1〜ｄn）が、同じく水平クロックＣＬＫＨに同期してシリアルに入力される。その結果、画像信号線駆動回路２１〜２８のｎ個の単位データレジスタに１水平ライン分のＲＧＢデータが取り込まれる。
【００３９】
最終列のＲＧＢデータ（ｄn）がデータレジスタ２０２に取り込まれた後の所定のタイミングで、コントローラ３０はラッチパルスＬＰをＨレベルにする（活性化させる）。
【００４０】
ラッチパルスＬＰがＨレベルになると、データレジスタ２０２に保持されている１水平ライン分のＲＧＢデータが、ラッチ回路２０３へと取り込まれると共に、それが出力段２０４のＤ／Ａコンバータによってアナログ信号に変換される。その後タイミングコントローラ３０は、ラッチパルスＬＰをＬレベルに戻す（非活性化させる）。それに応じて出力段２０４は、アナログ信号のＲＧＢデータを液晶パネル２の画像信号線３２へと出力する。
【００４１】
なお、各回路の動作に要する時間を考慮して、データレジスタ２０２が最終列のデータｄnの取り込みを完了してから、ラッチ回路２０３にＲＧＢデータを取り込ませるまで（ラッチパルスＬＰの立ち上がりまで）には、所定の遅延時間ｔDLが確保される。同様に、ラッチ回路２０３がＲＧＢデータを取り込んでから、出力段２０４が画像信号線３２へとアナログ信号を出力するまで（即ちラッチパルスＬＰの活性期間の長さ）には、一定の時間間隔ｔLP（以下「パルス幅ｔLP」と称す）が確保される。
【００４２】
従来のタイミングコントローラでは、自身が水平スタートパルスＳＴＨ0を出力した時点から、内部のカウンタが水平クロックＣＬＫＨに同期してカウントアップを開始し、そのカウント値が所定値に達したときにラッチパルスＬＰを活性化させていた。つまり従来のタイミングコントローラは、図３に示す時間ｔCの経過を計っていた。従って、従来のタイミングコントローラが備えるカウンタとしては、少なくとも水平方向の解像度ｎ程度の大きな値までカウント可能である必要があり、先に述べたようにそのことが回路規模の増大の一因となっていた。
【００４３】
図４は、本実施の形態に係るタイミングコントローラ３０の動作を説明するための図である。図４は、画像信号線駆動回路２８から出力される水平スタートパルスＳＴＨ8の波形が書き加えられていることを除いて図３と同じである。本実施の形態に係るタイミングコントローラ３０における画像信号線駆動回路２１〜２８の制御方式は基本的には図３を用いて説明したとおりである。但し、当該タイミングコントローラ３０では、図３に示した時間ｔCの経過を計ってはいない。
【００４４】
図１に示したように、本実施の形態のタイミングコントローラ３０には、画像信号線駆動回路２８が出力する水平スタートパルスＳＴＨ8が入力される。図４の如く、水平スタートパルスＳＴＨ8は１水平ラインのうちの最終列のデータｄnの取り込みタイミングとほぼ同じに活性化される（図４の例では、水平スタートパルスＳＴＨ8の活性期間とデータｄnの取り込み期間とは互いに等しい）。
【００４５】
当該タイミングコントローラ３０は、最終列のデータｄnの取り込み期間が終了する水平スタートパルスＳＴＨ8の立ち下がりタイミングから、ラッチパルスＬＰの遅延時間ｔDLおよびパルス幅ｔLPを確保するための時間計測を行い、その時間経過に基づいてラッチパルスＬＰを一定期間活性化させる。つまり当該タイミングコントローラ３０は、図３の時間ｔCに比べて極短い時間（遅延時間ｔDLおよびパルス幅ｔLP）の計測の行っているため、それが必要とするカウンタ等は規模の小さいもので足りる。従って、タイミングコントローラの回路規模の縮小に寄与できる。
【００４６】
また従来のタイミングコントローラが計測していた図３の時間ｔCの長さは、液晶パネルの水平方向の解像度によって変わるため、従来のタイミングコントローラは水平方向の解像度を予め認識しておく必要があった。
【００４７】
それに対し、本実施の形態のタイミングコントローラ３０が計測する遅延時間ｔDLおよびパルス幅ｔLPそれぞれの長さは、水平方向の解像度に関係なく一定でよいので、当該タイミングコントローラ３０は液晶パネル２の水平方向の解像度を認識しておく必要はない。言い換えれば、あらゆる解像度の液晶パネル２に対しても適用可能であり、高い汎用性が得られる。また解像度の情報を保持するためのメモリ等が不要になることでも、回路規模の縮小化に寄与している。
【００４８】
図５は、本実施の形態に係るタイミングコントローラ３０が備えるラッチパルスＬＰの生成回路（ラッチパルス（ＬＰ）生成回路）の一例を示すブロック図である。当該ラッチパルス生成回路は、遅延時間ｔDLを確保するための遅延回路３０１と、パルス幅ｔLPを確保するためのカウンタ３０２および比較器３０３とから成っている。遅延回路３０１は、水平スタートパルスＳＴＨ8を受け、それを遅延時間ｔDLだけ遅延させてカウンタ３０２へと伝達する。遅延回路３０１は、いわゆる「カウンタ」ではないが、それが生じさせる伝達遅延を上記の遅延時間ｔDLに設定することで、実質的に遅延時間ｔDLが計測される。
【００４９】
カウンタ３０２は、遅延回路３０１によって遅延された水平スタートパルスＳＴＨ8を受けると、水平クロックＣＬＫＨに同期してカウントを開始する。比較器３０３は、カウンタ３０２がカウントを開始してから当該カウント値が所定の目標値に達するまでの間、ラッチパルスＬＰを活性化させる動作する。つまり、当該目標値の設定より、パルス幅ｔLPの長さが決定される。
【００５０】
図５のラッチパルス生成回路によれば、図４に示したように、水平スタートパルスＳＴＨ８の立ち下がりタイミングから遅延時間ｔＤＬ経過したときに活性化され、その後パルス幅ｔＬＰに相当する時間が経過したときに非活性化されるラッチパルスＬＰが生成される。
【００５１】
図５のラッチパルス生成回路に使用されるカウンタ３０２は、パルス幅ｔLPに対応する水平クロックＣＬＫＨのパルス数だけカウント可能であれば足りるため、その回路規模の小さいものを用いることができる。つまりラッチパルス生成回路の構成が簡略化されるため、タイミングコントローラ３０の小規模化に寄与できる。
【００５２】
なお図５の例ではより小規模な回路を実現可能なように、遅延時間ｔDLの確保に遅延回路３０１を用いたが、遅延時間ｔDLの確保にもカウンタを用いることも可能である。即ち本発明に係るラッチパルス生成回路は、図５の構成に限られず、水平スタートパルスＳＴＨ8の非活性化を検出して、その後遅延時間ｔDLに相当する時間が経過したときにパルス幅ｔLPのラッチパルスＬＰを出力可能なものであれば任意の構成でよい。
【００５３】
＜実施の形態２＞
実施の形態１では、画像信号線駆動回路２１〜２８を一巡した後の水平スタートパルスＳＴＨ8に基づいて、タイミングコントローラ３０がラッチパルスＬＰを生成する形態を示したが、実施の形態２では、ラッチパルスＬＰを画像信号線駆動回路２１〜２８自身で生成させる。つまり本実施の形態では、タイミングコントローラ３０はラッチパルスＬＰの生成回路を有する必要が無い。
【００５４】
図６は、実施の形態２に係る液晶表示装置１の主要部を示すブロック図である。同図においては、図１に示したものと同様の機能を有する要素にはそれと同一符号を付してあるので、ここではそれらの詳細な説明は省略する。本実施の形態では、ラッチパルスＬＰに相当する信号が画像信号線駆動回路２１〜２８それぞれの内部で生成されるため、図６にはラッチパルスＬＰの信号線は示されていない。但し、画像信号線駆動回路２１〜２８のそれぞれには、画像信号線駆動回路２８から出力される水平スタートパルスＳＴＨ8が供給される。
【００５５】
図７は本実施の形態に係る画像信号線駆動回路２１〜２８の構成を示す図であり、代表的に第ｉ番目のものを示している。図７では、図２に示したものと同様の機能を有する要素にはそれと同一符号を付してある。
【００５６】
図７の画像信号線駆動回路の構成は図２とほぼ同じであるが、ラッチ回路２０３および出力段２０４を制御する信号（図２のラッチパルスＬＰに相当する信号）が、２つのパルス信号ＬＰ１，ＬＰ２に分けられている点で異なっている。以下では、ラッチ回路２０３に入力されるパルスＬＰ１を「第１ラッチパルス」、出力段２０４に入力されるパルスＬＰ２を「第２ラッチパルス」と称する。
【００５７】
第１ラッチパルスＬＰ１は、図２のラッチパルスＬＰの立ち上がりに相当するものであり、ラッチ回路２０３は第１ラッチパルスＬＰ１の活性化に応じて、データレジスタ２０２に保持されているＲＧＢデータを取り込むように動作する。また第２ラッチパルスＬＰ２は、図２のラッチパルスＬＰの立ち下がりに相当するものであり、出力段２０４は第２ラッチパルスＬＰ２の活性化に応じて、アナログ信号に変換後のＲＧＢデータを画像信号線３２に出力するように動作する。
【００５８】
本実施の形態では図７の如く、第１ラッチパルスＬＰ１として、各画像信号線駆動回路に属する最後段の単位シフトレジスタＣｍの出力信号（即ち単位シフトレジスタＣｍまで伝達された水平スタートパルスＳＴＨ）が用いられる。
【００５９】
また第２ラッチパルスＬＰ２としては、画像信号線駆動回路２１〜２８のうちの最後段である画像信号線駆動回路２８が出力する水平スタートパルスＳＴＨ8が用いられる（画像信号線駆動回路２８においても、第２ラッチパルスＬＰ２として、水平スタートパルスＳＴＨ8が再入力される）。
【００６０】
この構成によれば、画像信号線駆動回路２１〜２８の各々では、それが対応する画素列の最終のＲＧＢデータをデータレジスタ２０２が取り込んだ直後に、当該データレジスタ２０２が保持しているＲＧＢデータがラッチ回路２０３にシフトされる。そして画像信号線駆動回路２８から水平スタートパルスＳＴＨ8の活性化に応じて、画像信号線駆動回路２１〜２８全ての出力段２０４から、アナログ信号に変換後のＲＧＢデータが画像信号線３２に出力される。
【００６１】
このように本実施の形態では、画像信号線駆動回路ごとにラッチ回路２０３の動作タイミングがずれることになるが、出力段２０４からは規定のタイミング（最終行のデータｄnの取り込み期間の後）でＲＧＢデータ（アナログ信号）が画像信号線３２に出力されるため、正常な画像表示が可能である。
【００６２】
ここで、実施の形態１において遅延時間ｔDLおよびパルス幅ｔLPに関して説明したように、各回路の動作に要する時間等を考慮すると、データレジスタ２０２がＲＧＢデータの取り込みを完了してからそれをラッチ回路２０３へとシフトさせるまでの間と、ラッチ回路２０３がＲＧＢデータを取り込んでから出力段２０４がＲＧＢデータを画像信号線３２へ出力するまでの間には、一定の時間間隔が確保されていることが好ましい。その場合には、図７に示すように、第１ラッチパルスＬＰ１を遅延回路としてのフリップフロップ（ＦＦ）２０５を通してラッチ回路２０３に入力し、同様に第２ラッチパルスＬＰ２をフリップフロップ２０６を通して出力段２０４に入力すればよい。
【００６３】
フリップフロップ２０５，２０６のそれぞれは、必要とされる遅延時間の長さに応じて複数段設けてもよい。この「必要とされる遅延時間」は、画像信号線駆動回路２１〜２８の設計段階で分かるものであるので、フリップフロップ２０５，２０６の段数も同じく設計段階で容易に決定できる。
【００６４】
また図７では、第１ラッチパルスＬＰ１として、画像信号線駆動回路内での最後段の単位シフトレジスタＣｍの出力信号を用いた例を示した。特にフリップフロップ２０５，２０６を用いる場合には、それは必ずしも最後段のものである必要はないが、最後段に近いものであればフリップフロップ２０５，２０６の段数が少なくて済み好ましい。
【００６５】
本実施の形態によれば、タイミングコントローラ３０がラッチパルス生成回路を備える必要が無いため、タイミングコントローラ３０の回路規模は縮小化される。また画像信号線駆動回路２１〜２８それぞれの構成要素は増加するが、それは簡単な構成で実現可能なフリップフロップ２０５，２０６程度であるため、液晶表示装置１全体としての回路規模は小さくすることができる。
【００６６】
＜実施の形態３＞
実施の形態２においては、タイミングコントローラ３０がラッチパルスＬＰを生成する必要が無くなるが、画像信号線駆動回路２１〜２８の各々で独自に第１ラッチパルスＬＰ１を生成するため、それぞれのラッチ回路２０３の動作タイミングがずれることになる。つまりデータレジスタ２０２が保持したＲＧＢデータがラッチ回路２０３へシフトされてから、当該ＲＧＢデータ（アナログ信号）が画像信号線３２に出力されるまでの間隔が、画像信号線駆動回路２１〜２８のそれぞれで異なることになる。
【００６７】
表示装置の構成によっては、この現象が表示装置の動作上の問題を引き起こす場合も考えられる。そこで実施の形態３では、タイミングコントローラ３０がラッチパルスＬＰを生成する必要が無く、且つ、ＲＧＢデータがラッチ回路２０３へシフトされてから画像信号線３２に出力されるまでの間隔を一定にできる構成を提案する。
【００６８】
図８は、実施の形態３に係る液晶表示装置１の主要部を示すブロック図である。同図においても、図１に示したものと同様の機能を有する要素にはそれと同一符号を付してある。本実施の形態では、画像信号線駆動回路２１〜２８の各々がラッチパルスＬＰを生成可能であると共に、画像信号線駆動回路２１〜２８間でラッチパルスＬＰの受け渡しが可能な構成を有している（そのため図８では、ラッチパルスＬＰの経路に双方向の矢印を付している）。但し、実使用時には、画像信号線駆動回路２１〜２８のうちいずれか一つのみがラッチパルスＬＰを生成し、当該ラッチパルスＬＰがそれ以外のものへと配信されるように設定される（図１１参照）。
【００６９】
図９は本実施の形態に係る画像信号線駆動回路２１〜２８の構成を示す図であり、代表的に第ｉ番目のものを示している。図９でも、図２に示したものと同様の機能を有する要素にはそれと同一符号を付してある。
【００７０】
図９の画像信号線駆動回路は、図２の構成に対し、ラッチパルス生成回路２０６、入出力バッファ２０７、セレクタ２０８をさらに設けた構成となっている。ラッチパルス生成回路２０６は、当該画像信号線駆動回路に属する最後段の単位シフトレジスタＣｍの出力信号（即ち単位シフトレジスタＣｍまで伝達された水平スタートパルスＳＴＨ）の活性化に応じて、ラッチパルスＬＰを生成可能なものである。
【００７１】
図１０に、ラッチパルス生成回路２０６の具体例を示す。当該ラッチパルス生成回路２０６は、図５に示したものと同様である。即ち、図１０のラッチパルス生成回路２０６は、最後段の単位シフトレジスタＣｍの出力信号が立ち下がってから、遅延回路３０１が生成する遅延時間ｔDLの後、カウンタ３０２および比較器３０３が生成するパルス幅ｔLPのだけ活性化するラッチパルスＬＰを出力する。カウンタ３０２は、ラッチパルスＬＰのパルス幅ｔLPに対応する水平クロックＣＬＫＨのパルス数だけカウント可能であれば足り、回路規模の小さいものでよいため、このラッチパルス生成回路２０６を設けることによる画像信号線駆動回路２１〜２８の回路規模の増大は問題になる程ではない。
【００７２】
入出力バッファ２０７は、当該画像信号線駆動回路のラッチパルス生成回路２０６が生成したラッチパルスＬＰを他の画像信号線駆動回路へと出力する出力バッファとしての機能と、他の画像信号線駆動回路で生成されたラッチパルスＬＰを受け、それをセレクタ２０８へと入力する入力バッファとしての機能とを備えている。但し、当該入出力バッファ２０７は設定端子ＭＳＴに供給される電圧レベルによって制御されており、設定端子ＭＳＴがＬレベルに設定されたときには、外部へのラッチパルスＬＰの出力を遮断する（即ち入力バッファとして機能するのみになる）。
【００７３】
セレクタ２０８は、当該画像信号線駆動回路２１のラッチパルス生成回路２０６で生成したラッチパルスＬＰと、入出力バッファ２０７を通して外部から入力されたラッチパルスＬＰ（他の画像信号線駆動回路で生成されたラッチパルスＬＰ）とが入力され、設定端子ＭＳＴの電圧レベルに応じてその片方を選択し、その選択した方の信号をラッチ回路２０３および出力段２０４に供給する。ここではセレクタ２０８は、設定端子ＭＳＴがＨレベルに設定されていれば、当該画像信号線駆動回路のラッチパルス生成回路２０６で生成されたラッチパルスＬＰをラッチ回路２０３および出力段２０４へと供給し、設定端子ＭＳＴがＬレベルに設定されていれば、他の画像信号線駆動回路で生成されたラッチパルスＬＰをラッチ回路２０３および出力段２０４へと供給するものとする。
【００７４】
なお、設定端子ＭＳＴがＬレベルの場合には、ラッチパルス生成回路２０６が生成したラッチパルスＬＰは、入出力バッファ２０７およびセレクタ２０８により遮断され、その他の要素に送られることはないので、実際に生成される必要はない。そのため本実施の形態では、ラッチパルス生成回路２０６も設定端子ＭＳＴの電圧レベルで制御されており、設定端子ＭＳＴがＬレベルのときはラッチパルス生成回路２０６が休止状態になるようにしている。
【００７５】
以上より、図９の画像信号線駆動回路は、設定端子ＭＳＴがＨレベルに設定された状態では、自身が生成したラッチパルスＬＰに基づいてラッチ回路２０３および出力段２０４を動作させると共に、当該ラッチパルスＬＰを他の画像信号線駆動回路へと出力する（以下この状態を「マスター状態」と称す）。逆に設定端子ＭＳＴがＬレベルに設定された状態では、自身ではラッチパルスＬＰを生成せず、他の画像信号線駆動回路から供給されるラッチパルスＬＰに基づいてラッチ回路２０３および出力段２０４を動作させる（以下この状態を「スレーブ状態」と称す）。
【００７６】
本実施の形態の液晶表示装置１の実使用時には、カスケード接続した画像信号線駆動回路２１〜２８のうち最も後段の画像信号線駆動回路２８のみがマスター状態にされ、それ以外の画像信号線駆動回路２１〜２７はスレーブ状態にされる。つまり図１１に矢印で示しているように、画像信号線駆動回路２８がラッチパルスＬＰを生成すると共に、それを他の画像信号線駆動回路２１〜２７へと配信する（画像信号線駆動回路２１〜２７はラッチパルスＬＰを出力しない）。
【００７７】
その結果、画像信号線駆動回路２１〜２８の全てにおいて、ラッチ回路２０３および出力段２０４は、画像信号線駆動回路２８が生成したラッチパルスＬＰに基づいて動作することになる。つまり画像信号線駆動回路２１〜２８のラッチ回路２０３および出力段２０４が、全て同じラッチパルスＬＰに基づいて動作することとなる。従って、ＲＧＢデータがラッチ回路２０３へシフトされてから、画像信号線３２に出力されるまでの間隔は、画像信号線駆動回路２１〜２８で全て同じになる。
【００７８】
＜変形例＞
以上の各実施の形態では、液晶パネルを３個の走査線駆動回路（集積回路）と８個の画像信号線駆動回路（集積回路）を用いて駆動する例を示したが、それらの数は任意でよい。またタイミングコントローラ、走査線駆動回路、画像信号線駆動回路がそれぞれ個別の集積回路であると仮定して説明をしたが、それらの２つあるいは全てが同じ半導体基板を用いて形成された集積回路を成していてもよい。例えば、タイミングコントローラは、画像信号線駆動回路と同じ集積回路に内蔵されていてもよいし、また走査線駆動回路と同じ集積回路に内蔵されていてもよい。もちろんタイミングコントローラ、走査線駆動回路、画像信号線駆動回路の全てが同一の集積回路に内蔵されていてもよい。
【００７９】
また上に示した例では、水平スタートパルスが、液晶パネルの左から右へ向かってシフトされる構成のみを示したが、本発明は水平スタートパルスがその逆方向にシフトされる構成にも適用可能である。実際に、液晶パネルの左から右へ向かって水平スタートパルスをシフトする画像信号線駆動回路や、どちらの方向にもシフトさせることが可能な画像信号線駆動回路も存在する。
【００８０】
例えば実施の形態１では、水平スタートパルスのシフト方向を問わず、タイミングコントローラ３０のラッチパルス生成回路は、最後段の画像信号線駆動回路から出力される水平スタートパルスに基づいて、ラッチパルスＬＰを生成すればよい。例えば、シフト方向が右から左であれば、最も左側に配設された画像信号線駆動回路から出力される水平スタートパルスに基づいてラッチパルスを生成すればよい。
【００８１】
また実施の形態２であれば、各画像信号線駆動回路において、多段のシフトレジスタ（２０１）内の最後段（あるいはその近傍段）の単位シフトレジスタの出力信号を第１ラッチパルス（ＬＰ１）として用い、且つ、最後段の画像信号線駆動回路から出力される水平スタートパルスを第２ラッチパルス（ＬＰ２）として用いればよい。例えば、シフト方向が右から左であれば、各画像信号線駆動回路内で最も左側に配設された（あるいはその近傍段の）単位シフトレジスタの出力信号を第１ラッチパルスとし、且つ、最も左側に配設された画像信号線駆動回路から出力される水平スタートパルスを第２ラッチパルスとすればよい。
【００８２】
さらに実施の形態３であれば、各画像信号線駆動回路において、多段のシフトレジスタ（２０１）内の最後段（あるいはその近傍段）の単位シフトレジスタの出力信号がラッチパルス生成回路に供給されていればよく、且つ、最後段の画像信号線駆動回路のみをマスター状態にし、それ以外のものをスレーブ状態にすればよい。例えば、シフト方向が右から左であれば、最も左側に配設された画像信号線駆動回路のみをマスター状態にすればよい。
【図面の簡単な説明】
【００８３】
【図１】実施の形態１に係る液晶表示装置の主要部の構成図である。
【図２】実施の形態１に係る画像信号線駆動回路の構成を示すブロック図である。
【図３】実施の形態１に係る画像信号線駆動回路の制御方式を説明するためのタイミング図である。
【図４】実施の形態１に係るタイミングコントローラの動作を説明するためのタイミング図である。
【図５】実施の形態１に係るラッチパルス生成回路の具体例を示すブロック図である。
【図６】実施の形態２に係る液晶表示装置の主要部の構成図である。
【図７】実施の形態２に係る画像信号線駆動回路の構成を示すブロック図である。
【図８】実施の形態３に係る液晶表示装置の主要部の構成図である。
【図９】実施の形態３に係る画像信号線駆動回路の構成を示すブロック図である。
【図１０】実施の形態３に係るラッチパルス生成回路の具体例を示すブロック図である。
【図１１】実施の形態３に係る液晶表示装置の実使用時におけるラッチパルスの生成動作を説明するための図である。
【符号の説明】
【００８４】
１  液晶表示装置、２  液晶パネル、１１〜１３  走査線駆動回路、２１〜２８  画像信号線駆動回路、３０  タイミングコントローラ、３１  走査線、３２  画像信号線、３３  液晶素子、３４  画素トランジスタ、２０１  シフトレジスタ、２０２  データレジスタ、２０３  ラッチ回路、２０４  出力段、２０５，２０６  フリップフロップ、２０６  ラッチパルス生成回路、２０７  入出力バッファ、２０８  セレクタ、３０１  遅延回路、３０２  カウンタ、３０３  比較器。
【図１】
0005202084.tif 000002
【図２】
0005202084.tif 000003
【図３】
0005202084.tif 000004
【図４】
0005202084.tif 000005
【図５】
0005202084.tif 000006
【図６】
0005202084.tif 000007
【図７】
0005202084.tif 000008
【図８】
0005202084.tif 000009
【図９】
0005202084.tif 000010
【図１０】
0005202084.tif 000011
【図１１】
0005202084.tif 000012