(57)【特許請求の範囲】
【請求項１】
一次側に入力された交流電力を変換して二次側へ出力する電力変換手段と、前記電力変換手段の二次側に設けられた整流手段と、前記整流手段により整流された電流・電圧のうち所定の周波数帯の電流・電圧を通過させるフィルタと、前記フィルタを介して負荷へ供給される出力電流もしくは出力電圧を検出し検出信号を出力する検出回路と、前記検出回路から出力される検出信号および外部から供給される出力制御信号に応じて前記電力変換手段の一次側に流す電流を制御するスイッチング素子の制御信号を生成し出力する制御回路と、前記検出信号に対応するフィードバック信号を前記制御回路へ伝達する信号伝達手段と、を有する絶縁型電源装置であって、
前記出力制御信号は、デューティ比に制御情報を有する出力制御パルス信号であり、
前記制御回路は、
前記出力制御パルス信号の周波数よりも高い周波数の波形信号と前記信号伝達手段によって前記電力変換手段の二次側から伝達された前記フィードバック信号とを比較して前記スイッチング素子のＰＷＭ制御パルスを生成するパルス生成回路と、
前記出力制御パルス信号に基づいて前記スイッチング素子へ供給されるＰＷＭ制御パルスを遮断するマスク回路と、
前記出力制御パルス信号を監視してデューティ比が所定値以下になった場合にデューティ比の下限を制限した出力制御パルスを前記マスク回路へ供給して出力のオーバーシュートを抑制するオーバーシュート抑制回路と、
を備えることを特徴とする絶縁型電源装置。
【請求項２】
前記検出回路は、前記出力電流もしくは出力電圧に対応した電圧と所定の参照電圧との電位差に比例した信号を出力する誤差増幅回路を備え、少なくとも前記出力制御パルス信号のデューティ比が所定値以上の場合も所定値以下の場合も、前記参照電圧を前記出力制御パルス信号のデューティ比に応じて相対的に変化させることで前記出力電流もしくは出力電圧を制御可能に構成されていることを特徴とする請求項１に記載の絶縁型電源装置。
【請求項３】
前記オーバーシュート抑制回路は、前記出力制御パルス信号のデューティ比を検出するデューティ検出回路と、該デューティ検出回路の出力に応じて前記マスク回路へ供給される前記出力制御パルスのデューティ比を制限するデューティ制限回路とを備えることを特徴とする請求項１または２に記載の絶縁型電源装置。
【請求項４】
前記デューティ制限回路は、前記デューティ検出回路の出力をＤＡ変換するＤＡ変換回路と、該ＤＡ変換回路の出力レベルをシフト可能なシフト回路と、前記出力制御パルス信号の周波数と同一もしくはそれよりも高い所定の周波数の波形信号と前記シフト回路の出力とを比較して出力制御パルスを生成する比較回路とを備え、前記デューティ検出回路が前記出力制御パルス信号のデューティ比が所定値以下であることを検出した場合に前記比較回路により生成された出力制御パルスを前記マスク回路へ供給することを特徴とする請求項３に記載の絶縁型電源装置。
【請求項５】
前記シフト回路は、前記デューティ検出回路が前記出力制御パルス信号のデューティ比が所定値以下であることを検出していない場合に前記ＤＡ変換回路の出力を前記比較回路へそのまま伝達するように構成されていることを特徴とする請求項４に記載の絶縁型電源装置。
【請求項６】
前記比較回路へ供給される前記波形信号は、可聴域外の周波数の信号であることを特徴とする請求項４または５に記載の絶縁型電源装置。
【請求項７】
請求項１〜６のいずれかに記載の絶縁型電源装置と、該絶縁型電源装置の出力端子に接続され前記出力電流が流されることで点灯するＬＥＤランプと、前記出力制御パルス信号を生成する制御信号生成手段とを備えた照明装置であって、前記出力制御パルス信号は前記ＬＥＤランプの明るさを制御するための調光制御パルスであることを特徴とする照明装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用トランスを備えた絶縁型電源装置およびこれを用いた照明装置に利用して有効な技術に関する。
【背景技術】
【０００２】
電源装置には、電圧変換用トランスを備え交流電力の電圧を変換し二次側に誘起された交流を整流して所望の電位の直流電圧に変換する絶縁型ＡＣ−ＤＣコンバータがある。絶縁型のＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線に流れる電流をスイッチング制御することで二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
【０００３】
ところで、スイッチング電源装置においては、電力効率を高めるためＰＷＭ（パルス幅変調）制御が採用されることが多く、絶縁型ＡＣ−ＤＣコンバータにおいても、二次側の出力の検出信号をフォトカプラによって一次側制御回路へフィードバックして、一次側制御回路がＰＷＭパルスでスイッチング素子をオン、オフ駆動制御して一次側コイルに流す電流を制御するようした発明も提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３１１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されている電源装置は、二次側からフォトカプラを介して出力の検出信号を一次側制御回路へフィードバックするものであるため、出力電圧を一定に維持するように制御することはできる。しかしながら、外部制御信号で出力電圧を変化させたい場合、例えば出力を検出してフィードバック信号を生成する二次側の誤差アンプの参照電圧を外部制御信号で変える方式が考えられるが、誤差アンプが比較的大きな時定数を有することが多く、その場合、その時定数によってフィードバック信号に遅れが生じ、回路の応答特性が悪くなって出力のスピーディな制御が困難になるという不具合がある。
【０００６】
また、一次側制御回路と二次側の回路の両方に外部から出力制御信号を入れて出力電圧を変化させる方式も考えられる。これにより、二次側のみで制御する方式に比べて応答特性は改善するものの、出力制御信号で出力電圧を絞った際には制御ループ内の損失による誤差が顕著に表れてしまう。それによってフィードバック信号が変化することとなり、フィードバック信号を生成する誤差アンプの持つ比較的大きな時定数によって、一次側制御回路へのフィードバック信号の伝達が遅れて、出力制御信号を変化させた際に出力にオーバーシュートが発生するという課題が生じる。なお、この課題については実施例の中で詳しく説明する。
【０００７】
この発明の目的は、一次側と二次側の両方の制御回路に出力制御信号を入力して出力を制御する絶縁型電源装置において、出力制御信号を変化させた際に出力に発生するオーバーシュートを低減できるようにすることにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明は、一次側に入力された交流電力を変換して二次側へ出力する電力変換手段と、前記電力変換手段の二次側に設けられた整流手段と、前記整流手段により整流された電流・電圧のうち所定の周波数帯の電流・電圧を通過させるフィルタと、前記フィルタを介して負荷へ供給される出力電流もしくは出力電圧を検出し検出信号を出力する検出回路と、前記検出回路から出力される検出信号および外部から供給される出力制御信号に応じて前記電力変換手段の一次側に流す電流を制御するスイッチング素子の制御信号を生成し出力する制御回路と、前記検出信号に対応するフィードバック信号を前記制御回路へ伝達する信号伝達手段と、を有する絶縁型電源装置において、
前記出力制御信号は、デューティ比に制御情報を有する出力制御パルス信号であり、
前記制御回路は、前記出力制御パルス信号の周波数よりも高い周波数の波形信号と前記信号伝達手段によって前記電力変換手段の二次側から伝達された前記フィードバック信号とを比較して前記スイッチング素子のＰＷＭ制御パルスを生成するパルス生成回路と、前記出力制御パルス信号に基づいて前記スイッチング素子へ供給されるＰＷＭ制御パルスを遮断するマスク回路と、前記出力制御パルス信号を監視してデューティ比が所定値以下になった場合にデューティ比の下限を制限した出力制御パルスを前記マスク回路へ供給して出力のオーバーシュートを抑制するオーバーシュート抑制回路と、備えるようにした。 
【０００９】
上記のような手段によれば、出力制御パルス信号のデューティ比が小さくなると二次側から伝達されるフィードバック信号が高くなるように電源装置が構成されている場合に、出力制御パルス信号のデューティ比が所定値以下になるとデューティ比の下限を制限した制御パルスがマスク回路へ供給されるため、フィードバック信号が高くならないように作用し、それによって出力制御パルス信号のデューティ比を小さい方から大きい方へ切り替えた際にフィードバック信号の伝達が遅れたとしても急に大きな出力電流が流れないようになって、出力のオーバーシュートを抑制することができる。
【００１０】
ここで、望ましくは、前記検出回路は前記出力電流もしくは出力電圧に対応した電圧と所定の参照電圧との電位差に比例した信号を出力する誤差増幅回路を備え、前記出力制御パルス信号のデューティ比が所定値以上の場合も所定値以下の場合も、前記参照電圧を前記出力制御パルス信号のデューティ比に応じて相対的に変化させることで前記出力電流もしくは出力電圧を制御可能に構成する。
これにより、出力制御パルス信号のデューティ比が所定値よりも大きい場合には一次側と二次側の制御回路で出力を制御し、出力制御パルス信号のデューティ比が所定値以下になった場合には二次側の回路で出力を高精度に制御することができる。 
【００１１】
また、望ましくは、前記オーバーシュート抑制回路は、前記出力制御パルス信号のデューティ比を検出するデューティ検出回路と、該デューティ検出回路の出力に応じて前記マスク回路へ供給される前記ＰＷＭ制御パルスのデューティ比を制限するデューティ制限回路とを備えるように構成する。これによって、オーバーシュート抑制回路の設計が容易に行えるようになる。
【００１２】
さらに、望ましくは、前記デューティ制限回路は、前記デューティ検出回路の出力をＤＡ変換するＤＡ変換回路と、該ＤＡ変換回路の出力レベルをシフト可能なシフト回路と、前記出力制御パルス信号の周波数と同一もしくはそれよりも高い所定の周波数の波形信号と前記シフト回路の出力とを比較して出力制御パルスを生成する比較回路とを備え、前記デューティ検出回路が前記出力制御パルス信号のデューティ比が所定値以下であることを検出した場合に前記比較回路により生成された出力制御パルスを前記マスク回路へ供給するように構成する。このように、ＤＡ変換回路を用いることにより精度の高い出力制御パルスの生成が可能となる。 
【００１３】
また、望ましくは、前記シフト回路は、前記デューティ検出回路が前記出力制御パルス信号のデューティ比が所定値以下であることを検出していない場合に前記ＤＡ変換回路の出力を前記比較回路へそのまま伝達するように構成する。これにより、出力制御パルス信号のデューティ比が所定値以下の状態から所定値よりも高くなる際に出力制御パルスの生成を円滑に行うことができる。
【００１４】
さらに、望ましくは、前記比較回路へ供給される前記波形信号は、可聴域外の周波数の信号とする。これにより、電力変換手段がトランスである場合に一次側コイルに流す電流をスイッチング素子でオン／オフ制御する際に生じる音鳴りを防止することができる。
【００１５】
また、上記のような構成を有する絶縁型電源装置と、該絶縁型電源装置の出力端子に接続され前記出力電流が流されることで点灯するＬＥＤランプと、前記出力制御パルス信号を生成する制御信号生成手段とにより照明装置を構成する。これにより、ＰＷＭパルスでＬＥＤランプの明るさを制御できるとともに、ＰＷＭパルスのデューティ切り替え時に一時的に明るくなる発光が生じることのないＬＥＤ照明装置を実現することができる。
【発明の効果】
【００１６】
本発明によれば、一次側の制御回路に出力制御信号を入力して出力を制御する絶縁型電源装置において、出力制御信号を変化させた際に出力に発生するオーバーシュートを低減することができるという効果がある。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用して有効な電源装置としての絶縁型ＡＣ−ＤＣコンバータの一実施形態を示すブロック構成図である。
【図２】ＰＷＭ制御方式の電源回路のブロック線図および伝達関数を示す説明図である。
【図３】（Ａ）はオーバーシュート抑制回路を設けない電源回路におけるＰＷＭ制御信号のデューティとフィードバック信号ＦＢとの関係を示すグラフ、（Ｂ）はオーバーシュート抑制回路を設けた電源回路におけるＰＷＭ制御信号のデューティとフィードバック信号ＦＢとの関係を示すグラフである。
【図４】実施形態の絶縁型ＡＣ−ＤＣコンバータにおいて一次側に平滑コンデンサを設けた出力制御用のＰＷＭ制御信号の波形（ａ）と、二次側に補正手段を設けない場合の出力波形（ｂ）および補正手段を設けた場合の出力波形（ｃ）を示す波形図である。
【図５】図３の実施形態の絶縁型ＡＣ−ＤＣコンバータにおいて一次側の平滑コンデンサの容量値を小さくした場合における入力波形と出力波形および出力制御用のＰＷＭ制御信号の波形を示す波形図である。
【図６】図１の絶縁型ＡＣ−ＤＣコンバータの具体的な構成例を示す回路構成図である。
【図７】オーバーシュート抑制回路のより具体的な構成例を示す回路構成図である。
【図８】デューティ下限回路の具体的な構成例を示す回路構成図である。
【図９】外部ＰＷＭ制御信号のデューティとＰＷＭパルス生成回路から出力されるＰＷＭパルスのデューティとの関係を示すグラフである。
【図１０】（Ａ）は実施形態の絶縁型ＡＣ−ＤＣコンバータにおける一次側制御回路へのフィードバック信号ＦＢとスイッチング素子ＳＷのオン時間との関係を示すグラフ、（Ｂ）は出力制御用のＰＷＭ制御信号のデューティと二次側の誤差アンプに入力される参照電圧との関係を示すグラフである。
【図１１】フィードバック量補正回路の他の実施例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、絶縁型ＡＣ−ＤＣコンバータなどにより構成される本発明に係る電源装置のブロック構成図である。なお、以下の実施形態では、負荷としてＬＥＤを駆動する電源装置を示して説明するが、本発明を適用可能な電源装置は、負荷がＬＥＤである場合に限定されるものではない。
【００１９】
本発明に係る電源装置は、交流入力電圧Ｖｉｎを電力変換するトランスなどからなる電力変換手段１０と、変換された交流を整流する整流手段１１と、整流された電圧・電流のうち所定の周波数帯の電圧・電流を通過させて負荷３０へ供給するフィルタ回路１２と、負荷３０に流れる電流を検出する検出手段１３と、検出された電流値に応じた帰還信号ＦＢを生成する帰還電圧生成回路１４と、入力側と出力側とが電気的に絶縁されたフォトカプラなどからなり帰還信号ＦＢを一次側へ伝達する絶縁型の信号伝達手段１５と、上記電力変換手段１０の一次側に電流を流すＭＯＳトランジスタなどの自己消弧素子からなるスイッチ手段１６と、前記信号伝達手段１５によって伝達された信号に応じてスイッチ手段１６をオン・オフ制御するパルス信号を生成する制御回路１７とを備える。
なお、上記整流手段１１はダイオードにより構成され、フィルタ回路１２は整流手段１１と負荷が接続される出力端子との間に直列に設けられたコイルと、接地点との間に設けられた平滑コンデンサなどから構成される（図６参照）。
【００２０】
さらに、本発明に係る電源装置は、外部から供給される外部ＰＷＭ制御信号PWMに応じて帰還電圧生成回路１４により一次側へ送る帰還信号ＦＢを補正するフィードバック量補正回路１８と、制御回路１７から出力されるオン・オフパルス信号をマスクしてパルスの間引きを行うマスク回路１９と、外部ＰＷＭ制御信号PWMの切り替え時に発生する出力のオーバーシュートを抑制するオーバーシュート抑制回路２０とを備える。
【００２１】
オーバーシュート抑制回路２０は、例えば外部ＰＷＭ制御信号PWMのデューティ比を検出するデューティ検出回路と、マスク回路１９へ供給されるＰＷＭ制御信号PWMのデューティ比が所定値以下にならないように制限するデューティ制限回路とから構成することができる。
なお、本発明に係る電源装置においては、帰還電圧生成回路１４により生成された帰還信号ＦＢと外部ＰＷＭ制御信号PWMを信号伝達手段１５により二次側へ伝達するようになっており、マスク回路１９は伝達されたＰＷＭ制御信号に応じて間引き量を変化させるように構成されている。負荷がＬＥＤランプであるシステムにおいては、外部ＰＷＭ制御信号は調光を制御するための信号とされる。
図１において、太枠で示されているブロック１８と１９および２０は本発明において追加された回路ブロックで、破線で示されている信号経路は追加ブロック１８と１９および２０がない電源装置における信号経路である。
【００２２】
ここで、本発明の電源装置においてオーバーシュート抑制回路２０を設けた理由および機能について説明する。
電源回路を実機駆動すると、負荷を駆動する以外の様々な損失が生じる。例えば、各セクションの機能を得るための損失や寄生効果による損失である。フィードバック制御を行う電源回路における制御ループ内のこれら損失による誤差は、回路の収束をなすために、フィードバック信号の電圧レベルが増加することによって制御ループに吸収される。つまり、制御ループ内の損失は、フィードバック信号の収束レベルを決定する重要なファクターとなる。
【００２３】
図２に、図１のようなＰＷＭ制御方式の電源回路のブロック線図および伝達関数を示す。伝達関数におけるＡはゲイン、ＤはＰＷＭ制御信号のデューティ比、βは帰還経路のループ係数である。図２からも明らかな様に、制御ループ内の損失Ｗが出力Ｙへ及ぼす影響力は伝達関数によって大きく異なる。仮に、ＰＷＭ制御信号のデューティ比が小さい状態で駆動しているものとすると、制御ループ内の損失Ｗ（または、エラーアンプのオフセット）は出力Ｙに対して大きな影響力を持つため、フィードバック信号ＦＢの電圧レベルの増加は、ＰＷＭ制御信号のデューティ比が大きい状態と比較して大きなものとなる。このＰＷＭ制御信号のデューティ毎のフィードバック信号の違いは、フィードバック制御ループの応答遅延との組み合わせによって、オーバーシュートを生じる原因となる。特に、ＰＷＭ制御信号のデューティが小さい状態から、デューティが大きい状態へ移行する際にオーバーシュートが顕著に現れる。以下、その理由を説明する。
【００２４】
フィードバック制御ループを設計する際には、回路の誤作動防止や安定性を得るために、帰還経路のループ係数であるβを比較的大きな時定数を用いて形成する必要がある。そのため、ＰＷＭ制御信号により出力制御を行う絶縁型ＡＣ−ＤＣコンバータにおいては、二次側にＰＷＭ制御信号が入力されてから回路に反映されるまでには時定数による遅延が生じることとなる。つまり、フィードバック信号が安定値に収束するには時間を要することとなり、その間のフィードバック制御ループの機能は著しく低下する。
【００２５】
図３（Ａ）にオーバーシュート抑制回路を設けない電源回路におけるＰＷＭ制御信号のデューティとフィードバック信号ＦＢとの関係を示す。図３（Ａ）に示されているように、オーバーシュート抑制回路を設けない場合、デューティが大きくなるほどＦＢのレベルは低くなる。そのため、ＰＷＭ制御信号をデューティが小さい状態ａから大きい状態ｂへ切り替えた場合、制御ループの遅れによって、本来Ｖｂのような低いレベルに移行すべきフィードバック信号ＦＢが、一時的にデューティ切り替え前のＶａのような高いレベルを維持してしまう。このようなフィードバック信号ＦＢが一次側に供給されることによって、一次側で大きな電流が流され、出力にオーバーシュートが発生することとなる。
【００２６】
そして、このようなオーバーシュートが発生すると、負荷がＬＥＤランプのような照明である場合には、例えば明るさが２０％の状態から１００％へ切り替えた際に、ＬＥＤに定格以上の電流が流れて寿命が低下したり、１００％以上の輝度でランプが発光して装置が誤動作したというような印象をユーザに与えてしまうおそれがあり、製品に対する信頼性が低下する原因ともなり得る。
【００２７】
本発明の実施形態である図１の電源装置においては、オーバーシュート抑制回路２０を設けることにより、上記のような不具合の発生を抑制するようにしている。具体的には、ＰＷＭ制御信号のデューティがある値（例えば２０％）よりも小さい範囲では、一次側の制御回路においてマスク回路１９へ供給するＰＷＭ制御信号のデューティをオーバーシュート抑制回路２０によって制限する。一方、二次側においてはＰＷＭ制御信号のデューティが小さくなってもそのままフィードバック量補正回路１７へ供給するように構成した。
【００２８】
これにより、図３（Ｂ）に示すように、ＰＷＭ制御信号のデューティが大きくなるほどフィードバック信号ＦＢのレベルが高くなるように制御ループが動作する。その結果、ＰＷＭ制御信号をデューティが小さい状態ａから大きい状態ｂへ切り替えた場合、制御ループの遅れによって、本来Ｖｂのような高いレベルに移行すべきフィードバック信号ＦＢが、一時的にデューティ切り替え前のＶａのような低いレベルを維持して、このようなフィードバック信号ＦＢが一次側に供給されたとしても、一次側に対しては本来よりも小さな電流を流すように作用するため、出力に発生するオーバーシュートを抑制することができる。
【００２９】
図６には、図１の電源装置の一実施形態の絶縁型ＡＣ−ＤＣコンバータの具体的な回路構成が示されている。
この実施形態の電源装置は、コモンモードコイルなどからなるノイズ遮断用のフィルタ２１と、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路２２と、平滑用コンデンサＣ０と、一次側巻線Ｎｐおよび補助巻線Ｎｂと二次側巻線Ｎｓとを有するトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたスイッチ手段１６としてのＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷと、該スイッチング素子ＳＷを駆動する制御回路１７やマスク回路１９（ＯＲゲートＧ１およびフリップフロップＦＦ１）を有する電源制御用ＩＣ（半導体集積回路）２３を備える。上記ダイオード・ブリッジ回路２２とトランスＴ１とから前記電力変換手段１０が構成される。電源制御用ＩＣ２３内の回路のうちＯＲゲートＧ１，Ｇ２およびフリップフロップＦＦ１を除く部分が制御回路１７として機能する。
【００３０】
上記トランスＴ１の二次側には、二次側巻線Ｎｓと出力端子ＯＵＴ１との間に直列に接続された整流用ダイオードＤ１と、このダイオードＤ１のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続されたコンデンサＣ１および整流用ダイオードＤ１と直列に接続されたコイルＬ１を有するフィルタ回路１２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流を整流し、フィルタ回路１２が所定の周波数帯の電圧・電流を通過させて、出力端子ＯＵＴ１より出力する。
【００３１】
また、出力端子ＯＵＴ２と接地点との間には、出力端子ＯＵＴ１−ＯＵＴ２間に接続される負荷に流れる電流を検出するためのセンス抵抗Ｒｓが接続されている。また、この実施形態においては、コイルＬ１とコンデンサＣ１とから構成されるフィルタ回路１２のカットオフ周波数を、制御回路１７によるスイッチング周波数よりも低くかつ外部ＰＷＭ制御信号PWMの周波数よりも高く設定することによって、外部ＰＷＭ制御信号PWMの周波数と同一の周波数のパルス電流を出力させるようになっている。これにより、ＰＷＭ調光制御が可能となる。
また、フィルタ回路１２のカットオフ周波数を、制御回路１７によるスイッチング周波数よりも低く設定することによって、一次側のスイッチングノイズを遮断して出力に伝達させないようにすることができる。
【００３２】
なお、フィルタ回路１２のカットオフ周波数を、外部ＰＷＭ制御信号PWMの周波数よりも低く設定した場合には、外部ＰＷＭ制御信号PWMのデューティ比に応じた絶対値の電流を出力し、ＤＣ調光制御が可能となる。ＤＣ調光制御の場合には平均出力電流に対するＬＥＤの明るさのリニアリティが悪くなるが、本実施形態の電源装置のように、ＰＷＭ制御されたパルス電流を出力させてＰＷＭ調光制御を行うことによって、平均出力電流に対するＬＥＤの明るさのリニアリティを向上させることができる。また、ＤＣ調光制御では出力電流値が変わるとＬＥＤランプの発光色も変わるが、ＰＷＭ調光制御を行う上記実施形態を適用することで発光色の変化も少なくすることができる。
【００３３】
さらに、トランスＴ１の二次側には、センス抵抗Ｒｓにより電流−電圧変換された電圧Ｖｄが抵抗Ｒ１を介して反転入力端子に入力され、非反転入力端子に参照電圧Ｖref1が入力され、検出した電流値に応じた電圧を出力する誤差アンプＡＭＰ１や、該誤差アンプの出力を受けてフォトカプラＰＣ１のフォトダイオードＰＤ１を駆動する電流を出力するバッファアンプ（ボルテージフォロワ）ＡＭＰ２が設けられている。
また、誤差アンプＡＭＰ１の出力端子と反転入力端子との間には位相補償用の容量Ｃｆが設けられ、該容量Ｃｆと前記抵抗Ｒ１とによりローパスフィルタが構成される。そして、容量Ｃｆが当該アンプのミラー効果によって入力側から見たときに本来の容量値のほぼゲイン倍の値（１＋Ａ）Ｃｆを持つようにされ、カットオフ周波数の低いフィルタとして機能し、出力電流に応じて変化する電圧Ｖｄを平滑することができる。
これによって、誤差アンプＡＭＰ１の反転入力端子には、電圧Ｖｄの平均電圧に相当する直流電圧が入力される。また、本実施例の回路においては、誤差アンプＡＭＰ１と後段のバッファアンプＡＭＰ２との間に抵抗Ｒ２と容量Ｃ２とが接続されて、誤差アンプＡＭＰ１とともに伝達関数が２つのポールを有する２次のローパスフィルタとして機能することで、高い周波数帯のノイズをより効果的に遮断できるように構成されている。
【００３４】
また、本実施形態においては、誤差アンプＡＭＰ１に入力される参照電圧Ｖref1を生成する可変電圧源ＶＳを設け、Ｖref1を外部のＰＷＭパルス生成手段ＰＰＧにより生成されたＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に応じて変化させ、後述のように一次側回路にＰＷＭ制御信号PWMを入れて出力をフィードフォワードで制御した場合に変化する上記電圧Ｖｄの変化を相殺するような働きをすることができるように構成されている。さらに、二次側と一次側との間には、二次側に入力された外部ＰＷＭ制御信号PWMを一次側の電源制御用ＩＣ２３へ伝達するためのフォトカプラＰＣ２が設けられている。
【００３５】
上記アンプＡＭＰ１とＡＭＰ２とによって帰還電圧生成回路１４が構成され、フォトカプラＰＣ１，ＰＣ２により信号伝達手段１５が構成される。本実施形態においては、外部ＰＷＭ制御信号PWMを一次側の電源制御用ＩＣ２３へ供給して出力電流を変化させ、負荷として接続されるＬＥＤランプの明るさを調整するとともに、それに伴って生じる不所望な検出電圧Ｖｄの変化を相殺するように、外部ＰＷＭ制御信号PWMにより可変電圧源ＶＳにより生成される参照電圧Ｖref1を変化させて、フィードバック信号ＦＢを補正することで回避できるように構成されている。つまり、外部ＰＷＭ制御信号PWMのデューティ比が変化しても、参照電圧Ｖref1に対する相対的な検出電圧Ｖｄの大きさを変化させないようにしている。
【００３６】
次に、フォトカプラＰＣ１を介して二次側からフィードバック信号ＦＢおよび外部ＰＷＭ制御信号PWMを受けてスイッチング素子ＳＷをオン、オフする電源制御用ＩＣ２３について説明する。
電源制御用ＩＣ２３には、フォトカプラＰＣ１，ＰＣ２を構成する受光用トランジスタＴｒ１，Ｔｒ２のコレクタが接続される外部端子Ｐ１，Ｐ２が設けられている。受光用トランジスタＴｒ１，Ｔｒ２は、そのエミッタ端子が接地電位ＧＮＤに接続されているとともに、外部端子Ｐ１，Ｐ２は、各々プルアップ抵抗Ｒｐ１，Ｒｐ２を介して電源制御用ＩＣ２３内部に設けられている内部電源回路（図示省略）により生成される内部電圧Ｖregが印加される端子に接続され、受光用トランジスタＴｒ１，Ｔｒ２のコレクタにバイアスを与えるように構成されている。これにより、内部電圧ＶregによりＴｒ１，Ｔｒ２がバイアスされた状態で、フォトカプラＰＣ１とＰＣ２のフォトダイオードＰＤ１とＰＤ２が点灯されると、Ｔｒ１，Ｔｒ２にコレクタ電流が流れ、抵抗Ｒｐ１，Ｒｐ２の電圧降下によって外部端子Ｐ１，Ｐ２の電位が下がり、これを内部回路が増幅して制御動作を行う。
【００３７】
また、上記電源制御用ＩＣ２３には、外部端子Ｐ１の電圧が抵抗Ｒ６を介して反転入力端子に入力され、非反転入力端子に参照電圧Ｖref2が入力され、外部端子Ｐ１の電圧と参照電圧Ｖref2との電位差に応じた電圧を出力する誤差アンプＡＭＰ３と、定電流源ＣＣ１とコンデンサＣ４およびディスチャージ用ＭＯＳトランジスタＳＷ２からなる波形生成回路ＲＡＭＰと、上記誤差アンプＡＭＰ３の出力と波形生成回路ＲＡＭＰで生成された波形信号とを比較するコンパレータ（電圧比較回路）ＣＭＰ１とが設けられている。
波形生成回路ＲＡＭＰは定電流源ＣＣ１の電流によってコンデンサＣ４が充電することで出力が徐々に上昇し、スイッチング素子ＳＷ２がオンされることでコンデンサＣ４の電荷が一気に放出されて出力が急に立ち下がる動作を繰り返すことで、鋸波状の波形信号を生成する。コンパレータＣＭＰ１は、誤差アンプＡＭＰ３の出力に応じたパルス幅を有するローカルＰＷＭパルスを生成するＰＷＭコンパレータとして機能する。
【００３８】
さらに、上記電源制御用ＩＣ２３には、外部端子Ｐ２の電圧を受けて外部ＰＷＭ制御信号PWMのデューティ比を検出するデューティ検出回路２０ａおよび入力されたデューティが所定の値（例えば２０％）以下にならないように制限するデューティ制限回路２０ｂからなるオーバーシュート抑制回路２０と、該オーバーシュート抑制回路２０の出力パルスの立上がりを検出してパルス信号を生成するワンショットパルス生成回路ＯＰＧ１と、トランス（１０）に設けられた補助巻線Ｎｂの一方の端子が接続される外部端子Ｐ３と、該外部端子Ｐ３に反転入力端子が接続され非反転入力端子に参照電圧Ｖref3が印加されたコンパレータＣＭＰ２と、該コンパレータＣＭＰ２の出力の立上がりを検出してパルス信号を生成するワンショットパルス生成回路ＯＰＧ２と、これらの回路からの信号に応じてスイッチング素子ＳＷのオン、オフ制御信号ｏｎ／ｏｆｆを生成するロジック回路ＬＧＣと、が設けられている。
【００３９】
ロジック回路ＬＧＣは、外部端子Ｐ２の電圧をインバータＩＮＶで反転した電位とコンパレータＣＭＰ１の出力とを入力とするＯＲゲートＧ１と、ワンショットパルス生成回路ＯＰＧ１とＯＰＧ２の出力を入力とするＯＲゲートＧ２と、ＯＲゲートＧ１の出力がリセット端子Ｒに入力され、ＯＲゲートＧ２の出力がセット端子Ｓに入力されたＲＳフリップフロップＦＦ１とから構成されている。
ＲＳフリップフロップＦＦ１はリセット優先のフリップフロップであり、ＦＦ１の出力Ｑはスイッチング素子ＳＷのオン、オフ制御信号ｏｎ／ｏｆｆとしてＩＣ外部へ出力され、ＦＦ１の反転出力／Ｑは波形生成回路ＲＡＭＰのディスチャージ用ＭＯＳトランジスタＳＷ２をオン、オフ制御する信号としてＳＷ２のゲート端子に供給される。
ＯＲゲートＧ１とＦＦ１は、外部端子Ｐ２から入力される外部ＰＷＭ制御信号PWMのロウレベルの期間はＲＳフリップフロップＦＦ１の出力Ｑを強制的にロウレベルにしてオン、オフ制御信号ｏｎ／ｏｆｆの出力を禁止するマスク回路として機能する。また、外部ＰＷＭ制御信号PWMがハイレベルに変化するタイミングで、ＯＰＧ１によりワンショットパルスが生成されてＲＳフリップフロップＦＦ１がセットされ、マスクが解除される。
【００４０】
本実施形態のＡＣ−ＤＣコンバータにおいては、補助巻線Ｎｂに誘起される電圧が参照電圧Ｖref3以下になるタイミングすなわち補助巻線の電流がある程度減少したタイミングで、コンパレータＣＭＰ２の出力がハイレベルに変化して、ＯＰＧ２によりワンショットパルスが生成され、フリップフロップＦＦ１がセット状態にされる。すると、制御信号ｏｎ／ｏｆｆがハイレベルに変化してスイッチング素子ＳＷがオンされて一次側巻線Ｎｐに電流が流されるとともに、波形生成回路ＲＡＭＰ内のＳＷ２がオフされてコンパレータＣＭＰ１の入力が次第に高くなりフィードバック信号ＦＢよりも高くなった時点でフリップフロップＦＦ１にリセットがかかる。そして、制御信号ｏｎ／ｏｆｆがロウレベルに変化してスイッチング素子ＳＷがオフされるとともに、波形生成回路ＲＡＭＰ内のＳＷ２がオンされてコンデンサが放電され波形信号が立ち下がる。
【００４１】
上記動作を繰り返すことでフィードバック信号ＦＢが一定になるように、一次側巻線Ｎｐに電流が流れる期間が制御されて、出力電流パルスのパルス幅が制御される。図１０（Ａ）に、本実施形態の絶縁型ＡＣ−ＤＣコンバータにおけるフィードバック信号ＦＢとスイッチング素子ＳＷのオン時間との関係を示す。図１０（Ａ）に示すように、スイッチング素子ＳＷのオン時間は、フィードバック信号ＦＢにほぼ比例するように制御される。なお、スイッチング素子ＳＷによる一次側巻線Ｎｐの電流のオン、オフ制御は、入力電圧の周波数よりも充分に高い周波数にて行われる。
【００４２】
ここで、上記マスク回路１９（Ｇ１，ＦＦ１）の機能について、図４を用いて説明する。図４において、（ａ）は外部ＰＷＭ制御信号PWMの波形、（ｂ）は参照電圧Ｖref1の補正を行わない場合の出力電力波形、（ｃ）は本実施形態を適用して参照電圧Ｖref1の補正を行った場合の出力電力波形を示してある。図４に示すように、本実施形態のＡＣ−ＤＣコンバータにおいては、外部ＰＷＭ制御信号PWMのロウレベルの期間は、フリップフロップＦＦ１の出力をロウレベルに固定すなわち内部ＰＷＭパルスの出力をマスクしスイッチング素子ＳＷをオンさせないようにして、外部ＰＷＭ制御信号PWMによって出力電流を制御することができるようにされている。
【００４３】
ところで、上記のように電源制御用ＩＣ２３に外部ＰＷＭ制御信号PWMを入れて内部のローカルＰＷＭパルスの出力をマスクし出力電流を制御するようにした場合、そのままでは、外部ＰＷＭ制御信号PWMのデューティが変化した分だけ検出電圧Ｖｄが変化しフィードバック信号ＦＢがずれてしまい、図４（ｂ）に示すように、ピーク値が高くなってしまう。
そこで、本実施形態のＡＣ−ＤＣコンバータにおいては、二次側に設けられている誤差アンプＡＭＰ１の非反転入力端子に印加される参照電圧Ｖref1を可変電圧源ＶＳにより生成し、図１０（Ｂ）に示すように外部ＰＷＭ制御信号PWMのデューティ比もしくはパルス幅に比例してＶref1を高くして検出電圧Ｖｄの変化を相殺するような補正を行う構成とした。このような補正を行うことによって、一次側の電源制御用ＩＣ２３に外部ＰＷＭ制御信号PWMを入れることにより検出電圧Ｖｄが変化してフィードバック信号ＦＢがずれ、出力電流のピーク値が変化するのを防止することができる。すなわち、本実施形態に従うと、外部ＰＷＭ制御信号PWMが変化してもフィードバック信号ＦＢが変化しないようにすることができる。
【００４４】
図４より、外部ＰＷＭ制御信号PWMのデューティ比（パルス幅）を変化させた際に、参照電圧Ｖref1の補正を行わない場合には検出電圧Ｖｄが変化することで図４（ｂ）に示すように出力電流のピークが高くなってしまい所望の制御が行えなくなるのに対し、参照電圧Ｖref1の補正を行った場合には図４（ｃ）に示すように出力電力の波形の高さをほぼ一定に保つことができ、所望のＰＷＭ調光制御が行えることが分かる。
なお、参照電圧Ｖref1の制御による補正量は、一次側の電源制御用ＩＣ２３のマスク回路で内部ＰＷＭパルスをマスクすることにより遮断される出力電流の平均値と、参照電圧Ｖref1の補正量を出力電流の変化量に換算した値とが同一となるように決定するとよい。
ところで、図４の波形は、ダイオード・ブリッジ２２の出力を平滑するコンデンサＣ０として比較的容量値の大きなものを使用した場合のものである。図５には、ダイオード・ブリッジ２２の出力を平滑するコンデンサＣ０を設けないあるいは容量値の小さなＣ０を使用した場合の波形が示されている。
図５において、（Ａ）はトランスＴ１の一次側巻線Ｎｐに印加されるダイオード・ブリッジ２２からの入力波形、（Ｂ）はトランスＴ１の二次側巻線Ｎｓに誘起される出力波形、（Ｃ）は外部ＰＷＭ制御信号PWMの波形を示す。容量値の小さなＣ０を使用した場合、スイッチング素子ＳＷがオンした際にＣ０から電荷が引き抜かれて電圧が下がり、一次側巻線Ｎｐに印加される電圧ＶC0は脈流となる。すると、一次側巻線Ｎｐに流れる電流はＶC0の波形を追従し脈流となるので、ＡＣ−ＤＣコンバータの力率を改善することができるという利点がある。
【００４５】
図７には、オーバーシュート抑制回路２０のより具体的な回路構成例が示されている。
図７に示すように、オーバーシュート抑制回路２０は、発振器からのクロックＣＫによって外部ＰＷＭ制御信号PWMのパルス幅を計数するパルス幅カウンタＣＮＴ１と、同様に外部ＰＷＭ制御信号PWMの１周期を計数する周期カウンタＣＮＴ２と、カウンタＣＮＴ１の値をカウンタＣＮＴ２の値で割ることによってデューティ比を算出する除算回路ＤＶＳと、除算回路ＤＶＳの出力をアナログ信号に変換するＤＡコンバータＤＡＣと、ＤＡコンバータＤＡＣの出力を入力とするデューティ下限回路ＤＵＬと、デューティ下限回路ＤＵＬの出力と所定の周波数の鋸波ＳＡＷとを入力としてＰＷＭパルス信号を生成するＰＷＭパルス生成回路ＰＭＧとを備えている。
【００４６】
図７の回路においては、ＤＡコンバータＤＡＣの出力の所定のビットが立ち上がるとデューティ下限回路ＤＵＬを能動化させるイネーブル信号ＥＮがハイレベルとなり、デューティ下限回路ＤＵＬがＤＡコンバータＤＡＣの出力レベルをシフトさせるように機能する。パルス幅カウンタＣＮＴ１と、周期カウンタＣＮＴ２と、除算回路ＤＶＳとによってデューティ検出回路２０ａが構成され、ＤＡコンバータＤＡＣと、デューティ下限回路ＤＵＬと、ＰＷＭパルス生成回路ＰＭＧとによってデューティ制限回路２０bが構成される。
【００４７】
図８には、デューティ下限回路ＤＵＬの具体的な回路構成例が示されている。図８に示すように、デューティ下限回路ＤＵＬは、イネーブル信号ＥＮを波形成形しつつ反転するＮＯＲゲートＧ３と、定電圧端子Ｖ１とＶ２との間に直列に接続されたＰチャネルＭＯＳトランジスタＱ１−抵抗Ｒ１１−Ｒ１２−ＮチャネルＭＯＳトランジスタＱ２と、ＤＡコンバータＤＡＣの出力が入力される端子と抵抗Ｒ１１およびＲ１２の接続ノードとの間に接続された抵抗Ｒ１３とを備え、ＭＯＳトランジスタＱ１，Ｑ２はＮＯＲゲートＧ３の出力とその反転信号によってオン状態またはオフ状態に制御される。具体的には、イネーブル信号ＥＮがロウレベルの時はＱ１，Ｑ２が共にオフ状態にされて、ＤＡコンバータＤＡＣの出力がそのままＰＷＭパルス生成回路ＰＭＧへ供給される。一方、イネーブル信号ＥＮがハイレベルの時はＱ１，Ｑ２が共にオン状態にされて、ＤＡコンバータＤＡＣの出力を抵抗Ｒ１１とＲ１２とＲ１３の抵抗値の比に応じて分圧した電圧が出力される。
【００４８】
デューティ下限回路ＤＵＬの後段には、デューティ下限回路ＤＵＬの出力と所定の周波数の鋸波ＳＡＷとを入力とするコンパレータからなるＰＷＭパルス生成回路ＰＭＧが接続されており、デューティ下限回路ＤＵＬの出力に応じたＰＷＭパルス信号を生成して出力する。鋸波ＳＡＷの周波数を外部ＰＷＭ制御信号PWMの周波数と同じに設定しておくと、イネーブル信号ＥＮがロウレベルの時はＤＡコンバータＤＡＣの出力がそのままＰＷＭパルス生成回路ＰＭＧへ入力されるため、同一のデューティのＰＷＭパルスが生成させる。
【００４９】
一方、イネーブル信号ＥＮがハイレベルの時は分圧した電圧が出力されるため、外部ＰＷＭ制御信号PWMのデューティよりも大きなデューティのＰＷＭパルスを生成して出力するようにさせることで、ＰＷＭパルスのデューティを制限することができる。なお、図８の実施例において、ＰＷＭパルス生成回路ＰＭＧへ入力される鋸波ＳＡＷの周波数をスイッチング素子のオン／オフ信号ｏｎ／ｏｆｆの周波数よりも低く外部ＰＷＭ制御信号PWMの周波数よりも高く設定することで、周波数変換した出力制御用ＰＷＭパルスを生成してマスク回路１９へ供給するように構成することができる。
【００５０】
図９に、外部ＰＷＭ制御信号PWMのデューティとデューティ制限回路２０ｂから出力されるＰＷＭパルスのデューティとの関係を示す。図９に示すように、本実施形態の電源制御用ＩＣ２３においては、外部ＰＷＭ制御信号PWMのデューティが所定値（２０％）になると、デューティ制限回路２０ｂから出力されるＰＷＭパルスのデューティは外部ＰＷＭ制御信号PWMのデューティよりも大きくなるように制限されるようになっている。なお、外部ＰＷＭ制御信号PWMのデューティが所定値（２０％）以下においては、ＰＷＭパルス生成回路ＰＭＧから出力されるＰＷＭパルスのデューティを２０％にクランプするようにしても良い。
【００５１】
上記のようにマスク回路１９へ供給される出力制御ＰＷＭパルスのデューティを、外部ＰＷＭ制御信号PWMのデューティが所定値（２０％）以下において制限することによって、図３（Ｂ）に示すように、外部ＰＷＭ制御信号のデューティが大きくなるほどフィードバック信号ＦＢのレベルが高くなるように制御ループが動作し、ＰＷＭ制御信号をデューティが小さい状態から大きい状態へ切り替えた際に、出力に発生するオーバーシュートを抑制することができる。
【００５２】
また、オーバーシュート抑制回路２０に周波数変換機能を持たせることによって、仮に調光制御信号として可聴域内の周波数の外部ＰＷＭ制御信号PWMが入力されたとしても、可聴域外の周波数のＰＷＭパルスに変換してマスク回路１９へ供給して、トランスに電流を流すスイッチング素子が可聴域の周波数でオン／オフ駆動されることで発生するおそれがある音鳴りを防止することができる。
【００５３】
図１１には、フィードバック量補正回路１８の他の実施例を示す。
図６の実施形態においては、出力電流を検出する誤差アンプＡＭＰ１に供給される参照電圧Ｖref1を可変電圧源ＶＳによって発生させ、該可変電圧源ＶＳにより発生する参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティ比に応じて変化させるように構成されている。
これに対し、図１１の実施例では、参照電圧Ｖref1を定電圧源によって発生させて固定しておくとともに、基準電圧Ｖref2と誤差アンプＡＭＰ１の反転入力端子との間に、直列形態に接続された抵抗Ｒ５とＮチャネルＭＯＳトランジスタＱ５とを設け、Ｑ５のゲート端子に外部ＰＷＭ制御信号PWMを入力してオン／オフ動作させるようにしたものである。なお、抵抗Ｒ５とトランジスタＱ５とは接続順序が逆であっても良い。
【００５４】
この実施例（図１１）のフィードバック量補正回路１８は、外部ＰＷＭ制御信号PWMのデューティ比に応じて誤差アンプＡＭＰ１の反転入力端子へ入力される電圧の平均電位を引き上げるあるいは引き下げるように作用する。すなわち、外部ＰＷＭ制御信号PWMによってオン／オフされるトランジスタＱ５と直列の抵抗Ｒ５と、誤差アンプＡＭＰ１の反転入力端子と出力端子との間に接続されている容量Ｃｆとでフィルタ回路が構成され、このフィルタ回路によって外部ＰＷＭ制御信号PWMのパルスを平均化してデューティに比例した電位を発生し、それをセンス抵抗Ｒｓにより電流−電圧変換された電圧Ｖｄを平滑した電圧に加算して誤差アンプＡＭＰ１へ入力するように構成されている。
これにより、図９のフィードバック量補正回路１８は、外部ＰＷＭ制御信号PWMのデューティ比が変化しても誤差アンプＡＭＰ１の（−）入力端子の電圧が変化しないように動作することとなる。
【００５５】
図６の実施形態における外部ＰＷＭ制御信号PWMによる可変電圧源ＶＳの制御回路も図１１と同様な構成すなわちＭＯＳトランジスタとフィルタ回路でＰＷＭ信号を平均化し、その電圧で可変電圧源ＶＳを制御して参照電圧Ｖref1を変化させるようにすることができる。
なお、フィードバック量補正回路１８を可変電圧源ＶＳによって構成し、誤差アンプＡＭＰ１の非反転入力端子へ入力される参照電圧Ｖref1を外部ＰＷＭ制御信号PWMのデューティに比例して変化させる図６の実施形態と同じ方向の補正を、他の構成が図６と同一である図１１の実施例で行わせるために、トランジスタＱ５のゲート端子に図６の場合とは逆相の関係になる外部ＰＷＭ制御信号PWMの反転信号を入力させればよい。
【００５６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図６の実施形態は負荷が電流性負荷で電流出力型の電源回路であるため、出力端子ＯＵＴ２と接地点との間にセンス抵抗Ｒｓを設けて出力電流を検出するようにしているが、ＰＷＭ信号で出力電圧の制御を行う電圧出力型の電源回路においては、出力端子ＯＵＴ１と接地点との間に直列形態の抵抗等からなる分圧回路を設けて出力電圧を検出するようにしてもよい。
【００５７】
また、前記実施形態では、フォトカプラを構成する受光用トランジスタのコレクタを、プルアップ抵抗を介して内部基準電圧が印加された端子に接続するようにしているが、プルアップ抵抗の代わりに定電流源でプルアップするように構成しても良い。また、受光用トランジスタのコレクタを直接内部基準電圧端子に接続するとともにエミッタ抵抗を設けてエミッタ端子からフィードバック信号を取り出すように構成しても良い。
【００５８】
さらに、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチング素子ＳＷを、電源制御用ＩＣ２３とは別個の素子（ＭＯＳトランジスタ）としているが、このスイッチング素子ＳＷを電源制御用ＩＣ２３に取り込んで、１つの半導体集積回路として構成してもよい。また、スイッチング素子ＳＷはＭＯＳトランジスタに限定されずバイポーラトランジスタであってもよい。
さらに、前記実施形態では、本発明を、負荷としてＬＥＤランプを駆動する電源装置に適用した場合について説明したが、本発明は負荷がＬＥＤランプである場合に限定されず、絶縁型電源装置一般に広く適用することができる。
【符号の説明】
【００５９】
１０  電力変換手段
１１  整流手段
１２  フィルタ回路
１３  検出手段
１４  帰還電圧生成回路
１５  信号伝達手段
１６  スイッチ手段（スイッチング素子）
１７  制御回路
１８  フィードバック量補正回路
１９  マスク回路
２０  オーバーシュート抑制回路
２１  フィルタ
２２  ダイオード・ブリッジ回路（整流回路）
２３  電源制御回路（電源制御用ＩＣ）
ＡＭＰ１  誤差アンプ
ＡＭＰ２  バッファアンプ
ＰＣ１，ＰＣ２  フォトカプラ
ＣＭＰ１，ＣＭＰ２  コンパレータ
ＯＰＧ１，ＯＰＧ２  ワンショットパルス生成回路
ＲＡＭＰ  波形信号生成回路
ＬＧＣ  ロジック回路
【図１】
0005304746.tif 000002
【図２】
0005304746.tif 000003
【図３】
0005304746.tif 000004
【図４】
0005304746.tif 000005
【図５】
0005304746.tif 000006
【図６】
0005304746.tif 000007
【図７】
0005304746.tif 000008
【図８】
0005304746.tif 000009
【図９】
0005304746.tif 000010
【図１０】
0005304746.tif 000011
【図１１】
0005304746.tif 000012