(57)【特許請求の範囲】
【請求項１】
データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、
データ処理手段と、
前記データ処理手段の主記憶装置となる１つ以上のデータ記憶手段と、
前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、
前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、
を有し、
前記データ処理手段は前記データ記憶手段が搭載するスペック記憶手段から前記データ記憶手段のスペックを読み出せるか否かで前記データ記憶手段の着脱を検知し、その検知結果と、前記データ記憶手段の有無及び前記通電遮断手段の通電及び遮断を対応付けた制御信号表とに基づいて、前記通電遮断手段の通電及び遮断を制御し、前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする電子機器。
【請求項２】
前記通電遮断手段による前記データ信号線と前記終端抵抗との間の通電又は遮断に同期させて、前記データ信号線と前記終端抵抗との間が通電しているとき、前記終端電圧生成手段による前記終端電圧の印加を行わせ、前記データ信号線と前記終端抵抗との間が遮断しているとき、前記終端電圧生成手段による前記終端電圧の印加を停止させる終端電圧制御手段を更に有することを特徴とする請求項１記載の電子機器。
【請求項３】
前記通電遮断手段に電流が流れたときに発生するオン抵抗を前記終端抵抗とすることを特徴とする請求項１記載の電子機器。
【請求項４】
前記データ処理手段と前記通電遮断手段との間の制御線に接続され、前記データ処理手段からの制御により前記データ処理手段と前記通電遮断手段との間の制御線を通電又は遮断する制御手段を更に有し、
前記通電遮断手段は、電源投入後、前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、
前記データ処理手段は、前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にするときに、前記制御手段を制御して前記データ処理手段と前記通電遮断手段との間の制御線を通電させた後で、前記通電遮断手段を制御して、前記データ信号線と前記終端抵抗との間を遮断し、前記終端抵抗を無効にすることを特徴とする請求項１記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に係り、特にデータ信号線に終端抵抗が接続された回路構成を有する電子機器に関する。
【背景技術】
【０００２】
例えばＳＳＴＬ（Stub Series Termination Logic）−２規格を採用するＤＤＲ  ＳＤＲＡＭ（Double Data Rate SDRAM）等の回路信号線路は、終端電圧でプルアップされる抵抗（終端抵抗）を各データ信号線に備えることで、メモリアクセス時のＤＲＡＭデバイス間の信号反射と振幅を抑えている。
【０００３】
特にＤＩＭＭ（Dual Inline Memory Module）ソケットを複数備えた電子機器においてはＤＩＭＭソケットに装着されるＤＩＭＭの構成が変化する。ＤＩＭＭとは増設メモリ用に設計されたメモリ基板(メモリモジュール)である。メモリ基板(メモリモジュール)は複数のＤＲＡＭデバイスを基板に装着して配線し、ＤＩＭＭソケットに接続するための接続端子を設けたものである。即ち、データ信号線路に存在するＤＲＡＭデバイスの数は一意に定まらない。
【０００４】
終端抵抗は、データ信号線路に存在するＤＲＡＭデバイスの数の差異による影響を吸収して、どのようなＤＩＭＭの構成でも波形品質を一様に満足させるという点において大きな効果を成している（例えば特許文献１参照）。
【特許文献１】特開平１０−１９８４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、メモリアクセスの無い状態では、終端抵抗からの電流により電子機器の消費電力が大きくなることが分かっている。なお、特許文献１は波形歪みを低減する為に終端抵抗の値を可変するものであり、終端抵抗を介して流れる電流による消費電力を低減するものではない。
【０００６】
本発明は、上記の点に鑑みなされたもので、波形品質の確保と消費電力の低減とを両立する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明は、データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、データ処理手段と、前記データ処理手段の主記憶装置となる１つ以上のデータ記憶手段と、前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、を有し、前記データ処理手段は前記データ記憶手段が搭載するスペック記憶手段から前記データ記憶手段のスペックを読み出せるか否かで前記データ記憶手段の着脱を検知し、その検知結果と、前記データ記憶手段の有無及び前記通電遮断手段の通電及び遮断を対応付けた制御信号表とに基づいて、前記通電遮断手段の通電及び遮断を制御し、前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする。
【０００８】
なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【０００９】
本発明によれば、波形品質の確保と消費電力の低減とを両立する電子機器を提供可能である。
【発明を実施するための最良の形態】
【００１０】
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例の電子機器は、レーザプリンタ，コピー機，ファクシミリなどの情報処理装置を含むものである。
【００１１】
本実施例では、ＳＳＴＬ−２規格を採用するＤＤＲ−ＳＤＲＡＭにおいて、ＤＩＭＭの構成が変化しない、もしくは、終端抵抗が無くても信号品質がデバイス規格を満足する場合に、終端抵抗を無効にすることで、余計な消費電力を低減する。また、本実施例ではＤＩＭＭの構成別に終端抵抗の必要／不要を自動判別することで、ＤＩＭＭの構成が複数ある場合であっても、波形品質の確保と消費電力の低減とを両立する。
【実施例１】
【００１２】
図１は実施例１の電子機器の回路構成を示すブロック図である。本実施例の電子機器１はデータ処理部２，ＳＰＤ（Serial Presence Detect）４を搭載するＤＩＭＭ３，データ記憶部５，終端電圧生成部６，終端抵抗７，通電遮断部８，制御線９，制御線１０，データ信号線１１を有する構成である。
【００１３】
データ処理部２はデータ信号線１１を介してＤＩＭＭ３及びデータ記憶部５と接続されている。ＤＩＭＭ３はＤＩＭＭソケットを介してデータ信号線１１と接続される。ＤＩＭＭ３は着脱が可能である。ＤＩＭＭ３が搭載するＳＰＤ４は、例えば電気的に書込可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ）である。ＳＰＤ４はＤＩＭＭ３の容量，アクセス速度，アクセス方法といったメモリのスペックを記録している。データ処理部２はＳＰＤ４と制御線１０を介して接続されており、ＳＰＤ４からメモリのスペックを読み出すことができる。
【００１４】
データ記憶部５は基板上に直付けされてデータ信号線１１と接続される。終端電圧生成部６は終端抵抗７及び通電遮断部８を介してデータ信号線１１と接続され、データ信号線１１に終端抵抗７を介して終端電圧を印加する。通電遮断部８は制御線９を介してデータ処理部２と接続されており、終端抵抗７とデータ信号線１１との間を、データ処理部２からの制御により通電又は遮断する。
【００１５】
データ処理部２はＳＰＤ４からメモリのスペックを読み出せるか否かでＤＩＭＭ３の存在の有無を判定する。データ処理部２は、制御信号表１２に基づき、ＤＩＭＭ３が有るときに通電遮断部８をＯＮ（通電）させて終端抵抗７を有効にするように制御する。データ処理部２は、制御信号表１２に基づき、ＤＩＭＭ３が無いときに通電遮断部８をＯＦＦ（遮断）させて終端抵抗７を無効にするように制御する。
【００１６】
制御信号表１２は、ＤＩＭＭ３が接続されていない場合に、データ信号線１１に対するデバイス負荷容量が小さく、終端抵抗７による終端が無くても波形品質を満足し、ＤＩＭＭ３が接続されている場合に、データ信号線１１に対するデバイス負荷容量が大きく、終端抵抗７による終端が無ければ波形品質を満足しないとしたときの例である。
【００１７】
データ処理部２は図２のフローチャートに示す処理手順に従い、終端抵抗７とデータ信号線１１との間を通電又は遮断する。図２は実施例１の電子機器の処理手順を示す一例のフローチャートである。
【００１８】
ステップＳ１に進み、電子機器１は電源ＯＦＦ状態から電源が投入される。ステップＳ２に進み、データ処理部２が初期化される。ステップＳ３に進み、データ処理部２はＳＰＤ４からメモリのスペックを読み出せるか否かでＳＰＤ４の有無を判定する。
【００１９】
ＳＰＤ４が無いと判定すると、データ処理部２はステップＳ４に進み、ＤＩＭＭ３が接続されていないと見なし、通電遮断部８をＯＦＦ（遮断）させる。また、ＳＰＤ４が有ると判定すると、データ処理部２はステップＳ５に進み、ＤＩＭＭ３が接続されていると見なし、通電遮断部８をＯＮ（通電）させる。ステップＳ４又はＳ５に続いてステップＳ６に進み、データ処理部２はＤＩＭＭ３及びデータ記憶部５を初期化したあと、電子機器１全体を起動し、スタンバイ状態となる。
【００２０】
図１の回路構成は、終端抵抗７とデータ信号線１１との間に通電遮断部８を設け、通電遮断部８のＯＮ／ＯＦＦを、データ処理部２が検知したＤＩＭＭ３の有無（ＤＩＭＭ３の構成）に基づいて制御することで、終端抵抗７が不要なＤＩＭＭ３の構成のとき（ＤＩＭＭ３が無いとき）、通電遮断部８をＯＦＦし、終端抵抗７を無効にすることで、消費電力の低減を実現する。
【００２１】
また、図１の回路構成は終端抵抗７が必要なＤＩＭＭ３の構成のとき（ＤＩＭＭ３が有るとき）、通電遮断部８をＯＮし、終端抵抗７を有効にすることで、波形品質の確保を実現する。
【実施例２】
【００２２】
図３は実施例２の電子機器の回路構成を示すブロック図である。本実施例の電子機器１はデータ処理部２，終端電圧生成部６，終端抵抗７，通電遮断部８，制御線９，データ信号線１１，基板上に直付けされたオンボードのデータ記憶部２１及び２２，不揮発メモリであるＮＶＲＡＭ２３を有する構成である。なお、図３のブロック図は図１のブロック図と一部を除いて同一であるため、同一部分について適宜説明を省略する。
【００２３】
データ処理部２はデータ信号線１１を介してオンボードのデータ記憶部２１，２２と接続されている。オンボードのデータ記憶部２１，２２は、実施例１で説明したＳＰＤ４を持たない。
【００２４】
したがって、データ処理部２は実施例１のようにＳＰＤ４からメモリのスペックを読み出せるか否かでオンボードのデータ記憶部２１，２２の存在の有無を判定できない。そこで、実施例２の電子機器１では、ＮＶＲＡＭ２３に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部２１，２２の存在の有無を判定する。データ処理部２は、データ信号線１１に接続されているオンボードのデータ記憶部２１及び２２の構成別に、制御信号表２４を用いて終端抵抗７の必要／不要を自動判別し、通電遮断部８のＯＮ（通電）及びＯＦＦ（遮断）を制御する。
【００２５】
データ処理部２は図４のフローチャートに示す処理手順に従い、終端抵抗７とデータ信号線１１との間を通電又は遮断する。図４は実施例２の電子機器の処理手順を示す一例のフローチャートである。
【００２６】
ステップＳ１１に進み、電子機器１は電源ＯＦＦ状態から電源が投入される。ステップＳ１２に進み、データ処理部２が初期化される。ステップＳ１３に進み、データ処理部２はＳＰＤ４からメモリのスペックを読み出せるか否かでＳＰＤ４の有無を判定する。ＳＰＤ４が無いと判定すると、データ処理部２はステップＳ１４に進み、ＮＶＲＡＭ２３に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部２１，２２の存在の有無を判定する。
【００２７】
ＮＶＲＡＭ２３にオンボードメモリ設定が無く、オンボードのデータ記憶部２１，２２が無いと判定すると、データ処理部２はステップＳ１５に進み、データ信号線１１にＤＩＭＭ３及びオンボードのデータ記憶部２１，２２が接続されていないと見なし、電子機器１の起動を停止する。
【００２８】
一方、ステップＳ１３においてＳＰＤ４が有ると判定し、又はステップＳ１４においてＮＶＲＡＭ２３にオンボードメモリ設定が有り、オンボードのデータ記憶部２１，２２が有ると判定すると、データ処理部２は制御信号表２４からデータ信号線１１に接続されているＤＩＭＭ３又はオンボードのデータ記憶部２１，２２の構成に基づき設定されている通電遮断部８のＯＮ（通電）及びＯＦＦ（遮断）を判定する。
【００２９】
ＯＦＦ（遮断）が設定されていると判定すると、データ処理部２はステップＳ１７に進み、通電遮断部８をＯＦＦ（遮断）させる。また、ＯＮ（通電）が設定されていると判定すると、データ処理部２はステップＳ１８に進み、通電遮断部８をＯＮ（通電）させる。
【００３０】
そして、ステップＳ１７又はＳ１８に続いてステップＳ１９に進み、データ処理部２はＤＩＭＭ３又はオンボードのデータ記憶部２１，２２を初期化したあと、電子機器１全体を起動し、スタンバイ状態となる。
【００３１】
図３の回路構成は、ＮＶＲＡＭ２３に制御信号表２４を格納しておくことで、通電遮断部８のＯＮ／ＯＦＦを、データ処理部２が検知したオンボードのデータ記憶部２１，２２の有無（オンボードのデータ記憶部２１，２２の構成）に基づき、判定できる。図３の回路構成では、ＮＶＲＡＭ２３に制御信号表２４を格納しておくことで、様々なオンボードのデータ記憶部２１，２２の構成に対応させて通電遮断部８のＯＮ／ＯＦＦを設定しておくことができる。
【００３２】
図３の回路構成は、終端抵抗７が不要な構成のときに電遮断部８をＯＦＦし、終端抵抗７を無効にすることで、消費電力の低減を実現する。また、図３の回路構成は終端抵抗７が必要な構成のときに通電遮断部８をＯＮし、終端抵抗７を有効にすることで、波形品質の確保を実現する。
【００３３】
例えば図３の回路構成は同一の基板（ＰＷＢ）を使用する複数の機種において、搭載するメモリ容量が異なる場合などに、同一の基板を使用しても波形品質の確保と消費電力の低減とを両立できる。
【実施例３】
【００３４】
図５は実施例３の電子機器の回路構成を示すブロック図である。本実施例の電子機器１は図１の電子機器１の構成に、制御線９と終端電圧生成部６の制御端子（ＥＮ）とをインバータ３１経由で接続する構成を追加したものである。本実施例の電子機器１は通電遮断部８のオン／オフ論理と、終端電圧生成部６のオン／オフ論理とが逆になっている。
【００３５】
データ処理部２は、制御信号表３２に基づき、ＤＩＭＭ３が有るときに通電遮断部８をＯＮ（通電）させると共に、終端電圧生成部６の制御端子（ＥＮ）をＯＦＦ（終端電圧を印加）して終端抵抗７を有効にするように制御する。データ処理部２は、制御信号表１２に基づき、ＤＩＭＭ３が無いときに通電遮断部８をＯＦＦ（遮断）させると共に、終端電圧生成部６の制御端子（ＥＮ）をＯＮ（終端電圧の印加を停止）して終端抵抗７を無効にするように制御する。
【００３６】
図５の回路構成は、通電遮断部８をＯＦＦするときに終端電圧生成部６の制御端子（ＥＮ）も同期してＯＮすることで、消費電力の低減を実現する。また、図５の回路構成は通電遮断部８をＯＮするときに終端電圧生成部６の制御端子（ＥＮ）も同期してＯＦＦすることで、終端抵抗７を有効にし、波形品質の確保を実現する。
【実施例４】
【００３７】
図６は実施例４の電子機器の回路構成を示すブロック図である。本実施例の電子機器１は図６（Ａ）に示すように、データ信号線１１から終端電圧生成部６の方向に分岐する分岐点４１と通電遮断部８との間の配線長４２が長いと、通電遮断部８がＯＦＦ（遮断）したときに、配線パターンによる信号反射の影響を受け、データ信号線１１の波形品質に悪影響を与える可能性があった。
【００３８】
そこで、本実施例の電子機器１は図６（Ｂ）に示すように、データ信号線１１から終端電圧生成部６の方向に分岐する分岐点４１と、通電遮断部８との間の配線長４２を可能な限り短くすることで、通電遮断部８がＯＦＦ（遮断）したときに、配線パターンによる信号反射の影響を減少させ、データ信号線１１の波形品質の確保を実現する。
【実施例５】
【００３９】
図７は実施例５の電子機器の回路構成を示すブロック図である。本実施例の電子機器１は通電遮断部８に半導体スイッチを使用した場合、デバイスの性質として通電時に抵抗成分（オン抵抗）が存在することに着目し、オン抵抗を終端抵抗と見なすことで終端抵抗７を省略したものである。
【００４０】
本実施例の電子機器１は通電遮断部８が有するオン抵抗を終端抵抗７として機能するように選択／調整することで、終端抵抗７を不要にできる。したがって、本実施例の電子機器１は終端抵抗７を基板上に実装する必要が無くなり、基板上のレイアウト面積の節約及び部品点数の削減によるコストの削減ができる。
【実施例６】
【００４１】
図８は実施例６の電子機器の回路構成を示すブロック図である。本実施例の電子機器１は図５の電子機器１の構成に、制御線５１と、制御部５２と、抵抗５３とを追加したものである。制御部５２は制御線９上に設けられている。制御部５２は、制御線５１を介してデータ処理部２と接続されており、データ処理部２からの制御により制御線９を通電又は遮断する。
【００４２】
データ処理部２は図９のフローチャートに示す処理手順に従い、終端抵抗７とデータ信号線１１との間を通電又は遮断する。図９は実施例６の電子機器の処理手順を示す一例のフローチャートである。
【００４３】
ステップＳ２１に進み、電子機器１は電源ＯＦＦ状態から電源が投入される。ステップＳ２２に進み、通電遮断部８は初期論理であるＯＮ（通電）となる。また、ステップＳ２３に進み、データ処理部２が初期化される。ステップＳ２４に進み、データ処理部２はＳＰＤ４からメモリのスペックを読み出せるか否かでＳＰＤ４の有無を判定する。ＳＰＤ４が無いと判定すると、データ処理部２はステップＳ２５に進み、オンボードメモリ設定有無によりオンボードのデータ記憶部５の存在の有無を判定する。
【００４４】
オンボードのデータ記憶部５が無いと判定すると、データ処理部２はステップＳ２６に進み、データ信号線１１にＤＩＭＭ３及びオンボードのデータ記憶部５が接続されていないと見なし、電子機器１の起動を停止する。
【００４５】
一方、ステップＳ２４においてＳＰＤ４が有ると判定し、又はステップＳ２５においてオンボードのデータ記憶部５が有ると判定すると、データ処理部２は制御信号表３２からデータ信号線１１に接続されているＤＩＭＭ３又はオンボードのデータ記憶部５の構成に基づき設定されている通電遮断部８のＯＮ（通電）及びＯＦＦ（遮断）を判定する。
【００４６】
ＯＦＦ（遮断）が設定されていると判定すると、データ処理部２はステップＳ２８に進み、制御部５２をＯＮ（通電）させる。制御部５２をＯＮ（通電）させることで、データ処理部２は通電遮断部８のＯＮ（通電）又はＯＦＦ（遮断）を制御できるようになる。
【００４７】
ステップＳ２９に進み、データ処理部２は通電遮断部８をＯＦＦ（遮断）させた後でステップＳ３０に進む。また、ステップＳ２７においてＯＮ（通電）が設定されていると判定したときも、データ処理部２はステップＳ３０に進む。ステップＳ３０では、データ処理部２がＤＩＭＭ３又はオンボードのデータ記憶部５を初期化したあと、電子機器１全体を起動し、スタンバイ状態となる。
【００４８】
図８の回路構成は、通電遮断部８のＯＮ（通電）又はＯＦＦ（遮断）を制御する必要があると判定したときに、制御部５２をＯＦＦ（遮断）からＯＮ（通電）に設定を変更することで、データ処理部２が、通電遮断部８のＯＮ（通電）又はＯＦＦ（遮断）を制御できるようになる。
【００４９】
したがって、図８の回路構成は誤動作を防ぎ、フェイルセーフにて電子機器１を動作させることができるので、使用者に対して安全な動作を提供できる。
【００５０】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】実施例１の電子機器の回路構成を示すブロック図である。
【図２】実施例１の電子機器の処理手順を示す一例のフローチャートである。
【図３】実施例２の電子機器の回路構成を示すブロック図である。
【図４】実施例２の電子機器の処理手順を示す一例のフローチャートである。
【図５】実施例３の電子機器の回路構成を示すブロック図である。
【図６】実施例４の電子機器の回路構成を示すブロック図である。
【図７】実施例５の電子機器の回路構成を示すブロック図である。
【図８】実施例６の電子機器の回路構成を示すブロック図である。
【図９】実施例６の電子機器の処理手順を示す一例のフローチャートである。
【符号の説明】
【００５２】
１    電子機器
２    データ処理部
３    ＤＩＭＭ（Dual Inline Memory Module）
４    ＳＰＤ（Serial Presence Detect）
５    データ記憶部
６    終端電圧生成部
７    終端抵抗
８    通電遮断部
９，５１    制御線
１０    制御線
１１    データ信号線
１２，２４，３２    制御信号表
２１，２２    オンボードのデータ記憶部
２３    ＮＶＲＡＭ
３１    インバータ
４１    分岐点
４２    配線長
５２    制御部
５３    抵抗
【図１】
0005217520.tif 000002
【図２】
0005217520.tif 000003
【図３】
0005217520.tif 000004
【図４】
0005217520.tif 000005
【図５】
0005217520.tif 000006
【図６】
0005217520.tif 000007
【図７】
0005217520.tif 000008
【図８】
0005217520.tif 000009
【図９】
0005217520.tif 000010