(57)【特許請求の範囲】
【請求項１】
電力増幅部にバイアス発生部からバイアスを供給する構成の増幅回路であって、
前記電力増幅部は、ゲートに入力信号が供給され、ドレインに負荷抵抗が接続されると共に前記ドレインから出力信号を出力する第１ＭＯＳトランジスタを含んで構成され、
前記バイアス発生部は、一端に所定電圧が供給される第１抵抗素子と、ゲートが前記第１抵抗素子の他端に接続される第２ＭＯＳトランジスタと、一端が前記第２ＭＯＳトランジスタのゲートに接続され他端が前記第２ＭＯＳトランジスタのドレインに接続される第２抵抗素子とを含んで構成され、前記第２ＭＯＳトランジスタはゲート・ソース間電圧と閾値電圧との差分に応じて前記第１抵抗素子に流れる電流を制御する電流制御手段を成し、前記第２ＭＯＳトランジスタのソースから前記電力増幅部に前記バイアスを供給するように構成され、
前記第１ＭＯＳトランジスタの動作温度を測定する第１温度センサと、
前記第２ＭＯＳトランジスタの動作温度を測定する第２温度センサと、
前記第２ＭＯＳトランジスタの環境温度を調節するための熱を発する発熱体と、
前記第１温度センサの出力と前記第２温度センサ２の出力とを比較し、該比較結果に基づいて前記発熱体の発熱量を制御する電圧発生器と、
を備えることを特徴とする増幅回路。
【請求項２】
前記電圧発生器は、前記第１温度センサと前記第２温度センサによる検出温度が等しくなるように、前記発熱体の発熱量を制御することを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記電圧発生器は、
前記第２温度センサによる検出温度が前記第１温度センサによる検出温度よりも低い場合、前記発熱体への電力供給を増やして、前記第２ＭＯＳトランジスタの温度を上げ、
前記第２温度センサによる検出温度が前記第１温度センサによる検出温度よりも高い場合、前記発熱体への電力供給を減らして、前記第２ＭＯＳトランジスタの温度を下げるように制御を行うことを特徴とする請求項１または２に記載の増幅回路。
【請求項４】
前記発熱体は、抵抗素子を有することを特徴とする請求項１乃至３の何れか一項に記載の増幅回路。
【請求項５】
前記抵抗素子は、Ｓｉ上に概略２次元の領域を占めるように形成された抵抗素子であることを特徴とする請求項４に記載の増幅回路。
【請求項６】
前記抵抗素子は、Ｓｉ上に３次元の領域を占めるように形成されたディープトレンチ分離構造またはシャロウトレンチ分離構造により作成された抵抗素子であることを特徴とする請求項４に記載の増幅回路。
【請求項７】
前記抵抗素子は、ポリシリコン、拡散層、ウエルの何れか一つ、または、それらの組み合わせで構成されることを特徴とする請求項５または６に記載の増幅回路。
【請求項８】
前記抵抗素子は、P型ポリシリコン、P型拡散層の組み合わせで構成されることを特徴とする請求項５または６に記載の増幅器。
【請求項９】
前記入力信号のＤＣ成分を阻止して前記入力信号を前記第１ＭＯＳトランジスタのゲートに印加するＤＣ阻止容量素子を備えることを特徴とする請求項１乃至８の何れか一項に記載の増幅回路。
【請求項１０】
前記第１ＭＯＳトランジスタのゲートに供給される固定バイアス電流を生成する固定バイアス発生部を更に備えることを特徴とする請求項１乃至９の何れか一項に記載の増幅回路。
【請求項１１】
前記固定バイアス発生部は、バイアス電流源と、ドレインに前記バイアス電流源からの電流が供給されゲートが前記ドレインと接続される第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのゲートに接続されバイアス電流を入力信号に印加するバイアス用インダクタと、を備えることを特徴とする請求項１０に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低雑音であり且つ直線性にも優れた増幅回路に関する。
【背景技術】
【０００２】
図４は、直線性に優れた増幅回路として提案された従来の増幅回路４００の回路図である（例えば非特許文献参照）。
この増幅回路４００は、電力増幅部４１０に適応バイアス発生部４２０にからバイアスを供給するように構成されている。
電力増幅部４１０は、ＮＭＯＳトランジスタＭ１のドレインと電源ＶＤＤとの間に負荷抵抗ＺＬが接続され、ゲートにはＲＦ入力信号が入力されるＲＦ入力端子ＲＦＩＮが設けられ、ソースにはＲＦ出力信号が出力されるＲＦ出力端子ＲＦＯＵＴが設けられたソース接地増幅器を成している。
【０００３】
適応バイアス発生部４２０は、ＮＭＯＳトランジスタＭ２のゲートと適応バイアス入力端子Ｇとの間に抵抗Ｒ１が接続され、ＮＭＯＳトランジスタＭ２のドレインとゲートとの間が抵抗Ｒ２を介してダイオード接続されて構成されている。
そして、適応バイアス発生部４２０のＮＭＯＳトランジスタＭ２のソースからの出力がＮＭＯＳトランジスタＭ１のゲートに印加されるようにして電力増幅部４１０にバイアスが供給される。
【０００４】
図４のような回路では、適応バイアス発生部４２０における適応バイアス入力端子Ｇの電位をＶｇとすると、消費電流および線形性の観点からＶｇはクラスＣバイアスされることが望ましい。即ち、Ｖｇ＞Ｖ（ＲＦＩＮ）＋Ｖｔｈ（Ｍ２）に設定されることが理想的である。ここで、Ｖ（ＲＦＩＮ）はＲＦ入力端子ＲＦＩＮにおけるＲＦ入力信号の電圧であり、Ｖｔｈ（Ｍ２）はＮＭＯＳトランジスタＭ２の閾値電圧である。
【０００５】
次に、図５を用いて従来の増幅回路４００の回路の動作を説明する。図５は、図４の回路の動作を説明するための図である。
図５（ａ）は、電力増幅部４１０へのＲＦ入力信号の振幅が小さい時のＲＦ入力電圧Ｖ（ＲＦＩＮ）と１３１のＮＭＯＳトランジスタＭ２に発生する電流Ｉａｄｐとの関係を示す図である。
図５（ａ）において、ＶAVE（ＲＦＩＮ）はＲＦ入力電圧の平均値である。この図におけるように、電力増幅部４１０へのＲＦ入力信号の振幅が小さい時は、適応バイアス発生部４２０のＮＭＯＳトランジスタＭ２及び抵抗Ｒ２から成るＭＯＳダイオードは、クラスＣバイアスされている為、オフ状態が保持される。従って電流Ｉａｄｐは流れない。
図５（ｂ）は、電力増幅部４１０へのＲＦ入力信号の振幅が大きい時のＲＦ入力電圧Ｖ（ＲＦＩＮ）と適応バイアス発生部４２０のＮＭＯＳトランジスタＭ２に発生する電流Ｉａｄｐとの関係を示す図である。
【０００６】
図５（ｂ）に示すように、電力増幅部４１０へのＲＦ入力信号が大きい時は、適応バイアス発生部４２０の入力端子Ｇの電位Ｖｇが低い方に引っ張られる瞬間が発生する。即ち、適応バイアス発生部４２０のＮＭＯＳトランジスタＭ２のゲート−ソース電圧をＶｇｓ（Ｍ２）とすると、
Ｖｇｓ（Ｍ２）＝Ｖｇ−Ｖ（ＲＦＩＮ）＞Ｖｔｈ（Ｍ２）
が成立する瞬間が生じる。そして、その瞬間だけＮＭＯＳトランジスタＭ２がオンとなり、電流Ｉａｄｐが流れる。そのため、流れた電流Ｉａｄｐに相当する電荷分だけ、電力増幅部４１０のＮＭＯＳトランジスタＭ１のゲートの電位が上昇し、ＮＭＯＳトランジスタＭ１のゲート−ソース電圧Ｖｇｓ（Ｍ１）が高くなる。
【０００７】
ここで、ＮＭＯＳトランジスタＭ１の閾値電圧をＶｔｈ（Ｍ１）とすると、Ｖｇｓ（Ｍ１）−Ｖｔｈ（Ｍ１）が高ければ、ＭＯＳトランジスタの線形性は高くなる。従って、図４に示された構成によれば、ＮＭＯＳトランジスタＭ１の線形性が向上し、結果的に、図４の増幅回路４００の線形性が向上することになる。
このように、図４の増幅回路４００は、適応バイアス発生部４２０のＮＭＯＳトランジスタＭ２及び抵抗Ｒ２から成るＭＯＳダイオードがオンであるときに、即ち、ＲＦ入力信号の振幅が大きいときのみ、電力増幅部４１０に流れる電流を増やす。従って、この電力増幅回路４００は、低雑音（低歪）であり、且つ、電力効率に優れる。また、適応バイアス発生部４２０を構成する素子は、電力増幅部４１０を構成する素子と同一仕様の素子（ＭＯＳトランジスタ）によって形成されるため、プロセスの変動による特性のばらつきを生ぜず、従って、その影響を受けない。
【０００８】
図４を参照して説明した適応バイアス発生部４２０は、いわゆるプリディストータとして機能する。適応バイアス発生部４２０の歪み特性は、電力増幅部４１０の歪み特性と逆位相の歪み特性を有するため、電力増幅部４１０に上述の適応バイアス発生部４２０を付加することによって増幅回路４００全体での歪み特性が改善される。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】IEEE Microwaves ＆ Wireless Component Letters（MWCL） 2003 "A 0.25uＭ１0dBＭ１.4GHz CMOS Power Amplifier with an Integrated Diode Linearizer" Chemg-Chi Yen, Huey-Ru Chuang．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、既述のような従来の増幅回路では、電力増幅部の発熱により、電力増幅部のＮＭＯＳトランジスタＭ１とバイアス部のＮＭＯＳトランジスタＭ２との閾値電圧にずれが生じ、一定の仕様を満たす特性が得られなくなるという課題を残している。
この課題に対する方策として、固定バイアス発生部を設け、この固定バイアス発生部のＮＭＯＳトランジスタＭ２を電力増幅部のＮＭＯＳトランジスタＭ１の内部に配置するなどレイアウトを変更して影響を緩和することが考えられる。しかしながら、特に高周波用途の場合は、ＮＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ１とのサイズの差が顕著であり、且つ、抵抗Ｒ１、Ｒ２を伴っていることなどから、上述のようなレイアウト変更による対応は余り実際的な方策ではない。
本発明は、このような未解決の課題に鑑みてなされたものであり、電力増幅器のＮＭＯＳトランジスタとバイアス部のＮＭＯＳトランジスタとの温度差によって生じる特性の差分を補正し、広い温度範囲で一定の仕様を満たす特性を維持できる増幅回路を提供することをその目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
（１）電力増幅部にバイアス発生部からバイアスを供給する構成の増幅回路であって、前記電力増幅部は、ゲートに入力信号が供給され、ドレインに負荷抵抗が接続されると共に前記ドレインから出力信号を出力する第１ＭＯＳトランジスタを含んで構成され、前記バイアス発生部は、一端に所定電圧が供給される第１抵抗素子と、ゲートが前記第１抵抗素子の他端に接続される第２ＭＯＳトランジスタと、一端が前記第２ＭＯＳトランジスタのゲートに接続され他端が前記第２ＭＯＳトランジスタのドレインに接続される第２抵抗素子とを含んで構成され、前記第２ＭＯＳトランジスタはゲート・ソース間電圧と閾値電圧との差分に応じて前記第１抵抗素子に流れる電流を制御する電流制御手段を成し、前記第２ＭＯＳトランジスタのソースから前記電力増幅部に前記バイアスを供給するように構成され、前記第１ＭＯＳトランジスタの動作温度を測定する第１温度センサと、前記第２ＭＯＳトランジスタの動作温度を測定する第２温度センサと、前記第２ＭＯＳトランジスタの環境温度を調節するための熱を発する発熱体と、前記第１温度センサの出力と前記第２温度センサ２の出力とを比較し、該比較結果に基づいて前記発熱体の発熱量を制御する電圧発生器と、を備えることを特徴とする増幅回路。
【００１２】
上記（１）の増幅回路では、電圧発生器によって、電力増幅部の第１ＭＯＳトランジスタの動作温度Ｔ１と適応バイアス発生部１２０のＭＯＳトランジスタＭ２の温度Ｔ２との差分に応じてＭＯＳトランジスタＭ２の近傍位置に配した発熱体ＲＨの発生熱量を制御することによって、両ＮＭＯＳトランジスタＭ１、Ｍ２の動作温度が等しくなるように調節し、ＮＭＯＳトランジスタＭ１が線形性を維持できるバイアス条件で動作することを可能にする。
【００１３】
（２）前記電圧発生器は、前記第１温度センサと前記第２温度センサによる検出温度が等しくなるように、前記発熱体の発熱量を制御することを特徴とする（１）の増幅回路。
上記（２）の増幅回路は（１）の増幅回路において特に、電圧発生器は、前記第１温度センサと前記第２温度センサによる検出温度が等しくなるように、前記発熱体の発熱量を制御するため、両ＮＭＯＳトランジスタＭ１、Ｍ２の動作温度が等しくなるように温度調節される。
【００１４】
（３）前記電圧発生器は、
前記第２温度センサによる検出温度が前記第１温度センサによる検出温度よりも低い場合、前記発熱体への電力供給を増やして、前記第２ＭＯＳトランジスタの温度を上げ、
前記第２温度センサによる検出温度が前記第１温度センサによる検出温度よりも高い場合、前記発熱体への電力供給を減らして、前記第２ＭＯＳトランジスタの温度を下げるように制御を行うことを特徴とする（１）または（２）の増幅回路。
上記（３）の増幅回路では、（１）または（２）の増幅回路において特に、前記電圧発生器によって、前記発熱体への電力供給を増減する調節が行われる結果、前記第２ＭＯＳトランジスタの温度が第１ＭＯＳトランジスタの温度に等しくなるように制御が行われる。
【００１５】
（４）前記発熱体は、抵抗素子を有することを特徴とする（１）乃至（３）の何れか一の増幅回路。
上記（４）の増幅回路では、（１）乃至（３）の何れか一の増幅回路において特に、発熱体は、抵抗素子を有する簡素で発熱量の制御が容易な構成である。
（５）前記抵抗素子は、Ｓｉ上に概略２次元の領域を占めるように形成された抵抗素子であることを特徴とする（４）の増幅回路。
上記（５）の増幅回路では、（４）の増幅回において特に、発熱体の抵抗素子は、Ｓｉ上に概略２次元の領域を占めるように形成された抵抗素子であり所定の抵抗値のものを比較的容易に製造することができる。
【００１６】
（６）前記抵抗素子は、Ｓｉ上に３次元の領域を占めるように形成されたディープトレンチ分離構造またはシャロウトレンチ分離構造により作成された抵抗素子であることを特徴とする（４）の増幅回路。
（６）の増幅回路では、（４）の増幅回において特に、このような抵抗素子から発せられる熱が第２ＭＯＳトランジスタの深さ方向まで伝導するため温度制御における応答特性に優れる。
（７）前記抵抗素子は、ポリシリコン、拡散層、ウエルの何れか一つ、または、それらの組み合わせで構成されることを特徴とする（５）または（６）の増幅回路。
（７）の増幅回路では、（５）乃至（６）の何れか一の増幅回路において特に、このような抵抗素子を第２ＭＯＳトランジスタの製造工程で作り込むことができる。
【００１７】
（８）前記抵抗素子は、P−ポリシリコン、拡散層の組み合わせで構成されることを特徴とする（５）または（６）の増幅器。
上記（８）の増幅器では、（５）または（６）の増幅器において特に、抵抗素子は、P−ポリシリコン、拡散層の組み合わせとして構成される。
（９）前記入力信号のＤＣ成分を阻止して前記入力信号を前記第１ＭＯＳトランジスタのゲートに印加するＤＣ阻止容量素子を備えることを特徴とする（１）乃至（８）の何れか一の増幅回路。
上記（９）の増幅器では、（１）乃至（８）の何れか一の増幅回路において特に、ＤＣ阻止容量素子によって、入力信号のＤＣ成分の変動に影響されにくい増幅器を実現することができる。
【００１８】
（１０）前記第１ＭＯＳトランジスタのゲートに供給される固定バイアス電流を生成する固定バイアス発生部を更に備えることを特徴とする（１）乃至（９）の何れか一の増幅回路。
上記（１０）の増幅回路では、（１）乃至（９）の何れか一の増幅回路において特に、
、固定バイアス発生部が前記第１ＭＯＳトランジスタのゲートに供給される固定バイアス電流を生成し、該生成された固定バイアス電流が適応バイアス発生部によるバイアス電流に重畳して用いられる。
【００１９】
（１１）前記固定バイアス発生部は、バイアス電流源と、ドレインに前記バイアス電流源からの電流が供給されゲートが前記ドレインと接続される第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのゲートに接続されバイアス電流を入力信号に印加するバイアス用インダクタと、を備えることを特徴とする（１０）の増幅回路。
上記（１１）の増幅回路では、（１０）の増幅回路において特に、バイアス電流源からの固定バイアス電流を、第３ＭＯＳトランジスタによるカレントミラー効果を利用してバイアス用インダクタを介して第１ＭＯＳトランジスタのゲートに供給する。これにより、ＲＦ入力信号が小さいときのバイアス電流を精度良く制御できる。
【発明の効果】
【００２０】
本発明の増幅回路によれば、ＭＯＳダイオードの温度を直接測定することによって発熱に起因するＭＯＳトランジスタの特性変動パラメータを制御し、電力増幅器のＮＭＯＳトランジスタとのＮＭＯＳトランジスタとの温度差によって生じる特性の差分を補正し、広い温度範囲で一定の仕様を満たす特性を維持できる増幅回路が実現される。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態としての増幅回路の構成を表す回路図である。
【図２】図１の増幅回路の要部の構成の一例を表す図である。
【図３】図１の増幅回路の要部の構成の他の例を表す図である。
【図４】従来の増幅回路の構成を表す回路図である。
【図５】図４の増幅回路の動作を説明するための図である。
【発明を実施するための形態】
【００２２】
以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
（第１の実施の形態）
図１は、本発明の一つの実施の形態としての増幅回路の構成を表す回路図である。
図１の増幅回路１００は、電力増幅部１１０に適応バイアス発生部１２０からバイアスを供給する構成に加えて、固定バイアス発生部１３０からもバイアスを供給するように構成されている。
【００２３】
電力増幅部１１０は、ＮＭＯＳトランジスタＭ１のドレインと電源ＶＤＤとの間に負荷抵抗ＺＬが接続され、ゲートにはＲＦ入力信号が入力されるＲＦ入力端子ＲＦＩＮが設けられ、ソースにはＲＦ出力信号が出力されるＲＦ出力端子ＲＦＯＵＴが設けられたソース接地増幅器を成している。尚、入力信号中のＤＣ成分の変動に影響されない出力特性を得るために、ＲＦ入力端子ＲＦＩＮは、ＤＣ阻止用の容量素子ＣＩＮを介してＮＭＯＳトランジスタＭ１のゲートに接続されている。そして、ＮＭＯＳトランジスタＭ１の近傍位置にＮＭＯＳトランジスタＭ１の動作温度を測定する温度センサＴＳ１が配されている。
【００２４】
適応バイアス発生部１２０は、バイアス入力電圧Ｖｇが印加される適応バイアス入力端子Ｇを有し、この入力端子Ｇは抵抗Ｒ１を介してＮＭＯＳトランジスタＭ２のゲートに接続されている。また、ＮＭＯＳトランジスタＭ２のソースとゲートは抵抗Ｒ２を介してダイオード接続されている。そして、適応バイアス発生部１２０の出力端であるＮＭＯＳトランジスタＭ２のソースが電力増幅部１１０を構成するソース接地増幅器のＮＭＯＳトランジスタＭ１のゲートに接続されている。更に、ＮＭＯＳトランジスタＭ２の近傍位置に発熱体ＲＨと温度センサＴＳ２とが配されている。この発熱体ＲＨはＮＭＯＳトランジスタＭ２の環境温度を調節するためのものである。また、温度センサＴＳ２はＮＭＯＳトランジスタＭ２の動作温度を測定するためのものである。
【００２５】
更に、適応バイアス発生部１２０は、温度センサＴＳ２の出力Ｔ２と温度センサＴＳ１の出力Ｔ１とを比較して、該比較の結果に基づき発熱体ＲＨへの供給電圧を制御する電圧発生器１２１を備えている。
この電圧発生器１２１は、次の表１に示す制御規則に従った既定の電圧を発熱体ＲＨに供給する。表１の制御規則に基づいて発熱体ＲＨの発生熱量が制御される結果、両ＮＭＯＳトランジスタＭ１−Ｍ２間の特性差は、デバイスサイズに依存するマッチングのレベルまで低減することができる。
【００２６】
【表１】
0005235025.tif 000002
【００２７】
表１において、制御の原則は、温度センサＴＳ１の出力Ｔ１と温度センサＴＳ２の出力Ｔ２とを等しくするということである。一般的に、電力増幅部１１０のＮＭＯＳトランジスタＭ１のデバイスサイズは大きく、消費電力も大きいので、通常動作時においては、ＮＭＯＳトランジスタＭ１の温度はＮＭＯＳトランジスタＭ２の温度より高い。即ち、温度センサＴＳ１の出力Ｔ１は温度センサＴＳ２の出力Ｔ２よりも大きい。ＮＭＯＳトランジスタＭ２の温度が低い場合、すなわち、温度センサＴＳ２の出力Ｔ２が小さい場合、電圧発生器１２１はその出力電圧ＶＲを上げ、発熱体ＲＨへの電力供給を増加させて、ＮＭＯＳトランジスタＭ２の環境温度を上げる。反対に、発熱体ＲＨの発熱により、ＮＭＯＳトランジスタＭ２の温度がＮＭＯＳトランジスタＭ１の温度よりも高くなった場合、すなわち、温度センサＴＳ２の出力Ｔ２が温度センサＴＳ１の出力Ｔ１よりも大きくなった場合、電圧発生器１２１はその出力電圧ＶＲを下げ、発熱体ＲＨへの電力供給を減少させて、ＮＭＯＳトランジスタＭ２の環境温度を下げる。
【００２８】
従って、ＮＭＯＳトランジスタＭ１、Ｍ２の動作状態の温度を動的にモニタしつつ、適応バイアス発生部１２０のＮＭＯＳトランジスタＭ２近傍の発熱体ＲＨに供給する制御信号である電圧ＶＲを制御することによって、ＮＭＯＳトランジスタＭ１、Ｍ２の動作温度が等しくなるように調節すれば、ＮＭＯＳトランジスタＭ１は線形性を維持することが可能なバイアス条件で動作することができる。
【００２９】
加えて、制御に必須の事象はＮＭＯＳトランジスタＭ１、Ｍ２の動作状態における動的温度のみであって、他の事象に関する一切の情報を必要としない。従って、制御の安定性に関わる信号帯域の制限が存在しないため、通信の広帯域化等に対応する場合に支障がない。
尚、発熱体ＲＨは抵抗素子を有する構成であり、簡素で、発熱量の制御が容易である。
本実施の形態では、上述のように、温度センサを適用することにより、制御対象であるＮＭＯＳトランジスタＭ１、Ｍ２の動作環境温度を直接測定できるので、制御誤差が少ない。
このため、ＮＭＯＳトランジスタ内の電荷移動度など、２次的要因による誤差まで考慮した制御を行うことができる。よって、ＮＭＯＳトランジスタＭ１、Ｍ２の温度差によるこれらＮＭＯＳトランジスタＭ１、Ｍ２の特性パラメータ差を低減することが可能になり、広い温度範囲に亘って所定の出力特性を維持することができる。
【００３０】
一方、固定バイアス発生部１３０は、ＮＭＯＳトランジスタＭ３のドレインと電源ＶＤＤとの間にバイアス電流源Ｉｂｉａｓが接続され、ＮＭＯＳトランジスタＭ３のドレインとゲートとの間が短絡回路でダイオード接続され、更に、ゲートがゲートバイアス用のインダクタＬ３を介して電力増幅部１１０のＮＭＯＳトランジスタＭ１のゲートに接続されて構成されている。そして、ＮＭＯＳトランジスタＭ３は、自らのドレイン電流をカレントミラー効果で、電力増幅部１１０のバイアス電流として供給する。
【００３１】
即ち、固定バイアス発生部１３０では、バイアス電流を分離するために、インダクタＬ３を使用し、バイアス電流源Ｉｂｉａｓからの固定バイアス電流Ｉｂｉａｓを、ＮＭＯＳトランジスタＭ３によるカレントミラー効果を利用してインダクタＬ３を介してＮＭＯＳトランジスタＭ１のゲートに供給している。上述のような回路構成を採ることによって、ＲＦ入力信号が小さいときのバイアス電流を精度良く制御でき、電力増幅部１１０、従って増幅回路１００、の効率を向上させることができる。更にまた、電力増幅部１１０のＤＣバイアス電流を、カレントミラー効果によって設定できるので、広い周波数範囲に渡って安定的に一定の仕様を満足する増幅回路１００を実現することができる。
【００３２】
（発熱体に関わる構成例）
次に、図２を参照して図１の実施の形態の要部である発熱体に関わる構成について説明する。
図２は、図１の増幅回路の要部である発熱体に関わる構成の一例を表す概念図である。
図２の例では、発熱体ＲＨ１は、平面状に形成された概略２次元の領域を占めるように形成された抵抗素子として、半導体装置のＳｉ上に形成されている。この抵抗素子はＮＭＯＳトランジスタＭ２の近傍に配置される。より具体的な形態としては、周辺を囲むように配置することも考えられる。このように概略２次元の領域を占めるように形成されるものであるため、所定の抵抗値のものを比較的容易に製造することができる。
ここに適用される抵抗素子は、ポリシリコン、拡散層、ウエルの何れかの部位単体を個別に使用しても良く、その組み合わせを使用してもよい。このような抵抗素子は第２ＭＯＳトランジスタの製造工程で作り込むことができる。
【００３３】
図３は、図１の増幅回路の要部である発熱体に関わる構成の他の例を表す概念図である。
図３の例では、３次元の発熱体として、半導体装置のＳｉ基盤内部の抵抗素子を発熱体として用いた例である。抵抗素子はDeep Trench Isolation（ＤＴＩ、ディープトレンチ分離構造）用の素子を用いている。ここで、ＤＴＩは、ＳｉのTrench（溝）の内側にＳｉＯ２膜が形成され、そのＳｉＯ２膜に覆われるようにして内部に抵抗体であるポリシリコンが充填されている。尚、発熱体として抵の抗素子は、ＳｉＯ２のみで形成されるShallow Trench Isolation（ＳＴＩ、シャロウトレンチ分離構造）用の素子を用いても良い。ＤＴＩの抵抗素子を発熱体として用いた場合、電気特性や発熱効率の観点から、ＳＴＩよりも好ましい。また、ＤＴＩやＳＴＩなどのTrench Isolation用の素子は、ＮＭＯＳトランジスタＭ２の深さ方向まで熱が伝わる為、温度制御における応答特性に優れ、ＮＭＯＳトランジスタＭ１とのマッチングの観点から好ましい。
【００３４】
尚、抵抗体を発熱体として使う場合、抵抗体の温度係数による発熱量の変動を考慮すべき場合があるが、温度係数の正負が異なる抵抗体の組み合わせを使用することによって上記変動を緩和することができる。
代表的な抵抗体とその温度係数を次の表２に示す（出典 Didac Gomez， Milosz Sroka, and Jose Luis Gonzalez Jimenez "Process and Temperature Compensation for RF Low-Noise Amplifier and Mixers" IEEE CAS-１ Jun． 2010 pp1204-1211）。
【００３５】
【表２】
0005235025.tif 000003
【００３６】
この表２に例示されているところから、温度係数を小さな値にすることが可能であることが了解される。
【図１】
0005235025.tif 000004
【図２】
0005235025.tif 000005
【図３】
0005235025.tif 000006
【図４】
0005235025.tif 000007
【図５】
0005235025.tif 000008