(57)【特許請求の範囲】
【請求項１】
ソース線およびビット線の少なくとも一方を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、ＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助けるステップであって、前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、ステップを含む方法。
【請求項２】
前記ＳＴＴ−ＭＴＪデバイスの書込み動作中に前記電流流れ方向を制御するステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記書込み動作中に連続した電流を加えるステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記自由層の前記磁場方向の切換えを助けるために、前記電流を、前記ソース線または前記ビット線を介して前記電流流れ方向に流れるようにするステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記ソース線または前記ビット線に電圧を選択的に印加するステップをさらに含む、請求項１に記載の方法。
【請求項６】
前記自由層の前記磁場方向の切換えを助けるように、前記電流流れ方向を選択的に設定するステップをさらに含む、請求項１に記載の方法。
【請求項７】
前記ＳＴＴ−ＭＴＪデバイスの上部電極および底部電極への電流の流れを調整するステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記電流が、約５０μＡから約４００μＡの範囲の大きさを有する、請求項１に記載の方法。
【請求項９】
前記電流が、約１５０μＡから約２００μＡの範囲の大きさを有する、請求項１に記載の方法。
【請求項１０】
前記電流で生ずる磁場が、前記自由層の前記磁場方向を切り換えるための切換え電流を低減する、請求項１に記載の方法。
【請求項１１】
前記電流を、書込み動作中に前記ビット線を介して送るステップをさらに含む、請求項１に記載の方法。
【請求項１２】
隣接する電流流れ方向が前記電流流れ方向に対して平行になるように、隣接する磁気メモリデバイスのソース線およびビット線の一方を介して送られる電流の前記隣接する電流流れ方向を制御するステップをさらに含む、請求項１に記載の方法。
【請求項１３】
前記ソース線または前記ビット線を介して送られる電流の前記電流流れ方向が、前記ソース線または前記ビット線の他方を介して送られる電流の電流流れ方向に平行である、請求項１に記載の方法。
【請求項１４】
磁場に関連付けられた自由層を含むＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイスと、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるビット線と、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線を介して送られる電流の電流流れ方向を制御して、前記ＳＴＴ−ＭＴＪデバイスの前記自由層に関連付けられた磁場方向の切換えを助ける、電流で生ずる磁場を生成するように構成された制御論理回路と
を備え、
前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、装置。
【請求項１５】
前記ビット線または前記ソース線が、前記自由層の磁化容易軸に対して直交している、請求項１４に記載の装置。
【請求項１６】
前記制御論理回路が、前記電流流れ方向を制御するために、前記ビット線または前記ソース線の電圧を調整するようにさらに構成される、請求項１４に記載の装置。
【請求項１７】
前記ビット線に結合された第１の電極、および前記ソース線に結合された第２の電極をさらに備える、請求項１４に記載の装置。
【請求項１８】
電極に結合され、かつ前記ビット線または前記ソース線に結合されたバイアをさらに備える、請求項１４に記載の装置。
【請求項１９】
前記ビット線の軸が、前記ソース線の軸に対して直交している、請求項１４に記載の装置。
【請求項２０】
電流が、前記ビット線および前記ソース線を介して反対方向に流れる、請求項１４に記載の装置。
【請求項２１】
前記装置が、無線デバイス、磁気ランダムアクセスメモリ、カメラ、およびカムコーダのうちの１つを備える、請求項１４に記載の装置。
【請求項２２】
前記ＳＴＴ−ＭＴＪデバイスの前記自由層に関連付けられた前記磁場方向が、前記ＳＴＴ−ＭＴＪの磁化容易軸の方向と一致する、請求項１４に記載の装置。
【請求項２３】
半導体ダイに集積化される、請求項１４に記載の装置。
【請求項２４】
コンピュータにより実行可能な命令を記憶するコンピュータ可読の有形な媒体であって、前記命令が、
ソース線またはビット線を介して送られる電流の電流流れ方向を自動的に制御して電流で生ずる磁場を生成することをコンピュータで実行可能な命令を含み、
前記電流で生ずる磁場が、ＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助けるように加えられ、前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、コンピュータ可読の有形な媒体。
【請求項２５】
前記命令が、セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、
ナビゲーションデバイス、通信デバイス、ＰＤＡ（携帯情報端末）、固定位置データユニ
ット、およびコンピュータからなる群から選択されたデバイスに組み込まれたプロセッサ
により実行可能である、請求項２４に記載のコンピュータ可読の有形な媒体。
【請求項２６】
複数のＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイスを通る電流の流れを固定方向にサポートする第１の電流経路と、
前記複数のＳＴＴ−ＭＴＪデバイスを通る電流の流れを前記固定方向とは反対の方向にサポートする第２の電流経路と
を備え、
前記複数のＳＴＴ−ＭＴＪデバイスの１つの電流で生ずる磁場の方向が、前記１つのＳＴＴ−ＭＴＪデバイスの外部のソースによって前記１つのＳＴＴ−ＭＴＪデバイスの自由層に加えられる他の磁場方向と対向する、装置。
【請求項２７】
前記第１の電流経路が、前記複数のＳＴＴ−ＭＴＪデバイスのうちの１つのＳＴＴ−ＭＴＪデバイスを、反平行状態から平行状態へと切り換えるために使用される、請求項２６に記載の装置。
【請求項２８】
前記第２の電流経路が、前記複数のＳＴＴ−ＭＴＪデバイスのうちの１つのＳＴＴ−ＭＴＪデバイスを、平行状態と反平行状態の間で切り換えるために使用される、請求項２７に記載の装置。
【請求項２９】
前記複数のＳＴＴ−ＭＴＪデバイスが磁気ランダムアクセスメモリ内にある、請求項２６に記載の装置。
【請求項３０】
前記反対の方向が固定されている、請求項２６に記載の装置。
【請求項３１】
データを記憶するためのＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）手段と、
ソース線またはビット線を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、データを記憶するための前記ＳＴＴ−ＭＴＪ手段内の磁気素子の自由層の磁場方向を切り換えるのを助けるための手段であって、前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪ手段の外部のソースによって前記自由層に加えられる他の磁場方向と対向する、手段と
を備える装置。
【請求項３２】
セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、ナビゲーショ
ンデバイス、通信デバイス、ＰＤＡ（携帯情報端末）、固定位置データユニット、および
コンピュータからなる群から選択されたデバイスをさらに備え、前記デバイスが組み込ま
れる、請求項３１に記載の装置。
【請求項３３】
回路板上のパッケージされた半導体デバイスの物理的な位置決め情報を含む設計情報を受け取るステップであり、前記パッケージされた半導体デバイスが、
磁場に関連付けられた自由層を含むＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイスと、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるビット線と、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるソース線と
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記ＳＴＴ−ＭＴＪデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路であって、前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、制御論理回路と
を備える半導体構造を含む、ステップと、
前記設計情報を変換してデータファイルを生成するステップと
を含む方法。
【請求項３４】
前記データファイルがＧＥＲＢＥＲフォーマットである、請求項３３に記載の方法。
【請求項３５】
ソース線およびビット線の少なくとも一方を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、ＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助ける第１のステップであって、前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、第１のステップと、
前記自由層の前記磁場方向の切換えを助けるために、前記電流流れ方向を選択的に設定する第２のステップと
を含む方法。
【請求項３６】
前記第１のステップおよび前記第２のステップが、電子デバイスに組み込まれたプロセ
ッサにより行われる、請求項３５に記載の方法。
【請求項３７】
半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記半導体デバイスを加工するステップとを含み、
前記半導体デバイスが、
磁場に関連付けられた自由層を含むＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイスと、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるビット線と、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記ＳＴＴ−ＭＴＪデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路と
を備え、
前記電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、方法。
【請求項３８】
前記データファイルがＧＤＳＩＩフォーマットを有する、請求項３７に記載の方法。
【請求項３９】
回路板上のパッケージされた半導体デバイスの物理的位置決め情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージされた半導体デバイスを受け取るように構成された前記回路板を製作するステップとを含み、
前記パッケージされた半導体デバイスが、
磁場に関連付けられた自由層を含むＳＴＴ−ＭＴＪ（スピントランスファートルク磁気トンネル接合）デバイスと、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるビット線と、
前記ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記ＳＴＴ−ＭＴＪデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路であって、電流で生ずる磁場の方向が、前記ＳＴＴ−ＭＴＪデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、制御論理回路と
を備える、方法。
【請求項４０】
前記データファイルがＧＥＲＢＥＲフォーマットを有する、請求項３９に記載の方法。
【請求項４１】
セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、ナビゲーションデバイス、通信デバイス、ＰＤＡ（携帯情報端末）、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスに前記回路板を組み込むステップをさらに含む、請求項３９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、不揮発性メモリデバイスに関し、より詳細には、スピントルクトランスファーを使用する磁気トンネル接合（ＭＴＪ）デバイスに関する。
【背景技術】
【０００２】
ＭＲＡＭ（磁気ランダムアクセスメモリ）は、記憶データを表すために磁化を使用する不揮発性のメモリ技術である。ＭＲＡＭは、一般に、アレイ中に複数の磁気セルを含む。各セルは１ビットのデータを表す。セルは、ＭＴＪデバイスなどの磁気素子を含む。
【０００３】
ＭＴＪの強磁性プレートは、通常、薄いトンネル障壁層により分離された自由層およびピンド層（固定層）を含む。そのプレートは、磁化方向（または磁気モーメントの方向付け）と関連している。自由層では、磁化方向は自由に回転する。反強磁性層は、ピンド層の磁化を特定の方向に固定するために使用することができる。磁気素子の強磁性プレートの自由層の磁化方向を変えることにより、ビットがＭＴＪデバイスに書き込まれる。自由層およびピンド層の磁気モーメントの方向付けに応じて、ＭＴＪデバイスの抵抗が変化する。
【０００４】
ＳＴＴ（ｓｐｉｎ  ｔｏｒｑｕｅ  ｔｒａｎｓｆｅｒ：スピントルクトランスファー）は、ＭＴＪデバイスに書き込むための一技法である。スピン偏極電流が自由層に加えられた場合、電子は再分極する。電子の再分極により、自由層は、再分極した電子の角運動量の変化に関連するトルクを受けることになる。その結果、電流密度または切換え電流が十分に高い場合、このトルクが、自由層の磁化方向を切り換えることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
磁気素子に書き込むためにＳＴＴを使用することの利点は、ビットセルサイズが小さくなること、および不揮発性の記憶を含む。このような進歩は、性能を改善して、より広い応用分野へと拡張性を高めることに対するさらなる要求を生じてきた。例えば、隣接するＭＴＪデバイス間の磁場干渉を低減するＭＲＡＭを設計することが必要である。さらに、切換え電流を低減することも求められている。
【課題を解決するための手段】
【０００６】
特定の実施形態は、自由層に加えられる磁場をオフセットするために、ＳＴＴ−ＭＴＪデバイスのビット線またはソース線を通る電流を制御する。オフセットされる磁場は、切換え電流が加えられるビット線およびソース線の近傍の電極により生成されうる。ＭＴＪの磁化容易軸上の磁場をオフセットすることは、書込み動作中に切換え電流を低減することができる。電流で誘起された磁場は、ＭＴＪデバイスの自由層におけるＭＴＪ漂遊磁場のオフセットを容易にすることができる。ビット線およびソース線の一方または両方は、ＳＴＴ−ＭＴＪデバイスの長い、または磁化の容易な軸に対して直交するように配置されうる。その結果得られた電流で生ずる磁場は磁化容易軸に平行になり、ＳＴＴ−ＭＴＪデバイスの正味の磁気モーメントを調整するために使用することができる。
【０００７】
他の特定の実施形態では、自由層で一定の磁場を生成するために、切換え中に定電流をビット線またはソース線に加えることができる。ビット線またはソース線電流により生成される磁場は、自由層の磁気モーメントに対して逆方向に方向付けることができる。電流は、ビット線およびソース線を介して反対方向に流れて、所望の磁場オフセットを生成することができる。ビット線、ソース線、またはその両方における電流の方向はさらに、隣接するＳＴＴ−ＭＴＪデバイスにおける潜在的な電磁気干渉を低減するように設定することができる。
【０００８】
他の特定の実施形態では、電流で生ずる磁場を生成するために、ソース線またはビット線を介する電流に関して電流の流れ方向を制御するステップを含む方法が開示される。電流で生ずる磁場は、ＳＴＴ−ＭＴＪデバイス内の磁気メモリ素子の自由層の磁場方向を切り換えることを助ける。
【０００９】
他の特定の実施形態では、装置は、磁場に関連付けられた自由層を有するＳＴＴ−ＭＴＪデバイスを含む。装置は、ビット線、ソース線、および制御論理回路をさらに含む。ビット線およびソース線は共に、ＳＴＴ−ＭＴＪデバイスと電気的に通信状態にある。制御論理回路は、ソース線またはビット線を介して送られる電流に関する電流の流れ方向を制御して、ＳＴＴ−ＭＴＪデバイスの自由層に関連付けられた磁場方向の切換えを助ける、電流で生ずる磁場を生成するように構成される。
【００１０】
他の特定の実施形態では、コンピュータ可読の有形な媒体は、ソース線またはビット線を介する電流に関する電流の流れ方向を自動的に制御して、電流で生ずる磁場を生成することをコンピュータにより実行可能なコードを含むコンピュータ実行可能コードを記憶する。電流で生ずる磁場はＳＴＴ−ＭＴＪデバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助けるために加えられる。
【００１１】
他の特定の実施形態では、装置は、固定方向への複数のＳＴＴ−ＭＴＪデバイスを通る電流の流れをサポートする電流経路を含む。他の電流経路は、固定方向とは反対の方向への複数のＳＴＴ−ＭＴＪデバイスを通る電流の流れをサポートする。
【００１２】
他の特定の実施形態では、装置は、ソース線またはビット線を介して送られる電流に関する電流の流れ方向を制御して電流で生ずる磁場を生成し、ＳＴＴ−ＭＴＪデバイス内の磁気素子の自由層の磁場方向の切換えを助けるＳＴＴ−ＭＴＪデバイスおよび方法を含む。
【００１３】
他の特定の実施形態では、方法は、回路板上のパッケージされた半導体デバイスの物理的な位置決め情報を含む設計情報を受け取るステップを含む。パッケージされた半導体デバイスは、磁場に関連付けられた自由層を含むＳＴＴ−ＭＴＪデバイスを備える構造を含む。パッケージされた半導体デバイスはまた、ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるビット線と、ＳＴＴ−ＭＴＪデバイスと電子的に通信状態にあるソース線と、制御論理回路とを含む。制御論理回路は、ソース線またはビット線を介して送られる電流に関する電流の流れ方向を制御して電流で生じる磁場を生成し、ＳＴＴ−ＭＴＪデバイスの自由層に関連付けられた磁場方向を切り換えることを助けるように構成される。
【発明の効果】
【００１４】
開示される諸実施形態により提供される特定の利点は、切換え電流の低減を含むことができる。諸実施形態はさらに、ＭＲＡＭの隣接するＳＴＴ−ＭＴＪセル間の磁気干渉を低減することができる。実施形態の諸態様は、したがって、ＳＴＴ−ＭＲＡＭメモリデバイスに対する性能および拡張性を改善することができる。
【００１５】
本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本出願の全体を検討すれば、明らかになろう。
【図面の簡単な説明】
【００１６】
【図１】反平行構成から平行構成に切り換えることを含む書込み動作を実行するように構成されたＳＴＴ−ＭＴＪデバイスのメモリセルの図である。
【図２】図１で示すものと同様の、平行から反平行構成への切換え動作を含む書込み動作を実行するように構成されたＳＴＴ−ＭＴＪデバイスのメモリセルの図である。
【図３】図２で示すものと同様のＳＴＴ−ＭＴＪデバイスのメモリセルの横断面図である。
【図４】図３で示すものと同様の、反平行状態から平行状態への切換え動作を実行するように構成されたＳＴＴ−ＭＴＪデバイスのメモリセルの横断面図である。
【図５】図３で示すものと同様の、上部バイアを含むが底部バイアのないＳＴＴ−ＭＴＪデバイスのメモリセルの横断面図である。
【図６】図３で示すものと同様の、ビット線の軸に対して直角をなす軸を有するソース線を含むＳＴＴ−ＭＴＪデバイスのメモリセルの横断面図である。
【図７】図５で示すものと同様の、ビット線の軸に対して直角をなす軸を有するソース線を含むＳＴＴ−ＭＴＪデバイスのメモリセルの横断面図である。
【図８】概して、図２〜５で示されたタイプのＭＴＪデバイスの構成を含むＭＲＡＭレイアウトを示す図である。
【図９】概して、図６および７で示されたタイプのＭＴＪデバイスの構成を含むＭＲＡＭレイアウトを示す図である。
【図１０】図２のビット線またはソース線を介して伝播する電流により生成されうるものなど、平行から反平行への切換えに対して影響を与えるオフセット磁場を示すＲＨループのグラフである。
【図１１】図１〜７のＳＴＴ−ＭＴＪデバイスを含む磁気メモリに書き込む方法を示す流れ図である。
【図１２】図１〜７で示すタイプのＳＴＴ−ＭＴＪデバイスを使用するシステムの特定の実施形態のブロック図である。
【図１３】ＳＴＴ−ＭＴＪデバイスを加工するための電子デバイス製作システムの特定の実施形態のブロック図である。
【発明を実施するための形態】
【００１７】
図１は、書込み動作を実行するように構成されたＳＴＴ−ＭＲＡＭ（スピントルクトランスファー磁気ランダムアクセスメモリ）のメモリセル１００の図である。メモリセル１００は、反平行構成から平行構成への切換え動作を実行するように構成される。メモリセル１００は、ＭＴＪ（磁気トンネル接合）デバイス１０２、トランジスタ１０４、ビット線１０６、およびワード線１０８を含む。メモリセル１００はまた、ソース線１１０およびバイアス発生器１１２を含む。
【００１８】
ＭＴＪデバイス１０２は、自由層１１４、障壁層１１６、ピン層１１８、スペーサ層１２０、およびピンド層１２２を含むことができる。例示的なＭＴＪデバイス１０２はさらに、反強磁性層１２４を含む。
【００１９】
バイアス発生器１１２は、ビット線１０６とソース線１１０の間で書込み電圧を生成することができる。バイアス発生器１１２は、ビット線１０６の一方の側に、ビット線１０６の他方の側と比較してオフセットさせた電圧を加えることができる。ビット線１０６とソース線１１０の間の電圧の極性に応じて、ＭＴＪデバイス１０２の自由層１１４の極性が変化しうる。対応する論理状態を、メモリセル１００に書き込むことができる。
【００２０】
ＭＴＪデバイス１０２の電気抵抗は、自由層１１４の極性に基づいて変化する。この変化は、ＳＴＴトンネル磁気抵抗効果によるものと考えられる。ピン層１１８および自由層１１４が（書込み後）同じ極性を有する場合、抵抗は低い。この場合、論理「０」がメモリセル１００に書き込まれる。このような状態にあるＭＴＪデバイスは、平行な構成である。ピン層１１８および自由層１１４が反対の極性を有する場合、抵抗は高くなり、論理「１」が（図２で示すように）メモリセル１００に書き込まれる。このような構成は、反平行構成と呼ばれる。
【００２１】
図１で示すように、ピンド層１２２の磁気モーメントは、矢印１４０で示されている。ピン層１１８の磁気モーメントは、矢印１４２で示される。自由層１１４の磁気モーメントは矢印１４４で示されるが、それは、矢印１４２とは反平行方向を向いている。ＭＴＪデバイス１０２の方向付けは、したがって、（書込み動作前に）反平行である。
【００２２】
電流は、ビット線１０６およびソース線１１０を通る経路１２６に沿って伝播して、磁場１２８および１３０を確立することができる。磁場１２８、１３０の一方または両方は、自由層１１４の磁気モーメントに対向する、あるいはオフセットすることができる。磁場１２８、１３０によりオフセットされたこのような望ましくない磁場の１つは、切換え電流が加えられたとき、ビット線１０６またはソース線１１０の近傍にある電極から生ずる可能性がある。その結果得られたオフセット磁場は、メモリセル１００のＳＴＴ−ＭＲＡＭの自由層１１４の状態の反平行から平行への切換え電流を低減することができる。したがって、ＭＴＪデバイス１０２にデータを書込みかつ記憶するための切換え電流を低減することができる。
【００２３】
磁場１２８、１３０の一方または両方は、メモリセル１００の磁化容易軸方向に向くことができる。磁化容易軸は、メモリセル１００の最も長い寸法と整列することができる。例えば、最も長い寸法は、ソース線１１０、ビット線１０６、またはその両方と平行でありうる。代替的に、ＭＴＪデバイスの最も短い軸、すなわち、磁化困難軸がソース線１１０、ビット線１０６、またはその両方と平行でありうる。一実施形態では、磁場１２８、１３０を生成するために使用される電流は、約５０μＡから約１５０μＡの範囲とすることができる。他の実施形態では、電流は、約１５０μＡから約４００μＡの範囲とすることができる。
【００２４】
図１は、したがって、電流を低減させる要求を含む、切換え動作を達成するように構成されたメモリセル１００を示している。電流は、ビット線１０６またはソース線１１０を通って送られて、少なくとも１つのオフセット磁場１２８、１３０を生成する。図１のメモリセル１００は、平行状態と反平行状態の間で遷移する間、磁場をオフセットするように、電流で生ずる磁場１２８、１３０の１つまたは複数のものを使用することができる。磁場をオフセットすることにより、書込み動作中に必要な切換え電流を低減することができる。電流で生ずる磁場は、ＭＴＪ磁化容易軸の自由層１１４におけるスピントルクトランスファーを容易にすることができる。ＭＴＪ磁化容易軸は、例えば、ＭＴＪの長軸を含むことができ、ＭＴＪを、長軸および短軸を有するように設計することができる。その結果得られた電流で生ずる磁場は、ＭＴＪデバイス１０２の磁化容易軸に対して、実質的に平行にすることができ、またＭＴＪデバイス１０２の正味の磁気モーメントを調整するために使用することができる。
【００２５】
図２は、平行状態から反平行状態への切換え動作を実行する、図１で示すものと同様のＳＴＴ−ＭＲＡＭのメモリセル２００の特定の実施形態を示す図である。電流は、図１の経路１２６とは反対方向の経路２２６を介して流れる。メモリセル２００は、ＭＴＪデバイス２０２、トランジスタ２０４、ビット線２０６、ワード線２０８、ソース線２１０、およびバイアス発生器２１２を含む。
【００２６】
ＭＴＪデバイス２０２は、自由層２１４、障壁層２１６、および統合したピンド層２１７を含むことができる。統合したピンド層２１７は、ピン層２１８、スペーサ層２２０、およびピンド層２２２を含むことができる。例示的なＭＴＪデバイス２０２はさらに、反強磁性（ＡＦＭ）層２２４を含む。
【００２７】
図２で示すように、ピンド層２２２の磁気モーメントは、矢印２４０で示されている。ピン層２１８の磁気モーメントは、矢印２４２で示される。自由層２１４の磁気モーメントは、矢印２４４で示され、それは、矢印２４２に対して平行な方向に向けられている。したがって、ＭＴＪデバイス２０２の方向付けは、平行な状態にあり、反平行にいつでも切り換えることができる。
【００２８】
電流は、ビット線２０６とソース線２１０の一方または両方を介して経路２２６に沿って伝播されて、少なくとも１つの磁場２２８、３３０を確立することができる。磁場２２８、２３０は、自由層２１４の磁気モーメントをオフセットすることができる。オフセットされた場は、切換え電流を低減させるのを助けることができる。その結果得られたオフセットされた磁場は、メモリセル２００のＳＴＴ−ＭＲＡＭの自由層２１４の状態を平行から反平行にする切換え電流を低減できるようにする。電流は、ビット線２０６およびソース線２１０の一方または両方を介して送られて、オフセットされた磁場を生成する。メモリセル２００は、電流で生ずる磁場を使用して、平行状態から反平行状態への遷移中に、オフセットされた磁場を生成する。したがって、メモリセル２００は、切換え電流を低減させる要求を含む切換え動作を達成するように構成される。
【００２９】
図３は、図２で示すメモリセル２００と同様のものであり、かつ書込み動作を実行するように構成されたＳＴＴ−ＭＲＡＭのメモリセル３００の横断面図を示す。図３はさらに、平行状態から反平行状態への切換え動作を実行するように構成されたＳＴＴ−ＭＲＡＭを示している。メモリセル３００は、例えば、シリコン、ゲルマニウム、および／または化合物半導体材料を含む半導体基板などの基板上に形成することができる。メモリセル３００は、ビット線３０６およびソース線３３０を含む。ビット線３０６およびソース線３３０は、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、およびＴａなどの電気を伝えるのに適した材料から形成されうる。ビット線３０６およびソース線３３０の少なくとも一方は、電流をＭＴＪデバイス３０２に供給することができる。図３では、電流は、ビット線３０６の軸に沿ってページの外へと進むように、３４０で示される方向へと流れる。３４２で示されるように、電流はまた、ページの中へとソース線３３０の軸に沿って流れる。
【００３０】
ビット線３０６は、上部電極３３２に結合することができる。ソース線３３０は、底部電極３３４に結合することができる。図３の実施形態では、シードバイア３３６が、ソース線３３０と底部電極３３４の両方に結合される。シードバイア３３６は、ソース線３３０と底部電極３３４の間の電気的な接続を容易にすることができるが、ソース線３３０と底部電極３３４の部分間には他の構造（図示せず）も存在している。
【００３１】
ＭＴＪデバイス３０２は、自由層３１４、障壁層（例えば、酸化物障壁）３１６、および統合したピンド層３４８を含むことができる。統合したピンド層３４８は、ピン層３１８、スペーサ層３２０、およびピンド層３２２を含むことができる。例示的なＭＴＪデバイス３０２はさらに、反強磁性層３２４を含む。反強磁性層３２４は、１つまたは複数の反強磁性層を含むことができる。図３で示す実施形態では、自由層３１４は、上部電極３３２に結合され、また反強磁性層３２４が、底部電極３３４に結合されている。線３６０は、ＭＴＪデバイス３０２に関連する磁気焼きなましの方向を示している。
【００３２】
図３では、電流は、３４０で示すようにビット線３０６の軸に沿って、かつページの外に流れる。３４２で示すように、電流はまた、ページの中へと、ソース線３３０の軸に沿って流れる。電流は、ＭＴＪデバイス３０２を通る経路３５０に沿って流れる。ソース線３３０を通る電流の流れ３４２は、自由層３１４の磁気モーメントに影響を与え、かつオフセットすることのできる第１の磁場３４４を生成することができる。ビット線３０６を通る電流の流れ３４０は、自由層３１４の磁気モーメントを、代替的に、またはさらにオフセットすることのできる磁場３４６を生成することができる。
【００３３】
図３で示すように、ピンド層３２２の磁気モーメントは、矢印３７０で示される。ピン層３１８の磁気モーメントは、矢印３７２で示される。自由層３１４の磁気モーメントは、矢印３７４で示され、それは、矢印３７２に平行な方向を向いている。したがって、ＭＴＪデバイス３０２の方向付けは、平行である。
【００３４】
このように、図３で示されるシードバイア３３６を備えるメモリセル３００は、平行状態から反平行状態への切換えを容易にする、電流で生ずるオフセット磁場を提供することができる。磁場をオフセットすることは、書込み動作中の切換え電流を低減することができる。電流で生ずる磁場は、自由層３１４におけるスピントルクトランスファーを容易にすることができる。その結果得られた、電流で生ずる磁場は、ＭＴＪデバイス３０２の正味の磁気モーメントを調整するために使用することができる。
【００３５】
図４は、反平行状態から平行状態への切換え動作を実行する、図１で示されたものと同様のＳＴＴ−ＭＲＡＭのメモリセル４００の横断面図を示している。メモリセル４００は、ビット線４０６およびソース線４３０を含む。ビット線４０６およびソース線４３０の少なくとも一方は、ＭＴＪデバイス４０２に電流を供給することができる。図４では、電流は、４４０で示された方向に、ビット線４０６の軸に沿ってページの中へと流れる。４４２で示すように、電流はまた、ページの外へとソース線４３０の軸に沿って流れる。
【００３６】
図４で示すように、ピンド層４２２磁気モーメントは、矢印４７０で示される。ピン層４１８の磁気モーメントは、矢印４７２で示される。自由層４１４の磁気モーメントは矢印４７４で示され、それは矢印４７２とは反対方向を向いている。したがって、ＭＴＪデバイス４０２の方向付けは反平行である。
【００３７】
ビット線４０６は、上部電極４３２に結合することができる。ソース線４３０は、底部電極４３４に結合することができる。図４の実施形態では、シードバイア４３６が、ソース線４３０と底部電極４３４の両方に結合される。シードバイア４３６は、ソース線４３０と底部電極４３４の間の電気的な接続を容易にすることができるが、ソース線４３０と底部電極４３４の部分間には他の構造（図示せず）も存在している。
【００３８】
ＭＴＪデバイス４０２は、電極４３２、４３４に結合することができる。ＭＴＪデバイス４０２は、自由層４１４、障壁層（例えば、酸化物障壁）４１６、および統合したピンド層４４８を含むことができる。統合したピンド層４４８は、ピン層４１８、スペーサ層４２０、およびピンド層４２２を含むことができる。例示的なＭＴＪデバイス４０２はさらに、反強磁性層４２４を含む。反強磁性層４２４は、１つまたは複数の反強磁性層を含むことができる。図４で示す実施形態では、自由層４１４は、上部電極４３２に結合され、また反強磁性層４２４が、底部電極４３４に結合されている。線４６０は、ＭＴＪデバイス４０２に関連する磁気焼きなましの方向を示している。
【００３９】
図４では、電流は、４４０で示すように、ビット線４０６の軸に沿ってページの中へと流れる。４４２で示すように、電流はまた、ページの外へとソース線４３０の軸に沿って流れる。電流は、ＭＴＪデバイス４０２を通る経路４５０に沿って流れる。ソース線４３０を通る電流の流れ４４２は、自由層４１４に影響を与える第１の磁場４４４を生成することができる。ビット線４０６を通る電流の流れ４４０は、自由層４１４にさらに影響を与える他の磁場４４６を生成することができる。
【００４０】
このように、図４で示されるシードバイア４３６を備えるメモリセル４００は、反平行状態と平行状態との間の切換えを容易にする、電流で生ずるオフセット磁場を提供することができる。磁場をオフセットすることは、書込み動作中の切換え電流を低減することを可能にする。電流で生ずる磁場は、自由層４１４におけるスピントルクトランスファーを容易にすることができる。その結果得られた、電流で生ずる磁場は、ＭＴＪデバイス４０２の正味の磁気モーメントを調整するために使用することができる。
【００４１】
図５は、図３で示すものと同様であるが、シードバイアがなく上部バイア５５２を含むＳＴＴ−ＭＲＡＭのメモリセル５００の横断面図を示している。例示的なメモリセル５００は、平行状態から反平行状態への切換え動作を実行することができる。メモリセル５００は、ビット線５０６およびソース線５３０を含む。ビット線５０６およびソース線５３０の少なくとも一方は、ＭＴＪデバイス５０２に電流を供給することができる。図５では、電流は、ビット線５０６の軸に沿ってページの外へと進むように、５４０で示される方向に流れる。５４２で示すように、電流はまた、ページの中へとソース線５３０の軸に沿って流れる。
【００４２】
ビット線５０６は、上部電極５３２に結合することができる。ソース線５３０は、底部電極５３４に結合することができる。図５の実施形態では、上部バイア５５２が、ビット線５０６と上部電極５３２の両方に結合される。上部バイア５５２は、ビット線５０６と上部電極５３２の間の電気的な接続を容易にすることができるが、ビット線５０６と上部電極５３２の部分間には他の構造（図示せず）も存在している。
【００４３】
ＭＴＪデバイス５０２は、電極５３２、５３４に結合することができる。ＭＴＪデバイス５０２は、自由層５１４、障壁層（例えば、酸化物障壁）５１６、および統合したピンド層５４８を含むことができる。統合したピンド層５４８は、ピン層５１８、スペーサ層５２０、およびピンド層５２２を含むことができる。例示的なＭＴＪデバイス５０２はさらに、反強磁性層５２４を含む。図５で示す実施形態では、自由層５１４は上部電極５３２に結合され、また反強磁性層５２４が、底部電極５３４に結合されている。線５６０は、ＭＴＪデバイス５０２に関連する磁気焼きなましの方向を示している。
【００４４】
図５で示すように、ピンド層５２２の磁気モーメントは、矢印５７０で示される。ピン層５１８の磁気モーメントは、矢印５７２で示される。自由層５１４の磁気モーメントは、矢印５７４で示され、それは、矢印５７２に対して平行な方向を向いている。したがって、ＭＴＪデバイス５０２の方向付けは平行である。
【００４５】
図５では、電流は、５４０で示すように、ビット線５０６の軸に沿って、ページの外へと流れる。５４２で示すように、電流はまた、ページの中へとソース線５３０の軸に沿って流れる。電流は、ＭＴＪデバイス５０２を通る経路５５０に沿って流れる。ソース線５３０を通る電流の流れ５４２は、自由層５１４に影響を与える第１の磁場５４４を生成することができる。
【００４６】
ビット線５０６を通る電流の流れ５４０は、自由層５１４の磁気モーメントを、代替的に、またはさらにオフセットする他の磁場５４６を生成することができる。このように、図５で示す上部バイア５５２を備えるメモリセル５００は、切換え電流を低減させて、平行状態と反平行状態の間の切換えを容易にする、電流で生ずるオフセット磁場を提供することができる。
【００４７】
メモリセル５００が、反平行状態と平行状態の間で電流切換えを行う実施形態では、各電流経路５４０、５４２、５５０の方向を逆にすることができる。磁場をオフセットすることは、書込み動作中の切換え電流を低減することができる。電流で生ずる磁場は、自由層５１４におけるスピントルクトランスファーを容易にすることができる。その結果得られた、電流で生ずる磁場は、ＭＴＪデバイス５０２の正味の磁気モーメントを調整するために使用することができる。
【００４８】
図６は、図３で示すものと同様のものであるが、ビット線６０６の軸と直角をなす軸を有するソース線６３０を含むＳＴＴ−ＭＲＡＭのメモリセル６００の横断面図を示している。例示的なメモリセル６００は、平行状態から反平行状態への切換え動作を実行することができる。ビット線６０６およびソース線６３０の少なくとも一方は、ＭＴＪデバイス６０２に電流を供給することができる。図６では、電流は、ビット線６０６の軸に沿ってページの外へと進むように、６４０で示される方向に流れる。６４２で示すように、電流はまた、ソース線６３０の軸に沿って流れる。したがって、図６では、ビット線６０６における電流の流れ６４０の方向は、ソース線６３０の電流の流れ６４２の方向に直角である。
【００４９】
ビット線６０６は、上部電極６３２に結合することができる。ソース線６３０は、底部電極６３４に結合することができる。図６の実施形態では、シードバイア６３６が、ソース線６３０を底部電極６３４に結合する。シードバイア６３６は、ソース線６３０と底部電極６３４の間の電気的な接続を容易にすることができるが、ソース線６３０と底部電極６３４の部分間には他の構造（図示せず）も存在している。線６６０は、ＭＴＪデバイス６０２に関連する磁気焼きなましの方向を示している。
【００５０】
ＭＴＪデバイス６０２は、電極６３２、６３４に結合することができる。ＭＴＪデバイス６０２は、自由層６１４、障壁層６１６、および統合したピンド層６４８を含むことができる。統合したピンド層６４８は、ピン層６１８、スペーサ層６２０、およびピンド層６２２を含むことができる。例示的なＭＴＪデバイス６０２はさらに、反強磁性層６２４を含む。
【００５１】
図６で示すように、ピンド層６２２の磁気モーメントは、矢印６７０で示される。ピン層６１８の磁気モーメントは、矢印６７２で示される。自由層６１４の磁気モーメントは、矢印６７４で示され、それは、矢印６７２に対して平行な方向を向いている。したがって、ＭＴＪデバイス６０２の方向付けは平行である。
【００５２】
図６では、電流は、６４０で示すように、ビット線６０６の軸に沿ってページの外へと流れる。６４２で示すように、電流はまた、ソース線６３０の軸に沿って流れる。電流は、ＭＴＪデバイス６０２を通る経路６５０に沿って流れる。ビット線６０６を通る電流の流れ６４０は、自由層６１４に影響を与える磁場６４６を生成することができる。ソース線６３０を通る電流の流れ６４２はさらに、磁場（図示せず）を生成することができる。このように、シードバイア６３６と、ビット線６０６に対して直交するように配置されたソース線６３０とを備えるメモリセル６００は、低減させた切換え電流を用いて、平行状態と反平行状態の間の電流切換えを容易にすることができる。メモリセル６００が、反平行状態と平行状態の間で電流切換えを行う実施形態では、各電流経路６４０、６４２、６５０の方向を逆にすることができる。
【００５３】
自由層６１４で磁場をオフセットすることは、スピントルクトランスファーを容易にすることにより、切換え電流を低減することができる。自由層６１４において得られた、電流で生ずる磁場は、ＭＴＪデバイス６０２の正味の磁気モーメントを調整するために使用することができる。
【００５４】
図７は、図６で示すものと同様のものであるが、シードバイア（例えば、図６のシードバイア６３６）に代えて上部バイア７５２を含むＳＴＴ−ＭＲＡＭのメモリセル７００の横断面図を示している。例示的なメモリセル７００は、平行状態から反平行状態への切換え動作を実行することができる。ビット線７０６およびソース線７３０の少なくとも一方は、ＭＴＪデバイス７０２に電流を供給することができる。図７では、電流は、ビット線７０６の軸に沿ってページの外へと７４０で示される方向に流れる。７４２で示すように、電流はまたソース線７３０の軸に沿って流れる。
【００５５】
ビット線７０６は、上部電極７３２に結合することができる。ソース線７３０は、底部電極７３４に結合することができる。図７の実施形態では、上部バイア７５２が、ビット線７０６および上部電極７３２に結合される。上部バイア７５２は、ビット線７０６と上部電極７３２の間の電気的な接続を容易にすることができるが、ビット線７０６と上部電極７３２の部分間には他の構造（図示せず）も存在している。線７６０は、ＭＴＪデバイス７０２に関連する磁気焼きなましの方向を示している。
【００５６】
ＭＴＪデバイス７０２は、電極７３２、７３４に結合することができる。ＭＴＪデバイス７０２は、自由層７１４、障壁層７１６、および統合したピンド層７４８を含むことができる。統合したピンド層は、ピン層７１８、スペーサ層７２０、およびピンド層７２２を含むことができる。例示的なＭＴＪデバイス７０２はさらに、反強磁性層７２４を含む。
【００５７】
図７で示すように、ピンド層７２２の磁気モーメントは、矢印７７０で示される。ピン層７１８の磁気モーメントは、矢印７７２で示される。自由層７１４の磁気モーメントは、矢印７７４で示され、それは、矢印７７２に対して平行な方向を向いている。したがって、ＭＴＪデバイス７０２の方向付けは平行である。
【００５８】
図７では、電流は、７４０で示すように、ビット線７０６の軸に沿ってページの外へと流れる。７４２で示すように、電流はまた、ソース線７３０の軸に沿って流れる。電流は、ＭＴＪデバイス７０２を通る経路７５０に沿って流れる。ビット線７０６を通る電流の流れ７４０は、自由層７１４に影響を与える磁場７４６を生成することができる。ソース線７３０を通る電流の流れ７４２は、さらに磁場（図示せず）を生成することができる。自由層７１４における磁場をオフセットすることにより、スピントルクトランスファーを容易に行うことができ、また切換え電流を低減することができる。自由層７１４において得られた、電流で生ずる磁場は、ＭＴＪデバイス７０２の正味の磁気モーメントを調整するために使用することができる。
【００５９】
このように、上部バイア７５２と、ビット線７０６に対して直交するように配置されたソース線７３０とを備えるメモリセル７００は、低減させた切換え電流を用いて、平行状態から反平行状態への電流切換えを容易にすることができる。メモリセル７００が、反平行状態から平行状態への電流切換えを行う実施形態では、各電流経路７４０、７４２、７５０の方向を逆にすることができる。
【００６０】
図８は、概して、図３〜５で述べたタイプのＭＴＪデバイスの構成を含むＭＴＪレイアウト８００を示している。例示的なレイアウト８００は、ＭＲＡＭの一部を含むことができる。列８５２は、共通軸に沿って配置されたビット線８４０およびソース線８４６を含むことができる。列８５４は、共通軸に沿って配置されたビット線８４２およびソース線８４８を含むことができ、また列８５６は、共通軸に沿って配置されたビット線８４４およびソース線８５０を含むことができる。列８５２、８５４、および８５６は、互いに平行にすることができる。
【００６１】
レイアウト８００は、複数のＭＴＪデバイス８６０、８６２、８６４、８６６、８６８、８７０、８７２、８７４、８７６を含むことができる。ＭＴＪデバイス８６０は、電極８８０に結合することができる。ＭＴＪデバイス８６２は、電極８８２に結合することができる。ＭＴＪデバイス８６４は、電極８８４に結合することができる。ＭＴＪデバイス８６６は、電極８８６に結合することができる。ＭＴＪデバイス８６８は、電極８８８に結合することができる。ＭＴＪデバイス８７０は、電極８９０に結合することができる。ＭＴＪデバイス８７２は、電極８９２に結合することができる。ＭＴＪデバイス８７４は、電極８９４に結合することができる。ＭＴＪデバイス８７６は、電極８９６に結合することができる。線８９８は、ＭＴＪデバイス８６０、８６２、８６４、８６６、８６８、８７０、８７２、８７４、８７６と関連する磁気焼きなましの方向を示している。
【００６２】
例示的な列８５４は、生成された磁場８２０、８２２を示している。列８５４は、ビット線における第１の電流経路８２４と、反平行状態から平行状態への書込み動作に関連する第３の電流経路８２５とを示している。ビット線における第１の電流経路８２４は、固定方向への電流の流れをサポートすることができる。列８５４の第３の電流経路８２５は、第１の電流経路８２４に対して反対方向に流れることができ、かつ反平行状態から平行状態への書込み動作に対応することができる。列８５４はまた、ビット線における第２の電流経路８２６と、平行状態から反平行状態への書込み動作に関連する第４の電流経路８２７を含む。ビット線における第２の電流経路８２６は、固定方向への電流の流れをサポートすることができる。列８５４の第４の電流経路８２７は、第２の電流経路８２６に対して反対方向に流れることができ、かつ平行状態から反平行状態への書込み動作に対応することができる。
【００６３】
図８は、隣接する列の動作への影響を最小にするように構成された平行な列８５２、８５４、８５６の電流で生ずる磁場を示している。例えば、平行な列８５２、８５４、８５６の磁場の方向付けには、隣接するＭＴＪデバイス間の磁場干渉を低減するために段差が付けられている（ｓｔａｇｅ  ｏｒｉｅｎｔｅｄ）。図８のＭＴＪレイアウト８００はまた、低減させた切換え電流を用いて動作するように構成されたＭＴＪデバイス８６２、８６４、８６６、８６８、８７０、８７２、８７４、８７６を示す。オフセット磁場は、ＭＴＪデバイス８６０、８６２、８６４、８６６、８６８、８７０、８７２、８７４、８７６の各自由層の磁化方向を切り換えるために使用される電流量を低減することができることができる。
【００６４】
図９は、概して、図６および７で述べたタイプのＭＴＪデバイスの構成を含むＭＴＪレイアウト９００を示している。メモリセルの列９５２は、ビット線９４０を含む。列９５４は、列９５２に対して平行であり、かつビット線９４２を含む。メモリセルの列９５６はまた、列９５２に対して平行であり、かつビット線９４４を含む。列９５２はまた、ソース線９４６を含む。ソース線９４６は、ビット線９４０の軸と直交する軸に沿って配置されている。列９５４は、ソース線９４８を含む。ソース線９４８は、ビット線９４２の軸と直交する軸に沿って配置される。列９５６は、ビット線９４４と直交すソース線９５０の一部を含む。線９９８は、ＭＴＪデバイス９６０、９６２、９６４、９６６、９６８、９７０、９７２、９７４、９７６に関連する磁気焼きなましの方向を示している。
【００６５】
レイアウト９００は、複数のＭＴＪデバイス９６０、９６２、９６４、９６６、９６８、９７０、９７２、９７４、９７６を含む。ＭＴＪデバイス９６０は、電極９８０に結合することができる。ＭＴＪデバイス９６２は、電極９８２に結合することができる。ＭＴＪデバイス９６４は、電極９８４に結合することができる。ＭＴＪデバイス９６６は、電極９８６に結合することができる。ＭＴＪデバイス９６８は、電極９８８に結合することができる。ＭＴＪデバイス９７０は、電極９９０に結合することができる。ＭＴＪデバイス９７２は、電極９９２に結合することができる。ＭＴＪデバイス９７４は、電極９９４に結合することができる。ＭＴＪデバイス９７６は、電極９９６に結合することができる。
【００６６】
図９の例示的な列９５４は、オフセット磁場９２０、９２２を含む。磁場９２０、９２２は、各ＭＴＪデバイス９６６、９７０のそれぞれの磁化容易軸と整列されている。列９５４は、反平行状態から平行状態への書込み動作に関連する第１の電流経路９２４を示している。第１の電流経路９２４の方向は固定することができる。列９５４の第２の電流経路９２６は、第１の電流経路９２４に対して直角方向、または反対方向に進むことができ、また平行状態から反平行状態への書込み動作に対応することができる。
【００６７】
図９は、隣接する列の動作への影響を最小にできる列９５２、９５４、９５６の電流で生ずる誘起磁場を示している。例えば、列９５２、９５４、９５６の磁場の方向付けは、隣接するＭＴＪデバイス間の磁場干渉を低減するように段差が付けられている。図９のＭＴＪレイアウト９００はまた、低減させた切換え電流を用いて動作するように構成されたＭＴＪデバイス９６２、９６４、９６６、９６８、９７０、９７２、９７４、９７６を示している。オフセット磁場は、各ＭＴＪデバイスの自由層の磁化方向を切り換えるために使用される電流量を低減することができる。
【００６８】
図１０は、図２のビット線２０６およびソース線２１０の少なくとも一方を通って伝播する電流を用いて生成できる場など、オフセットされた磁場を示すグラフ１０００を示す。Ｒ−Ｈループグラフ１０００は、２つの値１００２、１００４の間のシフトを示すために、抵抗Ｒ（Ｏｍ）対磁場Ｈ（Ｏｅ）をプロットしている。そのシフトは矢印に従っており、また図２で示されるものなど、ＳＴＴ−ＭＲＡＭデバイスにおける状態を切り換えるために使用される切換え電流の低減を表している。オフセット磁場は、ＳＴＴ−ＭＲＡＭデバイスの平行状態を反平行状態にするのに必要な切換え電流を低減することができる。この低減させた切換え電流は、特に、回路寸法を小さくすること、および電池寿命を延ばすことを容易に向上させることができる。
【００６９】
図１１は、例えば、図１のＳＴＴ−ＭＴＪデバイス１０２などのＳＴＴ−ＭＴＪデバイスを含む磁気メモリに書き込むための方法１１００を示している。１１０２で、方法は、ＳＴＴ−ＭＴＪデバイス１０２のソース線１１０およびビット線１０６の一方など、ソース線またはビット線を介して送られる電流に関する電流の流れ方向を制御することができる。１１０４で、電流の流れは、図１の電流磁場１２８、１３０など、電流で生ずる磁場を生成するために使用されて、自由層の磁場方向の切換えを助けることができる。例えば、図１のＳＴＴ−ＭＴＪデバイス１０２内の磁気メモリ素子の自由層１１４の磁場方向を切り換えることができる。
【００７０】
１１０６で、ＳＴＴ−ＭＴＪデバイスにおける書込み動作中、連続した電流を加えることができる。本方法は、１１０８で、電流で生ずる磁場を使用して、自由層の磁場方向を切り換えるために使用される切換え電流を低減することができる。
【００７１】
１１１０で、本方法は、図１のソース線１１０およびビット線１０６など、隣接する磁気メモリデバイスのソース線およびビット線の一方を介して送られる電流に関する、隣接する電流の流れ方向を制御することができる。隣接する電流の流れ方向を、電流の流れ方向と同方向に流れるように制御することができる。隣接するＭＴＪセルは、相互間の妨害が最小となるように、目標とするセルとは異なる位置へと段差を付けることができる。
【００７２】
図１１は、したがって、ＳＴＴ−ＭＴＪデバイスの切換え電流を低減できるような方法で磁気メモリに書き込むための方法を示している。本方法はさらに、隣接するＳＴＴ−ＭＴＪデバイス間の磁気干渉を低減することができる。例えば、図８の平行な列８５２、８５４、８５６の磁場は、デバイス間の磁場干渉を低減するために段差が付けられている。電流で生ずる磁場は、ＳＴＴ−ＭＲＡＭの自由層の極性に、したがって、メモリセルの論理状態に影響を与えるために必要な切換え電流をさらに低減することができる。この低減させた切換え電流は、特に、回路寸法をさらに小さくすること、および電池寿命をさらに延ばすことを容易に向上させることができる。
【００７３】
図１２は、ＭＲＡＭ１２８６のソース線およびビット線の一方に送られた電流に関する電流の流れ方向を制御するように構成された制御論理回路１２６４を含む装置１２００の特定の実施形態のブロック図である。例えば、制御論理１２６４は、電流の流れ方向を制御するために、ビット線またはソース線の電圧を調整することができる。電流の流れは、ＭＲＡＭ１２８６の自由層の極性に、したがって、メモリセルの論理状態に影響を与えるのに必要な切換え電流を低減するようにして制御することができる。低減させた切換え電流は、特に、回路寸法を小さくすること、および電池寿命を延ばすことを容易に向上させることができる。
【００７４】
送られた電流は、磁場を生成して、ＭＲＡＭ１２８６に関連するＳＴＴ−ＭＴＪデバイス１２８８の自由層に関連付けられた磁場方向の切換えを助ける。装置１２００は、可搬型の電子デバイスで実施することができ、またメモリ１２３２に結合されたデジタル信号プロセッサ（ＤＳＰ）など、プロセッサ１２１０を含む。
【００７５】
カメラインターフェースコントローラ１２７０が、プロセッサ１２１０に結合され、またビデオカメラなどのカメラ１２７２にも結合される。カメラコントローラ１２７０は、自動焦点および自動露出制御など、プロセッサ１２１０に応じることができる。表示コントローラ１２２６は、プロセッサ１２１０および表示デバイス１２２８に結合される。符号器／復号器（ＣＯＤＥＣ）１２３４はまた、プロセッサ１２１０に結合することができる。スピーカ１２３６およびマイクロフォン１２３８は、ＣＯＤＥＣ１２３４に結合することができる。無線インターフェース１２４０は、プロセッサ１２１０、および無線アンテナ１２４２に結合することができる。
【００７６】
プロセッサ１２１０はまた、処理された画像データ１２８０を生成するように適合されうる。表示コントローラ１２２６は、処理された画像データ１２８０を受け取り、その処理された画像データ１２８０を表示デバイス１２２８に提供するように構成される。さらに、メモリ１２３２は、処理された画像データ１２８０を受け取り、かつ記憶するように構成することができ、また無線インターフェース１２４０は、アンテナ１２４２を介して送信するために、処理された画像データ１２８０を受け取るように構成することができる。
【００７７】
特定の実施形態では、プロセッサ１２１０、表示コントローラ１２２６、メモリ１２３２、ＣＯＤＥＣ１２３４、無線インターフェース１２４０、およびカメラコントローラ１２７０は、システムインパッケージ、またはシステムオンチップデバイス１２２２に含まれる。特定の実施形態では、入力デバイス１２３０および電源１２４４が、システムオンチップデバイス１２２２に結合される。さらに、特定の実施形態では、図１２で示されるように、表示デバイス１２２８、入力デバイス１２３０、スピーカ１２３６、マイクロフォン１２３８、無線アンテナ１２４２、ビデオカメラ１２７２、および電源１２４４は、システムオンチップ１２２２デバイスの外部にある。しかし、表示デバイス１２２８、入力デバイス１２３０、スピーカ１２３６、マイクロフォン１２３８、無線アンテナ１２４２、カメラ１２７２、および電源１２４４のそれぞれは、インターフェースまたはコントローラなど、システムオンチップデバイス１２２２のコンポーネントに結合することもできる。
【００７８】
本明細書で述べたデバイスおよび機能は、コンピュータ可読媒体に記憶されるコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）へと設計し、かつ構成することができる。このようなファイルのいくつかまたはすべてを、このようなファイルに基づいてデバイスを加工する加工処理者に提供することができる。得られた製品は半導体ウェーハを含み、それは、次いで、半導体ダイへと切断されて、半導体チップへとパッケージされる。チップは、次いで、上記で述べたデバイスで使用される。図１３は、電子デバイス製作工程１３００の特定の例示的な実施形態を示す。
【００７９】
物理的デバイス情報１３０２が、研究コンピュータ１３０６などで、製作工程１３００で受け取られる。物理的デバイス情報１３０２は、図１のＳＴＴ−ＭＲＡＭなど、半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含むことができる。例えば、物理的デバイス情報１３０２は、物理的パラメータ、材料特性、および構造情報を含むことができ、研究コンピュータ１３０６に結合されたユーザインターフェース１３０４により入力される。研究コンピュータ１３０６は、メモリ１３１０などのコンピュータ可読媒体に結合された、１つまたは複数の処理コアなどのプロセッサ１３０８を含む。メモリ１３１０は、プロセッサ１３０８に、物理的デバイス情報１３０２をファイルフォーマットに準拠するように変換し、ライブラリファイル１３１２を生成させるように実行可能であるコンピュータ可読命令を記憶することができる。
【００８０】
特定の実施形態では、ライブラリファイル１３１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル１３１２は、図１のＳＴＴ−ＭＲＡＭを含む半導体デバイスのライブラリを含むことができる。
【００８１】
ライブラリファイル１３１２は、メモリ１３１８に結合された、１つまたは複数の処理コアなど、プロセッサ１３１６を含む設計コンピュータ１３１４で、ＥＤＡツール１３２０と共に使用することができる。ＥＤＡツール１３２０は、設計コンピュータ１３１４のユーザに、回路を設計できるようにするために、プロセッサ実行可能命令として、メモリ１３１８に記憶することができる。例えば、設計コンピュータ１３１４のユーザは、設計コンピュータ１３１４に結合されたユーザインターフェース１３２４を介して、回路設計情報１３２２を入力することができる。回路設計情報１３２２は、図１のＳＴＴ−ＭＲＡＭなど、半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含むことができる。例示すると、回路設計特性は、特定の回路の識別、および回路設計における他の素子に対する関係、位置決め情報、形状寸法情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含むことができる。
【００８２】
設計コンピュータ１３１４は、回路設計情報１３２２を含めた設計情報を変換して、ファイルフォーマットに準拠するように構成することができる。例示すると、ファイルフォーマットは、平面幾何形状と、テキストラベルと、ＧＤＳＩＩ（Ｇｒａｐｈｉｃ  Ｄａｔａ  Ｓｙｓｔｅｍ：グラフィックデータシステム）ファイルフォーマットなどの階層的フォーマットにおける回路レイアウトに関する他の情報とを表すデータベースの２進ファイルフォーマットを含むことができる。設計コンピュータ１３１４は、他の回路または情報に加えて、図１のＳＴＴ−ＭＲＡＭを記述する情報を含む、ＧＤＳＩＩファイル１３２６などの変換された設計情報を含むデータファイルを生成するように構成することができる。例示すると、データファイルは、図１のＳＴＴ−ＭＲＡＭを含むＳＯＣ（システムオンチップ）に対応する情報、およびＳＯＣに含まれるさらなる電子回路およびコンポーネントも含む情報を含むことができる。
【００８３】
ＧＤＳＩＩファイル１３２６は、加工工程１３２８で受け取られて、ＧＤＳＩＩファイル１３２６における変換された情報に従って、図１のＳＴＴ−ＭＲＡＭを製作することができる。例えば、デバイス製作工程は、代表的にマスク１３３２で示された、フォトリソグラフィ工程に使用するためのマスクなど、１つまたは複数のマスクを作成するために、ＧＤＳＩＩファイル１３２６をマスク制作者１３３０へと提供することを含むことができる。マスク１３３２は、加工工程中に使用されて、１つまたは複数のウェーハ１３３４を生成することができ、そのウェーハ１３３４は試験され、代表的なダイ１３３６などのダイに分離することができる。ダイ１３３６は、図１のＳＴＴ−ＭＲＡＭを含む回路を含む。
【００８４】
ダイ１３３６は、パッケージング工程１３３８に送ることができ、ダイ１３３６は、代表的なパッケージ１３４０へと組み込まれる。例えば、パッケージ１３４０は、ＳｉＰ（システムインパッケージ）構成など、単一のダイ１３３６、または複数のダイを含むことができる。パッケージ１３４０は、ＪＥＤＥＣ（Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ：電子デバイス技術合同協議会）規格など、１つまたは複数の規格または仕様に準拠するように構成することができる。
【００８５】
パッケージ１３４０に関する情報は、コンピュータ１３４６で記憶されたコンポーネントライブラリによるなど、様々な製品設計者に配布することができる。コンピュータ１３４６は、メモリ１３５０に結合された、１つまたは複数の処理コアなど、プロセッサ１３４８を含むことができる。ＰＣＢ（プリント回路板）ツールは、プロセッサ実行可能命令としてメモリ１３５０に記憶され、ユーザインターフェース１３４４を介してコンピュータ１３４６のユーザから受け取ったＰＣＢ設計情報１３４２を処理することができる。ＰＣＢ設計情報１３４２は、回路板上にパッケージされた半導体デバイスの物理的な位置決め情報を含むことができるが、パッケージ１３４０に対応するそのパッケージされた半導体デバイスは、例えば、図１のＳＴＴ−ＭＲＡＭを含む。
【００８６】
コンピュータ１３４６は、ＰＣＢ設計情報１３４２を変換して、回路板上でパッケージされた半導体デバイスの物理的な位置決め情報、ならびにトレースおよびバイアなどの電気的接続のレイアウトを含むデータを有するＧＥＲＢＥＲファイル１３５２など、データファイルを生成するように構成することができる。他の実施形態では、変換されたＰＣＢ設計情報により生成されるデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有することができる。
【００８７】
ＧＥＲＢＥＲファイル１３５２は、基板組立工程１３５４で受け取ることができ、またＧＥＲＢＥＲファイル１３５２内に記憶された設計情報に従って製作される代表的なＰＣＢ１３５６など、ＰＣＢを作成するために使用することができる。例えば、ＧＥＲＢＥＲファイル１３５２は、ＰＣＢ生産工程の様々なステップを実施するための１つまたは複数のマシンへとアップロードすることができる。ＰＣＢ１３５６は、パッケージ１３４０を含む電子コンポーネントを基板上に配置して、代表的なプリント回路組立体（ＰＣＡ）１３５８を形成することができる。
【００８８】
ＰＣＡ１３５８は、製品製作工程１３６０で受け取ることができ、第１の代表的な電子デバイス１３６２、および第２の代表的な電子デバイス１３６４など、１つまたは複数の電子デバイスへと組み込むことができる。例示的な、限定することのない例として、第１の代表的な電子デバイス１３６２、第２の代表的な電子デバイス１３６４、またはその両方は、セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、ナビゲーションデバイス、通信デバイス、ＰＤＡ（携帯情報端末）、固定位置データユニット、およびコンピュータの群から選択することができる。他の例示的な、限定することのない例として、電子デバイス１３６２および１３６４の一方または両方は、移動電話などの遠隔ユニット、手持ち式のＰＣＳ（ｐｅｒｓｏｎａｌ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍｓ：パーソナル移動通信システム）ユニット、携帯情報端末などの可搬式データユニット、ＧＰＳ（ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ：全地球測位システム）使用可能デバイス、ナビゲーションデバイス、メータ読取り器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶もしくは取得する任意の他のデバイス、あるいはそれらの任意の組合せとすることができる。図１〜１３の１つまたは複数のものは、本開示の教示による遠隔ユニットを示している可能性もあるが、本開示は、これらの例示的に示したユニットに限定されない。本開示の諸実施形態は、試験および特性決定のために、メモリを含む能動的な集積回路およびオンチップ回路を含む任意のデバイスで適切に使用することができる。
【００８９】
したがって、実施形態は、例示的な工程１３００で述べられたように、加工され、処理されて電子デバイスに組み込むことができる。図１〜１３に関して開示された実施形態の１つまたは複数の態様は、ライブラリファイル１３１２、ＧＤＳＩＩファイル１３２６、およびＧＥＲＢＥＲファイル１３５２内などの様々な処理段階で含むことができ、また研究コンピュータ１３０６のメモリ１３１０、設計コンピュータ１３１４のメモリ１３１８、コンピュータ１３４６のメモリ１３５０、基板組立工程１３５４などの様々な段階で使用される１つまたは複数の他のコンピュータもしくはプロセッサ（図示せず）のメモリで記憶することができ、さらに、マスク１３１２、ダイ１３３６、パッケージ１３４０、ＰＣＡ１３５８、プロトタイプ回路もしくはデバイス（図示せず）などの他の製品、またはそれらの任意の組合せなど、１つまたは複数の他の物理的実施形態へと組み込むことができる。物理的なデバイス設計から最終的な製品までの様々な代表的な生産段階が示されているが、他の実施形態では、より少ない段階を使用することができる、またはさらなる段階を含めることもできる。同様に、工程１３００は、単一のエンティティで実施することができるが、工程１３００の様々な段階を実施する１つまたは複数のエンティティにより実施することもできる。
【００９０】
いくつかのメモリ制御技法が述べられてきた。本技法は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実施することができる。ソフトウェアで実施される場合、本技法は、デバイスで実行されたとき、デバイスに、本明細書で述べた技法の１つまたは複数のものを実施させるプログラムコードを含むコンピュータ可読媒体を対象とすることができる。その場合、コンピュータ可読媒体は、ＳＤＲＡＭ（ｓｙｎｃｈｒｏｎｏｕｓ  ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ：同期ＤＲＡＭ）などの任意のＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ（読出し専用メモリ）、ＮＶＲＡＭ（不揮発性ＲＡＭ）、ＥＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ）、フラッシュメモリなどを（ＭＲＡＭに加えて）含むことができる。
【００９１】
プログラムコードは、コンピュータ可読命令の形でメモリに記憶することができる。その場合、ＤＳＰなどのプロセッサは、１つまたは複数の画像処理技法を実施するために、メモリに記憶された命令を実行することができる。いくつかの場合では、本技法は、画像処理を加速するために、様々なハードウェアコンポーネントを呼び出すＤＳＰで実行することができる。いくつかの場合では、本明細書で述べたユニットは、マイクロプロセッサ、１つまたは複数のＡＳＩＣ（特定用途向けＩＣ）、１つまたは複数のＦＰＧＡ（書替え可能ゲートアレイ）、または何らかの他のハードウェア−ソフトウェアの組合せとして実施することができる。
【００９２】
当業者であれば、本明細書で開示された諸実施形態に関して述べた様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子的ハードウェア、コンピュータソフトウェア、またはそれらの組合せで実施できることがさらに理解されよう。ハードウェアとソフトウェアのこの相互交換性を明確に示すために、様々な例示的なコンポーネント、ブロック、構成、モジュール、回路およびステップを、概して、それらの機能の点で述べてきた。このような機能をハードウェアで実施するか、それともソフトウェアで実施するかは、個々の用途、およびシステム全体に課せられた設計制約に依存する。当業者は、個々の用途のそれぞれに対して様々な方法で、前述の機能を実施することができるが、このような実施の判断を、本開示の範囲から逸脱させるものと解釈するべきではない。
【００９３】
本明細書で開示された諸実施形態に関して述べられた方法またはアルゴリズムのステップは、ハードウェアで直接的に、プロセッサにより実行されるソフトウェアモジュールで、またはその２つの組合せで実施することができる。ＭＲＡＭに加えて、ソフトウェアモジュールは、ＲＡＭ（ランダムアクセスメモリ）、フラッシュメモリ、ＲＯＭ（読出し専用メモリ）、ＰＲＯＭ（プログラマブルＲＯＭ）、ＥＰＲＯＭ（消去可能ＰＲＯＭ）、ＥＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ）、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ（ｃｏｍｐａｃｔ  ｄｉｓｋ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）、または当技術分野で知られた任意の他の形の記憶媒体中に常駐することができる。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読取り、かつそれに情報を書き込むことができるようにプロセッサに結合される。代替的に、記憶媒体は、プロセッサと一体化することもできる。プロセッサおよび記憶媒体は、ＡＳＩＣ（特定用途向けＩＣ）中に常駐することができる。ＡＳＩＣは、コンピューティングデバイスまたはユーザ端末に常駐することができる。代替的には、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末中で個別のコンポーネントとして常駐することもできる。
【００９４】
開示された諸実施形態のこれまでの記述は、当業者に、開示された諸実施形態を製作し、または使用できるようにするために提供される。これらの実施形態に対する様々な変更は、当業者であれば容易に明らかになるものであり、また本明細書で規定された包括的な原理は、本開示の範囲から逸脱することなく、他の実施形態に適用することができる。したがって、本開示は、本明細書で示された実施形態に限定されることを意図しておらず、添付の特許請求の範囲により定義される原理および新規の特徴と一致する可能な最も広い範囲が与えられるべきである。
【符号の説明】
【００９５】
１００  メモリセル
１０２  ＭＴＪ（磁気トンネル接合）デバイス
１０４  トランジスタ
１０６  ビット線
１０８  ワード線
１１０  ソース線
１１２  バイアス発生器
１１４  自由層
１１６  障壁層
１１８  ピン層
１２０  スペーサ層
１２２  ピンド層
１２４  反強磁性層
１２６  経路
１２８  磁場
１３０  磁場
１４０  矢印
１４２  矢印
１４４  矢印
２００  メモリセル
２０２  ＭＴＪデバイス
２０４  トランジスタ
２０６  ビット線
２０８  ワード線
２１０  ソース線
２１２  バイアス発生器
２１４  自由層
２１６  障壁層
２１７  統合したピンド層
２１８  ピン層
２２０  スペーサ層
２２２  ピンド層
２２４  反強磁性（ＡＦＭ）層
２２６  経路
２２８  磁場
２３０  磁場
２４０  矢印
２４２  矢印
２４４  矢印
３００  メモリセル
３０２  ＭＴＪデバイス
３０６  ビット線
３１４  自由層
３１６  障壁層
３１８  ピン層
３２０  スペーサ層
３２２  ピンド層
３２４  反強磁性層
３３０  ソース線
３３２  上部電極
３３４  底部電極
３３６  シードバイア
３４０  電流の流れ
３４２  電流の流れ
３４４  第１の磁場
３４６  磁場
３４８  統合したピンド層
３５０  経路
３６０  線
３７０  矢印
３７２  矢印
３７４  矢印
４００  メモリセル
４０２  ＭＴＪデバイス
４０６  ビット線
４１４  自由層
４１６  障壁層
４１８  ピン層
４２０  スペーサ層
４２２  ピンド層
４２４  反強磁性層
４３０  ソース線
４３２  上部電極
４３４  底部電極
４３６  シードバイア
４４０  電流の流れ
４４２  電流の流れ
４４４  第１の磁場
４４６  磁場
４４８  統合したピンド層
４５０  経路
４６０  線
４７０  矢印
４７２  矢印
４７４  矢印
５００  メモリセル
５０２  ＭＴＪデバイス
５０６  ビット線
５１４  自由層
５１６  障壁層
５１８  ピン層
５２０  スペーサ層
５２２  ピンド層
５２４  反強磁性層
５３０  ソース線
５３２  上部電極
５３４  底部電極
５４０  電流の流れ
５４２  電流の流れ
５４４  第１の磁場
５４６  磁場
５４８  統合したピンド層
５５０  経路
５５２  上部バイア
５６０  線
５７０  矢印
５７２  矢印
５７４  矢印
６００  メモリセル
６０２  ＭＴＪデバイス
６０６  ビット線
６１４  自由層
６１６  障壁層
６１８  ピン層
６２０  スペーサ層
６２２  ピンド層
６２４  反強磁性層
６３０  ソース線
６３２  上部電極
６３４  底部電極
６３６  シードバイア
６４０  電流の流れ
６４２  電流の流れ
６４６  磁場
６４８  統合したピンド層
６５０  経路
６６０  線
６７０  矢印
６７２  矢印
６７４  矢印
７００  メモリセル
７０２  ＭＴＪデバイス
７０６  ビット線
７１４  自由層
７１６  障壁層
７１８  ピン層
７２０  スペーサ層
７２２  ピンド層
７２４  反強磁性層
７３０  ソース線
７３２  上部電極
７３４  底部電極
７４０  電流の流れ
７４２  電流の流れ
７４６  磁場
７４８  統合したピンド層
７５０  経路
７５２  上部バイア
７６０  線
７７０  矢印
７７２  矢印
７７４  矢印
８００  ＭＴＪレイアウト
８２０  磁場
８２２  磁場
８２４  第１の電流経路
８２５  第３の電流経路
８２６  第２の電流経路
８２７  第４の電流経路
８４０  ビット線
８４２  ビット線
８４４  ビット線
８４６  ソース線
８４８  ソース線
８５０  ソース線
８５２  列
８５４  列
８５６  列
８６０  ＭＴＪデバイス
８６２  ＭＴＪデバイス
８６４  ＭＴＪデバイス
８６６  ＭＴＪデバイス
８６８  ＭＴＪデバイス
８７０  ＭＴＪデバイス
８７２  ＭＴＪデバイス
８７４  ＭＴＪデバイス
８７６  ＭＴＪデバイス
８８０  電極
８８２  電極
８８４  電極
８８６  電極
８８８  電極
８９０  電極
８９２  電極
８９４  電極
８９６  電極
８９８  線
９００  ＭＴＪレイアウト
９２０  オフセット磁場
９２２  オフセット磁場
９２４  第１の電流経路
９２６  第２の電流経路
９４０  ビット線
９４２  ビット線
９４４  ビット線
９４６  ソース線
９４８  ソース線
９５０  ソース線
９５２  列
９５４  列
９５６  列
９６０  ＭＴＪデバイス
９６２  ＭＴＪデバイス
９６４  ＭＴＪデバイス
９６６  ＭＴＪデバイス
９６８  ＭＴＪデバイス
９７０  ＭＴＪデバイス
９７２  ＭＴＪデバイス
９７４  ＭＴＪデバイス
９７６  ＭＴＪデバイス
９８０  電極
９８２  電極
９８４  電極
９８６  電極
９８８  電極
９９０  電極
９９２  電極
９９４  電極
９９６  電極
９９８  線
１０００  グラフ
１００２  値
１００４  値
１２００  装置
１２１０  プロセッサ
１２２２  システムオンチップ
１２２６  表示コントローラ
１２２８  表示デバイス
１２３０  入力デバイス
１２３２  メモリ
１２３４  符号器／復号器（ＣＯＤＥＣ）
１２３６  スピーカ
１２３８  マイクロフォン
１２４０  無線インターフェース
１２４２  無線アンテナ
１２４４  電源
１２６４  制御論理回路
１２７０  カメラインターフェースコントローラ
１２７２  カメラ
１２８０  画像データ
１２８６  ＭＲＡＭ
１２８８  ＳＴＴ−ＭＴＪデバイス
１３００  電子デバイス製作工程
１３０２  物理的デバイス情報
１３０４  ユーザインターフェース
１３０６  研究コンピュータ
１３０８  プロセッサ
１３１０  メモリ
１３１２  ライブラリファイル
１３１４  設計コンピュータ
１３１６  プロセッサ
１３１８  メモリ
１３２０  ＥＤＡツール
１３２２  回路設計情報
１３２４  ユーザインターフェース
１３２６  ＧＤＳＩＩファイル
１３２８  加工
１３３０  マスク製作者
１３３２  マスク
１３３４  ウェーハ
１３３６  ダイ
１３３８  パッケージング
１３４０  パッケージ
１３４２  ＰＣＢ設計情報
１３４４  ユーザインターフェース
１３４６  コンピュータ
１３４８  プロセッサ
１３５０  メモリ
１３５２  ＧＥＲＢＥＲファイル
１３５４  基板組立
１３５６  ＰＣＢ
１３５８  プリント回路組立体（ＰＣＡ）
１３６０  製品製作工程
１３６２  第１の代表的な電子デバイス
１３６４  第２の代表的な電子デバイス
【図１】
0005377759.tif 000002
【図２】
0005377759.tif 000003
【図３】
0005377759.tif 000004
【図４】
0005377759.tif 000005
【図５】
0005377759.tif 000006
【図６】
0005377759.tif 000007
【図７】
0005377759.tif 000008
【図８】
0005377759.tif 000009
【図９】
0005377759.tif 000010
【図１０】
0005377759.tif 000011
【図１１】
0005377759.tif 000012
【図１２】
0005377759.tif 000013
【図１３】
0005377759.tif 000014