(57)【特許請求の範囲】
【請求項１】
反転端子、非反転端子、正電源端子、負電源端子及び出力端子を備え、前記出力端子と前記反転端子との間にフィードバック回路を備えたオペアンプであって、
第一の位相補正端子と第二の位相補正端子とを設け、この第一の位相補正端子と第二の位相補正端子との間にコンデンサと抵抗との直列回路を接続し、この直列回路を構成するコンデンサと抵抗との接続点に前記コンデンサより容量が大きい第二のコンデンサの一端を接続し、このコンデンサの他端に入力信号の立ち上がりと同期する信号によりスイッチ制御されるスイッチの一端を接続し、このスイッチの他端に正電源を接続してあることを特徴とするオペアンプ。
【請求項２】
前記スイッチをＣ−ＭＯＳロジック回路で構成してあることを特徴とする請求項１記載のオペアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子顕微鏡偏向器などに用いるオペアンプに関するものであり、特にスルーレートの高速化を図るオペアンプに関するものである。
【背景技術】
【０００２】
従来においてもスルーレートの高速化を図るオペアンプは存在する（例えば、特許文献１参照）。
【特許文献１】特開２００３−６０４５２号公報
【０００３】
しかし、前記従来例は高スルーレート化を図ることができるが、Ｓ／Ｎ比が悪化する。これを改善すべく、図４の概略回路図並びに図５の詳細回路図に示すようなオペアンプが発明された。このオペアンプに反転端子１、非反転端子２、正電源端子３、負電源端子４及び出力端子５を備え、オペアンプ内に差動増幅部１１、電圧増幅部１２及び電流増幅部１３を備えてある。出力端子５と反転端子１との間にフィードバック回路Ｒ１を備え、さらに、オペアンプに第一及び第二の位相補正端子６，７を設け、これらの間にコンデンサＣｃと抵抗Ｒｃとの直列回路を接続する構成を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記手段においては、Ｓ／Ｎ比を改善することができるが、その代償として、図６の電流の流れを説明する図に示すように、第一の位相補正端子６の電位が＋ＶＳ〜−ＶＳまで変動するために、第二の位相補正端子７の電位もコンデンサＣｃと抵抗Ｒｃと、第一の位相補正端子６の電位の変動に影響を受け、前記特許文献１記載のオペアンプと比較してスルーレートが遅くなるという課題が生じた。一方、スルーレートの高速化を図るためにコンデンサＣｃと抵抗Ｒｃの値を変えると、以前のＳ／Ｎ比より悪化する。即ち、Ｓ／Ｎ比を改善し、スルーレートの高速化を図ることは困難である。
【０００５】
本発明は、上記問題に鑑みてなされたものであり、Ｓ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートの高速化を可能としたオペアンプを提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係るオペアンプは、反転端子、非反転端子、正電源端子、負電源端子及び出力端子を備え、前記出力端子と前記反転端子との間にフィードバック回路を備えたオペアンプであって、第一の位相補正端子と第二の位相補正端子とを設け、この第一の位相補正端子と第二の位相補正端子との間にコンデンサと抵抗との直列回路を接続し、この直列回路を構成するコンデンサと抵抗との接続点に前記コンデンサより容量が大きい第二のコンデンサの一端を接続し、このコンデンサの他端に入力信号の立ち上がりと同期する信号によりスイッチ制御されるスイッチ素子の一端を接続し、このスイッチ素子の他端に正電源を接続してあることを特徴とする。
また、前記スイッチをＣ−ＭＯＳロジック回路で構成してあることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、上記構成により、二つの位相補正端子を設け、これらの間にコンデンサと抵抗との直列回路を接続してある場合と同様にＳ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができる。また、前記スイッチをＣ−ＭＯＳロジック回路で構成した場合、上記効果が顕著となる。
【発明を実施するための最良の形態】
【０００８】
発明を実施するための最良の形態に係るオペアンプの概略回路図を図１に、詳細回路図を図２にそれぞれ示す。本実施形態に示すように、オペアンプは反転端子１、非反転端子２、正電源端子３、負電源端子４及び出力端子５の５つの端子を備えてある。反転端子１は第一の入力部ＩＮ１に抵抗Ｒ１を介して接続してあるのに対して、非反転端子２は第二の入力部ＩＮ２に直接接続してある。また、正電源端子３は正の電流源＋ＶＳに接続してあるのに対し、負電源端子４は負の電流源−ＶＳに接続してある。出力端子５と反転端子１との間には抵抗Ｒ２を備えたフィードバック回路を接続してある。
【０００９】
このオペアンプは、差動入力部１１、電圧増幅部１２及び電流増幅部１３を備えてある。差動入力部１１は反転端子１及び非反転端子２の電圧を入力して差分する部分である。この差動入力部１１は、２つのトランジスタＱ１１，Ｑ１２を備え、これら２つのトランジスタＱ１１，Ｑ１２のベース端子を突き合わせてあり、２つのトランジスタＱ１１，Ｑ１２のエミッタ端子はそれぞれ抵抗Ｒ１１，Ｒ１２を介して正電源端子３に接続してある。なお、正電源端子３は正電源＋ＶＳと接続してある。
【００１０】
２つのトランジスタＱ１１，Ｑ１２のコレクタ端子はそれぞれスイッチ素子Ｑ１３，Ｑ１４の入力端子に接続してある。また、一方のスイッチ素子Ｑ１３の入力端子は前記２つのトランジスタＱ１１，Ｑ１２のベース端子に接続してある。２つのスイッチ素子Ｑ１３，Ｑ１４の出力端子はそれぞれ抵抗Ｒ１３，Ｒ１４を介して電流源に接続し、この電流源は負電源端子４に接続してある。なお、負電源端子４は負電源−ＶＳと接続してある。一方のスイッチ素子Ｑ１３の制御端子は抵抗Ｒ１５を介して反転端子１に接続し、他方のスイッチ素子Ｑ１４の制御端子は抵抗Ｒ１６を介して非反転端子２に接続してある。
【００１１】
電圧増幅部１２は差動入力部１１で出力された差動電圧を増幅する部分である。この電圧増幅部１２はＰチャンネルＭＯＳＦＥＴＱ２を備え、このＭＯＳＦＥＴＱ２のゲート端子は差動入力部１１に備えたトランジスタＱ１２のコレクタ端子及びスイッチ素子Ｑ１４の入力端子に接続してある。ＭＯＳＦＥＴＱ２のソース端子は抵抗Ｒ１３とコンデンサＣ１との並列回路に接続してある。この並列回路は正電源端子３に接続してある。さらに、ＭＯＳＦＥＴＱ２のドレイン端子は別のＰチャンネルＭＯＳＦＥＴＱ３のソース端子に接続してある。
【００１２】
ＭＯＳＦＥＴＱ３のドレイン端子は別のＮチャンネルＭＯＳＦＥＴＱ４のドレイン端子に接続してある。このＭＯＳＦＥＴＱ４のゲート端子は前記ＭＯＳＦＥＴＱ３のゲート端子に接続してある。また、ＭＯＳＦＥＴＱ４のソース端子は電流源を介して負電源端子４に接続してある。
【００１３】
電流増幅部１３は入力電流を増幅する部分である。この電流増幅部１３はＮチャンネルＭＯＳＦＥＴＱ５とＰチャンネルＭＯＳＦＥＴＱ６を備え、ＮチャンネルＭＯＳＦＥＴＱ５のドレイン端子とＰチャンネルＭＯＳＦＥＴＱ６のソース端子とを接続してある。ＮチャンネルＭＯＳＦＥＴＱ５のソース端子は正電源端子３に接続し、ＰチャンネルＭＯＳＦＥＴＱ６のドレイン端子は負電源端子に接続してある。ＮチャンネルＭＯＳＦＥＴＱ５のゲート端子は抵抗Ｒ４を介して電圧増幅部１２に備えたＭＯＳＦＥＴＱ２のドレイン端子並びにＭＯＳＦＥＴＱ３のソース端子に接続してある。一方、ＰチャンネルＭＯＳＦＥＴＱ６のゲート端子は抵抗Ｒ５を介して電流増幅部１２のＭＯＳＦＥＴＱ４のドレイン端子に接続してある。
【００１４】
抵抗Ｒ４と抵抗Ｒ５との間には二つのトランジスタＱ７，Ｑ８を備え、一方のトランジスタＱ７のエミッタ端子と他方のトランジスタＱ８のエミッタ端子と接続してある。これらトランジスタＱ７，Ｑ８のベース端子は抵抗Ｒ６を介して２つのＭＯＳＦＥＴＱ５，Ｑ６の接続点と接続し、これらトランジスタＱ７，Ｑ８の接続点と出力端子５とを接続してある。
【００１５】
本実施例にかかるオペアンプは第一の位相補正端子６と第二の位相補正端子７とを設けてある。この第一の位相補正端子６と第二の位相補正端子７との間にコンデンサＣｃと抵抗Ｒｃとの直列回路を接続し、この直列回路を構成するコンデンサＣｃと抵抗Ｒｃとの接続点に前記コンデンサＣｃより容量が大きい第二のコンデンサＣＬの一端を接続してある。なお、第二のコンデンサＣＬの容量は第一のコンデンサＣｃより約１００００倍の容量が最適である。このコンデンサＣＬの他端にスイッチＱ１の一端を接続し、このスイッチＱ１の他端に正電源＋ＶＳを接続してある。
【００１６】
スイッチＱ１の一端はコンデンサＣＬに接続し、同じく他端は正電源＋ＶＳに接続してある。また、このスイッチＱ１は入力信号の立ち上がりと同期する信号を入力し、この信号によりスイッチ制御する。本発明ではスイッチＱ１については限定しないが、Ｃ−ＭＯＳロジック回路で構成すると、Ｓ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができることが顕著である。
【００１７】
本実施形態に係るオペアンプは以上のように構成してあり、以下のように作用する。なお、図３にこの実施例における要部の電流の流れを示すオペアンプの説明回路図を示してある。また、本実施形態に係るオペアンプは電子顕微鏡偏向器に用いるものであり、それに基づいて説明する。
【００１８】
先ず、電子顕微鏡偏向器を用いて対象物をスキャンしている最中の動作について説明する。この場合は、ノイズが発生すると問題であるが、フライバックについては無視できるため、スイッチＱ１はオフの状態である。即ち、図６に示す従来のフライバック時の電流の流れと同様である。具体的には、この場合、ＭＯＳＦＥＴＱ２がオンして、第二の位相補正端子７から抵抗Ｒｃ及びコンデンサＣｃを介して電位が発生し、第一の位相補正端子６の電位は＋ＶＳから−ＶＳまで変動する。即ち、抵抗Ｒｃ及びコンデンサＣｃのみの位相補正となるため、この場合のノイズは従来の同レベルとなる。
【００１９】
続いて、対象物のスキャンを解除してブランキング時間を設けた際の動作について説明する。この場合は、スルーレート（フライバック時間）の高速化が要求される。一方、ノイズについては問題視されない。先ず、スイッチＱ１をオンすることにより、スキャンを解除する。スイッチＱ１がオンすることにより、これに接続するコンデンサＣＬが充電される。本実施形態において、このコンデンサＣＬはスキャン中に作用するコンデンサＣｃに比べて１００００倍の容量を有するため、スイッチＱ１がオンと、スイッチＱ１に電流が流れるが、コンデンサＣＬの充電作用により、コンデンサＣＬからコンデンサＣｃに電流が流れなくなる。その結果、第一の位相補正端子６の電位に影響を及ぼす。具体的には、このコンデンサＣＬはスキャン中に作用するコンデンサＣｃに比べて１００００倍の容量を有するため、電圧はこれに反比例して、１００００分の１となる。以上より、第一の位相補正端子６の電圧が急激に減少する。一方、第二の位相補正端子７の電位は抵抗Ｒｃ及びコンデンサＣｃにより影響を受けるが、第一の位相補正端子６の電圧が急激に減少することにより、第二の位相補正端子７の電位の急減を抑制される。このような作用、特に、第一の位相補正端子６の電圧を急減させることにより、スルーレート（フライバック時間）を高速化することができる。
【００２０】
以上より、本実施形態によれば、電子顕微鏡偏向器を用いて対象物をスキャンしている最中は、スイッチＱ１をオフさせることにより、図４乃至図６に示す従来のオペアンプと同様にＳ／Ｎ比を改善させることができる。また、対象物のスキャンを解除してブランキング時間を設けた際には、スイッチ素子がオンすることにより、第一の位相補正端子６の電圧が急減し、スルーレートを高速化させることができる。
【産業上の利用可能性】
【００２１】
本発明によれば、上記構成により、二つの位相補正端子を設け、これらの間にコンデンサと抵抗との直列回路を接続してある場合と同様にＳ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができ、産業上利用可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明に係るオペアンプにおける発明を実施するための最良の形態の概略回路図である。
【図２】図１図示実施形態の詳細回路図である。
【図３】図１図示実施形態における要部の電流の流れを示すオペアンプの説明回路図である。
【図４】従来のオペアンプの概略回路図である。
【図５】図４図示従来例の詳細回路図である。
【図６】図４図示従来例における要部の電流の流れを示すオペアンプの説明回路図である。
【符号の説明】
【００２３】
１  反転端子
２  非反転端子
３  正電源端子
４  負電源端子
５  出力端子
６，７  位相補正端子
１１  差動入力部１１
１２  電圧増幅部
１３  電流増幅部
ＩＮ  入力部
Ｒ  抵抗
Ｃ  コンデンサ
ＶＳ  電流源
Ｑ１  スイッチ
Ｑ２〜Ｑ６  ＭＯＳＦＥＴ
Ｑ７，Ｑ８，Ｑ１１，Ｑ１２  トランジスタ
Ｑ１３，Ｑ１４  スイッチ素子
【図１】
0005235359.tif 000002
【図２】
0005235359.tif 000003
【図３】
0005235359.tif 000004
【図４】
0005235359.tif 000005
【図５】
0005235359.tif 000006
【図６】
0005235359.tif 000007