(57)【特許請求の範囲】
【請求項１】
発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、昇圧回路と、を有し、
前記発電素子は立体構造を有する微小構造体であり、
前記発電素子は、熱電素子、圧電素子又は電磁誘導を利用した素子（ただし人間の体温と外気温の温度差を用いて発電する素子を除く）であり、
前記アンテナ回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号を受信し、かつ前記信号処理回路に記憶されたデータを送信するための第２の信号を送信する回路であり、
前記昇圧回路は、ダイオードと、可変容量と、を有し、
前記可変容量は、固定電極と、可動電極と、を有し、
前記固定電極と前記可動電極との間には空間が設けられており、
前記ダイオードには前記発電素子より得られる電力が入力され、
前記可動電極には前記発電素子より得られる電力が入力され、
前記バッテリーには前記発電素子より得られる電力が前記昇圧回路を介して充電され、
前記バッテリーに充電された電力は前記信号処理回路に供給されることを特徴とするＩＤタグ。
【請求項２】
発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、昇圧回路と、を有し、
前記発電素子は立体構造を有する微小構造体であり、
前記発電素子は、熱電素子、圧電素子又は電磁誘導を利用した素子（ただし人間の体温と外気温の温度差を用いて発電する素子を除く）であり、
前記アンテナ回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号をリーダ／ライタから受信し、かつ前記信号処理回路に記憶されたデータを送信するための第２の信号をリーダ／ライタへ送信する回路であり、
前記昇圧回路は、ダイオードと、可変容量と、を有し、
前記可変容量は、固定電極と、可動電極と、を有し、
前記固定電極と前記可動電極との間には空間が設けられており、
前記ダイオードには前記発電素子より得られる電力が入力され、
前記可動電極には前記発電素子より得られる電力が入力され、
前記バッテリーには前記発電素子より得られる電力が前記昇圧回路を介して充電され、
前記バッテリーに充電された電力は前記信号処理回路に供給されることを特徴とするＩＤタグ。
【請求項３】
発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、ブースターアンテナと、昇圧回路と、を有し、
前記発電素子は立体構造を有する微小構造体であり、
前記発電素子は、熱電素子、圧電素子又は電磁誘導を利用した素子（ただし人間の体温と外気温の温度差を用いて発電する素子を除く）であり、
前記アンテナ回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号を前記ブースターアンテナを介して受信し、かつ前記信号処理回路に記憶されたデータを送信するための第２の信号を前記ブースターアンテナを介して送信する回路であり、
前記昇圧回路は、ダイオードと、可変容量と、を有し、
前記可変容量は、固定電極と、可動電極と、を有し、
前記固定電極と前記可動電極との間には空間が設けられており、
前記ダイオードには前記発電素子より得られる電力が入力され、
前記可動電極には前記発電素子より得られる電力が入力され、
前記バッテリーには前記発電素子より得られる電力が前記昇圧回路を介して充電され、
前記バッテリーに充電された電力は前記信号処理回路に供給されることを特徴とするＩＤタグ。
【請求項４】
発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、ブースターアンテナと、昇圧回路と、を有し、
前記発電素子は立体構造を有する微小構造体であり、
前記発電素子は、熱電素子、圧電素子又は電磁誘導を利用した素子（ただし人間の体温と外気温の温度差を用いて発電する素子を除く）であり、
前記アンテナ回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号を前記ブースターアンテナを介してリーダ／ライタから受信し、かつ前記信号処理回路に記憶されたデータを送信するための第２の信号を前記ブースターアンテナを介してリーダ／ライタへ送信する回路であり、
前記昇圧回路は、ダイオードと、可変容量と、を有し、
前記可変容量は、固定電極と、可動電極と、を有し、
前記固定電極と前記可動電極との間には空間が設けられており、
前記ダイオードには前記発電素子より得られる電力が入力され、
前記可動電極には前記発電素子より得られる電力が入力され、
前記バッテリーには前記発電素子より得られる電力が前記昇圧回路を介して充電され、
前記バッテリーに充電された電力は前記信号処理回路に供給されることを特徴とするＩＤタグ。
【請求項５】
請求項１乃至４のいずれか一項において、
前記発電素子が電磁誘導を利用した素子の場合には、前記発電素子は、コイルと、コイル内を移動する磁性材料を有することを特徴とするＩＤタグ。
【請求項６】
請求項１乃至４のいずれか一項において、
前記発電素子が熱電素子の場合には、
前記熱電素子は、交互に配置された複数のＮ型半導体とＰ型半導体を有し、前記Ｎ型半導体と前記Ｐ型半導体を接続する第１の電極と第２の電極を有し、
前記第１の電極が前記第２の電極よりも前記信号処理回路の近傍に配置されることで、前記第１の電極と前記第２の電極との間に温度差が生じて発電することを特徴とするＩＤタグ。
【請求項７】
請求項１乃至４のいずれか一項において、
前記発電素子が圧電素子の場合には、
前記発電素子は、基板と、前記基板上の支持体と、前記支持体上の第１の電極と、前記第１の電極上の圧電膜と、前記圧電膜上の第２の電極と、前記第２の電極上の錘と、を有し、
前記基板と前記第１の電極との間には空間が設けられていることを特徴とするＩＤタグ。
【請求項８】
請求項１乃至７のいずれか一項において、
前記固定電極および前記可動電極は櫛歯状であり、前記固定電極および前記可動電極は交互に配置されていることを特徴とするＩＤタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。特に、電波を介したデータの送受信を行い、かつ小型の発
電素子を有する半導体装置に関する。更に、当該半導体装置と当該半導体装置とデータの
送受信を行うアンテナ及びリーダライタを用いた通信システムに関する。
【０００２】
なお、本明細書でいう半導体装置とは、半導体特性を利用することで機能しうる装置全般
を指すものとする。
【背景技術】
【０００３】
近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めている。特に
、無線通信によりデータの交信を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅ
ｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集
めている。ＲＦＩＤタグ（以下、単にＲＦＩＤという）は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる。Ｒ
ＦＩＤを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、
個人認証への応用も期待されている。
【０００４】
ＲＦＩＤは、電源を内蔵するか、外部から電源供給を受けるかの違いにより、ＲＦＩＤの
情報を含んだ電波または電磁波を送信することが可能なアクティブタイプ（能動タイプ）
のＲＦＩＤと、外部からの電波または電磁波（搬送波）の電力を利用して駆動するパッシ
ブタイプ（受動タイプ）のＲＦＩＤとの二つのタイプに分けることができる（アクティブ
タイプに関しては特許文献１、パッシブタイプに関しては特許文献２を参照）。このうち
、アクティブタイプのＲＦＩＤにおいては、ＲＦＩＤを駆動するための電源を内蔵してお
り、電源として電池が備えられている。また、パッシブタイプにおいては、ＲＦＩＤを駆
動するための電源を外部からの電波または電磁波（搬送波）の電力を利用して作りだし、
電池を備えることのない構成を実現している。
【０００５】
図２９にアクティブタイプのＲＦＩＤの具体的な構成についてブロック図を示す。図２９
のアクティブタイプのＲＦＩＤ３１００では、アンテナ回路３１０１によって受信された
通信信号が信号処理回路３１０２における復調回路３１０５、アンプ３１０６に入力され
る。通常、通信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアをＡＳＫ変調、Ｐ
ＳＫ変調などの処理をおこなって送られてくる。なお、図２９においては、通信信号とし
て１３．５６ＭＨｚを用いた例について示す。図２９において、信号を処理するためには
基準となるクロック信号が必要であり、ここでは１３．５６ＭＨｚのキャリアをクロック
に用いている。アンプ３１０６は１３．５６ＭＨｚのキャリアを増幅し、クロックとして
論理回路３１０７に供給する。また、ＡＳＫ変調やＰＳＫ変調された通信信号は復調回路
３１０５で復調される。復調後の信号も論理回路３１０７に送られ解析される。論理回路
３１０７で解析された信号はメモリコントロール回路３１０８に送られ、それに基づきメ
モリコントロール回路３１０８はメモリ回路３１０９を制御し、メモリ回路３１０９に記
憶されたデータを取り出し論理回路３１１０に送る。論理回路３１１０に送られた信号は
、論理回路３１１０でエンコード処理されたのちアンプ３１１１で増幅され、その信号に
よって変調回路３１１２はキャリアに変調をかける。ここで図２９における電源は、信号
処理回路３１０２の外に設けられる電池３１０３によって電源回路３１０４を介して供給
されている。電源回路３１０４はアンプ３１０６、復調回路３１０５、論理回路３１０７
、メモリコントロール回路３１０８、メモリ回路３１０９、論理回路３１１０、アンプ３
１１１、変調回路３１１２などに電力を供給する。このようにしてアクティブタイプのＲ
ＦＩＤは動作する。
【０００６】
図３０に、パッシブタイプのＲＦＩＤの具体的な構成についてブロック図を示す。図３０
のパッシブタイプのＲＦＩＤ３２００では、アンテナ回路３２０１によって受信された通
信信号が信号処理回路３２０２における復調回路３２０５、アンプ３２０６に入力される
。通常、通信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアをＡＳＫ変調、ＰＳ
Ｋ変調などの処理をおこなって送られてくる。図３０においては、通信信号として１３．
５６ＭＨｚを用いた例について示す。図３０において、信号を処理するためには基準とな
るクロック信号が必要であり、ここでは１３．５６ＭＨｚのキャリアをクロックに用いて
いる。アンプ３２０６は１３．５６ＭＨｚのキャリアを増幅し、クロックとして論理回路
３２０７に供給する。また、ＡＳＫ変調やＰＳＫ変調された通信信号は復調回路３２０５
で復調される。復調後の信号も論理回路３２０７に送られ解析される。論理回路３２０７
で解析された信号はメモリコントロール回路３２０８に送られ、それに基づきメモリコン
トロール回路３２０８はメモリ回路３２０９を制御し、メモリ回路３２０９に記憶された
データを取り出し論理回路３２１０に送る。論理回路３２１０に送られた信号は論理回路
３２１０でエンコード処理されたのちアンプ３２１１で増幅され、その信号によって変調
回路３２１２はキャリアに変調をかける。一方、整流回路３２０３に入った通信信号は整
流され、電源回路３２０４に入力される。電源回路３２０４はアンプ３２０６、復調回路
３２０５、論理回路３２０７、メモリコントロール回路３２０８、メモリ回路３２０９、
論理回路３２１０、アンプ３２１１、変調回路３２１２などに電力を供給する。このよう
にしてパッシブタイプのＲＦＩＤは動作する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３１６７２４号公報
【特許文献２】特表２００６−５０３３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図２９に示したように、駆動用の電池を備えたアクティブタイプのＲＦＩ
Ｄを有する半導体装置の場合、個体情報の送受信、送受信に必要な電波の強度設定に応じ
て電池は経時的に消耗していき、最終的には個体情報を送受信に必要な電力を発生できな
くなるといった課題があった。このため、駆動用の電池を備えたアクティブタイプのＲＦ
ＩＤを有する半導体装置を使用し続けるためには、電池の残存容量の確認や電池の交換を
する作業が発生するという課題があった。
【０００９】
また、図３０に示したように、駆動するための電源を外部からの電波または電磁波（搬送
波）の電力を利用して作りだすパッシブタイプのＲＦＩＤを有する半導体装置の場合、長
距離からの信号の送受信、送受信に必要な電波を送信するための電力の確保が難しく、良
好な送受信状態を実現することが難しいといった課題があった。このため、駆動するため
の電源を外部からの電波または電磁波（搬送波）の電力を利用して作りだすパッシブタイ
プのＲＦＩＤを有する半導体装置を使用するためには、外部からの電波または電磁波（搬
送波）の電力の供給が十分な電源供給手段であるリーダ／ライタのアンテナから近距離に
限られるという課題があった。
【００１０】
そこで本発明は、ＲＦＩＤを有する半導体装置において、駆動電源のための電池の経時的
劣化に伴う電池の残存容量の確認や電池の交換作業をすることなく、個体情報を送受信す
ることができ、且つ駆動するための電源を外部からの電波または電磁波（搬送波）の電力
が十分でない場合であっても良好な個体情報の送受信状態を維持するＲＦＩＤを有する半
導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の一は、発電素子と、アンテナ回路と、信号処理回路と、バッテリーとを有し、前
記発電素子は立体構造を有する微小構造体であり、前記アンテナ回路は、前記信号処理回
路に記憶されたデータを送信するための第１の信号を受信し、かつ前記信号処理回路に記
憶されたデータを送信するための第２の信号を送信する回路であり、前記バッテリーには
前記発電素子より得られる電力が充電され、当該電力は前記信号処理回路に供給されるこ
とを特徴とする半導体装置である。
【００１２】
本発明の一は、発電素子と、アンテナ回路と、信号処理回路と、バッテリーとを有し、前
記発電素子は立体構造を有する微小構造体であり、前記アンテナ回路は、前記信号処理回
路に記憶されたデータを送信するための第１の信号をリーダ／ライタから受信し、かつ前
記信号処理回路に記憶されたデータを送信するための第２の信号をリーダ／ライタへ送信
する回路であり、前記バッテリーには前記発電素子より得られる電力が充電され、当該電
力が前記信号処理回路に供給されることを特徴とする半導体装置である。
【００１３】
本発明の一は、発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、ブースタ
ーアンテナとを有し、前記発電素子は立体構造を有する微小構造体であり、前記アンテナ
回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号を前記ブース
ターアンテナを介して受信し、かつ前記信号処理回路に記憶されたデータを送信するため
の第２の信号を前記ブースターアンテナを介して送信する回路であり、前記バッテリーに
は前記発電素子より得られる電力が充電され、当該電力が前記信号処理回路に供給される
ことを特徴とする半導体装置である。
【００１４】
本発明の一は、発電素子と、アンテナ回路と、信号処理回路と、バッテリーと、ブースタ
ーアンテナとを有し、前記発電素子は立体構造を有する微小構造体であり、前記アンテナ
回路は、前記信号処理回路に記憶されたデータを送信するための第１の信号を前記ブース
ターアンテナを介してリーダ／ライタから受信し、かつ前記信号処理回路に記憶されたデ
ータを送信するための第２の信号を前記ブースターアンテナを介してリーダ／ライタへ送
信する回路であり、前記バッテリーには前記発電素子より得られる電力が充電され、当該
電力が前記信号処理回路に供給されることを特徴とする半導体装置である。
【００１５】
上記構成において、前記発電素子には、熱電素子、圧電素子、電磁誘導を利用した素子の
いずれか一を用いることができる。
【００１６】
また、前記バッテリーにはリチウムイオン電池、ニッケル水素電池、ニッケルカドミウム
電池、またはコンデンサを用いることができる。
【発明の効果】
【００１７】
本発明の半導体装置は、バッテリーを有することを特徴とする。そのため、従来のアクテ
ィブタイプのＲＦＩＤのような、経時的な電池の劣化に伴う電力不足を防止することがで
きる。また、本発明の半導体装置は、発電素子よりバッテリーに電力を供給することが可
能であるため、電池の残存容量の確認や電池の交換をする作業が発生するといったことな
く、使用し続けることが可能になる。加えて、ＲＦＩＤを駆動するための電力を常にバッ
テリー内に保持することにより、ＲＦＩＤが動作するための十分な電力が得られ、リーダ
／ライタとの通信距離を伸ばすことができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１の半導体装置の構成を説明する図。
【図２】実施の形態１の半導体装置の構成を説明する図。
【図３】実施の形態１の半導体装置の構成を説明する図。
【図４】実施の形態１の半導体装置の構成を説明する図。
【図５】実施の形態１の半導体装置の構成を説明する図。
【図６】実施の形態１の半導体装置の構成を説明する図。
【図７】実施の形態１の半導体装置の構成を説明する図。
【図８】実施の形態１の半導体装置の構成を説明する図。
【図９】実施の形態１の半導体装置の構成を説明する図。
【図１０】実施の形態１の半導体装置の構成を説明する図。
【図１１】実施の形態１の半導体装置の構成を説明する図。
【図１２】実施の形態１の半導体装置の構成を説明する図。
【図１３】実施の形態１の半導体装置の構成を説明する図。
【図１４】実施の形態２の半導体装置の構成を説明する図。
【図１５】実施の形態２の半導体装置の構成を説明する図。
【図１６】実施の形態２の半導体装置の構成を説明する図。
【図１７】実施の形態３の半導体装置の構成を説明する図。
【図１８】実施の形態３の半導体装置の構成を説明する図。
【図１９】実施の形態３の半導体装置の構成を説明する図。
【図２０】実施の形態３の半導体装置の構成を説明する図。
【図２１】実施の形態３の半導体装置の構成を説明する図。
【図２２】実施の形態４の半導体装置の構成を説明する図。
【図２３】実施の形態４の半導体装置の構成を説明する図。
【図２４】実施の形態４の半導体装置の構成を説明する図。
【図２５】実施の形態４の半導体装置の構成を説明する図。
【図２６】実施の形態４の半導体装置の構成を説明する図。
【図２７】実施の形態４の半導体装置の構成を説明する図。
【図２８】実施例について説明する図。
【図２９】従来の構成を示す図。
【図３０】従来の構成を示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２０】
（実施の形態１）
本発明のＲＦＩＤに用いる半導体装置について、図１、図２に示すブロック図を用いて説
明する。
【００２１】
図１のＲＦＩＤ１００は、アンテナ回路１０１、発電素子１０２、信号処理回路１０３、
及びバッテリー１０４によって構成されている。信号処理回路１０３は、整流回路１０５
、電源回路１０６、復調回路１０８、アンプ１０９、論理回路１１０、メモリコントロー
ル回路１１１、メモリ回路１１２、論理回路１１３、アンプ１１４、変調回路１１５によ
って構成される。発電素子１０２より得られた電力は、バッテリー１０４に入力され、バ
ッテリー１０４より適宜電源回路１０６に供給される。
【００２２】
また、発電素子１０２より得られた電力が交流電圧である場合には、図２に示すように得
られた交流電圧を整流回路１０７を介して直流電圧にした後バッテリー１０４に入力し、
バッテリー１０４より適宜電源回路１０６に電力を供給する。
【００２３】
なおアンテナ回路１０１におけるアンテナの形状については、特に限定されない。なお、
ＲＦＩＤ１００におけるアンテナ回路１０１に適用する信号の伝送方式は、電磁結合方式
、電磁誘導方式又電波方式等を用いることができ、採用する伝送方式によって最適な形状
や長さのアンテナを設ければよい。例えば図３（Ａ）のように基板上の信号処理回路３０
２の周りに一面のアンテナ３０３を配した構造を取っても良い。また、図３（Ｂ）のよう
に基板上の信号処理回路３０２に接続されたコイル状のアンテナ３０３でもよい。また、
図３（Ｃ）のように基板上の信号処理回路３０２に対して、高周波数の電磁波を受信する
ためのアンテナ３０３の形状をとってもよい。また、図３（Ｄ）にように基板上の信号処
理回路３０２に対して、１８０度無指向性（どの方向からでも同じく受信可能）なアンテ
ナ３０３での形状をとってもよい。また、図３（Ｅ）にように、基板上の信号処理回路３
０２に対して、棒状に長く伸ばしたアンテナ３０３の形状をとってもよい。また、信号処
理回路とアンテナ回路におけるアンテナとの接続については特に限定されない。例えばア
ンテナ３０３と信号処理回路３０２をワイヤボンディング接続やバンプ接続を用いて接続
する、あるいはチップ化した信号処理回路３０２の一面を電極にしてアンテナ３０３に貼
り付けるという方法を取ってもよい。なお、信号処理回路３０２とアンテナ３０３との貼
り付けにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ；異方性
導電性フィルム）を用いることができる。また、図３（Ａ）、（Ｃ）〜（Ｅ）等を用いた
電波方式を採用する場合には、アンテナに必要な長さは受信に用いる周波数によって適正
な長さが異なる。一般には波長の整数分の１の長さにし、例えば周波数が２．４５ＧＨｚ
の場合は約６０ｍｍ（１／２波長）、約３０ｍｍ（１／４波長）とすれば良い。
【００２４】
本実施の形態においてはアンテナ回路１０１の形状について、図３（Ｂ）の形状を採用す
る。ここでは、アンテナ回路１０１は、図４（Ａ）に示すようにアンテナ４０１、共振容
量４０２によって構成されるものとして説明し、アンテナ４０１及び共振容量４０２を併
せてアンテナ回路４０３ということにする。
【００２５】
また、整流回路１０５は、アンテナ回路１０１が受信する電磁波により誘導される交流信
号を直流信号に変換する回路であればよい。例えば、図４（Ｂ）に示すように、ダイオー
ド４０４、ダイオード４０５、平滑容量４０６によって整流回路４０７を構成すればよい
。なお、図２における整流回路１０７についても同様である。
【００２６】
ＲＦＩＤ１００と外部との信号の送受信にはリーダ／ライタを用いる。このリーダ／ライ
タについて、図５を用いて説明する。図５におけるリーダ／ライタ５００は、受信部５０
１、送信部５０２、制御部５０３、インターフェース部５０４、アンテナ回路５０５によ
って構成されている。制御部５０３は、インターフェース部５０４を介した上位装置５０
６の制御により、データ処理命令、データ処理結果について、受信部５０１、送信部５０
２を制御する。送信部５０２はＲＦＩＤ１００に送信するデータ処理命令を変調し、アン
テナ回路５０５から電磁波として出力する。また受信部５０１は、アンテナ回路５０５で
受信された信号を復調し、データ処理結果として制御部５０３に出力する。
【００２７】
本実施の形態において、図５に示すリーダ／ライタ５００のアンテナ回路５０５は、受信
部５０１及び送信部５０２に接続され、ＬＣ並列共振回路を構成するアンテナ５０７及び
共振容量５０８を有する。アンテナ回路５０５は、受信時に、ＲＦＩＤ１００により出力
された信号によってアンテナ回路５０５に誘導される起電力を電気的信号として受信する
。また、送信時には、アンテナ回路５０５に誘導電流を供給し、アンテナ回路５０５より
ＲＦＩＤ１００に信号を送信する。
【００２８】
なお、図１及び図２において、アンテナ回路１０１は、信号処理回路１０３と共に同じ基
板上に積層して設ける構成としても良いし、外付けのアンテナとして設けられるものであ
ってもよい。
【００２９】
なお、アンテナ回路１０１とリーダ／ライタ間で送受信される信号の周波数は、１２５ｋ
Ｈｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規
格などで設定される。勿論、アンテナ回路１０１とリーダ／ライタ間で送受信される信号
の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波
である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波で
ある３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３Ｍ
Ｈｚ〜３０ＭＨｚ、中波である３００ＫＨｚ〜３ＭＨｚ、長波である３０ＫＨｚ〜３００
ＫＨｚ、及び超長波である３ＫＨｚ〜３０ＫＨｚのいずれの周波数も用いることができる
。また、アンテナ回路１０１とリーダ／ライタ間で送受信される信号は、搬送波を変調し
た信号である。搬送波の変調方式は、アナログ変調であってもデジタル変調であってよく
、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。望
ましくは、振幅変調、または、周波数変調にするとよい。
【００３０】
なお、図１、図２における電源回路１０６には、従来例において述べたパッシブタイプの
ＲＦＩＤと同様に搬送波の信号から整流回路１０５を介して得られる電力、及びバッテリ
ー１０４からの電力が供給される。バッテリー１０４に充電された電力は、通信距離が伸
びた等の理由によりＲＦＩＤ１００のアンテナ回路１０１から十分な電力が得られない時
に電源回路１０６に電力を供給することができるため有効である。
【００３１】
図１、図２における電源回路１０６の例について図６を用いて説明する。電源回路は基
準電圧回路とバッファアンプで構成される。基準電圧回路は抵抗１００１、ダイオード接
続のトランジスタ１００２、１００３によって構成され、トランジスタのＶＧＳ２つ分の
基準電圧を発生させる。バッファアンプはトランジスタ１００５、１００６で構成される
差動回路、トランジスタ１００７、１００８によって構成されるカレントミラー回路、電
流供給用抵抗１００４、トランジスタ１００９、抵抗１０１０によって構成されるソース
接地アンプより構成される。
【００３２】
図６に示す電源回路において、出力端子より流れる電流が大きいときはトランジスタ１
００９に流れる電流が少なくなり、また、出力端子より流れる電流が小さいときはトラン
ジスタ１００９に流れる電流が多くなり、抵抗１０１０に流れる電流はほぼ一定となるよ
うに動作する。また出力端子の電位は基準電圧回路とほぼ同じ値となる。ここでは基準電
圧回路とバッファアンプを有する電源回路を示したが、本発明に用いる電源回路は図６に
限定されず、他の形式の回路であっても良い。
【００３３】
なお、本明細書において、バッテリーとは、充電することで連続使用時間を回復すること
ができる電池のことをいう。なおバッテリーとしては、シート状に形成された電池を用い
ることが好ましく、例えばゲル状電解質を用いるリチウムポリマー電池や、リチウムイオ
ン電池、リチウム２次電池等を用いることで、小型化が可能である。もちろん、充電可能
な電池であれば何でもよく、ニッケル水素電池、ニッケルカドミウム電池などであっても
よい。また、コンデンサなどを用いても良く、例えば電気二重層コンデンサ等を用いるこ
とができる。なお、これらコンデンサは大容量であることが好ましい。
【００３４】
次に発電素子１０２について説明する。発電素子１０２には、ゼーベック効果を利用す
る熱電素子、振動エネルギーを利用する圧電素子、電磁誘導を利用した発電素子、光を利
用した太陽電池等を用いることができる。これらの発電素子１０２は、ＭＥＭＳ（Ｍｉｃ
ｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）分野における半導体微細
加工技術を用いて形成することを特徴とする。なお、ＭＥＭＳとは微小電気機械システム
の略称であり、単にマイクロマシンと呼ばれることもある。現在、ＭＥＭＳの明確な定義
はないが、一般的には半導体微細加工技術を用いて作製された「立体構造を有する微小構
造体」で、化学・光・機械・電子などの多様な機能を集積化した微細デバイスを指す。上
記微小構造体は半導体素子と異なり、構造が立体的で可動部を有するが、可動部がない以
下に示す熱電素子もＭＥＭＳに含まれる。
【００３５】
なお、構造体が立体構造をとるために要する空間は、犠牲層をエッチングによって除去
することにより形成される。犠牲層は、後の工程で選択的に除去される層であるため、導
電層であっても絶縁層であっても除去することが可能な材料であれば良い。例えば、チタ
ン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属
、シリコンを有する半導体層（シリコン層とも記す）、シリコンの酸化物（シリコン酸化
物）、又はシリコンの窒化物（シリコン窒化物）を有する材料等によって形成することが
できる。また、犠牲層は、上記の金属と、シリコンとの化合物である金属化合物を用いて
形成してもよい。また、犠牲層は、単層構造であっても積層構造であってもよく、スパッ
タリング法やＣＶＤ法等を用いて形成することができる。そして、犠牲層の加工は、フォ
トリソグラフィー法を用いてレジストマスクを形成し、当該マスクを用いたエッチング法
により行うことができる。また、インクジェット法を代表とする液滴吐出法により選択的
に犠牲層を形成することも可能である。その場合、犠牲層のフォトリソグラフィー工程や
パターニング工程を不要とすることができるため、レジスト材料の無駄や工程時間を省く
ことができる。なお、エッチングには、気体、液体のエッチング剤の他、場合によっては
酸素プラズマ等のプラズマを用いることも可能である。
【００３６】
ここで、犠牲層、構造体及びエッチング剤の組み合わせについて具体的な例を示す。例
えば、犠牲層のエッチングの際にエッチング剤としてフッ酸を用いる場合、犠牲層をリン
ガラス（ＰＳＧ）やシリコン酸化物で形成し、構造体は多結晶構造を有するシリコンで形
成することができる。また、エッチング剤にアンモニア過水を用いる場合、犠牲層をタン
グステン（Ｗ）やモリブデン（Ｍｏ）、構造体を酸化シリコンで形成することができる。
アンモニア過水とはアンモニア、過酸化水素水及び純水を混合した液体であり、例えば２
８ｗｔ％のアンモニアと３１ｗｔ％の過酸化水素水と純水とを３：５：２で混合すること
で得られる。
【００３７】
また、ＨＦとＨＮＯ３との混合液（好ましくはＣＨ３ＣＯＯＨをさらに加えた混合液）、
ＫＯＨ、ＮａＯＨ、ＥＰＷ（エチレンジアミンピロカテコールと水との混合液）、ＥＤＰ
（エチレンジアミンピロカテコール）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、
ヒドラジン等の溶液はシリコンを溶かすことができる。また、ＸｅＦ２、ＳＦ６とＣ４Ｆ
８との混合ガス、ＳＦ６等のガスによりシリコンを除去することができる。これらのエッ
チング剤を用いれば、シリコンと酸化シリコンとの選択比を取ることができるため、犠牲
層にシリコンを、構造体に酸化シリコンを用いて形成することができる。逆に犠牲層を酸
化シリコン、構造体をシリコンで形成する場合、エッチング剤にはＨＦとＮＨ４Ｆとの混
合液、ＮＨ４ＨＦ２、バッファードフッ酸等の溶液、ＨＦとＮＨ４Ｆとの混合ガス、ＳＦ
６及びＣ４Ｆ８とＨ２との混合ガス等を用いることができる。
【００３８】
またＫＯＨ、ＥＰＷ、ＥＤＰ、ＴＭＡＨ、ヒドラジンは、多結晶構造を有するシリコン結
晶の面方位や不純物濃度によりエッチング速度の異方性が生じるため、犠牲層と構造体と
を面方位の異なるシリコンや不純物濃度が異なるシリコンから形成することもできる。こ
れは一例にすぎず、犠牲層と構造体との間に十分な選択比を有するエッチング剤であれば
特に限定されない。
【００３９】
上記のような技術を用いて形成される発電素子の例を以下に記す。ゼーベック効果を利用
した熱電素子の一構成例の断面図を図７（Ａ）に示す。熱電素子は、交互に配置された複
数のＮ型半導体６０１とＰ型半導体６０２と、これらを接続する第１の電極６０３及び第
２の電極６０４から構成されている。図７（Ａ）に示すように、Ｎ型半導体６０１の端部
の一方は第１の電極６０３を介してＰ型半導体６０２の端部の一方と、当該Ｎ型半導体６
０１の端部の他方は第２の電極６０４を介して他のＰ型半導体６０２の端部の一方と接続
されている。さらに、当該他のＰ型半導体６０２の端部の他方は第１の電極６０３を介し
て他のＮ型半導体６０１の端部の一方と接続されている。即ち、Ｎ型もしくはＰ型半導体
は、両端で第１の電極もしくは第２の電極を介して異なる導電型の半導体と接続されてい
る。なお、第１の電極６０３及び第２の電極６０４は、図７（Ａ）のように半導体に対し
て上下に設けられていても良いし、半導体に対し一方の方向に設けられていても良い。た
だし、第１の電極６０３及び第２の電極６０４は異なる温度にする必要があるため、一平
面においてこれらを混在してはならない。半導体に対し一方の方向に第１の電極及び第２
の電極が設けられた熱電素子の一構成例として図７（Ｂ）に熱電素子の上面図を示す。
【００４０】
以上のような熱電素子において、第１の電極６０３及び第２の電極６０４との間に温度差
を生じさせることにより起電力を得ることができる。例えば、第１の電極６０３を発熱量
の高い信号処理回路１０３近傍に配置し、第２の電極６０４を発熱量の低い箇所に配置す
ることにより温度差を生じさせることも可能である。また、第１の電極６０３をより外部
近傍に配置することで外部からの温度変化を受けやすくすることも可能である。なお、第
２の電極６０４上はＭＥＭＳ技術を用いて空間層とすることが好ましい。空間層に充填さ
れた空気もしくは不活性ガスにより、第２の電極の温度を低下させることが可能である。
なお、配置はこれに限定されず、第１の電極６０３及び第２の電極６０４との間に温度差
を生じさせることが可能であれば良い。ここでは、第１の電極を高温、第２の電極を低温
にする例を挙げたが、逆でも良い。電極において、温度差が逆転する可能性がある配置を
とるのであれば、図２に示すように整流回路１０７を介して得られた電力をバッテリーに
充電すれば良い。このように熱電素子は、異なる２つの材料を接合し、その接合部を異な
る温度とすることで起電力を得ることができれば、上記構成に限定されない。
【００４１】
次に、振動エネルギーにより電力を得る発電素子について説明する。このような素子とし
て、圧電膜に振動を与えることにより起電力を得ることが可能な圧電素子が挙げられる。
圧電素子の一構成例を図８に示す。図８（Ａ）に示すように、圧電素子は、圧電膜７０１
と圧電膜７０１の上下に設けられた電極７０２及び電極７０３より構成することができる
。なお、図８（Ａ）に示す圧電素子の一構成例では、基板７０６に設けられた支持体７０
５により一端が固定されており、基板７０６との間に上記方法を用いて作製された空間を
有する。もちろん、圧電素子上にも空間が設けられ、これら２つの空間により圧電素子の
振動部分が確保される。なお、圧電素子は、一枚の圧電膜から構成されるユニモルフ素子
やモノモルフ素子の他、図８（Ｂ）に示すように圧電膜７０１ａ、７０１ｂの２枚を用い
たバイモルフ素子であっても良い。圧電膜７０１ａ、７０１ｂの分極方向は同一である必
要はなく、１８０度異なっていても良い。圧電膜７０１ａ、７０１ｂの間に電極７０７を
設けても良く、このような構成とすることで圧電素子の強度を向上させることができる。
なお、電極７０７は圧電膜７０１ａ、７０１ｂの分極方向が異なる場合には電圧の取り出
し電極の一方として機能する。また、圧電膜は２枚に限定されず、２以上積層されたマル
チモルフ素子の圧電素子であっても良い。
【００４２】
圧電膜には、例えば水晶（ＳｉＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸鉛
（ＰｂＴｉＯ３）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、チタン酸ジルコ
ン酸ランタン鉛（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、ニオブ酸リチウム（ＬｉＮｂＯ
３）、メタニオブ酸鉛（ＰｂＮｂ２Ｏ６）、ポリフッ化ビニリデン（ＰＶＤＦ）、酸化亜
鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、酸化タンタル（Ｔａ２Ｏ５）等の圧電材料
を用いることができる。圧電材料は、結晶中心を持たない絶縁体のうち、応力を加えると
圧電膜表面に正負の電荷が生じ、分極が発生する材料であれば良い。また、圧電素子に、
支持体７０５を用いて固定された端部と反対側の端部に錘７０４を設けてもよい。また、
図８では圧電素子の一端を固定した構成を記載したが、中央部を固定した構成や両端を固
定した構成でも良い。なお、圧電素子より得られた起電力は交流電圧となるため、図２に
示すように整流回路１０７を介してバッテリーに供給する必要がある。圧電素子への振動
は、ＲＦＩＤ自体の振動の他、整流回路１０５を介して得られる電力を用いて初期振動を
起こさせ、持続される振動を用いて起電力を得ることも可能である。
【００４３】
また、発電素子は電磁誘導方式を利用しても良く、例えば図９（Ａ）の模式図に示すよう
にコイル９０１内に磁性材料９０３が自由に動く構成であっても良い。なお、磁性材料が
動く空間９０２は上記に示したＭＥＭＳ技術を用いて形成することが可能である。電磁誘
導方式を利用した発電素子の作製方法の一例を、図９（Ｂ）乃至（Ｅ）の上面図を用いて
説明する。なお、コイル９０１は、底面と、側面及び上面とに分けて形成することができ
る。まず、スパッタリング法やＣＶＤ法等を用いて導電膜を形成後、図９（Ｂ）のような
形状に加工することによりコイル９０１を構成する底面の金属膜９１１を形成する（図９
（Ｂ）参照）。なお、インクジェット法を代表とする液滴吐出法を用いることにより上記
加工工程を省略することも可能である。次に、金属膜９１１の上に層間膜（図示しない）
を成膜後、空間９０２となる領域に磁性材料９０３を形成する。磁性材料９０３はコイル
９０１内を移動できる形状であれば特に限定されない。例えば、図９（Ｃ）に示すように
成膜した磁性材料を矩形状に加工することで形成しても良いし、磁性材料を液滴吐出法に
より形成しても良い。続いて、空間９０２となる領域に犠牲層９１２を形成する。その後
、前記層間膜及び犠牲層９１２上に再び層間膜を形成し、金属膜９１１の両端に達するコ
ンタクトホールを形成する。なお、後にこのコンタクトホールにはコイルの側面部分が形
成される。その後、金属膜を成膜後、所望の形状に加工することで、コイルの側面及び上
面を構成する金属膜９１３が形成され、コイル９０１が完成する。最後に、犠牲層に達す
るコンタクトホールを形成し、該コンタクトホールよりエッチング剤を導入することで空
間９０２を形成することができる。以上のように形成した発電素子を用いることにより、
ＲＦＩＤの振動等によりコイル９０１内を磁性材料９０３が移動し、誘導起電力を得るこ
とができる。なお、このような発電素子においても得られる起電力は交流電圧であるため
、図２に示すように整流回路１０７を介して得られた電力をバッテリーに供給する必要が
ある。
【００４４】
なお、上述した発電素子以外に、光、圧、熱等から電力が得られる発電素子であれば特
に限定されない。このような発電素子を、ＭＥＭＳ微細加工技術を用いることにより発電
素子を小型かつ軽量とすることができる。また、ＭＥＭＳ微細加工技術は、基本的には半
導体プロセスと同様、成膜、リソグラフィー、エッチングを繰り返し、三次元的な微小構
造体を作製するため、新たに設備投資をする必要がないうえ、場合によっては他のデバイ
ス、例えば信号処理回路に含まれる回路等と同一基板上に作製したり、同一工程を用いて
形成することも可能である。なお、これに限らず発電素子を形成後、信号処理回路を形成
した基板等に実装しても良い。
【００４５】
また、発電素子より得られた電圧が低い場合には、バッテリーに充電する前に昇圧回路
を用いて高い電圧を得ることが可能である。ここでは、ＭＥＭＳ技術を用いて形成された
昇圧回路の一構成例を図１０（Ａ）に示す。図１０（Ａ）に示す昇圧回路は、ダイオード
１１０１、１１０２、１１０３、固定電極１１０４、１１０５、可動電極１１０６及び保
持容量１１０７を有し、ダイオード１１０１には発電素子より得られた電圧が入力される
。可動電極１１０６には、発電素子より得られた電力もしくは整流回路１０５より得られ
る電力を供給し、電荷を保持させれば良い。図１０（Ｂ）には、固定電極１１０４、１１
０５及び可動電極１１０６からなる可変容量の上面図を示す。固定電極１１０４、１１０
５及び可動電極１１０６は櫛歯状の電極であり、その櫛歯は固定電極及び可動電極間で互
いに空間を介して交互に配置されている。なお、可動電極１１０６は、ＭＥＭＳ技術を用
いて形成することができ、犠牲層上に櫛歯状の可動電極１１０６を形成後、エッチング剤
により犠牲層を取り除くことにより形成される。もちろん、可動電極１１０６上にも空間
が設けられ、これら２つの空間により可動電極の移動部分が確保される。このように形成
された可動電極１１０６において、ＲＦＩＤの振動等による可動電極の移動により、固定
電極１１０４と可動電極１１０６、固定電極１１０５と可動電極１１０６との間の容量値
が相対的に変化することを利用して電圧を高くすることが可能となる。さらに、高い電圧
を得る場合には、ダイオード１１０１、１１０２と可変容量とを有するユニット回路１１
１１を図１０（Ｃ）に示すように複数設けることにより可能となる。なお、可変容量はこ
の構成に限られず、ＭＥＭＳ技術を用いて形成されたものでなくても良い。また、電圧を
昇圧したい箇所であればどこでも良く、例えばバッテリー１０４と電源回路１０６の間や
整流回路１０５と電源回路１０６との間であっても良い。また、電源回路１０６が有して
いても良い。
【００４６】
次に、ＲＦＩＤ１００に、リーダ／ライタよりデータを書き込む際の動作を図１を用い
て以下に説明する。アンテナ回路１０１で受信した信号は、整流回路１０５により、半波
整流され、そして平滑化される。整流回路１０５により半波整流、平滑化された電圧は電
源回路１０６に入力される。そして電源回路１０６は、安定化された後の電圧をアンプ１
０９、論理回路１１０、メモリコントロール回路１１１、メモリ回路１１２、論理回路１
１３、アンプ１１４、変調回路１１５に供給する。なお、上述したように電源回路１０６
には、バッテリー１０４に充電された電力も供給されている。
【００４７】
また、アンテナ回路１０１で受信された信号はアンプ１０９を介して、クロック信号とし
て、論理回路１１０に入力される。さらに、アンテナ回路１０１から入力された信号は復
調回路１０８で復調され、データとして論理回路１１０に入力される。
【００４８】
論理回路１１０において、入力されたデータはデコードされる。リーダ／ライタがデータ
を変形ミラー符号、ＮＲＺ−Ｌ符号などでエンコードして送信するため、それを論理回路
１１０はデコードする。デコードされたデータに従いメモリコントロール回路１１１が動
作する。そして、メモリ回路１１２に記憶された記憶データが書き込まれる。
【００４９】
また、図１、図２に示すＲＦＩＤ１００におけるメモリ回路１１２に記憶されたデータを
リーダ／ライタが読み出す場合は以下のように動作する。アンテナ回路１０１で受信した
信号は、整流回路１０５により、半波整流され、そして平滑化される。整流回路１０５に
より半波整流、平滑化された電圧は電源回路１０６に入力される。そして電源回路１０６
は、安定化された後の電圧をアンプ１０９、論理回路１１０、メモリコントロール回路１
１１、メモリ回路１１２、論理回路１１３、アンプ１１４、変調回路１１５に供給する。
なお、上述したように電源回路１０６には、バッテリー１０４に充電された電力も供給さ
れている。
【００５０】
また、アンテナ回路１０１で受信された交流信号はアンプ１０９を通して論理回路１１０
に入力され、論理演算が行われる。そして、論理回路１１０からの信号を用いて、メモリ
コントロール回路１１１を制御し、メモリ回路１１２に記憶されているデータを読み出す
。次にメモリ回路１１２から呼び出されたデータを論理回路１１３で加工し、アンプ１１
４で増幅の後、変調回路１１５を動作させる。データの加工はＩＳＯ１４４４３、ＩＳＯ
１５６９３、ＩＳＯ１８０００などの規格に定められた方式に従い加工されるが、リーダ
／ライタとの整合性が確保されれば、上記規格以外であってもかまわない。
【００５１】
変調回路１１５が動作すると、アンテナ回路１０１のインピーダンスが変化する。これ
によって、リーダ／ライタの信号に変化が生じる。この変化をリーダ／ライタが読み取る
ことによってＲＦＩＤ１００のメモリ回路１１２に記憶されたデータを知ることが可能に
なる。このような変調方式を負荷変調方式という。
【００５２】
次に、本発明の実施の形態１に係るＲＦＩＤに用いる半導体装置の一構成例の模式図を
図１１に示す。
【００５３】
ＲＦＩＤ１００は、アンテナ回路１０１と、発電素子１０２と、信号処理回路１０３と、
バッテリー１０４とを有している。アンテナ回路１０１は接続端子１１０５ａ及び接続端
子１１０５ｂを備えており、これらが信号処理回路１０３と接続されている。なお、本発
明の実施の形態１に係る半導体装置の構成としては、図１１に示すものに限られない。図
１１においては、アンテナ回路１０１と、発電素子１０２と、信号処理回路１０３等が形
成された基板は省略しているが、必ずしも基板は必要ではない。また、各々を同一基板上
に形成しても良いし、各々を基板上に形成し実装することで半導体装置を作製しても良い
し、形成した基板上から後述する剥離工程を用いて貼り合わせても良い。また、積層関係
からみるとアンテナ回路１０１とバッテリー１０４との間に信号処理回路１０３が配置さ
れている構成を示しているが、アンテナ回路１０１と信号処理回路１０３との間にバッテ
リー１０４が配置されていてもよいし、バッテリー１０４と信号処理回路１０３との間に
アンテナ回路１０１が配置されていてもよい。また、発電素子１０２においても、信号処
理回路１０３が形成された層と同じ層に配置されているが、バッテリー１０４と接続され
ていればどこでも良い。また、アンテナ回路１０１と発電素子１０２と信号処理回路１０
３とバッテリー１０４との面積比もこれに限られるものではない。つまり、本発明の実施
の形態に係る半導体装置は、積層関係から層別に見たときに、アンテナ回路１０１と発電
素子１０２と信号処理回路１０３とバッテリー１０４との位置関係は限定されない。その
ため、アンテナ回路１０１と信号処理回路１０３とがそれぞれ別の基板に形成されていて
もよいし、アンテナ回路１０１と信号処理回路１０３とバッテリー１０４とが同じ基板上
に形成されていてもよい。
【００５４】
図１２（Ａ）に示すように、基板１２０１上に信号処理回路１０３と、アンテナ回路１０
１が形成され、基板１２０１にさらに発電素子１０２を実装し、信号処理回路１０３等が
形成された面側にバッテリー１０４が貼り合わされていてもよい。また、図１２（Ｂ）に
示すように、基板１２０１の信号処理回路１０３等が形成された面とは反対側にバッテリ
ー１０４が貼り合わされていてもよい。なお、アンテナ回路１０１における接続端子１２
０５ａ及び接続端子１２０５ｂのそれぞれが信号処理回路１０３と接続されている。
【００５５】
また、図１３（Ａ）に示すように、アンテナ回路１０１が形成された基板１３０１に、ア
ンテナ回路１０１が形成された面側に発電素子１０２及び信号処理回路１０３が貼り合わ
され、さらにバッテリー１０４が貼り合わされていてもよい。また、図１３（Ｂ）に示す
ように、アンテナ回路１０１が形成された基板１３０１の、アンテナ回路１０１が形成さ
れた面側に発電素子１０２及び信号処理回路１０３が貼り合わされ、さらに反対の面側に
バッテリー１０４が貼り合わされていてもよい。図１３において、アンテナ回路１０１に
おける接続端子１３０５ａ及び接続端子１３０５ｂのそれぞれが信号処理回路１０３と接
続されている。
【００５６】
なお、バッテリー１０４を図示してＲＦＩＤにおける位置を説明したが、バッテリーの種
類によってはこの限りではない。例えば、１０μｍ〜１００μｍ程度に薄膜化したリチウ
ムイオン２次電池を信号処理回路１０３と同時に形成してもよい。また、信号処理回路１
０３と同時に薄膜のコンデンサを形成してバッテリー１０４としてもよい。小型化及び薄
膜化したＲＦＩＤを有する半導体装置は、柔軟性に富み、使用用途も広がるため好適であ
る。
【００５７】
以上のように、本発明のＲＦＩＤを有する半導体装置は、バッテリーを有することを特徴
とする。そのため、従来のアクティブタイプのＲＦＩＤのような、経時的な電池の劣化に
伴う電力不足を防止することができる。また、本発明の半導体装置は、発電素子よりバッ
テリーに電力を供給することが可能であるため、電池の残存容量の確認や電池の交換をす
る作業が発生するといったことなく、使用し続けることが可能になる。加えて、ＲＦＩＤ
を駆動するための電力を常にバッテリー内に保持することにより、ＲＦＩＤが動作するた
めの十分な電力が得られ、リーダ／ライタとの通信距離を伸ばすことができる。
【００５８】
また、本発明の半導体装置に搭載された発電素子は小型かつ軽量であるため、センサー等
の他の機能を集積化することも容易である。よって、高性能、高機能の半導体装置を得る
ことができる。
【００５９】
なお、用いる発電素子は半導体装置の用途、使用方法により適宜選択すれば良い。また、
本発明の半導体装置は２以上の発電素子を有していても良く、その種類は異なっていても
良い。
【００６０】
本実施の形態は、本明細書中の他の実施の形態の記載と組み合わせて実施することが可能
である。
【００６１】
（実施の形態２）
本実施の形態では、上記実施の形態１で示したＲＦＩＤを有する半導体装置において、
ブースターアンテナ回路（以下、ブースターアンテナという）を有する構成に関して、図
面を参照して説明する。なお、本実施の形態において使用する図面に関し、実施の形態１
と同じ部分は同じ符号を用いて示し、その説明は省略する。
【００６２】
なお、本実施の形態において述べるブースターアンテナとは、半導体装置に形成されたリ
ーダ／ライタからの信号を受信しＲＦＩＤの信号処理回路に出力するアンテナ（以下、チ
ップアンテナまたはアンテナ回路という）よりも、サイズの大きいアンテナ（以下、ブー
スターアンテナという）のことをいう。ブースターアンテナは、使用する周波数帯域で共
振させ、チップアンテナと、ブースターアンテナを磁界結合させることで、リーダ／ライ
タまたは充電器より発振された信号を、効率よく目的のＲＦＩＤへ伝達させることができ
るものをいう。ブースターアンテナは磁界を介してコイルアンテナと結合しているため、
直接チップアンテナ及び信号処理回路とは接続する必要が無いため好適である。
【００６３】
本実施の形態におけるＲＦＩＤに用いる半導体装置について、図１４、図１５に示すブロ
ック図を用いて説明する。
【００６４】
図１４のＲＦＩＤ１００は、アンテナ回路１０１、発電素子１０２、ブースターアンテナ
１４０１、信号処理回路１０３、及びバッテリー１０４によって構成されている。信号処
理回路１０３は、整流回路１０５、電源回路１０６、復調回路１０８、アンプ１０９、論
理回路１１０、メモリコントロール回路１１１、メモリ回路１１２、論理回路１１３、ア
ンプ１１４、変調回路１１５によって構成される。
【００６５】
また、図１５には、ブースターアンテナ１４０１がリーダ／ライタ１４０２からの信号を
送受信し、アンテナ回路１０１と磁界結合することでリーダ／ライタからの信号を送受信
するブロック図について示す。図１５において、ブースターアンテナ１４０１がリーダ／
ライタ１４０２からの信号を受信し、電磁誘導を起こすことに伴うアンテナ回路との磁界
結合によりアンテナ回路１０１で受信した信号は、整流回路１０５を介して電源回路１０
６に入力され、かつ復調回路１０８及びアンプ１０９に入力される。なお、電源回路１０
６には発電素子１０２より得られた電力も供給される。図１５の構成により、実施の形態
１に記載の構成を用いた場合よりもリーダ／ライタ１４０２とＲＦＩＤ１００間の信号の
送受信についての通信距離を伸ばすことができ、データのやりとりをより確実にすること
ができるため好適である。
【００６６】
なお、アンテナ回路１０１及びブースターアンテナにおけるアンテナの形状については、
特に限定されない。例えば、実施の形態１において示した図１１の形状のアンテナを採用
することができる。但し、ブースターアンテナはその機能上、磁界結合するアンテナ回路
より大きな形状のアンテナを採用することが好ましい。
【００６７】
なお、図１５におけるリーダ／ライタ１４０２は、実施の形態１で示したのと同様であり
、図５に示す構成をとればよい。
【００６８】
また、図１４及び図１５における発電素子１０２は、実施の形態１で示したものと同様の
ものを用いることができ、発電素子より得られる起電力が交流電圧である場合には、整流
回路を介してバッテリー１０４に得られた電力を充電する。
【００６９】
また、図１４及び図１５において、アンテナ回路１０１は、信号処理回路１０３と共に同
じ基板上に積層して設ける構成としても良いし、外付けのアンテナとして設けられるもの
であってもよい。
【００７０】
また、本実施の形態においては、アンテナ回路１０１及びブースターアンテナ１４０１が
受信する信号は、電磁誘導方式により信号の交信を行うことが好ましい。そのため、図１
４及び図１５におけるＲＦＩＤ１００は、コイル状のアンテナ回路１０１及びコイル状の
ブースターアンテナ１４０１を有する構成が好ましい。例えば、図１６に図１４の構成の
ＲＦＩＤを有する半導体装置におけるアンテナ回路及びブースターアンテナの位置関係並
びにアンテナの形状について示す。図１６において、基板１６００の一方の面にコイル状
のアンテナ回路１０１とブースターアンテナ１４０１とを設ける構成について示す。
【００７１】
図１６（Ａ）に示すように、ＲＦＩＤは、基板１６００内に、チップ１６０１と、発電素
子１０２と、ブースターアンテナ１４０１と、バッテリー１０４とを有している。なお、
チップ１６０１は、図１６（Ｂ）に示すように、信号処理回路１０３と、チップアンテナ
１６１０とを有し、チップアンテナ１６１０の接続端子１６０５ａ及び接続端子１６０５
ｂのそれぞれが信号処理回路１０３と接続されている。
【００７２】
ブースターアンテナ１４０１及びチップアンテナ１６１０の形状としては、図示されたも
のに限定されず、送受周波数が同調するものであれば様々な形態をとることができる。好
ましくは、ブースターアンテナ１４０１のアンテナ形状をループアンテナにし、チップア
ンテナ１６１０のアンテナ形状を微小ループアンテナとするとよい。なお、ＲＦＩＤの配
置及び構成は、これに限定されず、チップ１６０１と、発電素子１０２と、ブースターア
ンテナ１４０１と、バッテリー１０４との面積比においても適宜選択することができる。
図１６では、基板１６００上にチップ１６０１と、発電素子１０２と、ブースターアンテ
ナ１４０１と、バッテリー１０４が配置されているが、例えばブースターアンテナ１４０
１が基板１６００の裏面に設けられていても良い。
【００７３】
本発明のＲＦＩＤを有する半導体装置は、バッテリーを有することを特徴とする。そのた
め、従来のアクティブタイプのＲＦＩＤのような、経時的な電池の劣化に伴う電力不足を
防止することができる。また、本発明の半導体装置は、発電素子よりバッテリーに電力を
供給することが可能であるため、電池の残存容量の確認や電池の交換をする作業が発生す
るといったことなく、使用し続けることが可能になる。加えて、ＲＦＩＤを駆動するため
の電力を常にバッテリー内に保持することにより、ＲＦＩＤが動作するための十分な電力
が得られ、リーダ／ライタとの通信距離を伸ばすことができる。また、本発明の半導体装
置に搭載された発電素子は小型かつ軽量であるため、センサー等の他の機能を集積化する
ことも容易である。よって、高性能、高機能の半導体装置を得ることができる。
【００７４】
さらに、本実施の形態の構成においては、実施の形態１の構成に加えて、ブースターアン
テナを有することを特徴とする。そのため、ＲＦＩＤとリーダ／ライタ間のデータの送受
信を、より確実に行うことが可能となる利点を有する。
【００７５】
なお、本実施の形態は、本明細書中の他の実施の形態の記載と組み合わせて実施するこ
とが可能である。
【００７６】
（実施の形態３）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図
面を参照して説明する。なお、本実施形態では発電素子に図７（Ｂ）に示した熱電素子を
用いた場合について説明する。なお、説明には図７（Ｂ）の熱電素子をＡ−Ｂで切断した
断面図を用いている。
【００７７】
まず、図１７（Ａ）に示すように基板１９０１の一表面に絶縁膜１９０２を介して剥離
層１９０３を形成し、続けて下地膜として機能する絶縁膜１９０４と半導体膜１９０５（
例えば、非晶質珪素を含む膜）を積層して形成する。なお、絶縁膜１９０２、剥離層１９
０３、絶縁膜１９０４および半導体膜１９０５は、連続して形成することができる。
【００７８】
なお、基板１９０１は、ガラス基板、石英基板、金属基板（例えばセラミック基板また
はステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプ
ラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレ
ート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリルなどの基板を選択するこ
ともできる。なお、本工程では、剥離層１９０３は、絶縁膜１９０２を介して基板１９０
１の全面に設けているが、必要に応じて、基板１９０１の全面に剥離層を設けた後に、フ
ォトリソグラフィ法により選択的に設けてもよい。
【００７９】
また、絶縁膜１９０２、絶縁膜１９０４は、ＣＶＤ法やスパッタリング法等を用いて、
酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化
酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、
絶縁膜１９０２、１９０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリ
コン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、
第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン
膜を形成してもよい。絶縁膜１９０２は、基板１９０１から剥離層１９０３又はその上に
形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１
９０４は基板１９０１、剥離層１９０３からその上に形成される素子に不純物元素が混入
するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能す
る絶縁膜１９０２、１９０４を形成することによって、基板１９０１からＮａなどのアル
カリ金属やアルカリ土類金属や剥離層１９０３から剥離層に含まれる不純物元素がこの上
に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１９０１として石
英を用いるような場合には絶縁膜１９０２、１９０４を省略してもよい。
【００８０】
また、剥離層１９０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることがで
きる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タ
ンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム
（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）
、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主成分
とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これ
らの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することが
できる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素
雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気
下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒
化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタング
ステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステ
ン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この
場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（Ｗ
Ｏ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の
場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸ
の値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めると
よい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上
にスパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物
（例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処
理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他に
も、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下また
は窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【００８１】
また、半導体膜１９０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等に
より、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【００８２】
次に、半導体膜１９０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照
射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素
を用いる熱結晶化法とを組み合わせた方法等により半導体膜１９０５の結晶化を行っても
よい。その後、図１７（Ｂ）に示すように得られた結晶質半導体膜を所望の形状にエッチ
ングして、結晶化した結晶質半導体膜１９０５ａ〜１９０５ｅを形成し、少なくとも当該
半導体膜１９０５ａ〜１９０５ｃを覆うようにゲート絶縁膜を形成する。なお、ここでは
、半導体膜１９０５ａ〜１９０５ｅを覆うようにゲート絶縁膜１９０６を形成している。
【００８３】
なお、ゲート絶縁膜１９０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコ
ン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコ
ン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁
膜１９０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し
、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁
膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成しても
よい。
【００８４】
結晶質半導体膜１９０５ａ〜１９０５ｅの作製工程の一例を以下に簡単に説明すると、
まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次
に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させ
た後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５
０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォ
トリソグラフィ法を用いることよって結晶質半導体膜１９０５ａ〜１９０５ｅを形成する
。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけ
で非晶質半導体膜の結晶化を行ってもよい。
【００８５】
なお、結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレ
ーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いること
ができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、
エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（
Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、
Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とする
レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サフ
ァイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振
されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基
本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得
ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波
（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーの
パワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２
）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、
ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３
、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａの
うち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、
またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動
作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせ
ることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半
導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照
射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中
において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に
成長した結晶粒を得ることができる。
【００８６】
また、ゲート絶縁膜１９０６は、半導体膜１９０５ａ〜１９０５ｅに対し前述の高密度
プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａ
ｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素な
どの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイク
ロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この
高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジ
カル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化するこ
とができる。
【００８７】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎ
ｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁
膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プ
ラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しく
は窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくす
ることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないた
め、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の
表面を酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性
が良く、界面準位密度が低い絶縁膜を形成することができる。
【００８８】
なお、ゲート絶縁膜１９０６は、高密度プラズマ処理によって形成される絶縁膜のみを
用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シ
リコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密
度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジ
スタは、特性のばらつきを小さくすることができる。
【００８９】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振する
レーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１９０５
ａ〜１９０５ｅは、そのビームの走査方向に結晶が成長する特性がある。その走査方向を
チャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせ
てトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さ
く、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒ
ａｎｓｉｓｔｏｒ）を得ることができる。
【００９０】
次に、ゲート絶縁膜１９０６上に、第１の導電膜と第２の導電膜とを積層して形成する
。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍ
の厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電
膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等
から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成
する。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料に
より形成しても良い。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タ
ンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜と
モリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１
の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことがで
きる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモ
リブデン膜の積層構造を採用するとよい。
【００９１】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極と
ゲート線を形成するためのエッチング処理を行って、半導体膜１９０５ａ〜１９０５ｃの
上方にゲート電極１９０７を形成する。ここでは、ゲート電極１９０７として、第１の導
電膜１９０７ａと第２の導電膜１９０７ｂの積層構造で設けた例を示している。
【００９２】
次に、図１７（Ｃ）に示すように、ゲート電極１９０７をマスクとして半導体膜１９０
５ａ〜１９０５ｅに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物
元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを
選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元
素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素
としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることがで
きる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１
×１０１９／ｃｍ３の濃度で含まれるように半導体膜１９０５ａ〜１９０５ｅに選択的に
導入し、ｎ型を示す不純物領域１９０８を形成する。また、ｐ型を付与する不純物元素と
してボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように
選択的に半導体膜１９０５ｃ、１９０５ｅに導入し、ｐ型を示す不純物領域１９０９を形
成する。
【００９３】
続いて、ゲート絶縁膜１９０６とゲート電極１９０７を覆うように、絶縁膜を形成する
。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪
素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層し
て形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエ
ッチングして、ゲート電極１９０７の側面に接する絶縁膜１９１０（サイドウォールとも
よばれる）を形成する。絶縁膜１９１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒ
ａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【００９４】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極
１９０７および絶縁膜１９１０をマスクとして用いて、半導体膜１９０５ａ、１９０５ｂ
、１９０５ｄにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１
９１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×
１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１９０５ａ、１９０５
ｂ、１９０５ｄに選択的に導入し、高濃度のｎ型を示す不純物領域１９１１を形成する。
【００９５】
以上の工程により、図１７（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ１９０
０ａ、１９００ｂとｐチャネル型薄膜トランジスタ１９００ｃが形成される。なお、ｎ型
を示す不純物領域１９１１及びｐ型を示す不純物領域１９０９のうち、熱電素子１９００
ｄに用いられるｎ型を示す不純物領域１９１１及びｐ型を示す不純物領域１９０９をそれ
ぞれｎ型半導体層１９１１ｄ、ｐ型半導体層１９０９ｄとする。
【００９６】
なお、ｎチャネル型薄膜トランジスタ１９００ａは、ゲート電極１９０７と重なる半導
体膜１９０５ａの領域にチャネル形成領域が形成され、ゲート電極１９０７及び絶縁膜１
９１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１９１１が
形成され、絶縁膜１９１０と重なる領域であってチャネル形成領域と不純物領域１９１１
の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トラ
ンジスタ１９００ｂも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１９１
１が形成されている。
【００９７】
また、ｐチャネル型薄膜トランジスタ１９００ｃは、ゲート電極１９０７と重なる半導
体膜１９０５ｃの領域にチャネル形成領域が形成され、ゲート電極１９０７と重ならない
領域にソース領域又はドレイン領域を形成する不純物領域１９０９が形成されている。な
お、ここでは、ｐチャネル型薄膜トランジスタ１９００ｃには、ＬＤＤ領域を設けていな
いが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜
トランジスタにＬＤＤ領域を設けない構成としてもよい。
【００９８】
次に、図１８（Ａ）に示すように、半導体膜１９０５ａ〜１９０５ｅ、ゲート電極１９
０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジ
スタ１９００ａ〜１９００ｃのソース領域又はドレイン領域を形成する不純物領域と電気
的に接続する導電膜１９１３ａ並びにｐ型半導体層１９０９ｄ及びｎ型半導体層１９１１
ｄと電気的に接続する導電膜１９１３ｄを同一工程にて形成する。絶縁膜は、ＣＶＤ法、
スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や
珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、
エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは
、当該絶縁膜を２層で設け、１層目の絶縁膜１９１２ａとして窒化酸化珪素膜で形成し、
２層目の絶縁膜１９１２ｂとして酸化窒化珪素膜で形成する。また、導電膜１９１３ａは
、半導体膜１９０５ａ〜１９０５ｃのソース電極又はドレイン電極を形成する。導電膜１
９１３ｄにおいては、熱電素子における第１の電極を導電膜１９１３ｅ、第２の電極を導
電膜１９１３ｆと記載する。
【００９９】
なお、絶縁膜１９１２ａ、１９１２ｂを形成する前、または絶縁膜１９１２ａ、１９１
２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜
に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい
。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい
。
【０１００】
また、導電膜１９１３ａ及び導電膜１９１３ｄは、ＣＶＤ法やスパッタリング法等によ
り、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選
択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又
は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを
主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と
珪素の一方又は両方とを含む合金材料に相当する。導電膜１９１３ａ及び導電膜１９１３
ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造
、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア
膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブ
デン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシ
リコンは抵抗値が低く、安価であるため、導電膜１９１３ａ及び導電膜１９１３ｄを形成
する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやア
ルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素
であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができ
ていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとるこ
とができる。
【０１０１】
次に、図１８（Ｂ）に示すように、導電膜１９１３ａ、１９１３ｄを覆うように、絶縁
膜１９１４を形成し、導電膜１９１３ｆを覆う領域に開口、及び半導体層１９０５ａ、１
９０５ｂとすでに接続されている導電膜１９１３ａとそれぞれ電気的に接続する導電膜１
９１５ａ、１９１５ｂを形成するためのコンタクトホールを形成する。前記開口、即ち溝
には、犠牲層１９８０を形成し、その後導電膜１９１３ｆに達するコンタクトホールを形
成する。続いて、導電膜１９１５ａ、１９１５ｂ及び導電膜１９１３ｆに電気的に接続す
る導電膜１９１６を設ける。なお、導電膜１９１５ａ、１９１５ｂと導電膜１９１６は同
一の材料で同時に形成してもよい。これら導電膜は、上述した導電膜１９１３で示したい
ずれかの材料を用いることができる。なお、犠牲層１９８０及び後に形成される犠牲層１
９８１はアライメントマージンを考慮して積層させても良い。
【０１０２】
なお、絶縁膜１９１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒
化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮ
ｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカ
ーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール
、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料
からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−
Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との
結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアル
キル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。
または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１０３】
続いて、導電膜１９１５ｂに電気的に接続されるアンテナとして機能する導電膜１９１
７を形成する。
【０１０４】
また、導電膜１９１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印
刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形
成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ
）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ
）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料
若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１０５】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１９１７を形成する
場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導
電性のペーストを選択的に印刷することによって設けることができる。導電体粒子として
は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウ
ム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか
一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができ
る。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤
および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる
。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成
にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性
のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以
下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜
を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いても
よく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリー
はんだは、低コストであるといった利点を有している。
【０１０６】
また、導電膜１９１５ａは、後の工程において本実施の形態の半導体装置に含まれるバ
ッテリーと電気的に接続される配線として機能しうる。また、アンテナとして機能する導
電膜１９１７を形成する際に、導電膜１９１５ａ、１９１５ｂに電気的に接続するように
別途導電膜を形成し、当該導電膜をバッテリーに接続する配線として利用してもよい。な
お、図１８（Ｂ）における導電膜１９１７は、上記実施の形態１で示したアンテナ回路に
対応する。
【０１０７】
次に、導電膜１９１６を覆うように犠牲層１９８０と同一材料よりなる犠牲層１９８１
を形成する。さらに、図１８（Ｃ）に示すように犠牲層１９８１及び導電膜１９１７を覆
うように絶縁膜１９１８を形成し、犠牲層１９８１に達するコンタクトホールを形成する
。このコンタクトホールにエッチング剤を導入することにより犠牲層を除去し、空間１９
８２を形成する。なお、犠牲層及びエッチング剤は、実施の形態１に示したように、エッ
チングの際に犠牲層と構造体との間に十分な選択比を有する材料であれば特に限定されな
い。つまり、導電膜１９１３ｆ、絶縁膜１９１４及び絶縁膜１９１８と、犠牲層との間に
十分な選択比を有する材料を適宜それぞれ選択して用いれば良い。
【０１０８】
熱電素子の第２の電極として、ここでは導電膜１９１３ｆとそれに接続された導電膜１
９１６とを用いている。このような構成とすることで、空間に充填された空気等と第２の
電極との接触面積を増加させることができるため、放熱効果を向上させることができる。
さらに、第２の電極を大きくすることで電極の温度変化を抑制することができる。よって
、電極間の温度差が生じやすい、即ち電力をより得やすい熱電素子を得ることができる。
なお、熱電素子の第２の電極として、導電膜１９１３ｆのみを用いることも可能である。
【０１０９】
なお、絶縁膜１９１８は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化
珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘ
Ｏｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカー
ボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、
ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料か
らなる単層または積層構造で設けることができる。絶縁膜１９１４と同様の材料を用いる
ことができ、なかでも平坦性に優れた膜であることが好ましい。
【０１１０】
次に、薄膜トランジスタ１９００ａ〜１９００ｃ、熱電素子１９００ｄ、導電膜１９１
７等を含む層（以下、「素子形成層１９１９」と記す）を基板１９０１から剥離する。こ
こでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１９０
０ａ〜１９００ｃ及び熱電素子１９００ｄを避けた領域に開口部を形成後、物理的な力を
用いて基板１９０１から素子形成層１９１９を剥離することができる。また、基板１９０
１から素子形成層１９１９を剥離する前に、形成した開口部にエッチング剤を導入して、
剥離層１９０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロ
ゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として
三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層１９１９は、基板１９０
１から剥離された状態となる。なお、剥離層１９０３は、全て除去せず一部分を残存させ
てもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処
理時間を短縮することが可能となる。また、剥離層１９０３の除去を行った後にも、基板
１９０１上に素子形成層１９１９を保持しておくことが可能となる。また、素子形成層１
９１９が剥離された基板１９０１を再利用することによって、コストの削減をすることが
できる。
【０１１１】
本実施の形態では、図１９（Ａ）に示すように、レーザー光の照射により素子形成層１
９１９に開口部を形成した後に、当該素子形成層１９１９の一方の面（絶縁膜１９１８の
露出した面）に第１のシート材１９２０を貼り合わせた後、基板１９０１から素子形成層
１９１９を剥離する。
【０１１２】
次に、図１９（Ｂ）に示すように、素子形成層１９１９の他方の面（剥離により露出し
た面）に、加熱処理と加圧処理の一方又は両方を行って第２のシート材１９２１を貼り合
わせる。第１のシート材１９２０、第２のシート材１９２１として、ホットメルトフィル
ム等を用いることができる。
【０１１３】
また、第１のシート材１９２０、第２のシート材１９２１として、静電気等を防止する
帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる
。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び
帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設
けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両
面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能
な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側に
なるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。な
お、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの
帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ：ｉｎｄｉｕｍ  
ｔｉｎ  ｏｘｉｄｅ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤
等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボ
キシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用
いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したり
することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行う
ことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影
響が及ぶことを抑制することができる。
【０１１４】
なお、バッテリーは、導電膜１９１５ａ及び導電膜１９１３ｆに電気的に接続して形成
される（図示しない）が、バッテリーとの接続は、基板１９０１から素子形成層１９１９
を剥離する前（図１８（Ｂ）又は図１８（Ｃ）の段階）に行ってもよいし、基板１９０１
から素子形成層１９１９を剥離した後（図１９（Ａ）の段階）に行ってもよいし、素子形
成層１９１９を第１のシート材及び第２のシート材で封止した後（図１９（Ｂ）の段階）
に行ってもよい。以下に、素子形成層１９１９とバッテリーを接続して形成する一例を図
２０、図２１を用いて説明する。なお、発電素子との接続はここでは省略するが、薄膜ト
ランジスタとの接続を例に挙げ説明する。
【０１１５】
図１８（Ｂ）において、アンテナとして機能する導電膜１９１７と同時に導電膜１９１
５ａに電気的に接続する導電膜１９３１ａを形成する。また、犠牲層１９８０及び１９８
１を除去するためにこれらに達するコンタクトホールを形成する際、導電膜１９３１ａの
表面が露出するように開口部１９３２ａを形成する。図２０（Ａ）に示すように、レーザ
ー光の照射により素子形成層１９１９に開口部を形成した後に、当該素子形成層１９１９
の一方の面（絶縁膜１９１８の露出した面）に第１のシート材１９２０を貼り合わせた後
、基板１９０１から素子形成層１９１９を剥離する。
【０１１６】
次に、図２０（Ｂ）に示すように、素子形成層１９１９の他方の面（剥離により露出し
た面）に、第２のシート材１９２１を貼り合わせた後、素子形成層１９１９を第１のシー
ト材１９２０から剥離する。従って、ここでは第１のシート材１９２０として粘着力が弱
いものを用いる。続けて、開口部１９３２ａを介して導電膜１９３１ａと電気的に接続す
る導電膜１９３４ａを選択的に形成する。
【０１１７】
導電膜１９３４ａは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等
の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成す
る。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、
金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若し
くは化合物材料で、単層構造又は積層構造で形成する。
【０１１８】
なお、ここでは、基板１９０１から素子形成層１９１９を剥離した後に導電膜１９３４
ａを形成する例を示しているが、導電膜１９３４ａを形成した後に基板１９０１から素子
形成層１９１９の剥離を行ってもよい。
【０１１９】
次に、図２１（Ａ）に示すように、基板上に複数の素子を形成している場合には、素子
形成層１９１９を素子ごとに分断する。分断は、レーザー照射装置、ダイシング装置、ス
クライブ装置等を用いることができる。ここでは、レーザー光を照射することによって１
枚の基板に形成された複数の素子を各々分断する。
【０１２０】
次に、図２１（Ｂ）に示すように、分断された素子をバッテリーの接続端子と電気的に
接続する。ここでは、素子形成層１９１９に設けられた導電膜１９３４ａと基板１９３５
上に設けられたバッテリーの接続端子となる導電膜１９３６ａとをそれぞれ接続する。こ
こで、導電膜１９３４ａと導電膜１９３６ａとの接続は、異方導電性フィルム（ＡＣＦ（
Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（
ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を
有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは
、接着性を有する樹脂１９３７に含まれる導電性粒子１９３８を用いて接続する例を示し
ている。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着
剤や半田接合等を用いて接続を行うことも可能である。
【０１２１】
バッテリーが素子より大きい場合には、図２０、図２１に示したように、一枚の基板上
に複数の素子を形成し、当該素子を分断後にバッテリーと接続することによって、一枚の
基板に作り込める素子の数を増やすことができるため、半導体装置をより低コストで作製
することが可能となる。
【０１２２】
その後、上記実施の形態で示したように、ブースターアンテナと接続してもよい。
【０１２３】
また、本実施の形態では、発電素子である熱電素子を薄膜トランジスタと同一基板上に
作製したが、発電素子を別途作製し、薄膜トランジスタを有する素子形成層と発電素子を
貼り合わることも可能である。
【０１２４】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０１２５】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法の一例に関し
て図面を参照して説明する。なお、本実施形態では発電素子に第１の電極及び第２の電極
が２種の半導体に対して上下に設けられた熱電素子を用いる。
【０１２６】
まず、図２２（Ａ）に示すように、基板２４０１の一表面に絶縁膜２４０２を介して剥
離層２４０３を形成し、続けて下地膜として機能する絶縁膜２４０４と導電膜２４０５を
積層して形成する。なお、絶縁膜２４０２、剥離層２４０３、絶縁膜２４０４および導電
膜２４０５は、連続して形成することができる。
【０１２７】
なお、導電膜２４０５は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）
、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニ
ウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主
成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、
これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成するこ
とができる。
【０１２８】
また、基板２４０１、絶縁膜２４０２、剥離層２４０３、絶縁膜２４０４は、それぞれ
上記実施の形態で説明した基板１９０１、絶縁膜１９０２、剥離層１９０３、絶縁膜１９
０４のいずれかの材料を用いて形成することができる。
【０１２９】
次に、図２２（Ｂ）に示すように、導電膜２４０５を選択的にエッチングして導電膜２
４０５ａ〜２４０５ｅを形成し、当該導電膜２４０５ａ〜２４０５ｅを覆うように絶縁膜
２４０６、２４０７を積層して形成する。
【０１３０】
なお、絶縁膜２４０６、絶縁膜２４０７は、ＣＶＤ法やスパッタリング法等を用いて、
酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化
酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、
絶縁膜２４０６として窒化酸化シリコンを用い、絶縁膜２４０７として酸化窒化シリコン
を用いて形成することができる。また、ここでは、絶縁膜を２層積層させて設けた例を示
しているが、絶縁膜２４０６又は絶縁膜２４０７の一方のみ設けてもよいし、３層以上の
絶縁膜を積層させて設けてもよい。ただし、後に形成される熱電素子の領域においては、
エッチング等を用いて絶縁膜２４０６及び絶縁膜２４０７を除去する。
【０１３１】
次に、図２２（Ｃ）に示すように、導電膜２４０５ａ、２４０５ｂ、２４０５ｄの上方
には半導体膜２４０８ａ、２４０８ｂ、２４０８ｄを、２４０５ｃの上方には半導体膜２
４０８ｅ、２４０８ｆを形成する。ここでは、絶縁膜２４０７上にスパッタリング法、Ｌ
ＰＣＶＤ法、プラズマＣＶＤ法等により、非晶質半導体膜（例えば、非晶質珪素膜）を２
５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成し、当該非晶質半導体膜を
結晶化した後に選択的にエッチングして半導体膜を形成する。半導体膜の材料や結晶化方
法等は上記実施の形態で示した方法を用いることができる。
【０１３２】
なお、導電膜２４０５ａ、２４０５ｂにより絶縁膜２４０７の表面が凹凸となっている
場合には、絶縁膜２４０７上に非晶質半導体膜を形成する前に、絶縁膜２４０７に平坦化
処理を行い当該絶縁膜２４０７の表面を平らにしておくことが好ましい。平坦化処理とし
ては、ＣＭＰ法等の研磨処理を用いることができる。ＣＭＰ法等の研磨処理を行うことに
より、図２２（Ｂ）に示すように表面が平坦化された絶縁膜２４０７上に半導体膜を形成
することができるため、半導体膜２４０８ａ、２４０８ｂを用いて素子を形成する際に当
該素子における特性に表面の凹凸が及ぼす影響を低減することができる。
【０１３３】
次に、図２２（Ｄ）に示すように、半導体膜２４０８ａ、２４０８ｂ、２４０８ｄ〜２
４０８ｆを覆うように絶縁膜２４０９を形成し、半導体膜２４０８ａ、２４０８ｂの上方
にゲート電極２４１０を選択的に形成した後、半導体膜２４０８ａ、２４０８ｂ、２４０
８ｄ〜２４０８ｆに不純物元素を添加し不純物領域２４１１ａ、２４１１ｂを形成する。
不純物元素としては、ｎ型又はｐ型を付与する不純物元素を添加する。ただし、半導体膜
２４０８ｅ、２４０８ｆには異なる導電型の不純物元素を添加する必要がある。なお、ｎ
型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型
を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等
を用いることができる。ここでは、ｎ型を付与する不純物元素であるリン（Ｐ）を半導体
膜２４０８ａ、２４０８ｂ、２４０８ｄ、２４０８ｆに導入し、不純物領域２４１１ａを
形成する。また、ｐ型を示す不純物元素であるボロン（Ｂ）を半導体膜２４０８ｅに導入
し、不純物領域２４１１ｂを形成する。なお、ゲート電極２４１０は、上記実施の形態で
説明したゲート電極１９０７を用いて形成することができる。ここでは、ゲート電極２４
１０として、第１の導電膜２４１０ａと第２の導電膜２４１０ｂの積層構造で設けた例を
示している。
【０１３４】
以上の工程により、図２２（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ２４０
０ａ、２４００ｂと、熱電素子２４００ｃの一部と、容量として機能する素子２４００ｄ
が形成される。
【０１３５】
ｎチャネル型薄膜トランジスタ２４００ａは、ゲート電極２４１０と重なる半導体膜２
４０８ａの領域にチャネル形成領域が形成され、ゲート電極２４１０と重ならない領域に
当該チャネル領域と隣接してソース領域又はドレイン領域を形成する不純物領域２４１１
ａが形成されている。また、ｎチャネル型薄膜トランジスタ２４００ｂも同様にチャネル
形成領域及びソース領域又はドレイン領域を形成する不純物領域２４１１ａが形成されて
いる。
【０１３６】
素子２４００ｄは、導電膜２４０５ｄ、絶縁膜２４０６、２４０７及び不純物元素が導
入された不純物領域２４１１ａとの積層構造によって容量が形成されている。
【０１３７】
また、導電膜２４０５ｃは、熱電素子２４００ｃの第１の電極として機能する。なお、第
２の電極についてはここでは図示しないが、実施の形態３に示した導電膜１９１３ｆもし
くは導電膜１９１３ｆとそれと接続された導電膜１９１６とを第２の電極として用いるこ
とができる。例えば、本実施形態においても実施の形態３に示したように導電膜１９１３
ｆ上は空間を有し、その空間内に導電膜１９１６が形成されている。なお、発電素子に、
第１の電極及び第２の電極が２種の半導体に対して上下に設けられた熱電素子を用いるこ
とにより電極間に温度差が生じやすいため、より簡単に起電力が得ることができる。
【０１３８】
なお、ここでは、ｎチャネル型薄膜トランジスタ２４００ａ、２４００ｂを設けた例を
示したが、ｐチャネル薄膜トランジスタを設けてもよいし、上記実施の形態で示したよう
に、ゲート電極２４１０の側面に接して絶縁膜を設けｎチャネル型薄膜トランジスタ２４
００ａ、２４００ｂの半導体膜に低濃度不純物領域（ＬＤＤ領域）を設けた構成とするこ
とも可能である。
【０１３９】
また、ここでは、半導体膜２４０８ａ、２４０８ｂより導電膜２４０５ａ、２４０５ｂ
を大きく形成した例を示したが、これに限られない。例えば、図２５に示すように薄膜ト
ランジスタ２４００ａ、２４００ｂの不純物領域２４１１ａの一部及びチャネル形成領域
全面と重なるように導電膜２４０５ａ、２４０５ｂを設けてもよい。また、不純物領域２
４１１ａの一部及びチャネル形成領域の一部と重なるように導電膜２４０５ａ、２４０５
ｂを設けてもよいし、チャネル形成領域の一部とだけ重なるように導電膜２４０５ａ、２
４０５ｂを設けてもよい。このように設ける場合には、特にＣＭＰ等の研磨処理を行い絶
縁膜２４０７の平坦化することが好ましい。
【０１４０】
図２２に示すように本実施の形態においては、半導体膜を挟みゲート電極とは反対側に
導電膜２４０５ａ、２４０５ｂとして設ける構成を示した。当該構成を取りうることによ
り、半導体膜に静電気が集中することによる半導体層の絶縁破壊（ＥＳＤ）を、導電膜２
４０５ａ、２４０５ｂを介してリークさせることにより緩和することができるため、本構
成を取り得ることは好適である。
【０１４１】
また、本実施の形態における当該導電膜２４０５ａ、２４０５ｂに定電位を与えることに
よって、トランジスタサイズが小さくなることに伴うショートチャネル効果について緩和
することができる。そのため、トランジスタの飽和領域の動作においてドレイン・ソース
間電圧Ｖｄｓにかかわらず、より一定に近い電流値が得られやすい。また、本実施の形態
における当該導電膜２４０５ａ、２４０５ｂに定電位を与えることで、しきい値の制御を
おこなうこともでき、好適である。このとき、導電膜２４０５ａ、２４０５ｂに印加され
る電位はＧＮＤ電位（０Ｖ）以外が好ましく、トランジスタのしきい値のシフトの程度に
よって適宜加える電位を設定すればよい。
【０１４２】
また、特に本実施の形態においては、上記効果に加えてゲート電極に対し半導体膜を挟ん
だ反対側に位置する導電膜２４０５ａ、２４０５ｂを半導体膜のサイズより大きく設ける
構成を取りうることによって、トランジスタにおける半導体層の物理的な強度が増す。よ
って、トランジスタに物理的な力が加わることに伴うトランジスタの破損を防止すること
ができる。
【０１４３】
さらには、ゲート電極２４１０と、ゲート電極に対し半導体膜を挟んだ反対側に設けられ
た導電膜２４０５ａ、２４０５ｂとを、逆転、若しくは同じ機能を有する構成とすること
により、互いにその機能を補完することも可能である。例えば、導電膜２４０５ａ、２４
０５ｂに加える電位により、トランジスタのオンとオフを制御し、ゲート電極２４１０に
は定電位を加えることによりショートチャネル効果の抑制及びトランジスタのしきい値の
制御を行っても良い。またトランジスタのオンとオフをより確実に動作させるため、ゲー
ト電極２４１０及び導電膜２４０５ａ、２４０５ｂの両方でトランジスタのオンとオフを
制御してもよい。
【０１４４】
なお、本実施の形態における導電膜２４０５ａ〜２４０５ｅと同時に、後に形成するアン
テナ回路を同時に形成してもよい。導電膜とアンテナ回路を同時に形成することにより工
程を削減することができ、マスク数を削減することができるため、好適である。また、導
電膜２４０５ａ、２４０５ｂで半導体膜間の配線を兼ねることもできるため好適である。
【０１４５】
次に、図２３（Ａ）に示すように、薄膜トランジスタ２４００ａ、２４００ｂ、熱電素
子２４００ｃ、素子２４００ｄを覆うように絶縁膜２４１２を形成し、当該絶縁膜２４１
２上に薄膜トランジスタ２４００ａ、２４００ｂのソース領域又はドレイン領域を形成す
る不純物領域２４１１ａと電気的に接続する導電膜２４１３を形成する。
【０１４６】
絶縁膜２４１２は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法
等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾ
シクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または
積層で形成する。
【０１４７】
導電膜２４１３は、上記実施の形態で説明した導電膜１９１３のいずれかの材料を用い
て形成することができる。
【０１４８】
次に、図２３（Ｂ）に示すように、導電膜２４１３を覆うように絶縁膜２４１４を形成
し、当該絶縁膜２４１４上に薄膜トランジスタ２４００ａのソース電極又はドレイン電極
を形成する導電膜２４１３と電気的に接続する導電膜２４１５を形成した後、当該導電膜
２４１５と電気的に接続するようにアンテナとして機能する導電膜２４１６を形成する。
なお、図２３（Ｂ）における導電膜２４１６は、上記実施の形態１で示したアンテナ回路
に相当する。
【０１４９】
続いて、導電膜２４１６を覆うように絶縁膜２４１７を形成した後、薄膜トランジスタ
２４００ａ、２４００ｂ、熱電素子２４００ｃ、素子２４００ｄ、導電膜２４１６等を含
む層（以下、「素子形成層２４２０」と記す）を基板２４０１から剥離する。剥離する方
法は上記実施の形態で示したいずれかの方法を用いることができる。
【０１５０】
ここでは、図２４（Ａ）に示すように、レーザー光の照射により素子形成層２４２０に
開口部を形成した後に、当該素子形成層２４２０の一方の面（絶縁膜２４１７が露出した
面）に第１のシート材２４１８を貼り合わせた後、基板２４０１から素子形成層２４２０
を剥離する。
【０１５１】
次に、図２４（Ｂ）に示すように、素子形成層２４２０の他方の面（剥離により露出し
た面）に、加熱処理と加圧処理の一方又は両方を行って第２のシート材２４１９を貼り合
わせる。第１のシート材２４１８、第２のシート材２４１９として、ホットメルトフィル
ム等を用いることができる。
【０１５２】
以上の工程によって、半導体装置を作製することができる。なお、本実施の形態では、
容量を形成する素子２４００ｄをバッテリーとして用いることができる。また、素子２４
００ｄとは別にバッテリーを設けてもよい。この場合、上記実施の形態で示した方法を用
いてバッテリーを設けることができる。
【０１５３】
なお、本実施の形態で示す半導体装置はこれに限られない。例えば、バッテリー又はア
ンテナとして機能する導電膜を素子形成層２４２０の下方に設けた構造としてもよい。
【０１５４】
バッテリーを薄膜トランジスタ２４００ａ、２４００ｂの下方に設けた例を図２６に示
す。ここでは、薄膜トランジスタ２４００ｂのソース電極又はドレイン電極として機能す
る導電膜２４１３に電気的に接続するように導電膜２４３１ａを設け、当該導電膜２４３
１ａとバッテリーの接続配線を形成する導電膜２４３３との接続を、素子形成層２４２０
の下方（基板２４０１から素子形成層２４２０を剥離して露出した面）で行っている例を
示している。なお、ここでは、熱電素子の端部の電極とバッテリーとの接続配線は省略し
ているが、上記と同様に接続することが可能である。
【０１５５】
このように設ける場合、図２３（Ａ）において、薄膜トランジスタ２４００ａ、２４０
０ｂの不純物領域２４１１ａを露出させるためにゲート絶縁膜２４０９及び絶縁膜２４１
２に第１の開口部を形成すると同時に、図２６（Ａ）に示すように絶縁膜２４０４、２４
０６、２４０７、ゲート絶縁膜２４０９、絶縁膜２４１２に第２の開口部を形成し、当該
第１の開口部を充填するように導電膜２４１３を設け、第２の開口部を充填するように導
電膜２４３１ａを形成する。第１の開口部と第２の開口部は同時に形成することができ、
第１の開口部を形成する場合には半導体膜２４０８ａ、２４０８ｂがストッパとして機能
し、第２の開口部を形成する際には剥離層２４０３がストッパとして機能する。その後、
図２３（Ｂ）及び図２４（Ａ）の説明で、上述したようにアンテナとして機能する導電膜
２４１６を形成し、絶縁膜２４１７を成膜した後、基板２４０１から素子形成層２４２０
を剥離する。
【０１５６】
その後、図２６（Ｂ）に示すように基板２４０１から剥離された素子形成層２４２０の
露出した面に形成された導電膜２４３１ａと基板２４３２上に設けられたバッテリーの接
続配線となる導電膜２４３３とを接続する。ここでは、導電膜２４３１ａと導電膜２４３
３との接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔ
ｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎ
ｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させることにより
電気的に接続する場合を示している。ここでは、接着性を有する樹脂２４３４に含まれる
導電性粒子２４３５を用いて接続する例を示している。また、他にも、銀ペースト、銅ペ
ーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも
可能である。
【０１５７】
なお、本実施の形態では、バッテリーのみならずアンテナとして機能する導電膜を素子
形成層２４２０の下方に設けた構造としてもよい。バッテリー及びアンテナとして機能す
る導電膜２４１６を薄膜トランジスタ２４００ａ、２４００ｂの下方に設けた例を図２７
に示す。
【０１５８】
ここでは、薄膜トランジスタ２４００ａのソース電極又はドレイン電極として機能する
導電膜２４１３に電気的に接続するように導電膜２４４０ａを設け、当該導電膜２４４０
ａとアンテナとして機能する導電膜２４４１ａとの接続を素子形成層２４２０の下方（基
板２４０１から素子形成層２４２０を剥離して露出した面）で行っている例を示している
。なお、バッテリーは上記図２６と同様に設けた例を示しているため、その説明は省略す
る。
【０１５９】
このように設ける場合、上記図２３（Ａ）において、薄膜トランジスタ２４００ａ、２
４００ｂの不純物領域２４１１ａを露出させるためにゲート絶縁膜２４０９及び絶縁膜２
４１２に第１の開口部を形成すると同時に、図２７に示すように、絶縁膜２４０４、２４
０６、２４０７、ゲート絶縁膜２４０９、絶縁膜２４１２に第２の開口部を形成し、当該
第１の開口部を充填するように導電膜２４１３を設け、第２の開口部を充填するように導
電膜２４４０ａを形成する。第１の開口部と第２の開口部は同時に形成することができ、
第１の開口部を形成する場合には半導体膜２４０８ａ、２４０８ｂがストッパとして機能
し、第２の開口部を形成する際には剥離層２４０３がストッパとして機能する。その後、
絶縁膜２４１３及び絶縁膜２４１７を形成し、基板２４０１から素子形成層２４２０を剥
離する。
【０１６０】
その後、基板２４０１から剥離された素子形成層２４２０の露出した面に形成された導
電膜２４４０ａと基板２５００上に設けられたアンテナとして機能する導電膜２４４１ａ
とを接着性を有する樹脂２４３４に含まれる導電性粒子２４３５を用いて接続する。なお
、接続方法は上述したようにこれに限定されない。
【０１６１】
このように薄膜トランジスタ２４００ａ、２４００ｂ等が設けられた素子よりバッテリ
ーやアンテナが大きい場合には、図２６、図２７に示したように、素子形成層とバッテリ
ー又はアンテナを貼り合わせて設けることが好ましい。素子より大きいバッテリーやアン
テナを用いる場合には、一枚の基板上に複数の素子を形成し、当該素子を分断した後にバ
ッテリーやアンテナを素子と貼り合わせて設けることによって、半導体装置をより低コス
トで作製することが可能となる。また、本実施形態では、熱電素子である発電素子を薄膜
トランジスタと同一の基板上に形成したが、バッテリーやアンテナのように素子と貼り合
わせて設けても良い。
【０１６２】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【実施例１】
【０１６３】
本実施例では、本発明の無線通信によりデータの交信を行う半導体装置（以下、ＲＦＩ
Ｄという）の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価
証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボト
ル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品
（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品
や荷物の荷札等の物品に設ける、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用
することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単
にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１６４】
本実施例では、図２８を参照して、本発明の応用例、及びそれらを付した商品の一例に
ついて説明する。
【０１６５】
図２８（Ａ）は、本発明に係るＲＦＩＤを有する半導体装置の完成品の状態の一例であ
る。ラベル台紙３００１（セパレート紙）上に、ＲＦＩＤ３００２を内蔵した複数のＩＤ
ラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納さ
れている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブ
ランド、商標、商標権者、販売者、製造者等）が記されている。一方、内蔵されているＲ
ＦＩＤには、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、
商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができ
る。また、ＲＦＩＤ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、
商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方
法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力して
おくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスす
ることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、
消費者側からは書換え、消去等ができない仕組みになっている。
【０１６６】
図２８（Ｂ）は、ＲＦＩＤ３０１２を内蔵したラベル状のＩＤタグ３０１１を示してい
る。ＩＤタグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、
商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握するこ
とができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティに優れた
商品を流通させることができる。
【０１６７】
図２８（Ｃ）は、本発明に係るＲＦＩＤ３０２２を内包したＩＤカード３０２１の完成
品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジッ
トカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード
等のあらゆるカード類が含まれる。
【０１６８】
図２８（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３
１には、ＲＦＩＤ３０３２が埋め込まれており、その周囲は樹脂によって成形され、ＲＦ
ＩＤを保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無
記名債券３０３１は、本発明に係るＩＤラベル、ＩＤタグ、ＩＤカードと同じ要領で作成
することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品
券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれる
が、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券
類、証書類等に本発明のＲＦＩＤ３０３２を設けることにより、認証機能を設けることが
でき、この認証機能を活用すれば、偽造を防止することができる。
【０１６９】
図２８（Ｅ）は、本発明に係るＲＦＩＤ３０４２を内包したＩＤラベル３０４１を貼付
した書籍３０４３を示している。本発明のＲＦＩＤ３０４２は、表面に貼ったり、埋め込
んだりして、物品に固定される。図２８（Ｅ）に示すように、本なら紙に埋め込んだり、
有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される
。本発明のＲＦＩＤ３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も
、その物品自体のデザイン性を損なうことがない。
【０１７０】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生
活用品類、電子機器等に本発明のＲＦＩＤを設けることにより、検品システム等のシステ
ムの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難
を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物
の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことに
よって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１７１】
以上、本発明のＲＦＩＤは物品（生き物を含む）であればどのようなものにでも設けて
使用することができる。なお、本発明の半導体装置が有する発電素子は、半導体装置の用
途及び物品の取り扱い方法により適宜選択すれば良い。例えば、物品が能動的もしくは受
動的に動く場合には、振動エネルギーを利用する圧電素子、電磁誘導を利用した素子等の
発電素子を用いれば良い。
【０１７２】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【符号の説明】
【０１７３】
１００    ＲＦＩＤ
１０１    アンテナ回路
１０２    発電素子
１０３    信号処理回路
１０４    バッテリー
１０５    整流回路
１０６    電源回路
１０７    整流回路
１０８    復調回路
１０９    アンプ
１１０    論理回路
１１１    メモリコントロール回路
１１２    メモリ回路
１１３    論理回路
１１４    アンプ
１１５    変調回路
３０２    信号処理回路
３０３    アンテナ
４０１    アンテナ
４０２    共振容量
４０３    アンテナ回路
４０４    ダイオード
４０５    ダイオード
４０６    平滑容量
４０７    整流回路
５００    リーダ／ライタ
５０１    受信部
５０２    送信部
５０３    制御部
５０４    インターフェース部
５０５    アンテナ回路
５０６    上位装置
５０７    アンテナ
５０８    共振容量
６０１    Ｎ型半導体
６０２    Ｐ型半導体
６０３    第１の電極
６０４    第２の電極
７０１    圧電膜
７０２    電極
７０３    電極
７０４    錘
７０５    支持体
７０６    基板
７０７    電極
９０１    コイル
９０２    空間
９０３    磁性材料
９１１    金属膜
９１２    犠牲層
９１３    金属膜
１００１    抵抗
１００２    トランジスタ
１００４    電流供給用抵抗
１００５    トランジスタ
１００７    トランジスタ
１００９    トランジスタ
１０１０    抵抗
１１０１    ダイオード
１１０４    固定電極
１１０５    固定電極
１１０６    可動電極
１１０７    保持容量
１１１１    ユニット回路
１４０１    ブースターアンテナ
１４０２    リーダ／ライタ
【図１】
0005347052.tif 000002
【図２】
0005347052.tif 000003
【図３】
0005347052.tif 000004
【図４】
0005347052.tif 000005
【図５】
0005347052.tif 000006
【図６】
0005347052.tif 000007
【図７】
0005347052.tif 000008
【図８】
0005347052.tif 000009
【図９】
0005347052.tif 000010
【図１０】
0005347052.tif 000011
【図１１】
0005347052.tif 000012
【図１２】
0005347052.tif 000013
【図１３】
0005347052.tif 000014
【図１４】
0005347052.tif 000015
【図１５】
0005347052.tif 000016
【図１６】
0005347052.tif 000017
【図１７】
0005347052.tif 000018
【図１８】
0005347052.tif 000019
【図１９】
0005347052.tif 000020
【図２０】
0005347052.tif 000021
【図２１】
0005347052.tif 000022
【図２２】
0005347052.tif 000023
【図２３】
0005347052.tif 000024
【図２４】
0005347052.tif 000025
【図２５】
0005347052.tif 000026
【図２６】
0005347052.tif 000027
【図２７】
0005347052.tif 000028
【図２８】
0005347052.tif 000029
【図２９】
0005347052.tif 000030
【図３０】
0005347052.tif 000031