(57)【特許請求の範囲】
【請求項１】
入力電圧と基準電圧とを比較し、比較結果を出力するコンパレータと、
前記入力電圧と前記基準電圧との差である差分電圧に第１充放電係数を乗算することにより、第１電圧を生成する第１充放電回路と、
前記差分電圧と所定の閾値電圧との差に前記第１充放電係数より大きい第２充放電係数を乗算することにより、第２電圧を生成する第２充放電回路と、
前記差分電圧と前記閾値電圧とを比較し、比較結果に基づいて前記第２充放電回路のオン及びオフを切り換える制御回路と、を備え、
前記第２充放電回路がオフの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧との和が新しい基準電圧として前記コンパレータに供給され、前記第２充放電回路がオンの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧と１クロック前の前記第２電圧との和が前記新しい基準電圧として前記コンパレータに供給される、
ことを特徴とする２値化回路。
【請求項２】
前記制御回路は、前記差分電圧の絶対値が前記閾値電圧の絶対値より大きい場合に前記第２充放電回路をオンにする、請求項１記載の２値化回路。
【請求項３】
前記第１充放電係数及び前記第２充放電係数の少なくとも１つは、２−ｍ（ｍは自然数）により表される、請求項１又は２記載の２値化回路。
【請求項４】
前記第１充放電係数及び前記第２充放電係数の少なくとも１つは、２−ｍ＋２−（ｍ−１）（ｍは自然数）により表される、請求項１又は２記載の２値化回路。
【請求項５】
前記制御回路は、前記２値化回路の出力レベルが変化するまで、前記第２充放電回路をオンにする、請求項１乃至４の何れか１項記載の２値化回路。
【請求項６】
前記コンパレータに供給される入力電圧の時間軸分解能が細かくなるように、前記入力電圧の波形をオーバーサンプリングする回路をさらに備える、請求項１乃至５の何れか１項記載の２値化回路。
【請求項７】
前記入力電圧のピーク値を保持するピークホールド回路と、
前記ピークホールド回路により保持されたピーク値に基づいて、前記入力電圧の振幅を制限するリミッタと、
をさらに備える、請求項１乃至６の何れか１項記載の２値化回路。
【請求項８】
周波数偏移（以下、「ＦＳＫ（Frequency Shift Keying）」という）信号を周波数電圧変換することにより、ＦＳＫ復調信号を生成する周波数変調復調器と、
前記周波数変調復調器の出力の周波数帯域を制限することにより、入力電圧を生成する第１ローパスフィルタと、
前記第１ローパスフィルタにより生成された入力電圧と基準電圧とを比較し、比較結果を出力するコンパレータと、
前記入力電圧と前記基準電圧との差である差分電圧に第１充放電係数を乗算することにより、第１電圧を生成する第１充放電回路と、
前記差分電圧と所定の閾値電圧との差に前記第１充放電係数より大きい第２充放電係数を乗算することにより、第２電圧を生成する第２充放電回路と、
前記差分電圧と前記閾値電圧とを比較し、比較結果に基づいて前記第２充放電回路のオン及びオフを切り換える制御回路と、を備え、
前記第２充放電回路がオフの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧との和が新しい基準電圧として前記コンパレータに供給され、前記第２充放電回路がオンの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧と１クロック前の前記第２電圧との和が前記新しい基準電圧として前記コンパレータに供給される、
ことを特徴とする復調回路。
【請求項９】
前記入力電圧のピーク値を保持するピークホールド回路と、
前記ピークホールド回路により保持されたピーク値に基づいて、前記入力電圧の振幅を制限するリミッタと、
をさらに備える、請求項８記載の復調回路。
【請求項１０】
前記コンパレータに供給される入力電圧の雑音成分を除去する第２ローパスフィルタを備え、
前記コンパレータ、前記第１充放電回路、及び前記第２充放電回路の動作クロックは、前記第２ローパスフィルタの動作クロックと等しい、
請求項８又は９記載の復調回路。
【請求項１１】
リモートキーから送信される無線信号に対応する入力電圧と基準電圧とを比較し、比較結果を出力するコンパレータと、
前記入力電圧と前記基準電圧との差である差分電圧に第１充放電係数を乗算することにより、第１電圧を生成する第１充放電回路と、
前記差分電圧と所定の閾値電圧との差に前記第１充放電係数より大きい第２充放電係数を乗算することにより、第２電圧を生成する第２充放電回路と、
前記差分電圧と前記閾値電圧とを比較し、比較結果に基づいて前記第２充放電回路のオン及びオフを切り換える制御回路と、
前記コンパレータから出力される比較結果に基づいて、自動車のドアのロック及びアンロックを制御するドアロック制御部と、を備え、
前記第２充放電回路がオフの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧との和が新しい基準電圧として前記コンパレータに供給され、前記第２充放電回路がオンの場合には、１クロック前の前記基準電圧と１クロック前の前記第１電圧と１クロック前の前記第２電圧との和が前記新しい基準電圧として前記コンパレータに供給される、
ことを特徴とする車載システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、２値化回路、復調回路、及び車載システムに関する。
【背景技術】
【０００２】
従来のＲＫＥ（Remote Keyless Entry）システム等の車載システムには、２値化回路を備える復調回路が設けられる。２値化回路は、コンパレータと急速充放電回路とを組み合わせたアナログ回路により実現される。コンパレータの基準端子には、基準電圧を作るためのキャパシタと急速充放電回路外部端子には閾値を決めるための抵抗が接続される。
【０００３】
近年、２値化回路の回路規模の縮小が求められている。しかしながら、２値化回路がアナログ回路により実現されるので、２値化回路の回路規模の縮小には限界がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許ＵＳ７，６３３，３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
２値化回路の回路規模を縮小することである。
【課題を解決するための手段】
【０００６】
本実施形態に係る２値化回路は、コンパレータと、第１充放電回路と、第２充放電回路と、制御回路と、を備える。コンパレータは、入力電圧と基準電圧とを比較し、比較結果を出力するモジュールである。第１充放電回路は、入力電圧と基準電圧との差である差分電圧に第１充放電係数を乗算することにより、第１電圧を生成するモジュールである。第２充放電回路は、差分電圧と所定の閾値電圧との差に第１充放電係数より大きい第２充放電係数を乗算することにより、第２電圧を生成するモジュールである。制御回路は、差分電圧と閾値電圧とを比較し、比較結果に基づいて第２充放電回路のオン及びオフを切り換えるモジュールである。そのような２値化回路では、第２充放電回路がオフの場合には、１クロック前の基準電圧と１クロック前の第１電圧との和が新しい基準電圧としてコンパレータに供給され、第２充放電回路がオンの場合には、１クロック前の基準電圧と１クロック前の第１電圧と１クロック前の第２電圧との和が新しい基準電圧としてコンパレータに供給される。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る車載システムの構成を示すブロック図。
【図２】図１のＲＦＩＣ４の構成を示すブロック図。
【図３】図２の復調回路１０の構成を示すブロック図。
【図４】図３のデータ生成回路１７の構成を示すブロック図。
【図５Ａ】図４の第２充放電回路１７３がオフのときのコンパレータ１７６の出力特性を示すグラフ。
【図５Ｂ】図４の第２充放電回路１７３がオンのときのコンパレータ１７６の出力特性を示すグラフ。
【図６】図３のリミッタ１６の構成を示すブロック図。
【図７Ａ】図６の第２閾値電圧算出回路１６１の出力特性を示すグラフ。
【図７Ｂ】図６のリミットレベル算出部１６２の出力特性を示すグラフ。
【図８】図６の出力選択部１６３の出力特性を示すグラフ。
【図９】図１のＭＣＵ５によるＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）の算出を説明するグラフ。
【発明を実施するための形態】
【０００８】
本実施形態について、図面を参照して説明する。
【０００９】
本実施形態に係る車載システムについて説明する。図１は、本実施形態に係る車載システムの構成を示すブロック図である。
【００１０】
図１の車載システム１は、自動車の制御システムである。車載システム１は、リモートキー２と、受信チューナ３と、エンジン制御部６と、ドアロック制御部７と、表示部８と、タイヤ空気圧監視部９と、を備える。
【００１１】
図１のリモートキー２は、変調された高周波無線信号（以下、「ＲＦ（Radio Frequency）信号」という）を送信するモジュールである。例えば、ユーザが、リモートキー２のボタンを押下すると、リモートキー２がＲＦ信号を送信する。
【００１２】
図１のタイヤ空気圧監視部９は、タイヤ（図示せず）の空気圧を監視し、監視結果（タイヤの空気圧の数値）を示すＲＦ信号を送信するモジュールである。
【００１３】
図１の受信チューナ３は、リモートキー２又はタイヤ空気圧監視部９から送信されるＲＦ信号に基づいてエンジン制御部６、ドアロック制御部７、及び表示部８を制御するモジュールである。受信チューナ３は、無線集積回路（以下、「ＲＦＩＣ（Radio Frequency Integrated Circuit）」という）４と、主制御部（以下、「ＭＣＵ（Main Control Unit）」という）５と、を備える。
【００１４】
図１のＲＦＩＣ４は、リモートキー２又はタイヤ空気圧監視部９から送信されるＲＦ信号から２値データを生成するモジュールである。より具体的には、ＲＦＩＣ４は、一定の周期でオン及びオフを切り換え、リモートキー２又はタイヤ空気圧監視部９から送信されるＲＦ信号をオンのときに受信し、受信したＲＦ信号を復調することにより２値データを生成する。例えば、２値データは、ヘッダ部及びデータ部から構成される。ＲＦＩＣ４の詳細については後述する。
【００１５】
図１のＭＣＵ５は、ＲＦＩＣ４により生成される２値データに基づいてエンジン制御部６、ドアロック制御部７、及び表示部８を制御するマイクロコンピュータである。ＭＣＵ５は、ＲＦＩＣ４により生成される２値データの認証を実行し、認証に成功した場合にエンジン制御部６、ドアロック制御部７、及び表示部８を制御するための制御信号を生成し、所定のデータ転送プロトコルに基づいて生成した制御信号をエンジン制御部６、ドアロック制御部７、及び表示部８に送信する。例えば、ＭＣＵ５は、予め登録されたＩＤ（Identification）情報と２値データとが一致する場合（すなわち、認証に成功した場合）には制御信号を生成し、予め登録されたＩＤ情報と２値データとが一致しない場合（すなわち、認証に失敗した場合）には制御信号を生成しない。例えば、ＭＣＵ５は、ＣＡＮ（Controller Area Network）プロトコルを用いて、エンジン制御部６、ドアロック制御部７、及び表示部８に生成した制御信号を送信する。
【００１６】
図１のエンジン制御部６は、エンジンを制御するモジュールである。エンジン制御部６は、ＭＣＵ５から送信される制御信号に基づいてエンジンを始動する。
【００１７】
図１のドアロック制御部７は、ドアのロック及びアンロックを制御するモジュールである。ドアロック制御部７は、ＭＣＵ５から送信される制御信号に基づいてドアをロック又はアンロックする。
【００１８】
図１の表示部８は、様々な情報を表示するモジュールである。表示部８は、ＭＣＵ５から送信される制御信号に基づいて所定の情報（例えば、ドアロックが解除されたことを示す情報、エンジンが始動したことを示す情報、及びタイヤの空気圧を示す情報）を表示する。
【００１９】
図１のＲＦＩＣ４について説明する。図２は、図１のＲＦＩＣ４の構成を示すブロック図である。
【００２０】
図２に示すように、ＲＦＩＣ４は、アンテナ２１と、低雑音増幅器（以下、ＬＮＡ（Low Noise Amplifier）という）２２と、ミキサ２３と、バンドパスフィルタ（以下、「ＢＰＦ（Band Pass Filter）」という）２４と、リミッタ増幅器２５と、信号強度測定器（以下、「ＲＳＳＩ（Received Signal Strength Indicator）」という）２６と、アナログデジタルコンバータ（以下、「ＡＤＣ（Analog Digital Converter）」という）２７と、電圧制御発振器（以下、「ＶＣＯ（Voltage Controlled Oscillator）」という）２８と、復調回路１０と、を備える。ＲＦＩＣ４は、１チップで構成されても良いし、複数のチップで構成されても良い。リミッタ増幅器２５及び復調回路１０の経路は、周波数偏移（以下、「ＦＳＫ（Frequency Shift Keying）」という）変調方式に使用される。リミッタ増幅器２５、ＲＳＳＩ２６、ＡＤＣ２７、及び復調回路１０の経路は、振幅偏移（以下、「ＡＳＫ（Amplitude Shift Keying）」という）変調方式に使用される。
【００２１】
図２のアンテナ２１は、図１のリモートキー２から送信されるＲＦ信号を受信するモジュールである。アンテナ２１の出力はＲＦ信号である。
【００２２】
図２のＬＮＡ２２は、アンテナ２１の出力（ＲＦ信号）を低雑音で増幅するモジュールである。ＬＮＡ２２の出力は、増幅されたＲＦ信号である。
【００２３】
図２のミキサ２３は、ＬＮＡ２２の出力周波数（増幅されたＲＦ信号の周波数）を低減するために、ＶＣＯ２８の出力を用いて、ダウンコンバージョンを実行するモジュールである。より具体的には、ミキサ２３は、ＬＮＡ２２の出力周波数ｆ（ＬＮＡ＿ｏｕｔ）からＶＣＯ２８の出力周波数ｆ（ＶＣＯ＿ｏｕｔ）を減算する。すなわち、ミキサ２３の出力周波数ｆ（ＭＩＸ＿ｏｕｔ）は、“ｆ（ＭＩＸ＿ｏｕｔ）＝｜ｆ（ＬＮＡ＿ｏｕｔ）−ｆ（ＶＣＯ＿ｏｕｔ）｜”により表される。ミキサ２３の出力は、周波数が低減されたＲＦ信号（以下、「ＩＦ信号」という）である。
【００２４】
図２のＢＰＦ２４は、ミキサ２３の出力（ＩＦ信号）から通過帯域外の雑音成分を除去するモジュールである。ＢＰＦ２４の出力は、通過帯域外の雑音成分が除去されたＩＦ信号である。
【００２５】
図２のリミッタ増幅器２５は、ＢＰＦ２４の出力（通過帯域外の雑音成分が除去されたＩＦ信号）を増幅することにより、ＢＰＦ２４の出力波形をクリップするモジュールである。リミッタ増幅器２５の出力は、１及び０の矩形波を有するＦＳＫ信号である。
【００２６】
図２のＲＳＳＩ２６は、リミッタ増幅器２５の出力信号レベル（ＦＳＫ信号の振幅）に応じた振幅を有するＡＳＫ復調信号を生成するモジュールである。より具体的には、ＲＳＳＩ２６は、リミッタ２５の出力信号レベルを測定し、測定結果に基づいてＡＳＫ復調信号を生成する。ＲＳＳＩ２６の出力は、ＡＳＫ変調信号の振幅に応じた振幅を有するＡＳＫ復調信号である。
【００２７】
図２のＡＤＣ２７は、アナログ信号であるＲＳＳＩ２６の出力（ＡＳＫ復調信号）をデジタル信号に変換するモジュールである。ＡＤＣ２７の出力は、デジタルＡＳＫ復調信号である。
【００２８】
図２の復調回路１０は、リミッタ増幅器２５の出力（ＦＳＫ信号）又はＡＤＣ２７の出力（デジタルＡＳＫ復調信号）から２値データを生成するモジュールである。
【００２９】
図２に示すように、ＲＦＩＣ４は、ＲＳＳＩ２６と、ＡＤＣ２７と、を備える。これにより、ＲＦＩＣ４は、ＦＳＫ変調方式及びＡＳＫ変調方式の両方をサポートすることができる。
【００３０】
図２の復調回路１０について説明する。図３は、図２の復調回路１０の構成を示すブロック図である。
【００３１】
図３に示すように、復調回路１０は、周波数変調（以下、「ＦＭ（Frequency  Modulation）」という）復調器１１と、第１ローパスフィルタ（以下、「ＬＰＦ（Low Pass Filter）」という）１２Ａ，１２Ｂと、第２ＬＰＦ１３と、２値化回路１４と、を備える。
【００３２】
図３のＦＭ復調器１１は、図２のリミッタ増幅器２５の出力（ＦＳＫ信号）を周波数電圧変換することにより、デジタルＦＳＫ復調信号を生成するモジュールである。ＦＭ復調器１１の出力は、デジタルＦＳＫ復調信号である。
【００３３】
図３の第１ＬＰＦ１２Ａは、ＦＳＫ変調方式用のＬＰＦである。第１ＬＰＦ１２Ａは、ＦＭ復調器１１の出力（デジタルＦＳＫ復調信号）の周波数帯域を所定の第１制限帯域に制限することにより、ＦＭ復調器１１の出力の雑音成分を低減するモジュールである。第１ＬＰＦ１２Ａの出力は、雑音成分が低減したデジタルＦＳＫ復調信号である。
【００３４】
図３の第１ＬＰＦ１２Ｂは、ＡＳＫ変調方式用のＬＰＦである。第１ＬＰＦ１２Ｂは、図２のＡＤＣ２７の出力（デジタルＡＳＫ復調信号）の周波数帯域を所定の第１制限帯域に制限することにより、ＡＤＣ２７の出力の雑音成分を低減するモジュールである。第１ＬＰＦ１２Ｂの出力は、雑音成分が低減したデジタルＡＳＫ復調信号である。
【００３５】
図３の第２ＬＰＦ１３は、第１ＬＰＦ１２Ａの出力（雑音成分が低減したデジタルＦＳＫ復調信号）又は第１ＬＰＦ１２Ｂの出力（雑音成分が低減したデジタルＡＳＫ復調信号）の帯域をクロックに応じて変化する第２制限帯域に制限することにより、第１ＬＰＦ１２Ａ又は第１ＬＰＦ１２Ｂの出力の雑音成分をさらに低減するモジュールである。第２ＬＰＦ１３は、ＦＳＫ変調方式では第１ＬＰＦ１２Ａに接続され、ＡＳＫ変調方式では２値化回路１４のリミッタ１６（後述する）に接続される。第２ＬＰＦ１３の出力は、雑音成分がさらに低減したデジタルＦＳＫ復調信号又はデジタルＡＳＫ復調信号である。
【００３６】
図３の２値化回路１４は、ピークホールド回路１５と、リミッタ１６と、データ生成回路１７と、基準情報生成回路１８と、を備える。
【００３７】
図３のデータ生成回路１７は、第２ＬＰＦ１３の出力（雑音成分がさらに低減したＦＳＫ復調信号又はデジタルＡＳＫ復調信号）から２値データを生成するモジュールである。
【００３８】
図３のデータ生成回路１７について説明する。図４は、図３のデータ生成回路１７の構成を示すブロック図である。図５Ａは、図４の第２充放電回路１７３がオフのときのコンパレータ１７６の出力特性を示すグラフである。図５Ｂは、図４の第２充放電回路１７３がオンのときのコンパレータ１７６の出力特性を示すグラフである。
【００３９】
図４に示すように、データ生成回路１７は、複数の演算器１７１ａ〜１７１ｃと、第１充放電回路１７２と、第２充放電回路１７３と、制御回路１７４と、ラッチ回路１７５と、コンパレータ１７６と、を備える。データ生成回路１７には、ｎ番目のクロックＣＬＫ（ｎ）に対応する入力電圧Ｖｉｎ（ｎ）が供給される。入力電圧Ｖｉｎ（ｎ）は、図３の第２ＬＰＦ１３の出力（雑音成分がさらに低減したデジタルＦＳＫ復調信号又はデジタルＡＳＫ復調信号）に対応する。
【００４０】
図４の演算器１７１ａには、入力電圧Ｖｉｎ（ｎ）とラッチ回路１７５の出力（基準電圧Ｖｒｅｆ（ｎ））とが供給される。演算器１７１ａの出力は、入力電圧Ｖｉｎ（ｎ）と基準電圧Ｖｒｅｆ（ｎ）との差（以下、「差分電圧ΔＶ（ｎ）」という）である。
【００４１】
図４の第１充放電回路１７２には、差分電圧ΔＶ（ｎ）が供給される。第１充放電回路１７２は、差分電圧ΔＶ（ｎ）に第１充放電係数１／Ａを乗算することにより、第１電圧“ΔＶ（ｎ）／Ａ”を生成するモジュールである。第１充放電回路１７２の出力は、第１電圧“ΔＶ（ｎ）／Ａ”である。第１充放電回路１７２の時定数Ｔτ１、変数Ａ（Ａ＞＞１）、及びクロック周期Ｔの関係は、“Ｔτ１＝Ｔ×Ａ”により表される。
【００４２】
図４の第２充放電回路１７３には、差分電圧ΔＶ（ｎ）が供給される。第２充放電回路１７３は、差分電圧ΔV（ｎ）が所定の正の閾値電圧＋ＶＴＨより大きい又は所定の負の閾値電圧−ＶＴＨより小さい場合（すなわち、差分電圧の絶対値｜ΔＶ（ｎ）｜が閾値電圧の絶対値｜ＶＴＨ｜より大きい場合）にオンになる回路である。第２充放電回路１７３は、差分電圧ΔＶ（ｎ）が正の閾値電圧＋ＶＴＨより大きい場合には、差分電圧ΔＶ（ｎ）と正の閾値電圧＋ＶＴＨとの差に第１充放電係数“１／Ａ”より大きい第２充放電係数“１／Ｂ”を乗算することにより、第２電圧“(ΔＶ（ｎ）−ＶＴＨ)／Ｂ”を生成し、差分電圧ΔＶ（ｎ）が負の閾値電圧−ＶＴＨより小さい場合には、差分電圧ΔＶ（ｎ）と負の閾値電圧−ＶＴＨとの差に第１充放電係数“１／Ａ”より大きい第２充放電係数“１／Ｂ”を乗算することにより、第２電圧“(ΔＶ（ｎ）＋ＶＴＨ)／Ｂ”を生成するモジュールである。第２充放電回路１７３の出力は、“(ΔＶ（ｎ）−ＶＴＨ)／Ｂ”又は“(ΔＶ（ｎ）＋ＶＴＨ)／Ｂ”である。第２充放電回路１７３の時定数Ｔτ２、変数Ｂ（Ａ＞＞Ｂ＞１）、及びクロック周期Ｔの関係は、“Ｔτ２＝Ｔ×Ｂ”により表される。
【００４３】
図４の制御回路１７４には、差分電圧ΔＶ（ｎ）及び閾値電圧ＶＴＨ（ＦＳＫ変調方式における閾値電圧（以下、「ＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）」という）及びＡＳＫ変調方式における閾値電圧（以下、「ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）」という）が供給される。制御回路１７４は、差分電圧ΔＶ（ｎ）と閾値電圧ＶＴＨとを比較し、比較結果に基づいて第２充放電回路１７３のオン及びオフを切り換えるモジュールである。より具体的には、制御回路１７４は、差分電圧の絶対値｜ΔＶ（ｎ）｜が閾値電圧の絶対値｜ＶＴＨ｜より大きい場合には第２充放電回路１７３をオンにし、差分電圧の絶対値｜ΔＶ（ｎ）｜が閾値電圧の絶対値｜ＶＴＨ｜より小さい場合には第２充放電回路１７３をオフにする。これにより、データ生成回路１７が高速に動作可能になる。
【００４４】
なお、好ましくは、第１充放電係数“１／Ａ”及び第２充放電係数“１／Ｂ”の少なくとも１つは、２−ｍ（ｍは自然数）により表されても良い。これにより、図４のデータ生成回路１７の回路規模をさらに縮小することができる。
【００４５】
また、好ましくは、第１充放電係数“１／Ａ”及び第２充放電係数“１／Ｂ”の少なくとも１つは、２−ｍ＋２−（ｍ−１）（ｍは自然数）により表されても良い。これにより、図４のデータ生成回路１７の回路規模をさらに縮小することができる。
【００４６】
また、好ましくは、図４の制御回路１７４は、図１のＲＦＩＣ４に電力が供給されたとき（すなわち、受信チューナ３の電源がオンになったとき）だけ、データ生成回路１７の出力がロウからハイ又はハイからロウになる（すなわち、出力レベルが変化する）まで、第２充放電回路１７３をオンにしても良い。換言すると、制御回路１７４は、図１のＲＦＩＣ４に電力が供給されたとき（すなわち、受信チューナ３の電源がオンになったとき）だけ、２値化回路１４の出力レベルが変化するまで、第２充放電回路１７３をオンにする。これにより、第２充放電回路１７３の時定数Ｔτ２は段階的に無効になる（すなわち、データ生成回１７全体の時定数が緩やかに遅くなる）。従って、閾値電圧ＶＴＨが供給されない場合であっても、第２充放電回路１７３のオン及びオフを切り換えることができる。すなわち、２値化回路１４の汎用性を改善することができる。
【００４７】
また、好ましくは、所定の正の閾値電圧＋ＶＴＨと所定の負の閾値電圧の絶対値｜−ＶＴＨ｜とは異なっていても良い。例えば、正の閾値電圧＋ＶＴＨは１５であり、負の閾値電圧の絶対値｜−ＶＴＨ｜は１０であっても良い。ＡＳＫ復調時には、図３のリミッタ１６の出力波形は、図８に示すように下側を振幅制限するために下側が広くなり、図３のデータ生成回路１７の出力である２値化された信号のデューティがずれてしまうが、正の閾値電圧＋ＶＴＨを負の閾値電圧の絶対値｜−ＶＴＨ｜より大きくすることにより、２値化された信号のデューティを補正することができる。
【００４８】
図４の演算器１７１ｂには、第２充放電回路１７３がオンの場合には第１電圧“（ΔＶ（ｎ））／Ａ”、及び第２電圧“(ΔＶ（ｎ）−ＶＴＨ)／Ｂ”又は“(ΔＶ（ｎ）＋ＶＴＨ)／Ｂ”が供給され、第２充放電回路１７３がオフの場合には第１電圧“ΔＶ（ｎ）／Ａ”のみが供給される。演算器１７１ｂの出力は、第２充放電回路１７３がオンの場合には“ΔＶ（ｎ）（１／Ａ＋１／Ｂ）−ＶＴＨ／Ｂ”又は、“ΔＶ（ｎ）（１／Ａ＋１／Ｂ）＋ＶＴＨ／Ｂ”であり、第２充放電回路１７３がオフの場合には“ΔＶ（ｎ）／Ａ”である。
【００４９】
図４の演算器１７１ｃには、第２充放電回路１７３がオンの場合には、演算器１７１ｂの出力“ΔＶ（ｎ）（１／Ａ＋１／Ｂ）−ＶＴＨ／Ｂ”又は、“ΔＶ（ｎ）（１／Ａ＋１／Ｂ）＋ＶＴＨ／Ｂ” 及びラッチ回路１７５の出力（基準電圧Ｖｒｅｆ（ｎ））が供給され、第２充放電回路１７３がオフの場合には、“ΔＶ（ｎ）／Ａ”及びラッチ回路１７５の出力（基準電圧Ｖｒｅｆ（ｎ））が供給される。演算器１７１ｃの出力は、第２充放電回路１７３がオンの場合には“Ｖｒｅｆ（ｎ）+ΔＶ（ｎ）（１／Ａ＋１／Ｂ）−ＶＴＨ／Ｂ”又は、“Ｖｒｅｆ（ｎ）+ΔＶ（ｎ）（１／Ａ＋１／Ｂ）＋ＶＴＨ／Ｂ”であり、第２充放電回路１７３がオフの場合には“Ｖｒｅｆ（ｎ）＋ΔＶ（ｎ）／Ａ”である。
【００５０】
図４のラッチ回路１７５には、演算器１７１ｃの出力“Ｖｒｅｆ（ｎ）+ΔＶ（ｎ）（１／Ａ＋１／Ｂ）−ＶＴＨ／Ｂ”又は、“Ｖｒｅｆ（ｎ）+ΔＶ（ｎ）（１／Ａ＋１／Ｂ）＋ＶＴＨ／Ｂ”又は“Ｖｒｅｆ（ｎ）＋ΔＶ（ｎ）／Ａ”）が供給される。ラッチ回路１７５は、演算器１７１ｃの出力を１クロックだけラッチするモジュールである。ラッチ回路１７５の出力は、基準電圧Ｖｒｅｆ（ｎ）である。すなわち、基準電圧Ｖｒｅｆ（ｎ）は、１クロック前にラッチされた演算器１７１ｃの出力（基準電圧Ｖｒｅｆ（ｎ−１））に依存する。ラッチ回路１７５の出力（基準電圧Ｖｒｅｆ（ｎ））は、第２充放電回路１７３がオフの場合には式１により表され、第２充放電回路１７３がオンの場合には式２又は式３により表される。式２は、差分電圧ΔＶ（ｎ）が正の閾値電圧＋ＶＴＨより大きい場合のラッチ回路１７５の出力を表す。式３は、差分電圧ΔＶ（ｎ）が負の閾値電圧−ＶＴＨより小さい場合のラッチ回路１７５の出力を表す。
【数１】
0005202591.tif 000002
【数２】
0005202591.tif 000003
【数３】
0005202591.tif 000004
【００５１】
図４のコンパレータ１７６には、ラッチ回路１７５の出力（基準電圧Ｖｒｅｆ（ｎ））及び入力電圧Ｖｉｎ（ｎ）が供給される。コンパレータ１７６は、入力電圧Ｖｉｎ（ｎ）と基準電圧Ｖｒｅｆ（ｎ）とを比較し、比較結果を出力するモジュールである。コンパレータ１７６の出力は、比較結果に対応する２値データである。例えば、コンパレータ１７６は、入力電圧Ｖｉｎ（ｎ）が基準電圧Ｖｒｅｆ（ｎ）以上の場合にはハイを示す“１”を出力し、入力電圧Ｖｉｎ（ｎ）が基準電圧Ｖｒｅｆ（ｎ）より小さい場合にはロウを示す“０”を出力する。なお、コンパレータ１７６は、比較結果を反転させても良い。この場合には、コンパレータ１７６は、入力電圧Ｖｉｎ（ｎ）が基準電圧Ｖｒｅｆ（ｎ）以上の場合には“０”を出力し、入力電圧Ｖｉｎ（ｎ）が基準電圧Ｖｒｅｆ（ｎ）より小さい場合には“１”を出力する。
【００５２】
すなわち、図４の第２充放電回路１７３がオフの場合には、１クロック前の基準電圧Ｖｒｅｆ（ｎ−１）と１クロック前の第１電圧“ΔＶ（ｎ−１）／Ａ”との和が新しい基準電圧Ｖｒｅｆ（ｎ）としてコンパレータ１７６に供給される。これにより、図５Ａに示す特性（Ａ＝１０２４）が得られる。図５Ａは、基準電圧Ｖｒｅｆが緩やかに入力電圧Ｖｉｎの平均値に達し、基準電圧Ｖｒｅｆが入力電圧Ｖｉｎの平均値に達したときから２値データが得られることを示している。
【００５３】
一方、図４の第２充放電回路１７３がオンの場合には、１クロック前の基準電圧Ｖｒｅｆ（ｎ−１）と１クロック前の第１電圧“ΔＶ（ｎ−１）／Ａ”と第２電圧“(ΔＶ（ｎ）−ＶＴＨ)／Ｂ”又は“(ΔＶ（ｎ）＋ＶＴＨ)／Ｂ”との和が新しい基準電圧Ｖｒｅｆ（ｎ）としてコンパレータ１７６に供給される。これにより、図５Ｂに示す特性（Ａ＝１０２４，Ｂ＝４）が得られる。図５Ｂは、基準電圧Ｖｒｅｆが急速に入力電圧Ｖｉｎの平均値に達し、図５Ａよりも早いタイミングで２値データが得られることを示している。
【００５４】
図３のピークホールド回路１５は、第２ＬＰＦ１３の出力（雑音成分がさらに低減したデジタルＡＳＫ復調信号）のピーク値を保持するモジュールである。ピークホールド回路１５は、ΔＶ（ｎ）が０以上の場合にオンする。ピークホールド回路１５は、閾値電圧ＶＴＨが０であることを除いて、図４のデータ生成回路１７と同一の回路により実現されることが好ましい。これにより、ピークホールド回路１５の回路規模を縮小することができる。ピークホールド回路１５の出力は、デジタルＡＳＫ復調信号のピーク値である。
【００５５】
図３のリミッタ１６は、ピークホールド回路１５の出力（デジタルＡＳＫ復調信号のピーク値）に基づいて、第１ＬＰＦ１２Ｂの出力信号レベル（雑音成分が低減したデジタルＡＳＫ復調信号の振幅）を制限するとともに、ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）をデータ生成回路１７に供給するモジュールである。リミッタ１６の出力は、振幅が制限されたデジタルＡＳＫ復調信号及びＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）である。
【００５６】
図３のリミッタ１６について説明する。図６は、図３のリミッタ１６の構成を示すブロック図である。図７Ａは、図５の第２閾値電圧算出回路１６１の出力特性を示すグラフである。図７Ｂは、図５のリミットレベル算出部１６２の出力特性を示すグラフである。図８は、図６の出力選択部１６３の出力特性を示すグラフである。
【００５７】
図６に示すように、リミッタ１６は、第２閾値電圧算出回路１６１と、リミットレベル算出部１６２と、演算器１６３と、出力選択部１６４と、を備える。
【００５８】
図６の第２閾値電圧算出回路１６１は、ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）を算出するモジュールである。第２閾値電圧算出回路１６１には、図３のピークホールド回路１５の出力（ピーク値Ｐ２（ｎ））と、所定の固定値Ｆと、所定の基準閾値ＲＥＦＴＨと、が供給される。図７Ａに示すように、第２閾値電圧算出回路１６１の出力（ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ））は、ピーク値Ｐ２（ｎ）が基準閾値ＲＥＦＴＨ未満である場合には固定値Ｆであり、ピーク値Ｐ２（ｎ）が基準閾値ＲＥＦＴＨより大きい場合にはピーク値Ｐ２に比例する値である。
【００５９】
図６のリミットレベル算出部１６２は、リミットレベルＬＶを算出するモジュールである。リミットレベル算出部１６２には、第２閾値電圧算出回路１６１の出力（ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ））と、所定の固定値Ｋと、が供給される。リミットレベル算出部１６２は、ＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）に基づいて、リミットレベルＬＶを算出する。図７Ｂに示すように、リミットレベル算出部１６２の出力は、ピーク値Ｐ２（ｎ）が基準閾値ＲＥＦＴＨ未満である場合には固定値Ｋであり、ピーク値Ｐ２（ｎ）が基準閾値ＲＥＦＴＨより大きい場合にはピーク値Ｐ２に比例する値である。
【００６０】
図６の演算器１６３は、リミット値ＬＩＭを算出するモジュールである。演算器１６３には、図３のピークホールド回路１５の出力（ピーク値Ｐ２（ｎ））と、リミットレベル算出器１６２の出力（リミットレベルＬＶ）と、が供給される。演算器１６３の出力は、リミット値ＬＩＭである。リミット値ＬＩＭは、“Ｐ２（ｎ）−ＬＶ”により表される。
【００６１】
なお、図６では、第２閾値電圧算出回路１６１の出力がリミットレベル算出部１６２に供給される例を示しているが、本発明の範囲はこれに限られるものではない。本発明は、リミットレベル算出部１６２の出力（リミットレベルＬＶ）が第２閾値電圧算出回路１６１に供給され、第２閾値電圧算出回路１６１がリミットレベル算出部１６２の出力に基づいてＡＳＫ閾値電圧ＶＴＨ（ＡＳＫ）を算出する場合についても適用可能である。
【００６２】
図６の出力選択部１６４は、リミッタ１６の出力を選択するモジュールである。出力選択部１６４には、図３の第１ＬＰＦ１２Ｂの出力（デジタルＡＳＫ復調信号Ｌｉｎ）と、演算器１６３の出力（リミット値ＬＩＭ）と、が供給される。出力選択部１６４は、デジタルＡＳＫ復調信号Ｌｉｎがリミット値ＬＩＭより大きい場合には、デジタルＡＳＫ復調信号Ｌｉｎを出力信号Ｌｏｕｔとして選択し、デジタルＡＳＫ復調信号Ｌｉｎがリミット値ＬＩＭ以下である場合には、振幅が制限されたデジタルＡＳＫ復調信号“Ｌｉｎ−ＬＩＭ”を出力信号Ｌｏｕｔとして選択する。
【００６３】
これにより、図８に示すように、第２ＬＰＦ１３の出力（雑音成分がさらに低減したデジタルＡＳＫ復調信号Ｌｏｕｔ）の振幅をピーク値Ｐ２（ｎ）とリミットレベルＬＶとの間に制限することができる。また、振幅が制限されたデジタルＡＳＫ復調信号Ｌｏｕｔのビット情報（０，１）が搬送波の２値振幅（ハイレベル及びロウレベル）に対応する。これにより、ロウレベルが無信号状態であっても、無信号状態で発生する雑音成分を低減することができる。
【００６４】
図３の基準情報生成回路１８は、データ生成回路１７の出力（２値データ）に基づいて、ＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）を算出するための基準情報を生成し、生成した基準情報を図１のＭＣＵ５に供給するモジュールである。次いで、ＭＣＵ５は、基準情報生成回路１８の出力（基準情報）に基づいて、ＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）を算出し、算出したＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）をデータ生成回路１７に供給する。より具体的には、基準情報生成回路１８は、図４のコンパレータ１７６の出力（２値データ）の立ち上がりエッジに対応する基準電圧Ｖｒｅｆ１と、立ち下がりエッジに対応する基準電圧Ｖｒｅｆ２と、の差ΔＶｒｅｆを算出し（図９を参照）、その差ΔＶｒｅｆを基準情報としてＭＣＵ５に供給する。次いで、ＭＣＵ５は、差ΔＶｒｅｆが０に近づくようなＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）を算出し、算出したＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）をデータ生成回路１７にフィードバックする。ＭＣＵ５は、このような処理を所望のＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）が得られるまで繰り返す。これにより、所望のＦＳＫ閾値電圧ＶＴＨ（ＦＳＫ）を得るのに必要なＭＣＵ５の処理量を低減することができる。なお、コンパレータ１７６が比較結果を反転させる場合には、図９において、コンパレータ１７６の出力（２値データ）が反転し、立ち上がりエッジに対応する基準電圧Ｖｒｅｆ１の位置と立ち下がりエッジに対応する基準電圧Ｖｒｅｆ２の位置とが入れ替わる。
【００６５】
本実施形態によれば、図４に示すように、データ生成回路１７はデジタル回路により実現される。すなわち、データ生成回路１７はキャパシタなしで実現される。その結果、キャパシタを切り換えるスイッチも不要になる。これにより、データ生成回路１７の回路規模は、従来の２値化回路の回路規模に比べて縮小する。さらに、データ生成回路１７がデジタル回路により実現されるので、データ生成回路１７の特性は、温度や素子のばらつきの影響を受けない。
【００６６】
また、本実施形態によれば、図３に示すように、データ生成回路１７は、ピークホールド回路１５及びリミッタ１６を備える。これにより、データ生成回路１７は、ＦＳＫ変調方式及びＡＳＫ変調方式の両方をサポートすることができる。
【００６７】
なお、本実施形態では、コンパレータ１７６の入力電圧Ｖｉｎ（ｎ）が入力される端子とデータ生成回路１６に入力電圧Ｖｉｎ（ｎ）が供給される端子との間にオーバーサンプリング回路を設けても良い。オーバーサンプリング回路は、コンパレータ１７６に供給される入力電圧Ｖｉｎの時間軸分解能が細かくなるように、入力電圧Ｖｉｎ（ｎ）の波形を補間する（すなわち、オーバーサンプリングする）モジュールである。より具体的には、オーバーサンプリング回路は、コンパレータ１７６に供給される入力電圧Ｖｉｎ（ｎ）の時間軸ステップ幅が細くなるように、入力電圧Ｖｉｎ（ｎ）の波形をより早いクロックでアップコンバートし、アップコンバートしたサンプリング値を前後のサンプリング値の平均値で補間する。すなわち、オーバーサンプリング回路は、データ生成回路１７に供給される電圧（入力電圧Ｖｉｎ（ｎ）及び基準電圧Ｖｒｅｆ（ｎ））を変更することなく、コンパレータ１７６に供給される入力電圧Ｖｉｎ（ｎ）の時間軸分解能のみを上げる。これにより、データ生成回路１７のジッタを低減し、且つ、データ生成回路１７の消費電力の増加を抑えることができる。
【００６８】
また、本実施形態では、図４のコンパレータ１７６の動作クロック、第１充放電回路１７２の動作クロック、及び第２充放電回路１７３の動作クロックは、図３の第２ＬＰＦ１３の動作クロックと等しくしても良い。これにより、第１ＬＰＦ１２Ａ，１２Ｂ及び第２ＬＰＦ１３のカットオフ周波数と、第１充放電回路１７２の時定数Ｔτ１と、第２充放電回路１７３の時定数Ｔτ２と、を同時に調整することができる。
【００６９】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７０】
１  車載システム
２  リモートキー
３  受信チューナ
４  ＲＦＩＣ
５  ＭＣＵ
６  エンジン制御部
７  ドアロック制御部
８  表示部
９  タイヤ空気圧監視部
１０  復調回路
１１  ＦＭ復調器
１２Ａ，１２Ｂ  第１ＬＰＦ
１３  第２ＬＰＦ
１４  ２値化回路
１５  ピークホールド回路
１６  リミッタ
１６１  第２閾値電圧算出回路
１６２  リミットレベル算出部
１６３  演算器
１６４  出力選択部
１７  データ生成回路
１７１ａ〜１７１ｃ  演算器
１７２  第１充放電回路
１７３  第２充放電回路
１７４  制御回路
１７５  ラッチ回路
１７６  コンパレータ
１８  基準情報生成回路
２１  アンテナ
２２  ＬＮＡ
２３  ミキサ
２４  ＢＰＦ
２５  リミッタ増幅器
２６  ＲＳＳＩ
２７  ＡＤＣ
２８  ＶＣＯ
【図１】
0005202591.tif 000005
【図２】
0005202591.tif 000006
【図３】
0005202591.tif 000007
【図４】
0005202591.tif 000008
【図５Ａ】
0005202591.tif 000009
【図５Ｂ】
0005202591.tif 000010
【図６】
0005202591.tif 000011
【図７Ａ】
0005202591.tif 000012
【図７Ｂ】
0005202591.tif 000013
【図８】
0005202591.tif 000014
【図９】
0005202591.tif 000015