(57)【特許請求の範囲】
【請求項１】
第１の出力チャンネルへ高解像度映像信号を出力し、第２の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置において、
高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する受信回路と、
前記受信回路から供給される前記第１の圧縮データをデコードし、高解像度映像信号を作成する第１のデコーダと、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する第１のバッファと、
前記受信回路から供給される前記第２の圧縮データをデコードし、標準解像度映像信号を作成する第２のデコーダと、
前記第２の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する第２のバッファと、
前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する第１の出力部と、
前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のバッファから遅れて読み出された標準解像度映像信号とを前記第２の出力チャンネルへ出力する第２の出力部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。
【請求項２】
前記高解像度映像信号は、第１及び第２の高解像度映像信号を含み、
前記第１の圧縮データは、第１及び第２の高解像度圧縮データを含み、
前記第１の高解像度映像信号は、前記第１の出力チャンネルへ出力され、
前記受信回路は、前記第１の高解像度圧縮データと、前記第１の高解像度圧縮データと連続して供給される第２の高解像度圧縮データと、を含む映像データを受信し、前記第１の高解像度圧縮データと前記第２の高解像度圧縮データとを分離して出力し、
前記第１のデコーダは、前記受信回路から供給される前記第１の高解像度圧縮データをデコードし、第１の高解像度映像信号を作成し、
前記第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された第１の高解像度映像信号を保持し、前記保持した第１の高解像度映像信号を指定された遅延量だけ遅らせて出力し、
前記第２のデコーダは、前記受信回路から供給される前記第２の高解像度圧縮データをデコードし、第２の高解像度映像信号を作成し、
前記第２のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された第２の高解像度映像信号を遅延なく出力し、
前記変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく読み出された第２の高解像度映像信号を第１の高解像度へクロスコンバートし、
前記第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された第１の高解像度映像信号と、前記クロスコンバート後の信号とを前記第１の出力チャンネルへ出力し、
前記制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項１記載のマルチ映像出力装置。
【請求項３】
前記変換部から出力される第２の高解像度の信号及び前記第２のバッファから出力される前記第２の高解像度映像信号を第３の出力チャンネルへ出力する第３の出力部をさらに具備することを特徴とする請求項２記載のマルチ映像出力装置。
【請求項４】
第１の出力チャンネルへ高解像度映像信号を出力し、第２の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置において、
高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する受信回路と、
前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第１の圧縮データを保持し、前記保持した第１の圧縮データを指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記供給される第１の圧縮データを遅延なく出力する第１のバッファと、
前記第１のバッファから遅れて供給される第１の圧縮データをデコードし、遅延有り高解像度映像信号を作成し、前記第１のバッファから遅延なく供給される第１の圧縮データをデコードし、遅延無し高解像度映像信号を作成する第１のデコーダと、
前記第２の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第２の圧縮データを保持し、前記保持した第２の圧縮データを指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記供給された第２の圧縮データを遅延なく出力する第２のバッファと、
前記第２のバッファから遅れて供給される第２の圧縮データをデコードし、遅延有り標準解像度映像信号を作成し、前記第２のバッファから遅延なく供給される第２の圧縮データをデコードし、遅延無し標準解像度映像信号を作成する第２のデコーダと、
前記第１の出力チャンネルから信号を出力する場合、前記第２のデコーダから供給される遅延無し標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルから信号を出力する場合、前記第１のデコーダから供給される遅延無し高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダから供給される遅延有り高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する第１の出力部と、
前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のデコーダから供給される遅延有り標準解像度映像信号とを前記第２の出力チャンネルへ出力する第２の出力部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。
【請求項５】
前記高解像度映像信号は、第１及び第２の高解像度映像信号を含み、
前記第１の圧縮データは、第１及び第２の高解像度圧縮データを含み、
前記第１の高解像度映像信号は、前記第１の出力チャンネルへ出力され、
前記受信回路は、前記第１の高解像度圧縮データと、前記第１の高解像度圧縮データと連続して供給される第２の高解像度圧縮データと、を含む映像データを受信し、前記第１の高解像度圧縮データと前記第２の高解像度圧縮データとを分離して出力し、
前記第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第１の高解像度圧縮データを保持し、前記保持した第１の高解像度圧縮データを指定された遅延量だけ遅らせて出力し、
前記第１のデコーダは、前記第１のバッファから供給される第１の高解像度圧縮データをデコードし、第１の高解像度映像信号を作成し、
前記第２のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第２の高解像度圧縮データを遅延なく出力し、
前記第２のデコーダは、前記第２のバッファから供給される前記第２の高解像度圧縮データをデコードし、第２の高解像度映像信号を作成し、
前記変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された第２の高解像度映像信号を第１の高解像度へクロスコンバートし、
前記第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコードで作成された前記第１の高解像度映像信号と、前記クロスコンバート後の信号とを前記第１の出力チャンネルへ出力し、
前記制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項４記載のマルチ映像出力装置。
【請求項６】
前記変換部から出力される第２の高解像度の信号及び前記第２のデコーダから出力される前記第２の高解像度映像信号を第３の出力チャンネルへ出力する第３の出力部をさらに具備することを特徴とする請求項５記載のマルチ映像出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、解像度の異なるビデオ信号が圧縮された圧縮信号をデコードし、それぞれの解像度のビデオ信号を互いに異なる出力チャンネルから出力するマルチ映像出力装置に関する。
【背景技術】
【０００２】
標準解像度（Standard Definition:ＳＤ）映像信号を高解像度（High Definition:ＨＤ）で放送しようとする場合、ＳＤ映像信号を、変換器でアップコンバートして高解像度に変換する。このとき、変換器での処理時間分だけ、アップコンバート後の信号に遅延が生じる。そのため、ＨＤ映像信号と、アップコンバート後の信号とをシームレスに繋いで放送するには、ＳＤ映像データを、上記処理時間分だけ、ＨＤ映像データよりも早く映像出力装置へ供給する必要がある。
【０００３】
ＳＤ映像データの映像出力装置への供給を、ＨＤ映像データの映像出力装置への供給よりも早めようとする場合、放送スケジュールに上記処理時間を考慮して、自動番組送出制御部（ＡＰＣ）のプレイリストを作成しなければならず、制御が煩雑になるという問題がある。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合、個々の解像度毎に映像信号の供給タイミングを考慮しなくてはならない。
【０００４】
なお、ＨＤ映像信号を標準解像度で放送しようとする場合も同様であり、ＨＤ映像信号を標準解像度へダウンコンバートする処理時間分だけ、ダウンコンバート後の信号に遅延が生じる。そのため、ＳＤ映像信号と、ダウンコンバート後の信号とをシームレスに繋いで放送するには、放送スケジュールに変換器での処理時間を考慮したプレイリストを作成しなければならず、制御が煩雑になるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−７１５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上のように、従来の映像出力装置では、映像信号の解像度を変換する際に遅延が生じ、この遅延を解消するには煩雑な制御が必要であるという問題がある。
【０００７】
そこで、目的は、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態によれば、第１の出力チャンネルへ高解像度映像信号を出力し、第２の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置は、受信回路、第１及び第２のデコーダ、第１及び第２のバッファ、変換部、第１及び第２の出力部及び制御部を具備する。受信回路は、高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する。第１のデコーダは、前記受信回路から供給される前記第１の圧縮データをデコードし、高解像度映像信号を作成する。第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する。第２のデコーダは、前記受信回路から供給される前記第２の圧縮データをデコードし、標準解像度映像信号を作成する。第２のバッファは、前記第２の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する。変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする。第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する。第２の出力部は、前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のバッファから遅れて読み出された標準解像度映像信号とを前記第２の出力チャンネルへ出力する。制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係るマルチ映像出力装置の機能構成を示すブロック図である。
【図２】図１のマルチ映像出力装置が備えられる放送局の機能構成を示す図である。
【図３】図１のマルチ映像出力装置の各構成要素から出力される出力信号を示す図である。
【図４】図１のマルチ映像出力装置の各構成要素から出力される出力信号のその他の例を示す図である。
【図５】図１のマルチ映像出力装置の各構成要素から出力される出力信号のその他の例を示す図である。
【図６】第２の実施形態に係るマルチ映像出力装置の機能構成を示すブロック図である。
【図７】図６のマルチ映像出力装置の各構成要素から出力される出力信号を示す図である。
【図８】図６のマルチ映像出力装置の各構成要素から出力される出力信号のその他の例を示す図である。
【図９】図６のマルチ映像出力装置の各構成要素から出力される出力信号のその他の例を示す図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態について、図面を参照して説明する。
【００１１】
（第１の実施形態）  
図１は、第１の実施形態に係るマルチ映像出力装置１０の機能構成を示すブロック図である。図１に示すマルチ映像出力装置１０は、例えば、ビデオサーバ内に設けられ、ビデオサーバに設けられるメモリと、イーサネット（登録商標）等により接続する。マルチ映像出力装置１０は、メモリから読み出される映像データを受信する。ここで、映像データは、高解像度（High Definition：ＨＤ）映像信号がエンコードされたＨＤ映像データと、標準解像度（Standard Definition：ＳＤ）映像信号がエンコードされたＳＤ映像データとが、放送スケジュールに従った順序で配列されて成る。ＨＤ映像データには、１０８０ｉに準拠したデータと、７２０ｐに準拠したデータとが含まれる。以下では、１０８０ｉに準拠したデータをＨＤ映像データ１と称し、７２０ｐに準拠したデータをＨＤ映像データ２と称する。
【００１２】
マルチ映像出力装置１０は、受信回路１１、第１のデコーダ１２、第２のデコーダ１３、第１のバッファ１４、第２のバッファ１５、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９、第２の出力切替部１１０及び制御部１１１を具備する。
【００１３】
受信回路１１は、供給される映像データに対して受信処理を施し、映像データを装置内の形式に応じたデータに変換する。受信回路１１は、異なる解像度の映像データが連続して供給される場合、各解像度の映像データを異なるデコーダへ出力する。
【００１４】
第１のデコーダ１２は、受信回路１１から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。例えば、第１のデコーダ１２は、ＨＤ映像データ１が供給された場合、ＨＤ映像データ１のエンコード方式に応じた方式で供給されたＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。また、第１のデコーダ１２は、ＨＤ映像データ２が供給された場合、ＨＤ映像データ２のエンコード方式に応じた方式でＨＤ映像データ２をデコードし、ＨＤ映像信号２を作成する。第１のデコーダ１２は、ＳＤ映像データが供給された場合、ＳＤ映像データのエンコード方式に応じた方式でＳＤ映像データをデコードし、ＳＤ映像信号を作成する。
【００１５】
第１のデコーダ１２は、デコード処理により作成した映像信号を第１のバッファ１４へ出力する。
【００１６】
第２のデコーダ１３は、第１のデコーダ１２と同様に、受信回路１１から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第２のデコーダ１３は、デコード処理により作成した映像信号を第２のバッファ１５へ出力する。
【００１７】
第１のバッファ１４は、第１のデコーダ１２からの映像信号を保持する。第１のバッファ１４は、制御部１１１からの第１の読出し制御に従って、保持する映像信号を第１及び第２の切替部１６，１７へ出力する。
【００１８】
第２のバッファ１５は、第２のデコーダ１３からの映像信号を保持する。第２のバッファ１５は、制御部１１１からの第２の読出し制御に従って、保持する映像信号を第１及び第２の切替部１６，１７へ出力する。
【００１９】
第１の切替部１６は、第１のバッファ１４からの映像信号と、第２のバッファ１５からの映像信号とのうちいずれかを、制御部１１１からの第１の切替制御に従って選択的に、第１及び第２の出力切替部１９，１１０へ出力する。
【００２０】
第２の切替部１７は、第１のバッファ１４からの映像信号と、第２のバッファ１５からの映像信号とのうちいずれかを、制御部１１１からの第２の切替制御に従って、変換部１８へ選択的に出力する。
【００２１】
変換部１８は、第２の切替部１７から映像信号が供給されると、制御部１１１からの指示制御に従い、供給された映像信号に対して、アップコンバート、ダウンコンバート又はクロスコンバートを行う。変換部１８は、変換処理後の信号を、第１及び第２の出力切替部１９，１１０へ出力する。
【００２２】
第１の出力切替部１９は、ＨＤ映像信号１を出力するための第１の出力チャンネルと接続する。第１の出力切替部１９は、第１の切替部１６からの映像信号と、変換部１８からの映像信号とを受け取る。第１の出力切替部１９は、受け取った映像信号の出力を、制御部１１１からの第１の出力制御に従ったタイミングで切り替える。これにより、第１の出力チャンネルには、ＨＤ映像信号１がシームレスに出力されることとなる。
【００２３】
第２の出力切替部１１０は、ＳＤ映像信号を出力するための第２の出力チャンネルと接続する。第２の出力切替部１１０は、第１の切替部１６からの映像信号と、変換部１８からの映像信号とを受け取る。第２の出力切替部１１０は、受け取った映像信号の出力を、制御部１１１からの第２の出力制御に従ったタイミングで切り替える。これにより、第２の出力チャンネルには、ＳＤ映像信号がシームレスに出力されることとなる。
【００２４】
制御部１１１は、例えばマイクロプロセッサからなるＣＰＵ（Central Processing Unit）を備えたもので、第１のバッファ１４、第２のバッファ１５、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９及び第２の出力切替部１１０の制御を行う。
【００２５】
以下、放送局内に設置されるビデオサーバを例に、制御部１１１の動作を説明する。図２は、放送局の機能構成の例を示す図である。図２に示すように、放送局内には、ビデオサーバ１００、自動番組送出制御部（ＡＰＣ）２００及び局内時計２０１が設置される。ＡＰＣ２００は、放送スケジュールに基づいて作成されたプレイリストを参照し、局内時計２０１により示される時刻が、プレイリストに記載される時刻に達すると、その時刻に再生すべき番組素材を再生するように、ビデオサーバ１００に対して指示を出す。
【００２６】
ビデオサーバ１００に設置される再生制御部３０は、ＡＰＣ２００からの指示に応じて、メモリ２０から映像データを読み出す。再生制御装置３０は、マルチ映像出力装置１０に対して、読み出した映像データを再生するように再生制御を行う。このとき、再生制御部３０からの再生制御により、メモリ２０から読み出された映像データの解像度、及び、映像信号を出力する出力チャンネルが通知される。
【００２７】
制御部１１１は、メモリ２０から読み出された映像データが、通知された出力チャンネルから出力されるように、第１及び第２のバッファ１４，１５に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
【００２８】
次に、以上のように構成されたマルチ映像出力装置１０による映像信号の出力処理を説明する。
【００２９】
図３は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【００３０】
まず、第１のデコーダ１２は、ＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ１２は、作成したＨＤ映像信号１を第１のバッファ１４へ出力する。図３によれば、１フレーム目から３フレーム目まで、第１のデコーダ１２からＨＤ映像信号１が出力される。
【００３１】
第２のデコーダ１３は、ＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ１３は、作成したＳＤ映像信号を第２のバッファ１５へ出力する。図３によれば、４フレーム目から９フレーム目まで、第２のデコーダ１３からＳＤ映像信号が出力される。
【００３２】
制御部１１１は、ＨＤ映像信号１とＳＤ映像信号とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＳＤ映像信号をアップコンバートするように、変換部１８に対して指示制御を行う。
【００３３】
制御部１１１は、ＳＤ映像信号をアップコンバートするのにかかる処理時間分である２フレーム分だけ遅らせてＨＤ映像信号１を読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。また、制御部１１１は、ＳＤ映像信号を受信後すぐに読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。
【００３４】
第１のバッファ１４は、第１の読出し制御に従って、２フレームだけ遅らせた３フレーム目から５フレーム目で、ＨＤ映像信号１を第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、４フレーム目から９フレーム目で、ＳＤ映像信号を第１及び第２の切替部１６，１７へ出力する。
【００３５】
制御部１１１は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＳＤ映像信号を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【００３６】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を変換部１８へ出力する。
【００３７】
変換部１８は、第２の切替部１７からのＳＤ映像信号をアップコンバートし、６フレーム目から１１フレーム目で、アップコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、アップコンバートによりかかる処理時間は２フレームである。
【００３８】
制御部１１１は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部１１１は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
【００３９】
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、アップコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
【００４０】
このように、第１のバッファ１４からＨＤ映像信号１を読み出すタイミングを２フレームだけ遅らせているため、３フレーム目から５フレーム目までのＨＤ映像信号１と、６フレーム目から１１フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、アップコンバートされるＳＤ映像データが、ＨＤ映像データ１よりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりアップコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
【００４１】
図４は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第２の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【００４２】
まず、第１のデコーダ１２は、ＨＤ映像データ１をデコードし、デコードにより作成されたＨＤ映像信号１を第１のバッファ１４へ出力する。図４によれば、１フレーム目から３フレーム目まで、第１のデコーダ１２からＨＤ映像信号１が出力される。
【００４３】
第２のデコーダ１３は、ＳＤ映像データをデコードし、デコードにより作成されたＳＤ映像信号を第２のバッファ１５へ出力する。図４によれば、４フレーム目から９フレーム目まで、第２のデコーダ１３からＳＤ映像信号が出力される。
【００４４】
制御部１１１は、ＨＤ映像信号１とＳＤ映像信号とを第２の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１をダウンコンバートするように、変換部１８に対して指示制御を行う。
【００４５】
制御部１１１は、ＨＤ映像信号１をダウンコンバートするのにかかる処理時間分である２フレーム分だけ遅らせてＳＤ映像信号を読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。また、制御部１１１は、ＨＤ映像信号１を受信後すぐに読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。
【００４６】
第１のバッファ１４は、第１の読出し制御に従って、１フレーム目から３フレーム目で、ＨＤ映像信号１を第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、ＳＤ映像信号を２フレームだけ遅らせた６フレーム目から１１フレーム目で、第１及び第２の切替部１６，１７へ出力する。
【００４７】
制御部１１１は、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＨＤ映像信号１を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【００４８】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を変換部１８へ出力する。
【００４９】
変換部１８は、第２の切替部１７からのＨＤ映像信号１をダウンコンバートし、３フレーム目から５フレーム目で、ダウンコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、ダウンコンバートによりかかる処理時間は２フレームである。
【００５０】
制御部１１１は、変換部１８からの信号の後に、第１の切替部１６からのＳＤ映像信号を出力するように、第２の出力切替部１１０に対して第２の出力制御を行う。また、制御部１１１は、信号を出力しないように、第１の出力切替部１９に対して第１の出力制御を行う。
【００５１】
第１の出力切替部１９は、第１の出力制御に従い、信号を出力しない。第２の出力制御部１１０は、第２の出力制御に従い、ダウンコンバート後の信号の後に、ＳＤ映像信号を出力するように、接続を切り替える。
【００５２】
このように、第２のバッファ１５からＳＤ映像信号を読み出すタイミングを２フレームだけ遅らせているため、３フレーム目から５フレーム目までのダウンコンバート後の信号と、６フレーム目から１１フレーム目までのＳＤ映像信号とをシームレスに繋げて出力することが可能となる。従来では、ダウンコンバートされるＨＤ映像データ１が、ＳＤ映像データよりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりダウンコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
【００５３】
なお、図３と図４の例を別々に説明したが、同時に行うようにしてもよい。その場合、変換部１８は、パイプライン的にダウンコンバートとアップコンバートとを行う。すなわち、変換部１８は、１フレーム目から３フレーム目まではＨＤ映像信号１を受信してダウンコンバートを行い、４フレーム目から９フレーム目まではＳＤ映像信号を受信してアップコンバートを行う。ダウンコンバートされた信号は３フレーム目から５フレーム目まで出力され、アップコンバートされた信号は６フレーム目から１１フレーム目まで出力される。このようにして、第１の出力チャンネルからはＨＤ映像信号が出力され、第２の出力チャンネルからはＳＤ映像信号が出力されるため、両方のチャンネルから継続的に映像信号を出力することができる。
【００５４】
図５は、ＨＤ映像データ１とＨＤ映像データ２とが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【００５５】
まず、第１のデコーダ１２は、ＨＤ映像データ１をデコードし、デコードにより作成されたＨＤ映像信号１を、１フレーム目から３フレーム目で第１のバッファ１４へ出力する。
【００５６】
第２のデコーダ１３は、ＨＤ映像データ２をデコードし、デコードにより作成されたＨＤ映像信号２を、４フレーム目から９フレーム目で第２のバッファ１５へ出力する。
【００５７】
制御部１１１は、ＨＤ映像信号１とＨＤ映像信号２とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号２をクロスコンバートするように、変換部１８に対して指示制御を行う。
【００５８】
制御部１１１は、ＨＤ映像信号２をクロスコンバートするのにかかる処理時間分である１フレーム分だけ遅らせてＨＤ映像信号１を読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。また、制御部１１１は、ＨＤ映像信号２を受信後すぐに読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。
【００５９】
第１のバッファ１４は、第１の読出し制御に従って、ＨＤ映像信号１を１フレームだけ遅らせた２フレーム目から４フレーム目で、第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、ＳＤ映像信号を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
【００６０】
制御部１１１は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＨＤ映像信号２を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【００６１】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号２を変換部１８へ出力する。
【００６２】
変換部１８は、第２の切替部１７からのＨＤ映像信号２をクロスコンバートし、５フレーム目から１０フレーム目で、クロスコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、クロスコンバートによりかかる処理時間は１フレームである。
【００６３】
制御部１１１は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部１１１は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
【００６４】
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
【００６５】
このように、第１のバッファ１４からＨＤ映像信号１を読み出すタイミングを１フレームだけ遅らせているため、２フレーム目から４フレーム目までのＨＤ映像信号１と、５フレーム目から１０フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、クロスコンバートされるＨＤ映像データ２が、ＨＤ映像データ１よりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりクロスコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合でも、個々の解像度毎に映像信号の供給タイミングを考慮しなくてよい。
【００６６】
以上のように、第１の実施形態では、マルチ映像出力装置１０の制御部１１１により、第１及び第２のバッファ１４，１５から映像信号を読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをＡＰＣにより制御する必要はない。つまり、マルチ映像出力装置１０へ映像データが供給されるタイミングは、第１及び第２の出力切替部１９，１１０で映像信号を切り替えるタイミングと同じで良いこととなる。
【００６７】
また、第１の実施形態では、マルチ映像出力装置１０の制御部１１１により、第１及び第２のバッファ１４，１５から映像信号を読み出すタイミングを制御するため、第１及び第２のバッファ１４，１５にどのような解像度の映像信号が入力されても、早急に対応することが可能となる。また、第１及び第２のバッファ１４，１５に供給される映像信号の解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
【００６８】
したがって、本実施形態に係るマルチ映像出力装置１０によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
【００６９】
（第２の実施形態）  
図６は、第２の実施形態に係るマルチ映像出力装置４０の機能構成を示すブロック図である。図６に示すマルチ映像出力装置４０は、受信回路１１、第１のバッファ４１、第２のバッファ４２、第１のデコーダ４３、第２のデコーダ４４、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９、第２の出力切替部１１０及び制御部４５を具備する。
【００７０】
第１のバッファ４１は、受信回路１１から供給される映像データを保持する。第１のバッファ４１は、制御部４５からの第１の読出し制御に従って、保持する映像データを第１のデコーダ４３へ出力する。
【００７１】
第２のバッファ４２は、受信回路１１から供給される映像データを保持する。第２のバッファ４２は、制御部４５からの第２の読出し制御に従って、保持する映像データを第２のデコーダ４４へ出力する。
【００７２】
第１のデコーダ４３は、第１のバッファ４１からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第１のデコーダ４３は、デコード処理により作成した映像信号を第１及び第２の切替部１６，１７へ出力する。
【００７３】
第２のデコーダ４４は、第２のバッファ４２からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第２のデコーダ４４は、デコード処理により作成した映像信号を第１及び第２の切替部１６，１７へ出力する。
【００７４】
制御部４５は、例えばマイクロプロセッサからなるＣＰＵを備えたもので、第１のバッファ４１、第２のバッファ４２、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９及び第２の出力切替部１１０の制御を行う。
【００７５】
制御部４５は、メモリから読み出された映像データが、指定された出力チャンネルから出力されるように、第１及び第２のバッファ４１，４２に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
【００７６】
次に、以上のように構成されたマルチ映像出力装置４０による映像信号の出力処理を説明する。また、デコーダの遅延はないものとして説明する。
【００７７】
図７は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【００７８】
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＳＤ映像データを保持する。
【００７９】
このとき、制御部４５は、ＳＤ映像信号をアップコンバートするのにかかる処理時間分である２フレームに相当する時間分だけ遅らせてＨＤ映像データ１を読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。また、制御部１１１は、ＳＤ映像データを受信後すぐに読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。
【００８０】
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を２フレームだけ遅らせた３フレーム目から、第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＳＤ映像データを４フレーム目から第２のデコーダ４４へ出力する。
【００８１】
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を３フレーム目から５フレーム目で第１及び第２の切替部１６，１７へ出力する。
【００８２】
第２のデコーダ４４は、第２のバッファ４２からのＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ４４は、作成したＳＤ映像信号を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
【００８３】
制御部４５は、ＨＤ映像信号１とＳＤ映像信号とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＳＤ映像信号をアップコンバートするように、変換部１８に対して指示制御を行う。
【００８４】
制御部４５は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＳＤ映像信号を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【００８５】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を変換部１８へ出力する。
【００８６】
変換部１８は、第２の切替部１７からのＳＤ映像信号をアップコンバートし、アップコンバート後の信号を６フレーム目から１１フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、アップコンバートによりかかる処理時間は２フレームである。
【００８７】
制御部４５は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部４５は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
【００８８】
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、アップコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
【００８９】
このように、第１のバッファ４１からＨＤ映像データ１を読み出すタイミングを２フレームに相当する時間分だけ遅らせているため、３フレーム目から５フレームまでのＨＤ映像信号１と、６フレーム目から１１フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。
【００９０】
図８は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第２の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【００９１】
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＳＤ映像データを保持する。
【００９２】
このとき、制御部４５は、ＨＤ映像信号１をダウンコンバートするのにかかる処理時間分である２フレームに相当する時間分だけ遅らせてＳＤ映像データを読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。また、制御部１１１は、ＨＤ映像データ１を受信後すぐに読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。
【００９３】
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を１フレーム目から第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＳＤ映像データを２フレームだけ遅らせた６フレーム目から、第２のデコーダ４４へ出力する。
【００９４】
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を１フレーム目から３フレーム目で第１及び第２の切替部１６，１７へ出力する。
【００９５】
第２のデコーダ４４は、第２のバッファ４２からのＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ４４は、作成したＳＤ映像信号を６フレーム目から１１フレーム目で第１及び第２の切替部１６，１７へ出力する。
【００９６】
制御部４５は、ＨＤ映像信号１とＳＤ映像信号とを第２の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１をダウンコンバートするように、変換部１８に対して指示制御を行う。
【００９７】
制御部４５は、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＨＤ映像信号１を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【００９８】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を変換部１８へ出力する。
【００９９】
変換部１８は、第２の切替部１７からのＨＤ映像信号１をダウンコンバートし、ダウンコンバート後の信号を３フレーム目から５フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、ダウンコンバートによりかかる処理時間は２フレームである。
【０１００】
制御部４５は、変換部１８からの信号の後に、第１の切替部１６からのＳＤ映像信号を出力するように、第２の出力切替部１１０に対して第２の出力制御を行う。また、制御部４５は、信号を出力しないように、第１の出力切替部１９に対して第１の出力制御を行う。
【０１０１】
第１の出力切替部１９は、第１の出力制御に従い、信号を出力しない。第２の出力制御部１１０は、第２の出力制御に従い、ダウンコンバート後の信号の後に、ＳＤ映像信号を出力するように、接続を切り替える。
【０１０２】
このように、第２のバッファ４２からＳＤ映像データを読み出すタイミングを２フレームに相当する時間分だけ遅らせているため、３フレーム目から５フレーム目までのダウンコンバート後の信号と、６フレーム目から１１フレーム目までのＳＤ映像信号とをシームレスに繋げて出力することが可能となる。
【０１０３】
図９は、ＨＤ映像データ１とＨＤ映像データ２とが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
【０１０４】
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＨＤ映像データ２を保持する。
【０１０５】
このとき、制御部４５は、ＨＤ映像信号２をクロスコンバートするのにかかる処理時間分である１フレームに相当する時間分だけ遅らせてＨＤ映像データ１を読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。また、制御部１１１は、ＨＤ映像データ２を受信後すぐに読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。
【０１０６】
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を１フレームだけ遅らせた２フレーム目から第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＨＤ映像データ２を４フレーム目から第２のデコーダ４４へ出力する。
【０１０７】
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を２フレーム目から４フレーム目で第１及び第２の切替部１６，１７へ出力する。
【０１０８】
第２のデコーダ４４は、第２のバッファ４２からのＨＤ映像データ２を受信し、受信したＨＤ映像データ２をデコードし、ＨＤ映像信号２を作成する。第２のデコーダ４４は、作成したＨＤ映像信号２を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
【０１０９】
制御部４５は、ＨＤ映像信号１とＨＤ映像信号２とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号２をクロスコンバートするように、変換部１８に対して指示制御を行う。
【０１１０】
制御部４５は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＨＤ映像信号２を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
【０１１１】
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号２を変換部１８へ出力する。
【０１１２】
変換部１８は、第２の切替部１７からのＨＤ映像信号２をクロスコンバートし、クロスコンバート後の信号を５フレーム目から１０フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、クロスコンバートによりかかる処理時間は１フレームである。
【０１１３】
制御部４５は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部４５は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
【０１１４】
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
【０１１５】
このように、第１のバッファ４１からＨＤ映像データ１を読み出すタイミングを１フレームに相当する時間分だけ遅らせているため、２フレーム目から４フレーム目までのＨＤ映像データ１と、５フレーム目から１０フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。
【０１１６】
以上のように、第２の実施形態では、マルチ映像出力装置４０の制御部４５により、第１及び第２のバッファ４１，４２から映像データを読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをＡＰＣにより制御する必要はない。つまり、マルチ映像出力装置４０へ映像データが供給されるタイミングは、第１及び第２の出力切替部１９，１１０で映像信号を切り替えるタイミングと同じで良いこととなる。
【０１１７】
また、第２の実施形態では、マルチ映像出力装置４０の制御部４５により、第１及び第２のバッファ４１，４２から映像データを読み出すタイミングを制御するため、第１及び第２のバッファ４１，４２にどのような解像度の映像データが入力されても、早急に対応することが可能となる。また、第１及び第２のバッファ４１，４２に供給される映像データの解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
【０１１８】
したがって、本実施形態に係るマルチ映像出力装置４０によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
【０１１９】
なお、上記各実施形態では、第１及び第２の出力切替部１９，１１０がそれぞれ第１及び第２の出力チャンネルと接続されている場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置１０，４０は、７２０ｐに準拠したＨＤ映像信号２を出力するための第３の出力チャンネルと接続する第３の出力切替部１１２をさらに具備していても構わない。
【０１２０】
制御部１１１は、ＨＤ映像信号１とＨＤ映像信号２とを第３の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１とＨＤ映像信号２とが第３の出力チャンネルから出力されるように、第１及び第２のバッファ１４，１５に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
【０１２１】
また、制御部４５は、ＨＤ映像信号１とＨＤ映像信号２とを第３の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１とＨＤ映像信号２とが第３の出力チャンネルから出力されるように、第１及び第２のバッファ４１，４２に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
【０１２２】
また、上記各実施形態では、マルチ映像出力装置１０，４０が２つの系統を有する場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置１０，４０は、２つ以上の系統を具備する場合であっても同様に実施可能である。
【０１２３】
また、上記各実施形態では、マルチ映像出力装置１０，４０が一つの変換部１８を具備する場合を例に説明したが、変換部を二つ以上具備している場合であっても同様に実施可能である。
【０１２４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１２５】
１０，４０…マルチ映像出力装置、１１…受信回路、１２，４３…第１のデコーダ、１３，４４…第２のデコーダ、１４，４１…第１のバッファ、１５，４２…第２のバッファ、１６…第１の切替部、１７…第２の切替部、１８…変換部、１９…第１の出力切替部、１１０…第２の出力切替部、１１１，２５…制御部、２０…メモリ、３０…再生制御部、１００…ビデオサーバ、２００…ＡＰＣ、２０１…局内時計
【図１】
0005306421.tif 000002
【図２】
0005306421.tif 000003
【図３】
0005306421.tif 000004
【図４】
0005306421.tif 000005
【図５】
0005306421.tif 000006
【図６】
0005306421.tif 000007
【図７】
0005306421.tif 000008
【図８】
0005306421.tif 000009
【図９】
0005306421.tif 000010