(57)【特許請求の範囲】
【請求項１】
半導体基板内に設けられ、画素の一部を構成すると共に、入射光を光電変換する、複数のフォトダイオードと、
前記フォトダイオードに隣接して前記半導体基板内に設けられると共に、前記フォトダイオード間を分離する第１導電型の第１不純物拡散層と、
前記第１不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記フォトダイオードに接続された第１トランジスタと、
前記半導体基板内に設けられ、その底部の深さが前記第１不純物拡散層の底部の深さに一致する第１導電型の第２不純物拡散層と、
前記第２不純物拡散層上の第３不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記第１トランジスタに接続された第２トランジスタと
を具備し、前記第２不純物拡散層内の不純物の濃度勾配は、前記第１不純物拡散層内の不純物の濃度勾配と等しく、
前記第２不純物拡散層は、第２導電型の第４不純物拡散層によって複数の領域に分離され、
前記第１不純物拡散層の幅は、前記分離された第２不純物拡散層の幅と等しい
ことを特徴とする固体撮像装置。
【請求項２】
前記半導体基板内において、前記第２不純物拡散層と前記第３不純物拡散層との間に設けられた第１導電型の第５不純物拡散層を更に備え、
前記第５不純物拡散層内の不純物の濃度勾配は、前記第２不純物拡散層の前記濃度勾配よりも大きい
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第１トランジスタは、電流経路の一端が前記フォトダイオードに接続され、前記フォトダイオードにおける前記光電変換で得られた信号を読み出す読み出しトランジスタであり、
前記第２トランジスタは、ゲートが前記第１トランジスタの前記電流経路の他端に接続され、前記第１トランジスタで読み出された前記信号を増幅する増幅トランジスタである
ことを特徴とする請求項１または２記載の固体撮像装置。
【請求項４】
入射光を光電変換する複数のフォトダイオードと該フォトダイオードに接続された複数のトランジスタとを含む複数の画素を備えた固体撮像装置の製造方法であって、
第１導電型の半導体基板中に第１導電型の不純物を注入して、同じ深さを有する第１導電型の第１不純物拡散層と第２不純物拡散層とを同時に形成することと、
前記半導体基板中に不純物を注入して、前記第１不純物拡散層によって分離される複数の前記フォトダイオードを形成することと、
前記第２不純物拡散層上に、第１導電型の第３不純物拡散層を形成することと、
前記第１、第３不純物拡散層上に前記トランジスタを形成することと
を具備し、前記第２不純物拡散層内の不純物の濃度勾配は、前記第１不純物拡散層内の不純物の濃度勾配に等しく、
前記第２不純物拡散層は、第２導電型の第４不純物拡散層によって複数の領域に分離され、
前記第１不純物拡散層の幅は、前記分離された第２不純物拡散層の幅と等しい
ことを特徴とする固体撮像装置の製造方法。
【請求項５】
前記第１、第２不純物拡散層を形成した後、前記第２不純物拡散層に第１導電型の不純物を注入して、前記第１、第２不純物拡散層の前記濃度勾配よりも大きい濃度勾配を有する第１導電型の第５不純物拡散層を形成すること
を更に備え、前記第５不純物拡散層の底部の位置は、前記第２不純物拡散層の底部の位置よりも浅く、
前記第５不純物拡散層を形成するために前記不純物を注入する際の印加電圧は、前記第１、第２不純物拡散層を形成するために前記不純物を注入する際の印加電圧よりも小さい
ことを特徴とする請求項４記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置およびその製造方法に関し、例えば、イメージセンサのウェル分離イオン注入工程のレイアウト等に関するものである。
【背景技術】
【０００２】
イメージセンサ等の固体撮像装置では、撮像領域（Pixel region）の周辺に、例えば、水平シフトレジスタ等となる周辺ロジック領域が配置される（例えば、特許文献１参照）。ここで、上記画素領域（画素アレイ）内の画素間分離のための拡散層を形成する工程と、上記周辺ロジック領域内の基板と電気的に接続するためのディープ拡散層を形成する工程とは、その製造工程が大幅に異なる。そのため、かかる画素間分離のための拡散層を形成する工程と、上記ディープ拡散層を形成する工程とを共通化することは困難である。これは、画素領域における上記画素分離の拡散層の形成工程が、例えば、アスペクトの高いフォトレジストをマスクとして用い、かつ半導体基板の最も深い位置に形成する必要がある等の点で、特殊なためである。
【０００３】
ここで、半導体基板の深い位置にイオンを注入する際の高エネルギーイオン注入工程は、非常に製造コストがかかる高価な工程である。そのため、製造コストの低減の観点から、かかる高エネルギーイオン注入工程を削減することが望まれている。
【０００４】
しかし、従来の構成およびその製造方法では、上記半導体基板の深い位置にイオンを注入する際の高エネルギーイオン注入工程を削減することができないため、製造コストの低減に対して不利である、という問題がある。
【０００５】
一例として、例えば、シリコン（Ｓｉ）基板表面から、２．０ミクロン［μｍ］程度の深さの位置に上記ディープ拡散層を形成しようとすると、１６００ｋｅＶ（１．６ＭｅＶ）程度の高加速エネルギーを必要とする。
【０００６】
さらに、例えば、シリコン（Ｓｉ）基板表面から、上記と同様に、２．７ミクロン［μｍ］程度の深さの位置に上記画素分離用の拡散層を形成しようとすると、２０００ｋｅＶ（２．０ＭｅＶ）の高加速エネルギーを必要とする。
【０００７】
このように、従来の構成およびその製造方法では、少なくとも２回以上の高エネルギーイオン注入工程を必要とし、その高エネルギーイオン注入工程を削減することができないため、製造コストの低減に対して不利である。
【０００８】
上記のように、従来の固体撮像装置およびその製造方法は、製造コストの低減に対して不利であるという問題があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−６０１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
この発明は、製造コストの低減に対して有利な固体撮像装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１１】
この発明の一態様によれば、複数のフォトダイオードと、第１導電型の第１、第２不純物拡散層と、第１、第２トランジスタとを具備する固体撮像装置が提供される。フォトダイオードは、半導体基板内に設けられ、画素の一部を構成すると共に、入射光を光電変換する。第１不純物拡散層は、前記フォトダイオードに隣接して前記半導体基板内に設けられると共に、前記フォトダイオード間を分離する。第１トランジスタは、前記第１不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記フォトダイオードに接続される。第２不純物拡散層は、前記半導体基板内に設けられ、その底部の深さが前記第１不純物拡散層の底部の深さに一致する。第２トランジスタは、前記第２不純物拡散層上の第３不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記第１トランジスタに接続される。前記第２不純物拡散層内の不純物の濃度勾配は、前記第１不純物拡散層内の不純物の濃度勾配と等しく、前記第２不純物拡散層は、第２導電型の第４不純物拡散層によって複数の領域に分離され、前記第１不純物拡散層の幅は、前記分離された第２不純物拡散層の幅と等しい。
【図面の簡単な説明】
【００１２】
【図１】この発明の第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。
【図２】図１中の撮像領域の等価回路を示す回路図。
【図３】第１の実施形態に係る固体撮像装置の断面構成例を説明するための断面図。
【図４】第１の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図５】第１の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図６】第１の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図７】第１の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図８】第１の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図９】この発明の第２の実施形態に係る固体撮像装置の断面構成例を説明するための断面図。
【図１０】第２の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１１】第２の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１２】第２の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１３】第２の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１４】第２の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１５】この発明の第３の実施形態に係る固体撮像装置の断面構成例を説明するための断面図。
【図１６】第３の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１７】第３の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１８】第３の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図１９】第３の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図２０】第３の実施形態に係る固体撮像装置の一製造工程を説明するための断面図。
【図２１】比較例に係る固体撮像装置の一製造工程を説明するための断面図。
【図２２】比較例に係る固体撮像装置の一製造工程を説明するための断面図。
【図２３】比較例に係る固体撮像装置の一製造工程を説明するための断面図。
【図２４】比較例に係る固体撮像装置の一製造工程を説明するための断面図。
【図２５】比較例に係る固体撮像装置の一製造工程を説明するための断面図。
【発明を実施するための形態】
【００１３】
以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１４】
［第１の実施形態］  
＜１．構成例＞  
まず、図１乃至図３を用いて、この発明の第１の実施形態に係る固体撮像装置の構成例を説明する。  
１−１．全体構成例  
図１を用いて、本例に係る固体撮像装置の全体構成例を説明する。図示するように、本例に係る固体撮像装置（イメージセンサ）は、撮像領域（Pixel region）１０、タイミング発生回路１１、第１周辺ロジック領域（Ｐウェル領域）１２、垂直シフトレジスタ１３、および第２周辺ロジック領域（Ｎウェル領域）１４を備えている。
【００１５】
撮像領域（Pixel region）１０は、マトリクス状に配置された複数の単位画素（Pixel）を備える。
【００１６】
タイミング発生回路１１は、撮像領域１０や垂直シフトレジスタ１３等に、タイミングを制御する制御信号を送信する。
【００１７】
第１周辺ロジック領域（Ｐウェル領域）１２は、カラム方向に沿って撮像領域１０に隣接して配置され、後述するように、例えば、単位画素を構成する増幅トランジスタ等が配置されるものである。
【００１８】
垂直シフトレジスタ１３（Vertical Shift register）は、所定の信号を撮像領域１０に出力し、単位画素を行毎に選択する選択部として機能するものである。また、選択された行の単位画素からはそれぞれ、入射された光の量に応じたアナログ信号（Ｖsig）が垂直信号線（ＶＳＬ）を介して水平シフトレジスタ１４に出力される。
【００１９】
第２周辺ロジック領域（Ｎウェル領域）１４には、水平シフトレジスタが配置される。水平シフトレジスタは、選択パルスを撮像領域１０中の水平選択トランジスタの制御端子に出力することにより、所定の垂直信号線（ＶＳＬ）を選択する。
【００２０】
１−２．撮像領域の等価回路例  
次に、図２を用いて、本例に係る撮像領域の等価回路例について説明する。
【００２１】
図示するように、撮像領域１０には、マトリクス状に配置された複数の単位画素ＰＸ（Pixel）が配置されている。
【００２２】
単位画素ＰＸのそれぞれは、光電変換のためのフォトダイオード１（１−１−１，１−１−２，〜，１−３−３）、その信号を読み出す読み出しトランジスタ２（２−１−１，２−１−２，〜，２−３−３）、読み出した信号電荷を増幅する増幅トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ４（４−１−１，４−１−２，〜４−３−３）、信号電荷をリセットするリセットトランジスタ５（５−１−１，５−１−２，〜，５−３−３）を備える。尚、実際にはこれより多くの単位画素ＰＸが配列される。
【００２３】
垂直シフトレジスタ１３から水平方向に配線されている水平アドレス線７（７−１，〜，７−３）は垂直選択トランジスタ４のゲートに結線され、信号を読み出すラインを決めている。リセット線８（８−１，〜，８−３）はリセットトランジスタ５のゲートに結線されている。増幅トランジスタ３のソースは垂直信号線９（９−１，〜，９−３）に結線され、その一端には負荷トランジスタ１０（１０−１，〜，１０−３）が設けられている。垂直信号線９（ＶＳＬ）の他端は、水平シフトレジスタ１２から供給される選択パルスにより選択される水平選択トランジスタ１１（１１−１，〜，１１−３）を介して水平信号線１３に結線されている。
【００２４】
また、負荷トランジスタ１０（１０−１，〜，１０−３）のゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタ３のソースに接続され、ソースは制御信号線ＤＣに接続されている。
【００２５】
１−３．断面構成例  
次に、図３を用いて、本例に係る固体撮像装置の断面構成例について説明する。本例では、図１中のＩＩＩ−ＩＩＩ線に沿った断面構成を一例に挙げて、以下説明する。尚、この説明において、ソースドレイン拡散層や、層間絶縁膜２００中に配置される配線層等の詳細な図示を省略している。
【００２６】
図示するように、Ｐ型半導体基板２０４（P-sub）は、その表面に設けられた拡散層領域２０１、およびこの拡散層領域２０１以外の基板領域２０２を有する。そして、カラム方向に沿って、Ｐ型半導体基板２０４の拡散層領域２０１に、撮像領域１０、第１周辺ロジック領域（Ｐウェル領域）１２、および第２周辺ロジック領域（Ｎウェル領域）１４が順次配置されている。
【００２７】
撮像領域１０は、破線で囲って示すように複数の単位画素ＰＸ（Pixel）を備える。単位画素ＰＸのそれぞれは、Ｐ型半導体基板２０４の拡散層領域２０１に設けられる画素（間）分離用の拡散層（Ｐ−型ウェル層）２０６−１０、Ｎ−型ウェル層２０５−１０、Ｐ型ウェル層２１１、Ｎ型ウェル層２１２、ゲート電極２１３−１０、およびマイクロレンズＭＬを備えている。
【００２８】
画素（間）分離用の拡散層（Ｐ−型ウェル層）２０６−１０は、拡散層領域２０１中の最も深い位置Ｄ１から表面上までカラム方向に沿った画素ピッチの間隔で設けられる。また、画素分離用拡散層２０６−１０のＰ型不純物の濃度勾配は、ｃｏ２程度である。
【００２９】
Ｎ−型ウェル層２０５−１０は、半導体基板２０４の最も深い位置に、半導体基板２０４と単位画素間とを電気的に分離するために設けられる。
【００３０】
Ｐ型ウェル層２１１およびＮ型ウェル層２１２は、破線で囲って示すようにＰＮ接合され、上記単位画素を構成するフォトダイオード１−１を形成する。
【００３１】
ゲート電極２１３−１０および図示しないソースドレイン拡散層は、上記単位画素を構成する読み出しトランジスタ２−１を形成する。
【００３２】
上記フォトダイオード、読み出しトランジスタ上を覆うように層間絶縁膜２００が設けられ、フォトダイオード上に対応する層間絶縁膜２００上にマイクロレンズＭＬがそれぞれ設けられる。このマイクロレンズＭＬで集められた光が、フォトダイオードにて光電変化され、読み出しトランジスタにてそれぞれ読み出される。
【００３３】
第１周辺ロジック領域（Ｐウェル領域）１２は、半導体基板２０４上に設けられた、第１ディープ拡散層（Ｐ−型拡散層）２０６−１２、第２ディープ拡散層（Ｐ型拡散層）２０７、Ｎ型拡散層２０９、Ｐ型拡散層２１０、およびゲート電極２１３−１２を備えている。
【００３４】
第１ディープ拡散層（Ｐ−型拡散層）２０６−１２は、拡散層領域２０１の最も深い位置Ｄ１に設けられ、半導体基板２０４と増幅トランジスタ３−１等の第１周辺ロジック領域１２とを電気的に接続するために設けられる。さらに、第１ディープ拡散層２０６−１２は、後述するように、上記の画素分離用拡散層２０６−１０と同時に形成できるため、画素分離用拡散層２０６−１０と共通の第１濃度勾配ｃｏ１（＝ｃｏ２）を有する。また、本例の場合、第１ディープ拡散層２０６−１２が設けられる拡散層領域２０１の最も深い位置Ｄ１は、例えば、２．７ミクロン［μｍ］程度である。
【００３５】
第２ディープ拡散層（Ｐ型拡散層）２０７は、半導体基板２０４中の前記第１ディープ拡散層上の位置に設けられ、第１濃度勾配ｃｏ１よりも高い第２濃度勾配ｃｏ３を有する（濃度勾配：ｃｏ１＜ｃｏ３）。
【００３６】
Ｎ型拡散層２０９は、第２ディープ拡散層２０７上の半導体基板２０４表面近傍に設けられる。
【００３７】
Ｐ型拡散層２１０は、第２ディープ拡散層２０７上の半導体基板２０４表面近傍に設けられる。
【００３８】
ゲート電極２１３−１２は、Ｎ型拡散層２０９上およびＰ型拡散層２１０上に設けられ、例えば、図示しないソースドレイン拡散層と共に上記単位画素ＰＸを構成する増幅トランジスタ３−１等を形成する。
【００３９】
第２周辺ロジック領域（Ｎウェル領域）１４は、半導体基板２０４上に設けられた、Ｎ−型拡散層２０５−１４、Ｎ型拡散層２０８、Ｎ型拡散層２０９、Ｐ型拡散層２１０、およびゲート電極２１３−１４を備えている。
【００４０】
Ｎ−型拡散層２０５−１４は、拡散層領域２０１の最も深い位置Ｄ１に設けられ、半導体基板２０４とゲートを有するトランジスタ等の第２周辺ロジック領域１４とを電気的に分離するために設けられる。
【００４１】
Ｎ型拡散層２０８は、半導体基板２０４中の上記Ｎ−型拡散層２０５−１４上の位置に設けられる。
【００４２】
ゲート電極２１３−１４は、Ｎ型拡散層２０９上およびＰ型拡散層２１０上に設けられ、例えば、図示しないソースドレイン拡散層と共に上記水平シフトレジスタを構成するトランジスタ回路等を形成する。
【００４３】
＜２．製造方法＞  
次に、図４乃至図８を用いて、本例に係る固体撮像装置の製造方法について説明する。尚、この明細書の説明において、高エネルギーイオン注入工程とは、印加電圧が、“１ＭｅＶ（１０００ｋｅＶ）以上”のイオン注入工程であると定義する。
【００４４】
まず、図４に示すように、Ｐ型半導体基板（P-sub）２０４の拡散層領域２０１の最も深い位置Ｄ１（本例では、２．７ミクロン［μｍ］程度）まで、例えば、エピタキシャル成長工程を用いて、リン（Ｐ）やヒ素（Ａｓ）等のＮ型の不純物を注入し、Ｎ−型拡散層２０５を形成する。
【００４５】
続いて、図５に示すように、Ｎ−拡散層２０５上にフォトレジスト５１を塗布し、上記フォトレジスト５１に露光および現像を行って、画素領域１０の画素分離領域上および第１周辺ロジック領域１２上が露出する開口５３を有するパターンを形成する。このパターン形成工程において、フォトレジスト５１の高さＨ１は、例えば、４〜６μｍ程度であり、画素領域１０のハーフピッチＨＰは、例えば、０．７μｍ程度である。このように、高いフォトレジスト５１が必要なのは、次の工程にて、拡散層領域２０１の最も深い位置Ｄ１まで、イオン注入を行う必要があるからである。
【００４６】
続いて、上記パターンのフォトレジスト５１をマスクにして拡散層領域２０１の最も深い位置Ｄ１まで、例えば、印加電圧Ｖ１（本例では、２０００ＫｅＶ程度）の高エネルギーにて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオン５５を注入することにより、画素分離用拡散層２０６−１０および第１ディープ拡散層（Ｐ−型拡散層）２０６−１２を同時に形成する。このように、本例では、画素分離用拡散層２０６−１０および第１ディープ拡散層２０６−１２を同時に形成できることにより、高エネルギーイオン注入工程を共通化することができる。その結果、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を２回から１回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成でき高エネルギーイオン注入工程を共通化できることから、画素分離用拡散層２０６−１０および第１ディープ拡散層２０６−１２の拡散層領域２０１の最も深い位置Ｄ１の近傍の濃度勾配は、それぞれ等しく形成される（ｃｏ１＝ｃｏ２）。
【００４７】
続いて、図６に示すように、上記フォトレジストを除去した後、所定のマスクパターンをマスクとして（図示せず）、拡散層領域２０１の最も深い位置Ｄ１よりも浅い位置Ｄ２まで、例えば、印加電圧（本例では、８００ＫｅＶ程度）にて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオンを注入して、先に形成したＰ−型拡散層２０６−１２と重ね打ちすることにより、第２ディープ拡散層（Ｐ型拡散層）２０７を形成する。このように、第２ディープ拡散層２０７は、先に形成した第１ディープ拡散層（Ｐ−型拡散層）２０６−１４とイオン注入を重ね打ちにて形成できるため、このイオン注入工程２０７を、例えば、８００ＫｅＶ程度の加速エネルギーで済ますことができる。また、結果として、第２ディープ拡散層（Ｐ型拡散層）のＰ型不純物の濃度勾配ｃｏ３は、第１ディープ拡散層よりも大きくなる（ｃｏ３＞ｃｏ１）。
【００４８】
続いて、画素領域１０および第２周辺ロジック領域１４における半導体基板２０４の位置Ｄ２まで、上記と同様の製造工程を用いて、Ｎ型拡散層２０８、２１２を形成する。
【００４９】
続いて、図７に示すように、画素領域１０、第１周辺ロジック領域１２、および第２周辺ロジック領域１４における半導体基板２０４の位置Ｄ３まで、上記と同様の製造工程を用いて、Ｐ型拡散層２１１、２１０を形成する。この工程において、画素領域１０に、フォトダイオード１−１を形成する。
【００５０】
続いて、図８に示すように、第１周辺ロジック領域１２および第２周辺ロジック領域１４におけるＮ型拡散層２０９上およびＰ型拡散層２１０上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極２１３を形成する。続いて、上記ゲート電極２１３をマスクとして、不純物を注入し熱拡散することにより、Ｎ型拡散層２０９中およびＰ型拡散層２１０中に、ゲート電極２１３を挟むように隔離して配置されるソースドレイン拡散層（図示せず）を形成する。
【００５１】
続いて、画素領域１０において、周知の製造工程を用いて、読み出しトランジスタ等を形成する。続いて、画素領域１０、および第１、第２周辺ロジック領域１０、１４上を覆うように、例えば、ＣＶＤ（Chemical Vapor Deposition）法等を用いてシリコン酸化膜等を堆積することにより、層間絶縁膜を形成する（図示せず）。最後に、画素領域１０において、周知の製造工程を用いて、マイクロレンズを形成し、図３に示す固体撮像装置（イメージセンサ）を製造する。
【００５２】
＜３．この実施形態に係る効果＞  
この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）の効果が得られる。
【００５３】
（１）高エネルギーイオン注入工程を共通化して製造工程を削減できるため、製造コストの低減に対して有利である。
【００５４】
上記のように、本例に係る固体撮像装置は、底部が画素領域１０における拡散層領域２０１の最も深い位置Ｄ１に設けられるＰ−型の画素分離用の拡散層２０６−１０と、第１周辺ロジック領域１２における拡散層領域２０１の最も深い位置Ｄ１に半導体基板２０４と第１周辺ロジック領域１２とを電気的に接続するために設けられ、画素分離用の拡散層２０６−１０と共通の第１濃度勾配（ｃｏ１＝ｃｏ２）を有する第１ディープ拡散層（Ｐ−型拡散層）２０６−１２とを具備する。
【００５５】
このように、上記構成によれば、画素分離用拡散層２０６−１０および第１ディープ拡散層２０６−１２を同時に形成できるため、高エネルギーイオン注入工程を共通化することができる。そのため、例えば、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を２回から１回に削減することができる。このように、高エネルギーイオン注入工程を共通化して製造工程を削減できるため、製造コストの低減に対して有利である。
【００５６】
さらに、図６に示したように、第２ディープ拡散層２０７を、先に形成した第１ディープ拡散層（Ｐ−型拡散層）２０６−１４とイオン注入を重ね打ちにて形成することができる。そのため、この第２ディープ拡散層２０７を形成するイオン注入工程を、例えば、８００ＫｅＶ程度の加速エネルギーで済ますことができる点で、製造コストの低減に対して有利である。
【００５７】
［第２の実施形態（ディープ拡散層が画素ピッチと等しい一例）］  
次に、第２の実施形態に係る固体撮像装置およびその製造方法について、図９乃至図１４を用いて説明する。この実施形態は、画素領域の画素ピッチと第１周辺ロジック領域に配置される第１ディープ拡散層のピッチとが共通配置である一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００５８】
＜断面構成例＞  
まず、図９を用いて、本例に係る固体撮像装置の断面構成例について説明する。  
図示するように、画素領域１０の画素ピッチＰPXと第１周辺ロジック領域１２に配置される第１ディープ拡散層３０６−１２のピッチＰ306とが共通である（ＰPX＝Ｐ306）点で上記第１の実施形態と相違している。換言すると、画素分離用拡散層３０６と第１ディープ拡散層３０６−１２とが同じピッチ（一例として１．４ミクロン程度）で配置されている。
【００５９】
さらに、本例では、第１周辺ロジック領域１２の拡散層領域２０１の最も深い位置Ｄ１にＮ−型拡散層３０５が配置されているが、第１ディープ拡散層３０６−１２が同様に最も深い位置Ｄ１に配置されているため、Ｐ型半導体基板３０４と第１周辺ロジック領域１２との電気的な接続は確保されている。
【００６０】
＜製造方法＞  
次に、図１０乃至図１４を用いて、本例に係る固体撮像装置の製造方法について説明する。
【００６１】
まず、図１０に示すように、Ｐ型半導体基板（P-sub）２０４中の拡散層領域２０１の最も深い位置Ｄ１（本例では、２．７ミクロン［μｍ］程度）まで、例えば、エピタキシャル成長工程を用いて、リン（Ｐ）やヒ素（Ａｓ）等のＮ型の不純物を注入し、Ｎ−型拡散層３０５を形成する。
【００６２】
続いて、図１１に示すように、Ｎ−拡散層２０５上にフォトレジスト５１を塗布し、上記フォトレジスト５１に露光および現像を行って、画素領域１０の画素分離領域上および第１周辺ロジック領域１２上が露出する開口５４を有するパターンを形成する。このパターン形成工程において、画素領域１０の画素ピッチＰPXと第１周辺ロジック領域１２に配置される第１ディープ拡散層３０６−１２のピッチＰ306とが共通である（ＰPX＝Ｐ306）ように、開口５４を形成する。
【００６３】
また、上記と同様に、このパターン形成工程において、フォトレジスト５１の高さＨ１は、例えば、４〜６μｍ程度であり、画素領域１０および第１周辺ロジック領域１２のハーフピッチＨＰは、例えば、０．７μｍ程度である。このように、高いフォトレジスト５１が必要なのは、次の工程にて、拡散層領域２０１の最も深い位置Ｄ１まで、イオン注入を行う必要があるからである。
【００６４】
続いて、上記パターンのフォトレジスト５１をマスクにして、拡散層領域２０１の最も深い位置Ｄ１まで、例えば、印加電圧Ｖ１（本例では、２０００ＫｅＶ程度）の高エネルギーにて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオン５５を注入することにより、画素分離用拡散層３０６−１０および第１ディープ拡散層（Ｐ−型拡散層）３０６−１２を同時に形成する。このように、本例では、画素分離用拡散層３０６−１０および第１ディープ拡散層３０６−１２を同時に形成できるため、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を２回から１回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成できることから、画素分離用拡散層３０６−１０および第１ディープ拡散層３０６−１２の拡散層領域２０１の最も深い位置Ｄ１の近傍の濃度勾配をそれぞれ等しく形成する（ｃｏ１＝ｃｏ２）。
【００６５】
続いて、図１２に示すように、上記フォトレジストを除去した後、所定のマスクパターンをマスクとして（図示せず）、拡散層領域２０１の最も深い位置Ｄ１よりも浅い位置Ｄ２まで、例えば、印加電圧（本例では、８００ＫｅＶ程度）にて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオンを注入してＰ−型拡散層３０６−１２と重ね打ちすることにより、第２ディープ拡散層（Ｐ型拡散層）３０７を形成する。このように、第２ディープ拡散層３０７は、先に形成した第１ディープ拡散層（Ｐ−型拡散層）３０６−１２とイオン注入を重ね打ちにて形成できるため、このイオン注入工程３０７を、例えば、８００ＫｅＶ程度の加速エネルギーで済ますことができる。また、結果として、第２ディープ拡散層（Ｐ型拡散層）３０７のＰ型不純物の濃度勾配ｃｏ３は、第１ディープ拡散層３０６−１２よりも大きくなる（ｃｏ３＞ｃｏ１）。
【００６６】
続いて、画素領域１０および第２周辺ロジック領域１４における半導体基板３０４の位置Ｄ２まで、上記と同様の製造工程を用いて、Ｎ型拡散層３０８、３１２を形成する。
【００６７】
続いて、図１３に示すように、画素領域１０、第１周辺ロジック領域１２、および第２周辺ロジック領域１４における半導体基板３０４の表面近傍の位置まで、上記と同様の製造工程を用いて、Ｐ型拡散層３１１、３１０を形成する。この工程において、画素領域１０に、フォトダイオード１−１を形成する。
【００６８】
続いて、図１４に示すように、第１周辺ロジック領域１２および第２周辺ロジック領域１４におけるＮ型拡散層３０９上およびＰ型拡散層３１０上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極３１３を形成する。続いて、上記ゲート電極３１３をマスクとして、不純物を注入し熱拡散することにより、Ｎ型拡散層３０９中およびＰ型拡散層３１０中に、ゲート電極３１３を挟むように隔離して配置されるソースドレイン拡散層（図示せず）を形成する。
【００６９】
続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、図９に示す固体撮像装置（イメージセンサ）を製造する。
【００７０】
＜本例に係る効果＞  
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）と同様の効果が得られる。さらに、本例では、少なくとも下記（２）の効果が得られる。
【００７１】
（２）アスペクト比が大きい等の難易度が高い場合であっても、容易に製造でき、信頼性の向上に対して有利である。
【００７２】
上記のように、本例に係る固体撮像装置では、画素領域１０の画素ピッチＰPXと第１周辺ロジック領域１２に配置される第１ディープ拡散層３０６−１２のピッチＰ306とが共通である（ＰPX＝Ｐ306）点で上記第１の実施形態と相違している。換言すると、画素分離用拡散層３０６と第１ディープ拡散層３０６−１２とが同じピッチ（一例として１．４ミクロン程度）で配置されている。
【００７３】
この構成では、図１１に示したように、フォトレジスト５１の高さＨ１は、例えば、４〜６μｍ程度であり、画素領域１０および第１周辺ロジック領域１２のハーフピッチＨＰは、例えば、０．７μｍ程度であり、アスペクト比が大きく、かつ拡散層領域２０１の最も深い位置Ｄ１まで、所定の濃度勾配の不純物を注入する必要がある難易度の高い工程の際においても、画素領域１０および第１周辺ロジック領域１２のパターンを同様にすることができるため、製造工程を容易化することができる。さらに、この製造工程において、第２周辺ロジック領域１４には、開口５４が形成されていない。
【００７４】
このように、本例では、いろいろなパターンやピッチが混在するようなランダムパターンを低減できるため、画素アレイ領域内の分離イオン注入工程と周辺ロジック領域内の分離イオン注入工程とを共通化できる。
【００７５】
従って、本例のように、アスペクト比が大きく、かつ拡散層領域２０１の最も深い位置Ｄ１まで、所定の濃度勾配の不純物を注入する必要があるような難易度の高い工程の際においても、容易に画素分離用拡散層３０６−１０および第１ディープ拡散層３０６−１２を形成することができ、信頼を向上できる点で有利である。
【００７６】
尚、本例の場合に限らず、例えば、画素領域１０と第２周辺ロジック領域１４とが隣接し、第１、第２周辺ロジック領域１２、１４が隣接する場合であっても、同様に適用でき、同様の上記効果（２）を得ることができる。これは、上記のようなアスペクト比が大きく、かつ拡散層領域２０１の最も深い位置Ｄ１まで、所定の濃度勾配の不純物を注入する必要がある難易度の高い工程では、ランダムパターンがない（マスクされる）第２周辺ロジック領域１４は、その影響が低減されるからである。
【００７７】
［第３の実施形態（基板との接続が第１ディープ拡散層のみで構成される一例）］  
次に、第３の実施形態に係る固体撮像装置およびその製造方法について、図１５乃至図２０を用いて説明する。この実施形態は、第１周辺ロジック領域１２において、半導体基板と第１周辺ロジック領域１２との電気的接続が、第１ディープ拡散層のみで構成される一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００７８】
＜断面構成例＞  
まず、図１５を用いて、本例に係る固体撮像装置の断面構成例について説明する。  
図示するように、拡散層領域２０１の最も深い位置Ｄ１に第１ディープ拡散層４０６−１２が設けられ、第１周辺ロジック領域１２において、半導体基板２０４との電気的接続が第１ディープ拡散層４０６−１２のみで構成される点で上記第１の実施形態と相違する。換言すれば、第２ディープ拡散層がない点で上記の実施形態と相違している。
【００７９】
＜製造方法＞  
次に、図１６乃至図２０を用いて、本例に係る固体撮像装置の製造方法について説明する。
【００８０】
まず、図１６に示すように、拡散層領域２０１の最も深い位置Ｄ１（本例では、２．７ミクロン［μｍ］程度）まで、例えば、エピタキシャル成長工程を用いて、リン（Ｐ）やヒ素（Ａｓ）等のＮ型の不純物を注入し、Ｎ−型拡散層４０５を形成する。
【００８１】
続いて、図１７に示すように、Ｎ−拡散層４０５上にフォトレジスト５１を塗布し、上記フォトレジスト５１に露光および現像を行って、画素領域１０の画素分離領域上および第１周辺ロジック領域１２上が露出する開口５３を有するパターンを形成する。また、上記と同様に、このパターン形成工程において、フォトレジスト５１の高さＨ１は、例えば、４〜６μｍ程度であり、画素領域１０および第１周辺ロジック領域１２のハーフピッチＨＰは、例えば、０．７μｍ程度である。
【００８２】
続いて、上記パターンのフォトレジスト５１をマスクにして、拡散層領域２０１の最も深い位置Ｄ１まで、例えば、印加電圧Ｖ１（本例では、２０００ＫｅＶ程度）の高エネルギーにて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオン５５を注入することにより、画素分離用拡散層４０６−１０および第１ディープ拡散層（Ｐ−型拡散層）４０６−１２を同時に形成する。このように、本例では、画素分離用拡散層４０６−１０および第１ディープ拡散層４０６−１２を同時に形成できるため、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を２回から１回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成できることから、画素分離用拡散層４０６−１０および第１ディープ拡散層４０６−１２の拡散層領域２０１の最も深い位置Ｄ１の近傍の濃度勾配をそれぞれ等しく形成する（ｃｏ１＝ｃｏ２）。
【００８３】
続いて、図１８に示すように、画素領域１０および第２周辺ロジック領域１４における半導体基板２０４の位置Ｄ２まで、上記と同様の製造工程を用いて、Ｎ型拡散層４０８、４１２を形成する。
【００８４】
続いて、図１９に示すように、画素領域１０、第１周辺ロジック領域１２、および第２周辺ロジック領域１４における半導体基板２０４の表面近傍の位置まで、上記と同様の製造工程を用いて、Ｐ型拡散層４１１、４１０を形成する。この工程において、画素領域１０に、フォトダイオード１−１を形成する。
【００８５】
続いて、図２０に示すように、第１周辺ロジック領域１２および第２周辺ロジック領域１４におけるＮ型拡散層４０９上およびＰ型拡散層４１０上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極４１３を形成する。続いて、上記ゲート電極４１３をマスクとして、不純物を注入し熱拡散することにより、Ｎ型拡散層４０９中およびＰ型拡散層４１０中に、ゲート電極４１３を挟むように隔離して配置されるソースドレイン拡散層（図示せず）を形成する。
【００８６】
続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、図１５に示す固体撮像装置（イメージセンサ）を製造する。
【００８７】
＜本例に係る効果＞  
上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）と同様の効果が得られる。さらに、本例では、少なくとも下記（３）の効果が得られる。
【００８８】
（３）製造コストの低減に対して有利である。
【００８９】
上記のように、本例では、第２ディープ拡散層を形成する必要がない。そのため、上記第１、第２の実施形態のような拡散層領域２０１の最も深い位置Ｄ１よりも浅い位置Ｄ２まで、例えば、印加電圧（本例では、８００ＫｅＶ程度）にて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオンを注入してＰ−型拡散層と重ね打ちすることにより、第２ディープ拡散層（Ｐ型拡散層）３０７を形成する製造工程を削除することができる。
【００９０】
そのため、第２ディープ拡散層を形成するイオン注入工程（印加電圧：８００ＫｅＶ程度）を削除できる点で、製造コストの低減に対して有利である。
【００９１】
［比較例（画素分離用拡散層と第１ディープ拡散層とを独立に形成する一例）］  
次に、上記第１乃至第３の実施形態に係る固体撮像装置およびその製造方法と比較するために、比較例に係る固体撮像装置の製造方法について、図２１乃至図２５を用いて説明する。この比較例は、画素分離用拡散層と第１ディープ拡散層とを独立に形成する一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００９２】
＜製造方法＞  
図２１乃至図２５を用いて、本例に係る固体撮像装置の製造方法について説明する。
【００９３】
まず、図２１に示すように、Ｐ型半導体基板（P-sub）１０４中の拡散層領域２０１の最も深い位置Ｄ１１（本例では、２．７ミクロン［μｍ］程度）まで、例えば、エピタキシャル成長工程を用いて、リン（Ｐ）やヒ素（Ａｓ）等のＮ型の不純物を注入し、Ｎ−型拡散層１０５を形成する。
【００９４】
続いて、図２２に示すように、Ｎ−拡散層１０５上にフォトレジスト１５１を塗布し、上記フォトレジスト１５１に露光および現像を行って、画素領域１０の画素分離領域上および第１周辺ロジック領域１２上が露出する開口１５３を有するパターンを形成する。このパターン形成工程において、フォトレジスト１５１の高さＨ１１は、例えば、４〜６μｍ程度であり、画素領域１０および第１周辺ロジック領域１２のハーフピッチＨＰは、例えば、０．７μｍ程度である。
【００９５】
続いて、上記パターンのフォトレジスト１５１をマスクにして、拡散層領域２０１の最も深い位置Ｄ１１まで、例えば、印加電圧Ｖ１１（本例では、２０００ＫｅＶ程度）の高エネルギーにて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオン１５５を注入することにより、画素分離用拡散層１０６を独立に形成する。
【００９６】
続いて、図２３に示すように、上記と同様に第１周辺ロジック領域１２上が露出するようなマスクパターンをマスクとして、拡散層領域２０１の最も深い位置Ｄ１１よりも浅い位置Ｄ２２まで、例えば、印加電圧が１６００ＫｅＶ程度（１．６ＭｅＶ程度）の高エネルギーにて、ホウ素（Ｂ）やインジウム（ＩＮ）等のＰ型のイオンを注入することにより、第１ディープ拡散層１０７を独立に形成する。
【００９７】
このように、本比較例では、画素分離用拡散層１０６および第１ディープ拡散層１０７を同時に形成できず、別個独立に形成する。そのため、上記の実施形態に比べて、少なくとも高エネルギーイオン注入工程が２回に増大するため、製造コストが増大する点で不利である。また、同時に形成できないことから、画素分離用拡散層１０６および第１ディープ拡散層１０７の拡散層領域２０１の最も深い位置Ｄ１１の近傍の濃度勾配は、それぞれ等しく形成されない（ｃｏ１１≠ｃｏ１２）。
【００９８】
続いて、画素領域１０および第２周辺ロジック領域１４における拡散層領域２０１の位置Ｄ１１よりも浅い位置に、上記と同様の製造工程を用いて、Ｎ型拡散層１０８、１１２を形成する。
【００９９】
続いて、図２４に示すように、画素領域１０、第１周辺ロジック領域１２、および第２周辺ロジック領域１４における半導体基板１０４の表面近傍の位置に、上記と同様の製造工程を用いて、Ｐ型拡散層１１１、１１０を形成する。この工程において、画素領域１０に、フォトダイオードを形成する。
【０１００】
続いて、図２５に示すように、第１周辺ロジック領域１２および第２周辺ロジック領域１４におけるＮ型拡散層１０９上およびＰ型拡散層１１０上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極１１３を形成する。続いて、上記ゲート電極１１３をマスクとして、不純物を注入し熱拡散することにより、Ｎ型拡散層４０９中およびＰ型拡散層１１０中に、ゲート電極１１３を挟むように隔離して配置されるソースドレイン拡散層（図示せず）を形成する。
【０１０１】
続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、比較例に係る固体撮像装置（イメージセンサ）を製造する。
【０１０２】
上記のように、本比較例では、画素分離用拡散層１０６および第１ディープ拡散層１０７を同時に形成できず、別個独立に形成する。そのため、上記の実施形態に比べて、少なくとも高エネルギーイオン注入工程が２回に増大するため、製造コストが増大する点で不利である。また、同時に形成できないことから、画素分離用拡散層１０６および第１ディープ拡散層１０７の拡散層領域２０１の最も深い位置Ｄ１１の近傍の濃度勾配は、それぞれ等しく形成されない（ｃｏ１１≠ｃｏ１２）。
【０１０３】
以上、第１乃至第３の実施形態、および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【０１０４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１０５】
１０…画素領域、１２…第１周辺ロジック領域（Ｐウェル領域）、１４…第２周辺ロジック領域（Ｎウェル領域）、１０４、２０４、３０４、４０４…Ｐ型半導体基板、１０５、２０５、３０５、４０５…Ｎエピ層、１０６、２０６、３０６、４０６…画素分離用の拡散層（Ｐ画素間分離イオン注入層）、１０７、２０７、３０７…ディープＰウェルイオン注入層、１０８、２０８、３０８、４０８…ディープＮウェルイオン注入層、１０９、２０９、３０９、４０９…Ｎウェルイオン注入層、１１０、２１０、３１０、４１０…Ｐウェルイオン注入層、１１１、２１１、３１１、４１１…Ｐ画素イオン注入層、１１２、２１２、３１２、４１２…Ｎ画素イオン注入層
【図１】
0005330476.tif 000002
【図２】
0005330476.tif 000003
【図３】
0005330476.tif 000004
【図４】
0005330476.tif 000005
【図５】
0005330476.tif 000006
【図６】
0005330476.tif 000007
【図７】
0005330476.tif 000008
【図８】
0005330476.tif 000009
【図９】
0005330476.tif 000010
【図１０】
0005330476.tif 000011
【図１１】
0005330476.tif 000012
【図１２】
0005330476.tif 000013
【図１３】
0005330476.tif 000014
【図１４】
0005330476.tif 000015
【図１５】
0005330476.tif 000016
【図１６】
0005330476.tif 000017
【図１７】
0005330476.tif 000018
【図１８】
0005330476.tif 000019
【図１９】
0005330476.tif 000020
【図２０】
0005330476.tif 000021
【図２１】
0005330476.tif 000022
【図２２】
0005330476.tif 000023
【図２３】
0005330476.tif 000024
【図２４】
0005330476.tif 000025
【図２５】
0005330476.tif 000026