(57)【特許請求の範囲】
【請求項１】
スキャン信号が伝達される複数のゲートラインとデータ信号が伝達される複数のソースラインとを含む表示装置を駆動するスキャン駆動装置において、
出力端子が前記ゲートラインと電気的にそれぞれ連結された複数のステージを含むシフトレジスタと、
前記複数のゲートラインに印加されて当該複数のゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を、前記シフトレジスタを通じてそれぞれ複数のゲートラインに順次に印加する多重信号印加部と、
を含み、
前記多重信号印加部は、それぞれ順次に連結されたＩ個（Ｉは２以上の自然数）のステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電気的に連結され、
前記多重信号印加部はそれぞれ順次に連結されたステージを含むスタート部及び終了部を含み、前記スタート部の最後ステージは前記シフトレジスタの一番目のステージと電気的に連結され、前記終了部の一番目のステージは前記シフトレジスタの最後のステージと電気的に連結されることを特徴とする表示装置用スキャン駆動装置。
【請求項２】
前記サブスキャン信号及び前記メインスキャン信号のパルス幅はそれぞれＨで同一であり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジとの時間間隔はＩ×Ｈであることを特徴とする請求項１記載の表示装置用スキャン駆動装置。
【請求項３】
前記Ｉ値は前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）のＨ単位の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数であることを特徴とする請求項２記載の表示装置用スキャン駆動装置。
【請求項４】
前記Ｉ値は、２、３、４のうちのいずれか一つであることを特徴とする請求項２記載の表示装置用スキャン駆動装置。
【請求項５】
前記シフトレジスタを駆動するためのスキャン開始信号は、少なくとも前記スタート部の一番目のステージと前記シフトレジスタの一番目のステージに同時に印加され、前記サブスキャン信号及び前記メインスキャン信号は前記スキャン開始信号から発生されることを特徴とする請求項１〜４のいずれか一項記載の表示装置用スキャン駆動装置。
【請求項６】
前記スキャン開始信号が前記シフトレジスタの一番目のステージに伝達される配線に形成され、前記スタート部の最後のステージから出力されるキャリー信号が前記スタート部の一番目のステージに出力されることを防止するためのダイオードをさらに含むことを特徴とする請求項５記載の表示装置用スキャン駆動装置。
【請求項７】
前記ダイオードは、ゲートとドレイン端子が電気的に連結されたアモルファスシリコントランジスタであることを特徴とする請求項６記載の表示装置用スキャン駆動装置。
【請求項８】
前記多重信号印加部の前記スタート部は、前記シフトレジスタの一番目のステージと隣接して配置され、前記多重信号印加部の前記終了部は前記シフトレジスタの最後のステージと隣接して配置されていることを特徴とする請求項５〜７のいずれか一項記載の表示装置用スキャン駆動装置。
【請求項９】
前記メインスキャン信号は、前記サブスキャン信号から一定時間経過後出力されることを特徴とする請求項１記載の表示装置用スキャン駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
表示装置（ディスプレイ装置）は情報処理装置で処理された結果である電気的信号を使用者が認識することができるようにする装置である。このような表示装置の例としては液晶表示装置（ＬＣＤ）、有機電界発光装置（ＯＬＥＤ）、プラズマ表示パネル（ＰＤＰ）などがある。
【０００３】
二重液晶表示装置は多くの利点を有し多くの分野で使用されている。液晶表示装置は第１方向に延長された複数のゲートライン、前記第１方向に垂直な方向に延長された複数のソースライン、及び前記ゲートラインとソースラインに連結された複数の液晶キャパシタを含む。
【０００４】
前記ゲートラインが順次に活性化されると、前記ソースラインを通じてイメージに対応するデータ電圧が前記液晶キャパシタに印加され液晶キャパシタにデータ電圧が充電される。前記液晶キャパシタにデータ電圧が充電されると液晶キャパシタを構成する画素電極と共通電極との間に電気場が形成される。前記画素電極と共通電極との間に電気場が形成されると、前記画素電極と共通電極との間に  介在された液晶層の液晶分子配列が変化し液晶層の光学的透過率が変更される。従って、各画素別透過率が変更され画像が表示される。
【０００５】
一番目のゲートラインが活性化され最後のゲートラインまで順次に活性化された後再度一番目のゲートラインが活性化されるまでの周期を１フレームという。
【０００６】
ところで、表示装置の大きさが大きくなり解像度が増加することにより、ゲートライン数が増加するが、前記フレームは固定されているので、結果的に一つのゲートラインに連結された活性化される時間は減少される。
【０００７】
一方、ゲートラインが活性化された時間の間データ電圧が前記液晶キャパシタを充電するが、ゲートラインが活性化される時間が短くなると、液晶キャパシタの充電時間が短くなり、液晶キャパシタが目標画素電圧に到達できない、という問題が発生する。即ち、液晶キャパシタの充電率が低くなる問題が発生する。
【０００８】
さらに、残像を除去するために駆動周波数を増加させる場合、液晶キャパシタの充電時間がさらに短くなるという問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の第１目的は、短くなった充電時間の間にデータ電圧が液晶キャパシタに十分に充電され画質の向上が図れる表示装置用スキャン駆動装置を提供することにある。
【００１０】
本発明の第２目的は、このような駆動装置を含む表示装置を提供することにある。
【００１１】
本発明の第３目的は、短くなった充電時間の間にデータ電圧を液晶キャパシタに十分に充電することができる表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記した本発明の第１の目的を達成するためのスキャン駆動装置は、スキャン信号が伝達される複数のゲートライン、及びデータ信号が伝達される複数のソースラインを含む表示装置を駆動するスキャン駆動装置において、出力端子が前記ゲートラインと電気的にそれぞれ連結された複数のステージを含むシフトレジスタと、前記は前記複数のゲートラインに印加されて当該複数のゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を前記シフトレジスタを通じてそれぞれ複数のゲートラインに順次に印加する多重信号印加部とを含み、前記多重信号印加部は、それぞれ順次に連結されたＩ個（Ｉは２以上の自然数）のステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電気的に連結され、前記多重信号印加部はそれぞれ順次に連結されたステージを含むスタート部及び終了部を含み、前記スタート部の最後ステージは前記シフトレジスタの一番目のステージと電気的に連結され、前記終了部の一番目のステージは前記シフトレジスタの最後のステージと電気的に連結されている。
【００１３】
望ましくは、前記サブスキャン信号及びメインスキャン信号のパルス幅はそれぞれＨであり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジとの時間間隔はＩ×Ｈである。ここで、Ｉは２以上の自然数である。
【００１４】
望ましくは、前記Ｉ値は前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号の数の最小公倍数である。例えば、前記Ｉ値は２、３、４のうちのいずれか一つである。
【００１５】
前記多重信号印加部は、例えば、それぞれ順次に連結されたＩ個のステージを含むスタート部及び終了部を含み、前記スタート部は最後のステージが前記シフトレジスタの一番目のステージと電気的に連結され、前記終了部は一番目のステージが前記シフトレジスタの最後のステージと電気的に連結される。また、前記シフトレジスタを駆動するためのスキャン開始信号は、前記スタート部の一番目のステージと前記シフトレジスタの一番目のステージに同時に印加される。
【００１６】
望ましくは、前記スキャン駆動装置には、前記スキャン開始信号が前記シフトレジスタの一番目のステージに伝達される配線中に、前記スタート部の一番目の最後のステージから出力されるキャリー信号が前記スタート部の一番目のステージに出力されるのを防止するためのダイオードを、さらに含ませる。
【００１７】
例えば、前記多重信号印加部は、それぞれ順次に連結されたＩ個のステージを含み、前記一番目のステージは前記シフトレジスタの最後のステージと電気的に連結され、前記シフトレジスタを駆動させるためのスキャン開始信号はサブスキャン開始信号及び前記サブスキャン開始信号から一定の時間経過した後出力されるメインスキャン開始信号を含むとよい。
【００１８】
望ましくは、前記サブスキャン開始信号及びメインスキャン開始信号のパルス幅はそれぞれＨであり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジの時間間隔はＩ×Ｈである。ここで、Ｉは２以上の自然数である。
【００１９】
望ましくは、前記Ｉ値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数である。例えば、前記Ｉ値は２、３、４のうちいずれか一つであることができる。
【００２０】
前記した本発明の第２の目的を達成するための表示装置は、スキャン信号が伝達される複数のゲートラインとデータ信号が伝達される複数のソースラインを含む液晶表示パネルと、シフトレジスタ及び多重信号印加部を含むスキャン駆動装置とを有する。前記多重信号印加部の前記シフトレジスタは出力端子が前記ゲートラインと電気的にそれぞれ連結された複数のステージを含み、前記ゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を前記シフトレジスタを通じてそれぞれゲートラインに順次に印加する。前記多重信号印加部は、それぞれ順次に連結されたＩ個（Ｉは２以上の自然数）の前記ステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電気的に連結されている
【００２１】
前記した本発明の第３の目的を達成するための表示装置の駆動方法は、スキャン信号が伝達される複数のゲートライン、及びデータ信号が伝達される複数のソースラインを含む液晶表示パネルと、前記液晶表示パネルを駆動するスキャン駆動装置と、を含み、前記スキャン駆動装置は、出力端子が前記ゲートラインと電気的にそれぞれ連結された複数のステージを含むシフトレジスタと、前記ゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を、前記シフトレジスタを通じてそれぞれゲートラインに順次に印加する多重信号印加部と、を含み、前記多重信号印加部は、それぞれ順次に連結されたＩ個（Ｉは２以上の自然数）の前記ステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電気的に連結されている表示装置の駆動方法であって、Ｎ番目のゲートライン及び（Ｎ＋Ｉ）番目のゲートラインを同時に活性化させる段階及び活性化されたＮ番目のゲートライン（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタにそれぞれデータ電圧を印加する段階を含む。ここで、前記‘Ｎ’は自然数であり、Ｉは２以上の自然数のうちのいずれか一つの値である。
【００２２】
望ましくは、前記データ電圧は前記Ｎ番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧である。
【００２３】
望ましくは、前記Ｉ値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数である。例えば、前記Ｉ値は２、３、４のうちいずれか一つを有する。
【００２４】
本発明によると、一つのゲートラインに２度のスキャン信号が印加されるので、前記ゲートラインに連結された液晶キャパシタが２回にかけてデータ電圧の印加を受ける。従って、たとえゲートラインが活性化される時間が減少したとしても、前記液晶キャパシタに目標画素電圧が十分に充電されるので、画質が改善される。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【００２６】
図１は本発明の一実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイヤグラムである。
【００２７】
図１に示すように、本発明の一実施例による表示装置１００は多重信号印加部１１０、シフトレジスタ１２０及び液晶表示パネル１３０を含む。
【００２８】
前記多重信号印加部１１０はスタート部１１１及び終了部１１２を含む。前記スタート部１１１及び終了部１１２はそれぞれ順次に連結された複数のステージを含む。前記多重信号印加部１１０は前記シフトレジスタ１２０と電気的に連結される。
【００２９】
より詳細に説明すると、前記シフトレジスタ１２０は例えば、順次に連結された７６９個のステージ（ＳＴＡＧＥ１、ＳＴＡＧＥ２、…、ＳＴＡＧＥ７６９）を含む。前記多重信号印加部１１０の前記スタート部１１１は、例えば、２つのステージ（ＳＴＡＧＥ−１、ＳＴＡＧＥ０）を含み、２つのステージの最後のステージ（ＳＴＡＧＥ０）は前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）と電気的に連結される。また、前記多重信号印加部１１０の前記終了部１１２は、例えば、２つのステージ（ＳＴＡＧＥ７７０、ＳＴＡＧＥ７７１）を含み、２つのステージの一番目のステージ（ＳＴＡＧＥ７７０）は前記シフトレジスタ１２０の最後のステージ（ＳＴＡＧＥ７６９）に電気的に連結される。
【００３０】
前記多重信号印加部１１０のスタート部１１１及び終了部１１２に含まれるステージの数は、ドット反転駆動、コラム反転駆動または２ｘ１反転駆動などのような駆動方式、及び前記シフトレジスタ１２０に含まれたステージを駆動するためのクロック数と関係する。前記多重信号印加部１１０のスタート部１１１及び終了部１１２に含まれるステージの数は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数で決定される。これに対しては、後で詳細に説明する。
【００３１】
本実施例による多重信号印加部１１０のスタート部１１１及び終了部１１２は、例えば、それぞれ２つのステージを含む。
【００３２】
前記シフトレジスタ１２０を駆動するためのスキャン開始信号（ＳＴＶＰ）は、前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）及び前記多重信号印加部１１０の前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）に印加される。
【００３３】
図２は図１に示されたスキャン駆動装置に含まれた多重信号印加部のスタート部を詳細に示したブロックダイヤグラムである。
【００３４】
図１及び図２に示すように、前記多重信号印加部１１０のスタート部１１１は、例えば、２つのステージ（ＳＴＡＧＥ−１、ＳＴＡＧＥ０）を含む。前記スタート部１１１の出力信号は前記液晶表示パネル１３０に出力されない。
【００３５】
前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）にスキャン開始信号（ＳＴＶＰ）が印加されるとスタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）はキャリー信号（ＣＳ）を発生させる。
【００３６】
前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）から出力されたキャリー信号（ＣＳ）は、前記スタート部１１１の２番目のステージ（ＳＴＧＡＥ０）に入力され、前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ０）を駆動させる。前記２番目のステージ（ＳＴＡＧＥ０）から出力されたキャリー信号（ＣＳ）は前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）に入力され前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）を駆動させメインスキャン信号を発生させる。前記メインスキャン信号は前記液晶表示パネル１３０の一番目のゲートラインＧ１を活性化させる。また、前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）から出力されたキャリー信号は、前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ２）に入力され、メインスキャン信号を発生させる。
【００３７】
前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）に印加されたスキャン開始信号（ＳＴＶＰ）は、同時に前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）にも印加され、サブスキャン信号を発生させる。前記サブスキャン信号は前記液晶表示パネル１３０の一番目のゲートラインＧ１を活性化させる。
【００３８】
時間的に、前記一番目のゲートラインＧ１は前記サブスキャン信号によって１次的に、すなわち先に活性化され、前記メインスキャン信号によって２次的に活性化される。従って、ゲートラインを活性化する時間が実質的に増大され、データ電圧が前記一番目のゲートラインＧ１に連結された液晶キャパシタにより十分に充電されることが可能になる。
【００３９】
一方、前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ０）から出力されたキャリー信号が前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ０）に印加されて再度前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ０）が駆動されることを防止するために、前記スキャン開始信号（ＳＴＶＰ）を前記シフトレジスタの一番目ステージに伝達する配線内に、ダイオード２００が形成されている。前記ダイオード２００はゲートとドレイン端子が電気的に連結されたトランジスタで具現することができる。
【００４０】
図３は図１に示された液晶表示パネルのブロックダイヤグラムである。
【００４１】
図３に示すように、液晶表示パネル１３０は、第１方向に延長された複数のゲートライン（Ｇ１、Ｇ２、…Ｇｍ）、前記第１方向と交差する第２方向に延長された複数のソースライン（Ｄ１、Ｄ２、…Ｄｎ）、及び隣接する２つの前記ゲートラインと隣接する２つの前記ソースラインで定義される領域に形成された画素を含む。
【００４２】
各画素は、スイッチング素子（ＴＦＴ）、液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）を含む。前記スイッチング素子ＴＦＴはゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄを有し、前記ゲート電極Ｇは前記ゲートライン（Ｇ１、Ｇ２、…Ｇｍ）のうちの一つと電気的に連結され、前記ソース電極Ｓは前記ソースライン（Ｄ１、Ｄ２、…Ｄｎ）のうちの一つと電気的に連結されている。また前記ドレイン電極Ｄは液晶キャパシタ（Ｃｌｃ）の画素電極と電気的に連結されている。
【００４３】
前記液晶キャパシタ（Ｃｌｃ）は、前記画素電極、共通電極、及び前記画素電極と共通電極との間に介在された液晶層を有する。スキャン信号が前記ゲートラインに印加されると、前記ゲートラインに連結されたスイッチング素子（ＴＦＴ）がターンオンされ、ソースラインを通じて印加されたデータ電圧が、スイッチング素子のソース電極Ｓ及びドレイン電極Ｄを経て画素電極に印加される。
【００４４】
画素電極にデータ電圧が印加されると、前記画素電極と前記共通電極との間に電気場が形成され、前記電気場によって前記液晶層の液晶分子配列が変化する。前記液晶層の液晶分子配列が変化すると液晶層の光透過度が変化し画像を表示する。
【００４５】
ストレージキャパシタ（Ｃｓｔ）は、前記液晶キャパシタ（Ｃｌｃ）と並列で連結され、ストレージキャパシタ（Ｃｓｔ）に入力されたデータ電圧を１フレームの間保持する。
【００４６】
以下、各時間区間別に各ステージの入出力信号を説明する。
【００４７】
図４は図１に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。図４中、ＡＳＧ−１、ＡＳＧ−０、ＡＳＧ−１、ＡＳ−２はそれぞれステージＳＴＡＧ−１、ＳＴＡＧ０、ＳＴＡＧ１、ＳＴＡＧ２に対応する。また、太い実線はスキャン開始信号（ＳＴＶＰ）を、細かい破線はゲート信号を、細い実線はデータ信号を、粗い破線は予備充電信号を示す。以下、図１、３及び４を参照して説明する。
【００４８】
１Ｈ時間区間
一番目の時間区間１Ｈにおいては、スキャン開始信号（ＳＴＶＰ）が前記多重信号印加部１１０のスタート部１１１における一番目のステージ（ＳＴＡＧＥ−１）及び前記シフトレジスタ１２０における一番目のステージ（ＳＴＡＧＥ１）に同時に印加される。前記多重信号印加部１１０のスタート部１１１における一番目のステージ（ＳＴＡＧＥ−１）に印加されたスキャン開始信号（ＳＴＶＰ）はメインスキャン信号（ＭＳ）を発生させ、前記シフトレジスタ１２０における一番目のステージ（ＳＴＡＧＥ１）に印加されたスキャン開始信号（ＳＴＶＰ）はサブスキャン信号（ＳＳ）を発生させる。
【００４９】
２Ｈ時間区間
２番目の時間区間２Ｈにおいては、前記スキャン開始信号（ＳＴＶＰ）に応答して、スタート部１１１における一番目のステージ（ＳＴＡＧＥ−１）がメインスキャン信号（ＭＳ）を出力し、前記シフトレジスタ１２０における一番目のステージ（ＳＴＡＧＥ１）がサブスキャン信号（ＳＳ）を出力する。
【００５０】
前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）で出力されたメインスキャン信号（ＭＳ）は、前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ０）に入力される。また、前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）から出力されたサブスキャン信号（ＳＳ）は、前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ０）に入力され、前記表示パネル１３０の一番目のゲートラインＧ１を活性化させる。
【００５１】
前記表示パネル１３０の一番目のゲートラインＧ１が活性化されると、データ信号がソースラインＤ１、Ｄ２、…Ｄｍを通じて伝達液晶キャパシタ（Ｃｌｃ）に到達される。前記データ信号は液晶キャパシタ（Ｃｌｃ）を予備的に活性化させるだけで、実際に、前記活性化された一番目のゲートラインＧ１に対応する画素イメージのデータ信号ではない。
【００５２】
例えば、前フレームのデータ信号とは基準電圧（Ｖｃｏｍ）を基準にして反対極性のデータ信号が伝達される。
【００５３】
３Ｈ時間区間
３番目の時間区間３Ｈにおいては、前記スタート部１１１の一番目のステージ（ＳＴＡＧＥ−１）から出力されたメインスキャン信号（ＭＳ）に応答して、前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ０）がメインスキャン信号（ＭＳ）を出力する。また前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）から出力されたサブスキャン信号（ＳＳ）に応答して、前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ２）がサブスキャン信号（ＳＳ）を出力する。
【００５４】
前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ０）から出力されたメインスキャン信号（ＭＳ）は、前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）に入力される。また、前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ２）から出力されたサブスキャン信号（ＳＳ）は、前記シフトレジスタ１２０の３番目のステージ（ＳＴＡＧＥ３）に入力されると共に、前記表示パネル１３０の２番目のゲートラインＧ２を活性化させる。
【００５５】
前記表示パネル１３０の２番目のゲートラインＧ２が活性化されると、データ信号がソースラインＤ１、Ｄ２、…Ｄｍを通じて伝達液晶キャパシタ（Ｃｌｃ）に伝達される。前記データ信号は液晶キャパシタ（Ｃｌｃ）を予備的に充電させるだけであって、実際に前記活性化されたゲートラインに対応する画素イメージのデータ信号ではない。
【００５６】
例えば、前フレームのデータ信号とは基準電圧（Ｖｃｏｍ）を基準にして反対極性のデータ信号が伝達される。
【００５７】
４Ｈ時間区間
４番目の時間区間４Ｈにおいては、前記スタート部１１１の２番目のステージ（ＳＴＡＧＥ−１）から出力されたメインスキャン信号（ＭＳ）に応答して、前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）がメインスキャン信号（ＭＳ）を出力する。
また前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ２）から出力されたサブスキャン信号（ＳＳ）に応答して、前記シフトレジスタ１２０の３番目のステージ（ＳＴＡＧＥ３）がサブスキャン信号（ＳＳ）を出力する。
【００５８】
前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）から出力されたメインスキャン信号（ＭＳ）は、前記シフトレジスタ１２０の２番目のステージ（ＳＴＡＧＥ２）に入力されると共に、前記表示パネル１３０の１番目のゲートラインＧ１を活性化させる。また、前記シフトレジスタ１２０の３番目のステージ（ＳＴＡＧＥ３）で出力されたサブスキャン信号（ＳＳ）は、前記シフトレジスタ１２０の４番目のストレージ（ＳＴＡＧＥ４）に入力されると共に、前記表示パネル１３０の３番目のゲートラインＧ３を活性化させる。
【００５９】
前記表示パネル１３０の１番目のゲートラインＧ１が活性化されると、データ信号がソースラインＤ１、Ｄ２、…Ｄｍを通じて前記１番目のゲートラインに電気的に連結された液晶キャパシタ（Ｃｌｃ）に伝達される。前記データ信号は液晶キャパシタ（Ｃｌｃ）を活性化させ、前記１番目のゲートラインＧ１に連結された画素に対応するデータ電圧が前記液晶キャパシタ（Ｃｌｃ）に印加される。ところで、前記１番目のゲートラインに連結された液晶キャパシタ（Ｃｌｃ）は２Ｈ時間区間の間プリチャージ（ｐｒｉ−ｃｈａｒｇｅ）または予備的に活性化されているので、４Ｈ時間区間中に十分に目標のデータ電圧が充電されることができる。
【００６０】
同様に、前記３番目のゲートラインＧ３が活性化されると、前記一番目のゲートラインＧ１に連結された画素に対応するデータ電圧が印加され、３番目のゲートラインＧ３に連結された液晶キャパシタが予備的に充電される。
【００６１】
一番目のゲートラインＧ１に連結された画素に対応するデータ電圧によって、３番目のゲートラインＧ３に連結された画素の液晶キャパシタ（Ｃｌｃ）が予備的に充電され、次の６Ｈ時間区間の間に前記３番目のゲートラインＧ３に対応するデータ電圧によって完全に充電される。
【００６２】
仮に、一番目のゲートラインＧ１に連結された画素に対応するデータ電圧によって、三番目のゲートラインに連結された画素の液晶キャパシタ（Ｃｌｃ）が予備的に充電されても、１Ｈは例えば、約１３．３μｓと短いので、２Ｈの間一番目のゲートラインＧ１に連結された液晶キャパシタ（または画素）に対応するデータ電圧が、三番目のゲートラインに連結された液晶キャパシタ（または画素）に印加されても、人間の目には知覚されない。
【００６３】
それに反して、一番目のゲートラインＧ１においては、メインスキャン信号によって前記一番目のゲートラインＧ１に連結された画素の液晶キャパシタに対応する画素電圧が、一番目のゲートラインＧ１の液晶キャパシタ（Ｃｌｃ）に印加され、１フレームの間継続的に保持されるので、画面が歪曲されない。
【００６４】
４Ｈ時間区間の以後の説明は同じ繰り返しであるのでこれ以上の説明は省略する。
【００６５】
このように、サブスキャン信号及びメインスキャン信号の形で二度にかけて画素電圧が印加されるので、ゲートライン数が増加され１Ｈ時間区間の時間間隔が短縮されても、前記ゲートラインに連結された液晶キャパシタは目標の画素電圧まで充電されることができる。
【００６６】
さらに、最近、ドット反転駆動、コラム反転駆動、２ｘ１反転駆動などのように、各液晶キャパシタの劣化を防止するために、各画素に印加されるデータ電圧がフレーム毎に基準電圧（Ｖｃｏｍ）を中心に反転させることが行われている。本発明は、このようにフレーム毎に基準電圧を中心にデータ電圧を反転させる場合にも適用でき、サブスキャン信号を用いて予備的に充電させた後、メインスキャン信号を用いてデータ電圧を充電させることにより、予備前充電の間に反転の準備が備えられるので、より大きい効果を得ることができる。
【００６７】
図５は図１に示されたスキャン駆動装置に含まれた多重信号印加部の終了部を詳細に示したブロックダイヤグラムである。
【００６８】
図１及び図５に示すように、前記多重信号印加部１１０の終了部１１２は、例えば、２つのステージ（ＳＴＡＧＥ７７０、ＳＴＡＧＥ７７１）を含む。前記多重信号印加部１１０の終了部１１２は前記多重信号印加部のスタート部１１１と同一の数のステージを含む。前記多重信号印加部１１０のスタート部１１１及び終了部１１２に含まれるステージの数は、ドット反転駆動、コラム反転駆動または２ｘ１反転駆動などの駆動方式及び前記シフトレジスタ１２０に含まれたステージを駆動するためのクロック数と関係するが、それは後から詳細に説明する。
【００６９】
シフトレジスタ１２０の最後のステージ（ＳＴＡＧＥ７６９）にサブスキャン信号（またはキャリー信号）が入力されると、フレームリセット回路（図示せず）が動作して、最後の２つのゲートラインに連結されたデータ信号が入力できていない状態で、フレームが終了される。従って、シフトレジスタ１２０の最後のステージ（ＳＴＡＧＥ７６９）に追加的に２つのステージ（ＳＴＡＧＥ７７０）及び（ＳＴＡＧＥ７７１）を含む終了部１１２を追加し、前記終了部１１２の最後のステージ（ＳＴＡＧＥ７７１）にフレームリセット回路（図示せず）を電気的に連結する。
【００７０】
図６は、本発明の他の実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイヤグラムである。図６に示された表示装置は、多重信号印加部を除いては、図１に示された表示装置と実質的に同一である。従って、同一の構成要素については同一の参照符号を付与し、重複する説明は省略する。
【００７１】
図６に示すように、本発明の他の実施例による表示装置７００は、多重信号印加部７１０、シフトレジスタ１２０及び液晶表示パネル１３０を含む。
【００７２】
前記多重信号印加部７１０は、順次に連結された複数のステージを含む。また前記多重信号印加部７１０は前記シフトレジスタ１２０と電気的に連結されている。
【００７３】
より詳細に説明すると、前記シフトレジスタ１２０は、例えば、順次に連結された７６９個のステージ（ＳＴＡＧＥ１、ＳＴＡＧＥ２、…、ＳＴＧＡＥ７６９）を含む。前記多重信号印加部７１０は、例えば、２つのステージ（ＳＴＡＧＥ７７０、ＳＴＡＧＥ７７１）を含み、２つのステージの一番目のステージ（ＳＴＡＧＥ７７０）は前記シフトレジスタ１２０の最後のステージ（ＳＴＡＧＥ７６９）に電気的に連結されている。
【００７４】
前記多重信号印加部１１０に含まれるステージの数は、ドット反転駆動、コラム反転駆動または２ｘ１反転駆動などの駆動方式及び前記シフトレジスタ１２０に含まれたステージを駆動するためのクロック数と関係する。
【００７５】
より具体的には、前記シフトレジスタ１２０を駆動するためのスキャン開始信号（ＳＴＶＰ）は、サブスキャン開始信号（ＳＳＳ）及びメインスキャン開始信号（ＭＳＳ）を含む。前記サブスキャン開始信号（ＳＳＳ）が前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）に印加され、一定時間経過の後、メインスキャン開始信号（ＭＳＳ）が前記シフトレジスタ１２０の一番目のステージ（ＳＴＡＧＥ１）に再度印加される。このとき、前記サブスキャン開始信号（ＳＳＳ）及びメインスキャン開始信号（ＭＳＳ）のパルス幅をそれぞれＨだとすると、前記サブスキャン開始信号（ＳＳＳ）の上昇エッジと前記メインスキャン開始信号（ＭＳＳ）の上昇エッジとの間の時間間隔はＩ×Ｈで表現される。ここで、前記Ｉ値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の公倍数である。これについては後で詳細に説明する。
【００７６】
本実施例によると、図１に示されたスキャン駆動回路に比べて、ステージの数を減少させることができるので、スキャン駆動回路の多きさを減少させることができ、ステージで発生し得るエラーの可能性を減らし、生産性を高めることができる。
【００７７】
図７は、コラム反転駆動の場合の、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。本図で説明した図6の表示装置の駆動方法は図１に示されたスキャン駆動装置にも同様に適用することができる。
【００７８】
図７に示すように、コラム反転駆動の場合、順次に活性化されるそれぞれのゲートラインには基準電圧を中心に同一の極性のデータ信号が印加される。
【００７９】
コラム反転駆動によると、各ソースラインに連結された液晶キャパシタに同一の極性のデータ信号が印加される。また、隣接するソースラインに連結された液晶キャパシタには互いに反対極性のデータ信号が印加される。より詳細に説明すると、基準電圧に対して正極性を有するデータ電圧が、例えば、奇数番目のソースライン（Ｄ１、Ｄ３、…）に連結された液晶キャパシタに印加されるとすると、基準電圧に対して負極性を有するデータ電圧が、偶数番目のソースライン（Ｄ２、Ｄ４、…）に連結された液晶キャパシタに印加される。また、ｎ番目のフレームにおける各画素の液晶キャパシタには、ｎ−１番目のフレームでの各画素の液晶キャパシタに印加されるデータ信号とは反対極性のデータ信号が印加される。
【００８０】
前記コラム反転駆動の場合、ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期はゲートライン毎に同一の極性が印加されるので、１Ｈであり、図２及び図３に示されたように前記シフトレジスタを駆動するクロック信号数は２（ＣＫ１とＣＫ２）であるので、最小公倍数は２となる。
【００８１】
前記コラム反転駆動の場合、図１乃至図６に示されたスキャン駆動装置１１０のスタート部１１１及び終了部１１２はそれぞれ２つのステージを含む。また、図７に示されたスキャン駆動装置７１０または２つのステージを含み、前記サブスキャン開始信号（ＳＳＳ）とメインスキャン開始信号（ＭＳＳ）の上昇エッジ間または下降エッジ間の間隔は２Ｈとなる。
【００８２】
本実施例の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号（ＳＴＶＰ）が一番目のゲートラインＧ１に印加され順次にサブスキャン信号及びメインスキャン信号を出力すること以外は、図４で述べた説明と同一である。従って、時間区間別の説明は省略する。
【００８３】
図８はドット反転駆動の場合、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。本図面は図１で示されたスキャン駆動装置の場合にも類似に適用することができる。
【００８４】
ドット反転駆動によると、隣接する画素の液晶キャパシタには基準電圧を中心に互いに反対の極性を有するデータ信号が印加される。より詳細に説明すると、同一のソースラインに連結される液晶キャパシタには、基準電圧を中心に反対の極性を有するデータ信号が交合的に印加される。
また、同一のゲートラインに連結される液晶キャパシタには、基準電圧を中心に反対の極性を有するデータ信号が交合的に連結される。また、ｎ番目フレームにおける各画素の液晶キャパシタには、（ｎ−１）番目のフレームでの各画素の液晶キャパシタに印加されたデータ信号と反対の極性のデータ信号が印加される。
【００８５】
前記ドット反転駆動の場合、ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期はゲートライン毎に反対極性が印加されるので、２Ｈであり、図２及び図３に示されたように前記シフトレジスタを駆動するクロック信号数は２であるので、最小公倍数は２となる。従って、図６のスキャン開始信号（ＳＴＶＰ）のサブスキャン開始信号（ＳＳＳ）及びメインスキャン開始信号（ＭＳＳ）の上昇エッジまたは下降エッジとの間は２Ｈ時間分だけ離隔され、多重信号印加部７１０は２つのステージを含む形態となる。
【００８６】
また、図１に示された多重信号印加部１１０のスタート部１１１及び終了部１１２はそれぞれ２つのステージを含む。
【００８７】
前記ドット反転駆動の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号（ＳＴＶＰ）が一番目のゲートラインＧ１に印加され順次にサブスキャン信号及びメインスキャン信号を出力すること、基準電圧を中心に互いに反対極性のデータ電圧が各ステージに対応する液晶キャパシタに印加されること以外は図４で述べた説明と同一である。従って、時間区間別の説明は省略する。
【００８８】
図９は２ｘ１反転駆動の場合の、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。本図の駆動方法は図１に示されたスキャン駆動装置の場合にも同様に適用することができる。
【００８９】
２ｘ１反転駆動によると、ソースラインに沿って、正極性、正極性、負極性、負極性のデータ信号が周期的に反復され、隣接するソースラインには負極性、負極性、正極性、正極性のデータ信号が周期的に反復される。また、ｎ番目のフレームにおける各画素の液晶キャパシタには、ｎ−１番目のフレームでの各画素の液晶キャパシタに印加されたデータ信号と反対極性のデータ信号が印加される。
【００９０】
従って、前記ソースラインに沿って各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期は４Ｈであり、前記シフトレジスタを駆動するクロック信号数は２（ＣＫ１とＣＫ２）であるので、最小公倍数は４となる。従って、図６のスキャン開始信号（ＳＴＶＰ）のサブスキャン開始信号（ＳＳＳ）及びメインスキャン開始信号（ＭＳＳ）の上昇エッジ間または下降エッジ間の間隔は４Ｈ分だけ離隔され、多重信号印加部７１０は４個のステージを含む。
【００９１】
また、図１に示された多重信号印加部１１０のスタート部１１１及び終了部１１２はそれぞれ４個のステージを含む。
【００９２】
２ｘ１反転駆動の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号（ＳＴＶＰ）が一番目のゲートラインＧ１に印加され順次にサブスキャン信号及びメインスキャン信号を出力することと、基準電圧を中心に互いに正極性、正極性、負極性、負極性のデータ電圧が各ステージに対応する液晶キャパシタに印加されることを除いては、図４で述べた説明と同一である。従って、時間区間別の説明は省略する。
【００９３】
図１０はスキャン駆動装置を構成する多重信号印加部及びシフトレジスタの１ステージの等価回路図である。
【００９４】
図１０に示すように、単位画素Ｐはソース電極がソースライン（ＤＬ）に連結され、ゲート電極がゲートライン（ＧＬ）に連結されたスイッチング素子（ＴＦＴ）と、前記スイッチング素子（ＴＦＴ）のドレイン電極に連結された液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）を含む。
【００９５】
各ステージ３３０は、バッファ部３３１、充電部３３２、駆動部３３３、放電部３３４、第１ホルディング部３３５、第２ホルディング部３３６及びキャリー部３３７を含み、スキャン開始信号（ＳＴＶ）または以前ステージのキャリー信号に基づいて、スキャン信号（または走査信号）を単位画素（Ｐ）のスイッチング素子ＴＦＴに出力する。
【００９６】
バッファ部３３１は、ドレイン（または第１電流電極）とゲート（または制御電極）が共通にされて、第１入力信号（ＩＮ１）の供給を受けるように接続され、ソース（または第２電流電極）が充電部３３２の一端に連結されたａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１）からなり、前ステージから供給されるキャリー信号を第１入力信号（ＩＮ１）として、ソースに連結された充電部３３２、駆動部３３３、放電部３３５及び第２ホルディング部３３６にゲートオン電圧（ＶＯＮ）を供給する。当該ステージ３３０が一番目のステージであるならば、前記第１入力信号（ＩＮ１）はスキャン開始信号（ＳＴＶＰ）である。
【００９７】
充電部３３２は、一端が前記ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１）のソースと放電部３３４に連結され、他端が駆動部３３３の出力端子（ＯＵＴ）に連結されたキャパシタ（Ｃｌ）で構成される。
【００９８】
駆動部３３３は、ドレインがクロック端子（ＣＫ）に連結され、ゲートがＱ−ノード（ＮＱ）を経由してキャパシタ（Ｃ１）の一端に連結され、ソースがキャパシタ（Ｃ１）の他端及び出力端子（ＯＵＴ）に連結された  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ２）と、ドレインが  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ２）のソース及びキャパシタ（Ｃ１）の他端に連結され、ソースが第１電源電圧（ＶＯＦＦ）に連結された  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ３）で構成される。この際、ステージが奇数番目のステージであるとａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ２）のドレインには第１クロック（ＣＫＶ）が入力され、偶数番目のステージであると  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ２）のドレインには第１クロック（ＣＫＶ）とは位相の反対である第２クロック（ＣＫＶＢ）が入力される。前記  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ２）はプルアップ機能を遂行し、  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ３）はプルダウン機能を遂行する。
【００９９】
放電部３３４は  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ５）と  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ４）からなり、前者は第２入力信号（ＩＮ２）に応答して第１キャパシタ（Ｃ１）に充電された電荷をソースを介して第１電源電圧（ＶＯＦＦ）段に第１放電し、後者はフレームリセット信号に応答して第１キャパシタ（Ｃ１）に充電された電荷をソースを介して第１電源電圧（ＶＯＦＦ）段に第２放電する。
【０１００】
具体的に、  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ５）は、ドレインが第１キャパシタ（Ｃ１）の一端に連結され、ゲートが第２入力信号（ＩＮ２）に連結され、ソースが前記第１電源電圧（ＶＯＦＦ）に連結される。  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ４）は、ドレインが第１キャパシタ（Ｃ１）の一端に連結され、ゲートがフレームリセット信号に連結され、ソースが前記第１電源電圧（ＶＯＦＦ）に連結される。前記第２入力信号（ＩＮ２）は一種のリセット信号として働き、次のステージのゲートオン信号（ＶＯＮ）でもあることが望ましい。
【０１０１】
第１ホルディング部３３５は、複数のａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ６、Ｑ７、Ｑ８、Ｑ９）、及び複数のキャパシタ（Ｃ２、Ｃ３）からなり、第２ホルディング部３３６の動作をオン／オフ制御する。
【０１０２】
具体的に、  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ６）はドレインとゲートが共通に接続され、クロック端子（ＣＫ１）に連結される。  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）はドレインがクロック端子（ＣＫ１）に連結され、ゲートがａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ６）のソースに連結され、ソースが第２ホルディング３３６に連結される。
【０１０３】
第２キャパシタ（Ｃ２）の一端は、ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のドレインに、他端はａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のゲートに連結される。第３キャパシタ（Ｃ３）の一端はａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のゲートに、他端はａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のソースに連結される。  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ８）は、ドレインがａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ６）のソース及び  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のゲートに連結され、ゲートが出力端子（ＯＵＴ）に連結され、ソースが第１電源電圧（ＶＯＦＦ）に連結される。  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ９）は、ドレインが  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のソース及び第２ホルディング部３３６に連結され、ゲートが出力端子（ＯＵＴ）に連結され、ソースが第１電源電圧（ＶＯＦＦ）に連結される。
【０１０４】
第２ホルディング部３３６は複数の  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１３、Ｑ１０、Ｑ１１、Ｑ１２）からなり、出力−ノード（ＮＯ）がフローティングされることを防止する。即ち、第２ホルディング３３６は出力端子（ＯＵＴ）がハイレベルの時にオフ状態を保持するホルディング動作を実施する。
【０１０５】
具体的に、  ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１３）はドレイン出力端子（ＯＵＴ）に連結され、ゲートが第１ホルディング３３５に連結され、ソースが第１電源電圧（ＶＯＦＦ）に連結される。ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１０）は、ドレインが第１入力信号（ＩＮ１）に連結され、ゲートが第２クロック端子（ＣＫ２）に連結され、ソースが第１キャパシタ（Ｃ１）の一端に連結される。ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１１）は、ドレインがａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１０）のソース及び第１キャパシタ（Ｃ１）の一端に連結され、ゲートが第１クロック端子（ＣＫ１）に連結され、ソースが出力端子（ＯＵＴ）に連結される。ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１２）は、ドレインが出力端子（ＯＵＴ）に連結され、ゲートがａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１０）のゲートと共通し第２クロック端子（ＣＫ２）に連結され、ソースが第１電源電圧（ＶＯＦＦ）に連結される。第１クロック端子（ＣＫ１）に印加される第１クロック（ＣＫＶ）と第２クロック端子（ＣＫ２）に印加される第２クロック（ＣＫＶＢ）は互いに反対位相を有する。
【０１０６】
ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７、Ｑ９）は、出力端子（ＯＵＴ）がハイレベルのときのみａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１３）のゲートを第１電源電圧（ＶＯＦＦ）でプルダウンする動作を実施する。
【０１０７】
出力信号がローのとき、第１クロック（ＣＫ１）と同期されるコントロール電圧がａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）を通じてａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１３）のゲートに伝達される。ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）のゲート電圧は、出力端子（ＯＵＴ）がハイレベルのときのみを除いては、第１クロック（ＣＫ１）のハイレベルの電圧でａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ６）のしきい電圧分だけ小さい電圧になる。即ち、ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ７）は、出力端子（ＯＵＴ）がハイレベルのときのみを除いては、第１クロック（ＣＫ１）と同期されるコントロール電圧をａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１３）のゲートに伝達することができる。
【０１０８】
そして、第２クロック（ＣＫ２）がハイレベルのとき前記レジスタ出力端子（ＯＵＴ）はローレベルであるので、ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１２）は第２クロック（ＣＫ２）によって出力端子（ＯＵＴ）を第１電源電圧（ＶＯＦＦ）でホルディングする動作を実施する。
【０１０９】
キャリー部３３７はａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１４）からなり、前記出力端子（ＯＵＴ）と電気的に分離された前記第１クロック端子（ＣＫ１）を通じて前記第１クロック（ＣＫ１）の入力を受け、Ｑ−ノード（ＮＱ）がアクティブにされることにより、ａ−Ｓｉ：Ｈ  ＴＦＴ（Ｑ１４）がターンオンされ、クロック（ＣＫ１）を次のステージのキャリーノード（ＮＣ）に供給する。従って、前記出力端子（ＯＵＴ）の電位が変わっても、前記キャリー部３３７は前記第１クロック（ＣＫ１）を前記キャリー信号として出力することができる。
【０１１０】
以上、説明されたシフトレジスタのステージは一実施例だけではなく多様に変形し得る。
【０１１１】
図１１は前記図１０のステージを採用する表示装置でのスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【０１１２】
図１に示された表示装置１００が図１０のステージを採択する場合、図１に示された多重信号印加部１１０のスタート部１１１及び終了部１１２はそれぞれ三つのステージを含む。また、図６に示された表示装置７００が図１０のステージを採択する場合多重信号印加部７１０は三つのステージを含み、前記スキャン開始信号（ＳＴＶＰ）の３Ｈ分だけ離隔されたサブスキャン開始信号（ＳＳＳ）及びメインスキャン開始信号（ＭＳＳ）を含む。
【０１１３】
図１０に示されたステージの場合、第1電源電圧（ＶＯＦＦ）信号とスキャン開始信号（ＳＴＶＰ）または第1電源電圧（ＶＯＦＦ）信号とキャリー信号が電気的に衝突を起こすことがあり得るので、図１１に示されたように、サブスキャン信号（ＳＳ）とメインスキャン信号（ＭＳ）は前記図４に示されたものより１Ｈ分だけさらに離隔させることがよい。
【０１１４】
図１乃至図１１において説明された実施例において、“最小公倍数”という用語は“公倍数”に代替することもできる。しかし、サブスキャン信号（ＳＳ）とメインスキャン信号（ＭＳ）との間の間隔があまり増加すると、複数のゲートラインが活性化されるので、望ましくない。
【０１１５】
図１２及び図１３は、図１０の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。
【０１１６】
図１、３、１２及び図１３に示すように、シフトレジスタ１２０は液晶表示パネル１３０と一体に形成されることができる。即ち、シフトレジスタ１２０は液晶表示パネル１３０上部に形成されることができる。
【０１１７】
前記シフトレジスタ１２０が液晶表示パネル１３０に形成される場合、本発明による多重信号印加部１１０も液晶表示パネル１３０に形成される。
【０１１８】
より詳細に説明すると、表示領域（ＤＲ）には図３の第１方向に延長された複数のゲートライン（Ｇ１、Ｇ２、…Ｇｍ）、前記第１方向と交差する第２方向に延長された複数のソースライン（Ｄ１、Ｄ２、…Ｄｎ）、スイッチング素子ＴＦＴ、液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）が形成される。また、前記表示領域ＤＲに隣接する周辺領域（ＰＲ）にはシフトレジスタ１２０と多重信号印加部１１０が形成される。前記多重信号印加部１１０のスタート部１１１は前記シフトレジスタ１２０の一番目ステージ（ＳＴＡＧＥ１）に隣接して形成され、前記終了部１１２は前記シフトレジスタ１２０の最後のステージ（ＳＴＥＡＧＥ７６８）に隣接して形成される。図１２及び図１３のスタート部１１１及び終了部１１２は、例えば、サブスキャン信号（ＳＳ）の上昇エッジとメインスキャン信号（ＭＳ）の上昇エッジが図１１に示されたように３Ｈ分だけ離隔させるために、それぞれ３つのステージ（ＳＴＥＡＧＥ７６９〜７７１）を含む。また、前記ダイオード２００はゲートとドレイン端子が電気的に連結されたアモルファス（ａ−Ｓｉ）シリコントランジスタで具現することができる。
【０１１９】
図１４は本発明の一実施例による表示装置駆動方法を説明するための順序図である。
【０１２０】
本発明の一実施例による表示装置駆動方法によると、まずＮ＝１とし（Ｓ１０）、Ｎ番目のゲートライン及び（Ｎ＋Ｉ）番目のゲートラインを同時に活性化させ（Ｓ１００）、前記活性化されたＮ番目のゲートライン及び（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタにそれぞれデータ電圧を印加する（Ｓ２００）。前記Ｉ値は前記ソースラインに沿って、各ゲートライン（Ｇ１、Ｇ２、…Ｇｍ）に印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号の数の最小公倍数である。
【０１２１】
前記Ｓ１００およびＳ２００の段階は、Ｎを一つずつ増加させ（Ｓ３００）、Ｎが全てのゲートラインに到るまで反復的に進行される。また、（Ｎ＋Ｉ）値がゲートラインの個数を超過すると、前記（Ｎ＋Ｉ）値に対応するゲートラインは存在しないので、（Ｎ＋Ｉ）ゲートラインは活性化されない。
【０１２２】
前記データ電圧は前記Ｎ番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧である。この場合、前記Ｎ番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧が、（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタにも印加され、前記（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタを予備的に充電させる。従って、液晶キャパシタの充電率が改善される。一方、前述したように、Ｎ番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧が、（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタにも印加され、前記（Ｎ＋Ｉ）番目のゲートラインに連結された液晶キャパシタを充電するが、充電時間が非常に短いので人間の目に知覚されない。
【０１２３】
以上、説明したように、本発明によると一つのゲートラインに二度のスキャン信号が印加されるので、前記ゲートラインに連結された液晶キャパシタが二度にかけてデータ電圧の印加を受ける。従って、たとえ、ゲートラインが活性化される時間が減少しても、前記液晶キャパシタに目標画素電圧が十分に充電されるので、画質が改善される。
【０１２４】
さらに、最近、ドット反転駆動、コラム反転駆動、２ｘ１反転駆動などのように、各液晶キャパシタの劣化を防止するために各画素に印加されるデータ電圧がフレーム毎に基準電圧（Ｖｃｏｍ）を中心に反転されている。このようにフレーム毎に基準電圧を中心にデータ電圧が反転される場合、サブスキャン信号を用いて予備的に充電させ、メインスキャン信号を用いてデータ電圧を充電させる場合、予備的な前充電の間に反転の準備が備えられるという大きな効果を得ることができる。
【０１２５】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【産業上の利用可能性】
【０１２６】
本発明は、特にＬＣＤ、ＯＬＥＤ、ＰＤＰなどのような平板ディスプレイ装置関連の技術分野に適用可能である。
【図面の簡単な説明】
【０１２７】
【図１】本発明の一実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイヤグラムである。
【図２】図１に示されたスキャン駆動装置に含まれた多重信号印加部のスタート部を詳細に示したブロックダイヤグラムである。
【図３】図１に示された液晶表示パネルのブロックダイヤグラムである。
【図４】図１に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【図５】図１に示されたスキャン駆動装置に含まれた多重信号印加部の終了部を詳細に示したブラックダイヤグラムである。
【図６】本発明の他の実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイヤグラムである。
【図７】コラム反転駆動の場合の、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【図８】ドット反転駆動の場合の、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【図９】２ｘ１反転駆動の場合の、図６に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【図１０】スキャン駆動装置を構成する多重信号印加部及びシフトレジスタのステージの等価回路図である。
【図１１】前記図１０のステージを採用する表示装置におけるスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。
【図１２】図１０の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。
【図１３】図１０の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。
【図１４】本発明の一実施例による表示装置駆動方法を説明するための順序図である。
【符号の説明】
【０１２８】
１００    表示装置、
１１０    多重信号印加部、
１１１    スタート部、
１１２    終了部、
１２０    シフトレジスタ、
１３０    液晶表示パネル、
２００    ダイオード。
【図１】
0005377822.tif 000002
【図２】
0005377822.tif 000003
【図３】
0005377822.tif 000004
【図４】
0005377822.tif 000005
【図５】
0005377822.tif 000006
【図６】
0005377822.tif 000007
【図７】
0005377822.tif 000008
【図８】
0005377822.tif 000009
【図９】
0005377822.tif 000010
【図１０】
0005377822.tif 000011
【図１１】
0005377822.tif 000012
【図１２】
0005377822.tif 000013
【図１３】
0005377822.tif 000014
【図１４】
0005377822.tif 000015