(57)【特許請求の範囲】
【請求項１】
電源から入力される入力電圧の電圧レベルを変換して変換電圧を生成する変換手段と、
前記変換手段により変換された変換電圧から直流電圧を生成する直流電圧生成手段と、
前記直流電圧生成手段により生成された直流電圧及び前記変換手段により変換された変換電圧に基づいて、前記入力電圧がＡＣ電圧かＤＣ電圧かを検出する検出手段と、
前記検出手段により検出されたＡＣ電圧又はＤＣ電圧に基づいて、前記入力電圧が入力される入力機器に対して前記入力電圧の入力を遮断するか否かを制御する遮断制御手段と、
を備える保護回路。
【請求項２】
前記遮断制御手段は、
前記入力機器に対して前記入力電圧の入力を遮断する場合、前記電源と前記入力機器との間を断線する断線手段を備えた請求項１に記載の保護回路。
【請求項３】
前記変換手段は、
前記入力電圧が前記ＡＣ電圧の場合、前記ＡＣ電圧を整流し、当該整流された電圧の電圧レベルを変換し、前記変換電圧としてパルス変換電圧を生成し、前記入力電圧が前記ＤＣ電圧の場合、前記ＤＣ電圧の電圧レベルを変換し、前記変換電圧として直流変換電圧を生成し、
前記直流電圧生成手段は、
前記変換手段より変換されたパルス変換電圧又は直流変換電圧から前記直流電圧を生成し、
前記検出手段は、
前記直流電圧及び前記パルス変換電圧に基づいて、前記入力電圧を前記ＡＣ電圧と検出
し、前記直流電圧及び前記直流変換電圧に基づいて、前記入力電圧を前記ＤＣ電圧と検出し、
前記遮断制御手段は、
前記検出手段により前記ＡＣ電圧が検出された場合、前記入力機器に対して前記入力電圧を入力させ、前記検出手段により前記ＤＣ電圧が検出された場合、前記入力機器に対して前記入力電圧の入力を遮断する請求項１又は２に記載の保護回路。
【請求項４】
前記入力電圧がＡＣ電圧かＤＣ電圧かの判別を遅延させる遅延手段を備えた請求項１から３のいずれか一項に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関する
【背景技術】
【０００２】
従来から、ＡＣ（Alternating Current）電源又はＤＣ（Direct Current）電源から入力機器（例えば、スイッチング電源）に電圧又は電流の供給を行う技術が知られている。
図６を参照して、ＡＣ電源又はＤＣ電源から入力機器に電圧又は電流の供給を行う従来回路について説明する。従来回路１００は、ＡＣ電源１０１からＡＣ電圧又はＤＣ電源１０２からＤＣ電圧が端子１０３を介して入力機器１０４に入力される回路を示している。例えば、ＡＣ電源１０１からＡＣ電圧が端子１０３を介して入力されると、ＡＣ電圧に基づいて、入力機器１０４は動作する。また、ＤＣ電源１０２からＤＣ電圧が端子１０３を介して入力されると、ＤＣ電圧に基づいて、入力機器１０４は動作する。
【０００３】
また、サージ電流の大きさに影響されることなく、適正なスイッチ素子及びヒューズを使用した過電圧保護回路を用いた技術も知られている（例えば、特許文献１参照）。
【特許文献１】特開２００７−４３８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来回路１００の構成の場合、入力電圧（ＡＣ電圧又はＤＣ電圧）を入力機器１０４に入力する際、入力機器１０４及び電源（例えば、ＤＣ電源１０２）が破壊される可能性があった。
例えば、従来回路１００において、ＡＣ電源１０１又はＤＣ電源１０２から入力される入力電圧を許容できる入力機器１０４が備えられており、この入力機器１０４を交換する必要が生じたとする。このとき、ＡＣ電源１０１又はＤＣ電源１０２から入力される入力電圧を交換後の入力機器１０４が許容可能であれば、ＡＣ電源１０１及びＤＣ電源１０２の物理インターフェース（例えば、コネクタの形状等）を変える必要はない。しかし、交換後の入力機器１０４がＡＣ電源１０１から入力される入力電圧のみを許容し、ＤＣ電源１０２から入力される入力電圧を許容しない構成である場合も考えられる。この場合、ＡＣ電源１０１及びＤＣ電源１０２の物理インターフェース（例えば、コネクタの形状等）を変更しなければならない。したがって、ＡＣ電源及びＤＣ電源の物理インターフェースを変更して対応することは困難であった。このため、ＤＣ電源１０２から入力される入力電圧が誤って入力機器１０４に入力され、入力機器１０４及びＤＣ電源１０２が破壊される可能性があった。
【０００５】
本発明の課題は、入力電圧を入力機器に入力する際、入力機器及び電源が破壊されるのを防ぐことである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に記載の発明の保護回路は、
電源から入力される入力電圧の電圧レベルを変換して変換電圧を生成する変換手段と、
前記変換手段により変換された変換電圧から直流電圧を生成する直流電圧生成手段と、
前記直流電圧生成手段により生成された直流電圧及び前記変換手段により変換された変換電圧に基づいて、前記入力電圧がＡＣ電圧かＤＣ電圧かを検出する検出手段と、
前記検出手段により検出されたＡＣ電圧又はＤＣ電圧に基づいて、前記入力電圧が入力される入力機器に対して前記入力電圧の入力を遮断するか否かを制御する遮断制御手段と、
を備える。
【０００７】
請求項２に記載の発明は、請求項１に記載の保護回路において、
前記遮断制御手段は、
前記入力機器に対して前記入力電圧の入力を遮断する場合、前記電源と前記入力機器との間を断線する断線手段を備える。
【０００８】
請求項３に記載の発明は、請求項１又は２に記載の保護回路において、
前記変換手段は、
前記入力電圧が前記ＡＣ電圧の場合、前記ＡＣ電圧を整流し、当該整流された電圧の電圧レベルを変換し、前記変換電圧としてパルス変換電圧を生成し、前記入力電圧が前記ＤＣ電圧の場合、前記ＤＣ電圧の電圧レベルを変換し、前記変換電圧として直流変換電圧を生成し、
前記直流電圧生成手段は、
前記変換手段より変換されたパルス変換電圧又は直流変換電圧から前記直流電圧を生成し、
前記検出手段は、
前記直流電圧及び前記パルス変換電圧に基づいて、前記入力電圧を前記ＡＣ電圧と検出
し、前記直流電圧及び前記直流変換電圧に基づいて、前記入力電圧を前記ＤＣ電圧と検出し、
前記遮断制御手段は、
前記検出手段により前記ＡＣ電圧が検出された場合、前記入力機器に対して前記入力電圧を入力させ、前記検出手段により前記ＤＣ電圧が検出された場合、前記入力機器に対して前記入力電圧の入力を遮断する。
【０００９】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の保護回路において、
前記入力電圧がＡＣ電圧かＤＣ電圧かの判別を遅延させる遅延手段を備える。
【発明の効果】
【００１０】
請求項１に記載の発明によれば、検出手段により検出されたＡＣ電圧又はＤＣ電圧に基づいて、入力機器に対して入力電圧の入力を遮断するか否かを制御する。これにより、入力電圧を入力機器に入力する際、入力機器及び電源の破壊を防ぐことができる。
【００１１】
請求項２に記載の発明によれば、入力機器に対して入力電圧の入力を遮断する場合、断線手段により電源と入力機器との間を断線することができる。
【００１２】
請求項３に記載の発明によれば、入力電圧がＡＣ電圧と検出された場合、入力機器に対して入力電圧を入力させ、入力電圧がＤＣ電圧と検出された場合、入力機器に対して入力電圧の入力を遮断することができる。
【００１３】
請求項４に記載の発明によれば、入力電圧がＡＣ電圧かＤＣ電圧かの判別を遅延させることができるので、ノイズにより電源と入力機器との間が断線することを防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。
【００１５】
図１〜図５を参照して本発明に係る実施の形態を説明する。先ず、図１を参照して本実施の形態の全体回路１を説明する。全体回路１は、電源２と、端子１０３と、保護回路３と、出力端子１６と、ＧＮＤ（グランド）端子１７と、入力機器１０４と、を備えて構成される。
【００１６】
電源２は、従来回路１００におけるＡＣ電源１０２又はＤＣ電源１０３に該当する。電源２は、ＡＣ電圧又はＤＣ電圧を保護回路３又は入力機器１０４に入力する。
【００１７】
端子１０３は、従来回路１００における端子１０３に該当する。端子１０３は、入力端子１５と、ＧＮＤ（グランド）端子１７と、を備えて構成される。入力端子１５は、グランド端子１７に対し所定の電圧が印加される端子である。具体的には、入力端子１５には、電源２から入力された入力電圧Ｖｉが印加される。グランド端子１７は、基準電位（ゼロ電圧）が印加される端子である。
【００１８】
保護回路３は、電源２と入力機器１０４との間に設けられた回路である。保護回路３は、変換手段としての整流／レベル変換回路１１と、直流電圧生成手段としての直流電圧生成回路１２と、検出手段としてのＡＣ／ＤＣ検出回路１３と、制御手段としてのスイッチ／ヒューズ回路１４と、を備えて構成される。
【００１９】
整流／レベル変換回路１１は、電源２から入力される入力電圧Ｖｉの電圧レベルを変換して変換電圧（電圧ＶＰ）を生成する回路である。具体的には整流／レベル変換回路１１は、入力電圧ＶｉがＡＣ電圧の場合、そのＡＣ電圧を半波整流し、当該整流された電圧をクランプすることにより変換されたパスル状の電圧ＶＰ（パルス変換電圧）を生成する。また、整流／レベル変換回路１１は、入力電圧がＤＣ電圧の場合、ＤＣ電圧の電圧レベルを変換し、電圧ＶＰ（直流変換電圧）を生成する。
【００２０】
直流電圧生成回路１２は、整流／レベル変換回路１１により変換された電圧ＶＰから直流電圧ＶＣを生成する回路である。具体的には、直流電圧生成回路１２は、入力電圧ＶｉがＡＣ電圧の場合、パルス波形を示す電圧ＶＰから直流電圧ＶＣを生成する。また、入力電圧ＶｉがＤＣ電圧の場合、直流波形を示す電圧ＶＰから直流電圧ＶＣを生成する。
【００２１】
ＡＣ／ＤＣ検出回路１３は、直流電圧生成回路１２により生成された直流電圧ＶＣ及び整流／レベル変換回路１１により変換された電圧ＶＰに基づいて、入力電圧がＡＣ電圧かＤＣ電圧かを検出する回路である。具体的には、ＡＣ／ＤＣ検出回路１３は、直流電圧ＶＣ及びパルス波形を示す電圧ＶＰに基づいて、入力電圧ＶｉをＡＣ電圧と検出する。また、直流電圧ＶＣ及び直流波計を示す電圧ＶＰに基づいて、入力電圧ＶｉをＤＣ電圧と検出する。
【００２２】
スイッチ／ヒューズ回路１４は、ＡＣ／ＤＣ検出回路１３により検出されたＡＣ電圧又はＤＣ電圧に基づいて、入力機器１０４に対して入力電圧Ｖｉの入力を遮断するか否かを制御する。具体的には、スイッチ／ヒューズ回路１４は、ＡＣ／ＤＣ検出回路１３によりＡＣ電圧が検出された場合、入力機器１０４に対して入力電圧Ｖｉを入力させ、ＡＣ／ＤＣ検出回路１３によりＤＣ電圧が検出された場合、入力機器１０４に対して入力電圧Ｖｉの入力を遮断する。
【００２３】
出力端子１６は、グランド端子１７に対し所定の値が印加される端子である。具体的には、出力端子１６には、入力電圧がＡＣ電圧の場合はＡＣ電圧が印加され、入力電圧がＤＣ電圧の場合はゼロ電圧が印加される。
【００２４】
入力機器１０４は、スイッチング電源回路により構成され、電源２から入力された入力電圧Ｖｉが入力されることにより電圧又は電流が供給される。以下、本実施の形態では、入力機器１０４は、ＡＣ電圧の入力のみを許容することのできる構成とする。
【００２５】
次に、図２を参照して、保護回路３における整流／レベル変換回路１１、直流電圧生成回路１２、ＡＣ／ＤＣ検出回路１３、及びスイッチ／ヒューズ回路１４の構成について説明する。
【００２６】
整流／レベル変換回路１１は、ダイオードＤ１と、抵抗Ｒ１と、ツェナーダイオードＤ２と、を備えて構成される。
【００２７】
ダイオードＤ１は、アノード端子がヒューズＦ１を介して入力端子１５に接続され、カソード端子が抵抗Ｒ１に接続される。抵抗Ｒ１は、ダイオードＤ１のカソード端子とツェナーダイオードＤ２のカソード端子との間に接続される。ツェナーダイオードＤ２は、カソード端子が抵抗Ｒ２の片側端子と接続され、アノード端子がグランド端子１７に接続される。
【００２８】
直流電圧生成回路１２は、ダイオードＤ３と、コンデンサＣ１と、を備えて構成される。
【００２９】
ダイオードＤ３は、アノード端子が整流／レベル変換回路１１と接続され、カソード端子がコンデンサＣ１の片側端子又はスイッチＱ１のソース電極に接続される。コンデンサＣ１は、ダイオードＤ３のカソード端子とグランド端子１７との間に接続される。
【００３０】
ＡＣ／ＤＣ検出回路１３は、スイッチＱ１と、コンデンサＣ２と、抵抗Ｒ２と、抵抗Ｒ３と、スイッチＱ２と、を備えて構成される。抵抗Ｒ３及びスイッチＱ２は、論理反転回路１３Ａを構成する。
【００３１】
スイッチＱ１は、Ｐチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）により構成され、ゲート電極が整流／レベル変換回路１１に接続される。また、スイッチＱ１は、ソース電極が直流電圧生成回路１２に接続される。コンデンサＣ２は、スイッチＱ１のソース電極とドレイン電極との間に接続される。抵抗Ｒ２は、コンデンサＣ２に直列接続される。具体的には、抵抗Ｒ２は、コンデンサＣ２の片側端子とグランド端子１７との間に接続される。抵抗Ｒ３は、コンデンサＣ２の片側端子とスイッチＱ２のドレイン電極との間に接続される。スイッチＱ２は、Ｎチャネル型ＭＯＳＦＥＴにより構成され、ソース電極がグランド端子１７、ゲート電極が抵抗Ｒ２の片側端子とそれぞれ接続される。
【００３２】
スイッチ／ヒューズ回路１４は、ヒューズＦ１と、ダイオードＤ４，Ｄ５と、スイッチＱ３と、を備えて構成される。
【００３３】
ヒューズＦ１は、入力端子１５と出力端子１６との間に接続される。ダイオードＤ４は、スイッチＱ３のドレイン電極とソース電極との間に接続される。また、ダイオードＤ４は、スイッチＱ３がＮチャネル型ＭＯＳＦＥＴの場合の寄生ダイオード（ＰＮ接合で構成されるダイオード）である。ダイオードＤ５は、アノード電極がヒューズＦ１又は出力端子１６に接続され、カソード電極がスイッチＱ３のドレイン電極に接続される。ダイオードＤ５は、ダイオードＤ４によるＡＣ電圧の負側電圧でヒューズＦ１が溶断しないようにするためのダイオードである。スイッチＱ３は、Ｎチャネル型ＭＯＳＦＥＴにより構成される。スイッチＱ３は、ゲート電極がＡＣ／ＤＣ検出回路１３に接続され、ドレイン電極がダイオードＤ５に接続され、ソース電極がグランド端子１７にそれぞれ接続される。
【００３４】
次に、保護回路３の動作について図３及び図４を参照して説明する。図３は、保護回路３における各部の電圧状態を示した図である。図４は、各電圧の波形を示した図である。
先ず、電源２からＡＣ電圧（交流電圧）である入力電圧Ｖｉが入力端子１５に印加され、当該入力電圧Ｖｉが保護回路３に入力された場合の動作を説明する。
【００３５】
先ず、交流電圧である入力電圧Ｖｉが保護回路３に入力される（図３中の入力電圧Ｖｉ：「ＡＣ」）。入力電圧Ｖｉは、ダイオードＤ１、抵抗Ｒ１、ツェナーダイオードＤ２に印加される。具体的には、ダイオードＤ１により交流電圧の正側の電圧のみを取り出す整流がされる。整流された電圧は、抵抗Ｒ１に出力される。
【００３６】
このとき、抵抗Ｒ１の片側端子には、ツェナーダイオードＤ２のツェナー電圧の電圧レベルＶＺにクランプ（固定）された電圧ＶＺ（電圧レベルＶＺ）が印加される。したがって、抵抗Ｒ１によりダイオードＤ１で整流された入力電圧ＶｉとツェナーダイオードＤ２の電圧ＶＺとの差分電圧Ｖｉ−ＶＺが負担される。例えば、入力電圧Ｖｉが１００Ｖ、電圧ＶＺが５Ｖの場合、抵抗Ｒ１により１００−５＝９５Ｖの電圧が負担される。
【００３７】
そして、入力電圧Ｖｉの電圧レベルが変換された（ツェナーダイオードＤ２のツェナー電圧の電圧レベルＶＺにクランプされた）電圧ＶＰが生成される。そして、生成された電圧ＶＰが直流電圧生成回路１２に出力される。ここで、図４（Ａ）（Ｂ）を参照して、電圧ＶＰについて説明する。図４（Ａ）は、入力電圧Ｖｉから電圧ＶＰが生成されることを示した図である。図４（Ｂ）は、電圧ＶＰのパルス波形を示した図である。図４（Ａ）に示す入力電圧Ｖｉは、保護回路３に入力される入力電圧Ｖｉの波形を示している。入力電圧Ｖｉが保護回路３に入力されると、ダイオードＤ１により入力電圧Ｖｉの負側の成分がカットされる。そして、電圧レベルＶＺにレベル調整される。そして、図４（Ｂ）に示すように、ゼロ電圧と電圧レベルＶＺとが交互に現れるパルス波形を示す電圧ＶＰが出力される（図３中のＶＰ：「０／ＶＺパルス」）。
【００３８】
そして、電圧ＶＰが直流電圧生成回路１２に入力される。具体的には、電圧ＶＰは、ダイオードＤ３を通過し、コンデンサＣ１によりパスル毎に充電される。このとき、ダイオードＤ３によりコンデンサＣ１に充電された電荷がダイオードＤ３のアノード側に戻るのが阻止される。
【００３９】
ここで、図４（Ｃ）を参照して、電圧ＶＰと直流電圧生成回路１２から出力される直流電圧ＶＣについて説明する。図４（Ｃ）は、電圧ＶＰ、ＶＣ、ＶＯの波形を示した図である。図４（Ｃ）に示すように、電圧ＶＰは、パルス波形である。この電圧ＶＰは、パルス毎（電圧レベルがＶＺの時毎）にコンデンサＣ１に充電される。ここで、電圧ＶＰがゼロ電圧の時、電圧ＶＰから放電される放電量は微量に制御される。したがって、図４に示すように、直流電圧ＶＣは、小さなリップル電圧を持ったほぼ電圧レベルＶＺの波形となる（図３中のＶＣ：「ＶＺ」）。直流電圧ＶＣは、ＡＣ／ＤＣ回路１３に出力される。
【００４０】
そして、直流電圧ＶＣがＡＣ／ＤＣ検出回路１３に入力される。具体的には、直流電圧ＶＣは、スイッチＱ１のソース電極に印加される。また、電圧ＶＰがＡＣ／ＤＣ検出回路１３に入力される。具体的には、電圧ＶＰがスイッチＱ１のゲート電極に印加される。このとき、直流電圧ＶＣは、ほぼ電圧レベルＶＺである。また、電圧ＶＰは、パルス電圧である。したがって、電圧ＶＰの電圧レベルがゼロ電圧の場合、ゲート電極は電圧レベル０、ソース電極は電圧レベルＶＺとなり、スイッチＱ１はＯＮする。また、電圧ＶＰの電圧レベルがＶＺの場合、ゲート電極は電圧レベルＶＺ、ソース電極は電圧レベルＶＺとなり、スイッチＱ１はＯＦＦする。
【００４１】
スイッチＱ１がＯＮした場合、ソース電極−ドレイン電極間は短絡状態となる。このため、抵抗Ｒ２の両端電圧ＶＯは、電圧ＶＣと同電位となる。すなわち、図４（Ｃ）に示すように、電圧ＶＯは、電圧レベルＶＺとなる。
【００４２】
また、スイッチＱ１がＯＦＦした場合、コンデンサＣ２に電圧ＶＣが充電される。ここで、コンデンサＣ２と抵抗Ｒ２との積で表される時定数は、交流電圧である入力電圧Ｖｉの周期よりも長い値で設定されている。したがって、スイッチＱ１はＯＦＦとなり、コンデンサＣ２により電圧ＶＣの充電が開始される。そうすると、コンデンサＣ２の両端電圧はゼロから徐々に上がっていく。一方、電圧ＶＣは一定であるので、電圧ＶＯの電位は電圧ＶＺから徐々に下がっていく。このとき、コンデンサＣ２と抵抗Ｒ２との積で表される時定数は長い値に設定されているので、電圧ＶＯの電位は、電圧ＶＺからほとんど低下しない状態で再度スイッチＱ１がオンする。そうすると、電圧ＶＯは電圧ＶＺに戻される。これにより、電圧ＶＯの電圧レベルはほぼ電圧ＶＺに保持される（図３中のＶＯ：「ＶＺ」）。
【００４３】
その結果、スイッチＱ２はＯＮする。そうすると、スイッチＱ２のドレイン電極−ソース電極間は短絡状態となり、電圧ＶＯＸはグランド端子の電圧（ゼロ電圧）となる（図３中のＶＯＸ：「ゼロ」）。すなわち、ＡＣ／ＤＣ検出回路１３により、パルス波形を示す電圧ＶＰ及び直流電圧ＶＣに基づいて、入力電圧ＶｉはＡＣ電圧と検出され、電圧ＶＯＸがゼロ電圧として出力される。
【００４４】
そして、電圧ＶＯＸがスイッチ／ヒューズ回路１４に入力される。具体的には、電圧ＶＯＸがスイッチＱ３のゲート電極に印加される。この場合、電圧ＶＯＸは、ゼロ電圧であるので、スイッチＱ３はＯＦＦする（図３中のＱ３：「ＯＦＦ」）。そうすると、ヒューズＦ１は溶断されない（図３中のＦ１：「溶断せず」）。そして、交流電圧である入力電圧Ｖｉが出力端子１６に出力される（図３中の出力：「ＡＣ」）。すなわち、入力電圧Ｖｉが入力機器１０４に入力される。
【００４５】
次に、電源２から直流電圧である入力電圧Ｖｉが入力端子１５に印加され、当該直流電圧が保護回路３に入力されたときの動作を説明する。
【００４６】
先ず、直流電圧である入力電圧Ｖｉが保護回路３に入力される（図３中の入力電圧：「ＤＣ」）。入力電圧Ｖｉは、ダイオードＤ１、抵抗Ｒ１、ツェナーダイオードＤ２に印加される。入力電圧Ｖｉはダイオードを通過して抵抗Ｒ１に出力される。そして、抵抗Ｒ１により入力電圧ＶｉとツェナーダイオードＤ２の電圧ＶＺとの差分電圧Ｖｉ−ＶＺが負担される。そして、入力電圧Ｖｉの電圧レベルが変換された（ツェナーダイオードＤ２のツェナー電圧の電圧レベルＶＺにクランプされた）電圧ＶＰが生成される。そして、生成された電圧ＶＰが直流電圧生成回路１２に出力される（図３中のＶＰ：「ＶＺ」）。
【００４７】
そして、電圧ＶＰが直流電圧生成回路１２に入力される。具体的には、電圧ＶＰは、ダイオードＤ３を通過して、電圧レベルＶＺの電圧ＶＣとしてＡＣ／ＤＣ検出回路１３に出力される（図３中のＶＣ：「ＶＺ」）。
【００４８】
そして、電圧ＶＣがＡＣ／ＤＣ検出回路１３に入力される。具体的には、電圧ＶＣがスイッチＱ１のソース電極に印加される。また、電圧ＶＰがＡＣ／ＤＣ検出回路１３に入力される。具体的には、電圧ＶＰがスイッチＱ１のゲート電極に印加される。このとき、電圧ＶＣは、電圧レベルＶＺの直流電圧である。同様に、電圧ＶＰは、電圧レベルＶＺの直流電圧である。したがって、ゲート電極は電圧レベルＶＺ、ソース電極は電圧レベルＶＺとなるので、スイッチＱ１はＯＦＦする。
【００４９】
スイッチＱ１がＯＦＦになると、コンデンサＣ２に電圧ＶＣが充電される。そして、スイッチＱ１がＯＦＦとなって時間が十分に経過してコンデンサＣ１の充電が完了すると、コンデンサＣ２に電流が流れなくなる。コンデンサＣ２に電流が流れなくなると、抵抗Ｒ２にも電流が流れなくなり、電圧ＶＯはゼロ電圧となる（図３中のＶＯ：「ゼロ」）。
【００５０】
その結果、電圧ＶＯは、スイッチＱ２はＯＦＦする。そうすると、電圧ＶＯＸは電圧ＶＣと同電位となる。このとき、電圧ＶＯＸは、電圧レベルＶＺの電圧である（図３中のＶＯＸ：「ＶＺ」）。すなわち、ＡＣ／ＤＣ検出回路１３により、直流電圧を示す電圧ＶＰ及び直流電圧ＶＣに基づいて、入力電圧ＶｉはＤＣ電圧と検出され、電圧レベルＶＺの電圧ＶＯＸが出力される。  
【００５１】
そして、電圧ＶＯＸがスイッチ／ヒューズ回路１４に入力される。具体的には、電圧ＶＯＸがスイッチＱ３のゲート電極に印加される。この場合、電圧ＶＯＸは、電圧レベルＶＺであるので、スイッチＱ３はＯＮする（図３中のＱ３：「ＯＮ」）。そうすると、入力端子１５とグランド端子１７とがヒューズＦ１を介して短絡状態となり、ヒューズＦ１が溶断される（図３中のＦ１：「溶断」）。この場合、ヒューズＦ１が溶断されるので、電源２と入力機器１０４とが断線され、出力端子１６には入力電圧Ｖｉは出力されない（図３中の出力：しない）。すなわち、入力電圧Ｖｉは入力機器１０４に入力されない。
【００５２】
以上、本実施の形態によれば、ＡＣ／ＤＣ検出回路１３により検出されたＡＣ電圧又はＤＣ電圧に基づいて、入力機器１０４に対して入力電圧Ｖｉの入力を遮断するか否かを制御する。これにより、例えば、入力機器１０４がＡＣ電圧入力のみを許容できる場合、入力電圧ＶｉがＡＣ電圧かＤＣ電圧かを検出し、入力電圧ＶｉがＤＣ電圧と検出した場合は、入力機器１０４に対して入力電圧Ｖｉの入力を遮断するので、入力電圧Ｖｉを入力機器１０４に入力する際、入力機器１０４及び電源２の破壊を防ぐことができる。
【００５３】
また、入力機器１０４に対して入力電圧Ｖｉの入力を遮断する場合、ヒューズＦ１により電源２と入力機器１０４との間を断線することができる。
【００５４】
また、入力電圧ＶｉがＡＣ電圧と検出された場合、入力機器１０４に対して入力電圧Ｖｉを入力させ、入力電圧ＶｉがＤＣ電圧と検出された場合、入力機器１０４に対して入力電圧Ｖｉの入力を遮断することができる。
【００５５】
（変形例）
図５を参照して、本発明に係る実施の形態の変形例を説明する。図５に本発明に係る保護回路３Ａの回路構成を示す。以下、保護回路３と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について説明する。
【００５６】
保護回路３Ａは、整流／レベル変換回路１１と、直流電圧生成回路１２と、ＡＣ／ＤＣ検出回路１３と、スイッチ／ヒューズ回路１４と、入力端子１５と、出力端子１６と、ＧＮＤ（グランド）端子１７と、遅延回路１８と、を備えて構成される。遅延回路１８は、コンデンサＣ３を備えて構成される。コンデンサＣ３は、スイッチＱ３のゲート電極とグランド端子１７との間に接続される。
【００５７】
コンデンサＣ３がスイッチＱ３のゲート電極とグランド端子１７との間に接続されることにより、抵抗Ｒ３とコンデンサＣ３との積で表された時定数が形成される。そうすると、この時定数により、スイッチＱ３がＯＮするまでの時間が遅れることとなる。
【００５８】
以上、本変形例によれば、抵抗Ｒ３とコンデンサＣ３との積である時定数により、スイッチＱ３がＯＮするまでの時間を遅らせることができる。これにより、ノイズによりスイッチＱ３がＯＮする事を防ぐことができるので、ノイズによるヒューズＦ１の溶断を防ぐことができる。
【００５９】
なお、上記実施の形態及び変形例における記述は、本発明に係る保護回路の一例であり、これに限定されるものではない。
【００６０】
例えば、保護回路３，３Ａにおいて、入力電圧ＶｉがＤＣ電圧の場合、ヒューズＦ１を溶断して、電源２と入力機器１０４との間を断線して入力電圧Ｖｉの入力を遮断する構成としたが、これに限定されるものではない。例えば、ヒューズＦ１の代わりにＦＥＴ等のスイッチを備え、当該スイッチをＯＦＦすることにより、電源２と入力機器１０４との間を断線して接続を遮断する構成としてもよい。このとき、例えば、スイッチＱ３がＯＮしたと同時にＦＥＴスイッチのゲート電極に信号を入力させる回路を備え、当該回路からの信号によりＦＥＴスイッチをＯＦＦにして、電源２と入力機器１０４との間を断線する構成としてもよい。
【００６１】
また、入力電圧ＶｉがＤＣ電圧の場合に、電源２と入力機器１０４との間を断線し、入力機器１０４に対して入力電圧Ｖｉの入力を遮断する構成としたがこれに限定されるものではない。例えば、入力電圧ＶｉがＡＣ電圧の場合に電源２と入力機器１０４との間を断線し、入力機器１０４に対して入力電圧Ｖｉの入力を遮断する構成としてもよい。
【００６２】
その他、本実施の形態における、保護回路３，３Ａの細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る実施の形態の全体回路の構成を示す図である。
【図２】本発明に係る実施の形態の保護回路の構成を示すである。
【図３】保護回路における各部の電圧状態を示す図である。
【図４】（Ａ）は、入力電圧Ｖｉから電圧ＶＰが生成されることを示す図である。（Ｂ）は、電圧ＶＰのパルス波形を示す図である。（Ｃ）は、電圧ＶＰ、ＶＣ、ＶＯの波形を示す図である。
【図５】本発明に係る変形例の保護回路の構成を示す図である。
【図６】従来回路の構成を示す図である。
【符号の説明】
【００６４】
１       全体回路
２       電源
３，３Ａ  保護回路
１０４   入力機器
１１     レベル変換回路
１２     直流電圧生成回路
１３     ＡＣ／ＤＣ検出回路
１３Ａ   論理反転回路
１４     スイッチ／ヒューズ回路
１５     入力端子
１６     出力端子
１７     グランド端子
１８     遅延回路
【図１】
0005187008.tif 000002
【図２】
0005187008.tif 000003
【図３】
0005187008.tif 000004
【図４】
0005187008.tif 000005
【図５】
0005187008.tif 000006
【図６】
0005187008.tif 000007