(57)【特許請求の範囲】
【請求項１】
変調波信号を復調して原信号を再生するための受信回路であって、
受信信号のパワーを検出するパワー検出部と、
前記パワー検出部による検出出力に基づいて制御信号を生成する制御信号生成部と、
自己に前置されたアンチエーリアスフィルタからの信号を前記制御信号生成部から供給される制御信号に応じた態様で平均化するスイッチドカレント部と、
前記スイッチドカレント部からの信号をＡＤ変換するＡＤ変換器と、
を備えることを特徴とする受信回路。
【請求項２】
前記スイッチドカレント部は、
前記アンチエーリアスフィルタ回路からの信号を電流に変換する電流変換器と、
前記電流変換回路からの電流をサンプリングし、サンプリングした信号を次段に転送する並列に接続された複数Ｎ（Ｎは自然数）のスイッチドカレント回路と、
前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、
を備えることによって前記アンチエーリアスフィルタからの雑音を含む信号レベルをＮ倍にすると共に該雑音のレベルを√Ｎ倍にすることを特徴とする請求項１に記載の受信回路。
【請求項３】
前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする請求項２に記載の受信回路。
【請求項４】
前記スイッチドカレント回路は、
トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、
サンプル期間では、前記コンデンサへ入力電流を入力し、
ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持すると共に、前記トランジスタのドレインから出力電流を出力することを特徴とする請求項３に記載の受信回路。
【請求項５】
前記パワー検出器は、アンテナからローノイズアンプを経た前記受信信号のパワーを検出することを特徴とする請求項１に記載の受信回路。
【請求項６】
前記パワー検出器は、アンテナからローノイズアンプ、該ローノイズアンプの後段のフィルタ、及び、該フィルタの後段のミキサを経た前記受信信号のパワーを検出することを特徴とする請求項１に記載の受信回路。
【請求項７】
前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えることを特徴とする請求項１に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は変調波信号を復調して原信号を再生するための受信回路に関する。
【背景技術】
【０００２】
図１２は、変調波信号を復調して原信号を再生するための、従来の一般的な受信回路を表すブロック図である（特許文献１参照）。
図１２において、アンテナ１２１０で受けたＲＦ信号（周波数ｆRF）はローノイズアンプ１２２０で増幅され（出力周波数ｆLNA）、次段のミキサ１２３０でローカル信号と混合されて中間周波信号（周波数ｆIF）に変換される。この中間周波信号がアンチエーリアスフィルタ１２４０で折り返し歪を除去された後（出力周波数ｆAAF）、既定のクロック信号で駆動されるＡＤ変換器１２５０でデジタル信号に変換される。そして、このデジタル信号がデモジュレータ１２６０で復調される。
上記の構成において、アンテナ１２１０からの入力信号を増幅するローノイズアンプ１２２０、ミキサ１２３０、アンチエーリアスフィルタ１２４０及びＡＤ変換器１２５０はアナログ部を構成し、デモジュレータ１２６０はデジタル部を構成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２９２１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１２を参照して説明した従来の受信回路では、シグナル／ノイズ比（ＳＮＲ：Signal to Noise Ratio）の支配的な要因となるのはローノイズアンプである。このようにＳＮＲの支配的な要因となるローノイズアンプを改良する場合、消費電力や回路規模が大きくなるという問題がある。
特に、入力信号の振幅の大きさに関わらずＳＮＲを確保するために、入力信号の振幅が小さい場合に合わせてローノイズアンプの消費電流を大きくするが、入力信号の振幅が大きい状態、即ち、十分なシグナルパワーがある場合であっても、ローノイズアンプの消費電流は大きいままであり、消費電流が無駄になっているという問題があった。
本発明は上述のような状況に鑑みてなされたものであり、簡単な回路によって入力信号の振幅の情報を取得し、該取得した情報に基づいて消費電流を抑制しつつＳＮＲを最良の状態に維持して信号を復調することができる受信回路を実現することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、ここに次に列挙する技術を提案する。
（１）変調波信号を復調して原信号を再生するための受信回路であって、
受信信号のパワーを検出するパワー検出部と、
前記パワー検出部による検出出力に基づいて制御信号を生成する制御信号生成部と、
自己に前置されたアンチエーリアスフィルタからの信号を前記制御信号生成部から供給される制御信号に応じた態様で平均化するスイッチドカレント部と、
前記スイッチドカレント部からの信号をＡＤ変換するＡＤ変換器と、
を備えることを特徴とする受信回路。
【０００６】
（２）前記スイッチドカレント部は、
前記アンチエーリアスフィルタ回路からの信号を電流に変換する電流変換器と、
前記電流変換回路からの電流をサンプリングし、サンプリングした信号を次段に転送する並列に接続された複数Ｎ（Ｎは自然数）のスイッチドカレント回路と、
前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、
を備えることによって前記アンチエーリアスフィルタからの雑音を含む信号レベルをＮ倍にすると共に該雑音のレベルを√Ｎ倍にすることを特徴とする（１）の受信回路。
【０００７】
（３）前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする（２）の受信回路。
（４）前記スイッチドカレント回路は、
トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、
サンプル期間では、前記コンデンサへ入力電流を入力し、
ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持すると共に、前記トランジスタのドレインから出力電流を出力することを特徴とする（３）の受信回路。
【０００８】
（５）前記パワー検出器は、アンテナからローノイズアンプを経た前記受信信号のパワーを検出することを特徴とする（１）の受信回路。
（６）前記パワー検出器は、アンテナからローノイズアンプ、該ローノイズアンプの後段のフィルタ、及び、該フィルタの後段のミキサを経た前記受信信号のパワーを検出することを特徴とする（１）の受信回路。
（７）前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えることを特徴とする（１）の受信回路。
【発明の効果】
【０００９】
簡単な回路によって入力信号の振幅の情報を取得し、該取得した情報に基づいて消費電流を抑制しつつＳＮＲを最良の状態に維持して信号を復調することができる受信回路を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一つの実施の形態としての受信回路を示すブロック図である。
【図２】図１の受信回路におけるパワー検出器の一具体例を示す図である。
【図３】図２のパワー検出器における各ノードの信号のタイミングチャートを示す図である。
【図４】図１の受信回路におけるスイッチドカレント制御部の一具体例を示す図である。
【図５】図４のスイッチドカレント制御部における各ノードの信号のタイミングチャートを示す図である。
【図６】図１の受信回路におけるスイッチドカレント部の一具体例を示す図である。
【図７】図６のスイッチドカレント部における各ノードの信号のタイミングチャートを示す図である。
【図８】図６のスイッチドカレント部におけるスイッチドカレント回路の一具体例を示す図である。
【図９】図８のスイッチドカレント回路の動作を表すタイミングチャートである。
【図１０】図８のスイッチドカレント回路の出力電流がこの回路に適用されるトランジスタのオフセットに不感であることを説明するための図である。
【図１１】本発明の他の実施の形態としての受信回路を示すブロック図である。
【図１２】従来の一般的な受信回路を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下に図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（第１の実施の形態）
図１は、本発明の一つの実施の形態としての受信回路を示すブロック図である。
この受信回路１００は、アンテナ１１０で受けた信号を増幅するローノイズアンプ１２０と、その次段のミキサ１３０と、更に次段のアンチエーリアスフィルタ１４０と、その次段のスイッチドカレント部１５０と、更に次段のＡＤ変換器１６０と、その次段のデモジュレータ１７０を備える。更に、ローノイズアンプ１２０の出力から受信信号強度(受信信号のパワー)を検出するパワー検出器１８０と、その次段のスイッチドカレント制御部１９０と、を備える。
【００１２】
アンテナ１１０、ローノイズアンプ１２０、ミキサ１３０、アンチエーリアスフィルタ１４０、スイッチドカレント部１５０、ＡＤ変換器１６０、パワー検出器１８０、及び、スイッチドカレント制御部１９０はアナログ部を構成し、デモジュレータ１７０はデジタル部を構成する。
この受信回路１００は、アンテナ１１０で受けたＲＦ信号（周波数ｆRF）は、ローノイズアンプ１２０で増幅され（出力周波数ｆLNA）、ミキサ１３０及びアンチエーリアスフィルタ１４０を経由する信号パスと、パワー検出器１８０でパワー検出された後、パワー検出器１８０の検出出力に基づいてスイッチドカレント部１５０を制御するＳＩ制御信号を生成する制御信号生成部としてのスイッチドカレント制御部１９０を経由するパワー検出パスとに分かれる。
【００１３】
既述のように、アンテナ１１０で受けた受信信号はローノイズアンプ１２０で増幅される。増幅された信号SLNAはミキサ１３０でローカル信号と混合されて中間周波信号（周波数ｆIF）に変換される。この中間周波信号がアンチエーリアスフィルタ１４０で帯域制限を受け折り返し歪を除去された後、スイッチドカレント部１５０を経て、ＡＤ変換器１６０でデジタル信号に変換される。そして、このデジタル信号がデモジュレータ１７０で復調される。
上述のように、受信信号は、信号パスにおいては、スイッチドカレント部１５０を通過することを除けば、一般的な受信回路と同様の信号処理を受けて出力される。
【００１４】
一方、パワー検出パスにおいては、受信信号はローノイズアンプ１２０で増幅された後、既述のように、パワー検出器１８０により受信信号のパワーが検出される。そして、検出された信号はスイッチドカレント制御部１９０において基準電圧と比較され、比較結果として、制御信号ｈ0〜ｈN-1を既定のクロックと同期してスイッチドカレント部１５０に出力する。
スイッチドカレント部１５０は、平均化作用をもつ回路であり、ＳＮＲの改善を目的とした回路である。このスイッチドカレント部１５０は、Ｎ個の並列の信号充電を行った後、直列加算を行う。この処理により、信号レベルはＮ倍するものの、雑音レベルは√Ｎ倍に留めるので、ＳＮＲを√Ｎ倍することができる。
【００１５】
スイッチドカレント部１５０では、その出力信号がＡＤ変換器１６０の入力範囲（ダイナミックレンジ）を越えないように、スイッチドカレント制御部１９０からの既述の制御信号ｈ0〜ｈN-1に基づいて上記信号パスを経た入力信号の平均化を実施し、ＳＮＲを向上させている。例えば、入力信号の振幅が大きいときは平均化回数を少なくする一方、入力信号の振幅が小さいときは平均化回数を多くして、ＳＮＲの最適化を図っている。
即ち、スイッチドカレント部１５０は、自己に前置されたアンチエーリアスフィルタ１４０からの信号を、制御信号生成部としてのスイッチドカレント制御部１９０から供給される制御信号に応じた態様で平均化する。
【００１６】
図２は、図１の受信回路におけるパワー検出器の一具体例を示す図である。また、図３は、図２のパワー検出器における各ノードの信号のタイミングチャートを示す図である。
パワー検出器１８０は、トランジスタMP、MN、負荷抵抗RLを有する二乗器１８１と、抵抗Ｒ１、コンデンサＣ１を有するＬＰＦ部１８２と、トランジスタMSF、電流源IBを有するバッファ部１８３と、を備える。
【００１７】
トランジスタMP、MNのゲートに、ローノイズアンプ１２０で増幅された信号SLNA（差動信号IP、IN）が入力される。トランジスタMP、MNの各ドレインは互いに接続され、負荷抵抗RLに接続されているため、該各ドレインと負荷抵抗RLとの接続ノードn1では、全波整流信号N1が得られる。得られた全波整流信号N1は、抵抗R1及びコンデンサC1による１次のＬＰＦで平滑化する。平滑化された信号は、トランジスタMSF及び電流源IBからなるソースフォロアでバッファされ、バッファされた出力信号OUTはスイッチドカレント制御部１９０に出力される。
パワー検出器は、図２に示す構成に限らず、ほかの例として、ダイオードを用いた全波整流回路や半波整流回路でも良い。
【００１８】
図４は、図１の受信回路におけるスイッチドカレント制御部１９０のN＝５のときの一具体例を示す図である。また、図５は、図４のスイッチドカレント制御部１９０における各ノードの信号のタイミングチャートを示す図である。
スイッチドカレント制御部１９０は、直列接続された複数の抵抗素子Ｒ，Ｒ，…からなる抵抗部４１と、複数のコンパレータＣＭＰ１〜ＣＭＰ４を備える。抵抗部４１の一端は、基準電圧ＦＳに接続され、他端はＶＳＳに接地されている。
【００１９】
スイッチドカレント制御部１９０は、スイッチドカレント部１５０の出力が、次段のＡＤ変換器１６０をオーバーロードしないようにするための回路である。ＡＤ変換器１６０のフルスケールを越えないのはもとより、且つ、できるだけフルスケールに近い信号を出力できるように、スイッチドカレント制御部１９０に対する制御信号であるＳＩ制御信号h1〜h4を生成する。
【００２０】
コンパレータCMP1〜CMP4は、パワー検出器からの出力信号と、基準電圧FSを抵抗部４１で分圧した電圧4/5×FS、3/5×FS、2/5×FS、1/5×FSとを夫々入力し、ＳＩ制御信号h1〜h4を出力する。
コンパレータCMP1〜CMP4は、クロック信号clockのエッジでパワー検出器からの出力信号と上述の各分圧された電圧とを比較し、その結果を２値化して出力する、所謂、フラッシュ型のＡＤ変換の動作を行う。
【００２１】
図６は、図１の受信回路におけるスイッチドカレント部の一具体例を示す図である。
スイッチドカレント部１５０は、Ｎ個の信号の加算に伴って、信号の振幅をＮ倍にすることで、信号のＳＮＲを√Ｎ倍にする回路である。この信号処理は、例えば、Ｖ−Ｉ変換器６１と、次段のスイッチドカレント回路部６２と、更に次段の加算器６３とによって実現できる。
【００２２】
即ち、スイッチドカレント部１５０は、入力信号SAAFが入力され電流に変換して出力するＶ−Ｉ変換器６１と、Ｖ−Ｉ変換器６１からの電流をクロックによりサンプル／トランスファーする複数のスイッチドカレント回路SI(０)〜SI（N−１）を含んでなるスイッチドカレント回路部６２と、スイッチドカレント回路部６２の複数のスイッチドカレント回路SI(０)〜SI（N−１）からの出力電流ISI0〜ISIN-1を加算する加算器６３とを、備える。
【００２３】
図７は、図６のスイッチドカレント部における各ノードの信号のタイミングチャートを示す図である。
先ず、入力信号SAAFはＶ−Ｉ変換器６１によって電流信号に変換され、スイッチドカレント回路部６２のＮ個並列に配置されたスイッチドカレント回路SI(０)〜SI（N−１）に導かれる。
スイッチドカレント回路SI(０)〜SI（N−１）からの出力電流ISI0〜ISIN-1（各電流値IS0〜ISN-1）は加算器６３により加算され、出力電流Ioutとして出力される。
【００２４】
図７に示すように、ＳＩ制御信号h0〜hN-1は全てＨであるとすると、スイッチドカレント回路SI(０)〜SI（N−１）から夫々出力電流が出力される。このとき、IS0＝IS1＝…＝IS4≡Isoutとすると、それらの合計である出力信号Ioutは、IS1＋IS2＋…＋IS4＝Ｎ×Isoutとなる。よって、その出力は、入力に対して√Ｎ倍となる。
ＳＩ制御信号h0〜hN-1のうちＳＩ制御信号h0、h1のみがＨであり他がＬであるとすると、スイッチドカレント回路SI(０)、SI（１）の２つから出力電流が出力される。このとき、IS0＝IS1≡Isoutとすると、それらの合計である出力信号Ioutは、IS0＋IS1＋…＋０＝IS0＋IS1＝２×Isoutとなる。よって、その出力は、入力に対して√２倍となる。
【００２５】
図８は、図６のスイッチドカレント部におけるスイッチドカレント回路の一具体例を示す図である。
図９は、図８のスイッチドカレント回路の動作を表すタイミングチャートである。
スイッチドカレント回路SI(０)〜SI（N−１）は、スイッチＳＷ１、ＳＷ２と、コンデンサＣと、トランジスタＭ１で構成される。
フェーズ０（サンプル期間）では、クロックΦ１によりスイッチＳＷ１が閉じ、クロックΦ２によりスイッチＳＷ２が入力側の端子を選択し、電流IinをコンデンサＣへと導く。フェーズ１（ホールド期間）では、クロックΦ1によりスイッチSW1が開き、トランジスタM1のゲート電圧の電位をコンデンサCで保持するとともに、クロックΦ2によりスイッチSW2が出力側の端子を選択し、トランジスタM1のドレインが出力側へと接続されてIoutを出力する。
【００２６】
通常、並列数Ｎは各スイッチドカレント回路を構成するトランジスタ等による各オフセットによる制限を受ける。
しかし、本実施形態のスイッチドカレント回路は、自己バイアス式であるため、トランジスタM1のオフセットに不感となっている。従って、本実施形態のスイッチドカレント回路によれば、スイッチドカレント回路SI(０)〜SI（N−１）からの出力電流ISI0〜ISIN-1（各電流値IS0〜ISN-1）は、入力電流Iinと並列数Nのみの関数となる。
【００２７】
図１０は、スイッチドカレント回路SI(０)〜SI（N−１）からの出力電流ISI0〜ISIN-1がトランジスタM1のオフセットに不感であることを説明するための図である。
まず、トランジスタM1のゲート−ソース間電圧を求める。サンプル動作時における入力電流をIinとすると、
Iin＝k´M1｛Vgs1-（Vth1+ΔVoff1）｝2
と表せるので、トランジスタＭ１のゲート−ソース間電圧Vgs1は、
∴  Vgs1＝√（Iin/k´M1）+（Vth1+ΔVoff1）
となる。
【００２８】
ここで、k´M1はトランジスタM1の電圧−電流変換係数、Vgs1はトランジスタM1のゲート−ソース間電圧、Vth1はトランジスタM1のしきい値電圧、ΔVoff1はトランジスタM1オフセット電圧である。オフセット電圧のため、実際のトランジスタM1のしきい値電圧は、Vth1＋ΔVoff1となっている。
一方、ホールド動作時における出力電流をIoutとすると、
Iout＝k'M1｛Vgs1-（Vth1+デルタVoff1）｝2
＝k'M1[(√(Iin/k'M1)+(Vth1＋ΔVoff1)）-(Vth1+ΔVoff1)]2
＝Iin
と表せる。
【００２９】
すなわち、トランジスタM1のオフセット電圧は、IinからIoutへのカレントミラー動作のエラーにはならないことが分かる。
このように、自己バイアス方式のスイッチドカレント回路を用いることで、スイッチドカレント回路SI(０)〜SI（N−１）からの出力電流ISI0〜ISIN-1（各電流値はＩS0に等しい）は入力電流値ＩS0と並列数Ｎのみの関数ＩS0×Ｎになり、出力は入力に対して√Ｎ倍となる。よって、理論上はＮ数に従い、ＳＮＲの改善効果をより大きくできる。
【００３０】
（実施の形態２）
図１１は、本発明の他の実施の形態としての受信回路を示すブロック図である。
この受信回路１００ａは、アンテナ１１０で受けた信号を増幅するローノイズアンプ１２０と、次段のフィルタ１２５と、その次段のミキサ１３０と、更に次段のアンチエーリアスフィルタ１４０と、その次段のスイッチドカレント部１５０と、更に次段のＡＤ変換器１６０と、その次段のデモジュレータ１７０を備える。更に、ローノイズアンプ１２０の出力から受信信号強度を検出するパワー検出器１８０ａと、その次段のスイッチドカレント制御部１９０と、を備える。
【００３１】
そして、この受信回路１００ａは、受信信号のパワー検出をミキサ１３０の出力で行うものである。
この受信回路１００ａは、アンテナ１１０による受信信号がローノイズアンプ１２０で増幅されフィルタ１２５で帯域制限された後、ミキサ１３０及びアンチエーリアスフィルタ１４０を経由する信号パスと、パワー検出器１８０aでミキサ１３０の出力のパワーを検出した後、スイッチドカレント制御信号に変換するためのスイッチドカレント制御部１９０を経由するパワー検出パスと、に分かれる。
【００３２】
受信信号は、実施の形態１と同様に、信号パスにおいては、フィルタ１２５、スイッチドカレント部１５０を通過することを除けば、一般的な受信回路と同様の信号処理を受けて出力される。
一方、パワー検出パスにおいては、受信信号はローノイズアンプ１２０で増幅され、フィルタ１２５、ミキサ１３０を経由した後、パワー検出器１８０aによりパワーを検出する。そして、検出された信号は、実施の形態１と同様に、スイッチドカレント制御部１９０にて基準電圧と比較され、比較結果として、ＳＩ制御信号h0〜hN-1をクロックと同期してスイッチドカレント部１５０に出力する。
【００３３】
スイッチドカレント部１５０では、スイッチドカレント部１５０の出力信号がＡＤ変換器１６０の入力範囲を越えないように、ＳＩ制御信号h0〜hN-1を用いて、信号パスを経た入力信号の平均化を実施し、ＳＮＲを向上させている。そして、入力信号の振幅が大きいときは平均化回数を少なくする一方、入力信号の振幅が小さいときは平均化回数を多くして、ＳＮＲの最適化を図っている。
【００３４】
図１１の実施の形態では、ミキサ１３０によって中間周波信号に変換された相対的に低い周波数の信号に対してパワー検出を行っている。また、フィルタ１２５によってイメージ周波数や不要波が除去された本来の情報を担う信号そのもののパワーを測定しているので、図１の実施の形態よりもＳＮＲ精度をさらに向上することができる。
【符号の説明】
【００３５】
４１………………………………抵抗部
６１………………………………Ｖ−Ｉ変換器
６２………………………………スイッチドカレント回路部
６３………………………………加算器
１００、１００ａ………………受信回路
１１０、１２１０………………アンテナ
１２０、１２２０………………ローノイズアンプ
１２５……………………………フィルタ
１３０……………………………ミキサ
１４０、１２４０………………アンチエーリアスフィルタ
１５０……………………………スイッチドカレント部
１６０、１２６０………………ＡＤ変換器
１７０……………………………デモジュレータ
１８０、１８０a………………パワー検出器
１９０……………………………スイッチドカレント制御部
【図１】
0005330443.tif 000002
【図２】
0005330443.tif 000003
【図３】
0005330443.tif 000004
【図４】
0005330443.tif 000005
【図５】
0005330443.tif 000006
【図６】
0005330443.tif 000007
【図７】
0005330443.tif 000008
【図８】
0005330443.tif 000009
【図９】
0005330443.tif 000010
【図１０】
0005330443.tif 000011
【図１１】
0005330443.tif 000012
【図１２】
0005330443.tif 000013