(57)【特許請求の範囲】
【請求項１】
並列に配列された複数のスキャン線と、
前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、
各々が前記スキャン線の各々に対応して配列された複数の放電線と、
前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、
駆動トランジスタ、
カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、
前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、および
ドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、
を含む複数の画素回路と、
前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記第２ダイオード素子を介して前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記第２ダイオード素子のカソード電位に変更して、前記第１ダイオード素子の寄生容量及び前記第２ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態、及び前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記選択トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる制御回路と、
を備えた表示装置。
【請求項２】
並列に配列された複数のスキャン線と、
前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、
各々が前記スキャン線の各々に対応して配列された複数の放電線と、
前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、
駆動トランジスタ、
カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、
前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、および
ドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、
を含む複数の画素回路と、
前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記リセットされた前記駆動トランジスタのソース電圧の値以下の所定範囲内の電圧まで上昇させた後、前記放電線を電源電圧から電気的に切り離して開放し、前記第１ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態と前記放電線の開放状態を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記選択トランジスタをオフすると共に、前記放電線の電位を前記第２ダイオード素子のカソード電位に設定することにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる制御回路と、を備え、
前記複数の画素回路の各々の発光ダイオードにより複数の基準色の各々を発光させ、
前記発光ダイオードを前記第１ダイオード素子と前記第２ダイオード素子とに分割するときの分割比を、前記第１ダイオード素子の寄生容量値が前記複数の基準色間で共通となるような比率にした
表示装置。
【請求項３】
前記制御回路は、更に、
前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる前に、予め定められた時間だけ、前記選択トランジスタのオン状態、前記放電線に対する前記第２ダイオード素子のカソード電位の供給、及び前記データ線に対する前記固定電圧にオーバードライブ電圧を加算した電圧の供給を継続することにより、移動度の補正を行なう
請求項１に記載の表示装置。
【請求項４】
前記制御回路は、更に、
前記駆動トランジスタのソース電圧のリセットを開始した直後は前記リセット電圧として放電を促進するための所定の大きさの電圧を前記放電線に供給し、その後前記駆動トランジスタのソース電圧がリセットされるまで前記放電線に供給する前記リセット電圧の大きさを徐々に小さくするように制御する
請求項１または請求項３に記載の表示装置。
【請求項５】
前記制御回路は、更に、
前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる前に、予め定められた時間だけ、前記選択トランジスタのオン状態、前記放電線の開放状態、及び前記データ線に対する前記固定電圧にオーバードライブ電圧を加算した電圧の供給を継続することにより、移動度の補正を行なう
請求項２に記載の表示装置。
【請求項６】
並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、を備えた表示装置を駆動する駆動方法であって、
前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記第２ダイオード素子を介して前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、
前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記第２ダイオード素子のカソード電位に変更して、前記第１ダイオード素子の寄生容量及び前記第２ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
前記選択トランジスタのオン状態、及び前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記選択トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる駆動方法。
【請求項７】
並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、を備え、 前記複数の画素回路の各々の発光ダイオードにより複数の基準色の各々を発光させ、前記発光ダイオードを前記第１ダイオード素子と前記第２ダイオード素子とに分割するときの分割比を、前記第１ダイオード素子の寄生容量値が前記複数の基準色間で共通となるような比率にした表示装置を駆動する駆動方法であって、
前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、
前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記リセットされた前記駆動トランジスタのソース電圧の値以下の所定範囲内の電圧まで上昇させた後、前記放電線を電源電圧から電気的に切り離して開放し、前記第１ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
前記選択トランジスタのオン状態と前記放電線の開放状態を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
前記選択トランジスタをオフすると共に、前記放電線の電位を前記第２ダイオード素子のカソード電位に設定することにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の有機ＥＬの表示装置及び駆動方法に関する。
【背景技術】
【０００２】
アクティブマトリクス方式の有機ＥＬ(Electric Luminescence)表示装置には、電流制御型の有機発光ダイオード（Organic light-emitting diode、OLED）が用いられている。従って、液晶ディスプレイ（ＬＣＤ）と異なり、選択トランジスタ、保持容量素子、及び駆動トランジスタが必要となる。
【０００３】
従来、駆動トランジスタとしては、下記特許文献１に記載されているように、低温ポリシリコンまたはアモルファスシリコンの薄膜トランジスタ（Thin Film Transistor:TFT）が用いられている。低温ポリシリコンＴＦＴは高移動度と閾値電圧安定性が得られるが、移動度の均一性に課題がある。アモルファスシリコンＴＦＴは、移動度均一性が得られるが、移動度の低さと閾値電圧の経時変動に課題がある。
【０００４】
移動度均一性、閾値電圧安定性が低いと、表示画像のムラとして現れる。従って、下記特許文献２に記載されているように、アモルファスシリコンＴＦＴを用いる場合には、画素回路内にダイオード接続方式の補償回路を設け、ＯＬＥＤの寄生容量による閾値電圧補正を行なうようにしている。しかしながら、このような補償回路を設けると、画素回路が複雑化し、歩留り低下によるコストアップ、開口率低下につながることがある。
【０００５】
そこで、ダイオード接続方式の閾値電圧補正に対し、下記特許文献３に記載のように、ＯＬＥＤ寄生容量への充電動作により閾値電圧を補正することで、トランジスタの数を削減する方法が考案されている。
【０００６】
図１２は、特許文献３に開示されている画素回路構成を示す図である。
【０００７】
図１２に示す画素回路は、選択ゲート接続スイッチ１００、保持容量素子１０２、駆動トランジスタ１０４、電流制御素子（ＯＬＥＤ）１０６、寄生容量１０８、リセットスイッチ１１０を備えている。選択ゲート接続スイッチ１００は、薄膜トランジスタからなり、そのゲートが行スキャン信号線（以下、Scan線と呼称）１１２に接続され、ドレインまたはソースの一方が列データ信号線（以下、Data線と呼称）１１４に接続され、ドレインまたはソースの他方は駆動トランジスタ１０４のゲートに接続されている。
【０００８】
また、保持容量素子１０２は、駆動トランジスタ１０４のゲートとソースの間に接続されている。駆動トランジスタ１０４は、薄膜トランジスタからなり、そのゲートが選択ゲート接続スイッチ１００のドレインまたはソースの一方および保持容量素子１０２の一端に接続され、ドレインは電源Ｖｄｄに接続され、ソースはＯＬＥＤ１０６のアノードに接続されている。
【０００９】
ＯＬＥＤ１０６のアノードは、駆動トランジスタ１０４のソースに接続され、カソードは接地されている。ＯＬＥＤ１０６は、駆動トランジスタ１０４の電流に応じた輝度で発光する。寄生容量１０８は、ＯＬＥＤ１０６の電極間の寄生容量である。
【００１０】
また、リセットスイッチ１１０は、駆動トランジスタ１０４のソースと、ＯＬＥＤ１０６及び寄生容量１０８との間に接続されると共に、保持容量素子１０２の一端に接続されている。リセットスイッチ１１０は、行リセット信号線（以下、Res線と呼称）１１６に接続されており、Ｒｅｓ線１１６から供給されるReset信号に応じてオンオフする。
【００１１】
ここで、図１３〜図１７を参照しながら、図１２に示す画素回路の動作を説明する。なお、図１３は、この回路の動作期間中の電圧波形例を示す図であり、Vsは駆動トランジスタ１０４のソース電圧、Vgsは、駆動トランジスタ１０４のゲート・ソース間電圧である。
【００１２】
なお、図１３に示すＴ１〜Ｔ４の期間が画素回路の１表示期間を示す期間であり、図１３のＴ１より前の期間は、前の表示期間を示している。従って、この前の表示期間では、Data線１１４に印加される電圧値、駆動トランジスタ１０４のソース電圧Vs、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、前の表示期間に対応する電圧となるが、ここではその値を特に指定せずその電圧範囲を網掛けで図示している。
【００１３】
また、図１４〜図１７は、以下に説明する各動作期間における選択ゲート接続スイッチ１００およびリセットスイッチ１１０のオンオフ状態と電流の流れを模式的に示す図である。
【００１４】
図１３に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、不図示のScanドライバによりScan線１１２に供給されたScan信号により、図１４に示すように選択ゲート接続スイッチ１００がオンし、不図示のDataドライバによりData線１１４に供給された電圧VBが、駆動トランジスタ１０４のゲートに印加される。なお、ＯＬＥＤ１０６の発光閾値電圧をVf0とし、駆動トランジスタ１０４の閾値電圧をVthとすると、駆動トランジスタ１０４のゲートには、「Vth＜VB＜Vf0+Vth」の条件を満たす電圧VBが印加される。
【００１５】
更に、このリセット動作期間Ｔ１では、Scan信号と同時にRes線１１４に供給されたReset信号により、リセットスイッチ１１０がオンし、保持容量素子１０２および寄生容量１０８が放電され、駆動トランジスタ１０４のソース電圧Vsが０Ｖとなる。リセット動作期間Ｔ１は、予め駆動トランジスタ１０４のソース電圧Vsが０Ｖとなるために要する期間として予め設定されている。
【００１６】
なお、特許文献３の実施例１に記載の技術では、このリセット動作を、リセットスイッチ１１０を設けずに、ＯＬＥＤリーク電流による自然放電により実現している。
【００１７】
図１３に示すＴ２の期間では、閾値電圧検出動作が行なわれる。Ｔ１の期間が終了しＴ２の期間が開始されるとReset信号が非選択レベルにされ、図１５に示すように、リセットスイッチ１１０がオフする。
【００１８】
Ｔ２の開始時点では、駆動トランジスタ１０４のソース電圧Vsは０Ｖ、ゲート電圧Vgは電圧VBであるため、ゲート・ソース間電圧Vgsは、Vgs＞Vthとなり、駆動トランジスタ１０４にはゲート・ソース間電圧Vgsに対応した電流Idが流れる。
【００１９】
この電流Idにより、寄生容量１０８が充電され、ソース電圧Vsが上昇する。なお、ゲート電圧Vg=VBであって固定電圧のため、ソース電圧Vsが上昇するにつれゲート・ソース間電圧Vgsは低下し、電流Idは減少する。この過程で駆動トランジスタ３６のゲート・ソース間電圧Vgsは、次第に閾値電圧Vthに近付いていく。
【００２０】
そして、電流Idが十分小さくなったところでソース電圧Vsの上昇が停止する。
【００２１】
ここで、薄膜トランジスタ（TFT）の飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)2
（μは移動度、Coxはゲート絶縁膜の単位面積あたりの静電容量、Wはチャネル幅、Lはチャネル長である）
で表されるため、この時の保持容量素子１０２に書込まれる電圧Vcsは、Vcs=Vgs=Vthとなる。
【００２２】
なお、ＯＬＥＤ１０６を発光させないよう、ＯＬＥＤ１０６に電流を流さないようにするため、ソース電圧Vsは、
Vs=VB-Vth<Vf0
が条件となる。従って、前述したように、電圧VBは、
VB<Vf0+Vth
となる。
【００２３】
図１３に示すＴ３の期間では、プログラム動作が行なわれる。なお、ここでは、実際に駆動トランジスタ１０４に流したい電流を設定する（すなわち、電流を流すための電圧を保持容量素子１０２に保持させるする）動作をプログラム動作といっている。プログラム動作期間Ｔ３の開始時には、図１６に示すように、Data線１１４のData信号電圧をVBからVB+Vodへステップアップさせる。従って、駆動トランジスタ１０４のゲート電圧Vgは、VB+Vodとなる。
【００２４】
ここで、Vodは、駆動トランジスタ１０４のオーバードライブ電圧であって、
Vod=Vgs-Vth
である。
【００２５】
また、ソース電圧Vsは保持容量素子１０２と寄生容量１０８との分圧であるため、保持容量素子１０２の容量値をCs、寄生容量１０８の容量値をCdとすると、このときのソース電圧Vsは、
Vs=VB-Vth+Vod*Cs/(Cd+Cs)
で表されるが、寄生容量１０８の容量値Cdが、保持容量素子１０２の容量値Csより遙かに大きい（Cd≫Cs）ならば、ソース電圧Vsは、ほぼ「VB-Vth」に等しくなるため、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、
Vgs=Vg-Vs=(VB+Vod)-(VB-Vth)=Vth+Vod
となり、駆動トランジスタ１０４のゲート・ソース間に位置する保持容量素子１０２には、ほぼ閾値電圧検出動作期間Ｔ２で検出した閾値電圧Vthにオーバードライブ電圧Vodを加算した電圧が設定される。ここで設定された電圧をプログラム電圧と呼称する。
【００２６】
図１３に示すＴ４の期間では、発光動作が行なわれる。図１３の発光動作期間Ｔ４の期間では、Data線１１４には、次の表示期間に対応した電圧値が印加されることとなるため、ここではData信号電圧を特に指定せずその電圧範囲を網掛けで図示している。
【００２７】
発光動作期間Ｔ４では、Scan信号が非選択レベルになり、図１７に示すように、選択ゲート接続スイッチ１００がオフとなる。また、保持容量素子１０２の両端電圧は保持されたままであり、駆動トランジスタ１０４に流れる電流Idにより、ＯＬＥＤ１０６の寄生容量１０８が充電され、ソース電圧Vsが上昇する。さらに、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、プログラム電圧を保持したままなので、やがて、ソース電圧Vsは、ＯＬＥＤ１０６の発光閾値電圧Vf0を越え、ＯＬＥＤ１０６が発光する。
【００２８】
なお、選択ゲート接続スイッチ１００をオフするタイミングであるが、前述のオーバードライブ電圧Vodの印加完了後、ソース電圧Vsが上昇開始する前に、オフする必要ある。
【００２９】
さらに、特許文献４には、上記特許文献３に記載の技術に移動度μの補正機能を追加した装置が開示されている。
【００３０】
図１８は、特許文献４に開示されている画素回路構成を示す図である。図１８において、図１２と同一の符号を付した構成要素は、図１２と同一の構成要素である。
【００３１】
図１８に示す画素回路は、選択ゲート接続スイッチ１００、保持容量素子１０２、駆動トランジスタ１０４、ＯＬＥＤ１０６、および寄生容量１０８を備えている。各々の接続関係は、図１２と同じである。ただし、図１８の回路には、リセットスイッチ１１０が設けられていない。また、駆動トランジスタ１０４のドレインは、行共通の電源線（以下Vddx線）１１８に接続されている。
【００３２】
ここで、図１９を参照しながら、移動度μの補正機能に主眼を置いて図１８に示す画素回路の動作を説明する。図１９は、この回路の動作期間中の電圧波形例を示す図である。
【００３３】
図１９に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、不図示のScanドライバによりScan線１１２に供給されたScan信号により、選択ゲート接続スイッチ１００がオンし、不図示のDataドライバによりData線１１４に供給された電圧VBが、駆動トランジスタ１０４のゲートに印加される。上記図１２の場合と同様に、ＯＬＥＤ１０６の発光閾値電圧をVf0とし、駆動トランジスタ１０４の閾値電圧をVthとすると、駆動トランジスタ１０４のゲートには、「Vth＜VB＜Vf0+Vth」の条件を満たす電圧VBが印加される。
【００３４】
ここで、Vddx線１１８により供給する電源電圧Vddxを、「Vddx=VL＜VB-Vth」に設定する。すなわち、電源電圧VddxをVBより小さくする。これにより、駆動トランジスタ１０４はオン状態となり、駆動トランジスタ１０４において、寄生容量１０８側からVddx線１１８側に電流が流れる。従って、ＯＬＥＤ１０６の寄生容量１０８がVddx線１１８に放電され、最終的に駆動トランジスタ１０４のソース電圧Vsが０Ｖとなる。このように、この構成では、リセットスイッチ１１０を設けずに寄生容量１０８の放電を行なう。
【００３５】
図１９に示すＴ２の期間では、閾値電圧検出動作が行なわれる。ここで行なわれる閾値電圧検出動作は、上記図１２の構成の場合と同様であるため、説明を省略する。
【００３６】
図１９に示すＴ３の期間の前半では、プログラム動作が行なわれる。ここで行なわれるプログラム動作も、上記図１２の構成の場合と同様であるため、説明を省略する。
【００３７】
図１９に示すＴ３の期間の後半、すなわちプログラム動作の後は、移動度μの補正動作を行ないプログラム電圧を補正する。
【００３８】
前述の図１２で説明した特許文献３に記載された技術では、プログラム動作が完了するとすぐにScan信号を非選択レベルにして発光動作を開始するようにしたが、ここでは、プログラム動作完了から一定の時間（=Tx）Scan信号を選択レベルに維持し、選択ゲート接続スイッチ１００をオン状態で保持する。
【００３９】
この間、駆動トランジスタ１０４には、プログラムされた電圧Vodに相当する電流Idが流れる。電流Idは寄生容量１０８に充電され、図１９に示すように、駆動トランジスタ１０４のソース電圧Vsが再上昇する。この再上昇電圧をΔVとすると、ΔVは、以下の式で表すことができる。
ΔV=Tx*Id/Cd
【００４０】
ここで、時間Tx、寄生容量１０８の容量値Cdを全画素共通とすると、ΔVは、電流Idの関数となる。
【００４１】
また、前述したように、TFTの飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)2
であり、既に閾値電圧VthはＴ２の期間で補正されているため、
Id =μ*Cox*(W/L)*Vod2
となる。
【００４２】
従って、ΔVは、各駆動トランジスタ１０４のμ*Cox*(W/L)に対応した電圧となり、保持容量素子１０２の電圧Vcsは、ゲート・ソース間電圧Vgs（前述したように、Vgs=Vth+Vodである）からΔVを減算した電圧「Vth+Vod-ΔV」に保持される。これにより、各画素毎の駆動トランジスタ１０４のμ偏差が相殺される。すなわち、移動度μが大きいほどΔVは大きく、移動度μが小さいほどΔVは小さくなるため、この偏差でプログラム電圧を補正する。
【００４３】
図１９に示すＴ４の期間では、発光動作が行なわれる。発光動作期間Ｔ４では、Scan信号が非選択レベルになり、選択ゲート接続スイッチ１００がオフとなる。保持容量素子１０２の両端電圧は保持されたまま、駆動トランジスタ１０４に流れる電流Idにより、ＯＬＥＤ１０６の寄生容量１０８が充電され、ソース電圧Vsが上昇する。駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、プログラム電圧を保持したままなので、やがて、ソース電圧VsはＯＬＥＤ１０６の発光閾値電圧Vf0を越え、ＯＬＥＤ１０６が発光する。
【特許文献１】特開平８−２３４６８３号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【特許文献４】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００４４】
しかしながら、上記従来の技術では以下のような問題がある。
【００４５】
上記特許文献３、特許文献４に開示された技術では、リセット動作期間Ｔ１で、初期状態で駆動トランジスタ１０４のソース電圧Vsをリセットする（上記では０Ｖにする）必要があり、これを特許文献３の実施例１に開示された回路ではＯＬＥＤリーク電流による自然放電により実現し、特許文献４に開示された回路では駆動トランジスタ１０４に対して電源電圧を制御して駆動トランジスタ１０４経由で電源線１１８へ放電することにより実現している。
【００４６】
しかしながら、両者とも放電にある程度の時間が必要となり、プログラム時間の制約により高画素数パネルへの搭載は困難である。
【００４７】
このため、図１２で説明したように、駆動トランジスタ１０４のソース電圧Vsを積極的にリセット電圧（上記では０Ｖ）にするためのＯＬＥＤ寄生容量放電用トランジスタスイッチ、すなわち前述したようなリセットスイッチ１１０が必要となる。しかしながら、このようなリセットスイッチ１１０を別途設けることにより、歩留り低下によるコストアップやＯＬＥＤ開口率低下による寿命低下の大きな要因となる。
【００４８】
本発明は上記事実を考慮して成されたもので、発光素子の寄生容量への充電動作により閾値電圧を補正する方式において、トランジスタを追加することなく短時間で駆動トランジスタのソース電圧をリセットすることを可能にする表示装置及び駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００４９】
請求項１の発明の表示装置は、並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記第２ダイオード素子を介して前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記第２ダイオード素子のカソード電位に変更して、前記第１ダイオード素子の寄生容量及び前記第２ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態、及び前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記選択トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる制御回路と、備えている。
【００５０】
このように、第１ダイオード素子に加え、カソードが放電線に接続された第２ダイオード素子のアノードを駆動トランジスタのソースに接続することにより、該第２ダイオード素子を保持容量素子や第１ダイオード素子の寄生容量の放電を促進するリセットスイッチとして用いることができる。従って、第１ダイオード素子の寄生容量への充電動作により閾値電圧を補正する方式において、自然放電によらず、トランジスタを追加することなく短時間で駆動トランジスタのソース電圧をリセットできる。
【００５２】
また、第１ダイオード素子と第２ダイオード素子とを同一製造プロセスで製造することができ、製造効率が上昇すると共に歩留まり低下を防止でき、開口率低下も防止できる。
【００５３】
請求項２の発明は、並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記リセットされた前記駆動トランジスタのソース電圧の値以下の所定範囲内の電圧まで上昇させた後、前記放電線を電源電圧から電気的に切り離して開放し、前記第１ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態と前記放電線の開放状態を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記選択トランジスタをオフすると共に、前記放電線の電位を前記第２ダイオード素子のカソード電位に設定することにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる制御回路と、を備え、前記複数の画素回路の各々の発光ダイオードにより複数の基準色の各々を発光させ、前記発光ダイオードを前記第１ダイオード素子と前記第２ダイオード素子とに分割するときの分割比を、前記第１ダイオード素子の寄生容量値が前記複数の基準色間で共通となるような比率にしたものである。
【００５４】
このような構成によれば、第１ダイオード素子の寄生容量への充電動作により閾値電圧を補正する方式において、自然放電によらず、トランジスタを追加することなく短時間で駆動トランジスタのソース電圧をリセットできるだけでなく、各第１ダイオード素子の寄生容量について複数の基準色間の偏差の影響を抑制でき、色偏差による閾値電圧等の誤差を抑制することができる。基準色は、例えば光の三原色（Ｒ(Red)、Ｇ(Green)、Ｂ(Blue)）の色等をいう。
【００５５】
ここで、従来技術の構成を示す図１２、図１８、及び図２０〜２４を参照して、色偏差の問題について説明する。
【００５６】
上記特許文献３に開示された技術では、閾値電圧Vth検出動作において、電流Idが十分小さくなり、ソース電圧Vsの上昇が停止した時のゲート・ソース電圧Vgsを閾値電圧Vthとして設定するが、実際のTFTではサブスレッショルド領域の電流特性により、電流が流れ出す電圧（Von）と、飽和領域電流式上の閾値電圧Vthとは異なる（ここでサブスレッショルド領域は、Vth以下の領域をいう）。
【００５７】
期間Ｔ３におけるプログラム動作で設定するオーバードライブ電圧Vodは、飽和領域電流式より算出される電圧であり、閾値電圧Vth検出動作で求めたい電圧はVonではなく電流式上のVthである。しかしながら、特許文献３の技術により実際に閾値電圧Vth検出動作で検出されるのは電流式上の閾値電圧Vthとは異なる電圧Vonとなる。
【００５８】
この点について、図２０および図２１を参照して説明する。
【００５９】
図２０は、TFTのVgs-Id特性を示すグラフの具体例である。このグラフにおいて、X軸をVgs、Y軸をIdとし、サブスレッショルド領域電流が小さいTFTのVgs-Id特性を太線で示し、サブスレッショルド領域電流が大きいTFTのVgs-Id特性を細線で示した。このグラフでは、両者の違いがはっきりしないが、電流Idの平方根をとったものと、Vgsとの関係をグラフ化すると、両者の違いが明確になる。図２１は、Vgs-√Id特性を示すグラフの具体例である。このグラフでは、X軸をVgs、Y軸を√Idとし、図２０と同様に、サブスレッショルド領域電流が小さいTFTのVgs-√Id特性を太線で示し、サブスレッショルド領域電流が大きいTFTのVgs-√Id特性を細線で示した。また、飽和領域電流式上の閾値電圧Vthを示す直線（閾値電圧Vthの算出直線）を破線で示した。
【００６０】
図２１から明らかなように、閾値電圧Vthの算出直線の外挿X切片で示される閾値電圧はここではVth=1.46Vである。この値がプログラム動作で設定したい値である。しかしながら、サブスレッショルド領域の電流特性により、Vgs=Vthのときの電流Idが異なっている。すなわち、実際に電流が流れ出す電圧Vonは、閾値電圧Vthの算出直線で求まるVthより低くなり、その値はサブスレッショルド領域の電流特性により異なっている（図２１のVon1、Von2参照）。
【００６１】
このことは、前述した従来の画素回路での閾値電圧Vth検出動作において、VonではなくVthを検出するためには、ソース電圧Vsの上昇が飽和する前に、所定の時間経過したところで保持容量素子１０２の充電を停止することを意味する。
【００６２】
この閾値電圧Vth検出期間は、駆動トランジスタ１０４のサブスレッショルド領域の電流特性と寄生容量１０８の大きさで決まる。
【００６３】
ここで、図２２および図２３を用いて、サブスレッショルド領域の電流特性毎の、寄生容量１０８の容量値と閾値電圧検出時間との関係を説明する。
【００６４】
図２２は、サブスレッショルド領域電流の小さいTFTで寄生容量１０８の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。
【００６５】
図２３は、サブスレッショルド領域電流の大きいTFTで寄生容量１０８の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。
【００６６】
いずれのグラフも横軸を閾値電圧Vth検出期間t(s)とし、縦軸をゲート・ソース間電圧Vgsとしている。また、容量値Cdが4pFの場合のシミュレーション結果を太線で示し、容量値Cdが2pFの場合のシミュレーション結果を細線で示した。なお、グラフ中の破線は、閾値電圧1.46Vを示すものである。
【００６７】
図２２から明らかなように、サブスレッショルド領域電流の小さいTFTの場合には、閾値電圧検出時間はいずれの場合も50μｓ程度となり、寄生容量１０８の容量値Cdが変化しても閾値電圧検出時間は変わらないため閾値電圧Vthの検出値に大きな誤差は発生しない。
【００６８】
一方、図２３から明らかなように、サブスレッショルド領域電流の大きいTFTの場合には、閾値電圧検出時間は容量値Cdが4pFの場合で20μｓ程度となるが、容量値Cdが2pFの場合には、閾値電圧検出時間が大きく変化し、閾値電圧Vthの検出値に大きな誤差が発生する。
【００６９】
以上のことから、有機ＥＬ表示装置においてサブスレッショルド領域電流の大きなＴＦＴを駆動トランジスタ１０４として用いると、寄生容量１０８の大きさに応じて閾値電圧Vth検出期間が大きく変化することがわかる。
【００７０】
なお、ＯＬＥＤ１０６の寄生容量１０８の容量値は、通常150〜300pF/mm2程度であるが、この値は主に、有機発光材の比誘電率、膜厚により決まる。ＯＬＥＤ１０６の色（ＲＧＢ）に応じて比誘電率や膜厚も変わってくるため、寄生容量値はＯＬＥＤ１０６の色毎に異なることとなる。
【００７１】
一般的に、アクティブマトリクス方式の有機ＥＬ表示装置では、ＲＧＢの各色毎の画素を列方向（Data線方向）に配列した色毎のラインが、行方向（Scan線方向）に例えばＲＧＢＲＧＢ・・・の順に配置されて構成されている。同一Scan線上の各画素回路は同一タイミングで制御されるため、閾値電圧Vthの検出期間はＲＧＢ間で共通としている。ところが前述したように、サブスレッショルド領域電流の大きな駆動トランジスタ１０４の場合には、閾値電圧Vth検出時間はＯＬＥＤ１０６の寄生容量１０８の大きさに依存するため、ＲＧＢ偏差により閾値電圧Vthの検出誤差が発生してしまう、という問題がある。
【００７２】
また、上記特許文献４に記載のμ補正を行なう画素回路においても、ΔV=Tx*Id/Cdであり、寄生容量１０８のＲＧＢ偏差が誤差要因となる。
【００７３】
なお、この課題を解決する方法として、図２４に示すように、駆動トランジスタ１０４のソースに接続される静電容量値がＲＧＢ間で同じとなるような補正容量１２０を画素毎に設置する方法が挙げられるが、これは開口率低下によるOLED寿命低下、歩留り低下によるコストアップを招く。
【００７４】
従って、上記のように発光素子の寄生容量値が複数の基準色間で共通となるような分割比で分割することで、このような問題を抑制できる。
【００７７】
請求項３の発明は、請求項１に記載の表示装置において、前記制御回路は、更に、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる前に、予め定められた時間だけ、前記選択トランジスタのオン状態、前記放電線に対する前記第２ダイオード素子のカソード電位の供給、及び前記データ線に対する前記固定電圧にオーバードライブ電圧を加算した電圧の供給を継続することにより、移動度の補正を行なうものである。
【００７８】
このような制御によれば、移動度の補正も従来と同様に行なうことができる。
【００７９】
請求項４の発明は、請求項１または請求項３に記載の表示装置において、前記制御回路は、更に、前記駆動トランジスタのソース電圧のリセットを開始した直後は前記リセット電圧として放電を促進するための所定の大きさの電圧を前記放電線に供給し、その後前記駆動トランジスタのソース電圧がリセットされるまで前記放電線に供給する前記リセット電圧の大きさを徐々に小さくするように制御するものである。
【００８０】
第２ダイオード素子の寄生容量の大きさが第１ダイオード素子の寄生容量の大きさより十分小さくなるように設計すると、ソース電圧をリセットする際に第２ダイオード素子に流れる電流（放電電流）が小さくなり、リセットに要する時間が長くなる。従って、より大きな（低い）リセット電圧をかける必要が出てくるが、リセット終了時にソース電圧の上昇が必要以上に大きくなってしまう。従って、このように最初に大きなリセット電圧を印加し、徐々にリセット電圧を小さくすることによって、放電促進とリセット解除時のソース電圧上昇抑制を両立できる。
【００８２】
このような制御回路を設けることによって、トランジスタを追加することなく第２ダイオード素子を用いて短時間で駆動トランジスタのソース電圧をリセットすることができるだけでなく、各第１ダイオード素子の寄生容量について複数の基準色間の偏差の影響を抑制でき、色偏差による閾値電圧等の誤差を抑制することができる。
【００８３】
請求項５の発明は、請求項２に記載の表示装置において、前記制御回路は、更に、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させる前に、予め定められた時間だけ、前記選択トランジスタのオン状態、前記放電線の開放状態、及び前記データ線に対する前記固定電圧にオーバードライブ電圧を加算した電圧の供給を継続することにより、移動度の補正を行なうものである。
【００８４】
このような制御によれば、移動度の補正も従来と同様に行なうことができる。
【００８５】
請求項６の発明は、並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、を備えた表示装置を駆動する駆動方法であって、前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記第２ダイオード素子を介して前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記第２ダイオード素子のカソード電位に変更して、前記第１ダイオード素子の寄生容量及び前記第２ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態、及び前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記放電線に対する前記第２ダイオード素子のカソード電位の供給を継続すると共に、前記選択トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子、または前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させるものである。
【００８６】
このような駆動方法により、トランジスタを追加することなく第２ダイオード素子を用いて短時間で駆動トランジスタのソース電圧をリセットすることができる。
【００８７】
請求項７の発明は、並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記スキャン線の各々に対応して配列された複数の放電線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、カソードが接地されると共にアノードが前記駆動トランジスタのソースに接続され、前記駆動トランジスタの作動に応じて基準色光を発光する第１ダイオード素子と、カソードが前記放電線に接続されると共にアノードが前記駆動トランジスタのソースに接続され、前記第１ダイオード素子と同じ基準色光を発光する第２ダイオード素子とに分割された発光ダイオード、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、およびドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする選択トランジスタ、を含む複数の画素回路と、を備え、 前記複数の画素回路の各々の発光ダイオードにより複数の基準色の各々を発光させ、前記発光ダイオードを前記第１ダイオード素子と前記第２ダイオード素子とに分割するときの分割比を、前記第１ダイオード素子の寄生容量値が前記複数の基準色間で共通となるような比率にした表示装置を駆動する駆動方法であって、前記選択トランジスタをオンにし、前記放電線に０Ｖ以下のリセット電圧を供給すると共に前記データ線に前記第１ダイオード素子及び前記第２ダイオード素子を発光させずに前記駆動トランジスタに放電線方向の電流を流すための固定電圧を供給することにより、前記保持容量素子及び前記第１ダイオード素子の寄生容量を前記放電線に放電させて前記駆動トランジスタのソース電圧をリセットし、前記選択トランジスタのオン状態と前記データ線に対する前記固定電圧の供給とを継続すると共に、前記放電線に対する電圧を前記リセット電圧から前記リセットされた前記駆動トランジスタのソース電圧の値以下の所定範囲内の電圧まで上昇させた後、前記放電線を電源電圧から電気的に切り離して開放し、前記第１ダイオード素子の寄生容量を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記選択トランジスタのオン状態と前記放電線の開放状態を継続すると共に、前記固定電圧に、前記駆動トランジスタのゲート・ソース間電圧と前記閾値電圧との差分であるオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記選択トランジスタをオフすると共に、前記放電線の電位を前記第２ダイオード素子のカソード電位に設定することにより、前記保持容量素子に保持された電圧を用いて前記第１ダイオード素子及び前記第２ダイオード素子の双方を発光させるものである。
【００８８】
このような駆動方法により、トランジスタを追加することなく第２ダイオード素子を用いて短時間で駆動トランジスタのソース電圧をリセットすることができるだけでなく、各第１ダイオード素子の寄生容量について複数の基準色間の偏差の影響を抑制でき、色偏差による閾値電圧等の誤差を抑制することができる。
【発明の効果】
【００８９】
以上説明したように本発明は、発光素子の寄生容量への充電動作により閾値電圧を補正する方式において、トランジスタを追加することなく短時間で駆動トランジスタのソース電圧をリセットすることを可能にする、という優れた効果を有する。
【発明を実施するための最良の形態】
【００９０】
以下、図面を参照して本発明の実施形態例を詳細に説明する。
【００９１】
図１は、本発明の一実施形態に係る表示装置１０の全体構成を示す図である。また、図２は、本表示装置１０に含まれる各画素の画素回路３０の一例を示す図である。
【００９２】
本表示装置１０は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いたアクティブマトリクス駆動型の有機ＥＬ表示装置であって、図１に示すように、スキャンドライバ１２及びデータドライバ１４を備えると共に、スキャンドライバ１２に接続され並列に配列された複数の行スキャン信号線（以下、Scan線と呼称）１６と、データドライバ１４に接続されScan線１６と交差する方向に並列に配列された複数の列データ信号線（以下、Data線と呼称）１８と、Scan線１６およびData線１８の交差部分に配置された複数の画素回路３０からなる表示パネル６０とを備えている。すなわち、各画素回路３０はマトリクス状（行列状）に配置されている。なお、図１では、表示パネル６０に１つの画素の画素回路３０のみを図示した。
【００９３】
さらに、表示装置１０は、各々がScan線１６の各々に対応して配列された複数のVres線２０および各Vres線２０にリセット信号（Vres信号）を供給するリセットドライバ２２を備えている。
【００９４】
本表示装置１０では、スキャンドライバ１２が画素選択期間においてScan線１６にScan信号を与え、画素選択期間にデータドライバ１４がData線１８にData信号を与えることにより、輝度情報に対応した電流を画素回路３０に供給する。
【００９５】
図２に示すように、各画素の画素回路３０は、選択ゲート接続スイッチ３２、保持容量素子３４、駆動トランジスタ３６、発光用ＯＬＥＤ（Organic light-emitting diode：有機発光ダイオード）３８、発光用ＯＬＥＤ３８の寄生容量４０、放電用ＯＬＥＤ４２、放電用ＯＬＥＤ４２の寄生容量４４を備えている。ここで、本実施の形態では、１つのＯＬＥＤを所定の分割面積比で分割して、一方を発光用ＯＬＥＤ３８とし、他方を放電用ＯＬＥＤ４２として構成した。従って、発光用ＯＬＥＤ３８および放電用ＯＬＥＤ４２は、同一の発光閾値電圧Vf0を有する有機発光ダイオードである。
【００９６】
選択ゲート接続スイッチ３２は、Ｎ型の薄膜トランジスタからなり、そのゲートがScan線１６に接続され、ドレインまたはソースの一方がData線１８に接続され、ドレインまたはソースの他方は駆動トランジスタ３６のゲートに接続されている。
【００９７】
また、保持容量素子３４は、駆動トランジスタ３６のゲートとソースの間に接続されている。
【００９８】
駆動トランジスタ３６は、Ｎ型の薄膜トランジスタからなり、そのゲートが選択ゲート接続スイッチ３２のドレインまたはソースの一方および保持容量素子３４の一端に接続され、ドレインは電源Ｖｄｄに接続され、ソースは発光用ＯＬＥＤ３８のアノードおよび放電用ＯＬＥＤ４２のアノードに接続されている。
【００９９】
発光用ＯＬＥＤ３８のアノードは、駆動トランジスタ３６のソースに接続され、カソードは接地されている。発光用ＯＬＥＤ３８は、駆動トランジスタ３６の電流に応じた輝度で発光する。寄生容量４０は、発光用ＯＬＥＤ３８の両端の寄生容量である。
【０１００】
放電用ＯＬＥＤ４２のアノードは、駆動トランジスタ３６のソースに接続され、カソードはVres線２０に接続されている。寄生容量４４は、放電用ＯＬＥＤ４２の両端の寄生容量である。
【０１０１】
なお、本実施の形態の表示装置１０は、各画素の画素回路３０に含まれるＯＬＥＤ３８によりＲＧＢの各色の光を発光させカラー画像を表示する装置であり、同一の色を発光する画素を列方向（Data線１８延在方向）に沿って配列したＲＧＢ各色毎の画素列を、行方向（Scan線１６延在方向）に所定の順番で（ここでは、ＲＧＢＲＧＢ・・・の順に）繰り返し配置して構成している。
【０１０２】
以下、本実施の形態の画素回路３０の動作を説明する。図３は、本実施の形態の画素回路３０の動作期間中の電圧波形例を示す図であり、Vsは駆動トランジスタ３６のソース電圧、Vgsは、駆動トランジスタ３６のゲート・ソース間電圧である。
【０１０３】
図３に示すＴ１〜Ｔ４の期間は画素回路３０の１表示期間を示す期間であり、図３のＴ１より前の期間は、前の表示期間を示している。従って、この前の表示期間では、Data線１８に印加される電圧値、駆動トランジスタ３６のソース電圧Vｓ、駆動トランジスタ３６のゲート・ソース間電圧Vgsは、前の表示期間に対応する電圧となるが、ここではその値を特に指定せずその電圧範囲を網掛けで図示している。
【０１０４】
また、図４〜図７は、以下に説明する各動作期間における選択ゲート接続スイッチ３２のオンオフ状態と電流の流れを模式的に示す図である。
【０１０５】
なお、一般的に、保持容量素子３４に電圧を設定するプログラム動作は、１行単位で実施されるが、本実施の形態においても同様に実施するものとする。
【０１０６】
図３に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、スキャンドライバ１２によりScan信号がＨレベルにされる。これにより、図５に示すように、選択ゲート接続スイッチ３２がオンし、駆動トランジスタ３６のゲートがData線１８に接続される。
【０１０７】
この状態で、データドライバ１４によりData線１８にData信号として電圧VBが与えられる。これにより、駆動トランジスタ３６のゲートに電圧VBが供給される。
【０１０８】
また、リセットドライバ２２によりVres線２０にリセット電圧として電圧VAが与えられる。これにより、放電用ＯＬＥＤ４２に電圧VAが供給される。
【０１０９】
ここで、VA<0であれば、発光用ＯＬＥＤ３８の寄生容量４０は、放電用ＯＬＥＤ４２を経由してVres線２０に放電され、駆動トランジスタ３６のソース電圧Vsの初期電圧Vs0は、
Vs0=VA+Vf0
に初期化される。
【０１１０】
ここで、図８を参照しながら、電圧VA、電圧VB、およびソース電圧Vsの関係を説明する。駆動トランジスタ３６の閾値電圧Vthの補正範囲をVthmin（下限値）〜Vthmax（上限値）とすると、駆動トランジスタ３６に何らかの電流Idを流して、電流IdをVres線２０方向へ流す（図４の点線参照）ため、駆動トランジスタ３６のゲートに与える電圧VBは、
VB>Vs0+Vthmax
の条件を満たす電圧でなくてはならない。
【０１１１】
また、VthminとVthmaxとの差をΔVthとすると、ソース電圧Vsの初期電圧Vs0は、
Vs0<Vf0-ΔVth
が条件となる。これは、後述する駆動トランジスタ３６の閾値電圧Vth検出動作においては、発光用ＯＬＥＤ３８の寄生容量４０および放電用ＯＬＥＤ４２の寄生容量４４を充電させてソース電圧Vsを上昇させ、最終的にVthを検出するという動作になるが、このときソース電圧Vsが発光用ＯＬＥＤ３８、放電用ＯＬＥＤ４２の発光閾値電圧Vf0より高くなると発光用ＯＬＥＤ３８、放電用ＯＬＥＤ４２が発光してしまうので、ソース電圧Vsはこれよりも低くなくてはならない。従って、ソース電圧Vsの初期値Vs0は、発光電圧閾値Vf0からVthmin（下限値）〜Vthmax（上限値）の差分ΔVthだけ低い電圧であることが条件となる。
【０１１２】
なお、前述したように、Vs0=VA+Vf0であるため、
VA+Vf0<Vf0-ΔVth
となる。従って、電圧VAは、
VA<-ΔVth
に設定する。
【０１１３】
以上の動作により、電流が画素回路３０内を図４の点線で示す方向に流れ、寄生容量４０が放電される。
【０１１４】
なお、ここでは、発光用ＯＬＥＤ３８および放電用ＯＬＥＤ４２の発光閾値電圧を共通のVf0としたが、共通でない場合には、ソース電圧Vsの初期電圧Vs0は小さい方の発光閾値電圧値を、電圧VAは大きい方の発光閾値電圧値を用いて計算した値とする。
【０１１５】
図３に示すＴ２の期間では、閾値電圧検出動作が行なわれる。Ｔ１の期間が終了しＴ２の期間が開始されると、リセットドライバ２２によりVres線２０の電位が電圧VAから放電用ＯＬＥＤ４２のカソード電位（一般的にはＧＮＤ）に設定される。
【０１１６】
Vres線２０の電圧変化により、駆動トランジスタ３６のソース電圧Vsが、初期値Vs0からVs1に上昇する。
【０１１７】
保持容量素子３４の容量値をCsとし、発光用ＯＬＥＤ３８の寄生容量４０の容量値をCd1とし、放電用ＯＬＥＤ４２の寄生容量４４の容量値をCd2とし、CsがCd1よりも十分小さいとする前提条件を考慮すると、ソース電圧Vsは寄生容量４０及び寄生容量４４の分圧となるため、
Vs1=Vs0-VA*Cd2/(Cd1+Cd2)
となる。ここで、例えば、Cd1=Cd2ならば、
Vs1=Vs0-VA/2
となる。
【０１１８】
なお、発光用ＯＬＥＤ３８の面積に対して放電用ＯＬＥＤ４２の面積が十分小さい場合には、Cd2≪Cd1となり、Vs1をほぼVs0とみなすことができるが、Cd2≪Cd1でない場合には、上記リセット期間Ｔ１でVres線２０に設定する電圧VAは、VA<-ΔVthではなく
VA<-ΔVth*（Cd1+Cd2）/Cd1
に設定すべきことに留意する。
【０１１９】
ここで、ゲート・ソース間電圧Vgsは、
Vgs=Vg-Vs=VB-Vs1>Vth
【０１２０】
であるため、駆動トランジスタ３６に電流Idが流れる（図５の点線参照）。この電流Idにより寄生容量４０及び寄生容量４４が充電され、駆動トランジスタ３６のソース電圧Vsが上昇する。
【０１２１】
また、駆動トランジスタ３６のゲート電圧VgはVB固定電圧のため、ソース電圧Vsが上昇することによりゲート・ソース間電圧Vgsは次第に低下し、電流Idは減少していく。この過程で駆動トランジスタ３６のゲート・ソース間電圧Vgsは、次第に閾値電圧Vthに近付いていく。そして、予め設定された充電時間が経過したときに閾値電圧Vthの検出動作を停止する。
【０１２２】
この時、ゲート電圧VgはVBであり、ソース電圧VsはVB-Vthである。従って、Ｔ２の期間において発光用ＯＬＥＤ３８、放電用ＯＬＥＤ４２を発光させないよう、ソース電圧Vsを発光閾値電圧Vf0以下とするために、ゲート電圧Vgに印加する電圧VBを
VB<Vf0+Vthmin
に設定しておく。
【０１２３】
なお、ここでは、発光用ＯＬＥＤ３８および放電用ＯＬＥＤ４２の発光閾値電圧を共通のVf0としたが、共通でない場合には、電圧VBは、小さい方の発光閾値電圧値を用いて計算した値とする。
【０１２４】
図３に示すＴ３の期間では、駆動トランジスタ３６に電流を流すための電圧を保持容量素子３４に保持させる所謂プログラム動作が行なわれる。駆動トランジスタ３６に電流を流すためには、閾値電圧Vthより更に余分な電圧（オーバードライブ電圧Vod：Vod=Vgs-Vth）を印加する必要がある。そこで、プログラム動作期間Ｔ３の開始時には、図６に示すように、Data線１８のData信号電圧をVBからVB+Vodへステップアップさせる。従って、駆動トランジスタ３６のゲート電圧Vgは、VB+Vodとなる。
【０１２５】
また、ソース電圧Vsは、保持容量素子３４、寄生容量４０、及び寄生容量４４の分圧であるため、このときの駆動トランジスタ３６のソース電圧Vsは、
Vs=(VB-Vth)+Vod*Cs/(Cd1+Cd2+Cs)
となる。
【０１２６】
このとき、保持容量素子３４の容量値Csが、寄生容量４０及び寄生容量４４の容量値の合計Cd1+Cd2より十分小さければ、ソース電圧Vsは、ほぼ「VB-Vth」に等しくなるため、駆動トランジスタ３６のゲート・ソース間電圧Vgsは、ほぼ、
Vgs=Vg-Vs=(VB+Vod)-(VB-Vth)=Vth+Vod
となり、駆動トランジスタ３６のゲート・ソース間に位置する保持容量素子３４には、ほぼ閾値電圧検出動作期間Ｔ２で検出した閾値電圧Vthにオーバードライブ電圧Vodを加算した電圧が設定される。ここで設定される電圧をプログラム電圧と呼称する。
【０１２７】
そして、駆動トランジスタ３６にはTFT電流式に従い、
Id=μ*Cox*(W/L)*(Vgs-Vth)2=μ*Cox*(W/L)*Vod2
（μは移動度、Coxはゲート絶縁膜の単位面積あたりの静電容量、Wはチャネル幅、Lはチャネル長である）
の電流Idが流れ出す。
【０１２８】
上記プログラム動作完了後（図４に示すＴ３の期間の後半）は、移動度μの補正動作を行ないプログラム電圧を補正する。
【０１２９】
具体的には、上記プログラム動作完了から一定の時間（=Tx）Scan信号をＨレベルに維持し、選択ゲート接続スイッチ３２をオン状態で保持する。
【０１３０】
この間、駆動トランジスタ３６には、プログラムされた電圧Vodに相当する電流Idが流れる。電流Idは寄生容量４０及び寄生容量４４に充電され、図３に示すように、駆動トランジスタ３６のソース電圧Vsが再上昇する。この再上昇電圧をΔVとすると、ΔVは、以下の式で表すことができる。
ΔV=Tx*Id/（Cd1+Cd2）
【０１３１】
また、前述したように、TFTの飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)2
であり、既に閾値電圧VthはＴ２の期間で補正されているため、
Id =μ*Cox*(W/L)*Vod2
となる。
【０１３２】
従って、ΔVは、各駆動トランジスタ３６のμ*Cox*(W/L)に対応した電圧となり、保持容量素子３４の電圧Vcsには、ゲート・ソース間電圧Vgs（前述したように、Vgs=Vth+Vodである）からΔVを減算した電圧「Vth+Vod-ΔV」が保持される。これにより、プログラム電圧が補正され各画素毎の駆動トランジスタ３６のμ偏差が相殺される。
【０１３３】
なお、このμ補正動作は、LPTS等でTFTのμ偏差が表示輝度ムラ要因となる場合に有効であり、a-Si（アモルファスシリコン）や無機酸化膜等のμ偏差が小さいTFTでは不要である。
【０１３４】
図３に示すＴ４の期間では、発光動作が行なわれる。なお、図３の発光動作期間Ｔ４の期間では、Data線１８の電位は現在の表示期間における発光動作に影響しないため、ここでは、ここではData信号電圧を特に指定せずその電圧範囲を網掛けで図示している。
【０１３５】
発光動作期間Ｔ４では、スキャンドライバ１２によりScan信号がＬレベルにされ、図７に示すように、選択ゲート接続スイッチ３２がオフとなる。これにより、画素回路３０とData線１８とが電気的に切り離される。
【０１３６】
また、保持容量素子３４の両端電圧は保持されたまま、駆動トランジスタ３６に流れる電流Idにより、ソース電圧Vsが上昇する。駆動トランジスタ３６のゲート・ソース間電圧Vgsは、プログラム電圧（Vod+Vth）を保持したままなので、やがて、ソース電圧Vsは発光用ＯＬＥＤ３８及び放電用ＯＬＥＤ４２の発光閾値電圧Vf0を越え、定電流でのＯＬＥＤ発光動作が実施される。
【０１３７】
以上説明したように、発光用ＯＬＥＤ３８の他に放電用ＯＬＥＤ４２を設けたため、寄生容量４０は自然放電ではなく積極的に放電されることとなり、放電時間を短縮することができる。また、ＯＬＥＤ寄生容量放電用トランジスタスイッチを設けずに、発光素子ＯＬＥＤをスイッチとして用いる構成であるため、スイッチとして用いる放電用ＯＬＥＤ４２を、発光用ＯＬＥＤ３８と同一の製造プロセスで製造することができることから、歩留り低下によるコストアップやＯＬＥＤ開口率低下による寿命低下を防止することができる。
【０１３８】
なお、上記実施の形態では、１つのＯＬＥＤを分割して一方を発光用ＯＬＥＤ３８、他方を放電用ＯＬＥＤ４２として用いたが、放電用ＯＬＥＤ４２を別構成のダイオード素子として設けてもよい。例えば、非発光化したダイオード素子や、低発光閾値電圧化したＯＬＥＤを上記放電用ＯＬＥＤ４２の代わりに用いるようにしてもよい。
【０１３９】
放電用ＯＬＥＤ４２が発光用ＯＬＥＤ３８と同一の構成である場合には、放電用ＯＬＥＤ４２を放電する際、放電電流により瞬間的に発光動作する場合もあり、表示装置としてのコントラスト比に悪影響を与える可能性がある。
【０１４０】
そこで、発光効率の低い材料または発光動作を伴わない材料で構成したダイオード素子を用いることで、放電時発光を防止できる。
【０１４１】
また、発光閾値電圧を低くしたＯＬＥＤを用いることで、リセット解除時のソース電圧Vs上昇を抑制し、閾値電圧Vth補正範囲を拡大できるほか、0vに近い電圧VAを採用可能となり、表示装置としての消費電力の低減効果が得られる。ただし、この場合には、リセット解除後のVres線２０の電位は発光用ＯＬＥＤ３８のカソード電圧ではなく、ＯＬＥＤの発光閾値電圧Vf0に応じた高い電圧設定が必要となる。
【０１４２】
このようなダイオード素子を用いる場合であっても、トランジスタをリセットスイッチとして設ける場合に比べて、歩留り低下等を防止することができる。なお、このようなダイオード素子を用いた場合には、該ダイオード素子はＴ４の発光動作にて電流が流れても輝度に寄与しないことを考慮した駆動トランジスタへのプログラム電圧設定が必要となる。
【０１４３】
また、上記実施の形態では、発光用ＯＬＥＤ３８の面積に対して放電用ＯＬＥＤ４２の面積を十分小さくして、Cd2≪Cd1となるように設計することが好ましいと説明したが、放電用ＯＬＥＤ４２を小さくなると放電電流も減少してしまい、リセット動作に必要な時間が長くなる、という問題がある。従って、放電を促進するには、リセット動作時において、より低い電圧VA（大きな負電圧）をVres線２０に設定することが必要となり、プログラム動作開始時（リセット解除時）のソース電圧Vsの上昇が大きくなってしまう。
【０１４４】
そこで、プログラム動作直前にはできるだけソース電圧Vsが小さくなるように、Vres線２０に設定する電圧VAを固定電圧ではなく、可変電圧とする。具体的には、リセットドライバ２２が、図９のVres線２０の電圧波形に示すように、Ｔ１の期間において、まず低電圧（大きな負電圧）でリセット動作を開始し、時間経過と共に電位を上昇させ、リセット解除時にはVA制限値（VA<-ΔVth）に近い電圧（小さな負電圧）とする。これにより、放電促進とリセット解除時Vs上昇抑制を両立できる。
【０１４５】
なお、上記実施の形態では、１つのＯＬＥＤを所定の分割面積比で分割し、一方を発光用ＯＬＥＤ３８として用い、他方を放電用ＯＬＥＤ４２として用いたが、この分割面積比を発光用ＯＬＥＤ３８の寄生容量４０がRGB各画素間で共通の容量値となるように設定し、放電用ＯＬＥＤ４２を閾値電圧Vth検出時やμ補正時の充電用負荷から除外するようにしてもよい。
【０１４６】
前述したように、一般的に、アクティブマトリクス方式の有機ＥＬ表示装置では、ＲＧＢの各色毎の画素を列方向（Data線１８延在方向）に配列した色毎の画素列が、行方向（Scan線１６延在方向）に例えばＲＧＢＲＧＢ・・・の順に配置されて構成されている。また、ＯＬＥＤの寄生容量値は、ＯＬＥＤを構成する有機発光材の比誘電率、膜厚により決まるが、ＯＬＥＤの色（ＲＧＢ）に応じて比誘電率や膜厚も変わってくるため、ＯＬＥＤが同じ面積であっても寄生容量値はＯＬＥＤの色毎に異なることとなる。従って、この容量値をＲＧＢ間で共通の値となるように上記分割面積比を設定し、発光用ＯＬＥＤ３８及び放電用ＯＬＥＤ４２を設けることで、ＲＧＢ偏差を補正することができる。
【０１４７】
そして、放電用ＯＬＥＤ４２を、閾値電圧Vth検出時やμ補正時の充電用負荷から除外するために、例えば、図１０に示すように、放電用ＯＬＥＤ４２のカソードとVres線２０との間にＯＬＥＤ開放スイッチ４６を追加する。ＯＬＥＤ開放スイッチ４６には、薄膜トランジスタからなり、そのゲートはリセット線４８に接続されており、スキャンドライバ１２からリセット線４８を介して与えられた制御信号に応じてオンオフする。具体的には、Ｔ１，Ｔ４の期間では、ＯＬＥＤ開放スイッチ４６をオンする。Ｔ２、Ｔ３の期間では、ＯＬＥＤ開放スイッチ４６をオフし、放電用ＯＬＥＤ４２の一端を開放端化する。その他の制御は、上記実施の形態と同様である。
【０１４８】
なお、図１０のような構成とすると、ＯＬＥＤ開放スイッチ４６を別途設ける必要があるため、ＲＧＢ偏差は解決できるが、歩留り低下防止効果、或いはＯＬＥＤ開口率低下による寿命低下の防止効果が低減する。そこで、ＯＬＥＤ開放スイッチ４６を省略し、代わりにVres線２０を開放線とするように制御する構成とするようにしてもよい。
【０１４９】
具体的には、リセットドライバ２２により、Ｔ２開始時（リセット解除時）にVres線２０の電圧を電圧VAからソース電圧の初期値Vs0に近い電圧、すなわち、初期値Vs0以下の予め定められた範囲内の電圧まで上昇させる。ゲート電圧Vsは固定であるため、放電用ＯＬＥＤ４２の寄生容量４４が放電し、その電荷がほぼ０となる。その後、リセットドライバ２２により、Vres線２０を電源電圧から電気的に切り離し（Vres線２０に電源電圧が供給されないフローティング状態にし）、Ｔ２，Ｔ３の期間は開放線とする。
【０１５０】
これにより、放電用ＯＬＥＤ４２の開放端は、選択行の（すなわち同じ行に配置された）他の画素回路３０の放電用ＯＬＥＤ４２の開放端と接続された状態となる。ここで、選択行の各画素の画素回路を、画素回路３０１、３０２・・・３０ｐと表し、各画素回路３０１〜３０ｐの各々に設けられた放電用ＯＬＥＤ４２の寄生容量の各々を、寄生容量４０１、４０２・・・４０ｐと表し、図１１に示すように、画素回路３０１に着目してみると、画素回路３０１の寄生容量４０１に、選択行の他の画素回路３０２〜３０ｐの負荷（寄生容量４０２・・・４０ｐ）が接続された回路と等価になる。
【０１５１】
この等価回路では、画素回路３０１の駆動トランジスタ３６の電流Idによる充電動作が開始されると、ソース電圧Vsは上昇するが、他の画素回路３０２〜３０ｐも同様に動作しているため、Vres線２０の電位は選択行中のソース電圧Vsの平均値となる。
【０１５２】
従って、閾値電圧Vth検出動作中において、放電用ＯＬＥＤ４２の寄生容量４４への充放電電流は、「Vth-Vth0(Vth0は行平均値)」に相当する電流となり、選択行の各画素回路３０１〜３０ｐの駆動トランジスタ３６の閾値電圧Vthに大きな偏差がなければ、閾値電圧Vth検出動作に放電用ＯＬＥＤ４２の寄生容量４４が関与しないことになる。
【０１５３】
なお、Ｔ１の期間は、上記実施の形態と同様に制御する。Ｔ４の期間では、Vres線２０の開放状態を解除し、放電用ＯＬＥＤ４２のカソード電位に設定し、その他は上記実施の形態と同様に制御する。
【０１５４】
すなわち、Ｔ２〜Ｔ３の期間中に、Vres線２０を開放することで、図１０と同様の効果が得られ、トランジスタの数を増加させずにすむ。
【図面の簡単な説明】
【０１５５】
【図１】本発明の一実施形態に係る表示装置の全体構成を示す図である。
【図２】実施の形態に係る表示装置に含まれる各画素の画素回路の一例を示す図である。
【図３】実施の形態の画素回路の動作期間中の電圧波形例を示す図である。
【図４】リセット動作中の選択ゲート接続スイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図５】閾値電圧検出動作中の選択ゲート接続スイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図６】プログラム動作中の選択ゲート接続スイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図７】発光動作中の選択ゲート接続スイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図８】電圧VA、電圧VB、およびソース電圧Vsの関係を示す図である。
【図９】実施の形態の画素回路の動作期間中の電圧波形の変形例を示す図である。
【図１０】画素回路の変形例を示す図である。
【図１１】Vres線を電源電圧から切り離し、開放線としたときの等価回路を示す図である。
【図１２】従来の画素回路構成を示す図である。
【図１３】従来の画素回路の動作期間中の電圧波形例を示す図である。
【図１４】従来のリセット動作中の選択ゲート接続スイッチおよびリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図１５】閾値電圧検出動作中の選択ゲート接続スイッチおよびリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図１６】プログラム動作中の選択ゲート接続スイッチおよびリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図１７】発光動作中の選択ゲート接続スイッチおよびリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。
【図１８】μ補正動作を行なう従来の画素回路構成を示す図である。
【図１９】μ補正動作を行なう従来の画素回路の動作期間中の電圧波形例を示す図である。
【図２０】TFTのVgs-Id特性を示すグラフの具体例である。
【図２１】TFTのVgs-√Id特性を示すグラフの具体例である。
【図２２】サブスレッショルド領域電流の小さいTFTで寄生容量の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。
【図２３】サブスレッショルド領域電流の大きいTFTで寄生容量の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。
【図２４】駆動トランジスタのソースに接続される静電容量値がＲＧＢ間で同じとなるような補正容量を画素毎に設置した場合の回路構成の一例である。
【符号の説明】
【０１５６】
１０   表示装置
１２   スキャンドライバ
１４   データドライバ
１６   行スキャン信号線（Scan線）
１８   列データ信号線（Data線）
２０   リセット線（Vres線）
２２   リセットドライバ
３０   画素回路
３２   選択ゲート接続スイッチ
３４   保持容量素子
３６   駆動トランジスタ
３８   発光用ＯＬＥＤ
４０   寄生容量
４２   放電用ＯＬＥＤ
４４   寄生容量
【図１】
0005235516.tif 000002
【図２】
0005235516.tif 000003
【図３】
0005235516.tif 000004
【図４】
0005235516.tif 000005
【図５】
0005235516.tif 000006
【図６】
0005235516.tif 000007
【図７】
0005235516.tif 000008
【図８】
0005235516.tif 000009
【図９】
0005235516.tif 000010
【図１０】
0005235516.tif 000011
【図１１】
0005235516.tif 000012
【図１２】
0005235516.tif 000013
【図１３】
0005235516.tif 000014
【図１４】
0005235516.tif 000015
【図１５】
0005235516.tif 000016
【図１６】
0005235516.tif 000017
【図１７】
0005235516.tif 000018
【図１８】
0005235516.tif 000019
【図１９】
0005235516.tif 000020
【図２０】
0005235516.tif 000021
【図２１】
0005235516.tif 000022
【図２２】
0005235516.tif 000023
【図２３】
0005235516.tif 000024
【図２４】
0005235516.tif 000025