(57)【特許請求の範囲】
【請求項１】
シリコン基板上に絶縁膜を形成し、
前記絶縁膜上に薄膜集積回路を有する層を形成し、
前記薄膜集積回路を有する層を覆うように樹脂層を形成し、
フレームに設けられたフィルムに前記樹脂層の一表面が接するように、前記絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層と、が形成された前記シリコン基板を前記フィルム上に設け、
前記フィルムの前記樹脂層と接する面と反対の面に接してポーラスチャックを設け、
前記シリコン基板の前記薄膜集積回路を有する層を形成した面の裏面が、前記フレームの一表面よりも高くなるように前記ポーラスチャックを加工し、
前記裏面を研削し、
前記シリコン基板の研削した面を研磨し、
前記フィルムは切断せずに、前記シリコン基板と、前記絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層と、を切断することによって、前記シリコン基板と、前記絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層の積層がそれぞれ設けられた第１の積層体及び第２の積層体を形成し、
前記第１の積層体と前記第２の積層体との間に隙間が形成されるように前記フィルムを延伸させることを特徴とする半導体装置の作製方法。
【請求項２】
シリコン基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜及び第３の絶縁膜がそれぞれ設けられた薄膜集積回路を有する層を形成し、
前記薄膜集積回路を有する層を覆うように樹脂層を形成し、
フレームに設けられたフィルムに前記樹脂層の一表面が接するように、前記第１の絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層と、が形成された前記シリコン基板を前記フィルム上に設け、
前記フィルムの前記樹脂層と接する面と反対の面に接してポーラスチャックを設け、
前記シリコン基板の前記薄膜集積回路を有する層を形成した面の裏面が、前記フレームの一表面よりも高くなるように前記ポーラスチャックを加工し、
前記裏面を研削し、
前記シリコン基板の研削した面を研磨し、
前記フィルムは切断せずに、前記シリコン基板と、前記第１の絶縁膜と、前記薄膜集積回路が有する第２の絶縁膜と、前記薄膜集積回路が有する第３の絶縁膜と、前記樹脂層と、を切断することによって、前記シリコン基板と、前記第１の絶縁膜と、前記薄膜集積回路を有する層と、樹脂層の積層がそれぞれ設けられた第１の積層体及び第２の積層体を形成し、
前記第１の積層体と前記第２の積層体との間に隙間が形成されるように前記フィルムを延伸させることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１において、
前記絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層と、前記フィルムと、が設けられた前記シリコン基板を前記フレームから剥がした後に前記第１の積層体及び前記第２の積層体を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項２において、
前記第１の絶縁膜と、前記薄膜集積回路を有する層と、前記樹脂層と、前記フィルムと、が設けられた前記シリコン基板を前記フレームから剥がした後に前記第１の積層体及び前記第２の積層体を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記フィルムから前記第１の積層体及び前記第２の積層体を分離し、
前記第１の積層体及び前記第２の積層体の一方の面をそれぞれ第１の基体に接着させ、
前記第１の積層体及び前記第２の積層体の他方の面をそれぞれ第２の基体に接着させることを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記フィルムから前記第１の積層体及び前記第２の積層体を分離する工程は、前記フィルムに光を照射し、ピックアップ手段を用いて前記フィルム上の前記第１の積層体及び前記第２の積層体を取り出し、
前記第１の積層体及び前記第２の積層体の一方の面をそれぞれ前記第１の基体に接着させる工程は、前記ピックアップ手段を用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記シリコン基板の研削した面を研磨する際、前記シリコン基板の厚さを１μｍ以上２０μｍ以下にすることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリやマイクロプロセッサ（中央演算部、ＣＰＵ）などを有し、紙のように薄くフレキシブルな薄膜集積回路を搭載した半導体装置の作製方法、該薄膜集積回路及びアンテナからなり、主として人間、動植物、商品、紙幣等を識別するためのカード、タグ、ラベル等に利用される非接触型薄膜集積回路装置の作製方法に関するものである。
【背景技術】
【０００２】
近年、データを送受信することが可能な半導体装置の開発が盛んに進められており、このような半導体装置は、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれる。現在実用化されている半導体装置（以下ＩＣチップとも示す）は、単結晶シリコン基板を用いたものが主流であるが、シート型、カード型等の製品形態で使われることが多い。そのため、薄型形状や可撓性を有することが要求され、基材裏面を研削および研磨することによって半導体素子を薄型化する手法がとられている。
【０００３】
集積回路が形成された単結晶シリコン基板の裏面研磨は、砥石による研削の後に遊離砥粒を用いた仕上げ研磨が一般的で、酸やアルカリによるエッチングを併用する場合もある。最終的な基材厚は鏡面研磨状態で、１００μｍ以下とされ、十分な可撓性を得るには５０μｍ以下が必要とされる。より薄く研磨することで更に薄型の製品へ展開が可能となり、生産技術が競われている。
【０００４】
研削研磨によって薄型化された素子は、外部アンテナと接合し、フィルムや樹脂で封止してカードやタグ等薄型の製品を作製する。素子上に直接アンテナを形成した内蔵アンテナ型では、直接フィルムや樹脂で封止し、同様な製品を作製することができる。この様にＩＣチップは最終形態を薄型とすることや可撓性をもたせることで応用を限定することなく、様々な用途に用いることが可能となっている。
【０００５】
下記特許文献１には従来のＩＣカードを研磨する工程について記載されている。
【０００６】
単結晶シリコン基板上の集積回路だけでなく、ガラス基板等の絶縁基板上に作製した非単結晶シリコン薄膜トランジスタ回路でも同様に、基材の研削研磨によって薄型の半導体素子を作製することが可能である。非単結晶シリコン薄膜トランジスタは安価な大面積ガラス基板上に作製することができ、単結晶シリコンウエハを用いた半導体素子よりも生産コストを大幅に抑えることができる。
【特許文献１】特開平３−８７２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ガラス基板を基材に用いて薄型の素子を作製する場合には、形状、及び工程等に様々な制約が生じる。基材として用いられるガラス基板としては製造コストを抑えるために、フュージョン法によって製造される無研磨基板が一般的である。また、フロート法で製造されるガラス基板では研磨が必須であるが、コストを抑制するため片面しか研磨されていない。そのため、ガラス基板の両面もしくは片面には数μｍ乃至数十μｍのうねりがあるため、研磨では１００μｍ以下の薄型加工では基板面内に板厚のばらつきが生じてしまい、素子の歩留まりを低下させてしまうといった問題がある。
【０００８】
一方、両面を研磨した基板を用いれば板厚のばらつきは生じにくい。しかし、大判のガラス基板にあわせた大型の装置の準備や大型の基板を均一性良く研磨することは困難であるため、小型の単結晶シリコン基板や石英基板を用いる工程に対する低コストが実現できないといった問題がある。
【０００９】
同様に小さい基板を両面研磨して用いたとしても、製品の取り数が減少するため、コストが高くなる傾向がある。また、角形基板は回転摩擦機構を有する研削研磨装置には不向きであり、角欠けや割れが発生し易い等の問題もある。すなわち、回転摩擦機構には単結晶基板の様に対称性のよい丸形の基板が望ましいが、ガラス基板を丸形加工するだけでもコストが高くなる傾向がある。
【００１０】
従って、基材厚を１００μｍ以下とするガラス基板上の非単結晶シリコン薄膜トランジスタ素子を低コスト、及び高歩留まりで作製することは非常に困難である。そのため、安価なガラス基板を基材に用いた薄型素子の製品展開はできず、現状も高価な単結晶シリコン基板を基材とした薄型素子が製品展開され、市場の拡大が阻害されている。
【００１１】
更に、ガラス基板を用いる場合はその融点が律速となるため、通常６００℃以下の低温プロセスで作製される。例えば、電界効果型ポリシリコン薄膜トランジスタでは、活性層となるポリシリコン層の結晶化や活性化、ゲート酸化膜の形成等高温が有利となるプロセスにおいて温度が制限され、単結晶シリコン基板や石英基板を用いて作製した電界効果型トランジスタよりも、電気特性が劣ってしまうといった問題があった。
【００１２】
本発明は、この様な状況に鑑みて成されたものであり、大量生産が可能で、従来のガラス基板や単結晶シリコン基板とは異なり、低コストでかつ非常に板厚の薄い薄膜集積回路、及び該薄膜集積回路を用いた薄膜集積回路装置又はＩＣチップの構造、プロセスを提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明は、高耐熱、かつ高平面度を有する半導体基板上に絶縁膜を介して形成された非単結晶シリコン薄膜トランジスタを有する半導体装置及びその作製方法に関するものであり、当該半導体基板は単結晶もしくは多結晶材料から構成されている。本発明において、前記半導体基板は非単結晶シリコン薄膜トランジスタの半導体領域とは絶縁膜を介して電気的に絶縁されており、半導体基板材料の相状態および電気的性質が非単結晶シリコン薄膜トランジスタの半導体領域とは同一でないことを特徴としている。
【００１４】
本発明の一は、シリコン基板の一表面上に第１の絶縁膜を形成し、第１の絶縁膜上に薄膜集積回路を有する層を形成し、薄膜集積回路を有する層を覆うようにフィルムを形成し、シリコン基板の薄膜集積回路を有する層を形成した一表面の裏面を研削し、シリコン基板の研削した面を研磨することを特徴とする。
【００１５】
本発明の一は、シリコン基板の一表面上に第１の絶縁膜を形成し、第１の絶縁膜上に少なくとも２つの薄膜集積回路を有する層を形成し、薄膜集積回路を有する層を覆うように樹脂層を形成し、樹脂層を覆うようにフィルムを形成し、シリコン基板の薄膜集積回路を有する層を形成した一表面の裏面を研削し、シリコン基板の研削した面を研磨し、フィルムは切断しないようにシリコン基板と第１の絶縁膜と薄膜集積回路を有する層と樹脂層とを切断して、シリコン基板と第１の絶縁膜と薄膜集積回路を有する層と樹脂層とが積層された積層体を少なくとも２つ形成し、積層体の間に隙間が形成されるようにフィルムを延伸させ、フィルムから積層体を分離し、積層体の一方の面を第１の基体に接着させ、積層体の他方の面を第２の基体に接着させることを特徴とする。
【００１６】
また、フィルムから積層体を分離する工程において、フィルムに光を照射し、ピックアップ手段（ロボットアーム、搬送機器、ピンセットなど）を用いてフィルム上の積層体を取り出し、積層体の一方の面を第１の基体に接着させるためにピックアップ手段を用いて積層体を第１の基体上に設けることを特徴とする。
【００１７】
本発明の一は、フィルムから積層体を分離させ、積層体の一方の面を第１の基体に接着させる工程において、フィルムに光を照射し、積層体の一方の面を覆うように第１の基体を設け、第１の基体を加熱することにより積層体の一方の面を第１の基体に接着させ、積層体が接着した第１の基体とフィルムとを分離することを特徴とする。
【００１８】
また、樹脂層はフィルムであることを特徴とする。
【００１９】
本発明の一は、シリコン基板の一表面上に第１の絶縁膜を形成し、第１の絶縁膜上に第２の絶縁膜と第３の絶縁膜を有した薄膜集積回路を少なくとも２つ有する層を形成し、薄膜集積回路を有する層を覆うように樹脂層を形成し、樹脂層を覆うようにフィルムを形成し、シリコン基板の薄膜集積回路を有する層を形成した一表面の裏面を研削し、シリコン基板の研削した面を研磨し、フィルムは切断しないようにシリコン基板と第１の絶縁膜と薄膜集積回路が有する第２の絶縁膜と第３の絶縁膜とを切断して、シリコン基板と第１の絶縁膜と薄膜集積回路を有する層とが積層された積層体を少なくとも２つ形成し、積層体の間に隙間が形成されるようにフィルムを延伸させ、フィルムから積層体を分離し、積層体の一方の面を第１の基体に接着させ、積層体の他方の面を第２の基体に接着させることを特徴とする。
【００２０】
また、シリコン基板の薄膜集積回路を有する層を形成した一表面の裏面を研削する際、シリコン基板の厚さを１００μｍ以下にすることを特徴とする。
【００２１】
また、シリコン基板の研削した面を研磨する際、シリコン基板の厚さを１μｍ以上２０μｍ以下にすることを特徴とする。
【００２２】
また、シリコン基板は多結晶シリコン基板であることを特徴とする。
【００２３】
また、シリコン基板は単結晶シリコン基板であることを特徴とする。
【００２４】
本発明の一は、第１の基体と第２の基体の間に、シリコン基板と、シリコン基板上に形成された絶縁膜と、絶縁膜上に設けられた薄膜集積回路と、薄膜集積回路を覆う樹脂層とを有し、第１の基体はシリコン基板に接し、第２の基体は樹脂層に接し、シリコン基板の厚さは１μｍ以上２０μｍ以下であることを特徴とする。
【００２５】
本発明の一は、第１の基体と第２の基体の間に、シリコン基板と、シリコン基板上に形成された絶縁膜と、絶縁膜上に設けられた薄膜集積回路とを有し、第１の基体はシリコン基板に接し、第２の基体は薄膜集積回路に接し、シリコン基板の厚さは１μｍ以上２０μｍ以下であることを特徴とする。
【００２６】
また、本発明の半導体装置はＩＣチップであることを特徴とする半導体装置。
【００２７】
すなわち、前記半導体基板と非単結晶シリコン層は同一のものではなく、基材上に積層状態で付加されている。すなわち、前記半導体基板の相状態や電気的性質の違いに対して非単結晶シリコン薄膜トランジスタの電気特性は依存性を示すことはなく、該半導体基板は積層したデバイスに対して支持体としてのみに位置付けされる。
【００２８】
この支持体として用いる基板は、絶縁体や導体であっても同様に非単結晶シリコン薄膜トランジスタを形成することができる。しかしながら、基板に導体を用いると電波を反射し、電波を電力変換するＲＦタグ用のＩＣチップでは用途の方向性の制限が生じてしまう。一方の絶縁体基板では、その問題はないが静電気が生じやすく、静電破壊にて素子の信頼性を低下させてしまう。従って、基材として用いる基板は電気抵抗において半導体と定義される材料が最も良好である。
【００２９】
前記半導体基板としては、シリコン材料を用いることが望ましく、特に多結晶基板が安価で有効である。この多結晶材料は主として太陽電池等に用いられているが、面内で結晶方位が異なることや結晶欠陥や結晶粒界が存在することから直接集積回路を作製するには適していない。また、平面研磨を行えば単結晶基板と同等の平面度を得ることができ、単結晶基板上に作製した素子と同様に研削研磨により薄型の素子を作製することができる。
【００３０】
多結晶基板だけでなく、単結晶基板も用いることができる。ただし、集積回路作製工程に用いられるシリコン単結晶基板は高価であり、支持体として用いるにはコストが高くなってしまう。そのため使用する単結晶基板は、抵抗値異常や不純物量異常、塵数異常、裏面のキズ、結晶欠陥の発生等集積回路製造工程に用いると不良品となる可能性がある基板に限られる。これらの単結晶基板は、基板製造業者にとっては規格外の製品であり、工程確認のダミーウエハ用途として安価に供給されている。また、多結晶基板や規格外の単結晶基板の研磨品は、８インチφや１２インチφ等の大きさの制限はあるが、同サイズのガラス基板研磨品よりも実質的に安価であり、低コストを実現できる。
【００３１】
更にシリコン材料の融点は１４１０℃であり、ガラス基板では不可能であった１０００℃前後の高温プロセスを用いることができる。高温プロセスにより、ポリシリコン薄膜トランジスタでは活性層の結晶粒径の増大や熱酸化によるゲート酸化膜の形成が可能となり、石英基板と同等以上で単結晶シリコン基板に次ぐ電気特性を示す素子を得ることができる。
【００３２】
これらの半導体基板上に作製した非単結晶薄膜トランジスタ素子をＩＣチップ等の薄型の素子に仕上げるために、研削および研磨の手法を用いる。角形のガラス基板では角欠けや割れが発生し易かったが、丸形の多結晶基板や単結晶基板ではその問題は低減され、歩留まりが向上する。
【００３３】
また、シリコン材料はガラス基板よりも靱性が高く、より薄く研磨することに適している。特に多結晶基板では単結晶基板で見られる様な基板を縦断するような劈開は起こらず、強度も併せ持つ。また高平面度に研磨したシリコン材料は無研磨のガラス基板とは異なり、面内のうねりがサブミクロンの範囲であるため、高歩留まりでより薄く研磨することができる。
【発明の効果】
【００３４】
この様に本発明を用いて作製したシリコン材料上の薄膜トランジスタは、材料コストが安価で、高温プロセスが使用できることにより電気特性が向上し、基材が絶縁体でないことから静電耐圧の高い素子を作製することができる。また、ガラス基板では困難であった１００μｍ以下の薄型化が容易であり、２０μｍ以下であっても高強度の薄型素子形成が高歩留まりなＩＣチップの作製が可能となる。以上により、薄型で応用範囲の広いＩＣチップを安価で供給することができる。
【発明を実施するための最良の形態】
【００３５】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、それぞれの実施形態を組み合わせて用いることが可能である。
【００３６】
（実施の形態１）
本発明を用いた薄膜集積回路装置及びその作製方法について、図１〜図３を参照して説明する。まず、支持基板としてシリコンウエハからなる基板１０を用意し、熱処理や成膜手法、例えば高密度プラズマ処理装置、スパッタリング装置、プラズマＣＶＤ装置、減圧ＣＶＤ装置等で第１の絶縁膜９を形成する（図１（Ａ）参照）。なお、高密度プラズマ処理装置を用いてシリコン基板の表面を直接処理することが好ましい。この第１の絶縁膜９はシリコンの酸化膜、窒化膜、酸窒化膜を用いて形成する。なお、支持基板となるシリコンウエハには、表面を鏡面研磨した多結晶基板および、単結晶基板を用いることが好ましい。ここで単結晶基板を用いる場合は、抵抗値異常や不純物量異常、塵数異常、裏面のキズ、結晶欠陥の発生等で集積回路の作製には不都合の生じる規格外品を用いることができる。
【００３７】
また、第１の絶縁膜９を形成するために用いる高密度プラズマ処理装置とは、マイクロ波で励起され、電子温度が１．５ｅＶ以下（好ましくは０．５〜１．５ｅＶ）、イオンエネルギーが５ｅＶ以下、電子密度が１．０×１０１１ｃｍ−３〜１．０×１０１３ｃｍ−３程度である高密度プラズマ処理装置である。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。このとき、窒素（Ｎ２）、またはアンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）などの窒化物気体と希ガスの混合ガス導入すると、シリコン基板の表面を窒化することができる。また、酸素（Ｏ２）、水素（Ｈ２）と希ガスの混合ガスを導入すると、シリコン基板表面に酸化膜を形成することができる。ここでは、希ガスとしてアルゴンガス（Ａｒ）を用いる。この高密度プラズマ処理装置を用いることによって、プラズマダメージが非常に少なく緻密な膜を作製することができる。また、低温処理（代表的には２５０〜５５０℃）のでプラズマ処理を行っても十分にプラズマ酸化処理を行うことができる。なお、プラズマを形成するための周波数はマイクロ波（２．４５ＧＨｚ）を用いている。また、プラズマの電位は５Ｖ以下と低電位であり、原料分子の過剰解離を抑制することができる。
【００３８】
また、この工程によって形成された窒化膜には、高密度プラズマ処理に用いた希ガスが含まれている。ここでは、Ａｒガスを用いているためＡｒが含有されている。
【００３９】
続いて、一表面に第１の絶縁膜９を形成した基板１０の上に、複数の薄膜集積回路を有する層１１を形成する（図１（Ａ）参照）。この複数の薄膜集積回路を有する層１１は、少なくとも、絶縁膜と、複数の素子を構成する半導体層や導電層を含む。また、アンテナ機能を内蔵する場合には、さらにアンテナとなる導電層も含む。具体的には、下地膜として機能するウエハ上に形成した第１の絶縁膜上に設けられた複数の素子と、複数の素子を覆う第２の絶縁膜と、第２の絶縁膜に接し複数の素子に接続する第１の導電層と、第１の導電層を覆う第３の絶縁膜があり、アンテナを内蔵する場合には、第３の絶縁膜に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁膜とを含む。さらに詳しい構成については、実施の形態４において後述する。また、アンテナ機能を内蔵せず、後で貼り付ける構成については実施の形態５において後述する。なお、本明細書において複数とは少なくとも２つ以上であることを示す。
【００４０】
次に、複数の薄膜集積回路を有する層１１を覆うように第１のフィルムまたは樹脂層１２を設ける。第１のフィルムまたは樹脂層１２は複数の薄膜集積回路を有する層１１の保護を目的としたものである。
【００４１】
次に、第１のフィルムまたは樹脂層１２を覆うように第２のフィルム１３を設ける。第２のフィルム１３は、塩化ビニル樹脂、シリコン樹脂、ポリオレフィン樹脂等からなり、引っ張ると、延伸する性質を有する。そのため、第２のフィルム１３は、エキスパンドフィルムとも呼ばれる。また、第２のフィルム１３は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。
【００４２】
次に、研削手段１４により、基板１０の一表面と反対の表面を研削する（図１（Ｂ）参照）。この研削工程により、基板１０はおおよそ薄膜化される。好適には、基板１０の厚さが１００μｍ以下となるまで研削する。一般的に、この研削工程では、基板１０が固定された治具と研削手段１４の一方又は両方を回転させることで、基板１０の表面を研削する。研削手段１４とは、例えば、砥石に相当する。
【００４３】
次に、研磨手段１６により、研削した基板１０の表面を研磨する（図１（Ｃ）参照）。この研磨工程により、研削加工後の基板１０の凹凸は消え、基板１０はさらに薄膜化される。好適には、基板１０の厚さが１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下となるまで研磨する。この研磨工程も上記の研削工程と同様に、基板１０が固定された治具と研磨手段１６の一方又は両方を回転させることで、基板１０の表面を研磨する。研磨手段１６とは、例えば、研磨布に相当する。また、研磨布とともに遊離砥粒１５を用いてもよい。本実施の形態において用いる遊離砥粒は、約１μｍ程度のものを用いればよい。その後、図示しないが、研削、研磨工程により生じたごみを除去するために、必要に応じて洗浄を行う。
【００４４】
続いて、切断手段１７により基板１０と第１の絶縁膜９と複数の薄膜集積回路を有する層１１と第１のフィルムまたは樹脂層１２とを切断する。複数の薄膜集積回路を有する層１１は、複数の薄膜集積回路の各々が分離されるように、薄膜集積回路同士の境界線（薄膜集積回路の間）を切断される。また、複数の薄膜集積回路を有する層１１に設けられた素子は切断せず、複数の薄膜集積回路を有する層１１に設けられた絶縁膜を切断する。そのため、切断工程を経ると複数の薄膜集積回路１８が形成される。
【００４５】
そして、基板１０と第１の絶縁膜９と薄膜集積回路１８と第１のフィルムまたは樹脂層１２とが積層された積層体としてＩＣチップ１９が複数形成される（図１（Ｄ）参照）。なお、切断手段１７とは、ダイサー、レーザー、ワイヤソー等に相当する。また、この工程では、第２のフィルム１３は切断しない。なお、切断に用いるレーザーは切断処理が可能なレーザーであれば、どのようなものを用いてもよい。
【００４６】
次に、ＩＣチップ１９の間に隙間が形成されるように、第２のフィルム１３を延伸させる（図２（Ａ）参照）。この際、ＩＣチップ１９の間の隙間を均等にするために、面方向に均等に引っ張るとよい。続いて、第２のフィルム１３に光を照射する。第２のフィルム１３がＵＶテープの場合は紫外光を照射する。そうすると、第２のフィルム１３の接着力が弱くなり、第２のフィルム１３とＩＣチップ１９の間の密着性が小さくなる。そして、物理的手段により、ＩＣチップ１９を第２のフィルム１３から分離することができる状態になる。
【００４７】
なお、上記の工程では、第２のフィルム１３を延伸させる工程の後に、第２のフィルム１３に光を照射する工程を行っているが、本発明はこの順番に制約されない。第２のフィルム１３に光を照射する工程の後に、第２のフィルム１３を延伸させる工程を行ってもよい。
【００４８】
続いての工程には２通りの方法があり、まず１つ目の方法について説明する。
【００４９】
１つ目の方法では、まず第２のフィルム１３からＩＣチップ１９を分離するために、ピックアップ手段２１により、ＩＣチップ１９を取り出す。次に、ＩＣチップ１９の一方の面を第１の基体２０に接着させるために、ピックアップ手段２１により、ＩＣチップ１９を第１の基体２０上に設置する（図２（Ｂ）参照）。
【００５０】
続いて、ＩＣチップ１９の他方の面を第２の基体２２に接着させる（図２（Ｂ）参照）。この工程は、ラミネート装置を用いて行うものであり、ラミネート装置は、第２の基体２２が巻き付いた供給ロール２４と、加熱手段と加圧手段の一方又は両方を有する可撓性を有するシート若しくはフィルム状の基部に、熱硬化性樹脂又は熱可塑性樹脂を主成分として含む接着層が設けられた基体を巻いてあるロール２３とを有する。そして、ロール２３と、供給ロール２４とが順次回転することで、ＩＣチップ１９に対して可撓性を有するシート若しくはフィルム状の基部に、熱硬化性樹脂又は熱可塑性樹脂を主成分として含む接着層が設けられた基体により熱圧着及び封止処理を連続的に行う。具体的には、ロール２３により、ＩＣチップ１９の他方の面を第２の基体２２に接着させると共に、加熱処理又は加圧処理の一方又は両方を行って、ＩＣチップ１９を第１の基体２０と第２の基体２２により封止する。
【００５１】
ここで、上記の熱圧着及び封止処理についてより詳しく説明する。ロール２３と供給ロール２４は、順次回転しており、供給ロール２４は、ロール２３に第２の基体２２を供給する。また、複数のＩＣチップ１９が設けられた第１の基体２０は、搬送手段２７により順次搬送されている。熱圧着及び封止処理とは、ＩＣチップ１９が接着された第１の基体２０が、ロール２３と搬送手段２７との間を通過する際、ロール２３と搬送手段２７により、ＩＣチップ１９と第１の基体２０と第２の基体２２に加圧処理と加熱処理の一方又は両方が行われる処理に相当する。熱圧着及び封止処理が行われると、ＩＣチップ１９は、第１の基体２０と第２の基体２２により封止される。なお、搬送手段２７は、ベルトコンベア、複数のローラー又はロボットアーム等に相当する。また、ロール２３と搬送手段２７により加熱処理が行われる場合、ロール２３は、電熱線のヒータ又はオイル等に相当する加熱手段を有している。
【００５２】
続いて、切断手段２６により、第１の基体２０と第２の基体２２を切断する（図２（Ｃ）参照）。そうすると、第１の基体２０と第２の基体２２により封止されたＩＣチップ１９が完成する。
【００５３】
次に、２つ目の方法について説明する。
【００５４】
まず、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設ける（図３（Ａ）参照）。次に、加熱手段２５により、第１の基体２０を加熱することにより、ＩＣチップ１９の一方の面を第１の基体２０に接着させる。続いて、第２のフィルム１３からＩＣチップ１９を分離するために、ＩＣチップ１９が接着した第１の基体２０と第２のフィルム１３とを分離する（図３（Ｂ）参照）。
【００５５】
次に、ＩＣチップ１９の他方の面を、第２の基体２２に接着させて、ＩＣチップ１９を第１の基体２０と第２の基体２２により封止する（図３（Ｃ）参照）。続いて、第１の基体２０と第２の基体２２を切断する。この工程は、上記の１つ目の方法と同様な切断手段（図示せず）を用いる。
【００５６】
なお、上記の２つ目の方法では、第２のフィルム１３に光を照射してから、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設けている（図３（Ａ）参照）。しかしながら、本発明はこの順番に制約されず、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設け、第１の基体２０を加熱した後に、第２のフィルム１３に光を照射してもよい。
【００５７】
また、上記の工程では、基板１０の研削工程（図１（Ｂ）参照）と研磨工程（図１（Ｃ）参照）が終了した後に、基板１０の切断工程（図１（Ｄ）参照）を行っているが、本発明はこの順番に制約されない。すなわち、基板１０の切断工程を行った後に、基板１０の研削工程と研磨工程を行ってもよい。
【００５８】
上記工程を経て完成するＩＣチップ１９の厚さは薄く、軽量であることを特徴とする。また、薄いために、ＩＣチップ１９を物品に実装してもデザイン性を低下させるないことを特徴とする。
【００５９】
（実施の形態２）
本発明の実施の形態２について図４〜図６を参照して説明する。
【００６０】
まず基板３０の一表面に、絶縁膜３２を形成し、絶縁膜３２上に複数の薄膜集積回路を有する層３１を形成する（図４（Ａ）参照）。なお、基板３０はシリコンウエハ、例えば多結晶シリコン基板、単結晶基板に相当する。また、複数の薄膜集積回路を有する層３１は、少なくとも複数の絶縁膜と、複数の素子を構成する半導体層や導電層とを含む。
【００６１】
次に、複数の薄膜集積回路を有する層３１を覆うようにフィルム３３を設ける。フィルム３３は、塩化ビニル樹脂、シリコン樹脂、ポリオレフィン樹脂等からなり、引っ張ると、延伸する性質を有するものを用いる。そのため、フィルム３３は、エキスパンドフィルムとも呼ばれる。また、フィルム３３は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有するものが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。なお、本形態では上記の実施の形態１とは異なり、保護用フィルムや樹脂層は形成しない。
【００６２】
次に、研削手段１４により、基板３０の絶縁膜３２が形成された一表面と反対の表面を研削する（図４（Ｂ）参照）。好適には、基板３０の厚さが１００μｍ以下となるまで研削する。
【００６３】
次に、研磨布等の研磨手段１６により、研削した基板３０の表面を研磨する（図４（Ｃ）参照）。また、この工程において遊離砥粒１５を用いてもよい。本実施の形態において用いる遊離砥粒は、約１μｍ程度のものを用いればよい。好適には、基板３０の厚さが１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下となるまで研磨する。
【００６４】
次に、切断手段１７により基板３０と絶縁膜３２と複数の薄膜集積回路を有する層３１とを切断する。複数の薄膜集積回路を有する層３１は、複数の薄膜集積回路の各々が分離されるように、それぞれの薄膜集積回路の境界線を切断される。また、複数の薄膜集積回路を有する層３１に設けられた素子は切断せず、複数の薄膜集積回路を有する層３１に設けられた絶縁膜を切断する。その結果、切断工程の後では複数の薄膜集積回路３８が形成される。つまり、基板３０と絶縁膜３２と薄膜集積回路３８とフィルム３３とが積層されたＩＣチップ３９が複数形成される（図４（Ｄ）参照）。なお、この工程ではフィルム３３は切断しない。
【００６５】
次に、ＩＣチップ３９の間に隙間が形成されるように、フィルム３３を延伸させる（図５（Ａ）参照）。この際、ＩＣチップ３９の間の隙間を均等にするために、面方向に均等に引っ張るとよい。
【００６６】
以下の工程は３通りの方法があり、まず一つ目の方法として、フィルム３３が接着テープの場合について説明する。この場合、まず切断手段１７により、ＩＣチップ３９が分離されるように、フィルム３３を切断する（図５（Ｂ）参照）。
【００６７】
続いて、ピックアップ手段２１により、フィルム３３が接着した状態のＩＣチップ３９をピックアップする。続いて、ピックアップ手段２１を移動させて、フィルム３３が接着したＩＣチップ３９を第１のテープ４０の凹部に設置する（図５（Ｃ）参照）。
【００６８】
次に、第１のテープ４０に接するように第２のテープ４１を設ける（図５（Ｄ）参照）。ＩＣチップ３９を使用するときは、第１のテープ４０から第２のテープ４１を剥がして、ＩＣチップ３９を取り出して使用する。
【００６９】
二つ目の方法として、フィルム３３がＵＶテープの場合について説明する。この場合、フィルム３３を延伸させた後、当該フィルム３３をロール状にしたり、シート状にしたりしてそのまま出荷することができる（図６（Ａ）参照）。
【００７０】
そして、ＩＣチップ３９を使用するときは、フィルム３３に選択的に紫外光を照射する。そうすると、フィルム３３とＩＣチップ３９の間の密着性が小さくなり、物理的手段により、ＩＣチップ３９をフィルム３３から分離することができる状態になる。次に、ピックアップ手段等の分離手段により、フィルム３３からＩＣチップ３９を完全に分離して使用する。
【００７１】
最後に、ＩＣチップのピックアップ以降の工程をテープ梱包しない場合について示す。この方法では、ＩＣチップをピックアップした後、トレイ４２の上にマス目状に再配置する（図６（Ｂ）参照）。そして、ＩＣチップを使用するときは、トレイ４２から取り出して使用すればよい。
【００７２】
なお、上記の工程では、基板３０の研削工程（図４（Ｂ）参照）と研磨工程（図４（Ｃ）参照）が終了した後、基板３０の切断工程（図４（Ｄ）参照）を行っているが、本発明はこの順番に制約されない。基板３０の切断工程を行った後に、基板３０の研削工程と研磨工程を行ってもよい。
【００７３】
上記工程を経て完成するＩＣチップ３９の厚さは薄く、軽量であることを特徴とする。さらにＩＣチップ３９は薄いため、物品に実装してもデザイン性を低下させることがないことを特徴とする。
【００７４】
（実施の形態３）
本発明の実施の形態３について図７〜図９を参照して説明する。本実施の形態では、上記の実施の形態１の工程において、フレーム（キャリア治具）を用いたときの動作について説明する。
【００７５】
まず上述したように、基板１０上に絶縁膜９を形成し、絶縁膜９上に複数の薄膜集積回路を有する層１１を形成する。次に、複数の薄膜集積回路を有する層１１を覆うように第１のフィルムまたは樹脂層１２を貼る。続いて、第１のフィルムまたは樹脂層１２を覆うように第２のフィルム１３を貼る。この工程は、フレーム５１に貼られた第２のフィルム１３上に、第１のフィルムまたは樹脂層１２と複数の薄膜集積回路を有する層１１と、基板１０との積層体５２を設置することにより行う（図７（Ａ）の断面図と図７（Ｂ）の斜視図参照）。
【００７６】
次に、第２のフィルム１３の一表面に接するようにポーラスチャック５３を設置する（図８（Ａ）参照）。ポーラスチャック５３とは、多孔質真空チャック機構のことである。
【００７７】
続いて、フレーム５１の一表面よりも、基板１０の一表面の方が高くなるように、ポーラスチャック５３を加工する。そして、ポーラスチャック５３が加工された状態を維持し、基板１０を固定する（図８（Ｂ）参照）。
【００７８】
その後、研削手段１４により、基板１０を研削する。続いて、研磨布等の研磨手段１６により、基板１０を研磨する。なおここでも遊離砥粒１５等も用いてもよい（図８（Ｃ）参照）。なお、本実施の形態において用いる遊離砥粒は、約１μｍ程度のものを用いればよい。
【００７９】
ここで次の工程に移る際、研削、研磨工程により基板１０の厚さが薄くなっているため、基板１０がたわまないように搬送する必要がある。そこで、基板１０と重なるようにアーム５４を設置し、アーム５４とフレーム５１とを一緒に搬送する（図９参照）。
【００８０】
その後の工程は、フレーム５１から積層体５２を剥がした後に行ってもよいし、フレーム５１上に積層体５２を設置した状態で行ってもよい。
【００８１】
（実施の形態４）
本発明の実施の形態４について図１、図２及び図１０〜図１３、図１９〜図２０を参照して説明する。本実施の形態では、絶縁表面を有する基板１０の一表面に形成する、複数の薄膜集積回路を有する層１１の構成（アンテナを内蔵したＩＣチップの構成）について、図面を参照して説明する。
【００８２】
基板１０上に下地膜となる第１の絶縁膜９を形成する（図１９（Ａ）参照）。第１の絶縁膜９は、窒化酸化珪素と酸化窒化珪素の積層膜、酸化窒化珪素と窒化酸化珪素と酸化窒化珪素の積層膜、又は、酸化珪素と窒化酸化珪素と酸化窒化珪素の積層膜などからなる。
【００８３】
次に第１の絶縁膜９上に、複数の素子を形成する。ここで複数の素子とは、例えば薄膜トランジスタ、容量素子、抵抗素子、ダイオード等から複数選択された素子に相当する。ここで、素子の作製方法について説明する。まず、第１の絶縁膜９上に、非晶質半導体膜７０４（例えば、非晶質珪素を主成分とする膜）を形成する（図１９（Ｂ）参照）。非晶質半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体膜７０４をレーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０６〜７０９を形成する（図１９（Ｃ））。なお、第１の絶縁膜９及び非晶質半導体膜７０４は、大気に曝さずに連続して形成することもできる。
【００８４】
結晶質半導体膜７０６〜７０９の作製工程の一例を以下に簡単に説明する。非晶質半導体膜を結晶化する方法としては、レーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法とを組み合わせた方法等が挙げられる。また、他の結晶化の方法として、ＤＣバイアスを印加して熱プラズマを発生させ、当該熱プラズマを半導体膜に作用させることにより結晶化を行ってもよい。
【００８５】
本実施の形態では、プラズマＣＶＤ法を用いて、膜厚４０〜３００ｎｍの非晶質半導体膜を形成し、加熱処理により結晶化された結晶質半導体膜７０６〜７０９を形成する。加熱処理としては、レーザー加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はこれらを組み合わせて用いることができる。
【００８６】
レーザー照射を用いる場合、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。使用可能なレーザービームとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、もしくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種もしくは複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーのうち、一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００８７】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、Ｔｉ：サファイアレーザーは、それぞれ連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００８８】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００８９】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きく変えることは困難なため、ドーパントの濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【００９０】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【００９１】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫をすればよい。
【００９２】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて半導体装置を作製すると、その半導体装置の特性を、良好かつ均一なものとすることができる。
【００９３】
結晶化を助長する金属元素を用いる熱結晶化法として、具体的な方法の一例を挙げる。結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザー光を照射し、結晶質半導体膜７０６〜７０９を形成すればよい。
【００９４】
結晶化を助長する金属元素を用いる熱結晶化法は、低温且つ短時間で非晶質半導体膜の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。このようなゲッタリングプロセスを行うことにより、結晶質半導体膜中の金属元素の含有量を低減または除去することができる。
【００９５】
次に、結晶質半導体膜７０６〜７０９を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、プラズマＣＶＤ法やスパッタ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。また、結晶質半導体膜７０６〜７０９に対して、酸素、窒素、または酸素及び窒素を含む雰囲気中で、上述した高密度プラズマ処理を行うことにより、結晶質半導体膜７０６〜７０９の表面を酸化または窒化して、ゲート絶縁膜を形成してもよい。高密度プラズマ処理により形成されたゲート絶縁膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。酸素を含む雰囲気としては、酸素（Ｏ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。
【００９６】
次に、ゲート絶縁膜７０５上に、第１の導電層と第２の導電層とを積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。第１の導電層と第２の導電層の組み合わせの例としては、窒化タンタル（ＴａＮ）膜とタングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜とタングステン膜、窒化モリブデン（ＭｏＮ）膜とモリブデン（Ｍｏ）膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、第１の導電層と第２の導電層による２層構造ではなく、単層構造としてもよいし、３層構造とすることもできる。３層構造にする場合は、基板側から順にモリブデン膜、アルミニウム膜、モリブデン膜を積層した構造、またはチタン膜、アルミニウム膜、チタン膜を順に積層した構造を採用することが好ましい。
【００９７】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層７１６〜７１９、７２１〜７２４（以下、ゲート電極ともよぶ。）を形成する。
【００９８】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成した後、結晶質半導体膜７０６、７０８に、イオンドープ法またはイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加する。このようにして、Ｎ型不純物領域７１１、７１３及びチャネル形成領域７８０、７８２が形成される。Ｎ型を付与する不純物元素は、１５族に属する元素を用いればよく、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００９９】
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７及び７０９に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２及び７１４とチャネル形成領域７８１及び７８３を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。なお、Ｎ型不純物領域７１１、７１３及びＰ型不純物領域７１２、７１４を形成する順番は、本実施の形態のようにＮ型不純物領域７１１、７１３を形成した後にＰ型不純物領域７１２、７１４を形成してもよいし、Ｐ型不純物領域７１２、７１４を形成した後にＮ型不純物領域７１１、７１３を形成してもよい。
【０１００】
次に、ゲート絶縁膜７０５と導電層７１６〜７１９、７２１〜７２４を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法により、珪素、珪素の酸化物、または珪素の窒化物など無機材料からなる膜や、有機樹脂などの有機材料からなる膜を、単層または積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７１９、７２１〜７２４の側面に接する絶縁膜（サイドウォールともよばれる）７３９〜７４２を形成する（図２０（Ａ））。また、絶縁膜７３９〜７４２の作製と同時に、ゲート絶縁膜７０５がエッチングされて形成された絶縁膜７３４〜７３７を形成する。絶縁膜７３９〜７４２は、後にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１０１】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁膜７３９〜７４２をマスクとして用いて、結晶質半導体膜７０６、７０８にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９と、第２のＮ型不純物領域７２６、７２８とを形成する。第１のＮ型不純物領域７２７、７２９が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ６２、６４と、Ｐ型の薄膜トランジスタ６３、６５が完成する。
【０１０２】
なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、当該ゲート電極に異方性エッチング等のエッチングを行って、当該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォールの絶縁膜をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造となっているが、この構造は、ゲート電極の異方性エッチング等のエッチングを利用するために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来ない場合がある。一方、後者のサイドウォールの絶縁膜をマスクとして用いる手法は、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【０１０３】
なお、露出されたＮ型不純物領域７２６、７２８及びＰ型不純物領域７８５、７３０の表面に形成された自然酸化膜を除去した後、金属膜を用いてシリサイド領域をそれぞれ適宜形成してもよい。金属膜としては、ニッケル膜、チタン膜、コバルト膜、白金膜、もしくはこれら元素のうち少なくとも２種類を含む合金でなる膜等を使用することができる。より具体的には、金属膜として例えばニッケル膜を用い、室温の下、成膜電力５００Ｗ〜１ｋＷでニッケル膜をスパッタ法により成膜した後、加熱処理によってシリサイド領域を形成する。加熱処理はＲＴＡやファーネスアニール等を用いることができる。このとき、金属膜の膜厚、加熱温度、加熱時間を制御することにより、Ｎ型不純物領域７２６、７２８及びＰ型不純物領域７８５、７３０の表面のみをシリサイド領域にすることもできるし、全面をシリサイド領域とすることもできる。最後に、未反応のニッケルを除去する。例えば、ＨＣｌ：ＨＮＯ３：Ｈ２Ｏ＝３：２：１からなるエッチング溶液を用いて未反応のニッケルを除去する。
【０１０４】
なお、本実施の形態では、薄膜トランジスタ６２〜６５をトップゲート型とした例を説明したが、それぞれボトムゲート型の薄膜トランジスタとしてもよいことはいうまでもない。また、薄膜トランジスタ６２〜６５のチャネル形成領域が、各々一つ形成されるシングルゲート構造について説明したが、チャネル形成領域が二つ形成されるダブルゲート構造または三つ形成されるトリプルゲート構造であってもよい。あるいは、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型やその他の構造としてもよい。
【０１０５】
また、薄膜トランジスタ６２〜６５を構成する半導体膜の構造は、それぞれ本実施の形態で説明した構成以外のものとしてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）をそれぞれ形成してもよいし、Ｐチャネル型、Ｎチャネル型またはＣＭＯＳ回路を形成してもよい。また、半導体膜の上方または下方に設けられるゲート電極の側面と接するように絶縁膜（サイドウォール）を形成してもよい。
【０１０６】
上記工程を経て、Ｎ型の薄膜トランジスタ６２、６４と、Ｐ型の薄膜トランジスタ６３、６５を完成させた後、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化を目的とする加熱処理を行ってもよい。また、好ましくは加熱処理を行った後、露出されているゲート絶縁膜７０５に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該ゲート絶縁膜７０５の表面に水素を含有させるようにしてもよい。これは、後の半導体膜の水素化の工程を行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜７０５表面の水素化と同時に表面を窒化することもできる。
【０１０７】
次に、薄膜トランジスタ６２〜６５を覆うように、絶縁膜を単層または積層して形成する。薄膜トランジスタ６２〜６５を覆う絶縁膜は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層または積層で形成する。本明細書においてシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基として、フルオロ基を用いてもよいし、少なくとも水素を含む有機基及びフルオロ基を用いてもよい。なお、本明細書では薄膜トランジスタ６２〜６５を覆う絶縁膜が単層構造の第２の絶縁膜６６を用い、窒化珪素膜または酸素を含む窒化珪素膜を用いて形成する（図２０（Ｂ）参照）。このとき、好ましくは窒化珪素膜または酸素を含む窒化珪素膜に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該窒化珪素膜または当該酸素を含む窒化珪素膜の表面に水素を含有させるようにする。これは、後の半導体膜の水素化の工程を行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜７０５表面の水素化と同時に表面を窒化することもできる。
【０１０８】
なお、第２の絶縁膜６６を形成する前に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーニール法、またはＲＴＡ法などを適用するとよい。例えば、不純物元素の活性化を目的とする場合、５００℃以上の熱アニールを行えばよい。また、半導体膜の水素化を目的とする場合、３５０〜４５０℃の熱アニールを行えばよい。
【０１０９】
次に、フォトリソグラフィ法により第２の絶縁膜６６をエッチングして、Ｎ型不純物領域７２６、７２８及びＰ型不純物領域７８５、７３０を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースまたはドレイン配線として機能する導電層７１〜７６を形成する。
【０１１０】
導電層７１〜７６は、プラズマＣＶＤ法やスパッタリング法により、アルミニウム（Ａｌ）を主成分とする導電層を用いて形成する。アルミニウムを主成分とする導電層とは、例えば、アルミニウムを主成分としニッケルを含む材料、または、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方または両方を含む合金材料に相当する。アルミニウムを主成分とする導電層は、一般に耐熱性に難点があるため、アルミニウムを主成分とする導電層の上下をバリア膜で挟み込む構成とすることが好ましい。バリア膜とは、アルミニウムを主成分とする導電層のヒロック抑制や、耐熱性を高める機能を有するものを指し、このような機能を有する材料としては、クロム、タンタル、タングステン、モリブデン、チタン、シリコン、ニッケルまたはこれらの窒化物からなるものが挙げられる。導電層７１〜７６の構造の一例として、基板側から順にチタン膜、アルミニウム膜、チタン膜を順に積層する構造が挙げられる。チタン膜は、還元性の高い元素であるため、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。また、結晶質半導体膜とアルミニウム膜との間に形成されるチタン膜に対して、窒素を含む雰囲気中で高密度プラズマ処理を行い、表面を窒化することが好ましい。高密度プラズマ処理の条件として、プラズマの電子密度は１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度は０．５ｅＶ以上１．５ｅＶ以下である。また、窒素を含む雰囲気としては、Ｎ２もしくはＮＨ３と、希ガスとの混合ガス、または、Ｎ２もしくはＮＨ３と、希ガスと、Ｈ２との混合ガスを用いればよい。チタン膜の表面を窒化することにより、後の加熱処理の工程などでチタンとアルミニウムが合金化することを防ぎ、チタン膜を突き破って結晶質半導体膜中にアルミニウムが拡散することを防止することができる。なお、ここではアルミニウム膜をチタン膜で挟み込む例について説明したが、チタン膜に変えてクロム膜、タングステン膜などを用いた場合にも同じことが言える。さらに好ましくは、マルチチャンバー装置を用いて、チタン膜の成膜、チタン膜表面の窒化処理、アルミニウム膜の成膜、チタン膜の成膜を大気に曝すことなく連続して行う。
【０１１１】
次に、導電層７１〜７６を覆うように、第３の絶縁膜６７を形成する（図２０（Ｃ））。第３の絶縁膜６７は、ＳＯＧ法、液滴吐出法等を用いて、無機材料または有機材料により、単層または積層で形成する。本実施の形態では、第３の絶縁膜６７を０．７５μｍ以上３μｍ以下の厚さに形成する。
【０１１２】
次に、フォトリソグラフィ法により第３の絶縁膜６７をエッチングして、導電層７１〜７６を露出させるコンタクトホールを形成する。続いて、第３の絶縁膜６７上にコンタクトホールを充填するように導電層７７〜８０を形成する。導電層を形成する方法としては、ＣＶＤ法、スパッタ法、メッキ法、または蒸着法により導電層を形成してもよく、導電層として、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａのいずれか一またはこれらの合金もしくは化合物を用いることができる。また、導電性を持たせたＳｉ、Ｇｅ等の化合物を用いることもできる。この導電層７７〜８０がアンテナとして機能する。
【０１１３】
以上の工程を経て、素子が完成される。
【０１１４】
次に、アンテナとして機能する導電層７７〜８０を覆うように、ＳＯＧ法、液滴吐出法等により第４の絶縁膜６８を形成する（図１０）。以上の工程を経て薄膜集積回路を有する層１１が形成される。
【０１１５】
次に、複数の薄膜集積回路を有する層１１を覆うように第１のフィルムまたは樹脂層１２を貼る。続いて、第１のフィルムまたは樹脂層１２上に第２のフィルム１３を貼る（図１０、図１（Ａ）参照）。次に、基板１０を研削、研磨する（図１１、図１（Ｂ）（Ｃ）参照）。
【０１１６】
続いて、切断手段１７により、一表面に第１の絶縁膜９を形成した基板１０と、複数の薄膜集積回路を有する層１１と、第１のフィルムまたは樹脂層１２とを切断して、開口部８１を形成する（図１１、図１（Ｄ）参照）。より詳しくは、基板１０と、第１の絶縁膜９と、複数の薄膜集積回路を有する層１１が有する絶縁膜６６、６７、６８と、第１のフィルムまたは樹脂層１２を切断して開口部８１を形成する。このとき、複数の薄膜集積回路を有する層１１が有する素子は切断しない。
【０１１７】
上記の切断工程を経ると、複数の薄膜集積回路１８が形成される。また、一表面に第１の絶縁膜９が形成された基板１０と薄膜集積回路１８と第１のフィルムまたは樹脂層１２が積層された積層体としてＩＣチップ１９が複数形成される。
【０１１８】
続いて行う工程は、上記の実施の形態１に示した通りであり、以下にその詳細を説明する。
【０１１９】
ＩＣチップ１９を複数形成した後、ＩＣチップ１９の間に隙間が形成されるように、第２のフィルム１３を延伸させる（図１２（Ａ）、図２（Ａ）参照）。続いて、ＩＣチップ１９の一方の面と第２のフィルム１３との密着性を低減させるため、第２のフィルム１３に光を照射する。次に、第２のフィルム１３から、ＩＣチップ１９を分離し、ＩＣチップ１９の一方の面を第１の基体２０に接着させる（図１２（Ｂ）、図２（Ａ）（Ｂ）参照）。続いて、ＩＣチップ１９の他方の面を第２の基体２２に接着させる（図１３、図２（Ｂ）（Ｃ）参照）。次に、第１の基体２０と第２の基体２２が密着した部分を、切断手段２６により切断する。そうすると、第１の基体２０と第２の基体２２により封止されたＩＣチップ１９が完成する。
【０１２０】
（実施の形態５）
本実施の形態では、ＩＣチップを完成させた後に別の基板上に形成したアンテナとＩＣチップとを電気的に接続する半導体装置の構成について説明する。
【０１２１】
図１４（Ａ）に、本実施の形態におけるの半導体装置の作製工程における断面図を示す。図１４（Ａ）では一表面に第１の絶縁膜９が形成された基板１０上に、Ｎチャネル型の薄膜トランジスタ６２、Ｐチャネル型薄膜トランジスタ６３及び導電層７１〜７３が設けられ、配線を覆うように第３の絶縁膜６７が形成され、絶縁膜６７に形成されたコンタクトホールを介してＮチャネル型の薄膜トランジスタ６２に電気的に接続された配線９０が設けられている。ここまでの工程は、配線９０を形成する点以外は図１０に示す絶縁膜６７にコンタクトホールを形成するまでの工程と同様であるため、説明を省略する。
【０１２２】
次に、接着剤９３をＮチャネル型の薄膜トランジスタ６２に電気的に接続された配線９０を覆うように絶縁膜６７上に塗布し、接着剤９３によってカバー材９２を絶縁膜６７に貼り合わす（図１４（Ｂ）参照）。
【０１２３】
カバー材９２には、アンテナ９１が予め形成されている。そして本実施の形態では、接着剤９３に異方導電性樹脂を用いることで、アンテナ９１と配線９０とが電気的に接続されている。
【０１２４】
異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系などの熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系などの熱可塑性を有するもの、シロキサン系樹脂などを用いることができる。また導電材料として、例えばポリスチレン、エポキシなどのプラスチック製の粒子にＮｉ、Ａｕなどをめっきしたもの、Ｎｉ、Ａｕ、Ａｇ、はんだなどの金属粒子、粒子状または繊維状のカーボン、繊維状のＮｉにＡｕをめっきしたものなどを用いることができる。導電材料のサイズは、アンテナ９１と配線９０のピッチに合わせて決めることが望ましい。
【０１２５】
またアンテナ９１と配線９０の間において、異方導電性樹脂に超音波を加えながら圧着させても良いし、紫外線の照射で硬化させながら圧着させても良い。
【０１２６】
なお本実施の形態では、異方導電性樹脂を用いた接着剤９３でアンテナ９１と配線９０とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤９３の代わりに、異方導電性フィルムを用い、該異方導電性フィルムを圧着することで、アンテナ９１と配線９０とを電気的に接続してもよい。
【実施例１】
【０１２７】
本発明により作製される薄膜集積回路は、複数の素子と、アンテナとして機能する導電層とを有するもの、あるいは複数の素子によって形成され、他のアンテナ媒体と接合する電極を有するものに相当する。ここで複数の素子とは、例えば薄膜トランジスタ、容量素子、抵抗素子、ダイオード等に相当する。
【０１２８】
ＩＣチップ（半導体装置、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）に含まれる薄膜集積回路２１０は非接触でデータを交信する機能を有しており、当該薄膜集積回路２１０は様々な回路を構成する複数の素子を含んでいる。例えば、薄膜集積回路２１０は電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３、制御回路２１４、インターフェイス回路２１５、メモリ２１６、データバス２１７を有している。また、アンテナ内蔵型のＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）を構成する場合には、アンテナ（アンテナコイルともよぶ）２１８等も有している（図１５参照）。
【０１２９】
電源回路２１１は、アンテナ２１８、もしくは外付けされたアンテナ９１から入力された交流信号を基に、上記の各回路に供給する各種電源を生成する回路である。クロック発生回路２１２は、アンテナ２１８及びアンテナ９１から入力された交流信号を基に、上記の各回路に供給する各種クロックを生成する回路である。データ復調／変調回路（復調回路と変調回路を含む回路）２１３は、リーダライタ２１９と交信するデータを復調／変調する機能を有する。制御回路２１４は、例えば、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やマイクロプロセッサ（ＭＰＵ、ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）等に相当し、他の回路を制御する機能を有する。アンテナ２１８は、電磁波の送受信を行う機能を有する。リーダライタ２１９は、薄膜集積回路との交信、制御及びそのデータに関する処理を制御する。
【０１３０】
また、アンテナ２１８、もしくは外付けされたアンテナ９１は、電磁波を交流の電気信号に変換する機能を有する。また、アンテナ２１８及びアンテナ９１は、データ復調／変調回路２１３により、負荷変調が加えられる。アンテナ２１８及びアンテナ９１が変化させた交流の電気信号は、電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３等に供給される。
【０１３１】
なお、薄膜集積回路が構成する回路は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい。
【０１３２】
なお本実施例は、上記の実施の形態１〜５と自由に組み合わせることができる。
【実施例２】
【０１３３】
本発明により作製される、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）２９６の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１６（Ｃ）参照）、乗物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等、図１６（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１３４】
なお、薄膜集積回路、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、本やパッケージに固定される。紙幣、硬貨、有価証券類、無記名債券類、証書類等に薄膜集積回路、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に薄膜集積回路、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）を設けることにより、検品システムやレンタル店のシステム等の効率化を図ることができる。乗物類に薄膜集積回路、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）を設けることにより、偽造や盗難を防止することができる。
【０１３５】
また、薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）を、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）２９６を設ける場合が挙げられる（図１７（Ａ）参照）。この場合、リーダライタ２９５に薄膜集積回路を含むＩＣチップ（ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等）２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１７（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
【０１３６】
なお本実施例は、上記の実施の形態１〜５、実施例１と自由に組み合わせることができる。
【実施例３】
【０１３７】
多くの場合において、ＩＣチップは、第１のフィルムまたは樹脂層と第２のフィルムの間に薄膜集積回路のみが設けられている。一方、本発明は第１のフィルムまたは樹脂層と第２のフィルムの間に基板と薄膜集積回路が設けられていることを特徴とする。上記特徴により、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、薄膜集積回路の劣化や破壊を抑制し、信頼性を向上させたＩＣチップを提供することができる。
【０１３８】
また、本発明のＩＣチップに含まれる含む基板の厚さは、好適には５０μｍ以下、より好適には１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下であることを特徴とする。研削工程と研磨工程を行って基板を上記のような厚さにすることにより、フレキシブル性をもたせたＩＣチップを提供することができる。
【０１３９】
第１のフィルムまたは樹脂層１２、第２のフィルム１３、第１の基体２０、第２の基体２２、フィルム３３、第１のテープ４０、第２のテープ４１の各々は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料や、繊維質の材料からなる紙等に相当する。このような、フィルム、基体及びテープの表面は、二酸化珪素（シリカ）や酸化アルミニウム（アルミナ）でコーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面や内側の接着剤との界面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。また、コーティングした材料が帯電を防止するため、薄膜集積回路を静電気から保護することができる。同様な効果をもたらす方法として前記フィルム材料にカーボンブラックや界面活性剤を練り込むことも有効である。また、その表面は、炭素を主成分とする薄膜（ダイヤモンドライクカーボン膜）によりコーティングされていてもよい。このコーティングにより強度が増し、薄膜集積回路の破壊を抑制することができる。また、その表面には、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤等の接着剤を塗布した接着面を有していてもよい。また、第１のフィルムまたは樹脂層１２、第２のフィルム１３、第１の基体２０、第２の基体２２、フィルム３３、第１のテープ４０、第２のテープ４１の各々は、透光性を有していてもよい。なお、第１のフィルムまたは樹脂層１２、第２のフィルム１３及びフィルム３３等のフィルムと、第１の基体２０と第２の基体２２等の基体、第１のテープ４０や第２のテープ４１等のテープの各々は、構成される材料が同じである。従って、基体やテープはフィルムに相当する。
【０１４０】
本発明は、研磨手段１６により、研削した基板１０の表面を研磨する工程を含む（図１（Ｃ）参照）。研磨後の基板１０の厚さは、特に制約されないが、好適には５０μｍ以下、より好適には１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下とする。なお、研磨後の基板１０の厚さは、研磨後のＩＣチップの強度、研磨工程に必要な時間、切断工程に必要な時間、ＩＣチップの用途等を考慮して、適宜決めればよい。
【０１４１】
例えば、研磨工程の時間を短くすることにより生産性を向上させる場合は、研磨後の基板１０の厚さは５０μｍ程度にするとよい。また、ＩＣチップを薄い物品に貼り付けたり、埋め込んだりする場合、研磨後の基板１０の厚さは１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下とするとよい。また、切断工程に必要な時間を短くすることにより生産性を向上させる場合には、研磨後の基板１０の厚さは、１μｍ以上２０μｍ以下、さらに好適には１μｍ以上５μｍ以下とするとよい。
【０１４２】
本発明は、基板の一方の面上に、薄膜集積回路を形成する工程を含むが、薄膜集積回路の構成は、ＩＣチップの用途によって異なる。例えば、電磁波を送受信する機能をもたせたＩＣチップを形成する場合、薄膜集積回路として、複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）と、アンテナとして機能する導電層を形成する。また、データを記憶する機能をもたせたＩＣチップを形成する場合、薄膜集積回路として、記憶素子とその記憶素子を制御する複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）を形成する。また、回路を制御する機能や信号を生成する機能等をもたせたＩＣチップ（例えば、ＣＰＵ、信号生成回路等）を形成する場合、薄膜集積回路として、複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）を形成する。
【０１４３】
なお本実施例は、上記の実施の形態１〜５、実施例１及び実施例２と自由に組み合わせることができる。
【実施例４】
【０１４４】
本実施例では、流動体が充填された容器をメーカーから販売店等に配布する際の管理システムについて、図１８を用いて説明する。
【０１４５】
図１８に示す流動体が充填された容器の管理システムは、供給器５０１、及び流動体が充填された容器５０２を有する。供給器５０１には、容器から流動体を導入する導入管５０３、流動体を外部へ供給する供給口５０４、導入管から導入された流動体が供給口への移動を制御する第１のバルブ５０５、第１のバルブから供給口へ流動体の移動を制御する第２のバルブ５０６、ＩＣチップに格納された情報を読み取るリーダライタ５０７、リーダライタから発信された信号により第１のバルブを制御する制御部５０８が設けられている。
【０１４６】
容器５０２には、上記実施の形態及び実施例で示すＩＣチップ５０９が設けられている。ＩＣチップ５０９には、容器５０２に充填された流動体の製造年月日、製造元、材料等の情報が格納されている。また、当該情報はメーカーの管理センター５１１で管理されている。なお、ＩＣチップ５０９には、バッテリーを設けてもよい。バッテリーを設けることにより、ＩＣチップが自発的にリーダライタに情報を送信することが可能である。また、ＩＣチップ５０９は検出部を有してもよい。検出部で検知した流動体に関する情報を、リーダライタ及びインターフェイスを経て、メーカーの管理センターへ発信することが可能である。
【０１４７】
容器５０２としては、金属、プラスチック、セラミック等で構成される。
【０１４８】
容器５０２に充填された流動体の代表的としては、飲料水、温泉、生活用水等の液体、プロパンガス、天然ガス、水素ガス、酸素ガス、窒素ガス等の気体、ペースト、アイスクリーム、スープ等のゲル状の流動体があげられる。なお、プロパンガス、天然ガス、水素ガス、酸素ガス、窒素ガス等の気体を容器５０２に充填する場合、容器５０２としてはボンベを用いることが好ましい。
【０１４９】
容器５０２を供給器５０１に接続すると、供給器５０１のリーダライタ５０７が容器５０２のＩＣチップ５０９に格納されている情報を読み取る。次に、インターフェイス５１２を介して、リーダライタが読み取った情報をメーカーの管理センター５１１へ発信する。なお、インターフェイス５１２は、ＩＣチップ５０９に格納されている情報を外部に発信すると共に、管理センター５１１からの信号を受信するための端末側情報送受信手段であり、インターネットや電話回線等を用いることができる。
【０１５０】
インターフェイス５１２から発信された流動体の情報を、メーカーの管理センター５１１のサーバ５１３に送る。管理センターのサーバ５１３で、流動体の情報、具体的には、使用期限、賞味期限、製造元、材料を判断する。ＩＣチップ５０９に検出部が設けられている場合、上記流動体の情報に加え、流動体の鮮度、温度等の様々な情報を受信することができる。ここで、容器の出荷リスト５１４や使用済み容器のリスト５１５を元に、流動体の使用期限、賞味期限や、製造元、供給器５０１と容器５０２の選択の整合性を判断し、流動体の供給の可否を判断する。なお、メーカーの管理センター５１１では、容器の出荷リスト５１４や使用済み容器のリスト５１５をサーバ５１３に格納している。
【０１５１】
次に、管理センター５１１から供給器５０１に、流動体の供給の可否の判断結果を送信する。供給器５０１のリーダライタ５０７で管理センターからの送信結果を受信する。流動体の供給を可とした場合、供給器の制御部５０８に信号が送られ、第１のバルブ５０５が開状態となる。店員により第２のバルブ５０６を開状態とすることで、供給口５０４から流動体を外部へ供給することができる。第１のバルブ５０５は自動制御できるものが好ましく、電磁弁で構成することができる。第２のバルブ５０６は手動制御又は自動制御できるものが好ましく、手動弁又は自動弁で構成することができる。なお、第２のバルブ５０６が自動制御できるものとしては、店員が操作するスイッチに接続された電磁弁で開閉を制御する。
【０１５２】
このようなシステムにより、メーカーが販売店での流動体の消費量を把握することができる。このため、流動体が充填された容器の発送管理を自動的に行うことが可能であり、販売店及びメーカーでの発受注文の工程が簡易化される。
【０１５３】
また、ＩＣチップ５０９に格納された情報により、第１のバルブ５０５の開閉を制御するため、流動体の供給を自動的に制御することが可能となる。このため、使用期限や賞味期限が過ぎた流動体、保存状況が悪く変性した流動体等を購入者に提供することを防止することが可能である。
【０１５４】
また、ＩＣチップ５０９に格納された情報により、容器５０２及び容器に充填された流動体が自社の製品かどうかを識別することが可能である。よって、他社の同類の流動体を自社の供給器に繋げて供給することを防止することが可能である。
【０１５５】
本発明を用いて作製したＩＣチップを本実施例に用いることにより、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、薄膜集積回路の劣化や破壊を抑制し、信頼性を向上させたＩＣチップを提供することができる。なお本実施例は、上記の実施の形態１〜５及び実施例１〜実施例３と自由に組み合わせることができる。
【図面の簡単な説明】
【０１５６】
【図１】本発明のＩＣチップの作製方法を説明する図（実施の形態１）。
【図２】本発明のＩＣチップの作製方法を説明する図（実施の形態１）。
【図３】本発明のＩＣチップの作製方法を説明する図（実施の形態１）。
【図４】本発明のＩＣチップの作製方法を説明する図（実施の形態２）。
【図５】本発明のＩＣチップの作製方法を説明する図（実施の形態２）。
【図６】本発明のＩＣチップの作製方法を説明する図（実施の形態２）。
【図７】本発明のＩＣチップの作製方法を説明する図（実施の形態３）。
【図８】本発明のＩＣチップの作製方法を説明する図（実施の形態３）。
【図９】本発明のＩＣチップの作製方法を説明する図（実施の形態３）。
【図１０】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【図１１】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【図１２】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【図１３】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【図１４】本発明のＩＣチップの作製方法を説明する図（実施の形態５）。
【図１５】ＩＣチップの構成を説明する図（実施例１）。
【図１６】ＩＣチップの使用形態について説明する図（実施例２）。
【図１７】ＩＣチップの使用形態について説明する図（実施例２）。
【図１８】本発明のＩＣチップの応用例を説明する図（実施例４）。
【図１９】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【図２０】本発明のＩＣチップの作製方法を説明する図（実施の形態４）。
【符号の説明】
【０１５７】
９  絶縁膜
１０  基板
１１  薄膜集積回路を有する層
１２  第１のフィルムまたは樹脂層
１３  第２のフィルム
１４  研削手段
１５  遊離砥粒
１６  研磨手段
１７  切断手段
１８  薄膜集積回路
１９  ＩＣチップ
２０  第１の基体
２１  ピックアップ手段
２２  第２の基体
２３  ロール
２４  供給ロール
２５  加熱手段
２６  切断手段
３０  基板
３１  薄膜集積回路を有する層
３２  絶縁膜
３３  フィルム
３８  薄膜集積回路
３９  ＩＣチップ
４０  第１のテープ
４１  第２のテープ
５１  フレーム
５２  積層体
５３  ポーラスチャック
５４  アーム
６２  薄膜トランジスタ
６３  薄膜トランジスタ
６４  薄膜トランジスタ
６５  薄膜トランジスタ
６６  絶縁膜
６７  絶縁膜
６８  絶縁膜
７１  導電層
７２  導電層
７３  導電層
７４  導電層
７５  導電層
７６  導電層
７７  導電層
７８  導電層
７９  導電層
８０  導電層
８１  開口部
９０  配線
９１  アンテナ
２１０  薄膜集積回路
２１１  電源回路
２１２  クロック発生回路
２１３  データ復調／変調回路
２１４  制御回路
２１５  インターフェイス回路
２１６  メモリ
２１７  データバス
２１８  アンテナ
２１９  リーダライタ
２９４  表示部
２９５  リーダライタ
２９６  薄膜集積回路を含むＩＣチップ
２９７  物品
５０１  供給器
５０２  容器
５０３  導入管
５０４  供給口
５０５  バルブ
５０６  バルブ
５０７  リーダライタ
５０８  制御部
５０９  ＩＣチップ
５１１  管理センター
５１２  インターフェイス
５１３  サーバ
５１４  出荷リスト
５１５  リスト
７０４  非晶質半導体膜
７０５  絶縁膜
７０６  半導体膜
７０７  半導体膜
７０８  半導体膜
７０９  半導体膜
７１１  Ｎ型不純物領域
７１２  Ｐ型不純物領域
７１６  導電層
７２６  Ｎ型不純物領域
７２７  Ｎ型不純物領域
７３４  絶縁膜
７３９  絶縁膜
７８０  チャネル形成領域
７８１  チャネル形成領域
７８５  Ｐ型不純物領域
【図１】
0005201805.tif 000002
【図２】
0005201805.tif 000003
【図３】
0005201805.tif 000004
【図４】
0005201805.tif 000005
【図５】
0005201805.tif 000006
【図６】
0005201805.tif 000007
【図７】
0005201805.tif 000008
【図８】
0005201805.tif 000009
【図９】
0005201805.tif 000010
【図１０】
0005201805.tif 000011
【図１１】
0005201805.tif 000012
【図１２】
0005201805.tif 000013
【図１３】
0005201805.tif 000014
【図１４】
0005201805.tif 000015
【図１５】
0005201805.tif 000016
【図１６】
0005201805.tif 000017
【図１７】
0005201805.tif 000018
【図１８】
0005201805.tif 000019
【図１９】
0005201805.tif 000020
【図２０】
0005201805.tif 000021