(57)【特許請求の範囲】
【請求項１】
入力信号を増幅し、出力信号を供給する複数の増幅器ステージであって、前記複数の増幅器ステージは、並列に結合され、少なくとも１つのスイッチ可能な増幅器ステージを備え、各スイッチ可能な増幅器ステージが、オン状態又はオフ状態で動作し、
前記オン状態において前記入力信号を増幅して増幅された信号を供給し、前記オフ状態において前記入力信号を増幅しないゲイントランジスタと、
前記ゲイントランジスタに結合され、前記オン状態において前記増幅された信号をバッファして前記出力信号を供給するカスコードトランジスタであって、前記オフ状態においてオフ電圧に基づいてディセーブルにされ、前記オフ電圧がゼロボルトよりも大きいか又は複数の可能な値の１つを有するものであるカスコードトランジスタと、を備える、
装置。
【請求項２】
出力信号レベルに基づいて前記オフ電圧を発生する電圧発生器をさらに備えた
請求項１の装置。
【請求項３】
前記オフ電圧の複数の可能な値は、出力信号レベルの複数のレンジに関連付けられ、前記オフ電圧は、前記出力信号レベルをカバーするレンジに基づいて決定される値に設定される
請求項２の装置。
【請求項４】
前記少なくとも１つのスイッチ可能な増幅器ステージに対する少なくとも１つの制御信号を受け取り、前記少なくとも１つの制御信号に基づいて前記オフ電圧を発生する電圧発生器であって、各制御信号が対応するスイッチ可能な増幅器ステージを前記オン状態又は前記オフ状態に設定するものである電圧発生器をさらに備えた
請求項１の装置。
【請求項５】
直列に結合された複数の抵抗を備え、前記オフ電圧の前記複数の可能な値を供給する電圧発生器をさらに備えた
請求項１の装置。
【請求項６】
前記オフ電圧の前記複数の可能な値は、ゼロボルトを備える
請求項１の装置。
【請求項７】
前記オフ電圧は、前記カスコードトランジスタの閾電圧よりも小さい
請求項１の装置。
【請求項８】
各スイッチ可能な増幅器ステージは、
前記スイッチ可能な増幅器ステージに対する制御信号を受け取り、前記カスコードトランジスタに対する制御電圧を供給するインバータ又はバッファであって、前記カスコードトランジスタをイネーブルにするオン電圧と前記カスコードトランジスタをディセーブルにする前記オフ電圧との間に結合されたインバータ又はバッファをさらに備える
請求項１の装置。
【請求項９】
各スイッチ可能な増幅器ステージは、
前記インバータ又はバッファの出力と前記カスコードトランジスタのゲートとの間に結合された抵抗と、
前記カスコードトランジスタのゲートと回路グラウンドとの間に結合されたキャパシタと、
をさらに備える請求項８の装置。
【請求項１０】
前記出力信号を受け取り、各スイッチ可能な増幅器ステージの前記インバータ又はバッファに対するオン電圧を発生する電圧発生器をさらに備えた
請求項８の装置。
【請求項１１】
前記複数の増幅器ステージの出力とサプライ電圧との間に結合されたインダクタであって、前記出力信号が前記サプライ電圧の下方及び上方の電圧スイングを有するものであるインダクタをさらに備えた
請求項１の装置。
【請求項１２】
前記複数の増幅器ステージの少なくとも１つは、前記装置が送信しているときにイネーブルにされる
請求項１の装置。
【請求項１３】
前記少なくとも１つのスイッチ可能な増幅器ステージは、ターゲット出力信号レベルを得るためにイネーブル又はディセーブルにされる
請求項１の装置。
【請求項１４】
入力信号を増幅し、出力信号を供給する複数の増幅器ステージであって、前記複数の増幅器ステージは、並列に結合され、少なくとも１つのスイッチ可能な増幅器ステージを備え、各スイッチ可能な増幅器ステージが、オン状態又はオフ状態で動作し、
前記オン状態において前記入力信号を増幅して増幅された信号を供給し、前記オフ状態において前記入力信号を増幅しないゲイントランジスタと、
前記ゲイントランジスタに結合され、前記オン状態において前記増幅された信号をバッファして前記出力信号を供給するカスコードトランジスタであって、前記オフ状態においてオフ電圧に基づいてディセーブルにされ、前記オフ電圧がゼロボルトよりも大きいか又は複数の可能な値の１つを有するものであるカスコードトランジスタと、を備える、
集積回路。
【請求項１５】
出力信号レベルに基づいて前記オフ電圧を発生する電圧発生器をさらに備えた
請求項１４の集積回路。
【請求項１６】
前記ゲイントランジスタ及び前記カスコードトランジスタは、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ又はＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを備える
請求項１４の集積回路。
【請求項１７】
オン状態においてゲイントランジスタによって入力信号を増幅して増幅された信号を得ることと、
前記オン状態においてカスコードトランジスタによって前記増幅された信号をバッファして出力信号を供給することと、
オフ状態においてオフ電圧によって前記カスコードトランジスタをディセーブルにすることであって、前記オフ電圧がゼロボルトよりも大きいか又は複数の可能な値の１つを有するものであることと、
を備えた方法。
【請求項１８】
出力信号レベルに基づいて前記オフ電圧を発生することをさらに備えた
請求項１７の方法。
【請求項１９】
前記オフ電圧を発生することは、
前記出力信号レベルが閾値よりも小さい場合に、前記オフ電圧をゼロボルトに設定することと、
前記出力信号レベルが前記閾値よりも大きい場合に、前記オフ電圧をゼロボルトよりも大きい値に設定することと、
備える請求項１８の方法。
【請求項２０】
前記出力信号に基づいてオン電圧を発生することと、
前記カスコードトランジスタに対する制御信号を、前記オフ状態において前記オフ電圧に設定するか、或いは前記オン状態において前記オン電圧に設定することと、
をさらに備えた請求項１７の方法。
【請求項２１】
並列に結合された複数の増幅器ステージの少なくとも１つをイネーブルにすることであって、各増幅器ステージがゲイントランジスタ及びカスコードトランジスタを備えていることと、
各ディセーブルにされた増幅器ステージの前記カスコードトランジスタを前記オフ電圧によってディセーブルにすることと、
をさらに備えた請求項１７の方法。
【請求項２２】
前記複数の増幅器ステージの中のどの少なくとも１つの増幅器ステージがイネーブルにされたかに基づいて前記オフ電圧を発生することをさらに備えた
請求項２１の方法。
【請求項２３】
オン状態において入力信号を増幅して増幅された信号を得る手段と、
前記オン状態において前記増幅された信号をバッファして出力信号を供給する手段と、
オフ状態においてオフ電圧によって前記バッファする手段をディセーブルにする手段であって、前記オフ電圧がゼロボルトよりも大きいか又は複数の可能な値の１つを有するものである手段と、
を備えた装置。
【請求項２４】
出力信号レベルに基づいて前記オフ電圧を発生する手段をさらに備えた
請求項２３の装置。
【請求項２５】
前記オフ電圧を発生する手段は、
前記出力信号レベルが閾値よりも小さい場合に、前記オフ電圧をゼロボルトに設定する手段と、
前記出力信号レベルが前記閾値よりも大きい場合に、前記オフ電圧をゼロボルトよりも大きい値に設定する手段と、
を備える請求項２４の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般にエレクトロニクスに関し、より具体的には増幅器に関する。
【背景技術】
【０００２】
増幅器は一般に、信号増幅を与える種々のエレクトロニクスデバイスに用いられる。異なったタイプの増幅器は、異なった用途に適用される。例えば、セルラー電話のような無線通信デバイスは、双方向通信のための送信機及び受信機を含んでいるかもしれない。送信機はドライバ増幅器（ＤＡ）及び電力増幅器（ＰＡ）を用いるかもしれず、受信機はロウノイズ増幅器（ＬＮＡ）を用いるかもしれず、送信機及び受信機は可変ゲイン増幅器（ＶＧＡ）を用いるかもしれない。
【０００３】
サブミクロンの相補型金属酸化物半導体（ＣＭＯＳ）製造プロセスが通常、コストを低減し集積度を向上させるために、無線デバイス及び他のエレクトロニクスデバイスの無線周波数（ＲＦ）回路に用いられている。しかしながら、サブミクロンのＣＭＯＳプロセスで製造されたトランジスタは、典型的には小さな物理的寸法を有しており、大きな信号スイングによるストレスの影響を受けやすい。ストレスは、これらのトランジスタによってインプリメントされた増幅器の信頼性に悪いインパクトを与える。良好な性能及び良好な信頼性を有する増幅器が強く望まれている。
【図面の簡単な説明】
【０００４】
【図１】図１は、無線通信デバイスのブロック図を示している。
【図２】図２は、増幅器の概略図を示している。
【図３】図３は、向上した信頼性を有する増幅器の概略図を示している。
【図４】図４は、酸化物寿命対ドレイン−ゲート電圧（Ｖｄｇ）のプロットを示している。
【図５】図５は、プログラマブルオフ電圧対出力信号レベルを示している。
【図６】図６は、オフ電圧発生器の概略図を示している。
【図７】図７は、増幅器を動作させるためのプロセスを示している。
【発明を実施するための形態】
【０００５】
“例示的（exemplary）”なる語句は、“例（example）、例（instance）或いは例証（illustration）”を意味するためにここでは用いられる。“例示的（exemplary）”であるとしてここで説明されるいかなる設計（design）も、他の設計にわたって好ましい或いは効果的であるとして必ずしも解釈されない。
【０００６】
良好な性能及び向上した信頼性を有する増幅器がここで説明される。増幅器は、無線通信デバイス、セルラー電話、パーソナルデジタルアシスタント（ＰＤＡ）、ハンドへルドデバイス、無線モデム、ラップトップコンピュータ、カードレス電話、ブロードキャストレシーバ、ブルートゥース（登録商標）デバイス、コンシューマエレクトロニクスデバイス、等の種々のエレクトロニクスデバイスに用いられるかもしれない。明確化のため、無線デバイス（セルラー電話或いは他のデバイスであるかもしれない）における増幅器の使用について以下に説明する。
【０００７】
図１は、無線通信デバイス１００の例示的な設計（exemplary design）のブロック図を示している。この例示的な設計では、無線デバイス１００は、データプロセッサ１１０及びトランシーバ１２０を含んでいる。トランシーバ１２０は、双方向無線通信（bi-directional wireless communication）をサポートする送信機（transmitter）１３０及び受信機（receiver）１５０を含んでいる。一般に、無線デバイス１００は、任意の数の通信システム及び任意の数の周波数帯のための任意の数の送信機及び任意の数の受信機を含んでいるかもしれない。
【０００８】
送信パスでは、データプロセッサ１１０は、送信されるデータを処理し、送信機１３０にアナログ出力信号を供給する。送信機１３０内では、アナログ出力信号が増幅器（Ａｍｐ）１３２で増幅され、ロウパスフィルタでフィルタされてデジタル−アナログ変換で生じたイメージ（image）を除去し、ＶＧＡ１３６で増幅され、ミキサ１３８でベースバンドからＲＦにアップコンバートされる。アップコンバートされた信号は、フィルタ１４０でフィルタされて周波数アップコンバージョンで生じたイメージ（image）を除去し、さらにドライバ増幅器（ＤＡ）１４２及び電力増幅器（ＰＡ）１４４で増幅され、デュプレクサ（duplexer）／スイッチ１４６を通り（routed through）、アンテナ１４８を介して送信される。
【０００９】
受信パスでは、アンテナ１４８は、ベースステーションから信号を受信し、受信された信号を供給し、それはデュプレクサ／スイッチ１４６を通り（routed through）、受信機１５０に供給される。受信機１５０内では、受信された信号は、ＬＮＡ１５２で増幅され、バンドパスフィルタ１５４でフィルタされ、ミキサ１５６でＲＦからベースバンドにダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１５８で増幅され、ロウパスフィルタ１６０でフィルタされ、増幅器１６２で増幅されてアナログ入力信号を取得し、それはデータプロセッサ１１０に供給される。
【００１０】
図１は、ダイレクトコンバージョン構造をインプリメントする送信機１３０及び受信機１５０を示し、それは１つのステージでＲＦ及びベースバンド間の信号を周波数変換する。送信機１３０及び／又は受信機１５０はまた、スーパーヘテロダイン構造をインプリメントするかもしれず、それは複数のステージでＲＦ及びベースバンド間の信号を周波数変換する。ローカルオシレータ（ＬＯ）発生器１７０は、送信及び受信ＬＯ信号を発生してそれぞれミキサ１３８及び１５６に供給する。フェイズロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受け取り、ＬＯ発生器１７０に制御信号を供給して、適切な周波数で送信及び受信ＬＯ信号を発生させる。
【００１１】
図１は、例示的なトランシーバの設計を示している。一般に、送信機１３０及び受信機１５０内の信号をコンディショニング（conditioning）することは、１以上のステージの増幅器、フィルタ、ミキサ等によって行われる。これらの回路ブロックは、図１に示された構成から異なってアレンジされるかもしれない。さらに、図１に示されていない他の回路ブロックもまた、送信機及び受信機内の信号をコンディションする（condition）ために用いられるかもしれない。図１内のいくつかの回路ブロックは、排除されるかもしれない。トランシーバ１２０の全て又は一部は、アナログ集積回路（ＩＣ）、ＲＦＩＣ（ＲＦＩＣ）、ミックス信号ＩＣ等にインプリメントされるかもしれない。例えば、送信機１３０内の増幅器１３２からドライバ増幅器１４２まではＲＦＩＣ上にインプリメントされるかもしれず、電力増幅器１４４はＲＦＩＣ外にインプリメントされるかもしれない。
【００１２】
データプロセッサ１１０は、例えば送信された及び受信されたデータに対する処理といった、無線デバイス１００に対する種々のファンクションを行うかもしれない。メモリ１１２は、データプロセッサ１１０のためにプログラムコード及びデータを記憶するかもしれない。データプロセッサ１１０は、１以上の特定用途向け集積回路（ＡＳＩＣ）及び／又は他のＩＣにインプリメントされるかもしれない。
【００１３】
図１に示されるように、送信機及び受信機は、種々の増幅器を含んでいるかもしれない。各増幅器は、種々の方法によってインプリメントされるかもしれない。
【００１４】
図２は、図１内のＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６及び１５８、及び／又は他の増幅器に用いられるかもしれない増幅器２００の概略図を示している。増幅器２００は、並列に結合されたＫ個の増幅器ステージ（amplifier stage）２１０ａから２１０ｋを含んでおり、ここでＫは任意の整数値であるかもしれない。増幅器ステージはまた、ブランチ（branch）と呼ばれるかもしれない。各増幅器ステージ２１０内において、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ２１２は、回路グラウンド（circuit ground）に結合されたソース及び入力信号Ｖｉｎを受け取るゲートを有している。“トランジスタ”及び“デバイス”なる語句は、しばしば相互に交換可能に用いられる。ＮＭＯＳトランジスタ２１４は、ＮＭＯＳトランジスタ２１２のドレインに結合されたソース及びノードＸに結合されたドレインを有し、それは出力信号Ｖｏｕｔを供給する。ＮＭＯＳトランジスタ２１２は、ゲートでＶｉｎ信号を受け取り、Ｖｉｎ信号を増幅し、ドレインで増幅された信号を供給するゲイントランジスタである。ＮＭＯＳトランジスタ２１４は、ＡＣグラウンドに結合されたゲートを有するカスコード（cascode）トランジスタである。ＮＭＯＳトランジスタ２１４は、ソースで増幅された信号を受け取り、ドレインでＶｏｕｔ信号を供給する。
【００１５】
インバータ２２０は、Ｂｋ制御信号を受け取る入力及びＮＭＯＳトランジスタ２１４に対する制御電圧を供給する出力を有しており、ここで、ｋ∈｛１，．．．，Ｋ｝、である。インバータ２２０は、ゲートどうしが互いに結合されてインバータ入力を形成し、ドレインどうしが互いに結合されてインバータ出力を形成する、ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ及びＮＭＯＳトランジスタによってインプリメントされているかもしれない。図２に示されるように、ＰＭＯＳトランジスタのソースは、パワーサプライＶｄｄに結合されているかもしれず、ＮＭＯＳトランジスタのソースは、回路グラウンドに結合されているかもしれない。抵抗２２２は、インバータ２２０の出力とＮＭＯＳトランジスタ２１４のゲートとの間に結合されている。
【００１６】
インダクタ２３０は、ノードＸとＶｄｄサプライ電圧との間に結合されている。インダクタ２３０は、全てのイネーブルの増幅器ステージ内のＮＭＯＳトランジスタ２１２及び２１４に対するバイアス電流を供給する。インダクタ２３０はまた、出力インピーダンスマッチングのために用いられるかもしれない。
【００１７】
Ｋ個の増幅器ステージ２１０ａから２１０ｋのそれぞれは、それぞれのＢｋ制御信号を介して個別にイネーブル（enable）又はディセーブル（disable）にされるかもしれない。ｋ番目の増幅器ステージについて、Ｂｋ制御信号がロジックロウであるとき、インバータ２２０はその出力にＶｄｄを与え、ＮＭＯＳトランジスタ２１４はターンオンし、増幅器ステージはイネーブルとなる。逆に、Ｂｋ制御信号がロジックハイであるとき、インバータ２２０はその出力にゼロボルト（Ｖ）を与え、ＮＭＯＳトランジスタ２１４はターンオフし、増幅器ステージはディセーブルとなる。各増幅器ステージは、イネーブルであるとき、信号ゲインを与える。Ｋ個の増幅器ステージ２１０ａから２１０ｋは、等しい量のゲイン（例えば、全てのＫ個の増幅器ステージについて同一のトランジスタサイズ）を与えるかもしれず、異なった量のゲイン（例えば、Ｋ個の増幅器ステージについて異なったトランジスタサイズ）を与えるかもしれない。例えば、増幅器ステージ１のＮＭＯＳトランジスタ２１２及び２１４は、増幅器ステージ２のＮＭＯＳトランジスタ２１２及び２１４のサイズ（及びゲイン）の２倍であるかもしれず、それは次の増幅器ステージのＮＭＯＳトランジスタ２１２及び２１４のサイズの２倍であるかもしれない。増幅器２００に対する所望の全体の（overall）ゲインは、適切な（proper）増幅器ステージをイネーブルにすることによって得られるかもしれない。出力信号レベルは、増幅器２００の全体のゲインに依存するかもしれない（例えば、比例するかもしれない）。
【００１８】
増幅器２００は、以下のように動作する。イネーブルである各増幅器ステージについて、ＮＭＯＳトランジスタ２１２は、Ｖｉｎ信号を増幅し、増幅された信号を供給する。ＮＭＯＳトランジスタ２１２はまた、電圧−電流変換を行う。ＮＭＯＳトランジスタ２１４は、増幅された信号をバッファし、１の電流ゲインを与え、Ｖｏｕｔ信号に対する信号ドライブを与える。抵抗２２２は、ＮＭＯＳトランジスタ２１４のゲートでＶｏｕｔ信号内のＲＦ信号コンポーネントをブロックするＲＦブロッキング抵抗である。
【００１９】
増幅器２００は、オープンドレイン構造によってインプリメントされ、それは無線送信機内のドライバ増幅器に通常用いられる。増幅器２００は、全てのＫ個の増幅器ステージ２１０ａから２１０ｋ内においてＶｄｄサプライ電圧とカスコードトランジスタ２１４との間に結合されるインダクタ２３０を持っている。インダクタ２３０は、Ｖｏｕｔ信号がＶｄｄ電圧よりも高くスイングすることを許容し、それは、より高い１デシベル（ｄＢ）圧縮点（compression point）を得るために好適であるとともに、増幅器２００に対するよりよいアジャセントチャネルリーケージリジェクション（ＡＣＬＲ）及びアジャセントチャネルパワーリジェクション（ＡＣＰＲ）性能を得るために好適であるかもしれない。しかしながら、より大きなＶｏｕｔ信号スイングは、カスコードトランジスタ２１４の信頼性に対するリスクを生じさせるかもしれない。Ｖｏｕｔ信号がＶｄｄを越えると、全てのＫ個の増幅器ステージ２１０内のカスコードトランジスタ２１４は、大きな電圧を観測する（observe）かもしれず、それはこれらのカスコードトランジスタにストレスを与えるかもしれない。
【００２０】
イネーブルである各増幅器ステージ２１０について、Ｖｏｕｔ信号の電圧スイングは、各イネーブルのカスコードトランジスタのゲートにＶｄｄを印加することによって、カスコードトランジスタ２１４及びゲイントランジスタ２１２に分けられる（split across）かもしれない。しかしながら、より大きなＶｏｕｔ信号スイングに起因したストレスのほとんどは、例えば、より小さな出力信号レベルが望まれているときのオートマチックゲインコントロール（ＡＧＣ）により、カスコードトランジスタ２１４がターンオフしているときに起こる。カスコードトランジスタ２１４は、それがターンオフしているときであっても出力ノードＸに接続され、そのドレインでＶｏｕｔ信号を観測する（observe）であろう。オフ状態では、カスコードトランジスタ２１４のゲートは、インバータ２２０を介してグラウンドに引っ張られ（pulled）、カスコードトランジスタ２１４のソースも、ゲイントランジスタ２１２を介してグラウンドに引っ張られ、それはスイッチとして機能する。オフ状態では、カスコードトランジスタ２１４のドレイン−ソース電圧Ｖｄｓは、ドレイン−ゲート電圧Ｖｄｇと同様に、Ｖｄｄよりも大きいかもしれず（例えばＶｄｄの２倍以上）、見積もられた（rated）デバイス電圧を超えるかもしれない。大きなＶｄｓ及びＶｄｇ電圧は、カスコードトランジスタ２１４にストレスを与えるかもしれず、トランジスタの信頼性及び寿命に悪影響を与えるかもしれない。ストレスは、増幅器２００が高ゲイン／高出力電力で動作し、及び増幅器ステージがディセーブルでゲインを低下させているときに、特にシビアであるかもしれない。このディセーブルの増幅器ステージのカスコードトランジスタは、大きなＶｄｓ及びＶｄｇ電圧を観測する（observe）かもしれず、それはＶｄｄを十分に越えているかもしれない。
【００２１】
図３は、改善された信頼性のためのプログラマブルオフ電圧を有する増幅器３００の例示的な設計の概略図である。増幅器３００は、図１のＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６及び１５８及び／又は他の増幅器に用いられるかもしれない。増幅器３００は、並列に結合されたＫ個の増幅器ステージ３１０ａから３１０ｋを含んでいる。各増幅器ステージ３１０内において、ＮＭＯＳトランジスタ３１２は、回路グラウンド（circuit ground）に結合されたソース及びＶｉｎ信号を受け取るゲートを有している。ＮＭＯＳトランジスタ３１４は、ＮＭＯＳトランジスタ３１２のドレインに結合されたソース、ノードＡｋに結合されたゲート（ｋ∈｛１，．．．，Ｋ｝）、及びノードＸに結合されたドレインを有している。インバータ３２０は、Ｂｋ制御信号を受け取る入力、ノードＹに結合された高（upper）サプライノード、及びノードＺに結合された低（lower）サプライノードを有している。抵抗３２２は、インバータ３２０の出力とノードＡｋとの間に結合されている。キャパシタ３２４は、ノードＡｋと回路グラウンドとの間に結合されている。インバータ３２０は、カスケード（cascade）に結合された複数の（例えば、２個）インバータで構成されるバッファで置き換えられるかもしれない。Ｂｋ制御信号は、インバータ或いはバッファのいずれが増幅器ステージ３１０で用いられるかに依存して、異なった極性を有しているかもしれない。
【００２２】
インダクタ３３０は、ＶｄｄパワーサプライとノードＸとの間に結合されており、それはＶｏｕｔ信号を与える。Ｖｏｎ電圧発生器３４０は、ノードＹにオン電圧Ｖｏｎを供給し、抵抗、キャパシタ、トランジスタ等によってインプリメントされているかもしれない。Ｖｏｎ信号は、Ｖｄｄに等しいか、Ｖｄｄのフラクション（fraction）である。Ｖｏｎ信号は、増幅器ステージがイネーブルであるときに、カスコードトランジスタ３１４及びゲイントランジスタ３１２にまたがって（across）所望の電圧ドロップを与えるように選択されるかもしれない。Ｖｏｎ電圧発生器３４０は排除されていてもよく、ノードＹがＶｄｄパワーサプライに直接結合されていてもよい。Ｖｏｆｆ電圧発生器３５０は、ノードＺにオフ電圧Ｖｏｆｆを供給し、以下に述べるようにインプリメントされるかもしれない。図３に示されていない他の電圧発生器が、全てのＫ個の増幅器ステージ内のＮＭＯＳトランジスタ３１２のゲートに対するバイアス電圧を発生するかもしれない。
【００２３】
Ｋ個の増幅器ステージ３１０ａから３１０ｋのそれぞれは、そのステージに対するＢｋ制御信号を介して個別にイネーブル又はディセーブルにされる。ｋ番目の増幅器ステージは、Ｂｋ制御信号にロジックロウを与えることによってイネーブルにされるかもしれず、それは、インバータ３２０が抵抗３２２を介してＮＭＯＳトランジスタ３１４のゲートにＶｏｎ電圧を与え、ＮＭＯＳトランジスタをターンオンさせることになる。逆に、ｋ番目の増幅器ステージは、Ｂｋ制御信号にロジックハイを与えることによってディセーブルにされるかもしれず、それは、インバータ３２０が抵抗３２２を介してＮＭＯＳトランジスタ３１４のゲートにＶｏｆｆ電圧を与え、ＮＭＯＳトランジスタをターンオフさせることになる。
【００２４】
カスコード増幅器３００は、以下のように動作する。イネーブルである各増幅器ステージ３１０について、ＮＭＯＳトランジスタ３１２は、Ｖｉｎ信号を増幅するゲイントランジスタとして機能する。ＮＭＯＳトランジスタ３１４は、ゲートのＶｏｎ電圧によってイネーブルとなり、ＮＭＯＳトランジスタ３１２からの増幅された信号をバッファするカスコードトランジスタとして機能し、Ｖｏｕｔ信号に対する信号ドライブを与える。抵抗３２２は、ＮＭＯＳトランジスタ３１４のゲートでのＶｏｎ電圧内のＲＦ信号コンポーネントをブロックするＲＦブロッキング抵抗である。キャパシタ３２４は、ＮＭＯＳトランジスタ３１４のゲート電圧を安定させて、ＮＭＯＳトランジスタ３１４のゲインを向上させる。ディセーブルである各増幅器ステージについて、ＮＭＯＳトランジスタ３１４は、そのゲートでＶｏｆｆ電圧を受け取り、ターンオフする。
【００２５】
ＮＭＯＳトランジスタ３１２及び３１４は、良好なＲＦパフォーマンスを得るために、薄いゲート酸化物（thin gate oxide）を有する薄い酸化物ＮＭＯＳトランジスタによってインプリメントされるかもしれない。薄い酸化物ＮＭＯＳトランジスタのゲート酸化物の信頼性は、ターンオフしたときのＮＭＯＳトランジスタのＶｄｇ電圧に依存する。ゲート酸化物のラプチャ（rapture）前の、薄い酸化物ＮＭＯＳトランジスタの寿命（lifetime）、タイムディペンダントディエレクトリックブレークダウン（ＴＤＤＢ）ファンクションによって与えられるかもしれない。ＴＤＤＢファンクションは、式（equation）によってモデル化されるかもしれず、コンピュータシミュレーションを介して決定されるかもしれない。
【００２６】
図４は、酸化物寿命（oxide lifetime）対Ｖｄｇ電圧のプロットを示している。横軸は、Ｖｄｇ電圧を表し、リニアスケールで与えられている。縦軸は、酸化物寿命を表し、対数スケールで与えられている。プロット４１０は、薄い酸化物ＮＭＯＳトランジスタの酸化物寿命対Ｖｄｇ電圧を示している。プロット４２０は、薄い酸化物ＰＭＯＳトランジスタの酸化物寿命対Ｖｄｇ電圧を示している。破線４３０は、ターゲット酸化物寿命を表し、それは、図４に示されるように１０年であるかもしれず、他の期間であるかもしれない。
【００２７】
図４に示されるように、ＮＭＯＳトランジスタのターゲット酸化物寿命は、ＮＭＯＳトランジスタのＶｄｇ電圧がＶｍａｘ１電圧よりも低いことを保証することによって得られるかもしれない。ＰＭＯＳトランジスタのターゲット酸化物寿命は、ＰＭＯＳトランジスタのＶｄｇ電圧がＶｍａｘ２電圧よりも低いことを保証することによって得られるかもしれない。プロット４１０及び４２０は、Ｖｍａｘ１及びＶｍａｘ２電圧と同様に、ＩＣ製造プロセス、ゲート酸化物厚、ゲート酸化物面積、温度等のような、種々のファクタに依存する化もしれない。
【００２８】
図３に示された例示的な設計について、ディセーブルのＮＭＯＳトランジスタ３１４のＶｄｇ電圧は、
Ｖｄｇ＝Ｖｏｕｔ−Ｖｏｆｆ                  式（１）
として与えられるかもしれない。
【００２９】
Ｖｄｇ電圧は、ＮＭＯＳトランジスタ３１４の所望の酸化物寿命を得るために、Ｖｍａｘ１よりも小さくすべきである。式（１）に示されるように、Ｖｄｇ電圧はＶｏｆｆ電圧を増加させることによって減少するかもしれない。より高いＶｏｆｆ電圧は、酸化物寿命を向上させるかもしれず、それは望ましいことである。しかしながら、ディセーブルのときにＶｏｆｆ電圧がＮＭＯＳトランジスタ３１４のゲートに印加されるため、Ｖｏｆｆ電圧は以下のようにさせられ、
Ｖｏｆｆ＜Ｖｔｈ                      式（２）
ここで、ＶｔｈはＮＭＯＳトランジスタ３１４の閾電圧である。より高いＶｏｆｆ電圧は、ターンオフしているときにＮＭＯＳトランジスタ３１４を通してリーク電流を増加させ、それは望ましくないことであるかもしれない。Ｖｏｆｆ電圧は、酸化物信頼性とリーク電流とのトレードオフに基づいて選択されるかもしれない。
【００３０】
Ｖｄｇ電圧は、直流（ＤＣ）部分と交流（ＡＣ）部分とに分解されるかもしれない。Ｖｄｇ電圧のＤＣ部分は、Ｖｏｕｔ信号のＤＣ部分と同様にＶｏｆｆ電圧に依存するかもしれず、それはＶｏｎに関連する（例えば、等しい）かもしれない。Ｖｄｇ電圧のＡＣ部分は、Ｖｏｕｔ信号のＡＣ部分に依存するかもしれない。ＮＭＯＳトランジスタ３１４の寄生ドレイン−ゲートキャパシタンスＣｄｇは、Ｖｄｇ電圧を維持し、Ｖｏｕｔ信号のＡＣ部分のカップリングの量を減少させるのを助けるかもしれない。
【００３１】
一例示的設計において、Ｖｏｆｆ電圧は、出力信号レベルに依存するかもしれないプログラマブル値であるかもしれない。より大きなＶｏｆｆ電圧は、より大きな出力信号レベルに用いられるかもしれず、その逆も同様である。より大きなＶｏｆｆ電圧は、より多くのリーク電流をもたらすかもしれない。しかしながら、より多くの電流が、より大きな出力信号レベルを与えるために消費されるかもしれない。より高いリーク電流は、より大きな出力信号レベルで、全体の電流の小さな割合であるかもしれない。Ｖｏｆｆ電圧は、低い出力信号レベルに対して０Ｖに設定されるかもしれず、この場合にはリーク電流は生じないであろう。
【００３２】
図５は、プログラマブルＶｏｆｆ電圧の例示的な設計を示している。横軸は、出力信号レベルを表し、それは１ミリワット（ｄＢｍ）に対するデシベルの単位で与えられるかもしれない。縦軸は、Ｖｏｆｆ電圧を表し、それはボルトの単位で与えられるかもしれない。プロット５１０は、Ｖｏｆｆ電圧対出力信号レベルを示している。
【００３３】
図５に示された例示的な設計において、Ｖｏｆｆ電圧は、出力信号レベルの４つのレンジに基づく４つの可能な値の１つに設定されるかもしれない。特に、Ｖｏｆｆ電圧は、Ｐｏｕｔ１以下の出力信号レベルに対してＶｏｆｆ１に、Ｐｏｕｔ１とＰｏｕ２との間の出力信号レベルに対してＶｏｆｆ２に、Ｐｏｕｔ２とＰｏｕ３との間の出力信号レベルに対してＶｏｆｆ３に、Ｐｏｕｔ３以上の間の出力信号レベルに対してＶｏｆｆ４に、設定されるかもしれない。Ｖｏｆｆ１からｖｏｆｆ４及びＰｏｕｔ１からＰｏｕｔ３は、所望の酸化物信頼性、ＮＭＯＳトランジスタのＶｍａｘ、出力信号レベルの要求される全体のレンジ等のような、種々のファクタに基づいて選択されるかもしれない。一例示的設計において、Ｖｏｆｆ１は０Ｖに等しいかもしれず、Ｖｏｆｆ２は１００ミリボルト（ｍＶ）に等しいかもしれず、Ｖｏｆｆ３は２００ｍＶに等しいかもしれず、Ｖｏｆｆ４は３００ｍＶに等しいかもしれない。一例示的設計において、Ｐｏｕｔ１は４ｄＢｍに等しいかもしれず、Ｐｏｕｔ２は８ｄＢｍに等しいかもしれず、Ｐｏｕｔ３は１２ｄＢｍに等しいかもしれない。Ｖｏｆｆ１からＶｏｆｆ４及びＰｏｕｔ１からＰｏｕｔ３は、他の値に設定されるかもしれない。
【００３４】
図５は、Ｖｏｆｆ電圧が出力信号レベルの異なったレンジに対してディスクリートな値に設定される例示的な設計を示している。一般に、Ｖｏｆｆ値の任意の数は、出力信号レベルのレンジの任意の数に対して用いられるかもしれない。任意のＶｏｆｆ値は、出力信号レベルの各レンジに用いられるかもしれない。他の例示的な設計では、Ｖｏｆｆ電圧は、出力信号レベルに基づいて連続的に調整されるかもしれない。いずれの例示的な設計についても、出力信号レベルは、Ｋ個の増幅器ステージ３１０についてのＢ１からＢＫ制御信号に基づいて決定されるかもしれない。Ｂ１からＢＫ制御信号は、Ｖｏｆｆ電圧を発生させるために用いられるかもしれない。
【００３５】
図６は、図３のＶｏｆｆ電圧発生器の例示的な設計の概略図である。Ｖｏｆｆ電圧発生器３５０内において、ＰＭＯＳトランジスタ６１０は、リファレンス電圧Ｖｒｅｆに結合されたソースと、イネーブル信号Ｅｎｂを受け取るゲートとを有している。Ｅｎｂ信号は、Ｖｏｆｆ電圧発生器３５０をディセーブルにするロジックハイ、或いはＶｏｆｆ電圧発生器３５０をイネーブルにするロジックロウに設定されるかもしれない。抵抗６１２、６１４、６１６及び６１８は、直列に、ＰＭＯＳトランジスタ６１０のドレインと回路グラウンドとの間に結合されている。抵抗６１２、６１４及び６１６のボトムエンドは、それぞれＶｏｆｆ４、Ｖｏｆｆ３及びＶｏｆｆ２を与える。スイッチ６２２、６２４及び６２６は、ノードＺに結合された一端と、それぞれＶｏｆｆ４、Ｖｏｆｆ３及びＶｏｆｆ２を受け取る他端とを有している。スイッチ６２８は、ノードＺと回路グラウンドとの間に結合されている。スイッチ６２２、６２４、６２６及び６２８は、それぞれＳ１、Ｓ２、Ｓ３及びＳ４制御信号によってオープン及びクローズされる。
【００３６】
デコーダ６３０は、図３のＫ個の増幅器ステージのためのＢ１からＢＫ制御信号を受け取るかもしれない。デコーダ６３０は、Ｂ１からＢＫ制御信号に基づいてＳ１からＳ４制御信号を発生するかもしれず、それは出力信号レベルを示しているかもしれない。
【００３７】
図６は、Ｖｏｆｆ電圧発生器３５０の例示的な設計を示しており、それはＶｏｆｆ電圧を４つの可能な値の１つに設定するかもしれない。抵抗６１２、６１４、６１６及び６１８は、４つの所望のＶｏｆｆ値を得るために、適切に選択された値を有しているかもしれない。Ｖｏｆｆ電圧発生器３５０はまた、他の例示的な設計によってインプリメントされていてもよい。
【００３８】
一般に、装置は、例えば図３に示されるように、入力信号を増幅し、出力信号を供給するために、複数の増幅器ステージを備えているかもしれない。複数の増幅器ステージは、並列に結合されているかもしれず、少なくとも１つのスイッチ可能な（switchable）増幅器ステージを備えているかもしれない。各スイッチ可能な増幅器ステージは、オン状態又はオフ状態で動作されるかもしれず、カスコードトランジスタに結合されたゲイントランジスタを備えているかもしれない。ゲイントランジスタは、オン状態において、入力信号を増幅し、増幅された信号を供給するかもしれず、オフ状態において、入力信号を増幅しないかもしれない。カスコードトランジスタは、オン状態において、増幅された信号をバッファし、出力信号を供給するかもしれず、オフ状態において、オフ電圧に基づいてディセーブルにされるかもしれない。オフ電圧は、ゼロボルトよりも大きいかもしれず、或いは複数の可能な値（multiple possible values）の１つを有しているかもしれない。オフ電圧は、カスコードトランジスタの閾電圧よりも小さいかもしれない。
【００３９】
少なくとも１つの増幅器ステージは、装置が送信しているときにはいつでも、イネーブルであるかもしれない。少なくとも１つのスイッチ可能な増幅器ステージは、ターゲット出力信号レベルを得るためにイネーブル或いはディセーブルであるかもしれない。インダクタは、増幅器ステージの出力とサプライ電圧との間に結合されているかもしれない。出力信号は、サプライ電圧の下方及び上方の電圧スイングを有しているかもしれない。
【００４０】
一例示的設計において、第１の電圧発生器は、出力信号レベルに基づいてオフ電圧を発生するかもしれない。オフ電圧の複数の可能な値（それはゼロボルトを含むかもしれない）は、出力信号レベルの複数のレンジに関連付けられているかもしれない。オフ電圧は、現在の（current）出力信号レベルをカバーするレンジに基づいて決定された値に設定されるかもしれない。一設計において、第１の電圧発生器は、少なくとも１つのスイッチ可能な増幅器ステージのための少なくとも１つの制御信号を受け取り、少なくとも１つの制御信号に基づいてオフ電圧を発生するかもしれない。各制御信号は、対応するスイッチ可能な増幅器ステージを、オン状態或いはオフ状態に設定するかもしれない。一設計において、第１の電圧発生器は、例えば図６に示されるように、直列に結合され、オフ電圧の複数の可能な値を供給する複数の抵抗を備えているかもしれない。
【００４１】
一設計において、各スイッチ可能な増幅器ステージは、インバータ（図３に示されるような）或いはバッファ（それは、カスケードの２つのインバータで構成されるかもしれない）をさらに備え、スイッチ可能な増幅器ステージのための制御信号を受け取って、カスコードトランジスタに対する制御電圧を供給するかもしれない。インバータ／バッファは、カスコードトランジスタをイネーブルにするオン電圧（例えば、Ｖｄｄ或いはＶｏｎ）とオフ電圧との間に結合されているかもしれない。各スイッチ可能な増幅器ステージは、さらに、（ｉ）インバータ／バッファの出力とカスコードトランジスタのゲートとの間に結合された抵抗、及び（ｉｉ）カスコードトランジスタのゲートと回路グラウンドとの間に結合されたキャパシタ、を備えているかもしれない。第２の電圧発生器は、出力信号を受け取り、各スイッチ可能な増幅器ステージのインバータ／バッファに対するオン電圧を発生するかもしれない。
【００４２】
各スイッチ可能な増幅器ステージのゲイントランジスタ及びカスコードトランジスタは、ＮＭＯＳトランジスタ（図３に示されるような）、ＰＭＯＳトランジスタ、或いは他のタイプのトランジスタによってインプリメントされているかもしれない。オフ電圧及びオン電圧は、異なったタイプのトランジスタに対して、異なった値に設定されるかもしれない。
【００４３】
図７は、増幅器を動作させるためのプロセス７００の例示的な設計を示している。入力信号は、オン状態において、ゲイントランジスタによって増幅され、増幅された信号を得るかもしれない（ブロック７１２）。増幅された信号は、オン状態において、カスコードトランジスタによってバッファされ、出力信号を得るかもしれない（ブロック７１４）。カスコードトランジスタは、オフ状態においてオフ電圧によってディセーブルにされるかもしれず、オフ電圧は、ゼロボルトよりも大きいか或いは複数の可能な値の１つを有する（ブロック７１６）。
【００４４】
一設計において、オフ電圧は、出力信号レベルに基づいて発生するかもしれない（ブロック７１８）。オフ電圧は、出力信号レベルが閾値よりも小さい場合にゼロボルトに、出力信号レベルが閾値よりも大きい場合にゼロボルトよりも大きい値に設定されるかもしれない。カスコードトランジスタに対する制御信号は、オフ状態においてオフ電圧に、オン状態においてオン電圧に設定されるかもしれない。オン電圧は、出力信号に基づいて発生するかもしれず、予め決められた値、例えばＶｄｄに設定されるかもしれない。
【００４５】
一設計において、並列に結合された複数の増幅器ステージの少なくとも１つは、イネーブルであるかもしれず、残りの増幅器ステージはディセーブルであるかもしれない。各増幅器ステージは、ゲイントランジスタ及びカスコードトランジスタを備えているかもしれない。各ディセーブルの増幅器ステージのカスコードトランジスタは、オフ電圧によってディセーブルにされるかもしれない。オフ電圧は、複数の増幅器ステージの中でどの少なくとも１つの増幅器ステージがイネーブルであるかに基づいて、発生させられるかもしれない。
【００４６】
ここで説明された増幅器は、イネーブルのトランジスタのように、同一の出力ノードに結合されているかもしれないディセーブルのトランジスタの信頼性を向上させるかもしれない。特に、各ディセーブルのトランジスタのゲートは、そのトランジスタによるＲＦ増幅が要求されていないときに、低いオフ電圧（回路グラウンドの代わり）に結合されているかもしれない。オフ電圧は、例えば図５に示されるように、より大きなＶｏｆｆ値がより大きな出力信号レベルに対して用いられるかもしれないように、及びその逆も同様であるように、プログラマブル（例えば、シリアルバスインターフェースを通して）であるかもしれない。コンピュータシミュレーションが、図３に示された例示的な増幅器設計に対して行われた。コンピュータシミュレーションは、Ｖｏｆｆ電圧が０Ｖよりも大きい高い出力信号レンジにおいて、ＲＦパフォーマンス劣化（ゲイン、電力、リニアリティ及びノイズの観点）が無視可能（negligible）であることを示した。増幅器は、ＲＦパフォーマンス及びリーク電流を犠牲にすることなく（without sacrificing）、ディセーブルのトランジスタの信頼性を向上させるかもしれない。
【００４７】
ここで説明された増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、ミックス信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、エレクトロニクスデバイス等、にインプリメントされるかもしれない。増幅器はまた、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラジャンクショントランジスタ（ＢＪＴ）、バイポーラ−ＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）等のような、種々のＩＣプロセス技術によって製造されるかもしれない。
【００４８】
ここで説明された増幅器をインプリメントする装置は、スタンドアローンデバイスであるかもしれず、より大きなデバイスの一部であるかもしれない。デバイスは、（ｉ）スタンドアローンＩＣ、（ｉｉ）データ及び／又はインストラクションを記憶するためのメモリＩＣを含むかもしれない１以上のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）或いはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイルステーションモデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれる（embedded）かもしれないモジュール、（ｖｉ）受信機、セルラー電話、無線デバイス、ハンドセット、或いはモバイルユニット、（ｖｉｉ）等々、であるかもしれない。
【００４９】
１以上の例示的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の組合せでインプリメントされるかもしれない。ソフトウェアでインプリメントする場合、機能は、１以上の命令又はコードとしてコンピュータ可読媒体上に記憶するか、或いはコンピュータ可読媒体を介して伝達されるかもしれない。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であるかもしれない。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、もしくは他の光学ディスク記憶、磁気ディスク記憶、もしくは他の磁気記憶デバイス、又は、命令もしくはデータ構造の形態の所望のプログラムコードを運搬または記憶するために使用でき、コンピュータによってアクセスできる他の任意の媒体を備えることができる。さらに、任意の接続は、コンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、又は他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、又は赤外線、無線、及びマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ここで使用されるディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザディスク、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含み、ディスク（disk）は通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含めるべきである。
【００５０】
開示の前述の説明は、当業者が本開示を実施または使用できるようにするために提供される。開示に対する種々の変更は、当業者に容易に明らかになり、ここで定義された包括的な原理は、本開示の範囲から逸脱することなく、他の変更に適用できるかもしれない。それ故、本開示は、ここで説明された例及び設計に限定されることは意図されておらず、ここで開示された原理および新規な特徴に一致する最も広い範囲を与えられるべきものである。
【図１】
0005139582.tif 000002
【図２】
0005139582.tif 000003
【図３】
0005139582.tif 000004
【図４】
0005139582.tif 000005
【図５】
0005139582.tif 000006
【図６】
0005139582.tif 000007
【図７】
0005139582.tif 000008