(57)【特許請求の範囲】
【請求項１】
不純物を低濃度に含んでいる第１半導体領域と、
その第１半導体領域の表面に臨む範囲に形成されているとともに不純物を高濃度に含んでいる第２半導体領域と、
その第２半導体領域の表面の所定範囲を被覆している絶縁膜と、
前記第２半導体領域に電気的に接続されている第１電極と、
前記絶縁膜の表面に形成されているとともに前記絶縁膜を介して前記第２半導体領域に対向している第２電極と、
前記第１半導体領域内に形成されているとともに前記第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有している第３半導体領域と、を備えており、
前記第３半導体領域が、炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいることを特徴とするキャパシタ。
【請求項２】
基板と埋め込み絶縁膜と活性層が順に積層されているＳＯＩ基板の前記活性層内に、前記第１半導体領域と第２半導体領域と第３半導体領域が形成されていることを特徴とする請求項１のキャパシタ。
【請求項３】
前記埋め込み絶縁膜に接する前記活性層の底面に臨む範囲に、前記第３半導体領域が形成されていることを特徴とする請求項２のキャパシタ。
【請求項４】
基板と埋め込み絶縁膜と活性層が順に積層されているＳＯＩ基板の活性層が、前記活性層の表面から前記埋め込み絶縁膜に達する絶縁壁によって複数の区画に分割されており、
前記活性層の表面に形成されている絶縁膜に接するとともに不純物を高濃度に含んでいる第２半導体領域と、その第２半導体領域を取り囲んでいるとともに不純物を低濃度に含んでいる第１半導体領域を備えているキャパシタが形成されている区画では、第１半導体領域内に前記第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有するとともに炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいる第３半導体領域が形成されており、
前記キャパシタが形成されていない区画では、前記第３半導体領域が形成されていないことを特徴とするＳＯＩ基板。
【請求項５】
不純物を低濃度に含んでいる第１半導体領域の表面から不純物を注入して第１半導体領域の表面に臨む範囲に不純物を高濃度に含んでいる第２半導体領域を形成する工程と、
不純物を低濃度に含んでいる第１半導体領域の裏面に臨む範囲に前記第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有するとともに炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいる第３半導体領域を形成する工程と、
前記第２半導体領域の表面の少なくとも一部分に絶縁膜を形成する工程と、
前記第２半導体領域に電気的に接続されている第１電極を形成する工程と、
前記絶縁膜の表面の少なくとも一部分に第２電極を形成する工程と、
を備えていることを特徴とするキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタに関する。特に、半導体基板に作りこんだキャパシタにおいて、重金属等が混入することによってキャパシタの耐圧が低下することに対策する技術に関する。また本発明は、そのキャパシタの製造方法にも関する。さらに本発明は、そのキャパシタを備えるＳＯＩ基板にも関する。
【背景技術】
【０００２】
半導体基板の一部にキャパシタを作り込む技術が知られている。例えば、不純物を低濃度に含んでいる第１半導体領域と、その第１半導体領域の表面に臨む範囲に形成されているとともに不純物を高濃度に含んでいる第２半導体領域と、その第２半導体領域の表面の所定領域を被覆している絶縁膜と、第２半導体領域に電気的に接続されている第１電極と、その絶縁膜の表面に形成されているとともにその絶縁膜を介して第２半導体領域に対向している第２電極を備えているキャパシタが知られている。
不純物を高濃度に含む領域には、重金属がゲッタリング（捕捉）されやすい。従来のキャパシタでは、製造工程中に混入する重金属が第２半導体領域にゲッタリングされやすい。第２半導体領域にゲッタリングされた重金属は、第２半導体領域の表面を被覆している絶縁膜に作用し、絶縁膜の耐圧を低下させてしまう（キャパシタの耐圧を低下させてしまう）。
特許文献１に、第１半導体領域内に第２半導体領域を形成するために、リン（Ｐ）と砒素（Ａｓ）をイオン注入する技術が開示されている。イオン注入するときのリンのドーズ量ｘと砒素のドーズ量ｙの関係が、ｙ＋０．５ｘ≧４×１０１５を満足するようにイオン注入する。イオン注入後に熱処理をすることによって、第１半導体領域の表面に臨む範囲に、主として砒素を高濃度に含んでいる半導体領域が形成される。砒素を高濃度に含んでいる半導体領域の下層側に、主としてリンを高濃度に含んでいる半導体領域が形成される。リンは重金属をゲッタリングしやすい。特許文献１の技術では、第１半導体領域の表面に臨む範囲において、リンが高濃度に含まれることを抑制できる。リンを高濃度に含んでいる半導体領域と絶縁膜が直接接触することを抑制できるため、絶縁膜の耐圧が低下することを抑制できる。
【０００３】
【特許文献１】特開２００２−２６２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術を利用すると、重金属をゲッタリングしやすいリンが、第１半導体領域の表面に臨む範囲に高濃度に含まれることを抑制することができる。そのため、重金属の作用によって絶縁膜の耐圧が低下することを抑制できると期待される。しかしながら、第１半導体領域の表面に臨む範囲では、主として砒素が含まれているものの、リンが完全に排除されたわけではない。また、砒素も重金属をゲッタリングする能力を有している。そのため、第１半導体領域の表面に臨む範囲（絶縁膜と接する範囲）に、重金属がゲッタリングされることを避けられない。すなわち、従来の技術では、重金属によって絶縁膜の耐圧が低下することを避けられない。又は、製造毎に絶縁膜の耐圧を安定させることができない。その結果、高い耐圧を有するキャパシタを安定して製造することができない。
本発明では、半導体基板に作りこむキャパシタにおいて、そのキャパシタの耐圧を決定する絶縁膜に被覆されているとともに不純物を高濃度に含んでいる半導体領域に、重金属がゲッタリングされにくい技術を提供する。ひいては、高い耐圧を有するとともに、耐圧のばらつきが抑制されたキャパシタを量産する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明のキャパシタは、不純物を低濃度に含んでいる第１半導体領域内に、そのキャパシタの耐圧を決定する絶縁膜に被覆されているとともに不純物を高濃度に含んでいる第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を備えている第３半導体領域を形成することを特徴とする。キャパシタに混入する重金属が、第３半導体領域に優先的にゲッタリングされるため、第２半導体領域に重金属がゲッタリングされることを抑制することができる。
【０００６】
本発明のキャパシタは、不純物を低濃度に含んでいる第１半導体領域と、その第１半導体領域の表面に臨む範囲に形成されているとともに不純物を高濃度に含んでいる第２半導体領域と、その第２半導体領域の表面の所定範囲を被覆している絶縁膜と、第２半導体領域に電気的に接続されている第１電極と、絶縁膜の表面に形成されているとともに絶縁膜を介して第２半導体領域に対向している第２電極と、第１半導体領域内に形成されているとともに第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有している第３半導体領域を備えている。
なお、ここでいう「第２半導体領域に含まれる不純物」とは、第２半導体領域に含まれることによって、第２半導体領域の導電性を高くする作用を有する不純物のことをいう。第２半導体領域の導電型がｎ型の場合、リンや砒素やアンチモン（Ｓｂ）等が挙げられる。第２半導体領域の導電型がｐ型の場合、ホウ素（Ｂ）やインジウム（Ｉｎ）等があげられる。
第３半導体領域に第２半導体領域とは異なる種類の不純物を含ませることによって、第３半導体領域のゲッタリング能力を第２半導体領域のゲッタリング能力よりも高くすることができる。第３半導体領域に含ませる不純物は、第３半導体領域に結晶欠陥を生じさせるものが好ましい。典型的な不純物として、炭素（Ｃ）や酸素（Ｏ）等が挙げられる。
【０００７】
上記のキャパシタによると、キャパシタの製造工程中、あるいは、そのキャパシタを備える複合半導体装置の製造工程中に半導体領域に混入する重金属が、第３半導体領域によって優先的にゲッタリングされる。不純物を高濃度に含んでいる第２半導体領域も重金属をゲッタリングする能力を有している。しかしながら、重金属は第３半導体領域によってより強くゲッタリングされるため、少なくとも、第２半導体領域にゲッタリングされる重金属の量が顕著に抑制される。その結果、第２半導体領域の表面を被覆している絶縁膜に重金属が混入することを抑制できる。絶縁膜への重金属の混入が抑制されるため、キャパシタの耐圧を高くするとともに、その耐圧がばらつくことを抑制できる。
【０００８】
本発明のキャパシタでは、第３半導体領域が、炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいる。
上記したように、第２半導体領域も重金属をゲッタリングする能力を有している。第２半導体領域に重金属がゲッタリングされることを抑制するためには、第３半導体領域のゲッタリング能力が、第２半導体領域のゲッタリング能力よりも大幅に高いことが好ましい。第３半導体領域が炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいると、第２半導体領域に含まれる不純物の種類や濃度に関係なく、第２半導体領域のゲッタリング能力よりも大幅に高いゲッタリング能力を有することができる。
【０００９】
本発明の技術は、基板と埋め込み絶縁膜と活性層が順に積層されているＳＯＩ基板の活性層内にキャパシタを製造するときに特に有用なものである。すなわち、本発明のキャパシタでは、基板と埋め込み絶縁膜と活性層が順に積層されているＳＯＩ基板の活性層内に、第１半導体領域と第２半導体領域と第３半導体領域が形成されていていることが好ましい。
ＳＯＩ基板の活性層内にキャパシタ構造を製造する場合、重金属が埋め込み絶縁膜を通過しにくいため、活性層に混入した重金属が活性層内に留まってしまう。ＳＯＩ基板の活性層内に第１半導体領域と第２半導体領域と第３半導体領域が形成されていれば、その活性層に混入した重金属を第３半導体領域内に優先的にゲッタリングさせることができる。
【００１０】
ＳＯＩ基板の活性層内にキャパシタを製造する場合、埋め込み絶縁膜に接する活性層の底面に臨む範囲に、第３半導体領域が形成されていることが好ましい。
ＳＯＩ基板の活性層内にキャパシタを製造する場合、活性層の表面に臨む範囲に第２半導体領域が形成される。そのために、第３半導体領域を活性層の表面に臨む範囲に形成すると、ＳＯＩ基板を活性層側から観察したときに、キャパシタを形成するためのスペースが大きくなってしまう。それに対して、第３半導体領域を活性層の底面に臨む範囲に形成すると、ＳＯＩ基板を活性層側から観察したときに、第２半導体領域と第３半導体領域の位置が重なるように形成することができる。キャパシタを形成するためのスペースを小さくすることができる。
【００１１】
本発明は新規な半導体構造が形成されているＳＯＩ基板をも提供する。そのＳＯＩ基板は、基板と埋め込み絶縁膜と活性層が順に積層されており、その活性層が活性層の表面から埋め込み絶縁膜に達する絶縁壁によって複数の区画に分割されている。そのＳＯＩ基板には、キャパシタが形成されている区画とキャパシタが形成されていない区画が混在している。キャパシタが形成されている区画は、活性層の表面に形成されている絶縁膜に接するとともに不純物を高濃度に含んでいる第２半導体領域と、その第２半導体領域を取り囲んでいるとともに不純物を低濃度に含んでいる第１半導体領域を備えている。キャパシタが形成されている区画では、第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有しているとともに炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいる第３半導体領域が第１半導体領域内に形成されている。キャパシタが形成されていない区画では、第３半導体領域が形成されていない。
【００１２】
上記のＳＯＩ基板を利用すると、高耐圧でばらつきの少ないキャパシタを備える複合半導体装置を製造することができる。第３半導体領域が形成されていない区画に、スイッチング素子や発光素子等を作り込むことができる。第３半導体領域は、重金属をゲッタリングする不純物によって結晶欠陥が形成されている。スイッチング素子や発光素子等を形成する区画に第３半導体領域が形成されていると、結晶欠陥がそれらの素子の動作に悪影響を及ぼすことがある。上記のＳＯＩ基板では、キャパシタが形成されている区画では第３半導体領域に重金属がゲッタリングされやすく、スイッチング素子や発光素子等が形成される区画ではゲッタリングのための結晶欠陥によって素子の特性が悪化することがない。なお、多くのスイッチング素子や発光素子は、重金属によって耐圧が低下する絶縁膜を利用しないために、第３半導体領域を形成しないことによる問題が顕在化することはない。
【００１３】
本発明はキャパシタの製造方法をも提供する。その製造方法は、第２半導体領域を形成する工程と、第３半導体領域を形成する工程と、絶縁膜を形成する工程と、第１電極を形成する工程と、第２電極を形成する工程を備えている。第２半導体領域を形成する工程では、不純物を低濃度に含んでいる第１半導体領域の表面から不純物を注入する。第１半導体領域の表面に臨む範囲に不純物を高濃度に含んでいる第２半導体領域が形成される。第３半導体領域を形成する工程では、第１半導体領域の裏面に臨む範囲に第３半導体領域を形成する。第１半導体領域の裏面に臨む範囲に、第２半導体領域のゲッタリング能力よりも高いゲッタリング能力を有するとともに炭素を１×１０１８ａｔｏｍｓ／ｃｍ３以上含んでいる第３半導体領域が形成される。なお、第２半導体領域を形成する工程と、第３半導体領域を形成する工程は、どちらか先でもよいし、同時でもよい。
絶縁膜を形成する工程では、第２半導体領域の表面の少なくとも一部分に絶縁膜を形成する。第１電極を形成する工程では、第２半導体領域に電気的に接続するように第１電極を形成する。第２電極を形成する工程では、絶縁膜の表面の少なくとも一部分に第２電極を形成する。なお、第１電極と形成する工程と、第２電極を形成する工程は、どちらが先でもよい。また、第１電極を形成した後に、絶縁膜を形成し、次いで第２電極を形成してもよい。
【００１４】
上記の製造方法によると、絶縁膜に重金属が混入することが抑制されたキャパシタを製造することができる。高い耐圧を有するとともに、その耐圧のばらつきが抑制されたキャパシタを量産することができる。
【発明の効果】
【００１５】
本発明によると、キャパシタの耐圧を決定する絶縁膜に被覆されているとともに不純物を高濃度に含んでいる半導体領域に、重金属がゲッタリングされにくいキャパシタを実現することができる。高い耐圧を有するとともに、その耐圧のばらつきが抑制されたキャパシタを実現することができる。
【発明を実施するための最良の形態】
【００１６】
実施例の主要な特徴を列記する。
（特徴１）  絶縁膜の表面に低抵抗のポリシリコン膜を形成し、そのポリシリコン膜を第２電極の一部とする。
（特徴２）  裏面に第３半導体領域が形成された半導体層と、表面に酸化膜が形成された半導体層を用意し、両者を貼り合わせることによってＳＯＩ基板を形成する。
【実施例】
【００１７】
図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、複合半導体装置１００の断面図を示す。図１では、ＳＯＩ基板２１の活性層１９にキャパシタ３１が形成されている部分のみを詳細に図示している。実際には、活性層１９に、キャパシタ３１に加えて、スイッチング素子や発光素子等が形成されている。図１では、スイッチング素子や発光素子等の図示は省略している。
基板１６と埋め込み絶縁膜１８と活性層１９が順に積層されて、ＳＯＩ基板２１が形成されている。基板１６の主材料はシリコンであり、ｐ型の不純物を含んでいる。基板１６の表面に埋め込み絶縁膜１８が形成されている。埋め込み絶縁膜１８の主材料は酸化シリコン（ＳｉＯ２）である。埋め込み絶縁膜１８の表面に、活性層１９が形成されている。活性層１９は、ｎ型の不純物を含む単結晶シリコンである。活性層１９は、絶縁壁１０によって複数の区画Ａ１、Ａ２、Ａ３に分割されている。絶縁壁１０は、活性層１９の表面から埋め込み絶縁膜１８に達している。区画Ａ２にはキャパシタ３１が形成されている。区画Ａ１とＡ３にはキャパシタ３１が形成されておらず、スイッチング素子や発光素子等が形成されている。
【００１８】
区画Ａ２の活性層１９内に、第１半導体領域１２と第２半導体領域８と第３半導体領域１４が形成されている。さらに区画Ａ２は、第１半導体領域１２と第２半導体領域８と第３半導体領域１４の他に、絶縁膜２２とポリシリコン膜２０と第１電極２８と第２電極２４を備えている。キャパシタ３１は、第１電極２８と第２半導体領域８と絶縁膜２２とポリシリコン膜２０と第２電極２４によって形成されている。第１半導体領域１２の主材料は単結晶シリコンであり、ｎ型の不純物を低濃度に含んでいる。第１半導体領域１２の不純物濃度は５×１０１４〜５×１０１５ａｔｏｍｓ／ｃｍ３であることが好ましく、本実施例ではおよそ１×１０１５ａｔｏｍｓ／ｃｍ３に調整されている。第２半導体領域８の主材料も単結晶シリコンであり、リン（ｎ型の不純物）を高濃度に含んでいる。第２半導体領域８の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましく、本実施例ではおよそ１×１０１９ａｔｏｍｓ／ｃｍ３に調整されている。第２半導体領域８は、第１半導体領域１２の表面に臨む範囲に形成されている。後述するが、第２半導体領域８は、活性層１９の表面に不純物を注入して形成される。そのため、第１半導体領域１２は、第２半導体領域８を取り囲んでいる。絶縁膜２２の主材料は酸化シリコンである。絶縁膜２２は、第２半導体領域８の表面の一部分を被覆している。換言すると、第２半導体領域８が絶縁膜２２に接している。第１電極２８の主材料はアルミニウムであり、第２半導体領域８に電気的に接続している。第２電極２４の主材料はアルミニウムであり、低抵抗のポリシリコン膜２０を介して絶縁膜２２の表面に形成されている。すなわち、第２電極２４は、ポリシリコン膜２０と絶縁膜２２を介して第２半導体領域８に対向している。なお、ポリシリコン膜２０は、リンが高濃度に導入されているために低抵抗に維持されている。ポリシリコン膜２０は、第２電極２４の一部を構成しているということができる。
【００１９】
第３半導体領域１４の主材料は単結晶シリコンであり、不純物として炭素を含んでいる。第３半導体領域１４に含まれている炭素濃度はおよそ１×１０１８ａｔｏｍｓ／ｃｍ３である。後述するが、第３半導体領域１４は、活性層１９の裏面に炭素を導入して形成される。第２半導体領域８と第３半導体領域１４が形成された活性層１９の残部が、第１半導体領域１２である。そのため、第３半導体領域１４は、第１半導体領域１２内に形成されているということもできる。なお、キャパシタ３１では、活性層１９の裏面（底面）に臨む範囲に、第３半導体領域１４が形成されている。第３半導体領域１４のゲッタリング能力は、第２半導体領域８のゲッタリング能力よりも高い。また、第３半導体領域１４の不純物として酸素を含んでいてもよい。第３半導体領域１４が酸素を含んでいても、第３半導体領域１４のゲッタリング能力を、第２半導体領域のゲッタリング能力よりも高くすることができる。
【００２０】
区画Ａ２の第１半導体領域１２と第２半導体領域８の表面に、フィールド絶縁膜（ＬＯＣＯＳ酸化膜）６が分散して形成されている。上記した絶縁膜２２は、フィールド絶縁膜６、６間に形成されている。また、フィールド絶縁膜６は、第１電極２８が第２半導体領域８に接続する範囲には形成されていない。
フィールド絶縁膜６とポリシリコン膜２０と第２半導体領域８と絶縁壁１０の表面に、層間絶縁膜４が形成されている。第１電極２８は、層間絶縁膜４を貫通して第２半導体領域８に接続している。第２電極２４は、層間絶縁膜４を貫通してポリシリコン膜２０に接続している。層間絶縁膜４によって、第１電極２８と第２電極２４が短絡することが防止されている。層間絶縁膜４と第１電極２８と第２電極２４の表面に、保護膜２が形成されている。
【００２１】
上記したように、第２半導体領域８は不純物としてリンを含んでおり、第３半導体領域１４は不純物として炭素を含んでいる。炭素はリンよりも重金属をゲッタリングしやすい。そのため、キャパシタ３１に混入した重金属は、第３半導体領域１４によって優先的にゲッタリングされ、第２半導体領域８に混入する重金属の量が抑制される。その結果、第２半導体領域８の表面に形成されている絶縁膜２２に重金属が混入することが抑制される。後述するが、絶縁膜２２は、第２半導体領域８の表層を酸化させて形成する。そのため、第２半導体領域８に混入する重金属の量を抑制することにより、結果として絶縁膜２２に混入する重金属の量を抑制することができる。絶縁膜２２に混入する重金属の量を抑制することによって、キャパシタ３１の耐圧がばらつくことを抑制し、高い耐圧を実現することができる。
なお、本実施例は、第２半導体領域８に含まれる不純物（リン）の濃度と、第３半導体領域１４に含まれる不純物（炭素）の濃度の一例を示すものであり、各々の半導体領域８、１４に含まれる不純物の種類と濃度は適宜変更することができる。ここで重要なことは、第３半導体領域１４に含まれる不純物として、第２半導体領域８に含まれる不純物よりも重金属をゲッタリングしやすい不純物を選択することである。
【００２２】
(キャパシタ３１の製造方法)
図２から図８を参照し、キャパシタ３１の製造方法を説明する。まず、図２に示すように、ｎ型の不純物を低濃度に含んでいる半導体層１９の裏面（図２の上部）の所定部分に炭素を導入し、第３半導体領域１４を形成する。炭素の導入は、イオン注入や熱拡散や塗布等の方法を採用することができる。
次に、図３に示すように、表面に絶縁膜（酸化膜）１８が形成された基板１６を用意する。次に、半導体層１９の裏面と基板１８の表面が接するように貼り合わせる。この段階で、基板１６と埋め込み絶縁膜１８と活性層（半導体層）１９が順に積層しているＳＯＩ基板２１が完成する。この段階で、活性層１９の底面に臨む範囲に、第３半導体領域１４が形成される。なお、厚い基板（図示省略）と厚い半導体層（図示省略）を用意し、基板の表面と半導体層の裏面を貼り合わせた後に、基板及び／又は半導体層を所望する厚さまで研磨してもよい。厚い基板の研磨された残部が基板１６となる。厚い半導体層の研磨された残部が活性層１９となる。
次に、図４に示すように、活性層１９の表面に開口を有するマスク層（図示省略）を形成し、活性層１９の表面からそのマスク層に向けてリンをイオン注入する。その後、活性層１９の表面の全域にマスク層（図示省略）を形成し、熱処理を行う。熱処理することによって、活性層１９に注入されたリンを活性化させる。この段階で、活性層１９の表面に臨む範囲に、ｎ型の不純物を高濃度に含んでいる第２半導体領域８が形成される。なお、ＳＯＩ基板２１を活性層１９の表面から観察したときに、第２半導体領域８と第３半導体領域１４の位置が重なるように、第２半導体領域８を形成する。なお、図中の範囲Ａ４、範囲ａ、範囲ｂ及び範囲ｃについては後述する。
次に、図５に示すように、ＬＯＣＯＳ（Local Oxidation of Silicon）法を利用して、活性層１９の表面と、第２半導体領域８の表面の所定部分にフィールド絶縁膜（酸化膜）６を形成する。フィールド絶縁膜６は、第２半導体領域８の表面が２箇所露出するように、分散して形成する。
【００２３】
次に、図６に示すように、フィールド酸化膜６と第２半導体領域８の表面に開口を有するマスク層（図示省略）を形成し、ドライエッチング法を用いて、フィールド絶縁膜６の表面から埋め込み絶縁膜に達するトレンチ３０を形成する。トレンチ３０は、キャパシタ３１が形成される領域（図１を参照）にのみ第３半導体領域１４が形成され、キャパシタが形成されない領域には第３半導体領域１４が形成されないように形成する。すなわち、区画Ａ２にのみ第３半導体領域１４が配置され、区画Ａ１とＡ３には第３半導体領域１４が配置されないようにする。なお、トレンチ３０は、第３半導体領域１４を一巡している。この段階で、区画Ａ２の活性層１９が第１半導体領域１２になる。
上記したように、区画Ａ２において、第２半導体領域８と第３半導体領域１４が形成された活性層１９の残部が、第１半導体領域１２である。すなわち、本製造方法では、第１半導体領域１２の表面に臨む範囲に第２半導体領域８を形成し、第１半導体領域１２の裏面に臨む範囲に第３半導体領域１４を形成したということもできる。
【００２４】
次に、図７に示すように、トレンチ３０の側壁を熱酸化して酸化膜(図示省略)を形成する。その後、トレンチ３０内に、ＣＶＤ（Chemical Vapor Deposition）法を利用してポリシリコンを充填する。この段階で絶縁壁１０が完成する。なお、トレンチ３内に充填する絶縁物はポリシリコンでなくてもよい。絶縁壁１０によって、区画Ａ２と、区画Ａ１とＡ３を電気的に絶縁できる材料であればよい。
次に、熱酸化法によって、露出している第２半導体領域８の表面に絶縁膜を形成し、第１電極２８（図１を参照）が形成される部分の絶縁膜（図示省略）をエッチングして除去する。エッチングされた絶縁膜の残部が、絶縁膜２２となる。上記したように、第３半導体領域１４が重金属を優先的にゲッタリングするため、第２半導体領域８は重金属の混入が抑制されている。そのため、絶縁膜２２にも重金属の混入が抑制される。
【００２５】
次に、図８に示すように、ＣＶＤ法を利用して、絶縁膜２２の表面にポリシリコン膜２０を形成する。その後、熱拡散法やイオン注入法を利用してポリシリコン膜２２にリンを導入し、低抵抗のポリシリコン膜２０を完成させる。ポリシリコン膜２２を形成する工程では、第２電極２４と接続する部分（図１を参照）以外にも余剰のポリシリコンが形成される。余剰のポリシリコンは、エッチングして除去する。その後、フィールド絶縁膜６と絶縁壁１０とポリシリコン膜２０と第２半導体領域８の表面に層間絶縁膜４を形成する。
次に、層間絶縁膜４の所定部分に開口を形成し、第２半導体領域８の一部とポリシリコン膜２０の一部を露出させる。その後、露出した第２半導体領域８の表面に第１電極２８を形成し、露出したポリシリコン膜２０の表面に第２電極２４を形成する。次いで、層間絶縁膜４と第１電極２８と第２電極２４の表面に保護膜２を形成することによって、図１に示すキャパシタ１００が完成する。
【００２６】
（実験例１：重金属のゲッタリング能力試験）
図４に示すＳＯＩ基板２１（実験例１）が完成した後、その表面に重金属としてニッケル（Ｎｉ）を５．０×１０１２ａｔｏｍｓ／ｃｍ２供給した。その後、そのＳＯＩ基板２１を１０００℃で１時間加熱し、活性層１９中にニッケルを拡散させた。ＳＯＩ基板２１を冷却した後に、範囲Ａ４の活性層１９を表面層ａと中間層ｂ及び裏面層ｃの範囲に３分割した。各々の層ａ、ｂ、ｃに含まれているニッケルの濃度を測定した。なお、表面層ａは、主に第２半導体領域８を含んでいる。中間層ｂは、第２半導体領域８と活性層（後の第１半導体領域１２）１９を含んでいる。裏面層ｃは、活性層１９と第３半導体領域を含んでいる。各々の層ａ、ｂ、ｃに含まれているニッケルの濃度は、ＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometer：誘導結合プラズマ質量分析装置）を用いて測定した。結果を図９に示す。また、第３半導体領域１４の位置に、炭素に代えて第２半導体領域８と同じ濃度のリンを導入したＳＯＩ基板２１（比較例１）を用意し、上記の条件と同様にして活性層１９中にニッケルを拡散させた。結果を図１０に示す。
図９と図１０は、範囲Ａ４の活性層１９内の層ａ，ｂ，ｃ位置と、ニッケル（重金属）の濃度の関係を示している。グラフの横軸は活性層１９内の位置を示しており、縦軸は重金属の濃度（単位：ａｔｏｍｓ／ｃｍ２）を示している。
【００２７】
図９から明らかなように、実験例１のＳＯＩ基板２１では、ニッケルが表面層ａよりも底面層ｃの方に多く含まれている。この結果は、第２半導体領域８よりも、第３半導体領域１４の方が重金属のゲッタリング能力が高いことを示している。すなわち、高濃度のリン（ｎ型不純物）よりも、炭素の方が重金属のゲッタリング能力が高いことを示している。
また、図１０から明らかなように、比較例１のＳＯＩ基板では、ニッケルが表面層ａと底面層ｃにほぼ同程度に含まれている。この結果は、第２半導体領域と第３半導体領域１４において、重金属のゲッタリング能力がほぼ等しいことを示している。すなわち、不純物の種類と濃度が同じであれば、重金属のゲッタリング能力は、活性層１９の位置に依存しないことを示している。
図９、１０の結果より、実験例１のＳＯＩ基板２１では、第３半導体領域１４がニッケルを優先的にゲッタリングできることが確認された。すなわち、活性層１９内に炭素が導入されている領域（第３半導体領域１４）を形成することによって、第２半導体領域８に含まれる重金属の量を抑制することができることが確認された。なお、実験結果は省略するが、第３半導体領域１４に、第２半導体領域８と同じ濃度のリンを導入し、さらに炭素を導入しても、図９に示す結果と同じ結果が得られている。
第１実施例のキャパシタ３１（図１を参照）は、実験例１のＳＯＩ基板２１を利用して製造される。そのため、第２半導体領域８に含まれる重金属の量が抑制されている。すなわち、絶縁膜２２に含まれる重金属の量が抑制されている。
それに対して、比較例１のＳＯＩ基板２１を利用してキャパシタ３１を製造しても、絶縁膜２２に含まれる重金属の量を抑制することはできない。
【００２８】
（実験例２：キャパシタ３１の耐圧試験）
第１実施例のキャパシタ３１を２００個製造し、各々のキャパシタ３１の耐圧を測定した。本実験では、第１電極２８と第２電極２４の間に電圧を増加させながら印加し、絶縁膜２２が破壊したときの電圧を破壊電圧とした。図１１に結果を示す。また、第３半導体領域１４の位置に、炭素に代えて第２半導体領域８と同じ濃度のリンを導入したキャパシタ３１（比較例２）を２００個製造し、各々のキャパシタ３１の耐圧を測定した。結果を図１２に示す。
図１１と図１２は、キャパシタ３１の破壊電圧と頻度の関係を示している。グラフの横軸はキャパシタ３１の破壊電圧（単位：ＭＶ／ｃｍ）を示しており、縦軸は頻度（％）を示している。
【００２９】
図１１から明らかなように、第１実施例のキャパシタ３１は、耐圧のばらつきが小さく、高い耐圧を示している。それに対して、比較例２のキャパシタ３１は、耐圧のばらつきが大きく、低い耐圧を示している。
実験例１で説明したように、第１実施例のキャパシタ３１では、絶縁膜２２に含まれる重金属の量（濃度）が抑制されている。そのため、重金属が絶縁膜２２に作用し、絶縁膜２２の耐圧を低下させることが抑制されている。
それに対して、比較例２のキャパシタ３１は、絶縁膜２２中に重金属が多く含まれている。重金属が絶縁膜２２に作用し、絶縁膜２２の耐圧を低下させている。
本実施例のキャパシタ３１が、高い耐圧であるとともに、その耐圧のばらつきが少ないことが確認された。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では、第３半導体領域が、埋め込み絶縁膜に接する活性層の底面に形成されている。第３半導体領域が形成される位置は、上記位置に限定されるものではない。第３半導体領域は、区画Ａ２内であり、第２電極と第２半導体領域の間に介在する絶縁膜から分離された位置に形成されていればよい。
上記実施例では、第３半導体領域が、不純物として炭素をおよそ１×１０１８ａｔｏｍｓ／ｃｍ３含んでいる。しかしながら、第２半導体領域に含まれる不純物の濃度に応じて炭素濃度を適宜変更することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３１】
【図１】第１実施例のキャパシタの断面図を示す。
【図２】第１実施例のキャパシタの製造過程を示す。
【図３】第１実施例のキャパシタの製造過程を示す。
【図４】第１実施例のキャパシタの製造過程を示す。
【図５】第１実施例のキャパシタの製造過程を示す。
【図６】第１実施例のキャパシタの製造過程を示す。
【図７】第１実施例のキャパシタの製造過程を示す。
【図８】第１実施例のキャパシタの製造過程を示す。
【図９】実験例１のＳＯＩ基板の重金属のゲッタリング能力試験の結果を示す。
【図１０】比較例１のＳＯＩ基板の重金属のゲッタリング能力試験の結果を示す。
【図１１】第１実施例のキャパシタの耐圧試験の結果を示す。
【図１２】比較例２のキャパシタの耐圧試験の結果を示す。
【符号の説明】
【００３２】
８：第２半導体領域
１０：絶縁壁
１２：第１半導体領域
１４：第３半導体領域
１６：基板
１８：埋め込み絶縁膜
１９：活性層
２１：ＳＯＩ基板
２２：絶縁膜
２４：第１電極
２８：第２電極
３１：キャパシタ
１００：複合半導体装置
【図１】
0005341324.tif 000002
【図２】
0005341324.tif 000003
【図３】
0005341324.tif 000004
【図４】
0005341324.tif 000005
【図５】
0005341324.tif 000006
【図６】
0005341324.tif 000007
【図７】
0005341324.tif 000008
【図８】
0005341324.tif 000009
【図９】
0005341324.tif 000010
【図１０】
0005341324.tif 000011
【図１１】
0005341324.tif 000012
【図１２】
0005341324.tif 000013