(57)【特許請求の範囲】
【請求項１】
チャネル層を含む窒化物半導体層と、
該窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたガリウム酸化亜鉛層を含むショットキ電極と、
前記チャネル層に接続して設けられたオーミック電極と、を具備し、
前記ショットキ電極と接する前記窒化物半導体層はＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことを特徴とする電界効果トランジスタ。
【請求項２】
前記ショットキ電極は、ガリウム酸化亜鉛層上にバリア層を介してＡｕ電極層を有することを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記バリア層はニッケルであることを特徴とする請求項２記載の電界効果トランジスタ。
【請求項４】
前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかであることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項５】
チャネル層を含む窒化物半導体層に接するガリウム酸化亜鉛層を含むショットキ電極を形成する工程と、
前記チャネル層に接続するオーミック電極を形成する工程と、
前記ガリウム酸化亜鉛層を形成した後に不活性ガス雰囲気中で熱処理する工程と、を具備し、
前記窒化物半導体層は前記ショットキ電極と接するＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項６】
前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層上にバリア層を介してＡｕ電極層を形成する工程を含むことを特徴とする請求項５記載の電界効果トランジスタの製造方法。
【請求項７】
前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかであることを特徴とする請求項５記載の電界効果トランジスタの製造方法。
【請求項８】
前記ショットキ電極を形成する工程は、
前記ガリウム酸化亜鉛層を前記窒化物半導体層上に形成する工程と、
前記熱処理する工程の後に、ショットキ電極を形成すべき領域以外の前記ガリウム酸化亜鉛層を除去する工程と、を含むことを特徴とする請求項５記載の電界効果トランジスタの製造方法。
【請求項９】
前記ショットキ電極を形成する工程は、真空蒸着法およびスパッタリング法のいずれかを用い前記ガリウム酸化亜鉛層を含む層を形成する工程を含むことを特徴とする請求項５記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタおよびその製造方法に関し、特に、窒化物半導体層とＧＺＯ層とのショットキ接合を有する電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
窒化物を含む化合物半導体（窒化物半導体）としては、窒化ガリウム（ＧａＮ）を含む半導体装置（ＧａＮ半導体装置）が知られている。ＧａＮ半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ（電界効果トランジスタ）の開発が進められている。
【０００３】
ＦＥＴのゲート電極やショットキダイオードのアノード電極には、ショットキ接合を有する電極（ショットキ電極）が用いられる。ショットキ電極においてはリーク電流が小さいことが求められる。リーク電流を低減するためにはショットキバリア高さを大きくすることが好ましい。このため、窒化物半導体とのショットキ電極には下から順にＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）、Ｎｉ（ニッケル）／ＡｕまたはＰｔ／Ａｕ等の仕事関数の大きい金属を窒化物半導体層に接触させる電極が用いられている。例えば特許文献１には、Ｎｉ／Ａｕをショットキ電極とする技術が開示されている。なお、窒化物半導体としては、例えば、ＧａＮ、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮとＡｌＮとの混晶であるＡｌＧａＮ、ＧａＮとＩｎＮとの混晶であるＩｎＧａＮ、ＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等がある。
【特許文献１】特開２００６−３３９４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の窒化物半導体のショットキ接合においては、仕事関数の大きな金属をショットキ電極に用いても、ショットキバリア高さはほとんど変わらない。これは、窒化物半導体の表面のピンニング準位の影響と考えられる。このため、リーク電流の低減が難しい。さらに、窒化物半導体とショットキ電極との界面に不純物が残存し、逆バイアス印加時にリーク電流が大きくなる。そこで、本発明は、ショットキ接合のリーク電流を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明は、チャネル層を含む窒化物半導体層と、
該窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたガリウム酸化亜鉛層を含むショットキ電極と、前記チャネル層に接続して設けられたオーミック電極と、を具備し、前記ショットキ電極と接する前記窒化物半導体層はＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことを特徴とする電界効果トランジスタ構成としている。この構成によれば、ショットキ接合における逆方向電流のリーク電流を抑制し、順方向電流の理想係数を１に近づけることができる。
【０００７】
上記構成において、前記ショットキ電極は、ガリウム酸化亜鉛層上にバリア層を介してＡｕ電極層を有する構成とすることができる。この構成によれば、ショットキ電極を低抵抗化することができる。
【０００８】
上記構成において、前記バリア層はニッケルである構成とすることができる。また、上記構成において、前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかである構成とすることができる。
【０００９】
本発明は、チャネル層を含む窒化物半導体層に接するガリウム酸化亜鉛層を含むショットキ電極を形成する工程と、前記チャネル層に接続するオーミック電極を形成する工程と、前記ガリウム酸化亜鉛層を形成した後に不活性ガス雰囲気中で熱処理する工程と、を具備し、前記窒化物半導体層は前記ショットキ電極と接するＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことを特徴とする電界効果トランジスタの製造方法である。本発明によれば、ショットキ接合における逆方向電流のリーク電流を抑制し、順方向電流の理想係数を１に近づけることが可能な電界効果トランジスタの製造方法を提供することができる。
【００１１】
上記構成において、前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層上にバリア層を介してＡｕ電極層を形成する工程を含む構成とすることができる。この構成によれば、電極を低抵抗化することができる。
【００１２】
上記構成において、前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかである構成とすることができる。
【００１３】
上記構成において、前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層を前記窒化物半導体層上に形成する工程と、前記熱処理する工程の後に、ショットキ電極を形成すべき領域以外の前記ガリウム酸化亜鉛層を除去する工程と、を含む構成とすることができる。この構成によれば、ショットキ電極とオーミック電極との間の窒化物半導体層内の欠陥層の発生を抑制することができる。よって、よりリーク電流を抑制することができる。
【００１４】
上記構成において、前記ショットキ電極を形成する工程は、真空蒸着法およびスパッタリング法のいずれかを用い前記ガリウム酸化亜鉛層を含む層を形成する工程を含む構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、窒化物半導体層とガリウム酸化亜鉛層とのショットキ接合を形成することにより、ショットキ接合の逆方向電流のリーク電流を抑制し、順方向電流の理想係数を１に近づけることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例を図面を参照に説明する。
【実施例１】
【００１７】
図１は作製したＦＥＴの製造工程を示す断面図である。図１（ａ）を参照に、サファイア基板１０上に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い、窒化物半導体層として、膜厚が２μｍのアンドープＧａＮ電子走行層１２、その上に膜厚が２５ｎｍのアンドープのＡｌ０．２５Ｇａ０．７５Ｎ電子供給層１４を形成した。図１（ｂ）を参照に、素子分離領域をエッチングした（不図示）。電子走行層１２内の２次元電子ガス（チャネル層）に電気的に接続する一対のオーミック電極としてＴｉ／Ａｌのソース電極１６およびドレイン電極１８を蒸着法およびリフトオフ法を用い形成した。図１（ｃ）を参照に、膜厚が約５０ｎｍのＧＺＯ（ガリウム酸化亜鉛）層２２を電子供給層１４上に真空蒸着法およびリフトオフ法を用い形成した。真空蒸着に用いた蒸着材料は、ＺｎＯ（酸化亜鉛）：Ｇａ２Ｏ３（酸化ガリウム）が９４．５：５．５重量％であり、ＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）を用い蒸着を行った。ＧＺＯ層２２上に膜厚が約８０ｎｍのＮｉからなるバリア層２３、バリア層２３上に膜厚が約１００ｎｍのＡｕ電極層２４を真空蒸着法およびリフトオフ法を用い形成した。
【００１８】
これにより、ＧＺＯ層２２、バリア層２３およびＡｕ電極層２４からなるゲート電極２０が形成される。図１（ｄ）を参照に、窒素雰囲気中で熱処理温度が３５０℃、熱処理時間が３０分のアニール（熱処理）を行った。
【００１９】
比較例として、ゲート電極２０にＧＺＯ層２２を有さず、Ｎｉ／Ａｕが電子供給層１４上に直接形成されたサンプルを作成した。実施例１と比較例とは、図１（ｃ）において、ゲート電極２０を形成する前に分割した。比較例は、ＧＺＯ層２２は形成せず、バリア層２３およびＡｕを形成した。実施例1は、前述のように、ＧＺＯ層２２、バリア層２３およびＡｕ電極層２４を形成した。その後、実施例１と比較例とは同じ工程を行った。
【００２０】
図２（ａ）は、比較例において３５０℃で３０分の熱処理後のゲート順方向特性、図２（ｂ）はゲート逆方向特性を示す図である。電流はゲート電極単位面積あたりの電流を示している。図３（ａ）および図３（ｂ）は、実施例１の熱処理前のゲート順方向および逆方向特性を示す図である。図４（ａ）および図４（ｂ）は、実施例１において３５０℃で３０分の熱処理後のゲート順方向および逆方向特性を示す図である。ここで、各図で複数の曲線はウエハ内の数点のＦＥＴの各特性を示している。
【００２１】
図２（ａ）、図３（ａ）および図４（ａ）の比較より、比較例の熱処理後の順方向電流は、実施例１の熱処理前の順方向特性と同程度である。これらでは、順方向電流が低電圧から流れ始めている。一方、実施例１の熱処理後では、低電圧での電流が数桁減少しており、順方向電流は電圧が０．５Ｖ以上で流れ始めている。これは、実施例１の熱処理後では、比較例の熱処理後および実施例１の熱処理前よりショットキバリアが高くなったためと考えられる。また、実施例１の熱処理後では、順方向電流の傾きが大きくなっており、ショットキ接合の理想係数が１に近づいている。
【００２２】
図２（ｂ）、図３（ｂ）、図４（ｂ）の結果より、実施例１の熱処理前の逆方向電流は、比較例に対し２桁ほど小さい。実施例１の熱処理後は熱処理前に比べ、さらに４桁以上逆方向電流が減少している。なお、電流が１０−７Ａ／ｃｍ２程度以下のデータは測定限界以下のため正しく測定されていない。このように、実施例１は、熱処理によりリーク電流が大幅に減少している。これも、熱処理によりショットキバリアが高くなったためと考えられる。
【００２３】
実施例１の熱処理前の逆方向電流（図３（ｂ）参照）は、比較例の熱処理後（図２（ｂ）参照）に比べ、逆方向電流が小さい。しかしながら、ＦＥＴの実用レベルとして不十分である。また、実施例１の熱処理前の順方向電流（図３（ａ）参照）は、熱処理後の比較例（図２（ａ）参照）に比べ、同程度である。以上より、実施例１においても熱処理を行わない場合は、十分なゲート電流−電圧特性は得られない。一方、図４（ａ）および図４（ｂ）のように、実施例１において熱処理することにより、ゲート順方向および逆方向電流のリーク電流を抑制し、理想に近いゲート電流−電圧特性を得ることができる。
【００２４】
以上のように、ショットキ電極の半導体層と接する金属をＧＺＯとし、熱処理することで、ショットキ特性が大きく改善した。この理由は明確ではないが、例えば以下のように考えられる。
【００２５】
図５を参照に、ＡｌＧａＮ電子供給層１４表面には欠陥層３０が形成されている。逆方向電流は図５中矢印のようにソース電極１６から２次元電子ガス（２ＤＥＧ）１３を介しゲート電極２０に流れる。図６（ａ）および図６（ｂ）は逆方向電圧を印加したときのゲート電極２０下のエネルギーバンド図である。理想的には図６（ａ）のようにゲート電極２０と電子走行層１２との間には、電子供給層１４がバリアとなり、リーク電流は小さいはずである。しかしながら、電子供給層１４の表面に欠陥層が形成されると、図６（ｂ）のように、電子供給層１４の表面に準位３４が形成される。このため、バンドが曲がりバリアの幅が小さくなってしまう。このため、電子がトンネリングしてしまいリーク電流が大きくなる。
【００２６】
欠陥層３０が形成される原因としては、電子供給層１４の表面近傍が酸化し酸化層となることが考えられる。実施例１によれば、ＧＺＯ層２２が電子供給層１４の表面に形成された酸化層をゲッタリングすることにより、欠陥層中の酸素による欠陥が消滅したと考えられる。または、欠陥層３０が形成される原因として、電子供給層１４の表面近傍の窒素が抜けてしまうことが考えられる。実施例１によれば、ＧＺＯ層２２が電子供給層１４の表面からの窒素抜けを抑制することにより、欠陥層が形成されないことが考えられる。このように、欠陥層３０は酸化層に起因する、窒素抜けに起因する、または両者に起因するものと考えられる。
【００２７】
いずれにしても、図５において、ゲート電極２０の電子供給層１４に接する膜をＧＺＯ層２２とし熱処理する。これにより、図６（ｂ）のような欠陥による準位３４は消失し、図６（ａ）のように、理想的なショットキ接合を得ることができる。よって、順方向電流および逆方向電流のリーク電流が減少したものと考えられる。
【実施例２】
【００２８】
実施例２はゲート電極２０の形成方法が異なる例である。図７（ａ）から図７（ｄ）は実施例２に係るＦＥＴの製造工程を示す断面図である。図７（ａ）を参照に、ＧＺＯ層２２をＡｌＧａＮ電子供給層１４上の全面に形成する。
【００２９】
図７（ｂ）を参照に、ＧＺＯ層２２の一部を除去し電子供給層１４を露出させる。露出した電子供給層１４上にソース電極１６およびドレイン電極１８を形成する。図７（ｃ）を参照に、ＧＺＯ層２２上にバリア層２３としてＮｉを８０ｎｍ、Ａｕ電極層２４を１００ｎｍ形成する。窒素雰囲気中で熱処理を行う。ＧＺＯ層２２により電子供給層１４表面の欠陥層の発生が抑制される。図７（ｄ）を参照に、ゲート電極となるべき領域以外のＧＺＯ層２２を除去する。以上によりゲート電極２０が形成され、実施例２に係るＦＥＴが完成する。
【００３０】
実施例２においては、ソース電極１６とドレイン電極１８との間（つまりショットキ電極とオーミック電極の間）の電子供給層１４の欠陥層の発生も抑制することができる。
【００３１】
実施例１および実施例２は電子供給層１４としてＡｌＧａＮを用いた場合の例であったが、窒化物半導体層の表面は酸化しやすく、窒素が離脱しやすい。よって、ショットキ電極２０として、窒化物半導体層に接してＧＺＯ層２２を設けることにより、ショットキ特性を改善することができる。
【００３２】
特に、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮやＧａＮはショットキ接合によく用いられる半導体層である。よって、窒化物半導体層は、ＧＺＯ層２２と接するＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことが好ましい。これらの窒化物半導体層においても、ＧＺＯ層２２を形成することにより、ショットキ特性を改善することができる。ＡｌＧａＮは特に表面が酸化し易いため、ＡｌＧａＮ上にショットキ電極を形成する場合は、ＧＺＯ層２２を設けることが特に好ましい。
【００３３】
ショットキ電極は、ＧＺＯ層２２のみであってもよいが、接触抵抗を低減するために、ＧＺＯ層２２上にバリア層２３を介しＡｕ電極層２４を設けることが好ましい。なお、バリア層２３はＮｉに限られず、ＧＺＯ層２２とＡｕ電極層２４とのバリアとして機能する材料であればよい。
【００３４】
ＧＺＯ層２２は、真空蒸着法以外にもスパッタリング法、ＭＯＶＰＥ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖｅｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ法、ＣＶＤ法、ＰＸＤ（パルス励起堆積法）により形成することができる。
【００３５】
また、窒化物半導体層の表面を酸化させないためには、熱処理を行う工程は、酸素を含まない不活性ガス雰囲気中で行うことが好ましい。不活性ガスとしては、Ｎ２（窒素）、Ｎｅ（ネオン）、Ｈｅ（ヘリウム）、Ａｒ（アルゴン）等を用いることができる。さらに、熱処理中の窒素の離脱を抑制するためには、不活性ガスは、窒素ガスであることがこのましい。さらに、良好なショットキ特性を得るためには、熱処理温度は２５０℃〜５５０℃で行うことが好ましい。
【００３６】
ソース電極およびドレイン電極（一対のオーミック電極）が窒化物半導体層上に形成された横型ＦＥＴ以外にも、ソース電極が窒化物半導体層上、ドレイン電極が窒化物半導体層の下に形成された縦型ＦＥＴに本発明のショットキ電極を用いることができる。また、ＦＥＴ以外にもショットキダイオード等、ショットキ接合を用いる半導体装置に本発明のショットキ電極を用いることができる。
【００３７】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３８】
【図１】図１（ａ）から図１（ｄ）は実施例１において作製したサンプルの製造工程を示す断面図である。
【図２】図２（ａ）および図２（ｂ）は比較例の熱処理後のゲートＩ−Ｖ特性を示す図である。
【図３】図３（ａ）および図３（ｂ）は実施例１の熱処理前のゲートＩ−Ｖ特性を示す図である。
【図４】図４（ａ）および図４（ｂ）は実施例１の熱処理後のゲートＩ−Ｖ特性を示す図である。
【図５】図５はリーク電流の推定される原因を示す図である。
【図６】図６（ａ）および図６（ｂ）はゲート電極下のエネルギーバンド図である。
【図７】図７（ａ）から図７（ｄ）は実施例２に係るＦＥＴの製造工程を示す断面図である。
【符号の説明】
【００３９】
１０              基板
１２              電子走行層
１４              電子供給層
１６              ソース電極
１８              ドレイン電極
２０              ゲート電極
２２              ＧＺＯ層
２３              バリア層
２４              Ａｕ電極層
３０              酸化層
３２              ゲッタリング層
【図１】
0005202897.tif 000002
【図２】
0005202897.tif 000003
【図３】
0005202897.tif 000004
【図４】
0005202897.tif 000005
【図５】
0005202897.tif 000006
【図６】
0005202897.tif 000007
【図７】
0005202897.tif 000008