(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む、第１の結晶質半導体膜を形成し、
前記第１の結晶質半導体膜をエッチングして、島状の第２の結晶質半導体膜を形成し、
前記第２の結晶質半導体膜上に、希ガスを含む酸化膜を形成し、
０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記酸化膜上に希ガスを含むアモルファスシリコン膜を形成し、
前記第２の結晶質半導体膜、前記酸化膜及び前記アモルファスシリコン膜を加熱することにより、前記第２の結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む、第１の結晶質半導体膜を形成し、
前記第１の結晶質半導体膜をエッチングして、島状の第２の結晶質半導体膜を形成し、
０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記第２の結晶質半導体膜上に、希ガスを含む酸化膜を形成し、
前記酸化膜上に前記プラズマ処理装置を用いて希ガスを含むアモルファスシリコン膜を形成し、
前記第２の結晶質半導体膜、前記酸化膜及び前記アモルファスシリコン膜を加熱することにより、前記第２の結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、
前記結晶質半導体膜上に、希ガスを含む酸化膜を形成し、
０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記酸化膜上に希ガスを含むアモルファスシリコン膜を形成し、
前記結晶質半導体膜、前記酸化膜及び前記アモルファスシリコン膜を加熱することにより、前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、
０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記結晶質半導体膜上に、希ガスを含む酸化膜を形成し、
前記酸化膜上に前記プラズマ処理装置を用いて希ガスを含むアモルファスシリコン膜を形成し、
前記結晶質半導体膜、前記酸化膜及び前記アモルファスシリコン膜を加熱することにより、前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする半導体装置の作製方法。
【請求項５】
請求項２又は請求項４において、
前記プラズマ処理装置を用いて前記希ガスを含む酸化膜を形成する際、原料ガスとして酸素と希ガスとの混合ガス、又は酸素と水素と希ガスとの混合ガスを用いることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記プラズマ処理装置を用いて前記希ガスを含むアモルファスシリコン膜を形成する際、原料ガスとしてシランと希ガスとの混合ガス、又はジシランと希ガスとの混合ガスを用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記プラズマ処理装置は、前記プラズマが発生した領域と、前記基板との間にシャワープレートを有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記結晶化を促進させる元素は、ニッケル、ゲルマニウム、鉄、パラジウム、スズ、鉛、コバルト、白金、銅、又は金であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。特に、薄膜トランジスタ（ＴＦＴ）などの半導体素子作製工程においてプラズマ処理装置を用いる半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは、ＩＣや電気光学装置のような半導体装置に広く応用され、半導体装置の小型化または高性能化の要求に伴い、より微細で高性能な薄膜トランジスタの開発が求められている。
【０００３】
そこで、アモルファスシリコン膜の結晶化を促進させるために、ニッケルなどの金属元素をアモルファスシリコン膜に添加して結晶化することで、結晶質半導体膜を作製する方法が提案されている（例えば、特許文献１）。結晶化を促進させる元素を添加して結晶化することで、結晶化に必要とする加熱温度を低下させ、結晶方位の配向性を単一方向に高めることが可能である。しかし、アモルファスシリコン膜に結晶化を促進させる元素を添加することで、結晶質半導体膜の膜中或いは膜表面に、当該元素が残存し、得られる半導体素子の特性をばらつかせるなどの問題がある。即ち、結晶化を促進させる元素は、いったん結晶質半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００４】
そこで、結晶化を促進させる元素を除去（ゲッタリング）する方法として、リンをイオンドーピングし、熱処理することでリンがドープされた領域にゲッタリングする方法、スパッタ装置を用いて結晶質半導体膜上にＡｒを含んだアモルファスシリコン膜を形成し、熱処理することでその膜中にゲッタリングする方法、ＲＦ励起ＰＥ−ＣＶＤ装置を用いてＡｒを含んだアモルファスシリコン膜を形成し、熱処理することでその膜中にゲッタリングする方法などが提案されている。
【特許文献１】特許第３４３１０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、結晶化した半導体膜を用いて作製する集積回路が微細化し、より高機能な回路を実現するためには、極小のゴミの発生を防ぎ、該半導体膜に損傷を与えずに、ゲッタリングするためのアモルファスシリコン膜を形成する要求が高まっている。
【０００６】
本発明は上記課題を鑑み、結晶質半導体膜へ損傷を与えずに希ガス元素を含有したアモルファスシリコン膜を高速で形成し、結晶化を促進させる元素をゲッタリングする方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体膜の結晶化を促進させる元素を用いて結晶化した半導体膜から、当該結晶化を促進させる元素を除去する際に、低電子温度で高電子密度のプラズマを用いて希ガス元素を含むアモルファスシリコン膜を形成し、その後ゲッタリングのための熱処理を行うことを要旨とする。
【０００８】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、前記結晶質半導体膜上に酸化膜を形成し、０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記酸化膜上に希ガス元素を含むアモルファスシリコン膜を形成し、前記結晶質半導体膜、前記酸化膜及び前記希ガスを含むアモルファスシリコン膜を加熱して前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする。
【０００９】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記結晶質半導体膜上に酸化膜を形成し、前記酸化膜上に前記プラズマ処理装置を用いて希ガス元素を含むアモルファスシリコン膜を形成し、前記結晶質半導体膜、前記酸化膜及び前記希ガスを含むアモルファスシリコン膜を加熱して前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする。
【００１０】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、前記結晶質半導体膜をエッチングして島状の半導体膜とし、前記島状の半導体膜上に酸化膜を形成し、０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記酸化膜上に希ガス元素を含むアモルファスシリコン膜を形成し、前記結晶質半導体膜、前記酸化膜及び前記希ガスを含むアモルファスシリコン膜を加熱して前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする。
【００１１】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、半導体膜の結晶化を促進させる元素を含む結晶質半導体膜を形成し、前記結晶質半導体膜をエッチングして島状の半導体膜とし、０．５ｅＶ以上１．５ｅＶ以下の電子温度で、かつ１．０×１０１１ｃｍ−３以上１．０×１０１３ｃｍ−３以下の電子密度のプラズマを発生させるプラズマ処理装置を用いて、前記島状の半導体膜上に酸化膜を形成し、前記酸化膜上に前記プラズマ処理装置を用いて希ガス元素を含むアモルファスシリコン膜を形成し、前記結晶質半導体膜、前記酸化膜及び前記希ガスを含むアモルファスシリコン膜を加熱して前記結晶質半導体膜から前記半導体膜の結晶化を促進する元素を除去することを特徴とする。
【００１２】
本発明の半導体装置の作製方法において、前記プラズマ処理装置を用いて前記酸化膜を形成する際、原料ガスとして酸素と希ガスとの混合ガス、又は酸素と水素と希ガスとの混合ガスを用いることを特徴とする。
【００１３】
本発明の半導体装置の作製方法において、前記プラズマ処理装置を用いて前記酸化膜を形成する際、前記基板を２００℃から５５０℃の温度に加熱することを特徴とする。
【００１４】
本発明の半導体装置の作製方法において、前記プラズマ処理装置を用いて希ガス元素を含むアモルファスシリコン膜を形成する際、原料ガスとしてシランと希ガスとの混合ガス、又はジシランと希ガスとの混合ガスを用いることを特徴とする。
【００１５】
本発明の半導体装置の作製方法において、前記プラズマ処理装置を用いて前記酸化膜又は前記希ガス元素を含むアモルファスシリコン膜を形成する際、前記基板を２００℃から５５０℃の温度に加熱することを特徴とする。
【００１６】
本発明の半導体装置の作製方法において、前記プラズマは、２０Ｐａ以上１３３Ｐａ以下の圧力下において発生することを特徴とする。
【００１７】
本発明の半導体装置の作製方法において、前記結晶化を促進させる元素は、ニッケル、ゲルマニウム、鉄、パラジウム、スズ、鉛、コバルト、白金、銅、又は金であることを特徴とする。
【発明の効果】
【００１８】
本発明によって、希ガスを含むアモルファスシリコン膜の成膜速度が向上し、半導体装置の生産性を向上させることができる。さらに、高密度に発生した希ガスイオンを積極的にアモルファスシリコン膜に取り込み、膜中の希ガス濃度を増大させることが可能となり、結晶化を促進させる元素を高効率にゲッタリングすることができる。
【００１９】
本発明によって、結晶質半導体膜表面の損傷を抑えることができる。さらに、希ガス元素を含んだアモルファスシリコン膜の面内膜厚分布を向上させ、パーティクルの発生などを抑えることができるので、良質な結晶性シリコン膜を得ることができる。それにより、半導体装置の特性を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
本発明を実施するための最良の形態を、図面を用いながら説明する。但し、本発明は以下の形態に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、以下の実施の形態１〜９は自由に組み合わせて用いることができる。
【００２１】
（実施の形態１）
本実施の形態では、ゲッタリング用の希ガスを含むアモルファスシリコン膜をプラズマ処理装置を用いて形成する工程を含む半導体装置の作製工程を図面を用いて説明する。
【００２２】
まず、図１（Ａ）に示すように、絶縁基板１００の上に下地膜１０１を形成する。絶縁基板１００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。また、絶縁基板１００の表面をＣＭＰ法などによって研磨し、平坦化しておいてもよい。
【００２３】
また、下地膜１０１の成膜方法は、プラズマＣＶＤ法や低圧ＣＶＤ法に代表されるＣＶＤ法、スパッタ法などの方法を用いればよい。また、下地膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。下地膜として、例えば、膜厚１０〜４００ｎｍの窒化酸化珪素膜を用いることができる。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比より大きい物質のことを指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比より大きい物質のことを指し、酸素を含む窒化珪素ということもできる。
【００２４】
次に、下地膜１０１の上に半導体膜１０２を形成する。半導体膜１０２としては、非晶質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜を形成してもよい。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）を用いるとよい。本実施の形態では、膜厚２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）程度の非晶質珪素膜を形成する。なお、半導体膜を形成した後に、半導体膜に含まれる水素を除去する工程を行ってもよい。具体的には、５００℃で１時間加熱すればよい。
【００２５】
また、下地膜１０１と半導体膜１０２を形成する際に、下地膜１０１と半導体膜１０２との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性のバラツキを低減させることができる。本実施の形態では、下地膜１０１と半導体膜１０２を、プラズマＣＶＤ法を用いて大気に曝さずに連続して形成する。
【００２６】
次に、図１（Ｂ）に示すように、半導体膜１０２に半導体膜の結晶化を促進させる元素を添加する。本実施の形態では、半導体膜１０２の表面に、重量換算で１０〜１００ｐｐｍのニッケル（Ｎｉ）を含む溶液、例えば酢酸ニッケルの溶液をスピンコート法で塗布する。なお、図１（Ｂ）の点線は、結晶化を促進させる元素を添加したことを示す。結晶化を促進させる元素の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などを用いて添加しても良い。
【００２７】
そして、５００〜６５０℃で４〜２４時間、例えば５７０℃、１４時間の加熱処理を行う。この加熱処理により、酢酸ニッケル溶液が塗布された表面から、基板１００に向かって縦方向に結晶化が促進された半導体膜１０３が形成される（図１（Ｃ））。
【００２８】
加熱処理は、ランプの輻射を熱源としたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、又は加熱された気体を用いるＲＴＡ（ガスＲＴＡ）で設定加熱温度７４０℃、１８０秒のＲＴＡを行ってもよい。ここでの設定加熱温度は、パイロメータで測る基板の温度であり、その温度を熱処理時の設定温度としている。他には、ファーネスアニール炉を用いて５５０℃にて４時間の熱処理があり、これを用いて加熱処理をしても良い。また、レーザビームの照射によって加熱処理を行ってもよいし、これらを組み合わせて用いてもよい。結晶化温度の低温化及び結晶化時間の短縮は結晶化を促進させる元素の作用によるものである。
【００２９】
なお、本実施例では半導体膜の結晶化を促進させる元素としてニッケル（Ｎｉ）を用いているが、それ以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素を用いても良い。
【００３０】
上記の工程により、結晶質半導体膜１０５が形成される（図１（Ｄ））。なお、上記元素を用いて結晶質半導体膜１０５内には、当該元素（ここではＮｉ）がおおよそ１×１０１９ａｔｏｍｓ／ｃｍ３程度の濃度で含まれていると考えられる。そこで、結晶質半導体膜１０５内に存在する当該元素のゲッタリングを行う。ゲッタリングによって、半導体膜中に混入する金属元素を除去することができるため、オフ電流を低減することが可能である。
【００３１】
まず、図２（Ａ）に示すように半導体膜１０５の表面に酸化膜１０６を形成する。１ｎｍ〜１０ｎｍ程度の膜厚を有する酸化膜１０６を形成することで、後のエッチング工程において半導体膜１０５の表面がエッチングされるのを防ぐことができる。なお、酸化膜１０６は、例えば、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液や、オゾン水で、半導体膜１０５の表面を酸化することで形成することができる。また、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外線照射等により形成してもよい。また酸化膜を別途、プラズマＣＶＤ法やスパッタ法、蒸着法などで形成してもよい。
【００３２】
次に、酸化膜１０６上に、希ガス元素を１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で含むゲッタリング用のアモルファスシリコン膜１０７をプラズマ処理装置を用いて２５〜２５０ｎｍの厚さで成膜する。ゲッタリング用の希ガスを含むアモルファスシリコン膜１０７は、半導体膜１０５とエッチングの選択比を大きくするため、半導体膜１０５よりも膜の密度が低い方がより望ましい。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。
【００３３】
プラズマ処理装置を用いて成膜する際、プラズマは高い周波数のマイクロ波を使うことによって生成される。本明細書において、プラズマ処理装置とは、プラズマの電子密度が１×１０１１ｃｍ−３以上（好ましくは、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）であり、プラズマの電子温度が０．５ｅＶ以上（好ましくは、０．５ｅＶ以上１．５ｅＶ以下）のプラズマが発生する装置である。なお、その際の圧力は２０〜１３３Ｐａである。
【００３４】
また、本実施の形態において、プラズマ生成の際の原料ガスには、シラン（ＳｉＨ４）と希ガスとの混合ガス、ジシラン（Ｓｉ２Ｈ６）と希ガスとの混合ガス等を用いることができる。なお、該混合ガスには水素（Ｈ２）が含まれていてもよい。希ガスとして、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）のうち少なくとも１つを用いればよい。このような希ガスを含むガスを原料として形成されたアモルファスシリコン膜中には、原料ガス中に含まれる希ガス元素が含まれている。プラズマ処理装置では、ＲＦ励起プラズマ装置よりも１０〜１０００倍程度高密度な希ガスプラズマを生成できるため、ＲＦ励起プラズマ装置で形成された膜より高い密度で希ガスを含んだアモルファスシリコン膜を形成することができる。また、プラズマ生成に高密度な希ガスイオンを利用することで成膜ガスの分解効率が向上し、希ガス元素を含むアモルファスシリコン膜の成膜速度を向上させることができる。
【００３５】
ここで、本実施の形態におけるプラズマ処理装置について図６を用いて説明する。まず、処理室内を真空にし、ガス導入源６５からシランと希ガス、又はジシランと希ガスとを含むガスを導入する。本実施の形態では、シラン（ＳｉＨ４）とアルゴン（Ａｒ）との混合ガスを導入する。次に、酸化膜１０６まで形成された絶縁基板１００を加熱機構を有する支持台６４に設置し、絶縁基板１００を４００℃に加熱する。加熱温度は２００℃〜５５０℃の範囲内（好ましくは２５０℃以上）であればよい。絶縁基板１００としてプラスチック基板を用いる場合は、ガラス転移点が２００℃以上のものを用い、そのプラスチック基板をガラス転移点以下の温度に加熱する。絶縁基板１００とアンテナ６２との間隔は、２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）の範囲内とする。
【００３６】
次に、導波管６０からアンテナ６２、例えばラジアルラインスロットアンテナにマイクロ波を供給する。本実施の形態では、周波数２．４５ＧＨｚのマイクロ波を供給する。そして、マイクロ波をアンテナ６２から処理室内に設けられた誘電体板６３を通して処理室内に導入し、ＳｉＨ４ガスとＡｒガスとが混合された励起プラズマ６６を生成し、酸化膜１０６上に希ガスを含むアモルファスシリコン膜が形成される。本工程で使用されたＳｉＨ４ガスとＡｒガスとは、排気口６７から処理室外へ排気される。プラズマ６６が生成される領域と支持台６４に設置された絶縁基板１００とは離間しているため、膜表面への電荷の帯電による膜損傷が生じない。また、絶縁基板１００とプラズマ６６が発生する領域との間に、プラズマが通過できる穴が複数形成されたシャワープレートを設けてもよい。
【００３７】
本実施の形態において低電子温度で高電子密度のプラズマを用いることにより、アモルファスシリコン膜１０７に高濃度に希ガス元素を含ませることができ、また、成膜速度を向上させることができる。それにより、基板１枚当たりの処理時間を短縮することが可能となり、半導体装置の生産性を向上させることができる。また、結晶化の促進のために用いた元素を偏析させるためのアモルファスシリコン膜を、低電子温度のプラズマで成膜することにより、結晶質半導体膜表面の損傷を抑えることができる。
【００３８】
次に、図２（Ｂ）に示すように、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。ファーネスアニール法で行なう場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行なう。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００３９】
加熱処理により、半導体膜１０５内の結晶化を促進させる元素が、拡散により矢印に示すようにゲッタリング用のアモルファスシリコン膜１０７に移動し、ゲッタリングされる。
【００４０】
なお、結晶化を促進させる元素を添加し、加熱処理を行って結晶化を促進した後にレーザビームの照射を行ってもよいし、加熱処理のかわりにレーザビームを照射してもよい。また、加熱処理を行った後、その温度を保ちつつレーザ処理を行ってもよい。
【００４１】
レーザビームの照射を行う場合、連続発振（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）型のレーザビームやパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度を０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００４２】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００４３】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００４４】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が実現できる。
【００４５】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【００４６】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００４７】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は良好である。
【００４８】
次に、ゲッタリング用のアモルファスシリコン膜１０７を選択的にエッチングして除去する。エッチングは、ＣｌＦ３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（（ＣＨ３）４ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。このとき酸化膜１０６がエッチングストッパーとなり半導体膜１０５がエッチングされるのを防ぐことができる。
【００４９】
次に、酸化膜１０６をフッ酸により除去した後、半導体膜１０５をエッチングし、島状の半導体膜１０８を形成する（図２（Ｃ））。その後、図３（Ａ）に示すように、この島状の半導体膜１０８を覆うようにゲート絶縁膜１０９を形成する。
【００５０】
ゲート絶縁膜１０９は、少なくとも酸素または窒素を含む絶縁膜であれば良く、単層でも複層でもよい。その際の成膜方法は、プラズマＣＶＤ法やスパッタ法を用いることができる。本実施例では、プラズマＣＶＤ法で窒化酸化珪素（ＳｉＮｘＯｙ（ｘ＞ｙ、なお、ｘ、ｙ＝１、２、３・・・））と、酸化窒素珪素（ＳｉＯｘＮｙ（ｘ＞ｙ、なお、ｘ、ｙ＝１、２、３・・・））を連続成膜して、合計膜厚が１１５ｎｍになるように形成した。なお、チャネル長の長さが１μｍ以下であるようなＴＦＴ（サブミクロンＴＦＴともいう）を形成する場合、ゲート絶縁膜は１０〜５０ｎｍの厚さで形成することが望ましい。
【００５１】
次に、ゲート絶縁膜１０９上に導電膜を形成し、エッチングすることでゲート電極１１０を形成する。その概略は以下の通りになる。まず、ゲート絶縁膜１０９上に形成する導電膜の材料は、導電性を有する膜であれば良く、本実施例では、Ｗ（タングステン）とＴａＮ（窒化タンタル）の積層膜を用いたが、Ａｌ（アルミニウム）とＭｏ（モリブデン）を用いてＭｏ、Ａｌ、Ｍｏの順に積層した導電膜や、Ｔｉ（チタン）とＡｌを用いてＭｏ、Ａｌ、Ｍｏの順に積層した導電膜を用いても良い。また、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）から選ばれた元素、またはこれらの元素を主成分とする合成材料または化合物材料を用いることができる。さらには、これらの材料の積層物を用いることもできる。
【００５２】
そして、この導電膜をエッチングするためのレジストマスクを形成する。まず、導電膜上にフォトレジストをスピンコーティング法などにより塗布し、露光を行う。次に、フォトレジストに対して加熱処理（プリベーク）を行う。プリベークの温度は５０〜１２０℃とし、後に行われるポストベークより低い温度で行う。本実施例では、加熱温度は９０℃、加熱時間は９０秒とした。
【００５３】
次に、フォトレジストに現像液を滴下するか、あるいはスプレーノズルから現像液をスプレーすることによって、露光されたレジストを現像する。
【００５４】
その後、現像されたフォトレジストを１２５℃、１８０秒で加熱処理を行ういわゆるポストベークを行い、レジストマスク中に残っている水分などを除去し、同時に熱に対する安定性を高める。以上の工程によってレジストマスクが形成される。このレジストマスクを基に導電膜をエッチングして、ゲート電極１１０を形成する。
【００５５】
なお、このほかの方法として、所定の場所に材料を吐出することが可能な印刷法やインクジェット法に代表される液滴吐出法により、ゲート電極１１０を直接ゲート絶縁膜１０９上に形成してもよい。
【００５６】
吐出する材料は、導電体材料を溶媒に溶解または分散させたものを用いる。導電膜となる材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）などの金属から少なくとも一種類、またはこれらの金属の合金を含むものである。溶媒は、酢酸ブチル、酢酸エチルなどのエステル類、イソプロピルアルコール、エチルアルコールなどのアルコール類、メチルエチルケトン、アセトンなどの有機溶剤などを用いることができる。
【００５７】
また、組成物の粘度は３００ｃｐ以下とする。これは、乾燥を防止し、吐出口から組成物を円滑に吐出するためである。なお、用いる溶媒や用途に合わせて組成物の粘度や表面張力は適宜調整すると良い。
【００５８】
そして、ゲート電極１１０またはゲート電極１１０を形成する際に用いたレジストをマスクとして用い、島状の半導体膜１０８にｎ型またはｐ型の導電性を付与する不純物を選択的に添加することによって、ソース領域１１１、ドレイン領域１１２、低濃度ドレイン（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ、以下「ＬＤＤ」ともいう）領域１１３などを形成する。上記の工程によって、Ｎチャネル型ＴＦＴ１１４および１１５と、Ｐチャネル型ＴＦＴ１１６を同一基板上に形成することができる（図３（Ｂ））。
【００５９】
続いて、図３（Ｂ）に示すように、それらの保護膜として、絶縁膜１１７を形成する。この絶縁膜１１７は、プラズマＣＶＤ法またはスパッタ法を用い、窒化珪素膜または窒化酸化珪素膜を単層または積層構造で１００〜２００ｎｍの厚さに形成する。窒化酸化珪素膜と酸化窒素珪素膜を組み合わせる場合では、ガスを切り替えることによって連続成膜をすることが可能である。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。絶縁膜１１７を設けることにより、酸素や空気中の水分をはじめ、各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
【００６０】
次いで、さらに絶縁膜１１８を形成する。ここでは、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法またはスピンコート法によって塗布されたポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル、シロキサン（シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。）などの有機樹脂膜、無機層間絶縁膜（窒化珪素、酸化珪素などの珪素を含む絶縁膜）、ｌｏｗ−ｋ（低誘電率）材料などを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／分で熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミドより低誘電率であるので、より絶縁膜１１８として適している。絶縁膜１１８は、ガラス基板上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いため、平坦性に優れた膜が好ましい。
【００６１】
さらに、フォトリソグラフィ法を用いてゲート絶縁膜１０９、絶縁膜１１７および絶縁膜１１８をパターン加工して、ソース領域１１１、ドレイン領域１１２に達するコンタクトホールを形成する。
【００６２】
次に、導電性材料を用いて導電膜を形成し、この導電膜をパターン加工することによって配線１１９を形成する。その後、保護膜として絶縁膜１２０を形成すると、図３（Ｂ）に示すような半導体装置が完成する。
【００６３】
なお、本発明の半導体装置に含まれる薄膜トランジスタの構造は上述した構造に限られない。例えば、ＬＤＤ領域を設けない構造としてもよいし、ゲート電極１１０の側面にサイドウォールを設けた構造（図４（Ａ））としてもよい。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が１つ形成されるシングルゲート構造でもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ボトムゲート構造としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を積層構造で設ける場合に、ゲート電極下方に形成される第１の導電膜１０５ａと当該第１の導電膜１０５ａ上に形成される第２の導電膜１０５ｂで設け、当該第１の導電膜をテーパー状で形成し、第１の導電膜にのみ重なるようにソース領域またはドレイン領域として機能する不純物領域より低い濃度の不純物領域を設ける構造（図４（Ｂ））で設けることもできる。また、ゲート電極を積層構造で設ける場合に、ゲート電極の下方に形成される第１の導電膜２２５ａと当該第１の導電膜２２５ａ上に形成される第２の導電膜２２５ｂで設け、当該第２の導電膜２２５ｂの側壁に接し且つ導電膜２２５ａの上方に形成されるようにサイドウォールを設ける構造（図４（Ｃ））とすることも可能である。なお、上記構成において、半導体膜１０３ａ、１０３ｂのソース領域またはドレイン領域として機能する不純物領域をＮｉ、Ｃｏ、Ｗ等のシリサイドで設けることも可能である。
【００６４】
本実施の形態の工程によって、信頼性の高い半導体装置を生産性よく作製することができる。また、本実施の形態の工程によって、高密度に発生した希ガスイオンを積極的にアモルファスシリコン膜に取り込み、膜中の希ガス濃度を増大させることが可能となるため、ゲッタリング後に結晶質半導体膜中に残留している半導体膜の結晶化を促進させる元素の濃度を従来のゲッタリング工程に比べて低減させることができる。つまり、ゲッタリング効率を向上させることができる。
【００６５】
（実施の形態２）
本実施の形態では、図２（Ａ）に示した酸化膜１０６をプラズマ処理装置を用いて形成する工程を含む半導体装置の作製工程を説明する。本実施の形態において、図１（Ｄ）に示す半導体膜１０５を形成するまでの工程は実施の形態１と同様に行うことができる。
【００６６】
本実施の形態では、図２（Ａ）の半導体膜１０５を形成後、半導体膜１０５の表面にプラズマ処理装置を用いて酸化膜１０６を形成する。酸素もしくは酸素を含むガスをプラズマ励起によって活性化し、これらを半導体膜１０５の材料と反応させて半導体膜上に１ｎｍ〜１０ｎｍ程度の膜厚の酸化膜１０６を形成する。この酸化膜１０６は、後のエッチング工程において半導体膜１０５の表面がエッチングされるのを防ぐためのものである。プラズマ処理装置を用いて酸化膜と形成するとき、プラズマは高い周波数のマイクロ波、たとえば２．４５ＧＨｚのマイクロ波を使うことによって生成される。プラズマ生成の際の原料ガスには、酸素（Ｏ２）と希ガスとの混合ガス、酸素（Ｏ２）と水素（Ｈ２）と希ガスとの混合ガス等を用いることができる。希ガスとしてヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）のうち少なくとも１つを用いればよい。
【００６７】
プラズマ処理装置を用いて酸化膜を形成する場合、プラズマの電子密度が高電子密度でありながら、基板上に形成された被処理物付近での電子温度が低いため、基板に対するプラズマ損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高電子密度であるため、欠陥が少なく緻密な酸化膜を形成することができる。
【００６８】
本実施の形態において、酸化膜１０６をプラズマ処理装置を用いて形成することにより、欠陥が少なく緻密な酸化膜を低温で形成することができる。従って、後のエッチング工程において、酸化膜１０６の表面のピンホール等の欠陥によって生じる半導体膜１０５の表面の荒れを防ぐことができ、半導体装置の信頼性をさらに向上させることができる。
【００６９】
この後、実施の形態１と同様の工程を行うことで、信頼性の高い半導体装置を作製することができる。
【００７０】
（実施の形態３）
本実施の形態では、結晶質半導体膜をエッチングして島状の半導体膜を形成した後で半導体膜の結晶化を促進させる元素をゲッタリングする工程を含む半導体装置の作製工程を説明する。本実施の形態において、図１（Ｄ）に示す工程までは実施の形態１と同様に行うことができる。
【００７１】
結晶質半導体膜１０５を形成後、結晶質半導体膜１０５をエッチングし、島状の半導体膜５０１を形成する（図５（Ａ））。次に、図５（Ａ）に示すように半導体膜５０１の表面に膜厚１ｎｍ〜１０ｎｍ程度の酸化膜５０２を形成する。酸化膜５０２は実施の形態１又は実施の形態２に示した方法で形成することができる。
【００７２】
次に、酸化膜５０２上に、希ガス元素を１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で含むゲッタリング用の希ガスを含むアモルファスシリコン膜５０３をプラズマ処理装置を用いて２５〜２５０ｎｍの厚さで形成する。アモルファスシリコン膜５０３は実施の形態１と同様に形成することができる。
【００７３】
次に、図５（Ｂ）に示すように、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。ファーネスアニール法で行なう場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行なう。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００７４】
加熱処理により、半導体膜５０１内の半導体膜の結晶化を促進させる元素が、拡散により矢印に示すようにゲッタリング用のアモルファスシリコン膜５０３に移動し、ゲッタリングされる。
【００７５】
なお、結晶化を促進させる元素を添加し、加熱処理を行って結晶化を促進した後にレーザビームの照射を行ってもよいし、加熱処理のかわりにレーザビームを照射してもよい。また、加熱処理を行った後、その温度を保ちつつレーザ処理を行ってもよい。
【００７６】
次に、ゲッタリング用のアモルファスシリコン膜５０３を選択的にエッチングして除去する。エッチングは、ＣｌＦ３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（（ＣＨ３）４ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。このとき酸化膜５０２がエッチングストッパーとなり半導体膜５０１がエッチングされるのを防ぐことができる。
【００７７】
次に、図５（Ｃ）に示すように、島状の半導体膜５０１を覆うようにゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９は、少なくとも酸素または窒素を含む絶縁膜であれば良く、単層でも複層でもよい。その際の成膜方法は、プラズマＣＶＤ法やスパッタ法を用いることができる。本実施例では、プラズマＣＶＤ法で窒化酸化珪素（ＳｉＮｘＯｙ（ｘ＞ｙ、なお、ｘ、ｙ＝１、２、３・・・））と、酸化窒素珪素（ＳｉＯｘＮｙ（ｘ＞ｙ、なお、ｘ、ｙ＝１、２、３・・・））を連続成膜して、合計膜厚が１１５ｎｍになるように形成した。なお、チャネル長の長さが１μｍ以下であるようなＴＦＴ（サブミクロンＴＦＴともいう）を形成する場合、ゲート絶縁膜は１０〜５０ｎｍの厚さで形成することが望ましい。
【００７８】
この後、実施の形態１と同様の工程を行うことで半導体装置を作製することができる。
【００７９】
本実施の形態において、島状の半導体膜５０１を形成してからゲッタリングを行うことにより、島状半導体膜５０１の端部からも結晶化を促進させる元素がゲッタリングされるため、ゲッタリングを高効率で行うことができる。
【００８０】
（実施の形態４）
ここでは本発明を用いて非接触でデータの送受信が可能である半導体装置、例えばＩＣタグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）を作製する方法について説明する。なお、上記実施形態と同じものは同じ符号で表す。
【００８１】
まず、基板１の一表面に、剥離層７００を形成する（図７（Ａ））。基板１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１であれば、大きさや形状に大きな制限はないため、基板１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。また、基板１上に形成する薄膜集積回路は、後に基板１から剥離する。つまり、本発明を用いて非接触でデータの送受信が可能である半導体装置は、基板１を有していない。従って、薄膜集積回路が剥離された基板１は、何度でも再利用することができる。このように、基板１を再利用すれば、コストを削減することができる。再利用する基板１としては、石英基板が望ましい。
【００８２】
なお、本実施の形態では、剥離層７００は、基板１の一表面に薄膜を形成した後、フォトリソグラフィ法により形状を加工して、剥離層を選択的に形成する。
【００８３】
剥離層７００は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層は、非晶質であってもよいし、微結晶若しくは多結晶であってもよい。
【００８４】
剥離層７００が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【００８５】
剥離層７００が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００８６】
なお、剥離層７００として、タングステンを含む層とタングステンの酸化物とを含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成する。なお、タングステンを含む層を形成後に、その上層に形成する酸化珪素層、酸化窒化珪素層、窒化酸化珪素層などは、後に下地となる絶縁層として機能する。
【００８７】
また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３である。ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００８８】
なお上記の工程によると、基板１に接するように剥離層７００を形成しているがこの工程に制約されない。基板１に接するように下地となる絶縁層を形成し、該絶縁層に接するように剥離層７００を形成してもよい。
【００８９】
次に、剥離層７００を覆うように、下地となる絶縁膜２を形成する。下地となる絶縁層は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００９０】
次に、絶縁膜２上に、非晶質珪素膜を形成した後、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを作製する。図７（Ｂ）の絶縁膜１２０までの作製工程は上記実施形態で示した方法を用いることができるので、ここでは省略する。絶縁膜１２０形成後、配線１１９に達するコンタクトホールを形成し、該コンタクトホール及び絶縁膜１２０を覆うように導電膜７０２を形成する。
【００９１】
図７（Ｂ）の導電膜７０２はアンテナとして機能することになる。導電膜７０２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、バリア層とアルミニウム層との積層構造、バリア層とアルミニウム層とバリア層との積層構造等の積層構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。なお、導電膜７０２の形状として例えばダイポール、輪状（例えば、ループアンテナ）、直方体で平坦なもの（例えば、パッチアンテナ）などの形状に加工することで様々な形状のアンテナとすることができる。
【００９２】
なお、薄膜集積回路７０３を覆うように、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。
【００９３】
次に、剥離層７００が露出するように、フォトリソグラフィ法により絶縁膜２、１０９、１１７、１１８、１２０をエッチングして、開口部７０４、７０５を形成する（図８（Ａ））。
【００９４】
次に、薄膜集積回路７０３を覆うように、ＳＯＧ法、液滴吐出法等により、絶縁層７０６を形成する（図８（Ｂ））。絶縁層７０６は、有機材料により形成し、好ましくはエポキシ樹脂により形成する。絶縁層７０６は、薄膜集積回路７０３が飛散しないように形成するものである。つまり、薄膜集積回路７０３は小さく薄く軽いために、剥離層を除去した後は、基板に密着していないために飛散しやすい。しかしながら、薄膜集積回路７０３の周囲に絶縁層７０６を形成することで、薄膜集積回路７０３に重みが付き、基板１からの飛散を防止することができる。また、薄膜集積回路７０３単体では薄くて軽いが、絶縁層７０６を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。なお、図示する構成では、薄膜集積回路７０３と上面と側面に絶縁層７０６を形成しているがこの構成に制約されず、薄膜集積回路７０３の上面のみに絶縁層７０６を形成してもよい。また、上記の記載によると、開口部７０４、７０５を形成する工程の後、絶縁層７０６を形成する工程を行っているがこの順番に制約されない。絶縁膜１２０上に絶縁層７０６を形成する工程の後に、複数の絶縁層をエッチングして、開口部を形成する工程を行ってもよい。この順番の場合だと、薄膜集積回路７０３の上面のみに絶縁層７０６が形成される。
【００９５】
次に、開口部７０４、７０５にエッチング剤を導入して、剥離層７００を除去する（図９（Ａ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、薄膜集積回路７０３は、基板１から剥離された状態となる。
【００９６】
次に、薄膜集積回路７０３の一方の面を、第１の基体７０７に接着させて、基板１から完全に剥離する（図９（Ｂ））。
【００９７】
続いて、薄膜集積回路７０３の他方の面を、第２の基体７０８に接着させ、その後積層して貼り合わせて、薄膜集積回路７０３を、第１の基体７０７と第２の基体７０８により封止する（図１０）。そうすると、薄膜集積回路７０３が第１の基体７０７と第２の基体７０８により封止されたＩＣタグが完成する。
【００９８】
第１の基体７０７と第２の基体７０８は、帯電防止対策を施したフィルム（帯電防止フィルム）、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。帯電防止対策を施したフィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が貼り付けられたフィルムは、片面に帯電防止可能な材料を貼り付けられたフィルムであってもよいし、両面に帯電防止可能な材料を貼り付けられたフィルムであってもよい。また、片面に帯電防止可能な材料が貼り付けられたフィルムは、帯電防止可能な材料が貼り付けられた面をフィルムの内側になるように貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。また、帯電防止可能な材料はフィルムの全面、あるいは一部に貼り付けてあればよい。なお、帯電防止可能な材料としては、アルミなどの金属、インジウム錫酸化物（ＩＴＯ）、両面活性剤金属塩、イミダリン型両性界面活性剤、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料などが挙げられる。帯電防止フィルムを第１の基板７０７と第２の基板７０８として用いることで、外部からの静電気によって集積回路に悪影響が及ぶことを防止することができる。積層フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。積層フィルムは、熱圧着により、被処理体と積層して貼り合わせが行われるものであり、積層して貼り合わせを行う際には、積層フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【００９９】
第１の基体７０７と第２の基体７０８の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１００】
次に、非接触でデータの送受信が可能である半導体装置の適用例に関して図面を参照して以下に説明する。なお、非接触でデータの送受信が可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグまたは無線チップともよばれる。
【０１０１】
ＲＦＩＤ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図１１（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。
【０１０２】
リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。
【０１０３】
また、ＲＦＩＤは、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１０４】
本実施の形態で示した構成を用いることによって、折り曲げることが可能なＲＦＩＤを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。
【０１０５】
次に、可撓性を有するＲＦＩＤの使用形態の一例について説明する。表示部３２１を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤ３２３が設けられる（図１１（Ｂ））。品物３２２が含むＲＦＩＤ３２３にリーダ／ライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２４と、商品３２６に設けられたＲＦＩＤ３２５を用いて、該商品３２６の検品を行うことができる（図１１（Ｃ））。このように、システムにＲＦＩＤを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、ＲＦＩＤに含まれるトランジスタ等の損傷を防止し、信頼性の高いＲＦＩＤを提供することが可能となる。
【０１０６】
また、上述した以外にも可撓性を有するＲＦＩＤの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１２を用いて説明する。
【０１０７】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１２（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１２（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１２（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１２（Ｄ）参照）。書籍類とは、書物、本等を指す（図１２（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１２（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１２（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１２（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１０８】
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤ２０００を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有するＲＦＩＤを用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いてＲＦＩＤを設けることにより、当該ＲＦＩＤに含まれる素子の破損等を防止することができる。
【０１０９】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０１１０】
以上示したように、本実施の形態に係る非接触でデータの送受信が可能である半導体装置には、低電子温度で高電子密度のプラズマを用いてゲッタリング用のアモルファスシリコン膜を成膜する工程を有するＴＦＴを用いている。低電子温度で高電子密度のプラズマを用いて該アモルファスシリコン膜を成膜することにより、成膜速度を向上させることができるため、基板１枚当たりの処理時間を短縮することが可能となり、該半導体装置の生産性を向上させることができる。また、結晶化の促進のために用いた元素を偏析させるための該アモルファスシリコン膜を成膜する際に用いるプラズマは低電子温度であるため、結晶質半導体膜表面の損傷を抑えることができる。また、エッチングストッパーとして機能する酸化膜を、低電子温度で高電子密度のプラズマで形成することにより、結晶質半導体膜表面のエッチングによる損傷を抑えることができるため良好な半導体装置を作製することができる。
【０１１１】
また、本実施の形態に係る半導体装置が、薄い膜厚（膜厚５０ｎｍ以下）の結晶質半導体膜を有するＴＦＴを有する場合、ゲッタリング用のアモルファスシリコン膜の膜厚も薄く設ければよい。低電子温度で高電子密度のプラズマを用いて該アモルファスシリコン膜を成膜すると、膜中の希ガス濃度を増大させることが可能となり、ゲッタリング効率を向上させることができるため、さらに薄い膜厚で該アモルファスシリコン膜を形成することができる。該アモルファスシリコン膜が薄くなることにより、ゲッタリングの際の熱処理工程において該アモルファスシリコン膜が剥がれるのを防ぐことができる。また、該アモルファスシリコン膜をエッチングする際、エッチング時間が短縮されてオーバーエッチング時間が短縮されるため、シリコン膜の欠陥などのダメージを抑えることができる。また、薄く形成すればよいため、アモルファスシリコン膜の成膜時間を短縮することができる。
【０１１２】
（実施の形態５）
本実施の形態では、本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を示す。
【０１１３】
ここで説明する表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１１４】
まず上記実施の形態に基づいて図１３におけるＴＦＴの形成までを行う。なお上記実施の形態と同じものは同じ符号で表す。なお本実施形態では画素ＴＦＴ５５２はマルチゲート型ＴＦＴにした。
【０１１５】
絶縁膜１１７を形成した後、第２絶縁膜１１８となる平坦化膜を形成する。平坦化膜としては、上記実施形態に記載したものを用いることができる。
【０１１６】
次にレジストマスクを用いて第２絶縁膜１１８及び絶縁膜１１７にコンタクトホールを形成する。
【０１１７】
次いで第２の絶縁膜１１８の上にレジストマスクを形成し、このレジストマスクを用いて第２の絶縁膜１１８及び絶縁膜１１７をエッチングすることにより、ソース領域、ドレイン領域上にそれぞれに位置するコンタクトホールを形成する。
【０１１８】
レジストマスクを除去し、導電膜を形成した後、また別のレジストマスクを用いてエッチングを行い、電極又は配線５４０〜５４４（ＴＦＴのソース配線及びドレイン配線など）を形成する。導電膜としてはＴｉＮ、Ａｌ及びＴｉＮの積層膜、Ａｌ合金膜などを用いることができる。
【０１１９】
ここで電極や配線は、基板１に垂直な方向からみた場合に角が丸くなるように引き回すのが好ましい。角部を丸くすることによってゴミなどが配線の角部に残るのを防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。エッチングのときには感光性のレジストをフォトマスクとして用いて露光、現像して作製したマスクを用いるが、フォトマスクの任意の部分において露光を行う光の透過率を抑制し、現像後のマスクの厚みを制御することができる。マスクの厚みを制御することによってより細やかで正確な加工を行うことができる。
【０１２０】
次に第２の絶縁膜１１８及び電極又は配線５４０〜５４４上に第３層間絶縁膜６１０を形成する。なお第３層間絶縁膜６１０は、第２の絶縁膜１１８と同様の材料を用いて形成することが可能である。
【０１２１】
次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜６１０の一部をドライエッチングにより除去して開口（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、ヘリウム（Ｈｅ）を用いる。なお、コンタクトホールの底部は電極又は配線５４４に達している。
【０１２２】
レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜の加工を行い、電極又は配線５４４に電気的に接続される画素電極６２３を形成する（図１３）。反射型の液晶表示パネルを作製する場合は画素電極６２３スパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。
【０１２３】
また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などの透明導電膜を用い、画素電極６２３を形成する。
【０１２４】
なお、図１５に画素ＴＦＴを含む画素部の一部を拡大した上面図を示す。また、図１３は画素電極の形成途中を示しており、右側の画素においては画素電極が形成されているが、左側の画素においては画素電極を形成していない状態を示している。図１５において、実線Ａ−Ａ’で切断した図が、図１３の画素部の断面と対応しており、図１３と対応する箇所には同じ符号を用いている。
【０１２５】
画素は、ソース信号線５４３とゲート信号線４８０２の交差部に設けられ、トランジスタ５５２と容量素子４８０４と液晶素子とを有する。なお、図では液晶素子の液晶を駆動する一対の電極のうちの一方の電極（画素電極６２３）のみを示す。
【０１２６】
トランジスタ５５２は、半導体層４８０６と、第１の絶縁層と、第１の絶縁層を介して半導体層４８０６と重なるゲート信号線４８０２の一部によって構成される。半導体層４８０６がトランジスタ５５２の活性層となる。第１の絶縁層はトランジスタのゲート絶縁層として機能する。トランジスタ５５２のソース及びドレインの一方は、コンタクトホール４８０７によってソース信号線４８０１と接続され、他方はコンタクトホール４８０８によって接続配線５４４と接続されている。接続配線５４４はコンタクトホール４８１０によって画素電極６２３と接続されている。接続配線５４４はソース信号線５４３と同じ導電層を用い、同時にエッチングして形成することができる。
【０１２７】
容量素子４８０４は、半導体層４８０６と、第１の絶縁層と第１の絶縁層を介して半導体層４８０６と重なる容量配線４８１１とを一対の電極とし、第１の絶縁層を誘電層とした構成の容量素子（第１の容量素子と呼ぶ）とすることができる。なお更に、容量素子４８０４は、容量配線４８１１と、第２の絶縁層を介して容量配線４８１１と重なる画素電極６２３とを一対の電極とし、第２の絶縁層を誘電層とした構成の容量素子（第２の容量素子と呼ぶ）を有する構成してもよい。第２の容量素子は第１の容量素子と並列に接続されるので、第２の容量素子を設けることによって容量素子４８０４の容量値を増やすことができる。また、容量配線４８１１はゲート信号線４８０２と同じ導電層を用い、同時にエッチングして形成することができる。
【０１２８】
半導体層４８０６、ゲート信号線４８０２、容量配線４８１１、ソース信号線５４３、接続配線５４４、画素電極６２３のパターンは、その角部を一辺が１０μｍ以下の長さで面取りされた形状となっている。このフォトマスクのパターンを用いてマスクパターンを作製し、当該マスクパターンを用いて形状を加工することによって、角部を面取りした形状とすることができる。なお、角部が更に丸みを帯びるようにしても良い。すなわち、露光条件やエッチング条件を適切に定めることによって、フォトマスクのパターンよりも更にパターン形状をなめらかにしても良い。
【０１２９】
配線や電極において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより以下の効果がある。凸部を面取りすることによって、プラズマを用いたドライエッチングを行う際、異常放電による微粉の発生を抑えることができる。また、凹部を面取りすることによって、たとえ微粉であっても、洗浄のときに当該微粉が角に集まるのを防止し、当該微粉を洗い流すことができる。こうして、製造工程における塵や微粉の問題を解消し、歩留まりを向上させることができる。
【０１３０】
以上の工程により、基板上にトップゲート型の画素ＴＦＴ５５２、トップゲート型ＴＦＴ５５０及び５５１からなるＣＭＯＳ回路５５３および画素電極６２３が形成された液晶表示装置のＴＦＴ基板が完成する。本実施例では、トップゲート型ＴＦＴを形成したが、ボトムゲート型ＴＦＴを適宜用いることができる。
【０１３１】
次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。
【０１３２】
そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する（図１４）。そして、閉パターンであるシール材６００を液滴吐出法により画素ＴＦＴを含む画素部６５０と重なる領域を囲むように形成する（図１６（Ａ））。ここでは液晶を滴下するため、閉パターンのシール材６００を描画する例を示すが、開口部を有するシールパターンを設け、基板５００を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０１３３】
次いで、気泡が入らないように減圧下で液晶組成物６２９の滴下を行い（図１６（Ｂ））、両方の基板５００及び６２５を貼り合わせる（図１６（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶組成物６２９の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモードを用いる。そして基板のラビング方向が直交するように貼り合わせる。
【０１３４】
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材６００にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
【０１３５】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（（図１４、図１６（Ｄ））。
【０１３６】
そして、異方性導電体層を介してＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。
【０１３７】
以上の工程によって得られた液晶表示装置の上面図を図１７（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図１７（Ｂ）に示す。
【０１３８】
図１７（Ａ）中、１はＴＦＴ基板、６２５は対向基板、６５０は画素部、６００はシール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、減圧下で一対の基板５００及び６２５をシール材６００で貼り合わせている。
【０１３９】
図１７（Ｂ）中、１はＴＦＴ基板、６２５は対向基板、８０２はソース信号線駆動回路、８０３はゲート信号線駆動回路、６５０は画素部、６００ａは第１シール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、一対の基板５００及び６２５を第１シール材６００ａおよび第２シール材６００ｂで貼り合わせている。駆動回路部８０２及び８０３には液晶は不要であるため、画素部６５０のみに液晶を保持させており、第２シール材６００ｂはパネル全体の補強のために設けられている。
【０１４０】
以上示したように、本実施の形態に係る液晶表示装置は、低電子温度で高電子密度のプラズマを用いてゲッタリング用のアモルファスシリコン膜を成膜する工程を有するＴＦＴを用いている。低電子温度で高電子密度のプラズマを用いて該アモルファスシリコン膜を成膜することにより、成膜速度を向上させることができる。それにより、基板１枚当たりの処理時間を短縮することが可能となり、液晶表示装置の生産性を向上させることができる。また、結晶化の促進のために用いた元素を偏析させるための該アモルファスシリコン膜を成膜する際に用いるプラズマは低電子温度であるため、結晶質半導体膜表面の損傷を抑えることができる。また、エッチングストッパーとして機能する酸化膜を、低電子温度で高電子密度のプラズマで形成することにより、結晶質半導体膜表面のエッチングによる損傷を抑えることができるため良好な液晶表示装置を作製することができる。
【０１４１】
なお、本実施の形態では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、マルチゲート構造のＴＦＴに限定されず、シングルゲート型ＴＦＴとしてもよい。
（実施の形態６）
本実施の形態では本発明を用いて発光装置を作製する例を示す。
【０１４２】
まず上記実施形態に基づいて図１８におけるＴＦＴの形成までを行う。なお上記実施形態と同じものは同じ符号で表す。なお図１８には一方のＴＦＴのみを記載してある。
【０１４３】
絶縁膜１１７を形成した後、第２絶縁膜１１８となる平坦化膜を形成する。平坦化膜としては、上記実施形態に記載したものを用いることができる（図１８（Ａ））。
【０１４４】
次にレジストマスクを用いて第２の絶縁膜１１８及び絶縁膜１１７にコンタクトホールを形成する。
【０１４５】
次に、半導体層に至るコンタクトホールを開口する。コンタクトホールはレジストマスクを用いて、半導体層が露出するまでエッチングを行うことで形成することができ、ウエットエッチング、ドライエッチングどちらでも形成することができる。なお、条件によって一回でエッチングを行ってしまっても良いし、複数回に分けてエッチングを行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。（図１８（Ｂ））
【０１４６】
そして、当該コンタクトホールや第２の絶縁膜１１８を覆う導電層を形成する。当該導電層を所望の形状に加工し、接続部１６１ａ、配線１６１ｂなどが形成される。この配線はアルミニウム、銅、アルミニウムと炭素とニッケルの合金、アルミニウムと炭素とモリブデンの合金等の単層でも良いが、基板側からモリブデン、アルミニウム、モリブデンの積層構造やチタン、アルミニウム。チタンやチタン、窒化チタン、アルミニウム、チタンといった構造でも良い。（図１８（Ｃ））
【０１４７】
その後、接続部１６１ａ、配線１６１ｂ、第２の絶縁膜１１８を覆って第３の絶縁膜１６３を形成する。第３の絶縁膜１６３の材料としては自己平坦性を有するアクリル、ポリイミド、シロキサンなどの塗布膜が好適に利用できる。本実施の形態ではシロキサンを第３の絶縁膜１６３として用いる。（図１８（Ｄ））
【０１４８】
続いて第３の絶縁膜１６３上に窒化ケイ素などで第４の絶縁膜を形成してもよい。これは後の画素電極のエッチングにおいて、第３の絶縁膜１６３が必要以上にエッチングされてしまうのを防ぐ為に形成する。そのため、画素電極と第３の絶縁膜のエッチングレートの比が大きい場合には特に設けなくとも良い。
【０１４９】
続いて、第３の絶縁膜１６３を貫通して接続部１６１ａに至るコンタクトホールを形成する。
【０１５０】
そして当該コンタクトホールと第３の絶縁膜１６３（もしくは第４の絶縁膜）を覆って、透光性を有する導電層を形成したのち、当該透光性を有する導電層を加工して薄膜発光素子の第１の電極１６４を形成する。ここで第１の電極１６４は接続部１６１ａと電気的に接触している。
【０１５１】
第１の電極１６４の材料としてはアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）などの導電性を有する金属、又はアルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−チタン（Ａｌ−Ｔｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）等それらの合金、または窒化チタン（ＴｉＮ）等の金属材料の窒化物、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウムに２〜２０ａｔｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合した酸化インジウム酸化亜鉛（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等の金属化合物などを形成することができる。
【０１５２】
また、発光を取り出す方の電極は透明性を有する導電膜により形成すれば良く、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合した酸化インジウム酸化亜鉛（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの金属化合物の他、Ａｌ、Ａｇ等金属の極薄膜を用いる。また、第２の電極の方から発光を取り出す場合は第１の電極１６４は反射率の高い材料（Ａｌ、Ａｇ等）を用いることができる。本実施の形態ではＩＴＳＯを第１の電極１６４として用いた（図１９（Ａ））。
【０１５３】
次に第３の絶縁膜１６３（もしくは第４の絶縁膜）及び第１の電極１６４を覆って有機材料もしくは無機材料からなる絶縁層を形成する。続いて当該絶縁膜を第１の電極１６４の一部が露出するように加工し、隔壁１６５を形成する。隔壁１６５の材料としては、感光性を有する有機材料（アクリル、ポリイミドなど）が好適に用いられるが、感光性を有さない有機材料や無機材料で形成してもかまわない。また、隔壁１６５の材料にチタンブラックやカーボンナイトライドなどの黒色顔料や染料を分散材などを用いて分散し、隔壁１６５を黒くすることでブラックマトリクス様に用いても良い。隔壁１６５の第１の電極に向かう端面は曲率を有し、当該曲率が連続的に変化するテーパー形状をしていることが望ましい（図１９（Ｂ））。
【０１５４】
次に、発光物質を含む層１６６を形成し、続いて発光物質を含む層１６６を覆う第２の電極１６７を形成する。これによって第１の電極１６４と第２の電極１６７との間に発光物質を含む層１６６を挟んでなる発光素子１９３を作製することができ、第１の電極に第２の電極より高い電圧をかけることによって発光を得ることができる（図１９（Ｃ））。第２の電極１６７の形成に用いられる電極材料としては第１の電極の材料と同様の材料を用いることができる。本実施の形態ではアルミニウムを第２の電極として用いる。
【０１５５】
また、発光物質を含む層１６６は、蒸着法、インクジェット法、スピンコート法、ディップコート法などによって形成される。発光物質を含む層１６６は正孔輸送、正孔注入、電子輸送、電子注入、発光など各機能を有する層の積層であっても良いし、発光層の単層であっても良い。また、発光物質を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、例えば第１又は第２の電極に接する層に有機化合物からなる膜の一部に無機化合物を用いる構成としてもよい。
【０１５６】
その後、プラズマＣＶＤ法により窒素を含む酸化ケイ素膜をパッシベーション膜として形成する。窒素を含む酸化ケイ素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ４、Ｎ２Ｏ、ＮＨ３から作製される酸化窒化ケイ素膜、またはＳｉＨ４、Ｎ２Ｏから作製される酸化窒化ケイ素膜、あるいはＳｉＨ４、Ｎ２ＯをＡｒで希釈したガスから形成される酸化窒化ケイ素膜を形成すれば良い。
【０１５７】
また、パッシベーション膜としてＳｉＨ４、Ｎ２Ｏ、Ｈ２から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、第１のパッシベーション膜は単層構造に限定されるものではなく、他のケイ素を含む絶縁層を単層構造、もしくは積層構造として用いても良い。また、窒化炭素膜と窒化ケイ素膜の多層膜やスチレンポリマーの多層膜、窒化ケイ素膜やダイヤモンドライクカーボン膜を窒素を含む酸化ケイ素膜の代わりに形成してもよい。
【０１５８】
続いて発光素子を水などの劣化を促進する物質から保護するために、表示部の封止を行う。対向基板を封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板と素子基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に塗布しそれにより対向基板を貼り合わせても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥剤や基板間のギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、発光装置が完成する。
【０１５９】
以上のように作製した発光装置の構成の１例を図２０を参照しながら説明する。なお、形が異なっていても同様の機能を示す部分には同じ符号を付し、その説明を省略する部分もある。本実施の形態では、薄膜トランジスタ１７０が接続部１６１ａを介して発光素子１９３に接続している。
【０１６０】
図２０（Ａ）は第１の電極１６４が透光性を有する導電膜により形成されており、基板１側に発光物質を含む層１６６より発せられた光が取り出される構造である。なお１９４は対向基板であり、発光素子１９３が形成された後、シール材などを用い、基板１に固着される。対向基板１９４と素子との間に透光性を有する樹脂１８８等を充填し、封止することによって発光素子１９３が水分により劣化することを防ぐ事ができる。また、樹脂１８８が吸湿性を有していることが望ましい。さらに樹脂１８８中に透光性の高い乾燥剤１８９を分散させるとさらに水分の影響を抑えることが可能になるためさらに望ましい形態である。
【０１６１】
図２０（Ｂ）は第１の電極１６４と第２の電極１６７両方が透光性を有する導電膜により形成されており、基板１及び対向基板１９４の両方に光を取り出すことが可能な構成となっている。また、この構成では基板１と対向基板１９４の外側に偏光板１９０を設けることによって画面が透けてしまうことを防ぐことができ、視認性が向上する。偏光板１９０の外側には保護フィルム１９１を設けると良い。
【０１６２】
なお、表示機能を有する本実施の形態に係る発光装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがあり、ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本実施の形態に係る発光装置及びその駆動方法には、上記したどの駆動方法を用いてもよい。
【０１６３】
以上示したように、本実施の形態に係る発光装置は、低電子温度で高電子密度のプラズマを用いてゲッタリング用のアモルファスシリコン膜を成膜する工程を有するＴＦＴを用いている。低電子温度で高電子密度のプラズマを用いて該アモルファスシリコン膜を成膜することにより、成膜速度を向上させることができる。それにより、基板１枚当たりの処理時間を短縮することが可能となり、発光装置の生産性を向上させることができる。また、結晶化の促進のために用いた元素を偏析させるための該アモルファスシリコン膜を成膜する際に用いるプラズマは低電子温度であるため、結晶質半導体膜表面の損傷を抑えることができる。また、エッチングストッパーとして機能する酸化膜を、低電子温度で高電子密度のプラズマで形成することにより、結晶質半導体膜表面のエッチングによる損傷を抑えることができるため良好な発光装置を作製することができる。本実施の形態で作製される発光装置は各種電子機器の表示部として用いることができる。
【０１６４】
（実施の形態７）
本実施の形態では、本実施の形態に係る発光装置のパネルの外観について図２１を用いて説明する。図２１は基板上に形成されたトランジスタおよび発光素子を対向基板４００６との間に形成したシール材によって封止したパネルの上面図であり、図２１（Ｂ）は図２１（Ａ）の断面図に相応する。また、このパネルに搭載されている発光素子の有する構成は、上記実施形態に示したような構成である。
【０１６５】
基板４００１上に設けられた画素部４００２と信号線駆動回路４００３と走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４とは基板４００１とシール材４００５と対向基板４００６とによって充填材４００７と共に密封されている。
【０１６６】
また、基板４００１上に設けられた画素部４００２と信号線駆動回路４００３と走査線駆動回路４００４とは薄膜トランジスタを複数有しており、図２１（Ｂ）では信号線駆動回路４００３に含まれる薄膜トランジスタ４００８と、画素部４００２に含まれる薄膜トランジスタ４０１０とを示す。
【０１６７】
また、発光素子４０１１は、薄膜トランジスタ４０１０と電気的に接続されている。
【０１６８】
また、引き回し配線４０１４は画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４とに、信号、または電源電圧を層供給する為の配線に相当する。引き回し配線４０１４は、引き回し配線４０１５を介して接続端子４０１６と接続されている。接続端子４０１６はフレキシブルプリントサーキット（ＦＰＣ）４０１８が有する端子と異方性導電膜４０１９を介して電気的に接続されている。
【０１６９】
なお、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ポリビニルブチラル、またはエチレンビニレンアセテートを用いる事ができる。
【０１７０】
なお、本実施の形態に係る発光装置は発光素子を有する画素部が形成されたパネルと、該パネルにＩＣが実装されたモジュールとをその範疇に含む。
【０１７１】
（実施の形態８）
本実施の形態では、上記実施の形態７で示したパネル、モジュールが有する画素回路、保護回路及びそれらの動作について説明する。なお、図１８〜図２１に示してきた断面図は駆動用ＴＦＴ１４０３又はスイッチング用ＴＦＴ１４０１と発光素子１４０５の断面図となっている。
【０１７２】
図２２（Ａ）に示す画素は、列方向に信号線１４１０及び電源線１４１１、１４１２、行方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦＴ１４０３、電流制御用ＴＦＴ１４０４、容量素子１４０２及び発光素子１４０５を有する。
【０１７３】
図２２（Ｃ）に示す画素は、駆動用ＴＦＴ１４０３のゲート電極が、行方向に配置された電源線１４１２に接続される点が異なっており、それ以外は図２２（Ａ）に示す画素と同じ構成である。つまり、図２２（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線１４１２が配置される場合（図２２（Ａ））と、列方向に電源線１４１２が配置される場合（図２２（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ１４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２２（Ａ）（Ｃ）として分けて記載する。
【０１７４】
図２２（Ａ）（Ｃ）に示す画素の特徴として、画素内に駆動用ＴＦＴ１４０３と電流制御用ＴＦＴ１４０４が直列に接続されており、駆動用ＴＦＴ１４０３のチャネル長Ｌ（１４０３）、チャネル幅Ｗ（１４０３）、電流制御用ＴＦＴ１４０４のチャネル長Ｌ（１４０４）、チャネル幅Ｗ（１４０４）は、Ｌ（１４０３）／Ｗ（１４０３）：Ｌ（１４０４）／Ｗ（１４０４）＝５〜６０００：１を満たすように設定するとよい。
【０１７５】
なお、駆動用ＴＦＴ１４０３は、飽和領域で動作し発光素子１４０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ１４０４は線形領域で動作し発光素子１４０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ１４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本実施の形態に係る発光装置は、電流制御用ＴＦＴ１４０４が線形領域で動作するために、電流制御用ＴＦＴ１４０４のＶｇｓの僅かな変動は、発光素子１４０５の電流値に影響を及ぼさない。つまり、発光素子１４０５の電流値は、飽和領域で動作する駆動用ＴＦＴ１４０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた発光装置を提供することができる。
【０１７６】
図２２（Ａ）〜（Ｄ）に示す画素において、スイッチング用ＴＦＴ１４０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ１４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子１４０２にそのビデオ信号の電圧が保持される。なお図２２（Ａ）（Ｃ）には、容量素子１４０２を設けた構成を示したがこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子１４０２を設けなくてもよい。
【０１７７】
図２２（Ｂ）に示す画素は、ＴＦＴ１４０６と走査線１４１４を追加している以外は、図２２（Ａ）に示す画素構成と同じである。同様に、図２２（Ｄ）に示す画素は、ＴＦＴ１４０６と走査線１４１４を追加している以外は、図２２（Ｃ）に示す画素構成と同じである。
【０１７８】
ＴＦＴ１４０６は、新たに配置された走査線１４１４によりオン又はオフが制御される。ＴＦＴ１４０６がオンとなると、容量素子１４０２に保持された電荷は放電し、電流制御用ＴＦＴ１４０４がオフとなる。つまり、ＴＦＴ１４０６の配置により、強制的に発光素子１４０５に電流が流れない状態を作ることができる。そのためＴＦＴ１４０６を消去用ＴＦＴと呼ぶことができる。従って、図２２（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０１７９】
図２２（Ｅ）に示す画素は、列方向に信号線１４１０、電源線１４１１、行方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦＴ１４０３、容量素子１４０２及び発光素子１４０５を有する。図２２（Ｆ）に示す画素は、ＴＦＴ１４０６と走査線１４１５を追加している以外は、図２２（Ｅ）に示す画素構成と同じである。なお、図２２（Ｆ）の構成も、ＴＦＴ１４０６の配置により、デューティ比を向上することが可能となる。
【０１８０】
以上のように、多様な画素回路を採用することができる。特に、非晶質半導体膜から薄膜トランジスタを形成する場合、駆動用ＴＦＴ１４０３の半導体膜を大きくすると好ましい。そのため、上記画素回路において、発光積層体からの光が封止基板側から射出する上面発光型とすると好ましい。
【０１８１】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。
【０１８２】
本実施の形態では、一画素に各ＴＦＴが設けられるアクティブマトリクス型の発光装置について説明したが、パッシブマトリクス型の発光装置にも適用可能である。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。発光が発光積層体の両側へ射出する発光装置の場合、パッシブマトリクス型の発光装置を用いる透過率が高まる。
【０１８３】
続いて、図２２（Ｅ）に示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。
【０１８４】
図２３には、画素部１５００にスイッチング用ＴＦＴ１４０１、１４０３、容量素子１４０２、発光素子１４０５が設けられている。信号線１４１０には、ダイオード１５６１と１５６２が設けられている。ダイオード１５６１と１５６２は、スイッチング用ＴＦＴ１４０１又は１４０３と同様に、上記実施の形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード１５６１と１５６２は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。
【０１８５】
ダイオードと接続する共通電位線１５５４、１５５５はゲート電極と同じレイヤーで形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。
【０１８６】
走査線１４１４に設けられるダイオードも同様な構成である。
【０１８７】
このように、本実施の形態によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、これに限定されず、駆動回路と画素との間に設けることもできる。
【０１８８】
（実施の形態９）
上記実施の形態にその一例を示したようなモジュールを搭載した発光装置を有する電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔＡｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２４、図２５に示す。
【０１８９】
図２４（Ａ）はテレビ受像器やパーソナルコンピュータのモニターなどである。筐体３００１、表示部３００３、スピーカー部３００４等を含む。表示部３００３にはアクティブマトリクス表示装置が設けられている。表示部３００３は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ないテレビ受像器又はモニターを得ることができる。
【０１９０】
図２４（Ｂ）は携帯電話機であり、本体３１０１、筐体３１０２、表示部３１０３、音声入力部３１０４、音声出力部３１０５、操作キー３１０６、アンテナ３１０８等を含む。表示部３１０３にはアクティブマトリクス表示装置が設けられている。表示部３１０３は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ない携帯電話機を得ることができる。
【０１９１】
図２４（Ｃ）はコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。表示部３２０３にはアクティブマトリクス表示装置が設けられている。表示部３２０３は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ないコンピュータを得ることができる。
【０１９２】
図２４（Ｄ）はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。表示部３３０２にはアクティブマトリクス表示装置が設けられている。表示部３３０２は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ないモバイルコンピュータを得ることができる。
【０１９３】
図２４（Ｅ）は携帯型のゲーム機であり、筐体３４０１、表示部３４０２、スピーカー部３４０３、操作キー３４０４、記録媒体挿入部３４０５等を含む。表示部３４０２にはアクティブマトリクス表示装置が設けられている。表示部３４０２は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ない携帯型ゲーム機を得ることができる。
【０１９４】
図２５はペーパーディスプレイであり、本体３１１０、画素部３１１１、ドライバＩＣ３１１２、受信装置３１１３、フィルムバッテリー３１１４等を含む。受信装置では上記携帯電話機の赤外線通信ポート３１０７からの信号を受信することができる。画素部３１１１にはアクティブマトリクス表示装置が設けられている。画素部３１１１は画素ごとに実施の形態１〜３に示した作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより劣化が少ないペーパーディスプレイを得ることができる。
【図面の簡単な説明】
【０１９５】
【図１】半導体装置の作製工程を説明する図。
【図２】半導体装置の作製工程を説明する図。
【図３】半導体装置の作製工程を説明する図。
【図４】半導体装置の一例を示す図。
【図５】半導体装置の作製工程を説明する図。
【図６】半導体装置の作製工程を説明する図。
【図７】非接触でデータの送受信が可能である半導体装置の作製工程を説明する図。
【図８】非接触でデータの送受信が可能である半導体装置の作製工程を説明する図。
【図９】非接触でデータの送受信が可能である半導体装置の作製工程を説明する図。
【図１０】非接触でデータの送受信が可能である半導体装置の作製工程を説明する図。
【図１１】非接触でデータの送受信が可能である半導体装置の作製工程を説明する図。
【図１２】非接触でデータの送受信が可能である半導体装置の適用例を示す図。
【図１３】液晶表示装置の作製工程を説明する図。
【図１４】液晶表示装置の作製工程を説明する図。
【図１５】液晶表示装置の画素部の上面図。
【図１６】液晶表示装置の作製工程を説明する図。
【図１７】液晶表示装置の作製工程を説明する図。
【図１８】発光装置の作製工程を説明する図。
【図１９】発光装置の作製工程を説明する図。
【図２０】発光装置の作製工程を説明する図。
【図２１】発光装置の断面図。
【図２２】発光装置の等価回路図。
【図２３】発光装置の等価回路図。
【図２４】電子機器の例を示す図。
【図２５】電子機器の例を示す図。
【符号の説明】
【０１９６】
１００    基板
１０１    下地膜
１０２    半導体膜
１０３    半導体膜
１０５    半導体膜
１０６    酸化膜
１０７    アモルファスシリコン膜
１０８    半導体膜
【図１】
0005235051.tif 000002
【図２】
0005235051.tif 000003
【図３】
0005235051.tif 000004
【図４】
0005235051.tif 000005
【図５】
0005235051.tif 000006
【図６】
0005235051.tif 000007
【図７】
0005235051.tif 000008
【図８】
0005235051.tif 000009
【図９】
0005235051.tif 000010
【図１０】
0005235051.tif 000011
【図１１】
0005235051.tif 000012
【図１２】
0005235051.tif 000013
【図１３】
0005235051.tif 000014
【図１４】
0005235051.tif 000015
【図１５】
0005235051.tif 000016
【図１６】
0005235051.tif 000017
【図１７】
0005235051.tif 000018
【図１８】
0005235051.tif 000019
【図１９】
0005235051.tif 000020
【図２０】
0005235051.tif 000021
【図２１】
0005235051.tif 000022
【図２２】
0005235051.tif 000023
【図２３】
0005235051.tif 000024
【図２４】
0005235051.tif 000025
【図２５】
0005235051.tif 000026