(57)【特許請求の範囲】
【請求項１】
表面に凸部が形成されているとともに、第１のｎ型不純物濃度を有するｎ型の第１のIII族窒化物半導体層と、
前記第１のIII族窒化物半導体層の表面のうちの前記凸部を除く範囲に積層されているとともに、前記凸部の表面より高い位置まで積層されているｐ型の第２のIII族窒化物半導体層と、
前記凸部の表面に積層されているとともに、前記第２のIII族窒化物半導体層の表面に積層されており、前記第１のｎ型不純物濃度よりも高い第２のｎ型不純物濃度を有するｎ型の第３のIII族窒化物半導体層を備えている縦型のIII族窒化物半導体装置を製造する方法であり、
前記第１のIII族窒化物半導体層の表面のうちの前記凸部の形成範囲を除く範囲をエッチングして前記凸部を形成する工程と、
前記凸部が形成された前記第１のIII族窒化物半導体層の表面に前記第２のIII族窒化物半導体層を形成する工程であって、前記第１のIII族窒化物半導体層の前記凸部を除く範囲の表面に形成した前記第２のIII族窒化物半導体層が前記凸部の表面より高くなるまで形成する工程と、
前記第２のIII族窒化物半導体層の表面のうちの前記凸部が埋設されている位置を前記凸部が露出するまでエッチングして凹部を形成する工程と、
前記第２のIII族窒化物半導体層の前記凹部内及び前記第２のIII族窒化物半導体層の表面上に前記第３のIII族窒化物半導体層を形成する工程を備えていることを特徴とする縦型のIII族窒化物半導体装置の製造方法。
【請求項２】
表面に凸部が形成されているとともに、第１のｎ型不純物濃度を有するｎ型の第１のIII族窒化物半導体層と、
前記第１のIII族窒化物半導体層の表面のうちの前記凸部を除く範囲に積層されており、前記凸部の表面より高い位置まで積層されているとともに、前記凸部の表面が底面に露出している凹部が形成されているｐ型の第２のIII族窒化物半導体層と、
前記凸部の表面に積層されているとともに、前記第２のIII族窒化物半導体層の表面に積層されており、前記第１のｎ型不純物濃度よりも高い第２のｎ型不純物濃度を有するｎ型の第３のIII族窒化物半導体層を備えており、
前記第３のIII族窒化物半導体層は、前記第２のIII族窒化物半導体層の表面上に形成される第１部分と、前記第１部分から下方に伸びて前記凹部内において前記凸部の表面に接触して形成される第２部分とを備えており、
前記第２部分と前記凸部とが、前記第２のIII族窒化物半導体層を貫通する貫通層を形成しており、
前記貫通層内に形成されている前記第２部分を平面視したときの幅が前記凸部を平面視したときの幅と相違していることを特徴とする縦型のIII族窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体装置とその製造方法に関する。特に、縦型のIII族窒化物半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１に、縦型のIII族窒化物半導体装置とその製造方法が開示されている。その半導体装置は、ｎ型のIII族窒化物半導体層と、その表面に積層されているｐ型のIII族窒化物半導体層を備えている。ｐ型層には、そのｐ型層を貫通する溝が形成されており、その溝の中をｎ型層が伸びている。ｐ型層の溝の中を伸びているｎ型層によって、縦方向に伸びるｎチャネル型の電流経路が確保され、縦型の半導体装置（一対の電極が半導体基板の表裏両面に分かれて形成されている半導体装置）を実現している。
【０００３】
特許文献１の技術では、ｎ型のIII族窒化物半導体層の表面の全域にｐ型のIII族窒化物半導体層を形成した後に、ｐ型層の表面の一部をエッチングしてｎ型層の表面に達する溝を形成する。その後に、溝の底面に露出しているｎ型層の表面から、ｎ型のIII族窒化物半導体層を結晶成長させることによって、ｐ型層の溝の中を伸びるｎ型層を形成する。
【０００４】
【特許文献１】特開２００８−１０７８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
III族窒化物は、結晶成長するときに結晶中にシリコン（Ｓｉ）や酸素（Ｏ）を取り込みやすい。その際に、結晶成長層の端部が拘束されない条件で結晶成長する場合よりも、結晶成長層の端部が拘束された条件で結晶成長する場合の方が、結晶中にシリコンや酸素を取り込みやすい。すなわち、ｐ型層の下側に存在しているｎ型のIII族窒化物半導体層を結晶成長する場合には、結晶中にシリコンや酸素が取り込まれにくいのに対して、ｐ型層の溝の中にｎ型のIII族窒化物半導体層を結晶成長する場合には、結晶中にシリコンや酸素が取り込まれやすい。結晶中に取り込まれたシリコンや酸素はIII族窒化物にとってｎ型の不純物となる。
【０００６】
特許文献１の製造方法では、ｐ型層の下側に存在しているｎ型のIII族窒化物半導体層の不純物濃度に比して、ｐ型の溝の中を伸びるｎ型のIII族窒化物半導体層の不純物濃度が高くなってしまう。
ｐ型層の溝の中を伸びるｎ型のIII族窒化物半導体層は、オン時に電流経路となる領域であるとともに、オフ時には空乏化して耐圧を確保する領域である。ｐ型層の溝の中を伸びるｎ型のIII族窒化物半導体層の不純物濃度が高いと、オフ時にｐ型層からｎ型層内に伸びる空乏層が十分に伸びず、溝の中心部に空乏化されないｎ型層が残存してしまう。空乏化されない領域が残存していると、空乏層で電位差を確保することができず、逆バイアス電圧がゲート絶縁膜に印加されてしまう。ゲート絶縁膜が破壊されてしまう現象が生じやすい。
【０００７】
本発明は、上記の課題を解決するために提案された。すなわち本発明は、ｐ型層を貫通するｎ型のIII族窒化物半導体層を備えているｎチャネル型の縦型のIII族窒化物半導体装置であって、ｐ型層を貫通するｎ型層の不純物濃度が低く、オフ時にはｐ型層からｎ型層内に向けて空乏層が十分に伸び、ｐ型層を貫通するｎ型層を空乏層が横断する構造と、その構造を製造する方法を提供する。
【課題を解決するための手段】
【０００８】
本発明は、表面に凸部が形成されているとともに、第１のｎ型不純物濃度を有するｎ型の第１のIII族窒化物半導体層と、第１のIII族窒化物半導体層の表面のうちの凸部を除く範囲に積層されているとともに、凸部の表面より高い位置まで積層されているｐ型の第２のIII族窒化物半導体層と、凸部の表面に積層されているとともに、第２のIII族窒化物半導体層の表面に積層されており、第１のｎ型不純物濃度よりも高い第２のｎ型不純物濃度を有するｎ型の第３のIII族窒化物半導体層を備えている縦型のIII族窒化物半導体装置を製造する方法に関する。ｐ型の第２のIII族窒化物半導体層には、ｐ型の第２のIII族窒化物半導体層の表面から裏面に達する凹部が形成されており、その凹部に、ｎ型の第１のIII族窒化物半導体層の凸部とｎ型の第３のIII族窒化物半導体層が充填されているとともに、第２のIII族窒化物半導体層の表面上に第３のIII族窒化物半導体層が形成されており、それらのｎ型層がｎチャネル型の電流経路を形成して縦型の半導体装置を実現する。
【０００９】
本発明の製造方法は、第１のIII族窒化物半導体層の表面のうちの凸部の形成範囲を除く範囲をエッチングして凸部を形成する工程と、凸部が形成された第１のIII族窒化物半導体層の表面に第２のIII族窒化物半導体層を形成する工程であって、第１のIII族窒化物半導体層の凸部を除く範囲の表面に形成した第２のIII族窒化物半導体層が凸部の表面より高くなるまで形成する工程と、第２のIII族窒化物半導体層の表面のうちの凸部が埋設されている位置を凸部が露出するまでエッチングして凹部を形成する工程と、第２のIII族窒化物半導体層の凹部内及び第２のIII族窒化物半導体層の表面上に第３のIII族窒化物半導体層を形成する工程を備えている。
【００１０】
本方法を用いると、ｎチャネル型の電流経路が、ｎ型の第１のIII族窒化物半導体層の凸部と、凹部内に形成されているｎ型の第３のIII族窒化物半導体層で形成される。
ｎ型の第１のIII族窒化物半導体層の凸部は、結晶成長層の端部が拘束されない条件で結晶成長させることができ、結晶中に不純物が取り込まれにくい条件で製造することができる。凹部内に形成されているｎ型の第３のIII族窒化物半導体層は、結晶成長層の端部が拘束された条件で結晶成長させることができ、結晶中に不純物が取り込まれやすい条件で製造される。そのために、ｎ型不純物の濃度が異なる２つのIII族窒化物半導体層が積層されている構造によってｎチャネル型の電流経路を形成することができる。
【００１１】
ｐ型層を貫通するｎ型層のうち、ｎ型不純物濃度が低い領域、すなわち第１のIII族窒化物半導体層の凸部で形成されている領域では、III族窒化物半導体装置のオフ時に空乏層が長く伸び、空乏層が横断する。空乏層で電位差を受け持つことができ、ゲート絶縁膜に作用する電位差を低減する。ｎ型不純物濃度が低い領域が、III族窒化物半導体装置の絶縁特性を向上する。
ｐ型層を貫通するｎ型層のうち、ｎ型不純物濃度が高い領域、すなわち凹部内に形成されている第３のIII族窒化物半導体層では、抵抗が低い。ｎ型不純物濃度が低い領域で高抵抗となるのを補償する。
本方法によると、オフ時に空乏化するとともに、抵抗の低い領域が存在するｎチャネル型の電流経路を備えた縦型のIII族窒化物半導体装置を製造することができる。
【００１２】
本発明によって、ｎ型の第１のIII族窒化物半導体層と、ｐ型の第２のIII族窒化物半導体層と、ｎ型の第３のIII族窒化物半導体層を備えている半導体装置が実現される。ｎ型の第１のIII族窒化物半導体層の表面には、凸部が形成されている。この第１のIII族窒化物半導体層は、第１のｎ型不純物濃度を有する。ｐ型の第２のIII族窒化物半導体層は、第１のIII族窒化物半導体層の表面のうちの凸部を除く範囲に積層されており、凸部の表面より高い位置まで積層されているとともに、凹部が形成されている。凹部の底面には、ｎ型の第１のIII族窒化物半導体層の凸部の表面が露出している。ｎ型の第３のIII族窒化物半導体層は、ｎ型の第１のIII族窒化物半導体層の凸部の表面に積層されているとともに、第２のIII族窒化物半導体層の表面に積層されており、第１のｎ型不純物濃度よりも高い第２のｎ型不純物濃度を有する。
本発明のIII族窒化物半導体装置において、第３のIII族窒化物半導体層は、第２のIII族窒化物半導体層の表面上に形成される第１部分と、その第１部分から下方に伸びて凹部内において凸部の表面に接触して形成される第２部分とを備えており、第２部分と凸部とが、第２のIII族窒化物半導体層を貫通する貫通層を形成しており、その貫通層内に形成されている第３のIII族窒化物半導体層の第２部分を平面視したときの幅が凸部を平面視したときの幅と相違していることを特徴とする。
【００１３】
本発明の半導体装置では、ｐ型の第２層の凹部内に形成されているｎ型の第１層の凸部と、ｐ型の第２層の凹部内に形成されているｎ型の第３層でｎチャネル型の電流経路が形成される。オフ時に空乏化する領域と、オン時に低抵抗となる領域を合わせもった電流経路を備えている縦型のIII族窒化物半導体装置が実現される。
また、ｐ型の第２層の凹部内に形成されているｎ型の第１層の凸部の幅と、ｐ型の第２層の凹部内に形成されているｎ型の第３層を幅が相違しているので、第１層の凸部と凹部内に形成されている第３層の相対位置がずれても、第１層と第３層の接触面積が変化しない。特性の安定した半導体装置を製造し続けることができる。
【００１４】
第１層の凸部と凹部内に形成されている第３層の幅が同じであると、第１層と第３層の相対位置がずれると、第１層と第３層の接触面積が変化する。例えば両者の幅が２μｍであるとする。両者が正確に重ねあわされると２μｍの全長で両者が接触する。これに対して第１層と第３層の相対位置が１μｍずれると、両者の接触長さが１μｍに減少する。これに対して、第１層と第３層の一方の幅が４μｍで他方の幅が２μｍであるとする。この場合は、両者が正確に重ねあわされても、１μｍずれても、両者の接触長さは常に２μｍであり、変化がない。
本発明の半導体装置によると、特性が安定した半導体装置を量産することができる。
【発明の効果】
【００１５】
本発明によると、ｐ型層を貫通するｎ型の貫通層を備えているｎチャネル型の縦型のIII族窒化物半導体装置において、オフ時に空乏化する不純物低濃度層と、オン抵抗を下げる不純物高濃度層を積層した貫通層を実現することができる。高耐圧で低抵抗な縦型のIII族窒化物半導体装置を実現することができる。
また、第２層の凹部内に形成されている第１層の凸部の幅と第３層の幅を異ならせることができ、異ならせることによって特性が安定した縦型のIII族窒化物半導体装置の量産が可能となる。
【発明を実施するための最良の形態】
【００１６】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）  III族窒化物半導体に、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である、窒化アルミニウムガリウムインジウムを用いる。
（第２特徴）  電極群を形成した後に熱処理を行う。
（第３特徴）  ｎ型の第３のIII族窒化物半導体層は、ｐ型の第２のIII族窒化物半導体層の凹部内と表面上に形成されている。その上面に、第３のIII族窒化物半導体層のバンドギャップよりも大きなバンドギャップを有する第４のIII族窒化物半導体層が積層されており、第３のIII族窒化物半導体層と第４のIII族窒化物半導体層の界面に二次元電子ガス層が形成される。
【実施例】
【００１７】
（第１実施例）
図１〜図６に、本実施例の縦型のＨＥＭＴ（High Electron Mobility Transistor）（III族窒化物半導体装置）１００の製造方法を示す。
まず図１に示すように、ｎ型の窒化ガリウム基板２の表面に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、ｎ型の第１の窒化ガリウム層（第１のIII族窒化物半導体層）４を結晶成長させる。第１の窒化ガリウム層４は、窒化ガリウム基板２をアンモニア（ＮＨ３）中で１０５０℃に加熱し、トリメチルガリウム（（ＣＨ３）３Ｇａ）を供給することによって成長させる。窒化ガリウム基板２のキャリア濃度は１×１０１８ｃｍ−３である。第１の窒化ガリウム層４のキャリア濃度は２×１０１６ｃｍ−３であり、厚みは５μｍである。
【００１８】
次に図２に示すように、凸部４ａを形成する範囲に第１シリコン酸化膜５を形成する。次に第１の窒化ガリウム層４の一部（第１シリコン酸化膜５で覆われていない範囲であって、製造後に第２の窒化ガリウム層６が存在する範囲）をドライエッチングし、凸部４ａを形成する。凸部の高さは約０．４μｍである。
【００１９】
次に図３に示すように、第１シリコン酸化膜５を除去した後、第１の窒化ガリウム層４の表面の全域に、ｐ型の第２の窒化ガリウム層（第２のIII族窒化物半導体層）６を結晶成長させる。第２の窒化ガリウム層６のキャリア濃度は２×１０１７ｃｍ−３であり、厚みは０．５μｍである。第２の窒化ガリウム層６の表面は凸部４ａよりも高く、凸部４ａは第２の窒化ガリウム層６の中に埋設される。
【００２０】
次に図４に示すように、第２の窒化ガリウム層６の表面の一部であって、凸部４ａが埋設されている範囲以外の部分に第２シリコン酸化膜７を形成する。このとき、第２シリコン酸化膜７に形成する開口７ａの幅Ｗ２を、凸部４ａの幅Ｗ１よりも広くする。
次に第２シリコン酸化膜７が形成されていない範囲の第２の窒化ガリウム層６の表面をドライエッチングし、底面に第１の窒化ガリウム層４の凸部４ａの表面が露出する凹部６ａを形成する。エッチングする深さは０．２μｍである。第２シリコン酸化膜７に形成する開口７ａの幅Ｗ２が凸部４ａの幅Ｗ１よりも広くされているので、開口７ａと凸部４ａの左右方向の相対的位置関係がずれても、凹部６ａの底面に凸部４ａの表面の全域が露出する。
【００２１】
次に図５に示すように、第２シリコン酸化膜７を除去した後、凹部６ａと第２の窒化ガリウム層６の表面に、ＭＯＣＶＤ法を利用して、ｎ型の第３の窒化ガリウム層（第３のIII族窒化物半導体層）８を結晶成長させる。第３の窒化ガリウム層８のキャリア濃度は２×１０１６ｃｍ−３である。このとき凹部６ａ内に成長する第３の窒化ガリウム層８ａは、端部が拘束された条件で結晶成長するため、シリコンや酸素を取り込みやすく、他領域よりもｎ型のキャリア濃度が高くなる。凸部４ａと、第２の窒化ガリウム層６に形成された凹部６ａ内に形成された第３の窒化ガリウム層８ａによって、ｐ型の第２の窒化ガリウム層６を貫通するｎ型の貫通層９が形成される。
【００２２】
次に図６に示すように、第３の窒化ガリウム層８の表面に窒化アルミニウムガリウムインジウム層１０を形成する。窒化アルミニウムガリウムインジウム層１０の一般式はAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。ここでは第３の窒化ガリウム層８のバンドギャップよりも窒化アルミニウムガリウムインジウム層１０のバンドギャップが広い関係を満たす材料を選択する。次に、窒化アルミニウムガリウムインジウム層１０の表面に第３シリコン酸化膜１１を形成する。第３シリコン酸化膜１１の厚みは５０ｎｍである。
【００２３】
次に図７に示すように、第３シリコン酸化膜１１の一部と窒化アルミニウムガリウムインジウム層１０の一部と第３の窒化ガリウム層８の一部をエッチングした後、エッチングした部分にソース電極１２を形成する。また、窒化ガリウム基板２の裏面にドレイン電極１６を形成する。さらに、残存している第３シリコン酸化膜１１の表面の一部に、凹部６ａ内に形成された第３の窒化ガリウム層８ａの幅よりも大きな幅でゲート電極１４を形成する。残存している第３シリコン酸化膜１１はゲート絶縁膜として利用される。さらに、熱処理を行うことによって、良好なオーミックコンタクトを得ることができる。その結果、ＨＥＭＴ１００を製造することができる。
【００２４】
次に、ＨＥＭＴ１００の動作について説明する。
ＨＥＭＴ１００では、ゲート電極１４に所定の電圧を印加したときに、第３の窒化ガリウム層８と窒化アルミニウムガリウムインジウム層１０との界面８ｂに、二次元電子ガス層（２ＤＥＧ）が形成される。ＨＥＭＴ１００では、この二次元電子ガス層を利用して電子を走行させることによって、電子の移動度を高めることができ、高速動作を実現することができる。
【００２５】
ＨＥＭＴ１００では、電流経路となる貫通層９に、ｎ型不純物の濃度が異なる２つの窒化ガリウム層４ａ、８ａが混在している。すなわち、貫通層９が、第１の窒化ガリウム層４の凸部４ａと、第２の窒化ガリウム層６の凹部６ａ内に形成されている第３の窒化ガリウム層８ａによって形成されている。貫通層９のうちｎ型不純物濃度が低い領域、すなわち第１の窒化ガリウム層４の凸部４ａは、ＨＥＭＴ１００のオフ時に空乏化される。貫通層９のうちｎ型不純物濃度が高い領域、すなわち第２の窒化ガリウム層６の凹部６ａ内に形成されている第３の窒化ガリウム層８ａはオン抵抗が低い。ＨＥＭＴ１００では、オフ時に電流経路となる貫通層９の一部が空乏化されるとともに、貫通層９にオン抵抗を下げる低抵抗領域が存在している。
【００２６】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例では縦型のＨＥＭＴを記載したが、縦型のＦＥＴ（Field Effect Transistor）であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施例であるＨＥＭＴ１００を製造する方法の工程（１）を示す。
【図２】ＨＥＭＴ１００を製造する方法の工程（２）を示す。
【図３】ＨＥＭＴ１００を製造する方法の工程（３）を示す。
【図４】ＨＥＭＴ１００を製造する方法の工程（４）を示す。
【図５】ＨＥＭＴ１００を製造する方法の工程（５）を示す。
【図６】ＨＥＭＴ１００を製造する方法の工程（６）を示す。
【図７】ＨＥＭＴ１００を製造する方法の工程（７）を示す。
【符号の説明】
【００２８】
２：窒化ガリウム基板
４：第１の窒化ガリウム層（第１のIII族窒化物半導体層）
４ａ：凸部
５：第１シリコン酸化膜
６：第２の窒化ガリウム層（第２のIII族窒化物半導体層）
６ａ：凹部
７：第２シリコン酸化膜
７ａ：開口
８：第３の窒化ガリウム層（第３のIII族窒化物半導体層）
８ａ：凹部６ａ内に形成されている第３の窒化ガリウム層
８ｂ：第３の窒化ガリウム層８と窒化アルミニウムガリウムインジウム層１０との界面
９：貫通層
１０：窒化アルミニウムガリウムインジウム層
１１：第３シリコン酸化膜
１２：ソース電極
１４：ゲート電極
１６：ドレイン電極
１００：ＨＥＭＴ（III族窒化物半導体装置）
【図１】
0005289818.tif 000002
【図２】
0005289818.tif 000003
【図３】
0005289818.tif 000004
【図４】
0005289818.tif 000005
【図５】
0005289818.tif 000006
【図６】
0005289818.tif 000007
【図７】
0005289818.tif 000008