(57)【特許請求の範囲】
【請求項１】
２枚のシリコン基板がシリコン酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、該キャビティーに臨む他方のシリコン基板及びこのシリコン基板の両面に形成されたシリコン酸化膜によってダイアフラムが形成された半導体圧力センサであって、
前記ダイアフラムを形成するシリコン基板の外側には、シリコン酸化膜の上にパッシベーション膜が形成されていて、
前記他方のシリコン基板の両面に形成されたシリコン酸化膜のうち、キャビティー内側のシリコン酸化膜は、キャビティー外側のシリコン酸化膜とパッシベーション膜の厚さの合計よりも厚く形成したことを特徴とする半導体圧力センサ。
【請求項２】
請求項１記載の半導体圧力センサにおいて、前記キャビティーは真空状態であって、前記キャビティー内側のシリコン酸化膜は、該ダイアフラムが前記キャビティー内を真空状態とする前の初期状態でキャビティー内に凹む厚さである半導体圧力センサ。
【請求項３】
請求項１または２記載の半導体圧力センサにおいて、前記他方のシリコン基板のダイアフラム部分外側面には、感応抵抗素子がブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成されている半導体圧力センサ。
【請求項４】
請求項３記載の半導体圧力センサにおいて、前記感応抵抗素子は、前記ダイアフラムの歪みに応じて抵抗値が変化するピエゾ素子である半導体圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、気圧等の圧力を測定する、ダイアフラム型の半導体圧力センサに関する。
【背景技術】
【０００２】
従来、自動車のタイヤ空気圧などを測定する半導体圧力センサとして、ダイアフラム型の半導体圧力センサが知られている（特許文献１乃至６）。
【０００３】
従来の半導体圧力センサの断面構造を図４に示した。この半導体圧力センサは、第１シリコン基板１１１と第２シリコン基板１１３とが酸化膜１１２を挟んで積層され、第１シリコン基板１１１上に、ピエゾ素子１０３及び回路素子１０４がブリッジ回路を構成するように形成された、ＳＯＩ（シリコン・オン・インシュレータ）基板からなる半導体基板１１０が用いられている。この半導体基板１１０は、第２シリコン基板１１３の表面（図では下面）に、フォトレジスト等よりなる積層膜を形成し、この積層膜をマスクとして第２シリコン基板１１３をドライエッチングにより凹部（キャビティー）１２２を形成する。その後、積層膜をウエットエッチングにより除去し、凹部１２２が真空状態となるように、半導体基板１１０をガラス基板と接合する。
【０００４】
なお、ダイアフラム１２１は、平面視矩形に、かつそのダイアフラム１２１の各辺上にピエゾ素子１０３がかかるように形成され、ブリッジ回路の中点電圧が、圧力測定電圧として出力される。
【特許文献１】特開２００１-３５８３４５号公報
【特許文献２】特開２００１-３５２０７８号公報
【特許文献３】特開２００２-２０８７０８号公報
【特許文献４】特開平５-０６３２１１号公報
【特許文献５】特開２００２-０７１４９３号公報
【特許文献６】特開２００２-３５０２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし従来の半導体圧力センサは、シリコン酸化膜除去工程において、積層膜の下層部分であるシリコン酸化膜を、フッ酸系エッチング液等を用いたウエットエッチングにより除去している。その際、ダイアフラム１２１を構成する第１シリコン基板１１が露出しないように酸化膜１１２を残すが、この酸化膜１１２とダイアフラム１２１の回路（外側）面に形成される熱酸化膜等との曲げ応力バランスを考慮していない。そのため、凹部１２２を真空状態にしたときのダイアフラム１２１の凹み状態が一定せず、曲げ応力差が温度特性にも影響していた。つまり、基準温度、基準圧力におけるオフセット温度特性、オフセット中点電圧のバラツキ、誤差が大きく、また温度変化によって誤差を生じるという問題があった。
【０００６】
かかる従来技術の問題に鑑みて本発明は、初期特性が安定し、オフセット温度特性を改善できる半導体圧力センサを得ることを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成する本発明は、２枚のシリコン基板がシリコン酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、該キャビティーに臨む他方のシリコン基板及びこのシリコン基板の両面に形成されたシリコン酸化膜によってダイアフラムが形成された半導体圧力センサであって、前記ダイアフラムを形成するシリコン基板の外側には、シリコン酸化膜の上にパッシベーション膜が形成されていて、前記他方のシリコン基板の両面に形成されたシリコン酸化膜のうち、キャビティー内側のシリコン酸化膜は、キャビティー外側のシリコン酸化膜とパッシベーション膜の厚さの合計よりも厚く形成したことに特徴を有する。
【０００８】
実際的には、前記キャビティーは真空状態であって、前記キャビティーに臨むシリコン酸化膜は、該ダイアフラムが前記キャビティー内を真空状態とする前の初期状態でキャビティー内に凹む厚さとする。
【０００９】
前記他方のシリコン基板のダイアフラム部分外側面（回路面）には感応抵抗素子を、ブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成することが実際的である。前記感応抵抗素子は、前記ダイアフラムの歪みに応じて抵抗値が変化するピエゾ素子とすることができる。
【発明の効果】
【００１０】
以上の構成からなる本発明によれば、ダイアフラムの酸化膜が、キャビティー内側の酸化膜の方が外側の酸化膜よりも厚く形成され、ダイアフラムが常にキャビティー内方に凹むので、初期状態、初期特性が安定し、また温度変化の影響を受け難く、温度特性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１１】
本発明の最良な実施形態について、添付図を参照して説明する。図１はダイアフラム型の半導体圧力センサにかかる本発明の実施形態の主要部を図２の切断線Ｉ-Ｉに沿って示す断面図、図２は同半導体圧力センサの要部を示す平面図、図３は、同半導体圧力センサの製造過程を示す工程図である。
【００１２】
先ず、ピエゾ素子２２、配線２３及びパッド２４が形成されたＳＯＩ（シリコン・オン・インシュレータ）基板１０を用意する。このＳＯＩ基板１０は、第１シリコン基板１１と第２シリコン基板１３とが、酸化膜であるシリコン酸化膜（Ｓｉ０2）１２を介して貼り合わされている。第１シリコン基板１１の回路面（上側面）には酸化膜としてシリコン酸化膜１４が形成されていて、このシリコン酸化膜１４の下に、ブリッジ回路を形成するように感応抵抗素子としてのピエゾ素子２２、ピエゾ素子２２に導通した配線２３及びパッド２４が形成され、さらにピエゾ素子２２、配線２３及びシリコン酸化膜１４の上に、これらを絶縁保護する、シリコンナイトライドＳｉ3Ｎ4によるパッシベーション膜１５が形成されている。キャビティー２０内側のシリコン酸化膜１２ｂは、キャビティー２０外側のシリコン酸化膜１４及びパッシベーション膜１５よりも厚く形成されている。なお、各パッド２４は、パッシベーション膜１５から露出している。
【００１３】
ＳＯＩ基板１０には、第２シリコン基板１３にその表面側からキャビティー（凹部）２０を形成し、このキャビティー２０の上面を構成するシリコン酸化膜１２、第１シリコン基板１１、シリコン酸化膜１４及びパッシベーション膜１５によってダイアフラム２１が形成されている。このダイアフラム２１は、平面視矩形である（図２）。そうして各ピエゾ素子２２は、ダイアフラム２１の矩形輪郭の各辺にかかる位置に形成されている。
【００１４】
このダイアフラム２１を構成する、キャビティー２０に臨むシリコン酸化膜１２ｂの輪郭部には丸み１２ａが形成されている。図示実施形態では、シリコン酸化膜１２と第２シリコン基板１３とが接合されているので、この丸み１２ａは、シリコン酸化膜１２ｂと第２シリコン基板１３の境界部分に、該シリコン酸化膜１２ｂ全周に渡って同様に形成されている。
【００１５】
さらにこの実施形態では、ダイアフラム２１を形成する、キャビティー２０内側のシリコン酸化膜１２ｂの厚さを、ダイアフラム２１が常にキャビティー２０内に凹む（キャビティー２０内に突出する）ように、キャビティー２０外側である回路面側のシリコン酸化膜１４及びパッシベーション膜１５よりも厚く形成してある。この実施形態において、シリコン酸化膜１２ｂの厚さは、ダイアフラム２１が初期状態で常にキャビティー２０内に凹む厚さであればよい。
【００１６】
以上の通り構成されたＳＯＩ基板１０の第２シリコン基板１３の表面（下面）にガラス基板またはシリコン基板からなるベース基板３１が接合され、ダイアフラム２１とベース基板３１との間のキャビティー２０が密閉される。キャビティー２０内は、真空とされる。この真空状態においてもダイアフラム２１は、キャビティー２０内に凹んだ状態を維持する。
【００１７】
このダイアフラム２１が外面に付加される圧力に応じて歪むと、その歪みに応じてピエゾ素子２２の抵抗値が変化する。このピエゾ素子２２によって形成されたブリッジ回路の中点電位が、センサ出力として公知の測定装置に出力される。なお、この測定装置の少なくとも一部の回路をＳＯＩ基板１０の回路面に形成してもよい。
【００１８】
次に、この半導体圧力センサの製造方法について、図３を参照して説明する。図３（Ａ）は、ピエゾ素子２２、配線２３及びパッシベーション層１５が形成された、ＳＯＩ基板１０である。この段階でのＳＯＩ基板１０は、通常はウエハ状態で供給される。
【００１９】
先ず、ベース基板３１との接合面となる第２シリコン基板１３の表面をグラインドして、第２シリコン基板１３を所定の厚さに形成する（図３（Ｂ））。このグラインド工程は、ＳＯＩ基板１０の製造段階で施してもよい。
【００２０】
次に、ダイアフラム２１を形成する際のエッチング用のマスクとして、第２シリコン基板１３の表面（下面）に下方から、レジスト等を成膜する。このレジスト膜１６は、コーター等の通常工程により成膜することができる。続いて、第２シリコン基板１３の下面に形成されたレジスト膜１６のうち、ダイアフラム２１を形成すべき領域に対応したレジスト膜１６を露光し、所望のパターンからなるマスクを形成する（図３（Ｃ））。この実施形態では、平面視矩形のダイアフラム２１が形成されるパターンを形成する。
【００２１】
次に、レジスト膜１６をマスクとして、第２シリコン基板１３をドライエッチングしてキャビティー２０を掘り、ダイアフラム２１を形成する（図３（Ｄ））。ここでは、MEMS(Micro Electro Mechanical Systems)プロセスで使用される公知のSi-Deep Etcherにより、第２シリコン基板１３の表面（図では下面）側から等方性エッチングと保護膜成膜という工程を繰り返して、第２シリコン基板１３部を掘り、キャビティー２０を形成する。Si-Deep Etcherでは、例えば、C4Ｆ8とＳＦ6という二種類のガスを使用する。
【００２２】
第２シリコン基板１３のエッチングが進み、シリコン酸化膜１２まで達すると、シリコン酸化膜１２がエッチングストッパーとなって、第２シリコン基板１３に平面視矩形のキャビティー２０が形成される。シリコン酸化膜１２はさらにエッチングされるが、その際、このキャビティー２０を周回するように第２シリコン基板１３との境界部に丸み（Ｒ）１２ａが形成される。
【００２３】
この実施形態では、所定の厚さのシリコン酸化膜１２ｂになるまで、キャビティー２０部分のシリコン酸化膜１２のドライエッチングを継続する。つまり、シリコン酸化膜１２ｂの厚さは、第１シリコン基板１１の回路面に形成されているシリコン酸化膜１４及びパッシベーション膜１５の厚さよりも厚く、ダイアフラム２１が常に凹むように形成する。
【００２４】
MEMSによるドライエッチング工程によれば、キャビティー２０の内壁面（内側面）はダイアフラム２１に対して直角に形成されるので、キャビティー２０の深さにかかわらずキャビティー２０の平面形状及びピエゾ素子２２に対する相対位置を一定に保つことができる。
【００２５】
このドライエッチング工程により、キャビティー２０の上面となるシリコン酸化膜１２ｂと、第１シリコン基板１１、及びパッシベーション膜１５によってダイアフラム２１が形成される。ここで、シリコン酸化膜１２ｂの厚さは、ダイアフラム２１が常に凹んだ状態となる厚さに設定し、温度変化によるダイアフラム２１の曲げ応力に変化が生じないように設定してある。この実施形態では、ドライエッチングする前のシリコン酸化膜１２の厚さ及びドライエッチング後のシリコン酸化膜１２ｂの厚さは、いずれもシリコン酸化膜１４の厚さよりも厚い。例えば、シリコン酸化膜１２ｂは0.4mm、シリコン酸化膜１４は0.1mm、パッシベーション膜１５は0.2mmである。
【００２６】
ダイアフラム２１を形成した後に、マスクであるレジスト膜１６を、例えば公知のレジスト剥離により全面除去する（図３（Ｅ））。なお、このレジスト剥離工程を施しても、シリコン酸化膜１２の丸み１２ａは維持される。
【００２７】
次に、レジスト膜１６を全面除去した第２シリコン基板１３の表面（下面）に、真空状態でベース基板３１を接合する（図３（Ｆ））。これにより、ダイアフラム２１とベース基板３１との間のキャビティー２０が真空室とされ、絶対圧センサ構造が得られる。
【００２８】
必要に応じて、ベース基板３１の表面（下面）をグラインドしてその厚さを調節する（図３（Ｇ））。そうして最後に、ＳＯＩ基板１０とベース基板３１とが接合されたウエハをダイシングカットしてチップ単位に分断する。分断された各チップが、半導体圧力センサとなる。
【００２９】
この半導体圧力センサは、第１シリコン基板１１の表面側から圧力が印加されると、ダイアフラム２１が歪み、このダイアフラム２１の歪みに応じてピエゾ素子２２の抵抗値が変化して、ブリッジ回路の中点電位が変化する。この中点電位を公知の測定装置で測定し、所定の変換係数で変換することにより、圧力が測定される。
【００３０】
以上のように、本実施形態によれば、ダイアフラム２１のキャビティー２０側のシリコン酸化膜１２と外側のパッシベーション膜１５の反り応力が略均衡しているので、温度変化があってもダイアフラム２１の反り状態が変わらず、したがってピエゾ素子２２に付加される圧力も変化しないので、温度変化の影響を受け難く、良好な温度特性が得られる。これにより、本半導体圧力センサの初期状態及び初期特性は安定し、初期状態及び初期特性のばらつきによる測定誤差が減少するので、より高精度な測定が可能になる。
【００３１】
以上の実施形態では、ダイアフラム２１を構成する第１シリコン基板１１のキャビティー２０内側にシリコン酸化膜１２を、外側面（回路面）にシリコン酸化膜１３及びパッシベーション膜１５を形成したが、本発明の膜構成はこれに限定されず、ダイアフラム２１が初期状態でキャビティー２０内に凹むようにキャビティー２０内側の膜を設定する。
【００３２】
また、感応抵抗素子としてピエゾ素子を使用したが、ダイアフラム２１の歪みを検出できる素子であれば他の素子でもよい。また、ダイアフラム２１の形状も、圧力を受けて歪む形状であれば他の形状でもよく、感応抵抗素子の数、位置も図示実施形態に限定されない。
【図面の簡単な説明】
【００３３】
【図１】本発明を適用した半導体圧力センサの実施形態の主要部を図２の切断線Ｉ-Ｉに沿って示す断面図である。
【図２】同半導体センサの要部を示す平面図である。
【図３】同半導体圧力センサの製造過程を説明する工程図である。
【図４】従来の半導体圧力センサを縦断して主要部を示す断面図である。
【符号の説明】
【００３４】
１０  ＳＯＩ基板
１１  第１シリコン基板（他方のシリコン基板）
１２  シリコン酸化膜（酸化膜）
１２ｂ  シリコン酸化膜
１３  第２シリコン基板（一方のシリコン基板）
１４  シリコン酸化膜
１５  パッシベーション膜
２０  キャビティー
２１  ダイアフラム
２２  ピエゾ素子（感応抵抗素子）
２３  配線
３１  ベース基板
【図１】
0005139759.tif 000002
【図２】
0005139759.tif 000003
【図３】
0005139759.tif 000004
【図４】
0005139759.tif 000005