(57)【特許請求の範囲】
【請求項１】
直列接続された２つの第１のインダクタと、上記第１のインダクタの接続部と接地間に設けられた第１のキャパシタと、からなるＴ形回路と、
第2のインダクタと、上記第2のインダクタの両端と接地間にそれぞれ設けられた第2のキャパシタと、からなるπ形回路と、
入力端子と、
出力端子と、
を備え、
上記Ｔ形回路とπ形回路とを、上記入力端子と出力端子の間に並列接続し、
上記Ｔ形回路とπ形回路のそれぞれのカットオフ周波数が等しく、かつ上記Ｔ形回路とπ形回路のそれぞれの入力インピーダンスを、上記入力端子における入力インピーダンスの２倍に選んだフィルタ回路。
【請求項２】
直列接続された２つの第３のキャパシタと、上記第３のキャパシタの接続部と接地間に設けられた第３のインダクタと、からなるＴ形回路と、
第４のキャパシタと、上記第４のキャパシタの両端と接地間にそれぞれ設けられた第４のインダクタと、からなるπ形回路と、
入力端子と、
出力端子と、
を備え、
上記Ｔ形回路とπ形回路とを、上記入力端子と出力端子の間に並列接続し、
上記Ｔ形回路とπ形回路のそれぞれのカットオフ周波数が等しく、かつ上記Ｔ形回路とπ形回路のそれぞれの入力インピーダンスを、上記入力端子における入力インピーダンスの２倍に選んだフィルタ回路。
【請求項３】
第５のインダクタと第５のキャパシタの直列回路を２個縦続接続してなる縦続直列回路と、当該縦続直列回路の接続部と接地間に設けられた、第６のインダクタと第６のキャパシタとの並列回路と、からなるＴ形回路と、
第７のインダクタと第７のキャパシタの直列回路と、当該直列回路の両端と接地間にそれぞれ設けられた、第８のインダクタと第８のキャパシタとの並列回路と、からなるπ形回路と、
入力端子と、
出力端子と、
を備え、
上記Ｔ形回路とπ形回路とを、上記入力端子と出力端子の間に並列接続し、
上記Ｔ形回路とπ形回路のそれぞれのカットオフ周波数が等しく、かつ上記Ｔ形回路とπ形回路のそれぞれの入力インピーダンスを、上記入力端子における入力インピーダンスの２倍に選んだフィルタ回路。
【請求項４】
第９のインダクタと第９のキャパシタの並列回路を２個縦続接続してなる縦続直列回路と、当該縦続直列回路の接続部と接地間に設けられた、第10のインダクタと第10のキャパシタとの直列回路と、からなるＴ形回路と、
第１１のインダクタと第１１のキャパシタの並列回路と、当該並列回路の両端と接地間にそれぞれ設けられた、第１２のインダクタと第１２のキャパシタとの直列回路と、からなるπ形回路と、
入力端子と、
出力端子と、
を備え、
上記Ｔ形回路とπ形回路とを、上記入力端子と出力端子の間に並列接続し、
上記Ｔ形回路とπ形回路のそれぞれのカットオフ周波数が等しく、かつ上記Ｔ形回路とπ形回路のそれぞれの入力インピーダンスを、上記入力端子における入力インピーダンスの２倍に選んだフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーダ装置、通信装置等に使用されるマイクロ波またはミリ波帯のフィルタ回路に関するものである。
【背景技術】
【０００２】
レーダ装置や通信装置等に使用されるマイクロ波機器では、アンテナから入射する所望信号以外の不要波を抑圧したり、あるいはこれらの機器内で発生した不要波が外部に出力されるのを防ぐために、フィルタ回路が使用される。一般に、フィルタ回路にはローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等があり、これらのフィルタ回路は抑圧する不要波に応じて使い分けられる。
【０００３】
これらのフィルタ回路の中で最も基本的なものとして、低周波帯の信号を通過させ、信号よりも高い周波数帯の不要波を抑圧するものとして、ローパスフィルタが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開2002-208808号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のローパスフィルタは、基本的に、直列接続された２個のインダクタとこれらのインダクタの接続部と接地間に設けられたキャパシタとから成るT形回路から構成される。このようなローパスは、フィルタのカットオフ周波数ｆｃ（通常、通過損失が３ｄＢとなる周波数）を信号周波数帯と不要波の周波数帯との間に選ぶことにより、信号を減衰させること無く、不要波のみ抑圧できる。
【０００６】
一般に、このようなローパスフィルタは、所望帯域内では平坦で低損特性、帯域外では大きな減衰特性が得られることが望ましく、それにはカットオフ周波数ｆｃ近傍で急峻な減衰特性を得る必要がある。このような特性は、インダクタとキャパシタとの素子数、即ち、段数に依存し、素子数が少ない場合、カットオフ周波数ｆｃ近傍で緩やかな減衰特性を示し、その結果、帯域内では低損失であるものの、帯域内での損失の平坦性および帯域外で大きな減衰量が得られない問題点がある。
【０００７】
逆に、素子数が多い場合、カットオフ周波数近傍で急峻な減衰特性となり、帯域内で平坦な損失特性および帯域外で大きな減衰量が得られるものの、帯域内で損失が増加する問題点もある。
例えば、帯域外における不要波抑圧を優先するために多段構成のローパスフィルタを高出力増幅器等のマイクロ波機器に適用するような場合、高出力増幅器の出力電力が低下するとともに効率も低下してしまうことになる。特に、ワイドバンドギャップデバイス等を用いた百Ｗ級高出力増幅器の不要波抑圧を優先して段数の多いフィルタ回路を適用するような場合、高出力増幅器の効率が低下するとともに、高発熱が発生し、高出力増幅器の信頼性も低下するという問題点もあった。
【０００８】
この発明は、上記のような課題を解消するためになされたものであり、帯域内では平坦で、かつ、低損失特性、帯域外では大きな減衰特性を有するフィルタ回路を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明によるフィルタ回路は、直列接続された２つの第１のインダクタと、上記第１のインダクタの接続部と接地間に設けられた第１のキャパシタと、からなるＴ形回路と、第2のインダクタと、上記第2のインダクタの両端と接地間にそれぞれ設けられた第2のキャパシタと、からなるπ形回路とを備え、上記Ｔ形回路とπ形回路とを並列接続したものである。
【００１０】
また、直列接続された２つの第３のキャパシタと、上記第３のキャパシタの接続部と接地間に設けられた第３のインダクタと、からなるＴ形回路と、第４のキャパシタと、上記第４のキャパシタの両端と接地間にそれぞれ設けられた第４のインダクタと、からなるπ形回路とを備え、上記Ｔ形回路とπ形回路とを並列接続しても良い。
【００１１】
また、第５のインダクタと第５のキャパシタの直列回路を２個縦続接続してなる縦続直列回路と、当該縦続直列回路の接続部と接地間に設けられた、第６のインダクタと第６のキャパシタとの並列回路と、からなるＴ形回路と、第７のインダクタと第７のキャパシタの直列回路と、当該直列回路の両端と接地間にそれぞれ設けられた、第８のインダクタと第８のキャパシタとの並列回路と、からなるπ形回路とを備え、上記Ｔ形回路とπ形回路とを並列接続しても良い。
【００１２】
さらにまた、第９のインダクタと第９のキャパシタの並列回路を２個縦続接続してなる縦続直列回路と、当該縦続直列回路の接続部と接地間に設けられた、第10のインダクタと第10のキャパシタとの直列回路と、からなるＴ形回路と、第11のインダクタと第11のキャパシタの並列回路と、当該並列回路の両端と接地間にそれぞれ設けられた、第12のインダクタと第12のキャパシタとの直列回路と、からなるπ形回路とを備え、上記Ｔ形回路とπ形回路とを並列接続しても良い。
【発明の効果】
【００１３】
この発明によれば、カットオフ周波数近傍までの所要帯域に渡って平坦な損失特性が得られ、かつ、帯域外では大きな減衰特性が得られるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
以下、図を用いてこの発明に係る実施の形態１について説明する。 図１はこの発明に係る実施の形態１によるフィルタ回路の構成を示す図である。この図では、フィルタ回路としてローパスフィルタを構成する場合について示す。
【００１５】
図において、フィルタ回路は、Ｔ形回路5とπ形回路8とから構成され、これらのＴ形回路5とπ形回路８とが並列接続されるように、入力端子1と出力端子2間に設けられる。Ｔ形回路5は、直列接続された２個の第１のインダクタ3と、これら２個の第１のインダクタ3の接続部と接地間に設けられた第１のキャパシタ4とからなる。π形回路8は、１個の第２のインダクタ6と、この第２のインダクタ6の両端と接地間にそれぞれ設けられた２個の第２のキャパシタ7とからなる。
【００１６】
これらのＴ形回路5、π形回路8は、いずれも低周波帯の信号を通過させ、高周波帯の不要波を減衰させる電気特性を示す。
即ち、この発明のフィルタ回路は、従来のＴ形回路５のローパスフィルタに、新たにπ形回路8のローパスフィルタを並列に接続したことを特徴としている。
【００１７】
図２は、実施の形態１によるフィルタ回路を、マイクロ波集積回路技術を用いて実現する場合の配線構造を例示するものである。図２（a）に示す配線構造例は、例えばアルミナセラミック基板上に、波長に比べ十分短く、高インピーダンスを有するマイクロストリップ線路からなる２個の第１のインダクタ3と、１個の第２のインダクタ6を形成している。これらの２個の第１のインダクタ3の接続部に、一端がスルーホール9で接地されたチップ状の第１のキャパシタ４の多端を接続する。さらに、第２のインダクタ6の両端には、それぞれ一端がスルーホール9で接地されたチップ状の第２のキャパシタ7を接続している。
【００１８】
また、図２（ｂ）は、図２（a）のチップ状の第１のキャパシタ4、第２のキャパシタ7の代りに、先端開放線路を接続してフィルタ回路を構成した、別の配線構造例を示している。この構造のものでは、チップ状の第１のキャパシタ４および第２のキャパシタ7を用いる場合に比べ、形状はやや大きくなるがこれらの第１のキャパシタ４および第２のキャパシタ7に起因する素子ばらつきが無いため、図２（a）のものに比べ再現性の良いフィルタ回路が実現できる。
なお、第１のインダクタ３および第２のインダクタ6として、マイクロストリップ線路で形成したものの代りに、コイル状のインダクタを使用しても実現が容易である。
【００１９】
ここで、Ｔ形回路5を形成する第１のインダクタ3をＬ１、第１のキャパシタ4をＣ１、また、π形回路8を形成する第２のインダクタ6をＬ２、第２のキャパシタ7をＣ2とし、Ｌ１＝Ｌ２/2、Ｃ１＝2*Ｃ２に選ぶことにより、Ｔ形回路5およびπ形回路8からなるそれぞれのローパスフィルタのカットオフ周波数ｆｃを等しくすることができる。
【００２０】
このような条件におけるＴ形回路5およびπ形回路8の入力インピーダンスをスミスチャート上に表した場合の一例を図３に示す。図中、実線はπ形回路8、破線はＴ形回路5であり、所望の帯域近傍の周波数ｆ1では両者ともスミスチャートの中央部に存在し、周波数が高くなるにつれ時計周りにスミスチャートの外周部へ向かって進み、帯域外の周波数ｆ3では反射係数が１に近い所に移動する。
【００２１】
また、Ｔ形回路5の入力インピーダンスとπ形回路8の入力インピーダンスとは反射係数の絶対値が等しく、位相が180度異なる関係にあり、両入力インピーダンスともカットオフ周波数近傍のｆ２では入力反射係数の実数部が零となる。
【００２２】
さらに、実施の形態１によるフィルタ回路のように、Ｔ形回路5とπ形回路8とを並列接続して構成するような場合、フィルタ回路の入力インピーダンスはＴ形回路5とπ形回路8との合成インピーダンスとなる。従って、所要帯域におけるＴ形回路5およびπ形回路8の入力インピーダンスを、例えばＴ形回路５のみでなる従来のローパスフィルタの２倍の100Ωとする、即ち、第１のインダクタ3および第２のインダクタ6を従来の２倍、第１のキャパシタ4および第２のキャパシタ7を従来の1/2に選ぶことにより、従来のフィルタ回路の入力インピーダンスと等しい５０Ωが得られる。
【００２３】
図4は、実施の形態１によるフィルタ回路の損失特性の一例を示す図である。図中、実線はこの発明のローパスフィルタの損失特性、破線はＴ形回路５のみでなる従来のローパスフィルタの損失特性の一例で、比較のために示している。
この実施の形態１のローパスフィルタを構成するＴ形回路5とπ形回路８との入力インピーダンスは、図３に示したように反射係数の絶対値が等しく位相が180度異なる。即ち、Ｔ形回路5の入力インピーダンスが高くなる周波数においては、逆にπ形回路８の入力インピーダンスは低くなる。このようにＴ形回路5とπ形回路８との入力インピーダンスは互いに相殺し合い、周波数ｆ１近傍の所望帯域内では、合成の入力インピーダンスはほぼ一定となる。このため、所望帯域に渡って、従来のローパスフィルタよりも平坦な損失特性が得られる。
しかも、Ｔ形回路5とπ形回路８とを並列に配置することで、従来の１個のＴ形回路で構成するローパスフィルタに比べ、約1/2の低損失化が図れる。
【００２４】
また、カットオフ周波数ｆｃ近傍の周波数ｆ２ではＴ形回路5とπ形回路８の入力反射係数は共役関係にあり、かつ、入力反射係数の実数部が零となる。従ってＴ形回路5とπ形回路８との合成の入力インピーダンスは非常に高くなり、周波数ｆ２近傍では極所的に大きな減衰量、即ちノッチが得られる。このため、従来のローパスフィルタに比べ、カットオフ周波数ｆｃ近傍の急峻な減衰特性が得られる。
【００２５】
さらに、カットオフ周波数ｆｃよりも高い周波数ｆ３ではＴ形回路5とπ形回路８との入力反射係数はほぼ1となる。即ち、Ｔ形回路5およびπ形回路８は共に入力端子１から入射したマイクロ波が全反射させるため、従来のローパスフィルタと同様に大きな損失特性が得られる。
【００２６】
このように、この発明の実施の形態１によるフィルタ回路は、カットオフ周波数ｆｃ近傍までの所要帯域に渡って平坦な損失特性が得られ、かつ、帯域外では大きな減衰特性が得られる。Ｔ形回路５のみでなる従来のローパスフィルタでは、このような特性を得るには段数を増やす必要があり、損失が増加する問題があったが、この発明のローパスフィルタでは段数を増やすことなく所望の特性が得られ、しかも同じ段数での従来のローパスフィルタよりも低損失化が図れる利点がある。
【００２７】
従って、この発明のフィルタ回路を増幅器、発振器、コンバータなどのマイクロ波機器に適用することにより、フィルタ回路の損失増加に伴うマイクロ波機器の性能劣化を招くことなく帯域外の不要波を著しく抑圧することができる。
特に、近年脚光を浴びているワイドバンドギャップデバイスを用いた百ワット級増幅器に適用した場合、出力および効率低下を著しく低く抑えることができるとともに、帯域外の不要波を十分抑圧できる利点がある。
【００２８】
図５は、この発明の実施の形態１によるフィルタ回路の他の実施例を示すものである。図１ではそれぞれ１個のＴ形回路５とπ形回路８とを並列接続して構成した場合について述べたが、この図のように複数個縦続接続したＴ形回路５、π形回路８を用いて、両回路を並列接続した場合であっても、図１と同様の効果を得ることができる。さらにこの実施例では、このようにＴ形回路５およびπ形回路８をそれぞれ複数個縦続接続することで、それぞれが１個で構成される場合に比べ、帯域内の損失がやや増加するものの、帯域外において図１に比べて著しく大きな減衰量が得られる。従って、この構成のフィルタ回路は損失よりも帯域外減衰量が問題となるマイクロ波機器への適用が有効である。
【００２９】
実施の形態2．
実施の形態１では、フィルタ回路としてローパスフィルタを構成した例について述べたが、この実施の形態２ではハイパスフィルタを構成する場合について述べる。
図6は、この発明に係る実施の形態2によるフィルタ回路の構成および構造の一例を示す図であり、図６(a)は構成図、図６(ｂ)は構造図である。ここではフィルタ回路としてハイパスフィルタの場合について示す。
【００３０】
このフィルタ回路は、図６(a)に示すように、入力端子1と出力端子2間に、Ｔ形回路5と、π形回路8とが並列接続されるように設けて構成したものである。Ｔ形回路5は、1個の第３のインダクタ10と、2個の第３のキャパシタ11とからなる。π形回路8は、2個の第４のインダクタ12と、1個の第４のキャパシタ13からなる。
【００３１】
これらのＴ形回路5およびπ形回路8は、いずれも低周波を阻止させ、高周波を通過させるハイパスフィルタとしての電気特性を示す。
【００３２】
図６(ｂ)は、図６(a)に示したフィルタ回路を、マイクロ波集積回路技術を用いて実現した場合の配線構造の一例である。このハイパスフィルタは、例えばアルミナセラミック基板上に、直列接続された２個の第３のキャパシタ11と、１個の第４のキャパシタ13とを並列に配置し、２個の第３のキャパシタ11の接続部に、一端がスルーホール9で接地された第３のインダクタ10を接続する。また、１個の第４のキャパシタ13の両端には、それぞれ一端がスルーホール9で接地された第４のインダクタ12を接続する。これらの第３のインダクタ10および第４のインダクタ12は波長に比べ十分短く、かつ、高インピーダンスを有するマイクロストリップ線路で形成されている。
【００３３】
ここで、Ｔ形回路5を形成する第３のインダクタ10をＬ１、第３のキャパシタ11をＣ１、また、π形回路8を形成する第４のインダクタ12とＬ２、第４のキャパシタ13をＣ２とし、Ｌ１＝Ｌ２/2、Ｃ１＝2*Ｃ２に選ぶことにより、Ｔ形回路5およびπ形回路8からなるそれぞれのハイパスフィルタのカットオフ周波数ｆｃを等しくすることができる。
このような条件では、実施の形態１で示したローパスフィルタと同様に、Ｔ形回路5の入力インピーダンスとπ形回路8の入力インピーダンスとは反射係数の絶対値が等しく、位相が180度異なる関係にあり、両入力インピーダンスともカットオフ周波数ｆｃ近傍では入力反射係数の実数部が零となる。
【００３４】
さらに、この実施の形態２によるフィルタ回路のように、Ｔ形回路5とπ形回路8とを並列接続して構成するような場合、フィルタ回路の入力インピーダンスはＴ形回路5とπ形回路8との合成インピーダンスとなる。従って、所要帯域におけるＴ形回路5およびπ形回路8の入力インピーダンスを、例えば従来のハイパスフィルタの２倍の100Ωとする、即ち、第３のインダクタ10、第４のインダクタ12を従来の２倍、第3のキャパシタ11、第４のキャパシタ13を従来の1/2に選ぶことにより、従来のフィルタ回路の入力インピーダンスと等しい５０Ωが得られる。
【００３５】
図7は、実施の形態2によるフィルタ回路の損失特性を示す一例である。図中、実線はこの実施の形態２によるフィルタ回路の損失特性、破線は一般的なＴ形回路のみで構成する従来のハイパスフィルタの損失特性の一例で、比較のために示している。
この実施の形態２のハイパスフィルタを構成する、Ｔ形回路5とπ形回路８との入力インピーダンスは、先の図３で示したローパスフィルタと同様に、反射係数の絶対値が等しく位相が180度異なる。即ち、Ｔ形回路5の入力インピーダンスが高くなる周波数においては、逆にπ形回路８の入力インピーダンスは低くなる。このようにＴ形回路5とπ形回路８との入力インピーダンスは互いに相殺し合い、所望帯域内では合成の入力インピーダンスはほぼ一定となる。このため、所望帯域に渡って、従来のハイパスフィルタよりも平坦な損失特性が得られる。
しかもＴ形回路5とπ形回路８とを並列に配置することで、従来の１個のＴ形回路で構成するハイパスフィルタに比べ、約1/2の低損失化が図れる。
【００３６】
また、カットオフ周波数ｆｃ近傍の周波数ではＴ形回路5とπ形回路８の入力インピーダンスの反射係数は共役関係にあり、かつ、反射係数の実数部が零となる。従ってＴ形回路5とπ形回路８との合成の入力インピーダンスは非常に高くなり、周波数ｆ２近傍では極所的に大きな減衰量、即ちノッチが得られる。このため、従来のハイパスフィルタに比べ、カットオフ周波数ｆｃ近傍で急峻な減衰特性が得られる。
【００３７】
さらにカットオフ周波数ｆｃよりも低い周波数ではＴ形回路5とπ形回路８との反射係数はほぼ1となる。即ち、Ｔ形回路5およびπ形回路８は共に入力端子１から入射したマイクロ波が全反射させるため、従来のハイパスフィルタと同様に大きな損失特性が得られる。
【００３８】
このように、この実施の形態2によるフィルタ回路は、カットオフ周波数ｆｃ近傍の周波数まで帯域内に渡って平坦な損失特性が得られ、かつ、帯域外では大きな減衰特性が得られる。従来のＴ形回路のみのハイパスフィルタでは、このような特性を得るには段数を増やす必要があり、損失が増加する問題があったが、この実施の形態２のハイパスフィルタでは、段数を増やすことなく所望の特性が得られ、しかも同じ段数のハイパスフィルタよりも低損失化が図れる。
【００３９】
従って、この発明のフィルタ回路を増幅器、発振器、コンバータなどのマイクロ波機器に適用することにより、ハイパスフィルタの損失増加に伴うマイクロ波機器の性能劣化を招くことなく帯域外の不要波を著しく抑圧することができる。
特に、近年脚光を浴びているワイドバンドギャップデバイスを用いた百ワット級増幅器に適用した場合、出力および効率低下を著しく低く抑えることができるとともに、帯域外の不要波を十分抑圧できる利点がある。
【００４０】
図8は、実施の形態2によるフィルタ回路の他の実施例を示すものである。図6ではそれぞれ１個のＴ形回路５とπ形回路８とを並列接続して構成した場合について述べたが、この図のようにそれぞれ縦続接続された複数個のＴ形回路５とπ形回路8とを並列接続したものであっても同じである。このようにＴ形回路５およびπ形回路８をそれぞれ複数個縦続接続することで、それぞれ１個の場合に比べ、帯域内の損失がやや増加するものの、帯域外において著しく大きな減衰量が得られる。
このフィルタ回路は損失よりも帯域外減衰量が問題となるマイクロ波機器への適用が有効である。
【００４１】
実施の形態3．
実施の形態１、２では、フィルタ回路としてローパスフィルタおよびハイパスフィルタを構成した例について述べたが、この発明に係る実施の形態３では、フィルタ回路としてバンドパスフィルタを構成する場合について述べる。
図9は、この発明に係る実施の形態3によるフィルタ回路の(a)構成および(b)特性例を示す図であり、ここではフィルタ回路としてバンドパスフィルタの場合について示す。
【００４２】
このフィルタ回路は、図9(a)に示すように、入力端子1と出力端子2間に、先に示したローパスフィルタおよびハイパスフィルタと同様に、Ｔ形回路5とπ形回路8とが並列接続されるように構成されている。Ｔ形回路5は、第５のインダクタ14と第５のキャパシタ15とが直列接続された２個の直列回路と、これらの直列回路間に接続され、第６のインダクタ16と第６のキャパシタ17との並列回路とからなる。また、π形回路8は、第７のインダクタ18と第7のキャパシタ19からなる直列回路と、この直列回路の両端にそれぞれ接続された第８のインダクタ20と第８のキャパシタ21との並列回路からなる。
これらのＴ形回路5およびπ形回路8はいずれも所望帯域の信号を通過させ、それ以外は阻止する特性を示す。
【００４３】
ここで、Ｔ形回路5を形成する第５のインダクタ14、第６のインダクタ16をそれぞれL1、L1'、第５のキャパシタ15、第６のキャパシタ17をそれぞれＣ１、Ｃ１'とし、また、π形回路8を形成する第７のインダクタ18、第８のインダクタ20をそれぞれL2、L2'とし、第7のキャパシタ19、第８のキャパシタ21をそれぞれＣ２、C2'とし、Ｌ１＝Ｌ２/2、Ｃ１＝2*Ｃ２、Ｌ１'＝Ｌ２'/2、Ｃ１'＝2*Ｃ２'に選ぶことにより、Ｔ形回路5およびπ形回路8からなるそれぞれのバンドパスフィルタのカットオフ周波数ｆｃを等しくすることができる。
このような条件では、実施の形態１で示したローパスフィルタと同様に、Ｔ形回路5の入力インピーダンスとπ形回路8の入力インピーダンスとは反射係数の絶対値が等しく、位相が180度異なる関係にあり、両入力インピーダンスとも、カットオフ周波数ｆｃ近傍では入力反射係数の実数部が零となる。
【００４４】
さらに、この実施の形態３によるフィルタ回路のように、Ｔ形回路5とπ形回路8とを並列接続して構成するような場合、フィルタ回路の入力インピーダンスはＴ形回路5とπ形回路8との合成インピーダンスとなる。従って、所要帯域におけるＴ形回路5およびπ形回路8の入力インピーダンスを、例えば従来のバンドパスフィルタの２倍の100Ωに選ぶことにより、従来のフィルタ回路の入力インピーダンスと等しい５０Ωが得られる。
【００４５】
図9(b)は、実施の形態3によるフィルタ回路の損失特性の一例である。図中、実線はこの発明のフィルタ回路の損失特性、破線は一般的な従来のバンドパスフィルタの損失特性の一例で、比較のために示している。
この実施の形態３のバンドパスフィルタを構成するＴ形回路5とπ形回路８との入力インピーダンスは、先に図３で示したローパスフィルタと同様に、反射係数の絶対値が等しく位相が180度異なる。即ち、Ｔ形回路5の入力インピーダンスが高くなる周波数においては、逆にπ形回路８の入力インピーダンスは低くなる。このように、Ｔ形回路5とπ形回路８との入力インピーダンスは互いに相殺し合い、所望帯域内では合成の入力インピーダンスはほぼ一定となる。
このため、所望帯域に渡って、従来のバンドパスフィルタよりも平坦な損失特性が得られる。
また、この構成のフィルタ回路においても、Ｔ形回路5とπ形回路８とを並列に配置することで、従来の１個のＴ形回路で構成するローパスフィルタ、ハイパスフィルタと同様に、約1/2の低損失化が図れる。
【００４６】
また、カットオフ周波数ｆｃ近傍の周波数ではＴ形回路5とπ形回路８の入力インピーダンスの反射係数は共役関係にあり、かつ、反射係数の実数部が零となる。従ってＴ形回路5とπ形回路８との合成の入力インピーダンスは非常に高くなり、極所的に大きな減衰量、即ちノッチが得られる。このため、従来のバンドパスフィルタに比べ、カットオフ周波数ｆｃ近傍の帯域外で大きな減衰量が得られる。
【００４７】
さらに、所望周波数帯よりも低い周波数帯および高い周波数帯では、Ｔ形回路5とπ形回路８との反射係数はほぼ1となる。即ち、Ｔ形回路5およびπ形回路８は共に入力端子１から入射したマイクロ波を全反射させるため、従来のハイパスフィルタと同様に大きな損失特性が得られる。
【００４８】
このように、この実施の形態3によるフィルタ回路は、カットオフ周波数ｆｃ近傍の周波数まで帯域内に渡って平坦な損失特性が得られ、かつ、帯域外では急峻な減衰特性が得られる。従来のバンドパスフィルタではこのような特性を得るには段数を増やす必要があり、損失が増加する問題があったが、この発明のバンドパスフィルタでは段数を増やすことなく所望の特性が得られ、しかも同じ段数のバンドパスフィルタよりも低損失化が図れる。
【００４９】
従って、この実施の形態3のバンドパスフィルタを、増幅器、発振器、コンバータなどのマイクロ波機器に適用することにより、バンドパスフィルタの損失増加に伴うマイクロ波機器の性能劣化を招くことなく帯域外の不要波を著しく抑圧することができる。
また、この実施の形態3のバンドパスフィルタにおいても、ローパスフィルタ、ハイパスフィルタと同様に、ワイドバンドギャップデバイスを用いた百ワット級増幅器に適用した場合、出力および効率低下を著しく低く抑えることができるとともに、帯域外の不要波を十分抑圧できる利点がある。
なお、以上はバンドパスフィルタを構成するＴ形回路5およびπ形回路8を、それぞれ１個用いた場合について述べたが、図５、図8と同様にそれぞれ複数個縦続接続した場合であっても変わりがない。
【００５０】
実施の形態4．
実施の形態１、２では、フィルタ回路としてローパスフィルタおよびハイパスフィルタを構成した例について述べたが、この発明に係る実施の形態４では、フィルタ回路としてバンドリジェクションフィルタを構成する場合について述べる。
図10は、この発明に係る実施の形態4によるフィルタ回路の構成を示す図であり、ここではフィルタ回路としてバンドリジェクションフィルタの場合について示す。
【００５１】
このフィルタ回路は、図10に示すように入力端子1と出力端子2間に、バンドパスフィルタと同様に、Ｔ形回路5とπ形回路8とが並列接続されるように設けられている。
Ｔ形回路5は、第9のインダクタ22と第9のキャパシタ23とが並列接続された２個の並列回路と、これらの並列回路の接続部に接続され、第10のインダクタ24と第10のキャパシタ25との直列回路とからなる。また、π形回路8は、第11のインダクタ26と第11のキャパシタ27との並列回路と、この並列回路の両端にそれぞれ接続された第12のインダクタ28と第12のキャパシタ29との直列回路からなる。これらのＴ形回路5およびπ形回路8は、いずれも所望帯域の信号を通過させ、それ以外は阻止する特性を示す。
【００５２】
このような構成の実施の形態4によるフィルタ回路においても、実施の形態１〜実施の形態３で説明したように、カットオフ周波数ｆｃ近傍の周波数ではＴ形回路5とπ形回路８の入力インピーダンスの反射係数は共役関係にあり、かつ、反射係数の実数部が零となる。従ってＴ形回路5とπ形回路８との合成の入力インピーダンスは非常に高くなり、極所的に大きな減衰量、即ちノッチが得られる。
このため、カットオフ周波数ｆｃ近傍の帯域内に渡って減衰量が得られる。
また、Ｔ形回路5とπ形回路８とを並列に配置することで、従来の１個のＴ形回路5あるいはπ形回路8で構成するものに比べ、帯域外においては平坦で、低損失な特性が得られる。
このようなフィルタ回路をマイクロ波機器に適用することにより、特定の周波数成分の不要波のみ減衰させることができる。
【００５３】
以上説明したように、Ｔ形回路とπ形回路とを並列接続してローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等のフィルタ回路を構成することにより、所望帯域では平坦で、低損失特性が得られるとともに、帯域外では大きな減衰量が得られる。
また、バンドリジェクションフィルタでは所望帯域で大きな減衰特性と帯域外においては平坦で、低損失な特性が得られる。
さらに、これらのフィルタ回路をマイクロ波機器やミリ波回路に適用することにより、マイクロ波機器やミリ波回路の特性劣化を小さく抑えつつ、マイクロ波機器やミリ波回路内で発生した不要波の流出を著しく抑えれことができる。また、アンテナなどを介して入力される不要波によるマイクロ波機器やミリ波回路への影響も小さく抑えることができる。
【図面の簡単な説明】
【００５４】
【図１】この発明の実施の形態１によるフィルタ回路の構成を示す図である。
【図２】この発明の実施の形態１によるフィルタ回路をマイクロ波集積回路技術を用いた実現する場合の構造の一例を示す図である。
【図３】この発明の実施の形態１によるフィルタ回路を構成するＴ形回路およびπ形回路の入力インピーダンスの一例を示す図である。
【図４】実施の形態１によるフィルタ回路の損失特性の一例を示す図である。
【図５】この発明の実施の形態1によるフィルタ回路の他の実施例を示す図である。
【図６】この発明による実施の形態2のフィルタ回路の構成および構造を示す図である。
【図７】この発明による実施の形態2のフィルタ回路の損失特性の一例を示す図である。
【図８】この発明による実施の形態2によるフィルタ回路の他の実施例を示す図である。
【図９】この発明による実施の形態3のフィルタ回路の構成および損失特性の一例を示す図である。
【図１０】この発明による実施の形態4によるフィルタ回路の構成を示す図である。
【符号の説明】
【００５５】
１  入力端子、2  出力端子、3  第１のインダクタ、4  第１のキャパシタ、5  Ｔ形回路、6  第２のインダクタ、7  第２のキャパシタ、8  π形回路、9  スルーホール、10  第３のインダクタ、11  第３のキャパシタ、12  第４のインダクタ、13  第４のキャパシタ、14  第５のインダクタ、15  第５のキャパシタ、16  第６のインダクタ、17  第６のキャパシタ、18  第７のインダクタ、19  第７のキャパシタ、20  第８のインダクタ、21  第８のキャパシタ、22  第９のインダクタ、23  第９のキャパシタ、24  第10のインダクタ、25  第10のキャパシタ、26  第11のインダクタ、27  第11のキャパシタ、28  第12のインダクタ、29  第12のキャパシタ。
【図１】
0005217491.tif 000002
【図２】
0005217491.tif 000003
【図３】
0005217491.tif 000004
【図４】
0005217491.tif 000005
【図５】
0005217491.tif 000006
【図６】
0005217491.tif 000007
【図７】
0005217491.tif 000008
【図８】
0005217491.tif 000009
【図９】
0005217491.tif 000010
【図１０】
0005217491.tif 000011