(57)【特許請求の範囲】
【請求項１】
所定周波数パルス信号のパルス数をカウントする第１カウント手段と、
前記第１カウント手段のカウント値と設定された周期値とに基づいて前記第１カウント手段をクリアし、前記第１カウント手段に該周期で同期信号を生成させる同期信号生成手段と、
前記周期毎に、前記カウント値と設定された前端及び後端タイミング値とに基づいて決められるパルス生成条件を有する出力パルス信号を生成するパルス生成手段と、
更新コマンド信号の入力に基づいて前記出力パルス信号の前記パルス生成条件を更新する更新信号を発生する更新信号発生手段と、
前記更新信号発生手段を制御する制御手段と、を備え、
前記制御手段は、前記所定周波数パルス信号をカウントし、前記同期信号の入力によりクリアされる第２カウント手段と、前記更新コマンド信号の入力から次の同期信号の入力までに、前記第２カウント手段のカウント値が前記更新制御時間値より大きい場合に、更新制御信号を出力する更新制御信号生成手段と、を有し、前記更新制御信号が出力されているとき、前記更新コマンド信号の入力を許可して、前記更新信号発生手段に前記更新信号を発生させることを特徴とするパルス発生装置。
【請求項２】
前記制御手段は、
前記所定周波数パルス信号をカウントし、前記同期信号の入力によりクリアされる第２カウント手段と、
前記更新コマンド信号の入力から次の同期信号の入力までに、前記第２カウント手段のカウント値が前記更新制御時間値より大きい場合に、更新制御信号を出力する更新制御信号生成手段と、を有し、
前記更新制御信号が出力されているとき、前記更新コマンド信号の入力を許可して、前記更新信号発生手段に前記更新信号を発生させることを特徴とする請求項１に記載のパルス発生装置。
【請求項３】
前記第１カウント手段は、指令信号によりパルス数のカウントの開始又は停止が制御され、前記指令信号が装置外から供給されることを特徴とする請求項２に記載のパルス発生装置。
【請求項４】
前記第２カウント手段は、前記所定周波数パルス信号を分周したパルス信号をカウントすることを特徴とする請求項２又は３に記載のパルス発生装置。
【請求項５】
前記パルス生成手段は、
前記周期値を記憶する第１の周期値設定手段と、前記前端タイミング値を記憶する第１の前端タイミング値設定手段と、前記後端タイミング値を記憶する第１の後端タイミング値設定手段と、
前記更新信号が入力されて、前記第１の周期値設定手段に記憶された周期値が記憶される第２の周期値設定手段と、前記第１の前端タイミング値設定手段に記憶された前端タイミング値が記憶される第２の前端タイミング値設定手段と、前記第１の後端タイミング値設定手段に記憶された後端タイミング値が記憶される第２の後端タイミング値設定手段と、を有しており、
前記第２の周期値設定手段に記憶された周期値と、第２の前端タイミング値設定手段に記憶された前端タイミング値と、第２の後端タイミング値設定手段に記憶された後端タイミング値とに基づいて決められるパルス生成条件を有する出力パルス信号を生成することを特徴とする請求項１から４の何れか一項に記載のパルス発生装置。
【請求項６】
前記更新信号発生手段は、前記更新コマンド信号の入力により、入力されてから前記パルス生成条件が更新されるまでの間、更新履歴信号を発生し、
前記更新履歴信号を発生している間は、パルス生成条件が更新中であることを表示する表示部を有していることを特徴とする請求項１から５の何れか一項に記載のパルス発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス発生装置に関する。特に、本発明はシームレスにパルス生成条件を変更可能なパルス発生装置に関する。
【背景技術】
【０００２】
従来、所定の周期でパルス信号を生成して出力するパルス発生装置が用いられている。この種のパルス発生装置は、例えばインバータ回路等の負荷回路に出力パルス信号を供給するために用いられる。
【０００３】
従来の例によるパルス発生装置３００のブロック図を図８に示す。パルス発生装置３００は、同期信号Ｓｙと出力パルス信号Ｓｏを、例えばインバータ回路等の負荷回路４００に供給する。
【０００４】
パルス発生装置３００は、基準クロックとして所定周波数のパルス信号を供給する発振器３６０と、発振器３６０が発振したパルス信号を入力してカウントアップするパルス生成カウンタ３１０と、パルス生成カウンタ３１０のカウント値と周期値設定レジスタ３２１に設定された周期値Ｔｈとに基づいてパルス生成カウンタ３１０をクリアし、パルス生成カウンタ３１０に該周期で同期信号Ｓｙを生成させるデジタルコンパレータ３２０と、を有している。
【０００５】
更に、パルス発生装置３００は、上記周期毎に、パルス生成カウンタ３１０のカウント値と、前端タイミング値設定レジスタ３３１に設定された前端タイミング値Ｔｆとを比較して、前端タイミングで出力パルス信号を立ち上げる信号を出力するデジタルコンパレータ３３３と、同様に、パルス生成カウンタ３１０のカウント値と、後端タイミング値設定レジスタ３３４に設定された後端タイミング値Ｔｂとを比較して、後端タイミングで出力パルス信号を立ち下げる信号を出力するデジタルコンパレータ３３６と、上記デジタルコンパレータ３３３，３３６が出力する信号に基づいて出力パルス信号Ｓｏを生成する出力パルス生成手段３３７と、を有している。
【０００６】
図８では、パルス発生装置３００が出力する同期信号Ｓｙ及び出力パルス信号Ｓｏそれぞれは、負荷回路４００に供給される。
【０００７】
次に、図８に示すパルス発生装置３００が出力パルス信号Ｓｏを生成する様子を、図９に示すタイミング図を参照して説明する。図９において、(ａ)は、パルス生成カウンタ３１０が生成する同期信号Ｓｙの波形を示し、（ｂ）は、パルス生成カウンタ３１０のカウント値Ｃｐを示し、（ｃ）は、出力パルス生成回路３３７が生成する出力パルス信号Ｓｏを示している。
【０００８】
（ｂ）のカウント値Ｃｐは、時間ｔ１において、（ａ）の同期信号Ｓｙの立ち上がりと共にクリアされてゼロになる。パルス生成カウンタ３１０は、その後カウントアップして、再び同期信号Ｓｙの立ち上がりと共にカウント値Ｃｐがクリアされてゼロになる。このカウント値Ｃｐがクリアされる所定の時間間隔が、周期信号Ｓｙの周期値Ｔｈである。
【０００９】
（ｃ）の時間ｔ１から出力パルス信号Ｓｏの立ち上がりまでの遅延時間値Ｔｒは、前端タイミング値Ｔｆにより定められる。また、（ｃ）の出力パルス信号Ｓｏのパルス幅Ｐｗは、後端タイミング値Ｔｂと前端タイミング値Ｔｆとの差により定められる。このようにして、（ｃ）の出力パルス信号Ｓｏが、時間ｔ２からｔ３の間に生成される。出力パルス信号Ｓｏは、（ｃ）に示すように、周期ごとに繰り返し生成される。
【００１０】
上述した出力パルス信号Ｓｏの周期値を変更する手法としては、例えば、周期値設定レジスタ３２１に記憶する周期値Ｔｈを変更する方法、または、広範囲の周波数で安定した信号をシームレス（継ぎ目なく）に発生させる観点から、上記発振器として、ダイレクト・デジタル・シンセサイザ（ＤＤＳ）を用いる方法がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記パルス発生装置３００において、出力パルス信号Ｓｏの遅延時間値Ｔｒ又はパルス幅Ｐｗを変更するためには、周期値Ｔｈ、前端タイミング値Ｔｆ又は後端タイミング値Ｔｂ等のパルス生成条件のパラメータを変更すれば良い。しかし、これらのパラメータを変更するタイミングによっては、図１０（ｃ）に示すように、不要な出力パルス信号Ｓｏ´を生成する場合があり、シームレスな周波数の変更を行えないことがある。
【００１２】
図１０は、パルス生成条件を変更した場合を説明するタイミング図である。図１０における（ａ）から（ｃ）は、図９の（ａ）から（ｃ）と同様のことを示しているが、時間ｔ３とｔ４との間で、パルス生成条件の変更が行われている。
【００１３】
図１０に示す例では、パルス生成条件のパラメータは、前端タイミング値ＴｆがＴｆ´に、後端タイミング値ＴｂがＴｂ´に変更されている。上記パラメータの変更が、時間ｔ３とｔ４との間で行われたので、変更後のパルス生成条件に基づいた出力パルス信号Ｓｏと共に、不要な出力パルス信号Ｓｏ´が生成されている。
【００１４】
上記不要な出力パルス信号の生成を回避する手法として、パルス生成条件の変更を同期信号と同じタイミングで行うことがある。しかし、常に同期信号と同じ周期でパルス生成条件を変更できないとすると、非常に長い周期値を有する同期信号を用いている場合には、例えば誤って周期値として１０００秒を設定した場合等、その周期が経過するまでパルス生成条件の変更を行えなくなり、操作性が悪くなるという問題点がある。
【００１５】
更に、パルス発生装置は、装置外部からの指令信号に基づいて出力パルス信号の発生及び停止を行う場合もあるので、このように、装置外部の指令信号に基づいて、出力パルス信号の発生及び停止が制御される場合には、同期信号と同じ周期でパルス生成条件を変更することは困難である。
【００１６】
そこで、本発明は、装置外部からの指令信号に基づいて出力パルス信号の発生及び停止を行う場合も、パルス生成条件の変更をシームレスに行うことができるパルス発生装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係るパルス発生装置は、所定周波数パルス信号のパルス数をカウントする第１カウント手段と、上記第１カウント手段のカウント値と設定された周期値とに基づいて上記第１カウント手段をクリアし、上記第１カウント手段に該周期で同期信号を生成させる同期信号生成手段と、上記周期毎に、上記カウント値と設定された前端及び後端タイミング値とに基づいて決められるパルス生成条件を有する出力パルス信号を生成するパルス生成手段と、更新コマンド信号の入力に基づいて上記出力パルス信号の上記パルス生成条件を更新する更新信号を発生する更新信号発生手段と、上記更新信号発生手段を制御する制御手段と、を備え、上記制御手段は、上記周期値が設定された更新制御時間値より小さい場合には、上記更新信号を次入力の同期信号に同期させて発生させ、上記周期値が該更新制御時間値より大きい場合には、上記更新信号を上記更新コマンドの入力に同期させて発生させることを特徴とする。
【発明の効果】
【００１８】
上述した本発明に係るパルス発生装置によれば、装置外部からの指令信号に基づいて出力パルス信号の発生及び停止を行う場合も、パルス生成条件の変更をシームレスに行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係るパルス発生装置の好ましい一実施形態を図面を参照して説明する。図１は、本発明に係るパルス発生装置の一実施形態を示すブロック図である。
【００２０】
本実施形態のパルス発生装置１００は、図１に示すように、所定周波数パルス信号のパルス数をカウントする第１カウント手段１０と、この第１カウント手段１０のカウント値Ｃｐと設定された周期値Ｔｈとに基づいて第１カウント手段１０をクリアし、第１カウント手段１０に該周期で同期信号Ｓｙを生成させる同期信号生成手段２０と、上記周期毎に、カウント値Ｃｐと設定された前端タイミング値Ｔｆ及び後端タイミング値Ｔｂとに基づいて決められるパルス生成条件を有する出力パルス信号Ｓｏを生成するパルス生成手段３０と、更新コマンド信号Ｓ３の入力に基づいて出力パルス信号Ｓｏのパルス生成条件を更新する更新信号Ｓ２を発生する更新信号発生手段４０と、この更新信号発生手段４０を制御する制御手段５０と、を備えている。
【００２１】
本実施形態のパルス発生装置１００は、図１に示すように、同期信号生成手段２０が生成した同期信号Ｓｙと、パルス生成手段３０が生成した出力パルス信号Ｓｏとが、負荷回路２００に供給される。この負荷回路２００としては、例えば、インバータ回路が挙げられる。
【００２２】
本実施形態のパルス発生装置１００では、第１カウント手段１０は、指令信号によりパルス数のカウントの開始又は停止が制御される。この指令信号は、パルス発生装置１００の装置外部から供給される場合と、装置内部から供給される場合とがある。
【００２３】
上記同期信号生成手段２０が生成した同期信号Ｓｙは、出力パルス信号Ｓｏが供給される負荷回路２００において、入力した出力パルス信号Ｓｏの周期を特定するための基準として用いられるものである。本実施形態のパルス発生装置１００では、この同期信号Ｓｙを各構成要素の同期信号に用いている。
【００２４】
上記制御手段５０は、少なくともＣＰＵ、ＲＯＭ、ＲＡＭ、表示部及び操作入力部（図示せず）を有し、予め記憶されているプログラムに従って、更新信号発生手段４０の制御を行う。制御手段５０のＣＰＵは、パルス発生装置１００の他の構成要素の制御を兼ねていても良い。
【００２５】
この制御手段５０は、周期値Ｔｈが、設定された更新制御時間値Ｔｉより小さい場合には、更新信号Ｓ２を次入力の同期信号に同期させて発生させ、周期値Ｔｈが該更新制御時間値Ｔｉより大きい場合には、更新信号Ｓ２を更新コマンドＳ３の入力に同期させて発生させる。
【００２６】
上記更新制御時間値Ｔｉは、ユーザ等により任意に定められる時間値である。本実施形態のパルス発生装置１００は、上記指令信号が、パルス発生装置１００外部から供給される場合であっても、この更新制御時間Ｔｉを用いた上記処理を行うことにより、周期信号Ｓｙと同期させてパルス生成条件を変更することが可能となる。
【００２７】
以下、上述した本実施形態のパルス発生装置１００の一実施例を、図面を参照しながら説明する。図２は、図１のパルス発生装置１００の実施例を示すブロック図である。
【００２８】
本実施例のパルス発生装置１００は、図２に示すように、基準クロックとしての所定周波数のパルス信号を供給する発振器６０を備えている。この発振器６０としては、例えば水晶発振器を用いることができる。発振器６０は、パルス生成カウンタ１０及び制御手段５０に基準クロックのパルス信号を出力する。
以下、パルス発生装置１００の他の各構成要素について詳述する。
【００２９】
まず、第１カウント手段としてのパルス生成カウンタ１０について以下に説明する。
本実施例のパルス生成カウンタ１０では、図２に示すように、パルス発生装置１００外部からの指令信号Ｓｅによりパルス数のカウントの開始又は停止が制御される。パルス生成カウンタ１０は、カウント開始の指令信号Ｓｅを入力（指令信号ＳｅがＨの状態）するとカウントを開始し、カウント値Ｃｐを同期信号生成手段２０及びパルス生成手段３０に出力し、出力パルス信号Ｓｏが発生される。一方、指令信号Ｓｅを入力していない状態（指令信号ＳｅがＬの状態）では、パルス生成カウンタ１０は、カウントを停止して、出力パルス信号Ｓｏは発生しない。
【００３０】
パルス生成カウンタ１０は、発振器６０から出力された基準クロックであるパルス信号のパルス数をカウントし、そのカウント値Ｃｐを同期信号生成手段２０に出力する。また、パルス生成カウンタ１０は、後述する同期信号生成手段２０から出力されるクリア信号ＣＬが入力されて、カウント値Ｃｐがクリアされる。パルス生成カウンタ１０は、同期式カウンタであることが好ましい。本実施例では、同期式のアップカウンタを用いている。
【００３１】
パルス生成カウンタ１０、所定の周期を有する同期信号Ｓｙを、更新信号発生手段４０及び制御手段５０に出力する。また、パルス生成カウンタ１０は、同期信号Ｓｙを負荷回路２００に出力する。
【００３２】
パルス生成カウンタ１０は、公知の回路を用いて構成することができる。同期信号生成手段２０から出力されるクリア信号ＣＬは、例えば、パルス生成カウンタ回路のクリア端子に入力することができる。
【００３３】
次に、同期信号生成手段２０について以下に説明する。
同期信号生成手段２０は、図２に示すように、第１の周期値設定レジスタ２１と、第２の周期値設定レジスタ２２と、同期信号生成コンパレータ２３とで構成される。
【００３４】
第１の周期値設定レジスタ２１は、パルス生成カウンタ１０が生成する同期信号Ｓｙの周期値Ｔｈを記憶する。この周期値Ｔｈは、後述する制御手段５０によって、第１の周期値設定レジスタ２１に設定される。第１の周期値設定レジスタ２１は、設定された周期値Ｔｈを第２の周期値設定レジスタ２２に出力する。この周期値Ｔｈは、パルス発生装置１００が出力する出力パルス信号Ｓｏの周期値となる。
【００３５】
第２の周期値設定レジスタ２２は、後述する更新信号発生手段４０が発生する更新信号Ｓ２を入力すると、第１の周期値設定レジスタ２１が出力する周期値Ｔｈを記憶する。第２の周期値設定レジスタ２２は、設定された周期値Ｔｈを同期信号生成コンパレータ２３に出力する。
【００３６】
同期信号生成コンパレータ２３は、パルス生成カウンタ１０が出力するカウント値Ｃｐを一方の入力部に入力する。また、第２の周期値設定レジスタ２２が出力する周期値Ｔｈを他方の入力部に入力する。
【００３７】
同期信号生成コンパレータ２３は、入力したカウント値Ｃｐと、第２の周期値設定レジスタ２２に設定された周期値Ｔｈとを比較して、カウント値Ｃｐが、カウント値Ｃｐが、周期値Ｔｈと一致するか、又は、周期値Ｔｈよりも大きければ、パルス生成カウンタ１０のカウント値Ｃｐをクリアするクリア信号ＣＬを、パルス生成カウンタ１０に出力する。
【００３８】
上記同期信号生成手段２０は、公知の回路を用いて構成することができる。例えば、第１の周期値設定レジスタ２１及び第２の周期値設定レジスタ２２は、メモリを用いて構成できる。また、同期信号生成コンパレータ２３は、デジタルコンパレータを用いて構成できる。
【００３９】
次に、パルス生成手段３０について、以下に説明する。
パルス生成手段３０は、図２に示すように、第１の前端タイミング値設定レジスタ３１と、第２の前端タイミング値設定レジスタ３２と、前端タイミング生成コンパレータ３３と、第１の後端タイミング値設定レジスタ３４と、第２の後端タイミング値設定レジスタ３５と、後端タイミング生成コンパレータ３６と、出力パルス生成手段３７とで構成される。
【００４０】
第１の前端タイミング値設定レジスタ３１は、出力パルス信号Ｓｏの前端タイミング値Ｔｆを記憶する。この前端タイミング値Ｔｆは、後述する制御手段５０によって、第１の前端タイミング値設定レジスタ３１に設定される。第１の前端タイミング値設定レジスタ３１は、設定された前端タイミング値Ｔｆを第２の前端タイミング値設定レジスタ３２に出力する。
【００４１】
第２の前端タイミング値設定レジスタ３２は、後述する更新信号発生手段４０が生成する更新信号Ｓ２を入力すると、第１の前端タイミング値設定レジスタ３１が出力する前端タイミング値Ｔｆを記憶する。第２の前端タイミング値設定レジスタ３２は、設定された前端タイミング値Ｔｆを前端タイミング生成コンパレータ３３に出力する。
【００４２】
前端タイミング生成コンパレータ３３は、パルス生成カウンタ１０が出力するカウント値Ｃｐを一方の入力部に入力する。また、第２の前端タイミング値設定レジスタ３２が出力する前端タイミング値Ｔｆを他方の入力部に入力する。
【００４３】
前端タイミング生成コンパレータ３３は、入力したカウント値Ｃｐと、第２の前端タイミング値設定レジスタ３２に設定された前端タイミング値Ｔｆとを比較して、カウント値Ｃｐが、前端タイミング値Ｔｆと一致するか、又は、前端タイミング値Ｔｆよりも大きければ、前端タイミングで出力パルス信号を立ち上げる信号を、出力パルス生成手段３７に出力する。
【００４４】
第１の後端タイミング値設定レジスタ３４及び第２の後端タイミング値設定レジスタ３５それぞれは、出力パルス信号Ｓｏの後端タイミング値Ｔｂを記憶する点を除いて、上述した第１の前端タイミング値設定レジスタ３１又は第２の前端タイミング値設定レジスタ３２と同様に構成されている。
【００４５】
また、後端タイミング生成コンパレータ３６は、後端タイミングで出力パルス信号を立ち下げる信号を、出力パルス生成手段３７に出力する点を除いて、上述した前端タイミング生成コンパレータ３３と同様に構成されている。
【００４６】
出力パルス生成手段３７は、前端タイミングで出力パルス信号を立ち上げる信号と、後端タイミングで出力パルス信号を立ち下げる信号とを入力して、出力パルス信号Ｓｏを生成し、負荷回路２００に出力する。
【００４７】
本実施例のパルス発生装置１００のパルス生成手段３０では、上述したように、第１の周期値設定レジスタ２１、第１の前端タイミング値設定レジスタ３１及び第１の後端タイミング値設定レジスタ３４からなる第１のレジスタ群と、第２の周期値設定レジスタ２２、第２の前端タイミング値設定レジスタ３２及び第２の後端タイミング値設定レジスタ３５からなる第２のレジスタ群と有している。
【００４８】
そして、パルス生成手段３０は、出力パルス信号Ｓｏのパルス生成条件を変更する更新信号Ｓ２の供給を受けて、はじめて上記第１のレジスタ群に記憶されたデータにより、上記第２のレジスタ群のデータが更新されて、出力パルス信号Ｓｏを生成する。
【００４９】
上記パルス生成手段３０は、公知の回路を用いて構成することができる。例えば、各レジスタ２２は、メモリを用いて構成できる。また、各コンパレータは、デジタルコンパレータを用いて構成できる。
【００５０】
次に、制御手段５０について、以下に説明する。
【００５１】
制御手段５０は、発振器６０が出力する所定周期パルス信号を入力して分周する分周器５１と、分周器５１が出力する分周したパルス信号を入力し、この分周したパルス信号をカウントしたカウント値Ｃｉを出力する第２カウント手段５２（以下、インヒビットカウンタ５２ともいう）と、設定された更新制御時間値Ｔｉ（以下、インヒビット時間値Ｔｉともいう）を後述する更新制御信号生成手段５３に出力する更新制御時間設定レジスタ５４（以下、インヒビット時間値設定レジスタ５４ともいう）と、カウント値Ｃｉを一方の入力部に入力し、且つインヒビット時間値Ｔｉを他方の入力部に入力して、カウント値Ｃｉがインヒビット時間値Ｔｉよりも大きい場合に更新制御信号Ｓ１（以下、インヒビット信号Ｓ１ともいう）を出力する更新制御信号生成手段５３と、パルス生成条件等を表示する表示部５６と、上記各構成要素を制御するＣＰＵ５５と、で構成される。
【００５２】
以下、制御手段５０の各構成要素について説明する。
【００５３】
分周器５１は、発振器６０の出力する基準クロックである所定周期パルス信号を入力して、分周したパルス信号をインヒビットカウンタ５２に出力する。分周器５１の分周比は、インヒビット時間値Ｔｉの値等に基づいて適宜設定されることが好ましい。この観点から、分周器５１としては、プログラマブル分周器を用いることが好ましい。
【００５４】
インヒビットカウンタ５２は、分周器５１を介して発振器６０が出力するパルス信号を入力してカウントし、同期信号Ｓｙの入力によりカウント値Ｃｉがクリアされる。インヒビットカウンタ５２は、カウント値Ｃｉを更新制御信号生成手段５３の一方の入力部に出力する。
【００５５】
インヒビットカウンタ５２は、更新制御信号生成手段５３が出力するインヒビット信号Ｓ１を入力している時（インヒビット信号ＳｉがＨの状態）のみパルス信号のカウントを行い、インヒビット信号Ｓ１を入力していない時（インヒビット信号ＳｉがＬの状態）にはカウントを停止して、その時のカウント値Ｃｉを保持する。
【００５６】
インヒビットカウンタ５２は、同期式カウンタであることが好ましい。本実施例では、同期式のアップカウンタを用いている。パルス生成カウンタ１０から出力される同期信号Ｓｙは、例えば、インヒビットカウンタ回路のクリア（ＣＬ）端子に入力することができる。また、更新制御信号生成手段５３が出力するインヒビット信号Ｓ１は、インヒビットカウンタ回路のネガティブイネーブル（*ＥＮ）端子に入力することができる。
【００５７】
インヒビット時間値設定レジスタ５４は、インヒビット時間値Ｔｉを記憶しており、その設定されたインヒビット時間値Ｔｉを更新制御信号生成手段５３の他方の入力部に出力する。インヒビット時間値設定レジスタ５４は、ＣＰＵ５５によって、インヒビット時間値Ｔｉが設定される。
【００５８】
インヒビット時間値Ｔｉは、周期値Ｔｈよりも大きいことが好ましく、ユーザが、ＣＰＵ５５にパルス生成条件の更新を指示した後、更新完了までを待つことができる時間よりも小さいことが好ましい。即ち、同期信号Ｓｙの周波数が数ＭＨｚ以上の場合には、インヒビット時間値Ｔｉは、ユーザの感覚で見分けられないくらい十分に短い時間値であれば良い。
【００５９】
更新制御信号生成手段５３は、カウント値Ｃｉがインヒビット時間値Ｔｉよりも大きい場合にインヒビット信号Ｓ１を、更新信号発生手段４０及び上記インヒビットカウンタ５２に出力する。更新制御信号生成手段５３は、例えばデジタルコンパレータを用いて構成することができる。
【００６０】
インヒビットカウンタ５２が有するビット数は、分周器５１の分周比と、パルス生成カウンタ１０で発生可能な最大発生周期値との関係に基づいて決定されることが好ましい。例えば、パルス生成カウンタ１０が最大周期値１０００秒まで発生可能とする。また、分周器５１の分周比を１００００００とし、発振器６０の発振周波数を１００ＭＨｚとする。この場合、インヒビット時間値Ｔｉを１０と選べば、インヒビットカウンタ５２は０．１秒までカウントアップすることになるので、このインヒビット時間値は、ユーザの感覚で見分けられないくらい十分に短い時間値となり、ユーザが、ＣＰＵ５５にパルス生成条件の更新を指示した後、更新完了までを待つことができる時間よりも十分に小さくなる。
【００６１】
また、通常、同期信号Ｓｙの周期値Ｔｈは高々１０−３秒であるので、０．１秒に対応するインヒビット時間値Ｔｉは、同期信号Ｓｙの周期値よりも大きい。この場合、インヒビットカウンタ５２は、長くても１０-３秒の周期で同期信号Ｓｙを入力するので、０．１秒までカウントアップする前に、常にカウント値Ｃｉがクリアされるため、更新制御信号生成手段５３がインヒビット信号Ｓ１を出力することはない。
【００６２】
ＣＰＵ５５は、制御手段５０の各構成要素を制御する。また、ＣＰＵ５５は、ユーザ等の要求に応じて、更新コマンド信号Ｓ３を生成し、更新信号発生手段４０に出力する。
【００６３】
また、本実施例のＣＰＵ５５は、同期信号生成手段２０及びパルス生成手段３０を制御する。ＣＰＵ５５が、更新コマンド信号Ｓ３を出力する場合には、まず、パルス生成条件のパラメータを、同期信号生成手段２０及びパルス生成手段３０に出力した後、更新コマンド信号Ｓ３を生成し、更新信号発生手段４０に出力する。
【００６４】
また、制御手段５０は、表示部５６を有している。表示部５６には、パルス生成条件のパラメータ等、制御手段５０及びパルス発生装置１００の処理状態が表示される。パルス生成条件のパラメータ等には、周期値Ｔｈ、遅延時間値Ｔｒ、パルス幅Ｐｗ、前端タイミング値Ｔｆ，後端タイミング値Ｔｂなどが含まれる。遅延時間値Ｔｒ及びパルス幅Ｐｗは、前端タイミング値Ｔｆ又は後端タイミング値Ｔｂを用いて設定することもできる。
【００６５】
本実施例では、ユーザが、ＣＰＵにパルス生成条件のパラメータ等の変更を指示した後、該パラメータ等の変更が完了するまでの間、表示部５６には、パルス生成条件が更新中であることが表示される。
【００６６】
具体的には、ＣＰＵ５５は、更新コマンドＳ３を更新信号発生手段４０に出力した後、更新信号発生手段４０が更新履歴信号Ｓ４を発生してＣＰＵ５５に出力している間は、表示部５６にパルス生成条件が更新中であることを表示する。即ち、更新信号発生手段４０からの更新履歴信号Ｓ４の入力がなくなった時点で、ＣＰＵ５５は、パルス生成条件の更新が完了したと判断する。または、更新信号発生回路４０が出力する更新信号Ｓ２を割り込み信号としてＣＰＵ５５に入力し、この割り込み信号を用いて、パルス生成条件の更新が完了をＣＰＵ５５に認識させても良い。
【００６７】
パルス生成条件が更新中であることを示す表示としては、パラメータの背景色を変えること、又は、アイコンを表示させること等が挙げられる。
【００６８】
次に、更新信号発生手段４０について、更に以下に説明する。
更新信号発生手段４０は、ＣＰＵ５５からの更新コマンド信号Ｓ３を入力した時、更新制御信号生成手段５３からのインヒビット信号Ｓ１を入力していない場合には、次入力の同期信号Ｓｙが来るまで、更新信号Ｓ１の発生を保留して、次入力の同期信号Ｓｙに同期させて更新信号Ｓ２を発生する。
【００６９】
更新信号発生手段４０は、更新信号設定レジスタ（図示せず）を有しており、更新コマンドＳ３を入力すると、上記更新信号設定レジスタの設定をハイ（Ｈ）状態に設定する。そして、更新信号Ｓ２を発生した後に、上記更新信号設定レジスタの設定をロー（Ｌ）状態に変更する。つまり、更新信号発生手段４０が更新信号Ｓ２を発生して、はじめて、ＣＰＵ５５が出力した更新コマンド信号Ｓ３の入力が更新信号発生手段４０に許可される。
【００７０】
また、更新信号発生手段４０は、上記更新信号設定レジスタの設定がハイ（Ｈ）状態の場合に、更新履歴信号Ｓ４を発生しＣＰＵ５５に出力する（更新履歴信号Ｓ４がＨの状態）。更新信号発生手段４０は、上記更新信号設定レジスタの設定をロー（Ｌ）状態の場合には、ＣＰＵ５５に更新履歴信号Ｓ４を出力しない（更新履歴信号Ｓ４がＬの状態）。
【００７１】
一方、更新信号発生手段４０は、ＣＰＵ５５からの更新コマンド信号Ｓ３を入力した時、更新制御信号生成手段５３からのインヒビット信号Ｓ１を入力している場合には、即座に更新信号Ｓ２を発生する。
【００７２】
このように、制御手段５０の更新制御信号生成手段５３は、更新コマンド信号Ｓ３の入力から次の同期信号Ｓｙの入力までに、インヒビットカウンタ５２のカウント値Ｃｉがインヒビット時間値Ｔｉより大きい場合には、インヒビット信号Ｓ１を出力する。従って、インヒビット時間値Ｔｉが出力されているときには、制御手段５０は、更新信号発生手段４０に更新コマンド信号Ｓ３の入力を許可して、即座に更新信号Ｓ２を発生させる。即ち、更新信号発生手段４０は、次入力の同期信号Ｓｙを待つことはない。
【００７３】
次に、上述した本実施例のパルス発生装置１００の動作の一例を、まず図３に示すタイミング図を参照して、以下に説明する。
【００７４】
図３において、（ａ）は、同期信号Ｓｙを示し、（ｂ）は、更新コマンド信号Ｓ３を示し、（ｃ）は、更新履歴信号Ｓ４を示し、（ｄ）は、インヒビットカウンタ５２のカウント値Ｃｉを示し、（ｅ）は、インヒビット信号Ｓ１を示し、（ｆ）は、更新信号Ｓ２を示している。また、（ｄ）には、インヒビット時間値Ｔｉも示している。
【００７５】
（１）同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも小さい場合
（ｄ）の左側の部分では、同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも小さいので、インヒビットカウンタ５２のカウント値Ｃｉがインヒビット時間値Ｔｉを越える前に、同期信号Ｓｙによりカウント値Ｃｉがクリアされる。従って、（ｅ）に示すように、インヒビット信号Ｓ１は出力されない。
【００７６】
ここで、（ｂ）に示すように、時間ｔ１において、ＣＰＵ５５が更新コマンド信号Ｓ３を出力すると、（ｃ）に示すように、更新信号発生手段４０は更新履歴信号Ｓ４を出力し、（ｆ）に示すように、次入力の同期信号Ｓｙが来るまで、更新信号Ｓ２の発生を保留した後、時間ｔ２において、次入力の同期信号Ｓｙに同期させて更新信号Ｓ２を発生する。そして、（ｃ）に示すように、更新信号発生手段４０は更新履歴信号Ｓ４の出力を停止する。また、（ｄ）に示すように、インヒビットカウンタ５２のカウント値Ｃｉが、同期信号Ｓｙと同期して、クリアされる。
【００７７】
（２）同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも大きい場合
（ｄ）の右側の部分では、同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも大きいので、時間ｔ４において、インヒビットカウンタ５２のカウント値Ｃｉがインヒビット時間値Ｔｉを越えた後、インヒビットカウンタ５２はパルス信号のカウントを停止して、その後カウント値Ｃｉは一定の値に保持されている。そして、（ｅ）に示すように、更新制御信号生成手段５３は、時間ｔ４において、インヒビット信号Ｓ１を出力する。
【００７８】
ここで、（ｂ）に示すように、時間Ｔ４よりも過去の時間ｔ３において、ＣＰＵ５５が更新コマンド信号Ｓ３を既に発生していたとすると、（ｃ）に示すように、更新信号発生手段４０は、更新履歴信号Ｓ４を出力した後、次入力の同期信号Ｓｙが来るか又はインヒビット信号Ｓ１が出力されるまで、（ｆ）に示すように、更新信号Ｓ２の発生を保留している。
【００７９】
そして、（ｅ）に示すように、時間ｔ４において、更新制御信号生成手段５３が、インヒビット信号Ｓ１を出力すると、（ｆ）に示すように、更新信号発生手段４０は、同期信号Ｓｙを待つことなく即座に更新信号Ｓ２を発生する。そして、（ｃ）に示すように、更新信号発生手段４０は更新履歴信号Ｓ４の出力を停止する。一方、（ｄ）に示すように、インヒビットカウンタ５２のカウント値Ｃｉは、その後一定の値が保持され続けて、次入力の同期信号Ｓｙと同期して、クリアされる。そして、（ｅ）に示すように、更新制御信号生成手段５３は、インヒビット信号Ｓ１の出力を停止する。
【００８０】
また、（ｂ）に示すように、時間ｔ４より後の時間ｔ５において、ＣＰＵ５５が更新コマンド信号Ｓ３を出力した場合にも、（ｃ）に示すように、更新信号発生手段４０は、更新履歴信号Ｓ４を出力すると共に、（ｆ）に示すように、即座に更新信号Ｓ２を発生する。
【００８１】
次に、本実施例の動作の一例を、図４に示す状態遷移図を用いて、以下に説明する。
本実施例のパルス発生装置１００は、以下の４つの状態を有する。
（１）「状態０（ゼロ）」：パルス生成カウンタ１０がパルス信号のカウントを停止しており出力パルス信号Ｓｏを発生していない状態。
（２）「状態１」：出力パルス信号Ｓｏを発生中であるがパルス生成条件のパラメータを更新していない状態。
（３）「状態２」：出力パルス信号Ｓｏを発生中であり且つパルス生成条件のパラメータを更新中であるが、カウント値Ｃｉがインヒビット時間値Ｔｉを経過する前の状態。
（４）「状態３」：出力パルス信号Ｓｏを発生中であり且つカウント値Ｃｉがインヒビット時間値Ｔｉを経過した後の状態。
【００８２】
（１）状態０（ゼロ）
パルス発生装置１００は、外部からの指令信号Ｓｅが入力されていない（Ｓｅ＝Ｌ）ので、パルス生成カウンタ１０は、カウントを停止して、出力パルス信号Ｓｏは発生しない。パルス発生装置１００が、指令信号Ｓｅを入力する（Ｓｅ＝Ｈ）と、状態０から状態１に遷移する。
【００８３】
（２）状態１
パルス発生装置１００は、状態０から状態１に遷移すると、パルス生成カウンタ１０がカウントを開始して、出力パルス信号Ｓｏを発生する。状態１では、同期信号Ｓｙが発生しても、状態は遷移せずにインヒビットカウンタ５２がクリアされるのみである。状態１では、パルス発生装置１００は、ＣＰＵ５５が更新コマンド信号Ｓ３を発生すると、更新履歴信号Ｓ４を発生する（Ｓ４＝Ｈ）と共に、状態１から状態２に遷移する。また、パルス発生装置１００は、表示部５６にパルス生成条件のパラメータを更新中である表示を示す。
【００８４】
一方、状態１において、カウント値Ｃｉがインヒビット時間値Ｔｉを越えると、更新制御信号生成手段５３がインヒビット信号Ｓ１を出力（Ｓ１＝Ｈ）して、パルス発生装置１００は、状態１から状態３に遷移する。
【００８５】
状態２では、パルス発生装置１００は、同期信号Ｓｙが発生すると、更新信号発生手段４０が更新信号Ｓ２を生成して、パルス生成条件のパラメータを更新する。パルス発生装置１００は、パラメータの更新を完了した後、更新履歴信号Ｓ４の出力を停止（Ｓ４＝Ｌ）すると共に、表示部５６の更新中の表示を元に戻した後、状態２から状態１に遷移する。状態２では、ＣＰＵ５５が更新コマンド信号を繰り返し発生しても、パルス発生装置１００の状態は遷移しない。
【００８６】
また、状態２において、パルス発生装置１００は、同期信号Ｓｙが発生する前に、カウント値Ｃｉがインヒビット時間値Ｔｉを超えた場合には、以下の処理を行った後に、状態２から状態３に遷移する。パルス発生装置１００は、カウント値Ｃｉがインヒビット時間値Ｔｉを超えた場合には、まず、インヒビット信号Ｓ１を発生する（Ｓ１＝Ｈ）と共に更新信号Ｓ２を発生し、パルス生成条件のパラメータを更新した後、更新履歴信号Ｓ４の出力を停止（Ｓ４＝Ｌ）すると共に、表示部５６の更新中の表示を元に戻す。また、状態２において、パルス発生装置１００は、同期信号Ｓｙとインヒビット信号Ｓ１とが同時に発生した場合には、更新信号Ｓ２を発生させ、パルス生成条件のパラメータを更新する。
【００８７】
状態３では、パルス発生装置１００は、ＣＰＵ５５が更新コマンド信号Ｓ３を発生すると、状態の遷移を行うことなく、以下の処理を行う。パルス発生装置１００は、ＣＰＵ５５が更新コマンド信号Ｓ３を発生すると、次入力の同期信号Ｓｙの発生を待つことなく、更新履歴信号Ｓ４を発生（Ｓ４＝Ｈ）して、表示部５６にパルス生成条件のパラメータを更新中である表示を行うと共に、更新信号Ｓ２を発生した後、パルス生成条件のパラメータを更新し、更新履歴信号Ｓ４の出力を停止（Ｓ４＝Ｌ）すると共に、表示部５６の更新中の表示を元に戻す。
【００８８】
また、状態３では、パルス発生装置１００は、同期信号Ｓｙが発生すると、インヒビットカウンタ５２のカウント値Ｃｉをクリアし、インヒビット信号Ｓ１の出力を停止する（Ｓ１＝Ｌ）。また、パルス発生装置１００は、同期信号Ｓｙの発生と、更新コマンド信号Ｓ３とが同時に発生した場合には、状態３から状態１に遷移すると同時に、更新信号Ｓ２を発生し、パルス生成条件のパラメータを更新する。
なお、パルス発生装置１００は、状態３から状態２への遷移することはない。
【００８９】
いずれの状態においても、パルス発生装置１００は、装置外部からの指令信号Ｓｅの入力がなくなった場合（Ｓｅ＝Ｌ）には、出力パルス信号Ｓｏの発生を停止して、状態０に遷移する。ただし、状態２でパラメータを更新中の場合には、更新信号Ｓ２を発生すると共に、表示部５６に更新中の表示を行う。また、状態３において、更新コマンド信号Ｓ３の発生と、指令信号ＳｅのＨからＬへの変化が同時に生じた場合にも、状態３から状態０へ遷移するのと同時に、更新信号Ｓ２を発生すると共に、表示部５６の更新中の表示を行う。
【００９０】
次に、上記本実施例のパルス発生装置１００の表示部５６の動作について、図５及び図６を参照して、以下に説明する。ここでは、表示部５６がＣＲＴである場合について述べる。図５は、パルス発生装置１００の表示部５６の動作を説明するフローチャートである。図６は、パルス発生装置１００の表示部５６の表示を説明する図である。
【００９１】
まず、図５のステップＳ１０１において、ユーザが、パルス生成条件のパラメータの変更を行うために、パルス発生装置１００の操作入力部を操作して、前端タイミング値Ｔｆを更新する操作を行う。
【００９２】
次に、ステップＳ１０２において、ＣＰＵ５５が変更コマンド信号Ｓ３を発生し更新信号発生手段４０に出力する。更新信号発生手段４０は、更新履歴信号Ｓ４を発生し、ＣＰＵ５５に出力する。
【００９３】
次に、ステップＳ１０３において、ＣＰＵ５５は、表示部５６にパルス生成条件のパラメータを更新中である表示を行う。具体的には、ＣＰＵ５５は、表示部５６に表示されているパルス生成条件のパラメータの背景色を変更するか、又は、アイコンを表示することができる。
【００９４】
次に、ステップＳ１０４において、ＣＰＵ５５は、更新信号発生手段４０から更新履歴信号Ｓ４を入力しているのかを判断する。もし、更新信号発生手段４０から更新履歴信号Ｓ４を入力していれば、Ｓ１０４の前に戻る。一方、更新信号発生手段４０から更新履歴信号Ｓ４を入力していなければ、ＣＰＵ５５は、パルス生成条件のパラメータの更新が完了した判断して、ステップＳ１０５に進む。
【００９５】
次に、ステップＳ１０５において、ＣＰＵ５５は、表示部５６の表示を元に戻す。
以上で、パルス発生装置１００の表示部５６が、パルス生成条件が変更中であることを示す動作が終了する。
【００９６】
次に、図５のステップＳ１０３において、表示部５６に表示される例を、図６を参照して以下に説明する。
【００９７】
図６（ａ）は、パルス生成条件を変更する前の状態における表示部５６の表示を示す。表示部５６には、周期値Ｔｈ、遅延時間値Ｔｒ及びパルス幅Ｐｗが表示されている。
【００９８】
次に、図６（ｂ）は、パルス生成条件を変更中の状態の表示部５６の表示を示す。図５の例では、前端タイミング値Ｔｆのみを変更しているので、遅延時間値Ｔｒが変更前の２０．０００ｍｓから６０．０００ｍｓに変更中であり、この遅延時間値の背景色が変更されていると共に、アイコン５７が表示されている。
【００９９】
次に、図６（ｃ）は、パルス生成条件の変更が完了した状態の表示部５６の表示を示す。遅延時間値Ｔｒが、変更前の２０．０００ｍｓから６０．０００ｍｓに更新されている。また、アイコンの表示が消えている。
【０１００】
上述した本実施例のパルス発生装置３００によれば、装置外部からの指令信号Ｓｅに基づいて出力パルス信号Ｓｏの発生及び停止を行う場合も、パルス生成条件の変更をシームレスに行うことができる。具体的には、同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも小さい場合には、変更コマンド信号Ｓ３の発生後の次入力の同期信号Ｓｙと同期してパルス生成条件が更新されるので、不要なパルスを生成しない。また、同期信号Ｓｙの周期値Ｔｈがインヒビット時間値Ｔｉよりも大きい場合には、変更コマンド信号Ｓ３の発生と同時に、パルス生成条件が更新される。従って、比較的に長い周期値を設定している場合にも、パルス生成条件の更新が速やかに実行されるので、操作性に優れている。
【０１０１】
また、パルス生成条件の更新中には、表示部５６に更新中の表示がなされるので、ユーザは、パルス発生装置１００がパルス生成条件の更新中である状態にあることが明確に認識できる。例えば、パルス発生装置１００において、比較的長い周期値Ｔｈを扱うためにインヒビット時間値Ｔｉを比較的長い時間に設定された状態で、ユーザが、パルス生成条件のパラメータを変更した場合には、変更が完了するまでに相当の時間を要するが、表示部５６に更新中の表示がなされることで、ユーザは、更新の状態を把握することが可能となる。
【０１０２】
次に、本発明の実施形態に係る他の実施例を、図７を参照しながら以下に説明する。特に説明しない点については、上述の実施例に関して詳述した説明が適宜適用される。また、図７において、図１〜図６と同じ構成要素に同じ符号を付してある。
【０１０３】
本実施例のパルス発生装置１００は、図７に示すように、制御手段５０が、更新信号Ｓ２´と強制更新信号Ｓ５の論理和を出力する論理手段７０を有している。制御手段５０は、周期値Ｔｈが設定されたインヒビット時間値Ｔｉより小さい場合には、更新信号Ｓ２を次入力の同期信号Ｓｙに同期させて発生させ、周期値Ｔｈがインヒビット時間値Ｔｉより大きい場合には、更新信号Ｓ２を強制更新信号Ｓ５に基づいてパルス生成条件を更新する。
【０１０４】
本実施例では、パルス生成カウンタ１０への指令信号Ｓｉが、パルス発生装置１００内部のＣＰＵ５５から出力される。本実施例では、ＣＰＵ５５が、出力パルス信号Ｓｏの発生状態を把握しているので、ＣＰＵ５５のみで、同期信号Ｓｙと同期させてパルス生成条件を更新する更新コマンド信号Ｓ３を発生し、この更新コマンド信号Ｓ３を更新信号発生手段４０に出力することができる。そのため、本実施例では、上述した実施例が有していた、インヒビットカウンタ、インヒビット時間値設定レジスタ、更新制御信号生成手段及び分周器を備えていない。即ち、制御手段５０は、ＣＰＵ５５により構成される。
【０１０５】
本実施例では、論理手段７０を有している。論理手段７０は、更新信号発生手段４０が出力する更新信号Ｓ２´が一方の入力部に入力され、ＣＰＵ５５が出力する強制更新信号Ｓ５が他方の入力部に入力される。論理手段７０は、更新信号Ｓ２´と強制更新信号Ｓ５との論理和の結果を更新信号Ｓ２として、同期信号生成手段２０及びパルス生成手段３０に出力する。
【０１０６】
ＣＰＵ５５は、周期値Ｔｈがインヒビット時間値Ｔｉよりも小さい場合には、更新コマンド信号Ｓ３のみを発生する。この場合には、更新コマンド信号Ｓ３を入力した更新信号発生手段４０は、更新信号Ｓ２´を次入力の同期信号ｓｙに同期させて発生し論理手段７０に出力する。
【０１０７】
一方、ＣＰＵ５５は、周期値Ｔｈがインヒビット時間値Ｔｉよりも大きい場合には、強制更新信号Ｓ５を発生し論理手段７０に出力する。
【０１０８】
従って、更新信号Ｓ２´又は強制更新信号Ｓ５を入力した論理手段７０は、更新信号Ｓ２を即座に発生するので、パルス生成条件は速やかに更新される。
【０１０９】
その他の構成は、上述した実施例と同様である。
【０１１０】
上述した本実施例のパルス発生装置１００によれば、パルス生成カウンタ１０への指令信号Ｓｉが、パルス発生装置１００内部の制御手段５０から出力されているので、制御手段５０を簡易に構成できるため、製造コストが低減される。また、パルス生成条件の変更をシームレスに行うことができる。
【０１１１】
本発明のパルス発生装置は、上述した実施形態又は実施例に制限されることなく、本発明の趣旨を逸脱しない限り適宜変更が可能である。
【０１１２】
例えば、上述した実施形態又は実施例では、上記第１カウンタ手段は、アップカウンタであったが、ダウンカウンタであっても良い。この場合には、カウント値がゼロになった時に同期信号を生成して出力するようにすれば、上記同期信号生成コンパレータを設けずに上記同期信号生成手段を構成することも可能である。
【図面の簡単な説明】
【０１１３】
【図１】本発明に係るパルス発生装置の一実施形態を示すブロック図である。
【図２】図１のパルス発生装置の一実施例を示すブロック図である。
【図３】図２のパルス発生装置の動作を説明するタイミング図である。
【図４】図２のパルス発生装置の動作を説明する状態遷移図である。
【図５】図２のパルス発生装置の表示部の動作を説明するフローチャートである。
【図６】図２のパルス発生装置の表示部の表示の例を説明する図である。
【図７】本発明の他の実施例を示すブロック図である。
【図８】従来の例によるパルス発生装置を示すブロック図である。
【図９】図８に示すパルス発生装置が発生する出力パルス信号を説明するタイミング図である。
【図１０】図８に示すパルス発生装置がパルス生成条件を変更した場合を説明するタイミング図である。
【符号の説明】
【０１１４】
１００    パルス発生装置
１０    第１カウント手段（パルス生成カウンタ）
２０    同期信号生成手段
２１    第１の周期値設定レジスタ
２２    第２の周期値設定レジスタ
２３    同期信号生成コンパレータ
３０    パルス生成手段
３１    第１の前端タイミング値設定レジスタ
３２    第２の前端タイミング値設定レジスタ
３３    前端タイミング生成コンパレータ
３４    第１の後端タイミング値設定レジスタ
３５    第２の後端タイミング値設定レジスタ
３６    後端タイミング生成コンパレータ
３７    出力パルス生成手段
４０    更新信号発生手段
５０    制御手段
５１    分周器
５２    第２のカウント手段（インヒビットカウンタ）
５３    更新制御信号生成手段
５４    インヒビット時間値設定レジスタ
５５    ＣＰＵ
５６    表示部
６０    発振器
７０    論理手段（ＯＲ論理回路）
２００    負荷回路
Ｓｅ    外部指令信号
Ｓｉ    内部指令信号
Ｓｙ    同期信号
Ｓｏ    出力パルス信号
Ｓ１    インヒビット信号
Ｓ２    更新信号
Ｓ３    更新コマンド信号
Ｓ４    更新履歴信号
Ｓ５    強制更新コマンド信号
Ｃｐ    第１カウント手段（パルス生成カウンタ）のカウント値
Ｃｉ    第２のカウント手段（インヒビットカウンタ）のカウント値
Ｔｉ    更新制御時間値（インヒビット時間）値
Ｔｈ    周期値
Ｔｆ    前端タイミング値
Ｔｂ    後端タイミング値
【図１】
0005235372.tif 000002
【図２】
0005235372.tif 000003
【図３】
0005235372.tif 000004
【図４】
0005235372.tif 000005
【図５】
0005235372.tif 000006
【図６】
0005235372.tif 000007
【図７】
0005235372.tif 000008
【図８】
0005235372.tif 000009
【図９】
0005235372.tif 000010
【図１０】
0005235372.tif 000011