(57)【特許請求の範囲】
【請求項１】
絶縁ゲート型半導体装置、ダイオード及び前記絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを含むスイッチング電源であって、
前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを備え、
前記絶縁ゲート型半導体装置のゲート端子上に重ならないように、前記接続プレートを挟んで前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子上に前記制御用ＩＣが実装され、
前記制御用ＩＣは、前記絶縁ゲート型半導体装置のゲート端子に対して接続されていることを特徴とするスイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源であって、
前記接続プレートは、平板形状の導電性のプレートであることを特徴とするスイッチング電源。
【請求項３】
請求項１又は２に記載のスイッチング電源であって、
前記絶縁ゲート型半導体装置はＰチャネル型であり、
前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
前記絶縁ゲート型半導体装置と前記ダイオードとは共通の導電性のフレーム上に実装され、
前記絶縁ゲート型半導体装置のドレイン端子と前記ダイオードのカソード端子が前記フレームにより電気的に接続されていることを特徴とする降圧型のスイッチング電源。
【請求項４】
請求項１又は２に記載のスイッチング電源であって、
前記絶縁ゲート型半導体装置はＮチャネル型であり、
前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする降圧型のスイッチング電源。
【請求項５】
請求項１又は２に記載のスイッチング電源であって、
前記絶縁ゲート型半導体装置はＮチャネル型であり、
前記絶縁ゲート型半導体装置のソース端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、
前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする昇圧型のスイッチング電源。
【請求項６】
請求項１又は２に記載のスイッチング電源であって、
前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで、前記絶縁ゲート型半導体装置のソース端子及び前記ダイオードのアノード端子とは電気的に絶縁されるように前記制御用ＩＣが実装されていることを特徴とする反転型のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の実装構造に関する。
【背景技術】
【０００２】
直流電流の電圧値を異なる電圧値に変換する回路としてＤＣ−ＤＣコンバータが広く用いられている。ＤＣ−ＤＣコンバータには、入力電圧より低い出力電圧を出力する降圧型、入力電圧より高い出力電圧を出力する昇圧型、及び、入力電圧の極性を反転させた出力電圧を出力する反転型等が挙げられる。降圧型は図８に示すような基本構成を備え、昇圧型は図９に示すような基本構成を備え、反転型は図１０に示すような基本構成を備えている。それぞれの回路において、制御用ＩＣは絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）のスイッチングを制御し、入力端から入力される直流電圧Ｖｉｎの電圧値を変換して出力端から直流電圧Ｖｏｕｔとして出力する。
【０００３】
このようなＤＣ−ＤＣコンバータ回路では、図１１に示すように、チップ裏面をドレイン端子として使用するＦＥＴ１０を設置するフレーム１４と制御用ＩＣ１２を設置するフレーム１６とを分離したうえで、制御用ＩＣ１２からＦＥＴ１０へ配線を行う構成としている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＤＣ−ＤＣコンバータ回路には、図８〜図１０に示すように、ＦＥＴ１０と制御用ＩＣ１２の他にショットキーバリアダイオード（ＳＢＤ）１８も用いられている。ＤＣ−ＤＣコンバータ回路の構成を簡素化し、製造コストを低下させるためには、ＳＢＤ１８を含めてＦＥＴ１０及び制御用ＩＣ１２をうまく実装することが望まれている。
【０００５】
本発明は、上記課題を解決したＤＣ−ＤＣコンバータ回路を含むスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの態様は、絶縁ゲート型半導体装置、ダイオード及び前記絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを含むスイッチング電源であって、前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを備え、前記絶縁ゲート型半導体装置のゲート端子上に重ならないように、前記接続プレートを挟んで前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子上に前記制御用ＩＣが実装され、前記制御用ＩＣは、前記絶縁ゲート型半導体装置のゲート端子に対して接続されていることを特徴とするスイッチング電源である。
【０００７】
ここで、前記接続プレートは、平板形状の導電性のプレートとすることが好適である。
【０００８】
例えば、前記絶縁ゲート型半導体装置はＰチャネル型であり、前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは共通の導電性のフレーム上に実装され、前記絶縁ゲート型半導体装置のドレイン端子と前記ダイオードのカソード端子が前記フレームにより電気的に接続されていることを特徴とする降圧型のスイッチング電源である。
【０００９】
また、例えば、前記絶縁ゲート型半導体装置はＮチャネル型であり、前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする降圧型のスイッチング電源である。
【００１０】
また、例えば、前記絶縁ゲート型半導体装置はＮチャネル型であり、前記絶縁ゲート型半導体装置のソース端子に電気的に接続された導電性の接続プレートを挟んで前記制御用ＩＣが実装されており、前記絶縁ゲート型半導体装置と前記ダイオードとは電気的に絶縁されたフレームに実装されていることを特徴とする昇圧型のスイッチング電源である。
【００１１】
また、例えば、前記絶縁ゲート型半導体装置のソース端子又は前記ダイオードのアノード端子に電気的に接続された導電性の接続プレートを挟んで、前記絶縁ゲート型半導体装置のソース端子及び前記ダイオードのアノード端子とは電気的に絶縁されるように前記制御用ＩＣが実装されていることを特徴とする反転型のスイッチング電源である。
【発明の効果】
【００１２】
本発明によれば、絶縁ゲート型半導体装置、ダイオード及び絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣを効率的に実装したＤＣ−ＤＣコンバータ回路を含むスイッチング電源を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態におけるスイッチング電源の構成についてＤＣ−ＤＣコンバータのタイプで分類して説明する。
【００１４】
＜降圧型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路１００は、図１に示すように、チップ裏面をドレイン端子として使用する絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）３０、制御用ＩＣ３２、ダイオード（ショットキーバリアダイオード：ＳＢＤ）３４、フレーム３６及び接続プレート３８を含んで構成される。図１は、ＦＥＴ３０がＰチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の降圧型ＤＣ−ＤＣコンバータ回路１００の実装構造を示している。なお、ＦＥＴ３０はＩＧＢＴでもよい。また、ＳＢＤ３４はＰＮダイオードでもよい。
【００１５】
ＦＥＴ３０及びＳＢＤ３４は、同一のフレーム３６上に実装される。フレーム３６は、銅、アルミニウム等の導電性材料で構成される。ハンダ４０等を用いてＦＥＴ３０のドレインがフレーム３６と電気的に導通するように実装される。また、ハンダ４２等を用いてＳＢＤ３４のカソードがフレーム３６と電気的に導通するように実装される。ＥＦＴ３０のソースは入力端子に接続され、フレーム３６はインダクタ素子（図示しない）を介して出力端子に接続されている。
【００１６】
接続プレート３８は、ハンダ４４等を用いてＳＢＤ３４のアノードに電気的に接続される。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＳＢＤ３４のアノード上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＳＢＤ３４のアノード電極の全面に広がるプレート形状を有する。接続プレート３８は、ＳＢＤ３４のアノード電極から他の部品までを接続する配線として引き出されてもよい。降圧型ＤＣ−ＤＣコンバータ回路１００では、接続プレート３８は接地される。
【００１７】
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な接続をもたせる必要がないので、接続プレート３８の表面上に銀ペースト４６等で固定すればよい。
【００１８】
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
【００１９】
図２は、ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の降圧型ＤＣ−ＤＣコンバータ回路１０２の実装構造を示している。回路１０２では、ＦＥＴ３０及びＳＢＤ３４は電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装することが好ましい。このとき、接続プレート３８は接地され、ＦＥＴ３０のソースはフレーム３６ｂに電気的に接続される。また、フレーム３６ａが入力端子、フレーム３６ｂが出力端子となる。他の構成については図１と同様とすることができる。
【００２０】
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
【００２１】
＜昇圧型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における昇圧型ＤＣ−ＤＣコンバータ回路２００は、図３に示すように、チップ裏面をドレイン端子として使用するＦＥＴ３０、制御用ＩＣ３２、ショットキーバリアダイオード（ＳＢＤ）３４、フレーム３６ａ，３６ｂ及び接続プレート３８を含んで構成される。図３は、ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型半導体基板に形成されている場合の昇圧型ＤＣ−ＤＣコンバータ回路２００の実装構造を示している。
【００２２】
ＦＥＴ３０及びＳＢＤ３４は、電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装される。フレーム３６ａ，３６ｂは、銅、アルミニウム等の導電性材料で構成される。ＦＥＴ３０のドレインは、ハンダ４０等を用いてフレーム３６ａと電気的に導通するように実装される。また、ＳＢＤ３４のカソードは、ハンダ４２等を用いてフレーム３６ｂと電気的に導通するように実装される。また、ＳＢＤ３４のアノードは、配線を介して、フレーム３６ａと電気的に接続される。フレーム３６ａはインダクタンス素子（図示しない）を介して入力端子に接続され、フレーム３６ｂは出力端子に接続される。
【００２３】
接続プレート３８は、ハンダ４４等を用いてＦＥＴ３０のソースに電気的に接続される。接続プレート３８は、ＦＥＴ３０のゲートには電気的に絶縁された状態とする。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＦＥＴ３０のソース上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＦＥＴ３０のソース電極の全面に広がるプレート形状を有する。接続プレート３８は、ＦＥＴ３０のソース電極を接地する配線として引き出される。
【００２４】
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＦＥＴ３０のソース電極と電気的な接続をもたせる必要がないので、接続プレート３８の表面上に銀ペースト４６等で固定すればよい。制御用ＩＣ３２は、配線を介して、ＦＥＴ３０のゲートと電気的に接続される。
【００２５】
制御用ＩＣ３２がＮ型半導体基板に形成されている場合、制御用ＩＣ３２は、ＥＦＴ３０のソース電極と電気的な絶縁をもたせる必要があるので、接続プレート３８の表面上に絶縁性樹脂等で固定すればよい。
【００２６】
＜反転型ＤＣ−ＤＣコンバータ＞
本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路３００は、図４に示すように、チップ裏面をドレイン端子として使用するＦＥＴ３０、制御用ＩＣ３２、ショットキーバリアダイオード（ＳＢＤ）３４、フレーム３６及び接続プレート３８を含んで構成される。図４は、ＦＥＴ３０がＰチャネル型で、且つ制御用ＩＣ３２がＰ型またはＮ型半導体基板に形成されている場合の反転型ＤＣ−ＤＣコンバータ回路３００の実装構造を示している。
【００２７】
ＦＥＴ３０及びＳＢＤ３４は、同一のフレーム３６上に実装される。フレーム３６は、銅、アルミニウム等の導電性材料で構成される。ハンダ４０等を用いてＦＥＴ３０のドレインがフレーム３６と電気的に導通するように実装される。また、ハンダ４２等を用いてＳＢＤ３４のカソードがフレーム３６と電気的に導通するように実装される。フレーム３６は、インダクタンス素子（図示しない）を介して接地される。
【００２８】
接続プレート３８は、ハンダ４４等を用いてＳＢＤ３４のアノードに電気的に接続される。接続プレート３８は、銅、アルミニウム等の導電性材料から構成される。接続プレート３８は、少なくともＳＢＤ３４のアノード上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＳＢＤ３４のアノード電極の全面に広がるプレート形状を有する。接続プレート３８は、ＳＢＤ３４のアノード電極を出力端子に接続する配線として引き出される。また、ＦＥＴ３０のソースは入力端子に接続される。
【００２９】
接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＳＢＤ３４のアノード電極と電気的に絶縁されるように実装される。例えば、制御用ＩＣ３２は、接続プレート３８の表面上に絶縁性樹脂４８等で固定すればよい。
【００３０】
また、図５に示すように、接続プレート３８は、ハンダ４４等を用いてＦＥＴ３０のソースに電気的に接続してもよい。接続プレート３８は、ＦＥＴ３０のゲートには電気的に絶縁された状態とする。この場合、接続プレート３８は、少なくともＦＥＴ３０のソース上において２次元的に広がりを有するプレート形状を備えている。好ましくは、ＦＥＴ３０のソース電極の全面に広がるプレート形状を有する。接続プレート３８は入力端子に接続される。また、ＳＢＤ３４のアノード電極は出力端子に接続され、フレーム３６はインダクタンス素子（図示しない）を介して接地される。
【００３１】
このとき、接続プレート３８上には制御用ＩＣ３２が実装される。制御用ＩＣ３２は、ＦＥＴ３０のソース電極と電気的に絶縁されるように実装される。例えば、制御用ＩＣ３２は、接続プレート３８の表面上に絶縁性樹脂４８等で固定すればよい。制御用ＩＣ３２は、配線を介して、ＦＥＴ３０のゲートと電気的に接続される。
【００３２】
ＦＥＴ３０がＮチャネル型で、且つ制御用ＩＣ３２がＰ型またはＮ型半導体基板に形成されている反転型ＤＣ−ＤＣコンバータ回路３０２では、図６及び図７に示すように、ＦＥＴ３０及びＳＢＤ３４は電気的に分離されたフレーム３６ａ，３６ｂ上にそれぞれ実装することが好ましい。図６では、ＦＥＴ３０のソースはフレーム３６ｂに電気的に接続される。図７では、接続プレート３８はフレーム３６ｂに電気的に接続される。他の構成については図４又は図５と同様とすることができる。
【００３３】
以上のように、本実施の形態における降圧型ＤＣ−ＤＣコンバータ回路、昇圧型ＤＣ−ＤＣコンバータ回路、又は、反転型ＤＣ−ＤＣコンバータ回路を含むスイッチング電源では、絶縁ゲート型半導体装置、ショットキーバリアダイオード及び絶縁ゲート型半導体装置のスイッチングを制御する制御用ＩＣが効率的に実装される。すなわち、制御用ＩＣが絶縁ゲート型半導体装置又はショットキーバリアダイオードのいずれかと３次元的に実装され、実装スペースを小さくすることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図２】本発明の実施の形態における降圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図３】本発明の実施の形態における昇圧型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図４】本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図５】本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図６】本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図７】本発明の実施の形態における反転型ＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【図８】降圧型ＤＣ−ＤＣコンバータ回路の構成を示す図である。
【図９】昇圧型ＤＣ−ＤＣコンバータ回路の構成を示す図である。
【図１０】反転型ＤＣ−ＤＣコンバータ回路の構成を示す図である。
【図１１】従来のＤＣ−ＤＣコンバータ回路の実装構成を示す図である。
【符号の説明】
【００３５】
１０  絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）、１２  制御用ＩＣ、１４  フレーム、１６  フレーム、１８  ダイオード（ショットキーバリアダイオード：ＳＢＤ）、３０  絶縁ゲート型半導体装置（電界効果型トランジスタ：ＦＥＴ）、３２  制御用ＩＣ、３４  ダイオード（ショットキーバリアダイオード：ＳＢＤ）、３６（３６ａ，３６ｂ）  フレーム、３８  接続プレート、４０，４２，４４  ハンダ、４６  銀ペースト、４８  絶縁性樹脂、１００，１０２，２００，３００，３０２  ＤＣ−ＤＣコンバータ回路。
【図１】
0005118402.tif 000002
【図２】
0005118402.tif 000003
【図３】
0005118402.tif 000004
【図４】
0005118402.tif 000005
【図５】
0005118402.tif 000006
【図６】
0005118402.tif 000007
【図７】
0005118402.tif 000008
【図８】
0005118402.tif 000009
【図９】
0005118402.tif 000010
【図１０】
0005118402.tif 000011
【図１１】
0005118402.tif 000012