(57)【特許請求の範囲】
【請求項１】
フォトダイオードと、セレクトトランジスタと、ソースフォロアバッファ増幅器として動作し、前記フォトダイオードに蓄積された光電荷を増幅して出力するように構成された第１ドライブトランジスタと、をそれぞれが備える複数の単位画素が、アレイ状に配列されてなる画素アレイと、
前記第１ドライブトランジスタの出力信号がゲートに入力され、バッファ増幅器として動作して前記ゲートの入力電圧を増幅するように構成された第２ドライブトランジスタと、
前記フォトダイオードに蓄積された光電荷を整流するため、前記第１ドライブトランジスタのゲートに接続されたカソード及び前記光電荷を入力するように構成されたアノードを有するダイオードと、
を備え、
前記各単位画素のセレクトトランジスタは、対応する選択信号に応じ、前記各単位画素の第１ドライブトランジスタと前記第２ドライブトランジスタとを協働させて前記各単位画素のフォトダイオードに蓄積された光電荷を増幅させるように、構成される、
ことを特徴とするイメージセンサ。
【請求項２】
前記第１ドライブトランジスタ及び第２ドライブトランジスタのドレイン電圧が、互いに等しいことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記第１ドライブトランジスタのドレイン電圧が、前記第２ドライブトランジスタのドレイン電圧より小さいことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記セレクトトランジスタは、ソースが前記第１ドライブトランジスタのドレインに接続され、ドレインが電源電圧に接続されて、該電源電圧から、前記第１ドライブトランジスタのドレインにドレイン電圧を伝達するように構成されることを特徴とする請求項１〜３のいずれか１項に記載のイメージセンサ。
【請求項５】
前記セレクトトランジスタは、ドレインが前記第２ドライブトランジスタのソースに接続され、ソースがカラムラインに接続されて、前記第２ドライブトランジスタの出力信号を前記カラムラインに伝達するように構成されることを特徴とする請求項１〜３のいずれか１項に記載のイメージセンサ。
【請求項６】
前記セレクトトランジスタは、ドレインが前記第１ドライブトランジスタのソースに接続され、ソースが前記第２ドライブトランジスタのゲートに接続されて、前記第１ドライブトランジスタの出力信号を前記第２ドライブトランジスタのゲートに伝達するように構成されることを特徴とする請求項１〜３のいずれか１項に記載のイメージセンサ。
【請求項７】
フォトダイオードと、セレクトトランジスタと、ソースフォロアバッファ増幅器として動作し、前記フォトダイオードに蓄積された光電荷を増幅して出力するように構成された第１ドライブトランジスタと、をそれぞれが備える複数の単位画素が、１個のカラムラインを共有するように配列された画素アレイと、
前記複数の単位画素の第１ドライブトランジスタの出力信号がゲートに入力され、該ゲート入力を増幅して前記共有のカラムラインに出力するように構成された第２ドライブトランジスタと、
前記フォトダイオードに蓄積された光電荷を整流するため、前記第１ドライブトランジスタのゲートに接続されたカソード及び前記光電荷を入力するように構成されたアノードを有するダイオードと、
を備え、
前記各単位画素のセレクトトランジスタは、対応する選択信号に応じ、前記各単位画素の第１ドライブトランジスタと前記第２ドライブトランジスタとを協働させて前記各単位画素のフォトダイオードに蓄積された光電荷を増幅させるように、構成される、
ことを特徴とするイメージセンサ。
【請求項８】
前記第１ドライブトランジスタ及び第２ドライブトランジスタのドレイン電圧が、互いに等しいことを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記第１ドライブトランジスタのドレイン電圧が、前記第２ドライブトランジスタのドレイン電圧より小さいことを特徴とする請求項７に記載のイメージセンサ。
【請求項１０】
前記セレクトトランジスタは、ソースが前記第１ドライブトランジスタのドレインに接続され、ドレインが電源電圧に接続されて、該電源電圧から、前記第１ドライブトランジスタのドレインにドレイン電圧を伝達するように構成されることを特徴とする請求項７〜９のいずれか１項に記載のイメージセンサ。
【請求項１１】
前記セレクトトランジスタは、ドレインが前記第２ドライブトランジスタのソースに接続され、ソースが前記カラムラインに接続されて、前記第２ドライブトランジスタの出力信号を前記カラムラインに伝達するように構成されることを特徴とする請求項７〜９のいずれか１項に記載のイメージセンサ。
【請求項１２】
前記セレクトトランジスタは、ドレインが前記第１ドライブトランジスタのソースに接続され、ソースが前記第２ドライブトランジスタのゲートに接続されて、前記第１ドライブトランジスタの出力信号を前記第２ドライブトランジスタのゲートに伝達するように構成されることを特徴とする請求項７〜９のいずれか１項に記載のイメージセンサ。
【請求項１３】
フォトダイオードと、セレクトトランジスタと、前記フォトダイオードに蓄積された光電荷を増幅するように構成された第１ドライブトランジスタと、を有する単位画素と、
前記第１ドライブトランジスタからゲートに入力される電圧を増幅するように構成された第２ドライブトランジスタと、
前記フォトダイオードに蓄積された光電荷を整流するため、前記第１ドライブトランジスタのゲートに接続されたカソード及び前記光電荷を入力するように構成されたアノードを有するダイオードと、
を備え、
前記セレクトトランジスタは、選択信号に応じ、前記第１ドライブトランジスタと前記第２ドライブトランジスタとを協働させて前記フォトダイオードに蓄積された光電荷を増幅させるように構成される、イメージセンサ。
【請求項１４】
前記セレクトトランジスタは、前記第１ドライブトランジスタのドレインに接続されたソースと、電源電圧に接続されたドレインと、を有し、前記電源電圧から前記第１ドライブトランジスタのドレインへ、ドレイン電圧を伝達するように構成される、請求項１３に記載のイメージセンサ。
【請求項１５】
前記セレクトトランジスタは、記第２ドライブトランジスタのソースに接続されたドレインと、カラムラインに接続されたソースと、を有し、前記第２ドライブトランジスタの出力信号を前記カラムラインへ伝達するように構成される、請求項１３に記載のイメージセンサ。
【請求項１６】
前記セレクトトランジスタは、前記第１ドライブトランジスタのソースに接続されたドレインと、前記第２ドライブトランジスタのゲートに接続されたソースと、を有し、前記第１ドライブトランジスタの出力信号を前記第２ドライブトランジスタのゲートへ伝達するように構成されることを特徴とする請求項１３に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体技術に関し、特にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。
【背景技術】
【０００２】
近年、インターネットの利用による映像通信の発展に伴い、デジタルカメラの需要が爆発的に増加し続けている。さらに、カメラ付きＰＤＡ、ＩＭＴ−２０００、ＣＤＭＡ端末機などのような移動通信端末機の普及が増大するにつれて、小型カメラモジュールの需要が増加している。
【０００３】
カメラモジュールは、基本的にイメージセンサを備える。一般に、イメージセンサとは、光学映像を電気信号に変換させる素子のことをいう。このようなイメージセンサとして、電荷結合素子（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ、以下、「ＣＣＤ」とする）とＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが広く用いられている。
【０００４】
ＣＣＤは、駆動方式が複雑で、かつ電力消費が多く、製造工程時にマスク工程数が多いために工程が複雑であったり、シグナルプロセシング回路をチップ内に実現できないため、ワンチップ化が難しいなど、様々な短所がある。これに対し、ＣＭＯＳイメージセンサは、１つの単一チップ上に制御、駆動及び信号処理回路のモノリシック集積化が可能なため、最近、より注目されつつある。その上、ＣＭＯＳイメージセンサは、低電圧動作及び低電力消費、周辺機器との互換性及び標準ＣＭＯＳ製造工程の有用性により、既存のＣＣＤに比べて潜在的に少ない費用を提供する。
【０００５】
しかしながら、ＣＭＯＳイメージセンサにおいて、受光素子、例えば、フォトダイオードにより生成されたアナログ信号は、寄生キャパシタンス、抵抗、暗電流漏れ又は半導体素子特性のばらつきなどにより引き起こされる様々な寄生効果（ｐａｒａｓｉｔｉｃ  ｅｆｆｅｃｔ）を有する。このような寄生効果は、半導体素子では必ず発生するものであって、イメージデータの信号対ノイズ比（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）の低下を引き起こす。したがって、ノイズは、ＣＭＯＳイメージセンサの性能を制限する重要な要因として機能している。
【０００６】
ＣＭＯＳイメージセンサにおいてノイズが発生する原因には、イメージデータのサンプリングと関わるｋＴ／Ｃノイズ、イメージ信号を増幅するために用いられる回路と関わる１／ｆノイズ、及びセンサの信号処理回路のばらつきと関わる固定パターンノイズ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ、以下、「ＦＰＮ」と記す）などがある。このうち、ＦＰＮは、イメージの中に縦線またはストリップ状に現れ、肉眼で発見し易いため視覚的に極めてよくない。
【０００７】
図１は、正四角形状の単位画素を有するＣＭＯＳイメージセンサを示す図である。
【０００８】
同図に示すように、画素アレイ１０を中心にローアドレスを指定する場合、ロウデコーダ２０が画素アレイ１０の一方に配置され、直角の位置に画素のデータ出力が接続され、画素のカラムアドレスを指定するカラムデコーダ３０が配置される。
【０００９】
以下、このような構成を有するＣＭＯＳイメージセンサからデータを読み出す過程を説明する。
【００１０】
まず、ロウデコーダ２０で第１行を選択すると、カラムデコーダ３０で選択された第１行のそれぞれの画素に対する情報をデコードしてデータを読み出した後、それぞれの読み出されたデータ信号を増幅する。次いで、ロウデコーダ２０で第２行を選択すると、カラムデコーダ３０で選択された第２行のそれぞれの画素に対する情報をデコードしてデータを読み出した後、それぞれの読み出されたデータ信号を増幅する。この方法により、画素全体のデータを読み出す。
【００１１】
ＣＭＯＳイメージセンサに用いられる単位画素には様々な種類があるが、そのうち、代表的に商用化された画素の種類には、３個の基本トランジスタと１個のフォトダイオードとで構成された３−Ｔ（３−ｔｒａｎｓｉｓｔｏｒ）構造の画素と、４個の基本トランジスタと１個のフォトダイオードとで構成された４−Ｔ（４−ｔｒａｎｓｉｓｔｏｒ）構造の画素がある。
【００１２】
図２は、ＣＭＯＳイメージセンサ単位画素のうち、一般的な３−Ｔ構造を示す回路図である。
【００１３】
同図に示すように、３−Ｔ構造の画素は、光子（ｐｈｏｔｏｎ）を電子（ｅｌｅｃｔｒｏｎ）に変えて格納する１個のフォトダイオードＰＤと、３個のＮＭＯＳトランジスタとで構成されている。３個のＮＭＯＳトランジスタは、フォトダイオードＰＤの一端を電源電圧ＶＤＤでリセットさせるリセットトランジスタＲｘ、フォトダイオードＰＤに蓄積された電荷に応じて動作して、バッファ増幅器として機能し、かつ、ソースフォロアを構成するドライブトランジスタＤｘ、及びスイッチング方式でアドレスできるようにするセレクトトランジスタＳｘで構成される。
【００１４】
図４は、ＣＭＯＳイメージセンサ単位画素のうち、一般的な４−Ｔ構造を示す回路図である。
【００１５】
同図に示すように、４−Ｔ構造の画素は、１個のフォトダイオードＰＤと、４個のＮＭＯＳトランジスタとで構成される。４個のＮＭＯＳトランジスタは、フォトダイオードＰＤで集束された光電荷をフローティングディフュージョン領域ＦＤに運送するためのトランスファートランジスタＴｘ、所望の値にフローティングディフュージョン領域ＦＤの電位をセットし、電荷を排出してフローティングディフュージョン領域ＦＤをリセットさせるリセットトランジスタＲｘ、フローティングディフュージョン領域ＦＤに蓄積された電荷に応じて動作して、バッファ増幅器として機能し、かつ、ソースフォロアを構成するドライブトランジスタＤｘ、及びスイッチング方式でアドレスできるようにするセレクトトランジスタＳｘで構成される。
【００１６】
このように、３−Ｔ構造の画素及び４−Ｔ構造の画素の回路構成における最も大きな違いは、トランスファートランジスタＴｘとフローティングディフュージョン領域の存在有無にある。３−Ｔ構造の画素は、信号レベルを先に検出してから、リセットトランジスタＲｘをターンオンさせてリセットレベルを検出する。これに対し、４−Ｔ構造の画素は、リセットトランジスタＲｘをターンオンさせてリセットレベルを先に検出してから、トランスファートランジスタＴｘをターンオンさせて信号レベルを検出する。
【００１７】
一方、図３は、図２に示す３−Ｔ構造の画素が、１つのカラムラインを共有している画素アレイを示す回路図である。同図に示すように、各単位画素ＵＰ１〜ＵＰｎは、１つのカラムラインと共通接続されて、１個のロードトランジスタＬｏａｄに接続される。
【００１８】
図５は、図４に示す４−Ｔ構造の画素が１つのカラムラインを共有している画素アレイを示す回路図である。同図に示すように、各単位画素ＵＰ１〜ＵＰｎは、１つのカラムラインと共通接続されて、１個のロードトランジスタＬｏａｄに接続される。
【００１９】
図３及び図５に示すように、３−Ｔ構造及び４−Ｔ構造の画素は、複数の画素が１つのカラムラインを共有し、カラムラインを介して１個のロードトランジスタＬｏａｄに接続されるように構成され、図１に示すように、カラムライン別に信号を読み出して出力する。
【００２０】
このような構成及び動作特性を有するＣＭＯＳイメージセンサは、ＣＣＤに比べてダイナミック・レンジが低いという短所（約２倍低い）がある。ダイナミック・レンジは、信号ノイズレベルに対する画素の飽和レベルの比を意味するものであって、色相の彩度を左右する主要要因である。
【００２１】
飽和時に約２０万個の電子を検出し、ノイズ時に約４０個の電子が検出されると、ダイナミック・レンジは約５０００で、ｄＢは約−７５ｄＢとなる。ＣＭＯＳイメージセンサは、各画素の電荷を直ちに電圧に変化させる回路に用いられるトランジスタの変化により出力特性が影響を受けるため、ＣＣＤに比べてダイナミック・レンジが低くなるという脆弱な構造となっている。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
そこで、本発明は、上述の問題を解決するためになされたものであって、その目的は、ダイナミック・レンジを改善させることができるＣＭＯＳイメージセンサを提供することにある。
【課題を解決するための手段】
【００２３】
上記の目的を達成すべく、本発明の一側面に係る本発明は、フォトダイオードと、セレクトトランジスタと、ソースフォロアバッファ増幅器として動作し、前記フォトダイオードに蓄積された光電荷を増幅して出力するように構成された第１ドライブトランジスタと、をそれぞれが備える複数の単位画素が、アレイ状に配列されてなる画素アレイと、前記第１ドライブトランジスタの出力信号がゲートに入力され、バッファ増幅器として動作して前記ゲートの入力電圧を増幅するように構成された第２ドライブトランジスタと、を備え、前記各単位画素のセレクトトランジスタは、対応する選択信号に応じ、前記各単位画素の第１ドライブトランジスタと前記第２ドライブトランジスタとを協働させて前記各単位画素のフォトダイオードに蓄積された光電荷を増幅させるように、構成される、ＣＭＯＳイメージセンサを提供する。
【００２４】
また、上記の目的を達成すべく、本発明の他の側面に係る本発明は、フォトダイオードと、セレクトトランジスタと、ソースフォロアバッファ増幅器として動作し、前記フォトダイオードに蓄積された光電荷を増幅して出力するように構成された第１ドライブトランジスタと、をそれぞれが備える複数の単位画素が、１個のカラムラインを共有するように配列された画素アレイと、前記複数の単位画素の第１ドライブトランジスタの出力信号がゲートに入力され、該ゲート入力を増幅して前記共有のカラムラインに出力するように構成された第２ドライブトランジスタと、を備え、前記各単位画素のセレクトトランジスタは、対応する選択信号に応じ、前記各単位画素の第１ドライブトランジスタと前記第２ドライブトランジスタとを協働させて前記各単位画素のフォトダイオードに蓄積された光電荷を増幅させるように、構成される、ＣＭＯＳイメージセンサを提供する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好ましい実施形態を、添付図面に基づき詳細に説明する。
（実施例）
実施例１
図６は、本発明の実施例１に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図であり、図７は、図６に示す単位画素の平面図である。
【００２６】
図６及び図７に示すように、本発明の実施例１に係る単位画素はソースフォロアであって、バッファ増幅器として機能するドライブトランジスタＤｘが２段で構成される。すなわち、第２電源電圧源ＶＤＤ２とセレクトトランジスタＳｘのドレイン間に接続され、ゲートが第１ドライブトランジスタＤｘ１のソースに接続した第２ドライブトランジスタＤｘ２をさらに備える。このような構造により、トランジスタの電圧スイング幅を増大させてダイナミック・レンジを増大させることができる。このとき、第２電源電圧ＶＤＤ２は、第１電源電圧ＶＤＤ１より大きく設定され、これにより、電圧のスイング幅をさらに増大させることができる。
【００２７】
図８Ａ及び図８Ｂは、図６に示す本発明の実施例１に係る構造を有する単位画素によるダイナミック・レンジの増大を説明するために示す図である。ここで、図８Ａは、第１ドライブトランジスタＤｘ１の動作波形図であり、図８Ｂは、第２ドライブトランジスタＤｘ２の動作波形図である。また、第１ドライブトランジスタ及び第２ドライブトランジスタＤｘ１、Ｄｘ２のしきい値電圧は等しい。
【００２８】
同図に示すように、１個のドライブトランジスタＤｘ１に比べて２個のドライブトランジスタＤｘ２を使用する場合、ダイナミック・レンジが大きく増大することが分かる。すなわち、第２ドライブトランジスタＤｘ２が、第１ドライブトランジスタＤｘ１の出力信号Ｖｏｕｔをゲート入力Ｖｇ２として受信して駆動することにより、その分ダイナミック・レンジが増大する。
【００２９】
比較タイミングチャートを図９に示す。同図に示すように、２段Ｄｘ１、Ｄｘ２でドライブトランジスタを構成する場合、ダイナミック・レンジＢが＋α分、さらに増加していることが分かる。すなわち、第１ドライブトランジスタＤｘ１にゲート電圧Ｖｇ１が入力され、出力信号Ｖｏｕｔを増幅させて出力し、この出力信号Ｖｏｕｔが後段の第２ドライブトランジスタＤｘ２のゲート電圧Ｖｇ２として入力される構造により、最終出力信号Ｖｏｕｔ´が第１ドライブトランジスタＤｘの出力信号Ｖｏｕｔに比べて電圧レベルが高くなり、ボディーエフェクト（ｂｏｄｙ  ｅｆｆｅｃｔ）による飽和現象も遅延されて、同図のような最終動作波形が得られる。
【００３０】
実施例２
図１０は、本発明の実施例２に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。
【００３１】
同図に示すように、本発明の実施例２に係る単位画素は、セレクトトランジスタＳｘが、第１ドライブトランジスタＤｘ１と第２ドライブトランジスタＤｘ２との間に接続された構造を有する。すなわち、第２ドライブトランジスタＤｘ２が、第２電源電圧源ＶＤＤ２と出力段Ｖｏｕｔとの間に接続され、ゲートがセレクトトランジスタＳｘのソースに接続された構造を有する。第１ドライブトランジスタＤｘ１は、第１電源電圧源ＶＤＤ１とセレクトトランジスタＳｘドレイン間に接続され、ゲートがフローティングディフュージョン領域ＦＤに接続される。その他の構成は、実施例１と同様である。
【００３２】
実施例３
図１１は、本発明の実施例３に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。
【００３３】
同図に示すように、本発明の実施例３に係る単位画素は、実施例１の構造で、セレクトトランジスタＳｘが第１電源電圧源ＶＤＤ１と第１ドライブトランジスタＤｘ１のドレイン間に接続された構造を有する。その他の構成は、実施例１と同様である。
【００３４】
実施例４
図１２Ａ、図１２Ｂ及び図１２Ｃは、本発明の実施例４に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、３−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。同図に示すように、本発明の実施例４に係る単位画素は、実施例１〜実施例３で説明した構造を、３−Ｔ構造を有する単位画素にそのまま適用した例である。
【００３５】
実施例５
図１３は、本発明の実施例５に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。同図に示すように、本発明の実施例５に係る単位画素は、実施例１のように、ドライブトランジスタＤｘを２段Ｄｘ１、Ｄｘ２で構成せず、それ以上の段Ｄｘｎで構成する。そして、１個の同じ電源電圧を共通ドレイン電圧として使用する。
【００３６】
実施例６
図１４は、本発明の実施例６に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。
【００３７】
同図に示すように、本発明の実施例６に係るイメージセンサは、実施例１〜実施例５のように、単位画素ごとに２段でドライブトランジスタを構成せず、フィルファクター（ｆｉｌｌ  ｆａｃｔｅｒ）が減少しないように、カラムライン１つに対し、第２ドライブトランジスタＤｘ２を１つずつ設ける。すなわち、単位画素ＵＰ１〜ＵＰｎは、同じく１個のドライブトランジスタＤｘ１を構成し、カラムライン毎に第２ドライブトランジスタＤｘ２を構成することにより、フィルファクターを減少させず、かつ、ダイナミック・レンジを増大させることができる。
【００３８】
実施例７
図１５は、本発明の実施例７に係るＣＭＯＳイメージセンサの単位画素の構造を説明するために示す、４−Ｔ構造を有するイメージセンサの単位画素を示す回路図である。
【００３９】
同図に示すように、本発明の実施例７に係る単位画素は、実施例１〜実施例６の単位画素の第１ドライブトランジスタＤｘ１のゲート端に整流作用をするダイオードＤを構成する。ダイオードＤは、負（−）電位は遮断し、正（＋）電位のみを伝達する。
【００４０】
一方、実施例１〜実施例７で説明された第１電源電圧ＶＤＤ１は２．５Ｖで、第２電源電圧ＶＤＤ２は２．８Ｖに設定する。
【００４１】
以上で説明したように、本発明によれば、ダイナミック・レンジを改善させることができる。
【００４２】
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４３】
【図１】一般的なＣＭＯＳイメージセンサの構成を示す構成図である。
【図２】一般的なＣＭＯＳイメージセンサの３−Ｔ構造の単位画素の構成を示す回路図である。
【図３】図２に示す単位画素が複数からなる画素アレイを示す回路図である。
【図４】一般的なＣＭＯＳイメージセンサの４−Ｔ構造の単位画素の構成を示す回路図である。
【図５】図４に示す単位画素が複数からなる画素アレイを示す回路図である。
【図６】本発明の実施例１に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図７】図６に示す単位画素の平面図である。
【図８Ａ】図６に示す単位画素の動作波形図である。
【図８Ｂ】図６に示す単位画素の動作波形図である。
【図９】図６に示す単位画素の動作波形図である。
【図１０】本発明の実施例２に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１１】本発明の実施例３に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１２Ａ】本発明の実施例４に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１２Ｂ】本発明の実施例４に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１２Ｃ】本発明の実施例４に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１３】本発明の実施例５に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１４】本発明の実施例６に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【図１５】本発明の実施例７に係るＣＭＯＳイメージセンサの単位画素を示す回路図である。
【符号の説明】
【００４４】
ＰＤ      フォトダイオード
ＦＤ      フローティングディフュージョン領域
Ｒｘ      リセットトランジスタ
Ｔｘ      トランスファートランジスタ
Ｄｘ１    第１ドライブトランジスタ
Ｄｘ２    第２ドライブトランジスタ
Ｌｏａｄ  ロードトランジスタ
ＶＤＤ１  第１電源電圧源
ＶＤＤ２  第２電源電圧源
【図１】
0005112685.tif 000002
【図２】
0005112685.tif 000003
【図３】
0005112685.tif 000004
【図４】
0005112685.tif 000005
【図５】
0005112685.tif 000006
【図６】
0005112685.tif 000007
【図７】
0005112685.tif 000008
【図８Ａ】
0005112685.tif 000009
【図８Ｂ】
0005112685.tif 000010
【図９】
0005112685.tif 000011
【図１０】
0005112685.tif 000012
【図１１】
0005112685.tif 000013
【図１２Ａ】
0005112685.tif 000014
【図１２Ｂ】
0005112685.tif 000015
【図１２Ｃ】
0005112685.tif 000016
【図１３】
0005112685.tif 000017
【図１４】
0005112685.tif 000018
【図１５】
0005112685.tif 000019