(57)【特許請求の範囲】
【請求項１】
第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第１の絶縁膜を形成し、
前記第１の絶縁膜上に半導体膜を形成し、
前記半導体膜をエッチングして、前記第１の絶縁膜上にソース領域及びドレイン領域の一部となる第２の半導体層を形成し、
前記第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第２の絶縁膜を形成し、
前記第２の絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして、前記第１の半導体層及び前記第２の半導体層に、一導電型を付与する不純物元素を添加し、
前記第１の半導体層及び前記第２の半導体層を加熱して、前記不純物元素を活性化させて前記ソース領域及び前記ドレイン領域を形成するともに、前記第１の半導体層と前記第２の半導体層との間の前記第１の絶縁膜の少なくとも一部を消失させることを特徴とする半導体装置の作製方法。
【請求項２】
第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第１の絶縁膜を形成し、
前記第１の絶縁膜上に半導体膜を形成し、
前記半導体膜をエッチングして、前記第１の絶縁膜上にソース領域及びドレイン領域の一部となる第２の半導体層を形成し、
前記第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第２の絶縁膜を形成し、
前記第１の絶縁膜及び前記第２の絶縁膜上に、第３の絶縁膜を形成し、
前記第３の絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとして、前記第１の半導体層及び前記第２の半導体層に、一導電型を付与する不純物元素を添加し、
前記第１の半導体層及び前記第２の半導体層を加熱して、前記不純物元素を活性化させて前記ソース領域及び前記ドレイン領域を形成するとともに、前記第１の半導体層と前記第２の半導体層との間の前記第１の絶縁膜の少なくとも一部を消失させることを特徴とする半導体装置の作製方法。
【請求項３】
第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第１の絶縁膜を形成し、
前記第１の絶縁膜上に半導体膜を形成し、
前記半導体膜をエッチングして、前記第１の絶縁膜上にソース領域及びドレイン領域の一部となる第２の半導体層を形成し、
前記第１の絶縁膜のうち、前記第１の半導体層と前記第２の半導体層との間の領域以外を除去して、前記第１の半導体層のうち、前記第２の半導体層が形成されていない領域を露出させ、
前記第１の半導体層の露出した表面を酸化あるいは窒化して、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとして、前記第１の半導体層及び前記第２の半導体層に、一導電型を付与する不純物元素を添加し、
前記第１の半導体層及び前記第２の半導体層を加熱して、前記不純物元素を活性化させて前記ソース領域及び前記ドレイン領域を形成するとともに、前記第１の半導体層と前記第２の半導体層との間の前記第１の絶縁膜の少なくとも一部を消失させることを特徴とする半導体装置の作製方法。
【請求項４】
第１の半導体層の表面を酸化あるいは窒化して、前記第１の半導体層の表面に第１の絶縁膜を形成し、
前記第１の絶縁膜上に半導体膜を形成し、
前記半導体膜をエッチングして、前記第１の絶縁膜上にソース領域及びドレイン領域の一部となる第２の半導体層を形成し、
前記第１の絶縁膜のうち、前記第１の半導体層と前記第２の半導体層との間の領域以外を除去して、前記第１の半導体層のうち、前記第２の半導体層が形成されていない領域を露出させ、
前記第１の半導体層の露出した領域に、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとして、前記第１の半導体層及び前記第２の半導体層に、一導電型を付与する不純物元素を添加し、
前記第１の半導体層及び前記第２の半導体層を加熱して、前記不純物元素を活性化させて前記ソース領域及び前記ドレイン領域を形成するとともに、前記第１の半導体層と前記第２の半導体層との間の前記第１の絶縁膜の少なくとも一部を消失させることを特徴とする半導体装置の作製方法。
【請求項５】
第１の半導体層上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記ゲート電極の側面に、サイドウォールを形成し、
前記ゲート絶縁膜のうち、前記ゲート電極及び前記サイドウォールが形成されていない領域をエッチングして、前記第１の半導体層のうち、前記ゲート電極及び前記サイドウォールが形成されていない領域を露出させ、
前記第１の半導体層の露出した表面を酸化あるいは窒化して、第１の絶縁膜を形成し、
前記第１の絶縁膜、前記ゲート電極、及び前記サイドウォールを覆って、半導体膜を形成し、
前記半導体膜をエッチングして、前記第１の絶縁膜上にソース領域及びドレイン領域の一部となる第２の半導体層を形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記第１の半導体層及び前記第２の半導体層に、一導電性を付与する不純物元素を添加し、
前記第１の半導体層及び前記第２の半導体層を加熱して、前記不純物元素を活性化させて前記ソース領域及び前記ドレイン領域を形成するとともに、前記第１の半導体層と前記第２の半導体層との間の前記第１の絶縁膜を消失させることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項３のいずれか一項において、
前記第１の絶縁膜及び前記第２の絶縁膜は、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４又は請求項５において、
前記第１の絶縁膜は、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかであることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。
【背景技術】
【０００２】
ＬＳＩの分野で、ソース及びドレインのせり上げ構造（ｒａｉｓｅｄ  ｓｏｕｒｃｅ  ａｎｄ  ｄｒａｉｎ）が開発されており、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等を作製する薄膜の分野での使用も検討されている。ＬＳＩの分野では、高温プロセスである選択エピタキシャル法が用いられているが、薄膜分野ではガラス基板等を用いる場合、高温プロセスを用いることができないので、ソース及びドレインのせり上げ構造を実現するのが難しい。
【０００３】
薄膜の分野では結晶性半導体膜上に、ｎ型の非晶質珪素膜（ｎ＋−Ｓｉ）を形成し、ドライエッチングにおける両者のエッチングレートの違いを利用して、ｎ型の非晶質珪素膜のエッチングする一方、結晶性半導体膜をエッチングしないことが試みられている（非特許文献１参照）。
【０００４】
非特許文献１の薄膜トランジスタの構造を、図２に示す。図２では、膜厚２００ｎｍの酸化膜が形成された石英の基板あるいはシリコン基板１００１上に、膜厚１００ｎｍの結晶性半導体膜１００２、ゲート酸化膜１００３、ゲート電極１００５が設けられている。結晶性半導体膜１００２上には、膜厚１００ｎｍのｎ型非晶質珪素膜１００４ａ及び１００４ｂが形成されている。
【０００５】
さらに、１００ｎｍの膜厚の酸化珪素膜１００６が形成され、酸化珪素膜１００６上には、ｎ型非晶質珪素膜１００４ａ及び１００４ｂそれぞれに接続される、ソース電極及びドレイン電極１００７ａ及び１００７ｂが形成されている。
【非特許文献１】「Ｒａｉｓｅｄ  ｓｏｕｒｃｅ  ａｎｄ  ｄｒａｉｎ  ｓｔｒｕｃｔｕｒｅ  ｏｆ  ｐｏｌｙ−Ｓｉ  ＴＦＴ」  Ｓｈｕｓｈｅｎｇ  Ｈｅ  ａｎｄ  Ｊｅｒｓｈｅｎ  Ｍａａ，  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｐｒｏｃｅｅｄｉｎｇ，Ｖｏｌｕｍｅ  ９８−２２，ｐ．２０４−２２０．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
結晶性半導体膜１００２の厚さが厚い（非特許文献１では１００ｎｍ）と、結晶性半導体膜１００２とｎ型非晶質珪素膜（ｎ＋−Ｓｉ）１００４ａ及び１００４ｂのエッチングレート比が大きくなくても、エッチングを途中で止めることで、結晶性半導体膜１００２をエッチングすることなく、ｎ型非晶質珪素膜（ｎ＋−Ｓｉ）１００４ａ及び１００４ｂのみをエッチングできる。
【０００７】
しかしながら、結晶性半導体膜１００２の厚さが薄く（例えば４０ｎｍ以下）なってしまうと、エッチングレートの差があったとしても、ｎ型非晶質珪素膜（ｎ＋−Ｓｉ）１００４ａ及び１００４ｂだけでなく、結晶性半導体膜１００２もエッチングしてしまう恐れがある。
【０００８】
またＣＭＯＳトランジスタを形成する場合は、ｐ型非晶質珪素膜（ｐ＋−Ｓｉ）を成膜及びエッチングする必要が生じ、作製工程が複雑かつ不安定になってしまう恐れがある。
【課題を解決するための手段】
【０００９】
第１の半導体膜上に、極薄い、半導体膜の、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、あるいは窒化膜を形成し、さらに第２の半導体膜を形成する。第２の半導体膜をエッチングする際には、極薄い酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、あるいは窒化膜がエッチングストッパーとなり、第１の半導体膜がエッチングされるのを防ぐ。
【００１０】
さらに第１と第２の半導体の間の、極薄い、半導体膜の、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、あるいは窒化膜は、一導電性を付与する不純物元素を導入し、活性化させる加熱処理により、酸素あるいは窒素が拡散し、極薄い、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、あるいは窒化膜は消滅する。これにより、ソース領域及びドレイン領域が形成される。
【００１１】
さらに、一導電性を付与する不純物元素の導入の際に、酸素や窒素が不純物元素による衝突によってはじき出される。そのため酸化膜あるいは窒化膜中の、酸素濃度あるいは窒素濃度が低下する。
【００１２】
本発明は、以下の半導体装置の作製方法に関するものである。
【００１３】
本発明は、絶縁表面を有する基板上に、島状半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜の表面に、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第１の絶縁膜を形成し、前記第１の絶縁膜の一部の領域上に、半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜表面に、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜のいずれかである第２の絶縁膜を形成し、前記第１の絶縁膜及び、前記第２の絶縁膜をゲート絶縁膜とし、前記ゲート絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体膜及び半導体膜に、一導電型を付与する不純物元素を添加し、前記島状半導体膜及び半導体膜を加熱して、前記島状半導体膜及び半導体膜に添加された前記不純物元素を活性化させ、前記島状半導体膜及び半導体膜を加熱することにより、前記島状半導体膜及び半導体膜の間の前記第１の絶縁膜が消失することを特徴とする半導体装置の作製方法に関する。
【００１４】
また本発明は、絶縁表面を有する基板上に、島状半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜の表面に、前記島状半導体膜の、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第１の絶縁膜を形成し、前記第１の絶縁膜の一部の領域上に、半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜表面に、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜のいずれかである第２の絶縁膜を形成し、前記第１の絶縁膜並びに前記第２の絶縁膜に、第３の絶縁膜を形成し、前記第３の絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体膜及び半導体膜に、一導電型を付与する不純物元素を添加し、前記島状半導体膜及び半導体膜を加熱して、前記島状半導体膜及び半導体膜に添加された前記不純物元素を活性化させ、前記島状半導体膜及び半導体膜を加熱することにより、前記島状半導体膜及び半導体膜の間の前記第１の絶縁膜が消失することを特徴とする半導体装置の作製方法に関する。
【００１５】
また本発明は、絶縁表面を有する基板上に、島状半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜の表面に、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第１の絶縁膜を形成し、前記第１の絶縁膜の一部の領域上に、半導体膜を形成し、前記第１の絶縁膜の、前記島状半導体膜と前記半導体膜に挟まれている領域以外を除去して、前記島状半導体膜の中の前記半導体膜が形成されていない領域を露出させ、前記島状半導体膜の表面及び前記半導体膜を酸化あるいは窒化して、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第２の絶縁膜を形成し、前記島状半導体膜の露出した領域に形成された前記第２の絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体膜及び半導体膜に、一導電型を付与する不純物元素を添加し、前記島状半導体膜及び半導体膜を加熱して、前記島状半導体膜及び半導体膜に添加された前記不純物元素を活性化させ、前記島状半導体膜及び半導体膜を加熱することにより、前記第１の絶縁膜が消失することを特徴とする半導体装置の作製方法に関する。
【００１６】
また本発明は、絶縁表面を有する基板上に、島状半導体膜を形成し、前記島状半導体膜の表面を酸化あるいは窒化して、前記島状半導体膜の表面に、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第１の絶縁膜を形成し、前記第１の絶縁膜の一部の領域上に、半導体膜を形成し、前記第１の絶縁膜の、前記島状半導体膜と前記半導体膜に挟まれている領域以外を除去して、前記島状半導体膜の前記半導体膜が形成されていない領域を露出させ、前記島状半導体膜の露出した領域に、第２の絶縁膜を形成し、前記第２の絶縁膜上に、ゲート電極を形成し、前記ゲート電極をマスクとして、前記島状半導体膜及び半導体膜に、一導電型を付与する不純物元素を添加し、前記島状半導体膜及び半導体膜を加熱して、前記島状半導体膜及び半導体膜に添加された前記不純物元素を活性化させ、前記島状半導体膜及び半導体膜を加熱することにより、前記第１の絶縁膜が消失することを特徴とする半導体装置の作製方法に関する。
【００１７】
また本発明は、絶縁表面を有する基板上に、島状半導体膜を形成し、前記島状半導体膜上に、絶縁膜を形成し、前記絶縁膜上に、ゲート電極を形成し、前記ゲート電極の側面に、サイドウォールを形成し、前記絶縁膜の、前記ゲート電極及びサイドウォールが形成されていない領域をエッチングし、前記島状半導体膜の前記ゲート電極及びサイドウォールが形成されていない領域を露出させ、前記露出した島状半導体膜を酸化あるいは窒化して、酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜のいずれかである第１の絶縁膜を形成し、前記第１の絶縁膜、前記ゲート電極、前記サイドウォールを覆って、第１の半導体膜を形成し、前記第１の半導体膜をエッチングして、前記島状半導体膜及び前記第１の絶縁膜の一部の領域上に、第２の半導体膜を形成し、前記第２の半導体膜及び島状半導体膜に、一導電性を付与する不純物元素を添加し、前記島状半導体膜及び第２の半導体膜を加熱して、前記島状半導体膜及び第２の半導体膜に添加された前記不純物元素を活性化させ、前記島状半導体膜及び第２の半導体膜を加熱することにより、前記島状半導体膜及び第２の半導体膜の間の前記第１の絶縁膜が消失することを特徴とする半導体装置の作製方法に関する。
【００１８】
本発明において、前記島状半導体膜は珪素を主成分とする結晶性半導体膜であり、前記半導体膜は、珪素を主成分とする半導体膜である。
【００１９】
本発明において、前記島状半導体膜は珪素を主成分とする結晶性半導体膜であり、前記第１の半導体膜は、珪素を主成分とする半導体膜である。
【００２０】
本発明において、前記島状半導体膜は珪素を主成分とする単結晶半導体層であり、前記半導体膜は、珪素を主成分とする半導体膜である。
【００２１】
本発明において、前記島状半導体膜は珪素を主成分とする単結晶半導体層であり、前記第１の半導体膜は、珪素を主成分とする半導体膜である。
【００２２】
本発明において、前記３の絶縁膜は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜である。
【００２３】
本発明において、前記２の絶縁膜は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜である。
【００２４】
本発明において、前記酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜の膜厚は、０．２ｎｍ以上４ｎｍ以下である。
【００２５】
本発明において、前記酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、窒化膜、サブオキサイドを含む膜、あるいはサブナイトライドを含む膜の膜厚は、０．５ｎｍ以上３ｎｍ以下である。
【００２６】
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、半導体を利用することで機能する素子を搭載した電子機器もその範疇とする。
【発明の効果】
【００２７】
基板を高温で加熱することなく、せり上げ構造のソース領域及びドレイン領域（ｒａｉｓｅｄ  ｓｏｕｒｃｅ  ａｎｄ  ｄｒａｉｎ）を有する薄膜トランジスタを形成することができる。薄膜トランジスタにおいて、半導体膜上にせり上げ構造の低抵抗領域を形成することが可能となる。
【００２８】
せり上げ構造の薄膜トランジスタの作製方法において、活性層である島状半導体膜をエッチングすることなく、せり上げ領域を形成することができる。
【発明を実施するための最良の形態】
【００２９】
以下に本発明を図面を用いて説明する。ただし本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
［実施の形態１］
【００３２】
本実施の形態では、せり上げ構造の低抵抗領域を有する薄膜トランジスタの作製方法について、図１（Ａ）〜図１（Ｈ）、図１０（Ａ）〜図１０（Ｅ）、図１１（Ａ）〜図１１（Ｆ）、図２３（Ａ）〜図２３（Ｅ）を用いて説明する。
【００３３】
基板１０１上に、下地絶縁膜１０２、さらに非晶質半導体膜１０３を形成する（図１（Ａ）参照）。基板１０１は、ガラス基板、石英基板等を用いればよく、本実施の形態では、基板１０１としてガラス基板を用いる。
【００３４】
下地絶縁膜１０２は、酸化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化珪素膜のいずれか１つの単層膜、あるいはこれらを積層した積層膜を用いればよい。本実施の形態では、下地絶縁膜１０２として、窒素を含む酸化珪素膜と酸素を含む窒化珪素膜を積層した積層膜を用いる。また必要がなければ下地絶縁膜１０２を形成しなくてもよい。
【００３５】
基板１０１としてガラス基板、石英基板等を用いれば、基板１０１の表面は絶縁性を有している。また下地絶縁膜１０２を設けた基板１０１は、やはり絶縁表面を有する基板とみなせる。
【００３６】
本実施の形態では、非晶質半導体膜１０３として、珪素を主成分とする半導体膜、例えば非晶質珪素膜（アモルファスシリコン膜）を、１０〜１００ｎｍの膜厚で成膜する。なお半導体膜としてゲルマニウムを主成分とする半導体膜を用いてもよい。珪素あるいはゲルマニウムを主成分とする半導体膜として、珪素膜、ゲルマニウム膜、シリコンゲルマニウム膜が含まれる。
【００３７】
次いで非晶質半導体膜１０３を、レーザ照射による結晶化、加熱による結晶化等公知の方法で結晶化し、結晶性半導体膜１０４を形成する（図１（Ｂ）参照）。本実施の形態では、非晶質半導体膜１０３として非晶質珪素膜を成膜したので、結晶性半導体膜１０４として結晶性珪素膜が形成される。
【００３８】
なお、基板１０１上に下地絶縁膜１０２及び結晶性半導体膜１０４を形成する代わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。
【００３９】
ＳＯＩ基板を用いる場合について以下に説明する。
【００４０】
まずＳＯＩ構造を有する基板の構造について、図１２（Ａ）〜図１２（Ｂ）、図１３（Ａ）〜図１３（Ｃ）を用いて説明する。
【００４１】
図１２（Ａ）において支持基板６００は絶縁性を有するものまたは絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。
【００４２】
すなわち、支持基板６００として、熱膨張係数が２５×１０−７／℃から５０×１０−７／℃（好ましくは、３０×１０−７／℃から４０×１０−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板などのも適用可能である。
【００４３】
ＬＴＳＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層６０１は単結晶半導体層であり、珪素を主成分とする単結晶半導体層、あるいはゲルマニウムを主成分とする単結晶半導体層等、代表的には単結晶シリコン（単結晶珪素）が適用される。
【００４４】
その他に、ＬＴＳＳ層６０１として、水素イオン注入剥離法のようにして単結晶半導体基板もしくは多結晶半導体基板から剥離可能であるガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
【００４５】
支持基板６００とＬＴＳＳ層６０１の間には、平滑面を有し親水性表面を形成する接合層６０２を設ける。この接合層６０２は平滑面を有し親水性表面を有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。例えば、熱的または化学的な反応により形成される酸化半導体膜が適している。主として化学的な反応により形成される膜であれば表面の平滑性を確保できるからである。
【００４６】
また、平滑面を有し親水性表面を形成する接合層６０２は０．２ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。
【００４７】
ＬＴＳＳ層６０１がシリコンによるものであれば、酸化性雰囲気下において熱処理により形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを接合層６０２とすることができる。
【００４８】
接合層６０２としてケミカルオキサイドを用いる場合には０．２ｎｍから３ｎｍの厚さであれば良い。また、好適には化学気相成長法により堆積される酸化シリコンを接合層６０２とすることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。
【００４９】
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００５０】
接合層６０２はＬＴＳＳ層６０１側に設けられ、支持基板６００の表面と密接することで、室温であっても接合をすることが可能である。より強固に接合を形成するには、支持基板６００とＬＴＳＳ層６０１を押圧すれば良い。異種材料である支持基板６００と接合層６０２を接合するには表面を清浄化する。支持基板６００と接合層６０２の互いに清浄化された表面を密接させると表面間引力により接合が形成される。
【００５１】
さらに、支持基板６００の表面に複数の親水基を付着させる処理を加えると、接合を形成するのにより好ましい態様となる。例えば、支持基板６００の表面を酸素プラズマ処理もしくはオゾン処理、あるいはオゾン水への浸積処理により親水性にすることが好ましい。
【００５２】
このように支持基板６００の表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。さらに清浄化された表面同士を密接させて接合を形成したものに対して、室温以上の温度で加熱すると接合強度高めることができる。
【００５３】
異種材料である支持基板６００と接合層６０２を接合するための処理として、接合を形成する表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化しても良い。イオンビームの照射により、支持基板６００もしくは接合層６０２の表面に未結合手が露呈して非常に活性な表面が形成される。
【００５４】
このように活性化された表面同士を密接させると、支持基板６００と接合層６０２の接合を低温でも形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
【００５５】
ＬＴＳＳ層６０１は結晶半導体基板を薄片化して形成されるものである。例えば、単結晶半導体基板として単結晶シリコン基板を用いた場合、単結晶シリコン基板の所定の深さに水素クラスターイオン（Ｈ２＋、Ｈ３＋）を質量分離せずにドープするイオンドープ法でドープし、その後熱処理を行って表層の単結晶シリコン層を剥離して形成することができる。また、水素イオン（Ｈ＋）や水素クラスターイオンをイオン注入法を用いて注入してもよい。
【００５６】
また、ポーラスシリコン（多孔性シリコン）上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウォータージェットで劈開して剥離する方法を適用しても良い。ＬＴＳＳ層６０１の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さである。
【００５７】
図１２（Ｂ）は支持基板６００にバリア層６０３と接合層６０２を設けた構成を示す。バリア層６０３を設けることで、支持基板６００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層６０１が汚染されることを防ぐことができる。バリア層６０３上には接合層６０２を設けることが好ましい。
【００５８】
支持基板６００において、不純物の拡散を防止するバリア層６０３と接合強度を確保する接合層６０２とによる機能が異なる複数の層を設けることにより、支持基板の選択範囲を広げることができる。ＬＴＳＳ層６０１側にも接合層６０２を設けておくことが好ましい。すなわち、支持基板６００にＬＴＳＳ層６０１を接合するに際し、接合を形成する面の一方もしくは双方に接合層６０２を設けることが好ましく、それにより接合強度を高めることができる。
【００５９】
図１３（Ａ）はＬＴＳＳ層６０１と接合層６０２の間に絶縁層６０４を設けた構成を示す。絶縁層６０４は窒素を含有する絶縁層であることが好ましい。例えば、窒化シリコン膜、酸素を含む窒化シリコン膜もしくは窒素を含む酸化シリコン膜から選ばれた１つまたは複数の膜を積層して形成することができる。
【００６０】
例えば、絶縁層６０４として、ＬＴＳＳ層６０１側から窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜を積層した積層膜を用いることができる。接合層６０２が支持基板６００と接合を形成する機能を有するのに対し、絶縁層６０４は不純物によりＬＴＳＳ層６０１が汚染されることを防止する。
【００６１】
なお、ここで窒素を含む酸化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５原子％〜６５原子％、窒素が０．５原子％〜２０原子％、Ｓｉが２５原子％〜３５原子％、水素が０．１原子％〜１５原子％の範囲で含まれるものをいう。また、酸素を含む窒化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５０原子％原子％、Ｓｉが２５原子％〜３５原子％、水素が１５原子％〜２５原子％の範囲で含まれるものをいう。
【００６２】
図１３（Ｂ）は、支持基板６００に接合層６０２を設けた構成である。支持基板６００と接合層６０２との間にはバリア層６０３が設けられていることが好ましい。支持基板６００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層６０１が汚染されることを防ぐためである。ＬＴＳＳ層６０１には直接酸化で形成された酸化シリコン層６０５が形成されている。この酸化シリコン層６０５が接合層６０２と接合を形成し、支持基板６００上にＬＴＳＳ層６０１を固定する。酸化シリコン層６０５は熱酸化により形成されたものが好ましい。
【００６３】
図１３（Ｃ）は、支持基板６００に接合層６０２を設けた別の構成である。支持基板６００と接合層６０２との間にはバリア層６０３が設けられている。
【００６４】
図１３（Ｃ）では、バリア層６０３は一層または複数の層をもって構成する。例えば、ナトリウムなどのイオンをブロッキングする効果の高い窒化シリコン膜または酸素を含む窒化シリコン膜を第１層目として用い、その上層に第２層目として酸化シリコン膜または窒素を含む酸化シリコン膜を設ける。
【００６５】
バリア層６０３の第１層目は不純物の拡散を防止する目的を持った絶縁膜であり緻密な膜であるのに対し、第２層目は第１層目の膜の内部応力が上層に作用しないように、応力を緩和することを一つの目的としている。このように支持基板６００にバリア層６０３を設けることで、ＬＴＳＳ層を接合する際の基板の選択範囲を広げることができる。
【００６６】
バリア層６０３には接合層６０２が形成されており、支持基板６００とＬＴＳＳ層６０１を固定する。
【００６７】
図１２（Ａ）〜図１２（Ｂ）、図１３（Ａ）〜図１３（Ｃ）に示すＳＯＩ構造を有する基板の作製方法について、図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｃ）、図１７（Ａ）〜図１７（Ｃ）、図１８（Ａ）〜図１８（Ｂ）、図１９（Ａ）〜図１９（Ｃ）を用いて説明する。
【００６８】
清浄化された半導体基板６０６の表面から電界で加速されたイオンを所定の深さに注入して分離層６０７を形成する（図１４（Ａ）参照）。半導体基板６０６に形成される分離層６０７の深さは、イオンの加速電圧とイオンの入射角によって制御する。半導体基板６０６の表面からイオンの平均進入深さに近い深さ領域に分離層６０７が形成される。例えば、ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さであり、イオンを注入する際の加速電圧はこのような厚さを考慮して行われる。イオンの注入はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで注入するドーピング方式を用いる。
【００６９】
本実施の形態の場合、一または複数の同一の原子から成る質量の異なるイオンを注入することが好ましい。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０１６／ｃｍ２から４×１０１６／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすれば良い。
【００７０】
水素イオンをドープあるいは注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンをドープあるいは注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと注入効率を高めることができ、ドープ時間を短縮することができる。それにより、半導体基板６０６に形成される分離層６０７の領域には１×１０２０／ｃｍ３（好ましくは５×１０２０／ｃｍ３）以上の水素を含ませることが可能である。
【００７１】
半導体基板６０６中において、局所的に高濃度の水素ドープ領域を形成すると、結晶構造が乱されて微小な空孔が形成される。分離層６０７を形成することができる。この場合、比較的低温の熱処理によって分離層６０７に含まれる水素ガスの圧力が上昇し、分離層６０７に沿って劈開することにより薄いＬＴＳＳ層を形成することができる。
【００７２】
イオンを質量分離して半導体基板６０６に注入しても、上記と同様に分離層６０７を形成することができる。この場合にも、質量の大きいイオン（例えばＨ３＋イオン）を選択的に注入することは上記と同様な効果を奏することとなり好ましい。
【００７３】
イオンを生成するイオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板６０６に注入することで、微小な空孔を形成することができ上記と同様な分離層６０７を半導体基板６０６中に設けることができる。
【００７４】
分離層６０７の形成に当たってはイオンを高ドーズ条件で注入する必要があり、半導体基板６０６の表面が粗くなってしまう場合がある。そのためイオンが注入される表面に緻密な膜を設けておいても良い。例えば、窒化シリコン膜もしく酸素を含むは窒化シリコン膜などによりイオン注入に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００７５】
次に、支持基板６００と接合を形成する面に接合層６０２として酸化シリコン膜を形成する（図１４（Ｂ）参照）。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。
【００７６】
酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した分離層６０７から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶もしくは多結晶半導体基板からＬＴＳＳ層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００７７】
支持基板６００と、半導体基板６０６の接合層６０２が形成された面を対向させ、密接させることで接合を形成する（図１４（Ｃ）参照）。接合を形成する面は十分に清浄化しておく。そして、支持基板６００と接合層６０２を密接させることにより接合が形成される。接合は初期の段階においてファンデルワールス力が作用するものと考えられ、支持基板６００と半導体基板６０６とを圧接することで水素結合により強固な接合を形成することが可能である。
【００７８】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビームもしくはイオンビームを照射する。原子ビームもしくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビームもしくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射もしくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。
【００７９】
半導体基板６０６と支持基板６００を重ね合わせた状態で第１の熱処理を行う。第１の熱処理により支持基板６００上に薄い半導体層（ＬＴＳＳ層）を残して半導体基板６０６を分離を行う（図１５（Ａ）参照）。第１の熱処理は接合層６０２の成膜温度以上で行うことが好ましく、４００℃以上７００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層６０７に含まれる水素ガスの圧力が上昇し、分離層６０７に沿って半導体層を劈開することができる。接合層６０２は支持基板６００と接合しているので、支持基板６００上には半導体基板６０６と同じ結晶性のＬＴＳＳ層６０１が固定された形態となる。
【００８０】
また第１の熱処理の前に、４００℃未満の熱活性を行い接合を強化してもよい。具体的には、２００℃で１分〜１２０分で加熱処理する。
【００８１】
次に支持基板６００にＬＴＳＳ層６０１が接合された状態で第２の熱処理を行う（図１５（Ｂ）参照）。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板６００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板６００及び／またはＬＴＳＳ層６０１が加熱されるようにすれば良い。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。第２の熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍またはそれよりも若干高い温度に加熱することもできる。
【００８２】
第２の熱処理は、イオンをドープすることによって結晶性が損なわれたＬＴＳＳ層６０１の結晶性を回復させるために有効である。さらに、第２の熱処理は、半導体基板６０６を支持基板６００と接合させ他後、第１の熱処理によって分割する際に生じるＬＴＳＳ層６０１のダメージを回復させることにも有効である。また、第１の熱処理と第２の熱処理を行うことで水素結合を、より強固な共有結合に変化させることができる。
【００８３】
その後、さらにレーザ光を照射するのが望ましい。レーザ光の照射により、ＬＴＳＳ層６０１の少なくとも一部が溶融し、再結晶化することになり、結晶欠陥が修復される。
【００８４】
ＬＴＳＳ層６０１の表面をより平坦化する目的で化学的機械研磨（ＣＭＰ）処理を行っても良い。ＣＭＰ処理は第１の熱処理後もしくは第２の熱処理後に行うことができる。尤も、第２の熱処理前に行えば、ＬＴＳＳ層６０１の表面を平坦化すると共にＣＭＰ処理によって生じる表面の損傷層を第２の熱処理で修復することができる。
【００８５】
いずれにしても、第１の熱処理と第２の熱処理を本形態のように組み合わせて行うことで、ガラス基板のような熱的に脆弱な支持基板の上に、結晶性に優れた結晶半導体層を設けることが可能となる。
【００８６】
図１４（Ａ）〜図１４（Ｃ）及び図１５（Ａ）〜図１５（Ｂ）の工程を経て、図１２（Ａ）に示すＳＯＩ基板が形成される。
【００８７】
図１２（Ｂ）に示すＳＯＩ構造の基板を作成する方法について、図１８（Ａ）〜図１８（Ｂ）を用いて説明する。
【００８８】
図１４（Ａ）〜図１４（Ｂ）に示す作製工程に基づいて、半導体基板６０６中に分離層６０７を形成し、さらに、半導体基板６０６の、支持基板６００と接合を形成する面に、接合層６０２を形成する。
【００８９】
次いで、バリア層６０３及び接合層６０２が形成された支持基板６００と、半導体基板６０６の接合層６０２を密着させて接合を形成する（図１８（Ａ）参照）。
【００９０】
この状態で第１の熱処理を行う。第１の熱処理は接合層６０２の成膜温度以上で行うことが好ましく、４００℃以上７００℃未満の温度で行うことが好ましい。それにより分離層６０７に含まれる水素ガスの圧力が上昇し、半導体基板６０６を劈開することができる。支持基板６００上には半導体基板６０６と同じ結晶性を有するＬＴＳＳ層６０１が形成される（図１８（Ｂ）参照）。
【００９１】
また第１の熱処理の前に、４００℃未満の熱活性を行い接合を強化してもよい。具体的には、２００℃で１分〜１２０分で加熱処理する。
【００９２】
次に支持基板６００にＬＴＳＳ層６０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板６００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板６００及び／またはＬＴＳＳ層６０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層６０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層６０１のダメージを回復させることにも有効である。
【００９３】
その後、さらにレーザ光を照射するのが望ましい。レーザ光の照射により、ＬＴＳＳ層６０１の少なくとも一部が溶融し、再結晶化することになり、結晶欠陥が修復される。
【００９４】
以上のようにして、図１２（Ｂ）に示すＳＯＩ基板が形成される。
【００９５】
次いで図１３（Ａ）に示すＳＯＩ構造の基板の作製方法について、図１９（Ａ）〜図１９（Ｃ）を用いて説明する。
【００９６】
まず図１４（Ａ）に示す作製工程に基づいて、半導体基板６０６中に分離層６０７を形成する。
【００９７】
次に、半導体基板６０６の表面に絶縁層６０４を形成する。絶縁層６０４は窒素を含有する絶縁層であることが好ましい。例えば、窒化シリコン膜、酸素を含む窒化シリコン膜もしくは窒素を含む酸化シリコン膜から選ばれた１つまたは複数の膜を積層して形成することができる。
【００９８】
さらに、絶縁層６０４上に接合層６０２として酸化シリコン膜を形成する（図１９（Ａ）参照）。
【００９９】
支持基板６００と、半導体基板６０６の接合層６０２が形成された面を対向させ、密接させることで接合を形成する（図１９（Ｂ）参照）。
【０１００】
この状態で第１の熱処理を行う。第１の熱処理は接合層６０２の成膜温度以上で行うことが好ましく、４００℃以上７００℃未満の温度で行うことが好ましい。それにより分離層６０７に含まれる水素ガスの圧力が上昇し、半導体基板６０６を劈開することができる。支持基板６００上には半導体基板６０６と同じ結晶性を有するＬＴＳＳ層６０１が形成される（図１９（Ｃ）参照）。
【０１０１】
また第１の熱処理の前に、４００℃未満の熱活性を行い接合を強化してもよい。具体的には、２００℃で１分〜１２０分で加熱処理する。
【０１０２】
次に支持基板６００にＬＴＳＳ層６０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板６００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板６００及び／またはＬＴＳＳ層６０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層６０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層６０１のダメージを回復させることにも有効である。
【０１０３】
その後、さらにレーザ光を照射するのが望ましい。レーザ光の照射により、ＬＴＳＳ層６０１の少なくとも一部が溶融し、再結晶化することになり、結晶欠陥が修復される。
【０１０４】
図１９（Ａ）〜図１９（Ｃ）に示すように、絶縁層６０４を半導体基板６０６上に形成すると、絶縁層６０４によって不純物がＬＴＳＳ層６０１に混入するのを防ぐので、ＬＴＳＳ層６０１が汚染されるのを防止することが可能となる。
【０１０５】
図１６（Ａ）〜図１６（Ｃ）は、支持基板側に接合層を設けてＬＴＳＳ層を有するＳＯＩ構造の基板を製造する工程を示す。
【０１０６】
まず、酸化シリコン層６０５が形成された半導体基板６０６に電界で加速されたイオンを所定の深さに注入し、分離層６０７を形成する（図１６（Ａ）参照）。酸化シリコン層６０５は、半導体基板６０６上に酸化シリコン層をスパッタ法やＣＶＤ法で成膜してもよいし、半導体基板６０６が単結晶シリコン基板の場合、半導体基板６０６を熱酸化して形成してもよい。本実施の形態では、半導体基板６０６が単結晶シリコン基板として、酸化シリコン層６０５は単結晶シリコン基板を熱酸化して形成する。
【０１０７】
半導体基板６０６へのイオンの注入は図１４（Ａ）の場合と同様である。半導体基板６０６の表面に酸化シリコン層６０５を形成しておくことでイオン注入によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
【０１０８】
バリア層６０３及び接合層６０２が形成された支持基板６００と半導体基板６０６の酸化シリコン層６０５が形成された面を密着させて接合を形成する（図１６（Ｂ）参照）。
【０１０９】
この状態で第１の熱処理を行う。第１の熱処理は接合層６０２の成膜温度以上で行うことが好ましく、４００℃以上７００℃未満の温度で行うことが好ましい。それにより分離層６０７に含まれる水素ガスの圧力が上昇し、半導体基板６０６を劈開することができる。支持基板６００上には半導体基板６０６と同じ結晶性を有するＬＴＳＳ層６０１が形成される（図１６（Ｃ）参照）。
【０１１０】
また第１の熱処理の前に、４００℃未満の熱活性を行い接合を強化してもよい。具体的には、２００℃で１分〜１２０分で加熱処理する。
【０１１１】
次に支持基板６００にＬＴＳＳ層６０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板６００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板６００及び／またはＬＴＳＳ層６０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層６０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層６０１のダメージを回復させることにも有効である。
【０１１２】
その後、さらにレーザ光を照射するのが望ましい。レーザ光の照射により、ＬＴＳＳ層６０１の少なくとも一部が溶融し、再結晶化することになり、結晶欠陥が修復される。
【０１１３】
以上のようにして、図１３（Ｂ）に示すＳＯＩ基板が形成される。
【０１１４】
図１７（Ａ）〜図１７（Ｃ）は支持基板側に接合層を設けてＬＴＳＳ層を接合する場合における他の例を示す。
【０１１５】
最初に半導体基板６０６に分離層６０７を形成する（図１７（Ａ）参照）。分離層６０７を形成するためのイオンの注入はイオンドーピング装置を用いて行う。この工程では電界で加速された質量の異なるイオンが高電界で加速されて半導体基板６０６に照射される。
【０１１６】
このとき、半導体基板６０６の表面はイオンの照射により平坦性が損なわれるおそれがあるので、保護膜として酸化シリコン層６０５を設けておくことが好ましい。酸化シリコン層６０５は熱酸化により形成しても良いし、ケミカルオキサイドを適用しても良い。ケミカルオキサイドは酸化性の薬液に半導体基板６０６を浸すことで形成可能である。例えば、オゾン含有水溶液で半導体基板６０６を処理すれば表面にケミカルオキサイドが形成される。
【０１１７】
また保護膜として、プラズマＣＶＤ法で形成した窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜、またはＴＥＯＳを用いて成膜した酸化シリコン膜を用いてもよい。
【０１１８】
支持基板６００にはバリア層６０３を設けることが好ましい。バリア層６０３を設けることで、支持基板６００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層６０１が汚染されることを防ぐことができる。
【０１１９】
バリア層６０３は一層または複数の層をもって構成する。例えば、ナトリウムなどのイオンをブロッキングする効果の高い窒化シリコン膜または酸素を含む窒化シリコン膜を第１層目として用い、その上層に第２層目として酸化シリコン膜または窒素を含む酸化シリコン膜を設ける。
【０１２０】
バリア層６０３の第１層目は不純物の拡散を防止する目的を持った絶縁膜であり緻密な膜であるのに対し、第２層目は第１層目の膜の内部応力が上層に作用しないように、応力を緩和することを一つの目的としている。このように支持基板６００にバリア層６０３を設けることで、ＬＴＳＳ層を接合する際の基板の選択範囲を広げることができる。
【０１２１】
バリア層６０３の上層に接合層６０２を設けた支持基板６００と半導体基板６０６を接合させる（図１７（Ｂ）参照）。半導体基板６０６の表面は保護膜として設けた酸化シリコン層６０５をフッ酸で除去しておき、半導体表面が露出する状態となっている。半導体基板６０６の最表面はフッ酸溶液の処理により水素で終端されている状態であれば良い。接合形成に際して表面終端水素により水素結合が形成され、良好な接合を形成することができる。
【０１２２】
また、不活性ガスのイオンを照射して半導体基板６０６の最表面に未結合手が露出するようにして、真空中で接合を形成しても良い。
【０１２３】
この状態で第１の熱処理を行う。第１の熱処理は接合層６０２の成膜温度以上で行うことが好ましく、４００℃以上７００℃未満の温度で行うことが好ましい。それにより分離層６０７に含まれる水素ガスの圧力が上昇し、半導体基板６０６を劈開することができる。支持基板６００上には半導体基板６０６と同じ結晶性を有するＬＴＳＳ層６０１が形成される（図１７（Ｃ）参照）。
【０１２４】
また第１の熱処理の前に、４００℃未満の熱活性を行い接合を強化してもよい。具体的には、２００℃で１分〜１２０分で加熱処理する。
【０１２５】
次に支持基板６００にＬＴＳＳ層６０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板６００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。
【０１２６】
熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板６００及び／またはＬＴＳＳ層６０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層６０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層６０１のダメージを回復させることにも有効である。
【０１２７】
その後、さらにレーザ光を照射するのが望ましい。レーザ光の照射により、ＬＴＳＳ層６０１の少なくとも一部が溶融し、再結晶化することになり、結晶欠陥が修復される。
【０１２８】
以上のようにして図１３（Ｃ）に示すＳＯＩ基板を形成する。
【０１２９】
次いで結晶性半導体膜１０４あるいはＬＴＳＳ層６０１をマスクを用いてエッチングし、島状半導体膜１０５を形成する（図１（Ｃ）参照）。
【０１３０】
島状半導体膜１０５をオゾン水または過酸化水素水で処理する、あるいは島状半導体膜１０５をＵＶオゾン法で酸化して、島状半導体膜１０５の表面に島状半導体膜の酸化膜１０７を形成する。この酸化膜１０７の膜厚はごく薄く、０．２ｎｍ〜４ｎｍ、好ましくは、０．５ｎｍ〜３ｎｍである。
【０１３１】
また島状半導体膜１０５を窒化することにより、酸化膜１０７の代わりに窒化膜を形成することも可能である。
【０１３２】
また酸化膜１０７あるいは窒化膜の形成前に、島状半導体膜１０５表面の自然酸化膜を希フッ酸で除去してもよい。
【０１３３】
島状半導体膜１０５の窒化工程として、例えばプラズマ窒化処理が挙げられる。プラズマ窒化処理とは、高真空状態の反応室にアンモニアガス、窒素ガス、または一酸化二窒素ガス（Ｎ２Ｏ）を導入し、高周波電力を印加することによってプラズマを発生させる処理である。島状半導体膜１０５にプラズマ窒化処理を行うと、島状半導体膜１０５の表面に、ごく薄い窒化膜が形成される。さらにプラズマ窒化処理を行う反応室に酸素ガスを混合してもよい。
【０１３４】
あるいは、上記の工程により酸化膜１０７を形成した後に、窒化処理を行うことによって酸化膜の表面を窒化させ、酸化膜１０７の代わりに酸素を含む窒化膜を形成しても良い。サブオキサイドあるいはサブナイトライドは、１０％〜４０％、好ましくは３０％〜４０％含まれる。
【０１３５】
本明細書において、サブオキサイドとは、Ｘ線光電子分光（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、あるいは、ＥＳＣＡ（Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ  ｆｏｒ  Ｃｈｅｍｉｃａｌ  Ａｎａｌｙｓｉｓ）とも言われる）での測定結果により、便宜上、Ｓｉ２Ｏ、ＳｉＯ、Ｓｉ２Ｏ３で表されるものをいい、また便宜上、珪素の電荷はそれぞれ、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋となる。なおＳｉＯ２成分ではＳｉ４＋となる。
【０１３６】
サブオキサイドが１０％〜４０％というのは、便宜上Ｓｉ２Ｏ、ＳｉＯ、Ｓｉ２Ｏ３で表される珪素の酸化物及びＳｉＯ２で表される珪素の酸化物全体のうち、Ｓｉ２Ｏ、ＳｉＯ、Ｓｉ２Ｏ３で表される珪素の酸化物が、珪素の酸化物全体の１０％〜４０％であるということである。
【０１３７】
なおサブナイトライドについては、サブオキサイドの酸素が窒素に置き換わっただけで、上記の考え方と同様である。
【０１３８】
酸化膜１０７の代わりに窒化膜、あるいは酸素を含む窒化膜を形成する場合でも、それぞれの膜厚は、０．２ｎｍ〜４ｎｍ、好ましくは、０．５ｎｍ〜３ｎｍである。
【０１３９】
また、島状半導体膜１０５を酸化あるいは窒化せずに、半導体膜のごく薄い酸化膜、あるいは、半導体膜のごく薄い窒化膜を、ＣＶＤ法等で、島状半導体膜１０５の表面上に形成してもよい。その場合にでも、それぞれの膜厚は、０．２ｎｍ〜４ｎｍ、好ましくは、０．５ｎｍ〜３ｎｍがよい。サブオキサイドあるいはサブナイトライドは、１０％〜４０％、好ましくは３０％〜４０％含まれる。
【０１４０】
例えば、モノシラン（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）の混合ガスを用いて、プラズマＣＶＤ法により、島状半導体膜１０５の表面上に酸素と含む窒化珪素膜または窒素を含む酸化珪素膜をごく薄い厚さで成膜することができる。
【０１４１】
島状半導体膜１０５をオゾン水または過酸化水素水で処理する、あるいは島状半導体膜１０５をＵＶオゾン法で酸化して、島状半導体膜１０５の表面に形成された酸化膜１０７、及び、酸化膜１０７の代わりに形成可能である以下の膜、すなわち、島状半導体膜１０５にプラズマ窒化処理を行うことにより、島状半導体膜１０５の表面に形成されるごく薄い窒化膜、酸化膜１０７を形成しさらに窒化処理を行うことで形成される酸素を含む窒化膜、島状半導体膜１０５の表面上にＣＶＤ法等で形成するごく薄い酸化膜、あるいは、ごく薄い窒化膜を、本明細書では、「第１の絶縁膜」と呼ぶことにする。サブオキサイドあるいはサブナイトライドは、１０％〜４０％、好ましくは３０％〜４０％含まれる。
【０１４２】
また第１の絶縁膜形成前に、希フッ酸で島状半導体膜１０５表面の自然酸化膜を除去してもよい。
【０１４３】
酸化膜１０７を形成後、島状半導体膜１０５及び酸化膜１０７上に、半導体膜１０８を膜厚１０〜５０ｎｍの厚さで成膜する（図１（Ｄ）参照）。
【０１４４】
半導体膜１０８は、非晶質半導体膜、結晶性半導体膜、微結晶性半導体膜（「セミアモルファス半導体膜」ともいう）のいずれかであればよい。
【０１４５】
なおセミアモルファス半導体（本明細書では「Ｓｅｍｉ−ａｍｏｒｐｈｏｕｓ  Ｓｍｉｃｏｎｄｕｃｔｏｒ（ＳＡＳ）」ともいう）膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
【０１４６】
セミアモルファス半導体膜の１つの例として、セミアモルファス珪素膜が挙げられる。セミアモルファス珪素膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような珪素膜をセミアモルファス珪素膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。
【０１４７】
またセミアモルファス珪素膜は珪素（シリコン）を含む気体をグロー放電分解することにより得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して用いることで、セミアモルファス珪素膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０１４８】
本実施の形態では、半導体膜１０８として珪素を主成分とする半導体膜、例えば非晶質珪素膜を用いる。またゲルマニウムを主成分とする半導体膜を用いてもよい。珪素あるいはゲルマニウムをす成分とする半導体膜には、珪素膜、ゲルマニウム膜、シリコンゲルマニウム膜が含まれる。
【０１４９】
また本実施の形態では、半導体膜１０８として、一導電性を付与する不純物元素を添加されていない非晶質珪素膜、いわゆる真性非晶質珪素膜、あるいはｉ型非晶質珪素膜を用いるが、これに限定されない。半導体膜１０８として、ｎ型を付与する不純物元素、例えば、リン（Ｐ）やヒ素（Ａｓ）を添加された半導体膜、いわゆるｎ型半導体膜を用いてもよいし、ｐ型を付与する不純物元素、例えばホウ素（Ｂ）を添加された半導体膜、いわゆるｐ型半導体膜を用いてもよい。
【０１５０】
次いで、半導体膜１０８をエッチングして、島状半導体膜１０５の端部に近い領域上に半導体膜１０９（半導体膜１０９ａ及び半導体膜１０９ｂ）を形成する（図１（Ｅ）参照）。半導体膜１０８をエッチングする際に、酸化膜１０７がエッチングストッパとなり、島状半導体膜１０５がエッチングされてしまうのを防ぐ。もし酸化膜１０７が形成されていないと、半導体膜１０８をエッチングする際に、島状半導体膜１０５までエッチングされてしまい、島状半導体膜１０５がえぐれてしまう恐れがある。なお半導体膜１０８のエッチングはドライエッチングでもよいし、ウエットエッチングでもよい。
【０１５１】
本実施の形態では、アルカリ性溶液を用いウエットエッチングにて、半導体膜１０８をエッチングする。アルカリ性溶液として、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）や水酸化カリウムを用い、５０℃〜７０℃に熱してウェットエッチングに用いる。
【０１５２】
次いで島状半導体膜１０５を酸化して、新たに酸化膜を得る。本明細書では「第２の絶縁膜」と呼ぶ。第２の絶縁膜と酸化膜１０７（第１の絶縁膜）とを合わせて、ゲート絶縁膜１１５とする。なお島状半導体膜１０５を酸化する前に、酸化膜１０７（第１の絶縁膜）を除去しておいてもよい。その場合は、島状半導体膜１０５を新たに酸化して得られた酸化膜（第２の絶縁膜）をゲート絶縁膜とする（後述及び図２３（Ａ）〜図２３（Ｅ）参照）。なお、実際には半導体膜１０９上にも酸化膜ができると可能性があるが、図１（Ｆ）〜図１（Ｈ）では省略している。
【０１５３】
次いで、島状半導体膜１０５及び酸化膜１０７上で、半導体膜１０９が形成されていない領域に、ゲート電極１１１を形成する（図１（Ｆ）参照）。
【０１５４】
ゲート電極１１１は、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル等のいずれか１つ、あるいは２つ以上を積層した積層膜を用いて形成することができる。
【０１５５】
次いでゲート電極１１１をマスクとして、半導体膜１０９に一導電性を付与する不純物元素を添加する。ｎ型を付与する不純物元素としては、例えばリン（Ｐ）やヒ素（Ａｓ）を用いてもよい。またｐ型を付与する不純物元素としては、例えばホウ素（Ｂ）を用いてもよい。
【０１５６】
一導電性を付与する不純物元素は、イオンドーピング法やイオン注入法で添加され、加速電圧（印加電圧ともいう）は、５〜８０ｋＶで行う。この添加工程の際に、半導体膜のごく薄い酸化膜１０７、本実施の形態ではごく薄い酸化珪素膜中の構成元素である酸素や珪素等にイオンが衝突して、酸素や珪素が散乱あるいは跳躍するイオンミキシングが生じる。一導電性を付与する不純物元素は、１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で添加すればよく、異なる加速電圧で２回以上添加してもよい。
【０１５７】
不純物元素添加工程により、島状半導体膜１０５中のゲート電極１１１の下の領域に、チャネル形成領域１１８が形成される。島状半導体膜１０５中の不純物元素が添加された領域及び半導体膜１０９は、不純物領域１１４（不純物領域１１４ａ及び不純物領域１１４ｂ）となる。不純物領域１１４中のごく薄い酸化膜１０７はイオンミキシングされた酸化膜１１６（酸化膜１１６ａ及び酸化膜１１６ｂ）となる（図１（Ｇ）参照）。
【０１５８】
その後、レーザ活性化や、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）や、炉を用いたファーネスアニール等を用いて、添加された不純物元素の活性化を行う。特に、レーザ活性化やＲＴＡによって、島状半導体膜１０５と半導体膜１０９が７００℃以上、特に１０００℃以上になると、酸素の拡散が進み、イオンミキシングされた酸化膜１１６の少なくとも一部は消失する。またレーザ活性化時に酸化膜１１６及びその周辺の半導体膜が溶融すれば、酸化膜１１６は消失しやすくなる。同時に、島状半導体膜１０５の結晶状態を反映した、半導体膜１０９の結晶成長、エピタキシャル成長が進行する。これにより半導体膜１０９がｎ型あるいはｐ型に低抵抗化され、ｎ型あるいはｐ型の結晶性半導体膜となる。またレーザ活性化やＲＴＡは、短時間の処理なのでガラス基板が溶融せず、また大きく変形させないという利点がある。
【０１５９】
以上により、チャネル形成領域１１８と、ソース領域またはドレイン領域の一方である領域１１９ａと、ソース領域またはドレイン領域の他方である領域１１９ｂが形成される（図１（Ｈ）参照）。
【０１６０】
なお上述のように、島状半導体膜１０５を酸化する前に、酸化膜１０７（第１の絶縁膜）を除去し、島状半導体膜１０５を新たに酸化して得られた酸化膜（第２の絶縁膜）をゲート絶縁膜とする場合を、図２３（Ａ）〜図２３（Ｅ）を用いて説明する。なお図１（Ａ）〜図１（Ｈ）と同じものは同じ符号で表されている。
【０１６１】
まず図１（Ａ）〜図１（Ｅ）の作製工程を経て、図２３（Ａ）に示す構造を得る。なお図２３（Ａ）は、図１（Ｅ）と同じ構造を示している。
【０１６２】
次いで、酸化膜１０７の島状半導体膜１０５と半導体膜１０９に挟まれている領域以外の領域、すなわち酸化膜１０７中の露出している領域を除去し、島状半導体膜１０５の半導体膜１０９（１０９ａ及び１０９ｂ）が形成されていない領域を露出させる（図２３（Ｂ）参照）。
【０１６３】
次いで、島状半導体膜１０５を酸化あるいは窒化して、新たに酸化膜、窒素を含む酸化膜、酸素を含む窒化膜、あるいは、窒化膜を得る。本実施の形態では酸化膜１６５を得る。なお実際には半導体膜１０９上にも酸化膜ができると可能性があるが、図２３（Ｃ）〜図２３（Ｅ）では省略している。酸化膜１６５は、ゲート絶縁膜として機能する。ゲート絶縁膜たる酸化膜１６５上に、ゲート電極１１１を形成する（図２３（Ｃ）参照）。
【０１６４】
あとは図１（Ｇ）〜図１（Ｈ）の作製工程に基づいて、不純物添加工程、加熱工程等を行う（図２３（Ｄ）〜図２３（Ｅ）参照）。
【０１６５】
また図１（Ｈ）のゲート絶縁膜１１５上に第２のゲート絶縁膜１６６を形成してもよい。図１０（Ａ）〜図１０（Ｄ）に第２のゲート絶縁膜１６６した場合の作製工程を示す。
【０１６６】
まず図１（Ｅ）の半導体膜１０９（１０９ａ及び１０９ｂ）を形成するまでの工程を行った後、島状半導体膜１０５を酸化して、新たに酸化膜（本明細書では「第２の絶縁膜」ともいう）を形成する。第１の絶縁膜である酸化膜１０７と第２の絶縁膜を合わせて、酸化膜１１７とする（図１０（Ａ）参照）。なお、実際には半導体膜１０９上にも酸化膜ができると可能性があるが、図１０（Ａ）〜図１０（Ｅ）では省略する。
【０１６７】
次いで、絶縁膜１１０（本明細書では「第３の絶縁膜ともいう）を、島状半導体膜１０５、半導体膜１０９ａ及び１０９ｂ、酸化膜１１７を覆って形成する（図１０（Ｂ）参照）。
【０１６８】
次いで絶縁膜１１０上にゲート電極１１１を形成して、ゲート電極１１１をマスクとして、絶縁膜１１０をエッチングして、第１のゲート絶縁膜１１５上の第２のゲート絶縁膜１６６とする（図１０（Ｃ）参照）。
【０１６９】
第２のゲート絶縁膜１６６は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いて形成すればよい。
【０１７０】
その後図１（Ｇ）〜図１（Ｈ）の作製工程に基づいて、薄膜トランジスタを作製する（図１０（Ｄ）〜図１０（Ｅ）参照）。
【０１７１】
また半導体膜１０９（１０９ａ及び１０９ｂ）を形成後、酸化膜１０７の島状半導体膜１０５と半導体膜１０９に挟まれている領域以外の領域、すなわち酸化膜１０７中の露出している領域を除去し、島状半導体膜１０５の半導体膜１０９（１０９ａ及び１０９ｂ）が形成されていない領域を露出させる。そして島状半導体膜１０５の露出した領域上に、新たにゲート絶縁膜１５１を形成してもよい。酸化膜１０７の露出している領域を除去し、島状半導体膜１０５の半導体膜１０９（１０９ａ及び１０９ｂ）が形成されていない領域を露出させ、ゲート絶縁膜１５１を形成する工程について、図１１（Ａ）〜図１１（Ｆ）を用いて説明する。
【０１７２】
ただし上述の通り、酸化膜１０７の代わりに窒化膜や酸素を含む窒化膜を用いてもよい。
【０１７３】
まず図１（Ａ）〜図１（Ｅ）に示す作製工程に基づいて、半導体膜１０９（１０９ａ及び１０９ｂ）を形成するまでの工程を行う（図１１（Ａ）参照）。次いで半導体膜１０９（１０９ａ及び１０９ｂ）をマスクとして、露出している酸化膜１０７（あるいは窒化膜や酸素を含む窒化膜）を除去する。これにより酸化膜１０７は、島状半導体膜１０５と半導体膜１０９に挟まれた領域のみが残存する（図１１（Ｂ）参照）。
【０１７４】
次いで島状半導体膜１０５の、酸化膜１０７が除去された領域上に、ゲート絶縁膜１５１を形成する（図１１（Ｃ）参照）。ゲート絶縁膜１５１は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いて形成すればよい。
【０１７５】
次いでゲート絶縁膜１５１上にゲート電極１１１を形成する（図１１（Ｄ）参照）。その後図１（Ｇ）〜図１（Ｈ）の作製工程に基づいて、薄膜トランジスタを作製する（図１１（Ｅ）〜図１１（Ｆ）参照）。
【０１７６】
［実施の形態２］
本実施の形態では、実施の形態１とは異なる構造を有する薄膜トランジスタの作製方法について、図３（Ａ）〜図３（Ｆ）、図４（Ａ）〜図４（Ｃ）、図８（Ａ）〜図８（Ｅ）、図９（Ａ）〜図９（Ｃ）を用いて説明する。
【０１７７】
実施の形態１に基づいて、図１（Ｃ）に示す作製工程までを行う。図３（Ａ）は図１（Ｃ）と同じであり、基板１２１、下地絶縁膜１２２、島状半導体膜１２３は、それぞれ基板１０１、下地絶縁膜１０２、島状半導体膜１０５に対応している。
【０１７８】
次いで、島状半導体膜１２３を覆って絶縁膜１２４を形成し、島状半導体膜１２３及び絶縁膜１２４上に、ゲート電極１２５を形成する。ゲート電極１２５はゲート電極１１１と同様にして形成すればよい（図３（Ｂ）参照）。
【０１７９】
なおゲート電極１２５を形成後、一導電型を付与する不純物元素を島状半導体膜１２３に導入してもよい。このときの不純物元素の濃度は、後述する不純物領域１４１（不純物領域１４１ａ及び不純物領域１４１ｂ）を形成するための不純物元素添加工程の際の、不純物濃度より低いものとする。
【０１８０】
次いで島状半導体膜１２３、絶縁膜１２４、ゲート電極１２５上に絶縁膜を形成し、異方性エッチングを行って、ゲート電極１２５の側面にサイドウォール１２７を形成する（図３（Ｃ）参照）。
【０１８１】
次いで、絶縁膜１２４の、ゲート電極１２５及びサイドウォール１２７が形成されていない領域をエッチングにより除去し、露出した島状半導体膜１２３をオゾン水または過酸化水素水で処理する、あるいは露出した島状半導体膜１２３をＵＶオゾン法で酸化して、島状半導体膜１２３の表面に島状半導体膜の酸化膜１２９を形成する（図３（Ｄ）参照）。この酸化膜１２９の膜厚はごく薄く、０．５〜３ｎｍである。
【０１８２】
酸化膜１２９、サイドウォール１２７、ゲート電極１２５を覆って、半導体膜１３１を成膜する（図３（Ｅ）参照）。半導体膜１３１は、非晶質半導体膜、結晶性半導体膜、微結晶性半導体膜（「セミアモルファス半導体膜」ともいう）のいずれかであればよい。
【０１８３】
半導体膜１３１を成膜したら、半導体膜１３１上で、島状半導体膜１２３の端部に近い領域上に、レジストマスク１３２（１３２ａ及び１３２ｂ）を形成する（図３（Ｆ）参照）。
【０１８４】
次いでレジストマスク１３２をマスクとして、半導体膜１３１をエッチングする。半導体膜１３１をエッチングする際に、酸化膜１２９がエッチングストッパとなり、島状半導体膜１２３がエッチングされてしまうのを防ぐ。
【０１８５】
本実施の形態では、ウエットエッチングにより半導体膜１３１をエッチングする。
【０１８６】
これにより島状半導体膜１２３の端部に近い領域上に半導体膜１３５（１３５ａ及び１３５ｂ）を形成する（図４（Ａ）参照）。
【０１８７】
また半導体膜１３１を成膜しエッチングして半導体膜１３５を形成する代わりに、ポリシランとシクロペンタシランを含む有機溶媒を塗布して、インクジェット法で、酸化膜１２９上に選択的に珪素膜を形成してもよい。
【０１８８】
あるいは半導体膜１３１を成膜する代わりにポリシランとシクロペンタシランを含む有機溶媒を塗布後に焼成してから、レジストマスク１３２を形成し、エッチングにより半導体膜１３５を形成してもよい。
【０１８９】
次いでゲート電極１２５、サイドウォール１２７をマスクとして、半導体膜１３５に一導電性を付与する不純物元素を添加する。ｎ型を付与する不純物元素としては、例えばリン（Ｐ）やヒ素（Ａｓ）を用いてもよい。またｐ型を付与する不純物元素としては、例えばホウ素（Ｂ）を用いてもよい。
【０１９０】
一導電性を付与する不純物元素は、イオンドーピング法やイオン注入法で添加され、加速電圧（印加電圧ともいう）は、５〜８０ｋＶで行う。この添加工程の際に、ごく薄い酸化膜１２９、本実施の形態ではごく薄い酸化珪素膜中の構成元素である酸素や珪素等にイオンが衝突して、酸素や珪素が散乱あるいは跳躍するイオンミキシングが生じる。一導電性を付与する不純物元素は、１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で添加すればよく、異なる加速電圧で２回以上添加してもよい。
【０１９１】
不純物元素添加工程により、島状半導体膜１２３中のゲート電極１２５、サイドウォール１２７の下の領域に、チャネル形成領域１４６が形成される。またチャネル形成領域１４６上にはゲート絶縁膜１４２が形成される。島状半導体膜１２３中の不純物元素が添加された領域と半導体膜１３５は、不純物領域１４１（不純物領域１４１ａ及び不純物領域１４１ｂ）となる。不純物領域１４１中のごく薄い酸化膜１２９はイオンミキシングされた酸化膜１４３（半導体膜の酸化膜１４３ａ及び半導体膜の酸化膜１４３ｂ）となる（図４（Ｂ）参照）。
【０１９２】
その後、レーザ活性化や、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）や、炉を用いたファーネスアニール等を用いて、添加された不純物の活性化を行う。特に、レーザ活性化やＲＴＡによって、島状半導体膜１２３と半導体膜１３５が７００℃以上、特に１０００℃以上になると、酸素の拡散が進み、イオンミキシングされた酸化膜１４３の少なくとも一部は消失する。またレーザ活性化時に酸化膜１４３及びその周辺の半導体膜が溶融すれば、酸化膜１４３は消失しやすくなる。同時に、島状半導体膜１２３の結晶状態を反映した、半導体膜１３５の結晶成長、エピタキシャル成長が進行する。これにより半導体膜１３５がｎ型あるいはｐ型に低抵抗化され、半導体膜１３５がｎ型あるいはｐ型の結晶性半導体膜となる。
【０１９３】
以上により、チャネル形成領域１４６と、ソース領域またはドレイン領域の一方である領域１４７ａと、ソース領域またはドレイン領域の他方である領域１４７ｂが形成される（図４（Ｃ）参照）。
【０１９４】
また図３（Ｂ）に示すゲート電極１２５を形成後、ゲート電極１２５上に絶縁膜１２６を形成しても良い（図８（Ａ）参照）。絶縁膜１２６は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いて形成すればよい。
【０１９５】
その後、図３（Ｃ）〜図３（Ｆ）及び図４（Ａ）〜図４（Ｃ）に示す工程と同じ工程を経て薄膜トランジスタが作製される（図８（Ｂ）〜図８（Ｅ）及び図９（Ａ）〜図９（Ｃ）参照）。
【０１９６】
［実施の形態３］
本実施の形態では、無線交信可能な半導体装置において、実施の形態１〜実施の形態２のＴＦＴを用いた場合について、図５、図６（Ａ）〜図６（Ｂ）を用いて説明する。
【０１９７】
図５に示すように、本実施の形態の無線交信可能な半導体装置２００は、演算処理回路２０１、記憶回路２０２、アンテナ２０３、電源回路２０４、復調回路２０５、変調回路２０６を有する。無線交信可能な半導体装置２００は、アンテナ２０３と電源回路２０４を必須の構成要素としており、他の要素は、無線交信可能な半導体装置２００の用途に従って、適宜設けられる。
【０１９８】
実施の形態１〜実施の形態２に基づいて作製されたＴＦＴは、演算処理回路２０１、記憶回路２０２、電源回路２０４、復調回路２０５、変調回路２０６に適用可能である。
【０１９９】
演算処理回路２０１は、復調回路２０５から入力される信号に基づき、命令の解析、記憶回路２０２の制御、外部に送信するデータの変調回路２０６への出力などを行う。
【０２００】
記憶回路２０２は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路を有する。記憶回路２０２には、少なくとも、半導体装置自体の個体識別番号が記憶されている。個体識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路２０２は、実施の形態１または実施の形態２で述べたＴＦＴを用いて形成すればよい。
【０２０１】
アンテナ２０３は、リーダ／ライタ２０７から供給された搬送波を、交流の電気信号に変換する。また、変調回路２０６により、負荷変調が加えられる。電源回路２０４は、アンテナ２０３が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
【０２０２】
復調回路２０５は、アンテナ２０３が変換した交流の電気信号を復調し、復調した信号を、演算処理回路２０１に供給する。変調回路２０６は、演算処理回路２０１から供給される信号に基づき、アンテナ２０３に負荷変調を加える。
【０２０３】
リーダ／ライタ２０７は、アンテナ２０３に加えられた負荷変調を、搬送波として受信する。また、リーダ／ライタ２０７は、搬送波を無線交信可能な半導体装置２００に送信する。なお、搬送波とは、リーダ／ライタ２０７が送受信する電磁波であり、リーダ／ライタ２０７は変調回路２０６により変調された搬送波を受信する。
【０２０４】
図６（Ａ）に示すのは記憶素子をマトリクス状に配置した記憶回路２０２の構成の一例である。記憶回路２０２上にメモリセル５２１がマトリクス状に設けられたメモリセルアレイ５２３、カラムデコーダ５２５と読み出し回路５２６とセレクタ５２７を有するビット線駆動回路５２４、ロウデコーダ５３０とレベルシフタ５３１を有するワード線駆動回路５２９、書き込み回路等を有し外部とのやりとりを行うインターフェース５２８を有している。なお、ここで示す記憶回路２０２の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【０２０５】
メモリセル５２１は、ワード線Ｗｙ（０≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（０≦ｘ≦ｍ）を構成する第２の配線と、ＴＦＴ５３２と、記憶素子５３３とを有する。
【０２０６】
次に、本発明のメモリセルへの書き込み及び読み込み動作について、図６（Ｂ）を参照しながら説明する。なお、ここではメモリセルに「０」が書き込まれた状態を第２の状態、「１」が書き込まれた状態を第１の状態とする。
【０２０７】
まず、メモリセル５２１に「０」を書き込むための回路動作の一例を述べる。書き込み処理は、メモリセル５２１のワード線Ｗ０を選択し、ビット線Ｂ０に電流を流すことで行われる。つまり、書き込みを行いたいメモリセルをワード線Ｗ０により選択し、記憶素子５３３が第１の状態から第２の状態へ移行し、絶縁させることが可能な電圧をかければよい。例えば、この電圧を１０Ｖとする。このとき、他のメモリセル内の記憶素子５０６、記憶素子５０７及び記憶素子５０８に書き込みが行われることを防止するためにＴＦＴ５０２、ＴＦＴ５０３及びＴＦＴ５０４をオフにする。例えばワード線Ｗ１及びビット線Ｂ１は０Ｖとしておくとよい。ワード線Ｗ０のみが選択された状態で、ビット線Ｂ０に、記憶素子５３３を第１の状態から第２の状態へと移行するのに十分な電圧をかけることで、記憶素子５３３に「０」が書き込まれた状態にすることができる。
【０２０８】
次に、メモリセル５２１の読み出し操作の例を示す。読み出し操作は、メモリセル５２１の記憶素子５３３に「１」が書き込まれた第１の状態であるか、「０」が書き込まれた第２の状態であるかを判別すればよい。例えば、メモリセル５２１に「０」が書き込まれている状態であるか、「１」が書き込まれている状態であるかを読み出す場合について説明する。記憶素子５３３は「０」が書き込まれた状態、つまり、絶縁状態である。ワード線Ｗ０を選択してＴＦＴ５３２をオンにする。ここで、ＴＦＴ５３２がオンの状態でビット線Ｂ０に所定の電圧以上の電圧をかける。ここでは、所定の電圧を５Ｖとする。このとき、記憶素子５３３が第１の状態、つまり、絶縁されていない状態であれば、電流はメモリセル５２１内の接地している配線へと流れてしまい、ビット線Ｂ０の電圧は０Ｖになる。逆に、記憶素子５３３が第２の状態、つまり、絶縁状態であれば、電流はメモリセル５２１内の接地している配線に流れてしまうことなく、ビット線Ｂ０の電圧は５Ｖで維持される。このように、ビット線の電圧により「０」が書き込まれているか、「１」が書き込まれているかを判別することができる。
【０２０９】
例えば、図６（Ｂ）に示される、ＴＦＴ５３２、ＴＦＴ５０３、ＴＦＴ５０２、ＴＦＴ５０４を、それぞれ、実施の形態１の図１（Ｈ）に示すＴＦＴ、実施の形態２の図４（Ｃ）に示すＴＦＴのいずれかを用いることが可能である。
【０２１０】
以上のようにして、本発明のＴＦＴは無線交信可能な半導体装置に適用することが可能である。
【０２１１】
［実施の形態４］
実施の形態３に基づいて作製された、無線交信可能な半導体装置２００は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵（図７（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図７（Ｂ）参照）、書籍類、容器類（シャーレ等、図７（Ｃ）参照）、包装用容器類（包装紙やボトル等、図７（Ｅ）及び図７（Ｆ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、装身具（鞄や眼鏡等、図７（Ｄ）参照）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。
【０２１２】
本発明を適用して作製された、無線交信可能な半導体装置２００は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。
【０２１３】
［実施の形態５］
本実施の形態では、単結晶半導体基板を用いてトランジスタを作製する例を、図２０（Ａ）〜図２０（Ｅ）、図２１（Ａ）〜図２１（Ｄ）、図２２（Ａ）〜図２２（Ｃ）を用いて説明する。
【０２１４】
まずｐ型半導体基板７０１にｎ型半導体領域７０２を形成する（図２０（Ａ）参照）。なお、ｐ型半導体基板７０１の代わりにｎ型半導体基板、及び、ｎ型半導体領域７０２の代わりにｐ型半導体領域を用いてもよい。
【０２１５】
ｎ型半導体領域７０２の境界に溝７０３を形成する（図２０（Ｂ）参照）。次いでｐ型半導体基板７０１を加熱して、溝７０３から熱酸化させ、酸化物７０５を形成する。酸化物７０５により、後の工程で完成されるｎチャネル型トランジスタとｐチャネル型トランジスタが絶縁分離される。
【０２１６】
次いで実施の形態１に基づいて、ｐ型半導体基板７０１及びｎ型半導体領域７０２上に、ごく薄い半導体の酸化膜、ごく薄い窒素を含む半導体の酸化膜、ごく薄い酸素を含む半導体の窒化膜、あるいは、ごく薄い半導体の窒化膜を形成する。図２０（Ｄ）では、ｐ型半導体基板７０１及びｎ型半導体領域７０２上に、ごく薄い半導体の酸化膜７０７を形成する例を示す。
【０２１７】
あるいは、やはり実施の形態１に基づいて、ｐ型半導体基板７０１及びｎ型半導体領域７０２を酸化あるいは窒化して、ごく薄い、半導体の酸化膜、窒素を含む半導体の酸化膜、酸素を含む半導体の窒化膜、半導体の窒化膜を形成する。図２０（Ｅ）では、ｐ型半導体基板７０１及びｎ型半導体領域７０２上に、ごく薄い半導体の酸化膜７０７を形成する例を示し、以下図２０（Ｅ）の構成を用いて半導体装置を作製する工程について説明する。
【０２１８】
次いで、酸化膜７０７及び酸化物７０５上に半導体膜７０８を形成する（図２１（Ａ）参照）。半導体膜７０８は、半導体膜１０８と同様の材料及び同様の作製工程を用いて形成すればよい。
【０２１９】
半導体膜７０８をエッチングして、ｎチャネル型トランジスタが形成される領域の、端部に近い領域上に半導体膜８０１（半導体膜８０１ａ及び半導体膜８０１ｂ）、並びに、ｐチャネル型トランジスタそれぞれが形成される領域の、端部に近い領域上に半導体膜８０２（半導体膜８０２ａ及び半導体膜８０２ｂ）を形成する（図２１（Ｂ）参照）。
【０２２０】
次いで、酸化膜７０７、酸化物７０５、半導体膜８０１、半導体膜８０２を覆って、絶縁膜８１０を形成する。半導体膜８０１及び半導体膜８０２に覆われていない酸化膜７０７を除去した後に、絶縁膜８１０を形成してもよい。絶縁膜８１０は、酸化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。
【０２２１】
絶縁膜８１０上に、ゲート電極８１１及びゲート電極８１２を形成する（図２１（Ｃ）参照）。ゲート電極８１１及びゲート電極８１２は、ゲート電極１１１と同様の材料を用いて形成すればよい。
【０２２２】
ゲート電極８１１及びゲート電極８１２をマスクとして、絶縁膜８１０をエッチングし、ゲート電極８１１の下に絶縁膜８１４、ゲート電極８１２の下に絶縁膜８１５を形成する（図２１（Ｄ）参照）。ゲート電極８１１の下の酸化膜７０７及び絶縁膜８１４を合わせて、ｎチャネル型トランジスタのゲート絶縁膜とする。またゲート電極８１２の下の酸化膜７０７及び絶縁膜８１５を合わせて、ｐチャネル型トランジスタのゲート絶縁膜とする。
【０２２３】
ｐチャネル型トランジスタとなる領域に、レジスト８１７を形成し、ｎチャネル型トランジスタとなる領域の半導体膜８０１及びｐ型半導体基板７０１にｎ型を付与する不純物元素を添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）を用いればよい。
【０２２４】
この添加工程の際に、酸化膜７０７中の構成元素である酸素や珪素等にイオンが衝突して、酸素や珪素が散乱あるいは跳躍するイオンミキシングが生じる。
【０２２５】
半導体膜８０１及びｐ型半導体基板７０１中のｎ型を付与する不純物が形成された領域は、不純物領域８２１（不純物領域８２１ａ及び不純物領域８２１ｂ）となる。不純物領域８２１中の酸化膜７０７はイオンミキシングされた酸化膜８２５（酸化膜８２５ａ及び酸化膜８２５ｂ）となる（図２２（Ａ）参照）。
【０２２６】
ｎチャネル型トランジスタとなる領域に、レジスト８１８を形成し、ｐチャネル型トランジスタとなる領域の半導体膜８０２及びｎ型半導体領域７０２にｐ型を付与する不純物元素を添加する。ｐ型を付与する不純物元素としては、ホウ素（Ｂ）用いればよい。
【０２２７】
ｎ型あるいはｐ型を付与する不純物元素は、１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で添加すればよく、異なる加速電圧で２回以上添加してもよい。
【０２２８】
この添加工程の際に、酸化膜７０７中の構成元素である酸素や珪素等にイオンが衝突して、酸素や珪素が散乱あるいは跳躍するイオンミキシングが生じる。
【０２２９】
半導体膜８０２及びｎ型半導体領域７０２中のｎ型を付与する不純物が形成された領域は、不純物領域８２２（不純物領域８２２ａ及び不純物領域８２２ｂ）となる。不純物領域８２２中の酸化膜７０７はイオンミキシングされた酸化膜８２６（酸化膜８２６ａ及び酸化膜８２６ｂ）となる（図２２（Ｂ）参照）。
【０２３０】
その後、レーザ活性化や、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）や、炉を用いたファーネスアニール等を用いて、添加された不純物元素の活性化を行う。特に、レーザ活性化やＲＴＡによって、ｐ型半導体基板７０１、ｎ型半導体領域７０２、不純物領域８２１、不純物領域８２２が７００℃以上、特に１０００℃以上になると、酸素の拡散が進み、イオンミキシングされた酸化膜８２５及び８２６の少なくとも一部は消失する。またレーザ活性化時に酸化膜８２５及び８２６、並びにそれらの周辺の半導体膜が溶融すれば、酸化膜８２５及び８２６は消失しやすくなる。
【０２３１】
以上により、ｎチャネル型トランジスタのソース領域またはドレイン領域の一方である領域８３１ａと、ソース領域またはドレイン領域の他方である領域８３１ｂ、領域８３１ａと領域８３１ｂとの間にチャネル形成領域が形成される。またｐチャネル型トランジスタのソース領域またはドレイン領域の一方である領域８３２ａと、ソース領域またはドレイン領域の他方である領域８３２ｂ、領域８３２ａと領域８３２ｂとの間にチャネル形成領域が形成される（図２２（Ｃ）参照）。
【図面の簡単な説明】
【０２３２】
【図１】本発明の半導体装置の作製工程を示す断面図。
【図２】従来の半導体装置の断面図。
【図３】本発明の半導体装置の作製工程を示す断面図。
【図４】本発明の半導体装置の作製工程を示す断面図。
【図５】本発明の半導体装置を利用した一形態を示す図。
【図６】本発明のＴＦＴを搭載した半導体装置を示す回路図。
【図７】本発明の半導体装置の搭載例を示す図。
【図８】本発明の半導体装置の作製工程を示す断面図。
【図９】本発明の半導体装置の作製工程を示す断面図。
【図１０】本発明の半導体装置の作製工程を示す断面図。
【図１１】本発明の半導体装置の作製工程を示す断面図。
【図１２】本発明のＳＯＩ基板の断面図。
【図１３】本発明のＳＯＩ基板の断面図。
【図１４】本発明のＳＯＩ基板の作製工程を示す断面図。
【図１５】本発明のＳＯＩ基板の作製工程を示す断面図。
【図１６】本発明のＳＯＩ基板の作製工程を示す断面図。
【図１７】本発明のＳＯＩ基板の作製工程を示す断面図。
【図１８】本発明のＳＯＩ基板の作製工程を示す断面図。
【図１９】本発明のＳＯＩ基板の作製工程を示す断面図。
【図２０】本発明の半導体装置の作製工程を示す断面図。
【図２１】本発明の半導体装置の作製工程を示す断面図。
【図２２】本発明の半導体装置の作製工程を示す断面図。
【図２３】本発明の半導体装置の作製工程を示す断面図。
【符号の説明】
【０２３３】
１０１    基板
１０２    下地絶縁膜
１０３    非晶質半導体膜
１０４    結晶性半導体膜
１０５    島状半導体膜
１０７    酸化膜
１０８    半導体膜
１０９    半導体膜
１０９ａ    半導体膜
１０９ｂ    半導体膜
１１０    絶縁膜
１１１    ゲート電極
１１４    不純物領域
１１４ａ    不純物領域
１１４ｂ    不純物領域
１１５    ゲート絶縁膜
１１６    酸化膜
１１６ａ    酸化膜
１１６ｂ    酸化膜
１１７    酸化膜
１１８    チャネル形成領域
１１９ａ    領域
１１９ｂ    領域
１２１    基板
１２２    下地絶縁膜
１２３    島状半導体膜
１２４    絶縁膜
１２５    ゲート電極
１２６    絶縁膜
１２７    サイドウォール
１２９    酸化膜
１３１    半導体膜
１３２    レジストマスク
１３２ａ    レジストマスク
１３２ｂ    レジストマスク
１３５    半導体膜
１４１    不純物領域
１４１ａ    不純物領域
１４１ｂ    不純物領域
１４２    ゲート絶縁膜
１４３    酸化膜
１４３ａ    酸化膜
１４３ｂ    酸化膜
１４６    チャネル形成領域
１４７ａ    領域
１４７ｂ    領域
１５１    ゲート絶縁膜
１６５    酸化膜
１６６    ゲート絶縁膜
２００    半導体装置
２０１    演算処理回路
２０２    記憶回路
２０３    アンテナ
２０４    電源回路
２０５    復調回路
２０６    変調回路
２０７    リーダ／ライタ
５０２    ＴＦＴ
５０３    ＴＦＴ
５０４    ＴＦＴ
５０６    記憶素子
５０７    記憶素子
５０８    記憶素子
５２１    メモリセル
５２３    メモリセルアレイ
５２４    ビット線駆動回路
５２５    カラムデコーダ
５２６    読み出し回路
５２７    セレクタ
５２８    インターフェース
５２９    ワード線駆動回路
５３０    ロウデコーダ
５３１    レベルシフタ
５３２    ＴＦＴ
５３３    記憶素子
６００    支持基板
６０１    ＬＴＳＳ層
６０２    接合層
６０３    バリア層
６０４    絶縁層
６０５    酸化シリコン層
６０６    半導体基板
６０７    分離層
７０１    ｐ型半導体基板
７０２    ｎ型半導体領域
７０３    溝
７０５    酸化物
７０７    酸化膜
７０８    半導体膜
８０１    半導体膜
８０１ａ    半導体膜
８０１ｂ    半導体膜
８０２    半導体膜
８０２ａ    半導体膜
８０２ｂ    半導体膜
８１０    絶縁膜
８１１    ゲート電極
８１２    ゲート電極
８１４    絶縁膜
８１５    絶縁膜
８１７    レジスト
８１８    レジスト
８２１    不純物領域
８２１ａ    不純物領域
８２１ｂ    不純物領域
８２２    不純物領域
８２２ａ    不純物領域
８２２ｂ    不純物領域
８２５    酸化膜
８２５ａ    酸化膜
８２５ｂ    酸化膜
８２６    酸化膜
８２６ａ    酸化膜
８２６ｂ    酸化膜
８３１ａ    領域
８３１ｂ    領域
８３２ａ    領域
８３２ｂ    領域
１００１    シリコン基板
１００２    結晶性半導体膜
１００３    ゲート酸化膜
１００４ａ    ｎ型非晶質珪素膜
１００４ｂ    ｎ型非晶質珪素膜
１００５    ゲート電極
１００６    酸化珪素膜
１００７ａ    ソース電極及びドレイン電極
１００７ｂ    ソース電極及びドレイン電極
【図１】
0005286034.tif 000002
【図２】
0005286034.tif 000003
【図３】
0005286034.tif 000004
【図４】
0005286034.tif 000005
【図５】
0005286034.tif 000006
【図６】
0005286034.tif 000007
【図７】
0005286034.tif 000008
【図８】
0005286034.tif 000009
【図９】
0005286034.tif 000010
【図１０】
0005286034.tif 000011
【図１１】
0005286034.tif 000012
【図１２】
0005286034.tif 000013
【図１３】
0005286034.tif 000014
【図１４】
0005286034.tif 000015
【図１５】
0005286034.tif 000016
【図１６】
0005286034.tif 000017
【図１７】
0005286034.tif 000018
【図１８】
0005286034.tif 000019
【図１９】
0005286034.tif 000020
【図２０】
0005286034.tif 000021
【図２１】
0005286034.tif 000022
【図２２】
0005286034.tif 000023
【図２３】
0005286034.tif 000024