(57)【特許請求の範囲】
【請求項１】
第１の半導体層、第２の半導体層、及び第３の半導体層を形成し、
前記第１の半導体層、前記第２の半導体層、及び前記第３の半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
光強度低減機能を有する露光マスクを用いて、前記第１の半導体層と重畳する前記第２の導電膜上に第１のマスク層を形成し、且つ前記第２の半導体層と重畳する前記第２の導電膜上に第２のマスク層を形成し、且つ前記第３の半導体層と重畳する前記第２の導電膜上に第３のマスク層を形成し、
前記第１のマスク層、前記第２のマスク層、及び前記第３のマスク層を用いて前記第１の導電膜及び前記第２の導電膜をエッチングすることで、前記第１の半導体層上に第１のゲート電極層及び第２のゲート電極層と、前記第２の半導体層上に第３のゲート電極層及び第４のゲート電極層と、前記第３の半導体層上に第１の導電層及び第２の導電層と、を形成し、
前記第１のゲート電極層、前記第２のゲート電極層、前記第３のゲート電極層、及び前記第４のゲート電極層と、前記第１の導電層及び前記第２の導電層と、をマスクとして一導電型を付与する不純物元素を添加することで、前記第１の半導体層に第１の高濃度不純物領域と、前記第１のゲート電極層と重畳する第１の低濃度不純物領域と、を形成し、且つ前記第２の半導体層に第２の高濃度不純物領域と、前記第３のゲート電極層と重畳する第２の低濃度不純物領域と、を形成し、且つ前記第３の半導体層に第３の高濃度不純物領域と、前記第１の導電層と重畳する第３の低濃度不純物領域と、を形成し、
前記第２の半導体層及び前記第３の半導体層、前記第３のゲート電極層及び前記第４のゲート電極層、並びに前記第１の導電層及び前記第２の導電層上に第４のマスク層を形成し、
前記第４のマスク層及び前記第２のゲート電極層をマスクとして、前記第１のゲート電極層のうち前記第１の低濃度不純物領域と重畳する領域を除去する半導体装置の作製方法であって、
前記第３の低濃度不純物領域は、前記第１の低濃度不純物領域及び前記第２の低濃度不純物領域よりも幅が広いことを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記光強度低減機能を有する露光マスクは、通過する光の強度を低減する半透過膜、または露光装置の解像度以下の幅の開口部と非開口部を有する回折格子パターンを用いることを特徴とする半導体装置の作製方法。
【請求項３】
第１の半導体層と、第２の半導体層と、第３の半導体層と、第１のゲート電極層と、第２のゲート電極層と、第３のゲート電極層と、第４のゲート電極層と、第１の導電層と、第２の導電層と、ゲート絶縁層と、を有し、
前記第１の半導体層は、第１の高濃度不純物領域と、第１の低濃度不純物領域と、を有し、
前記第２の半導体層は、第２の高濃度不純物領域と、第２の低濃度不純物領域と、を有し、
前記第３の半導体層は、第３の高濃度不純物領域と、第３の低濃度不純物領域と、を有し、
前記第１のゲート電極層及び前記第２のゲート電極層は、前記第１の半導体層と重畳し、
前記第２のゲート電極層は、前記第１のゲート電極層に接し、
前記第１の高濃度不純物領域は、前記第１の低濃度不純物領域を挟んで設けられ、
前記第１のゲート電極層、及び前記第２のゲート電極層は、前記第１の高濃度不純物領域及び前記第１の低濃度不純物領域と重ならず、
前記第３のゲート電極層及び前記第４のゲート電極層は、前記第１の半導体層と重畳し、
前記第４のゲート電極層は、前記第３のゲート電極層に接し、
前記第２の高濃度不純物領域は、前記第２の低濃度不純物領域を挟んで設けられ、
前記第３のゲート電極層及び前記第４のゲート電極層は、前記第２の高濃度不純物領域と重ならず、
前記第３のゲート電極層は、前記第２の低濃度不純物領域と重なる領域を有し、
前記第４のゲート電極層は、前記第２の低濃度不純物領域と重ならず、
前記第１の導電層及び前記第２の導電層は、前記ゲート絶縁層を挟んで前記第３の半導体層と重畳し、
前記第２の導電層は、前記第１の導電層に接し、
前記第３の高濃度不純物領域は、前記第３の低濃度不純物領域を挟んで設けられ、
前記第１の導電層及び前記第２の導電層は、前記第３の高濃度不純物領域と重ならず、
前記第１の導電層は、前記第３の低濃度不純物領域と重なる領域を有し、
前記第２の導電層は、前記第３の低濃度不純物領域と重ならず、
前記第３の低濃度不純物領域は、前記第１の低濃度不純物領域及び前記第２の低濃度不純物領域よりも幅が広いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
半導体装置、表示装置等に用いられる薄膜トランジスタは、その半導体装置の目的や機能によって、要求される特性が異なる。この要求を満たすように、薄膜トランジスタの特性を制御することは重要であり、使用目的にあった特性を持たすように薄膜トランジスタを作製するための技術も研究されている。
【０００３】
薄膜トランジスタにおいて、ゲート電極層を形状の異なる積層や、テーパー形状を有する形状にエッチングにより加工し、その形状を用いて不純物元素を添加することによって、半導体層中に自己整合的に濃度の異なる不純物領域を形成する技術が報告されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−２０３８６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記のようなエッチングによってゲート電極形状を制御すると、同工程で形成される配線や容量電極などもゲート電極と同様なテーパー形状を有する形状となってしまうという問題がある。
【０００５】
本発明では、工程、装置を複雑化することなく、高繊細性及び高信頼性を有する半導体装置、及び表示装置を歩留まり良く製造することができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層や、ＩＤチップなどの半導体装置を作製することができる。
【０００７】
また、本発明を用いて、表示装置を作製することもできる。本発明を用いることのできる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子と薄膜トランジスタ（以下、ＴＦＴともいう）とが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。
【０００８】
本発明の半導体装置の作製方法の一は、第１の半導体層及び第２の半導体層を形成し、第１の半導体層及び第２の半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に第１の導電膜を形成し、第１の導電膜上に第２の導電膜を形成し、複数の強度で光を透過する露光マスクを用いて、第１の導電膜及び第２の導電膜上における、第１の半導体層上に第１のマスク層と、第２の半導体層上に第２のマスク層とを形成し、第１のマスク層及び第２のマスク層を用いて第１の導電膜及び第２の導電膜をエッチングし、第１のマスク層により第１のゲート電極層及び第２のゲート電極層と、第２のマスク層により第３のゲート電極層及び第４のゲート電極層とを形成し、第１のゲート電極層及び第２のゲート電極層をマスクとして第１の半導体層に、第３のゲート電極層及び第４のゲート電極層をマスクとして第２の半導体層に、一導電型を付与する不純物元素を添加し、第１の半導体層に第１の高濃度不純物領域及び第１のゲート電極層と重畳する第１の低濃度不純物領域と、第２の半導体層に第２の高濃度不純物領域及び第３のゲート電極層と重畳する第２の低濃度不純物領域とを形成し、第２の半導体層、第３のゲート電極層及び第４のゲート電極層上に第３のマスク層を形成し、第３のマスク層及び第２のゲート電極層をマスクとして、第１のゲート電極層における第１の低濃度不純物領域と重畳する領域を除去する。
【０００９】
本発明の半導体装置の作製方法の一は、第１の半導体層及び第２の半導体層を形成し、第１の半導体層及び第２の半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に第１の導電膜を形成し、第１の導電膜上に第２の導電膜を形成し、光強度低減機能を有する露光マスクを用いて、第１の導電膜及び第２の導電膜上における、第１の半導体層上に第１のマスク層と、第２の半導体層上に第２のマスク層とを形成し、第１のマスク層及び第２のマスク層を用いて第１の導電膜及び第２の導電膜をエッチングし、第１のマスク層により第１のゲート電極層及び第２のゲート電極層と、第２のマスク層により第３のゲート電極層及び第４のゲート電極層とを形成し、第１のゲート電極層及び第２のゲート電極層をマスクとして第１の半導体層に、第３のゲート電極層及び第４のゲート電極層をマスクとして第２の半導体層に、一導電型を付与する不純物元素を添加し、第１の半導体層に第１の高濃度不純物領域及び第１のゲート電極層と重畳する第１の低濃度不純物領域と、第２の半導体層に第２の高濃度不純物領域及び第３のゲート電極層と重畳する第２の低濃度不純物領域とを形成し、第２の半導体層、第３のゲート電極層及び第４のゲート電極層上に第３のマスク層を形成し、第３のマスク層及び第２のゲート電極層をマスクとして、第１のゲート電極層における第１の低濃度不純物領域と重畳する領域を除去する。
【００１０】
本発明の半導体装置の作製方法の一は、第１の半導体層、第２の半導体層及び第３の半導体層を形成し、第１の半導体層、第２の半導体層及び第３の半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に第１の導電膜を形成し、第１の導電膜上に第２の導電膜を形成し、複数の強度で光を透過する露光マスクを用いて、第１の導電膜及び第２の導電膜上において、第１の半導体層上に第１のマスク層と、第２の半導体層上に第２のマスク層とを形成し、第３の半導体層上に第３のマスク層を形成し、第１のマスク層、第２のマスク層及び第３のマスク層を用いて第１の導電膜及び第２の導電膜をエッチングし、第１のマスク層により第１のゲート電極層及び第２のゲート電極層と、第２のマスク層により第３のゲート電極層及び第４のゲート電極層と、第３のマスク層により第５のゲート電極層及び第６のゲート電極層とを形成し、第３の半導体層、第５のゲート電極層及び第６のゲート電極層上に第４のマスク層を形成し、第４のマスク層と、第１のゲート電極層及び第２のゲート電極層とをマスクとして第１の半導体層に、第３のゲート電極層及び第４のゲート電極層とをマスクとして第２の半導体層に、ｎ型を付与する不純物元素を添加し、第１の半導体層に第１のｎ型高濃度不純物領域及び第１のゲート電極層と重畳する第１のｎ型低濃度不純物領域と、第２の半導体層に第２のｎ型高濃度不純物領域及び第３のゲート電極層と重畳する第２のｎ型低濃度不純物領域とを形成し、第１の半導体層、第２の半導体層、第１のゲート電極層、第２のゲート電極層、第３のゲート電極層及び第４のゲート電極層上に第５のマスク層を形成し、第５のマスク層、第５のゲート電極層及び第６のゲート電極層をマスクとして第３の半導体層に、ｐ型を付与する不純物元素を添加し、第３の半導体層にｐ型不純物領域を形成し、第２の半導体層、第３のゲート電極層及び第４のゲート電極層上に第６のマスク層を形成し、第６のマスク層及び第２のゲート電極層をマスクとして、第１のゲート電極層における第１の低濃度不純物領域と重畳する領域を除去する。
【００１１】
本発明の半導体装置の作製方法の一は、第１の半導体層、第２の半導体層及び第３の半導体層を形成し、第１の半導体層、第２の半導体層及び第３の半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に第１の導電膜を形成し、第１の導電膜上に第２の導電膜を形成し、光強度低減機能を有する露光マスクを用いて、第１の導電膜及び第２の導電膜上において、第１の半導体層上に第１のマスク層と、第２の半導体層上に第２のマスク層とを形成し、第３の半導体層上に第３のマスク層を形成し、第１のマスク層、第２のマスク層及び第３のマスク層を用いて第１の導電膜及び第２の導電膜をエッチングし、第１のマスク層により第１のゲート電極層及び第２のゲート電極層と、第２のマスク層により第３のゲート電極層及び第４のゲート電極層と、第３のマスク層により第５のゲート電極層及び第６のゲート電極層とを形成し、第３の半導体層、第５のゲート電極層及び第６のゲート電極層上に第４のマスク層を形成し、第４のマスク層と、第１のゲート電極層及び第２のゲート電極層とをマスクとして第１の半導体層に、第３のゲート電極層及び第４のゲート電極層とをマスクとして第２の半導体層に、ｎ型を付与する不純物元素を添加し、第１の半導体層に第１のｎ型高濃度不純物領域及び第１のゲート電極層と重畳する第１のｎ型低濃度不純物領域と、第２の半導体層に第２のｎ型高濃度不純物領域及び第３のゲート電極層と重畳する第２のｎ型低濃度不純物領域とを形成し、第１の半導体層、第２の半導体層、第１のゲート電極層、第２のゲート電極層、第３のゲート電極層及び第４のゲート電極層上に第５のマスク層を形成し、第５のマスク層、第５のゲート電極層及び第６のゲート電極層をマスクとして第３の半導体層に、ｐ型を付与する不純物元素を添加し、第３の半導体層にｐ型不純物領域を形成し、第２の半導体層、第３のゲート電極層及び第４のゲート電極層上に第６のマスク層を形成し、第６のマスク層及び第２のゲート電極層をマスクとして、第１のゲート電極層における第１の低濃度不純物領域と重畳する領域を除去する。
【００１２】
上記構成において、複数の強度で光を透過する露光マスク、光強度低減機能を有する露光マスクは通過する光の強度を低減する半透過膜（半透膜ともいう）を用いてもよいし、露光装置の解像度（解像限界）以下の幅の開口及び非開口部を有する回折格子パターンを用いてもよい。このような露光マスクは、光の透過、回折の結果、マスク層形成材料であるレジスト（感光材料）が複数の強度で露光される露光マスクであり、レジスト（感光材料）が２段階以上の強度で露光される露光マスクである。
【発明の効果】
【００１３】
本発明を用いると、信頼性の高い半導体装置、表示装置を簡略化した工程で作製することができる。よって、高精細、高性能な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態における薄膜トランジスタの作製方法を、図１を用いて詳細に説明する。なお、本実施の形態では一つの薄膜トランジスタに注目して説明を行うが、勿論同一基板上に複数個を同時形成することもできる。
【００１６】
基板３００上に下地膜として絶縁層３０１が形成され、絶縁層３０１上に半導体層３０２が形成されている。本実施の形態では、半導体層３０２として結晶性半導体層を用いる。半導体層３０２上にゲート絶縁層３０３が形成され、第１の導電膜３０４、及び第２の導電膜３０５が積層されている。本実施の形態では、ゲート絶縁層上に形成されるゲート電極層を積層構造で形成するため、第１の導電膜３０４と第２の導電膜３０５を積層する。半導体層３０２には、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行っていてもよい。
【００１７】
第１の導電膜３０４、第２の導電膜３０５を所望の形状にエッチングするためのマスク層３０６を形成する（図１（Ａ）参照。）。マスク層３０６は、レジストを露光マスクによって所望の形状にエッチングしたレジストパターンである。本実施の形態で用いる露光マスクは、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクである。回折格子パターンとは、スリット、ドット等の開口パターンが少なくとも１つ以上設けられたパターンである。複数開口を有する場合、その開口は秩序を有し規則的（周期的）に配置されていてもよいし、無秩序（非周期的）に配置されていてもよい。露光装置の解像度以下の幅の開口と非開口部とを有する微細な回折格子パターンを用いることによって、実質的な露光量を変調することが可能であり、露光されたレジスト膜の現像後の膜厚を調整でき、レジストをより精密な形状に加工することができる。よって、そのようなマスク層を用いると同一な工程で、所望とする性能に合わせた異なった形状で導電膜や絶縁膜の加工をすることができる。よって、異なる種類の薄膜トランジスタや、サイズの異なる配線などを、工程を増加することなく作製することができる。
【００１８】
このような露光マスクは、光の透過、回折の結果、マスク層形成材料であるレジスト（感光材料）が複数の強度で露光される露光マスクであり、レジスト（感光材料）が２段階以上の強度で露光される露光マスクである。
【００１９】
マスク層３０６を用いて第１の導電膜３０４及び第２の導電膜３０５をそれぞれエッチングし、第１のゲート電極層３０７及び第２のゲート電極層３０８を形成する（図１（Ｂ）参照。）。第１のゲート電極層３０７及び第２のゲート電極層３０８の形状は、マスク層３０６の形状を反映して形成される。本実施の形態では、第１のゲート電極層３０７の幅の方が第２のゲート電極層３０８の幅よりも大きい形状となっており、第１のゲート電極層３０７は、第２のゲート電極層３０８の側端部より外側に延在している。また、ゲート電極層を形成する際のエッチング工程により、ゲート絶縁層が一部エッチングされ（膜減りともいう）膜厚が薄くなる場合がある。よって、本実施の形態では、第１の導電膜３０４、第２の導電膜３０５のエッチング工程により、第１のゲート電極層３０７、又は第２のゲート電極層３０８に覆われていない領域のゲート絶縁層３０３は一部エッチングされ膜厚が薄くなっている。エッチングはドライエッチング、ウェットエッチングなどを用いることができる。なお、第１の導電膜及び第２の導電膜をエッチングする工程で、マスク層３０６もエッチングされ、マスク層３０９となる。
【００２０】
また、第１のゲート電極層３０７及び第２のゲート電極層３０８を形成する工程と同工程で、第１の導電膜３０４及び第２の導電膜３０５を所望な形状にエッチングして配線層を形成することもできる。この場合、配線層にも、マスク層３０６のような光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成したマスクを用いることで、設けられる場所や機能に応じて自由に形状を設定された配線層を形成することができる。配線層上部に積層する絶縁層などの被覆性を向上させるため、配線層もゲート電極層３０７及びゲート電極層３０８と同様に側端部に段差（あるいはテーパー形状）を有して形成することもできるし、第１の配線層と第２の配線層とをほぼ同じ幅で微細に積層して形成することもできる。積層の幅が同じであると、絶縁層を介して積層する他の配線層との配線間容量は減少する。
【００２１】
半導体層３０２に一導電型を付与する不純物元素を導入し、不純物領域を形成する。本実施の形態ではｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素として、ｎ型を付与する不純物元素（本実施の形態ではリン（Ｐ））を用いる。マスク層３０９、第１のゲート電極層３０７及び第２のゲート電極層３０８が設けられた半導体層３０２に、ｎ型を付与する不純物元素３１２を添加し、第１のｎ型不純物領域３１４ａ、第１のｎ型不純物領域３１４ｂ、第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂを形成する（図１（Ｃ）参照。）。また、不純物元素３１２が添加されない半導体層３０２の領域は、チャネル形成領域３１５となる。
【００２２】
ｎ型を付与する不純物元素３１２は、イオンドーピング法やイオン注入法を用いて、半導体層３０２に添加することができる。ｎ型を付与する不純物元素３１２を、第１のゲート電極層３０７、第２のゲート電極層３０８及びマスク層３０９に覆われていない半導体層３０２の領域に添加して形成した第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂは、高濃度ｎ型不純物領域となる。一方、ｎ型を付与する不純物元素３１２を、第２のゲート電極層３０８に覆われていない第１のゲート電極層３０７の領域を通過させて半導体層３０２に添加して形成した第１のｎ型不純物領域３１４ａ、第１のｎ型不純物領域３１４ｂは、低濃度ｎ型不純物領域となる。
【００２３】
本実施の形態では、ゲート電極層が積層構造であり、形状の異なる第１のゲート電極層３０７及び第２のゲート電極層３０８の形状を利用して、一回のｎ型を付与する不純物元素３１２の添加によって自己整合的に、第１のｎ型不純物領域３１４ａ、第１のｎ型不純物領域３１４ｂ、第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂを形成する。本実施の形態では、第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂ、第１のｎ型不純物領域３１４ａ、第１のｎ型不純物領域３１４ｂを、１回の不純物元素の添加工程を行って形成しているが、第１のゲート電極層３０７、第２のゲート電極層３０８及びゲート絶縁層３０３のそれぞれの膜厚と、不純物元素の添加条件を制御することで複数回の添加工程で上記不純物領域を形成することもできる。
【００２４】
第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂは、高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第１のｎ型不純物領域３１４ａ、第１のｎ型不純物領域３１４ｂは低濃度ｎ型不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。本明細書では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。
【００２５】
また、図１（Ｃ）では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
【００２６】
第２のゲート電極層３０８をマスクとして、第１のゲート電極層３０７をエッチングし、第１のゲート電極層３１６を形成する（図１（Ｄ）参照。）。第１のゲート電極層３１６は、第２のゲート電極層３０８の形状が反映されており、第２のゲート電極層３０８より外側に延在していた第１のゲート電極層３０７の領域を除去された形状となる。よって、第１のゲート電極層３１６の側端部と第２のゲート電極層３０８の側端部はほぼ一致する。また本実施の形態では、第１のゲート電極層３０７のエッチング工程において、マスク層３０９を除去する。マスク層３０９は、第１のゲート電極層３０７及び第２のゲート電極層３０８の形成後、除去してしまってもよいが、本実施の形態のように、第１のゲート電極層３１６の形成時に同一工程で行うと工程を簡略化することができる。
【００２７】
第１のゲート電極層３０７を第１のゲート電極層３１６のように加工したため、第１のｎ型不純物領域３１４ａ、及び第１のｎ型不純物領域３１４ｂは第１のゲート電極層３１６及び第２のゲート電極層３０８にゲート絶縁層３０３を介して覆われていないＬｏｆｆ領域として形成されることになる。ドレイン側にＬｏｆｆ領域として形成される第１のｎ型不純物領域３１４ａ、又は第１のｎ型不純物領域３１４ｂは、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性が高く、低消費電力の半導体装置を作製することが可能である。
【００２８】
ソース領域、ドレイン領域として機能する第２のｎ型不純物領域３１３ａ、第２のｎ型不純物領域３１３ｂに電気的に接続する配線層（ソース電極層、ドレイン電極層ともいう、図１では図示せず）を形成し、ｎチャネル型薄膜トランジスタが作製される。
【００２９】
通常自己整合的でなく、半導体層中に濃度の異なる不純物領域を形成する場合、不純物領域を形成の際に用いるマスク層の加工時のアライメントずれによって、所望とする不純物領域の長さ、面積が得られない場合がある。設定通りの不純物領域が形成できないと、所望とする薄膜トランジスタのデバイス特性が得られず、かつ複数の薄膜トランジスタにおいてデバイス特性にばらつきが生じてしまう。よって得られる半導体装置の信頼性も低下する。
【００３０】
またマスク層３０９を除去してしまうと、半導体層３０２を不純物元素のドーピングより保護できなくなる場合も生じる。
【００３１】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【００３２】
（実施の形態２）
本実施の形態における薄膜トランジスタの作製方法を、図２を用いて詳細に説明する。本実施の形態では、ゲート電極層の構造が異なる２種類の薄膜トランジスタを同工程で作製する例を示す。
【００３３】
実施の形態１と同様に、基板３２０上に、下地膜となる絶縁層３２１を形成し、半導体層３２２ａ、半導体層３２２ｂ、半導体層３２２ａ及び半導体層３２２ｂを覆うゲート絶縁層３２３を形成する（図２（Ａ）参照。）。半導体層３２２ａ及び半導体層３２２ｂには、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロン（Ｂ）またはリン（Ｐ））のドーピングを行っていてもよい。
【００３４】
ゲート絶縁層３２３上に第１の導電膜３２４、及び第２の導電膜３２５を形成し、所望な形状に加工するためのレジストからなるマスク層３２６ａ、及びマスク層３２６ｂを形成する（図２（Ｂ）参照。）。マスク層３２６ａ及びマスク層３２６ｂも実施の形態１で示したマスク層３０６と同様に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成する。このような露光マスクであると多様な露光の制御がより正確に行えるので、レジストをより精密な形状に加工することができる。よって、そのようなマスク層を用いると同一な工程で、所望とする性能に合わせた異なった形状に導電膜や絶縁膜の加工をすることができる。よって、異なる特性を有する薄膜トランジスタや、サイズや形状の異なる配線などを、工程を増加することなく作製することができる。
【００３５】
マスク層３２６ａ、及びマスク層３２６ｂを用いて第１の導電膜３２４及び第２の導電膜３２５をそれぞれエッチングし、第１のゲート電極層３２７ａ、第１のゲート電極層３２７ｂ、第２のゲート電極層３２８ａ、及び第２のゲート電極層３２８ｂを形成する（図２（Ｃ）参照。）。なお、第１の導電膜３２４及び第２の導電膜３２５をエッチングする工程で、マスク層３２６ａ及びマスク層３２６ｂもエッチングされ、マスク層３２９ａ及びマスク層３２９ｂとなる。第１のゲート電極層３２７ａ、第１のゲート電極層３２７ｂ、第２のゲート電極層３２８ａ、及び第２のゲート電極層３２８ｂの形状は、マスク層３２６ａ及びマスク層３２６ｂの形状を反映して形成される。本実施の形態では、第１のゲート電極層３２７ａ、及び第１のゲート電極層３２７ｂの幅の方が第２のゲート電極層３２８ａ、及び第２のゲート電極層３２８ｂの幅よりも大きい形状となっており、第１のゲート電極層３２７ａ及び第１のゲート電極層３２７ｂは、第２のゲート電極層３２８ａ、及び第２のゲート電極層３２８ｂの側端部より外側に、それぞれ延在している。エッチングはドライエッチング、ウェットエッチングなどを用いることができる。
【００３６】
半導体層３２２ａ、第１のゲート電極層３２７ａ及び第２のゲート電極層３２８ａを覆うマスク層３９７ａを形成し、半導体層３２２ｂに一導電型を付与する不純物元素を導入し、不純物領域を形成する。図２（Ｄ）の工程では、ｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素として、ｎ型を付与する不純物元素（本実施の形態ではリン（Ｐ））を用いる。
【００３７】
第１のゲート電極層３２７ｂ、第２のゲート電極層３２８ｂ及びマスク層３２９ｂが設けられた半導体層３２２ｂにｎ型を付与する不純物元素３３０を添加し、第１のｎ型不純物領域３３４ａ、第１のｎ型不純物領域３３４ｂ、第２のｎ型不純物領域３３３ａ、及び第２のｎ型不純物領域３３３ｂを形成する（図２（Ｄ）参照。）。また、不純物元素３３０が添加されない半導体層３２２ｂの領域は、チャネル形成領域３３５となる。なお、マスク層３９７ａによって半導体層３２２ａは不純物元素３３０よりマスクされている。
【００３８】
ｎ型を付与する不純物元素３３０を、第１のゲート電極層３２７ｂ、第２のゲート電極層３２８ｂ及びマスク層３２９ｂに覆われていない半導体層３２２ｂの領域に添加して形成した第２のｎ型不純物領域３３３ａ、第２のｎ型不純物領域３３３ｂは、高濃度ｎ型不純物領域となる。一方、ｎ型を付与する不純物元素３３０を、第２のゲート電極層３２８ｂに覆われていない第１のゲート電極層３２７ｂの領域を通過させて半導体層３２２ｂに添加して形成した第１のｎ型不純物領域３３４ａ、第１のｎ型不純物領域３３４ｂは、低濃度ｎ型不純物領域となる。本実施の形態では、ゲート電極層が積層構造であり、形状の異なる第１のゲート電極層３２７ｂ及び第２のゲート電極層３２８ｂの形状を利用して、一回のｎ型を付与する不純物元素３３０の添加によって自己整合的に、第１のｎ型不純物領域３３４ａ、第１のｎ型不純物領域３３４ｂ、第２のｎ型不純物領域３３３ａ、第２のｎ型不純物領域３３３ｂを形成する。
【００３９】
ｎ型を付与する不純物元素３３０の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。不純物元素を添加する際のドーピング条件を制御することによって、一度の添加工程で、第１のｎ型不純物領域３３４ａ、及び第１のｎ型不純物領域３３４ｂ、第２のｎ型不純物領域３３３ａ、第２のｎ型不純物領域３３３ｂを形成するか、複数回行うことで前記不純物領域を形成するかを選択することができる。
【００４０】
第２のｎ型不純物領域３３３ａ、第２のｎ型不純物領域３３３ｂは、高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第１のｎ型不純物領域３３４ａ、第１のｎ型不純物領域３３４ｂは低濃度ｎ型不純物領域であり、ＬＤＤ領域となる。本実施の形態において、第１のｎ型不純物領域３３４ａ、第１のｎ型不純物領域３３４ｂは、ゲート絶縁層３２３を介して、第１のゲート電極層３２７ｂに覆われているのでＬｏｖ領域であり、ドレイン領域近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。
【００４１】
本実施の形態では、マスク層３９７ａ、マスク層３２９ｂを除去した後、第１のゲート電極層３２７ｂ、第２のゲート電極層３２８ｂ及び半導体層３２２ｂを覆うマスク層３９７ｂを形成する。一導電型を付与する不純物元素として、ｐ型を付与する不純物元素（本実施の形態ではボロン（Ｂ）を用いる）を半導体層３２２ａに添加し、不純物領域を形成する。本実施の形態では、第１のゲート電極層３２７ａ及び第２のゲート電極層３２８ａが設けられた半導体層３２２ａにｐ型を付与する不純物元素３３２を添加し、第１のｐ型不純物領域３８７ａ、第１のｐ型不純物領域３８７ｂ、第２のｐ型不純物領域３８６ａ、第２のｐ型不純物領域３８６ｂを形成する（図２（Ｅ）参照。）。また、不純物元素３３２が添加されない半導体層３２２ａの領域は、チャネル形成領域３８８となる。なお、マスク層３９７ｂによって半導体層３２２ｂは不純物元素３３２よりマスクされている。
【００４２】
ｐ型を付与する不純物元素３３２を、第１のゲート電極層３２７ａ、第２のゲート電極層３２８ａに覆われていない半導体層３２２ａの領域に添加して形成した第２のｐ型不純物領域３８６ａ、第２のｐ型不純物領域３８６ｂは、高濃度ｐ型不純物領域となる。一方、ｐ型を付与する不純物元素３３２を、第２のゲート電極層３２８ａに覆われていない第１のゲート電極層３２７ａの領域を通過させて半導体層３２２ａに添加して形成した第１のｐ型不純物領域３８７ａ、第１のｐ型不純物領域３８７ｂは、低濃度ｐ型不純物領域となる。
【００４３】
半導体層３２２ａへのｐ型を付与する不純物元素３３２の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。本実施の形態では、第１のｐ型不純物領域３８７ａ、及び第１のｐ型不純物領域３８７ｂの方が、第２のｐ型不純物領域３８６ａ、第２のｐ型不純物領域３８６ｂよりもｐ型を付与する不純物元素の濃度が低い場合を示したが、不純物の添加条件によっては、第１のゲート電極層３２７ａの下の不純物領域の方が、第１のゲート電極層３２７ａに覆われていない不純物領域よりも不純物濃度が高い場合もある。よって、第１のｐ型不純物領域３８７ａ、及び第１のｐ型不純物領域３８７ｂの方が、第２のｐ型不純物領域３８６ａ、第２のｐ型不純物領域３８６ｂよりもｐ型を付与する不純物元素の濃度が高い、もしくは同程度となる場合もある。
【００４４】
第２のゲート電極層３２８ａをマスクとして、第１のゲート電極層３２７ａをエッチングし、第１のゲート電極層３３６を形成する。第１のゲート電極層３３６は、第２のゲート電極層３２８ａの形状を反映されており、第２のゲート電極層３２８ａより外側に延在していた第１のゲート電極層３２７ａの領域を除去された形状となる。よって、第１のゲート電極層３３６の側端部と第２のゲート電極層３２８ａの側端部はほぼ一致する。
【００４５】
第２のｐ型不純物領域３８６ａ、及び第２のｐ型不純物領域３８６ｂは、高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第１のｐ型不純物領域３８７ａ、及び第１のｐ型不純物領域３８７ｂは低濃度ｐ型不純物領域であり、ＬＤＤ領域となる。第１のゲート電極層３２７ａを第１のゲート電極層３３６のように加工したため、第１のｐ型不純物領域３８７ａ、及び第１のｐ型不純物領域３８７ｂは第１のゲート電極層３３６及び第２のゲート電極層３２８ａにゲート絶縁層３２３を介して覆われていないＬｏｆｆ領域として形成されることになる。ドレイン側にＬｏｆｆ領域として形成される第１のｐ型不純物領域３８７ａ、又は第１のｐ型不純物領域３８７ｂは、オフ電流を低減する効果がある。
【００４６】
絶縁層３３１を形成し、絶縁層３３１に各ソース領域ドレイン領域に達する開口を形成した後、ソース領域、ドレイン領域として機能する第２のｐ型不純物領域３８６ａ、第２のｐ型不純物領域３８６ｂにそれぞれ電気的に接続するソース電極層又はドレイン電極層３６９ａ、ソース電極層又はドレイン電極層３６９ｂ、ソース領域、ドレイン領域として機能する第２のｎ型不純物領域３３３ａ、第２のｎ型不純物領域３３３ｂにそれぞれ電気的に接続するソース電極層又はドレイン電極層３６９ｃ、ソース電極層又はドレイン電極層３６９ｄを形成する（図２（Ｆ）参照。）。以上の工程により、ｐチャネル型薄膜トランジスタ３３９ａ、ｎチャネル型薄膜トランジスタ３３９ｂが作製される。ｐチャネル型薄膜トランジスタ３３９ａ、及びｎチャネル型薄膜トランジスタ３３９ｂを電気的に接続することによりＣＭＯＳ構造を作製することができる。
【００４７】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【００４８】
（実施の形態３）
本実施の形態における薄膜トランジスタの作製方法を、図３を用いて詳細に説明する。本実施の形態では、ゲート電極層の構造が異なる２種類の薄膜トランジスタを同工程で作製する例を示す。
【００４９】
実施の形態１と同様に、基板３４０上に、下地膜となる絶縁層３４１を形成し、半導体層３４２ａ、半導体層３４２ｂ、半導体層３４２ａ及び半導体層３４２ｂを覆うゲート絶縁層３４３を形成する。半導体層３４２ａ及び半導体層３４２ｂには、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロン（Ｂ）またはリン（Ｐ））のドーピングを行っていてもよい。
【００５０】
ゲート絶縁層３４３上に第１の導電膜３４４、及び第２の導電膜３４５を形成し、所望な形状に加工するためのレジストからなるマスク層３４６ａ、及びマスク層３４６ｂを形成する（図３（Ａ）参照。）。マスク層３４６ａ及びマスク層３４６ｂも実施の形態１で示したマスク層３０６と同様に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成する。このような露光マスクであると多様な露光の制御がより正確に行えるので、レジストをより精密な形状に加工することができる。よって、そのようなマスク層を用いると同一な工程で、所望とする性能に合わせた異なった形状で導電膜や絶縁膜の加工をすることができる。よって、異なる特性を有する薄膜トランジスタや、サイズや形状の異なる配線などを、工程を増加することなく作製することができる。
【００５１】
マスク層３４６ａ及びマスク層３４６ｂを用いて第１の導電膜３４４及び第２の導電膜３４５をそれぞれエッチングにより加工し、第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ａ、及び第２のゲート電極層３４８ｂを形成する（図３（Ｂ）参照。）。なお、第１の導電膜３４４及び第２の導電膜３４５をエッチングする工程で、マスク層３４６ａ及びマスク層３４６ｂもエッチングされ、マスク層３４９ａ及びマスク層３４９ｂとなる。第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ａ、及び第２のゲート電極層３４８ｂの形状は、マスク層３４６ａ及びマスク層３４６ｂの形状を反映して形成される。本実施の形態では、第１のゲート電極層３４７ａ、及び第１のゲート電極層３４７ｂの幅の方が第２のゲート電極層３４８ａ、及び第２のゲート電極層３４８ｂの幅よりも大きい形状となっており、第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂは、第２のゲート電極層３４８ａ、及び第２のゲート電極層３４８ｂの側端部より外側に、それぞれ延在している。第１の導電膜３４４及び第２の導電膜３４５のエッチングはドライエッチング、ウェットエッチングなどを用いることができる。
【００５２】
半導体層３４２ａ及び半導体層３４２ｂに一導電型を付与する不純物元素を導入し、不純物領域を形成する。本実施の形態は、ｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素として、ｎ型を付与する不純物元素（本実施の形態ではリン（Ｐ））を用いる。第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ａ及び第２のゲート電極層３４８ｂが設けられた、半導体層３４２ａ及び半導体層３４２ｂにｎ型を付与する不純物元素３５２を添加し、第１のｎ型不純物領域３５４ａ、第１のｎ型不純物領域３５４ｂ、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄ、第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂ、第２のｎ型不純物領域３５３ｃ、第２のｎ型不純物領域３５３ｄを形成する（図３（Ｃ）参照。）。また、不純物元素３５２が添加されない半導体層３４２ａ及び半導体層３４２ｂの領域は、チャネル形成領域３５５ａ又はチャネル形成領域３５５ｂとなる。
【００５３】
ｎ型を付与する不純物元素３５２を、第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ａ、第２のゲート電極層３４８ｂ、マスク層３４９ａ、及びマスク層３４９ｂに覆われていない半導体層３４２ａ及び半導体層３４２ｂの領域に添加して形成した第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂ、第２のｎ型不純物領域３５３ｃ、第２のｎ型不純物領域３５３ｄは、高濃度ｎ型不純物領域となる。一方、ｎ型を付与する不純物元素３５２を、第２のゲート電極層３４８ａ又は第２のゲート電極層３４８ｂに覆われていない第１のゲート電極層３４７ａ又は第１のゲート電極層３４７ｂの領域を通過させて半導体層３４２ａ又は半導体層３４２ｂに添加して形成した第１のｎ型不純物領域３５４ａ、第１のｎ型不純物領域３５４ｂ、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄは、低濃度ｎ型不純物領域となる。本実施の形態では、ゲート電極層が積層構造であり、形状の異なる第１のゲート電極層３４７ａ、第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ａ、及び第２のゲート電極層３４８ｂの形状を利用して、一回のｎ型を付与する不純物元素３５２の添加によって自己整合的に、第１のｎ型不純物領域３５４ａ、第１のｎ型不純物領域３５４ｂ、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄ、第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂ、第２のｎ型不純物領域３５３ｃ及び第２のｎ型不純物領域３５３ｄを形成する。
【００５４】
ｎ型を付与する不純物元素３５２の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。不純物元素を添加する際のドーピング条件を制御することによって、一度の添加工程で、第１のｎ型不純物領域３５４ａ、第１のｎ型不純物領域３５４ｂ、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄ、第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂ、第２のｎ型不純物領域３５３ｃ及び第２のｎ型不純物領域３５３ｄを形成するか、複数回行うことで前記不純物領域を形成するかを選択することができる。
【００５５】
第１のゲート電極層３４７ｂ、第２のゲート電極層３４８ｂ及び半導体層３４２ｂを覆うマスク層３５７を形成し、第２のゲート電極層３４８ａをマスクとして、第１のゲート電極層３４７ａをエッチングし、第１のゲート電極層３５６を形成する（図３（Ｄ）参照。）。第１のゲート電極層３５６は、第２のゲート電極層３４８ａの形状を反映されており、第２のゲート電極層３４８ａより外側に延在していた第１のゲート電極層３４７ａの領域を除去された形状となる。よって、第１のゲート電極層３５６の側端部と第２のゲート電極層３４８ａの側端部はほぼ一致する。
【００５６】
また本実施の形態では、マスク層３４９ａ及びマスク層３４９ｂを不純物元素３５２の添加工程における第２のゲート電極層３４８ａ及び第２のゲート電極層３４８ｂの保護層として用い、不純物元素３５２の添加工程後に除去する。
【００５７】
第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂ、第２のｎ型不純物領域３５３ｃ、第２のｎ型不純物領域３５３ｄは、高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第１のｎ型不純物領域３５４ａ、第１のｎ型不純物領域３５４ｂ、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄは低濃度ｎ型不純物領域であり、ＬＤＤ領域となる。
【００５８】
第１のゲート電極層３４７ａを第１のゲート電極層３５６のように加工したため、第１のｎ型不純物領域３５４ａ及び第１のｎ型不純物領域３５４ｂは第１のゲート電極層３５６及び第２のゲート電極層３４８ａにゲート絶縁層３４３を介して覆われていないＬｏｆｆ領域として形成されることになる。ドレイン側にＬｏｆｆ領域として形成される第１のｎ型不純物領域３５４ａ又は第１のｎ型不純物領域３５４ｂは、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【００５９】
一方、第１のｎ型不純物領域３５４ｃ、第１のｎ型不純物領域３５４ｄは、ゲート絶縁層３４３を介して、第１のゲート電極層３４７ｂに覆われているのでＬｏｖ領域であり、ドレイン領域近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。
【００６０】
絶縁層３９８を形成し、絶縁層３９８に各ソース領域ドレイン領域に達する開口を形成した後、ソース領域、ドレイン領域として機能する第２のｎ型不純物領域３５３ａ、第２のｎ型不純物領域３５３ｂにそれぞれ電気的に接続するソース電極層又はドレイン電極層３５８ａ、ソース電極層又はドレイン電極層３５８ｂ、ソース領域、ドレイン領域として機能する、第２のｎ型不純物領域３５３ｃ、第２のｎ型不純物領域３５３ｄにそれぞれ電気的に接続するソース電極層又はドレイン電極層３５８ｃ、ソース電極層又はドレイン電極層３５８ｄを形成する。以上の工程により、ｎチャネル型薄膜トランジスタ３５９ａ、ｎチャネル型薄膜トランジスタ３５９ｂが作製される（図３（Ｅ）参照。）。ｎチャネル型薄膜トランジスタ３５９ａ、及びｎチャネル型薄膜トランジスタ３５９ｂを電気的に接続することによりＮＭＯＳ構造による回路を作製することができる。
【００６１】
また、本実施の形態のように添加する一導電型を付与する不純物元素としてｎ型を付与する不純物元素（例えばリン（Ｐ））とすれば、ｎ型を有する不純物領域を有するｎチャネル型薄膜トランジスタを作製することができ、添加する一導電型を付与する不純物元素としてｐ型を付与する不純物元素（例えばボロン（Ｂ））とすれば、同様にｐ型を有する不純物領域を有するｐチャネル型薄膜トランジスタを作製することができる。
【００６２】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【００６３】
（実施の形態４）
本実施の形態における薄膜トランジスタの作製方法を、図４を用いて詳細に説明する。本実施の形態では、ゲート電極層の構造が異なる２種類の薄膜トランジスタと、容量を同工程で作製する例を示す。
【００６４】
実施の形態１と同様に、基板３６０上に、下地膜となる絶縁層３６１を形成し、半導体層３６２ａ、半導体層３６２ｂ、半導体層３６２ｃ、半導体層３６２ａ、半導体層３６２ｂ及び半導体層３６２ｃを覆うゲート絶縁層３６３を形成する（図４（Ａ）参照。）。半導体層３６２ａ及び半導体層３６２ｂには、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロン（Ｂ）またはリン（Ｐ））のドーピングを行っていてもよい。
【００６５】
ゲート絶縁層３６３上に第１の導電膜３６４、及び第２の導電膜３６５を形成し、所望な形状に加工するためのレジストからなるマスク層３６６ａ、マスク層３６６ｂ及びマスク層３６６ｃを形成する（図４（Ａ）参照。）。マスク層３６６ａ、マスク層３６６ｂ及びマスク層３６６ｃも実施の形態１で示したマスク層３０６と同様に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成する。
【００６６】
本実施の形態で用いる、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクについて図１９を用いて説明する。半透膜からなる光強度低減機能により、通過する光強度は１０〜７０％にすることができる。
【００６７】
図１９（Ａ）は、マスク層３６６ａ、マスク層３６６ｂ及びマスク層３６６ｃを形成するための露光工程の断面図である。図１９（Ａ）（Ｂ）は図４（Ａ）に対応しており、基板３６０、絶縁層３６１上に半導体層３６２ａ、半導体層３６２ｂ、半導体層３６２ｃが設けられ、半導体層３６２ａ、半導体層３６２ｂ、半導体層３６２ｃを覆うようにゲート絶縁層３６３、第１の導電膜３６４、第２の導電膜３６５、レジスト膜７６０が形成されている。本実施の形態では、露光領域が除去されるポジ型のレジストを用いる場合を示す。
【００６８】
レジスト膜７６０上部には、光学系を介して露光マスクが設置されており、露光マスクは、Ｃｒなどの金属膜からなる遮光部７５２ａ、遮光部７５２ｂ、遮光部７５２ｃと、補助パターンとして、半透膜７５１ａ、半透膜７５１ｂ、半透膜７５１ｃが設けられた部分とが設置されている。
【００６９】
図１９（Ａ）において、露光マスクは、透光性の基板７５０にＭｏＳｉＮからなる半透膜７５１ａ、半透膜７５１ｂ、半透膜７５１ｃを設け、半透膜７５１ａ、半透膜７５１ｂ、半透膜７５１ｃとそれぞれ積層するようにＣｒなどの金属膜からなる遮光部７５２ａ、遮光部７５２ｂ、遮光部７５２ｃを設けている。半透膜７５１ａ、半透膜７５１ｂ、半透膜７５１ｃは他にＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いて形成することができる。
【００７０】
図１９（Ａ）に示す露光マスクを用いてレジスト膜の露光を行うと、露光領域７６２と非露光領域７６１ａ、非露光領域７６１ｂ及び非露光領域７６１ｃが形成される。露光時には、光が遮光部の回り込みや半透膜を通過することによって図１９（Ａ）に示す露光領域７６２が形成される。
【００７１】
そして、現像を行うと、露光領域７６２が除去されて、図１９（Ｂ）（図４（Ａ）対応）に示すレジストパターンであるマスク層３６６ａ、マスク層３６６ｂ、マスク層３６６ｃが得られる。
【００７２】
また、他の露光マスクの例として、複数のスリットを有する回折格子パターンを遮光部と遮光部との間に設けた露光マスクを用いてもよい。回折格子パターンとは、スリット、ドット等の開口パターンが少なくとも１つ以上設けられたパターンである。複数開口を有する場合、その開口は秩序を有し規則的（周期的）に配置されていてもよいし、無秩序（非周期的）に配置されていてもよい。露光装置の解像度以下の微細な幅の非開口部（ライン）と開口（スペース）とを有する回折格子パターンを用いることによって、実質的な露光量を変調することが可能であり、露光されたレジスト膜の現像後の膜厚を調整することできる。解像度とは、露光装置によって形成できる最小線幅であり、投影露光装置においては、解像度Ｒは、Ｒ＝Ｋλ／ＮＡによって表される。Ｋは定数、λは露光に用いる光の波長、ＮＡは投影レンズの開口数である。よって、図１９に示す方法でレジスト膜を加工すると、工程を増やさずに選択的に微細な加工ができ、多様なレジストパターン（マスク層）が得られる。このようなレジストパターン（マスク層）を用いて、本実施の形態では、ゲート電極層の形状の異なる２種類の薄膜トランジスタと、容量を形成する。
【００７３】
また、露光マスクの光強度低減機能を有する回折格子は、解像度をａ、露光装置の縮小率をｂとすると、開口がａ／ｂ×０．８以下、非開口部がａ／ｂ×以下が好ましい。具体的には、ａ＝１．５μｍ、ｂ＝１の場合、開口／非開口部＝０．５μｍ／０．５μｍ、０．７５μｍ／０．７５μｍ、１μｍ／０．５μｍ、０．７５μｍ／０．５μｍとする。
【００７４】
図４（Ａ）において、第１の導電膜３６４、第２の導電膜３６５が形成され、図１９で示したように作製された形状の異なるマスク層３６６ａ、マスク層３６６ｂ、マスク層３６６ｃが形成されている。
【００７５】
マスク層３６６ａは段差も凹凸もない直方体に近い形状であり、マスク層３６６ｂは側端部になだらかな段差を有する形状であり、マスク層３６６ｃは側端部付近に凸部を有している形状である。
【００７６】
マスク層３６６ａ、マスク層３６６ｂ、マスク層３６６ｃを用いてエッチング処理による加工を行い、第１のゲート電極層３６７ａ、第２のゲート電極層３６８ａ、第１のゲート電極層３６７ｂ、第２のゲート電極層３６８ｂ、第１の導電層７６５、第２の導電層７６６を形成する（図４（Ｂ）参照。）。第１のゲート電極層３６７ａの側端部と第２のゲート電極層３６８ａの側端部はほぼ一致しており連続的である。一方第１のゲート電極層３６７ｂと第２のゲート電極層３６８ｂとは、第１のゲート電極層３６７ｂの幅の方が第２のゲート電極層３６８ｂの幅よりも大きい形状となっており、第１のゲート電極層３６７ｂは、第２のゲート電極層３６８ｂの側端部より外側に延在している。マスク層３６６ｃの形状を反映している第１の導電層７６５及び第２の導電層７６６も、第１のゲート電極層３６７ｂと第２のゲート電極層３６７ｂと同様、第１の導電層７６５の方が第２の導電層７６６より幅が大きく、第２の導電層７６６の一方の側端部より外側に延在している形状である。第１の導電層７６５の片方の上端部と、第２の導電層の片方の下端部はほぼ一致している。図４（Ｂ）に示すように、第２の導電層７６６は、第１のゲート電極層３６８ｂより幅が狭く、第１の導電層７６５を覆う面積も狭いので、第１の導電層７６５が露出している面積は広くなっている。
【００７７】
半導体層３６２ａ、第１のゲート電極層３６７ａ及び第２のゲート電極層３６８ａを覆うマスク層３９６ａを形成し、第１のゲート電極層３６７ｂと第２のゲート電極層３６８ｂとが設けられた半導体層３６２ｂ、及び第１の導電層７６５と第２の導電層７６６とが設けられた半導体層３６２ｃに一導電型を付与する不純物元素を導入し、不純物領域を形成する。図４（Ｃ）の工程では、一導電型を付与する不純物元素として、ｎ型を付与する不純物元素（本実施の形態ではリン（Ｐ））を用いる。
【００７８】
第１のゲート電極層３６７ｂと第２のゲート電極層３６８ｂとが設けられた半導体層３６２ｂ、及び第１の導電層７６５と第２の導電層７６６とが設けられた半導体層３６２ｃにｎ型を付与する不純物元素３８０を添加し、第１のｎ型不純物領域３７４ａ、第１のｎ型不純物領域３７４ｂ、第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂ、第１のｎ型不純物領域３９４、及び第２のｎ型不純物領域３９３を形成する（図４（Ｃ）参照。）。また、不純物元素３８０が添加されない半導体層３６２ｂの領域は、チャネル形成領域３７７となる。同様に半導体層３６２ｃの不純物元素３８０が添加されない領域は、非添加領域３１９となる。なお、マスク層３９６ａによって半導体層３６２ａは不純物元素３８０よりマスクされている。
【００７９】
ｎ型を付与する不純物元素３８０を、第１のゲート電極層３６７ｂ、第２のゲート電極層３６８ｂ、第１の導電層７６５及び第２の導電層７６６に覆われていない半導体層３６２ｂ及び半導体層３６２ｃの領域に添加して形成した第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂ、及び第２のｎ型不純物領域３９３は、高濃度ｎ型不純物領域となる。一方、ｎ型を付与する不純物元素３８０を、第２のゲート電極層３６８ｂ又は第２の導電層７６６に覆われていない第１のゲート電極層３６７ｂ又は第１の導電層７６５の領域を通過させて半導体層３６２ｂ又は半導体層３６２ｃに添加して形成した第１のｎ型不純物領域３７４ａ、第１のｎ型不純物領域３７４ｂ、及び第１のｎ型不純物領域３９４は、低濃度ｎ型不純物領域となる。本実施の形態では、ゲート電極層が積層構造であり、形状の異なる第１のゲート電極層３６７ｂ、第２のゲート電極層３６８ｂ、第１の導電層７６５及び第２の導電層７６６の形状を利用して、一回のｎ型を付与する不純物元素３８０の添加によって自己整合的に、第１のｎ型不純物領域３７４ａ、第１のｎ型不純物領域３７４ｂ、第１のｎ型不純物領域３９４、第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂ、及び第２のｎ型不純物領域３９３を形成する。
【００８０】
ｎ型を付与する不純物元素３８０の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。不純物元素を添加する際のドーピング条件を制御することによって、一度の添加工程で、第１のｎ型不純物領域３７４ａ、第１のｎ型不純物領域３７４ｂ、第１のｎ型不純物領域３９４、第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂ、及び第２のｎ型不純物領域３９３を形成するか、複数回行うことで前記不純物領域を形成するかを選択することができる。
【００８１】
第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂは、高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第１のｎ型不純物領域３７４ａ、第１のｎ型不純物領域３７４ｂは低濃度ｎ型不純物領域であり、ＬＤＤ領域となる。
【００８２】
半導体層３６２ｂ及び半導体層３６２ｃを覆うマスク層３９６ｂを形成し、半導体層３６２ａに一導電型を付与する不純物元素としてｐ型を付与する不純物元素３８２（本実施の形態ではボロン（Ｂ））を添加し、ｐ型不純物領域３８１ａ及びｐ型不純物領域３８１ｂを形成する（図４（Ｄ）参照。）。本実施の形態では、第１のゲート電極層３６７ａ及び第２のゲート電極層３６８ａをマスクとして、自己整合的にｐ型不純物領域３８１ａ及びｐ型不純物領域３８１ｂを形成するので、半導体層３６２ａには低濃度不純物領域を意図的に形成せず、全ての不純物領域を高濃度不純物領域とすることができる。
【００８３】
半導体層３６２ａ、第１のゲート電極層３６７ａ及び第２のゲート電極層３６８ａを覆うマスク層３９６ｄ、半導体層３６２ｃ、第１の導電層７６５及び第２の導電層７６６を覆うマスク層３９６ｃを形成し、第２のゲート電極層３６８ｂをマスクとして、第１のゲート電極層３６７ｂをエッチングし、第１のゲート電極層３７６を形成する（図４（Ｅ）参照。）。第１のゲート電極層３７６は、第２のゲート電極層３６８ｂの形状が反映されており、第２のゲート電極層３６８ｂより外側に延在していた第１のゲート電極層３６７ｂの領域が除去された形状となる。よって、第１のゲート電極層３７６の側端部と第２のゲート電極層３６８ｂの側端部はほぼ一致する。
【００８４】
第１のゲート電極層３６７ｂを第１のゲート電極層３７６のように加工したため、第１のｎ型不純物領域３７４ａ及び第１のｎ型不純物領域３７４ｂは第１のゲート電極層３７６及び第２のゲート電極層３６８ｂにゲート絶縁層３６３を介して覆われていないＬｏｆｆ領域として形成されることになる。ドレイン側にＬｏｆｆ領域として形成される第１のｎ型不純物領域３７４ａ又は第１のｎ型不純物領域３７４ｂは、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【００８５】
絶縁層３９９を形成し、絶縁層３９９に各ソース領域ドレイン領域に達する開口、及び第２のｎ型不純物領域３９３に達する開口を形成した後、ソース領域、ドレイン領域として機能するｐ型不純物領域３８１ａ及びｐ型不純物領域３８１ｂにそれぞれ電気的に接続するソース電極層又はドレイン電極層３８３ａ、ソース電極層又はドレイン電極層３８３ｂ、ソース領域、ドレイン領域として機能する第２のｎ型不純物領域３７３ａ、第２のｎ型不純物領域３７３ｂ、第２のｎ型不純物領域３９３にそれぞれ電気的に接続するソース電極層又はドレイン電極層３８３ｃ、ソース電極層又はドレイン電極層３８３ｄ、配線層７６７を形成する。以上の工程により、ＬＤＤ領域を有さない（いわゆるシングルドレイン型）ｐチャネル型薄膜トランジスタ３８５、Ｌｏｆｆ領域にＬＤＤ領域を有するｎチャネル型薄膜トランジスタ３７５、容量３９５が作製される（図４（Ｆ）参照。）。
【００８６】
添加する一導電型を付与する不純物元素としてｎ型を付与する不純物元素（例えばリン（Ｐ））とすれば、ｎ型を有する不純物領域を有するｎチャネル型薄膜トランジスタを作製することができ、添加する一導電型を付与する不純物元素としてｐ型を付与する不純物元素（例えばボロン（Ｂ））とすれば、ｐ型を有する不純物領域を有するｐチャネル型薄膜トランジスタを作製することができる。
【００８７】
また、一導電型を付与する不純物元素を添加するドーピング条件などを制御すれば、低濃度不純物領域を形成せず、全ての不純物領域を高濃度不純物領域とすることができる。
【００８８】
同一工程で、ゲート電極層及び不純物領域の構造が異なる薄膜トランジスタを作製することができる。また、同工程で配線などを作製する場合、より低抵抗化を目的とした配線、またサイズの小さい配線を作製することができる。よって微細化が可能になり、半導体装置の精密化、高性能化、軽量化などを達成することができる。
【００８９】
容量３９５は、第１の導電層７６５を第２の導電層７６６より幅広い形状に形成できるので、第１のｎ型不純物領域３９４の領域を広く形成することができる。不純物領域とゲート電極間で形成される容量の方が、不純物元素が添加されない非添加領域３１９とゲート電極間で形成される容量よりも大きいので、第１の導電層７６５下の第１のｎ型不純物領域３９４を広く形成すると大きな容量を得ることができる。
【００９０】
このように、本実施の形態を用いると、同一な工程で、所望とする性能に合わせた異なった形状で導電膜や絶縁膜の加工をすることができる。よって、異なる特性を有する薄膜トランジスタや、サイズや形状の異なる配線などを、工程を増加することなく作製することができる。本実施の形態は、上記実施の形態１乃至３のそれぞれと自由に組み合わせることができる。
【００９１】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【００９２】
（実施の形態５）
本実施の形態における表示装置の作製方法を、図５乃至図１０、図２０、図２１を用いて詳細に説明する。
【００９３】
図２０（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。
【００９４】
画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素２７０２のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
【００９５】
図２０（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図２１（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式によりドライバＩＣ２７５１を基板２７００上に実装しても良い。また他の実装形態として、図２１（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式を用いてもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。図２１において、ドライバＩＣ２７５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）２７５０と接続している。
【００９６】
また、画素に設けるＴＦＴを結晶性を有する半導体で形成する場合には、図２０（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成しすることもできる。図２０（Ｂ）において、画素部３７０１は、信号線側入力端子３７０４と接続した図２０（Ａ）と同様に外付けの駆動回路により制御する。画素に設けるＴＦＴを移動度の高い、多結晶（微結晶）半導体、単結晶半導体などで形成する場合は、図２０（Ｃ）は、画素部４７０１、走査線駆動回路４７０２と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。
【００９７】
絶縁表面を有する基板１００の上に下地膜として、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などにより窒化酸化珪素膜（ＳｉＮＯ）を用いて下地膜１０１ａを１０〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）形成し、酸化窒化珪素膜（ＳｉＯＮ）を用いて下地膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ：ｔｈｅｒｍａｌ  ｇｒａｖｉｔｙ  ａｎａｌｙｓｉｓ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。なお、吸水率とは、一定寸法の試料を一定時間蒸留水に浸漬し、重量増加分と原重量との比を百分率で示したものである。
【００９８】
また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、スピンコート法などの塗布法、ディッピング法などを用いることもできる。本実施の形態では、プラズマＣＶＤ法を用いて下地膜１０１ａ、下地膜１０１ｂを形成する。基板１００としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板１００を通過させて発光素子よりの光を取り出す構成であるので、基板１００は透光性を有する必要がある。
【００９９】
下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の組成比が窒素の組成比より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の組成比が酸素の組成比より大きい物質であり、酸素を含む窒化珪素とも言える。本実施の形態では、基板上にＳｉＨ４、ＮＨ３、Ｎ２Ｏ、Ｎ２及びＨ２を反応ガスとして窒化酸化珪素膜を膜厚５０ｎｍ形成し、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化窒化珪素膜を膜厚１００ｎｍで形成する。また窒化酸化珪素膜の膜厚を１４０ｎｍ、積層する酸化窒化珪素膜の膜厚を１００ｎｍとしてもよい。
【０１００】
次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。
【０１０１】
半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。
【０１０２】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体膜としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。
【０１０３】
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。
【０１０４】
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、公知の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射（ランプアニールともいう）などを用いることができる。加熱方法としてＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法等のＲＴＡ法がある。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法であり、ＬＲＴＡとはランプ光により加熱処理を行う方法である。
【０１０５】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。この珪素の結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１０６】
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面のぬれ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１０７】
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１０８】
レーザと、半導体膜とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成したりすることもできる。マーカーは非晶質半導体膜と同時に、基板上へ形成すればよい。
【０１０９】
レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷ（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度を０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【０１１０】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１１１】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【０１１２】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【０１１３】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。またさらにレーザは、半導体膜に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。
【０１１４】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【０１１５】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて半導体装置を作製すると、その半導体装置の特性は、良好かつ均一である。
【０１１６】
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。
【０１１７】
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１１８】
本実施の形態では、下地膜１０１ｂ上に、非晶質半導体膜を形成し、非晶質半導体膜を結晶化させることによって結晶性半導体膜を形成する。非晶質半導体膜としては、ＳｉＨ４、Ｈ２の反応ガスにより形成する非晶質珪素を用いる。本実施の形態において、下地膜１０１ａ、下地膜１０１ｂ、非晶質半導体膜は、同チャンバー内で真空を破らずに３３０℃の同一温度下で、反応ガスを切り変えながら連続的に形成する。
【０１１９】
非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１ｎｍ〜５ｎｍ形成する。本実施の形態では、結晶化を助長する元素としてＮｉを用いる。Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。
【０１２０】
本実施の形態では、熱処理をＲＴＡ法により７５０℃で３分間行った後、半導体膜上に形成される酸化膜を除去し、レーザ光を照射する。非晶質半導体膜は以上の結晶化処理により結晶化し、結晶性半導体膜として形成される。
【０１２１】
金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。酸化膜は加熱処理によって厚膜化することが望ましい。次いでプラズマＣＶＤ法（本実施の形態における条件３５０Ｗ、３５Ｐａ、成膜ガスＳｉＨ４（流量５ｓｃｃｍ）、Ａｒ（流量１０００ｓｃｃｍ））を用いて、非晶質半導体膜を５０ｎｍの膜厚で形成する。
【０１２２】
その後、ＲＴＡ法により７４４℃で３分間熱処理を行い、金属元素を低減、又は除去する。熱処理は窒素雰囲気下で行ってもよい。そして、ゲッタリングシンクとなっていた非晶質半導体膜、及び非晶質半導体膜上に形成された酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜１０２を得ることができる（図５（Ａ）参照。）。本実施の形態では、ゲッタリングシンクとなった非晶質半導体膜の除去をＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）を用いて行う。
【０１２３】
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
【０１２４】
次に結晶性半導体膜１０２を所望な形状に加工する。本実施の形態では結晶性半導体膜１０２上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、所望な形状にエッチング加工し、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を形成する。
【０１２５】
エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０１２６】
本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１２７】
本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【０１２８】
半導体層上の酸化膜を除去し、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を覆うゲート絶縁層１０７を形成する。ゲート絶縁層はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。さらに半導体層とゲート絶縁層の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁層１０７として酸化窒化珪素膜を膜厚１１０ｎｍ形成する。
【０１２９】
次いで、ゲート絶縁層１０７上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚１００〜４００ｎｍの第２の導電膜１０９とを積層して形成する（図５（Ｂ）参照。）。第１の導電膜１０８及び第２の導電膜１０９は、スパッタリング法、蒸着法、ＣＶＤ法等の公知の手法により形成することができる。第１の導電膜１０８及び第２の導電膜１０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜１０８及び第２の導電膜１０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。本実施の形態では、第１の導電膜１０８として窒化タンタル（ＴａＮ）を膜厚３０ｎｍ形成し、第２の導電膜１０９としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。
【０１３０】
ゲート絶縁層１０７、第１の導電膜１０８及び第２の導電膜１０９上に、所望な形状に加工するためのレジストからなるマスク層１５７ａ、マスク層１５７ｂ、マスク層１５７ｃ、マスク層１５７ｄ及びマスク層１５７ｅを形成する（図５（Ｃ）参照。）。マスク層１５７ａ、マスク層１５７ｂ、マスク層１５７ｃ、マスク層１５７ｄ及びマスク層１５７ｅも実施の形態１、実施の形態４で示したマスク層３０６、マスク層３６６ａ、マスク層３６６ｂ、マスク層３６６ｃと同様に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成する。このような露光マスクであると多様な露光の制御がより正確に行えるので、レジストをより精密な形状に加工することができる。よって、そのようなマスク層を用いると同一な工程で、所望とする性能に合わせた異なった形状で導電膜や絶縁膜の加工をすることができる。よって、異なる特性を有する薄膜トランジスタや、サイズや形状の異なる配線などを、工程を増加することなく作製することができる。
【０１３１】
次に、マスク層１５７ａ、マスク層１５７ｂ、マスク層１５７ｃ、マスク層１５７ｄ及びマスク層１５７ｅを用いて、第１の導電膜１０８及び第２の導電膜１０９を所望な形状にエッチングし、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに第２のゲート電極層１３１、第２のゲート電極層１３２、第２のゲート電極層１３４、第２のゲート電極層１３５、第２のゲート電極層１３６を形成する（図５（Ｄ）参照。）。第１の導電膜１０８及び第２の導電膜１０９のエッチング工程により、マスク層１５７ａ、マスク層１５７ｂ、マスク層１５７ｃ、マスク層１５７ｄ及びマスク層１５７ｅは、それぞれエッチングされ、マスク層１１０ａ、マスク層１１０ｂ、マスク層１１０ｃ、マスク層１１０ｄ、及びマスク層１１０ｅとなり、その後除去される。
【０１３２】
エッチング法としては、エッチングはプラズマエッチング法、反応性イオンエッチング法やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。本実施の形態では、ＩＣＰエッチング法を用いる。エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節すればよい。エッチング工程は複数回行ってもよいし、本実施の形態のように一回の工程で行ってもよい。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＣＦ５、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェットエッチングでもよい。
【０１３３】
本実施の形態では第１のゲート電極層、及び第２のゲート電極層はテーパー形状を有している。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、他方は垂直な側面を有していてもよい。本実施の形態のように、テーパー角度が積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。テーパー形状のようなゲート電極層の形状の微細、かつ精密な制御を、本実施の形態のように、図１９で示した露光プロセスによって形成されたレジストマスクによって行うことができる。
【０１３４】
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０７は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。
【０１３５】
次に第１のゲート電極層１２１、第２のゲート電極層１３１及び半導体層１０３を覆うマスク層１５３ａ、第１のゲート電極層１２６、第２のゲート電極層１３６及び半導体層１０６を覆うマスク層１５３ｂを形成する。次に、半導体層１０４及び半導体層１０５に一導電型を付与する不純物元素を導入し、不純物領域を形成する。図６（Ａ）の工程では、ｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素として、ｎ型を付与する不純物元素（本実施の形態ではリン（Ｐ））を用いる。
【０１３６】
第１のゲート電極層１２２と第２のゲート電極層１３２とが設けられた半導体層１０４、及び第１のゲート電極層１２４と第１のゲート電極層１２５と第２のゲート電極層１３４と第２のゲート電極層１３５とが設けられた半導体層１０５にｎ型を付与する不純物元素１５２を添加し、第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂ、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、及び第２のｎ型不純物領域１４７ｃを形成する（図６（Ａ）参照。）。また、不純物元素１５２が添加されない半導体層１０４及び半導体層１０５の領域は、チャネル形成領域１４６、チャネル形成領域１４９ａ、及びチャネル形成領域１４９ｂとなる。なお、マスク層１５３ａ又はマスク層１５３ｂによって、半導体層１０３及び半導体層１０６は不純物元素１５２よりマスクされている。
【０１３７】
ｎ型を付与する不純物元素１５２を、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、第２のゲート電極層１３２、第２のゲート電極層１３４、及び第２のゲート電極層１３５に覆われていない半導体層１０４又は半導体層１０５の領域に添加して形成した第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、及び第２のｎ型不純物領域１４７ｃは、高濃度ｎ型不純物領域となる。一方、ｎ型を付与する不純物元素１５２を、第２のゲート電極層１３２、第２のゲート電極層１３４、又は第２のゲート電極層１３５に覆われていない第１のゲート電極層１２２、第１のゲート電極層１２４、又は第１のゲート電極層１２５の領域を通過させて半導体層１０４又は半導体層１０５に添加して形成した第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂ、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄは、低濃度ｎ型不純物領域となる。
【０１３８】
本実施の形態では、ゲート電極層が積層構造であり、形状の異なる第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、第２のゲート電極層１３２、第２のゲート電極層１３４、及び第２のゲート電極層１３５の形状を利用して、一回のｎ型を付与する不純物元素１５２の添加によって自己整合的に、第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂ、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、及び第２のｎ型不純物領域１４７ｃを形成する。
【０１３９】
ｎ型を付与する不純物元素１５２の添加は、一回で行ってもよいし、複数回の添加工程により、それぞれの不純物領域の形成を行ってもよい。不純物元素を添加する際のドーピング条件を制御することによって、一度の添加工程で、前記濃度の異なる不純物領域を形成するか、複数回行うことで前記不純物領域を形成するかを選択することができる。
【０１４０】
第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、及び第２のｎ型不純物領域１４７ｃは、高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂ、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄは低濃度ｎ型不純物領域であり、ＬＤＤ領域となる。本実施の形態において、第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２２に覆われているのでＬｏｖ領域であり、ドレイン領域近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、高速動作が可能な薄膜トランジスタを形成することができる。
【０１４１】
本実施の形態でも、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図６では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
【０１４２】
本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。第１のｎ型不純物領域１４５ａ、第１のｎ型不純物領域１４５ｂ、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれる。第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれる。
【０１４３】
次に、マスク層１５３ａ、マスク層１５３ｂを除去し、第１のゲート電極層１２２、第２のゲート電極層１３２及び半導体層１０３を覆うマスク層１５５ａ、第１のゲート電極層１２４、第１のゲート電極層１２５、第２のゲート電極層１３４、第２のゲート電極層１３５及び半導体層１０５を覆うマスク層１５５ｂを形成する。一導電型を付与する不純物元素として、ｐ型を付与する不純物元素（本実施の形態ではボロン（Ｂ）を用いる）を半導体層１０３及び半導体層１０６に添加し、不純物領域を形成する。本実施の形態では、第１のゲート電極層１２１と第２のゲート電極層１３１とが設けられた半導体層１０３、及び第１のゲート電極層１２６と第２のゲート電極層１３６とが設けられた半導体層１０６にｐ型を付与する不純物元素１５４を添加し、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂ、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂを形成する（図６（Ｂ）参照。）。また、不純物元素１５４が添加されない半導体層１０３又は半導体層１０６の領域は、チャネル形成領域１６２又はチャネル形成領域１６５となる。なお、マスク層１５５ａ又はマスク層１５５ｂによって半導体層１０４及び半導体層１０５は不純物元素１５４よりマスクされている。
【０１４４】
ｐ型を付与する不純物元素１５４を、第１のゲート電極層１２１、第１のゲート電極層１２６、第２のゲート電極層１３１、第２のゲート電極層１３６に覆われていない半導体層１０３及び半導体層１０６の領域に添加して形成した第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂは、高濃度ｐ型不純物領域となる。一方、ｐ型を付与する不純物元素１５４を、第２のゲート電極層１３１、第２のゲート電極層１３６に覆われていない第１のゲート電極層１２１、第１のゲート電極層１２６の領域を通過させて半導体層１０３及び半導体層１０６に添加して形成した第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、低濃度ｐ型不純物領域となる。
【０１４５】
半導体層１０３及び半導体層１０６へのｐ型を付与する不純物元素１５４の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。本実施の形態では、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂの方が、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂよりもｐ型を付与する不純物元素の濃度が低い場合を示したが、不純物の添加条件によっては、第１のゲート電極層１２１、第１のゲート電極層１２６の下の不純物領域の方が、第１のゲート電極層１２１、第１のゲート電極層１２６に覆われていない不純物領域よりも不純物濃度が高い場合もある。よって、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂの方が、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂよりもｐ型を付与する不純物元素の濃度が高い、もしくは同程度となる場合もある。
【０１４６】
本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。また、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂにｐ型を付与する不純物元素が５×１０１８〜５×１０１９／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、第１のゲート電極層１２１、第１のゲート電極層１２６、第２のゲート電極層１３１、及び第２のゲート電極層１３６の形状を反映し、自己整合的に第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂより低濃度となるように形成する。
【０１４７】
第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは低濃度ｐ型不純物領域であり、ＬＤＤ領域となる。第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２１、第１のゲート電極層１２６に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和することが可能である。
【０１４８】
第１のゲート電極層１２１、第２のゲート電極層１３１、半導体層１０３、第１のゲート電極層１２２、第２のゲート電極層１３２、及び半導体層１０４を覆うマスク層１５６ａ、第１のゲート電極層１２６、第２のゲート電極層１３６、及び半導体層１０６を覆うマスク層１５６ｂを形成し、第２のゲート電極層１３４及び第２のゲート電極層１３５をマスクとして、第１のゲート電極層１２４及び第１のゲート電極層１２５をエッチングし、第１のゲート電極層１２０ａ及び第１のゲート電極層１２０ｂを形成する（図７（Ａ）参照。）。第１のゲート電極層１２０ａ及び第１のゲート電極層１２０ｂは、第２のゲート電極層１３４及び第２のゲート電極層１３５の形状が反映されており、第２のゲート電極層１３４及び第２のゲート電極層１３５より外側に延在していた第１のゲート電極層１２４及び第１のゲート電極層１２５の領域が除去された形状となる。よって、第１のゲート電極層１２０ａの側端部と第２のゲート電極層１３４の側端部、第１のゲート電極層１２０ｂの側端部と第２のゲート電極層１３５の側端部はそれぞれほぼ一致する。
【０１４９】
第１のゲート電極層１２４及び第１のゲート電極層１２５を第１のゲート電極層１２０ａ及び第１のゲート電極層１２０ｂのように加工したため、第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、第１のｎ型不純物領域１４８ｄは第１のゲート電極層１２０ａ又は第１のゲート電極層１２０ｂにゲート絶縁層１０７を介して覆われていないＬｏｆｆ領域として形成されることになる。ドレイン領域側のＬｏｆｆ領域に形成される第１のｎ型不純物領域１４８ａ、第１のｎ型不純物領域１４８ｂ、第１のｎ型不純物領域１４８ｃ、又は第１のｎ型不純物領域１４８ｄは、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１５０】
マスク層１５６ａ、マスク層１５６ｂをＯ２アッシングやレジスト剥離液により除去する。
【０１５１】
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【０１５２】
次いで、ゲート電極層、ゲート絶縁層を覆う第１の層間絶縁層を形成する。本実施の形態では、絶縁膜１６７と絶縁膜１６８との積層構造とする（図７（Ｂ）参照。）。絶縁膜１６７として窒化酸化珪素膜を膜厚２００ｎｍ形成し、絶縁膜１６８として酸化窒化珪素膜を膜厚８００ｎｍ形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、酸化窒化珪素膜を膜厚５０ｎｍ形成し、窒化酸化珪素膜を膜厚１４０ｎｍ形成し、酸化窒化珪素膜を膜厚８００ｎｍ形成する、３層の積層構造としてもよい。本実施の形態では、絶縁膜１６７及び絶縁膜１６８を下地膜と同様にプラズマＣＶＤ法を用いて連続的に形成する。絶縁膜１６７及び絶縁膜１６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜などを用いることができ、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１５３】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で加熱処理を行う。
【０１５４】
絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１５５】
次いで、レジストからなるマスクを用いて絶縁膜１６７、絶縁膜１６８、ゲート絶縁層１０７に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。絶縁膜１６８、絶縁膜１６７及びゲート絶縁層１０７を除去し、ソース領域又はドレイン領域である第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂに達する開口を形成する。エッチングはウェットエッチングでもドライエッチングでもよく、両方を組み合わせて行ってもよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１５６】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１６９ａ、ソース電極層又はドレイン電極層１６９ｂ、ソース電極層又はドレイン電極層１７０ａ、ソース電極層又はドレイン電極層１７０ｂ、ソース電極層又はドレイン電極層１７１ａ、ソース電極層又はドレイン電極層１７１ｂ、ソース電極層又はドレイン電極層１７２ａ、ソース電極層又はドレイン電極層１７２ｂを形成する。ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属又はその合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚１００ｎｍ形成し、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）を膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成し、所望な形状に加工する。
【０１５７】
以上の工程で周辺駆動回路領域２０４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７３、Ｌｏｖ領域にｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ１７４を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７５、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７６を有するアクティブマトリクス基板を作製することができる（図７（Ｃ）参照。）。
【０１５８】
そして、アクティブマトリクス基板は、自発光素子を有する発光装置、液晶素子を有する液晶表示装置、その他の表示装置に用いることができる。またＣＰＵ（中央演算処理装置）に代表される各種プロセッサやＩＤチップを搭載したカード等の半導体装置に用いることができる。
【０１５９】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１６０】
次に第２の層間絶縁層として絶縁膜１８１及び絶縁膜１８２を形成する（図８（Ａ）参照。）。図８は、表示装置の作製工程を示しており、スクライブによる切り離しのための切り離し領域２０１、ＦＰＣの貼り付け部である外部端子接続領域２０２、周辺部の引き回し配線領域である配線領域２０３、周辺駆動回路領域２０４、画素領域２０６である。配線領域２０３には配線１７９ａ、配線１７９ｂが設けられ、外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。
【０１６１】
絶縁膜１８１及び絶縁膜１８２としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、窒素を含む酸化アルミニウム（酸化窒化アルミニウムともいう）（ＡｌＯＮ）、酸素を含む窒化アルミニウム（窒化酸化アルミニウムともいう）（ＡｌＮＯ）、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザン、低誘電率（Ｌｏｗ−ｋ）材料を用いることができる。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。
【０１６２】
平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜１８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。本実施の形態では、絶縁膜１８１として、シロキサン樹脂材料を用いた塗布膜を形成し、絶縁膜１８２としてＣＶＤ法を用いて窒化酸化珪素膜を形成する。
【０１６３】
絶縁膜１８１、絶縁膜１８２は、その他ディップ法、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１８１、絶縁膜１８２を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１６４】
次に、図８（Ｂ）に示すように、層間絶縁層である絶縁膜１８１及び絶縁膜１８２に開口を形成する。絶縁膜１８１及び絶縁膜１８２は、接続領域２０５（図１０（Ａ）参照）、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１等では広面積にエッチングする必要がある。なお、接続領域２０５とは図１０（Ａ）の上面図で示してある領域であり、ソース電極層又はドレイン電極層と同工程で作製される配線層と、後に発光素子の上部電極層となる第２の電極層とが電気的に接続する領域である。接続領域２０５は図８においては省略し図示していない。よって、接続領域２０５においても、絶縁膜１８１及び絶縁膜１８２に開口を設ける必要がある。しかし、画素領域２０６においては開口面積が、周辺駆動回路領域２０４等の開口面積と比較して非常に小さく、微細なものとなる。従って、画素領域の開口形成用のフォトリソグラフィ工程と、接続領域の開口形成用のフォトリソグラフィ工程とを設けると、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素領域に形成されるコンタクトホールを高精度に形成することができる。
【０１６５】
具体的には、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１に設けられた絶縁膜１８１及び絶縁膜１８２に広面積な開口を形成する。そのため、画素領域２０６と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける非開口領域の絶縁膜１８１及び絶縁膜１８２を覆うようにマスクを形成する。エッチングは並行平板ＲＩＥ装置やＩＣＰエッチング装置を用いることができる。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。このようにして接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１にそれぞれ開口が形成される。外部端子接続領域２０２には開口１８３が形成され、端子電極層１７８が露出する。
【０１６６】
その後、画素領域２０６の絶縁膜１８１及び絶縁膜１８２に微細な開口、つまりコンタクトホールを形成する。このとき、画素領域２０６の非開口領域と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける絶縁膜１８１及び絶縁膜１８２を覆うようにマスクを形成する。マスクは、画素領域２０６の開口形成用のマスクであり、所定な箇所に微細な開口が設けられている。このようなマスクとしては、例えばレジストマスクを用いることができる。
【０１６７】
そして、並行平板ＲＩＥ装置を用いて、絶縁膜１８１及び絶縁膜１８２をエッチングする。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。
【０１６８】
またエッチング装置にＩＣＰ装置を用いてもよい。以上の工程で、画素領域２０６にソース電極層又はドレイン電極層１７２ｂに達する開口１８４を形成する（図８（Ｂ）参照。）。
【０１６９】
開口を形成するためのエッチングは、同個所において複数回行ってもよい。例えば、接続領域２０５の開口は広面積であるため、エッチングする量が多い。このような広面積な開口は、複数回エッチングしてもよい。また、その他の開口と比較して、深い開口を形成する場合、同様に複数回エッチングしてもよい。
【０１７０】
また、本実施の形態では、絶縁膜１８１及び絶縁膜１８２への開口の形成を複数回に分けて行う例をしめしたが、一回のエッチング工程によって形成しても良い。この場合、ＩＣＰ装置を用いて、ＩＣＰパワー７０００Ｗ、バイアスパワー１０００Ｗ、圧力０．８パスカル（Ｐａ）、エッチングガスとしてＣＦ４を２４０ｓｃｃｍ、Ｏ２を１６０ｓｃｃｍとしてエッチングする。バイアスパワーは１０００〜４０００Ｗが好ましい。一回のエッチング工程で開口が形成できるので工程が簡略化する利点がある。
【０１７１】
一回の工程で、絶縁膜１８１及び絶縁膜１８２に対する全ての開口の形成を行う場合、上記実施の形態で示したように、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクにより形成されたマスク層を用いるとよい。このような露光マスクであると、膜厚の異なる領域を有するマスク層を形成することができる。よって、開口１８４のように開口の深さが浅い領域ではマスク層の膜厚を厚くし、開口１８３のように開口の深さが深い領域ではマスク層の膜厚を薄く設定することができる。このような所望のエッチング深さによって膜厚に勾配を有するマスク層を用いれば、一回のエッチング工程で異なる深さのエッチングが可能となる。よって、浅い開口において、露出した配線層などが長時間エッチング処理に曝されることもないので、多量のオーバーエッチングによる配線層へのダメージを防ぐことができる。
【０１７２】
次に、ソース電極層又はドレイン電極層１７２ｂと接するように、第１の電極層１８５（画素電極層ともいう。）を形成する。第１の電極層は陽極、または陰極として機能し、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０１７３】
本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極層１８５側から取り出す構造のため、第１の電極層１８５が透光性を有する。第１の電極層１８５として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極層１８５を形成する（図９（Ａ）参照。）。本実施の形態では絶縁膜１８２はその上に透明導電膜を所望な形状にエッチングすることによって第１の電極層１８５がエッチングされる際に、エッチングストッパーとしても機能する。
【０１７４】
本発明においては、透光性電極層である第１の電極層１８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１７５】
各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【０１７６】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１８５から光を放射することが可能となる。また、第１の電極層１８５に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０１７７】
第１の電極層１８５は、蒸着法、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法などを用いて形成することができる。本実施の形態では、第１の電極層１８５として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第１の電極層１８５は、好ましくは総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよく、本実施の形態では膜厚１２５ｎｍとする。
【０１７８】
第１の電極層１８５は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層１８５の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【０１７９】
第１の電極層１８５を形成後、加熱処理を行ってもよい。この加熱処理により、第１の電極層１８５中に含まれる水分は放出される。よって、第１の電極層１８５は脱ガスなどを生じないため、第１の電極層上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。
【０１８０】
次に、第１の電極層１８５の端部、ソース電極層又はドレイン電極層を覆う絶縁層１８６（隔壁、障壁などと呼ばれる）を形成する（図９（Ｂ）参照。）。また同工程で外部端子接続領域２０２に絶縁層１８７ａ、絶縁層１８７ｂを形成する。
【０１８１】
第１の電極層１８５と絶縁層１８６との材料の選択比が高ければ、第１の電極層１８５の一部を覆う隔壁として機能する絶縁層１８６を形成するために所望な形状にエッチングを行う際、第１の電極層１８５はエッチングストッパーとして機能する。
【０１８２】
絶縁層１８６は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いて形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。また、オキサゾール樹脂を用いることもでき、例えば感光性ポリベンゾオキサゾールなどを用いることができる。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。絶縁層１８６は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層１８８、第２の電極層１８９の被覆性が向上する。
【０１８３】
図１０（Ａ）に示す接続領域２０５において、第２の電極層と同工程、同材料で形成される配線層はゲート電極層と同工程、同材料で形成される配線層と電気的に接続する。この接続のため、ゲート電極層と同工程、同材料で形成される配線層を露出する開口が形成されているが、この開口周辺の段差を絶縁層１８６によって覆い、段差をなだらかにすることで、積層する第２の電極層１８９の被覆性を向上させることができる。
【０１８４】
また、さらに信頼性を向上させるため、電界発光層１８８の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００〜４００℃、好ましくは２５０〜３５０℃の加熱処理を行うことが望ましい。またそのまま大気に晒さずに電界発光層１８８を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。この熱処理で、第１の電極層となる導電膜や絶縁層（隔壁）に含有、付着している水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層（隔壁）形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁層（隔壁）とを高耐熱性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。
【０１８５】
第１の電極層１８５の上には電界発光層１８８が形成される。なお、図１０（Ｂ）では一画素しか図示していないが、本実施の形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界電極層を作り分けている。
【０１８６】
赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料（低分子または高分子材料など）は、液滴吐出法により形成することもできる。
【０１８７】
次に、電界発光層１８８の上に導電膜からなる第２の電極層１８９が設けられる。第２の電極層１８９としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、Ｍｇ、Ｉｎ、またはこれらの合金や化合物ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。こうして第１の電極層１８５、電界発光層１８８及び第２の電極層１８９からなる発光素子１９０が形成される（図１０（Ｂ）参照。）。
【０１８８】
図１０に示した本実施の形態の表示装置において、発光素子１９０から発した光は、第１の電極層１８５側から、図１０（Ｂ）中の矢印の方向に透過して射出される。
【０１８９】
本実施の形態では、第２の電極層１８９上にパッシベーション膜（保護膜）として絶縁層を設けてもよい。このように第２の電極層１８９を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。
【０１９０】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層１８８の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層１８８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層１８８が酸化するといった問題を防止できる。
【０１９１】
このように発光素子１９０が形成された基板１００と、封止基板１９５とをシール材１９２によって固着し、発光素子を封止する（図１０参照。）。本発明の表示装置においては、シール材１９２と絶縁層１８６とを接しないように離して形成する。このようにシール材と、絶縁層１８６とを離して形成すると、絶縁層１８６に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。シール材１９２としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材１９３を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材１９３は透光性を有する必要はないが、充填材１９３を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。
【０１９２】
ディスペンサ方式を採用した滴下注入法を図２４を用いて説明する。図２４の滴下注入法は、制御装置４０、撮像手段４２、ヘッド４３、充填材３３、マーカー３５、マーカー４５は、バリア層３４、シール材３２、ＴＦＴ基板３０、対向基板２０からなる。シール材３２で閉ループを形成し、その中にヘッド４３より充填材３３を１回若しくは複数回滴下する。充填材材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、充填材材料の粘性が低い場合には、図２４のように間欠的に吐出され充填材が滴下される。そのとき、シール材３２と充填材３３とが反応することを防ぐため、バリア層３４を設けてもよい。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、充填材が充填された状態とする。この充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。
【０１９３】
ＥＬ表示パネル内には素子の水分による劣化を防ぐため、乾燥剤が設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取っているので、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成すると、光の取り出し効率の低下を防ぐことができる。
【０１９４】
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法などを用いることができる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
【０１９５】
図１４に、本実施の形態で作製する図１０の表示装置において、ソース電極層又はドレイン電極層１７２ｂと第１の電極層が直接接して電気的な接続を行うのではなく、配線層を介して接続する例を示す。図１４の表示装置において、発光素子を駆動する薄膜トランジスタのソース電極層又はドレイン電極層と、第１の電極層７９０とは配線層１９９を介して電気的に接続している。また、図１４では、配線層１９９の上に第１の電極層７９０が一部積層するように接続しているが、先に第１の電極層７９０を形成し、その第１の電極層７９０上に接するように配線層１９９を形成する構成でもよい。
【０１９６】
本実施の形態では、外部端子接続領域２０２において、端子電極層１７８に異方性導電層１９６によってＦＰＣ１９４を接続し、外部と電気的に接続する構造とする。また表示装置の上面図である図１０（Ａ）で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域２０４、周辺駆動回路領域２０９のほかに、走査線駆動回路を有する周辺駆動回路領域２０７、周辺駆動回路領域２０８が設けられている。
【０１９７】
本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてＩＣチップを前述したＣＯＧ方式やＴＡＢ方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。
【０１９８】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１９９】
さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
【０２００】
本実施の形態は、実施の形態１乃至４とそれぞれ組み合わせて用いることが可能である。
【０２０１】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【０２０２】
（実施の形態６）
本発明の実施の形態を、図１１乃至図１３を用いて説明する。本実施の形態は、実施の形態５で作製した表示装置において、第２の層間絶縁層（絶縁膜１８１及び絶縁膜１８２）を形成しない例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０２０３】
実施の形態５で示したように、基板１００上に薄膜トランジスタ１７３、薄膜トランジスタ１７４、薄膜トランジスタ１７５、薄膜トランジスタ１７６を形成し、絶縁膜１６７、絶縁膜１６８を形成する。各薄膜トランジスタには半導体層のソース領域又はドレイン領域に接続するソース電極層又はドレイン電極層が形成されている。画素領域２０６に設けられた薄膜トランジスタ１７６におけるソース電極層又はドレイン電極層１７２ｂに接して第１の電極層７７０を形成する（図１１参照。）。
【０２０４】
第１の電極層７７０は画素電極として機能し、実施の形態５における第１の電極層１８５と同様な材料と工程で形成すればよい。本実施の形態でも実施の形態１と同様に第１の電極層７７０中を、光を通過させて取り出すために、透光性を有する材料を用いる。本実施の形態では透明導電膜であるＩＴＳＯを第１の電極層７７０に用いて所望な形状にエッチングし形成する。
【０２０５】
第１の電極層７７０の端部及び薄膜トランジスタを覆うように絶縁層１８６を形成する。本実施の形態では、絶縁層１８６の材料としては、シロキサン材料（無機シロキサン、又は有機シロキサン）を用いた塗布膜を用いる。
【０２０６】
第１の電極層上に電界発光層１８８を形成し、第２の電極層１８９を積層することによって発光素子１９０を形成する。外部端子接続領域２０２においては端子電極層１７８を異方性導電層１９６を介してＦＰＣ１９４が接着される。基板１００はシール材１９２によって封止基板１９５と張り合わされ、表示装置内には充填材１９３が充填されている（図１２参照。）。本実施の形態の表示装置においては、シール材１９２と絶縁層１８６とを接しないように離して形成する。このようにシール材と、絶縁層１８６とを離して形成すると、絶縁層１８６に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。
【０２０７】
また図１３における表示装置は、第１の電極層７７０に相当する第１の電極層７８０を、薄膜トランジスタ１７６と接続するソース電極層又はドレイン電極層１７２ｂと相当するソース電極層又はドレイン電極層７８１の形成前に、絶縁膜１６８上に選択的に形成する例である。この場合、本実施の形態とはソース電極層又はドレイン電極層７８１と、第１の電極層７８０の接続構造が、第１の電極層７８０の上にソース電極層又はドレイン電極層７８１が積層する構造となる。第１の電極層７８０をソース電極層又はドレイン電極層７８１より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、ＣＭＰなどの研磨処理も十分に行えるので平坦性よく形成できる利点がある。
【０２０８】
また図３３における表示装置は、ソース電極層又はドレイン電極層１７２ｂ形成後、ソース電極層又はドレイン電極層１７２ｂ及び絶縁膜１６８上を覆う絶縁膜７７１を形成する例である。絶縁膜７７１は、パッシベーション膜としても機能する他、平坦化膜としても機能する。絶縁膜７７１も絶縁膜１６８と同様な材料、方法を用いて形成することができる。図３３においては、プラズマＣＶＤ法により酸化窒化珪素膜を膜厚５０ｎｍ〜５００ｎｍ、好ましくは１００ｎｍ〜３００ｎｍ（本実施の形態でおいては１００ｎｍ）形成する。絶縁膜７７１にソース電極層又はドレイン電極層１７２ｂに達する開口、外部端子接続領域２０２においては端子電極層１７８に達する開口を形成する。開口を覆うように第１の電極層７７２を形成し、ソース電極層又はドレイン電極層１７２ｂと第１の電極層７７２とを電気的に接続する。
【０２０９】
本発明を用いると、信頼性の高い半導体装置を簡略化した工程で作製することができる。よって、高精細、高画質な半導体装置、表示装置を低いコストで歩留まり良く製造することができる。
【０２１０】
（実施の形態７）
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、両面射出型、上面射出型の例を、図１５及び図１６を用いて説明する。
【０２１１】
図１６に示す表示装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、配線層１３２４ａ、配線層１３２４ｂ、第１の電極層１３１７、電界発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３２５、絶縁膜１３０１ａ、絶縁膜１３０１ｂ、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２３、配線層１３４５ａ、配線層１３４５ｂ、端子電極層１３８１ａ、端子電極層１３８１ｂ、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。表示装置は、外部端子接続領域２２２、配線領域２２３、周辺駆動回路領域２２４、画素領域２２６を有している。充填材１３２２は、図２４の滴下法のように、液状の組成物にして、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板１３００と封止基板１３２３を張り合わして発光表示装置を封止する。
【０２１２】
薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５に接続する配線層（ソース電極層又はドレイン電極層として機能する）は２層構造となっている。配線層１３２４ａと配線層１３２４ｂも積層しているが、配線層１３２４ｂは配線層１３２４ａの端部より延在しており、配線層１３２４ｂと第１の電極層１３１７は接して形成されている。また、配線領域２２３において、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２端部は、テーパー形状にエッチングされており、その端部を配線層１３４５ａと配線層１３４５ｂとが被覆するように形成されている。このように、レジストマスク層を微細な形状に形成することができる、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクにより形成されたマスク層を用いると、同工程におけるエッチング処理であってもそれぞれ異なった形状に自由にエッチング加工することができる。
【０２１３】
図１６の表示装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２３側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。
【０２１４】
本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０２１５】
各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【０２１６】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０２１７】
以上のように、図１６の表示装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。
【０２１８】
図１６の表示装置においては、薄膜トランジスタ１３５５のソース電極層又はドレイン電極層である配線層１３２４ａと、画素電極層である発光素子の第１の電極層１３１７とが直接積層して電気的接続を行うのではなく、配線層１３２４ａの下に形成された配線層１３２４ｂを介して配線層１３２４ａと第１の電極層１３１７とが電気的接続を行う。このような構造であると、配線層１３２４ａと、第１の電極層１３１７とが直接接触では電気的接続を行いにくい材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に配線層１３２４ｂを介するので用いることができる。よって、配線層１３２４ａ、第１の電極層１３１７に用いることができる材料の選択性が広がる。配線層１３２４ａと第１の電極層１３１７との積層によって生じる問題を考慮しなくてよいので、配線層１３２４ａ又はドレイン電極層、第１の電極層１３１７のそれぞれに要求される特性を備えた材料を自由に選択することができる。従って、より高機能、高信頼性の表示装置を歩留まり良く製造することができる。また上記ソー電極層又はドレイン電極層と第１の電極層との接続構造は、図１５の表示装置も同様である。
【０２１９】
図１５の表示装置は、矢印の方向に上面射出する構造である。図１５に示す表示装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４ａ、配線層１６２４ｂ、第１の電極層１６１７、電界発光層１６１９、第２の電極層１６２０、保護膜１６２１、充填材１６２２、シール材１６２５、絶縁膜１６０１ａ、絶縁膜１６０１ｂ、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２３、配線層１６３３ａ、配線層１６３３ｂ、端子電極層１６８１ａ、端子電極層１６８１ｂ、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。
【０２２０】
図１５における表示装置において、端子電極層１６８１に積層していた絶縁層はエッチングによって除去されている。図１５及び図１６のように端子電極層の周囲に透湿性を有する絶縁層を設けない構造であると信頼性がより向上する。また、表示装置は、外部端子接続領域２３２、配線領域２３３、周辺駆動回路領域２３４、画素領域２３６を有している。また、配線領域２３３において、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２端部は、テーパー形状にエッチングされており、その端部を配線層１６３３ａと配線層１６３３ｂとが被覆するように形成されている。このように、同工程のおけるエッチングであっても、レジストマスク層を微細な形状に形成することができる、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクにより形成されたマスク層を用いると、それぞれ異なった形状に自由にエッチング加工することができる。
【０２２１】
図１５の表示装置の場合、前述の図１６で示した両面射出型の表示装置において、第１の電極層１３１７の下に、反射性を有する金属層である配線層１６２４ｂを形成する。配線層１６２４ｂの上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４ｂとしては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、ＴｉＮ膜を用いる。
【０２２２】
第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０２２３】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第２の電極層１６２０から光を放射することが可能となる。また、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０２２４】
本実施の形態で適用することができる発光素子１９０の構成を、図１８を用いて詳細に説明する。
【０２２５】
図１８は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、有機化合物と無機化合物を混合してなる電界発光層８６０が狭持されている発光素子である。電界発光層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されており、特に第１の層８０４および第３の層８０２に大きな特徴を有する。
【０２２６】
まず、第１の層８０４は、第２の層８０３にホールを輸送する機能を担う層であり、少なくとも第１の有機化合物と、第１の有機化合物に対して電子受容性を示す第１の無機化合物とを含む構成である。重要なのは、単に第１の有機化合物と第１の無機化合物が混ざり合っているのではなく、第１の無機化合物が第１の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第１の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及びホール輸送性を示す。
【０２２７】
したがって第１の層８０４は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第１の層８０４においては特に、ホール注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第１の層８０４を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
【０２２８】
ところで、上述したように、第１の有機化合物にはホールキャリアが発生するため、第１の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第１の有機化合物として好適な化合物群である。
【０２２９】
一方、第１の無機化合物は、第１の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
【０２３０】
なお、第１の層８０４は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
【０２３１】
次に、第３の層８０２について説明する。第３の層８０２は、第２の層８０３に電子を輸送する機能を担う層であり、少なくとも第３の有機化合物と、第３の有機化合物に対して電子供与性を示す第３の無機化合物とを含む構成である。重要なのは、単に第３の有機化合物と第３の無機化合物が混ざり合っているのではなく、第３の無機化合物が第３の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第３の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性及び電子輸送性を示す。
【０２３２】
したがって第３の層８０２は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第３の層８０２においては特に、電子注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第３の層８０２を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
【０２３３】
ところで、上述したように、第３の有機化合物には電子キャリアが発生するため、第３の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、ＢＰｈｅｎ、ＢＣＰなどに代表されるフェナントロリン骨格を有する有機化合物や、ＰＢＤ、ＯＸＤ−７などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第３の有機化合物として好適な化合物群である。
【０２３４】
一方、第３の無機化合物は、第３の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。
【０２３５】
なお、第３の層８０２は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
【０２３６】
次に、第２の層８０３について説明する。第２の層８０３は発光機能を担う層であり、発光性の第２の有機化合物を含む。また、第２の無機化合物を含む構成であってもよい。第２の層８０３は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第２の層８０３は、第１の層８０４や第３の層８０２に比べて電流が流れにくいと考えられるため、その膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
【０２３７】
第２の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
【０２３８】
第２の層８０３を一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０２３９】
また、第２の層８０３においては、上述した発光を示す第２の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように第２の有機化合物以外に添加する有機化合物は、第２の有機化合物を効率良く発光させるため、第２の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第２の有機化合物よりも多く添加されていることが好ましい（それにより、第２の有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、第２の有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
【０２４０】
第２の層８０３は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０２４１】
第２の層８０３で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０２４２】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０２４３】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）  ［ＰＰＶ］  の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）  ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２４４】
前記第２の無機化合物としては、第２の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
【０２４５】
なお、第２の層８０３は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０２４６】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０２４７】
上面放射型表示装置及び両面放射型表示装置の場合、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
【０２４８】
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。
【０２４９】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０２５０】
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１８（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１８（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４のホール注入、ホール輸送特性や、第３の層８０２の電子注入・輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
【０２５１】
図１８（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０２５２】
第２の電極層８５０は、蒸着法、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法などを用いて形成することができる。
【０２５３】
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
【０２５４】
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
【０２５５】
図１８（Ｂ）は、電界発光層８６０が、第１の電極層８７０側から第３の層８０２、第２の層、第１の層８０４の順で構成されているケースである。
【０２５６】
以上で述べたように、本発明の発光素子は、第１の電極層８７０と第２の電極層８５０との間に狭持された層が、有機化合物と無機化合物が複合された層を含む電界発光層８６０から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層（すなわち、第１の層８０４および第３の層８０２）が設けられている新規な有機・無機複合型の発光素子である。また、上記第１の層８０４、第３の層８０２は、第１の電極層８７０側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第２の電極層８５０側に設けられる場合、有機化合物、無機化合物のみであってもよい。
【０２５７】
なお、電界発光層８６０は有機化合物と無機化合物が混合された層であるが、その形成方法としては公知の種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
【０２５８】
また、第１の電極層８７０および第２の電極層８５０に関しても同様に、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング、湿式法などを用いることができる。
【０２５９】
図１８（Ｃ）は、図１８（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、電界発光層より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１８（Ｄ）は、図１８（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、電界発光層より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
【０２６０】
本実施の形態は、上記の実施の形態１乃至６と自由に組み合わせることが可能である。
【０２６１】
本発明を用いると、信頼性の高い表示装置を簡略化した工程で作製することができる。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる。
【０２６２】
（実施の形態８）
本発明の実施の形態を、図１７を用いて説明する。本実施の形態は、実施の形態５で作製した表示装置において、表示素子として液晶材料を用いた液晶表示素子を有する液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０２６３】
図１７（Ａ）は液晶表示装置の上面図であり、図１７（Ｂ）は図１７（Ａ）において線Ｃ−Ｄの断面図である。
【０２６４】
図１７に示す表示装置は、素子基板６００、薄膜トランジスタ６２０、薄膜トランジスタ６２１、薄膜トランジスタ６２２、容量６２３、画素電極層６３０、配向膜６３１、液晶層６３２、配向膜６３３、対向電極層６３４、カラーフィルタ６３５、対向基板６９５、偏光板６３６ａ、偏光板６３６ｂ、シール材６９２、絶縁膜６０４ａ、絶縁膜６０４ｂ、ゲート絶縁層６１１、絶縁膜６１２、絶縁膜６１５、絶縁膜６１６、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４、スペーサ６３７によって構成されている。表示装置は、切り離し領域６０１、外部端子接続領域６０２、封止領域６０３、駆動回路領域６０８ａ、駆動回路領域６０８ｂ、画素領域６０６を有している。
【０２６５】
画素電極層６３０及び対向電極層６３４は、実施の形態５における発光素子の第１の電極層１８５と同様の材料を用いることができ、同様の工程により形成することができる。透過型の液晶表示装置の場合、画素電極層６３０及び対向電極層６３４は透光性を有する材料を用いればよい。また、対向電極層６３４側から光を取り出す反射型液晶表示装置の場合、画素電極層６３０は反射性を有する材料を用いればよい。
【０２６６】
画素電極層６３０及び薄膜トランジスタを覆うように、印刷法やスピンコート法により、配向膜６３１を形成する。なお、配向膜６３１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材６９２を液滴吐出法により画素を形成した周辺の領域に形成する。
【０２６７】
その後、配向膜６３３、対向電極層６３４、カラーフィルタ６３５、偏光板６３６ｂが設けられた対向基板６９５とＴＦＴを有する素子基板６００とをスペーサ６３７を介して貼り合わせ、その空隙に液晶層６３２を設けることにより液晶表示装置を作製することができる。また本実施の形態の液晶表示装置は透過型なので、素子基板６００のＴＦＴを有していない側にも偏光板６３６ａを形成する。シール材にはフィラーが混入されていても良く、さらに対向基板６９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式（滴下式）や、対向基板６９５を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いることができる。
【０２６８】
ディスペンサ方式を採用した液晶の滴下注入法は、実施の形態５において図２４で示した充填材の注入法と同様に行えばよい。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。またＴＦＴ基板側にシール材を形成し、液晶を滴下してもよい。
【０２６９】
スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これを所望な形状にエッチングして形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。
【０２７０】
以上の工程で形成された表示装置内部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、ＣＦ４、ＮＦ３、Ｈ２Ｏ、ＣＨＦ３から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。
【０２７１】
続いて、画素部と電気的に接続されている端子電極層６７８を、異方性導電層６９６を介して、接続用の配線基板であるＦＰＣ６９４を設ける。ＦＰＣ６９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。
【０２７２】
図１７（Ａ）で示すように、画素領域６０６、走査線駆動回路として機能する駆動回路領域６０８ａ及び駆動回路領域６０８ｂが、シール材６９２によって、素子基板６００と対向基板６９５との間に封止され、素子基板６００上にＩＣドライバによって形成された信号線駆動回路として機能する駆動回路領域６０７が設けられている。駆動領域には薄膜トランジスタ６２０及び薄膜トランジスタ６２１を有する駆動回路が設けられている。
【０２７３】
本実施の形態における周辺駆動回路では、薄膜トランジスタ６２０はｐチャネル型薄膜トランジスタであり、薄膜トランジスタ６２１は、ｎチャネル型薄膜トランジスタであるので、薄膜トランジスタ６２０及び薄膜トランジスタ６２１で構成されるＣＭＯＳの回路が設けられている。
【０２７４】
実施の形態４で示した容量３９５と、容量６２３は同様に作製することができる。容量６２３は、第１の導電層６５２ａを第２の導電層６５２ｂより幅広い形状に形成できるので、ｎ型不純物領域６５１の領域を広く形成することができる。不純物領域とゲート電極間で形成される容量の方が、不純物元素が添加されない領域とゲート電極間で形成される容量よりも大きいので、第１の導電層６５２ａ下のｎ型不純物領域６５１を広く形成すると大きな容量を得ることができる。
【０２７５】
薄膜トランジスタ６２２は、Ｌｏｆｆ領域にＬＤＤを有するダブルゲート型のｎチャネル型薄膜トランジスタである。Ｌｏｆｆ領域に形成されるｎ型不純物領域は、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の表示装置を作製することが可能である。
（実施の形態９）
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図２３を参照して説明する。図２３において画素２７０２にはＴＦＴ５０１、ＴＦＴ５０２、容量素子５０４、画素電極層５０３が設けられている。
【０２７６】
信号線側入力端子部には、保護ダイオード５６１と保護ダイオード５６２が設けられている。この保護ダイオードは、ＴＦＴ５０１若しくはＴＦＴ５０２と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図２３で示す上面図の等価回路図を図２２に示している。
【０２７７】
保護ダイオード５６１は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード５６２も同様な構造である。この保護ダイオードと接続する共通電位線５５４、共通電位線５５５はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、絶縁層にコンタクトホールを形成する必要がある。
【０２７８】
絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０２７９】
信号配線層はＴＦＴ５０１におけるソース及びドレイン配線層５０５と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。
【０２８０】
走査信号線側の入力端子部も同様な構成である。保護ダイオード５６３は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード５６４も同様な構造である。この保護ダイオードと接続する共通電位線５５６、共通電位線５５７はソース電極層及びドレイン電極層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。
【０２８１】
また、図２３の上面図に示すように、配線層は、配線層は、Ｌ字形に折れ曲がった各コーナー部であって、直角三角  形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部における配線層の外周は曲線を形成するようにする。角部  は、線幅の１／２以下で、１／５以上にコーナー部に丸みをおびさせる。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角  ２等辺三角形の部分に相当する配線層の一部を除去する。除去すると新たに２つの鈍  角の部分が配線層に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるように配線層をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。
【０２８２】
このような配線層において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより、プラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。すなわち、製造工程における塵や微粉の問題を解消することができる。また、配線の角部がラウンドをとることにより、電気的にも伝導させることが期待できる。また、多数の平行配線では、ゴミを洗い流すのにはきわめて好都合である。
【０２８３】
（実施の形態１０）
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。図２６はテレビジョン装置（本実施の形態ではＥＬテレビジョン装置）の主要な構成を示すブロック図を示している。表示パネルには、図２０（Ａ）で示すような構成として画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、図２１（Ｂ）のようなＴＡＢ方式により実装される場合と、図２１（Ａ）のようなＣＯＧ方式により実装される場合と、図２０（Ｂ）に示すようにＳＡＳでＴＦＴを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバＩＣとして実装する場合、また図２０（Ｃ）のように画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。
【０２８４】
その他の外部回路の構成として、映像信号の入力側では、チューナ７０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路７０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路７０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路７０７などからなっている。コントロール回路７０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路７０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２８５】
チューナ７０４で受信した信号のうち、音声信号は、音声信号増幅回路７０９に送られ、その出力は音声信号処理回路７１０を経てスピーカ７１３に供給される。制御回路７１１は受信局（受信周波数）や音量の制御情報を入力部７１２から受け、チューナ７０４や音声信号処理回路７１０に信号を送出する。
【０２８６】
表示モジュールを、図２７（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを一般的にはＥＬ表示モジュールともいう。よってＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
【０２８７】
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板、位相差板としてはλ／４板、λ／２板を用い、光を制御できるように設計すればよい。構成としては、順にＴＦＴ素子基板、発光素子、封止基板（封止材）、位相差板、位相差板（λ／４板、λ／２板）、偏光板となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
【０２８８】
図２７（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２８９】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。
【０２９０】
図２７（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２７（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
【０２９１】
本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成できる。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することができる。
【０２９２】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２９３】
（実施の形態１１）
本実施の形態を図２８を用いて説明する。本実施の形態は、実施の形態１乃至９で作製する表示装置を有するパネルを用いたモジュールの例を示す。
【０２９４】
図２８（Ａ）に示す情報端末のモジュールは、プリント配線基板９８６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９８６に接続されている。
【０２９５】
パネル９００には、発光素子が各画素に設けられた画素部９０５と、前記画素部９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
【０２９６】
プリント配線基板９８６に備えられたインターフェース（Ｉ／Ｆ）部９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９８６に設けられている。
【０２９７】
なお、本実施の形態ではパネル９００にプリント配線基板９８６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９８６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
【０２９８】
図２８（Ｂ）は、図２８（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０２９９】
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
【０３００】
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。
【０３０１】
メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０３０２】
入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９８６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
【０３０３】
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
【０３０４】
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
【０３０５】
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
【０３０６】
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０３０７】
（実施の形態１２）
本実施形態の半導体装置の構成について、図２９を参照して説明する。図２９に示すように、本発明の半導体装置２８は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２６、センサ回路２７を有する。
【０３０８】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２８の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２８の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０３０９】
記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０３１０】
センサ２６は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２７はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。
【０３１１】
（実施の形態１３）
本実施の形態を図２５を用いて説明する。図２５は、この実施の形態１１で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。また、小型電話機には、本発明を用いた半導体装置をも実装する例を示す。パネル９００はハウジング９８１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング９８１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
【０３１２】
パネル９００を固定したハウジング９８１はプリント配線基板９８６に嵌着されモジュールとして組み立てられる。プリント配線基板９８６には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板９８６に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、その他、抵抗、バッファ、容量素子等のいずれかの機能を有する。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９８６に接続される。
【０３１３】
このようなモジュール９９９、ハウジング９８１、プリント配線基板９８６、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素部は筐体９９６に形成された開口窓から視認できように配置されている。本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。また、高い信頼性の電子機器を、高い生産性で製造することができる。
【０３１４】
図２５で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
【０３１５】
（実施の形態１４）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
【０３１６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図３２に示す。
【０３１７】
図３２（Ａ）は、コンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。このコンピュータにおいて表示部２１０３は、上記実施の形態の構成を含んでいる。それにより、コンピュータの表示部２１０３における開口率を向上させることができる。また、信頼性が高く、高画質な画像を表示するコンピュータを提供することができる。
【０３１８】
図３２（Ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示する。この記録媒体を備えた画像再生装置において表示部Ａ２２０３及び表示部Ｂ２２０４は、上記実施の形態の構成を含んでいる。それにより、記録媒体を備えた画像再生装置の表示部Ａ２２０３及び表示部Ｂ２２０４における開口率を向上させることができる。また、信頼性が高く、高画質な画像を表示する記録媒体を備えた画像再生装置を提供することができる。
【０３１９】
図３２（Ｃ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示部２３０４、操作スイッチ２３０５、アンテナ２３０６等を含む。この携帯電話において表示部２３０４は、上記実施の形態の構成を含んでいる。それにより、携帯電話の表示部２３０４における開口率を向上させることができる。また、信頼性が高く、高画質な画像を表示する携帯電話を提供することができる。
【０３２０】
図３２（Ｄ）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、接眼部２４０９、操作キー２４１０等を含む。このビデオカメラにおいて表示部２４０２は、上記実施の形態の構成を含んでいる。それにより、ビデオカメラの表示部２４０２における開口率を向上させることができる。また、信頼性が高く、高画質な画像を表示するビデオカメラを提供することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０３２１】
（実施の形態１５）
本発明によりプロセッサチップ（無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【０３２２】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ９０を設けることができる（図３０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサチップ９１を設けることができる（図３０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ９７を設けることができる（図３０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ９３を設けることができる（図３０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサチップ９４を設けることができる（図３０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサチップ９５を設けることができる（図３０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ９６を設けることができる（図３０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０３２３】
本発明の半導体装置は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０３２４】
また、物の管理や流通のシステムに応用することが可能な例を、図３１を用いて説明する。ここでは、商品へプロセッサチップを実装する例を説明する。図３１（Ａ）に示すように、ビール瓶３４００にラベル３４０１を用いてプロセッサチップ３４０２を実装する。
【０３２５】
プロセッサチップ３４０２には、製造日、製造場所、使用材料等の基本事項を記録する。このような基本事項は、書き換える必要がないためマスクＲＯＭや本発明の記憶素子等の書き換え不能な記憶素子（メモリ）を用いて記録するとよい。製造日、製造場所、使用材料等の基本事項は、消費者が商品を購入する際に正確に入手したい情報である。このような情報を書き換え不可能な記憶素子に記録するということによって、情報の改ざんなどを防ぐことができるので、消費者へ信頼性のある正確な情報を伝達することができる。加えてプロセッサチップ３４０２には、各ビール瓶の配送先、配送日時等の個別事項を記録する。例えば、図３１（Ｂ）に示すように、ビール瓶３４００がベルトコンベア３４１２により流れ、ライタ装置３４１３を通過するときに、各配送先、配送日時を記録することができる。このような個別事項は、ＥＥＲＯＭ等の書き換え、消去可能なメモリを用いて記録するとよい。
【０３２６】
また配達先から購入された商品情報がネットワークを通じて物流管理センターへ送信されると、この商品情報に基づき、ライタ装置又は当該ライタ装置を制御するパーソナルコンピュータ等が配送先や配送日時を算出し、プロセッサチップへ記録するようなシステムを構築するとよい。
【０３２７】
また配達はケース毎に行われるため、ケース毎、又は複数のケース毎にプロセッサチップを実装し、個別事項を記録することもできる。
【０３２８】
このような複数の配達先が記録されうる商品は、プロセッサチップを実装することにより、手作業で行う入力にかかる時間を削減でき、それに起因した入力ミスを低減することができる。加えて物流管理の分野において最もコストのかかる人件費用を削減することができる。従って、プロセッサを実装したことにより、ミスの少ない、低コストで物流管理を行うことができる。
【０３２９】
さらに配達先において、ビールに合う食料品や、ビールを使った料理法等の応用事項を記録してもよい。その結果、食料品等の宣伝を兼ねることができ、消費者の購買意欲を高めることができる。このような応用事項は、ＥＥＲＯＭ等の書き換え、消去可能なメモリを用いて記録するとよい。このようにプロセッサチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる。
【０３３０】
（実施の形態１６）
本発明の発光素子には本実施の形態では、本発明の発光素子に適用することのできる他の構成を、図３４及び図３５を用いて説明する。
【０３３１】
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０３３２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
【０３３３】
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
【０３３４】
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
【０３３５】
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
【０３３６】
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
【０３３７】
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。
【０３３８】
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
【０３３９】
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
【０３４０】
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
【０３４１】
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
【０３４２】
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子エピタキシ法（ＡＬＥ）等を用いて形成することができる。
【０３４３】
図３４（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図３４（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５１、第２の電極層５３を含む。
【０３４４】
図３４（Ｂ）及び図３４（Ｃ）に示す発光素子は、図３４（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図３４（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図３４（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０３４５】
また、図３４（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
【０３４６】
分散型無機ＥＬ素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
【０３４７】
分散型無機ＥＬ素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
【０３４８】
図３５（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図３５（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
【０３４９】
本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
【０３５０】
バインダに含まれる無機絶縁材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。バインダに無機材料と有機材料との混合層を用い、高い誘電率とすると、発光材料により大きい電荷を誘起することができる。
【０３５１】
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（種々のウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
【０３５２】
図３５（Ｂ）及び図３５（Ｃ）に示す発光素子は、図３５（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図３５（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図３５（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０３５３】
また、図３５（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
【０３５４】
図３４における絶縁層５４、図３５における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
【０３５５】
本実施の形態で示す発光素子は、電界発光層を狭持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
【０３５６】
本発明を用いると、本実施の形態で示す発光素子を駆動する薄膜トランジスタを簡略な方法かつ高信頼性を付与して作製することができる。従って、信頼性の高い表示装置を簡略化した工程で作製することができる。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる。
【図面の簡単な説明】
【０３５７】
【図１】本発明の半導体装置の作製工程を説明する図。
【図２】本発明の半導体装置の作製工程を説明する図。
【図３】本発明の半導体装置の作製工程を説明する図。
【図４】本発明の半導体装置の作製工程を説明する図。
【図５】本発明の表示装置の作製方法を説明する図。
【図６】本発明の表示装置の作製方法を説明する図。
【図７】本発明の表示装置の作製方法を説明する図。
【図８】本発明の表示装置の作製方法を説明する図。
【図９】本発明の表示装置の作製方法を説明する図。
【図１０】本発明の表示装置を説明する図。
【図１１】本発明の表示装置の作製方法を説明する図。
【図１２】本発明の表示装置を説明する図。
【図１３】本発明の表示装置を説明する図。
【図１４】本発明の表示装置を説明する図。
【図１５】本発明の表示装置を説明する図。
【図１６】本発明の表示装置を説明する図。
【図１７】本発明の表示装置を説明する図。
【図１８】本発明に適用できる発光素子の構成を説明する図。
【図１９】本発明の半導体装置の作製工程を説明する図。
【図２０】本発明の表示装置の上面図。
【図２１】本発明の表示装置の上面図。
【図２２】図２３で説明する表示装置の等価回路図。
【図２３】本発明の表示装置を説明する図。
【図２４】本発明に適用することのできる滴下注入法を説明する図。
【図２５】本発明が適用される電子機器を示す図。
【図２６】本発明が適用される電子機器を説明する図。
【図２７】本発明が適用される電子機器を示す図。
【図２８】本発明の半導体装置の適用例を説明する図。
【図２９】本発明の半導体装置の適用例を説明する図。
【図３０】本発明の半導体装置の適用例を説明する図。
【図３１】本発明の半導体装置の適用例を説明する図。
【図３２】本発明が適用される電子機器を示す図。
【図３３】本発明の表示装置を説明する図。
【図３４】本発明に適用できる発光素子の構成を説明する図。
【図３５】本発明に適用できる発光素子の構成を説明する図。
【図１】
0005177971.tif 000002
【図２】
0005177971.tif 000003
【図３】
0005177971.tif 000004
【図４】
0005177971.tif 000005
【図５】
0005177971.tif 000006
【図６】
0005177971.tif 000007
【図７】
0005177971.tif 000008
【図８】
0005177971.tif 000009
【図９】
0005177971.tif 000010
【図１０】
0005177971.tif 000011
【図１１】
0005177971.tif 000012
【図１２】
0005177971.tif 000013
【図１３】
0005177971.tif 000014
【図１４】
0005177971.tif 000015
【図１５】
0005177971.tif 000016
【図１６】
0005177971.tif 000017
【図１７】
0005177971.tif 000018
【図１８】
0005177971.tif 000019
【図１９】
0005177971.tif 000020
【図２０】
0005177971.tif 000021
【図２１】
0005177971.tif 000022
【図２２】
0005177971.tif 000023
【図２３】
0005177971.tif 000024
【図２４】
0005177971.tif 000025
【図２５】
0005177971.tif 000026
【図２６】
0005177971.tif 000027
【図２７】
0005177971.tif 000028
【図２８】
0005177971.tif 000029
【図２９】
0005177971.tif 000030
【図３０】
0005177971.tif 000031
【図３１】
0005177971.tif 000032
【図３２】
0005177971.tif 000033
【図３３】
0005177971.tif 000034
【図３４】
0005177971.tif 000035
【図３５】
0005177971.tif 000036