(57)【特許請求の範囲】
【請求項１】
回路パターンを側面および上面に有する基板上に半導体チップが取り付けられた構造を有し、側面に開口する複数の貫通ビア（ｔｈｒｏｕｇｈ−ｖｉａ）が形成され、互いに積層された少なくとも２つの半導体パッケージと、
積層された前記半導体パッケージの複数の前記貫通ビアが重なるように配置され、重なり合うそれぞれの前記貫通ビア間にわたってソルダにより結合され、前記半導体パッケージ間を電気的に接続する複数の電気的接続部材と、
最も下側の前記半導体パッケージの基板の下部表面に形成されたソルダボールと、を備え、
前記基板の側面に配置された前記回路パターンが前記貫通ビアにより露出され、前記電気的接続部材と電気的に接続され、
一方の半導体パッケージの各々の前記貫通ビアが、積層された他方の半導体パッケージの対応する前記貫通ビアに整列され、積層された前記半導体パッケージの側面に連続した貫通ビアを形成することを特徴とするスタック型半導体パッケージ。
【請求項２】
前記半導体パッケージの各々が、
前記回路パターンを有する前記基板と、
前記基板上に取り付けられ、前記基板と電気的に接続された前記半導体チップと、
前記半導体チップを含む前記基板の上部表面を封止する封止剤と、
前記基板を含む前記封止剤の側面に形成された複数の前記貫通ビアと、をさらに備えることを特徴とする請求項１に記載のスタック型半導体パッケージ。
【請求項３】
前記半導体チップと前記基板とが、ボンディングワイヤ又はソルダバンプにより電気的に接続されることを特徴とする請求項２に記載のスタック型半導体パッケージ。
【請求項４】
前記貫通ビアの表面が、めっきされることを特徴とする請求項１に記載のスタック型半導体パッケージ。
【請求項５】
前記貫通ビアの表面が、銅でめっきされることを特徴とする請求項４に記載のスタック型半導体パッケージ。
【請求項６】
前記電気的接続部材が、導電性リードであることを特徴とする請求項１に記載のスタック型半導体パッケージ。
【請求項７】
前記電気的接続部材が、ソルダにより前記貫通ビアに取り付けられることを特徴とする請求項１に記載のスタック型半導体パッケージ。
【請求項８】
２つ〜４つの前記半導体パッケージが互いにスタックされることを特徴とする請求項１に記載のスタック型半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関し、より詳しくは、貫通ビア接続（ｔｈｒｏｕｇｈ−ｖｉａ  ｃｏｎｎｅｃｔｉｏｎ）を用いたスタック型半導体パッケージに関する。
【背景技術】
【０００２】
半導体集積回路のパッケージング技術は、さらなる小型化及びより高い実装の信頼性に対する要求を満足させるために持続的に発展してきた。例えば、小型化に対する要求は、半導体パッケージのサイズを、半導体チップに匹敵するサイズに小型化し、実装の信頼性に対する要求は、半導体パッケージの実装工程の効率性、及び実装後の機械的・電気的信頼性を向上させることができるパッケージング技術の重要性を浮き彫りにした。
【０００３】
また、電気・電子製品の小型化と共に高性能化が要求されることによって、スタック（ｓｔａｃｋ）技術が提案され、現在、多様な形態で開発されている。半導体技術において“スタック”とは、少なくとも２つの半導体チップ又は半導体パッケージを積層することであり、このようなスタック技術によれば、例えば、２つの２５６ＭのＤＲＡＭをスタックして５１２ＭのＤＲＡＭを構成することができる。また、スタック型半導体パッケージは、メモリ容量の増大は勿論、実装面積当たりのメモリ容量の増大によって、高い実装密度を実現することができるため、近年、このようなスタック型半導体パッケージに関する研究及び開発が加速している。
【０００４】
図１は、ＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体パッケージ（以下、単にパッケージとも記す）がスタックされた従来のスタックパッケージを示す断面図である。
【０００５】
図１に示すように、２つのＦＢＧＡタイプのパッケージ１０、２０が、２枚の印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：以下、ＰＣＢと記す）２２、２４を用いてスタックされており、２つのパッケージ１０、２０は、下側に配置されたパッケージ１０周縁部の近傍に配置され、２枚のＰＣＢ２２、２４間に介挿されたコネクションウォール（ｃｏｎｎｅｃｔｉｏｎ  ｗａｌｌ）２６により、互いに電気的に接続されている。
【０００６】
ここで、パッケージ１０、２０の各々は、基板２、１２上に半導体チップ１、１１が取り付けられ、各々の基板２、１２の電極端子（図示せず）と、各々の半導体チップ１、１１のボンディングパッド１ａ、１１ａとが、例えば、ボンディングワイヤ４、１４により電気的に接続され、ボンディングワイヤ４、１４及び半導体チップ１、１１を含み基板２、１２の上部表面が封止剤５、１５で封止され、各々の基板２、１２の下部表面にソルダボール６、１６が取り付けられた構造を有する。
【０００７】
各々のパッケージ１０、２０は、ソルダボール６、１６により各々対応するＰＣＢ２２、２４上に機械的に取り付けられ、併せて、ＰＣＢ２２、２４の各々の回路パターン２３、２５と電気的に接続される。
【０００８】
そして、下側に配置されたＰＣＢ２２の下部表面には、外部回路、即ち、マザーボード（ｍｏｔｈｅｒ  ｂｏａｒｄ）上への実装のためのソルダボール２８が取り付けられる。
【０００９】
しかしながら、従来技術に係るスタック型半導体パッケージでは、スタックされたパッケージ間の電気的接続のために、少なくとも２枚のＰＣＢ２２、２４及びコネクションウォール２６が必要となるので、これによって、製造費用及び不良発生率が増大するという問題がある。
【００１０】
また、このような従来技術に係るスタック型半導体パッケージでは、２つのパッケージを互いにスタックした構造であるので、小型化に限界があるという問題がある。
【００１１】
さらに、従来技術に係るスタック型半導体パッケージでは、ＰＣＢ２２、２４間を接続するコネクションウォール２６を使用しているので、コネクションウォール２６を配置するための空間が必要であるために、全体の大きさを縮小することが困難であり、これによって、実装面積を減少させることが困難であるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従って、本発明は、上記した従来技術の問題を解決するために案出されたものであり、その目的は、製造費用及び不良発生率を抑えることができるスタック型半導体パッケージを提供することにある。
【００１３】
また、本発明の他の目的は、従来よりも小型のスタック型半導体パッケージを提供することにある。
【００１４】
また、本発明の更なる他の目的は、不要な空間を除去することによって、従来よりも全体の大きさ及び実装面積を縮小したスタック型半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係るスタック型半導体パッケージは、回路パターンを側面および上面に有する基板上に半導体チップが取り付けられた構造を有し、側面に開口する複数の貫通ビア（ｔｈｒｏｕｇｈ−ｖｉａ）が形成され、互いに積層された少なくとも２つの半導体パッケージと、積層された前記半導体パッケージの複数の前記貫通ビアが重なるように配置され、重なり合うそれぞれの前記貫通ビア間にわたってソルダにより結合され、前記半導体パッケージ間を電気的に接続する複数の電気的接続部材と、最も下側の前記半導体パッケージの基板の下部表面に形成されたソルダボールと、を備え、前記基板の側面に配置された前記回路パターンが前記貫通ビアにより露出され、前記電気的接続部材と電気的に接続され、一方の半導体パッケージの各々の前記貫通ビアが、積層された他方の半導体パッケージの対応する前記貫通ビアに整列され、積層された前記半導体パッケージの側面に連続した貫通ビアを形成することを特徴とする。
【００１６】
前記半導体パッケージの各々は、前記回路パターンを有する前記基板と、前記基板上に取り付けられ、前記基板と電気的に接続された前記半導体チップと、前記半導体チップを含む前記基板の上部表面を封止する封止剤と、前記基板を含む前記封止剤の側面に形成された複数の前記貫通ビアとをさらに備えることができる。
【００１７】
また、前記半導体チップと前記基板とは、ボンディングワイヤ又はソルダバンプにより電気的に接続されることができる。
【００１８】
また、前記貫通ビアの表面は、めっきされることができる。
【００１９】
前記貫通ビアの表面が、銅でめっきされることができる。
【００２０】
前記電気的接続部材が、導電性リードであることができる。
【００２１】
前記電気的接続部材が、ソルダにより前記貫通ビアに取り付けられることができる。
【００２３】
２つ〜４つの前記半導体パッケージが互いにスタックされることができる。
【発明の効果】
【００２４】
本発明によれば、各半導体パッケージの側面に貫通ビアを形成した後、スタックされたパッケージの貫通ビア内に導電性リードを形成することによって、スタックされたパッケージ間の電気的接続を実現することができる。従って、本発明によれば、スタックされたパッケージ間の電気的接続のために余分な空間を必要とせず、高価なＰＣＢ及びコネクションウォールによる電気的接続手段を必要としないので、スタック型半導体パッケージの小型化の実現は勿論、その製造費用及び不良発生率を抑えることができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付の図面を参照して、本発明の実施形態を詳細に説明する。尚、以下の説明及び図面において、同じ符号は同じ又は類似の構成要素を示すこととし、よって、同じ又は類似の構成要素に関する説明を省略する。
【００２６】
まず、本発明の技術的原理を簡略に説明する。本発明では、ＦＢＧＡタイプのパッケージを互いにスタックする場合に、各パッケージの側面にめっきされた貫通ビア（ｐｌａｔｅｄ−ｔｈｒｏｕｇｈ−ｖｉａ）を形成し、この貫通ビアに導電性リード（ｃｏｎｄｕｃｔｉｖｅ  ｌｅａｄ）を形成して、スタックされたパッケージ間の電気的接続がなされるようにする。
【００２７】
このように、本発明は、パッケージをスタックするために必要な余分な空間を設ける必要がない。これにより、スタック型半導体パッケージ全体の平面的大きさを減少させることができることは勿論、厚さも薄くすることができるので、半導体技術において要求される小型化を実現することができる。また、スタック型半導体パッケージを具現する際に、本発明は、従来技術とは異なり、基板及びコネクションウォールの何れをも使用しない。これによって、製造費用及び不良発生率を抑えることができる。
【００２８】
図２及び図３の各々は、本発明の実施形態に係るスタック型半導体パッケージを示す断面図及び斜視図である。
【００２９】
図２及び図３に示すように、本発明の実施形態に係るスタック型半導体パッケージは、ＦＢＧＡタイプのパッケージ１０、２０が互いにスタックされ、複数の電気的接続部材、例えば、複数の導電性リード（ｃｏｎｄｕｃｔｉｖｅ  ｌｅａｄ）５０により、スタックされたパッケージ１０、２０が電気的に接続された構造である。
【００３０】
スタックされたＦＢＧＡタイプのパッケージ１０、２０の各々は、回路パターン３、１３を有する基板２、１２と、基板２、１２上に取り付けられ、基板２、１２と電気的に接続された半導体チップ１、１１と、半導体チップ１、１１を含む基板２、１２の上部表面を封止する封止剤５、１５とを備え、特に、基板２、１２を含む封止剤５、１５の側面に形成された複数の貫通ビア（ｔｈｒｏｕｇｈ−ｖｉａ）４０（図３を参照）を備える。
【００３１】
ここで、半導体チップ１、１１のボンディングパッド１ａ、１１ａと、基板２、１２の回路パターン３、１３とが、例えば、ボンディングワイヤ４、１４により電気的に接続される。フリップチップボンディング方式が適用される場合には、半導体チップ１、１１と基板２、１２とはソルダバンプにより電気的に接続されることもできる。
【００３２】
貫通ビア４０は、基板２、１２を含む封止剤５、１５の側面に、基板２、１２の回路パターン３、１３を露出させるように形成されている。従って、図２に示すように、基板２、１２の回路パターン３、１３は、貫通ビア４０により露出されるように、基板２、１２の側面に配置されるように設計されることが好ましい。
【００３３】
また、貫通ビア４０は、その表面が伝導性に優れる金属膜、例えば、銅でめっきされ、この銅めっき膜４２上には、導電性リード５０の取り付けが容易となるように、ソルダ４４が塗布されている。
【００３４】
最も下側に配置されたパッケージ１０の下部表面には、外部回路、即ち、マザーボード上への実装手段としてソルダボール３０が形成されている。
【００３５】
本発明の実施形態に係るスタック型半導体パッケージの製作工程を以下に説明する。
【００３６】
まず、ウェハレベルで複数のＦＢＧＡタイプのパッケージを製作する。その後、ウェハレベルで製作されたパッケージ側面の、ウェハのスクライブライン近辺の所定の領域に、公知の方法によって複数の貫通ビアホールを形成する。
【００３７】
次に、複数の貫通ビアホールが形成された状態のウェハに対して、シード金属膜の蒸着、感光膜パターンの形成、めっき処理、並びに感光膜パターン及びその下層のシード金属膜の除去などの処理を順次に行い、各貫通ビアホールの表面に銅のめっき膜を形成する。
【００３８】
次に、各貫通ビアホールの表面に銅めっき膜が形成された状態のウェハをスクライブラインに沿って切り離し、個別のパッケージに分離する。この結果、めっきされた貫通ビア４０の表面が外部に露出する。ここで、貫通ビアとは、貫通ホールがその軸方向に２つに切り離されて形成される凹形状の壁面を意味する。
【００３９】
次に、分離された少なくとも２つのパッケージを、それらパッケージの側面に形成された対応する貫通ビア４０が重なって配置されるようにスタックする。
【００４０】
次に、重なって配置されたパッケージの貫通ビア４０の表面にソルダ４４を塗布する。このソルダ４４を用いて、貫通ビア４０の表面に導電性リード５０を取り付け、その後、ソルダ４４を溶融（ｗｅｔｔｉｎｇ）させて、貫通ビア４０の表面の銅めっき膜４２と導電性リード５０との間を接続して、スタックされたパッケージ間を電気的に接続する。
【００４１】
次に、最も下側に配置されたパッケージの基板の下部表面にソルダボール３０を形成して、本発明の実施形態に係るスタック型半導体パッケージの製作を完了する。
【００４２】
上記したように、本発明の実施形態に係るスタック型半導体パッケージは、めっきされた貫通ビアを側面に有するパッケージをスタックした後、重ねて配置された各パッケージの貫通ビアに導電性リードを取り付けて、スタックされたパッケージ間を電気的に接続する構造をしている。従って、本発明の実施形態に係るスタック型半導体パッケージは、スタックされたパッケージ間の電気的接続のための余分な空間を必要とせず、また、貫通ビアの形成及び導電性リードの設置により、従来必要であったＰＣＢ及びコネクションウォールを必要としない。
【００４３】
従って、本発明のスタック型半導体パッケージは、従来技術に係るスタック型半導体パッケージと比較して、全体の平面的大きさ及び厚さを格段に減少させることができ、これによって、小型化を実現することができる。また、本発明のスタック型半導体パッケージは、従来技術に係るスタック型半導体パッケージと比較して、高価なＰＣＢ及びコネクションウォールを使用しないので、製造費用を抑えることができることは勿論、不良発生率をも抑えることができる。
【００４４】
また、上記した本発明の実施形態の説明では、２つのＦＢＧＡタイプのパッケージを互いにスタックしてスタック型半導体パッケージを構成する場合を、具体的に示したが、３つ以上のパッケージをスタックすることも可能である。例えば、図４に示すように、４つのＦＢＧＡタイプのパッケージをスタックして本発明のスタック型半導体パッケージを構成することができる。
【００４５】
以上、本発明の特定の実施形態を図面を参照して詳細に説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で、多様に修正、追加、及び置換が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４６】
【図１】従来技術に係るスタック型半導体パッケージを示す断面図である。
【図２】本発明の実施形態に係るスタック型半導体パッケージを示す断面図である。
【図３】本発明の実施形態に係るスタック型半導体パッケージを示す斜視図である。
【図４】本発明の実施形態に係る４つのパッケージを用いたスタック型半導体パッケージを示す斜視図である。
【符号の説明】
【００４７】
１、１１    半導体チップ
１ａ、１１ａ    ボンディングパッド
２、１２    基板
３、１３    回路パターン
４、１４    ボンディングワイヤ
５、１５    封止剤
１０、２０    パッケージ
３０    ソルダボール
４０    貫通ビア
４２    銅めっき膜
４４    ソルダ
５０    導電性リード
【図１】
0005127213.tif 000002
【図２】
0005127213.tif 000003
【図３】
0005127213.tif 000004
【図４】
0005127213.tif 000005