(57)【特許請求の範囲】
【請求項１】
バッテリから発生するアナログ回路の電源電圧である第１電源電圧及びロジック回路の電源電圧である第２電源電圧が印加され、第１ノード及び第２ノードから前記第１電源電圧及び前記第２電源電圧の電圧レベルに応じて互いに異なる電圧レベルを出力する電圧レベル制御部と、
昇圧電圧に応答して動作し、前記第１ノードと前記第２ノードとの電圧レベルを比較して検出信号を発生させる検出信号発生部と、
前記電圧レベル制御部及び前記検出信号発生部の誤動作を防止し、動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力する出力部と、を備え、
前記電圧レベル制御部は、
前記第１電源電圧及び前記第２電源電圧が第１レベルに維持される間に、前記第１ノードの電圧レベルを前記第２ノードの電圧レベルより高く維持させ、前記第１電源電圧及び前記第２電源電圧のうち少なくとも一つの電源電圧が第２レベルとなれば、前記第２ノードの電圧レベルを一定なレベルに維持させ、前記第１ノードの電圧レベルを前記一定なレベルより低い値となるように制御することを特徴とする電源電圧除去感知回路。
【請求項２】
前記バッテリが除去されれば、前記第１電源電圧及び前記第２電源電圧は、相異なる時間差を有して第２レベルとなることを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項３】
前記検出信号発生部は、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより高ければ、第２レベルの検出信号を出力し、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低ければ、第１レベルの検出信号を出力することを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項４】
前記電圧レベル制御部は、
一端が前記第１電源電圧に接続される第１抵抗と、
ゲートで前記第２電源電圧を受信し、第１端が前記第１ノードに接続される第１トランジスタと、
前記第１抵抗の他端と前記第１トランジスタの第２端との間に直列に接続される第２抵抗と、
一端が前記第１ノードに接続される第３抵抗と、
ゲートと第１端とが前記第３抵抗の他端に接続される第２トランジスタと、
一端が前記第２トランジスタの第２端に接続され、他端が接地電圧に接続される第４抵抗と、
ゲートが前記第１抵抗と前記第２抵抗とが接続される端に接続され、第１端が前記第３抵抗の他端に接続される第３トランジスタと、
ゲートで前記第２電源電圧を受信し、第１端が前記第３トランジスタの第２端に接続され、第２端が前記第２ノードに接続される第４トランジスタと、
前記第２ノードと接地電圧との間に接続されるキャパシタと、を備えることを特徴とする請求項３に記載の電源電圧除去感知回路。
【請求項５】
前記キャパシタは、前記電源電圧除去感知回路の内部に位置し、
前記第１電源電圧及び前記第２電源電圧が第１レベルに維持される間に、前記第２ノードの電圧レベルに応答して充電され、前記第１電源電圧または前記第２電源電圧が第２レベルとなる場合、前記第２ノードの電圧レベルを一定なレベルに維持させることを特徴とする請求項４に記載の電源電圧除去感知回路。
【請求項６】
前記検出信号発生部は、
前記昇圧電圧に応答して動作し、前記第１ノードに負の端子が接続され、前記第２ノードに正の端子が接続されて前記検出信号を発生させる比較器を備えることを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項７】
前記出力部は、
前記検出信号の電圧レベルを低下させるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力を反転論理和する反転論理和手段と、
前記動作活性信号及び前記反転論理和手段の出力を論理積する論理積手段と、
前記論理積手段の出力を反転させて前記検出制御信号として出力するインバータと、を備えることを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項８】
前記ダウンシフティング部は、
前記検出信号を反転させるインバータを備え、
前記インバータは、前記第２電源電圧に応答して動作することを特徴とする請求項７に記載の電源電圧除去感知回路。
【請求項９】
バッテリから発生するアナログ回路の電源電圧である第１電源電圧及びロジック回路の電源電圧である第２電源電圧の電圧レベルに応じて互いに異なる電圧レベルを第１ノード及び第２ノードから出力するステップと、
前記第１ノードと前記第２ノードとの電圧レベルを比較して検出信号を出力するステップと、
動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力するステップと、を含み、
前記互いに異なる電圧レベルを第１ノード及び第２ノードから出力するステップは、前記第１電源電圧及び前記第２電源電圧が第１レベルに維持される間に、前記第１ノードの電圧レベルを前記第２ノードの電圧レベルより高く維持し、前記第１電源電圧及び前記第２電源電圧のうち少なくとも一つの電源電圧が第２レベルとなれば、前記第２ノードの電圧レベルを一定なレベルに維持し、前記第１ノードの電圧レベルを前記一定なレベルより低い値となるように制御するステップを含むことを特徴とする電源電圧除去感知方法。
【請求項１０】
前記バッテリが除去されれば、前記第１電源電圧及び前記第２電源電圧は、相異なる時間差を有して第２レベルとなることを特徴とする請求項９に記載の電源電圧除去感知方法。
【請求項１１】
前記制御するステップは、
前記第１電源電圧及び前記第２電源電圧が第１レベルに維持される間に、前記第２ノードの電圧レベルに応答して、前記第２ノードと接地電圧との間に接続されるキャパシタに電荷を充電するステップと、
前記第１電源電圧または前記第２電源電圧が第２レベルとなる場合、前記第２ノードの電圧レベルを前記キャパシタに充電された電荷に対応する一定なレベルに維持するステップと、を含むことを特徴とする請求項９に記載の電源電圧除去感知方法。
【請求項１２】
前記検出制御信号を出力するステップは、
前記検出信号を遅延させるステップと、
前記検出信号と前記遅延された検出信号とを反転論理和するステップと、
前記動作活性信号及び前記反転論理和された信号を論理積するステップと、
前記論理積された信号を反転させて前記検出制御信号として出力するステップと、を含むことを特徴とする請求項９に記載の電源電圧除去感知方法。
【請求項１３】
パネルと、
前記パネルを制御して前記パネルに映像をディスプレイさせる駆動部と、を備え、
前記駆動部は、
前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、前記バッテリから発生するアナログ回路の電源電圧である第１電源電圧及びロジック回路の電源電圧である第２電源電圧のうち少なくとも一方が第２レベルになったことに応答して第２レベルの検出制御信号を発生させる電源電圧除去感知部と、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する電圧昇圧部と、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するマイクロプロセッサと、
前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするソースドライバと、を備え、
前記パネルは、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるゲートドライバを備えることを特徴とするバッテリ除去時のパネル残像を除去するディスプレイ装置。
【請求項１４】
前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにすることを特徴とする請求項１３に記載のバッテリ除去時のパネル残像を除去するディスプレイ装置。
【請求項１５】
前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項１３に記載のバッテリ除去時のパネル残像を除去するディスプレイ装置。
【請求項１６】
パネルと、
前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備え、
前記駆動部は、
前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、前記バッテリから発生するアナログ回路の電源電圧である第１電源及びロジック回路の電源電圧である第２電源電圧のうち少なくとも一方が第２レベルになったことに応答して第２レベルの検出制御信号を発生させる電源電圧除去感知部と、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する電圧昇圧部と、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するマイクロプロセッサと、
前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするソースドライバと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるゲートドライバと、を備えることを特徴とするバッテリ除去時のパネル残像を一時に除去するディスプレイ装置。
【請求項１７】
前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにすることを特徴とする請求項１６に記載のバッテリ除去時のパネル残像を一時に除去するディスプレイ装置。
【請求項１８】
前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項１６に記載のバッテリ除去時のパネル残像を一時に除去するディスプレイ装置。
【請求項１９】
パネルと、前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備えるディスプレイ装置のバッテリ除去時の前記パネルに表れる残像を除去する方法において、
前記バッテリが除去される場合、前記バッテリから発生するアナログ回路の電源電圧である第１電源電圧及びロジック回路の電源電圧である第２電源電圧のうち少なくとも一方が第２レベルになったことに応答して第２レベルの検出制御信号を発生させるステップと、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止させるステップと、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するステップと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させることによって、前記パネルのキャパシタに充電されたあらゆる電荷を放電させるステップと、を含むことを特徴とするディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
【請求項２０】
前記充電されたあらゆる電荷を放電させるステップは、
前記検出制御信号に応答して、前記パネルのソースラインの出力端の電圧レベルを接地電圧レベルにするステップと、
前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧の電圧レベルを接地電圧レベルにするステップと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるステップと、を含むことを特徴とする請求項１９に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
【請求項２１】
前記パネルは、ゲートドライバを内蔵していることを特徴とする請求項１９に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
【請求項２２】
前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項１９に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧除去感知回路及びそれを備えるディスプレイ装置に係り、特にあらゆるゲートドライバを同時にターンオンさせないディスプレイ装置でのバッテリ除去時のパネルに表れる残像を急速に除去するディスプレイ装置及び方法に関する。
【背景技術】
【０００２】
ディスプレイ装置において、電源電圧が除去される場合、パッシブマトリックス方式を利用するディスプレイ装置では、放電回路を利用してパネル駆動電圧を放電させて画像を除去する方法を使用する。すなわち、パッシブマトリックス方式では、バッテリが除去されれば、パネルに印加される駆動電圧を強制的に放電させてパネルに残っている画像を強制的に急速に除去する。
【０００３】
さらに説明すれば、バッテリが除去される場合、液晶パネルを駆動させる駆動電圧ＶＧＨ，ＶＧＬ，ＡＶＤＤが強制的に放電される。ここで、ＶＧＨ及びＶＧＬは、パネルのゲートラインを制御する電圧であり、ＡＶＤＤは、ソースドライバの出力電圧である。ＶＧＨ及びＡＶＤＤは、電源電圧が昇圧された電圧であり、ＶＧＬは、電源電圧が昇圧された電圧であって、負の電圧レベルを有する。
【０００４】
強制放電方式は、パネルのゲートラインをターンオフさせる電圧ＶＧＯＦＦが負電圧であることを利用するものであって、もし、電圧ＶＧＯＦＦが負電圧でなく、放電により接地電圧レベルとなる場合、パネルのゲートラインは、完全なターンオン状態ではなくても一定な電流を流す状態となる。
【０００５】
したがって、パネルのゲートラインが一定な電流を流す状態で、ソースドライバの出力電圧ＡＶＤＤを接地電圧レベルに放電させる場合、パネルのキャパシタに保存された電荷が除去されて画像がなくなり、パネルの特性によって、パネルは白色または黒色を表す。
【０００６】
しかし、パッシブマトリックス方式を利用するディスプレイ装置と異なり、アクティブマトリックス方式を利用するディスプレイ装置（例えば、ＴＦＴ−ＬＣＤなど）では、電源電圧を発生させるバッテリを除去すれば、液晶パネルに一定な時間、画像が残っていて徐々に除去される。
【０００７】
すなわち、アクティブマトリックス方式を利用するディスプレイ装置は、強制放電方式を利用しないので、バッテリ除去時のパネルから画像が除去されるのに時間がかかり、一時に画面がきれいに除去されないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、バッテリの除去を認識する電源電圧除去感知回路を提供するところにある。
【０００９】
本発明が解決しようとする他の課題は、バッテリの除去を認識する電源電圧除去感知方法を提供するところにある。
【００１０】
本発明が解決しようとするさらに他の課題は、電源電圧除去感知回路を利用してあらゆるゲートドライバを同時にターンオンさせないディスプレイ装置でも、バッテリの除去時のパネルに表れる残像を速く除去するディスプレイ装置を提供するところにある。
【００１１】
本発明が解決しようとするさらに他の課題は、電源電圧除去感知回路を利用してあらゆるゲートドライバを同時にターンオンさせないディスプレイ装置でも、バッテリの除去時のパネルに表れる残像を速く除去する方法を提供するところにある。
【課題を解決するための手段】
【００１２】
前記課題を解決するための本発明の実施形態による電源電圧除去感知回路は、電圧レベル制御部、検出信号発生部及び出力部を備える。電圧レベル制御部は、第１電源電圧及び第２電源電圧が第１レベルに維持される間に、第１ノードの電圧レベルを第２ノードの電圧レベルより高く維持させ、前記第１電源電圧または第２電源電圧が第２レベルとなれば、前記第２ノードの電圧レベルを一定なレベルに維持させ、前記第１ノードの電圧レベルを前記一定なレベルより低い値に制御する。検出信号発生部は、昇圧電圧に応答して動作し、前記第１ノードと前記第２ノードとの電圧レベルを比較して検出信号を発生させる。出力部は、前記電圧レベル制御部及び前記検出信号発生部の誤動作を防止し、動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力する。
【００１３】
前記第１電源電圧及び前記第２電源電圧は、バッテリから発生する電圧であり、前記バッテリが除去されれば、前記第１電源電圧及び前記第２電源電圧は、相異なる時間差を有して第２レベルとなる。
【００１４】
前記検出信号発生部は、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより高ければ、第２レベルの検出信号を出力し、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低ければ、第１レベルの検出信号を出力する。
【００１５】
前記電圧レベル制御部は、第１ないし第４抵抗、第１ないし第４トランジスタ及びキャパシタを備える。第１抵抗は、一端が前記第１電源電圧に接続される。第１トランジスタは、ゲートで前記第２電源電圧を受信し、第１端が前記第１ノードに接続される。第２抵抗は、前記第１抵抗の他端と前記第１トランジスタの第２端との間に直列に接続される。第３抵抗は、一端が前記第１ノードに接続される。第２トランジスタは、ゲートと第１端とが前記第３抵抗の他端に接続される。第４抵抗は、一端が前記第２トランジスタの第２端に接続され、他端が接地電圧に接続される。第３トランジスタは、ゲートが前記第１抵抗と前記第２抵抗とが接続される端に接続され、第１端が前記第３抵抗の他端に接続される。第４トランジスタは、ゲートで前記第２電源電圧を受信し、第１端が前記第３トランジスタの第２端に接続され、第２端が前記第２ノードに接続される。キャパシタは、前記第２ノードと接地電圧との間に接続される。
【００１６】
前記キャパシタは、前記電源電圧除去感知回路の内部に位置し、前記第１電源電圧及び第２電源電圧が第１レベルに維持される間に、前記第２ノードの電圧レベルに応答して充電されて前記第１電源電圧または第２電源電圧が第２レベルとなる場合、前記第２ノードの電圧レベルを一定なレベルに維持させる。
【００１７】
前記検出信号発生部は、前記昇圧電圧に応答して動作し、前記第１ノードに負の端子が接続され、前記第２ノードに正の端子が接続されて、前記検出信号を発生させる比較器を備える。
【００１８】
前記出力部は、ダウンシフティング部、遅延部、反転論理和手段、論理積手段及びインバータを備える。ダウンシフティング部は、前記検出信号の電圧レベルを低下させる。遅延部は、前記ダウンシフティング部の出力を遅延させる。反転論理和手段は、前記遅延部の出力及び前記ダウンシフティング部の出力を反転論理和する。論理積手段は、前記動作活性信号及び前記反転論理和手段の出力を論理積する。インバータは、前記論理積手段の出力を反転させて前記検出制御信号として出力する。
【００１９】
前記ダウンシフティング部は、前記検出信号を反転させるインバータを備え、前記インバータは、前記第２電源電圧に応答して動作する。
【００２０】
前記他の課題を解決するための本発明の実施形態による電源電圧除去感知方法は、バッテリから発生する第１電源電圧及び第２電源電圧が第１レベルに維持される間に、第１ノードの電圧レベルを第２ノードの電圧レベルより高く維持し、前記第１電源電圧または第２電源電圧が第２レベルとなれば、前記第２ノードの電圧レベルを一定なレベルに維持し、前記第１ノードの電圧レベルを前記一定なレベルより低い値に制御するステップと、前記第１ノードの電圧レベルと前記第２ノードの電圧レベルとを比較して検出信号を出力するステップと、動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力するステップと、を含む。
【００２１】
前記第１電源電圧及び前記第２電源電圧は、前記バッテリが除去されれば、相異なる時間差を有して第２レベルとなる。
【００２２】
検出信号を出力するステップは、前記第１電源電圧及び第２電源電圧が第１レベルに維持される間に、前記第２ノードの電圧レベルに応答して、前記第２ノードと接地電圧との間に接続されるキャパシタに電荷を充電するステップと、前記第１電源電圧または第２電源電圧が第２レベルとなる場合、前記第２ノードの電圧レベルを前記キャパシタに充電された電荷に対応する一定なレベルに維持するステップと、を含む。
【００２３】
前記検出制御信号を出力するステップは、前記検出信号を遅延させるステップと、前記検出信号と前記遅延された検出信号とを反転論理和するステップと、前記動作活性信号及び前記反転論理和された信号を論理積するステップと、前記論理積された信号を反転させて前記検出制御信号として出力するステップと、を含む。
【００２４】
前記さらに他の課題を解決するための本発明の実施形態によるディスプレイ装置は、パネルと、前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備える。前記駆動部は、電源電圧除去感知部、電圧昇圧部、マイクロプロセッサ及びソースドライバを備える。電源電圧除去感知部は、前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、第２レベルの検出制御信号を発生させる。電圧昇圧部は、前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する。マイクロプロセッサは、前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断する。ソースドライバは、前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにする。前記パネルは、前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるゲートドライバを備える。
【００２５】
前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにする。
【００２６】
前記さらに他の課題を解決するための本発明の他の実施形態によるディスプレイ装置は、パネルと、前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備える。前記駆動部は、電源電圧除去感知部、電源昇圧部、マイクロプロセッサ、ソースドライバ及びゲートドライバを備える。電源電圧除去感知部は、前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、第２レベルの検出制御信号を発生させる。電源昇圧部は、前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する。マイクロプロセッサは、前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断する。ソースドライバは、前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにする。ゲートドライバは、前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させる。
【００２７】
前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにする。
【００２８】
前記さらに他の課題を解決するための本発明の実施形態による残像除去方法は、パネルと、前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備えるディスプレイ装置のバッテリ除去時の前記パネルに表れる残像を除去する方法であって、前記バッテリが除去される場合、第２レベルの検出制御信号を発生させるステップと、前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止させるステップと、前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するステップと、前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させることによって、前記パネルのキャパシタに充電されたあらゆる電荷を放電させるステップと、を含む。
【００２９】
前記充電されたあらゆる電荷を放電させるステップは、前記検出制御信号に応答して、前記パネルのソースラインの出力端の電圧レベルを接地電圧レベルにするステップと、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧の電圧レベルを接地電圧レベルにするステップと、前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるステップと、を含む。
【００３０】
前記パネルは、ゲートドライバを内蔵している。
【００３１】
前記パネルは、アクティブマトリックス方式のパネルである。
【発明の効果】
【００３２】
本発明の実施形態による電源電圧除去感知回路は、内蔵キャパシタを利用して電源電圧除去を感知することによって、回路のサイズを減少させる。
【００３３】
また、本発明の実施形態による電源電圧除去感知回路は、トランジスタのしきい電圧と抵抗値とを調節して、電源電圧除去を感知できる電圧レベルを調節できる。
【００３４】
一方、本発明の実施形態によるディスプレイ装置は、パネルのゲートラインを同時に活性化させない場合にも、電源電圧の除去時のパネルに表れる残像を除去できる。
【発明を実施するための最良の形態】
【００３５】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
【００３６】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に付示された同一参照符号は同一部材を示す。
【００３７】
図１は、本発明の実施形態による電源電圧除去感知回路の構成図である。
【００３８】
図１に示した本発明の実施形態による電源電圧除去感知回路１００は、比較器の正の端子に入力される信号の勾配を調整するものではなく、感知回路１００の内部キャパシタＣＩＮを利用して比較器ＣＯＭＰの正の端子、すなわち第２ノードＮ２の電圧レベルを一定に維持する方法を利用する。
【００３９】
図１に示すように、電源電圧除去感知回路１００は、電圧レベル制御部１１０、検出信号発生部１３０及び出力部１５０を備える。
【００４０】
電圧レベル制御部１１０は、第１電源電圧ＶＤＤＡ及び第２電源電圧ＶＤＤが第１レベルに維持される間に、第１ノードＮ１の電圧レベルを第２ノードＮ２の電圧レベルより高く維持させる。
【００４１】
一方、電圧レベル制御部１１０は、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなれば、第２ノードＮ２の電圧レベルを一定なレベルに維持させ、第１ノードＮ１の電圧レベルを一定なレベルより低い値に制御する。説明の便宜のために、第１レベルはハイレベルであり、第２レベルはローレベルであると仮定する。
【００４２】
バッテリでは、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとの二つの電源電圧が発生する。第１電源電圧ＶＤＤＡは、アナログ電圧であって、第２電源電圧ＶＤＤよりさらに高い電圧レベルを有し、第２電源電圧ＶＤＤは、電源電圧除去感知回路１００のロジックレベルを制御する電圧である。
【００４３】
バッテリが除去されれば、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとは、相異なる時間差を有して第２レベルとなる。すなわち、バッテリが除去されれば、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤのうち一つが先に第２レベルに低下し、他の一つは遅れて第２レベルに低下する。
【００４４】
既存の電源電圧除去感知回路と異なり、本発明の実施形態による電源電圧除去感知回路１００は、どの電圧が先に第２レベルに低下するかと関係なくバッテリが除去されることを感知できる。
【００４５】
図１を参照して電圧レベル制御部１１０についてさらに説明すれば、電圧レベル制御部１１０は、第１ないし第４抵抗Ｒ１ないしＲ４、第１ないし第４トランジスタＴＲ１ないしＴＲ４、及びキャパシタＣＩＮを備える。
【００４６】
第１抵抗Ｒ１は、一端が第１電源電圧ＶＤＤＡに接続される。第１トランジスタＴＲ１は、ゲートで第２電源電圧ＶＤＤを受信し、第１端が第１ノードＮ１に接続される。
【００４７】
第２抵抗Ｒ２は、第１抵抗Ｒ１の他端と第１トランジスタＴＲ１の第２端との間に直列に接続される。第３抵抗Ｒ３は、一端が第１ノードＮ１に接続される。
【００４８】
第２トランジスタＴＲ２は、ゲートと第１端とが第３抵抗Ｒ３の他端に接続される。第４抵抗Ｒ４は、一端が第２トランジスタＴＲ２の第２端に接続され、他端が接地電圧ＶＳＳに接続される。
【００４９】
第３トランジスタＴＲ３は、ゲートが第１抵抗Ｒ１と第２抵抗Ｒ２とが接続される端に接続され、第１端が第３抵抗Ｒ３の他端に接続される。
【００５０】
第４トランジスタＴＲ４は、ゲートで第２電源電圧ＶＤＤを受信し、第１端が第３トランジスタＴＲ３の第２端に接続され、第２端が第２ノードＮ２に接続される。
【００５１】
キャパシタＣＩＮは、第２ノードＮ２と接地電圧ＶＳＳとの間に接続される。前述したように、キャパシタＣＩＮは、電源電圧除去感知回路１００の内部に位置する。
【００５２】
キャパシタＣＩＮは、第１電源電圧ＶＤＤＡ及び第２電源電圧ＶＤＤが第１レベルに維持される間に、第２ノードＮ２の電圧レベルに応答して電荷を充電する。一方、キャパシタＣＩＮは、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなる場合、第２ノードＮ２の電圧レベルを充電された電荷の量に対応する一定なレベルに維持させる。
【００５３】
検出信号発生部１３０は、昇圧電圧ＡＶＤＤに応答して動作する。検出信号発生部１３０は、第１ノードＮ１と第２ノードＮ２との電圧レベルを比較して検出信号ＤＥＴＳを発生させる。
【００５４】
すなわち、検出信号発生部１３０は、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより高ければ、第２レベルの検出信号ＤＥＴＳを出力し、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより低ければ、第１レベルの検出信号ＤＥＴＳを出力する。
【００５５】
検出信号発生部１３０は、昇圧電圧ＡＶＤＤに応答して動作し、第１ノードＮ１に負の端子が接続され、第２ノードＮ２に正の端子が接続されて検出信号ＤＥＴＳを発生させる比較器ＣＯＭＰを備える。
【００５６】
以下、電圧レベル制御部１１０と検出信号発生部１３０との動作について説明する。
【００５７】
まず、昇圧電圧ＡＶＤＤは、電源電圧除去感知回路１００がパネルを備えるディスプレイ装置（図示せず）に装着される場合、ディスプレイ装置を駆動する駆動電圧である。昇圧電圧ＡＶＤＤは、ディスプレイ装置（図示せず）の電圧昇圧部（図示せず）により電源電圧が昇圧された電圧レベルを有する。
【００５８】
ディスプレイ装置（図示せず）のスタンドバイモードやスリープモードで、第２電源電圧ＶＤＤは、第２レベル、すなわちローレベルであり、第１及び第４トランジスタＴＲ１，ＴＲ４をターンオフさせる。これにより、電源電圧除去感知回路１００が動作せずに消費電流を低減できる。
【００５９】
昇圧電圧ＡＶＤＤの発生が完了するということは、ディスプレイ装置が正常に動作するということを意味する。昇圧電圧ＡＶＤＤの発生が完了すれば、第２電源電圧もハイレベルとなって第１及び第４トランジスタＴＲ１，ＴＲ４をターンオンさせる。これにより、電源電圧除去感知回路１００は、バッテリの除去を認識できる状態になる。
【００６０】
バッテリが装着され、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとが正常に動作すれば、第１ないし第４トランジスタＴＲ１ないしＴＲ４がターンオンされ、第１ないし第４抵抗Ｒ１ないしＲ４の抵抗値によって第１ノードＮ１と第２ノードＮ２との電圧レベルが決定される。このとき、第１ノードＮ１の電圧レベルは、第２ノードＮ２の電圧レベルより高い。したがって、比較器ＣＯＭＰは、ローレベルの検出信号ＤＥＴＳを発生させる。
【００６１】
第１ないし第４抵抗Ｒ１ないしＲ４は、第１電源電圧ＶＤＤＡを抵抗比によって分配して、第２電源電圧ＶＤＤを検出する第１及び第２トランジスタＴＲ１，ＴＲ２のしきい電圧Ｖｔｈ条件を満足させ、比較器ＣＯＭＰの両端電圧を調整する。
【００６２】
出力部１５０は、電圧レベル制御部１１０及び検出信号発生部１３０の誤動作を防止し、動作活性信号ＳＥＮに応答して、検出信号ＤＥＴＳを反転させて検出制御信号ＤＥＴＣＴＲＬＳとして出力する。
【００６３】
図１に示すように、出力部１５０は、ダウンシフティング部１５１、遅延部１５３、反転論理和手段１５５、論理積手段１５７及びインバータ１５９を備える。ダウンシフティング部１５１は、検出信号ＤＥＴＳの電圧レベルを低下させる。
【００６４】
ダウンシフティング部１５１は、検出信号ＤＥＴＳを反転させるインバータＩ１を備え、インバータＩ１は、第２電源電圧ＶＤＤに応答して動作する。
【００６５】
比較器ＣＯＭＰが昇圧電圧ＡＶＤＤに応答して動作するので、比較器ＣＭＰから出力される検出信号ＤＥＴＳのレベルも、電源電圧除去感知回路１００のロジック電源電圧レベルである第２電源電圧ＶＤＤの電圧レベルより高い。
【００６６】
したがって、ダウンシフティング部１５１は、検出信号ＤＥＴＳのレベルをロジック動作できる第１電源電圧ＶＤＤのレベルに低下させる役割を行う。
【００６７】
遅延部１５３は、ダウンシフティング部１５１の出力を遅延させる。特に、遅延部１５３は、比較器ＣＯＭＰの入力端子（すなわち、ノード１及びノード２）の電圧レベルが揺れて比較器ＣＯＭＰの出力が瞬間的にハイレベルとなって誤動作を起こす場合、誤動作を防止する機能を行う。
【００６８】
すなわち、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとが正常に動作して検出信号ＤＥＴＳがローレベルに発生していて、比較器ＣＯＭＰが瞬間的に誤動作して一定時間の間に検出信号ＤＥＴＳがハイレベルとなれば、直接反転論理和手段１５５に入力される信号は、ハイレベルであるが、遅延部１５３を通過して反転論理和手段１５５に入力される信号は、ローレベルであるので、反転論理和手段１５５は、ローレベルの信号を出力し続ける。
【００６９】
したがって、遅延部１５３と反転論理和手段１５５とを利用して、第１電源電圧ＶＤＤＡや第２電源電圧ＶＤＤの瞬間的なグリッチなどによる誤動作を防止できる。遅延部１５３の遅延時間を選択的に設定することによって、誤動作の防止機能を調節できる。
【００７０】
論理積手段１５７は、動作活性信号ＳＥＮ及び反転論理和手段１５５の出力を論理積する。インバータＩ２は、論理積手段１５７の出力を反転させて検出制御信号ＤＥＴＣＴＲＬＳとして出力する。
【００７１】
電源電圧除去感知回路１００がディスプレイ装置（図示せず）に装着される場合、動作活性信号ＳＥＮは、ディスプレイ装置のパネルに映像がディスプレイされれば、第１レベルに活性化される。
【００７２】
パネルに映像がディスプレイされる前は、バッテリの除去がパネルにいかなる影響も及ぼさないため、実際にパネルにディスプレイされた以後に、バッテリのみの除去を感知するために動作活性信号ＳＥＮを利用する。
【００７３】
図２は、図１の電源電圧除去感知回路の動作を説明するためのフローチャートである。以下では、図１及び図２を参照して、電源電圧除去感知回路１００の動作について詳細に説明する。
【００７４】
本発明の実施形態による電源電圧除去感知方法は、バッテリから発生する第１電源電圧ＶＤＤＡ及び第２電源電圧ＶＤＤが第１レベルに維持される場合、第２レベルの検出信号ＤＥＴＳを出力し、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなることを検出して、第１レベルの検出信号ＶＤＤを出力する。
【００７５】
まず、電源電圧除去感知方法は、第１電源電圧ＶＤＤＡ及び第２電源電圧ＶＤＤが第１レベルに維持される場合、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより高く維持されるように制御し、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなる場合、第２ノードＮ２の電圧レベルを一定なレベルにし、第１ノードＮ１の電圧レベルを第２ノードＮ２の電圧レベルより低く制御する（Ｓ２１０）。ステップＳ２１０は、図１の電圧レベル制御部１１０で行われる。
【００７６】
図１及び図２を参照してステップＳ２１０をさらに詳細に説明すれば、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとが第１レベルに維持される場合、第１ないし第４トランジスタＴＲ１ないしＴＲ４はいずれもターンオンされる。したがって、第１ノードＮ１の電圧レベルは、第３抵抗Ｒ３に印加される電圧と、第３及び第４トランジスタＴＲ３，ＴＲ４のしきい電圧Ｖｔｈとを合わせただけ、第２ノードＮ２の電圧レベルより高く維持される。したがって、比較器ＣＯＭＰは、第２レベルの検出信号ＤＥＴＳを出力する（Ｓ２３０）。
【００７７】
一方、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとが第１レベルに維持される間に、第２ノードＮ２の電圧レベルは、一定な値を維持する。すなわち、第２ノードＮ２の電圧レベルは、第１電源電圧ＶＤＤＡから第１ないし第３抵抗Ｒ１ないしＲ３での電圧降下値と、第１、第３及び第４トランジスタＴＲ１，ＴＲ３，ＴＲ４のしきい電圧Ｖｔｈとを合わせただけ低い値を維持する。
【００７８】
したがって、第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとが第１レベルに維持される間に、内部キャパシタＣＩＮには、第２ノードＮ２の電圧レベルに該当する電荷が充電される。
【００７９】
次に、バッテリが除去されて第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなる場合について説明する。まず、第１電源電圧ＶＤＤＡが第２レベルとなる場合、第３トランジスタＴＲ３がターンオフされる。また、第１電源電圧ＶＤＤＡが第２レベルとなるため、第１ノードＮ１の電圧レベルも第２レベルとなる。
【００８０】
このとき、第３トランジスタＴＲ３がターンオフされるので、第２ノードＮ２の電圧レベルは、内部キャパシタＣＩＮに充電された電荷に対応する一定なレベルに維持される。したがって、結局、第１電源電圧ＶＤＤＡが第２レベルとなる場合、第２ノードＮ２の電圧レベルは、第１ノードＮ１の電圧レベルより高い。
【００８１】
一方、第２電源電圧ＶＤＤが第２レベルとなる場合、第１トランジスタＴＲ１及び第４トランジスタＴＲ４がターンオフされる。また、第１トランジスタＴＲ１がターンオフされるため、第１ノードＮ１の電圧レベルも第２レベルとなる。
【００８２】
このとき、第４トランジスタＴＲ４がターンオフされるので、第２ノードＮ２の電圧レベルは、内部キャパシタＣＩＮに充電された電荷に対応する一定なレベルに維持される。したがって、結局、第２電源電圧ＶＤＤが第２レベルとなる場合、第２ノードＮ２の電圧レベルは、第１ノードＮ１の電圧レベルより高い。
【００８３】
第１電源電圧ＶＤＤＡと第２電源電圧ＶＤＤとがいずれも第２レベルとなる場合、第１、第３及び第４トランジスタＴＲ１，ＴＲ３，ＴＲ４がターンオフされる。したがって、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなる場合と同様に、第２電源電圧ＶＤＤが第２レベルとなる場合、第２ノードＮ２の電圧レベルは、第１ノードＮ１の電圧レベルより高い。
【００８４】
したがって、第１電源電圧ＶＤＤＡまたは第２電源電圧ＶＤＤが第２レベルとなる場合、第２ノードＮ２の電圧レベルは、第１ノードＮ１の電圧レベルより高いため、比較器ＣＯＭＰは、第１レベルの検出信号ＤＥＴＳを出力する（Ｓ２３０）。
【００８５】
比較器ＣＯＭＰから出力される検出信号ＤＥＴＳは、動作活性信号ＳＥＮに応答して反転され、検出制御信号ＤＥＴＣＴＲＬＳとして出力される（Ｓ２５０）。ステップＳ２５０は、図１の出力部１５０で行われる。
【００８６】
図３は、本発明の実施形態によるディスプレイ装置の構成図である。
【００８７】
本発明では、所定の順序によってゲートラインを順次に活性化させることによって、電源電圧の除去時にゲートラインを同時に活性化させないパネルまたはゲートドライバが内蔵されたパネルでも、パネルに表れる残像を除去できる方法を提案する。
【００８８】
図３は、本発明の実施形態によるディスプレイ装置の構成図であり、図４は、図３のディスプレイ装置の動作を説明するためのフローチャートである。以下では、図３及び図４を参照して、本発明の実施形態によるバッテリ除去時の残像を除去するディスプレイ装置及び方法について説明する。
【００８９】
ディスプレイ装置３００は、パネル３１０と、パネル３１０を制御して、パネル３１０に映像をディスプレイさせる駆動部３３０とを備える。駆動部３３０は、電源電圧除去感知部３３１、電圧昇圧部３３３、マイクロプロセッサ３３５及びソースドライバ３３７を備える。
【００９０】
一方、パネル３１０は、アクティブマトリックス方式のパネルであり、ゲートドライバ３１５が内蔵されている。また、ゲートドライバ３１５が内蔵されたパネル３１０では、パネル３１０のゲートラインを同時に活性化させることが不可能である。
【００９１】
電源電圧除去感知部３３１は、駆動部３３０及びパネル３１０に電源電圧を供給するバッテリが除去されるかを感知して、バッテリが除去される場合、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳを発生させる。
【００９２】
電圧昇圧部３３３は、昇圧電圧を発生させて駆動部３３０の内部及びパネル３１０に供給する。一方、バッテリが除去される場合、電圧昇圧部３３３は停止し、それ以上昇圧電圧を発生させない。
【００９３】
マイクロプロセッサ３３５は、外部から受信される制御信号（図示せず）に応答して、パネル３１０のディスプレイに必要な信号を発生させて駆動部３３０及びパネル３１０に供給する。ソースドライバ３３７は、パネル３１０のソースラインを制御する。ソースドライバ３３７は、マイクロプロセッサ３３５により制御される。
【００９４】
まず、バッテリが除去される場合、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳが発生する（Ｓ４１０）。ステップＳ４１０は、図３の電源電圧除去感知部３３１で行われる。電源電圧除去感知部３３１は、図１の電源電圧除去感知回路１００と同じ構成を有し、動作原理も同じである。したがって、電源電圧除去感知部３３１の構成及び動作についての説明は省略する。
【００９５】
また、当業者は、図１の電源電圧除去感知回路以外の同じ動作を行える他の回路を本発明のディスプレイ装置３００に適用できる。
【００９６】
次いで、検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル３１０に印加される昇圧電圧を遮断する（Ｓ４３０）。ステップＳ４３０は、図３の電圧昇圧部３３３で行われる。
【００９７】
電圧昇圧部３３３は、検出制御信号ＤＥＴＣＴＲＬが第１レベルである間には、昇圧電圧を発生させる。しかし、バッテリが除去されて検出制御信号ＤＥＴＣＴＲＬが第２レベルとなれば、電圧昇圧部３３３は停止し、それ以上昇圧電圧を発生させない。
【００９８】
すなわち、バッテリが除去されれば、電源電圧の供給が中断されるので、電圧昇圧部３３３は、昇圧電圧の発生を中断し、既に発生した昇圧電圧は、ディスプレイの以後の動作（Ｓ４５０，Ｓ４７０）を行うのに利用される。
【００９９】
一方、バッテリの除去時、電圧昇圧部３３３が停止することによって、不要な電流消費が発生しないので、バッテリの電源電圧はさらに長時間維持されうる。
【０１００】
次いで、検出制御信号ＤＥＴＣＴＲＬに応答して、駆動部３３０が受信する制御信号（図示せず）を遮断する（Ｓ４５０）。ステップＳ４５０は、図３のマイクロプロセッサ３３５で行われる。
【０１０１】
検出制御信号ＤＥＴＣＴＲＬＳが第１レベルである間に、マイクロプロセッサ３３５は、外部から受信される制御信号を受信して駆動部３３０とパネル３１０との動作を制御する。しかし、検出制御信号ＤＥＴＣＴＲＬＳが第２レベルとなれば、マイクロプロセッサ３３５は、駆動部３３０が受信する制御信号を遮断する。バッテリが除去されたので、ディスプレイ装置３００がパネル３１０の画像を除去する動作以外の不要なロジック動作を行えないようにするためである。これにより、ロジックバッテリを長時間維持できる。
【０１０２】
次いで、検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル３１０のゲートラインを所定の順序によって交互に活性化させることによって、パネル３１０のキャパシタに充電された電荷を放電させる（Ｓ４７０）。ステップＳ４７０は、ソースドライバ３３７及びパネル３１０で行われる。
【０１０３】
パネル３１０に画像がディスプレイされる過程は、次の通りである。すなわち、ゲートラインが活性化されてトランジスタがターンオンされれば、ソースラインを介して色相データがトランジスタに接続されたキャパシタに保存され、キャパシタに保存された電荷値によって画像がディスプレイされる。
【０１０４】
しかし、バッテリが除去される場合、残像を発生させないために、パネル３１０の画像が急速に除去されなければならない。すなわち、パネル３１０のキャパシタに保存された色相データ（すなわち、電荷）が急速に放電されなければならない。かかる放電動作がステップＳ４７０で行われる。
【０１０５】
ステップＳ４７０をさらに説明すれば、検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル３１０のあらゆるソースラインの出力端の電圧レベルを接地レベルにする。かかる動作は、図３のソースドライバ３３７で行われる。すなわち、ソースドライバ３３７は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネルのあらゆるソースラインの出力端の電圧レベルを接地レベルにする。
【０１０６】
そして、検出制御信号に応答して、パネル３１０の内部キャパシタに接続された基準電圧の電圧レベルを接地レベルにする。かかる動作は、パネル３１０で行われる。すなわち、パネル３１０は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル３１０の内部キャパシタに接続された基準電圧の電圧レベルを接地電圧レベルにする。
【０１０７】
そして、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答したソースドライバ３３７及びパネル３１０の前述した動作と同時に、検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル３１０のゲートラインを交互に活性化させる。かかる動作は、パネル３１０に内蔵されたゲートドライバ３１５で行われる。
【０１０８】
パネル３１０に内蔵されたゲートドライバ３１５は、パネル３１０のゲートラインを同時にいずれも活性化させずに所定の順に交互に活性化させる。
【０１０９】
ゲートドライバ３１５が内蔵されたパネル３１０のゲートラインを活性化させる方法について具体的に説明すれば、次の通りである。まず、パネル３１０のあらゆるゲートライン（ｎ×ｋ個）を、ｎ個のゲートラインを含むｋ個のグループに分離する。そして、ｋ個のグループそれぞれの最初のゲートラインを先に活性化する。次いで、ｋ個のグループそれぞれの二番目のゲートラインを活性化する。かかる方式でｋ個のグループそれぞれのｎ番目のゲートラインを活性化することによって、パネル３１０のあらゆるゲートラインを活性化できる。
【０１１０】
例えば、パネル３１０のあらゆるゲートラインが二つのラインを有する複数のグループに分離されたとすれば、奇数番目のゲートラインがいずれも活性化された後、偶数番目のゲートラインがいずれも活性化されることによって、パネルのあらゆるゲートラインが活性化される。
【０１１１】
したがって、検出制御信号ＤＥＴＣＴＲＬに応答して、パネル３１０のあらゆるソースラインの出力端の電圧レベルとキャパシタに接続された基準電圧のレベルとが接地電圧レベルとなり、検出制御信号に応答して、パネル３１０のゲートラインが交互に活性化されれば、活性化されたゲートラインのキャパシタに保存された電荷が瞬間的にソースラインを介して放電される。したがって、あらゆるゲートラインが交互に活性化されることによって、バッテリが除去された後にパネル３１０に残っている画像が除去されうる。
【０１１２】
図５は、本発明の他の実施形態によるディスプレイ装置の構成図である。図５のディスプレイ装置５００は、パネル５１０にゲートドライバが内蔵されずにゲートドライバ５３９が駆動部５３０に備えられる点を除いては、図３のディスプレイ装置３００と同じ構成を有する。したがって、以後では、ゲートドライバ５３９とパネル５１０との構造及び動作を中心に説明する。また、説明の便宜のために、ゲートドライバ５３９は、パネル５１０のゲートラインを同時に活性化させないと仮定する。
【０１１３】
したがって、バッテリの除去時にパネル５１０の内部キャパシタに保存された電荷を放電させるために、ゲートドライバ５３９は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル５１０のゲートラインを所定の順に交互に活性化させる。
【０１１４】
また、パネル５１０は、第２レベルの検出制御信号ＤＥＴＣＴＲＬに応答して、パネル５１０の内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにする。
【０１１５】
これにより、ゲートドライバ５３９がパネル５１０のゲートラインを同時に活性化させない場合にも、バッテリの除去時にパネル５１０のキャパシタの電荷を放電させることによって、パネル５１０の残像を除去できる。
【０１１６】
以上のように、図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
【産業上の利用可能性】
【０１１７】
本発明は、ディスプレイ装置関連の技術分野に適用可能である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施形態による電源電圧除去感知回路の回路図である。
【図２】図１の電源電圧除去感知回路の動作を説明するためのフローチャートである。
【図３】本発明の実施形態によるディスプレイ装置のブロック図である。
【図４】図３のディスプレイ装置の動作を説明するためのフローチャートである。
【図５】本発明の他の実施形態によるディスプレイ装置のブロック図である。
【符号の説明】
【０１１９】
１００      電源電圧除去感知回路
１１０      電圧レベル制御部
１３０      検出信号発生部
１５０      出力部
１５１      ダウンシフティング部
１５３      遅延部
１５５      直接反転論理和手段
１５７      論理積手段
ＣＯＭＰ    比較器
ＣＩＮ      キャパシタ
Ｎ１        第１ノード
Ｎ２        第２ノード
Ｒ１        第１抵抗
Ｒ２        第２抵抗
Ｒ３        第３抵抗
Ｒ４        第４抵抗
ＴＲ１      第１トランジスタ
ＴＲ２      第２トランジスタ
ＴＲ３      第３トランジスタ
ＴＲ４      第４トランジスタ
ＶＤＤＡ    第１電源電圧
ＶＤＤ      第２電源電圧
【図１】
0005177987.tif 000002
【図２】
0005177987.tif 000003
【図３】
0005177987.tif 000004
【図４】
0005177987.tif 000005
【図５】
0005177987.tif 000006