(57)【特許請求の範囲】
【請求項１】
被検物を載置し，移動させる移動手段と，該移動手段の移動に同期して生成した画素の駆動信号を用いて該被検物の像を撮像する撮像手段を具備する検査装置において，該撮像手段は２次元の画素配列で構成され，該画素配列の面と該移動手段の移動方向が平行であり、該移動手段の移動方向に対して前記撮像手段は該２次元の画素配列の面内で所定の角度だけ傾いていることを特徴とする検査装置。
【請求項２】
前記撮像手段は，ＣＭＯＳセンサであることを特徴とする，特許請求第１項記載の検査
装置。
【請求項３】
前記撮像手段の水平（行）方向の画素ピッチをΔＸ，垂直（列）方向の画素ピッチをΔ
Ｙ，該垂直方向と前記移動方向の角度をα，ｍを整数とした時，概ね，ｔａｎα＝ΔＸ／
（ｍΔＹ）を満たすように前記撮像手段が配置されることを特徴とする，特許請求第１項
記載の検査装置。
【請求項４】
前記撮像手段は，前記移動手段の移動に同期して画素の駆動信号を生成する駆動信号生
成手段と，前記２次元の画素配列の水平（行）方向の画素の該駆動信号を隣接画素に対して遅延させる遅延回路を有することを特徴とする特許請求の範囲第１項記載の検査装置。
【請求項５】
前記撮像手段の前記垂直（列）方向の画素は同時に読み出されることを特徴とする特許
請求第１項記載の検査装置。
【請求項６】
前記駆動信号生成手段は，前記駆動信号を前記画素サイズ以下の間隔で生成することを
特徴とする特許請求第４項記載の検査装置。
【請求項７】
異なる時間に撮像された前記画素の輝度信号を並び替え，前記画素サイズ以下のサンプ
リングで画像を生成する画像生成手段を有することを特徴とする特許請求第１項記載の検
査装置。
【請求項８】
前記画像生成手段は，前記移動手段の移動方向上にある前記撮像手段の垂直（列）方向
の複数の前記画素を加算することを特徴とする特許請求の範囲第１項記載の検査装置。
【請求項９】
被検物を載置し，移動させる移動手段と，該移動手段の移動に同期して生成した画素の駆動信号を用いて該被検物を撮像する撮像手段を具備する検査装置において，
前記撮像手段は，ｙ方向にΔＹ毎に第１行から第ｍ行，ｘ方向にΔＸ毎に第１列から第
ｎ列に分割され，ΔＸ×ΔＹの大きさの画素が２次元に配列されており，ｍおよびｎは整
数であり，
該２次元に配列された画素の面と前記移動手段の移動方向とが平行であり、前記移動手段の移動方向に対して前記撮像手段は前記２次元に配列された画素のｙ方向が２次元の画素配列の面内で所定の角度傾いており、前記被検物は前記ｙ方向とは所定の角度傾いた方向に，前記撮像手段の第１行から第ｍ行に向かって移動し，
前記被検物が第１の方向に移動するにしたがって，第１行から第ｍ行までの各行におい
て，被検物を撮像することを特徴とする検査装置。
【請求項１０】
前記所定の角度は，ｔａｎα＝ΔＸ／（ｍΔＹ）であることを特徴とする請求項９に記載の検
査装置。
【請求項１１】
前記被検物の移動速度をＶとし，前記撮像手段において，ｐを１以上で，ｎより小さい
整数としたとき，同一行における，ｐ＋１列の撮像時間はｐ列の/撮像時間よりもΔＸｓｉｎ
α／Vだけ遅れることを特徴とする請求項１０に記載の検査装置。
【請求項１２】
前記撮像手段は，前記被検物が前記第１の方向にΔＹだけ移動する期間に複数回前記被
検物を撮像することを特徴とする請求項９に記載の検査装置。
【請求項１３】
被検物を載置し，移動させる移動手段と，該移動手段の移動に同期して生成した画素の駆動信号を用いて該被検物を撮像する撮像手段を具備する検査装置において，
前記撮像手段は，ｙ方向にΔＹ毎に第１行から第ｑ×ｍ行，ｘ方向にΔＸ毎に第１列か
ら第ｎ列に分割され，ΔＸ×ΔＹの大きさの画素が２次元に配列されており，ｍ，ｎ，ｑ
は整数であり，
該２次元に配列された画素の面と前記移動手段の移動方向とが平行であり、前記移動手段の移動方向に対して前記撮像手段は前記２次元に配列された画素のｙ方向が２次元の画素配列の面内で所定の角度傾いており、前記被検物は前記ｙ方向とは所定の角度傾いた方向に，前記撮像手段の第１行から第ｍ行に向かって移動し，
前記被検物が第１の方向に移動するにしたがって，第１行から第ｍ行までの各行におい
て，被検物を撮像し，
前記撮像したデータは，前記ｍ行毎に加算されることを特徴とする検査装置。
【請求項１４】
前記ｑは２であることを特徴とする請求項１３に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，検査装置に係り、特に半導体回路が形成されたＩＣチップが多数形成された半導体ウエハ等の表面を精度よく、かつ、高速で測定する検査装置に関する。
【背景技術】
【０００２】
半導体ウエハ上の回路パターンの欠陥検出には主に光学式の欠陥検査装置が用いられている。この装置は，ウエハの搭載されたステージを走査することにより，順々にLSIチップ内の回路パターンを撮像センサで撮像する。回路パターン像は，一時的に保存されている隣接チップの回路パターン像と比較され，画像処理で差分を抽出することにより，欠陥を検出している。差分抽出時には，ステージの走査精度に依存し，隣接チップの画像間に位置ずれが生じることが課題となる。特許文献１では，撮像センサの画素ピッチ以下の精度で画像の位置ずれを補正するため，例えば４点の近傍画素の輝度値から，画素ピッチ以下のシフト位置での輝度値を内挿補間で求める方法が開示されている。
【０００３】
また，抽出された差分の画素群から，欠陥の寸法を算出する方法が特許文献２に開示されている。さらに，抽出した画素群の輝度勾配の方向から，裏面異物やムラ等の欠陥の分類を行う方法が，特許文献３に開示されている。
【０００４】
また，ステージ走査と２次元のCMOSセンサを組み合わせることで，ステージ走査方向の画素を加算し画像のノイズを低減する方法や，さらに，カラーストロボ照明やカラーフィルタを用いることにより，カラー（RGB）画像を撮像する方法が，特許文献４に開示されている。
【０００５】
一方，プリント回路基板の露光技術として，基板を載置したステージの走査とマイクロミラーアレイ素子を用いて，投影用マスクを用いることなく，直接回路パターンを基板上に描画する方法が特許文献５に開示されている。この方法では，ステージ走査方向とマイクロミラーアレイ素子の方向を所定の角度傾けることにより，アレイ素子のピッチ以下の精度で描画位置を制御している。
【０００６】
また，特許文献６には，ウエハの方向を，１次元センサおよびステージ走査方向と所定の角度，傾斜させることにより，１次元センサに入るウエハ上の回路パターンからの散乱光ノイズを低減させる技術が開示されている。
【０００７】
【特許文献１】公開特許公報：特開平９−１２８５４０
【特許文献２】公開特許公報：特開平９−２６４７２８
【特許文献３】公開特許公報：特開２００５−２９４５２１
【特許文献４】公開特許公報：特表２００５−５２０１２３
【特許文献５】公開特許公報：特開２００３−８４４４４
【特許文献６】公開特許公報：特開平９−２１０９１７
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように，画像の位置補正には，隣接画素から輝度値の補間演算が必要なため，処理に時間がかかる。また，線形補間となるため，非線形な輝度変化に対して画素サイズが大きい場合は，補間した輝度値が実際の試料の輝度値に対して誤差を持つ。この時，隣接画像との差分からの欠陥抽出において，欠陥の誤検出や見逃しが生じやすい。一方，欠陥寸法算出や分類を行う場合も，実際の寸法や形状に対して画素サイズで決まるサンプリング点数でしか算出できないため，寸法や分類精度に限界が生じる。
【０００９】
これらの問題は，画素サイズを小さくし，撮像倍率を上げて試料上での検査する面積を小さくすれば解決可能であるが，一方で，撮像視野が小さくなるため，ウエハや基板全体を検査するのに，ステージの往復回数が増大し，検査スループットが下がってしまう。
【００１０】
本発明の目的は，検査スループットを下げずに画像の画素サイズ以下の位置ずれ補正を実現し，高精度の欠陥寸法算出，分類を実現することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するため，本発明では，試料の載置されたステージと撮像センサを同期させて撮像する欠陥検査装置において，撮像センサに２次元センサを用い，ステージ走査方向と２次元センサの垂直配列方向を所定の角度異ならしめる構成とした。また，２次元センサが傾きをもつことにより，水平配列方向の各画素をステージがよぎる時間に遅れが生じるので，水平方向の画素の露光，読み出しのタイミングを隣接画素に対して，それぞれ所定の時間遅らせる遅延回路を備える構成とした。
【００１２】
さらに，垂直配列方向，すなわち，ステージ走査方向の画素に対しては，ステージ走査位置に合わせて露光，読み出しのタイミングを同期させる構成とした。また，各画素で蓄積された電荷を，デジタル値に変換するＡＤ変換回路を各画素毎に備えることにより並列同時読み出しを実現し，各画素の光強度値を記憶するバッファを備える構成とした。さらに，各画素の輝度値を並べ替え，画素サイズ以下のサンプリングでの画像を構成する画像生成部を備える。
【発明の効果】
【００１３】
本発明によれば，画素サイズ以下のサンプリングで画像が撮像できるので，欠陥抽出のための差画像演算時に画像補間が不要となり，欠陥抽出処理が高速化できる。また，画素サイズ以下の精度で欠陥寸法を算出することが可能になる。さらに，欠陥を構成する画素の位置，輝度値の情報が増えるので，欠陥分類のための特徴量が増し，欠陥分類の精度が向上する。
【００１４】
これらにより，欠陥の検査スループットが向上し，また，欠陥寸法や分類精度が向上することにより，欠陥発生原因の特定作業が迅速化し，半導体デバイスの歩留まり高歩留まり生産が可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
試料の載置されたステージと撮像センサを同期させて撮像する欠陥検査装置において，撮像センサに２次元センサを用い，ステージ走査方向と２次元センサの垂直方向を所定の角度αだけ異ならしめる。２次元センサには，ステージ走査方向の各画素の輝度値を読み出すためのＡＤ変換器，輝度値を一時的に記憶するバッファ，および画素の配置を並び替えることにより，画素サイズ以下のサンプリングでの画像を生成する画像生成部を備える。
【００１６】
本発明の実施の形態を，図を用いて説明する。
【実施例１】
【００１７】
本発明の第１の実施例を，図１〜図１２に基づいて説明する。図１は本実施例の全体構成の平面図，図２は，その立面図である。ステージ１には，ウエハチャック１１を介して，ウエハ２が搭載されている。ステージ１にはスケール１２が設置されており，座標センサ１３によって，その位置が読み取られる。２次元センサ３は，ステージ１の移動方向に対して，角度αだけ傾いて設置されている。２次元センサの撮像素子としては，ＣＭＯＳセンサが使用される。ＣＭＯＳセンサは，撮像データにランダムにアクセスできるので，本発明におけるセンサとしては好適である。
【００１８】
照明系４はウエハ２を照明し，対物レンズ５は，照明系４で照明されたウエハ２の領域を２次元センサ３に結像する。これにより，ウエハ２上の欠陥は２次元センサ３で撮像される。また，座標センサ１３の信号は２次元センサ駆動回路３１に送られる。２次元センサ３の出力信号は，バッファ３２でいったん保持され，画像生成部６に送られた後，画像として生成される。画像はいったん画像メモリ６１に記憶され，これを参照画像として，欠陥抽出部７が，新たに生成された欠陥画像と位置合わせし，差画像を算出することにより，欠陥が抽出される。
【００１９】
次に，２次元センサ３の画素配列とステージ移動方向の関係を図３により説明する。２次元センサ３はステージ１の移動方向に対して角度α傾いて設置される。この時，水平方向の画素ピッチをΔＸとすると，水平方向に隣接する画素の画素中心３０１１は画素中心３００１に対してΔＸ・sinαだけ，ステージ１の移動方向にオフセットした配列となる。従って，ステージの移動速度をＶとすると，画素中心３０１１をステージ１がよぎる時間は，画素中心３００１に対して，ΔＸ・sinα/Ｖだけ遅れる。画素信号の読み出し時には，この遅延を考慮して遅らせる必要がある。
【００２０】
次に，この画素間の遅延を考慮した２次元センサ３の回路構成に関して，図４〜６により説明する。２次元センサ駆動回路３１は，リセット信号生成回路３１０とＡＤ変換駆動信号生成回路３１１より成る。いずれの回路もステージ１の座標センサ３の位置信号と同期して信号を生成する。リセット信号生成回路３１０により生成されたリセット信号の作用をまず，画素３０１に着目して説明する。リセット配線３１０１によりトランジスタ３１０２がＯＮとなり，フォトダイオード３１０３が充電されることにより，リセットが完了する。この時の信号を図５により説明する。
【００２１】
図５（ａ）はリセット信号３１００の時間変化，図５（ｂ）はフォトダイオード３１０３の電荷による電位３１０４の時間変化を示す。リセット信号３１００のパルスにより，トランジスタ３１０２がＯＮとなり，フォトダイオード３１０３の電荷による電位３１０４が充電状態となる。次に，リセット信号３１００がゼロとなり，トランジスタ３１０２がＯＦＦとなった後は，フォトダイオード３１０３への光照射により，電荷が徐々に放電される。この電荷による電位３１０４の変化は電圧信号として，配線３１０６によりＡＤ変換器３１１０に送られる。
【００２２】
次にＡＤ変換駆動信号生成回路３１１の作用について図４と図６により説明する。図６のＡＤ変換駆動信号３１１２は図４の配線３１１１を介してＡＤ変換器３１１０のコンパレータ３１１３に入力される。図６（ａ）において，ＡＤ変換駆動信号３１１２は時間Ｔ１まで一定値の電圧を出力し，Ｔ１以後は単純に減少する電圧を出力する。図６（ａ）のＴ２において，電位３１１２と電位３１０４とが同じになり，以後は，電位３１１２が電位３１０４よりも低くなる。図６（ｂ）のパルス３１１４の幅ΔTcはＴ２−Ｔ１である。
【００２３】
コンパレータ３１１３は図６の電荷３１０４の電圧変換値とＡＤ変換駆動信号３１１２が等しくなるまで「１」の出力を出し続ける。従ってコンパレータ３１１３の出力信号３１１４の幅ΔTcは，画素３０１に照射された光強度に比例した値となる。この出力信号３１１４の幅ΔTcは，図４のカウンタ３１１５でパルス３１１６の数をカウントされ，その値が輝度値としてバッファ３２に送られる。
【００２４】
一方，上述のように，水平方向の隣接画素ではステージのよぎる時間が遅れるため，光強度の読み出しを遅延させる必要がある。この動作を図４と７により説明する。図４において，水平方向に隣接する画素３０２へのリセット信号線には遅延回路３４１が設置されている。遅延時間は上述のようにΔｔ＝ΔＸ・sinα/Ｖとなるように設定されている。また，画素３０２へのＡＤ変換駆動信号にも，同様にΔｔだけ遅延させる遅延回路３４２が設置されている。
【００２５】
この時のリセット信号とＡＤ変換駆動信号を図７に示す。図７（a）が画素３０１のリセット信号３１００とＡＤ変換駆動信号３１１２を示し，図７（ｂ）が画素３０２のリセット信号３４００とＡＤ変換駆動信号３４１２を示す。画素３０２の信号はそれぞれ，Δｔだけ遅延されている。同様に画素３０３では，遅延回路３５１がさらに直列に接続されているため，リセット信号，ＡＤ変換駆動信号とも２・Δｔだけ，画素３０１の信号に対して遅延させられている。
【００２６】
２次元センサ３の垂直方向の画素には，図４で示すように，水平方向と同じ信号が並列して入力される。これにより図４のバッファ３２には，全画素の輝度値が並列して記憶される。図４は３×３の画素配列を示すが，９個のカウンタにより，並列して全画素の輝度値が記憶される。バッファ３２で記憶された輝度値は，画像生成部６に送られる。
【００２７】
ここで，画像生成部６がバッファ３２の各画素の輝度値から画像を生成する処理を，図８〜１１を用いて説明する。図８は画像生成部６が生成する高密度サンプリング画像において，２次元センサ３の画素ピッチ分を構成する画素３６１〜３６６を示す。ここで，２次元センサ３の水平方向の画素ピッチをΔＸ，垂直方向の画素ピッチをΔＹ，ステージ１の進行方向と２次元センサ３のなす角をαとすると，角度αは式（１）のように設定されている。
【００２８】
tanα=ΔX/(mΔY)・・・・・・・・・・（１）
ここでmは整数であり，図８の場合はm=７である。画素３６８は仮想的な画素であり，画素３６１に対してステージ１の進行線上にあり，ステージ１に対して同じ水平方向の位置で撮像される画素である。本実施例では，点線で示された７行目の画素は不要であり，６行目の画素までで，画素の水平方向１ピッチ分（ΔＸ）が構成される。また，画素３６７は，水平方向の隣接する１ピッチを構成する画素である。
【００２９】
図９は画素３６１〜３６７に対応した輝度値３７１〜３７７が撮像され，記憶される順番を時系列的に示す。ここで，画素３６１〜３６６に対応した輝度値３７１〜３７６が１セットのデータを構成する。そして，画素３６７に対応した輝度値３７７は隣のデータのセットを構成する。図９において，各画素がウエハ進行方向に撮像するためのリセット信号の間隔ΔtyはΔＹ・cosα/Vとなる。ただし，図９において，輝度値３７６と輝度値３６５の間隔等はΔtyであるのにに対して，輝度値３７１と輝度値３７６の間隔，Δty＋Δｔとなる。ここで，Δｔ＝ΔＸ・sinα/Ｖである。画素３６１と画素３６６は別な列に存在しているからである。
【００３０】
これらの輝度値はバッファ３２に保持されている。画像生成部６は，これらの輝度値３７１〜３７６を，図１０の画素３６１〜３６６のように，水平方向１ピッチ分となるよう空間的に並べ替える。図９における輝度値３７７は水平方向の隣接する１ピッチを構成する。図１１は並べ替え後の画像における水平方向の画素３８１〜３８６を示し，これらは輝度値３７１〜３７６をもつ。
【００３１】
この一連の処理において，２次元センサ３は機能的には１次元センサと同様な撮像を行う。この様子を図１２により説明する。ウエハ２はステージ１により，２次元センサ３とαの角度をもつ方向１１０に移動する。画素３６１はパターン位置２１１で，画素３６６はパターン位置２１２，画素３６２はパターン位置２１３の位置で撮像する。すなわち，画素３６１〜３６６はウエハ２の移動に合わせて撮像する。
【００３２】
画素３６４，３６３，３６２の撮像のタイミングを例として図１３に示す。画素３６４，３６３，３６２のリセット信号は３６０４，３６０３，３６０２のタイミングで駆動される。これらのリセット信号は，各画素にステージ１が到達した時点を，図１の座標センサ１３が検知し，リセット信号生成回路３１０に信号を送ることによって，リセット信号生成回路が生成する。リセット信号の間隔ΔtyはΔＹ・cosα/Vとなる。ＡＤ変換駆動信号生成回路３１１もリセット信号生成回路３１０と同様に，座標センサ１３の信号の起動により，各画素のAD変換駆動信号を生成する。
【００３３】
上記により，画像生成部６で行われる，２次元センサ３の垂直方向の画素を用いた，水平方向１次元の画像生成方法について述べた。ここで，さらに１次元画像から２次元画像を生成する方法を図１４，１５を用いて説明する。図１４は，図１２の画素３６１のリセット信号３６１１〜３６１４を示す。各リセット信号の間隔は上記のΔtyである。これにより，ステージ１が１画素分移動するのと同期して，連続的に画像が撮像される。画像生成部６は，リセット信号３６１１〜３６１４のタイミングで撮像された輝度値３８１〜３９４を垂直方向に並べることにより，図１５の２次元画像を生成する。
【００３４】
次に，２次元センサ３の垂直方向に撮像ピッチを細かくする方法に関して，図１６を用いて説明する。図１６（ａ）は図７（ａ）で示したリセット信号３１１０とＡＤ変換駆動信号３１１２である。リセット信号の間隔は，上述したΔtyとなる。これに対し，図１６（ｂ）では，リセット信号３７０１とリセット信号３７０２，およびＡＤ変換駆動信号３７１１とＡＤ変換駆動信号３７１２の間隔をΔty／Ｎとする。ただし，Ｎは整数である。
【００３５】
このように，ステージ１が１画素分（ΔＹ・cosα）だけ進む間にＮ回撮像することにより，図１７の画素３７２１〜３７２６の位置での輝度値が撮像できる。図１７はＮが６の場合である。図１８は，図１１の画像を垂直方向にも画素ピッチ以下のサンプリングで生成した画像を示す。図１１の画素３８１が，図１８では画素３８１１〜３８１６に分割されている。
【００３６】
最後に，欠陥抽出部７の動作に関して，図１９，２０を用いて説明する。図１９のステージ１の移動に伴う２次元センサ３の撮像信号を用いて，まずウエハ２上のパターン２１が画像生成部６によって画像化され，画像メモリ６１に保持される。続いて，パターン２２が撮像され，画像化される。図２０において，図１９のパターン２１の画像２１０とパターン２２の画像２２０は，ステージ１の移動誤差や対物レンス５や２次元センサ３の振動により，位置ずれが生じている。
【００３７】
欠陥抽出部７は，画像２１０と画像２２０を画素３００のサイズ以下の精度で位置合わせし，差分を演算することにより，画像２３０を得る。画像２３０より欠陥２３が抽出される。さらに抽出された欠陥２３のサイズを画素３００のサイズ以下のサンプリングで算出し，さらに欠陥２３を構成する画素の輝度分布や輪郭形状から欠陥分類を行うことが可能になる。
【００３８】
一方，従来の撮像方法では，図２１のように画素サイズ３００で撮像されるため，画像２４０，画像２５０とも２×２の輝度情報しか得られないため，補間を用いたとしても，元の情報が少ないため，精度の高い位置合わせは困難である。また，欠陥２３に対して１画素の情報しか得られないため，サイズ算出や欠陥分類を行うことが難しい。
［２次元センサ３の変形例］
上述のように，２次元センサ３の画素ピッチΔＸ，ΔＹと角度αの間には，数式１の関係がある。この時，図２２のように，２次元センサ３の垂直方向に画素数を拡張した２次元センサ８０において，垂直方向にm個目の画素のステージ１上の水平方向位置は，ぴったりと重なる。図２２はm=5の場合を示している。ステージ１が移動すると，画素８１１と画素８２１，画素８１２と画素８２２，画素８１３と画素８２３，画素８１４と画素８２４，画素８１５と画素８２５はウエハ２の同じ場所を撮像できる。このことから，画像生成部６は，これらの画素の出力を加算することにより，ウエハ２上のパターンが暗い場合でも，明るい画像を生成する。これにより背景部とのコントラストが高い画像が得られるので，欠陥抽出や寸法算出，欠陥分類において高精度な処理が可能になる。
【００３９】
図２２において，２次元センサはウエハが移動する方向には２×ｍ個配置されている。しかし，本実施例はこれに限らず，２次元センサはウエハが移動する方向に３×ｍ以上配置してもよい。撮像データが多く加算された分，画像のコントラストが向上することになる。
【００４０】
なお，本実施例では，対物レンズ５の外側からウエハ２を照明系４で照明する構成としたが，対物レンズ５を通してウエハ２を照明する構成でも同様な効果が得られる。また，ウエハ２の代わりに，ガラス等の透明な検査対象を透過照明する構成であっても，本実施例の効果が得られることは自明である。また，照明および検出は光に限らず，電子線であっても，投影光学系により２次元撮像が可能であれば，本実施例を適用することができる。
【００４１】
以上説明したように，本発明によれば，半導体ウエハにおいて，高感度な欠陥抽出，高精度な欠陥サイズ測定，欠陥分類を行う検査装置が実現できる。また，プリント基板やハードディスク，液晶やプラズマテレビ，有機ＥＬ等の基板における，検出画素サイズ以下の欠陥検出，サイズ測定，分類を行う検査装置にも適用できる。これらの装置を用い，製造工程にフィードバックすることにより上記デバイスの高歩留まり生産が可能になる。
【図面の簡単な説明】
【００４２】
【図１】本発明の，２次元センサ斜め配置型検査装置の平面図である。
【図２】本発明の，２次元センサ斜め配置型検査装置の立面図である。
【図３】本発明の，２次元センサ３の傾き角と水平方向のピッチを示す図である。
【図４】本発明の，２次元センサ３の回路を示す図である。
【図５】２次元センサ３のリセット信号とフォトダイオードの電荷状態を示す図である。
【図６】２次元センサ３のＡＤ変換駆動信号とコンパレータ出力およびカウントされるパルスを示す図である。
【図７】遅延回路を介したリセット信号とＡＤ変換駆動信号を示す図である。
【図８】画像生成部６が生成する高密度サンプリング画像において，元の画素ピッチを構成する２次元センサ３上の画素を示す図である。
【図９】図８の画素３６１〜３６７が撮像する順番を時系列的に示した図である。
【図１０】画像生成部６が並び替えた画素３６１〜３６７を示す図である。
【図１１】並べ替え後の画像における水平方向の画素を示す図である。
【図１２】ステージ１と同期して１次元センサ的な撮像を行う，２次元センサ３を示す図である。
【図１３】画素３６１〜３６３のリセット信号の時系列的関係を示す図である。
【図１４】画素３６１のリセット信号の間隔を示す図である。
【図１５】画像生成部６が生成した２次元画像を示す図である。
【図１６】間隔を１／Nに短縮したリセット信号およびＡＤ変換駆動信号を示す図である。
【図１７】図１６の信号で撮像される画素の位置を示す図である。
【図１８】図１１の画像を垂直方向にも高密度サンプリングした画像を示す図である。
【図１９】本発明の，２次元センサ斜め配置型検査装置の斜視図である。
【図２０】図１９のパターン２１とパターン２２の画像，およびその差画像を示す図である。
【図２１】従来の撮像方法による，画素サイズとパターンの関係を示す図である。
【図２２】２次元センサの変形例を示す図である。
【符号の説明】
【００４３】
１…ステージ
１１…ウエハチャック
１２…スケール
１３…座標センサ
２…ウエハ
３…２次元センサ
３１…２次元センサ駆動回路
３１０…リセット信号生成回路
３１０２…トランジスタ
３１０３…フォトダイオード
３１１…ＡＤ変換駆動信号生成回路
３１１０…ＡＤ変換器
３１１３…コンパレータ
３１１５…カウンタ
３２…バッファ
３４１，３４２，３５１…遅延回路
４…照明系
５…対物レンズ
６…画像生成部
６１…画像メモリ
７…欠陥抽出部
８０…垂直方向に画素数拡張した２次元センサ。
【図１】
0005175600.tif 000002
【図２】
0005175600.tif 000003
【図３】
0005175600.tif 000004
【図４】
0005175600.tif 000005
【図５】
0005175600.tif 000006
【図６】
0005175600.tif 000007
【図７】
0005175600.tif 000008
【図８】
0005175600.tif 000009
【図９】
0005175600.tif 000010
【図１０】
0005175600.tif 000011
【図１１】
0005175600.tif 000012
【図１２】
0005175600.tif 000013
【図１３】
0005175600.tif 000014
【図１４】
0005175600.tif 000015
【図１５】
0005175600.tif 000016
【図１６】
0005175600.tif 000017
【図１７】
0005175600.tif 000018
【図１８】
0005175600.tif 000019
【図１９】
0005175600.tif 000020
【図２０】
0005175600.tif 000021
【図２１】
0005175600.tif 000022
【図２２】
0005175600.tif 000023