(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に設けられた、信号が流れる信号線路と、
前記基板の表面に設けられたグランド電極と、
前記信号線路および前記グランド電極に対向し、当該信号線路および前記グランド電極に対して接離する方向に変位可能に設けられた可動電極と、
を備え、
前記可動電極は、当該可動電極に駆動電圧が印加されることによって前記信号線路および前記グランド電極との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する可変容量素子。
【請求項２】
前記可動電極に、インダクタを介し直流駆動電圧が印加される、請求項１に記載の可変容量素子。
【請求項３】
前記可動電極は、両端部およびその間の所定の部分が前記基板の表面に支持部によって固定されている、請求項１または２に記載の可変容量素子。
【請求項４】
前記信号線路および／または前記グランド電極は、前記基板の表面に対して垂直方向に可動自在に設けられている、請求項１ないし３のいずれかに記載の可変容量素子。
【請求項５】
前記信号線路および前記グランド電極はＣＰＷ構造で形成されている、請求項１ないし４のいずれかに記載の可変容量素子。
【請求項６】
前記信号線路および／または前記グランド電極と前記可動電極との間には、誘電体層が設けられている、請求項１ないし５のいずれかに記載の可変容量素子。
【請求項７】
基板と、
前記基板の表面に設けられた、信号が入力される信号線路と、
前記基板の表面に設けられ、前記信号が入力される信号線路と電気的に接続されていない、前記信号を出力する信号線路と、
前記信号が入力される信号線路および前記信号を出力する信号線路に対向し、当該両信号線路に対して接離する方向に変位可能に設けられた可動電極と、
を備え、
前記可動電極は、当該可動電極に駆動電圧が印加されることによって前記信号が入力される信号線路および前記信号を出力する信号線路との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する可変容量素子。
【請求項８】
前記可動電極に、インダクタを介し直流駆動電圧が印加される、請求項７に記載の可変容量素子。
【請求項９】
前記可動電極は、両端部およびその間の所定の部分が前記基板の表面に支持部によって固定されている、請求項７または８に記載の可変容量素子。
【請求項１０】
前記信号が入力される信号線路および／または前記信号を出力する信号線路は、前記基板の表面に対して垂直方向に可動自在に設けられている、請求項７ないし９のいずれかに記載の可変容量素子。
【請求項１１】
前記信号が入力される信号線路および前記信号を出力する信号線路との間でＣＰＷ構造を形成するグランド電極を更に備えている、請求項７ないし１０のいずれかに記載の可変容量素子。
【請求項１２】
前記信号が入力される信号線路および／または前記信号を出力する信号線路と前記可動電極との間には、誘電体層が設けられている、請求項７ないし１１のいずれかに記載の可変容量素子。
【請求項１３】
請求項１ないし１２のいずれかに記載の可変容量素子を用いている整合回路素子。
【請求項１４】
請求項１ないし１２のいずれかに記載の可変容量素子または請求項１３に記載の整合回路素子を用いている携帯端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量素子に関し、特に、ＭＥＭＳ(Micro Electro Mechanical System)技術を用いた可変容量素子、この可変容量素子を用いた整合回路素子、およびこの可変容量素子または整合回路素子を用いた携帯端末装置に関する。
【背景技術】
【０００２】
可変容量素子は、可変周波数発振器、同調増幅器、位相シフタ、インピーダンス整合回路などの電気回路において重要な部品であり、近年、携帯端末装置への搭載が増えてきている。携帯端末装置の技術分野では、高機能を実現するために搭載される部品の増加などに伴い、使用する部品の小型化に対する要求が高まっている。このような要求に応えるべく、可変容量素子について、ＭＥＭＳ(Micro Electro Mechanical System)技術の利用による微小化が進められている。ＭＥＭＳ技術を用いて作成された可変容量素子は、現在、主に使用されているバラクタダイオードと比べて、損失が小さくてＱ値を高くできるという利点があり、その開発が急がれている。
【０００３】
ＭＥＭＳ技術を用いて作成された可変容量素子として、例えば特開２００７−２７３９３２号公報には、対向する２つの電極間の距離を変化させて容量を変化させる可変容量素子が記載されている。
【０００４】
図２８および図２９は、従来の一般的な可変容量素子Ｆ１の断面図である。可変容量素子Ｆ１は、基板１０１、固定電極１０２、可動電極１０４、誘電体層１０５、および一対の支持部１０６を備える。固定電極１０２は、基板１０１の上面（図２８における上側の面）に設けられている。可動電極１０４は、固定電極１０２の上方に、一対の支持部１０６を架橋するように設けられている。可動電極１０４は、固定電極１０２に対向する部位を有する。誘電体層１０５は、固定電極１０２の上面に、固定電極１０２と可動電極１０４との接触による短絡を防止するために設けられている。基板１０１は、シリコン材料よりなり、固定電極１０２および可動電極１０４は、各々、所定の金属材料よりなる。
【０００５】
可変容量素子Ｆ１においては、固定電極１０２および可動電極１０４の間に電圧を加えると、両電極１０２，１０４間に静電引力が発生し、当該静電引力により可動電極１０４は固定電極１０２に引き寄せられて、両電極１０２，１０４間の距離が変化する。この距離の変化によって両電極１０２，１０４間の静電容量は変化する。したがって、可変容量素子Ｆ１においては、固定電極１０２および可動電極１０４の間に加える電圧を変化させることにより、静電容量を変化させることが可能である。
【０００６】
可変容量素子Ｆ１の静電容量は、誘電体層１０５の膜厚が極めて薄いので、可動電極１０４と固定電極１０２との間の距離ｄが誘電体層の容量値への影響を無視できない領域（例えば、可動電極１０４が固定電極１０２に近接した領域）は別として、それ以外の領域ではほぼ距離ｄに反比例する特性を有する。
【０００７】
従って、可変容量素子Ｆ１の静電容量は、固定電極１０２と可動電極１０４とが離れた状態（電極間の距離ｄが最大となる状態、図２８参照）で最小となり、固定電極１０２と可動電極１０４とが誘電体層１０５を介して接触した状態（電極間の距離ｄが最小となる状態、図２９参照）で最大となる。
【０００８】
図３０は、固定電極１０２および可動電極１０４の間に加えられる駆動電圧と、可変容量素子Ｆ１の静電容量との関係を示す。横軸が駆動電圧であり、縦軸が静電容量である。静電容量は、駆動電圧を大きくしていくと、急激に増加した後、一定の値（最大静電容量）（Ｐ１点参照）となる。また、駆動電圧を小さくしていくと、急激に減少した後、一定の値（最小静電容量）（Ｐ２点参照）となる。
【０００９】
図３０における静電容量の変化時の特性は、上述したように電極間の距離ｄに反比例した特性となっており、Ｐ１点は固定電極１０２が誘電体層１０５を介して可動電極１０４に接触した点であり、Ｐ２点は固定電極１０２と可動電極１０４との間の静電引力がなくなった点である。Ｐ１点における駆動電圧を駆動電圧Ｖonとし、Ｐ２点における駆動電圧を駆動電圧Ｖoffとすると、可変容量素子Ｆ１は、駆動電圧Ｖoffと駆動電圧Ｖonとで静電容量の切り替えを行なう容量型スイッチとして使用することができる。
【００１０】
【特許文献１】特開２００７−２７３９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、可変容量素子Ｆ１を容量型スイッチとして実際に使用する場合、可動電極１０４の駆動電圧（直流電圧）は当該可動電極１０４にだけ印加され、可変容量素子Ｆ１に接続される他の回路には印加されないように、可動電極１０４の駆動電圧を遮断するための回路（以下、この回路を「ＤＣ遮断ブロック」という。）を設ける必要がある。
【００１２】
図３１は、容量型スイッチとして用いるための可変容量素子Ｆ１を不平衡型の交流信号の信号線路に並列接続したときの等価回路図を示す。
【００１３】
この場合、固定電極１０２と可動電極１０４がそれぞれグランド側と、例えばＲＦ信号（交流信号）が流れる信号線路１１０側とに接続され、可動電極１０４にＤＣ電源１１３から駆動電圧が印加される構成となる。したがって、ＤＣ電源１１３からの駆動電圧が信号線路１１０に印加されないようにするために、信号線路１１０と可変容量素子Ｆ１との間にＤＣ遮断ブロックとしてのコンデンサ１１１が設けられている。また、信号線路１１０を流れるＲＦ信号がコンデンサ１１１とＤＣ電源１１３の経路でグランドにバイパスされるのを防止するために、駆動電圧を可動電極１０４に加えるためのＤＣ電源１１３と可動電極１０４との間にＲＦ信号を遮断するための回路（以下、この回路を「ＲＦ遮断ブロック」という。）としてのインダクタ１１４が設けられている。
【００１４】
可変容量素子Ｆ１の特性に影響を与えないようにするために、コンデンサ１１１の容量は可変容量素子Ｆ１に対して十分に大きなものとしなければならない。容量の大きいコンデンサ１１１は形状が大きくなるので、可変容量素子Ｆ１を用いたデバイスを小型化するには制限があった。
【００１５】
また、駆動電圧Ｖoffは、信号線路１１０を流れるＲＦ信号により固定電極１０２と可動電極１０４との間に加えられる電圧より大きい電圧にする必要がある。したがって、信号線路１１０を大電力のＲＦ信号が流れる場合、駆動電圧Ｖoffを大きく設定する必要がある。この場合、図３０の特性から明らかなように、駆動電圧Ｖonは駆動電圧Ｖoffよりも大きく設定されることになるので、オンのとき（最大静電容量のとき）には固定電極１０２と可動電極１０４との間には大きな駆動電圧が加えられることになり、誘電体層１０５の帯電現象が起こりやすくなる。
【００１６】
本発明は上記した事情のもとで考え出されたものであって、駆動電圧を小さく設定することができ、その用いられたデバイスの小型化が可能な可変容量素子を提供することをその目的としている。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００１８】
本発明の第１の側面によって提供される可変容量素子は、基板と、基板の表面に設けられた、信号が流れる信号線路と、基板の表面に設けられたグランド電極と、信号線路およびグランド電極に対向し、当該信号線路およびグランド電極に対して接離する方向に変位可能に設けられた可動電極と、を備え、可動電極は、当該可動電極に駆動電圧が印加されることによって信号線路およびグランド電極との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する。
【００２０】
この構成によると、信号線路と可動電極とが構成する可変コンデンサと、グランド電極と可動電極とが構成する可変コンデンサとが直列接続された構成となる。これにより、信号線路に加えられる電圧が、２つの可変コンデンサにより分圧されることになる。したがって、信号線路およびグランド電極と可動電極との間に静電引力を働かせるために必要な駆動電圧を小さく設定することができる。また、可動電極に加えられる駆動電圧が２つの可変コンデンサにより遮られるので、別途ＤＣ遮断ブロックとしてのコンデンサを設ける必要が無い。したがって、当該可変容量素子を用いたデバイスを小型化することができる。
【００２１】
本発明の好ましい実施の形態においては、可動電極は、両端部およびその間の所定の部分が基板の表面に支持部によって固定されている。この構成によると、製造工程における残留応力などによる可動電極の反りを抑制することができる。
【００２２】
本発明の好ましい実施の形態においては、信号線路および／またはグランド電極は、基板の表面に対して垂直方向に可動自在に設けられている。この構成によると、可動電極を信号線路および／またはグランド電極に引き付けるために必要な静電引力を小さくできるので、可動電極に加える駆動電圧を低く抑えることができる。
【００２３】
本発明の好ましい実施の形態においては、信号線路およびグランド電極はＣＰＷ(Coplanar Waveguide:コプレナ導波路)構造で形成されている。この構成によると、信号線路のインピーダンスを容易に制御することができる。
【００２４】
本発明の好ましい実施の形態においては、信号線路および／またはグランド電極と可動電極との間には、誘電体層が設けられている。この構成によると、信号線路またはグランド電極と可動電極との接触による短絡を防止することができる。
【００２５】
本発明の第２の側面によって提供される可変容量素子は、基板と、基板の表面に設けられた、信号が入力される信号線路と、基板の表面に設けられ、信号が入力される信号線路と電気的に接続されていない、信号を出力する信号線路と、信号が入力される信号線路および信号を出力する信号線路に対向し、当該両信号線路に対して接離する方向に変位可能に設けられた可動電極と、を備え、可動電極は、当該可動電極に駆動電圧が印加されることによって信号が入力される信号線路および信号を出力する信号線路との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する。
【００２８】
本発明の好ましい実施の形態においては、可動電極は、両端部およびその間の所定の部分が基板の表面に支持部によって固定されている。この構成によると、製造工程における残留応力などによる可動電極の反りを抑制することができる。
【００２９】
本発明の好ましい実施の形態においては、信号が入力される信号線路および／または信号を出力する信号線路は、基板の表面に対して垂直方向に可動自在に設けられている。この構成によると、可動電極を信号が入力される信号線路および／または信号を出力する信号線路に引き付けるために必要な静電引力を小さくできるので、可動電極に加える駆動電圧を低く抑えることができる。
【００３０】
本発明の好ましい実施の形態においては、信号が入力される信号線路および信号を出力する信号線路との間でＣＰＷ構造を形成するグランド電極を更に備えている。この構成によると、信号が入力される信号線路および信号を出力する信号線路のインピーダンスを容易に制御することができる。
【００３１】
本発明の好ましい実施の形態においては、信号が入力される信号線路および／または信号を出力する信号線路と可動電極との間には、誘電体層が設けられている。この構成によると、信号が入力される信号線路または信号を出力する信号線路と可動電極との接触による短絡を防止することができる。
【００３２】
本発明の第３の側面によって提供される整合回路素子は、第１の側面または第２の側面によって提供される可変容量素子を用いている。したがって、駆動電圧を小さく設定することができ、信頼性を保つことができる。また、小型化することができる。
【００３３】
本発明の第４の側面によって提供される携帯端末装置は、第１の側面もしくは第２の側面によって提供される可変容量素子、または、第３の側面によって提供される整合回路素子を用いている。したがって、駆動電圧を小さく設定することができ、信頼性を保つことができる。また、小型化することができる。
【００３４】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００３６】
図１および図２は、本発明に係る可変容量素子の第１実施形態を説明するための図である。図１はこの可変容量素子Ａ１の平面図であり、図２は図１のＩＩ−ＩＩ断面図である。
【００３７】
可変容量素子Ａ１は、基板１、信号線路２、グランド電極３、可動電極４、誘電体層５、および一対の支持部６を備える。可変容量素子Ａ１は、当該可変容量素子Ａ１が搭載される基板に配線された電気回路の信号線路とグランドに信号線路２とグランド電極３とをそれぞれ接続して、例えば容量型スイッチとして用いられる。なお、実際には誘電体層５の図１における左右方向の幅は可動電極４の幅と略同じで、平面図では誘電体層５が可動電極４に隠れてしまう。したがって、図１では、誘電体層５の存在が分かるようにするために、誘電体層５の左右方向の幅を可動電極４の幅よりも広く描いている。また、誘電体層５の図１における上下方向の幅は信号線路２およびグランド電極３の幅と略同じであるが、誘電体層５の存在を明示するために、誘電体層５の上下方向の幅も実際より広く描いている。以下の各可変容量素子の平面図においても同様である。
【００３８】
基板１は、シリコン材料よりなる、平面視矩形状の板である。基板１の長辺および短辺は、例えば、１〜２ｍｍ程度であり、その厚さは、例えば３００μｍ程度である。
【００３９】
信号線路２は、ＲＦ信号が流れる線路である。信号線路２は、基板１の上面（図２における上側の面）に、基板１の長辺と平行に、基板１の長辺方向（図１では横方向）の両端部付近まで延びるように設けられている。グランド電極３は、グランド接続される電極である。グランド電極３は、基板１の上面に、信号線路２と平行に、基板１の長辺方向の両端部付近まで延びるように設けられている。信号線路２およびグランド電極３は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの導電材料よりなる。
【００４０】
可動電極４は、基板１の長辺方向の中央を短辺と平行に、短辺方向（図１では縦方向）の両端部付近まで、後述する一対の支持部６を架橋するように設けられており、基板１の上面に対して垂直方向（図２の上下方向）に可動自在となっている。可動電極４は、信号線路２およびグランド電極３と直交するように設けられており、それぞれと対向する部位を有する。この対向する部分の面積は、例えば、４００００（２００×２００）〜９００００（３００×３００）μｍ2程度である。可動電極４の厚さＴ１は、例えば１〜２μｍ程度であり、可動電極４と信号線路２およびグランド電極３との距離Ｌ１は、０．５〜２μｍ程度である（図２参照）。可動電極４は、アルミニウムや銅などの導電材料よりなる。
【００４１】
誘電体層５は、信号線路２およびグランド電極３の可動電極４と対向する部位の上面に設けられている。誘電体層５は、信号線路２およびグランド電極３と可動電極４との接触による短絡を防止するためのものであり、その厚さは、例えば０．１〜０．５μｍ程度である。誘電体層５は、例えばアルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮX）などの誘電体材料よりなる。
【００４２】
支持部６は、可動電極４を支持する部材であり、可動電極４と同じ導電材料よりなる。２つの支持部６は、可動電極４の長辺方向の端部をそれぞれ支持している。基板１の上面には、支持部６を介した可動電極４や信号線路２およびグランド電極３と電気的に接続する所定の配線パターン（図示略）が設けられている。
【００４３】
なお、基板１、信号線路２、グランド電極３、可動電極４、誘電体層５、および支持部６の大きさ、形状、材質、配置などは上記に限定されるものではない。
【００４４】
可変容量素子Ａ１は、いわゆるＭＥＭＳ技術を用いて製造される。すなわち、まず、基板１上に信号線路２およびグランド電極３と誘電体層５とを積層形成する。次に、犠牲膜を形成した後、可動電極４を形成する。最後に、ウエットエッチング法により犠牲膜を除去する。これにより、可動電極４の可動空間が形成される。可動電極４と信号線路２およびグランド電極３との距離Ｌ１は、犠牲膜の厚さを調整することにより、調整される。なお、可変容量素子Ａ１の製造方法は、上記に限られない。
【００４５】
図３は、可変容量素子Ａ１に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。同図において、可変容量素子Ａ１は、２つの直列接続された可変コンデンサ１１，１２で表される。信号線路２と可動電極４とが可変コンデンサ１１を構成し、グランド電極３と可動電極４とが可変コンデンサ１２を構成する。可変容量素子Ａ１の可動電極４はＲＦ遮断ブロックとしてのインダクタ１４を介してＤＣ電源１３に接続されている。
【００４６】
可動電極４には、ＤＣ電源１３から駆動電圧が印加され、可変容量素子Ａ１は、図３０に示した特性で容量が変化する。駆動電圧がＶoffのとき、可動電極４と信号線路２およびグランド電極３との間に働く静電引力は小さく、可動電極４と信号線路２およびグランド電極３とは離れた状態となっており、可変容量素子Ａ１の静電容量は最小となる。一方、駆動電圧がＶonのとき、可動電極４と信号線路２およびグランド電極３との間に働く静電引力は大きく、可動電極４と信号線路２およびグランド電極３とは誘電体層５を介して接触した状態となっており、可変容量素子Ａ１の静電容量は最大となる。これにより、可変容量素子Ａ１は、ＤＣ電源１３から加えられる駆動電圧をＶoffとＶonとで切り換えられることにより、容量型スイッチとして働く。
【００４７】
図３に示すように、可変容量素子Ａ１は、２つの可変コンデンサ１１，１２を直列接続した構成となっている。したがって、ＲＦ信号によって信号線路２上に生じる電圧は可変コンデンサ１１，１２で分圧され、各可変コンデンサ１１，１２の両端に印加される電圧（可動電極４と信号線路２との間の電圧と可動電極４とグランド電極３との間の電圧）は、可変コンデンサ１１、１２の容量が同じ場合は、その電圧の約半分となる。したがって、可変容量素子Ａ１の駆動電圧Ｖoffを、従来の可変容量素子Ｆ１（図２８および図２９参照）の駆動電圧Ｖoffより小さく設定することができる。この場合、駆動電圧Ｖonも小さく設定することができるので、誘電体層５の帯電現象を抑制することができる。また、ＲＦ信号によって生じる信号線路２の電圧のほぼ半分の電圧しか各可変コンデンサ１１，１２の両端には加わらないので、信号線路２の電圧変動による可変コンデンサ１１，１２への負荷が小さくなり、可動電極４の弾性定数の経時変化を小さく抑えることができる。したがって、可変容量素子Ａ１の信頼性を保つことができる。
【００４８】
また、可変コンデンサ１１によりＤＣ電源１３から加えられる駆動電圧が遮断され、駆動電圧が信号線路２を通して基板に形成される他の電気回路に印加されることを防ぐことができる。すなわち、可変コンデンサ１１がＤＣ遮断ブロックとして機能するので、従来の可変容量素子Ｆ１を用いる場合に必要であったＤＣ遮断ブロックとしてのコンデンサが不要となる。したがって、可変容量素子Ａ１を用いたデバイスを小型化することができる。
【００４９】
図４は、可変容量素子Ａ１の第１変形例を示す断面図である。第１変形例の平面図は、図１と同じであるので、省略し、図２に相当する断面図のみを示している。図４に示す可変容量素子Ａ２は、信号線路２とグランド電極３との間に支持部６’が設けられている点で可変容量素子Ａ１と異なる。可変容量素子Ａ２の可動電極４は、長辺方向の中央付近で支持部６’に支持されるので、製造工程における残留応力などによる反りを抑制することができる。したがって、可変容量素子Ａ２の可動電極４の反りによる不良率は、可変容量素子Ａ１よりも減少する。したがって、歩留まりの向上を図ることができる。
【００５０】
図５は、可変容量素子Ａ１の第２変形例を示す平面図である。なお、可変容量素子Ａ１の図２に相当する断面図は省略している。図５に示す可変容量素子Ａ３は、信号線路２に対してグランド電極３と反対側（図５における上側）に、グランド電極３’が設けられている点で可変容量素子Ａ１と異なる。可変容量素子Ａ３の信号線路２およびグランド電極３，３’は、ＣＰＷ構造を形成している。したがって、可変容量素子Ａ３においては、信号線路２のインピーダンスの設計を容易に調整することができる。
【００５１】
図６および図７は、可変容量素子Ａ１の第３変形例を示す図である。図６は、可変容量素子Ａ４の平面図であり、図７は、図６のＶＩＩ−ＶＩＩ断面図である。図６および図７に示す可変容量素子Ａ４は、基板１の上面に凹部１ａが設けられている点で可変容量素子Ａ１と異なる。凹部１ａは、信号線路２およびグランド電極３が可動電極４と対向する部位の下方に設けられている。
【００５２】
この凹部１ａにより、信号線路２およびグランド電極３の可動電極４と対向する部位は、基板１の上面に対して垂直方向（図７の上下方向）に可動自在となる。可動電極４と信号線路２およびグランド電極３とがともに可動自在となるので、可動電極４と信号線路２およびグランド電極３とを互いに引き付けるために必要な静電引力を小さくすることができ、可動電極４に加える駆動電圧を低く抑えることができる。また、凹部１ａにより、信号線路２およびグランド電極３が基板１と接する面積が小さくなり、信号線路２およびグランド電極３から基板１に漏れる電荷を抑制することができるので、可変容量素子Ａ４のＱ値を向上させることができる。
【００５３】
なお、第３変形例において、凹部１ａは１つの大きな凹部とされているが、これに限られない。例えば、信号線路２が可動電極４と対向する部位の下方とグランド電極３が可動電極４と対向する部位の下方とに別々にそれぞれ凹部１ａを設けてもよい。また、凹部１ａが設けられていなくても、信号線路２およびグランド電極３の可動電極４と対向する部位が垂直方向に可動自在となる構成であれば、可動電極４に加える駆動電圧を低く抑えることができるという効果を奏することができる。このとき、一方のみ可動自在として、他方を固定としてもよい。
【００５４】
図８は、可変容量素子Ａ１の第４変形例を示す断面図である。なお、第４変形例の平面図は、図６と同様なので、省略し、図７に相当する断面図のみを示している。図８に示す可変容量素子Ａ５は、信号線路２とグランド電極３との間に支持部６’が設けられている点と、基板１の上面に凹部１ａが設けられている点で可変容量素子Ａ１と異なる。凹部１ａは、信号線路２およびグランド電極３が可動電極４と対向する部位の下方にそれぞれ設けられている。可変容量素子Ａ５は、上記第１変形例および第３変形例の両方の効果を有する。
【００５５】
なお、上述した第１実施形態およびその変形例では、信号線路２およびグランド電極３の上面に誘電体層５が設けられている場合について説明したが、これに限られない。誘電体層５が可動電極４の下面にも設けられていてもよいし、信号線路２およびグランド電極３の上面には設けられず可動電極４の下面にのみ設けられていてもよい。また、駆動電圧が最大となっても可動電極４と信号線路２およびグランド電極３とが接触しないように構成されている場合は、誘電体層５が設けられていなくてもよい。また、可変コンデンサ１１と可変コンデンサ１２(図３参照）の容量値に差をつける場合などには、一方のみ誘電体層５を設けて、他方には誘電体層５を設けないようにしてもよい。
【００５６】
上述した第１実施形態では、可変容量素子を並列接続で用いる場合について説明したが、以下に直列接続で用いられる可変容量素子について説明する。
【００５７】
図９は、本発明に係る可変容量素子の第２実施形態を説明するための図であり、直列接続で用いられる可変容量素子Ｂ１を示す平面図である。同図において、上記第１実施形態と同一または類似の要素には、同一の符号を付している。図９に示す可変容量素子Ｂ１は、グランド電極３に代えて信号線路２’が設けられている点と、信号線路２，２’の形状が可変容量素子Ａ１と異なる。
【００５８】
図９に示すように、可変容量素子Ｂ１において、信号線路２は基板１の長辺方向の一方（図９における左側）端部付近から可動電極４と対向する部位までとされ、信号線路２’は基板１の長辺方向の他方（図９における右側）端部付近から可動電極４と対向する部位までとされている。これは、信号線路２，２’を図１のように平行に延ばすと、その平行に延びた部分で信号線路２，２’間に寄生容量が生じるので、その寄生容量を生じないようにするためである。
【００５９】
図１０は、可変容量素子Ｂ１に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。同図において、可変容量素子Ｂ１は、２つの直列接続された可変コンデンサ１１’，１２’で表される。信号線路２と可動電極４とが可変コンデンサ１１’を構成し、信号線路２’と可動電極４とが可変コンデンサ１２’を構成する。可変容量素子Ｂ１の可動電極４はＲＦ遮断ブロックとしてのインダクタ１４を介してＤＣ電源１３に接続されている。
【００６０】
可変容量素子Ｂ１は、ＲＦ信号の信号線路上に直列に接続されて使用され、ＲＦ信号が信号線路２から信号線路２’に流れる点で可変容量素子Ａ１と異なるが、ＤＣ電源１３から加えられる駆動電圧をＶoffとＶonとで切り換えられることにより、容量型スイッチとして動作する点では可変容量素子Ａ１と共通する。
【００６１】
また、図１０に示すように、可変容量素子Ｂ１は、２つの可変コンデンサ１１’，１２’を直列接続した構成となっている。したがって、可変コンデンサ１１’，１２’によりＤＣ電源１３から加えられる駆動電圧が遮断され、駆動電圧が基板に形成される他の電気回路に信号線路２，２’を通して印加されることを防ぐことができる。すなわち、可変コンデンサ１１’，１２’がＤＣ遮断ブロックとして機能するので、従来の可変容量素子Ｆ１を用いる場合に必要であったＤＣ遮断ブロックとしてのコンデンサが不要となる。したがって、可変容量素子Ｂ１を用いたデバイスを小型化することができる。
【００６２】
第２実施形態においても、信号線路２と信号線路２’との間に支持部６’を設けることにより（図４参照）、上記第１実施形態の第１変形例と同様の効果を奏することができる。また、基板１の上面に凹部１ａを設けることにより（図６および図７参照）、上記第１実施形態の第３変形例と同様の効果を奏することができる。さらに、信号線路２と信号線路２’との間に支持部６’を設けて、基板１の上面に凹部１ａを設けることにより（図８参照）、上記第１実施形態の第４変形例と同様の効果を奏することができる。
【００６３】
上述した第２実施形態においても、誘電体層５が可動電極４の下面にも設けられていてもよいし、信号線路２，２’の上面には設けられず可動電極４の下面にのみ設けられていてもよい。また、駆動電圧が最大となっても可動電極４と信号線路２，２’とが接触しないよう構成されている場合は、誘電体層５が設けられていなくてもよい。また、可変コンデンサ１１’と可変コンデンサ１２’(図１０参照）の容量値に差をつける場合などには、一方のみ誘電体層５を設けて、他方には誘電体層５を設けないようにしてもよい。
【００６４】
なお、信号線路２，２’の形状は第２実施形態のものに限られず、寄生容量が無視できるものであれば、信号線路２，２’を基板１の長辺方向の両端部付近まで延ばしても構わない。また、可動電極４の形状も第２実施形態のものに限定されない。
【００６５】
図１１、図１２および図１３は、本発明に係る可変容量素子の第３実施形態を説明するための図である。図１１はこの可変容量素子Ｃ１の平面図であり、図１２は図１１のＸＩＩ−ＸＩＩ断面図であり、図１３は図１１のＸＩＩＩ−ＸＩＩＩ断面図である。これらの図において、上記第２実施形態と同一または類似の要素には、同一の符号を付している。可変容量素子Ｃ１は、信号線路２，２’および可動電極４’の形状が可変容量素子Ｂ１と異なる。
【００６６】
信号線路２は、基板１の短辺方向の中央を長辺と平行に、長辺方向の一方端部付近から中央手前付近まで延びるように設けられている。信号線路２’は、基板１の短辺方向の中央を長辺と平行に、長辺方向の他方端部付近から中央手前付近まで延びるように設けられている。信号線路２と信号線路２’との間には、電気的に接続されないように、また、寄生容量を発生させないように、所定の間隔が設けられている。可動電極４’は、平面視略ロ字形状をなし、基板１の中央付近に、短辺方向の両端部付近に設けられた一対の支持部６を架橋するように設けられており、基板１の上面に対して垂直方向に可動自在となっている。可動電極４’は、信号線路２，２’と対向する部位を有する。誘電体層５は、信号線路２，２’の可動電極４’と対向する部位の上面に設けられている。
【００６７】
可変容量素子Ｃ１は、可変容量素子Ｂ１の信号線路２，２’および可動電極４’の形状を変更しただけであるので、駆動電圧を供給するＤＣ電源を接続したときの等価回路図は図１０と同じである。したがって、可変容量素子Ｃ１も、ＤＣ遮断ブロックとしてのコンデンサが不要となり、その用いられたデバイスを小型化することができるという可変容量素子Ｂ１と同様の効果を奏する。
【００６８】
図１４は、可変容量素子Ｃ１の第１変形例を示す平面図である。なお、可変容量素子Ｃ１の図１２および図１３に相当する断面図は省略している。図１４に示す可変容量素子Ｃ２は、信号線路２，２’を挟むように一対のグランド電極３’が設けられている点で可変容量素子Ｃ１と異なる。可変容量素子Ｃ２の信号線路２，２’および一対のグランド電極３’は、ＣＰＷ構造を形成している。したがって、可変容量素子Ｃ２においては、信号線路２，２’のインピーダンスの設計を容易に調整することができる。
【００６９】
図１５は、可変容量素子Ｃ１の第２変形例を示す断面図である。なお、可変容量素子Ｃ１の図１１に相当する平面図および図１２に相当する断面図は省略している。図１５に示す可変容量素子Ｃ３は、基板１の上面に凹部１ａが設けられている点で可変容量素子Ｃ１と異なる。凹部１ａは、信号線路２，２’が可動電極４’と対向する部位の下方に設けられている。
【００７０】
この凹部１ａにより、信号線路２，２’が可動電極４’と対向する部位は、基板１の上面に対して垂直方向（図１５で上下方向）に可動自在となる。可動電極４’と信号線路２，２’とがともに可動自在となるので、図６，図７に示した可変容量素子Ａ４と同様に、可動電極４’に加える駆動電圧を低く抑えることができる。また、凹部１ａにより、信号線路２，２’が基板１と接する面積が小さくなり、信号線路２，２’から基板１に漏れる電荷を抑制することができるので、可変容量素子Ｃ３のＱ値を向上させることができる。
【００７１】
なお、第２変形例において、凹部１ａは１つの大きな凹部とされているが、これに限られない。例えば、信号線路２が可動電極４’と対向する部位の下方と信号線路２’が可動電極４’と対向する部位の下方とに別々にそれぞれ凹部１ａを設けてもよい。また、凹部１ａが設けられていなくても、信号線路２，２’の可動電極４’と対向する部位が垂直方向に可動自在となる構成であれば、可動電極４’に加える駆動電圧を低く抑えることができるという効果を奏することができる。このとき、一方のみ可動自在として、他方を固定としてもよい。
【００７２】
上述した第３実施形態およびその変形例においても、誘電体層５が可動電極４’の下面にも設けられていてもよいし、信号線路２，２’の上面には設けられず可動電極４’の下面にのみ設けられていてもよい。また、駆動電圧が最大となっても可動電極４’と信号線路２，２’とが接触しないよう構成されている場合は、誘電体層５が設けられていなくてもよい。また、可変コンデンサ１１’と可変コンデンサ１２’(図１０参照）の容量値に差をつける場合などには、一方のみ誘電体層５を設けて、他方には誘電体層５を設けないようにしてもよい。
【００７３】
また、直列接続で用いられる可変容量素子において、各電極の形状および配置を第３実施形態と同様にしてもよい。
【００７４】
図１６は、本発明に係る可変容量素子の第４実施形態を説明するための図であり、並列接続で用いられる可変容量素子Ｄ１を示す平面図である。同図において、上記第３実施形態と同一または類似の要素には、同一の符号を付している。図１６に示す可変容量素子Ｄ１は、信号線路２’の替わりに、グランド電極３が設けられている点と、信号線路２およびグランド電極３の形状が可変容量素子Ｃ１と異なる。
【００７５】
図１６に示すように、可変容量素子Ｄ１において、信号線路２およびグランド電極３は平面視Ｔ字形状をなしているが、可変容量素子Ｃ１における信号線路２，２’と同様としてもよい。
【００７６】
可変容量素子Ｄ１は、可変容量素子Ａ１の信号線路２、グランド電極３および可動電極４の形状を変更しただけであるので、駆動電圧を供給するＤＣ電源を接続したときの等価回路図は図３と同じである。したがって、ＲＦ信号によって信号線路２上に生じる電圧は可変コンデンサ１１，１２で分圧され、各可変コンデンサ１１，１２の両端に印加される電圧（可動電極４と信号線路２との間の電圧と可動電極４とグランド電極３との間の電圧）はその電圧の約半分となる。したがって、可変容量素子Ｄ１も、可変容量素子Ａ１と同様の効果を奏する。
【００７７】
第４実施形態においても、基板１の上面に凹部１ａを設けることにより（図１５参照）、上記第３実施形態の第２変形例と同様の効果を奏することができる。
【００７８】
上述した第４実施形態においても、誘電体層５が可動電極４’の下面にも設けられていてもよいし、信号線路２およびグランド電極３の上面には設けられず可動電極４’の下面にのみ設けられていてもよい。また、駆動電圧が最大となっても可動電極４’と信号線路２およびグランド電極３とが接触しないよう構成されている場合は、誘電体層５が設けられていなくてもよい。また、可変コンデンサ１１と可変コンデンサ１２(図３参照）の容量値に差をつける場合などには、一方のみ誘電体層５を設けて、他方には誘電体層５を設けないようにしてもよい。
【００７９】
なお、上述した第１ないし第４実施形態では、可変容量素子を容量型スイッチとして用いる場合について説明したが、これに限られない。可動電極４または４’に加えられる駆動電圧の変化に応じて静電容量がなだらかに変化するように構成されていれば、駆動電圧により静電容量を制御する可変容量素子として用いることができる。
【００８０】
次に、可変容量素子を用いた整合回路素子について説明する。
【００８１】
図１７は、図５に示す可変容量素子Ａ３の信号線路２にインダクタ２ａを設けたΓ型整合回路素子Ｅ１を示す平面図である。図１８は、Γ型整合回路素子Ｅ１に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。図１９は、図５に示す可変容量素子Ａ３にさらに可動電極４を追加して、信号線路２の２つの可動電極４の間にインダクタ２ａを設けたΠ型整合回路素子Ｅ２を示す平面図である。図２０は、Π型整合回路素子Ｅ２に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。
【００８２】
図２１は、図１６に示す可変容量素子Ｄ１の信号線路２にインダクタ２ａを設けたΓ型整合回路素子Ｅ３を示す平面図である。Γ型整合回路素子Ｅ３に駆動電圧を供給するＤＣ電源を接続したときの等価回路図は、図１８と同じである。図２２は、図１６に示す可変容量素子Ｄ１にさらに可動電極４’を追加して、信号線路２の２つの可動電極４’の間にインダクタ２ａを設けたΠ型整合回路素子Ｅ４を示す平面図である。Π型整合回路素子Ｅ４に駆動電圧を供給するＤＣ電源を接続したときの等価回路図は図２０と同じである。
【００８３】
これらの整合回路素子は、上述した第１実施形態または第４実施形態に係る可変容量素子を用いるので、従来の整合回路素子と比べて、駆動電圧を小さく設定することができ、信頼性を保つことができる。また、これらの整合回路素子は、従来の整合回路素子と比べて小型化することができる。
【００８４】
図２３は、図１４に示す可変容量素子Ｃ２の信号線路２とグランド電極３’との間にインダクタ２ａを設けたΓ型整合回路素子Ｆ１を示す平面図である。図２４は、Γ型整合回路素子Ｆ１に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。図２５は、図１４に示す可変容量素子Ｃ２の信号線路２とグランド電極３’との間および信号線路２’とグランド電極３’との間にそれぞれインダクタ２ａおよびインダクタ２’ａを設けたΠ型整合回路素子Ｆ２を示す平面図である。図２６は、Π型整合回路素子Ｆ２に駆動電圧を供給するＤＣ電源を接続したときの等価回路図を示す。
【００８５】
これらの整合回路素子は、上述した第３実施形態に係る可変容量素子を用いるので、従来の整合回路素子と比べて小型化することができる。
【００８６】
本発明に係る可変容量素子および整合回路素子は、携帯端末装置の電子部品として用いることができる。図２７は、本発明に係る可変容量素子および整合回路素子が電子部品として用いられている携帯端末装置のフロントエンド部を示すブロック図である。
【００８７】
携帯端末装置のフロントエンド部Ｇ１は、位相器を用いたアダプティブアレイアンテナＧ１０１、チューナブルフィルタＧ１０２、デュプレクサＧ１０４、インピーダンス整合回路Ｇ１０３，Ｇ１０５，Ｇ１０７、整合回路付き増幅器Ｇ１０６，Ｇ１０８、ＶＣＯ（Voltage Controlled Oscillator）からなる可変周波数発振器Ｇ１０９を備えている。
【００８８】
フロントエンド部Ｇ１では、アダプティブアレイアンテナＧ１０１で受信されるＲＦ信号からチューナブルフィルタＧ１０２で特定の受信帯域のＲＦ信号（受信信号）が取り出され、デュプレクサＧ１０４によって増幅器Ｇ１０８に入力される。受信信号は、増幅器Ｇ１０８で増幅された後、可変周波数発振器Ｇ１０９から出力されるローカル信号とミキシングされて所定の中間周波数に変換された後、図略の受信部に出力される。また、図略の送信部から入力されるＦＲ信号（送信信号）は、増幅器Ｇ１０６によって増幅された後、デュプレクサＧ１０４によってチューナブルフィルタＧ１０２に入力される。送信信号は、チューナブルフィルタＧ１０２で特定の送信帯域以外の成分が除去されてアダプティブアレイアンテナＧ１０１から放射される。各部分Ｇ１０１〜Ｇ１０９の構成や機能は、一般的なものなので、説明を省略する。
【００８９】
図２７に示す携帯端末装置のフロントエンド部Ｇ１には、チューナブルフィルタＧ１０２、可変周波数発振器Ｇ１０９の周波数変更用の素子として本発明に係る可変容量素子が用いられており、アダプティブアレイアンテナＧ１０１の位相器、インピーダンス整合回路Ｇ１０３，Ｇ１０５，Ｇ１０７および増幅器Ｇ１０６，Ｇ１０８の整合回路に本発明に係る整合回路素子が用いられている。したがって、フロントエンド部Ｇ１を従来の可変容量素子および整合回路素子を用いた場合より小さく設計することができるので、携帯端末装置を小型化することができる。また、各可変容量素子および整合回路素子の駆動電圧を小さく設定することができるので、信頼性を保つことができる。
【００９０】
なお、図２７に示す全ての電子部品に本発明に係る可変容量素子および整合回路素子を用いる必要はなく、一部に用いた携帯端末装置においても、同様の効果を奏することができる。
【００９１】
本発明に係る可変容量素子、整合回路素子および携帯端末装置は、上述した実施形態に限定されるものではない。本発明に係る可変容量素子、整合回路素子および携帯端末装置の各部の具体的な構成は、種々に設計変更自在である。
【００９２】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【００９３】
（付記１）基板と、前記基板の表面に設けられた、信号が流れる信号線路と、前記基板の表面に設けられたグランド電極と、前記信号線路および前記グランド電極に対向し、当該信号線路および前記グランド電極に対して接離する方向に変位可能に設けられた可動電極と、を備える可変容量素子。
（付記２）前記可動電極は、当該可動電極に駆動電圧が印加されることによって前記信号線路および前記グランド電極との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する、付記１に記載の可変容量素子。
（付記３）前記可動電極は、両端部およびその間の所定の部分が前記基板の表面に支持部によって固定されている、付記１または２に記載の可変容量素子。
（付記４）前記信号線路および／または前記グランド電極は、前記基板の表面に対して垂直方向に可動自在に設けられている、付記１ないし３のいずれかに記載の可変容量素子。
（付記５）前記信号線路および前記グランド電極はＣＰＷ構造で形成されている、付記１ないし４のいずれかに記載の可変容量素子。
（付記６）前記信号線路および／または前記グランド電極と前記可動電極との間には、誘電体層が設けられている、付記１ないし５のいずれかに記載の可変容量素子。
（付記７）基板と、前記基板の表面に設けられた、信号が入力される信号線路と、前記基板の表面に設けられ、前記信号が入力される信号線路と電気的に接続されていない、前記信号を出力する信号線路と、前記信号が入力される信号線路および前記信号を出力する信号線路に対向し、当該両信号線路に対して接離する方向に変位可能に設けられた可動電極と、を備る可変容量素子。
（付記８）前記可動電極は、当該可動電極に駆動電圧が印加されることによって前記信号が入力される信号線路および前記信号を出力する信号線路との間に生じる静電引力で変位し、その変位量は駆動電圧の大きさに応じて変化する、付記７に記載の可変容量素子。
（付記９）前記可動電極は、両端部およびその間の所定の部分が前記基板の表面に中間支持部によって固定されている、付記７または８に記載の可変容量素子。
（付記１０）前記信号が入力される信号線路および／または前記信号を出力する信号線路は、前記基板の表面に対して垂直方向に可動自在に設けられている、付記７ないし９のいずれかに記載の可変容量素子。
（付記１１）前記信号が入力される信号線路および前記信号を出力する信号線路との間でＣＰＷ構造を形成するグランド電極を更に備えている、付記７ないし１０のいずれかに記載の可変容量素子。
（付記１２）前記信号が入力される信号線路および／または前記信号を出力する信号線路と前記可動電極との間には、誘電体層が設けられている、付記７ないし１１のいずれかに記載の可変容量素子。
（付記１３）付記１ないし１２のいずれかに記載の可変容量素子を用いている整合回路素子。
（付記１４）付記１ないし１２のいずれかに記載の可変容量素子または付記１３に記載の整合回路素子を用いている携帯端末装置。
【図面の簡単な説明】
【００９４】
【図１】本発明に係る可変容量素子の第１実施形態を示す平面図である。
【図２】図１のＩＩ−ＩＩ断面図である。
【図３】図１に示す可変容量素子にＤＣ電源を接続したときの等価回路図である。
【図４】本発明に係る可変容量素子の第１実施形態の第１変形例を示す断面図である。
【図５】本発明に係る可変容量素子の第１実施形態の第２変形例を示す平面図である。
【図６】本発明に係る可変容量素子の第１実施形態の第３変形例を示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ断面図である。
【図８】本発明に係る可変容量素子の第１実施形態の第４変形例を示す断面図である。
【図９】本発明に係る可変容量素子の第２実施形態を示す平面図である。
【図１０】図９に示す可変容量素子にＤＣ電源を接続したときの等価回路図である。
【図１１】本発明に係る可変容量素子の第３実施形態を示す平面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ断面図である。
【図１３】図１１のＸＩＩＩ−ＸＩＩＩ断面図である。
【図１４】本発明に係る可変容量素子の第３実施形態の第１変形例を示す平面図である。
【図１５】本発明に係る可変容量素子の第３実施形態の第２変形例を示す断面図である。
【図１６】本発明に係る可変容量素子の第４実施形態を示す平面図である。
【図１７】図５に示す可変容量素子を用いたΓ型整合回路素子を示す平面図である。
【図１８】図１７に示すΓ型整合回路素子にＤＣ電源を接続したときの等価回路図である。
【図１９】図５に示す可変容量素子を用いたΠ型整合回路素子を示す平面図である。
【図２０】図１９に示すΠ型整合回路素子にＤＣ電源を接続したときの等価回路図である。
【図２１】図１６に示す可変容量素子を用いたΓ型整合回路素子を示す平面図である。
【図２２】図１６に示す可変容量素子を用いたΠ型整合回路素子を示す平面図である。
【図２３】図１４に示す可変容量素子を用いたΓ型整合回路素子を示す平面図である。
【図２４】図２３に示すΓ型整合回路素子にＤＣ電源を接続したときの等価回路図である。
【図２５】図１４に示す可変容量素子を用いたΠ型整合回路素子を示す平面図である。
【図２６】図２５に示すΠ型整合回路素子にＤＣ電源を接続したときの等価回路図である。
【図２７】本発明に係る可変容量素子および整合回路素子が電子部品として用いられている携帯端末装置のフロントエンド部を示すブロック図である。
【図２８】従来の一般的な可変容量素子の断面図であり、静電容量が最小の状態である。
【図２９】従来の一般的な可変容量素子の断面図であり、静電容量が最大の状態である。
【図３０】固定電極および可動電極の間に加えられる駆動電圧と、可変容量素子の静電容量との関係を示す図である。
【図３１】従来の可変容量素子を信号線路に並列接続したときの等価回路図である。
【符号の説明】
【００９５】
１  基板
１ａ  凹部
２，２’  信号線路
３，３’  グランド電極
４，４’  可動電極
５  誘電体層
６，６’  支持部
１１，１１’，１２，１２’  可変コンデンサ
１３  ＤＣ電源
１４  インダクタ
【図１】
0005363005.tif 000002
【図２】
0005363005.tif 000003
【図３】
0005363005.tif 000004
【図４】
0005363005.tif 000005
【図５】
0005363005.tif 000006
【図６】
0005363005.tif 000007
【図７】
0005363005.tif 000008
【図８】
0005363005.tif 000009
【図９】
0005363005.tif 000010
【図１０】
0005363005.tif 000011
【図１１】
0005363005.tif 000012
【図１２】
0005363005.tif 000013
【図１３】
0005363005.tif 000014
【図１４】
0005363005.tif 000015
【図１５】
0005363005.tif 000016
【図１６】
0005363005.tif 000017
【図１７】
0005363005.tif 000018
【図１８】
0005363005.tif 000019
【図１９】
0005363005.tif 000020
【図２０】
0005363005.tif 000021
【図２１】
0005363005.tif 000022
【図２２】
0005363005.tif 000023
【図２３】
0005363005.tif 000024
【図２４】
0005363005.tif 000025
【図２５】
0005363005.tif 000026
【図２６】
0005363005.tif 000027
【図２７】
0005363005.tif 000028
【図２８】
0005363005.tif 000029
【図２９】
0005363005.tif 000030
【図３０】
0005363005.tif 000031
【図３１】
0005363005.tif 000032