(57)【特許請求の範囲】
【請求項１】
複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおいて、
短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、
故障か正常かを示す信号である故障信号を生成する故障信号生成部と、
前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部と、
を有することを特徴とする多系統システム。
【請求項２】
前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはＬ出力、接続されない場合にはＨ出力するフォトカプラとから成り、
故障信号生成部は、正常時にＬとなり故障時にＨとなる前記故障信号を生成し、
前記故障判定回路は、前記系統認識信号と故障信号とを入力する第１のＡＮＤ回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第２のＡＮＤ回路とから成ることを特徴とする請求項１記載の多系統システム。
【請求項３】
複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおける該周辺盤であって、
短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、
故障か正常かを示す信号である故障信号を生成する故障信号生成部と、
前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部と、
を有することを特徴とする多系統システムにおける周辺盤。
【請求項４】
前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはＬ出力、接続されない場合にはＨ出力するフォトカプラとから成り、
故障信号生成部は、正常時にＬとなり故障時にＨとなる前記故障信号を生成し、
前記故障判定回路は、前記系統認識信号と故障信号とを入力する第１のＡＮＤ回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第２のＡＮＤ回路とから成ることを特徴とする請求項３記載の多系統システムにおける周辺盤。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無停電電源装置等に係る分散母線システムのような多系統システムに関する。
【背景技術】
【０００２】
従来、例えば特許文献１に無停電電源装置のシステム構成が開示されている。例えば、特許文献１の図２、図３等に示すように、第１の無停電電源装置（ＵＰＳ）、第２の無停電電源装置（ＵＰＳ）、切換盤、監視盤等からなる構成で、オペレータが所望の給電経路を選択する。例えば、それまで第１の無停電電源装置を経由して第１及び第２の２つの負荷に対して給電を行っていた経路を、第２の無停電電源装置を経由する経路に切り換える、等の給電経路の切り換え操作を、オペレータが行う。
【０００３】
無停電電源装置等に係る分散母線システムのような多系統システムの概略構成を、図２に示す。
図示の例では、Ａ系、Ｂ系の２系統あるものとし、各系統毎に周辺盤が設けられている。すなわち、Ａ系周辺盤８０、Ｂ系周辺盤９０が設置されている。Ａ系周辺盤８０、Ｂ系周辺盤９０は、それぞれ、内部の給電線上にブレーカ８１、９１が設けられている。
【０００４】
２台のＵＰＳ（Ｎｏ．１ＵＰＳ５０、Ｎｏ．２ＵＰＳ６０）は、それぞれ、不図示のＡＣ電源（商用電源等）又は内蔵のバッテリ５３，６３に基づいて、ＡＣ電力を出力する。両者の構成は同一なので、Ｎｏ．１ＵＰＳ５０を例にすると、スイッチ５４、５５によって上記ＡＣ電源に基づくＡＣ／ＤＣコンバータ５１の出力又は内蔵のバッテリ５３の何れかの電力（ＤＣ）を、ＤＣ／ＡＣコンバータ５２、スイッチ５６を介して、出力盤７０に出力する。
【０００５】
出力盤７０は、Ｎｏ．１ＵＰＳ５０、Ｎｏ．２ＵＰＳ６０の出力電力（ＡＣ）を入力して、給電系統を切り換え制御するものであり、ブレーカ７１〜７４を有する。例えば、ブレーカ７１又は７３を投入（ＯＮ）し、ブレーカ８１も投入（ＯＮ）することで、Ａ系負荷に給電が行われる。
【０００６】
ここで、図には示していないが、各ＵＰＳ５０，６０、及び各周辺盤８０、９０は、それぞれ不図示のＣＰＵを有している。そして、各周辺盤８０、９０のＣＰＵは、何等かの故障が発生した場合には、不図示の信号線を介して、各ＵＰＳ５０，６０のＣＰＵに対して故障発生を通知する。各ＵＰＳ５０，６０のＣＰＵは、この通知を受けて、例えばどの系統で故障が発生したのかを表示する。
【０００７】
ここで、従来の各周辺盤８０、９０のＣＰＵは、「システム設定を記憶できるＣＰＵ」となっている。すなわち、周辺盤におけるＣＰＵには外部フラッシュＩＣ（フラッシュメモリ）が搭載されており、各周辺盤を新たに設置する際にオペレータ等が設定作業（その周辺盤がＡ系かＢ系か）を行うことで、各周辺盤のＣＰＵの上記外部フラッシュＩＣには、この設定内容（Ａ系／Ｂ系）が記憶される。これによって、各周辺盤のＣＰＵは、自己が何系であるか（ここではＡ系かＢ系か）を認識でき、更に、上記故障発生を通知する際には、自己が何系であるかを示す情報も一緒に通知する。
【０００８】
これによって、例えばＡ系周辺盤８０からの故障発生の通知を受けたＵＰＳは、故障発生したのはＡ系であることを認識でき、例えばＡ系で故障発生した旨を表示等する。
【特許文献１】特開平１０−０９８８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、コストダウンを考えた場合、上記周辺盤におけるＣＰＵに上記外部フラッシュＩＣ（フラッシュメモリ）を搭載しないことが望まれる。しかしながら、上記の通り、外部フラッシュＩＣには自己がＡ系かＢ系かを示す情報が設定・記憶されるので、外部フラッシュＩＣを搭載しないＣＰＵ（「システム設定を記憶できないＣＰＵ」）を用いる場合、各周辺盤は自己がＡ系／Ｂ系のどちらなのか認識できず、また故障が起きた場合にＵＰＳ本体は故障発生した周辺盤がＡ系／Ｂ系のどちらなのか判別できなくなる。
【００１０】
また、上記従来技術では、オペレータ等が各周辺盤毎にその周辺盤の系統（何系であるか；ここではＡ系かＢ系か）を設定してその外部フラッシュＩＣに記憶させる作業を行う必要があり、この様な設定を行なえるスキルを有する者が必要になるし、ミスが生じる可能性もある。
【００１１】
これに対して、各周辺盤を最初から各系統別に専用の構成として製作することも考えられるが、当然、製作の手間が掛かることになり、また手間が掛かる分、コストアップすることになるので、この案は採用できない。つまり、各周辺盤の構成は略同一とする必要がある。
【００１２】
本発明の課題は、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないＣＰＵ」を用いる場合でも、各周辺盤が自己の系統を認識でき且つＵＰＳ本体が故障発生した周辺盤が何系であるかを認識できるようにできる、多系統システム、その周辺盤等を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の多系統システムは、複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおいて、短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、故障か正常かを示す信号である故障信号を生成する故障信号生成部と、前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部とを有する。
【００１４】
例えば２系統の場合において２つの周辺盤を設置する際に、一方は短絡コネクタを接続し、他方は短絡コネクタを接続しない。これによって、２つの周辺盤内ではそれぞれ異なる系統認識信号（Ｈ／Ｌ）が生成され、その制御部は自己が２系統のうちのどちらの系統であるのかを認識できる。また、無停電電源装置本体に対して、２系統のどちらの系統の故障であるのかを示す故障通知信号を送信できるので、無停電電源装置本体はどちらの系統での故障発生であるのかを認識できる。
【００１５】
また、例えば、前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはＬ出力、接続されない場合にはＨ出力するフォトカプラとから成り、故障信号生成部は、正常時にＬとなり故障時にＨとなる前記故障信号を生成し、前記故障判定回路は、前記系統認識信号と故障信号とを入力する第１のＡＮＤ回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第２のＡＮＤ回路とから成る。
【００１６】
上記２系統の場合、正常時には上記２つの周辺盤の何れもその故障判定回路の第１、第２のＡＮＤ回路の出力が両方ともＬであるが、故障発生時には一方は第１のＡＮＤ回路の出力のみＨとなり、他方は第２のＡＮＤ回路の出力のみＨとなる。
【発明の効果】
【００１７】
本発明の多系統システム、その周辺盤等によれば、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないＣＰＵ」を用いる場合でも、各周辺盤が自己の系統を認識でき且つＵＰＳ本体が故障発生した周辺盤が何系であるかを認識できるようになる。また、短絡コネクタを接続するだけの簡単な作業を行うだけなので、特に設定のスキルを有しなくても問題なく且つミスする可能性は極めて低くなる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）、（ｂ）は、本例の周辺盤１０の構成図である。
尚、図１（ａ）には当該周辺盤をＢ系として使用する場合を例に示している為、コネクタ１４に短絡コネクタ２０が接続された状態を示してあるが、Ａ系として使用する場合には短絡コネクタ２０は接続されない。詳しくは後述する。
【００１９】
図１（ａ）に示す周辺盤１０は、ＩＣ（ＣＰＵ）１１、フォトカプラ１２、１３、コネクタ１４等を有する。ＣＰＵ１１は、故障判定回路４を内蔵している。また、ＣＰＵ１１は、上述した外部フラッシュＩＣを搭載しないＣＰＵ（「システム設定を記憶できないＣＰＵ」）であり、自己がＡ系かＢ系かを示す情報は記憶されていない。
【００２０】
フォトカプラ１２、１３は、入力がＬのときには出力がＬ、入力がＨのときには出力がＨとなる。例えばフォトカプラ１２の場合、短絡コネクタ２０をコネクタ１４に接続した場合には、ＧＮＤ接地されることから、電源ＶＣ５によってフォトカプラ１２内の発光素子１２ａが発光することで、フォトカプラ１２の出力（信号３）はＬとなる。逆に、短絡コネクタ２０をコネクタ１４に接続していない場合には、発光ダイオード１２ａは発光しないので、信号３はＨとなる。
【００２１】
また、フォトカプラ１３には、正常か故障かを示す故障信号が入力しており、この故障信号は、正常の場合にはＬ、故障の場合にはＨとなっている。そして、フォトカプラ１２の場合と同様に、フォトカプラ１３も、入力がＬの場合には出力（図示の信号２）がＬになり、入力がＨの場合には出力（信号２）がＨになる。
【００２２】
尚、故障とは、例えば周辺盤間のコネクタの断線や周辺盤内にある制御装置等のＣＰＵ（ＣＰＵ１１等）の異常等である。
ここで、上記構成の周辺盤１０を２台用いて、例えば図２のＡ系周辺盤、Ｂ系周辺盤を設置する場合には、作業員は、Ｂ系周辺盤とする周辺盤１０に対しては、上記コネクタ１４に上記短絡コネクタ２０を接続する。一方、Ａ系周辺盤とする周辺盤１０に対しては、上記短絡コネクタ２０を接続しないで、そのまま設置する。
【００２３】
これによって、Ｂ系周辺盤とする周辺盤１０においては、内部のＣＰＵ１１に入力する信号３は、上記の通りＬとなっていることから、当該ＣＰＵ１１は自己がＢ系であると認識する。一方、Ａ系周辺盤とする周辺盤１０においては、信号３はＨとなることから、当該ＣＰＵ１１は自己がＡ系であると認識する。
【００２４】
この様に、作業員は、特に面倒な設定作業を行わなくても、短絡コネクタ２０を接続するか否かを判断して、Ｂ系の場合にのみ接続する作業を行うだけで、各周辺盤１０は自己が何系であるのかを認識できる。勿論、各周辺盤１０のＣＰＵ１１は上記外部フラッシュＩＣを搭載しないＣＰＵ（「システム設定を記憶できないＣＰＵ」）であるので、コストダウンを図れる。
【００２５】
また、上記構成により生成される上記信号２，３と、ＣＰＵ１１内の故障判定回路４とによって、ＵＰＳ本体３０に対して、何系で故障発生したのかが分かるように故障発生を通知できる。
【００２６】
図１（ｂ）に、故障判定回路４の構成図を示す。
図示の通り、故障判定回路４は、ＡＮＤ回路４１とＡＮＤ回路４２とから成る。ＡＮＤ回路４２には、上記信号２と信号３とが入力している。ＡＮＤ回路４１にも、上記信号２と信号３とが入力しているが、信号３が反転入力している点で異なる。
【００２７】
ここで、周辺盤１０のＣＰＵ１１とＵＰＳ本体３０のＣＰＵ３１間には、図示の２本の信号線５，６が接続されている。ＡＮＤ回路４１の出力（Ｂ系故障）は信号線５に出力され、ＡＮＤ回路４２の出力（Ａ系故障）は信号線６に出力される。
【００２８】
上記故障判定回路４の動作について、まず、Ｂ系周辺盤とする周辺盤１０の場合について説明する。
この場合には、上記の通り、信号３はＬとなり、正常時には信号２はＬとなるので、正常時にはＡＮＤ回路４１とＡＮＤ回路４２の出力は両方ともＬとなる。そして、故障発生することで信号２がＨになると、信号３がＬであることからＡＮＤ回路４２の出力はＬのままであるが、ＡＮＤ回路４１の出力はＨとなる。ＵＰＳ本体３０のＣＰＵ３１は、信号線５により入力される信号がＬ→Ｈになった場合には、Ｂ系周辺盤で故障発生したと認識する。
【００２９】
一方、Ａ系周辺盤とする周辺盤１０の場合には、信号３はＨとなり、正常時には信号２はＬとなるので、正常時にはＡＮＤ回路４１とＡＮＤ回路４２の出力は両方ともＬとなる。そして、故障発生することで信号２がＨになると、信号３がＨであることからＡＮＤ回路４１の出力はＬのままであるが、ＡＮＤ回路４２の出力はＨとなる。ＵＰＳ本体３０のＣＰＵ３１は、信号線６により入力される信号がＬ→Ｈになった場合には、Ａ系周辺盤で故障発生したと認識する。
【００３０】
尚、図２を例にすると、Ａ系周辺盤、Ｂ系周辺盤とも、２台のＵＰＳ５０，６０の両方に対して、上記信号線５，６による故障発生通知を行う。
以上説明したように、本例の多系統システム、その周辺盤等によれば、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないＣＰＵ」を用いる場合でも、各周辺盤が自己の系統を認識できる。更に、ＵＰＳ本体が、故障発生した周辺盤が何系であるかを認識できるようになる。また、短絡コネクタを接続するだけの簡単な作業を行うだけなので、特に設定のスキルを有しなくても問題なく且つミスする可能性は極めて低くなる。
【００３１】
また、Ａ系周辺盤を新たなＢ系周辺盤とし、Ｂ系周辺盤を新たなＡ系周辺盤とする等というように、周辺盤の系統を変更する場合にも、短絡コネクタ２０を差し替える作業を行うだけで済み、作業員の作業負担が軽減される。
【図面の簡単な説明】
【００３２】
【図１】（ａ）は本例の周辺盤の構成図、（ｂ）はその故障判定回路の構成図である。
【図２】多系統システムの概略構成図である。
【符号の説明】
【００３３】
４  故障判定回路
５，６  信号線
１０  周辺盤
１１  ＩＣ（ＣＰＵ）
１２  フォトカプラ
１２ａ  発光素子
１３  フォトカプラ
１３ａ  発光素子
１４  コネクタ
２０  短絡コネクタ
３０  ＵＰＳ本体
３１  ＣＰＵ
４１  ＡＮＤ回路
４２  ＡＮＤ回路
【図１】
0005120038.tif 000002
【図２】
0005120038.tif 000003