(57)【特許請求の範囲】
【請求項１】
２次元パターンをした導電性ビアを有する集積回路パッケージであって、前記導電性ビアは、該集積回路パッケージの基板の上部側のみに位置する活性な熱発生回路部分から該集積回路パッケージの底部を貫くように構成され、前記底部は、該集積回路パッケージの前記基板の底部側である、集積回路パッケージ；及び
前記基板の前記底部側に位置付けられて前記導電性ビアに電気的に結合された音響素子の２次元アレイであって、前記ビアは、該音響素子の２次元アレイに前記集積回路パッケージの前記活性な熱発生回路部分を電気的に結合するように構成されている、音響素子の２次元アレイ；
を有する音響アセンブリ。
【請求項２】
請求項１に記載の音響アセンブリであって、前記音響素子は音響積層構造の一部であり、当該音響アセンブリは、前記音響積層構造を貫通して前記基板内までダイシングされている、音響アセンブリ。
【請求項３】
請求項１に記載の音響アセンブリであって、前記音響素子は、反転フリップチップ相互接続により前記ビアに結合されている、音響アセンブリ。
【請求項４】
請求項１に記載の音響アセンブリであって、前記音響素子は、導電性接着剤により前記ビアに結合されている、音響アセンブリ。
【請求項５】
請求項１に記載の音響アセンブリであって、前記活性な熱発生回路部分に近接して前記集積回路パッケージの上部側に位置付けられ、前記集積回路パッケージのシステム入力／出力接続に電気的に結合されている相互接続装置を有する、音響アセンブリ。
【請求項６】
請求項５に記載の音響アセンブリであって、前記相互接続装置は、フリップチップ相互接続により前記システム入力／出力接続に結合されている、音響アセンブリ。
【請求項７】
請求項５に記載の音響アセンブリであって、前記相互接続装置は、プリント回路基板を有するフレキシブル回路である、音響アセンブリ。
【請求項８】
請求項１に記載の音響アセンブリであって、前記集積回路パッケージはマイクロビームフォーマＡＳＩＣである、音響アセンブリ。
【請求項９】
音響アセンブリを形成する方法であって：
マイクロビームフォーマ集積回路パッケージを備える段階；
前記集積回路パッケージ内に２次元パターンをした導電性ビアを形成する段階であって、前記導電性ビアは、前記集積回路パッケージの基板の上部側のみに位置する活性部分から前記集積回路パッケージの底部を貫き、前記底部は、前記集積回路パッケージの前記基板の底部側である、段階；及び
前記基板の前記底部側に音響積層構造を位置付ける段階；及び
前記ビアを介して前記集積回路パッケージの前記活性部分に前記音響積層構造を電気的に結合する段階；
を有する方法。
【請求項１０】
請求項９に記載の方法であって、前記音響積層構造及び前記基板の一部を貫通して前記音響アセンブリをダイシングする段階を有する、方法。
【請求項１１】
請求項９に記載の方法であって、前記結合する段階は、反転フリップチップ結合処理を実行する段階を有する、方法。
【請求項１２】
請求項９に記載の方法であって：
前記活性部分に近接する前記集積回路パッケージの上部側をエッチングして、システム入力／出力接続を露出させる段階；
前記システム入力／出力接続に電気的に結合する結合パッドを備える段階；
を有する、方法。
【請求項１３】
請求項１２に記載の方法であって：
前記上部側に相互接続装置を位置付ける段階；
前記システム入力／出力接続に前記相互接続装置を電気的に結合させる段階；
を有する、方法。
【請求項１４】
請求項１３に記載の方法であって、前記のシステム入力／出力接続に前記相互接続装置を電気的に結合させる段階は、フリップチップ結合処理を実行する段階を有する、方法。
【請求項１５】
請求項１３に記載の方法であって、前記相互接続装置は、プリント回路基板を有するフレキシブル回路である、方法。
【請求項１６】
請求項１５に記載の方法であって、前記集積回路パッケージはマイクロビームフォーマＡＳＩＣである、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ型の電気相互接続及び貫通チップビアを用いる相互接続方法及び装置に関する。
【背景技術】
【０００２】
当該技術分野の集積回路（ＩＣ）の現状は、継続的にサイズが縮小し、且つ複雑性が増すものとなっている。構成要素の密度が高くなるにつれ、物理的な相互接続が有効な表面領域の重要部分を占め、その有効な表面領域がこの領域内に電気回路を位置付ける能力を低下させる点で、構成要素を電気的に結合するシステムは重要になってきている。
【０００３】
相互接続の一の部分が、コンタクトバンプ又はスタブで構成され、相互接続の他の部分がコンタクトパッド又はコンタクト面で構成される電気相互接続技術が知られている。製造プロセスの間、バンプ及びパッドは互いに接触して、電気相互接続が形成される。米国特許第６，０１５，６５２号明細書においては、基板において備えられるＩＣのための“フリップチップ結合”と称せられる種類の相互接続システムについて開示されている。この代表的な相互接続システムは、他の電気相互接続システムに関連する問題の一部を軽減するが、電気構成要素のためにまた、利用することが可能である有効な表面積のかなりの部分を尚も占めている。この問題は、電気相互接続が、特定用途向け集積回路(ＡＳＩＣ)等の集積回路に対して直接形成されるとき、更に悪化される。
【０００４】
国際公開第２００４／０５２２０９号パンフレットにおいて、小型化されたトランスデューサアレイを形成する目的で複数の音響素子にＡＳＩＣを電気的に結合したシステムについて開示されている。図示されているシステムにおいて、バンプは、音響素子又はＡＳＩＣの一に電気的に結合され、パッドは、音響素子又はＡＳＩＣの他に電気的に結合されている。このシステムは、例えば、経食道、腹腔鏡及び心臓内検査のために利用することが可能である超音波トランスデューサを作製するように構成されることが可能である小さな電気的パッケージを実現することができる。
【０００５】
現在設計されているマイクロビーム形成（μＢＦ）トランスデューサは、音響素子、例えば、音響センサのマイクロビームフォーマ（μＢＦ）ＡＳＩＣとの集積を達成するフリップチップ処理を利用する。この処理は、μＢＦＡＳＩＣに数千個の素子を相互接続するという困難な問題に対処する上でかなりうまくいっている。しかしながら、得られた装置には複数の課題がある。例えば、フリップチップ処理は、実行される結合の種類（例えば、スタブバンプ）により与えられる音響素子の面に近接して、音響素子の直後にＡＳＩＣを置く。しかし、ＡＳＩＣからの熱が音響素子の性能に影響する可能性がある。従って、典型的なフリップチップ相互接続は、音響素子の面の温度を管理する観点から、殆ど最悪の位置に、即ち、熱源（例えば、ＡＳＩＣ）に近接し、可能性のある熱放散面から離れて、音響素子を位置付けている。
【０００６】
更に、ＡＳＩＣの活性部分に対して音響素子が近接した結合は、音響エネルギーをＡＳＩＣに結合させることによりもたらされる明確さが欠如したアーティファクトであって、伝搬して音響クロストークをもたらすという悪影響を有する可能性がある。ＡＳＩＣと音響素子との間のフリップチップ処理はまた、ＡＳＩＣを音響素子に直接結合することができないために、複雑である。ダイシング処理の開始から終了まで、ダイシングソーブレードの直径における変化及び音響素子の厚さにおける変化によりもたらされるダイシングの許容範囲を可能にする物理的オフセットが、ＡＳＩＣと音響素子との間で必要である。この間隔は、典型的には、アセンブリ処理を複雑にする大きいアスペクト比のスタッドバンプ又はメッキバンプを用いて導入される。
【０００７】
従来のμＢＦ  ＡＳＩＣのシステム入力／出力（Ｉ／Ｏ）相互接続は、ＡＳＩＣの上部活性部分の２つの方位角のエッジにおいてシステムＩ／Ｏを有することに限定されている。これは、ＡＳＩＣの上部面における結合パッドからフレキシブルな回路等の次のレベルへの相互接続を実現するために、ある空間の割当てを必要とする。ワイヤボンディング又は異方性導電膜を用いて結合されたフレキシブルケーブルを、相互接続目的で用いることが可能であるが、どちらの場合も、完全なトランスデューサ（例えば、ＡＳＩＣ、音響センサ、フレキシブルなケーブル）の物理的空間の限界は、トランスデューサの音響開口のために利用可能な接触領域量を減少させる。更に、フレキシブルな回路は、典型的には、空間的考慮のために少ない相互接続層を用いていて比較的単純であり、そのことは、電気的性能を制限する、及び／又はコストを高くする可能性がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６，０１５，６５２号明細書
【特許文献２】国際公開第２００４／０５２２０９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、従来技術の不利点を克服し、改善することである。
【課題を解決するための手段】
【００１０】
本発明は、音響アセンブリと、そのアセンブリを形成する方法を含む。音響アセンブリは、集積回路パッケージの活性部分から集積回路パッケージの底部を貫通する導電性ビアを有する集積回路パッケージを有する。その底部は、集積回路パッケージの基板の底部側にある。音響素子は、基板の底部側に位置付けられ、ビアは、音響素子に集積回路パッケージの活性部分を電気的に結合するように備えられている。一実施形態においては、音響素子は音響積層構造（スタック）である。他の実施形態においては、音響素子は、シリコンベースのマイクロマシン加工超音波トランスデューサ（ＭＵＴ）である。
【００１１】
音響アセンブリの形成において、音響アセンブリは、音響積層構造を貫いて及び基板の内までダイシングされる。音響素子は、音響素子と集積回路パッケージとの間の結合距離に関係なく、反転フリップチップ相互接続、導電性接着剤及び／又は他の適切な結合システムにより、ビアに結合されることが可能である。有利であることに、相互接続装置は、活性部分に近接して集積回路パッケージの上部側に位置付けられ、集積回路パッケージのシステム入力／出力（Ｉ／Ｏ）接続に対して電気的に結合されることが可能である。相互接続装置は、集積回路パッケージのエッジまでシステムＩ／Ｏを延ばすワイヤボンド及び他のシステムを必要とせず、フリップチップ相互接続及び／又は他の適切な結合システムによりそのシステムＩ／Ｏ接続に結合されることが可能である。一実施形態においては、相互接続装置は、プリント回路基板（ＰＣＢ）を含むフレキシブル回路であることが可能である。集積回路パッケージは、トランスデューサ、例えば、経食道、腹腔鏡及び／又は心臓内検査のために利用することが可能である超音波トランスデューサにおいて用いるマイクロビームフォーマＡＳＩＣであることが可能である。
【００１２】
本発明については、以下、例示として、添付図を参照して詳述する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に従って形成されたウェーハスケール集積回路の一部の斜視図である。
【図２】本発明の実施形態に従ったＡＳＩＣの斜視図である。
【図３】本発明の実施形態に従った要素、例えば、電子構成要素に結合された音響素子のプレート又は積層構造を示す図である。
【図４】本発明に従った積層構造のダイシングに後続する電子構成要素に結合された音響素子の積層構造を示す図である。
【図５】本発明の実施形態に従った相互接続システムの詳細を示す図である。
【発明を実施するための形態】
【００１４】
図と関連付けて、上記の特徴及び有利点並びに更なる特徴及び有利点を示す例示としての実施形態について、以下、説明する。以下の説明においては、限定するのではなく、説明のために、アーキテクチャ、インタフェース、技術等について、例示として説明している。しかしながら、それらの詳細から逸脱する他の実施形態が、同時提出の特許請求の範囲内にあるとして更に理解され得ることを、当業者は理解することができる。更に、明確化のために、知られている装置、回路及び方法について詳細に説明することは、本発明の記載について不明瞭にしないように省略している。更に、図は例示目的で示されていて、本発明の範囲を表していないことを明確に理解する必要がある。添付図及び以下の詳細説明においては、同様の参照番号は同様の要素を表すように用いられている。
【００１５】
図１は、本発明の実施形態に従って作製されたウェーハスケール集積回路、例えば、ＡＳＩＣ１００の一部の模式的な斜視図である。ＡＳＩＣ１００は、シリコン基板１１０において作製され、音響素子からの音響信号の処理が行われるＡＳＩＣ１００の活性部分１３０を表すマイクロチャネル活性ボリュームを有する。典型的には、マイクロチャネル活性ボリュームは、１００乃至４００μｍの範囲内の、例えば、２５０μｍの辺を有する正方形として形成されることが可能であり、５乃至２０μｍの範囲内の、例えば、１０μｍの深さを有するように形成されることが可能である。ＡＳＩＣ１００は、音響素子に対してＡＳＩＣ１００の活性部分の一部を相互接続するように典型的に用いられるボンドパッド領域１２０を更に有する。ＡＳＩＣ１００は、典型的な処理段階、例えば、所望の層の光学的堆積、エッチング、マスキング等を含むフォトリソグラフィ処理により形成されることが可能である。
【００１６】
ＡＳＩＣ１００のウェーハスケール処理の間、貫通ＡＳＩＣビアが、ボンドパッド領域１２０において形成されることが可能である。貫通ＡＳＩＣビアは、ＡＳＩＣの底面を貫く、それにより、基板１１０を貫通するＡＳＩＣの活性部分１３０において位置付けられたセンサ入力／出力（Ｉ／Ｏ）からの導電性経路を備えている。それらのビア及び導電性経路は、エッチング及びメッキ等の適切なフォトリソグラフィ処理及びメッキ処理を用いて形成されることが可能である。
【００１７】
図２は、本発明のシステムの実施形態に従ったＡＳＩＣ２００の模式的な斜視図である。図示しているように、ＡＳＩＣ２００は、基板２１０を貫いてＡＳＩＣ２００の底面２０４まで、ＡＳＩＣ２００の活性部分２０２のＩ／Ｏからの導電性経路を提供する貫通ＡＳＩＣビア２４０を有する。このようにして、本発明のシステムに従って、音響素子、例えば、音響スタックに典型的に結合されるＡＳＩＣのＩ／Ｏは、ＡＳＩＣ２００の底部２０４まで貫いて経路付けられている。貫通ビア２４０の形成後、ＡＳＩＣ２００は、音響素子に電気的に結合するＡＳＩＣ２００を作製するように、ウェーハからＡＳＩＣを分離することにより個片化されることが可能である。
【００１８】
図３は、例えばＡＳＩＣ３００などの電気コンポーネントに結合された音響素子３５５のプレート又は積層構造（スタック）３５０等の例示としての要素を示している。本発明のシステムに従って、音響素子３５５は、活性部分３３０から離れて、ＡＳＩＣ３００の底部３０４に沿ってＡＳＩＣ３００に結合されているため、音響素子３５５は、その結合の高さの特徴に関係なく、何れかの適切な結合処理を用いて、ＡＳＩＣに電気的に結合されることが可能である。例えば、相互接続自体の高さに関係なく、導電性接着剤又はリードバンプを用いることが可能である。一実施形態においては、音響素子は、実際には、ＡＳＩＣに結合された、反転したフリップチップであることが可能である。用語“反転したフリップチップ結合”により意図されているものは、音響素子がＡＳＩＣのＩ／Ｏにかなり近接してＡＳＩＣの上（活性）側に結合している従来のフリップチップ結合と反対に、本発明のシステムがＡＳＩＣの底部に音響素子の結合を得ることである。従来のシステムとは異なり、ＡＳＩＣの活性部分３３０は、ＡＳＩＣ３００の基板３１０により音響素子３５５から分離されているため、比較的大きい結合高さがダイシング処理における必要な許容範囲に適応される必要はない。従って、ＡＳＩＣ３００に音響素子３５５を電気的に結合させる他のシステムも、結合高さに関係なく、適切に用いられることが可能である。
【００１９】
ＡＳＩＣ３００の活性部分３３０は、典型的には、熱が発生される箇所であることに留意する必要がある。本発明のシステムに従って、活性部分３３０は、音響素子３５５、及び音響素子３５５、ＡＳＩＣ３００等により構成されるトランスデューサの面から、更に離れて形成されている。このようにして、従来のシステムと異なり、トランスデューサの面の温度を管理する問題は、かなり簡単化される。更に、活性部分３３０はまた、従来のものに比べて、ヒートシンクにより近接して位置付けられることが可能である。このようにして、本発明のシステムに従って、音響素子に対する熱抵抗は増加する一方、ヒートシンクに対する熱抵抗は減少する。
【００２０】
ＡＳＩＣ３００に対する音響素子３５５の電気結合の後、アンダーフィルが、ＡＳＩＣ３００に対して、プレートを安定化させるように適用されることが可能である。アンダーフィルは、音響素子３５５とＡＳＩＣ３００との間の電気結合を環境条件から保護するように役立ち、付加的な機械的強度をアセンブリに与え、音響素子３５５から離れるように放熱するヒートシンクとしての役割を果たし、積層構造の音響構成要素３５５とＡＳＩＣ３００との間の何れの熱膨張の差を補償するように役立つことが可能である。
【００２１】
積層構造は、堆積処理、フォトリソグラフィ処理及び／又は他の処理等を用いて音響積層構造のダイシングを容易にするように、二次元ダイシンググリッドパターン３６０を備えることが可能である。図４に示すように、積層構造３５０は、その積層構造３５０を個別の音響素子４５５に分離するように、ダイシングソー（例えば、ダイヤモンド粒子ソー）により、切断することが可能である（例えば、切断４７０を参照されたい）。音響素子４５５は、三次元（３Ｄ）超音波イメージングアプリケーション及び／又はマトリクストランスデューサ構成について用いられることが可能であるような３Ｄイメージングを容易にする構成を有する何れかの種類及び構成であることが可能であることを、容易に理解する必要がある。
【００２２】
音響素子にＡＳＩＣ４００を電気的に結合することの困難性は、典型的には、上記の必要なダイシング許容範囲と組み合わされる。個別の音響素子４５５に分離する切断４７０は、積層構造３５０を個別の音響素子４５５に分離するのに十分に深い必要がある。大きいダイシング深さの許容範囲についての必要条件となる幾つかの構成要素がある。例えば、積層構造３５０の厚さにおける変動が存在する。典型的には、その積層構造は、３つ又はそれ以上の材料、即ち、デマッチング層４５２（例えば、タングステンカーバイド）、トランスポンダである圧電結晶層４５４、及び１つ又はそれ以上のマッチング層４５６（例えば、グラファイト）の積層構造である。各々が異なる物理的性質を有するそれら３つの積層材料は、完全には平らでない音響積層構造をもたらし得る。
【００２３】
更に、かなり多く（例えば、数千）切断することは、ダイシングソーのソーブレード摩耗をもたらす。従って、所定の深さの切断についてさえ、最後の切断は、ブレード摩耗のために、最初の切断に比べて浅い深さを有する。切断深さにおけるこのような変動を補償するように、切断深さは、典型的には、より浅い、後半の切断を補償するように選択される。更に、複数の別個の処理において、予め一緒に結合されて（例えば、積層されて）いる多くの部分から成る構造は、累積した許容範囲の問題を有する。例えば、複数の層の厚さにおける許容範囲と、複数の層の平坦性における許容範囲と、結合厚さにおける許容範囲と、その他との複数の条件は、その構造の一の部分からその構造の他の部分までの累積された変動をもたらす可能性がある。この潜在的に大きい変動はまた、切断深さにおける相当する大きい許容範囲を導入することにより調整されることが可能である。
【００２４】
上で挙げた構成要素の許容範囲全ては、最大、積層構造３５０とＡＳＩＣ４００との間の比較的大きいギャップ（例えば、７０乃至１００μｍ）についての要求量まで加え合わされることが可能である。これは、相当する大きいバンプの高さに変換された先行技術のシステムにおける大きいギャップについての要求量である。しかしながら、本発明のシステムに従って、積層構造３５０は、導電性の貫通ＡＳＩＣビアを用いて、ＡＳＩＣ４００に電気結合されている。従って、積層構造３５０は、活性部分４３０及びＡＳＩＣ４００のＩ／Ｏが備えられているＡＳＩＣ４００の上部４０２から離れたＡＳＩＣ４００の基板層４１０に隣接する底部４０４に位置付けられている。基板４１０はＡＳＩＣ４００の活性部分ではないため、積層構造３５０は、ＡＳＩＣ４００に対する潜在的な被害について殆ど心配なくダイシングされることが可能である。例えば、５０μｍ乃至４００μｍの厚さの範囲内にあるＡＳＩＣ基板層について、ダイシング切断４７０は、図４に示すＡＳＩＣの構造的完全性か又は電気的完全性のどちらかに影響することなく、その構造の一部を容易に通過することが可能である。
【００２５】
基板の一部のダイシングは、ＡＳＩＣへの音響エネルギーの結合によりもたらされる明確さの欠如したアーティファクトが基板４１０の一部のデカップリング（分離）により低減されることが可能であるという付加的効用を有する。更に、音響素子４５５は活性部分４３０から離れて位置付けられているため、ＡＳＩＣ４００への音響エネルギーの結合の可能性はかなり低減される。
【００２６】
本発明のシステムに従って、音響素子は、ＡＳＩＣのＩ／Ｏから離れてＡＳＩＣの底部に位置付けられているため、他のＩ／Ｏ、例えば、ＡＳＩＣのセンサＩ／Ｏへの電気結合についてより高い自由度を備えている。図５は、本発明の実施形態に従った相互接続システムの詳細を示している。そのシステムは、例えば、電気結合オプションについての広範な選択のために上部５０２を利用可能にしてＡＳＩＣ５００の底部５０４に積層構造５５０の音響素子５５５が電気結合されたＡＳＩＣ５００などの、電気コンポーネントを有する。ＡＳＩＣ５００は基板５１０及びビア５４０を有する。有線結合トレース、異方性導電膜等を必要とすることなく、直接、フレキシブル基板５８０、ＰＣＢ５８５等の相互接続基板にＡＳＩＣ５００を取り付けることが可能であるため、本発明に従った有効なフレキシブル相互接続は、従来技術を凌いでかなり改善されるものである。このことは、ＡＳＩＣに近接してより複雑な相互接続及び回路（バイパスキャップ等）を備えることを可能にすることにより、改善された電気的性能についての能力を提供する。本発明を用いる場合、従来技術が使用を余儀なくされていた比較的単純なフレキシブルな回路に比べてＡＳＩＣにより近接して、より複雑な相互接続装置を位置付けることが可能である。ＡＳＩＣのＩ／Ｏに直接隣接して相互接続を位置付ける能力はまた、従来技術においてＡＳＩＣのＩ／Ｏに対する音響素子の典型的な近接性を適応させるために必要な、ＡＳＩＣの上部面に対するワイヤボンド、ＡＣＦ等の必要性を排除することにより、相互接続処理を簡単化する役割を果たす。最終的に、本発明に従った相互接続方法は、本発明のシステムＩ／Ｏが音響素子を回避するようにＡＳＩＣの上部エッジに巻き付ける必要がないため、３列以上のＡＳＩＣを配置する必要がある、マイクロビーム形成アレイについてのインターポーザーの必要性を排除することが可能である。
【００２７】
図示している例示としての実施形態においては、リジッド−フレックス相互接続５８０が備えられている。図５に例示として示している相互接続５８０は、当業者が知っている接触ボール５９０を用いて、ＡＳＩＣ５００に結合されている。更に、相互接続５８０は、ＡＳＩＣ５００にフリップチップマウントされることが可能である。
【００２８】
有利であることに、本発明に従った相互接続システムは、改善された熱的性能、改善された音響的性能、処理の簡便さ、相互接続の改善及び相互接続の簡単化のうちの１つ又はそれ以上を備えている。
【００２９】
勿論、上記実施形態又は処理の何れかの１つは、本発明に従って更なる改善を適用するように、他の実施形態の１つと若しくは１つ又はそれ以上と組み合わされることが可能であることが理解される必要がある。
【００３０】
最後に、上の説明は、単なる本発明の例示であるように意図され、何れかの特定の実施形態又は実施形態の群に同時提出の特許請求の範囲を限定するとして解釈されるべきではない。それ故、本発明は、特定の例示としての実施形態（例えば、ＡＳＩＣ、音響素子等）を参照して特に詳細に説明していて、また、請求項に記載している本発明の広範に意図された主旨及び範囲から逸脱することなく、多くの修正及び変形の実施形態を当業者が案出することが可能である。従って、本明細書及び図は、例示であるとみなされ、特許請求の範囲における範囲を限定するように意図されていない。
【００３１】
特許請求の範囲の解釈においては、次の事項について理解する必要がある。
ａ）用語“を有する”は、所定の請求項において列挙されている要素又は段階以外の要素又は段階の存在を排除するものではない。
ｂ）要素の単数表現は、その要素の複数の存在を排除するものではない。
ｃ）用語“手段”は、同じアイテム、ハードウェア、又はソフトウェアにより実施される構造又は機能により表されることが可能である。
ｄ）開示されている要素の何れかは、ハードウェア部分（例えば、別個の及び統合された電気回路）、ソフトウェア部分（例えば、コンピュータプログラム）及び何れかのそれらの組み合わせを有することが可能である。
ｅ）ハードウェア部分は、アナログ部分及びディジタル部分の一又は両方を有することが可能である。
ｆ）開示されている複数の装置又はそれらの装置の一部の何れかは、特に但し書きがない場合、一緒に組み合わされる、又は更なる部分に分離されることが可能である。
ｇ）特定の一連の段階は、特に但し書きがない場合、必要であると意図されていない。
【図１】
0005175853.tif 000002
【図２】
0005175853.tif 000003
【図３】
0005175853.tif 000004
【図４】
0005175853.tif 000005
【図５】
0005175853.tif 000006