(57)【特許請求の範囲】
【請求項１】
出力端子に接続される負荷を駆動するためのパワーアンプであり、
前記出力端子と電源との間に接続され、前記負荷に対して駆動信号を供給するための出力トランジスタと、
前記出力トランジスタを、ドライブ信号を第１の遅延回路で遅延して得たゲート信号によって駆動するアンプ駆動部と、
直列接続されたスイッチ素子と抵抗とを備え、前記電源と前記出力端子との間に、前記出力トランジスタと並列して設けられた電流検出経路と、
前記出力トランジスタのオン動作期間中に、前記ドライブ信号と前記ゲート信号と前記ゲート信号を第２の遅延回路でさらに遅延した遅延ゲート信号とのアンドをとる第１のアンドゲートから発生されるセンスゲート信号によって前記スイッチ素子をオン制御し、前記電流検出経路の前記スイッチ素子と前記抵抗との接続点からセンシング信号を得、第２のアンドゲートにより前記センシング信号と、前記センスゲート信号のアンドをとってゲート後のセンシング信号を得、得られたゲート後のセンシング信号に基づいて前記出力トランジスタに過電流が流れたかどうか検出する過電流検出部と、
を有することを特徴とするパワーアンプ。
【請求項２】
請求項１に記載のパワーアンプにおいて、
前記出力トランジスタは、高圧側電源と前記出力端子との間に設けられた高圧側出力トランジスタと、低圧側電源と前記出力端子との間に設けられた低圧側出力トランジスタと、を備え、
前記高圧側電源と前記出力端子との間と、前記出力端子と前記低圧側電源との間に、高圧側電流検出経路と低圧側電流検出経路がそれぞれ設けられ、前記高圧側電流検出経路と前記低圧側電流検出経路は、それぞれ、前記スイッチ素子と前記抵抗とを備え、
前記高圧側電流検出経路及び前記低圧側電流検出経路の各スイッチ素子をそれぞれオン制御して得られるセンシング信号に基づいて、対応する出力トランジスタにおける前記過電流の発生を検出することを特徴とするパワーアンプ。
【請求項３】
請求項２に記載のパワーアンプにおいて、
前記アンプ駆動部は、前記高圧側出力トランジスタを駆動する高圧側アンプ駆動部と、前記低圧側出力トランジスタを駆動する低圧側アンプ駆動部と、を有し、
前記高圧側アンプ駆動部と前記低圧側アンプ駆動部には高圧側アンプ駆動電源として共通電源が接続され、
前記出力端子と、所定電源が接続されたブート端子との間には、ブート用コンデンサが接続可能であり、
前記ブート端子を介して充電される前記ブート用コンデンサの保持電圧に応じて、前記出力端子から前記高圧側出力トランジスタを介して出力される駆動信号が昇圧されることを特徴とするパワーアンプ。
【請求項４】
請求項１から請求項３のいずれか一項に記載のパワーアンプにおいて、
前記アンプ駆動部は、パルス幅変調信号に応じたパルス状の駆動信号によって前記出力トランジスタをオンオフ駆動することを特徴とするパワーアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
負荷を駆動するデジタルアンプにおける過電流からの保護のための構成に関する。
【背景技術】
【０００２】
出力端子に接続される負荷を駆動するパワーアンプにおいて、出力端子と電源との間や、電源間などに誤接続（ユーザによる誤配線や、ショートなど）が生じた場合、出力端子に接続され負荷に駆動信号を出力するための出力トランジスタに過電流が流れ、この出力トランジスタ等の故障が発生しやすくなる。そこで、従来より出力トランジスタに過電流が流れたことを検出し、出力トランジスタを保護するための過電流対策が取られている。
【０００３】
図５は、従来の過電流対策構成を備えたデジタルアンプの出力部分の概略構成を示す図である。このデジタルアンプは、負荷Ｌが接続される出力端子ＯＵＴに、アンプ出力部を備え、このアンプ出力部は、高圧側電源ＰＶＤと出力端子ＯＵＴとの間に設けられた高圧側（ソース側）出力トランジスタＱ１と、低圧側電源（グランドＧＮＤ）と出力端子ＯＵＴとの間に設けられた低圧側（シンク側）出力トランジスタＱ２を備える。
【０００４】
高圧側出力トランジスタＱ１のゲートには、高圧側アンプ駆動部８０Ｈが接続され、低圧側出力トランジスタＱ２のゲートには、低圧側アンプ駆動部８０Ｌが接続されている。
【０００５】
各アンプ駆動部８０Ｈ、８０Ｌは、図示しないＰＷＭ（Pulse Width Modulation）信号作成部から供給されるＰＷＭ信号に応じたパルス信号に応じて、対応する高圧側出力トランジスタＱ１、低圧側出力トランジスタＱ２をオンオフ駆動する。この高圧側出力トランジスタＱ１と低圧側出力トランジスタＱ２とは、同時にオンすることはなく、高圧側出力トランジスタＱ１がオフし、低圧側出力トランジスタＱ２がオンと、出力端子ＯＵＴから、ＧＮＤレベル（０Ｖ）の負荷駆動信号が出力され、逆に低圧側出力トランジスタＱ２がオフし、高圧側出力トランジスタＱ１がオンすると高圧側電源ＰＶＤ（８Ｖ〜２６Ｖ）に相当する電圧が高圧側出力トランジスタＱ１を介して出力端子ＯＵＴに印加される。
【０００６】
ここで、図５のデジタルアンプは、上記出力トランジスタＱ１及びＱ２の何れもＮｃｈ型ＦＥＴよりなるトランジスタを採用している。また、ブートストラップ方式を採用しており、この出力トランジスタＱ１，Ｑ２を駆動する上記アンプ駆動部８０Ｈ，８０Ｌの高圧側電源として、共に例えば５Ｖの共通電源Ｖｃｃが採用され、アンプ駆動部８０Ｈ，８０Ｌは等しい電圧条件で動作し、出力トランジスタＱ１，Ｑ２のゲートにもこれらのトランジスタを制御するための等しい電圧の駆動信号が供給される。出力端子ＯＵＴとブート端子Ｂｏｏｔとの間にはブート用コンデンサＣ１が接続され、このブート用コンデンサＣ１は、ブート端子Ｂｏｏｔに接続されている上記共通電源によって充電される。高圧側出力トランジスタＱ１がオンした際には、このブート用コンデンサＣ１の保持電圧に応じて出力端子ＯＵＴにおける出力電圧が昇圧され、上記高圧側出力トランジスタＱ１のオン期間、出力端子ＯＵＴからは、［高圧側電源ＰＶＤ（２６Ｖ）＋コンデンサＣ１の保持電圧（≠５Ｖ）］、即ち、この例では３１Ｖの負荷駆動信号が出力される。
【０００７】
以上のようなブートストラップ方式のデジタルアンプにおいて、高圧側出力トランジスタＱ１の高圧側電源ＰＶＤには高圧側検出ライン９８Ｈが接続され、この高圧側検出ライン９８Ｈから得られるセンシング信号が高圧側過電流検出回路９０Ｈに供給されている。また、低圧側出力トランジスタＱ２の出力端子ＯＵＴ側には低圧側検出ライン９８Ｌが接続され、この低圧側検出ライン９８Ｌから得られるセンシング信号が低圧側過電流検出回路９０Ｌに供給されている。
【０００８】
高圧側過電流検出回路９０Ｈには、出力トランジスタＱ１の電源ＰＶＤ側電圧が常に供給され、低圧側過電流検出回路９０Ｌは出力トランジスタＱ２の出力端子ＯＵＴ側電圧が常に供給される。
【０００９】
例えば、出力端子ＯＵＴとＧＮＤがショートした場合には、高圧側出力トランジスタＱ１に過電流が流れるため、出力トランジスタＱ１のオン抵抗の存在により、高圧側検出ライン９８Ｈを介して得られるセンシング信号の電圧が正常値よりも高くなる。高圧側電源ＰＶＤと出力端子ＯＵＴとがショートした場合には、下側出力トランジスタＱ２に過電流が流れるため、出力トランジスタＱ２のオン抵抗の存在により、低圧側検出ライン９８Ｌを介して得られるセンシング信号の電圧は正常値よりも高くなる。ＰＶＤとＧＮＤとがショートした場合にも、同様に、各出力トランジスタＱ１，Ｑ２の残り電圧が正常値よりも高くなる。
【００１０】
従って、ショート発生などによって出力トランジスタＱ１，Ｑ２に過電流が発生した場合、高圧側過電流検出回路９０Ｈ及び低圧側過電流検出回路９０Ｌは、対応するセンシング信号に基づいて、この過電流の発生を検出することができる。
【００１１】
【特許文献１】特開２００２−１５８５４３号公報
【特許文献２】特開２００５−３３９３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上のような過電流検出回路９０Ｈ，９０Ｌにおいて、過電流の発生が検出された場合には、この過電流検出回路９０Ｈ，９０Ｌは、過電流検出信号を発生し、この過電流検出信号に応じて高圧側、低圧側アンプ駆動部８０Ｈ，８０Ｌが動作を停止し、かつ、出力トランジスタＱ１，Ｑ２の動作を停止させる。従って、パワーアンプを過電流から保護することができる。
【００１３】
しかし、高圧側検出ライン９８Ｈ、低圧側検出ライン９８Ｌには、常に、出力端子ＯＵＴからの負荷駆動信号の振幅に応じた大振幅（電源電圧と出力端子電圧との間）のセンシング信号が入力されることとなる。センシング区間は、高圧側過電流検出回路９０ＨにとってはＰＶＤ-ＯＵＴ間の電圧で、低圧側過電流検出回路９０ＬにとってはＯＵＴ−ＧＮＤ間の電圧になる。このため高圧側検出ライン９８Ｈについては、ここに供給されるセンシング信号は、電源ＰＶＤ−ＯＵＴ間の電圧であり、高圧側検出ライン９８Ｈの基準電位は、ＯＵＴである。ここで、出力トランジスタＱ１がＯＮ時に、ＧＮＤへ低い抵抗でショートした場合は、通常以上に電流が流れて出力トランジスタＱ１のＯＮ抵抗分の電圧降下が発生して出力電位が下がり、結果としてＰＶＤ-ＯＵＴ間の電位差が大きくなり、過電流が検出されることとなる。
【００１４】
従って、高圧側過電流検出回路９０Ｈ及び低圧側過電流検出回路９０Ｌのセンシング信号入力部には、大振幅のセンシング信号に対して十分な耐圧を備えた回路素子を用いる必要がある。また、パワーアンプ内に配線されるこの高圧側検出ライン９８Ｈ及び低圧側検出ライン９８Ｌに大振幅のセンシング信号が供給されるため、アンプ駆動部８０Ｈ，８０Ｌや、図示しないＰＷＭモジュレータ等、周辺回路にこの大振幅のセンシング信号に起因したノイズが重畳して誤動作したり雑音を生ずる可能性があった。
【００１５】
本発明では、パワーアンプにおける過電流の検出を簡易構成によって、かつ周辺回路に悪影響を与えることなく実行する。
【課題を解決するための手段】
【００１６】
本発明は、出力端子に接続される負荷を駆動するためのパワーアンプであり、前記出力端子と電源との間に接続され、前記負荷に対して駆動信号を供給するための出力トランジスタと、前記出力トランジスタを、ドライブ信号を第１の遅延回路で遅延して得たゲート信号によって駆動するアンプ駆動部と、直列接続されたスイッチ素子と抵抗とを備え、前記電源と前記出力端子との間に、前記出力トランジスタと並列して設けられた電流検出経路と、前記出力トランジスタのオン動作期間中に、前記ドライブ信号と前記ゲート信号と前記ゲート信号を第２の遅延回路でさらに遅延した遅延ゲート信号とのアンドをとる第１のアンドゲートから発生されるセンスゲート信号によって前記スイッチ素子をオン制御し、前記電流検出経路の前記スイッチ素子と前記抵抗との接続点からセンシング信号を得、第２のアンドゲートにより前記センシング信号と、前記センスゲート信号のアンドをとってゲート後のセンシング信号を得、得られたゲート後のセンシング信号に基づいて前記出力トランジスタに過電流が流れたかどうか検出する過電流検出部と、を有する。
【００１７】
本発明の他の態様では、上記パワーアンプにおいて、前記出力トランジスタは、高圧側電源と前記出力端子との間に設けられた高圧側出力トランジスタと、低圧側電源と前記出力端子との間に設けられた低圧側出力トランジスタと、を備え、前記高圧側電源と前記出力端子との間と、前記出力端子と前記低圧側電源との間に、高圧側電流検出経路と低圧側電流検出経路がそれぞれ設けられ、前記高圧側電流検出経路と前記低圧側電流検出経路は、それぞれ、前記スイッチ素子と前記抵抗とを備え、前記高圧側電流検出経路及び前記低圧側電流検出経路の各スイッチ素子をそれぞれオン制御して得られるセンシング信号に基づいて、対応する出力トランジスタにおける前記過電流の発生を検出する。
【００１８】
本発明の他の態様では、上記パワーアンプにおいて、前記アンプ駆動部は、前記高圧側出力トランジスタを駆動する高圧側アンプ駆動部と、前記低圧側出力トランジスタを駆動する低圧側アンプ駆動部と、を有し、前記高圧側アンプ駆動部と前記低圧側アンプ駆動部には高圧側アンプ駆動電源として共通電源が接続され、前記出力端子と、所定電源が接続されたブート端子との間には、ブート用コンデンサが接続可能であり、前記ブート端子を介して充電される前記ブート用コンデンサの保持電圧に応じて、前記出力端子から前記高圧側出力トランジスタを介して出力される駆動信号が昇圧される。
【００２０】
本発明の他の態様では、上記パワーアンプにおいて、前記アンプ駆動部は、パルス幅変調信号に応じたパルス状の駆動信号によって前記出力トランジスタをオンオフ駆動する。
【発明の効果】
【００２１】
本発明では、パワーアンプの出力トランジスタと並列して電流検出経路を設け、出力トランジスタのオン動作期間中にのみ、上記電流検出経路のスイッチ素子を導通させ、この期間に対応する出力トランジスタでの過電流の発生を検出する。スイッチ素子が導通した期間において、このスイッチ素子と抵抗との接続点から得られるセンシング信号は、スイッチ素子と抵抗との分圧値となるため、センシング信号の振幅を小さくできる。このため過電流検出部の入力耐圧を小さくでき、また、周辺回路へのノイズ重畳を防止することが可能となる。
【００２２】
さらに、出力トランジスタのオン動作から所定時間遅らせたタイミングでセンシング信号を得て、このセンシング信号に基づいて過電流の発生の判定を実行すれば、出力端子からの負荷駆動信号にオーバシュートやアンダーシュートなどが発生する期間に、過電流を誤検出してしまうことを防止できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００２４】
本実施形態に係るパワーアンプは、出力端子に接続されるスピーカ等の負荷を、この出力端子からの信号によって駆動する音響用途などのアンプである。電源と出力端子との間には、負荷を駆動するための駆動信号を出力する出力トランジスタ（パワートランジスタ）が設けられている。また、この出力トランジスタと並列して電流検出経路を備え、この電流検出経路ではスイッチ素子と抵抗とが直列に接続され、このスイッチ素子と抵抗との接続点から過電流検出部にセンシング信号が供給される。
【００２５】
スイッチ素子は、対応する出力トランジスタのオン動作期間中において選択的に導通させるように制御される。抵抗には、スイッチ素子のオン抵抗値よりも十分大きい抵抗値のものを採用することで、スイッチ素子が導通した際に、スイッチ素子との接続点の電位が、十分高い値となるようにしている。このようにすることでスイッチ素子の導通時に、電源と出力端子との間の電位差を維持し、センシング信号の振幅を小さくすることを可能とする。また、この抵抗は、該スイッチ素子が非導通の期間には、プルダウン抵抗として機能し、センシング信号の出力配線の電位を固定する。
【００２６】
図１は、本発明の実施形態に係るパワーアンプの過電流検出のための構成を示している。出力端子ＯＵＴには図１の例ではＧＮＤとの間に負荷Ｌが接続されており、この出力端子ＯＵＴと高圧側電源ＰＶＤと間には、高圧側出力トランジスタＱ１と、高圧側電流検出経路１０Ｈと、が並列接続されている。高圧側電流検出路１０Ｈは、直列接続されたスイッチ素子ＳＷ１と抵抗Ｒ１とを有し、高圧電源側にスイッチ素子ＳＷ１、出力端子側に抵抗Ｒ１が配置され、スイッチ素子ＳＷ１と抵抗Ｒ１との接続点がセンシング信号出力線４８Ｈを介して高圧側過電流検出回路４０Ｈに接続されている。
【００２７】
低圧側電源ＧＮＤと出力端子ＯＵＴとの間には、低圧側出力トランジスタＱ２と、低圧側電流検出経路１０Ｌと、が並列接続されている。この経路１０Ｌも同様に、直列接続されたスイッチ素子ＳＷ２と抵抗Ｒ２とを備え、出力端子側にスイッチ素子ＳＷ２、グランドＧＮＤ側に抵抗Ｒ２が配置されている。さらに、スイッチ素子ＳＷ２と抵抗Ｒ２との接続点がセンシング信号出力線４８Ｌを介して低圧側過電流検出回路４０Ｌに接続されている。
【００２８】
高圧側出力トランジスタＱ１のゲートは高圧側アンプ駆動２０Ｈに接続され、低圧側出力トランジスタＱ２のゲートは低圧側アンプ駆動部２０Ｌに接続されている。この高圧側アンプ駆動２０Ｈ及び低圧側アンプ駆動部２０Ｌは、図示しないＰＷＭ信号作成部（モジュレータ）等からそれぞれ供給される高圧側ＰＷＭ信号、低圧側ＰＷＭ信号に応じて、上記出力トランジスタＱ１，Ｑ２のゲートに所望のタイミングで所望の振幅の駆動信号を供給する。該出力トランジスタＱ１と出力トランジスタＱ２とは、同時にはオンせず、交互にオン制御されるため、出力端子ＯＵＴには、出力トランジスタＱ１のオン時に高圧側電源ＰＶＤに応じた電圧、出力トランジスタＱ２のオン時にはＧＮＤに応じた電圧（０Ｖ）が得られる。
【００２９】
図５のアンプと同様に、図１のアンプでは、出力トランジスタＱ１、Ｑ２には共にＮｃｈ型のＦＥＴを採用し、かつ、ブートストラップ方式を採用することで、アンプの高圧側電源として共通電源Ｖｃｃを用いてアンプ駆動部２０Ｈ，２０Ｌを動作させ、それぞれＮｃｈ型のトランジスタＱ１，Ｑ２を制御している。またブート端子Ｂｏｏｔと出力端子ＯＵＴとの間に設けられたブート用コンデンサＣ１が、ブート端子ＢｏｏｔにダイオードＤ１を介して接続された上記電源Ｖｃｃによって充電されており、高圧側出力トランジスタＱ１の動作時に出力端子ＯＵＴに得られる電圧を昇圧している。このため、高圧側出力トランジスタＱ１のオン時に出力端子ＯＵＴから負荷Ｌに供給される負荷駆動信号の電圧は、Ｖｃｃが５Ｖ、ＰＶＤが２６Ｖの場合、３１Ｖ程度となる。
【００３０】
ここで、本実施形態において、電流検出路１０Ｈ，１０Ｌに設けられているスイッチ素子ＳＷ１，ＳＷ２として、トランジスタを採用しており、より具体的には、Ｎｃｈ型ＦＥＴを採用している。
【００３１】
また、このスイッチ素子ＳＷ１のゲートには、高圧側過電流検出回路４０Ｈから、センスゲート信号Ｔ１が出力され、スイッチ素子ＳＷ２のゲートには、低圧側過電流検出回路４０Ｌからセンスゲート信号Ｔ２がそれぞれ出力されている。スイッチ素子ＳＷ１，ＳＷ２は、対応するＨレベルのセンスゲート信号Ｔ１，Ｔ２が供給されることでオン動作する。このセンスゲート信号Ｔ１，Ｔ２は、それぞれスイッチ制御部において作成され、このスイッチ制御部は、対応する出力トランジスタＱ１，Ｑ２がオンしてから所定期間が経過した後に上記センスゲート信号Ｔ１，Ｔ２を出力する。従って、出力トランジスタＱ１，Ｑ２のオン・オフが切り替わり、負荷駆動信号にオーバシュート及びアンダーシュートが発生しやすいタイミングにおいては、スイッチ素子ＳＷ１，ＳＷ２はオフしており、この期間中に誤って過電流の発生を検出しないように制御している。
【００３２】
各スイッチ素子ＳＷ１，ＳＷ２の導通時（オン動作時）に、センシング信号出力線４８Ｈ，４８Ｌを介して得られるセンシング信号は、対応する過電流検出回路４０Ｈ，４０Ｌに供給される。過電流検出回路４０Ｈ，４０Ｌは、このセンシング信号の電圧値が基準値を超えた場合に過電流の発生として過電流検出信号を発生し、アンプ駆動部及び出力トランジスタＱ１，Ｑ２の動作を停止させる。過電流の発生に応じてこのような制御をすることにより、アンプに過電流が流れ続けて故障が発生することを防止している。
【００３３】
以下、電流検出経路１０Ｈ，１０Ｌ、過電流検出回路４０Ｈ，４０Ｌのより具体的な構成と動作について、図２，図３を参照して説明する。なお、図２及び図３のいずれも低圧側を例として示しており、図２は、低圧側の電流検出路１０Ｌと、過電流検出回路４０Ｌ及びアンプ駆動部２０Ｌの回路構成の一部を示している。図３は、図２に示す各構成の動作タイミングを示している。
【００３４】
スイッチ素子ＳＷ２の動作タイミングを制御するスイッチ制御部は、３入力アンドゲート４２によって構成されており、このアンドゲート４２は、低圧側アンプ駆動部２０Ｌからの出力信号に基づいてスイッチ素子ＳＷ２のゲートに動作信号（センスゲート信号）Ｔ２を出力する。アンドゲート４２の第１入力は、図３（ａ）に示すアンプ駆動部２０Ｌのプリドライブ２２からのプリドライブ出力である。第２入力は、図３（ｂ）に示す上記プリドライブ２２からの出力を所定期間遅延させるための遅延回路（ここでは、４段のインバータ）２４からのゲート信号（Ｇａｔｅ）であり、第３入力は、ゲート信号を遅延回路４６によってさらに遅延させて得られるゲート遅延信号（Ｇａｔｅ−Ｄ）である（図３（ｅ））。
【００３５】
このアンドゲート４２は、３つの入力の全てがＨレベルになると、スイッチ素子ＳＷ２を動作させるためのＨレベルのセンスゲート信号Ｔ２を出力し、これがスイッチ素子ＳＷ２のゲートに供給される。即ち、アンドゲート４２からは、ゲート信号がＨレベルになって出力トランジスタＱ２がオンした後、遅延回路４６での遅延期間だけ遅れてＨレベルとなるセンスゲート信号Ｔ２が出力され、スイッチ素子ＳＷ２は、このセンスゲート信号Ｔ２が供給されてオンすることとなる。従って、出力トランジスタＱ２がオンした直後には、出力端子ＯＵＴからの負荷駆動信号にアンダーシュートが発生しやすいが、本実施形態によれば、負荷駆動信号のレベルが安定した期間においてスイッチ素子ＳＷ２を動作させることができる。
【００３６】
なお、図示しないが、高圧側及び低圧側のプリドライブ出力は、その出力トランジスタＱ１，Ｑ２をオンさせるＨレベル期間が重ならないように予めタイミング制御されている。本実施形態では、さらにプリドライブ２２の出力側に上記遅延回路２４を設けており、出力トランジスタＱ１，Ｑ２間の貫通電流の発生をより確実に防止している。
【００３７】
本実施形態では、図２に示すように、過電流検出回路４０Ｌの入力部において、アンドゲートより構成されるセンシングゲート４４が設けられている。センシングゲート４４の第１入力は、センシング信号出力線４８Ｌから供給されるセンシング信号であり、第２入力は、スイッチ素子ＳＷ２にアンドゲート４２からスイッチ素子ＳＷ２に出力されるセンスゲート信号Ｔ２である。このようなセンシングゲート４４を採用することで、本実施形態では、図３（ｇ）に示すように、スイッチ素子ＳＷ２にセンスゲート信号Ｔ２が供給されてこのスイッチ素子ＳＷ２がオンしている期間のみ過電流を検出するためのセンシング信号を電流検出経路１０Ｌから得ている。
【００３８】
センシングゲート４４から出力されるセンシング信号は、過電流検出部４０Ｌ内の過電流判定部に供給される。この判定部では、図示しないが、例えば、出力トランジスタの過電流耐性などに応じた所定の閾値と上記センシング信号とを比較して、閾値を超えている場合に過電流検出信号を発生する。
【００３９】
例えば、高圧側電源ＰＶＤと出力端子ＯＵＴとがショートするなどして出力トランジスタＱ２に過電流が発生している場合には、オン動作したスイッチ素子ＳＷ２を介して抵抗Ｒ２に流れる電流量が増え、スイッチ素子ＳＷ２と抵抗Ｒ２との接続点の電位が高くなる。従って、この接続点から得られるセンシング信号の電圧も正常時より高くなり、所定の閾値と比較することで出力トランジスタＱ２における過電流の発生を検出することができる。
【００４０】
ここで、上述のように抵抗Ｒ２としてこのスイッチ素子ＳＷ２のオン抵抗よりも十分高い抵抗値を採用することにより、抵抗Ｒ２のスイッチ素子ＳＷ２との接続側の電位は、スイッチ素子ＳＷ２がオンし、かつ過電流が検出される状態でも２Ｖ程度以下とできる。なお、スイッチ素子ＳＷ２の非動作時には、抵抗Ｒ２のスイッチ素子ＳＷ２との接続点は、該抵抗Ｒ２の他端に接続されているＧＮＤと同電位となる。従って、低圧側過電流検出回路４０Ｌに出力されるセンシング信号の振幅は、０Ｖから２Ｖ程度の範囲となり、周辺回路へのノイズ重畳は抑制でき、またセンシングゲート４４等の入力部における入力耐圧を特別高くする必要はない。
【００４１】
高圧側電流検出経路１０Ｈに設けられるスイッチ素子ＳＷ１についても、図２に示す低圧側と同様の遅延回路２４，４６、スイッチ制御部（アンドゲート）４２によって、出力トランジスタＱ１がオンしてから所定期間経過後にセンスゲート信号Ｔ１を出力することで選択的に動作させることができる。
【００４２】
また、センシングゲート４４によって、センスゲート信号Ｔ１の発生時のみ、センシング信号出力線４８Ｈを介して抵抗Ｒ１とスイッチ素子ＳＷ１との接続点に得られるセンシング信号を得ている。このため、誤検出が抑制される。
また、高圧側電流検出経路１０Ｈの抵抗Ｒ１についてもスイッチ素子ＳＷ１のオン抵抗よりも十分高い抵抗値とすることで、出力トランジスタＱ１に過電流が流れている場合でも、抵抗Ｒ１のスイッチ素子ＳＷ１側の電位は、電源ＰＶＤに対して２Ｖ程度低い範囲となる。
【００４３】
なお、スイッチ素子ＳＷ１の非導通時（オフ時）には、抵抗Ｒ１のスイッチ素子ＳＷ１側の電位は、該抵抗Ｒ１の他端に接続されている出力端子ＯＵＴの電位に固定される。センスゲート信号Ｔ１に応じてセンシングする時は、出力トランジスタＱ１がＯＮして安定している区間であり、電源ＰＶＤから出力トランジスタＱ１のＯＮ抵抗分の電圧降下した電圧になる。従って、高圧側過電流検出回路４０Ｈに出力されるセンシング信号の振幅は、ＰＶＤ電圧から２Ｖ程度の範囲（電位差は０Ｖ〜２Ｖ）となり、周辺回路へのノイズ重畳は抑制でき、またセンシングゲート４４等の入力部における入力耐圧を特別高くする必要はない。
【００４４】
以上説明したように本実施形態では、スイッチ素子と抵抗とを備える電流検出経路を対応する出力トランジスタと並列して設け、対応する出力トランジスタがオンする期間のみスイッチ素子を導通させてセンシング信号を得る。従って、高圧側、低圧側の各センシング信号は、何れもその振幅を小さくできる。また、過電流検出回路４０Ｈ，４０Ｌにおいて、２つのゲート４２，４４によって、スイッチ素子ＳＷ１，ＳＷ２をそれぞれオン動作させる時のみ、これと対応する抵抗Ｒ１、Ｒ２と接続点からのセンシング信号を得るという、２重のゲーティング（ダブルゲーティング）を実行することにより、過電流の誤検出をより確実に防止している。
【００４５】
本実施形態に係る過電流検出のための構成は、上記のようなブートストラップ方式のデジタルアンプに限定されず、コイルＬやコンデンサＣを利用した昇圧回路を用いたアンプにも採用することで同様の効果を得ることができる。図４の例では、図１と同様に、高圧側出力トランジスタＱ１と低圧側出力トランジスタＱ２として同じＮｃｈ型ＦＥＴを採用すると共に、低圧側アンプ駆動部３０Ｌは動作電源としてＶｃｃを採用して出力トランジスタＱ２の駆動信号を作成している。
【００４６】
しかし、高圧側アンプ駆動部３０Ｈの動作電源には、昇圧用コイル７０を利用し昇圧回路８０によって得た昇圧電源（例えば１３Ｖ〜３１Ｖ程度）を用いており、高圧側出力トランジスタＱ１を駆動させるパルス信号は、この昇圧電源を利用して作成している。なお、電流検出経路１０Ｈ，１０Ｌの構成は図１と同様であり、過電流検出回路５０Ｈ，５０Ｌについても、スイッチ制御部、ゲート（４２，４４）の構成及び制御は図１の４０Ｈ，５０Ｌと同様である。
【００４７】
このように、高圧側アンプ駆動部３０Ｈと、低圧側アンプ駆動部３０Ｌとでそれぞれ異なる動作電源を利用しているため、ブートストラップ方式のアンプと比較すると電力増幅効率が低く、アンプ部や出力トランジスタの特性を採用する動作電圧に応じて合わせる必要はある。しかし、上述のブートストラップ方式のアンプと同様に、センシング信号の振幅の低減、過電流の誤検出の防止を図ることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係るパワーアンプの過電流検出のための構成を示す図である。
【図２】図１に示す過電流検出回路をより具体的に説明するための図である。
【図３】図２に示す過電流検出回路の動作を説明するためのタイミングチャートである。
【図４】本発明の実施形態に係る図１とは別の構成のパワーアンプの例を示す図である。
【図５】従来のデジタルパワーアンプにおける過電流検出構成を示す図である。
【符号の説明】
【００４９】
１０Ｈ，１０Ｌ  電流検出経路、２０Ｈ，３０Ｈ  高圧側アンプ駆動部、２０Ｌ，３０Ｌ  低圧側アンプ駆動部、４０Ｈ，５０Ｈ  高圧側過電流検出回路、４０Ｌ，５０Ｌ  低圧側過電流検出回路、４８Ｈ，４８Ｌ  センシング信号出力線。
【図１】
0005118411.tif 000002
【図２】
0005118411.tif 000003
【図３】
0005118411.tif 000004
【図４】
0005118411.tif 000005
【図５】
0005118411.tif 000006