(57)【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線、複数の第１信号線および複数の第２信号線と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
前記第１信号線および第２信号線にリセット電圧信号を出力する電圧供給部と、前記各画素回路を通して所定階調の信号電流を流す電流供給部と、前記信号電流を流した際の信号線電位を検出する電位検出部と、を有する読み出し制御回路と、
前記電位検出により検出された信号線電位に基づいて、前記画素部毎に前記映像電圧信号の階調を調整する制御部と、を具備し、
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続される第２保持容量と、前記第１スイッチにおける前記駆動トランジスタの第２端子に接続された側の第２端子と前記第１信号線との間に接続された第１リセットスイッチと、前記第２保持容量における前記映像信号線に接続された側の一方の電極と前記映像信号線との間と前記第２信号線との間に接続された第２リセットスイッチと、前記第２保持容量と映像信号線との間に接続された画素スイッチと、を備えているアクティブマトリクス型表示装置の駆動方法であって、
電位読み出し時、画素部毎に階調に応じた信号線電位を読み取って記憶し、
通常駆動期間において、前記画素部毎に読み取った信号線電位に応じて画素毎に映像電圧信号の階調を調整して出力し、
前記電位読み出しは、初期フレームと読み出しフレームとを有し、初期フレーム時に、前記画素回路の駆動トランジスタのリセット動作と閾値キャンセル動作とを行い、読み出しフレーム時に、前記駆動トランジスタを通して所定の階調電流を流し、その際の信号線電位を読み取って記憶するアクティブマトリクス型表示装置の駆動方法。
【請求項２】
前記通常駆動時、前記画素回路の駆動トランジスタのリセット動作、閾値キャンセル動作、信号書き込み動作、発光動作を行う請求項１に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項３】
前記電位読み出しの初期フレーム時におけるリセット動作期間と、前記通常駆動時のリセット動作期間とが等しい請求項２に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項４】
前記電位読み出しの初期フレーム時におけるキャンセル動作期間と通常動作時のキャンセル動作期間とが等しい請求項２に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項５】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線、複数の第１信号線および複数の第２信号線と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
前記第１信号線および第２信号線にリセット電圧信号を出力する電圧供給部と、前記各画素回路を通して所定階調の信号電流を流す電流供給部と、前記信号電流を流した際の信号線電位を検出する電位検出部と、を有する読み出し制御回路と、
前記電位検出により検出された信号線電位に基づいて、前記画素部毎に前記映像電圧信号の階調を調整する制御部と、を具備し、
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続される第２保持容量と、前記第１スイッチにおける前記駆動トランジスタの第２端子に接続された側の第２端子と前記第１信号線との間に接続された第１リセットスイッチと、前記第２保持容量における前記映像信号線に接続された側の一方の電極と前記映像信号線との間と前記第２信号線との間に接続された第２リセットスイッチと、前記第２保持容量と映像信号線との間に接続された画素スイッチと、を備えているアクティブマトリクス型表示装置の駆動方法であって、
電位読み出し期間において、画素部毎に前記第１信号線から前記第１リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給するとともに、前記第２信号線から前記第２リセットスイッチを通して前記第２保持容量の一方の電極にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、
前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを導通して、前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記駆動トランジスタ、前記第１スイッチ、前記第１リセットスイッチおよび第１信号線を通して所定階調の電流値の電流を前記電流供給部に流し、その際の第１信号線の電位を画素部毎に検出して検出電位を記憶し、
通常駆動期間において、画素部毎に前記第１信号線から前記第１リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給するとともに、前記第２信号線から前記第２リセットスイッチを通して前記第２保持容量の一方の電極にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、
前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを導通して、前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記検出電位に基づいて映像電圧信号の階調を調整し、調整された映像電圧信号を前記映像信号線から前記第２保持容量に階調映像電圧信号を書き込み、
前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させるアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電圧信号にて信号書き込みを行うアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。各画素回路は、有機ＥＬ素子と電源線との間に直列に接続され、有機ＥＬ素子に流れる電流のオンオフ制御を行う出力スイッチ、出力スイッチと電源線との間に設けられ有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ等を備えている。
【０００５】
画素回路への画像情報の供給には、電流信号により行う方式（例えば、特許文献１）と、電圧信号により行なう方式（例えば、特許文献２）と、が知られている。
【特許文献１】米国特許第６，３７３，４５４  Ｂ１号明細書
【特許文献２】米国特許第６，２２９，５０６  Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
電流信号方式および電圧信号方式のいずれの表示装置においても、駆動トランジスタのＴＦＴ特性のばらつきに応じて表示ムラが視認される問題がある。特許文献１に開示されているような電流信号方式の場合、低階調表示側の電流領域において、信号線容量の充填不足のため、ＴＦＴ特性の閾値ムラに対応した表示ムラが顕著になる問題がある。
【０００７】
これは、例えば、ｎ行目の駆動トランジスタとｎ＋１行目の駆動トランジスタのＴＦＴ特性の閾値（Ｖｔｈ）差がΔＶｔｈある場合のラスター表示時を考えると、これらの駆動トランジスタに同一信号電流Ｉｓｉｇが書き込まれるためには、１水平期間内Ｔｈに電荷移動のため、以下の関係式を満たす必要がある。  
Ｑ＝ＣｓｉｇｘΔＶｔｈ＝ＩｓｉｇｘＴｈ  （Ｃｓｉｇ：信号線容量負荷）  
しかしながら、Ｉｓｉｇが小さくなる低階調領域では、上記関係式を満たすことができないため、表示ムラが生じる。
【０００８】
また、特許文献２に開示されているような電圧信号方式の場合、信号電圧Ｖｓｉｇと参照電圧Ｖｒｅｆの差が大きくなる高階調領域において、ＴＦＴ特性の移動度ムラに対応した表示ムラが顕著になる問題がある。すなわち、上記方式では、  
階調電流Ｉｓｉｇ＝（ＣｘμＸＷ／２Ｌ）ｘ（αｘ｜Ｖｓｉｇ−Ｖｒｅｆ｜）2  
と表される（Ｃ＝εε0/d、ε：酸化膜比誘電率、ｄ：酸化膜厚、Ｗ：ＴＦＴのチャネル幅、Ｌ：ＴＦＴのチャネル長、α：画素回路内の容量比で決まる定数）。そのため、Ｖｓｉｇ-Ｖｒｅｆが大きくなる高階調側では、Ｉｓｉｇに対する移動度μのばらつきの影響が大きくなり、表示ムラとなる。
【０００９】
本発明は、上記課題に鑑みなされたもので、その目的は、電圧信号により信号供給を行う場合でも、表示ムラを抑制し良好な画像表示を行うことが可能なアクティブマトリクス型表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置の駆動方法は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線、複数の第１信号線および複数の第２信号線と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、前記第１信号線および第２信号線にリセット電圧信号を出力する電圧供給部と、前記各画素回路を通して所定階調の信号電流を流す電流供給部と、前記信号電流を流した際の信号線電位を検出する電位検出部と、を有する読み出し制御回路と、前記電位検出により検出された信号線電位に基づいて、前記画素部毎に前記映像電圧信号の階調を調整する制御部と、を具備し、
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続される第２保持容量と、前記第１スイッチにおける前記駆動トランジスタの第２端子に接続された側の第２端子と前記第１信号線との間に接続された第１リセットスイッチと、前記第２保持容量における前記映像信号線に接続された側の一方の電極と前記映像信号線との間と前記第２信号線との間に接続された第２リセットスイッチと、前記第２保持容量と映像信号線との間に接続された画素スイッチと、を備えているアクティブマトリクス型表示装置の駆動方法であって、電位読み出し時、画素部毎に階調に応じた信号線電位を読み取って記憶し、通常駆動期間において、前記画素部毎に読み取った信号線電位に応じて画素毎に映像電圧信号の階調を調整して出力し、前記電位読み出しは、初期フレームと読み出しフレームとを有し、初期フレーム時に、前記画素回路の駆動トランジスタのリセット動作と閾値キャンセル動作とを行い、読み出しフレーム時に、前記駆動トランジスタを通して所定の階調電流を流し、その際の信号線電位を読み取って記憶するアクティブマトリクス型表示装置の駆動方法である。
【発明の効果】
【００１２】
上記構成によれば、トランジスタの特性ばらつきに起因する表示ムラを抑制して良好な画像表示を行うことが可能なアクティブマトリクス型表示装置およびその駆動方法を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照しながら、この発明の実施形態に係る有機ＥＬ表示装置について詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０の動作を制御するコントローラ１２、１３を備えている。
【００１４】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、第５走査線Ｓｇｅ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、表示画素ＰＸの列毎に接続されたｎ本の第１信号線Ｙ（１〜ｎ）およびｎ本の第２信号線Ｚ（１〜ｎ）を備えている。
【００１５】
また、有機ＥＬパネル１０は、第１、第２、第３、第４、第５走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）、Ｓｇｅ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５、および複数の第１信号線Ｙ（１〜ｎ）および第２信号線Ｚ（１〜ｎ）を駆動する読み出し制御回路１７を備えている。走査線駆動回路１４、信号線駆動回路１５、および読み出し制御回路１７は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１２、１３とともに制御部を構成している。
【００１６】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１７】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は、電圧信号からなる映像信号に応じて有機ＥＬ素子の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、キャパシタとしての第１保持容量Ｃ１および第２保持容量Ｃ２、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴ、を備えている。
【００１８】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１９】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２０】
画素回路１８において、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量の駆動電流を有機ＥＬ素子に出力する。ここでは、駆動トランジスタＤＲＴは、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、例えば、＋９Ｖおよび−７Ｖの電位にそれぞれ設定される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。
【００２１】
出力スイッチＢＣＴは、駆動トランジスタＤＲＴのドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第５走査線Ｓｇｅ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第５走査線Ｓｇｅ（１〜ｍ）からの制御信号Ｂｇ（１〜ｍ）によりオン、オフ制御され、駆動トランジスタＤＲＴと有機ＥＬ素子１６との接続、非接続を制御する。
【００２２】
第１保持容量Ｃ１は、駆動トランジスタＤＲＴのソース、ゲート間に接続され、映像信号により決定される駆動トランジスタのゲート制御電位を保持する。画素スイッチＳＳＴは、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタＤＲＴのゲートとの間に接続され、そのゲートは対応する第４走査線Ｓｇｄ（１〜ｍ）に接続されている。画素スイッチＳＳＴは、第４走査線Ｓｇｄ（１〜ｍ）から供給される制御信号Ｓｄ（１〜ｍ）に応答して、画素回路１８と映像信号線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号線Ｘ（１〜ｎ）から階調映像電圧信号を取り込む。
【００２３】
第２保持容量Ｃ２は、駆動トランジスタＤＲＴのゲートと画素スイッチＳＳＴのドレインとの間に接続され、映像信号に応じて駆動トランジスタのゲート電位を変化させる。
【００２４】
第１スイッチＴＣＴは、駆動トランジスタＤＲＴのドレイン、ゲート間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第１スイッチＴＣＴは、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、駆動トランジスタＤＲＴのゲート、ドレイン間の接続、非接続を制御する。また、第１スイッチＴＣＴは、第１保持容量Ｃ１からの電流リークを規制する。
【００２５】
第１リセットスイッチとして機能する初期化スイッチＩＳＴは、そのソースが第１信号線Ｙ（１〜ｎ）に接続され、ドレインが第１スイッチＴＣＴのドレインに接続され、更に、そのゲートが第１走査線Ｓｇａ（１〜ｍ）に接続されている。初期化スイッチＩＳＴは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第１信号線Ｙ（１〜ｎ）から供給される初期化リセット電圧信号ＶINI を画素回路１８に供給し、駆動トランジスタＤＲＴのゲート電位を１垂直周期毎にＶINI 電位に設定する。
【００２６】
第２リセットスイッチとして機能する基準リセットスイッチＲＳＴは、そのソースが第２信号線Ｚ（１〜ｎ）に接続され、ドレインが画素スイッチＳＳＴと第２保持容量Ｃ２との間に接続され、更に、そのゲートが第２走査線Ｓｇｂ（１〜ｍ）に接続されている。基準リセットスイッチＲＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第２信号線Ｚ（１〜ｎ）から供給されるリセット電圧信号ＶRET を画素回路１８に供給し、後述するキャンセル期間中、第２保持容量Ｃ２の一方の電極、ここでは、駆動トランジスタＤＲＴと反対側の電極、の電位を一定値（ＶRET ）に保持する。  
本実施形態において、例えば、初期化リセット電圧信号ＶINI は０Ｖ、リセット電圧信号ＶRET は７Ｖにそれぞれ設定される。
【００２７】
次に図３を参照して、駆動トランジスタＤＲＴおよび有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
駆動トランジスタＤＲＴを構成するＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタＤＲＴのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチＢＣＴに接続されている。
【００２８】
なお、画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴを構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００２９】
層間絶縁膜５４上には第１信号線Ｘ（１〜ｎ）、第２信号線Ｚ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３０】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３１】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３２】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と反対側の面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３３】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３４】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および第２に示すように、出力バッファを介して各行の表示画素ＰＸに５種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）、Ｂｇ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４、第５走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）、Ｓｇｅ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）、制御信号Ｂｇ（１〜ｍ）により駆動される。
【００３５】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された第１電圧供給部２０を備えている。電圧源として機能する第１電圧供給部２０は、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇを映像信号線Ｘ（１〜ｎ）に出力する。
【００３６】
図１および図２に示すように、読み出し制御回路１７は、表示画素ＰＸの１列毎に、初期化リセット電圧信号ＶINI を供給する第２電圧供給部２２、リセット電圧信号ＶRET を供給する第３電圧供給部２４、それぞれＰチャネル型の薄膜トランジスタにより形成された４つの第１ないし第４制御スイッチＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、これらの制御スイッチをオンオフ制御する４本の第１ないし第４制御信号線ＥＨ１、ＥＨ２、ＥＨ３、ＥＨ４、所定階調の電流信号を供給する電流供給部２５、所定階調の電流信号が流れる際の電位を検出し記憶する電位検出部３０を有している。
【００３７】
第１制御スイッチＳＴ１は、そのソースが電流供給部２５に接続され、ドレインが第１信号線Ｙを通して表示画素ＰＸの初期化リセットスイッチＩＳＴのソースに接続され、更に、ゲートが第１制御信号線ＥＨ１に接続されている。第１制御スイッチＳＴ１は、第１制御信号線ＥＨ１からの制御信号ＳＧ１に応じてオン（導通状態）、オフ（非導通状態）され、電流供給部２５から初期化リセットスイッチＩＳＴを介して画素回路１８に所定階調の信号電流Ｉ０を供給する。
【００３８】
第２制御スイッチＳＴ２は、そのソースが第２電圧供給部２２に接続され、ドレインが第１信号線Ｙを通して表示画素ＰＸの初期化リセットスイッチＩＳＴのソースに接続され、更に、ゲートが第２制御信号線ＥＨ２に接続されている。第２制御スイッチＳＴ２は、第２制御信号線ＥＨ２からの制御信号ＳＧ２に応じてオン、オフされ、第２電圧供給部２２から初期化リセットスイッチＩＳＴを介して画素回路１８に初期化リセット電圧信号（ＶINI ）を供給する。
【００３９】
第３制御スイッチＳＴ３は、そのソースが第３電圧供給部２４に接続され、ドレインが第２信号線Ｚを通して表示画素ＰＸの基準リセットスイッチＲＳＴのソースに接続され、更に、ゲートが第３制御信号線ＥＨ３に接続されている。第３制御スイッチＳＴ３は、第３制御信号線ＥＨ３からの制御信号ＳＧ３に応じてオン、オフされ、第３電圧供給部２４から基準リセットスイッチＲＳＴを介して画素回路１８に基準リセット電圧信号（ＶRST ）を供給する。
【００４０】
第４制御スイッチＳＴ４は、そのソースが第２制御スイッチＳＴ２のドレインに接続され、ドレインが第３制御スイッチＳＴ３のドレインに接続され、更に、ゲートが第４制御信号線ＥＨ４に接続されている。第４制御スイッチＳＴ４は、第４制御信号線ＥＨ４からの制御信号ＳＧ４に応じてオン、オフされる。
【００４１】
第１ないし第４制御信号ＳＧ１ないしＳＧ４は、コントローラ１３から制御信号線を通して直接、第１ないし第４制御スイッチＳＴ１ないしＳＴ４に入力される。
【００４２】
電位検出部３０は、電流供給部２５と第１制御スイッチＳＴ１との間に抵抗Ｒを介して接続された電圧計２６と、この電圧計で測定された電位を記憶するメモリ２８と、を有している。電位検出部３０は、後述するように、表示装置の調整時、画素回路１８を通って所定階調の電流信号が流れる際、信号線電位を読み取って記憶する。通常駆動時、コントローラ１３は、画素毎に読み取りメモリ２８に記憶された検出電位に応じて、画素毎に映像信号データを補償する。
【００４３】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。有機ＥＬ表示装置においては、例えば、出荷時あるいは稼動開始前に、調整動作として、電位読み出し動作を行う。図４は、電位読み出し時における画素回路および読出し制御回路の制御信号のタイミングチャートを示している。
【００４４】
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１〜５）とクロック（ＣＫＶ１〜５）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｂｇとして出力する。
【００４５】
電位読み出し時の画素回路１８の動作は、初期フレーム時の１）リセット動作、２）キャンセル動作と、読み出しフレーム時の３）読み出し動作に分けられる。  
初期フレームでは、各表示画素について、リセット動作とキャンセル動作を行う。図４および図５に示すように、リセット動作では、表示画素ＰＸに対し、走査線駆動回路１４ａ、１４ｂから、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｂｇ、Ｓｄが出力される。これと同時に又は続いて、走査線駆動回路１４ａ、１４ｂから初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ、Ｓｂ、Ｓｃが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）に切換えられる。
【００４６】
また、コントローラ１３からの制御信号ＳＧ１ないしＳＧ４により、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。これにより、リセット動作が開始される。
【００４７】
リセット期間において、第２電圧供給部２２から出力された初期化リセット電圧信号ＶINI は、第２制御スイッチＳＴ２、第１信号線Ｙ、初期化スイッチＩＳＴ、第１スイッチＴＣＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化リセット電圧信号ＶINI に対応する電位にリセットされる。また、第３電圧供給部２４から出力された基準リセット電圧信号ＶRST は、第３制御スイッチＳＴ３、第２信号線Ｚ、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２の入力側の電極（駆動トランジスタと反対側の電極）に印加される。これにより、第２保持容量Ｃ２の入力側の電極電位は、基準リセット電圧信号ＶRST に対応する電位にリセットされる。
【００４８】
駆動トランジスタＤＲＴのゲート電位をリセット電圧信号に対応する電位にリセットした後、図４および図６に示すように、制御信号Ｓａがオフ電位（ハイレベル）となり、初期化スイッチＩＳＴがオフとなる。画素スイッチＳＳＴ、出力スイッチＢＣＴはオフ状態、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴはオン状態に維持される。また、コントローラ１３からの制御信号ＳＧ１ないしＳＧ４により、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。これにより、閾値オフセットのキャンセル動作が開始される。
【００４９】
キャンセル期間において、第３電圧供給部２４から基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２に印加され、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴにキャンセル電流が流れる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、駆動トランジスタＤＲＴの閾値Ｖthに徐々に近づいて行く。このキャンセル期間を所定期間とることにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第１、第２保持容量Ｃ１、Ｃ２にはキャンセル点に相当する電位差が蓄えられる。これによりキャンセル動作が終了する。
【００５０】
この後、図４および図７に示すように、フレームが切り替わり、読み出しフレームとなり読み出し動作が行われる。読み出し動作では、表示画素ＰＸの制御信号Ｓｄが画素スイッチＳＳＴをオフ状態とするオフ電位、制御信号Ｓｃが第１スイッチＴＣＴをオフ状態とするオフ電位、制御信号Ｓａが初期化リセットスイッチＩＳＴをオン状態とするオン電位、制御信号Ｓｂが基準リセットスイッチＲＳＴをオン状態とするオン電位、制御信号Ｂｇが出力スイッチＢＣＴをオフ状態とするオフ電位となる。これにより、画素スイッチＳＳＴ、出力スイッチＢＣＴ、第１スイッチＴＣＴがオフ（非導通状態）、初期化リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴがオン（導通状態）に切換えられる。また、コントローラ１３からの制御信号ＳＧ１ないしＳＧ４により、第１および第４制御スイッチＳＴ１、ＳＴ４をオン状態にするオン電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオフ状態にするオフ電位が印加される。これにより、読み出し動作が開始される。
【００５１】
読み出し期間において、例えば、表示装置の最高階調となる電流値の定電流Ｉ０を電圧電源Ｖｄｄから駆動トランジスタＤＲＴ、初期化リセットスイッチＩＳＴ、第１制御スイッチＳＴ１を通して電流供給部２５に書込む。この際、第１信号線Ｙの信号線電位ＶＸを電位検出部３０の電圧計２６によって測定し、測定電位（検出電位）をメモリ２８に格納する。この測定電位ＶＸは、画素回路１８において、リセット動作およびキャンセル動作を行った後、駆動トランジスタＤＲＴに最高階調の電流値を有する駆動電流が流れる時の映像信号電位、つまり、第２保持容量Ｃ２の入力側に供給される信号電位に一致している。上記の電位読み出し動作を表示画素ＰＸ毎に行い、各表示画素の測定電位ＶＸをメモリ２８に記憶しておく。そして、通常の表示動作においては、後述するように、記憶した測定電位ＶＸに基づいて、各画素の階調電圧信号を調整することにより、駆動トランジスタの移動度のばらつきに起因する駆動電流のばらつきを補償することが可能となる。
【００５２】
なお、時初期フレームの１水平期間は、通常駆動時の周波数と同一であり、読み出しフレームの１水平期間は、通常駆動時の１〜１００倍程度の値となる。
【００５３】
次に、有機ＥＬ表示装置の通常駆動時の動作について説明する。有機ＥＬ表示装置の駆動では、表示画素Ｐｘを行毎に順次選択し、表示画素Ｐｘの選択期間において、駆動トランジスタＤＲＴのゲート電位をリセットするリセット動作、駆動トランジスタの閾値電圧（Ｖth）オフセットをキャンセルするキャンセル動作、階調電圧信号書き込み動作を順次行い、非選択期間において、発光動作を行う。図８は、通常駆動時における画素回路および読出し制御回路の制御信号のタイミングチャートを示している。
【００５４】
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１〜５）とクロック（ＣＫＶ１〜５）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｂｇとして出力する。  
通常駆動時の画素回路１８の動作は、１）リセット動作、２）キャンセル動作、３）信号書き込み動作、４）発光動作に分けられる。
【００５５】
図８に示すように、リセット動作では、表示画素ＰＸに対し、走査線駆動回路１４ａ、１４ｂから、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｂｇ、Ｓｄが出力される。これと同時に又は続いて、走査線駆動回路１４ａ、１４ｂから初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ、Ｓｂ、Ｓｃが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）に切換えられる。
【００５６】
また、コントローラ１３からの制御信号ＳＧ１ないしＳＧ４により、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。これにより、リセット動作が開始される。
【００５７】
図５に示したリセット動作と同様に、リセット期間において、第２電圧供給部２２から出力された初期化リセット電圧信号ＶINI は、第２制御スイッチＳＴ２、第１信号線Ｙ、初期化スイッチＩＳＴ、第１スイッチＴＣＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化リセット電圧信号ＶINI に対応する電位にリセットされる。また、第３電圧供給部２４から出力された基準リセット電圧信号ＶRST は、第３制御スイッチＳＴ３、第２信号線Ｚ、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２の入力側の電極（駆動トランジスタと反対側の電極）に印加される。これにより、第２保持容量Ｃ２の入力側の電極電位は、基準リセット電圧信号ＶRST に対応する電位にリセットされる。
【００５８】
駆動トランジスタＤＲＴのゲート電位をリセット電圧信号に対応する電位にリセットした後、図８に示すように、制御信号Ｓａがオフ電位（ハイレベル）となり、初期化スイッチＩＳＴがオフとなる。画素スイッチＳＳＴ、出力スイッチＢＣＴはオフ状態、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴはオン状態に維持される。また、コントローラ１３からの制御信号ＳＧ１ないしＳＧ４により、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。これにより、閾値オフセットのキャンセル動作が開始される。
【００５９】
図６に示したキャンセル動作と同様に、キャンセル期間において、第３電圧供給部２４から基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２に印加され、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴにキャンセル電流が流れる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、駆動トランジスタＤＲＴの閾値Ｖthに徐々に近づいて行く。このキャンセル期間を所定期間とることにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第１、第２保持容量Ｃ１、Ｃ２にはキャンセル点に相当する電位差が蓄えられる。これによりキャンセル動作が終了する。
【００６０】
この後、図８および図９に示すように、信号書き込み動作では、表示画素ＰＸの制御信号Ｓｄが画素スイッチＳＳＴをオン状態とするオン電位、制御信号Ｓｃが第１スイッチＴＣＴをオフ状態とするオフ電位、制御信号Ｓａが初期化リセットスイッチＩＳＴをオフ状態とするオフ電位、制御信号Ｓｂが基準リセットスイッチＲＳＴをオフ状態とするオフ電位、制御信号Ｂｇが出力スイッチＢＣＴをオフ状態とするオフ電位となる。これにより、初期化リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴ、第１スイッチＴＣＴがオフ（非導通状態）、画素スイッチＳＳＴがオン（導通状態）に切換えられる。また、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。
【００６１】
映像電圧信号書き込み期間において、信号線駆動回路１５の第１電圧供給部２０から映像信号線Ｘに、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して第２保持容量Ｃ２に書き込まれる。
【００６２】
映像電圧信号Ｖsig を書き込むことにより、第２保持容量Ｃ２の画素スイッチＳＳＴ側の電極電位は、基準リセット電圧信号ＶRST から映像電圧信号Ｖsig に変位する。この電位変化に伴い、駆動トランジスタＤＲＴのゲート電位はリセット点の電位を基点として（Ｖsig −ＶRST）ＸＣ２／（Ｃ２＋Ｃ１）だけ変位する。これにより、リセット点の電位を基準として、映像電圧信号Ｖsig および基準リセット電圧信号ＶRST に対応する電位が第２保持容量Ｃ２に書き込まれる。
【００６３】
このとき、入力される映像電圧信号Ｖsig は、前述した電位読み出し動作により各画素毎に読み出した測定電位ＶＸ毎に応じて補償される。すなわち、コントローラ１２、１３は、画素毎に測定した最高階調時の電位ＶＸに基づいて、  
Ｖsig （０階調）＝ＶRST 、  Ｖsig （最高階調)＝ＶＸ（画素毎に異なる）  
となるように画素毎にγカーブを設定し、このγカーブに応じて各階調の映像電圧信号を調整する。この際、前述した電位読み出し動作において、複数の中間階調電流を流した時の信号線電位ＶＸを複数測定し記憶しておくことにより、測定電位に基づいて折れ線状のγカーブを設定し、このγカーブに応じて各階調の映像電圧信号を設定するようにしてもよい。
【００６４】
次に、図８および図１０に示すように、制御信号Ｓｄがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Ｓｃが第１スイッチＴＣＴをオフ状態とするオフ電位、制御信号Ｓａが初期化リセットスイッチＩＳＴをオフ状態とするオフ電位、制御信号Ｓｂが基準リセットスイッチＲＳＴをオフ状態とするオフ電位、制御信号Ｂｇが出力スイッチＢＣＴをオン状態とするレベル（オン電位）となる。これにより、スイッチＩＳＴ、ＲＳＴ、ＳＳＴ、ＴＣＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）に切換えられる。また、第１および第４制御スイッチＳＴ１、ＳＴ４をオフ状態にするオフ電位、第２および第３制御スイッチＳＴ２、ＳＴ３をオン状態にするオン電位が印加される。これにより、発光動作が開始される。
【００６５】
発光期間において、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｂｇがオフ電位となるまで発光状態を維持する。  
上述したリセット動作、キャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００６６】
上記のように構成された有機ＥＬ表示装置およびその駆動方法によれば、各表示画素の画素回路１８において、リセット動作およびキャンセル動作を行った後に、駆動トランジスタＤＲＴに最高階調の電流値を有する駆動電流が流れる時の信号線電位を測定し、この測定した電位に基づいて、画素回路に供給する階調映像電圧信号を変化、すなわち、補償することにより、トランジスタの特性のばらつき、特に、移動度のばらつきを補償することができる。これにより、映像情報を表す映像電圧信号を書込む方式においても、表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことが可能となる。
【００６７】
また、有機ＥＬ表示装置によれば、少なくとも１つの階調信号電流、例えば、白表示に相当する最高階調電流を流して信号線電位を測定し記憶しておくことにより、この少なくとも１つの測定電位に基づいて、映像電圧信号を調整することが可能となる。  
以上ことから、トランジスタの特性ばらつきに起因する表示ムラを抑制して良好な画像表示を行うことが可能なアクティブマトリクス型表示装置およびその駆動方法を実現することができる。
【００６８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６９】
例えば、各画素回路において、駆動トランジスタのゲートとドレインとの間に、第１スイッチＴＣＴと第２スイッチとを直列に接続し、キャンセル期間において、これら第１スイッチおよび第２スイッチを異なるタイミングで開閉制御する構成としてもよい。  
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００７０】
【図１】図１は、本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。
【図４】図４は、前記有機ＥＬ表示装置に電位読み出し動作における制御信号の電位変化を示すタイミングチャートである。
【図５】図５は、前記有機ＥＬ表示装置の電位読み出し動作において、リセット動作時における表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置の電位読み出し動作において、キャンセル動作時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の電位読み出し動作時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の通常駆動動作における制御信号の電位変化を示すタイミングチャートである。
【図９】図９は、前記有機ＥＬ表示装置の通常駆動動作において、信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図１０】図１０は、前記有機ＥＬ表示装置の通常駆動動作において、発光動作時における表示画素の等価回路を示す平面図である。
【符号の説明】
【００７１】
８…絶縁基板、１０…有機ＥＬパネル、１１…表示領域、１２、１３…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１７…読み出し制御回路、１８…画素回路、２０…第１電圧供給部、
２２…第２電圧供給部、２４…第３電圧供給部、２５…電流供給部、
３０…電位検出部、２６…電圧計、２８…メモリ、ＳＳＴ…画素スイッチ、
ＤＲＴ…駆動トランジスタ、ＴＣＴ…第１スイッチ、
ＩＳＴ…初期化リセットスイッチ、ＲＳＴ…基準リセットスイッチ、
ＢＣＴ…出力スイッチ、Ｘ…映像信号線、Ｙ…第１信号線、Ｚ…第２信号線
【図１】
0005127499.tif 000002
【図２】
0005127499.tif 000003
【図３】
0005127499.tif 000004
【図４】
0005127499.tif 000005
【図５】
0005127499.tif 000006
【図６】
0005127499.tif 000007
【図７】
0005127499.tif 000008
【図８】
0005127499.tif 000009
【図９】
0005127499.tif 000010
【図１０】
0005127499.tif 000011