(57)【特許請求の範囲】
【請求項１】
磁気フィルタを有する第２の磁気トンネル接合（ＭＴＪ）に隣接する第１のＭＴＪを含み、前記第２のＭＴＪがプログラムされることを防止するために前記磁気フィルタが第１の磁束を吸収しつつ、前記第１の磁束を用いて前記第１のＭＴＪが第１の論理状態にプログラムされる、メモリセル。
【請求項２】
前記第１の磁束の吸収は、前記磁気フィルタを飽和させ、かつ磁気的な遮断から磁気的な伝導への遷移を引き起こす、請求項１に記載のメモリセル。
【請求項３】
前記第１のＭＴＪおよび前記第２のＭＴＪは、所定の値よりも大きい第２の磁束により同時にプログラムされる、請求項１に記載のメモリセル。
【請求項４】
前記第１の磁束は前記所定の値よりも小さい、請求項３に記載のメモリセル。
【請求項５】
前記磁束は、前記第１のＭＴＪおよび前記第２のＭＴＪに接触せずに隣接するワード線を通る電流により発生される、請求項１に記載のメモリセル。
【請求項６】
前記第１のＭＴＪおよび前記第２のＭＴＪは、各々、前記ワード線に沿う電流の流れに直交する長軸に沿って広がる、請求項５に記載のメモリセル。
【請求項７】
前記磁気フィルタは、低い飽和保磁力の軟磁性素材である、請求項１に記載のメモリセル。
【請求項８】
前記第１のＭＴＪおよび前記第２のＭＴＪは、各々、上面の読出し線および下面のソース面に繋がれる、請求項１に記載のメモリセル。
【請求項９】
前記ソース面は、前記第１のＭＴＪと前記第２のＭＴＪの読出しを選択的に許可する選択装置に接続される、請求項８に記載のメモリセル。
【請求項１０】
前記第１のＭＴＪは、前記第２のＭＴＪとは異なる抵抗を有する、請求項１に記載のメモリセル。
【請求項１１】
前記第２のＭＴＪのトンネル接合よりも大きい厚さを有する前記第１のＭＴＪのトンネル接合に起因して、前記第１のＭＴＪは、前記第２のＭＴＪよりも大きな抵抗を有する、請求項１０に記載のメモリセル。
【請求項１２】
磁気フィルタを有する第２の磁気トンネル接合（ＭＴＪ）に隣接する第１のＭＴＪを提供するステップと、
前記第２のＭＴＪがプログラムされることを防止するために前記磁気フィルタが第１の磁束を吸収しつつ、前記第１の磁束を用いて前記第１のＭＴＪを第１の論理状態にプログラムするステップとを含む、方法。
【請求項１３】
磁気フィルタを有する第２の磁気トンネル接合（ＭＴＪ）に隣接する磁気的伝導性スペーサを有する第１のＭＴＪを含み、前記伝導性スペーサと前記磁気フィルタとは、各々、各ＭＴＪの上面と読出し線とに取り付けられ、
前記読出し線によって、前記第１のＭＴＪおよび前記第２のＭＴＪから隔てられたワード線をさらに含み、前記第２のＭＴＪがプログラムされることを防止するために、前記ワード線を通る所定の値よりも低い第１の電流によって発生された第１の磁束を前記磁気フィルタが吸収しつつ、前記第１の磁束を用いて前記第１のＭＴＪが第１の論理状態にプログラムされる、メモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
概要
本発明の様々な実施例は、一般的には、磁束を用いてプログラムされるように構成されたマルチビット不揮発性メモリセルに向けられる。
【０００２】
様々な実施例によれば、第１の磁気トンネル接合（ＭＴＪ）は、磁気フィルタを有する第２のＭＴＪに隣接する。第２のＭＴＪがプログラムされることを防ぐために第１の磁束を磁気フィルタが吸収しつつ、第１の磁束を用いて第１のＭＴＪが第１の論理状態にプログラムされる。
【０００３】
本発明の様々な実施例を特徴付けるこれらのおよび他の特徴ならびに利点は、以下の詳細な考察および添付の図面を考慮して理解され得る。
【図面の簡単な説明】
【０００４】
【図１】本発明の様々な実施例に従って構成され、作動される、例示のデータ記憶装置の一般化された機能図である。
【図２】図１の装置のメモリアレイからデータを読み出すために、およびメモリアレイにデータを書き込むために用いられる電気回路を示す。
【図３】メモリアレイのメモリセルにデータが書き込まれ得る態様を一般的に示す。
【図４】図３のメモリセルからデータが読み出され得る態様を一般的に示す。
【図５】本発明の様々な実施例に従って構成され、作動される例示のメモリセルを示す。
【図６】図５のメモリセルの例示の作動構造を示す。
【図７】本発明の様々な実施例に従って構成され、作動される例示のメモリセルの等角図を示す。
【図８】本発明の様々な実施例に従って実行される例示のセルプログラミングルーチンのフロー図および対応する磁気スタックの説明図を示す。
【発明を実施するための形態】
【０００５】
詳細な説明
本発明は、一般的にマルチビット不揮発性磁気メモリセルに関する。ソリッドステート不揮発性メモリは、フォームファクタをますます低下させる、信頼性の高いデータストレージとより速いデータ転送レートとを提供することを目的とした発展中のテクノロジーである。しかしながら、そのようなソリッドステートメモリは、低いセル密度と、大きなプログラミング条件に起因して、実用的なアプリケーションが限定され得る。データ記憶装置の大きさが小さくなるにつれ、大きなプログラミング条件は隣接するセルに対して安定性が下がる結果となり、これは、メモリセルの可読性と加筆性とを下げることに相当する。
【０００６】
したがって、磁気フィルタを有する第２の磁気トンネル接合（ＭＴＪ）に隣接する第１のＭＴＪを有するメモリセルは、低減されたプログラミング条件との組合せにおいて、セル密度を増大させる。しきい値より低い磁束を通過させることにより第１のＭＴＪが論理状態にプログラミングされつつ、第２のＭＴＪがプログラミングされることを防ぐために第１の磁束を第２のＭＴＪの磁気フィルタが吸収する。一方、しきい値よりも大きい磁束が通過すると、十二分に大きい磁束の存在下において磁気的に飽和した磁気フィルタに起因して、両方のＭＴＪが論理状態にプログラムされる。それで、１つまたは両方のＭＴＪを選択的にプログラムする能力に起因して、マルチビットおよびメモリ容量の増大が達成される。
【０００７】
図１は、本発明のさまざまな実施例に従って構成および動作されるデータ記憶装置１００の機能ブロック図を示す。データ記憶装置は、ＰＣＭＣＩＡカードまたはＵＳＢ型外部メモリ装置などの携帯型不揮発性メモリ記憶装置を含むことが意図される。しかしながら、装置１００のそのような特徴は、特定の実施例を説明する目的のためだけのものであり、特許請求の範囲に記載の主題を限定するものではない。
【０００８】
装置１００のトップレベルの制御は、プログラム可能な、または、ハードウェアベースのマイクロコントローラであり得る適切なコントローラ１０２によって実行される。コントローラ１０２は、コントローラインターフェイス（Ｉ／Ｆ）回路１０４とホストＩ／Ｆ回路１０６とを介してホスト装置と通信する。必要な命令、プログラミング、オペレーショナルデータなどのローカルストレージは、ランダムアクセスメモリ（ＲＡＭ）１０８とリードオンリメモリ（ＲＯＭ）１１０とを介して供給される。バッファ１１２は、ホスト装置からの書込データとホスト装置に未転送のリードバックデータとを一時的に記憶する役目を果たす。
【０００９】
１１４にて、メモリ空間は複数のメモリアレイ１１６（アレイ０−Ｎで示される）を含むように示されるが、要求に応じて単一のアレイが用いられ得ることが理解されるであろう。各アレイ１１６は、選択された記憶容量の磁気（ＭＲＡＭ）半導体メモリのブロックを含む。コントローラ１０２とメモリ空間１１４との通信は、メモリ（ＭＥＭ）Ｉ／Ｆ１１８を介して調整される。要求に応じて、オンザフライでのエラー検出および訂正（ＥＤＣ）エンコーディングおよびデコーディング動作が、ＥＤＣブロック１２０を手段としてデータ転送の間に実行される。
【００１０】
限定されないが、いくつかの実施例において、図１に示されるさまざまな回路は、適切なカプセル化ハウジングおよび相互接続特徴（明瞭にする目的で別には示されない）を用いて１つ以上の半導体ダイの上に形成される単一のチップとして配置される。装置を作動させる入力電力は適切なパワーマネジメント回路１２２によって処理され、バッテリ、ＡＣ電力入力などの適切な電源から供給される。ＵＳＢ型のインターフェイスなどを用いることなどによって、ホストから装置１００に電力が直接供給され得る。
【００１１】
任意の数のデータストレージおよびロジカルブロックアドレッシング（ＬＢＡ）などの転送プロトコルが用いられ得、それによって、データは固定サイズのブロック（５１２バイトのユーザデータにＥＣＣ、スパーリング、ヘッダ情報などのためのオーバーヘッドバイトを加えたものなど）で配置および記憶される。ＬＢＡを考慮してホスト命令が発行され、装置１００は、データが記憶されるもしくは読出される関連した位置を識別および使用可能にするため、対応するＬＢＡからＰＢＡ（物理ブロックアドレス）への変換を実行し得る。
【００１２】
図２は、図１のメモリ空間１１４の選択された局面の一般化された図を示す。データは、メモリセル１２４の行と列との配列として記憶され、さまざまな行（ワード）と列（ビット）線によってアクセス可能である。セルおよびセルへのアクセス線の実際の構成は、所与のアプリケーションの条件に依存するであろう。しかしながら、さまざまな制御線は、一般的に、個々のセルの書込値および読出値のそれぞれを選択的に利用可能におよび利用不可能にすることができるイネーブル線を含むことが理解されるであろう。
【００１３】
制御ロジック１２６は、マルチラインバス経路１２８、１３０および１３２のそれぞれに沿って、データ、アドレッシング情報および制御／ステータス値を受信および転送する。ＸおよびＹデコーディング電子回路１３４，１３６は、適切なセル１２４にアクセスするための適切なスイッチングおよび別の機能を提供する。書込回路１３８は、セル１２４にデータを書込むための書込動作を実行するように作動する電子回路要素を表し、読出回路１４０は、セル１２４からリードバックデータを取得するように対応して作動する。転送されたデータおよび他の値は、１つ以上のローカルレジスタ１４４を介してローカルにバッファされ得る。この点について、図２の電子回路は本質的に単なる例であり、任意の数の代替的な構成が、所与のアプリケーションの条件に依存して要求に応じて容易に採用され得ることが理解されるであろう。
【００１４】
図３に示されるように、データは、それぞれのメモリセル１２４に書込まれる。一般的に、書込パワーソース１４６は、メモリセル１２４を所望の状態に設定するために必要な入力（電流、電圧、磁化などの形としてなど）を適用する。図３は、ビット書込動作の代表的な図に過ぎないことが理解され得る。書込パワーソース１４６、メモリセル１２４および参照ノード１４８の構成は、各セルに対して選択されたロジック状態の、論理状態の書込を可能にするように適切に操作され得る。
【００１５】
以下に説明するように、いくつかの実施例においては、メモリセル１２４は、修正された磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成を取り、この場合、書込パワーソース１４６は、メモリセル１２４を介してグランドなどの適切な参照ノード１４８に接続された電流ドライバとして特徴付けられる。書込パワーソース１４６は、ＭＲＡＭセルの付近を通るワード線を介して電流を供給する。ワード線からの磁束は、メモリセル１２４の磁気モーメントの方向を変更する磁場を生み出す。
【００１６】
磁気モーメントの方向に応じて、セル１２４は、比較的低い抵抗（ＲL）または比較的高い抵抗（ＲH）のいずれかを取り得る。限定するものではないが、例示のＲL値は、おおよそ１００オーム（Ω）程度の範囲にあり得、一方、例示のＲH値は、おおよそ１００ＫΩ程度の範囲にあり得る。これらの値は、あとの書込動作によって状態が変更されるときまでそれぞれのセルによって保持される。限定するものではないが、本例において、高抵抗値（ＲH）はセル１２４による論理１の記憶を示し、低抵抗値（ＲL）は論理０の記憶を示す。
【００１７】
各セル１２４によって記憶された論理ビット値は図４によって示されたような態様で求められる。書込パワーソース１５０が、適切な入力（たとえば選択された書込電圧）をメモリセル１２４に適用する。セル１２４を流れる書込電流ＩRの大きさは、セルの抵抗（それぞれＲLまたはＲH）の関数となる。メモリセルでの電圧降下（電圧ＶMC）は、比較器（検知増幅器）１５４の正（＋）の入力によって経路１５２を介して検知される。適切な参照（電圧参照ＶREFなど）が、参照ソース１５６から比較器１５４の負（−）の入力に供給される。
【００１８】
電圧参照ＶREFは、セルの抵抗がＲIに設定されたときにメモリセル１２４での電圧降下ＶMCがＶREFの値よりも低くなるようにさまざまな実施例から選択され得る。このようにして、比較器１５４の出力電圧レベルは、メモリセル１２４によって記憶された論理ビット値（０または１）を示す。
【００１９】
図５は、一般的に、本発明のさまざまな実施例に従う不揮発性メモリセル１６０を示す。第１の磁気トンネル接合（ＭＴＪ）１６２は、ソース面１６６上において第２のＭＴＪと隣接するように配置される。第１のＭＴＪ１６２と第２のＭＴＪ１６４とは、それぞれ、磁気的伝導性スペーサ層１７０と磁気フィルタ１７２とによって読出線１６８に取付けられる。伝導性スペーサ層１７０は、ワード線１７４を通る電流に対応する磁束が、所定の論理状態の第１のＭＴＪ１６２の強磁性自由層１７６をプログラムすることができるように構成される。
【００２０】
動作中、所定の値の電流およびワード線１７４を通る方向は、自由層１７６の磁化方向を設定する磁束を生み出し、それは、磁気的固定層１７８に関する論理状態として読出され得る。電流が所定のしきい値より低い場合、磁気フィルタ１７２は、磁束を吸収し、第２のＭＴＪ１６４の磁気自由層１８０をシールドし、いかなるプログラミングも防ぐ。別の面では、所定のしきい値よりも大きい電流は、磁気フィルタ１７２を飽和させ、磁気フィルタ１７２を、磁気的絶縁素材から、磁束に自由層１８０を貫通させ、論理状態をプログラムすることを可能にする伝導性素材に転換させる。
【００２１】
図５に示される、隣接するＭＴＪ１６２および１６４を有するメモリセル１６０の構造物は、ワード線１７４を通る電流の強さに依存して、１つまたは両方のＭＴＪの論理状態の選択的なプログラミングを可能にする。トランジスタおよび／またはダイオードなどの選択装置のアクチベーションに伴って、読出線１６８からソース面１６６へＭＴＪ１６２および１６４を通過する読出電流により、プログラムされた論理状態があとで読出され得る。ＭＴＪ１６２および１６４の両方が同じ読出線１６８およびソース面１６６に取付けられているため、各ＭＴＪ１６２および１６４の論理状態を判定するために、読出電流はさまざまな態様で同時に読取られ得る。
【００２２】
理解されるように、それぞれのＭＴＪ１６２および１６４の固定層１７８および１８４は、反強磁性（ＡＦＭ）素材、合成反強磁性構造などの層の積層、または、所定のしきい値よりも大きい磁束または所定のしきい値よりも小さい磁束のいずれの存在下においても予め設定された磁化を維持する、磁気自由層に連結されたＡＦＭなどの層の組合せなどの単一の層であり得る、各ＭＴＪ１６２および１６４は、固定層１７８および自由層１７６とは別の磁気抵抗性トンネル接合１８６を用いてさらに構成され得る。
【００２３】
メモリセル１６０は図５に示される構成に限定されないが、いくつかの実施例において、ワード線１７４は、各ＭＴＪ１６２および１６４の長手方向の軸に垂直な軸に沿って延びる。ＭＴＪのさまざまな構成および磁束の方向の一例は、別の例示のメモリセルの一部の作動図を示す図６においてさらに与えられる。
【００２４】
セル１９０は、磁気抵抗効果を許容するトンネル接合２００によって隔てられた磁気自由層１９６および固定層１９８を各々が有する２つのＭＴＪ１９２および１９４を有する。ＭＴＪ１９２および１９４は、それぞれ、底面においてソース面２０２に連結され、上面において、磁気伝導性スペーサ２０６および磁気フィルタ２０８を用いて読出線２０４に連結される。
【００２５】
ワード線２１０を流れる所定の値より低い電流の流れは、ワード線２１０を取囲み、磁気フィルタを磁気的に飽和させる一方で、第１のＭＴＪ１９２の自由層１９６の所定の磁化を設定する磁束２１２を生み出す。いくつかの実施例において、磁気フィルタ２０８は、第２のＭＴＪ１９４の自由層１９６に磁束２１２が到達するのを妨げる一方で、磁気的に飽和するまで磁束２１２をフィルタ２０８が吸収することを可能にする低い飽和保磁力を示す軟磁性素材である。
【００２６】
所定の値よりも大きい電流の通過は、磁気フィルタ２０８を飽和させ、ＭＴＪ１９２および１９４の両方の自由層１９６に対して磁化を設定する磁束２１４を与える。そのようにして、ワード線２１０を通る電流の大きさを制御することにより、個別にまたは集合的に、ＭＴＪ１９２および１９４の各々に対する磁化および対応する論理状態を選択的にプログラムすることができる。ＭＴＪ１９２および１９４の一方または両方に対する磁化をプログラムすることができる能力は、単一のメモリセルにおける複数のビットの効率的なプログラミングを可能にする。
【００２７】
図６は、ワード線２１０の周りを時計回り方向に回転する磁束を示すが、図６において示される磁束と比較して反対方向に回転し、自由層１９６において逆の磁化を設定する磁束を発生させる反時計回り方向に、電流がワード線２１０を流れることができるため、そのような方向は限定されない。しかしながら、図７において示されるように、発生された磁束とさまざまなやり方で相互に作用するように、ＭＴＪ１９２および１９４の物理的な方向は修正され得る。
【００２８】
図７は、一般的に、ワード線２２６と垂直な軸に沿って広がる、第１のＭＴＪ２２２および第２のＭＴＪ２２４が広がる例示のメモリセル２２０の等角図を示す。すなわち、ワード線２２６およびワード軸２２８を流れる電流に対応する磁束は、各ＭＴＪ２２２および２２４の長軸２３０と平行に進む。さらに磁束は、図７に示される方向から９０°オフセットしてＭＴＪ２２２および２２４が配置された場合よりも長い時間各ＭＴＪの自由層２３２と接触する。ワード線２２６に対して長軸２３０が垂直となるようにＭＴＪ２２２および２２４を方向付けることにより、最大の大きさの磁束が自由層２３２に分け与えられ、プログラミング効率が向上する。
【００２９】
ＭＴＪ２２２および２２４の構成は、さらにプログラミング効率を向上する異なる飽和保磁力および抵抗を与えるように修正され得る。異なる作動特性はさまざまな態様で達成され、そのいずれも必要とはされず限定されない。そのような態様の１つは、ＭＴＪ２２２および２２４の固定層と自由層とを隔てるトンネル接合２３４の厚さを調整することによるものである。トンネル接合の厚さを増やすことによりＭＴＪに抵抗が与えられ、セル２２０の磁気ビット間の縮退をもたらす。
【００３０】
さらに、ＭＴＪの所定の磁束値を変化させるなどの作動条件、作動様式を変化させ、さらに効率のよい読出およびプログラミングを可能にするために、トンネル接合の素材も変更され得る。たとえば、第１のＭＴＪ２２２をプログラムする磁束だけを低減することができるように、第１のＭＴＪ２２２のトンネル接合は、第２のＭＴＪ２２４のトンネル接合よりも小さくてもよい。要求された磁束におけるそのような低減は、より小さな電流とより小さい量のエネルギを用いたプログラミングに繋がる。
【００３１】
速い読出時間および低い必要読出電流などのさまざまなＭＴＪの読出特性を達成するために、セル２２０はさらに調整され得る。ＭＴＪ２２２とＭＴＪ２２４とを結合するソース面２３８に取付けられた選択装置２３６は、セル２２０の読出に影響を与える多数の調整可能なパラメータを提供するように構成され得る。選択装置２３６の大きさは選択電圧を含み、全体的な電流容量は、最適な能力を提供できるようにＭＴＪ２２２および２２４の読出を調整するために、要求に応じて調整され得る。
【００３２】
図５〜７のメモリセルとともに用いられることができる例示のセルプログラミングルーチン２４０のフローチャートが図８に示される。ルーチン２４０は、セル３４２によって図示されたように、一方は磁気伝導性スペーサ層を有し他方は磁気フィルタを有する少なくとも２つの隣接するＭＴＪを有するメモリセルを提供することから始まる。上述したように、磁気フィルタは、磁束を吸収し、磁気的遮断から磁気的伝導に変化する軟磁性素材であり得る。ルーチンは、ＭＴＪに対する望ましい論理状態が判定される決定２４４に進む。
【００３３】
２つ以上のＭＴＪは任意の数のプログラム可能なビットと結果として得られる論理状態の組合せを与えることができる一方で、２つのＭＴＪは、４つの論理状態の組合せ（０１，１１，１０および００）を可能にする。「１１」または「０１」の論理状態の組合せの判定は、セル３４６において示されたように、所定のしきい値より大きい正の電流がワード線を通るステップ２４６に進む。ワード線におけるそのような正の電流は、磁気フィルタを飽和させ両方のＭＴＪの自由層を「１」の論理状態にプログラムするのに十分に大きい磁束を発生させる。
【００３４】
「１１」の組合せが望まれる場合、ルーチンは、別のメモリセルに関する決定２４４に戻り得る。そうでなければ、ルーチンは、磁気フィルタの所定のしきい値よりも低い負の電流が、磁気フィルタによって第２のＭＴＪの自由層から遮断される磁束を生み出すようにワード線を通るステップ２４８に進む。理解され得るように、「正」および「負」の電流の使用は、ワード線を通る電流の方向に厳格に関連し、電流が負の値を有することはけっして必要とされない。セル３４８によって示されるように、負の電流および対応する負の磁束は、単に、正の電流および磁束に対して反対方向に流れるものにすぎない。
【００３５】
ルーチン２４０は、異なるメモリセルに向かって進み再開し得る、あるいは、ステップ２４８のあとにおいて異なる論理状態の組合せに再プログラムされるように、ステップ２４２において与えられたセルと同じセルが決定２４４に戻り得る。「００」または「１０」が望まれる組合せである場合は、ルーチン２４０は、ステップ２４４から、両方のＭＴＪを０の論理状態にプログラムするために、セル３５０において示されるように、負の電流および対応する磁束が誘発されるステップ２５０に進む。所定のしきい値よりも低い正の電流のさらなる通過は、セル３５２において示されるように、磁気フィルタが第２のＭＴＪを磁束から遮断する一方で第１のＭＴＪを１の論理状態にプログラムするためにステップ２５２において実行される。
【００３６】
プログラミングルーチン２４０は、図８に示されるステップおよび対応する例示のメモリセルに限定されない。さまざまなステップが変更されたり省略されたりする一方で新しいステップが要求に応じて追加され得る。たとえば、論理状態は継続的にプログラムされかつ再プログラムされるため、決定２４４は、同じメモリセルに対して無限の回数繰返され得る。別の変形例において、負の電流が１の論理状態を生じさせ、負の状態が０の論理状態をプログラムするように、全ての正および負の電流の規定が逆にされる。
【００３７】
当業者により理解されるように、ここで説明された様々な実施例は、メモリセルプログラミングおよび読出し効率の両方において利点を与える。メモリセル内の２つのビットを同時に読み出す能力は、結果的に、要求される読出し電流を小さくする。さらに、ビットのうちの１つを選択的にプログラムする能力は、データ容量を増加させつつ、プログラミング電流を小さくできる。しかしながら、ここで考察された様々な実施例は、多くの可能性のあるアプリケーションを含み、特定の電子媒体の分野またはデータ記憶装置に限定されないことが理解される。
【００３８】
上述の説明において本発明の様々な実施例の多く特性および利点が、構造の詳細および発明の様々な実施例の機能とともに説明されたが、この詳細な説明は説明のためだけのものであり、詳細、特に、構造の事項および部品の配置において、本発明の本質の範囲内で、添付の特許請求の範囲において表現される単語の広い一般的な意味によって示される全ての範囲での本発明の本質の範囲内において変更がなされ得る。
【符号の説明】
【００３９】
１００  データ記憶装置、１０２  コントローラ、１０４  コントローラインターフェイス回路、１０６  ホストインターフェイス回路、１１２  バッファ、１１４  メモリ空間、１１６  メモリアレイ、１２０  ＥＤＣブロック、１２２  パワーマネジメント回路、１２４  メモリセル、１２６  制御ロジック、１２８  マルチラインバス経路、１３４，１３６  デコーディング電子回路、１３８  書込回路、１４０  読出回路、１４４  ローカルレジスタ、１４６  書込パワーソース、１４８  参照ノード、１５０  書込パワーソース、１５２  経路、１５４  比較器、１５６  参照ソース、１６０  メモリセル、１６０  不揮発性メモリセル、１６２，１６４  磁気トンネル接合、１６６  ソース面、１６８  読出線、１７０  伝導性スペーサ層、１７０  磁気的伝導性スペーサ層、１７２  磁気フィルタ、１７４  ワード線、１７６  自由層、１７８  固定層、１８０  自由層、１８６  磁気抵抗性トンネル接合、１９０  セル、１９６  自由層、１９８  固定層、２００  トンネル接合、２０２  ソース面、２０４  読出線、２０６  磁気伝導性スペーサ、２０８  磁気フィルタ、２１０  ワード線、２１２，２１４  磁束、２２０  メモリセル、２２２，２２４  磁気トンネル接合、２２６  ワード線、２２８  ワード軸、２３０  長軸、２３２  自由層、２３４  トンネル接合、２３６  選択装置、２３８  ソース面、２４０  セルプログラミングルーチン、３４２，３４６，３４８，３５０，３５２  セル。
【図１】
0005254424.tif 000002
【図２】
0005254424.tif 000003
【図３】
0005254424.tif 000004
【図４】
0005254424.tif 000005
【図５】
0005254424.tif 000006
【図６】
0005254424.tif 000007
【図７】
0005254424.tif 000008
【図８】
0005254424.tif 000009