(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列された撮像素子からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、
前記電荷生成部から生成された信号電荷を第１の方向に順次転送する第１の電荷転送部と、
前記第１の電荷転送部から転送された信号電荷を前記第１の方向とは異なる第２の方向に順次転送する第２の電荷転送部と、
前記第２の電荷転送部の終段に設けられて、前記第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、
前記第１の電荷転送部、前記第２の電荷転送部および前記電荷検出部を駆動する駆動回路と、
前記電荷検出部からの画像データを保持するデータ保持部と、
前記データ保持部内の画像データを用いて最終画像データを取得する画像演算部と、
前記駆動回路、前記データ保持部および前記画像演算部を制御するコントローラと
を備えた撮像装置であって、
前記コントローラは、
所定の転送期間中に、前記電荷検出部への信号電荷の転送を禁止して取得した第１の画像データと、前記所定の転送期間中のクロックパルスの条件を維持したまま、前記信号電荷の転送禁止を解除して取得した第２の画像データと、を前記データ保持部に格納するための制御手段を含み、
前記制御手段は、前記第１の画像データの取得時に、前記第２の電荷転送部と前記電荷検出部との間に設けられた障壁ゲート電極の電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に制御し、
前記データ保持部は、少なくとも前記第１の画像データを保持し、
前記画像演算部は、前記第２の画像データから前記第１の画像データを差し引くことにより前記最終画像データを取得することを特徴とする撮像装置。
【請求項２】
前記障壁ゲート電極の電子ポテンシャルは、前記障壁ゲート電極に印加される電圧がゼロボルトのときに、他の電極の電子ポテンシャル値よりも小さい値に設定されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
マトリクス状に配列された撮像素子からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、
前記電荷生成部から生成された信号電荷を第１の方向に順次転送する第１の電荷転送部と、
前記第１の電荷転送部から転送された信号電荷を前記第１の方向とは異なる第２の方向に順次転送する第２の電荷転送部と、
前記第２の電荷転送部の終段に設けられて、前記第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、
前記第１の電荷転送部、前記第２の電荷転送部および前記電荷検出部を駆動する駆動回路と、
前記電荷検出部からの画像データを保持するデータ保持部と、
前記データ保持部内の画像データを用いて最終画像データを取得する画像演算部と、
前記駆動回路、前記データ保持部および前記画像演算部を制御するコントローラと
を備えた撮像装置であって、
前記コントローラは、
所定の転送期間中に、前記電荷検出部への信号電荷の転送を禁止して取得した第１の画像データと、前記所定の転送期間中のクロックパルスの条件を維持したまま、前記信号電荷の転送禁止を解除して取得した第２の画像データと、を前記データ保持部に格納するための制御手段を含み、
前記制御手段は、前記第１の電荷転送部と前記第２の電荷転送部との間に設けられた制御ゲートの電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に設定し、
前記データ保持部は、少なくとも前記第１の画像データを保持し、
前記画像演算部は、前記第２の画像データから前記第１の画像データを差し引くことにより前記最終画像データを取得することを特徴とする撮像装置。
【請求項４】
マトリクス状に配列された撮像素子からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、
前記電荷生成部から生成された信号電荷を第１の方向に順次転送する第１の電荷転送部と、
前記第１の電荷転送部から転送された信号電荷を前記第１の方向とは異なる第２の方向に順次転送する第２の電荷転送部と、
前記第２の電荷転送部の終段に設けられて、前記第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、
前記第１の電荷転送部、前記第２の電荷転送部および前記電荷検出部を駆動する駆動回路と
を備えた撮像装置の信号処理方法であって、
所定の転送期間中に、前記電荷検出部への信号電荷の転送を禁止して第１の画像データを取得するステップと、
前記第１の画像データの取得時に、前記第２の電荷転送部と前記電荷検出部との間に設けられた障壁ゲート電極の電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に制御するステップと、
前記所定の転送期間中のクロックパルスの条件を維持したまま、前記信号電荷の転送禁止を解除して第２の画像データを取得するステップと、
前記第２の画像データから前記第１の画像データを差し引くことにより最終画像データを取得するステップと
を備えたことを特徴とする撮像装置の信号処理方法。
【請求項５】
マトリクス状に配列された撮像素子からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、
前記電荷生成部から生成された信号電荷を第１の方向に順次転送する第１の電荷転送部と、
前記第１の電荷転送部から転送された信号電荷を前記第１の方向とは異なる第２の方向に順次転送する第２の電荷転送部と、
前記第２の電荷転送部の終段に設けられて、前記第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、
前記第１の電荷転送部、前記第２の電荷転送部および前記電荷検出部を駆動する駆動回路と
を備えた撮像装置の信号処理方法であって、
所定の転送期間中に、前記電荷検出部への信号電荷の転送を禁止して第１の画像データを取得するステップと、
前記第１の電荷転送部と前記第２の電荷転送部との間に設けられた制御ゲートの電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に設定するステップと、
前記所定の転送期間中のクロックパルスの条件を維持したまま、前記信号電荷の転送禁止を解除して第２の画像データを取得するステップと、
前記第２の画像データから前記第１の画像データを差し引くことにより最終画像データを取得するステップと
を備えたことを特徴とする撮像装置の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＣＤ（Ｃｈａｒａｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などの固体撮像素子からなる電荷生成部を用いた撮像装置およびその信号処理方法に関し、特に電荷生成部の駆動処理を改良して、電荷生成部子で得られた画像の補正を効果的にするための新規な技術に関するものである。
【背景技術】
【０００２】
近年、ＣＣＤ固体撮像素子を搭載したビデオカメラにおいては、ＴＶ（テレビジョン）方式とは無関係に、カメラ部分を高速で撮像してスロー再生可能に構成することが要望されている。
一方、デジタルスチルカメラにおいては、多画素化および高速連写が要望されており、撮像素子の高速化が求められている。
【０００３】
図１１は従来の撮像装置に用いられる一般的なインターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子５０３（以下、単に「撮像素子５０３」という）を示す平面図である。
図１１において、撮像素子５０３は、マトリクス状に配列された画素３０１と、読出しゲート３０２と、垂直転送レジスタ３１０と、垂直電荷排出部３１１と、垂直電荷排出制御ゲート３１２、垂直転送電極３１３（３１３＿１〜３１３＿４）と、ライン蓄積部（ＳＴ）３１４と、ライン蓄積部制御ゲート（ＳＣ）３１５と、水平転送レジスタ３２０と、水平電荷排出部３２１と、水平電荷排出制御ゲート３２２と、水平転送電極３２３（３２３＿１、３２３＿２）と、出力障壁電極３２４と、フローティングディフュージョン（ＦＤ）３２５と、リセットゲート３２６と、リセットトランジスタのドレイン３２７と、ソースフォロアアンプ３２８とを備えている。
【０００４】
画素３０１は、入射光を信号電荷に変換して一時的に蓄積する。
読出しゲート３０２は、垂直転送電極３１３に印加されるオン信号に応じて、垂直転送レジスタ３１０への信号電荷の読出しを制御する。
垂直転送レジスタ３１０は、４つの垂直転送電極３１３（３１３＿１〜３１３＿４）を１組とする複数組の転送電極を有し、画素３０１から読み出された信号電荷を転送する。
垂直電荷排出制御ゲート３１２は、垂直電荷排出部３１１と垂直転送レジスタ３１３との間に設けられている。
【０００５】
ライン蓄積部（ＳＴ）３１４は、垂直転送レジスタ３１０から転送されてきた信号電荷を、１ラインごとに一時蓄積する。ライン蓄積部制御ゲート（ＳＣ）３１５は、ライン蓄積部３１４から水平転送レジスタ３２０への電荷転送を制御する。
水平転送レジスタ３２０は、２つの水平転送電極３２３（３２３＿１〜３２３＿１）を１組とする複数組の転送電極を有し、ライン蓄積部３１４から転送された信号電荷を水平方向に転送する。
【０００６】
フローティングディフュージョン（ＦＤ）３２５は、水平転送シフトレジスタ３２０に隣接して配置される出力障壁電極（ＧＯ）３２４を介して配置され、ソースフォロアアンプ３２８およびリセットトランジスタ（ΦＲ）３２６に導出される信号電荷を電圧信号に変換する。
水平電荷排出部３２１は、水平転送シフトレジスタ３２０の出力側の反対方向に、水平電荷排出制御ゲート３２２を介して配置されている。
【０００７】
次に、図１１を参照しながら、従来の撮像装置による画像撮像動作について説明する。
まず、画素３０１に入射した光量に応じて生成された信号電荷は、一定期間蓄積された後、垂直転送電極（ΦＶ１）３１３＿１に高電圧ＶＨＨを印加する。
【０００８】
これにより、読出しゲート３０２がオンし、垂直転送電極（ΦＶ１）３１３＿１に接続されている画素の信号電荷が、垂直転送レジスタ３１０に転送される。その後、垂直転送電極（ΦＶ１〜ΦＶ４）３１３＿１〜３１３＿４にクロックを１パルス印加することにより、信号電荷が下方向に一段転送される。
このときのクロック電圧は、読出しゲート３０２がオンしないように、高電圧ＶＨＨよりも十分低い電圧に設定されている。
【０００９】
最下行の画素の信号電荷は、ライン蓄積部（ＳＴ）３１４に転送され、水平転送シフトレジスタ３２０の転送が停止している水平ブランキング期間において、ライン蓄積部制御ゲート（ＳＣ）３１５がオンすることにより、信号電荷が水平転送シフトレジスタ３２０に転送される。
【００１０】
水平転送シフトレジスタ３２０に転送された信号電荷は、水平転送電極３２３に転送パルスが印加されることにより、フローティングディフュージョン（ＦＤ）３２５に転送され、ソースフォロアアンプ３２８を介して外部に出力される。
上記の動作を繰り返して、一番上の行まで出力された後、垂直転送電極（ΦＶ３）３１３＿３に高電圧ＶＨＨを印加することにより、垂直転送電極（ΦＶ３）３１３＿３に接続されている画素の信号電荷が読み出される。
【００１１】
従来装置において、ＴＶ方式が主流であった頃は、水平ブランキング期間に垂直転送を行うことにより、信号出力へのカップリングノイズを避けることが可能であったが、近年では、高速駆動の要求から水平ブランキング期間で垂直転送を行うことが困難となり、信号出力期間においても垂直転送動作を行わざるを得なくなってきた。
【００１２】
図１２は従来の撮像装置における駆動シーケンスを示すタイミングチャートであり、１水平走査期間Ｔ１での各電極のクロックパルス（ΦＶ１〜ΦＶ４、ΦＳＴ、ΦＳＣ、ΦＨ１、ΦＨ２）と出力信号との関係を示している。
図１２において、１水平走査期間Ｔ１は、水平転送期間Ｔ２と水平ブランキング期間Ｔ３との和であり、水平転送期間Ｔ２に応じて出力信号が出力される。
【００１３】
図１２のように動作する従来装置においては、垂直ＣＣＤの電荷転送が信号電荷出力期間に行われるので、垂直転送パルス（ΦＶ１〜ΦＶ４）３１３＿１〜３１３＿４が印加される瞬間にカップリングノイズが発生する。
なお、実際の出力信号は、図１２よりも複雑な形状をしているが、ここではカップリングノイズが垂直転送パルスのタイミングに応じて発生することを模式的に示している。
【００１４】
上記カップリングノイズの課題に対処するために、転送パルスを工夫することでノイズを抑制する撮像装置が提案されている（たとえば、特許文献１参照）。
また、ノイズ自身を抑制する代わりに、補正によってノイズ成分を除去する撮像装置も提案されている（たとえば、特許文献２参照）。
【００１５】
図１３は特許文献２に記載の撮像装置を概略的に示すブロック構成図であり、メカニカルシャッタを用いてノイズ成分を除去する最も基本的な方式を用いた場合を示している。
図１３において、撮像装置は、入射光を遮断するためのシャッタ５０１と、入射光を撮像素子５０３に集光するためのレンズ５０２と、撮像素子５０３の駆動信号を生成する駆動回路５０４と、撮像装置を制御するためのコントローラ５０５と、撮像素子５０３からの出力信号をデジタル信号に変換するためのＡＤ変換器５０６と、シャッタ５０１の閉成時における画像を保持するための第１のフレームメモリ５０７と、シャッタ５０１の開放時（撮像時）における画像を保持するための第２のフレームメモリ５０８と、第１および第２のフレームメモリ５０７、５０８に記録されている画像データを演算して最終画像を生成する画像演算回路５０９とを備えている。
【００１６】
次に、図１３に示した従来の撮像装置による動作について説明する。
まず、最初にシャッタ５０１の閉成時（オフした状態）における画像を取得し、これを補正画像として第１のフレームメモリ５０７に保持する。
このとき、画像のアベレージング処理を適宜施すことにより、ランダム雑音成分が除去された固定パターン雑音成分が得られる。
【００１７】
続いて、シャッタ５０１を開いた通常の撮像時においては、たとえば動画の場合、リアルタイムで事前に取得した補正画像を撮像画像から差し引く処理を行うことにより、固定パターン雑音が除去された最終画像を得るようになっている。
【００１８】
【特許文献１】特開２００７−９７０１８号公報
【特許文献２】特開２００４−８８５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従来の撮像装置およびその信号処理方法では、特許文献１の場合には、ノイズ抑制が可能であるものの、完全に抑制することができないので、極めて微少な撮像素子出力を表示するハイゲインモードで動作させる際に、画像にノイズが表れるという課題があった。
また、特許文献２（図１３）の場合には、メカニカルシャッタを設ける必要があるので、コストアップを招くうえ、シャッタ故障が発生する可能性があるという課題があった。
【００２０】
さらに、カップリングノイズが一定であれば、カメラの製造段階においてノイズ情報をメモリに保存しておき、必要に応じて補正することも考えられるが、近年の撮像装置は、様々な撮像モードに応じて撮像素子５０３の駆動条件が変更されており、カップリングノイズが重畳される画素アドレスやレベルが駆動条件によって異なることから、ノイズ情報を保存する補正方法では、様々な撮像モードに応じて補正データを数多く準備して保持する必要があり、コストアップを招くという課題があった。
【００２１】
この発明は、上記のような課題を解決するためになされたものであり、光電変換部で生成された信号電荷を転送部でせき止め、電荷検出部に到達しないようにすることにより、コストアップを招くことなく、補正時に発生したノイズを除去することのできる撮像装置およびその信号処理方法を得ることを目的とする。
【課題を解決するための手段】
【００２２】
この発明による撮像装置は、マトリクス状に配列された撮像素子からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、電荷生成部から生成された信号電荷を第１の方向に順次転送する第１の電荷転送部と、第１の電荷転送部から転送された信号電荷を第１の方向とは異なる第２の方向に順次転送する第２の電荷転送部と、第２の電荷転送部の終段に設けられて、第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、第１の電荷転送部、第２の電荷転送部および電荷検出部を駆動する駆動回路と、電荷検出部からの画像データを保持するデータ保持部と、データ保持部内の画像データを用いて最終画像データを取得する画像演算部と、駆動回路、データ保持部および画像演算部を制御するコントローラと、を備えた撮像装置であって、コントローラは、所定の転送期間中に、電荷検出部への信号電荷の転送を禁止して取得した第１の画像データと、所定の転送期間中のクロックパルスの条件を維持したまま、信号電荷の転送禁止を解除して取得した第２の画像データと、を格納するための制御手段を含み、制御手段は、第１の画像データの取得時に、第２の電荷転送部と電荷検出部との間に設けられた障壁ゲート電極の電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に制御し、データ保持部は、少なくとも第１の画像データを保持し、画像演算部は、第２の画像データから第１の画像データを差し引くことにより最終画像データを取得するものである。
【発明の効果】
【００２３】
この発明によれば、コストアップを招くことなく、補正時に発生したノイズを除去することができる。
【発明を実施するための最良の形態】
【００２４】
実施の形態１．
図１はこの発明の実施の形態１に係る撮像装置を示すブロック構成図であり、前述（図１３参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
図１においては、前述（図１３）の構成と比べて、シャッタ５０１が除去されており、また、ＣＣＤ個体撮像素子５０３に対するコントローラ５０５Ａの駆動処理が異なる。
【００２５】
この場合、前述のシャッタ５０１を用いることなく、駆動回路５０４Ａを介した撮像素子５０３の駆動条件を変更することにより、シャッタ５０１を閉じた状態と同様に、光信号成分の検出を防止している。
また、第２のフレームメモリ５０８は、動画を撮像する場合（後述する）には、コントローラ５０５Ａの制御下で除去され得る。
【００２６】
図２は図１内の撮像素子５０３を示す平面図であり、前述（図１１参照）と同様の構成を示している。図２において、Ａ−Ａ’線およびＢ−Ｂ’線は、それぞれ異なる断面位置を示している。
なお、図２においては、前述（図１１）と同様に、垂直転送電極を４相（ΦＶ１〜ΦＶ４）で構成し、水平転送電極を２相（ΦＨ１、ΦＨ２）で構成したが、垂直転送電極および水平転送電極の両方を４相で構成してもよい。
【００２７】
図３は図２のＡ−Ａ’断面図および各部の電子ポテンシャルを示す説明図であり、図４は図２のＢ−Ｂ’断面図および各部の電子ポテンシャルを示す説明図である。
図３および図４内の電子ポテンシャルにおいては、図中の下方向が高レベル（正電位）を示している。
【００２８】
図３および図４内の断面図において、撮像素子５０３は、ｐ型シリコン基板２００と、ｐ型シリコン基板２００上にイオン注入によって形成された埋め込みチャネル（ｎ型シリコン層）２０５と、埋め込みチャネル２０５上に形成された第１ポリシリコン電極２０１と、第１ポリシリコン電極２０１の形成後に埋め込みチャネル２０５上に形成された第２ポリシリコン電極２０２と、第１ポリシリコン電極２０１の後のイオン注入によって埋め込みチャネル２０５内に形成されたＣＣＤバリア部２０３と、埋め込みチャネル２０５へのイオン注入によって形成されたＮ型シリコン層２０４とにより構成されている。
【００２９】
第１および第２ポリシリコン電極２０１、２０２は、図２内の水平転送シフトレジスタ３２０の水平転送電極（ΦＨ１、ΦＨ２）３２３＿１、３２３＿２を形成しており、第２ポリシリコン電極２０２は、２相ＣＣＤのバリア部となっている。
第１および第２ポリシリコン電極２０１、２０２は、埋め込みチャネル２０５の不純物濃度によって電子ポテンシャルが変化し、通常、電荷転送がスムーズに行われるように、Ｖ（垂直）ＣＣＤ部を浅く、Ｈ（水平）ＣＣＤ部が深くなるように電子ポテンシャル値が設定される。
【００３０】
また、第１および第２ポリシリコン電極２０１、２０２は、図２内の垂直転送シフトレジスタ３１０の垂直転送電極（ΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４）３１３＿１〜３１３＿４を形成している。
また、第１ポリシリコン電極２０１は、図２内のライン蓄積部（ＳＴ）３１４、ライン蓄積部制御ゲート（ＳＣ）３１５およびリセットゲート（ΦＲ）３２６を形成しており、第２ポリシリコン電極２０２は、図２内の出力障壁電極（ＧＯ）３２４を形成している。
さらに、Ｎ型シリコン層２０４は、図２内のフローティングディフュージョン（ＦＤ）３２５およびリセットトランジスタのドレイン（ＶＲ）３２７を形成している。
【００３１】
図３内の断面図において、Ｎ型シリコン層２０４は、図２内の垂直電荷排出部（ＶＩ）３１１を形成し、第２ポリシリコン電極２０２は、図２内の垂直電荷排出制御ゲート（ＶＶＣ）３１２を形成している。
一方、図４内の断面図において、Ｎ型シリコン層２０４は、図２内の水平電荷排出部（ＨＩ）３２１を形成し、第１ポリシリコン電極２０１は、図２内の水平電荷排出制御ゲート（ＧＩ）３２２を形成している。
【００３２】
図３および図４内の電子ポテンシャル図において、それぞれ、（ａ）は通常撮像時の或る時刻における各断面位置での電子ポテンシャル状態を示し、（ｂ）は補正画像取得時の或る時刻における各断面位置での電子ポテンシャル状態を示している。
【００３３】
次に、図１〜図４に示したこの発明の実施の形態１による動作について説明する。
なお、通常の画像撮像動作については、従来と同様なのでここでは省略し、主に図３および図４内の電子ポテンシャル図を参照しながら、撮像素子５０３の内部での電荷転送に関する動作について説明する。
【００３４】
撮像素子５０３は、複数のＭＯＳキャパシタで構成されており、印加されるゲート電圧に応じて、ゲート下に形成される電子ポテンシャルの井戸の深さが変化する。
したがって、電子ポテンシャル井戸に蓄積された信号電荷は、ゲート電圧を順次変化させることによって、バケツリレーのように転送されることになる。
【００３５】
図３（ａ）および図４（ａ）（通常撮像時の或る時刻）においては、水平転送電極（ΦＨ２）３２３＿２の電子ポテンシャルが低レベルになり、信号電荷（１点鎖線矢印）は、水平転送シフトレジスタ３２０の最終段から電荷検出部のフローティングディフュージョン（ＦＤ）３２５に転送された状態を示している。
【００３６】
図３（ｂ）および図４（ｂ）（補正画像取得時の或る時刻）においては、撮像素子５０３の光信号成分が検出されないように、出力障壁電極（ＧＯ）３２４に印加する電圧が小さく（たとえば、−５Ｖに）設定され、出力障壁電極（ＧＯ）３２４の電子ポテンシャル値は、他の電極下の電子ポテンシャル値と比べて最も小さく設定された状態を示している。
【００３７】
図３（ｂ）および図４（ｂ）の状態において、転送されてきた信号電荷は、出力障壁電極（ＧＯ）３２４でせき止められて、撮像時間に応じて蓄積されていくが、出力障壁電極（ＧＯ）３２４の電子ポテンシャル値が最も小さいので、過剰な電荷（２点鎖線矢印）は、垂直電荷排出部（ＶＩ）３１１から排出される。
【００３８】
図３（ｂ）および図４（ｂ）の動作によって生成された信号電荷は、電荷検出部に転送されず、図１（シャッタ無し）の構成でも、擬似的に光信号電荷を遮断した画像信号を得ることができる。
なお、図３（ｂ）においては、垂直電荷排出部（ＶＩ）３１１から電荷を排出する状態を示し、図４においては、水平電荷排出部（ＨＩ）３２１から過剰電荷を排出する状態を示している。
【００３９】
次に、この発明の実施の形態１に係る撮像装置による補正動作について説明する。
まず、図３（ｂ）および図４（ｂ）のように、出力障壁ゲート（ＧＯ）３２４に対する印加電圧を小さく（たとえば、−５Ｖに）設定して擬似的な暗時の画像を取得し、これを補正画像（第１の画像データ）として第１のフレームメモリ５０７に保持する。
このとき、画像のアベレージング処理を適宜行うことにより、ランダム雑音成分が除去された固定パターン雑音成分が得られる。
【００４０】
次に、図３（ａ）および図４（ａ）のように、撮像素子５０３の駆動条件を通常撮像状態に戻して、たとえば静止画像を撮像して撮像画像（第２の画像データ）を取得し、第２のフレームメモリ５０８に保持する。
最後に、画像演算回路５０９は、第２のフレームメモリ５０８内の撮像画像から、第１のフレームメモリ５０７内の補正画像を差し引いて、最終画像データを取得する。
【００４１】
一方、動画を撮像する場合には、画像演算回路５０９は、第２のフレームメモリ５０８を介さずに、リアルタイムで撮像した画像（第２の画像データ）から、事前に取得して第１のフレームメモリ５０７内に保持された補正画像を差し引く処理を行うことにより、固定パターン雑音が除去された最終画像を得ることができる。
なお、第１のフレームメモリ５０７に保持された補正画像は、撮像時の駆動条件が変更されない限り有効なので、同じ条件下で繰り返し撮像する場合には、補正画像の取得処理を再度実行する必要はない。
【００４２】
以上のように、この発明の実施の形態１に係る撮像装置は、マトリクス状に配列された撮像素子５０３からなり、入射された電磁波に対応する信号電荷を生成する電荷生成部と、電荷生成部から生成された信号電荷を第１の方向（垂直報告）に順次転送する第１の電荷転送部と、第１の電荷転送部から転送された信号電荷を第１の方向とは異なる第２の方向（水平方向）に順次転送する第２の電荷転送部と、第２の電荷転送部の終段に設けられて、第２の電荷転送部から転送された信号電荷を電圧に変換する電荷検出部と、第１の電荷転送部、第２の電荷転送部および電荷検出部を駆動する駆動回路５０４Ａと、電荷検出部からの画像データを保持するデータ保持部（第１および第２のフレームメモリ５０７、５０８）と、データ保持部内の画像データを用いて最終画像データ（最終画像）を取得する画像演算部（画像演算回路５０９）と、駆動回路５０４Ａ、データ保持部および画像演算部を制御するコントローラ５０５Ａとを備えている。
【００４３】
コントローラ５０５Ａは、所定の転送期間中に、電荷検出部への信号電荷の転送を禁止して取得した第１の画像データ（補正画像）と、所定の転送期間中のクロックパルスの条件を維持したまま、信号電荷の転送禁止を解除して取得した第２の画像データ（撮像画像）と、を格納するための制御手段を備えている。
データ保持部（第１のフレームメモリ５０７）は、少なくとも第１の画像データ（補正画像）を保持し、画像演算回路５０９は、第２の画像データから第１の画像データを差し引くことにより最終画像データを取得する。
【００４４】
これにより、光電変換部（画素３０１）で生成された信号電荷を、第１および第２の電荷転送部でせき止めて電荷検出部に到達しないようにし、シャッタ５０１（図１３参照）を不要として暗時の画像を取得することができ、コストアップを招くことなく、補正時に発生したノイズを除去することができる。
【００４５】
また、コントローラ５０５Ａ内の制御手段は、駆動回路５０４Ａの駆動条件変更を指示して、第２の電荷転送部と電荷検出部との間に設けられた障壁ゲート電極（出力障壁電極３２４）の電子ポテンシャルを、他の電極の電子ポテンシャルよりも小さい値に制御（設定）することにより、信号電荷をせき止めている。
さらに、障壁ゲート電極（出力障壁電極３２４）の電子ポテンシャルは、障壁ゲート電極に印加される電圧が０［Ｖ］のときに、他の電極の電子ポテンシャル値よりも小さい値に設定される。
【００４６】
なお、ここでは、出力障壁ゲート（ＧＯ）３２４の電子ポテンシャルを他の電極と比べて最も小さく設定して、信号電荷がフローティングディフュージョン（ＦＤ）３２５に転送されないようにしたが、ライン蓄積部制御ゲート（ＳＣ）３１５の電子ポテンシャルを小さく設定して信号電荷をせき止めてもよい。
【００４７】
ただし、この発明の実施の形態１による補正画像の取得処理は、撮像時におけるカップリングノイズ成分を除去することが目的であり、ノイズレベルの変化を回避するために、信号出力期間のクロックパルスのタイミングや電圧を変更してはならない。
【００４８】
たとえば、水平転送電極（ΦＨ１）３２３＿１を停止させると、確かに信号電荷は転送されなくなるが、信号出力期間のクロック条件が変更されるので、カップリングノイズ成分が変化してしまうことから、補正画像として使用することはできない。
しかし、ライン蓄積部制御ゲート（ＳＣ）３１５に印加されるクロックパルスは、信号出力期間以外でレベル変更が行われるので、電圧を変更してもよい。
【００４９】
また、ここでは、出力障壁電極（ＧＯ）３２４への印加電圧を小さく設定することによって電子ポテンシャル値を小さく設定したが、たとえば、図５に示すように、出力障壁電極（ＧＯ）３２４の下にイオン注入領域１０１を設けることによって、ゲート電圧＝０［Ｖ］で同じ状態にすることができる。
一般に、電圧制御で出力障壁電極（ＧＯ）３２４の電子ポテンシャルを最小にしようとすると、負電圧電源が必要になるので、新たな電源回路を設ける必要があるが、図５の構成例によれば、新たな電源回路を不要とすることができる。
【００５０】
実施の形態２．
なお、上記実施の形態１（図１）では、インターライン方式の撮像素子５０３を用いたが、図６のように、フレーム転送方式の撮像素子５０３Ａを用いた場合も、前述と同様の作用効果を奏する。
図６はこの発明の実施の形態２に係るフレーム転送方式の撮像素子５０３Ａを示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
【００５１】
図６に示すフレーム転送方式の撮像素子５０３Ａにおいては、垂直転送シフトレジスタ３１０自身が光電変換部を構成している。
また、水平転送シフトレジスタ３２０から離れた部分に受光部６０１が設けられ、受光部６０１と水平転送シフトレジスタ３２０との間に受光部６０１と同じ段数の蓄積部６０２が設けられており、受光部６０１以外は遮光膜（図示せず）により覆われている。
【００５２】
次に、図７を参照品柄、図６に示したこの発明の実施の形態２による動作について説明する。
図７はフレーム転送方式の撮像素子５０３Ａの駆動処理を示す説明図であり、前述（図１２参照）のタイミングチャートと関連付けて、１フレーム期間Ｔ１０における処理を示している。
【００５３】
まず、図７内の光信号蓄積期間Ｔ１１において、信号電荷は、転送電極が高レベルである垂直転送電極（ΦＶ１）３１３＿１の下に蓄積される。
次に、フレーム転送期間Ｔ１２において、垂直転送電極３１３にクロックパルスが印加され、受光部６０１に蓄積された電荷は、遮光されている蓄積部６０２へと転送される。
その後、信号出力期間Ｔ１３において、各電極から信号電荷（「×」印ブロック参照）が出力される。このとき、１水平走査期間Ｔ１の出力信号は、前述（図１２）と同様である。
【００５４】
実施の形態３．
なお、上記実施の形態２（図６）では、蓄積部６０２を有する撮像素子５０３Ａを用いたが、図８のように、フレーム転送方式の別形態による撮像素子５０３Ｂを用いた場合も、前述と同様の作用効果を奏する。
図８はこの発明の実施の形態３に係る他のフレーム転送方式の撮像素子５０３Ｂを示す平面図であり、前述（図６参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
【００５５】
この場合、受光部６０１Ｂのみを有するＴＤＩ（Ｔｉｍｅ  Ｄｅｌａｙ  ａｎｄ  Ｉｎｔｅｇｒａｔｉｏｎ）型の撮像素子５０３Ｂを示している。
ＴＤＩ動作とは、入射光が一定速度で移動する場合に、入射光の動きに対して信号電荷の転送速度を同期させ、信号の蓄積と転送とを同時に行う処理である。
【００５６】
図８に示すＴＤＩ型のフレーム転送方式の撮像素子５０３Ｂにおいては、撮像素子５０３Ｂがラインセンサのように駆動されるので、前述の実施の形態１、２における２次元の補正画像に代えて、１次元の補正画像が用いられる。
【００５７】
図９はこの発明の実施の形態３による動作を示すタイミングチャートであり、ＴＤＩ転送クロックパターンと出力信号との関係を示している。
図９においては、垂直方向の転送速度を一定にするために、垂直転送電極３１３に対するクロック（ΦＶ１〜ΦＶ４）のデューティが５０％に設定されている点を除けば、前述（図１２参照）と同様である。
【００５８】
実施の形態４．
なお、上記実施の形態１〜３では、コントローラ５０５Ａおよび駆動回路５０４Ａを含む撮像装置内に、第１、第２のフレームメモリ５０７、５０８および画像演算回路５０９からなる信号処理装置を設け、撮像装置内で画像処理を行うように構成したが、図１０のように、撮像装置５１１の外に信号処理装置５１２を設け、撮像装置外で画像演算処理を行うように構成してもよい。
【００５９】
図１０はこの発明の実施の形態４に係る撮像装置を示すブロック構成図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図１０において、撮像装置５１１は、前述のレンズ５０２、撮像素子５０３、駆動回路５０４Ａ、コントローラ５０５ＡおよびＡＤ変換器５０６に加えて、コントローラ５０５Ａに属するフレームメモリ５１０を備えている。また、撮像装置５１１は、信号処理装置５１２との間で相互通信（後述する）するための通信手段（図示せず）を備えている。
【００６０】
信号処理装置５１２は、第１、第２のフレームメモリ５０７、５０８および画像演算回路５０９を備えている。また、信号処理装置５１２は、撮像装置５１１との間で相互通信するための通信手段（図示せず）を備えている。
この場合、前述の撮像装置の機能は、画像を撮る機能を有する撮像装置５１１と、画像処理の機能を有する信号処理装置５１２とに、物理的に分離されている。
【００６１】
コントローラ５０５Ａは、ＡＤ変換器５０６でデジタル信号に変換された画像データをフレームメモリ５１０に蓄積して、蓄積した画像データを、転送手段（破線矢印参照）を介して信号処理装置５１２内の第１および第２のフレームメモリ５０７、５０８に転送する。なお、撮像装置５１１から信号処理装置５１２への画像データの転送手段としては、公知の有線回線、無線回線、または、メモリ媒体などが用いられ得る。
信号処理装置５１２は、撮像装置５１１内のフレームメモリ５１０から画像データの転送を受けて、前述と同様の画像処理を行い、最終画像を取得する。
【００６２】
ここで、具体的な例を述べると、撮像装置５１１は、たとえば衛星などに搭載されて、撮影した画像データを地上に送信し、地上に設置された信号処理装置５１２は、衛星上の撮像装置５１１からの画像データを受信して画像処理を行い、最終画像を得る。
このとき、信号処理装置５１２は、撮像装置５１１に対して、第１の画像データや第２の画像データの撮影指示を行うことになる。
このように、撮像装置５１１から分離独立して構成された信号処理装置５１２が、撮像装置５１１で撮像した画像データを処理することができる。
【図面の簡単な説明】
【００６３】
【図１】この発明の実施の形態１に係る撮像装置を示すブロック構成図である。
【図２】図１内のＣＣＤ固体撮像素子を示す平面図である。
【図３】図２内のＡ−Ａ’断面図および電子ポテンシャルを示す説明図である。
【図４】図２内のＢ−Ｂ’断面図および電子ポテンシャルを示す説明図である。
【図５】この発明の実施の形態１による出力障壁電極の他の構成例を示す断面図である。
【図６】この発明の実施の形態２に係る撮像装置におけるフレーム転送方式の固体撮像素子を示す平面図である。
【図７】この発明の実施の形態２による固体撮像素子の動作を示すタイミングチャートである。
【図８】この発明の実施の形態３に係る撮像装置におけるＴＤＩ型撮像素子を示す平面図である。
【図９】この発明の実施の形態３によるＴＤＩ転送クロックパターンと出力信号との関係を示すタイミングチャートである。
【図１０】この発明の実施の形態４に係る撮像装置を示すブロック構成図である。
【図１１】一般的なインターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子を示す平面図である。
【図１２】従来の撮像装置における１水平走査期間でのクロックパルスと出力信号との関係を示すタイミングチャートである。
【図１３】シャッタを用いた従来の撮像装置の基本的な一例を示すブロック構成図である。
【符号の説明】
【００６４】
１０１  イオン注入領域、２００  ｐ型シリコン基板、２０１  第１ポリシリコン電極、２０２  第２ポリシリコン電極、２０３  ＣＣＤバリア部、２０４  Ｎ型シリコン層、２０５  埋め込みチャネル、３０１  画素、３０２  読出しゲート、３１０  垂直転送シフトレジスタ、３１１  垂直電荷排出部、３１２  垂直電荷排出部制御ゲート、３１３  垂直転送電極、３１４  ライン蓄積部、３１５  ライン蓄積制御ゲート、３２０  水平転送シフトレジスタ、３２１  水平電荷排出部、３２２  水平電荷排出制御ゲート、３２３  水平転送電極、３２４  出力障壁電極、３２５  フローティングディフュージョン、３２６  リセットゲート、３２７  リセットトランジスタのドレイン、３２８  ソースフォロアアンプ、５０２  レンズ、５０３、５０３Ａ、５０３Ｂ  撮像素子（ＣＣＤ固体撮像素子）、５０４Ａ  駆動回路、５０５Ａ  コントローラ、５０６  ＡＤ変換器、５０７  第１のフレームメモリ、５０８  第２のフレームメモリ、５０９  画像演算回路、６０１、６０１Ｂ  受光部、６０２  蓄積部、  Ｔ１  １水平捜査期間、Ｔ２  水平転送期間、Ｔ３  水平ブランキング期間、Ｔ１１  光信号蓄積期間、Ｔ１２  フレーム転送期間、Ｔ１３  信号出力期間。
【図１】
0005127579.tif 000002
【図２】
0005127579.tif 000003
【図３】
0005127579.tif 000004
【図４】
0005127579.tif 000005
【図５】
0005127579.tif 000006
【図６】
0005127579.tif 000007
【図７】
0005127579.tif 000008
【図８】
0005127579.tif 000009
【図９】
0005127579.tif 000010
【図１０】
0005127579.tif 000011
【図１１】
0005127579.tif 000012
【図１２】
0005127579.tif 000013
【図１３】
0005127579.tif 000014