(57)【特許請求の範囲】
【請求項１】
ゲートラインと、
ソースラインと、
前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
前記ゲートラインと平行に配置された第１の配線と、
前記ソースラインと平行に配置された第２の配線と、
前記ゲートライン及び前記第１の配線に第１の信号を出力するゲート信号線駆動回路と、
前記ソースライン及び前記第２の配線に第２の信号を出力するソース信号線駆動回路と、
前記第１の配線及び前記第２の配線に接続された検査回路と、
前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
前記検査回路は、
前記第１の配線及び前記第２の配線に接続された第１の回路と、
前記第２の配線に接続された第２の回路と、
前記第１の配線及び前記第２の回路に接続された第３の回路と、を有し、
前記第１の回路は、帰線期間おいて、前記第１の配線の電位と前記第２の配線の電位とを比較し、前記第２の配線の電位が前記第１の配線の電位を下回った場合に第１の電位を前記第１の接続端子に出力し、
前記第２の回路は、前記第２の配線の電位から基準となる電位を減算した第２の電位を
前記第３の回路に入力し、
前記第３の回路は、前記第１の配線の電位と前記第２の電位とを比較し、前記第２の電
位が前記第１の配線の電位を下回った場合に第３の電位を前記第２の接続端子に出力する
ことを特徴とする表示装置。
【請求項２】
ゲートラインと、
ソースラインと、
前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
前記ゲートラインと平行に配置された第１の配線と、
前記ソースラインと平行に配置された第２の配線と、
前記ゲートライン及び前記第１の配線に第１の信号を出力するゲート信号線駆動回路と、
前記ソースライン及び前記第２の配線に第２の信号を出力するソース信号線駆動回路と、
前記第１の配線及び前記第２の配線に接続された検査回路と、
前記検査回路に接続された補正回路と、
前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
前記検査回路は、
前記第１の配線及び前記第２の配線に接続された第１の回路と、
前記第２の配線に接続された第２の回路と、
前記第１の配線及び前記第２の回路に接続された第３の回路と、を有し、
前記第１の回路は、帰線期間において、前記第１の配線の電位と前記第２の配線の電位とを比較し、前記第２の配線の電位が前記第１の配線の電位を下回った場合に第１の電位を前記第１の接続端子に出力し、
前記第２の回路は、前記第２の配線の電位から基準となる電位を減算した第２の電位を
前記第３の回路に入力し、
前記第３の回路は、前記第１の配線の電位と前記第２の電位とを比較し、前記第２の電
位が前記第１の配線の電位を下回った場合に第３の電位を前記第２の接続端子に出力し、
前記補正回路は、前記第２の接続端子に前記第３の電位が出力された際に、前記第２の
配線の電位を前記第１の配線の電位よりも高くすることにより、前記第１の接続端子及び
前記第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置。
【請求項３】
請求項１または請求項２において、
前記第１の接続端子及び前記第２の接続端子は、前記画素部が形成される基板と対向基板により封止される領域の外側に設けられていることを特徴とする表示装置。
【請求項４】
ゲートラインと、
ソースラインと、
前記ソースラインに信号を供給する駆動回路と、
前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
前記ゲートライン及び前記ソースラインに接続された切り替え回路と、
検査回路と、
前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
前記検査回路は、
前記ゲートライン及び前記ソースラインに接続された第１の回路と、
前記ソースラインに接続された第２の回路と、
前記ゲートライン及び前記第２の回路に接続された第３の回路と、を有し、
前記切り替え回路は、帰線期間において、前記ソースラインの書き込みを制御する信号が前記駆動回路に供給されない場合に、前記ゲートライン及び前記ソースラインと前記検査回路とを接続させ、
前記第１の回路は、入力された前記ゲートラインの電位と前記より入力された電位とを
比較し、入力された前記ソースラインの電位が前記ゲートラインの電位を下回った場合に
第１の電位を前記第１の接続端子に出力し、
前記第２の回路は、入力された前記ソースラインの電位から基準となる電位を減算した
第２の電位を前記第３の回路に入力し、
前記第３の回路は、入力された前記ゲートラインの電位と前記第２の電位とを比較し、
前記第２の電位が前記ゲートラインの電位を下回った場合に第３の電位を前記第２の接続
端子に出力することを特徴とする表示装置。
【請求項５】
ゲートラインと、
ソースラインと、
前記ソースラインに信号を供給する駆動回路と、
前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
前記ゲートライン及び前記ソースラインに接続された切り替え回路と、
検査回路と、
前記検査回路に接続された第１の接続端子及び第２の接続端子と、
前記検査回路及び前記第２の接続端子に接続された補正回路と、を有し、
前記検査回路は、
前記ゲートライン及び前記ソースラインに接続された第１の回路と、
前記ソースラインに接続された第２の回路と、
前記ゲートライン及び前記第２の回路に接続された第３の回路と、を有し、
前記切り替え回路は、帰線期間において、前記ソースラインに書き込みを制御する信号が前記駆動回路に供給されない場合に、前記ゲートライン及び前記ソースラインと前記検査回路とを接続させ、
前記第１の回路は、入力された前記ゲートラインの電位と前記ソースラインの電位とを
比較し、前記ソースラインの電位が前記ゲートラインの電位を下回った場合に第１の電位
を前記第１の接続端子に出力し、
前記第２の回路は、入力された前記ソースラインの電位から基準となる電位を減算した
第２の電位を前記第３の回路に入力し、
前記第３の回路は、入力された前記ゲートラインの電位と前記第２の電位とを比較し、
前記第２の電位が前記ゲートラインの電位を下回った場合に第３の電位を前記第２の接続
端子に出力し、
前記補正回路は、前記第２の接続端子に前記第３の電位が出力された際に、前記ソース
ラインの電位を前記ゲートラインの電位よりも高くすることにより、前記第１の接続端子
及び前記第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置。
【請求項６】
請求項４または請求項５において、
前記第１の接続端子及び前記第２の接続端子は、前記画素部が形成される基板と対向基板により封止される領域の外側に設けられていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記画素部は、前記ゲートライン及び前記ソースラインに接続されたトランジスタを有
し、
前記トランジスタは、前記ゲートラインに入力される信号により選択され、前記ソース
ラインからの信号が書き込まれることを特徴とする表示装置。
【請求項８】
請求項７において、
前記トランジスタは、Ｎチャネル型トランジスタであることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記画素部は、前記第１の配線の電位及び前記第２の配線の電位により駆動され、表示に寄与しない画素を有することを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一に記載の表示装置を表示部に備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関する。特に、表示装置の検査を簡略化し信頼性を向上させ、出荷歩留まりを向上させる検査回路を具備する表示装置に関する。また、検査回路を具備する表示装置に関し、検査回路によって検出された欠陥のあった表示装置に入力される信号を補正するための補正回路に関する。
【背景技術】
【０００２】
近年、ＴＶ、ＰＣモニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に広がり、更なる開発が進められている。薄型ディスプレイとしては、液晶素子を用いた表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）や発光素子を具備した表示装置がある。
【０００３】
発光素子、液晶素子を用いた表示装置として、図２０に示したアクティブマトリクス型の表示装置が挙げられる。
【０００４】
図２０に示す表示装置は、基板２０００上に、ゲート信号線駆動回路２００１、ソース信号線駆動回路２００２、画素部２００３、及び複数の接続端子２００４が形成された接続端子部２００５を有する。ゲート信号線駆動回路２００１にはゲートライン２００６、ソース信号線駆動回路２００２にはソースライン２００７が接続されている。画素部２００３における画素２００８は、ゲートライン２００６、ソースライン２００７、電源線２００９に接続されている。そして、画素２００８には、ソースライン２００７からの信号をゲートライン２００６の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン２００６、ソースライン２００７に接続されている。また、接続端子部２００５には、外部からの信号を入力するためのＦＰＣ（Ｆｒｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ：フレキシブルプリントサーキット、図示せず）が接続される。そして基板２０００は、画素２００８に設けられた発光素子または液晶素子を封止するための対向基板２０１０を貼り付けることにより、表示モジュールとして完成する。
【０００５】
図２０において、画素部で表示を行う際、仮にゲートライン２００６のＬｏｗ電位をグランドとした場合、ソースライン２００７のＬｏｗ電位はゲートライン２００６のＬｏｗ電位より高い電位であり、且つ、ソースライン２００７のＬｏｗ電位とゲートライン２００６のＬｏｗ電位との差は、ゲートライン２００６に接続された書き込みを行うためのトランジスタの閾値の電圧（Ｖｔｈ）分の値以上の電位であることが望ましい。ソースライン２００７のＬｏｗ電位がゲートライン２００６のＬｏｗ電位より低く、且つ、ソースライン２００７のＬｏｗ電位とゲートライン２００６のＬｏｗ電位との差が、書き込みを行うためのトランジスタの閾値の電圧（Ｖｔｈ）分の値未満の場合、書き込みを行うためのトランジスタから電流がリークしやすくなってしまい、表示装置は正常な表示を行うことができない。
【０００６】
なお、ソースライン及びゲートラインのＨｉｇｈ電位とＬｏｗ電位とは、それぞれ相対的に電位が高い場合と低い場合とを示しており、Ｈｉｇｈ電位は、トランジスタがオンとなるような値、Ｌｏｗ電位は、トランジスタがオフとなるような値となるようにＨｉｇｈ電位とＬｏｗ電位とで所定の電位差を有するように決定すればよい。
【０００７】
図２０における液晶素子や発光素子を用いた表示装置では、ゲート信号線駆動回路及びソース信号線駆動回路からの信号の電位関係によって画素を駆動させている。そのため、製造工程及び商品出荷工程では、ゲート信号線駆動回路及びソース信号線駆動回路からの信号の電位を検査することにより、上述の電位が保持されなくなるといった表示装置の不良検出が可能であることが望ましい。
【０００８】
そのため、発光素子または液晶素子を用いた表示装置において、表示装置の不良の検査を行うためには、図２１（Ａ）のように一度完成したモジュールのうち、サンプルとして図２１（Ｂ）のように対向基板をはがして測定機器によるプローブ２１０１を用いて検査を行う、または対向基板と貼り合わせる前に、測定機器によるプローブを用いて検査を行っていた（例えば特許文献１を参照）。
【特許文献１】特開２００２−２２１５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の液晶素子や発光素子を用いた表示装置においては、ゲート信号線駆動回路及びソース信号線駆動回路から画素までは表示装置の封止領域内に位置している。そのため、製造工程後に全ての表示モジュールの対向基板をはがして検査を行うことや対向基板の貼り合わせ工程以降での電位関係の検査は極めて難しく、対向基板の貼り合わせ工程〜出荷間での不良発見が十分行われていなかった。
【００１０】
また、特許文献１に記載の方法では、製造工程以降で不良が発見された場合、不良のリペアができず出荷歩留まりを悪化する可能性や、外部部品での不良改善による製造コストの増加など悪影響が発生していた。
【００１１】
また、単にソースライン、ゲートラインを配線で接続端子部まで引き延ばし、対向基板と貼り合わせた後の工程において、接続端子部の電位を測定することで検査を行うこともある。しかしながら、配線の引き回しに起因する寄生容量での電圧降下や遅延などの要素が含まれるため検査として不十分であった。
【００１２】
そこで本発明では、対向基板と貼り合わせた後の工程及び出荷前検査において、確度の高い検査回路を有する表示装置、また不良が発生した場合の表示装置内部における補正回路を具備する表示装置を提供することを課題とする。
【課題を解決するための手段】
【００１３】
上述の諸問題を解決するため、本発明は画素部の不良を判別するための検査回路を設けることを特徴とする。そして、検査回路より出力される信号が配線を介して接続端子に出力されることを特徴とする。また、本発明は、当該検査回路より出力される信号により、画素部の不良を補正するための補正回路が設けられていることを特徴とする。以下、本発明の具体的な構成について示す。
【００１４】
本発明の表示装置の一は、ゲートラインと、ソースラインと、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートラインと平行に配置された第１の配線と、ソースラインと平行に配置された第２の配線と、第１の配線及び第２の配線に接続された検査回路と、を有し、検査回路は、第１の配線及び第２の配線の電位により、画素部の不良を判別する信号を出力することを特徴とする表示装置である。
【００１５】
また、別の本発明の表示装置の一は、ゲートラインと、ソースラインと、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートラインと平行に配置された第１の配線と、ソースラインと平行に配置された第２の配線と、第１の配線及び第２の配線に接続された検査回路と、検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、検査回路は、第１の配線及び第２の配線に接続された第１の回路と、第２の配線に接続された第２の回路と、第１の配線及び第２の回路に接続された第３の回路と、を有し、第１の回路は、第１の配線の電位と第２の配線の電位とを比較し、第２の配線の電位が第１の配線の電位を下回った場合に第１の電位を第１の接続端子に出力し、第２の回路は、第２の配線の電位から基準となる電位を減算した第２の電位を第３の回路に入力し、第３の回路は、第１の配線の電位と第２の電位とを比較し、第２の電位が第１の配線の電位を下回った場合に第３の電位を第２の接続端子に出力することを特徴とする表示装置である。
【００１６】
また別の本発明の表示装置の一は、ゲートラインと、ソースラインと、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートラインと平行に配置された第１の配線と、ソースラインと平行に配置された第２の配線と、第１の配線及び第２の配線に接続された検査回路と、検査回路に接続された補正回路と、検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、検査回路は、第１の配線及び第２の配線に接続された第１の回路と、第２の配線に接続された第２の回路と、第１の配線及び第２の回路に接続された第３の回路と、を有し、第１の回路は、第１の配線の電位と第２の配線の電位とを比較し、第２の配線の電位が第１の配線の電位を下回った場合に第１の電位を第１の接続端子に出力し、第２の回路は、第２の配線の電位から基準となる電位を減算した第２の電位を第３の回路に入力し、第３の回路は、第１の配線の電位と第２の電位とを比較し、第２の電位が第１の配線の電位を下回った場合に第３の電位を第２の接続端子に出力し、補正回路は、第２の接続端子に第３の電位が出力された際に、第２の配線の電位を第１の配線の電位よりも高くすることにより、第１の接続端子及び第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置である。
【００１７】
また別の本発明の表示装置の一は、ゲートラインと、ソースラインと、ソースラインに信号を供給する駆動回路と、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートライン及びソースラインに接続された切り替え回路と、検査回路と、を有し、切り替え回路は、ソースラインの書き込みを制御する信号が駆動回路に供給されない場合に、ゲートライン及びソースラインと検査回路とを接続させ、検査回路は、入力されたゲートラインの電位及びソースラインの電位により画素部の不良を判別する信号を出力することを特徴とする表示装置である。
【００１８】
また別の本発明の表示装置の一は、ゲートラインと、ソースラインと、ソースラインに信号を供給する駆動回路と、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートライン及びソースラインに接続された切り替え回路と、検査回路と、検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、検査回路は、ゲートライン及びソースラインに接続された第１の回路と、ソースラインに接続された第２の回路と、ゲートライン及び第２の回路に接続された第３の回路と、を有し、切り替え回路は、ソースラインの書き込みを制御する信号が駆動回路に供給されない場合に、ゲートライン及びソースラインと検査回路とを接続させ、第１の回路は、入力されたゲートラインの電位とソースラインより入力された電位とを比較し、入力されたソースラインの電位がゲートラインの電位を下回った場合に第１の電位を第１の接続端子に出力し、第２の回路は、入力されたソースラインの電位から基準となる電位を減算した第２の電位を第３の回路に入力し、第３の回路は、入力されたゲートラインの電位と第２の電位とを比較し、第２の電位がゲートラインの電位を下回った場合に第３の電位を第２の接続端子に出力することを特徴とする表示装置である。
【００１９】
また別の本発明の表示装置の一は、ゲートラインと、ソースラインと、ソースラインに信号を供給する駆動回路と、ゲートライン及びソースラインの電位により駆動される画素部と、ゲートライン及びソースラインに接続された切り替え回路と、検査回路と、検査回路に接続された第１の接続端子及び第２の接続端子と、検査回路及び第２の接続端子に接続された補正回路と、を有し、検査回路は、ゲートライン及びソースラインに接続された第１の回路と、ソースラインに接続された第２の回路と、ゲートライン及び第２の回路に接続された第３の回路と、を有し、切り替え回路は、ソースラインに書き込みを制御する信号が駆動回路に供給されない場合に、ゲートライン及びソースラインと検査回路とを接続させ、第１の回路は、入力されたゲートラインの電位とソースラインの電位とを比較し、ソースラインの電位がゲートラインの電位を下回った場合に第１の電位を第１の接続端子に出力し、第２の回路は、入力されたソースラインの電位から基準となる電位を減算した第２の電位を第３の回路に入力し、第３の回路は、入力されたゲートラインの電位と第２の電位とを比較し、第２の電位がゲートラインの電位を下回った場合に第３の電位を第２の接続端子に出力し、補正回路は、第２の接続端子に第３の電位が出力された際に、ソースラインの電位をゲートラインの電位よりも高くすることにより、第１の接続端子及び第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置である。
【００２０】
また本発明において、第１接続端子及び第２の接続端子は、画素部が形成された基板と対向基板により封止される領域の外側に設けられていてもよい。
【００２１】
また本発明において、画素部は、ゲートライン及びソースラインに接続されたトランジスタを有し、トランジスタは、ゲートラインに入力される信号により選択され、ソースラインからの信号が書き込まれる構成であってもよい。
【００２２】
また本発明において、トランジスタは、Ｎチャネル型トランジスタであってもよい。
【００２３】
また、別の本発明の一は、本明細書に記載した表示装置を表示部に備えたことを特徴とする電子機器である。
【００２４】
なお、本発明の表示装置には、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた表示装置の他、液晶表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）ゲートラインとソースラインに入力される信号により表示を行う表示装置がその範疇に含まれる。
【００２５】
また、本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、無機ＥＬ（Ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００２６】
また、表示装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。また表示装置は、液晶素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００２７】
なお、本発明の表示装置において用いられるトランジスタとして、多結晶半導体、微結晶半導体（セミアモルファス半導体を含む）、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の表示装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよいし、酸化亜鉛を用いたトランジスタであってもよい。また本発明の表示装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造や３個以上のゲートを有するマルチゲート構造であっても良い。
【発明の効果】
【００２８】
本発明により、検査回路を具備する構成にすることにより、対向基板と貼り合わせる前の工程や貼り合わせた後に対向基板をはがすことでしか実施できなかった表示装置の検査が任意の工程において実施することができる。そのため、対向基板と貼り合わせた後の工程であっても、ゲートラインとソースラインの電位関係による表示装置の表示不良を検出することができる。
【００２９】
また本発明は、検査回路を具備する構成に加えて、補正回路を具備する構成とする。よって本発明の表示装置は、検査回路より出力される不良を判別するための信号に基づいて、ゲートラインとソースラインの電位関係による表示装置の表示不良を表示装置単体で補正することが可能になる。そのため、表示装置の検査、補正を確実に行うことができ、出荷歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００３０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
【００３１】
図１に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお、本発明において表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００３２】
図１に本発明の基本構成について示す。図１に示す表示装置は、基板１００上に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子１０４が形成された接続端子部１０５、検査回路１０６を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。画素部１０３における画素１０９は、ゲートライン１０７及びソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。また、接続端子部１０５には、外部からの信号を入力するためのＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ：フレキシブルプリントサーキット、図示せず）が接続される。そして基板１００は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板１１０を貼り付けることにより、表示モジュールとして完成する。
【００３３】
検査回路１０６は、ゲートラインと平行方向に形成されたダミーのゲートライン（第１の配線ともいう）１１７がゲート信号線駆動回路１０１と、ソースラインと平行方向に形成されたダミーのソースライン（第２の配線ともいう）１１８がソース信号線駆動回路１０２とそれぞれ接続された部分と画素部１０３を挟んで反対側に設けられ、ダミーのゲートライン１１７と、ダミーのソースライン１１８と接続されている。本実施の形態において、ダミーのゲートライン１１７は、ゲートラインの一つを表示装置において表示に寄与する画素とは異なる画素に接続させたダミーラインであり、ゲートライン１０７と同時に形成され、ゲートライン１０７と同様の信号が供給される。またダミーのソースライン１１８は、ソースライン１０８の一つを表示装置において表示に寄与する画素とは異なる画素に接続させたダミーラインであり、ソースライン１０８と同時に形成され、ソースライン１０８と同様の信号が供給される。また、本実施の形態において、他の画素と同ラインに設けられ表示に寄与しない画素をダミー画素という。前述のダミー画素、ダミーのゲートライン１１７及びダミーのソースライン１１８は、検査回路１０６に接続されることで表示に影響を与えないように設けられるものである。ダミー画素については表示面を遮光することで、他の画素表示に影響を与えることなく検査が可能にすることができる。なお、ゲートラインと同様の信号が供給されるとは、ゲートライン１０７と同時に形成される、つまり同じ材料で構成されるものであるとする。またソースラインと同様の信号が供給されるとは、ソースライン１０８と同時に形成される、つまり同じ材料で構成されるものであるとする。
【００３４】
また、検査回路１０６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、ソースライン１０８のＬｏｗ電位とゲートライン１０７のＬｏｗ電位との差がソースライン１０８からの信号の書き込みをおこなうためのトランジスタの閾値の電圧（Ｖｔｈ）分の値未満になった場合に起因する不良を検出する。具体的に検査回路１０６には、ダミーのゲートライン１１７の電位と、ダミーのソースライン１１８の電位を比較し、ダミーのゲートライン１１７の電位をダミーのソースライン１１８の電位が下回ったときにＨｉｇｈ電位を出力する第１の回路１１１（第１の比較回路ともいう）と、ダミーのソースライン１１８の電位から基準となる電位を減算し、出力する第２の回路１１２（減算回路ともいう）と、ダミーのゲートライン１１７の電位を第２の回路１１２の出力と比較し、出力する第３の回路１１３（第２の比較回路ともいう）が設けられている。そして検査回路１０６は、引き回された配線により、第１の回路１１１で比較した結果を出力するための接続端子１１４、第２の回路１１２に基準となる電位が入力される接続端子１１５、第３の回路１１３からの信号を出力するための接続端子１１６がそれぞれ接続端子部１０５から検査回路１０６に接続される。なお第２の回路１１２に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値の電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００３５】
また、画素１０９の画素構成について図２、図３に具体的な例を挙げる。本実施の形態では表示媒体として、図２に発光素子、図３に液晶素子を用いた代表的な画素構成について説明する。
【００３６】
図２では表示媒体に発光素子を用い、ソースラインからの信号の書き込みをおこなう第１のトランジスタ２０１（書き込みトランジスタともいう）にＮチャネル型トランジスタ、発光素子の駆動を行うための第２のトランジスタ２０２（駆動トランジスタともいう）にＰチャネル型トランジスタを用いた場合の画素構成について示す。
【００３７】
図２において、ゲートライン１０７がＨｉｇｈ電位となるとき、第１のトランジスタ２０１がオンし、ソースライン１０８の電位が保持容量２０３に保持され、節点Ｎｇの電位に反映される。またゲートライン１０７がＬｏｗ電位となるときは、第１のトランジスタ２０１がオフし、ソースライン１０８の電位にかかわらず保持容量２０３に保持された電位が節点Ｎｇの電位に反映される。節点Ｎｄの電位は、節点Ｎｇの電位がＨｉｇｈ電位のとき、第２のトランジスタ２０２がオフしているので、Ｌｏｗ電位となる。また、節点Ｎｄの電位は、節点Ｎｇの電位がＬｏｗ電位のとき、第２のトランジスタ２０２がオンしているので、電源線２０４から電流が流れ、Ｈｉｇｈ電位となる。この節点Ｎｄの電位は、発光素子２０５を通り、対向電極２０６へと流れる。
【００３８】
なお、本明細書中において、トランジスタがオンしているとは、トランジスタのゲートとソースの間の電圧がその閾値電圧を超え、ソースとドレインの間に電流が流れる状態を指し、トランジスタがオフしているとは、トランジスタのゲートとソースの間の電圧がその閾値電圧を下回り、ソースとドレインの間に電流が流れていない状態を指す。
【００３９】
また、本明細書において、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上用いてもよく、例えば、ＲＧＢＷ（Ｗは白）がある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素（三色分）と記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。
【００４０】
また、図３では表示媒体に液晶素子を用い、ソースラインの信号を書き込むためのトランジスタ３０１をＮチャネル型トランジスタとした場合の画素構成について示す。
【００４１】
図３において、ゲートライン１０７がＨｉｇｈ電位となるとき、トランジスタ３０１がオンし、ソースライン１０８の電位が保持容量３０２に保持され、節点Ｎｅの電位に反映される。また、ゲートライン１０７がＬｏｗ電位となるときは、トランジスタ３０１がオフし、ソースライン１０８の電位にかかわらず保持容量３０２に保持された電位が節点Ｎｅの電位に反映される。この節点Ｎｅの電位と対向電極３０４の電位によって、液晶素子３０３は駆動される。
【００４２】
次に図４に本発明にかかる表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用したものを示す。各画素には、その構成として図２で示した第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成を示す。また図４においては、図１において述べた検査回路１０６における第１の回路１１１、第２の回路１１２、第３の回路１１３における接続について説明する。そして、図５、図６、図７において、第１の回路１１１、第２の回路１１２、及び第３の回路１１３の回路構成を説明する。
【００４３】
図４は図１の本発明の基本構成をさらに詳しく示したものである。なお、図４において図１と同一部分については同じ符号を付け、その説明について省略する。図４に示す表示装置は、基板上（図示せず）に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子（図示せず）が形成された接続端子部（図示せず）、検査回路１０６を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。なおソース信号線駆動回路には、書き込み制御信号ＳＷＥが接続端子４０１より入力される。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。そして基板は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板（図示せず）を貼り付けることにより、表示モジュールとして完成する。
【００４４】
また、検査回路１０６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）未満になった場合に起因する不良を検出する。具体的に検査回路には、ダミーのゲートライン１１７の電位と、ダミーのソースライン１１８の電位を比較し、ダミーのゲートライン１１７の電位をダミーのソースライン１１８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１１１（第１の比較回路ともいう）と、ダミーのソースライン１１８の電位から基準となる電位を減算し、出力する第２の回路１１２（減算回路ともいう）と、ダミーのゲートライン１１７の電位を第２の回路１１２の出力と比較し、出力する第３の回路１１３（第２の比較回路ともいう）が設けられている。そして検査回路１０６は、引き回された配線により、第１の回路１１１で比較した結果を出力するための接続端子１１４、第２の回路１１２に基準となる電位が入力される接続端子１１５、第３の回路１１３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。
【００４５】
図４における検査回路１０６において、第１の回路１１１にはダミーのゲートライン１１７、ダミーのソースライン１１８、及び接続端子１１４が接続される。また、第２の回路１１２には、ダミーのソースライン１１８、基準となる電位が入力される接続端子１１５、及び第３の回路１１３が接続されている。また、第３の回路１１３には、第２の回路１１２、ダミーのゲートライン１１７、及び第３の回路１１３から信号を出力するための接続端子１１６が接続されている。なお第２の回路１１２に入力される基準となる電位とは、本明細書では、画素に設けられた第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００４６】
なお、図４において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。
【００４７】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係以外のものも含むものとする。例えば、ある回路Ａ（以下回路Ａという）がある回路Ｂ（以下回路Ｂという）と電気的に接続されているとは、回路Ａが回路Ｂとの間に回路Ａと回路Ｂとの電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、回路Ａが回路Ｂと直接接続されているとは、回路Ａと回路Ｂとの間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、回路Ａが回路Ｂと直接接続されている場合のみを含む場合であって、回路Ａが回路Ｂと電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。
【００４８】
次に図５、図６，図７において、第１の回路１１１、第２の回路１１２、第３の回路１１３の回路構成及び接続について説明する。
【００４９】
図５においては、図１、図４における第１の回路１１１のブロック図及び回路図について示す。第１の回路１１１は図５に示すオペアンプの非反転入力端子にダミーのゲートライン１１７を、反転入力端子にダミーのソースライン１１８を接続し、ダミーのゲートライン１１７の電位と、ダミーのソースライン１１８の電位を比較する比較回路である。第１の回路１１１によってダミーのゲートライン１１７とダミーのソースライン１１８の電位関係について、ダミーのソースライン１１８の電位がダミーのゲートライン１１７の電位を下回っていないかを検知することができ、ゲートライン１０７とソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位を下回っていないかを検知することができる。ソースライン１０８の電位がゲートライン１０７の電位を下回った場合、オペアンプの出力端子からＨｉｇｈ電位が接続端子１１４に出力される。なお、第１の回路１１１においてオペアンプの電源で使用する負電源はゲートライン１０７のＬｏｗ電位より２Ｖ低い電位の電源を用いることが好適である。
【００５０】
次に図６においては、図１，図４における第２の回路１１２のブロック図及び回路図について示す。第２の回路１１２はオペアンプと抵抗により構成された減算回路により構成される。第２の回路１１２において、ダミーのソースライン１１８の電位は、オペアンプの非反転入力端子に接続され、接続端子１１５に入力される基準となる電位は、オペアンプの反転入力端子に接続される。第２の回路１１２は、ダミーのソースライン１１８の電位から基準の電位を減算した電位を第３の回路１１３に出力する。この時、第２の回路１１２における減算回路の抵抗は全て等しいことが好ましい。また、前述の基準となる電位は、画素に設けられた第１のトランジスタの閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００５１】
次に図７においては、図１、図４における第３の回路１１３のブロック図、及び回路図について示す。第３の回路１１３は、オペアンプにより構成される比較回路であり、第２の回路１１２の出力の電位とダミーのゲートライン１１７の電位を比較する。第３の回路において、第２の回路１１２の出力はオペアンプの反転入力端子に接続され、ダミーのゲートライン１１７の電位は非反転入力端子に入力される。そしてダミーのゲートライン１１７の電位と第２の回路１１２の出力電位を比較し、第２の回路１１２の出力電位がダミーのゲートライン１１７の電位を下回った場合、オペアンプの出力端子からＨｉｇｈ電位が接続端子１１６に出力される。そしてダミーのソースライン１１８の電位から第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）を減算した電位がダミーのゲートライン１１７の電位を下回る寸前を検知することができ、ゲートライン１０７の電位を下回る寸前を検知することができる。
【００５２】
その結果、同じ基板上に検査回路１０６と画素部１０３を具備し、図１における対向基板１１０により検査回路と画素部が封止された表示装置を作製することができる。本実施形態の表示装置は、接続端子１１４が対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、検査回路１０６の出力である第１の回路１１１から接続端子１１４への出力された信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて表示装置の不良を検知することができる。また接続端子１１６は、対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、第３の回路１１３より出力されたダミーのソースライン１１８の電位から画素の第１のトランジスタの閾値電圧を減算した信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することができる。なお、接続端子１１４、接続端子１１５、及び接続端子１１６は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
【００５３】
次に図１、図４の具体的な動作について、図８に示すタイミングチャート等を用いて説明する。
【００５４】
図８に示すタイミングチャートは、書き込み制御信号（ＳＷＥ）、ソースラインの電位（ＳＬ）、ゲートラインの電位（ＧＬ）、接続端子１１４、接続端子１１６の各信号及び各配線の電位についてのタイミングチャートである。なお図８におけるＳＬ、ＧＬは互いの電位関係を示すものであり、ここでは通常ＧＬよりもＳＬの方が高いと読み取れ得るものとする。図８において、書き込み制御信号の電位がＬｏｗ電位で入力され続ける期間、例えば表示装置における帰線期間においてソースラインに信号が入力されない。そのため、帰線期間においてＳＬは、降下する。そしてＧＬを下回る電位となり、図２で示した画素における第１のトランジスタは所望の動作を維持できないため、表示装置は不良であるといえる（図８のＳＬを参照）。
【００５５】
図８において、上述の検査回路の説明で説明したように、検査回路１０６における第１の回路１１１より出力される信号が接続端子１１４でＨｉｇｈ電位であった際には、ＳＬがＧＬを下回ったときである。また、第２の回路１１２に入力される基準となる電位は、図８における矢印８０１で示される。このときＳＬから第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）分である矢印８０１の電位差を減算した電位をＧＬが下回った際は、接続端子１１６からＨｉｇｈ電位が出力される。なお本実施の形態では、図８において各配線の信号の遅延が実際の動作に影響を与えないものであるため、各配線の電位は信号の立ち上がり、立ち下がりに同期して記載することにする。
【００５６】
なお、本実施の形態において表示素子として発光素子を例として説明したが、ゲートライン及びソースラインによる駆動を行うアクティブマトリクス型の表示装置において、表示を行う表示素子であればよい。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を表示素子として適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
【００５７】
なお、本実施の形態は、本明細書中の他の実施の形態とも適宜組み合わせて実施することが可能である。
（実施の形態２）
【００５８】
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態１と同一の機能を有する構成については同じ符号を付し、実施の形態１の説明を援用する。
【００５９】
図９に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００６０】
図９に本実施の形態の構成について示す。図９に示す表示装置は、基板１００上に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子１０４が形成された接続端子部１０５、検査回路１０６、補正回路９０１を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。また、接続端子部１０５には、外部からの信号を入力するためのＦＰＣ（Ｆｒｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ：フレキシブルプリントサーキット、図示せず）が接続される。そして基板１００は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板１１０を貼り付けることにより、表示モジュールとして完成する。
【００６１】
検査回路１０６は、ダミーのゲートライン１１７、ダミーのソースライン１１８がゲート信号線駆動回路１０１、ソース信号線駆動回路１０２と接続された反対側に設けられ、ダミーのゲートライン１１７、ダミーのソースライン１１８と接続される。なお、図９において検査回路において接続されるダミーのゲートライン１１７、ダミーのソースライン１１８は、表示装置において表示に寄与する画素とは異なる画素に接続されるゲートライン、ソースラインである。本実施の形態においては、表示に寄与する画素と同ラインに設けられた表示に寄与しない画素をダミー画素、ダミー画素に接続されるソースライン、ゲートラインをソースライン方向のダミーライン、ゲートライン方向のダミーラインという。前述のダミー画素及びダミーラインは、検査回路１０６に接続されることで表示に影響が与えられないように設けられるものである。よって、本実施の形態においては、ダミー画素に接続されたダミーラインが検査回路１０６に接続されている。ダミー画素については表示面を遮光することで、表示に寄与する画素表示に影響を与えることなく検査が可能にすることができる。本実施の形態においては、ゲートラインと同時に形成され、ゲートラインと同様の信号が供給されるダミーラインを第１の配線、またソースラインと同時に形成され、ソースラインと同様の信号が供給されるダミーラインを第２の配線と呼ぶ。なお、ゲートラインと同様の信号が供給されるとは、ゲートラインと同時に形成される、つまり同じ材料で構成されるものであるとする。またソースラインを同様の信号が供給されるとは、ソースラインと同時に形成される、つまり同じ材料で構成されるものであるとする。
【００６２】
また、検査回路１０６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、ソースライン１０８のＬｏｗ電位とゲートライン１０７のＬｏｗ電位との差がソースライン１０８からの信号の書き込みを行うためのトランジスタの閾値電圧（Ｖｔｈ）分の値未満になった場合に起因する不良を検出する。具体的に検査回路１０６には、ダミーのゲートライン１１７の電位と、ダミーのソースライン１１８の電位を比較しダミーのゲートライン１１７の電位をダミーのソースライン１１８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１１１（第１の比較回路ともいう）と、ダミーのソースライン１１８の電位から基準となる電位を減算し出力する第２の回路１１２（減算回路ともいう）と、ダミーのゲートライン１１７の電位を第２の回路１１２の出力と比較し出力する第３の回路１１３（第２の比較回路ともいう）が設けられている。そして検査回路１０６には、引き回された配線により、第１の回路１１１で比較した結果を出力するための接続端子１１４、第２の回路に基準となる電位が入力される接続端子１１５、第３の回路１１３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。なお第２の回路１１２に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００６３】
また、補正回路９０１は、検査回路１０６から接続端子１１６に引き回される配線、接続端子４０１、接続端子９０２に接続されている。なお、検査回路１０６に接続された接続端子１１６には第３の回路１１３より出力された信号が入力され、接続端子４０１には書き込み制御信号ＳＷＥが入力され、接続端子９０２には書き込み制御信号を制御するための信号ＳＷＥＷＥが入力されている。そして補正回路９０１により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
【００６４】
なお、図９において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また図９において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路への書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＨｉｇｈ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥの出力が供給、または停止かを選択するものであるとする。
【００６５】
なお、画素１０９の画素構成については、実施の形態１において図２、図３で示した例の説明を援用することにする。
【００６６】
次に図１０において、図９において述べた検査回路１０６における第１の回路１１１、第２の回路１１２、第３の回路１１３における接続について説明する。なお、図１０においては、図４と同様に表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用し、第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成として説明するものとし、本実施の形態においては、以下同様の説明として述べる。なお、第１の回路１１１、第２の回路１１２、及び第３の回路１１３の回路構成については、実施の形態１において図５、図６、図７を用いて示した例の説明を援用する。その構成として図２で示した第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成を示す。
【００６７】
図１０に図９の本発明の基本構成をさらに詳しく示したものである。なお、図１０において図９と同一部分については同じ符号を付け、その説明について省略する。図１０に示す表示装置は、基板上（図示せず）に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子（図示せず）が形成された接続端子部（図示せず）、検査回路１０６、補正回路９０１を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。なおソース信号線駆動回路には、書き込み制御信号ＳＷＥが接続端子４０１より入力される。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。そして基板は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板（図示せず）を貼り付けることにより、表示モジュールとして完成する。
【００６８】
また、検査回路１０６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）未満になった場合に起因する不良を検出する。具体的に検査回路には、ダミーのゲートライン１１７の電位と、ダミーのソースライン１１８の電位を比較し、ダミーのゲートライン１１７の電位をダミーのソースライン１１８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１１１（第１の比較回路ともいう）と、ダミーのソースライン１１８の電位から基準となる電位を減算し、出力する第２の回路１１２（減算回路ともいう）と、ダミーのゲートライン１１７の電位と第２の回路１１２の出力を比較し、出力する第３の回路１１３（第２の比較回路ともいう）が設けられている。そして検査回路１０６には、引き回された配線により、第１の回路１１１で比較した結果を出力するための接続端子１１４、第２の回路１１２に基準となる電位が入力される接続端子１１５、第３の回路１１３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。
【００６９】
図１０における検査回路１０６において、第１の回路１１１にはダミーのゲートライン１１７、ダミーのソースライン１１８、及び接続端子１１４が接続される。また、第２の回路１１２には、ダミーのソースライン１１８、基準となる電位が入力される接続端子１１５、第３の回路１１３に接続されている。また、第３の回路１１３には、第２の回路１１２、ダミーのゲートライン１１７、第３の回路１１３から信号を出力するための接続端子１１６に接続されている。なお第２の回路１１２に入力される基準となる電位とは、本明細書では、画素に設けられた第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００７０】
また、補正回路９０１は、検査回路１０６から接続端子１１６に引き回される配線、接続端子４０１、接続端子９０２に接続されている。なお、検査回路１０６に接続された接続端子１１６には第３の回路１１３より出力された信号が入力され、接続端子４０１には書き込み制御信号ＳＷＥが入力され、接続端子９０２には書き込み制御信号を制御するための信号ＳＷＥＷＥが入力されている。そして補正回路９０１により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
【００７１】
なお、図１０において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また、図１０において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＨｉｇｈ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥの出力が供給、または停止が選択されるものであるとする。
【００７２】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
【００７３】
次に図１１において、補正回路９０１の回路構成及び接続について説明する。
【００７４】
図１１においては、図９、図１０における補正回路９０１のブロック図及び回路図について示す。補正回路９０１は検査回路１０６より接続端子１１６に出力される信号を一定期間保持するためのメモリ回路１１０１、メモリ回路からの信号を反転させるための第１のインバータ回路１１０２、書き込み制御信号を制御するための信号ＳＷＥＷＥと第１のインバータ回路の出力の否定論理積を取るためのＮＡＮＤ回路１１０３、ＮＡＮＤ回路１１０３の出力信号を反転させるための第２のインバータ回路１１０４、第２のインバータ回路からの出力を反転させるための第３のインバータ回路１１０５と、第２のインバータ回路１１０４からの出力及び第３のインバータ回路１１０５からの出力により制御されるアナログスイッチ１１０６、及び第２のインバータ回路からの信号により制御されるトランジスタ１１０７を有する。またＮＡＮＤ回路１１０３の出力端子の節点をＮ（ＮＡＮＤ）とする。
【００７５】
メモリ回路１１０１は信号切り替え回路１１０１Ａ、信号保持回路１１０１Ｂを有する。信号切り替え回路１１０１Ａは、検査回路１０６からの信号の入力または非入力を切り替える回路である。また信号保持回路１１０１Ｂは、信号切り替え回路１１０１Ａからの出力を一定期間保持する回路である。なお、信号切り替え回路１１０１Ａの入力端子の節点をＮ（１１６）、信号保持回路１１０１Ｂの入力端子の節点をＮ（ｉｎ）、信号保持回路１１０１Ｂの出力端子の節点をＮ（ｏｕｔ）とする。
【００７６】
また、補正回路９０１には書き込み制御信号ＳＷＥが入力されている。補正回路９０１において書き込み制御信号ＳＷＥは、信号切り替え回路１１０１Ａ、信号保持回路１１０１Ｂ、アナログスイッチ１１０６の入力端子に入力される。
【００７７】
また、本実施の形態においてトランジスタ１１０７はＮチャネル型トランジスタであり、第２のインバータ回路１１０４からの出力は当該トランジスタ１１０７のゲートに出力される。そして第２のインバータ回路１１０４からの信号がＬｏｗ信号であるとき、トランジスタ１１０７はオフ、アナログスイッチ１１０６がオンし、アナログスイッチ１１０６の出力端子より書き込み制御信号がソース信号線駆動回路に出力される。また、第２のインバータ回路１１０４からの信号がＨｉｇｈ信号であるとき、アナログスイッチ１１０６がオフ、トランジスタ１１０７がオンし、トランジスタ１１０７の第１端子に接続されたＧＮＤ電位がトランジスタ１１０７の第２端子よりソース信号線駆動回路に出力される。
【００７８】
なお本明細書において、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、それぞれ第１端子、第２端子と表記する。トランジスタにおいて、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。なお、ドレインについては、ソースと同様である。
【００７９】
次に図２２においては、図１１における信号切り替え回路１１０１Ａ、信号保持回路１１０１Ｂの回路構成について述べる。なお、図２２に示す回路構成はあくまで一例であってこれに限定されないことを付記する。
【００８０】
図２２（Ａ）は、図１１における信号切り替え回路１１０１Ａの一例であり、インバータ回路２２０１、アナログスイッチ２２０２、トランジスタ２２０３を有する。図２２（Ａ）におけるトランジスタ２２０３はＮチャネル型トランジスタであり、インバータ回路２２０１を介して書き込み制御信号ＳＷＥがトランジスタ２２０３のゲートに出力される。そして書き込み制御信号ＳＷＥの信号がＨｉｇｈ信号であるとき、トランジスタ２２０３はオフ、アナログスイッチ２２０２がオンし、アナログスイッチ２２０２の出力端子より節点Ｎ（１１６）の電位が節点Ｎ（ｉｎ）に出力される。また、書き込み制御信号ＳＷＥの信号がＬｏｗ信号であるとき、アナログスイッチ２２０２がオフ、トランジスタ２２０３がオンし、トランジスタ２２０３の第１端子よりＧＮＤ電位がトランジスタ２２０３の第２端子より節点Ｎ（ｉｎ）に出力される。
【００８１】
図２２（Ｂ）は、図１１における信号保持回路１１０１Ｂの一例であり、端子Ｑ、端子ＱＢ、端子ＣＬＫ、端子Ｄ、端子ＸＲを有するＤフリップフロップ回路である。そして図２２（Ｂ）’は図２２（Ｂ）のＤフリップフロップ回路における回路構成について示す。Ｄフリップフロップ回路は複数のＮＡＮＤ回路により構成されている。また、図２２（Ｂ）におけるＤフリップフロップ回路において、端子Ｑは節点Ｎ（ｏｕｔ）に接続され、端子ＱＢは端子Ｄに接続され、端子ＣＬＫは節点Ｎ（ｉｎ）に接続され、端子ＸＲに書き込み制御信号が入力されている。
【００８２】
また、図２２（Ｃ）には、図２２（Ｂ）で示したＤフリップフロップ回路の基本的な動作について説明する。端子ＣＬＫに入力される信号の立ち上がりにおいて、端子Ｑの電位がＨｉｇｈ電位及び端子ＱＢの電位がＬｏｗ電位に切り替わる。そして端子Ｑ及び端子ＱＢの電位は、次の端子ＣＬＫにおける電位の立ち上がり、または端子ＸＲにＬｏｗ電位が入力されるまで電位が保持される。
【００８３】
次に図１０、図１１の具体的な動作について、図１２に示すタイミングチャート等を用いて説明する。
【００８４】
図１２に示すタイミングチャートは、書き込み制御信号ＳＷＥ、書き込み制御信号を制御するための信号ＳＷＥＷＥ、節点Ｎ（ｏｕｔ）、節点Ｎ（ＮＡＮＤ）、接続端子１１４、接続端子１１６、節点Ｎ（ｉｎ）、ソースラインの電位ＳＬ、ゲートラインの電位ＧＬの各信号及び各配線の電位についてのタイミングチャートである。なお図１２におけるソースラインの電位ＳＬ、ゲートラインの電位ＧＬは互いの電位関係をも示すものであり、ここでは通常ＧＬの電位よりもＳＬの電位の方が高いと読み取れ得るものとする。図１２において、書き込み制御信号ＳＷＥは、書き込み制御信号を制御するための信号ＳＷＥＷＥがＬｏｗ電位であるときソースラインの電位ＳＬに書き込み制御信号ＳＷＥの電位が反映され、書き込み制御信号を制御するための信号ＳＷＥＷＥがＨｉｇｈ電位であるときソースラインの電位ＳＬに書き込み制御信号ＳＷＥの電位が反映されない。そのためソースラインの電位は書き込み制御信号を制御するための信号ＳＷＥＷＥがＨｉｇｈ電位のとき降下する。そしてソースラインの電位ＳＬが第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）の分を下回ると上述の検査回路１０６よりＨｉｇｈ電位が出力され、接続端子１１６の電位が上昇する。そして接続端子１１６の電位が上昇することにより、補正回路９０１が動作して書き込み制御信号がＨｉｇｈ電位の時の電位をソースラインが取り込むことによって、ソースラインの電位ＳＬはゲートラインの電位ＧＬを下回る前に上昇させることができる。そのため、ソースラインの電位ＳＬがゲートラインの電位を下回る際に出力される接続端子１１４のＨｉｇｈ電位は検出されることはない。すなわち表示装置は良好な表示を保持することができる。なお、接続端子１１６の電位は、書き込み制御信号ＳＷＥの出力波形の一波長分の長さより画素部及び検査回路を経由している分遅延しているため、書き込み制御信号ＳＷＥの電位を保持することができ、補正回路９０１は検査回路のＨｉｇｈ電位を用いて補正を行うことができる。
【００８５】
図１２において、上述の検査回路の回路を説明したように、検査回路１０６における第１の回路１１１より出力される信号が接続端子１１４でＨｉｇｈ電位を検出した際には、ソースラインの電位ＳＬがゲートラインの電位ＧＬを下回ったときである。また、第２の回路１１２に入力される基準となる電位は、実施の形態１で示した図８における矢印８０１で示される。このときソースラインの電位ＳＬから第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）分である矢印８０１の電位差を減算した電位をゲートラインの電位ＧＬが下回った際は、接続端子１１６からＨｉｇｈ電位が出力される。
【００８６】
その結果、検査回路１０６の出力である第１の回路１１１から接続端子１１４への出力によっては、補正回路９０１により常に補正することでソースラインの電位ＳＬがゲートラインの電位ＧＬを下回ることなく、表示を良好に行うことができる。また補正は、第３の回路１１３から接続端子１１６への出力される信号にて行うことにより、表示装置に内蔵された補正回路で補正を行うことができる。もちろん実施の形態１で示した効果である表示パネルが表示中であっても、接続端子より出力されたソースラインの電位ＳＬから画素の第１のトランジスタの閾値電圧を減算した信号を対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することもできる。なお、接続端子１１４、接続端子１１５、及び接続端子１１６は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
【００８７】
なお、本実施の形態において表示素子として発光素子を例として説明したが、ゲートライン及びソースラインによる駆動を行うアクティブマトリクス型の表示装置において、表示を行う表示素子であればよい。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を表示素子として適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
【００８８】
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
【００８９】
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態１、実施の形態２と同一の機能を有する構成については同じ符号を付し、実施の形態１、実施の形態２の説明を援用する。
【００９０】
図１３に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００９１】
図１３に本実施の形態の構成について示す。図１３に示す表示装置は、基板１００上に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子１０４が形成された接続端子部１０５、検査回路１２６、切り替え回路１３０１を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。また、接続端子部１０５には、外部からの信号を入力するためのＦＰＣ（Ｆｒｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ：フレキシブルプリントサーキット、図示せず）が接続される。そして基板１００は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板１１０を貼り付けることにより、表示モジュールとして完成する。
【００９２】
切り替え回路１３０１は、ゲートライン１０７、ソースライン１０８がゲート信号線駆動回路１０１、ソース信号線駆動回路１０２と接続された反対側に設けられ、ゲートライン１０７、ソースライン１０８と接続される。なお、切り替え回路１３０１は、切り替え回路１３０１に入力される書き込み制御信号を制御するための信号ＳＷＥＷＥ、及び検査回路１０６に接続端子１３０２から定電位の信号が入力される。そして切り替え回路１３０１は、検査回路１０６において非検査時には接続端子１３０２から定電位の信号を検査回路に出力し、検査回路１０６においてゲートライン及びソースラインの電位の検査を行う際には、ゲートラインの電位及びソースラインの電位に出力するように切り替えて検査回路に信号を出力する。
【００９３】
なお、図１３において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また図１３において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。
【００９４】
検査回路１２６は、ゲートライン１０７、ソースライン１０８がゲート信号線駆動回路１０１、ソース信号線駆動回路１０２と接続された反対側に設けられ、ゲートライン１０７、ソースライン１０８と接続される。なお、図１３において切り替え回路１３０１を介して検査回路に接続されるゲートライン１０７、ソースライン１０８は、表示装置において表示に寄与する画素に接続されるゲートライン、ソースラインであり、この点で上記実施の形態１及び実施の形態２とは異なる。本実施の形態においては、表示に寄与する画素に接続されるソースライン、ゲートラインの電位を検査回路１２６において評価することにより、より正確な表示に寄与する画素の評価を行う点で上記実施の形態１及び実施の形態２より正確な検査を行うことが可能にすることができる。
【００９５】
また、検査回路１２６は、切り替え回路１３０１を介して入力される画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、ソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧（Ｖｔｈ）未満になった場合に起因する不良を検出する。具体的に検査回路１２６には、ゲートライン１０７、ソースライン１０８の電位を比較しゲートライン１０７の電位をソースライン１０８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１２１（第１の比較回路ともいう）と、ソースライン１０８の電位から基準となる電位を減算し出力する第２の回路１２２と、ゲートライン１０７の電位を第２の回路１２２の出力と比較し、出力する第３の回路１２３が設けられている。そして検査回路１０６には、引き回された配線により第１の回路１２１で比較した結果を出力するための接続端子１１４、第２の回路１２２に基準となる電位が入力される接続端子１１５、第３の回路１２３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。なお第２の回路１２２に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【００９６】
なお、画素１０９の画素構成については、実施の形態１において図２、図３で示した例の説明を援用することにする。
【００９７】
次に切り替え回路１３０１の一構成について図１４を用いて説明する。
【００９８】
切り替え回路１３０１は、書き込み制御信号を制御するための信号ＳＷＥＷＥがＨｉｇｈ電位、すなわちソースラインに信号が供給されないときに、ゲートライン１０７の電位を検査回路に供給するためのアナログスイッチ１４０１、インバータ回路１４０２を有する。また、書き込み制御信号を制御するための信号ＳＷＥＷＥがＬｏｗ電位、すなわちソースラインに信号が供給されているときに、検査回路１２６が誤作動を起こさないような電位を検査回路１２６に供給するためのトランジスタ１４０３を有する。また、書き込み制御信号を制御するための信号ＳＷＥＷＥがＨｉｇｈ電位、すなわちソースラインに信号が供給されないときに、ソースライン１０８の電位を検査回路に供給するためのアナログスイッチ１４０４、インバータ回路１４０５を有する。また、書き込み制御信号を制御するための信号ＳＷＥＷＥがＬｏｗ電位、すなわちソースラインに信号が供給されているときに、検査回路１２６が誤作動を起こさないような電位を検査回路１２６に供給するためのトランジスタ１４０６を有する。
【００９９】
切り替え回路１３０１の動作について簡単に説明する。接続端子９０２より書き込み制御信号を制御するための信号ＳＷＥＷＥとしてＨｉｇｈ電位が入力される場合、切り替え回路１３０１ではゲートライン１０７、ソースライン１０８の電位が検査回路１０６にそれぞれ出力される。また、接続端子９０２より書き込み制御信号を制御するための信号ＳＷＥＷＥとしてＬｏｗ電位が入力される場合、ゲートライン１０７に接続される検査回路１０６にはＧＮＤ電位が入力され、ソースライン１０８側に接続される検査回路１０６には、ＧＮＤ電位よりも高い電位が接続端子１３０２より入力されている。これは、検査回路１０６がゲートライン１０７、ソースライン１０８に接続されていない間に、検査回路１０６に入力される電位がゲートライン１０７、ソースライン１０８の電位が不良であると判定するのを防止するためであり、検査回路１２６に入力される電位がゲートライン１０７、ソースライン１０８の電位を不良であると判定しない程度の電位であるならば良い。
【０１００】
なお、表示装置においてゲートライン１０７、ソースライン１０８に検査回路１０６を直接接続して検査を行うことは、ゲートライン１０７、ソースライン１０８から検査回路１２６に電流が流れてしまい、表示が不良になり、都合が悪い。本発明は切り替え回路により書き込み制御信号を制御するための信号がＨｉｇｈ電位であるソースライン非書き込み時に着目して検査を行うことで、より正確な検査を行うことができる。
【０１０１】
次に図１５に本発明にかかる表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用したものを示す。各画素には、その構成として実施の形態１において示した図２の第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成を示す。また図１５においては、図１３において述べた検査回路１２６における第１の回路１２１、第２の回路１２２、第３の回路１２３における接続について説明する。
【０１０２】
図１５に図１の本発明の基本構成をさらに詳しく示したものである。なお、図１５において図１と同一部分については同じ符号を付け、その説明について省略する。図１５に示す表示装置は、基板上（図示せず）に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子（図示せず）が形成された接続端子部（図示せず）、検査回路１２６を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。なおソース信号線駆動回路には、書き込み制御信号ＳＷＥが接続端子４０１より入力される。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。そして基板１００は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板（図示せず）を貼り付けることにより、表示モジュールとして完成する。
【０１０３】
また、検査回路１２６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）未満になった場合に起因する不良を検出する。具体的に検査回路１２６には、ゲートライン１０７、ソースライン１０８の電位を比較しゲートライン１０７の電位をソースライン１０８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１２１（第１の比較回路ともいう）と、ソースライン１０８の電位から基準となる電位を減算し出力する第２の回路１２２（減算回路ともいう）と、ゲートライン１０７の電位を第２の回路１２２の出力と比較し、出力する第３の回路１２３（第２の比較回路ともいう）が設けられている。そして検査回路１２６には、配線を介して第１の回路１２１で比較した結果を出力するための接続端子１１４、第２の回路１２２に基準となる電位が入力される接続端子１１５、第３の回路１２３からの信号を出力するための接続端子１１６がそれぞれ接続される。
【０１０４】
図１５における検査回路１２６において、第１の回路１２１にはゲートライン１０７、ソースライン１０８、及び接続端子１１４が接続される。また、第２の回路１２２には、ソースライン１０８、基準となる電位が入力される接続端子１１５、第３の回路１２３に接続されている。また、第３の回路１２３には、第２の回路１２２、ゲートライン１０７、第３の回路１２３から信号を出力するための接続端子１１６に接続されている。なお第２の回路１２２に入力される基準となる電位とは、本明細書では、画素に設けられた第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【０１０５】
次に図２３、図２４，図２５において、第１の回路１２１、第２の回路１２２、第３の回路１２３の回路構成及び接続について説明する。
【０１０６】
図２３においては、図１３、図１５における第１の回路１２１のブロック図及び回路図について示す。第１の回路１２１はゲートライン１０７とソースライン１０８に対し、図５に示すオペアンプの非反転入力端子にゲートライン１０７を、反転入力端子にソースライン１０８を接続し、ゲートライン１０７の電位と、ソースライン１０８の電位を比較する比較回路である。第１の回路１２１によってゲートライン１０７とソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位が下回っていないかを検知することができる。ソースライン１０８の電位がゲートライン１０７の電位が下回った場合、オペアンプの出力端子からＨｉｇｈ電位が接続端子１１４に出力される。なお、第１の回路１２１において、オペアンプの電源で使用する負電源はゲートライン１０７のＬｏｗ電位より２Ｖ低い電位の電源を用いることが好適である。
【０１０７】
次に図２４においては、図１３，図１５における第２の回路１２２のブロック図及び回路図について示す。第２の回路１２２はオペアンプと抵抗により構成された減算回路により構成される。第２の回路１２２において、ソースライン１０８の電位は、オペアンプの非反転入力端子に接続され、接続端子１１５に入力される基準となる電位は、オペアンプの反転入力端子に接続される。第２の回路１２２は、ソースライン１０８の電位から基準の電位を減算した電位を第３の回路１２３に出力する。この時、第２の回路１２２における減算回路の抵抗は全て等しいことが好ましい。また、前述の基準となる電位は、画素に設けられた第１のトランジスタの閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【０１０８】
次に図２５においては、図１３、図１５における第３の回路１２３のブロック図、及び回路図について示す。第３の回路１２３は、オペアンプにより構成される比較回路であり、第２の回路１２２の出力の電位とゲートライン１０７の電位を比較する。第３の回路１２３において、第２の回路１２２の出力はオペアンプの反転入力端子に接続され、ゲートライン１０７の電位は非反転入力端子に入力される。そしてゲートライン１０７の電位と第２の回路１２２の出力電位を比較し、第２の回路１２２の出力電位がゲートライン１０７の電位を下回った場合、オペアンプの出力端子からＨｉｇｈ電位が接続端子１１６に出力される。そしてソースライン１０８の電位に第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）を減算した電位がゲートライン１０７の電位を下回る寸前を検知することができ、ゲートライン１０７の電位を下回る寸前を検知することができる。
【０１０９】
なお、検査回路１２６の動作についても実施の形態１の検査回路１０６の動作と同様であるため、ここでは実施の形態１における図８の説明を援用する。
【０１１０】
本実施形態により、同じ基板上に検査回路１２６と画素部１０３を具備し、対向基板１１０により検査回路と画素部が封止された表示装置を作製することができる。本実施形態の表示装置は、接続端子１１４が対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、検査回路１２６の出力である第１の回路１２１から接続端子１１４への出力された信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて表示装置の不良を検知することができる。また接続端子１１６は、対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、第３の回路１２３より出力された画素の第１のトランジスタの閾値電圧を減算した信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することができる。特に本実施の形態においては、実際の表示に寄与するゲートライン及びソースラインの電位を切り替え回路で切り替えながら検査回路に出力することにより検査を行うことができるため、より表示装置における正確な検査を行うことができる。なお、接続端子１１４、接続端子１１５、及び接続端子１１６は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
【０１１１】
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
【０１１２】
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態１乃至実施の形態３と同一の機能を有する構成については同じ符号を付し、実施の形態１乃至実施の形態３の説明を援用する。
【０１１３】
図１６に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【０１１４】
図１６に本実施の形態の構成について示す。図１６に示す表示装置は、基板１００上に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子１０４が形成された接続端子部１０５、検査回路１０６、補正回路９０１、切り替え回路１３０１を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。また、接続端子部１０５には、外部からの信号を入力するためのＦＰＣ（Ｆｒｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｅｒｃｕｉｔ：フレキシブルプリントサーキット、図示せず）が接続される。そして基板１００は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板１１０を貼り付けることにより、表示モジュールとして完成する。
【０１１５】
切り替え回路１３０１は、ゲートライン１０７、ソースライン１０８がゲート信号線駆動回路１０１、ソース信号線駆動回路１０２と接続された反対側に設けられ、ゲートライン１０７、ソースライン１０８と接続される。なお、切り替え回路１３０１には、接続端子１３０２から入力される定電位の信号、及び書き込み制御信号を制御するための信号ＳＷＥＷＥが入力される。そして切り替え回路１３０１は、検査回路１２６において非検査時には接続端子１３０２から定電位の信号を検査回路に出力し、検査回路１２６においてゲートライン及びソースラインの電位の検査を行う際には、ゲートラインの電位及びソースラインの電位に出力するように切り替えて検査回路に信号を出力する。
【０１１６】
なお、図１６において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また図１３において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。
【０１１７】
検査回路１２６は、ゲートライン１０７、ソースライン１０８がゲート信号線駆動回路１０１、ソース信号線駆動回路１０２と接続された反対側に設けられ、ゲートライン１０７、ソースライン１０８と接続される。なお、図１６において切り替え回路１３０１を介して検査回路に接続されるゲートライン１０７、ソースライン１０８は、表示装置において表示に寄与する画素に接続されるゲートライン、ソースラインであり、この点で上記実施の形態１及び実施の形態２とは異なる。本実施の形態においては、表示に寄与する画素に接続されるソースライン、ゲートラインの電位を検査回路１２６において評価することにより、より正確な表示に寄与する画素の評価を行う点で上記実施の形態１及び実施の形態２より正確な検査を行うことが可能にすることができる。その上で本実施の形態においては、さらに補正回路９０１により、ソースラインの電位の補正を行うことができる。
【０１１８】
また、検査回路１２６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、ソースライン１０８のＬｏｗ電位とゲートライン１０７のＬｏｗ電位との差がソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧（Ｖｔｈ）分の値未満になった場合に起因する不良を検出する。具体的に検査回路１２６には、ゲートライン１０７、ソースライン１０８の電位を比較し、ゲートライン１０７の電位をソースライン１０８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１２１（第１の比較回路ともいう）と、ソースライン１０８の電位から基準となる電位を減算し、出力する第２の回路１２２（減算回路ともいう）と、ゲートライン１０７の電位を第２の回路１２２の出力と比較し、出力する第３の回路１２３（第２の比較回路ともいう）が設けられている。そして検査回路１２６には、引き回された配線により、第１の回路１２１で比較した結果を出力するための接続端子１１４、第２の回路１２２に基準となる電位が入力される接続端子１１５、第３の回路１２３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。なお第２の回路１２２に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【０１１９】
また、補正回路９０１は、検査回路１２６から接続端子１１６に引き回される配線、接続端子４０１、接続端子９０２に接続されている。なお、検査回路１２６に接続された接続端子１１６には第３の回路１２３より出力された信号が入力され、接続端子４０１には書き込み制御信号ＳＷＥが入力され、接続端子９０２には書き込み制御信号を制御するための信号ＳＷＥＷＥが入力されている。そして補正回路９０１により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
【０１２０】
なお、図１６において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路１０２に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路１０２に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また図１６において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＨｉｇｈ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥの出力が供給、または停止か選択するものであるとする。
【０１２１】
なお、画素１０９の画素構成については、実施の形態１において図２、図３で示した例の説明を援用することにする。
【０１２２】
次に図１７において、図１６において述べた検査回路１２６における第１の回路１２１、第２の回路１２２、第３の回路１２３における接続について説明する。なお、図１７においては、図４と同様に表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用し、第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成として説明するものとし、本実施の形態においては、以下同様の説明として述べる。なお、第１の回路１２１、第２の回路１２２、及び第３の回路１２３の回路構成については、実施の形態３において図２３、図２４、図２５を用いて示した例の説明を援用する。その構成とて図２で示した第１のトランジスタと第２のトランジスタ、保持容量、発光素子を有する構成を示す。
【０１２３】
図１７に図１６の本発明の基本構成をさらに詳しく示したものである。なお、図１７において図１６と同一部分については同じ符号を付け、その説明について省略する。図１７に示す表示装置は、基板上（図示せず）に、ゲート信号線駆動回路１０１、ソース信号線駆動回路１０２、画素部１０３、及び複数の接続端子（図示せず）が形成された接続端子部（図示せず）、検査回路１２６、補正回路９０１、切り替え回路１３０１を有する。ゲート信号線駆動回路１０１にはゲートライン１０７、ソース信号線駆動回路１０２にはソースライン１０８が接続されている。なおソース信号線駆動回路には、書き込み制御信号ＳＷＥが接続端子４０１より入力される。画素部１０３における画素１０９は、ゲートライン１０７、ソースライン１０８に接続されている。そして、画素１０９には、ソースライン１０８からの信号をゲートライン１０７の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン１０７、ソースライン１０８に接続されている。そして基板は、画素１０９に設けられた発光素子または液晶素子を封止するための対向基板（図示せず）を貼り付けることにより、表示モジュールとして完成する。
【０１２４】
また、検査回路１２６は、画素部におけるゲートライン１０７及びソースライン１０８の電位関係について、ソースライン１０８の電位がゲートライン１０７の電位より低く、且つ、第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）未満になった場合に起因する不良を検出する。具体的に検査回路には、ゲートライン１０７、ソースライン１０８の電位を比較しゲートライン１０７の電位をソースライン１０８の電位が下回ったときＨｉｇｈ電位を出力する第１の回路１２１（第１の比較回路ともいう）と、ソースライン１０８の電位から基準となる電位を減算し出力する第２の回路１２２（減算回路ともいう）と、ゲートライン１０７の電位を第２の回路１２２の出力と比較し出力する第３の回路１２３（第２の比較回路ともいう）が設けられている。そして検査回路１２６には、引き回された配線により、第１の回路１２１で比較した結果を出力するための接続端子１１４、第２の回路１２２に基準となる電位が入力される接続端子１１５、第３の回路１２３からの信号を出力するための接続端子１１６の接続端子部１０５にそれぞれ接続される。
【０１２５】
図１７における検査回路１２６において、第１の回路１２１にはゲートライン１０７、ソースライン１０８、及び接続端子１１４が接続される。また、第２の回路１２２には、ソースライン１０８、基準となる電位が入力される接続端子１１５、第３の回路１２３に接続されている。また、第３の回路１２３には、第２の回路１２２、ゲートライン１０７、第３の回路１２３から信号を出力するための接続端子１１６が接続されている。なお第２の回路１２２に入力される基準となる電位とは、本明細書では、画素に設けられた第１のトランジスタ２０１の閾値電圧（Ｖｔｈ）とほぼ同じ電位が望ましく、０．１〜２．０Ｖ程度であることが望ましい。
【０１２６】
また、補正回路９０１は、検査回路１２６から接続端子１１６に引き回される配線、接続端子４０１、接続端子９０２に接続されている。なお、検査回路１２６に接続された接続端子１１６には第３の回路１２３より出力された信号が入力され、接続端子４０１には書き込み制御信号ＳＷＥが入力され、接続端子９０２には書き込み制御信号を制御するための信号ＳＷＥＷＥが入力されている。そして補正回路９０１により制御される書き込み制御信号が、ソース信号線駆動回路１０２に入力される。
【０１２７】
なお、図１７において書き込み制御信号ＳＷＥ（ソース  ライト  イネーブル信号）とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＨｉｇｈ電位が入力されることで、ソースラインにＨｉｇｈ電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号ＳＷＥのＬｏｗ電位が入力されることでソースラインにＬｏｗ電位が書き込まれるものとする。また、図１７において書き込み制御信号を制御するための信号ＳＷＥＷＥとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＬｏｗ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号ＳＷＥＷＥのＨｉｇｈ電位が入力されることで、ソース信号線駆動回路への書き込み制御信号ＳＷＥの出力が供給、または停止が選択されるものであるとする。
【０１２８】
なお、本実施の形態においては、検査回路１２６における第１の回路１２１、第２の回路１２２、及び第３の回路１２３の回路構成については、実施の形態３において図２３、図２４、図２５を用いて示した例の説明を援用する。また補正回路９０１の回路構成については、実施の形態２について図１１、図２２を用いて示した例の説明を援用する。また検査回路１２６の動作についても実施の形態１の検査回路１０６の動作と同様であるためここでは実施の形態１における図８の説明を援用する。また補正回路９０１の動作についても実施の形態２と同様であるため、ここでは実施の形態２における図１２の説明を援用する。
【０１２９】
その結果、検査回路１２６の出力である第１の回路１２１から接続端子１１４への出力は、補正回路９０１により常に補正することでソースラインの電位ＳＬがゲートラインの電位を下回ることなく、表示を良好に行うことができる。また補正は、第３の回路１２３から接続端子１１６への出力される信号にて行うことにより、表示装置に内蔵された補正回路９０１で補正を行うことができる。もちろん実施の形態１で示した効果である表示パネルが表示中であっても接続端子に出力されたソースラインの電位ＳＬから画素の第１のトランジスタの閾値電圧を減算した信号を対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することもできる。特に本発明の実施の形態においては、実際の表示に寄与するゲートライン及びソースラインの電位を切り替え回路１３０１で切り替えながら検査回路１２６に出力することにより検査を行うことができるため、より表示装置における正確な表示を行うことができる。なお、接続端子１１４、接続端子１１５、及び接続端子１１６は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に新たに配線を引き回しておいて、その先に新たに接続端子を設ける構成としてもよい。
【０１３０】
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１３１】
本発明の表示装置が有する画素は、実施の形態１で示した図２に示す構成に限定されない。図１８（Ａ）に、本発明の表示装置が有する画素の一形態を示す。図１８に示す画素は、発光素子１８０１と、スイッチング用トランジスタ１８０２と、駆動用トランジスタ１８０３と、発光素子１８０１への電流の供給の有無を選択する電流制御用トランジスタ１８０４とを有している。さらに図１８（Ａ）には示されていないが、ビデオ信号の電圧を保持するための容量素子を画素に形成しても良い。
【０１３２】
駆動用トランジスタ１８０３及び電流制御用トランジスタ１８０４は、同じ極性であっても異なる極性であってもどちらでも良い。駆動用トランジスタ１８０３は飽和領域で動作させ、電流制御用トランジスタ１８０４は線形領域で動作させる。なお駆動用トランジスタ１８０３は飽和領域で動作させることが望ましいが、本発明は必ずしもこの構成に限定されず、駆動用トランジスタ１８０３を線形領域で動作させても良い。また、スイッチング用トランジスタ１８０２は線形領域で動作させる。スイッチング用トランジスタ１８０２は、ｎチャネル型であってもｐチャネル型であってもどちらでも良い。
【０１３３】
図１８（Ａ）のように、駆動用トランジスタ１８０３がｐ型の場合、発光素子１８０１の陽極を第１の電極とし、陰極を第２の電極として用いるのが好ましい。逆に駆動用トランジスタ１８０３がｎ型の場合、発光素子１８０１の陰極を第１の電極とし、陽極を第２の電極として用いるのが好ましい。
【０１３４】
スイッチング用トランジスタ１８０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１８０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１８０４のゲートに接続されている。駆動用トランジスタ１８０３のゲートは電源線Ｖｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ１８０３及び電流制御用トランジスタ１８０４は、電源線Ｖｉから供給される電流が、駆動用トランジスタ１８０３及び電流制御用トランジスタ１８０４のドレイン電流として発光素子１８０１に供給されるように、電源線Ｖｉ、発光素子１８０１と接続されている。本実施の形態では、駆動用トランジスタ１８０３のソースが電源線Ｖｉに接続され、駆動用トランジスタ１８０３と発光素子１８０１の第１の電極との間に、電流制御用トランジスタ１８０４が設けられている。
【０１３５】
容量素子を形成する場合、該容量素子が有する２つの電極は、一方が電源線Ｖｉに接続され、もう一方が電流制御用トランジスタ１８０４のゲートに接続されるようにする。容量素子は、電流制御用トランジスタ１８０４のゲート電圧を保持するために設けられている。
【０１３６】
なお、図１８（Ａ）に示す画素の構成は、本発明の一形態を示したに過ぎず、本発明の発光装置は図１８（Ａ）に限定されない。例えば図１８（Ｂ）に示すように、駆動用トランジスタ１８０３のドレイン端子を発光素子１８０１の第１の電極に接続し、駆動用トランジスタ１８０３と電源線Ｖｉの間に電流制御用トランジスタ１８０４を形成しても良い。なお図１８（Ｂ）では、図１８（Ａ）において既に示したものに同じ符号を付す。
【０１３７】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせて実施することが可能である。
【実施例２】
【０１３８】
本発明の表示装置は、対向基板により封止した後において、表示不良を検査しつつ、且つ補正することで歩留まりをあげることができるので、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラやデジタルスチルカメラといったカメラ等の、大量生産される電子機器が有する表示部として用いるのに最適である。
【０１３９】
その他、本発明の表示装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１９に示す。
【０１４０】
図１９（Ａ）は携帯電話であり、本体１９０１、表示部１９０２、音声入力部１９０３、音声出力部１９０４、操作キー１９０５を含む。本発明の表示装置を表示部１９０２に用いることにより、本発明の電子機器の一つである携帯電話を完成させることができる。
【０１４１】
図１９（Ｂ）はビデオカメラであり、本体１９０６、表示部１９０７、筐体１９０８、外部接続ポート１９０９、リモコン受信部１９１０、受像部１９１１、バッテリー１９１２、音声入力部１９１３、操作キー１９１４、接眼部１９１５等を含む。本発明の表示装置を表示部１９０７に用いることにより、本発明の電子機器の一つであるビデオカメラを完成させることができる。
【０１４２】
図１９（Ｃ）は表示ディスプレイであり、筐体１９１６、表示部１９１７、スピーカー部１９１８等を含む。本発明の表示装置を表示部１９１７に用いることにより、本発明の電子機器の一つである表示ディスプレイを完成させることができる。なお、表示ディスプレイには、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１４３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１４４】
なお、本実施例は、本明細書中の実施の形態及び他の実施例と適宜組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１４５】
【図１】本発明の構成に関するブロック図。
【図２】本発明の画素構成に関する回路図。
【図３】本発明の画素構成に関する回路図。
【図４】本発明の構成に関するブロック図。
【図５】本発明の検査回路に関する回路図。
【図６】本発明の検査回路に関する回路図。
【図７】本発明の検査回路に関する回路図。
【図８】本発明の構成に関するタイミングチャート図。
【図９】本発明の構成に関するブロック図。
【図１０】本発明の構成に関するブロック図。
【図１１】本発明の補正回路に関する回路図。
【図１２】本発明の構成に関するタイミングチャート図。
【図１３】本発明の構成に関するブロック図。
【図１４】本発明の表示装置における切り替え回路の回路図。
【図１５】本発明の構成に関するブロック図。
【図１６】本発明の構成に関するブロック図。
【図１７】本発明の構成に関するブロック図。
【図１８】本発明の画素構成に関する回路図。
【図１９】本発明の表示装置を具備する電子機器に関する図。
【図２０】従来例について説明するブロック図。
【図２１】従来例について検査をおこなう際の説明図。
【図２２】本発明の補正回路に関する回路図およびタイミングチャート図。
【図２３】本発明の検査回路に関する回路図。
【図２４】本発明の検査回路に関する回路図。
【図２５】本発明の検査回路に関する回路図。
【符号の説明】
【０１４６】
１００    基板
１０１    ゲート信号線駆動回路
１０２    ソース信号線駆動回路
１０３    画素部
１０４    接続端子
１０５    接続端子部
１０６    検査回路
１０７    ゲートライン
１０８    ソースライン
１０９    画素
１１０    対向基板
１１１    第１の回路
１１２    第２の回路
１１３    第３の回路
１１４    接続端子
１１５    接続端子
１１６    接続端子
１１７    ダミーのゲートライン
１１８    ダミーのソースライン
１２１    第１の回路
１２２    第２の回路
１２３    第３の回路
１２６    検査回路
２０１    第１のトランジスタ
２０２    第２のトランジスタ
２０３    保持容量
２０４    電源線
２０５    発光素子
２０６    対向電極
３０１    トランジスタ
３０２    保持容量
３０３    液晶素子
３０４    対向電極
４０１    接続端子
９０１    補正回路
９０２    接続端子
１１０１    メモリ回路
１１０２    インバータ回路
１１０３    ＮＡＮＤ回路
１１０４    インバータ回路
１１０５    インバータ回路
１１０６    アナログスイッチ
１１０７    トランジスタ
１３０１    切り替え回路
１３０２    接続端子
１４０１    アナログスイッチ
１４０２    インバータ回路
１４０３    トランジスタ
１４０４    アナログスイッチ
１４０５    インバータ回路
１４０６    トランジスタ
１８０１    発光素子
１８０２    スイッチング用トランジスタ
１８０３    駆動用トランジスタ
１８０４    電流制御用トランジスタ
１９０１    本体
１９０２    表示部
１９０３    音声入力部
１９０４    音声出力部
１９０５    操作キー
１９０６    本体
１９０７    表示部
１９０８    筐体
１９０９    外部接続ポート
１９１０    リモコン受信部
１９１１    受像部
１９１２    バッテリー
１９１３    音声入力部
１９１４    操作キー
１９１５    接眼部
１９１６    筐体
１９１７    表示部
１９１８    スピーカー部
２０００    基板
２００１    ゲート信号線駆動回路
２００２    ソース信号線駆動回路
２００３    画素部
２００４    接続端子
２００５    接続端子部
２００６    ゲートライン
２００７    ソースライン
２００８    画素
２００９    電源線
２０１０    対向基板
２１０１    プローブ
２２０１    インバータ回路
２２０２    アナログスイッチ
２２０３    トランジスタ
１１０１Ａ    信号切り替え回路
１１０１Ｂ    信号保持回路
【図１】
0005127244.tif 000002
【図２】
0005127244.tif 000003
【図３】
0005127244.tif 000004
【図４】
0005127244.tif 000005
【図５】
0005127244.tif 000006
【図６】
0005127244.tif 000007
【図７】
0005127244.tif 000008
【図８】
0005127244.tif 000009
【図９】
0005127244.tif 000010
【図１０】
0005127244.tif 000011
【図１１】
0005127244.tif 000012
【図１２】
0005127244.tif 000013
【図１３】
0005127244.tif 000014
【図１４】
0005127244.tif 000015
【図１５】
0005127244.tif 000016
【図１６】
0005127244.tif 000017
【図１７】
0005127244.tif 000018
【図１８】
0005127244.tif 000019
【図１９】
0005127244.tif 000020
【図２０】
0005127244.tif 000021
【図２１】
0005127244.tif 000022
【図２２】
0005127244.tif 000023
【図２３】
0005127244.tif 000024
【図２４】
0005127244.tif 000025
【図２５】
0005127244.tif 000026