(57)【特許請求の範囲】
【請求項１】
キャップ絶縁層を層間誘電体上に付着し、
複数のトレンチを前記層間誘電体の第１および第２の領域と前記キャップ絶縁層とに形
成し、
前記領域中のトレンチの集中度の比較にもとづいて、前記第１の領域上の前記キャップ
絶縁層を除去し、前記キャップ絶縁層を前記第２の領域上に残留させるステップ、
前記除去するステップは、さらに、前記第１および第２の領域間で化学機械研磨率を調
節するステップを具備する半導体装置の製造方法。
【請求項２】
さらに、前記第１の領域中のトレンチ密度を計算し、
前記トレンチ密度をあらかじめ定められた密度のカットオフ値と比較するステップを含
み、
前記トレンチ密度は、前記トレンチにより占有される前記第１の領域の面積のパーセン
テージであり、前記あらかじめ定められたカットオフ値はパーセンテージである請求項１
に記載の方法。
【請求項３】
半導体層と、
前記半導体層上に配置された層間誘電体と、
第１のトレンチ密度を有する、前記層間誘電体の第１の領域中の第１の複数のトレンチ
と、
前記第１のトレンチ密度よりも小さい第２のトレンチ密度を有する、前記層間誘電体の
第２の領域中の第２の複数のトレンチと、
前記第１の領域上にはなく、前記第２の領域上だけに配置されているキャップ絶縁層と
を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の相互接続構造およびその方法に関する。
【背景技術】
【０００２】
半導体製造プロセスは非常に小規模に実行され、半導体ウェハ中の微量の不純物は装置を動作不能にする可能性がある。この理由のため、不純物の出現および影響を減少することを助けることのできる改良された製造方法が必要とされている。このような方法の中には、内部環境から不必要な粒子を取り除くことを確実にするために高度に濾過処理されたクリーンルームが含まれている。このような濾過システムは有効であるが、これらは完全からは程遠く、濾過されたクリーンルーム中に依然として存在する種々のタイプの不純物が残留する。このような不純物がクリーンルームに残留すると、これらは残念ながら、製造プロセス中に半導体ウェハおよび装置により吸収される可能性があり、望まない結果につながる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１は、このような不所望な結果を受ける可能性のある製造プロセス中の半導体装置の基本的な例を示している。このプロセスにおいて、回路構成要素は、層間（またはレベル間）誘電体（ＩＬＤ）１００のような基板上に形成されている。構成要素はＩＬＤ１００中にトレンチ１０１を作成することにより形成され、トレンチは異なる導電体／絶縁体／半導体材料で充填され、半導体回路の相互接続部、トランジスタ素子などを形成している。ＩＬＤ１００が、湿気、アンモニア粒子のような不純物を有する環境で製造されるとき、これらの不純物はＩＬＤ１００により吸収される可能性がある。ＩＬＤ１００によるこのような不純物の吸収は、ＩＬＤ１００上に作成される装置の誘電定数（ｋ）を低下させる望ましくない影響を与える可能性がある。
【０００４】
製造プロセスには、ＩＬＤ１００が幾つかの吸収された不純物を脱ガスすることを可能にする、アニールのような、幾つかのステップが含まれる可能性がある。しかしながら、この脱ガスは均等に行われない。たとえば、ＩＬＤ１００はトレンチが比較的密に集まった部分１０２を含むことができ、他方で、他の部分１０３は隔離されて、あまり密に集まっていない。これらの部分は異なる脱ガス量を生じる。密に集まった部分１０２では、トレンチにより露出されるＩＬＤ１００の表面積がより大きいために、多くの脱ガスが生じる可能性がある（たとえばＩＬＤ１００中に延在するトレンチの側壁は付加的な表面領域を作成する）。密ではない部分１０３では、トレンチが少数であるので露出される表面が少ないため、生じる脱ガスは少ない。
【０００５】
この脱ガスの不均等により、装置の部分を横切るＩＬＤ１００の誘電定数（ｋ）に変化が生じる可能性がある。このような変化は半導体装置の設計および構成の信頼性を低下させ、この不均等が減少および／または最小にされるならば、技術的進歩が得られるであろう。
【課題を解決するための手段】
【０００６】
この要約部分は、以下の詳細な説明部分でさらに説明する簡単にされた形態の概念の選択を紹介するために記載されている。この要約部分は請求されている主題の主要な特徴または基本的特徴を識別することを意図しておらず、また請求された主題の技術的範囲の決定を助けるために使用されることを意図しているものでもない。
【０００７】
ある観点では、半導体装置の製造方法は、キャップ絶縁層を層間の誘電体に付着し、トレンチを誘電体中に形成し、領域中のトレンチの集中度にもとづいて高密度領域と低密度領域とを識別するステップを含むことができる。あらかじめ定められたカットオフ値を超える高いトレンチ密度を有する領域はキャップ絶縁層が除去され、それによってキャップ絶縁層は低い密度の領域のみに残る。
【０００８】
バリア層および／またはシード金属のような相互接続材料は、結果的に装置上に相互接続部を形成するために、トレンチに付着させることができる。ある観点では、関与される金属にしたがって、ダマシンプロセスを付着に使用することができる。
【０００９】
ある観点では、相互接続材料が付着された後に、除去を行うことができる。この除去は化学機械研磨を使用し、層間の異なる誘電体領域にわたって研磨率を調節することによって行わせることができる。他の観点では、除去は、フォトレジストエッチングプロセスによって、相互接続材料がトレンチに付加される前に行わせることができる。不必要な相互接続材料を除去するためのその後の化学機械研磨は、異なる誘電体領域にわたって異なる研磨率を調節する必要なく、行わせることができる。
【００１０】
領域が高いトレンチ密度を有するか低いトレンチ密度を有するかを決定するために、領域の表面区域はその領域のトレンチにより占有されている表面区域と比較させることができ、結果的に割合が高いおよび／または低い密度の領域を規定するあらかじめ定められたカットオフ値と比較させることができる。
【００１１】
これらおよびその他の特徴を以下に、さらに詳細に説明する。
【発明を実施するための最良の形態】
【００１２】
図２Ａは一例のＩＬＤ１００を示し、これはシリコンオキシカーバイド（ＳｉＣＯＨ）、ＣｘＨｙなどのような任意の誘電体物質であってもよい。図は半導体装置の２つの部分を示しており、左に示されている部分は右に示されている部分よりも高いトレンチ密度を有している。キャップ絶縁体２０１は任意の所望の付着技術（たとえば、蒸着、スパッタリングなど）を使用して、ＩＬＤ１００上に付着させることができる。キャップ絶縁体２０１は不必要な不純物を吸収できる任意の所望の物質であってもよい。たとえば、テトラエトキシシラン（ＴＥＯＳ）またはシリコンオキシカーバイド（ＳｉＣＯＨ）をキャップ絶縁体２０１の物質として使用することができる。
【００１３】
キャップ絶縁体２０１が付着されるとき、その後、ライン相互接続部のような種々の回路構成要素の作成のために必要とされる種々のトレンチ２０２がＩＬＤ１００上に形成される。それらのトレンチはフォトレジストエッチングおよび／またはその他のリソグラフ技術のような任意の所望のプロセスを使用して形成することができる。トレンチはその後、（窒化チタニウム（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などの金属のような）バリア材料２０３と、銅（Ｃｕ）、アルミニウム（Ａｌ）または銀（Ａｇ）のような金属またはその他の導電性材料２０４とで裏打ちさせることができ、これらは最初に、導電性材料２０４のシード層を与えるなどの任意の所望の技術を使用して付着させることができる。
【００１４】
ＩＬＤ１００の設計は、高いトレンチ集中度を有するＩＬＤ１００の表面部分と、低いトレンチ集中度を有するＩＬＤ１００の表面部分とを識別するために検査することができる。これは種々の方法で行わせることができる。たとえば、ＩＬＤ１００の所定部分を占有するトレンチ表面区域の量を識別する割合を計算するために、以下の計算を行うことができる。
【００１５】
ＳRATIO＝ＳTRENCH／ＳPORTION
この例では、ＳPORTIONは検査されるＩＬＤ１００部分の元の（たとえば、トレンチが形成される前の）表面積を指しており、ＳTRENCHは考慮されているＩＬＤ１００の部分中のトレンチ構造により占有されるＩＬＤ１００の表面区域を示しており、ＳRATIOはトレンチ構造により占有されている部分の表面積の割合を示している。先に参照した部分は、ＩＬＤ１００の表面を、それぞれ固有のＳRATIOを有する部分のグリッド（たとえば、１平方マイクロメートル、１００平方マイクロメートルなど）に分割するなどの任意の方法で規定することができる。
【００１６】
特定の部分のＳRATIOは、その後、高密度および／または低密度部分についてのあらかじめ定められたカットオフ値と比較させることができる。たとえば、５０％の高密度のカットオフ値が規定され、これは比率が５０％を超える部分は高密度と考えられることを意味している。さらにまたは代わりに、３０％の低密度のカットオフ値が規定され、それによって比率が３０％未満の部分は低密度と考えられる。設計者の選択肢にしたがって、その他の値をこれらの比率のいずかに使用することができる（たとえば、高密度のカットオフ値４０％、６０％など、低密度のカットオフ値２０％、２５％など）。
【００１７】
同じ結果を実現するために先の説明の変形を行うこともできる。たとえば、計算された比は占有される表面区域の量とは反対に、トレンチの形成後に残留している露出されたＩＬＤ１００の表面区域を識別することができる。その計算は、ＩＬＤ１００の残留する元の表面区域の量を計算した後に、側壁表面区域を付加することなどにより、トレンチの深さも考慮することができる。
【００１８】
１以上のこれらの計算を使用して、ＩＬＤ１００のある部分は高密度部分１０１ａとして指定してもよく、他の部分は低密度部分１０１ｂとして指定される。高密度部分１０１ａと低密度部分１０１ｂとが識別されるとき、これらは製造プロセスにおいて異なる処理を受けることができる。図２Ｄに示されているように、化学機械研磨（ＣＭＰ）をバリア金属ライナー２０３と導電性材料２０４の不必要な部分とを除去するために適用させることができる。この研磨は半導体装置の種々の部分で異なるように制御することができ、それによってその部分が高密度部分であるか、または低密度部分であるかにしたがって、異なる量のキャップ絶縁体２０１が除去される。図２Ｄの例では、キャップ絶縁層２０１は高密度領域１０１ａから完全に除去されるが、低密度領域１０１ｂでは残留するか保持される。このＣＭＰは多くの方法で制御することができる。たとえば、２つの領域の研磨率は、各領域で使用されるスラリーの型式あるいは各領域で使用される下方向の力を調節することによって、相互に関連して調節することができる。
【００１９】
キャップ絶縁層２０１の材料は、ＩＬＤ１００から前述の水およびアンモニア粒子のようなある不純物を吸収する。したがって、先にＩＬＤ１００に吸収された不純物を、残留しているキャップ絶縁層２０１によって低密度領域１０１ｂから引き出すことができる。キャップ絶縁層２０１は、また、半導体装置の外部のソースからのＩＬＤ１００に対する余分な不純物の吸収を阻止することを助ける。このキャップ絶縁層２０１を高密度領域１０１ａにはなく、低密度領域１０１ｂには設けることによって、低密度領域１０１ｂは高密度領域１０１ａで増加された脱ガスを補償するために、余分な不純物を脱ガスすることができる。結果として、さらに不純物の均等な分布が異なる密度の区域間についてＩＬＤ１００中で実現させることができ、装置の異なる部分間の誘電定数（ｋ）の変化を減少させることができる。
【００２０】
図３Ａ−図３Ｅは、幾つかの変更を有するが、図２Ａ−図２Ｄで示されているのと多くの同じプロセスステップを示している。図３Ａおよび図３Ｂは、図２Ａおよび図２Ｂと同じであるが、トレンチ２０２が図３Ｂで形成された後、高密度として指定されているＩＬＤ１００の区域からキャップ絶縁層２０１を除去するためにエッチングステップを行わせることができる。このエッチングは、たとえば、キャップ絶縁層２０１の適切な部分を除去するためにマスキングおよびフォトレジスト技術を使用することにより行わせることができる。図３Ｃに示されているように、キャップ絶縁層２０１は高密度区域１０１ａにおいて、ＩＬＤ１００の表面から完全に除去されているが、低密度区域１０１ｂの表面上には残されている。その後、図３Ｄおよび図３Ｅに示されているように、図２Ｃおよび図２Ｄに関して前述したように、それぞれライナー２０３および導電性材料（たとえば、金属）２０４が付着され、ＣＭＰを使用して研磨される。この例では、図３Ｄと図３Ｅとの間のプロセスで使用されるＣＭＰの量は、高密度領域と低密度領域との間で同じであってもよく、異なる領域で異なる研磨率を調節する必要性を避けることができる。
【００２１】
これまで説明した技術および構造はここで説明した種々の特徴の単なる例示にすぎないので、これらの方法に対する他の変形も可能である。たとえば、いずれの部分が高密度であるか低密度であるかを決定するステップは前述の特別なステップで行われる必要はなく、代わりに、製造プロセス中の任意の時期（たとえば、初期の設計段階に、トレンチが形成される前の製造期間中など）に行わせることが可能である。さらに、前述の例は特定の付着タイプおよび／または除去プロセス、特定の材料例を参照しているが、これらは単なる例示であり、本発明の応用はこれらの特定の例に限定されない。別の例として、初期のキャップ絶縁層２０１は高密度部分１０１ａに付着させる必要は全くなく、その代わりに層２０１は低密度部分１０１ｂだけに選択的に付着させてもよい。
【００２２】
構造的特徴および／または方法論の実行に対して特別な言葉で主題を説明したが、特許請求の範囲で規定されている主題は必ずしも特別な特徴または前述の実行に限定されないことが理解されるであろう。むしろ、前述した特定の特徴および実行は特許請求の範囲の発明を実施する例示的な形態として開示されたものである。
【図面の簡単な説明】
【００２３】
【図１】半導体製造プロセスの基本的な一例を示す図。
【図２Ａ】半導体製造プロセスのステップを示す図。
【図２Ｂ】半導体製造プロセスのステップを示す図。
【図２Ｃ】半導体製造プロセスのステップを示す図。
【図２Ｄ】半導体製造プロセスのステップを示す図。
【図３Ａ】別の半導体製造プロセスのステップを示す図。
【図３Ｂ】別の半導体製造プロセスのステップを示す図。
【図３Ｃ】別の半導体製造プロセスのステップを示す図。
【図３Ｄ】別の半導体製造プロセスのステップを示す図。
【図３Ｅ】別の半導体製造プロセスのステップを示す図。
【図１】
0005134828.tif 000002
【図２Ａ】
0005134828.tif 000003
【図２Ｂ】
0005134828.tif 000004
【図２Ｃ】
0005134828.tif 000005
【図２Ｄ】
0005134828.tif 000006
【図３Ａ】
0005134828.tif 000007
【図３Ｂ】
0005134828.tif 000008
【図３Ｃ】
0005134828.tif 000009
【図３Ｄ】
0005134828.tif 000010
【図３Ｅ】
0005134828.tif 000011