(57)【特許請求の範囲】
【請求項１】
直流電源と、前記直流電源の正極に接続されたインダクタと、前記インダクタとＧＮＤ間に接続された第１のスイッチング素子と、前記インダクタに第２のスイッチング素子を介して接続された平滑コンデンサと、前記第１及び第２のスイッチング素子のＯＮ／ＯＦＦ制御を行うドライバ制御部と、負荷電流に応じて前記ドライバ制御部の制御動作を切り替える制御切り替え手段とを備え、
前記第２のスイッチング素子が直列に２個接続されて構成され、一方のスイッチング素子はバックゲートをインダクタ側、他方のスイッチング素子はバックゲートを前記平滑コンデンサ側に接続され、
前記制御切り替え手段からの指示に応じて、前記ドライバ制御部は、前記第２のスイッチング素子をＯＮ／ＯＦＦ制御またはＯＦＦ制御に切り替え、
前記昇圧型ＤＣ／ＤＣコンバータのスタンバイ時に第２のスイッチ素子がＯＦＦしている際に、前記平滑コンデンサに直流電流の電荷の充電を防止するように制御したことを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項２】
直流電源と、前記直流電源の正極に接続されたインダクタと、前記インダクタとＧＮＤ間に接続された第１のスイッチング素子と、前記インダクタに第２のスイッチング素子を介して接続された平滑コンデンサと、前記第１及び第２のスイッチング素子のＯＮ／ＯＦＦ制御を行うドライバ制御部と、負荷電流に応じて前記ドライバ制御部の制御動作を切り替える制御切り替え手段とを備え、前記制御切り替え手段からの指示に応じて、前記ドライバ制御部は、前記第２のスイッチング素子をＯＮ／ＯＦＦ制御またはＯＦＦ制御に切り替え、
前記トライバ制御部は、２つの第２のスイッチング素子のうち一方の第２のスイッチング素子をＯＮさせるとともに、他方の第２のスイッチング素子を負荷電流が小さいときＯＦＦ制御に切り替え、負荷電流が大きいときＯＮ／ＯＦＦ制御に切り替えることを特徴とする昇圧型ＤＣ／ＤＣコンバータ。
【請求項３】
前記ドライバ制御部は、前記負荷電流が小さいとき前記第２のスイッチング素子をＯＦＦ制御に切り替え、前記負荷電流が大きいとき前記第２のスイッチング素子をＯＮ／ＯＦＦ制御に切り替えることを特徴とする請求項１または請求項２に記載の昇圧型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型ＤＣ／ＤＣコンバータに関し、特に、第１のスイッチング素子と第２のスイッチング素子の制御を同期させることで、入力側の電力を出力側に供給する昇圧型ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
電源装置の中で、入力電圧を所定の出力電圧に変換する方法として、スイッチング型ＤＣ／ＤＣコンバータを用いて電力を高変換効率で変換する方法が広く用いられている。
【０００３】
このスイッチング型ＤＣ／ＤＣコンバータは、第１のスイッチング素子と第２のスイッチング素子を同期して制御することによってスイッチング素子がチャネルを形成できるため、スイッチング素子のＯＮ抵抗を小さくでき、重負荷時にも高効率な電力変換が可能となる。しかし、重負荷時には高い電力変換効率が得られるが、軽負荷時には第２のスイッチング素子のスイッチング時に発生する充放電電流が無視できなくなるため、全体として変換効率が低下してしまう。
【０００４】
特許文献１には、第１のスイッチング素子と第２のスイッチング素子を同期して制御することによってスイッチング素子のＯＮ抵抗を小さくすることで、重負荷時にも高効率な電力変換が得られる方法が開示されている。
【特許文献１】特開２００１−１９７７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のような昇圧ＤＣ／ＤＣコンバータの制御方法では、重負荷時には高効率な電力変換が得られるが、軽負荷時には第１のスイッチング素子と第２のスイッチング素子が共にスイッチングしてしまうので、回路内スイッチング素子抵抗は小さくできるが、前記スイッチング素子を充放電するための消費電流が無視できなくなるため、軽負荷時に高効率な電力変換を得ることが難しいという難点がある。
【０００６】
本発明は、負荷電流が重負荷時と軽負荷時での第２のスイッチング素子の制御方法を切り替えることで、重負荷時、軽負荷時共に重負荷時に高効率な電力変換が得られる昇圧型ＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の昇圧型ＤＣ/ＤＣコンバータは、直流電源と、前記直流電源の正極に接続されたインダクタと、前記インダクタとＧＮＤ間に接続された第１のスイッチング素子と、前記インダクタに第２のスイッチング素子を介して接続された平滑コンデンサと、前記第１及び第２のスイッチング素子のＯＮ／ＯＦＦ制御を行うドライバ制御部と、負荷電流に応じて前記ドライバ制御部の制御動作を切り替える制御切り替え手段とを備え、
前記第２のスイッチング素子が直列に２個接続されて構成され、一方のスイッチング素子はバックゲートをインダクタ側、他方のスイッチング素子はバックゲートを前記平滑コンデンサ側に接続され、
前記制御切り替え手段からの指示に応じて、前記ドライバ制御部は、前記第２のスイッチング素子をＯＮ／ＯＦＦ制御またはＯＦＦ制御に切り替え、
前記昇圧型ＤＣ／ＤＣコンバータのスタンバイ時に第２のスイッチ素子がＯＦＦしている際に、前記平滑コンデンサに直流電流の電荷の充電を防止するように制御したことを特徴とする。
【０００８】
上記の構成によれば、重負荷時には第１のスイッチング素子と第２のスイッチング素子を同期して制御することによってスイッチング素子がチャネルを形成できるため、スイッチング素子のＯＮ抵抗を小さくでき、重負荷時にも高効率な電力変換が可能となる。そして、軽負荷時には第２のスイッチング素子をＯＦＦし続ける制御に切り替えることで軽負荷時に前記第２のスイッチング素子制御のための充放電電流を削減し、軽負荷時にも高効率な電力変換が得られる。
【００１０】
上記した構成のように、第２のスイッチング素子を直列に２個接続し、１方はバックゲートをインダクタ側、他方はバックゲートを平滑コンデンサ側に接続することで、前記昇圧型ＤＣ／ＤＣコンバータがＯＦＦしているときに出力側端子に電圧が見えないように制御できる。
【発明の効果】
【００１１】
上記したように、負荷電流に応じ第２のスイッチング素子の制御方法を切り替えることで、軽負荷時には第２のスイッチをＯＦＦし続けることで第２のスイッチング素子がスイッチングする時に発生する充放電電流を削減し、軽負荷時消費電流の低減を図り、軽負荷時効率向上を達成できる。
【発明を実施するための最良の形態】
【００１２】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００１３】
図１は、この発明の第１実施形態にかかる昇圧型ＤＣＤＣコンバータの構成を示すブロック回路図である。
【００１４】
この実施形態の昇圧型ＤＣＤＣコンバータ１０は、入力電源１１の正極側端子とインダクタ１２の一端が直列に接続される。そして、入力電源１１の負極側の端子は接地（ＧＮＤ）されている。インダクタンス１２の他端は、ＮＭＯＳで構成された第１のスイッチング素子１３及びＰＭＯＳで構成された第２のスイッチング素子１４が接続されている。第１のスイッチング素子１３は、入力電源１１の負極側に接続されている。
【００１５】
一方、第２のスイッチング素子１４は出力用の平滑用コンデンサ１６に直列に接続される。第１のスイッチング素子１３及び第２のスイッチング素子１４のゲートには、ドライバ制御部１５からの制御信号が与えられる。ドライバ制御部１５は、出力電圧に応じて、第１のスイッチング素子１３及び第２のスイッチング素子１４の与える周期の電圧を制御し、第１のスイッチング素子１３及び第２のスイッチング素子１４をそれぞれ駆動する。
【００１６】
ドライバ制御部１５には、スイッチ制御切替信号１８及び起動信号１９が与えられる。
【００１７】
起動信号１９によってドライバ制御部１５が制御を始め、スイッチ制御切替信号１８によって、第２のスイッチング素子１４の制御方法が切り替えられる。スイッチ制御切替信号１８は、軽負荷時モードの時にはオン（ＯＮ）、重負荷時モードの時にはオフ（ＯＦＦ）となり、負荷状態により、第２のスイッチング素子１４の制御方法を切り替える。
【００１８】
制御方法は、ドライバ制御部１５から所定の周期の電圧が第１のスイッチング素子１３及び第２のスイッチング素子１４のゲートに印加され、電圧が第１のスイッチング素子１３のゲートに印加されているときに第１のスイッチング素子１３はオン（ＯＮ）状態となり、ドレイン・ソース間は通電されインダクタ１２にエネルギーが蓄えられる。第１のスイッチング素子１３がオン（ＯＮ）状態からオフ(ＯＦＦ)状態になったときに、第２のスイッチング素子１４がオフ(ＯＦＦ)状態からオン(ＯＮ)状態になり、インダクタ１２に蓄えられたエネルギーから発生した電圧を第２のスイッチング素子１４を介してＶｏｕｔに出力され、負荷１７に電流が流れる。そして、同時に平滑コンデンサ１６を充電する。また、第１のスイッチング素子１３がオン(ＯＮ)状態のときは、第２のスイッチング素子１４はオフ(ＯＦＦ)状態となり平滑コンデンサ１６の放電により負荷１７に電流が流れる。
【００１９】
図２は、図１に示す昇圧型ＤＣＤＣコンバータ１０の動作タイミングチャートである。ドライバ制御部１５は、起動信号１９がオン（ＯＮ）すると、動作制御が始まり、起動信号１９がオフ（ＯＦＦ）している場合、第１のスイッチング素子１３及び第２のスイッチング素子１４はオフ（ＯＦＦ）している。
【００２０】
重負荷時には、起動信号１９がオン（ＯＮ）しているときにスイッチ制御切替信号１８はオフ（ＯＦＦ）となり、第１のスイッチング素子１３と第２のスイッチング素子１４が同期して制御される。この結果、スイッチング素子１３、１４がチャネルを形成できるため、スイッチング素子のオン（ＯＮ）抵抗を小さくでき、重負荷時にも高効率な電力変換が可能となる。
【００２１】
軽負荷時には、起動信号１９がオン（ＯＮ）しているときに、スイッチ制御切替信号１８がオン（ＯＮ）し、ドライバ制御部１５の制御が切り替わり、第１のスイッチング素子１３はＯＮ／ＯＦＦ制御、第２のスイッチング素子１４はオフ（ＯＦＦ）しつづける制御になる。
【００２２】
このように、軽負荷時には、第２のスイッチング素子１４をオフ（ＯＦＦ）し続ける制御に切り替えることで、軽負荷時に第２のスイッチング素子１４の制御のための充放電電流を削減し、軽負荷時にも高効率な電力変換が得られる。
【００２３】
Ｖｏｕｔ電圧は、起動信号１９がオフ（ＯＦＦ）しているときは電源電圧１１の電圧になり、起動信号１９がオン（ＯＮ）すると昇圧型ＤＣＤＣコンバータ１０が動作するため、所望のＶｏｕｔ電圧で安定する。
【００２４】
次に、この発明の第２の実施形態につき、図３および図４に従い説明する。図３は、この発明の第２の実施形態にかかる昇圧型ＤＣＤＣコンバータの構成を示すブロック回路図である。この第２の実施形態の昇圧型ＤＣＤＣコンバータ４０は、入力電源４１の正極側端子とインダクタ４２の一端が直列に接続される。そして、入力電源４１の負極側の端子は接地されている。インダクタンス４２の他端は、ＮＭＯＳで構成された第１のスイッチング素子４３及びＰＭＯＳで構成された２つの直列接続の第２のスイッチング素子４４、４５が接続されている。第１のスイッチング素子４３は、入力電源４１の負極側に接続されている。
【００２５】
一方、第２のスイッチング素子４５は出力用の平滑用コンデンサ４７に接続される。第１のスイッチング素子４３及び第２のスイッチング素子４４、４５のゲートには、ドライバ制御部４６からの制御信号が与えられる。
【００２６】
ドライバ制御部４６には、スイッチ制御切替信号４９及び起動信号５０が与えられる。
【００２７】
起動信号５０によってドライバ制御部４６が制御を始め、スイッチ制御切替信号４９によって、第２のスイッチング素子４４、４５の制御方法が切り替えられる。
【００２８】
第１の実施形態と同様に、スイッチ制御切替信号４９は、軽負荷時モードの時にはオン（ＯＮ）、重負荷時モードの時にはオフ（ＯＦＦ）となり、負荷状態により、第２のスイッチング素子１４の制御方法を切り替える。
【００２９】
上記したように、この第２の実施形態は、図１に示した第１の実施形態と基本構成は同様である。が、第２のスイッチング素子４４、４５をインダクタ４２とＶｏｕｔの間に直列に２つ接続している。
【００３０】
スイッチング素子４４はバックゲートをインダクタ４２側に接続し、スイッチング素子４５はバックゲートをＶｏｕｔ側に接続している。
【００３１】
図１の構成は、昇圧型ＤＣＤＣコンバータがオフ（ＯＦＦ）しているとき、第１のスイッチング素子及び第２のスイッチング素子はオフ（ＯＦＦ）しているが、Ｖｏｕｔと第２のスイッチング素子のインダクタ側電位を比較すると、後者の方が電位が高くなるため、バックゲートをＶｏｕｔ側に接続している場合、基板を介して電荷がＶｏｕｔ側へ流れてしまい、負荷に電圧がみえてしまう。そこで、この第２の実施形態では、第２のスイッチング素子４４、４５のバックゲートをインダクタ４２側に接続したスイッチング素子を直列に繋げ、昇圧型ＤＣＤＣコンバータがオフ（ＯＦＦ）しているとき、負荷に電圧が見えない構成にしたものである。
【００３２】
図４は、図３に示す昇圧型ＤＣＤＣコンバータ４０の動作タイミングチャートである。
【００３３】
起動信号５０がオフ（ＯＦＦ）している場合、第１のスイッチング素子４３及び第２のスイッチング素子４４、４５はオフ（ＯＦＦ）している。
【００３４】
ドライバ制御部４６は、起動信号５０がオン（ＯＮ）すると動作制御が始まり、負荷時には、起動信号５０がオン（ＯＮ）しているときにスイッチ制御切替信号４９はオフ（ＯＦＦ）となり、第１のスイッチング素子４３と第２のスイッチング素子４５が同期して制御される。また、第２のスイッチング素子４４はオン（ＯＮ）状態が維持される。
【００３５】
また、軽負荷時は、ドライバ制御部４６は、起動信号５０がオン（ＯＮ）しているときに、スイッチ制御切替信号４９がＯＮ（軽負荷時）すると、ドライバ制御部４６の制御が切り替わり、第１のスイッチング素子４３はＯＮ／ＯＦＦ制御、第２のスイッチング素子４４はオン（ＯＮ）し続け、第２のスイッチング素子４５オフ（ＯＦＦ）し続ける制御になる。Ｖｏｕｔ電圧は、起動信号５０がオフ（ＯＦＦ）しているときは０Ｖになり、起動信号５０がオン（ＯＮ）すると昇圧型ＤＣＤＣコンバータ４０が動作するため、所望のＶｏｕｔ電圧で安定する。
【００３６】
図５は、昇圧型ＤＣＤＣコンバータ効率を縦軸、負荷電流を横軸に、第２のスイッチング素子の制御方法別に表したものである。点線で示した負荷以上の場合には、重負荷状態であり、スイッチ制御切替信号１８（４９）がオフ（ＯＦＦ）している。このときの効率曲線にほとんど差は無い。これに対して、点線で示した負荷より小さい場合には軽負荷の状態であり、スイッチ制御切替１８（４９）信号がオン（ＯＮ）している。このときには、第２のスイッチング素子１４(４５)をオフ（ＯＦＦ）している制御方法の方が高くなる。これは、負荷電流が少ない状態で、第２のスイッチング素子をＯＮ／ＯＦＦ制御させる時に発生する第２のスイッチング素子のゲート電圧充放電電流損失より第２のスイッチング素子をオフ（ＯＦＦ）してスイッチング素子のダイオード特性で出力電圧を安定させる時に発生する損失少なくなるためである。この発明は、前記効果を利用し、軽負荷時にも高効率な電力変換が得られる昇圧型ＤＣ／ＤＣコンバータを達成することができる。
【００３７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３８】
【図１】この発明の第１の実施の形態に関わる昇圧型ＤＣＤＣコンバータの構成を示すブロック回路図である。
【図２】図１に示す昇圧型ＤＣＤＣコンバータのスイッチ制御切替信号毎のスイッチング素子制御方法とタイミング及び出力電圧を示したタイミングチャートである。
【図３】この発明の第２の実施の形態に関わる昇圧型ＤＣＤＣコンバータの構成を示すブロック回路図である。
【図４】図２に示す昇圧型ＤＣＤＣコンバータのスイッチ制御切替信号毎のスイッチング素子制御方法とタイミング及び出力電圧を示したタイミングチャートである。
【図５】第２のスイッチング素子の制御方法別の効率曲線を示した特性図である。
【符号の説明】
【００３９】
１０、４０  昇圧型ＤＣＤＣコンバータ、１１、４１  入力電源、１２、４２  インダクタ、１３、４３  第１のスイッチング素子、１４、４４、４５  第２のスイッチング素子、１５  ドライバ制御部、１６、４７  平滑用コンデンサ、1８、４９  スイッチ制御切替信号、１９、５０  起動信号。
【図１】
0005286717.tif 000002
【図２】
0005286717.tif 000003
【図３】
0005286717.tif 000004
【図４】
0005286717.tif 000005
【図５】
0005286717.tif 000006