(57)【特許請求の範囲】
【請求項１】
任意のバス幅で構成された外部バスを介して複数の外部ＣＰＵと接続され、前記外部バスを介して各外部ＣＰＵとデータの送受信を行う外部インタフェース部、及び該外部インタフェース部を通じて入力されたデータに従って画像処理を行う画像処理部を備える画像処理装置において、
外部ＣＰＵを判別するための判定値として各外部ＣＰＵが指定するアドレス信号の特定ビットの値を設定すると共に、前記判定値に応じてデータ変換方式を設定することにより、エンディアンの切替方法を設定するエンディアン切替レジスタ部と、
外部ＣＰＵからのデータが前記外部インタフェースより内部バスを経由して入力された場合、前記エンディアン切替レジスタ部に設定された判定値及びデータ変換方式を参照して、入力されたデータに対するデータ変換処理の要否を判断し、データ変換処理が必要と判断した場合、エンディアンを切り替えるべく、入力されたデータを変換するデータ変換部と、
該データ変換部が出力するデータを格納するレジスタ部と
を備えることを特徴とする画像処理装置。
【請求項２】
任意のバス幅で構成された外部バスを介して外部ＣＰＵと接続され、前記外部バスを介して前記外部ＣＰＵとデータの送受信を行う外部インタフェース部、及び該外部インタフェース部を通じて入力されたデータに従って画像処理を行う画像処理部を備える画像処理装置において、
第１の内部バスに接続された内部ＣＰＵと、
前記外部ＣＰＵ及び内部ＣＰＵを判別するための判定値として前記外部ＣＰＵ及び内部ＣＰＵが指定するアドレス信号の特定ビットの値を設定すると共に、前記判定値に応じてデータ変換方式を設定することにより、エンディアンの切替方法を設定するエンディアン切替レジスタ部と、
前記外部ＣＰＵ又は内部ＣＰＵからのデータが前記第１の内部バスを経由して入力された場合、前記エンディアン切替レジスタ部に設定された判定値及びデータ変換方式を参照して、入力されたデータに対するデータ変換処理の要否を判断し、データ変換処理が必要と判断した場合、エンディアンを切り替えるべく、入力されたデータを変換するデータ変換部と、
該データ変換部が第２の内部バスを通じて出力するデータを格納するレジスタ部と
を備えることを特徴とする画像処理装置。
【請求項３】
前記外部バスのバス幅と前記内部バスのバス幅とが異なる場合、前記内部バスのバス幅に一致させるように、入力されたデータに対して所定のビットを抽出するビット抽出部を備えることを特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項４】
請求項１から請求項３の何れか１つに記載の画像処理装置と、該画像処理装置によって処理された画像をシート上に形成する画像形成部とを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ固有の仕様によりエンディアンが異なる場合であっても、通信を可能とするデータ変換装置を有し、転送効率を低下させることなく高速処理を実現する画像処理装置及び画像形成装置に関する。
【背景技術】
【０００２】
データバスには、固有の仕様があり、ＣＰＵ、ＡＳＩＣなどのデバイス間の通信が制限されている。そこで、複数のデバイス間で通信を行う際には、事前に指定されたＣＰＵの仕様に基づいてインタフェース部を設計することにより、ＣＰＵのエンディアンに対して対処することが行われている。
【０００３】
また、任意のデータ幅を有するインタフェースからのデータを暗号化する際に、予め設定されたバス幅の設定値に基づいて入力データレジスタのバス幅を制御すると共に、予め設定されたエンディアン設定値に基づいて入力データのバイトオーダを制御して、入力データレジスタに格納する技術が提案されている（特許文献１を参照）。
【０００４】
上記エンディアンは、電源がオンされたとき、ＣＰＵの初期設定動作によって設定されるものであり、任意のデータ幅を有するインタフェースからのデータを暗号化する場合に、システム側のＣＰＵ等におけるバイトオーダ変更処理の負担を軽減し、データ転送処理の高速化を実現している。
【特許文献１】特開２００３−２６３１０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１では、事前にＣＰＵから転送されるデータのエンディアンを設定することが提案されているが、システム上に複数のＣＰＵが存在し、かつリトル・エンディアン及びビッグ・エンディアンが混在する場合、各ＣＰＵがエンディアンを切り替えてから通信するといった手順が増えるため、ソフトウェア上で待ち時間が発生するなど効率的な通信ができない。
【０００６】
また、エンディアンをリトル・エンディアン用に切り替えた際に、誤ってビッグ・エンディアンのＣＰＵからアクセスが発生した場合、正常な通信ができず、不具合を招く場合がある。逆の場合も同様である。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、複数のＣＰＵなどから任意のエンディアンで転送される場合であっても、転送効率を低下させることなく高速処理を実現する画像処理装置、及び該画像処理装置を備えた画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る画像処理装置は、任意のバス幅で構成された外部バスを介して複数の外部ＣＰＵと接続され、前記外部バスを介して各外部ＣＰＵとデータの送受信を行う外部インタフェース部、及び該外部インタフェース部を通じて入力されたデータに従って画像処理を行う画像処理部を備える画像処理装置において、外部ＣＰＵを判別するための判定値として各外部ＣＰＵが指定するアドレス信号の特定ビットの値を設定すると共に、前記判定値に応じてデータ変換方式を設定することにより、エンディアンの切替方法を設定するエンディアン切替レジスタ部と、外部ＣＰＵからのデータが前記外部インタフェースより内部バスを経由して入力された場合、前記エンディアン切替レジスタ部に設定された判定値及びデータ変換方式を参照して、入力されたデータに対するデータ変換処理の要否を判断し、データ変換処理が必要と判断した場合、エンディアンを切り替えるべく、入力されたデータを変換するデータ変換部と、該データ変換部が出力するデータを格納するレジスタ部とを備えることを特徴とする。
【０００９】
ＡＳＩＣ（Application Specific Integrated Circuit）に代表される画像処理装置をデータバスを介して外部ＣＰＵと接続する際、ＣＰＵ固有のバス仕様により直接接続することができない場合が存在する。本発明では、外部インタフェース部と内部処理ブロック（画像処理部）との間の内部バス上にデータ変換部を設け、このデータ変換部によりデータ変換を行うことでエンディアンの切り替えを行う。そのため、複数の外部ＣＰＵから任意のエンディアンでデータが転送される場合であっても、転送効率を低下させることなく高速処理を実現する。
【００１０】
本発明に係る画像処理装置は、任意のバス幅で構成された外部バスを介して外部ＣＰＵと接続され、前記外部バスを介して前記外部ＣＰＵとデータの送受信を行う外部インタフェース部、及び該外部インタフェース部を通じて入力されたデータに従って画像処理を行う画像処理部を備える画像処理装置において、第１の内部バスに接続された内部ＣＰＵと、前記外部ＣＰＵ及び内部ＣＰＵを判別するための判定値として前記外部ＣＰＵ及び内部ＣＰＵが指定するアドレス信号の特定ビットの値を設定すると共に、前記判定値に応じてデータ変換方式を設定することにより、エンディアンの切替方法を設定するエンディアン切替レジスタ部と、前記外部ＣＰＵ又は内部ＣＰＵからのデータが前記第１の内部バスを経由して入力された場合、前記エンディアン切替レジスタ部に設定された判定値及びデータ変換方式を参照して、入力されたデータに対するデータ変換処理の要否を判断し、データ変換処理が必要と判断した場合、エンディアンを切り替えるべく、入力されたデータを変換するデータ変換部と、該データ変換部が第２の内部バスを通じて出力するデータを格納するレジスタ部とを備えることを特徴とする。
【００１１】
本発明にあっては、外部インタフェース部と内部処理ブロック（画像処理部）との間の内部バス上にデータ変換部を設け、このデータ変換部によりデータ変換を行うことでエンディアンの切り替えを行う。そのため、外部ＣＰＵ及び内部バスに接続された内部ＣＰＵからそれぞれ任意のエンディアンでデータが転送される場合であっても、転送効率を低下させることなく高速処理を実現する。
【００１２】
本発明に係る画像処理装置は、前記外部バスのバス幅と前記内部バスのバス幅とが異なる場合、前記内部バスのバス幅に一致させるように、入力されたデータに対して所定のビットを抽出するビット抽出部を備えることを特徴とする。
【００１３】
本発明にあっては、内部バスのバス幅に一致させるように、入力されたデータに対して所定のビットを抽出するため、内部バスが外部バスと異なるデータ幅であっても、転送効率を低下させることなく高速処理を実現する。
【００１４】
本発明に係る画像形成装置は、前述した発明の何れか１つに記載の画像処理装置と、該画像処理装置によって処理された画像をシート上に形成する画像形成部とを備えることを特徴とする。
【００１５】
本発明にあっては、画像処理装置へのデータの転送効率が低下しないため、画像形成時の全体の処理効率を上げることができる。
【発明の効果】
【００１６】
本発明による場合は、外部インタフェース部と内部処理ブロック（画像処理部）との間の内部バス上にデータ変換部を設け、このデータ変換部によりデータ変換を行うことでエンディアンの切り替えを行う。そのため、複数の外部ＣＰＵから任意のエンディアンでデータが転送される場合であっても、転送効率を低下させることなく高速処理を実現することができる。
【００１７】
また、本発明による場合は、外部ＣＰＵ及び内部バスに接続された内部ＣＰＵからそれぞれ任意のエンディアンでデータが転送される場合であっても、転送効率を低下させることなく高速処理を実現することができる。
【００１８】
更に、本発明による場合は、内部バスのバス幅に一致させるように、入力されたデータに対して所定のビットを抽出するため、内部バスが外部バスと異なるデータ幅であっても、転送効率を低下させることなく高速処理を実現することができる。例えば、外部ＣＰＵを備えた外部バスのデータ幅を３２ビット、装置内の内部バスのデータ幅を１６ビットとした場合、入力されたデータについて上位１６ビット又は下位１６ビットにおいて受信不可能なデータが発生するが、本発明では、そのような場合に任意のビットのみをマスクすることができる。
【００１９】
更に、本発明による場合は、画像処理装置へのデータの転送効率が低下しないため、画像形成時の全体の処理効率を上げることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１は実施の形態１に係るシステム構成を示すブロック図である。実施の形態１に係る画像処理装置１０Ａは、任意のバス幅で構成された外部バス１と接続及び通信を行う外部インタフェース部１１、内部バス１３Ａを介して外部インタフェース部１１と接続され、画像処理装置１０Ａ内のエンディアンと異なる場合に入力データのデータ構成を変換するデータ変換部１２、内部バス１３Ｂを経由して転送されたデータを格納するレジスタ部１４、エンディアンの切替方法を設定するエンディアン切替レジスタ部１５、及びレジスタ部１４に格納されたデータを用いて画像処理を行う画像処理部１６〜１８を備える。
【００２１】
画像処理部１６〜１８が実行する画像処理装置としては、例えば、入力階調補正、領域分離処理、色補正、黒生成下色除去処理、空間フィルタ処理、出力階調補正、階調再現処理などが挙げられる。
【００２２】
画像処理装置１０Ａの外部には、互いにエンディアンの異なる２個のＣＰＵ２，３が外部バス１を介して接続されている。これらのＣＰＵ２，３は、外部インタフェース部１１及びデータ変換部１２を通して画像処理装置１０Ａと通信を行うように構成されている。
【００２３】
図２はデータ変換部１２が実行する処理内容を説明する説明図である。まず、エンディアン切替レジスタ部１５により、任意のアドレス信号に対してリトル・エンディアン又はビッグ・エンディアンを切り替えるための条件設定を行う。例えば、アクセスするアドレスの上位ビットを参照して判定することができる。ＣＰＵ２がアクセスするアドレスが１０００ｈであり、ＣＰＵ３がアクセスするアドレスが２０００ｈである場合、データ変換部１２は、アドレスの１２，１３ビットが「０１」であれば、データ構成の変換を行わず、アドレスの１２，１３ビットが「１０」であれば、データ構成の変換を行うものとすると、ＣＰＵ３からアクセスがある場合、データ構成の変換が行われる。例えば、入力データを「０ｘ１２３４ＡＢＣＤ」とした場合、ＣＰＵ３からアクセスがある場合、データは「０ｘＣＤＡＢ３４１２」に変換される。
【００２４】
次に、外部インタフェース部１１より入力された外部ＣＰＵ（ＣＰＵ２，３）のアドレス信号の特定ビットから、データ構成を判定する。データ構成を判定した後、リトル・エンディアンであれば下位バイトから、ビッグ・エンディアンであれば上位バイトからというようにデータ構成を変換する。変換されたデータは、画像処理装置１０Ａ内のレジスタ部１４に必要なパラメータとして書き込まれる。
【００２５】
図３は実施の形態１に係る画像処理装置１０Ａが実行する処理の手順を示すフローチャートである。画像処理装置１０Ａは、まず、外部に接続されているＣＰＵの個数を確認し、外部に接続されているＣＰＵ（外部ＣＰＵ）が複数であるか否かを判断する（ステップＳ１１）。
【００２６】
外部ＣＰＵが複数であると判断した場合（Ｓ１１：ＹＥＳ）、画像処理装置１０Ａは各ＣＰＵのエンディアンを確認し、異なるエンディアンが混在しているか否かを判断する（ステップＳ１２）。
【００２７】
外部ＣＰＵが１個であると判断した場合（Ｓ１１：ＮＯ）、又は各ＣＰＵのエンディアンが共通であると判断した場合（Ｓ１２：ＮＯ）、外部インタフェース部１１を通じて入力されたデータをレジスタ部１４に書き込む（ステップＳ１９）。
【００２８】
ステップＳ１２で異なるエンディアンが混在していると判断した場合（Ｓ１２：ＹＥＳ）、画像処理装置１０Ａは、エンディアンの切替方法を設定する。具体的には、各ＣＰＵを判別するためのアドレス信号上の特定ビット及び特定ビットの判定値をエンディアン切替レジスタ部１５に設定し（ステップＳ１３，Ｓ１４）、設定した特定ビット及び判定値により判別されるＣＰＵからデータが入力された際のデータ変換方式をエンディアン切替レジスタ部１５に設定する（ステップＳ１５）。
【００２９】
次に、画像処理装置１０Ａは、外部ＣＰＵから発行されるアドレス信号の特定ビットを参照することにより（ステップＳ１６）、データ変換処理が必要であるか否かを判断する（ステップＳ１７）。
【００３０】
データ変換処理が必要であると判断した場合（Ｓ１７：ＹＥＳ）、入力データのデータ構成をデータ変換部１２にて変換し（ステップＳ１８）、変換したデータをレジスタ部１４に書き込む（Ｓ１９）。また、データ変換処理が不要であると判断した場合（Ｓ１７：ＮＯ）、入力データのデータ構成を変換せずにレジスタ部１４に書き込む（Ｓ１９）。
【００３１】
実施の形態２．
実施の形態１では、画像処理装置１０Ａの外部に複数のＣＰＵが接続されたシステム構成について説明したが、装置の内部及び外部にそれぞれ１個以上のＣＰＵを備えるシステム構成についても、上述したエンディアン切替方法を適用することができる。本実施の形態では、装置の内部及び外部にそれぞれ１個のＣＰＵを備えるシステム構成について説明を行う。
なお、実施の形態１と同一の構成部材には同一の符号を付して説明することとする。
【００３２】
図４は実施の形態２に係るシステム構成を示すブロック図である。実施の形態２に係る画像処理装置１０Ｂは、任意のバス幅で構成された外部バス１と接続及び通信を行う外部インタフェース部１１、内部バス１３Ａ上に接続されるＣＰＵ１９、内部バス１３Ａを介して外部インタフェース部１１と接続され、画像処理装置１０Ｂ内のエンディアンと異なる場合に入力データのデータ構成を変換するデータ変換部１２、内部バス１３Ｂを経由して転送されたデータを格納するレジスタ部１４、エンディアンの切替方法を設定するエンディアン切替レジスタ部１５、及びレジスタ部１４に格納されたデータを用いて画像処理を行う画像処理部１６〜１８を備える。
【００３３】
画像処理装置１０Ｂの外部には、装置内部のＣＰＵ１９とエンディアンの異なるＣＰＵ４が外部バス１を介して接続されている。外部ＣＰＵであるＣＰＵ４が画像処理装置１０Ｂを含む他の装置（例えば、スキャナ装置）の動作等の制御も行う場合、電源がオンされた時に画像処理の初期設定を行い、内部ＣＰＵであるＣＰＵ１９で個々の画像処理部１６〜１８の詳細な制御を行う場合に適用することができる。ＣＰＵ１９が行う制御としては、例えば、原稿種別の判別結果に基づく領域分離処理、空間フィルタ処理、階調再現処理のパラーメタの設定が挙げられる。
【００３４】
図５はデータ変換部１２が実行する処理内容を説明する説明図である。まず、エンディアン切替レジスタ部１５により、任意のアドレス信号に対してリトル・エンディアン又はビッグ・エンディアンを切り替えるための条件設定を行う。条件設定の方法は実施の形態１と同様である。
【００３５】
次に、外部インタフェース部１１より入力された外部のＣＰＵ４からのアドレス信号、又は内部バス１３Ａ上に配置されたＣＰＵ１９からのアドレス信号の特定ビットに基づいてデータ構成を判定する。データ構成を判定した後、リトル・エンディアンであれば下位バイトから、ビッグ・エンディアンであれば上位バイトからというようにデータ構成を変換する。変換されたデータは、画像処理装置１０Ｂ内のレジスタ部１４に必要なパラメータとして書き込まれる。
【００３６】
実施の形態３．
本実施の形態では、装置内部で使用される内部バスのバス幅が外部バスのバス幅と異なるシステム構成において、エンディアンを切り替える方法について説明する。
なお、実施の形態１と同一の構成部材には同一の符号を付して説明することとする。
【００３７】
図６は実施の形態３に係るシステム構成を示すブロック図である。実施の形態３に係る画像処理装置１０Ｃは、装置内と異なるバス幅で構成された外部バス１と接続及び通信を行う外部インタフェース部１１、内部バス１３Ａを介して外部インタフェース部１１と接続され、画像処理装置１０Ｃ内のエンディアンと異なる場合にデータ構成を変換するデータ変換部１２、変換されたデータの任意のビットのみを抽出し、出力するビット抽出部１２Ａ、内部バス１３Ｂを経由して転送されたデータを格納するレジスタ部１４、エンディアン切替方法を設定するエンディアン切替レジスタ部１５、マスク処理を施す任意のビットを設定するビットマスクレジスタ部２０、及びレジスタ部１４に格納されたデータを用いて画像処理を行う画像処理部１６〜１８を備える。
【００３８】
画像処理装置１０Ｃの外部には、互いにエンディアンの異なる２個のＣＰＵ５，６が外部バス１を介して接続されている。これらのＣＰＵ５，６は、外部インタフェース部１１及びデータ変換部１２を通して画像処理装置１０Ｃと通信を行うように構成されている。
【００３９】
上述した構成の場合、１つのＡＳＩＣをビット数が異なる他の機種に用いる場合に適用することができる。
【００４０】
図７はデータ変換部１２が実行する処理内容を説明する説明図である。まず、エンディアン切替レジスタ部１５により、任意のアドレス信号に対してリトル・エンディアン又はビッグ・エンディアンを切り替えるための条件設定を行う。条件設定の方法は実施の形態１と同様である。
【００４１】
次に、ビットマスクレジスタ部２０により、入力データに対して任意のビットをマスクするための条件設定を行う。マスク処理を施すビットは、例えば、ＣＰＵが処理を行うビット数とＡＳＩＣのビット数を比較することにより決定される。図７の例では、外部ＣＰＵであるＣＰＵ５，６がそれぞれ３２ビット、画像処理装置１０Ｃ内が１６ビットであるので、ビットマスクレジスタ部２０は、１６ビットをマスクするように設定されている。
【００４２】
そして、データ変換部１２のビット抽出部１２Ａでは、ＣＰＵ５，６がアクセスするアドレスの１２，１３ビットを参照し、１２，１３ビットが「０１」の場合は、上位１６ビットをマスクし、「１０」の場合は、下位１６ビットをマスクする。
【００４３】
次に、外部インタフェース部１１より入力されたＣＰＵ５又はＣＰＵ６のアドレス信号の特定ビットから、データ構成及びマスクビットを判定する。
【００４４】
データ構成及びマスクビットの判定の後、リトル・エンディアンであれば下位ビットから、ビッグ・エンディアンであれば上位バイトからというようにデータ構成を変換し、ビット抽出部１２Ａによってマスクされなかった有効データのみを出力する。変換されたデータは、画像処理装置１０Ｃ内のレジスタ部１４に必要なパラメータとして書き込まれる。
【００４５】
図８は実施の形態３に係る画像処理装置１０Ｃが実行する処理の手順を示すフローチャートである。画像処理装置１０Ｃは、まず、外部に接続されているＣＰＵの個数を確認し、外部に接続されているＣＰＵ（外部ＣＰＵ）が複数であるか否かを判断する（ステップＳ２１）。
【００４６】
外部ＣＰＵが複数であると判断した場合（Ｓ２１：ＹＥＳ）、画像処理装置１０Ｃは各ＣＰＵのエンディアンを確認し、異なるエンディアンが混在しているか否かを判断する（ステップＳ２２）。
【００４７】
外部ＣＰＵが１個であると判断した場合（Ｓ２１：ＮＯ）、又は各ＣＰＵのエンディアンが共通であると判断した場合（Ｓ２２：ＮＯ）、外部インタフェース部を通じて入力されたデータをレジスタ部１４に書き込む（ステップＳ３１）。
【００４８】
ステップＳ２２で異なるエンディアンが混在していると判断した場合（Ｓ２２：ＹＥＳ）、画像処理装置１０Ｃは、エンディアンの切替方法を設定する。具体的には、各ＣＰＵを判別するためのアドレス信号上の特定ビット及び特定ビットの判定値をエンディアン切替レジスタ部１５に設定し（ステップＳ２３，Ｓ２４）、設定した特定ビット及び判定値により判別されるＣＰＵからデータが入力された際のデータ変換方式をエンディアン切替レジスタ部１５に設定する（ステップＳ２５）。
【００４９】
また、画像処理装置１０Ｃは、ビットマスクレジスタ部２０に対してマスク処理を施すビットを設定する（ステップＳ２６）。
【００５０】
次に、画像処理装置１０Ｃは、外部ＣＰＵから発行されるアドレス信号の特定ビットを参照し（ステップＳ２７）、特定ビットに応じたビットマスク処理を行う（ステップＳ２８）。
【００５１】
また、画像処理装置１０Ｃは、参照した特定ビットに基づいてデータ変換処理が必要であるか否かを判断し（ステップＳ２９）、データ変換処理が必要であると判断した場合（Ｓ２９：ＹＥＳ）、入力データのデータ構成を変換する（ステップＳ３０）。データ構成が変換されたデータは、レジスタ部１４に書き込まれる（Ｓ３１）。また、データ変換処理が不要であると判断した場合（Ｓ２９：ＮＯ）、入力データはデータ構成が変換されずにレジスタ部１４に書き込まれる（Ｓ３１）。
【００５２】
なお、実施の形態３では、実施の形態１で示したシステム構成に対し、ビット抽出部１２Ａとビットマスクレジスタ部２０とを付加した構成について説明したが、実施の形態２で示したシステム構成に対して適用してもよい。この場合も、実施の形態３と同様の効果が得られる。
【００５３】
実施の形態４．
以下、本発明に係る画像形成装置をデジタルカラー複写機に適用した形態について説明する。
【００５４】
図９は本実施の形態に係るデジタルカラー複写機の内部構成を示すブロック図である。本実施の形態に係るデジタルカラー複写機は、原稿を光学的に読み取り、デジタル形式のＲＧＢ信号（画像データ）を出力するカラー画像入力装置１２１、カラー画像入力装置１２１により出力された画像データに対して後述するような画像処理を施すカラー画像処理装置１００、カラー画像処理装置１００により処理された画像データに基づきシート上に画像を形成するカラー画像出力装置１２２、及びユーザに対して報知すべき情報を表示し、ユーザによる操作支持を受付ける操作パネル１２３を備える。これらは、外部バス１２０を介して互いに接続されている。
【００５５】
カラー画像入力装置１２１は、ＣＣＤなどの光学情報を電気信号に変換するデバイスを備えたスキャナ部、スキャナ部が出力するアナログのＲＧＢ信号をデジタル信号に変換するＡＤ変換部、デジタル形式に変換されたＲＧＢ信号に対してカラー画像入力装置１２１の照明系、結像系、撮像系で生じる各種の歪みを取り除く処理を施すシェーディング補正部などを備え、原稿を光学的に読み取ることにより得られたデジタル形式のＲＧＢ信号を出力する。また、カラー画像入力装置１２１では、カラーバランスの調整や、濃度信号などカラー画像処理装置１００に採用されている画像処理システムの扱い易い信号に変換する処理を行う。
【００５６】
カラー画像処理装置１００は、外部バス１２０と接続及び通信を行う外部インタフェース部１０１、内部バス１０２Ａ上に接続されるＣＰＵ１０３、内部バス１０２Ａを介して外部インタフェース部１０１と接続され、カラー画像処理装置１００内のエンディアンと異なる場合に入力データのデータ構成を変換するデータ変換部１０４、内部バス１０２Ｂを経由して転送されたデータを格納するレジスタ部１０５、エンディアンの切替方法を設定するエンディアン切替レジスタ部１０６、及びレジスタ部１０５に格納されたデータを用いて画像処理を行う画像処理部１１０を備える。
【００５７】
画像処理部１１０は、例えば、原稿種別自動判別部１１１、入力階調補正部１１２、領域分離処理部１１３、色補正部１１４、黒生成下色除去部１１５、空間フィルタ処理部１１６、出力階調補正部１１７、階調再現処理部１１８などにより構成される。
【００５８】
以下、カラー画像処理装置１００のデータ変換部１０４が実行する処理について説明する。まず、エンディアン切替レジスタ部１０６により、任意のアドレス信号に対してリトル・エンディアン又はビッグ・エンディアンを切り替えるための条件設定が行われる。条件設定の方法は実施の形態１と同様である。
【００５９】
そして、外部インタフェース部１０１より入力された外部装置（すなわち、カラー画像入力装置１２１、操作パネル１２３）からのアドレス信号、又は内部バス１０２Ａ上に配置されたＣＰＵ１０３からのアドレス信号の特定ビットに基づいてデータ構成を判定する。データ構成を判定した後、リトル・エンディアンであれば下位バイトから、ビッグ・エンディアンであれば上位バイトからというようにデータ構成を変換する。変換されたデータは、カラー画像処理装置１００内のレジスタ部１０５に必要なパラメータとして書き込まれる。
【００６０】
次に、画像処理部１１０内での処理内容を説明する。原稿種別自動判別部１１１では、カラー画像入力装置１２１にて各種の歪みが取り除かれカラーバランスの調整がなされたＲＧＢ信号（ＲＧＢの濃度信号）より、読みとられた原稿が文字原稿であるか、印刷写真原稿であるか、あるいは、文字と印刷写真が混在した文字印刷写真原稿であるか等の原稿種別の判別を行う。
【００６１】
入力階調補正部１１２は、原稿種別自動判別部１１１から出力されたＲＧＢ信号に対して、下地濃度の除去やコントラストなどの画質調整処理を施す。
【００６２】
領域分離処理部１１３は、ＲＧＢ信号より、入力画像中の各画素を文字領域、網点領域、写真領域のいずれかに分離するものである。領域分離処理部１１３は、分離結果に基づき、画素がどの領域に属しているかを示す領域識別信号を、黒生成下色除去部１１５、空間フィルタ処理部１１６、および階調再現処理部１１８へと出力すると共に、入力階調補正部１１２より出力された入力信号をそのまま後段の色補正部１１４に出力する。
【００６３】
色補正部１１４では、色再現の忠実化を図るために、不要吸収成分を含むＣＭＹ色材の分光特性に基づいた色濁りを取り除く処理を行う。
【００６４】
黒生成下色除去部１１５は、色補正後のＣＭＹの３色信号から黒（Ｋ）信号を生成する黒生成、元のＣＭＹ信号から黒生成で得たＫ信号を差し引いて新たなＣＭＹ信号を生成する処理を行うものである。これによりＣＭＹの３色信号はＣＭＹＫの４色信号に変換される。
【００６５】
空間フィルタ処理部１１６は、黒生成下色除去部より入力されるＣＭＹＫ信号の画像データに対して、領域識別信号を基にデジタルフィルタによる空間フィルタ処理を行い、空間周波数特性を補正する。これにより出力画像のぼやけや粒状性劣化を軽減することができる。階調再現処理部１１８では、空間フィルタ処理部と同様に、ＣＭＹＫ信号の画像データに対して、領域識別信号に基づいて後述する所定の処理が施される。
【００６６】
例えば、領域分離処理部１１３にて文字に分離された領域は、文字の再現性を高めるために、空間フィルタ処理部１１６における空間フィルタに高周波成分の強調量が大きいフィルタが用いられる。同時に、階調再現処理部１１８においては、高域周波成分の再現に適した高解像度のスクリーンによる二値化もしくは多値化処理が実施される。
【００６７】
また、領域分離処理部１１３にて網点に分離された領域に関しては、空間フィルタ処理部１１６において、入力網点成分を除去するためのローパス・フィルタ処理が施される。そして、出力階調補正部１１７では、濃度信号などの信号をカラー画像出力装置の特性値である網点面積率に変換する出力階調補正処理を行った後、階調再現処理部１１８で、最終的に画像を画素に分離してそれぞれの階調を再現できるように処理する階調再現処理が施される。領域分離処理部１１３にて写真に分離された領域に関しては、階調再現性を重視したスクリーンでの二値化または多値化処理が行われる。
上述した各処理が施された画像データは、一旦メモリ（不図示）に記憶され、所定のタイミングで読み出されてカラー画像出力装置１２２に入力される。
【００６８】
カラー画像出力装置１２２は、カラー画像処理装置１００によって処理された画像データに基づく画像を紙、ＯＨＰフィルムなどのシート上に出力する装置であり、例えば、電子写真方式、インクジェット方式などの画像出力装置を採用することができる。なお、画像の出力方式は電子写真方式、インクジェット方式に限定されるものではない。
【００６９】
本実施の形態では、デジタルカラー複写機に適用した形態について説明したが、コピア機能、プリンタ機能、ファクシミリ送信機能、ｓｃａｎ  ｔｏ  ｅ−ｍａｉｌ機能等を備えるデジタルカラー複合機に適用しても良い。
【００７０】
この場合、デジタルカラー複合機はさらに、例えば、モデムやネットワークカードよりなる通信装置を備える。ファクシミリの送信を行うときは、モデムにて、相手先との送信手続きを行い送信可能な状態が確保されると、所定の形式で圧縮された画像データ（スキャナで読み込まれた画像データ）をメモリから読み出し、圧縮形式の変更など必要な処理を施して、相手先に通信回線を介して順次送信する。ファクシミリを受信する場合、ＣＰＵは、通信手続きを行いながら相手先から送信されてくる画像データを受信してカラー画像処理装置に入力し、カラー画像処理装置では、受信した画像データを、不図示の圧縮／伸張処理部にて伸張処理を施す。伸張された画像データは、必要に応じて、回転処理や解像度変換処理が行なわれ、出力階調補正、階調再現処理が施され、画像出力装置より出力される。
また、ネットワークカード、ＬＡＮケーブルを介して、ネットワークに接続されたコンピュータや他のデジタル複合機とデータ通信を行う。
【００７１】
また、本実施の形態では、カラーデジタル複写機について説明したが、モノクロの複合機であってもよい。また、単体のファクシミリ通信装置であってもよい。
【図面の簡単な説明】
【００７２】
【図１】実施の形態１に係るシステム構成を示すブロック図である。
【図２】データ変換部が実行する処理内容を説明する説明図である。
【図３】実施の形態１に係る画像処理装置が実行する処理の手順を示すフローチャートである。
【図４】実施の形態２に係るシステム構成を示すブロック図である。
【図５】データ変換部が実行する処理内容を説明する説明図である。
【図６】実施の形態３に係るシステム構成を示すブロック図である。
【図７】データ変換部が実行する処理内容を説明する説明図である。
【図８】実施の形態３に係る画像処理装置が実行する処理の手順を示すフローチャートである。
【図９】本実施の形態に係るデジタルカラー複写機の内部構成を示すブロック図である。
【符号の説明】
【００７３】
１  外部バス  
２〜５  ＣＰＵ
１０Ａ，１０Ｂ，１０Ｃ  画像処理装置
１１  外部インタフェース部
１２  データ変換部
１３Ａ，１３Ｂ  内部バス
１４  レジスタ部
１５  エンディアン切替レジスタ部
１６〜１８  画像処理部
１９  ＣＰＵ
２０  ビットマスクレジスタ部
【図１】
0005127540.tif 000002
【図２】
0005127540.tif 000003
【図３】
0005127540.tif 000004
【図４】
0005127540.tif 000005
【図５】
0005127540.tif 000006
【図６】
0005127540.tif 000007
【図７】
0005127540.tif 000008
【図８】
0005127540.tif 000009
【図９】
0005127540.tif 000010