(57)【特許請求の範囲】
【請求項１】
ゲート電極と、ソース電極と、ドレイン電極とを有する電界効果型トランジスタにおいて、
Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物半導体からなるチャネル層と、
当該チャネル層と前記ゲート電極の間に配されるゲート絶縁層と、を有し、
当該ゲート絶縁層が、Ｇａを主成分とし、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含有するアモルファス酸化物を備えていることを特徴とする電界効果型トランジスタ。
【請求項２】
前記アモルファス酸化物が、Ｔｉ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｎｂ及びＴａから選択される少なくとも一種を含有することを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項３】
前記アモルファス酸化物がＩｎとＺｎとを含有することを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項４】
前記チャネル層が、下記数式１で示されるアモルファス酸化物からなることを特徴とする請求項１から３のいずれか１項記載の電界効果型トランジスタ。
【数１】
0005177954.tif 000004
【請求項５】
前記チャネル層が、下記数式２で示されるアモルファス酸化物からなることを特徴とする請求項４記載の電界効果型トランジスタ。
【数２】
0005177954.tif 000005
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタに関し、特に、アモルファス酸化物からなる膜をゲート絶縁層とし、表示デバイスなどに応用可能な電界効果型トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極、ソース電極及びドレイン電極を備えた３端子素子である。
【０００３】
ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする電子アクテイブ素子である。
【０００４】
特に、チャネル層として、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるＦＥＴは、薄膜ＦＥＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）と呼ばれている。
【０００５】
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
【０００６】
すなわち、アクテイブ液晶表示素子（ＡＬＣＤ）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。
【０００７】
また、将来の高性能有機ＬＥＤディスプレイ（ＯＬＥＤ）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。
【０００８】
さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現されている。
【０００９】
ＴＦＴとして、現在、最も広く使われているのは、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｔｒａｎｓｉｓｔｏｒ（ＭＩＳ−ＦＥＴ）素子である。これは、チャネル層の材料として、多結晶シリコン膜又はアモルファスシリコン膜を使用している。
【００１０】
最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
【００１１】
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
【００１２】
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
【００１３】
しかし、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
【００１４】
また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
【００１５】
また、最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。
【００１６】
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。
【００１７】
さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。
【００１８】
また、可視光に対して透明であるという特徴を有している。
【００１９】
薄膜トランジスタのゲート絶縁層としては、ＳｉＯ２やＳｉＮｘなどを用いることが一般的である。
【００２０】
チャネル層に酸化物を適用したトランジスタにおいても、これらのゲート絶縁層を用いた検討がされている。
【００２１】
一方、従来、Ｇａを主成分としたゲート絶縁膜を有したトランジスタとして、特許文献１には、ＧａＮをチャネル層に用いたＦＥＴが開示されている。
【００２２】
しかし、この技術では、チャネル層に結晶性に優れた窒素化合物を適用している。
【００２３】
特許文献２には、結晶性ＺｎＯをチャネル層に用いたＴＦＴにおいて、絶縁層としてＬｉＧａＯ２、（Ｇａ1−z Ａｌz ）Ｏ２を用いることが開示されている。
【００２４】
しかし、この特許文献２に記載される絶縁層は結晶性を有した薄膜であり、チャネル層と絶縁層の格子整合の観点からそれぞれ材料を選択している。
【００２５】
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタにおいて、ＨｆＯ２やＹ２Ｏ３などの高誘電率のゲート絶縁層を用いることで、大きなオン電流を有した薄膜トランジスタを実現しようとする試みが行われている。
【非特許文献１】K.Noumra eｔ．ａl．  Nature 432, 488 (2004)
【特許文献１】特開２００５−２６８５０７号公報
【特許文献２】特開２００３−０８６８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかし、これらのゲート絶縁層では、良好なトランジスタ特性と動作安定性を併せ両立することが難しかった。
【００２７】
一つの理由としては、これらのゲート絶縁層では、ゲート絶縁層とチャネル層との良好な界面を作製することが難しいためであると考えられる。
【００２８】
ここで良好なトランジスタ特性とは、大きなオン電流と小さなオフ電流が得られることが挙げられる。
【００２９】
電界効果移動度が大きいことやノーマリーオフであることも挙げられる。
【００３０】
動作安定性とは、ヒステリシスが小さいことや、経過時間に対する安定性、駆動履歴に対する安定性、環境変化に対する安定性などが挙げられる。
【００３１】
チャネル層にアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を用いた薄膜トランジスタを検討したところ、組成や製造条件等にもよるが、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）にヒステリシスを生じる場合があった。
【００３２】
ヒステリシスの発生は、例えば、ディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作にばらつきを生み、最終的にディスプレイに画像品位を落とすことにつながる。
そこで、本発明は、良好なトランジスタ特性と動作安定性を併せ持つ薄膜トランジスタを実現することを目的とする。
【００３３】
また、チャネル層に酸化物を用いた薄膜トランジスタにおいて、ゲート絶縁層に用いられる酸化物材料に工夫を加え、上記ヒステリシスや駆動安定性の低減を図ることを目的とする。
【課題を解決するための手段】
【００３４】
本発明は、ゲート電極と、ソース電極と、ドレイン電極とを有する電界効果型トランジスタにおいて、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物半導体からなるチャネル層と、当該チャネル層と前記ゲート電極の間に配されるゲート絶縁層と、を有し、当該ゲート絶縁層が、Ｇａを主成分とするアモルファス酸化物を備えていることを特徴とする。
【発明の効果】
【００３５】
本発明によれば、薄膜トランジスタにおいて、優れたＴＦＴ特性を示し、さらに動作安定性に優れるようになる。
特に、ゲートリーク電流が小さく、比較的大きなオン電流を有したトランジスタを実現することができる。
【００３６】
また、ヒステリシスが小さく、駆動した際の経時安定性が優れたものとなる。
【発明を実施するための最良の形態】
【００３７】
以下、添付図面を参照して本発明の最良の実施の形態を詳細に説明する。
【００３８】
本発明の実施形態による電界効果トランジスタは、酸化インジウム、酸化亜鉛、酸化スズなど、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物からなるチャネル層を有する電界効果型トランジスタにおいて、ゲート絶縁層が、Ｇａを主成分とするアモルファス酸化物を備えている。
【００３９】
ゲート絶縁層としては、まず高い絶縁性（絶縁耐圧性が高い）が必要である。
【００４０】
高い絶縁性によって、ゲートリーク電流（ソース−ゲート間やドレイン−ゲート間を流れる電流）が小さいトランジスタを実現することができる。
【００４１】
また、高い絶縁性を有していれば、絶縁層の膜厚を薄くすることができるため、高性能のトランジスタを実現することができる。
【００４２】
このような高い絶縁性を有する絶縁材料を用いることで、高い電圧での駆動が可能となり、また、過電圧に対して信頼性の高いデバイスとすることができる。
【００４３】
また、ゲート絶縁層を構成する材料は、高い誘電率を有していることが好ましい。
【００４４】
高い誘電率を有することで、オン電流の大きなトランジスタを実現することができる。
【００４５】
さらに、ゲート絶縁層を構成する材料は、ＴＦＴに適用した際に、ヒステリシスが小さい素子や経時変化の小さい素子とすることができることが望まれる。
【００４６】
この点に関しては、絶縁膜内部に、チャージがトラップされにくいことが好ましい。
【００４７】
他にも、ゲート絶縁層とチャネル層との間に良好な界面が形成されることが好ましい。
【００４８】
絶縁層として、Ｇａを主成分としたアモルファス酸化物を適用することで、高い絶縁性と、比較的高い誘電率を実現できる。
【００４９】
たとえば、アモルファスＧａ２Ｏ３の薄膜においては、誘電率が９程度と比較的大きく、絶縁耐圧で４ＭＶ／ｃｍ程度を実現でき、好ましい。
【００５０】
さらに、この構成により、ＴＦＴのゲート絶縁層に適用した際に、安定したデバイス特性を得ることができる。
【００５１】
アモルファスであるため、平坦な薄膜が作製できること、結晶粒界でのチャージトラップがないために、安定した特性を得ることができると考えられる。
【００５２】
特に、Ｉｎ、又はＺｎ、或いはＳｎを主成分とするアモルファス酸化物からなるチャネル層に対して、Ｇａを主成分としたゲート絶縁層を適用することが好ましい。
【００５３】
このようなチャネル層を有したＴＦＴに対して、特に、ヒステリシスが小さく、経時安定性に優れたＴＦＴを実現できる。
【００５４】
この理由は定かではないが、Ｉｎ、又はＺｎ、或いはＳｎを主成分とする酸化物半導体とＧａを主成分とする酸化物絶縁体の間で良好な界面が形成され、界面においてチャージがトラップされにくいことが考えられる。
【００５５】
他にも、絶縁層とチャネル層の間で、原子(Ｇａ  ｅｔｃ.)の相互拡散が生じた場合にトランジスタ特性への影響が小さいことが考えられる。
【００５６】
さらには、Ｇａが拡散した際に、アモルファスのチャネル層が結晶化せず、安定なアモルファス構造が維持されるということも、理由の一つと考えることができる。
【００５７】
図１及び図２は、本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。
【００５８】
図１は、スタガ構造の例である。
【００５９】
図１において、１０は基板、１１はチャネル層、１２は絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。
【００６０】
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を備えた３端子素子である。
【００６１】
ゲート電極に電圧Ｖｇを印加して、チャネル層に流れる電流Ｉｄを制御し、ソース電極とドレイン電極間の電流Ｉｄをスイッチングする機能を有する電子アクテイブ素子である。
【００６２】
図１は、半導体チャネル層１１の上にゲート絶縁膜１２とゲート電極１５とを順に形成するトップゲート構造の例である。
【００６３】
図２は、逆スタガ構造の例である。
【００６４】
同一箇所には、図１と同様の符号が付してある。
【００６５】
また、図２の例は、ゲート電極１５の上にゲート絶縁膜１２と半導体チャネル層１１を順に形成するボトムゲート構造の例である。
【００６６】
スタガ構造、逆スタガ構造は、電極とチャネル層−絶縁層界面の配置関係からこのように呼ばれる。
【００６７】
本実施形態において、ＴＦＴの構成はこれに限定されるものでなく、任意のトップ／ボトムゲート構造、スタガ／逆スタガ構造を用いることができる。
【００６８】
（ゲート絶縁層）
ゲート絶縁層１２の材料はＧａを主成分としたアモルファス酸化物であれば、特にこだわらない。
【００６９】
たとえば、Ｇａを主成分としたアモルファス酸化物としては、Ｇａ２Ｏ３、 Ｇａ−Ｉｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｇａ−Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ａｌ−Ｏ、Ｇａ−Ｓｉ−Ｏ、Ｇａ−Ｈｆ−Ｏ、Ｇａ−Ｔｉ−Ｏなどがある。
【００７０】
本発明においてある成分を主成分とするとは、酸素以外の元素の中で当該元素が最も多いことをいう。
【００７１】
したがって、前記説明においてＧａを主成分とするとは、酸素以外の元素の中でＧａ元素を最も多く含有させることをいう。
【００７２】
また、ある元素を副成分とするとは、酸素と主成分元素に次いで多く含有させることをいう。
【００７３】
トランジスタにおいては、ゲート絶縁層とチャネル層の界面の性質が特性に大きく寄与するため、ゲート絶縁層材料とチャネル層材料の組み合わせが重要である。
【００７４】
この点に関して、特にＩｎを主成分としたチャネル層とＧａを主成分としたゲート絶縁層を組み合わせることが好ましい。
【００７５】
他にも、Ｉｎを主成分としたチャネル層と、Ｇａを主成分としＩｎを副成分としたゲート絶縁層を組み合わせる例も、好ましい例である。
【００７６】
上記したように、このようなゲート絶縁層材料とチャネル層材料の組み合わせが、良好な界面を形成するためと考えることができる。
【００７７】
このようなゲート絶縁層とチャネル層の組み合わせによって、高オン・オフ比、高飽和電流などの優れたＴＦＴ特性を有し、さらにヒステリシス特性をはじめとする駆動安定性に優れた薄膜トランジスタを実現できる。
【００７８】
他にも、Ｇａを主成分としたアモルファス酸化物が、副成分としてＴｉ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｎｂ又はＴａを含有することも好ましい。
【００７９】
このような副成分を有することで、誘電率の高い絶縁層とすることができるからである。
【００８０】
これにより、比較的にオン電流が大きい薄膜トランジスタを実現することができる。
【００８１】
ゲート絶縁層は、複数の絶縁膜を積層してもよい。
【００８２】
たとえば、ＳｉＯ２やＳｉＮｘなどの一般的な絶縁層の上に、Ｇａを主成分としたアモルファス酸化物を積層する例があげられる。
【００８３】
アモルファス酸化物からなるゲート絶縁膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法、原子層蒸着法（Atomic ＬａＹer deposition法）などの気相法を用いるのがよい。
【００８４】
なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。
【００８５】
しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
【００８６】
（チャネル層）
本発明に用いられるチャネル層を形成するアモルファス酸化物としては、酸化インジウム、酸化亜鉛、酸化スズ、酸化インジウムスズ、酸化インジウム亜鉛、酸化亜鉛スズ、酸化インジウムスズ亜鉛のように、下記の数１で示されるアモルファス半導体を用いることができる。
【００８７】
【数１】
0005177954.tif 000002
この中でも、特に、下記の数２で示されるものが好ましい。
【００８８】
【数２】
0005177954.tif 000003
たとえば、アモルファス酸化物膜は、その組成を相図で示した場合、ＳｎＯ２、Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する一元系、二元系又は三元系組成によって実現し得る。
【００８９】
三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。
【００９０】
たとえば、上記３種の化合物のうち二つを含む二元系組成（上記３角形の辺に位置する組成）のうち、Ｉｎ−Ｚｎ−Ｏ系では、Ｉｎが約３０原子％超含まれる組成で、アモルファス膜を作成することができる。
【００９１】
特に、Ｇａを主成分としたゲート絶縁層を適用した場合には、Ｉｎ（Ｚｎ又はＳｎ）を主成分としＧａを副成分としたチャネル層を適用することが好ましい。
【００９２】
この場合、特に、ヒステリシスが小さく、経時安定性に優れたＴＦＴを実現できる。
【００９３】
この理由は定かではないが、上記特定の組成を有する絶縁層とすることにより界面特性が改善され、その結果界面においてチャージがトラップされにくいことが考えられる。
【００９４】
他にも、絶縁層とチャネル層の間で、原子(Ｇａ  ｅｔｃ.)の相互拡散が生じた場合にトランジスタ特性への影響が小さいことが考えられる。
【００９５】
たとえば、その組成を相図で示した場合、Ｇａ２Ｏ３、Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する三元系組成によってチャネル層を構成することは好ましい例である。
【００９６】
すなわち、チャネル層がＩｎとＧａとＺｎを含有したアモルファス酸化物からなることは、より好ましい例である。
【００９７】
このように、チャネル層に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料のようにＧａを含有した材料を適用する場合には、絶縁層とチャネル層が同一材料系となるため低コストでの作製が可能となり、環境への負荷が小さい。
【００９８】
このようなアモルファス酸化物は以下の特徴を有している。
【００９９】
すなわち、通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少する。これに対して上記のアモルファス酸化物では、電子キャリア濃度の増加とともに電子移動度が増加する。
【０１００】
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
【０１０１】
アモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
【０１０２】
アモルファス酸化物の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いるのがよい。
【０１０３】
なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。
【０１０４】
しかし、成膜法は、これらの方法に限られるのものではない。
【０１０５】
成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
【０１０６】
また、アモルファス酸化物をチャネル層に適用する場合には、良好なＴＦＴ特性を得るために、１０Ｓ／ｃｍ以下で０．０００１Ｓ／ｃｍ以上の電気伝導度を有したアモルファス酸化物を適用することが好ましい。
【０１０７】
このような電気伝導度をえるためには、チャネル層の材料組成にも依存するが、１０１4〜１０１８／ｃｍ３程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
【０１０８】
電気伝導度にして１０Ｓ／ｃｍ以上の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。
【０１０９】
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方で、絶縁体、すなわち電気伝導度にして０．０００１Ｓ／ｃｍ以下となると、オン電流を大きくすることができなくなる。
【０１１０】
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。  
【０１１１】
通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。
【０１１２】
すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
【０１１３】
図７には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際のキャリア濃度の酸素分圧依存性の一例を示すグラフである。
【０１１４】
実際に、酸素分圧を高度に制御することで、電子キャリア濃度が１０１4〜１０１８／ｃｍ３で半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができる。このような薄膜をチャネル層に適用することで良好なＴＦＴを作成することができる。
【０１１５】
図７に示すように典型的には０．００５Ｐａ程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。
【０１１６】
０．００１Ｐａ以下では絶縁となり、一方で０．０１Ｐａ以上では電気伝導度が高すぎ、トランジスタのチャネル層としては不適合である。
【０１１７】
ソース電極１３、ドレイン電極１４及びゲート電極１５の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。
【０１１８】
たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属を用いることができる。
【０１１９】
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
【０１２０】
上記のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
【０１２１】
（ＴＦＴ特性）
図３及び図４は、本発明の電界効果型トランジスタの典型的な特性を示すグラフである。
【０１２２】
ソース・ドレイン電極間に５Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを印加を０Ｖと５Ｖの間でオンオフすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。
【０１２３】
図３はさまざまなＶｇでのＩｄ−Ｖｄ特性、図４はＶｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
【０１２４】
（ヒステリシス）
図５及び図６を用いて、ヒステリシスについて説明する。
【０１２５】
図５は、ゲート絶縁層にＹを主成分としたアモルファス酸化物を適用した場合のヒステリシスを示すグラフである。
【０１２６】
図６は、ゲート絶縁層にＧａを主成分とした酸化物を適用した場合のヒステリシスを示すグラフである。
【０１２７】
ヒステリシスとは、ＴＦＴトランスファ特性の評価において、図５及び図６に示すようにＶｄを固定して、Ｖｇを掃引（上下）させた際に、Ｉｄが電圧上昇時と下降時で異なる値を示すことをいう。
【０１２８】
ヒステリシスの差が大きいと、設定したＶｇに対して得られるＩｄの値がばらついてしまうため、ヒステリシスの差が小さい素子が好ましい。
【０１２９】
ゲート絶縁層にＹを主成分とした酸化物を適用した場合には、図５のようなヒステリシス特性を示す。
【０１３０】
これに比較して、ゲート絶縁層にＧａを主成分としたアモルファス酸化物を適用した場合には、図６のようにヒステリシスの差が小さい素子とすることができる。
【０１３１】
ゲート絶縁層にＧａを主成分としたアモルファス酸化物を適用することで、ヒステリシスが低減される物理的理由は定かではないが、キャリアがトラップされにくいチャネル層／絶縁層界面が実現されていると考えられる。
【０１３２】
以下に実施例に基づいて本発明をより具体的に説明するが、本発明はこれらによって何ら限定されるものではない。
【実施例１】
【０１３３】
アモルファスＧａ２Ｏ３絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
【０１３４】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物からなるチャネル層とアモルファスＧａ２Ｏ３からなるゲート絶縁層を有してなる。
【０１３５】
まず、ガラス基板１０（コーニング社製１７３７）上にチャネル層１１としてアモルファス酸化物膜を形成する。
【０１３６】
本実施例では、アルゴンガスと酸素ガスの混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を形成する。
【０１３７】
図８に示すようなスパッタ成膜装置を用いている。
【０１３８】
図８において、５１は試料、５２はターゲット、５３は真空ポンプ、５４は真空計、５５は基板保持手段、５６はそれぞれのガス導入系に対して設けられたガス流量制御手段、５７は圧力制御手段、５８は成膜室である。
【０１３９】
ガス導入系としては、アルゴン、酸素、アルゴンと酸素の混合ガス（Ａｒ:Ｏ２＝８０：２０）の３系統を有している。
【０１４０】
それぞれのガス流量を独立に制御可能とするガス流量制御手段５６と、排気速度を制御するための圧力制御手段５７により、成膜室内に所定のガス雰囲気を得ることができる。
【０１４１】
本実施例では、ターゲット（材料源）としては、２インチサイズのＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
【０１４２】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。成膜レートは１２ｎｍ／ｍｉｎである。また、基板温度は２５℃である。
【０１４３】
得られた膜に関し、膜面に入射Ｘ線回折（薄膜法、入射角 ０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜であることがわかる。
【０１４４】
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約６０ｎｍであることが分かった。
【０１４５】
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝３８：３７：２５であった。
【０１４６】
また、電気伝導度で１０−１Ｓ／ｃｍ程度であり、電子キャリア濃度は４×１０１６／ｃｍ３、電子移動度は、約２ｃｍ２／Ｖ・秒程度と見積もっている。
【０１４７】
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約３ｅＶである。
【０１４８】
次に、フォトリソグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質はＡｕであり、厚さは３０ｎｍである。
【０１４９】
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。
【０１５０】
ゲート絶縁膜は、Ｇａ２Ｏ３膜を高周波ＲＦスパッタ法により成膜し、厚みは１５０ｎｍである。
【０１５１】
本実施例では、ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２０３焼結体を用い、投入ＲＦパワーは１６０Ｗとしている。
【０１５２】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
【０１５３】
成膜されたＧａ２０３膜の比誘電率を測定すると約９であり、絶縁耐圧は４ＭＶ／ｃｍ程度である。
【０１５４】
また、Ｘ線回折より、この薄膜はアモルファスであることが確認されている。
【０１５５】
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極１５を形成した。
【０１５６】
チャネル長は、５０μｍで、チャネル幅は、２００μｍである。電極材質はＡｕであり、厚さは３０ｎｍである。
【０１５７】
(比較例１)
ゲート絶縁膜を除いては上記実施例と同様の構成としている。ゲート絶縁膜は、Ｙ２Ｏ３膜をスパッタ成膜法により成膜し、厚みは１５０ｎｍである。また、Ｙ２Ｏ３膜の比誘電率は約１２である。また、Ｘ線回折によると多結晶膜であった。
【０１５８】
(比較例２)
ゲート絶縁膜を除いては上記実施例と同様の構成としている。ゲート絶縁膜は、ＳｉＯ２膜をスパッタ成膜法により成膜し、厚みは１５０ｎｍである。
【０１５９】
また、ＳｉＯ２膜の比誘電率は約４である。また、Ｘ線回折によるとアモルファス膜であった。
【０１６０】
ＴＦＴ素子の特性評価
図３及び４は、室温下で測定したＴＦＴ素子の電流−電圧特性の一例を示す。図３はＩｄ−Ｖｄ特性であり、図４はＩｄ−Ｖｇ特性である。
【０１６１】
図３に示すように、一定のゲート電圧Ｖｇを印加し、Ｖｄの変化に伴うソース−ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。
【０１６２】
利得特性を調べたところ、Ｖｄ＝４Ｖ印加時におけるゲート電圧ＶＧの閾値は約−０．５Ｖであった。
【０１６３】
また、Ｖｇ＝１０Ｖ時には、Ｉｄ＝１．０×１０−５Ａ程度の電流が流れた。
【０１６４】
トランジスタのオン・オフ比は、１０６超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約９ｃｍ２(Ｖｓ)−１の電界効果移動度が得られた。
【０１６５】
作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【０１６６】
また、本実施例のＴＦＴの特性は、比較例１のＴＦＴに比べて、ヒステリシスが小さいという特徴を有している。
【０１６７】
図５及び図６には、本実施例と比較例のＩｄ−Ｖｇを図に記して比較している。図５は比較例１、図６は本実施例のＴＦＴ特性の一例である。
【０１６８】
このようにゲート絶縁層にアモルファスがＧａ２Ｏ３を適用することで、ＴＦＴのヒステリシスを低減することができる。
【０１６９】
また、本実施例においては、比較例１に比べて絶縁層の誘電率が小さいことから、オン電流はやや小さいものが、安定性に優れるＴＦＴを実現できる。
【０１７０】
一方で、比較例２に比べると本実施例においては、ゲート絶縁層の誘電率が大きいため、大きなオン電流を得ることができる。
【０１７１】
ヒステリシスは同等であったが、長時間動作させた後の特性変化が小さい傾向が見られた。
【０１７２】
先に説明したように、ゲート絶縁層がＧａを主成分とすることでこのような安定性に優れたＴＦＴを実現できると考えることができる。
【０１７３】
このように、Ｇａを主成分とするアモルファス酸化物からなるゲート絶縁層を適用することで、比較的大きなオン電流と小さなヒステリシスを兼ね備えたトランジスタを実現することができる。
【０１７４】
本実施例の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
【実施例２】
【０１７５】
アモルファスＧａ−Ｉｎ−Ｏ絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
【０１７６】
また、Ｇａを主成分とし、Ｉｎを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
【０１７７】
まず、ガラス基板（コーニング社製１７３７）上に、ＫｒＦエキシマレーザーを用いたＰＬＤ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。
【０１７８】
ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体をターゲットとして、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。成膜時の酸素分圧は６Ｐａである。
【０１７９】
なお、ＫｒＦエキシマレーザーのパワーは、１．５×１０−３ｍｊ／ｃｍ２／ｐｕｌｓｅ、パルス幅は２０ｎｓｅｃ、繰り返し周波数は１０Ｈｚである。また、基板温度は２５℃である。
【０１８０】
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ:Ｇａ：Ｚｎ＝０．９７：１．０３：４であった。
【０１８１】
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．６ｎｍであり、膜厚は約６０ｎｍである。この薄膜の抵抗率を評価すると、５０Ωｃｍ程度の半絶縁性を示す。
【０１８２】
得られた膜に関し、膜面に入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜である。
【０１８３】
フォトリソグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。各電極材質は、金であり、厚さは３０ｎｍである。
【０１８４】
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁膜は、Ｇａ−Ｉｎ−Ｏ膜をＰＬＤ法により成膜する。厚みは１５０ｎｍである。
【０１８５】
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＧａ:Ｉｎ＝９０：１０であった。
【０１８６】
成膜されたＧａ２０３膜の比誘電率を測定すると約１０であり、絶縁耐圧は３ＭＶ／ｃｍ程度である。また、Ｘ線回折より、この薄膜はアモルファスであることが確認された。
【０１８７】
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極１５を形成した。電極材料はＡｕであり、厚さ５０ｎｍとした。チャネル長は、５０μｍで、チャネル幅は、２００μｍであった。
【０１８８】
ＴＦＴ素子の特性評価
本実施例の薄膜トランジスタは、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約７ｃｍ２(Ｖｓ)−１である。
【０１８９】
また、本実施例のＴＦＴは、実施例１に比べてさらに、ヒステリシスが小さいという特徴がある。
【０１９０】
ゲート絶縁層がＧａを主成分とし、副成分にＩｎを有したアモルファス酸化物からなるために安定性に優れたＴＦＴを実現できると考えることができる。
【実施例３】
【０１９１】
アモルファスＧａ−Ｈｆ−Ｏ絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
【０１９２】
また、Ｇａを主成分とし、Ｈｆを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
【０１９３】
本実施例のＴＦＴの構成、製法は、ゲート絶縁層を除いて、実施例１に準じている。
【０１９４】
ゲート絶縁膜は、アモルファスからなるＧａ−Ｈｆ−Ｏ膜をＲＦスパッタ法により成膜する。厚みは１５０ｎｍである。
【０１９５】
本実施例では、ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２ＯとＨｆＯ２の混合物からなる焼結体を用い、投入ＲＦパワーは１６０Ｗとしている。
【０１９６】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
【０１９７】
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＧａ:Ｈｆ＝６４：３６である。成膜されたＧａ２Ｏ３膜の比誘電率を測定すると約１１であり、絶縁耐圧は３ＭＶ／ｃｍ程度である。
【０１９８】
ＴＦＴ素子の特性評価
本実施例の薄膜トランジスタは、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約８ｃｍ２(Ｖｓ)−１である。
【０１９９】
また、本実施例２のＴＦＴは、実施例１に比べて、ゲート絶縁層に誘電率の大きな材料を適用しているため、さらに大きなオン電流が得られるという特徴がある。
【０２００】
副成分にＨｆを含有したゲート絶縁層を用いることで、ゲート絶縁層の誘電率を大きくすることができるためである。
【０２０１】
ヒステリシスについては、比較例１に比べて小さく、実施例１とほぼ同等である。
【０２０２】
ゲート絶縁層にＧａを主成分とするアモルファス酸化物を適用しているため安定性に優れたＴＦＴを実現できると考えることができる。
【０２０３】
本実施例の比較的大きなオン電流を有した電界効果トランジスタは、有機発光ダイオードの動作回路への利用などが期待できる。
【実施例４】
【０２０４】
ボトムゲート構造    Ｇａ−Ｓｉ−Ｏ絶縁層
本実施例は、図２に示すボトムゲート型ＴＦＴ素子を作製した例である。
【０２０５】
また、Ｇａを主成分としたアモルファス酸化物をゲート絶縁層として用いている。
【０２０６】
まず、ガラス基板上１０に、スパッタ成膜により厚さ２００ｎｍのＴａからなるゲート電極１５を形成する。パターニングには、フォトリソグラフィー法とドライエッチ法を用いている。
【０２０７】
次に、ゲート絶縁層１２としてａ−ＳＩｎとＧａ−Ｓｉ−Ｏ膜の積層膜を形成する。プラズマＣＶＤ法により、厚さ１００ｎｍのａ−ＳＩｎからなる絶縁層を形成する。
【０２０８】
さらに引き続き、スパッタ法により厚さ５０ｎｍのＧａ−Ｓｉ−Ｏ絶縁層を積層する。
【０２０９】
ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２ＯとＳｉＯ２の混合焼結体を用い、投入ＲＦパワーは１５０Ｗとしている。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
【０２１０】
薄膜の金属組成比はＧａ：Ｓｉ＝６：４程度である。
【０２１１】
この２層積層された絶縁層は、均一層の比誘電率に換算して約８相当である。絶縁耐圧は６ＭＶ／ｃｍ程度である。また、Ｘ線回折より、この薄膜はアモルファスであることが確認された。
【０２１２】
次に、Ｉｎ−Ｓｎ−Ｏの酸化物からなるチャネル層を形成する。本実施例では、チャネル層成膜方法は実施例１に準じている。金属組成比はＩｎ : Ｓｎ ＝４：６である。
【０２１３】
ＴＦＴ素子の特性評価
本実施例のＴＦＴは、比較例１に比べて、複数の素子を作成した際の特性ばらつきが小さい傾向がある。
【０２１４】
また、トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約６ｃｍ２（Ｖｓ）−１である。
【０２１５】
本実施例のＴＦＴは、ゲート絶縁層の絶縁耐圧が大きいため、大きなゲート電圧を印加した駆動に対しても安定な動作が可能である。
【０２１６】
ヒステリシスは実施例１と同等程度に小さく、良好である。
【０２１７】
一方で、長時間の駆動に対する安定性は比較例１、２に比べて良好であるが、実施例１や２よりはやや劣っている。
【０２１８】
実施例１や２においては、チャネル層とゲート絶縁層の両方にＧａを含有しているため優れた安定性を有すると考えられる。
【０２１９】
すなわち、長時間駆動に対してゲート絶縁層−チャネル層界面が安定であると考えることができる。
【実施例５】
【０２２０】
プラスチック基板  
本実施例は、プラスチック基板上に、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
【０２２１】
また、Ｇａを主成分とし、Ｚｎを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
【０２２２】
製法、構成は実施例１に準じている。
【０２２３】
ただし、基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いている。
【０２２４】
またチャネル層は、厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜からなり、その金属元素組成比は、Ｉｎ:Ｇａ:Ｚｎ＝２：２：６である。成膜手法はＲＦスパッタ法である。ターゲット（材料源）としては、２インチサイズのＩｎ２０３とＧａ２０３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
【０２２５】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。また、基板温度は２５℃である。
【０２２６】
ただし、ゲート絶縁膜は、厚さ２００ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜からなり、その金属元素組成比は、Ｉｎ:Ｇａ:Ｚｎ＝０．９：８：１．１である。成膜手法はＲＦスパッタ法である。
【０２２７】
ターゲット（材料源）としては、２インチサイズのＩｎ２０３とＧａ２０３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
【０２２８】
チャネル層を成膜した際とは、ターゲットの組成比が異なるため、Ｇａを主成分とする薄膜が形成される。
【０２２９】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：２である。また、基板温度は２５℃である。
【０２３０】
また、ソース電極、ドレイン電極及びゲート電極はＩｎ−Ｚｎ−Ｏ膜からなる透明導電膜とした。その金属元素組成比は、Ｉｎ:Ｚｎ＝９：１である。厚さは１００ｎｍである。成膜手法はＲＦスパッタ法である。
【０２３１】
ターゲット（材料源）としては、２インチサイズのＩｎ２Ｏ３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは５０Ｗとしている。成膜時の雰囲気は、Ａｒ雰囲気であり、全圧０．５Ｐａである。また、基板温度は２５℃である。
【０２３２】
ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した。トランジスタのオン・オフ比は、１０３超である。また、電界効果移動度を算出したところ、約３ｃｍ２（Ｖｓ）−１の電界効果移動度である。また、実施例１と同等な良好なヒステリシス特性を有している。
【０２３３】
ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【０２３４】
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
【０２３５】
本実施例のＴＦＴは、チャネル層、ゲート絶縁層、電極が同一の材料系で構成されているため、環境に対する負荷が小さいという特徴がある。
【産業上の利用可能性】
【０２３６】
本発明は、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。すなわち、湾曲させた状態でのスイッチングが可能である。また、波長４００ｎｍ以上の可視光・赤外光に対して透明であるので、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【０２３７】
【図１】本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。
【図２】本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。
【図３】本発明の電界効果型トランジスタの典型的な特性を示すグラフである。
【図４】本発明の電界効果型トランジスタの典型的な特性を示すグラフである。
【図５】ゲート絶縁層にＹを主成分としたアモルファス酸化物を適用した場合のヒステリシスを示すグラフである。
【図６】ゲート絶縁層にＧａを主成分とした酸化物を適用した場合のヒステリシスを示すグラフである。
【図７】Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際の電気伝導度の酸素分圧依存性の一例を示すグラフである。
【図８】本発明の実施例で用いる高周波スパッタ成膜装置である。
【符号の説明】
【０２３８】
１０  基板
１１  チャネル層
１２  絶縁層
１３  ソース電極
１４  ドレイン電極
１５  ゲート電極
【図１】
0005177954.tif 000006
【図２】
0005177954.tif 000007
【図３】
0005177954.tif 000008
【図４】
0005177954.tif 000009
【図５】
0005177954.tif 000010
【図６】
0005177954.tif 000011
【図７】
0005177954.tif 000012
【図８】
0005177954.tif 000013