(57)【特許請求の範囲】
【請求項１】
直流電力を供給する直流電源と、
前記直流電源からの入力電圧を検出する電圧検出回路と、
互いに並列接続され、前記直流電源に接続された複数のＤＣ/ＤＣコンバータ回路と、
前記ＤＣ/ＤＣコンバータ回路に入力される電流をそれぞれ検出する複数の電流検出回路と、
前記電圧検出回路により検出された入力電圧が予め設定された基準電圧となるように、また、前記各電流検出回路により検出された各入力電流が均等となるように、各ＤＣ/ＤＣコンバータ回路を制御するＰＷＭ信号をそれぞれ生成するＰＷＭ信号生成回路と、
を備える直流電源装置。
【請求項２】
前記ＰＷＭ信号生成回路は、
前記電圧検出回路により検出された電圧信号と予め設定された基準電圧信号とから指令値信号を生成する指令値信号生成手段と、
前記各電流検出回路により検出された各入力電流信号から平均値を算出することにより平均値信号を生成する平均値算出手段と、
前記入力電流信号と前記平均値信号とから生成された補正値信号により前記指令値信号を補正する補正手段と、
前記補正手段により補正された補正指令値信号からＰＷＭ信号を生成するＰＷＭ信号生成手段と、を備える、
請求項１に記載の直流電源装置。
【請求項３】
前記直流電源は太陽電池を備えている、請求項２に記載の直流電源装置。
【請求項４】
前記補正値信号は、前記入力電流信号と前記平均値信号との偏差信号のＰＩ制御信号である、
請求項２または３に記載の直流電源装置。
【請求項５】
請求項１ないし４のいずれかの直流電源装置と、
前記直流電源装置から出力される直流電力を交流電力に変換するインバータ回路と、
を備えている系統連系インバータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続された複数のＤＣ/ＤＣコンバータ回路により、直流電源の出力電圧を昇圧あるいは降圧して出力する直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステムに関する。
【背景技術】
【０００２】
従来、複数のＤＣ/ＤＣコンバータ回路を互いに並列に接続して、直流電源から出力される直流電圧を各ＤＣ/ＤＣコンバータ回路で昇圧あるいは降圧して出力する直流電源装置が開発されている。このような直流電源装置の場合、流れる電流が分散されることにより、各ＤＣ/ＤＣコンバータ回路にかかる負担を抑制することができる。しかし、各ＤＣ/ＤＣコンバータ回路を構成する素子（リアクトル、コンデンサ、ＩＧＢＴなど）の特性は一致していないので内部インピーダンスが異なり、各ＤＣ/ＤＣコンバータ回路に流れる電流は一致しない。この場合、電流が偏って、一つのＤＣ/ＤＣコンバータ回路に大量に流れてしまうと、当該ＤＣ/ＤＣコンバータ回路を構成する素子の破壊や劣化が生じる。
【０００３】
これを抑制するために、各ＤＣ/ＤＣコンバータ回路を流れる電流が均等となるように制御する方法（以下、「バランス制御」という。）が開発されている。例えば、特許第３４１９４４３号公報には、各ＤＣ/ＤＣコンバータ回路の出力電流のアンバランスを検出し、各ＤＣ/ＤＣコンバータ回路に入力するＰＷＭ信号を調整することで、各ＤＣ/ＤＣコンバータ回路を流れる電流が等しくなるように制御する直流電源装置が記載されている。
【０００４】
図１０は、このような従来の直流電源装置を説明するための図である。同図（ａ）は、従来の直流電源装置の基本構成を示すブロック図である。同図（ｂ）は、従来の直流電源装置のＰＷＭ信号生成回路の基本構成を示すブロック図である。
【０００５】
直流電源装置Ｂ’は、基本構成として、燃料電池や太陽電池などで構成される直流電源１１０、直流電源１１０からの出力電圧を昇圧する複数の昇圧ＤＣ/ＤＣコンバータ回路１２０ａ，１２０ｂ，１２０ｃ（以下、「コンバータ１２０ａ，１２０ｂ，１２０ｃ」とする。）、各コンバータ１２０ａ，１２０ｂ，１２０ｃの昇圧動作を制御するＰＷＭ（Pulse Width Modulation）信号生成回路１５０、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流を検出する電流検出回路１６０ａ，１６０ｂ，１６０ｃ、負荷１３０への出力電圧を検出する出力電圧検出回路１７０を含む。
【０００６】
この直流電源装置Ｂ’は、直流電源１１０により出力された直流電圧を複数のコンバータ１２０ａ，１２０ｂ，１２０ｃで所定の電圧に昇圧して負荷１３０に供給する構成となっている。
【０００７】
コンバータ１２０ａ（１２０ｂ，１２０ｃ）は、図１１に示すように、インダクタＬ１（Ｌ２，Ｌ３）、半導体スイッチ素子としてのトランジスタＱ１（Ｑ２，Ｑ３）、ダイオードＤ１（Ｄ２，Ｄ３）及びコンデンサＣ１（Ｃ２，Ｃ３）からなる周知の昇圧コンバータ回路で構成されている。なお、半導体スイッチ素子としては、電界効果トランジスタやＩＧＢＴなどを用いることもできる。
【０００８】
各コンバータ１２０ａ，１２０ｂ，１２０ｃの昇圧制御は、ＰＷＭ信号生成回路１５０が生成するＰＷＭ信号により行われる。図１０（ｂ）に示すように、ＰＷＭ信号生成回路１５０は、基準電圧手段１５１、指令値信号生成手段１５２、平均値算出手段１５４、補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃ、補正手段１５７ａ，１５７ｂ，１５７ｃ、およびＰＷＭ信号生成手段１５８ａ，１５８ｂ，１５８ｃを備えている。
【０００９】
各補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃは、電流検出回路１６０ａ，１６０ｂ，１６０ｃが検出した各出力電流信号と平均値算出手段１５４で算出された平均値信号との差である補正値信号をそれぞれ生成する。指令値信号生成手段１５２は、基準電圧手段１５１が出力した基準電圧信号と出力電圧検出回路１７０が検出した出力電圧信号との差である指令値信号を生成する。この指令値信号は、各補正手段１５７ａ，１５７ｂ，１５７ｃにおいて、各補正値信号に基づいて補正され、各ＰＷＭ信号生成手段１５８ａ，１５８ｂ，１５８ｃに入力される。各ＰＷＭ信号生成手段１５８ａ，１５８ｂ，１５８ｃは、補正された指令値信号に基づいてＰＷＭ信号を生成し、各コンバータ１２０ａ，１２０ｂ，１２０ｃに出力する。
【００１０】
各コンバータ１２０ａ，１２０ｂ，１２０ｃは、各ＰＷＭ信号生成手段１５８ａ，１５８ｂ，１５８ｃが生成した補正されたＰＷＭ信号を入力されることにより、出力電流のアンバランスを調整し、バランス制御を行なう。
【００１１】
【特許文献１】特許第３４１９４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、直流電源装置Ｂ’を系統連系インバータシステムに適用した場合、インバータ回路のスイッチングが各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流に影響を与え、バランス制御が正しく行なわれなくなる。
【００１３】
図１２は、直流電源装置Ｂ’を３相フルブリッジタイプの系統連系インバータシステムに適用した場合の、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流と、各補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃが出力する補正値信号との関係を説明するための図である。同図において、Ｉａ’，Ｉｂ’，Ｉｃ’は、それぞれ電流検出回路１６０ａ，１６０ｂ，１６０ｃが検出した各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流を示している。負荷として接続されているインバータ回路のスイッチングの影響で、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の波形は、矩形波となっている。同図においては、出力電流Ｉａ’の電流値が出力電流Ｉｂ’の電流値より大きく、出力電流Ｉｃ’の電流値が出力電流Ｉｂ’の電流値より小さい状態を示している。また、Ｓａ’，Ｓｂ’，Ｓｃ’は、それぞれ補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃが出力する補正値信号を示している。
【００１４】
各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’は、所定のタイミングｔ１，ｔ２，ｔ３，…でサンプリングされた各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の電流値を基に生成される。このサンプリングのタイミングが、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の電流値がゼロとなるタイミングと重なった場合、同図に示すように、各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’はゼロとなる。インバータ回路の出力により各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の波形は変化するので、サンプリングタイミングを各出力電流の電流値がゼロとならないタイミングに常に一致させることは困難である。
【００１５】
各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’がゼロになると、各ＰＷＭ信号生成手段１５８ａ，１５８ｂ，１５８ｃが生成するＰＷＭ信号は同一となり、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流のアンバランスの調整が行なわれず、アンバランスな状態が継続することになる。
【００１６】
また、直流電源装置Ｂ’において、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力端のコンデンサＣ１（Ｃ２，Ｃ３）に代えて、一括する平滑コンデンサを直流電源装置Ｂ’の出力端に配置した場合、各コンバータ１２０ａ，１２０ｂ，１２０ｃのスイッチングが、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流に影響を与える。この場合も上記と同様に、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流は矩形波となり、サンプリングのタイミングによっては電流値がゼロとなり、出力電流のアンバランスの調整が行なわれない。
【００１７】
また、直流電源１１０の出力電流のリプル電流を低減するために、各コンバータ１２０ａ，１２０ｂ，１２０ｃを制御するＰＷＭ信号の位相を１２０°ずつシフトする方法が開発されている。
【００１８】
図１３は、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力端のコンデンサＣ１に代えて、一括する平滑コンデンサ（図１０（ａ）の点線で示すＣ０参照）を直流電源装置Ｂ’の出力端に配置し、各コンバータ１２０ａ，１２０ｂ，１２０ｃを制御するＰＷＭ信号の位相を１２０°ずつシフトさせた場合の、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流と、各補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃが出力する補正値信号との関係を説明するための図である。同図において、Ｉａ’，Ｉｂ’，Ｉｃ’は、それぞれ電流検出回路１６０ａ，１６０ｂ，１６０ｃが検出したコンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流を示している。各コンバータ１２０ａ，１２０ｂ，１２０ｃのスイッチングの影響で、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の波形は、それぞれ矩形波となっている。また、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の位相は１２０°ずつずれている。同図において、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’は、バランスが取れた状態を示している。また、Ｓａ’，Ｓｂ’，Ｓｃ’は、それぞれ補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃが出力する補正値信号を示している。
【００１９】
各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’は、所定のタイミングｔ１，ｔ２，ｔ３，…でサンプリングされた各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’の電流値を基に生成される。同図に示すサンプリングタイミングでは、出力電流Ｉａ’の電流値はゼロであり、出力電流Ｉｂ’，Ｉｃ’の電流値は大きくなっている。したがって、補正値信号Ｓａ’は０よりも低いレベルとなり、補正値信号Ｓｂ’，Ｓｃ’は０よりも高いレベルとなる。これにより、コンバータ１２０ａには出力電流を引き上げるように補正されたＰＷＭ信号が入力され、コンバータ１２０ｂ，１２０ｃには出力電流を引き下げるように補正されたＰＷＭ信号が入力される。つまり、各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流はバランスが取れた状態であるにもかかわらず、出力電流を変化させるように制御されてしまう。
【００２０】
本発明は上記した事情のもとで考え出されたものであって、互いに並列に接続された複数のＤＣ/ＤＣコンバータ回路に流れる電流のアンバランスの検出における誤検出を抑制し、ＤＣ/ＤＣコンバータ回路に流れる電流が均等となるように制御される直流電源装置を提供することをその目的としている。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００２２】
本発明の第１の側面によって提供される直流電源装置は、直流電力を供給する直流電源と、前記直流電源からの入力電圧を検出する電圧検出回路と、互いに並列接続され、前記直流電源に接続された複数のＤＣ/ＤＣコンバータ回路と、前記ＤＣ/ＤＣコンバータ回路に入力される電流をそれぞれ検出する複数の電流検出回路と、前記電圧検出回路により検出された入力電圧が予め設定された基準電圧となるように、また、前記各電流検出回路により検出された各入力電流が均等となるように、各ＤＣ/ＤＣコンバータ回路を制御するＰＷＭ信号をそれぞれ生成するＰＷＭ信号生成回路と、を備える。
【００２３】
この構成によると、前記電流検出回路は、前記ＤＣ/ＤＣコンバータ回路や接続された負荷による影響を受けにくい入力電流を検出する。したがって、前記ＤＣ/ＤＣコンバータ回路を流れる電流のアンバランスの検出における誤検出が抑制される。これにより、バランス制御の精度が向上する。
【００２４】
本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成回路は、前記電圧検出回路により検出された電圧信号と予め設定された基準電圧信号とから指令値信号を生成する指令値信号生成手段と、前記各電流検出回路により検出された各入力電流信号から平均値を算出することにより平均値信号を生成する平均値算出手段と、前記入力電流信号と前記平均値信号とから生成された補正値信号により前記指令値信号を補正する補正手段と、前記補正手段により補正された補正指令値信号からＰＷＭ信号を生成するＰＷＭ信号生成手段と、を備える。
【００２５】
この構成によると、前記指令値信号は前記入力電流信号と前記平均値信号とから生成された補正値信号により補正されるので、この補正された指令値信号に基づいて生成されるＰＷＭ信号は前記各入力電流が均等となるように各ＤＣ/ＤＣコンバータ回路を制御する。これにより、前記各入力電流のアンバランスが抑制される。
【００２６】
本発明の好ましい実施の形態においては、前記直流電源は太陽電池を備えている。
【００２８】
本発明の好ましい実施の形態においては、前記補正値信号は、前記入力電流信号と前記平均値信号との偏差信号のＰＩ制御信号である。
【００３０】
本発明の第２の側面によって提供される系統連系インバータシステムは、本発明の第１の側面によって提供されるいずれかの直流電源装置と、前記直流電源装置から出力される直流電力を交流電力に変換するインバータ回路と、を備えている。
【００３１】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００３３】
図１は、本発明に係る直流電源装置の第１実施形態を備えた系統連系インバータシステムの一例を説明するための図である。同図（ａ）は、系統連系インバータシステム全体の基本構成を示すブロック図である。系統連系インバータシステムＡ１は、直流電源装置Ｂ１、インバータ回路３０、商用電力系統４０を備えている。同図（ｂ）は、直流電源装置Ｂ１のＰＷＭ信号生成回路の基本構成を示すブロック図である。
【００３４】
同図（ａ）に示す系統連系インバータシステムＡ１は、直流電源として太陽電池を用いたものであり、直流電源装置Ｂ１が出力した直流電力をインバータ回路３０で交流電力に変換して商用電力系統４０に出力するものである。
【００３５】
インバータ回路３０は、例えば、バイポーラトランジスタ、電界効果トランジスタ又はサイリスタ等の複数のスイッチング素子を含むブリッジ回路からなる電圧制御型自励式インバータ回路によって構成され、各スイッチング素子をオン・オフ動作させることで、後述する昇圧ＤＣ/ＤＣコンバータ回路２０ａ，２０ｂ，２０ｃから入力される直流電力を交流電力に変換する。インバータ回路３０には、ブリッジ回路の後段にスイッチングノイズを除去するローパスフィルタが設けられており、そのローパスフィルタから正弦波状の交流電圧が商用電力系統４０に出力される。なお、インバータ回路３０の電力変換動作を制御する制御ブロックは省略している。
【００３６】
直流電源装置Ｂ１は、直流電力を出力するものであり、同図（ａ）に示すように、直流電力を供給する直流電源１０、直流電源１０からの出力電圧を昇圧する複数の昇圧ＤＣ/ＤＣコンバータ回路２０ａ，２０ｂ，２０ｃ（以下、「コンバータ２０ａ，２０ｂ，２０ｃ」とする。）、コンバータ２０ａ，２０ｂ，２０ｃの昇圧動作を制御するＰＷＭ信号生成回路５０、各コンバータ２０ａ，２０ｂ，２０ｃに入力される電流を検出する電流検出回路６０ａ，６０ｂ，６０ｃ、インバータ回路３０への出力電圧を検出する出力電圧検出回路７０、および平滑コンデンサ８０を備えている。
【００３７】
直流電源１０、コンバータ２０ａ、出力電圧検出回路７０、インバータ回路３０、および商用電力系統４０は、この順で直列に接続されている。コンバータ２０ｂ、２０ｃは、コンバータ２０ａに並列に接続されている。各コンバータ２０ａ，２０ｂ，２０ｃにはＰＷＭ信号生成回路５０が接続されている。電流検出回路６０ａ，６０ｂ，６０ｃは、それぞれコンバータ２０ａ，２０ｂ，２０ｃの入力側に直列に接続されている。系統連系インバータシステムＡ１は、直流電源１０により出力された直流電圧をコンバータ２０ａ，２０ｂ，２０ｃで所定の電圧に昇圧した後、そのコンバータ２０ａ，２０ｂ，２０ｃから出力される直流電力をインバータ回路３０で交流電力に変換して商用電力系統４０に供給する構成となっている。
【００３８】
直流電源１０は、直流電力を生成するものであり、太陽光エネルギーを電気エネルギーに変換する太陽電池を備えている。
【００３９】
コンバータ２０ａ，２０ｂ，２０ｃは、図２に示した周知の昇圧ＤＣ/ＤＣコンバータ回路で構成されている。コンバータ２０ａ（２０ｂ，２０ｃ）では、ＰＷＭ信号生成回路５０からのＰＷＭ信号によってトランジスタＱ１（Ｑ２，Ｑ３）がオン・オフされる。トランジスタＱ１（Ｑ２，Ｑ３）のオン期間には、直流電源１０から供給される電力がインダクタＬ１（Ｌ２，Ｌ３）に蓄積される。トランジスタＱ１（Ｑ２，Ｑ３）のオフ期間には、インダクタＬ１（Ｌ２，Ｌ３）に蓄積された電力がダイオードＤ１（Ｄ２，Ｄ３）を介して放出される。直流電源１０から供給される電力のインダクタＬ１（Ｌ２，Ｌ３）への蓄積とインダクタＬ１（Ｌ２，Ｌ３）に蓄積された電力の放出とが交互に繰り返されて、直流電源１０からの直流電力が一旦平滑コンデンサ８０に蓄積される。この平滑コンデンサ８０からインバータ回路３０に昇圧された電圧が供給される。
【００４０】
電流検出回路６０ａ，６０ｂ，６０ｃは、それぞれコンバータ２０ａ，２０ｂ，２０ｃに入力される電流を検出するものであり、検出した入力電流信号をＰＷＭ信号生成回路５０に出力する。出力電圧検出回路７０は、インバータ回路３０に出力する出力電圧を検出するものであり、検出した出力電圧信号をＰＷＭ信号生成回路５０に出力する。平滑コンデンサ８０は、コンバータ２０ａ，２０ｂ，２０ｃから放出された電力を一旦蓄積して、インバータ回路３０に供給する。
【００４１】
ＰＷＭ信号生成回路５０は、コンバータ２０ａ（２０ｂ，２０ｃ）のトランジスタＱ１（Ｑ２，Ｑ３）のオン・オフ動作を制御するＰＷＭ信号を生成するものである。図１（ｂ）に示すように、ＰＷＭ信号生成回路５０は、基準電圧手段５１、指令値信号生成手段５２、平均値算出手段５４、補正値信号生成手段５５ａ，５５ｂ，５５ｃ、補正手段５７ａ，５７ｂ，５７ｃ、およびＰＷＭ信号生成手段５８ａ，５８ｂ，５８ｃを備えている。
【００４２】
基準電圧手段５１は、インバータ回路３０に出力する出力電圧の目標値ＶCを設定する。コンバータ２０ａ，２０ｂ，２０ｃは、インバータ回路３０に出力する出力電圧ＶOUTがこの目標値ＶCとなるように制御される。
【００４３】
指令値信号生成手段５２は、基準電圧手段５１で設定される出力電圧の目標値Ｖｃと出力電圧検出回路７０により検出された出力電圧ＶOUTとの偏差ΔＶ（＝ＶOUT−ＶC）を算出し、指令値信号として各補正手段５７ａ，５７ｂ，５７ｃにそれぞれ１/３（＝１/コンバータ並列数）ずつ出力する。なお、指令値信号生成手段５２の後段にＰＩ制御手段を設けて、偏差ΔＶのＰＩ制御値を算出し、そのＰＩ制御値を指令値信号として各補正手段５７ａ，５７ｂ，５７ｃにそれぞれ１/３ずつ出力するようにしてもよい。
【００４４】
平均値算出手段５４は、各電流検出回路６０ａ，６０ｂ，６０ｃより入力される入力電流信号から入力電流の平均値を算出する。すなわち、電流検出回路６０ａ，６０ｂ，６０ｃが検出した入力電流をそれぞれＩａ，Ｉｂ，Ｉｃとすると、その平均値Ｉave＝（Ｉａ＋Ｉｂ＋Ｉｃ）／３（＝（Ｉａ＋Ｉｂ＋Ｉｃ）／コンバータ並列数）が算出される。平均値算出手段５４は、算出した平均値から平均値信号を生成し、補正値信号生成手段５５ａ，５５ｂ，５５ｃに出力する。
【００４５】
補正値信号生成手段５５ａ，５５ｂ，５５ｃは、それぞれ電流検出回路６０ａ，６０ｂ，６０ｃから入力される入力電流信号と、平均値算出手段５４から入力される平均値信号とから、その偏差を算出し、補正値信号Ｓａ（＝Ｉave−Ｉａ）,Ｓｂ（＝Ｉave−Ｉｂ）,Ｓｃ（＝Ｉave−Ｉｃ）としてそれぞれ補正手段５７ａ，５７ｂ，５７ｃに出力する。なお、各補正値信号生成手段５５ａ，５５ｂ，５５ｃの後段にそれぞれＰＩ制御手段を設けて、入力電流信号と平均値信号とから算出される偏差のＰＩ制御値を算出し、そのＰＩ制御値を補正値信号Ｓａ,Ｓｂ,Ｓｃとして各補正手段５７ａ，５７ｂ，５７ｃに出力するようにしてもよい。
【００４６】
補正手段５７ａ，５７ｂ，５７ｃは、指令値信号生成手段５２から入力される指令値信号１/３ΔＶに、それぞれ補正値信号生成手段５５ａ，５５ｂ，５５ｃから入力される補正値信号Ｓａ,Ｓｂ,Ｓｃを加算して、補正指令値信号ΔＶａ（＝１/３ΔＶ＋Ｓａ），ΔＶｂ（＝１/３ΔＶ＋Ｓｂ），ΔＶｃ（＝１/３ΔＶ＋Ｓｃ）を生成する。すなわち、各入力電流とその平均値との偏差を補正値として加算することにより、共通の指令値信号を各コンバータ２０ａ，２０ｂ，２０ｃの入力電流に対応した補正指令値信号に補正する。補正手段５７ａ，５７ｂ，５７ｃは、生成された補正指令値信号をそれぞれＰＷＭ信号生成手段５８ａ，５８ｂ，５８ｃに出力する。
【００４７】
ＰＷＭ信号生成手段５８ａ，５８ｂ，５８ｃは、図示しないキャリア信号生成回路が生成した三角波信号であるキャリア信号と、それぞれ補正手段５７ａ，５７ｂ，５７ｃから入力される補正指令値信号とを比較し、例えば、補正指令値信号≧キャリア信号のときにはハイレベルの信号を生成し、補正指令値信号＜キャリア信号のときにはローレベルの信号を生成する。ＰＷＭ信号生成手段５８ａ，５８ｂ，５８ｃは、このハイレベルの信号とローレベルの信号とをリミッタ回路などにより補正してパルス信号を生成し、ＰＷＭ信号として各コンバータ２０ａ，２０ｂ，２０ｃに出力する。
【００４８】
各コンバータ２０ａ，２０ｂ，２０ｃは、入力されたＰＷＭ信号によって、それぞれトランジスタＱ１，Ｑ２，Ｑ３のスイッチングを行う。すなわち、トランジスタＱ１（Ｑ２，Ｑ３）はＰＷＭ信号がハイレベルのときオン動作し、直流電源１０から入力される直流電力をインダクタＬ１（Ｌ２，Ｌ３）に蓄積し、ＰＷＭ信号がローレベルのときオフ動作し、インダクタＬ１（Ｌ２，Ｌ３）に蓄積した直流電力をダイオードＤ１（Ｄ２，Ｄ３）を介して平滑コンデンサ８０に放出する。
【００４９】
例えば、各コンバータ２０ａ，２０ｂ，２０ｃの入力電流がＩａ＜Ｉｂ＜Ｉｃの状態にある場合、Ｉａ＜Ｉave｛＝（Ｉａ＋Ｉｂ＋Ｉｃ）／３｝となるので、補正値信号Ｓａ（＝Ｉave−Ｉａ）＞０となる。したがって、補正指令値信号ΔＶａ（＝１/３ΔＶ＋Ｓａ）は大きくなり、ＰＷＭ信号のハイレベルの状態が長くなる。これにより、コンバータ２０ａのトランジスタＱ１はオン動作の時間が長くなり、流れる電流が増加する。つまり、コンバータ２０ａは、Ｉａが増加するように制御される。また、Ｉｃ＞Ｉaveとなるので、補正値信号Ｓｃ（＝Ｉave−Ｉｃ）＜０となる。したがって、補正指令値信号ΔＶｃ（＝１/３ΔＶ＋Ｓｃ）は小さくなり、ＰＷＭ信号のハイレベルの状態が短くなる。これにより、コンバータ２０ｃのトランジスタＱ３はオン動作の時間が短くなり、流れる電流が減少する。つまり、コンバータ２０ｃは、Ｉｃが減少するように制御される。以上のように、各コンバータ２０ａ，２０ｂ，２０ｃは、各入力電流Ｉａ，Ｉｂ，Ｉｃが平均値に近づくように制御される。
【００５０】
次に、直流電源装置Ｂ１の作用について説明する。
【００５１】
各入力電流Ｉａ，Ｉｂ，Ｉｃは、それぞれ各コンバータ２０ａ，２０ｂ，２０ｃと直流電源１０との間に設けられた電流検出回路６０ａ，６０ｂ，６０ｃで検出される。したがって、各入力電流Ｉａ，Ｉｂ，Ｉｃはそれぞれ一定の電流に各コンバータ２０ａ，２０ｂ，２０ｃのスイッチングによるリプル電流が重畳されたものとなる。このリプル電流が低減されていれば、各入力電流Ｉａ，Ｉｂ，Ｉｃは、サンプリングのタイミングによらず、ほぼ一定の電流として検出される。これにより、各補正値信号Ｓａ，Ｓｂ，Ｓｃが正しく算出されるので、正しく補正されたＰＷＭ信号が生成される。この補正されたＰＷＭ信号により各コンバータ２０ａ，２０ｂ，２０ｃのスイッチングは制御され、各入力電流Ｉａ，Ｉｂ，Ｉｃが均等となるように制御される。
【００５２】
図３は、図１に示す系統連系インバータシステムＡ１における、各コンバータ２０ａ，２０ｂ，２０ｃの入力電流と、各補正値信号生成手段５５ａ，５５ｂ，５５ｃが出力する補正値信号との関係を説明するための図である。同図において、Ｉａ，Ｉｂ，Ｉｃは、それぞれ電流検出回路６０ａ，６０ｂ，６０ｃが検出したコンバータ２０ａ，２０ｂ，２０ｃの入力電流を示している。各コンバータ２０ａ，２０ｂ，２０ｃのスイッチングの影響で、各入力電流Ｉａ，Ｉｂ，Ｉｃの波形は、リプル電流が重畳されたのこぎり波となっている。また、各コンバータ２０ａ，２０ｂ，２０ｃを制御するＰＷＭ信号の位相が１２０°ずつシフトされているので、各入力電流Ｉａ，Ｉｂ，Ｉｃの位相も１２０°ずつずれている。同図において、各入力電流Ｉａ，Ｉｂ，Ｉｃは、バランスが取れた状態を示している。また、Ｓａ，Ｓｂ，Ｓｃは、それぞれ補正値信号生成手段５５ａ，５５ｂ，５５ｃが出力する補正値信号を示している。
【００５３】
各補正値信号Ｓａ，Ｓｂ，Ｓｃは、所定のタイミングｔ１，ｔ２，ｔ３，…でサンプリングされた各入力電流Ｉａ，Ｉｂ，Ｉｃの電流値を基に生成される。同図においては、サンプリングされた各入力電流Ｉａ，Ｉｂ，Ｉｃの電流値は、リプル電流の影響でＩａ＜Ｉｂ＜Ｉｃの関係にある。しかし、リプル電流は低減されており、各入力電流Ｉａ，Ｉｂ，Ｉｃの電流値に大きな差はないので、平均値算出手段５４が算出した平均値Ｉaveとの差もわずかである。したがって、補正値信号生成手段５５ａ，５５ｂ，５５ｃが出力する各補正値信号Ｓａ，Ｓｂ，Ｓｃも、ゼロに近い一定の値となっている。
【００５４】
リプル電流の影響で、各補正値信号Ｓａ，Ｓｂ，Ｓｃは完全にゼロとはならないが、従来の直流電源装置Ｂ’における各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’（図１３参照）と比較して、大幅に改善されている。
【００５５】
図４および図５は、バランス制御のシミュレーションについて説明するための図である。
【００５６】
図４は、図１に示す系統連系インバータシステムＡ１におけるバランス制御のシミュレーション結果である。各コンバータ２０ａ，２０ｂ，２０ｃに流れる電流がアンバランスとなるように、各コンバータ２０ａ，２０ｂ，２０ｃのインダクタＬ１，Ｌ２，Ｌ３（図２参照）のインダクタンスをそれぞれ２．５ｍＨ，１．５ｍＨ，２．０ｍＨとした。また、各コンバータ２０ａ，２０ｂ，２０ｃに入力されるＰＷＭ信号のキャリア周波数および補正値信号算出のためのサンプリング周波数を５ｋＨｚとした。同図において、ＶおよびＩは、直流電源１０の出力電圧および出力電流である。Ｉａ，Ｉｂ，Ｉｃは各コンバータ２０ａ，２０ｂ，２０ｃの入力電流であり、Ｉａ’，Ｉｂ’，Ｉｃ’は、各コンバータ２０ａ，２０ｂ，２０ｃの出力電流である。ＩａAVE，ＩｂAVE，ＩｃAVEは入力電流の平均値である。
【００５７】
図５は、比較のために行なったシミュレーション結果である。この比較シミュレーションでは、ＰＷＭ信号生成回路に入力される電流を各コンバータ２０ａ，２０ｂ，２０ｃの入力電流ではなく出力電流（従来の方法）とした以外は、図４のシミュレーションと同じ条件とした。
【００５８】
図５に示す比較シミュレーション結果と比べると、図４に示すシミュレーション結果では、各入力電流の平均値ＩａAVE，ＩｂAVE，ＩｃAVEの差が削減されており、バランス制御が正しく機能していることを表している。
【００５９】
上記第１実施形態では、補正値信号の算出を所定のサンプリングタイミングごとに行なう場合について説明したが、アナログ処理により連続的に補正値信号の算出を行なう構成としてもよい。
【００６０】
図６は、各コンバータ２０ａ，２０ｂ，２０ｃの入力電流から、アナログ処理により補正値信号を算出した場合の入力電流と補正値信号との関係を説明するための図である。図３の場合と同様、図６におけるＩａ，Ｉｂ，Ｉｃは、それぞれ電流検出回路６０ａ，６０ｂ，６０ｃが検出したコンバータ２０ａ，２０ｂ，２０ｃの入力電流を示している。同図において、各入力電流Ｉａ，Ｉｂ，Ｉｃは、バランスが取れた状態を示している。また、Ｓａ，Ｓｂ，Ｓｃは、それぞれ補正値信号生成手段５５ａ，５５ｂ，５５ｃが出力する補正値信号を示している。
【００６１】
図７は、図６との比較のためのものであり、従来の直流電源装置Ｂ’の各コンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流から、アナログ処理により補正値信号を算出した場合の出力電流と補正値信号との関係を説明するための図である。図７におけるＩａ’，Ｉｂ’，Ｉｃ’は、それぞれ電流検出回路１６０ａ，１６０ｂ，１６０ｃが検出したコンバータ１２０ａ，１２０ｂ，１２０ｃの出力電流を示している。同図において、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’は、バランスが取れた状態を示している。また、Ｓａ’，Ｓｂ’，Ｓｃ’は、それぞれ補正値信号生成手段１５５ａ，１５５ｂ，１５５ｃが出力する補正値信号を示している。
【００６２】
図７において、各出力電流Ｉａ’，Ｉｂ’，Ｉｃ’のバランスが取れているにもかかわらず、各補正値信号Ｓａ’，Ｓｂ’，Ｓｃ’は激しく変動している。一方、図６において、各補正値信号Ｓａ，Ｓｂ，Ｓｃは、リプル電流の影響によるのこぎり波となっているが、ゼロに近い安定した値となっている。このように、直流電源装置Ｂ１は、アナログ処理により連続的に補正値信号の算出を行なう場合でも、従来の直流電源装置Ｂ’より大幅に改善されている。
【００６３】
図８は、本発明に係る直流電源装置の第２実施形態を備えた系統連系インバータシステムの一例を説明するための図である。同図（ａ）は系統連系インバータシステムＡ２全体の基本構成を示すブロック図であり、同図（ｂ）は系統連系インバータシステムＡ２に備えられた直流電源装置Ｂ２のＰＷＭ信号生成回路の基本構成を示すブロック図である。なお、同図において、上記第１実施形態と同一または類似の要素には、同一の符号を付している。系統連系インバータシステムＡ２は、ＰＷＭ信号生成回路５０において、入力電流信号を平均化処理する平均化処理手段５９ａ，５９ｂ，５９ｃが設けられている点で、系統連系インバータシステムＡ１と異なる。平均化処理手段５９ａ，５９ｂ，５９ｃは、入力された信号の平均化を行なう手段であり、例えば、ローパスフィルタ、ＦＩＲフィルタや、移動平均を算出する手段が用いられる。
【００６４】
本実施形態によると、電流検出回路６０ａ，６０ｂ，６０ｃにより検出された各コンバータ２０ａ，２０ｂ，２０ｃの入力電流信号は平均化処理され、リプルのない一定の電流値の信号となって、補正値信号の算出に用いられる。したがって、平均化処理の時定数に比例してバランス制御の応答性は劣化するが、バランス制御の精度についてはさらに向上される。
【００６５】
なお、平均化処理手段５９ａ，５９ｂ，５９ｃは、それぞれ補正値信号生成手段５５ａ，５５ｂ，５５ｃと補正手段５７ａ，５７ｂ，５７ｃとの間に設けられていてもよい。この場合も、第２実施形態と同様に、バランス制御の精度の向上が見込める。
【００６６】
図９は、本発明に係る直流電源装置の第３実施形態を備えた系統連系インバータシステムの一例を説明するための図である。同図（ａ）は系統連系インバータシステムＡ３全体の基本構成を示すブロック図であり、同図（ｂ）は系統連系インバータシステムＡ３に備えられた直流電源装置Ｂ３のＰＷＭ信号生成回路の基本構成を示すブロック図である。なお、同図において、上記第１実施形態と同一または類似の要素には、同一の符号を付している。系統連系インバータシステムＡ３は、互いに並列接続されたコンバータ２０ａ，２０ｂ，２０ｃの入力側接続点Ｐと直流電源１０との間に電流検出回路９０が設けられている点と、当該電流検出回路９０により出力された電流信号が平均値算出手段５４’に入力される点で、系統連系インバータシステムＡ１と異なる。
【００６７】
電流検出回路９０は、直流電源１０の出力電流を検出するものであり、検出した出力電流信号をＰＷＭ信号生成回路５０に出力する。平均値算出手段５４’は、電流検出回路９０より入力される出力電流信号から、コンバータ２０ａ，２０ｂ，２０ｃに入力される入力電流の平均値を算出する。すなわち、コンバータ２０ａ，２０ｂ，２０ｃに入力される入力電流の合計は直流電源１０の出力電流と等しいので、直流電源１０の出力電流を３（＝コンバータ並列数）で除することにより、入力電流の平均値を算出する。本実施形態においても、第１実施形態と同様な効果を奏することができる。
【００６８】
上述した第１実施形態ないし第３実施形態では、並列接続されるコンバータを３台としているが、これに限られず、２台であってもよいし、４台以上であってもよい。また、各コンバータ２０ａ，２０ｂ，２０ｃを昇圧チョッパ方式として説明したが、これに限られず、降圧チョッパ方式やその他の方式でもよい。また、各コンバータ２０ａ，２０ｂ，２０ｃにはコンデンサが設けられておらず、一括する平滑コンデンサ８０が設けられた直流電源装置について説明したが、これに限られない。一括する平滑コンデンサ８０に代えて、各コンバータ２０ａ，２０ｂ，２０ｃの出力端にコンデンサが設けられていてもよい。
【００６９】
また、ＰＷＭ信号生成回路５０が出力電圧検出回路７０により検出された出力電圧ＶOUTを用いてＰＷＭ信号を生成する場合について説明したが、各コンバータ２０ａ，２０ｂ，２０ｃが入力電圧を制御する場合には、入力電圧を用いてＰＷＭ信号を生成する構成とする必要がある。
【００７０】
なお、上述した実施形態では、直流電源装置が系統連系インバータシステムに用いられる場合について説明したが、これに限られない。本発明に係る直流電源装置は、他のシステムにも用いることができ、正確なバランス制御を行なうことができる。
【００７１】
本発明に係る直流電源装置および系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係る直流電源装置および系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【図面の簡単な説明】
【００７２】
【図１】本発明に係る直流電源装置の第１実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。
【図２】系統連系インバータシステム内の昇圧コンバータ回路の基本的な回路構成を示す図である。
【図３】各コンバータの入力電流と、各補正値信号生成手段が出力する補正値信号との関係を説明するための図である。
【図４】図１に示す系統連系インバータシステムにおけるバランス制御のシミュレーション結果である。
【図５】比較のために行なったシミュレーション結果である。
【図６】各コンバータの入力電流と、アナログ処理された補正値信号との関係を説明するための図である。
【図７】各コンバータの出力電流と、アナログ処理された補正値信号との関係を説明するための図である。
【図８】本発明に係る直流電源装置の第２実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。
【図９】本発明に係る直流電源装置の第３実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。
【図１０】従来の直流電源装置の基本構成を示すブロック図である。
【図１１】系統連系インバータシステム内の昇圧コンバータ回路の基本的な回路構成を示す図である。
【図１２】各コンバータの出力電流と、各補正値信号生成手段が出力する補正値信号との関係を説明するための図である。
【図１３】各コンバータの出力電流と、各補正値信号生成手段が出力する補正値信号との関係を説明するための図である。
【符号の説明】
【００７３】
Ａ１〜Ａ３  系統連系インバータシステム
Ｂ１〜Ｂ３  直流電源装置
１０  直流電源
２０ａ，２０ｂ，２０ｃ  昇圧ＤＣ/ＤＣコンバータ回路
３０  インバータ回路
４０  商用電力系統
５０  ＰＷＭ信号生成回路
５１  基準電圧手段
５２  指令値信号生成手段
５４，５４’  平均値算出手段
５５ａ，５５ｂ，５５ｃ  補正値信号生成手段
５７ａ，５７ｂ，５７ｃ  補正手段
５８ａ，５８ｂ，５８ｃ  ＰＷＭ信号生成手段
５９ａ，５９ｂ，５９ｃ  平均化処理手段
６０ａ，６０ｂ，６０ｃ  電流検出回路
７０  出力電圧検出回路
８０  平滑コンデンサ
９０  電流検出回路
【図１】
0005112111.tif 000002
【図２】
0005112111.tif 000003
【図３】
0005112111.tif 000004
【図４】
0005112111.tif 000005
【図５】
0005112111.tif 000006
【図６】
0005112111.tif 000007
【図７】
0005112111.tif 000008
【図８】
0005112111.tif 000009
【図９】
0005112111.tif 000010
【図１０】
0005112111.tif 000011
【図１１】
0005112111.tif 000012
【図１２】
0005112111.tif 000013
【図１３】
0005112111.tif 000014