(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上において第一方向に並んで配置される第一及び第二ブロックから構成されるメモリセルアレイと、前記メモリセルアレイの前記第一方向に直交する第二方向の一端に配置される第一ドライバとを具備し、
前記第一及び第二ブロックは、それぞれ、前記半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、前記３以上の導電層上にこれらとは絶縁されて配置されるビット線と、下端が前記半導体基板に接続され、上端が前記ビット線に接続され、前記３以上の導電層を突き抜ける複数の半導体柱とから構成され、
前記３以上の導電層のうち最上層は、前記第二方向に延びる複数の第一セレクトゲート線から構成され、前記３以上の導電層のうち最下層は、第二セレクトゲート線であり、前記３以上の導電層のうち前記最上層及び前記最下層を除く残りの導電層は、ワード線であり、
前記３以上の導電層のうち前記最上層を除く残りの導電層は、前記第一方向の幅が前記複数の第一セレクトゲート線の前記第一方向の幅よりも広いプレート状を有し、
前記複数の第一セレクトゲート線の各々と前記複数の半導体柱及び前記第二セレクトゲート線と前記複数の半導体柱とによりそれぞれセレクトゲートトランジスタが構成され、前記ワード線と前記複数の半導体柱とによりそれぞれメモリセルが構成され、
前記第一ブロックは、リード対象となるメモリセルを含む選択された第一セルユニット及びリード対象となるメモリセルを含まない非選択の第二セルユニットを有し、前記第二セルユニット内の前記リード電位が印加されるメモリセルよりも前記ビット線側に存在するメモリセルのチャネルに接地電位を与えた状態で前記第一ブロック内の前記ワード線にリード電位又はそれよりも高い転送電位を印加し、この後、前記第二セルユニット内の全てのメモリセルを前記ビット線から切断し、前記ビット線をプリチャージ電位にして、前記第一セルユニット内の前記リード対象となるメモリセルに対してリードを実行し、
前記リード時に、前記第二ブロック内の前記ワード線には前記リード電位及び前記転送電位が印加されない
ことを特徴とする三次元積層不揮発性半導体メモリ。
【請求項２】
前記接地電位は、前記ビット線から、前記第二セルユニット内の前記リード電位が印加されるメモリセルよりも前記ビット線側に存在するメモリセルのチャネルに転送されることを特徴とする請求項１に記載の三次元積層不揮発性半導体メモリ。
【請求項３】
前記リード電位又は前記転送電位を前記第一ブロック内の前記ワード線に印加するタイミングは、前記第二セルユニット内の全てのメモリセルを前記ビット線から切断するタイミングよりも前であることを特徴とする請求項１又は２に記載の三次元積層不揮発性半導体メモリ。
【請求項４】
前記プリチャージ電位を前記ビット線に印加するタイミングは、前記第二セルユニット内の全てのメモリセルを前記ビット線から切断するタイミングと同じ又はそれよりも後であることを特徴とする請求項１乃至３のいずれか１項に記載の三次元積層不揮発性半導体メモリ。
【請求項５】
前記リード電位又は前記転送電位を前記第一ブロック内の前記ワード線に印加した後においても、前記第二セルユニット内の前記リード電位が印加されるメモリセルよりも前記ビット線側に存在するメモリセルのチャネルは、前記接地電位に維持されていることを特徴とする請求項１乃至４のいずれか１項に記載の三次元積層不揮発性半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三次元積層不揮発性半導体メモリ(3D-stacked nonvolatile semiconductor memory)に関する。
【背景技術】
【０００２】
三次元構造により大容量化を図りビットコストを抑える技術としてBiCS (Bit Cost Scalable)技術が知られている（例えば、非特許文献１を参照）。
【０００３】
BiCS技術が適用された不揮発性半導体メモリ（以下、BiCSメモリ）は、単なる三次元構造ではなく、デバイス構造及びプロセス技術の工夫により、積層数(number of stacked layers)の増加に比例してビットコストが低減するビットコストスケーラビリティを可能にすることを特徴とする。
【０００４】
例えば、BiCS技術が適用されたNAND型フラッシュメモリ（以下、BiCS-NANDフラッシュメモリ）の場合には、積層数の増加によりNAND列を構成するセル数を縦方向に増やすことで、二次元構造のNAND型フラッシュメモリのメモリ容量の限界を大幅に上回るメモリ容量を実現する。
【０００５】
しかし、BiCS-NANDフラッシュメモリを代表とするBiCSメモリは、独特なデバイス構造を有するため、それを実用化するために解決しなければならない課題も多い。
【０００６】
その一つに、リードディスターブ(read disturb)がある。
【０００７】
BiCSメモリは、１本のビット線に接続される１ブロック内のセルユニット数が複数個になる、という特徴を有する。また、回路動作上から、これら複数個のセルユニットを同時に選択することはできない。このため、選択されたブロック内には、リード対象となるメモリセルを含まない非選択のセルユニットが存在することになる。
【０００８】
これは、二次元構造のフラッシュメモリには起こり得なかったことである。
【０００９】
従って、リード時には、選択されたブロック内の非選択のセルユニット内のメモリセルに閾値電圧の変動が生じないように、リードディスターブについて検討する必要がある。
【００１０】
特に、BiCSメモリでは、二次元構造のフラッシュメモリとは異なり、非選択のブロック内のセルユニットにはリード電位及び転送電位を与えなくて済むため、非選択のブロック内のセルユニットに対するリードディスターブについては検討不要である。しかし、選択されたブロック内の非選択のセルユニットがビット線から切断されることに起因して、リード電位が与えられる非選択のメモリセルの閾値状態によっては、そのメモリセルよりもビット線側の非選択のメモリセルに対してリードディスターブによる閾値電圧の変動が生じる。
【非特許文献１】“Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory” 2007 Symposium on VLSI Technology Digest of Technical Papers.p14
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、BiCS技術が適用された三次元積層不揮発性半導体メモリのリードディスターブを改善する技術について提案する。
【課題を解決するための手段】
【００１２】
本発明の例に係る三次元積層不揮発性半導体メモリは、半導体基板と、前記半導体基板上において第一方向に並んで配置される第一及び第二ブロックから構成されるメモリセルアレイと、前記メモリセルアレイの前記第一方向に直交する第二方向の一端に配置される第一ドライバとを備える。前記第一及び第二ブロックは、それぞれ、前記半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、前記３以上の導電層上にこれらとは絶縁されて配置されるビット線と、下端が前記半導体基板に接続され、上端が前記ビット線に接続され、前記３以上の導電層を突き抜ける複数の半導体柱とから構成される。前記３以上の導電層のうち最上層は、前記第二方向に延びる複数の第一セレクトゲート線から構成され、前記３以上の導電層のうち最下層は、第二セレクトゲート線であり、前記３以上の導電層のうち前記最上層及び前記最下層を除く残りの導電層は、ワード線である。前記３以上の導電層のうち前記最上層を除く残りの導電層は、前記第一方向の幅が前記複数の第一セレクトゲート線の前記第一方向の幅よりも広いプレート状を有する。前記複数の第一セレクトゲート線の各々と前記複数の半導体柱及び前記第二セレクトゲート線と前記複数の半導体柱とによりそれぞれセレクトゲートトランジスタが構成され、前記ワード線と前記複数の半導体柱とによりそれぞれメモリセルが構成される。前記第一ブロックは、リード対象となるメモリセルを含む選択された第一セルユニット及びリード対象となるメモリセルを含まない非選択の第二セルユニットを有する。前記第二セルユニット内の前記リード電位が印加されるメモリセルよりも前記ビット線側に存在するメモリセルのチャネルに接地電位を与えた状態で前記第一ブロック内の前記ワード線にリード電位又はそれよりも高い転送電位を印加し、この後、前記第二セルユニット内の全てのメモリセルを前記ビット線から切断し、前記ビット線をプリチャージ電位にして、前記第一セルユニット内の前記リード対象となるメモリセルに対してリードを実行する。また、前記リード時に、前記第二ブロック内の前記ワード線には前記リード電位及び前記転送電位が印加されない。
【発明の効果】
【００１３】
本発明によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのリードディスターブを改善することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１５】
１．  概要  
本発明の例では、BiCSメモリ特有の構造に起因するリードディスターブ、即ち、選択されたブロック内の非選択のセルユニット内のメモリセルの閾値変動を防止するためのリード手法について提案する。
【００１６】
BiCSメモリの特徴を回路的に一言でいうと、１本のビット線に接続される１ブロック内のセルユニット数が複数個である、ということになる。この場合、回路動作上、これら複数個のセルユニットを同時に選択することはできない。従って、リード時には、１本のビット線に接続される複数個のセルユニットのうちの１つを選択しなければならない。
【００１７】
つまり、選択されたブロック内のリード対象となるメモリセルを含まない非選択のセルユニットは、リード時にビット線から切断されることになる。
【００１８】
また、非選択のセルユニット内のリード電位が与えられる非選択のメモリセルの閾値状態が、高い閾値状態、例えば、2値記憶(“0”/”1”)の”0”状態である場合には、その非選択のメモリセルは、リード電位が印加される前後においてオフを維持する。
【００１９】
このため、非選択のセルユニット内のリード電位が与えられるメモリセルよりもビット線側に存在するメモリセルのチャネルは、フローティング状態であり、かつ、リード電位が印加されたときに容量カップリングによりチャネルブーストされる。
【００２０】
一方、BiCSメモリでは、リード時には、非選択のセルユニット内のリード電位が与えられるメモリセルよりもソース線側に存在するメモリセルのチャネルは、ソース線から接地電位が転送される。
【００２１】
従って、非選択のセルユニット内のリード電位が与えられるメモリセルには、ソース及びドレイン間に大きな電位差が発生し、それが原因となり、そのメモリセルのソース及びドレイン間にパンチスルーが発生する。
【００２２】
このパンチスルーに起因してホットキャリアが発生し、このホットキャリアが非選択のセルユニット内のリード電位が与えられるメモリセルよりもビット線側に存在するメモリセルの電荷蓄積層に注入され、閾値電圧の変動が生じる。
【００２３】
このようなリードディスターブを防止するには、リード時に、非選択のセルユニット内のリード電位が与えられるメモリセルのソース及びドレイン間に大きな電位差が発生しないように、動作タイミングを工夫すればよい。
【００２４】
そこで、本発明の例では、リード時に、選択されたブロック内の非選択のセルユニット内のリード電位が印加されるメモリセルよりもビット線側に存在するメモリセルのチャネルに接地電位を与え、これによりチャネルブーストを防止するリード手法を提案する。
【００２５】
具体的には、選択されたブロック内の非選択のセルユニット内のリード電位が印加されるメモリセルよりもビット線側に存在するメモリセルのチャネルに接地電位を与えた状態で選択されたブロック内のワード線にリード電位又はそれよりも高い転送電位を印加し、この後、非選択のセルユニット内の全てのメモリセルをビット線から切断し、ビット線をプリチャージ電位にして、選択されたセルユニット内のリード対象となるメモリセルに対してリードを実行する。
【００２６】
接地電位は、例えば、ビット線から、非選択のセルユニット内のリード電位が印加されるメモリセルよりもビット線側に存在するメモリセルのチャネルに転送する。
【００２７】
これにより、選択されたブロック内のワード線にリード電位又はそれよりも高い転送電位を印加したときに、非選択のセルユニット内のリード電位が印加されるメモリセルよりもビット線側に存在するメモリセルのチャネルがブーストされることはなく、リードディスターブを改善することができる。
【００２８】
２．  BiCSメモリ  
(1)   基本構造  
まず、BiCSメモリの基本構造について説明する。
【００２９】
図１は、BiCS-NANDフラッシュメモリの鳥瞰図を示している。
【００３０】
NANDフラッシュメモリは、例えば、各々が消去の一単位となる複数のブロックから構成される。ここでは、二つのブロックBK<i>, BK<i+1>について図示する。
【００３１】
半導体基板内に形成されるソース拡散層24は、例えば、全てのブロックに共通に１つ設けられる。ソース拡散層24は、コンタクトプラグPSLを介して、ソース線SL・M1に接続される。また、ソース拡散層24上には、例えば、導電性ポリシリコンから構成される3以上の導電層が積層される（本例では6層構造）。
【００３２】
最上層を除く残りの5つの導電層は、１つのブロックBK<i+1>内でそれぞれプレート状に形成され、かつ、そのＸ方向の端部は、各々の導電層にコンタクトをとるために階段状に形成される。最下層は、ソース線側セレクトゲート線SGSとなり、最下層及び最上層を除く残りの4つの導電層は、ワード線WL<0>, WL<1>, WL<2>, WL<3>となる。
【００３３】
最上層は、Ｘ方向に延びるライン状の複数の導電線から構成される。１つのブロックBK<i+1>内には、例えば、6本の導電線が配置される。最上層の例えば6本の導電線は、ビット線側セレクトゲート線SGD<0>, …SGD<5>となる。
【００３４】
そして、NANDセルユニットを構成するための複数の活性層（アクティブエリア）AAは、複数の導電層を突き抜けてソース拡散層24に達するように、Ｚ方向（半導体基板の表面に対して垂直方向）に柱状に形成される。
【００３５】
複数の活性層AAの上端は、Ｙ方向に延びる複数のビット線BL<0>, …BL<m>に接続される。また、ソース線側セレクトゲート線SGSは、コンタクトプラグPSGSを介して、Ｘ方向に延びる引き出し線SGS・M1に接続され、ワード線WL<0>, WL<1>, WL<2>, WL<3>は、それぞれ、コンタクトプラグをPWL<0>, PWL<1>, PWL<2>, PWL<3> 介して、Ｘ方向に延びる引き出し線WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1に接続される。
【００３６】
さらに、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、それぞれ、コンタクトプラグPSGD<0>, …PSGD<5>を介して、Ｘ方向に延びる引き出し線SGD<0>・M1, …SGD<5>・M1に接続される。
【００３７】
複数のビット線BL<0>, …BL<m>及び引き出し線SGS・M1, WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1, SGD<0>・M1, …SGD<5>・M1は、例えば、金属から構成される。
【００３８】
図２は、図１のBiCS-NANDフラッシュメモリの平面図を示している。
【００３９】
柱状の複数の活性層AAは、半導体基板の上面から見た場合にアレイ状に配置され、メモリセルアレイ１５を構成する。NANDセルユニットは、複数の活性層AAの各々に形成されるが、その詳細については後述する。
【００４０】
WLドライバ11-i, 11-(i+1)は、引き出し線WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1を介してワード線WL<0>, WL<1>, WL<2>, WL<3>に接続され、これらを書き込み／読み出し／消去時に駆動する。
【００４１】
SGSドライバ12-i, 12-(i+1)は、引き出し線SGS・M1を介してソース線側セレクトゲート線SGSに接続される。SGDドライバ13は、引き出し線SGD<0>・M1, …SGD<5>・M1を介してビット線側セレクトゲート線SGD<0>, …SGD<5>に接続される。
【００４２】
SLドライバ14は、ソース線SL・M1を介してソース拡散層24に接続される。
【００４３】
このレイアウトでは、周辺回路としてのドライバを構成するトランジスタ数の増加を考慮して、WLドライバ11-i, 11-(i+1)及びSGSドライバ12-i, 12-(i+1)は、メモリセルアレイ１５のＸ方向の一端側に配置され、SGDドライバ13は、メモリセルアレイ１５のＸ方向の他端側に配置される。
【００４４】
図３は、図２のIII-III線に沿う断面図である。
【００４５】
P型半導体基板(P-sub)21内には、N型ウェル領域(N-well)22及びP型ウェル領域(P-well)23が形成される。ソース拡散層24は、N型拡散層であり、P型ウェル領域23内に形成される。
【００４６】
P型半導体基板21内には、Nチャネル型FET（例えば、Nチャネル型MOSFET）25が形成され、N型ウェル領域22内には、Pチャネル型FET（例えば、Pチャネル型MOSFET）26が形成される。これらトランジスタは、メモリセルアレイの周辺部に形成される周辺回路（例えば、ドライバ）を構成する。
【００４７】
ソース線側セレクトゲート線SGS及びワード線WL<0>, WL<1>, WL<2>, WL<3>は、第一メタル層M1内の引き出し線及び第一メタル層M1上の第二メタル層M2内の引き出し線を介して、ドライバを構成するトランジスタに接続される。
【００４８】
ワード線WL<3>を例にとると、ワード線WL<3>は、第一メタル層M1内の引き出し線WL<3>・M1及び第一メタル層M1上の第二メタル層M2内の引き出し線WL<3>・M2を介して、ワード線ドライバを構成するNチャネル型FET 25に接続される。
【００４９】
ここで、Nチャネル型FET 25及びPチャネル型FET 26のゲート電極は、例えば、ソース線側セレクトゲート線SGSと同時に形成される。
【００５０】
即ち、Nチャネル型FET 25及びPチャネル型FET 26のゲート電極は、ソース線側セレクトゲート線SGSと同じ構造及び同じ厚さを有する。
【００５１】
図４は、図２のIV-IV線に沿う断面図である。
【００５２】
複数の活性層（アクティブエリア）AAは、ソース線側セレクトゲート線SGS、ワード線WL<0>, WL<1>, WL<2>, WL<3>及びビット線側セレクトゲート線SGD<0>, …SGD<5>を突き抜けて、その一端（最下部）がソース拡散層24に接続され、その他端（最上部）がビット線BL<0>に接続される。
【００５３】
複数の活性層AAは、Ｚ方向（半導体基板の表面に対して垂直方向）に柱状に形成され、NANDセルユニット NANDは、複数の活性層AAの各々に形成される。
【００５４】
NANDセルユニット NANDの構造例を図５に示す。
【００５５】
メモリセルMCは、MONOS構造を有する。
【００５６】
MONOS構造とは、電荷蓄積層が窒化物(nitride)などの絶縁体から構成されるメモリセル構造のことである。ここでは、電荷蓄積層は、多層構造(Charge trap layers)とし、ONO(oxide/nitride/oxide)の例を挙げる。
【００５７】
セレクトゲートトランジスタSTは、例えば、メモリセルMCと同一構造を有する。
【００５８】
但し、セレクトゲートトランジスタSTのゲート絶縁膜については、メモリセルMCと異なる構造、即ち、電荷蓄積層を有しない構造（例えば、シリコン酸化膜の単一膜）としてもよい。
【００５９】
NANDセルユニットの鳥瞰図を図６に示す。
【００６０】
三次元構造のNANDセルユニットの特徴の一つは、ソース線側セレクトゲート線SGS、ワード線WL<0>, WL<1>, WL<2>, WL<3>及びビット線側セレクトゲート線SGD<0>, …SGD<5>が、柱状の活性層AAの側面を取り囲む構造を有している点にある。
【００６１】
このため、例えば、複数の活性層AAを細くして、半導体基板上により多くの活性層AAを形成し、大容量化を図っても、NANDセルユニットを構成するトランジスタの駆動力を十分に確保できることにある。
【００６２】
図７は、メモリセルアレイの等価回路を示している。
【００６３】
BiCS-NANDフラッシュメモリは、三次元構造を有するため、これに合わせて、等価回路も三次元的に記載している。
【００６４】
NAND列を構成するメモリセルの数は、多ければ多いほど大容量化に貢献できるが、BiCS構造の特質から、NAND列を構成するメモリセルの数が多くなるに従い、製造プロセス上、メモリセルの特性にばらつきが生じる可能性がある。
【００６５】
このような特性のばらつきを考慮する場合、NAND列を構成するメモリセルの数を少なめ（例えば、4個、8個など）とする。また、図７の等価回路で示される構造の上に、さらに同じ構造を積み重ねてもよい。
【００６６】
図８は、BiCS-NANDと二次元NANDとを比較して示す図である。
【００６７】
二次元構造のNAND型フラッシュメモリ(二次元NAND)では、１本のビット線BLに接続される１ブロック内のNANDセルユニットの数が１個であるのに対し、BiCS-NANDでは、１本のビット線BLに接続される１ブロック内のNANDセルユニットの数が複数個である。
【００６８】
従って、以下で説明するように、書き込み動作及び読み出し動作においては、１本のビット線BLに接続される１ブロック内の複数個のセルユニットのうちの１つをビット線側セレクトゲート線SGD<0>, …SGD<5>により選択する。
【００６９】
(2)   基本動作  
図１乃至図８のBiCS-NANDフラッシュメモリの基本動作について説明する。
【００７０】
書き込み／読み出し／消去の基本動作は、二次元構造のNAND型フラッシュメモリと同じであるため、ここでは、BiCS-NANDフラッシュメモリに特有な事項について説明する。
【００７１】
BiCS-NANDフラッシュメモリは、１ブロックの概念が二次元構造のNAND型フラッシュメモリと異なる。
【００７２】
二次元構造のNAND型フラッシュメモリでは、１本のビット線に接続される１ブロック内のNANDセルユニットの数は１個であるが、BiCS-NANDフラッシュメモリでは、１本のビット線に接続される１ブロック内のNANDセルユニットの数は複数個である。
【００７３】
例えば、図２の平面図において、ビット線BL<0>に接続されるブロックBK<i+1>内のNANDセルユニットの数（図中、活性層AAの数に相当）は、６個である。
【００７４】
従って、書き込み動作及び読み出し動作においては、ビット線BL<0>に接続されるブロックBK<i+1>内の６個のNANDセルユニットのうちの１つを選択する必要がある。
【００７５】
この選択は、ビット線側セレクトゲート線SGD<0>, …SGD<5>により行う。ビット線側セレクトゲート線SGD<0>, …SGD<5>は、ブロックBK<i+1>内のＹ方向の６個のNANDセルユニットに個別に接続される。
【００７６】
消去動作は、二次元構造のNAND型フラッシュメモリと同様に、例えば、１ブロック内の全てのメモリセルに対して一括して行われる。
【００７７】
BiCS-NANDフラッシュメモリは、１つのメモリセルに２値データを記憶する２値メモリ、及び、１つのメモリセルに３値以上の多値データを記憶する多値メモリの両方に適用可能である。
【００７８】
３．  実施形態  
本発明の実施形態について説明する。
【００７９】
(1)   ブロックレイアウト  
図９は、BiCSメモリのブロックレイアウトの第一例を示している。
【００８０】
このブロックレイアウトは、例えば、図１のBiCS-NANDフラッシュメモリに対応し、ビット線側セレクトゲート線ドライバをメモリセルアレイの一端に配置し、ワード線ドライバ及びソース線側セレクトゲート線ドライバをメモリセルアレイの他端に配置した点に特徴を有する。
【００８１】
メモリセルアレイ31のＸ方向の一端（左側）には、ドライバ33L、レベルシフタ34L及びアドレスデコーダ35Lが配置される。ドライバ33Lは、ビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
【００８２】
メモリセルアレイ31のＸ方向の他端（右側）には、ドライバ33R、レベルシフタ34R及びアドレスデコーダ35Rが配置される。ドライバ33Rは、ワード線WL及びソース線側セレクトゲート線SGSを駆動するドライバであり、転送トランジスタを含む。
【００８３】
また、メモリセルアレイ31のＹ方向の一端には、センスアンプ32が配置される。メモリセルアレイ31上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32に接続される。
【００８４】
このブロックレイアウトは、図１のBiCS-NANDフラッシュメモリに対応するため、ブロックBK<0>, BL<1>, …BK<n>内にそれぞれ複数本のビット線側セレクトゲート線SGDが配置される。即ち、ビット線側セレクトゲート線SGDを駆動するドライバの面積が大きくなるため、メモリセルアレイ32の他端に配置されるワード線ドライバ及びソース線側セレクトゲート線ドライバとは別に、メモリセルアレイ32の一端にビット線側セレクトゲート線ドライバを配置する。
【００８５】
図１０は、BiCSメモリのブロックレイアウトの第二例を示している。
【００８６】
第二例の特徴は、第一例と比べると、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33を、まとめて、メモリセルアレイ31の一端に配置した点にある。
【００８７】
メモリセルアレイ31のＸ方向の一端（左側）には、ドライバ33、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33は、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
【００８８】
また、メモリセルアレイ31のＹ方向の一端には、センスアンプ32が配置される。メモリセルアレイ31上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32に接続される。
【００８９】
このように、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33をまとめることで、アドレスデコーダ34及びレベルシフタ35も一つにまとめることができ、周辺回路を効率的にレイアウトすることが可能になる。
【００９０】
しかし、このブロックレイアウトでは、メモリセルアレイ31が巨大化され、さらに、メモリセルの微細化により、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDが狭ピッチ化されると、寄生容量による信号遅延が問題となる。
【００９１】
特に、BiCSメモリでは、ワード線WL及びソース線側セレクトゲート線SGSがプレート状に形成される。このため、これら導電線間の寄生容量が大きく、カップリングノイズの原因となる。
【００９２】
図１１は、BiCSメモリのブロックレイアウトの第三例を示している。
【００９３】
第三例の特徴は、第二例と比べると、二つのメモリセルアレイ31L, 31Rを設けた点に特徴を有する。二つのメモリセルアレイ31L, 31Rを設けることで、各メモリセルアレイ内のワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを短くできるため、信号遅延及びカップリングノイズを抑制できる。
【００９４】
メモリセルアレイ31L, 31Rは、Ｘ方向に並んで配置される。メモリセルアレイ31L, 31Rの間には、ドライバ33L, 33R、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33L, 33Rは、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
【００９５】
また、メモリセルアレイ31L, 31RのＹ方向の一端には、センスアンプ32L, 32Rが配置される。メモリセルアレイ31L, 31R上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32L, 32Rに接続される。
【００９６】
このブロックレイアウトでは、レベルシフタ34及びアドレスデコーダ35は、二つのメモリセルアレイ31L, 31Rで共有化されるが、ドライバ33Lは、メモリセルアレイ31Lに対応して設けられ、ドライバ33Rは、メモリセルアレイ31Rに対応して設けられる。
【００９７】
このように、二つのメモリセルアレイ31L, 31Rでドライバ33L, 33Rを共有化できない理由は、これらドライバを構成するトランジスタの数が多いため、共有化すると、メモリセルアレイ31L, 31Rとドライバ33L, 33Rとを接続する配線レイアウトが複雑になるからである。即ち、メモリセルアレイごとにドライバを設ければ、二つのメモリセルアレイでドライバを共有する場合よりも配線レイアウトが簡略化される。
【００９８】
図１２は、BiCSメモリのブロックレイアウトの第四例を示している。
【００９９】
第四例の特徴は、第三例と比べると、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33を二つのメモリセルアレイ31L, 31Rで共有化した点に特徴を有する。
【０１００】
このドライバ33の共有化は、ドライバ33の面積、即ち、ドライバ33を構成するトランジスタ数を削減することにより実現される。トランジスタ数が削減されれば、メモリセルアレイ31L, 31Rとドライバ33L, 33Rとを接続する配線レイアウトが複雑化しないからである。ドライバ33を構成するトランジスタ数の削減は、本発明に係わるビット線側セレクトゲート線のレイアウトにより達成されるが、それについては後述し、ここでは、ブロックレイアウトについてのみ説明する。
【０１０１】
メモリセルアレイ31L, 31Rは、Ｘ方向に並んで配置される。メモリセルアレイ31L, 31Rの間には、ドライバ33、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33は、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
【０１０２】
また、メモリセルアレイ31L, 31RのＹ方向の一端には、センスアンプ32L, 32Rが配置される。メモリセルアレイ31L, 31R上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32L, 32Rに接続される。
【０１０３】
このブロックレイアウトでは、ドライバ33、レベルシフタ34及びアドレスデコーダ35は、二つのメモリセルアレイ31L, 31Rで共有化される。
【０１０４】
尚、配線レイアウトの複雑化なく、ドライバ33を二つのメモリセルアレイ31L, 31Rで共有化できれば、第一例乃至第四例のなかで、この第四例のブロックレイアウトが最も好ましいブロックレイアウトとなる。
【０１０５】
(2)   ビット線側セレクトゲート線のレイアウト  
図１３は、ビット線側セレクトゲート線のレイアウトの第一例を示している。図１４は、図１３をデバイス化にした場合の平面レイアウトを示している。
【０１０６】
第一例は、図９のブロックレイアウトに対応する。即ち、ビット線側セレクトゲート線SGD<0>, …SGD<5>に接続されるドライバ33Lは、メモリセルアレイ31のＸ方向の一端（左側）に配置され、かつ、ワード線WL<0>, …WL<3>及びソース線側セレクトゲート線SGSに接続されるドライバ33Rとは独立に設けられる。
【０１０７】
二つのブロックBK<i>, BK<i+1>は、それぞれ、半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、３以上の導電層上にこれらとは絶縁されて配置されるビット線BL<0>, …BL<m>と、下端が半導体基板に接続され、上端がビット線BL<0>, …BL<m>に接続され、３以上の導電層を突き抜ける複数の活性層（半導体柱）AAとから構成される。
【０１０８】
３以上の導電層のうち最上層は、複数のビット線側セレクトゲート線SGD<0>, …SGD<5>から構成され、３以上の導電層のうち最下層は、ソース線側セレクトゲート線SGSであり、３以上の導電層のうち最上層及び最下層を除く残りの導電層は、ワード線WL<0>, …WL<3>である。
【０１０９】
本例では、１つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>の数が6本、ワード線WL<0>, …WL<3>の数が4本であるが、これに限られることはない。即ち、１つのブロック内のビット線側セレクトゲート線の数については、1本以上、ワード線の数についても、1本以上であればよい。
【０１１０】
また、３以上の導電層のうち最上層を除く残りの導電層は、Ｙ方向の幅がビット線側セレクトゲート線SGD<0>, …SGD<5>のＹ方向の幅よりも広いプレート状を有する。
【０１１１】
そして、ビット線側セレクトゲート線SGD<0>, …SGD<5>と活性層AAとによりビット線側セレクトゲートトランジスタが構成され、ソース線側セレクトゲート線SGSと活性層AAとによりソース線側セレクトゲートトランジスタが構成される。また、ワード線WL<0>, …WL<3>と活性層AAとによりメモリセルが構成される。
【０１１２】
また、メモリセルアレイ31とドライバ33Lとの間の領域は、両者を接続するための引き出し線（導電線）SGD<0>・M1, …SGD<5>・M1が配置される引き出し部36Lとなる。同様に、メモリセルアレイ31とドライバ33Rとの間の領域は、両者を接続するための引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1が配置される引き出し部36Rとなる。
【０１１３】
ここで、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とは、メモリセルアレイ31のＸ方向の一端において一対一に共通接続されたうえでドライバ33Lに接続される。
【０１１４】
具体的には、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i+1>側からｉ（ｉは自然数）番目のビット線側セレクトゲート線は、ブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i>側からｉ番目のビット線側セレクトゲート線に共通接続される。
【０１１５】
従って、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、全体として折り返しレイアウト(folded layout)を有する。
【０１１６】
このような折り返しレイアウトは、例えば、側壁(side wall)をマスクとして下地をエッチングする側壁マスク技術(side wall masking technology)を利用することにより容易に形成できる。
【０１１７】
図１５は、ビット線側セレクトゲート線のレイアウトの第二例を示している。図１６は、図１５をデバイス化にした場合の平面レイアウトを示している。
【０１１８】
第二例は、図１０乃至図１２のブロックレイアウトに対応する。即ち、メモリセルアレイ31のＸ方向の一端（右側）に配置されるドライバ33 (33L, 33R)は、ワード線WL<0>, …WL<3>、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGD<0>, …SGD<5>に接続される。
【０１１９】
ここで注意しなければならない点は、図１５及び図１６のレイアウトがそのまま適用されるのは、図１１のメモリセルアレイ31Lとドライバ33Lとの間、及び、図１２のメモリセルアレイ31Lとドライバ33との間に限定されるということである。
【０１２０】
残りの図１０のメモリセルアレイ31とドライバ33との間、図１１のメモリセルアレイ31Rとドライバ33Rとの間、及び、図１２のメモリセルアレイ31Rとドライバ33との間については、図１５及び図１６のレイアウトを左右反転させたレイアウトが適用される。
【０１２１】
二つのブロックBK<i>, BK<i+1>は、それぞれ、半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、３以上の導電層上にこれらとは絶縁されて配置されるビット線BL<0>, …BL<m>と、下端が半導体基板に接続され、上端がビット線BL<0>, …BL<m>に接続され、３以上の導電層を突き抜ける複数の活性層（半導体柱）AAとから構成される。
【０１２２】
３以上の導電層のうち最上層は、複数のビット線側セレクトゲート線SGD<0>, …SGD<5>から構成され、３以上の導電層のうち最下層は、ソース線側セレクトゲート線SGSであり、３以上の導電層のうち最上層及び最下層を除く残りの導電層は、ワード線WL<0>, …WL<3>である。
【０１２３】
本例では、１つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>の数が6本、ワード線WL<0>, …WL<3>の数が4本であるが、これに限られることはない。即ち、１つのブロック内のビット線側セレクトゲート線の数については、1本以上、ワード線の数についても、1本以上であればよい。
【０１２４】
また、３以上の導電層のうち最上層を除く残りの導電層は、Ｙ方向の幅がビット線側セレクトゲート線SGD<0>, …SGD<5>のＹ方向の幅よりも広いプレート状を有する。
【０１２５】
そして、ビット線側セレクトゲート線SGD<0>, …SGD<5>と活性層AAとによりビット線側セレクトゲートトランジスタが構成され、ソース線側セレクトゲート線SGSと活性層AAとによりソース線側セレクトゲートトランジスタが構成される。また、ワード線WL<0>, …WL<3>と活性層AAとによりメモリセルが構成される。
【０１２６】
また、メモリセルアレイ31 (31L, 31R)とドライバ33 (33L, 33R)との間の領域は、両者を接続するための引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1が配置される引き出し部36となる。
【０１２７】
ここで、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とは、メモリセルアレイ31のＸ方向の一端（右側）において一対一に共通接続されたうえでドライバ33 (33L, 33R)に接続される。
【０１２８】
具体的には、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i+1>側からｉ（ｉは自然数）番目のビット線側セレクトゲート線は、ブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i>側からｉ番目のビット線側セレクトゲート線に共通接続される。
【０１２９】
従って、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、全体として折り返しレイアウト(folded layout)を有する。
【０１３０】
このような折り返しレイアウトは、例えば、側壁をマスクとして下地をエッチングする側壁マスク技術を利用することにより容易に形成できる。
【０１３１】
図１７は、メモリセルアレイの両側にドライバを配置するレイアウトを示している。
【０１３２】
同図に示すように、メモリセルアレイ31の両側にドライバ33を配置すると、例えば、ブロック１個当りのドライバ33のＹ方向のサイズを広げることができる（トランジスタの個数を多くすることができる）ため、結果として、ドライバ33のＸ方向のサイズを狭めることができ（トランジスタの個数を少なくすることができ）、引き出し部36内の引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1のレイアウトがさらに簡素化される。
【０１３３】
尚、図１０乃至図１２に示すように、メモリセルアレイ31 (31L, 31R)の片側にドライバ33 (33L, 33R)を配置するか、又は、図１７に示すように、メモリセルアレイ31の両側にドライバ33を配置するかは、BiCSメモリ（チップ）の仕様や、周辺回路の面積効率などを考慮して決定する。
【０１３４】
(3)   ドライバの回路例  
ドライバの回路例についてBiCS-NANDフラッシュメモリを例に説明する。
【０１３５】
図１８は、ドライバの回路例を示している。
【０１３６】
メモリセルアレイに関し、１ブロック内のワード線の数を4本（4層）とし、ビット線側セレクトゲート線の数を8本（1層）とし、ソース線側セレクトゲート線の数を1本（1層）とする。
【０１３７】
ドライバ33は、高電圧が印加される転送トランジスタ（高電圧トランジスタ）から構成される。ロウデコーダ35は、アンド回路から構成され、アドレス信号ADDRESSをデコードする。レベルシフタ34は、ドライバ33とロウデコーダ35の間に接続される。
【０１３８】
BSTON、VRDEC、RDECANDn<0>及びRDECANDn<1>は、転送トランジスタのオン／オフを制御する制御信号であり、SGD<7:0>, CGi<3:0>, CG(i+1)<3:0>, SGSi, SGS(i+1), VRDEC2, SGDSは、転送電圧である。
【０１３９】
(4)   リードディスターブ及びリード手法  
A.  リードディスターブ  
まず、BiCSメモリに特有のリードディスターブについてBiCS-NANDフラッシュメモリを例に説明する。
【０１４０】
図１９は、３つのブロックを示している。  
ブロックBK<i>を選択されたブロックとし、ブロックBK<i-1>, BK<i+1>を非選択のブロックとする。
【０１４１】
選択されたブロックBK<i>は、リード対象となるメモリセルを含む選択されたNANDセルユニットNAND-selectを有する。NANDセルユニットNAND-selectは、互いに交差して配置される選択されたビット線BL-selectと選択されたビット線側セレクトゲート線SGD-selectとの交点に位置する。
【０１４２】
リード時に、選択されたブロックBK<i>内の選択されたワード線WL-selectにはリード電位Vcgrvが与えられ、選択されたブロックBK<i>内の非選択のワード線WL-unselectにはリード電位Vcgrvよりも高い転送電位Vreadが与えられる。リード電位Vcgrvは、メモリセルの閾値状態に応じてそのメモリセルをオン又はオフにする電位であり、転送電位Vreadは、メモリセルの閾値状態によらずそのメモリセルをオンにする電位である。
【０１４３】
ここで、ブロックBK<i>内のNANDセルユニットは、ワード線を共有するため、ブロックBK<i>内では、選択されたNANDセルユニット以外の非選択のNANDセルユニットにも、リード電位Vcgrv及び転送電位Vreadが印加される。
【０１４４】
ブロックBK<i>内のリード時の電位関係は、図２０に示すようになる。  
選択されたワード線WL-selectには、リード電位Vcgrvが印加され、非選択のワード線WL-unselectには、転送電位Vreadが印加される。また、選択されたビット線側セレクトゲート線SGD-selectには、ビット線側セレクトゲートトランジスタをオンにする電位としてVsgd(例えば、約4V)が印加され、非選択のビット線側セレクトゲート線SGD-unselectには、ビット線側セレクトゲートトランジスタをオフにする電位としてVss(例えば、0V)が印加される。さらに、ソース線側セレクトゲート線SGSには、ソース線側セレクトゲートトランジスタをオンにする電位としてVsgs(例えば、約4V)が印加される。
【０１４５】
選択されたビット線BL-selectは、予め、プリチャージ電位Vpreにプリチャージされているため、選択されたメモリセルMC-selectの閾値状態に応じて選択されたビット線BL-selectの電位が変動する。この変動をセンスアンプにより検出し、選択されたメモリセルMC-selectのデータを判定する。
【０１４６】
この時、特に、リード電位Vcgrvが印加されるワード線WL-selectに接続される非選択のメモリセルX1のビット線BL-select側に隣接するメモリセルX2について、リードディスターブが発生し易くなる。
【０１４７】
B.  従来のリード手法（参考例）  
リードディスターブの発生について具体的に説明する。
【０１４８】
図２１は、従来のリード手法を示すタイミングチャートである。図２２及び図２３は、リード時の電位関係を示している。
【０１４９】
まず、選択されたブロックBK<i>内において、選択されたワード線WL<2>にリード電位Vcgrvを与え、非選択のワード線WL<0>, WL<1>, WL<3>に転送電位Vreadを与える。また、選択されたNANDセルユニットNAND-select1, NAND-select2内のビット線側セレクトゲート線SGDにビット線側セレクトゲートトランジスタをオンにする電位Vsgd(ex. 4V)を与え(実線A)、非選択のNANDセルユニットNAND-unselect内のビット線側セレクトゲート線SGDにビット線側セレクトゲートトランジスタをオフにする電位Vss(ex. 0V)を与える(破線B)。さらに、ソース線SLに接地電位Vssを与える。
【０１５０】
また、ABL (All Bit Line)センス方式を採用する場合には、図２２に示すように、全てのビット線BL<0>, BL<1>にプリチャージ電位Vpreを与え、ソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオンにする電位Vsgsを与える（図２１の実線C1）。これに対し、シールドビット線センス方式を採用する場合には、図２３に示すように、選択されたビット線BL<0>にプリチャージ電位Vpreを与え、非選択のビット線BL<1>にシールド電位Vss(ex. 0V)を与え、選択されたソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオンにする電位Vsgsを与え、非選択のソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオフにする電位Vssを与えた後にVsgsを与える（図２１の破線C2）。
【０１５１】
非選択のブロックBK<i-1>, BK<i+1>については、図２２及び図２３に示すような電位関係にする。
【０１５２】
この時、選択されたブロックBK<i>内の非選択のNANDセルユニットNAND-unselectは、ビット線側セレクトゲートトランジスタがオフであり、リード時にビット線から切断される。また、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられる非選択のメモリセルX1が高い閾値状態、例えば、2値記憶(“0”/”1”)の”0”状態である場合には、その非選択のメモリセルX1は、リード電位Vcgrvが印加される前後においてオフである。
【０１５３】
このため、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられるメモリセルX1よりもビット線側に存在するメモリセルX2のチャネルは、フローティング状態であり、かつ、リード電位Vcgrvが印加されたときに容量カップリングによりチャネルブーストされる(Vboost)。
【０１５４】
一方、BiCSメモリでは、リード時には、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられるメモリセルX1よりもソース線側に存在するメモリセルのチャネルは、ソース線SLから接地電位Vssが転送される。
【０１５５】
従って、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられるメモリセルX1には、ソース及びドレイン間に大きな電位差が発生し、それが原因となり、そのメモリセルX1のソース及びドレイン間にパンチスルーが発生する。
【０１５６】
このパンチスルーに起因してホットキャリアが発生し、このホットキャリアが非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられるメモリセルX1よりもビット線BL<0>, BL<1>側に存在するメモリセルX2の電荷蓄積層に注入され、閾値電圧の変動が生じる。
【０１５７】
図２４は、リードディスターブ発生時の状況を示している。  
同図（ａ）は、選択されたメモリセルMC-select1, MC-select2を含むNANDセルユニットを示し、同図（ｂ）は、非選択のメモリセルのみを含むNANDセルユニットを示している。同図（ｂ）において、メモリセルX1, X2は、図２２及び図２３のメモリセルX1, X2に対応している。
【０１５８】
C.  本発明の例に係わるリード手法  
上述のリードディスターブを防止するには、リード時に、非選択のセルユニット内のリード電位が与えられるメモリセルのソース及びドレイン間に大きな電位差が発生しないように、動作タイミングを工夫すればよい。
【０１５９】
図２５は、本発明の例に係わるリード手法を示すタイミングチャートである。図２６及び図２７は、リード時の電位関係を示している。
【０１６０】
・  期間１  
選択されたブロックBK<i>内において、選択されたワード線WL<2>にリード電位Vcgrvを与え、非選択のワード線WL<0>, WL<1>, WL<3>に転送電位Vreadを与える。また、全てのビット線側セレクトゲート線SGDにビット線側セレクトゲートトランジスタをオンにする電位Vsgd(ex. 4V)を与え、全てのソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオンにする電位Vsgs(ex. 4V)を与える。全てのビット線BL<0>, BL<1>及びソース線SLには接地電位Vssを与える。
【０１６１】
ここで、本発明の例に係わるリード手法が従来のリード手法と異なる点は、選択されたブロックBK<i>内の非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが印加されるメモリセルX1よりもビット線BL<0>, BL<1>側に存在するメモリセルX2のチャネルに接地電位Vssを与えた状態で、選択されたブロックBK<i>内のワード線WL<0>, WL<1>, WL<2> WL<3>リード電位Vcgrv又は転送電位Vreadを印加していることにある。
【０１６２】
この場合、選択されたブロックBK<i>内のワード線WL<0>, WL<1>, WL<2> WL<3>リード電位Vcgrv又は転送電位Vreadを印加したときに、非選択のNANDセルユニットNAND-unselect内のメモリセルX2のチャネルは接地電位Vssに固定された状態にあるため、そのメモリセルX2のチャネルがブーストされることはない。
【０１６３】
・  期間２〜３  
選択されたNANDセルユニットNAND-select1, NAND-select2内のビット線側セレクトゲート線SGDにビット線側セレクトゲートトランジスタをオンにする電位Vsgd(ex. 4V)を与え(実線A)、非選択のNANDセルユニットNAND-unselect内のビット線側セレクトゲート線SGDにビット線側セレクトゲートトランジスタをオフにする電位Vss(ex. 0V)を与える(破線B)。さらに、ソース線SLに接地電位Vssを与える。
【０１６４】
また、ABLセンス方式を採用する場合には、図２６に示すように、全てのビット線BL<0>, BL<1>にプリチャージ電位Vpreを与え、ソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオンにする電位Vsgs(ex. 4V)を与える（図２５の実線C1）。これに対し、シールドビット線センス方式を採用する場合には、図２７に示すように、選択されたビット線BL<0>にプリチャージ電位Vpreを与え、非選択のビット線BL<1>にシールド電位Vss(ex. 0V)を与え、選択されたソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオンにする電位Vsgsを与え、非選択のソース線側セレクトゲート線SGSにソース線側セレクトゲートトランジスタをオフにする電位Vssを与えた後にVsgsを与える（図２５の破線C2）。
【０１６５】
非選択のブロックBK<i-1>, BK<i+1>については、図２６及び図２７に示すような電位関係にする。
【０１６６】
この時、選択されたブロックBK<i>内の非選択のNANDセルユニットNAND-unselectは、ビット線側セレクトゲートトランジスタがオフであり、リード時にビット線から切断される。また、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられる非選択のメモリセルX1が高い閾値状態、例えば、2値記憶(“0”/”1”)の”0”状態である場合には、その非選択のメモリセルX1はオフである。
【０１６７】
このため、非選択のNANDセルユニットNAND-unselect内のリード電位Vcgrvが与えられるメモリセルX1よりもビット線側に存在するメモリセルX2のチャネルは、フローティング状態である。
【０１６８】
しかし、選択されたブロックBK<i>に対しては、既に、期間１においてリード電位Vcgrv及び転送電位Vreadが与えられているため、メモリセルX2のチャネルが容量カップリングによりチャネルブーストされるということはない。
【０１６９】
従って、非選択のNANDセルユニットNAND-unselect内において、メモリセルX1よりもソース線側に存在するメモリセルのチャネルにソース線SLから接地電位Vssが転送されても、メモリセルX1のソース及びドレイン間に大きな電位差が発生することはなく、結果として、メモリセルX2の閾値電圧の変動（リードディスターブ）が防止される。
【０１７０】
図２８は、リード電位及び転送電位の印加時の状況を示している。  
同図（ａ）は、選択されたメモリセルMC-select1, MC-select2を含むNANDセルユニットを示し、同図（ｂ）は、非選択のメモリセルのみを含むNANDセルユニットを示している。同図（ｂ）において、メモリセルX1, X2は、図２６及び図２７のメモリセルX1, X2に対応し、丸数字１〜３は、図２５の期間１〜３に対応している。
【０１７１】
同図（ｂ）から明らかなように、選択されたブロックBK<i>内のワード線WL<0>, WL<1>, WL<2> WL<3>リード電位Vcgrv又は転送電位Vreadを印加したときに、非選択のNANDセルユニットNAND-unselect内のメモリセルX2のチャネルは、接地電位Vssに固定された状態にあるため、そのメモリセルX2のチャネルがブーストされることはない。
【０１７２】
D.  その他  
本発明の例に係わるリード手法においては、図２５の動作タイミングに限定されることはなく、以下の場合に有効である。
【０１７３】
期間１において、ビット線から、非選択のNANDセルユニット内のリード電位が印加されるメモリセルよりもビット線側に存在するメモリセルのチャネルに接地電位を供給しているが、これに代えて、ソース線から接地電位を供給してもよい。但し、この場合には、期間１において、選択されたワード線にも転送電位Vreadを与える。
【０１７４】
リード電位Vcgrv又は転送電位Vreadを選択されたブロック内のワード線に印加するタイミングは、選択されたブロック内の非選択のNANDセルユニット内の全てのメモリセルをビット線から切断するタイミングよりも前であればよい。
【０１７５】
プリチャージ電位Vpreをビット線に印加するタイミングは、選択されたブロック内の非選択のNANDセルユニット内の全てのメモリセルをビット線から切断するタイミングと同じ又はそれよりも後であればよい。
【０１７６】
(5)   まとめ
以上のように、本発明の実施形態によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのリードディスターブを改善することができる。
【０１７７】
４．  適用例  
本発明の技術は、ビットコストスケーラビリティを実現するため、１つのセルユニットが直列接続された複数のメモリセル(NAND列)から構成されるBiCS-NANDフラッシュメモリに有効であるが、それ以外にも、BiCS技術が適用された三次元積層不揮発性半導体メモリに適用可能である。
【０１７８】
例えば、BiCS-NANDフラッシュメモリ以外の例として、デバイス構造はBiCS-NANDフラッシュメモリと全く同じであるが、１つのセルユニット内の複数のメモリセルのうち、中央の１つのみをメモリセルとして用い、残りはダミーセルとして用いるような不揮発性半導体メモリにも有効である。
【０１７９】
また、BiCSメモリのメモリセル構造については、電荷蓄積層が絶縁体（例えば、窒化物）から構成されるいわゆるMONOS型が有効であると考えられているが、本発明の例は、これに限られず、電荷蓄積層が導電性ポリシリコンから構成されるフローティングゲート型に適用することも可能である。
【０１８０】
さらに、1つのメモリセルに記憶させるデータ値については、２値(two-level)であってもよいし、３値(three-level)以上の多値(multi-level)であってもよい。
【０１８１】
５．  むすび  
本発明によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのリードディスターブを改善することができる。
【０１８２】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１８３】
【図１】BiCS-NANDフラッシュメモリの鳥瞰図。
【図２】BiCS-NANDフラッシュメモリの平面図。
【図３】図２のIII-III線に沿う断面図。
【図４】図２のIV-IV線に沿う断面図。
【図５】NANDセルユニットの構造図。
【図６】NANDセルユニットの鳥瞰図。
【図７】メモリセルアレイの等価回路図。
【図８】BiCS-NANDと二次元NANDとの比較図。
【図９】ブロックレイアウトの第一例を示す図。
【図１０】ブロックレイアウトの第二例を示す図。
【図１１】ブロックレイアウトの第三例を示す図。
【図１２】ブロックレイアウトの第四例を示す図。
【図１３】ビット線側セレクトゲート線のレイアウトを示す図。
【図１４】図１３をデバイス化したときの平面図。
【図１５】ビット線側セレクトゲート線のレイアウトを示す図。
【図１６】図１５をデバイス化したときの平面図。
【図１７】ビット線側セレクトゲート線のレイアウトを示す図。
【図１８】ドライバの回路例を示す図。
【図１９】BiCSメモリのリードディスターブを説明する図。
【図２０】BiCSメモリのリードディスターブを説明する図。
【図２１】参考例としてのリード手法を示すタイミング図。
【図２２】参考例の電位関係を示す図。
【図２３】参考例の電位関係を示す図。
【図２４】リードディスターブが発生する様子を示す図。
【図２５】本発明の例に係わるリード手法を示すタイミング図。
【図２６】本発明の例に係わる電位関係を示す図。
【図２７】本発明の例に係わる電位関係を示す図。
【図２８】リードディスターブが改善される様子を示す図。
【符号の説明】
【０１８４】
WL<0>, …WL<3>:  ワード線、  BL<0>, …BL<m>:  ビット線、  SGS:  ソース線側セレクトゲート線、  SGD<0>, …SGD<5>:  ビット線側セレクトゲート線、  AA:  アクティブエリア。
【図１】
0005259242.tif 000002
【図２】
0005259242.tif 000003
【図３】
0005259242.tif 000004
【図４】
0005259242.tif 000005
【図５】
0005259242.tif 000006
【図６】
0005259242.tif 000007
【図７】
0005259242.tif 000008
【図８】
0005259242.tif 000009
【図９】
0005259242.tif 000010
【図１０】
0005259242.tif 000011
【図１１】
0005259242.tif 000012
【図１２】
0005259242.tif 000013
【図１３】
0005259242.tif 000014
【図１４】
0005259242.tif 000015
【図１５】
0005259242.tif 000016
【図１６】
0005259242.tif 000017
【図１７】
0005259242.tif 000018
【図１８】
0005259242.tif 000019
【図１９】
0005259242.tif 000020
【図２０】
0005259242.tif 000021
【図２１】
0005259242.tif 000022
【図２２】
0005259242.tif 000023
【図２３】
0005259242.tif 000024
【図２４】
0005259242.tif 000025
【図２５】
0005259242.tif 000026
【図２６】
0005259242.tif 000027
【図２７】
0005259242.tif 000028
【図２８】
0005259242.tif 000029