(57)【特許請求の範囲】
【請求項１】
複数の絶縁体層を有する絶縁性基板と、
該絶縁性基板に設けられた入力端子および出力端子と、
前記絶縁性基板の第１の層に設けられ、前記入力端子および前記出力端子の間に接続されている磁性材料を含む第１インダクタと、
前記絶縁性基板の内部に設けられ、かつ、前記入力端子および前記出力端子の間に接続されていて、スイッチング素子をオンオフ制御するスイッチング制御部と、
前記絶縁性基板の第２の層に設けられたグランド電極パターンと、
を備え、
前記グランド電極パターンは、
前記入力端子に接続している第１電極パターンと、
前記出力端子に接続し、前記第１電極パターンから隔離している第２電極パターンと、
所定方向に沿って形成され、前記第１および第２電極パターンを接続している接続電極パターンと、
を有し、
前記接続電極パターンは、
前記第１インダクタに対向し、かつ、前記所定方向に直交する方向の幅が前記第１および第２電極パターンよりも短くしてある、ＤＣ−ＤＣコンバータ。
【請求項２】
前記絶縁性基板の第１の層に設けられ、第１端が前記入力端子または前記出力端子に接続され、第２端が前記第１電極パターンまたは前記第２電極パターンに接続されているキャパシタ、
をさらに備える請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
多出力型ＤＣ−ＤＣコンバータであって、
前記第２の層を挟んで前記第１の層とは反対方向の前記絶縁性基板の第３の層に設けられ、前記入力端子または前記出力端子に接続されている第２インダクタ、
をさらに備え、
前記第２インダクタは、
磁性材料を含み、前記接続電極パターンを挟んで前記第１インダクタに対向している、
請求項１または２に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体基板にインダクタおよびスイッチング制御ＩＣを設けたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
携帯電話機または多機能型携帯端末などでは、マルチバンドの周波数帯域に対応するために複数種類の電圧が求められており、非絶縁型ＤＣ−ＤＣコンバータが用いられている。ＤＣ−ＤＣコンバータは、コイル、コンデンサおよびスイッチングＩＣなどから構成されているが、これまでに、絶縁体基板内部にコイルパターンを形成し、絶縁体基板表面にキャパシタおよびスイッチングＩＣなどを実装して構成されたものがある。
【０００３】
この構成の場合、ＤＣ−ＤＣコンバータは、絶縁体基板表面にスイッチングＩＣを実装していることから基板厚み方向に大きくなるため、薄型化が進む携帯電話機等においては、より小型化（薄型化）したＤＣ−ＤＣコンバータが望まれている。そこで、絶縁体基板内にスイッチングＩＣを内蔵し、コイルおよびコンデンサなどを基板表面に実装する構成とすることで、ＤＣ−ＤＣコンバータの低背化を実現したものが提案されている。
【０００４】
また、ＤＣ−ＤＣコンバータでは、スイッチングＩＣがスイッチングを行う際に高周波のノイズ（スイッチングノイズ）が発生するといった問題があり、ノイズに対する対策を行う必要がある。特許文献１には、電子部品からの電磁ノイズがある環境下でも安定した動作を実現するための電子部品の実装に用いられるプリント配線板が開示されている。電磁ノイズはコイルまたはコンデンサなどから構成されるフィルタによって大部分の除去が可能であるが、フィルタの実装スペースがないという問題があることから、特許文献１では、電子部品のリードを取付ける穴の周囲に磁性体を塗布している。これによって、電子部品に直列にコイルを挿入するのと同等の効果が得られるようにして、電磁ノイズを除去している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１５２０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＤＣ−ＤＣコンバータは、通常、コイルおよびスイッチングＩＣなどの共通電極として、絶縁体基板の裏面にグランド電極パターンが形成されている。各素子が共通のグランド電極パターンに接続されているため、コイルおよびスイッチングＩＣで発生したスイッチングノイズがグランドラインから漏洩するといった問題がある。斯かる問題は特許文献１に記載の発明では解決できない。
【０００７】
そこで、本発明の目的は、スイッチングＩＣのスイッチング制御により発生したスイッチングノイズが共通のグランド電極パターンを介してグランドラインから漏洩することを抑制できるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るＤＣ−ＤＣコンバータは、複数の絶縁体層を有する絶縁性基板と、該絶縁性基板に設けられた入力端子および出力端子と、前記絶縁性基板の第１の層に設けられ、前記入力端子および前記出力端子の間に接続されている磁性材料を含む第１インダクタと、前記絶縁性基板の内部に設けられ、かつ、前記入力端子および前記出力端子の間に接続されていて、スイッチング素子をオンオフ制御するスイッチング制御部と、前記絶縁性基板の第２の層に設けられたグランド電極パターンと、を備え、前記グランド電極パターンは、前記入力端子に接続している第１電極パターンと、前記出力端子に接続し、前記第１電極パターンから隔離している第２電極パターンと、所定方向に沿って形成され、前記第１および第２電極パターンを接続している接続電極パターンと、を有し、前記接続電極パターンは、前記第１インダクタに対向し、かつ、前記所定方向に直交する方向の幅が前記第１および第２電極パターンよりも短くしてあることを特徴とする。
【０００９】
この構成では、第１および第２電極パターンを繋ぐ接続電極パターンの幅が細く形成されているため、接続電極パターンのインダクタンス成分が第１および第２電極パターンより大きくなる。また、接続電極パターンには対向している第１インダクタが、ビーズ（フェライトビーズ）として作用して、接続電極パターンはビーズインダクタとして機能する。これにより、第１インダクタの磁性材料がノイズ電流により励起される磁束を吸収し、磁性材料の磁気抵抗により損失が生じて、ノイズ電流が抑制される。これにより、第１または第２電極パターンからグランド電極パターンへ流れ込んだノイズ電流がグランド電極パターンから漏洩することを抑制できる。
【００１０】
本発明に係るＤＣ−ＤＣコンバータにおいて、前記絶縁性基板の第１の層に設けられ、第１端が前記入力端子または前記出力端子に接続され、第２端が前記第１電極パターンまたは前記２電極パターンに接続されているキャパシタをさらに備える構成でもよい。
【００１１】
この構成では、一の絶縁性基板にインダクタおよびキャパシタを実装したＤＣ−ＤＣコンバータのモジュールを形成することができる。
【００１２】
本発明に係るＤＣ−ＤＣコンバータは、多出力型ＤＣ−ＤＣコンバータであって、前記第２の層を挟んで前記第１の層とは反対方向の前記絶縁性基板の第３の層に設けられ、前記入力端子または前記出力端子に接続されている第２インダクタ、をさらに備え、前記第２インダクタは、磁性材料を含み、前記接続電極パターンを挟んで前記第１インダクタに対向している構成でもよい。
【００１３】
この構成では、接続電極パターンが第１および第２インダクタに挟まれた構成であるので、ノイズ電流が接続電極パターンを通る際に、二つの第１および第２インダクタの磁性材料がノイズ電流により励起される磁束を吸収するため、より効果的にノイズ電流を抑制できる。
【発明の効果】
【００１４】
本発明によれば、グランド電極パターンにおいてインダクタに対向する接続電極パターンを細くし、接続電極パターンに第１インダクタを対向させることで、接続電極パターンに流れるノイズ電流を抑制することができる。その結果、グランド電極パターンからのノイズ電流の漏洩を抑制できる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１に係るＤＣ−ＤＣコンバータの構成を示す模式図。
【図２】（Ａ）は、ＤＣ-ＤＣコンバータの断面図において各素子の接続態様を示す模式図、（Ｂ）はＤＣ-ＤＣコンバータの等価回路を示す図。
【図３】（Ａ）は、実施形態２に係るＤＣ-ＤＣコンバータの断面図において各素子の接続態様を示す模式図、（Ｂ）はＤＣ-ＤＣコンバータの等価回路を示す図。
【図４】ＤＣ-ＤＣコンバータの別の構成例を示す模式図。
【図５】実施形態３に係るＤＣ−ＤＣコンバータの構成を示す模式図。
【図６】ＤＣ-ＤＣコンバータの等価回路を示す図。
【図７】実施形態１，２に係るＤＣ−ＤＣコンバータの別の構成例を示す模式図。
【発明を実施するための形態】
【００１６】
（実施形態１）
図１は、実施形態１に係るＤＣ−ＤＣコンバータの構成を示す模式図である。図１（Ａ）はＤＣ-ＤＣコンバータの上面図である。図１（Ｂ）はＤＣ-ＤＣコンバータの下面図である。図１（Ｃ）は、図１（Ａ）および図１（Ｂ）のＩ−Ｉ線における正面断面図である。
【００１７】
ＤＣ-ＤＣコンバータ１０は、複数の絶縁体層が積層されてなる絶縁性基板１１を備えている。絶縁性基板１１は長辺を有する矩形状の表裏面を有している。絶縁性基板１１の表面（第１の層）は磁性体部品などが実装される面である。また、絶縁性基板１１の裏面はメイン基板などの回路基板に実装される面である。
【００１８】
絶縁性基板１１の表面には、インダクタＬ１、キャパシタＣin，Ｃoutが実装されている。インダクタＬ１は、コイルパターンが印刷された磁性体グリーンシート（磁性材料）が積層されて焼結されてなるチップインダクタであって、表面の略中央に設けられている。キャパシタＣin，Ｃoutは、インダクタＬ１を挟んで対向するように長手方向に沿って設けられている。なお、各素子の配線については後に詳述する。
【００１９】
また、絶縁性基板１１の内層にはスイッチング制御ＩＣ１３が設けられている。スイッチング制御ＩＣ１３は、ＭＯＳ−ＦＥＴ（以下、単にＦＥＴという）を備え、インダクタＬ１に流れる電流を断続する。
【００２０】
絶縁性基板１１の裏面（第２の層）の四隅近傍には、入力端子電極Ｖin、出力端子電極Ｖoutおよびグランド端子電極ＧＮＤ１，ＧＮＤ２が形成されている。入力端子電極Ｖinおよび出力端子電極Ｖoutは、長手方向に沿って形成されている。グランド端子電極ＧＮＤ１，ＧＮＤ２は、長手方向に直交する方向（以下、短手方向という）において入力端子電極Ｖinおよび出力端子電極Ｖoutと対向するよう、長手方向に沿って形成されている。
【００２１】
また、長手方向において、入力端子電極Ｖinおよびグランド端子電極ＧＮＤ１と、出力端子電極Ｖoutおよびグランド端子電極ＧＮＤ２との間には、グランド電極パターン１２が形成されている。グランド端子電極ＧＮＤ１，ＧＮＤ２は、グランド電極パターン１２と導通している。グランド電極パターン１２は、絶縁性基板１１の裏面に形成され、レジスト膜で被覆されていてもよいし、絶縁性基板１１の内層に形成されていてもよい。
【００２２】
グランド電極パターン１２は、第１パターン１２１、第２パターン１２２およびブリッジパターン１２３から構成され、Ｈ形状を有している。第１パターン１２１は、絶縁性基板１１の厚み方向においてキャパシタＣinに対向する領域に形成されている。第２パターン１２２は、絶縁性基板１１の厚み方向においてキャパシタＣoutに対向する領域に形成されている。第１パターン１２１および第２パターン１２２は相似形状であって、短手方向の長さが長手方向の長さより長く、長手方向に沿って隔離して形成されている。ブリッジパターン１２３は、絶縁性基板１１の厚み方向においてインダクタＬ１に対向する領域に、長手方向（所定方向）に長く形成されていて、第１パターン１２１および第２パターン１２２を接続している。ブリッジパターン１２３は、短手方向の長さ（幅）が第１パターン１２１および第２パターン１２２よりも短く形成されている。
【００２３】
このように、グランド電極パターン１２の第１パターン１２１および第２パターン１２２は、これらよりも幅（短手方向の長さ）が狭いブリッジパターン１２３により接続されている。従って、ブリッジパターン１２３のインダクタンス成分は、第１パターン１２１および第２パターン１２２よりも大きくなっている。第１パターン１２１は上述したグランド端子電極ＧＮＤ１と導通し、第２パターン１２２はグランド端子電極ＧＮＤ２と導通している。すなわち、ＤＣ−ＤＣコンバータ１０におけるグランド端子電極ＧＮＤ１，ＧＮＤＤ２間のグランドラインにはブリッジパターン１２３が存在する。このブリッジパターン１２３が、後述するビーズインダクタとして機能することになる。
【００２４】
次に、ＤＣ-ＤＣコンバータ１０の各素子の配線について説明する。図２（Ａ）は、ＤＣ-ＤＣコンバータ１０の断面図において各素子の接続態様を示す模式図であり、図２（Ｂ）はＤＣ-ＤＣコンバータ１０の等価回路を示す図である。
【００２５】
スイッチング制御ＩＣ１３は、入力端子Ｉｎと、出力端子Ｏｕｔと、グランド端子Ｇ１，Ｇ２とを備えている。入力端子Ｉｎには、入力端子電極Ｖinへ繋がる入力ラインが接続されている。入力端子電極Ｖinには、一端（第１端）が第２パターン１２２に接続されているキャパシタＣinの他端（第２端）が接続されている。キャパシタＣinは、ノイズ成分の除去等を行い、スイッチング制御ＩＣ１３に安定した入力電圧の供給を可能としている。
【００２６】
スイッチング制御ＩＣ１３の出力端子Ｏｕｔは、インダクタＬ１を介して出力端子電極Ｖoutに接続している。出力端子電極Ｖoutには、一端がグランド端子電極ＧＮＤ２に接続しているキャパシタＣoutの他端が接続されている。
【００２７】
スイッチング制御ＩＣ１３のグランド端子Ｇ１は、グランド端子電極ＧＮＤ２に接続している。より具体的には、グランド端子Ｇ１は第２パターン１２２を介してグランド端子電極ＧＮＤ２に接続している。また、グランド端子Ｇ２は、グランド端子電極ＧＮＤ１に接続している。より具体的には、グランド端子Ｇ２は第１パターン１２１を介してグランド端子電極ＧＮＤ１に接続している。
【００２８】
スイッチング制御ＩＣ１３は、ｐ型ＦＥＴ１３１、ｎ型ＦＥＴ１３２、および、ＦＥＴ１３１，１３２のスイッチング制御を行うドライバ１３３を備えている。ＦＥＴ１３１は、ドレインをスイッチング制御ＩＣ１３の入力端子Ｉｎ、ソースを出力端子Ｏｕｔ、ゲートをドライバ１３３に接続している。ＦＥＴ１３２は、ドレインを出力端子Ｏｕｔ、ソースをグランド端子Ｇ１、ゲートをドライバ１３３に接続している。ドライバ１３３は、グランド側をグランド端子Ｇ２に接続している。このドライバ１３３は、ＦＥＴ１３１，１３２のスイッチング制御を行う。
【００２９】
グランド端子Ｇ１は第１パターン１２１に接続し、グランド端子Ｇ２は第２パターン１２２に接続している。換言すれば、ドライバ１３３は第１パターン１２１に接続し、ＦＥＴ１３２のソースは第２パターン１２２に接続している。第１パターン１２１および第２パターン１２２はブリッジパターン１２３を介して接続されているため、図２（Ｂ）に示すように、ドライバ１３３およびＦＥＴ１３２のソース間には、ブリッジパターン１２３のインダクタンス成分であるインダクタＬｅが構成される。
【００３０】
このように構成されたＤＣ−ＤＣコンバータ１０は、ＦＥＴ１３１をオン、ＦＥＴ１３２をオフすることでインダクタＬ１に電流を流して励磁させ、エネルギーを蓄積する。その後、ＤＣ−ＤＣコンバータ１０は、ＦＥＴ１３１をオフ、ＦＥＴ１３２をオンして、蓄積したエネルギーを転流させる。この動作を繰り返して、ＤＣ−ＤＣコンバータ１０は、入力電圧よりも低い電圧を出力端子電極Ｖoutから出力する。
【００３１】
以下に、ＤＣ-ＤＣコンバータ１０がスイッチング制御ＩＣ１３で発生したスイッチングノイズを抑制する原理について説明する。
【００３２】
一般にＤＣ-ＤＣコンバータを小型化した場合、接地配線を十分に長くできず、回路に生じたノイズ成分を抑圧できないといった問題がある。例えば、グランド電極パターンが矩形状である場合、スイッチング制御ＩＣ１３で発生したスイッチングノイズが、共通のグランド電極パターンを介して出力端子電極Ｖoutへ接続される出力ラインに重畳されるといった問題がある。本実施形態の場合、発生したスイッチングノイズは、スイッチング制御ＩＣ１３のグランド端子Ｇ２から第２パターン１２２、ブリッジパターン１２３および第１パターン１２１を通り、入力ラインへ重畳されるおそれがある。
【００３３】
そこで、本実施形態に係るグランド電極パターン１２は、図１に示すように、磁性体部品であるインダクタＬ１に対向する領域に形成されたブリッジパターン１２３の幅（絶縁性基板１１の短手方向の長さ）を細くし、等価的インダクタＬｅが構成されるようにしてある。ＤＣ-ＤＣコンバータ１０を小型化した場合、絶縁性基板１１の厚みが薄くなるため、絶縁性基板１１の表面に実装したインダクタＬ１の磁性体と、細く形成されたブリッジパターン１２３とが近接する。このとき、インダクタＬ１の磁性体が、ブリッジパターン１２３が構成する等価的インダクタＬｅのビーズ（フェライトビーズ）として作用する。
【００３４】
すなわち、ブリッジパターン１２３にスイッチングノイズ電流が流れた場合、インダクタＬ１の磁性体はスイッチングノイズ電流によりブリッジパターン１２３に励起される磁束を吸収し、磁性体内の磁気抵抗により損失が生じて、スイッチングノイズが抑制される。この結果、本実施形態に係るＤＣ-ＤＣコンバータ１０は、実際にビーズインダクタを実装することなく、グランド電極パターン１２の形状を変更するだけで、スイッチングノイズがグランド電極パターン１２を介して漏洩することを抑制することができる。
【００３５】
（実施形態２）
以下に、本発明に係る実施形態２について説明する。実施形態１では、降圧型ＤＣ−ＤＣコンバータ１０について例示したが、実施形態２では昇圧型ＤＣ−ＤＣコンバータの例を示す。実施形態２に係るＤＣ-ＤＣコンバータの構成（実装する磁性体部品など）については実施形態１と同様であるため説明は省略する。
【００３６】
図３（Ａ）は、実施形態２に係るＤＣ-ＤＣコンバータの断面図において各素子の接続態様を示す模式図であり、図３（Ｂ）はＤＣ-ＤＣコンバータの等価回路を示す図である。
【００３７】
スイッチング制御ＩＣ２１は、入力端子Ｉｎと、出力端子Ｏｕｔと、グランド端子Ｇとを備えている。入力端子Ｉｎは、インダクタＬ１を介して入力端子電極Ｖinへ接続されている。入力端子電極Ｖinには、一端が第１パターン１２１に接続されているキャパシタＣinの他端が接続されている。キャパシタＣinは入力電圧のノイズ成分の除去等を行う。
【００３８】
スイッチング制御ＩＣ２１の出力端子Ｏｕｔは出力端子電極Ｖoutに接続している。出力端子電極Ｖoutには、一端がグランド端子電極ＧＮＤ２に接続しているキャパシタＣoutの他端が接続されている。
【００３９】
スイッチング制御ＩＣ２１のグランド端子Ｇは、グランド端子電極ＧＮＤ２に接続している。より具体的には、グランド端子Ｇは第２パターン１２２を介してグランド端子電極ＧＮＤ２に接続している。
【００４０】
スイッチング制御ＩＣ２１は、ｐ型ＦＥＴ２１１、ｎ型ＦＥＴ２１２、および、ＦＥＴ２１１，２１２のスイッチング制御を行うドライバ２１３を備えている。ＦＥＴ２１１，２１２のゲートは、ドライバ２１３に接続している。また、ドライバ２１３は、スイッチング制御ＩＣ２１のグランド端子Ｇに接続している。
【００４１】
ＦＥＴ２１１は、ドレインをスイッチング制御ＩＣ１３の入力端子Ｉｎ、ソースをスイッチング制御ＩＣ２１のグランド端子Ｇに接続している。ＦＥＴ２１２は、ドレインをスイッチング制御ＩＣ２１の入力端子Ｉｎ、ソースを出力端子Ｏｕｔに接続している。グランド端子Ｇは第２パターン１２２に接続していて、第２パターン１２２は、ブリッジパターン１２３を介して第１パターン１２１と接続している。このため、図３（Ｂ）に示すように、グランド端子Ｇおよびグランド端子電極ＧＮＤ１間には、ブリッジパターン１２３のインダクタンス成分である等価的インダクタＬｅが構成される。
【００４２】
このように構成されたＤＣ−ＤＣコンバータ２０は、ＦＥＴ２１１のオン時にインダクタＬ１に蓄積されたエネルギーが、ＦＥＴ２１２のオン、ＦＥＴ２１２のオフ時に誘導電圧として入力電圧に加算され、キャパシタＣoutによって平滑化される。これにより、ＤＣ-ＤＣコンバータ２０は入力電圧よりも高い出力電圧を出力する。
【００４３】
また、本実施形態の場合、スイッチング制御ＩＣ２１で発生したスイッチングノイズは、スイッチング制御ＩＣ２１のグランド端子Ｇから第２パターン１２２、ブリッジパターン１２３および第１パターン１２１を流れる。このとき、実施形態１で説明したように、インダクタＬ１がブリッジパターン１２３に近接に対向しているため、インダクタＬ１の磁性体がブリッジパターン１２３に対してビーズインダクタのビーズとして作用して、ブリッジパターン１２３を流れるスイッチングノイズが抑制される。この結果、グランド電極パターン１２を介して入力ラインにノイズが漏洩することが抑制される。
【００４４】
なお、実施形態１，２に係るＤＣ-ＤＣコンバータは、キャパシタＣin，Ｃoutが絶縁性基板１１の表面に実装されている構成としているが、キャパシタＣin，Ｃoutは、図４に示すように、絶縁性基板１１以外、例えば、絶縁性基板１１を実装する基板に設けるようにしてもよい。図４は、ＤＣ-ＤＣコンバータの別の構成例を示す模式図である。図４（Ａ）はＤＣ-ＤＣコンバータの上面図である。図４（Ｂ）はＤＣ-ＤＣコンバータの下面図である。図４（Ｃ）は、図４（Ａ）および図４（Ｂ）のＩＶ−ＩＶ線における正面断面図である。
【００４５】
ＤＣ−ＤＣコンバータ１５が備える絶縁性基板１６の表面には、インダクタＬ１が実装され、絶縁性基板１６の内層には、スイッチング制御ＩＣ１３が設けられている。キャパシタＣin，Ｃoutは、ＤＣ−ＤＣコンバータ１５が実装される基板１８に実装されている。
【００４６】
絶縁性基板１６の裏面には、入力端子電極Ｖin、出力端子電極Ｖoutおよびグランド電極パターン１７が形成されている。入力端子電極Ｖinおよび出力端子電極Ｖoutは、実施形態１と同様の位置に形成されている。キャパシタＣinは入力端子電極Ｖinに接続され、キャパシタＣoutは出力端子電極Ｖoutに接続されている。
【００４７】
グランド電極パターン１７は、入力端子電極Ｖinおよび出力端子電極Ｖoutを除く絶縁性基板１６の裏面のほぼ全域に形成されている。グランド電極パターン１７は、第１パターン１７１、第２パターン１７２およびブリッジパターン１７３からなり、ブリッジパターン１７３がインダクタＬ１と対向するよう形成されている。
【００４８】
また、ブリッジパターン１７３は、絶縁性基板１６の短手方向の長さが第１パターン１７１および第２パターン１７２よりも短く形成されている。第１パターン１７１および第２パターン１７２は、実施形態１との対比において面積が大きく形成してある。このため、図４に示す変形例は、ブリッジパターン１７３によりスイッチングノイズを抑制でき、さらに、グランド電極パターンの大きさが実施形態１よりも大きいため、シールド効果が大きくなり、実施形態１よりもノイズ成分をより抑圧できる。
【００４９】
なお、実施形態１，２において、降圧型および昇圧型ＤＣ−ＤＣコンバータについて説明したが、昇降圧型のＤＣ−ＤＣコンバータであってもよい。
【００５０】
（実施形態３）
以下に、本発明に係る実施形態３について説明する。本実施形態に係るＤＣ−ＤＣコンバータは、多出力型ＤＣ−ＤＣコンバータであり、以下では２出力型ＤＣ−ＤＣコンバータを例に挙げて説明する。
【００５１】
図５は、実施形態３に係るＤＣ−ＤＣコンバータの構成を示す模式図である。図５（Ａ）は、実施形態３に係るＤＣ−ＤＣコンバータの上面図、図５（Ｂ）は、図５（Ａ）のＶＡ−ＶＡ線における正面断面図、図５（Ｃ）は、図５（Ａ）のＶＢ−ＶＢ線における正面断面図である。
【００５２】
ＤＣ-ＤＣコンバータ３０は絶縁性基板３１を備えている。絶縁性基板３１の表面には、実施形態１と同様に、インダクタＬ１およびキャパシタＣin，Ｃout１が実装されている。
【００５３】
絶縁性基板３１の内層には、スイッチング制御ＩＣ３２が設けられている。スイッチング制御ＩＣ３２は、インダクタＬ１に流れる電流を断続する。
【００５４】
また、絶縁性基板３１の内層であって、スイッチング制御ＩＣ３２および絶縁性基板３１の裏面の間には、図１（Ｂ）で説明した、第１パターン１２１、第２パターン１２２およびブリッジパターン１２３からなるグランド電極パターンが形成されている。さらに、絶縁性基板３１の内層（第３の層）であって、絶縁性基板３１の裏面側にグランド電極パターン１２と対向する位置にインダクタＬ２が設けられている。インダクタＬ２は、インダクタＬ１と同様、コイルパターンが印刷された磁性体グリーンシートが積層され焼結されてなるチップインダクタである。このインダクタＬ２と同層（またはそれに近い層）には、キャパシタＣout２が設けられている。
【００５５】
絶縁性基板３１の裏面には、入力端子電極Ｖin、出力端子電極Ｖout１，Ｖout２およびグランド端子電極ＧＮＤ３，ＧＮＤ４が形成されている。グランド端子電極ＧＮＤ３には、図示しないスルーホールを介して第１パターン１２１が導通している。また、グランド端子電極ＧＮＤ４には第２パターン１２２が導通している。
【００５６】
次に、ＤＣ-ＤＣコンバータ１０の各素子の配線について説明する。図６は、ＤＣ-ＤＣコンバータ３０の等価回路を示す図である。
【００５７】
スイッチング制御ＩＣ３２は、２つの入力端子Ｉｎ１，Ｉｎ２と、２つの出力端子Ｏｕｔ１，Ｏｕｔ２と、グランド端子Ｇ１，Ｇ２，Ｇ３，Ｇ４とを備えている。
【００５８】
入力端子Ｉｎ１，Ｉｎ２には、入力端子電極Ｖinへ繋がる入力ラインが接続されている。入力端子電極Ｖinには、一端が第１パターン１２１に接続されているキャパシタＣinの他端が接続されている。
【００５９】
スイッチング制御ＩＣ３２の出力端子Ｏｕｔ１は、インダクタＬ１を介して出力端子電極Ｖout１に接続されている。出力端子電極Ｖout１には、一端がグランド端子電極ＧＮＤ４に接続しているキャパシタＣout１の他端が接続されている。また、出力端子Ｏｕｔ２には、インダクタＬ２を介して出力端子電極Ｖout２に接続している。出力端子電極Ｖout２は、一端がグランド端子電極ＧＮＤ４に接続しているキャパシタＣout２の他端が接続されている。
【００６０】
スイッチング制御ＩＣ３２のグランド端子Ｇ１，Ｇ２は、グランド端子電極ＧＮＤ４に接続している。より具体的には、グランド端子Ｇ１，Ｇ２は第２パターン１２２を介してグランド端子電極ＧＮＤ４に接続している。
【００６１】
また、グランド端子Ｇ３，Ｇ４は、グランド端子電極ＧＮＤ３に接続している。より具体的には、グランド端子Ｇ３，Ｇ４は第１パターン１２１を介してグランド端子電極ＧＮＤ３に接続している。
【００６２】
スイッチング制御ＩＣ３２は、ｐ型ＦＥＴ３２１，３２４、ｎ型ＦＥＴ３２２，３２５および、スイッチング制御を行うドライバ３２３，３２６を備えている。ＦＥＴ３２１は、ドレインを入力端子Ｉｎ１、ソースを出力端子Ｏｕｔ１、ゲートをドライバ３２３にそれぞれ接続している。ＦＥＴ３２２は、ドレインを出力端子Ｏｕｔ１、ソースをグランド端子Ｇ１、ゲートをドライバ３２３に接続している。ドライバ３２３は、グランド側がグランド端子Ｇ４に接続されている。
【００６３】
ＦＥＴ３２４は、ドレインを入力端子Ｉｎ２、ソースを出力端子Ｏｕｔ２、ゲートをドライバ３２６に接続している。ＦＥＴ３２５は、ドレインを出力端子Ｏｕｔ２、ソースをグランド端子Ｇ２、ゲートをドライバ３２６に接続している。ドライバ３２６は、グランド側をグランド端子Ｇ３に接続している。
【００６４】
グランド端子Ｇ１は第２パターン１２２に接続し、グランド端子Ｇ４は第１パターン１２１に接続している。従って、実施形態１と同様に、グランド端子Ｇ１，Ｇ４のグランドラインには、ブリッジパターン１２３のインダクタンス成分である等価的インダクタＬ３が接続されていることになる。
【００６５】
ＤＣ−ＤＣコンバータ３０のブリッジパターン１２３は、絶縁性基板３１の上下方向（厚み方向）において、インダクタＬ１，Ｌ２により挟まれている。このため、インダクタＬ１，Ｌ２の磁性体が、ブリッジパターン１２３が構成するインダクタＬ３のビーズとして作用する。実施形態１では、ブリッジパターン１２３の表面側のみに磁性体が近接しているのに対し、実施形態３では、ブリッジパターン１２３の表面側および裏面側に磁性体が近接している。従って、実施形態３に係るＤＣ−ＤＣコンバータ３０は、ドライバ３１３，３１６などで発生したスイッチングノイズがブリッジパターン１２３を通る際に、インダクタＬ１，Ｌ２の二つの磁性体がスイッチングノイズ電流により励起される磁束を吸収するため、実施形態１との対比において、より高いスイッチングノイズ電流の抑制効果が得られる。
【００６６】
なお、本実施の形態では、降圧型の多出力型ＤＣ−ＤＣコンバータについて説明したが、昇圧型又は昇降圧型の多出力型ＤＣ−ＤＣコンバータであってもよい。また、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとが混在する多出力型ＤＣ−ＤＣコンバータであってもよい。また、ＤＣ−ＤＣコンバータ３０は、３出力型またはそれ以上の多出力型ＤＣ−ＤＣコンバータであってもよい。また、グランド電極パターン１２，１７はＨ形状としているが、ブリッジパターン１２３，１７３の幅が他の電極パターンより細ければよい。例えば、ブリッジパターン１２３，１７３はミアンダ状に形成されていてもよい。
【００６７】
図７は、実施形態１，２に係るＤＣ−ＤＣコンバータの別の構成例を示す模式図である。実施形態１，２では、インダクタＬ１などの磁性体部品は、絶縁性基板１１の表面に実装されているが、図７（Ａ）に示すように、絶縁性基板１１の内層に実装された構成であってもよい。また、表面にインダクタＬ１など実装した場合、樹脂などによりインダクタＬ１などをモールドした構成としてもよい。
【００６８】
また、インダクタＬ１などを絶縁性基板１１の内層に実装する場合、図７（Ｂ）に示すように、インダクタＬ１とキャパシタＣin，Ｃoutとを異なる層に実装してもよい。図７（Ｂ）の場合、インダクタＬ１は絶縁性基板１１の最下層に実装している。キャパシタＣin，Ｃoutは、グランド電極パターン４１，４２が形成された絶縁性基板１１の内層に実装している。なお、図７（Ｂ）の場合、スイッチング制御ＩＣ１３は絶縁性基板１１内部であればどの層に実装されていてもよい。
【符号の説明】
【００６９】
１０，２０，３０−ＤＣ−ＤＣコンバータ
１１，３１−絶縁性基板
１２−グランド電極パターン
１３−スイッチング制御ＩＣ（スイッチング制御部）
１２１−第１パターン（第１電極パターン）
１２２−第２パターン（第２電極パターン）
１２３−ブリッジパターン（接続電極パターン）
１３１，１３２−ＦＥＴ（スイッチング素子）
Ｌ１−インダクタ（第１インダクタ）
Ｌ２−インダクタ（第２インダクタ）
Ｃin，Ｃout−キャパシタ
Ｖin−入力電極端子
Ｖout−出力電極端子
【図１】
0005338875.tif 000002
【図２】
0005338875.tif 000003
【図３】
0005338875.tif 000004
【図４】
0005338875.tif 000005
【図５】
0005338875.tif 000006
【図６】
0005338875.tif 000007
【図７】
0005338875.tif 000008