(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されているゲート線と、
前記基板上に形成されているゲート絶縁膜と、
前記基板上に形成されている半導体層と、
前記半導体層上に形成されており、ソース電極を含むデータ線と、
前記半導体層上に形成されており、前記ソース電極と対向しているドレイン電極と、
前記ドレイン電極と接続されている画素電極とを含み、
前記データ線は、アルミニウム（Ａｌ）を含む導電層、並びに前記アルミニウム（Ａｌ）を含む導電層の下部及び上部のうちの少なくとも一つに形成されているモリブデン（Ｍｏ）を含む導電層を含み、
前記半導体層は、前記データ線及び前記ドレイン電極と平面形状が実質的に同一な第１部分、及び前記データ線及び前記ドレイン電極で覆われず、前記ソース電極と前記ドレイン電極との間に位置する第２部分を含み、
前記第１部分と前記ソース電極及び前記ドレイン電極との間にのみ、塩素系ガスを含むエッチングガスにより乾式エッチングされる材料からなるオーミックコンタクト層が形成され、
前記第２部分のみ、前記エッチングガスに由来する３乃至２０ａｔ％の塩素原子（Ｃｌ）を含むことを特徴とする薄膜トランジスタ表示板。
【請求項２】
前記モリブデン（Ｍｏ）を含む導電層は、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、モリブデン−ニオビウム（ＭｏＮｂ）、モリブデン−バナジウム（ＭｏＶ）、モリブデン−チタニウム（ＭｏＴｉ）、モリブデン−タングステン（ＭｏＷ）から選択されるいずれか一つであることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記アルミニウム（Ａｌ）を含む導電層は、アルミニウム−ネオジム（ＡｌＮｄ）であることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項４】
前記データ線は、モリブデン（Ｍｏ）を含む第１導電層、アルミニウム（Ａｌ）を含む第２導電層、及びモリブデン（Ｍｏ）を含む第３導電層を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項５】
前記ゲート線は、アルミニウム（Ａｌ）を含む導電層、及びモリブデン（Ｍｏ）を含む導電層を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記アルミニウム（Ａｌ）を含む導電層は、アルミニウム−ネオジム（ＡｌＮｄ）であることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
基板上にゲート線を形成し、
前記ゲート線上にゲート絶縁膜、半導体層、及びオーミックコンタクト層を形成し、
前記オーミックコンタクト層上にモリブデン（Ｍｏ）を含む第１導電層、アルミニウム（Ａｌ）を含む第２導電層、及びモリブデン（Ｍｏ）を含む第３導電層を形成し、
前記第３導電層上に第１感光膜パターンを形成し、
前記第１感光膜パターンをエッチングマスクとして用い、前記第１導電層、前記第２導電層、                前記第３導電層、前記オーミックコンタクト層、及び前記半導体層をエッチングし、
前記第１感光膜パターンを所定の厚さだけ除去して、第２感光膜パターンを形成し、
前記第２感光膜パターンをエッチングマスクとして用い、前記第１導電層、前記第２導電層、及び前記第３導電層をエッチングし、前記オーミックコンタクト層の一部を露出し、
前記露出したオーミックコンタクト層を塩素（Ｃｌ）系ガス及びフッ素（Ｆ）系ガスでエッチングすることを含むことを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項８】
前記塩素系ガスは、Ｃｌ２、ＨＣｌ、ＣＣｌ４、ＢＣｌ３、及びＳｉＣｌ２Ｈ２から選択される少なくともいずれか一つであることを特徴とする請求項７に記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
前記フッ素系ガスは、ＳＦ６またはＣＦ４であることを特徴とする請求項７に記載の薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記露出したオーミックコンタクト層をエッチングすることは、１００乃至８００ｍＴの圧力下で行うことを特徴とする請求項７に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、現在最も広く使用されている平板表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）のうちの一つである。液晶表示装置は、電極が形成されている二枚の基板、及びその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配向させることによって、透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも、現在主に使用されているものは、電界生成電極が二つの表示板に各々形成されている構造のものである。この中でも、一つの表示板（以下「薄膜トランジスタ表示板」という。）には複数の画素電極が形成され行列形態に配置されており、他の表示板（以下「共通電極表示板」という。）には一つの共通電極が形成され表示板の全面を覆っている構造のものが主流である。このような液晶表示装置における画像の表示は、各画素電極に別々の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御する信号を伝達するゲート線（ｇａｔｅ  ｌｉｎｅ）、及び画素電極に印加される電圧を伝達するデータ線（ｄａｔａ  ｌｉｎｅ）を表示板に形成する。
【０００４】
薄膜トランジスタは、ゲート線を通して伝達される走査信号によって、データ線を通して伝達される画像信号を画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（ＡＭ−ＯＬＥＤ）でも、各発光素子を個別に制御するスイッチング素子としての役割を果たす。
【０００５】
一方、薄膜トランジスタ表示板は、ゲート線及びデータ線を含む導電層、半導体層、及び絶縁層を含む複数の薄膜を含み、各薄膜は、別々のマスクを用いてパターニングされる。
【０００６】
しかし、一つのマスクが追加されるたびに、感光膜の塗布、露光、現像、及び洗浄工程を繰返さなければならないので、工程時間及び費用が顕著に増加する。したがって、マスクの数をできる限り減少させることが必要である。
【０００７】
そこで、データ金属層及び半導体層を一つのマスクでエッチングする方法が提案された。
【０００８】
しかし、データ金属層及び半導体層を一つのマスクでエッチングする場合には、データ金属層の下部の全面に半導体層が残留することになる。この場合、バックライトのような光源に対して露出する半導体層の面積が広くなり、光リーク電流が急激に増加する。この光リーク電流の増加は、薄膜トランジスタの特性を低下させ、表示装置において残像として視認されることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明が目的とする技術的課題は、このような問題を解決するためのものであって、マスクの数を減少させる場合にも、光リーク電流の急激な増加を防止して、薄膜トランジスタの特性を改善し、且つ、表示装置の残像を改善することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施例による薄膜トランジスタ表示板は、基板と、前記基板上に形成されているゲート線と、前記ゲート線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体層と、前記半導体層上に形成されており、ソース電極を含むデータ線と、前記半導体層上に形成されており、前記ソース電極と対向しているドレイン電極と、前記ドレイン電極と接続されている画素電極とを含み、前記データ線は、アルミニウム（Ａｌ）を含む導電層、並びに前記アルミニウム（Ａｌ）を含む導電層の下部及び上部のうちの少なくとも一つに形成されているモリブデン（Ｍｏ）を含む導電層を含み、前記半導体層は、前記データ線及び前記ドレイン電極と平面形状が実質的に同一な第１部分、及び前記データ線及び前記ドレイン電極で覆われず、前記ソース電極と前記ドレイン電極との間に位置する第２部分を含み、前記第２部分は、３乃至２０ａｔ％の塩素原子（Ｃｌ）を含む。
【００１１】
また、本発明の一実施例による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成し、前記ゲート線上にゲート絶縁膜、半導体層、及びオーミックコンタクト層を形成し、前記オーミックコンタクト層上にモリブデン（Ｍｏ）を含む第１導電層、アルミニウム（Ａｌ）を含む第２導電層、及びモリブデン（Ｍｏ）を含む第３導電層を形成し、前記第３導電層上に第１感光膜パターンを形成し、前記第１感光膜パターンをエッチングマスクとし用い、前記第１導電層、前記第２導電層、及び前記第３導電層をエッチングし、前記第１感光膜パターンをエッチングマスクとして用い、前記オーミックコンタクト層及び前記半導体層をエッチングし、前記第１感光膜パターンを所定の厚さだけ除去し、第２感光膜パターンを形成し、前記第２感光膜パターンをエッチングマスクとして用い、前記第１導電層、前記第２導電層、及び前記第３導電層をエッチングして、前記オーミックコンタクト層の一部を露出し、前記露出したオーミックコンタクト層を塩素系ガス及びフッ素系ガスを用いてエッチングすることを含む。
【発明の効果】
【００１２】
本発明によれば、データ線をアルミニウム層及びモリブデン層を含む多層膜によって形成し、所定の流量比のエッチングガスを用いてチャネル領域を形成することによって、薄膜トランジスタの特性を改善し、表示装置の残像の発生を防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異なる形態で実現でき、ここで説明する実施例に限定されるわけではない。
【００１４】
図面においては、各層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通して類似した部分については、同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上”にあるとするとき、これは他の部分の“真上”にある場合だけでなく、その中間に他の部分がある場合も意味する。一方、ある部分が他の部分の“真上”にあるとするとき、これはその中間に他の部分がない場合を意味する。
【００１５】
以下、図１乃至図３を参照して、本発明の一実施例による薄膜トランジスタ表示板について詳細に説明する。
【００１６】
図１は本発明の一実施例による薄膜トランジスタ表示板のレイアウト配置図である。図２及び図３は各々図１の薄膜トランジスタ表示板のＩＩ−ＩＩ´線及びＩＩＩ−ＩＩＩ´線による断面図である。
【００１７】
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、複数のゲート線（ｇａｔｅ  ｌｉｎｅ）１２１及び複数の蓄積電極線（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ  ｌｉｎｅ）１３１が形成されている。
【００１８】
ゲート線１２１は、ゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１は、下に突出した複数のゲート電極（ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）１２４、及び他の層または外部駆動回路との接続のために面積が広い端部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に取り付けられるフレキシブルプリント回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）上に設けられたり、基板１１０上に直接設けられたり、基板１１０上に集積されたりする。ゲート駆動回路が基板１１０上に集積されている場合には、ゲート線１２１が延びて、これと直接接続される。
【００１９】
蓄積電極線１３１は、所定の電圧の印加を受け、ゲート線１２１とほぼ平行に延びた幹線、及びこれから分かれた複数対の蓄積電極１３３ａ、１３３ｂを含む。蓄積電極線１３１の各々は、隣接する二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうちの下側に近く形成されている。蓄積電極１３３ａ、１３３ｂの各々は、幹線と接続された固定端、及びその反対側の自由端を含む。ここで、蓄積電極１３３ｂの固定端は面積が広く、自由端は直線部分及び曲線部分の二股に分かれる。しかし、蓄積電極線１３１の形状及び配置は、多様に変更することができる。
【００２０】
ゲート線１２１及び蓄積電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属を含む下部膜１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐ、及びモリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属を含む上部膜１２４ｑ、１３１ｑ、１３３ａｑ、１３３ｂｑからなる。アルミニウム合金としては、アルミニウムにネオジム（Ｎｄ）が所定の量で添加されているアルミニウム−ネオジム（ＡｌＮｄ）を使用することができる。下部膜１２４ｐ、１３１ｐ、１３３ａｐ、１３３ｂｐの厚さは約１００乃至５００ｎｍであり、上部膜１２４ｑ、１３１ｑ、１３３ａｑ、１３３ｂｑの厚さは約５乃至２００ｎｍである。
【００２１】
図２及び図３で、ゲート電極１２４及び蓄積電極線１３１に対して、下部膜はアルファベットｐ、上部膜はアルファベットｑを図面符号に付け加えて表記した。
【００２２】
ゲート線１２１及び蓄積電極線１３１の側面は、基板１１０の面に対して傾いていて、その傾斜角は約３０゜乃至約８０゜であるのが好ましい。
【００２３】
ゲート線１２１及び蓄積電極線１３１上には、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）などからなるゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されている。
【００２４】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）（非晶質シリコンは略して「ａ−Ｓｉ」という。）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向に延びていて、ゲート電極１２４に向かって延びた複数の突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４を含む。線状半導体１５１は、ゲート線１２１及び蓄積電極線１３１付近で面積が広くなって、これらを幅広く覆っている。
【００２５】
半導体１５１上には、複数の線状及び島型オーミックコンタクト部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６１、１６５が形成されている。オーミックコンタクト部材１６１、１６５は、リン（Ｐ）などのｎ型不純物が高濃度にドーピングされたｎ＋水素化非晶質シリコンなどからなったり、シリサイド（ｓｉｌｉｃｉｄｅ）からなったりするようにしてもよい。線状オーミックコンタクト部材１６１は、複数の突出部１６３を含み、この突出部１６３及び島型オーミックコンタクト部材１６５は、対をなして半導体１５１の突出部１５４上に配置されている。
【００２６】
半導体１５１及びオーミックコンタクト部材１６１、１６５の側面も、基板１１０の面に対して傾いていて、その傾斜角は約３０゜乃至８０゜である。
【００２７】
オーミックコンタクト部材１６１、１６５上には、複数のデータ線（ｄａｔａ  ｌｉｎｅ）１７１及び複数のドレイン電極（ｄｒａｉｎ  ｅｌｅｃｔｒｏｄｅ）１７５が形成されている。
【００２８】
データ線１７１は、データ信号を伝達し、主に縦方向に延びてゲート線１２１と交差している。各データ線１７１は、また、蓄積電極線１３１と交差して、隣接する蓄積電極１３３ａ、１３３ｂの集合の間に形成される。各データ線１７１は、ゲート電極１２４に向かって延びた複数のソース電極（ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３、及び他の層または外部駆動回路との接続のために面積が広い端部１７９を含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に取り付けられるフレキシブルプリント回路フィルム（図示せず）上に設けられたり、基板１１０上に直接設けられたり、基板１１０上に集積される。データ駆動回路が基板１１０上に集積されている場合には、データ線１７１が延びて、これと直接接続される。
【００２９】
ドレイン電極１７５は、データ線１７１と分離されていて、ゲート電極１２４を中心にソース電極１７３と対向している。各ドレイン電極１７５は、面積が広い一側端部、及び棒形状の他側端部を含む。面積が広い端部は蓄積電極線１３１と重畳し、棒形状の端部は曲がったソース電極１７３で一部が囲まれている。
【００３０】
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）領域は、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【００３１】
データ線１７１は、下部膜１７１ｐ、１７５ｐ、中間膜１７１ｑ、１７５ｑ、及び上部膜１７１ｒ、１７５ｒを含む三重膜構造からなる。下部膜１７１ｐ、１７５ｐは、純粋なモリブデン、または窒化モリブデン（ＭｏＮ）、モリブデン−ニオビウム（ＭｏＮｂ）、モリブデン−バナジウム（ＭｏＶ）、モリブデン−チタニウム（ＭｏＴｉ）、モリブデン−タングステン（ＭｏＷ）などのモリブデン合金などのモリブデン系金属からなり、中間膜１７１ｑ、１７５ｑは、比抵抗が低いアルミニウムまたはアルミニウム−ネオジム（ＡｌＮｄ）などのアルミニウム合金からなり、上部膜１７１ｒ、１７５ｒは、ＩＴＯやＩＺＯとのコンタクト特性が優れている純粋なモリブデン、または窒化モリブデン（ＭｏＮ）、モリブデン−ニオビウム（ＭｏＮｂ）、モリブデン−バナジウム（ＭｏＶ）、モリブデン−チタニウム（ＭｏＴｉ）、モリブデン−タングステン（ＭｏＷ）などのモリブデン合金などのモリブデン系金属からなる。
【００３２】
図２及び図３で、ソース電極１７３及び端部１７９を含むデータ線１７１、及びドレイン電極１７５に対して、下部膜はアルファベットｐ、中間膜はアルファベットｑ、上部膜はアルファベットｒを図面符号に付け加えて表記した。
【００３３】
データ線１７１及びドレイン電極１７５の側面も、基板１１０の面に対して傾いており、その傾斜角は約３０゜乃至８０゜であるのが好ましい。
【００３４】
オーミックコンタクト部材１６１、１６５は、その下の半導体１５１と、その上のデータ線１７１及びドレイン電極１７５との間にだけ形成されて、これらの間のコンタクト抵抗を低くする。
【００３５】
半導体１５１は、薄膜トランジスタが位置する突出部１５４を除けば、データ線１７１、ドレイン電極１７５、及びその下部のオーミックコンタクト層１６１、１６３、１６５と実質的に同一な平面形状である。つまり、線状半導体層１５１は、データ線１７１及びドレイン電極１７５、そしてその下部のオーミックコンタクト層１６１、１６３、１６５下には全て形成されていて、ソース電極１７３とドレイン電極１７５との間では露出している。
【００３６】
データ線１７１、ドレイン電極１７５、及び露出した半導体１５１部分上には、保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が形成されている。
【００３７】
保護膜１８０は、窒化シリコンや酸化シリコンなどの無機絶縁物、有機絶縁物、低誘電率絶縁物などからなる。有機絶縁物及び低誘電率絶縁物の誘電率は４．０以下であるのが好ましい。低誘電率絶縁物の例としては、プラズマ化学気相成長（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどがある。有機絶縁物のうちの感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するものによって保護膜１８０を形成するようにしてもよい。保護膜１８０の表面は平坦であり得る。また、保護膜１８０は、有機絶縁物の優れた絶縁特性を生かしつつ、露出した半導体１５１部分に害を及ぼさないように、下部無機膜及び上部有機膜の二重膜構造からなるようにしてもよい。
【００３８】
保護膜１８０には、データ線１７１の端部１７９及びドレイン電極１７５を各々露出する複数のコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）１８２、１８５が形成されている。保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１、及び蓄積電極１３３ａ、１３３ｂの固定端付近または自由端の蓄積電極線１３１の一部を露出する複数のコンタクトホール１８４が形成されている。
【００３９】
保護膜１８０上には、複数の画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）１９１、複数の連結橋（ｏｖｅｒｐａｓｓ）８４、及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ  ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。これらは、ＩＴＯまたはＩＺＯなどの透明な導電物質や、アルミニウム、銀、またはその合金などの反射性金属からなることができる。
【００４０】
画素電極１９１は、コンタクトホール１８５を通じてドレイン電極１７５と物理的、電気的に接続されていて、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧（ｃｏｍｍｏｎ  ｖｏｌｔａｇｅ）の印加を受ける他の表示板（図示せず）の共通電極（ｃｏｍｍｏｎ  ｅｌｅｃｔｒｏｄｅ）（図示せず）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の配向方向を決定する。画素電極１９１及び共通電極は、キャパシタ（以下「液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）」という。）を構成して、薄膜トランジスタがターンオフ（ｔｕｒｎ−ｏｆｆ）された後にも印加された電圧を保持する。
【００４１】
画素電極１９１は、蓄積電極１３３ａ、１３３ｂをはじめとする蓄積電極線１３１と重畳する。画素電極１９１及びこれと電気的に接続されたドレイン電極１７５が蓄積電極線１３１と重畳して構成するキャパシタをストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）といい、ストレージキャパシタは、液晶キャパシタの電圧蓄積能力を強化する。
【００４２】
コンタクト補助部材８１、８２は、各々コンタクトホール１８１、１８２を通してゲート線１２１の端部１２９及びデータ線１７１の端部１７９と接続される。コンタクト補助部材８１、８２は、データ線１７１及びゲート線１２１の端部１７９、１２９と外部装置との接続性を補完して、これらを保護する。
【００４３】
連結橋８４は、ゲート線１２１を横切って、ゲート線１２１を間において反対側に位置する一対のコンタクトホール１８４を通じて蓄積電極線１３１の露出した部分及び蓄積電極１３３ｂの自由端の露出した端部に接続されている。蓄積電極１３３ａ、１３３ｂをはじめとする蓄積電極線１３１は、連結橋８４と共に、ゲート線１２１やデータ線１７１または薄膜トランジスタの欠陥を修復するのに使用される。
【００４４】
以下、図１乃至図３に示した薄膜トランジスタ表示板を製造する方法について、図４乃至図２０を参照して詳細に説明する。
【００４５】
図４、図１５、及び図１８は、本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示したレイアウト配置図である。図５及び図６は、図４の薄膜トランジスタ表示板のＶ−Ｖ´線及びＶＩ−ＶＩ´線による断面図である。図７乃至図１４は、本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。図１６及び図１７は、図１５の薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ´線及びＸＶＩＩ−ＸＶＩＩ´線による断面図である。図１９及び図２０は、図１８の薄膜トランジスタ表示板のＸＩＸ−ＸＩＸ´線及びＸＸ−ＸＸ´線による断面図である。
【００４６】
まず、図４乃至図６に示したように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、アルミニウム−ネオジム（ＡｌＮｄ）からなる下部膜及びモリブデン（Ｍｏ）系金属からなる上部膜を順に積層する。
【００４７】
次に、下部膜及び上部膜を湿式エッチング（ｗｅｔ  ｅｔｃｈｉｎｇ）し、ゲート電極１２４及び端部１２９を含む複数のゲート線１２１、及び蓄積電極１３３ａ、１３３ｂを含む複数の蓄積電極線１３１を形成する。
【００４８】
次に、図７及び図８に示したように、ゲート線１２１及び蓄積電極線１３１上に、窒化シリコン（ＳｉＮｘ）などからなるゲート絶縁膜１４０、不純物がドーピングされていない真性非晶質シリコン（ａ−Ｓｉ）層１５０、及び不純物がドーピングされた非晶質シリコン（ｎ＋ａ−Ｓｉ）１６０層を化学気相成長（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）によって形成する。真性非晶質シリコン層１５０は、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）などによって形成し、不純物がドーピングされた非晶質シリコン層１６０は、リン（Ｐ）などのｎ型不純物が高濃度にドーピングされた非晶質シリコンまたはシリサイドによって形成する。
【００４９】
その後、不純物がドーピングされた非晶質シリコン層１６０上に、モリブデン系金属からなる下部モリブデン層１７０ｐ、アルミニウム系金属からなるアルミニウム層１７０ｑ、及びモリブデン系金属からなる上部モリブデン層１７０ｒを含むデータ金属層１７０をスパッタリングによって連続的に順に積層する。
【００５０】
次に、図９及び図１０に示したように、上部モリブデン層１７０ｒ上に感光膜を形成した後、露光及び現像し、互いに異なる厚さの感光膜パターン５２、５４を形成する。
【００５１】
ここで、説明の便宜上、配線が形成される部分のデータ金属層１７０、不純物がドーピングされた非晶質シリコン層１６０、及び真性非晶質シリコン層１５０を配線部分（Ａ）とし、ゲート電極１２４上にチャネルが形成される部分をチャネル部分（Ｂ）とし、配線部分（Ａ）及びチャネル部分（Ｂ）を除く領域を残りの部分（Ｃ）とする。
【００５２】
感光膜パターン５２、５４のうちで配線部分（Ａ）に位置した第１部分５２は、チャネル部分（Ｂ）に位置した第２部分５４より厚く形成し、残りの部分（Ｃ）の感光膜を全て除去する。このとき、第１部分５２の厚さと第２部分５４の厚さとの比（ｒａｔｉｏ）は、以下に説明するエッチング工程における工程条件によって異なるようにすべきである。なお、第２部分５４の厚さを第１部分５２の厚さの１／２以下にするのが好ましい。
【００５３】
このように、位置によって感光膜の厚さを異なるようにする方法は多様であるが、露光マスクに、透明領域（ｔｒａｎｓｐａｒｅｎｔ  ａｒｅａ）及び遮光領域（ｌｉｇｈｔｂｌｏｃｋｉｎｇ  ａｒｅａ）を形成するだけでなく、半透明領域（ｓｅｍｉ−ｔｒａｎｓｐａｒｅｎｔ  ａｒｅａ）を形成することがその一例である。半透明領域には、スリット（ｓｌｉｔ）パターンが形成されたり、格子パターン（ｌａｔｔｉｃｅ  ｐａｔｔｅｒｎ）が形成されたり、また、透過率が中間であったり厚さが中間である薄膜が形成されていたりする。スリットパターンを使用する場合には、スリットの幅やスリット間の間隔がフォト工程に使用される露光装置の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。他の例としては、リフロー（ｒｅｆｌｏｗ）が可能な感光膜を使用することができる。つまり、透明領域及び遮光領域だけが形成された通常のマスクに、リフローが可能な感光膜パターンを形成した後でリフローさせ、感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成する。
【００５４】
次に、図１１及び図１２に示したように、感光膜パターンの第１部分５２を用いて残りの部分（Ｃ）に露出しているデータ金属層１７０を湿式エッチング（ｗｅｔ  ｅｔｃｈｉｎｇ）することにより除去し、一方、（Ｂ）部分に対応するデータ金属層１７４、１７９を残留させる。
【００５５】
次に、感光膜パターンの第１部分５２を用いて、残りの部分（Ｃ）に残留している不純物がドーピングされた非晶質シリコン層１６０及び真性非晶質シリコン層１５０を乾式エッチング（ｄｒｙ  ｅｔｃｈｉｎｇ）する。
【００５６】
次に、エッチバック（ｅｔｃｈｂａｃｋ）工程によってチャネル部分（Ｂ）に残留している感光膜パターンの第２部分５４を除去する。この時、感光膜パターンの第１部分５２の厚さもある程度薄くなる。
【００５７】
次に、図１３及び図１４に示したように、第２部分５４が除去された感光膜パターンの第１部分５２を用いて湿式エッチングし、データ金属パターン１７４をソース電極１７３とドレイン電極１７５とに分離して、ソース電極１７３とドレイン電極１７５との間のチャネル領域に不純物がドーピングされた非晶質シリコンパターン１６４を露出させる。
【００５８】
次に、感光膜パターンの第１部分５２をエッチングマスクとして用いて、チャネル領域に位置する不純物がドーピングされた非晶質シリコンパターン１６４を乾式エッチングする。
【００５９】
この時、乾式エッチングガスとしては、塩素系ガス及びフッ素系ガスを用いる。
【００６０】
塩素系ガスとしては、Ｃｌ２、ＨＣｌ、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ２Ｈ２などの塩素原子（Ｃｌ）を含むガスを用いてもよい。
【００６１】
塩素系ガスは、不純物がドーピングされた非晶質シリコンパターン１６４のエッチング時に所定の量が供給され、下部の半導体１５４の特性を改善することができる。
【００６２】
フッ素系ガスとしては、ＳＦ６またはＣＦ４などのフッ素原子（Ｆ）を含むガスを用いてもよい。
【００６３】
塩素系ガス及びフッ素系ガスの他に、水素ガス（Ｈ２）またはヘリウムガス（Ｈｅ）などの不活性ガスが共に供給される。
【００６４】
乾式エッチング時のエッチング圧力は、約１００乃至８００ｍＴで行う。
【００６５】
ＨＣｌ＋ＳＦ６＋Ｈｅを使用する場合、ＳＦ６：ＨＣｌの流量比（ｆｌｏｗ  ｒａｔｉｏ）は１：４乃至１：１０であるのが好ましい。Ｃｌ２＋ＳＦ６＋Ｈｅを使用する場合、ＳＦ６：Ｃｌ２の流量比は１：１乃至１：１０であるのが好ましい。前記比率は、薄膜トランジスタの特性の改善効果を示しつつ、エッチングに影響を与えない範囲である。特に、Ｃｌ２は、ＨＣｌより結合解離エネルギー（ｂｏｎｄ  ｄｉｓｓｏｃｉａｔｉｏｎ  ｅｎｅｒｇｙ）が小さいので、ラジカル及びイオンの放出に有利で、より少量でも同様の効果を示すことができる。
【００６６】
上述したように、不純物がドーピングされた非晶質シリコンパターン１６４のエッチング時に所定の流量の塩素系ガスを供給することによって、薄膜トランジスタの特性の改善効果を示すことができる。
【００６７】
具体的には、上述したようにデータ金属パターン１７１、１７４、１７９及び真性非晶質シリコン層１５０を同一な感光膜パターンを用いてエッチングする場合、ソース電極１７３及び端部１７９を含むデータ線１７１と突出部１５４を含む半導体層１５１とが実質的に同一な平面形状になる。この場合、バックライト（ｂａｃｋｌｉｇｈｔ）のような光源から供給される光に露出される半導体層１５１の面積が広くなって、光リーク電流（ｐｈｏｔｏ  ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）が増加する。このような光リーク電流は、データ線１７１としてアルミニウム層の下部にモリブデン層を形成した多層膜構造を採用した場合に、より深刻となる。つまり、半導体層１５１と接触しているモリブデンが半導体内に拡散する問題があり、また、湿式エッチング工程でアルミニウム層から分離されたアルミニウム不純物がチャネル領域などの半導体層を汚染するためである。
【００６８】
この場合、上述した問題がオフ電流（ｏｆｆ−ｃｕｒｒｅｎｔ）及びしきい電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）などの薄膜トランジスタの特性に影響を与えることがあり、これは外部、即ち表示板において残像として認識される。
【００６９】
そのために、本発明では、ドーピングされた非晶質シリコンパターン１６４をエッチングする段階、つまりチャネル領域を形成する段階で用いられる塩素系ガス及びフッ素系ガスの流量比を所定の範囲に調節することによって、このような問題を解決することができる。
【００７０】
チャネル領域を形成する段階で前記範囲の塩素系ガスを用いる場合、エッチング後には突出部１５４に一部のＣｌが残留する。
【００７１】
表１はチャネル領域を形成する段階で用いられた塩素系ガス及びフッ素系ガスの流量比を異なるようにした場合の残像の改善効果を示す実験例である。各実験例において、圧力、電源（ｐｏｗｅｒ）、及びＨｅの供給量は、各々１７０ｍＴ、３４００Ｗ、９００ｓｃｃｍと一定である。また、各実験例において、ＳＦ６の流量を１５０ｓｃｃｍに固定し、Ｃｌ２またはＨＣｌの流量をＳＦ６の流量に合せて０から所定の比率まで調節して供給した。
【００７２】
ここで、残像特性は、以下のような方法で実験する。まず、各々の流量比のエッチングガスでチャネル領域を形成した実験用表示板を準備する。実験用表示板には、複数の画素が碁盤の目状に配置されている。実験用表示板にホワイト（ｗｈｉｔｅ）やブラック（ｂｌａｃｋ）でない中間階調のデータ電圧を印加し画面の輝度を測定し、複数の画素が横及び縦方向にブラック及びホワイトを交互に表示するようにした後で、１０時間程度放置する。次に、最初に印加した中間階調のデータ電圧を印加し画面の輝度を測定し、残像の程度を確認した。
【００７３】
【表１】
0005156203.tif 000002
【００７４】
表１に示したように、ＳＦ６：Ｃｌ２またはＳＦ６：ＨＣｌの流量比が各々１：１以上または１：４以上である場合に、残像の改善効果が明確に現れた。ここで、Ｃｌ２がＨＣｌより少ない流量比で効果が現れていることは、Ｃｌ２がＨＣｌに比べて結合解離エネルギー（ｂｏｎｄ  ｄｉｓｓｏｃｉａｔｉｏｎ  ｅｎｅｒｇｙ）が小さくて、ラジカル及びイオンの放出に有利であるためである。ただし、ＳＦ６：Ｃｌ２またはＳＦ６：ＨＣｌの流量比が１：１０を超える場合には、エッチング特性に影響を与えることが確認された。
【００７５】
また、前記の範囲内でチャネル領域の半導体に残留するＣｌの量を２次イオン質量分析（ＳＩＭＳ：ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｒｙ）によって分析した結果、３．０乃至２０ａｔ％と測定された。
【００７６】
図２１Ａ及び図２１Ｂは、Ｃｌの供給量による薄膜トランジスタの特性を示したグラフである。図２１Ａは、ＳＦ６：ＨＣｌを３９０ｓｃｃｍ：４７０ｓｃｃｍ、つまり１：１．１２の流量比で供給した場合のゲート電圧（Ｖｇ）によるドレイン電流（Ｉｄ）の特性を示したグラフである。図２１Ｂは、ＳＦ６：Ｃｌ２を１５０ｓｃｃｍ：７５０ｓｃｃｍ、つまり１：５の流量比で供給した場合のゲート電圧（Ｖｇ）によるドレイン電流（Ｉｄ）の特性を示したグラフである。
【００７７】
ここで、Ａ１は暗室でドレイン電流（Ｉｄ）を測定した場合であり、Ｂ１は光が照射される場所でドレイン電流（Ｉｄ）を測定した場合である。
【００７８】
これらのグラフに示されているとおり、図２１Ａの場合が図２１Ｂに比べて光リーク電流が大きいことが分かる。このような光リーク電流は、ドレイン電圧を降下させ残像を誘発する。
【００７９】
再び図１５乃至図１７を参照し、残留している感光膜パターン５２を除去する。
【００８０】
次に、図１８乃至図２０に示したように、露出したゲート絶縁膜１４０、データ線１７１及びドレイン電極１７５、及び露出した半導体１５１の突出部１５４を覆うように、保護膜１８０を形成する。
【００８１】
次に、保護膜１８０をフォト工程によってエッチングし、複数のコンタクトホール１８１、１８２、１８４、１８５を形成する。
【００８２】
最後に、図１乃至図３に示したように、保護膜１８０上にＩＴＯまたはＩＺＯなどの透明な導電物質をスパッタリングによって形成した後にパターニングし、画素電極１９１、コンタクト補助部材８１、８２、及び連結橋８４を形成する。
【００８３】
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、請求の範囲で定義している本発明の基本概念を用いた当業者の多様な変形及び改良形態も本発明の権利範囲に属する。
【図面の簡単な説明】
【００８４】
【図１】本発明の一実施例による薄膜トランジスタ表示板の配置図である。
【図２】図１の薄膜トランジスタ表示板のＩＩ−ＩＩ´線による断面図である。
【図３】図１の薄膜トランジスタ表示板のＩＩＩ−ＩＩＩ´線による断面図である。
【図４】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した配置図である。
【図５】図４の薄膜トランジスタ表示板のＶ−Ｖ´線による断面図である。
【図６】図４の薄膜トランジスタ表示板のＶＩ−ＶＩ´線による断面図である。
【図７】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図８】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図９】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１０】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１１】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１２】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１３】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１４】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した断面図である。
【図１５】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した配置図である。
【図１６】図１５の薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ´線による断面図である。
【図１７】図１５の薄膜トランジスタ表示板のＸＶＩＩ−ＸＶＩＩ´線による断面図である。
【図１８】本発明の一実施例による薄膜トランジスタ表示板の製造方法を順に示した配置図である。
【図１９】図１８の薄膜トランジスタ表示板のＸＩＸ−ＸＩＸ´線による断面図である。
【図２０】図１８の薄膜トランジスタ表示板のＸＸ−ＸＸ´線による断面図である。
【図２１Ａ】Ｃｌの供給量による薄膜トランジスタの特性の変化を示したグラフである。
【図２１Ｂ】Ｃｌの供給量による薄膜トランジスタの特性の変化を示したグラフである。
【符号の説明】
【００８５】
１１０  絶縁基板
１２１  ゲート線
１２４  ゲート電極
１３１  蓄積電極線
１３３ａ、１３３ｂ  蓄積電極
１４０  ゲート絶縁膜
１５０  真性非晶質シリコン層
１５１  線状半導体
１６０  非晶質シリコン層
１６１、１６５  オーミックコンタクト部材
１７０  データ金属層
１７１  データ線
１７３  ソース電極
１７５  ドレイン電極
１８０  保護膜
１８１、１８２、１８４、１８５  コンタクトホール
１９１  画素電極
５２、５４  感光膜パターン
８１、８２  コンタクト補助部材
８４  連結橋
【図１】
0005156203.tif 000003
【図２】
0005156203.tif 000004
【図３】
0005156203.tif 000005
【図４】
0005156203.tif 000006
【図５】
0005156203.tif 000007
【図６】
0005156203.tif 000008
【図７】
0005156203.tif 000009
【図８】
0005156203.tif 000010
【図９】
0005156203.tif 000011
【図１０】
0005156203.tif 000012
【図１１】
0005156203.tif 000013
【図１２】
0005156203.tif 000014
【図１３】
0005156203.tif 000015
【図１４】
0005156203.tif 000016
【図１５】
0005156203.tif 000017
【図１６】
0005156203.tif 000018
【図１７】
0005156203.tif 000019
【図１８】
0005156203.tif 000020
【図１９】
0005156203.tif 000021
【図２０】
0005156203.tif 000022
【図２１Ａ】
0005156203.tif 000023
【図２１Ｂ】
0005156203.tif 000024