(57)【特許請求の範囲】
【請求項１】
サーボアドレスマークを含むサーボ領域とデータセクタを含むユーザデータ領域とが形成された磁気ディスクから読み出した信号を処理する信号処理回路であって、
前記磁気ディスクから読み出した信号に基づいてサーボアドレスマークを検出すると、サーボクロックをカウントし、第１の所定値をカウントすると、前記サーボクロックに同期した第１の検出パルスを出力するカウンタ手段と、
前記カウンタ手段が前記第１の検出パルスを出力すると、前記サーボクロックとは同期していないデータクロックに同期した前記データセクタの位置決め用パルスを発生するゲート制御手段と、
前記データクロックに同期するゲートクロックを生成するゲートクロック生成手段と、
を具備し、
前記ゲートクロック生成手段は、前記カウンタ手段が前記第１の所定値より小さい第２の所定値をカウントすると、前記ゲートクロックの生成を停止し、前記カウンタ手段が前記第１の所定値をカウントすると、前記ゲートクロックの生成を再開する信号処理回路。
【請求項２】
前記カウンタ手段は前記第２の所定値をカウントすると、第２の検出パルスを出力し、前記第１の検出パルスと、前記第２の検出パルスとを入力し、前記データクロックに同期する第１の同期パルスと第２の同期パルスとを出力する同期化手段をさらに具備し、
前記ゲートクロック生成手段は前記第２の同期パルスに同期して前記ゲートクロックの生成を停止し、前記第１の同期パルスに同期して前記ゲートクロックの生成を再開する請求項１記載の信号処理回路。
【請求項３】
前記ゲートクロック生成手段は前記ゲートクロックの生成再開タイミングまでにリタイミングパルスを発生し、前記リタイミングパルスのレベルを１レベルに維持し、前記ゲートクロックの生成再開タイミング後に前記リタイミングパルスのレベルを０レベルに設定する請求項２記載の信号処理回路。
【請求項４】
サーボアドレスマークを含むサーボ領域とデータセクタを含むユーザデータ領域とが形成された磁気ディスクと、
前記磁気ディスクへ信号を書き込む、あるいは前記磁気ディスクから信号を読み出すヘッドと、
前記ヘッドを介して前記磁気ディスクから読み出した信号、あるいは前記ヘッドを介して前記磁気ディスクへ書き込む信号を処理する信号処理手段と、を具備する磁気ディスク装置であって、前記信号処理手段は、
前記磁気ディスクから読み出した信号に基づいてサーボアドレスマークを検出すると、サーボクロックをカウントし、第１の所定値をカウントすると、前記サーボクロックに同期した第１の検出パルスを出力するカウンタ手段と、
前記カウンタ手段が前記第１の検出パルスを出力すると、前記サーボクロックとは同期していないデータクロックに同期した前記データセクタの位置決め用パルスを発生するゲート制御手段と、
前記データクロックに同期するゲートクロックを生成するゲートクロック生成手段と、
を具備し、
前記ゲートクロック生成手段は、前記カウンタ手段が前記第１の所定値より小さい第２の所定値をカウントすると、前記ゲートクロックの生成を停止し、前記カウンタ手段が前記第１の所定値をカウントすると、前記ゲートクロックの生成を再開する磁気ディスク装置。
【請求項５】
前記カウンタ手段は前記第２の所定値をカウントすると、第２の検出パルスを出力し、
前記第１の検出パルスと、前記第２の検出パルスとを入力し、前記データクロックに同期する第１の同期パルスと第２の同期パルスとを出力する同期化手段をさらに具備し、
前記ゲートクロック生成手段は前記第２の同期パルスに同期して前記ゲートクロックの生成を停止し、前記第１の同期パルスに同期して前記ゲートクロックの生成を再開する請求項４記載の磁気ディスク装置。
【請求項６】
前記ゲートクロック生成手段は前記ゲートクロックの生成再開タイミングまでにリタイミングパルスを発生し、前記リタイミングパルスのレベルを１レベルに維持し、前記ゲートクロックの生成再開タイミング後に前記リタイミングパルスのレベルを０レベルに設定する請求項５記載の磁気ディスク装置。
【請求項７】
サーボアドレスマークを含むサーボ領域とデータセクタを含むユーザデータ領域とが形成された磁気ディスクから読み出した信号を処理する信号処理方法であって、
前記磁気ディスクから読み出した信号に基づいてサーボアドレスマークを検出すると、サーボクロックをカウントし、
カウント値が第１の所定値に達すると、前記サーボクロックに同期した第１の検出パルスを出力し、
前記第１の検出パルスが出力されると、前記サーボクロックとは同期していないデータクロックに同期した前記データセクタの位置決め用パルスを発生し、
前記データクロックに同期するゲートクロックを生成し、
前記カウント値が前記第１の所定値より小さい第２の所定値に達すると、前記ゲートクロックの生成を停止し、前記カウント値が前記第１の所定値に達すると、前記ゲートクロックの生成を再開する信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は磁気ディスク装置、その信号処理回路及び信号処理方法に関する。
【背景技術】
【０００２】
近年、ハードディスク装置等の磁気ディスク装置において、従来よりもさらなる大容量化が切望されている。一つの解決方法として、瓦記録方式が注目されている。この方式では、ライト時にトラック間隔を詰めて隣接トラックの一部を上書きしながら記録していく。トラック間隔を詰めた結果、トラック間隔が一定以上狭くなると、リード時の隣接トラックからの磁界の漏れ（トラック間干渉）が大きくなりすぎて、再生信号の品質が著しく落ちてしまう。このトラック間干渉を軽減するため、隣接するトラックの信号情報を現行トラックの再生時のノイズキャンセル情報として利用する再生技術が提案されている(例えば、藤井正明「瓦記録用繰り返しトラック間干渉キャンセラ」2010年電子情報通信学会エレックトロニクスソサイエティ大会発表)。
【０００３】
この技術では、隣接トラック情報から得たトラック間干渉をキャンセルするための情報を現行トラックの情報から減算する必要がある。適切に減算するためには、隣接トラックと現行トラックのビット位置を合わせてから減算する必要がある。
【０００４】
しかし、瓦記録方式以前の磁気ディスク装置においては、隣り合うトラック間でのビット位置には大きなずれが発生しており、先行トラックと現行トラックのビット位置の位置あわせが困難であった。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】藤井正明等、「瓦記録用繰り返しトラック間干渉キャンセラ」、2010年電子情報通信学会エレクトロニクスソサエティ大会エレクトロニクス講演論文集２、２０１０年９月１４日〜１７日、ｐ.２１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の磁気ディスク装置は隣り合うトラック間でのビット位置にずれが発生しているという課題があった。
【０００７】
本発明の目的は隣り合うトラック間でのビット位置のずれを最小化する磁気ディスク装置、信号処理回路及び信号処理方法を提供することである。
【課題を解決するための手段】
【０００８】
実施形態によれば、サーボアドレスマークを含むサーボ領域と、データセクタを含むユーザデータ領域とが形成された磁気ディスクから読み出した信号を処理する信号処理回路はカウンタ手段とゲート制御手段と、ゲートクロック生成手段とを具備する。カウンタ手段は前記磁気ディスクから読み出した信号に基づいてサーボアドレスマークを検出すると、サーボクロックをカウントし、第１の所定値をカウントすると、前記サーボクロックに同期した第１の検出パルスを出力する。ゲート制御手段は前記カウンタ手段が前記第１の検出パルスを出力すると、前記サーボクロックとは同期していないデータクロックに同期した前記データセクタの位置決め用パルスを発生する。ゲートクロック生成手段は前記データクロックに同期するゲートクロックを生成する。前記ゲートクロック生成手段は、前記カウンタ手段が前記第１の所定値より小さい第２の所定値をカウントすると、前記ゲートクロックの生成を停止し、前記カウンタ手段が前記第１の所定値をカウントすると、前記ゲートクロックの生成を再開する。
【図面の簡単な説明】
【０００９】
【図１】実施形態の磁気ディスク装置の構成の一例を示す回路図である。
【図２】同実施形態で適用されるサーボトラックのフォーマットと、当該サーボトラック上の各サーボ領域に書き込まれているサーボデータのフォーマットを示す図である。
【図３】図１のリード・ライトブロック３２の主要部の構成を示す回路部である。
【図４】図３のシンクロナイザ５６、５８の構成の一例を示す回路部である。
【図５】図１のリード・ライトブロック３２の主要部の動作の一例を示すタイミングチャートである。
【図６】図３のシンクロナイザ５６、５８の構成の他の例を示す回路部である。
【図７】図６のシンクロナイザを用いた場合の図１のリード・ライトブロック３２の主要部の動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、実施の形態について図面を参照して説明する。
【００１１】
図１は一実施形態としてのハードディスクドライブ（ＨＤＤ）２の回路構成を示す。ハードディスクドライブ２は、ホストシステムとしてのホストコントローラ６からの要求に応じて記録媒体（磁気ディスク）１２の記録面上にデータ（誤り訂正符号化データを含む）を書込み、或いは当該記録面からデータを読み出すための記録装置である。
【００１２】
ディスク１２の各記録面には、複数のサーボ領域１１０がディスク１２の半径方向に放射状に、且つディスク１２の円周方向に等間隔で離散的に配置されている。ディスク１２の記録面上の隣接するサーボ領域１１０の間は、ユーザデータ領域１１１に割り当てられている。ディスク１２の各記録面には、同心円状の複数のサーボトラック１１２が配置されている。各サーボ領域１１０には、サーボトラック１１２毎に、サーボデータが予め書き込まれて（埋め込まれて）いる。図１では、作図の都合で、サーボ領域１１０の個数Ｎが１２の場合が示されている。しかし、２．５インチＨＤＤの場合を例にとると、Ｎは３００程度である。
【００１３】
図２は、サーボトラック１１２のフォーマットと当該サーボトラック１１２上の各サーボ領域１１０に書き込まれているサーボデータのフォーマットとを示す。
【００１４】
サーボトラック１１２のサーボ領域１１０と当該サーボ領域１１０に後続するユーザデータ領域１１１とは、サーボセクタを構成する。ユーザデータ領域１１１にはデータセクタが複数個配置される。
【００１５】
サーボ領域１１０に書き込まれているサーボデータは、プリアンブル２０１と、サーボアドレスマーク（ＳＡＭ）２０２と、アドレスコード２０３と、バーストデータ２０４とを含む。
【００１６】
プリアンブル２０１は一定の周波数の信号を含む。プリアンブル２０１は、サーボデータ再生用のクロック（サーボクロック）をディスク１２の回転速度変動等により生ずる時間ズレに対して同期させるＰＬＬ（位相ロックループ）処理及び信号の振幅を安定化するためのＡＧＣ（自動利得制御）処理に用いられる。サーボアドレスマーク（ＳＡＭ）２０２は、対応するサーボデータ（サーボ領域１１０）を識別するための特定のコード（ビットパターン信号）である。
【００１７】
アドレスコード２０３は、シリンダアドレス（シリンダ番号）とセクタアドレス（セクタ番号）とを含む。シリンダアドレスは、対応するサーボデータが書き込まれているディスク１２上のシリンダ（トラック）位置を示す。セクタアドレスは、同一シリンダ（トラック）上でのサーボ領域１１０の配列における、対応するサーボデータが書き込まれているサーボ領域１１０の順番を示す。バーストデータ２０４は、対応するサーボデータが書き込まれているシリンダにおけるヘッドの相対的な位置情報を示すバースト信号である。アドレスコード２０３（中のシリンダコード）及びバーストデータ２０４は、ヘッド１６をディスク１２上の目標位置に位置付ける制御に用いられる位置情報である。
【００１８】
再び図１を参照すると、ディスク１２はスピンドルモータ（ＳＰＭ）１４に固定されており、スピンドルモータ１４が駆動されることにより一定の速度で回転する。ディスク１２の例えば一方のディスク面は、データが磁気記録される記録面をなしている。ヘッド（磁気ヘッド）１６はディスク１２の記録面に対応して配置される。ヘッド１６はアクチュエータ１８の一端に固定されている。アクチュエータ１８の他端はボイスコイルモータ（ＶＣＭ）２０に固定されている。ヘッド１６は、ボイスコイルモータ２０が駆動されることにより、ボイスコイルモータ２０の軸を中心とした円弧軌道のうちディスク１２の面に重なる範囲を移動する。
【００１９】
図１の構成では、単一枚のディスク１２を備えたハードディスクドライブ２を想定している。しかし、複数のディスク１２がある間隙をもった状態でスピンドルモータ１４に固定された構成であっても構わない。この場合、複数のアクチュエータ１８が、複数のディスク１２の間隙に適合するように重なった状態でボイスコイルモータ２０に固定される。複数のアクチュエータ１８の一端にはそれぞれヘッド１６が固定されている。したがってスピンドルモータ１４が駆動されると、全てのディスク１２は同時に回転し、ボイスコイルモータ２０が駆動されると、全てのヘッド１６は同時に移動する。また、図１の構成では、ディスク１２の一方の面が記録面をなしている。しかし、ディスク１２の両面がいずれも記録面をなし、両記録面にそれぞれ対応してヘッド１６が配置されても構わない。
【００２０】
ＣＰＵ２２はハードディスクドライブ２の主コントローラとして機能する。ＣＰＵ２２はモータドライバ２４を介してスピンドルモータ１４の起動・停止及び回転速度維持のための制御を行う。ＣＰＵ２２はまたモータドライバ２４を介してボイスコイルモータ２０を駆動制御することで、ヘッド１６を目標とするトラックに移動させて、当該トラックの目標とする範囲内に整定するための制御を行う。
【００２１】
ヘッド１６の位置決めはスピンドルモータ１４の起動後の定常回転状態で行われる。図２を参照して説明したように、ディスク１２の円周方向に等間隔にサーボ領域１１０が配置されている。このため、ヘッド１６によってディスク１２から読み出され、ヘッドＩＣ２６で増幅されたアナログ信号中には、サーボ領域に記録されているサーボ信号が時間的に等間隔に現れることになる。リード・ライトＩＣ２８に含まれているサーボブロック３０は、この状態を利用して上記アナログ信号を処理することにより、ヘッド１６の位置決めのための信号を生成する。ＣＰＵ２２はこの信号をもとにモータドライバ２４を制御することにより、当該モータドライバ２４からボイスコイルモータ２０に、ヘッド１６の位置決めのための電流（ＶＣＭ電流）をリアルタイムで供給させる。
【００２２】
ＣＰＵ２２は、上述のようにモータドライバ２４を介してスピンドルモータ１４及びボイスコイルモータ２０を制御する一方で、ハードディスクドライブ２内の他の要素の制御及びコマンド処理などを行う。ＣＰＵ２２はファームウェアを記録するＲＯＭを含む。ＣＰＵ２２はＣＰＵバス３６に接続されている。
【００２３】
ＣＰＵバス３６には、モータドライバ２４、ヘッドＩＣ２６、リード・ライトＩＣ２８、ディスクコントローラ（ＨＤＣ）３８、ＲＡＭ４０が接続されている。ＲＡＭ４０は、例えばＣＰＵ２２が使用する種々の変数を格納するのに用いられる。ＲＡＭ４０の記憶領域の一部は、ＣＰＵ２２のワーク領域として用いられる。
【００２４】
リード・ライトＩＣ２８は、サーボブロック３０とリード・ライトブロック３２とを有する。サーボブロック３０はヘッド１６の位置決めに必要な信号処理（サーボ信号の抽出を含む）を行う。リード・ライトブロック３２は、データの読み出し・書込みのための信号処理（誤り訂正符号化・復号化処理を含む）を行う。
【００２５】
ハードディスクコントローラ３８は、ＣＰＵバス３６以外に、リード・ライトＩＣ２８に接続されている。ハードディスクコントローラ３８はホストコントローラ６から転送されるコマンド（ライトコマンド、リードコマンド等）を受信し、且つホストとハードディスクコントローラ３８との間のデータ転送を制御する、ホストインタフェース制御機能を有する。
【００２６】
リード・ライトＩＣ２８及びハードディスクコントローラ３８は、それぞれ制御用レジスタを有する。これらの制御用レジスタは、それぞれＣＰＵ２２のメモリ空間の一部に割り当てられており、ＣＰＵ２２はこの一部の領域に対してアクセスすることで、制御用レジスタを介してリード・ライトＩＣ２８またはハードディスクコントローラ３８を制御する。
【００２７】
図３はリード・ライトブロック３２内の再生信号の処理回路の主要部の構成を示す。ヘッド１６によってディスク１２から読み出され、ヘッドＩＣ２６で増幅されたアナログ信号がＡ／Ｄ変換され、図示しない波形等化回路、ビタビ復号器、復調器を介してビットパターンとされる。ビットパターンはサーボアドレスマーク（ＳＡＭ）検出回路５２に入力される。ＳＡＭ検出回路５２はサーボクロックに基づいて動作し、ＳＡＭ検出回路５２はサーボ領域１１０に書き込まれているサーボアドレスマークを検出すると、ＳＡＭ検出パルスを出力する。このため、ＳＡＭ検出パルスはサーボクロックに同期している。ＳＡＭ検出パルスはカウンタ制御回路５４に入力される。サーボクロックはサーボ情報を読み取るためのクロックであり、通常、内周・外周によらず一定の周波数に設定されている。
【００２８】
カウンタ制御回路５４にはサーボクロック、所定のカウント値Ａ、Ｂも入力される。カウント値Ａ、Ｂはファームウェアで設定される。後述するように、カウント値Ａはリタイミングパルスの生成タイミングを示し、カウント値Ｂはサーボアドレスマークからの相対的な距離（位置）として制御するユーザデータ領域の開始位置を示す。カウンタ制御回路５４はＳＡＭ検出パルスが入力されると、サーボクロックのカウントを開始する。カウント値が所定のカウント値Ａ、Ｂと一致すると、Ａ検出パルス、Ｂ検出パルスを出力する。Ａ検出パルス、Ｂ検出パルスもサーボクロックに同期している。Ａ検出パルス、Ｂ検出パルスはシンクロナイザ５６、５８に入力される。
【００２９】
シンクロナイザ５６、５８にはサーボクロックとデータクロックも入力される。データクロックはディスク１２上に記録されたユーザデータを読み取る（または書き込む）ためのクロックであり、データのビット転送レートと一致する周波数に設定される。そのため、データクロックは一定の周波数ではなく、通常、内周側で低く、外周側で高く設定される。これにより、サーボクロックとデータクロックとの間には同期関係が存在しない。シンクロナイザ５６、５８はサーボクロックに同期するＡ検出パルス、Ｂ検出パルスが入力されると、データクロックと同期するＡ同期パルス、Ｂ同期パルスを出力する。Ａ同期パルス、Ｂ同期パルスはゲートクロック生成回路６０に入力される。ゲートクロック生成回路６０にはデータクロックも入力される。
【００３０】
ゲートクロック生成回路６０はデータクロックに同期したゲートクロックと、所定のタイミングのリタイミングパルスを出力する。この例では、データクロックを分周してゲートクロックを生成する。ゲートクロック生成回路６０はＳＡＭ検出パルスの出力タイミング以降にゲートクロックの出力を一旦停止しておき、Ｂ同期パルスの出力タイミング直後にゲートクロックの出力を再開する。リタイミングパルスはゲートクロックの出力が一旦停止した後に１レベルとされ、ゲートクロックの出力が再開した後に０レベルとされる。ゲートクロックは、リードゲート（ＲＧ）／ライトゲート（ＷＧ）を制御するためのＲＧ／ＷＧ制御回路６２に供給される。
【００３１】
ＲＧ／ＷＧ制御回路６２はゲートクロック、リタイミングパルスに応じてリードゲート（ＲＧ）パルス、ライトゲート（ＷＧ）パルスを生成する。具体的には、リタイミングパルスが１レベルである時、ゲートクロックの立ち上がりでリードゲートあるいはライトゲートを開くためのＲＧパルスあるいはＷＧパルスを生成し、後段のライトゲートあるいはライトゲートに供給される。リードゲートあるいはライトゲートが開いている期間がリード期間あるいはライト期間である。
【００３２】
図４はシンクロナイザ５６、５８の構成の一例を示す。入力パルス（カウンタ制御回路５４から出力されるＡ検出パルス、Ｂ検出パルス）がＥＸ−ＯＲゲート６０の第１入力端子に供給され、ＥＸ−ＯＲゲート６０の出力信号がＤフリップフロップ６２のＤ入力端子に入力される。サーボクロックがＤフリップフロップ６２のクロック入力端子に入力される。Ｄフリップフロップ６２の出力（Ｑ出力）がＥＸ−ＯＲゲート６０の第２入力端子にフィードバックされるとともに、Ｄフリップフロップ６４、６６、６８を直列に介してＥＸ−ＯＲゲート７０の第１入力端子に供給される。データクロックがＤフリップフロップ６４、６６、６８のクロック端子に供給される。Ｄフリップフロップ６６の出力がＥＸ−ＯＲゲート７０の第２入力端子に入力される。ＥＸ−ＯＲゲート７０の出力パルスがシンクロナイザ５６、５８から出力される同期パルスとなる。
【００３３】
このようにシンクロナイザ５６、５８はサーボクロックに同期している入力パルス（Ａ、Ｂ検出パルス）を入力し、入力パルスをＤフリップフロップ６２、６４、６６、６８を経由して遅延するとともに、データクロックに同期するようにタイミング調整する。そのため、シンクロナイザ５６、５８は、サーボクロック１周期分のＡ、Ｂ検出パルスをデータクロックに同期化し、データクロック１周期分の出力パルス（Ａ、Ｂ同期パルス）を出力する。
【００３４】
図５のタイミングチャートを参照して図３、図４に示したリード・ライトブロック３２内の再生信号の処理回路の主要部の動作を説明する。この処理回路は隣り合うトラック間でのビット位置のずれを最小化させるために、ユーザデータ領域の開始位置をサーボアドレスマークからの相対的な位置（距離）として制御するものである。
【００３５】
図５の（ａ）、（ｆ）はそれぞれサーボクロック、データクロックを示す。上述したように、これらの２つのクロックは互いに別個のクロックであり、同期していない。図５では、サーボクロックの方がデータクロックよりも周波数が低いが、これに限定されず、サーボクロックの方がデータクロックよりも周波数が高くても構わない。
【００３６】
ヘッドＩＣ２６から出力されたビットパターンがＳＡＭ検出回路５２に入力される。サーボアドレスマークは他には含まれない所定のビットパターンからなるので、サーボゲートが開くと、ＳＡＭ検出回路５２は入力ビットパターンが所定のビットパターンと一致するか否かを判断する。入力ビットパターンが所定のビットパターンと一致することを検出すると、図５の（ｂ）に示すようにＳＡＭ検出パルスを出力する。実施形態では、ＳＡＭ検出回路５２はサーボクロックと同期して動作しているので、パルス幅はサーボクロックの１周期である。しかし、ＳＡＭ検出パルスはサーボクロックと非同期でも良いし、同期の場合でも、立ち上がりあるいは立下がりのみが同期し、パルス幅は１周期よりも長くても良い。
【００３７】
カウンタ制御回路５４はＳＡＭ検出パルスが入力されると、サーボクロックのカウントを開始する。この例では、ＳＡＭ検出パルスはサーボクロックと同期しているので、図５の（ｂ）に示すように、ＳＡＭ検出パルスの立下がりタイミングからサーボクロックをカウントする。カウンタ制御回路５４はカウント値が所定のカウント値Ａ、Ｂと一致すると、それぞれ図５の（ｄ）、（ｅ）に示すＡ検出パルス、Ｂ検出パルスを出力する。図５の例では、Ａ検出パルス、Ｂ検出パルスもサーボクロックと同期しており、パルス幅はサーボクロックの１周期分である。
【００３８】
Ａ検出パルスが入力されるシンクロナイザ５６は、図５の（ｇ）に示すように、Ａ検出パルスの立ち上がりタイミングをデータクロックの立ち上がりに同期化して同期パルスを出力する。図５の例では同期パルスのパルス幅はデータクロック１周期となっているが、これに限定されない。同期パルスの立ち上がりがデータクロックの立ち上がりに同期していれば良く、パルス幅はデータクロックの数周期でもよい。同様に、Ｂ検出パルスが入力されるシンクロナイザ５８は、図５の（ｈ）に示すように、Ｂ検出パルスの立ち上がりタイミングをデータクロックの立ち上がりに同期化してデータクロック１周期分の同期パルスを出力する。
【００３９】
ゲートクロック生成回路６０は、後段のリードゲート、ライトゲートを制御するためのゲートクロックをデータクロックに同期して出力する。この例では、ゲートクロック生成回路６０は図５の（ｆ）に示すデータクロックを分周（１／２分周）して図５の（ｉ）に示すゲートクロックを生成する。図示しないが、ゲートクロック生成回路６０はリード動作／ライト動作開始時に先ずサーボゲートを開くために、動作開始するとゲートクロックを生成する。ＳＡＭ検出パルスが発生されてからユーザデータ領域の開始位置に到達するまでは、ゲートクロックは不要となるので、所定のタイミングでゲートクロックの発生を停止する。ここでは、Ａ同期パルス（図５の（ｇ））の発生に応じて（立ち上がりタイミングに同期して）、図５の（ｉ）に示すようにゲートクロック生成回路６０はゲートクロックの発生を停止する（０レベルを維持する）。しかし、ＳＡＭ検出パルスの発生後、所定数のクロック（トグル）を発生させてからゲートクロックの発生を停止してもよく、さらにはＳＡＭ検出パルスの発生（立下り）に応じてゲートクロックの発生を停止してもよい。ゲートクロックの発生を停止させるタイミングは、後述する理由により、カウンタ制御回路５４のカウント値がＢと一致してＢ検出パルスを生成する前であればよい。
【００４０】
ゲートクロック生成回路６０は、所定のタイミングでリタイミングパルスを出力する。リタイミングパルスとは、ＲＧ／ＷＧ制御回路６２がリタイミングパルスが１レベルの時のゲートクロックの立ち上がりタイミングでリードゲートあるいはライトゲートを開くためのＲＧパルス、ＷＧパルスを生成するためのものである。そのため、リタイミングパルスはＢ同期パルスの発生前に出力する（１レベルとする）必要がある。この例では、ゲートクロック生成回路６０は、図５の（ｊ）に示すようにゲートクロック（図５の（ｊ））の発生停止に応じてリタイミングパルスを出力する。
【００４１】
ゲートクロック生成回路６０はＢ同期パルス（図５の（ｈ））が発生すると（立ち下がりタイミングに同期して）、図５の（ｉ）に示すようにゲートクロックの発生を再開する。ゲートクロックの発生が再開する時はリタイミングパルスは図５の（ｊ）に示すように１レベルであるので、ＲＧ／ＷＧ制御回路６２は再開したゲートクロックの立ち上がりタイミングで図５の（ｋ）に示すようにＲＧパルスあるいはＷＧパルスを出力する。
【００４２】
シンクロナイザ５６、５８は図４に示すものに限らず、種々の構成が利用可能である。例えば、図６はシンクロナイザ５６、５８の構成の他の例を示す。入力パルス（カウンタ制御回路５４から出力されるＡ検出パルス、Ｂ検出パルス）がＤフリップフロップ８０のクロック入力端子に入力される。Ｄフリップフロップ８０の出力（Ｑ出力）がＤフリップフロップ８２、８４、８６を直列に介してＡＮＤゲート８８の第１入力端子（反転入力端子）に供給される。データクロックがＤフリップフロップ８２、８４、８６のクロック端子に供給される。Ｄフリップフロップ８４の出力がＡＮＤゲート８８の第２入力端子に入力される。ＡＮＤゲート８８の出力パルスがシンクロナイザ５６、５８から出力される同期パルスとなる。
【００４３】
図６のシンクロナイザを用いた場合の図３、図４に示したリード・ライトブロック３２内の再生信号の処理回路の主要部の動作を図７のタイミングチャートを参照して説明する。
【００４４】
サーボクロックドメインの動作は図５の場合と同じである。そのため、図７の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は図５の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）と同じである。図７の（ｆ）に示すデータクロックも図５の（ｆ）と同じである。
【００４５】
Ａ検出パルスが入力されるシンクロナイザ５６は、図７の（ｇ）に示すように、Ａ検出パルスの立ち上がりタイミングをデータクロックの立ち上がりに同期化して同期パルスを出力する。同期パルスを出力するタイミングは図５の（ｇ）に比べてデータクロックの１サイクル分早い。
【００４６】
Ｂ検出パルスが入力されるシンクロナイザ５８は、図７の（ｈ）に示すように、Ｂ検出パルスの立ち上がりタイミングをデータクロックの立ち上がりに同期化して同期パルスを出力する。同期パルスを出力するタイミングは図５の（ｈ）に比べてデータクロックの１サイクル分早い。
【００４７】
ゲートクロック生成回路６０は、Ａ同期パルス（図７の（ｇ））の発生後、図７の（ｉ）に示すようにゲートクロックの発生を停止する（立ち下がり後、０レベルを維持する）。図５の場合と同様にゲートクロックの発生を停止させるタイミングは、カウンタ制御回路５４のカウント値がＢと一致してＢ検出パルスを生成する前であればよい。
【００４８】
ゲートクロック生成回路６０は図７の（ｊ）に示すようにゲートクロック（図７の（ｊ））の発生停止に応じてリタイミングパルスを出力する。
【００４９】
ゲートクロック生成回路６０はＢ同期パルス（図７の（ｈ））が発生すると（立ち下がりタイミングに同期して）、図７の（ｉ）に示すようにゲートクロックの発生を再開する。ゲートクロックの発生が再開する時はリタイミングパルスは図７の（ｊ）に示すように１レベルであるので、ＲＧ／ＷＧ制御回路６２は再開したゲートクロックの立ち上がりタイミングで図７の（ｋ）に示すようにＲＧパルスあるいはＷＧパルスを出力する。
【００５０】
以上説明したように、この実施形態によれば、ライト時には、サーボクロックに同期するカウンタ制御回路５４がサーボアドレスマークをサーチし、サーボアドレスマークを検出すると、カウント開始する。カウント値が第１の所定値Ａになると、サーボクロックドメインのパルスを生成し、このパルスをデータクロックに同期化し、データクロックドメインのパルスとする。このパルスの発生後、ゲートクロックのトグルを停止する（０レベルに保持する）。とともに、リタイミングパルスを１レベルにする。
【００５１】
カウント値が第２の所定値Ｂになると、サーボクロックドメインのパルスを生成し、このパルスをデータクロックに同期化し、データクロックドメインのパルスとする。このデータクロックドメインのパルスを受けて、ゲートクロックのトグルを再開する（立ち上がりエッジを作る）。
【００５２】
リタイミングパルスが１レベルであるので、このゲートクロックの立ち上がりに同期してＷＧパルスを立ち上げ、ユーザデータの書込み開始の基準位置とする。この基準位置からゲートクロックに同期したカウンタ（図示せず）でシンクマーク書込み位置を決定し、シンクマーク書込みの後、ユーザデータパターンを記録する。
【００５３】
このように制御することで、ユーザデータパターンの書込み先頭位置は、サーボアドレスマークを起点として、「サーボクロックドメインでのカウント値Ａ」＋「データクロックドメインでのシンクマーク書込み位置」＋「シンクロナイザによる同期化の際の不確からしさ（＝データクロックの１周期）」となる。
【００５４】
すなわち、ユーザデータパターンの書込み先頭位置の制御誤差は、同期化による不確からしさのみに抑えることができる。このため、非常に高精度でライトゲート位置、およびユーザデータパターン書込み位置を制御できる。その結果、隣接する２つのトラック間において、相対的なユーザデータパターンの開始位置がデータクロック１周期分のずれ以下で制御でき、瓦記録方式において干渉キャンセルする際の位置あわせが容易になり、トラック間干渉を高精度に除去でき、トラックピッチを狭くすることができ、高密度記録が可能となる。
【００５５】
なお、データセクタ開始位置はサーボクロック数で制御しているので、ユーザデータの書込み開始の基準位置となるカウント値Ｂはディスクの内外周によらず不変であり、ゾーン毎に値を変更する必要がない。
【００５６】
上述の説明ではゲートクロックのトグルを停止させるタイミングはカウント値Ｂの検出タイミングとしたが、ＳＡＭが検出された時に停止させてもよいし、サーボゲートが開いた時に停止させてもよいし、ＳＡＭ検出後一定回数トグルした後に停止させる方式でもよい。
【００５７】
上述の説明ではライトゲートやリードゲートの生成位置はカウント値Ｂの検出タイミングに基づいて制御したが、カウント値Ｂの検出タイミングに基づいて制御してもよい。
【００５８】
さらに、カウント値Ａは、リード時とライト時で異なる値を持つようにしてもよい。
【００５９】
また、ここではサーボクロックは、サーボデータを復調するためのクロックを想定しているが、サーボデータを復調するためのクロックの分周クロックであってもよい。また同様にデータクロックは、ユーザデータをライトリードするためのクロックを想定しているが、ユーザデータをリードライトするためのクロックの分周クロックであってもよい。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１２…ディスク、１６…ヘッド、２６…ヘッドＩＣ、２８…リード・ライトＩＣ、３２…リード・ライトブロック、５２…ＳＡＭ検出回路、５４…カウンタ制御回路、５６，５８…シンクロナイザ、６０…ゲートクロック生成回路、６２…ＲＧ／ＷＧ制御回路。
【図１】
0005112501.tif 000002
【図２】
0005112501.tif 000003
【図３】
0005112501.tif 000004
【図４】
0005112501.tif 000005
【図５】
0005112501.tif 000006
【図６】
0005112501.tif 000007
【図７】
0005112501.tif 000008