(57)【特許請求の範囲】
【請求項１】
チップパッケージ（１）であって、
はんだボール状に形成されている外部電源接続部（ＶＢＡＴ）と、
はんだボール状に形成されている内部電源接続部（ＶＤＤ）と、
前記内部電源接続部（ＶＤＤ）と接続された第１の接続ポイント（５）、及び前記外部電源接続部（ＶＢＡＴ）と接続された第２の接続ポイント（６）を有する半導体基板（４）と、
前記チップパッケージ（１）内に配置され、前記内部電源接続部（ＶＤＤ）および前記外部電源接続部（ＶＢＡＴ）を電気的に接続するヒューズ（３）と、
前記半導体基板（４）上に設けられ、前記第１の接続ポイント（５）を介して前記外部電源接続部（ＶＢＡＴ）に供給される電源電圧の給電を受けるために前記内部電源接続部（ＶＤＤ）と接続された集積回路（２）と、を備え、
前記集積回路（２）と前記外部電源接続部（ＶＢＡＴ）の間には、前記ヒューズ（３）を除いて、電気的接続が存在しないようになっていることを特徴とするチップパッケージ。
【請求項２】
前記ヒューズ（３）は、前記集積回路（２）の外側に配置されることを特徴とする請求項１に記載のチップパッケージ。
【請求項３】
前記外部電源接続部（ＶＢＡＴ）は、前記チップパッケージ（１）の作動中に前記電源電圧が印可されることを特徴とする請求項１または２に記載のチップパッケージ。
【請求項４】
前記ヒューズ（３）の破壊により、前記集積回路（２）への電源電圧の供給が遮断されることを特徴とする請求項１乃至３に記載のチップパッケージ。
【請求項５】
電気接続部（１１）を介して外部に設けられた電気負荷である回路（１０）に接続され、前記回路（１０）の障害状態に応じて前記ヒューズ（３）が切断されると前記集積回路（２）への電源電圧の供給が遮断されることを特徴とする請求項４に記載のチップパッケージ。
【請求項６】
ウエハレベルチップサイズパッケージ、ボールグリッドアレイ（ＢＧＡ）、またはピングリッドアレイ（ＰＧＡ）として構成されていることを特徴とする請求項１乃至５のいずれかに記載のチップパッケージ。
【請求項７】
前記集積回路（２）上に、前記外部電源接続部（ＶＢＡＴ）、前記内部電源接続部（ＶＤＤ）および前記ヒューズ（３）を含む再配線層（７）が形成されていることを特徴とする請求項１乃至３のいずれかに記載のチップパッケージ。
【請求項８】
前記ヒューズ（３）は、前記再配線層（７）内において、前記外部電源接続部（ＶＢＡＴ）と前記内部電源接続部（ＶＤＤ）とを電気的に接続する長手の金属層として形成されることを特徴とする請求項７に記載のチップパッケージ。
【請求項９】
前記長手金属層であるヒューズ（３）は、少なくとも１箇所（３１）で、幅が狭まっていることを特徴とする請求項８に記載のチップパッケージ。
【請求項１０】
前記長手金属層であるヒューズ（３）は、チタン／アルミニウム合金、アルミニウムおよび銅を含む導電性金属材料の少なくとも１つからなることを特徴とする請求項８または９に記載のチップパッケージ。
【請求項１１】
前記外部電源接続部（ＶＢＡＴ）および前記内部電源接続部（ＶＤＤ）を含むハウジング（８）を備え、前記外部電源接続部（ＶＢＡＴ）は、ボンディングワイヤとしての前記ヒューズ（３）を介して、前記第２の接続ポイント（６）と接続されるようになっていることを特徴とする請求項１に記載のチップパッケージ。
【請求項１２】
参照電源接続部（ＶＳＳ）を備え、かつ前記参照電源接続部（ＶＳＳ）と前記内部電源接続部（ＶＤＤ）の間に蓄電装置（９）が設けられており、前記蓄電装置（９）には、前記内部電源接続部（ＶＤＤ）に印加される電源電圧の安定化のために電荷が蓄積されるようになっていることを特徴とする請求項１乃至１１のいずれかに記載のチップパッケージ。
【請求項１３】
はんだボール状に形成された外部電源接続部（ＶＢＡＴ）および内部電源接続部（ＶＤＤ）を備えるチップパッケージ（１）を製造するチップパッケージの製造方法であって、
前記内部電源接続部（ＶＤＤ）と接続された第１の接続ポイント（５）と、前記外部電源接続部（ＶＢＡＴ）と接続された第２の接続ポイント（６）とを備えた半導体基板（４）上に集積回路（２）を製造する工程と、
前記内部電源接続部（ＶＤＤ）と前記外部電源接続部（ＶＢＡＴ）を電気的に接続するヒューズ（３）を前記チップパッケージ（１）内に設ける工程と、
前記集積回路（２）が前記外部電源接続部（ＶＢＡＴ）に供給される電源電圧の給電を受けうるように、前記集積回路（２）を前記内部電源接続部（ＶＤＤ）と接続する工程と、を含み、
前記集積回路（２）と前記外部電源接続部（ＶＢＡＴ）の間には、前記ヒューズ（３）を除いて、電気的接続が存在させないことを特徴とする製造方法。
【請求項１４】
前記チップパッケージ（１）と前記ヒューズ（３）を製造するために、前記外部電源接続部（ＶＢＡＴ）、前記内部電源接続部（ＶＤＤ）および前記ヒューズ（３）を含む再配線層（７）を、前記集積回路（２）上に形成する工程を含むことを特徴とする請求項１３に記載の製造方法。
【請求項１５】
前記チップパッケージ（１）を製造するために、前記外部電源接続部（ＶＢＡＴ）、前記内部電源接続部（ＶＤＤ）、およびボンディングワイヤとしての前記ヒューズ（３）を含むハウジング（８）を製造する工程を含むことを特徴とする請求項１３または１４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップのパッケージ（チップパッケージ）およびこの製造方法に関する。
【背景技術】
【０００２】
今日では、多くのデバイスにおいて、電子回路は、集積回路として用いられている。このような集積回路（「チップ」とも呼ばれる）は、そのハウジングおよび端子の形状・配置により、種々の構成を有する。
【０００３】
このような集積回路に誤作動があると、これを備えるデバイスに損害を与えたり破壊を引き起こしたりすることになる。そのため、集積回路が給電を受けるための端子の多くは、ヒューズを介して、デバイスの電源に接続されている。一方、このようなヒューズを、集積回路を支持する半導体基板上に設けるには、一定のスペースを要する。
【０００４】
このような集積回路を、デバイスの入力側に印加される電源電圧を増加させるために用いるときには、一定の環境下では、対応する種々の法的規制（例えば、火災の予防等）により、集積回路を障害状態で作動させ続けることは許されない。このような障害状態が生ずる可能性は、ヒューズの信頼性に関係している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、集積回路を誤作動から保護しうる、簡単でかつ信頼性の高い設計のチップパッケージを提供することである。また、本発明は、このようなチップパッケージの製造方法を提供することも目的としている。
【課題を解決するための手段】
【０００６】
上記の目的は、独立形式請求項である請求項１と請求項１３によって達成される。また、引用形式請求項には、独立形式請求項に記載した発明の種々の態様を示してある。
【０００７】
本発明の一態様によれば、チップパッケージは、外部電源接続部、内部電源接続部、および給電を受けるために内部電源接続部と接続された集積回路からなる。また、内部電源接続部と外部電源接続部とをつなぐヒューズも、チップパッケージ内に配置する。
【０００８】
本発明に係るチップパッケージは、種々の態様をとりうる。このチップパッケージは、例えば半導体基板上で使用される、集積回路と接続部からなる１つのユニットである。したがって、本発明に係るチップパッケージにおいては、ヒューズは、後から半導体基板上に付け加えなくてもよいように、初めから集積回路と一体化させる。
【０００９】
ヒューズは、集積回路の外側に配置するのが好ましい。特に、チップパッケージの作動中に電源電圧が印加される外部電源接続部と集積回路との接続は、直接ではなく、ヒューズを介して行うのが好ましい。こうすれば、障害状態が発生しても、ヒューズが破壊されるため、過電圧が集積回路に印加される事態は、確実に避けることができる。
【００１０】
集積回路には、一般に、半導体からなる数個の能動素子および／または受動素子が設けられる。本発明においては、これらの能動素子および／または受動素子は、半導体材料から形成されるものとする。このような半導体からなる素子は、一般に過電圧や障害状態による影響を受けやすい。
【００１１】
本発明の一態様においては、チップパッケージの集積回路は、半導体基板上に設ける。また、半導体基板上には、集積回路への給電のために第１の接続ポイントを設ける。この第１の接続ポイントは、内部電源接続部と接続する。一方、外部電源接続部との接続のため、半導体基板上には第２の接続ポイントも設ける。集積回路と外部電源接続部とは、ヒューズだけを介して電気的に接続する。換言すれば、ヒューズが破壊されれば、外部電源接続部から第２の接続ポイントを経由して集積回路に過電圧が印加されるという事態は生じない。
【００１２】
上記のように、半導体基板には集積回路が設けられる。一方で、半導体基板には、集積回路や、集積回路との電気的接続部が設けられていない領域もある。
【００１３】
本発明の一態様によれば、チップパッケージは、ＷＬ−ＣＳＰ (Wafer-Level Chip Size Package；ウエハレベルチップサイズパッケージ）である。このＷＬ−ＣＳＰを製造するには、まず半導体基板上に集積回路を形成し、ついで、集積回路の接続部となる追加層を形成する。すなわち、ウエハ上に集積回路を形成し、追加層を適用した後に、ウエハを切断し、個々の半導体素子とする。したがって、チップパッケージの大きさは、実質的にウエハを切断する際に決まる。ウエハ上における集積回路の表面積も、最終的なチップパッケージの表面積に応じたものとなる。
【００１４】
集積回路と外部の回路とを接続するための追加層は、半田ボール状に形成するのが好ましい。特に内部電源接続部および外部電源接続部は、半田ボール状に形成するのが好ましい。
【００１５】
本発明に係るチップパッケージにおいては、集積回路上に、例えば、外部電源接続部、内部電源接続部およびヒューズを含む再配線層（追加層）を形成する。
【００１６】
ヒューズは、再配線層において、外部電源接続部と内部電源接続部とを電気的に接続する長手の金属層として形成するのが好ましい。追加層（または再配線層）は、それぞれ導電性、非導電性、または絶縁性のいくつかの層からなる。ヒューズを含む再配線層は、集積回路とは別個のものであるため、ヒューズが破壊された場合、過電圧が外部電源接続部を経由して集積回路に与えられるような事態は確実に防止される。
【００１７】
本発明の特別な態様においては、長手金属層であるヒューズの一部の幅を狭める。この場合、幅を狭めた箇所（ノッチ部分）の電流負荷は、ヒューズの他の部分におけるそれよりも大きくなるため、過電流が生じた場合、ノッチ部分は、ヒューズの破壊（溶融）が、他の部分よりも起こりやすくなる。したがって、ヒューズのノッチ部分は、過電流の際の信頼性が高い。
【００１８】
ヒューズは、導電性の大きな材料、例えば、チタン／アルミニウム合金、アルミニウム、および銅から形成するのが好ましい。
【００１９】
上記の態様の外、本発明に係るチップパッケージは、ボール−グリッドアレイ（ＢＧＡ）またはピン−グリッドアレイ（ＰＧＡ）として構成することもできる。
【００２０】
さらに他の態様として、本発明に係るチップパッケージは、少なくとも内部電源接続部および外部電源接続部を備えるハウジングとすることができる。集積回路はハウジングの中に配置される。半導体基板上における第２の接続ポイントと外部電源接続部とは、ヒューズ（この態様においてはボンディングワイヤとして形成する）を介して接続する。
【００２１】
この態様で用いるボンディングワイヤは、所定の過電流が流れると、溶融・破壊されるような形状とする。第２の接続ポイントは、ヒューズが存在しない状態では、外部電源接続部と電気的接続が断たれるため、ヒューズまたはボンディングワイヤが破壊されたときに、集積回路の保護を確実なものにすることができる。
【００２２】
本発明に係るチップパッケージは、参照電源接続部をもつようにすることができる。この場合、内部電源接続部と参照電源接続部に、蓄電装置を接続する。この蓄電装置は、電源電圧を緩衝するためのものである。参照電源接続部は、集積回路の作動中は、参照電源と電気的に接続する。
【００２３】
本発明による上記チップパッケージの製造方法の一態様によれば、まず、集積回路をウエハまたは半導体基板上に形成する。チップパッケージには、集積回路の他にも、外部電源接続部および内部電源接続部を形成する。集積回路は、内部電源接続部を介して、電源と接続される。最後に、チップパッケージ内に、内部電源接続部と外部電源接続部とを電気的に接続するヒューズを設ける。
【００２４】
集積回路は、例えば、第１の接続ポイント（内部電源接続部と接続され、集積回路に対する給電のために用いられる）および第２の接続ポイント（ヒューズを介して外部電源接続部と接続される）をもつ半導体基板上に形成する。
【００２５】
ついで、チップパッケージおよびヒューズを形成するため、集積回路上に、外部電源接続部、内部電源接続部およびヒューズを含む再配線層を適用する。
【００２６】
本発明のもう１つの態様においては、チップパッケージは、外部電源接続部と内部電源接続部の付いたハウジングとして提供される。このハウジングは集積回路を備えており、ヒューズは、ボンディングワイヤとして形成する。
【００２７】
上記以外の態様として、本発明は、上述のいずれか１つのチップパッケージが得られるように製造する方法を提供する。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態に係るチップパッケージを示す回路図である。
【図２】本発明の第２の実施形態に係るチップパッケージを示す図である。
【図３Ａ】本発明のチップパッケージに組み込まれる一の形状のヒューズの模式図である。
【図３Ｂ】本発明のチップパッケージに組み込まれるもう一つの形状のヒューズの模式図である。
【図４】本発明のチップパッケージに組み込まれる種々の幅のヒューズに係る電流−時間曲線を示す。
【図５】本発明の第３の実施形態に係るチップパッケージを示す回路図である。
【図６】外部の回路と電気的に接続された集積回路を収めたチップパッケージを示す回路図である。
【発明を実施するための形態】
【００２９】
以下、添付の図面および実施形態に基づいて、本発明を詳細に説明する。なお、図面全体を通じて、同一の機能または効果をもつ要素には、同一の符号を付してある。
【００３０】
図１は、本発明の第１の実施形態（最も一般的なケースである）に係るチップパッケージ１を示す。半導体基板４上に、給電用の内部電源接続部ＶＤＤ、およびこれと接続された集積回路２を設ける。集積回路２には参照電源接続部ＶＳＳも接続されているが、この参照電源接続部ＶＳＳは、もう一方で大地ＧＮＤにも接続されている。内部電源接続部ＶＤＤと参照電源接続部ＶＳＳの間には、蓄電装置９が設けられている。
【００３１】
半導体基板４上には、さらに、ヒューズ３を介して内部電源接続部ＶＤＤに接続された外部電源接続部ＶＢＡＴも設けられている。外部電源接続部ＶＢＡＴは、さらに外部電源ＳＵＰ（例えばバッテリ）に接続されている。
【００３２】
集積回路２への給電は、外部電源ＳＵＰから、外部電源接続部ＶＢＡＴおよびヒューズ３（好ましくは溶融ヒューズ）を介して行われる。内部電源接続部ＶＤＤと接続された蓄電装置９は、内部電源接続部ＶＤＤに印加される電圧を安定させるためのものである。蓄電装置９は、本発明の態様においては省略することも可能であり、本発明に係るチップパッケージの必須の構成要素ではない。
【００３３】
ヒューズ３を設ける目的は、これを介して給電を受ける集積回路２を、過電圧から保護するためではなく、障害状態（例えば、火災のような危険な結果を招きかねない短絡）から保護するためである。このような障害状態は、特にヒューズ３の後方、すなわち内部電源接続部ＶＤＤ側に生じるおそれがある。ヒューズは、静電放電（ＥＳＤ）によって引き起こされる過電圧には応答すべきでない。なぜならば、ＥＳＤ電圧パルスが発生した後でも、集積回路２の継続的な作動は、保証されなければならないためである。
【００３４】
ＥＳＤが発生した場合でも、蓄電装置９を通じて、一部のＥＳＤパルスは吸収される。したがって、蓄電装置９があれば、集積回路２をＥＳＤパルスから保護することは一層容易になる。
【００３５】
本発明に係るチップパッケージ１は、半導体基板上で実現させるべき電源電圧のための安全装置を用いることなく、半導体基板上で直接用いることができる。
【００３６】
例えば、集積回路２、またはこれに接続された何らかの回路の誤作動により障害状態が発生した場合には、ヒューズ３は破壊され、集積回路２は、高い信頼性の下に電源電圧から遮断される。ヒューズ３は、障害状態が発生すると、不可逆的に破壊されるため、集積回路２またはチップパッケージ１が作動を再開するという好ましくない事態は、避けることができる。
【００３７】
キセノンランプは、通常、基板上に設置される電源から与えられる電圧よりも高い電圧を必要とするため、例えば、集積回路は、このようなキセノンランプへの給電のために用いられる。集積回路を通じれば、内部電源接続部ＶＤＤまたは外部電源接続部ＶＢＡＴに対する入力電圧は、約３００Ｖのオーダーの十分に大きな出力電圧に変換される。
【００３８】
しかし、本発明のチップパッケージによれば、上記のような大きな出力電圧が与えられる場合でも、障害状態から効果的に保護される。上述のように、ヒューズが、障害状態が原因で切れると、本発明に係るチップパッケージはそれ以上作動しなくなり、大きく危険な電圧は、その後出力されなくなる。すなわち、電流はチップパッケージに吸収されないため、回路や半導体基板に火災その他の損害が発生しないことは保証される。
【００３９】
チップパッケージには、外部端子付きのチップハウジング（集積回路を保持する）のような態様もある。この外、チップパッケージは、ボール−グリッドアレイ（ＢＧＡ）またはピン−グリッドアレイ（ＰＧＡ）として構成することもできる。
【００４０】
ヒューズ３と外部電源接続部ＶＢＡＴは、ヒューズ３が溶融すると、集積回路２と外部電源接続部ＶＢＡＴとの電気的接続が遮断されるように配置するのが好ましい。こうすれば、ヒューズ３が溶融した時点で外部電源からのエネルギー供給が断たれるため、それ以上の損害は回避される。
【００４１】
図２は、本発明に係るチップパッケージ１のもう一つの実施形態であるＷＬ−ＣＳＰを示す。このチップパッケージ１は、集積回路２が組み込まれた層と再配線層（ＲＤＬ；redistribution layer）７からなる半導体４を有する。再配線層７は、給電用集積回路２との接点となる層７１を含んでいる。また、再配線層７は、層７２、層７３、層７４、層７５、内部電源接続部ＶＤＤ、および外部電源接続部ＶＢＡＴも含んでいる。
【００４２】
層７２，７３，７４は、不導体層または絶縁層である。内部電源接続部ＶＤＤおよび外部電源接続部ＶＢＡＴは、電気的接続を形成するために半導体基板に適用される半田ボールである。半田ボールは、特に、半導体基板との半田付けに用いられる。
【００４３】
内部電源接続部ＶＤＤと外部電源接続部ＶＢＡＴは、導電性をもつ、好ましくは金属製の層７５を介して、層７１と電気的に接続している。層７１の下方に位置する層７５の断面逆Ｕ字形の部分は、第１の接続ポイント５を形成している。層７５における、内部電源接続部ＶＤＤと外部電源接続部ＶＢＡＴの間に位置する領域は、ヒューズ３である。他方、層７５における、外部電源接続部ＶＢＡＴの上方に位置する領域は、第２の接続ポイント６となる。
【００４４】
層７５におけるヒューズ３の構成については、後に図３Ａ、図３Ｂおよび図４を参照して詳細に説明する。
【００４５】
図２に示すチップパッケージ１を製造する際には、まず、集積回路２を、半導体基板、すなわちウエハ上に形成する。ウエハには、一般に数個の同一または異なる集積回路を形成する。ついで、ウエハ（半導体基板）上に再配線層７を形成する。図２に示す再配線層７は、あくまでも例示であり、この上にさらに接続部および／または層を重ねて形成することもできる。
【００４６】
再配線層７を形成した後には、ウエハを切断して、複数個のチップを形成する。このチップは、ハウジングを用いずに、直に半導体基板に半田付けすることもできる。
【００４７】
図３Ａおよび図３Ｂは、再配線層７の一部をなすヒューズ３を示す。内部電源接続部ＶＤＤと外部電源接続部ＶＢＡＴの各直径は同一であり（直径Ｄ）、例えば約３００μｍとすることができる。図中、Ｌはヒューズ３の長さ、Ｗは幅を表す。長さＬは、例えば２００μｍとすることができる。ヒューズ３は、再配線層（長手の金属層）として形成するのが好ましい。材料としては、アルミニウム、チタン／アルミニウム合金、銅等を用いることができる。
【００４８】
図３Ａに示すヒューズ３は、一定の幅Ｗを有している。ヒューズ３に過電流が流れる障害状態が生起すると、ヒューズ３は熱によって溶融する。したがって、ヒューズ３は、溶融ヒューズである。
【００４９】
図３Ｂに示すヒューズ３は、１箇所にノッチ３１（この部分ではヒューズの幅は狭くなっている）を有している。このノッチ３１は、回路の作動中、ヒューズ３の他の部分と比べて電流密度が増大するため、温度が上昇する。したがって、障害状態のときには、ヒューズ３は、熱による遮断が生じやすい。
【００５０】
図４は、ヒューズの幅Ｗが、それぞれ同図に示すような値をもつＷ１，Ｗ２，Ｗ３およびＷ４であるときに、ヒューズの完全な溶融に要する電流−時間曲線を示す。
【００５１】
この図から、電流密度が大きいほど（ヒューズの幅が狭いほど）、ヒューズの溶融に要する時間は短くなることが分かる。一方、ヒューズの幅が大きければ、ヒューズの電流容量は大きくなる。したがって、障害状態の程度が小さければ小さいほど、ヒューズが溶融せずに電気負荷を保持しうる時間は長くなる。
【００５２】
図５は、外部電源接続部ＶＢＡＴ、内部電源接続部ＶＤＤおよび参照電源接続部ＶＳＳを有するハウジング８、ならびに集積回路２を含む半導体基板４からなるチップパッケージ１を示す。半導体基板４上には、第１および第２の接続ポイント５，６が形成されている。第１の接続ポイント５は、集積回路２と直に電気的に接続している。他方、第２の接続ポイント６は、ボンディングワイヤであるヒューズ３を介して、外部電源接続部ＶＢＡＴに接続している。
【００５３】
ボンディングワイヤであるヒューズ３のタイプと径は、どの程度の電流が流れるかによって定めるべきである。このようなボンディングワイヤとしてのヒューズ３は、溶融ヒューズと呼ぶこともできる。チップパッケージ１またはハウジング８内にヒューズ３があるため、外部電源接続部ＶＢＡＴは、他にヒューズを用いることなく、直に外部電源に接続することができる。障害状態が発生してヒューズ３が破壊された場合でも、この障害状態によって集積回路２やその他の回路に損害が生ずるのを、確実に回避することができる。
【００５４】
本発明のもう一つの実施形態においては、第２の接続ポイント６を省略する。この場合、第１の接続ポイント５は、一方の側で、ボンディングワイヤを介して内部電源接続部ＶＤＤと接続し、他方の側で、ボンディングワイヤであるヒューズ３を介して外部電源接続部ＶＢＡＴと接続する。この実施形態によっても、危険な事態が発生するのを避けることができる。
【００５５】
図６は、電気接続部１１を介して回路１０と接続されたチップパッケージ１を示す。チップパッケージ１は、すでに述べた実施形態のいずれかでよい。回路１０は、例えば、集積回路またはチップパッケージ１から給電を受ける電気負荷である。電気負荷は、この外、変圧器、１個もしくは複数個の発光ダイオードまたはキセノンフラッシュランプとすることもできる。回路１０が障害状態に陥ると、ヒューズ（図面を見やすくするため省略してある）を通る過電流が発生するが、この場合にはヒューズが溶融する。したがって、回路１０に障害状態が発生しても、火災等の損害が生じることは避けられる。
【００５６】
上記の実施形態で説明したヒューズ３は、チップパッケージの安全装置であり（安全対策として用いられている）、集積回路２の回路構成を調整するために用いられているのではないということに留意すべきである。
【図１】
0005260755.tif 000002
【図２】
0005260755.tif 000003
【図３Ａ】
0005260755.tif 000004
【図３Ｂ】
0005260755.tif 000005
【図４】
0005260755.tif 000006
【図５】
0005260755.tif 000007
【図６】
0005260755.tif 000008