(57)【特許請求の範囲】
【請求項１】
第１の配線層と、
前記第１の配線層に隣接して設けられた第１の誘電体層と、
前記第１の配線層が隣接する面と反対側の前記第１の誘電体層の面に隣接して設けられた接地層と、を備え、
前記接地層は、
少なくともひとつの開口部が設けられた接地導体を含む第２の配線層と、
前記第２の配線層に隣接して設けられた第２の誘電体層と、
前記第２の配線層が隣接する面と反対側の前記第２の誘電体層の面に隣接して設けられた第３の配線層であって、前記少なくともひとつの開口部ごとに設けられ、対応する前記開口部とオーバーラップする少なくともひとつのパッチ導体を含む第３の配線層と、を含み、
前記少なくともひとつのパッチ導体はそれぞれ、前記第２の誘電体層に含まれる少なくともひとつのビアによって前記接地導体と電気的に接続されていることを特徴とする半導体集積回路。
【請求項２】
前記第１の配線層は、前記接地導体とオーバーラップする領域に敷設された信号線路を含むことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
第１の配線層と、
前記第１の配線層に隣接して設けられた第１の誘電体層と、
前記第１の配線層が隣接する面と反対側の前記第１の誘電体層の面に隣接して設けられた接地層と、を備え、
前記接地層は、
間隔を開けて配置され少なくともひとつが接地された複数の導体を含む第２の配線層と、
前記第２の配線層に隣接して設けられた第２の誘電体層と、
前記第２の配線層が隣接する面と反対側の前記第２の誘電体層の面に隣接して設けられた第３の配線層であって、前記複数の導体の間の少なくともひとつの間隙ごとに設けられ、対応する間隙とオーバーラップする少なくともひとつのパッチ導体を含む第３の配線層と、を含み、
前記少なくともひとつのパッチ導体はそれぞれ、前記第２の誘電体層に含まれる少なくともひとつのビアによって、対応する間隙と接する前記導体と電気的に接続されていることを特徴とする半導体集積回路。
【請求項４】
前記複数の導体は矩形であり、ひとつの方向に沿って所定の間隔を開けて配置されることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記複数の導体はマトリクス状に配置されることを特徴とする請求項３に記載の半導体集積回路。
【請求項６】
前記第１の配線層は、前記複数の導体のうちの少なくともひとつとオーバーラップする領域に敷設される信号線路を含むことを特徴とする請求項３から５のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路を含む半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路においては、配線プロセスとの相性の良さから、高周波信号を伝送する手段としてマイクロストリップ線路が好んで用いられる。
マイクロストリップ線路は、信号線路、誘電体層および接地層がこの順で積層された構造を持つ。
従来接地層としては基板上に形成された一枚の金属薄膜が用いられている。マイクロストリップ線路としてより優れた高周波特性を得るためには、この金属薄膜はなるべく平坦で大きな面積を持つことが望まれる。
【０００３】
しかしながら、半導体集積回路の基板上に形成される金属薄膜は一般的に非常に薄く、その面積を大きくすると、機械的なストレスによってひび割れや剥がれを生じてしまう場合が多い。
そこで従来では、金属薄膜に機械的なストレスを逃すための開口部をいくつか設けている。ストレスを逃すという目的上、開口部はなるべく密に配置されることが望ましい。従って通常開口部は千鳥状に配置される。
【特許文献１】特開平４−２９１８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、開口部が千鳥状に配置された場合、その配置の形状から開口部の真上を通らないように信号線路を配置するのは非常に難しい。そこでいくつかの開口部の真上に信号線路が配置されることとなる。
【０００５】
この信号線路に特に高周波の信号電流が流れると、それによって接地された金属薄膜に電流が誘起され、その誘起された電流は信号線路に沿って金属薄膜中を流れる。そしてその誘起電流が開口部に達すると開口部の周囲に沿って流れることとなり、信号の損失が大きくなってしまう。
【０００６】
また、その開口部付近では信号線路の下に金属薄膜が無いことからインピーダンスが不連続となり、信号線路の特に高周波信号に対する特性が劣化してしまう。
【０００７】
この課題に対し、開口部の配置を変更し、信号線路に沿って開口部を配置しないようにすることも考えられる。しかしそれは開口部の配置の規則性を破ることとなり、半導体集積回路の設計段階における作業工数を大きく増大させることとなる。また、場合によってはデザインルール上そのような変更は不可能である。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体集積回路において低損失で均一な接地層を構成するための技術の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は半導体集積回路に関する。この半導体集積回路は、第１の配線層と、第１の配線層に隣接して設けられた第１の誘電体層と、第１の配線層が隣接する面と反対側の第１の誘電体層の面に隣接して設けられた接地層と、を備える。接地層は、少なくともひとつの開口部が設けられた接地導体を含む第２の配線層と、第２の配線層に隣接して設けられた第２の誘電体層と、第２の配線層が隣接する面と反対側の第２の誘電体層の面に隣接して設けられた第３の配線層であって、少なくともひとつの開口部ごとに設けられ、対応する開口部とオーバーラップする少なくともひとつのパッチ導体を含む第３の配線層と、を含む。少なくともひとつのパッチ導体はそれぞれ、第２の誘電体層に含まれる少なくともひとつのビアによって接地導体と電気的に接続されている。
【００１０】
この態様によると、接地導体の開口部が接地電位を持つパッチ導体で覆われるので、第１の配線層から見た接地導体の電気的不均一性が軽減される。
【００１１】
第1の配線層は、接地導体とオーバーラップする領域に敷設された信号線路を含んでもよい。
信号線路を流れる信号電流の損失が軽減される。
【００１２】
本発明の別の態様もまた、半導体集積回路である。この半導体集積回路は、第１の配線層と、第１の配線層に隣接して設けられた第１の誘電体層と、第１の配線層が隣接する面と反対側の第１の誘電体層の面に隣接して設けられた接地層と、を備える。接地層は、間隔を開けて配置され少なくともひとつが接地された複数の導体、を含む第２の配線層と、第２の配線層に隣接して設けられた第２の誘電体層と、第２の配線層が隣接する面と反対側の第２の誘電体層の面に隣接して設けられた第３の配線層であって、複数の導体の間の少なくともひとつの間隙ごとに設けられ、対応する間隙とオーバーラップする少なくともひとつのパッチ導体を含む第３の配線層と、を含む。少なくともひとつのパッチ導体はそれぞれ、第２の誘電体層に含まれる少なくともひとつのビアによって、対応する間隙と接する導体と電気的に接続されている。
【００１３】
この態様によると、ビアおよびパッチ導体によって複数の導体は全て電気的に接続される。従って複数の導体をそれぞれ接続する手間が省け、半導体集積回路の設計段階における作業工数を短縮することができる。
【００１４】
また、間隙が接地電位を持つパッチ導体で覆われるので、第１の配線層から見た接地導体の電気的不均一性が軽減される。
【００１５】
複数の導体は矩形であり、ひとつの方向に沿って所定の間隔を開けて配置されてもよい。
複数の導体のそれぞれを単純な形状とし、その配置に規則性を与えることにより、第２の配線層の形成を容易とし半導体集積回路の設計段階における作業工数を短縮することができる。
【００１６】
複数の導体はマトリクス状に配置されてもよい。
複数の導体のそれぞれを単純な形状とし、その配置に規則性を与えることにより、第２の配線層の形成を容易とし半導体集積回路の設計段階における作業工数を短縮することができる。
【００１７】
第1の配線層は、複数の導体のうちの少なくともひとつとオーバーラップする領域に敷設される信号線路を含んでもよい。
信号線路を流れる信号電流の損失が軽減される。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明に係る半導体集積回路によれば、損失が少なく平坦度の高い接地層を構成することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。
【００２１】
本発明は特に数百ＭＨｚ以上の高周波信号を取り扱う集積回路等に好適に用いられる。例えば携帯電話用集積回路の高周波回路部に本発明を用いることができる。また、無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、Ｂｌｕｅｔｏｏｔｈ、ＵＷＢ（Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄ）、衛星放送用チューナーなどの高周波回路部にも本発明を用いることができる。
【００２２】
（第1の実施の形態）
図１は、本発明の第1の実施の形態に係る半導体集積回路１００の構成を模式的に示した斜視図である。半導体集積回路１００は第１の配線層Ｌ１に含まれる信号線路１０、第１の誘電体層Ｌ２、接地層Ｌ３、絶縁層Ｌ４および半導体基板Ｌ５を含む。例えば、信号線路１０、第１の誘電体層Ｌ２および接地層Ｌ３はマイクロストリップ線路を構成してもよい。接地層Ｌ３は第２の配線層Ｌ３２、第２の誘電体層Ｌ３４および第３の配線層Ｌ３６からなる積層構造を含む。
【００２３】
図２は、半導体集積回路１００を上から見た平面図である。第２の配線層Ｌ３２に含まれる接地導体３２０には、千鳥状に開口部３２２が設けられる。図２において開口部３２２は、破線で囲まれた領域として示されている。その開口部３２２は、第３の配線層Ｌ３６に含まれるパッチ導体３６０によってオーバーラップされる。そしてそのパッチ導体３６０と接地導体３２０とは、第２の誘電体層Ｌ３４内に設けられたビア３４０を通して電気的に接続される。接地導体３２０の上方には、開口部３２２の真上を通るように信号線路１０が配置されている。
なお、図２中の符号の隣に付された括弧内には、部材が含まれる層が示される。
【００２４】
例えば、信号線路１０、ビア３４０、接地導体３２０およびパッチ導体３６０はアルミニウム、金、銅などの金属によって形成されてもよい。また、第１の誘電体層Ｌ２、第２の誘電体層Ｌ３４および絶縁層Ｌ４は二酸化珪素、窒化珪素などの珪素化合物やポリイミドなどの樹脂によって形成されてもよい。
【００２５】
また例えば、開口部３２２の寸法としては、その長手方向に５μｍ、短手方向に２μｍとしてもよい。また、開口部３２２同士の間隔は、例えばその長手方向および短手方向にそれぞれ１０μｍとしてもよい。
【００２６】
図３（ａ）〜（ｄ）は、本実施の形態およびその変形例に係る半導体集積回路の断面図である。
図３（ａ）は、図２のＡ−Ａ線断面図である。本実施の形態ではパッチ導体３６０は接地導体３２０に対して第１の配線層Ｌ１側に設けられる。開口部３２２は第２の誘電体層Ｌ３４を形成する誘電体と同じ物質で満たされている。また、第３の配線層Ｌ３６のうちパッチ導体３６０以外の部分は、第１の誘電体層Ｌ２を形成する誘電体と同じ物質で満たされている。
【００２７】
本実施の形態に係る半導体集積回路１００の構成によれば、信号線路１０を流れる信号電流によって接地導体３２０中に誘起された電流が開口部３２２付近に達したとき、開口部３２２の周囲ではなくビア３４０およびパッチ導体３６０を流れる。これにより開口部３２２による損失を軽減させることができる。
【００２８】
また、接地導体３２０の開口部３２２が接地電位を持つパッチ導体３６０で覆われるので、第１の配線層Ｌ１から見た接地導体３２０の電気的不均一性も軽減される。
【００２９】
本実施の形態は特に信号線路１０が高周波信号を取り扱う場合に損失の減少およびインピーダンス不整合の減少に貢献する。
【００３０】
上記効果は、特に第１の誘電体層Ｌ２の厚さが接地層Ｌ３の厚さと比較して厚い時に顕著である。例えば第１の誘電体層の厚さを約９μm、接地層の厚さを約１．５μmとしてもよい。また、信号線路１０の幅は例えば約１０μｍとしてもよい。
【００３１】
また、本実施の形態において残るインピーダンス不整合の度合いは軽微であるので、簡易な方法での微調整が可能となる。例えば、信号線路１０のうちパッチ導体３６０とオーバーラップする部分の幅を適宜調節することにより、より高い精度のインピーダンス整合が可能となる。
【００３２】
図３（ｂ）は、接地層Ｌ３の変形例を示す断面図である。図３（ｂ）に示された構成は、図３（ａ）における第２の配線層Ｌ３２と第３の配線層Ｌ３６が入れ替わった構成である。開口部３２２は第１の誘電体層Ｌ２を形成する誘電体と同じ物質で満たされている。また、第３の配線層Ｌ３６のうちパッチ導体３６０以外の部分は、第２の誘電体層Ｌ３４を形成する誘電体と同じ物質で満たされている。
【００３３】
図３（ｃ）および図３（ｄ）は、半導体集積回路１００の積層の順番に関する変形例である。図３（ｃ）および図３（ｄ）では半導体基板Ｌ５側に第１の配線層Ｌ１を設けている。図３（ｃ）における接地層Ｌ３は、第３の配線層Ｌ３６のうちパッチ導体３６０以外の部分は満たされていないという点を除けば図３（ａ）における接地層Ｌ３と同じ構成である。図３（ｄ）における接地層Ｌ３は、開口部３２２が満たされていないという点を除けば図３（ｂ）における接地層Ｌ３と同じ構成である。
【００３４】
図３（ｂ）〜（ｄ）に係る変形例によると、上記第１の実施の形態における効果に加えて、接地導体３２０の平坦度をさらに向上させることができる。
【００３５】
（第２の実施の形態）
図４（ａ）および（ｂ）は、第２の実施の形態およびその変形例に係る半導体集積回路の接地層を上から見た平面図である。当該半導体集積回路は図１と同じ構成を持つ。
なお、図４（ａ）および（ｂ）中の符号の隣に付された括弧内には、部材が含まれる層が示される。
図４（ａ）は、第２の実施の形態に係る半導体集積回路の接地層を上から見た平面図である。第２の配線層Ｌ３２は複数の導体３２０ａ〜３２０ｃを含む。複数の導体３２０ａ〜３２０ｃの間にできる間隙３２４ａおよび３２４ｂは、第３の配線層Ｌ３６に含まれるパッチ導体３６０ａおよび３６０ｂによってそれぞれオーバーラップされる。そしてそのパッチ導体３６０ａおよび３６０ｂと複数の導体３２０ａ〜３２０ｃとは、第２の誘電体層Ｌ３４内に設けられたビア３４０を通して電気的に接続される。これにより複数の導体３２０ａ〜３２０ｃはひとつの接地導体を形成する。
【００３６】
第２の実施の形態に係る半導体集積回路の接地層によれば、複数の導体３２０ａ〜３２０ｃのような単純な形状の導体は容易に設計可能であるから、半導体集積回路の設計段階における作業工数が短縮されうる。また、複数の導体３２０ａ〜３２０ｃを規則正しく並べる配置を取ることで、やはりその設計が容易となり、半導体集積回路の設計段階における作業工数が短縮されうる。
【００３７】
また、第１の配線層Ｌ１中の信号電流によって複数の導体３２０ａ〜３２０ｃ内に誘起された電流が間隙３２４ａおよび３２４ｂに達したとき、それはビア３４０を介してそれぞれパッチ導体３６０ａおよび３６０ｂ中を流れる。これにより間隙３２４ａおよび３２４ｂによる損失を軽減させることができる。
【００３８】
さらに、間隙３２４ａおよび３２４ｂが接地電位を持つパッチ導体３６０ａおよび３６０ｂでそれぞれ覆われるので、第１の配線層Ｌ１から見た複数の導体３２０ａ〜３２０ｂの電気的不均一性も軽減される。
【００３９】
図４（ｂ）は、第２の実施の形態の変形例に係る半導体集積回路の接地層を上から見た平面図である。この変形例では、第２の配線層は複数の導体３２０ａ〜３２０ｄを含む。複数の導体３２０ａ〜３２０ｄの間にできる間隙３２４は、第３の配線層に含まれるパッチ導体３６０によってオーバーラップされる。そしてそのパッチ導体３６０と複数の導体３２０ａ〜３２０ｄとは、第２の誘電体層内に設けられたビア３４０を通して電気的に接続される。
【００４０】
この変形例によると、第２の実施の形態における効果と同様の効果を得ることができる。
【００４１】
（第３の実施の形態）
第１および第２の実施の形態では信号線路などの配線が含まれる回路について取り扱ったが、第３の実施の形態では、配線に加えて回路素子を組み込んだ実施例を示す。
図５は、第３の実施の形態に係る半導体集積回路の断面図である。接地導体３２０には開口部３２２の他に、回路素子１２０を露出させる開口１２６が設けられる。図５では開口１２６の半分が示されている。回路素子１２０としては例えば、半導体基板Ｌ５の表面の一部にイオンを注入することにより形成されたn型不純物層抵抗器であってもよい。しかしながら、回路素子１２０はその他の種類の回路素子であってもよく、例えばトランジスタ、キャパシタ等であってもよい。回路素子１２０は電極１２２、ビア１２４、コンタクト１２８およびビア１３０を通して信号線路１０と電気的に接続される。
【００４２】
このような第３の実施の形態に係る半導体集積回路の構成によると、信号線路１０のより近くに回路素子１２０を配置することができ、ノイズおよび損失を軽減することができる。また、回路素子１２０を接地導体３２０の中に設けることで、集積回路の小面積化にも寄与する。
【００４３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４４】
実施の形態で示されたビア３４０の配置および数は例示であり、その配置および数は半導体集積回路の用途やサイズ等により決められてもよい。特に高い電気伝導性を保つためにはプロセスルールが許容する限り多く設けることが望ましい。
【００４５】
実施の形態では接地層Ｌ３がひとつの場合について説明したが、本発明はストリップ線路などのように複数の接地層がある場合にも好適に用いることができる。特にストリップ線路では、信号線路を挟むふたつの接地層のうちの少なくとも一つを本発明に係る接地層で構成してもよい。
【００４６】
実施の形態では信号線路１０、誘電体層Ｌ２および接地層Ｌ３からなる構成が絶縁層Ｌ４の表面に形成されているが、これには限定されず、その構成は半導体集積回路の積層構造のどこに形成されてもよい。
【００４７】
実施の形態では第１の配線層Ｌ１に含まれる配線として信号線路１０を用いて説明したが、これには限定されず、オープンスタブ、ショートスタブやインダクタなどの接地層を必要とする配線を用いることができる。また、第１の配線層Ｌ１は回路素子を含んでもよい。
【図面の簡単な説明】
【００４８】
【図１】第１の実施の形態に係る半導体集積回路の構成を模式的に示した斜視図で    ある。
【図２】第１の実施の形態に係る半導体集積回路を上から見た平面図である。
【図３】図３（ａ）〜（ｄ）は、第１の実施の形態およびその変形例に係る半導体    集積回路の断面図である。
【図４】図４（ａ）および（ｂ）は、第２の実施の形態およびその変形例に係る半    導体集積回路の接地層を上から見た平面図である。
【図５】第３の実施の形態に係る半導体集積回路の断面図である。
【符号の説明】
【００４９】
１０  信号線路、  １００  半導体集積回路、  １２６  開口、  ３２０  接地導体、  ３２２  開口部、  ３２４  間隙、  ３４０  ビア、  ３６０  パッチ導体、  Ｌ１  第１の配線層、  Ｌ２  第１の誘電体層、  Ｌ３  接地層、  Ｌ３２  第２の配線層、  Ｌ３４  第２の誘電体層、  Ｌ３６  第３の配線層。  
【図１】
0005260083.tif 000002
【図２】
0005260083.tif 000003
【図３】
0005260083.tif 000004
【図４】
0005260083.tif 000005
【図５】
0005260083.tif 000006