(57)【特許請求の範囲】
【請求項１】
基板の非活性領域に形成されたトレンチと、
前記トレンチに形成された内壁酸化層と、
前記内壁酸化層上に形成されたライナーと、
前記ライナー上に形成され、かつ前記トレンチを充填するように構成された酸化層と、
前記トレンチの内壁と前記ライナー間に、前記トレンチの前記内壁に接するように形成された空隙であって、前記空隙は前記内壁酸化層を部分的に除去して形成される、トレンチと、
前記空隙を封止するように構成された緩衝層と、
を備える浅型トレンチ分離構造。
【請求項２】
前記空隙が、前記トレンチの一方の側面に沿って形成される、請求項１に記載の浅型トレンチ分離構造。
【請求項３】
前記空隙が、前記トレンチの２つの側面に沿って形成される、請求項１に記載の浅型トレンチ分離構造。
【請求項４】
前記空隙が、前記トレンチの一方の側面および底面に沿って形成される、請求項１に記載の浅型トレンチ分離構造。
【請求項５】
前記緩衝層が、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンのうちの１つを備える、請求項１に記載の浅型トレンチ分離構造。
【請求項６】
基板にトレンチを形成する工程と、
前記トレンチの表面上に内壁酸化層を形成する工程と、
前記内壁酸化層上にライナーを形成する工程と、
前記ライナー上に形成された酸化層で前記トレンチを充填する工程と、
前記トレンチの前記表面と前記ライナー間に、前記トレンチの前記表面に接するように空隙を形成する工程と、
前記空隙をカバーするための緩衝層を形成する工程と、
を備え、
空隙を形成する前記工程が、
前記内壁酸化層を選択的に露出するエッチングマスクを形成する工程と、
前記露出された内壁酸化層をエッチングすることによって、前記トレンチの前記表面から前記内壁酸化層の少なくとも一部を除去する工程と、
を備える方法。
【請求項７】
エッチングマスクを形成する前記工程が、前記トレンチの一方の側面に沿って前記内壁酸化層を露出させる工程を備える、請求項６に記載の方法。
【請求項８】
エッチングマスクを形成する前記工程が、前記トレンチの２つの側面に沿って前記内壁酸化層を露出させる工程を備える、請求項６に記載の方法。
【請求項９】
前記除去工程が、前記トレンチの一方の側面に沿って前記内壁酸化層の一部をエッチングして、前記トレンチの前記側面の少なくとも一部に沿って前記空隙を形成する工程を備える、請求項６に記載の方法。
【請求項１０】
前記除去工程が、前記トレンチの一方の側面に沿って前記内壁酸化層をエッチングして、前記トレンチの前記側面の表面全体に沿って前記空隙を形成する工程を備える、請求項６に記載の方法。
【請求項１１】
前記除去工程が、一方の側面に沿って前記内壁酸化層をエッチングして、前記トレンチの前記一方の側面および底面の少なくとも一部に沿って前記空隙を形成する工程を備える、請求項６に記載の方法。
【請求項１２】
前記除去工程が、前記内壁酸化層に対しては比較的高く、シリコンに対しては比較的低いエッチング速度を有するエッチャントを使用する工程を備える、請求項６に記載の方法。
【請求項１３】
ライナーを形成する前記工程が、前記エッチング工程が前記ライナーを除去するのを防止するのに十分な厚さで前記ライナーを形成する工程を備える、請求項６に記載の方法。
【請求項１４】
緩衝層を形成する前記工程が、サリサイドプロセスにおいて金属イオンの拡散を抑制することができる材料を前記緩衝層に使用する工程を備える、請求項６に記載の方法。
【請求項１５】
前記緩衝層が、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンのうちの１つを備える、請求項１４に記載の方法。
【請求項１６】
前記基板上にゲートパターンを形成する工程と、
前記基板に、フォトダイオード用のｎ型イオン注入領域を形成する工程と、
前記ゲートパターンの両側壁にスペーサを形成する工程と、
前記基板にフローティング拡散領域を形成する工程と、
前記基板に、前記フォトダイオード用のｐ型イオン注入領域を形成する工程と、
をさらに備える、請求項６に記載の方法。
【請求項１７】
基板に形成されたフォトダイオードと、
前記基板に形成されたフローティング拡散領域と、
前記フォトダイオードと前記フローティング拡散領域間で前記基板に形成されたゲート構造と、
前記基板に形成されたトレンチであって、前記トレンチが前記フォトダイオードと隣接フォトダイオード間に位置する空隙を含む、トレンチであって、前記トレンチが、前記トレンチの内面に形成された内壁酸化層と、前記内壁酸化層上に形成されたライナーと、前記ライナー上に形成され、かつ前記トレンチを充填するように構成された酸化層とを備え、前記空隙は前記トレンチの前記内面と前記ライナー間に、前記内面に接するように位置し、前記空隙は前記内壁酸化層を部分的に除去して形成される、トレンチと、
を備える画像センサ。
【請求項１８】
前記空隙が、前記トレンチの一方の側面に沿って位置する、請求項１７に記載の画像センサ。
【請求項１９】
前記空隙が、前記トレンチの２つの側面に沿って位置する、請求項１７に記載の画像センサ。
【請求項２０】
前記空隙が、前記トレンチの一方の側面および底面に沿って位置する、請求項１７に記載の画像センサ。
【請求項２１】
前記空隙が、前記トレンチの側面全体に沿って延びる、請求項１７に記載の画像センサ。
【請求項２２】
前記空隙が、前記トレンチの一方の側面の一部に沿って延びる、請求項１７に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳセンサなどの半導体デバイスに関する。より具体的には、本発明は、空隙を有する浅型トレンチ分離構造と、これを使用するＣＭＯＳ画像センサと、ＣＭＯＳセンサの製造方法とに関する。
【背景技術】
【０００２】
半導体製造技術の発達によって、半導体デバイスの適用分野が広がったため、半導体デバイスの集積度を増大させるための種々の研究および調査が広範囲にわたってなされてきた。半導体デバイスの集積度が増大するのに伴って、微細加工プロセスに基くミクロサイズの半導体デバイスを製造するための研究がますます盛んになってきている。半導体デバイスの微細加工技術において、デバイスを相互に分離してデバイスを集積するための分離層縮小技術が極めて重要である。
【０００３】
従来の分離技術として、ＬＯＣＯＳ（ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）技術は、半導体基板上に厚い酸化層を選択的に成長させることによって分離層を形成する。しかしながら、ＬＯＣＯＳ技術によると、酸化層は、側方拡散が必要ない領域に形成されるため、分離層の幅を縮小するには制限がある。
【０００４】
したがって、ＬＯＣＯＳ技術は、サブミクロン規模の半導体デバイスには適用不可能であるため、新たな分離技術が必要とされる。
【０００５】
この点について、浅型トレンチ分離技術が提案された。この浅型トレンチ分離技術によると、浅型トレンチがエッチングプロセスによって半導体デバイスに形成され、絶縁性材料がこの浅型トレンチに充填されることによって、ＬＯＣＯＳ技術よりも分離領域の幅を縮小することができる。
【０００６】
このような浅型トレンチ分離技術はＣＭＯＳ画像センサに適用される。このＣＭＯＳ画像センサは、光画像を電気信号に変換するための半導体デバイスである。光デバイスはかなり集積化されているため、ＣＭＯＳ画像センサで使用されているフォトダイオードのサイズもまた縮小される。この場合、隣接画素に注入される光子は、浅型トレンチ分離構造を通過しつつ、他の画素に電子および正孔を生成することができるため、光デバイスの特性が劣化することがある。つまり、暗電流およびクロストークがＣＭＯＳ画像センサに生じ得るため、この暗電流およびクロストークを解決することによって光デバイスの特性を改良する努力が存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、本発明は、従来技術で生じる上記問題を解決するためになされ、本発明の目的は、光デバイスの高集積化によってもたらされた光デバイスの特性の劣化を防止することができる浅型トレンチ分離構造を提供することである。
【０００８】
本発明のもう１つの目的は、このような浅型トレンチ分離構造を有するＣＭＯＳ画像センサと、この製造方法とを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様にしたがって、基板の非活性領域に形成されたトレンチと、該トレンチに形成された内壁酸化層と、該内壁酸化層に形成されたライナーと、該ライナーに形成された、該トレンチを充填するための酸化層と、該トレンチと該ライナー間に形成された空隙と、該空隙を封止するための緩衝層とを備える浅型トレンチ分離構造が提供される。
【００１０】
該空隙は、該トレンチの一方の側面に形成することができる。
【００１１】
該空隙は、該トレンチの両側面に形成することができる。
【００１２】
該空隙は、該トレンチの一方の側面および底面に形成することができる。
【００１３】
該空隙は、該内壁酸化層を選択的にエッチングすることによって形成することができる。
【００１４】
該ライナーは、該内壁酸化層が選択的にエッチングされる場合に該ライナーが除去されるのを防止するのに十分な厚さを有することができる。
【００１５】
該緩衝層は、ＣＶＤ  ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含むことができる。
【００１６】
本発明の別の態様にしたがって、ＣＭＯＳ画像センサの製造方法が提供され、該方法は、トレンチと、内壁酸化層と、ライナーと、酸化層とを含む浅型トレンチ分離構造を基板上に形成するステップと、該基板上にゲートパターンを形成するステップと、フォトダイオード用のｎ型イオン注入領域を該基板に形成するステップと、該ゲートパターンの両側壁にスペーサを形成するステップと、該基板上にフローティング拡散領域を形成するステップと、該トレンチと該ライナー間に空隙を形成するステップと、該空隙をカバーするための緩衝層を形成するステップと、該基板に該フォトダイオード用のｐ型イオン注入領域を形成するステップとを備える。
【００１７】
該空隙を形成する該ステップは、該トレンチと該ライナー間に形成された該内壁酸化層が選択的に露出されるようにエッチングマスクを形成するステップと、該露出された内壁酸化層をエッチングするステップとを含むことができる。
【００１８】
該エッチングマスクを形成する該ステップにおいて、該エッチングマスクは、該内壁酸化層が該トレンチの一方の側面で露出されるように形成することができる。
【００１９】
該エッチングマスクを形成する該ステップにおいて、該エッチングマスクは、該内壁酸化層が該トレンチの両側面で露出されるように形成することができる。
【００２０】
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層の一部は該トレンチの該側面でエッチングされて、該トレンチの該側面の一部に該空隙を形成することができる。
【００２１】
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層は該トレンチの該側面でエッチングされて、該トレンチの該側面の表面全体に該空隙を形成することができる。
【００２２】
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層は、該トレンチの一方の側面および底面でエッチングされて、該トレンチの該側面および該底面に該空隙を形成してもよい。
【００２３】
該内壁酸化層をエッチングする該ステップで使用されているエッチャントのエッチング速度は酸化層に対しては比較的高く、シリコンに対しては比較的低くすることができる。
【００２４】
該ライナーは、該内壁酸化層がエッチングされる場合に該ライナーが除去されるのを防止するのに十分な厚さを有することができる。
【００２５】
該緩衝層は、サリサイドプロセスにおいて金属イオンの拡散を抑制可能な材料を含むことができる。
【００２６】
該緩衝層は、ＣＶＤ  ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含むことができる。
【００２７】
本発明のさらに別の態様にしたがって、上記方法によって製造されたＣＭＯＳ画像センサが提供される。
【発明の効果】
【００２８】
本発明のＣＭＯＳ画像センサによると、該浅型トレンチ分離構造は、隣接画素から注入された光子を抑制し、かつ暗電流の発生を抑制するための該空隙を有しているため、高品質な画像が達成可能である。
【００２９】
加えて、該空隙を形成するために該内壁酸化層がエッチングされる場合には、フォトダイオード用のｐ型イオン注入領域から不純物が除去されるため、該ｐ型イオン注入領域は均一なドーピングプロファイルを有することができ、該表面への電子の拡散を抑制して、高品質な画像を達成することができる。
【００３０】
本発明の上記および他の目的、特徴および利点は、添付の図面と関連してなされる以下の説明からより明らかになる。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明の実施形態にしたがった浅型トレンチ分離構造を示す断面図である。
【図２】図２は、本発明の実施形態にしたがった浅型トレンチ分離構造を示す断面図である。
【図３】図３は、本発明の実施形態にしたがった浅型トレンチ分離構造を示す断面図である。
【図４】図４は、本発明の一実施形態にしたがったＣＭＯＳ画像センサを示す断面図である。
【図５】図５は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図６】図６は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図７】図７は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図８】図８は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図９】図９は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１０】図１０は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１１】図１１は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１２】図１２は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１３】図１３は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１４】図１４は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１５】図１５は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１６】図１６は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【図１７】図１７は、本発明の一実施形態にしたがったＣＭＯＳ画像センサの製造手順を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の例示的実施形態について、添付の図面を参照して詳細に説明する。既知の機能や構成に関する詳細な説明は、本発明の主題を不明確にしてしまう場合は省略する。一方、図面に示されている要素は、明確な説明のために簡略化または拡大可能である。加えて、特定の層や領域の位置は相対的な位置を表してもよく、第３の層がこれらの間に介在することもできる。
【００３３】
図１〜３は、本発明の一実施形態による浅型トレンチ分離構造を示す断面図である。
【００３４】
図１に示されているように、本発明の一実施形態による浅型トレンチ分離構造は、トレンチ２０５と、内壁酸化層２１１と、ライナー２１２と、酸化層２１３と、空隙２５３とを含む。
【００３５】
トレンチ２０５は、エッチングプロセスによって基板２０１の非活性領域に形成される。
【００３６】
内壁酸化層２１１は、ウェット熱酸化プロセスまたはドライ熱酸化プロセスによってトレンチ２０５に形成される。
【００３７】
ライナー２１２は、内壁酸化層２１１上に形成される。ライナー２１２は、化学気相成長（ＣＶＤ）プロセスによって堆積された窒化層を含むこともできる。
【００３８】
酸化層２１３は、内壁酸化層２１１上に形成されて、トレンチ２０５に充填される。
【００３９】
空隙２５３はトレンチ２０５とライナー２１２間に形成される。空隙２５３は、浅型トレンチ分離構造の誘電定数を増大させ、絶縁効果を向上させる。本発明の一実施形態によると、空隙２５３は、内壁酸化層２１１を選択的にエッチングすることによって形成することができる。空隙２５３の形成方法については以下詳細に説明する。
【００４０】
図１に示されているように、空隙２５３はトレンチ２０５の一方の側に形成される。図１において空隙２５３はトレンチ２０５の一方の側の表面全体に形成されているが、空隙２５３はトレンチ２０５の一方の側の一部にも形成することができる。空隙２５３のサイズは、内壁酸化層２１１のエッチング度合いにしたがって決定される。
【００４１】
図２に示されているように、空隙２５３はトレンチ２０５の両側面に形成することができる。図２において空隙２５３はトレンチ２０５の両側面の表面全体に形成されているが、空隙２５３は、内壁酸化層２１１のエッチング度合いを調整することによって、トレンチ２０５の両側面の一部にも形成可能である。
【００４２】
図３に示されているように、空隙２５３は、トレンチ２０５の一方の側面および底面に形成することができる。図３に示されている空隙２５３は、図１に示されている内壁酸化層２１１をさらにエッチングすることによって取得可能である。
【００４３】
緩衝層２５５が、空隙２５３を封止するために、空隙２５３上に形成される。浅型トレンチ分離構造が形成された後に次のプロセスが実行されると、緩衝層２５５は除去されてしまい、空隙２５３は露出してしまうかもしれない。したがって、緩衝層２５５は、空隙２５３を封止するのに十分な厚さを有する。本発明の実施形態によると、緩衝層２５５は、ＣＶＤ  ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンを堆積することによって形成することができる。
【００４４】
図４は、本発明の一実施形態によるＣＭＯＳ画像センサを示す断面図であり、フォトダイオードおよび変換トランジスタに焦点を当てている。図４に示されているように、本発明の一実施形態によるＣＭＯＳ画像センサは、空隙２５３を有する浅型トレンチ分離構造によって分離される。参照番号２２３は、絶縁層および導電層を含むゲートパターンを表しており、参照番号２３５は、ゲートパターン２２３の両側壁に形成されたスペーサを表しており、参照番号２３３は、フォトダイオードを形成するためにフォトダイオード領域に形成されたｎ型イオン注入領域を表しており、参照番号２６３は、フォトダイオードを形成するためにフォトダイオード領域に形成されたｐ型イオン注入領域を表しており、参照番号２４３はフローティング拡散領域を表している。
【００４５】
図４に示されているＣＭＯＳ画像センサは、空隙２５３を有する浅型トレンチ分離構造を用いているため、隣接画素から注入された光子は抑制可能であり、かつ暗電流の発生も抑制可能であるため、高品質な画像が達成可能である。
【００４６】
図５〜１７は、本発明の一実施形態によるＣＭＯＳ画像センサの製造手順を示す図である。図５〜１７は、ＣＭＯＳ画像センサの単位画素におけるフォトダイオードおよび変換トランジスタに焦点を当てて図示されている。４つのトランジスタが単位画素を構成可能であるが、変換トランジスタのみが示されており、残りの３つのトランジスタは図面では省略されている。
【００４７】
本発明のＣＭＯＳ画像センサ製造手順によると、図５に示されているように、熱酸化層が基板２０１上で成長して、基板２０１を保護しつつ、基板２０１のストレスを減衰させるパッド酸化層２０２を形成する。平坦化プロセスでマスクとして使用されるパッド窒化層２０３が、パッド酸化層２０２上に形成される。パッド窒化層２０３はＣＶＤプロセスによって形成可能である。次いで、光プロセスが実行されて、非活性領域を露出するフォトレジストパターン２０４をパッド窒化層２０３上に形成する。この後、パッド窒化層２０３およびパッド酸化層２０２は、フォトレジストパターン２０４をマスクとして使用してエッチングされることによって、基板２０１の非活性領域を露出することができる。
【００４８】
そして、図６に示されているように、フォトレジストパターン２０４は除去されて、トレンチ２０５が、パッド窒化層２０３およびパッド酸化層２０２をエッチングマスクとして使用して形成される。
【００４９】
この後、図７に示されているように、熱酸化プロセスが基板２０１に対して実行されることによって、トレンチ２０５の内壁に内壁酸化層２１１を形成することができる。次いで、ライナー２１２が、内壁酸化層２１１によって形成された構造の表面全体に窒化シリコン層を堆積することによって形成される。
【００５０】
次いで、図８に示されているように、酸化層２１３は、トレンチ２０５が酸化層２１３で充填可能になるように形成されて、平坦化プロセスが実行される。エッチバックプロセスまたは化学的機械的研磨プロセスが平坦化プロセスで実行することができ、あるいはエッチバックプロセスおよび化学的機械的研磨プロセスの両方が平坦化プロセスで実行することができる。
【００５１】
次に、図９に示されているように、フォトレジストパターン２２１は、ゲートパターン２２３が形成される前に形成され、イオン注入プロセスが、フォトレジストパターン２２１を使用してフォトダイオード領域に隣接する領域に対して実行されて、パンチスルー特性を向上させる。
【００５２】
次いで、図１０に示されているように、絶縁層および導電層からなる積層構造を有するゲートパターン２２３が形成される。
【００５３】
この後、図１１に示されているように、フォトダイオード用のｎ型イオン注入領域２３３が、イオン注入マスク２３１を使用して形成される。
【００５４】
次いで、図１２に示されているように、スペーサ２３５が、ゲートパターン２２３の両側面に形成される。
【００５５】
この後、図１３に示されているように、フローティング拡散領域２４３がイオン注入マスク２３１を使用して形成される。
【００５６】
次いで、図１４に示されているように、エッチングマスク２５１は、浅型トレンチ分離構造の内壁酸化層２１１がエッチングマスク２５１によって選択的に露出可能になるように形成されて、エッチングプロセスが実行される。エッチングプロセスが実行されると、内壁酸化層２１１が部分的に除去されて、空隙２５３が形成される。上記のように、空隙２５３は暗電流およびクロストークを抑制するため、光デバイスの特性が向上可能である。 
【００５７】
エッチングマスク２５１は、図１６に示されているように後続のプロセスで形成されるフォトダイオード用のｐ型イオン注入領域２６３が露出可能になるように形成される。
【００５８】
空隙を形成するためにエッチングプロセスが実行される場合に不純物がｐ型イオン注入領域２６３から除去されるため、ｐ型イオン注入領域２６３は均一なドーピングプロファイルを有することができ、表面への電子の拡散を抑制して、高品質な画像を達成することができる。
【００５９】
図１４を参照すると、本発明の一実施形態によると、エッチングマスク２５１が、内壁酸化層２１１がトレンチ２０５の一方の側で露出可能になるように形成される。しかしながら、本発明の別の実施形態によると、エッチングマスク２５１は、内壁酸化層２１１がトレンチ２０５の両側で露出可能になるように形成することもできる。空隙２５３は、エッチングプロセスによってトレンチ２０５の両側に形成されてもよい。
【００６０】
図１４を参照すると、本発明の一実施形態によると、空隙２５３は、トレンチ２０５の一方の側の表面全体に形成される。しかしながら、本発明の別の実施形態によると、空隙２５３は、トレンチ２０５の一方の側に形成された内壁酸化層２１１の一部をエッチングすることによって、トレンチ２０５の一方の側の一部にも形成することができる。加えて、空隙２５３は、トレンチ２０５の一方の側面および底面に形成された内壁酸化層２１１をエッチングすることによって、トレンチ２０５の一方の側面および底面に形成することができる。空隙２５３のサイズは、内壁酸化層２１１のエッチング度合いを調整することによって調節可能である。
【００６１】
エッチングプロセスで使用されるエッチャントは、液体、気体、または液体および気体の混合物を含むことができる。空隙２５３の形成を容易にするために、エッチャントのエッチング速度は酸化層に対しては比較的高く、シリコンに対しては比較的低い。加えて、ライナー２１２は、ライナー２１２がエッチングプロセスで除去されるのを防止するのに十分な厚さを有していなければならない。
【００６２】
次いで、図１５に示されているように、フォトレジストパターン２５１は除去され、緩衝層２５５は、空隙２５３をカバーするように形成される。緩衝層２５５は、空隙２５３が露出するのを防止するように、空隙２５３を封止する。好ましくは、緩衝層２５５は、後続のサリサイドプロセスにおける金属イオンの拡散を抑制可能な材料を含むことができる。例えば、緩衝層２５５は、ＣＶＤ  ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンを含むことができる。
【００６３】
この後、図１６に示されているように、フォトダイオード用のｐ型イオン注入領域２６３が、イオン注入マスク２６１を使用して形成される。上記のように、空隙２５３を形成するために内壁酸化層２１１がエッチングされる時に、不純物がフォトダイオード用のｐ型イオン注入領域２６３から除去されるため、ｐ型イオン注入領域２５３は均一なドーピングプロファイルを有することができる。
【００６４】
図１７は、イオン注入マスク２６１が除去された基板を示している。この後、サリサイドプロセスと、コントロールホールを形成するプロセスが実行される。これらのプロセスは当業界で一般的に知られているため、この詳細については省略する。
【００６５】
本発明の例示的実施形態は図示目的で説明されているが、当業者は、添付の請求項に開示されているような本発明の範囲および主旨から逸脱することなく種々の修正、追加および置換が可能であることを理解するであろう。
【産業上の利用可能性】
【００６６】
本発明による浅型トレンチ分離構造は、基板の非活性領域に形成されたトレンチと、トレンチ上に形成された内壁酸化層と、内壁酸化層上に形成されたライナーと、トレンチを充填するための、ライナー上に形成された酸化層と、トレンチとライナー間に形成された空隙と、空隙を封止するための緩衝層とを含み、隣接画素から注入された光子と、暗電流の発生とを抑制することによって高品質な画像を達成することができる。加えて、空隙を形成するために内壁酸化層がエッチングされる時に、不純物が、フォトダイオード用のｐ型イオン注入領域から除去されるため、ｐ型イオン注入領域は均一なドーピングプロファイルを有することができる。さらに、電子が表面に向かって拡散することが防止され、高品質な画像が取得可能である。従って、本発明による浅型トレンチ分離構造は、実際に販売および商業分野で利用可能である。
【図１】
0005318955.tif 000002
【図２】
0005318955.tif 000003
【図３】
0005318955.tif 000004
【図４】
0005318955.tif 000005
【図５】
0005318955.tif 000006
【図６】
0005318955.tif 000007
【図７】
0005318955.tif 000008
【図８】
0005318955.tif 000009
【図９】
0005318955.tif 000010
【図１０】
0005318955.tif 000011
【図１１】
0005318955.tif 000012
【図１２】
0005318955.tif 000013
【図１３】
0005318955.tif 000014
【図１４】
0005318955.tif 000015
【図１５】
0005318955.tif 000016
【図１６】
0005318955.tif 000017
【図１７】
0005318955.tif 000018