(57)【特許請求の範囲】
【請求項１】
バイアス入力端子を有する増幅回路と、
バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、
を有する信号処理回路を複数含む集積回路装置であって、
複数の前記信号処理回路は複数の群に分割されており、
前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、
前記増幅回路はゲート接地回路を有し、前記バイアス入力端子は前記ゲート接地回路を構成するトランジスタのゲートを含むことを特徴とする集積回路装置。
【請求項２】
バイアス入力端子を有する増幅回路と、
バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、
を有する信号処理回路を複数含む集積回路装置であって、
複数の前記信号処理回路は複数の群に分割されており、
前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、
前記増幅回路は、前記増幅回路の電流源であるトランジスタとゲート接地回路を構成するトランジスタと、を有し、前記バイアス回路は、前記増幅回路の電流源であるトランジスタのゲートと電気的に接続される出力端子を有する第１のバイアス回路と、前記ゲート接地回路を構成するトランジスタのゲートと電気的に接続される出力端子を有する第２のバイアス回路と、を含むことを特徴とする集積回路装置。
【請求項３】
バイアス入力端子を有する増幅回路と、
バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、
を有する信号処理回路を複数含む集積回路装置であって、
複数の前記信号処理回路は複数の群に分割されており、
前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、
ｎ個の前記信号処理回路を有して前記１つの群内にｘ個の前記信号処理回路を有する場合、前記複数の群の数ｎ／ｘは１０以上１３以下であり、ｘは２以上でｎより小さい自然数であり且つｎの約数であることを特徴とする集積回路装置。
【請求項４】
更に前記複数の群に対応して前記バイアス源を複数有し、複数の前記バイアス源のうち前記１つの群に対応する１つの前記バイアス源と前記１つの群の前記接続配線とが電気的に接続される請求項１から３のいずれか１項に記載の集積回路装置。
【請求項５】
前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記出力端子が電気的に共通に接続される請求項１から４のいずれか１項に記載の集積回路装置。
【請求項６】
前記増幅回路は前記増幅回路の電流源であるトランジスタを有し、前記バイアス入力端子は前記トランジスタのゲートを含む請求項１から５のいずれか１項に記載の集積回路装置。
【請求項７】
放射線又は光を電気信号に変換するための変換素子を含む画素を複数有し、前記画素から出力された電気信号を並列に伝送するための複数の信号線を有する検出器と、
バイアス入力端子を有し、並列に伝送された電気信号を入力し、前記入力された電気信号を増幅するための増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を含む信号処理回路を複数の前記信号線に対応して複数有し、複数の前記信号処理回路は複数の群に分割されている集積回路装置と、
を有する撮像装置であって、
前記集積回路装置は、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、
前記複数の信号線のうち所定の信号線に対応する信号処理回路と、前記所定の信号線とは物理的に隣接しない信号線に対応する信号処理回路とが、前記１つの群内に含まれており、前記複数の信号線のうち前記所定の信号線と物理的に隣接する信号線に対応する信号処理回路は、前記１つの群とは異なる群に含まれていることを特徴とする撮像装置。
【請求項８】
放射線又は光を電気信号に変換するための変換素子を含む画素を複数有し、前記画素から出力された電気信号を並列に伝送するための複数の信号線を有する検出器と、
バイアス入力端子を有し、並列に伝送された電気信号を入力し、前記入力された電気信号を増幅するための増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を含む信号処理回路を複数の前記信号線に対応して複数有し、複数の前記信号処理回路は複数の群に分割されている集積回路装置と、
を有する撮像装置であって、
前記集積回路装置は、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、
前記集積回路装置はｎ個の前記信号処理回路を有し、前記１つの群内にｘ個の前記信号処理回路を有する場合、前記複数の群の数ｎ／ｘは１０以上１３以下であり、ｘは２以上でｎより小さい自然数であり且つｎの約数であることを特徴とする撮像装置。
【請求項９】
前記検出器はＮ列の前記画素を含み、前記集積回路装置は前記Ｎ列の前記画素のうちの前記ｎ列の前記画素に対応して１つ設けられており、Ｎ／ｎ個の前記集積回路装置が設けられている請求項８に記載の撮像装置。
【請求項１０】
前記集積回路装置は更に前記複数の群に対応して前記バイアス源を複数有し、複数の前記バイアス源のうち前記１つの群に対応する１つの前記バイアス源と前記１つの群の前記接続配線とが電気的に接続される請求項７から９のいずれか１項に記載の撮像装置。
【請求項１１】
前記バイアス回路は、前記バイアス入力端子と電気的に接続される出力端子を有し、複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記出力端子が電気的に共通に接続される請求項７から１０のいずれか１項に記載の撮像装置。
【請求項１２】
請求項７から１１のいずれか１項に記載の撮像装置と、前記撮像装置からの信号を処理する信号処理手段とを含む撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置の信号処理を行うための信号処理回路を含む半導体集積回路装置、該半導体集積回路装置を含む撮像装置、それを用いた放射線撮像装置及び放射線撮像システムに関する。なお、本明細書では、放射線として、電磁波やＸ線、α線、β線、γ線なども含まれるものとする。
【背景技術】
【０００２】
行列状に複数の画素を含む検出器を有する撮像装置においては、検出器から出力される信号を列単位で処理する信号処理回路をアレイ状に複数配置した半導体集積回路装置を用いて、検出器からの画像信号を処理する。ここで、信号処理回路の代表的な例としては、画素からの信号を増幅する増幅回路が挙げられる。このような集積回路装置を、検出器とは別に複数の半導体基板に設けて検出器に実装された撮像装置及びそれを用いた放射線撮像装置が、特許文献１に開示されている。
【０００３】
このような撮像装置においては、装置全体の消費電力を抑えるために、低消費電流で動作する信号処理回路が求められている。また、撮像装置においては、装置全体のダイナミックレンジの増大が求められており、そのため低雑音の特性の信号処理回路が求められている。特に、医療用の放射線撮像装置に用いられる撮像装置においては、人体への放射線曝射量を少なくするために、非常に小さい信号を処理する必要があり、より低雑音の特性の信号処理回路が求められている。それに加えて、放射線撮像装置に用いられる撮像装置においては、普及のために低価格化が求められている。そのため、１つの半導体集積回路装置に集積する信号処理回路の数を増加させ、使用する半導体集積回路装置の個数を減らすことも求められている。加えて、半導体集積回路装置に集積する信号処理回路の数を増加させても、半導体集積回路装置を構成する半導体チップのチップ面積を著しく増加することを防ぐことも求められている。つまり、撮像装置に用いられる信号処理回路を含む半導体集積回路装置は、低雑音化、低消費電力化及び小面積化を好適に達成することが要求されている。
【０００４】
上述の要求を達成するためには、信号処理回路に含まれる増幅回路が増幅動作を行うための動作バイアスを増幅回路に対して供給するバイアス回路が重要な役割を果たす。特許文献２には、１つの集積回路装置内に直線状の列をなすように配置された増幅回路を駆動するためのバイアス電流を供給するバイアス回路が開示されている。特許文献２では、バイアス回路を構成するカレントミラー回路における入力側トランジスタが各増幅回路に分散して配置している。これにより、バイアス電流設定ライン、電源ライン、及び入力側トランジスタを含むバイアス回路が、全信号処理回路の増幅回路に対して共通に配置されている。
【特許文献１】特開２００３−５７３５０号公報
【特許文献２】特開２０００−３１０９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２では、１つの半導体集積回路装置内に設けられる信号処理回路の数が増加すると、バイアス電流設定ライン及び電源ラインの配線抵抗とそれらに流れる電流で発生する電位勾配が増大する。それにより、各信号処理回路の増幅回路に供給される動作バイアスに各信号処理回路間で勾配が生じ、各増幅回路の動作点に勾配が発生する。そのため、半導体集積回路内の各増幅回路の増幅特性に勾配が生じ、各増幅回路から出力される画像信号に行方向の出力勾配が生じる。この出力勾配は画像信号において目立つため、撮像装置から出力される画像信号の画像品質を著しく低下させてしまう。
【０００６】
本発明は、上記課題を解決し、低消費電力や低雑音特性、高集積化を考慮しつつ画像品質の低減を抑制する撮像装置用の半導体集積回路装置、及びそれを用いた撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の集積回路装置は、バイアス入力端子を有する増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を含む信号処理回路を複数有し、複数の前記信号処理回路は複数の群に分割されており、ここで、前記集積回路装置は、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、前記増幅回路はゲート接地回路を有し、前記バイアス入力端子は前記ゲート接地回路を構成するトランジスタのゲートを含む。また、本発明の集積回路装置は、バイアス入力端子を有する増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を有する信号処理回路を複数含む集積回路装置であって、複数の前記信号処理回路は複数の群に分割されており、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、前記増幅回路は、前記増幅回路の電流源であるトランジスタとゲート接地回路を構成するトランジスタと、を有し、前記バイアス回路は、前記増幅回路の電流源であるトランジスタのゲートと電気的に接続される出力端子を有する第１のバイアス回路と、前記ゲート接地回路を構成するトランジスタのゲートと電気的に接続される出力端子を有する第２のバイアス回路と、を含む。更に、本発明の集積回路装置は、バイアス入力端子を有する増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を有する信号処理回路を複数含む集積回路装置であって、複数の前記信号処理回路は複数の群に分割されており、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、ｎ個の前記信号処理回路を有して前記１つの群内にｘ個の前記信号処理回路を有する場合、前記複数の群の数ｎ／ｘは１０以上１３以下であり、ｘは２以上でｎより小さい自然数であり且つｎの約数である。
【０００８】
本発明の撮像装置は、放射線又は光を電気信号に変換するための変換素子を含む画素を複数有し、前記画素から出力された電気信号を並列に伝送するための複数の信号線を有する検出器と、並列に伝送された電気信号を入力する集積回路装置と、を含む撮像装置であって、前記集積回路装置は、バイアス入力端子を有し前記入力された電気信号を増幅するための増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を含む信号処理回路を複数の前記信号線に対応して複数有し、複数の前記信号処理回路は複数の群に分割されており、ここで、前記集積回路装置は、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、前記複数の信号線のうち所定の信号線に対応する信号処理回路と、前記所定の信号線とは物理的に隣接しない信号線に対応する信号処理回路とが、前記１つの群内に含まれており、前記複数の信号線のうち前記所定の信号線と物理的に隣接する信号線に対応する信号処理回路は、前記１つの群とは異なる群に含まれている。また、本発明の撮像装置は、放射線又は光を電気信号に変換するための変換素子を含む画素を複数有し、前記画素から出力された電気信号を並列に伝送するための複数の信号線を有する検出器と、バイアス入力端子を有し、並列に伝送された電気信号を入力し、前記入力された電気信号を増幅するための増幅回路と、バイアス源と電気的に接続される入力端子と前記バイアス入力端子と電気的に接続される出力端子とを有して前記増幅回路に動作バイアスを供給するバイアス回路と、を含む信号処理回路を複数の前記信号線に対応して複数有し、複数の前記信号処理回路は複数の群に分割されている集積回路装置と、を有する撮像装置であって、前記集積回路装置は、前記群毎に分割して設けられた接続配線を複数有し、前記複数の群のうちの１つの群内に含まれる複数の前記バイアス回路の前記入力端子が複数の前記接続配線のうちの１つにより共通に接続されており、前記集積回路装置はｎ個の前記信号処理回路を有し、前記１つの群内にｘ個の前記信号処理回路を有する場合、前記複数の群の数ｎ／ｘは１０以上１３以下であり、ｘは２以上でｎより小さい自然数であり且つｎの約数である。
【発明の効果】
【０００９】
本発明により、低消費電力や低雑音特性、高集積化を考慮しつつ画像品質の低減を抑制する撮像装置用の半導体集積回路装置、及びそれを用いた撮像装置を提供することが可能となった。
【発明を実施するための最良の形態】
【００１０】
次に、発明を実施するための形態について詳細に説明する。
【００１１】
（第１の実施形態）
まず、図２を用いて本発明の撮像装置の全体構成を説明する。図２は、本発明の第１の実施形態における撮像装置の概略等価回路図を示すものである。
【００１２】
検出器２０１と駆動回路２０３とは、ｍ本（ｍは正の整数）の駆動線Ｖｇ１〜Ｖｇｍを介して接続されている。また、検出器２０１と半導体集積回路装置２０４とは、ｎ本（ｍは正の整数）の信号線Ｓｉｇ１〜Ｓｉｇｎを介して接続されている。
【００１３】
検出器２０１は、ＰＩＮ型のフォトダイオード等の光電変換素子を含む変換素子Ｓ１１〜Ｓｍｎと、薄膜トランジスタ（ＴＦＴ）からなるスイッチ素子Ｔ１１〜Ｔｍｎを各１つずつ備えた画素２０２を２次元状に複数有している。即ち、検出器２０１には、ｍ×ｎ個の画素２０２が行列状に配列されている。この検出器２０１は、例えば、ガラス基板上に、アモルファスシリコンを主材料として構成されたフラットパネル型の検出器である。放射線撮像装置に用いる場合には、検出器２０１は更にその入射側に放射線を光電変換素子が感知可能な光に波長変換する蛍光体などの波長変換体（不図示）を有している。本実施形態では、波長変換体と光電変換素子により、放射線を電気信号に変換するための変換素子が構成されている。なお、光電変換素子は、光を電気信号に変換するものとして変換素子に含まれるものであり、光電変換素子のみでも変換素子を構成し得る。その場合には、変換素子は光を電気信号に変換するものである。つまり、本発明における変換素子は、放射線又は光を電気信号に変換するためのものであるといえる。
【００１４】
各画素２０２の変換素子における共通電極側（図２ではフォトダイオードのカソード側）には、電源１１１からバイアス線Ｖｓを介してセンサバイアス電圧が印加されている。また、検出器２０１の行方向に並んだ各画素２０２のスイッチ素子は、そのゲート電極（制御電極）が駆動線Ｖｇ１〜Ｖｇｍに例えば行単位で共通に電気的に接続されている。更に、検出器２０１の列方向に並んだ各画素２０２のスイッチ素子は、その主電極の一方の電極であるソース電極が信号線Ｓｉｇ１〜Ｓｉｇｎに例えば列単位で共通に電気的に接続されている。また、スイッチ素子は、その主電極の他方の電極であるドレイン電極が変換素子と画素毎に電気的に接続されている。信号線Ｓｉｇ１〜Ｓｉｇｎは複数の画素から出力された電気信号を並列に伝送し、並列に伝送された電気信号は半導体集積回路装置に並列に入力される。
【００１５】
半導体集積回路装置２０４は、信号線Ｓｉｇ１〜Ｓｉｇｎを介して各画素２０２から行毎に並列出力された電気信号を増幅し、直列変換して画像データ（デジタルデータ）として出力する。半導体集積回路装置２０４は、容量Ｃｆ１〜Ｃｆｎとスイッチが反転入力端子と出力端子との間に設けられた増幅回路Ａ１〜Ａｎと、スイッチと容量ＣＬ１〜ＣＬｎからなるサンプルホールド回路部と、を信号線Ｓｉｇ１〜Ｓｉｇｎ毎に有している。更に、アナログマルチプレクサ２０４ａと、バッファ増幅回路２０４ｂと、Ａ／Ｄコンバータ２０４ｄを有して構成されている。増幅回路Ａ１〜Ａｎは、その反転入力端子には信号線Ｓｉｇが電気的に接続されており、正転入力端子には、増幅動作の基準となる基準電圧を供給する基準電源が接続されている。
【００１６】
増幅回路Ａ１〜Ａｎ、アナログマルチプレクサ２０４ａ及びバッファ増幅回路２０４ｂでシリアル変換されたアナログ信号は、アナログデータ線２０４ｃを介してＡ／Ｄコンバータ２０４ｄに入力される。そして、Ａ／Ｄコンバータ２０４ｄでは、入力されたアナログ信号をデジタル信号に変換して、デジタル出力バス２０４ｅを介して画像データ（デジタルデータ）を出力する。
【００１７】
なお、図２においては、説明及び図面の簡略化のために、ひとつの半導体集積回路装置２０４とそれに対応する検出器２０１の領域を示したが、装置全体としては以下の図３に説明するような形態となっている。
【００１８】
図３は、図２に示した、本発明の第１の実施形態における撮像装置の概略的な構成を示す平面図である。検出器２０１はガラス基板等の絶縁性基板３０１に設けられている。半導体集積回路装置２０４は、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）３０２上に実装されており、ＴＣＰ３０２の一方の側は、信号線Ｓｉｇと半導体集積回路装置２０４とが電気的に接続されるように検出器２０１の周囲の領域に実装されている。また、ＴＣＰ３０２の他方の側は、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）３０３に実装されており、半導体集積回路装置２０４からの画像信号はＰＣＢ３０３を介して外部に出力される。図３に示すように、半導体集積回路装置２０４は、検出器２０１に対して複数設けられている。検出器２０１がＭ行Ｎ列の画素を含む場合、半導体集積回路装置２０４はｎ列分の画素に対応するものであり、装置全体としてＮ／ｎ個設けられている。
【００１９】
次に、図１を用いて本発明の撮像装置に用いられる半導体集積回路装置を説明する。図１は、本発明の第１の実施形態に係る撮像装置に用いられる半導体集積回路装置２０４の概略的な等価回路図である。なお、図１において、説明及び図面の簡略化のために、図２に示した容量Ｃｆ１〜Ｃｆｎとスイッチ、サンプルホールド回路部、アナログマルチプレクサ２０４ａ、バッファ増幅回路２０４ｂ、Ａ／Ｄコンバータ２０４ｄを省略している。
【００２０】
図１において、図２に示すように、半導体集積回路装置２０４は、増幅回路Ａ１〜Ａｎを信号線Ｓｉｇ１〜Ｓｉｇｎ毎に有している。また、増幅回路Ａ１〜Ａｎのそれぞれに対応して、増幅回路に増幅動作をさせるための動作バイアスを供給するための第１のバイアス回路Ｂ１〜Ｂｎが設けられている。つまり、集積回路装置２０４には、１列目の信号線Ｓｉｇ１に対応して増幅回路Ａ１と第１のバイアス回路Ｂ１を含む信号処理回路Ｅ１が、２列目の信号線Ｓｉｇ２に対応して増幅回路Ａ２と第１のバイアス回路Ｂ２を含む信号処理回路Ｅ２が、設けられている。そして、ｘ列目の信号線Ｓｉｇｘに対応して増幅回路Ａｘと第１のバイアス回路Ｂｘを含む信号処理回路Ｅｘが設けられている。つまり、半導体集積回路装置２０４は、検出器２０１の列毎の信号線Ｓｉｇ１〜Ｓｉｇｎに対応して、信号処理回路Ｅ１〜Ｅｎを有している。
【００２１】
本実施形態の増幅回路Ａは、増幅回路Ａの電流源であるＡＭＰ１と、入力差動対であるＡＭＰ２及びＡＭＰ３と、能動負荷であるＡＭＮ１及びＡＭＮ２と、ゲート接地回路を構成するＡＭＰ４及びＡＭＰ５を有している。電流源であるＡＭＰ１のゲートが、増幅回路Ａのバイアス入力端子となっている。増幅回路Ａのゲート接地回路は、増幅回路の増幅利得を大きくできるものである。ＡＭＰ４及びＡＭＰ５のゲートがゲート接地回路のバイアス入力端子となっている。本実施形態の増幅回路Ａは、２つの信号入力端子である正転入力端子及び反転入力端子と、信号出力端子ｏｕｔを有し、いわゆる差動増幅回路の構成となっている。ここで、ＡＭＰ１〜ＡＭＰ５はＰＭＯＳトランジスタであり、ＡＭＮ１〜ＡＭＮ２はＮＭＯＳトランジスタである。信号線Ｓｉｇは増幅回路Ａの反転入力端子ｉｎｎと電気的に接続されており、信号出力端子ｏｕｔにはサンプルホールド回路部が電気的に接続されている。また、増幅回路Ａの正転入力端子ｉｎｐは増幅回路の基準電位を供給する基準電源Ｖｒｅｆと電気的に接続される。なお、この基準電源Ｖｒｅｆは、増幅回路の正転入力端子ｉｎｐに増幅動作の基準となる基準信号としての基準電位を供給するものである。そのため、基準電位は増幅回路に増幅動作をさせるための動作バイアスとは異なり、増幅回路の信号入力端子に供給されるものである。
【００２２】
本実施形態の第１のバイアス回路Ｂは、カレントミラー回路を構成するＢＭＮ１及びＢＭＮ２と、第１のバイアス回路Ｂの出力用素子となるＢＭＰ１と、を有している。バイアス源である定電流源ｂｉａｓ１がバイアス（電流設定）ラインＢＬ１を介してバイアス回路の入力用素子であるＢＭＮ１のドレイン及びゲートに電気的に接続される。他方、接地電位などの定電位を与える定電位源Ｖｓｓが電源ラインＳＬ１を介してＢＭＮ１及びＢＭＮ２のソースに接続される。ＢＭＮ２のドレインがＢＭＰ１のドレイン及びゲートに接続され、ＢＭＰ１のゲートと増幅回路Ａの電流源ＡＭＰ１のゲートとが接続されてカレントミラー回路を構成している。本実施形態では、ＢＭＮ１のドレイン及びゲートや、ＢＭＮ１及びＢＭＮ２のソースが、第１のバイアス回路Ｂの外部入力端子であり、定電流源ｂｉａｓ１や定電位源Ｖｓｓ等のバイアス源と電気的に接続される。また、ＢＭＰ１のドレイン及びゲートが、増幅回路Ａのバイアス入力端子であるＡＭＰ１のゲートに対してバイアスを与えている。つまり、また、ＢＭＰ１のドレイン及びゲートはバイアス回路の出力端子であり、増幅回路Ａのバイアス入力端子と電気的に接続される。ここで、ＢＭＰ１はＰＭＯＳトランジスタであり、ＢＭＮ１〜ＢＭＮ２はＮＭＯＳトランジスタである。
【００２３】
また、本実施形態の信号処理回路Ｅは、増幅回路Ａのゲート接地回路のＡＭＰ４及びＡＭＰ５のゲートに対してゲートバイアスを与える第２のバイアス回路ｂを有している。この第２のバイアス回路ｂも、増幅回路に増幅動作をさせるための動作バイアスを供給するものである。信号処理回路Ｅ１には、増幅回路Ａ１のゲート接地回路に対応した第２のバイアス回路ｂ１が、信号処理回路Ｅ２には、増幅回路Ａ２のゲート接地回路に対応した第２のバイアス回路ｂ２が、それぞれ設けられている。そして、信号処理回路Ｅｘには、増幅回路Ａｘのゲート接地回路に対応した第２のバイアス回路ｂｘが設けられている。つまり、半導体集積回路装置２０４は、信号処理回路Ｅ１〜Ｅｎに対応して、第２のバイアス回路ｂ１〜ｂｎを有している。この第２のバイアス回路ｂは、入力用素子となるｂＭＰ３と、カレントミラー回路を構成するｂＭＮ１及びｂＭＮ２と、出力用素子となるｂＭＰ２と、電流源であるｂＭＰ１と、を有している。バイアス源である定電圧源ｂｉａｓ２がバイアスラインＢＬ２を介して第２のバイアス回路ｂの入力用素子であるｂＭＰ３のゲートに電気的に接続されている。他方、接地電位などの定電位を与える定電位源Ｖｓｓが電源ラインＳＬ２を介してｂＭＮ１及びｂＭＮ２のソースに接続されている。ｂＭＮ１のドレインがｂＭＰ２のドレイン及びゲートに接続され、ｂＭＰ２のゲートと増幅回路Ａのゲート接地回路のＡＭＰ４及びＡＭＰ５のゲートとが接続されている。本実施形態では、ｂＭＰ３のゲートや、ｂＭＮ１及びｂＭＮ２のソースが、定電圧源ｂｉａｓ２や定電位源Ｖｓｓ等のバイアス源と接続する外部入力端子となる。また、ｂＭＰ２のドレイン及びゲートが、増幅回路Ａのゲートバイアス入力端子であるＡＭＰ４及びＡＭＰ５のゲートに対してバイアスを与えており、第２のバイアス回路の出力端子となっている。ここで、ｂＭＰ１〜ｂＭＰ３はＰＭＯＳトランジスタであり、ｂＭＮ１〜ｂＭＮ２はＮＭＯＳトランジスタである。なお、定電圧源ｂｉａｓ２は、増幅回路Ａの正転入力端子ｉｎｐに基準電位を供給する基準電源Ｖｒｅｆと連動してｂＭＰ３にバイアスを与えるものである。
【００２４】
本実施形態において、半導体集積回路２０４の複数の信号処理回路Ｅ１〜Ｅｎが、複数の群に分割されている。本実施形態では、信号処理回路Ｅ１〜Ｅｎのうち、信号処理回路Ｅ１〜Ｅｘが１つの群である第１群（Ｇｒｏｕｐ１）に含まれている。そして、そのような群が複数設けられて、ひとつの半導体集積回路２０４に含まれている。ここでｘは２以上でｎより小さい自然数であり、且つｎの約数である。つまり、検出器２０１のｍ行ｎ列分の画素に対応したｎ個の信号処理回路Ｅを含む半導体集積回路装置２０４において、１つの群内にはｘ個の信号処理回路Ｅが設けられており、そのような群がｎ／ｘ個設けられている。そして、ひとつの群内において、各バイアス回路の外部入力端子が共通の接続配線により接続されている。本実施形態においては、各第１のバイアス回路ＢのＢＭＮ１のドレイン及びゲートが群内でバイアスラインＢＬ１により接続されており、各第１のバイアス回路ＢのＢＭＮ１及びＢＭＮ２のソースが群内で電源ラインＳＬ１により接続されている。また、各第２のバイアス回路ｂのｂＭＰ３のゲートが群内でバイアスラインＢＬ２により接続されており、各第２のバイアス回路ｂのｂＭＮ１及びｂＭＮ２のソースが群内で電源ラインＳＬ２により接続されている。
【００２５】
そして、各バイアス回路の外部入力端子を共通に接続する接続配線が、各群毎に分割されている。つまり、半導体集積回路装置の複数の信号処理回路は複数の群に分割されており、半導体集積回路装置は各群毎に分割して設けられた接続配線を複数有している。そして、１つの群内において各バイアス回路の外部入力端子が各群毎に分割して設けられた接続配線により共通に接続されている。本実施形態においては、第１のバイアス回路Ｂ１〜Ｂｎのうち、第１のバイアス回路Ｂ１〜Ｂｘが第１群（Ｇｒｏｕｐ１）に属する。そして第１のバイアス回路Ｂ１〜ＢｘのＢＭＮ１のドレイン及びゲートが、他の群である第２群（Ｇｒｏｕｐ２）のバイアスラインＢＬ１−２と分割されたバイアスラインＢＬ１−１によって接続されている。また、第１のバイアス回路Ｂ１〜ＢｘのＢＭＮ１及びＢＭＮ２のソースが、他の群である第２群（Ｇｒｏｕｐ２）の電源ラインＳＬ１−２と分割された電源ラインＳＬ１−１によって接続されている。また、本実施形態においては、第２のバイアス回路ｂ１〜ｂｎのうち、第２のバイアス回路ｂ１〜ｂｘが第１群（Ｇｒｏｕｐ１）に属する。そして第２のバイアス回路ｂ１〜ｂｘのｂＭＮ１及びｂＭＮ２のソースが、他の群である第２群（Ｇｒｏｕｐ２）のバイアスラインＢＬ２−２と分割されたバイアスラインＢＬ２−１によって接続されている。更に、第２のバイアス回路ｂ１〜ｂｘのｂＭＰ３のゲートが、他の群である第２群（Ｇｒｏｕｐ２）の電源ラインＳＬ２−２と分割された電源ラインＳＬ２−１によって接続されている。なお、１つの半導体集積回路装置２０４内で分割する群の数は、半導体集積回路装置２０４内の全信号処理回路の数ｎを、１つの群内における信号処理回路の数ｘで割ったｎ／ｘとなる。この群の数ｎ／ｘは１０以上であることが望ましい。これは、連続した画像信号の変動は、ランダムに発生するノイズ成分の１０分の１以下であることが望ましいことによるものである。これにより、バイアスライン及び電源ライン等の接続配線の配線抵抗とそれらに流れる電流で発生する電位勾配が分割され、それに伴う画像信号の行方向の出力勾配が分割される。それにより、画像信号の出力勾配が小さくなりまた行方向に分散化されるため、画像信号の画像品質の著しい低下を抑制できる。また、バイアス回路の外部入力端子をｘ個接続することにより、外部入力端子となるトランジスタのゲート幅を実効的にｘ倍することと等価となる。トランジスタのフリッカノイズはトランジスタのゲート幅とゲート長の積に反比例するので、バイアス回路に起因する信号処理回路のノイズは、共通に接続されていない形態に比べておよそ√ｘ分の１になる。
【００２６】
ここで、半導体集積回路装置２０４は、定電流源や定電圧源などのバイアス源を複数有し、複数に分割された信号処理回路の群に対応して、群毎にバイアス源を備えていることが好ましい。そして群毎のバイアス源がその群の接続配線にそれぞれ対応して接続されていることが好ましい。例えば、図９に示す本発明の他の形態である、半導体集積回路装置内の複数の信号処理回路の群に対して共通のバイアス源を有する形態の極端な例として、全ての信号処理回路に対して共通のバイアス源を有する形態を鑑みる。全信号処理装置に共通のバイアス源ｂｉａｓ１等と複数の接続配線ＢＬ等とを接続する連結配線ＬＬを有する。そして連結配線ＬＬ及び各接続配線を介して共通のバイアス源ｂｉａｓ１等から供給される動作バイアスに外部から電磁ノイズや制御回路からの共振ノイズ等が混入すると、半導体集積回路内の各増幅回路の増幅特性に変動が生じる。この変動は、撮像装置から行単位で出力される画像信号に、半導体集積回路単位でスジ状のノイズを発生させてしまう。スジ状のノイズは画像信号において目立つため、撮像装置から出力される画像信号の画像品質を著しく低下させてしまう。本実施形態においては、第１群（Ｇｒｏｕｐ１）に属する複数の信号処理回路Ｅ１〜Ｅｘに含まれる複数の第１のバイアス回路Ｂ１〜Ｂｘに対応してバイアス源である定電流源ｂｉａｓ１−１が備えられている。そして、定電流源ｂｉａｓ１−１はバイアスラインＢＬ１−１を介して共通に各第１のバイアス回路Ｂ１〜Ｂｘの入力用素子であるＢＭＮ１のドレイン及びゲートに電気的に接続されている。また、複数の第１のバイアス回路Ｂ１〜Ｂｘに対応して定電位源Ｖｓｓが備えられている。そして、定電位源Ｖｓｓは電源ラインＳＬ１−１を介して共通に各第１のバイアス回路Ｂ１〜ＢｘのＢＭＮ１及びＢＭＮ２のソースに電気的に接続されている。また、第１群（Ｇｒｏｕｐ１）に属する複数の信号処理回路Ｅ１〜Ｅｘに含まれる複数の第２のバイアス回路ｂ１〜ｂｘに対応してバイアス源である定電圧源ｂｉａｓ２−１が備えられている。定電圧源ｂｉａｓ２−１はバイアスラインＢＬ２−１を介して共通に各第２のバイアス回路ｂ１〜ｂｘの入力用素子であるｂＭＰ３のゲートに電気的に接続されている。更に、複数の第２のバイアス回路ｂ１〜ｂｘに対応して定電位源Ｖｓｓが備えられている。そして、定電位源Ｖｓｓは電源ラインＳＬ２−１を介して共通に各第２のバイアス回路ｂ１〜ｂｘのｂＭＮ１及びｂＭＮ２のソースに電気的に接続されている。このように、半導体集積回路装置２０４分割された群毎に各バイアス回路の外部入力端子に共通接続された接続配線に対応して接続されたバイアス源を複数有している。これにより、画像信号に発生し得るスジ状のノイズが行方向で分散され、スジ状のノイズを目立たなくすることが可能となり、画像信号の画像品質の著しい低下を抑制できる。
【００２７】
更に、本実施形態では、各群内において、各バイアス回路の出力端子を接続用配線によって共通に接続し、各増幅回路のバイアス入力端子に共通に接続されている。本実施形態においては、第１群（Ｇｒｏｕｐ１）に属する第１のバイアス回路Ｂ１〜ＢｘのＢＭＰ１のゲートが、他の群である第２群（Ｇｒｏｕｐ２）の接続用配線ＣＬ１−２と分割された接続用配線ＣＬ１−１によって共通に接続されている。そして、第１のバイアス回路Ｂ１〜ＢｘのＢＭＰ１のゲート及び接続用配線ＣＬ１−１が、対応する増幅回路Ａ１〜ＡｘのＡＭＰ１のゲートと共通に接続されている。また、本実施形態においては、第２のバイアス回路ｂ１〜ｂｎのうち、第１群に属する第２のバイアス回路ｂ１〜ｂｘのｂＭＰ２のドレイン及びゲートが、他の群である第２群の接続用配線ＣＬ２−２と分割された接続用配線ＣＬ２−１によって接続されている。そして、第２のバイアス回路ｂ１〜ｂｘのｂＭＰ２のドレイン、ゲート及び接続用配線ＣＬ２−１が、対応する増幅回路Ａ１〜Ａｘのゲート接地回路の入力端子であるＡＭＰ４及びＡＭＰ５のゲートと共通に接続されている。このように、バイアス回路の出力端子をｘ個接続することにより、出力端子となるトランジスタのゲート幅を実効的にｘ倍することと等価となる。トランジスタのフリッカノイズはトランジスタのゲート幅とゲート長の積に反比例するので、バイアス回路に起因する信号処理回路のノイズは、共通に接続されていない形態に比べておよそ√ｘ分の１になる。ここで、一群に含まれる信号処理回路の数ｘとノイズ出力との関係についてシミュレーションを行った。結果を図４に示す。図４のシミュレーションは、１つの半導体集積回路装置内に２６０個の信号処理回路が配置されている形態について行ったものである。図４において、一群に含まれる信号処理回路の数ｘを大きくすると、バイアス回路に起因するノイズの影響が改善されるため、信号処理回路のノイズ特性が低減される。そして、ｘを２０とした時に約９５％低減され、それ以上ｘを大きくしても信号処理回路のノイズ特性低減効果は飛躍的に向上しない。そのため、信号処理回路のノイズ特性低減効果についてはｘが２０以上であることが好ましく、それによりｎ／ｘは１３以下であることが望ましい。先に説明した電位勾配に対する効果と信号処理回路のノイズ特性低減効果とをあわせて鑑みると、１つの半導体集積回路装置内の群の数ｎ／ｘは１０以上１３以下であることが望ましい。なお、図１においては、消費電力を低減するために第１のバイアス回路Ｂの外部入力端子に入力する定電流を小さく設定し、ＢＭＰ１とＡＭＰ１のゲート幅の比（ミラー比Ｒ（Ｒは実数））を大きく設計することが有効である。図１を適用すると、実効的なミラー比を小さくでき、第１のバイアス回路５のＢＭＮ１、ＢＭＮ２、ＢＭＰ１で発生する雑音は増幅回路ＡにＲ／ｘ倍で伝搬され、信号処理回路の雑音特性が改善される。また、増幅回路Ａの消費電力、レイアウト面積は要求性能からほぼ決まってしまう。図１の第１のバイアス回路Ｂの消費電力及びレイアウト面積をできるだけ小さく設計することになると、結果的にＢＭＰ１とＡＭＰ１とのミラー比Ｒはある程度大きくなる。図１の第１のバイアス回路Ｂと増幅回路Ａの消費電力に差がある場合、つまりミラー比Ｒが大きくなる場合、本発明を適用することで実効的なミラー比を小さくでき、増幅回路の雑音特性が改善される。すなわち図１の増幅回路Ａの消費電力Ｗ１と第１のバイアス回路Ｂの消費電力Ｗ２は、Ｗ１＞Ｗ２の関係にある場合、本形態の効果が大きく得られ、雑音特性の改善される。
【００２８】
本実施形態において、群毎に各バイアス回路の外部入力端子が共通の接続配線により接続されていることにより、出力勾配に起因する画像品質の著しい低下を抑制できる。また、群毎に各バイアス回路の出力端子を共通に接続して各増幅回路のバイアス入力端子に共通に接続することにより、得られた画像信号の低雑音化が達成される。そして、バイアス回路を分散して配置することにより、低消費電力化及び小面積化を好適に達成するための設計の自由度があがり、要求される画像信号の特性に応じた好適な回路設計が容易に可能となる。これらにより、撮像装置に用いられる信号処理回路を含む半導体集積回路装置として要求される、低雑音化、低消費電力化及び小面積化を好適に達成することできる。
【００２９】
なお、本発明における信号処理回路は、本実施形態において説明した形態に限定されるものではなく、種々の形態を用いることができる。図５を用いて、他の信号処理回路の例を示す。なお、図５においては、説明及び図面の簡略化のために、ひとつの信号処理回路を用いて説明する。
【００３０】
図５（ａ）は、本発明に適用可能な信号処理回路の第１例の概略的な等価回路図である。第１例においては、信号処理回路Ｅ’の増幅回路Ａ’は、図１の増幅回路Ａのゲート接地回路を構成するＡＭＮ１及びＡＭＮ２が省略されている。また、それに併せて第２のバイアス回路ｂも省略されている。それ以外の構成は図１で説明したものと同様であり、説明を省略する。図５（ｂ）は、本発明に適用可能な信号処理回路の第２例の概略的な等価回路図である。第２例の第１のバイアス回路Ｂ’は、第１例の第１のバイアス回路ＢのＢＭＮ１とＢＭＮ２で構成しているカレントミラー回路に変えて、定電圧源ｂｉａｓ２がゲートに接続されたＢＭＮ１を用いて構成している。また、それに伴い第１例の定電流源ｂｉａｓ１に変えて定電圧源ｂｉａｓ２を用いている。信号処理回路Ｅ”において、それ以外の構成は第１例と同様の構成であり、説明を省略する。図５（ｃ）は、本発明に適用可能な信号処理回路の第３例の概略的な等価回路図である。第３例の第１のバイアス回路Ｂ”’は、第１例の第１のバイアス回路Ｂ’のＢＭＮ２及びＢＭＰ１を省略し、ＢＭＮ１のゲート及びドレインが出力端子とされている。また第３例の増幅回路Ａ”は、ＡＭＮ１を入力、ＡＭＮ２を負荷としたソースフォロワ回路である。このような構成は、入力信号を増幅利得がほぼ１で出力して後段に伝達する場合や、入力信号のレベルをシフトして出力して後段に伝達する場合に用いられる。信号処理回路Ｅ’”は、第１のバイアス回路Ｂ”’のＢＭＮ１と、ソースフォロワ回路の負荷ＡＭＮ１とでカレントミラー回路を構成する。ここで説明した他の信号処理回路は一例であり、種々の増幅回路、バイアス回路、第２のバイアス回路を適宜組み合わせることができる。なお、バイアス源としての定電流源及び定電圧源は、使用される信号処理回路の構成に応じて適宜選択される。
【００３１】
また、本実施形態では、検出器と半導体集積回路装置を別の基板に設けた撮像装置を用いて説明したが、本発明はそれに限定されるものではない。検出器と半導体集積回路装置とを同じ半導体基板に準備した撮像装置にも適用できる。半導体基板に準備された検出器の例として、図６にＣＭＯＳセンサ等の増幅型の画素を用いた検出器の概略的な等価回路図を示す。
【００３２】
図６において、ＰＤ１１〜ＰＤＮＮはフォトダイオード、ＭＮ１１〜ＭＮＮＮはソースフォロア、ＭＮ１ｂ〜ＭＮＮｂは電流源である。ソースフォロアＭＮ１１〜ＭＮＮＮは電流源ＭＮ１ｂ〜ＭＮＮｂと接続されてソースフォロワ回路を構成している。フォトダイオードＰＤ１１〜ＰＤＮＮの出力をソースフォロワ回路で増幅して出力する。ソースフォロワ回路の負荷である電流源ＭＮ１ｂ〜ＭＮＮｂのゲート端子と、バイアス回路であるＭＮ１ａ〜ＭＮＮａのゲート端子及びドレイン端子をそれぞれ接続し、カレントミラー回路を構成する。また、ソースフォロワ回路の出力は列毎に共通であり、スイッチＳ１１〜ＳＮＮによってフォトダイオードＰＤ１１〜ＮＮを選択する。ソースフォロワ回路の負荷を列毎に共通にすることで、配置数Ｎの増大に伴うレイアウト面積の増大を低減している。バイアス回路の出力端子ｂｓ２１〜ｂｓ２Ｎを２個ずつ接続すると、バイアス回路を構成するトランジスタのゲート幅が実効的に２倍となる。バイアス回路に起因するノイズは出力端子ｂｓ２１〜ｂｓ２Ｎを接続しない構成と比較して、およそ√２分の１になるためソースフォロワ回路出力のノイズが低減する。
【００３３】
（第２の実施形態）
図７を用いて、本実施形態における半導体集積回路装置を説明する。なお、第１の実施形態と同じ構成要素については同じ番号もしくは記号を付与し、説明は割愛する。図７は、本実施形態における半導体集積回路装置の概略的な等価回路図である。
【００３４】
本実施形態において、第１の実施形態と相違する点は、第１の群には奇数列の信号線Ｓｉｇ１〜Ｓｉｇ（２ｘ−１）に対応するｘ個の信号処理回路Ｅ１〜Ｅ（２ｘ−１）が含まれている。そして第２の群には偶数列の信号線Ｓｉｇ２〜Ｓｉｇ２ｘに対応するｘ個の信号処理回路Ｅ２〜Ｅ２ｘが含まれている。つまり、本実施形態においては、検出器が有する複数の信号線のうち所定の信号線に対応する信号処理回路と、所定の信号線とは物理的に隣接しない信号線に対応する信号処理回路とが、半導体集積回路装置のひとつの群内に含まれている。そして、第１の実施形態と同様に、半導体集積回路装置の複数の信号処理回路は複数の群に分割されており、半導体集積回路装置は各群毎に分割して設けられた接続配線を複数有している。そして、１つの群内において各バイアス回路の外部入力端子が各群毎に分割して設けられた接続配線により共通に接続されている。また、半導体集積回路がバイアス源を複数有し、複数に分割された信号処理回路の群に対応して群毎にバイアス源を有し、群毎のバイアス源がその群の接続配線にそれぞれ対応して接続されている。更に、半導体集積回路装置の１つの群内において、各バイアス回路の出力端子を接続配線によって共通に接続し、各増幅回路のバイアス入力端子に共通に接続されている。本実施形態では、第１の実施形態の効果に加えて、信号処理回路間の特性差が現れる空間的な周波数を大きくすることにより特性差を認識しにくし、画像信号の画像品質の著しい低下をより抑制できる効果がある。
【００３５】
なお、本実施形態において、奇数列、偶数列に対応する群を設けたが、本発明はそれに限定されるものではない。例えば２列おきや３列おきの信号線に対応する複数の信号処理回路で１つの群を構成してもよいし、２列連続し且つ２列おきの信号線に対応する複数の信号処理回路で１つの群を構成してもよい。
【００３６】
（第３の実施形態）
次に、本発明に係る撮像装置である放射線撮像装置を用いた放射線撮像システムについて図８を用いて説明する。
【００３７】
図８に示すように、放射線源となるＸ線発生装置６０５０で発生したＸ線６０６０は、患者或いは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して放射線撮像装置６０４０の蛍光体は発光し、その光を光電変換して電気的情報を得る。この情報は、デジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００３８】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールーム等の表示手段となるディスプレイ６０８１に表示又は光ディスク装置等の記録手段により光ディスク等の記録媒体に保存することができる。そのため、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【００３９】
本発明では、半導体集積回路装置の複数の信号処理回路は複数の群に分割されており、半導体集積回路装置は各群毎に分割して設けられた接続配線を複数有している。そして、１つの群内において各バイアス回路の外部入力端子が各群毎に分割して設けられた接続配線により共通に接続されている。そして、接続配線による接続は各群毎に分割されている。これにより、バイアス源と接続する接続配線の配線抵抗とそれらに流れる電流で発生する電位勾配が分割され、それに伴う画像信号の行方向の出力勾配が分割される。それにより、画像信号の出力勾配が小さくなりまた行方向に分散化されるため、画像信号の画像品質の著しい低下を抑制できる。
【００４０】
また本発明では、半導体集積回路がバイアス源を複数有し、複数に分割された信号処理回路の群に対応して群毎にバイアス源を有し、群毎のバイアス源がその群の接続配線にそれぞれ対応して接続されている。これにより、画像信号に発生し得るスジ状のノイズが行方向で分散され、スジ状のノイズを目立たなくすることが可能となり、画像信号の画像品質の著しい低下を抑制できる。
【００４１】
更に本発明では、半導体集積回路装置の１つの群内において、各バイアス回路の出力端子を接続配線によって電気的に共通に接続し、各増幅回路のバイアス入力端子に共通に接続されている。これによりバイアス回路に起因するノイズの影響が改善されるため、信号処理回路のノイズ特性が低減され、画像信号の画像品質がより良好となる。
【００４２】
そして本発明では、バイアス回路を分散して配置することにより、低消費電力化及び小面積化を好適に達成するための設計の自由度があがり、要求される画像信号の特性に応じた好適な回路設計が容易に可能となる。
【産業上の利用可能性】
【００４３】
本発明は、Ｘ線やγ線等の放射線を電気信号に変換して画像信号を出力する医療用の放射線撮像装置やデジタルカメラなどに使用される撮像装置に適用可能は半導体集積回路装置に適用される。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態に係る撮像装置に用いられる半導体集積回路装置の概略的な等価回路図である。
【図２】本発明の第１の実施形態における撮像装置の概略等価回路図である。
【図３】本発明の第１の実施形態における撮像装置の概略的な構成を示す平面図である。
【図４】信号処理回路の数ｘとノイズ出力との関係について行ったシミュレーション結果を示すグラフである。
【図５】本発明に適用可能な信号処理回路の１例を示す概略的な等価回路図である。
【図６】本発明の撮像装置に適用可能な他の検出器を示す概略的な等価回路図である。
【図７】本発明の第２の実施形態に係る半導体集積回路装置の概略的な等価回路図である。
【図８】本発明に係る撮像装置である放射線撮像装置を用いた放射線撮像システムを示す概略図である。
【図９】本発明の他の実施形態に係る撮像装置に用いられる半導体集積回路装置の概略的な等価回路図である。
【符号の説明】
【００４５】
２０１  検出器
２０２  画素
２０３  駆動回路
２０４  集積回路装置
Ｓ１１〜Ｓｍｎ  変換素子
Ｔ１１〜Ｔｍｎ  スイッチ素子
Ｖｇ１〜Ｖｇｍ  駆動線
Ｓｉｇ１〜Ｓｉｇｎ  信号線
Ｅ、Ｅ１〜Ｅｎ  信号処理回路
Ａ、Ａ１〜Ａｎ  増幅回路
Ｂ、Ｂ１〜Ｂｎ  第１のバイアス回路
ｂ、ｂ１〜ｂｎ  第２のバイアス回路
ｂｉａｓ１  定電流源
ｂｉａｓ２  定電圧源
Ｖｓｓ  定電位源
ＢＬ  バイアスライン
ＳＬ  電源ライン
ＣＬ  接続用配線
【図１】
0005300444.tif 000002
【図２】
0005300444.tif 000003
【図３】
0005300444.tif 000004
【図４】
0005300444.tif 000005
【図５】
0005300444.tif 000006
【図６】
0005300444.tif 000007
【図７】
0005300444.tif 000008
【図８】
0005300444.tif 000009
【図９】
0005300444.tif 000010