(57)【特許請求の範囲】
【請求項１】
ブレーキコイルの駆動回路であって、交流を直流に変換するコンバータと、このコンバータで変換された直流電源の終端に設けられたブレーキコイルと、制御盤内の制御部からのブレーキ制御信号を入力して前記ブレーキコイルに通電することでブレーキを解放するとともに、前記ブレーキ制御信号が無入力状態で前記ブレーキコイルを無通電とするブレーキ制御回路と、前記制御部からのブレーキライン信号を基に、前記直流電源の正極側のＯＮ／ＯＦＦを行う半導体スイッチを駆動する半導体スイッチ駆動回路と、前記半導体スイッチと前記ブレーキコイルとの間に設けられ前記制御部からの接点制御信号によりＯＮ／ＯＦＦする接点とを備え、
前記半導体スイッチ駆動回路は、前記半導体スイッチを駆動する波形整形回路と、この波形整形回路に信号を出力するパルストランスとで構成されており、前記パルストランスは前記ブレーキライン信号をパルス信号に変換するパルス生成回路からの信号で駆動されるとともに、前記波形整形回路は前記パルストランスからの出力信号を入力している期間は、前記出力信号を積分することで前記半導体スイッチをＯＮの状態とし、前記出力信号の入力停止の期間は前記半導体スイッチをＯＦＦ状態とし、
前記制御部からの信号を入力することによる、前記接点のＯＮ／ＯＦＦ及び前記半導体スイッチのＯＮ／ＯＦＦの制御タイミングがＯＮの場合、前記接点を先にＯＮした後前記半導体スイッチをＯＮするとともに、ＯＦＦの場合、前記半導体スイッチを先にＯＦＦした後前記接点をＯＦＦとすることを特徴とするブレーキコイルの駆動回路。
【請求項２】
前記半導体スイッチがＯＮするまでの遅れ時間及びＯＮ状態の保持する時間ならびにＯＦＦするまでの遅れ時間は、前記波形整形回路とパルストランスによるパルス充放電積分によって設定されていることを特徴とする請求項１に記載のブレーキコイルの駆動回路。
【請求項３】
前記半導体スイッチにＮチャネル半導体素子を用いたことを特徴とする請求項１または請求項２に記載のブレーキコイルの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電源を用いたブレーキコイルの駆動回路に関するもので、特にエレベータ用巻上機の電磁ブレーキコイルの駆動回路に係るものである。
【背景技術】
【０００２】
エレベータは、建物のデザイン性や省スペース化により、巻上機や制御盤を昇降路内に設置する機械室レス型が主流になっている。人や荷物を積載するカゴの空間を大きく確保するために、エレベータ制御盤は小型化、薄型化の要求が高まっている。制御盤の小形化、薄型化には、構成する回路の小型化、部品の小型化が必要不可欠となる。
このような要請に対して、エレベータのブレーキコイルの駆動に、交流商用電源をコンバータで変換した高電圧の直流電源を使用することで、エレベータの制御盤内の電源の小型化が検討されている。
【０００３】
また周知のように、エレベータはブレーキコイルが付勢されるとブレーキ機構が駆動され巻上機の拘束が解放される。ブレーキコイルを駆動する経路を遮断するために、ローサイドラインを遮断した場合には、ブレーキコイルに常時、高電圧が印加されている状態となり、ブレーキコイルに何らかの問題が発生した場合、例えば、絶縁低下などがあった場合に本来とは別の経路が形成され、ブレーキコイルが駆動され続けることにより巻上機の運転が継続されるため、別途回路を追加する必要があり、コスト高になるという問題がある。
従って、直流電源の高電圧になる正極側の経路、すなわち、ハイサイドラインの導通／遮断（ＯＮ／ＯＦＦ制御）を行っている。
【０００４】
上記のように、高電圧の直流電源を用いてブレーキコイルの制御する技術として、直流母線の電圧を２分割する平滑コンデンサ２Ａ、２Ｂを直列接続し、この平滑コンデンサ２Ａ、２Ｂのそれぞれの両端に第１、第２の電磁ブレーキのコイル付勢回路を設けて、ブレーキコイルを制御することが開示されている（例えば、特許文献１）。
【０００５】
また、大電流の直流電源によるブレーキコイルの駆動を行うとき、制御接点の長寿命化をはかるため、接点解離時の電流アークの方向を１回毎に変更して接点がストレスを受ける方向を平均化する技術が開示されている（例えば、特許文献２）。
【０００６】
【特許文献１】特開２００３−２９２２５７号公報
【特許文献２】特開２００２−０３７５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１に示された技術では、たとえ交流電源をコンバータで変換した直流電源の１／２の電圧であったとしても、ＯＮ／ＯＦＦの繰り返しにより、接点にアークや接点荒れ、接点のひっかかり、転移が発生する恐れがあり、長寿命の接点を確保するという点に関して問題がある。
また特許文献２に示された技術でも、同様に接点の寿命という点において問題がある。この発明は上記のような課題を解決するためになされたものであり、ハイサイドラインにおいて接点の確実なＯＮ／ＯＦＦを行うことが可能なブレーキの駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、ブレーキコイルの駆動回路であって、交流を直流に変換するコンバータと、コンバータで変換された直流電源の終端に設けられたブレーキコイルと、制御盤内の制御部からのブレーキ制御信号を入力して前記ブレーキコイルに通電することでブレーキを解放するとともに、前記ブレーキ制御信号が無入力状態で前記ブレーキコイルを無通電とするブレーキ制御回路と、前記制御部からのブレーキライン信号を基に、前記直流電源の正極側のＯＮ／ＯＦＦを行う半導体スイッチを駆動する半導体スイッチ駆動回路と、半導体スイッチとブレーキコイルとの間に設けられ制御部からの接点制御信号によりＯＮ／ＯＦＦする接点とを備え、
半導体スイッチ駆動回路は、半導体スイッチを駆動する波形整形回路と、この波形整形回路に信号を出力するパルストランスとで構成されており、パルストランスは前記ブレーキライン信号をパルス信号に変換するパルス生成回路からの信号で駆動されるとともに、波形整形回路は前記パルストランスからの出力信号を入力している期間は、前記出力信号を積分することで半導体スイッチをＯＮの状態とし、出力信号の入力停止の期間は半導体スイッチをＯＦＦ状態とし、
制御部からの信号を入力することによる、接点のＯＮ／ＯＦＦ及び半導体スイッチのＯＮ／ＯＦＦの制御タイミングがＯＮの場合、接点を先にＯＮした後前記半導体スイッチをＯＮするとともに、ＯＦＦの場合、半導体スイッチを先にＯＦＦした後接点をＯＦＦとするものである。
【発明の効果】
【０００９】
この発明に係るブレーキコイルの駆動回路は、上記のような構成を採用しているので、直流電源経路上の接点に電圧が印加された状態でのＯＮ／ＯＦＦ動作が無く、アークや接点荒れの発生が抑制され、接点の信頼性の向上や長寿命化がはかれるという効果がある。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
実施の形態１を図に基づいて説明する。
図１は、例えばエレベータに用いられているブレーキコイルの駆動回路１００を示すブロック図である。
図１において、ブレーキコイルの駆動回路１００は、電源１から供給される交流商用電源を直流に変換するコンバータ２と、前記コンバータ２からの直流電源の終端部分に設けられたブレーキコイル１２に電流を流し駆動することによって解放されるブレーキ１６と、ブレーキコイル１２からの還流を防ぐダイオード１１（Ｄ３）と、ブレーキコイル１６への電流供給の経路を遮断する接点２１と、制御盤内の制御部２２が出力するブレーキ制御信号をブレーキ制御回路１４に絶縁して送る絶縁手段１７と、ブレーキコイル１２からの還流電流をハイサイドライン（直流電源の正極側）に返す還流ダイオード１５（Ｄ４）と、ブレーキコイル１２に適切な電流を流すような制御を行うブレーキ制御回路１４と、ハイサイドラインのＯＮ／ＯＦＦを行うＮチャネルの半導体スイッチ３（ＦＥＴ１）と、前記半導体スイッチ３（ＦＥＴ１）のゲート、ソース間に存在する入力容量１３（Ｃｉ）と、前記半導体スイッチ３（ＦＥＴ１）を駆動する半導体スイッチ駆動回路３０とで構成されている。なお、前記半導体スイッチ駆動回路３０は、ハイサイドラインのＯＮ／ＯＦＦを指示する制御盤内の制御部２２に設けられブレーキライン信号をパルス信号に変換するパルス生成回路１０からのパルス信号を絶縁し電送するパルストランス９と、前記パルストランス９の２次側からパルス信号を受け取り前記半導体スイッチ３（ＦＥＴ１）を駆動する波形整形回路１８とより成る。
【００１１】
次に、ブレーキ１６を解放させる動作の説明を行う。ここで、半導体スイッチ３（ＦＥＴ１）と接点２１は、ＯＮ状態とする。
電源１から供給される交流商用電源は、コンバータ２によって、高電圧の直流電源に変換される。この直流電源は、Ｎチャネルの半導体スイッチ３（ＦＥＴ１）、ダイオード１１（Ｄ３）、接点２１を通って、ブレーキコイル１２に接続されている。ブレーキコイル１２のもう一端は、接点２１を通って、ブレーキ制御回路１４に接続されている。
入力されるブレーキ制御信号は、制御盤内の制御部２２の出力する制御信号であるため、絶縁してブレーキ制御回路１４へ送る必要があり、そのために絶縁手段１７が接続されている。
ブレーキ制御回路１４のＤ点はブレーキ制御回路１４内部に実装されている半導体素子１４ａのドレイン端子が接続されている。
ブレーキ制御回路１４にブレーキ制御信号が絶縁手段１７を経て入力されると、Ｄ点に接続されている上記の半導体素子１４ａが、ブレーキ制御信号に従いチョッピング動作を行う。
このブレーキ制御回路１４内部の半導体素子１４ａがＯＮすると、Ｄ点がＧＮＤに接続されるので、ブレーキコイル１２に電流が流れて、ブレーキコイル１２が駆動されることにより、ブレーキ１６が解放される。ブレーキコイル１２を駆動し続けるのに必要な電流は、コンバータ２で変換された直流電源から供給され、ブレーキ制御回路１４の中にある半導体素子１４ａが、制御部２２の出力するブレーキ制御信号による指示を受け、チョッピング動作を行いブレーキコイル１２に適切な電流を流すように制御している。
ブレーキコイル１２を駆動すると、図示省略した巻上機を拘束しているブレーキ１６が解放され、巻上機が動作できる状態になり、エレベータのカゴの昇降が可能になる。
なお、ブレーキ制御信号が入力されない場合、ブレーキ制御回路１４の内部の半導体素子１４ａは、チョッピング動作を行わない。つまり、ブレーキコイル１２は駆動されず、ブレーキ１６が解放されないことになる。
【００１２】
次に、ハイサイドラインに接続された半導体スイッチ３（ＦＥＴ１）の動作を説明する。
まず、ハイサイドラインを導通（ＯＮ）させる場合を説明する。
半導体スイッチ３（ＦＥＴ１）は、高電圧のハイサイドラインの導通または遮断を目的としたＯＮ／ＯＦＦ制御を行うものである。
ブレーキライン信号やパルス信号生成回路１０は、エレベータ制御盤の制御部２２の制御信号であるため、半導体スイッチ３（ＦＥＴ１）や波形整形回路１８へパルス信号を送るためには、絶縁する必要がある。
また、パルストランス９を用いて２次側へパルス信号を電送するので、２次側への信号の伝送と電力供給を兼ねることが可能になり、２次側に絶縁電源を設ける必要はなくなる。
なお、説明では、パルストランス９の巻線比を１：１とする。パルス生成回路１０の内部での電源電圧をＶＣＣとする。従って、２次側には、ＶＣＣに相当する電圧のパルス信号が伝送される。
エレベータ制御盤の出力するブレーキライン信号が入力されると、パルス生成回路１０がパルス信号を生成し、出力を開始する。このパルス信号は、パルストランス９の１次側に入力され、磁気結合により、二次側に誘起され、２次側にも同様のパルス信号が現れる。
当然のことであるが、パルストランス９の巻線比を変更すると、１次側と２次側のパルス信号の電圧比を変更することも可能である。
【００１３】
図２は、波形整形回路１８の１実施例を示した図である。
波形整形回路１８は、トランジスタ６（ＴＲ１）のベースに接続するダイオード５（Ｄ２）と、パルストランス９の２次側から半導体スイッチ３（ＦＥＴ１）のゲートに接続するダイオード４（Ｄ１）と、Ｂ点とＣ点の電位差を一定に保つトランジスタ６（ＴＲ１）と、トランジスタ６（ＴＲ１）のベースに接続される抵抗器７（Ｒ１）と、トランジスタ６（ＴＲ１）のベースに接続されるコンデンサ８（Ｃ１）とで構成されている。
２次側に達したパルス信号は、波形整形回路１８のＡ点へ入力される。
【００１４】
以後、パルス信号がＨＩＧＨの区間をＨ区間、パルス信号がＬＯＷの区間をＬ区間とする。
パルス信号がＨの区間を説明する。
Ｈ区間の間にＡ点に流入する電流は、パルス信号の電圧ＶＣＣに対して、パルストランス９のインダクタンスにより制限される傾きを持つことになる。
ダイオード４（Ｄ１）を通って、半導体スイッチ３（ＦＥＴ１）のゲートＣ点に達したパルス信号は、ゲートの入力容量１３（Ｃｉ）を充電し始める。
それと、同時に、ダイオード５（Ｄ２）を通って、トランジスタ６（ＴＲ１）のベース、コンデンサ８（Ｃ１）、抵抗器７（Ｒ１）が接続されているＢ点を充電し始める。ここで、コンデンサ８（Ｃ１）は、半導体スイッチ３の入力容量１３（Ｃｉ）より大きいことが条件となる（Ｃ１＞＞Ｃｉ）。
【００１５】
Ｃ点とＢ点では、Ｃ点に接続されたゲート端子の入力容量１３（Ｃｉ）より、Ｂ点に接続されたコンデンサ８（Ｃ１）の方の容量が大きく、かつ、抵抗器７により若干放電されているので、Ｂ点よりＣ点の電位の方が先に上昇しようとする。
しかしながら、トランジスタ６（ＴＲ１）のベースがＢ点、エミッタがＣ点に接続されているので、Ｂ点の電位がＣ点の電位に比べて、トランジスタ６（ＴＲ１）のＶＢＥに相当する電位差分、低くなると、トランジスタ６（ＴＲ１）がＯＮすることになる。
トランジスタ６（ＴＲ１）がＯＮすると、Ｃ点の電位は、Ｂ点の電位より、ＶＢＥ相当分以上、上昇することができなくなる。
従って、Ｃ点の電位は、Ｂ点の電位に比べて、トランジスタ６（ＴＲ１）のＶＢＥ相当分の電位差を保ったままＢ点に追従して上昇することになる。
【００１６】
Ｈ区間の間は、電圧ＶＣＣに対してパルストランス９のインダクタンスにより制限される充電電流が流れる。これに対して、抵抗器７による放電電流は僅かであるため、充電の割合が多くなり、結果的にＢ点、Ｃ点ともに充電される。
【００１７】
パルス信号がＬの区間を説明する。
Ａ点からのパルス信号の供給がないので、Ｂ点は、コンデンサ８（Ｃ１）に充電された電荷を抵抗器７（Ｒ１）を通じて放電する。Ｃ点には、Ｂ点のように、入力容量１３（Ｃｉ）に充電された電荷が放電される経路がない。
しかしながら、Ｂ点の電位が放電していき、Ｃ点に比べて、トランジスタ６（ＴＲ１）のＶＢＥに相当する電位差が発生すると、トランジスタ６（ＴＲ１）がＯＮすることにより、Ｃ点の電位は、トランジスタ６（ＴＲ１）経由で放電されるので、Ｂ点に引きずられるように降下していく。
ここで抵抗器７（Ｒ１）とコンデンサ８（Ｃ１）で決まる放電する際の時定数を、パルス信号が１回のＬ区間で、Ｂ点の電荷を僅かに放電するような定数に設定する。
つまり、Ｃ点の電位は、トランジスタ６（ＴＲ１）のＶＢＥの電位差を保って、Ｂ点の電位の動きに追従して、上昇または降下することになる。
【００１８】
何回かのパルス信号のＨ／Ｌ区間が入力されると、Ｈ区間の充電とＬ区間の放電を繰り返しＢ点の電位上昇に伴い、次第に、Ｃ点の電位が上昇していき、半導体スイッチ３（ＦＥＴ１）のゲート動作電圧Ｖｔｈを超えると、半導体スイッチ３（ＦＥＴ１）がＯＮして、ハイサイドラインを導通させる。
Ａ点に流入する充電電流の傾きを決定するパルストランス９のインダクタンスと、Ｂ点の電位の放電を決める波形整形回路１８を設定することで、入力容量１３（Ｃｉ）に無関係に、Ｃ点の電位がゲート動作電圧Ｖｔｈに達するまでの必要なパルス信号Ｈ区間の数、つまり、パルス信号の入力開始から、半導体スイッチ３（ＦＥＴ１）がＯＮするまでの時間（ＯＮの遅れ時間）を設定することが可能になる。
【００１９】
次に、ハイサイドラインをＯＦＦする場合を説明する。
ブレーキライン信号の入力が停止されると、パルス生成回路１０は、パルス信号を停止する。パルス信号が入力停止になると、パルストランス９の２次側にあるＡ点へのパルス信号の供給も無くなるので、Ｂ点の電位が抵抗器７（Ｒ１）とコンデンサ８（Ｃ１）により決まる時定数に合わせて降下し、Ｃ点との間にトランジスタ６（ＴＲ１）のＶＢＥの電位差分が発生すると、トランジスタ６（ＴＲ１）がＯＮして、ＶＢＥの電位差分を保ったままＢ点の電位にあわせて、Ｃ点の電位が降下していく。
Ｃ点の電位が降下すると、Ｃ点に接続された半導体スイッチ３（ＦＥＴ１）の入力容量１３（Ｃｉ）に蓄積された電荷が抜けて、ゲートに印加された駆動電圧が降下することになり、ゲート駆動電圧Ｖｔｈを下回った時点で、半導体スイッチ３（ＦＥＴ１）がＯＦＦする。半導体スイッチ３（ＦＥＴ１）がＯＦＦすると、ハイサイドラインは遮断される。
この時の、パルス信号の入力が停止してから、半導体スイッチ３（ＦＥＴ１）がＯＦＦするまでの遅れ時間（ＯＦＦの遅れ時間）は、コンデンサ８（Ｃ１）と抵抗器７（Ｒ１）による時定数によって決定され、半導体スイッチ３（ＦＥＴ１）の入力容量１３（Ｃｉ）には依存しない。
【００２０】
このように、パルス信号を入力開始から半導体スイッチ３（ＦＥＴ１）をＯＮさせる場合の遅れ時間、パルス信号を入力停止から、半導体スイッチ３（ＦＥＴ１）をＯＦＦさせる場合の遅れ時間ともに、入力容量１３（Ｃｉ）とは無関係に設定できる。
このような、パルス信号のＨ区間は放電より充電が上回るために結果的に充電となり、Ｌ区間では徐々に放電することを、パルス充放電積分と呼ぶことにする。図２に示した波形整形回路１８の構成は、１実施例であり、同様の効果を奏する他の回路構成でも構わない。
【００２１】
図３に沿って、半導体スイッチ３（ＦＥＴ１）がＯＮする場合の詳細な動きを説明する。図３は、パルス信号の入力開始した時のＢ点及びＣ点の電位の推移、半導体スイッチ３（ＦＥＴ１）の動作をグラフ化したものである。
時間ｔ１〜ｔ２
パルス信号のＨ区間が入力され、図２に示すダイオード５（Ｄ２）を通って、Ｂ点、つまりトランジスタ６（ＴＲ１）のベースに接続されたコンデンサ８（Ｃ１）を充電する。同様に、ダイオード４（Ｄ１）を通って、Ｃ点、つまり半導体スイッチ３（ＦＥＴ１）のゲートの入力容量１３（Ｃｉ）を充電する。
このとき、Ａ点から見ると、Ｂ点、Ｃ点ともに、それぞれダイオードで接続されている。Ｂ点、Ｃ点の電位の変化を説明する。
【００２２】
Ｃ点に接続された入力容量１３（Ｃｉ）の方が、Ｂ点に接続されたコンデンサ８（Ｃ１）に比べて容量が小さいため、Ｂ点よりもＣ点の方が、電位が上昇し易い。Ｃ点の時刻ｔ１の瞬間の電位は、急激に立ち上がる（ＶＢＥの分だけ立ち上がると、トランジスタ６（ＴＲ１）がＯＮするため、後は傾き３となる）。
Ｂ点の電位は、コンデンサ８（Ｃ１）の電荷を放電するための抵抗器７（Ｒ１）が接続されているが、充電が放電を上回るので、上昇していく（傾き１）。
Ｂ点とＣ点はそれぞれトランジスタ６（ＴＲ１）のベースとエミッタに接続されており、Ｃ点の電位が急激に上昇しようとしても、Ｂ点とＣ点の電位差がトランジスタ６（ＴＲ１）のＶＢＥに達すると、トランジスタ６（ＴＲ１）がＯＮすることにより放電されるため、Ｃ点の電位はＢ点の電位＋トランジスタ６（ＴＲ１）のＶＢＥ電位分の電位までしか上昇できない。
結果的にＣ点の電位は、Ｂ点の電位よりトランジスタ６（ＴＲ１）のＶＢＥの電位差分だけ高い電位に制限されながら、上昇することになる（傾き３）。
従って、傾き１と傾き３は同じになる。
傾き１＝傾き３＝Ｂ点の充電される傾き。
このＢ点の充電される傾きは、電圧ＶＣＣに対してパルストランス９のインダクタンスによる制限で決まる充電電流の傾きから、抵抗器７が放電する放電電流の傾きを差し引いて、コンデンサ８を充電する傾きとなる。
パルス信号がＨ区間では、抵抗器７（Ｒ１）によって制限される放電電流に対して、Ａ点から供給する充電電流の方が圧倒的に多いので、結果として充電される。
【００２３】
時間ｔ２〜ｔ３
パルス信号がＬ区間となるため、Ａ点からＢ点およびＣ点へ充電電流は流れない。Ｂ点の電位は、抵抗器７（Ｒ１）とコンデンサ８（Ｃ１）による時定数で決まる傾きで放電される（傾き２）。
Ｃ点の電位は、Ｂ点の電位が傾き２で徐々に降下するので、Ｂ点とＣ点の間にトランジスタ６（ＴＲ１）のＶＢＥ分の電位差が発生するとトランジスタ６（ＴＲ１）がＯＮして、Ｂ点の電位＋ＶＢＥの電位で降下していく（傾き４）。
従って、傾き２と傾き４は同じになる。
傾き２＝傾き４＝時定数＝τ＝抵抗器７（Ｒ１）×コンデンサ８（Ｃ１）  
ここで、時定数は、パルス信号のＬ区間の幅（時間）に対し、十分に大きくなるように設定する。また、コンデンサ８（Ｃ１）は、入力容量１３（Ｃｉ）に対して、十分に大きいものを選定する。
Ｃ１＞＞Ｃｉ
パルス信号の１回分のＬ区間でＢ点の電位が、ほとんど降下しないような設定を行う。
【００２４】
時間ｔ３〜ｔ４
パルス信号がＨ区間となるため、Ａ点から、Ｂ点及びＣ点に再び充電が再開される。ここでも、Ｂ点の電位が傾き１で上昇するため、Ｃ点の電位はＢ点の電位よりトランジスタ６（ＴＲ１）のＶＢＥ分だけ高い電位差を保ったまま、Ｂ点の傾き１と同じ傾きを持つ傾き３で上昇する。
Ｃ点の電位が、半導体スイッチ３（ＦＥＴ１）のゲート駆動電圧Ｖｔｈを超えると、半導体スイッチ３（ＦＥＴ１）がＯＮする。パルス信号の入力が開始されてから、半導体スイッチ３（ＦＥＴ１）がＯＮするまでの時間を、ＯＮの遅れ時間とする。
図３では、２回目のＨ区間で、半導体スイッチ３（ＦＥＴ１）がＯＮするゲート駆動電圧Ｖｔｈに達しているが、傾きの設定により、ＯＮするまでのパルス信号のＨ区間の数は任意に設定できる。
【００２５】
時間ｔ４〜ｔ５
パルス信号がＬ区間となるため、Ｂ点及びＣ点の電位は降下する。ここでも、Ｂ点の電位が傾き２で放電していくため、Ｃ点の電位はＢ点の電位よりトランジスタ６（ＴＲ１）のＶＢＥの電位差分高い電位を保ったまま、Ｂ点の傾き２と同じ傾きを持つ傾き４で降下していくことになる。
この時、傾き２（＝傾き４）は、傾き１（＝傾き３）に対して、緩やかになるように設定するので、先程の時間ｔ３〜ｔ４の区間で、ゲート駆動電圧Ｖｔｈを超えたＣ点の電位がすぐにＶｔｈを下回ることはなく、半導体スイッチ３（ＦＥＴ１）はＯＮ状態のまま保持される。
【００２６】
時間ｔ５〜ｔ６
パルス信号がＨ区間となるため、Ｂ点及びＣ点の電位は上昇する。Ｃ点の電位は、Ｂ点の電位よりＶＢＥの電位差分だけ高い電位に制限されながら傾き３で上昇する。
【００２７】
時間ｔ６〜ｔ７
パルス信号がＬ区間となるため、Ｂ点及びＣ点の電位は降下する。Ｃ点の電位は、Ｂ点の電位よりＶＢＥの電位差分だけ高い電位を保ちながら傾き４で降下する。
【００２８】
時間ｔ７〜ｔ８
パルス信号がＨ区間となるため、Ｂ点及びＣ点の電位は上昇する。Ｂ点の電位は、充電されていくと、パルス信号の電圧ＶＣＣからダイオード５（Ｄ２）の順方向電圧分と、定常的に抵抗器７（Ｒ１）で放電している電圧分を差し引いた、ピークの電圧に達して飽和する。
Ｃ点の電位も同様に、充電されていくと、パルス信号の電圧ＶＣＣからダイオード４（Ｄ１）の順方向電圧分を差し引いた、ピーク電圧に達して飽和する。このとき、Ｃ点の電位の方が、Ｂ点の電位よりも抵抗器７（Ｒ１）による放電が無い分、高くなるが、上記のようにトランジスタ６（ＴＲ１）が接続されているため、飽和状態においても、ＶＢＥ以上の差がつくことはない。
【００２９】
時間ｔ８〜ｔ９
パルス信号がＬ区間となるため、Ｂ点及びＣ点ともに、飽和状態の電位から降下する。
Ｂ点の電位は、これまでと同様に、傾き２で降下する。Ｃ点の電位も同様に、Ｂ点の電位よりＶＢＥの電位差分だけ高い電位を保ちながら傾き４で降下する。
【００３０】
時間ｔ９〜ｔ１０
パルス信号がＨ区間となるため、Ｂ点及びＣ点の電位は上昇するが、すぐに飽和に達する。
【００３１】
時間ｔ１０〜
パルス信号がＬ区間となるため、Ｂ点及びＣ点ともに、飽和状態の電位から降下する。
Ｂ点の電位は、これまでと同様に、傾き２で降下する。Ｃ点の電位も同様に、Ｂ点の電位よりＶＢＥの電位差分だけ高い電位を保ちながら傾き４で降下する。
【００３２】
以降は、時間ｔ９〜ｔ１０と時間ｔ１０〜の状態を繰り返し、Ｂ点、Ｃ点ともに、飽和状態に近い電位で保持される。Ｃ点の電位が、半導体スイッチ３（ＦＥＴ１）のゲート駆動電圧Ｖｔｈを超えた状態で保持されるため、パルス信号（Ｈ区間、Ｌ区間の繰り返し）が入力され続ける限り、半導体スイッチ３（ＦＥＴ１）がＯＮし続けることになる。
【００３３】
図３において、傾き１＝傾き３は、パルストランス９のインダクタンスにより制限される充電電流の傾きが、抵抗器７による放電電流の傾きより大きく支配的になるので、直線に近い曲線となる。図３は、時間軸を詳細に観察している波形であるため、便宜上、直線として記載している。
傾き２＝傾き４は、抵抗器７とコンデンサ８による時定数となるため、本来は指数関数の波形になるが、同様に、時間軸を詳細に観察する波形であるため、便宜上、直線として記載している。
【００３４】
図４に沿って、半導体スイッチ３（ＦＥＴ１）がＯＦＦする場合の動きを説明する。
図４は、パルス信号の入力を停止した時のＢ点及びＣ点の電位の推移、半導体スイッチ３（ＦＥＴ１）の動作をグラフ化したものである。
図４は、半導体スイッチ３（ＦＥＴ１）がＯＦＦする場合の動きを説明するために、横軸（時間軸）を図３に比べて短縮して、グラフ化している。
図３の時間軸レンジでは、傾き２（＝傾き４）の緩やかに降下していくので、ゲート駆動電圧Ｖｔｈを下回るまで描くことができないので、横軸を縮めて記載している。従って、傾き２’（＝傾き４’）は、本来の指数関数の波形として記載する。傾き２’と傾き２は、観察している時間軸が異なるだけで、同一の傾きである。傾き４’と傾き４も同様である。
図４の横軸は時間を示し、単位はｍｓｅｃである。なお図３の横軸は時間を示すが、単位はμｓｅｃである。
【００３５】
時間〜ｔ２０
パルス信号が入力され続けているので、Ｂ点、Ｃ点ともに、図３の飽和に近い電位の状態にある。
【００３６】
時間ｔ２０〜ｔ２１
ブレーキライン信号がオフになると、パルス信号の入力が停止される。すると、Ｂ点の電位が、飽和状態の近くから、降下し始める。Ｂ点の電位が下がって、Ｃ点の電位に対して、ＶＢＥの電位差に達するとトランジスタ６（ＴＲ１）がＯＮして、Ｃ点の電位もＢ点の電位とＶＢＥ分の電位差を保ちながら、降下していく。Ｂ点の傾きは、抵抗器７（Ｒ１）とコンデンサ８（Ｃ１）による時定数で決まる傾きであるため、図４の傾き２’（＝傾き４’）のような指数関数の傾きになる。
【００３７】
時間ｔ２１〜
Ｂ点の電位の降下に追従し、Ｃ点の電位が降下して、ゲートの駆動電圧Ｖｔｈを下回ると、半導体スイッチ３（ＦＥＴ１）がＯＦＦになる。半導体スイッチ３（ＦＥＴ１）がＯＦＦになった後も、Ｂ点の電位の降下に従って、Ｃ点の電位も降下する。パルス信号の入力が停止されてから、半導体スイッチ３（ＦＥＴ１）がＯＦＦするまでの時間を、ＯＦＦの遅れ時間とする。
実際には、ブレーキコイル１２の電流遮断から、ブレーキ１６が巻上機を拘束するまでには、多くの時間がかかるので、図４のようにパルス信号の入力停止からＯＦＦまでの遅れ時間が数ｍｓｅｃあっても、実用上、問題はない。むしろ、パルス信号の入力にノイズ等が混入した場合にパルス信号Ｈ区間が多少欠損しても、ＯＮ状態を保つことができるので、波形整形回路１８により、大きな時定数を設定可能にすることは有効である。
【００３８】
このように波形整形回路１８へ、パルス信号を入力する限り半導体スイッチ３（ＦＥＴ１）がＯＮ状態になり、パルス信号の入力が停止すると半導体スイッチ３（ＦＥＴ１）がＯＦＦ状態となるので、パルス信号の入力の有無で、半導体スイッチ３（ＦＥＴ１）のＯＮ／ＯＦＦ制御が可能になる。
ダイオード５（Ｄ２）、トランジスタ６（ＴＲ１）、コンデンサ８（Ｃ１）、ダイオード４（Ｄ１）、抵抗器７（Ｒ１）によって構成される波形整形回路１８と、パルストランス９のインダクタンスによって各傾きを設定するパルス充放電積分を行うことで、ＯＮ状態の保持（放電する時定数）、ＯＮするまでの遅れ時間（ＯＮの遅れ時間）、ＯＦＦするまでの遅れ時間（ＯＦＦ遅れ時間）を設定することができる。
【００３９】
図５は、接点２１と半導体スイッチ３（ＦＥＴ１）の動作タイミングを示した図である。接点２１は、エレベータの制御盤内の制御部２２から接点制御信号を受けて、ＯＮ／ＯＦＦ制御されている。接点２１と半導体スイッチ３（ＦＥＴ１）のＯＮ／ＯＦＦ制御は図５のようなタイミングで行うように前記エレベータ制御盤内の制御部２２は信号を出力する。つまり、ＯＮする場合は、先に接点２１がＯＮしてから、半導体素子３（ＦＥＴ１）をＯＮする。ＯＦＦする場合は、先に半導体スイッチ３（ＦＥＴ１）をＯＦＦさせてから、接点２１をＯＦＦする。
【００４０】
このように、接点２１と半導体スイッチ３（ＦＥＴ１）のＯＮ／ＯＦＦ制御を行うことで、高電圧の耐圧や電流投入開始時の衝撃を半導体スイッチ３（ＦＥＴ１）が負担することになり、接点２１に高電圧が印加された状態でのＯＮまたはＯＦＦすることがなくなるため、接点２１の負担がなくなり、アークや接点荒れの発生が抑制され、接点の信頼性が向上し、接点の寿命が大幅に伸びる。
また、半導体スイッチ３をパルストランス９と波形整形回路１８を使用してＯＮ／ＯＦＦ制御することで、接点２１のみでは不可能であった高電圧の導通／遮断が確実に行え、ブレーキシステムとしての信頼性が向上する。また半導体スイッチ３としてＮチャネル半導体素子を用いているのでＰチャネル半導体素子より、ＯＮ抵抗が小さくなり、電力損失ロスが減少し、その結果放熱に必要な部品少なくなり、基板面積も小さくなるメリットがある。
さらに、ブレーキコイル１２の電源として、交流商用電源をコンバータ２で変換した直流電源を使用するため、従来のようなスイッチング電源の寿命を左右するフォトカプラの経年変化などの問題を考慮する必要が無くなり、ブレーキコイルの駆動回路としての信頼性が向上する。
【００４１】
この実施の形態１では、パルストランス９を使用しているので、１次側から制御信号となるパルス信号と電力を同時に２次側へ電送することができる。これにより、エレベータ制御盤内の制御部との絶縁が可能になり、２次側にゲート駆動用の電源を用意することなく、半導体スイッチ３を駆動することができる。
また、さらに波形整形回路１８とパルストランス９のインダクタンスを設定し、各傾きを設定することにより、パルス信号の入力開始から半導体スイッチ３がＯＮするまでの遅れ時間、パルス信号の入力停止から半導体スイッチ３がＯＦＦするまでの遅れ時間を、半導体スイッチ３の入力容量１３に影響されずに、任意の値に設定できる。
このような波形整形回路１８を組み込んだことにより、パルス信号のＬ区間の放電時定数を設定できるので、パルストランス９で電送する周波数は半導体スイッチ３の入力容量１３（Ｃｉ）による制限を受けない。
【００４２】
実施の形態２．
この発明の実施の形態２における波形整形回路１８ａを図６に示す。これは、実施の形態１の図２の波形整形回路１８に、抵抗器１９（Ｒ２）と抵抗器２０（Ｒ３）を追加したものであり、それ以外は同一である。
抵抗器１９（Ｒ２）は半導体スイッチ３（ＦＥＴ１）のゲートに供給する電流のみを抑制し、抵抗器２０（Ｒ３）はＢ点とＣ点の両方に供給する電流を抑制する。抵抗器１９（Ｒ２）、抵抗器２０（Ｒ３）は、どちらか一方、または両方、取り付けてもよい。
このように抵抗器１９（Ｒ２）、抵抗器２０（Ｒ３）を追加して設けることにより、Ｂ点の放電の時定数、ＯＮの遅れ時間、ＯＦＦの遅れ時間を、さらに詳細に調整することができるという効果がある。
【産業上の利用可能性】
【００４３】
この発明に係るブレーキコイルの駆動回路は、エレベータに代表される昇降機一般や、駆動体の制動にブレーキを使用している装置全般に利用可能である。
【図面の簡単な説明】
【００４４】
【図１】この実施の形態１におけるブレーキコイルの駆動回路を示すブロック図である。
【図２】この実施の形態１における波形整形回路を示す図である。
【図３】この実施の形態１における半導体スイッチのＯＮ動作を説明するグラフである。
【図４】この実施の形態１における半導体スイッチのＯＦＦ動作を説明するグラフである。
【図５】この実施の形態１における接点と半導体スイッチの動作タイミングを示す図である。
【図６】この実施の形態２における波形整形回路を示す図である。
【符号の説明】
【００４５】
１  電源、２  コンバータ、３  半導体スイッチ（ＦＥＴ１）、９  パルストランス、
１０  パルス生成回路、１２  ブレーキコイル、１４  ブレーキ制御回路、
１６  ブレーキ、１８  波形整形回路、２１  接点、２２  制御部、
３０  半導体スイッチ駆動回路、１００  ブレーキコイルの駆動回路。
【図１】
0005173285.tif 000002
【図２】
0005173285.tif 000003
【図３】
0005173285.tif 000004
【図４】
0005173285.tif 000005
【図５】
0005173285.tif 000006
【図６】
0005173285.tif 000007