(57)【特許請求の範囲】
【請求項１】
変調した光を対象物に照射する光源と、
前記光源に駆動信号を与える駆動回路と、
前記駆動信号に同期した検出用ゲート信号が与えられる第１及び第２ゲート電極、及び、当該対象物で反射された光の入射に応答して発生したキャリアが、前記第１及び第２ゲート電極に交互に検出用ゲート信号を印加することで、時分割で振り分けられる第１及び第２半導体領域を備えた測距センサと、
前記測距センサの前記第１及び第２半導体領域から読み出された距離情報を示す信号から、前記対象物までの距離を演算する演算手段と、
を備えた測距装置において、
前記第１及び第２半導体領域に振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えたかどうかを判定する判定手段と、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えた旨を、前記判定手段が示す場合には、それぞれの前記キャパシタに蓄積されたキャリアの電荷量から、一定の電荷量を減じる減算手段と、
を備え、
前記減算手段は、
それぞれの前記キャパシタの入力側にスイッチを介して接続された電荷引き抜き用キャパシタを備えており、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えた旨を、前記判定手段が示す場合には、前記スイッチは接続される、
ことを特徴とする測距装置。
【請求項２】
前記閾値は、前記キャパシタの飽和電荷量に対応する値の５０％以下に設定される、ことを特徴とする請求項１に記載の測距装置。
【請求項３】
それぞれの前記キャパシタを入出力端子間に含むチャージアンプを更に備え、
前記チャージアンプの入力端子と出力端子は、異なる電位でリセットされ、リセット後に前記キャパシタへのキャリア蓄積が行われる、ことを特徴とする請求項１又は２に記載の測距装置。
【請求項４】
前記判定手段は、
それぞれの前記キャパシタに蓄積されたキャリアの電荷量に対応する値がそれぞれ入力される複数の比較器と、
前記比較器の出力がそれぞれ入力される複数のＤラッチ回路と、
前記Ｄラッチ回路の出力が入力される論理積回路と、
を備え、
前記論理積回路の出力は前記減算手段に入力される、
ことを特徴とする請求項１乃至３のいずれか１項に記載の測距装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測距装置に関する。
【背景技術】
【０００２】
特許文献１に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献１に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の２つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【０００３】
特許文献２に記載の測距装置も、特許文献１と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献２に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【０００４】
特許文献３に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【０００５】
特許文献４に記載の測距装置は、位相差を有する２つの検出信号のうちのいずれか一方が飽和した場合に、画素をリセットしている。
【特許文献１】特開２００６−８４４３０号公報
【特許文献２】米国特許出願公開２００６／０１７６４６７号明細書
【特許文献３】米国特許６，９１９，５４９号明細書
【特許文献４】米国特許７，１５７，６８５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、いずれの文献においても、信号電荷の飽和は抑制されているが、距離情報の検出精度は十分ではない。特に、特許文献４では、距離情報となる差分信号もリセットしており、飽和抑制を行う代わりに距離情報の検出精度が低くなるとうい問題がある。
【０００７】
本発明は、このような課題に鑑みてなされたものであり、出力飽和を抑制しつつ、正確な測距が可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に照射する光源と、前記光源に駆動信号を与える駆動回路と、前記駆動信号に同期した検出用ゲート信号が与えられる第１及び第２ゲート電極、及び、当該対象物で反射された光の入射に応答して発生したキャリアが、前記第１及び第２ゲート電極に交互に検出用ゲート信号を印加することで、時分割で振り分けられる第１及び第２半導体領域を備えた測距センサと、前記測距センサの前記第１及び第２半導体領域から読み出された距離情報を示す信号から、前記対象物までの距離を演算する演算手段と、を備えた測距装置において、前記第１及び第２半導体領域に振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えたかどうかを判定する判定手段と、キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えた旨を、判定手段が示す場合には、それぞれのキャパシタに蓄積されたキャリアの電荷量から、一定の電荷量を減じる減算手段と、を備え、前記減算手段は、それぞれの前記キャパシタの入力側にスイッチを介して接続された電荷引き抜き用キャパシタを備えており、前記キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えた旨を、前記判定手段が示す場合には、前記スイッチは接続されることを特徴とする。

【０００９】
本発明に係る測距装置によれば、各キャパシタに蓄積された電荷量は、対象物までの距離に依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、全ての値が閾値を超えた場合に、減算手段は一定値を蓄積電荷量から減じることで、キャパシタの飽和を抑制することができる。ここで、一定値を差し引いても、キャパシタ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、減算後においてキャパシタ内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタに蓄積される電荷のＳ／Ｎ比は向上するため、正確な測距が可能となる。
【００１０】
なお、上記閾値は、キャパシタの飽和電荷量に対応する値の５０％以下に設定されることが好ましい。すなわち、本発明では、キャパシタが飽和してから初めて減算を行うのではなく、キャパシタの飽和よりも随分と低い値で減算を行う。これにより、測距有効電荷の積算回数を増加させても、キャパシタが飽和しないため、積算回数を増加させることで、Ｓ／Ｎ比を向上させ、更に正確な測距を可能とする。
【００１１】
また、本発明に係る測距装置は、それぞれのキャパシタを入出力端子間に含むチャージアンプを更に備え、チャージアンプの入力端子と出力端子は、異なる電位でリセットされ、リセット後にキャパシタへのキャリア蓄積が行われることが好ましい。
【００１２】
チャージアンプへの入力電荷は、電圧に変換されて出力される。この場合、上述のキャパシタの蓄積電荷に対応する値は、チャージアンプの出力電圧になる。チャージアンプのリセット時の電位を変えておくことで、キャパシタに蓄積可能な電荷量のダイナミックレンジを広くすることができる。
【００１３】
上述のように、減算手段は、それぞれのキャパシタの入力側にスイッチを介して接続された電荷引き抜き用キャパシタを備えており、キャパシタに蓄積されたキャリアの電荷量に対応する値が、全て閾値を超えた旨を、判定手段が示す場合には、スイッチは接続される。
【００１４】
この場合、スイッチを接続すると、元のキャパシタに蓄積された電荷量が、引き抜き用キャパシタに移動するため、元のキャパシタに蓄積された電荷量の減算処理が行われたこととなる。
【００１５】
また、判定手段は、それぞれのキャパシタに蓄積されたキャリアの電荷量に対応する値がそれぞれ入力される複数の比較器と、比較器の出力がそれぞれ入力される複数のＤラッチ回路と、Ｄラッチ回路の出力が入力される論理積回路とを備え、論理積回路の出力は前記減算手段に入力されることが好ましい。
【００１６】
この場合、比較器の出力が切り替わってから、これが論理積回路に入力されるまでの期間に遅れがあるため、論理積回路が確実に全ての値の閾値超えを認識してから、上記減算処理を行うことができ、また、リセット時などの場合に、比較器から不本意な出力が瞬間的に出力された場合においては、論理積回路が全ての値の閾値超えを認識しないので、誤認識に基づく誤動作を抑制することができる。
【発明の効果】
【００１７】
本発明に係る測距装置によれば、出力飽和を抑制しつつ正確な測距を行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００１９】
図１は測距装置の構成を示す説明図である。
【００２０】
本例の測距センサ１は、裏面入射型測距センサであるとするが、表面入射型測距センサとすることもできる。この測距装置は、測距センサ１と、近赤外光を出射する光源３と、光源３にパルス駆動信号ＳＰを与える駆動回路４と、裏面入射型測距センサ１の各画素に含まれる第１及び第２ゲート電極（ＴＸ１，ＴＸ２：図５参照）に、パルス駆動信号ＳＰに同期した検出用ゲート信号ＳＬ，ＳＲを与える制御回路２と、測距センサ１の第１及び第２半導体領域（ＦＤ１，ＦＤ２：図５参照）から読み出された距離情報を示す信号ｄ’（ｍ，ｎ）から、歩行者などの対象物Ｈまでの距離を演算する演算回路（演算手段）５を備えている。測距センサ１から対象物Ｈまでの水平方向Ｄの距離をｄとする。本例はパルス状の駆動信号で光の変調を行った例を主として説明するが、駆動信号はパルス状に限らず、正弦波状でもよい。
【００２１】
制御回路２は、パルス駆動信号ＳＰを駆動回路４のスイッチ４ｂに入力している。ＬＥＤ又はレーザダイオードからなる投光用の光源３は、スイッチ４ｂを介して電源４ａに接続されている。したがって、スイッチ４ｂにパルス駆動信号ＳＰが入力されると、パルス駆動信号ＳＰと同じ波形の駆動電流が光源３に供給され、光源３からは測距用のプローブ光としてのパルス光ＬＰが出力される。
【００２２】
パルス光ＬＰが対象物Ｈに照射されると、対象物Ｈによってパルス光が反射され、パルス光ＬＤとして、裏面入射型測距センサ１に入射して、パルス検出信号ＳＤを出力する。パルス検出信号ＳＤはパルス光ＬＤの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光ＬＤに一致するが、距離ｄに応じた分だけパルス光ＬＰに対して位相が遅延している。
【００２３】
測距センサ１は、配線基板１０上に固定されており、配線基板１０上の配線を介して、距離情報を有する信号ｄ’（ｍ，ｎ）が各画素から出力される。
【００２４】
パルス駆動信号ＳＰの波形は、周期Ｔの方形波であり、ハイレベルを「１」、ローレベルを「０」とすると、その電圧Ｖ（ｔ）は以下の式で与えられる。
・パルス駆動信号ＳＰ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２５】
検出用ゲート信号ＳＬ、ＳＲの波形は、周期Ｔの方形波であり、その電圧Ｖ（ｔ）は以下の式で与えられる。
・検出用ゲート信号ＳＬ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
・検出用ゲート信号ＳＲ（＝ＳＬの反転）：
・Ｖ（ｔ）＝０（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝１（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２６】
上記パルス信号ＳＰ，ＳＬ、ＳＲ、ＳＤは、全てパルス周期２×ＴＰを有していることとする。検出用ゲート信号ＳＬ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ１、検出用ゲート信号ＳＲ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ２とする。
【００２７】
測距センサ１における一方の検出用ゲート信号ＳＬとパルス検出信号ＳＤの位相差は、他方の検出用ゲート信号ＳＲとパルス検出信号ＳＤが「１」の時の重複期間において、裏面入射型測距センサ１において発生した電荷量Ｑ２に比例する。すなわち、電荷量Ｑ２は、検出用ゲート信号ＳＲとパルス検出信号ＳＤの論理積が「１」である期間において発生した電荷量である。１画素内において発生する全電荷量をＱ１＋Ｑ２とし、駆動信号ＳＰの半周期のパルス幅をＴＰとすると、Δｔ＝ＴＰ×Ｑ２／（Ｑ１＋Ｑ２）の期間だけ、駆動信号ＳＰに対してパルス検出信号ＳＤが遅れていることになる。
【００２８】
１つのパルス光の飛行時間Δｔは、対象物までの距離をｄ、光速をｃとすると、Δｔ＝２ｄ／ｃで与えられるため、特定の画素からの距離情報を有する信号ｄ’として２つの電荷量（Ｑ１，Ｑ２）が出力されると、演算回路５は、入力された電荷量Ｑ１，Ｑ２と、予め判明している半周期パルス幅ＴＰに基づいて、対象物Ｈまでの距離ｄ＝（ｃ×Δｔ）／２＝ｃ×ＴＰ×Ｑ２／（２×（Ｑ１＋Ｑ２））を演算する。
【００２９】
上述のように、電荷量Ｑ１、Ｑ２を分離して読み出せば、演算回路５は、距離ｄを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Ｑ１，Ｑ２として出力することができる。
【００３０】
また、電荷量Ｑ１，Ｑ２の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Ｈまでの距離に対応しており、演算回路５は、この位相差に応じて対象物Ｈまで距離を演算している。上述のように、位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【００３１】
このように、演算回路５は、それぞれ読み出された電荷Ｑ１（Ｑ２）の全体電荷量（Ｑ１＋Ｑ２）に対する比率に基づいて、対象物Ｈまでの距離を演算している。対象物Ｈまでの距離は、このような比率に依存するため、演算回路５は、かかる比率に基づいて距離を演算することができる。上記では、１８０度の位相差で２つのゲート電極ＴＸ１，ＴＸ２（図５参照）を駆動した場合の例を説明した。
【００３２】
なお、フォトゲート電極ＰＧ（図５）の横方向の両端に位置する半導体領域ＦＤ１，ＦＤ２から電荷量Ｑ１，Ｑ２が出力されるが、この他にフォトゲート電極ＰＧに対して縦方向の両端に位置する半導体領域から電荷量Ｑ３，Ｑ４を出力させることもできる。この場合の縦方向の構造は、横方向の構造と同一とする。
【００３３】
この場合、９０度毎の位相差で上記４つのゲート電極を駆動し、各半導体領域から、Ｑ１，Ｑ２，Ｑ３，Ｑ４を出力する。この場合、距離ｄ＝Φ×ｃ／２×２πｆで与えられる。なお、駆動信号が正弦波状の場合には、ｆは駆動信号ＳＰの繰り返し周波数であり、位相Φ＝−ａｒｃｔａｎ（（Ｑ２−Ｑ４）／（Ｑ１−Ｑ３））で与えられる。
【００３４】
図２は測距センサ１の平面図である。
【００３５】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【００３６】
図３は図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【００３７】
測距センサ１には、光入射面１ＢＫからパルス光ＬＤが入射する。裏面入射型測距センサ１の光入射面１ＢＫとは逆側の表面１ＦＴは、接着領域ＡＤを介して配線基板１０に接続されている。接着領域ＡＤは、バンプなどの接着素子を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ１を構成する半導体基板１Ａは、補強用のフレーム部Ｆと、フレーム部Ｆよりも薄い薄板部ＴＦを有しており、これらは一体化している。薄板部ＴＦの厚さは、１０μｍ以上１００μｍ以下である。本例のフレーム部Ｆの厚さは２００μｍ以上６００μｍ以下である。
【００３８】
図４は変形例に係る測距センサの断面図である。
【００３９】
この測距センサは、図３に示したものと半導体基板１Ａの形状のみが異なり、他の構成は同一である。半導体基板１Ａは、ストライプ状又は格子状に形成された補強部ＡＦを更に有しており、補強部ＡＦの間に薄板部ＴＦが形成され、これらは一体化している。本例の補強部ＡＦの厚みは、フレーム部Ｆの厚さと同じであり、２００μｍ以上６００μｍ以下である。薄板部ＴＦには前述の各画素が形成されている。薄板部ＴＦはＫＯＨ等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは１μｍ以下である。
【００４０】
図５は、図３又は図４に示した測距センサの領域Ｖの拡大図である。
【００４１】
裏面入射型測距センサ１は、反射防止膜１Ｄが設けられる光入射面及び光入射面とは逆側の表面を有するＰ型の半導体基板１Ａと、この表面上において絶縁層１Ｅを介して設けられたフォトゲート電極ＰＧと、この表面上において絶縁層１Ｅを介しフォトゲート電極ＰＧに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２とを備えている。反射防止膜１Ｄの材料は、ＳｉＯ２またはＳｉＮ（窒化シリコン）である。
【００４２】
ゲート電極ＴＸ１の外側の半導体基板（エピタキシャル層）１Ａ内の領域には、基板の表面側から高濃度のＮ型不純物が添加されており、Ｎ型の半導体領域ＦＤ１からなるフローティング・ディフュージョン領域が形成されている。ゲート電極ＴＸ２の外側の半導体基板１Ａ内の領域には、基板表面側から高濃度のＮ型不純物が添加されており、Ｎ型の半導体領域ＦＤ２からなるフローティング・ディフュージョン領域が形成されている。半導体領域ＦＤ１，ＦＤ２は、ゲート電極ＴＸ１，ＴＸ２をそれぞれ含む電界効果トランジスタのドレインを構成している。なお、フォトゲート電極ＰＧには、若干の直流正電位が印加される。
【００４３】
半導体基板１Ａに反射防止膜１Ｄを介して対象物からの反射光が入射すると、半導体基板１Ａ内のフォトゲート電極ＰＧの直下の領域でキャリアが発生する。ゲート電極ＴＸ１，ＴＸ２に交互に高電位を与える（検出用ゲート信号ＳＬ，ＳＲを印加する）と、基板内において発生したキャリアが、交互に半導体領域ＦＤ１，ＦＤ２内に流れ込む。この際、半導体基板１Ａ内にはフリンジング電界が形成されている。絶縁層１Ｅを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層１Ｅの厚みは、５０〜５０００ｎｍである。
【００４４】
半導体領域ＦＤ１，ＦＤ２には、電極１８ａ、２１ａが接触しており、接着層ＡＤ内に埋め込まれた内部配線を介して、配線基板を構成する半導体基板１０Ａの表面に形成された電極配線１８ｇ，２１ｇに電気的に接続されている。なお、ゲート電極ＴＸ１，ＰＧ，ＴＸ２は、それぞれ、接着層ＡＤ内に埋め込まれた内部配線を介して、半導体基板１０Ａの表面に形成された電極配線１２ｇ，１３ｇ，１４ｇに電気的に接続されている。なお、半導体基板１Ａの電位をグランド電位などの基準電位に接続するため、半導体基板１Ａ内の適当な位置にバックゲート電極が設けられているが、基板内の厚み方向に貫通する貫通電極を設け、これをグランド電位に接続してもよい。
【００４５】
図６は、配線基板１０内の回路を示す回路図である。制御回路２からの出力を利用して、光源３と電源４ａをパルス駆動信号ＳＰが入力するスイッチ４ｂが接続する駆動回路４の実際の構成を同時に示してある。なお、同図では、フォトゲート電極ＰＧ、ゲート電極ＴＸ１，ＴＸ２は、それぞれの電界効果トランジスタのゲート電極として示されており、説明の便宜上、トランジスタはそのゲート電極と同一の符号を用いることとする。
【００４６】
光の入射によってフォトゲート電極ＰＧの直下で発生したキャリアは、ゲート電極ＴＸ１に高電位が印加されている場合には、電極配線１８ｇを介して、チャージアンプＣＡ１の入力端子である節点Ｐ１に流れ込む。チャージアンプＣＡ１がリセットされているものとすると、スイッチＳＷ１ｒ、ＳＷ１ａを切断しておくことにより、チャージアンプＣＡ１の入出力端子間に接続されたキャパシタＣ１ｂに、節点Ｐ１に流れ込んだキャリアが蓄積される。ゲート電極ＴＸ１は、繰り返し高電位が与えられるので、キャパシタＣ１ｂに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプＣＡ１の出力電圧が上昇する。チャージアンプＣＡ１の出力端子である節点Ｐ２の電位が、閾値Ｖｔｈを超えた場合には、比較器ＣＯＭＰ１の出力ＶＣＯＭＰ１がハイレベルとなり、比較器ＣＯＭＰ１の出力は、ＤラッチＦＦ１を介して、僅かな遅延が与えられた後、論理積回路（ＡＮＤ回路）ＡＮＤに入力される。
【００４７】
同様に、光の入射によってフォトゲート電極ＰＧの直下で発生したキャリアは、ゲート電極ＴＸ２に高電位が印加されている場合には、電極配線２１ｇを介して、チャージアンプＣＡ２の入力端子である節点Ｐ３に流れ込む。チャージアンプＣＡ２がリセットされているものとすると、スイッチＳＷ２ｒ、ＳＷ２ａを切断しておくことにより、チャージアンプＣＡ２の入出力端子間に接続されたキャパシタＣ２ｂに、節点Ｐ３に流れ込んだキャリアが蓄積される。ゲート電極ＴＸ２は、繰り返し高電位が与えられるので、キャパシタＣ２ｂに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプＣＡ２の出力電圧が上昇する。チャージアンプＣＡ２の出力端子である節点Ｐ４の電位が、閾値Ｖｔｈを超えた場合には、比較器ＣＯＭＰ２の出力ＶＣＯＭＰ２がハイレベルとなり、比較器ＣＯＭＰ２の出力は、ＤラッチＦＦ２を介して、僅かな遅延が与えられた後、論理積回路（ＡＮＤ回路）ＡＮＤに入力される。
【００４８】
論理積回路ＡＮＤは、双方の入力がハイレベルの場合に、出力端子である節点Ｐ５のレベルをハイレベルとする。論理積回路ＡＮＤの出力がハイレベルの場合には、スイッチＳＷ１ａ，ＳＷ２ａが接続される。スイッチＳＷ１ａ，ＳＷ２ａは、節点Ｐ１，Ｐ３と、電荷引き抜き用キャパシタＣ１ａ，Ｃ２ａとの間にそれぞれ接続されている。電荷引き抜き用キャパシタＣ１ａ，Ｃ２ａの両端間にはそれぞれ短絡スイッチＳＷ１ｃ，ＳＷ２ｃが接続され、各キャパシタＣ１ａ，Ｃ２ａの一方端は、電位ＶＡに接続されている。短絡スイッチＳＷ１ｃ，ＳＷ２ｃが切断された状態で、スイッチＳＷ１ａ，ＳＷ２ａが接続されると、キャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリア（電荷）が、キャパシタＣ１ａ，Ｃ２ａ内に流れ込み、キャパシタＣ１ｂ，Ｃ２ｂから一定量の電荷が減算される。
【００４９】
これにより、チャージアンプＣＡ１，ＣＡ２の出力電圧は、外光に相当する直流分が減じられて大きく低下することになる。したがって、比較器ＶＣＯＭＰ１、ＶＣＯＭＰ２の出力は、ローレベルとなり、ＤラッチＦＦ１，ＦＦ２によりローレベルに切り替わってから僅かに遅延して、論理積回路ＡＮＤの出力がローレベルに切り替わり、スイッチＳＷ１ａ、ＳＷ２ａが切断される。
【００５０】
キャリアの引き抜き後、スイッチＳＷ１ａ，ＳＷ２ａが切断された状態で、各キャパシタＣ１ａ，Ｃ２ａに設けられた短絡スイッチＳＷ１ｃ，ＳＷ２ｃを接続して、キャパシタＣ１ａ，Ｃ２ａに蓄積された電荷を放電する。
【００５１】
これにより、信号分に対応する電荷がキャパシタＣ１ｂ，Ｃ２ｂ内に残留するが、以上の動作を残留電荷量がある程度の値になるまで繰り返し、積算を行う。
【００５２】
上述のように、減算手段を構成する電荷引き抜き用キャパシタＣ１ａ，Ｃ２ａは、それぞれのキャパシタＣ１ｂ、Ｃ２ｂの入力側にスイッチＳＷ１ａ，ＳＷ２ａを介して接続されており、キャパシタＣ１ｂ、Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値が、全て閾値Ｖｔｈを超えた旨を、判定手段が示す場合には、スイッチＳＷ１ａ，ＳＷ２ａは接続される。この場合、スイッチＳＷ１ａ，ＳＷ２ａを接続すると、元のキャパシタＣ１ｂ、Ｃ２ｂに蓄積された電荷量が、引き抜き用キャパシタＣ１ａ，Ｃ２ａに移動するため、元のキャパシタＣ１ｂ、Ｃ２ｂに蓄積された電荷量の減算処理が行われたこととなる。
【００５３】
しかる後、リセットを行う。リセット時には、スイッチＳＷ１ｒ，ＳＷ２ｒを接続し、節点Ｐ２，Ｐ４を基準電位Ｖｒｅｆに接続する。これにより、キャパシタＣ１ｂ，Ｃ２ｂの出力側の電位は、基準電位Ｖｒｅｆとなる。一方、キャパシタＣ１ｂ，Ｃ２ｂの入力側の電位は、オペアンプＡ１，Ａ２の仮想接地により、電位ＶＢに固定されているが、オペアンプの２つの入力端子間にスイッチを設けて強制的に短絡し、電位ＶＢに固定することもできる。
【００５４】
すなわち、キャパシタＣ１ｂ，Ｃ２ｂを入出力端子間に含むチャージアンプＣＡ１，ＣＡ２の入力端子である節点Ｐ１，Ｐ３と、出力端子である節点Ｐ２，Ｐ４は、異なる電位でリセットされ、リセット後にキャパシタＣ１ｂ，Ｃ２ｂへのキャリア蓄積が行われている。
【００５５】
チャージアンプＣＡ１，ＣＡ２への入力電荷は、電圧に変換されて出力されている。なお、キャパシタＣ１ｂ，Ｃ２ｂの蓄積電荷に対応する値は、チャージアンプＣ１ｂ，Ｃ２ｂの出力電圧ＶＯＵＴ１，ＶＯＵＴ２である。チャージアンプＣＡ１，ＣＡ２のリセット時の入力端子と出力端子の電位を変えておくことで、キャパシタＣ１ｂ，Ｃ２ｂに蓄積可能な電荷量のダイナミックレンジを広くすることができる。
【００５６】
なお、各電位ＶＡ，ＶＢ，Ｖｒｅｆは、上述の機能を達成すべく、設定される。また、ＶＯＵＴ１，ＶＯＵＴ２は、それぞれ電荷量Ｑ１，Ｑ２に対応するものであり、上述の数式に従って、これから距離を演算することができる。さらに、外光強度を測定する別の光検出素子を設け、閾値Ｖｔｈを、この光検出素子によって検出された外光強度に応じて設定することとしてもよい。
【００５７】
以上、説明したように、実施形態に係る測距装置は、変調した光を対象物に照射し、対象物で反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物までの距離を求める測距装置を対象としている。
【００５８】
ここで、複数のキャパシタＣ１ｂ，Ｃ２ｂは、それぞれ半導体領域ＦＤ１、ＦＤ２に振り分けられたキャリアをそれぞれ蓄積している。また、判定手段としての比較器ＣＯＭＰ１，ＣＯＭＰ２及び論理積回路ＡＮＤは、キャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）が、全て閾値Ｖｔｈを超えたかどうかを判定している。また、キャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）が、全て閾値Ｖｔｈを超えた旨を、判定手段が示す場合には、減算手段としてのスイッチＳＷ１ａ，ＳＷ２ａ及び電荷引き抜き用キャパシタＣ１ａ，Ｃ２ａは、それぞれのキャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量から、一定の電荷量を減じている。
【００５９】
各キャパシタＣ１ｂ，Ｃ２ｂに蓄積された電荷量は、対象物までの距離ｄに依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。外光は一定値であるため、全ての値が閾値Ｖｔｈを超えた場合に、減算手段は一定値を蓄積電荷量から減じることで、キャパシタＣ１ｂ，Ｃ２ｂの飽和を抑制している。ここで、一定値を差し引いても、キャパシタＣ１ｂ，Ｃ２ｂ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、減算後においてキャパシタＣ１ｂ，Ｃ２ｂ内に測距有効電荷を更に蓄積することができる。したがって、電荷の積算によって、キャパシタＣ１ｂ，Ｃ２ｂに蓄積される電荷のＳ／Ｎ比は向上するため、正確な測距が可能となる。
【００６０】
また、上述のように、判定手段は、それぞれのキャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）がそれぞれ入力される複数の比較器ＣＯＭＰ１，ＣＯＭＰ２と、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力がそれぞれ入力される複数のＤラッチ回路ＦＦ１，ＦＦ２と、Ｄラッチ回路ＦＦ１，ＦＦ２の出力が入力される論理積回路ＡＮＤとを備えており、論理積回路ＡＮＤの出力は減算手段のスイッチＳＷ１ａ，ＳＷ２ａに入力されている。
【００６１】
この場合、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力が切り替わってから、これが論理積回路ＡＮＤに入力されるまでの期間に遅れがあるため、論理積回路ＡＮＤが確実に全ての値の閾値超えを認識してから、上記減算処理を行うことができ、また、リセット時などの場合に、比較器ＣＯＭＰ１，ＣＯＭＰ２から不本意な出力が瞬間的に出力された場合においては、論理積回路ＡＮＤが全ての値の閾値超えを認識しないので、誤認識に基づく誤動作を抑制することができる。
【００６２】
図７は、上述の回路の動作を説明するためのタイミングチャートである。なお、比較器出力ＶＣＯＭＰ１，ＶＣＯＭＰ２は、Ｄラッチ回路の後段における出力を示している。
【００６３】
チャージアンプＣＡ１，ＣＡ２の出力電圧ＶＯＵＴ１，ＶＯＵＴ２は、予め基準電位Ｖｒｅｆにリセットされる。この状態で、時間の経過と共に、出力電圧ＶＯＵＴ１，ＶＯＵＴ２が上昇し、一方の出力電圧ＶＯＵＴ１が閾値Ｖｔｈを超えた場合には（時刻ｔ１）、僅かに遅延して比較器ＶＣＯＭＰ１からの出力がハイレベルとして論理積回路ＡＮＤに入力され（時刻ｔ２）、もう一方の出力電圧ＶＯＵＴ２も閾値Ｖｔｈを超えた場合には（時刻ｔ３）、僅かに遅延して比較器ＶＣＯＭＰ２からの出力がハイレベルとして論理積回路ＡＮＤに入力され（時刻ｔ４）、論理積回路ＡＮＤの出力がハイレベルとなり、上述の電荷の引き抜きが行われる。これにより、出力電圧ＶＯＵＴ１はΔＶだけ低下し、信号成分となる測距有効電荷に対応した電圧Ａが残留し、同様に出力電圧ＶＯＵＴ２もΔＶだけ低下し、信号成分となる測距有効電荷に対応した電圧Ｂが残留する。しかる後、双方の比較器出力ＶＣＯＭＰ１，ＶＣＯＭＰ２がローレベルに切り替わり、出力電圧ＶＯＵＴ１，ＶＯＵＴ２は再び上昇を始める。この動作は、リセットが行われるまで継続する。
【００６４】
ここで、上記閾値Ｖｔｈは、キャパシタＣ１ｂ，Ｃ２ｂの飽和電荷量に対応する値（キャパシタＣ１ｂ，Ｃ２ｂ及びチャージアンプＣＡ１，ＣＡ２が飽和したときの出力電圧ＶＯＵＴ１，ＶＯＵＴ２）＝Ｖｓａｔの半分（５０％）以下に設定されることが好ましい。すなわち、キャパシタＣ１ｂ，Ｃ２ｂが飽和してから初めて減算を行うのではなく、キャパシタの飽和よりも随分と低い値で減算を行う。これにより、測距有効電荷の積算回数を増加させても、キャパシタＣ１ｂ，Ｃ２ｂが飽和しないため、積算回数を増加させることで、Ｓ／Ｎ比を向上させ、更に正確な測距を可能とする。
また、上述の装置では、検出される信号が小さいときには、減算処理が行われないので、そのまま計測を行うことができる。また、上述のトランジスタＰＧの代わりに、逆バイアス印加されたフォトダイオードを用いることができる。
【図面の簡単な説明】
【００６５】
【図１】測距装置の構成を示す説明図である。
【図２】測距センサ１の平面図である。
【図３】図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【図４】変形例に係る測距センサの断面図である。
【図５】図３又は図４に示した測距センサの領域Ｖの拡大図である。
【図６】配線基板１０内の回路を示す回路図である。
【図７】回路動作を説明するためのタイミングチャートである。
【符号の説明】
【００６６】
ＰＧ・・・フォトゲート電極、ＴＸ１，ＴＸ２・・・ゲート電極、ＣＯＭＰ１，ＣＯＭＰ２・・・比較器、ＡＮＤ・・・論理積回路、Ｃ１ｂ，Ｃ２ｂ・・・キャパシタ、Ｃ１ａ，Ｃ２ａ・・・電荷引き抜き用キャパシタ。
【図１】
0005171157.tif 000002
【図２】
0005171157.tif 000003
【図３】
0005171157.tif 000004
【図４】
0005171157.tif 000005
【図５】
0005171157.tif 000006
【図６】
0005171157.tif 000007
【図７】
0005171157.tif 000008