(57)【特許請求の範囲】
【請求項１】
半導体基板の表面層に形成されたＮ型の不純物拡散層を有するフォトダイオードと、
第１金属材料を含有する絶縁材料からなり、前記フォトダイオード上に設けられ、前記半導体基板に対してホールをアキュムレートさせる方向の効果を及ぼす負電荷蓄積層と、
前記第１金属材料よりも電気陰性度が大きい第２金属材料を含有する絶縁材料からなり、前記フォトダイオードと前記負電荷蓄積層との間に設けられた界面層とを備え、
前記フォトダイオードは、前記Ｎ型の不純物拡散層が前記界面層と対向する部分においてホールアキュムレーション層となった
ことを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記界面層と前記フォトダイオードとの間に酸化シリコン膜が設けられた
ことを特徴とする固体撮像装置。
【請求項３】
請求項１または２記載の固体撮像装置において、
前記負電荷蓄積層は酸化ハフニウムからなる
ことを特徴とする固体撮像装置。
【請求項４】
請求項３記載の固体撮像装置において、
前記界面層は、前記第２金属材料としてアルミニウム（Ａｌ），チタン（Ｔｉ），タンタル（Ｔａ），バナジウム（Ｖ），ニオブ（Ｎｂ），プロトアクチニウム（Ｐａ），クロム（Ｃｒ），モリブデン（Ｍｏ），タングステン（Ｗ），マンガン（Ｍｎ），テクネチウム（Ｔｃ），レニウム（Ｒｅ），ルテニウム（Ｒｕ），コバルト（Ｃｏ）、またはニッケル（Ｎｉ）２８を含む
ことを特徴とする固体撮像装置。
【請求項５】
請求項１〜４の何れかに記載の固体撮像装置において、
前記界面層は、前記第２金属材料の酸化物からなる
ことを特徴とする固体撮像装置。
【請求項６】
請求項１〜５の何れかに記載の固体撮像装置において、
前記フォトダイオードは、Ｐ型拡散層上に前記Ｎ型の不純物拡散層を設けた構成である  ことを特徴とする固体撮像装置。
【請求項７】
請求項１〜６の何れかに記載の固体撮像装置において、
前記フォトダイオードの脇には、前記半導体基板上に設けたゲート電極を介してＮ型の拡散層が配置されている
ことを特徴とする固体撮像装置。
【請求項８】
請求項１〜７の何れかに記載の固体撮像装置において、
前記半導体基板に接して当該半導体基板を構成する材料の酸化膜が設けられ、
前記酸化膜に接して前記界面層が設けられた
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関し、特には光電変換を行うセンサが形成された半導体基板表面の界面準位を補償することが可能な固体撮像装置に関する。
【背景技術】
【０００２】
ビデオカメラやデジタルスチルカメラなどは、ＣＣＤ（Charge Coupled Device）やＣＭＯＳイメージセンサで構成された固体撮像装置が広く使用されている。これらの固体撮像装置に共通して、感度の向上と並んでノイズ低減は重要な課題である。
【０００３】
特に、入射光が無い状態で、入射光の光電変換により生じる純粋な信号電荷が無いにもかかわらず、受光面の基板界面に存在する微小欠陥から発生する電荷（電子）が、信号として取り入れられて微小電流となって検知される暗電流や、センサ部と上層膜との界面における界面準位が発生源となる暗電流は、固体撮像装置として低減されるべきノイズである。
【０００４】
界面準位起因の暗電流の発生を抑制する手法の一つに、センサ（例えばフォトダイオード）上にＰ+層からなるホール蓄積（ホールアキュムレーション）層を有する埋め込み型フォトダイオード構造、いわゆるＨＡＤ（Hole Accumulated Diode）構造が知られている。
【０００５】
図４には、ＨＡＤ構造の断面図を示す。この図に示すように、ＨＡＤ構造は、Ｎ型の半導体基板１０１の表面側に下層側からＰウェル拡散層１０２とＮ型拡散層１０３とをこの順に設けた埋め込み型のフォトダイオードＤが設けられている。そして、このフォトダイオードＤ上部における半導体基板１０１の最表面に、Ｐ+不純物拡散層からなるホール蓄積層１０４が形成されている。またホール蓄積層１０４上は絶縁膜１０５で覆われ、絶縁膜１０５の表面が光検知面となっている。
【０００６】
以上のようなＨＡＤ構造では、埋め込み型フォトダイオードＤの上部にホール蓄積層１０４を設けたことにより、絶縁膜１０５と半導体基板１０１との界面（すなわちホール蓄積層１０４の表面）に界面準位に起因する電荷（電子）が発生したとしても、この電子はフォトダイオードＤを構成するＮ型拡散層１０３からなる電荷蓄積部に流入することなく、ホールが多数存在するＰ+層のホール蓄積層１０４を流動して消滅する。このため、この界面準位に起因する負電荷が暗電流となって検知されることを防止できる。
【０００７】
以上のようなＨＡＤ構造は、ＣＣＤ、ＣＭＯＳイメージセンサのどちらにも採用することができ、さらに従来の表面照射型のイメージセンサに加え、裏面照射型のイメージセンサ（例えば、特許文献１参照。）にも取り入れることができる。
【０００８】
ＨＡＤ構造の一般的な作製方法は次のようである。先ず、フォトダイオードＤが形成された半導体基板１０１上に、熱酸化シリコン膜またはＣＶＤ酸化シリコン膜からなる絶縁膜１０５を形成する。次に、絶縁膜１０５を介してのイオン注入により、ホウ素（Ｂ）や二フッ化ホウ素（ＢＦ2）等のＰ型不純物を半導体基板１０１の表面層（フォトダイオードＤの表面層）に導入する。その後、アニール処理によって導入した不純物の活性化を施し、界面近傍にＰ＋不純物拡散層からなるホール蓄積層１０４を形成する。
【０００９】
【特許文献１】特開２００３−３３８６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したホール蓄積層１０４形成のためには、半導体基板１０１の表面層に導入した不純物の活性化に７００℃以上という高温でのアニール処理が必要不可欠である。このため、４００℃以下といった低温プロセスのみによるホール蓄積層１０４の形成は困難である。また、７００℃以上という高温でのアニール処理においては、先に形成されている他の不純物層においての不純物の拡散が避けられない。
【００１１】
またここで、フォトダイオードＤのＮ型拡散層１０３に蓄積されている電荷を読み出す場合には、例えばＣＭＯＳセンサであれば、ＨＡＤ構造に隣接して半導体基板１０１上に設けられた転送ゲートに電圧を印加する。これにより、フォトダイオードＤに隣接する半導体基板１０１の表面層にチャネルを形成し、Ｎ型の拡散層からなるてフローティングディフュージョンに電荷を転送する。このため、フォトダイオードＤのＮ型拡散層（電荷蓄積部）１０３からフローティングディフュージョンへの電荷の転送効率を考慮すると、Ｎ型拡散層１０３はできるだけ浅い位置に形成することが望まれる。そして、Ｎ型拡散層１０３を浅い位置に形成するには、この上部に形成されるホール蓄積層１０４を相当程度に薄くする必要がある。これは、ＣＣＤセンサでも同様である。
【００１２】
ところが、ホール蓄積層１０４の深さは、ＨＡＤ構造表面における界面準位に起因する暗電流とトレードオフの関係にあり、ホール蓄積層１０４を薄くすることは暗電流を増加させる要因となる。しかもホール蓄積層１０４の深さは、ホール蓄積層１０４を形成する際のイオン注入時における絶縁膜１０５の膜厚ばらつきの影響を受け易く、浅くするに従ってホール蓄積層１０４の深さばらつきが増大し、暗電流増加に与える影響が大きくなる。
【００１３】
そこで本発明は、高温での熱処理プロセスを必要とする不純物拡散層からなるホール蓄積層を設けることなく界面準位に起因した暗電流を低減することが可能で、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
このような目的を達成するための本発明の固体撮像装置は、半導体基板の表面層に形成されたＮ型の不純物拡散層を有するフォトダイオードと、第１金属材料を含有する絶縁材料からなり、前記フォトダイオード上に設けられ、前記半導体基板に対してホールをアキュムレートさせる方向の効果を及ぼす負電荷蓄積層と、前記第１金属材料よりも電気陰性度が大きい第２金属材料を含有する絶縁材料からなり、前記フォトダイオードと前記負電荷蓄積層との間に設けられた界面層とを備え、前記フォトダイオードは、前記Ｎ型の不純物拡散層が前記界面層と対向する部分においてホールアキュムレーション層となったことを特徴としている。
【００１５】
このような構成の固体撮像装置では、不純物拡散層からなるセンサが設けられた半導体基板の表面上に、電気陰性度の高い第２金属材料が含まれた界面層を介して負電荷蓄積層が配置されているため、界面層内においては負電荷蓄積層側をプラス、半導体基板（センサ）側をマイナスとしたダイポールが形成される。このダイポールの影響によって、負電荷蓄積層における負バイアス効果が高くなり、半導体基板の表面側に効果的に正電荷が引き寄せられ、この部分にホール蓄積（ホールアキュムレーション）層を形成して界面準位が補償される。
【発明の効果】
【００１６】
以上説明したように本発明の固体撮像装置によれば、センサが設けられた半導体基板表面とその上部の負電荷蓄積層との間に、界面層を設けてその内部にダイポールを形成することにより、半導体基板表面に正電荷を効果的に引き寄せてこの部分にホール蓄積（ホールアキュムレーション）層を形成して界面準位を補償することが可能になる。したがって、センサ表面に高温での熱処理が必要な不純物拡散層からなるホール蓄積層を設けることなく、ＨＡＤ構造を構成して暗電流の発生を防止することが可能になる。この結果、半導体基板の表面の浅い位置にセンサを設けることができ、このセンサ脇にゲート電極を介して配置したフローティングディフュージョンへの電荷の転送効率を高めることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の固体撮像装置の実施の形態を図面に基づいて詳細に説明する。尚、図４を用いて説明したと同一の構成要素には同一の符号を付して説明を行う。
【００１８】
＜固体撮像装置＞
図１は、本発明の固体撮像装置をＣＭＯＳセンサに適用した場合の１画素分の要部断面図であり、図２は図１のＡ部拡大図である。これらの図に示すように、固体撮像装置１は、センサ部がＨＡＤ構造の固体撮像装置であり、次のような構成となっている。
【００１９】
Ｎ型の単結晶シリコンからなる半導体基板１０１の表面側には、例えば溝型の素子分離１０１ａ（shallow trench isolation：ＳＴＩ）が設けられて各画素領域が分離されている。素子分離領域１０１ａで分離された画素領域における半導体基板１０１の表面側にはＰウェル拡散層１０２が設けられている。また半導体基板１０１上には、Ｐウェル拡散層１０２を横切る状態で、ゲート絶縁膜３を介して転送ゲート５がパターン形成されている。ゲート絶縁膜３は、例えば酸化シリコン膜からなるか、または酸化ハフニウム膜のような高誘電率膜を用いて構成されていても良い。さらにゲート電極５は、ポリシリコン膜からなるかまたは金属材料で構成されていても良い。このような構成の各転送ゲート５は、例えば絶縁性のサイドウォール７を備えて設けられている。尚、ここでの図示は省略したが、各画素領域のＰウェル拡散層１０２上には、転送ゲート５の他にもリセットゲートやアンプゲートが併設されていることとする。
【００２０】
以上のような転送ゲート５で仕切られた画素領域の一方側は、受光領域となる。この受光領域におけるＰウェル拡散層１０２の表面側にはＮ型拡散層１０３が配置され、このＰウェル拡散層１０２とＮ型拡散層１０３とでダイオードＤが構成されている。このようなダイオードＤにおいては、光電変換によって得られた電荷がＮ型拡散層１０３に蓄積される。したがって、Ｎ型拡散層１０３が電荷蓄積層となる。
【００２１】
一方、転送ゲート５の他方の脇には、Ｐウェル拡散層１０２の表面側にＮ型の拡散層からなるフローティングディフュージョン９が設けられている。
【００２２】
以上のような素子分離１０１ａ、転送ゲート５、ダイオードＤ、さらにはフローティングディフュージョン９が設けられた半導体基板１０１上は、酸化シリコン膜１０５で覆われている。この酸化シリコン膜１０５は、単結晶シリコンからなる半導体基板１０１の界面準位を下げる膜として設けられている。
【００２３】
そして、ダイオードＤが設けられた受光領域における酸化シリコン膜１０５上には、界面層１１を介して負電荷蓄積層１３がパターン形成されている。
【００２４】
このうち、上層の負電荷蓄積層１３は、負の固定電荷を有する膜であって、第１金属材料を含有する絶縁材料からなる。特に第１金属材料の酸化物絶縁膜が好適であり、膜中に少なくとも一部が結晶化した領域を有するものとする。第１金属材料としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ランタノイド（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）などが用いられる。
【００２５】
このような負電荷蓄積層１３は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。上記あげた種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等が挙げられるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができるので好適である。また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等があげられる。
【００２６】
また、このような負電荷蓄積層１３は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
【００２７】
このような負電荷蓄積層１３は、ここでは例えば酸化ハフニウム膜からなることとする。
【００２８】
また界面層１１は、負電荷蓄積層１３に含まれる第１金属材料よりも電気陰性度が大きい第２金属材料を含有する絶縁材料からなる。特に第２金属材料の酸化物絶縁膜が好適である。例えば負電荷蓄積層１３に含まれる第１金属材料がハフニウム（Ｈｆ）であれば、界面層１１に含有される第２金属材料としては、アルミニウム（Ａｌ），チタン（Ｔｉ），タンタル（Ｔａ），バナジウム（Ｖ），ニオブ（Ｎｂ），プロトアクチニウム（Ｐａ），クロム（Ｃｒ），モリブデン（Ｍｏ），タングステン（Ｗ），マンガン（Ｍｎ），テクネチウム（Ｔｃ），レニウム（Ｒｅ），ルテニウム（Ｒｕ），コバルト（Ｃｏ）、またはニッケル（Ｎｉ）などが用いられる。このような界面層１１は、ここでは例えば酸化アルミニウム（Ａｌ2Ｏ3）膜からなることとする。
【００２９】
そしてここでの図示は省略したが、以上のような界面層１１および負電荷蓄積層１３がパターン形成されている酸化シリコン膜１０５上は、例えば光透過性材料からなる第１層間絶縁膜で覆われており、この第１層間絶縁膜上には埋め込みダイオードＤが設けられた受光領域を開口する遮光膜が設けられ、さらに遮光膜を覆う状態で光透過性材料からなる第２層間絶縁膜が設けられている。そして、この第２層間絶縁膜上には、必要に応じて反射防止膜や、カラーフィルター層、および集光レンズが設けられた構成となっている。
【００３０】
以上のような構成の固体撮像装置１においては、Ｐウェル拡散層１０２とその上部のＮ型拡散層１０３とからなるダイオードＤがセンサとして設けられた半導体基板１０１の表面上に、電気陰性度の高い第２金属材料が含まれた界面層１１を介して負電荷蓄積層１３が配置されている。このため、界面層１１内においては負電荷蓄積層１３側をプラス、半導体基板１０１側（ダイオードＤのＮ型拡散層１０３側）をマイナスとしたダイポールｐが形成される。このダイポールｐの影響により、負電荷蓄積層における負バイアス効果が高くなり、半導体基板１０１の表面に効果的に正電荷が引き寄せられ、この部分にホール蓄積（ホールアキュムレーション）層を形成して界面準位が補償される。
【００３１】
したがって、半導体基板１０１の表面（すなわちダイオードＤのＮ型拡散層１０３の表面）に、高温での熱処理が必要な不純物拡散層からなるホール蓄積層を設けることなく、正電荷を効果的に引き寄せてなるホール蓄積層を有するＨＡＤ構造を構成して暗電流の発生を防止することが可能になる。
【００３２】
この結果、半導体基板１０１の表面の浅い位置にダイオードＤの電荷蓄積部となるＮ型拡散層１０３を設けることができ、このダイオードＤに読出ゲート５極を介して配置したフローティングディフュージョン９への電荷の転送効率を高めることが可能になる。
【００３３】
ここで、界面層１１を設けずに負電荷蓄積層１３のみを酸化シリコン膜１０５上に設けた構成と比較した場合、上述したようなダイポールが発生する界面層１１を設けた実施形態の構成では、このダイポールｐの影響により、負電荷蓄積層における負バイアス効果が向上するため、半導体基板１０１の表面層により正電荷を引き寄せ易くなる。この結果、上述したような第１金属材料を含有することによって加工性の難易度が高い負電荷蓄積層１３の膜厚を、より薄く設定することが可能になる。尚、ダイポールｐを発生させる界面層１１は、数原子層分の厚みがあればその機能を発揮する。したがって、この界面層１１と負電荷蓄積層１３との膜厚を合わせても、界面層１１を設けずに負電荷蓄積層１３のみとした構成よりも薄膜化が達成される。
【００３４】
尚、以上のようなダイポールの形成による負電荷蓄積層における負バイアス効果の向上については、次のモデルと同様の現象によると考えられる。すなわち、ゲート絶縁膜に高誘電率膜を用いたゲメタルゲートのしきい値電圧の制御の手法として、ＨｆＳｉＯＮ等のハフニウム（Ｈｆ）系高誘電率膜上に希土類元素のキャッピング膜を成膜して、その後の熱処理によって希土類元素を拡散させる手法によって、ゲートの実効的仕事関数が変化することが報告されている（参考文献：H.C. Wen et.al., 2007 VLSI symp. P160、P. Sivasubramani et.al., 2007 VLSI symp. P68）。つまり、希土類元素が、ＨｆＳｉＯＮ膜を通過して下層の酸化シリコン膜の界面層に拡散することで、酸素（Ｏ）原子と希土類元素が形成するダイポールによって、ゲートの実効的仕事関数が変化するのである。そして、上述した実施形態の構成においては、このモデルと同様の現象によって、ダイポールの形成による負電荷蓄積層における負バイアス効果の向上が図られていると考えられる。
【００３５】
＜固体撮像装置の製造方法＞
次に図１に示した固体撮像装置の製造手順を図３に基づいて説明する。
【００３６】
先ず、図３（１）に示すように、Ｎ型の単結晶シリコンからなる半導体基板１０１の表面側に、溝型の素子分離１０１ａを形成し、各画素領域を分離する。次に、分離された各画素領域における半導体基板１０１の表面側に、イオン注入とその後の熱処理とによってＰウェル拡散層１０２を形成する。
【００３７】
その後、半導体基板１０１上における各画素領域（Ｐウェル拡散層１０２）を横切る状態で、ゲート絶縁膜３を介して転送ゲート５をパターン形成する。この際、ここでの図示を省略したリセットゲートやアンプゲートも同一プロセスで形成する。そして、必要に応じてエクステンション領域などの拡散層形成を行った後、これらのゲート電極の側壁に絶縁性のサイドウォール７を形成する。
【００３８】
次いで、転送ゲート５で仕切られたＰウェル拡散層１０２の一方側の表面層に、イオン注入とその後の熱処理とによってＮ型拡散層１０３を形成する。これにより、半導体基板１０１の表面側に、Ｐウェル拡散層１０２とＮ型拡散層１０３とからなるダイオードＤを形成する。
【００３９】
一方、転送ゲート５で仕切られたＰウェル拡散層１０２の他方側の表面層に、イオン注入とその後の熱処理とによってＮ型拡散層からなるフローティングディフュージョン９を形成する。
【００４０】
次に、図３（２）に示すように、転送ゲート５、ダイオードＤ、さらにはフローティングディフュージョン９が設けられた半導体基板１０１上に、酸化シリコン膜１０５を１−１０ｎｍの膜厚で成膜する。このような酸化シリコン膜１０５の成膜は、熱酸化法、薬液処理によるケミカル酸化法、熱ＣＶＤ法、プラズマCVD法などによって行われる。
【００４１】
次に、酸化シリコン膜１０５上に、例えば酸化アルミニウムからなる界面層形成膜１１ａを０．１−２ｎｍの膜厚または数原子層分の膜厚で成膜する。このような界面層形成膜１１の成膜は、物理気相成長法（ＰＶＤ法）、有機金属化学気相成長法（ＭＯＣＶＤ法）、原子層蒸着法（ＡＬＤ法）などによって行う。
【００４２】
その後、界面層形成膜１１ａ上に、例えば酸化ハフニウムからなる負電荷蓄積層形成膜１３ａを１−１０ｎｍ程度の膜厚で成膜する。このような負電荷蓄積層形成膜１３ａの成膜は、ＰＶＤ法、ＭＯＣＶＤ法、ＡＬＤ法などによって行う。
【００４３】
その後、図３（３）に示すように、酸化シリコン膜１０５上において負電荷蓄積層形成膜１３ａおよび界面層形成膜１１ａをパターンエッチングし、ダイオードＤが設けられた受光領域上のみにこれらの膜を残して界面層１１および負電荷蓄積層１３を形成する。この際、例えばリソグラフィー法によって負電荷蓄積層形成膜１３ａ上にレジストパターンを形成し、このレジストパターンをマスクに用いて負電荷蓄積層形成膜１３ａおよび界面層形成膜１１ａをこの順にエッチングすることにより、これらの膜１１ａ，１３ａをパターニングする。
【００４４】
そして界面層１１および負電荷蓄積層１３を形成した後には、必要に応じてさらに上層の構成要素を従来と同様に形成すれば良い。
【００４５】
以上の製造方法により、図１を用いて説明した構成の固体撮像装置を得ることができる。この製造方法では、Ｐウェル拡散層１０２およびＮ型拡散層１０３からなるダイオードＤや、Ｎ型の拡散層からなるフローティングディフュージョン９を形成した後には、高温での熱処理を必要とする拡散層からなるホール注入層を形成することなく、上述した負電荷蓄積層１３における負バイアス効果を利用して正電荷を引き寄せてなるホール蓄積層を有するＨＡＤ構造の固体撮像装置が得られる。
【００４６】
特にこの製造方法では、界面層１１を設けることで、負電荷蓄積層１３による負バイアス効果を高めることが可能であるため、負電荷蓄積層１３のみを酸化シリコン膜１０５上に設けた構成と比較して、加工性の難易度が高い負電荷蓄積層１３の膜厚を、より薄く設定することが可能になる。また、ダイポールｐを発生させる界面層１１は、数原子層分の厚みがあればその機能を発揮する。したがって、この界面層１１と負電荷蓄積層１３との膜厚を合わせても、界面層１１を設けずに負電荷蓄積層１３のみとした構成よりも薄膜化が達成される。この結果、図３（３）を用いて説明した負電荷蓄積層形成膜１３および界面層形成膜１１のパターンエッチングにおいて、段差被覆部においても下地の酸化シリコン膜１０５に影響を与えることなく、確実にこれらの膜を除去可能になる。
【００４７】
尚、上述した実施の形態は、本発明の固体撮像装置をＣＭＯＳセンサに適用した構成を説明した。しかしながら本発明なセンサを備えた固体撮像装置、特にはダイオード型のセンサーを備えた固体撮像装置に広く適用可能であり、同様の効果を得ることが可能である。例えば、図1で示したと同様のダイオードＤを受光用のセンサとして用いたＣＣＤセンサであれば、半導体基板の表面層にはダイオードＤに隣接して、不純物拡散層からなるチャネル領域および転送領域がこの順に配置され、さらにチャネル領域と転送領域上を覆う状態で第１転送電極を兼ねた読み出しゲートが設けられ、この読み出しゲートに端部を重ねて転送領域上に第２転送電極が設けられている。このような構成であっても、ダイオードＤの上部に酸化シリコン膜と界面層と負電荷蓄積層とをこの順に積層することにより、上述した実施形態と同様の効果を得ることができ、ダイオードＤから、チャネル領域を介して転送領域に読み出される電荷量を増加させることが可能である。
【図面の簡単な説明】
【００４８】
【図１】実施形態の固体撮像装置の構成を示す要部断面図である。
【図２】実施形態の固体撮像装置における界面準位の補償を説明するための要部拡大断面図である。
【図３】実施形態の固体撮像装置の製造工程図である。
【図４】従来の固体撮像装置の構成を示す要部断面図である。
【符号の説明】
【００４９】
１…固体撮像装置、５…転送ゲート（ゲート電極）、９…フローティングディフュージョン、１１…界面層、１３…負電荷蓄積層、１０１…半導体基板、１０２…Ｐウェル（Ｐ型拡散層）、１０３…Ｎ型拡散層、１０５…酸化シリコン膜、Ｄ…ダイオード（センサ）
【図１】
0005365033.tif 000002
【図２】
0005365033.tif 000003
【図３】
0005365033.tif 000004
【図４】
0005365033.tif 000005