(57)【特許請求の範囲】
【請求項１】
複数の画素が行方向及び列方向に配列され、複数の列信号線へ信号を出力する画素配列と、
前記列方向における前記画素配列の両側のうち一方の側に配置され、前記複数の列信号線を介して伝達された信号をそれぞれ保持する複数の第１の保持容量と、
前記列方向における前記画素配列の前記両側のうち前記一方の側に配置され、前記複数の列信号線を介して伝達された他の信号をそれぞれ保持する複数の第２の保持容量と、
前記複数の第１の保持容量のための第１の基準電源パターンと、
前記複数の第２の保持容量のための第２の基準電源パターンと、
を備え、
前記第１の基準電源パターンの少なくとも一部は、前記複数の第１の保持容量の基準電源電極が配列された第１の領域に配され、
前記第２の基準電源パターンの少なくとも一部は、前記複数の第２の保持容量の基準電源電極が配列された第２の領域に配され、
前記第１の領域及び前記第２の領域を含む領域の内側において、少なくとも前記第１の領域と前記第２の領域との間で、前記第１の基準電源パターンと前記第２の基準電源パターンとが分離されている
ことを特徴とする撮像装置。
【請求項２】
前記複数の第１の保持容量の前記基準電源電極のそれぞれと前記第１の基準電源パターンとは、前記第１の領域において電気的に接続され、
前記複数の第２の保持容量の前記基準電源電極のそれぞれと前記第２の基準電源パターンとは、前記第２の領域において電気的に接続された
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の領域及び前記第２の領域を含む領域の外側において前記第１の基準電源パターンと前記第２の基準電源パターンとを電気的に接続する共通基準電源パターンをさらに備え、
前記共通基準電源パターンは、基準電源パッドに電気的に接続されている
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記共通基準電源パターンの幅は、前記第１の基準電源パターンの幅及び前記第２の基準電源パターンの幅のいずれよりも広い
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第１の基準電源パターンは、第１の基準電源パッドに電気的に接続され、
前記第２の基準電源パターンは、第２の基準電源パッドに電気的に接続された
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項６】
前記複数の第１の保持容量と前記複数の第２の保持容量とは、行方向に交互に並ぶように配された
ことを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項７】
前記複数の第１の保持容量と前記複数の第２の保持容量とは、列方向に並ぶように配された
ことを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項８】
第１導電型の半導体領域と、
前記半導体領域内に配された、前記第１導電型と反対導電型である第２導電型のウエルをさらに備え、
前記複数の第１の保持容量のそれぞれは、
前記伝達された信号が入力される第１の電極と、
前記ウエル内に配され、前記基準電源電極として機能する前記第１導電型の第１の半導体領域と、
前記第１の電極と前記第１の半導体領域との間に配置された絶縁膜と、
を含み、
前記複数の第２の保持容量のそれぞれは、
前記伝達された他の信号が入力される第２の電極と、
前記ウエル内に前記第１の半導体領域と分離して配され、前記基準電源電極として機能する前記第１導電型の第２の半導体領域と、
前記第２の電極と前記第２の半導体領域との間に配置された絶縁膜と、
を含む
ことを特徴とする請求項１から７のいずれか１項に記載の撮像装置。
【請求項９】
第１導電型の半導体領域と、
前記半導体領域内に配された、前記第１導電型と反対導電型である第２導電型の第１のウエルと、
前記半導体領域内に前記第１のウエルと分離して配された前記第２導電型の第２のウエルと、
をさらに備え、
前記複数の第１の保持容量のそれぞれは、
前記伝達された信号が入力される第１の電極と、
前記第１のウエル内に配され、前記基準電源電極として機能する前記第１導電型の第１の半導体領域と、
前記第１の電極と前記第１の半導体領域との間に配置された絶縁膜と、を含み、
前記複数の第２の保持容量のそれぞれは、
前記伝達された他の信号が入力される第２の電極と、
前記第２のウエル内に配され、前記基準電源電極として機能する前記第１導電型の第２の半導体領域と、
前記第２の電極と前記第２の半導体領域との間に配置された絶縁膜と、
を含む
ことを特徴とする請求項１から７のいずれか１項に記載の撮像装置。
【請求項１０】
前記複数の第１の保持容量と前記複数の第２の保持容量との間に配され、前記複数の第１の保持容量に保持された信号をそれぞれ増幅する複数の増幅器をさらに備え、
前記複数の第２の保持容量は、前記複数の増幅器により増幅された信号を前記他の信号としてそれぞれ保持し、
前記複数の第２の保持容量が保持した前記他の信号が出力線へそれぞれ読み出される
ことを特徴とする請求項１から９のいずれか１項に記載の撮像装置。
【請求項１１】
前記出力線を介して伝達された信号を出力する出力部をさらに備え、
前記複数の第１の保持容量のそれぞれの容量値は、前記複数の第２の保持容量のそれぞれの容量値より小さく、
前記出力部には、前記第２の保持容量の容量値と前記出力線の容量値とに基づいて、前記第２の保持容量に保持された他の信号が読み出される
ことを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記複数の列信号線へ出力された信号をそれぞれ増幅する複数の他の増幅器をさらに備え、
前記複数の他の増幅器のそれぞれの基準電源パターンと、前記第１の基準電源パターンとは、前記第１の領域において電気的に接続され、
前記複数の増幅器のそれぞれの基準電源パターンと、前記第２の基準電源パターンとは、前記第２の領域において電気的に接続されている
ことを特徴とする請求項１０又は１１に記載の撮像装置。
【請求項１３】
前記複数の第１の保持容量が信号を保持している間に、前記複数の第２の保持容量により保持された他の信号が読み出される
ことを特徴とする請求項１から１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記複数の第１の保持容量と前記複数の第２の保持容量とによって互いに異なる行の画素の信号が保持される
ことを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
前記複数の第２の保持容量は、前記複数の第１の保持容量に信号が保持された後に、当該信号に応じた信号を前記他の信号として保持する
ことを特徴とする請求項１３に記載の撮像装置。
【請求項１６】
請求項１から１５のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
特許文献１の技術では、複数の画素が行方向及び列方向に配列された画素配列において、行方向に延びた複数の行制御線により駆動するための信号が各画素に供給され、列方向に延びた複数の列信号線を介して各画素の信号が読み出される。各列信号線の一端と他端とにはそれぞれ蓄積容量が接続され、２つの蓄積容量のいずれか一方の信号が読み出されているとき、画素から出力された信号が２つの蓄積容量の他方に蓄積される（図２１参照）。あるいは、各列信号線の一端にそれぞれ２つの蓄積容量が並列接続され、２つの蓄積容量のいずれか一方の信号が読み出されているとき、画素から出力された信号が２つの蓄積容量の他方に蓄積される（図２２参照）。これにより、特許文献１によれば、ブランキング期間（センサ出力のない期間）が短縮され、総読み出し期間を短縮できる。
【０００３】
特許文献２の技術では、複数の列信号線のそれぞれに、２つの蓄積容量と２つのアンプとが交互に接続され、２つの蓄積容量の一方に蓄積された信号が２つのアンプの一方により増幅されて２つの蓄積容量の他方に蓄積される。その２つの蓄積容量の他方に蓄積された信号は、２つのアンプの他方により増幅されて後段の出力線へと読み出される。
【特許文献１】特開２００１−４５３７８号公報
【特許文献２】特開平１１−１５０２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１及び特許文献２の技術では、２つの蓄積容量における信号が入力される電極と対向する基準電源電極についての詳細な記載がない。例えば、どのような基準電源パターン（グランドパターン）により基準電源電圧（グランド電圧）を供給するのかについても記載がない。
【０００５】
仮に、２つの蓄積容量（保持容量）の基準電源電極（グランド電極）に対して１つの基準電源パターンにより基準電源電圧を供給する場合を考える。２つの蓄積容量のいずれか一方の蓄積容量に画素から信号が転送されているとき、その蓄積容量の基準電源電極の電位が変動することがある。その電位の変動は、１つの基準電源パターンを介して他方の蓄積容量の基準電源電極にも伝達され得る。他方の蓄積容量の基準電源電極の電位が変動すると、その変動は、他方の蓄積容量から読み出される信号にノイズとして混入する可能性がある。
【０００６】
本発明の目的は、列信号線を介して異なるタイミングで伝達された信号を保持するための２つの保持容量における一方の保持容量に画素から信号が転送される際に他方の保持容量の基準電源電極の電位が変動することを抑制することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の側面に係る撮像装置は、複数の画素が行方向及び列方向に配列され、複数の列信号線へ信号を出力する画素配列と、前記列方向における前記画素配列の両側のうち一方の側に配置され、前記複数の列信号線を介して伝達された信号をそれぞれ保持する複数の第１の保持容量と、前記列方向における前記画素配列の前記両側のうち前記一方の側に配置され、前記複数の列信号線を介して伝達された他の信号をそれぞれ保持する複数の第２の保持容量と、前記複数の第１の保持容量のための第１の基準電源パターンと、前記複数の第２の保持容量のための第２の基準電源パターンと、を備え、前記第１の基準電源パターンの少なくとも一部は、前記複数の第１の保持容量の基準電源電極が配列された第１の領域に配され、前記第２の基準電源パターンの少なくとも一部は、前記複数の第２の保持容量の基準電源電極が配列された第２の領域に配され、前記第１の領域及び前記第２の領域を含む領域の内側において、少なくとも前記第１の領域と前記第２の領域との間で、前記第１の基準電源パターンと前記第２の基準電源パターンとが分離されている。
【０００８】
本発明の第２側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、列信号線を介して異なるタイミングで伝達された信号を保持するための２つの保持容量における一方の保持容量に画素から信号が転送される際に他方の保持容量の基準電源電極の電位が変動することを抑制することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の第１実施形態に係る撮像装置１の構成を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１の概略構成図である。
【００１１】
撮像装置１は、画素配列ＰＡ、垂直走査回路１０２、複数の第１の保持容量１０３、複数の第２の保持容量１０４、水平走査回路１０６、第１の基準電源パターン１０７、第２の基準電源パターン１０８、及び共通基準電源パターン１２０を備える。
【００１２】
画素配列ＰＡでは、複数の画素Ａ１１〜Ｂ２ｎが行方向及び列方向に配列されている。各画素Ａ１１〜Ｂ２ｎは、光電変換部ＰＤ、転送部Ｍ１、電荷電圧変換部ＦＤ、及び出力部Ｍ２を含む（図３参照）。光電変換部は、入射光に応じて発生した電荷を蓄積する。光電変換部は、例えば、フォトダイオードである。転送部Ｍ１は、アクティブな転送信号φＴＸが垂直走査回路１０２から供給された際に、光電変換部ＰＤで発生した電荷を電荷電圧変換部ＦＤへ転送する。転送部Ｍ１は、例えば、転送ＭＯＳトランジスタである。電荷電圧変換部ＦＤは、転送された電荷を電圧に変換し、変換した電圧を出力部Ｍ２へ入力する。電荷電圧変換部ＦＤは、例えば、フローティングディフュージョンである。出力部Ｍ２は、入力された電圧に応じた信号を列信号線１００へ出力する。出力部Ｍ２は、例えば、ソースフォロア回路を構成する増幅ＭＯＳトランジスタである。なお、複数の列信号線１００は、それぞれ、列方向に延びており、各列の画素から出力された信号を伝達する。
【００１３】
垂直走査回路（ＶＳＲ）１０２は、画素配列ＰＡを垂直方向（列方向）に走査することにより、信号を列信号線１００へ出力するように各画素Ａ１１〜Ｂ２ｎを駆動する。
【００１４】
複数の第１の保持容量１０３のそれぞれは、列信号線１００を介して各列の画素に接続されている。複数の第１の保持容量１０３は、複数の列信号線１００を介して伝達された信号をそれぞれ保持する。各第１の保持容量は、後述のように、信号が入力される信号電極（第１の電極）と、その信号電極に対向する基準電源電極とを含む。複数の第１の保持容量１０３は、第１の領域Ｒ１に配されている。
【００１５】
複数の第２の保持容量１０４のそれぞれは、列信号線１００を介して各列の画素に接続されている。複数の第２の保持容量１０４は、複数の列信号線１００を介して伝達された他の信号をそれぞれ保持する。各第２の保持容量は、後述のように、信号が入力される信号電極（第２の電極）と、その信号電極に対向する基準電源電極とを含む。複数の第２の保持容量１０４は、第２の領域Ｒ２に配されている。
【００１６】
水平走査回路（ＨＳＲ）１０６は、複数の第１の保持容量１０３及び複数の第２の保持容量１０４をそれぞれ水平方向に走査する。これにより、第１の保持容量に保持された信号と第２の保持容量に保持された他の信号とがそれぞれ共通出力線１０５へ読み出される。
【００１７】
第１の基準電源パターン１０７は、第１の保持容量のためのパターンであり、その一部が第１の領域Ｒ１に配されている。第１の基準電源パターン１０７は、各第１の保持容量の基準電源電極に電気的に接続されている。
【００１８】
第２の基準電源パターン１０８は、第２の保持容量のパターンであり、その一部が第２の領域Ｒ２に配されている。第２の基準電源パターン１０８は、各第２の保持容量の基準電源電極に電気的に接続されている。
【００１９】
共通基準電源パターン１２０は、第１の領域Ｒ１及び第２の領域Ｒ２を含む領域ＣＲの外側において第１の基準電源パターン１０７と第２の基準電源パターン１０８とを電気的に接続する。共通基準電源パターン１２０は、基準電源パッド１０９に電気的に接続されている。共通基準電源パターン１２０の幅Ｗ１２０は、第１の基準電源パターン１０７の幅Ｗ１０７及び第２の基準電源パターン１０８の幅Ｗ１０８のいずれよりも広い。このため、共通基準電源パターン１２０の配線抵抗は、第１の基準電源パターン１０７の配線抵抗及び第２の基準電源パターン１０８の配線抵抗のいずれよりも低い。
【００２０】
ここで、第１の領域Ｒ１及び第２の領域Ｒ２を含む領域ＣＲの内側において、少なくとも第１の領域Ｒ１と第２の領域Ｒ２との間で、第１の基準電源パターン１０７と第２の基準電源パターン１０８とが分離されている。これにより、第１の保持容量に画素から信号が転送される際に第１の保持容量の基準電源電極の電位が変動したとしても、その電位の変動は、第１の基準電源パターン１０７から第２の基準電源パターン１０８へ直接伝達されにくい。このため、第２の保持容量の基準電源電極の電位が変動しにくい。すなわち、列信号線を介して異なるタイミングで伝達された信号を保持するための２つの保持容量における一方の保持容量に画素から信号が転送される際に他方の保持容量の基準電源電極の電位が変動することを抑制することができる。
【００２１】
また、第１の保持容量の基準電源電極の電位が変動した場合、その電位の変動は、第１の基準電源パターン１０７から共通基準電源パターン１２０に伝達される。このとき、共通基準電源パターン１２０の配線抵抗が第２の基準電源パターン１０８の配線抵抗より低いので、その電位の変動は、共通基準電源パターン１２０から容易に基準電源パッド１０９経由で外部へ排出され得る。この点からも、第１の保持容量の基準電源電極の電位の変動は、第２の保持容量の基準電源電極に伝達されにくい。
【００２２】
次に、本発明の第１実施形態に係る撮像装置１の回路構成例を、図２及び図３を用いて説明する。図２は、本発明の第１実施形態に係る撮像装置１の回路構成例を示す図である。図３は、図２を簡略化した回路図である。
【００２３】
第１の保持容量１３０１は、容量Ｃｔｎ１又は容量Ｃｔｓ１である。容量Ｃｔｎ１は、第１の画素（例えば、画素Ａ１１）から出力された基準信号成分（ノイズレベルのＮ信号）を保持するための容量である。容量Ｃｔｓ１は、第１の画素から出力された画素信号成分（光信号レベルのＳ信号）を保持するための容量である。容量Ｃｔｎ１及び容量Ｃｔｓ１は、第１の領域Ｒ１に配されている。容量Ｃｔｎ１の基準電源電極及び容量Ｃｔｓ１の基準電源電極は、第１の基準電源パターン１０７に接続されている。
【００２４】
スイッチ素子Ｔｎ１は、アクティブな制御パルスφＴｎ１を受けた際に、オンして、列信号線１００と容量Ｃｔｎ１とを導通させる。容量Ｃｔｎ１は、列信号線１００により伝達された第１の画素のＮ信号を蓄積する。スイッチ素子Ｔｎ１は、ノンアクティブな制御パルスφＴｎ１を受けた際に、オフして、列信号線１００と容量Ｃｔｎ１とを遮断する。容量Ｃｔｎ１は、Ｎ信号を保持する。
【００２５】
スイッチ素子Ｔｓ１は、アクティブな制御パルスφＴｓ１を受けた際に、オンして、列信号線１００と容量Ｃｔｓ１とを導通させる。容量Ｃｔｓ１は、列信号線１００により伝達された第１の画素のＳ信号を蓄積する。スイッチ素子Ｔｓ１は、ノンアクティブな制御パルスφＴｓ１を受けた際に、オフして、列信号線１００と容量Ｃｔｓ１とを遮断する。容量Ｃｔｓ１は、Ｓ信号を保持する。
【００２６】
第２の保持容量１４０１は、容量Ｃｔｎ２又は容量Ｃｔｓ２である。容量Ｃｔｎ２は、第２の画素（例えば、画素Ｂ１１）から出力された基準信号成分（ノイズレベルのＮ信号）を保持するための容量である。容量Ｃｔｓ２は、第２の画素から出力された画素信号成分（光信号レベルのＳ信号）を保持するための容量である。容量Ｃｔｎ２及び容量Ｃｔｓ２は、第２の領域Ｒ２に配されている。容量Ｃｔｎ２の基準電源電極及び容量Ｃｔｓ２の基準電源電極は、第２の基準電源パターン１０８に接続されている。
【００２７】
スイッチ素子Ｔｎ２は、アクティブな制御パルスφＴｎ２を受けた際に、オンして、列信号線１００と容量Ｃｔｎ２とを導通させる。容量Ｃｔｎ２は、列信号線１００により伝達された第２の画素のＮ信号を蓄積する。スイッチ素子Ｔｎ２は、ノンアクティブな制御パルスφＴｎ２を受けた際に、オフして、列信号線１００と容量Ｃｔｎ２とを遮断する。容量Ｃｔｎ２は、Ｎ信号を保持する。
【００２８】
スイッチ素子Ｔｓ２は、アクティブな制御パルスφＴｓ２を受けた際に、オンして、列信号線１００と容量Ｃｔｓ２とを導通させる。容量Ｃｔｓ２は、列信号線１００により伝達された第２の画素のＳ信号を蓄積する。スイッチ素子Ｔｓ１は、ノンアクティブな制御パルスφＴｓ２を受けた際に、オフして、列信号線１００と容量Ｃｔｓ２とを遮断する。容量Ｃｔｓ２は、Ｓ信号を保持する。
【００２９】
スイッチ素子Ｈ１は、水平走査回路１０６が第１の列（例えば、画素Ａ１１〜Ｂ２１の列）を選択しており制御信号φＳ１がアクティブな第１の期間に、オンする。これにより、容量Ｃｔｎ１に保持された第１の画素のＮ信号と、容量Ｃｔｓ１に保持された第１の画素のＳ信号とは、共通出力線へ読み出されて差動アンプ２０１へ供給される。
【００３０】
差動アンプ２０１は、第１の画素のＮ信号とＳ信号との差分を演算する（ＣＤＳ処理を行う）ことにより、ノイズ成分が除去された第１の画素の画像信号を出力する。
【００３１】
スイッチ素子Ｈ２は、水平走査回路１０６が第１の列を選択しており制御信号φＳ２がアクティブな第２の期間に、オンする。これにより、容量Ｃｔｎ２に保持された第２の画素のＮ信号と、容量Ｃｔｓ２に保持された第２の画素のＳ信号とは、共通出力線へ読み出されて差動アンプ２０１へ供給される。
【００３２】
差動アンプ２０１は、第２の画素のＮ信号とＳ信号との差分を演算する（ＣＤＳ処理を行う）ことにより、ノイズ成分が除去された第２の画素の画像信号を出力する。
【００３３】
次に、本発明の第１実施形態に係る撮像装置１の動作を、図４を用いて説明する。図４は、本発明の第１実施形態に係る撮像装置１の動作を示すタイミングチャートである。図４に示す制御信号φＴｘは、垂直走査回路１０２から画素配列ＰＡの各画素へ供給される。制御信号φＨ１、φＨ２は、水平走査回路１０６及びスイッチ素子Ｓ１，Ｓ２から、スイッチ素子Ｈ１，Ｈ２へそれぞれ供給される。他の制御信号は、垂直走査回路１０２又は水平走査回路１０６から供給される。
【００３４】
時刻ｔ１より開始されるｋ行目の水平転送期間ＨＴｋ中に、各列の制御信号φＨ２が順次にアクティブになるので、各列のスイッチ素子Ｈ２が順次にオンする。これにより、各列の容量Ｃｔｎ２，Ｃｔｓ２からｋ行目の画素のＮ信号，Ｓ信号が共通出力線１０５へ読み出される。
【００３５】
水平転送期間ＨＴｋ中の時刻ｔ２において、制御信号φＴｎ１がアクティブになるので、スイッチ素子Ｔｎ１は、オンし、ｋ＋１行目の画素のＮ信号を容量Ｃｔｎ１に転送する。
【００３６】
水平転送期間ＨＴｋ中の時刻ｔ３において、制御信号φＴｓ１がアクティブになるので、スイッチ素子Ｔｓ１は、オンする。
【００３７】
水平転送期間ＨＴｋ中の時刻ｔ４において、制御信号φＴｘがアクティブになるので、転送部（転送ＭＯＳトランジスタ）Ｍ１は、オンして、ｋ＋１行目の画素のＳ信号がＣｔｓ１へと転送される。
【００３８】
このように、水平転送期間ＨＴｋにおいて、ｋ行目の画素の信号が共通出力線へ読み出される動作と、ｋ＋１行目の画素の信号が保持容量へ転送される動作とは、並行して行われる。すなわち、ｋ行目の画素の信号の水平転送期間ＨＴｋと、ｋ＋１行目の画素の信号の垂直ブランキング期間ＢＬＫｋ＋１とは、重なっている。
【００３９】
時刻ｔ５より開始する水平転送期間ＨＴｋ＋１中に、各列の制御信号φＨ１が順次にアクティブになるので、各列のスイッチ素子Ｈ１が順次にオンする。これにより、各列の容量Ｃｔｎ１，Ｃｔｓ１からｋ＋１行目の画素のＮ信号，Ｓ信号が共通出力線１０５へ読み出される。
【００４０】
水平転送期間ＨＴｋ＋１中の時刻ｔ６において、制御信号φＴｎ２がアクティブになるので、スイッチ素子Ｔｎ２は、オンし、ｋ＋２行目の画素のＮ信号を容量Ｃｔｎ２に転送する。
【００４１】
水平転送期間ＨＴｋ＋１中の時刻ｔ７において、制御信号φＴｓ２がアクティブになるので、スイッチ素子Ｔｓ２は、オンする。。
【００４２】
水平転送期間ＨＴｋ＋１中の時刻ｔ８において、制御信号φＴｘがアクティブになるので、転送部（転送ＭＯＳトランジスタ）Ｍ１は、オンして、ｋ＋２行目の画素のＳ信号がＣｔｓ２へと転送される。
【００４３】
このように、水平転送期間ＨＴｋ＋１において、ｋ＋１行目の画素の信号が共通出力線へ読み出される動作と、ｋ＋２行目の画素の信号が保持容量へ転送される動作とは、並行して行われる。すなわち、ｋ＋１行目の画素の信号の水平転送期間ＨＴｋ＋１と、ｋ＋２行目の画素の信号の垂直ブランキング期間ＢＬＫｋ＋２とは、重なっている。
【００４４】
上述の通り、ＢＬＫ期間を前行の水平転送期間に重ねることにより、読み出し時間が短縮され、単位時間あたりの撮像枚数が向上するという利点がある。しかしながら、従来は従来技術の課題の項で述べたように、ＢＬＫ期間と水平走査期間が重複することにより、出力信号にノイズを重畳することがあった。以下で、本発明の効果として、このノイズの重畳が抑制される機構を説明する。
【００４５】
図３において、水平走査回路１０２の駆動によってスイッチ素子Ｈ１の水平転送が行なわれている期間に、スイッチ素子Ｔｎ２をオンすることにより、所定の画素の電荷電圧変換部ＦＤに保持されていた基準信号成分を第２の保持容量Ｃｔｎ２へと転送する。このとき、スイッチ素子Ｔｎ２のオンによって電荷の移動が生じノイズが生じる場合がある。しかし、転送される信号と転送前に容量Ｃｔｎ２に保持されていた信号とがともに基準信号成分であるので、スイッチ素子Ｔｎ２がオンした際の信号電極の電位の変動は小さい。
【００４６】
次に、スイッチ素子Ｔｓ２をオンし、重ねて所定の画素の転送部（転送ＭＯＳトランジスタ）Ｍ１をオンすることで、画素信号が容量Ｃｔｓ２へと転送される。このとき、特に光照射時において、前のフレームで容量Ｃｔｓ２には大きな信号成分が保持されているような場合、スイッチ素子Ｔｓ２をオンするタイミングで電荷の移動が生じる。基準電源パターンには抵抗成分（配線抵抗）が存在するため、このような電荷の移動が生じると基準電源パターンにより伝達される基準電源電位が変動する。
【００４７】
ここで、仮に、第１の保持容量１０３（Ｃｔｎ１、Ｃｔｓ１）と第２の保持容量１０４（Ｃｔｎ２、Ｃｔｓ２）とが１つの基準電源パターンに接続されている場合を考える。この場合、ＢＬＫ動作と水平走査期間とが重複させた際に、一方の保持容量の基準電源電位の変動が他方の保持容量の基準電源電位をも変動させるので、他方の保持容量が保持しようとする信号にノイズが重畳する。ノイズが重畳する様子を図２０に示す。図２０は、第１の保持容量と第２の保持容量とが１つの基準電源パターンに接続されていると仮定した場合におけるスイッチ素子Ｔｓ１をオンさせた際の容量Ｃｔｎ２又はＣｔｓ２の基準電源電極の電位の変動を示す図である。図１９に示されるように、スイッチ素子Ｔｓをオンするタイミングで、第２の保持容量の基準電源電極の電位が変動する為、第２の保持容量が保持する信号が安定するまでに時間を要する。また、被写体の低輝度信号と高輝度信号とでは保持容量に保持された電荷量が異なるため、混入するノイズのレベルが異なる。このように、一定の期間にわたってレベルが変動する、かつ、輝度によってレベルが異なる性質をもつノイズは補正が困難となる。
【００４８】
その１つの基準電源パターンの幅を大きくすることによりその配線抵抗を下げれば、このようなノイズを低減できるようにも考えられる。しかし、１つの基準電源パターンの抵抗を下げる対策は大きな面積を必要とするので、近年における画素や保持容量を形成する領域を微細化する要求が高い状況では、そのような対策と取ることは困難である。
【００４９】
それに対して、本実施形態では、第１の保持容量１０３１（Ｃｔｎ１、Ｃｔｓ１）と第２の保持容量１０４１（Ｃｔｎ２、Ｃｔｓ２）との基準電源電極を、それぞれ、第１の基準電源パターン１０７と第２の基準電源パターン１０８とに接続する。これにより、第１の保持容量１０３１（Ｃｔｎ１、Ｃｔｓ１）と第２の保持容量１０４１（Ｃｔｎ２、Ｃｔｓ２）との基準電源電極を互いに電気的に分離している。そのため、Ｃｔｓ２の基準電源電極の電位が変動しても、Ｃｔｎ１、Ｃｔｓ１の基準電源電極の電位の変動は小さい（図２０に示す場合に比較してノイズの振幅は約１／１０になる）。その結果、ＢＬＫ期間と水平走査期間とが時間的に重なりをもつ場合においても、基準電源電位の変動により発生するノイズの重畳を抑制できる。
【００５０】
本実施形態で開示する通り、保持容量の基準電源電極を電気的に分離することは面積の増大を最小限にしながら、ノイズを著しく低減できる。画素や保持容量を形成する領域の外側においては、基準電源パターンの幅を広くすることが比較的容易である。したがって、そのような領域では、第１の保持容量と第２の保持容量との基準電源パターンを必ずしも分離しなくともよい。本実施形態では、図１に示すように、領域ＣＲの内側において、第１の保持容量１０３の第１の基準電源パターン１０７と第２の保持容量１０４の第２の基準電源パターン１０８とを電気的に分離している。領域ＣＲの外側において、面積の大きな配線が形成できるので、幅の広い共通基準電源パターン１２０へ第１の基準電源パターン１０７と第２の基準電源パターン１０８とを接続し、パッド数の増大を防止している。パッド数の増大を許せば、撮像装置１ａが図５に示す構成をしていても良い。すなわち、第１の基準電源パターン１０７と第２の基準電源パターン１０８とは、それぞれ、第１の基準電源パッド１１０、第２の基準電源パッド１１１に接続されることにより、パッドにいたるまで電気的に分離されていてもよい。
【００５１】
なお、基準電源パターンにより保持容量Ｃｔの基準電源電極へ供給する基準電源電圧は、グランド電圧でも良いし、基準となる他の固定電圧でもよい。
【００５２】
また、回路構成は、第１、第２の保持容量を備え、水平転送期間中にＢＬＫ動作の行える回路構成となっていれば、本実子形態の回路構成と異なっていても良い。
【００５３】
また、本実施形態においては、画素配列ＰＡの片側のみに第１、第２保持容量を備えた例を示したが、撮像装置１ｂが図６に示す構成をしていても良い。すなわち、画素配列ＰＡを他方の側に同じく第１、第２の保持容量、共通出力線、及び水平走査回路を備えていてもよい。この場合には、画素信号を列ごとに上下に振り分けて読み出すことができ、さらに高速読み出しが可能となる。
【００５４】
次に、第１の保持容量及び第２の保持容量の断面構成例を、図７を用いて説明する。図７は、第１の保持容量及び第２の保持容量の断面構成例を示す断面図である。
【００５５】
半導体基板ＳＢにおけるｎ型（第１導電型）の半導体領域７０１には、ｎ型（第１導電型）と反対導電型であるｐ型（第２導電型）のウエル７０２が形成されている。さらに、ウエル７０２内（ウエル内）には、第１の保持容量１０３１の基準電源電極として機能するｎ型の第１の半導体領域７０３を形成している。第１の半導体領域７０３の上部に、酸化膜７０４を介してポリシリコン層７０５を堆積させる。ポリシリコン層７０５を信号電極、第１の半導体領域７０３を基準電源電極として、第１の保持容量１０３１が形成されている。本実施形態においては、ｎ型の半導体領域７０１内（半導体領域内）に設けたｐ型のウエル７０２の電位は基準電源電位であり、また、ウエル７０２内に形成された第１の半導体領域７０３も基準電源パターンにより基準電源電位へと接続されている。一方、上部のポリシリコン層７０５には信号が書き込まれる。
【００５６】
また、ウエル７０２内には、第２の保持容量１０４１の基準電源電極となるｎ型の第２の半導体領域７０６を形成している。第２の半導体領域７０６の上部に、酸化膜７０７を介してポリシリコン層７０８を堆積させる。ポリシリコン層７０８は、第２の保持容量１０４１の信号電極として機能し、第２の半導体領域７０６は、第２の保持容量１０４１の基準電源電極として機能する。本実施形態においては、ｎ型の半導体領域７０１内に設けたｐ型のウエル７０２の電位は基準電源電位であり、また、ウエル７０２内に形成された第２の半導体領域７０６も基準電源パターンにより基準電源電位へと接続されている。一方、上部のポリシリコン層７０８には信号が書き込まれる。
【００５７】
ここで、第２の半導体領域７０６は、ウエル７０２内に第１の半導体領域７０３と電気的に分離して配されている。これにより、第１の保持容量の基準電源電極の電位の変動が第２の保持容量の基準電源電極へ伝達されにくくなっている。
【００５８】
次に、第１の保持容量及び第２の保持容量のレイアウト構成例を、図８を用いて説明する。図８は、第１の保持容量及び第２の保持容量のレイアウト構成例を示す図である。
【００５９】
ポリシリコン層７０５とウエル３０２内の第１の半導体領域７０３とにより第１の保持容量１０３１が形成される。ポリシリコン層７０８とウエル３０２内の第２の半導体領域７０６とにより第２の保持容量１０４１が形成される。第１の保持容量１０３１と第２の保持容量１０４１とが水平方向（行方向）に配された組は、さらに水平方向（行方向）に繰り返し配列されている。すなわち、複数の第１の保持容量１０３と複数の第２の保持容量１０４とは、第１の領域Ｒ１及び第２の領域Ｒ２を含む領域ＣＲの内側において、行方向に交互に並ぶように配されている。複数の第１の保持容量１０３のそれぞれと第１の基準電源パターン１０７とは、コンタクト３０３を介して、第１の領域Ｒ１において電気的に接続されている。複数の第２の保持容量１０４のそれぞれと第２の基準電源パターン１０８とは、コンタクト３０４を介して、第２の領域Ｒ２において電気的に接続されている。図８に示すレイアウト構成により、列信号線と共通出力線との間に第１の保持容量と第２の保持容量とを並列に設けた回路構成（図２参照）を容易に実現できる。
【００６０】
なお、図８に示すレイアウト構成は、列信号線と共通出力線との間に第１の保持容量と第２の保持容量とを直列に設けた回路構成（図１５参照）を実現するのに用いられても良い。
【００６１】
また、保持容量の構成は必ずしもＭＯＳキャパシタなくともよく、図９に示すメタル／絶縁膜／メタルで構成される容量でよく、図１０に示すポリシリコン／絶縁膜／ポリシリコンで構成される容量でよい。少なくとも、第１の保持容量の基準電源電極と第２の保持容量の基準電源電極とが互いに電気的に分離されていればよい。
【００６２】
次に、本発明の撮像装置を適用した撮像システムの一例を図１１に示す。
【００６３】
撮像システム９０は、図１１に示すように、主として、光学系、撮像装置１及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００６４】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００６５】
撮影レンズ９２は、入射した光を屈折させて、撮像装置１の画素配列（撮像面）に被写体の像を形成する。
【００６６】
絞り９３は、光路上において撮影レンズ９２と撮像装置１との間に設けられ、撮影レンズ９２を通過後に撮像装置１へ導かれる光の量を調節する。
【００６７】
撮像装置１は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１は、その画像信号を画素配列から読み出して出力する。
【００６８】
撮像信号処理回路９５は、撮像装置１に接続されており、撮像装置１から出力された画像信号を処理する。
【００６９】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００７０】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００７１】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００７２】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００７３】
タイミング発生部９８は、撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００７４】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００７５】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００７６】
以上の構成により、撮像装置１において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００７７】
次に、本発明の第２実施形態に係る撮像装置について、図１２を用いて説明する。図１２は、本発明の第２実施形態に係る撮像装置のレイアウト構成例を示す図である。
【００７８】
本実施形態に係る撮像装置の構成は、次の点で第１実施形態と異なる。第１の保持容量１０３１と第２の保持容量１０４１とが垂直方向（列方向）に配された組は、さらに水平方向（行方向）に繰り返し配列されている。すなわち、複数の第１の保持容量１０３と複数の第２の保持容量１０４とは、第１の領域Ｒ１及び第２の領域Ｒ２を含む領域ＣＲの内側において、列方向に並ぶように配されている。図１２に示すレイアウト構成により、列信号線と共通出力線との間に第１の保持容量と第２の保持容量とを直列に設けた回路構成（図１５参照）を容易に実現できる。
【００７９】
なお、図１２に示すレイアウト構成は、列信号線と共通出力線との間に第１の保持容量と第２の保持容量とを並列に設けた回路構成（図２参照）を実現するのに用いられても良い。
【００８０】
また、図１３に示すように、撮像装置は、ウエル７０２の代わりに第１のウエル７０２ａ及び第２のウエル７０２ｂを備えても良い。第１のウエル７０２ａは、第１の領域Ｒ１において半導体領域７０１内に配されたｐ型の領域である。第２のウエル７０２ｂは、第２の領域Ｒ２において半導体領域７０１内に第１のウエル７０２ａと分離して配されたｐ型の領域である。第１の保持容量１０３１の基準電源電極となる第１の半導体領域７０３が第１のウエル７０２ａ内（第１のウエル内）に配されている。第２の保持容量１０３２の基準電源電極となる第２の半導体領域７０６が第２のウエル７０２ｂ内（第２のウエル内）に配されている。これにより、第１の保持容量１０３１の基準電源電極の電位の変動が、さらに、第２の保持容量１０３２の基準電源電極へ伝達されにくくなっている。
【００８１】
本発明の第３実施形態に係る撮像装置について、図１４及び図１５を用いて説明する。図１４は、本発明の第３実施形態に係る撮像装置の構成図である。図１５は、本発明の第３実施形態に係る撮像装置の回路構成例を示す図である。
【００８２】
本実施形態に係る撮像装置の構成は、次の点で第１実施形態と異なる。列信号線１００と共通出力線１０５との間に第１の保持容量１０３１と第２の保持容量１０４１とが直列に設けられている。第１の保持容量１０３１と第２の保持容量１０４１との間には、増幅器１１２１と開閉器１１４１とが配されている。増幅器１１２１は、例えば、バッファアンプＢＡｎ，ＢＡｓである。開閉器１１４１は、例えば、スイッチ素子Ｔｎ３，Ｔｓ３である。
【００８３】
すなわち、複数の第１の保持容量１０３により保持された信号は、複数の増幅器１１２へそれぞれ出力される。複数の増幅器１１２は、複数の第１の保持容量１０３に保持された信号をそれぞれ増幅する。複数の第２の保持容量１０４は、複数の増幅器１１２により増幅された信号を他の信号としてそれぞれ保持し、その後、保持した他の信号を共通出力線１０５へそれぞれ読み出される。
【００８４】
出力部１３０は、共通出力線１０５を介して伝達しされた信号を出力する。ここで、複数の第１の保持容量１０３のそれぞれの容量値は、複数の第２の保持容量１０４の容量値より小さくてもよい。これは、第１の保持容量と第２の保持容量との間に設けた増幅器１１２１により、信号を増幅できるためであり、また面積も小さくすることが可能である。      
【００８５】
出力部１３０には、第２の保持容量１０４１の容量値と共通出力線１０５の容量値とに基づいて、第２の保持容量に保持された他の信号が読み出される。このとき、複数の第２の保持容量１０４のそれぞれの容量値が複数の第１の保持容量１０３のそれぞれの容量値より大きいので、ゲインを低下させずに共通出力線へ他の信号が読み出されるようにできる。この容量値とは例えば、同一構造からなる保持容量であれば、その電極面積で比較することが可能である。
【００８６】
また、本実施形態に係る撮像装置の動作は、図１６に示すように、次の点で第１実施形態と異なる。
【００８７】
時刻ｔ１より開始されるｋ行目の水平転送期間ＨＴｋ中に、各列の制御信号φＨ１が順次にアクティブになるので、各列のスイッチ素子Ｈ１が順次にオンする。
【００８８】
ｋ行目の水平転送期間ＨＴｋとｋ＋１行目の水平転送期間ＨＴｋ＋１との間におけるｋ＋１行目の予備的な水平転送期間ＰＨＴｋ＋１中に、制御信号φＴｎ３，φＴｓ３がそれぞれアクティブになるので、スイッチ素子Ｔｎ３，Ｔｓ３は、それぞれオンする。これにより、各列の容量Ｃｔｎ１，Ｃｔｓ１からｋ＋１行目の画素のＮ信号，Ｓ信号が各列の容量Ｃｔｎ１，Ｃｔｓ１へそれぞれ転送される。
【００８９】
なお、第１の保持容量と第２の保持容量との接続に関しては回路形式を限定しない、ゲインをかける構成でもよく、またはボルテージフォロワやソースフォロワ等の回路形式でもよい。
【００９０】
本発明の第４実施形態に係る撮像装置について、図１７及び図１８を用いて説明する。図１７は、本発明の第４実施形態に係る撮像装置の構成図である。図１８は、本発明の第４実施形態に係る撮像装置の回路構成例を示す図である。
【００９１】
本実施形態に係る撮像装置の構成は、次の点で第１実施形態と異なる。列信号線１００と複数の第１の保持容量１０３との間に複数の他の増幅器１１３が設けられている。列信号線１００と他の増幅器１１３１との間には、列信号線１００と容量Ｃ０とをショートもしくはオープンするスイッチＶＬが設けられている。また、他の増幅器１１３１の入力端子と出力端子との間には、増幅器の帰還回路をショートもしくはオープンするスイッチＣ０Ｒと、スイッチＳＷ１〜ＳＷ３及び容量Ｃｆ１〜Ｃｆ３とが並列接続されている。
【００９２】
この構成により、他の増幅器１１３１は、Ｃ０／（Ｃｆ１〜Ｃｆ３のうち選択されたものの和）の比のゲインをかけることができる。Ｃｆ１〜Ｃｆ３は、直列に接続されるスイッチＳＷ１〜ＳＷ３がオンするにより選択される。すなわち、帰還容量を変化させることができ、ゲインが可変となる構成となっている。
【００９３】
複数の増幅器１１２のそれぞれと第２の基準電源パターン１０８とは、図１７に示すように、第２の領域Ｒ２において電気的に接続されている。
【００９４】
複数の他の増幅器１１３のそれぞれと第３の基準電源パターン１１４とは、第３の領域Ｒ３において電気的に接続されている。第３の領域Ｒ３は、画素配列ＰＡと第１の領域Ｒ１との間に配された領域である。
【００９５】
なお、図１９に示すように、複数の他の増幅器１１３のそれぞれと第１の基準電源パターン１０７とが、第１の領域Ｒ１において電気的に接続されていてもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１実施形態に係る撮像装置１の概略構成図。
【図２】本発明の第１実施形態に係る撮像装置１の回路構成例を示す図。
【図３】図２を簡略化した回路図。
【図４】本発明の第１実施形態に係る撮像装置１の動作を示すタイミングチャート。
【図５】本発明の第１実施形態の変形例に係る撮像装置１ａの概略構成図。
【図６】本発明の第１実施形態の別の変形例に係る撮像装置１ｂの概略構成図。
【図７】第１の保持容量及び第２の保持容量の断面構成例を示す断面図（変形例）。
【図８】第１の保持容量及び第２の保持容量のレイアウト構成例を示す図（変形例）
【図９】保持容量の断面図（変形例）。
【図１０】保持容量の断面図（変形例）。
【図１１】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図１２】本発明の第２実施形態に係る撮像装置のレイアウト構成例を示す図。
【図１３】保持容量のレイアウト構成例を示す図（変形例）。
【図１４】本発明の第３実施形態に係る撮像装置の構成図。
【図１５】本発明の第３実施形態に係る撮像装置の回路構成例を示す図。
【図１６】本発明の第３実施形態に係る撮像装置の動作を示すタイミングチャート。
【図１７】本発明の第４実施形態に係る撮像装置の構成図。
【図１８】本発明の第４実施形態に係る撮像装置の回路構成例を示す図。
【図１９】本発明の第４実施形態の変形例に係る撮像装置の構成図。
【図２０】本発明の課題を説明するための図。
【図２１】背景技術を説明するための図。
【図２２】背景技術を説明するための図。
【符号の説明】
【００９７】
１，１ａ，１ｂ  撮像装置
９０  撮像システム
【図１】
0005173503.tif 000002
【図２】
0005173503.tif 000003
【図３】
0005173503.tif 000004
【図４】
0005173503.tif 000005
【図５】
0005173503.tif 000006
【図６】
0005173503.tif 000007
【図７】
0005173503.tif 000008
【図８】
0005173503.tif 000009
【図９】
0005173503.tif 000010
【図１０】
0005173503.tif 000011
【図１１】
0005173503.tif 000012
【図１２】
0005173503.tif 000013
【図１３】
0005173503.tif 000014
【図１４】
0005173503.tif 000015
【図１５】
0005173503.tif 000016
【図１６】
0005173503.tif 000017
【図１７】
0005173503.tif 000018
【図１８】
0005173503.tif 000019
【図１９】
0005173503.tif 000020
【図２０】
0005173503.tif 000021
【図２１】
0005173503.tif 000022
【図２２】
0005173503.tif 000023