(57)【特許請求の範囲】
【請求項１】
複数の半導体チップと、
前記複数の半導体チップの各々と１つずつ組になっており、各々が、組となる半導体チップの起動処理が終了するとそのことを表す起動完了信号を出力する、直列に接続された複数の起動制御装置と、を備えており、
前記複数の起動制御装置の各々は、
前記半導体チップを動作させるための電源電圧が所定値以上であることと、前記電源電圧の変動量が所定変動量以下であることとの少なくともいずれか一方を検知することにより検出信号を出力する検出部と、
前記検出信号と前記所定値以上の前記電源電圧又は前段の起動制御装置から出力される前記起動完了信号とが入力されると、組となる半導体チップの起動処理の開始を指示するための起動指示信号を出力する起動指示部と、
前記起動指示信号を受信して、前記組となる半導体チップに起動処理を実行させる起動実行部と、を備え、
２段目以降の少なくとも一つの起動制御装置が備える前記起動指示部は、前記検出信号と前段の起動制御装置から出力される前記起動完了信号とが入力されると前記起動指示信号を出力し、
前記複数の起動制御装置の少なくとも一つは、すべての前記半導体チップの起動処理が終了したことを表す終了信号を出力する、
半導体システム。
【請求項２】
前記半導体チップの少なくとも一つ或いは前記複数の起動制御装置の少なくとも一つは、当該半導体チップ或いは組となる半導体チップの動作を制御可能な制御部を備えており、
当該起動制御装置は、前記起動完了信号を当該半導体システムの外部に出力し、
前記制御部は、当該半導体システムの外部からの入力信号によって当該半導体チップの動作を制御する、
請求項１記載の半導体システム。
【請求項３】
いずれか１つの半導体チップは所定のデータが記憶された記憶領域を有しており、
この半導体チップ或いはこの半導体チップと組となる起動制御装置は、当該半導体チップの記憶領域から前記データを読み出し可能な読出部を備えており、
当該起動制御装置は、前記起動完了信号を当該半導体システムの外部に出力し、
前記読出部は、当該半導体システムの外部からの入力信号によって当該半導体チップの前記記憶領域から前記データを読み出す、
請求項２記載の半導体システム。
【請求項４】
前記記憶領域には、ブートデータが記憶されている、
請求項３記載の半導体システム。
【請求項５】
少なくとも一つの前記半導体チップと当該半導体チップと組となる前記起動制御装置とは一体に構成されている、
請求項１〜４のいずれか１項に記載の半導体システム。
【請求項６】
前記直列に接続された複数の起動制御装置は、並列に複数設けられており、各起動制御装置は半導体チップと１つずつ組になっている、
請求項１〜５のいずれか１項に記載の半導体システム。
【請求項７】
前記出力信号を出力する起動制御装置は、すべての前記起動制御装置から前記起動完了信号が入力されると、前記終了信号を出力する終了信号生成部を備えている、
請求項１〜６のいずれか１項に記載の半導体システム。
【請求項８】
複数の半導体チップと、前記複数の半導体チップの各々と１つずつ組になっており直列に接続された複数の起動制御装置と、を備える半導体システムの起動方法であって、
前記複数の起動制御装置の各々が、
当該起動制御装置と組となる半導体チップに印加される電源電圧が所定値を超えたことと、前記電源電圧の変動量が所定変動量以下であることとの少なくともいずれか一方を検出して、検出信号を出力する工程と、
初段の起動制御装置が、
自装置から出力される前記検出信号が入力されると、当該組となる半導体チップに起動処理を実行させる工程と、
当該組となる半導体チップの起動処理が終了すると起動完了信号を出力する工程と、
２段目以降の起動制御装置の少なくとも一つが、
自装置から出力される前記検出信号と前段の起動制御装置から出力された起動完了信号とが入力されると、当該組となる半導体チップに起動処理を実行させる工程と、
当該組となる半導体チップの起動処理が終了すると起動完了信号を出力する工程と、
前記複数の起動制御装置の少なくとも一つが、
すべての前記半導体チップの起動処理が終了したことを表す終了信号を出力する工程と、を含む、
半導体システムの起動方法。
【請求項９】
終了信号を出力する工程が、
すべての前記起動制御装置から前記起動完了信号が入力されると、前記終了信号を生成する工程を含む、
請求項８記載の半導体システムの起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップを有する半導体システム及びそのような半導体システムの起動方法に関する。
【背景技術】
【０００２】
マルチチップパッケージ（以下、「ＭＣＰ」：Multi-Chip Package）のように複数の半導体チップを備えた半導体システムでは、起動時に、複数の半導体チップのそれぞれで起動処理が行われる。各半導体チップの起動処理は、同時に行われるために、起動時のピーク電流が重なり合う。このような場合、電池のように給電能力の低い電源装置を用いていると、個々の半導体チップの電源電圧が所望値に到達せず、起動処理が遅くなったり、或いは正常に行えないことがある。
【０００３】
特許文献１、２には、複数の半導体チップのピーク電流が重なり合うことを防止する技術が提案されている。
特許文献１は、複数の装置により構成されるシステムの電源投入制御についての発明である。特許文献１では、所定の時間間隔を空けてシステム内の各装置に電源を投入する。装置間で電源投入のタイミングをずらすことで、ピーク電流の重なりを防止する。しかし、所定の時間間隔を空けて各装置を起動するため、各装置の設定が煩雑になる。また、時間間隔を監視するタイマが不安定な電源電圧の元で動作させなければならず、正常動作を行う保証がない。
特許文献２は、複数のノードを有するコンピュータシステムの起動方法についての発明である。電源が投入されると各ノードに起動順序が指示される。各ノードは自己の順番を判断して順次起動する。順に各ノードを起動させることでピーク電流の重なりを防止する。起動順序は、ノードとは別の起動順序管理用のステーションから送られる。このステーションは、不安定な電源電圧の元で動作するために起動順序の管理が正常に行える保証がない。
【０００４】
また、特許文献３は、システムに搭載された複数の半導体モジュールの出力レベルを調整する技術である。外部から供給される開始信号に応答して、出力レベルを調整し、調整終了後に終了信号を出力する。終了信号は、次段のモジュールに開始信号として入力される。すべての半導体モジュールの出力レベルの調整が終了すると、半導体モジュールが使用可能になる。このような特許文献３は、半導体モジュールの起動処理の一部である出力レベルの調整に関する。電源電圧が順次供給されることにより複数の半導体モジュールが順次出力レベルの調整を行う。そのために出力レベルの調整により流れる各半導体モジュールの電流のピークが重なることはない。
【特許文献１】特開昭５９−２０５６２８号公報
【特許文献２】特開平０２−３０４６０７号公報
【特許文献３】特開２００１−９２５７２号公報（段落００３５〜００４６、図４〜６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように、従来の技術では、システム内の複数の装置の電源投入のタイミング制御を確実に行えるとは限らない。そのために、半導体チップの起動処理を順次行い、各半導体チップのピーク電流が重なり合わないように確実に動作する技術が求められている。
また、従来の技術では、システム内の他の装置の起動による電源変動が考慮されていない。例えば、起動時にアナログセンシングを行う装置では、他の装置の起動による電源電圧の降下、ノイズなどによる電圧変動が、センシングに大きく影響する。
【０００６】
本発明は、このような問題に鑑み、電源装置の給電能力が低い場合でも正常に複数の半導体チップを起動可能な半導体システムを提供することを主たる課題とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決する本発明の半導体システムは、複数の半導体チップと、前記複数の半導体チップの各々と１つずつ組になっており、各々が、組となる半導体チップの起動処理が終了するとそのことを表す起動完了信号を出力する、直列に接続された複数の起動制御装置と、を備えている。前記複数の起動制御装置の各々は、前記半導体チップを動作させるための電源電圧が所定値以上であることと、前記電源電圧の変動量が所定変動量以下であることとの少なくともいずれか一方を検知することにより検出信号を出力する検出部と、前記検出信号と前記所定値以上の前記電源電圧又は前段の起動制御装置から出力される前記起動完了信号とが入力されると、組となる半導体チップの起動処理の開始を指示するための起動指示信号を出力する起動指示部と、前記起動指示信号を受信して、前記組となる半導体チップに起動処理を実行させる起動実行部と、を備え、２段目以降の少なくとも一つの起動制御装置が備える前記起動指示部は、前記検出信号と前段の起動制御装置から出力される前記起動完了信号とが入力されると前記起動指示信号を出力し、前記複数の起動制御装置の少なくとも一つは、すべての前記半導体チップの起動処理が終了したことを表す終了信号を出力する。
【０００８】
このような構成の本発明の半導体システムでは、２段目以降の起動制御装置の少なくとも一つが、電源電圧が所定値以上になった後、検出信号と前段の起動制御装置からの起動完了信号とに応じて、組となる半導体チップの起動処理を行う。そのために、少なくとも前段の起動制御装置と同じタイミングで半導体チップの起動処理を行うことはなく、すべての半導体チップのピーク電流が同時に流れることはない。よって、半導体システム内の半導体チップが正常に起動できるようになる。
各起動制御装置は、検出部により、前段の半導体チップの起動処理に伴う電源電圧の変動を検知することができる。そのために、半導体チップ毎に最適な起動処理のための電源電圧を確保できる。
２段目以降のすべての起動制御装置が、検出信号と前段の起動制御装置からの起動完了信号とに応じて、組となる半導体チップの起動処理を行う場合には、初段の起動制御装置から順に組となる半導体チップの起動処理が行われる。そのために、すべての半導体チップの起動時のピーク電流が異なるタイミングで発生する。
２段目以降の起動制御装置で検出信号と電源電圧とに応じて組となる半導体チップの起動処理を行うものは、初段の起動制御装置と略同じタイミングで半導体チップの起動処理を行う。そのために、起動時のピーク電流の発生のタイミングが隣接する。すべての半導体チップの起動時のピーク電流の発生のタイミングが隣接すると動作が不安定になるが、例えば２、３個の半導体チップの起動時のピーク電流の発生のタイミングが隣接した場合の正常動作が可能な程度の電源電圧を供給する電源装置の場合には、このような構成でピーク電流の発生のタイミングが隣接しても動作に問題は生じない。また複数の半導体チップを一度に起動することになるので、半導体システム全体の起動時間を高速にすることができる。
半導体チップを略同時に起動できる数は、電源装置の能力により決まる。そのために、電源装置の能力に応じて２段目以降の起動制御装置で、検出信号と電源電圧とに応じて組となる半導体チップの起動処理を行うものの数を決めることができる。
また、すべての半導体チップの起動処理が終了すると終了信号を出力することで、半導体システムの外部の装置に、半導体システム内のすべての半導体チップの起動が終了したことを通知することができる。
【０００９】
このような本発明の半導体システムでは、前記半導体チップの少なくとも一つ或いは前記複数の起動制御装置の少なくとも一つが、当該半導体チップ或いは組となる半導体チップの動作を制御可能な制御部を備えていてもよい。このような構成では、当該起動制御装置が、前記起動完了信号を当該半導体システムの外部に出力する。前記制御部は、当該半導体システムの外部からの入力信号によって当該半導体チップの動作を制御する。
このような構成では、半導体システム全体の起動処理が終了する前に、起動処理が終了した半導体チップを操作可能になる。例えば、いずれか１つの半導体チップが、ブートデータのような所定のデータが記憶された記憶領域を有しており、この半導体チップ或いはこの半導体チップと組になる起動制御装置が、当該半導体チップの記憶領域から前記データを読み出し可能な読出部を備えている場合には、当該起動制御装置が、前記起動完了信号を当該半導体システムの外部に出力する。前記読出部は、当該半導体システムの外部からの入力信号によって当該半導体チップの前記記憶領域から前記データを読み出す。これにより、他の半導体チップの起動処理中に、例えば、記憶領域にブートデータが記憶されている場合には、ブートデータによるブート処理が実行できるので、半導体システム全体の起動処理が高速になる。
【００１０】
以上のような本発明の半導体システムでは、少なくとも一つの前記半導体チップと当該半導体チップと組となる前記起動制御装置とが一体に構成されていてもよい。例えば、同一シリコンバルクによる構成、シリコンバルクの張り合わせ、隣接配置、又は積層構成により実現される。
また、前記直列に接続された複数の起動制御装置が、並列に複数設けられていてもよい。この場合でも、各起動制御装置は半導体チップと１つずつ組になるように構成される。
さらに、前記出力信号を出力する起動制御装置が、すべての前記起動制御装置から前記起動完了信号が入力されると、前記終了信号を出力する終了信号生成部を備えていてもよい。
【００１１】
本発明の半導体システムの起動方法は、複数の半導体チップと、前記複数の半導体チップの各々と１つずつ組になっており直列に接続された複数の起動制御装置と、を備える半導体システムの起動方法である。この起動方法は、前記複数の起動制御装置の各々が、当該起動制御装置と組となる半導体チップに印加される電源電圧が所定値を超えたことと、前記電源電圧の変動量が所定変動量以下であることとの少なくともいずれか一方を検出して、検出信号を出力する工程と、初段の起動制御装置が、自装置から出力される前記検出信号が入力されると、当該組となる半導体チップに起動処理を実行させる工程と、当該組となる半導体チップの起動処理が終了すると起動完了信号を出力する工程と、２段目以降の起動制御装置の少なくとも一つが、自装置から出力される前記検出信号と前段の起動制御装置から出力された起動完了信号とが入力されると、当該組となる半導体チップに起動処理を実行させる工程と、当該組となる半導体チップの起動処理が終了すると起動完了信号を出力する工程と、前記複数の起動制御装置の少なくとも一つが、すべての前記半導体チップの起動処理が終了したことを表す終了信号を出力する工程と、を含む。終了信号を出力する工程は、例えば、すべての前記起動制御装置から前記起動完了信号が入力されると、前記終了信号を生成する工程を含む。終了信号により、半導体システムの外部装置に、半導体システム内のすべての半導体チップの起動が終了したことを通知することができる。このような方法は、特に起動処理が並列に進行する場合に有効である。
【発明の効果】
【００１２】
以上のような本発明により、起動制御装置が電源電圧の検出信号と電源電圧又は起動完了信号により組となる半導体チップの起動処理を行うので、各半導体チップの起動時のピーク電流が重なり合わない。そのために、電源装置の給電能力が低くても、半導体システム内の半導体チップを正常に起動することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態を説明する。
（第１実施形態）
図１は、本発明の第１実施形態となる半導体システムの構成図である。この半導体システムは、複数の半導体チップ（第１〜第ｎ半導体チップ２１〜２ｎ）を備えたＭＣＰ１により構成される。ＭＣＰ１は、第１〜第ｎ半導体チップ２１〜２ｎがパッケージの基板上に並んで搭載されていてもよく、また、第１〜第ｎ半導体チップ２１〜２ｎが積層構造になって搭載されていてもよい。第１〜第ｎ半導体チップ２１〜２ｎは、例えば、不揮発性半導体記憶装置、専用半導体装置、揮発性半導体記憶装置、ＣＰＵ（Central Processing Unit）のような処理装置など、どのような装置であってもよい。
【００１４】
第１〜第ｎ半導体チップ２１〜２ｎは、それぞれが起動制御装置を備える。第１〜第ｎ半導体チップ２１〜２ｎと第１〜第ｎ起動制御装置３１〜３ｎとは、１つずつ「組」として構成される。第１〜第ｎ起動制御装置３１〜３ｎにより、組になる第１〜第ｎ半導体チップの起動処理が指示される。第１〜第ｎ起動制御装置３１〜３ｎは、組となる第１〜第ｎ半導体チップの起動処理が終了すると、それぞれ起動完了信号PUOK１〜ｎを出力する。第１〜第ｎ起動制御装置３１〜３ｎのすべてから起動完了信号PUOK１〜ｎが出力されると、第１起動制御装置３１からＭＣＰ１が内蔵する第１〜第ｎ半導体チップ２１〜２ｎの起動処理が終了したことを表す終了信号が出力される。
この実施形態では、第１〜第ｎ起動制御装置３１〜３ｎがそれぞれ組となる第１〜第ｎ半導体チップ２１〜２ｎと一体となって構成されているが、これらはそれぞれ独立した別の装置としてＭＣＰ１内に設けられてもよい。
【００１５】
第１〜第ｎ起動制御装置３１〜３ｎは直列に接続されている。第１〜第ｎ起動制御装置３１〜３ｎは、各々、第１〜第ｎ半導体チップ２１〜２ｎを動作させるための電源電圧VDD及び接地電圧VSSが印加されて動作する。２段目以降の第２〜第ｎ起動制御装置３２〜３ｎは、それぞれその前段の第１〜第ｎ−１起動制御装置３１〜３ｎ−１から出力される起動完了信号PUOK１〜ｎ−１を受信して、組となる第２〜第ｎ半導体チップ２２〜２ｎに起動処理を実行させる。初段の第１起動制御装置３１は、電源電圧VDDの遷移により第１半導体チップ２１に起動処理を実行させる。
このように、２段目以降の起動制御装置３２〜３ｎは、前段の起動制御装置から起動完了信号を受信しなければ起動処理が実行されないので、同時に２以上の半導体チップが起動処理を行うことがない。
【００１６】
図２は、第１〜第ｎ起動制御装置３１〜３ｎの構成図である。
第１〜第ｎ起動制御装置３１〜３ｎは、各々が、電源電圧検出部４１、起動指示部４２、起動実行部４３、及び終了信号生成部４４を備えている。終了信号生成部４４は、終了信号を出力する起動制御装置に備えられるもののみが有効に動作すればよい。この実施形態では、第１起動制御装置３１の終了信号生成部４４のみが有効に動作し、第２〜第ｎ起動制御装置３２〜ｎの終了信号生成部４４は動作しない。有効に動作する第１起動制御装置３１の終了信号生成部４４には、第１〜第ｎ起動制御装置３１〜３ｎから起動完了信号PUOK１〜ｎが入力される。その他の第２〜第ｎ起動制御装置３１〜３ｎの終了信号生成部４４には、例えば接地電圧VSSが入力される。接地電圧VSSが入力されることで、終了信号生成部４４は無効な動作しかできなくなる。第１半導体チップ２１が最初に起動処理が終了するために、第１起動制御装置３１が最初に正常動作を開始する。そのために、第２〜第ｎ起動制御装置２３〜３ｎから終了信号を出力する場合よりも、正確に終了信号が出力される。このように最初に起動処理を正常終了する第１半導体チップ２１と組になる第１起動制御装置３１により、後段の第２〜第ｎ半導体チップ３２〜３ｎが正常終了するか否かを監視する構成は、信頼性の向上につながる。特に、第１起動制御装置３１が、ＭＣＰ１に電源電圧VDDを供給する電源に電気的に近い位置に配置される場合には、第１半導体チップ２１及び第１起動制御装置３１に供給される電源電圧ＶＤＤの電圧降下が小さいので、起動が失敗する可能性が少なくなり、信頼性が向上する。各構成要素は、例えば電子回路として構成される。
【００１７】
電源電圧検出部４１は、電源電圧VDD及び接地電圧VSSが入力されており、電源電圧VDDが所定値以上であることと、電源電圧VDDの変動量が所定変動量以下であることとの少なくともいずれか一方を検知すると、検知信号VCCOKを出力する。このような電源電圧検出部４１は、例えば比較器で実現可能である。電源電圧VDDが所定値以上であることを検知する場合に、電源電圧検出部４１は、例えば、電源電圧VDDと所定値とを比較する。例えば、電源電圧VDDが第１〜第ｎ半導体チップ２１〜２ｎの正常動作が保証される電圧（例えば、１．０Ｖ）以上であれば、電源電圧検出部４１は、検知信号VCCOKを出力する。電源電圧VDDの変動量が所定変動量以下であることを検知する場合に、電源電圧検出部４１は、例えば、電源電圧VDDの変動量と所定変動量とを比較する。電源電圧VDDの変動量が、アナログセンシングなどの誤動作が発生しない程度（例えば、０．２Ｖ以下）であれば、電源電圧検出部４１は、検知信号VCCOKを出力する。検知信号VCCOKは、起動指示部４２に入力される。
電源電圧検出部４１は、接地電圧VSSのノイズ量を検出する構成であってもよい。このような構成は、誤動作を防止して信頼性を向上させる。
【００１８】
起動指示部４２は、初段の第１起動制御装置３１に設けられる場合と、２段目以降の第２〜第ｎ起動制御装置３２〜３ｎに設けられる場合とで、入力される信号が異なる。しかし、信号が入力されることで組となる第１〜第ｎ半導体チップの起動処理の開始を指示する起動指示信号を生成することについては同じである。
第１起動制御装置３１に設けられる起動指示部４２は、電源電圧検出部４１から入力される検知信号VCCOKと所定値以上の電源電圧VDDとにより、起動指示信号を生成する。電源電圧VDDは、好適にはＭＣＰ１の内部配線により入力される。第２〜第ｎ起動制御装置３２〜３ｎに設けられる起動指示部４２は、電源電圧検出部４１から入力される検知信号VCCOKと前段の第１〜第ｎ起動制御信号３１〜３ｎ−１から出力される起動完了信号PUOK１〜ｎ−１とにより、起動指示信号を生成する。
第１半導体チップ２１と第２半導体チップ２２が同一機能デバイスである場合、第１起動制御装置３１の起動指示部４２への入力は前述のとおりである。同一設計による同一シリコンバルクであるからである。しかし、第１半導体チップ２１と第２半導体チップ２２が異なる機能デバイスである場合、第１起動制御装置３１の起動指示部４２は、検知信号VCCOKのみで起動指示信号を生成する構成であってもよい。
【００１９】
起動指示部４２は、例えばＡＮＤ回路で実現できる。この場合、第１起動制御装置３１の起動指示部４２は、電源電圧検出部４１が、電源電圧VDDが所定値以上であることと電源電圧VDDの変動量が所定変動量以下であることとの少なくともいずれか一方を検知して検知信号VCCOKが論理「１」であり、電源電圧VDDが所定値以上で論理「１」であれば、起動指示信号を生成する。第２〜第ｎ起動制御装置３２〜３ｎの起動指示部４２は、電源電圧検出部４１が、電源電圧VDDが所定値以上であることと電源電圧VDDの変動量が所定変動量以下であることとの少なくともいずれか一方を検知して検知信号VCCOKが論理「１」であり、第１〜第ｎ−１半導体チップ２１〜２ｎ−１が起動完了して起動完了信号PUOK１〜ｎ−１が論理「１」であれば、起動指示信号を生成する。起動指示信号は、起動実行部４３に入力される。
【００２０】
起動実行部４３は、起動指示部４２から入力される起動指示信号に応じて、組となる第１〜第ｎ半導体チップ２１〜２ｎに起動処理を実行させる。起動処理が終了すると、起動完了信号PUOK１〜ｎを生成する。生成された起動完了信号PUOK１〜ｎ−１は、次段の第２〜第ｎ起動制御装置３２〜３ｎに入力される。また、起動完了信号PUOK１〜ｎは、終了信号生成部４４にも入力される。この実施形態では、第１起動制御装置２１の終了信号生成部４４から出力信号が出力されるので、すべての起動制御装置３１〜３ｎの起動実行部４３から第１起動制御装置２１へ起動完了信号PUOK１〜ｎが入力される。
起動処理は、第１〜第ｎ半導体チップ２１〜２ｎに設けられた内部電圧生成回路の起動や発振器の起動、メモリのセンスアンプの起動などである。これらの起動時には数１０ミリアンペアの電流が発生し、ピーク電流は数１００ミリアンペアになる。半導体チップに外部付加される平滑コンデンサやフィルタなどの部品では、これらピーク電流をすべてカバーすることが困難である。これらの部品自身も起動中であり、十分な電荷量を保持しない場合が多いからである。本実施形態では、第１〜第ｎ起動制御装置３１〜３ｎが電源電圧VDDの検出信号VCCOKと電源電圧VDD又は起動完了信号PUOK１〜ｎ−１により組となる第１〜第ｎ半導体チップ２１〜２ｎの起動処理を行うので、第１〜第ｎ半導体チップ２１〜２ｎの起動時の各ピーク電流が同時に発生しない。そのために、電源装置の給電能力（特にピーク電流消費に対応する電源供給能力）が低くても、ＭＣＰ１内の第１〜第ｎ半導体チップ２１〜２ｎを正常に起動することができる。
【００２１】
終了信号生成部４４は、すべての起動制御装置３１〜３ｎから起動完了信号PUOK１〜ｎが入力されると、終了信号を出力する。終了信号は、ＭＣＰ１の外部に出力される。図３は、終了信号生成部４４の具体的な回路構成図の一例である。
終了信号生成部４４は、抵抗素子４５と、起動制御装置３１〜３ｎと同数のスイッチング素子４６１〜４６ｎ（例えば、Ｎチャネルエンハンスメントトランジスタ）とが直列に接続されて構成される。抵抗素子４５には、電源電圧VDDが印加される。スイッチング素子４６ｎには、接地電圧VSSが印加される。それぞれのスイッチング素子４６１〜４６ｎは、起動完了信号PUOK１〜ｎにより開閉制御される。すべての起動制御装置３１〜３ｎから起動完了信号PUOK１〜ｎが入力されると、スイッチング素子４６１〜４６ｎがすべて閉状態（導通状態）になり、接地電圧VSSで表される論理「０」が、第１〜第ｎ半導体チップ２１〜２ｎの起動が終了したことを表す終了信号として出力される（レディ状態）。スイッチング素子４６１〜４６ｎが一つでも開状態（非導通状態）であれば、つまり、起動完了信号PUOK１〜ｎを出力していない起動制御装置３１〜３ｎが一つでもあれば、電源電圧VDDで表される論理「１」が出力される（ビジー状態）。レディ状態に移行後に、抵抗素子４５を流れる電流をカットオフする機構を設けておけば、無駄な消費電流を削減することができる。
なお、最終段の第ｎ起動制御装置３ｎが出力する起動完了信号PUOKｎを終了信号としてＭＣＰ１の外部に出力してもよい。このような構成では、終了信号生成部４４が不要となり、起動完了信号PUOK１〜ｎを一つの起動制御装置に集める必要が無くなる。そのために、配線の取り回しなどが簡素化される。
【００２２】
以上のような構成のＭＣＰ１では、図４に示すタイミングチャートのように第１〜第ｎ半導体チップ２１〜２ｎの起動処理が行われる。
まず、電源電圧VDD及び接地電圧VSSが第１〜第ｎ起動制御装置３１〜３ｎに印加される。第１〜第ｎ起動制御装置３１〜３ｎでは、電源電圧検出部４１により電源電圧VDDが所定値以上であることと、電源電圧VDDの変動量が所定変動量以下であることとの少なくともいずれか一方を検知すると、検知信号VCCOKが出力される。通常、第１〜第ｎ起動制御装置３１〜３ｎには、電源電圧VDD及び接地電圧VSSが同時に印加されるので、同じタイミングで検知信号VCCOKが出力される。ＭＣＰ１内の局所的な欠陥電流などを潜在的に保有する半導体チップがある場合、ＭＣＰ１に電源電圧VDD及び接地電圧VSSを供給する電源に、電気的に遠くに配置される半導体チップの検知信号VCCOKは遅れる場合がある。電源電圧検出部４１は、ＭＣＰ１内の電源モデルと個別の半導体チップの製造条件によって変動する欠陥電流値などに対応して、起動処理に最適な電源電圧を検知する。そのために、第１〜第ｎ半導体チップ２１〜２ｎに起動処理に最適な電圧印加を行うことができる。
次いで、第１半導体チップ２１と組になる第１起動制御装置３１の起動指示部４２は、検出信号VCCOKと所定値以上の電源電圧VDDとにより、起動指示信号を出力する。他の第２〜第ｎ起動制御装置３２〜３ｎの起動指示部４２は、前段の起動完了信号PUOK１〜ｎ−１と検出信号VCCOKとにより起動指示信号を出力するので、このタイミングでは、まだ、起動指示信号が出力されない。なお、前述の通り、第１起動制御装置３１の起動指示部４２は、検出信号VCCOKのみで起動指示信号を出力することも可能である。
【００２３】
第１起動制御装置３１では、起動指示信号が起動実行部４３に入力される。起動実行部４３は、起動指示信号の入力に応じて、第１半導体チップ２１に起動処理を実行させる。第１半導体チップ２１の起動処理が終了すると、起動実行部４３から起動完了信号PUOK１が出力される。起動完了信号PUOK１は、終了信号生成部４４及び第２起動制御装置３２の起動指示部４２に入力される。
終了信号生成部４４は、起動完了信号PUOK１により、スイッチング素子４６１が閉状態になる。第２〜第ｎ半導体チップ２２〜２ｎに供給される電源電圧VDDは、他の半導体チップの起動処理により生じるピーク電流によって、局所的に電圧降下する場合がある。そのために、電源電圧VDD及び接地電圧VSSを供給する電源に電気的に遠くに配置される半導体チップでは、検知信号VCCOKの論理が変動する場合がある。電源電圧検出部４１は、他の半導体チップの起動処理に伴う電源電圧VDDの変化を検知する。検知信号VCCOKが発生しなければ半導体チップの起動が行われない。電源電圧VDDが半導体チップの起動に適していなければ検知信号VCCOKが発生しない。そのために電源電圧検出部４１は、他の半導体チップの起動による電源電圧VDDの電圧降下の影響を吸収できる。
【００２４】
第２起動制御装置３２の起動指示部４２は、起動完了信号PUOK１と検知信号VCCOKに応じて起動指示信号を生成する。起動指示信号は、起動実行部４３に入力される。起動実行部４３は、起動指示信号の入力に応じて、第２半導体チップ２２に起動処理を実行させる。第２半導体チップ２２の起動処理が終了すると、起動実行部４３から起動完了信号PUOK２が出力される。起動完了信号PUOK２は、第１起動制御装置３２の終了信号生成部４４及び第３起動制御装置３３の起動指示部４２に入力される。終了信号生成部４４は、起動完了信号PUOK２により、スイッチング素子４６２が閉状態になる。
【００２５】
以後、同様の動作が第ｎ半導体チップ２ｎの組となる起動制御装置３ｎまで実行される。これにより、第１〜第ｎ半導体チップ２１〜２ｎの起動処理が終了する。終了信号生成部４４は、起動完了信号PUOK１〜ｎにより、すべてのスイッチング素子４６１〜４６ｎが閉状態になる。そのために、論理「０」の終了信号がＭＣＰ１の外部に出力される。
第１〜第ｎ半導体チップ２１〜２ｎの起動時間は、各々の機能や回路規模によって異なる。更に前述の様にＭＣＰ１内の電源モデルと個別の半導体チップの製造条件によって変動する欠陥電流など、他の半導体チップの起動処理による電圧降下や電圧変動によっても起動時間が変動する。
【００２６】
以上のように、本実施形態では、第１〜第ｎ起動制御装置３１〜３ｎ以外の装置を用いることなく、第１〜第ｎ半導体チップ２１〜２ｎの起動処理が異なるタイミングで行われる。そのために、ピーク電流が重なることなく、正常な起動処理が行える。また、他の装置を用いないために、当該他の装置が電源電圧不足で不安定な動作になり、正常な起動処理が妨害されることもない。具体的には、第１〜第ｎ起動制御装置３１〜３ｎの各々は、電源電圧検出部４１により組となる第１〜第ｎ半導体チップ２１〜２ｎに供給される電源電圧VDDの安定性を担保し、起動指示部４２により起動シーケンスに応じた内部ビジー信号である起動完了信号PUOK１〜ｎで起動順序を干渉しあう。そのために、第１〜第ｎ半導体チップ２１〜２ｎは、どのような環境条件であっても理論的にシーケンシャルに起動する。
まとめると、（１）起動時の不安定な電流供給によって第１〜第ｎ半導体チップ２１〜２ｎの起動時間が変動しても、第１〜第ｎ起動制御装置３１〜３ｎにより起動が最適な条件で理論的にシーケンシャルに行われるので、起動電流が重ならない。（２）起動時の不安定な電圧変動によってピーク電流の変動や前段半導体チップの欠陥電流などがあっても、第１〜第ｎ起動制御装置３１〜３ｎの電源電圧検出部４１と起動指示部４２により起動が最適な条件で理論的にシーケンシャルに行われるので、起動電流が重ならない。（３）半導体チップ毎の製造にバラツキ（トランジスタ特性などの変動）が発生して起動電流値や起動時間が変動しても、第１〜第ｎ起動制御装置３１〜３ｎにより、その変動をキャンセルすることができ、起動が最適な条件で理論的にシーケンシャルに行われるので、起動電流が重ならない。（４）ＭＣＰ１内の電源モデルに依存せずに、起動が最適な条件で理論的にシーケンシャルに行われるので、起動電流が重ならない。
【００２７】
第１〜第ｎ半導体チップ２１〜２ｎは、起動電流が大きなものが、電源電圧VDD及び接地電圧VSSを供給する電源に電気的に近くに配置されることが望ましい。電源電圧VDD及び接地電圧VSSを供給する電源が第１半導体チップ２１側であれば、第１半導体チップ２１から順に起動することで、起動電流に伴う電源電圧VDDの電圧降下を最小限に抑制できる。起動電流に伴う電源電圧VDDの電圧降下が少ない場合、起動失敗の可能性が少ない。
【００２８】
更なる応用として、第ｎ半導体チップ２ｎの起動電流が、第１〜第ｎ−１半導体チップ２１〜２ｎ−１の起動電流よりも少ない場合、第ｎ−１半導体チップ２ｎ−１と組になる第ｎ−１起動制御装置３ｎ−１から終了信号を出力してもよい。具体的には、第ｎ−１起動制御装置３ｎ−１の終了信号生成部４４に、第１〜第ｎ−１起動制御装置３１〜３ｎ−１から起動完了信号PUOK１〜ｎ−１が入力されて、終了信号が出力される。或いは、第ｎ−１起動制御装置３ｎ−１の起動実行部４３の出力である起動完了信号PUOKｎ−１が、終了信号として出力される。ＭＣＰ１を制御するコントローラは、第ｎ半導体チップ２ｎの起動電流に伴う電圧降下などを考慮することなく、第１〜第ｎ−１半導体チップ２１〜２ｎ−１をそれぞれ理想的な電圧で高速にアクセスできる。
【００２９】
（第２実施形態）
図５は、本発明の第２実施形態となる半導体システムの構成図である。この半導体システムは、複数の半導体チップ（半導体メモリチップ２０及び第１〜第ｎ半導体チップ２１〜２ｎ）を備えたＭＣＰ２により構成されている。ＭＣＰ２は、第１実施形態のＭＣＰ１の第１半導体チップ２１の前に、起動制御装置３０と組になる半導体メモリチップ２０を設けた構成である。半導体メモリチップ２０は、例えば一部がブート時に読み出されるブート領域になっている。ブート領域は、ＭＣＰ２を有するシステムのブート処理に不可欠なブートデータ（例えば、Boot loader（IPL）などに代表される各種プログラム及び各種データ）が記録された記録領域である。ブート領域は、半導体メモリチップ２０の通常のメモリアレイ内に設けられていてもよい。
【００３０】
第１半導体チップ２１と組になる起動制御装置３１の起動指示部４２は、第１実施形態とは異なり、検出信号VCCOKと、半導体チップメモリ２０と組になる起動制御装置３０から出力される起動完了信号PUOKとに応じて起動指示信号を出力する。
【００３１】
図６は、起動制御装置３０の構成図である。図６では、図２の第１〜第ｎ起動制御装置３１〜３ｎと同じ機能、名称の要素には、同じ符号が付してある。起動制御装置３０の各構成要素は、例えば電子回路として構成される。
【００３２】
起動制御装置３０の構成要素のうち、電源電圧検出部４１、起動指示部４２、及び起動実行部４３については、第１実施形態の第１〜第ｎ起動制御装置３１〜３ｎの電源電圧検出部４１、起動指示部４２、及び起動実行部４３と同じである。起動実行部４３から出力される起動完了信号PUOKは、次段の第１起動制御装置３１に入力される他に、ＭＣＰ２の外部に設けられるメモリコントローラなどの外部装置に、ブートレディ信号として入力される。
起動制御装置３０は、半導体メモリチップ２０の記録領域にアクセスするためのメモリアクセス部４７を備えている。起動完了信号PUOKは、このメモリアクセス部４７にも入力される。ブート領域が、半導体メモリチップ２０の通常のメモリアレイに有る場合に、メモリアクセス部４７は、この通常のメモリアレイをアクセスするアクセス制御部と兼用することができる。
【００３３】
メモリアクセス部４７は、起動完了信号PUOKが入力されると、半導体メモリチップ２０の記録領域にアクセス可能になる。外部装置がブートレディ信号により半導体メモリチップ２０へのアクセス可否を認識すると、外部装置からメモリアクセス部４７に、例えばブートデータの読み出しを指示する入力信号であるブート読出信号が入力される。メモリアクセス部４７は、ブート読出信号が入力されると、半導体メモリチップ２０のブート領域から、ブートデータを読み出して、外部装置に送る。外部装置は、これにより、第１〜第ｎ半導体チップ２１〜２ｎが起動処理を実行中であっても、半導体メモリチップ２０からブートデータを先行して読み出して、ブート処理を行うことができる。
【００３４】
この実施形態では、半導体メモリチップ２０を用いたが、ＣＰＵなどの処理装置であっても、他の半導体チップが起動処理を実行中に、処理動作を行うことが可能である。このような構成により、ＭＣＰ２内の他の半導体チップの起動処理中であっても、既に起動処理を終了した半導体チップによる先行処理が可能になる。
なお、起動完了信号PUOKとは異なる別の信号をブートレディ信号として外部装置に入力することで、ＭＣＰ２の外部に半導体メモリチップ２０の起動処理の完了を通知してもよい。例えば、欠陥メモリセルを救済するための冗長情報の内部設定完了を示す信号でもよい。またブートデータのキャッシュメモリへのロード完了を示す信号であってもよく、この場合、メモリアクセス部４７は、ブート読出信号に対応してキャッシュメモリにアクセスする。
【００３５】
図６では、図２との比較で、起動制御装置３０が、終了信号生成部４４の代わりにメモリアクセス部４７を備えた構成になっているが、両方の構成要素を備えた構成も勿論可能である。また、メモリアクセス部４７が半導体メモリチップ２０側に備えられていてもよい。この場合、ブート読出信号は、起動制御装置３０を介して、或いは直接、半導体メモリチップ２０に入力される。
ＭＣＰ２も、ＭＣＰ１と同様に、図４のタイムチャートで表されるような動作を行う。ＭＣＰ１との相違は、起動処理が終了した半導体メモリチップ２０が、他の第１〜第ｎ半導体チップ２１〜２ｎの起動処理動作に並列してメモリアレイアクセス動作が可能である点である。
【００３６】
好適には、半導体メモリチップ２０及び第１〜第ｎ半導体チップ２１〜２ｎは、ＭＣＰ２に電源電圧VDD及び接地電圧VSSを供給する電源に電気的に近くにあるものから実行される。電源電圧VDD及び接地電圧VSSを供給する電源が半導体メモリチップ２０に電気的に近ければ、半導体メモリチップ２０から順次起動することで、ブートデータの読み出しに伴う電源電圧VDDの電圧降下及び電圧変動を最小限に抑制できる。同時に処理を実行する第１〜第ｎ半導体チップ２１〜２ｎの起動を失敗する可能性が少ないからである。また、半導体チップが複数並列に起動する場合にも有効である。
【００３７】
以上説明したＭＣＰ１及びＭＣＰ２のいずれも、初段の起動制御装置が備える起動指示部４２は、検知信号VCCOKと電源電圧VDDとから起動指示信号を生成する。このような構成により、後段の起動制御装置は一つずつ順に、各々の動作条件に応じて動作する。しかし、電源電圧VDDを供給する電源装置の給電能力に余裕がある場合には、複数の半導体チップのいくつかの並列起動処理が可能な場合もある。これは並列起動される半導体チップが、異なる機能の半導体チップである場合に有効である。そのような場合に、初段以外の起動制御装置が備える起動指示部４２が、検知信号VCCOKと電源電圧VDDとから起動指示信号を生成するようになっていてもよい。例えば、起動制御装置が１０段直列に接続されている場合に、初段と６段目の起動制御装置が備える起動指示部４２が検知信号VCCOKと電源電圧VDDとから起動指示信号を生成すると、起動制御装置が２つずつ並列動作する。特に、初段と６段目の起動制御装置により起動される初段と６段目の半導体チップの機能が異なる場合、ピーク電流の発生時刻が異なることに注意が必要である。更に、２段目と７段目以降の起動制御装置により起動される２段目と７段目の半導体チップの起動時刻も異なる。２段目と７段目以降の起動制御装置が備える起動指示部４２は、検知信号VCCOKの状態を含めて起動実行部４３を制御するので、電源電圧VDDの電圧降下や電源変動の影響を含めて信頼性ある最適な起動処理を行うことができる。これにより、ＭＣＰ全体の起動時間を高速にすることができる。
【００３８】
初段以外の起動制御装置が備える起動指示部４２が検知信号VCCOKと電源電圧VDDとから起動指示信号を生成するために、起動制御装置は、電源電圧VDDの電圧と前段の起動完了信号PUOKとの一方を起動指示部４２に入力する切替器を備えてもよい。ＭＣＰ１又はＭＣＰ２を利用するユーザが、各半導体チップの起動電流に応じて各起動制御装置の切替器を適切に設定することで、電源装置の能力を超えないように、高速にＭＣＰ全体の起動を行うことが可能になる。
【００３９】
ＭＣＰ１では、直列に接続された第１〜第ｎ半導体メモリチップ２１〜２ｎ及び第１〜第ｎ起動制御装置３１〜３ｎの構成が１つであったが、これと同じ構成を複数、並列に備えた構成であってもよい。ＭＣＰ２についても同様である。また、本発明はＭＣＰに限られず、例えばパッケージオンパッケージであってもよい。半導体システム内の半導体チップは積層構造に限られない。
【図面の簡単な説明】
【００４０】
【図１】第１実施形態となる半導体システムの構成図である。
【図２】第１〜第ｎ起動制御装置の構成図である。
【図３】終了信号生成部の具体的な回路構成図である。
【図４】第１〜第ｎ半導体チップの起動処理を説明するタイムチャートである。
【図５】第２実施形態となる半導体システムの構成図である。
【図６】起動制御装置の構成図である。
【符号の説明】
【００４１】
１，２…ＭＣＰ、２０…半導体メモリチップ、２１〜２ｎ…第１〜第ｎ半導体チップ、３０…起動制御装置、３１〜３ｎ…第１〜第ｎ起動制御装置、４１…電源電圧検出部、４２…起動指示部、４３…起動実行部、４４…終了信号生成部、４５…抵抗素子、４６１〜４６ｎ…スイッチング素子、４７…メモリアクセス部
【図１】
0005300291.tif 000002
【図２】
0005300291.tif 000003
【図３】
0005300291.tif 000004
【図４】
0005300291.tif 000005
【図５】
0005300291.tif 000006
【図６】
0005300291.tif 000007