(57)【特許請求の範囲】
【請求項１】
アモルファスシリコン膜を基板上に形成するための方法であって：
処理チャンバへその直径が２００ｍｍである前記基板を入れて、バイアス電源へ接続された支持部材上に位置決めするステップ；
シリコンソースガスを２０ｓｃｃｍ〜１００ｓｃｃｍの流量レートで前記処理チャンバへ導入するステップ；
前記処理チャンバの頂部上に配置される上部コイルおよび前記処理チャンバの側部上に配置される側部コイルへ５００Ｗ〜５０００ＷのＲＦ電力を印加することによって、前記処理チャンバに高密度プラズマを生成するステップ；および
前記基板を２５０℃〜５００℃の温度に維持する間に、前記アモルファスシリコン膜を堆積するステップ；を包含し、
前記処理チャンバは１ミリＴｏｒｒ〜５０ミリＴｏｒｒの圧力に維持される、方法。
【請求項２】
前記基板は３００℃〜４００℃の温度に維持される、請求項１記載の方法。
【請求項３】
前記シリコンソースガスは、シラン、ジシランおよびそれらの混合物のグループから選択される、請求項１記載の方法。
【請求項４】
４０００Ｗ〜５０００ＷのＲＦ電力を前記上部コイルへ印加するとともに２０００Ｗ〜３０００ＷのＲＦ電力を前記側部コイルへ印加することによって、前記プラズマが生成される、請求項１記載の方法。
【請求項５】
更に、バイアス電力を前記支持部材へ印加するステップを包含し、前記バイアス電力は１６．０Ｗ／ｃｍ２以下で前記支持部材へ印加される、請求項１記載の方法。
【請求項６】
前記バイアス電力は前記支持部材へ０Ｗ／ｃｍ２〜３．２Ｗ／ｃｍ２で印加される、請求項５記載の方法。
【請求項７】
更に、前記アモルファスシリコン膜の堆積後に前記基板をアニールするステップを包含する、請求項１記載の方法。
【請求項８】
前記基板をアニールする前記ステップは、前記基板を５００℃〜１０００℃の温度まで少なくとも３０分間加熱するステップを包含する、請求項７記載の方法。
【請求項９】
アモルファスシリコン膜を基板上に形成するための方法であって：
高密度プラズマ化学的気相堆積チャンバ内にその直径が２００ｍｍである前記基板を位置決めするステップ；
不活性ガスを前記高密度プラズマ化学的気相堆積チャンバへ導入するステップ；
シリコンソースガスを２０ｓｃｃｍ〜１００ｓｃｃｍの流量レートで前記高密度プラズマ化学的気相堆積チャンバへ導入するステップ；
前記処理チャンバの頂部上に配置される第１コイルおよび前記処理チャンバの側部上に配置される第２コイルへ５００Ｗ〜５０００ＷのＲＦ電力を印加することによって前記処理ガスの高密度プラズマを生成するステップ；
バイアス電力を前記支持部材へ印加するステップ；および
前記基板を２５０℃〜５００℃の温度に維持する間に、前記アモルファスシリコン膜を堆積するステップ；
を包含し、
前記処理チャンバは１ミリＴｏｒｒ〜５０ミリＴｏｒｒの圧力に維持される、方法。
【請求項１０】
前記基板は３００℃〜４００℃の温度に維持される、請求項９記載の方法。
【請求項１１】
４０００Ｗ〜５０００ＷのＲＦ電力を前記第１コイルへ印加するとともに２０００Ｗ〜３０００ＷのＲＦ電力を前記第２コイルへ印加することによって、前記プラズマが生成される、請求項９記載の方法。
【請求項１２】
前記バイアス電力は１６．０Ｗ／ｃｍ２以下で前記支持部材へ印加される、請求項９記載の方法。
【請求項１３】
前記バイアス電力は０Ｗ／ｃｍ２〜３．２０Ｗ／ｃｍ２で前記支持部材へ印加される、請求項１２記載の方法。
【請求項１４】
前記アモルファスシリコン膜は、
前記不活性ガスを１００ｓｃｃｍ以下の流量レートで前記処理チャンバへ導入するステップ；
前記処理チャンバを５０ミリＴｏｒｒ以下の圧力に維持するステップ；および
１６．０Ｗ／ｃｍ２以下の前記バイアス電力を前記支持部材へ供給するステップ、によって形成される、請求項９記載の方法。
【請求項１５】
前記シリコンソースガスは、シラン、ジシランおよびそれらの配合物のグループから選択される、請求項９記載の方法。
【請求項１６】
更に、前記アモルファスシリコン膜の堆積後に前記基板をアニールするステップを包含する、請求項９記載の方法。
【請求項１７】
前記基板をアニールする前記ステップは、前記基板を５００℃と１０００℃間の温度まで少なくとも３０分間加熱するステップを包含する、請求項９記載の方法。
【発明の詳細な説明】
【０００１】  関連出願のクロスリファレンス
本出願は、２０００年７月７日出願の米国仮特許出願第６０／２１６，８６５号の優先出願日を主張し、その内容は本明細書に援用する。
【０００２】
【発明の分野】
本発明は集積回路の製造、および化学的気相堆積技術によるアモルファスシリコン膜の堆積に関する。
【０００３】  関連技術の背景
半導体デバイスの形状寸法は、数十年前に最初に紹介されて以降、その大きさが劇的に小さくなってきている。以来、集積回路は、ほぼ２年／ハーフサイズルール（ムーアの法則と呼ばれることが多い）に追従しており、これはチップ上のデバイス数が２年毎に２倍になることを意味している。今日の製造工場は、フィーチャサイズが０．３５μｍ、そして０．１８μｍというフィーチャサイズさえ有するデバイスを定常的に生産しており、近い将来の工場は直ぐにも更に小さい形状寸法を持ったデバイスを生産していることであろう。フィーチャサイズが縮小しても、誘電体つまり堆積される材料の厚さは実質的に不変であり、その結果、フィーチャのアスペクト比、すなわち幅で除した高さの値は増加する。多くの従来の堆積プロセスは、アスペクト比が４：１を超える場合、特にアスペクト比が１０：１を超える場合にサブミクロン構造を充填することが困難である。
【０００４】  化学的気相堆積（ＣＶＤ）は、高アスペクトのフィーチャ内に追従して材料を堆積する最も有望な手法であると思われる。半導体製造におけるＣＶＤ膜の集積は特性が良く知られており、スピンオン法のような湿式プロセスと比較して、実施がかなり簡単である。市販で入手可能なＣＶＤ装置を使用できること、そして単純な製造方法を使用できることにより、集積化と経済性の両面からＣＶＤ材料が魅力あるものになっている。
【０００５】  ＣＶＤ技術で堆積できる材料のひとつに、アモルファスシリコンがある。アモルファスシリコン層は、トランジスタ中のゲート電極形成、金属−シリコンのショットキーダイオードの形成、およびダイナミックランダムアクセスメモリ（ＤＲＡＭ）集積回路中のキャパシタ用電極として使用される。これまで、アモルファスシリコン層の堆積は従来の化学的気相堆積技術では限定されたものであった。
【０００６】  例えば、従来の方法である大気圧化学的気相堆積（ＡＰＣＶＤ）では、堆積プロセスは６５０℃を超える温度で行われることが多く、しばしば１０００℃を超えることもある。これらの高い処理温度は、製造プロセスで使用される材料の熱割当量を超えることがあり、層間拡散および材料分解を生じてしまう。従って、高い処理温度は、半導体デバイスによっては、その製造においてＡＰＣＶＤ堆積プロセスの編入を制限する。ＡＰＣＶＤプロセスの高い堆積温度に伴う更なる問題は、基板面に堆積されるアモルファスシリコンのような材料が、変動するサイズと配向の粒子つまり結晶を形成することがあり、その結果、変動する均一性を生じるとともに、望ましい膜性質に達しない膜を生じることである。この変動するサイズと配向の粒子および結晶を持つ膜の堆積後アニーリングプロセスは、普通には、結晶均一性も膜性質も改善しない。
【０００７】  低圧化学的気相堆積（ＬＰＣＶＤ）のような他の技術を用いて、ＡＰＣＶＤより低い処理温度、すなわち約６５０℃未満の堆積温度でアモルファスシリコン膜を堆積することができる。しかし、ＬＰＣＶＤ法は高膜抵抗および不均一性等、望ましくない膜特性を有する不均一性アモルファスシリコン膜を生産することが多く、それはサブミクロン半導体ダイオードの形成におけるような、幾つかの半導体製造用途での膜の使用を制限する。加えて、ＬＰＣＶＤ堆積膜に対するアニーイングプロセスは、普通には、これらの膜の膜特性をうまく改善することはできなかった。更に、そのようなプロセスの堆積温度は、半導体デバイスを製造するために使用される材料の熱割当量を依然として超えてしまい、製造プロセスによっては、ＬＰＣＶＤ法の使用を制限する。
【０００８】  米国特許第５，６０４，１５２号に開示されたような、アモルファスシリコン膜を堆積することに使用できる他のＬＰＣＶＤプロセスでは、前駆体ガスが堆積チャンバへ入る前に付属のオートクレーブ内で部分的に解離されることが必要である。この堆積前解離は、望ましくない機械的および手順上の複雑さを堆積プロセスに加え、依然として高温度（すなわち、５００℃超）で、膜を堆積させる必要がある。その上、ＬＰＣＶＤプロセスは、典型的に、シリコン前駆体の熱分解反応メカニズムによって、他のアモルファスシリコン堆積プロセスに比べて比較的低い堆積レートで実行される。この低い堆積レートが結果として、処理時間を長くし、処理コストを高め、そして基板スループットを低下させる結果となる。
【０００９】  従って、高品質アモルファスシリコン層を低くした処理温度で堆積させるプロセスに対するニーズが存在する。
【００１０】  発明の概要
本発明の局面は、高密度プラズマ化学的気相堆積（ＨＤＰ−ＣＶＤ）技術を用いてアモルファスシリコン膜を基板上に堆積することを提供する。ひとつの局面で、アモルファスシリコン膜を基板上に形成するための方法が提供され、その方法は、処理チャンバへ基板を入れて、バイアス電源へ接続された支持部材上に位置決めする、不活性ガスを処理チャンバへ導入するステップ、シリコンソースガスを処理チャンバへ導入するステップ、および、高密度プラズマを生成するために充分なソース電力を処理チャンバへ送出するステップを含む。次に、堆積されたアモルファスシリコン膜は、アニールされて膜性質を強化してもよい。
【００１１】  別の局面で、アモルファスシリコン膜を基板上に形成するための方法が提供され、その方法は、基板を高密度プラズマ化学的気相堆積チャンバ内に位置決めするステップ、不活性ガスを高密度プラズマ化学的気相堆積チャンバへ導入するステップ、シリコンソースガスを高密度プラズマ化学的気相堆積チャンバへ導入するステップ、処理チャンバに隣接して配置される第１および第２コイルの各々へ約５００ワット〜約５０００ワットのＲＦ電力を印加することによって処理ガスの高密度プラズマを生成するステップ、および基板を約５００℃以下の温度に維持する間にアモルファスシリコン膜を堆積するステップを含む。
【００１２】  好ましい実施の形態の詳細な説明
本発明を、以下、カリフォルニア州サンタクララ所在のアプライドマテリアルズ社から入手可能な Ultima（商標登録） ＨＤＰ−ＣＶＤチャンバのような、高密度オングストロームプラズマ化学的気相堆積チャンバを参照して説明する。高密度プラズマ（ＨＤＰ）化学的気相堆積（ＣＶＤ）プロセスは、誘導結合プラズマから生成される物理的イオンを使用して、反応性化学ガスを高い反応性のあるイオン核種へ解離し、膜堆積を強化する。解放されたこのイオン核種の高い反応性は、化学反応を生起するのに必要なエネルギーを減らし、従って、従来の化学的気相堆積プロセスに必要なより低い温度での膜堆積を可能にする。高密度プラズマは、約１ｘ１０11イオン／ｃｍ3以上のプラズマとして特徴付けられる。
【００１３】  図１Ａは、本明細書に記載の本発明の実施の形態に従い膜を堆積するために有用なＨＤＰ−ＣＶＤ装置１０のひとつの実施の形態を図示する。ＨＤＰ−ＣＶＤ装置１０は、チャンバ１３、真空装置７０、ソース電源８０Ａ、バイアス電源８０Ｂ、ガス配送装置３３、および遠隔のプラズマ浄化装置５０を含む。
【００１４】  チャンバ１３の上側部分は、本体部材２２上に装着されるドーム１４を含む。ドームは、典型的には、アルミナまたは窒化アルミニウム等の誘電体材料で造られる。ドーム１４は、プラズマ処理区域１６の上側境界を画成する。プラズマ処理区域１６は、基板支持部材１８上に位置決めされる基板１７の上側表面で画成される下側境界を有する。加熱プレート２３および冷却プレート２４がドーム１４へ熱的に結合される。加熱プレート２３および冷却プレート２４により、ドーム温度を約５０℃から２００℃の範囲にわたって約±１０℃以内に制御でき、ドーム内面上への処理ガスの不必要な堆積を防止する。
【００１５】  チャンバ１３の下側部分は、チャンバを真空装置７０へ接続する本体部材２２を含む。真空装置７０は、スロットル弁２６を介して本体部材２２へ接続される。基板支持部材１８の基部２１は、本体部材２２上に装着され、それと連続する内面を形成する。基板は、図１Ａに示すように基板支持部材１８が下側ローディング位置５６にあるときに、チャンバ１３内へおよびそこから搬送される。基板支持部材１８の基板受容部１９上に正確に置かれると、基板１７および基板支持部材１８は、次に、図１Ａに領域５７として画成される上側処理位置へ移動できる。基板受容部分１９は、処理中に基板を基板支持部材１８へ固定する静電チャック２０を含む。
【００１６】  ソース電源８０Ａは、ドーム１４上に装着される上部コイル２９および側部コイル３０を含む。対称接地シールド（図示せず）が上部コイル２９および側部コイル３０間に配置され、コイル間の電気的結合を低減する。上部コイル２９は、上部ソースＲＦ（ＳＲＦ）発生器３１Ａによって給電される一方、側部コイル３０は側部ＳＲＦ発生器３１Ｂによって給電され、各コイルに対して独立した電力レベルおよび周波数運転を可能にする。このデュアルコイル方式は、チャンバ１３内の放射密度の制御を可能にし、それによってプラズマの均一性を改善する。ひとつの実施の形態では、上部ソースＲＦ発生器３１Ａは、公称約２ＭＨｚで約５，０００ワットまでのＲＦ電力を提供し、側部ソースＲＦ発生器３１Ｂは、公称約２ＭＨｚで約５，０００ワットまでのＲＦ電力を提供する。上部および側部ＲＦ発生器の動作周波数は、公称動作周波数からずらすことにより、プラズマ発生効率を改善するようにしてもよい。
【００１７】  整合ネットワーク３２Ａおよび３２Ｂは、発生器３１Ａおよび３１Ｂの出力インピーダンスを、それらのそれぞれのコイル２９および３０に整合する。ＲＦ制御回路は、整合ネットワーク内のコンデンサの値を変更することによって両整合ネットワークを同調させることができ、負荷の変化に従い負荷へ発生器を整合する。ＲＦ制御回路は、負荷から発生器へ反射して戻される電力が一定の限界を超えるときに整合ネットワークを同調できる。同一整合を提供し、ＲＦ制御回路が整合ネットワークを同調するのを効果的にディスエーブル化する一方法は、反射電力限界を反射電力のいずれの予測値よりも上に設定することである。これは、整合ネットワークを直近条件に一定に保持することによって幾つかの条件下でプラズマを安定化することを支援する。
【００１８】  バイアス電源８０Ｂは、バイアスＲＦ（ＢＲＦ）発生器３１Ｃおよびバイアス整合ネットワーク３２Ｃを含む。バイアス電源８０Ｂは、基板１７と基板１７へ結合される基板支持部材１８とを容量的に帯電し、基板および支持部材は堆積プロセス中に相補電極として働く。バイアス電源８０Ｂは、ソース電源８０Ａによって創出されたプラズマ核種の基板表面への移送を強化する役を果す。ひとつの実施の形態では、バイアスＲＦ発生器は、約１３．５６ＭＨｚで約５，０００ワットまでのＲＦ電力を提供する。
【００１９】  ガス配送装置３３は、基板を処理するためにガスを幾つかのソースからチャンバへガス配送ライン３８（その幾つかだけを示す）経由で供給する。ガスは、ガスリング３７および上部ノズル４５を通してチャンバ１３へ導入される。図１Ｂは、チャンバ１３の単純化した部分断面図であり、ガスリング３７の更なる詳細を示す。ひとつの実施の形態で、第１および第２ガスソース３４Ａおよび３４Ｄと、第１および第２ガス質量流量コントローラ３５Ａ'および３５Ｄ'とが、ガスをガスリング３７内のリングプレナム３６へガス配送ライン３８（その幾つかだけを示す）経由で供給する。ガスリング３７は、好ましくはガスリング３７の内面に沿い均等に配分された第１の複数のソースガスノズル３９（そのひとつだけを図１Ｂに示す）を有し、処理中に基板上へ均一なガスの流れを提供する。
【００２０】  ガスリング３７は、第２の複数のガスノズル４０（そのひとつだけを示す）も含み、それらが本体プレナム４１からガスを受取る。ひとつの実施の形態で、第３および第４ガスソース３４Ｂおよび３４Ｃと、第３および第４ガス流量コントローラ３５Ｂ'および３５Ｃとが、本体プレナム４１ヘガス配送ライン３８経由でガスを供給する。ひとつの実施の形態で、第２の複数のソースガスノズル４０は、第１の複数のソースガスノズル３９と同一平面にあり、好ましくはそれより短い。実施の形態によっては、チャンバ１３内ヘガスを注入する前に、ソースガスと酸化性ガスとを混合しないことが望ましい。他の実施の形態では、ソースガスは、ガスをチャンバ１３内へ注入する前に混合されるのがよい。
【００２１】  ノズル長およびノズル角度は、個々のチャンバ内での特定のプロセスの均一性プロファイルおよびガス利用効率を適合化するよう変更されてもよい。ひとつの実施の形態で、ガスリング３７は、ガスリング３７の内周囲りに均等に位置決めされる１２個のソースガスノズルを（好ましくは６個のノズル３９と６個のノズル４０との交互編成）備える。
【００２２】  図１Ａを再び参照すると、チャンバ１３は、上部ノズル４５および上部ベント４６も有する。上部ノズル４５および上部ベント４６は、上部と側部のガス流の独立した制御を可能にする。上部ベント４６は、上部ノズル４５のまわりの環状開口である。ひとつの実施の形態で、第１ガスソース３４Ａが、ソースガスノズル３９および上部ノズル４５へ第一ガスを供給する。ソースノズル質量流量コントローラ（ＭＦＣ）３５Ａ'がソースガスノズル３９へ配送される第１ガスの量を制御し、上部ノズルＭＦＣ３５Ａが上部ガスノズル４５へ配送される第１ガスの流量を制御する。同様に、２個のＭＦＣ３５Ｂおよび３５Ｂ'を用いて、ソース３４Ｂのような単一の酸素ソースから上部ベント４６および酸化性ガスノズル４０の両方への酸素の流量を制御することができる。上部ノズル４５および上部ベント４６へ供給されるガスは、チャンバ１３ヘガスを流入させる前に分離したままにしておくこともできるし、チャンバ１３内へ流入する前に混合することもできる。同じガスの別々のソースを用いて、チャンバの様々な部分に供給することができる。
【００２３】  装置コントローラ６０が、装置１０の運転を制御する。ひとつの実施の形態で、コントローラ６０は、ハードディスクドライブ、フロッピディスクドライブ（図示せず）等のメモリ６２、およびカードラック（図示せず）を含む。カードラックは、単一ボードコンピュータ（ＳＢＣ）（図示せず）、アナログおよびデジタルの入／出力ボード（図示せず）、インタフェースボード（図示せず）、およびステッパーモータコントローラボード（図示せず）を含むことができる。装置コントローラは、Versa Modular European（ＶＭＥ）標準に準拠し、この標準はボード、カードケージ、および、コネクタの寸法および型式を規定している。ＶＭＥ標準は、１６ビットデータバスおよび２４ビットアドレスバスを有するバス構造も規定している。
【００２４】  装置コントローラ６０は、ハードディスクドライブ上に格納されたコンピュータプログラム、または、フロッピディスク上に格納されたプログラム等の他のコンピュータプログラムの制御下で動作する。コンピュータプログラムは、例えば、特定プロセスの、タイミング、ガスの混合、ＲＦ電力レベル、および他のパラメータを指図する。装置コントローラ６０は、メモリ６２へ結合されるプロセッサ６１を含む。ひとつの実施の形態で、メモリ６２はハードディスクドライブであってもよいが、勿論、ＲＯＭ、ＰＲＯＭ等、他の種類のメモリであってもよい。
【００２５】  装置コントローラ６０は、コンピュータプログラムの制御下で動作する。コンピュータプログラムは、特定プロセスの、タイミング、温度、ガス流量、ＲＦ電力レベル、および他のパラメータを指図する。ユーザと装置コントローラ間のインタフェースは図１Ｃに描くように、ＣＲＴモニタ６５および光ペン６６経由である。ひとつの実施の形態では、２台のモニタ６５および６５Ａが使用され、一台はオペレータのためにクリーンルーム壁に、もう一台はサービスエンジニアのために壁の背面に装着される。両モニタは同時に同一情報を表示するが、ひとつの光ペン（例えば６６）だけが有効である。特定の画面つまり機能を選択するには、オペレータが表示画面領域に触れ、ペンに設けたボタン（図示せず）を押す。接触領域は、例えばその色を変更したり、あるいは新規メニュを表示するなどして、光ペンで選択されたことを確認する。
【００２６】  コンピュータプログラムコードは、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、またはＰａｓｃａｌ等の従来のコンピュータ可読プログラミング言語で書くことができる。適切なプログラムコードが、従来のテキストエディタを使用して単一ファイルまたは複数ファイルへ入力され、コンピュータの記憶装置等、コンピュータの使用可能媒体へ格納つまり統合される。入力されたコードテキストが高水準言語による場合、コードはコンパイルされ、得られたコンパイルコードはそこでコンパイル前のウインドウズライブラリルーチンのオブジェクトコードとリンクされる。リンクされたコンパイルオブジェクトコードを実行するには、システムユーザがオブジェクトコードを発動し、それによってコンピュータシステムがコードをメモリ内にロードするようにさせ、メモリからＣＰＵがコードを読んで、それを実行してプログラム中で確定されたタスクを実行する。
【００２７】  図１Ｄは、コンピュータプログラム３００の階層的制御構造の実施例のブロック図を示す。ユーザは、ＣＲＴモニタ上に表示されるメニュつまり画面に応答して光ペンインタフェースを使用することによって、プロセスセット番号およびプロセスチャンバ番号をプロセスセレクターサブルーチン３１０へ入力する。プロセスセットは、指定されたプロセスを遂行するために必要なプロセスパラメータの所定セットであり、所定セット番号で識別される。プロセスセレクターサブルーチン３１０は、（i）マルチチャンバ装置における所望のプロセスチャンバと、（ii）所望プロセスを遂行するようプロセスチャンバを動作するために必要とされるプロセスパラメータの所望セットとを識別する。特定のプロセスを遂行するためのプロセスパラメータは、例えば、プロセスガスの組成および流量レート、温度、圧力、ＲＦ電力レベル等のプラズマ条件、およびチャンバドーム温度のようなプロセス条件に関係し、ユーザへレシピ形式で提供される。レシピによって指定されるパラメータは、光ペン／ＣＲＴモニタインタフェースを利用して入力される。
【００２８】  プロセス監視用信号は、システムコントローラのアナログ入力およびデジタル入力ボードによって提供され、プロセス制御用信号は、システムコントローラ６０のアナログ出力およびデジタル出力ボード上に出力される。
【００２９】  プロセスシーケンサーサブルーチン３２０は、識別されたプロセスチャンバおよびプロセスパラメータのセットを、プロセスセレクターサブルーチン３１０から受入れるための、および種々のプロセスチャンバの動作を制御するためのプログラムコードを含む。複数のユーザがプロセスセット番号およびプロセスチャンバ番号を入力できる。つまり、一人のユーザは複数のプロセスセット番号およびプロセスチャンバ番号を入力できる。そのため、シーケンサーサブルーチン３２０が動作して、選択されたプロセスを所望の順序でスケジュールする。
【００３０】  ひとつの実施の形態で、シーケンサーサブルーチン３２０は、プロセスチャンバの可用性と実行すべきプロセスの種別に基づき、（i）プロセスチャンバの動作を監視してチャンバが使用中か否かを判定するステップ、（ii）使用中のチャンバ内で実行中のプロセスが何かを判定するステップ、および（iii）所望のプロセスを実行するステップ；を遂行するためのプログラムコードを含む。ポーリング等のプロセスチャンバを監視する従来方法を使用することができる。
【００３１】  どのプロセスを実行すべきかをスケジュールする際に、シーケンサーサブルーチン３２０は、選択されたプロセスの所望プロセス条件、または要求を入力した各特定のユーザの「年令」、または、スケジューリング優先度を判定するために、システムプログラマが含めることを希望する他の何らかの関係要因と比較して、使用中のプロセスチャンバの現在の条件を、考慮するように設計されることができる。
【００３２】  シーケンサーサブルーチン３２０が、どのプロセスチャンバとプロセスセットとの組合せを次に実行すべきかを決定した後、シーケンサーサブルーチン３２０は、特定のプロセスセットパラメータをチャンバマネージャサブルーチン３３０Ａ〜Ｃへ送ることによってプロセスセットを実行させ、このチャンバマネージャサブルーチン３３０Ａ〜Ｃが、シーケンサーサブルーチン３２０によって決められたプロセスセットに従いチャンバ１３および、多分、他のチャンバ（図示せず）における複数の処理タスクを制御する。
【００３３】  チャンバコンポーネントサブルーチンの例は、基板位置決めサブルーチン３４０、プロセスガス制御サブルーチン３５０、圧力制御サブルーチン３６６、およびプラズマ制御サブルーチン３７０である。この技術に普通に精通する者は、チャンバ１３で遂行したいプロセスに依存して、他のチャンバ制御サブルーチンを含めることができる、と理解できるだろう。動作中、チャンバマネージャサブルーチン３３０Ａは、実行中の特定プロセスセットに従ってプロセスコンポーネントサブルーチンを選択的にスケジュールするか、呼出す。
【００３４】  チャンバマネージャサブルーチン３３０Ａによるスケジューリングは、どのプロセスチャンバおよびプロセスセットを実行するかをスケジューリングする際に、シーケンサーサブルーチン３２０が使用する同様な様式で遂行される。普通には、チャンバマネージャサブルーチン３３０Ａは、種々のチャンバコンポーネントを監視するステップ、実行されるプロセスセットのためのプロセスパラメータに基づきどのコンポーネントが動作される必要があるかを決定するステップ、および、監視するステップおよび決定するステップに応じて、チャンバコンポーネントサブルーチンを実行させるステップを含む。
【００３５】  図１Ｄを参照して、特定のチャンバコンポーネントサブルーチンの動作を以下説明する。基板位置決めサブルーチン３４０は、基板を基板支持部材１８上へローディングするために使用されるチャンバコンポーネントを制御するためのプログラムコードを包含する。基板位置決めサブルーチン３４０は、例えば、マルチチャンバ装置におけるＰＥＣＶＤ反応装置または他の反応装置から、他の処理が完了した後に、チャンバ１３内への基板の転送も制御できる。
【００３６】  プロセスガス制御サブルーチン３５０は、プロセスガスの組成および流量レートを制御するためのプログラムコードを有する。サブルーチン３５０は、安全遮断弁の開放／閉鎖位置を制御し、また、所望の流量レートを獲得するよう質量流量コントローラを立ち上げ／立ち下げる。プロセスガス制御サブルーチン３５０を含む、全てのチャンバコンポーネントサブルーチンは、チャンバマネージャサブルーチン３３０Ａによって発動される。サブルーチン３５０は、所望のガス流量レートに関してプロセスパラメータをチャンバマネージャサブルーチン３３０Ａから受取る。
【００３７】  普通には、プロセスガス制御サブルーチン３５０は、ガス供給ラインを開くこと、および繰返して（i）必要な質量流量コントローラを読み、（ii）その読みを、チャンバマネージャサブルーチン３３０Ａから受取る所望の流量レートと比較し、そして（iii）必要に応じガス供給ラインの流量レートを調節することによって動作する。その上、プロセスガス制御サブルーチン３５０は、安全でないレートに対するガス流量レートを監視するための、および、安全でない条件が検出される際に安全遮断弁を作動するためのステップを含んでもよい。
【００３８】  プロセスによっては、アルゴン等の不活性ガスがチャンバ１３へ流入され、反応性プロセスガスがチャンバへ導入される以前にチャンバ内圧力を安定化する。これらのプロセスに対して、プロセスガス制御サブルーチン３５０は、上記でステップが次に遂行される前にチャンバ内圧力を安定化するために必要な時間の間、チャンバ１３内へ不活性ガスを流入するステップを含むようプログラムされる。
【００３９】  その上、プロセスガス制御サブルーチン３５０は、与えられたプロセスガス流量レートの必要な値を含む格納テーブルにアクセスすることによって、所望のプロセスガス流量レートの必要な配送ガス流量レートを取得するステップを含む。必要な値が取得されると、配送ガス流量レートは監視され、必要な値と比較され、そして、それに応じて調節される。
【００４０】  プロセスガス制御サブルーチン３５０は、ウェーハチャック内の内側および外側通路を通るヘリウム（Ｈｅ）等の熱伝達ガスの流量も、独立したヘリウム制御（ＩＨＣ）サブルーチン（図示せず）と共に制御する。ガスの流れは、基板をチャックへ熱的結合する。普通のプロセスでは、ウェーハは、プラズマと層を形成する化学反応とによって加熱され、ヘリウムが、水冷却も可能なチャックを通り基板を冷却する。これは、基板上に既に存在するフィーチャを損傷する可能性のある温度より低い温度に基板を保つ。
【００４１】  圧力制御サブルーチン３６０は、チャンバの排気部分におけるスロットル弁の開口の大きさを調整することによってチャンバ１３内の圧力を制御するためのプログラムコードを含む。スロットル弁によりチャンバを制御する少なくとも２つの基本的方法がある。第１の方法はチャンバ圧力を特徴付けることに依拠する。というのは、このチャンバ圧力は、とりわけ、全プロセスガス流量、プロセスチャンバの大きさ、およびポンプの吐出容量に関連するからである。第１の方法はスロットル弁２６を固定位置へ設定する。スロットル弁２６を固定位置へ設定することにより、最終的に定常状態圧力が結果として得られる。
【００４２】  代替として、チャンバ圧力は、例えば圧力計により測定されてもよく、スロットル弁２６の位置は、制御点がガス流量および排気容量によって設定される境界以内であることを前提として、圧力制御サブルーチン３６０に従い調節されてもよい。前者の方法は、後者の方法に付帯する測定、比較、および計算が発動されないので、より迅速なチャンバ圧力の変更が可能となる。前者の方法は、チャンバ圧力の精確な制御が要求されない場合に望ましいであろう、それに対して、後者の方法は、膜層の堆積中のように、精確で、再現性のある、安定した圧力が必要な場合に望ましいであろう。
【００４３】  圧力制御サブルーチン３６０が発動される際に、望ましいつまり目標の圧力レベルが、パラメータとしてチャンバマネージャサブルーチン３３０Ａから受取られる。圧力制御サブルーチン３６０は、チャンバへ接続されたひとつ以上の従来の圧力計を読むことによってチャンバ１３内の圧力を測定し、ひとつまたは複数の測定値を目標圧力と比較し、格納された圧力テーブルから目標圧力に対応する比例値、積分値および微分（ＰＩＤ）値を取得し、そして圧力テーブルから取得されたＰＩＤ値に従いスロットル弁２６を調節するように動作する。代替として、圧力制御サブルーチン３６０は、スロットル弁２６を特定の開口大きさへ開くか閉じてもよく、チャンバ１３内の圧力を所望の圧力または圧力範囲へ調整する。
【００４４】  プラズマ制御サブルーチン３７０は、ＲＦ発生器３１Ａおよび３１Ｂの周波数と電力出力の設定を制御するための、および整合ネットワーク３２Ａおよび３２Ｂを同調するためのプログラムコードを含む。プラズマ制御サブルーチン３７０は、先に記載のチャンバコンポーネントサブルーチンと同じように、チャンバマネージャサブルーチン３３０Ａによって発動される。
【００４５】  上記でＨＤＰ−ＣＶＤ装置は本明細書に記載の発明を遂行するために使用される一装置であるが、他の装置も、本発明の方法を成し遂げるために好都合に使用してもよく、あるいは改変して使用することもできる。
【００４６】 堆積プロセス
本発明の局面を、以下、上記処理装置を使用してアモルファスシリコン膜を堆積するためのプロセスシーケンスを参照して説明する。アモルファスシリコン膜の堆積のひとつの実施の形態では、基板が、処理チャンバへ導入され、バイアス電源へ接続された支持部材上に位置決めされる。シリコンソースガスが処理チャンバへ導入される。プラズマを生成するために充分なソース電力を処理チャンバへ送出することによって、プラズマが形成される。バイアス電力が、プロセス中に支持部材へ印加される。次に、アモルファスシリコン層が、基板面上に堆積される。一般的に、アモルファスシリコン材料は、基板温度を約５００℃以下に維持する間に堆積される。堆積されたアモルファスシリコン膜は、次に、膜性質を強化するようアニールしてもよい。
【００４７】  ヘリウム、アルゴン、キセノン、クリプトン、およびそれら配合物等の不活性ガスが処理チャンバへ導入される。ヘリウムおよびアルゴンは、アモルファスシリコン膜の堆積に使用される好ましい不活性ガスである。不活性ガスは、（図１Ａに示すような）ガスノズル４０のセットを通して、２００ｍｍ基板に対して約０ｓｃｃｍと約２００ｓｃｃｍ間の流量レートでチャンバへ導入される。好ましくは、不活性ガスは、２００ｍｍ基板に対して約５０ｓｃｃｍと約１５０ｓｃｃｍ間で処理チャンバへ導入される。しかし、不活性ガスの流量レートは、処理チャンバすなわち３００ｍｍ基板処理チャンバの大きさによって変えてもよい。
【００４８】  シラン（ＳｉＨ4）またはジシラン（Ｓｉ2Ｈ6）等のシリコンソースガスが、プラズマの存在下でアモルファスシリコン膜を堆積するよう、（図１Ａに示すような）ガスノズル３９のセットを通して、約２０ｓｃｃｍと約１００ｓｃｃｍ間の流量レートでチャンバへ導入される。代替として、シリコンソースガスは、アモルファスシリコン膜を堆積するよう流量レート約５０ｓｃｃｍと約８０ｓｃｃｍ間でチャンバへ導入される。シリコンガスの流量レートは処理チャンバの大きさによって、例えば、３００ｍｍ基板処理チャンバ内で膜を堆積するために約２００ｓｃｃｍまで変化できる。シリコンソースガスは、アモルファスシリコン膜を堆積するようシラン誘導体ガスも含むことができ、それは、炭素または窒素等の汚染が殆どまたは全く無く、単独でまたはシランとの配合でシリコン膜を堆積できる。
【００４９】  シリコンソースガスおよび搬送ガスはチャンバへ別々のガスノズルを通して導入されるとはいえ、本発明は、シリコンソースガスおよび搬送ガスをチャンバへ導入する以前に、配合つまり前混合すること、またはガスを同時にまたは異なる時間に導入することも考慮している。例えば、不活性ガスが処理チャンバへ導入されてもよく、プラズマがチャンバ内に形成され、次いでシリコンガスが処理チャンバへ導入されてアモルファスシリコン膜を堆積する。加えて、アモルファスシリコン材料は、本明細書に記載の方法パラメータの下で不活性ガスを用いずに堆積できる。
【００５０】  一般的に、処理チャンバは、堆積プロセス中にチャンバ圧力約１ミリＴｏｒｒと約５０ミリＴｏｒｒ間に維持される。チャンバ圧力約２ミリＴｏｒｒと約２０ミリＴｏｒｒ間が好ましく使用される。チャンバ圧力約３ミリＴｏｒｒと約７ミリＴｏｒｒ間が、アモルファスシリコン膜を堆積する際に使用できる。
【００５１】  ソースＲＦ電力は、処理チャンバ内にプラズマを生成するよう、処理チャンバに配置されるコイル２９および３０の各々へ、約５０００ワット以下の電力レベルで、または約１００００ワット以下の合計電力で供給される。ソースＲＦ電力は、処理チャンバ内にプラズマを生成し維持するよう、２００ｍｍ基板に対して電力レベル約５００ワットと約５０００ワット間で各コイルへ供給される。好ましくは、合計電力レベル約５０００ワットと約８５００ワット間、更に約６０００ワットと約８０００ワット間が、アモルファスシリコン膜を堆積する際に使用されてもよい。
【００５２】  可変の電力を、オペレータの要求に依存してコイル２９および３０へ印加してもよい。例えば、プラズマを生成して膜を堆積するために、電力レベル約４０００ワットと約５０００ワット間、例えば４５００ワットがコイル２９へ供給され、電力レベル約２０００ワットと約３０００ワット間、例えば２６００ワットをコイル３０へ供給することができる。
【００５３】  更に、負のバイアスを基板面または支持部材へ印加でき、プラズマ中に作出された正に帯電したプラズマイオンを基板面へ、表面に対して垂直に近い角度で、または基板表面の指向性バイアス化によって表面に対して好ましい角度で引き付ける。約５０００ワット未満のバイアス電力が、堆積プロセス中に支持部材へ供給できる。好ましくは、約０ワットと約１０００ワット間のバイアス電力がアモルファスシリコン膜の堆積に使用される。供給ソースＲＦ電力およびバイアス電力は、処理中の基板の大きさおよび使用されるチャンバの種別に従い調節されることができる。
【００５４】  アモルファスシリコン膜は、約２５０℃と約５００℃間のような約５００℃以下の温度に維持される基板上に堆積できる。代替として、基板温度は、アモルファスシリコン膜を堆積するように約３００℃から約４００℃間に維持される。静電チャック内のチャネルに不活性ガスを流すことにより基板背面を冷却することによって基板温度を維持できる。上に説明したプロセスは、アモルファスシリコンを毎分約３０００オングストロームと約６０００オングストローム間のレートで堆積できる。
【００５５】  アモルファスシリコン膜の堆積に続き、基板は、膜性質を改善するようアニールされてもよい。基板は、シリコン堆積処理チャンバ内でその場でアニールされてもよいし、アニールするために別の処理チャンバへ搬送されてもよい。基板をアニールする実施例は、加熱炉内で約５００℃と約１０００℃間の温度へ約３０分および約１８時間にわたって基板を加熱する。約１０００℃の温度で約３０分〜約１時間、約大気圧すなわち約７６０Ｔｏｒｒの不活性ガス環境で基板をアニールすることを利用して、膜性質を改善するのが好ましい。
【００５６】  ひとつの実施の形態で、アモルファスシリコン膜は、アルゴンガスを流量レート約０ｓｃｃｍと約１００ｓｃｃｍ間でチャンバへ導入し、処理チャンバを圧力約１ミリＴｏｒｒと約５０ミリＴｏｒｒ間に維持し、ソースＲＦ電力を約５００ワット〜約５０００ワットでコイルへ、およびバイアス電力を約０ワット〜約１０００ワットで基板支持部へ供給し、基板を温度約３００℃〜約４００℃に維持し、そしてシランガスを約１００ｓｃｃｍ未満の流量レートで処理チャンバへ導入して堆積されることができる。
【００５７】  堆積プロセスの別の実施例は、アモルファスシリコン膜を堆積する間に、シランを流量レート約８５ｓｃｃｍでチャンバへ導入すること、処理チャンバを約５ミリＴｏｒｒの圧力に維持すること、コイル２９へ約４５００ワットとコイル３０へ約２６００ワットのソースＲＦ電力を供給すること、約１０００ワットの電力を基板支持部へ供給すること、そして基板を約４００℃の温度に維持すること、を含む。
【００５８】  高密度プラズマ化学的気相堆積（ＨＤＰ−ＣＶＤ）プロセスはアモルファスシリコン膜を５００℃未満の温度で、実施の形態によっては４００℃未満の温度で堆積できると考えられる。ＨＤＰ−ＣＶＤプロセスは基板表面に近接する反応帯域への無線周波（ＲＦ）エネルギーの印加によって処理ガスを解離し、シリコンソースガスの分解等の化学反応の発生に要するエネルギーを低減すると考えられる。化学反応が発生するためのエネルギー要件の低減は、従来のＣＶＤプロセスによって達成できる温度より低い温度でのアモルファスシリコン膜堆積を可能にする。
【００５９】  更に、本明細書に記載したプロセスによってアモルファスシリコン膜を形成するためのプロセスは、堆積腹中に微細な結晶粒（すなわち、約１００ｎｍ以下の粒子）の形成を増強することによって膜の電気的性質を改善すると考えられる。シリコン膜中の結晶粒の形成は、膜が導電性となってエネルギーを貯蔵する能力を持つことになる。エネルギーの分量を貯蔵する能力は、シリコン膜がサブミクロンデバイスにおけるキャパシタおよびダイオードとして作用することを可能にする。膜中の結晶粒の量、特に微細な結晶粒の数を増やすことにより、より高い結晶密度の結晶粒を達成する結果となり、それによって、より大きなエネルギー貯蔵を提供し、導電性等の電気的性能を改善する。高密度プラズマ条件下、５００℃以下の基板温度でのアモルファスシリコン膜の堆積は、膜中に形成される微細結晶粒の量を増やすことが観測された。
【００６０】  この堆積プロセスは、基板上に核生成個所の数だけでなく結晶配向の不規則性も増やし、堆積プロセス中に膜上で形成されつつある平均結晶寸法を小さくする結果となり、それによって微細粒子の結晶形成を増強することが考慮されている。更に、堆積温度は、微細粒子が大きな粒子結晶に結晶化せず、それによって微細粒子結晶の形成を増強するのに充分なほど低い。更に、微細結晶粒子の量の増大は、粒界を横切る電気抵抗がより小さい粒界により最小化されるので、電流の流れを改善する結果となり、それによって膜抵抗を低減することが考慮されている。また、アニーリングは粒子寸法の実質的な増大もなく膜中の微細結晶粒子の形成を増強することによって膜の所望の電気的性質を改善すると考えられる。
【００６１】  実施例
本明細書に記載の方法によるアモルファスシリコン膜の堆積を実証する以下のデータは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な Ultima（登録商標）ＨＤＰ−ＣＶＤチャンバで行った実験から得た。アモルファスシリコン（ＨＤＰシリコン）膜を、６インチ結晶体のｎ型Ｓｉ基板上に堆積して、ショットキーダイオード構造での材料として使用するためのＨＤＰシリコンの適合性を判定した。ショットキーダイオードは、金属が半導体、好ましくはドープされた半導体に接触するところに形成され、普通には、金属層をシリコンベース材料上に堆積することによって形成される。ショットキーダイオードの実施例は、チタンとシリコン層との界面に形成されるチタンシリサイド（ＴｉＳｉ2）ベースのショットキーダイオード構造である。アモルファスシリコン層および／または基板は、オプションでドープ用材料、例えば、リンを約１ｅ17原子濃度へインプラントされることができ、ショットキーダイオードのような半導体デバイスの製造のために層または基板の電気的性質を強化する。
【００６２】  アモルファスシリコン膜を利用するショットキーダイオードを、アモルファスシリコン膜上ヘチタンを堆積することによって形成した。アモルファスシリコン膜は、以下の手順に従い８枚の基板上にＨＤＰ−ＣＶＤプラズマ条件下でシランの反応によって堆積した。６インチ結晶体のｎ型Ｓｉ基板をそれぞれＨＤＰ処理チャンバへ導入し、次にアルゴンを約１００ｓｃｃｍの流量レートでチャンバへ注入した。処理中のチャンバ圧力を約５ミリＴｏｒｒに維持した。
【００６３】  基板１、２、４および６を各コイルに約４５００ワット（Ｗ）（すなわち、高）のソースＲＦ電力で生成したプラズマへ暴露し、基板３、５、７および８を各コイルに約１５００ワット（すなわち、低）のソースＲＦ電力で生成したプラズマへ暴露した。基板１、３、５および７を約３００℃の温度（すなわち低温）に維持し、基板２、５、６および８を約４５０℃の温度（すなわち高温）に維持した。基板１、２、３および５を約１００ｓｃｃｍの流量レート（すなわち高流量レート）のシランへ暴露し、基板４、６、７および８を約４０ｓｃｃｍ（すなわち低流量レート）のシランへ暴露した。
【００６４】  各基板に対するＲＦ電力、温度、および流量レートの概要を下の表１にリストする。アモルファスシリコンを、上に記載した処理条件を使用して約２分間、約８００オングストローム／分と約５０００オングストローム／分間の堆積レートで堆積した。
【００６５】  次に基板を、立方センチメートル当りほぼ１ｅ17原子の濃度を有するようリンでインプラントした。次にチタン（Ｔｉ）層をアモルファスシリコン層上に堆積してショットキーダイオードを形成した。次に薄いシリコンキャップ層をチタン層上に堆積して、酸素または水分の汚染を防止した。次に基板を、パターニングして、エッチングし、試験用に４分円に分割した。試験前に、基板を約６００℃で約１８時間、略大気圧の窒素環境でアニールした。アニーリングに続き、ショットキーダイオードを、基板上とショットキー界面とに配置した接点に電圧を印加することによってダイオード性能を試験した。ショットキーダイオードの試験からの結果を、図２Ａ〜２Ｃおよび３Ａ〜３Ｃに示す。
【００６６】
【表１】
0005273890.tif 000002
図２Ａは、基板１および４のそれぞれに堆積された２つのアモルファスシリコン膜に対して印加したダイオード電圧でのダイオード電流密度のプロットを示す。アモルファスシリコン膜は、高低シラン流量レートにより一定の高ＲＦ電力および一定の低温度で堆積された。改善されたダイオード性能は、より高いダイオード電流密度で表現され、それはエネルギーを貯蔵し転送するダイオードの能力の指標である。図２Ａ（および付帯の図２Ｂ〜２Ｃ）では、横軸はダイオードに印加される電圧、−１０Ｖから１０Ｖであり、縦軸は、異なる流量レートで堆積された異なる膜の相応するダイオード電流密度を示す。図２Ａは、アモルファスシリコン膜がショットキーダイオードとして精確に性能を果すことを示し、また高ＲＦ電力および低温度で、より低いシラン流量レートが改善されたダイオード電流密度を提供するように見えることを示している。
【００６７】  図２Ｂは、基板２および６のそれぞれの上に堆積されたアモルファスシリコン膜の２つに対して印加したダイオード電圧におけるダイオード電流密度のプロットを示す。アモルファスシリコン膜は、高低シラン流量レートにより一定の高ＲＦ電力および一定の高温度で堆積された。図２Ｂは、高ＲＦ電力および低温度で、より低いシラン流量レートが、改善されたダイオード電流密度を提供するように見えることを示す。
【００６８】  図２Ｃは、基板３および７のそれぞれに堆積されたアモルファスシリコン膜の２つに対して印加されたダイオード電圧におけるダイオード電流密度のプロットを示す。アモルファスシリコン膜は、高低シラン流量レートにより一定の低ＲＦ電力および一定の低温度で堆積された。図２Ｂは、低ＲＦ電力および低温度で、より低いシラン流量レートが、改善されたダイオード電流密度を提供するように見えることを示す。
【００６９】  図２Ａ〜２Ｃは、本明細書に記載のＨＤＰプロセスのシラン流量レートおよび電力レベルが、約４５０℃以下の温度で充分なアモルファスシリコン堆積の結果をもたらすことを示す。加えて、より低い流量レートでの改善されたダイオード電流密度によって証明されるように、より低いシランレートが膜中で達成される微細粒子のより高い結晶化度を可能にすると考えられる。より低い流量レートが、より低い堆積レートをもたらし、核生成個所で成長に利用可能な材料を制限する一方で、依然として核生成個所を形成するのに充分な材料を提供し、それによって微細粒子核生成を増強させることが考慮されている。更に、より低い堆積レートは、微細核生成個所が充分に成長できるようにし、それによってより大きな粒子への微細粒子の吸収が最小化され、それによって堆積膜中での微細粒子結晶の形成を強化する。
【００７０】  図３Ａは、基板３および５のそれぞれに堆積された２つのアモルファスシリコン膜に対して印加されたダイオード電圧におけるダイオード電流密度のプロットを示す。改善されたダイオード性能がより高いダイオード電流密度で表現され、それはエネルギーを貯蔵し転送するダイオードの能力の指標である。図３Ａ（および付帯する図３Ｂ〜３Ｃ）では、横軸はダイオードに印加される電圧、−１０Ｖから１０Ｖであり、他方、縦軸は、異なる温度で堆積された異なる膜の相応するダイオード電流密度を示す。アモルファスシリコン膜は、高い温度および低い温度により一定の低ＲＦ電力および高シラン流量レートで堆積された。図３Ａは、低ＲＦ電力および高流量レートで、より低い堆積温度が改善されたダイオード電流密度を提供することを示す。
【００７１】  図３Ｂは、基板１および２のそれぞれに堆積された２つのアモルファスシリコン膜に対して印加されたダイオード電圧におけるダイオード電流密度のプロットを示す。アモルファスシリコン膜は、高い温度および低い温度により一定の高流量レートおよび高ＲＦ電力で堆積された。図３Ｂは、高ＲＦ電力および高シラン流量レートで、より低い堆積温度が改善されたダイオード電流密度を提供することを示す。
【００７２】  図３Ｃは、基板４および６のそれぞれに堆積された２つのアモルファスシリコン膜に対して印加されたダイオード電圧におけるダイオード電流密度のプロットを示す。アモルファスシリコン膜は、高い温度および低い温度により一定の低流量レートおよび低ＲＦ電力で堆積された。図３Ｃは、低ＲＦ電力および低シラン流量レートで、より低い堆積温度が改善されたダイオード電流密度を提供することを示す。
【００７３】  図３Ａ〜３Ｃは、本明細書に記載のＨＤＰプロセスによって約４５０℃以下の温度でおよびより低い電力レベルで充分なアモルファスシリコン堆積が結果として得られることを示す。アモルファスシリコンのより低い温度堆積が膜中に微細粒子結晶を形成するのに充分な核生成を提供し、そして、微細粒子が大きな粒子結晶に結晶化しないような充分に低い温度によって微細粒子結晶の形成に有利に働くと考えられる。更に、改善されたダイオード性能によって証明されるように、アニーリングステップが結晶形成を改善する一方、高い結晶詰込み密度を保有することを、堆積後アニーリングが示すと考えられる。
【００７４】  本明細書に記載のＨＤＰプロセスは半導体製造プロセスのためのアモルファスシリコン膜をより低い温度およびより低い材料消費レートで生産でき、それは、従前のＣＶＤ堆積プロセスによるものより、基板スループットを高め、生産コストを低減させると考えられる。
【００７５】  上記説明は本発明のひとつの実施の形態へ向けられるが、本発明の他のおよび更なる実施の形態が、その基本となる範囲から逸脱することなく考案されることができ、その範囲は先に記載の特許請求の範囲によって決定される。
【図面の簡単な説明】  上に記載された本発明の局面が達成される様式が詳細に理解されるように、上で要約された本発明を、添付図面に図示されるその実施の形態を参照することによって詳細に説明する。
しかし、添付図面は単に本発明の典型的な実施の形態だけを図示すること、従ってそれら図面は本発明の範囲を制限するとみなしてはならないことに留意する必要がある。とういうのは、本発明は他の同等に有効な実施の形態を容認し得るからである。【図１Ａ】  本明細書に記載の、本発明にとって有用な高密度プラズマ化学的気相堆積（ＣＶＤ）処理チャンバのひとつの実施の形態の単純化図である。
【図１Ｂ】  図１ＡのＣＶＤ処理チャンバと併せて使用できるガスリングの断面略図である。
【図１Ｃ】  図１ＡのＣＶＤ処理チャンバと併せて使用できるモニタおよび光ペンの簡略図である。
【図１Ｄ】  図１ＡのＣＶＤ処理チャンバを制御するために使用される実施例のプロセス制御コンピュータプログラム製品のフローチャートである。
【図２Ａ】  異なる処理ガス流量で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【図２Ｂ】  異なる処理ガス流量で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【図２Ｃ】  異なる処理ガス流量で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【図３Ａ】  異なる堆積温度で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【図３Ｂ】  異なる堆積温度で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【図３Ｃ】  異なる堆積温度で、本明細書に記載の方法によって堆積されたシリコン膜のダイオード電流密度を示すプロットである。
【符号の説明】１０        装置
１３        チャンバ
１４        ドーム
１６        プラズマ処理区域
１７        基板
１８        基板支持部材
１９        基板受容部分
２０        静電チャック
２１        基部
２２        本体部材
２３        加熱プレート
２４        冷却プレート
２６        スロットル弁
２９        上部コイル
３０        側部コイル
３１Ａ      上部ソースＲＦ発生器
３１Ｂ      側部ソースＲＦ発生器
３１Ｃ      バイアスＲＦ発生器
３２Ｃ      バイアス整合ネットワーク
３２Ａ      整合ネットワーク
３３  ガス配送装置
３４Ａ      第１ガスソース
３４Ｂ      第２ガスソース
３５Ｂ      第1ガス質量流量コントローラ
３５Ａ      第２ガス質量流量コントローラ
３６        リングプレナム
３７        ガスリング
３８        ガス配送ライン
３９、４０  ソースガスノズル
４１        本体プレナム
４５        上部ノズル
４６        上部ベント
５０        プラズマ浄化システム
６０        システムコントローラ
６１        プロセッサ
６２        メモリ
６５        モニタ
６６        光ペン
７０        真空装置
８０Ａ      ソース電源
８０Ｂ      バイアス電源
３００      コンピュータプログラム
３１０      プロセスセレクターサブルーチン
３２０      プロセスシーケンサーサブルーチン
３３０Ａ〜Ｃ            チャンバマネージャサブルーチン
３４０      基板位置決めサブルーチン
３５０      プロセスガス制御サブルーチン
３６０      圧力制御サブルーチン
３７０      プラズマ制御サブルーチン
【図１Ａ】
0005273890.tif 000003
【図１Ｂ】
0005273890.tif 000004
【図１Ｃ】
0005273890.tif 000005
【図１Ｄ】
0005273890.tif 000006
【図２Ａ】
0005273890.tif 000007
【図２Ｂ】
0005273890.tif 000008
【図２Ｃ】
0005273890.tif 000009
【図３Ａ】
0005273890.tif 000010
【図３Ｂ】
0005273890.tif 000011
【図３Ｃ】
0005273890.tif 000012