(57)【特許請求の範囲】
【請求項１】
所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、
前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号に変換して出力する受光部と、
前記受光部からの出力信号に基づいて前記トラックの蛇行周期に関連した周波数を有するウォブル信号を生成するウォブル信号生成部と、
ウォブル位相エラー信号に従い、第１の動作クロックを生成する第１の発振部と、
前記第１の動作クロックを分周して第１のサンプリングクロックを生成する第１の分周部と、
前記第１のサンプリングクロックに従い、前記ウォブル信号をデジタル信号に変換する第１のＡＤ変換部と、
前記第１の動作クロックに従い、前記第１のＡＤ変換部から出力されたデジタルウォブル信号をシリアルデータに変換して送信する第１のシリアル変換部と、
前記受光部からの出力信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、
ＲＦ位相エラー信号に従い、第２の動作クロックを生成する第２の発振部と、
前記第２の動作クロックを分周して第２のサンプリングクロックを生成する第２の分周部と、
前記第２のサンプリングクロックに従い、前記ＲＦ信号をデジタル信号に変換する第２のＡＤ変換部と、
前記第２の動作クロックに従い、前記第２のＡＤ変換部から出力されたデジタルＲＦ信号をシリアルデータに変換して送信する第２のシリアル変換部と、
前記第１の動作クロック及び前記第２の動作クロックよりも低い、固定周波数の第３の動作クロックを入力し、前記第３の動作クロックを分周して、前記第１のサンプリングクロック及び前記第２のサンプリングロックよりも低い周波数の第３のサンプリングクロックを生成する第３の分周部と、
前記受光部からの複数の出力信号を前記第３のサンプリングクロックに従ってデジタル信号に変換する第３のＡＤ変換部と、
前記第３の動作クロックに従い、前記第３のＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して送信する第３のシリアル変換部と、
前記第１のシリアル変換部から出力されたシリアルデータを前記第１の動作クロックに従って受信し、前記デジタルウォブル信号として出力する第１の受信部と、
前記第１の受信部から出力されたデジタルウォブル信号に基づいて、前記ウォブル信号に位相同期したウォブルクロックを生成すると共に、前記デジタルウォブル信号とウォブルクロックとの位相差を示すウォブル位相エラー信号を出力するウォブル処理部と、
前記ウォブル処理部からのウォブル位相エラー信号を前記第１の発振部に出力する第１の出力部と、
前記第２のシリアル変換部から出力されたシリアルデータを前記第２の動作クロックに従って受信し、前記デジタルＲＦ信号として出力する第２の受信部と、
前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ＲＦ信号に位相同期したＲＦクロックを生成すると共に、前記デジタルＲＦ信号とＲＦクロックとの位相差を示すＲＦ位相エラー信号を出力するＲＦ処理部と、
前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出する再生処理部と、
前記再生処理部からのＲＦ位相エラー信号を前記第２の発振部に出力する第２の出力部と、
前記第３のシリアル変換部から出力されたシリアルデータを前記第３の動作クロックに従って受信して、デジタル信号として出力する第３の受信部と、
前記第３の受信部から出力されたデジタル信号に基づいて、トラッキングエラー信号を生成するサーボ処理部と、
前記第３の動作クロックを発生し、前記第３の分周部と前記第３のシリアル変換部とに出力するクロック発生部とを備え、
前記ウォブル信号生成部、前記１の発振部、前記第１の分周部、前記第１のＡＤ変換部、前記第１のシリアル変換部、前記ＲＦ信号生成部、前記第２の発振部、前記第２の分周部、前記第２のＡＤ変換部、前記第２のシリアル変換部、前記第３の分周部、前記第３のＡＤ変換部及び、前記第３のシリアル変換部を一つのアナログ集積回路として構成し、
前記第１の受信部、前記ウォブル処理部、前記第１の出力部、前記第２の受信部、前記ＲＦ処理部、前記再生処理部、前記第２の出力部、前記第３の受信部、前記サーボ処理部、及び前記クロック発生部を一つのデジタル集積回路として構成したことを特徴とする信号処理装置。
【請求項２】
前記第３のＡＤ変換部は、前記複数の受光部からの出力信号をそれぞれ前記サンプリングクロックに従ってデジタル信号に変換する複数のΔΣＡＤ変換器を有することを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記第１のＡＤ変換部は、前記ウォブル信号生成部により生成されたウォブル信号をＮビットのデジタル信号に変換し、前記第２のＡＤ変換部は、前記ＲＦ信号生成部により生成されたＲＦ信号をＭビットのデジタル信号に変換することを特徴とする請求項１に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置に関し、特に、ディスク状記録媒体に対して光ビームを照射して、その反射光を電気信号に変換して処理する装置に関する。
【背景技術】
【０００２】
従来、ＤＶＤなどの光ディスクに対して映像データなどの情報信号を記録再生する装置が知られている。
【０００３】
ＤＶＤには所定の周期で蛇行するトラック（ウォブル）が予め形成されており、ディスク上に記録されるデータはこの蛇行周期（ウォブル周期）と同期している必要がある。
【０００４】
そのため、ＤＶＤにデータを記録する際、ディスクに対する光ビームの反射光を利用して、ウォブルに位相同期したクロックを生成し、このクロックを用いてディスク上にデータを記録している。（例えば、特許文献１参照）
また、ＤＶＤに対してデータの書き込み、読み出しを行うドライブ装置では、ディスクから読み出したデータに同期したクロックを生成し、この再生クロックに従って再生されたデジタルデータを処理している。
【０００５】
更に、この種の装置においては、記録時において、ディスクが所定の回転速度で回転するよう制御している。
【０００６】
また、再生信号に同期したクロックを生成する際には、ＰＬＬ回路が用いられる。
【０００７】
また、上記のクロック生成にはＰＬＬ回路を用いるが、ＰＬＬ回路を従来のアナログ回路で設計した場合、温度変化や経年変化、製造時ばらつきによるクロックの変動の影響が大きいため、デジタル回路で構成することが望まれる。
【０００８】
そのため、信号の増幅やＡＤ変換と言った最低限必要なアナログ信号処理をアナログ専用ＩＣで実行し、後の処理はデジタル信号処理ＬＳＩで実行するといった手段がとられる。
【特許文献１】特開２００２−２３０７５７
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、アナログ専用ＩＣとデジタル信号処理ＬＳＩ間で受け渡す信号の種類が多くなると、そのために必要なＩＣのピン数が増加する傾向にある。このピン数増加は、実装上の制約やチップのコスト増加につながる。
【００１０】
また、元々ＤＶＤでは記録データの周波数が高く、更に近年では、２倍速など、高速の書き込み、読み出しが一般的となっているため、アナログ専用ＩＣと大規模ＬＳＩ間の正確なデータの受け渡しが問題となっている。
【００１１】
本発明は、上記の点に鑑みてなされたものであり、回路規模を抑えながら、安価な構成で光ディスクからの再生信号を処理することができる装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号に変換して出力する受光部と、前記受光部からの出力信号に基づいて前記トラックの蛇行周期に関連した周波数を有するウォブル信号を生成するウォブル信号生成部と、ウォブル位相エラー信号に従い、第１の動作クロックを生成する第１の発振部と、前記第１の動作クロックを分周して第１のサンプリングクロックを生成する第１の分周部と、前記第１のサンプリングクロックに従い、前記ウォブル信号をデジタル信号に変換する第１のＡＤ変換部と、前記第１の動作クロックに従い、前記第１のＡＤ変換部から出力されたデジタルウォブル信号をシリアルデータに変換して送信する第１のシリアル変換部と、前記受光部からの出力信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、ＲＦ位相エラー信号に従い、第２の動作クロックを生成する第２の発振部と、前記第２の動作クロックを分周して第２のサンプリングクロックを生成する第２の分周部と、前記第２のサンプリングクロックに従い、前記ＲＦ信号をデジタル信号に変換する第２のＡＤ変換部と、前記第２の動作クロックに従い、前記第２のＡＤ変換部から出力されたデジタルＲＦ信号をシリアルデータに変換して送信する第２のシリアル変換部と、前記第１の動作クロック及び前記第２の動作クロックよりも低い周波数のクロックであって、固定周波数の第３の動作クロックを入力し、前記第３の動作クロックを分周して、前記第１のサンプリングクロック及び前記第２のサンプリングロックよりも低い周波数の第３のサンプリングクロックを生成する第３の分周部と、前記受光部からの複数の出力信号を前記第３のサンプリングクロックに従ってデジタル信号に変換する第３のＡＤ変換部と、前記第３の動作クロックに従い、前記第３のＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して送信する第３のシリアル変換部と、前記第１のシリアル変換部から出力されたシリアルデータを前記第１の動作クロックに従って受信し、前記デジタルウォブル信号として出力する第１の受信部と、前記第１の受信部から出力されたデジタルウォブル信号に基づいて、前記ウォブル信号に位相同期したウォブルクロックを生成すると共に、前記デジタルウォブル信号とウォブルクロックとの位相差を示すウォブル位相エラー信号を出力するウォブル処理部と、前記ウォブル処理部からのウォブル位相エラー信号を前記第１の発振部に出力する第１の出力部と、前記第２のシリアル変換部から出力されたシリアルデータを前記第２の動作クロックに従って受信し、前記デジタルＲＦ信号として出力する第２の受信部と、前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ＲＦ信号に位相同期したＲＦクロックを生成すると共に、前記デジタルＲＦ信号とＲＦクロックとの位相差を示すＲＦ位相エラー信号を出力するＲＦ処理部と、前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出する再生処理部と、前記再生処理部からのＲＦ位相エラー信号を前記第２の発振部に出力する第２の出力部と、前記第３のシリアル変換部から出力されたシリアルデータを前記第３の動作クロックに従って受信して、デジタル信号として出力する第３の受信部と、前記第３の受信部から出力されたデジタル信号に基づいて、トラッキングエラー信号を生成するサーボ処理部と、前記第３の動作クロックを発生し、前記第３の分周部と前記第３のシリアル変換部とに出力するクロック発生部とを備え、前記ウォブル信号生成部、前記１の発振部、前記第１の分周部、前記第１のＡＤ変換部、前記第１のシリアル変換部、前記ＲＦ信号生成部、前記第２の発振部、前記第２の分周部、前記第２のＡＤ変換部、前記第２のシリアル変換部、前記第３の分周部、前記第３のＡＤ変換部及び、前記第３のシリアル変換部を一つのアナログ集積回路として構成し、前記第１の受信部、前記ウォブル処理部、前記第１の出力部、前記第２の受信部、前記ＲＦ処理部、前記再生処理部、前記第２の出力部、前記第３の受信部、前記サーボ処理部、及び前記クロック発生部を一つのデジタル集積回路として構成した。
【発明の効果】
【００１３】
本発明を用いる事で、アナログ集積回路とデジタル信号処理ＩＣとの間のピン数を削減し、かつ、アナログＩＣとデジタルＬＳＩ間の正確なデータの受け渡しを実現する事ができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて本発明の実施形態を説明する。
【００１５】
図１は、本発明の実施形態におけるディスク装置の構成を示す図である。図１の装置では、予め蛇行するトラックが形成された光ディスクＤに対して光ビームを照射して情報信号を記録再生する。本実施形態では、光ディスクＤとしてＤＶＤ−Ｒを用いる。
【００１６】
図１において、１０１は映像データなどの情報データを入力する入力部、１０２は再生されたデータを出力する出力部である。１０３は、記録時においては入力された情報データを処理して記録に適した形態に変換し、再生時においては、ディスクからの反射光を処理すると共に再生データを処理して出力する信号処理部である。１０４はレーザドライバ、１０５はレーザビームを照射するレーザダイオードである。
【００１７】
１０６はビームスプリッタ、１０７はレンズである。１１２はレーザダイオード１０５の出射パワーを計測するフロントモニターである。レーザダイオード１０５、ビームスプリッタ１０６、レンズ１０７、フロントモニター１１２は光ピックアップユニット（ＯＰＵ）１１３を構成する。１０８は光ディスクＤを回転させるスピンドルサーボ回路であり、公知のスピンドルモータを含む。スピンドルサーボ回路１０８は、後述の様に信号処理部１０３から出力されるスピンドルエラー信号に従ってディスクＤの回転を制御する。
【００１８】
１０９はピックアップサーボ回路である。ピックアップサーボ回路１０９は、ＯＰＵ１１３を移動するピックアップモータと、レンズの位置を移動させるアクチュエータを有している。そして、ピックアップサーボ回路１０９は、後述の様に信号処理部１０３から出力されたフォーカスエラー、トラッキングエラー信号に従って、ディスクＤに対するレーザビームの照射位置、フォーカスを制御する。
【００１９】
１１０はＣＰＵを含むシステム制御部であり、操作部１１１からの指示によって各部を制御する。１１１は電源スイッチや記録、再生スイッチなど、各種のスイッチを有する操作部である。
【００２０】
記録時においては、入力された情報データに対し、信号処理部１０３により必要な処理を施す。そして、記録データに対してＮＲＺＩ変調処理を行い、ＮＲＺＩ変調処理後の記録データの１、０のマーク長に応じて、レーザドライバを駆動するための変調信号（ライトストラテジー信号）を生成し、ＬＤＤ１０４に出力する。ＬＤＤ１０４は、１０３の出力信号に応じた電流を出力してレーザダイオード１０５のレーザビーム出射量を制御し、ビームスプリッタ１０６、レンズ１０７を介してディスクＤ上にビームを照射する。
【００２１】
ＤＶＤ−Ｒでは、記録時にはディスク上のウォブル周期に同期したクロックでデータ記録を行う必要がある。またウォブルにはディスク上の位置情報を示す物理アドレス情報が埋め込まれている。このため、再生時、記録時ともに、ディスク反射光からウォブル信号を再生して、ウォブル信号に同期した記録クロックを生成すると共に、ウォブルに埋め込まれたアドレス情報を再生する必要がある。
【００２２】
具体的には、ディスクＤに対してレーザダイオード１０５によりレーザビームを照射する。そして、ディスクＤからの反射光をビームスプリッタ１０２により受け、信号処理部１０３に送る。信号処理部１０３では、ディスクからの反射光を処理してウォブル信号を生成し、ウォブル信号を用いて記録用のクロックを生成するとともに、アドレス再生を行う。
【００２３】
また、再生時においては、ディスクＤからの反射光を信号処理部１０３に送り、再生されたデータに同期したクロックを生成する。そして、この再生クロックに従ってディスクＤに既に記録された情報データを検出して出力する。
【００２４】
次に、本実施形態の特徴的な構成である、信号処理部１０３について説明する。
【００２５】
図２は信号処理部１０３の構成を示す図であり、信号処理部１０３は、三つの集積回路から構成される。２０１は光電変換ＩＣ（ＯＥＩＣ：Ｏｐｔｉｃａｌ  Ｅｌｅｃｔｒｉｃａｌ  ＩＣ）、２０２はアナログフロントエンド（ＡＦＥ）、２０３はデジタル処理回路である。ＯＥＩＣ２０１、ＡＦＥ２０２はそれぞれアナログ信号処理回路として機能し、デジタル処理回路２０３はデジタル信号処理回路として機能している。そして、ＡＦＥ２０２の各回路を一つのアナログ集積回路として構成し、デジタル処理回路２０３の各回路を一つのデジタル集積回路として構成する。
【００２６】
図２において、ビームスプリッタ１０２からの反射光が受光センサ２０１ａに出力される。受光センサ２０１ａは、反射光を受けて光−電流変換を行い、受光量に応じた電流値をＩ／Ｖ変換器アンプ２０１ｂに出力する。Ｉ／Ｖ変換器２０１ｂは、受光センサ２０１ａから出力された電流値を電圧値に変換し、ＡＦＥ２０２に出力する。
【００２７】
図３は受光センサ２０１ａの様子を示している。受光センサ２０１ａは、矢印３０２方向に移動するディスクＤのトラック３０１に対して図３に示す様に配置される。受光センサ２０１ａは、図３に示す様に、Ａ〜Ｈの八つの受光部を有する。すなわち、Ａ〜ＤのメインセンサーとＥ〜Ｈのサブセンサーである。
【００２８】
そして、各受光部から電気信号が出力される。また、後述するデータ再生ＲＦ信号処理用にメインセンサーを加算した信号（Ａ＋Ｂ＋Ｃ＋Ｄ）も別途出力される。図２に戻り、受光センサ２０１ａの受光部Ａ〜Ｄの出力信号が、ＡＦＥ２０２におけるプレ処理部２０５、２１５に出力される。また、受光センサ２０１ａの受光部Ａ〜Ｈの出力信号が２１５に出力され、前述のメインセンサーを加算した信号がプレ処理部２１０に出力される。
【００２９】
またビームスプリッタ１０２における一部の信号はフロントモニターＩＣ（ＦＭ）１１２に出力し、電気信号が信号処理部１０３へと出力される。
【００３０】
次に、ウォブル信号の処理について説明する。
【００３１】
プレ処理部２０５は、受光センサ２０４の出力信号に対し、フィルタリングによるノイズ除去や、増幅処理等のプレ処理を施す。そして、受光センサ２０４ａの出力を公知のプッシュプル法（Ａ＋Ｄ−Ｂ−Ｃ）により演算することで、ディスクＤのトラックの蛇行周期に同期したウォブル信号を生成してＡＤ変換部（ＡＤＣ）２０６に出力する。ＡＤＣ２０６は、分周器２０８から供給されるサンプリングクロックに従ってウォブル信号をサンプリングし、１サンプルＮビットのデジタル信号に変換してパラレル−シリアル変換部（Ｐ／Ｓ）２０７に出力する。例えば図２において、Ｎ＝８である。
【００３２】
分周器２０８は、ＶＣＯ２０９から出力されたクロックの周波数を分周してＡＤＣ２０６に供給する。ＶＣＯ２０９には、デジタル処理回路２０３からのウォブル位相エラー信号が供給されている。ＶＣＯ２０９は、この位相エラー信号に基づいて、ウォブル信号の周波数に関連した所定の周波数の動作クロックを生成する。ここでは、ＶＣＯ２０９の出力はウォブル位相エラーによって変動する４１６ＭＨｚを中心としたクロックである。また、分周器２０８の出力はＶＣＯ２０９の出力を１／８分周した信号であり、５２ＭＨｚである。
【００３３】
Ｐ／Ｓ２０７は、ＶＣＯ２０９からのクロックに従い、ＡＤＣ２０６からのＮビットのデジタル信号をシリアル信号に変換し、更に、所定のタイミングで同期データを多重してデジタル処理回路２０３に送る。また、ＶＣＯ２０９からのクロックは、Ｐ／Ｓ２０７からのウォブル信号のデジタルデータとは独立にデジタル処理回路２０３に送られる。
【００３４】
デジタル処理回路２０３において、シリアル−パラレル変換部（Ｓ／Ｐ）２１９は、ＶＣＯ２０９からのクロックを用いて、Ｐ／Ｓ２０７から出力されたウォブル信号のデジタルデータを取り込み、サンプル毎のパラレルデータに変換してウォブル（ＷＢＬ）処理部２２０に送る。また、Ｓ／Ｐ２１９は、サンプル毎のタイミング信号をＷＢＬＣＬＫ（図２においては５２ＭＨｚ）としてＷＢＬ処理２２０と記録系処理２３０に出力する。また、ＷＢＬ処理２２０と記録処理２３０はＷＢＬＣＬＫに同期して動作する。
【００３５】
Ｓ／Ｐ２１９は、ＶＣＯ２０９からのクロックに応じて、入力したシリアルデータを保持するシフトレジスタと、入力したシリアルデータ列から同期データを検出し、パラレルデータの出力タイミングを制御するタイミング制御部を持つ。また、Ｓ／Ｐ２１９が出力するＷＢＬＣＬＫは分周器２０８の出力と位相同期関係にある。
【００３６】
ＷＢＬ処理部２２０は、Ｓ／Ｐ２１９からのウォブル信号に基づいてウォブルクロックを生成すると共に、ランドプリピットを検出する。ＤＶＤ−Ｒにおいては、ディスク上のトラックにおける所定の位置にランドプリピット（ＬＰＰ）が形成されている。このランドプリピットは、ウォブル信号に対して所定の位相関係を有しており、このランドプリピットを検出することでディスク上の物理アドレス位置を検出する。
【００３７】
図４（ａ）はＷＢＬ処理部２２０の構成を示す図である。
【００３８】
図４（ａ）において、Ｓ／Ｐ２１９からのＷＢＬ信号が位相検出部４０１とＬＰＰ検出部４０４に出力される。また、前述のＳ／Ｐ２１９から出力されるＷＢＬＣＬＫをもとに正弦波発生器４０３により正弦波を発生する。正弦波発生器は、例えば正弦波テーブルによる発生器である。また、ＤＶＤ−ＲにおいてはＷＢＬＣＬＫと正弦波は１：１８６の周波数関係にある。
【００３９】
位相検出部４０１は、ＷＢＬ信号と正弦波発生器４０３の出力との位相差を公知のヘテロダイン検波により検出し、ループフィルタ４０２に出力する。ループフィルタ４０２は位相検出部４０１からの位相差信号をフィルタ処理し、ＷＢＬ位相エラー信号として図２のＤＡ変換器（ＤＡＣ）２２１、及び、サーボ処理部２２７に出力する。ＶＣＯ２０９、位相検出部４０１、ループフィルタ４０２、ＤＡＣ２２１により構成されるＰＬＬ回路により、光ディスから再生されたウォブル信号に同期したＷＢＬクロックが生成される。
【００４０】
また、ＬＰＰ検出部４０４は、入力されたＷＢＬ信号に含まれるＬＰＰ信号を検出し、その検出結果をアドレス復調部４０５に出力する。アドレス復調部では検出されたＬＰＰのデータパターンから物理アドレス情報を復調し、図１に示したシステム制御部へ出力する。
【００４１】
図２に戻り、ＤＡＣ２２１は、ＷＢＬ処理部２２０から出力されたウォブル位相エラー信号をアナログ信号に変換し、ＶＣＯ２０９に出力する。
【００４２】
次に、再生ＲＦ信号の処理について説明する。
【００４３】
プレ処理部２１０は、受光センサ２０４の出力信号に対し、フィルタリング処理や増幅処理等のプレ処理を施し、ＡＤＣ２１１に出力する。ＡＤＣ２１１は、分周器２１３から供給されるクロックに従ってＲＦ信号をサンプリングし、１サンプルＭビットのデジタル信号に変換してＰ／Ｓ２１２に出力する。例えば図２において、Ｍ＝１０である。
【００４４】
分周器２１３は、ＶＣＯ２１４から出力されたクロックの周波数を分周してＡＤＣ２１１に供給する。ＶＣＯ２１４には、デジタル処理回路２０３からのＲＦ位相エラー信号が供給されている。ＶＣＯ２１４は、この位相エラー信号に基づいて、ＲＦ信号に関連した所定の周波数、ここでは５２０ＭＨｚを中心とし、ＲＦ位相エラーによって変動するクロックを生成し、分周器２１３とＰ／Ｓ２１２に供給する。尚、図２においては分周器２１３の出力は５２ＭＨｚである。
【００４５】
Ｐ／Ｓ２１２は、ＶＣＯ２１４からのクロックに従い、ＡＤＣ２１１からのＭビットのデジタル信号をシリアル信号に変換し、更に、所定のタイミングで同期データを多重してデジタル処理回路２０３に送る。また、ＶＣＯ２１４からのクロックは、Ｐ／Ｓ２１２からのＲＦ信号のデジタルデータとは独立にデジタル処理回路２０３に送られる。
【００４６】
デジタル処理回路２０３において、Ｓ／Ｐ２２２は、ＶＣＯ２１４からのクロックに従い、Ｐ／Ｓ２１２から出力されたＲＦ信号のデジタルデータを入力し、サンプル毎のパラレルデータに変換する。
【００４７】
そして、このパラレルデータをＲＦ処理部２２３と再生系処理部２２５に送るとともに、サンプル毎のタイミング信号をＲＦＣＬＫ（図２においては５２ＭＨｚ）としてＲＦ処理２２３に出力する。ＲＦ処理部２２３は、このＲＣＬＫＣに同期して動作する。
【００４８】
Ｓ／Ｐ２２２は、ＶＣＯ２１４からのクロックに応じて、入力したシリアルデータを保持するシフトレジスタと、入力したシリアルデータ列から同期データを検出し、パラレルデータの出力タイミングを制御するタイミング制御部を持つ。
【００４９】
ＲＦ処理部２２３は、Ｓ／Ｐ２２２からのＲＦ信号とＲＦクロックとの位相差を検出し出力する。
【００５０】
図４（ｂ）はＲＦ処理部２２３の構成を示す図である。
【００５１】
図４（ｂ）において、Ｓ／Ｐ２２２からのＲＦ信号が位相検出部４０６に出力される。位相検出部４０６は、ＳＰ２２２からのＲＦクロックのエッジタイミングにおける、入力されたＲＦ信号のゼロレベルとの差を位相差として検出し、ループフィルタ４０７に出力する。ループフィルタ４０７は位相検出部４０６からの位相差信号をフィルタ処理し、ＲＦ位相エラー信号として図２のＤＡＣ２２４に出力する。
【００５２】
図２に戻り、ＤＡＣ２２４は、ＲＦ処理部２２３から出力されたＲＦ位相エラー信号をアナログ信号に変換し、ＶＣＯ２１４に出力する。
【００５３】
ＡＤＣ２１１、位相検出部４０６、ループフィルタ４０７、ＶＣＯ２１４によりＲＦ−ＰＬＬ回路が構成され、これにより、再生データに同期したＲＦクロックが生成される。
【００５４】
また、再生処理部２２５は、ＲＦ処理部２２３からの再生ＲＦクロックに従って、Ｓ／Ｐ２２２から出力された再生ＲＦ信号より元のデジタルデータを検出する。そして、検出されたデジタルデータに対し、復調処理やエラー訂正処理などの、データ復号に必要な信号処理を施し、再生データとして出力部１０２に出力する。
【００５５】
次に、サーボ系の処理について説明する。
【００５６】
プレ処理部２１５には、受光センサ２０４の受光部Ａ〜Ｈからの八つの出力信号がそれぞれ独立に供給される。プレ処理部２１５は、受光センサ２０４からの出力信号に対し、それぞれフィルタリング処理や増幅処理等の処理のプレ処理を施し、ＡＤＣ２１６に出力する。
【００５７】
ＡＤＣ２１６は、受光部Ａ〜Ｈの八つの出力信号をそれぞれデジタル信号に変換する８個のＡＤ変換器から構成される。ＡＤＣ２１６は８個のΔΣＡＤ変換器からなる。各ΔΣＡＤＣはそれぞれ、分周器２１８から供給されるクロックに従って入力信号をサンプリングし、公知のΔΣの１ビットデジタル信号に変換してＰ／Ｓ２１７に出力する。
【００５８】
分周器２１８は、デジタル処理回路２０３の固定クロック発生部２２９から供給された固定周波数、ここでは１０８ＭＨｚのクロック、を８分周してＡＤＣ２１８とＰ／Ｓ２１７に供給する。
【００５９】
Ｐ／Ｓ２１７は、デジタル処理回路２０３からの固定周波数のクロックに従い、ＡＤＣ２１６から出力された八つのデジタル信号をシリアル信号に変換して多重する。更に、Ｐ／Ｓ２２１７は、所定のタイミングで同期データを多重してデジタル処理回路２０３に送る。なお、本実施形態では受光センサ２０４が八つの出力であるため、ＡＤＣ２１８は８個のΔΣＡＤＣからなるが、受光センサ２０４の出力の数に応じてΔΣＡＤＣの数を変えて良い。
【００６０】
デジタル処理回路２０３において、Ｓ／Ｐ２２６は、固定クロック発生部２２９からのクロックに従い、Ｐ／Ｓ２１７から出力されたデジタルデータを入力し、サンプル毎のパラレルデータに変換してサーボ処理部２２７に送る。また、サンプル毎のタイミング信号をＳＲＶＣＬＫ（図２においては１３．５ＭＨｚ）としてサーボ処理部２０７に出力する。また、サーボ処理部２０７はＳＲＶＣＬＫに同期して動作する。Ｓ／Ｐ２２６は、固定クロック発生部２２９からのクロックに応じて入力したシリアルデータを保持するシフトレジスタを有する。そして、入力したシリアルデータ列から同期データを検出し、パラレルデータの出力タイミングを決定する。
【００６１】
サーボ処理部２２７は、Ｓ／Ｐ２２６から出力された各受光部Ａ〜Ｈの出力データに対し公知の作動プッシュプル法に基づくマトリクス演算を行う。そして、演算結果として、ＯＰＵ１１３と目標トラックとの間の位置ずれを示す、トラッキング制御のためのトラッキングエラー信号を生成する。また、サーボ処理部２２７は、Ｓ／Ｐ２２６から出力された各受光部Ａ〜Ｈの出力データに対し、公知の批点収差法に基づくマトリクス演算を行う。そして、演算結果として、ディスクＤに対するレーザビームのフォーカスずれを示すフォーカスエラー信号を生成する。
【００６２】
更に、サーボ処理部２２７は、ＷＢＬ処理部２２０からの位相エラー信号に基づいて、ディスクＤの目標速度に対する実際の回転速度のずれを示すスピンドルエラー信号を生成する。
【００６３】
そして、トラッキングエラー信号、フォーカスエラー信号及びスピンドルエラー信号に対し、サーボ処理内のＤＳＰによりフィルタリング等の信号処理を行い、それぞれＤＡＣ２２８に出力する。ＤＡＣ２２８は、入力されたトラッキングエラー信号、フォーカスエラー信号及びスピンドルエラー信号をそれぞれアナログ信号に変換する３個のＡＤ変換器を有する。そして、トラッキングエラー信号とフォーカスエラー信号をそれぞれアナログ信号に変換して、図１のピックアップサーボ回路１０９に出力する。また、スピンドルエラー信号をアナログ信号に変換して、図１のスピンドルサーボ回路１０８に出力する。
【００６４】
最後に、記録系処理部２３０について説明する。
【００６５】
記録系処理部２３０は、入力部１０１から入力された情報データに対し、符号化処理やエラー訂正符号化処理などの必要な処理を施す。そして、Ｓ／Ｐ２１９から出力されるＷＢＬＣＬＫにしたがって、データを変調し、ＡＦＥ２０２内のパワー制御回路２３１に出力する。パワー制御回路はフロントモニター１１２の出力からレーザダイオード１０５の出射パワーを計測し、出射パワーが最適になるように、レーザドライバ１０４を駆動する。
【００６６】
この様に、本実施形態においては、所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号に変換して出力する受光部と、前記受光部からの出力信号に基づいて前記トラックの蛇行周期に関連した周波数を有するウォブル信号を生成するウォブル信号生成部と、第１の制御信号に従い、第１の動作クロックと第１のサンプリングクロックを生成する第１のクロック生成部と、前記第１のサンプリングクロックに従って前記ウォブル信号をデジタル信号に変換する第１のＡＤ変換部と、前記第１の動作クロックに従って前記第１のＡＤ変換部から出力されたデジタルウォブル信号をシリアルデータとして送信する第１のシリアル変換部と、前記受光部からの出力信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、第２の制御信号に従い、第２の動作クロックと第２のサンプリングクロックを生成する第２のクロック生成部と、前記第２のサンプリングクロックに従って前記ＲＦ信号をデジタル信号に変換する第２のＡＤ変換部と、前記第２の動作クロックに従って前記第２のＡＤ変換部から出力されたデジタルＲＦ信号をシリアルデータとして送信する第２のシリアル変換部と、第３の動作クロックを入力し、前記第３の動作クロックに基づいて第３のサンプリングクロックを生成する第３のクロック生成部と、前記受光部からの複数の出力信号を前記第３のサンプリングクロックに従ってデジタル信号に変換する第３のＡＤ変換部と、前記第３の動作クロックに従って前記第３のＡＤ変換部から出力されたデジタル信号をシリアルデータとして送信する第３のシリアル変換部と、前記第１の動作クロックに従って前記第１のシリアル変換部から出力されたシリアルデータを受信し、前記デジタルウォブル信号として出力する第１の受信部と、前記第１の受信部から出力されたデジタルウォブル信号に基づいて、前記ウォブル信号に位相同期したウォブルクロックを生成すると共に、前記デジタルウォブル信号とウォブルクロックとの位相差を示すウォブル位相エラー信号を出力するウォブル処理部と、前記ウォブル位相エラー信号を前記第１の制御信号として前記第１のクロック生成部に出力するウォブル位相エラー出力部と、前記第２の動作クロックに従って前記第２のシリアル変換部から出力されたシリアルデータを受信し、前記デジタルＲＦ信号として出力する第２の受信部と、前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ＲＦ信号に位相同期したＲＦクロックを生成すると共に、前記デジタルＲＦ信号とＲＦクロックとの位相差を示すＲＦ位相エラー信号を出力するＲＦ処理部と、前記第２の受信部から出力されたデジタルＲＦ信号に基づいて、前記ディスク状記録媒体に記録されたデータを検出する再生処理手段と、前記ＲＦ位相エラー信号を前記第２の制御信号として前記第２のクロック生成部に出力するＲＦ位相エラー出力部と、前記第３の動作クロックに従って前記第３のシリアル変換部から出力されたシリアルデータを受信して、デジタル信号として出力する第３の受信部と、前記第３の受信部から出力されたデジタル信号に基づいて、トラッキングエラー信号を生成するサーボ処理部とを備え、前記ウォブル信号生成部、前記１のクロック生成部、前記第１のＡＤ変換部、前記第１のシリアル変換部、前記ＲＦ信号生成部、前記第２のクロック生成部、前記第２のＡＤ変換部、前記第２のシリアル変換部、前記第３のクロック生成部、前記第３のＡＤ変換部及び、前記第３のシリアル変換部を一つのアナログ集積回路として構成し、前記第１の受信部、前記ウォブル処理部、前記ウォブルエラー出力部、前記第２の受信部、前記ＲＦ処理部、前記ＲＦエラー出力部、前記第３の受信部、及び前記サーボ処理部を一つのデジタル集積回路として構成した。
【００６７】
即ち、ウォブル信号、ＲＦ信号、及びサーボ処理のための各受光部の出力をそれぞれデジタル信号に変換した後、シリアルデータとしてデジタル処理回路に出力している。
【００６８】
そのため、各信号をパラレルのデジタルデータとして伝送する場合に比べ、データを正確にデジタル信号処理回路に送信することができる。
【００６９】
また、アナログＩＣとデジタルＩＣの間のピン数を削減することが可能となる。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施形態としてのディスク装置の構成を示す図である。
【図２】信号処理部の構成を示す図である。
【図３】受光部の配置を示す図である。
【図４】デジタル処理回路の構成を示す図である。
【図１】
0005173491.tif 000002
【図２】
0005173491.tif 000003
【図３】
0005173491.tif 000004
【図４】
0005173491.tif 000005