(57)【特許請求の範囲】
【請求項１】
一つのインクリメンタルリニアスケールと略９０度の位相差間隔にて配置された２つの検出器とを主構成とする磁気式のインクリメンタルリニアスケール部と、
一つのＰＮ符号系列アブソリュートリニアスケールと一つ又は複数の検出器を主構成とする磁気式のアブソリュートリニアスケール部と、
を具備し、
上記インクリメンタルリニアスケール部の２つの検出器は略正弦波の出力信号を出力し、
上記インンクリメンタルリニアスケール部の出力信号は分割器により分割され高分解能を持つＡ、Ｂ２相のデジタル信号であり、
アブソリュートデータの「１」又は「０」の何れか一方の符号において符号１ビットに一つの磁化を対応させ、
アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において同一符号が連続するときには１ビット毎に磁化の方向を反転させて磁化し、
アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において同一符号が連続しない時も磁化の方向を反転させて磁化することを特徴とするアブソリュート型リニアエンコーダ。
【請求項２】
請求項１記載のアブソリュート型リニアエンコーダにおいて、
上記インクリメンタルリニアスケール部の出力信号に同期して上記アブソリュートリニアスケール部の出力信号を取り込むことを特徴とするアブソリュート型リニアエンコーダ。
【請求項３】
請求項２記載のアブソリュート型リニアエンコーダにおいて、
上記同期に用いるインクリメンタルリニアスケール部の出力信号が分割前の信号であることを特徴とするアブソリュート型リニアエンコーダ。
【請求項４】
請求項２記載のアブソリュート型リニアエンコーダにおいて、
上記アブソリュートリニアスケール部の出力信号が単相のデジタル信号であることを特徴とするアブソリュート型リニアエンコーダ。
【請求項５】
請求項１記載のアブソリュート型リニアエンコーダにおいて、
上記インクリメンタルリニアスケール及び上記アブソリュートリニアスケールに対して相対的に移動可能な検出ヘッドがあり、
上記インクリメンタルリニアスケール部の出力信号を分割する分割器と上記アブソリュートリニアスケール部の出力信号をインクリメンタルリニアスケール部の出力信号に同期して出力させる同期回路とを上記検出ヘッド部に組み込んだことを特徴とするアブソリュート型リニアエンコーダ。
【請求項６】
請求項１記載のアブソリュート型リニアエンコーダにおいて、
上記インクリメンタルリニアスケール部からの出力信号が２個のデジタル信号であり、アブソリュートリニアスケール部からの出力信号が１個のデジタル信号であることを特徴とするアブソリュート型リニアエンコーダ。
【請求項７】
請求項１記載のアブソリュート型リニアエンコーダにおいて、
上記インクリメンタルリニアスケール部と上記アブソリュートリニアスケール部からの出力信号を入力して処理するコントローラがあり、
上記アブソリュートリニアスケール部からの出力信号のデータエラーを判別するデータエラー判定手段を上記コントローラに設けたことを特徴とするアブソリュート型リニアエンコーダ。
【請求項８】
請求項７記載のアブソリュート型リニアエンコーダにおいて、
上記データエラー判定手段によりエラー検出された場合は、エラーが検出されなくなるまでさらに追加データを読込むことを特徴とするアブソリュート型リニアエンコーダ。
【請求項９】
請求項７記載のアブソリュート型リニアエンコーダにおいて、
上記アブソリュートリニアスケール部の出力信号を１ビット読み込む毎にデータエラー判定することを特徴とするアブソリュート型リニアエンコーダ。
【請求項１０】
請求項１〜請求項９の何れかに記載のアブソリュート型リニアエンコーダを使用したことを特徴とするアクチュエータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、精密位置決めシステムに用いられるアブソリュート型リニアエンンコーダと該アブソリュート型リニアエンンコーダを使用したアクチュエータに係り、特に、装置のコンパクト化、信号の伝送の単純化を図ることができるように工夫したものに関する。
【背景技術】
【０００２】
精密位置決め装置において、位置決めフィードバック用のセンサーとして、例えば、リニアエンコーダが使用される。これはリニアエンコーダが高精度であって低コストであることに起因する。ところが、現在多く用いられているリニアエンコーダは原点復帰動作の必要なインクリメンタル型である。この種のインクリメンタル型のリニアエンコーダの場合には、装置立ち上げ時或いはトラブル発生時に原点復帰動作を行わせる必要がある。その為、装置の稼働率が低下してしまうという問題があった。
【０００３】
そこで、インクリメンタル型のリニアエンコーダに代わってアブソリュート型のリニアエンコーダの使用が提案されている。この種のアブソリュート型のリニアエンコーダの場合には原点復帰動作が不要になるからである。
【０００４】
上記アブソリュート型のリニアエンコーダを開示するものとして、例えば、特許文献１、特許文献２、特許文献３等がある。
【特許文献１】特開平５−８０８４９号公報
【特許文献２】特開２００３−８３７６６号公報
【特許文献３】特開２００７−３３２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来の構成によると次のような問題があった。
まず、特許文献１及び特許文献２に開示されているアブソリュート型リニアエンコーダの場合には、何れもその構成が複雑であり、且つ、コストが高いという問題があった。又、リニアスケール部及び検出ヘッド部のコンパクト化が困難であるという問題があった。さらに、信号の伝送が複雑であるという問題があった。
例えば、特許文献１に開示されているアブソリュート型リニアエンコーダの場合には、静電容量式と光電式を併用することにより少ないトラック数で高分解能と広い測長範囲を実現している。しかしながら、検出手段、コードパターンともに２系統必要であり、そのためコンパクト化は不可能であった。
又、特許文献２に記載されたアブソリュート型リニアエンコーダの場合には、位相差の異なるリニアスケールを用いることにより２組のリニアスケールまで減少させることができる。しかしながら、その精度確保にはやや複雑な信号処理を必要としており、やはりコンパクト化を実現することは困難であった。
又、特許文献３に記載されたアブソリュート型リニアエンコーダの場合には、磁気式であって１スケール又は２スケールの比較的簡単な構成になっているが、高い分解能と十分なストロークを確保するためには多数の検出器が必要となるという問題があった。又、磁化の長さが短かったり或いは長さが異なる磁化が存在したりするために磁化の検出が困難であるという問題があった。
【０００６】
本発明はこのような点に基づいてなされたものでその目的とするところは、コンパクト化が容易で、低コストの信頼性の高いアブソリュート型リニアエンコーダとそのようなアブソリュート型リニアエンコーダを使用したアクチュエータを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するべく本願発明の請求項１によるアブソリュート型リニアエンコーダは、一つのインクリメンタルリニアスケールと略９０度の位相差間隔にて配置された２つの検出器とを主構成とする磁気式のインクリメンタルリニアスケール部と、一つのＰＮ符号系列アブソリュートリニアスケールと一つ又は複数の検出器を主構成とする磁気式のアブソリュートリニアスケール部と、を具備し、上記インクリメンタルリニアスケール部の２つの検出器は略正弦波の出力信号を出力し、上記インンクリメンタルリニアスケール部の出力信号は分割器により分割され高分解能を持つＡ、Ｂ２相のデジタル信号であり、アブソリュートデータの「１」又は「０」の何れか一方の符号において符号１ビットに一つの磁化を対応させ、アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において同一符号が連続するときには１ビット毎に磁化の方向を反転させて磁化し、アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において同一符号が連続しない時も磁化の方向を反転させて磁化することを特徴とするものである。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部の出力信号に同期して上記アブソリュートリニアスケール部の出力信号を取り込むことを特徴とするものである。
又、請求項３によるアブソリュート型リニアエンコーダは、請求項２記載のアブソリュート型リニアエンコーダにおいて、上記同期に用いるインクリメンタルリニアスケール部の出力信号が分割前の信号であることを特徴とするものである。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項２記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部の出力信号が単相のデジタル信号であることを特徴とするものである。
又、請求項５によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール及び上記アブソリュートリニアスケールに対して相対的に移動可能な検出ヘッドがあり、上記インクリメンタルリニアスケール部の出力信号を分割する分割器と上記アブソリュートリニアスケール部の出力信号をインクリメンタルリニアスケール部の出力信号に同期して出力させる同期回路とを上記検出ヘッド部に組み込んだことを特徴とするものである。
又、請求項６によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部からの出力信号が２個のデジタル信号であり、アブソリュートリニアスケール部からの出力信号が１個のデジタル信号であることを特徴とするものである。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部と上記アブソリュートリニアスケール部からの出力信号を入力して処理するコントローラがあり、上記アブソリュートリニアスケール部からの出力信号のデータエラーを判別するデータエラー判定手段を上記コントローラに設けたことを特徴とするものである。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項７記載のアブソリュート型リニアエンコーダにおいて、上記データエラー判定手段によりエラー検出された場合は、エラーが検出されなくなるまでさらに追加データを読込むことを特徴とするものである。
又、請求項９によるアブソリュート型リニアエンコーダは、請求項７記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部の出力信号を１ビット読み込む毎にデータエラー判定することを特徴とするものである。
又、請求項１０によるアクチュエータは、請求項１〜請求項９の何れかに記載のアブソリュート型リニアエンコーダを使用したことを特徴とするものである。
【発明の効果】
【０００８】
以上述べたように本発明の請求項１によるアブソリュート型リニアエンコーダは、一つのインクリメンタルリニアスケールと略９０度の位相差間隔にて配置された２つの検出器とを主構成とする磁気式のインクリメンタルリニアスケール部と、一つのＰＮ符号系列アブソリュートリニアスケールと一つ又は複数の検出器を主構成とする磁気式のアブソリュートリニアスケール部と、を具備した構成になっているので、装置のコンパクト化を図ると同時に高分解能と長ストロークを得ることができる。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部の２つの検出器は略正弦波の出力信号を出力するものであるので、インクリメンタルリニアスケールの磁化ピッチを細かくすることなく電気信号処理（位相分割等）によって分解能を高めることができる。
又、請求項３によるアブソリュート型リニアエンコーダは、請求項２記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部の出力信号は分割器により分割され高分解能を持つＡ、Ｂ２相のデジタル信号であるので、高い分解能を実現することができる。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部の出力信号に同期して上記アブソリュートリニアスケール部の出力信号を取り込むようにしているので、簡単な構成で所望の処理を実行することができる。
又、請求項５によるアブソリュート型リニアエンコーダは、請求項４記載のアブソリュート型リニアエンコーダにおいて、上記同期に用いるインクリメンタルリニアスケール部の出力信号が分割前の信号であるので、安定した信号検出が可能になる。
又、請求項６によるアブソリュート型リニアエンコーダは、請求項４記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部の出力信号が単相のデジタル信号であるので、信号の伝送が容易化される。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール及び上記ＰＮ符号系列アブソリュートリニアスケールに対して相対的に移動可能な検出ヘッドがあり、上記インクリメンタルリニアスケール部の出力信号を分割する分割器と上記アブソリュートリニアスケール部の出力信号をインクリメンタルリニアスケール部の出力信号に同期して出力させる同期回路とを上記検出ヘッド部に組み込んだので、信号間の伝送遅延も少なく信号の伝送も容易化されて信頼性も向上する。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部からの出力信号が２個のデジタル信号であり、アブソリュートリニアスケール部からの出力信号が１個のデジタル信号であるので、信号の伝送が容易化されて信頼性も向上する。
又、請求項９によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記インクリメンタルリニアスケール部と上記アブソリュートリニアスケール部からの出力信号を入力して処理するコントローラがあり、上記アブソリュートリニアスケール部からの出力信号のデータエラーを判別するデータエラー判定手段を上記コントローラに設けたので、簡単にエラー処理を行うことができる。
又、請求項１０によるアブソリュート型リニアエンコーダは、請求項９記載のアブソリュート型リニアエンコーダにおいて、上記データエラー判定手段によりエラー検出された場合は、エラーが検出されなくなるまでさらに追加データを読込むようにしているので、比較的短時間で所望のデータの取得が可能になる。
又、請求項１１によるアブソリュート型リニアエンコーダは、請求項９記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部の出力信号を１ビット読み込む毎にデータエラー判定するようにしているので、より信頼性の高いデータを取得することが可能になる。
又、請求項１２によるアブソリュート型リニアエンコーダは、アブソリュートデータの「１」又は「０」の何れか一方の符号において符号１ビットに一つの磁化を対応させる構成になっているので安定した検出が可能になる。
又、請求項１３によるアブソリュート型リニアエンコーダは、請求項１２記載のアブソリュート型リニアエンコーダにおいて、アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において同一符号が連続するときには１ビット毎に磁化の方向を反転させて磁化するように構成されているので、センサー出力が不十分となって検出が不安定となってしまうという事態の発生を防止することができる。
又、請求項１４によるアブソリュート型リニアエンコーダは、請求項１３記載のアブソリュート型リニアエンコーダにおいて、アブソリュートデータの「１」又は「０」の何れかの磁化に対応する符号において、同一符号が連続しない時も磁化の方向を反転させて磁化するように構成されているので、センサー検出裕度を大きくすることができより安定した検出が可能になる。
又、請求項１５によるアクチュエータは、請求項１〜請求項１４の何れかに記載のアブソリュート型リニアエンコーダを用いているので、コンパクト化を図ると共に低コストであって信頼性の高いアクチュエータを得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図１乃至図７を参照して本発明の一実施の形態を説明する。この一実施の形態は本願発明を一軸アクチュエータに適用した例を示すものである。図１は本実施の形態によるアクチュエータの全体の構成を示す平面図である。まず、ハウジング1があり、このハウジング１にはスライダ３が図１中左右方向（矢印ａ方向）に移動可能な状態で取り付けられている。上記ハウジング１内にはボールねじ５が内装されているとともに駆動モータ７が設置されている。上記ボールねじ５は上記駆動モータ７の出力軸に連結されていて、駆動モータ７によって回転駆動されるように構成されている。
尚、ボールねじ５と駆動モータ７の出力軸が一体化されたものもある。
【００１０】
上記ボールねじ５には図示しないボールナットがその回転を規制された状態で螺合・配置されている。既に説明したスライダ３はこのボールナットに固着されている。上記ハウジング１にはガイド９、１１が設置されていて、これらガイド９、１１によって上記スライダ３の図１中左右方向への移動をガイドする。そして、駆動モータ７を適宜の方向に回転させることによりボールねじ５が同方向に回転し、それによって、ボールナットを介してスライダ３が上記ガイド９、１１によって案内されながら適宜の方向（図１中左右方向）に移動する。
【００１１】
上記ガイド１１側にはリニアスケール部２１が設置されており、一方、上記スライダ３には検出ヘッド部２３が取り付けられている。又、アクチュエータに対して離間した場所にはコントローラ部２５が設置されている。
【００１２】
次に、上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５の構成について詳しく説明する。図２は図１の中から上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５を抽出して示す図である。まず、リニアスケール部２１は、インクリメンタルリニアスケール３１、ＰＮ符号系列アブソリュートリニアスケール３３とから構成されている。上記インクリメンタルリニアスケール３１は、例えば、８００μｍピッチの磁気式のものとして構成されている。すなわち、上記インクリメンタルリニアスケール３１は、８００μｍピッチにて隣接同士は互いに反転した磁化がなされている複数の磁化部３１ａを連ねた構成をなしている。  
【００１３】
一方、上記ＰＮ符号系列アブソリュートリニアスケール３３は１ビットが８００μｍに構成されていて、磁化部３３ａをＰＮ符号系列に沿って配置した構成になっている。上記ＰＮ符号系列とは擬似ランダム系列であり、この疑似ランダム系列とは、例えば、スペクトラム拡散通信、白色雑音生成、暗号化、エラー訂正等に広く使われているものである。上記ＰＮ符号系列の生成にはＬＦＳＲ（Ｌｉｎｅａｒ  Ｆｅｅｄｂａｃｋ  Ｓｈｉｆｔ  Ｒｅｇｉｓｔｅｒ）と称されるシフトレジスタが使用される。このシフトレジスタは、図３に示すような構成になっており、ＸＯＲゲート（又は、ＸＮＯＲゲート）５１によって帰還をかける構成になっている。
尚、このＬＦＳＲについては追って詳細に説明する。又、上記磁化部３１ａ、３３ａの構成についても追って詳細に説明する。
【００１４】
図２に戻って検出ヘッド部２３側の構成をみてみると、まず、上記インクリメンタルリニアスケール３１に対応する二つの検出器、すなわち、Ａ相検出器３５とＢ相検出器３７が設置されている。これら二つのＡ相検出器３５とＢ相検出器３７は、インクリメンタルリニアスケール３１のピッチ間隔を３６０°としたとき、９０°の位相差間隔で配置されている。そして、上記インクリメンタルリニアスケール３１と二つのＡ相検出器３５、Ｂ相検出器３７とによってインクリメンタルリニアスケール部を構成している。
【００１５】
上記Ａ相検出器３５、Ｂ相検出器３７は磁気式のものである。具体的には、ＭＲ素子２個（磁化部３１ａの長さの１／２だけ離間させた状態で配置されている）をブリッジに組んだＭＲセンサーを用いており、それによって、温度特性改善や出力増を図っている。又、これらＡ相検出器３５、Ｂ相検出器３７は既に説明したように９０°の位相差間隔をおいて配置されている。このＭＲセンサーを用いることにより、Ａ相検出器３５、Ｂ相検出器３７からの出力信号は略正弦波となる。すなわち、Ａ相検出器３５からは正弦波の信号が出力され、Ｂ相検出器３７からは余弦波の信号が出力されるように構成されている。
【００１６】
又、上記検出ヘッド部２３には、上記ＰＮ符号系列アブソリュートリニアスケール３３に対応する一つのＺ相検出器３９が設置されている。このＺ相検出器３９も既に説明したＡ相検出器３５及びＢ相検出器３７と同様に磁気式のものである。すなわち、Ａ相検出器３５及びＢ相検出器３７と同様に、ＭＲ素子２個（磁化部３３ａの長さの１／２だけ離間させた状態で配置されている）をブリッジに組んだＭＲセンサーを用いており、それによって、温度特性改善や出力増を図っている。そして、上記ＰＮ符号系列アブソリュートリニアスケール３３と一つのＺ相検出器３９とによってアブソリュートリニアスケール部を構成している。
尚、本実施の形態では一つのＺ相検出器３９を使用するように構成しているが、二つ以上のＺ相検出器を使用する構成も考えられる。
【００１７】
又、上記検出ヘッド部２３には、分割器４１と同期回路４３が設けられている。上記Ａ相検出器３５、Ｂ相検出器３７からの検出信号は上記分割器４１と同期回路４３に夫々入力される。又、上記Ｚ相検出器３９からの検出信号も上記同期回路４３に入力される。そして、上記分割器４１と同期回路４３からの信号、すなわち、分割器４１からのＡ相信号とＢ相信号、同期回路４３からのＺ相信号はラインドライバ４５及びコントローラ部２５のラインレシーバ４７を介してコントローラ４９に入力されるものである。又、このコントローラにはエラー判定手段６１が設けられている。
以上が本実施の形態によるアクチュエータ及びそこに使用されているアブソリュート型リニアエンコーダの概略の構成である。以下、各部の構成をその作用・効果を交えながらさらに詳細に説明していく。
【００１８】
上記インクリメンタルリニアスケール３１は、既に説明したように、８００μｍピッチにて構成されていて比較的粗い構成になっている。上記分割器４１はそのような粗い構成のインクリメンタルリニアスケール３１の分解能を向上させるために設けられているものである。
因みに、この実施の形態では８００分割することにより分解能を１μｍまで向上させるようにしている。
【００１９】
すなわち、Ａ相検出器３５とＢ相検出器３７から略９０度の位相差を持った略正弦波の２つの出力信号を出力させ、それらを上記分割器４１によって位相分割する。又、分割された９０度位相差のＡ相信号とＢ相信号は原信号の１／２００倍の４μｍピッチの９０度位相差信号として出力することにより、進行方向の情報を含み、且つ、信号周波数を上げないようにできている。この４μｍピッチのＡ相信号とＢ相信号はコントローラ４９で受信された後さらに１／４倍に分割され、結局、１μｍの高分解能を達成されることになる。
【００２０】
次に、前述したＬＦＳＲについて詳細に説明する。ＬＦＳＲは、図３に示されているように、１５個（０〜１４の１５ビット）のシフトレジスタによって構成されている。このような構成をなすＬＦＳＲにおいて、発生可能なＰＮ符号系列の周期長（ＰＮ符号系列長、Ｌ）は次の式（Ｉ）に示すようなものである。
Ｌ＝２ｍ−１―――（Ｉ）
但し、
Ｌ：ＰＮ符号系列長
ｍ：ビット数（検出連続信号数）
である。
ＰＮ符号系列は二値（０／１、ここでは磁化の有無）の擬似ランダム系列の一つであって、比較的短い連続したｍ個の信号によって長大な信号周期（Ｌ）を得ることができる信号系列である。例えば、ｍ＝１５個であればＰＮ符号系列長（Ｌ）は、既に説明した式（Ｉ）によれば、次の式（ＩＩ）に示すようなものとなる。
Ｌ  ＝２１５−１＝３２７６７―――（ＩＩ）
又、本実施の形態における上記ＬＦＳＲの場合には、前述したように、０ビットと１ビットの信号がＸＯＲゲート５１を介して１４ビットへフィードバックされるように構成されている。
【００２１】
又、図２に示したインクリメンタルリニアスケール３１は、既に説明したように、８００μｍピッチである。又、アブソリュートリニアスケール３３も１ビットが８００μｍであり、よって、ｍ＝１５でのアブソリュートスケール３３のストローク（Ｓ）は次の式（ＩＩＩ）に示すようなものとなる。
Ｓ＝８００μｍ×３２７６７＝約２６ｍ―――（ＩＩＩ）
尚、式（Ｉ）、（ＩＩ）から明らかなように、アブソリュートリニアスケール部側のＰＮ符号系列の上記検出連続信号数ｍを増加させることにより長いストロークが実現できる。
又、比較的粗い８００μｍピッチのインクリメンタルリニアスケール３１の分解能は分割器４１によって向上させることができ、この実施の形態の場合には、前述したように、８００分割にて分解能を１μｍまで向上させることができる。
【００２２】
既に説明したように、本実施の形態ではアブソリュートリニアスケール３３のＺ相検出器３９は１個であり、この１個のＺ相検出器３９によって必要連続信号数ｍを走査することによりアブソリュート位置データ検出信号を得るようにしている。その為、検出連続信号数ｍが増大するとより長い距離の走査が必要となる。
因みに、この実施の形態では次の式（ＩＶ）に示すような最少移動範囲で済む構成になっている。
８００μｍ×１５＝１２ｍｍ―――（ＩＶ）
すなわち、インクリメンタルリニアスケール３１の比較的粗いスケールピッチ８００μｍとアブソリュートリニアスケール３３の比較的短い検出連続信号数（ｍ＝１５）とを組合せることにより、高分解能（１μｍ）と長ストローク（約２６ｍ）が同時に得られる構成になっている。
【００２３】
このように、ＰＮ符号系列をアブソリュートリニアスケール３３に適用すれば長ストロークのアブソリュート型リニアスケールを得ることが可能になるが、多数の連続信号（本実施の形態の場合には１５個）を読み取る必要があり、その為通常であれば多数個（１５個）の検出器を必要としてしまう。この点本実施の形態では、上記したようにＺ相検出器３９を一つとし該一つのＺ相検出器を１５ビット分動かすことによって１５個の連続信号を得て、それをレジスタあるいはメモリーに蓄積することによって１５個の検出連続信号を得るようにしている。よって、多数の検出器を要することなく装置の小型化と低コスト化を図ることができるものである。
【００２４】
次に、同期回路４３による同期に関して説明する。図２に示すように、ＰＮ符号系列における「１１１１」や「００００」等の同一符号の連続信号では１ビットずつの区別が困難である。そこで、本実施の形態では、インクリメンタルリニアスケール３１とアブソリュートリニアスケール３３を同期させた配置とし、併せて夫々のＡ相検出器３５、Ｂ相検出器３７、Ｚ相検出器３９を同期・配置することにより、インクリメンタルリニアスケール部の信号に同期してアブソリュートリニアスケール部の信号を１ビットずつ分離して取り込むように構成している。
【００２５】
さらに詳しく説明すると、この実施の形態では、インクリメンタルリニアスケール３１のピッチ８００μｍがアブソリュートリニアスケール３３の１ビットに対応するような配置とし、インクリメンタルリニアスケール部のＡ相検出器３５がアブソリュートリニアスケール部のＺ相検出器３９と同位相になるように配置している。それによって、図５に示すように、Ｂ相検出器３７の「立上り」又は「立下り」変化時であって、且つ、Ａ相検出器３５が「Ｈｉｇｈ（１）」である時にアブソリュートリニアスケール３３の信号を読み込めば１ビットずつ分離して検出することができる。
【００２６】
又、インクリメンタルリニアスケール部のＡ相検出器３５及びＢ相検出器３７の出力信号は、前述したように、分割器４１によりその分解能が向上されるようになっている。仮に、分割後の高分解能信号によってアブソリュートリニアスケール部の信号を同期させて得ようとすると、信号が安定せず読取エラーが発生することが懸念される。すなわち、高分解能信号ではインクリメンタル信号の位相を特定することができず、よって、アブソリュートリニアスケール３３の信号反転境界近傍又は磁化の端近くにて信号を検出するような場合も生じるからである。その為、信号が安定しないケースが発生して読取エラーが生じてしまうものである。
【００２７】
そこで、本実施の形態では、図２に示すように、分割器４１によって分割される前のＡ相検出器３５とＢ相検出器３７からのインクリメンタル信号を同期回路４３に取り込むように構成しており、それによって、Ａ相検出器３５が４００μｍ幅の「Ｈｉｇｈ（１）」信号の真ん中直上にいる時にアブソリュートビットの中央近傍真上にあるＺ相検出器３９の信号を読み込むことができる。
【００２８】
インクリメンタルリニアスケール部の出力信号と同期してアブソリュートリニアスケール部の出力信号を出力させる同期回路４３は、上記の通りＢ相検出器３７の「立上り」又は「立下り」変化時であって、且つ、Ａ相検出器３５が「Ｈｉｇｈ（１）」である時にアブソリュートリニアスケール部のＺ相検出器３９の信号を取り込みラッチする回路である。したがって、この同期回路４３によりＺ相検出器３９の出力信号は単相のデジタル信号に変換されることになり、通常のインクリメンタルリニアエンコーダの原点信号と同様の単相デジタル信号となる。つまり、Ａ相検出器３５、Ｂ相検出器３７からのインクリメンタル出力信号と共に通常のインクリメンタルリニアエンコーダの出力信号と同様の出力となる。その結果、一般のアブソリュートエンコーダのように各社各様の複雑な信号伝送は不要となり信号の伝送も容易化されることになる。
【００２９】
又、上記分割器４１及び同期回路４３を検出ヘッド部２３に組込むことにより、検出ヘッド部２３より出力される信号がＡ相デジタル信号、Ｂ相デジタル信号、Ｚ相デジタル信号のみとなり（ラインドライバ４５利用時は＋Ａ、−Ａ、＋Ｂ、−Ｂ、＋Ｚ、−Ｚ）、その結果、信号間の伝送遅延も少なくて信頼性も確保できるとともにコントローラ４９における入力も容易となり低コスト化を図ることができる。
【００３０】
次に、図４を参照して本実施の形態におけるスケールへの磁化の構成について詳細に説明する。図４中上側に示したインクリメンタルリニアスケール３１の場合には、全ての磁化部３１ａが同じ長さになっていて、且つ、隣接する磁化部３１ａ、３１ａの磁化の方向が互いに反転した構成になっている。又、本実施の形態の場合には、１つの磁化部３１ａの長さは８００μｍに設定されている。
【００３１】
又、本実施の形態の場合には、アブソリュートリニアスケール３３について符号１ビットに１つの磁化部３３ａを対応させている。又、その磁化部３３ａの長さは上記インクリメンタルリニアスケール３１の磁化部３１ａのそれと同じに設定されている。
【００３２】
因みに、特許文献４に開示されている発明においては、アブソリュートリニアスケールの磁化部の長さはインクリメンタルの磁化部長さの１／２に設定されている。又、特許文献５に記載されている発明の場合には、アブソリュートリニアスケールの磁化部の長さはインクリメンタルの磁化部長さの１未満又は数倍に設定されている。
【特許文献４】特許第３４５４００２号公報
【特許文献５】特開２００７−３３２４５号公報
【００３３】
しかしながら、磁化の検出はその磁化のＮ極からＳ極へ向かって還流する磁束の大きさをＭＲ素子等の磁気センサーで検出するものであり、磁化の長さがばらばらであって、且つ、スケールとセンサー間のギャップを一定に保つと、そのセンサー出力は大幅に変動してしまう。例えば、磁化長さを１／２にするとセンサー出力は半分以下となる。逆に磁化の長さを２倍にしても大幅なセンサー出力ダウンは避けられない。よって、磁化の長さは一定にすることが好ましく、本実施の形態の場合にはこのような観点から磁化部３１ａ、３３ａの長さを一定に設定している。
【００３４】
又、本実施の形態では、図４に示すように、アブソリュートリニアスケール３３についてはデータ符号「１」（１ビット）に対応して１磁化を行っており、データ符号「０」に対しては磁化していない。
尚、データ符号「０」に対して磁化し、データ符号「１」に対して磁化なしの逆のケースでも良い。
上記ＭＲセンサー出力を図４においてスケールの上及び下に示している。このセンサー出力では一つの磁化部３１ａで１周期、３６０度位相に相当する。
【００３５】
又、アブソリュートリニアスケール３３の連続同一符号部、具体的には、図４における「１１１１」の部分では、磁化部３３ａの磁化の方向を１ビット毎に反転させている。これは反転させなければ長さの長い磁化になってしまい、センサー出力が不十分となり安定した検出ができなくなってしまうことに起因する。又、連続同一符号部以外でも磁化毎に反転するのが望ましい。例えば、「１０１」のように磁化部３３ａと磁化部３３ａの間が１ビットしかない場合は、同一の磁化方向では「０」符合部に左右の磁化部３３ａ、３３ａからの漏れ磁束が足し合わされるので、磁化の方向を反転させた方がセンサー検出余裕を向上させることができる。そこで、本実施の形態の場合にはそのような場合も磁化の方向を反転させている。
【００３６】
又、図５はインクリメンタルリニアスケール３１、アブソリュートリニアスケール３３と各信号との関係を示す図であり、インクリメンタルリニアスケール３１の上側には位相差９０度を持つＡ相検出器３５、Ｂ相検出器３７の出力、さらにそれらのデジタル変換出力を示し、アブソリュートリニアスケール３３の下側には、Ｚ相検出器３９の出力及びそのデジタル変換出力を示す。又、Ｂデジタル出力の「立上り」又は「立下り」で且つＡデジタル出力が「Ｈｉｇｈ（１）」であるとき、Ｚ相検出器３９は磁化の中央（ビット中央）の磁束を検出している。アブソリュートデータ符号が「１」の領域ではＺデジタル出力の真ん中に相当し、十分なマージンでＺ信号の検出がなされる。
【００３７】
ここで、図２に示すアブソリュート型リニアエンコーダとしての作用を整理すると、検出ヘッド部２３にて生成された９０度位相差を持つＡ相信号とＢ相信号及びＰＮ符号系列信号であるＺ相信号がラインドライバ４５、ラインレシーバ４７を介してコントローラ４９に入力される。電源立ち上げ直後の絶対位置検出はスライダ３を一方向に駆動させることによって、検出ヘッド部２３をリニアスケール部２１に対して相対運動させる。その時、インクリメンタル信号であるＡ相信号とＢ相信号の８００μｍカウント毎（１μｍ分解能パルスの８００カウント毎）にＺ相信号をコントローラ４９の１６ビットレジスタ（又はメモリー）に取り込んでいく。１５ビット目に最初のＺ相信号を入れ、次の信号が入力されると次々に若いビットの方に信号（データ）をシフトして取り込んでいく。０ビットから１４ビットまで１５個のデータが取得されたら、そのデータと対応する絶対位置（アブソリュートデータ）を予め作成されている対応表から得るものである。
尚、ＬＦＳＲの演算により求めてもよい。
【００３８】
そのようにして得られた絶対位置をアップダウンカウンタのオフセット値としてセットする、それによって、電源立ち上げ直後の位置検出が完了する。これらのプロセスはいずれもコントローラ４９のソフトシーケンスで行うようになっており、それによって、コンパクト化と低コスト化を図ることができる。
【００３９】
尚、絶対位置が一旦アップダウンカウンタにセットされれば、その後はインクリメンタル信号であるＡ相信号とＢ相信号のみによってアップダウンカウンタにおいてカウントすることによって位置情報を得ることができる。
【００４０】
又、図１に示すアクチュエータとしてその作用をみると、上記したように、コントローラ４９におけるソフト処理によりＰＮ符号系列に対応する絶対位置を検出し、コントローラ４９の内部のアップダウンカウンタに初期値として設定し、アップダウンカウンタを作動させることによって位置情報を得る。コントローラ４９はその位置情報に基づいて駆動モータ７を制御してスライダ３を指令位置に位置決めするものである。
【００４１】
次に、エラー判定に関して説明する。ＰＮ符号系列によるアブソリュートニアスケール３３ではその符号系列が擬似ランダム信号に用いられるようにランダム性が高く、１ビットのエラーでも大きな位置誤差を生じる可能性が高い。その為、エラー検出が極めて重要になる。そこで、本実施の形態の場合には、前述したように、コントローラ４９においてデータエラー判定手段６１を設けている。
【００４２】
図３に示したＰＮ符号系列の生成に用いるＬＦＳＲの場合には、ＸＯＲゲート（又は、ＸＮＯＲゲート）５１によって、０ビットと１ビットの排他的論理和（ＸＯＲ）をとり、それを１４ビットにフィードバックする構成になっている。その際、０ビットと１ビットと１５ビットの論理和は常に「０」となる。上記データエラー判定手段６１はこの原理を利用して上記エラー検出を行うように構成されたものである。
【００４３】
すなわち、上記データエラー判定手段６１は、０ビット目のレジスタの値と１ビット目のレジスタの値と１５ビット目のレジスタの値を読み込んでその論理和を演算する。次に、それが「０」であればエラーではないと判定し、「１」であればエラーと判定してエラー信号を出力するものである。
【００４４】
その際、仮にエラーが検出された場合には、通常であれば再度最初からデータ取り込みとなる。これに対して、本実施の形態の場合には、一つずつデータを取り込んでいくので、さらに一つのデータを取り込んでエラー検出されなければそれでデータ取得完了となる。すなわち、データエラー判定手段６１によりエラー検出された場合は、エラー検出されなくなるまでさらに追加データを読み込むように構成されており、よって、再度最初からデータ取り込みをやり直すよりはより短時間でデータ取得ができるものである。
但し、０ビット、１ビット及び１５ビットのみのエラー検出であるので、２〜１４ビットにエラーが含まれる可能性についてはこれを排除できない。
【００４５】
上記エラー処理を図６に示すフローチャートを参照して確認する。
まず、ステップＳ１において、電源をオンする（リセット）。次に、ステップＳ２に移行して、「ｃ＝０」とする。「ｃ」は整数からなる変数である。次に、ステップＳ３に移行して、１ビットのＺ相信号の値をレジスタに読み込む。次に、ステップＳ４に移行して、「ｃ＝ｃ＋１」（カウントアップ）とする。次に、ステップＳ５に移行して、「ｃ＞１５」であるか否かを判別する。「ｃ＞１５」ではないと判別された場合には、ステップＳ３に戻って同様の処理を実行する。これに対して、「ｃ＞１５」であると判別された場合にはステップＳ６に移行する。ステップＳ６においては、「０ビット＋１ビット＋１５ビット＝０」であるか否かを判別する。そして、「０ビット＋１ビット＋１５ビット＝０」である場合には、エラーなしとしてステップＳ７に移行して絶対位置を取得する。これに対して、「０ビット＋１ビット＋１５ビット＝０」ではないと判別された場合（エラー判定）にはステップＳ３に戻り、追加データ読み込みへと進む。
以下、同様の処理を繰り返すものである。
【００４６】
図６に示す処理の場合には、繰り返しになるが、０ビット、１ビット及び１５ビットのみのエラー検出であり、よって、２〜１４ビットにエラーが含まれる可能性についてはこれを排除できない。そこで、次々にデータを読み込んでいき、データを読み込む毎にエラー検出を行うようにすることが考えられる。それを図７に示すフローチャートを参照して説明する。
【００４７】
まず、ステップＳ１１において、電源をオンする（リセット）。次に、ステップＳ１２に移行して、「ｃ＝０」とする。次に、ステップＳ１３に移行して、「Ｅ＝０」とする。「Ｅ」は整数からなる変数である。次に、ステップＳ１４に移行して、１ビットのＺ相信号の値をシフトレジスタに読み込む。次に、ステップＳ１５に移行して、「ｃ＝ｃ＋１」とする。次に、ステップＳ１６に移行して、「ｃ＞１５」であるか否かを判別する。「ｃ＞１５」ではないと判別された場合にはステップＳ１４に戻って同様の処理を繰り返す。一方、「ｃ＞１５」であると判別された場合には、ステップＳ１７に移行する。ステップＳ１７においては、「０ビット＋１ビット＋１５ビット＝０」であるか否かを判別する。そして、「０ビット＋１ビット＋１５ビット＝０」であると判別された場合には、ステップＳ１８に移行する。そこで「Ｅ＝Ｅ＋１」とする。次に、ステップＳ１９に移行して、「Ｅ＞１４」であるか否かを判別する。「Ｅ＞１４」ではないと判別された場合にはステップＳ１４に戻って同様の処理を実行する。一方、「Ｅ＞１４」であると判別された場合には、ステップＳ２０に移行して絶対位置を取得する。又、ステップＳ１７において、「０ビット＋１ビット＋１５ビット＝０」でないと判別された場合には（エラー判定）、ステップＳ１３に戻る。
以下、同様の処理を繰り返すものである。
【００４８】
この場合には、１５個連続でエラー検出されない場合の０〜１４ビット目のシフトレジスタの値は全てエラー検出されているのでより信頼性の高いデータが獲得できる。この場合、電源立ち上げ直後であれば最少３１ビットのデータ取り込みが必要になり、本実施例では次の式（Ｖ）に示す移動が必要となる。
３１×８００μｍ＝２４ｍｍ―――（Ｖ）
よって、全ての場合に対してこのようなエラー判定を適用するのではなく、必要に応じて、例えばノイズ環境の悪い場合等に適用することが考えられる。
【００４９】
又、このエラー検出はアブソリュートデータに対するものであるが、データエラーの原因が信号伝送系等に関わるもの（例えば、突発的な電磁ノイズ等）であれば、Ｚ相信号にエラー検出されればＡ相信号、Ｂ相信号にもエラーが含まれる可能性が高い。よって、アブソリュートデータのエラー検出は常時行い、もしエラーが検出されたらその際にはアブソリュートデータによるデータ校正
（アップダウンカウンタのオフセット値のリセット）を行えばよい。
尚、本実施の形態のアブソリュートデータ取り込み及びアップダウンカウンタのオフセット値のリセットはアクチュエータが駆動中でも、コントローラ演算時間に対して低速で一方向移動中であれば可能である。
【００５０】
尚、本発明は前記一実施の形態に限定されるものではない。
例えば、前記一実施の形態の場合には、検出連続信号数ｍを「１５」としたが、アブソリュートリニアエンコーダの必要な分解能およびストロークで最適な検出連続信号数ｍの値は変わってくるので、例えば、より長いストロークでは検出連続信号数ｍとして「１７〜１８」が適している場合もあり、又、例えばより短いストロークではｍ＝１０〜１３が適している場合もある。
又、前記一実施の形態の場合にはＺ相検出器を一つとしたが、それに限定されるものではない。例えば、二個用いることも考えられ、その場合にはＺ相信号は二つになるが、二つのＺ相検出器を約ｍ／２ビットだけ離間させた設置することにより連続信号検出のための移動距離を約半分にすることができる。
その他、図示した構成はあくまで一例であり、様々な変形が考えられる。  
【産業上の利用可能性】
【００５１】
本発明は、アブソリュート型リニアエンンコーダと該アブソリュート型リニアエンンコーダを使用したアクチュエータに係り、特に、装置のコンパクト化、信号の伝送の単純化を図ることができるように工夫したものに関し、例えば、精密位置決めシステムに用いられるアブソリュート型リニアエンンコーダと該アブソリュート型リニアエンンコーダを使用したアクチュエータに好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施の形態を示す図で、アクチュエータの構成を示す平面図である。
【図２】本発明の一実施の形態を示す図で、アクチュエータに使用されているアブソリュート型リニアエンンコーダの構成を示すブロック図である。
【図３】本発明の一実施の形態を示す図で、ＬＳＦＲの構成を示すブロック図である。
【図４】本発明の一実施の形態を示す図で、インクリメンタルリニアスケール部とアブソリュートリニアスケール部の磁化の構成を示す図である。
【図５】本発明の一実施の形態を示す図で、インクリメンタルリニアスケール部の信号とアブソリュートリニアスケール部の信号の同期を説明するための図である。
【図６】本発明の一実施の形態を示す図で、エラー判定処理を示すフローチャートである。
【図７】本発明の一実施の形態を示す図で、エラー判定処理を示すフローチャートである。
【符号の説明】
【００５３】
１  ハウジング
３  スライダ
５  ボールねじ
７  駆動モータ
９  ガイド
１１  ガイド
２１  リニアスケール部
２３  検出ヘッド部
２５  コントローラ部
３１  インクリメントリニアスケール
３１ａ  磁化部
３３  アブソリュートリニアスケール
３３ａ  磁化部
３５  Ａ相検出器
３７  Ｂ相検出器
３９  Ｚ相検出器
４１  分割器
４３  同期回路
４５  ラインドライバ
４７  ラインレシーバ
４９  コントローラ
【図１】
0005294377.tif 000002
【図２】
0005294377.tif 000003
【図３】
0005294377.tif 000004
【図４】
0005294377.tif 000005
【図５】
0005294377.tif 000006
【図６】
0005294377.tif 000007
【図７】
0005294377.tif 000008