(57)【特許請求の範囲】
【請求項１】
絶縁膜上の半導体層に形成されると共に、電気的に浮遊したチャネルボディを有する１または複数のＭＯＳトランジスタと、
前記絶縁膜を介して前記チャネルボディに光を照射する光源と
を備え、さらに、
前記絶縁膜と前記光源との間に、レンズと、パターニングされたマスクとを前記絶縁膜側からこの順に備えた
記憶装置。
【請求項２】
前記半導体層に形成されると共に、前記ＭＯＳトランジスタから得られた信号を処理する信号処理用トランジスタと、
前記絶縁膜と前記レンズとの間に形成されると共に、前記光源からの光が前記信号処理用トランジスタに入射するのを遮る遮光膜と
を備えた
請求項１に記載の記憶装置。
【請求項３】
前記遮光膜は、前記絶縁膜の表面に設けられている
請求項２に記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜上にＭＯＳ（Metal Oxide Semiconductor）トランジスタを備えた記憶装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、高速動作の可能な高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く用いられている。ＤＲＡＭは、キャパシタおよびＦＥＴ（Field effect transistor）によって構成されるメモリセルを記憶単位として、複数のメモリセルをシリコン基板上にマトリクス状に形成したものであり、横方向の行アドレスと縦方向の列アドレスを指定して複数のメモリセルの中から１つを選択するようになっている。ＤＲＡＭでは、例えば、メモリセル内のキャパシタに電荷が蓄えてある場合には「１」、電荷が無い場合には「０」とすることによりデータが記憶される。
【０００３】
ＤＲＡＭのメモリセルのサイズは、微細化技術の向上に伴い年々縮小化の傾向にあるが、サイズがあまりに小さくなると動作の信頼性を確保することが困難となることから、限界に近づいていると言われている。
【０００４】
そこで、従来のＤＲＡＭの代替として、ＳＯＩ基板上に、電気的に浮遊したチャネルボディを有するＭＯＳトランジスタを形成し、１つのＭＯＳトランジスタだけでメモリセルを構成した単純なセル構造のＲＡＭが提案されている。このＲＡＭでは、ソースドレイン間にピンチオフ以上の電圧を印加してインパクトイオン化を起こすことにより、チャネルボディに電荷が蓄積され、ドレインに負電圧を印加してチャネルボディとドレインとの間に順方向電流を流すことにより、チャネルボディから電荷が消去される（特許文献１の図１０参照）。つまり、このＲＡＭでは、ＭＯＳトランジスタに電荷の蓄積および消去の機能を担わせることにより、メモリセル内にキャパシタを設けなくても、データの記憶を可能にしているので、従来のＤＲＡＭよりも更なる微細化が可能である。
【０００５】
【特許文献１】特開２００７−１４９７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、インパクトイオン化を起こすためには、ピンチオフ以上の大きな電圧を印加する必要があるという問題があった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ピンチオフ以上の大きな電圧を印加しなくても、チャネルボディに電荷を蓄積させることの可能な記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の記憶装置は、絶縁膜上の半導体層に、電気的に浮遊したチャネルボディを有する１または複数のＭＯＳトランジスタと、絶縁膜を介してチャネルボディに光を照射する光源とを備えている。この記憶装置は、さらに、絶縁膜と光源との間に、レンズと、パターニングされたマスクとを絶縁膜側からこの順に備えている。
【０００９】
本発明の記憶装置では、電気的に浮遊したチャネルボディに光源からの光が照射される。これにより、例えば、ＭＯＳトランジスタのソースドレイン間に電圧が印加されていない場合や、ＭＯＳトランジスタのソースドレイン間にピンチオフより小さな電圧が印加される場合であっても、インパクトイオン化を補助したり、二光子吸収（two-photon-absorption）現象を利用して、チャネルボディにキャリアを発生させることができる。
【発明の効果】
【００１０】
本発明の記憶装置によれば、電気的に浮遊したチャネルボディに光源からの光を照射するようにしたので、ピンチオフ以上の大きな電圧を印加しなくても、チャネルボディにキャリアを発生させ、電荷を蓄積させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１２】
［第１の実施の形態］
本発明の第１の実施の形態に係る記憶装置１は、メモリセルを記憶単位としてマトリクス状に配置したものである。図１は、この記憶装置１のメモリセルを拡大して表したものである。このメモリセルは、ＭＯＳトランジスタ１０と、光照射装置２０とを備えている。
【００１３】
図２は、ＭＯＳトランジスタ１０の断面構成の一例と、光照射装置２０の内部構成の一例とを表すと共に、ＭＯＳトランジスタ１０と光照射装置２０との位置関係を表したものである。ＭＯＳトランジスタ１０は、半導体基板１１上に絶縁膜１２および半導体層１３を半導体基板１１側からこの順に積層してなるＳＯＩ基板の半導体層１３に形成されたものである。
【００１４】
ここで、半導体基板１１は、例えばシリコン（Ｓｉ）からなる。絶縁膜１２は、例えばシリコン酸化物（ＳｉＯ２）からなり、半導体層１３は、例えばｐ型シリコン（Ｓｉ）からなる。
【００１５】
なお、これら半導体基板１１、絶縁膜１２および半導体層１３からなるＳＯＩ基板は、例えば、シリコン基板の表面から高濃度の酸素イオンを高エネルギーで注入して、シリコン基板の表面から所定の深さのところに酸素イオン層を形成したのち、高温でアニール処理を施し、注入された酸素イオンとシリコンとを互いに反応させて、シリコン基板内にシリコン酸化物（ＳｉＯ２）からなる絶縁膜を形成することにより形成可能である。
【００１６】
ＭＯＳトランジスタ１０は、ゲート絶縁膜１４、ゲート電極１５、ソース領域１６、ドレイン領域１７およびチャネルボディ１８を有している。
【００１７】
ここで、ゲート絶縁膜１４は、例えば、シリコン酸化物（ＳｉＯ２）からなり、半導体層１３の表面上に帯状に形成されている。ゲート電極１５は、例えば、ｐ型ポリシリコン層と、シリサイド層とを半導体層１３の側から順に積層した２層構造となっており、ゲート絶縁膜１４の表面上に帯状に形成されている。ゲート電極１５は、ワード線Ｗに電気的に接続されており、ワード線Ｗを介して電圧が印加されるようになっている。ソース領域１６およびドレイン領域１７は、例えば、ｎ型不純物（例えばリン）を半導体層１３の表面にドープすることにより形成されたものであり、半導体層１３のうちゲート電極１５の両側であって、かつ素子分離層１９で囲まれた部位に形成されている。ソース領域１６およびドレイン領域１７のいずれか一方（図２ではソース領域１６）は固定電位（図２では接地電位）となっている。他方（図２ではドレイン領域１７）はビット線Ｂに電気的に接続されており、ビット線Ｂを介してソース領域１６とドレイン領域１７との間（つまりチャネルボディ１８）に電圧が印加されるようになっている。
【００１８】
チャネルボディ１８は、半導体層１３のうちゲート電極１５直下の部位を指しており、ソース領域１６と電気的に接続されたソース電極（図示せず）と、ドレイン領域１７と電気的に接続されたドレイン電極（図示せず）との間に電圧を印加すると共にゲート電極１５に電圧を印加したときにチャネルの形成される部位に対応している。このチャネルボディ１８は、絶縁膜１２、ゲート絶縁膜１４、ソース領域１６およびドレイン領域１７で囲まれ、他の部位と電気的に接続されておらず、電気的に浮遊している。
【００１９】
光照射装置２０は、半導体基板１１の裏面（ＭＯＳトランジスタ１０側とは反対側の面）側に配置されており、レンズ２１および光源２２を半導体基板１１側からこの順に配置して構成されている。
【００２０】
レンズ２１は、例えば集光レンズであり、光源２２からの光をチャネルボディ１８に集光するようになっている。光源２２は、絶縁膜１２を介してチャネルボディ１８に光を照射するものである。この光源２２は、半導体基板１１、絶縁膜１２および半導体層１３によって吸収されない波長領域（例えばシリコンに対して透明な１１００ｎｍ以上の波長領域）の光を発するものであり、例えば波長１５５０ｎｍの光を発するレーザである。この光源２２は、インパクトイオン化を利用してチャネルボディ１８に電荷を蓄積させる場合には、少なくともチャネルボディ１８におけるインパクトイオン化を補助することの可能な程度の強度の光を発することができるようになっており、二光子吸収現象を利用してチャネルボディ１８に電荷を蓄積させる場合には、レンズ２１でレーザ光を絞った焦点において線形吸収を持たない波長帯域においても二個の光子により原子が励起される二光子吸収現象を起こさせるのに十分な強度の光を発することができるようになっている。
【００２１】
このような構成の記憶装置１では、例えば、ソース電極が接地電位にされると共に、ビット線Ｂを介してドレイン電極にピンチオフより小さな正電圧が印加された状態で、ゲート電極１５に書込電圧（正電圧）が印加される。すると、チャネルボディ１８にチャネルが形成され、チャネルボディ１８内に生じた電界によって電子がソース領域１６からドレイン領域１７へ向かって加速されてエネルギーを得る。このとき、電子はシリコンのバンドギャップよりも小さなエネルギーしか得ていないので、インパクトイオン化が起こることはない。
【００２２】
しかし、本実施の形態では、さらに、図３に示したように、光照射装置２０からチャネルボディ１８に対して光Ｌが照射される。これにより、照射された光のエネルギーを電子が得て、電子のエネルギーがシリコンのバンドギャップを超えるので、インパクトイオン化が起こる。このとき、チャネルボディ１８にキャリア（電子とホールのペア）が大量に発生するが、移動度の大きな電子はチャネルボディ１８内の電界で加速されてチャネルボディ１８から消失し、移動度の小さなホールはチャネルボディ１８内をゆっくりと移動する。その後、光源２２から発せられていた光がオフされる。これにより、図４に示したように、過剰のホールＨがチャネルボディ１８に残留し、チャネルボディ１８にホールＨが蓄積される。このように、チャネルボディ１８にホールＨが蓄積されている状態を例えば「１」とする。
【００２３】
その後、ビット線Ｂを介してドレイン電極に負電圧が印加されると、チャネルボディ１８とドレイン領域１７との間のｐｎ接合に順方向電圧が印加されることとなるので、チャネルボディ１８に蓄積されていたホールＨがドレイン領域１７に流れ出してチャネルボディ１８から消失する。このように、チャネルボディ１８にホールＨが残存していない状態を例えば「０」とする。
【００２４】
ここで、例えば、チャネルボディ１８にホールＨが蓄積されている状態で、ソース電極が接地電位にされ、ゲート電極１５に読出電圧（正電圧）が印加され、さらにドレイン電極に低い電圧Ｖｄが印加されることによりＭＯＳトランジスタ１０が駆動されると、図５の実線で示したようにソースドレイン間に電流Ｉ１（＞基準値Ｉｒ）が流れ、他方、チャネルボディ１８にホールＨが残存していない状態で、ＭＯＳトランジスタ１０が駆動されると、図５の一点鎖線で示したようにソースドレイン間に電流Ｉ０（＜基準値Ｉｒ）が流れる。したがって、ソースドレイン間に流れる電流の大きさが閾値Ｉｒを上回った場合には、そのメモリセルには「１」が記憶されていることを読み出すことが出来、ソースドレイン間に流れる電流の大きさが閾値Ｉｒを下回った場合には、そのメモリセルには「０」が記憶されていることを読み出すことが出来る。
【００２５】
なお、本実施の形態の記憶装置１では、他の方法によっても、チャネルボディ１８に電荷を蓄積させることが可能である。例えば、ソース電極が接地電位にされると共に、ドレイン電極およびゲート電極１５に電圧が印加されていない状態で、光照射装置２０からチャネルボディ１８に対して、二光子吸収現象を起こさせるのに十分な強度の光を照射する。すると、チャネルボディ１８にキャリア（電子とホールのペア）が大量に発生するが、移動度の大きな電子はチャネルボディ１８から消失し、移動度の小さなホールはチャネルボディ１８に残留する。その結果、チャネルボディ１８にホールＨを蓄積させることができる。
【００２６】
以上のことから、本実施の形態では、電気的に浮遊したチャネルボディ１８に対して所定の強度の光を照射するようにしたので、例えば、ＭＯＳトランジスタ１０のソースドレイン間に電圧が印加されていない場合や、ＭＯＳトランジスタ１０のソースドレイン間にピンチオフより小さな電圧が印加される場合など、ソースドレイン間にピンチオフ以上の大きな電圧を印加しない場合であっても、インパクトイオン化を補助したり、二光子吸収現象を利用して、チャネルボディ１８にキャリアを発生させ、電荷を蓄積させることができる。
【００２７】
［第１の実施の形態の変形例］
上記実施の形態では、光照射装置２０からの光Ｌが入射する部分に半導体基板１１を設けていたが、例えば、図６に示したように、ＭＯＳトランジスタ１０の上面に、ＭＯＳトランジスタ１０を支持する支持基板Ｓを、接着層（図示せず）を介して貼り付け、例えばレーザ照射などにより半導体基板１１を剥離、除去してもよい。そのようにした場合には、チャネルボディ１８が、光照射装置２０からの光Ｌが入射する表面近傍に配置されることになるので、半導体基板１１の厚さに起因する球面収差をなくすることができる。これにより、チャネルボディ１８に対して正確に光Ｌを集光させることができる。
【００２８】
［第２の実施の形態］
本発明の第２の実施の形態に係る記憶装置２は、上記第１の実施の形態と同様、メモリセルを記憶単位としてマトリクス状に配置したものである。図７は、この記憶装置２のメモリセルを拡大して表したものである。このメモリセルは、ＭＯＳトランジスタ３０と、光照射装置４０とを備えている。
【００２９】
図８は、ＭＯＳトランジスタ３０を斜視的に表したものである。図９は、図８のＭＯＳトランジスタ３０のＡ−Ａ矢視方向の断面構成を表したものである。図１０は、ＭＯＳトランジスタ３０と光照射装置４０との位置関係を表したものである。
【００３０】
ＭＯＳトランジスタ３０は、半導体基板１１上に絶縁膜１２、第１半導体層３１、絶縁膜３２および第２半導体層３３を半導体基板１１側からこの順に積層してなる二重ＳＯＩ基板の第１半導体層３１、絶縁膜３２および第２半導体層３３に形成されたものである。
【００３１】
ここで、第１半導体層３１および第２半導体層３３は、例えばｐ型シリコン（Ｓｉ）からなる。第１半導体層３１には、積層方向と直交する方向に延在するリッジ部３１Ａが形成されており、そのリッジ部３１Ａの上面を除く表面全体に絶縁膜３２が形成されている。この絶縁膜３２は、例えばシリコン酸化物（ＳｉＯ２）からなる。第２半導体層３３には、ＭＯＳトランジスタ３０のソース領域１６およびドレイン領域１７に対応して開口部３３Ａが形成されている。
【００３２】
なお、上記二重ＳＯＩ基板は、例えば以下のようにして形成することが可能である。まず、ＳＯＩ基板の表面のうちリッジ部３１Ａを形成することとなる部位と対応する領域にシリコン酸化膜などからなるマスクを形成する。次に、そのマスクを含む表面全体に対して高濃度の酸素イオンを高エネルギーで注入して、ＳＯＩ基板中の絶縁膜に到達しない深さのところに酸素イオン層を形成する。これにより、酸素イオン層がリッジ形状となる。次に、マスクを除去したのち、高温でアニール処理を施し、注入された酸素イオンとシリコンとを互いに反応させて、ＳＯＩ基板内にシリコン酸化物（ＳｉＯ２）からなる絶縁膜を形成する。このようにして上記二重ＳＯＩ基板が形成される。
【００３３】
ＭＯＳトランジスタ３０は、ゲート絶縁膜３４、ゲート電極３５、ソース領域３６、ドレイン領域３７およびチャネルボディ３８を有している。
【００３４】
ここで、ゲート絶縁膜３４は、例えば、シリコン酸化物（ＳｉＯ２）からなり、リッジ部３１Ａの上面に、リッジ部３１Ａの延在方向と平行な方向に延在して形成されている。ゲート電極３５は、例えば、ｐ型ポリシリコン層と、シリサイド層とをリッジ部３１Ａの側から順に積層した２層構造となっており、ゲート絶縁膜３４の表面上に、リッジ部３１Ａの延在方向と平行な方向に延在して形成されている。ゲート電極３５は、ワード線Ｗに電気的に接続されており、ワード線Ｗを介して電圧が印加されるようになっている。ソース領域３６およびドレイン領域３７は、例えば、ｎ型不純物（例えばリン）をリッジ部３１Ａ（第１半導体層３１）の表面にドープすることにより形成されたものであり、リッジ部３１Ａのうちゲート電極３５の両側に形成されている。ソース領域３６およびドレイン領域３７のいずれか一方（図９ではソース領域３６）は固定電位（図９では接地電位）となっている。他方（図９ではドレイン領域３７）はビット線Ｂに電気的に接続されており、ビット線Ｂを介してソース領域３６とドレイン領域３７との間（つまりチャネルボディ３８）に電圧が印加されるようになっている。
【００３５】
チャネルボディ３８は、リッジ部３１Ａのうちゲート電極３５直下の部位を指しており、ソース領域３６と電気的に接続されたソース電極（図示せず）と、ドレイン領域３７と電気的に接続されたドレイン電極（図示せず）との間に電圧を印加すると共にゲート電極３５に電圧を印加したときにチャネルの形成される部位に対応している。このチャネルボディ３８は、絶縁膜１２、ゲート絶縁膜３４、ソース領域３６およびドレイン領域３７で囲まれ、他の部位と電気的に接続されておらず、電気的に浮遊している。
【００３６】
また、絶縁膜１２、絶縁膜３２およびゲート絶縁膜３４のそれぞれの誘電率は、リッジ部３１Ａの誘電率よりも高くなっている。これにより、リッジ部３１Ａ、絶縁膜１２、絶縁膜３２およびゲート絶縁膜３４は、積層方向と、積層方向と直交する方向とにおいて光を閉じ込める構造となっており、光導波路３９として機能するようになっている。従って、チャネルボディ３８は、光導波路３９内に形成されている。なお、リッジ部３１Ａを導波する光は絶縁膜１２や、絶縁膜３２、ゲート絶縁膜３４の外側に多少染み出すことから、図９では、その染み出しを考慮して光導波路３９の範囲が例示されている。
【００３７】
光照射装置４０は、半導体基板１１の側面（リッジ部３１Ａの延在方向）に配置されており、レンズ４１および光源４２を半導体基板１１側からこの順に配置して構成されている。
【００３８】
レンズ４１は、例えば集光レンズであり、光源４２からの光を、リッジ部３１Ａのうち半導体基板１１の側面に露出している部分に集光するようになっている。光源４２は、光導波路３９を介してチャネルボディ１８に光を照射するものである。この光源４２は、半導体基板１１、絶縁膜１２、第１半導体層３１、絶縁膜３２、第２半導体層３３およびゲート絶縁膜３４によって吸収されない波長領域（例えばシリコンに対して透明な１１００ｎｍ以上の波長領域）の光を発するものであり、例えば波長１５５０ｎｍの光を発するレーザである。この光源４２は、インパクトイオン化を利用してチャネルボディ３８に電荷を蓄積させる場合には、少なくともチャネルボディ３８におけるインパクトイオン化を補助することの可能な程度の強度の光を発することができるようになっており、二光子吸収現象を利用してチャネルボディ３８に電荷を蓄積させる場合には、レンズ４１でレーザ光を絞った焦点において線形吸収を持たない波長帯域においても二個の光子により原子が励起される二光子吸収現象を起こさせるのに十分な強度の光を発することができるようになっている。
【００３９】
このような構成の記憶装置２では、例えば、ソース電極が接地電位にされると共に、ビット線Ｂを介してドレイン電極にピンチオフより小さな正電圧が印加された状態で、ゲート電極３５に書込電圧（正電圧）が印加される。すると、チャネルボディ３８にチャネルが形成され、チャネルボディ３８内に生じた電界によって電子がソース領域３６からドレイン領域３７へ向かって加速されてエネルギーを得る。このとき、電子はシリコンのバンドギャップよりも小さなエネルギーしか得ていないので、インパクトイオン化が起こることはない。
【００４０】
しかし、本実施の形態では、さらに、図１１に示したように、光照射装置４０から光導波路３９を介してチャネルボディ３８に対して光Ｌが照射される。これにより、照射された光のエネルギーを電子が得て、電子のエネルギーがシリコンのバンドギャップを超えるので、インパクトイオン化が起こる。このとき、チャネルボディ３８にキャリア（電子とホールのペア）が大量に発生するが、移動度の大きな電子はチャネルボディ３８内の電界で加速されてチャネルボディ３８から消失し、移動度の小さなホールはチャネルボディ３８内をゆっくりと移動する。その後、光源４２から発せられていた光がオフされる。これにより、過剰のホールがチャネルボディ３８に残留し、チャネルボディ３８にホールが蓄積される。このように、チャネルボディ３８にホールが蓄積されている状態を例えば「１」とする。
【００４１】
その後、ビット線Ｂを介してドレイン電極に負電圧が印加されると、チャネルボディ３８とドレイン領域３７との間のｐｎ接合に順方向電圧が印加されることとなるので、チャネルボディ３８に蓄積されていたホールがドレイン領域３７に流れ出してチャネルボディ３８から消失する。このように、チャネルボディ３８にホールが残存していない状態を例えば「０」とする。
【００４２】
ここで、例えば、チャネルボディ３８にホールが蓄積されている状態で、ソース電極が接地電位にされ、ゲート電極３５に読出電圧（正電圧）が印加され、さらにドレイン電極に低い電圧Ｖｄが印加されることによりＭＯＳトランジスタ３０が駆動されると、図５の実線で示したようにソースドレイン間に電流Ｉ１（＞基準値Ｉｒ）が流れ、他方、チャネルボディ３８にホールが残存していない状態で、ＭＯＳトランジスタ３０が駆動されると、図５の一点鎖線で示したようにソースドレイン間に電流Ｉ０（＜基準値Ｉｒ）が流れる。したがって、ソースドレイン間に流れる電流の大きさが閾値Ｉｒを上回った場合には、そのメモリセルには「１」が記憶されていることを読み出すことが出来、ソースドレイン間に流れる電流の大きさが閾値Ｉｒを下回った場合には、そのメモリセルには「０」が記憶されていることを読み出すことが出来る。
【００４３】
なお、本実施の形態の記憶装置２では、他の方法によっても、チャネルボディ３８に電荷を蓄積させることが可能である。例えば、ソース電極が接地電位にされると共に、ドレイン電極およびゲート電極３５に電圧が印加されていない状態で、光照射装置４０からチャネルボディ３８に対して、二光子吸収現象を起こさせるのに十分な強度の光を照射する。すると、チャネルボディ３８にキャリア（電子とホールのペア）が大量に発生するが、移動度の大きな電子はチャネルボディ３８から消失し、移動度の小さなホールはチャネルボディ３８に残留する。その結果、チャネルボディ３８にホールを蓄積させることができる。
【００４４】
以上のことから、本実施の形態では、電気的に浮遊したチャネルボディ３８に対して所定の強度の光を照射するようにしたので、例えば、ＭＯＳトランジスタ３０のソースドレイン間に電圧が印加されていない場合や、ＭＯＳトランジスタ３０のソースドレイン間にピンチオフより小さな電圧が印加される場合など、ソースドレイン間にピンチオフ以上の大きな電圧を印加しない場合であっても、インパクトイオン化を補助したり、二光子吸収現象を利用して、チャネルボディ３８にキャリアを発生させ、電荷を蓄積させることができる。
【００４５】
［第２の実施の形態の変形例］
上記第２の実施の形態では、チャネルボディ３８がリッジ部３１Ａの内部、つまり光導波路３９内に設けられていたが、リッジ部３１Ａの直上、つまり光導波路３９に接して設けられていてもよい。例えば、図１２、図１３（図１２のＡ−Ａ矢視方向の断面図）に示したように、リッジ部３１Ａの上面と第２半導体層３３との間にも絶縁膜３２を形成し、第２半導体層３３のうちリッジ部３１Ａの直上に対応する部分にチャネルボディ３８が配置されるようにＭＯＳトランジスタ３０を設けるようにしてもよい。これにより、絶縁膜３２の外側、つまりチャネルボディ３８に染み出した光の作用によって、チャネルボディ３８にキャリアを発生させ、電荷を蓄積させることができる。
【００４６】
また、上記第２の実施の形態では、光源４２からの光をリッジ部３１Ａの側面から入射させ、光導波路３９を導波してきた光をチャネルボディ３８に照射するようにしていたが、例えば、上記第１の実施の形態と同様に、光源４２からの光を半導体基板１１側から絶縁膜１２を介してチャネルボディ３８に照射するようにしてもよい。この場合には、個々のチャネルボディ３８に別個に光を照射することが可能となる。なお、そのようにした場合には、上記第１の実施の形態の変形例と同様に、ＭＯＳトランジスタ３０の上面に、ＭＯＳトランジスタ３０を支持する支持基板Ｓを、接着層（図示せず）を介して貼り付け、例えばレーザ照射などにより半導体基板１１を剥離、除去してもよい。そのようにした場合には、チャネルボディ３８が、光照射装置４０からの光Ｌが入射する表面近傍に配置されることになるので、半導体基板１１の厚さに起因する球面収差をなくすることができる。これにより、チャネルボディ３８に対して正確に光Ｌを集光させることができる。
【００４７】
［上記各実施の形態の変形例］
また、上記各実施の形態では、光源からの光を一つのＭＯＳトランジスタに照射するようにしていたが、例えば、図１４に示したように、上記各実施の形態のＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０をマトリクス状に集積化したチップ５０を用意し、チップ５０の半導体基板１１側（ゲート電極３５などの形成されていない側）に、レンズ２１またはレンズ４１と、所定のパターン（図１４ではアルファベットのＡ）が形成されたマスク６０と、光源２２または光源４２とをチップ５０側から順に配置した上で、光源２２または光源４２から光をマスク６０に向けて照射するようにしてもよい。これにより、一度の光照射で、マスク６０にパターニングされたデータを一括してチップ５０に書き込むことができるので、大量のデータを高速に書き込むことができる。
【００４８】
ここで、チップ５０が半導体基板１１の除去されたものによって構成されている場合には、半導体基板１１の厚さに起因する球面収差をなくすることができる。これにより、レンズ２１またはレンズ４１に対して、球面収差を補正するような設計を行う必要がないので、正確なイメージを容易に得ることができる。
【００４９】
また、チップ５０内に、ＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０から得られた信号を処理する信号処理用トランジスタを設けるようにしてもよい。この信号処理用トランジスタは、例えば、ＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０と同一面（具体的には絶縁膜１２または絶縁膜３２の表面）上に設けられており、半導体層１３、半導体層３１または半導体層３３に設けられている。この信号処理用トランジスタは、例えば、ＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０と同様、電気的に浮遊したチャネルボディを有するＭＯＳトランジスタであり、ＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０の出力に接続されている。
【００５０】
ただし、信号処理用トランジスタ７０を、ＭＯＳトランジスタ１０に照射する光Ｌが入射する領域内に配置した場合には、例えば、図１５に示したように、ＭＯＳトランジスタ１０またはＭＯＳトランジスタ３０に照射する光Ｌが信号処理用トランジスタ７０に入射するのを遮る遮光膜７１を設けることが好ましい。この遮光膜７１は、例えば、図１５に示したように、少なくとも信号処理用トランジスタ７０との対向領域を覆っており、少なくともＭＯＳトランジスタ１０のチャネルボディ１８との対向領域に開口７１Ａを有している。このように、信号処理用トランジスタ７０への光入射を遮る遮光膜７１を設けた場合には、光源２２または光源４２からの光Ｌが信号処理用トランジスタ７０に入射して、信号処理用トランジスタ７０にノイズが発生するのを防止することができる。その結果、信号処理用トランジスタ７０から出力される信号に含まれるノイズを低く抑えることができる。
【００５１】
また、半導体基板１１を取り除き、遮光膜７１を絶縁膜１２の表面に設けた場合には、遮光膜７１の開口７１Ａを、チャネルボディ１８に最も近づけて配置することができる。これにより、半導体基板１１を取り除かず、半導体基板１１の表面に遮光膜７１を設けた場合と比べて、開口７１Ａの設計が容易となるので、ノイズの少ないイメージを得ることができる。
【００５２】
［実施例］
次に、上記実施の形態の記憶装置１の実施例について説明する。
【００５３】
“Limitations of active carrier removal in silicon Roman amplifiers and lasers, D.Dimitropoulos, S.Fathpour, and B.Jalali, University of California, Los Angeles, Los Angeles, California 90095-1594”に記載の計算式によって導かれる量のキャリア（電子とホールのペア）が二光子吸収現象によって発生するものとして、シミュレーションを行った。
【００５４】
このシミュレーションにおいて、チャネルボディ１８の不純物濃度を５．０×１０１７ｃｍ−３、ゲート幅を１．０μｍ、絶縁膜１２の厚さを０．２μｍ、光源２２の波長を１．５５μｍとした。また、チャネルボディ１８への光照射を終えたあと、ＭＯＳトランジスタ１０を１ｋＨｚの周波数にて駆動した場合のドレイン電流を計算し、その結果を図１６に示した。なお、図１６には、ゲート電圧を０．２Ｖ一定とした上で、ドレイン電圧を０Ｖから２Ｖまで徐々に大きくしたのち２Ｖから０Ｖまで徐々に小さくしたときのドレイン電流の値が示されている。
【００５５】
図１６から、０．０４ｍＷ以上の光を照射することに対応する、６．０×１０１７ｃｍ−３以上のキャリアが発生した場合には、光を照射しない場合と比べて、ドレイン電流の特性に明らかな変化が見られる。もっとも、ドレイン電圧を２Ｖから０Ｖまで徐々に小さくしたときのドレイン電流の特性においては、光照射の有無による差が少なかった。
【００５６】
また、図１６は１ｋＨｚの周波数にてドレイン電圧を変化させたときのデータであることから、チャネルボディ１８の不純物濃度以上の濃度のキャリアが発生した場合には、光の照射を終えた０．５ｍ秒後においてもトランジスタ特性に変化が見られることがわかった。これは、光の照射によるキャリア発生においても基板浮遊効果（ヒストリー効果）が発生していることを示している。これらのことから、本実施例のような基板浮遊効果を応用したＲＡＭに関して光の照射によるデータの書き込みが可能であることがわかった。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施の形態に係る記憶装置の回路構成図である。
【図２】図１のＭＯＳトランジスタおよび光照射装置の内部構成図である
【図３】図１の記憶装置における光照射について説明するための概念図である。
【図４】図１の記憶装置におけるホール蓄積について説明するための概念図である。
【図５】図１の記憶装置におけるドレイン電圧とソースドレイン電流の関係図である。
【図６】図２のＭＯＳトランジスタの内部構成の一変形例を表す内部構成図である。
【図７】本発明の第２の実施の形態に係る記憶装置の回路構成図である。
【図８】図７のＭＯＳトランジスタの斜視図である。
【図９】図８のＭＯＳトランジスタのＡ−Ａ矢視方向の断面構成図である。
【図１０】図７の記憶装置の配置図である。
【図１１】図７の記憶装置における光照射について説明するための概念図である。
【図１２】図７のＭＯＳトランジスタの一変形例の斜視図である。
【図１３】図１２のＭＯＳトランジスタのＡ−Ａ矢視方向の断面構成図である。
【図１４】図２または図１０の記憶装置の一変形例を表す斜視図である。
【図１５】図１４のチップの一変形例の断面成図である。
【図１６】１ｋＨｚの周波数にてドレイン電圧を変化させたときのドレイン電圧とドレイン電流の関係図である。
【符号の説明】
【００５８】
１，２…記憶装置、１０，３０…ＭＯＳトランジスタ、１１…半導体基板、１２，３２…絶縁膜、１３…半導体層、１４，３４…ゲート絶縁膜、１５，３５…ゲート電極、１６，３６…ソース領域、１７，３７…ドレイン領域、１８，３８…チャネルボディ、１９…素子分離層、２０，４０…光照射装置、２１…レンズ、２２…光源、３１…第１半導体、３１Ａ…リッジ部、３３…第２半導体、３３Ａ…開口部、３９…光導波路、５０…チップ、６０…マスク、７０…信号処理用トランジスタ、７１…遮光膜、７１Ａ…開口、Ｂ…ビット線、Ｈ…ホール、Ｌ…光、Ｓ…支持基板、Ｗ…ワード線。
【図１】
0005326437.tif 000002
【図２】
0005326437.tif 000003
【図３】
0005326437.tif 000004
【図４】
0005326437.tif 000005
【図５】
0005326437.tif 000006
【図６】
0005326437.tif 000007
【図７】
0005326437.tif 000008
【図８】
0005326437.tif 000009
【図９】
0005326437.tif 000010
【図１０】
0005326437.tif 000011
【図１１】
0005326437.tif 000012
【図１２】
0005326437.tif 000013
【図１３】
0005326437.tif 000014
【図１４】
0005326437.tif 000015
【図１５】
0005326437.tif 000016
【図１６】
0005326437.tif 000017