(57)【特許請求の範囲】
【請求項１】
電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、
正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、
前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、
第３の抵抗（Ｒ３）と、
第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、
前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第１の半導体素子（Ｔ１）の第１の主電極の電圧（Ｖ１）を抵抗比（Ｒ４：Ｒ５）で分圧して生成した判定電圧（Ｖ４）が他方の入力端子に入力される比較器（ＣＭＰ１）と、を備え、
前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より大きいときは、前記点ａにおいて前記第１の抵抗を流れる電流（Ｉ１）から前記オン抵抗の偏差（△Ｒon）に比例した電流（ΔＩ１）を減算した電流を前記第３の抵抗に通電することによって、前記比較器（ＣＭＰ１）の出力信号が反転することを特徴とする負荷回路の過電流保護装置。
【請求項２】
電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、
正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、
前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、
第３の抵抗（Ｒ３）と、
第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、
前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第１の半導体素子（Ｔ１）の第１の主電極の電圧（Ｖ１）を抵抗比（Ｒ４：Ｒ５）で分圧して生成した判定電圧（Ｖ４）が他方の入力端子に入力される比較器（ＣＭＰ１）と、
を備え、
前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より小さいときは、前記点ａにおいて前記第１の抵抗に流れる電流（Ｉ１）に前記偏差（ΔＲon）に比例した電流（ΔＩ１）を加算した電流を前記第３の抵抗に通電することによって、前記比較器（ＣＭＰ１）の出力信号が反転することを特徴とする負荷回路の過電流保護装置。
【請求項３】
請求項１に記載の負荷回路の過電流保護装置は、
一端が前記電源のプラス端子（点ｄ）に接続された第７の抵抗（Ｒ７）と、
第２の主電極が前記第７の抵抗（Ｒ７）の他端に接続され、制御電極が前記増幅手段（ＡＭＰ１）の出力端子に接続された第３の半導体素子（Ｔ３）と、
第１の主電極と制御電極が前記第３の半導体素子の第１の主電極に接続され、第２の主電極が接地された第４の半導体素子（Ｔ４）と、をさらに備え、
前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値より大きいときに、前記第１の半導体素子に流れる電流（ＩＤ）に比例した電流（Ｉ４）を生成し、該電流（Ｉ４）を用いて前記偏差に比例した電流（ΔＩ１（＝Ｉ５））を生成することを特徴とする負荷回路の過電流保護装置。
【請求項４】
請求項２に記載の負荷回路の過電流保護装置は、
一端が前記電源のプラス端子（点ｄ）に接続された第７の抵抗（Ｒ７）と、
一端が前記点ｄに接続された第８の抵抗（Ｒ８）と、
第２の主電極が前記第７の抵抗（Ｒ７）の他端に接続され、制御電極が前記増幅手段（ＡＭＰ１）の出力端子に接続された第３の半導体素子（Ｔ３）と、
第１の主電極と制御電極が前記第３の半導体素子の第１の主電極に接続され、第２の主電極が接地された第４の半導体素子（Ｔ４）と、
前記第８の抵抗（Ｒ８）の他端と前記点ａとを結ぶ第６の半導体素子（Ｔ６）と、
をさらに備え、
前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より小さいときに、前記第６の半導体素子はオンとするように制御され、前記第８の抵抗を流れる電流（Ｉ６）から前記第４の半導体素子に流れる電流（Ｉ４）に比例した電流（Ｉ５）を減算した電流（Ｉ６−Ｉ５）を前記第１の抵抗に流れる電流（Ｉ１）に加算した電流（Ｉ１＋Ｉ６−Ｉ５）を前記第３の抵抗に通電することを特徴とする負荷回路の過電流保護装置。
【請求項５】
電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、
正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、
前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、
第３の抵抗（Ｒ３）と、
電源端子（点ｄ）に一端が接続された第４の抵抗（Ｒ４）と、
前記第４の抵抗の他端に一端が接続され、その他端が接地された第５の抵抗（Ｒ５）と、
第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、
前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第４の抵抗と第５の抵抗の結合点を点ｆとするとき、点ｆの電圧（Ｖ４）を判定電圧として他方の入力端子に入力される比較器（ＣＭＰ１）と、
を備え、
前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より小さいときは、前記比較器（ＣＭＰ１）の出力信号が反転するように、偏差（ΔＲon）に比例した電流（Ｉ１０）を前記点ｆにおいて前記第４の抵抗（Ｒ４）を流れる電流（ＩＲ４）から減算した電流（ＩＲ４−Ｉ１０）を前記第５の抵抗（Ｒ５）に通電することを特徴とする負荷回路の過電流保護装置。
【請求項６】
電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、
正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、
前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、
第３の抵抗（Ｒ３）と、
電源端子（点ｄ）に一端が接続された第４の抵抗（Ｒ４）と、前記第４の抵抗の他端に一端が接続され、その他端が接地された第５の抵抗（Ｒ５）と、
第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、
前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第４の抵抗と第５の抵抗の結合点を点ｆとするとき、点ｆの電圧（Ｖ４）を判定電圧として他方の入力端子に入力される比較器（ＣＭＰ１）と、
を備え、
前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より大きいときは、前記比較器（ＣＭＰ１）の出力信号が反転するように、偏差（ΔＲon）に比例した電流（Ｉ１１−Ｉ１０）を前記点ｆにおいて前記第４の抵抗に流れる電流に加算した電流（ＩＲ４＋Ｉ１１−Ｉ１０）を前記第５の抵抗（Ｒ５）に通電することを特徴とする負荷回路の過電流保護装置。
【請求項７】
請求項５に記載の負荷回路の過電流保護装置は、
一端が前記電源の出力端子（点ｄ）に接続された第１１の抵抗（Ｒ１１）と、
前記第１１の抵抗（Ｒ１１）の他端に第２の主電極が接続され、制御電極が前記点ｆに接続された第８の半導体素子（Ｔ８）と、
第１の主電極と制御電極が前記第８の半導体素子の第１の主電極に接続され、第２の主電極が接地された第９の半導体素子（Ｔ９）と、
をさらに備え、
前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より小さいときに、前記第４の抵抗（Ｒ４）に流れる電流（ＩＲ４）に比例した電流（Ｉ９）を生成し、その電流（Ｉ９）を用いて前記の偏差（△Ｒon）に比例した電流（Ｉ１０）を生成することを特徴とする負荷回路の過電流保護装置。
【請求項８】
請求項６に記載の負荷回路の過電流保護装置は、
一端が前記電源の出力端子（点ｄ）に接続された第１１の抵抗（Ｒ１１）と、
一端が前記電源の出力端子（点ｄ）に接続された第１２の抵抗（Ｒ１２）と、
前記第１１の抵抗（Ｒ１１）の他端に第２の主電極が接続され、制御電極が前記点ｆに接続された第８の半導体素子（Ｔ８）と、
第１の主電極と制御電極が前記第８の半導体素子の第１の主電極に接続され、第２の主電極が接地された第９の半導体素子（Ｔ９）と、
前記第１２の抵抗（Ｒ１２）の他端と前記点ｆとを結ぶ第１１の半導体素子（Ｔ１１）と、
をさらに備え、
前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より大きいときに、前記第１１の半導体素子はオンとなるように制御し、前記第１２の抵抗を流れる電流（Ｉ１１）から前記第１０の半導体素子（Ｔ１０）に流れる電流（Ｉ１０）を減算して前記電流（Ｉ１１−Ｉ１０）を生成することを特徴とする負荷回路の過電流保護装置。
【請求項９】
電源と負荷の間に第１の半導体素子（Ｔｌ）を配置し、前記第１の半導体素子（Ｔｌ）の第１の主電極を前記電源のプラス端子に接続し、第２の主電極を負荷を介して前記電源のマイナス端子に接続した負荷回路を過電流から保護する過電流保護装置であって、
前記第１の半導体素子（Ｔｌ）に流れる電流が過電流であるか否かの判定は前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさを、判定電圧と比較することにより行い、
前記判定電圧は、前記第１の半導体素子（Ｔｌ）の第１の主電極と接地間の電圧を第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）で分圧することにより生成し、
前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさを検出する回路、前記判定電圧を生成する回路、及び前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさと前記判定電圧とを比較する比較器（ＣＭＰｌ）、を同一の集積回路に内蔵し、
前記第１の半導体素子（Ｔ１）に流す電流が、過電流と判定すべき電流である場合にて、前記比較器（ＣＭＰｌ）の出力が反転しなかった場合には、前記第１の半導体素子（Ｔ１）のオン抵抗が目標値よりも小さいと判断して、前記第５の抵抗に流れる電流が第４の抵抗に流れる電流よりも小さくなるように、第５の抵抗に流れる電流を減少させ、
他方、前記第１の半導体素子（Ｔ１）のオン抵抗が目標値よりも大きいと判断される場合には、前記第５の抵抗に流れる電流が第４の抵抗に流れる電流よりも大きくなるように、第５の抵抗に流れる電流を増加させて、前記判定電圧が適正な数値となるように制御することを特徴とする負荷回路の過電流保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷回路に過電流が流れた際にこれを検知して負荷回路を保護する過電流保護装置に係り、特に、半導体素子が有するオン抵抗の偏差（ばらつき）による検出精度の低下を回避する技術に関する。
【背景技術】
【０００２】
例えば、車両に搭載される各種ランプ、モータ等の負荷は、半導体素子を介してバッテリと接続され、該半導体素子のオン、オフを切り換えることにより負荷の動作を制御する。このような負荷回路は、回路の故障や動作不良等に起因して過電流が流れる場合があり、過電流が流れた場合には半導体素子が過熱され、且つ、負荷と電源とを接続するハーネスが過熱されるというトラブルが発生する。そこで、過電流が発生した際にいち早くこれを検知して回路を遮断する過電流保護装置が種々提案されている。
【０００３】
図３は、従来における過電流保護装置が設けられた負荷回路の構成を示す回路図である。図３に示すように、負荷回路は、バッテリＶＢと、半導体素子であるＭＯＳＦＥＴ（Ｔ１０１）と、ランプ、モータ等の負荷ＲＬと、の直列接続回路を有しており、ＭＯＳＦＥＴ（Ｔ１０１）のゲートが抵抗Ｒ１１０を介してドライバ回路１０１に接続されている。従って、ドライバ回路１０１より出力される駆動信号により、ＭＯＳＦＥＴ（Ｔ１０１）がオン、オフ動作して、負荷ＲＬの駆動、停止を切り換えることができる。
【０００４】
また、ＭＯＳＦＥＴ（Ｔ１０１）のドレインは、抵抗Ｒ１０４とＲ１０５の直列接続回路を介してグランドに接地され、更に、このドレインは、抵抗Ｒ１０１、トランジスタＴ１０２、抵抗Ｒ１０３の直列接続回路を介してグランドに接地されている。そして、トランジスタＴ１０２と抵抗Ｒ１０１の接続点は、アンプＡＭＰ１０１の反転入力端子に接続され、該アンプＡＭＰ１０１の正転入力端子はＭＯＳＦＥＴ（Ｔ１０１）のソースに接続され、更に、アンプＡＭＰ１０１の出力端子は、トランジスタＴ１０２のゲートに接続されている。
【０００５】
また、トランジスタＴ１０２と抵抗Ｒ１０３との接続点（電圧Ｖ３）は、コンパレータＣＭＰ１０１の反転入力端子に接続され、抵抗Ｒ１０４とＲ１０５との接続点（電圧Ｖ４）はコンパレータＣＭＰ１０１の正転入力端子に接続されている。
【０００６】
そして、ＭＯＳＦＥＴ（Ｔ１０１）がオンとされて負荷回路に電流ＩＤが流れると、これに伴って抵抗Ｒ１０１、トランジスタＴ１０２、抵抗Ｒ１０３からなる直列接続回路に電流Ｉ１が流れる。この際、アンプＡＭＰ１０１は、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン〜ソース間電圧Ｖdsと、抵抗Ｒ１０１の両端に生じる電圧が等しくなるように、トランジスタＴ１０２に流れる電流Ｉ１を制御する。
【０００７】
従って、抵抗Ｒ１０３に生じる電圧Ｖ３は、電圧Ｖdsをｍ倍（ｍ＝Ｒ１０３／Ｒ１０１）した電圧となる。増幅された電圧Ｖ３がコンパレータＣＭＰ１０１の反転入力端子に入力され、コンパレータＣＭＰ１０１の正転入力端子には電圧Ｖ１を抵抗Ｒ１０４とＲ１０５で分圧した電圧Ｖ４が過電流判定電圧として入力される。負荷電流ＩＤが過電流状態になると、電圧Ｖdsが大きくなり、Ｖ３＞Ｖ４となってコンパレータＣＭＰ１０１出力が反転することにより、過電流状態が検出される。
【０００８】
ここで、電圧Ｖdsは、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン電圧をＶ１、ソース電圧をＶ２、オン抵抗をＲon、オン抵抗の偏差を±ΔＲonとすると、以下の（１）式で示される。
【０００９】
Ｖds＝Ｖ１−Ｖ２＝（Ｒon±ΔＲon）＊ＩＤ      ・・・（１）
よって、電圧Ｖ３は以下の（２）式で示される。
Ｖ３＝Ｒ１０３＊Ｉ１
＝（Ｒ１０３／Ｒ１０１）＊Ｒ１０１＊Ｉ１
＝ｍ＊ＩＤ（Ｒon±ΔＲon）        ・・・（２）
従って、電圧Ｖ３には（±ΔＲon＊ＩＤ）をｍ倍した電圧が含まれることになり、この電圧がばらつきとなる。
【００１０】
いま、過電流として検知される負荷電流ＩＤの値をＩovc（これを、「過電流検出値」という）とすると、以下の（３）式が得られる。
【００１１】
Ｖ３＝ｍ＊（Ｒon＊Ｉovc±ΔＲon＊Ｉovc）＝Ｖ４    ・・・（３）
（３）式を書き直すと、次の（４）式が得られる。
Ｉovc＝Ｖ４／ｍ／Ｒon±ΔＲon／Ｒon＊Ｉovc      ・・・（４）
ここで、ＭＯＳＦＥＴ（Ｔ１０１）のオン抵抗Ｒonの偏差±ΔＲonが無ければ（即ち、ΔＲon＝０であれば）、過電流検出値Ｉovcは電圧Ｖ４、抵抗Ｒ１０１、抵抗Ｒ１０３、及びオン抵抗Ｒonで決まる一定値となる。しかし、ＭＯＳＦＥＴ（Ｔ１０１）のオン抵抗Ｒonに偏差（±ΔＲon）が存在すると、過電流検出値Ｉovcがばらつき、そのばらつき量は「±ΔＲon／Ｒon＊Ｉovc」となる。偏差ΔＲonによるばらつきは、過電流検出値Ｉovcに比例する。
【００１２】
一般的に、ΔＲon／Ｒonの値は、０．２〜０．３に達し、電圧Ｖdsを電流センサと見なしたときの検出精度を大きく劣化させることとなる。従って、何とか偏差ΔＲonの影響を回避したいという要望が高まっている。
【００１３】
また、半導体素子（図３の場合はＭＯＳＦＥＴ）の種類を変更する場合には、半導体素子のオン抵抗が変化するので、目標の過電流判定値Ｉovcを得るために判定電圧Ｖ４を変更する必要がある。このため、半導体素子を制御する回路をＩＣ化する場合には、判定電圧Ｖ４を設定するために用いる抵抗Ｒ１０４、Ｒ１０５をＩＣに内蔵せずに、ＩＣの外部に配置することが必須となる。その結果、ＩＣには抵抗Ｒ１０４，Ｒ１０５を接続するための専用端子が必要になる。これらの処置は占有スペースの増大、コストアップという負担を生じている。
【００１４】
また、ＭＯＳＦＥＴのオン抵抗Ｒonの偏差±ΔＲonによる影響を回避して過電流を検出する従来例として、例えば、特開２００２−３５３７９４号公報（特許文献１）に記載されたものが知られているが、該特許文献１に記載された技術は、デッドショート発生時において確実に回路を遮断することを目的とした過電流保護装置であり、負荷ＲＬに過電流判定値Ｉovcとなる電流が流れた際にこれを確実に検出することを目的としたものではない。
【特許文献１】特開２００２−３５３７９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述したように、従来における負荷回路の保護装置では、半導体素子（ＭＯＳＦＥＴ）のオン抵抗Ｒonに偏差±ΔＲonが存在する場合には、過電流判定値Ｉovcがこの偏差の影響を受けてしまい、正確な過電流判定値Ｉovcで回路を遮断することができないという欠点があった。
【００１６】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、半導体素子のオン抵抗Ｒonの偏差±ΔＲonの影響を回避し、正確な過電流判定値Ｉovcで負荷回路を遮断することを可能とし、更に、過電流判定電圧の補正手段を設けることにより、過電流判定電圧回路をＩＣに内蔵することを可能にする負荷回路の過電流保護装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本願請求項１に記載の発明は、電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、第３の抵抗（Ｒ３）と、第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第１の半導体素子（Ｔ１）の第１の主電極の電圧（Ｖ１）を抵抗比（Ｒ４：Ｒ５）で分圧して生成した判定電圧（Ｖ４）が他方の入力端子に入力される比較器（ＣＭＰ１）と、を備え、前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より大きいときは、前記点ａにおいて前記第１の抵抗を流れる電流（Ｉ１）から前記オン抵抗の偏差（△Ｒon）に比例した電流（ΔＩ１）を減算した電流を前記第３の抵抗に通電することによって、前記比較器（ＣＭＰ１）の出力信号が反転することを特徴とする。
請求項２に記載の発明は、電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、第３の抵抗（Ｒ３）と、第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第１の半導体素子（Ｔ１）の第１の主電極の電圧（Ｖ１）を抵抗比（Ｒ４：Ｒ５）で分圧して生成した判定電圧（Ｖ４）が他方の入力端子に入力される比較器（ＣＭＰ１）と、を備え、前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より小さいときは、前記点ａにおいて前記第１の抵抗に流れる電流（Ｉ１）に前記偏差（ΔＲon）に比例した電流（ΔＩ１）を加算した電流を前記第３の抵抗に通電することによって、前記比較器（ＣＭＰ１）の出力信号が反転することを特徴とする。
【００１８】
請求項３に記載の発明は、請求項１に記載の負荷回路の過電流保護装置は、一端が前記電源のプラス端子（点ｄ）に接続された第７の抵抗（Ｒ７）と、第２の主電極が前記第７の抵抗（Ｒ７）の他端に接続され、制御電極が前記増幅手段（ＡＭＰ１）の出力端子に接続された第３の半導体素子（Ｔ３）と、第１の主電極と制御電極が前記第３の半導体素子の第１の主電極に接続され、第２の主電極が接地された第４の半導体素子（Ｔ４）と、をさらに備え、前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値より大きいときに、前記第１の半導体素子に流れる電流（ＩＤ）に比例した電流（Ｉ４）を生成し、該電流（Ｉ４）を用いて前記偏差に比例した電流（ΔＩ１（＝Ｉ５））を生成することを特徴とする。
請求項４に記載の発明は、請求項２に記載の負荷回路の過電流保護装置は、一端が前記電源のプラス端子（点ｄ）に接続された第７の抵抗（Ｒ７）と、一端が前記点ｄに接続された第８の抵抗（Ｒ８）と、第２の主電極が前記第７の抵抗（Ｒ７）の他端に接続され、制御電極が前記増幅手段（ＡＭＰ１）の出力端子に接続された第３の半導体素子（Ｔ３）と、第１の主電極と制御電極が前記第３の半導体素子の第１の主電極に接続され、第２の主電極が接地された第４の半導体素子（Ｔ４）と、前記第８の抵抗（Ｒ８）の他端と前記点ａとを結ぶ第６の半導体素子（Ｔ６）と、をさらに備え、前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より小さいときに、前記第６の半導体素子はオンとするように制御され、前記第８の抵抗を流れる電流（Ｉ６）から前記第４の半導体素子に流れる電流（Ｉ４）に比例した電流（Ｉ５）を減算した電流（Ｉ６−Ｉ５）を前記第１の抵抗に流れる電流（Ｉ１）に加算した電流（Ｉ１＋Ｉ６−Ｉ５）を前記第３の抵抗に通電することを特徴とする。
【００１９】
請求項５に記載の発明は、電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、第３の抵抗（Ｒ３）と、電源端子（点ｄ）に一端が接続された第４の抵抗（Ｒ４）と、前記第４の抵抗の他端に一端が接続され、その他端が接地された第５の抵抗（Ｒ５）と、第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第４の抵抗と第５の抵抗の結合点を点ｆとするとき、点ｆの電圧（Ｖ４）を判定電圧として他方の入力端子に入力される比較器（ＣＭＰ１）と、を備え、前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より小さいときは、前記比較器（ＣＭＰ１）の出力信号が反転するように、偏差（ΔＲon）に比例した電流（Ｉ１０）を前記点ｆにおいて前記第４の抵抗（Ｒ４）を流れる電流（ＩＲ４）から減算した電流（ＩＲ４−Ｉ１０）を前記第５の抵抗（Ｒ５）に通電することを特徴とする。
請求項６に記載の発明は、電源と、負荷と、前記電源と前記負荷の間に配置された第１の半導体素子（Ｔ１）とを有し、前記第１の半導体素子（Ｔ１）の第１の主電極が前記電源のプラス端子に接続され第２の主電極が前記負荷を介して前記電源のマイナス端子に接続された負荷回路を、過電流から保護する過電流保護装置であって、正転端子が前記第１の半導体素子（Ｔ１）の第２の主電極に接続される増幅手段（ＡＭＰ１）と、前記第１の半導体素子（Ｔ１）の第１の主電極に一端が接続され、その他端が前記増幅手段（ＡＭＰ１）の反転端子に接続された第１の抵抗（Ｒ１）と、第３の抵抗（Ｒ３）と、電源端子（点ｄ）に一端が接続された第４の抵抗（Ｒ４）と、前記第４の抵抗の他端に一端が接続され、その他端が接地された第５の抵抗（Ｒ５）と、第１の主電極が第３の抵抗（Ｒ３）を経由して接地され、前記第１の抵抗と前記増幅手段の反転端子との結合点を点ａとするとき、第２の主電極が前記点ａに接続され、制御電極が前記増幅手段の出力端子に接続される第２の半導体素子（Ｔ２）と、前記第２の半導体素子（Ｔ２）と前記第３の抵抗（Ｒ３）との結合点（点ｅ）の電圧（Ｖ３）が一方の入力端子に入力され、前記第４の抵抗と第５の抵抗の結合点を点ｆとするとき、点ｆの電圧（Ｖ４）を判定電圧として他方の入力端子に入力される比較器（ＣＭＰ１）と、を備え、前記第３の抵抗（Ｒ３）の抵抗値を前記第１の抵抗（Ｒ１）の抵抗値で除した値（ｍ）で前記判定電圧（Ｖ４）を除して得られる電圧を、更に前記第１の半導体素子（Ｔ１）のオン抵抗の平均値（Ｒon）で除することにより得られる電流値（Ｖ４／ｍ／Ｒon）と等しい電流が前記第１の半導体素子（Ｔ１）に流れた場合であって、前記オン抵抗がその平均値（Ｒon）より大きいときは、前記比較器（ＣＭＰ１）の出力信号が反転するように、偏差（ΔＲon）に比例した電流（Ｉ１１−Ｉ１０）を前記点ｆにおいて前記第４の抵抗に流れる電流に加算した電流（ＩＲ４＋Ｉ１１−Ｉ１０）を前記第５の抵抗（Ｒ５）に通電することを特徴とする。
【００２０】
請求項７に記載の発明は、請求項５に記載の負荷回路の過電流保護装置は、一端が前記電源の出力端子（点ｄ）に接続された第１１の抵抗（Ｒ１１）と、前記第１１の抵抗（Ｒ１１）の他端に第２の主電極が接続され、制御電極が前記点ｆに接続された第８の半導体素子（Ｔ８）と、第１の主電極と制御電極が前記第８の半導体素子の第１の主電極に接続され、第２の主電極が接地された第９の半導体素子（Ｔ９）と、をさらに備え、前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より小さいときに、前記第４の抵抗（Ｒ４）に流れる電流（ＩＲ４）に比例した電流（Ｉ９）を生成し、その電流（Ｉ９）を用いて前記の偏差（△Ｒon）に比例した電流（Ｉ１０）を生成することを特徴とする。
請求項８に記載の発明は、請求項６に記載の負荷回路の過電流保護装置は、一端が前記電源の出力端子（点ｄ）に接続された第１１の抵抗（Ｒ１１）と、一端が前記電源の出力端子（点ｄ）に接続された第１２の抵抗（Ｒ１２）と、前記第１１の抵抗（Ｒ１１）の他端に第２の主電極が接続され、制御電極が前記点ｆに接続された第８の半導体素子（Ｔ８）と、第１の主電極と制御電極が前記第８の半導体素子の第１の主電極に接続され、第２の主電極が接地された第９の半導体素子（Ｔ９）と、前記第１２の抵抗（Ｒ１２）の他端と前記点ｆとを結ぶ第１１の半導体素子（Ｔ１１）と、をさらに備え、前記第１の半導体素子（Ｔ１）のオン抵抗がその平均値（Ｒon）より大きいときに、前記第１１の半導体素子はオンとなるように制御し、前記第１２の抵抗を流れる電流（Ｉ１１）から前記第１０の半導体素子（Ｔ１０）に流れる電流（Ｉ１０）を減算して前記電流（Ｉ１１−Ｉ１０）を生成することを特徴とする。
【００２１】
請求項９に記載の発明は、電源と負荷の間に第１の半導体素子（Ｔｌ）を配置し、前記第１の半導体素子（Ｔｌ）の第１の主電極を前記電源のプラス端子に接続し、第２の主電極を負荷を介して前記電源のマイナス端子に接続した負荷回路を過電流から保護する過電流保護装置であって、前記第１の半導体素子（Ｔｌ）に流れる電流が過電流であるか否かの判定は前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさを、判定電圧と比較することにより行い、前記判定電圧は、前記第１の半導体素子（Ｔｌ）の第１の主電極と接地間の電圧を第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）で分圧することにより生成し、前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさを検出する回路、前記判定電圧を生成する回路、及び前記第１の半導体素子（Ｔｌ）の第１の主電極と第２の主電極間の電圧の大きさと前記判定電圧とを比較する比較器（ＣＭＰｌ）、を同一の集積回路に内蔵し、前記第１の半導体素子（Ｔ１）に流す電流が、過電流と判定すべき電流である場合にて、前記比較器（ＣＭＰｌ）の出力が反転しなかった場合には、前記第１の半導体素子（Ｔ１）のオン抵抗が目標値よりも小さいと判断して、前記第５の抵抗に流れる電流が第４の抵抗に流れる電流よりも小さくなるように、第５の抵抗に流れる電流を減少させ、他方、前記第１の半導体素子（Ｔ１）のオン抵抗が目標値よりも大きいと判断される場合には、前記第５の抵抗に流れる電流が第４の抵抗に流れる電流よりも大きくなるように、第５の抵抗に流れる電流を増加させて、前記判定電圧が適正な数値となるように制御することを特徴とする。
【発明の効果】
【００２２】
請求項１、２に係る発明では、半導体素子（Ｔ１）のオン抵抗の平均値Ｒonに対して±ΔＲonとなる偏差が存在する場合には、この偏差±ΔＲonに起因して生じる変化量ΔＩ１を生成し、第１の抵抗（Ｒ１）に流れる電流Ｉ１からこの変化量ΔＩ１を減じるか、或いは加算することにより偏差±ΔＲonが存在することによる過電流検出値のばらつきを補正している。従って、負荷回路に流れる過電流を高精度に検出して回路を遮断することができ、ひいては、負荷回路に用いる電線の径を細径化することができる。
【００２３】
請求項３、４に係る発明では、偏差±ΔＲonが正の値である場合には、負荷電流ＩＤに比例した電流Ｉ４を生成し、且つ、この電流Ｉ４を用いて変化量ΔＩ１に相当する電流Ｉ５を生成して、この電流Ｉ５を電流Ｉ１から減じる。他方、偏差±ΔＲonが負の値である場合には、第８の抵抗（Ｒ８）に電流Ｉ６を流して電流Ｉ１＋Ｉ６を生成し、更に、電流Ｉ５を減じることにより、実質的に電流Ｉ１に変化量ΔＩ１を加算する。このため、高精度な電流制御が可能となる。
【００２４】
請求項５、６に係る発明では、第５の抵抗（Ｒ５）に流れる電流を可変とすることにより、第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）との接続点に生じる判定電圧Ｖ４の値を変化させる。このため、半導体素子（Ｔ１）のオン抵抗の変化に起因して判定電圧Ｖ４の値を変化させる必要がある場合には、抵抗Ｒ５に流れる電流を調整することにより、判定電圧Ｖ４を所望の値に変化させることができる。即ち、半導体素子（Ｔ１）のオン抵抗が小さくなる方向に変化した場合には、電流Ｉ１０を点ｆから引き去ることにより、第５の抵抗（Ｒ５）に流れる電流を減少させ、判定電圧Ｖ４を減少させることができ、他方、半導体素子（Ｔ１）のオン抵抗が大きくなる方向に変化した場合には、電流Ｉ１１−Ｉ１０を点ｆに加えることにより、第５の抵抗（Ｒ５）に流れる電流を増加させ、判定電圧Ｖ４を増加させることができる。従って、負荷に流れる過電流を高精度に検出することができる。更に、判定電圧Ｖ４を生成するために必要となる第４の抵抗（Ｒ４）、第５の抵抗（Ｒ５）をＩＣ化することができ、装置の小型化、低コスト化を図ることができる。
【００２５】
請求項７、８に係る発明では、第１の半導体素子のオン抵抗が平均値（Ｒon）よりも小さい場合に、このときの偏差（ΔＲon）に比例した電流Ｉ１０を生成する際には、負荷電流ＩＤに比例した電流Ｉ９を生成し、且つ、この電流Ｉ９を用いて電流Ｉ１０を生成する。そして、この電流Ｉ１０を第４の抵抗（Ｒ４）に流れる電流ＩＲ４から減じる。他方、第１の半導体素子のオン抵抗が平均値（Ｒon）よりも大きい場合には、電流ＩＲ４に電流Ｉ１１を加算した後、電流Ｉ１０を減じることにより、実質的に電流ＩＲ４に所望の電流（Ｉ１１−Ｉ１０）を加算する。このため、半導体素子のオン抵抗が変化した場合でも、高精度な電流制御が可能となる。
【００２６】
請求項９に係る発明では、第１の半導体素子（Ｔ１）の第１の主電極と第２の主電極間の電圧の大きさを検出する回路、判定電圧を生成する回路、及び第１の半導体素子（Ｔ１）の第１の主電極と第２の主電極間の電圧の大きさと判定電圧とを比較する比較器（ＣＭＰ１）を同一の集積回路に内蔵し、過電流と判定すべき電流を第１の半導体素子（Ｔ１）に流したときに、比較器（ＣＭＰ１）の出力信号が反転しない場合には、第４の抵抗または第５の抵抗に流れる電流を調整して比較器（ＣＭＰ１）の出力が反転するように調整するので、オン抵抗Ｒonに偏差が存在する場合であっても、この影響を受けることなく確実に負荷回路の過電流を検出することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１実施形態に係る負荷回路の過電流保護装置の構成を示す回路図である。図１に示すように、負荷回路は、バッテリＶＢと、半導体素子であるＭＯＳＦＥＴ（Ｔ１）と、ランプ、モータ等の負荷ＲＬと、の直列接続回路を有しており、ＭＯＳＦＥＴ（Ｔ１）のゲート（制御電極）が抵抗Ｒ１０を介してドライバ回路１０に接続されている。従って、ドライバ回路１０より出力される駆動信号により、ＭＯＳＦＥＴ（Ｔ１）がオン、オフ動作して、負荷ＲＬの駆動、停止を切り換えることができる。
【００２８】
また、ＭＯＳＦＥＴ（Ｔ１）のドレイン（第１の主電極）（点ｄ；電圧Ｖ１）は、抵抗Ｒ４（例えば、１１２［ＫΩ］）とＲ５（例えば、８［ＫΩ］）の直列接続回路を介してグランドに接地され、更に、この点ｄは、抵抗Ｒ１（例えば、５［ＫΩ］）、トランジスタＴ２、抵抗Ｒ３（例えば、１００［ＫΩ］）の直列接続回路を介してグランドに接地されている。そして、トランジスタＴ２と抵抗Ｒ１の接続点（点ａ；電圧Ｖａ）は、アンプＡＭＰ１（増幅手段）の反転入力端子に接続され、該アンプＡＭＰ１の正転入力端子はＭＯＳＦＥＴ（Ｔ１）のソース（第２の主電極）（点ｃ；電圧Ｖ２）に接続され、更に、アンプＡＭＰ１の出力端子は、トランジスタＴ２のゲートに接続されている。なお、図中の各抵抗の下に記載している数字は、具体的な抵抗値の一例を示している。
【００２９】
更に、トランジスタＴ２と抵抗Ｒ３の接続点（点ｅ；電圧Ｖ３）は、コンパレータＣＭＰ１の反転入力端子に接続され、抵抗Ｒ４とＲ５の接続点（点ｆ；電圧Ｖ４）は、コンパレータＣＭＰ１の正転入力端子に接続されている。
【００３０】
また、点ｄは、抵抗Ｒ７（例えば、１２．５［ＫΩ］）、トランジスタＴ３、トランジスタＴ４の直列接続回路を介してグランドに接地されている。トランジスタＴ３のゲートは、アンプＡＭＰ１の出力端子に接続され、トランジスタＴ４のドレイン〜ゲート間は接続され、且つこの接続点はトランジスタＴ５のゲートに接続されている。更に、トランジスタＴ５のドレインは点ａに接続され、ソースはグランドに接地されている。従って、トランジスタＴ４とＴ５はカレントミラー回路を構成することになる。
【００３１】
更に、点ｄは、抵抗Ｒ９（例えば、５００［ＫΩ］）とトランジスタＴ７の直列接続回路を介してグランドに接地され、且つ、点ｄは、抵抗Ｒ８（例えば、１２．５［ＫΩ］）とトランジスタＴ６の直列接続回路を介して点ａに接続されている。また、トランジスタ７のドレインとトランジスタＴ６のゲートが接続されている。
【００３２】
次に、第１実施形態に係る過電流保護装置の動作について説明する。まず、基本的な動作として、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗Ｒonの偏差ΔＲonがゼロ（ΔＲon＝０）である場合の動作について説明する。ドライバ回路１０より出力される駆動信号によりＭＯＳＦＥＴ（Ｔ１）がオンとされると、負荷電流ＩＤが流れて負荷ＲＬが駆動する。この際、アンプＡＭＰ１及びトランジスタＴ２の動作により、ＭＯＳＦＥＴ（Ｔ１）のドレイン〜ソース間電圧Ｖdsと、抵抗Ｒ１に生じる電圧が一致するように、電流Ｉ１が制御される。従って、抵抗Ｒ３に生じる電圧Ｖ３は、電圧Ｖdsを増幅した電圧（例えば、２０倍の電圧）となり、この電圧Ｖ３と判定電圧Ｖ４がコンパレータＣＭＰ１で比較され、Ｖ３＞Ｖ４となった場合には、コンパレータＣＭＰ１の出力信号がＨレベルからＬレベルに反転するので、この信号を検出してＭＯＳＦＥＴ（Ｔ１）を遮断する。これにより、負荷回路を過電流から保護することができる。
【００３３】
次に、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗に偏差±ΔＲonが存在する場合について説明する。ＭＯＳＦＥＴ（Ｔ１）のオン抵抗の偏差±ΔＲonは、オン抵抗の平均値Ｒonからのずれを表し、正、負の場合がある。まず、偏差±ΔＲonが正である場合について、検出電流値のばらつきを補正する方法について説明する。
【００３４】
ΔＲon＞０のときは、オン抵抗が平均値Ｒonのときに比べて抵抗Ｒ１に流れる電流Ｉ１が増加してしまう。その増加量をΔＩ１とし、ＭＯＳＦＥＴ（Ｔ１）のドレイン電流をＩＤとすると、電流Ｉ１は次の（５）式で示される。
【００３５】
Ｉ１＝（Ｒon＋ΔＲon）＊ＩＤ／Ｒ１
＝Ｒon＊ＩＤ／Ｒ１＋ΔＲon＊ＩＤ／Ｒ１
＝Ｒon＊ＩＤ／Ｒ１＋ΔＩ１        ・・・（５）
従って、（６）式が得られる。
ΔＩ１＝ΔＲon＊ＩＤ／Ｒ１            ・・・（６）
ここで、ΔＲon（＞０）の影響を除去するには、抵抗Ｒ３に流れる電流Ｉ３が電流Ｉ１から変化量ΔＩ１を差し引いた電流（Ｉ１−ΔＩ１）になれば良い。（６）式より、変化量ΔＩ１は電流ＩＤに比例することが理解され、従って、変化量ΔＩ１は電流Ｉ１にも比例する。
【００３６】
本実施形態では、偏差ΔＲonの最大値をΔＲonmax、そのときの変化量ΔＩ１をΔＩ１maxとした場合に、ΔＩ１max以上の電流を生成し、その一部を用いて変化量ΔＩ１を生成し、生成した変化量ΔＩ１を電流Ｉ１から減算するように回路を構成する。つまり、ＭＯＳＦＥＴ（Ｔ１）の平均のオン抵抗Ｒonに偏差ΔＲon（＞０）が存在する場合には、この偏差ΔＲonの影響を受けるので、抵抗Ｒ１に流れる電流Ｉ１が負荷電流ＩＤを反映した電流とならなくなってしまう。そこで、電流Ｉ１から偏差ΔＲonに起因して生じる変化量ΔＩ１を差し引いた電流Ｉ３を生成し、この電流Ｉ３を抵抗Ｒ３に流すようにする。この場合には、電流Ｉ３は負荷電流ＩＤを反映した電流となるので、負荷電流ＩＤが過電流となったことを高精度に検出することができることになる。
【００３７】
本実施形態では、抵抗Ｒ７、トランジスタＴ３（Ｐ型ＭＯＳＦＥＴ）、Ｔ４（Ｎ型ＭＯＳＦＥＴ）の直列回路を、電源Ｖ１（点ｄ）とグランドとの間に配置している。そして、点ｄ→Ｒ７→Ｔ３→Ｔ４→ＧＮＤ（グランド）の経路で流れる電流をＩ４とする。更に、Ｉ４＞ΔＩ１maxとなるように抵抗Ｒ７を設定する。このため、以下の（７）式が成立するように抵抗Ｒ７を設定する。
【００３８】
Ｒ７＜Ｒ１＊（Ｉ１／ΔＩ１max）      ・・・（７）
例えば、ΔＩ１max／Ｉ１＝０．３であれば、抵抗Ｒ７は（３．３＊Ｒ１）以下に設定すれば良い。
【００３９】
また、トランジスタＴ３のソース電圧がトランジスタＴ２のソース電圧と等しくなるように、トランジスタＴ３のチャンネル幅を以下の（８）式のように設定する。
【００４０】
（Ｔ３のチャンネル幅）＝（Ｔ２のチャンネル幅）＊Ｒ１／Ｒ７    ・・・（８）
（８）式のようにトランジスタＴ３のチャネル幅を設定すると、トランジスタＴ３のソース電圧はトランジスタＴ２のソース電圧Ｖａと等しくなり、以下の（９）式が成立する。
Ｉ４＝Ｒ１＊Ｉ１／Ｒ７        ・・・（９）
上記のことから、抵抗Ｒ７には、電流ΔＩmaxよりも大きい電流Ｉ４が流れることになる。
【００４１】
次に、電流の変化量ΔＩ１を生成し、この変化量ΔＩ１を電流Ｉ１から差し引く手順について説明する。本実施形態では、電流Ｉ４を生成し、トランジスタＴ４とトランジスタＴ５（Ｎ型ＭＯＳＦＥＴ）からなるカレントミラー回路を用いて、電流Ｉ１から分岐して流れる電流Ｉ５を生成し、この電流Ｉ５が変化量ΔＩ１と等しくなるように設定する。以下詳細に説明する。
【００４２】
図１に示すように、トランジスタＴ５のゲートは、トランジスタＴ４のゲートに接続され、ソースはグランドに接地され、ドレインは点ａに接続されている。
【００４３】
そして、トランジスタＴ５に流れる電流Ｉ５が、補正すべき電流の変化量ΔＩ１であり、以下の（１０）式が成立するように、カレントミラーのチャンネル幅比αを制御する。
【００４４】
ΔＩ１＝Ｉ５＝α＊Ｉ４        ・・・（１０）
チャンネル幅比αは、トランジスタＴ４のチャンネル幅とトランジスタＴ５のチャンネル幅との比率であり、α＝（Ｔ５のチャンネル幅）／（Ｔ４のチャンネル幅）で示される。
【００４５】
チャンネル幅比αを制御する方法は、トランジスタＴ５を複数個の並列配置されたＮＭＯＳで構成し、このうちオンとするＮＭＯＳの数を制御することにより、トランジスタＴ５の合成されたチャンネル幅を制御する。トランジスタＴ５を構成するＮＭＯＳが全てオフであればα＝０となり、オンとするＮＭＯＳの数を増加して、そのチャンネル幅の合計がトランジスタＴ４のチャンネル幅と等しくなれば、α＝１となる。
【００４６】
また、０＜α＜１となるαに対しては、オンとするＮＭＯＳの数を調整することにより対応する。並列配置したＮＭＯＳの個数が多いほど分解能が向上し、合成チャンネル幅で決まるチャネル幅比αをきめ細かく変化させることができる。（１０）式において、チャンネル幅比αを１以上にすることも可能である。通常は、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗の偏差±ΔＲonは使用するＭＯＳＦＥＴ毎に決まった値になるので、一度チャネル幅比αが決定した場合には、このαの値を恒久的に用いることができる。以下、実際の補正方法について以下に説明する。
【００４７】
まず、過電流の判定電圧Ｖ４（点ｆの電圧）、増幅率ｍ（Ｒ３／Ｒ１）、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗の平均値Ｒonを用いて、基準電流値ＩＤＳを求める。
【００４８】
ここで、基準電流値ＩＤＳは、負荷ＲＬに流れる電流が過電流であると判定する電流値（遮断電流）であり、負荷電流ＩＤが徐々に増大し、基準電流値ＩＤＳに達した際に、コンパレータＣＭＰ１の出力信号が反転すれば、正常な動作であると言える。図１に示す点ｅの電圧Ｖ３が判定電圧Ｖ４を上回ると、コンパレータＣＭＰ１の出力信号が反転するので、下記の（１１）式が得られる。
【００４９】
ＩＤＳ＝Ｖ４／ｍ／Ｒon          ・・・（１１）
（１１）式で求められる基準電流ＩＤＳを、ＭＯＳＦＥＴ（Ｔ１）に通電する。この際、α＝０に設定すると「ΔＲon＞０」の場合には、（Ｒon＋ΔＲon）＞Ｒonとなり、Ｖ３＞Ｖ４となって、コンパレータＣＭＰ１出力信号はＬレベルになる。この状態で、チャンネル幅比αをゼロから徐々に増大して行くと、トランジスタＴ５に流れる電流Ｉ５が徐々に増加し、抵抗Ｒ３に流れる電流Ｉ３は、Ｉ３＝Ｉ１−Ｉ５であるから、電圧Ｖ３が徐々に低下して行き、ついにはコンパレータＣＭＰ１出力信号がＬレベルからＨレベルに反転する。このときのチャンネル幅比αを補正値として設定する。このチャンネル幅比αを用いて電流Ｉ５を生成すれば、偏差ΔＲon（＞０）の存在に起因する検出電流値のばらつきを補正するために必要となる変化量ΔＩ１を、抵抗Ｒ１に流れるＩ１から差し引くことができる。つまり、抵抗Ｒ３に電流Ｉ１−ΔＩ１（＝Ｉ３）を流すことができる。
【００５０】
ここで、チャンネル幅比αを特定の値に保持する方法は、ＩＣ内部にＥＥＰＲＯＭ、またはフラッシュメモリを組み込み、チャンネル幅比αの値を記憶させることにより行う。ＩＣが動作するときはロジック回路がメモリからチャンネル幅比αの値を読み出し、トランジスタＴ５を構成する複数個のＮＭＯＳのうち、αの値に対応する数のＮＭＯＳをオンとして、電流Ｉ５を生成するように構成する。以上、偏差±ΔＲonが正の値（ΔＲon＞０）である場合の電流Ｉ１の補正方法について述べた。
【００５１】
次に、偏差±ΔＲonが負の値（ΔＲon＜０）である場合の、電流Ｉ１の補正方法について説明する。ΔＲon＜０である場合には、抵抗Ｒ１に流れる電流Ｉ１は、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗が平均値Ｒonである場合の電流よりも減少する。このときの電流の減少量を−ΔＩ１とする。
【００５２】
この場合には、抵抗Ｒ３を流れる電流が、ΔＲon＝０である場合の電流に対して減少するので、電圧Ｖ３が相対的に低くなり、コンパレータＣＭＰ１の出力信号がＨレベルからＬレベルに反転するときの負荷電流ＩＤが大きくなる。即ち、検出電流値（Ｔ１を遮断する際の電流値）が大きくなる方向にばらつくことになる。このばらつきを補正するためには、抵抗Ｒ３を流れる電流Ｉ３に電流Ｉ１の減少量（−ΔＩ１分）を加算すればよい。
【００５３】
ここで、上述した補正回路（ΔＲon＞０のときの補正回路）のみではこれを実現できない。そこで、本実施形態では、図１に示すように抵抗Ｒ８、Ｒ９、トランジスタＴ６、Ｔ７が設けられている。
【００５４】
そして、図１に示すトランジスタＴ７のゲート（Ｇ７端子）に駆動電圧を供給して、トランジスタＴ７をオンとすると、トランジスタＴ６のゲートがグランドに接地されるので、トランジスタＴ６がオンとなり、点ｄ→Ｒ８→Ｔ６→点ａの経路に電流Ｉ６が流れる。このときＩ６≒Ｉ４となるように抵抗Ｒ８の抵抗値を設定する。
【００５５】
そして、電流Ｉ６が追加されることにより、抵抗Ｒ３に流れる電流Ｉ３は、下記（１２）式で示される。
【００５６】
Ｉ３＝Ｉ１−Ｉ５＋Ｉ６        ・・・（１２）
ここで、Ｉ５＝０、即ち、α＝０とすれば電流Ｉ３は電流Ｉ１に電流Ｉ６を加算した電流（Ｉ１＋Ｉ６）となる。更に、前述したΔＲon＞０の場合と同様に、チャンネル幅比αを制御して電流Ｉ５を増加させると、電流Ｉ３（＝Ｉ１＋Ｉ６）は低減される。即ち、電流Ｉ３は、電流Ｉ１にＩ６−Ｉ５を加算した電流（Ｉ１−Ｉ５＋Ｉ６）となり、Ｉ６＝Ｉ５となると、加算される電流はゼロとなって電流Ｉ３と電流Ｉ１が等しくなる。つまり、負荷電流ＩＤに比例した電流Ｉ６を生成し、この電流Ｉ６を電流Ｉ１に加算し、更に、電流Ｉ５の大きさを調整して減じることにより、偏差ΔＲon（＜０）に起因して発生する電流Ｉ１のばらつきを補正した電流Ｉ３を生成することができる。
【００５７】
このようにして、第１実施形態に係る過電流保護装置では、オン抵抗の偏差±ΔＲonが存在することにより生じる電流Ｉ１の変化量ΔＩ１を生成し、抵抗Ｒ１に流れる電流Ｉ１に、変化量ΔＩ１を減算、或いは加算することにより、抵抗Ｒ３に流れる電流Ｉ３を偏差±ΔＲonの影響を受けない電流としている。従って、負荷回路に流れる電流が増加した場合には、オン抵抗Ｒonの偏差±ΔＲonの影響を受けることなく、確実に所定の過電流値で回路を遮断することができる。
【００５８】
また、偏差±ΔＲonが負の値である場合には、電流Ｉ１に電流Ｉ６を加算し、この加算した電流（Ｉ１＋Ｉ６）から電流Ｉ５を差し引くことにより、実質的に電流Ｉ１に変化量ΔＩ１を加算した電流Ｉ３を生成している。従って、偏差±ΔＲonが正の場合、負の場合共に、確実に変化量ΔＩ１を補正することができ、高精度な過電流検出が可能となる。
【００５９】
次に、本発明の第２実施形態について説明する。図２は、本発明の第２実施形態に係る負荷回路の過電流保護装置の構成を示す回路図である。図２に示すように、負荷回路は、バッテリＶＢと、半導体素子であるＭＯＳＦＥＴ（Ｔ１）と、ランプ、モータ等の負荷ＲＬと、の直列接続回路を有しており、ＭＯＳＦＥＴ（Ｔ１）のゲートが抵抗Ｒ１０を介してドライバ回路１０に接続されている。従って、ドライバ回路１０より出力される駆動信号により、ＭＯＳＦＥＴ（Ｔ１）がオン、オフ動作して、負荷ＲＬの駆動、停止を切り換えることができる。
【００６０】
また、ＭＯＳＦＥＴ（Ｔ１）のドレイン（点ｄ；電圧Ｖ１）は、抵抗Ｒ４（例えば、１１２［ＫΩ］）とＲ５（例えば、８［ＫΩ］）の直列接続回路を介してグランドに接地され、更に、この点ｄは、抵抗Ｒ１（例えば、５［ＫΩ］）、トランジスタＴ２、抵抗Ｒ３（例えば、１００［ＫΩ］）の直列接続回路を介してグランドに接地されている。そして、トランジスタＴ２と抵抗Ｒ１の接続点（点ａ；電圧Ｖａ）は、アンプＡＭＰ１（増幅手段）の反転入力端子に接続され、該アンプＡＭＰ１の正転入力端子はＭＯＳＦＥＴ（Ｔ１）のソース（点ｃ；電圧Ｖ２）に接続され、更に、アンプＡＭＰ１の出力端子は、トランジスタＴ２のゲートに接続されている。なお、図中の各抵抗の下に記載している数字は、具体的な抵抗値の一例を示している。
【００６１】
更に、トランジスタＴ２と抵抗Ｒ３の接続点（点ｅ；電圧Ｖ３）は、コンパレータＣＭＰ１の反転入力端子に接続され、抵抗Ｒ４とＲ５の接続点（点ｆ；電圧Ｖ４）は、コンパレータＣＭＰ１の正転入力端子に接続されている。
【００６２】
また、点ｄは、抵抗Ｒ１１（例えば、１００［ＫΩ］）、トランジスタＴ８（Ｐ型ＭＯＳＦＥＴ）、トランジスタＴ９（Ｎ型ＭＯＳＦＥＴ）の直列接続回路を介してグランドに接地されている。トランジスタＴ８のゲートは、コンパレータＣＭＰ１の正転入力端子（点ｆ）に接続され、トランジスタＴ９のドレイン〜ゲート間は接続され、且つこの接続点はトランジスタＴ１０（Ｎ型ＭＯＳＦＥＴ）のゲートに接続されている。更に、トランジスタＴ１０のドレインは点ｆに接続され、ソースはグランドに接地されている。従って、トランジスタＴ９とＴ１０はカレントミラー回路を構成することになる。
【００６３】
更に、点ｄは、抵抗Ｒ１２（例えば、１００［ＫΩ］）とトランジスタＴ１１の直列接続回路を介して点ｆに接続され、且つ、点ｄは、抵抗Ｒ１３（例えば、５００［ＫΩ］）とトランジスタＴ１２の直列接続回路を介してグランドに接地されている。ここで、点ｄ→Ｒ１１→Ｔ８→Ｔ９→ＧＮＤの経路で流れる電流をＩ９とし、抵抗Ｒ１１は抵抗Ｒ４に近似する抵抗値に設定する。
【００６４】
以下、第２実施形態の動作について説明する。トランジスタＴ８のソース〜ゲート間電圧は、抵抗Ｒ４の電圧降下に比べて小さいので、電流Ｉ９は抵抗Ｒ４を流れる電流ＩＲ４にほぼ比例する。
【００６５】
また、トランジスタＴ１０を流れる電流Ｉ１０が判定電圧Ｖ４を補正するための電流であり、以下の（１３）式が成立するように、カレントミラーのチャンネル幅比βを制御する。
【００６６】
Ｉ１０＝β＊Ｉ９          ・・・（１３）
チャンネル幅比βを制御する考え方は、図１にてチャンネル幅比αの制御を行ったときの考え方と同じである。その考え方を用いた実際の補正方法は、以下の通りである。
【００６７】
過電流判定をするべき負荷電流をＩＤＳ１とした場合に、この電流ＩＤＳ１をＭＯＳＦＥＴ（Ｔ１）に通電する。β＝０に設定すると、オン抵抗が、該オン抵抗の偏差±ΔＲon、または半導体素子（ＭＯＳＦＥＴ（Ｔ１））の変更により目標値より小さくなっているときは、Ｖ４＞Ｖ３となって、コンパレータＣＭＰ１出力はＨレベルになる。そして、チャンネル幅比βをゼロから徐々に増大して行くと、これに伴って電流Ｉ１０が増加し、抵抗Ｒ５に流れる電流ＩＲ５（ＩＲ５＝ＩＲ４−Ｉ１０）は減少し、ひいては電圧Ｖ４が低下して行き、ついにはＶ４＜Ｖ３となって、コンパレータＣＭＰ１の出力信号がＨレベルからＬレベルに反転する。このときのチャンネル幅比βを補正値として設定する。
【００６８】
このチャンネル幅比βを用いて電流Ｉ１０を生成すれば、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗が目標値に対して小さい方向に変化しても過電流判定値をＩＤＳ１に一致させるように補正することができる。即ち、ＭＯＳＦＥＴ（Ｔ１）が交換されたり、偏差ΔＲonが負の値であることにより、ＭＯＳＦＥＴ（Ｔ１）のオン抵抗が目標値に対して小さい方向に変化した場合でも、過電流判定値をＩＤＳ１に一致させることができる。
【００６９】
次に、オン抵抗に存在する偏差±ΔＲon、またはＭＯＳＦＥＴ（Ｔ１）の変更に起因して、オン抵抗が目標値より大きい方向に変化した場合の補正方法について説明する。この場合には、過電流判定したい電流値ＩＤＳ１に対して抵抗Ｒ３を流れる電流が増加するので、電圧Ｖ３が相対的に高くなり、コンパレータＣＭＰ１がＬレベルに反転するときの負荷電流ＩＤが小さくなる。即ち、検出電流値が小さくなる方向にばらつく。このばらつきを補正するためには、電圧Ｖ４を大きくすればよい。そのためには、点ｆにて電流を加算し、抵抗Ｒ５を流れる電流ＩＲ５を増大させることが必要となる。電流Ｉ１０のみではこれを実現することができないので、本実施形態では、図２に示す抵抗Ｒ１２、Ｒ１３、トランジスタＴ１１、Ｔ１２の回路を用いている。
【００７０】
まず、トランジスタＴ１２のゲート（端子Ｇ１２）に正のバイアス電圧を印加して、トランジスタＴ１２をオンとすると、トランジスタＴ１１のゲートが接地されるので、トランジスタＴ１１がオンとなり、点ｄ→Ｒ１２→Ｔ１１→ｆ点の経路に電流Ｉ１１が流れる。このときＩ１１≒Ｉ９となるように抵抗Ｒ１２の抵抗値を設定する。
【００７１】
電流Ｉ１１の追加により、抵抗Ｒ５に流れる電流ＩＲ５は、下記（１４）式のように表される。
【００７２】
ＩＲ５＝ＩＲ４−Ｉ１０＋Ｉ１１      ・・・（１４）
Ｉ１０＝０、即ち、β＝０とすると、電流ＩＲ５は電流ＩＲ４に電流Ｉ１１を加算した電流（ＩＲ４＋Ｉ１１）となる。また、チャンネル幅比βを制御して電流Ｉ１０を増加させると、電流ＩＲ４に加算される電流はＩ１１−Ｉ１０となり、Ｉ１１＝Ｉ１０となると加算される電流はゼロになる。即ち、電流ＩＲ４に比例した電流Ｉ１１−Ｉ１０を、電流ＩＲ４に加算して、電流Ｉ１０の大きさを調整することにより、オン抵抗が増大する方向に変化した場合でも、過電流判定値がＩＤＳ１に一致するように補正することができる。この補正はオン抵抗の変化に対する補正で、その変化した原因がオン抵抗の偏差±ΔＲonに起因するか、或いは半導体素子（ＭＯＳＦＥＴ（Ｔ１））の変更に起因するかは問わないので、半導体素子のオン抵抗が変化した場合であっても所望の電流値で過電流判定を行うように補正することができる。
【００７３】
このように、第２実施形態に係る過電流保護装置では、オン抵抗が変化する原因が、オン抵抗の偏差±ΔＲonによるものか、或いは、半導体素子を変更したことによるものかを問わずに、過電流判定値ＩＤＳ１のばらつきを補正することができる。従って、判定電圧回路Ｒ４、Ｒ５をＩＣに内蔵することができる。
【００７４】
即ち、通常は図１、図２に示した負荷回路及び過電流保護装置を製品化するときには、ＭＯＳＦＥＴ（Ｔ１）、及び判定電圧を生成するための抵抗Ｒ４、Ｒ５以外は１つのＩＣの中に組み込まれる。ＭＯＳＦＥＴ（Ｔ１）がＩＣの外部に設置される理由は、ＭＯＳＦＥＴ（Ｔ１）の種類変更に対応するためである。また、抵抗Ｒ４、Ｒ５がＩＣの外部に設置される理由は、ＭＯＳＦＥＴ（Ｔ１）の種類変更に伴って、過電流判定値（電圧Ｖ４）を変更する必要があるからである。即ち、半導体素子の種類が変化すると一般にオン抵抗が変化し、過電流と判定される電流値も変化するので、ひいては、過電流と判定するときのドレイン〜ソース間電圧Ｖdsが変化することになる。このため、判定電圧（Ｖ４）を変更することが必要になり、Ｒ４、Ｒ５はＩＣ内に設けずに、ＩＣの外部に設けることになる。
【００７５】
これに対して、第２実施形態に係る過電流保護装置では、負荷ＲＬに過電流と判定する電流が流れたときにコンパレータＣＭＰ１の出力信号が反転するように、判定電圧Ｖ４を変更する構成としているので、抵抗Ｒ４、Ｒ５をＩＣ内部に設けることが可能となり、回路構成を簡素化することができ、ひいては、省スペース化、コストダウンを図ることができる。
【００７６】
以上、本発明の負荷回路の過電流保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００７７】
例えば、上述した第１，第２実施形態では、半導体素子としてＭＯＳＦＥＴ（Ｔ１）を例に挙げて説明したが、本発明はこれに限定されるものではなく、他の半導体素子を用いることも可能である。
【産業上の利用可能性】
【００７８】
半導体素子のオン抵抗に偏差が存在する場合でも確実に過電流から負荷回路を保護する上で極めて有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係る過電流保護装置、及び負荷回路を示す回路図である。
【図２】本発明の第２実施形態に係る過電流保護装置、及び負荷回路を示す回路図である。
【図３】従来における過電流保護装置、及び負荷回路を示す回路図である。
【符号の説明】
【００８０】
１０  ドライバ回路
ＶＢ  バッテリ（電源）
ＲＬ  負荷
ＣＭＰ１  コンパレータ
ＡＭＰ１  アンプ（増幅手段）
Ｔ１  ＭＯＳＦＥＴ（第１の半導体素子）
【図１】
0005171406.tif 000002
【図２】
0005171406.tif 000003
【図３】
0005171406.tif 000004