(57)【特許請求の範囲】
【請求項１】
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップと、
を、コンピュータに実行させるためのダミーメタル挿入処理プログラム。
【請求項２】
前記原点位置最適化ステップが、
前記ダミーパターンテンプレートの原点位置が最適化された際における各配線についての配線抵抗及び配線容量の変動量を算出して、前記タイミング検証処理のために変動量データ格納部に格納する変動量算出ステップ
を含む請求項１記載のダミーメタル挿入処理プログラム。
【請求項３】
前記変動量算出ステップが、
前記レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域内の配線セグメントの長さと、当該配線セグメントと当該配線セグメントの最近傍のダミーメタルとの距離と、前記長さと前記距離と前記配線容量の変動量との関係を表すデータとから、前記配線セグメント毎に配線容量の変動量を算出し、前記変動量データ格納部に格納するステップ
を含む請求項２記載のダミーメタル挿入処理プログラム。
【請求項４】
前記ダミーパターンテンプレート格納部に複数のダミーパターンテンプレートが格納されており、
前記原点位置最適化ステップにおいて、
前記ダミーパターンテンプレートを変更し且つ当該ダミーパターンテンプレートの原点位置を変更しつつ重ね合わせ配置して、最適なダミーパターンテンプレートと当該最適なダミーパターンテンプレートの最適原点位置とを特定する
請求項１記載のダミーメタル挿入処理プログラム。
【請求項５】
前記レイアウトデータで規定されるレイアウト領域が、複数のエリアに分割されており、
前記複数のエリアの各々について前記原点位置最適化ステップが実施される
請求項１記載のダミーメタル挿入処理プログラム。
【請求項６】
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化手段と、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納する手段と、
を有するダミーメタル挿入処理装置。
【請求項７】
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップと、
を含み、コンピュータに実行されるダミーメタル挿入処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ設計においてダミーメタルを挿入するための技術に関する。
【背景技術】
【０００２】
ＬＳＩの製造工程において、製造ばらつきを抑えるための要件の一つとして、メタル密度（すなわちチップ面積に占めるメタルの割合）の均一化が重要である。例えば、メタル密度が均一でないと、図３３に示すように、ＣＭＰ（Chemical Mechanical Planarization）工程後に、配線の高さがばらついてしまう。図３３の例では、絶縁物３００３中に、何本もの配線３００１が形成されているが、点線３００５を基準に比較すると、左側の配線はあまり削られていないが、右側の配線は深く削られていることが分かる。このように配線の高さがばらつくのは好ましくない。
【０００３】
従来から、メタル密度均一化のために、ダミーメタルを挿入することが行われてきた。ダミーメタルの挿入は、図３４（ａ）に示すように、配線３００１の密度が疎な領域がある場合に、当該配線密度の疎な領域に、図３４（ｂ）に示すように、ダミーメタル３００７を挿入し、メタル密度がある基準内に収まるようにするものである。
【０００４】
従来のダミーメタル挿入の処理フローには、（ａ）配線のレイアウトを決定、（ｂ）ダミーメタル挿入、（ｃ）タイミング検証、（ｄ）レイアウト修正、（ｅ）製造（プロセス）、というような順番で処理を行う第１の方法がある。また、（ａ）配線のレイアウトを決定、（ｂ）タイミング検証、（ｃ）レイアウト修正、（ｄ）ダミー挿入、（ｅ）製造（プロセス）、というような順番で処理を行う第２の方法もある。
【０００５】
第１の方法では、設計中にダミーメタルを挿入し、ダミーメタルを挿入した回路に対してタイミングを検証するので、タイミング検証に用いるデータのデータサイズが大きくなってしまう。但し、ダミーメタルを挿入した回路に対してタイミング検証を行うので、正確なタイミング検証が可能となる。また、レイアウトを考慮して、タイミングや配線高さばらつきの最適化が可能となる。
【０００６】
一方、第２の方法では、タイミング検証後に、デザインルールに従ってダミーメタルを挿入するので、タイミング検証に用いるデータのデータサイズが小さくて済む。しかし、ダミーメタルのない回路に対して、マージンを入れてタイミング検証を行うため、第１の方法に比して精度が悪くなってしまう。また、レイアウトを考慮しないため、最適化は不可能である。
【０００７】
【特許文献１】特開平５−２５８０１７号公報
【特許文献２】特開２００２−３６６５９９号公報
【特許文献３】特開２００３−２８２５６９号公報
【特許文献４】特開２００４−８６３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上で述べたような技術では、回路のレイアウトを確定した後にダミーメタルを挿入するような処理フローを採用する場合には、タイミング検証の精度を上げることができなかった。一方、回路の微細化及び大規模化に伴い、回路のレイアウトデータのデータサイズはダミーメタルを挿入する前から大きくなっており、ダミーメタルを設計時に挿入してさらにデータサイズを大きくすることは避けたいところである。
【０００９】
従って、本発明の目的は、半導体回路のタイミング検証に用いるデータの増加を抑えつつ、適切にダミーメタルを挿入することを可能にするための技術を提供することである。
【課題を解決するための手段】
【００１１】
ダミーメタル挿入処理方法は、半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されているレイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されているダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、タイミング検証処理を実施して問題がないことが確認された場合、レイアウトデータ格納部に格納されているレイアウトデータに対して、配置データ格納部に格納されているダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップとを含む。
【発明の効果】
【００１２】
半導体回路のタイミング検証に用いるデータの増加を抑えつつ、適切にダミーメタルを挿入できるようになる。
【発明を実施するための最良の形態】
【００１４】
本発明の一実施の形態に係る半導体回路設計装置の機能ブロック図を図１に示す。半導体回路設計装置は、ユーザからの指示に従って周知の処理を実施し、半導体回路のレイアウトデータを生成する設計処理部１と、設計処理部１により生成されたレイアウトデータを格納するレイアウトデータ格納部５と、ダミーメタルのレイアウトパターンのテンプレートデータである１又は複数のダミーパターンテンプレートを格納するダミーパターンテンプレート格納部７と、配線抵抗及び配線容量の変動量を計算するために用いられるデータを格納する抵抗・容量変動量計算データ格納部３と、レイアウトデータ格納部５とダミーパターンテンプレート格納部７と抵抗・容量変動量計算データ格納部３とに格納されたデータを用いてダミーパターンテンプレートを適切に配置するための処理を実施するダミーパターンテンプレート配置処理部９と、ダミーパターンテンプレート配置処理部９によって算出された各配線セグメントの配線容量変動量及び配線抵抗変動量のデータを格納するマージンファイル１１と、ダミーパターンテンプレート配置処理部９によって特定された、ダミーパターンテンプレートの配置データを格納する配置データ格納部１３と、マージンファイル１１とレイアウトデータ格納部５とのデータを用いて半導体回路について周知のタイミング検証処理を実施するタイミング検証処理部１５と、タイミング検証処理部１５によってタイミング検証で問題ないと判断された場合にダミーパターンテンプレート格納部７とレイアウトデータ格納部５と配置データ格納部１３とに格納されたデータを用いてレイアウトデータに対してダミーメタルをダミーパターンテンプレート及び配置データに従って挿入する周知の処理を実施するダミー挿入処理部１７と、ダミー挿入処理部１７の処理結果を格納する更新レイアウトデータ格納部１９とを有する。
【００１５】
なお、タイミング検証処理部１５によってタイミング検証処理に問題があるという判断がなされると、タイミング検証処理部１５から設計処理部１に指示がなされ、ユーザに通知の上レイアウトデータの修正がなされる場合もある。
【００１６】
次に、図２乃至図３１を用いて図１に示された半導体回路設計装置により実施される処理について説明する。まず、設計処理部１は、ユーザからの指示に従って半導体回路の周知の配置・配線設計処理を実施し、処理結果であるレイアウトデータをレイアウトデータ格納部５に格納する（ステップＳ１）。レイアウトデータ格納部５に格納されるレイアウトデータは、図３に模式的に上面図として示すように、半導体チップの各層における配線等の配置に関するデータであり、従来と変わりない。従って、本ステップについてはこれ以上述べない。なお、図３において、矩形は配線を表す。
【００１７】
次に、ダミーパターンテンプレート配置処理部９は、ダミーパターンテンプレート格納部７とレイアウトデータ格納部５と抵抗・容量変動量計算データ格納部３とに格納されているデータを用いて、ダミーパターンテンプレート配置決定処理を実施する（ステップＳ３）。この処理については、本実施の形態の主要部なので、後に詳細に述べる。なお、本ダミーパターンテンプレート配置決定処理では、タイミング検証処理用のマージンファイル１１と、ダミーパターンテンプレートの配置位置を示す原点位置を含む配置データとが生成される。配置データは配置データ格納部１３に格納される。
【００１８】
そして、タイミング検証処理部１５は、ダミーパターンテンプレート配置処理部９によって生成されたマージンファイル１１とレイアウトデータ格納部５に格納されているレイアウトデータとを用いて周知のタイミング検証処理を実施する（ステップＳ５）。本実施の形態では、ダミーパターンテンプレートを配置することによって発生した、各配線セグメントの配線容量変動量及び配線抵抗変動量のデータを考慮に入れてタイミング検証処理を実施するので、精度良くタイミング検証処理を実施することができる。但し、レイアウトデータには、ダミーメタルは挿入されていないので、レイアウトデータ自体のデータ量は増加していない。
【００１９】
そして、タイミング検証処理において問題がある、すなわちレイアウト修正が必要であると判断された場合には（ステップＳ７：Ｙｅｓルート）、タイミング検証処理部１５は、設計処理部１にその旨通知し、ステップＳ１に戻る。
【００２０】
一方、タイミング検証処理において問題がない、すなわちレイアウト修正が不要であると判断された場合には（ステップＳ７：Ｎｏルート）、レイアウトデータ格納部５に格納されているレイアウトデータに、ダミーメタルのデータを、ダミーパターンテンプレート格納部７に格納されているダミーパターンテンプレート及びダミーパターンテンプレートの原点位置を含む配置データに従って挿入する周知の処理を実施し、処理結果を更新レイアウトデータ格納部１９に格納する（ステップＳ９）。例えば、図３に模式的に示したレイアウトデータに対して、図４に模式的に示すようなダミーメタルのレイアウトパターンのテンプレートであるダミーパターンテンプレートを使用する場合には、図５に模式的に示すようなダミーメタル挿入後のレイアウトデータが、更新レイアウトデータ格納部１９に格納される。
【００２１】
次に、図２におけるダミーパターンテンプレート配置決定処理について図６乃至図３１を用いて詳細に説明する。まず、ダミーパターンテンプレート配置処理部９は、レイアウトデータ格納部５からレイアウトデータを読み出し、ダミーパターンテンプレート格納部７から処理に係るダミーパターンテンプレートを読み出す（図６：ステップＳ１１）。ここでは、ダミーパターンテンプレートは１種類だけであるとする。
【００２２】
ダミーパターンテンプレートのデータは、例えば図７Ａに示すようなデータである。図７Ａの例では、第１行目がダミーパターンテンプレートの識別情報（Template_1）を表し、第２行目が本ダミーパターンテンプレートに含まれるダミーメタルの数（１６）を表し、第３行目が本ダミーパターンテンプレートにおいてダミーメタルが配置される範囲を表し、第４行目以降に各ダミーメタルの左下座標（例えば０，０）と右上座標（例えば、３０，３０）とが列挙されている。例えば点線で囲まれたダミーメタルの場合、原点候補位置Ｐk＝（１００，４００）であれば、図７Ｂに示すように、ハッチングが付されたダミーメタルを示しており、左下座標は（１００，４００）となり、右上座標は（１３０，４３０）となる。
【００２３】
次に、ダミーパターンテンプレートの原点位置候補ｐkに初期位置（例えば左下の（０，０））を設定する（ステップＳ１３）。また、ダミーパターンテンプレートを原点位置候補ｐkに周知の方法で配置した場合のメタル密度ばらつきσdを周知の方法で算出する（ステップＳ１５）。そして、σd＜σ0（予め定められた閾値）が成立するか判断する（ステップＳ１７）。σd＜σ0という条件が満たされない場合には（ステップＳ１７：Ｎｏルート）、現在の原点位置候補ｐkを採用することはできないので、全てのｐkについて処理したか判断する（ステップＳ２９）。すなわち、原点候補位置ｐkとして取り得る範囲の値を全て処理したか判断する。
【００２４】
まだ処理していない原点位置候補ｐkが存在しているのであれば（ステップＳ２９：Ｎｏルート）、原点位置候補ｐkを、例えば配線の方向に（Δdx，Δdy）だけずらすように変更し（ステップＳ３１）、ステップＳ１５に戻る。原点位置候補ｐkについては、半導体チップ上のレイアウト領域（配線などを配置可能な予め定められた範囲）をしらみつぶしに設定するようにしても良い。
【００２５】
ステップＳ１７においてσd＜σ0という条件が満たされている場合には、配線容量及び抵抗変動量算出処理を実施する（ステップＳ１９）。この処理については、図８乃至図２１を用いて説明する。
【００２６】
まず、図９に模式的に示すように、レイアウト領域を微少領域Ａi（ｉは１以上ｎ以下の整数）に分割する（図８：ステップＳ４１）。そして、ｉ＝１に初期化する（ステップＳ４３）。さらに、微少領域Ａiにおいて、各配線ｌj（ｊは１以上ｍ以下の整数）を含む周囲に所定のダミー配置禁止領域を設定する（ステップＳ４５）。以下の処理については、各層について実施する。図１０に模式的に示すように、配線１００１の周囲に、所定のダミー配置禁止領域１００３を設定する。そして、微少領域Ａiにダミーパターンテンプレートを指定の原点位置候補ｐkで重ね、ダミー配置禁止領域と重ならないダミーメタルを仮想的にマップする（ステップＳ４７）。図１１に模式的に示すように、ダミーパターンテンプレートを原点位置候補ｐkに配置した際、ダミー配置禁止領域１００３と重なるダミーメタル１００５については配置せず、ダミー配置禁止領域１００３と重ならないダミーメタル１００７のみを微少領域Ａiのレイアウトデータに重ねて仮想的に配置する。
【００２７】
そして、微少領域Ａiにおけるメタル密度ｄを周知の方法で算出する（ステップＳ４９）。また、微少領域Ａiにおける配線ｌjについて、同層及び異層（上下の層があればそれらの層）における最近傍のダミーメタルまでの距離ｓを算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ５１）。本実施の形態では、図１１に模式的に示したように、同層のダミーメタル１００７が最も近いダミーメタルであれば、その距離ｓを算出する。なお、異なる層のダミーメタルの方が近い場合にはその異なる層のダミーメタルとの距離を算出する。
【００２８】
そして、ダミー挿入時の配線容量変動量Δｃj算出処理を実施する（ステップＳ５３）。配線容量変動量Δｃj算出処理については、図１２を用いて説明する。
【００２９】
まず、ｊ＝１に初期化する（図１２：ステップＳ７１）。そして、配線セグメントｌjの長さｌを取得する（ステップＳ７３）。例えばレイアウトデータから取得する。配線セグメントの長さｌは、例えば図１１に示したような配線１００１の長さｌである。そして、抵抗・容量変動量計算データ格納部３に格納されているデータを用いて、長さｌ及び距離ｓに基づき、配線容量の変動量Δｃjを算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ７５）。
【００３０】
本実施の形態では、配線容量の変動量Δｃと配線セグメントの長さｌと配線セグメントと最近傍のダミーメタルとの距離ｓとの関係式を、テクノロジ毎に、予めシミュレータで解析した値を基にフィッティングを行って求めておく。例えば、Δｃをｓ及びｌの関数（例えばΔｃ＝（α×ｓ＋β）×ｌ）で近似するものとして、図１３で模式的に示すようなシミュレーションの結果（ｓとΔｃとの関係）からα及びβを算出する。なお、図１３ではｌについては単位長あたりのΔｃとしてプロットされている。なお、α及びβについては、層によって値が異なる。
【００３１】
同様に、配線抵抗の変動量Δｒとメタル密度ｄとの関係式を、テクノロジ毎に、予めシミュレータで解析した値を基にフィッティングを行って求めておく。例えば、Δｒをｄの関数（例えばΔｒ＝γ×ｄ＋δ）で近似するものとして、図１４で模式的に示すようなシミュレーションの結果（ｄとΔｒとの関係）からγ及びδを算出する。
【００３２】
従って、抵抗・容量変動量計算データ格納部３には、図１５に示すようなデータが格納される。図１５の例では、層番号毎に、αの値、βの値、γの値、及びδの値が登録されており、これらの値を上で述べた式に代入してΔｃ及びΔｒを算出する。
【００３３】
また、抵抗・容量変動量計算データ格納部３には、図１６（ａ）及び（ｂ）に示すようなデータが格納される場合もある。図１６（ａ）の例では、層毎に、距離ｓと配線容量変動量Δｃとの関係をテーブル化している。すなわち、距離ｓを例えば０．１刻みで列挙して、それぞれについて対応するΔｃの値を列挙している。なお、長さｌについて単位長あたりのΔｃの値であるから、長さｌ倍する必要がある。図１６（ｂ）の例では、層毎に、メタル密度ｄと配線抵抗変動量Δｒとの関係をテーブル化している。すなわち、メタル密度ｄを例えば０．１刻みで列挙して、それぞれについて対応するΔｒの値を列挙している。このようなテーブルを参照すれば、計算式で計算しなくとも直ぐに値を得ることができる。
【００３４】
ステップＳ７５では、このように図１５又は図１６に示すようなデータを用いて、長さｌ及び距離ｓに対応する配線容量変動量Δｃjを算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ７５）。
【００３５】
その後、ｊを１インクリメントして（ステップＳ７７）、ｊが配線セグメントの数ｍを超えたか判断する（ステップＳ７９）。ｊが配線セグメントの数ｍを超えていない場合にはステップＳ７３に戻る。一方、ｊが配線セグメントの数ｍを超えた場合には、元の処理に戻る。
【００３６】
図８の説明に戻って、次に、ステップＳ５３で算出されたΔｃjの総和である、微少領域ＡiについてのコストΔＣi（＝ΣΔｃj）を算出する（ステップＳ５５）。処理は端子Ａを介して図１７に移行する。
【００３７】
図１７の処理の説明に移行して、ダミー挿入時の配線抵抗変動量Δｒj算出処理を実施する（ステップＳ５７）。配線抵抗変動量Δｒj算出処理については、図１８を用いて説明する。まず、ｊを１に初期化する（ステップＳ８１）。そして、メタル密度ｄに基づき配線抵抗の変動量Δｒjを算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ８３）。このステップにおける計算は、抵抗・容量変動量計算データ格納部３に格納されているデータを用いて行われる。すなわち図１５で示したようなデータが格納されている場合には、該当するγ及びδの値を読み出して、Δｒ＝γ×ｄ＋δで算出する。一方、図１６（ｂ）で示したようなデータが格納されている場合には、ｄに対応するΔｒの値を読み出す。なお、ここでは配線ｌj毎に配線抵抗変動量Δｒjを算出することになっているが、メタル密度ｄについては微少領域Ａiで同一であるとすると、同一微少領域Ａiでは同じ値が算出されることになる。そして、ｊを１インクリメントして（ステップＳ８５）、ｊが配線セグメントの数ｍを超えたか判断する（ステップＳ８７）。ｊが配線セグメントの数ｍを超えていない場合にはステップＳ８３に戻る。一方、ｊが配線セグメントの数ｍを超えた場合には、元の処理に戻る。
【００３８】
図１７の処理の説明に戻って、ｉを１インクリメントして（ステップＳ５９）、ｉが微少領域の数ｎを超えたか判断する（ステップＳ６１）。ｉが微少領域の数ｎを超えていない場合には端子Ｂを介してステップＳ４５に戻る。一方、ｉが微少領域の数ｎを超えた場合には、元の処理に戻る。
【００３９】
このようにして、各配線ｌjについて配線容量変動量Δｃj及び配線抵抗変動量Δｒjが算出される。
【００４０】
図６の説明に戻って、ダミーパターンテンプレート配置処理部９は、配線容量変動量（配線容量増加量とも呼ぶ）の総和であるコストＣ（＝ΣΔＣi）を算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ２１）。そして、現在のコスト最小値Ｃminよりも今回算出されたコストＣが小さいか判断する（ステップＳ２３）。現在のコスト最小値Ｃminが今回算出されたコストＣ以下である場合には、ステップＳ２９に移行する。一方、現在のコスト最小値Ｃminより今回算出されたコストＣが小さい場合には、今回算出されたコストＣをＣminに代入し、今回の原点位置候補ｐkを、現在の最適原点位置ｐoptに代入する（ステップＳ２５）。さらに、現在の最適原点位置ｐoptにダミーパターンテンプレートを配置することによってダミーメタル挿入を行う場合における配線容量及び配線抵抗の変動量をマージンファイル１１に格納する（ステップＳ２７）。マージンファイル１１に格納されるデータの一例を図１９に示す。図１９の例では、配線セグメント番号毎に、配線容量変動量Δｃ及び配線抵抗変動量Δｒが登録されるようになっている。このようなマージンファイル１１は、上でも述べたが周知のタイミング検証処理に用いられ、このようなマージンファイル１１が生成されることによってより精度の高いタイミング検証処理を実施することができる。なお、ステップＳ２３で今回算出されたコストＣの方が小さいと判断される毎に、マージンファイル１１は更新される。また、処理はステップＳ２７の後にステップＳ２９に移行する。
【００４１】
ステップＳ２９で全ての原点候補位置ｐkについて処理したと判断されると、現在のコスト最小値Ｃmin及び最適原点位置ｐoptを、配置データ格納部１３に格納する（ステップＳ３３）。例えば図２０に示すようなデータが格納される。図２０の例では、最適原点位置ｐopt＝（１００，４００）及びＣmin＝１００が格納される例が示されている。但し、Ｃminについては格納しなくても良い。そして元の処理に戻る。
【００４２】
以上のような処理を実施することによって、配線容量の総和であるコストＣが最小となるダミーパターンテンプレートの原点位置が特定され、またその際のマージンファイル１１も生成されるようになる。
【００４３】
上でも述べたが、ダミーパターンテンプレート配置決定処理では、仮にダミーパターンテンプレートがレイアウトデータに重ね合わされるだけであってレイアウトデータ自体に変更はない。従って、レイアウトデータは増加していない。しかし、ダミーパターンテンプレートを配置した場合における影響を表すマージンファイルをタイミング検証処理に用いることによって、精度良くタイミング検証処理を実施することができるようになる。
【００４４】
［変形例１］
図１２に示した例では、特定の配線セグメントｌjに対して最近傍のダミーメタルを１つ検出して当該特定の配線セグメントｌjと当該最近傍のダミーメタルとの距離ｓのみを用いて配線容量変動量Δｃを算出していた。第１の変形では、図１２の処理フローに代わって、図２１に示すような処理フローを採用するものとする。但し、ステップＳ５１では、図２２に模式的に示すように、配線セグメント１５０１から同層の最近傍ダミーメタル１５０３までの距離ｓ1と、配線セグメント１５０１から異層の最近傍ダミーメタル１５０５までの距離ｓ2とを両方取得する。
【００４５】
さらに、配線容量の変動量Δｃと配線セグメントの長さｌと距離ｓ1及びｓ2との関係式を、テクノロジ毎に、予めシミュレータで解析した値を基にフィッティングを行って求めておく。例えば、Δｃをｓ1及びｓ2並びにｌの関数（例えばΔｃ＝（α×ｓ1＋β×ｓ2＋γ）×ｌ）で近似するものとして、図２３で模式的に示すようなシミュレーションの結果（ｓ1及びｓ2とΔｃとの関係）からα、β及びγを算出する。なお、図２３ではｌについては単位長あたりのΔｃとしてプロットされている。なお、α、β及びγについては、層によって値が異なる。
【００４６】
従って、抵抗・容量変動量計算データ格納部３には、例えば図２４に示すようなデータが格納される。図２４の例では、配線容量変動量Δｃ算出のためのデータのみを示しており、層番号毎に、α、β及びγの値が登録されている。
【００４７】
また、図２４のような係数値ではなく、距離ｓ1及びｓ2の組み合わせに対応して配線容量変動量Δｃの値そのものを登録しておいても良い。図２５に示すように、例えば０．１刻みでｓ1の値を列挙し、同様に０．１刻みでｓ2の値を列挙して、ｓ1及びｓ2の各組み合わせにつき配線セグメント単位長あたりの配線容量変動量Δｃが登録されている。図２５のようなテーブルは、層番号毎に用意されている。
【００４８】
このような前提の下、図２１に示すような処理を実施する。ダミーパターンテンプレート配置処理部９は、ｊを１に初期化する（ステップＳ８１）。そして、配線セグメントｌjの長さｌを取得する（ステップＳ８３）。さらに、長さｌ、同層の距離ｓ1及び異層の距離ｓ2に基づき、抵抗・容量変動量計算データ格納部３に格納されたデータを用いて、配線容量の変動量Δｃjを算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ８５）。図２４に示したようなデータが格納されている場合には、Δｃ＝（α×ｓ1＋β×ｓ2＋γ）×ｌという式で計算する。また、図２５に示したようなデータが格納されている場合には、距離ｓ1及びｓ2に対応する値を読み出し、長さｌを乗算して計算する。
【００４９】
そして、ｊを１インクリメントして（ステップＳ８７）、ｊが配線セグメントの数ｍを超えたか判断する（ステップＳ８９）。ｊが配線セグメントの数ｍを超えているわけではない場合にはステップＳ８３に戻る。一方、ｊが配線セグメントの数ｍを超えている場合には、元の処理に戻る。
【００５０】
このようにすれば、より精度良く配線容量変動量Δｃjを算出することができるようになる。
【００５１】
［変形例２］
上で述べた例では、ダミーパターンテンプレートを１種類だけ用いる例を示したが、複数種類のダミーパターンテンプレートを用いてもよい。図２６に模式的に示すように、縦横に小さいダミーメタルを整列させて配置するテンプレートＴ1と、小さいダミーメタルを分散配置するテンプレートＴ2と、縦長矩形のダミーメタルを横方向に配置するテンプレートＴ3とを用いるようにしても良い。但し、種類はこれに限定するものではなく、他のテンプレートを採用しても良いし、図示したテンプレートのうち２つを用いるようにしても良い。
【００５２】
このような変形を行う場合には、ダミーパターンテンプレート配置決定処理は、図２７に示すような処理フローとなる。
【００５３】
まず、ダミーパターンテンプレート配置処理部９は、レイアウトデータ格納部５からレイアウトデータを読み出し、ダミーパターンテンプレート格納部７からダミーパターンテンプレートＴq（ｑは１からダミーパターンテンプレートの個数までの整数）を読み出す（図２７：ステップＳ１０１）。そして、ｑを１に初期化する（ステップＳ１０３）。
【００５４】
次に、ダミーパターンテンプレートＴqの原点位置候補ｐkに初期位置（例えば左下の（０，０））を設定する（ステップＳ１０５）。また、ダミーパターンテンプレートＴqを原点位置候補ｐkに配置した場合のメタル密度ばらつきσdを周知の方法で算出する（ステップＳ１０７）。そして、σd＜σ0（予め定められた閾値）が成立するか判断する（ステップＳ１０９）。σd＜σ0という条件が満たされない場合には（ステップＳ１０９：Ｎｏルート）、現在の原点位置候補ｐkを採用することはできないので、全てのｐkについて処理したか判断する（ステップＳ１２１）。すなわち、原点候補位置ｐkとして取り得る範囲の値を全て処理したか判断する。
【００５５】
まだ処理していない原点位置候補ｐkが存在しているのであれば（ステップＳ１２１：Ｎｏルート）、原点位置候補ｐkを、例えば配線の方向に（Δdx，Δdy）だけずらすように変更し（ステップＳ１２３）、ステップＳ１０７に戻る。原点位置候補ｐkについては、半導体チップ上のレイアウト領域をしらみつぶしに設定するようにしても良い。
【００５６】
ステップＳ１０９においてσd＜σ0という条件が満たされている場合には、配線容量及び抵抗変動量算出処理を実施する（ステップＳ１１１）。この処理については、図８等を用いて説明したものと同様である。
【００５７】
ダミーパターンテンプレート配置処理部９は、配線容量変動量（配線容量増加量とも呼ぶ）の総和であるコストＣ（＝ΣΔＣi）を算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１１３）。そして、現在のコスト最小値Ｃminよりも今回算出されたコストＣが小さいか判断する（ステップＳ１１５）。現在のコスト最小値Ｃminが今回算出されたコストＣ以下である場合には、ステップＳ１２１に移行する。一方、現在のコスト最小値Ｃminより今回算出されたコストＣが小さい場合には、今回算出されたコストＣをＣminに代入し、今回の原点位置候補ｐkを、現在の最適原点位置ｐoptに代入し、処理に係るダミーパターンテンプレートＴqのＩＤを最適ダミーパターンテンプレートのＩＤを格納する変数Ｔoptに代入する（ステップＳ１１７）。さらに、現在の最適原点位置ｐoptにダミーパターンテンプレートＴqを配置することによってダミーメタル挿入を行う場合における配線容量及び配線抵抗の変動量をマージンファイル１１に格納する（ステップＳ１１９）。処理はステップＳ１１９の後にステップＳ１２１に移行する。
【００５８】
ステップＳ１２１で全ての原点候補位置ｐkについて処理したと判断されると、ダミーパターンテンプレート配置処理部９は、ｑの最大値に達したか判断する（ステップＳ１２５）。ｑが最大値までに達していない場合にはｑを１インクリメントして（ステップＳ１２７）、ステップＳ１０５に戻る。
【００５９】
一方、ｑが最大値に達している場合には、現在のコスト最小値Ｃmin、最適ダミーパターンテンプレートＴopt及び最適原点位置ｐoptを、配置データ格納部１３に格納する（ステップＳ１２９）。例えば図２８に示すようなデータが格納される。図２８の例では、テンプレート番号（Ｔ3）、原点位置（Ｘ，Ｙ）（＝（５０００，２５００））、Ｃmin（＝３０）が格納される例が示されている。但し、Ｃminについては格納しなくても良い。そして元の処理に戻る。
【００６０】
以上のような処理を実施することによって、配線容量の総和であるコストＣが最小となるダミーパターンテンプレート及びそのダミーパターンテンプレートを配置すべき原点位置が特定され、またその際のマージンファイル１１も生成されるようになる。
【００６１】
［変形例３］  
上で述べた例では、レイアウト領域を１つの領域として処理する例を示した。本変形例では、図２９で模式的に示すように、レイアウト領域を複数の領域に分割して、それぞれについて最適なダミーパターンテンプレートを選択すると共に、その最適ダミーパターンテンプレートの最適原点位置を特定する。
【００６２】
そして、図３０に示すような処理を実施する。まず、ダミーパターンテンプレート配置処理部９は、分割レイアウト領域のカウンタｔを１に初期化する（ステップＳ１３１）。そして、レイアウトデータにおけるレイアウト領域Ａtを処理対象のレイアウトデータとして指定する（ステップＳ１３３）。そして、レイアウト領域Ａtに対して図２７に示したダミーパターンテンプレート配置決定処理２を実施する（ステップＳ１３５）。なお、図２７に示したステップＳ１２９においては、レイアウト領域ＡtのＩＤに対応して、Ｔopt、Ｃmin及びｐoptを配置データ格納部１３に格納する。また、レイアウト領域毎に、マージンファイル１１が生成される。
【００６３】
そして、ｔが最大値に達したか判断し（ステップＳ１３７）、まだｔが最大値に達していない場合には、ｔを１インクリメントして（ステップＳ１３９）、ステップＳ１３３に戻る。一方、既にｔが最大値に達している場合には、元の処理に戻る。
【００６４】
このような処理を実施することによって、配置データ格納部１３には、図３１に示すようなデータが格納されることになる。図３１の例では、レイアウト領域の領域番号、最適ダミーパターンテンプレートのテンプレート番号、最適原点位置（Ｘ，Ｙ）及びＣminが登録される。
【００６５】
以上のようにすれば全体としてより好ましいダミーテンプレートパターンがレイアウト領域毎に選択され、さらに最適原点位置も特定される。
【００６６】
以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。例えば、図１の機能ブロック図は一例であって、必ずしもプログラムモジュール構成とは一致しない場合がある。
【００６７】
さらに、処理フローについても処理結果が同一であれば処理順番を入れ替えたり並列実行するようにしても良い。
【００６８】
さらに、変形例３ではレイアウト領域を分割する例を示したが、さらに層方向でダミーテンプレートパターンを変更して最適化するようにしても良い。
【００６９】
なお、ダミーテンプレートパターンを動かして配線容量の変動をシミュレーションすると、ダミーテンプレートパターンのずれによって７％程度配線容量が変動することが分かっている。従って、本発明のような構成を採用することによって、ダミーテンプレートパターンの原点位置が特定され、問題がなければそのまま採用されるので、ダミーテンプレートパターンのずれはなく、タイミング検証の精度を向上させることができるようになる。
【００７０】
上で述べた実施の形態に係るダミーメタル挿入処理方法は、半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されているレイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されているダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、タイミング検証処理を実施して問題がないことが確認された場合、レイアウトデータ格納部に格納されているレイアウトデータに対して、配置データ格納部に格納されているダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップとを含む。
【００７１】
このように、ダミーパターンテンプレートとその原点位置という少量のデータが増加するだけで、適切にダミーメタルを挿入することができるようになる。
【００７２】
また、上で述べた原点位置最適化ステップが、ダミーパターンテンプレートの原点位置が最適化された際における各配線についての配線抵抗及び配線容量の変動量を算出して、タイミング検証処理のために変動量データ格納部に格納する変動量算出ステップを含むようにしてもよい。このように変動量データ格納部に格納されたデータをタイミング検証に用いれば、ダミーパターンテンプレートの配置を考慮しているので当該タイミング検証の精度を向上させることができるようになる。
【００７３】
また、上で述べた原点位置最適化ステップにおいて、配線容量の総増加量をコストとして当該コストを最小化することによって、ダミーパターンテンプレートの原点位置を最適化するようにしてもよい。すなわち、タイミング検証において影響の小さいダミーメタルの挿入を行うためである。なお、メタル密度を制約条件としても良い。
【００７４】
さらに、上で述べた変動量算出ステップが、レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域内の配線セグメントの長さと、当該配線セグメントと当該配線セグメントの最近傍のダミーメタルとの距離と、上記長さと上記距離と上記配線容量の変動量との関係を表すデータとから、配線セグメント毎に配線容量の変動量を算出し、変動量データ格納部に格納するステップを含むようにしてもよい。このようにすれば配線容量の変動量を高速に算出することができるようになる。
【００７５】
さらに、上で述べた変動量算出ステップが、レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域におけるメタル密度と、メタル密度と配線抵抗の変動量との関係を表すデータとから、配線セグメント毎に配線抵抗の変動量を特定し、変動量データ格納部に格納するステップを含むようにしてもよい。このようにすれば配線抵抗の変動量を高速に特定することができるようになる。
【００７６】
さらに、上で述べた変動量算出ステップが、レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域内の配線セグメントの長さと、当該配線セグメントと当該配線セグメントと同層における最近傍のダミーメタルとの第１の距離と、当該配線セグメントと当該配線セグメントと異層における最近傍のダミーメタルとの第２の距離と、上記長さと上記第１及び第２の距離と上記配線容量の変動量との関係を表すデータとから、配線セグメント毎に配線容量の変動量を算出し、変動量データ格納部に格納するステップを含むようにしてもよい。このようにすれば、精度を向上させた上で高速に、配線容量の変動量を算出することができるようになる。
【００７７】
また、上で述べたダミーパターンテンプレート格納部に複数のダミーパターンテンプレートを格納するようにしてもよい。その場合には、原点位置最適化ステップにおいて、ダミーパターンテンプレートを変更し且つ当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、最適なダミーパターンテンプレートと当該最適なダミーパターンテンプレートの最適原点位置とを特定するようにしてもよい。このようにすれば、より好ましいダミーパターンテンプレート及びその原点位置を特定することができるようになる。
【００７８】
さらに、上で述べたレイアウトデータで規定されるレイアウト領域を、複数のエリアに分割するようにしてもよい。その際、複数のエリアの各々について上で述べた原点位置最適化ステップを実施するようにしても良い。このようにすれば、より好ましいダミーパターンテンプレートの組み合わせを特定することができるようになる。
【００７９】
なお、上記方法をコンピュータに実行させるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等の記憶媒体又は記憶装置に格納される。また、ネットワークなどを介してデジタル信号として配信される場合もある。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
【００８０】
また、上で述べた半導体回路設計装置は、図３２に示すように、メモリ２５０１（記憶部）とＣＰＵ２５０３（処理部）とハードディスク・ドライブ（ＨＤＤ）２５０５と表示装置２５０９に接続される表示制御部２５０７とリムーバブル・ディスク２５１１用のドライブ装置２５１３と入力装置２５１５とネットワークに接続するための通信制御部２５１７とがバス２５１９で接続されている。ＯＳ及びＷｅｂブラウザを含むアプリケーション・プログラムは、ＨＤＤ２５０５に格納されており、ＣＰＵ２５０３により実行される際にはＨＤＤ２５０５からメモリ２５０１に読み出される。必要に応じてＣＰＵ２５０３は、表示制御部２５０７、通信制御部２５１７、ドライブ装置２５１３を制御して、必要な動作を行わせる。また、処理途中のデータについては、メモリ２５０１に格納され、必要があればＨＤＤ２５０５に格納される。このようなコンピュータは、上で述べたＣＰＵ２５０３、メモリ２５０１などのハードウエアとＯＳ及び必要なアプリケーション・プログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
【００８１】
（付記１）
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップと、
を、コンピュータに実行させるためのダミーメタル挿入処理プログラム。
【００８２】
（付記２）
前記原点位置最適化ステップが、
前記ダミーパターンテンプレートの原点位置が最適化された際における各配線についての配線抵抗及び配線容量の変動量を算出して、前記タイミング検証処理のために変動量データ格納部に格納する変動量算出ステップ
を含む付記１記載のダミーメタル挿入処理プログラム。
【００８３】
（付記３）
前記原点位置最適化ステップにおいて、配線容量の総増加量をコストとして当該コストを最小化することによって、ダミーパターンテンプレートの原点位置を最適化する
付記１記載のダミーメタル挿入処理プログラム。
【００８４】
（付記４）
前記変動量算出ステップが、
前記レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域内の配線セグメントの長さと、当該配線セグメントと当該配線セグメントの最近傍のダミーメタルとの距離と、前記長さと前記距離と前記配線容量の変動量との関係を表すデータとから、前記配線セグメント毎に配線容量の変動量を算出し、前記変動量データ格納部に格納するステップ
を含む付記２記載のダミーメタル挿入処理プログラム。
【００８５】
（付記５）
前記変動量算出ステップが、
前記レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域におけるメタル密度と、前記メタル密度と前記配線抵抗の変動量との関係を表すデータとから、前記配線セグメント毎に配線抵抗の変動量を特定し、前記変動量データ格納部に格納するステップ
を含む付記２記載のダミーメタル挿入処理プログラム。
【００８６】
（付記６）
前記変動量算出ステップが、
前記レイアウトデータで規定されるレイアウト領域における微少領域毎に、当該微少領域内の配線セグメントの長さと、当該配線セグメントと当該配線セグメントと同層における最近傍のダミーメタルとの第１の距離と、当該配線セグメントと当該配線セグメントと異層における最近傍のダミーメタルとの第２の距離と、前記長さと前記第１及び第２の距離と前記配線容量の変動量との関係を表すデータとから、前記配線セグメント毎に配線容量の変動量を算出し、前記変動量データ格納部に格納するステップ
を含む付記２記載のダミーメタル挿入処理プログラム。
【００８７】
（付記７）
前記ダミーパターンテンプレート格納部に複数のダミーパターンテンプレートが格納されており、
前記原点位置最適化ステップにおいて、
前記ダミーパターンテンプレートを変更し且つ当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、最適なダミーパターンテンプレートと当該最適なダミーパターンテンプレートの最適原点位置とを特定する
付記１記載のダミーメタル挿入処理プログラム。
【００８８】
（付記８）
前記レイアウトデータで規定されるレイアウト領域が、複数のエリアに分割されており、
前記複数のエリアの各々について前記原点位置最適化ステップが実施される
付記１又は７記載のダミーメタル挿入処理プログラム。
【００８９】
（付記９）
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化手段と、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納する手段と、
を有するダミーメタル挿入処理装置。
【００９０】
（付記１０）
半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータを格納するレイアウトデータ格納部に格納されている前記レイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを格納するダミーパターンテンプレート格納部に格納されている前記ダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、前記ダミーパターンテンプレートの原点位置を最適化し、配置データ格納部に格納する原点位置最適化ステップと、
前記タイミング検証処理を実施して問題がないことが確認された場合、前記レイアウトデータ格納部に格納されている前記レイアウトデータに対して、前記配置データ格納部に格納されている前記ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成し、更新後レイアウトデータ格納部に格納するステップと、
を含み、コンピュータに実行されるダミーメタル挿入処理方法。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態に係る半導体回路設計装置の機能ブロック図である。
【図２】本発明の実施の形態におけるメインの処理フローを示す図である。
【図３】レイアウトデータを模式的に示す図である。
【図４】ダミーパターンテンプレートの一例を模式的に示す図である。
【図５】レイアウトデータにダミーパターンテンプレートを挿入した場合の一例を模式的に示す図である。
【図６】ダミーパターンテンプレート配置決定処理の処理フローを示す図である。
【図７Ａ】ダミーパターンテンプレートのデータ例を示す図である。
【図７Ｂ】原点位置（１００，４００）の場合において、ダミーメタルの座標位置を説明するための図である。
【図８】配線容量及び抵抗変動量算出処理の処理フローを示す図である。
【図９】微少領域について説明するための図である。
【図１０】配線セグメントの周囲に設定される禁止領域を説明するための図である。
【図１１】ダミーメタルの配置を説明するための図である。
【図１２】配線容量変動量Δｃj算出処理の処理フローを示す図である。
【図１３】配線容量変動量Δｃと配線セグメントと最近傍ダミーメタルとの距離ｓとの関係を模式的に示す図である。
【図１４】配線抵抗変動量Δｒとメタル密度ｄとの関係を模式的に示す図である。
【図１５】抵抗・容量変動量計算データ格納部に格納されるデータの一例を示す図である。
【図１６】（ａ）及び（ｂ）は、抵抗・容量変動量計算データ格納部に格納されるデータの一例を示す図である。
【図１７】配線容量及び抵抗変動量算出処理の処理フローを示す図である。
【図１８】配線抵抗変動量Δｒj算出処理の処理フローを示す図である。
【図１９】マージンファイルに格納されるデータの一例を示す図である。
【図２０】配置データ格納部に格納されるデータの一例を示す図である。
【図２１】配線容量変動量Δｃj算出処理の処理フローを示す図である。
【図２２】配線セグメントと同層の最近傍ダミーメタルとの距離及び配線セグメントと異層の最近傍ダミーメタルとの距離を説明するための模式図である。
【図２３】配線容量変動量Δｃと距離ｓ1及びｓ2の関係を模式的に示した図である。
【図２４】変形例１において抵抗・容量変動量計算データ格納部に格納されるデータの一例を示す図である。
【図２５】変形例１において抵抗・容量変動量計算データ格納部に格納されるデータの他の例を示す図である。
【図２６】変形例２において用いられる複数のダミーパターンテンプレートを模式的に示す図である。
【図２７】変形例２におけるダミーパターンテンプレート配置決定処理の処理フローを示す図である。
【図２８】変形例２において配置データ格納部に格納されるデータの一例を示す図である。
【図２９】レイアウト領域の分割について説明するための模式図である。
【図３０】変形例３におけるダミーパターンテンプレート配置決定処理の処理フローを示す図である。
【図３１】変形例３において配置データ格納部に格納されるデータの一例を示す図である。
【図３２】コンピュータの機能ブロック図である。
【図３３】ダミーメタルを挿入する必要性を説明するための図である。
【図３４】（ａ）及び（ｂ）は従来技術を説明するための図である。
【符号の説明】
【００９２】
１  設計処理部    ３  抵抗・容量変動量計算データ格納部
５  レイアウトデータ格納部    ７  ダミーパターンテンプレート格納部
９  ダミーパターンテンプレート配置処理部
１１  マージンファイル    １３  配置データ格納部
１５  タイミング検証処理部
１７  ダミー挿入処理部    １９  更新レイアウトデータ格納部
【図１】
0005332295.tif 000002
【図２】
0005332295.tif 000003
【図３】
0005332295.tif 000004
【図４】
0005332295.tif 000005
【図５】
0005332295.tif 000006
【図６】
0005332295.tif 000007
【図７Ａ】
0005332295.tif 000008
【図７Ｂ】
0005332295.tif 000009
【図８】
0005332295.tif 000010
【図９】
0005332295.tif 000011
【図１０】
0005332295.tif 000012
【図１１】
0005332295.tif 000013
【図１２】
0005332295.tif 000014
【図１３】
0005332295.tif 000015
【図１４】
0005332295.tif 000016
【図１５】
0005332295.tif 000017
【図１６】
0005332295.tif 000018
【図１７】
0005332295.tif 000019
【図１８】
0005332295.tif 000020
【図１９】
0005332295.tif 000021
【図２０】
0005332295.tif 000022
【図２１】
0005332295.tif 000023
【図２２】
0005332295.tif 000024
【図２３】
0005332295.tif 000025
【図２４】
0005332295.tif 000026
【図２５】
0005332295.tif 000027
【図２６】
0005332295.tif 000028
【図２７】
0005332295.tif 000029
【図２８】
0005332295.tif 000030
【図２９】
0005332295.tif 000031
【図３０】
0005332295.tif 000032
【図３１】
0005332295.tif 000033
【図３２】
0005332295.tif 000034
【図３３】
0005332295.tif 000035
【図３４】
0005332295.tif 000036