(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を有する表示パネルであって、
各画素は、
一端がデータラインに接続されたカップリング容量と、
このカップリング容量の他端に一端が接続され、ゲートが選択ラインに接続された選択トランジスタと、
この選択トランジスタの他端がゲートに接続され、ゲート電位に応じた電流を流す駆動トランジスタと、
この駆動トランジスタのドレインに接続され、駆動トランジスタに流れる電流を流して発光する発光素子と、
この駆動トランジスタと発光素子の接続点に一端が接続され、他端が前記カップリング容量と選択トランジスタの接続点に接続され、ゲートがリセットラインに接続されたリセットトランジスタと、
駆動トランジスタのゲートに接続され、ゲート電位を保持する保持容量と、
を含み、
（ａ）データラインの電圧を一定に維持した状態で、選択トランジスタをオフした状態でリセットトランジスタをオンすることでカップリング容量に駆動トランジスタのドレイン側の電位を書き込み、
（ｂ）その後リセットトランジスタをオフした状態で選択トランジスタをオンすることで、カップリング容量に書き込んだ電位を保持容量に書き込み駆動トランジスタのゲート電位を反転し、
（ｃ）前記（ａ）及び（ｂ）の動作をもう一度行うことで駆動トランジスタのゲート電位を元の状態に戻し、データラインの電位を変更することなく、保持容量に書き込まれた電圧を維持することを特徴とする表示パネル。
【請求項２】
請求項１に記載の表示パネルにおいて、
前記画素を複数個まとめて単位画素とし、１つの単位がその中の各画素の選択トランジスタはそれぞれ異なる選択ラインに接続し、各画素のリセットトランジスタは共通のリセットラインに接続することを特徴とする表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素を有する表示パネルに関する。
【背景技術】
【０００２】
有機ＥＬディスプレイは自発光型であることから、コントラストが高く、応答が早いため、自然画などを表示するテレビなどの動画アプリケーションに適している。一般に、有機ＥＬ素子は、トランジスタなどの制御素子を用いて駆動され、トランジスタをデータに応じた定電流で駆動して多階調化する場合や、トランジスタを定電圧で駆動して発光期間を変えるなどして多階調化する場合がある。
【０００３】
ここで、定電流で駆動すると、トランジスタを飽和領域で用いるため、トランジスタの閾値や移動度などの特性がばらつくとその違いが電流変化として有機ＥＬ素子に流れることになり、表示ムラが発生する。このため、特許文献１には、トランジスタを線形領域で用いて定電圧でデジタル駆動し、表示ムラを改善する方法が開示されている。
【０００４】
【特許文献１】特開２００５−３３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されているデジタル駆動では、１フレーム期間を複数のサブフレームに分割し、各画素にサブフレームの数だけアクセスする。このため、データラインにサブフレームに応じた高い周波数でデータを供給する必要がある。このように、データラインを駆動する周波数が高くなると、データラインを高速で充放電するために消費電力が高くなる。また、トランジスタの閾値や移動度がばらつけばトランジスタを確実にオンオフするための信号振幅も十分に確保しなければならないが、データラインへ供給される信号の振幅が大きくなるほど消費電力が大きくなるため、低消費電力化が困難であった。
【課題を解決するための手段】
【０００７】
本発明は、マトリクス状に配置された画素を有する表示パネルであって、各画素は、一端がデータラインに接続されたカップリング容量と、このカップリング容量の他端に一端が接続され、ゲートが選択ラインに接続された選択トランジスタと、この選択トランジスタの他端がゲートに接続され、ゲート電位に応じた電流を流す駆動トランジスタと、この駆動トランジスタのドレインに接続され、駆動トランジスタに流れる電流を流して発光する発光素子と、この駆動トランジスタと発光素子の接続点に一端が接続され、他端が前記カップリング容量と選択トランジスタの接続点に接続され、ゲートがリセットラインに接続されたリセットトランジスタと、駆動トランジスタのゲートに接続され、ゲート電位を保持する保持容量とを含み、（ａ）データラインの電圧を一定に維持した状態で、選択トランジスタをオフした状態でリセットトランジスタをオンすることでカップリング容量に駆動トランジスタのドレイン側の電位を書き込み、（ｂ）その後リセットトランジスタをオフした状態で選択トランジスタをオンすることで、カップリング容量に書き込んだ電位を保持容量に書き込み駆動トランジスタのゲート電位を反転し、（ｃ）前記（ａ）及び（ｂ）の動作をもう一度行うことで駆動トランジスタのゲート電位を元の状態に戻し、データラインの電位を変更することなく、保持容量に書き込まれた電圧を維持することが好適である。
【０００８】
また、前記画素を複数個まとめて単位画素とし、１つの単位がその中の各画素の選択トランジスタはそれぞれ異なる選択ラインに接続し、各画素のリセットトランジスタは共通のリセットラインに接続することが好適である。
【発明の効果】
【０００９】
本発明によれば、リセットによって、カップリング容量に駆動トランジスタの特性に応じた電圧を書き込むことができる。従って、駆動トランジスタのオンオフのために必要なＨｉｇｈの電圧と、Ｌｏｗの電圧の差を駆動トランジスタの特性のバラツキによらず設定することができ、Ｈｉｇｈの電圧と、Ｌｏｗの電圧の差を小さくできる。これによって、データラインの電圧変動の振幅を小さくして省消費電力化ができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１１】
図１には、実施形態に係るディスプレイにおける画素１２の構成例が示されている。画素１２には、発光素子である有機ＥＬ素子１、駆動トランジスタ２、選択トランジスタ３、リセットトランジスタ４、保持容量５、カップリング容量６が設けられている。なお、トランジスタには、すべてＰ型の薄膜トランジスタが採用されている。
【００１２】
駆動トランジスタ２のソース端子は、全画素共通の電源ライン１０に接続されている。また、駆動トランジスタ２のドレイン端子は有機ＥＬ素子１のアノード及びリセットトランジスタ４のソース端子に接続され、ゲート端子は一端が電源ライン１０に接続された保持容量５の他端と選択トランジスタ３のソース端子に接続されている。選択トランジスタ３は、そのゲート端子が選択ライン８に接続され、ドレイン端子は一端がデータライン７に接続されたカップリング容量６の他端とリセットトランジスタ４のドレイン端子に接続されている。リセットトランジスタ４のゲート端子はリセットライン９に接続され、有機ＥＬ素子１のカソードは全画素共通のカソード電極１１へ接続されている。
【００１３】
図２には、画素１２を駆動するためにデータライン７、選択ライン８、リセットライン９に入力される信号波形が示されている。まず、データライン７に例えばＨｉｇｈとＬｏｗの中間電位であるプリチャージ（プリセット）電位Ｖｐが供給され、選択ライン８とリセットライン９が共にＬｏｗとされると、選択トランジスタ３がオン、リセットトランジスタ４がオンとなり、駆動トランジスタ２のゲート端子とドレイン端子が接続（ダイオード接続）されて、有機ＥＬ素子１に電流が流れる。この際、駆動トランジスタ２のゲート端子には有機ＥＬ素子１と駆動トランジスタ２で分圧された電位（リセット電位）Ｖｒが生成され、保持容量５とカップリング容量６に書き込まれる。
【００１４】
その後、Ｌｏｗデータを書き込む場合、データライン７にＬｏｗ電位Ｖｌ（＜Ｖｐ）を供給し、選択ライン８のみをＬｏｗとして保持容量５にカップリング容量６を介してＬｏｗデータを書き込む。リセット時にカップリング容量６にはＶｐ−Ｖｒの電位が保持されるが、データライン７にＶｌが供給されると駆動トランジスタ２のゲート電位ＶｇはＶｇ＝Ｖｒ−（Ｖｐ−Ｖｌ）の電位が生成され、リセット電位よりも低いゲート電位によりオンする。ただし、カップリング容量６は保持容量５より十分大きいものと仮定している。
Ｈｉｇｈデータを書き込む場合にはデータライン７にＨｉｇｈ電位Ｖｈ（＞Ｖｐ）を供給し、選択ライン８をＬｏｗとして保持容量５にカップリング容量６を介してゲート電位Ｖｇ＝Ｖｒ＋（Ｖｈ−Ｖｐ）を書き込むことで、駆動トランジスタ２をオフすることができる。必要に応じてプリセット電位Ｖｐは任意に設定してもよい。
【００１５】
一般に、低温ポリシリコンなどでトランジスタを形成した場合、駆動トランジスタ２の閾値や移動度は画素毎にばらつくことが知られている。しかし、本実施形態では、駆動トランジスタ２がダイオード接続されたときに、そのゲート端子に生成される電位に違いが生じる。すなわち、駆動トランジスタ２のしきい値や移動度に応じた電圧が有機ＥＬ素子１と駆動トランジスタ２のドレインの接続点に生じるため、保持容量５、カップリング容量６に書き込まれるリセット電位は画素毎に異なる。
【００１６】
図３には、異なる２つのトランジスタ（ＴＦＴａ，ＴＦＴｂ）を駆動トランジスタ２として用い、ゲート電位Ｖｇを与えた際に有機ＥＬ素子１に流れる電流の関係が示されている。電流が流れやすいＴＦＴａではリセット電位Ｖｒａは高く、電流が流れにくいＴＦＴｂではリセット電位Ｖｒｂが低くなる。リセット電位Ｖｒａ，Ｖｒｂは駆動トランジスタ２が線形領域で動作し始める電位である。従って、従来のデジタル駆動でもリセット電位以下のゲート電位を駆動トランジスタ２のゲート端子に供給する必要があるが、上述のようにリセット電位は画素によって異なるため、全ての画素で電流をオフするためには、Ｌｏｗ電位Ｖｌとしてある程度低く設定する必要があった。Ｈｉｇｈ電位Ｖｈも、同様に全ての画素の駆動トランジスタ２をオフするために、ある程度高めに設定していた。その結果、データライン７に供給する信号の振幅Ｖｈ−Ｖｌが大きくなり、デジタル駆動による高周波化に伴って低消費電力化が困難であった。
【００１７】
本実施形態では、カップリング容量７を用いてリセット動作を行うことで、各画素において異なるリセット電位をオフセットとしてカップリング容量７により保持し、これを駆動トランジスタ２のゲート電位に反映できる。このため、最小限の振幅でデジタル駆動を行うことが可能となる。つまり、本実施形態によれば、トランジスタのばらつきに依存せず、ＶｈやＶｌを設定することができる。
【００１８】
非選択期間の間、選択トランジスタ３及びリセットトランジスタ４はオフであるが、リセットトランジスタ４にはリーク電流が発生しやすい。なぜなら、画素１２に映像データとして黒レベルＶｈを書き込んだ場合、ゲート電位Ｖｇ＝Ｖｒ＋（Ｖｈ−Ｖｐ）≒Ｖｄｄ−Ｖｔｈとなり、有機ＥＬ素子１にはほとんど電流が流れず、リセットトランジスタ４のソース端子はカソード電位ＶＳＳに近くまで低下するが、そのドレイン電位はＶｄｄ−Ｖｔｈのままであり、リセットトランジスタのソース・ドレイン間電位差が大きいためである。
【００１９】
画素１２では、駆動トランジスタ２のゲート端子とリセットトランジスタ４のドレイン端子の間に選択トランジスタ３が配置されているため、リセットトランジスタ４のリーク電流によりドレイン電位が低下しても駆動トランジスタ２のゲート電位には反映されず、書き込まれたゲート電位が維持される。
【００２０】
図４には、各画素を４つのサブフレームを用いて３ビット表示するデジタル駆動のタイミングが示されている。まず、リセットのためのサブフレームＳＦｒを開始し、次に順にビット０のサブフレームＳＦ０、ビット１のサブフレームＳＦ１、ビット２のサブフレームＳＦ２をそれぞれ開始する。図４ではある期間Ｔにおいてラインａ，ｂ，ｃの複数ラインを同時に選択しなければならないが、特許文献１に開示されている方法を用いることで矛盾なく時分割選択することができる。
【００２１】
従来例のサブフレーム構成に加え、リセット用のサブフレームＳＦｒを導入すればよく、さらなる多ビット化も同様に容易に実現できる。
【００２２】
さらに、図１の画素１２を用いると、一旦画素内に書き込まれたデータを、データライン７を介さずとも保持し続けることができるため、準スタティック動作が行える。図５にはデータライン７にデータを供給することなく、同じデータを保持するタイミングが示されている。データライン７の電位を固定にしたまま（この例では、Ｈｉｇｈ）、リセットライン９をＬｏｗとすると、現在の発光している有機ＥＬ素子１のアノード電位（Ｈｉｇｈ）がカップリング容量６に書き込まれる。その後、選択ライン８をＬｏｗとするとカップリング容量６に書き込まれたアノード電位（Ｈｉｇｈ）は保持容量５に書き込まれ、駆動トランジスタ２の状態が反転してオフする。これにより有機ＥＬ素子１のアノード電位はカソード電位まで低下しＬｏｗとなるが、再度リセットライン９をＬｏｗとしてアノード電位（Ｌｏｗ）をカップリング容量６に読出し、選択ライン８をＬｏｗとして再度保持容量５に書き込むと、駆動トランジスタ２はオンするため、有機ＥＬ素子１に電流が流れて発光し、元の状態に戻る。
【００２３】
有機ＥＬ素子１が消灯している場合も同様に、カップリング容量６にアノード電位を読み出して、保持容量５に書き込む動作をそれぞれ２回繰り返すことで元の状態が維持される。
【００２４】
このようなデータ保持動作は、データライン７の電位が一定に維持されていればどのような電位でもよい。従って、このデータ保持動作では、データライン７の充放電が必要ないため、１ビットの同じ映像を表示する場合には消費電力を低減できる。また、映像表示時のように約６０Ｈｚで動作させる必要がなく、３０Ｈｚもしくはそれ以下で行うことができるため、さらに低消費電力化することができる。
【００２５】
このように、画素１２は１ビットのメモリとして動作するため、図６のように画素内に画素１２をサブ画素として複数導入すれば多ビット表示が可能となる。図６では、３ビットのサブ画素１２−２，１２−１，１２−０を導入し、３ビット表示が可能な単位画素の例が示されている。
【００２６】
各サブ画素１２−２，１２−１，１２−０には、発光面積の異なる有機ＥＬ素子１−２，１−１，１−０が導入され、発光強度が４：２：１に設定されている。それぞれのサブ画素１２−２，１２−１，１２−０のリセットライン９は共通としてよく、選択ライン８−２，８−１，８−０を同時にＬｏｗとして、リセットライン９をＬｏｗとすれば３つのサブ画素を同時にリセットすることができる。
【００２７】
各サブ画素１２−２，１２−１，１２−０に、それぞれのビットデータを書き込む場合には、リセット後にそれぞれの選択ラインのみをＬｏｗとし、データライン７に対応するビットデータを供給すればそれぞれのサブ画素に対応するビットデータが書き込まれる。
【００２８】
データ保持動作の際には、データライン７の電位を固定し、サブ画素間で共通のリセットライン９をＬｏｗとしてそれぞれの有機ＥＬ素子１のアノード電位をそれぞれのカップリング容量６へサブ画素３つ分を一度に読み出し、リセットライン９をＨｉｇｈに戻した後、選択ライン８−２，８−１，８−０を同時にＬｏｗとしてカップリング容量６へ読み出されたアノード電位を保持容量５へ書き込む。これにより、３サブ画素１２−２，１２−１，１２−０同時にデータが反転され、同じ動作をもう一度繰り返すと元のデータに戻り、画素内に一度書き込まれたデータが保持されるというスタティック動作が実現される。
【００２９】
図７は、表示パネルの全体構成を示す図である。データ信号やタイミング信号はデータドライバ２０に供給され、画素または単位画素に対応して１本ずつ配置された列方向のデータライン７に適宜供給される。ここで、データドライバ２０はプリセット電圧Ｖｐを出力可能である。ゲート・リセットドライバ２２は、選択ライン８、リセットライン９の電圧をタイミングに応じて制御する。選択ライン８およびリセットライン９は各画素またはサブ画素の行に対応して１本ずつ設けられている。上述の例では、リセットライン９は、単位画素毎に電圧が制御される。なお、画素がマトリクス用に配置されたエリアが表示領域２４である。
【００３０】
なお、図１では、ｐ型トランジスタを利用したが、ｎ型トランジスタを利用することも可能であり、その場合には、ラインの極性を適宜変更する。また、上述の例では、発光素子として有機ＥＬ素子を採用したが、他の電流駆動型の発光素子を用いることもできる。
【図面の簡単な説明】
【００３１】
【図１】画素回路の構成を示す図である。
【図２】データ書き込みの際の各ラインの状態を示す図である。
【図３】駆動トランジスタの特性のバラツキを説明する図である。
【図４】サブフレームのデータ書き込みを説明する図である。
【図５】データ維持の場合の各ラインの状態を示す図である。
【図６】サブ画素を用いる構成を示す図である。
【図７】表示パネルの構成を示す図である。
【符号の説明】
【００３２】
１  有機ＥＬ素子、２  駆動トランジスタ、３  選択トランジスタ、４  リセットトランジスタ、５  保持容量、６  カップリング容量、７  データライン、８  選択ライン、９  リセットライン、１０  電源ライン、１１  カソード電極、１２  画素、２０  データドライバ、２２  ゲート・リセットドライバ、２４  表示領域。
【図１】
0005236324.tif 000002
【図２】
0005236324.tif 000003
【図３】
0005236324.tif 000004
【図４】
0005236324.tif 000005
【図５】
0005236324.tif 000006
【図６】
0005236324.tif 000007
【図７】
0005236324.tif 000008