(57)【特許請求の範囲】
【請求項１】
表示装置における薄膜トランジスタの
ソース電極および／またはドレイン電極並びに信号線、および／または、
ゲート電極および走査線
に用いられるＣｕ合金膜であって、
該Ｃｕ合金膜は、Ｇｅを０．１〜０．５原子％含有し、かつ真空雰囲気中で１５０℃×３０ｍｉｎ．の熱処理前後のいずれも窒化シリコンからなる絶縁膜との密着性に優れており、かつ
該Ｃｕ合金膜は窒化シリコン膜との間に下地膜を形成させずに用いられるものであることを特徴とする表示装置用Ｃｕ合金膜。
【請求項２】
更に、Ｎｉ，Ｐｔ，Ａｕ，Ｃｅ，Ｒｕ，Ｗ，Ｃｒ，Ｉｒ，Ｍｏ，Ｆｅ，ＡｌおよびＺｒよりなる群から選択される１種または２種以上を含有する請求項１に記載の表示装置用Ｃｕ合金膜。
【請求項３】
請求項１または２に記載の表示装置用Ｃｕ合金膜が、薄膜トランジスタの
ソース電極および／またはドレイン電極並びに信号線、および／または、
ゲート電極および走査線
に用いられていることを特徴とする表示装置。
【請求項４】
前記薄膜トランジスタがボトムゲート型構造を有するものであって、前記ソース電極および／またはドレイン電極の一部が絶縁膜上に形成されている請求項３に記載の表示装置。
【請求項５】
請求項１に記載のＣｕ合金膜の形成に用いるスパッタリングターゲットであって、Ｇｅを０．１〜０．５原子％含むＣｕ合金からなることを特徴とするＣｕ合金スパッタリングターゲット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびこれに用いるＣｕ合金膜に関するものであり、特に、表示装置（例えば、液晶ディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイ）における薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶことがある。）の
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いられるＣｕ合金膜、および該Ｃｕ合金膜が、上記ソース電極および／またはドレイン電極並びに信号線、および／または、ゲート電極および走査線に用いられた、上記液晶ディスプレイ、有機ＥＬディスプレイ等の表示装置、並びに上記Ｃｕ合金膜の形成に用いられるスパッタリングターゲットに関する。尚、以下では、表示装置のうち、液晶ディスプレイを例に説明するが、これに限定する意図ではない。
【背景技術】
【０００２】
例えば液晶ディスプレイは、小型の携帯電話から１００インチを超す大型テレビに至るまで様々な分野に用いられている。この液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分類される。このうち、スイッチング素子としてＴＦＴを組み込んだアクティブマトリックス型液晶ディスプレイは、画質が高品質で高速の動画にも対応できるため、液晶ディスプレイの主流となっている。
【０００３】
図１は、アクティブマトリックス型液晶ディスプレイに適用される代表的な液晶ディスプレイの構成を示したものである。この液晶ディスプレイの構成および動作原理を、図１を参照しながら説明する。
【０００４】
まず、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを単位画素ユニットとし、これが２次元アレイ状に配列した構造を有している。
【０００５】
ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、画素電極（透明導電膜）５、走査線や信号線を含む配線部６を有している。
【０００６】
また、対向基板２は、ガラス板の全面に形成された共通電極７と、ＴＦＴ基板１側の画素電極（透明電極膜）５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は更に、液晶層に含まれる液晶分子を所定の向きに配向させるための配向膜１１を有している。
【０００７】
ＴＦＴ基板１および対向基板２の外側（液晶層の反対側）には、それぞれ偏光板１０ａ、１０ｂが配置されている。
【０００８】
液晶ディスプレイ１００では、各画素において、対向基板２と画素電極（透明導電膜）５との間の電界が、ＴＦＴ４によって制御され、この電界によって液晶層３における液晶分子の配向が変化し、液晶層３を通過する光が変調（遮光や透光）される。これにより、対向基板２を透過する光の透過量が制御されて、画像として表示される。
【０００９】
液晶ディスプレイ１００の下部にはバックライト２２が設置され、この光が図１の下部から上部へと通過する。
【００１０】
また、ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３および制御回路１４によって駆動される。
【００１１】
図２は、図１中、Ａの要部拡大図である。図２では、ガラス基板１ａ上に走査線（ゲート配線）２５が形成されており、走査線２５の一部はＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（ＳｉＮ）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル層（活性半導体層）、信号線（ソース−ドレイン配線）３４、パッシベーション膜（保護膜、ＳｉＮ）３０が順次形成されている。このタイプは一般にボトムゲート型と呼ばれる。
【００１２】
ゲート絶縁膜２７上の画素領域には、例えば（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（Ｉｎｄｉｕｍ Ｔｉｎ ＯＸｉｄｅ；ＩＴＯ）膜や、（Ｉｎ２Ｏ３）中に酸化亜鉛を含む酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ ＯＸｉｄｅ；ＩＺＯ）膜によって形成された画素電極（透明導電膜）５が配置されており、図２において、ＴＦＴのドレイン電極２９は、画素電極（透明導電膜）５に直接コンタクトして電気的に接続される構造となっている。
【００１３】
このＴＦＴ基板に、走査線を経由してゲート電極２６にゲート電圧を印加すると、ＴＦＴ４がオン状態となり、あらかじめ信号線に印加されていた駆動電圧がソース電極２８からドレイン電極２９を経由して画素電極（透明導電膜）５に印加される。そして、この様に画素電極（透明導電膜）５に所定レベルの駆動電圧が印加されると、対向基板２との間に十分な電位差が生じ、液晶層３に含まれる液晶分子が配向して光変調が生じる。
【００１４】
またＴＦＴの上部には、輝度向上のために反射電極（図示せず）が設置される場合がある。更に、画素電極は反射電極と接触している場合がある。
【００１５】
図２に示したＴＦＴのソース電極２８とドレイン電極２９の間には電圧が印加されているが、ゲート電極２６の電圧をＯＮ／ＯＦＦ制御することにより、チャンネル層を経由してソース電極２８からドレイン電極２９への電流を制御し、画素電極５を経由して液晶層３の電界を制御し、この結果、各画素の光透過量が変調され、動画像を表示することも可能である。
【００１６】
上記ソース−ドレイン配線３４や走査線２５、ゲート電極２６は、加工が容易であるなどの理由により、Ａｌ−ＮｄなどのＡｌ合金の薄膜から形成されている。
【００１７】
しかしながら、近年は、液晶ディスプレイの大型化や動作周波数が６０ｋＨｚから１２０ｋＨｚへと変更する等の事情により、配線の電気抵抗の更なる低減が必須課題となっており、より低い電気抵抗率を示す配線材料へのニーズが高まっている。そこで、テレビ用途の大型パネルを中心に、純ＡｌやＡｌ合金などのＡｌ系材料に比べて電気抵抗率が低く（金属［バルク材］の電気抵抗率は、純Ａｌが２．７×１０−６Ω・ｃｍであるのに対し、純Ｃｕは１．８×１０−６Ω・ｃｍ）、また、ヒロック耐性に優れたＣｕ系材料が注目されている。
【００１８】
しかし、Ｃｕ系材料を配線に適用した場合、ガラス基板や絶縁膜（例えばゲート絶縁膜）との密着性に劣るという課題がある。特に、絶縁膜上に形成する場合、以下の様な問題がある。即ち、絶縁膜として通常ＣＶＤで形成されたＳｉＮ膜が用いられる。従来から使用されているＡｌ系材料からなる電極・配線は絶縁膜との密着性が良好であるが、Ｃｕ系材料からなる電極・配線（Ｃｕ系電極・配線）は、絶縁膜（特に絶縁膜として形成されるＳｉＮ膜）との密着性が悪く、Ｃｕ系電極・配線が絶縁膜（ＳｉＮ膜）から剥離する、という問題があった。しかし、絶縁膜（ＳｉＮ膜）との密着性向上については、未だ十分検討されていない。
【００１９】
よって、従来のＣｕ系電極・配線を採用した液晶ディスプレイでは、ＳｉＮ膜とＣｕ系電極・配線の間に下地膜（純Ｍｏ層、Ｍｏ−Ｔｉ合金層などのＭｏ含有下地層）を介した構造を取っている。すなわち、Ｍｏ含有下地層に純Ｃｕ薄膜を形成した２層構造の配線が使用されている例がある。しかしながら、このような２層構造配線は、電気抵抗率の高いＭｏ含有下地層が配線下地にあるために、２層全体としての配線抵抗（実効的配線抵抗）が高くなる；プロセスが複雑になり、プロセスコストがかかる；材質の異なる薄膜を積層させていることから、配線形状にパターニングする際に、ウェットエッチングによるテーパー制御が難しい；といった課題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明はこの様な事情に鑑みてなされたものであって、その目的は、Ｃｕ系材料の特徴である低電気抵抗率を維持しつつ、絶縁膜（例えばＳｉＮ膜）との密着性に優れたＣｕ合金膜、およびこれをＴＦＴ（特には、ＴＦＴのソース電極および／またはドレイン電極並びに信号線）に上記Ｍｏ含有下地層を形成させずに用いた、例えば液晶ディスプレイに代表されるフラットパネルディスプレイ（表示装置）を提供することにある。また本発明は、上記の様な優れた性能を有するＣｕ合金膜を形成するためのスパッタリングターゲットを提供することも目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る表示装置用Ｃｕ合金膜とは、表示装置における薄膜トランジスタの
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いられるＣｕ合金膜であって、Ｇｅを０．１〜０．５原子％含有するところに特徴を有する。
【００２２】
また本発明は、上記表示装置用Ｃｕ合金膜が、薄膜トランジスタの
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いられている点に特徴を有する表示装置も含むものである。
【００２３】
前記表示装置として、前記薄膜トランジスタがボトムゲート型構造を有するものであって、前記ソース電極および／またはドレイン電極の一部が絶縁膜（特に窒化シリコン膜）上に形成された形態のものが、前記Ｃｕ合金膜の効果が存分に発揮されるので好ましい。
【００２４】
また本発明には、前記Ｃｕ合金膜の形成に用いるスパッタリングターゲットであって、Ｇｅを０．１〜０．５原子％含むＣｕ合金からなることを特徴とするスパッタリングターゲットも含まれる。
【発明の効果】
【００２５】
本発明によれば、液晶ディスプレイの大型化や動作周波数の高域化に対応することのできる低電気抵抗率のＣｕ合金膜を有する表示装置を実現できる。また、本発明のＣｕ合金膜は絶縁膜（特にＳｉＮ膜）との密着性に優れているので、表示装置（例えば液晶ディスプレイ）用のソース−ドレイン配線に適用したときに、上記Ｍｏ含有下地層を形成させずに単層とすることができ、上記Ｍｏ含有下地層の省略を可能にした高性能の表示装置を提供できる。
【発明を実施するための最良の形態】
【００２６】
本発明者らは、Ｃｕ系材料の特徴である低電気抵抗率を維持しつつ、絶縁膜（例えば窒化シリコン膜）との密着性に優れたＣｕ合金膜、およびこれをＴＦＴに用いた表示装置を実現すべく鋭意研究を行った。その結果、少量のＧｅを含むＣｕ合金膜とすればよい、との着想のもとでその具体的方法を見出した。以下、本発明について詳述する。
【００２７】
本発明のＣｕ合金膜は、Ｇｅを０．１〜０．５原子％（ａｔ％）含むものである（以下、この様な本発明のＣｕ合金膜を、特に「Ｃｕ−Ｇｅ含有合金膜」ということがある）。本発明では、Ｇｅを０．１原子％以上（好ましくは０．１５原子％以上、より好ましくは０．２０原子％以上）含有させることによって、絶縁膜との密着性が著しく向上することを見出した。
【００２８】
この様にＧｅを含有させることにより高い密着性を発現する理由は、十分解明されたわけではないが、絶縁膜に窒化シリコン（以下、「ＳｉＮ」と示すことがある）を用いた場合には、以下の様に考えられる。
【００２９】
即ち、ＣＶＤで形成したＳｉＮ膜には少量の酸素が含まれている。このＳｉＮ膜上に純Ｃｕ膜を形成すると、上記純Ｃｕ膜とＳｉＮ膜の界面（以下「Ｃｕ／ＳｉＮ界面」と示す）に、純Ｃｕ膜を構成するＣｕと上記酸素が反応して酸化物が形成される。この酸化物形成により、Ｃｕ／ＳｉＮ界面に残留応力が発生し、純Ｃｕ膜とＳｉＮ膜の密着性が低下する。
【００３０】
これに対し、ＳｉＮ膜上に、Ｃｕ−Ｇｅ含有合金膜を形成すると、ＳｉＮ膜中に含まれる酸素とＧｅが優先的に反応し、酸素を、Ｃｕ−Ｇｅ含有合金膜とＳｉＮ膜の界面（以下「Ｃｕ合金／ＳｉＮ界面」と示す）からＣｕ−Ｇｅ含有合金膜側に引き寄せ、Ｃｕ合金／ＳｉＮ界面よりもＣｕ−Ｇｅ含有合金膜側（即ち、上記界面でなく、Ｃｕ−Ｇｅ含有合金膜中）に酸化物（ＧｅＯ2）が形成されると考えられる。そして、これにより、Ｃｕ合金／ＳｉＮ界面に酸化物が形成されず、Ｃｕ合金／ＳｉＮ界面に残留応力が発生しないため、Ｃｕ−Ｇｅ含有合金膜とＳｉＮ膜の密着性が向上するものと思われる。また、Ｃｕ合金／ＳｉＮ界面に、ＧｅＯ2が形成され、これを介して、Ｃｕ−Ｇｅ含有合金膜とＳｉＮ膜の高密着性が発現されている可能性も考えられる。更に、絶縁膜が窒化シリコンである場合には、ＳｉとＧｅが周期律表における同族元素であり化学的親和性が強いため、Ｃｕ−Ｇｅ含有合金膜中のＧｅとＳｉＮ膜中のＳｉが化学的な結合を形成して、界面の密着性を向上させることも、密着性向上の理由として考えられる。
【００３１】
尚、上記説明では、絶縁膜として、窒化シリコン膜を用いた場合について説明したが、これに限定されず、絶縁膜として、少量の酸素を含みうるその他の絶縁膜；窒化アルミニウム膜、窒化チタン膜、窒化タンタル膜等の上にＣｕ−Ｇｅ含有合金膜を形成する場合も含みうる。
【００３２】
上記効果は、Ｇｅ含有量が０．１原子％以上で発現し、Ｇｅ含有量が多いほどより密着性が高まるが、多過ぎてもその効果は飽和する。また、Ｇｅ含有量が増加すると電気抵抗率が増加するため、Ｇｅの含有量は０．５原子％以下に抑える必要がある。電気抵抗率をより低く抑える観点からは、Ｇｅを０．２原子％以下とすることが好ましい。
【００３３】
上記Ｃｕ−Ｇｅ含有合金膜は、ａｓ−ｄｅｐｏｓｉｔｅｄ状態でも密着性に優れるが、ポストアニール（成膜後の３５０℃までの熱処理）を行っても、同様に優れた密着力を発揮する。
【００３４】
上記Ｃｕ−Ｇｅ含有合金膜は、上記規定量のＧｅを含み、残部Ｃｕおよび不可避不純物であり、上記不可避不純物としては、酸素、窒素、炭素、アルゴン等が挙げられ、これらは合計で０．１原子％以下である。
【００３５】
また、本発明の作用を損なわない範囲で、他の特性付与を目的として、下記元素を積極的に添加することもできる。即ち、Ｃｕ−Ｇｅ含有合金膜を、例えばボトムゲート型構造を有するＴＦＴのソース電極および／またはドレイン電極並びに信号線に適用する場合、その特性として「絶縁膜であるＳｉＮ膜との密着性」、「耐酸化性（ＩＴＯ膜とのコンタクト安定性（低コンタクト抵抗））」、「半導体膜を構成するα−Ｓｉへの拡散抑制（ＴＦＴ特性の安定性確保）」、「耐食性」等が求められる。このうち、Ｇｅを添加することで、上記「ＳｉＮ膜との密着性」と、更には「耐酸化性（ＩＴＯ膜とのコンタクト安定性（低コンタクト抵抗））」を確保できる。したがって、更に、上記「α−Ｓｉへの拡散抑制」や「耐食性」を向上させるために第３元素を添加しても構わない。
【００３６】
また、基板として用いられるガラスとの密着性も確保するには、第３元素として、Ｎｉ，Ｐｔ，Ａｕ，Ｃｅ，Ｒｕ，Ｗ，Ｃｒ，Ｉｒ，Ｍｏ，Ｆｅ，ＡｌおよびＺｒよりなる群から選択される１種または２種以上を含有させることが有効であり、この第３元素を含有させた多元系のＣｕ−Ｇｅ含有合金膜を、上記ゲート電極および走査線や、ソース電極および／またはドレイン電極並びに信号線に用いることも可能である。
【００３７】
尚、Ｃｕ−Ｇｅ含有合金膜を、ＴＦＴの
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いる場合、より低い電気抵抗率が求められる場合がある。低電気抵抗率以外の特性を付与すべくＧｅ含有量を高めると、上述の通り電気抵抗率は増加するが、Ｇｅを含有させつつ電気抵抗率をより低下させるため、第３元素として、Ｎｉ，Ｚｎ，ＦｅおよびＣｏよりなる群から選択される１種または２種以上を含有させることが有効である。
【００３８】
上記Ｃｕ−Ｇｅ含有合金膜の形成には、スパッタリング法を採用することが望ましい。スパッタリング法とは、真空中にＡｒ等の不活性ガスを導入し、基板とスパッタリングターゲット（以後、ターゲットと称する場合がある）との間でプラズマ放電を形成し、該プラズマ放電によりイオン化したＡｒを上記ターゲットに衝突させて、該ターゲットの原子をたたき出し基板上に堆積させて薄膜を作製する方法である。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成でき、かつａｓ−ｄｅｐｏｓｉｔｅｄ状態で合金元素が均一に固溶した薄膜を形成できるため、高温耐酸化性を効果的に発現できる。スパッタリング法としては、例えばＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、反応性スパッタリング法等のいずれのスパッタリング法を採用してもよく、その形成条件は、適宜設定すればよい。
【００３９】
また、上記スパッタリング法で、上記Ｃｕ−Ｇｅ含有合金膜を形成するには、上記ターゲットとして、Ｇｅを０．１〜０．５原子％含有するＣｕ合金からなるものであって、所望のＣｕ−Ｇｅ含有合金膜と同一の組成のＣｕ−Ｇｅ含有合金スパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分・組成のＣｕ−Ｇｅ含有合金膜を形成することができるのでよい。
【００４０】
ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。
【００４１】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ｃｕ基合金からなるインゴットを製造して得る方法や、Ｃｕ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
【００４２】
本発明のＣｕ合金膜（Ｃｕ−Ｇｅ含有合金膜）は、
表示装置における薄膜トランジスタの
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いられるものであり、該箇所に適用することでＣｕ−Ｇｅ含有合金膜の特性が十分に発揮される。
【００４３】
本発明では、特に、前記ＴＦＴがボトムゲート型構造を有するものであって、前記ソース電極および／またはドレイン電極の一部が絶縁膜（特には窒化シリコン膜）上に形成されている場合を好ましい形態とする。
【００４４】
尚、Ｃｕ−Ｇｅ含有合金膜を、ソース電極および／またはドレイン電極並びに信号線、および／または、ゲート電極および走査線の複数箇所に用いる場合、互いのＣｕ−Ｇｅ含有合金膜の組成は一致していてもよいし、また規定範囲内で組成が相違していてもよい。
【００４５】
以下、図面を参照しながら、本発明の表示装置の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶ディスプレイを代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００４６】
前記図２において、ソース電極２８やドレイン電極２９、信号線（図２に表示されていない）、および／または走査線（ゲート配線）２５やゲート電極２６を、Ｃｕ−Ｇｅ含有合金膜（例えばＣｕ−０．３原子％Ｇｅ合金膜）とすることが一態様として挙げられる。
【００４７】
本実施形態によれば、従来のようにＭｏ含有下地層を介在させることなく、絶縁膜上にＣｕ−Ｇｅ含有合金膜を直接積層することができ、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例を参照）。
【００４８】
次に、図３〜９を参照しながら、前記図２に示す本実施形態に係るＴＦＴ基板の製造方法を説明する。図３〜９には図２と同じ参照符号を付している。
【００４９】
まず、図３に示すように、ガラス基板（透明基板）１ａに、スパッタリング法を用いて厚さ２００ｎｍ程度のＣｕ−Ｇｅ含有合金膜（例えば、Ｃｕ−０．３原子％Ｇｅ合金膜）を成膜する。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する。このとき、後記する図４において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記合金膜の側面を傾斜角約３０°〜６０°のテーパー状にエッチングしておくのがよい。
【００５０】
次いで、図４に示すように、例えばプラズマＣＶＤ法などの方法を用いて、約３００ｎｍ程度のゲート絶縁膜（ＳｉＮ膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とすればよい。続いて、ゲート絶縁膜２７の上に、厚さ５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）および厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。
【００５１】
続いて、ゲート電極２６をマスクとする裏面露光により、図５に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、図６に示すように、リンをドーピングした厚さ５０ｎｍ程度のｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）を成膜した後、水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）およびｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）をパターニングする。
【００５２】
そして図７に示す様に、スパッタリング法を用いて、厚さ３００ｎｍ程度のＣｕ−Ｇｅ含有合金膜（例えば、Ｃｕ−０．３原子％Ｇｅ合金膜）を形成してからパターニングすることにより、信号線と一体のソース電極２８と、画素電極（透明導電膜）５に直接接続されるドレイン電極２９を形成する。
【００５３】
そして図８に示す如く、例えばプラズマＣＶＤ装置などを用いて、窒化シリコン膜３０を例えば膜厚３００ｎｍ程度で成膜することにより保護膜を形成する。このときの成膜は例えば２５０℃程度で行なわれる。そしてこの窒化シリコン膜３０上にフォトレジスト層３１を形成した後、該窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。また図示していないが、同時にパネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホールを形成する。
【００５４】
更に図９に示す如く、例えば酸素プラズマによるアッシング工程を経た後、例えばアミン系等の剥離液を用いてフォトレジスト層３１の剥離処理を行い、そして最後に、前記図２に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって画素電極（透明導電膜）５を形成する。
【００５５】
上記では、画素電極（透明導電膜）５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系導電性酸化膜）を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい。
【００５６】
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶ディスプレイを作製する。
【００５７】
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
【００５８】
一方、対向基板２は、ガラス基板上に、例えばＣｒをマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
【００５９】
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面と夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
【００６０】
このようにして得られる空セルを真空中に起き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０ａ、１０ｂを貼り付けて液晶パネルを完成させる。
【００６１】
次に、前記図１に示したように、液晶ディスプレイを駆動するドライバ回路１３を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶ディスプレイを完成させる。
【００６２】
尚、本発明のＣｕ−Ｇｅ含有合金膜は、トップゲート型構造を有するＴＦＴにおいて、絶縁膜上に形成されるゲート電極および走査線にも適用することができる。
【実施例】
【００６３】
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
【００６４】
［実施例１］
Ｃｕ合金膜とＳｉＮ膜との密着性を評価するため、以下の様なテープによる剥離試験を行った。
【００６５】
（試料の作製）
まず、ガラス基板（コーニング社製  Ｅａｇｌｅ２０００、直径５０ｍｍ×厚さ０．７ｍｍ）上にＣＶＤによりＳｉＮ膜を２００ｎｍ形成し、さらにＳｉＮ膜上に、ＤＣマグネトロンスパッタリング法（成膜条件は下記の通り）により、室温にて、純Ｃｕ膜、純Ｍｏ膜、または表１に示す成分・組成のＣｕ合金膜を３００ｎｍ形成して試料とした。尚、純Ｃｕ膜、純Ｍｏ膜の形成には、それぞれ純Ｃｕ、純Ｍｏをスパッタリングターゲットに用い、種々の成分のＣｕ合金膜の形成には、純Ｃｕスパッタリングターゲット上にＣｕ以外の元素を含むチップを設置したターゲットを用いた。
【００６６】
（成膜条件）
・背圧：１．０×１０−６Ｔｏｒｒ以下
・Ａｒガス圧：２．０×１０−３Ｔｏｒｒ
・Ａｒガス流量：３０ｓｃｃｍ
・スパッタパワー：３．２Ｗ／ｃｍ２
・極間距離：５０ｍｍ
・基板温度：室温
尚、形成されたＣｕ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」）を用い、定量分析して確認した。
【００６７】
（ＳｉＮ膜との密着性の評価）
このようにして作製した試料の成膜表面（純Ｃｕ膜、純Ｍｏ膜、または上記Ｃｕ合金膜の表面）に、カッター・ナイフを用いて１ｍｍ間隔で碁盤目状の切り込みを入れた。次いでスコッチ（登録商標）メンディング・テープを試料の上にしっかりと貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に引き剥がして、上記テープによって剥離しなかった碁盤目の区画数をカウントし、全区画との比率（膜残存率）を求めた。その結果を、表１の「ａｓ−ｄｅｐｏｓｉｔｅｄ」の欄に示す。また、上記各試料に、真空雰囲気中で１５０℃×３０ｍｉｎ．の熱処理を施したものについても、上記膜残存率の測定を行った。その結果を表１に併記する。
【００６８】
【表１】
0005368717.tif 000002
【００６９】
表１より、次の様に考察できる。純Ｃｕ膜の膜残存率はゼロであり、ＳｉＮ膜との密着性を示さないのに対し、純Ｍｏ膜の膜残存率は１００％であり、ＳｉＮ膜に対して良好な密着性を示す。但し、純Ｍｏは室温での電気抵抗率が、純Ｃｕよりもかなり高いといったデメリットを有する。
【００７０】
また、Ｃｕ合金膜のうち、Ｃｕ−Ｇｅ含有合金膜以外は、膜残存率がほぼゼロか５０％にも満たないのに対し、Ｃｕ−０．５ａｔ％Ｇｅ合金膜の膜残存率は１００％であり、ＳｉＮ膜に対して良好な密着性を示すことがわかる。
【００７１】
［実施例２］
Ｃｕ合金膜中のＧｅ含有量と熱処理条件が、ＳｉＮ膜との密着性（上記膜残存率）に及ぼす影響を調べた。
【００７２】
（試料の作製）
ガラス基板（コーニング社製  Ｅａｇｌｅ２０００）上に、上記実施例１と同様に、ＣＶＤによりＳｉＮ膜を２００ｎｍ形成し、さらにＳｉＮ膜上にＤＣマグネトロン・スパッタ法で、純Ｃｕ膜またはＧｅ含有量の異なるＣｕ合金膜を３００ｎｍ形成して試料とした。尚、純Ｃｕ膜の形成には、純Ｃｕをスパッタリングターゲットに用い、上記Ｇｅ含有量の異なるＣｕ合金膜の形成には、真空溶解法で作製した種々の組成のＣｕ−Ｇｅ２元系合金ターゲットをスパッタリングターゲットとして用いた。
【００７３】
（ＳｉＮ膜との密着性の評価）
（ａ）上記の様にして作製した試料（ａｓ−ｄｅｐｏｓｉｔｅｄ状態の試料）、
（ｂ）真空雰囲気中で１５０℃×３０ｍｉｎ．の熱処理を施した試料、
（ｃ）真空雰囲気中で３５０℃×３０ｍｉｎ．の熱処理を施した試料、
を用意して、実施例１と同様の方法でＳｉＮ膜との密着性（上記膜残存率）の評価を行った。
【００７４】
Ｇｅ含有量および熱処理条件を変えた種々のＣｕ合金膜について、上記膜残存率を測定した結果を図１０にまとめた。図１０は、Ｃｕ合金膜中のＧｅ含有量と上記膜残存の関係を、上記（ａ）ａｓ−ｄｅｐｏｓｉｔｅｄ状態、（ｂ）上記１５０℃で熱処理後、（ｃ）上記３５０℃で熱処理後のそれぞれについて示したものである。
【００７５】
この図１０より、純Ｃｕ膜の膜残存率はゼロであるが、Ｇｅを０．１ａｔ％含有させることで膜残存率が急激に増加し、ＳｉＮ膜に対して良好な密着性を示すことがわかる。Ｇｅ含有量をさらに増加させると、密着性（膜残存率）は向上し、Ｇｅ含有量が０．１ａｔ％以上で膜残存率が９０％以上となり、Ｇｅ含有量が０．５ａｔ％以上で膜残存率は１００％となる。この様な傾向は、熱処理の有無や熱処理条件に関係なく表れることがわかる。
【００７６】
［実施例３］
純Ｃｕ膜、Ｇｅ含有量の異なる種々のＣｕ合金膜を用いて、下記に示す通り電気抵抗率を測定し、その評価を行った。
【００７７】
（試料の作製）
ガラス基板（コーニング社製  Ｅａｇｌｅ２０００）上に、上記実施例１と同様に、ＤＣマグネトロン・スパッタ法で、純Ｃｕ膜またはＧｅ含有量の異なるＣｕ合金膜を３００ｎｍ形成した。上記Ｇｅ含有量の異なるＣｕ合金膜の形成には、真空溶解法で作製した種々の組成のＣｕ−Ｇｅ２元系合金ターゲットをスパッタリングターゲットに用いた。
【００７８】
（電気抵抗率の測定）
上記形成した純Ｃｕ膜または種々のＧｅ含有量のＣｕ合金膜に対して、フォトリソグラフィーおよびウェットエッチングを施し、幅１００μｍ、長さ１０ｍｍのストライプ状パターン（電気抵抗率測定用パターン）に加工してから、該パターンの電気抵抗率を、プローバーを使用した直流４探針法で室温にて測定した。
【００７９】
尚、電気抵抗率の測定は、ａｓ−ｄｅｐｏｓｉｔｅｄ状態のストライプ状パターン、および、Ｃｕ合金膜成膜後の熱処理を模擬して、真空中（≦１×１０-6 Ｔｏｒｒ）にて４００℃で３０分間の熱処理を上記Ｃｕ合金膜に施した後のストライプ状パターンについて行った。
【００８０】
Ｇｅ含有量を変えた種々のＣｕ合金膜について、上記電気抵抗率を測定した結果を図１１にまとめた。図１１は、Ｃｕ合金膜中のＧｅ含有量と電気抵抗率の関係を、ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。
【００８１】
この図１１より、Ｃｕ合金膜の電気抵抗率は、ａｓ−ｄｅｐｏｓｉｔｅｄ状態では、Ｇｅ含有量の増加に伴いほぼ直線的に増加していく。上記熱処理を施した試料は、ａｓ−ｄｅｐｏｓｉｔｅｄ状態の試料と比較して電気抵抗率の絶対値は若干低下するが、上記熱処理を施した試料についても、電気抵抗率は、Ｇｅ含有量の増加に伴い直線的に増加する傾向を示すことがわかる。また、Ｃｕ合金中のＧｅ含有量が０．５ａｔ％以下の場合に、電気抵抗率：５μΩｃｍ以下の低電気抵抗率を達成できることがわかる。
【図面の簡単な説明】
【００８２】
【図１】図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。
【図２】図２は、本発明の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図であり、図１中のＡの要部拡大図である。
【図３】図３は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図４】図４は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図５】図５は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図６】図６は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図７】図７は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図８】図８は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図９】図９は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図１０】図１０は、Ｃｕ合金膜中のＧｅ含有量と膜残存率の関係を、ａｓ−ｄｅｐｏｓｉｔｅｄ状態、１５０℃で熱処理後、３５０℃で熱処理後のそれぞれについて示した図である。
【図１１】図１１は、Ｃｕ合金膜中のＧｅ含有量と電気抵抗率の関係を、ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。
【符号の説明】
【００８３】
１  ＴＦＴ基板
１ａ  ガラス基板
２  対向基板（対向電極）
３  液晶層
４  薄膜トランジスタ（ＴＦＴ）
５  画素電極（透明電極膜）
６  配線部
７  共通電極
８  カラーフィルタ
９  遮光膜
１０ａ、１０ｂ  偏光板
１１  配向膜
１２  ＴＡＢテープ
１３  ドライバ回路
１４  制御回路
１５  スペーサー
１６  シール材
１７  保護膜
１８  拡散板
１９  プリズムシート
２０  導光板
２１  反射板
２２  バックライト
２３  保持フレーム
２４  プリント基板
２５  走査線（ゲート配線）
２６  ゲート電極
２７  ゲート絶縁膜
２８  ソース電極
２９  ドレイン電極
３０  パッシベーション膜（保護膜、ＳｉＮ）
３１  フォトレジスト層
３２  コンタクトホール
３４  信号線（ソース−ドレイン配線）
１００  液晶ディスプレイ
【図１】
0005368717.tif 000003
【図２】
0005368717.tif 000004
【図３】
0005368717.tif 000005
【図４】
0005368717.tif 000006
【図５】
0005368717.tif 000007
【図６】
0005368717.tif 000008
【図７】
0005368717.tif 000009
【図８】
0005368717.tif 000010
【図９】
0005368717.tif 000011
【図１０】
0005368717.tif 000012
【図１１】
0005368717.tif 000013