(57)【特許請求の範囲】
【請求項１】
基板と、前記基板とは絶縁された状態で前記基板上に形成された導電性の第１の電極と、前記第１の電極上に形成され、プラズマプロセス中はプラズマに曝される表面を有する絶縁膜と、前記絶縁膜中に形成された導電性の第２の電極と、前記絶縁膜の表面に形成された導電性の第３の電極と、前記第２及び第３の電極を貫通して前記絶縁膜の表面側から前記第１の電極に達する深さに形成されたコンタクトホールとを有するセンサと、
プラズマチャンバと、
前記プラズマチャンバ内に設けられ、前記センサが配置されたモニタ対象のウェハを載置する導電性のステージと、
前記ステージに高周波バイアス電圧を印加して前記チャンバ内に前記プラズマを発生させる高周波バイアス電源と、
被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第１の電極の電圧を計測するための第１の電圧計と、
被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第２の電極の電圧を計測するための第２の電圧計と、
被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第３の電極の電圧を計測するための第３の電圧計と、
前記第１の電極と前記第１の電圧計の基準電圧端子との間に接続された第１の抵抗素子と、
前記第２の電極と前記第２の電圧計の基準電圧端子との間に接続された第２の抵抗素子と、
前記第３の電極と前記第３の電圧計の基準電圧端子との間に接続された第３の抵抗素子と、
を備えたことを特徴とするプラズマモニタリングシステム。
【請求項２】
請求項１記載のプラズマモニタリングシステムにおいて、
前記第１の抵抗素子は、前記第１の電極と前記第１の電圧計の基準電圧端子との間に直列に接続され、
前記第２の抵抗素子は、前記第２の電極と前記第２の電圧計の基準電圧端子との間に直列に接続され、
前記第３の抵抗素子は、前記第３の電極と前記第３の電圧計の基準電圧端子との間に直列に接続されていることを特徴とするプラズマモニタリングシステム。
【請求項３】
請求項１又は２記載のプラズマモニタリングシステムは、更に、
前記第１の電圧計、前記第２の電圧計及び前記第３の電圧計でそれぞれ計測された電圧値に対し、前記第１の抵抗素子、前記第２の抵抗素子及び前記第３の抵抗素子における電圧降下分をそれぞれ加算して、前記第１の電極、前記第２の電極及び前記第３の電極における実際の電圧値をそれぞれ求める監視手段を備えたことを特徴とするプラズマモニタリングシステム。
【請求項４】
請求項３記載のプラズマモニタリングシステムにおいて、
前記監視手段は、プログラムに従い、前記第１の電圧計、前記第２の電圧計及び前記第３の電圧計でそれぞれ計測された前記電圧値に対して、前記第１の抵抗素子、前記第２の抵抗素子及び前記第３の抵抗素子でそれぞれ電圧降下した分を増加させた値に、自動的に編集して出力する機能を有することを特徴とするプラズマモニタリングシステム。
【請求項５】
請求項３又は４記載のプラズマモニタリングシステムにおいて、
前記監視手段は、下記の変換式に基づき、前記第１の電極、前記第２の電極及び前記第３の電極における前記実際の電圧値を求めることを特徴とするプラズマモニタリングシステム。
実際の電極の電圧値
＝電圧計で計測される電圧値×［（抵抗素子のインピーダンス＋電圧計の入力端子・基準電圧端子間のインピーダンス）／  電圧計の入力端子・基準電圧端子間のインピーダンス］
【請求項６】
前記ウェハには、
前記センサが１つ所定の位置に配置され、又は前記センサが複数異なる位置に配置されたことを特徴とする請求項１〜５のいずれか１項に記載のプラズマモニタリングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造工程及びその他のプラズマを用いる全ての製造工程に適用できるプラズマモニタリングシステムの構造に関するものである。
【背景技術】
【０００２】
従来、プラズマ処理装置内に設置されたウェハの処理過程をモニタするためのプラズマモニタリングシステムに関する技術としては、例えば、次のような文献等に記載されるものがあった。
【０００３】
【特許文献１】特開２００３−２８２５４６号公報
【特許文献２】特開２００５−２３６１９９号公報
【０００４】
図６は、特許文献１、２等に記載された従来のプラズマモニタリングシステムを示す概略の構成図である。
【０００５】
このプラズマモニタリングシステムは、プラズマ処理装置１０を備えている。プラズマ処理装置１０は、高周波（以下「ＲＦ」という。）バイアスの印加により、真空状態にしたプラズマチャンバ１１内にプラズマ１２を発生させ、ステージ１３上に載置したモニタ対象物であるウェハ２０に対するエッチングや成膜を行う装置である。ステージ１３には、交流電圧成分除去用のコイル１４を介して、自己整合バイアス測定用の電圧計１５が接続されている。ウェハ２０上には、プラズマプロセス検出用のセンサ２１等が貼着されている。
【０００６】
プラズマプロセスのモニタを行う場合、ＲＦバイアスの印加により、プラズマチャンバ１１内にプラズマ１２が発生し、ウェハ２０に対してプラズマ処理（例えば、プラズマエッチング）が行われる。この際、例えば、センサ２１によって検出される電圧値を観測することにより、プラズマエッチングの終了時点を検出でき、ウェハ２０の高精度加工が可能になる。
【０００７】
又、プラズマエッチングにおいて、プラズマ１２から発生するイオンのエネルギにより、ウェハ２０におけるパターンの形状や寸法や電気的ダメージが影響を受けることが一般に知られている。よって、プラズマ１２からのイオンの入射エネルギとその分布を観察することは重要である。しかし、イオンの入射エネルギは直接測定できないため、自己整合バイアスをモニタして間接的に指標としている。通常、この自己整合バイアスは、プラズマチャンバ１１内のステージ１３下に設置された電圧計１５で平均値を測定している。ここで、自己整合バイアスは交流電圧であり、交流電圧のＲＦ成分を除去し、一定の直流電圧のみを電圧計１５で測定するように、コイル１４で交流電圧成分を除去し、電圧計１５で電圧を測定している。
【０００８】
図７は、自己整合バイアスの説明図である。
状態１に示すように、ウェハ２０をプラズマ１２に曝すと、プラズマ１２は電子ｅと正イオンｈが僅かに分離した状態であり、電子ｅと正イオンｈが共にウェハ２０に帯電するように動く。しかし、この時、正イオンｈより電子ｅの方が遥かに軽いため、電子ｅの方が速度が速く、ウェハ２０上（ウェハ２０の下にステージ１３がある場合はステージ１３にも）には大量の電子ｅが帯電する。そのため、状態２に示すように、その電子帯電によってウェハ２０にはマイナスの電位が発生する。
【０００９】
次に、状態３に示すように、軽い電子ｅとは反対の電荷を持つプラスの正イオンｈがウェハ２０上に到達するが、先に帯電した電子ｅを打ち消すほどの量は帯電しない。よって、最終的にはプラズマ１２からマイナスの電子ｅもプラスの正イオンｈもウェハ２０上に到達し、帯電することになるが、最初（状態１）のマイナスの電子ｅの帯電量が大きいために、ウェハ２０の電位はマイナス電位で安定状態となる。このマイナス電位を自己整合バイアスと呼んでいる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来のプラズマモニタリングシステムでは、以下のような課題があった。
ウェハ２０上に大規模集積回路（以下「ＬＳＩ」という。）等を形成するための加工では、例えば、プラズマエッチングにより複数のコンタクトホールが形成される。ところが、従来技術では、ウェハ２０の表面の電位とコンタクトホール底の電位の両方をモニタすることができないため、電荷蓄積（チャージアップ）による電荷の偏りを測定することができない。アスペクト比（コンタクトホールの直径に対する深さの比）が大きい場合、電子ｅはコンタクトホール底へ到達し難い（電子シェーディング効果（電子遮蔽効果））。そのため、コンタクトホール底は電子ｅの供給が不足し、コンタクトホールパターン表面に比較すると、コンタクトホール底はプラスにチャージアップする。これらはトランジスタの絶縁破壊、エッチング速度低下、エッチングが進行しない等の問題を引き起こす。先端の６５ｎｍ世代以降のコンタクトホール径はΦ０．１μｍであり、アスペクト比１０位と大きいため、チャージアップは深刻な問題である。
【００１１】
又、一般的にチャージアップをモニタする場合、記録用メモリトランジスタ（Non-Volatile  Memory  Transistor、以下「ＮＶＭ」という。）や、回路パターンが形成されていないウェハ（ブランクウェハ）を用いている。しかし、両者共に実パターン上のチャージアップの測定も、リアルタイムでの測定もできないという課題がある。次に、この課題（ａ）、（ｂ）を詳細に説明する。
【００１２】
（ａ）  ＮＶＭ方式の課題
ＮＶＭ方式は、プラズマ１２に対して露出しているウェハ２０の表面上のアンテナ（導体）がウェハ２０内に埋め込まれているＮＶＭのゲート電極に接続されている。ＮＶＭはゲート電極に印加される電位の大きさによって、トランジスタの特性（トランジスタのソース電極・ドレイン電極間の電流の流れ易さ）が変化する。そのため、チャージアップがＮＶＭ方式チャージアップモニタウェハ上に起こると、アンテナに電荷が貯まり、アンテナの電位が変化する。このアンテナはＮＶＭのゲート電極に繋がっているので、アンテナ電位の大きさによって、ＮＶＭの特性が変化する。つまり、チャージアップ量の大きさ（電位変化幅）をトランジスタの特性変化量から知ることができる。従って、ＮＶＭ方式は一旦、モニタ対象であるセンサウェハをプラズマ１２に曝し、ＮＶＭの特性を変化させた後、プラズマ１２からセンサウェハを取り出して、ＮＶＭの特性がプラズマ１２に曝す前と後とで、どの位変化（トランジスタの電流の流れ易さの変化量）したかを測定機で測定する。
【００１３】
よって、プラズマ１２中でチャージアップが起きている時には、チャージアップ（例えば、アンテナの電位）を観察することができず、リアルタイムでは観察できない。又、平坦なアンテナ（導体）でチャージアップを受ける（拾う）ので、コンタクトホールのような実際のＬＳＩ製品等が有するパターンの中で発生するようなチャージアップを測定できない。
【００１４】
（ｂ）  ブランクウェハを用いたときの課題
ブランクウェハは、シリコン酸化膜やシリコン窒化膜がシリコン基板上一面に単に形成されているだけである。この絶縁膜が形成されたウェハ２０をプラズマ１２に曝すと、絶縁膜表面がチャージアップされる。次に、このウェハ２０をプラズマチャンバ１１から取り出すと、絶縁膜上に蓄積された電荷が残っている（チャージアップの残留）。この残留電荷量を非接触タイプの電位測定機で測定し、チャージアップ度合いを計測する。そのため、この方式も、プラズマ１２から一旦センサウェハを取り出した後での測定であり、実際にプラズマ１２中でチャージアップが発生している時ではなく、リアルタイム測定はできない。又、シリコン基板上の無地の絶縁膜であるので、コンタクトホールのような実際のパターン（コンタクトホール等）中のチャージアップは測定できない。
【００１５】
このような従来の課題を解決するために、本願の発明者は、先に特願２００７−２２５６７７（公開特許公報発行前の非公知状態）においてプラズマモニタリングシステムに関する発明（以下「先の発明」という。）を行った。本発明は、その先の発明を改良したものである。
【課題を解決するための手段】
【００１６】
本発明のプラズマモニタリングシステムは、基板と、前記基板とは絶縁された状態で前記基板上に形成された導電性の第１の電極と、前記第１の電極上に形成され、プラズマプロセス中はプラズマに曝される表面を有する絶縁膜と、前記絶縁膜中に形成された導電性の第２の電極と、前記絶縁膜の表面に形成された導電性の第３の電極と、前記第２及び第３の電極を貫通して前記絶縁膜の表面側から前記第１の電極に達する深さに形成されたコンタクトホールとを有するセンサを備えている。
【００１７】
更に、本発明のプラズマモニタリングシステムは、プラズマチャンバと、前記プラズマチャンバ内に設けられ、前記センサが配置されたモニタ対象のウェハを載置する導電性のステージと、前記ステージに高周波バイアス電圧を印加して前記チャンバ内に前記プラズマを発生させる高周波バイアス電源と、被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第１の電極の電圧を計測するための第１の電圧計と、被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第２の電極の電圧を計測するための第２の電圧計と、被計測電圧を入力する入力端子、及び基準電圧が印加される基準電圧端子を有し、前記プラズマプロセス中、前記第３の電極の電圧を計測するための第３の電圧計と、前記第１の電極と前記第１の電圧計の基準電圧端子との間に接続された第１の抵抗素子と、前記第２の電極と前記第２の電圧計の基準電圧端子との間に接続された第２の抵抗素子と、前記第３の電極と前記第３の電圧計の基準電圧端子との間に接続された第３の抵抗素子とを備えている。
【発明の効果】
【００１８】
本発明によれば、第１の電極、第２の電極及び第３の電極をセンサに設けたので、第１の電極、第２の電極及び第３の電極の間の電位をそれぞれ測定できる。そのため、コンタクトホール内のチャージアップをより詳細に調べることができる。よって、プロセス条件をより最適化し、チャージアップ起因の歩留り低下をより改善できる。
更に、各電極と各電圧計との間に抵抗素子をそれぞれ接続したので、各電極と各電圧計との間に過剰な電流が流れない。又、各電極と各電圧計との間に流れる電流の大きさに比例して、各電極間絶縁膜中、及び、コンタクトホール側壁の絶縁膜部分に流れる電流も大きいと考えられるため、電極間の絶縁膜にも過剰な電流が流れなくなる。従って、高パワーを印加し続けても、各電極や電極間絶縁膜にダメージが発生し難くなり、センサのコンタクトホールパターンが存在する箇所に穴が発生しなくなる。そのため、コンタクトホールのアスペクト比に対応した大きさの電位差が各電極間に発生することが期待できる。よって、プラズマプロセス処理が開始されてから終了するまでの時間において、電子遮蔽効果の強さをモニタできる。
【発明を実施するための最良の形態】
【００１９】
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２０】
（実施例１のプラズマモニタリングシステム）
図２は、本発明の実施例１を示すプラズマモニタリングシステムの概略の構成図である。
このプラズマモニタリングシステムは、プラズマ処理装置（例えば、マグネトロン型反応性イオンエッチング装置（以下「マグネトロン型ＲＩＥ装置」という。）３０を備えている。マグネトロン型ＲＩＥ装置３０は、エッチングガスを注入するためのガス注入口３１ａ及び排気口３１ｂを有するプラズマチャンバ３１を備えている。プラズマチャンバ３１には、この内部に磁界３２を発生させるための図示しない磁界発生装置が設けられ、更に、このプラズマチャンバ３１内に、モニタ対象物であるシリコンウェハ等といった半導体ウェハ等のウェハ４０を載置するための導電性電極であるステージ３３が設けられている。ステージ３３には、ＲＦバイアス電源３４が接続されている。
【００２１】
このマグネトロン型ＲＩＥ装置３０は、ＲＦバイアス電源３４により、ステージ３３にＲＦバイアス電圧を印加してプラズマチャンバ３１内にプラズマ３５を発生させ、図示しない磁界発生装置により発生させた磁界３２とＲＦ電場の組み合わせでステージ表面の近くでプラズマ密度を高くし、ステージ３３上に載置したウェハ４０に対するエッチングや成膜を行う装置である。ウェハ４０の表面の１箇所又は複数箇所には、プラズマプロセス検出用センサ５０が貼着されている。なお、図示しないが、従来と同様に、ステージ３３には、交流電圧成分除去用のコイルを介して、自己整合バイアス測定用の電圧計を接続してもよい。
【００２２】
図１は、本発明の実施例１である図２中に示すプラズマプロセス検出用センサ５０の概略の断面図である。
【００２３】
このプラズマプロセス検出用センサ５０は、基板（例えば、シリコン基板）５１を有し、このシリコン基板５１上に、膜厚約１．０μｍのシリコン酸化膜（Ｓｉ０２膜）等からなる絶縁膜５２が形成されている。絶縁膜５２上には、膜厚約３００ｎｍのポリシリコン（Ｐｏｌｙ−Ｓｉ）等の導電性物質からなる第１の電極（例えば、下部電極）５３が選択的に形成され、この上に、膜厚約１．０μｍのシリコン酸化膜等からなる絶縁膜５４が堆積されている。絶縁膜５４中には、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン等の導電性物質からなる第２の電極（例えば、中間電極）５５が選択的に形成され、更に、絶縁膜５４上にも、膜厚約３００ｎｍのポリシリコン等の導電性物質からなる第３の電極（例えば、上部電極）５６が選択的に形成されている。上部電極５６には、実際にウェハに形成される複数の断面円形のコンタクトホール５７からなるコンタクトホールパターンが形成されている。各コンタクトホール５７は、断面円形の直径が約１００ｎｍで、深さは上部電極５６の表面から下部電極５３の表面に達する長さを有し、約１．３μｍである。
【００２４】
上部電極５８、中間電極５５及び下部電極５３には、それぞれ配線５８，５９，６０が接続され、これらの３つの配線５８，５９，６０が図示しない端子を介して図２のプラズマチャンバ３１の外部に引き出されている。外部に引き出された３つの配線５８，５９，６０のうち、配線５８には、抵抗値の大きな第３の抵抗素子６１と、この第３の抵抗素子６１に接続された被計測電圧入力用の入力端子を有し、上部電極５６の電圧Ｖ１を計測するための第３の電圧計６２と、基準電圧（例えば、グランド電位ＧＮＤ）が印加される第３の電圧計６２の基準電圧端子（例えば、グランド端子）６３とが、直列に接続されている。
【００２５】
同様に、配線５９には、抵抗値の大きな第２の抵抗素子６４と、この第２の抵抗素子６４に接続された被計測電圧入力用の入力端子を有し、中間電極５５の電圧Ｖ２を計測するための第２の電圧計６５と、基準電圧（例えば、グランド電位ＧＮＤ）が印加される第２の電圧計６５の基準電圧端子（例えば、グランド端子）６６とが、直列に接続されている。更に、配線６０にも、抵抗値の大きな第１の抵抗素子６７と、この第１の抵抗素子６７に接続された被計測電圧入力用の入力端子を有し、下部電極５３の電圧Ｖ３を計測するための第１の電圧計６８と、基準電圧（例えば、グランド電位ＧＮＤ）が印加される第１の電圧計６８の基準電圧端子（例えば、グランド端子）６９とが、直列に接続されている。
【００２６】
本実施例１が先の発明と異なる点は、例えば、図２のＲＦバイアス電源３４のバイアスパワーが約３００Ｗの時、センサ５０の各電極５６，５５，５３と各電圧計６２，６５，６８のグランド端子６３，６６，６９との間に、約２００ＭΩの抵抗素子６１，６４，６７をそれぞれ直列に接続して、約０．１μＡ以上の電流が流れないようにしたことである。
【００２７】
（実施例１のセンサの製造方法）
図１のセンサ５０は、例えば、以下のような工程（１）〜（１２）により製造される。
絶縁膜形成工程（１）において、熱酸化処理により、シリコン基板５１上に膜厚約１．０μｍのシリコン酸化膜からなる絶Ｌ縁膜５２を形成する。導電膜形成工程（２）において、気相成長法（以下「ＣＶＤ法」という。）により、絶縁膜５２上に、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン膜からなる第１の導電膜を形成する。電極形成工程（３）において、ホトリソグラフィ技術により、第１の導電膜上に、レジスト膜からなる電極パターンのマスクを形成し、次に、プラズマエッチング等のドライエッチング技術により、第１の導電膜をエッチングして下部電極５３を形成した後、不要になったマスクを灰化して除去する。
【００２８】
絶縁膜形成工程（４）において、ＣＶＤ法により、膜厚約０．５μｍのシリコン酸化膜からなる第１の絶縁膜（絶縁膜５４の下部部分）を堆積する。導電膜形成工程（５）において、工程（２）と同様に、ＣＶＤ法により、第１の絶縁膜上に、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン膜からなる第２の導電膜を形成する。電極形成工程（６）において、工程（３）と同様に、ホトリソグラフィ技術により、第２の導電膜上に、レジスト膜からなる電極パターンのマスクを形成し、プラズマエッチング等のドライエッチング技術により、第２の導電膜をエッチングして中間電極５５を形成する。
【００２９】
絶縁膜形成工程（７）において、ＣＶＤ法により、膜厚約０．５μｍのシリコン酸化膜からなる第２の絶縁膜（絶縁膜５４の上部部分）を堆積する。導電膜形成工程（８）において、工程（２）と同様に、ＣＶＤ法により、第２の絶縁膜上に、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン膜からなる第３の導電膜を形成する。電極形成工程（９）において、工程（３）と同様に、ホトリソグラフィ技術により、第３の導電膜上に、レジスト膜からなる電極パターンのマスクを形成し、プラズマエッチング等のドライエッチング技術により、第３の導電膜をエッチングして上部電極５６を形成する。
【００３０】
コンタクトホール形成工程（１０）において、ホトリソグラフィ技術により、上部電極５６上に、レジストパターンを形成した後、プラズマエッチング等のドライエッチング技術により、レジストパターンをマスクにして上部電極５６、絶縁膜５４及び中間電極５５を下部電極５３の表面の深さまでエッチングし、複数の断面円形のコンタクトホール５７からなるコンタクトホールパターンを形成する。各コンタクトホール５７の断面円形の直径は約１００ｎｍ、深さは約１．３μｍである。配線接続用エリア開口工程（１１）において、ホトリソグラフィ技術とドライエッチング技術により、絶縁膜５４の露出した表面から中間電極５５及び下部電極５３の表面までそれぞれエッチングし、図示しない配線接続用エリアを開口する。
【００３１】
その後、配線接続工程（１２）において、上部電極５６、中間電極５５及び下部電極５３に配線５８，５９，６０をそれぞれ接続し、図２に示すプラズマチャンバ３１の外部に設けた抵抗素子６１，６４，６７を介して電圧計６２，６５，６８にそれぞれ接続する。
【００３２】
（実施例１のプラズマモニタリング方法）
前記のようにして製造した実際のコンタクトホールパターンからなるセンサ５０を１つ又は複数用意し、図２に示すウェハ４０の表面に貼着する。このセンサ付きウェハ４０をプラズマチャンバ３１内のステージ３３上に載置する。次に、例えば、プラズマチャンバ３１内の圧力を１２０ｍＴｏｒｒ、封入ガスとしてＣＨＦ３、ＣＦ４、Ｎ２及びＡｒの混合ガスを封入し、ＲＦバイアス電源３４によってＲＦバイアス（例えば、約３００Ｗ）をステージ３３に印加すると共に、図示しない磁界発生装置によって磁界３２を発生させることにより、プラズマチャンバ３１内にプラズマ３５を発生させてウェハ４０をプラズマ３５に曝す。
【００３３】
ウェハ４０をプラズマ３５に曝すと、図１に示すように、電子遮蔽効果によってセンサ５０内のコンタクトホール５７の中間及び底に、チャージアップが発生する。即ち、プラズマ３５から入射する電子ｅが、下部電極５３より中間電極５５の方が多く蓄積し、この中間電極５５より上部電極５６の方が多く蓄積し、コンタクトホールパターン表面と中間電極５５との間、更に、中間電極５５とコンタクトホール５７の底との間に、それぞれ電荷の偏りができる。そのため、上部電極５６、中間電極５５、及び下部電極５３間にそれぞれ電位差が発生する。この時、上部電極５６の電圧Ｖ１、中間電極５５の電圧Ｖ２、及び下部電極５３の電圧Ｖ３に対応する電圧値を各電圧計６２，６５，６８でそれぞれ計測し、上部電極５６及び下部電極５３間の電位差ΔＶ１（＝Ｖ３−Ｖ１）と、上部電極５６及び中間電極５５間の電位差ΔＶ２（＝Ｖ２−Ｖ１）と、中間電極５５及び下部電極５３間の電位差ΔＶ３（＝Ｖ３−Ｖ２）とを算出し、モニタリングする。
【００３４】
（実施例１の効果）
図１において抵抗素子６１，６４，６７を設けない先の発明の利点（１）と不具合な点（２）、及び、抵抗素子６１，６４，６７を設けた本実施例１の効果（３）を以下説明する。
【００３５】
（１）  抵抗素子６１，６４，６７を設けない先の発明の利点
図３は、図１において抵抗素子６１，６４，６７を設けない先の発明の動作を説明するための図（ダメージによる穴が発生していない場合の図）である。
【００３６】
先の発明では、例えば、図３に示すように、各配線５８，５９，６０にそれぞれ抵抗素子６１，６４，６７を接続していない。このようなセンサ５０を貼着したウェハ４０をプラズマ３５に曝すと、電子遮蔽効果により、センサ５０内のコンタクトホール５７のアスペクト比が大きい程、コンタクトホール底に電子ｅが到達し難くなり、コンタクトホール５７の中間及び底に、チャージアップが発生し、上部電極５６、中間電極５５、及び下部電極５３間にそれぞれ電位差ΔＶ１，ΔＶ２，ΔＶ３が発生する。そのため、各電圧計６２，６５，６８によって上部電極５６、中間電極５５、及び下部電極５３の電圧Ｖ１，Ｖ２，Ｖ３をそれぞれ計測し、コンタクトホールパターン中に発生するチャージアップを上部電極５６、中間電極５５、及び下部電極５３間の各電位差ΔＶ１，ΔＶ２，ΔＶ３として観察することができる。しかも、その電位差ΔＶ１，ΔＶ２，ΔＶ３をプラズマ発生中に計測するので、リアルタイムでチャージアップを観察することができる。よって、プロセス条件を最適化し、チャージアップ起因の歩留り低下を改善できる。
【００３７】
又、プラズマ３５により、コンタクトホール５７の内壁にもチャージアップが起きるので、ＬＳＩ製品等でコンタクトホール５７をプラズマエッチングで形成する際は、エッチングを促進する正イオンｈがコンタクトホール内壁の電位の影響を受けてコンタクトホール底方向への軌道が曲がり、内壁に衝突してこの内壁がエッチングされる現象が起きる。コンタクトホール５７の内壁のエッチングが顕著であると、製品歩留りが悪くなる等の問題となる。よって、コンタクトホール内壁の電位はプラズマ３５からの正イオンｈの軌道に影響を与えるので、中間電極５５を設けることにより、上部電極５６と下部電極５３との間のコンタクトホール内壁の電位を電圧計６５で観測できるので、コンタクトホール５７内のチャージアップをより詳細に調べることが可能になる。
【００３８】
（２）  抵抗素子６１，６４，６７を設けない先の発明の不具合な点
図４は、図１において抵抗素子６１，６４，６７を設けない先の発明の動作を説明するための図（ダメージによる穴が発生している場合の図）である。
【００３９】
先の発明では、例えば、図４に示すように、ＲＦバイアス電源３４により、プラズマ条件下で高パワー（例えば、２００Ｗ位）を印加し続けた場合（数秒間）、センサ５０の電極５６，５５，５３及びこの電極間絶縁膜５４に過剰な電流が流れ、各電極５６，５５，５３の絶縁膜や電極間の絶縁膜５４がダメージを受け、センサ５０のコンタクトホールパターンが形成されている箇所に直径数十ミクロン〜数百ミクロンの穴７０が発生する場合がある（例えば、アスペクト比１以下の穴）。発生した穴７０の底の殆どは下部電極５３であるため、この下部電極５３はプラズマ３５に対して穴７０の広さの分だけ露出することになる。一般に、アスペクト比が小さい溝ほど、プラズマから入射する電子は溝の深い所まで到達し易く、溝の側壁や底に蓄積される電子の偏りが小さいため、溝中の電圧の深さ依存性は小さい。
【００４０】
本来、本センサ５０はコンタクトホール５７のアスペクト比が大きいため（例えば、３以上）、プラズマ３５からの電子ｅ（センサ表面に対して垂直ではない角度で入射する電子ｅ）はコンタクトホール５７の内壁に衝突してしまい、コンタクトホール５７中の深い位置の電極ほど電子ｅは到達し難い（電子遮蔽効果）。よって、本センサ５０はコンタクトホール５７のアスペクト比に対応した大きさの電極間電位差ΔＶ１，ΔＶ２，ΔＶ３を、電子遮蔽効果の強さとして計測するものである。
【００４１】
従って、ダメージにより小アスペクト比の穴７０が発生すると、この小さなアスペクト比に対応した電極間電位差（例えば、ΔＶ１’＝Ｖ３’−Ｖ１’）に変化してしまうので、穴７０の発生前の電位差ΔＶ１より穴７０の発生後の電位差ΔＶ１’が小さくなる。これにより、センサ５０に形成されたコンタクトホール５７のアスペスト比に対応した大きさの電位差ΔＶ１，ΔＶ２，ΔＶ３が各電極５６，５５，５３間に発生しないという問題が生じる虞がある。一般にプラズマエッチング等のプロセス処理時間は、数十秒以上かかる。よって、高パワーのプラズマ３５を印加し続けた場合、プロセス処理が終了する前にセンサ５０に穴７０が発生すると、穴７０が発生してからプロセス処理が終了するまでの間、電子遮蔽効果の強さをモニタできないという不都合が生じる。
【００４２】
（２）  抵抗素子６１，６４，６７を設けた本実施例１の効果
本実施例１によれば、前記先の発明の不都合を解消するために、各電極５６，５５，５３と各電圧計６２，６５，６８との間に抵抗素子６１，６４，６７をそれぞれ直列に接続したので、各電極５６，５５，５３と各電圧計６２，６５，６８のグランド端子６３，６６，６９との間に過剰な電流（例えば、０．１μＡ以上の電流）が流れない。又、各電極５６，５５，５３と各電圧計６２，６５，６８のグランド端子６３，６６，６９との間に流れる電流の大きさに比例して、各電極間絶縁膜５４中、及び、コンタクトホール側壁の絶縁膜部分に流れる電流も大きいと考えられるため、電極間の絶縁膜５４にも過剰な電流が流れなくなる。従って、ＲＦバイアス電源３４によって高パワーを印加し続けても、電極５６，５５，５３や電極間絶縁膜５４にダメージが発生し難くなり、センサ５０のコンタクトホールパターンが存在する箇所に穴７０が発生しなくなる。そのため、コンタクトホール５７のアスペクト比に対応した大きさの電位差ΔＶ１，ΔＶ２，ΔＶ３が電極５６，５５，５３間に発生することが期待できる。よって、プラズマプロセス処理が開始されてから終了するまでの時間（数十秒以上）において、電子遮蔽効果の強さをモニタできる。
【実施例２】
【００４３】
（実施例２のプラズマモニタリングシステム）
図５は、本発明の実施例２を示すプラズマモニタリングシステムの概略の構成図であり、実施例１のプラズマプロセス検出用センサ５０を示す図１中の要素と共通の要素には共通の符号が付されている。
【００４４】
本実施例２のプラズマモニタリングシステムでは、実施例１のラズマプロセス検出用センサ５０における各電圧計６２，６５，６８が、各データ送信用ケーブル７１，７２，７３を介して、監視手段（例えば、パーソナルコンピュータ、以下「パソコン」という。）７４に接続されている。
【００４５】
各電圧計６２，６５，６８は、計測した電圧値データをそれぞれ各データ送信用ケーブル７１，７２，７３を介してパソコン７４へ送信できる構成になっている。パソコン７４は、各電圧計６２，６５，６８で計測された各電圧値データを受信し、センサ５０の各電極５６，５５，５３と各電圧計６２，６５，６８との間に接続された各抵抗素子６１，６４，６７で電圧降下した分、電圧値を増加してアウトプットするように自動編集する機能を有している。各電圧計６２，６５，６８で計測された電圧値データは、次式によって実際の電極５６，５５，５３の電圧値Ｖ１，Ｖ２，Ｖ３に変換できる。
アウトプットされる電圧値（実際の電極の電圧値）
＝電圧計で計測される電圧値×［（抵抗素子のインピーダンス＋電圧計の入力端
子・グランド端子間のインピーダンス）／電圧計の入力端子・グランド端子間
のインピーダンス］
【００４６】
そのため、パソコン７４は、例えば、各電圧計６２，６５，６８から受信した電圧値データを、センサ５０の各電極５６，５５，５３と各電圧計６２，６５，６８との間に接続された各抵抗素子６１，６４，６７で電圧降下した分、電圧値を自動的に増加させて、画面上に表示させるためのソフトウェアがインストールされており、その画面上において、実際にセンサ５０の各電極５６，５５，５３で発生している電圧値を表示し、又、各電極５６，５５，５３の電圧値とこれらの差である各電極間の電位差ΔＶ１，ΔＶ２，ΔＶ３を表示する機能を有している。その他の構成は、実施例１と同様である。
【００４７】
（実施例２のプラズマモニタリング方法）
図５のセンサ５０が貼着された図２のウェハ４０をプラズマ３５に曝すと、電子遮蔽効果によって上部電極５６、中間電極５５、下部電極５３の順に多くプラズマ３５から入射する電子ｅが蓄積される。そのため、各電極５６，５５，５３間に電位差ΔＶ１，ΔＶ２，ΔＶ３が発生し、各電極５６，５５，５３の電圧Ｖ１，Ｖ２，Ｖ３に対応した電圧値が各電圧計６２，６５，６８で計測され、この電圧値データが各ケーブル７１，７２，７３を介してパソコン７４へ送信される。パソコン７４は、受信した各電圧計６２，６５，６８の電圧値データに対して、各抵抗素子６１，６４，６７で電圧降下した分増加するように自動編集し、この編集結果を画面上に表示する。表示された各電極５６，５５，５３の電圧値の差が、各電極間の電位差ΔＶ１，ΔＶ２，ΔＶ３となる。
【００４８】
（実施例２の効果）
実施例１では、ＲＦバイアス電源３４により高パワーを印加し続けた場合（例えば、数秒以上）でも、センサ５０にダメージ起因の穴７０が発生することを防ぎ、センサ５０に形成されたコンタクトホール５７のアスペクト比に対応した電極間電位差ΔＶ１，ΔＶ２，ΔＶ３が発生することが期待できる。しかし、電極・電圧計間に直列接続した抵抗素子６１，６４，６７で電圧降下が起きるため、電極５６，５５，５３の電圧Ｖ１，Ｖ２，Ｖ３は実際より小さく電圧計６２，６５，６８で計測されてしまう。これは電極間の電位差ΔＶ１，ΔＶ２，ΔＶ３が実際より小さく計測されることを意味する。
【００４９】
例えば、実際に上部電極５６に発生している電圧をＶ１、下部電極５３に発生している電圧をＶ３として、上部電極５６及び電圧計６２間の抵抗素子６１で２＊Ｖ１／３電圧降下し、下部電極５３及び電圧計６８間の抵抗素子６７で２＊Ｖ３／３電圧降下すると仮定する。すると、実際の上部電極５６及び下部電極５３間の電位差ΔＶ１は（Ｖ１−Ｖ３）である。しかし、抵抗素子６１，６７で電圧降下しているため、上部電極５６に接続されている電圧計６２はＶ１−２＊Ｖ１／３＝Ｖ１／３の電圧値が計測され、下部電極５３に接続されている電圧計６８ではＶ３−２＊Ｖ３／３＝Ｖ３／３の電圧値が計測されるため、電圧計６２，６８で計測された電圧値の差ΔＶ１’は（Ｖ１−Ｖ３）／３となる。つまり、抵抗素子６１，６７で電圧降下した分、実際の電極間電位差ΔＶ１（＝Ｖ１−Ｖ３）より小さな電位差ΔＶ１’＝（Ｖ１−Ｖ３）／３が計測されてしまう。
【００５０】
そこで、実施例２では、電圧計６２，６５，６８で計測された生データに対して、例えば、パソコン７４内にインストールされたソフトウェアによって、抵抗素子６１，６４，６７での電圧降下分を自動的に増加して、パソコン画面上に表示する構成になっているので、電極・電圧計間に抵抗素子６１，６４，６７を接続しても、実際にセンサ５０の各電極５６，５５，５３に発生している電圧Ｖ１，Ｖ２，Ｖ３を知り、実際の各電極間電位差ΔＶ１，ΔＶ２，ΔＶ３を計測することが可能となる。
【００５１】
（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。その利用形態や変形例としては、例えば、次の（ｉ）〜（ｉｉｉ）のようなものがある。
（ｉ）  本発明では、図示のプラズマ処理装置３０、及びセンサ５０の構成や製造方法等を、図示以外のものに変更しても良い。例えば、図２のプラズマ処理装置３０は、マグネトロン型ＲＩＥ装置以外の他の誘導結合（ＩＣＰ）型ＲＩＥ装置等により構成しても良い。又、図１及び図５のセンサ５０において、中間電極５５を省略しても良い。
（ｉｉ）  図２に示すプラズマモニタリングシステムでは、プラズマ処理装置３０を備えているが、使用方法等によっては、図１に示すセンサ５０及び電圧計６２，・・・によりプラズマモニタリングシステムを構成したり、あるいは、１つ又は複数のセンサ５０が装着されたセンサ付きウェハ４０と電圧計６２，・・・とによりプラズマモニタリングシステムを構成しても良い。この際、電圧計６２，・・・及び抵抗素子６１，・・・を小型化し、この小型化した電圧計６２，・・・及び抵抗素子６１，・・・と他の回路部品（例えば、駆動用電池やデータ蓄積用メモリ等）とをセンサ５０内あるいはセンサ付きウェハ４０内に内蔵させれば、プラズマモニタリングシステムを小型化できて使い勝手が良い。
（ｉｉｉ）  実施例では、プラズマを用いた半導体製造プロセスについて説明したが、本発明は、半導体製造プロセス以外の平面パネル製造等といった他のプラズマを用いる全ての製造プロセスに応用可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１である図２中に示すプラズマプロセス検出用センサの概略の断面図である。
【図２】本発明の実施例１を示すプラズマモニタリングシステムの概略の構成図である。
【図３】図１において抵抗素子を設けない先の発明の動作を説明するための図（ダメージによる穴が発生していない場合の図）である。
【図４】図１において抵抗素子を設けない先の発明の動作を説明するための図（ダメージによる穴が発生している場合の図）である。
【図５】本発明の実施例２を示すプラズマモニタリングシステムの概略の構成図である。
【図６】従来のプラズマモニタリングシステムを示す概略の構成図である。
【図７】自己整合バイアスの説明図である。
【符号の説明】
【００５３】
３０      プラズマ処理装置
３１      プラズマチャンバ
３３      ステージ
３４      ＲＦバイアス電源
４０      ウェハ
５０      センサ
５３，５５，５６      電極
５４      絶縁膜
６１，６４，６７      抵抗素子
６２，６５，６８      電圧計
７４      パソコン
【図１】
0005255907.tif 000002
【図２】
0005255907.tif 000003
【図３】
0005255907.tif 000004
【図４】
0005255907.tif 000005
【図５】
0005255907.tif 000006
【図６】
0005255907.tif 000007
【図７】
0005255907.tif 000008