(57)【特許請求の範囲】
【請求項１】
ヘテロ接合バイポーラトランジスタに形成されかつＡｕ層を有する電極構造において、
上記Ａｕ層よりも前記ヘテロ接合バイポーラトランジスタの本体側にＷからなるバリアメタル層を有し、
前記ヘテロ接合バイポーラトランジスタのＩｎＧａＡｓ層上にＴｉからなるコンタクト用金属層を有し、
前記コンタクト用金属層の上に前記バリアメタル層が形成され、さらに前記バリアメタル層の上に前記Ａｕ層が形成されていて、
上記コンタクト用金属層の厚さを１〜１０ｎｍにしたこと、
を特徴とする電極構造。
【請求項２】
前記バリアメタル層の厚さを１０〜３００ｎｍにしたことを特徴とする請求項１に記載の電極構造。
【請求項３】
Ａｕ層を有するエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、
前記エミッタ電極が請求項１に記載の電極構造を有することを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項３に記載のヘテロ接合バイポーラトランジスタを製造する方法において、
ベース層上にエミッタ層、エミッタコンタクト層、Ｔｉからなるコンタクト用金属層、Ｗからなるバリアメタル層を順次積層する工程と、
前記バリアメタル層上に前記Ａｕ層を含む低抵抗金属層を形成する工程と、
前記低抵抗金属層をエッチングマスクにして上記エミッタ層、上記エミッタコンタクト層、上記コンタクト用金属層および上記バリアメタル層を選択的にエッチングする工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電極構造、ヘテロ接合バイポーラトランジスタ、電極構造の製造方法およびヘテロ接合バイポーラトランジスタの製造方法に関するものである。
【背景技術】
【０００２】
ＩｎＰ系のヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、高速かつ低消費電力動作に優れた半導体素子であり、光通信システム電子回路への応用が期待されている。他の半導体素子同様、ヘテロ接合バイポーラトランジスタの実用化の際に最も重要な課題は信頼性である。特に、ヘテロ接合バイポーラトランジスタの場合、長期間の通電による電流利得の劣化が課題である。この電流利得の劣化はエミッタミサおよび外部ベース層における再結合電流増加が原因であり、いかに再結合電流を抑制するかが重要となる。そして、再結合電流を抑制する手段として、外部ベース層上にパッシベーション構造（レッジ構造）を設ける手法が提案されている。
【０００３】
図１０は従来のレッジ構造を備えたヘテロ接合バイポーラトランジスタの概略断面図である。図に示すように、ＩｎＰからなる半絶縁性の基板２１上にｎ＋型ＩｎＰからなるサブコレクタ層２２が形成され、サブコレクタ層２２上にｎ−型ＩｎＧａＡｓからなるコレクタ層２３が形成され、コレクタ層２３上にｐ＋型ＩｎＧａＡｓからなるベース層２４が形成され、ベース層２４上にｎ型ＩｎＰからなるエミッタ層２５が形成され、エミッタ層２５上にｎ＋型ＩｎＧａＡｓからなるエミッタコンタクト層２６が形成され、エミッタ層２５、エミッタコンタクト層２６の側面を覆うシリコン窒化膜２７が形成され、エミッタコンタクト層２６に接続されかつＴｉ／Ｐｔ／Ａｕからなるエミッタ電極２８が形成され、サブコレクタ層２２上にコレクタ電極２９が形成され、ベース層２４上にベース電極３０が形成され、素子全体を覆う層間絶縁膜３１が形成され、エミッタ電極２８と接続された引き出し配線３２が形成されている。
【０００４】
このヘテロ接合バイポーラトランジスタにおいては、ベース層２４はエミッタ層２５で被覆されており、エミッタ層２５はシリコン窒化膜２７で被覆されており、ベース層２４上のエミッタ層２５は空乏化されるため、エミッタミサおよびベース層２４における再結合電流が抑制され、電流利得の劣化が緩和されてデバイス寿命が増加することが期待される。実際、このヘテロ接合バイポーラトランジスタにおいては、連続通電試験により得られたデバイス寿命（Mean time to failure : MTTF）は、１２５℃で外挿した場合には１×１０８時間以上であることが報告されている。なお、連続通電試験で使用されたヘテロ接合バイポーラトランジスタはエミッタサイズが１μｍ×４μｍ、平均性能は電流利得５７、遮断周波数ｆｔ、最大発振周波数ｆmaxはそれぞれコレクタ電流密度１ｍＡ／μｍ２で１６９ＧＨｚ、２５５ＧＨｚである。
【０００５】
以上述べたように、レッジ構造を備えることにより、高速動作と信頼性が両立されたヘテロ接合バイポーラトランジスタが実現されている。
【非特許文献１】深井他、電子情報通信学会論文誌Ｃ、Vol.J89-C, No.9, pp.589-596
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ヘテロ接合バイポーラトランジスタの動作速度を向上させるためには、エミッタサイズの縮小とともに高電流密度動作が要求される。たとえば、遮断周波数ｆｔ、最大発振周波数ｆmaxが３００ＧＨｚ以上の特性を持つヘテロ接合バイポーラトランジスタを実現するためには、エミッタ幅を０．５μｍ、コレクタ電流密度を５ｍＡ／μｍ２にし、寄生成分（エミッタ抵抗やベース・コレクタ容量等）を低減する必要がある。しかしながら、コレクタ電流密度を増加させると、ヘテロ接合バイポーラトランジスタの信頼性が損なわれてしまう。
【０００７】
図１１は図１０に示したヘテロ接合バイポーラトランジスタの連続通電試験の結果を示すグラフである。縦軸には室温で測定した当初値に対する電流利得（％）を示し、横軸には通電時間（ｈ）を示しており、環境温度は１９５℃、コレクタ電流密度は５ｍＡ／μｍ２であり、ストレス条件はＶＣＢ＝０Ｖである。このグラフから明らかなように、１００時間までは電流利得は緩やかに減少するのに対して、１００時間を経過すると、電流利得が突然劣化する。
【０００８】
さらに、電流利得が突然劣化したデバイス断面を透過型電子顕微鏡（ＴＥＭ）により観察したところ、エミッタ電極２８のＡｕがエレクトロマイグレーションによってエミッタコンタクト層２６からエミッタ層２５およびベース層２４へ拡散していることが明らかになった。つまり、エミッタ電極２８のＡｕの拡散により、エミッタ・ベース間がショートして突然劣化に至ったと考えられる。この突然劣化はコレクタ電流密度が２ｍＡ／μｍ２以上の場合に特に顕著に現れる。この実験結果により、従来のヘテロ接合バイポーラトランジスタにおいては、動作速度の向上を図るために高電流密度動作にすると信頼性が確保できないことが分かる。
【０００９】
このように、エミッタ電極２８からエミッタコンタクト層２６を介したエミッタ層２５、ベース層２４へのＡｕの拡散はエミッタ・ベース間のショートを起こすので問題となるが、エミッタコンタクト層２６、エミッタ層２５が十分厚ければ、Ａｕ拡散層がベース層２４へ到達しないので、重要な問題にはならない。しかしながら、実際のヘテロ接合バイポーラトランジスタを良好な高周波特性で動作させようとすれば、以下のようにＡｕの拡散の影響を防止できるほどエミッタコンタクト層２６、エミッタ層２５を厚くすることはできない。
【００１０】
すなわち、エミッタコンタクト層２６の厚さはコンタクト抵抗を低くするために１０ｎｍ以上である必要があるが、エミッタコンタクト層２６が厚すぎると、加工時のエッチング量が増加してアスペクト比が保てなくなり、加工精度が低下する。例えば、０．５μｍ幅のエミッタコンタクト層２６を加工するとすれば、エッチング量は１００ｎｍ厚さ程度が限界になる。したがって、エミッタコンタクト層２６の厚さは１００ｎｍ以下である必要がある。また、エミッタ層２５が薄すぎると、エミッタ・ベース間容量が増加して高周波特性が劣化する原因になるので、エミッタ層２５のキャリア濃度が５×１０１６〜１×１０１８ｃｍ−３の場合、エミッタ層２５の厚さは１０ｎｍ以上である必要があるが、エミッタ層２５が厚すぎると、エミッタ抵抗が増加して高周波特性が劣化する原因になるので、エミッタ層２５の厚さは５０ｎｍ以下である必要がある。このように、Ａｕの拡散の影響を防止できるほどにエミッタコンタクト層２６、エミッタ層２５を厚くすることはできない。
【００１１】
さらに、図１０に示した従来のヘテロ接合バイポーラトランジスタにおいては、エミッタメサを形成した後にエミッタ電極２８を形成しているから、ステッパのアライメント精度を考慮すると、どうしてもエミッタ電極２８はエミッタメサよりも０．１μｍ以上小さくせざるをえない。仮に、エミッタ層２５の幅を０．５μｍ程度まで縮小した場合、エミッタ電極２８の幅を０．４μｍ以下にせざるをえなくなり、エミッタコンタクトの抵抗の増加を招き、高周波特性を犠牲にしてしまう。
【００１２】
本発明は上述の課題を解決するためになされたもので、Ａｕの拡散を抑制することができる電極構造およびその製造方法、電流利得が突然劣化するのを防止することができるヘテロ接合バイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
この目的を達成するため、本発明においては、ヘテロ接合バイポーラトランジスタに形成されかつＡｕ層を有する電極構造において、上記Ａｕ層よりも前記ヘテロ接合バイポーラトランジスタの本体側にＷからなるバリアメタル層を有し、前記ヘテロ接合バイポーラトランジスタのＩｎＧａＡｓ層上にＴｉからなるコンタクト用金属層を有し、前記コンタクト用金属層の上に前記バリアメタル層が形成され、さらに前記バリアメタル層の上に前記Ａｕ層が形成されていて、上記コンタクト用金属層の厚さを１〜１０ｎｍにする。
【００１６】
この場合、前記バリアメタル層の厚さを１０〜３００ｎｍにしてもよい。
【００１７】
また、Ａｕ層を有するエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、上記エミッタ電極を上記の電極構造とする。すなわち、上記エミッタ電極を、上記Ａｕ層よりも前記ヘテロ接合バイポーラトランジスタの本体側にＷからなるバリアメタル層を有し、前記ヘテロ接合バイポーラトランジスタのＩｎＧａＡｓ層上にＴｉからなるコンタクト用金属層を有し、前記コンタクト用金属層の上に前記バリアメタル層が形成され、さらに前記バリアメタル層の上に前記Ａｕ層が形成されていて、上記コンタクト用金属層の厚さを１〜１０ｎｍにした電極構造とする。また、上記バリアメタル層の厚さを１０〜３００ｎｍにしてもよい。
【００１９】
また、上記のヘテロ接合バイポーラトランジスタを製造する方法において、ベース層上にエミッタ層、エミッタコンタクト層、Ｔｉからなるコンタクト用金属層、Ｗからなるバリアメタル層を順次積層する工程と、上記バリアメタル層上に上記Ａｕ層を含む低抵抗金属層を形成する工程と、上記低抵抗金属層をエッチングマスクにして上記エミッタ層、上記エミッタコンタクト層、上記コンタクト用金属層および上記バリアメタル層を選択的にエッチングする工程とを行なう。
【発明の効果】
【００２０】
本発明に係る電極構造においては、バリアメタル層によりＡｕがヘテロ接合バイポーラトランジスタの本体へ拡散するのを抑制することができる。
【００２１】
また、ヘテロ接合バイポーラトランジスタのＩｎＧａＡｓ層上にＴｉからなるコンタクト用金属層を形成したときには、電極とヘテロ接合バイポーラトランジスタのＩｎＧａＡｓ層との密着性が増加し、コンタクト抵抗が低くなる。
【００２２】
また、コンタクト用金属層の厚さを１０ｎｍ以下にしたときには、Ｔｉのヘテロ接合バイポーラトランジスタの本体への拡散がほとんど起こらない。
【００２３】
また、バリアメタル層の厚さを１０〜３００ｎｍにしたときには、バリアメタル層の機械的な強度は十分である。
【００２４】
本発明に係るヘテロ接合バイポーラトランジスタにおいては、バリアメタル層によりＡｕがエミッタ層、ベース層へ拡散するのを抑制することができるから、電流利得が突然劣化するのを防止することができる。そして、エミッタ電極にエミッタコンタクト層と接したＴｉからなるコンタクト用金属層を形成したときには、エミッタ電極とエミッタコンタクト層との密着性が増加し、コンタクト抵抗が低くなるので、高周波特性が良好となる。また、コンタクト用金属層の厚さを１０ｎｍ以下にしたときには、Ｔｉのエミッタコンタクト層への拡散がほとんど起こらない。また、バリアメタル層の厚さを１０〜３００ｎｍにしたときには、バリアメタル層の機械的な強度は十分である。
【００２５】
また、本発明に係る電極構造の製造方法においては、バリアメタル層によりＡｕが半導体素子の本体へ拡散するのを抑制することができる。
【００２６】
また、本発明に係るヘテロ接合バイポーラトランジスタの製造方法においては、バリアメタル層によりＡｕがエミッタ層、ベース層へ拡散するのを抑制することができるから、電流利得が突然劣化するのを防止することができ、また低抵抗金属層をエッチングマスクにしてエミッタメサを形成しているから、エミッタ電極をエミッタメサと同一の大きさにすることができるので、エミッタコンタクトの抵抗が増加しないため、高周波特性が良好である。
【発明を実施するための最良の形態】
【００２７】
図１は本発明に係るエミッタ電極構造を有するヘテロ接合バイポーラトランジスタ、すなわち本発明に係るヘテロ接合バイポーラトランジスタを示す概略断面図である。図に示すように、ＩｎＰからなる半絶縁性の基板１上にｎ＋型ＩｎＰからなるサブコレクタ層２が形成され、サブコレクタ層２上に厚さが１５０ｎｍのｎ−型ＩｎＧａＡｓからなるコレクタ層３が形成され、コレクタ層３上に厚さが３５ｎｍのｐ＋型ＩｎＧａＡｓからなるベース層４が形成され、ベース層４上に厚さが５０ｎｍのｎ型ＩｎＰからなるエミッタ層５が形成されている。また、エミッタ層５上に厚さが１００ｎｍのｎ＋型ＩｎＧａＡｓからなるエミッタコンタクト層６が形成され、基板１、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタコンタクト層６等によりヘテロ接合バイポーラトランジスタの本体が構成されている。また、エミッタコンタクト層６上に厚さが１０ｎｍ以下のＴｉからなるコンタクト用金属層７が形成され、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８が形成され、バリアメタル層８の厚さは１０〜３００ｎｍである。また、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９が形成され、コンタクト用金属層７、バリアメタル層８および低抵抗金属層９によりエミッタ電極が構成されている。そして、低抵抗金属層９の基板側のＴｉ層、基板側のＰｔ層、Ａｕ層、外側のＰｔ層、外側のＴｉ層のそれぞれの厚さは３０、２０、３５０、３０、７０ｎｍである。また、エミッタ層５、エミッタコンタクト層６、エミッタ電極の側面を覆うシリコン窒化膜１０が形成され、エミッタメサ周辺部にエミッタ層５が一部張り出したレッジ構造が形成されている。また、ベース層４上にベース電極１１が形成され、サブコレクタ層２上にコレクタ電極１２が形成され、素子全体を覆いかつベンゾシクロブテン（ＢＣＢ）樹脂からなる層間絶縁膜１３が形成され、エミッタ電極の低抵抗金属層９と接続された引き出し配線１４が形成されている。
【００２８】
図１に示したエミッタ電極構造、ヘテロ接合バイポーラトランジスタにおいては、エミッタ電極がバリアメタル層８を有しているから、エミッタ電極の低抵抗金属層９がＡｕ層を有していたとしても、バリアメタル層８によりＡｕがエミッタ層５、ベース層４へ拡散するのを抑制することができるので、コレクタ電流密度が２ｍＡ／μｍ２以上であっても、電流利得が突然劣化するのを防止することができる。このようなＡｕの拡散を防止するためには、バリアメタル層８の厚さは１０ｎｍ以上必要である。また、バリアメタル層８の厚さが３００ｎｍを越えると、ＩｎＧａＡｓ層の格子定数との関係で大きな応力が発生する。この応力によりバリアメタル層８がはがれるので問題となる。したがって、このバリアメタル層８の厚さは１０ｎｍ以上３００ｎｍ以下であることが必要である。
【００２９】
図２は図１に示したヘテロ接合バイポーラトランジスタの連続通電試験の結果を示すグラフである。縦軸には室温で測定した当初値に対する電流利得（％）を示し、横軸には通電時間（ｈ）を示しており、環境温度は１９５℃、コレクタ電流密度５ｍＡ／μｍ２であり、ストレス条件はＶＣＢ＝０Ｖである。このグラフから明らかなように、１０００時間を経過しても電流利得の突然劣化が見られない。
【００３０】
また、バリアメタル層８とエミッタコンタクト層６（半導体素子の本体表面）との間にＴｉからなるコンタクト用金属層７を挿入しているから、コンタクト用金属層７によりエミッタ電極とエミッタコンタクト層６との密着性が増加し、コンタクト抵抗が低くなるので、高周波特性が良好である。すなわち、コンタクト用金属層７を挿入せずにバリアメタル層８を直接エミッタコンタクト層６上に形成した場合でも、Ａｕの拡散の抑制という効果を有するが、コンタクト用金属層７を挿入したときには、コンタクト用金属層７を挿入しない場合と比較してコンタクト抵抗は２／３であり、遮断周波数ｆｔは２０〜３０Ｇ向上する。このようなコンタクト用金属７の効果を得るためには１ｎｍ以上の厚さが必要である。
【００３１】
また、コンタクト用金属層７の厚さは１０ｎｍ以下であるから、Ｔｉのエミッタコンタクト層６（半導体素子の本体）への拡散がほとんど起こらない。
【００３２】
また、Ｗからなるバリアメタル層８はＩｎＰからなる基板１との応力の差が大きいが、バリアメタル層８の厚さが１０〜３００ｎｍであるから、バリアメタル層８の機械的な強度は十分である。
【００３３】
そして、このヘテロ接合バイポーラトランジスタはエミッタサイズが０．５μｍ×３μｍにおいて電流利得６０、コレクタ電流密度５ｍＡ／μｍ２で、遮断周波数ｆｔが３３０ＧＨｚ、最大発振周波数ｆmaxが３００ＧＨｚであり、高速動作も実現されている。
【００３４】
つぎに、図３〜図９により図１に示した電極構造、ヘテロ接合バイポーラトランジスタを製造する方法すなわち本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法を説明する。
【００３５】
まず、図３に示すように、基板１上にサブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５およびエミッタコンタクト層６を順次積層する。つぎに、エミッタコンタクト層６上に厚さが５ｎｍのコンタクト用金属層７を蒸着により形成する。つぎに、コンタクト用金属層７上に厚さが２００ｎｍのバリアメタル層８をスパッタ法により形成する。
【００３６】
つぎに、図４に示すように、バリアメタル層８上に厚さが５００ｎｍの低抵抗金属層９をリフトオフ法により形成する。そして、低抵抗金属層９の幅を０．５μｍとし、長さを３μｍとする。
【００３７】
つぎに、図５に示すように、低抵抗金属層９をマスクにして、ＳＦ６ガスを用いた反応性イオンエッチング（Reactive ion etching : RIE）によりバリアメタル層８、コンタクト用金属層７を選択的にドライエッチングする。つぎに、低抵抗金属層９をマスクにして、塩素ガスを用いた反応性イオンエッチングによりエミッタコンタクト層６を選択的にドライエッチングするとともに、厚さが５０ｎｍのエミッタ層５を２０ｎｍ程度ドライエッチングする。なお、ドライエッチングの際は、低抵抗金属層９の最上層がＴｉ層またはＰｔ層となるように、低抵抗金属層９の上層のＴｉ層およびＰｔ層を十分に厚くしなければならない。万が一、ドライエッチングの際に低抵抗金属層９の最上層がＡｕ層であると、Ａｕが周囲に飛び散ってしまい、Ａｕがエミッタ層５に付着し、信頼性を損ねる。
【００３８】
つぎに、図６に示すように、プラズマＣＶＤによりシリコン窒化膜１０をウエハ全面に堆積する。
【００３９】
つぎに、図７に示すように、低抵抗金属層９より片側が０．３μｍ大きいレジストマスクを形成し、反応性イオンエッチングによりシリコン窒化膜１０、エミッタ層５を選択的に除去する。つぎに、ベース層４上にベース電極１１をリフトオフ法により形成する。つぎに、ベース層４、コレクタ層３を選択的に除去することによりコレクタメサを形成したのち、サブコレクタ層２上にコレクタ電極１２をリフトオフ法により形成する。つぎに、サブコレクタ層２を選択的に除去することにより素子間分離を行なう。
【００４０】
つぎに、図８に示すように、スピンコート法により層間絶縁膜１３を形成する。
【００４１】
つぎに、図９に示すように、ウェハ全面の層間絶縁膜１３をエッチングすることによりエミッタ電極の低抵抗金属層９を露出させる。その後、引き出し配線１４を形成する。
【００４２】
このような電極構造の製造方法、ヘテロ接合バイポーラトランジスタの製造方法においては、エミッタ電極の低抵抗金属層９がＡｕ層を有していたとしても、バリアメタル層８によりＡｕがエミッタ層５、ベース層４へ拡散するのを抑制することができるから、電流利得が突然劣化するのを防止することができる。また、エミッタ電極の低抵抗金属層９をエッチングマスクにしてエミッタメサを形成しており、Ｔｉからなるコンタクト用金属層７、Ｗからなるバリアメタル層８はＳＦ６ガス、塩素ガスを用いた反応性イオンエッチングによってサイドエッチングはほとんど生じないから、エミッタメサはエミッタ電極と同一の大きさで、幅が０．５μｍ、長さが３μｍである。このため、エミッタコンタクトの抵抗が増加しないから、高周波特性が良好である。
【００４３】
なお、本実施の形態では、Ａｕ拡散防止用のバリアメタル層８の材料としてＷを用いたが、Ａｕ拡散防止用のバリアメタル層の材料としてＷＳｉを用いることも考えられる。しかし、ＷＳｉはＷに比べて比抵抗が一桁以上大きく（ＷＳｉは１００〜２００μΩｃｍ、Ｗは４．９μΩｃｍ）、エミッタサイズが縮小されるほど、エミッタ抵抗を増加させてしまい、高周波数特性を犠牲にしてしまう。加えて、ＷＳｉのＳｉは酸化して高抵抗化しやすく、エミッタ抵抗の増大を招き、高周波特性を犠牲にする。また、ＷＳｉ膜をエミッタコンタクト層上に直接堆積することも考えられるが、その場合にはＴｉに比べてコンタクト抵抗が１桁以上大きくなり（Ｔｉは１×１０−７Ωｃｍ２、Ｗは１．５×１０−７Ωｃｍ２、ＷＳｉは１×１０−６Ωｃｍ２）、遮断周波数ｆｔが１００ＧＨｚ近く劣化し、やはり高周波特性を犠牲にする。さらに、ＷＳｉは低抵抗金属層９をマスクとしてＳＦ６ガスを用いた反応性イオンエッチングで加工すると、サイドエッチングが大きくなるので、低抵抗金属層９よりも幅、長さが小さくなる。このため、エミッタ層５とエミッタコンタクト層６との接触面積が減少し、コンタクト抵抗の増大を招く。したがって、バリアメタル層の材料としてＷを用いるのが望ましい。
【００４４】
なお、上述実施の形態においては、エミッタ層５、エミッタコンタクト層６、エミッタ電極の側面を覆う絶縁膜としてシリコン窒化膜１０を用いたが、他の絶縁膜を用いてもよい。また、上述実施の形態においては、Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を用いたが、Ｔｉ／Ａｕ／Ｔｉ、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ、Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ／Ｔｉからなる低抵抗金属層を用いてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタを示す概略断面図である。
【図２】図１に示したヘテロ接合バイポーラトランジスタの連続通電試験の結果を示すグラフである。
【図３】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図４】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図５】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図６】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図７】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図８】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図９】本発明に係る電極構造、ヘテロ接合バイポーラトランジスタの製造方法の説明図である。
【図１０】従来のヘテロ接合バイポーラトランジスタを示す概略断面図である。
【図１１】図１０に示したヘテロ接合バイポーラトランジスタの連続通電試験の結果を示すグラフである。
【符号の説明】
【００４６】
４…ベース層
５…エミッタ層
６…エミッタコンタクト層
７…コンタクト用金属層
８…バリアメタル層
９…低抵抗金属層
【図１】
0005236931.tif 000002
【図２】
0005236931.tif 000003
【図３】
0005236931.tif 000004
【図４】
0005236931.tif 000005
【図５】
0005236931.tif 000006
【図６】
0005236931.tif 000007
【図７】
0005236931.tif 000008
【図８】
0005236931.tif 000009
【図９】
0005236931.tif 000010
【図１０】
0005236931.tif 000011
【図１１】
0005236931.tif 000012