(57)【特許請求の範囲】
【請求項１】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合す
べく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第
２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１の
インダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第１のキャパシタ、及び、一端が前記第
２の入出力端に接続された第２のキャパシタであり、各々の他端が接続された前記第１の
キャパシタ及び前記第２のキャパシタと、
（３）一端が前記第１の入出力端に接続された第３のインダクタと、
（４）一端が前記第２の入出力端に接続された第４のインダクタと、
（５）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第３のキャパシタと、
（６）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と
、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当
該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物
理的対称に配置されていることを特徴とする整合回路。
【請求項２】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端
ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用
アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第
２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１の
インダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第１のキャパシタ、及び、一端が前記第
２の入出力端に接続された第２のキャパシタであり、各々の他端が接続された前記第１の
キャパシタ及び前記第２のキャパシタと、
（３）一端が前記第１の入出力端に接続された第３のインダクタと、
（４）一端が前記第２の入出力端に接続された第４のインダクタと、
（５）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第３のキャパシタと、
（６）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と
、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当
該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物
理的対称に配置されていることを特徴とする整合回路。
【請求項３】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合す
べく、
（１）一端が前記第１の入出力端に接続された第１のインダクタと
（２）一端が前記第２の入出力端に接続された第２のインダクタと、
（３）一端が前記第１のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第１のキャパシタと、
（４）一端が前記第２のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第２のキャパシタと、
（５）一端が前記第１のキャパシタの他端に接続された第３のインダクタ及び一端が前
記第２のキャパシタの他端に接続された第４のインダクタであり、各々の他端が接続され
た前記第３のインダクタ及び前記第４のインダクタと、
（６）一端が前記第１のキャパシタの他端に接続された第３のキャパシタ及び一端が前
記第２のキャパシタの他端に接続された第４のキャパシタであり、各々の他端が接続され
た前記第３のキャパシタ及び前記第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と
、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当
該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物
理的対称に配置されていることを特徴とする整合回路。
【請求項４】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端
ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用
アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタと
（２）一端が前記第２の入出力端に接続された第２のインダクタと、
（３）一端が前記第１のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第１のキャパシタと、
（４）一端が前記第２のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第２のキャパシタと、
（５）一端が前記第１のキャパシタの他端に接続された第３のインダクタ及び一端が前
記第２のキャパシタの他端に接続された第４のインダクタであり、各々の他端が接続され
た前記第３のインダクタ及び前記第４のインダクタと、
（６）一端が前記第１のキャパシタの他端に接続された第３のキャパシタ及び一端が前
記第２のキャパシタの他端に接続された第４のキャパシタであり、各々の他端が接続され
た前記第３のキャパシタ及び前記第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタと、前記第２、第
４のインダクタ及び前記第２、第４のキャパシタとは、前記第１、第３のインダクタ及び
前記第１、第３のキャパシタの全体としての電気的特性と、前記第２、第４のインダクタ
及び前記第２、第４のキャパシタの全体としての電気的特性とを実質的に同一にすべく、
相互に物理的対称に配置されていることを特徴とする整合回路。
【請求項５】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき前記送
受信回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合す
べく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第
２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１の
インダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第３のインダクタと、
（３）一端が前記第２の入出力端に接続された第４のインダクタと、
（４）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第１のキャパシタと、
（５）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第２のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１のキャパシタと、前記第２、第４のイ
ンダクタ及び前記第２のキャパシタとは、前記第１、第３のインダクタ及び前記第１のキ
ャパシタの全体としての電気的特性と、前記第２、第４のインダクタ及び前記第２のキャ
パシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置さ
れていることを特徴とする整合回路。
【請求項６】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端
ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用
アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第
２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１の
インダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第３のインダクタと、
（３）一端が前記第２の入出力端に接続された第４のインダクタと、
（４）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接
続された第１のキャパシタと、
（５）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接
続された第２のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１のキャパシタと、前記第２、第４のイ
ンダクタ及び前記第２のキャパシタとは、前記第１、第３のインダクタ及び前記第１のキ
ャパシタの全体としての電気的特性と、前記第２、第４のインダクタ及び前記第２のキャ
パシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置さ
れていることを特徴とする整合回路。
【請求項７】
（Ａ）前記第１のインダクタは、前記第１の入出力端の近傍に配置されており、前記第
２のインダクタは、前記第２の入出力端の近傍に配置されていることを特徴とする請求項
１〜６のいずれかに記載の整合回路。
【請求項８】
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を
有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信
装置と、
（ｂ）不平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合
すべく、
（１）第１のキャパシタと、
（２）第２のキャパシタと、
（３）（３ａ）平衡型の第５、第６の入出力端、及び、不平衡型の第７、第８の入出力
端と、
（３ｂ）前記平衡型の第５、第６の入出力端間に接続された第１のインダクタ、
及び、前記不平衡型の第７、第８の入出力端間に接続された第２のインダクタであり、相
互間で誘導結合を生起する前記第１、第２のインダクタと、を有し、
（３ｃ）前記第５の入出力端が、前記第１の入出力端及び前記第１のキャパシタ
の一端に接続され、
（３ｄ）前記第６の入出力端が、前記第２の入出力端及び前記第１のキャパシタ
の他端に接続され、
（３ｅ）前記第７の入出力端が、前記第３の入出力端及び前記第２のキャパシタ
の一端に接続され、
（３ｆ）前記第８の入出力端が、前記第４の入出力端及び前記第２のキャパシタ
の他端に接続されているバラン素子と、を含み、
（Ａ）前記第１、第２のインダクタは、
前記送信部及び前記受信部を含む前記送受信回路が形成されている形成層から絶縁層により遮蔽された第１の
層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を
除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１、第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断され
た第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って
配置されていることを特徴とするバラン回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互に異なるインピーダンスを有する２つの回路を整合させる整合回路、及び、平衡型の回路及び不平衡型の回路を整合させるバラン回路に関する。
【背景技術】
【０００２】
従来、ＰＡＮ（Personal Area Network）のような小規模なネットワークシステムを構成する無線送受信装置は、送受信回路と、送受共用アンテナと、当該無線送受信装置及び当該送受共用アンテナとを整合させる整合回路（インダクタ及びキャパシタを有し、特許文献１〜４に記載の整合回路、受動素子、インダクタに相当する。）とから構成されている。
【０００３】
【特許文献１】特開平１０−２５６４６７号公報
【特許文献２】特開２００４−７９７０１号公報
【特許文献３】特開２００６−６００２９号公報
【特許文献４】特開平９−１６２３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の無線送受信装置は、主に個人的に利用されることから、小型及び安価が求められるにも拘わらず、前記整合回路が、前記送受信回路が実装されているプリント基板上に、当該無線送受信装置の実装とは別個に実装されており、即ち、いわゆる「外付け」されており、その結果、（１）前記無線送受信装置の製造工数が増える、（２）当該無線送受信装置が大型化する（例えば、腕時計のような省スペースが要求される筐体に組み込むことが困難である）、（３）当該無線送受信装置が高価になる等の問題があった。
【課題を解決するための手段】
【０００５】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【０００６】
［適用例１］
適用例１の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１のインダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第１のキャパシタ、及び、一端が前記第２の入出力端に接続された第２のキャパシタであり、各々の他端が接続された前記第１のキャパシタ及び前記第２のキャパシタと、
（３）一端が前記第１の入出力端に接続された第３のインダクタと、
（４）一端が前記第２の入出力端に接続された第４のインダクタと、
（５）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第３のキャパシタと、
（６）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【０００７】
［適用例２］
適用例２の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１のインダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第１のキャパシタ、及び、一端が前記第２の入出力端に接続された第２のキャパシタであり、各々の他端が接続された前記第１のキャパシタ及び前記第２のキャパシタと、
（３）一端が前記第１の入出力端に接続された第３のインダクタと、
（４）一端が前記第２の入出力端に接続された第４のインダクタと、
（５）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第３のキャパシタと、
（６）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第４のキャパシタと、を含み、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【０００８】
［適用例３］
適用例３の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタと
（２）一端が前記第２の入出力端に接続された第２のインダクタと、
（３）一端が前記第１のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第１のキャパシタと、
（４）一端が前記第２のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第２のキャパシタと、
（５）一端が前記第１のキャパシタの他端に接続された第３のインダクタ及び一端が前記第２のキャパシタの他端に接続された第４のインダクタであり、各々の他端が接続された前記第３のインダクタ及び前記第４のインダクタと、
（６）一端が前記第１のキャパシタの他端に接続された第３のキャパシタ及び一端が前記第２のキャパシタの他端に接続された第４のキャパシタであり、各々の他端が接続された前記第３のキャパシタ及び前記第４のキャパシタと、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタからなる一の組と、前記第２、第４のインダクタ及び前記第２、第４のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【０００９】
［適用例４］
整合回路は、
適用例４の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタと
（２）一端が前記第２の入出力端に接続された第２のインダクタと、
（３）一端が前記第１のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第１のキャパシタと、
（４）一端が前記第２のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第２のキャパシタと、
（５）一端が前記第１のキャパシタの他端に接続された第３のインダクタ及び一端が前記第２のキャパシタの他端に接続された第４のインダクタであり、各々の他端が接続された前記第３のインダクタ及び前記第４のインダクタと、
（６）一端が前記第１のキャパシタの他端に接続された第３のキャパシタ及び一端が前記第２のキャパシタの他端に接続された第４のキャパシタであり、各々の他端が接続された前記第３のキャパシタ及び前記第４のキャパシタと、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第４のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１、第３のキャパシタと、前記第２、第４のインダクタ及び前記第２、第４のキャパシタとは、前記第１、第３のインダクタ及び前記第１、第３のキャパシタの全体としての電気的特性と、前記第２、第４のインダクタ及び前記第２、第４のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【００１０】
［適用例５］
適用例５の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき前記送受信回路と、
（ｂ）平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１のインダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第３のインダクタと、
（３）一端が前記第２の入出力端に接続された第４のインダクタと、
（４）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第１のキャパシタと、
（５）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第２のキャパシタと、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１のキャパシタと、前記第２、第４のインダクタ及び前記第２のキャパシタとは、前記第１、第３のインダクタ及び前記第１のキャパシタの全体としての電気的特性と、前記第２、第４のインダクタ及び前記第２のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【００１１】
［適用例６］
適用例６の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信回路と、
（ｂ）不平衡型である、平衡型の第３、第４の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第５の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）一端が前記第１の入出力端に接続された第１のインダクタ、及び、一端が前記第２の入出力端に接続された第２のインダクタであり、各々の他端が接続された前記第１のインダクタ及び前記第２のインダクタと、
（２）一端が前記第１の入出力端に接続された第３のインダクタと、
（３）一端が前記第２の入出力端に接続された第４のインダクタと、
（４）一端が前記第３のインダクタの他端に接続され、他端が前記第３の入出力端に接続された第１のキャパシタと、
（５）一端が前記第４のインダクタの他端に接続され、他端が前記第４の入出力端に接続された第２のキャパシタと、
（Ａ）前記第１〜第４のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１〜第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
（Ｃ）前記第１、第３のインダクタ及び前記第１のキャパシタと、前記第２、第４のインダクタ及び前記第２のキャパシタとは、前記第１、第３のインダクタ及び前記第１のキャパシタの全体としての電気的特性と、前記第２、第４のインダクタ及び前記第２のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【００１２】
［適用例７］
適用例７の整合回路は、適用例１〜適用例６の整合回路であって、
（Ａ）前記第１のインダクタは、前記第１の入出力端の近傍に配置されており、前記第２のインダクタは、前記第２の入出力端の近傍に配置されている。
【００１３】
適用例１〜適用例７の整合回路によれば、前記第１〜第４のキャパシタが、前記第１の層における前記配置可能領域に配置されており、また、前記第１〜第４のキャパシタが、前記第１の層における配置可能領域及び前記第２の層における配置可能領域に亘って形成されていることから、前記送受信回路及び前記整合回路間での電磁結合を回避し、回路の平衡性を良好にしつつ、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【００１４】
［適用例８］
適用例８の整合回路は、
（ａ）（ａ１）電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、（ａ２）平衡型の第１、第２の入出力端で接続されるべき送受信装置と、
（ｂ）不平衡型の第３、第４の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
（１）第１のキャパシタと、
（２）第２のキャパシタと、
（３）（３ａ）平衡型の第５、第６の入出力端、及び、不平衡型の第７、第８の入出力端と、
（３ｂ）前記平衡型の第５、第６の入出力端間に接続された第１のインダクタ、及び、前記不平衡型の第７、第８の入出力端間に接続された第２のインダクタであり、相互間で誘導結合を生起する前記第１、第２のインダクタと、を有し、
（３ｃ）前記第５の入出力端が、前記第１の入出力端及び前記第１のキャパシタの一端に接続され、
（３ｄ）前記第６の入出力端が、前記第２の入出力端及び前記第１のキャパシタの他端に接続され、
（３ｅ）前記第７の入出力端が、前記第３の入出力端及び前記第２のキャパシタの一端に接続され、
（３ｆ）前記第８の入出力端が、前記第４の入出力端及び前記第２のキャパシタの他端に接続されているバラン素子と、を含み、
（Ａ）前記第１、第２のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第１の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
（Ｂ）前記第１、第２のキャパシタは、
前記第１の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第２の層における、前記第１の層の前記非形成領域に対応する配置可能領域とに亘って配置されている。
【００１５】
適用例８のバラン回路によれば、前記第１、第２のキャパシタが、前記第１の層における前記配置可能領域に配置されており、また、前記第１、第２のキャパシタが、前記第１の層における配置可能領域及び前記第２の層における配置可能領域に亘って形成されていることから、前記送受信回路及び前記整合回路間での電磁結合を回避し、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【発明を実施するための最良の形態】
【００１６】
実施例の無線送受信装置について図面を参照して説明する。
《実施例１》
図１は、実施例１の無線送受信装置の構成を示す。実施例１の無線送受信装置Ｄは、当該無線送受信装置Ｄに対向する送受信装置（図示せず。）との間で無線通信を行うべく、図１に示されるように、アンテナＡＴと、整合回路ＭＴと、送受信回路ＴＲとを含む。送受信回路ＴＲと整合回路ＭＴとは、『入出力端』である端子Ｔ１、Ｔ２で接続されており、また、整合回路ＭＴとアンテナＡＴとは、『入出力端』である端子Ｔ３、Ｔ４（平衡回路系用）で接続されている。
【００１７】
アンテナＡＴは、送受共用アンテナであり、例えば、ダイポールアンテナ、ループアンテナ、スロットアンテナ、パッチアンテナである。
【００１８】
図２は、実施例の送受信回路の構成を示す。送受信回路ＴＲは、図２に示されるように、送信部ＴＸと、受信部ＲＸと、切換部ＳＷと、変復調部ＭＤと、ＰＬＬ部ＰＬと、制御部ＣＴと、クロック部ＣＫと、電源部ＰＳとを有する。送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷは、高周波回路に属し、他方で、変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳは、低周波回路に属する。
【００１９】
送信部ＴＸは、送信すべきデータである送信データＤｔを送信信号Ｓｔとして対向の送受信装置へ送信すべく、電圧制御発振器ＶＣＯと、増幅器ＰＡとを備える。受信部ＲＸは、対向の送受信装置から受信する受信信号Ｓｒから受信データＤｒを再生すべく、低雑音増幅器ＬＮＡと、混合器ＭＩＸとを備える。電圧制御発振器ＶＣＯには、直接送信データＤｔのほかに、ＰＬＬ回路系におけるループフィルタ（図示せず）からの制御電圧が印加される。
【００２０】
送信部ＴＸ及び受信部ＲＸは、即ち、電圧制御発振器ＶＣＯ、増幅器ＰＡ、低雑音増幅器ＬＮＡ、及び混合器ＭＩＸは、それぞれ、インダクタを含み得る。以下の説明では、当該インダクタを「インダクタＬ（ＴＲ）」と総称する。切換部ＳＷは、半二重通信を行うべく、制御部ＣＴによる制御下で、送信信号Ｓｔ及び受信信号Ｓｒを選択的に切り換える。
【００２１】
制御部ＣＴは、送受信回路ＴＲの全体的な動作を制御しまた監視する。クロック部ＣＫは、制御部ＣＴが動作する基準となるクロック信号（図示せず。）を生成する。電源部ＰＳは、送受信回路ＴＲが動作するために必要な電力を生成し供給する。
【００２２】
図３は、実施例１の無線送受信装置のデバイスを示す。無線送受信装置Ｄのうち送受信回路ＴＲ及び整合回路ＭＴは、半導体製造工程を経て、例えば、縦横２ｍｍのデバイス（完成品）ＤＶとして実現される。図３（Ａ）に示されるように、デバイスＤＶ上で、送受信回路ＴＲのうち送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷは、概ね、左半分の領域に配置されており、対照的に、整合回路ＭＴは、右半分の領域に配置されている。
【００２３】
より正確には、図３（Ｂ）に示されるように、整合回路ＭＴは、送受信回路ＴＲのうち送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方には配置されておらず、送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されている。
【００２４】
端子Ｔ１、Ｔ２は、図３（Ａ）に示されるように、デバイスＤＶ内の外側寄りに設けられている。
【００２５】
図４は、実施例１の送受信回路の配置を示す。送受信回路ＴＲは、図４に示されるように、増幅器ＰＡ、電圧制御発振器ＶＣＯ、低雑音増幅器ＬＮＡ、混合器ＭＩＸ、及び切換部ＳＷが、相互に隣接して一塊に配置され、他方で、変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳが、前記の一塊とは異なる一塊として配置されている。
【００２６】
増幅器ＰＡ、電圧制御発振器ＶＣＯ、低雑音増幅器ＬＮＡ、及び混合器ＭＩＸは、図４に示されるように、発振機能及び共振機能等を備えるべく、インダクタを有する（トランジスタ等の他の素子についての説明は省略する。）。以下の説明では、当該インダクタを「インダクタＬ（ＴＲ）」と総称する。インダクタＬ（ＴＲ）は、前記発振及び共振の動作のとき、磁束を形成する。
【００２７】
図５は、実施例１の送受信回路のインピーダンスを示すスミスチャートであり、図６は、実施例１の整合回路の構成を示す。実施例１の整合回路ＭＴの端子Ｔ１、Ｔ２での整合回路ＭＴ側をみたインピーダンスを、図５に示されるように、点Ｐ１（例えば、１８−８８ｊ）に位置させ、かつ、当該整合回路ＭＴの端子Ｔ３、Ｔ４での整合回路ＭＴ側をみたインピーダンスを点Ｐ２（例えば、５０＋０ｊ）に位置させ、しかも、点Ｐ１及び点Ｐ２間の関係を矢印に示される手法（経路）により実現すべく、整合回路ＭＴは、図６に示されるように、インダクタＬ１〜Ｌ４、キャパシタＣ１〜Ｃ４を含む。端子Ｔ１、Ｔ２での整合回路ＭＴ側をみたインピーダンスは、Ｔ１、Ｔ２で送受信回路ＴＲ側をみたインピーダンスとは共役整合の関係になっており、図５では、点Ｐ１（１８−８８ｊ）とは共役の位置、すなわち１８＋８８ｊが送受信回路ＴＲ側インピーダンスとなっている。送受信回路ＴＲ側インピーダンスが図５の点Ｐ１とは異なる場所、例えば容量性となる２０−２０ｊというケースでも、整合回路ＭＴ側インピーダンスは２０＋２０ｊに設定でき、点Ｐ２へ変換する整合回路ＭＴは、基本的に図６と同じ形式で各素子の値が異なるだけとなる。
【００２８】
インダクタＬ１、Ｌ２は、直列接続され、キャパシタＣ１、Ｃ２も、直列接続され、かつ、インダクタＬ１、Ｌ２とキャパシタＣ１、Ｃ２とは、並列接続されている。より詳細には、インダクタＬ１及びキャパシタＣ１は、一端が端子Ｔ１に接続され、インダクタＬ２及びキャパシタＣ２は、一端が端子Ｔ２に接続され、インダクタＬ１の他端及びインダクタＬ２の他端が相互に接続されており、キャパシタＣ１の他端及びキャパシタＣ２の他端が相互に接続されている。
【００２９】
インダクタＬ３及びキャパシタＣ３は、直列接続されており、詳しくは、インダクタＬ３の一端が端子Ｔ１に接続されており、インダクタＬ３の他端とキャパシタＣ３の一端とが接続されており、キャパシタＣ３の他端が端子Ｔ３に接続されている。
【００３０】
同様にして、インダクタＬ４及びキャパシタＣ４は、直列接続されており、詳しくは、インダクタＬ４の一端が端子Ｔ２に接続されており、インダクタＬ４の他端とキャパシタＣ４の一端とが接続されており、キャパシタＣ４の他端が端子Ｔ４に接続されている。
【００３１】
平衡回路系用である端子Ｔ３及び端子Ｔ４間には、アンテナＡＴが接続されており、より正確には、不平衡回路系で５０ΩであるアンテナＡＴの負荷Ｚ（ＡＴ）、及び、アンテナＡＴを平衡回路系で５０Ωであるとみなすための負荷Ｚ（ＡＴ＿ｂａ）が接続されている。詳述すれば、負荷Ｚ（ＡＴ）の一端が端子Ｔ３に接続されており、負荷Ｚ（ＡＴ＿ｂａ）の一端が端子Ｔ４に接続されており、負荷Ｚ（ＡＴ）の他端と負荷Ｚ（ＡＴ＿ｂａ）の他端とが接続されている。
【００３２】
図７は、実施例１の整合回路の配置を示す。整合回路ＭＴのうち、端子Ｔ１とインダクタＬ１、キャパシタＣ１、インダクタＬ３の各一端との間の引き回しである配線ＬＮ１、及び、端子Ｔ２とインダクタＬ２、キャパシタＣ２、インダクタＬ４の各一端との間の引き回しである配線ＬＮ２は、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷを避けるように、即ち、送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方以外に配置されている。
【００３３】
整合回路ＭＴのうち、インダクタＬ１〜Ｌ４、キャパシタＣ１〜Ｃ４は、同様にして、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷを避けつつも、送受信回路ＴＲのうちの変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、電源部ＰＳの上方に配置されている。
【００３４】
加えて、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とは、中心線（一点鎖線）について対称に配置されている。
【００３５】
図８は、実施例１のインダクタ及びキャパシタの構造を示す。インダクタＬ３、Ｌ４は、例えば、４ｎＨであり、図８（Ａ）に示されるように、縦横の長さが４００μｍの正方形であり、内径が２００μｍであり、線幅が２０μｍであり、線間が２０μｍである。インダクタＬ１、Ｌ２は、例えば、８ｎＨであり、図８（Ｂ）に示されるように、縦横の長さが５００μｍの正方形である。キャパシタＣ３、Ｃ４は、例えば、１．５ｐＦであり、図８（Ｃ）に示されるように、縦横５００μｍの正方形である。
【００３６】
図９、図１０は、実施例１のデバイスの断面図である。デバイスＤＶでは、図７中の線Ａ−Ｂに沿った断面図である図９に示されるように、基板ＳＢ上に送受信回路ＴＲが設けられており、当該送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方の位置に、整合回路ＭＴのキャパシタＣ１、Ｃ２、インダクタＬ１、Ｌ２が配置されており、換言すれば、送受信回路ＴＲのうち送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方でない位置に、整合回路ＭＴのキャパシタＣ１、Ｃ２、インダクタＬ１、Ｌ２が配置されている。詳述すれば、キャパシタＣ１、Ｃ２は、絶縁層ＤＥを挟む第１の層ＬＹ１及び第２の層ＬＹ２に亘って形成されており、インダクタＬ１、Ｌ２は、第１の層ＬＹ１上に形成されている。
【００３７】
なお、同様にして、キャパシタＣ３、Ｃ４は、第１の層ＬＹ１及び第２の層ＬＹ２に亘って形成されており、インダクタＬ３、Ｌ４は、第１の層ＬＹ１上に形成されている（図示せず。）。
【００３８】
また、デバイスＤＶでは、図７中の線Ｃ−Ｄに沿った断面図である図１０にも示されるように、基板ＳＢ上に設けられた送受信回路ＴＲの送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方の位置に、インダクタＬ３、Ｌ４が配置されている。
【００３９】
図１１は、実施例１のインダクタの構造を示す。図７及び図１１（Ａ）に示されるインダクタＬ１、Ｌ２は、図１１（Ａ）中の線ａ−ｂに沿った断面図である図１１（Ｂ）に示されるように、第１の層ＬＹ１及び第２の層ＬＹ２に構成されている。特に、インダクタＬ１、Ｌ２を構成する線分Ｌａ、Ｌｂがねじれの関係となる点ＣＳについては、線分Ｌａは、第１の層ＬＹ１に形成されており、線分Ｌｂは、第２の層ＬＹ２に形成されている。点ＣＳの前後の配線は、線分Ｌｂが第２の層ＬＹ２になるため、近傍まできた第１の層ＬＹ１による配線は、層間を接続するビアによってＬｂと接続される（図示せず）。つまり、インダクタＬ１、Ｌ２は、ほとんどが第１のＬＹ１で構成されるが、ＣＳ付近のみ、配線が交差する部分において、第２のＬＹ２が最短距離で使われ、第１の層ＬＹ１と第２の層ＬＹ２との間は、ビアで接続される。
【００４０】
図１２は、実施例１の不平衡回路での端子の配置を示す。図６に図示された整合回路ＭＴが基本的に平衡回路であることから、インダクタＬ１、Ｌ２の他端、及びキャパシタＣ１、Ｃ２の他端に接続されている、不平衡回路を構成するための端子Ｔ５は、実質的に接地電位に接続されていることと等価である。当該端子Ｔ５と端子Ｔ３との間には、図６に図示された通りに、アンテナＡＴの負荷Ｚ（ＡＴ）が接続されている（但し、端子Ｔ５と端子Ｔ４との間には、負荷Ｚ（ＡＴ＿ｂａ）は接続されておらず、端子Ｔ４は、アンテナＡＴの負荷と同じ値の素子で終端されている。例えば５０Ωで終端されている。
【００４１】
端子Ｔ５は、図１２に示されるように、端子Ｔ３及び端子Ｔ４のほぼ真中に配置されている。
【００４２】
上述したように、実施例１の無線送受信装置Ｄでは、平衡回路であるか不平衡回路であるかを問わず、整合回路ＭＴを構成するインダクタＬ１〜Ｌ４及びキャパシタＣ１〜Ｃ４が、送受信回路ＴＲを構成ししかも高周波回路である送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方に配置されておらず、即ち、送受信回路ＴＲを構成ししかも低周波回路である変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されていることから、整合回路ＭＴ及び送受信回路ＴＲ間での電磁的結合の発生を低減することが可能となる。
【００４３】
さらに、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とが、対称に配置されていることから、回路の平衡性を良好にすることが可能となる。
【００４４】
加えて、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【００４５】
《実施例２》
図１３は、実施例２の送受信回路のインピーダンスを示すスミスチャートであり、図１４は、実施例２の整合回路の構成を示す。実施例２の整合回路ＭＴの端子Ｔ１、Ｔ２での整合回路側ＭＴをみたインピーダンスを、図１３に示されるように、点Ｐ１（例えば、１８−８８ｊ）に位置させ、かつ、当該整合回路ＭＴの端子Ｔ３、Ｔ４での整合回路ＭＴ側をみたインピーダンスを点Ｐ２（例えば、５０＋０ｊ）に位置させ、しかも、点Ｐ１及び点Ｐ２間の関係を、矢印に示されるような、実施例１と異なる手法（経路）により実現すべく、整合回路ＭＴは、図１４に示されるように、図６に図示された接続関係と異なる接続関係を有するインダクタＬ１〜Ｌ４、キャパシタＣ１〜Ｃ４を含む。端子Ｔ１，Ｔ２での整合回路ＭＴ側をみたインピーダンスは、Ｔ１、Ｔ２で送受信回路ＴＲ側をみたインピーダンスとは共役整合の関係になっており、図１４では、点Ｐ１（１８−８８ｊ）とは共役の位置、すなわち１８＋８８ｊが送受信回路ＴＲ側インピーダンスとなっている。送受信回路ＴＲ側インピーダンスが図１３の点Ｐ１とは異なる場所、例えば容量性となる２０−２０ｊというケースでも、整合回路ＭＴ側インピーダンスは２０＋２０ｊに設定でき、点Ｐ２へ変換する整合回路ＭＴは、基本的に図１４と同じ形式で各素子の値が異なるだけとなる。
【００４６】
具体的には、インダクタＬ１及びキャパシタＣ１は、直列接続されており、また、インダクタＬ２及びキャパシタＣ２は、直列接続されている。また、インダクタＬ３及びインダクタＬ４は、直列接続されており、キャパシタＣ３、Ｃ４は、直列接続されており、しかも、インダクタＬ３、Ｌ４と、キャパシタＣ３、Ｃ４とは、並列接続されている。
【００４７】
より詳細には、インダクタＬ１の一端が端子Ｔ１に接続されており、インダクタＬ１の他端とキャパシタＣ１の一端とが接続されており、キャパシタＣ１の他端が端子Ｔ３に接続されている。同様にして、インダクタＬ２の一端が端子Ｔ２に接続されており、インダクタＬ２の他端とキャパシタＣ２の一端とが接続されており、キャパシタＣ２の他端が端子Ｔ４に接続されている。加えて、キャパシタＣ１の他端と、インダクタＬ３の一端及びキャパシタＣ３の一端とが接続されており、同様にして、キャパシタＣ２の他端と、インダクタＬ４の一端及びキャパシタＣ４の一端とが接続されている。更に、インダクタＬ３の他端とインダクタＬ４の他端とが接続されており、キャパシタＣ３の他端及びキャパシタＣ４の他端が接続されている。
【００４８】
実施例１と同様に、端子Ｔ３及び端子Ｔ４間には、アンテナＡＴが接続されており、より正確には、不平衡回路系で５０ΩであるアンテナＡＴの負荷Ｚ（ＡＴ）、及び、アンテナＡＴを平衡回路系で５０Ωであるとみなすための負荷Ｚ（ＡＴ＿ｂａ）が接続されている。詳述すれば、負荷Ｚ（ＡＴ）の一端が端子Ｔ３に接続されており、負荷Ｚ（ＡＴ＿ｂａ）の一端が端子Ｔ４に接続されており、負荷Ｚ（ＡＴ）の他端と負荷Ｚ（ＡＴ＿ｂａ）の他端とが接続されている。
【００４９】
図１５は、実施例２の整合回路の配置を示す。実施例１と同様に、配線ＬＮ１、ＬＮ２は、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ及び切換部ＳＷを避けるように、送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方以外の位置に配置されている。
【００５０】
インダクタＬ１〜Ｌ４及びキャパシタＣ１〜Ｃ４は、同様にして、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷを避けつつも、送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方の位置に配置されている。
【００５１】
加えて、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とは、中心線（一点鎖線）について対称に配置されている。
【００５２】
図１６は、実施例２の不平衡回路での端子の配置を示す。図１４に図示された整合回路ＭＴが平衡回路であることから、インダクタＬ３、Ｌ４の他端、及びキャパシタＣ３、Ｃ４の他端に接続されている、不平衡回路を構成するための端子Ｔ５は、実質的に接地電位に接続されていることと等価である。当該端子Ｔ５と端子Ｔ３との間には、図１４に示される通りに、アンテナＡＴの負荷Ｚ（ＡＴ）が接続されている（但し、端子Ｔ５と端子Ｔ４との間には、負荷Ｚ（ＡＴ＿ｂａ）は接続されておらず、端子Ｔ４は、アンテナＡＴの負荷と同じ値の素子で終端されている。例えば５０Ωで終端されている。
【００５３】
端子Ｔ５は、図１６に示されるように、端子Ｔ３及び端子Ｔ４のほぼ真中に配置されている。
【００５４】
図１７は、実施例２の不平衡回路での端子及びキャパシタの構成を示す断面図である。図１６中の線Ｅ−Ｆに沿った断面図である図１７に示されるように、端子Ｔ５の周辺に位置するキャパシタＣ１〜Ｃ４は、第１の層ＬＹ１、第２の層ＬＹ２に亘って形成されており、具体的には、キャパシタＣ１〜Ｃ４の一方の電極は、第１の層ＬＹ１に形成されており、他方の電極は、第２の層ＬＹ２に形成されている。
【００５５】
上述したように、実施例２の無線送受信装置Ｄでは、実施例１の無線送受信装置Ｄと同様に、平衡回路であるか不平衡回路であるかを問わず、整合回路ＭＴを構成するインダクタＬ１〜Ｌ４及びキャパシタＣ１〜Ｃ４が、送受信回路ＴＲを構成ししかも高周波回路である送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方に配置されておらず、即ち、送受信回路ＴＲを構成しかつ低周波回路である変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されていることから、整合回路ＭＴ及び送受信回路ＴＲ間での電磁的結合の発生を回避することが可能となる。
【００５６】
さらに、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とが、対称に配置されていることから、回路の平衡性を良好にすることができる。
【００５７】
加えて、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【００５８】
《実施例３》
図１８は、実施例３の送受信回路のインピーダンスを示すスミスチャートであり、は、実施例３の整合回路の構成を示す図である。実施例３の整合回路ＭＴの端子Ｔ１、Ｔ２での入出力インピーダンスを、図１８に示されるように、点Ｐ１（例えば、１８−８８ｊ）に位置させ、かつ、当該整合回路ＭＴの端子Ｔ３、Ｔ４での入出力インピーダンスを点Ｐ２（例えば、５０＋０ｊ）に位置させ、しかも、点Ｐ１及び点Ｐ２間の関係を、矢印に示されるような、実施例１及び実施例２と異なる手法（経路）により実現すべく、整合回路ＭＴは、図１９に示されるように、図６、図１４に図示された接続関係と異なる接続関係を有するインダクタＬ１〜Ｌ４、キャパシタＣ１〜Ｃ４を含む。ここで、キャパシタＣ３、Ｃ４は、素子間配線による寄生成分を補償して、５０オームに整合させる調整用である。
【００５９】
具体的には、端子Ｔ１及び端子Ｔ２間に、インダクタＬ１及びインダクタＬ２が直列接続されており、端子Ｔ１及び端子Ｔ３間に、インダクタＬ３及びキャパシタＣ１が直列接続されており、端子Ｔ２及び端子Ｔ４間に、インダクタＬ４及びキャパシタＣ２が直列接続されており、端子Ｔ３及び端子Ｔ４間に、キャパシタＣ３及びキャパシタＣ４が直列接続されている。
【００６０】
より詳細には、インダクタＬ１の一端が端子Ｔ１に接続されており、インダクタＬ２の一端が端子Ｔ２に接続されており、インダクタＬ１の他端とインダクタＬ２の他端とが接続されている。また、インダクタＬ３の一端が端子Ｔ１に接続されており、インダクタＬ３の他端とキャパシタＣ１の一端とが接続されており、キャパシタＣ１の他端が端子Ｔ３に接続されている。同様にして、インダクタＬ４の一端が端子Ｔ２に接続されており、インダクタＬ４の他端とキャパシタＣ２の一端とが接続されており、キャパシタＣ２の他端が端子Ｔ４に接続されている。さらに、キャパシタＣ３の一端が端子Ｔ３に接続されており、キャパシタＣ４の一端が端子Ｔ４に接続されており、キャパシタＣ３の他端とキャパシタＣ４の他端とが接続されている。
【００６１】
実施例１、実施例２と同様に、端子Ｔ３及び端子Ｔ４間には、アンテナＡＴが接続されており、より正確には、不平衡回路系で５０ΩであるアンテナＡＴの負荷Ｚ（ＡＴ）、及び、アンテナＡＴを平衡回路系で５０Ωであるとみなすための負荷Ｚ（ＡＴ＿ｂａ）が接続されている。より具体的には、負荷Ｚ（ＡＴ）の一端が端子Ｔ３に接続されており、負荷Ｚ（ＡＴ＿ｂａ）の一端が端子Ｔ４に接続されており、負荷Ｚ（ＡＴ）の他端と負荷Ｚ（ＡＴ＿ｂａ）の他端とが接続されている。
【００６２】
図２０は、実施例３の整合回路の配置を示す。実施例１、実施例２と同様に、配線ＬＮ１、ＬＮ２は、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ及び切換部ＳＷを避けるように、送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方以外に配置されている。
【００６３】
インダクタＬ１〜Ｌ４及びキャパシタＣ１〜Ｃ４は、同様にして、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷを避けつつも、送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されている。
【００６４】
加えて、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とは、中心線（一点鎖線）について対称に配置されている。
【００６５】
図２１は、実施例３の不平衡回路での端子を示す。図１９に図示された整合回路ＭＴが平衡回路であることから、インダクタＬ３、Ｌ４の他端、及びキャパシタＣ３、Ｃ４の他端に接続されている、不平衡回路を構成するための端子Ｔ５は、実質的に接地電位に接続されていることと等価である。当該端子Ｔ５と端子Ｔ３との間には、図１４に示される通りに、アンテナＡＴの負荷Ｚ（ＡＴ）が接続されている（但し、端子Ｔ５と端子Ｔ４との間には、負荷Ｚ（ＡＴ＿ｂａ）は接続されておらず、端子Ｔ４は、５０Ωで終端されている。）。
【００６６】
上述したように、実施例３の無線送受信装置Ｄでは、実施例１、実施例２の無線送受信装置Ｄと同様に、平衡回路であるか不平衡回路であるかを問わず、整合回路ＭＴを構成するインダクタＬ１〜Ｌ４及びキャパシタＣ１〜Ｃ４が、送受信回路ＴＲを構成ししかも高周波回路である送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方に配置されておらず、即ち、送受信回路ＴＲを構成ししかも低周波回路である変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されていることから、整合回路ＭＴ及び送受信回路ＴＲ間での電磁的結合の発生を回避することが可能となる。
【００６７】
さらに、配線ＬＮ１、インダクタＬ１、Ｌ３、キャパシタＣ１、Ｃ３からなる一の組と、配線ＬＮ２、インダクタＬ２、Ｌ４、キャパシタＣ２、Ｃ４からなる他の組とが、対称に配置されていることから、回路の平衡性を良好にすることができる。
【００６８】
加えて、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【００６９】
《変形例》
図２２は、変形例の整合回路の配置を示す。デバイスＤＶ上で整合回路ＭＴを配置するための面積が比較的広いとき、即ち、インダクタＬ１〜Ｌ４を配置する自由度が高いとき、
すなわちチップ面積が大きく、送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷ（インダクタＬ（ＴＲ）で構成された面積以外の部分に、配置上の余裕があるケースでは、インダクタＬ１（他端である端子Ｔ１１は接地電位に接続。）を端子Ｔ１の近くに配置し、インダクタＬ３をインダクタＬ１の近傍に配置し、同様に、インダクタＬ２（他端である端子Ｔ１２は接地電位に接続。）を端子Ｔ２の近くに配置しインダクタＬ４をインダクタＬ２の近傍に配置する。当該配置のうち、インダクタＬ１を端子Ｔ１の近くに配置し、かつ、インダクタＬ２を端子Ｔ２の近くに配置することにより、配線ＬＮ１、ＬＮ２を実施例１〜実施例３の配線ＬＮ１、ＬＮ２に比して短くすることが可能となる。
【００７０】
《実施例４》
図２３は、実施例４のバラン回路の構成を示す。実施例４のバラン回路ＢＡは、上記した実施例１〜実施例３の整合回路ＭＴと同様に、送受信回路ＴＲ及びアンテナＡＴ間に設けられており、キャパシタＣ１、Ｃ２と、バラン素子ＢＥとを含む。また、バラン素子ＢＥは、相互に誘電結合するインダクタＬ１、Ｌ２を有する。
【００７１】
より詳細には、キャパシタＣ１の一端及びインダクタＬ１の一端が端子Ｔ１に接続されており、キャパシタＣ２の他端及びインダクタＬ２の他端が端子Ｔ２に接続されている。これにより、平衡回路を構成している。
【００７２】
他方で、インダクタＬ２の一端及びキャパシタＣ２の一端が端子Ｔ３に接続されており、インダクタＬ２の他端及びキャパシタＣ２の他端が端子Ｔ４に接続されている。さらに、インダクタＬ２の他端、キャパシタＣ２の他端、及び端子Ｔ４は、接地電位に接続されている。これにより、不平衡回路を構成している。
【００７３】
バラン回路ＢＡのインダクタＬ２及びキャパシタＣ２は、不平衡回路を構成することから、端子Ｔ３及び端子Ｔ４間には、アンテナＡＴの負荷Ｚ（ＡＴ）のみが接続されている。
【００７４】
図２４は、実施例４のバラン回路の配置を示す。実施例１〜実施例３と同様に、配線ＬＮ１、ＬＮ２は、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ及び切換部ＳＷを避けるように、送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方以外に配置されている。
【００７５】
キャパシタＣ１、Ｃ２及びバラン素子ＢＥ（即ち、インダクタＬ１、Ｌ２）は、同様にして、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方を避けつつも、送受信回路ＴＲのうち変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されている。
【００７６】
図２５は、実施例４のデバイスの断面図である。実施例４のデバイスＤＶでは、図２４中の線ＧＨに沿った断面図である図２５に示されるように、基板ＳＢ上に送受信回路ＴＲが設けられており、当該送受信回路ＴＲのうちの変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に、バラン回路ＢＡを構成するキャパシタＣ１、Ｃ２（図示せず。）、及びバラン素子ＢＥが配置されている。換言すれば、キャパシタＣ１、Ｃ２（図示せず。）及びバラン素子ＢＥは、送受信回路ＴＲのうちの送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方には配置されていない。
【００７７】
上述したように、実施例４のバラン回路ＢＡでは、実施例１〜実施例３の整合回路ＭＴと同様に、バラン回路ＢＡを構成するキャパシタＣ１、Ｃ２及びバラン素子ＢＥが、送受信回路ＴＲを構成ししかも高周波回路である送信部ＴＸ、受信部ＲＸ、及び切換部ＳＷの上方に配置されておらず、即ち、送受信回路ＴＲを構成ししかも低周波回路である変復調部ＭＤ、ＰＬＬ部ＰＬ、制御部ＣＴ、クロック部ＣＫ、及び電源部ＰＳの上方に配置されていることから、バラン回路ＢＡ及び送受信回路ＴＲ間での電磁的結合の発生を回避することが可能となる。
【００７８】
加えて、装置の製造工数の減少、装置の小型化、装置の安価を図ることが可能となる。
【図面の簡単な説明】
【００７９】
【図１】実施例１の無線送受信装置の構成を示す図。
【図２】実施例１の送受信回路の構成を示す図。
【図３】実施例１の無線送受信装置のデバイスを示す図。
【図４】実施例１の送受信回路の配置を示す図。
【図５】実施例１の送受信回路のインピーダンスを示すスミスチャート。
【図６】実施例１の整合回路の構成を示す図。
【図７】実施例１の整合回路の配置を示す図。
【図８】実施例１のインダクタ及びキャパシタの構造を示す図。
【図９】実施例１のデバイスの断面図（その１）。
【図１０】実施例１のデバイスの断面図（その２）。
【図１１】実施例１のインダクタの構造を示す図。
【図１２】実施例１の不平衡回路での端子の配置を示す図。
【図１３】実施例２の送受信回路のインピーダンスを示すスミスチャート。
【図１４】実施例２の整合回路の構成を示す図。
【図１５】実施例２の整合回路の配置を示す図。
【図１６】実施例２の不平衡回路での端子の配置を示す図。
【図１７】実施例２の不平衡回路での端子及びキャパシタの構成を示す図。
【図１８】実施例３の送受信回路のインピーダンスを示すスミスチャート。
【図１９】実施例３の整合回路の構成を示す図。
【図２０】実施例３の整合回路の配置を示す図。
【図２１】実施例３の不平衡回路での端子を示す図。
【図２２】変形例の整合回路の配置を示す図。
【図２３】実施例のバラン回路の構成を示す図。
【図２４】実施例４のバラン回路の配置を示す図。
【図２５】実施例４のデバイスの断面図。
【符号の説明】
【００８０】
ＤＶ…デバイス、ＴＲ…送受信回路、ＴＸ…送信部、ＲＸ…受信部、Ｌ（ＴＲ）…送信部のインダクタ、ＳＷ…切換部、ＭＤ…変復調部、ＰＬ…ＰＬＬ部、ＣＴ…制御部、ＣＫ…クロック部、ＰＳ…電源部、ＭＴ…整合回路。
【図１】
0005223270.tif 000002
【図２】
0005223270.tif 000003
【図３】
0005223270.tif 000004
【図４】
0005223270.tif 000005
【図５】
0005223270.tif 000006
【図６】
0005223270.tif 000007
【図７】
0005223270.tif 000008
【図８】
0005223270.tif 000009
【図９】
0005223270.tif 000010
【図１０】
0005223270.tif 000011
【図１１】
0005223270.tif 000012
【図１２】
0005223270.tif 000013
【図１３】
0005223270.tif 000014
【図１４】
0005223270.tif 000015
【図１５】
0005223270.tif 000016
【図１６】
0005223270.tif 000017
【図１７】
0005223270.tif 000018
【図１８】
0005223270.tif 000019
【図１９】
0005223270.tif 000020
【図２０】
0005223270.tif 000021
【図２１】
0005223270.tif 000022
【図２２】
0005223270.tif 000023
【図２３】
0005223270.tif 000024
【図２４】
0005223270.tif 000025
【図２５】
0005223270.tif 000026