(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板に形成されたゲート線、および
前記ゲート線上に絶縁膜を介在して前記ゲート線と交差するデータ線を形成することを含み、
前記ゲート線および／または前記データ線は、
前記絶縁基板上に形成されたモリブデンまたは窒化モリブデンを含むベースパターンと、
無電解メッキ法により前記ベースパターンの上面および側面を覆うように形成された銅、金、銀またはこれらを少なくとも一成分とする合金を含む低抵抗導電パターンと、
前記無電解メッキ法により前記低抵抗導電パターンの上面および側面を覆うように形成されたニッケル、金、錫、亜鉛、チタニウム、タンタルのうち少なくとも１つを含む保護パターンを含むことを特徴とする薄膜トランジスタ表示板。
【請求項２】
前記ベースパターンは、厚さが２０〜１００ｎｍであることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記低抵抗導電パターンの厚さが６０〜３００ｎｍであることを特徴とする請求項１または２のいずれかに記載の薄膜トランジスタ表示板。
【請求項４】
前記保護パターンは、厚さが１０〜１００ｎｍであることを特徴とする請求項１、２および３のいずれかに記載の薄膜トランジスタ表示板。
【請求項５】
前記絶縁基板上に拡散防止膜をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
絶縁基板上にゲート線を形成し、前記ゲート線上に絶縁膜を介在して、前記ゲート線と交差するデータ線を形成し、
前記ゲート線および／または前記データ線の形成は、
前記絶縁基板上にモリブデンまたは窒化モリブデンを含むベースパターンを形成し、
無電解メッキ法により前記ベースパターンの上面および側面を覆う銅、金、銀またはこれらを少なくとも一成分とする合金を含む低抵抗導電パターンを形成し、
前記無電解メッキ法により前記低抵抗導電パターンの上面および側面を覆うニッケル、金、錫、亜鉛、チタニウム、タンタルのうち少なくとも１つを含む保護パターンを形成することを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項７】
前記ベースパターンは、厚さが２０〜１００ｎｍであることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記低抵抗導電パターンの厚さが６０〜３００ｎｍであることを特徴とする請求項６または７のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
前記ベースパターンと前記低抵抗導電パターンとが形成された前記絶縁基板をアニールする過程をさらに含むことを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記アニールは、４０〜４００℃の温度で窒素またはアルゴンガスの雰囲気下で１５〜１２０分間行われることを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記保護パターンは、厚さが１０〜１００ｎｍであることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記ベースパターン上に活性化処理することをさらに含むことを特徴する請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記ベースパターン上に活性化処理することは、前記ベースパターンにパラジウムを形成することであることを特徴とする請求項１２に記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
前記ベースパターン上に活性化処理することは、パラジウム溶液に浸漬することであることを特徴する請求項１２に記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記パラジウム溶液は、濃度が０．００３〜０．３ｇ／Ｌであることを特徴とする請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記ベースパターンに形成される前記パラジウムは、密度が単位ｃｍ２当たり１×１０８〜１×１０１２個であることを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
前処理工程をさらに含むことを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記前処理工程は、前記ベースパターン上に錫を吸着させることであることを特徴とする請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記ベースパターンと前記低抵抗導電パターンとが形成された前記絶縁基板をアニーリングすることをさらに含むことを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記前処理工程は、前記ベースパターンが形成された絶縁基板を錫を含む溶液に浸漬させることであり、前記錫を含む溶液における錫の濃度は、０．１〜１０ｇ／Ｌであることを特徴とする請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項２１】
前記低抵抗導電パターンが前記絶縁基板上に浸透することを防止する拡散防止膜を形成することをさらに含むことを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその製造方法に関し、より詳しくは薄膜トランジスタ表示板およびその製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、現在最も広く用いられているフラット表示装置の１つであって、電極が形成されている２枚の表示板とその間に挿入されている液晶からなり、電極に電圧を印加して液晶を再配列させることによって、透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも現在主に用いられているのは、複数の画素電極がマトリックス状に配列されている表示板（以下、薄膜トランジスタ表示板という）と、１つの共通電極が基板全面を覆っている表示板とで構成された形態である。
【０００４】
大面積の画面を追求する傾向により、液晶表示装置の薄膜トランジスタ表示板の各画素電極に印加されるデータまたはゲート信号が遠距離に位置する画素電極にも良好に伝えられるように低抵抗を有する導電物質を用いて、データ線またはゲート線を形成することが好ましい。しかし、低抵抗導電物質は、基板との接着特性が不良であったり、他の膜との相互作用によって液晶表示装置の欠陥として作用したりすることがある。
【特許文献１】韓国特許公開公報第２００６−００２６２０１号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が達成しようとする技術的課題は良好な信号伝達能力を有する薄膜トランジスタ表示板を提供することにある。
本発明が達成しようとする他の技術的課題は、良好な信号伝達能力を有する薄膜トランジスタ表示板の製造方法を提供することにある。
【０００６】
本発明が達成しようとする技術的課題は、以上に言及した技術的課題に制限されず、言及しない他の技術的課題は、下記の記載によって当業者が明確に理解できるものである。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための本発明の一態様に係る薄膜トランジスタ表示板は、絶縁基板と、前記絶縁基板に形成されたゲート線と、前記ゲート線上に絶縁膜を介在して、ゲート線と交差するデータ線を形成することを含み、ゲート線および／またはデータ線は前記絶縁基板上に形成されたベースパターン、前記ベースパターン上に形成された低抵抗導電パターンおよび前記低抵抗導電パターン上に形成された保護パターンを含む。
【０００８】
前記他の技術的課題を達成するための本発明の一態様に係る薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート線を形成し、ゲート線上に絶縁膜を介在して、ゲート線と交差するデータ線を形成することを含み、ゲート線および／またはデータ線の形成はベースパターン上に無電解メッキ法を用いて低抵抗導電パターンを形成することを含む。その他の実施形態の具体的な事項は、詳細な説明および図面に含まれている。
【発明の効果】
【０００９】
本発明の実施形態に係る薄膜トランジスタ表示板の製造方法は、無電解メッキ法を用いて低抵抗金属配線を形成することによって、製造コストと時間を節減しながらも良好な信号伝達能力を有する薄膜トランジスタ表示板を製造することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の利点および特徴、そしてそれらを達成する方法は、添付する図面と共に詳細に後述する実施形態を参照すれば明確になる。しかし、本発明は以下にて開示する実施形態に限定されず、互いに異なる多様な形態によって実施され、単に本実施形態は本発明の開示が完全なものとなるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面において、層および領域の大きさおよび相対的な大きさは、説明の便宜上、誇張される場合がある。
【００１１】
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上」と称されるものは、他の素子の真上または中間に他の層または他の素子を介在した場合を全て含む明細書の全体に亘り、同一参照符号は同一構成要素を示す。「および／または」は、言及されたアイテムの各々および１つ以上の全ての組合せを含む。
【００１２】
本明細書で記述する製造方法の構成は、他の特別な言及がある場合でなければ、記載された順序に制限されて解釈されるものではない。したがって、当業者が容易に理解できる範囲内で製造方法の構成を変化させることができ、この場合それに伴う当業者にとって自明な変化は本発明の範囲に含まれるものである。
【００１３】
以下、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を図１〜図４を参照して説明する。図１〜図４は、本発明の一実施形態に係る薄膜トランジスタ表示板の各製造工程に伴う中間構造物の断面図である。
【００１４】
まず、図１に示すように、絶縁基板１０上にベースパターン２１ａを形成する。これをより詳細に説明すれば、ガラス、石英などの無機材料または高分子樹脂などの有機材料などからなる透明な絶縁基板１０上にベース導電層（図示せず）が形成される。ベース導電層は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）およびこれらを少なくとも一成分とする合金を用いて形成してもよく、好ましくは上部膜との接着特性に優れたモリブデン（Ｍｏ）または窒化モリブデン（ＭｏＮ）などを用いて形成することができる。このような導電層は、例えばスパッタリング法で形成してもよく、約２０〜１００ｎｍの厚さで形成される。
【００１５】
次に、ベース導電層上にフォトレジスト層（図示せず）を形成して、これを光マスクを用いて選択的に露光し、露光によって光化学的構造が変化したフォトレジスト層を現像して、目的とする形状のフォトレジストパターン（図示せず）を形成する。
【００１６】
さらに、フォトレジストパターンをエッチングマスクとしてベース導電層をエッチングしてＴＦＴのゲート電極用のベースパターンを形成する。ゲート電極用ベースパターン２１ａは、ゲート線用のベースパターンの一端から分岐している。外部からの信号を伝えるためのゲートパッド用ベースパターン（図示せず）は、ゲート線用ベースパターンの一端に形成される。
【００１７】
次に、ゲート線用ベースパターンの上部に位置するフォトレジストパターンをストリッパなどを用いて除去する。
【００１８】
図２に示すようにゲート線用ベースパターンの上部に低抵抗導電パターンを形成する。低抵抗導電パターン２１ｂは、無電解メッキ法を用いてベースパターンの上面と側面を覆う形状で形成してもよい。例えば、ゲート線用ベースパターンがモリブデン（Ｍｏ）からなる場合、低抵抗導電パターン２１ｂは、パラジウム（Ｐｄ）、白金（Ｐｔ）または金（Ａｕ）などの金属塩を含むメッキ液にゲート線用ベースパターンの表面を浸漬して、ゲート線用ベースパターンの表面は金属塩が付着される。
【００１９】
次に、金属塩が付着されたゲート線用ベースパターンは、低抵抗金属物質を含むメッキ液に浸漬され、ゲート線用ベースパターンの表面に付着した金属塩による還元反応が引き起こされる。その結果として、低抵抗導電パターン２１ｂが、ゲート線用ベースパターンの表面上にのみ、形成される。このような低抵抗導電パターンは、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、またはこれらを少なくとも一成分とする合金を含んでもよく、好ましくは銅（Ｃｕ）または銅合金を含む。この場合、低抵抗導電パターンは、約６０〜３００ｎｍの厚さで形成されるが、これに限定されることはない。このように、ゲート線、ゲート電極２１、およびゲートパッドなどが、ベースパターン２１ａと低抵抗導電パターン２１ｂとからなる二重層構造で形成される場合、遠距離にも信号を均一に送信することができるため、大面積の画面の素子に適用が可能である。
【００２０】
例えば、ゲート線用ベースパターンなどが窒化モリブデン（ＭｏＮ）からなる場合、ゲート線用ベースパターンなどの表面をパラジウム（Ｐｄ）、白金（Ｐｔ）、または金（Ａｕ）などの金属塩で活性化処理した後、低抵抗導電パターン２１ｂを形成してもよく、このような活性化処理を省略してもよい。
【００２１】
具体的に、活性化処理は、無電解メッキ工程が容易にできるように促進させる役割を果たす。このような活性化処理は、無電解メッキ工程に先立って行われ、低抵抗導電パターンの密着性を高めて、初期に核が容易に生成されるようにする。活性化処理は、パラジウム（Ｐｄ）が含まれた溶液にベースパターン２１ａが形成された絶縁基板１０を浸漬（ｄｉｐｐｉｎｇ）することを含む。このような工程を介して、ベースパターン２１ａにパラジウム核が生成されて触媒面として作用するようになる。
【００２２】
パラジウムが含まれた溶液は、パラジウムの濃度を０．００３〜０．３ｇ／Ｌに保持することが好ましく、ベースパターン２１ａに形成されたパラジウムは、密度が単位ｃｍ２当たり１×１０８〜１×１０１２個が形成されるようにすることが好ましい。
【００２３】
また、低抵抗導電パターン２１ｂの表面の活性化処理が容易となり、低抵抗導電パターン２１ｂの形成を促進することができるように前処理工程を追加してもよい。このような前処理工程は、錫を含む溶液にベースパターン２１ａが形成された絶縁基板１０を浸漬することを含む。錫を含む溶液は、塩化錫（ＳｎＣｌ２）などのような溶液を用いてもよい。錫を含む溶液は、錫の濃度を０．１〜１０ｇ／Ｌで保持することが好ましい。このとき、前処理工程と活性化処理によって、ベースパターン２１ａに形成された錫とパラジウム粒子は、密度が単位ｃｍ２当たり５×１０８〜５×１０１２個になって、活性化処理のみ行ったものと比較すると相対的に触媒の粒子は小さくなり、かつ密度は高まることが分かる。
【００２４】
このような前処理工程は、活性化処理と共に実施すれば高い効果が得られるが、錫などを吸着させる前処理工程またはパラジウムなどを吸着させる活性化処理は、場合によって省略してもよい。
【００２５】
一方、絶縁基板上にゲート用ベースパターンなどを形成する前に拡散防止膜（図示せず）を形成し、低抵抗導電パターン２１ｂが絶縁基板１０上に浸透することを防止してもよい。このような拡散防止膜は、例えば窒化ケイ素（ＳｉＮｘ）、窒化チタニウム（ＴｉＮｘ）、酸化チタニウム（ＴｉＯ）、酸化タンタル（ＴａＯ）などの通常の絶縁物質で形成してもよい。
【００２６】
このような無電解メッキ法を用いて低抵抗導電パターン２１ｂを形成する場合、スパッタリングによって低抵抗導電パターンを形成する場合と比較して、真空スパッタリング装備を使わないことで製造コストと時間を節減でき、電解メッキ法によって低抵抗導電パターンを形成する場合と比較して、メッキされる低抵抗導電パターンの厚さの偏差が少なく、配線不良の発生を減少することができる。
【００２７】
また、図３に示すように、ベースパターン２１ａと低抵抗導電パターン２１ｂで構成されたゲート電極２１などが形成されている絶縁基板１０をアニール（ａｎｎｅａｌ）する。アニールによって、ゲート電極２１などの抵抗が、例えば約２．７μΩｃｍ以下の値を有するようにすることができる。このとき、アニールは、例えば、約４０〜４００℃の温度で窒素（Ｎ２）またはアルゴン（Ａｒ）ガスの雰囲気下で約１５〜１２０分程度行われるが、これに限定されることはない。
【００２８】
また、図４に示すように、ゲート電極２１などを含む絶縁基板１０の露出した全面を覆うゲート絶縁膜３０を形成し、その上に順にアモルファスシリコンからなる半導体層（図示せず）、ドーピングされたアモルファスシリコン層（図示せず）を形成し、マスクを用いたフォトリソグラフィ工程によって半導体層とドーピングされたアモルファスシリコン層をパターニングして、ゲート電極２１にオーバーラップするゲート絶縁膜３０上に半導体層４０と抵抗接触層５１，５２とが形成される。
【００２９】
次に、絶縁基板１０の露出した全面にモリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）またはこれらを少なくとも一成分とする合金を含む単層または多層の導電層（図示せず）を形成した後、マスクを用いたフォトリソグラフィ工程でゲート線と交差するデータ線（図示せず）、データ線に接続され、ゲート電極上部まで延びているソース電極６１、データ線の一端に接続され、外部からの信号を伝えるデータパッド（図示せず）、およびソース電極６１から分離して、ゲート電極２１を中心にしてソース電極６１と対向するドレイン電極６２を形成する。
【００３０】
さらに、ソース電極６１とドレーン電極６２との間に位置するオーミックコンタクト層のうち露出した部分を除去する。
【００３１】
次に、ソース電極６１とドレイン電極６２とを含む絶縁基板１０の露出した全面を覆う保護膜７０を形成した後、保護膜７０にドレイン電極６２の一部を露出させるコンタクトホール７１を形成する。このとき、保護膜７０は窒化シリコン、酸化シリコンなどの無機絶縁膜または有機絶縁膜でもよい。
【００３２】
さらに、透明導電層（図示せず）が絶縁基板１０の表面全体に形成され、マスクを用いたフォトリソグラフィ工程によって、コンタクトホール７１を介して露出したドレーン電極６２に接続する画素電極８０を形成して、薄膜トランジスタ表示板を完成する。透明導電層は、例えば酸化インジウムインジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）などで形成してもよい。
【００３３】
以下、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を図２〜図５を参照して説明する。図５は、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【００３４】
本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法は、ゲート線を形成するにあたって、低抵抗導電パターン上に保護パターンをさらに形成することを除いては、本発明の一実施形態に係る薄膜トランジスタの表示板の製造方法と同一であるため、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法との相異点を中心に説明する。
【００３５】
図５を参照すると、図２の参照で述べたとおり、ベースパターン２１ａがフォトリソグラフィ法によって絶縁基板上に形成され、低抵抗導電パターン２１ｂは、ベースパターン２１ａが低抵抗導電パターン２１ｂに覆われるように、無電解メッキ法を用いてベースパターン２１ａのうえに形成される。
【００３６】
また、図５に示すように、低抵抗導電パターン２１ｂ上に保護パターン２１ｃを形成して、ゲート線、ゲート電極２１’およびゲートパッド（図示せず）を形成する。保護パターン２１ｃは、低抵抗導電パターンを構成する物質が他の物質層に浸透して拡散することを防止するためのものである。このような保護パターン２１ｃは、例えばニッケル（Ｎｉ）、金（Ａｕ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などを含んでもよく、好ましくはニッケル（Ｎｉ）を含む。このような保護パターン２１ｃは、低抵抗導電パターン２１ｂを形成する方法の無電解メッキ法を用いて形成してもよい。また、無電解メッキ法と電解メッキ法を順次用いて、保護パターン２１ｃを形成してもよい。この場合、保護パターン２１ｃは、約１０〜１００ｎｍの厚さを有してもよく、これに限定されることはない。
【００３７】
残りのゲート絶縁膜３０、半導体層４０、オーミックコンタクト層５１，５２、データ線など、保護層７０および画素電極８０の形成方法は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法と実質的に同一であるため、ここでは重複説明は省略する。
【００３８】
以下、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法を図６を参照して説明する。図６は、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【００３９】
本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法は、データ線を形成するにあたって、無電解メッキ法を用いるということを除いては、本発明の一実施形態に係る薄膜トランジスタの表示板の製造方法と同一であるため、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法との相異点を中心に説明する。
【００４０】
図６に示すように、ベース導電層（図示せず）は、半導体層４０およびオーミックコンタクト層５１，５２を含む絶縁基板１０の表面全面に形成される。ベース導電層は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、およびこれらを一成分とする合金を用いて形成してもよく、好ましくは上部膜との接着特性に優れたモリブデン（Ｍｏ）または窒化モリブデン（ＭｏＮ）などを用いて形成してもよい。このような導電層は、例えばスパッタリング法で形成してもよく、約２０〜１００ｎｍの厚さで形成してもよい。
【００４１】
次に、ベース導電層上にフォトレジスト層（図示せず）を形成して、これを光マスクを用いて選択的に露光し、露光によって光化学的性質(ｐｈｏｔｏｃｈｅｍｉｃａｌ  ｐｒｏｐｅｒｔｙ)が変化したフォトレジスト層を現像して、目的とする形状のフォトレジストパターン（図示せず）を形成する。
【００４２】
さらに、フォトレジストパターンをエッチングマスクとして、ベース導電層をエッチングしてゲート線（図示せず）と交差するデータ線用ベースパターン、データ線用ベースパターンに接続され、データ線用のパターンの上部まで延びているソース電極用ベースパターン６１ａ、データ線用ベースパターンの一端に接続され、外部からの信号を伝えるデータ線パッド用ベースパターン、およびソース電極用ベースパターン６１ａから分離して、ゲート電極２１を中心にしてソース電極用ベースパターン６１ａと対向するドレイン電極用ベースパターン６２ａが形成される。
【００４３】
次に、データ線用ベースパターンなどの上部に配置されたフォトレジストパターンを例えば、ストリッパなどを用いて除去する。
【００４４】
さらに、データ線用ベースパターンなどの上部に低抵抗導電パターン６１ｂ，６２ｂを形成する。低抵抗導電パターン６１ｂ，６２ｂは、無電解メッキ法を用いてベースパターンなどを覆う形態で形成される。無電解メッキ法を用いた低抵抗導電パターン６１ｂ，６２ｂの形成方法は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法と実質的に同一であるため、ここでは重複説明は省略する。
【００４５】
次に、ソース電極ベースパターン６１ａおよび低抵抗導電パターン６１ｂからなるソース電極６１’ とドレイン電極ベースパターン６２ａおよび低抵抗導電パターン６２ｂからなるドレイン電極６２’とが形成されている絶縁基板１０をアニールする。アニールによって、ソース電極６１’
およびドレイン電極６２’などの抵抗が、例えば約２．７μΩｃｍ下の値を有する。この場合、アニールは、例えば約２０〜４０℃の温度で窒素（Ｎ２）またはアルゴン（Ａｒ）ガスの雰囲気下で約１５〜１２０分程度行われるが、これに限定されない。
【００４６】
さらに、ソース電極６１’とドレーン電極６２’との間に位置する抵抗接触層５１，５２の露出した部分を除去する。
【００４７】
残り保護層７０および画素電極８０の形成方法は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法と実質的に同一であるため、ここでは重複説明は省略する。
【００４８】
以下、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法を図７を参照して説明する。図７は、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【００４９】
本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法は、図７に示すようにゲート電極２１’などを形成するにあたって、例えば無電解メッキ法を用いて保護パターン２１ｃをさらに形成し、ソース電極６１’およびドレイン電極６２’を形成するにあたってフォトリソグラフィ方法によってソース電極ベースパターン６１ａおよびドレイン電極６２ａを形成した後、無電解メッキ法を用いて低抵抗導電パターン６１ｂおよび６２ｂを形成するということを除いては、本発明の一実施形態に係る薄膜トランジスタの表示板の製造方法と同一であるため、ここでは重複説明は省略する。
【００５０】
以下、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法を図８を参照して説明する。図８は、本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【００５１】
本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法は、図８に示すように、ゲート電極２１”などを形成するにあたって、例えば無電解メッキ法を用いて保護パターン２１ｃをさらに形成し、ソース電極６１”およびドレイン電極６２”などを形成するにあたって、フォトリソグラフィ方法によってソース電極ベースパターン６１ａおよびドレイン電極ベースパターン６２ａを形成した後、無電解メッキ法を用いて低抵抗導電パターン６１ｂおよび６２ｂを形成してから、例えば無電解メッキ法を用いて保護パターン６１ｃおよび６２ｃを形成することを除いては、本発明の一実施形態に係る薄膜トランジスタの表示板の製造方法と同一であるため、ここでは重複説明は省略する。
【００５２】
上記のような本発明の実施形態に係る薄膜トランジスタ表示板の製造方法は、無電解メッキ法を用いて多層構造のゲート線またはデータ線を形成することによって大面積の画面を有する素子に適用が可能な低抵抗配線を形成することができる。
【００５３】
本実施形態では、ゲート線またはデータ線において、光マスクなしで無電解メッキ法によって低抵抗金属配線を形成する方法を説明したが、ゲート線と同一レベルに位置する蓄積電極線を形成する場合にも適用することができる。
【００５４】
また、本発明の実施形態では、半導体層とデータ線を別途のマスクを用いてパターニングする方法を例示して、薄膜トランジスタ表示板の製造方法を説明したが、これに限定されることなく、半導体層とデータ線を１つのマスクを用いてパターニングする場合にも本発明に係る薄膜トランジスタ表示板の製造方法を適用することができる。
【００５５】
また、本発明の実施形態に係る薄膜トランジスタ表示板の製造方法は、薄膜トランジスタ表示板にカラーフィルタ層をさらに備える場合にも適用可能である。
【００５６】
以下、図９および図１０を参照して、薄膜トランジスタ表示板に形成された低抵抗導電パターンの厚さに伴う特性を説明する。図９は、メッキ液に浸漬する時間に伴う低抵抗導電パターンの厚さ変化を示すグラフであり、図１０は、低抵抗導電パターンの厚さに伴う抵抗値の変化を示すグラフである。
【００５７】
図９に示すように、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法によって製造される薄膜トランジスタ表示板は、メッキ液に浸漬する時間が約３分後の時点から低抵抗導電パターン２１ｂ，６１ｂ，６２ｂの厚さが６０ｎｍ以上に急激に増加する。
【００５８】
また、図１０を参照すれば、低抵抗導電パターン２１ｂ，６１ｂ，６２ｂの厚さが約６０ｎｍ以上に増加してから抵抗値が顕著に低くなることが見られる。このように、低抵抗導電パターン２１ｂ，６１ｂ，６２ｂは、無電解メッキ法によって迅速かつ容易に形成され、低抵抗導電パターン２１ｂ，６１ｂ，６２ｂの厚さを６０〜３００ｎｍで形成すれば、約２．５〜３．５μΩｃｍ低い抵抗値を有することができる。
【００５９】
以上、添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造でき、本発明が属する技術分野で通常の知識を有する者であれば、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形態によって実施することができるということを理解できる。したがって、前述した実施形態は全ての面で例示的なものであり、限定的なものではないことを理解しなければならない。
【産業上の利用可能性】
【００６０】
本発明の薄膜トランジスタ表示板の製造方法によって製造される薄膜トランジスタ表示板は、低抵抗導電物質を用いて大面積の画面により薄膜トランジスタ表示板上の配線が長くなるにも関わらず、データ信号またはゲート信号が良好に伝えられる。また、本発明の薄膜トランジスタ表示板の製造方法によれば、製造工程が簡単で迅速になることによって、薄膜トランジスタ表示板の製造単価を低減することができ、今後液晶表示装置の製造において広範囲に用いられる。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態に係る薄膜トランジスタ表示板の各製造工程に伴う中間構造物の断面図である。
【図２】本発明の一実施形態に係る薄膜トランジスタ表示板の各製造工程に伴う中間構造物の断面図である。
【図３】本発明の一実施形態に係る薄膜トランジスタ表示板の各製造工程に伴う中間構造物の断面図である。
【図４】本発明の一実施形態に係る薄膜トランジスタ表示板の各製造工程に伴う中間構造物の断面図である。
【図５】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【図６】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【図７】本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【図８】本発明のさらなる他の実施形態に係る薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板の断面図である。
【図９】メッキ液に浸漬する時間に伴う低抵抗導電パターンの厚さの変化を示すグラフである。
【図１０】低抵抗導電パターンの厚さに伴う抵抗値の変化を示すグラフである。
【符号の説明】
【００６２】
２１ａ    ベースパターン
６１ａ    ベースパターン
６２ａ    ベースパターン
２１ｂ    低抵抗導電パターン
６１ｂ    低抵抗導電パターン
６２ｂ    低抵抗導電パターン
２１ｃ    保護パターン
６１ｃ    保護パターン
６２ｃ    保護パターン
【図１】
0005236889.tif 000002
【図２】
0005236889.tif 000003
【図３】
0005236889.tif 000004
【図４】
0005236889.tif 000005
【図５】
0005236889.tif 000006
【図６】
0005236889.tif 000007
【図７】
0005236889.tif 000008
【図８】
0005236889.tif 000009
【図９】
0005236889.tif 000010
【図１０】
0005236889.tif 000011