(57)【特許請求の範囲】
【請求項１】
アスペクト比３：４の画像表示が可能なアスペクト比９：１６の表示部と、
前記表示部の水平方向の４つの分割領域用に連続して設けられた４個の単位メモリを含み、１ライン分のデジタル映像信号を水平方向に４つに分割したデータをそれぞれ前記４個の単位メモリに格納するメモリ回路と、
前記メモリ回路の書き込み及び読出しを制御する回路であって、ワイド表示選択信号と３：４表示選択信号に応じて前記４個の単位メモリの駆動形態を切換えるメモリ制御回路と、
前記メモリ制御回路にタイミング信号を供給して動作シーケンスを設定し、左右反転制御信号によって前記４個の単位メモリの駆動形態を切換えるタイミング発生回路と、
前記メモリ回路から読み出された信号を前記表示部に供給する手段と、を具備し、
前記メモリ制御回路によって前記３：４表示選択信号が選択された場合には、
前記メモリ制御回路によるメモリ回路への前記データの書き込みは、
前記表示部への左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、選択された単位メモリの個々の下位アドレスによって、アドレスの小さい方又は大きい方のアドレスから順番に書き込みを行うようにし、
また、前記メモリ回路の読出しは、
前記左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、前記左右反転制御信号によって、選択された単位メモリの下位アドレスにより、隣り合う単位メモリ同士のアドレスの読出し方向が、アドレスの大きい方から小さい方向と、アドレスの小さい方から大きい方向との異なる方向になるように制御することを特徴とする平面表示装置。
【請求項２】
前記メモリ回路から読み出された信号が水平ドライバーに供給されるとき、デジタルアナログ変換器を介して供給されることを特徴とする請求項１記載の平面表示装置。
【請求項３】
さらに前記メモリ回路の前段には、デジタル映像信号の補間処理を行う入力処理回路が設けられていることを特徴とする請求項２記載の平面表示装置。
【請求項４】
アスペクト比３：４の画像表示が可能なアスペクト比９：１６の表示部と、前記表示部の水平方向の４つの分割領域用に連続して設けられた４個の単位メモリを含み、１ライン分のデジタル映像信号を水平方向に４つに分割したデータをそれぞれ前記４個の単位メモリに格納するメモリ回路と、前記メモリ回路の書き込み及び読出しを制御する回路であって、ワイド表示選択信号と３：４表示選択信号に応じて前記４個の単位メモリの駆動形態を切換えるメモリ制御回路と、前記メモリ制御回路にタイミング信号を供給して動作シーケンスを設定し、左右反転制御信号によって前記４個の単位メモリの駆動形態を切換えるタイミング発生回路と、前記メモリ回路から読み出された信号を前記表示部に供給する手段と、を具備した平面表示装置の駆動方法において、
前記３：４表示選択信号に応じて
前記メモリ回路への前記データの書き込みは、
前記表示部への左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、選択された単位メモリの個々の下位アドレスによって、アドレスの小さい方又は大きい方のアドレスから順番に書き込みを行うようにし、
前記メモリ回路の読出しは、
前記左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、前記左右反転制御信号によって、選択された単位メモリの下位アドレスにより、隣り合う単位メモリ同士のアドレスの読出し方向が、アドレスの大きい方から小さい方向と、アドレスの小さい方から大きい方向との異なる方向になるように制御することを特徴とする平面表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面表示装置及びその信号駆動方法に関し、例えば液晶表示装置に有効であり、表示部を分割駆動し、この分割駆動を有効に活用して画角（アスペクト）切換えができるようにしたものである。
【背景技術】
【０００２】
アスペクト比が９対１６の平面表示装置において、３対４のアスペクト比の映像信号を表示するためには、アスペクト変換処理が行われる。アスペクト変換処理部はスケーラと称され、ここでは、水平画素数の増減処理、垂直ライン数の増減処理が行われる。
【特許文献１】特開２００１−０８６３９１公報
【特許文献１】特開２００２−１９９２４８公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで近年は、映像の高精細化と、大画面化が進んでいる。大画面に対応する駆動回路として、画面領域を分割し、それぞれの領域に画素データを独立して入力する、いわゆる分割駆動方式が考えられている。しかしながら分割駆動方式を採用すると、データ入力系路にさらにメモリが必要となる。
【０００４】
この結果、先のアスペクト変換処理部で必要とされるメモリ、及び分割駆動方式のためのメモリが必要となり製造コストが高くなる。
【０００５】
そこでこの発明は、分割駆動方式とアスペクト変換が一体化した回路構成を提供し、かつ表示部を駆動するに際しても高精細化に適した駆動を行なうことができる平面表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る一実施例では、アスペクト比３：４の画像表示が可能なアスペクト比９：１６の表示部と、前記表示部の水平方向の４つの分割領域用に連続して設けられた４個の単位メモリを含み、１ライン分のデジタル映像信号を水平方向に４つに分割したデータをそれぞれ前記４個の単位メモリに格納するメモリ回路と、前記メモリ回路の書き込み及び読出しを制御する回路であって、ワイド表示選択信号と３：４表示選択信号に応じて前記４個の単位メモリの駆動形態を切換えるメモリ制御回路と、前記メモリ制御回路にタイミング信号を供給して動作シーケンスを設定し、左右反転制御信号によって前記４個の単位メモリの駆動形態を切換えるタイミング発生回路と、前記メモリ回路から読み出された信号を前記表示部に供給する手段と、を具備し、
前記メモリ制御回路によって前記３：４表示選択信号が選択された場合には、
前記メモリ制御回路によるメモリ回路への前記データの書き込みは、
前記表示部への左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、選択された単位メモリの個々の下位アドレスによって、アドレスの小さい方又は大きい方のアドレスから順番に書き込みを行うようにし、
また、前記メモリ回路の読出しは、
前記左寄せ表示又は右寄せ表示に応じて、上位アドレスによって、前記単位メモリの連続する３個の選択を前記領域の左側用又は右側用の３個とし、前記左右反転制御信号によって、選択された単位メモリの下位アドレスにより、隣り合う単位メモリ同士のアドレスの読出し方向が、アドレスの大きい方から小さい方向と、アドレスの小さい方から大きい方向との異なる方向になるように制御することを特徴とする。
【発明の効果】
【０００７】
上記の手段により、水平方向に例えばｎ個に分割した領域が分割駆動され、かつ、
１ライン分のデジタル映像信号をｎ個に分割し、ｎ個の単位データを前記ｎ個の単位メモリにそれぞれ供給し、前記ｎ個の単位メモリを書き込み読出し制御するので、アスペクト比の切換えが可能であり、さらに、それぞれの書き込みまたは読出しアドレスの方向を選択し、隣り合う前記領域に対するデータの配置順序を逆水平方向にするので、分割駆動による領域の境目での画像のノイズを低減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながらこの発明の実施の形態を説明する。デジタル映像信号は、入力処理回路１０１を介して、メモリ回路１０２に入力される。メモリ回路１０２は、表示部としての平面表示パネル２１３を分割駆動するために、複数のメモリを有する。例えばアドレスが連続している４つのメモリＭ１−Ｍ４を有する。メモリ回路１０２の各メモリからの読出し信号は、デジタルアナログ変換器（ＤＡＣ）１１２でそれぞれがアナログ変換されて、水平ドライバー２１１に入力される。水平ドライバー２１１においても、メモリに対応したレジスタＲＧ１−ＲＧ４を有する。１水平期間分の信号が水平ドライバー２１１に入力すると、垂直ドライバー２１２により駆動された水平ライン上の画素に、前記１水平期間分の信号が一斉に供給される。上記の表示パネル２１３は例えば、ポリシリコン基板を用いて画素アレイが構築されている。
【０００９】
前記メモリ回路１０２の複数のメモリＭ１−Ｍ４は、メモリ制御回路１０４により、書き込み読出しがコントロールされる。メモリ制御回路１０４は、ワイド表示選択信号と、３：４表示選択信号により、複数のメモリの駆動形態が切換えられる。
【００１０】
タイミング発生回路１０３には、入力デジタル映像信号の同期信号及びクロック信号が入力されている。タイミング発生回路１０３は、同期信号及びクロック信号を用いて各種のタイミング信号を生成している。タイミング発生回路１０３からのタイミング信号で、前記メモリ制御回路１０４の動作シーケンスが決まる。またタイミング発生回路１０３からのタイミング信号で、水平ドライバー２１１、垂直ドライバー２１２の動作シーケンスも決まる。その他、図示していないが、タイミング発生回路１０３からは、入力処理回路１０１、ＤＡＣ１１２にもタイミング信号及びクロック信号が供給されている。
【００１１】
図２は、さらに別の実施の形態であり、入力処理回路１０１内に、補間回路１０１a、選択回路１０１ｂ、遅延回路１０１ｃが設けられた例である。他の部分は図１と同じであり、図１と同一符号を付している。補間回路１０１ａは、例えばライン補間を行なうことができ、また選択回路１０１ｂは、補間ラインと現ラインとの選択切り替えを行なう部分である。また補間回路１０１ａでは、画素補間及びライン補間が行なわれてもよい。遅延回路１０１ｃは、時間調整を行なう回路である。
【００１２】
図３（Ａ)は、９：１６のアスペクト比を持つ表示パネル２１３に対してフル表示された画像の例を示している。図３（Ｂ)−図（D)には、９：１６のアスペクト比を持つ表示パネル２１３に対して、３：４のアスペクト比の画像を表示する例を示している。９：１６を３：４のアスペクト比にするには、右寄せ表示（図３（Ｂ)）、左寄せ表示（図３（C)）、センター表示（図３（D)）がある。
【００１３】
図４（Ａ)、図４（Ｂ)、図５（Ａ)、図５（Ｂ)は、９：１６のアスペクト比を持つ表示パネル２１３に対して、３：４のアスペクト比の画像を表示するために、メモリ回路１０２にどのように画像データが書き込まれたかを示す図である。
【００１４】
図４（Ａ)、図４（Ｂ)から説明する。ここでは、分割駆動される表示パネル２１３の分割駆動領域１−４と、メモリ回路１０２内の４つのメモリＭ１-Ｍ４に対する書き込みアドレス（WRＡ）の関係を示す図である。４つのメモリＭ１-Ｍ４は、水平ラインの画素を４分割する容量の単位メモリである。図４（Ａ)の上の段は、表示パネル２１３が水平方向へ４分割された様子を示している。４つの領域１−４が設定されている。図４（Ａ)の下の段は、縦軸が４つのメモリＭ１-Ｍ４に割り当てられたアドレスの例であり、横軸が時間軸である。この場合、４つのメモリＭ１-Ｍ４は、各領域１−４に割り当てられている。図４（Ａ)の下の段の実線３Ａ１は、メモリに対する書き込みアドレスが変化する様子を示している。アドレスの小さい方から順にＭ１−Ｍ３にデータが書き込まれ、Ｍ１−Ｍ４をアドレスの小さい方から順に同時に読み出すことにより左寄せ表示を行なうことができることを示している。
【００１５】
図４（Ｂ)の下の段の実線３Ｂ１も書き込みアドレスが変化する様子を示している。この場合は、アドレスの大きい方から順にＭ３−Ｍ１にデータが書き込まれ、Ｍ１−Ｍ４のアドレスの小さい方から順に同時に読み出すことにより右寄せ表示を行なう例であり、しかも、左右反転してデータが書き込まれる例である。図４（Ａ）、（Ｂ）は、書き込みのアドレスの書き込む方向（アドレスの小さい方から、または、アドレスの大きい方から）を変えることにより、読出し方が同じで画像を左右反転表示することが可能であることを示している。
【００１６】
図５（Ａ)も分割駆動される表示パネル２１３の分割駆動領域１−４と、メモリ回路１０２内の４つのメモリＭ１-Ｍ４に対する書き込みアドレス（WRＡ）の関係を示す図である。４つのメモリＭ１-Ｍ４は、水平ラインの画素を４分割する容量の単位メモリである。図５（Ａ)の上の段は、左寄せ表示であり、表示パネル２１３が水平方向へ４分割された様子を示している。４つの領域１−４が設定されている。領域１−４に跨って付されている矢印は、画像の向きを表わし、各領域１−４の個々に付されている矢印は、各スキャン方向（データ転送方向）を表わしている。図５（Ａ)の下の段は、縦軸が４つのメモリＭ１-Ｍ４に割り当てられたアドレスの例であり、横軸が時間軸である。この場合は、４つのメモリＭ１-Ｍ４は、各領域１−４に割り当てられている。メモリＭ１は、アドレスの大きいほうからデータが書き込まれ、メモリＭ２は、アドレスの小さいほうからデータが書き込まれ、メモリＭ３はアドレスの大きい方からデータが書き込まれている。
【００１７】
図５（Ｂ)の下の段の実線５Ｂ３,５Ｂ２,５Ｂ１も書き込みアドレスが変化する様子を示している。この場合は、右寄せ表示を行なう例であり、しかも、左右反転してデータが書き込まれる例である。図５（Ａ）、（Ｂ）は、Ｍ１、Ｍ３に書き込むアドレスとＭ２に書き込むアドレスを大きい方／小さい方と異ならしめ、Ｍ１−Ｍ４のアドレスの小さい方から順に読み出すことにより、図５（Ａ）は左寄せ表示、図５（Ｂ）は図５（Ａ）を左右反転した表示にできることを示す図である。また、図４（Ａ）、（Ｂ）と異なり、分割表示領域１，３と分割表示領域２，４へのデータ転送方向は逆向きとなっている。図５（Ａ）、（Ｂ）も図４（Ａ）、（Ｂ）と同様に、書き込む方向（小さい方から、または大きい方から）を変えることにより、画像を左右反転表示することが可能であることを示している。
【００１８】
図６（Ａ),図６（Ｂ)には、メモリＭ１-Ｍ４に対して、図４（Ａ)の如くデータが書き込まれている状態で、このメモリＭ１-Ｍ４からデータを読み出す際の読出しアドレスの種類を４種類示している。各メモリＭ１-Ｍ４のデータは、１水平期間かかって読み出されそれぞれアナログ変換されて水平ドライバー２１１に供給される。
【００１９】
このようなスロー読出しのために動作が確実となり、特に高速応答が苦手なアナログ転送を行なう装置では有効となる。
【００２０】
図６（Ａ)の場合について説明する。図６（Ａ)の分割駆動領域１−４に矢印を示している。この矢印の方向は、それぞれ、メモリＭ１-Ｍ４からデータが読み出され、水平ドライバー２１１にデータが供給される順番を示している。水平ドライバー２１１は、各メモリＭ１-Ｍ４からの出力データが、それぞれアナログ変換されて書き込まれる４つのレジスタ部を有する。レジスタ部も、各領域１−４に対応して独立してデータを格納する。１水平ライン分の信号が全レジスタ部にセットされたときに、垂直ドライバー２１２により指定された水平ラインの画素に、当該信号が一斉に供給される。
【００２１】
読出しアドレスとしては、アドレス値が異なる上位アドレスとしての４種類の読出しアドレスＲＤＡ１−ＲＤＡ４がある。この４種類の読出しアドレスＲＤＡ１−ＲＤＡ４は、各分割駆動領域１−４に対応して設定されているもので、メモリ制御回路１０４から出力され、メモリ回路１０２に供給されて、複数のメモリＭ１−Ｍ４のいずれかを選択している。図６（Ａ）の場合、第１の読出しアドレスＲＤＡ１によってメモリＭ１が選択され、メモリＭ１の読出し順序の変化は、メモリＭ１のアドレスを指定する下位アドレスを書き込み方向とは逆方向に大きい方のアドレスから小さい方のアドレスに向けて１水平期間に亘ってアクセスする。第２の読出しアドレスＲＤＡ２によってメモリＭ２が選択され、メモリＭ２の読出し順序の変化は、メモリＭ２のアドレスを指定する下位アドレスを書き込み方向と同じ方向に小さい方のアドレスから大きい方のアドレスに向けて１水平期間に亘ってアクセスする。第３の読出しアドレスＲＤＡ３によってメモリＭ３が選択され、メモリＭ３の読出し順序の変化は、メモリＭ３のアドレスを指定する下位アドレスを書き込み方向とは逆方向に大きい方のアドレスから小さい方のアドレスに向けて１水平期間に亘ってアクセスする。第４の読出しアドレスＲＤＡ４によってメモリＭ４が選択され、メモリＭ４の読出し順序の変化は、メモリＭ４のアドレスを指定する下位アドレスを書き込み方向と同じ方向に小さい方のアドレスから大きい方のアドレスに向けて１水平期間に亘ってアクセスする。このように、隣り合う駆動領域に対するデータの配置順序を逆方向とすることによって、分割駆動される領域間での画像のノイズの発生を低減させることを可能としている。
【００２２】
図６（Ｂ）の場合について説明する。図６（Ｂ）の分割駆動領域１−４の矢印は、図６（Ａ）の分割駆動領域１−４の矢印とは逆向きである。つまり、下位アドレスとして設定されているメモリＭ１−Ｍ４のアドレスを図６（Ａ）に示すメモリＭ１−Ｍ４のアドレスのアクセスとは反対にアドレスの小さい方、もしくは大きい方から読み出すことを示している。図４（Ａ）に示す左寄せ表示の場合でも２通りの読出し方法があることを示している。したがって、メモリＭ１−Ｍ４に対するデータの読出し方向も、図６（Ａ）の場合とは逆方向である。
【００２３】
図６（Ｃ）の場合について説明する。図６（Ｃ）は、図６（Ａ）に示す左寄せ表示の状態から右寄せ表示を行なうときの例である。
【００２４】
図６（Ｃ）の分割駆動領域１−４の矢印は、図６（Ａ)の分割駆動領域１−４の矢印と同じ向きである。ただし、図６（Ａ）の場合の左寄せ表示の状態から、図６（Ｃ）は、右寄せ表示を行なうときの例である。このときは、メモリ制御回路１０４の制御に基づき、メモリ回路１０２の上位アドレスとして機能する読出しアドレスＲＤＡ１−ＲＤＡ４によって選択されるメモリＭ１−Ｍ４の選択を変更する。具体的には、図６（Ａ）の場合と比較すると、アドレスＲＤＡ１ではメモリＭ１→メモリＭ４へ、アドレスＲＤＡ２ではＭ２→Ｍ１へ、アドレスＲＤＡ３ではＭ３→Ｍ２へ、アドレスＲＤＡ４ではＭ４→Ｍ３へと変更される。換言すれば、各メモリＭ１−Ｍ４を指定するための上位アドレスＲＤＡ１−ＲＤＡ４を左寄せ表示から右寄せ表示の切り替えに応じて設定（指定）変更することになる。したがって、第１の読出しアドレスＲＤＡ１はメモリＭ４を選択し、メモリＭ４をアドレスするための下位アドレスの変化は、図６（Ａ）のメモリＭ４を読み出す読出し方向と逆方向に１水平期間に亘ってアクセスする。そして第２の読出しアドレスＲＤＡ２によって選択されたメモリＭ１の変化は、図６（Ａ）の読出し方向とは逆方向に１水平期間に亘ってアクセスする。第３の読出しアドレスＲＤＡ３によって選択されるメモリＭ２の変化は、図６（Ａ）の読出し方向とは逆方向に１水平期間に亘ってアクセスする。第４の読出しアドレスＲＤＡ４によって選択されたメモリＭ３の変化は、図６（Ａ）の読出し方向と逆方向に１水平期間に亘ってアクセスする。
【００２５】
図６（Ｄ）は、図６（Ｂ）に示す左寄せ表示の状態から右寄せ表示に切り替える場合の例を示している。この左寄せ表示から右寄せ表示に変更するために、上位アドレスＲＤＡ１−ＲＤＡ４を切り替えて、夫々のアドレスＲＤＡ１−ＲＤＡ４にて選択されるメモリＭ１−Ｍ４を切り替える。具体的には、図６（Ｂ）と比較して、上位アドレスＲＤＡ１−ＲＤＡ４で選択されるメモリＭ１−Ｍ４を、アドレスＲＤＡ１ではＭ１→Ｍ４へ、アドレスＲＤＡ２ではＭ２→Ｍ１へ、アドレスＲＤＡ３ではＭ３→Ｍ２へ、アドレスＲＤＡ４ではＭ４→Ｍ３へと切り替えている。そして、選択された各メモリＭ１−Ｍ４の読出しも、下記アドレスとなる夫々のメモリＭ１−Ｍ４のアドレスの読出し順序を、図６（Ｂ）の場合と比較して、夫々が逆方向となるように読出しを行なっている。このように上位アドレスを切り替えることにより、図６（Ｂ）の左寄せ表示の状態から図６（Ｄ）の右寄せ表示の状態へと切り替えることが可能となる。そして、図６（Ｄ）の下位アドレスである各メモリＭ１−Ｍ４のアドレスの読出し順序を逆にすることにより、図６（Ｃ）の表示状態に切り替え変更し得ることを示している。図６（Ｄ）は、第１−第４の読出しアドレスＲＤＡ１−ＲＤＡ４の変化方向が図６（Ｃ）とは逆になった例である。このようにして、上位アドレスＲＤＡ１−ＲＤＡ４を切り替えることによって、図６（Ｂ）の左寄せ表示の状態から図６（Ｄ）の右寄せ表示の状態に容易に切り替え表示を行なうことが可能であり、下位アドレスとなる各メモリＭ１−Ｍ４のアドレスの読出し順序を変更させれば、同じ右寄せ表示状態であっても、図６（Ｃ）の表示状態へと容易に切り替え可能となる。このように、メモリ数を増加させることなく上位アドレスまたは下位アドレス、もしくは両方を切り替え選択することで、左寄せ表示と右寄せ表示とを簡単に切り替え表示させることが可能となる。
【００２６】
図７（Ａ）、図７（Ｂ）には、センター表示を行う場合、メモリＭ１-Ｍ４の読出しアドレスＲＤＡ１−ＲＤＡ４が変化する様子を示している。メモリＭ１−Ｍ４が図４（Ａ）で説明したように書き込まれているものとする。
【００２７】
図７（Ａ）の例では、読出しアドレスＲＤＡ１では、１水平期間の前半と後半でメモリＭ１とメモリＭ４を夫々選択して読み出しする。
【００２８】
読出しアドレスＲＤＡ２では、メモリＭ１とメモリＭ２を夫々選択し、同様に各半分のデータを１水平期間に亘って読み出しする。読出しアドレスＲＤＡ３では、メモリＭ３とメモリＭ２を夫々選択し、同様に各半分のデータを１水平期間に亘って読み出しする。読出しアドレスＲＤＡ４では、メモリＭ３とメモリＭ４を夫々選択し、同様に各半分のデータを１水平期間に亘って読み出しする。表示パネル２１３の各領域１−４に対する水平ドライバー２１１に対する信号書き込み方向は、上段の表示パネル２１３に記載した矢印の如くなる。図７（Ｂ）の例は、上位アドレスにて選択された各メモリＭ１−Ｍ４の下位アドレスとなる各メモリＭ１−Ｍ４のアドレスの読出し順序を逆にすることによって図７（Ａ）の例に比べて読出し方向が逆になった例である。
【００２９】
上記した図６（Ａ）乃至図７（Ｂ）の例は、メモリＭ１−Ｍ４に対して、図４（Ａ），図４（Ｂ）に示す如くデータが書き込まれた場合の読出し方法を示した。しかし、図５（Ａ）、図５（Ｂ）に示した方法でメモリＭ１−Ｍ４にデータが書き込まれた場合、読出し方法は図８（Ａ）−図９（Ｂ）に示すようになる。
【００３０】
図８（Ａ）から説明する。分割領域１に対応する上位アドレスとなる読出しアドレスＲＤＡ１にてメモリＭ１を選択し、メモリＭ１を下位アドレスとなるメモリＭ１のアドレス順に従って読出しを行なう。この読出し順の変化は、メモリＭ１に対して書き込み方向とは逆方向にアクセスする。メモリＭ１の読出しは、メモリＭ１のデータを書き込み方向とは逆方向にほぼ１水平期間かかって読出しする。
【００３１】
読出しアドレスＲＤＡ２にてメモリＭ２を選択し、メモリＭ２をメモリＭ２のアドレス順に従って読出しを行なう。この読出し順の変化は、メモリＭ２のデータを書き込み方向と同じ方向にほぼ１水平期間かかって読出しする。読出しアドレスＲＤＡ３にてメモリＭ３を選択し、メモリＭ３をメモリＭ３のアドレス順に従って読出しを行なう。この読出し順の変化は、メモリＭ３のデータを書き込み方向とは逆方向にほぼ１水平期間かかって読み出しする。読出しアドレスＲＤＡ４にてメモリＭ４を選択し、メモリＭ４のアドレス順に従って読出しを行なう。この読出し順の変化は、メモリＭ４のデータを書き込み方向と同じ方向にほぼ１水平期間かかって読出しする。この結果、表示パネル２１３の各領域１−４に対する信号の水平ドライバー２１１への書き込み方向は、図８（Ａ）の上段の表示パネル２１３の矢印の如くなる。これに対して、各読出しアドレスＲＤＡ１−ＲＤＡ４にて選択された各メモリＭ１−Ｍ４の読出し順を図８（Ａ）とは逆方向にした場合、図８（Ｂ）の如くなる。
【００３２】
図８（Ｃ）の例は、図８（Ｂ）に示した左寄せ表示から右寄せ表示に切り替えて表示する場合のデータを読み出す例を示している。即ち、左寄せ表示から右寄せ表示に切り替える場合には、上位読出しアドレスＲＤＡ１にてメモリＭ４を選択し、メモリＭ４は、書き込み方向と同方向に変化するメモリＭ４の下位アドレスにより逆のアドレス順でアクセスされる。読出しアドレスＲＤＡ２によりメモリＭ１が選択されメモリＭ１の下位アドレスにより逆のアドレス順でアクセスされる。読出しアドレスＲＤＡ３によりメモリＭ２が選択されメモリＭ２の下位アドレスにより逆のアドレス順でアクセスされる。読出しアドレスＲＤＡ４によりメモリＭ３が選択されメモリＭ３のアドレスにより逆のアドレス順でアクセスされる。この結果、表示パネル２１３の各領域１−４に対する信号の水平ドライバー２１１への書き込み方向は、図８（Ｃ）の上段の表示パネル２１３の矢印の如くなる。このことは、図８（Ｂ）に示す左寄せ表示の状態から上位アドレスであるＲＤＡ１−ＲＤＡ４を切り替えることによって、メモリＭ１−Ｍ４数を変更することなく右寄せ表示状態に切り替えを行なうことができることを意味している。これに対して、図８（Ａ）に示す左寄せ表示から右寄せ表示に切り替え表示を行なう場合には、上位アドレスであるＲＤＡ１−ＲＤＡ４を同様に切り替えて、各メモリＭ１−Ｍ４を選択することにより、図８（Ｄ）に示す右寄せ表示にメモリＭ１−Ｍ４数を変更することなく切り替え表示させることができる。そして、図８（Ｄ）に示す右寄せ表示から図８（Ｃ）に示す右寄せ表示に変更する場合でも、メモリＭ１−Ｍ４の下位アドレスの読出し順序を逆転させるだけで切り替え変更することが可能であり、いずれの場合であっても左寄せ表示と右寄せ表示の相互間での切り替え表示を簡単に行わせることが可能となる。
【００３３】
図９（Ａ）、図９（Ｂ）には、センター表示を行なう場合、読出しアドレスＲＤＡ１−ＲＤＡ４によって選択されるメモリＭ１−Ｍ４の各メモリＭ１−Ｍ４の読出し順が変化する様子を示している。メモリＭ１−Ｍ４が図５（Ａ）で説明したように書き込まれているものとする。
【００３４】
図９（Ａ）の例では、読出しアドレスＲＤＡ１によって選択されたメモリＭ１とＭ４の読出し順の変化は、メモリＭ１とメモリＭ４の各半分のデータを１水平期間の前半と後半で読み出しする。読出しアドレスＲＤＡ２によって選択されたメモリＭ１とメモリＭ２の読出し順の変化は、メモリＭ１とメモリＭ２の各半分のデータを１水平期間に亘って読み出しする。読出しアドレスＲＤＡ３によって選択されたメモリＭ２とメモリＭ３の読出し順の変化は、メモリＭ３とメモリＭ２の各半分のデータを１水平期間に亘って読み出しする。読出しアドレスＲＤＡ４によって選択されたメモリＭ３とメモリＭ４の読出し順の変化は、メモリＭ３とメモリＭ４の各半分のデータを１水平期間に亘って読み出しする。表示パネル２１３の各領域１−４に対する水平ドライバー２１１に対する信号書き込み方向は、上段の表示パネル２１３に記載した矢印の如くなる。図９（Ｂ）の例は、図９（Ａ）の例に比べて上位アドレスＲＤＡ１−ＲＤＡ４を切り替えることによって選択されたメモリＭ１−Ｍ４を変更し、その読出し方向が逆になった例である。
【００３５】
上記したように、この発明によれば、水平方向に例えばｎ個に分割した領域が分割駆動される。また、１ライン分のデジタル映像信号がｎ個に分割され、ｎ個の単位データが前記ｎ個の単位メモリにそれぞれ供給される。そして、前記ｎ個の単位メモリが書き込み制御及び読出し制御されるので、アスペクト比の切換えが可能である。しかも、それぞれの書き込みまたは読出しアドレスの方向を選択し、隣り合う駆動領域に対するデータの配置順序が逆水平方向になる。このために、分割駆動された領域の境目での画像のノイズを低減することができる。つまり、水平ドライバー２１１に送られるアナログ信号は、領域の境界で時間的に連続している。このために、伝送ラインにおけるアナログの途切れや急激な変動はない。
【００３６】
図１０には、メモリ回路１０２の内部の具体例を示している。先の説明では、説明をわかり易くするために、メモリＭ１−Ｍ４の一系統を示した。しかし実際には２系統があると便利である。即ち、最初の１水平期間で、メモリＭ１ａ−Ｍ４ａにデータが書き込まれ、次の１水平期間で、メモリＭ１b−Ｍ４ｂにデータが書き込まれる。そして一方の系統のメモリＭ１ａ−Ｍ４ａにデータが書き込まれている間に他方の系統のメモリＭ１b−Ｍ４ｂのデータが読み出される。各メモリのデータはそれぞれデジタルアナログ変換器でアナログ信号に変換される。
【００３７】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００３８】
【図１】この発明による平面表示装置の一実施形態を示すブロック図である。
【図２】この発明による平面表示装置の他の実施形態を示すブロック図である。
【図３】図１及び図２に示した表示パネルにおけるアスペクト比の各種形態を示す図である。
【図４】図１及び図２に示したメモリ回路へのデータ書き込みの一例を示す説明図である。
【図５】図１及び図２に示したメモリ回路へのデータ書き込みの他の例を示す説明図である。
【図６】図１及び図２に示したメモリ回路のデータの読出し例を示す説明図である。
【図７】図１及び図２に示したメモリ回路のデータの他の読出し例を示す説明図である。
【図８】図１及び図２に示したメモリ回路のデータのさらに読出し例を示す説明図である。
【図９】図１及び図２に示したメモリ回路のデータのさらにまた他の読出し例を示す説明図である
【図１０】図１及び図２に示したメモリ回路の内部構成例を示す図である。
【符号の説明】
【００３９】
１０１・・・入力処理回路、１０２・・・メモリ回路、１０３・・・タイミング発生回路、１０４・・・メモリ制御回路、１１２・・・デジタルアナログ変換器、２１１・・・水平ドライバー、２１２・・・垂直ドライバー、２１３・・・平面表示パネル。
【図１】
0005342747.tif 000002
【図２】
0005342747.tif 000003
【図３】
0005342747.tif 000004
【図４】
0005342747.tif 000005
【図５】
0005342747.tif 000006
【図６】
0005342747.tif 000007
【図７】
0005342747.tif 000008
【図８】
0005342747.tif 000009
【図９】
0005342747.tif 000010
【図１０】
0005342747.tif 000011