(57)【特許請求の範囲】
【請求項１】
複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、前記抵抗値補正用抵抗群の中からヒューズが切断されるとともに、抵抗体の製造のばらつきの誤差値に応じて誤差補正用抵抗群から誤差分に対応する誤差補正用抵抗体のヒューズが切断される抵抗回路であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする抵抗回路。
【請求項２】
複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、前記抵抗値補正用抵抗群の中からヒューズを切断する抵抗体を選択し、選択された抵抗体の誤差を求め、選択された抵抗体から抵抗値の大きな抵抗体のヒューズを切断し、次に、大きな抵抗体のヒューズを切断する前に、求めた誤差と誤差の許容範囲とを比較し、許容範囲を超える場合には、誤差補正用抵抗群から誤差分を補正する誤差補正用抵抗体を選択し、この抵抗体のヒューズを切断して、誤差を補正する抵抗回路の抵抗値調整方法であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする抵抗値調整方法。
【請求項３】
複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、トリミングコードを求め、トータルの誤差より抵抗値補正用抵抗体が大きい抵抗体の中で最小ビットを求め、該当する最小ビットのヒューズを切断した後、誤差補正用抵抗群から誤差分を補正する誤差補正用抵抗体を選択し、この抵抗体のヒューズを切断して誤差を補正する抵抗回路の抵抗値調整方法であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする抵抗値調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、並列接続された抵抗の一方の抵抗をレーザー又は電気的ストレスにより切断することによりその直列抵抗値を変化させることができる抵抗回路の抵抗値調整方法に関するものである。この方法により抵抗値を調整した抵抗回路は定電圧発生回路や電圧検出回路に用いられ、これら回路は、例えばアナログ電子回路を備えた半導体集積回路に搭載される。
【背景技術】
【０００２】
図７は、電圧検出回路の一例を示す回路図である。１５は演算増幅器で、その反転入力端子に基準電圧発生回路１３が接続され、基準電圧Ｖｒｅｆが印加される。入力端子（Ｖｉｎ）２３から入力される測定するべき端子の電圧が分圧抵抗１１（ＲｔとＲＴ）と１２（Ｒｂ）によって分圧されて演算増幅器１５の非反転入力端子に入力される。演算増幅器１５の出力は出力端子１９を介して外部に出力される。この電圧検出回路２０において、測定するべき端子の電圧が高く、分圧抵抗１１と１２により分圧された電圧が基準電圧Ｖｒｅｆよりも高いときは演算増幅器１５の出力が「Ｈ」を維持し、測定するべき端子の電圧が降下してきて分圧抵抗１１と１２により分圧された電圧が基準電圧Ｖｒｅｆ以下になってくると演算増幅器１５の出力が「Ｌ」になる。
【０００３】
図８は、定電圧発生回路の一例を示す回路図である。直流電源５からの電源を負荷７に安定して供給すべく、定電圧発生回路９が設けられている。定電圧発生回路は、直流電源５が接続される入力端子１１、基準電圧発生回路（Ｖｒｅｆ）１３、演算増幅器１５、出力ドライバを構成するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳと略記する。）１７、分圧抵抗Ｒ１、Ｒ２及び出力端子（Ｖｏｕｔ）１９を備えている。定電圧発生回路９の演算増幅器１５では、出力端子がＰＭＯＳ１７のゲート電極に接続され、反転入力端子に基準電圧発生回路１３から基準電圧Ｖｒｅｆが印加され、非反転入力端子に出力電圧Ｖｏｕｔを抵抗Ｒ１とＲ２で分圧した電圧が印加され、抵抗Ｒ１１、Ｒ１２の分圧電圧が基準電圧Ｖｒｅｆに等しくなるように制御される。
【０００４】
一般に、図７に示した電圧検出回路や図８に示した定電圧発生回路では、製造プロセスのばらつきに起因して基準電圧発生回路からの基準電圧Ｖｒｅｆが変動するので、その変動に対応すべく、分圧抵抗に抵抗値が調整可能な抵抗ＲＴを設け、分圧抵抗の抵抗値を調整している。この種の分圧抵抗としては、ヒューズの切断により抵抗値を調整可能な抵抗回路を用いて、分圧抵抗の抵抗値を調整している。
【０００５】
図９は、分圧抵抗を構成する従来の抵抗回路を示す回路図である。抵抗素子Ｒｂ、ｎ＋１個（ｎは正の整数）の設定抵抗体ＲＴ１、ＲＴ２…、ＲＴｎ、抵抗体Ｒｔが直列に接続されている。設定抵抗素子ＲＴ１、…、ＲＴｎには、各設定抵抗体に対応してヒューズｆ１、…、ｆｎが並列に接続されている。このような抵抗回路は、特許文献１等に開示されている。
【０００６】
このような抵抗回路では、任意のヒューズｆ１、…、ｆｎをレーザー光線で切断することにより、所望の直列抵抗値を得ることができる。この場合、ヒューズｆ１、…、ｆｎの抵抗値を設定抵抗素子ＲＴ１、…、ＲＴｎの抵抗値よりも無視できる程度に小さくすることによって、ヒューズ切断後に抵抗値誤差の少ない抵抗値を得ることができる。
【０００７】
図９の抵抗回路を図８の定電圧発生回路の分圧抵抗Ｒ１１、Ｒ１２に適用する場合、例えば抵抗素子Ｒｂ端を接地し、抵抗素子Ｒｔ端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒｂ、ＲＴ１間の端子ノードＬを演算増幅器１５の非反転入力端子に接続する。
【０００８】
また、図９の抵抗回路を図７の電圧検出回路の分圧抵抗Ｒ１１、Ｒ１２に適用する場合、例えば、抵抗素子Ｒｂ端を接地し、抵抗素子Ｒｔ端を入力端子２３に接続し、端子ノードＬを演算増幅器１５の非反転入力端子に接続する。これらの場合、分圧抵抗Ｒ１１はＲｂにより構成され、分圧抵抗Ｒ１２はＲｔ、設定抵抗体ＲＴ１、…、ＲＴｎ及びヒューズｆ１、…、ｆｎにより構成される。
【特許文献１】特開２００３−３７１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記した図９に示す抵抗回路においては、抵抗値を調整するために所定のヒューズを切断している。しかしながら、半導体の製造工程においては、製造のばらつきが発生する。ビットに対応してヒューズを切断して抵抗値を調整していく場合、トータルの誤差がヒューズ切断による補正量を超えてしまうことがある。例えば、図６に示すように、製造誤差が１０％ある場合において、ビット１の補正量ΔＶが８、ビット２の補正量ΔＶ４が４、ビット３の補正量ΔＶが２、ビット１の補正量ΔＶが１とする。それぞれの誤差は、０．８、０．４、０．２、０．１となる。ビット３までヒューズを切断した時に、トータルの誤差が１．４となり、次のビット１における補正量を超えてしまい補正が行えないという問題があった。
【００１０】
この発明の目的は、上述した従来の問題点を解決するためになされたものにして、製造のばらつきによる誤差を考慮し、その誤差を含め、抵抗値の調整を行い精度の良い抵抗値が得られる抵抗回路の調整方法を提供することにある。
【課題を解決するための手段】
【００１１】
この発明の抵抗回路、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、前記抵抗値補正用抵抗群の中からヒューズが切断されるとともに、抵抗体の製造のばらつきの誤差値に応じて誤差補正用抵抗群から誤差分に対応する誤差補正用抵抗体のヒューズが切断される抵抗回路であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする。
【００１２】
この発明の抵抗回路の抵抗調整方法は、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、前記抵抗値補正用抵抗群の中からヒューズを切断する抵抗体を選択し、選択された抵抗体の誤差を求め、選択された抵抗体から抵抗値の大きな抵抗体のヒューズを切断し、次に、大きな抵抗体のヒューズを切断する前に、求めた誤差と誤差の許容範囲とを比較し、許容範囲を超える場合には、誤差補正用抵抗群から誤差分を補正する誤差補正用抵抗体を選択し、この抵抗体のヒューズを切断して、誤差を補正する抵抗回路の抵抗値調整方法であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする。
【００１３】
また、抵抗回路の抵抗調整方法は、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された抵抗値補正用抵抗群と、複数の抵抗体が直列に接続され、各抵抗体には切断用ヒューズが並列に接続された誤差補正用抵抗群と、を備え、前記抵抗値補正用抵抗群と誤差補正用抵抗群が直列に接続され、抵抗値を調整するために、トリミングコードを求め、トータルの誤差より抵抗値補正用抵抗体が大きい抵抗体の中で最小ビットを求め、該当する最小ビットのヒューズを切断した後、誤差補正用抵抗群から誤差分を補正する誤差補正用抵抗体を選択し、この抵抗体のヒューズを切断して誤差を補正する抵抗回路の抵抗値調整方法であって、
前記抵抗値補正用抵抗群の抵抗体の数と、誤差補正用抵抗群の抵抗体の数とを同一にするとともに抵抗値補正用抵抗群の各抵抗体と誤差補正用抵抗群の各抵抗体とを対応させ、
誤差補正用抵抗群の各抵抗体の抵抗値を、対応する抵抗値補正用抵抗群の抵抗体の抵抗値の誤差に設定したことを特徴とする。
【発明の効果】
【００１４】
この発明によれば、トータル誤差が抵抗値補正用抵抗体で補正できる補正量を超える前に、誤差補正用抵抗体で誤差分を調整することができ、抵抗体の製造のばらつきの誤差を含め、精度良く調整が行える抵抗回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。図１は、この発明に用いられる抵抗回路の一実施形態を示す回路図である。
【００１６】
図１に示すように、抵抗値補正用抵抗群１と誤差補正用抵抗群２とが直列に接続されている。抵抗値補正用抵抗群１は、複数の抵抗体Ｒ１、Ｒ２、…、Ｒｎ、…Ｒｍが直列に接続され、各抵抗体Ｒ１、Ｒ２、…、Ｒｎ、…、Ｒｍには切断用ヒューズｆ１、ｆ２、…、ｆｎ、…、ｆｍが並列に接続されている。誤差補正用抵抗群２は、複数の誤差補正用抵抗体Ｒａ１、…、Ｒａｍが直列に接続され、各誤差補正用抵抗体Ｒａ１、…、Ｒａｎには切断用ヒューズｆａ１、…、ｆａｎが並列に接続されている。
【００１７】
この実施形態においては、トップ側の抵抗体Ｒｔに抵抗値補正用抵抗群１が接続され、トップ側から順に二進数的に抵抗値が減少するように設定されている。トップ側の抵抗体Ｒｔ側の抵抗体Ｒ１がビット１（Ｂ１）に対応し、以下二進数的に抵抗値が減少してビットｍ（Ｂｍ）用の抵抗体Ｒｍまでｍ個の抵抗体Ｒ１、Ｒ２、…、Ｒｍが直列に接続されている。
【００１８】
誤差補正用抵抗群２は、抵抗値補正用抵抗群１とボトム側の抵抗体Ｒｂとの間に直列に接続されている。誤差補正用抵抗体Ｒａ１、…、Ｒａｍは、誤差に対応して例えば、抵抗値補正用抵抗体の１０％の抵抗をそれぞれ有して構成されている。
【００１９】
抵抗値を調整するときには、抵抗回路を用いる回路に実装して、実際に動作させ、オンラインにより、抵抗を調整するためのトリミングコードを求め、そのコードを２進数に変換する。２進数に変換されたトリミングコードに応じて、対応するビットの切断用ヒューズｆ１、ｆ２…ｆｎ−１…ｆｍを選択する。対応するビットの切断用ヒューズｆ１、ｆ２…ｆｎ−１…ｆｍを切断して抵抗値を補正する。
【００２０】
図１の抵抗回路の実施形態を図７の電圧検出回路の分圧抵抗Ｒ１１、Ｒ１２に適用した時の抵抗値の補正について説明する。電圧検出回路の一実施形態を図１及び図７を用いて説明する。例えば、抵抗素子Ｒｂ端を接地し、抵抗素子Ｒｔ端を端子２３に接続し、抵抗素子Ｒｂ、ＲＴ間の端子ノードＬを演算増幅器１５の非反転入力端子に接続する。分圧抵抗Ｒ１１はＲｔ、抵抗値補正抵抗体Ｒ１、Ｒ２、…、Ｒｍ、誤差補正用抵抗体Ｒａ１、…、Ｒａｍ及び切断用ヒューズｆ１、ｆ２、…、ｆｎ−１、…、ｆｍ、切断用ヒューズｆａ１、…、ｆａｎにより構成され、分圧抵抗Ｒ１２はＲｂにより構成される。
【００２１】
端子ノードＬから演算増幅器１５の非反転入力端子に入力する分圧電圧を調整する場合、次の数式（１）からトリミングコードＴを求めることができる。
【００２２】
Ｔ＝（Ｒｔ＋Ｒｂ）×（Ｖｓｅｔ／Ｖｍｅｓ−１）／Ｒｔ
ここで、Ｖｓｅｔは電圧検出回路の検出電圧設定値、Ｖｍｅｓはヒューズ切断前に設定差された演算増幅器１５の出力が例えば「Ｈ」から「Ｌ」へ反転する入力端子２３での入力電圧値である。
【００２３】
上記した式で求められたトリミングコードＴを２進数に変換し、抵抗値補正抵抗体Ｒ１、Ｒ２、…、Ｒｍに対応するビットの抵抗体のヒューズを切断することにより、検出電圧が設定電圧となる。
【００２４】
この実施形態の説明においては、補正量がΔＶで求められ、補正ビットに対応する補正量も図５及び図６に示すように、ΔＶ１、ΔＶ２…ΔＶとしている。補正量ΔＶｎとその補正用抵抗体Ｒｎとは以下の式の関係があるので、基準電圧Ｖｒｅｆ、補正量ΔＶｎとＲｂを与えれば、補正用抵抗体のＲｎの抵抗値を求めることができる。
【００２５】
ΔＶｎ＝（Ｒｎ／Ｒｂ）×Ｖｒｅｆ
【００２６】
図５及び図６に示すように、各補正量に製造プロセス上、誤差が生じる。この実施形態においては、誤差は、量産での実際の製造ばらつきやプロセスレイアウトから経験上予想されるばらつきにより予め決めておく。例えば、誤差が１０％の場合には、補正量Δｎの１０％の値が誤差αｎとなる。
【００２７】
上記したように、トリミングコードを求め、対応するビットのヒューズを切断することにより、検出電圧を設定電圧にするように抵抗値を調整するが、補正用抵抗体にも誤差が存在する。この誤差により、所定のビットのヒューズを切断しても、ＬＳＢのビットでは対応できなくなる誤差が生じる場合がある。この場合には、この誤差により、精度が悪くなるという問題がある。この問題につき、図２ないし図６を参照して説明する。
【００２８】
説明を簡単にするために、以下では補正ビットが４ビットの場合を例に挙げる。補正量Δは１６とする。各補正量は、ビット１が８、ビット２が４、ビット３が２、ビット１（ＬＳＢ）が１である。誤差は１０％とした。
【００２９】
図２は誤差がすべて−１０％の場合を示している。各ビットのヒューズを切断し、ビット４の補正を行うことにより、設計上は補正量はＬＳＢの範囲内の「１」に収まるよう構成されている。しかし、図２、図４及び図６に示すように、ビット４の処理を行った後のトータル誤差は１．５になっている。このため、設計上予定した補正ができないことになる。
【００３０】
そこで、この発明においては、この誤差を考慮して、不足分の誤差をトータル誤差を誤差補正用抵抗体Ｒａ１…Ｒａｍを用いて補うように処理を行うものである。
【００３１】
この実施形態においては、算出したトリミングコードに基づき、補正量のトータル誤差を求める。すなわち、対応するビットを切断するときそれぞれのトータルの誤差を求める。図５に示すように、補正量Δｎのトータル誤差はα１＋α２＋…＋αｎとなる。
【００３２】
この実施形態では、トータルの誤差（Ｅｒｒｎ）＜補正量Δｎとなる最小ビットを求める。図６の例では、３ビットのとき誤差が１．４であり、補正量が２である。また、４ビットのときの補正量は１であり、この誤差は次の補正量で対応できる許容範囲を超えている。すなわち、求めたトータル誤差が誤差の許容範囲内とは次の補正量で対応できる誤差の範囲以内であることを示している。この誤差の許容範囲を比較し、許容範囲を超えるか否か判断することは、トータルの誤差（Ｅｒｒｎ）＜補正量Δｎとなる最小ビットを求めることになる。
【００３３】
図４に示す４ビットの場合には、トータルの誤差（Ｅｒｒｎ）＜補正量Δｎとなる最小ビットが３ビットとなる。よって、３ビットのヒューズを切断した後、トータル誤差のＥｒｎｎを補正する。誤差補正用抵抗体Ｒａ１…Ｒａｍによる誤差の補正量は、トータルの誤差（１．４）から（トータル誤差補正量＋処理ビットの補正量）の１／２である１．７の範囲で誤差補正ビットを選択する。
【００３４】
誤差補正量に対応する誤差補正用抵抗体Ｒａ１、…、Ｒａｍを選び、該当する切断用ヒューズｆａ１…ｆａｎを切断する。誤差補正用抵抗体Ｒａ１、…、Ｒａｍは、誤差に対応して例えば、抵抗値補正用抵抗体の１０％の抵抗をそれぞれ有して構成した場合には、トリミングビットと対応して誤差補正用ビットを構成すればよい。この場合には、誤差補正用ビットは、上記の算出した最小ビットまでのビットの誤差補正用抵抗体Ｒａ１…Ｒａｍのヒューズを切断して、誤差を補正する。この誤差補正により、次に選択する抵抗値補正用抵抗体の補正量の範囲内で補正が行えるようになる。
【００３５】
この４ビットの例では、図４に示すように、３ビットの処理の後、誤差補正ビットの処理により、４ビット即ちＬＳＢの範囲内での補正が行えるようになる。
【００３６】
なお、図３は、誤差がすべて＋α（１０％）とした場合を示している。すると、４ビットの処理をする前に、ターゲット値を超えてしまうことになる。したがって、このような場合にも、４ビットのヒューズを切断すると、より精度が悪くなるので、４ビットのヒューズは切断せず、４ビットの誤差補正用ヒューズで誤差α４の分の補正を行えばよい。
【００３７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３８】
【図１】この発明に用いられる抵抗回路の一実施形態を示す回路図である。
【図２】この発明の抵抗回路の調整方法を説明するための図である。
【図３】この発明の抵抗回路の調整方法を説明するための図である。
【図４】３ビットの処理を行ったときのトータル誤差と補正量との関係を示す図である。
【図５】ビットと補正量Δと誤差とトータル誤差の関係を示す図である。
【図６】ビットと補正量Δと誤差とトータル誤差の関係を示す図である。
【図７】電圧検出回路の一例を示す回路図である。
【図８】定電圧発生回路の一例を示す回路図である。
【図９】分圧抵抗を構成する従来の抵抗回路を示す回路図である。
【符号の説明】
【００３９】
１  抵抗値補正用抵抗群、Ｒ１、Ｒ２、…、Ｒｎ、…Ｒｍ  抵抗体、ｆ１、ｆ２、…、ｆｎ、…、ｆｍ  切断用ヒューズ、２  誤差補正用抵抗群、Ｒａ１、…、Ｒａｍ  誤差補正用抵抗体、ｆａ１、…、ｆａｎ  切断用ヒューズ。
【図１】
0005223398.tif 000002
【図２】
0005223398.tif 000003
【図３】
0005223398.tif 000004
【図４】
0005223398.tif 000005
【図５】
0005223398.tif 000006
【図６】
0005223398.tif 000007
【図７】
0005223398.tif 000008
【図８】
0005223398.tif 000009
【図９】
0005223398.tif 000010