(57)【特許請求の範囲】
【請求項１】
少なくとも１つの基本周波数を有する高周波入力信号を増幅し、抵抗性負荷を駆動するように構成された高効率スイッチング電力増幅器であって、
（ａ）スイッチとして作動する第１スイッチ要素と、前記第１スイッチ要素と並列の寄生キャパシタンスＣｏｕｔ１とを含む高速な第１能動素子と、
（ｂ）スイッチとして作動する第２スイッチ要素と、前記第２スイッチ要素と並列の寄生キャパシタンスＣｏｕｔ２とを含む高速な第２能動素子と、
（ｃ）（i）前記第１能動素子に接続された第１ポートと、
（ii）前記第２能動素子に接続された第２ポートと、
（iii）前記抵抗性負荷に接続された第３ポートと、
を有する３ポートのＥ／Ｆ級の負荷ネットワークと、
を具えており、
前記第１及び第２能動素子は、プッシュプル式構成で駆動され、前記負荷ネットワークは、
（i）全ての基本周波数にて、前記抵抗性負荷と直列の誘導性負荷に、
（ii）Ｎ次調波までの、各基本周波数に対する１又は２以上の偶数倍音にて、開回路に、
（iii）Ｎ次調波までの、各基本周波数に対する全奇数倍音にて、短絡回路に、
（iv）Ｎ次調波までの残りの全ての倍音にて、容量性インピーダンス負荷に、
なる、高効率スイッチング電力増幅器。
【請求項２】
変圧器を更に含み、前記変圧器は、前記第１及び第２能動素子の出力部と前記抵抗性負荷に接続され、前記抵抗性負荷は、前記変圧器を介して、前記第１及び第２能動素子の出力部からｄｃ絶縁された、請求項１の増幅器。
【発明の詳細な説明】
【０００１】
【発明の分野】
本発明は、高効率の電力増幅器に関するものであり、より具体的には、新たなクラスのスイッチング電力増幅器であって、Ｅ級と逆Ｆ級(Ｆ-1級)のハイブリッド電力増幅器に関するものである。
【０００２】
【関連技術の説明】
電力増幅器は、回路トポロジーと動作原理に関連した根本的特徴に基づき、Ａ、ＡＢ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｓ等の幾つかの異なるカテゴリーによって分類される。各クラスは、例えば、線形性、電力効率、帯域幅、周波数応答等の動作特徴において相対的な長所と短所があり、使用条件に基づいて選ばれる。
【０００３】
より具体的には、線形増幅器、スイッチング増幅器又は両者の組み合わさったものとして作動する能動素子(例えば、トランジスタ、真空管)を用いて、ＲＦ電力増幅は実現できる。線形増幅器(例えば、Ａ級及びＢ級)は、入力信号と直流(ＤＣ)供給電力から、無線周波数(ＲＦ)出力を生成するには不十分であるため、能動素子を線形増幅器として作動させることは、高い効率性を要する電力増幅装置には理想的な解決策ではない。むしろ、能動素子をスイッチとして作動させるよう設計することが望ましい。というのも、動作のこのモードでは、その時間の大半で素子は飽和状態又は遮断状態であり、従って、素子を、損失が遙かに多い動作領域の外側に保持することで、比較的僅かな電力が消耗される。携帯通信装置(例えば、携帯電話)や高出力産業用発電機(例えば、プラズマドライバや放送送信装置)等の多数の応用において、電力消費量と損失量が低いことは重要であり、高効率のスイッチング増幅器は、それが実現する性能及びコスト優位性の故に、魅力的な解決策である。
【０００４】
図１は、従来のＲＦ送信システム(1)用に設計された一般のスイッチング電力増幅器(6)の構成を簡略化したブロック図である。該システムは、ドライバ(4)と、スイッチ(5)及び負荷ネットワーク(7)を具えた電力増幅器(6)と、負荷(8)とから構成される。増幅すべき入力信号(2)は、ドライバ部(4)に入力され、増幅器中の能動素子(5)を制御する。能動素子は、ドライバによって適切に駆動されると、実質的にスイッチとして作動し、単一極、単投スイッチとして表される。能動素子は、ｄｃ電源(3)によって駆動され、負荷ネットワーク(7)の入力部に接続された出力部を有する。負荷ネットワーク(7)の出力部は、アンテナ等の負荷(8)に接続される。スイッチ(5)が、所望の出力周波数又は基本周波数ｆ0にて周期的に稼動している場合、ｄｃエネルギーは、このスイッチング周波数及びその調波のａｃエネルギーに変換される。負荷ネットワーク(7)は、１又は２以上のフィルタを用いて、スイッチング動作によって生じる電力損失(即ち、素子の効率)を制御し、負荷での倍音(harmonic overtones)のレベルを減衰させ、及び／又はインピーダンス変換を与える。負荷ネットワークの設計によって、スイッチング増幅器(6)中の電圧及び電流の挙動が決まり、それによって増幅器を表す動作クラスが決定される。
【０００５】
しかしながら、高周波で高効率のスイッチング動作を実現することは、能動素子における限られたスイッチング時間と、パッケージに起因する寄生インピーダンスの故に、困難であった。それにも拘わらず、公知の種類の電力増幅器の中で、高い動作周波数にて電力効率の高い増幅を要する場合には、明らかに最適な公知の種類は、Ｅ及びＦ級の増幅器である。
【０００６】
Ｅ級増幅器
Ｅ級増幅器は、他の種類のスイッチング増幅器で発生するスイッチング電力損失、即ち容量性の放電に関連した損失の主な原因を実質上取り除くことにより、高周波数にて高い効率を達成する。殆どのあらゆるスイッチングモード電力増幅器において、キャパシタンスＣsが、事実上、電源スイッチをシャントする。最小の場合、このキャパシタンスは、回路部品(トランジスタ)及び配線の固有の寄生キャパシタンスＣoutである。回路設計者は、追加キャパシタンスを追加することを意図的に望むであろう。他の種類のスイッチング増幅器(Ｅ級増幅器は除く)において、このシャントキャパシタンスは、一般的に望ましくない。その理由は、スイッチ及びそのシャントキャパシタンスに亘る電圧がゼロでないときにスイッチが入ると、充電済のキャパシタンスに貯えられていたエネルギーは、熱となって失われるからである。エネルギーは、ＣsＶ2/２であって、Ｃsは、スイッチをシャントする容量であり、Ｖは、スイッチが閉じられているときのスイッチに亘る(従ってキャパシタンスに亘る)電圧である。スイッチング周波数がｆ0である場合、電力損失はＣsＶ2ｆ0/２となる。電力損失は、スイッチング周波数に直接的に比例する点に留意されたい。従って、高周波電力増幅器にとっては、この電力損失は深刻な不利益となり、しばしば電力損失構造の主要因となりうる。更に、スイッチがこのキャパシタを放電している間、スイッチは、キャパシタ電圧と放電電流の両方を同時に受ける。同時的な電圧及び電流が十分大きい場合、それらは、パワートランジスタの破壊的な損傷及び／又は性能低下を惹き起こす可能性がある。
【０００７】
これらの問題は、ゼロ電圧スイッチング(ＺＶＳ)動作、即ちスイッチを入れるときは、スイッチに亘る電圧が実質的にゼロになることを要求すること、を確認することにより回避できる。この様なＥ級増幅器の特徴によって、この容量を負荷ネットワーク中に使用し、スイッチングデバイスの閉動作の直前にキャパシタ電圧がゼロとなるよう負荷ネットワークを設計することにより、性能を深刻に低下させることなく、このクラスを、スイッチングデバイスの出力キャパシタンスに直ちに適応させることができる。
【０００８】
スイッチを入れることに関する問題に加えて、電源スイッチを切る(開く)ことは、本質的に、スイッチを高電圧及び高電流(従って、更なる電力損失とデバイスへの無理)に同時に晒すことになる。幸い、ターンオン損失とは違って、この損失機構は、より速いデバイスを選ぶこと、或いは、デバイスのターンオフ時間を削減するためにデバイスの駆動レベルを十分増大させることにより、任意に小さくすることができる。ＺＣＳ(ゼロ電流スイッチング)動作、即ちトランジスタの電源が切れる直前にデバイスの電流はゼロとなり、ターンオフ損失が取り除かれる動作、を実現するスイッチング増幅器の設計は可能であるが、ＺＶＳ及びＺＣＳ状態を同時に実現することは不可能であると考えられている。ターンオフ損失は、他の手段で削減できるが、ターンオン損失は、スイッチング電圧及びキャパシタンスＣsにのみ従属しており、それは能動素子の固有の特性のため、任意的に削減することはできない。それ故、ＺＶＳスイッチングは、現代的な高速デバイスを使用した高効率動作には最適であると考えられている。回路部品の相対値(スイッチキャパシタンスＣs、負荷抵抗ＲL及び負荷インダクタンスＬLを含む)を適切に選ぶことにより、結果としてＥ級は、ＺＶＳスイッチングを可能にし、非常に簡単な回路を使用してスイッチング損失を削減する。
【０００９】
従って、比較的簡単な回路トポロジーを用いて、(ａ)スイッチシャントキャパシタンスをネットワークの一部に組み込み、有害な影響を計算に入れて、それを最小にし、(ｂ)スイッチターンオフ後の過渡応答により、スイッチが次に入る際、スイッチ電圧はゼロ(又は略ゼロ)に戻る共振負荷ネットワークを使用することによって、Ｅ級動作は、電力損失とデバイスへの無理を少なくする。一般的なＥ級増幅回路の概要は、図２の簡略図に示されている。電力増幅器(10)は、スイッチングデバイス(12)と負荷ネットワーク(20)を有している。ＤＣ電力は、チョーク(14)を介してデバイス(12)に供給される。ネットワークは、夫々ＬL(26)及びＲL(28)で表されるＲＬ負荷に直列接続された、簡単なフィルタ(24)を有している。Ｅ級のデバイスとして、フィルタは、基本周波数では短絡回路、全ての調波では開回路の機能を果たす。能動素子(12)の固有シャントキャパシタンスＣout(例えば、３端子トランジスタの陽極と陰極の間)は、キャパシタＣs(22)の一部又は全部としてネットワークに組み込まれ、該キャパシタは、設計者によって加えられた追加キャパシタンスを有している。従って、負荷ネットワークに向かうインピーダンスＺinは、ｆ0では、Ｚin＝(ＲL＋ｊω0ＬL)||(１/ｊω0Ｃs)であり、これは、もし適切に設計されておれば、実質的には誘導性負荷(即ち、抵抗及びインダクタンスの両方からなる負荷)である。即ちＺin＝Ｒeff＋ｊω0Ｌeffであり、全ての倍音では、Ｚin＝１/ｊωＣsである。基本周波数での負荷のインダクタンスは、容量Ｃs及び有効負荷抵抗Ｒeffと相対して適切な大きさの場合には、基本周波数での調波要素の位相補正を行ない、それによってＺＶＳ動作が達成される。
【００１０】
Ｆ及びＦ-1級増幅器
Ｆ級は、スイッチング型増幅器の、もう一つの周知の級である。Ｆ級増幅器は、複数の共振器の負荷ネットワークを用いて、能動素子の出力電圧波形及び／又は電流波形の調波成分を制御することにより、効率を向上させる。Ｆ級回路を実現する際、能動素子は、主にスイッチとして作動し、負荷ネットワークは、一般に、基本周波数の偶数調波のときには短絡回路インピーダンス、基本周波数の奇数調波のときには開回路インピーダンスを生じるよう設計されている。
【００１１】
能動素子(トランジスタ)の出力電圧が、飽和状態(小さい抵抗)から遮断(大きい抵抗)電圧へ、急速に駆動される場合、Ｆ級増幅器の効果的な動作が実現する。動作に際して、能動素子と出力ネットワークの組合せによって、素子が飽和状態の際に半正弦波電流が生成される。Ｎ次調波までの全ての奇数調波でＱ値が高い共振回路は、しばしば幾つかの並列ＬＣフィルタを具えており、それらの周波数にて、高いインピーダンスを能動素子に与えることにより、出力電圧中に可能な奇数調波成分を作り出す。これらの奇数調波電圧の合計と、基本周波数出力電圧は、効果的に出力電圧波形を平らにする。この結果、より高い効率と、より高い出力が組み合わされる。加えて、共振回路がＮ次調波までの全ての偶数調波まで与えられるので、これらの周波数にて能動素子は短絡され、それによって電流波形は略半正弦となり、更には、出力に何らの減少もなく効率が増大する。Ｑ値が高いフィルタ回路は、基本周波数に同調されて、負荷で調波を拒絶し、正弦波の出力信号を発する。この構造では、奇数調波で共振回路が示す高インピーダンスの短絡を回避するため、デバイスの固有寄生キャパシタンスを小さく保たねばならない。この問題は、前記キャパシタンスを負荷ネットワークと共振させることによって多少は小さくすることができるが、この技術は更にネットワークの複雑さを増す。加えて、能動素子が非常に激しく駆動されて急速に切り替わる場合は、Ｆ級の動作の利点を達成するためには、多数の調波が同調されねばならない。これらの制約の結果、Ｆ級は通常、動作の周波数に比してトランジスタ速度が相対的に遅い応用でのみ使用され、比較的小さい(即ち、低キャパシタンス)素子を用いているため、同調する必要のある調波はほんの少しとなり、キャパシタンスの効果は小さくなる。
【００１２】
従来のＦ級増幅器の変形として、倍音でインピーダンスを反転させることがある。つまり、負荷ネットワークは、Ｎ次調波までの偶数調波毎に開回路インピーダンスをもたらし、Ｎ次調波までの奇数調波毎に短絡回路インピーダンスをもたらすように設計される。この様な増幅器は、逆Ｆ級又はＦ-1級増幅器と呼ばれ、その実施例の１つが図３に図式化されて示されている。具体的には、このＦ-1増幅器(40)は、スイッチングデバイス(42)と負荷ネットワーク(50)を有し、該負荷ネットワークは、スイッチの出力部と直列のフィルタ(46)、抵抗負荷(52)、及び該負荷(52)と並列の第２フィルタ(48)で構成されている。直列配置のフィルタ(46)は、偶数調波に対しては比較的開回路インピーダンスを呈し、他の全ての調波に対しては短絡回路インピーダンスを呈する。並列フィルタ(48)は、全ての奇数調波に対しては比較的短絡回路インピーダンスを呈し、その他の場合は、開回路インピーダンスを呈する。つまり、負荷ネットワークを覗くインピーダンスＺinは、ｆ0では、Ｚin＝ＲL、全ての偶数調波では、Ｚｉｎ＝∞(開放)、全ての奇数調波では、Ｚｉｎ＝０(短絡)である。この増幅器のクラスは、Ｆ級の利点の多くを有し、更にはＺＶＳ動作に近い特性を有するが、この特質は、寄生デバイスキャパシタンスＣoutが大きいと達成し難い。Ｆ-1級は長年、殆ど無視されてきたが、幾つかの最近の研究により、このクラスの動作は、最新の半導体デバイスを用いるＦ級と較べても遜色がないことが判明している。
【００１３】
Ｅ級とＦ級の電力増幅器の性能を比較した場合、Ｆ級増幅器を上回るＥ級増幅器の顕著な利点は、その回路トポロジーであり、これは、スイッチングデバイスの出力寄生キャパシタンスを回路の一部に組み入れるものである。従って、Ｅ級増幅器は、Ｆ級やＦ-1級の如きクラスの増幅器で発生するような寄生キャパシタの充放電による電力効率の損失はない。Ｆ級やＦ-1級の如きクラスの増幅器では、このキャパシタの影響を考慮することはなく、このキャパシタの影響を減ずるために精巧な共振回路を必要ともしない。加えて、前記の通り、Ｅ級構造は比較的簡単で、単に数個の部品(Ｆ級構造よりもフィルタが少なくとも１つ少ない)から構成されている。Ｅ級構造は、Ｆ級及びＦ-1級構造とは異なり、この簡単な回路を有する動作級から完全で確実な利点を受け取るが、Ｆ級及びＦ-1級による実施では、理想的なＦ級の性能に近づけるために、より多数の回路要素を組み込まねばならない。他方では、陽極(即ち、トランジスタドレイン又はコレクタ)電圧波形及び電流波形の形式によって、Ｆ級増幅器は、同じ供給条件で同じトランジスタを使用している場合には、Ｅ級増幅器よりも著しく高い電力を供給し、より高い効率を約束する。この利点を得るには、Ｆ級及びＦ-1級の回路は、かなり複雑で、Ｅ級デバイスよりも多くの部品を使うことになる。
【００１４】
従って、高周波数にて高い電力を非常に効率的に供給でき、Ｅ級及びＦ級増幅器の両方の最良の特徴を幾つか組み入れた電力増幅器が大いに望まれる。
【００１５】
【発明の要旨】
本発明は、これらのニーズに対応するものであり、少なくとも１つの基本周波数を含む高周波入力信号を増幅するための高性能スイッチング電力増幅器に属しており、負荷を駆動するように作られている。該増幅器は、高速能動素子、及びハイブリッドＥ／Ｆ級負荷ネットワークを含んでいる。能動素子は、事実上スイッチとして動作するスイッチ要素、及び該スイッチ要素と並列に存在する寄生キャパシタンスＣoutを含んでいる。ハイブリッドＥ／Ｆ級負荷ネットワークは、能動素子に接続されている。
【００１６】
ある実施例では、能動素子の電圧波形及び電流波形の少なくとも一方に、実質的に存在する全ての調波周波数において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数にて実質上の誘導性負荷と、Ｎ次調波までの、各基本周波数に対する所定数ＮEの偶数倍音にて実質上の開回路と、Ｎ次調波までの、各基本周波数に対する所定数ＮOの奇数倍音にて実質上の短絡回路と、Ｎ次調波までの残りの倍音にて実質上の容量性インピーダンス負荷と、をスイッチ要素に与えるように構成されている。この実施例において、Ｎ≧３且つ１≦ＮE＋ＮO≦Ｎ−２である。したがって、該増幅器は、Ｅ級増幅器とＦ級増幅器の両方の特性を具えている。より具体的な例を挙げると、ＮE＝１ならば、ＮO＞０である。
【００１７】
より具体的には、負荷ネットワークは、入力ポートと出力ポートとを有する２ポートフィルタネットワークを含んでおり、入力ポートは、寄生出力キャパシタンスＣoutと並列に能動素子に接続されており、出力ポートは、負荷に接続されている。該負荷ネットワークは、ｆ1からｆ2までの基本周波数範囲を有する入力信号の広帯域同調を行うようにも作られている。但し、ｆ2＜３ｆ1、である。
【００１８】
本発明の他の幅広い実施例において、能動素子に接続されたハイブリッドＥ／Ｆ級負荷ネットワークは、動作の基本周波数で実質的な誘導性負荷、基本周波数の所定数の偶数倍音で、実質的な開回路、基本周波数の所定数の奇数倍音で実質的な短絡回路、及び残りの倍音で実質的な容量性インピーダンス負荷を、能動素子に与えるように構成されている。
【００１９】
本発明のさらに別の実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、能動素子の電圧波形及び電流波形の少なくとも１つに事実上存在する全ての調波周波数で、動作の各基本周波数で、能動素子の実質的にゼロ電圧スイッチング(ＺＶＳ)動作をもたらす実質上の誘導性負荷と、各基本周波数の所定数ＮEの偶数倍音で、大きさが１/(２πｆＣS)より実質的に大きいインピーダンスと、各基本周波数の所定数ＮOの奇数倍音で、大きさが１/(２πｆＣS)より実質的に小さいインピーダンスと、各基本周波数の残りの倍音で、１/ｊωＣSにほぼ等しいインピーダンスとを、スイッチ要素に与えるように構成されている。Ｃs＝Ｃout＋Ｃadded、但しＣadded≧０であり、ＮE≧０、ＮO≧０である。同調される倍音の総数、即ちＮE＋ＮOは、少なくとも１であり、且つ、能動素子の電圧波形及び電流波形の少なくとも１つに実質上存在する倍音周波数の総数より少ない。該ネットワークは、実質的に開回路及び短路回路を提供するために動作する必要がないから、前述の例と同様に、該ネットワークは、かなりの程度簡単化される。
【００２０】
本発明のさらに別の実施例において、複数の能動素子の高効率スイッチング電力増幅器を開示しており、これら電力増幅器は、少なくとも１つの基本周波数を含む高周波入力信号を増幅し、負荷を駆動するように作られている。この場合、寄生出力キャパシタンスＣout1を有しており、事実上スイッチとして動作するように作られた第１高速能動素子と、寄生出力キャパシタンスＣout2を有しており、事実上スイッチとして動作するように作られた第２高速能動素子とが、ハイブリッド３ポートＥ／Ｆ級負荷ネットワークと共に供給される。該ネットワークは、第１能動素子に接続された第１ポートと、第２能動素子に接続された第２ポートと、負荷に接続された第３ポートとを有しているので、第１及び第２能動素子がプッシュプル式構成で駆動される場合、該ネットワークは、全ての調波周波数で、実質上の抵抗負荷と直列の実質上の誘導性負荷と、Ｎ次調波までの、各基本周波数に対する１又は２以上の偶数倍音で実質上の開回路と、Ｎ次調波までの、各基本周波数に対する１又は２以上の奇数倍音で実質上の短絡回路と、Ｎ次調波までの残りの倍音で実質上の容量性インピーダンス負荷を与える有効な入力インピーダンスと、をスイッチ要素に示す。
【００２１】
このプッシュプル増幅器のより詳細な実施において、増幅器は、２つの能動素子の出力及び負荷に接続されている変圧器をさらに含んでおり、それによって、負荷は、変圧器を介して２つの能動素子の出力からｄｃ絶縁される。
【００２２】
本発明の一側面の詳細な実施例では、準Ｅ／Ｆ3級高効率増幅器を開示しており、該高効率増幅器は、少なくとも１つの基本周波数を含む入力信号を増幅し、負荷を駆動するように作られている。この増幅器は、実質的にスイッチとして動作するスイッチ要素と、該スイッチ要素と並列に存在する寄生キャパシタンスＣoutとを含む高速能動素子を含んでおり、基本周波数の２次調波で共振するＬＣ並列タンク回路を含んでいる。該能動素子は、ＬＣ並列タンク回路を通じて、負荷へ直列接続されている。
【００２３】
能動素子でＲＦ信号を増幅する方法も開示する。該方法は、実質的にスイッチとして動作するスイッチ要素と、該スイッチ要素と並列な寄生キャパシタンスＣoutとを具える能動素子で、信号を増幅する工程と、増幅された信号を同調し、基本周波数で、スイッチ要素に実質上の誘導性負荷を与える工程と、増幅された信号を同調し、選択された偶数倍音で、能動素子に実質上の開回路を与える工程と、増幅された信号を同調し、選択された奇数倍音で、能動素子に実質上の短絡回路を与える工程と、増幅された信号を同調し、非選択倍音のについて能動素子に実質上の容量性負荷を与える工程と、を含んでいる。
【００２４】
本発明の増幅器のハイブリッドＥ／Ｆ級負荷ネットワークに関し、幾つかの詳細な実施例を開示する。ある実施例において、該ネットワークは、能動素子の電圧波形及び電流波形の少なくとも１つに事実上存在する全ての調波周波数で、各基本周波数で実質上の誘導性負荷と、２次調波で実質上の開回路と、Ｎ≧３であるＮ次調波までの残りの倍音で実質上の容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００２５】
別の実施例において、該ネットワークは、各基本周波数で実質的な誘導性負荷、３次調波で実質的な短絡回路、及びＮ≧３であるＮ次調波までの残りの倍音で、実質的な容量性インピーダンス負荷を、スイッチ要素に与えるように構成されている。
【００２６】
第３の詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、３次調波で実質上の短絡回路と、２次調波で実質上の開回路と、Ｎ≧４であるＮ次調波までの残りの倍音で、実質的な容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００２７】
第４の詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、４次調波で実質上の開回路と、Ｎ≧４であるＮ次調波までの残りの倍音で、実質的な容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００２８】
第５の詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、２次及び４次調波で実質上の開回路と、Ｎ≧４であるＮ次調波までの残りの倍音で、実質上の容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００２９】
第６実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、３次調波で実質上の短絡回路と、４次調波で実質上の開回路と、Ｎ≧４であるＮ次調波までの残りの倍音で、実質上の容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００３０】
第７の詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、３次調波で実質上の短絡回路と、２次及び４次調波で実質上の開回路と、Ｎ≧５であるＮ次調波までの残りの倍音で、実質上の容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００３１】
第８の詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質上の誘導性負荷と、Ｎ≧５であるＮ次調波までの全ての奇数倍音で実質上の短絡回路と、Ｎ≧５であるＮ次調波までの残りの倍音で、実質上の容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。
【００３２】
９番目に開示する詳細な実施例において、ハイブリッドＥ／Ｆ級負荷ネットワークは、各基本周波数で実質的な誘導性負荷、Ｎ次調波までの全ての奇数倍音で実質上の短絡回路と、Ｎ次調波までの、各基本周波数に対する所定数ＮEの偶数倍音で実質的な開回路と、Ｎ次調波までの残りの倍音で実質的な容量性インピーダンス負荷とを、スイッチ要素に与えるように構成されている。但し、Ｎ≧５且つ０＜ＮE≦(Ｎ−２)/２である。
【００３３】
本発明の他の特徴及び利点は、発明の原理を例証として示している添付図面と併せて、下記の詳細な説明から明らかとなるであろう。
【００３４】
【望ましい実施例の詳細な説明】
本発明は、従来のＥ級及びＦ-1級増幅器が有する優れた特徴の幾つかを単一設計に組み入れることによって、それら増幅器の何れよりも高性能を実現することを可能にする。
【００３５】
概して、本発明は、Ｅ級増幅器の誘導性負荷位相補正技術を利用して、能動素子のかなりの出力キャパシタンスが存在する中でＺＶＳスイッチング条件を実現し、それと同時に、Ｆ-1級増幅器の調波同調の利点の幾つかを具える。本発明は、Ｆ-1級増幅器(即ち、偶数調波に対しては開回路、奇数調波に対しては短絡回路)のように、調波の幾つかを同調することによって、能動素子の効率及び出力電力の改善を可能とする一方、残りの同調されていない調波が、Ｅ級増幅器の場合と同様に、容量性であることを可能にしている。同調されていない調波は容量性であるから、この同調方法により、素子のキャパシタンスは、Ｅ級の場合と同様に、容易に回路に組み込まれる。そして、同調回路は、開回路又は短絡回路に同調されるそれら調波についてのみ必要とされるから、回路は比較的簡単な侭とすることが出来る。Ｅ級増幅器と同様に、本発明の増幅器は、有限数の要素から成る簡単な回路を使用して１００％効率に近づくが、Ｆ級及びＦ-1級の設計では、同調された調波の数が無限数に達したときに１００％に近づくことができるにすぎない。さらに、本発明により、基本周波数を同調してＺＶＳ動作が可能になり、素子に誘導性負荷(即ちインダクタンスと抵抗の両方から成る負荷)が与えられる。ここで、インダクタンス及び抵抗は、同調されていない調波の容量効果をオフセットし、各サイクルにてスイッチが閉じる直前に電圧がゼロとなるように、キャパシタンスＣSに対して適切に大きさが決められている。このインダクタンスは、適切な大きさのインダクタを負荷と直列に設置することによって実現できるが、シャントインダクタ又は伝送線路セグメントのような他の解決手法を使用することもできる。それ故に、それらは本発明の範囲内である。
【００３６】
そのような本発明の望ましい一実施例のトポロジーを、図４に示している。スイッチング電力増幅器(100)は能動素子を含んでいる。能動素子は、事実上スイッチとして動作するスイッチ要素(102)(以下、用語「スイッチ」は、事実上スイッチとして動作する能動素子の一部を意味するために、「スイッチ要素」と置き換え可能に使用される)と、スイッチ要素と並列に存在する寄生キャパシタンスＣoutとを含んでいる。下記の本発明の実施例のすべてにおいて、与えられるインピーダンスは、能動素子のスイッチ要素に関しており、それ故に、素子の固有寄生キャパシタンスを含んでいる、と理解されるべきである。さらに、能動素子なる用語は、ＦＥＴ又はＣＭＯＳトランジスタのような任意の適した３端子能動素子を含む、もっとも広い意味で理解されるべきである。
【００３７】
該素子は、出力回路負荷ネットワーク(110)に接続されている。該ネットワークは、「負性キャパシタンス」フィルタ(107)と直列に存在する偶数調波フィルタ(108)を含んでいる。これらフィルタは、スイッチ(102)、及び(スイッチの固有キャパシタンスＣoutに等しい、或いはＣout＋付加キャパシタンス(added capacitance)である)Ｃsで示されるシャントキャパシタンス(106)と並列に存在する。さらに、該ネットワーク(110)は、スイッチと並列に存在している奇数調波フィルタ(111)と、スイッチの出力と直列に存在する基本周波数フィルタ(112)と、主抵抗負荷(116)に対して直列に存在する負荷及び付加インダクタンスＬL(114)とを含んでいる。偶数調波フィルタ(108)は、選択された偶数調波にて実質的な短絡回路であり、それら以外では開回路になっている。したがって、これら調波において、これらの調波でインピーダンスが−１/ｊωＣSである「負性キャパシタンス」フィルタ(107)は、インピーダンスが１/ｊωＣSであるシャントキャパシタンスＣs(106)と並列に存在するから、これらの２要素を合わせたインピーダンスは開回路にほぼ等しい。奇数調波フィルタ(111)は、選択された奇数調波で実質的な短絡回路であり、それら以外では開回路になっていて、これら調波で能動素子を短絡している。直列の基本周波数フィルタ(112)は、基本周波数でスイッチに対して短絡回路であり、それ例外では開回路となる。インダクタＬL(114)で示される位相制御インダクタンスは、抵抗器ＲL(116)で示される抵抗負荷と直列に配置されている。
【００３８】
総合すれば、図４で見られるように、このネットワークは、基本周波数で実質的な誘導性負荷(Ｚin＝(ＲL＋ｊω0ＬL)‖(１/ｊω0ＣS)＝Ｒeff＋ｊω0Ｌeff)を、任意の数の予め選択された偶数倍音で実質的な開回路(Ｚin＝∞)を、任意の数の予め選択された奇数倍音で実質的な接地に短絡する回路(Ｚin＝０)を、及び残りの倍音で接地に対する容量性インピーダンス(Ｚin＝１/ｊωＣS)を示す。
【００３９】
この新規な技術及びトポロジーを使用する電力増幅器は、Ｅ／Ｆ級増幅器に分類されるであろう。このトポロジーは、一群の増幅器を含むので、特定の実施は、Ｅ／Ｆn1,n2,n3,etc.級として示される。ここで、様々な下付き文字は、増幅器の負荷ネットワークがＦ-1級インピーダンスを有している調波を示す数である。例えば、Ｅ／Ｆ2,3,5級は、基本波で誘導性負荷、２次調波で開回路、第３及び第５調波で短絡回路、及び残りの倍音で容量性負荷を、能動素子に示す負荷ネットワークを具えた増幅器を表す。
【００４０】
この新規な級の増幅器の利点は多数あり、次のものを含む。(ａ)同様なＥ級増幅器と比較して、より高効率及び／又は高出力である。(ｂ)同様なＦ級又はＦ-1級増幅器と比較して、回路の複雑性は低減され、効率及び／又は出力がそれと同等か又は上回っている。(ｃ)同様なＥ級増幅器と比較して、ＤＣ電圧に対するピーク電圧が減衰する。(ｄ)同様なＥ級増幅器と比較して、ＤＣ電流に対するピーク電流が減衰する。及び(ｅ)Ｆ級又はＦ-1級増幅器とは異なり、ゼロ電圧スイッチング(ＺＶＳ)を同時に実現しながら、スイッチの寄生キャパシタを回路に組み込むことが可能になる。
【００４１】
さらに、制御される偶数及び奇数倍音の数は調整されてもよい。高次倍音は、低次倍音より、効率に及ぼす影響が小さい傾向にあること、そして限定された能動素子スイッチング速度が、高周波調波要素の生成を効果的に減少させることを理解すると、本発明のＥ／Ｆ級スイッチング電力増幅器は、出力回路に接続されたスイッチングデバイスを含み、該出力回路は、基本周波数で誘導性負荷を、Ｎ次調波に到るまでの選択された偶数倍音で開回路を、Ｎ次調波までの選択された奇数倍音で接地に短絡する回路を、及びＮ次調波までの残りの倍音で容量性負荷を示す。Ｎ次調波を越えるときの出力回路のインピーダンスは、任意のインピーダンスである。但し、Ｎは３又はそれより大きい数である。
【００４２】
本発明の利点は、従来のＥ級及びＦ級(及び／又はＦ-1級)電力増幅器の性能特性に対して評価される、と理解されるべきである。性能は、一般的に、同調された調波が完全に短絡又は開放されたときが最良であるが、この条件は、通常、実際に実現することは出来ず、設計者は、インピーダンスの大きさを可能な限り減らし、又は増すことに夫々徹しなくてはならない。ゆえに、本発明は、概して、図４に関連して説明したもの以外のインピーダンスを示す負荷ネットワークを幅広く考慮している。したがって、例えば、図４のフィルタ(108)(111)(112)は、次のものを示すように設計されている。(ａ)選択された偶数倍音で、Ｅ級増幅器によって示されるものより大きいインピーダンス(Ｚin＞１/ｊωＣS)(但し、無限である必要はない)、(ｂ)選択された奇数倍音でＥ級増幅器によって示されるものより小さいインピーダンス(Ｚｉｎ)(Ｚin＜１/ｊωＣS)、及び残りの倍音でＥ級のような容量性インピーダンス(Ｚin≒１/ｊωＣS)。さらに、基本周波数での誘導性負荷の抵抗及びインダクタンスは、ＺＶＳスイッチング条件を実現するように選択されている。そのような増幅器は、「準Ｅ／Ｆ級」電力増幅器に分類される。当該分野の専門家であれば、これらの増幅器は、少ない要素及び低品質の要素を使用できるから、図４に示すような、同様な対応するＥ／Ｆ級増幅器より容易に設計及び実行できる、と理解すべきである。それらの増幅器は、能動素子の効率と出力以外の設計因子(例えば、利用可能な要素寸法、要素の低い品質係数など)が負荷ネットワークの要件に適合している時など、幾つかの応用については、「真の」Ｅ／Ｆ級増幅器より優れた性能をもたらすことさえできる。
【００４３】
具体的な実施形態
本発明の新規な回路トポロジーは、種々の回路に実施される。図４に示すような単一能動素子型の設計は、極めて簡単な方法でＥ／Ｆ設計を実施するために使用され得る。例えば、Ｅ／Ｆ3増幅器を構成するために、図４Ｂに示すような回路が利用される。該回路は、シャントキャパシタンスＣS(106')と並列に存在する能動素子(102')を具えている。これら(106')(102')には、３次調波を短絡するために同調された直列ＬＣ共振器(111')が接続されており、さらに、基本周波数で共振するように同調された第２の直列ＬＣ共振器(112')を介して、誘導性負荷が接続されている。該誘導性負荷は、駆動される負荷ＲL(116')及び位相補正インダクタＬL(114')から成る。チョーク(104')は、ｄｃ電源機構への接続を行う。したがって、該回路は、３次調波で短絡回路、基本波で誘導性負荷、及び残りの倍音で容量性インピーダンスを与えることにより、Ｅ／Ｆ3条件を満たす。キャパシタンスＣSは、設計者によって加えられる明示的な要素ではなくともよいが、能動素子の寄生的出力キャパシタンスの一部又は全体を成す、と理解されるべきである。勿論、この回路の多くの変形物は、例えば、基本周波数共振器(112')と位相補正インダクタＬL(114')を組み合わせて１つの要素にし、それによって要素の総数を減らすことなどは、当該分野の専門家によって容易に考案されるものである。
【００４４】
図４Ｃは、単一能動素子型の設計に関する他の例を示しており、この場合はＥ／Ｆ2,3の実施形態である。この回路は、キャパシタンスＣSに接続された能動素子(102'')及び３つの共振回路から成る。第１共振回路は、３次調波に同調された直列ＬＣフィルタ(111'')であって、この周波数で能動素子を短絡できるようにしたものである。第２共振回路も、２次調波に同調された直列ＬＣ共振器(113'')であって、該共振器は、値が１/４ω02ＣSであるインダクタ(115)と直列に能動素子に接続されている。この回路は、２次調波の周波数でキャパシタンスＣSと共振することによって、２次調波で開回路を能動素子に与える。第３回路は、基本周波数に同調された直列ＬＣ共振器(112'')であって、該共振器には、インダクタンスＬL(114'')及び駆動される抵抗負荷ＲL(116'')から成る誘導性負荷に接続されている。チョーク(104'')は、ｄｃ電源への接続を行う。したがって、該回路は、２次調波で能動素子を開放すること、３次調波で能動素子を短絡すること、基本波で誘導性負荷を与えること、及び残りの倍音で容量性インピーダンスを与えることによって、Ｅ／Ｆ2,3条件を満たす。また、キャパシタンスＣSは、設計者によって加えられる明示的な要素ではないが、能動素子の寄生出力キャパシタンスの一部又は全体を成す、と理解されるべきである。
【００４５】
先の２つの実施例に示したような直接的な実施は、Ｅ／Ｆ級増幅器を実施する唯一の手段ではない。例えば、図４Ｄは、２次及び３次調波の両方の同調を実現するために、２重共振フィルタネットワーク(118)を使用した、Ｅ／Ｆ2,3のための別の実施例を示している。そのようなフィルタは、本図に示したように、２つのインダクタＬ1及びＬ2と、１つのキャパシタＣ1のみを使用して実行され得る。このネットワークはｄｃ電流の通過も行うから、該ネットワークを能動素子とｄｃ電圧供給源との間に設置することによって、チョークと置き換えることもできる。基本周波数フィルタ、シャントキャパシタンス及び負荷インダクタンスは、図４Ｂ及び４Ｃ中の等価要素と同様である。
【００４６】
さらに、非常に広範囲に及ぶＥ／Ｆの設計は、プッシュプル技術を利用して実現できる。プッシュプル増幅器の偶数及び奇数調波の対称性の違いにより、プッシュプル方法は、偶数及び奇数調波の選択的同調を大幅に簡単化する。図５に概念的に示している、そのような回路の一つにおいて、Ｅ／Ｆ級増幅器は、プッシュプル構成に接続された２つのスイッチングデバイス(122)(126)を含んでおり、これら各々は、シャントキャパシタ(124)(128)を夫々に有している。抵抗器(132)及びインダクタ(134)で表されている誘導性負荷(130)と、共振回路(140)とは両方とも、これらスイッチ間に接続されている。フィルタ(140)は、(ａ)全奇数倍音に対して２つのスイッチを共に短絡し、(ｂ)基本波で開回路として動作するものであり、(ｃ)残りの倍音では任意のインピーダンスを有するように機能する。ＤＣ電源を提供するために、１以上のチョーク(142)(144)が、両スイッチに直流を通せるように設置されてもよい。
【００４７】
図５に示した回路の設計、動作及び性能は、プッシュプル式構成に接続された２つのＥ／Ｆ級増幅器の原理に従っており、適当な調波同調を行うために、各々が互いに相手を支援する。スイッチは両方とも、典型的なプッシュプル様式にて、基本周波数で誘導性負荷(130)に接続されており、この周波数での各スイッチのインピーダンスを、誘導性負荷のインピーダンスの２分の１に等しくしている。奇数倍音は、フィルタを介して、お互いに対して短絡されるがゆえに、各々は、プッシュプル増幅器の対称性による仮想接地に短絡される。これは容易に理解できる。なぜならば、プッシュプル増幅器の能動素子の奇数調波電圧は、位相が１８０°異なっていなければならないから、各々が他方に対して短絡される場合、両方ともゼロでなければならないからである。同様に、負荷及び共振器は、差動対称(differential symmetry)を考慮すると、偶数倍音で回路から効果的に除去されて、これらの周波数で、各能動素子に、そのシャントキャパシタンスＣSのみから成る容量性負荷が残される。これは、プッシュプル増幅器の偶数調波電圧が同位相であり、ゆえに、これら周波数で差動負荷を通る電流はゼロでなければならず、差動負荷は、これら調波について回路に何の作用も有していないからである。したがって、該回路は、全奇数調波で短絡する回路をスイッチに与え、全偶数調波で容量性負荷、及び基本波で誘導性負荷をスイッチに与えることによって、Ｅ／Ｆ級増幅器の条件を満たす。増幅器が、全奇数調波で接地に短絡する回路のＦ-1級のインピーダンスを与える負荷ネットワークを有していることを表すために、Ｅ／Ｆoddという表示法を提案する。但し、ｏｄｄの添字は、全奇数調波が短絡されることを意味する。
【００４８】
この回路トポロジーは、幾つかの利点を提供する。比較的少ない回路要素を使用するだけで、この増幅器は、より多くの要素を必要とするシングルエンドのＥ／Ｆ級増幅器と、同様な性能を有するように作られることができる。要素の数は、同調される奇数倍音の階数(order)の数とは無関係である。従来のシングルエンドの実施(即ち、単一素子型スイッチング増幅器)であれば、調整される倍音の総数に比例して、より多くの同調された要素を必要とする。
【００４９】
さらに、狭帯域の利用に際して、共振器は、簡単な並列接続ＬＣ共振器を使って作られる。幾つかの利点は、この簡単化された設計を利用して提供される。第１に、この場合、奇数倍音の全てを短絡するために、１つの要素のみが同調される必要がある。シングルエンドの解決手法であれば、これは、短絡される倍音数に比例して多くの要素を同調させることを要求するであろう。
【００５０】
第２に、ＬＣ並列共振回路の負荷時Ｑ値は、比較的低くてよく、１程度の低さですらある(Ｑが非常に低い場合において３次調波はあまりよく短絡されず、この事例を準Ｅ／Ｆ級の設計にしてしまう)。これによって、無負荷時Ｑが非常に低いインダクタの使用が可能となり、Ｓｉ(シリコン)基板から作られる集積回路ではどの典型的なインダクタも無負荷時Ｑが５程度で非常に低く、負荷時Ｑ値が低いフィルタの使用が必要不可欠にされているが、このような集積回路などの用途にもこのトポロジーの使用が可能となる。Ｅ級又はＦ級を使用する従来方法は、負荷時Ｑが少なくとも３であるフィルタを必要とするのが一般的である。
【００５１】
第３に、負荷中の直列インダクタは、等価の並列インダクタに置換されて、ＬＣタンクに組み込まれてよく、これにより、要素の数がさらに削減される。
【００５２】
図５に示す回路の変形例として、図６は、電力増幅回路(150)のさらに新規な回路トポロジーを示しており、該電力増幅回路(150)は、プッシュプル構造に繋がれた２つのスイッチングデバイス(152)(156)を有するＥ／Ｆ級増幅器である。各々のスイッチングデバイス(152)(156)は、シャントキャパシタ(154)(158)を夫々具えている。具体的には、スイッチ間には、変圧器(170)の１次側と共振回路(160)の両方が接続されている。該共振回路(160)は、全奇数倍音で、２つのスイッチを共に短絡し、基本周波数では開回路を示し、残りの倍音で任意のインピーダンスを有する。変圧器(172)の２次側に接続されているのは、ＲＬ負荷(162)である。ＤＣ電位を与えるために、チョーク(174)(又は、１より多くのチョーク)が、両方のスイッチに直流が流れることを可能とするように設置されている。負荷インダクタンス(164)及び共振回路(160)は、適当なインピーダンス変換の後、変圧器の何れかの側、即ち１次側回路(170)又は２次側回路(172)に接続されてよいから、当該技術の専門家であれば、この回路の幾つかの変形例が分かるであろう。さらに、負荷インダクタンスは、共振器インダクタンスに組み入れられ得る。必要に応じて、変圧器の寄生インダクタンスが、共振回路(170)内の要素として負荷インダクタンス(164)に使用されることにより、部品数が減少し、変圧器の寄生インダクタンスを設計に組み入れることが可能になる。
【００５３】
このような増幅器の設計、動作及び性能は、上記のＥ／Ｆodd級プッシュプル増幅器の原理に正確に従っている。この設計では、図５に示した設計において説明した総ての利点に加えて、次の利点がある。(ａ)出力負荷は、スイッチング回路及び電源からＤＣ絶縁されている。(ｂ)出力負荷は、不平衡モードで接続されていてもよい。及び(ｃ)スイッチ出力インピーダンスを負荷インピーダンスに整合することを助けるために、変圧器巻線比(turn ratio)を用いてもよい。
【００５４】
さらに別の実施例では、本発明は、図５及び６に示した回路の各スイッチと並列な追加の同調回路を用いて、多数の偶数倍音を選択的に開放できる。図７は、可能な実施方法と共に、これを実現するための回路(180)の概略図を示している。様々な偶数倍音で適切な誘導性インピーダンスを呈する回路(210/212)及び(220/222)を、スイッチングデバイス(182)(186)の並列キャパシタンス(184)(188)と並列に夫々追加することによって、Ｅ／Ｆodd級増幅器のコンセプトは、任意の数の偶数調波の開放もできるように拡大され、可能性のある付加的な性能上の利益をもたらす。Ｅ／Ｆn1,n2,...,odd級という表現が、そのような増幅器のために提案される。但し数字の下付き文字は、開放される偶数倍音を特定している。図５及び６に示した回路に関して説明した利益に加えて、この改良は、Ｅ／Ｆodd級を越える増大した効率をもたらす。
【００５５】
当該分野の専門家であれば、新しい級の増幅器として、本発明は、事実上無限数の具体的なＥ／Ｆ級ネットワークを包含する、と理解すべきである。しかしながら、実用的な設計を考慮して、本発明は、幾つかの低次調波同調ネットワークを特に説明する。具体的には、これらのネットワークは、次のものを含んでいる。(ａ)２次調波で実質的な開回路、(ｂ)３次調波で実質的な短絡回路、(ｃ)３次調波で実質的な短絡回路及び２次調波で実質的な開回路、(ｄ)４次調波で実質的な開回路、(ｅ)２次及び４次調波で実質的な開回路、(ｅ)３次調波で実質的な短絡回路及び、４次調波で実質的な開回路、(ｆ)３次調波で実質的な短絡回路及び、２次及び４次調波で実質的な開回路、(ｇ)Ｎ次調波までの全奇数倍音で実質的な短絡回路、但しＮは５以上である、及び(ｈ)Ｎ次調波までの全奇数倍音で実質的な短絡回路、Ｎ次調波までの各基本周波数に対する所定数ＮEの偶数倍音で実質的な開回路、Ｎ次調波までの残りの倍音で実質的な容量性インピーダンス負荷、ここで、Ｎ≧５及び０＜ＮE≦(Ｎ−２)/２である。したがって、その他の数の偶数及び／又は奇数調波を同調する多くの他のネットワーク及び関連する回路は、本発明の精神と範囲の範疇内であると理解される。
【００５６】
さらなる改良において、図５に示した増幅器の回路寸法及び損失は、ＤＣフィードチョークを、供給電圧から夫々のスイッチングデバイスまでの２つのインダクタと置き換えることによって低減される。図８に示すように、各インダクタ(230)(232)が、２次調波でスイッチングデバイスの並列キャパシタＣs(124')(128')と夫々に共振するように作られている場合、その結果、生じたＥ／Ｆ2,odd級増幅器は、低減されたスイッチ損失と、チョークの直列抵抗によって生じる減少された損失とにより利益を受ける。
【００５７】
本発明のさらに別の実施例において、広帯域のＥ／Ｆodd級スイッチング増幅器は、スイッチング周波数がｆ1からｆ2但しｆ2＜３ｆ1の範囲に亘って、スイッチに対してＥ／Ｆodd級インピーダンスを有するように作られることができる。この回路は、図５に示すように、夫々にシャントキャパシタを有しているプッシュプル構成に接続された２つのスイッチングデバイスを含んでいる。スイッチ間には、抵抗負荷と共振回路の両方が接続されており、該回路は、３ｆ1に等しい或いはそれより大きい全ての周波数のために、２つのスイッチを共に短絡し、ｆ1からｆ2までＺＶＳ要件に適合するために必要とされるインダクタンスを概算する。ＤＣ電位を与えるために、１以上のチョークが、両方のスイッチに直流を通せるように設置されてもよい。このように作られて、該回路は、図５に関連して説明したように、ｆ1からｆ2までのスイッチング周波数範囲に亘って働く。
【００５８】
図９が示すのは、並列キャパシタ(302)を有するスイッチ又はトランジスタ(300)から成る、準Ｅ／Ｆ3級増幅器の新規な実施例である。それらは、チョーク(304)を介して電源に接続されている。スイッチ又はトランジスタは、２次調波でＬＣ並列共振回路(306)を介して、負荷(310)に直列接続されている。該利用において必要ならば、負荷に対する高次調波干渉を回避するために、フィルタ回路が加えられてもよい。要素の値が適切に調整された後、このトポロジーは、基本周波数で誘電負荷、２次調波で容量性負荷、３次調波で低インピーダンス、及び高次調波で未調整の低いインピーダンスを、スイッチ又はトランジスタに与える。これは、準Ｅ／Ｆ級増幅器の要件に適合しており、幾つかの利点をもたらす。第１に、この変更が加えられた準Ｅ／Ｆ級増幅器の回路は、比較的少ない数の要素を使用して実施される。第２に、従来のＺＶＳのＦ級増幅器と比べると、回路内には同調された要素が唯１つあるだけである。第３に、ＬＣ並列共振回路の負荷時Ｑは、非常に低く、１程度である。これによって、非常に低い無負荷時Ｑのインダクタの使用が可能となり、どの典型的なインダクタも約５という非常に低い無負荷時Ｑである、Ｓｉ(シリコン)基板から作られる集積回路などの用途に、このトポロジーの使用を可能としている。Ｅ級又はＦ級を使用する従来方法では、負荷時Ｑが少なくとも３であるインダクタを必要とするのが一般的である。さらに、共振タンクは、Ｅ級増幅器に見られる典型的な直列ＬＣではなく、並列ＬＣなので、必要とされるインダクタンスは大幅に減少する。これは、インダクタの寸法が、増幅器の寸法と重量を減らす際の制限要素である場合に、魅力的である。
【００５９】
本発明のトポロジーのさらに別の変形例において、本発明のＥ／Ｆ級増幅器は、低出力レベルではＡ級、Ａ／Ｂ級又はＢ級、高出力レベルではＥ／Ｆスイッチングモードといった、線形モードで動作するように同調される。出力及び動作モードは、入力及び／又はバイアス条件を変えることによって変更される。このような具合に、出力が駆動条件によって変調又は変更されることを可能する一方で、高出力でＥ／Ｆ級の高効率の利点を有する増幅器が作られる。
【００６０】
本発明の例示的な実施例を説明してきたが、当該分野の専門家であれば、さらなる改変、変更、及び改良を成し得ることは明白であろう。さらに、前述した回路及びデバイスは、能動スイッチングのスイッチング技術、材料のシステム又は、如何なる特定の速度、周波数範囲或いは動作の電力レベルにも限定されるものではないことが明らかであろう。それどころか、幅広い級の増幅器及び関連するトポロジーを説明してきた。回路と、要素の種類及び値との実際の実施は、当該分野の専門家には明らかであろう。それ故に、本発明は、下記の請求の範囲によってのみ規定される。
【図面の簡単な説明】
【図１】
負荷に接続されたスイッチング電力−増幅器を組み入れている、従来のＲＦ電力伝達装置を簡略化したブロック図である。
【図２】
従来のＥ級電力増幅回路の概念ブロック図である。
【図３】
従来のＦ-1級電力増幅回路の概念ブロック図である。
【図４】
図４は、本発明の新規なＥ／Ｆ級電力増幅器の１つの回路トポロジーを示す概念ブロック図である。
【図４Ｂ】
図４Ｂは、調波同調を実現するために２つの共振器を使用している、新規なＥ／Ｆ3級増幅器の望ましい一実施例の概略図である。
【図４Ｃ】
図４Ｃは、調波同調を実現するために２つの共振器を使用している、新規なＥ／Ｆ2,3級増幅器の望ましい一実施例の概略図である。
【図４Ｄ】
図４Ｄは、調波同調を実現するために２重共振フィルタを使用している、新規なＥ／Ｆ2,3級増幅器の望ましい一実施例の概略図である。
【図５】
プッシュプル式増幅器を使用している、本発明の新規なＥ／Ｆodd級増幅器の望ましい一実施例の概念図である。
【図６】
図５に示したＥ／Ｆodd級プッシュプル式増幅回路に代わる設計の概念図であって、負荷は、変圧器を介して回路に結合されている。
【図７】
図５に示した回路の改良形である、Ｅ／Ｆx,odd級プッシュプル式増幅器の概念図であって、偶数調波同調が含まれている。
【図８】
図５に示したプッシュプル式増幅回路のさらに別の改良形であって、Ｅ／Ｆ2,odd級に対する級の増幅器の概念図であって、偶数調波同調が含まれている。
【図９】
本発明に従って設計された、新規な準Ｅ／Ｆ級増幅器回路の概念図である。
【図１】
0005255744.tif 000002
【図２】
0005255744.tif 000003
【図３】
0005255744.tif 000004
【図４】
0005255744.tif 000005
【図４Ｂ】
0005255744.tif 000006
【図４Ｃ】
0005255744.tif 000007
【図４Ｄ】
0005255744.tif 000008
【図５】
0005255744.tif 000009
【図６】
0005255744.tif 000010
【図７】
0005255744.tif 000011
【図８】
0005255744.tif 000012
【図９】
0005255744.tif 000013