(57)【特許請求の範囲】
【請求項１】
縦型ＭＯＳＦＥＴの製造方法であって、
第１の導電型を有する半導体からなる基板を用意するステップと、
前記基板上に原料ガスおよび前記第１の導電型のドーパントガスを導入して気相反応によりバッファー層をエピタキシャル成長させるバッファー層形成ステップと、
前記バッファー層上に原料ガスおよび前記第１の導電型のドーパントガスを導入して気相反応によりドリフト層をエピタキシャル成長させるドリフト層形成ステップと、
前記ドリフト層表面に第２の導電型の不純物をイオン注入してボディ領域を形成するステップと、
前記ボディ領域内に前記第１の導電型の不純物をイオン注入してソース領域を形成するステップと、を含み、
前記バッファー層形成ステップにおいて、前記ドーパントガスの導入量を順次減少させ、
前記ドリフト層形成ステップにおいては、前記ドーパントガスとして窒素を用い、前記基板が設置されたチャンバー内に前記原料ガスおよび前記ドーパントガスを導入し、前記ドーパントガスの導入量を前記チャンバー内の真空度により制御することを特徴とする縦型ＭＯＳＦＥＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に半導体材料として炭化ケイ素（ＳｉＣ）を用いた縦型ＭＯＳＦＥＴおよびその製造方法に関する。
【背景技術】
【０００２】
炭素とシリコンの化合物である炭化ケイ素ＳｉＣ（Silicon carbide）からなる半導体は、バンドギャップが従来のＳｉ半導体に比べて広い。このため、絶縁破壊に至る電界強度が３ＭＶ/ｃｍとなり従来のＳｉ半導体の１０倍程度大きい。また、電子の飽和ドリフト速度が高く、熱伝導性、耐熱性、耐薬品性に優れ、放射線に対する耐性もＳｉ半導体より高いという特徴を持つ。これらの特徴により従来のＳｉ半導体よりはるかに小型、低損失、高効率のパワーデバイスや、高周波デバイスおよび耐放射線性に優れた半導体デバイスの作成が可能となる。このため、ＳｉＣデバイスは電力、輸送、家電に加え、宇宙・原子力分野でニーズが高い。最近では、消費電力が小さく、耐熱温度が４００℃でありＳｉ半導体より高く、冷却するためのファンなどの放熱装置が必要ないという利点が注目され、ハイブリッド自動車用の半導体向けに検討が活発化している。
【０００３】
各研究機関ではこのような優れた特性を有するＳｉＣを電力のスイッチ制御を行うＭＯＳＦＥＴに応用する研究を進めつつある。ここで図１に二重拡散構造を有する従来のｎチャンネル縦型ＭＯＳＦＥＴ（ＤＭＯＳ  Double-Diffused-MOSFET）の典型的な断面構造を示す。図１に示すＤＭＯＳの基本構造はＳｉＣ半導体についても適用されるものである。ＤＭＯＳでは、ドレインとして機能する高濃度のｎ型基板層１の上にｎ型基板層１よりも低濃度のｎ型ドリフト層２が形成される。ｎ型ドリフト層２の表面にはｐ型ボディ領域３が形成され、ｐ型ボディ領域３の内部には基板表面に沿って高濃度のｎ型ソース領域４が形成される。ｎ型ソース領域４の端部からｐ型ボディ領域３の端部に至る部分は反転層が形成されるチャンネル領域である。チャンネル領域上の基板表面にはゲート酸化膜５を介してゲート電極６が形成されている。ｎ型基板層１の裏側表面にはドレイン電極７が形成され、ソース領域４上にはソース電極８が形成される。
【０００４】
ところで、ＭＯＳＦＥＴの電気的特性のうち最も重要な特性の１つはオン抵抗である。ＭＯＳＦＥＴの動作原理上、キャリアはソースからドレインまでドリフトによって移動する。このためＭＯＳＦＥＴのオン抵抗は図１に示すようにキャリアが移動する経路上の抵抗の総和で表される。すなわち、ＭＯＳＦＥＴのオン抵抗はソース抵抗Ｒｓ、チャンネル抵抗Ｒｃｈ、エピタキシャル層の抵抗Ｒｅｐｉ、基板抵抗Ｒｓｕｂの総和で表すことができる。ＭＯＳＦＥＴのオン抵抗を低減させる手法としては微細加工プロセスの適用が効果的である。微細加工プロセスによりセル寸法を縮小し高集積化を図ることにより単位体積当りの総チャンネル幅が広くなりチャンネル抵抗Ｒｃｈが低減できる。しかも、総チャンネル幅が広くなれば電流経路の面積比率が増加するためエピ層抵抗Ｒｅｐｉも低減する。このため、セルの高集積化はオン抵抗低減に極めて効果的である。図２は、セルの高集積化によるオン抵抗低減効果を示したものであり、図２（ａ）は微細化前、図２（ｂ）は微細化後のキャリアの流れを示している。とりわけＳｉＣを用いた半導体デバイスにおいては、オン抵抗の低減が重要な技術課題の１つとなっており、微細加工プロセスの適用が不可欠となる。
【特許文献１】特開２０００−１５０８６６
【特許文献２】特開平１０−１０７３１９
【特許文献３】特開２０００−１４８５３３
【特許文献４】特開２０００−２４３９５７
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、微細加工プロセスを適用して電流経路の面積比率を高めると、動作時において図２（ｂ）に示すように、ドレイン領域１の近傍に電流密度過剰部分が形成され易くなる。このことは、通常のＳｉ半導体よりもむしろＳｉＣ半導体において深刻な問題となる。ここで、図３に図１に示すＡ−Ａ線に沿った断面の不純物の濃度分布を示す。ＳｉＣ半導体においてはｎ型のドーパントとして窒素Ｎが用いられるのが一般的である。ＳｉＣ中にドーパントとして窒素を導入すると、図３に示すように低濃度のドリフト層２と高濃度のｎ型基板層１との界面付近の濃度勾配は急峻となる。その結果、ＳｉＣ基板を使用したＭＯＳＦＥＴは従来のＳｉ基板を使用したＭＯＳＦＥＴと比較して、セルを高集積化したときに生じるドレイン近傍の電流密度過剰部分で電界集中や電流集中が起りやすく、大電流化、高耐圧化の妨げとなっていた。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、縦型構造のパワーＭＯＳＦＥＴ、特にＳｉＣ基板を使用した縦型構造のパワーＭＯＳＦＥＴにおいてセルの高集積化を図った場合でも電界集中および電流集中を回避して大電流化および高耐圧化を図ることができるＭＯＳＦＥＴおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の縦型ＭＯＳＦＥＴの製造方法は、第１の導電型を有する半導体からなる基板を用意するステップと、前記基板上に原料ガスおよび前記第１の導電型のドーパントガスを導入して気相反応によりバッファー層をエピタキシャル成長させるバッファー層形成ステップと、前記バッファー層上に原料ガスおよび前記第１の導電型のドーパントガスを導入して気相反応によりドリフト層をエピタキシャル成長させるドリフト層形成ステップと、前記ドリフト層表面に前記第２の導電型の不純物をイオン注入してボディ領域を形成するステップと、前記ボディ領域内に前記第１の導電型の不純物をイオン注入してソース領域を形成するステップと、を含み、前記バッファー層形成ステップにおいて、前記ドーパントガスの導入量を順次減少させ、前記ドリフト層形成ステップにおいては、前記ドーパントガスとして窒素を用い、前記基板が設置されたチャンバー内に前記原料ガスおよび前記ドーパントガスを導入し、前記ドーパントガスの導入量を前記チャンバー内の真空度により制御することを特徴としている。
【発明の効果】
【００１０】
本発明のＭＯＳＦＥＴによればセルの微細化に伴って動作時において電流密度過剰部分が生じることとなった場合でも、ドレイン領域近傍での電界集中および電流集中を緩和することができ、デバイスの大電流化および高耐圧化を図ることが可能となる。
【発明を実施するための形態】
【００１１】
（第１実施例）
以下、本発明の実施例について図面を参照しつつ説明する。以下に示す実施例においてはＳｉＣ基板を使用したＭＯＳＦＥＴに本発明を適用した場合を例に説明するが、本発明は、通常のＳｉ基板を使用したＭＯＳＦＥＴにも適用可能である。図４は本発明の第１実施例に係るＳｉＣ基板を使用した縦型ＭＯＳＦＥＴの単位セルの断面構造図である。ＭＯＳＦＥＴ１００は、ドレインとして機能する不純物濃度１×１０２０ｃｍ−３のｎ型４Ｈ−ＳｉＣ単結晶からなるｎ型ＳｉＣ基板層１０上に例えば不純物濃度５×１０１５ｃｍ−３のｎ型単結晶からなるｎ型ドリフト層１２がバッファー層１１を介して形成されている。バッファー層１１は、その不純物濃度がＳｉＣ基板層１０よりも低く、且つドリフト層１２よりも高く設定されたｎ型ＳｉＣ単結晶からなり、ドリフト層１２からＳｉＣ基板層１０に至る区間の不純物濃度勾配を緩和させる役割を担う層である。具体的には、バッファー層１１は基板表面からの深さ位置に応じて互いに異なる濃度のドーパントがＳｉＣ中にドーピングされた３つの層１１ａ、１１ｂ、１１ｃからなり、ＳｉＣ基板層１０に隣接する最下層１１ａが最も不純物濃度が高く、ドリフト層１２に隣接する最上層１１ｃが最も不純物濃度が低く、これらの層の中間に形成された中間層１１ｂは最上層１１ｃと最下層１１ａの中間の不純物濃度で形成される。すなわち、バッファー層１１は、深さ位置に応じて段階的に不純物濃度が変化する濃度分布となっている。ドリフト層１２の表面には例えば濃度５×１０１５ｃｍ−３のｐ型ＳｉＣ単結晶からなるｐ型ボディ領域１３が形成される。ｐ型ボディ領域１３内部には例えば濃度５×１０２０ｃｍ−３のｎ型ＳｉＣ単結晶からなるｎ型ソース領域１４が形成される。ｎ型ソース領域１４の端部からｐ型ボディ領域１３の端部に至る部分は反転層が形成されるチャンネル領域である。ＳｉＣ基板表面にはチャンネル領域を覆うようにＳｉＯ２からなるゲート酸化膜１５が形成され、ゲート酸化膜１５上にはポリシリコンからなるゲート電極１６が形成されている。ｎ型ＳｉＣ基板層１０の裏面にはこれと電気的に接続されたドレイン電極１７が形成され、ｎ型ソース領域１４上にはこれと電気的に接続されたソース電極１８が形成されている。ゲート電極１６は層間絶縁膜１９により覆われており、ゲート電極１６とソース電極１８とは絶縁されている。
【００１２】
かかる構造のＭＯＳＦＥＴ１００の動作原理は基本的には従来構造のものと同様である。すなわち、ゲート電極１６にしきい値以上のゲート電圧が印加されることにより、ｐ型ボディ領域１３の表面に電子が誘起され反転層が形成される。これにより、ｎ型ソース領域１４とドリフト層１２との間に電流経路が形成され、この状態においてドレイン電極１７をソース電極１８に対して正バイアスすると電子がｎ型ソース領域１４からドレインとして機能するＳｉＣ基板層１０に向かって流れることにより電流が流れる。
【００１３】
図５は、上記構造を有するＭＯＳＦＥＴ１００の図４に示すＢ−Ｂ線に沿った断面における不純物濃度分布を示したものであり、横軸はＭＯＳＦＥＴ１００の表面からの深さ方向の距離、縦軸は不純物濃度を示している。本発明のＭＯＳＦＥＴ１００は上記したように高濃度のＳｉＣ基板層１０とドリフト層１２との間に不純物濃度が段階的に変化するように積層された複数の層からなるバッファー層１１が設けられているために、ドリフト層１２からＳｉＣ基板層１０に至る区間の濃度勾配は、従来構造のものと比較して緩やかになっているのが理解できる。図６は、ＭＯＳＦＥＴ１００の動作時における図４中のＢ−Ｂ線断面に沿った電界強度分布を示したものである。図６には、比較として従来構造における図１中のＡ−Ａ線断面に沿った電界強度分布が破線で示されている。図６に示すように本発明のＭＯＳＦＥＴ１００においては、バッファー層１１がドリフト層１２とＳｉＣ基板層１０との間に設けられ、このバッファー層１１内で電界強度が低下するため動作時において電流密度が過剰となるＳｉＣ基板層１０（ドレイン）近傍の電界強度が従来構造と比較して低下する。すなわち、バッファー層１１の作用によりドリフト層１２からＳｉＣ基板層１０に至る区間の不純物濃度勾配が緩やかになることによって、セルの微細化に伴ってドレイン近傍で電流密度過剰部分が生じた場合でも、電界集中が起こりにくくなり、ＳｉＣ基板を使用したＭＯＳＦＥＴにおいて大電流化および高耐圧化を図ることが可能となる。
【００１４】
次に上記構造を有するＭＯＳＦＥＴ１００の製造方法について図７を参照しつつ説明する。図７（ａ）から（ｇ）は、ＭＯＳＦＥＴ１００の製造工程を各ステップ毎に示した断面図である。まず、例えば不純物濃度１×１０２０ｃｍ−３の窒素Ｎがドーピングされた厚さ３００ｕｍ程度のｎ型４Ｈ−ＳｉＣ基板１０を用意する。ＳｉＣ基板１０は例えば昇華法により製造される（図７（ａ））。
【００１５】
次に、ＳｉＣ基板１０上にバッファー層１１およびドリフト層１２を順次エピタキシャル成長させる。エピタキシャル成長は、例えばＣＶＤ（chemical Vapor Deposition 化学気相成長）法を用いて行うことができる。原料ガスはＳｉ源にＳｉＨ４、Ｃ源にＣ３Ｈ８を用い、ｎ型ドーパントガスとしてＮ２を用いる。キャリアガスＨ２により原料ガスおよびドーパントガスを反応管内に導入し、サセプタ上で加熱されたＳｉＣ基板１０上にバッファー層１１およびドリフト層１２を順次形成する。成長温度は例えば１５００℃とし、反応管内の圧力は例えば４０Ｔｏｒｒとする。バッファー層１１は上記したように互いに不純物濃度の異なる３つの層１１ａ、１１ｂ、１１ｃにより構成されるが、ＣＶＤ成膜工程においてはｎ型ドーパントガスであるＮ２の流量を順次変化させることにより、任意且つ高精度に不純物濃度を制御可能である。すなわち、バッファー層１１のうち最も不純物濃度の高い最下層１１ａを形成する際にはＮ２流量を多くし、最も不純物濃度の低い最上層１１ｃを形成する際にはＮ２流量を少なくする。中間層１１ｂを形成する際にはその中間の流量とする。このように、ＣＶＤ成膜工程においてドーパントガスの流量を段階的に変化させることにより、不純物濃度が段階的に変化する複数の層からなるバッファー層１１を形成することが可能となる（図７（ｂ））。ドリフト層１２は、バッファー層１１の形成後、引き続きＣＶＤ成膜工程において形成される。ドリフト層１２の不純物濃度もバッファー層１１と同様にドーパントガスの流量を調整することにより制御され、バッファー層１１上にドリフト層１２を成長させる（図７（ｃ））。
【００１６】
次にエピタキシャル成長させたドリフト層１２の表面にフォトマスク２０を形成し、ｐ型不物イオン注入を行いｐ型ボディ領域１３を形成する。フォトマスク２０は、ＣＶＤ法により堆積した厚さ１ｕｍ程度のＳｉＯ２膜をフォトリソグラフィーによりパターン加工して形成する。イオン種は例えばアルミニウムＡｌを使用することができ、イオン注入は例えば注入エネルギー２００ＫｅＶ、ドーズ量５×１０１４ｃｍ−２で行う（図７（ｄ））。尚、ｐ型不純物としてはアルミニウムＡｌの代わりにホウ素Ｂを用いることとしてもよい。
【００１７】
次に、基板表面にフォトマスク２１を形成し、先の工程で形成したｐ型ボディ領域１３内にｎ型不純物イオン注入を行いｎ型ソース領域１４を形成する。イオン種は例えば窒素Ｎを使用することができ、イオン注入は例えば注入エネルギー１００ＫｅＶ、ドーズ量１×１０１５ｃｍ−２で行う（図７（ｅ））。尚、ｎ型不純物としては窒素Ｎの代わりにリンＰを注入することとしてもよい。また、ＳｉＣ単結晶中にイオン注入する場合は、イオン注入時に形成される結晶欠陥の熱アニールによる回復がＳｉに比べて困難であるため、結晶欠陥の回復に有効なイオン注入時に基板を加熱するホットイオン注入を行うことが好ましい。その後、例えば１５００℃のアルゴン雰囲気中で３０分間の活性化アニールを行う。
【００１８】
次に、イオン注入後の基板を１１００℃のＷｅｔＯ２中で５時間程度熱酸化して、基板表面にＳｉＯ２からなるゲート酸化膜１５を形成する。尚、ゲート酸化膜の形成は、上記ウェット酸化法に限らずドライ酸素Ｏ２を用いたドライ酸化法やドライＯ２とドライ水素Ｈ２のガスを炉心間入口で燃焼させて水蒸気を発生させるパイロジェニック法を用いて行うこととしてもよい。次にゲート酸化膜１５上にＣＶＤ法によりポリシリコンを堆積させ、フォトリソグラフィーによりパターン加工を施してゲート電極１６を形成する（図７（ｆ））。
【００１９】
次に、ＣＶＤ法により基板表面全体を覆うように層間絶縁膜１９を堆積させ、ｎ型ソース領域１４に対応する部分にコンタクト開口を形成する。続いてスパッタ法によりＡｌを基板表面に堆積させパターニングを施すことによりソース電極を１８を形成する。次に、ＳｉＣ基板層１０の裏面側表面に例えばチタンＴｉ、ニッケルＮｉ、金Ａｕを順次スパッタ法により堆積させ、ドレイン電極１７を形成する（図７（ｇ））。
【００２０】
以上の工程を経ることにより、ＭＯＳＦＥＴ１００が完成する。上記した実施例においてはバッファー層１１をＣＶＤ成膜工程においてドーパントガス（Ｎ２）の流量を段階的に変化させることにより形成することとしたが、ＳｉＣのドーパントガスとして用いられる窒素Ｎ２は大気中に多く含まれることから、ＣＶＤ成膜工程において、ＣＶＤチャンバー内の真空度を段階的に変化させることにより上記した本発明のＭＯＳＦＥＴの構造を得ることができる。すなわち、チャンバー内の真空度によりドーパントガスの導入量を制御するのである。具体的には、バッファー層１１のうち最も不純物濃度の高い最下層１１ａを形成する際には、真空度を低くすることにより処理雰囲気中のＮ２含有量を多くし、最も不純物濃度の低い最上層１１ｃを形成する際には真空度を高くすることにより処理雰囲気中のＮ２含有量を少なくする。中間層１１ｂを形成する際にはその中間の真空度とする。更に、バッファー層１１はＣＶＤ法以外の方法によっても形成することも可能である。以下にバッファー層１１の他の形成方法について説明する。
【００２１】
まず、例えば濃度５×１０１８ｃｍ−３の窒素Ｎがドーピングされた厚さ３００ｕｍ程度のｎ型４Ｈ−ＳｉＣ基板１０を用意する。次にＳｉＣ基板１０上にドリフト層１２をエピタキシャル成長させる。エピタキシャル成長は、ＣＶＤ法で行われ、原料ガスはＳｉ源にＳｉＨ４、Ｃ源にＣ３Ｈ８を用い、ｎ型ドーパントガスとしてＮ２を用いる。キャリアガスＨ２により原料ガスおよびｎ型ドーパントガスを反応管内に導入し、サセプタ上で加熱されたＳｉＣ基板１０上に不純物濃度５×１０１５ｃｍ−３のドリフト層１２を形成する。成長温度は例えば１５００℃とし、反応管内の圧力は例えば４０Ｔｏｒｒとする。
【００２２】
ドリフト層１２を形成した後、窒素Ｎの多重イオン注入によりドリフト層１２とＳｉＣ基板１０の界面付近に互いに不純物濃度の異なる複数の層からなるバッファー層１１を形成する。すなわち、バッファー層１１を構成する各層毎に注入エネルギーおよびドーズ量を変えてイオン注入を行うことにより所望の濃度分布を得る。具体的には、バッファー層１１を構成する層のうちＳｉＣ基板層１０に隣接する最下層１１ａを形成する際には、例えば注入エネルギー１２００ＫｅＶ、ドーズ量５×１０１４ｃｍ−２でイオン注入を行う。中間層１１ｂを形成する際には、注入エネルギー１０００ＫｅＶ、ドーズ量５×１０１３ｃｍ−２でイオン注入を行う。そして、ドリフト層１２に隣接する最上層１１ｃを形成する際には注入エネルギー８００ＫｅＶ、ドーズ量５×１０１２ｃｍ−２でイオン注入を行う。尚、注入するイオン種は窒素Ｎ以外にリンＰを用いることとしてもよい。図８に多重イオン注入により形成されたバッファー層１１を含むＭＯＳＦＥＴ１００の図４に示すＢ−Ｂ線に沿った断面における不純物濃度分布を示す。本製法においてはバッファー層１１を構成する各層毎に注入エネルギーを順次変化させて濃度ピークが現れる深さ位置を制御し、各層毎にドーズ量を変化させることにより各層における不純物濃度を制御することで図８に示す如き不純物濃度分布を得ることができる。その結果、ＳｉＣ基板層１０とドリフト層１２の界面近傍にこれらの層の不純物濃度勾配を緩和する役割を担うバッファー層１１が形成されることになる。これ以降の製造工程は上記したものと同様であるのでその説明は省略する。
【００２３】
（第２実施例）
図９に本発明の第２実施例に係るＳｉＣ基板を使用した縦型ＭＯＳＦＥＴ２００の単位セルの断面構造図を示す。第２実施例に係るＭＯＳＦＥＴ２００の基本構造は、第１実施例のものと同様であるがバッファー層の構造が若干異なる。すなわち、第１実施例のＭＯＳＦＥＴ１００に設けられたバッファー層１１は、不純物濃度が段階的に変化するように積層された複数の層により構成されていた。これに対し本実施例に係るＭＯＳＦＥＴ２００に設けられたバッファー層１１´の構造は、深さ位置に応じて不純物濃度が連続的に変化する単一の層によって構成されている。図１０は、図９に示すＭＯＳＦＥＴ２００のＣ−Ｃ線に沿った断面における不純物濃度分布を示したものである。バッファー層１１´は、基板表面からの深さ位置が増すにつれて不純物濃度が単調に増加するような濃度分布を有する。また、ドリフト層１２との界面付近における不純物濃度はドリフト層１２の不純物濃度と一致し、ＳｉＣ基板層１０との界面付近の不純物濃度はＳｉＣ基板層１０の不純物濃度と一致している。このように、バッファー層１１´の不純物濃度を連続的に変化させることによっても第１実施例と同様の効果を得ることができる。すなわち、バッファー層１１´がドリフト層１２とＳｉＣ基板層１０との間に設けられることにより、動作時において電流密度が過剰となるＳｉＣ基板層１０（ドレイン）近傍の電界強度が従来構造と比較して低下するという効果が得られる。これにより、セルの微細化に伴ってドレイン近傍で電流密度過剰部分が生じた場合でも、電界集中が起こりにくくなり、ＳｉＣ基板を使用したＭＯＳＦＥＴにおいて大電流化および高耐圧化を図ることが可能となる。
【００２４】
上記の如き不純物濃度が深さに応じて連続的に変化するバッファー層１１´を形成するためには、第１実施例と同様、ＣＶＤ法を用いたエピタキシャル成長により形成することが可能である。すなわち、図１０に示す如きバッファー層１１´の濃度分布は、ＣＶＤ成膜工程において原料ガスとともに導入するドーパントガスＮ２の流量を連続的に変化させることにより得ることが可能である。具体的には、ＣＶＤ成膜工程においてバッファー層１１´が下層部分から上層部分に向けて順次形成されていくのに伴ってドーパントガスＮ２の流量が連続変化するように徐々に減じていくことにより、本実施例に係るバッファー層１１´の構造を得ることが可能である。ドリフト層１２は、バッファー層１１´の形成後、引き続きＣＶＤ法によりドーパントガスの流量を一定とすることにより形成される。このように形成されたバッファー層１１´を有するＭＯＳＦＥＴにおいても第１実施例のものと同様の作用効果が得られる。尚、バッファー層１１´を形成するための他の方法としては、ＣＶＤチャンバー内の真空度を連続的に変化させるにより形成することが可能である。具体的には、ＣＶＤ成膜工程において、バッファー層１１´が下層部分から上層部分に向けて順次形成されていくのに伴って、ＣＶＤチャンバー内の窒素含有量が連続変化するように徐々にチャンバー内の真空度を高めていくことにより本実施例のバッファー層１１´の構造を得ることができる。
【００２５】
以上の説明から明らかなように、本発明のＭＯＳＦＥＴによれば、ＳｉＣ基板層とドリフト層の間にこれら各層の不純物濃度勾配を緩和する役割を担うバッファー層を設けることとしたので、セルの微細化に伴って動作時において電流密度過剰部分が生じることとなった場合でも、ドレイン近傍での電界集中および電流集中が緩和され、デバイスの大電流化および高耐圧化を図ることが可能となる。また、本発明に係るＭＯＳＦＥＴの構造は、通常のＳｉ基板を用いたＭＯＳＦＥＴに適用する場合でも一定の効果を有するが、ＳｉＣ基板層とドリフト層の界面近傍の不純物濃度が急峻に変化するといった特徴を有するＳｉＣ基板を使用したＭＯＳＦＥＴに適用した場合に顕著な効果を奏する。尚、本発明を通常のＳｉ基板を用いたＭＯＳＦＥＴに適用する場合は、バッファー層をＣＶＤ法により形成する際に用いられるドーパントガスとして例えばホスフィン（ＰＨ３）等を用いることができる。
【００２６】
尚、以上の説明においては、本発明をＮチャンネルＭＯＳＦＥＴに適用した場合を例に説明したが、ドーパントを変更することによりＰチャンネルＭＯＳＦＥＴにも適用できることはもちろんである。
【図面の簡単な説明】
【００２７】
【図１】従来の二重拡散構造を有するｎチャンネル縦型ＭＯＳＦＥＴの断面構造図である。
【図２】セルの微細化によるオン抵抗低減効果を示す図である。
【図３】図１におけるＡ−Ａ線に沿った断面の不純物濃度分布を示す図である。
【図４】本発明の実施例であるＳｉＣ基板を用いたＭＯＳＦＥＴの断面構造図である。
【図５】図４におけるＢ−Ｂ線に沿った断面の不純物濃度分布を示す図である。
【図６】本発明の実施例であるＭＯＳＦＥＴと従来構造のＭＯＳＦＥＴの動作時における電界強度分布を示す図である。
【図７】（ａ）から（ｇ）は、本発明の実施例であるＭＯＳＦＥＴの製造工程を示す図である。
【図８】本発明の実施例である多重イオン注入により形成されたバッファー層を含むＭＯＳＦＥＴのＢ−Ｂ線に沿った断面の不純物濃度分布を示す図である。
【図９】本発明の他の実施例であるＳｉＣ基板を用いたＭＯＳＦＥＴの断面構造図である。
【図１０】図９におけるＣ−Ｃ線に沿った断面の不純物濃度分布を示す図である。
【符号の説明】
【００２８】
１０  ＳｉＣ基板層
１１  バッファー層
１２  ドリフト層
１３  ｐ型ボディ領域
１４  ｎ型ソース領域
１５  ゲート酸化膜
１６  ゲート電極
１７  ドレイン電極
１８  ソース電極
【図１】
0005236281.tif 000002
【図２】
0005236281.tif 000003
【図３】
0005236281.tif 000004
【図４】
0005236281.tif 000005
【図５】
0005236281.tif 000006
【図６】
0005236281.tif 000007
【図７】
0005236281.tif 000008
【図８】
0005236281.tif 000009
【図９】
0005236281.tif 000010
【図１０】
0005236281.tif 000011