(57)【特許請求の範囲】
【請求項１】
フォトダイオードと、
上記フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備え、
上記リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、該リセットラインは、第１の所定の電圧に設定されていることを特徴とするダミー画素。
【請求項２】
上記リセットラインは、アクティブクリア画素のリセットトランジスタのドレインが接続されるリセットバスには接続されていないことを特徴とする請求項１記載のダミー画素。
【請求項３】
上記フォトダイオード及び上記リセットトランジスタのソースに接続されたゲートと、上記リセットラインに接続されたドレインとを有する増幅トランジスタを更に備える請求項２記載のダミー画素。
【請求項４】
上記増幅トランジスタのソースに接続されたドレインと、第２の所定の電圧に接続されたゲートとを有する読出トランジスタを更に備える請求項３記載のダミー画素。
【請求項５】
上記第１の所定の電圧は、回路電源電圧であることを特徴とする請求項４記載のダミー画素。
【請求項６】
上記第２の所定の電圧は、ゼロボルトであることを特徴とする請求項５記載のダミー画素。
【請求項７】
上記フォトダイオードは、迷走電子のための電流シンクを構成することを特徴とする請求項１記載のダミー画素。
【請求項８】
上記ダミー画素は、アクティブクリア画素として形成されていることを特徴とする請求項１記載のダミー画素。
【請求項９】
上記ダミー画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１記載のダミー画素。
【請求項１０】
画像センサにおける暗電流を低減する暗電流低減方法において、
上記画像センサ内に少なくとも１つの行又は列のダミー画素を形成する工程を有し、
上記各ダミー画素は、ソフトリセットモードで永続的にバイアスされたリセットトランジスタを有する画素であり、
上記各ダミー画素のフォトダイオードは、迷走電子のための電流シンクとして機能することを特徴とする暗電流低減方法。
【請求項１１】
上記ダミー画素は、アクティブクリア画素として形成されることを特徴とする請求項１０記載の暗電流低減方法。
【請求項１２】
上記ダミー画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１０記載の暗電流低減方法。
【請求項１３】
上記少なくとも１つの行又は列のダミー画素は、画像センサの周辺領域に形成され、エッジ効果を減少させることを特徴とする請求項１０記載の暗電流低減方法。
【請求項１４】
上記少なくとも１つの行又は列のダミー画素は、画像センサのサブアレーの間に形成され、サブアレーを互いに分離することを特徴とする請求項１０記載の暗電流低減方法。
【請求項１５】
アクティブクリア画素のアレーと、
オプティカルブラック画素の複数のサブアレーと、
上記アクティブクリア画素のアレー及び上記オプティカルブラック画素のサブアレーの間に配置されたダミー画素からなる複数のサブアレーとを備え、
上記各ダミー画素は、
フォトダイオードと、
上記フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備え、
上記リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、該リセットラインは、第１の所定の電圧に設定されており、上記アクティブクリア画素のリセットトランジスタのドレインが接続されるリセットバスには接続されていないことを特徴とする画像センサ。
【請求項１６】
当該画像センサの周辺に配置され、エッジ効果を低減するダミー画素のサブアレーを更に備える請求項１５記載の画像センサ。
【請求項１７】
上記ダミー画素は、アクティブクリア画素として形成されていることを特徴とする請求項１５記載の画像センサ。
【請求項１８】
上記ダミー画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１５記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、電子的画像センサのための画像処理に関し、詳しくは、画像センサの周辺部に位置する画素内の暗電流を均等化することによって、所謂「エッジ効果」を除去し、画質を最適化する装置及び方法に関する。
【背景技術】
【０００２】
オプティカルブラック画素（Optical black pixel：ＯＢ画素）は、画像センサの画素アレー内の基準画素であり、これらは、非感光性でありながら、仮想的に、標準のアクティブクリア画素と同じ電気的特性を有する必要がある。ＯＢ画素は、ゲイン、照明及びセンサ動作条件の変化等にかかわらず、一定の黒レベルを維持するために、センサ又はカメラ内の様々な画像処理回路で使用される。ＯＢ画素の信号は、通常、光電気的応答性を有し、対象の画像を形成する画素の信号と同じ信号回路及びタイミングを用いて処理される。他の画素は、画像センサの画素の大多数を構成し、「アクティブクリア画素」とも呼ばれる。アクティブクリア画素は、実際の画像を形成するが、ＯＢ画素は、画像形成処理において間接的に使用される。すなわち、ＯＢ画素は、各ＯＢ画素の特定の位置における暗信号／暗電流、列雑音及びライン雑音に関する情報を提供しながら、画像センサの環境及び動作の状態を追跡するために使用される。
【０００３】
撮像システムオンチップ（imaging System-on-Chip：ｉＳｏＣ）システムでは、ＯＢ画素は、通常、画質を向上させる多くの較正動作の基準画素として使用される。これらはブラッククランプ安定化、フラッタ除去、カラム雑音抑圧及びライン雑音補正を含む。これら及びこの他のアルゴリズムでは、ＯＢ画素は、アクティブクリア画素と同様の暗信号応答を有する必要があり、すなわち、ＯＢ画素は、光がない場合のアクティブクリア画素の通常の応答を模倣し、画像センサの包括的な基準のために電流対電圧（Ｉ−Ｖ）特性を正確に確立する必要がある。
【０００４】
また、信号処理動作をサポートするために、必ずしも読み出されないアクティブクリア画素及びＯＢ（すなわち、不透明）画素の両方が必要である。これらの所謂「ダミー画素」は、画像処理を妨害し、又はアクティブクリア画素及びＯＢ画素を劣化させるエッジ効果を低減することによって、画質の向上に役立つ。
【０００５】
一般的に、ダイオードのＩ−Ｖ特性は、以下に示すＳｈｏｃｋｌｅｙの式によって表される。
【０００６】
【数１】
0005260558.tif 000002
【０００７】
ここで、Ｉｏは、ダイオードの飽和電流であり、Ｖｄは、ダイオード電圧であり、ｎは、ダイオードの理想因子（diode ideality）であり、ｋは、ボルツマン定数であり、Ｔは、温度である。局所的な環境条件、処理条件等に応じて、飽和電流は、ダイオード間で大きく異なることがある。実際的な問題を考慮に入れて、Ｓｈｏｃｋｌｅｙの式は、上述の式の他に、以下のように表現することもできる。
【０００８】
【数２】
0005260558.tif 000003
【０００９】
ここで、ｎｄは、特定のダイオードの理想因子であり、パラメータＲｏＡは、０Ｖのバイアスが印加された場合の面積抵抗（resistance-area product）をΩ−ｃｍ２の単位で表している。ダイオード抵抗及び飽和電流は、面積に依存するが、ＲｏＡ積は、面積から独立しており、ダイオードの製造の品質を特徴付ける。
【００１０】
画像センサの画素アレーの用途が異なると、要求される画質の程度も異なる。例えば、ＨＤＴＶ制作のコンテンツを生成する、放送スタジオカメラで使用されるＣＭＯＳセンサ（高画質用途）は、民生用のカムコーダで使用されるＣＭＯＳセンサ（中画質又は低画質用途）に比べてかなり高い画質を要求する。例えば、感度及び低雑音性等のよく知られている属性に加えて、他の品質因子として、低ドリフト動作（drift-free operation）及び過剰な照度に対する不感性が含まれる。したがって、画質を最高にするためには、アクティブクリア画素の品質だけではなく、ＯＢ画素の品質も向上させる必要がある。このため、ＯＢ画素（アクティブクリア画素又はダミー画素）の重要な特性は、入射する照明、並びに物理的及び電気的ストレスを含む環境にかかわらず、アクティブクリア画素の暗信号応答をどれだけ忠実に再現できるかである。例えば、高画質用途では、ＯＢ画素は、厳しい状況下で非常に高い忠実度、例えば、優れた不透明度、熱的安定性、検出器の理想因子、ｎｄ及びＲｏＡ積を含む電気的特性の良好な振る舞いを有する必要がある。
【００１１】
電気的特性に悪影響を与えることなくＯＢ画素において必要な不透明度を実現する困難に加えて、更に、ＯＢ画素及びアクティブクリア画素と同じ公称電流を生成するダミー画素を形成する必要がある。アクティブクリア画素、ダミー画素及びＯＢ画素それぞれの全電流は、各ダイオードのＳｈｏｃｋｌｅｙ−Ｒｅａｄ電流、光電流及び電気バイアス電流の合計であり、これは、以下のような単純加算（direct sum）として表される。
【００１２】
【数３】
0005260558.tif 000004
【００１３】
ここで、Ｒｄは、印加されたバイアスＶｄにおける検出器の抵抗である。アクティブクリア画素に蓄積される全電流とＯＢ画素に蓄積される全電流との差は、アクティブクリア画素の光電流Ｉｐｈｏｔｏのみであるべきであり、Ｉｐｈｏｔｏは、ＯＢ画素及びＯＢダミー画素では、ゼロである必要がある。
【発明の概要】
【課題を解決するための手段】
【００１４】
一般に、撮像素子アレーの他のあらゆる画素と同じ電気的特性を示すダミー画素を開示する。これは、アクティブクリア画素及びＯＢ画素を含むアレー内で使用される各ダミー画素の全電流が、アクティブクリア画素の全電流と略同じになることを保証する。信号処理の基準として使用されるＯＢ画素は、各フレームで読み出されるが、ダミー画素は、不透明であるか、感光性であるかにかかわらず、読み出されなくとも、同じに見えなければならない。更に、ダミー画素は、近傍の画素の電気的特性に悪影響を与えず、したがって、それらを用いて、撮像素子アレーを構成する様々なサブアレーを分離するのに用いてもよい。また、このようなダミー画素は、撮像素子アレーの端部にも配設され、信号処理に関連し、物理的及び電気的な因子に由来する不連続を防止する。この結果、エッジ効果が除去される。
【００１５】
ダミー画素の好ましい実施の形態は、メインの撮像素子アレーのアクティブクリア画素と同じ電気的特性を有するアクティブクリア画素である。第２の実施の形態では、ダミー画素は、任意の信号処理機能をサポートするためのオプティカルブラック画素である。
【００１６】
本発明において、ダミーのＯＢ画素は、以下のように構成される。
【００１７】
（１）標準の製造工程、すなわち、ＯＢ画素の遮光特性がイオン注入時の損傷を緩和する様々なアニーリング工程を含む基本的なダイオード構成から独立して形成されるような標準の画素形成構成によって構成される。ベースとなるＣＭＯＳセンサ製造プロセスから独立してオプティカルブラック画素層を形成する改善された方法は、２００６年８月１日に出願された、米国特許出願番号第１１／４６１，４５７号、発明の名称「IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME」に開示されており、この開示の全体は、引用によって本願に援用される。
【００１８】
（２）画素アレーを、サポートする周辺回路から、Ｎ層のガードバンド領域によって、分離することができるアクティブクリア画素、ダミー画素及びＯＢ画素それぞれのサブアレーに区切ることによって、構成される。このガードバンド領域は、迷走する少数キャリアを回収し、不要な少数キャリアがＯＢ基準信号を相殺してしまうことを防ぐ。このようなガードバンドは、例えば、ホットキャリア効果の副産物として発光する高速デジタル回路等に隣接する領域で使用される。
【００１９】
これらの２つの工程に加えて、ダミーＯＢ画素構成は、信号蓄積を防止するためにソフトリセットモードでバイアスされたリセットトランジスタによってダミー画素を動作させることによって完成する。これは低雑音動作を保証し、ダイオードの理想因子ｎｄ及び／又はＲｏＡ積を変化させてしまう余分な発生−再結合電流の生成を最小化する。
【００２０】
アクティブクリアダミー画素構成は、工程（１）を省略し、これらの画素を、ソフトリセットモードでバイアスされたリセットトランジスタで動作させることによって実現される。ダミークリア画素は、ＯＢ画素形成工程の省略の結果、撮像素子アレーのアクティブクリア画素に最も整合するので、撮像素子アレーを有害なエッジ効果から保護するメインのガードバンドとなる。
【００２１】
このように、一実施の形態では、ダミー画素は、フォトダイオードと、フォトダイオードに接続されたリセットトランジスタとを備え、リセットトランジスタは、ソフトリセットモードでバイアスされている。また、リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、リセットラインは、第１の所定の電圧に設定されている。
【００２２】
本発明の暗電流低減方法は、画像センサ内に少なくとも１つの行又は列のダミー画素を形成する工程を有し、各ダミー画素は、ソフトリセットモードで永続的にバイアスされたリセットトランジスタを有する画素である。各ダミー画素のフォトダイオードは、迷走電子のための電流シンクとして機能する。
【００２３】
本発明に基づく画像センサは、アクティブクリア画素のアレーと、オプティカルブラック画素の複数のサブアレーと、アクティブクリア画素のアレー及びオプティカルブラック画素のサブアレーの間に配置されたダミー画素からなる複数のサブアレーとを備え、各ダミー画素は、フォトダイオードと、フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備える。リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、リセットラインは、第１の所定の電圧に設定されている。
【００２４】
ダミー画素は、アクティブクリア画素又はオプティカルブラック画素の何れかとして形成してもよい。
【００２５】
本発明は、同じ構成要素には、同じ参照符号を付した添付の図面を参照して、以下の詳細な説明によって明らかとなる。
【図面の簡単な説明】
【００２６】
【図１】ＯＢ画素及びダミー画素で使用されるＴｉ／ＴｉＮオプティカルブラック画素構造を示す断面図である。
【図２】画素アレーの全体が、アクティブクリア画素からなる主画像センサアレーと、オプティカルブラック画素の複数のサブアレーと、アクティブクリア画素アレーとＯＢアレーとを分離するダミー画素の列と、一方の端部に設けられた最終的なＮ層のガードバンドとに分割される画素アレーの配置プランを示す図である。
【図３】従来の技術の標準のアクティブクリア画素及び従来の技術の標準のダミー画素の概略図である。
【図４】本発明の実施の形態を含む異なる遮光技術のオプティカルブラック画素のスペクトル応答のグラフである。
【図５】図５Ａは、本発明のダミーＯＢ画素構造の実施の形態の平面図であり、図５Ｂは、本発明のダミーＯＢ画素構造の実施の形態の側面図である。
【図６】本発明のアクティブクリア画素とダミー画素とを比較して示す図である。
【発明を実施するための形態】
【００２７】
以下の説明により、当業者は、本発明を実現及び実施することができる。以下では、本発明者が最良と考える実施の形態について説明する。なお、当業者は、様々な変形例を想到することができる。このような全ての変形例、均等物、変更例は、本発明の思想及び範囲に包含される。
【００２８】
本発明は、一般に、画像センサのアクティブクリア画素と仮想的に同じ電気的特性を有するアクティブクリアダミー画素及びオプティカルブラック（ＯＢ）ダミー画素を提供する。ダミー画素は、必ずしも読み出されないが、画素アレー内に、エッジ効果をもたらす領域的な不連続性を生じない分離領域を形成する。ダミー画素は、センサ設計及び製造を複雑にするような、既存の技術に対する障害にならない。具体的には、様々な実施の形態のダミー画素内で生成されるＳｈｏｃｋｌｅｙ電流は、アクティブクリア画素のＳｈｏｃｋｌｅｙ電流と略同じである。更に、ＯＢダミー画素で生成される光電流が実質的にゼロなので、各アクティブクリア画素で生成される特定の光電流は、黒レベルに対する正味の信号を表す。既存の技術では、一般に、プロセス技術に著しい変更が必要となり、これらの差異は、標準的なウェハプロセスと互換性を有さない。
【００２９】
本発明は、主要なフォトディテクタ特性であるｎｄ及びＲｏＡのバラツキを最小化し、（エッジ効果を最小化することによって）撮像素子アレーの均一性を最大化し、これによって、画像センサが生成する画質を最高にする。換言すれば、アクティブクリア画素及びＯＢ画素の理想因子ｎｄ及びＲｏＡ積は、画素の位置及び機能にかかわらず、概ね同じであり、汎用のダイオード形成技術に適合する必要がある。したがって、本発明では、ダミー画素は、画素位置にかかわらず、本質的な性能を実現させる構成でバイアスされるが、読み出される必要はないアクティブクリア画素である。クリアダミー画素は、エッジ効果を引き起すことなく、アクティブクリア画素の領域をＯＢ画素から分離するのに用いられる。一方、ＯＢダミー画素は、分離及び信号処理動作に用いられる。
【００３０】
本発明の実施の形態では、ダミー画素の製造は、実質的に（１）電気的性能、及び（２）光学的性能の２つの主要な領域に分けられる。段階的な手法で各領域をアドレッシングすることによって、画像センサの電気的性能は、ＯＢ画素を最適に形成し、カラーフィルタを付加し、マイクロレンズを形成し、センサ表面上に保護層を付加し、及び実際に様々な画素を動作させるのに必要な追加的な処理の影響を受けない。
【００３１】
ベースとなるＣＭＯＳセンサ製造プロセスから独立してＯＢ画素層を形成するための改善された方法は、２００６年８月１日に出願された、米国特許出願番号第１１／４６１，４５７号、発明の名称「IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME」に開示されており、この開示の全体は、引用によって本願に援用される。この出願では、センサ面のパッシベーション層上であって、カラーフィルタ平滑化層の直下にＴｉ／ＴｉＮ層を蒸着させることによってＯＢ画素層を形成する方法が記載されている（図１の断面図参照）。ＯＢ画素形成に用いられる、ＯＢ画素を不透明にする金属マスクの厚さは、通常、標準のスパッタリング技術によって形成された場合には、１０００Åの桁であるが、ＯＢ画素の不透明度を増加させ、光透過を減少させるように調整することができる。一連の重要な工程が完了した後に、センサ上にＴｉ／ＴｉＮ層を蒸着させることによって、基本的な画素性能は、不透明度に関して、ＯＢ画素の性能とは独立に最適化される。換言すれば、画素性能は、ＯＢ画素、カラーフィルタ及びマイクロレンズの特性を最適化するために必要な工程とは独立に最適化される。
【００３２】
図４の透過率プロットに示すように、Ｔｉ／ＴｉＮ被覆層を用いることによって、光の透過率を無視するようにできる。この被覆層は、入射光がフォトダイオードに到達することを阻止するが、画素領域の全体を閉塞せず、アニーリングによるイオンが、センサ表面保護層を介してフォトダイオードに拡散することを可能にする。図５Ａは、フォトダイオード上かつマイクロレンズ下のＴｉ／ＴｉＮパッドの位置を含む画素レイアウトの平面図を示している。図５Ｂは、Ｔｉ／ＴｉＮメタライゼーション層が、どのようにして、マイクロレンズによって集光された光を遮光し、最終的な処理工程の間に、フォトダイオード拡散領域がアニーリングによるイオンに到達できるようにするかを示す断面図である。図５のＯＢ画素構造については、関連する米国特許出願番号未定、発明の名称「APPARATUS AND METHOD FOR FORMING OPTICAL BLACK PIXELS WITH UNIFORMLY LOW DARK CURRENT」に更に説明されており、この開示の全体は、引用によって本願に援用される。
【００３３】
米国特許出願番号第１１／４６１，４５７号の画素アレーは，独立して形成されたＴｉ／ＴｉＮ層に加えて、図２に示すように、独立したサブアレーブロックに分割される。主要なブロックは、以下を含む。
【００３４】
１．全体的な構造内の物理的に分離されたアクティブクリア画素アレー
２．サポートするＯＢ画素サブアレー領域からアクティブクリア画素アレーを分離するアクティブクリアダミー画素のサブアレー領域
３．ダミー画素サブアレーに任意に含むことができるＯＢダミー画素サブアレー領域
４．深く逆バイアス（３Ｖ）され、動作中のセンサの自己放出の領域に隣接する余分な少数キャリアを吸収する複数のＮ型拡散領域を含む任意のガードバンド領域
【００３５】
図２のアクティブクリアダミー画素サブアレーは、アレーに全体に亘って画素が相互接続され、アクティブクリア画素アレー及びＯＢ画素サブアレー間の物理空間をほとんど埋めている。また、ダミー画素のサブアレーは、任意のＮ型領域のガードバンドが用いられている場合を除き、アレーの最端部に配置される。このガードバンド領域は、約４０〜６０画素に相当する幅を有しており、画素間隔を約２μｍとした場合には、光によって自己生成され、あるいはクリア画素アレーや、全体の画素アレーを取り囲む周辺回路から散乱し、移動してくる迷走少数キャリアを捕捉するために、少なくとも１００μｍの幅の回収ガードバンドが必要である。図２は、右側に位置するＮガードバンドを示しており、ここでは、光を放出するデジタル回路が画素アレーの右側に存在していると仮定している。Ｎガードバンドは、アクティブクリア画素と同じセンサのイオン注入領域及び拡散領域によって形成された一連の拡散領域によって構成され、迷走少数キャリアを有効に吸収する領域を形成するとともに、これらもエッジ効果の発生を防止する。
【００３６】
図３は、従来のアクティブクリア画素とダミー画素の概略的な回路を比較して示している。これまで、各ダミー画素のフォトダイオードは、選択信号（Select signal：ＳＬＣＴ）をフォトダイオードの拡散領域に物理的に接続し、ダミー画素に対して、ＳＬＣＴ信号が０Ｖに保持される条件を課すことによって、０Ｖ電位に維持されていた。このようなバイアス条件は、完全にウェルを飽和させること（full well saturation）に相当し、したがって、典型的なｐ型基板内の多くの少数キャリア（電子）を吸収するには、あまり好ましいとはいえない。この結果、このタイプのガードバンドは、バルクの基板からの幾らかの迷走する光生成信号を捕捉することはできるが、隣接する画素の暗電流の蓄積を最小化することはできない。最も重要な点は、ダミー画素を０Ｖに保持した結果、アクティブクリア画素に比べて、余分な発生−再結合電流（generation-recombination current）が生じることである。
【００３７】
画像センサ内の画素アレーの周辺部、すなわち画素構造の外側の端部に位置する画素は、通常、エッジ効果とも呼ばれる異常な振る舞いを示す。例えば、画素の暗電流は、多くの場合にはセンサ周辺に沿ってより高くなる。したがって、画素アレーの端部に位置する画素、又はこの近傍の画素は、通常、アクティブクリア画素又はＯＢ画素として用いることができない。アクティブクリア画素が画素アレーの端部に近くなりすぎる問題を解決するために、幾つかのアクティブクリア画素をバッファリング領域として用いることができる。しかしながら、この手法は、シリコン面積を無駄にし、この結果、製造コストが高くなる。
【００３８】
改善されたタイプのダミー画素を用いることによって、水平方向のエッジ効果の最小化を著しく向上させることができる。重要な点は、ダミー画素構成を工夫して、この構成が局所的な状況を安定させることに役立つとともに、少数キャリアを画素アレーの端部から遠くにそらし、アクティブクリア画素を最善に模倣する静止バイアス（quiescent bias）で動作するようにすることである。他の重要な点は、ダミー画素がＯＢ画素用の金属層によって塞がれず、その特性が撮像アレー内のアクティブクリア画素の特性と仮想的に同じになることを保証することである。
【００３９】
本発明は、この分離ストラテジの好ましい実施の形態を含む。図６に示すように、アクティブクリア画素からなるダミー画素は、ソフトリセットモードでバイアスされたリセットトランジスタＭ１を備える。このようなフォトダイオードは、拡散長以内にある少数キャリアを、基板内でドリフトさせず、このより高い電位（Ｖａａ−Ｖｔｈ、すなわち、アナログの電源電圧よりも閾値分低い電圧）に向かって動的に引き込むことは当業者にとって明らかである。ダミー画素のフォトダイオードを、この非常に好ましい電気的条件でバイアスされた状態に持続的に維持することによって、関連する接合は、迷走電子（少数キャリア）を、基板全体に亘ってドリフト及び散乱させることなく、回収する。この結果、好ましい実施の形態のダミー画素のフォトダイオードは、接合の拡散長以内のあらゆる迷走電子のためのシンクとして機能する。したがって、この構造は、実質的に画素アレーの端部に沿った過剰な暗電流生成を減少させ、この結果、エッジ効果を除去する。
【００４０】
更に、図６は、アクティブクリア画素の構成をダミー画素の構成と比較して示している。フォトダイオード１０は、リセットトランジスタＭ１のソースに接続されている。リセットトランジスタＭ１のゲート及びドレインは、回路の電源電圧に設定されたリセットラインに接続されている。ダミー画素のフォトダイオード１０の拡散層は、リセットトランジスタＭ１を、その閾値電圧よりも少し低い電圧にバイアスし、サブスレッショルド領域（sub-threshold voltage region）で動作するようにすることによって、ソフトリセット状態に保持される。実際的な表現を用いれば、多少の暗電流は、常にフォトダイオード１０から流れ出ているので、リセットトランジスタＭ１は、サブスレッショルドバイアス状態にあるとみなすことができる。この構成では、フォトダイオード１０は、高い電位、例えば、３Ｖの完全なアナログ電源電圧に維持されるリセットライン（RST node）には、直接的には接続されない。したがって、フォトダイオード１０は、３Ｖよりも低い閾値電圧で動作する。この構成は、リセットトランジスタＭ１のドレインからフォトダイオード１０のノードを本質的に分離（デカップリング）し、ＯＢ画素のフォトダイオードから電源雑音を良好に分離する。このような構成を用いない場合には、電源ノードから画素アレー基板にカップリングノイズが混入し、この結果、画質が損なわれる。したがって、リセットトランジスタＭ１が、低インピーダンスで動作するのではなく、サブスレッショルド領域にあるために、サブスレッショルド領域によってもたらされるシールドメカニズムによって、著しい改善がもたらされる。
【００４１】
ダミー画素回路は、更に、フォトダイオード１０及びリセットトランジスタＭ１のソースに接続されたゲートを有する増幅トランジスタＭ２を含む。増幅トランジスタＭ２のドレインは、リセットラインに接続されている。読出トランジスタＭ３は、増幅トランジスタＭ２のソースに接続されたドレイン及び読出バス（read bus）に接続されたソースを有する。読出トランジスタＭ３のゲートは、好ましくは、０Ｖに保持される。
【００４２】
ダミー画素のこの構成は、アクティブクリア画素のレイアウトに比べて、「ビア」の接続を除去することが必要となるが、それは、このビアの除去を行わなければ、リセットトランジスタＭ１が、画素の各行のすべてにリセット電源を供給する金属のリセットバスに接続されてしまうからである。このようなビアコンタクトが、アクティブクリア画素には存在しているのである。また、リセットトランジスタＭ１のゲートをそのドレイン端子に接続する必要もある。この接続は、既存のアクティブクリア画素のレイアウトに金属の１個のブリッジ状に経路を追加することによって実現することができる。ＯＢ画素の変更は、アクティブクリア画素のレイアウトに対する変更が最小限であるので、画素アレーの対称性に対するあらゆる影響を最小化することに関して完全に適合し、光に対する応答を除いて、アクティブクリア画素及びＯＢ画素間で仮想的に同一の振る舞いが実現される。
【００４３】
動作をこの熱平衡状態に設定することによって、ダミー画素のＲｏＡ積は、アクティブクリア画素の固有のＲｏＡ積に一致するように製造工程で設定された値から劣化しない。同様に、ダミー画素及びアクティブクリア画素のダイオードの理想因子は、概ね一致し、Ｓｈｏｃｋｌｅｙ電流は、実質的に同じになる。
【００４４】
【数４】
0005260558.tif 000005
【００４５】
本発明によって説明したバイアス条件によって、空乏層が中間ギャップ状態に励起することを防止するので、フォトダイオードの理想因子ｎｄは劣化しない。したがって、理想因子は、各画素における、光接合品質（photojunction quality）によって定められる。したがって、本発明は、主要なフォトディテクタ特性であるｎｄ及びＲｏＡのバラツキを最小化し、この結果、（エッジ効果を最小化することによって）画素の均一性及び画像センサが生成する最終的な画質を最大化する。
【００４６】
本発明の範囲及び思想から逸脱することなく、上述した好適な実施の形態の様々な適応例及び変形例を構成できることは、当業者にとって明らかである。したがって、添付の特許請求の範囲の範囲を逸脱することなく、本明細書に開示した形態とは異なる形態で本発明を実施できることは明らかである。
【図１】
0005260558.tif 000006
【図２】
0005260558.tif 000007
【図３】
0005260558.tif 000008
【図４】
0005260558.tif 000009
【図５】
0005260558.tif 000010
【図６】
0005260558.tif 000011