(57)【特許請求の範囲】
【請求項１】
厚さの異なる複数の半導体素子を、それぞれの電極端子の端子面が同一面となるように、該電極端子が形成された端子形成面側で板体の一面側に剥離可能に接着した後、前記複数の半導体素子を、前記端子形成面に対して反対面側で支持板の一面側に形成した樹脂層に固着し、
次いで、前記板体を剥離して露出した前記半導体素子の電極端子の端子面にバンプを形成した後、前記バンプを含む前記複数の半導体素子の各端子形成面を覆う絶縁層を形成し、
その後、前記絶縁層を研磨又は切削して前記バンプの先端面を露出した後、前記絶縁層上に、前記バンプの先端面に接続する配線パターンを形成することを特徴とする半導体パッケージの製造方法。
【請求項２】
前記複数の半導体素子の電極端子に形成された前記バンプが、前記先端面が前記端子面よりも小面積に形成された先細り状のバンプである請求項１記載の半導体パッケージの製造方法。
【請求項３】
厚さの異なる複数の半導体素子を、それぞれの電極端子の端子面が同一面となるように、該電極端子が形成された端子形成面側で板体の一面側に剥離可能に接着した後、前記複数の半導体素子を、前記端子形成面に対して反対面側で支持板の一面側に形成した樹脂層に固着し、
次いで、前記板体を剥離して露出した前記半導体素子の一部の電極端子の端子面に、先端面が該端子面よりも小面積に形成された先細り状のバンプを形成した後、該先細り状のバンプを含む前記複数の半導体素子の各端子形成面を覆う絶縁層を形成し、
その後、前記絶縁層を研磨又は切削して前記先細り状のバンプの先端面を露出した後、
前記先細り状のバンプを形成しない電極端子の端子面が底面に露出するように前記絶縁層に凹部を形成し、その後、該凹部をめっき金属で充填することによって柱状のバンプを形成し、
その後、前記絶縁層上に、前記先細り状のバンプの先端面に接続する配線パターンと前記柱状のバンプに接続する配線パターンとを各々形成することを特徴とする半導体パッケージの製造方法。
【請求項４】
前記半導体素子の電極端子に金属ワイヤの端部を圧着した後、該金属ワイヤを引き千切って形成した先端部をコイニングして前記先細り状のバンプを形成する請求項２または３記載の半導体パッケージの製造方法。
【請求項５】
前記金属ワイヤを、金から成るワイヤとする請求項４記載の半導体パッケージの製造方法。
【請求項６】
前記支持板を金属製の支持板とする請求項１〜５のいずれか一項記載の半導体パッケージの製造方法。
【請求項７】
厚さの薄い半導体素子を、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子を、該厚さの厚い半導体素子の端子形成面に対して反対面が前記支持板の一面に直接接触した状態で、前記支持板の一面側に前記樹脂層によって固着する請求項１〜６のいずれか一項記載の半導体パッケージの製造方法。
【請求項８】
厚さの薄い半導体素子を、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子を、該厚さの厚い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さを、前記厚さの厚い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さよりも高くする請求項１〜６のいずれか一項記載の半導体パッケージの製造方法。
【請求項９】
前記半導体素子の端子形成面から側面の少なくとも一部にかけて該半導体素子を前記絶縁層で覆う請求項１〜８のいずれか一項記載の半導体パッケージの製造方法。
【請求項１０】
前記配線パターン上に、更に他の絶縁層と配線パターンを多層に積層する請求項１〜９のいずれか一項記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージの製造方法に関し、更に詳細には複数の半導体素子が搭載されている半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
複数の半導体素子が搭載された半導体パッケージについては、例えば下記特許文献１に記載されている。かかる半導体パッケージを図６に示す。図６に示す半導体パッケージでは、ベース基板１００の一面側に形成された、アース用の導体層１０２に、厚さの異なる半導体素子１０４ａ，１０４ｂの底面が接着されている。かかる半導体素子１０４ａ，１０４ｂの表面側に形成された各電極端子１０６は、絶縁層１０８を貫通するバンプ１１０を介して、絶縁樹脂層１０８の表面に形成された配線パターン１１２に電気的に接続されている。
また、導体層１０２に一端が接続された導電ブロック１１４の他端が、絶縁層１０８の表面に形成された配線パターン１１２に電気的に接続されている。
【０００３】
図６に示す半導体パッケージは、図７に示す製造方法で得ることができる。図７に示す製造方法では、先ず、図７（ａ）に示す様に、ベース基板１００の一面側に形成した、アース用の導体層１０２に、導電ブロック１１４を立設すると共に、厚さの異なる半導体素子１０４ａ，１０４ｂの底面を接着し、その表面側に形成された電極端子１０６，１０６・・の各々に、電極端子１０６と略同一径のバンプ１１０を形成する。形成したバンプ１１０，１１０・・の各長さは、半導体素子１０４ａ，１０４ｂで異なるが、バンプ１１０，１１０・・の各先端面は、導電ブロック１１４の先端面と同一面内である。
次いで、図７（ｂ）に示す様に、形成した導電ブロック１１４、バンプ１１０を含む半導体素子１０４ａ，１０４ｂの端子形成面側を絶縁樹脂層１０８によって覆った後、絶縁樹脂層１０８の表面を研磨又は研削して平坦面として、図７（ｃ）に示す様に、導電ブロック１１４、バンプ１１０の先端面を露出する。
その後、導電ブロック１１４、バンプ１１０の各先端面が露出した絶縁樹脂層１０８の平坦面に、配線パターン１１２，１１２・・を形成して、図６に示す半導体パッケージを得ることができる。
【特許文献１】特開平１０−２２３８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６及び図７に示す半導体パッケージでは、同一の半導体パッケージ内に厚さの異なる複数の半導体素子を設けることができる。
しかし、図６及び図７に示す半導体パッケージでは、ベース基板１００の一面側に底面を接着した厚さの異なる半導体素子１０４ａ，１０４ｂの電極端子１０６，１０６・・の各々に、形成する電極端子１０６と略同一径のバンプ１１０を、各先端面が同一面となるように形成している。
一方、近年、半導体素子１０４ａ，１０４ｂの小型化等に伴って、電極端子１０６，１０６・・の形成密度が高密度化してきている。
しかし、図６及び図７に示す半導体パッケージでは、電極端子１０６と略同一径のバンプ１１０を形成しているため、バンプ１１０の露出面から引き出す配線パターンの微細化は困難である。
しかも、隣接するバンプ１１０，１１０の露出面間の間隙（バンプの露出面間隙と称することがある）が狭いため、バンプ１１０の露出面から引き出す配線パターンの微細化が困難であることと相俟って、バンプの露出面間隙を通して引き回すことのできる配線パターン数が著しく制限され、配線パターンの高密度化を図ることは困難である。
また、一般的には、図６及び図７に示す半導体パッケージの如く、厚さの異なる半導体素子１０４ａ，１０４ｂの各電極端子１０６に、先端面が同一面となるように、長さの異なるバンプ１１０，１１０・・を形成する際には、半導体素子１０４ａ，１０４ｂの各電極端子１０６を覆う樹脂層を形成した後、この樹脂層に各電極端子１０６の表面が底面に露出する凹部をレーザによって形成し、次いで、電解めっきによってめっき金属を凹部内に充填してバンプ１１０を形成することが考えられる。
しかしながら、レーザによって樹脂層に形成した凹部は、通常、底面積よりも開口部面積が大きくなるテーパ状凹部に形成されるため、最終的に得られるバンプは電極端子１０６に接続する接続面よりも絶縁樹脂層１０８の表面に露出する露出面の面積が大きくなる。このため、バンプ１１０の露出面から引き出す配線パターンが幅広化され、且つ隣接するバンプ１１０，１１０のバンプの露出面間隙も半導体素子１０４ａ，１０４ｂの隣接する電極端子１０６，１０６の間隙よりも更に狭くなり、バンプの露出面間隙を通して引き回すことのできる配線パターン数が更に一層制限される。
そこで、本発明の課題は、支持板の一面側に固着された厚さの異なる複数の半導体素子の各電極端子に形成されたバンプの露出面間隙を通して引き回すことのできる配線パターンの高密度化を図ることが困難な従来の半導体パッケージの課題を解決し、支持板の一面側に固着された厚さの異なる複数の半導体素子の各電極端子に形成されたバンプの露出面間隙を通して引き回すことのできる配線パターンの高密度化を図ることができる半導体パッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明者は、前記課題を解決すべく検討した結果、厚さの異なる複数の半導体素子を、電極端子の端子面が同一面となるように支持板の一面側に固着し、且つ半導体素子の電極端子に形成した先細り状のバンプを、半導体素子の端子形成面側を覆う絶縁層を貫通して形成することによって、絶縁層の表面に露出するバンプの露出面間を通して引き回すことのできる配線パターンの高密度化を図ることができることを見出し、本発明に到達した。
すなわち、本発明は、厚さの異なる複数の半導体素子を、それぞれの電極端子の端子面が同一面となるように、該電極端子が形成された端子形成面側で板体の一面側に剥離可能に接着した後、前記複数の半導体素子を、前記端子形成面に対して反対面側で支持板の一面側に形成した樹脂層に固着し、次いで、前記板体を剥離して露出した前記半導体素子の電極端子の端子面にバンプを形成した後、前記バンプを含む前記複数の半導体素子の各端子形成面を覆う絶縁層を形成し、その後、前記絶縁層を研磨又は切削して前記バンプの先端面を露出した後、前記絶縁層上に、前記バンプの先端面に接続する配線パターンを形成することを特徴とする半導体パッケージの製造方法にある。
【０００６】
かかる本発明において、前記複数の半導体素子の電極端子に形成された前記バンプが、前記先端面が前記端子面よりも小面積に形成された先細り状のバンプであることによって、各半導体素子の電極端子に亘ってバンプの露出面間隙を通して引き回すことのできる配線パターンの高密度化を図ることができる。
また、前記複数の半導体素子の電極端子に形成された前記バンプが、前記先細り状のバンプと柱状のバンプとからなることによって、電極端子の用途に応じて最適なバンプ、例えば信号用の電極端子には先細り状のバンプを形成し、電源用や接地用の電極端子には柱状のバンプを形成できる。
かかる前記先細り状のバンプとしては、前記半導体素子の電極端子に一端部を圧着した金属ワイヤにより形成できる。この前記金属ワイヤが、金から成るワイヤであることが好ましい。
更に、前記支持板を、放熱板として用いることのできる金属製の支持板とすることによって、半導体パッケージの放熱性を向上できる。
また、厚さの薄い半導体素子は、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、前記厚さの薄い半導体素子よりも厚さの厚い半導体素子は、該厚さの厚い半導体素子の端子形成面に対して反対面が前記支持板の一面に直接接触した状態で、前記支持板の一面側に前記樹脂層によって固着されている。
また、厚さの薄い半導体素子は、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、前記厚さの薄い半導体素子よりも厚さの厚い半導体素子は、該厚さの厚い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、前記厚さの薄い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さは、前記厚さの厚い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さよりも高い。
また、前記絶縁層が、前記半導体素子の端子形成面から側面の少なくとも一部にかけて該半導体素子を覆う。
また、前記配線パターン上には、更に他の絶縁層と配線パターンが多層に積層されている。
【発明の効果】
【０００７】
本発明では、厚さの異なる複数の半導体素子を、電極端子の端子面が同一面となるように支持板の一面側に固着している。このため、厚さの異なる複数の半導体素子の端子形成面側を覆う絶縁層を貫通する同一長さのバンプを、半導体素子の各電極端子の端子面に形成でき、半導体素子の各電極端子の端子面に長さの異なるバンプを形成する場合に比較して、バンプを容易に形成できる。
しかも、本発明に係る半導体パッケージでは、半導体素子の電極端子の端子面に形成した、先細り状のバンプの先端面を絶縁層の表面に露出し、配線パターンと接続している。かかる先細り状のバンプの先端面は、半導体素子の電極端子の端子面よりも小面積に形成できる。
従って、厚さの異なる複数の半導体素子の端子形成面側を覆う絶縁層を貫通する同一長さのバンプを、半導体素子の電極端子の端子面に形成できることと相俟って、バンプの露出面から微細な配線パターンを引き出すことができ、且つバンプの露出面間を広くできるため、バンプの露出面間隙を通して引き回すことのできる配線パターンの高密度化を図ることができる。
その結果、半導体素子の小型化等に伴う半導体素子の電極端子の高密度化に対応できる。
【発明を実施するための最良の形態】
【０００８】
本発明に係る半導体パッケージの一例を図１に示す。図１に示す半導体パッケージは、鉄、銅、アルミニウム等の熱伝導性に優れた金属製であって、放熱板としての役割を果たすことのできる支持板１０の一面側に、樹脂層１２によって半導体素子としての半導体素子１４ａ，１４ｂが固着されている。半導体素子１４ａ，１４ｂは、その厚さが異なっているが、半導体素子１４ａ，１４ｂに形成された電極端子１６，１６，・・の各端子面が同一面となるように位置決めされている。
かかる電極端子１６，１６，・・の各端子面には、先細り状のバンプ１８が、半導体素子１４ａ，１４ｂの端子形成面側を覆う樹脂製の絶縁層２０を貫通して形成されている。この先細り状のバンプ１８は、後述する様に、金ワイヤの端部を電極端子１６の端子面に圧着した後、この金ワイヤを引き千切って形成した先端部をコイニングして、先端面を平坦化し且つ高さを揃えて形成したものである。
【０００９】
かかるバンプ１８，１８・・の各先端面は、絶縁層２０の表面に露出しており、その露出面積は、バンプ１８の他端が接続されている電極端子１６の端子面よりも小面積に形成されている。このため、絶縁層２０の表面に形成され、先細り状のバンプ１８，１８・・の各先端面から引き出された配線パターン２２を、電極端子１６の端子面よりも微細化できる。
従って、各電極端子１８に形成された先細り状のバンプ１８の先端面から配線パターン２２を引き出すことができ、且つ隣接するバンプ１８，１８の露出面間の間隙（バンプの露出面間隙）を広くできる。このため、バンプの露出面間隙を通して引き回せる配線パターンの高密度化を図ることができ、半導体素子１４ａ，１４ｂの電極端子１６，１６・・に高密度化に対応できる。
かかる配線パターン２２，２２・・上には、図１に示す様に、必要に応じて複数の配線パターンを絶縁層を介して多層に積層し、絶縁層を貫通するヴィアによって配線パターン間を電気的に接続するようにしてもよい。
また、図１に示す半導体パッケージの最上層には、ソルダレジスト層２４が形成され、外部接続端子としてのはんだボールを装着するパッド２６，２６・・がソルダレジスト層２４から露出している。かかるパッド２６，２６・・には、チップキャパシタ、抵抗、インダクタ等の任意の電子部品を搭載することもできる。
この様な、図１に示す半導体パッケージでは、搭載した半導体素子１４ａの電極端子１６と、半導体素子１４ｂの電極端子１６とが、バンプ１８，１８の露出面に接続された配線パターン２２によって電気的に接続することができる。
尚、図１に示す半導体パッケージでは、支持板１０として、放熱板としての役割を果たすことができるように、熱伝導性に優れた金属製の支持板を用いていたが、支持体１０が放熱板としての役割を考慮しなくてもよい場合には、ガラス板やシリコン板等から成る支持板を用いることができる。
【００１０】
図１に示す半導体パッケージは、図２及び図３に製造方法によって製造できる。先ず、図２（ａ）に示す様に、ガラス板等の剛性を有する板体５０の一面側に、厚さの異なる半導体素子としての半導体素子１４ａ，１４ｂの電極端子１６，１６・・が形成された端子形成面側を、接着層５２によって剥離可能に接着する。この際に、半導体素子１４ａ，１４ｂの各々に形成された電極端子１６，１６・・の各端子面が同一面となるように、半導体素子１４ａ，１４ｂの各々を位置調整する。
更に、図２（ｂ）に示す様に、板体５０の一面側に、端子形成面側を接着層５２によって接着した半導体素子１４ａ，１４ｂの各端子形成面側の反対面側を、支持板１０の一面側に形成した樹脂層１２によって固着する。
次いで、板体５０及び接着層５２を剥離し、図２（ｃ）に示す様に、支持板１０の一面側に樹脂層１２により固着した半導体素子１４ａ，１４ｂの電極端子１６，１６・・を露出する。露出された電極端子１６，１６・・の各端子面は、厚さの異なる半導体素子１４ａ，１４ｂであっても、同一面とすることができる。
【００１１】
図２（ｃ）に示す半導体素子１４ａ，１４ｂの電極端子１６，１６・・の各端子面には、図３（ａ）に示す様に、先端部が細長く形成されたバンプ１７を形成する。このバンプ１７は、金ワイヤの端部を電極端子１６の端子面に圧着した後、この金ワイヤを引き千切って形成したものである。かかるバンプ１７は、半導体装置の製造で用いられているボンディング装置を用いて形成できる。
図３（ａ）に示すバンプ１７，１７・・は、図３（ｂ）に示す様に、その先端部をコイニング板（金型）１９によってコイニングして平坦化する。これによって、先細り状のバンプ１８，１８・・を形成する。かかる先細り状のバンプ１８，１８・・の各先端面は、電極端子１６の端子面よりも小面積であって、同一高さで且つ略同一面積である。
【００１２】
次いで、形成した先細り状のバンプ１８，１８・・を含む半導体素子１４ａ，１４ｂの各端子形成面を、図３（ｃ）に示す様に、絶縁性樹脂から成る絶縁層２０によって被覆する。この絶縁層２０は、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂の塗布、或いはこれらの絶縁性樹脂から成るフィルムの積層によって形成できる。
かかる絶縁層２０には、図３（ｄ）に示す様に、研磨又は研削を施して、先細り状のバンプ１８，１８・・の各先端面を露出する。
その後、露出した先細り状のバンプ１８，１８・・の各先端面が接続される配線パターン２２，２２・・を、絶縁層２０の表面に形成する。絶縁層２０の表面に露出する先細り状のバンプ１８，１８・・の各先端面は、半導体素子１４ａ，１４ｂに形成された電極端子１６，１６・・の端子面よりも小面積に形成できる。このため、配線パターン２２は、接続する先細り状のバンプ１８が形成された電極端子１６の端子面よりも幅狭に形成でき、微細化された配線パターン２２を形成できる。
また、隣接するバンプ１８，１８のバンプの露出面間隙を、バンプ１８，１８を形成した電極端子１６，１６の端子面間隙よりも広くできる。
従って、バンプの露出面間隙から引き回す配線パターン２２，２２・・の高密度化を可能にでき、半導体素子１４ａ，１４ｂの小型化等に因る電極端子１６，１６・・の高密度化に対しても対応できる。
配線パターン２２，２２・・上には、必要に応じて複数の配線パターンを絶縁層を介して多層に積層し、絶縁層を貫通するヴィアによって配線パターン間を電気的に接続することによって、図１に示す半導体パッケージを得ることができる。
この様に、配線パターン２２，２２・・上に複数の配線パターンを絶縁層を介して多層に積層する際には、公知のアディティブ法やセミアディティブ法を利用できる。
【００１３】
図１〜図３に示す半導体パッケージには、支持板１０の一面側に載置された半導体素子１４ａ，１４ｂの全電極端子１６の端子面に先細り状のバンプ１８が形成されているが、図４に示す半導体パッケージの様に、半導体素子１４ａの電極端子１６，１６・・の各端子面に、先細り状のバンプ１８を形成し、半導体素子１４ｂの電極端子１６，１６・・の各端子面に、柱状のバンプ３０を形成してもよい。
図４に示す半導体パッケージの半導体素子１４ｂでは、電極端子１６，１６・・の形成密度が、高密度化されておらず、柱状のバンプ３０を形成しても、バンプ３０と接続する配線パターン２２を容易に形成できるためである。
この様に、先細り状のバンプ１８と柱状のバンプ３０とを混在して形成することによって、電極端子１６，１６・・の各用途に応じて最適なバンプ、例えば信号用の電極端子には先細り状のバンプ１８を形成し、電源用や接地用の電極端子には柱状のバンプ３０を形成できる。
【００１４】
図４に示す様に、先細り状のバンプ１８と柱状のバンプ３０とが混在して形成された半導体パッケージを製造する際には、前述した図２（ａ）〜（ｃ）に示す工程と同様にして、支持板１０の一面側に樹脂層１２によって固着した半導体素子１４ａ，１４ｂの電極端子１６，１６・・の各端子面を露出する。
この半導体素子１４ａの電極端子１６，１６・・の各端子面には、図３（ａ）〜（ｂ）に示す工程と同様にして、先細り状のバンプ１８を形成する。この際に、半導体素子１４ｂの電極端子１６，１６・・の各端子面には、バンプを何等形成しない。
次いで、図５（ａ）に示す様に、半導体素子１４の電極端子１６，１６・・の各端子面に形成したバンプ１８を含む半導体素子１４ａ，１４ｂの各端子形成面を、絶縁性樹脂から成る絶縁層２０によって被覆した後、図５（ｂ）に示す様に、絶縁層２０を研磨又は研削して、半導体素子１４に形成した先細り状のバンプ１８，１８・・の各先端面を露出する。
更に、図５（ｃ）に示す様に、半導体素子１４ｂの電極端子１６，１６・・の各端子面が底面に露出するように、凹部２８，２８・・をレーザによって形成する。
その後、図５（ｄ）に示す様に、凹部２８，２８・・をめっき金属で充填して柱状のバンプ３０を形成すると共に、先細り状のバンプ１８の先端面と柱状のバンプ３０との各々に接続する配線パターン２２，２２・・を形成する。
【００１５】
かかる柱状のバンプ３０と配線パターン２２，２２・・を形成する際には、例えば図５（ｃ）に示す凹部２８，２８・・の各内壁面を含む絶縁層２０の全面に、無電解めっき、蒸着又はスパッタによって薄金属層を形成する。
更に、この薄金属層の表面に形成した感光性樹脂層に、形成する配線パターンに沿って薄金属層が露出するようにパターニングを施した後、薄金属層を給電層とする電解めっきを施して、凹部２８，２８・・をめっき金属で充填する共に、配線パターン２２，２２・・を形成する。
次いで、感光性樹脂層を剥離して、露出した薄金属層をエッチングすることによって、図５（ｄ）に示す柱状のバンプ３０と配線パターン２２，２２・・を形成できる。
かかる配線パターン２２，２２・・上には、必要に応じて複数の配線パターンを絶縁層を介して多層に積層し、絶縁層を貫通するヴィアによって配線パターン間を電気的に接続することによって、図４に示す半導体パッケージを得ることができる。
この様に、配線パターン２２，２２・・上に複数の配線パターンを絶縁層を介して多層に積層する際には、公知のアディティブ法やセミアディティブ法を利用できる。
尚、図４及び図５では、半導体素子１４ｂのみに柱状のバンプ３０を形成したが、半導体素子１４ａ，１４ｂの一方又は両方に、先細り状のバンプ１８と柱状のバンプ３０とを混在させてもよい。
【００１６】
図１〜図５に示す半導体パッケージでは、厚さの異なる半導体素子１４ａ，１４ｂを、それらの電極端子１６，１６・・の端子面が同一面となるように支持板１０の一面側に固着している。このため、半導体素子１４ａ，１４ｂの電極端子１６，１６・・の各端子面に、同一長さのバンプを形成でき、半導体素子１４ａの電極端子１６，１６・・と、半導体素子１４ｂの電極端子１６，１６・・との各端子面に形成するバンプの長さが異なる場合に比較して、バンプを容易に形成できる。
また、図１〜図５に示す半導体パッケージでは、半導体素子１４ａ，１４ｂの両方又は一方の電極端子１６，１６・・の各端子面に先細り状のバンプ１８を形成している。このため、先細り状のバンプ１８の絶縁層２０の表面に露出する先端面の面積を、電極端子１６の端子面の面積よりも小さくでき、先細り状のバンプ１８の先端面と接続する配線パターン２２の微細化を図ることができ、且つ隣接するバンプ１８，１８の露出面間隙を、バンプ１８，１８を形成した電極端子１６，１６の端子面間隙よりも広くできる。
かかる図１〜図５に示す半導体パッケージでは、隣接するバンプ１８，１８のバンプの露出面間隙を通して引き回す配線パターン２２，２２・・の高密度化を図ることができ、半導体素子１４ａ，１４ｂの小型化等に伴う電極端子１６，１６・・の高密度化に対応できる。
尚、図１〜図５に示す半導体パッケージでは、半導体素子のみを搭載した例について説明したが、半導体素子と共に、例えばコンデンサ、抵抗、インダクタ等を搭載できる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る半導体パッケージの一例を説明するための縦断面図である。
【図２】図１に示す半導体パッケージの製造工程の一部を説明する工程図である。
【図３】図１に示す半導体パッケージの製造工程の残りを説明する工程図である。
【図４】本発明に係る半導体パッケージの他の例を説明するための縦断面図である。
【図５】図５に示す半導体パッケージの製造工程を説明する工程図である。
【図６】従来の半導体パッケージを説明するための縦断面図である。
【図７】図６に示す半導体パッケージの製造工程を説明する工程図である。
【符号の説明】
【００１８】
１０  支持板
１２  樹脂層
１４ａ，１４ｂ  半導体素子
１６  電極端子
１８  先細り状のバンプ
１９  コイニング板
２０  絶縁層
２２  配線パターン
２４  ソルダレジスト層
２６  パッド
２８  凹部
３０  柱状のバンプ
５０  板体
５２  接着層
【図１】
0005173758.tif 000002
【図２】
0005173758.tif 000003
【図３】
0005173758.tif 000004
【図４】
0005173758.tif 000005
【図５】
0005173758.tif 000006
【図６】
0005173758.tif 000007
【図７】
0005173758.tif 000008