(57)【特許請求の範囲】
【請求項１】
炭化ケイ素基板と、
前記基板上のｎ型導電性炭化ケイ素のｎ型エピタキシャル層と、
前記ｎ型エピタキシャル層上の、それぞれソース及びドレインを規定するオーム接点と、
前記ｎ型エピタキシャル層上のｎ型炭化ケイ素のキャップ層であって、第１の凹部と、前記第１の凹部の中の前記ｎ型エピタキシャル層内の第２の凹部とを内部に含み、前記第２の凹部は前記第１の凹部よりも幅が狭いｎ型炭化ケイ素のキャップ層と、
前記オーム接点間すなわち前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層上のショットキー金属接点であって、前記ショットキー金属接点にバイアスが印加されると前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層内にアクティブチャネルを形成する、前記ｎ型エピタキシャル層内の前記第２の凹部の中のショットキー金属接点と、
を備えることを特徴とする金属半導体電界効果トランジスタ。
【請求項２】
前記ｎ型エピタキシャル層と前記キャップ層とがほぼ同じキャリア濃度を有することを特徴とする請求項１に記載の金属半導体電界効果トランジスタ。
【請求項３】
前記ｎ型エピタキシャル層内の前記凹部が２０ｎｍから１２０ｎｍの深さに伸びることを特徴とする請求項１又は２のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項４】
前記キャップ層のドーパントレベルが１×１０15ｃｍ-3から５×１０17ｃｍ-3であることを特徴とする請求項１に記載の金属半導体電界効果トランジスタ。
【請求項５】
前記キャップ層の厚さが５０ｎｍから３００ｎｍであることを特徴とする請求項１〜４のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項６】
前記ショットキー金属接点がプラチナ及び金の上部層をさらに含むことを特徴とする前記の請求項のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項７】
前記ショットキー金属接点がキノコ形のゲートであることを特徴とする請求項１に記載の金属半導体電界効果トランジスタ。
【請求項８】
前記キノコ形のゲートが前記第２の凹部に対して自己整列することを特徴とする請求項７に記載の金属半導体電界効果トランジスタ。
【請求項９】
前記基板と前記ｎ型エピタキシャル層との間に未ドープの炭化ケイ素のバッファ層をさらに含むことを特徴とする請求項１〜８のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１０】
前記基板と前記ｎ型エピタキシャル層との間にｎ型の導電性炭化ケイ素のバッファ層をさらに含むことを特徴とする請求項１〜８のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１１】
前記基板が半絶縁性の炭化ケイ素を含むことを特徴とする請求項１〜８のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１２】
前記半絶縁性基板が、前記基板の抵抗率を支配するレベルより低い、深いレベルのドーパントを有することを特徴とする請求項１１に記載の金属半導体電界効果トランジスタ。
【請求項１３】
前記半絶縁性の炭化ケイ素基板が１×１０16ｃｍ-3未満の重金属、遷移元素、及び深いレベルのトラッピング元素を含むことを特徴とする請求項１１に記載の金属半導体電界効果トランジスタ。
【請求項１４】
前記半絶縁性の炭化ケイ素基板が１×１０14ｃｍ-3未満の重金属、遷移元素、及び深いレベルのトラッピング元素を含むことを特徴とする請求項１１に記載の金属半導体電界効果トランジスタ。
【請求項１５】
前記オーム接点が前記ｎ型エピタキシャル層の直ぐ上に存在することを特徴とする請求項１〜１４のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１６】
前記ｎ型エピタキシャル層と前記オーム接点との間にｎ+の炭化ケイ素の領域をさらに含むことを特徴とする前記の請求項のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１７】
前記オーム接点が前記ｎ型エピタキシャル層の直ぐ上にニッケル接点を含むことを特徴とする請求項１５に記載の金属半導体電界効果トランジスタ。
【請求項１８】
前記オーム接点及び前記ショットキー金属接点の上に上部層をさらに備えることを特徴とする請求項１〜１７のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項１９】
前記ｎ型エピタキシャル層が、前記トランジスタの周辺部を規定する、前記ｎ型層を通って伸びる側壁を有するメサを形成することを特徴とする請求項１〜１８のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項２０】
前記基板と前記ｎ型エピタキシャル層との間にｐ型炭化ケイ素のバッファ層をさらに含むことを特徴とする請求項１〜１０のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項２１】
前記ｐ型エピタキシャル層のキャリア濃度が３×１０16から５×１０16ｃｍ-3であることを特徴とする請求項２０に記載の金属半導体電界効果トランジスタ。
【請求項２２】
前記ｎ型エピタキシャル層及びｐ型エピタキシャル層が、前記トランジスタの周辺部を規定する、前記ｎ型層から前記ｐ型層に伸びる側壁を有するメサを形成することを特徴とする請求項２０に記載の金属半導体電界効果トランジスタ。
【請求項２３】
前記メサが、前記基板及び前記基板内に伸びる前記メサの側壁をさらに含むことを特徴とする請求項１９又は２２のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項２４】
前記メサの側壁及び前記ｎ型エピタキシャル層の露出部上に保護層をさらに含むことを特徴とする請求項１９、２２又は２３のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項２５】
前記ｎ型層の反対側の前記基板上に金属被覆部をさらに含むことを特徴とする請求項１〜２４のいずれかに記載の金属半導体電界効果トランジスタ。
【請求項２６】
前記金属被覆部が、ＡｕＧｅの共融合金の上部層でコートされたチタン、プラチナ及び金の層を含むことを特徴とする請求項２５に記載の金属半導体電界効果トランジスタ。
【請求項２７】
前記基板と前記ｎ型エピタキシャル層との間に未ドープの炭化ケイ素のバッファ層をさらに含むことを特徴とする請求項１に記載の金属半導体電界効果トランジスタ。
【請求項２８】
前記ｐ型バッファ層に対するオーム接点をさらに含むことを特徴とする請求項２０に記載の金属半導体電界効果トランジスタ。
【請求項２９】
前記ｐ型バッファ層内にｐ+炭化ケイ素の井戸領域をさらに含み、かつ前記オーム接点が前記ｐ+井戸領域上に形成されることを特徴とする請求項２８に記載の金属半導体電界効果トランジスタ。
【請求項３０】
前記ｐ型エピタキシャル層が、
第１のｐ型層と、
第２のｐ型層とを備え、前記第１のｐ型層のドーピング濃度が前記第２のｐ型層のドーピング濃度よりも高い、
ことを特徴とする請求項２９に記載の金属半導体電界効果トランジスタ。
【請求項３１】
金属半導体電界効果トランジスタであって、
深いレベルのドーパントをほとんど含んでいない半絶縁性の炭化ケイ素基板と、
前記半絶縁性の炭化ケイ素基板上の炭化ケイ素のバッファ層と、
前記バッファ層上の炭化ケイ素のｎ型エピタキシャル層と、
前記ｎ型エピタキシャル層上の、それぞれソース及びドレインを規定するオーム接点と、
前記ソース接点と前記ドレイン接点との間に第１の凹部を有し、前記第１の凹部内の前記ｎ型エピタキシャル層の中に前記第１の凹部よりも幅が狭い第２の凹部を有する、前記ｎ型エピタキシャル層上のｎ型炭化ケイ素のキャップ層と、
前記オーム接点間すなわち前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層上のショットキー金属接点であって、バイアスが印加されると前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層内にアクティブチャネルを形成し、
前記第２の凹部内の前記ｎ型エピタキシャル層上にクロム層を含む、ショットキー金属接点と、
メサの側壁及び前記ｎ型エピタキシャル層の露出部上のＯＮＯ保護層と、
を備え、
前記ｎ型エピタキシャル層は、前記トランジスタの周辺部を規定する、前記ｎ型層内に伸びる前記側壁を有する前記メサを形成する、
ことを特徴とする金属半導体電界効果トランジスタ。
【請求項３２】
前記バッファ層が前記基板と前記ｎ型エピタキシャル層との間の、キャリア濃度が１×１０16から１×１０17ｃｍ-3に選択的にドープされたｐ型導電性炭化ケイ素のｐ型エピタキシャル層を含むことを特徴とする請求項３１に記載の金属半導体電界効果トランジスタ。
【請求項３３】
前記バッファ層が未ドープの炭化ケイ素を含むことを特徴とする請求項３１に記載の金属半導体電界効果トランジスタ。
【請求項３４】
金属半導体電界効果トランジスタを形成する方法であって、
炭化ケイ素の基板上にｎ型導電性炭化ケイ素のｎ型エピタキシャル層を形成するステップと、
前記ｎ型エピタキシャル層上に、それぞれソース及びドレインを規定するオーム接点を形成するステップと、
前記ｎ型エピタキシャル層上にｎ型炭化ケイ素のキャップ層を形成するステップと、
前記キャップ層内に第１の凹部を形成するステップと、
前記ｎ型エピタキシャル層内の、前記キャップ層の中の前記第１の凹部内に前記第１の凹部よりも幅が狭い第２の凹部を形成するステップと、
前記オーム接点間すなわち前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層内の前記第２の凹部内に、バイアスが印加されると前記ソースと前記ドレインとの間の前記ｎ型エピタキシャル層内にアクティブチャネルを形成するショットキー金属接点を形成するステップと、
を備えることを特徴とする方法。
【請求項３５】
前記ｎ型エピタキシャル層を形成するステップ及び前記キャップ層を形成するステップが、１つの成長ステップの中で前記ｎ型エピタキシャル層及び前記キャップ層をエピタキシャル成長させるステップを含むことを特徴とする請求項３４に記載の方法。
【請求項３６】
前記１つの成長ステップにおけるｎ型ドーパントの濃度が、前記キャップ層を成長させるために変更されることを特徴とする請求項３５に記載の方法。
【請求項３７】
前記キャップ層の中に前記第１の凹部を形成するステップが、前記第１の凹部を形成するために前記キャップ層をパターニングするステップを含むことを特徴とする請求項３４に記載の方法。
【請求項３８】
前記キャップ層及び前記ｎ型エピタキシャル層を貫通して伸びる側壁を有するメサを形成するステップをさらに含み、
前記第１の凹部を形成するために前記キャップ層をパターニングするステップの後に、
前記メサ及び前記第１の凹部の露出面上にＯＮＯ保護層を形成するステップと、
前記ＯＮＯ保護層内の、前記第１の凹部の中にゲートウィンドウを形成するステップと、
前記ｎ型エピタキシャル層内に第２の凹部を形成するステップと、
前記第２の凹部内にゲート接点を形成するステップと、
が続くことを特徴とする請求項３５に記載の方法。
【請求項３９】
前記ＯＮＯ保護層を形成するステップが、
Ｈ2環境で前記基板、前記ｐ型エピタキシャル層及び前記ｎ型エピタキシャル層の露出部を高温アニールするステップと、
前記基板、前記ｐ型エピタキシャル層及び前記ｎ型エピタキシャル層の前記露出部上にＳｉＯ2層を形成するステップと、
前記ＳｉＯ2層をアルゴン環境でアニールするステップと、
前記ＳｉＯ2層を酸化するステップと、
前記酸化されたＳｉＯ2層上にＳｉ3Ｎ4の層を蒸着するステップと、
前記Ｓｉ3Ｎ4の層を酸化するステップと、
を含むことを特徴とする請求項３８に記載の方法。
【請求項４０】
前記酸化されたＳｉＯ2層上に前記Ｓｉ3Ｎ4の層を蒸着するステップが、ＮＯ環境において酸化されたＳｉＯ2層をアニールするステップにより先行されることを特徴とする請求項３９に記載の方法。
【請求項４１】
前記ゲート接点を形成するステップが、前記ＯＮＯ保護層をマスクとして利用して前記第２の凹部内にゲート接点を形成するステップを含むことを特徴とする請求項３８に記載の方法。
【請求項４２】
前記第２の凹部内に前記ゲート接点を形成するステップが、前記第２の凹部の中にキノコ形のゲート構造体を形成するステップを含むことを特徴とする請求項４１に記載の方法。
【請求項４３】
前記ゲートウィンドウを形成するステップ及び第２の凹部を形成するステップが、電子サイクロトロン共鳴及び誘導結合プラズマエッチングの少なくとも１つによって、前記ＯＮＯ保護層を貫通して前記ｎ型エピタキシャル層内にエッチングすることにより実行されることを特徴とする請求項３８に記載の方法。
【請求項４４】
前記基板を形成するステップが、深いレベルのドーパントがほとんどない半絶縁性のＳｉＣ基板を形成するステップを含むことを特徴とする請求項３４に記載の方法。
【請求項４５】
前記基板と前記ｎ型エピタキシャル層との間にバッファ層を形成するステップをさらに含むことを特徴とする請求項３４に記載の方法。
【請求項４６】
前記バッファ層を形成するステップが、未ドープの炭化ケイ素のエピタキシャル層を形成するステップを含むことを特徴とする請求項４５に記載の方法。
【請求項４７】
前記バッファ層を形成するステップが、ｎ型炭化ケイ素のエピタキシャル層を形成するステップを含むことを特徴とする請求項４５に記載の方法。
【請求項４８】
前記バッファ層を形成するステップが、ｐ型炭化ケイ素のエピタキシャル層を形成するステップを含むことを特徴とする請求項４５に記載の方法。
【請求項４９】
前記ｐ型エピタキシャル層を形成するステップが、
前記基板上に第１のｐ型エピタキシャル層を形成するステップと、
前記第１のｐ型エピタキシャル層上に、ドーパント濃度が前記第１のｐ型エピタキシャル層よりも低い第２のｐ型エピタキシャル層を形成するステップと、
を含むことを特徴とする請求項４６に記載の方法。
【請求項５０】
前記ｐ型エピタキシャル層にオーム接点を形成するステップをさらに含むことを特徴とする請求項４８に記載の方法。
【請求項５１】
キャリア濃度が前記ｐ型エピタキシャル層よりも高いｐ型導電性の炭化ケイ素の領域を設けるために、前記ｐ型エピタキシャル層内にｐ型のドーパントを注入するステップをさらに含み、
前記オーム接点を形成するステップが、前記注入された領域上にオーム接点を形成するステップを含む、
ことを特徴とする請求項５０に記載の方法。
【請求項５２】
前記オーム接点を形成するステップが、
前記キャップ層とＭＥＳＦＥＴのソース領域に隣接する領域内の前記ｎ型エピタキシャル層とを貫通してグラウンド接点ウィンドウをエッチングするステップと、
前記グラウンド接点ウィンドウ内にオーム接点を形成するステップと、
を含むことを特徴とする請求項５０に記載の方法。
【発明の詳細な説明】
【０００１】［発明の分野］
本発明は、マイクロ電子装置に関し、より詳細には、炭化ケイ素内に形成された金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に関する。
【０００２】［発明の配景］
無線周波数（５００ＭＨｚ）、Ｓ−帯域（３ＧＨｚ）、及びＸ−帯域（１０ＧＨｚ）のような高周波数で動作する、高電力取扱い能力（２０ワット以上）を必要とする電気回路は、近年より多く普及するようになってきた。高電力で高周波数の回路が増加したため、高電力の負荷を取り扱うことができると共に、無線周波数以上の周波数で信頼性高く動作することができるトランジスタに対する需要が対応して高まっている。これまでは、バイポーラトランジスタ及びパワー金属酸化膜半導体の電界効果トランジスタ（ＭＯＳＦＥＴ）は高電力の用途に使用されてきたが、そのような素子の電力取扱い能力は高い動作周波数においては限定されている。接合型電界効果トランジスタ（ＪＦＥＴ）は、一般に、高周波数の用途に使用されていたが、従来周知のＪＦＥＴの電力取扱い能力はやはり限定される。
【０００３】  最近、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）が高周波数の用途に対して開発されてきた。ＭＥＳＦＥＴの構造は、多数キャリアのみが電流を運ぶため、高周波数の用途に好適である。ＭＥＳＦＥＴの設計は、ゲート容量が少ないことによりゲート入力のスイッチング時間を高速にできるため、現在のＭＯＳＦＥＴの設計に好ましい。このため、全ての電界効果トランジスタは多数キャリアのみを使用して電流を運ぶものの、ＭＥＳＦＥＴのショットキー形ゲート構造によりＭＥＳＦＥＴは高周波数の用途に対してより望ましくされる。
【０００４】  構造の形式に加えて、また恐らくより基本的に、トランジスタが形成される半導体材料の特性は動作パラメータにも影響を与える。トランジスタの動作パラメータに影響する特性の中でも、電子の移動度、飽和電子ドリフト速度、電気的ブレイクダウン電界及び熱伝導率は、トランジスタの高周波数特性と高電力特性とに最大の影響を与える。
【０００５】  電子の移動度は、電界が存在する環境で、電子がいかに急速にその飽和速度にまで加速されるかを示す測定値である。従来は、電子の移動度が高い半導体材料が好まれた。それは、その材料がより多くの電流をより少ない電界で発生することができ、このため電界が印加されると応答時間が早くなるためである。飽和電子ドリフト速度は、電子が半導体材料内で得ることができる最大速度である。飽和電子ドリフト速度がより高い材料は、速度が早くなるとソースからドレインにより短い時間で移動できるため、高周波数の用途に対して好適である。
【０００６】  電気的ブレイクダウン電界は、ショットキー接合のブレイクダウンが発生し、素子のゲートを通過する電流が突然増加する電界強度である。材料の所定の寸法は一般に大きな電界強度に対応できるため、電気的ブレイクダウン電界が高い材料は、高電力で高周波数のトランジスタに対して好ましい。小さい電界よりも大きな電界はより早く電子を加速することができるため、大きな電界は過渡現象をより早くすることができる。
【０００７】  熱導電率は、半導体材料の熱を放散させる能力である。一般的な動作において、全てのトランジスタは熱を発生する。そして、高電力で高周波数のトランジスタは、通常、小信号のトランジスタよりも大きな熱量を発生する。半導体材料の温度が増加するにつれて、キャリア移動度が温度の増加に伴い減少するので、接合漏洩電流は一般に増加し、電界効果トランジスタを流れる電流は一般に減少する。このため、熱が半導体から消散されると、材料は低い温度に留まり、漏洩電流を低くしてより大きな電流を流すことができる。
【０００８】  従来は、最も高い周波数のＭＥＳＦＥＴは、ヒ化ガリウム（ＧａＡｓ）のような電子移動度が高いｎ型のIII−Ｖ化合物から製造されてきた。これらの素子は高い動作周波数及び適度に高い電力取扱い能力を備えているが、これらの素子のブレイクダウン電圧が比較的低いこと及び熱伝導率が低いことにより、高い電力の用途における有用性が制限されてきた。
【０００９】  炭化ケイ素（ＳｉＣ）が優れた物理的及び電子的特性を有していることは、何年にもわたって知られている。これらの特性により、シリコン（Ｓｉ）又はＧａＡｓから作られた素子よりも高い温度、高い電力及び高い周波数で動作することができる電子素子の製造が理論的に可能になる。約４×１０6Ｖ／ｃｍの高い電気的ブレイクダウン電界、約２．０×１０7ｃｍ／ｓｅｃの高い飽和電子ドリフト速度及び約４．９Ｗ／ｃｍ−°Ｋの高い熱伝導率は、ＳｉＣが高い周波数及び高い電力の用途に対して好適であることを示している。残念なことに、製造が難しいため、高電力及び高周波数の用途に対するＳｉＣの有用性が限定されている。
【００１０】  最近、炭化ケイ素のチャネル層を有するＭＥＳＦＥＴが、シリコン基板上に製造されている（Ｓｕｚｕｋｉらへの米国特許第４，７６２，８０６号及びＫｏｎｄｏｈらへの米国特許第４，７５７，０２８号を参照のこと）。ＭＥＳＦＥＴの半導体層はエピタキシャルであるため、エピタキシャル層が成長する層は素子の特性に影響する。このため、Ｓｉ基板上に成長したＳｉＣのエピタキシャル層は、違う基板上に成長したＳｉＣのエピタキシャル層とは一般に異なる電気的及び熱的特性を有する。米国特許第４，７６２，８０６号及び第４，７５７，０２８号の中で説明されたＳｉ基板素子上のＳｉＣは、熱特性が改良されていることを示すが、Ｓｉ基板を使用することは、一般に、そのような素子が熱を放散する能力を制限する。さらに、Ｓｉ上にＳｉＣを成長させると、一般に結果として、素子が動作すると大きな漏洩電流を発生するエピタキシャル層の欠陥を発生する。
【００１１】  他のＭＥＳＦＥＴは、ＳｉＣ基板を用いて開発されている。１９９０年６月１９日に出願され現在放棄されている米国特許出願第０７／５４０，４８８号は、ＳｉＣ基板上に成長したＳｉＣのエピタキシャル層を有するＳｉＣのＭＥＳＦＥＴを説明している。この特許は参照することによって、全体的に本願に組み込まれる。これらの素子は、ＳｉＣ基板上に成長したエピタキシャル層の結晶品質の改良により、以前の素子に対して改良された熱特性を示した。しかしながら、高電力及び高周波数を達成するには、ＳｉＣの電子移動度が低いという制約を克服することが必要であろう。
【００１２】  同様に、共同発明者Ｐａｌｍｏｕｒへの、共通の譲受人に譲渡された米国特許第５，２７０，５５４号は、ＳｉＣのｎ+領域上に形成され、基板とチャネルが形成されるｎ型層との間に選択的な軽度にドープされたソース及びドレインの接点を有するＳｉＣのＭＥＳＦＥＴを説明している。また、Ｓｒｉｒａｍらへの米国特許第５，９２５，８９５号は、ＳｉＣのＭＥＳＦＥＴ及び「表面効果（surface effect）」を乗り越えるとして説明される構造を説明している。この「表面効果」は、高周波数の動作に対するＭＥＳＦＥＴの性能を低減することがある。Ｓｒｉｒａｍらは、ｎ+のソース及びドレイン接点領域及びｐ型のバッファ層を使用するＳｉＣのＭＥＳＦＥＴも説明している。しかしながら、これらの特許の中で報告された性能にもかかわらず、さらなる改良をＳｉＣのＭＥＳＦＥＴにおいて行うことができる。
【００１３】［発明の要約］
本発明の実施形態は、深いレベルのドーパントがほとんど存在しない半絶縁性のＳｉＣ基板上に形成されたＳｉＣのＭＥＳＦＥＴを提供する。そのような半絶縁性の基板上にＳｉＣのＭＥＳＦＥＴを形成することにより、基板内に深いレベルのドーパントが存在することから結果として発生するバックゲート効果（back-gating effect）が減少されて、性能が改善される。本発明の実施形態に基づいてＭＥＳＦＥＴを形成する場合、ｎ型、ｐ型又は未ドープのＳｉＣのバッファ層を、そのような半絶縁性のＳｉＣ基板と共に使用することができる。
【００１４】  本発明の別の実施形態では、２つの凹部ゲート構造体（recess gate structure ）を利用する。この構造体では、ｎ型ＳｉＣのキャップ層がｎ型のＳｉＣチャネル層上に形成される。凹部がキャップ層内に形成され、第２の凹部をキャップ層内の凹部に形成することにより、第２の凹部がｎ型のチャネル層内に形成される。次に、ショットキーゲート接点が第２の凹部内に形成される。
【００１５】  本発明のさらに別の実施形態が、選択的にドープされたｐ型バッファ層を利用するＳｉＣのＭＥＳＦＥＴによって提供される。このｐ型バッファ層のキャリア濃度は、約１×１０16から約１×１０17ｃｍ-3、より好ましくは約３から約５×１０16ｃｍ-3である。そのようなバッファ層を使用することにより、従来のｐ型バッファ層を用いるＳｉＣのＭＥＳＦＥＴに対して出力コンダクタンスが１／３に減少され、電力のゲインが３ｄｂ増加することが思いがけなく判明された。
【００１６】  本発明の実施形態によるＳｉＣのＭＥＳＦＥＴは、ショットキーゲート材料としてクロムも利用する。さらに、ＳｉＣのＭＥＳＦＥＴにおける表面効果を減少させるために、酸化物−室化物−酸化物（ＯＮＯ）の保護層を利用する。また、ソース及びドレインのオーム接点をｎ型のチャネル層上に直接形成することができ、これにより、ｎ+領域を製造する必要はなく、またそのような製造に関連するステップを製造工程から除くことができる。
【００１７】  さらに、ｐ型のバッファ層を使用する場合、ｐ型のバッファ層の接地を可能にするために、接点をｐ型のバッファ層に形成することができる。ｐ型のバッファ層内に形成されたｐ+井戸領域上に、接点を形成することができる。ｐ型のバッファ層を、２つのｐ型層によって任意に形成することができる。この場合、基板上に形成された第１の層のドーピングレベルは、この第１のｐ型層上に形成された第２の層よりも高い。
【００１８】  本発明の特定の実施形態は、大きな単結晶の炭化ケイ素基板及びこの基板上にｎ型導電性炭化ケイ素のｎ型エピタキシャル層を有する高電力で高周波数の金属半導体電界効果トランジスタを提供することができる。選択的にドープされたｐ型導電性の炭化ケイ素のｐ型エピタキシャル層は、基板とｎ型のエピタキシャル層との間に設けられる。トランジスタは、ショットキー金属接点に加えて、ソース及びドレインを定義するオーム接点も含む。
【００１９】  本発明の別の実施形態では、炭化ケイ素基板上のｎ型導電性炭化ケイ素のｎ型層と、この基板とｎ型層との間のｐ型導電性炭化ケイ素のｐ型層とを有する高電力で高周波数の金属半導体電界効果トランジスタを提供する。ソース及びドレインをそれぞれ定義するオーム接点を、ｎ型層の部分に間隔を空けて設ける。クロムの領域も、オーム接点間すなわちソースとドレインとの間のｎ型層の部分に設けて、バイアスがショットキー金属接点に印加される場合、ソースとドレインとの間のｎ型層内にアクティブチャネルを形成するショットキー金属接点を提供する。
【００２０】  本発明のさらに別の実施形態では、オーム接点及びショットキー金属接点の上に上部層を設ける。オーム接点はニッケルで形成し、上部層はチタン、プラチナ及び金の層を含むことが好ましい。
【００２１】  さらに、本発明によるトランジスタの層は、トランジスタの周辺部を規定する、ｎ型層からｐ型層の中に下側に伸びる側壁を有するメサを形成する。選択的に、メサの側壁は基板の中に下向きに伸びる。保護層も、メサの側壁及びｎ型のエピタキシャル層の露出部上に設ける。この保護層は、ＯＮＯ形保護層であることが好ましい。
【００２２】  本発明のさらに別の実施形態では、ショットキー金属接点を、ｎ型のエピタキシャル層のアクティブチャネル部内に引っ込めて設ける。このショットキー金属接点は、キノコ形ゲート接点とすることもできる。ショットキー金属接点は、プラチナ及び金の層を有する上部層も含む。
【００２３】  ｎ型層の反対側の基板上に、金属被覆部も形成する。この金属被覆部は、ＡｕＧｅの共融合金の上部層でコートされたチタン、プラチナ及び金の層を含むことが好ましい。
【００２４】  基板は、半絶縁性の炭化ケイ素とすることもできる。特定の実施形態では、深いレベルのドーパントがほとんどない半絶縁性基板を利用することが好ましいが、他の実施形態では、半絶縁性の炭化ケイ素の基板を中に深いレベルのドーパントを含んだ炭化ケイ素とすることができる。この深いレベルのドーパントは、バナジウムとすることができる。半絶縁性基板の抵抗は、約１０，０００Ω／ｃｍ以上が好ましい。
【００２５】  本発明のさらに別の実施形態では、オーム接点をｎ+炭化ケイ素の領域上に形成する。このｎ+炭化ケイ素の領域は、イオン注入によってｎ型のエピタキシャル層内に形成するか、あるいはまた、ｎ型のエピタキシャル層上に直接形成することができる。
【００２６】  本発明の態様は、単結晶の炭化ケイ素基板上に選択的にドープされた、キャリア濃度が約１×１０16から約１×１０17ｃｍ-3のｐ型の導電性炭化ケイ素のｐ型エピタキシャル層を形成すること、ｐ型エピタキシャル層上にｎ型の導電性炭化ケイ素のｎ型エピタキシャル層を形成すること、次に、ｎ型エピタキシャル層上にそれぞれソース及びドレインを規定するオーム接点を形成すること、ショットキー金属接点をオーム接点間すなわちソースとドレインとの間のｎ型エピタキシャル層上に形成することによって、金属半導体電界効果トランジスタを製造する方法も提供する。ｎ型のエピタキシャル層とｐ型のエピタキシャル層とをエッチングして、メサを形成する。さらに、好ましい実施形態では、メサを形成し、またこのメサの露出面上にＯＮＯ保護層を形成するために、ｎ型エピタキシャル層及びｐ型エピタキシャル層の形成の後にオーム接点及びショットキーゲート接点の形成を行う。
【００２７】  本発明の特定の実施形態では、Ｈ2の環境において基板、ｐ型エピタキシャル層及びｎ型エピタキシャル層の露出部分を高温アニーリングし、次に、基板、ｐ型エピタキシャル層及びｎ型エピタキシャル層の露出部分上にＳｉＯ2層を形成することによって、ＯＮＯ保護層を形成する。次に、ＳｉＯ2層をアルゴン環境でアニールし、酸化させる。次に、Ｓｉ3Ｎ4の層を酸化させたＳｉＯ2層上に蒸着し、酸化させてＯＮＯ構造を設ける。
【００２８】  本発明の特定の実施形態では、高温のアニールを、約９００℃以上の温度で約１５分から約２時間実行する。さらに、アルゴンのアニールを約１２００℃の温度で約１時間実行する。
【００２９】  ＳｉＯ2層も、約５０から約５００オングストロームの厚さに形成する。このＳｉＯ2層を、約１２００℃の温度で乾式酸化処理（dry oxide process）によって形成することが好ましい。また、ＳｉＯ2層を湿った環境において約９５０℃の温度で約１８０分間酸化させることも好ましい。
【００３０】  Ｓｉ3Ｎ4の層を約２００から約２０００オングストロームの厚さに蒸着する。Ｓｉ3Ｎ4層は、ＰＥＣＶＤ又はＬＰＣＶＤのような化学蒸着法によって蒸着することが好ましい。Ｓｉ3Ｎ4層を、湿った環境において約９５０℃の温度で約１８０分間酸化させることも好ましい。Ｓｉ3Ｎ4層を酸化させて、厚さが約２０から約２００オングストロームの酸化被膜を提供することができる。
【００３１】  本発明の別の実施形態では、ゲート凹部をｎ型エピタキシャル層内に形成し、ショットキーゲート接点をこのゲート凹部の中に形成する。好ましくは、ＯＮＯ保護層を通ってｎ型エピタキシャル層の中にエッチングすることによってゲート凹部を形成し、ｎ型エピタキシャル層内のゲート凹部と、ＯＮＯ保護層をマスクとして利用してゲート凹部内に形成されたショットキーゲート接点とを提供する。さらに、ＯＮＯ保護層を通ってエッチングするステップの後に、ＯＮＯ保護層をパターニングするステップが続き、ゲート凹部用のＯＮＯ保護層の開口部の側壁内にリッジ（ledge）を設ける。次に、キノコ形のゲート構造体を、ゲート凹部内並びにＯＮＯ保護層の側壁及びリッジ上に形成する。電子サイクロトロン共鳴又は誘導結合プラズマエッチングによって、ＯＮＯ保護層のエッチングを行う。
【００３２】  本発明のなおさらに別の実施形態では、ｎ+井戸領域がｎ型エピタキシャル層の中に注入され、このｎ+井戸領域上に形成されたソース及びドレイン並びにオーム接点を提供する。
【００３３】  本発明のさらに別の態様では、基板が薄くされ、金属被覆層がｐ型エピタキシャル層の反対側の基板上に形成される。ｐ型エピタキシャル層の反対側の基板上にチタン層を形成し、次に、チタン層上にプラチナ層を形成し、また次ぎにプラチナ層上に金の層を形成することによって、金属被覆層を形成することができる。ＡｕＧｅの共融合金の層も、金の層の上に形成することができる。
【００３４】  本発明の別の態様では、メサ終端炭化ケイ素の電界効果トランジスタの露出面上にＯＮＯ保護層を形成すること、このＯＮＯ保護層内にゲートウィンドウを形成すること、メサ終端炭化ケイ素のトランジスタのチャネル層内にゲート凹部を形成すること、及びチャネル層の中のゲート凹部内にゲート接点を形成することによって、炭化ケイ素の電界効果トランジスタ用のゲート構造体を製造する方法を提供する。ＯＮＯ保護層は、前述したように形成することが好ましい。さらに、キノコ形のゲート構造体も前述したように形成する。
【００３５】  本発明のさらに別の実施形態では、炭化ケイ素の半導体装置上に酸化被膜を形成し、次に、ＮＯ環境のもとでこの酸化被膜をアニールすることによって、炭化ケイ素の半導体装置の保護層を製造する方法を提供する。酸化被膜は熱的に成長又は蒸着させることができる。さらに、ＮＯ環境におけるアニールの後には、酸化させたＳｉＯ2上にＳｉ3Ｎ4層の蒸着を行い、次に、このＳｉ3Ｎ4層を酸化する。
【００３６】  特定の実施形態では、基板、ｐ型エピタキシャル層及びｎ型エピタキシャル層の露出した部分をＨ2の環境で高温アニーリングを行い、次に、基板、ｐ型エピタキシャル層及びｎ型エピタキシャル層の露出した部分上にＳｉＯ2層を形成し、ＳｉＯ2層をアルゴン環境でアニールし、またＳｉＯ2層を酸化させることによって、酸化被膜を形成することができる。
【００３７】  本発明のさらに別の実施形態では、炭化ケイ素の基板上にｎ型導電性炭化ケイ素のｎ型エピタキシャル層を形成すること、このｎ型エピタキシャル層上に、それぞれソース及びドレインを規定するオーム接点を形成すること、ｎ型エピタキシャル層上にｎ型炭化ケイ素のキャップ層を形成すること、第１の凹部をこのキャップ層内に形成すること、ｎ型エピタキシャル層内のキャップ層の中の第１の凹部内に第２の凹部を形成すること、及びオーム接点間すなわちソースとドレインとの間のｎ型エピタキシャル層内の凹部内に、バイアスが印加される場合ソースとドレインとの間のｎ型エピタキシャル層内にアクティブチャネルを形成するショットキー金属接点を形成することによって、二重凹設ゲート（double recessed gate）のＭＥＳＦＥＴを製造することができる。
【００３８】  特定の実施形態では、ｎ型エピタキシャル層及びキャップ層の形成は、１つの成長ステップの中でｎ型エピタキシャル層及びキャップ層をエピタキシャル成長させることによって行う。その上、さらに別の実施形態では、キャップ層を成長させるために、単一成長のステップにおいてｎ型ドーパントの濃度を変更することができる。
【００３９】  本発明のさらに別の実施形態では、キャップ層をパターニングすることによって、キャップ層内の第１の凹部を形成することができる。さらに、キャップ層を通って伸びる側壁及びｎ型エピタキシャル層を有するメサも形成することができる。そのような実施形態では、キャップ層をパターニングして第１の凹部を形成する動作の後に、メサ及び第１の凹部の露出面上にＯＮＯ保護層を形成する動作、ＯＮＯ保護層の中の第１の凹部内にゲート用ウィンドウを形成する動作、ｎ型エピタキシャル層内に第２の凹部を形成する動作、及びこの第２の凹部内にゲート接点を形成する動作が続く。
【００４０】  なおさらに別の実施形態では、深いレベルのドーパントがほとんどない半導電性のＳｉＣ基板を形成することによって、基板を形成する。また、バッファ層をこの基板とｎ型エピタキシャル層との間に形成する。このバッファ層は、ドープしてないＳｉＣ、ｎ型ＳｉＣ又はｐ型ＳｉＣとすることができる。バッファ層がｐ型ＳｉＣの場合、特定の実施形態では、基板上に第１のｐ型エピタキシャル層を形成し、この第１のｐ型エピタキシャル層上に第２のｐ型エピタキシャル層を形成することによって、ｐ型エピタキシャル層を形成することができる。ここで、第２のｐ型エピタキシャル層のドーパント濃度は、第１のｐ型エピタキシャル層よりも低い。
【００４１】  なおさらに別の実施形態では、オーム接点をｐ型エピタキシャル層に形成する。その上、ｐ型ドーパントをｐ型エピタキシャル層内に注入して、キャリア濃度が注入された領域上に形成されたｐ型エピタキシャル層のオーム接点よりも高いｐ型の導電性炭化ケイ素の領域を提供する。ＭＥＳＦＥＴのソース領域に隣接する領域内にキャップ層及びｎ型エピタキシャル層を通ってグラウンドの接点ウィンドウをエッチングし、このグラウンドの接点ウィンドウの中にオーム接点を形成することによって、オーム接点を形成する。
【００４２】  本発明の利点及び特徴並びにそれらを実現する方法は、好ましいまた例証となる実施形態を図示している添付した図面に関連して行われた、本発明の以下の詳細な説明を考慮すればより容易に明らかになるであろう。
【００４３】［詳細な説明］
本発明の種々の実施形態を例証する図面を参照して、本発明をここで説明する。図面に示すように、層又は領域の寸法は説明の目的のために誇張されており、このため、本発明の全体的な構造体を説明している。さらに、基板又は別の層の上に形成されている層を参照して、本発明の種々の態様を説明する。当業者は理解するように、他の層又は基板上に形成されている層に言及することは、別の層が介在することを企図している。介在する層なしで他の層又は基板上に形成された層に言及することは、層又は基板上に「直接的に」存在するとして、本願では説明される。同様の番号は、全体を通して同じ素子を示している。
【００４４】  図１は、本発明のＭＥＳＦＥＴの第１の実施形態を示している。ｐ型又はｎ型のいずれかの導電性又は半絶縁性の単結晶体の炭化ケイ素基板１０上に、ｐ型で導電性の第１のエピタキシャル層１２を成長させる。基板１０とｎ型エピタキシャル層１４との間に、この炭化ケイ素の第１のエピタキシャル層１２を配置する。任意に金属被覆層３２を、第１のエピタキシャル層１２とは反対側の基板上に形成することができる。この金属被覆層３２は、図５を参照して後で説明するように形成することが好ましい。
【００４５】  第１のエピタキシャル層１２は、ｐ型の導電性炭化ケイ素のエピタキシャル層、未ドープの炭化ケイ素のエピタキシャル層又はごく僅かドープしたｎ型の導電性炭化ケイ素のエピタキシャル層とすることができる。低ドープ炭化ケイ素のエピタキシャル層を使用する場合、第１のエピタキシャル層１２のドーピング濃度は、約５×１０15ｃｍ-3未満とすることが好ましい。未ドープ又はｎ型の第１のエピタキシャル層１２を使用する場合、基板１０は半絶縁性の炭化ケイ素基板であることが好ましい。未ドープ又はｎ型の第１のエピタキシャル層１２を使用する場合、トランジスタに対して何らかの有効な電気的影響を与えるバッファ層を用いずに、高品質のチャネル層を形成することができる。
【００４６】  オーム接点２０及び２２を直接第２のエピタキシャル層１４の上に形成しそれらは、ソース接点２０とドレイン接点２２とを提供するように間隔を空けている。ソース接点２０とドレイン接点２２との問の第２のエピタキシャル層１４上に、ショットキーゲート接点２４を直接形成する。図示したように、ソース及びドレインの接点２０及び２２並びにショットキーゲート接点２４の上に、金属の上部層２６，２８及び３０を任意に形成する。オーム接点２０及び２２を第２のエピタキシャル層１４上に直接形成する場合、これらのオーム接点２０及び２２をニッケルで形成し、約１０５０℃で約２分間アニールすることが好ましい。しかしながら、約８００から約１１５０℃の温度及び約３０秒から約１０分の時間も使用することができる。ｎ型エピタキシャル層１４上に直接形成されたＮｉ接点の接点抵抗は、１×１０-6Ω／ｃｍ2未満であることが判明している。そのような低い抵抗は、高温アニールを行う結果発生する。接点２０及び２２を直接エピタキシャル層１４上に形成することによって、注入ステップの必要性を回避することができる。さらに、従来のＳｉＣのＭＥＳＦＥＴのｎ+領域を形成するためにイオンの注入及び活性化を行う結果発生する表面粗さを減少させることができる。本願で使用するような「ｎ+」又は「ｐ+」は、同じ又は別のエピタキシャル層又は基板の隣接した又は他の領域に存在するキャリア濃度よりも高い濃度によって定義される領域のことを指す。
【００４７】  図１及び、続いて図２及び図３に示すようなトランジスタの構造は、素子の周辺部を規定するメサを形成することが好ましい。ｐ型エピタキシャル層を有しない素子では、基板及びｎ型エピタキシャル層は、トランジスタの周辺部を規定する側壁を有するメサを形成する。メサの側壁は、素子のｎ型の導電性の層を通って下方に伸びる。素子の基板内に伸びるように、メサを形成することが好ましい。メサが素子の空乏領域を通って伸びて、素子内でメサへの電流の流れを制限し、また素子の容量を減少させることが好ましい。素子の空乏領域がメサのレベルよりも下に伸びる場合、空乏領域はメサの外側の領域に伸びて、より大きな容量を結果として発生する。前述した素子をリアクティブイオンエッチングすることによって、メサを形成することが好ましいが、当業者に周知の別の方法を用いてメサを形成しても良い。さらに、メサを使用しない場合、陽子打ち込み、補償原子を用いる反対ドーピング（counterdoping with compensating atoms）、又は当業者に周知の他の方法などの別の方法を用いて、素子を絶縁することができる。
【００４８】  図２は、本発明によるＭＥＳＦＥＴの第２の実施形態を示す。図２に示すように、選択的にドープされたｐ型エピタキシャル層１２’を基板１０上に形成する。第２のｎ型エピタキシャル層１４を選択的にドープされた第１のｐ型エピタキシャル層１２’上に形成し、ソース及びドレインの接点２０，２２並びにショットキー金属接点２４をｎ型エピタキシャル層１４上に形成する。また図２には、素子のソース及びドレインの領域に形成された任意のｎ+領域１６及び１８が示されている。ｎ+領域１６及び１８を形成する場合、窒素（Ｎ）も使用することができるが、できればリン（Ｐ）のイオン注入を行い、続いて高温アニールを行うことによって、これらの領域を形成することが好ましい。適当なアニール温度は、約１１００から約１６００℃である。
【００４９】  あるいはまた、図１に示したソース、ドレイン及びゲート構造を有する素子を提供するために、ｎ+領域１６及び１８を前述したように除くことができる。そのような場合、オーム接点２０及び２２を図１に関連して前述したように形成することが好ましい。図示のように、ソース及びドレインの接点２０及び２２並びにショットキーゲート接点２４の上に、金属の上部層２６，２８及び３０を任意に形成する。また、基板１０上に形成された金属被覆層３２が図示されている。この金属被覆層３２は、図５を参照して後で説明するように形成することが好ましい。
【００５０】  図３Ａは、本発明のＭＥＳＦＥＴの第３の実施形態を示す。ここでは、ショットキーゲート接点４０がアクティブなチャネル層内に凹設されている。図３Ａは、また、ショットキーゲート接点４０がキノコ形ゲート接点である、本発明の実施形態を示している。ｐ型又はｎ型のいずれかの導電性又は半絶縁性の単結晶体の炭化ケイ素基板１０上に、ｐ型導電性の第１のエピタキシャル層１３を成長させる。このｐ型のエピタキシャル層１３は、図１に示したような軽度にドープしたｐ型層１２又は図２に示すような選択的にドープしたｐ+層１２’とすることができる。ｎ型導電性の第２のエピタキシャル層１４を、第１のエピタキシャル層１３の上に成長させる。図３Ａには、素子のソース及びドレインの領域内に形成された任意のｎ+領域１６及び１８も示されている。これらのｎ+領域は、図２を参照して説明したように形成することがで章る。図２を参照して前述したようにまた図１に示すように、ｎ+領域１６及び１８を除くことができる。オーム接点２０及び２２を井戸１６及び１８上に形成して、ソース接点及びドレイン接点を作る。第２のエピタキシャル層１４の一部を取り除いて、ソースとドレインとの間に凹部を提供する。ショットキーゲート接点４０を、ソース及びドレインの接点間の第２のエピタキシャル層１４の凹部の中に形成する。
【００５１】  このショットキーゲート接点４０は、キノコ形の構造体である。本願で使用するキノコ形ゲートは、第２のエピタキシャル層１４からの距離が増加するにつれて、その断面領域の少なくとも一部が増加するゲート構造体のことである。ゲート構造体は、ｎ型層１４内の凹部に対して自己整列することが好ましい。さらに、凹部を乾式エッチングによって形成すること、より詳細には、電子サイクロトロン共鳴（ＥＣＲ）又は誘導結合プラズマ（ＩＣＰ）式エッチングによって形成することが好ましい。そのような方法でゲートを形成する場合に自己整列形の凹部を形成すると、結果としてブレイクダウン特性が高くなるだけでなく、エピタキシャル層及びいずれかの絶縁層に対する損傷が少なくなる。
【００５２】  凹設したゲートを形成する別の方法は、図３Ｂに示すように、二重凹部工程を用いる２つのステップでエッチングを行うことである。図３Ｂに示すように、ショットキーゲート接点４０を、キャップ層１５を通り第２のエピタキシャル層１４に達する二重の凹部の中に形成する。キャップ層１５を貫通するように第１のエッチングを行い、次に、第２のエピタキシャル層１４の中までエッチングする第２のエッチングを行う。第１のエッチングは、キャップ層１５を貫通して行うことができる。キャップ層１５は、ｎ型エピタキシャル層１４と同じレベルにドープするか、又はＮDが約１×１０15ｃｍ-3から約５×１０17ｃｍ-3のキャップ層１５に対する好ましいドーピング範囲で、約５０ｎｍから約３００ｎｍのこのキャップ層の好ましい厚さで、極めて軽度のｎ型にドープすることができる。第１のエッチングの深さは、キャップ層１５を全面的に貫通するか、又はキャップ層１５を単に部分的に貫通することができる。第２のエッチングの第２のエピタキシャル層１４内への好ましい深さは、約２０ｎｍから約１２０ｎｍである。キャップ層１５は、第２のエピタキシャル層１４のエピタキシャル成長過程の一部として形成することができる。しかしながら、ドーピング濃度を変化させて、キャップ層１５に対する好ましいドーピング範囲を提供することができる。このように、キャップ層１５を分離した層又は第２のエピタキシャル層１４の一部とすることができる。
【００５３】  この２回エッチング方式は、単一の凹部工程に対して多数の利点を有する。１つの利点は、第１のエッチングをウェーファ上の金属被覆化の前に行うことができ、これにより、熱酸化物をエッチングの後に成長させることができることである。熱酸化工程は、エッチング工程によって損傷を受ける可能性があるＳｉＣを取り除き、またエッチングによって表面に発生する可能性がある粗さを平滑化する。これにより、ゲートの金属被覆化の直前に実行される第２のエッチングを極めて浅くすることができ、一般的に取り除くことができない表面下の損傷及び表面粗さを最小にすることができる。２回凹部工程の別の利点は、第２のエッチングを薄くすると、エッチングされた側壁に対するゲート接点の量を少なくできることである。このことは、材料が損傷されている可能性がある接点領域を最小にし、接点領域を減少させることはゲート容量も減少させるため、トランジスタの周波数応答を向上させる。
【００５４】  図示のように、アクティブのチャネル層と接触するクロム（Ｃｒ）の第１のゲート層４２、プラチナ（Ｐｔ）のバリア層４４、及び金又は伝導性が高い他の金属の第３の層４６から成るキノコ形のショットキーゲート接点４０を、任意に形成することができる。クロム層４２は、蒸着によって形成することが好ましい。
【００５５】  さらに図示されているように、金属の上部層２６及び２８をソース及びドレインの接点上に任意に形成する。金属の上部層２６及び２８をニッケル接点に接着するためにチタン（Ｔｉ）から、バリア層としてプラチナ（Ｐｔ）から、また伝導性が高い金属として金（Ａｕ）から形成することが好ましい。
【００５６】  金属被覆層３２をエピタキシャル層１３とは反対側の基板１０上に任意に形成して、基板１０上に導電面を作る。この金属被覆層は、図５を参照して後で説明するように形成することが好ましい。
【００５７】  図４は、図１〜図３の保護層６０の好ましい実施形態を示している。そのような保護層は、米国特許第５，９７２，８０１号で説明されているように形成することができる。その特許の開示内容は、参照することによってあたかも本願中に全面的に記載されているように、本願に組み込まれる。接点２０，２２，２４及び４０を形成する前に、素子の上面を酸化物−室化物−酸化物（ＯＮＯ）の保護層６０で保護することが好ましい。図４に示すように、構造体の上面は、ＳｉＯ2の熱酸化被膜６０Ａを成長させること、続いてＰＥＣＶＤ又はＬＰＣＶＤを用いてＳｉ3Ｎ4層６０Ｂ及び、その後熱成長させたＳｉＯ2６０Ｃの最終層を蒸着させることによって保護される。ＳｉＯ2層を成長させる前に、ウェーファを高温のＨ2環境でアニールする。約１５分から約２時間で約９００℃より高い温度はアニールに使用することができるが、約３０分で約１１００℃の温度が好ましい。ＯＮＯ保護層により、主に表面からのトラッピングが減少するため、素子はより高い電力密度を持つことができる。ＯＮＯの伝導帯近傍の界面トラップ密度（Ｄit）は低い。
【００５８】  約１２００℃の乾式酸化工程により約２００オングストロームのＳｉＯ2層６０Ａを最初に形成することによって、保護層６０を形成することが好ましい。次に、この第１の層６０Ａを約１２００℃で約１時間アルゴン環境でアニールする。続いて、この層は湿式環境において約９５０℃で約１８０分間酸化される。次に、厚さが約５００オングストロームのＳｉ3Ｎ4の層６０Ｂが、ＰＥＣＶＤ又はＬＰＣＶＤによって蒸着される。その後、最終的な酸化が湿式環境において約９５０℃で約１８０分間行われて、第３の酸化被膜６０Ｃを作る。これらの製造についての仕様は好ましいが、他の適当な条件や仕様も利用することができる。例えば、第１の層６０Ａの厚さは約５０から約５００オングストロームに、第２の層６０Ｂの厚さは約２００から約２，０００オングストロームに、また第３の層６０Ｃの厚さは約２０から約２００オングストロームにすることができる。同様に、処理条件を変更して、前述した厚さを提供することができる。自己整列し凹設されたゲートとＯＮＯによる表面の保護との組合わせにより、ＲＦの電力密度を増加することができ、また駆動レベルが変化したときのＲＦ実行時のドリフト量を大いに減少させることができる。
【００５９】  本発明のさらに別の実施形態では、保護層６０は熱的に成長させた又は蒸着させた酸化物とすることができる。いずれの場合でも、ＮＯ環境において約１０００℃から約１３００℃で約３０から約３００分間、この酸化物をアニールすることが好ましい。そのようなアニールにより、伝導帯近傍の界面トラップ密度を減少させ、これにより、素子の高周波数性能を向上させることができる。本発明の特に好ましい実施形態では、ＯＮＯ層を作るために図４を参照して前述したように、保護層６０を製造する。しかしながら、Ｓｉ3Ｎ4層６０Ｂを蒸着する前に、ＮＯ環境において約１０００℃から約１３００℃で約３０から約３００分間、熱酸化物の層６０Ａをアニールすることが好ましい。
【００６０】  図５は、図１〜図３の金属被覆層３２に対する好ましい実施形態を示す。図５に示すように、金属被覆層３２は、基板１０の背面に蒸着される。金属被覆層を形成する前に、研磨又はラップ仕上げのような機械的薄板化加工によって、ウェーファを厚さが約１００μｍ以下、できれば５０μｍ又は２５μｍに薄くすることが好ましい。金属被覆層３２は、ＡｕＧｅの共融合金の上部層５２で被覆されたＴｉＰｔＡｕの層５０を含む。そのような金属被覆層３２を使用することにより、回路基板への素子の取付けをより容易にできるため、素子のパッケージングを向上することができる。さらに、金属被覆化の前にウェーファを薄くすることにより、素子の熱的性能を向上させることができる。
【００６１】  前述したそれぞれの実施形態では、基板は６Ｈ，４Ｈ，１５Ｒ又は３Ｃ族の炭化ケイ素から選択した炭化ケイ素から形成することができ、エピタキシャル層は６Ｈ，４Ｈ，１５Ｒ又は３Ｃ族の炭化ケイ素から選択した炭化ケイ素から形成することができる。基板１０は単結晶体の炭化ケイ素から形成することができ、半絶縁性又はｐ型若しくはｎ型の導電性とすることができる。第１のエピタキシャル層１２，１２’及び１３は、６Ｈ，４Ｈ，１５Ｒ又は３Ｃのポリタイプ（polytype）のｐ型導電性の炭化ケイ素から形成することができる。第１のエピタキシャル層１２’が選択的にドープされる場合、約１×１０16から約１×１０17ｃｍ-3のキャリア濃度が第１のエピタキシャル層に対して適当であるが、３から５×１０16のキャリア濃度が好ましい。適当なドーパントは、アルミニウム、ボロン及びガリウムを含む。第１のエピタキシャル層１２’は、全電荷密度が１×１０１２ｃｍ-2より大きくなるように、選択的にドープすることが好ましい。第１のエピタキシャル層１２’の厚さは、約０．５μｍから約２μｍであることが好ましい。前述したように、第１のエピタキシャル層１２は、未ドープ又は軽度にドープしたｎ型炭化ケイ素とすることもできる。
【００６２】  第２のエピタキシャル層１４は、６Ｈ，４Ｈ，１５Ｒ又は３Ｃのポリタイプのｎ型導電性の炭化ケイ素から形成することができる。ｎ型のエピタキシャル層のｎ型キャリア濃度は、約２×１０16から約２×１０18ｃｍ-3が適当である。適当なドーパントは窒素及びリンを含むが、窒素が好ましい。前述したトランジスタの任意のｎ+領域に対しては、約５×１０17のキャリア濃度が適当であるが、約２×１０18以上のキャリア濃度が好ましい。オーム接点２０及び２２は、ニッケル又は他の適当な金属から形成することが好ましい。ショットキーゲート接点２４はクロム、プラチナ又はケイ化プラチナ、ニッケル、又はＴｉＷＮから形成することができるが、ショットキー効果を実現するために当業者に周知の金のような他の金属も使用することができる。しかしながら、ショットキーゲート接点２４は、キノコ形ゲート４０に関連して説明したような３層構造であることが好ましい。そのような構造は、クロム（Ｃｒ）の接着性が高いため好都合である。前述した素子は、１つ以上のオーム接点及びゲート接点上に上部層を任意に有している。前述した上部層２６，２８及び３０は、金、銀、アルミニウム、プラチナ及び銅とすることができる。他の適当な導電性が高い金属も、上部層用に使用することができる。
【００６３】  ゲート接点の下方のｎ型導電性領域の厚さは、素子のチャネル領域の断面の高さを規定し、素子の望ましいピンチオフ電圧とキャリア濃度とに基づいて選択される。第２のエピタキシャル層の所定のキャリア濃度及び所定のピンチオフ電圧に対する層の深さは、当業者に周知め方法を用いて容易に計算することができる。このため、ｎ型エピタキシャル層の厚さ及びキャリア濃度を、ピンチオフ電圧が−３ボルトより大きく、好ましくは−５ボルトより大きくなるように選択することが望ましい。ピンチオフ電圧は約−３ボルトと−２０ボルトとの間にすることもできるが、約−５ボルトと−１５ボルトとの間が好ましい。ｎ型基板を使用する素子については、ゲート接合部のブレイクダウンがｐ型導電層が劣化する前に発生するように、前述した素子の埋め込まれたｐ型導電層の厚さを十分に厚くする必要がある。Ｐ型基板を使用する素子については、ゲート接合部のブレイクダウンがｐ型導電層及び基板が劣化する前に発生するように、前述した素子の埋め込まれたｐ型導電層及び基板の厚さを十分に厚くする必要がある。
【００６４】  上記の説明は本発明の好ましい実施形態について述べているが、前述した第１のエピタキシャル層を任意に除いて、これにより、半絶縁性基板又はＰ型基板のいずれかの上に形成されたｎ型導電性のＳｉＣの単一のエピタキシャル層を有するトランジスタを形成する。単一のエピタキシャル層の素子を形成する場合、素子の基板は、ｐ型の埋込み層に対して前述したキャリア濃度を有するｐ型の導電性炭化ケイ素又は半絶縁性基板のいずれかを使用することが好ましい。
【００６５】  ＭＥＳＦＥＴの寸法を選択する場合、ゲートの幅は、電流の流れに垂直なゲートの寸法として定義される。図１から図３Ｂの断面図に示すように、ゲートの幅はページの前後にわたる。ゲートの長さは、電流の流れに平行なゲートの寸法である。図１から図３Ｂの断面図に示すように、ゲートの長さは、第２のエピタキシャル層１４と接触しているゲート２４の寸法である。第３の重要な寸法は、ソース接点２０又はもしあればｎ+領域１６からゲート接点２４への距離として図１〜図３の断面図に示す、ソースーゲート間の距離である。
【００６６】  電子移動度が低い影響を最小にするためには、ソースのゲートに対する漏洩電流をほとんど発生させずに、ソースーゲート間の距離をできるだけ小さくする必要がある。本発明の１つの実施形態では、バイアスがゲートに印加される場合の、ソースからゲートへの相当な漏洩電流の流れを防ぐために、ソースからショットキーゲート接点への距離は十分に大きく、一方炭化ケイ素の電子移動度が小さい影響を最小にするためには十分に小さい。このことは、概して、ゲート接点はソース接点又はもしあればｎ+領域と接触させずに、ソース接点にできるだけ近付ける必要があることを意味する。ゲートをソース領域にできるだけ近付けて配置することにより、電子が加速されるトランジスタの領域内の電界強度を最大にすることができ、これにより、ＳｉＣの電子移動度が低い影響を減少する。一般に、ソースからショットキー接点への距離は、１μｍ以下が望ましい。素子のゲートからドレインへの距離を十分に大きくして、素子のゲートからドレインへの空乏部の広がりを維持する必要がある。これらの距離は、一般に、約０．５μｍから約５μｍである。
【００６７】  電子移動度が低い影響をさらに最小にするために、ゲート接点の長さをできるだけ小さくする必要がある。一般に、ショットキーゲートの長さは、約１．０μｍより小さいことが望ましい。ゲートの長さを最小にすると、ゲートの下方の電界強度が増加する。同じ電圧がより小さい面積にわたって加わるため、電界が結果として増加することになる。この電界強度が増加することにより、ゲート領域内の電子の加速が増加され、これにより、炭化ケイ素の電子移動度が低い影響が減少される。従って、ゲートの長さを最小にし、その結果、ゲート下方の電界強度を最大にすることが望ましい。
【００６８】  第１のエピタキシャル層１２’を選択的にドープする場合、基板１０も深いレベルのバナジウムのようなドーパントでドープして、半絶縁性基板を作る。本発明の特定の実施形態と共に半絶縁性の炭化ケイ素を形成する従来の技術を使用することができるが、後述するように、半絶縁性基板を深いレベルのドーパントを用いずに製造することが好ましい。
【００６９】  図６Ａから図６Ｉは、本発明の各種の実施形態に基づいて、ＦＥＴの製造に利用することができる処理ステップを示す。図６Ａに示すように、ｐ型エピタキシャル層１３を、前述したように、ＳｉＣの基板１０上に形成する。基板１０は半絶縁性のＳｉＣ基板であり、ｐ型エピタキシャル層１３のキャリア濃度は、約１×１０16から約１×１０17ｃｍ-3、より好ましくは、約３×１０16から約５×１０16ｃｍ-3に選択的にドープすることが好ましい。
【００７０】  基板１０は、基板の抵抗率が深いレベルのドーパントに支配されないように、深いレベルのドーパントを意図的にドーピングしていない半絶縁性であることが好ましい。そのような基板は、「Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ  Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  Ｗｉｔｈｏｕｔ  Ｖａｎａｄｉｕｍ  Ｄｏｍｉｎａｔｉｏｎ」という名称の、本出願と共通の譲受人に譲渡され、同時係属中の米国特許出願第０９／３１３，８０２号の中で説明されているように製造することができる。その特許の開示内容は、あたかも本願中に全面的に記載されているように、本願に組み込まれる。そのような半絶縁性基板は、炭化ケイ素基板の抵抗率が点欠陥によって支配されるような、十分に高いレベルの点欠陥と十分に適合したレベルのｐ型及びｎ型のドーパントとを有する炭化ケイ素基板を提供することによって作ることができる。そのような支配は、約１×１０16ｃｍ-3未満、好ましくは約１×１０14ｃｍ-3未満の重金属、遷移元素、又は他の深いレベルのトラッピング元素の濃度を有するソース粉末を用いて、高温で炭化ケイ素の基板を製造することによって実現することができる。例えば、シード(seed)が約３００℃から約５００℃低い、約２３６０℃と２３８０℃との間の温度を使用することができる。このように、半絶縁性基板が重金属、遷移元素又はバナジウムのような他の深いレベルのトラッピング元素のドーパントをほとんど含まずに、基板の抵抗率がそのような重金属又は遷移元素に支配されないことが好ましい。半絶縁性基板がそのような重金属、遷移元素、又は深いレベルのトラッピング元素のドーパントを含まないことが好ましいが、そのような金属の存在が本願で説明されたＭＥＳＦＥＴの電気的特性にほとんど影響しない場合、そのような元素は本発明の教示からなお有用であり、測定可能な量が存在してもよい。このため、「深いレベルのドーパントをほとんど含まない」という表現は、本願で使用する場合、本発明の実施形態に基づいて、ＭＥＳＦＥＴの電気特性にほとんど影響しない重金属、遷移元素又は深いレベルのトラッピング元素の濃度のことを指す。例えば、濃度が１×１０17ｃｍ-3未満の重金属、遷移元素又はバナジウムのような深いレベルのトラッピング元素の基板は、深いレベルのドーパントをほとんど含まないと考えることができる。
【００７１】  図６Ｂに示すように、ｎ型エピタキシャル層１４を、図１〜図３を参照して前に説明したように、ｐ型エピタキシャル層１３の上に形成する。さらに図６Ｂに示すように、基板及びエピタキシャル層をエッチングして絶縁メサを形成し、ＯＮＯ保護層６０をｎ型エピタキシャル層１４を含むメサ上に形成する。ＯＮＯ保護層６０は、図４を参照して前述したように形成することが好ましい。
【００７２】  前述したように、ｎ型エピタキシャル層１４の上又はその一部に、キャップ層１５を任意に形成する。このように、これらの別の実施形態では、ＯＮＯ保護層６０を形成する前に、キャップ層１５を形成する。さらに、二重凹部の第１のエッチングを、ＯＮＯ保護層６０を形成する前に実行する。また、ＯＮＯ保護層の形成の前に、ＳｉＣキャップ層１５とｎ型エピタキシャル層１４の全ての露出部との熱酸化及び酸化物を取り除く湿式エッチングが行われる。この工程は、本発明の単一凹部の実施形態に対して、後で説明するように続く。
【００７３】  図６Ｃに示すように、開口部をＯＮＯ層６０内に形成し、ｎ+井戸１６及び１８をｎ型エピタキシャル層１４の中に埋め込み、アニールして、埋込み部を活性化する。次に、ニッケルを蒸発してソース及びドレインの接点２０及び２２を付着形成させ、アニールして、オーム接点を形成する。そあような蒸着及びアニール工程は、当業者に周知の従来の技術を用いて実行される。図６Ｃは、前述したような上部層２６及び２８の形成も示している。当業者は理解するであろうが、上部層はショットキーゲート構造体を形成する前又は後のいずれかに形成することができる。実際は、前述したチタン／プラチナ／金の構造体を使用する場合、上部層のプラチナ及び金の部分は、ショットキーゲート構造体のプラチナ及び金の部分と同じ処理ステップで形成することができる。このため、上部層２６及び２８は凹部又はゲート接点を形成する前に形成されるように示されているが、本発明をそのような順序に限定されると解釈してはならない。
【００７４】  図６Ｄは、ＭＥＳＦＥＴのゲート構造体用の凹部の形成を示している。ＯＮＯ層６０を貫通してｎ型エピタキシャル層１４内までエッチングして、ゲート構造体用の凹部１００を形成する。凹部１００を前述したエッチング工程によって形成することが好ましい。続いて、凹部の側壁にリッジ部１０２を設けてゲート構造体に「Ｔ」形の頂部を作るために、ＯＮＯ層をパターン化する。次に、前述しまた図６Ｅに示すように、クロムの層４２を凹部の中に蒸着する。次に、図６Ｆに示すように、プラチナ層４４及び金の層４６を蒸着することによって、ゲート構造体は完成する。
【００７５】  図６Ｇは、ウェーファ上にＳｉ3Ｎ4層１１０を形成することを示す。図６Ｇは、基板１０を前述したように薄くして、薄板化基板１０’を提供することも示している。次に、図６Ｉに示すように、金属被覆３２を薄板化基板１０’上に形成する。接点ホールもＳｉ3Ｎ4層１１０を貫通して形成して、ソース、ドレイン及びゲート接点と金属被覆相互接続層（図示せず）との間の接続を可能にする。
【００７６】  本発明及びその予想される利点は、以下の実施例によってさらに理解されるであろう。ＭＥＳＦＥＴは、以下のように処理された。０．５μｍの厚さにドープされたｐ型バッファ層及び０．２８μｍの厚さにドープされたｎ型チャネル層により、半絶縁性の４Ｈ−ＳｉＣウェーファ上にエピタキシャル層を成長させた。１３００℃で１時間のアニールで活性化したリンのイオン注入によって、ソース及びドレインのｎ+井戸を形成した。次に、絶縁手段をエッチングし、続いて、前述したように、ＯＮＯ保護層を設けた。次に、ｎ+井戸上のＯＮＯ層をエッチングすることによりオーム接点を形成し、Ｎｉを蒸着し１０５０℃でアニールした。ＯＮＯを貫通しチャネル内に５００オングストロームエッチングした自己整列した井戸に、０．７μｍのゲートを形成した。第２のフォトリソグラフィのステップを使用してＴ形頂部を形成し、次に、Ｃｒを２５０オングストローム、Ｐｔを５００オングストローム、及びＡｕを７５００オングストローム蒸着して、ショットキー接点を形成した。ゲートを形成した後、１０００オングストロームのＳｉ3Ｎ4を、３５０℃でＰＥＣＶＤにより蒸着した。
【００７７】  図８は、前述した１−ｍｍのＳｉＣのＭＥＳＦＥＴに対するＤＣ曲線のファミリーの曲線トレーサプロットである。図８から分かるように、ＭＥＳＦＥＴの出力コンダクタンスは減少され、２００ボルトのドレインバイアスに対して優れたピンチオフ出力を示している。バッファ層における選択的ドーピングの利点は、ＮA＜５×１０15ｃｍ-3（図７）及びＮA＝９×１０16ｃｍ-3（図８）でドーピングされたｐ型バッファにより製造されたＭＥＳＦＥＴのＤＣのＩ−Ｖ特性を調べることによって、最も良く示される。図７に示すように、軽度にドープしたｐ型バッファ層の設計では、ドレインのバイアスが増加され、また出力コンダクタンス（△ＩD／△ＶD）が高い場合、チャネル電流のピンチオフを維持するためには、追加の６から８ボルトのゲートバイアスが必要である。バッファ内のドーピングをＮA＝９×１０16ｃｍ-3にまで増加することによって、図８に示すように、バッファ電流の飽和が実現された。出力コンダクタンスは１／３に減少され、Ｖds＝２００Ｖで素子をピンチオフするために必要なゲート電圧は、わずか２Ｖであり、Ｖds＝１０Ｖではより大きな電圧が必要である。このため、ＭＥＳＦＥＴのゲインと効率を向上させることができる。図８に示したＩ−Ｖ曲線を有するウェーファ上で測定されたＭＥＳＦＥＴは、図７に示したＩ−Ｖ曲線を持つウェーファから測定されたＭＥＳＦＥＴに比べて、パワーゲインが３．５ＧＨｚで３ｄＢ向上した。
【００７８】  本発明の実施形態によるＭＥＳＦＥＴのＤＣ特性に対するさらなる改良は、図９に示すように、チャネルのソース側上の高濃度にドープされたｐ型バッファ層１２’に対してグラウンド接点２９を形成することによって実証される。このグラウンド接点２９は、十分に空乏化されないｐ型バッファ層の、すなわち、ホール電荷がこの層内に増加され蓄積されることがあるという、潜在的な欠点の１つを取り除くことができる。この好ましくないホール電荷の蓄積は、ホールに対するグラウンド経路を設けることによって防ぐことができる。ｐ型のＳｉＣに対して高品質のオーム接点を作ることは難しいため、ｎ型チャネルをエッチングで除き、Ａｌのようなｐ型のドーパントをバッファ層に注入し、また注入した種を約１５５０℃と約１７５０℃との間の温度で活性化して、バッファ層１２’の中にｐ+井戸１７を設けることによって、ｐ+接点井戸をバッファ層内に形成することが好ましい。このｐ型接点２９は、ｎ型ソースのオーム接点２０に干渉させずに、できるだけチャネルに近付けることが必要である。ｐ型オーム接点２９は、処理ステップを減らすために、ｎ型オーム接点と同じステップで形成することができる。それはｐ型材料へのオーム接点の抵抗を最小にするために設計されたプロセスを用いて、別個のステップで形成することもできる。そのような工程の実施例は、Ｎｉを約５００オングストロームから約１５００オングストロームの範囲の厚さに蒸着し、接点を約５５０℃から約９００℃の範囲の温度で急速熱アニールすることである。
【００７９】  ｐ型バッファ層の直列抵抗は、この層のドーピングを高めることによって減らすことができるが、このことは、ＭＥＳＦＥＴの周波数応答及びブレイクダウン電圧に悪影響を与えることがある。ＭＥＳＦＥＴの性能を危うくすることなく、高濃度にドープしたｐ型層の利点を得る方法は、図９に示すように、２つの層を用いてｐ型バッファ層１２’を形成することである。下部層１２”をＮAが約５×１０18ｃｍ-3より大きくドープし、約０．５から約２．０μｍの厚さにして、低抵抗の領域を設け、続いて、ＦＥＴの出力コンダクタンスを減少させると共に２００Ｖを超えるドレイン電圧にも対応する、ＮAが約５×１０16ｃｍ-3から約５×１０17ｃｍ-3で、厚さが約０．７５から約２．０μｍの層１２”’を形成する。ｐ型オーム接点の品質は、高濃度にドープした下部層１２”の中に注入したｐ+井戸１７を形成することによってさらに高めることができる。
【００８０】  埋め込まれたｐ型層１２’に対する接点を含む本発明の実施形態を、図９を参照して説明してきたが、当業者は理解するように、ｐ型接点はｐ型エピタキシャル層を有する、本願で説明した全ての他の実施形態の中に設けることもできる。このため、本発明を図９に示した実施形態に限定されると解釈してはならない。
【００８１】  短く前に述べたように、本発明の好ましい実施形態によるＭＥＳＦＥＴは、半絶縁性のＳｉＣ基板を利用する。半絶縁性基板を形成する１つの方法は、フェルミ準位を伝導帯に対して極めて深いエネルギーレベルに固定するために、深いレベルのドーパントを格子内に意図的に組み込むことである。これらの深いレベルのドーパントは、通常の素子の動作のもとで基板内に注入される全ての電子に対して、トラップセンタとして機能する。これらのトラップに関連する時定数は素子が動作する周波数よりもはるかに遅く、そのためトラップされた電荷量が時間が経つにつれて増加し、トランジスタの動き具合を変えるため、このトラッピングはＭＥＳＦＥＴのマイクロ波の性能に著しい影響を与えることがある。
【００８２】  図１０は、二次元のモンテカルロシミュレーションを用いて決定された、ＳｉＣのＭＥＳＦＥＴの断面領域における電荷分布を示す。モデルにされた構造体は、半絶縁性の４Ｈ−ＳｉＣ基板、薄いｐ+バツファ層、及びＮＤ＝３×１０17ｃｍ-3でドーピングされた厚さ０．２５μｍのｎ型チャネル領域から構成した。このシミュレーションは、ドレインのバイアス電圧が高い場合、ソース領域とドレイン領域との問の電界が高いため、基板に引かれるかなりの電荷があることを示している。この電荷は基板内にトラップされ、ＭＥＳＦＥＴのアクティブ領域の下側の負電荷量が増加すると、チャネルは背面から空乏化し、このため、トランジスタ内を流れることができる電流の量を減少させる。
【００８３】  この背面ゲート効果（back-gating effect）は、いくつかの異なる方法でＭＥＳＦＥＴの動作に影響を与えることがある。第１は、素子が利用できるピークのＲＦパワーは、ＲＦ駆動のもとで利用可能なピーク電流がチャネル下側のトラップされた電荷によって減少されるので、素子のＤＣ特性から予想される値よりも一般に低いことである。第２は、この場合の効率は、一般に、平均電流に対するピーク電流の割合が同じ理由で減少されるため、本来の値より高くはないことである。トラッピング効果は、背面ゲートの電荷が蓄積されると、ＲＦ動作のもとで素子のバイアス状態も変化させることがある。図１１は、観察されたこれらのバイアスシフトの１っを示す。理想的なＭＥＳＦＥＴでは、ドレイン電流はＲＦ駆動のもとで単調に増加し、ついで、ＲＦ駆動が除かれると、ゼロ入力値に戻る。深いレベルのトラップが存在するＳｉＣのＭＥＳＦＥＴでは、ドレイン電流は始めＲＦ駆動が増加されるにつれてゼロ入力値より下に落ち、このため、素子のパワー、直線性及び効率を減少させる。別の問題は、ＲＦパワーを除くと、ドレイン電流がゼロ入力値より下に大きく降下し、もとの値に回復するには数分かかることである。これは深いレベルのトラップによって発生するため、素子を加熱すること又はその上に光を当てることのいずれかによって、回復時間を短くすることができる。
【００８４】  図１２は、ＭＥＳＦＥＴがパルスモードで動作している間に観察されたドレイン電流に関する別の問題を示す。パルス動作においては、素子へのバイアスは、加熱を最小にするためにＲＦ信号が存在しない間は除かれ、次に、次のＲＦパルスが始まる直前に、素子に再度加えられる。高いレベルの高濃度ドーパントの半絶縁性ＳｉＣ基板上に製造されたＭＥＳＦＥＴでは、ＲＦパルスの前に素子が吸引する電流は、先行するパルスのＲＦ駆動量の関数である。このメモリ効果は、電荷が素子内のどこかに記憶されていることを意味する。図１２から分かるように、波形が、（ａ）低レベルのＲＦ駆動におけるドレイン電流を示す。この場合、ＲＦパルスがオンの間、電流が増加する。波形が、（ｂ）高いＲＦ駆動における同じＭＥＳＦＥＴを示す。この場合、ＲＦ包絡線外の電流は、低レベルのＲＦ駆動の電流よりも低い。これは、トラップされた電荷による背面ゲート効果である。波形が、（ｃ）印加されたＲＦ信号の外側の電流が駆動レベルに無関係な、理想的な波形を示す。バナジウムを用いる意図的なドーピングをしていない半絶縁性ウェーファ上に、単一又は二重の凹部のいずれかの凹設されたゲートを用いる、本発明の実施形態によるＭＥＳＦＥＴを製造することによって、これらのバイアスシフト現象の両方を減少させる又は取り除くことができる。バナジウムは、半絶縁性のＳｉＣを形成するときに一般的に使用される最も有力な深いレベルのドーパントである。
【００８５】  その上、図１３及び図１４のウェーファ上のパワー測定値の比較で示すように、素子の効率が改良された。図１３及び図１４で示した測定値は、ゲート長が０．７μｍの０．２５ｍｍのＳｉＣのＭＥＳＦＥＴ上で３．５ＧＨｚで行われた。バナジウムを含まない基板上で製造されたＭＥＳＦＥＴ（図１４）は、バナジウムをドープした基板上で製造されたＭＥＳＦＥＴ（図１３）の３５％の効率と比較して、５Ｗ／ｍｍより大きい比較可能なパワー密度を維持しながら、６３％という極めて改良されたパワー付加効率を有した。効率の改良は、はるかに低いゼロ入力のドレイン電流においてトランジスタをバイアスし、同じ量のピークパワーを得る能力の結果として発生する。
【００８６】  図面及び明細書の中で、本発明の典型的な好ましい実施形態を開示してきた。特定の用語が使用されるが、それらの用語は一般的で説明のためのみで使用されたものであり、限定する目的で使用したのではない。本発明の範囲は、以下の特許請求の範囲において述べる。
【図面の簡単な説明】
【図１】  ドリフト層上に直接形成されたソース及びドレインを有する、本発明の１つの実施形態の断面図である。
【図２】  選択的にドープされた絶縁層及びｎ型エピタキシャル層内に形成されたｎ+領域を有する、本発明の第２の実施形態の断面図である。
【図３Ａ】  凹設されたキノコ形ゲート構造体を有する、本発明の第３の実施形態の断面図である。
【図３Ｂ】  二重凹設ゲート構造体を有する、本発明の第４の実施形態の断面図である。
【図４】  本発明の好ましい実施形態による、保護層の構造体の断面図である。
【図５】  本発明の実施形態による金属被覆構造体の断面図である。
【図６Ａ−６Ｉ】  本発明の種々の実施形態による、ＭＥＳＦＥＴを製造する処理ステップを説明する図である。
【図７】  アクセプタ不純物濃度（ＮA）が５×１０15ｃｍ-3未満にドープされたｐ型エピタキシャル層を有する、１−ｍｍのＳｉＣのＭＥＳＦＥＴに対するＤＣ曲線のファミリーの曲線トレーサプロット（curve tracer plot）である。
【図８】  ＮAが９×１０16ｃｍ-3にドープされたｐ型エピタキシャル層を有する、１ｍｍのＳｉＣのＭＥＳＦＥＴに対するＤＣ曲線のファミリーの曲線トレーサプロットである。
【図９】  バッファ層に対するグラウンド接点を有する、本発明の１つの実施形態の断面図である。
【図１０】  二次元モンテカルロシミュレーションを用いて決定された、ＳｉＣのＭＥＳＦＥＴ内の電子分布を説明する図である。
【図１１】  ＳｉＣのＭＥＳＦＥＴ内のＲＦ駆動の関数としてのドレイン電流を説明する図である。
【図１２】  バイアス電圧のエンベロープがＲＦ信号のエンベロープよりも長いパルス動作における、ＭＥＳＦＥＴのドレイン電流を説明する図である。
【図１３】  ３．５ＧＨｚで５．６Ｗ／ｍｍのパワー密度を示す、バナジウムをドープした半絶縁性基板上に製造された０．２５−ｍｍのＳｉＣのＭＥＳＦＥＴのウェーファ上のパワー測定値を説明する図である。
【図１４】  ３．５ＧＨｚで５．２６Ｗ／ｍｍのパワー密度を示す、バナジウムなしの半絶縁性基板上に製造された０．２５−ｍｍのＳｉＣのＭＥＳＦＥＴのウェーファ上のパワー測定値を説明する図である。
【図１】
0005255743.tif 000002
【図２】
0005255743.tif 000003
【図３Ａ】
0005255743.tif 000004
【図３Ｂ】
0005255743.tif 000005
【図４】
0005255743.tif 000006
【図５】
0005255743.tif 000007
【図６Ａ】
0005255743.tif 000008
【図６Ｂ】
0005255743.tif 000009
【図６Ｃ】
0005255743.tif 000010
【図６Ｄ】
0005255743.tif 000011
【図６Ｅ】
0005255743.tif 000012
【図６Ｆ】
0005255743.tif 000013
【図６Ｇ−Ｉ】
0005255743.tif 000014
【図７】
0005255743.tif 000015
【図８】
0005255743.tif 000016
【図９】
0005255743.tif 000017
【図１０】
0005255743.tif 000018
【図１１】
0005255743.tif 000019
【図１２】
0005255743.tif 000020
【図１３】
0005255743.tif 000021
【図１４】
0005255743.tif 000022