(57)【特許請求の範囲】
【請求項１】
通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を発光制御する駆動素子と、
を備え、
前記発光素子の非発光時に、前記駆動素子に逆バイアスを印加し、
前記駆動素子に印加される前記逆バイアスは、前記駆動素子がｎ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも低く、前記駆動素子がｐ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも高くし、
前記駆動素子に前記逆バイアスを印加する時間が、前記発光素子のフレーム周期ごとの発光時間の平均値である平均発光時間の５０％以上であり、
前記駆動素子に印加される前記逆バイアスの電圧の絶対値が１Ｖ以上であり、
前記駆動素子に印加される前記逆バイアスの電圧波形は所定の周期を持つ減衰波であり、
前記駆動素子のソース端子とドレイン端子は、前記駆動素子に前記逆バイアスを印加した後に前記駆動素子をオフ状態にするために実質的に同電位に設定され、前記発光素子に蓄積された電荷がリセットされることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記発光素子および前記駆動素子を有する画素が複数個配列され、
全ての前記発光素子が非発光時のときに、前記駆動素子に前記逆バイアスが印加されることを特徴とする画像表示装置。
【請求項３】
装置の非使用時に前記駆動素子に前記逆バイアスを印加することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記駆動素子に前記逆バイアスを印加する時間は、少なくともフレーム周期の時間以上であることを特徴とする請求項２または３に記載の画像表示装置。
【請求項５】
前記駆動素子に前記逆バイアスを印加する時間は、装置の使用時間の２０％以下であることを特徴とする請求項２または３に記載の画像表示装置。
【請求項６】
前記発光素子および前記駆動素子を有する画素が複数個配列され、
前記駆動素子に印加される前記逆バイアス電圧が、全ての前記駆動素子に対して略等しいことを特徴とする請求項１に記載の画像表示装置。
【請求項７】
通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を駆動する駆動素子と、
前記発光素子の非発光時に前記駆動素子に対して逆バイアスを印加する制御手段と、を有し、
前記駆動素子に印加される前記逆バイアスは、前記駆動素子がｎ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも低く、前記駆動素子がｐ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも高くし、
前記駆動素子に印加される前記逆バイアスの電圧の絶対値が１Ｖ以上であり、
前記駆動素子に印加される前記逆バイアスの電圧波形は所定の周期を持つ減衰波であり、
前記駆動素子のソース端子とドレイン端子は、前記駆動素子に前記逆バイアスを印加した後に前記駆動素子をオフ状態にするために実質的に同電位に設定され、前記発光素子に蓄積された電荷がリセットされることを特徴とする画像表示装置。
【請求項８】
通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を発光制御する駆動素子と、を有する画像表示装置の駆動方法において、
前記発光素子を発光させるステップと、
前記発光素子の非発光時に、前記駆動素子に対して逆バイアスを印加するステップと、
前記駆動素子をオフ状態にすることによって前記発光素子に蓄積された電荷をリセットするステップであり、前記駆動素子のソース端子とドレイン端子は実質的に同電位に設定されるステップとを備え、
前記駆動素子に印加される前記逆バイアスは、前記駆動素子がｎ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも低く、前記駆動素子がｐ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも高くし、
前記駆動素子に印加される前記逆バイアスの電圧の絶対値が１Ｖ以上であり、
前記駆動素子に印加される前記逆バイアスの電圧波形は所定の周期を持つ減衰波であることを特徴とする画像表示装置の駆動方法。
【請求項９】
前記駆動素子に印加する前記逆バイアス電圧をフレーム周期毎に印加することを特徴とする請求項８に記載の画像表示装置の駆動方法。
【請求項１０】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源ＯＦＦ情報を入力するステップと、
前記電源ＯＦＦ情報の入力後に、前記画像表示装置の前記駆動素子に対して前記逆バイアスを印加するステップと、
前記駆動素子に対する前記逆バイアスの印加後に、前記画像表示装置の電源をＯＦＦとするステップと、
を有する電子機器の駆動方法。
【請求項１１】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源ＯＮ情報を入力するステップと、
前記電源ＯＮ情報の入力後に、前記画像表示装置の前記駆動素子に対して前記逆バイアスを印加するステップと、
前記駆動素子に対する前記逆バイアスの印加後に、前記画像表示装置の画像表示を行うステップと、
を有する電子機器の駆動方法。
【請求項１２】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置によって構成される表示画面を待機状態とするステップと、
前記表示画面が待機状態中に前記画像表示装置の前記駆動素子に対して前記逆バイアスを印加するステップと、
を有する電子機器の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた画像表示装置およびその駆動方法、並びに電子機器の駆動方法に関するものであり、特に、発光素子の経時的劣化を抑制可能な画像表示装置に関するものである。
【背景技術】
【０００２】
近時、エレクトロルミネッセンス発光素子（以下「発光素子」と呼称）に多くの研究者が注目しており、特に、この発光素子を画像表示装置や照明装置に適用しようとする研究が活発化している。【０００３】
上述のような発光素子を備えた画像表示装置では、この発光素子とともに、例えば、アモルファス・シリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」と略記）などが各画素を構成しており、このＴＦＴの制御によって発光素子には適切な電流値が設定され、各画素の輝度、色相、あるいは彩度などが適切に制御される。【０００４】
ところで、アモルファス・シリコンで形成されたＴＦＴ（以下「ａＳｉ−ＴＦＴ」と略記）は、使用経過とともにゲート閾値が上昇して動作条件が変化することが知られている。この現象は、ａＳｉ−ＴＦＴの“Ｖｔｈシフト”、または“劣化”と呼ばれている。また、ａＳｉ−ＴＦＴは、その用途や、動作条件などによってその劣化の進行が大きく変化することも知られている。【０００５】
例えば、液晶ディスプレイのようにａＳｉ−ＴＦＴをスイッチとして使用し、ごく短時間だけパルス状の電流が流れるような用途の場合には劣化の進行が遅く、一方、有機発光素子のように、大きな定常電流を流すような用途であれば劣化の進行が速い。【０００６】
ａＳｉ−ＴＦＴの劣化は、画像に対して２つの悪影響を与える。その一つは、劣化が画素ごとにばらばらに進むことにより画像の均一性が悪化することであり、もう一つは、劣化が大きく進んで画素が応答しなくなり、寿命がつきることにある。【０００７】
一方、Ｖｔｈ補正と呼ばれる回路技術があり、この技術はａＳｉ−ＴＦＴのＶｔｈシフトを回路的に取り出し、これにビデオ信号を重畳することにより、Ｖｔｈの劣化によらず均一な画像を得る技術である。Ｖｔｈ補正を行うとＶｔｈのばらつきの影響を１／５〜１／１０程度に圧縮することができると言われている。【０００８】
なお、Ｖｔｈ補正を行う従来技術として、例えば下記に示す非特許文献１などがある。この非特許文献１では、４つのＴＦＴと４つの制御線とを用いた画像表示装置によるＶｔｈ補正技術が開示されている。【０００９】
【非特許文献１】Ｓ．  Ｏｎｏ  ｅｔ  ａｌ．，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＤＷ  '０３，２５５（２００３）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、Ｖｔｈの補正範囲には限界があり、Ｖｔｈの変化が補正範囲を超えて進むとＶｔｈ補正をすることが非常に困難となるという問題点があった。【００１１】
例えば、図１３は、ａＳｉ−ＴＦＴのゲート・ソース間電圧に対する電流特性が、ストレスによって変動する一例を示す図である。同図において、各曲線が横軸と交わる点がａＳｉ−ＴＦＴの閾値電圧（Ｖｔｈ）となる。同図に示すように、印加ストレスとなる正のバイアス電圧（ａＳｉ−ＴＦＴをオンさせるためのバイアス電圧）をａＳｉ−ＴＦＴのゲートに印加し続けることによって、ａＳｉ−ＴＦＴの電流特性が最も左の曲線（初期特性）から、右側に向かってシフトしている。【００１２】
例えば、右側から２番目の曲線のＶｔｈは約１０Ｖであるのに対して最も右側の曲線ではＶｔｈが約１５Ｖであり、その差は約５Ｖあり、駆動素子の閾値電圧のシフトが急速に進展していることがわかる。したがって、このような駆動素子の閾値電圧のシフトが急速に進展するような領域では、Ｖｔｈの補正を行うことには限界があり、Ｖｔｈの補正範囲には自ずと限界があった。【００１３】
また、上述のような駆動素子の閾値電圧のシフトが急速に進展するような領域に達していない場合であっても、駆動素子の閾値電圧のシフトが画素ごとにばらばらに進むようなときには、各画素において適切なＶｔｈ補正をすることが非常に困難となるといった問題点があった。【００１４】
本発明は、上述した課題を解決するためになされたものであり、駆動素子の閾値電圧のシフト量を低減することで、信頼性を向上させた画像表示装置を提供することを目的とする。また、駆動素子の閾値電圧のシフト量を画素ごとに均一化することで画像の均一性の改善した画像表示装置および画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するため、本発明の請求項１に記載の画像表示装置にあっては、通電により発光する発光素子と、前記発光素子に直列接続され、該発光素子を発光制御する駆動素子と、を備え、前記発光素子の非発光時に前記駆動素子に逆バイアスを印加し、前記駆動素子に印加される逆バイアスは、前記駆動素子がｎ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも低く、前記駆動素子がｐ型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の電圧がトランジスタの閾値電圧よりも高く、前記駆動素子に逆バイアスを印加する時間が、前記発光素子のフレーム周期ごとの発光時間の平均値である平均発光時間の５０％以上であることを特徴とする。
【００２０】
また、本発明の請求項２に記載の画像表示装置にあっては、前記発光素子が複数の発光素子からなり、該複数の発光素子の全てが非発光時のときに、前記駆動素子に逆バイアスを印加することを特徴とする。
【００２１】
また、本発明の請求項３に記載の画像表示装置にあっては、装置の非使用時に前記駆動素子に逆バイアスを印加することを特徴とする。
【００２２】
また、本発明の請求項４に記載の画像表示装置にあっては、前記駆動素子に印加する逆バイアス電圧の絶対値が１Ｖ以上であることを特徴とする。
【００２３】
また、本発明の請求項５に記載の画像表示装置にあっては、前記駆動素子に逆バイアスを印加する時間は、少なくともフレーム周期の時間以上であることを特徴とする。
【００２４】
また、本発明の請求項６に記載の画像表示装置にあっては、前記駆動素子に逆バイアスを印加する時間は、装置の使用時間の２０％以下であることを特徴とする。
【００２８】
また、本発明の請求項７に記載の画像表示装置にあっては、前記発光素子が複数の発光素子からなり、前記駆動素子に印加される逆バイアス電圧が、全ての駆動素子に対して略等しいことを特徴とする。
【００３０】
また、本発明の請求項８に記載の画像表示装置にあっては、通電により発光する発光素子と、前記発光素子に接続され、該発光素子を駆動する駆動素子と、前記発光素子の非発光時に前記駆動素子に対して逆バイアスを印加する制御手段と、を有することを特徴とする。
【００３１】
また、本発明の請求項９に記載の画像表示装置の駆動方法にあっては、発光素子を発光させるステップと、発光素子の非発光時に、駆動素子に対して逆バイアスを印加するステップと、を備えたことを特徴とする。
【００３２】
また、本発明の請求項１０に記載の画像表示装置の駆動方法にあっては、前記駆動素子に印加する逆バイアス電圧をフレーム周期毎に印加することを特徴とする。
【００３３】
また、本発明の請求項１１に記載の電子機器の駆動方法にあっては、前記画像表示装置に対して電源ＯＦＦ情報を入力するステップと、前記電源ＯＦＦ情報の入力後に、前記画像表示装置の前記駆動素子に対して逆バイアスを印加するステップと、前記駆動素子に対する逆バイアスの印加後に、前記画像表示装置の電源をＯＦＦとするステップと、を有する。
【００３４】
また、本発明の請求項１２に記載の電子機器の駆動方法にあっては、前記画像表示装置に対して電源ＯＮ情報を入力するステップと、前記電源ＯＮ情報の入力後に、前記画像表示装置の前記駆動素子に対して逆バイアスを印加するステップと、前記駆動素子に対する逆バイアスの印加後に、前記画像表示装置の画像表示を行うステップと、を有する。
【００３５】
また、本発明の請求項１３に記載の電子機器の駆動方法にあっては、前記画像表示装置によって構成される表示画面を待機状態とするステップと、前記表示画面が待機状態中に前記画像表示装置の前記駆動素子に対して逆バイアスを印加するステップと、を有する。
【発明の効果】
【００３６】
本発明によれば、駆動素子の閾値電圧のシフト量を低減し、長期にわたり閾値電圧の補償を容易に行うことができ、画像表示装置の画質の信頼性を向上させることができる。また、本発明によれば、各画素における駆動素子の閾値電圧のシフト量のばらつきを抑制できるため、画質の均一化を改善することもできる。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。
【図２】図２は、発光・非発光制御された有機発光素子の駆動波形の一例を示す図である。
【図３】図３は、ＴＦＴのＶｇｓの変化に対するＩｄｓおよび（Ｉｄｓ）1/2の特性を示すグラフである。
【図４】図４は、本発明にかかる図１とは異なる画素回路の構成例を示す図である。
【図５】図５は、本発明にかかる図１，２とは異なる画素回路の構成例を示す図である。
【図６】図６は、本発明にかかる図１〜図３とは異なる画素回路の構成例を示す図である。
【図７】図７は、図１に示す画像回路において駆動素子Ｑ１に逆バイアスを印加しない場合の駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（連続点灯、逆バイアス：非印加）を示す図である。
【図８】図８は、図１に示す画素回路における駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（点灯：１０分、非点灯：２０分、非点灯時：逆バイアス（−１Ｖ）印加）を示す図である。
【図９】図９は、図１に示す画素回路における駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（点灯：１０分、非点灯：２０分、非点灯時：逆バイアス（−５Ｖ）印加）を示す図である。
【図１０】図１０は、図１に示す画素回路における駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（昼間１６時間（点灯：３分、非点灯：１７分）、夜間８時間（非点灯）、逆バイアス：非印加）を示す図である。
【図１１】図１１は、図１に示す画素回路における駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（昼間１６時間（点灯：３分、非点灯：１７分）、夜間８時間（非点灯）、非点灯時（当初１時間：逆バイアス（−５Ｖ）印加、その他：逆バイアス非印加）を示す図である。
【図１２】図１２は、図１に示す画素回路における駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係（点灯：３分、非点灯：１７分、非点灯時（当初５分間：逆バイアス（−５Ｖ）印加））を示す図である。
【図１３】図１３は、ａＳｉ−ＴＦＴのゲート・ソース間電圧に対する電流特性が、ストレスによって変動する一例を示す図である。
【図１４】図１４は、本発明の一実施形態にかかる電子機器の駆動方法を説明するためのフローチャートである。
【図１５】図１５は、本発明の他の実施形態にかかる電子機器の駆動方法を説明するためのフローチャートである。
【図１６】図１６は、本発明の他の実施形態にかかる電子機器の駆動方法を説明するためのフローチャートである。
【図１７】図１７は、実施例４にかかる画像表示装置を構成する画素回路の回路図である。
【図１８】図１８は、図１７の画像表示装置の動作を説明するタイムチャートである。
【符号の説明】
【００３８】
Ｄ１，Ｄ２，Ｄ３，Ｄ４  発光素子
Ｑ１，Ｑ２，Ｑ３ａ，Ｑ４  駆動素子
Ｑ３ｂ  スイッチング素子
Ｑｔｈ  スイッチングトランジスタ
Ｕ１，Ｕ２，Ｕ３，Ｕ４  コントローラ
【発明を実施するための最良の形態】
【００３９】
＜画像表示装置＞
従来技術では、駆動素子のＶｔｈシフトに起因して、使用経過とともに駆動素子の劣化が急速に進展するという問題点と、劣化の程度が画素ごとにばらばらに進んで画像の均一性が悪化するといった問題点と、があった。本願発明者は、画像表示装置における発光素子および駆動素子の動作を詳細に分析することにより、これらの問題点を解決する本発明を導き出すに至ったものである。【００４０】
以下、図面を参照して、本発明にかかる画像表示装置の実施の形態および実施例を図面に基づいて詳細に説明する。なお、以下の実施の形態および実施例により本発明が限定されるものではない。【００４１】
本実施形態における画像表示装置は、複数の画素がマトリックス状に配置されており、各画素に発光素子および駆動素子が配置されている。【００４２】
図１は、本発明にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。同図に示す画素回路は、特に、駆動素子Ｑ１の動作を中心に説明するための図であり、簡略化した回路構成として示している。【００４３】
図１に示す画素回路は、発光素子Ｄ１と、発光素子Ｄ１に直列に接続される駆動素子Ｑ１と、駆動素子Ｑ１を制御するコントローラＵ１と、を備えている。発光素子Ｄ１は、例えば有機発光素子であり、自身のアノード端が印加電圧の高圧側の端子（以下「ＶＰ端子」という）に接続され、自身のカソード端が例えばａＳｉ−ＴＦＴである駆動素子Ｑ１のドレイン端側に接続されている。一方、駆動素子Ｑ１のソース端側は印加電圧の低圧側の端子（以下「ＶＮ端子」という）に接続されるとともに、ゲート端側はコントローラＵ１の出力端に接続されている。コントローラＵ１は、駆動素子Ｑ１のゲート電圧を制御し、駆動素子Ｑ１に逆バイアスを印加するための制御手段であり、例えば単数または複数のＴＦＴや、コンデンサなどの容量素子、ＴＦＴを制御する制御線などで構成される。なお、同図に示すような接続構成は、発光素子Ｄ１を駆動素子Ｑ１のドレイン側に接続するとともに、駆動素子Ｑ１のゲート端を制御する「電圧制御型」の構成であり、特に「ゲート・コントロール／ドレイン・ドライブ」と呼ばれている。【００４４】
つぎに、図１に示す画素回路の動作について説明する。発光素子を有する画素回路にあっては、一般的に、準備期間、閾値電圧検出期間、書き込み期間および発光期間という４つの期間を経て動作する。【００４５】
まず、準備期間では、発光素子Ｄ１（より詳細には発光素子Ｄ１自身が有する寄生容量）に所定の電荷が蓄積される。この準備期間に発光素子Ｄ１に電荷を蓄積する理由は、駆動素子Ｑ１の閾値電圧検出時に、駆動素子Ｑ１のドレイン−ソース間電流が零となるまで電流を供給するためである。【００４６】
つぎに、閾値電圧検出期間では、ＶＰ端子とＶＮ端子とが略同電位に設定され、このときに生ずる駆動素子Ｑ１のゲート−ソース間電圧であるＶｔｈが検出され、図示を省略した容量素子などに記憶／保持される。なお、この容量素子に閾値電圧が記憶／保持される動作は、準備期間に発光素子Ｄ１に蓄積した電荷を利用して行われる。【００４７】
さらに、書き込み期間では、閾値電圧検出期間において検出されたＶｔｈにデータ信号が重畳された所定電圧が図示を省略した容量素子などに記憶／保持される。【００４８】
最後に、発光期間では、書き込み期間において記憶／保持された所定電圧が駆動素子Ｑ１に印加され、発光素子Ｄ１が発光制御される。【００４９】
コントローラＵ１は、これらの一連の動作を所定のシーケンスに基づいて発光素子Ｄ１に流す電流を制御する。この制御によって、画像表示装置の各画素の輝度（階調）、色相および彩度などが適切な値に設定される。【００５０】
つぎに、本発明にかかるコントローラＵ１の制御動作について説明する。まず、コントローラＵ１は、発光素子Ｄ１の非発光時に駆動素子Ｑ１に逆バイアスを印加するように制御する。なお、この制御は、フレーム周期ごとに行ってもよい。また、画像表示装置の非使用時に逆バイアスを印加してもよい。【００５１】
ここで、フレーム周期とは、画像表示装置のディスプレイに表示される画像を書き換える周期として定義される。例えば、６０Ｈｚで駆動されるディスプレイであれば、１フレーム周期が１６．６７ｍｓとなる。一般的に、この１６．６７ｍｓの１フレーム周期の間に、階調レベルに応じて決定された駆動電圧に基づいて有機発光素子が発光するというシーケンスが繰り返される。【００５２】
図２は、発光・非発光制御された有機発光素子の駆動波形の一例を示す図である。同図において、Ｖｇｓは、駆動トランジスタのゲート・ソース間の電位差（ゲート・ソース間電圧）であり、Ｖｏｌｅｄは、有機発光素子のアノード・カソード間の電位差である。同図に示すように、有機発光素子は１６．６７ｍｓ（６０Ｈｚ）の周期で駆動されるとともに、この周期で非発光・発光の動作が繰り返し行われる。【００５３】
また、上記でいう画像表示装置の非使用時とは、画像データが各画素回路に供給されず、全ての発光素子に通電が行われていない状態を意味するものである。【００５４】
また、上記でいう逆バイアスとは、駆動素子Ｑ１がＮ型トランジスタの場合には、一般的にトランジスタのゲート・ソース間電圧Ｖｇｓ（Ｖｇｓ＝Ｖｇ（ゲート電位）−Ｖｓ（ソース電位））がトランジスタの閾値電圧Ｖｔｈよりも低いことを意味する。【００５５】
また、駆動素子Ｑ１がＰ型トランジスタの場合、一般的にトランジスタのゲート・ソース間電圧Ｖｇｓ（定義はＮ型トランジスタの場合と同様）がトランジスタの閾値電圧よりも高いことを意味する。【００５６】
例えば、Ｎ型トランジスタの場合に、閾値電圧Ｖｔｈが２Ｖ、ゲート電位Ｖｇが−３Ｖ、ドレイン電位Ｖｄが１０Ｖ、ソース電位Ｖｓが０Ｖであれば、Ｖｇｓ＝Ｖｇ−Ｖｓ＝−３Ｖであり、Ｖｇｓ＜Ｖｔｈであるため、逆バイアスに相当する。なお、逆バイアス電圧の値自体はＶｇｓの値で示される。【００５７】
上記のような逆バイアスの定義によれば、駆動素子Ｑ１に印加される電圧が逆バイアスか否かは閾値電圧Ｖｔｈの値が重要となってくる。そこで、ＴＦＴで構成される駆動素子Ｑ１の閾値電圧Ｖｔｈの求め方について、Ｎ型トランジスタを例にとり、以下に説明する。【００５８】
前述の表記のように、ＴＦＴのゲート・ソース間電圧をＶｇｓ、ドレイン・ソース間電圧をＶｄｓ（Ｖｄｓ＝Ｖｄ（ドレイン電位）−Ｖｓ（ソース電位））、閾値電圧をＶｔｈとする。また、ＴＦＴに流れるドレイン・ソース間電流をＩｄｓで表す。このとき、このＩｄｓは、飽和領域および線形領域のそれぞれにおいて、以下に示すような式で近似される。
（ａ）  Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ（飽和領域）のとき【００５９】
Ids＝β×[(Vgs−Vth)2]  ・・・（１）
（ｂ）  Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ（線形領域）のとき【００６０】
Ids＝２×β×[(Vgs−Vth)×Vds−(1／2×Vds2)]              ・・・（２）【００６１】
ここで、式（１）および式（２）に表れるβはＴＦＴの特性係数であり、ＴＦＴのチャネル幅（以下Ｗ：単位ｃｍ）、チャネル長（Ｌ：単位ｃｍ）、絶縁膜の単位面積あたり容量（以下Ｃｏｘ：単位Ｆ／ｃｍ2）、移動度（以下μ：単位ｃｍ2／Ｖｓ）と定義したときに、次式のように表される。【００６２】
β＝1／2×W×μ／（L×Cox）                              ・・・（３）【００６３】
ここでは飽和領域について考える。式（１）において、Ｉｄｓの平方根をとると、次式のように表される。【００６４】
(Ids)1/2＝(β)1/2×（Vgs−Vth）                                ・・・（４）【００６５】
式（４）に示されるように、（Ｉｄｓ）1/2は（Ｖｇｓ−Ｖｔｈ）に比例する。すなわち、ＴＦＴのドレイン電流Ｉｄｓの平方根がゲート電圧（Ｖｇｓ）に対して線形であることを意味する。また、式（４）から明らかなように、（Ｉｄｓ）1/2＝０となるＶｇｓがＶｔｈと等しくなる。この関係を用いて、ＴＦＴのＶｔｈを定義するのが、一般的に用いられる手法であり、本発明においても、この手法を用いてＴＦＴのＶｔｈを算出することができる。【００６６】
図３は、ＴＦＴのＶｇｓの変化に対するＩｄｓおよび（Ｉｄｓ）1/2の特性を示すグラフである。同図に示すグラフは、ＴＦＴにおいて、Ｖｄｓを１０Ｖ（固定）とし、Ｖｇｓを−１０Ｖから１５Ｖまで変動させたときのＩｄｓと（Ｉｄｓ）1/2をプロットした一例である。縦軸の左側はドレイン電流Ｉｄｓを対数プロットしたものであり、縦軸の右側はドレイン電流の平方根（Ｉｄｓ）1/2を線形プロットしたものである。同図に示されるように、ＴＦＴがオン動作する飽和領域のうちのＶｇｓ＝３〜１０Ｖの範囲内において、（Ｉｄｓ）1/2の直線性が保持されている。【００６７】
なお、一般的な、アモルファス・シリコンのｎ型ＴＦＴであれば、Ｖｔｈは５Ｖ以下である。因みに、図３を用いてＶｔｈを求めるとつぎのように算出することができる。同図の（Ｉｄｓ）1/2特性曲線上の‘○’で示された点では、Ｖｇｓ＝６Ｖおよび８Ｖであり、これらの２点を通る直線のＸ切片は、式（４）における（Ｉｄｓ）1/2＝０、つまり（Ｖｇｓ−Ｖｔｈ）＝０となるときのＶｇｓとなるので、このＸ切片がＴＦＴの閾値電圧Ｖｔｈとなる。同図に示すグラフから読みとると、Ｖｔｈ＝２．１３Ｖとなる。【００６８】
つぎに、駆動素子Ｑ１に逆バイアスを印加する際の印加時間について説明する。より具体的な数値で示すと、フレーム周期内において、駆動素子Ｑ１に逆バイアスを印加する際の印加時間は、フレーム周期の５％以上であることが好適であり、また、フレーム周期の１０％以上であればより好適である。この理由は、つぎのとおりである。【００６９】
例えば、画像表示装置は、上述のように１フレーム周期が６０Ｈｚでスキャンされるのが一般的であり、フレーム周期は１／６０ｓ＝１６．６７ｍｓとなる。一方、発光素子が上述発光期間において発光する時間の平均値（フレーム周期内平均発光時間）は、５ｍｓ程度である。これはフレーム周期の略３０％にあたる。駆動素子劣化の抑制には、逆バイアスの印加時間を発光期間（つまり駆動素子に正バイアスが印加されている期間）の略１／１０（１ｍｓ）以上に設定すれば十分に効果があることが解っている。つまり、フレーム周期の５％の逆バイアス印加でも劣化防止効果が得られる。逆バイアスの印加時間は発光時間に近いほど劣化抑制効果があるので、逆バイアスの印加時間はフレーム周期の１０％以上あればさらに好適である。なお、逆バイアスの印加時間は、１ｍｓ以下であっても０．１ｍｓ以上であれば効果がある。【００７０】
ところで、フレーム周期内において逆バイアスを印加するということは、早期の段階に駆動素子のＶｔｈシフトを引き戻すという作用もある。例えば、図１３に示すａＳｉ−ＴＦＴのゲート・ソース間電圧に対する電流特性では、Ｖｔｈシフトが印加ストレスの蓄積によって急速に劣化する現象が現れている。つまり、早期の段階にＶｔｈシフトを修正することは、印加ストレスを蓄積させないという効果がある。したがって、発光素子の発光時間に相当するフレーム周期の１０％程度（フレーム周期内平均発光時間）以下の時間であっても、Ｖｔｈシフトを修正するという効果があり、このような効果を期待する場合には、例えばフレーム周期の５％程度（フレーム周期内平均発光時間の５０％程度）に設定してもよい。【００７１】
上述の考え方とは異なり、例えば、全ての発光素子が非発光のとき（フレーム全体が非発光のときを含む、例えば、画像表示装置の非使用時）に、駆動素子に逆バイアスを印加することもできる。この場合の利点は、逆バイアスを印加する時間を集中的かつ確実に確保できる点にある。例えば、フレーム周期内の所定の時間に逆バイアスを印加する場合には、逆バイアスが印加可能な空き時間を確保する必要があり、画素回路の構成が複雑になるにしたがって、この空き時間の確保が困難となる。【００７２】
一方、画像表示装置の非使用時に逆バイアスを印加するような場合には、このような問題点が生ずることはなく、逆に、逆バイアスの印加時間をより多く確保することができるので、Ｖｔｈシフトの修正効果を増大させることができる。例えば、駆動素子に印加される逆バイアスの印加時間をフレーム周期以上の時間印加することができる。【００７３】
他方、全ての発光素子が非発光時（例えば画像表示装置の非使用時）のときに駆動素子に逆バイアスを印加する場合については、消費電力の観点から印加時間を極端に長くすることは得策ではない。具体的に、駆動素子に逆バイアスを印加する時間は、少なくともフレーム周期の時間以上であることが好ましく、また装置の使用時間の２０％以下であることが好ましい。また逆バイアスの印加時間は３０〜６０秒程度でも十分効果がある。【００７４】
また、これまで、画素回路のある一つの発光素子あるいは当該発光素子に接続されるＴＦＴに着目して説明してきたが、画素回路を構成する複数の駆動素子に印加される逆バイアス電圧が、全ての駆動素子に対して略等しくなるように設定することで、逆バイアスを各駆動素子に印加する動作制御を簡略化できる。また画素間で駆動素子の閾値電圧のシフト量を均一化でき、画質の均一化を測ることができる。なお、駆動素子に印加される逆バイアス電圧の画素間でのばらつきの範囲は好ましくは±０．５Ｖ、より好ましくは±０．３Ｖ、更に好ましくは±０．１Ｖ以内である。【００７５】
以下に説明する実施例１〜３ではいずれも駆動素子がＮ型トランジスタである場合について説明する。【００７６】
（実施例１）
図７は、図１に示す画像回路において駆動素子Ｑ１に逆バイアスを印加しない場合の駆動素子Ｑ１の点灯時間と閾値電圧シフトΔＶとの関係を示す図であり、図８および図９は、図１に示す画素回路における駆動素子Ｑ１に逆バイアスを印加した場合の駆動素子Ｑ１の点灯時間と閾値電圧シフトとの関係を示す図である。なお、図８および図９は、点灯時間１０分、非点灯時間２０分の繰り返しで稼働し、特に、図８は逆バイアス電圧が“−１Ｖ”の場合を示し、図９は逆バイアス電圧が“−５Ｖ”の場合を示している。【００７７】
図７に示すように、逆バイアスを印加しない場合には、約６０時間の連続稼働で０．８Ｖ程度の閾値電圧シフトが観測されている。一方、図８では、閾値電圧シフトは０．４５Ｖ程度に低減され、逆バイアス印加の効果が現れている。他方、閾値電圧シフトのバラツキは若干増大しており、零バイアス付近の電圧の場合には、多少のバラツキが生ずる傾向にあることが伺われる。しかしながら、閾値電圧シフトの最悪値が０．５４Ｖ程度であり、−１Ｖ程度の低い逆バイアス電圧であっても、閾値電圧シフトを低減させる効果が存在することが明らかである。【００７８】
これとは逆に、図９では、閾値電圧シフトのバラツキは小さく、また、自身の大きさも緩やかに減少している。この後半の事実は、逆バイアスの印加電圧の大きさによっては、閾値電圧の劣化を防止する効果に加え、閾値電圧の劣化を回復させる効果もあることが推察される。なお、後述する実施例２の結果と比較すれば明らかとなるが、逆バイアスを印加する周期を短くした方が、閾値電圧の劣化を回復させる効果が高くなる。【００７９】
なお、逆バイアスを印加することにより、閾値電圧シフトが抑制される要因としては、ａＳｉ−ＴＦＴの場合、以下の２点が考えられる。【００８０】
１．ａ−Ｓｉ：Ｈからなるチャネル層は熱的に不安定な状態となりやすいが、この不安定な状態が逆バイアスを印加することにより安定化する。
２．ＳｉＮ等からなるゲート絶縁膜に補足された電荷が、逆バイアスを印加することにより除去される。【００８１】
このうち、１．については、230℃でアニールすることにより閾値電圧シフトが抑制される現象が確認されている。この現象は、閾値電圧シフトの抑制がチャネル層の熱的に不安定状態が安定化された結果であることを示すものと思われる。【００８２】
（実施例２）
図１０および図１１は、それぞれ図７または図９と同様な位置づけの特性を示す図である。ただし、図１０に示す特性は、点灯時間３分、非点灯時間１７分の繰り返しで、日中の１６時間継続使用し、夜間の８時間は非点灯にし、かつ、夜間の非点灯時に単純に駆動素子のゲート・ソース・ドレインの電圧を開放した場合を示している。一方、図１１は、点灯時間３分、非点灯時間１７分の繰り返しで、日中の１６時間継続使用し、夜間の８時間は非点灯にし、かつ、夜間の非点灯時にドレイン−ソース間電圧を同電位に保持するとともに、非点灯時の初期１時間だけゲート−ソース間電圧に−５Ｖの逆バイアスを印加し、その他の時間帯は０Ｖを維持した場合を示している。【００８３】
図１０に示すように、夜間の非点灯時に単純に駆動素子のゲート・ソース・ドレインの電圧を開放した場合では、閾値電圧シフトがリニアに増加しており、閾値電圧の劣化が観測される。また、図７に示す連続点灯の場合と比較した場合に、閾値電圧シフトのバラツキが極端に大きくなっているのが分かる。このことは、点灯と非点灯とを繰り返すような現実的な運用では、閾値電圧シフトのバラツキが大きくなるものと推察される。【００８４】
一方、図１１に示すように、夜間の非点灯時の初期１時間だけゲート−ソース間電圧に−５Ｖの逆バイアスを印加した場合には、閾値電圧シフトの増加率が減少するとともに、閾値電圧シフトのバラツキも小さくなっている。このことは、比較的長時間運用した場合であっても、稼働後の非稼働時間に、所定の逆バイアスを印加することによって、閾値電圧の劣化を改善できることが分かる。また、このような場合、逆バイアスの印加時間が稼働時間に比して極端に少ない場合であっても、所定の改善効果が得られることが分かる。【００８５】
（実施例３）
図１２は、点灯時間３分、非点灯時間１７分の繰り返しで動作させ、非点灯時の初期５分間だけゲート−ソース間に−５Ｖの逆バイアスを印加した場合の特性を示す図である。同図に示すように、非点灯時の１７分のうち、当初５分間のみの逆バイアスの印加であっても、閾値電圧の経時的劣化を防止できることがわかる。【００８６】
なお、図１２に示す特性と図９に示す特性とを比較すると、同じ−５Ｖの逆バイアス電圧であっても、逆バイアスの印加時間の長い図９（図９：２０分間、図１２：５分間）の方が、閾値電圧シフトのバラツキが小さくなっている。また、図１１に示す特性と図９に示す特性とを比較すると、逆バイアスの連続印加時間の短い図９（図９：連続２０分間、図１１：連続１時間）の方が、閾値電圧シフトのバラツキが小さくなっている。このことから、閾値電圧シフトのバラツキを効果的に小さくするためには、消費電力の観点をも併せて考慮し、駆動素子に印加する逆バイアス電圧の波形を断続的に変化させることもできる。【００８７】
例えば、駆動素子に印加する逆バイアスの電圧波形を逆バイアスとなる所定電圧を中心とする減衰正弦波することができる。この場合には、駆動素子に対する逆バイアスの程度徐々に緩めていくことができ、消費電力を低減させつつ、駆動素子の劣化と駆動素子の劣化のバラツキとを効果的に低減させることができる。また、逆バイアスとなる所定電圧や、正弦波の振幅を好適な値に設定することにより、逆バイアスの印加を断続的に行うこともできる。【００８８】
また、例えば、駆動素子に印加する逆バイアスの電圧波形を逆バイアスとなる所定電圧を中心とする矩形波とすることもできる。この場合にも、上記の減衰正弦波の場合と同様な効果が得られる。また減衰正弦波、矩形波以外にも正弦波、三角波等、所定の周期をもって変化する波形であってもよい。【００８９】
ところで、上述の説明の中では、駆動素子に印加する逆バイアス電圧の上限（絶対値）については、特に触れていなかった。そこで、つぎに、駆動素子に印加する逆バイアス電圧の上限（絶対値）について説明する。この逆バイアス電圧の絶対値上限として、例えば、駆動素子に印加される逆バイアスによって該駆動素子の印加電極間に生ずる電界強度が、１ＭＶ／ｃｍ以下となるような値に設定することができる。この１ＭＶ／ｃｍという電界強度では、例えば、ゲート絶縁膜の厚さが４０００Å程度の一般的なａＳｉ−ＴＦＴの場合、この絶縁膜に−４０Ｖ程度の逆バイアスが印加されることになる。一般的なａＳｉ−ＴＦＴであれば、−４０Ｖ以上の電圧が印加された場合には絶縁膜が破壊される可能性がある。したがって、駆動素子に印加される逆バイアスによって該駆動素子の印加電極間に生ずる電界強度を１ＭＶ／ｃｍ以下に設定することで、画像表示装置のＴＦＴとして一般的に用いられるａＳｉ−ＴＦＴの危険領域を回避することができる。【００９０】
また、例えば、駆動素子に印加される逆バイアスによって該駆動素子の印加電極間に生ずる電界強度が、０．１ＭＶ／ｃｍ以下となるような値に設定することもできる。この場合には、上述のａＳｉ−ＴＦＴ以外の他のＴＦＴに対しても、現実的な使用範囲の値として幅広く適用することができる。【００９１】
（実施例４）
図１７は、本発明の実施形態１にかかる画像表示装置を構成する画素回路の回路図であり、本実施例４の画像表示装置は同図に示す画素回路をマトリックス状に配置した構成を有している。また同図に示す画素回路は、有機発光素子D1と、有機発光素子D1の発光を制御する駆動トランジスタQ1と、第１電極および第２電極を有し、第１電極が駆動トランジスタQ1のゲートに接続される容量素子Csと、駆動トランジスタQ1のゲートとドレインとを選択的に短絡するスイッチングトランジスタQthと、を備えた構成を有している。また同図に示す画素回路は、有機発光素子D1のアノード側に接続される電源線VPと、駆動トランジスタQ1のソース側に接続される電源線VNと、スイッチングトランジスタQthの駆動を制御する走査線Sと、容量素子Csの第２電極に接続され、画素回路に対して画像信号を供給する画像信号線VDと、を備えている。これらの配線のうち、電源線VP、電源線VN、走査線Sは行方向に配列される画素回路に対して共通に接続され、画像信号線VDは列方向に配列される画素回路に対して共通に接続されている。【００９２】
図１８は、動作時における本実施例４にかかる画像表示装置の電源線VP、電源線VN、走査線S、画像信号線VDの電位の変動、および駆動トランジスタのVgsの変動を示すタイムチャートである。【００９３】
（第１リセット工程）
まず、過去の発光の際に駆動トランジスタQ1のゲートに印加された電位をリセットする第１リセット工程が行われる。具体的には、図１８に示す通り、電源線VP,VNの電位がVDDに、画像信号線VDが０電位に、走査線Sがハイレベルの電位（オン電位：VgH）にそれぞれ保持される。これにより、駆動トランジスタQ1はソース側およびドレイン側の電位が略等しくなるため、実質的にオフ状態となる。またスイッチングトランジスタQthはオン状態であるため、駆動トランジスタQ1のゲート電位はVDD−VOLEDとなる。したがって、駆動トランジスタQ1のVgsは−VOLEDとなる。なお、有機発光素子D1に蓄積した電荷は徐々に減少していくので、結局、VOLED≒０（ただし、VOLED＜０）、すなわちVgs≒０（ただし、Vgs＜０）となる。【００９４】
（準備工程）
つぎに、準備工程において、電源線VPが−Vp（Vp<Vth）、画像信号線がVDHに、走査線Sがオフ電位（VgL）に、それぞれ保持される。また電源線VNの電位がVDD→０Vに変動される。その結果、駆動トランジスタQ1のゲート電位はVDD＋VDHとなる。一方、電源線VNはVDD→０Vと変動するから、駆動トランジスタQ1のVgsは、VDH  →VDD+VDHとなる。【００９５】
（閾値電圧検出工程）
続いて、電源線VP,VNが０Vに、走査線Sがオン電位（VgH）に、画像信号線がVDHに、それぞれ保持される。その結果、スイッチングトランジスタがON状態となり、駆動トランジスタQ1のゲートからドレインを介してソースに電流が流れる。この電流は、駆動トランジスタQ1のVgsが実質的にVthとなるまで流れ、最終的に駆動トランジスタQ1のゲート電位はVthとなる。それ故、駆動トランジスタQ1のVgsはVthとなる。【００９６】
（逆バイアス印加工程）
つぎに、逆バイアスを駆動トランジスタQ1に印加する。具体的には、電源線VP,VNが０Vに、走査線Sがオフ電位（VgL）に、画像信号線が０Vに、それぞれ保持される。容量素子Csには大きな電荷が蓄積されており、画像信号線の電位の変化に応じて駆動トランジスタQ1のゲート電位がＶth＋ＶDATA−ＶDHに変化し、VgsがＶth＋ＶDATA−ＶDHとなる。【００９７】
（書き込み工程）
つぎに、電源線VP,VNが０Vに、それぞれ保持された状態で、走査線Sがオン電位（VgH）に設定されるタイミングで画像信号線VDがVDATA（０≦VDATA≦VDH）に設定され、VDATAが書き込まれる。ここで、有機発光素子D1の容量をCOLEDとすると、駆動トランジスタQ1のゲート電位はα（VDH−  VDATA）＋Vthとなる。なお、α＝COLED  ／（Cs+COLED）である。一方、電源線VN＝０Vであるから、駆動トランジスタQ1のVgsはα（VDH−  VDATA  ）＋Vthとなる。【００９８】
（第２リセット工程）
つぎに、有機発光素子D1に蓄積した電荷をリセットするための第２リセット工程が行われる。具体的には、電源線VPが−Vpに、走査線Sがオフ電位（VgL）に、画像信号線がVDHに、それぞれ保持される。また電源線VNは−Vp→０に電位が変動される。電源線VN＝−Vpの時、駆動トランジスタQ1はソース側およびドレイン側の電位が略等しくなるため、実質的にオフ状態となる。このため、駆動トランジスタQ1のゲート電位はα（VDH−VDATA）＋Vthとなり、Vgsはα（VDH−VDATA）＋Vth＋Vp→α（VDH−VDATA）＋Vthとなる。【００９９】
（発光工程）
続いて、電源線VPがVDDに、VNが０Vに、走査線Sがオフ電位（VgL）に、画像信号線がVDHに、それぞれ保持される。その結果、有機発光素子D1に電流Iｄ＝（β／２）〔（１−α）（VDH−VDATA）〕2が流れ、有機発光素子D1が発光する。【０１００】
（逆バイアス印加工程）
そして、逆バイアスを駆動トランジスタQ1に印加する。具体的には、電源線VP,VNがVDDに、走査線Sがオフ電位（VgL）に、画像信号線が０Vに、それぞれ保持される。その結果、駆動トランジスタQ1のゲート電位がＶth＋α（VDH−  VDATA  ）−VDH  となり、VgsがＶth＋α（VDH−  VDATA  ）−ＶDD−VDHとなる。【０１０１】
その後、上述した各工程を繰り返すことにより、順次、１フレーム毎に駆動トランジスタQ1に逆バイアスを印加した駆動が行われる。なお、１フレーム毎に逆バイアスを印加する場合、逆バイアス（Vgs）は、−３V〜−１０Vであることが好ましい。【０１０２】
（他の実施の形態（その１））
図４は、本発明にかかる図１とは異なる画素回路の構成例を示す図である。図４に示す画素回路は、発光素子Ｄ２が駆動素子Ｑ２のソース側に接続されている点を除いて、図１に示した画像表示装置と同一、あるいは同等な構成である。なお、図４に示す画像表示装置は、駆動素子Ｑ２のゲート端を制御する「電圧制御型」の構成である点は図１と同一であり、「ゲート・コントロール／ソース・ドライブ」と呼ばれている。【０１０３】
図４に示す画素回路の特徴は、図１の画素回路と比較して、書き込み電圧が高くなるという短所が存在するが、画素間の劣化のバラツキの進行が若干遅いという長所も存在する。しかしながら、図１の画素回路と同様に、駆動素子のＶｔｈシフトに起因する急速な劣化や、劣化のバラツキによる画像の均一性の悪化の問題を回避することはできない。したがって、図４に示す画素回路に対しても、上述の技術を適用することができ、図１の画素回路と同様な効果が得られる。なお、コントローラＵ２としては、単数または複数のＴＦＴや、コンデンサなどの容量素子、ＴＦＴを制御する制御線などで構成される。【０１０４】
（他の実施の形態（その２））
図５は、本発明にかかる図１，図４とは異なる画素回路の構成例を示す図である。図５に示す画素回路は、発光素子Ｄ３が駆動素子Ｑ３ａのソース側に接続されている点は図４と同様であるが、駆動素子Ｑ３ａのゲート端が接地されるとともに、駆動素子Ｑ３ａのソース端側の電流をコントローラＵ３で制御するところが相違している。なお、スイッチング素子Ｑ３ｂは、駆動素子Ｑ３ａのゲート−ソース間電圧を書き込む際に、駆動素子Ｑ３ａと発光素子Ｄ３とを切り離すためのスイッチング素子である。また、図５に示す画像表示装置は、駆動素子Ｑ３ａのソース端を制御する「電流制御型」の構成であり、特に「ソース・コントロール／ソース・ドライブ」と呼ばれている。なお、コントローラＵ３としては、単数または複数のＴＦＴや、コンデンサなどの容量素子、ＴＦＴを制御する制御線、電源線などで構成される。【０１０５】
図５に示す画素回路も、図１，図４の画素回路と同様に、駆動素子のＶｔｈシフトに起因する劣化や、劣化のバラツキによる画像の均一性の悪化の問題を回避することはできない。したがって、図５に示す画素回路に対しても、上述の技術を適用することができ、図１，図４の画素回路と同様な効果が得られる。【０１０６】
（他の実施の形態（その３））
図６は、本発明にかかる図１，図４および図５とは異なる画素回路の構成例を示す図である。図６に示す画素回路は、発光素子Ｄ４が駆動素子Ｑ４のドレイン側に接続されている点は図１と同様であるが、駆動素子Ｑ４のゲート端が接地されるとともに、駆動素子Ｑ４のソース端側の電流をコントローラＵ４で制御するところが相違している。なお、図６に示す画像表示装置は、駆動素子Ｑ４のソース端を制御する「電流制御型」の構成であり、特に「ソース・コントロール／ドレイン・ドライブ」と呼ばれている。なお、コントローラＵ４としては、単数または複数のＴＦＴや、コンデンサなどの容量素子、ＴＦＴを制御する制御線、電源線などで構成される。【０１０７】
図６に示す画素回路も、図１〜図３の画素回路と同様に、駆動素子のＶｔｈシフトに起因する劣化や、劣化のバラツキによる画像の均一性の悪化の問題を回避することはできない。したがって、図６に示す画素回路に対しても、上述の技術を適用することができ、図１〜図３の画素回路と同様な効果を得ることができる。【０１０８】
＜電子機器の駆動方法＞
つぎに、上述の画像表示装置を有する電子機器の駆動方法について説明する。ここではフレーム周期毎に駆動素子に対して逆バイアスを印加する方法とは異なる駆動方法について説明する。なお、ここでいう電子機器とは、携帯電話、パーソナルコンピュータ、デジタルカメラ、カーナビゲーション、ＰＤＡ、ＰＯＳ端末、計測機器、複写機等を当然に含むものとする。【０１０９】
（例１）：画像表示装置の電源をＯＮからＯＦＦにする際に駆動素子に逆バイアスを印加する場合（図１４参照）
（１）まず、画像表示装置が稼動状態にあり、画像表示が行われている（ステップＳ１０１）。
（２）つぎに、画像表示装置に対して電源ＯＦＦの情報が入力され、画像表示装置が電源ＯＦＦモードとなる（ステップＳ１０２）。電源ＯＦＦモードとは電源ＯＦＦの情報が入力されているが、実際には電源ＯＦＦとはなっていない状態をいう。
（３）ここで、画像表示装置が電源ＯＦＦモードである状態で、画像表示装置の駆動素子に対して逆バイアス印加の情報が入力され、コントローラによって駆動素子に逆バイアスが印加される（ステップＳ１０３）。
（４）そして、駆動素子に対する逆バイアスの印加が終了し、画像表示装置の電源がＯＦＦとなり、非稼動の状態となる（ステップＳ１０４）。【０１１０】
このように、画像表示装置の電源ＯＦＦとするための期間内に、駆動素子に対して逆バイアスを印加するようにすれば、逆バイアスを印加する場合であっても、電子機器のユーザーが違和感なく電子機器を使用できる。【０１１１】
（例２）：画像表示装置の電源がＯＦＦの状態から画像表示を行うまでの間に駆動素子に逆バイアスを印加する場合（図１５参照）
（１）まず、画像表示装置が非稼動状態にあり、画像表示装置の電源がＯＦＦとなっている（ステップＳ２０１）。電源がＯＦＦでは、発光素子に電気的に接続される電源線に対して電圧が供給されていない状態である。
（２）つぎに、画像表示装置に対して電源ＯＮの情報が入力され、画像表示装置が電源ＯＮモードとなる（ステップＳ２０２）。電源ＯＮモードとは電源ＯＮの情報が入力されているが、実際には画像表示装置において画像表示が行われていない状態をいう。
（３）ここで、画像表示装置が電源ＯＮモードの状態で、画像表示装置の駆動素子に対して逆バイアス印加の情報が入力され、コントローラによって駆動素子に逆バイアスが印加される（ステップＳ２０３）。
（４）そして、駆動素子に対する逆バイアスの印加が終了し、画像表示装置の画像表示が行われる（ステップＳ２０４）。【０１１２】
このように、画像表示装置を電源ＯＮ状態とするための期間内に、駆動素子に対して逆バイアスを印加するようにすれば、逆バイアスを印加する場合であっても、電子機器のユーザーが違和感なく電子機器を使用できる。【０１１３】
（例３）：画像表示装置の電源はＯＮであるが、表示画面が待機状態である期間に駆動素子に逆バイアスを印加する場合（図１６参照）
（１）まず、画像表示装置が稼動状態にあり、画像表示装置によって第１画像の表示が行われている（ステップＳ３０１）。
（２）つぎに、画像表示装置の表示画面が待機状態となる（ステップＳ３０２）。ここで、待機状態とは、例えば、表示画面に画像表示が行われていない場合、スクリーンセーバーが起動している場合、表示画面に画像表示が行われているが、第１画像よりも低い輝度で表示が行われている場合、表示画面に画像表示が行われているが、その画像を外部より視認できない状態（画像が隠された状態）にある場合（例えば、折り畳み式携帯電話において、筺体が折り畳まれることで画面が筺体によって隠されている場合）等をいう。
（３）ここで、画像表示装置の駆動素子に対して逆バイアス印加の情報が入力され、コントローラによって駆動素子に逆バイアスが印加される（ステップＳ３０３）。
（４）そして、駆動素子に対する逆バイアスの印加が終了し、表示画面の待機状態が解除され（ステップＳ３０４）、画像表示装置に画像表示が行われる（ステップＳ３０５）。なお、逆バイアスの印加が終了しても、表示画面が待機状態であってもよい。【０１１４】
このように、画像表示装置の表示画面が待機状態である期間に駆動素子に対して逆バイアスを印加するようにすれば、逆バイアスを印加する場合であっても、電子機器のユーザーが違和感なく電子機器を使用できる。【０１１５】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の範囲内において種々の改良、変更が可能である。
【図１】
0005173196.tif 000002
【図２】
0005173196.tif 000003
【図３】
0005173196.tif 000004
【図４】
0005173196.tif 000005
【図５】
0005173196.tif 000006
【図６】
0005173196.tif 000007
【図７】
0005173196.tif 000008
【図８】
0005173196.tif 000009
【図９】
0005173196.tif 000010
【図１０】
0005173196.tif 000011
【図１１】
0005173196.tif 000012
【図１２】
0005173196.tif 000013
【図１３】
0005173196.tif 000014
【図１４】
0005173196.tif 000015
【図１５】
0005173196.tif 000016
【図１６】
0005173196.tif 000017
【図１７】
0005173196.tif 000018
【図１８】
0005173196.tif 000019