(57)【特許請求の範囲】
【請求項１】
基板を提供する段階と、
前記基板上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
前記ゲート電極と対応する前記非晶質シリコン層の領域上に２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンを形成する段階と、
前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化することによって多結晶シリコン層としてチャネル領域とソース／ドレイン領域とを形成する段階と、
前記エッチング阻止層パターンが形成された前記基板全面にソース／ドレイン電極用金属層を形成する段階と、
前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする段階と
を含み、前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化する際に、前記エッチング阻止層パターンが形成された領域の前記非晶質シリコン層の温度が、前記エッチング阻止層パターンが形成されていない領域の前記非晶質シリコン層の温度よりも高いことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記レーザは、連続波固体レーザであることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記連続波固体レーザは、固体ソースとしてＮＤ：ＹＶＯ４を用い、５００ないし５５０ｎｍの波長を有する緑色連続波固体レーザであることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記連続波固体レーザは、前記多結晶シリコン層のソース領域とドレイン領域とを連結する線と平行な方向に照射することを特徴とする請求項２または請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする際に、一つのマスクを用いてパターニングすることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記レーザが照射された前記エッチング阻止層パターンは、ＮＨ４Ｆ：ＨＦが６：１で混合されたエッチング溶液に対してエッチング比が０ないし１ｎｍ／分であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記多結晶シリコン層を形成した後に、前記エッチング阻止層パターンが形成された前記基板全面に、ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層を形成し、前記多結晶シリコン層及び前記ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層をパターニングする段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項８】
前記多結晶シリコン層及び前記ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層をパターニングする段階では、一つのマスクを用いてパターニングすることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置に関し、特に、エッチング阻止層パターンを形成して非晶質シリコン層をレーザで結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができるとともに、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、さらに工程コストを節減することのできる薄膜トランジスタに関する。
【背景技術】
【０００２】
一般に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用することができ、ＣＭＯＳ回路構成が可能となる長所を有し、薄膜トランジスタにおける半導体層の用途として広く用いられている。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置(ＡＭＬＣＤ)の能動素子、能動行列有機電界発光素子(ＡＭＯＬＥＤ)のスイッチング素子及び駆動素子として用いられている。
【０００３】
前記ディスプレイ装置に用いられている薄膜トランジスタは、トップゲート型薄膜トランジスタとボトムゲート型薄膜トランジスタとに分類される。前記ボトムゲート型薄膜トランジスタでは、半導体層上にドーピングされた非晶質シリコン層やソース／ドレイン電極などが直接形成されているが、ドーピングされた非晶質シリコン層やソース／ドレイン電極パターン時にエッチングマージン(etch margin)によって下部の半導体層が損傷することもあるので、半導体層を厚く形成しなければならない。ところが、半導体層の厚さが厚くなると、生産コストが増加するとともに、厚くなったことによってゲート漏洩電流(gate leakage)が発生するという短所がある。
【０００４】
このような短所を解決するために、半導体層においてチャネル領域が形成されている領域上にエッチング阻止層パターン(etch stop layer pattern)を形成することができる。このエッチング阻止層パターンを導入する場合には一般的に半導体層パターンを形成した後にエッチング阻止層をパターンするが、この場合にはエッチング阻止層パターンによって従来工程よりもマスク工程数が１工程増加するという問題点がある。
【０００５】
また、ボトムゲート型薄膜トランジスタの半導体層に用いられている多結晶シリコン層は、非晶質シリコン層にエキシマレーザ（Excimer laser）を照射して非晶質シリコン層を結晶化することによって形成されている。この場合に、エッチング阻止層パターンの形成前に非晶質シリコン層にエキシマレーザを照射して結晶化を先に進行させることになるが、非晶質シリコン層が結晶化する間に大きな結晶粒を形成するための高い温度を維持することが困難になる。そして、エキシマレーザはガスソースを使用するので、工程ごとに均一性を確保することが困難であるとされており、装備管理及び使用ソースなどに多くの費用がかかる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−０１９５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、上記従来技術の問題点を解決するためのものであり、エッチング阻止層パターンを形成して非晶質シリコン層を連続波の固体レーザによって結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができ、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、工程コストを節減することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極とを含むことを特徴とする薄膜トランジスタを提供する。
【０００９】
また、本発明は、基板を提供する段階と、前記基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層の所定領域上に２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンを形成する段階と、前記基板全面にレーザを照射して前記非晶質シリコン層を結晶化することによって多結晶シリコン層としてチャネル領域とソース／ドレイン領域とを形成する段階と、前記エッチング阻止層パターンが形成された前記基板全面にソース／ドレイン電極用金属層を形成する段階と、前記多結晶シリコン層及び前記ソース／ドレイン電極用金属層をパターニングする段階とを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【００１０】
また、本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、チャネル領域、ソース領域及びドレイン領域を含む半導体層パターンと、前記半導体層パターンのチャネル領域上に位置し、２０ないし６０ｎｍの厚さを有するエッチング阻止層パターンと、前記半導体層パターンのソース／ドレイン領域上に位置するソース／ドレイン電極と、前記ソース／ドレイン電極に電気的に接続される第１電極と、前記第１電極上に位置する有機膜層と、前記有機膜層上に位置する第２電極とを含むことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【００１１】
本発明は、エッチング阻止層パターンを形成して非晶質シリコン層を連続波の固体レーザによって結晶化することにより、チャネル領域の結晶粒のサイズを大きくすることができるとともに、エッチング工程時に半導体層のチャネル領域を効率的に保護することができ、さらに工程コストを節減することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供する。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
【図１Ｂ】本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
【図１Ｃ】本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
【図１Ｄ】本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
【図２】エッチング阻止層パターンを形成しない場合とエッチング阻止層パターンを５０、７０、２００及び３５０ｎｍの厚さで形成した場合におけるレーザ波長(ｎｍ)に対するエッチング阻止層パターンの反射率(％)を示すグラフである。
【図３】非晶質シリコン層にレーザを照射した場合に、エッチング阻止層パターンが形成されない領域とエッチング阻止層パターンが形成された領域とにおける非晶質シリコン層内の温度分布を示すグラフである。
【図４Ａ】本発明の実施形態により形成された多結晶シリコン層を示すＳＥＭイメージである。
【図４Ｂ】本発明の実施形態により形成された多結晶シリコン層を示すＳＥＭイメージである。
【図５】本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【発明を実施するための形態】
【００１３】
以下、添付した図面を参照して、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明は、ここで説明する実施形態に限定されるわけではなく、他の形態で具体化することも可能である。
【００１４】
図１Ａないし図１Ｄは、本発明の一実施形態に係る薄膜トランジスタを製造する工程を示す断面図である。
【００１５】
まず、図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。このバッファ層１１０は化学的気相蒸着(Chemical Vapor Deposition)法または物理的気相蒸着(Physical Vapor Deposition)法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成される。このとき、バッファ層１１０は基板１００から発生する水分または不純物の拡散を防止したり、結晶化時の熱伝達速度を調節したりすることにより、非晶質シリコン層の結晶化が良好に形成されるようにする。
【００１６】
次に、バッファ層１１０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成してフォトエッチング工程でゲート電極用金属層をエッチングし、引き続いて形成される半導体層のチャネル領域と対応する部分にゲート電極１２０を形成する。
【００１７】
次に、ゲート電極１２０上にゲート絶縁膜１３０を形成する。ここで、ゲート絶縁膜１３０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層として形成することができる。
【００１８】
次いで、図１Ｂに示すように、ゲート絶縁膜１３０上に非晶質シリコン層１４０を形成する。このとき、非晶質シリコン層１４０は化学的気相蒸着法または物理的気相蒸着法を用いることができる。
【００１９】
続いて、非晶質シリコン層１４０上に、エッチング阻止層パターン１５０を形成する。このエッチング阻止層パターン１５０は２０ないし６０ｎｍの厚さで形成する。エッチング阻止層パターン１５０はシリコン酸化膜またはシリコン窒化膜で形成することができ、シリコン酸化膜またはシリコン窒化膜を蒸着してから、フォトエッチング工程でシリコン酸化膜またはシリコン窒化膜をエッチングして形成することができる。ここで、エッチング阻止層パターン１５０は半導体層のチャネル領域に対応するように形成する。
【００２０】
続いて、図１Ｃに示すように、図１Ｂの非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を多結晶シリコン層（図１Ｃの１６０）として結晶化する。レーザとしては連続波(continuous wave)固体レーザを用いることが好ましい。エキシマレーザはガスソースを用いるので、工程ごとに均一性を確保することが難しく、装備管理及び使用ソースなどに多くのコストがかかる。その反面、連続波固体レーザの場合には、使用ソースが固体なので半永久的に使用することができ、装備管理及び維持コストの面からエキシマレーザに比べてさらに安価である。また、連続波固体レーザはエキシマレーザに比べてエネルギーが高いので、結晶化された多結晶シリコン層の結晶粒サイズがより大きくなる。そして、連続波固体レーザを用いる場合にはレーザ照射方向によってグレーンを成長させることができるというメリットがある。したがって、連続波固体レーザを照射する場合は、半導体層のチャネルが形成される方向、すなわち半導体層のソース領域とドレイン領域とを連結する線と平行な方向にレーザを照射することが好ましい。
【００２１】
連続波固体レーザは、固体ソースとしてＮＤ：ＹＶＯ４を用いることができ、５００ないし５５０ｎｍの波長を有する緑色のレーザを用いることができる。連続波固体レーザを７ないし１０Ｗの出力で１００ないし３００ｍｍ／ｓの照射速度で照射することができる。
【００２２】
図２はエッチング阻止層パターン１５０を形成しない場合及びエッチング阻止層パターン１５０を５０、７０、２００及び３５０ｎｍの厚さで形成した場合に、レーザの波長ｎｍによるエッチング阻止層パターン１５０の反射率％を示したグラフである。このグラフは、シリコン窒化膜に形成されたエッチング阻止層パターンに対するグラフや、シリコン酸化膜の場合にも類似した傾向がある。
【００２３】
図２に示すように、レーザの波長５００ないし５５０ｎｍの範囲では、エッチング阻止層パターン１５０の厚さが７０ｎｍの場合に反射率％が最も低いことが分かる。すなわち反射率が最小となる最小厚さは７０ｎｍであることが分かる。
【００２４】
この結果に基づいて、エッチング阻止層パターン１５０を形成しない場合及びエッチング阻止層パターン１５０を５０、７０、２００及び３５０ｎｍの厚さで形成し、非晶質シリコン層１４０に連続波固体レーザを照射して結晶化を行った場合を比較すると、結晶化された多結晶シリコン層では結晶粒サイズが反射率に反比例する傾向がある。すなわち、反射率が低くなると、エッチング阻止層パターン１５０がレーザから照射された熱を多く保有するので、下部に位置する多結晶シリコン層の結晶粒サイズは大きくなる。一方で反射率が高くなると、エッチング阻止層パターン１５０はレーザから照射された熱を少ししか保有しないので、下部に位置する多結晶シリコン層の結晶粒サイズは小さくなる傾向がある。
【００２５】
しかし、７０ｎｍの厚さの場合に反射率が最小となるが、それによって非晶質シリコン層１４０が多くのレーザを吸収し、非晶質シリコン層１４０がむしろ損傷を受けることになる。したがって、好ましいエッチング阻止層パターン１５０の厚さは、非晶質シリコン層１４０が損傷を受けない程度の適切な反射率を有することができる厚さであり、例えば５ないし２０％程度の反射率を有する厚さである。さらに、この反射率の範囲における厚さの最小範囲は２０ないし６０ｎｍである。
【００２６】
本発明では、エッチング阻止層パターン１５０を形成した後に、非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を結晶化する。
【００２７】
図３は、非晶質シリコン層１４０にレーザが照射される場合に、エッチング阻止層パターン１５０が形成されない領域ａと、エッチング阻止層パターン１５０が形成される領域ｂとにおける非晶質シリコン層１４０内の温度分布を示すグラフである。
【００２８】
図３に示すように、エッチング阻止層パターン１５０が形成されない領域ａ、すなわち半導体層パターンのソース／ドレイン領域に相当する領域では、非晶質シリコン層１４０は部分的な溶融が起きる温度に到逹する。この温度で結晶化された多結晶シリコン層は０．５ないし２μｍの大きさの結晶粒を有する。
【００２９】
一方、エッチング阻止層パターン１５０が形成された領域ｂ、すなわち半導体層パターンのチャネル領域に相当する領域では、エッチング阻止層パターン１５０がレーザで照射される熱を保有する役割をすることにより、非晶質シリコン層１４０は完全な溶融が起きる温度以上の高い温度に到逹することができる。この温度で結晶化された多結晶シリコン層の結晶粒サイズはａ領域の結晶粒サイズの２倍以上の大きさとなる１ないし１０μｍの大きさを有する。このとき、結晶粒サイズはエッチング阻止層パターン１５０の厚さに従って変更することができるが、エッチング阻止層パターン１５０が２０ないし４０ｎｍ未満の厚さの場合には１ないし５μｍ未満の結晶粒の大きさにすることができ、４０ｎｍないし６０ｎｍの厚さの場合には５ないし１０μｍの結晶粒のサイズにすることができる。
【００３０】
結晶粒サイズが５ないし１０μｍである場合には、一つの結晶粒内にチャネル領域を形成するのに十分な大きさである。すなわち、チャネル領域に結晶粒境界が含まれないようにチャネル領域を形成することができる。したがって、エッチング阻止層パターン１５０を４０ないし６０ｎｍの厚さで形成することが薄膜トランジスタの特性を向上させるのに最も好ましい。
【００３１】
図４Ａ及び図４Ｂは本発明の実施形態によって形成された多結晶シリコン層を示すＳＥＭイメージである。レーザとしては５３２ｎｍの波長を有し、ＮＤ：ＹＶＯ４の固体ソースを用いる緑色連続波固体レーザを用い、出力は７．５Ｗ、照射速度は１００ｍｍ／ｓであって、照射方向は右から左に照射した。
【００３２】
図４Ａはエッチング阻止層パターン１５０を３０ｎｍの厚さで形成した場合であるが、非晶質シリコン層１４０上部にエッチング阻止層パターン１５０が形成されない領域（１）での結晶粒サイズは０．５μｍ程度であるのに対して、上部にエッチング阻止層パターン１５０が形成された領域（２）での結晶粒サイズは２μｍであることを確認することができる。
【００３３】
また、図４Ｂはエッチング阻止層パターン１５０を５０ｎｍの厚さで形成した場合であるが、非晶質シリコン層１４０上部にエッチング阻止層パターン１５０が形成されない領域（１）での結晶粒サイズは０．５μｍ程度であるのに対して、上部にエッチング阻止層パターン１５０が形成された領域（２）での結晶粒のサイズは８μｍであることを確認することができる。
【００３４】
また、図４Ａ及び図４Ｂに示すように、エッチング阻止層パターン１５０が形成された領域（２）において結晶粒がレーザの照射方向と同様に、右から左方向に成長していることを確認することができる。
【００３５】
また、本発明では、エッチング阻止層パターン１５０を形成した後に、非晶質シリコン層１４０上にレーザを照射して非晶質シリコン層１４０を結晶化することにより、エッチング阻止層パターン１５０にもレーザが照射される。エッチング阻止層パターン１５０にレーザが照射されると、エッチング阻止層パターン１５０のすべての部分が硬化して、後続するエッチング工程時にプラズマを用いた乾式エッチングやエッチング液を用いた湿式エッチングによってエッチングしても、ほとんどエッチングされないような性質に変更される（例えば、レーザが照射される前のエッチング阻止層パターンは、ＮＨ４Ｆ：ＨＦが６：１に混合されたエッチング溶液に対してエッチング比が２００ｎｍ／分程度であるが、レーザが照射された後のエッチング阻止層パターンのエッチング溶液に対するエッチング比は０ないし１０ｎｍ／分以下の非常に少ないエッチング比を有することになる。）。したがって、エッチング阻止層パターン１５０を形成した後にレーザを照射する場合には、エッチング阻止層パターン１５０がエッチング工程においてほとんどエッチングされない性質を有するように変更されて、後続するエッチング工程時に効率的に半導体層を保護することができる。
【００３６】
続いて、図１Ｃに示すように、エッチング阻止層パターン１５０が形成された基板１００全面に、ｎ型またはｐ型不純物がドーピングされた非晶質シリコン層１７０を形成する。このとき、ｎ型不純物としてはリン（Ｐ）が好ましく、ｐ型不純物としてはホウ素（Ｂ）が好ましい。
【００３７】
続いて、図１Ｄに示すように、多結晶シリコン層１６０及びドーピングされた非晶質シリコン層１７０をパターニングして多結晶シリコン層１６０を半導体層パターン１６５に形成し、ドーピングされた非晶質シリコン層１７０をｎ型またはｐ型不純物がドーピングされた非晶質シリコン層パターン１７５として形成する。本発明では、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を、一つのマスクを用いてパターン形成することにより、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を別にパターニングする従来の場合と比べてマスク工程を一つ減らすことができ、これによってエッチング阻止層パターン１５０を形成してもエッチング阻止層パターン１５０を形成しない場合と比べてマスク工程の数は増えないようにしている。
【００３８】
図３及び図４と、これに係る説明で示したように、半導体層パターン１６５内において、エッチング阻止層パターン１５０が形成されていない領域に対応する領域、すなわちソース及びドレイン領域１６５ｂ、１６５ｃの結晶粒サイズは０．５ないし２μｍであり、エッチング阻止層パターン１５０が形成された領域に対応する領域、すなわちチャネル領域１６５ａの結晶粒サイズは１ないし１０μｍである。エッチング阻止層パターン１５０が４０ないし６０ｎｍの厚さの場合には、チャネル領域１６５ａの結晶粒サイズは５ないし１０μｍとすることができ、このとき、チャネル領域１６５ａ内には結晶粒境界が存在しないようにすることができる。また、チャネル領域１６５ａにおいて、ソース領域１６５ｂとドレイン領域１６５ｃとを連結する線と平行な方向に結晶粒が成長するようにレーザを照射することが好ましい。
【００３９】
続いて、ドーピングされた非晶質シリコン層パターン１７５上に、ソース／ドレイン領域１６５ｂ、１６５ｃと接続されるソース／ドレイン電極用金属層を形成し、フォトエッチング工程によってこれをパターニングし、半導体層パターン１６５のソース／ドレイン領域１６５ｂ、１６５ｃと電気的に接続されるソース／ドレイン電極１８１、１８２を形成する。このソース／ドレイン電極１８１、１８２はモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)及び銅合金(Cu alloy)から選択されたいずれか一つで形成することができる。
【００４０】
本実施形態では、多結晶シリコン層１６０とドーピングされた非晶質シリコン層１７０を一つのマスクを用いてパターニングすることを説明したが、ドーピングされた非晶質シリコン層１７０を形成しない場合には、ソース／ドレイン電極用金属層を形成してから多結晶シリコン層１６０とソース／ドレイン電極用金属層を一つのマスクを用いてパターニングすることができる。
【００４１】
図５は、本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【００４２】
図５に示すように、本発明の一実施形態に係る薄膜トランジスタを含む基板１００全面に絶縁膜５００を形成する。この絶縁膜５００は無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスから選択されたいずれか一つまたは有機膜であるポリイミドpolyimide、ベンゾサイクロブテン樹脂(benzocyclobutene series resin)またはアクリレイト(acrylate)から選択されたいずれか一つで形成することができる。また、無機膜と有機膜との積層構造で形成することもできる。
【００４３】
次に、絶縁膜５００をエッチングしてソースまたはドレイン電極１８１、１８２を露出させるビアホールを形成する。そして、このビアホールを介してソースまたはドレイン電極１８１、１８２のうちのいずれか一つと接続する第１電極５１０を形成する。この第１電極５１０はアノードまたはカソードで形成することができる。第１電極５１０がアノードの場合にはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちのいずれか一つからなる透明導電膜で形成することができ、カソードの場合にはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００４４】
続いて、第１電極５１０上に、第１電極５１０の表面一部を露出させる開口部を有する画素定義膜５２０を形成し、露出した第１電極５１０上に発光層を含む有機膜層５３０を形成する。この有機膜層５３０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される一つまたは複数の層をさらに含むことができる。続いて、有機膜層５３０上に第２電極５４０を形成する。この第２電極５４０は、第１電極５１０がアノードの場合にはカソードで形成され、第１電極５１０がカソードの場合にはアノードで形成される。
【符号の説明】
【００４５】
１００  基板
１１０  バッファ層
１２０  ゲート電極
１３０  ゲート絶縁膜
１４０  非晶質シリコン層
１５０  エッチング阻止層パターン
１６０  多結晶シリコン層
１６５  半導体層パターン
１７５  不純物がドーピングされた非晶質シリコン層
１８１、１８２  ソース／ドレイン電極
５００  絶縁膜
５１０  第１電極
５２０  画素定義膜
５３０  有機膜層
５４０  第２電極
【図１Ａ】
0005280222.tif 000002
【図１Ｂ】
0005280222.tif 000003
【図１Ｃ】
0005280222.tif 000004
【図１Ｄ】
0005280222.tif 000005
【図２】
0005280222.tif 000006
【図３】
0005280222.tif 000007
【図５】
0005280222.tif 000008
【図４Ａ】
0005280222.tif 000009
【図４Ｂ】
0005280222.tif 000010