(57)【特許請求の範囲】
【請求項１】
主記憶領域である不揮発性の第１記憶領域と、
前記第１記憶領域と同一の消去単位に属する不揮発性の第２記憶領域と、
前記第１記憶領域及び前記第２記憶領域に記憶されたデータを消去した後、前記第２記憶領域にデータを書き込み、前記第２記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第１記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定する制御部と、
を具備し、
前記第２記憶領域は、前記第１記憶領域からデータの読み出しを行う際に参照されるリファレンス情報を記憶する領域である、
ことを特徴とする半導体装置。
【請求項２】
前記ストレス情報は、前記第２記憶領域に対し加えられたストレスによる前記第２記憶領域の閾値電圧の変化量を含む、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記制御部は、前記閾値電圧の変化量が大きい場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記閾値電圧の変化量が小さい場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御する、
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記制御部は、前記第２記憶領域に対しデータの書き込みを行う際に、書き込みベリファイに合格しなかった場合には、前記第２記憶領域の前記閾値電圧の変化量に基づいて、前記第２記憶領域に対し加えるストレスの条件を変更して再度データの書き込みを行う、
ことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記ストレス情報は、前記第２記憶領域に対するデータの書き込みが完了するまでに、前記第２記憶領域に対し加えられたストレスの回数を含む、
ことを特徴とする請求項１から４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記制御部は、前記第１記憶領域に対しデータの書き込みを行う際に、前記第２記憶領域に対するデータの書き込みが完了するまでに前記第２記憶領域に対し加えられたストレスの回数が少ない場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記第２記憶領域に対するデータの書き込みが完了するまでに前記第２記憶領域に対し加えられたストレスの回数が多い場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御する、
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ストレス条件は、加える電圧の大きさ及び電圧を加える時間の少なくとも一方を含む、
ことを特徴とする請求項１から６のうちいずれか１項に記載の半導体装置。
【請求項８】
前記ストレス情報、及び前記ストレス条件の少なくとも一方を記憶する第３記憶領域を具備する、
ことを特徴とする請求項１から７のうちいずれか１項に記載の半導体装置。
【請求項９】
前記第１記憶領域及び前記第２記憶領域は、同一ワードライン上に設けられている、
ことを特徴とする請求項１から８のうちいずれか１項に記載の半導体装置。
【請求項１０】
主記憶領域である第１記憶領域と、前記第１記憶領域と同一の消去単位に属する第２記憶領域と、を具備することを特徴とする半導体装置の制御方法であって、
前記第１記憶領域及び前記第２記憶領域に記憶されたデータを同時に消去するステップと、
前記第２記憶領域に対しデータの書き込みを行うステップであって、前記第２記憶領域に書き込まれたデータは、前記第１記憶領域からデータの読み出しを行う際に参照されるリファレンス情報として使用される、ステップと、
前記第２記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第１記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定するステップと、
を具備することを特徴とする半導体装置の制御方法。
【請求項１１】
前記第２記憶領域に対しデータの書き込みを行うステップは、
前記第２記憶領域に対しデータ書き込みのためのストレスを加えるステップと、
前記ストレスによる前記第２記憶領域の閾値電圧の変化量を測定するステップと、
を含み、
前記ストレス情報に基づき、前記ストレス条件を決定するステップは、
前記閾値電圧の変化量が大きい場合に、前記第１記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと、
前記閾値電圧の変化量が小さい場合に、前記第１記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、
を含む、
ことを特徴とする請求項１０に記載の半導体装置の制御方法。
【請求項１２】
前記第２記憶領域に対しデータの書き込みを行うステップは、
前記第２記憶領域に対しデータ書き込みのためのストレスを加えるステップと、
前記第２記憶領域に対するデータの書き込みが完了するまでに、前記第２記憶領域に対し加えられたストレスの回数を測定するステップと、
を含み、
前記ストレス情報に基づき、前記ストレス条件を決定するステップは、
前記ストレスの回数が少ない場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと、
前記ストレスの回数が多い場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、
を含む、
ことを特徴とする請求項１０または１１に記載の半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にフラッシュメモリをはじめとする電気的に消去及び書き込みが可能な半導体装置に関する。
【背景技術】
【０００２】
フラッシュメモリをはじめとする不揮発性半導体メモリは、複数のメモリセルからなる記憶領域を備えている。メモリセルは電荷蓄積層を備えたトランジスタ構造からなり、電荷蓄積層中の電荷量を可変にすることでメモリセルの閾値電圧を変化させ、それによりデータを記憶することができる。電荷蓄積層には、例えばフローティングゲートや、ＳｉＮ等からなる絶縁膜が用いられる。
【０００３】
電荷蓄積層中への電荷の注入、及び電荷蓄積層からの電荷の引き抜きは、メモリセルトランジスタのゲート・ソース・ドレインの各端子に所定のストレスを印加することにより行う。メモリセルへのオーバープログラムを防止するため、メモリセルへのデータ書き込み時にはストレスの印加及びベリファイ動作を繰り返し行い、閾値電圧を段階的に上昇させる方法が用いられる。
【０００４】
データの書き換え回数の増加に伴い、例えばメモリセルの劣化等により電荷蓄積層への電荷の注入は困難になり、データの書き込みにかかる時間が長くなっていく。この点を改善するため、メモリセルのコンディション（例えば、メモリセルの累計書き換え回数等）に応じて、データ書き込み時にメモリセルに加えるストレスを調整する機構を備えた半導体装置がある。
【０００５】
特許文献１には、データ書き込み時にメモリセルへ印加した書き込みパルスの回数を記憶し、次回のデータの書き換え時には、前回の書き込みパルス回数と同じ回数の書き込みパルスをまとめて印加する機構を備えた半導体装置が開示されている。これによれば、データ書き込み時のベリファイ動作にかかる時間を短縮することができるため、メモリセルへのデータの書き込み時間を短縮することができる。
【０００６】
特許文献２には、メモリセルの書き換え回数に応じて、メモリセルに印加する書き換え電圧の大きさを可変とする機構を備えた半導体装置が開示されている。これによれば、メモリセルの書き換え回数の増加に伴い、メモリセルに印加する書き換え電圧を大きくするため、メモリセルの書き換え時間を一定時間内に抑制することができる。
【特許文献１】特開２００３−３４６４８２号公報
【特許文献２】特開２０００−３４８４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１及び特許文献２に開示された半導体装置では、データの書き込みを行う度にメモリセルのコンディションを読み出し、メモリセルに加えるストレスを随時調節していた。このため、場合によってはデータの書き込み時間がかえって長くなってしまうという課題があった。
【０００８】
本発明は、メモリセルのコンディションに応じて、データ書き込み時にメモリセルに加えるストレスを調整する機構を備えた半導体装置において、データの書き込み時間を短縮した半導体装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、主記憶領域である不揮発性の第１記憶領域と、前記第１記憶領域と同一の消去単位に属する不揮発性の第２記憶領域と、前記第１記憶領域及び前記第２記憶領域に記憶されたデータを消去した後、前記第２記憶領域にデータを書き込み、前記第２記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第１記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定する制御部と、を具備することを特徴とする半導体装置である。本発明によれば、ストレス情報の測定をデータ消去のたびに行うこととしたため、データの書き込み時間を短縮することができる。このとき、第１記憶領域と第２記憶領域は同一の消去単位に属するため、第２記憶領域に対するデータ書き込み時のストレス情報に基づいて、第１記憶領域に対するデータ書き込み時のストレス条件を適切に設定することができる。
【００１０】
上記構成において、前記第２記憶領域は、前記第１記憶領域からデータの読み出しを行う際に参照されるリファレンス情報を記憶する領域である構成とすることができる。この構成によれば、リファレンス情報はデータ消去後に最初に書き込まれるため、第２記憶領域へのデータ書き込み時のストレス情報に基づき、第１記憶領域へのデータ書き込み時のストレス条件を設定することが容易となる。
【００１１】
上記構成において、前記ストレス情報は、前記第２記憶領域に対し加えられたストレスによる前記第２記憶領域の閾値電圧の変化量を含む構成とすることができる。この構成によれば、第１記憶領域に対するデータ書き込み時のストレス条件をより正確に設定することができる。
【００１２】
上記構成において、前記制御部は、前記閾値電圧の変化量が大きい場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記閾値電圧の変化量が小さい場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御する構成とすることができる。この構成によれば、データの書き込み時間を短縮しつつ、閾値電圧のばらつきを抑制することができる。
【００１３】
上記構成において、前記制御部は、前記第２記憶領域に対しデータの書き込みを行う際に、書き込みベリファイに合格しなかった場合には、前記第２記憶領域の前記閾値電圧の変化量に基づいて、前記第２記憶領域に対し加えるストレスの条件を変更して再度データの書き込みを行う構成とすることができる。この構成によれば、第２記憶領域へのデータ書き込み時間を短縮することができる。
【００１４】
上記構成において、前記ストレス情報は、前記第２記憶領域に対するデータの書き込みが完了するまでに、前記第２記憶領域に対し加えられたストレスの回数を含む構成とすることができる。この構成によれば、閾値電圧の変化量を測定する場合に比べ、ストレス情報を容易に測定することができる。
【００１５】
上記構成において、前記制御部は、前記第１記憶領域に対しデータの書き込みを行う際に、前記第２記憶領域に対するデータの書き込みが完了するまでに前記第２記憶領域に対し加えられたストレスの回数が少ない場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記第２記憶領域に対するデータの書き込みが完了するまでに前記第２記憶領域に対し加えられたストレスの回数が多い場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御する構成とすることができる。この構成によれば、データの書き込み時間を短縮しつつ、閾値電圧のばらつきを抑制することができる。
【００１６】
上記構成において、前記ストレス条件は、前記第１記憶領域に対し加えられる電圧の大きさ、及び電圧が加えられる時間の長さの少なくとも一方である構成とすることができる。
【００１７】
上記構成において、前記ストレス情報、及び前記ストレス条件の少なくとも一方を記憶する不揮発性の第３記憶領域を具備する構成とすることができる。
【００１８】
上記構成において、前記第１記憶領域及び前記第２記憶領域は、同一ワードライン上に設けられている構成とすることができる。
【００１９】
本発明は、主記憶領域である第１記憶領域と、前記第１記憶領域と同一の消去単位に属する第２記憶領域と、を具備することを特徴とする半導体装置の制御方法であって、前記第１記憶領域及び前記第２記憶領域に記憶されたデータを同時に消去するステップと、前記第２記憶領域に対しデータの書き込みを行うステップと、前記第２記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第１記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定するステップと、を具備することを特徴とする半導体装置の制御方法である。本発明によれば、ストレス情報の測定をデータ消去のたびに行うこととしたため、データの書き込み時間を短縮することができる。
【００２０】
上記構成において、前記第２記憶領域に対しデータの書き込みを行うステップは、前記第２記憶領域に対しデータ書き込みのためのストレスを加えるステップと、前記ストレスによる前記第２記憶領域の閾値電圧の変化量を測定するステップと、を含み、前記ストレス情報に基づき、前記ストレス条件を決定するステップは、前記閾値電圧の変化量が大きい場合に、前記第１記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと前記閾値電圧の変化量が小さい場合に、前記第１記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、を含む構成とすることができる。
【００２１】
上記構成において、前記第２記憶領域に対しデータの書き込みを行うステップは、前記第２記憶領域に対しデータ書き込みのためのストレスを加えるステップと、前記第２記憶領域に対するデータの書き込みが完了するまでに、前記第２記憶領域に対し加えられたストレスの回数を測定するステップと、を含み、前記ストレス情報に基づき、前記ストレス条件を決定するステップは、前記ストレスの回数が少ない場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと、前記ストレスの回数が多い場合には、前記第１記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、を含む構成とすることができる。
【発明の効果】
【００２２】
本発明によれば、制御部が、第１記憶領域及び第２記憶領域に記憶されたデータを消去した後、第２記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、第１記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定する。このように、ストレス情報の測定をデータ消去の度に行うこととしたため、データの書き込み時間を短縮することができる。また、第１記憶領域と第２記憶領域は同一の消去単位に属するため、第２記憶領域に対するデータ書き込み時のストレス情報に基づいて、第１記憶領域に対するデータ書き込み時のストレス条件を適切に設定することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２４】
図１は実施例１に係る半導体装置１００の構成を示したブロック図である。半導体装置１００は、制御部１０、第１記憶領域である主記憶領域１２、第２記憶領域であるリファレンス領域１４、第３記憶領域である補助記憶領域１６、アドレスデコーダ２０、昇圧回路２２、入出力回路２４、を備えて構成される。
【００２５】
制御部１０は、アドレスデコーダ２０、昇圧回路２２、及び入出力回路２４の動作を制御することにより、主記憶領域１２及びリファレンス領域１４に対するデータの書き込み、読み出し、及び消去動作の制御を行う。また、後述するように補助記憶領域１６との間で、ストレスに関する情報のやり取りを行う。
【００２６】
主記憶領域１２は複数の不揮発性のメモリセルを有し、各種プログラムやデータなどを使用目的に応じて記憶する。リファレンス領域１４は主記憶領域１２と同じく複数の不揮発性のメモリセルを有し、主記憶領域１２からデータの読み出しを行う際に参照されるリファレンス情報を記憶する。主記憶領域１２及びリファレンス領域１４は複数のセクタ（例えば１２ａ及び１４ａ）に分割されており、データの消去はセクタ単位で行われる。
【００２７】
図２は主記憶領域１２及びリファレンス領域１４の一部を拡大した回路図である。ワードラインＷＬ１及びビットラインＢＬ１〜ＢＬｎの交差領域には、主記憶領域１２の一部であるメモリセルＣＥＬＬ１〜ＣＥＬＬｎが設けられている。また、ワードラインＷＬ１上にはリファレンス領域の一部であるメモリセルＲＥＦ１及びＲＥＦ２が設けられている。主記憶領域１２及びリファレンス領域１４の各セクタは、複数（例えば、２５６本）のワードラインから構成される。
【００２８】
メモリセルＲＥＦ１には論理“０”が記憶され、メモリセルの閾値電圧は高レベルＶＨに設定されている。一方、メモリセルＲＥＦ２には論理“１”が記憶され、閾値電圧は低レベルＶＬに設定されている。ＶＨとＶＬから、ＶＨとＶＬとの中間の電圧値であるリファレンス電圧ＶＲＥＦを決定する。データの読み出し時にはリファレンス電圧ＶＲＥＦと、主記憶領域１２の各メモリセルＣＥＬＬ１〜ＣＥＬＬｎの閾値電圧とをそれぞれ比較し、読み出された閾値電圧がリファレンス電圧ＶＲＥＦより高い場合を論理“０”、低い場合を論理“１”としてデータの読み出しを行う。
【００２９】
不揮発性のメモリセルは、データの書き込み及び消去を繰り返すことにより徐々に劣化し、同じストレスに対するメモリセルの閾値電圧の変化量も、メモリセルの劣化に応じて変化する。そこで、上記のように主記憶領域１２からのデータ読み出し時にリファレンス領域１４を参照することで、データの読み出しを安定して行うことができる。また、リファレンス領域１４は主記憶領域１２と同一の消去単位に属し、同じ回数の消去を経験する。これにより、リファレンス領域１４のメモリセルのコンディション（例えば、メモリセルの劣化度合）を、主記憶領域１２のメモリセルのコンディションと等しくすることができ、後述するようにリファレンス領域１４へのデータ書き込み時のストレス情報に基づいて、主記憶領域１２へのデータ書き込み時のストレス条件を決定することができる。データの消去後には、主記憶領域１２にデータの書き込みが行われる前に、リファレンス領域１４にデータの書き込みが行われる。
【００３０】
図１を参照に、補助記憶領域１６はリファレンス領域１４へのデータ書き込みを行った際のストレス情報と、主記憶領域１２へデータの書き込みを行う際のストレス条件とを対応させて記憶する領域である。ストレス情報とは、リファレンス領域１４のメモリセルのコンディションに対応するものであり、例えば所定のストレスを加えた場合におけるメモリセルの閾値電圧の変化量や、データ書き込み時にメモリセルに印加したストレスの回数などを含む。ストレス条件とは、データ書き込み時に主記憶領域１２のメモリセルに加えるストレスに対応するものであり、例えば書き込み電圧の大きさや、電圧を印加する時間の長さを含む。
【００３１】
アドレスデコーダ２０は、アドレス信号及び制御部１０からの制御信号の入力に応じて、データの書き込み及び読み出し対象となるメモリセルを、主記憶領域１２の中から選択する。昇圧回路２２は、制御部１０からの制御信号の入力に応じて、データの書き込み、読み出し、及び消去のための高電圧を生成する。入出力回路２４は、制御部１０、主記憶領域１２、及び外部との間でデータのやり取りを行う。
【００３２】
図３及び図４を参照に、実施例１に係る半導体装置１００の動作を説明する。図３は半導体装置１００におけるデータ消去時の制御の流れを示したフローチャートである。
【００３３】
まず制御部１０が、主記憶領域１２及びリファレンス領域１４に記憶されたデータを消去する（ステップＳ１０）。前述のように、データの消去は複数のメモリセルからなるセクタ単位で行い、例えば主記憶領域１２のセクタ１２ａ、及びそれに対応したリファレンス領域のセクタ１４ａを合わせたブロック１８に記憶されたデータを同時に一括して消去する。このとき、セクタ内の各メモリセルのストレスに対する条件を同じにするため、消去対象となるメモリセルのうち、データが書き込まれていないメモリセルに対し一度データの書き込みを行ってから消去を行うことが好ましい。
【００３４】
次に制御部１０が、リファレンス領域１４に対し、閾値電圧を確認するためのベリファイ動作を行う（ステップＳ１１）。実施例１では、リファレンス領域１４の閾値電圧を徐々に上げていき、所定の閾値電圧を超えた段階でベリファイ合格、すなわちデータの書き込みが完了したものとする。ベリファイに合格しなかった場合には、制御部１０がリファレンス領域１４の閾値電圧の変化量を測定し（ステップＳ１２）、必要に応じて書き込みストレスの条件（電圧の大きさ、電圧を加える時間の長さ等）を調整し（ステップＳ１３）、リファレンス領域１４に対しデータの書き込みを行う（ステップＳ１４）。以上、ステップＳ１２からステップＳ１４の動作を、書き込みベリファイに合格するまで繰り返し行う。
【００３５】
ステップＳ１１においてベリファイに合格した場合には、制御部１０が、ストレスによるリファレンス領域１４の閾値電圧の変化量を、ストレス情報として補助記憶領域１６に記憶する（ステップＳ１５）。以上により、半導体装置１００の消去動作が終了する。
【００３６】
図４は半導体装置１００における、主記憶領域１２に対するデータ書き込み時の制御の流れを示したフローチャートである。まず、制御部１０が補助記憶領域１６から、図３のステップＳ１５において記憶されたリファレンス領域１４の閾値電圧の変化量を読み出す（ステップＳ２０）。制御部１０は読み出された閾値電圧の変化量に基づき、主記憶領域１２に対するデータ書き込みの際のストレス条件を設定する（ステップＳ２２）。ストレス条件の設定方法については後段で詳述する。
【００３７】
次に制御部１０が、主記憶領域１２に対し、閾値電圧を確認するためのベリファイ動作を行う（ステップＳ２４）。リファレンス領域１４に対する書き込みの場合と同様、主記憶領域１２の閾値電圧を段階的に上昇させていき、閾値電圧が所定値を超えた段階でベリファイ合格とする。ベリファイに合格しなかった場合には、制御部１０が主記憶領域１２に対し、データの書き込みを行う（ステップＳ２６）。ここで、主記憶領域１２に対するデータ書き込みには、ステップＳ２２において設定したストレス条件を用いてデータの書き込みを行う。
【００３８】
以後、ステップＳ２４においてベリファイに合格するまで、ステップＳ２６におけるデータの書き込みを繰り返し行う。このとき、データの書き込みはステップＳ２２において設定されたストレス条件と同じストレス条件で行い、閾値電圧の変化量の測定及びストレス条件の変更は行わない。ステップＳ２４においてベリファイに合格した場合には、書き込み動作を終了する。
【００３９】
図４のステップＳ２２におけるストレス条件は、図３のステップ１５において補助記憶領域１６に記憶された、ストレスによるリファレンス領域１４の閾値電圧の変化量に基づいて設定する。以下、これについて説明する。
【００４０】
図５（ａ）〜（ｃ）はデータ書き込みの際のストレスによる、リファレンス領域１４の閾値電圧の変化の様子を示した図である。メモリセルに対しストレスＳＴが加えられる度に、閾値電圧が少しずつ上昇していく様子が示されている。
【００４１】
図５（ａ）はストレスレベルが小さい場合の閾値電圧の変化を示した図である。閾値電圧の変化量（Ｖｔ）が少ないため、所定の閾値電圧（Ｖｔａｒｇｅｔ）を超えるまでに何度もストレスの印加及びベリファイを繰り返さなくてはならず、データの書き込みにかかる時間が長くなってしまう。
【００４２】
図５（ｂ）はストレスレベルが大きい場合の閾値電圧の変化を示した図である。閾値電圧の変化量が大きいため、データの書き込みにかかる時間が短縮されている。しかし、データ書き込み後のメモリセルの閾値電圧が所定の閾値を大きく超えてしまう場合があり、結果としてデータが書き込まれたメモリセルの閾値電圧のばらつきが大きくなってしまう。これは、特にメモリセルを多値化する場合に問題となる。
【００４３】
図５（ｃ）は図４（ａ）及び（ｂ）の閾値電圧の変化に基づき、ストレスレベルを調節した場合の閾値電圧の変化を示した図である。まず、大きいストレスＳＴ１により目標とする閾値電圧（Ｖｔａｒｇｅｔ）付近まで閾値電圧を大きく上昇させる（Ｖｔ１）。次に、小さいストレスＳＴ２により閾値電圧を小さく上昇させ（Ｖｔ２）、目標とする閾値電圧（Ｖｔａｒｇｅｔ）を少し超えた段階でデータの書き込みを完了する。このように、ストレスのレベルを適切に設定することにより、データの書き込みにかかる時間を短縮しつつ、閾値電圧のばらつきを抑制している。
【００４４】
図６はストレスによるリファレンス領域１４の閾値電圧の変化量３０と、主記憶領域１２に対する書き込み時のストレス条件３２との対応を示した表である。制御部１０はこの表に基づき、主記憶領域１２に対する書き込み時のストレス条件を決定する。すなわち、閾値電圧の変化量３０が小さい場合（図５（ａ））には、ストレスを大きく（より高電圧を印加、またはより長時間電圧を印加）することにより、データの書き込みにかかる時間を短縮する。一方、閾値電圧の変化量３０が大きい場合には（図５（ｂ））には、ストレスを小さく（より低電圧を印加、またはより短時間電圧を印加）することにより閾値電圧が所定値（Ｖｔｈ）を大きく上回ることを抑制し、メモリセルごとの閾値電圧のばらつきを抑制している。
【００４５】
主記憶領域１２及びリファレンス領域１４は同一の消去単位に属するため、同じ回数の消去を経験する。このことから、セルのコンディション（消去時のストレスによるセルの劣化度合）はほぼ同一と推定することができるため、同一のストレスに対する閾値電圧の変化量も同一と考えられる。以上の理由から、リファレンス領域１４へのデータ書き込み時の閾値電圧の変化量に基づき、主記憶領域１２へのデータの書き込み時のストレス条件を設定することができる。ストレス条件を適切に設定することで、主記憶領域１２へのデータ書き込みにかかる時間を短縮しつつ、閾値電圧のばらつきを抑制することができる。
【００４６】
また、実施例１ではデータ書き込み時のストレス条件を決定するためのストレス情報（ストレスに対するリファレンス領域１４の閾値電圧の変化量）の測定を、データの消去の度に行うこととしている。他にも例えば、ストレス情報の測定を主記憶領域１２に対するデータ書き込みのたびに行う方法が考えられる。しかし、前述のようにデータの消去はセクタ単位で行われるのに対し、データの書き込みはそれよりも小さい単位（例えば、メモリセル単位やワード線単位）で行われる。仮にワード線単位でデータの書き込みを行う場合、１セクタ当たりのワード線の本数は２５６本であるため（図２参照）、データの消去回数に比べてデータ書き込みの回数が多くなる。その結果、データ書き込みの度にストレス情報の測定を行うと、ストレス情報の測定に大きな時間を取られることになり、データの書き込みにかかる時間がかえって増加してしまう。実施例１では、ストレス情報の測定をデータ消去の度に行うことにより、データの書き込み時間を短縮している。
【００４７】
また、データ書き込みの際のストレス条件は、リファレンス領域１４に対するデータ書き込みを行った際のストレス情報に基づいて決定される。リファレンス領域１４は、主記憶領域１２からのデータ読み出し時に参照されるリファレンス情報が記憶されるため、データ消去の度に必ず最初にデータの書き込みが行われる。このため、ストレス情報を測定するためのサンプルとするのに適している。
【００４８】
図３のステップＳ１３において、リファレンス領域１４の閾値電圧の変化量に基づき、リファレンス領域１４へのデータ書き込み時のストレス条件を調整することとしたが、このステップは省略することが可能である。すなわち、リファレンス領域１４へのデータ書き込み時には、データの書き込みが完了するまで同一のストレス条件で書き込みを行ってもよい。ステップ１３においてストレス条件を調節する場合、リファレンス領域１４へのデータ書き込み時間を短縮することができる。
【００４９】
リファレンス領域１４は、主記憶領域１２と同一の消去単位に属するものであれば、任意の場所に設けることが可能である。ただし、図１に示すように主記憶領域１２とリファレンス領域１４とが隣接して設けられていることが、データの消去を一括して行う都合上好ましい。さらに、図２に示すようにリファレンス領域１４は、主記憶領域１２と同一ワードライン上に設けられていることが、主記憶領域１２からのデータ読み出し都合上好ましい。
【００５０】
補助記憶領域１６は、データの書き込みを行う際のストレス情報及びストレス条件を記憶することができるものであれば、揮発性及び不揮発性のいずれであってもよい。不揮発性であれば電源を切った後も情報を記憶することができるためより好ましい。また、補助記憶領域１６を設けずに、主記憶領域１２の一部に上記のストレス情報またはストレス条件を記憶することも可能である。すなわち、主記憶領域１２の一部を第３記憶領域とすることで、記憶領域のスペースを節約することができる。
【００５１】
また、実施例１ではストレス情報として、リファレンス領域１４に対しデータ書き込みを行った際の閾値電圧の変化量を例に説明したが、ストレス情報はこれに限られるものではない。また、ストレス情報ではなく、ストレス情報に基づいて設定された主記憶領域１２に対する書き込み時のストレス条件を、第３記憶領域に記憶する構成としてもよい。
【実施例２】
【００５２】
実施例２はストレス情報として、第２記憶領域に対し加えられたストレスの回数を用いる例である。実施例２に係る半導体装置の構成は、実施例１（図１）と共通である。
【００５３】
図７は実施例２に係る半導体装置におけるデータ消去時の制御の流れを示したフローチャートである。まず制御部１０が、主記憶領域１２及びリファレンス領域１４に記憶されたデータを消去し（ステップＳ３０）、リファレンス領域１４に対し閾値電圧を確認するためのベリファイ動作を行う（ステップＳ３２）。ベリファイに合格しなかった場合には、リファレンス領域１４に対しベリファイに合格するまでデータの書き込みを繰り返す（ステップＳ３４）。以上の流れは実施例１と共通である。
【００５４】
ステップＳ３２においてベリファイに合格した場合には、ステップＳ３６において制御部１０が、リファレンス領域１４に対するデータの書き込みが完了するまでに加えられたストレスの回数を、ストレス情報として補助記憶領域１６に記憶する。以上により、消去動作が終了する。
【００５５】
次に実施例２に係る半導体装置における、データ書き込み時の動作について説明する。データ書き込み時の制御の流れは、実施例１（図３）と共通であり、ストレス条件の設定の方法が異なる。図８を参照に、データ消去時にリファレンス領域１４に対する書き込みが完了するまでに加えられたストレスの回数３４に対応して、ストレス条件３２がそれぞれ設定されている。制御部１０は補助記憶領域１６に記憶されたストレスの回数を読み出し、図８のテーブルをもとに主記憶領域１２に対するデータ書き込み時のストレス条件３２を決定する。
【００５６】
制御部１０は、ストレスの回数３４が少ない場合は、一回のストレスあたりのメモリセルの閾値電圧の変化量が大きいと考えられるため、ストレスのレベルが小さくなるようにストレス条件３２を設定する。逆にストレスの回数３４が多い場合は、一回のストレスあたりのメモリセルの閾値電圧の変化量が小さいと考えられるため、ストレスのレベルが大きくなるように設定する。すなわち、図８におけるストレス条件３２は、レベルＡが最もストレスのレベルが小さく（例えば、低電圧を短時間印加）、レベルＤが最もストレスのレベルが大きい（例えば、高電圧を長時間印加）。これにより、実施例１の場合と同じく、データの書き込み時間を短縮しつつ、メモリセルの閾値電圧のばらつきを抑制することができる。
【００５７】
実施例１においては、リファレンス領域１４へのデータ書き込み時に、ストレスによるリファレンス領域１４の閾値電圧の変化を測定していた。これに対し実施例２では、リファレンス領域１４に対し加えられたストレスの回数を数えるだけでよいため、ストレス情報の測定を容易に行えるという利点がある。一方、ストレス情報をより正確に測定したい場合には、実施例１のようにストレスに対する閾値電圧の変化量を測定することが好ましい。
【００５８】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５９】
【図１】図１は実施例１に係る半導体装置の構成を示したブロック図である。
【図２】図２は図１におけるメモリセルアレイの一部を拡大した回路図である。
【図３】図３は実施例１に係る半導体装置の動作を示したフローチャート（その１）である。
【図４】図４は実施例１に係る半導体装置の動作を示したフローチャート（その２）である。
【図５】図５は実施例１に係る半導体装置における、主記憶領域１２及びリファレンス領域１４の閾値電圧の変化を示したグラフである。
【図６】図６は実施例１に係る半導体装置において、リファレンス領域に対する書き込み時の閾値電圧の変化と、主記憶領域に対する書き込み時のストレス条件との対応を示した表である。
【図７】図７は実施例２に係る半導体装置の動作を示したフローチャートである。
【図８】図８は実施例２に係る半導体装置において、リファレンス領域に対する書き込み時に加えたストレスの回数と、主記憶領域に対する書き込み時のストレス条件との対応を示した表である。
【符号の説明】
【００６０】
１０    制御部
１２    主記憶領域
１４    リファレンス領域
１６    補助記憶領域
２０    アドレスデコーダ
２２    昇圧回路
２４    入出力回路
【図１】
0005280027.tif 000002
【図２】
0005280027.tif 000003
【図３】
0005280027.tif 000004
【図４】
0005280027.tif 000005
【図５】
0005280027.tif 000006
【図６】
0005280027.tif 000007
【図７】
0005280027.tif 000008
【図８】
0005280027.tif 000009