(57)【特許請求の範囲】
【請求項１】
マルチファセット・ゲートＭＯＳＦＥＴデバイスであって、
中心部分と２つの端部を備えた、歪みＳｉベース単結晶ストリップであって、前記中心部分が底面ファセットおよび上面ファセットを含むマルチファセット・チャンネル領域を備え、前記端部がソースとドレインを備える、歪みＳｉベース単結晶ストリップと、
前記底面ファセットおよび上面ファセットのチャンネル領域の各々を覆うゲート絶縁層と、
前記ゲート絶縁層の各々に接続するゲートと、
前記歪みＳｉベース単結晶ストリップの前記底面ファセットを覆うゲート絶縁層に接続するゲートと係合する絶縁層を含む支持台とを備え、
前記マルチファセット・チャンネル領域が、少なくとも２つの相対する側面ファセットを有し、前記２つの相対する側面ファセットの各々とゲート絶縁層を介して係合するゲートを備え、
前記ゲートの各々が、対応する前記ゲート絶縁層に接する第１の層を含み、前記第１の層がＳｉ：ＣまたはＳｉＧｅ：Ｃである、マルチファセット・ゲートＭＯＳＦＥＴデバイス。
【請求項２】
前記歪みＳｉベース単結晶ストリップが、ＳｉＧｅ、Ｓｉ：Ｃ、又はＳｉＧｅ：Ｃのいずれかである、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項３】
前記ソースと前記チャンネル領域が、ショットキ障壁コンタクトを形成している、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項４】
前記ゲートが、前記マルチファセット・チャンネル領域を完全に囲繞している、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項５】
前記ＭＯＳＦＥＴデバイスにおいて、前記支持台が表面を有し、電流が前記支持台の表面に対して平行に流れる、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項６】
マルチファセット・ゲートＭＯＳＦＥＴデバイスであって、
中心部分と２つの端部を備えた、歪みＳｉベース単結晶ストリップであって、前記中心部分が底面ファセットおよび上面ファセットを含むマルチファセット・チャンネル領域を備え、前記端部がソースとドレインを備える、歪みＳｉベース単結晶ストリップと、
前記上面ファセットのチャンネル領域を覆うゲート絶縁層と、
前記ゲート絶縁層に接続するゲートと、
前記歪みＳｉベース単結晶ストリップの前記底面ファセットと係合する絶縁層を含む支持台とを備え、
前記マルチファセット・チャンネル領域が、少なくとも２つの相対する側面ファセットを有し、前記２つの相対する側面ファセットの各々とゲート絶縁層を介して係合するゲートを備え、
前記ゲートの各々が、対応する前記ゲート絶縁層に接する第１の層を含み、前記第１の層がＳｉ：ＣまたはＳｉＧｅ：Ｃである、マルチファセット・ゲートＭＯＳＦＥＴデバイス。
【請求項７】
マルチファセット・ゲートＭＯＳＦＥＴデバイスであって、
中心部分と２つの端部を備えた、歪みＳｉベース単結晶ストリップであって、前記中心部分がマルチファセット・チャンネル領域を備え、前記端部がソースとドレインを備えるものである歪みＳｉベース単結晶ストリップと、
前記チャンネル領域を覆うゲート絶縁層と、
前記チャンネル領域の少なくとも２つのファセットの上に重なりかつ前記ゲート絶縁層に接続するゲートと、
前記歪みＳｉベース単結晶ストリップと係合する支持台とを備え、
前記ゲートが、前記ゲート絶縁物の上面に配置された第１の層を含み、前記第１の層がＳｉ：ＣまたはＳｉＧｅ：Ｃであり、
前記支持台が表面を有し、電流が前記支持台の表面に対して垂直に流れる、マルチファセット・ゲートＭＯＳＦＥＴデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイス寸法が減少するときにＦＥＴデバイスの性能を高めることに関する。より具体的には、本発明は、マルチファセット・ゲート構成ＭＯＳＦＥＴにおいて、ドーパント不純物がゲート絶縁物を通り抜けて拡散するのを防ぎ、端子抵抗を下げ、さらに、絶縁物上の歪みＳｉ、ＳｉＧｅ、またはＧｅ本体を使用することに関する。
【背景技術】
【０００２】
今日の集積回路は、数多くのデバイスを含む。現在のデバイス・スケーリングから生まれるより小さなより高速なデバイスは性能を向上させるために重要であるが、その上信頼性を高めるかまたは少なくとも維持することもまた極めて重要である。しかし、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ、一般に絶縁ゲート電界効果トランジスタ（ＦＥＴ）を意味する歴史的含蓄のある名前）および一般にＦＥＴデバイスが縮小化されるにつれて、技術はいっそう複雑になりさらにデバイス構造で変化し、そして、デバイスの一世代から次の世代に期待される性能向上を持続するために、新しい製造方法が必要とされている。この点に関して、最も進歩した半導体はマイクロエレクトロニクスの主要な半導体材料であるシリコン（Ｓｉ）、またはより広くはＳｉをベースにした材料である。マイクロエレクトロニクスで重要な１つのそのようなＳｉをベースにした材料は、シリコン−ゲルマニウム（ＳｉＧｅ）合金である。
【０００３】
ディープ・サブミクロン世代のデバイスにおいて性能向上を持続することは非常に困難である。デバイス性能向上を予定通りに維持するために、いくつかの手段が調査されている。これらの手段には、引っ張り歪みシリコンか圧縮歪みシリコンかどちらかを、バルクＳｉ輸送に比べて電子および正孔のキャリア移動度が増した基本半導体デバイス材料として使用することがある。さらなる向上は、ＳｉをＧｅと合金させることで達成することができる。その上、さらに一般的に使用される方法は、埋込み絶縁層で半導体基板から分離された半導体層にデバイスを作ることである。最も一般的には半導体層はＳｉであるので、ＳＯＩ（Ｓｉオン・インシュレータ）という専門用語が一般的に使用されており、埋込み絶縁物はＳｉＯ２であり、ＢＯＸ（埋込み酸化物）という名前をもたらしている。しかし、ディープ・サブミクロンＭＯＳＦＥＴデバイスで最高限度の性能を達成するには未だ多くの未解決の問題がある。
【０００４】
絶え間のないデバイス小型化の要求条件で要求されるように、ゲート絶縁物が薄くなるにつれて、ドープ不純物がゲート絶縁物、一般にＳｉＯ２層、を貫通するという問題がある。最適デバイス設計のために、ゲートは一般にポリシリコンで作られ、このポリシリコンは、デバイス自体と同じ導電型にドープされる。そのようなドーピングで、デバイスのチャンネル領域に対するゲートの結果として得られる仕事関数によって、デバイスの閾値が最適に設定されるようになる。したがって、Ｎ型デバイスはＮドープ・ゲートを必要とし、Ｐ型デバイスはＰドープ・ゲートを必要とする。デバイス製造の高温中に、ゲート・ドープ種は、最も問題のあるのはボロン（Ｂ）であるが、リン（Ｐ）のような他のものも、薄いゲート絶縁物を容易に貫通し、デバイスを破壊する。現代の高性能デバイスのゲート絶縁物は、一般に、厚さが約３ｎｍより薄い必要がある。このドーパント貫通を防ぐことは、より薄いゲート絶縁物の実現において重要なステップであるかもしれない。
【０００５】
本発明において、チャンネル領域のようなデバイスのクリティカルな部分を具備している歪み単結晶層がＳｉＧｅ層と呼ばれるとき、本質的に純粋なＳｉまたはＧｅはこの専門用語の中に含まれることは理解される。
【０００６】
高デバイス性能のために、オンしたデバイスの抵抗はできるだけ小さくなければならない。デバイスが小さくなるにつれて、デバイス自体の固有抵抗は減少するが、他のいわゆる寄生抵抗に注意しなければならない。１つのそのような抵抗は、デバイスのソース端子で生じる。ソース抵抗およびドレイン抵抗の両方を最小限にするために、これらのデバイス領域は、デバイス製造中に、一般に打ち込みが行なわれ、それからシリサイド化される。しかし、シリサイド化のプロセス中に余りにも多くのＳｉを消耗することは、シリサイド化自体の欠点であり、またシリサイド化自体の欠点の原因となっている。デバイスが故意に絶縁物の上の薄いデバイス層に作られるＳＯＩ技術では、この問題は特に深刻である。シリサイド形成で、ソースおよびドレイン領域の薄いデバイス層のすべての部分が容易に消耗される。したがって、特にソースおよびドレイン領域で半導体層をより厚くする必要があり、またはソース抵抗の効果を軽減する他の手段を見出す必要がある。
【０００７】
ゲート長を短くするにつれて、いわゆる短チャンネル効果、最も顕著には「ドレイン誘起障壁低下（ＤＩＢＬ）」が、小型化の厳しい障害となる。デバイスの基本的な構造変化を導入して、結果として多ゲートを使用することで、これらの効果を軽減することができる。しかし、この方法は、他の高性能技術と適切に結合された場合にだけ所望の性能向上をもたらすことができるので、依然として解決策を求める問題である。
【０００８】
よく知られていることであるが、炭素（Ｃ）は、ＳｉとＳｉＧｅの両方の材料およびデバイスでドーパント拡散の抑制剤として作用することができる。例えば、エッチ・ジェイ・オステン（H.J.Osten）等は、ＩＥＥＥ  ＢＣＴＭ７．１、１９９９年、１０９〜１１６頁の「高周波用途の炭素ドープＳｉＧｅへテロ接合バイポーラ・トランジスタ（Carbon Doped SiGe Heterojunction Bipolar Transistors for High Frequency Applications）」という名称の論文で、低炭素濃度（＜１０２０原子／ｃｍ３）で、高性能ＳｉＧｅへテロ接合バイポーラ・トランジスタを実現するために、炭素に富むＳｉＧｅ：Ｂ層の歪みまたはバンド配列に影響を及ぼすことなく、硼素の外方拡散を著しく抑制することができることを明らかにした。同様に、ラッカ（Rucker）等は、ＩＥＤＭ、１９９９年、３４５〜３４８頁の「炭素ドープドＳｉおよびＳｉＧｅにおけるドーパント拡散：物理モデルおよび実験検証（Dopant Diffusionin C-doped Si and SiGe:Physical Model and Experimental Verification）」という名称の論文で、炭素ドーピングを使用して、硼素の過渡的な増速拡散（ＴＥＤ）挙動を抑制する上にリン拡散も抑制することができることを示した。Ｓｉ堆積中にＵＨＶ−ＣＶＤのような適切な技術を用いて、他の炭素ドーピングまたは成長方法としばしば関連している残留酸素汚染のない状態で、炭素を単結晶Ｓｉ膜または多結晶Ｓｉ膜中に数パーセントまで組み込むことができる。結果として得られた材料Ｓｉ：Ｃは、実質的に、硼素またはリンのような電気的に活性な不純物の拡散に対する阻止層である。堆積中にＳｉＧｅに炭素を組み込んで、ＳｉＧｅ：Ｃ膜を生じさせるときにも、この方法を使用することができる。ＵＨＶ−ＣＶＤを用いて、ほぼ１０％の炭素含有率までＳｉ：ＣまたはＳｉＧｅ：Ｃの極薄デバイス品質層を堆積することができる。ドープ層の堆積前にそのようなドーパント障壁層をゲート絶縁物上に形成することは、ゲート絶縁物の下のチャンネル領域を保護するという所望の効果を有し、デバイスの電気的特性をだめにすることはない。エッチング挙動またはパターン形成の観点から、Ｓｉ：ＣおよびＳｉＧｅ：Ｃの特性は純粋なＳｉとほとんど同じであるので、Ｓｉ：ＣまたはＳｉＧｅ：Ｃ層は、標準的なＭＯＳＦＥＴ製造の一般的なもの以外に追加のパターン形成またはエッチング・ステップのような特別な処理を必要としない。Ｓｉ：ＣまたはＳｉＧｅ：Ｃは、一般にドープされたポリシリコンであるゲート材料のバルクを堆積する直ぐ前に、一面すなわち境界のないやり方で堆積することができる。
【０００９】
最先端デバイスは浅いソース／ドレイン接合を有する浅い構造であり、シリサイドが接合を突き抜ける危険性があるので、シリサイド化前にソースおよびドレイン領域の上の半導体の厚さを増すことが非常に望ましい。選択エピタキシャル成長は、特にＲＴ−ＣＶＤでは十分に開発された技術であるが、歪みＳｉおよびＳｉＧｅ層のＵＨＶ−ＣＶＤ製造で実現することも可能である。そのような選択性は、所望の領域に追加の材料を堆積する際に非常に有効である。一般的なＭＯＳＦＥＴデバイス製造の多くのステップの中に、ゲートおよびソース／ドレイン領域がいわゆる自己整合シリサイド化プロセスにかけられる箇所がある。このことは、ウェーハ上には多数の異なる露出面があるかもしれないが、マスクする必要なく、シリサイド化プロセス自体が、堆積する所望の領域を選択するようなやり方で、大抵は露出した半導体表面で実施されることを意味する。さらに、選択ＣＶＤプロセスは、ソース、ソースとドレインの上だけ、またはその上ゲートとコンタクトおよびポリシリコン配線のような他の所望部分とに堆積するように調整することができる。Ｎｉ、Ｃｏ、Ｉｒ、Ｔｉ、Ｗ、およびＰｔのようなシリサイド化金属を堆積する直ぐ前にそのような選択堆積を用いて、ソースまたはドレインあるいは両方の所望領域ぴったりに半導体材料を厚くする。次のシリサイド化のステップは、今や、金属シリサイドの完全な消耗および最終形成のためにより多くの半導体材料を利用することができる。
【００１０】
絶えざるデバイス高性能化を求める道に沿ってＭＯＳＦＥＴデバイスを縮小化することは、現在ＣＭＯＳデバイス技術にとって確立された案内原理である。しかし、デバイスがナノメートル領域に縮小されたとき短チャンネル効果（ＳＣＥ）が大きな問題兼関心事になるので、直接的な縮小化には限界がある。この問題の提案された解決法は、マルチファセット・ゲート・デバイスを使用することである。そのようなデバイスは、単純に、１つの面で伝導するのではなく、デバイス本体の１以上の側面すなわちデバイス本体の表面のファセットで伝導する平面構造である。マルチファセット・ゲート・デバイスは通常の平面デバイスよりもさらに縮小することができる理由は、比較的複雑であるが、既に技術文献で与えられている。例えば、エッチ・エス・ピー・ワン（H.-S.P.Wong）等による１９９８年、ＩＥＤＭ技術要約（IEDM Tech Dig.）、４０７〜４１０頁の「２５ｎｍチャンネル長世代におけるダブル・ゲート、接地面、および単一ゲート超薄ＳＯＩＭＯＳＦＥＴのデバイス設計考察（Device Design Consideration for Double-Gate, Ground-Plane, and Single-Gated Ultra-Thin SOIMOS FET's at the 25nm Channel Length Generation）」で述べられている。
【００１１】
ＭＯＤＦＥＴ（変調ドープＦＥＴ）デバイスは、高性能に向けての他の手段を提供する。そのようなものとしてのＭＯＤＦＥＴデバイスは当技術分野で知られている。しかし、マルチファセット・ゲートＭＯＳＦＥＴを作る際に使用されるウェーハ搬送のような同じ技術を使用して、新規なＭＯＤＦＥＴデバイス・オン・インシュレータ（MODFET devices on insulator）を作ることができる。介在する導電性または半導体性バッファ層なしに絶縁物の直ぐ上の歪みＳｉをベースにした層に、この新規なＭＯＤＦＥＴは具備される。特定の材料または層にデバイスを具備する（hosting）という用語は、デバイスのクリティカルな部分、すなわち例えばＭＯＳまたはＭＯＤＦＥＴデバイスのチャンネルのようなキャリア特性に主に敏感な部分が、その特定の材料または層に存在し、その特定の材料または層で構成され、その特定の材料または層に収納されていることを意味する。
【００１２】
高性能ＭＯＳＦＥＴデバイスの主題に関する特許および出版物は多数ある。これらは、ＭＯＳＦＥＴ性能を向上させるいくつかの態様を扱っているが、本発明の全範囲を教示しているものはない。次の文献は、本発明の背景試料を与える。
【００１３】
ディ・カナペリ（D.Canaperi）等の「水素誘起層移動技術による歪みＳｉ／ＳｉＧｅオン・インシュレータの作製（Preparation of Strained Si/SiGe onInsulator by Hydrogen Induced Layer Transfer Technique）」という名称の米国特許第６，５２４，９３５号は、歪み層堆積および水素誘起層移動（スマートカット（Smart Cut））を教示するが、本発明を教示していない。
【００１４】
「低欠陥密度／任意格子定数へテロエピタキシャル層」という名称のレガウス（LeGoues）等の米国特許第５，６５９，１８７号に記載されているように、ＳｉＧｅ層の形成を進めることができる。
【００１５】
引っ張り歪みＳｉＧｅ層の製造および、ＳｉおよびＳｉＧｅとともに炭素を使用することは、２００２年２月１１日に出願されたジェイ・オー・チュー（J.O.Chu）等による「ＵＨＶ−ＣＶＤで作られた歪みＳｉをベースにした層およびデバイス（Strained Si based layer made by UHV-CVD,and Devices Therein）」という名称の米国特許出願第１０／０７３５６２号（ＩＢＭ事件整理番号ＹＯＲ９２００１０５７３ＵＳ１）で教示されているが、この出願は本発明を教示していない。
【００１６】
同じ絶縁物上に引っ張り歪みＳｉＧｅ層と圧縮歪みＳｉＧｅ層の両方を製造すること、および超薄歪み層オン・インシュレータ（ultra thin strained layers on insulator）を実現する方法は、２００３年３月１５日に出願された、ジェイ・チュー（J.Chu）による「マイクロエレクトロニクス用の二重歪み状態ＳｉＧｅ層（DualStrain-State SiGe Layers for Microelectronics）」という名称の米国出願第１０／３８９，１４５号（ＩＢＭ事件整理番号ＹＯＲ９２００１０６３０ＵＳ１）で教示されているが、この出願は本発明を教示していない。
【００１７】
隆起状ソース／ドレインの形成は、「隆起状ソースおよびドレイン領域を有するＭＯＳＦＥＴ（Mosfet with raisedsource and drain regions）」という名称のチョイ（Choi）等の米国特許第６，０６３，６７６号に記載されているが、この特許は本発明を教示していない。
【００１８】
ＳＯＩ上のダブル・ゲートＭＯＤＦＥＴの製造は、「ダブル・ゲートを有するＳＯＩデバイスおよびその製造方法（SOI device with double gate and method for fabricating the same）」という名称のキム（Kim）等の米国特許第６，３５２，８７２号で教示されているが、この特許は本発明を教示していない。
【００１９】
後述する本発明の好ましい実施例では、説明したデバイス改良をもたらす製造ステップは、ＵＨＶ−ＣＶＤプロセスによって、好ましくは、「半導体デバイス用の高度統合化学気相成長法（Advanced Integrated Chemical Vapor Deposition(AICVD) for SemiconductorDevices）」という名称のジェイ・チュー（J.Chu）等の米国特許第６，０１３，１３４号に記載されているようなＡＩＣＶＤシステムで行われる。
【００２０】
ＭＯＤＦＥＴデバイスは以前に、デバイス特性のために層の組成が調整されたＳｉＧｅ層に作られた。そのようなものは、「歪みＳＩ／ＳＩＧＥへテロ構造層を使用した相補型金属酸化物半導体トランジスタ論理（Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers）」という名称のケイ・イスメイル（K.Ismail）およびエフ・スターン（F.Stern）の米国特許第５，５３４，７１３号の発明であり、ここに、ＭＯＤＦＥＴ構造およびそれの製造の詳細を見出すことができる。しかし、この特許は本発明を教示しておらず、ここではデバイスを具備する層は絶縁物の直ぐ上にある。
【００２１】
【特許文献１】米国特許第６，５２４，９３５号
【特許文献２】米国特許第５，６５９，１８７号
【特許文献３】米国特許出願第１０／０７３５６２号
【特許文献４】米国出願第１０／３８９，１４５号
【特許文献５】米国特許第６，０６３，６７６号
【特許文献６】米国特許第６，３５２，８７２号
【特許文献７】米国特許第６，０１３，１３４号
【特許文献８】米国特許第５，５３４，７１３号
【特許文献９】米国特許出願、２００１年４月２０日出願、ジェイ・オー・チュー（J.O.Chu）、「ＵＨＶ−ＣＶＤによるＳｉへのＳｉ１−ｘ−ｙＧｅｘＣｙおよびＳｉ    １-ｙＣｙ合金層のエピタキシャルおよび多結晶成長（Epitaxial and Polycrystalline Growth of Si1-x-yGexCy and Si1-yCy Alloy Layers on Si by UHV-CVD）」
【特許文献１０】出願第１０／０７３５６２号
【特許文献１１】出願第１０／３８９，１４５号
【非特許文献１】エッチ・ジェイ・オステン（H.J.Osten）他、「高周波用途の炭素ドープＳｉＧｅへテロ接合バイポーラ・トランジスタ（Carbon Doped SiGe HeterojunctionBipolar Transistors for High Frequency Applications）」、ＩＥＥＥ  ＢＣＴＭ７．１、１９９９年、１０９〜１１６頁
【非特許文献２】ラッカ（Rucker）他、「炭素ドープドＳｉおよびＳｉＧｅにおけるドーパント拡散：物理モデルおよび実験検証（Dopant Diffusion in C-doped Si and  SiGe: Physical Model and Experimental Verification）」、ＩＥＤＭ、１９９９年、３４５〜３４８頁
【非特許文献３】エッチ・エス・ピー・ワン（H.-S.P.Wong）他、「２５ｎｍチャンネル長世代におけるダブル・ゲート、接地面、および単一ゲート超薄ＳＯＩＭＯＳＦＥＴのデバイス設計考察（Device Design Consideration for Double-Gate, Ground-Plane, and Single-Gated Ultra-Thin SOI MOSFET's at the 25nm Channel Length Generation）」、１９９８年、ＩＥＤＭ技術要約（IEDM TechDig.）、４０７〜４１０頁
【非特許文献４】エス・エー・リストン（S.A.Rishton）他、「自己整合ショットキ・ソース／ドレインおよび低抵抗Ｔゲートによる新しい相補型金属酸化物半導体技術（New Complementary Metal-Oxide Semiconductor Technology with Self-Aligned Schottky Source/Drain and Low-resistance T Gates）」、真空科学技術誌（J.Vac.Sci.Tech.）、Ｂ１５（６）巻、１９９７年、２７９５〜２７９８頁
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、ドーパント拡散障壁として作用するようにゲート絶縁物の直ぐ上にＳｉ：ＣまたはＳｉＧｅ：Ｃ層を堆積して、ドーパント不純物がゲート絶縁物を貫通するのを防止することである。
【００２３】
本発明の目的は、選択堆積によってソース／ドレイン接合を隆起状にする技術を、ゲート絶縁物の上にＳｉ：ＣまたはＳｉＧｅ：Ｃを形成する技術および絶縁物デバイス材料の上に高性能歪みＳｉＧｅを使用する技術と組み合わせることである。
【００２４】
本発明のさらに他の目的は、歪みＳｉまたはＳｉＧｅオン・インシュレータ（strained Si or SiGe on insulator）技術と、マルチファセット・ゲート技術と、エピタキシャル・ゲート酸化物堆積で可能になる超平滑チャンネル界面とを組み合せて得られる高性能超短デバイスを提供することである。
【課題を解決するための手段】
【００２５】
さらに本発明は絶縁物上の歪みＳｉをベースにした層に具備されたデバイスを教示し、このデバイスは４００°Ｋから５°Ｋまで動作することができる。また、本発明は、そのようなデバイスで機能するプロセッサを教示する。大体の範囲の高温限界である４００°Ｋは、ここに開示される高性能技術で実現可能であるが、最適ＦＥＴ性能に最も好ましいものではない。高性能は、歪みデバイス層、ＳＯＩ技術、また低温動作と関連する。デバイス性能（ＦＥＴ型デバイスの）は温度の低下とともによくなる。低温でデバイスの最適性能を得るためには、デバイスは、低温動作のために既にデバイス設計されていなければならない。低温動作のために最適化されたそのようなデバイス設計は、従来技術でよく知られている。低温高性能ＦＥＴ動作に望ましい温度範囲は、約２５０°Ｋと７０°Ｋの間である。４００°Ｋから５°Ｋまでの範囲での動作のためのデバイス設計を、ＳＯＩ技術および絶縁物の直ぐ上の引っ張りおよび圧縮の両方の歪みデバイス層と組み合わせて、本発明は最高性能のデバイスおよびプロセッサを目ざす。歪み層が絶縁物の直ぐ上にあるデバイスは、低キャパシタンスのために、低温動作に特に適している。また、マルチファセット・ゲート・デバイスは、比較的大きな表面を有し、このことは、低温動作の他の利点であるソース／ドレイン抵抗の減少に役立つ。ここで開示される高性能デバイスのいくつかのようにショットキ接合電極が使用される全ての場合が、低温動作で有利になる。
【００２６】
通常ＳｉＯ２であるゲート絶縁物の厚さが縮小化され、すなわち５〜１０ｎｍよりも薄いので、デバイス製造プロセスの一部であるアニールまたは急速熱アニール（ＲＴＡ）のプロセス中に、ゲート絶縁物上のポリシリコン層中に最初あったドーパントがゲート絶縁物を通り抜けてＭＯＳＦＥＴ本体のチャンネル領域中に拡散するという傾向が強い。チャンネル領域中のこのドーパントは、デバイスの性能を劇的に劣化させるかもしれない。１００ｎｍデバイスの場合ゲートのドーピング・レベルは、非常に高いレベル、すなわち＞１０２１／ｃｍ３でなければならない。一般的なＰ型ドーパント硼素（Ｂ）は、最もゲート絶縁物を貫通しやすい。
【００２７】
実験的に分かったことであるが、ゲート・スタックが、ＳｉＯ２の上の薄いＳｉ：Ｃの次に高濃度硼素ドープ・ポリシリコン層が続いている２層で作られたとき、１０００℃、６０秒間のＲＴＡを使用してゲートをアニールした後で、Ｐ++ポリシリコン層から多量の硼素がポリＳｉ：Ｃ障壁層内に「捕獲」され、非常に少量のドーパントが酸化物を通り抜けて拡散した。他方で、ポリＳｉ：Ｃ層が存在しなかったとき、Ｐ++ポリシリコン層からの硼素ドーパントは、予想通りにゲート酸化物を貫通した。デバイス品質のポリＳｉ：ＣまたはポリＳｉＧｅ：Ｃ膜を成長させる能力は、好ましい炭素前駆物質としてエチレンを使用する新しく開発されたＵＨＶ−ＣＶＤ炭素プロセスによってもたらされたものである。このＵＨＶ−ＣＶＤ炭素プロセスでは、炭素成長プロセス中に残留酸素汚染物が存在することはなく、すなわち取り込まれることはない。ＵＨＶ−ＣＶＤによるデバイス品質のポリＳｉ：ＣまたはポリＳｉＧｅ：Ｃの成長は、２００１年４月２０日に出願されたジェイ・オー・チュー（J.O.Chu）による「ＵＨＶ−ＣＶＤによるＳｉへのＳｉ１−ｘ−ｙＧｅｘＣｙおよびＳｉ１-ｙＣｙ合金層のエピタキシャルおよび多結晶成長（Epitaxial and Polycrystalline Growth of Si1-x-yGexCy and Si1-yCy Alloy Layers on Si by UHV-CVD）」という名称の米国特許出願（ＩＢＭ事件整理番号ＹＯＲ９２００１０３０８ＵＳ１）にさらに説明されている。今や、Ｐ＋＋ポリシリコンおよびポリＳｉ：Ｃ層を酸化物層の上に境界の無いやり方で成長させることができる。さらに、この薄いポリＳｉ：ＣまたはポリＳｉＧｅ：Ｃ障壁層を追加することは、ゲート電極の抵抗または電気的特性に余り影響を及ぼさない。ポリＳｉＧｅ：Ｃ障壁層を使用する実施例では、ゲート電極の全体的な抵抗率は、ゲート・スタックにゲルマニウムが存在することによって改善される。
【発明を実施するための最良の形態】
【００２８】
図１、２、３および４は、支持台の表面に対して平行な電流の流れを有する、マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータ（strained Si based monocrystalline MOSFET on insulator）の実施例を模式的に示す。図１および２は、歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータの２つの図を示し、ここで、ゲート５００は、Ｓｉをベースにしたひずんだストリップ（strained strip）のチャンネル領域の底面ファセットおよび上面ファセットに２つの電極を備える。歪みＳｉベース単結晶ストリップは、一般に、Ｓｉ、ＳｉＧｅ、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ、または、ほとんど純粋に近いＧｅである。このデバイスのデバイス電流の方向は、太い矢印５０１で示し、支持台５９５、５９０の表面５９６および底面電極５００に対して平行な方向である。ここで、支持台は、Ｓｉをベースにしたひずんだストリップまたは層部分と接続しているその面である表面５９６を有する。このことは、デバイスはいわゆる「水平構成」であることを示している。図１は、デバイスの側面図を示し、図２は、図１の破線「ａ」に沿った断面図である。この実施例で、歪みＳｉベース単結晶ストリップ５１０は、それのファセットすなわち側面のうちの２つにチャンネル領域を有する。１つは底面ファセット５１１であり、このファセットは前記の支持台に付着するものであり、もう１つのチャンネル領域は上面ファセット５１２の少なくとも１つにあり、側面ファセット５１３（図４）はデバイス動作に参加していない。全デバイスは、上層に絶縁物層５９５を有する基板５９０、一般にＳｉに載っている。デバイスはダブル・ゲートであり、ゲート５００は、マルチファセットのひずんだ本体５１０の２つのファセットに２つの電極を有し、チャンネル領域５１１および５１２の上に重なりかつゲート絶縁物と接続している。このデバイスでは、層５９５、５９０、および絶縁物５９５と係合するゲート電極５００は、ともに支持台を形成している。
【００２９】
ゲート絶縁物は、ひずんだ本体の上に成長されチャンネル領域に接続するエピタキシャルＳｉＯ２層５２０を備え、このエピタキシャルＳｉＯ２層５２０は、ゲート絶縁物と歪みＳｉベース単結晶ストリップとの間に最高品質の界面を実現するように作用する。エピキシャルＳｉＯ２層は一般に２ｎｍよりも薄い厚さであり、通常追加の絶縁層５３０で覆われている。この絶縁層５３０は、大部分がエピタキシャルでないすなわちアモルファスのＳｉＯ２である。図において、層５２０および５３０はともにゲート絶縁物を構成するが、当業者は認めることであるが、層５３０自体は複合層状構造であることができ、または、他の状況では、層５３０は完全に省略することができる。図５を見ると、２本の太い破線の間のストリップ５１０の領域は２つのゲートの間にあるものである。ゲートの影響を受けないデバイスのそれらの側面は、一般に、ＳｉＯ２のような不動態化絶縁物によってまたはそれどころかエア・ギャップによって覆われて、それらの側面は電気的に中性にされる。不動態絶縁物は当技術分野でよく知られているので、図にはこの不動態絶縁物を示さない。本体のゲート制御領域以外で、ストリップはそれぞれソースおよびドレイン５４０に作られることになる。ソース／ドレイン形成の方法は、当技術分野でよく知られている。低ソース／ドレイン抵抗を保証するために、領域５４０は、一般に打ち込みが行なわれその後でシリサイド化される。図２において、同じ構造を９０°だけ回転して、破線の中心線「ａ」に沿った断面図で示す。ここでデバイス電流の方向５０１は図面の面に対して垂直であり、デバイス電流の流れの方向を示す矢印５０１は、遠近法で矢尻から見て、同心の円として描かれている。もちろん、デバイス電流は、支持台５９６の表面に対して平行である。
【００３０】
図３および４は、歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータの２つの図を示し、ゲート５００は、Ｓｉをベースにしたひずんだストリップの側面ファセットのチャンネル領域に２つの電極を備える。このデバイスのデバイス電流の方向は、太い矢印５０１として示し、支持台５９５、５９０の表面５９６に対して平行である。図４は、少なくとも２つの相対する側面ファセット５１３および、この２つの相対する側面ファセット５１３と係合する２つの別個のゲート電極５００を示す。デバイス電流の方向は矢印５０１で示し、この電流は支持台５９５および５９０の表面５９６に対して平行である。このデバイスは、いわゆる「水平構成」であると考えられる。図３および４に模式的に示すマルチファセット・デバイス構成は、当技術分野でフィンＦＥＴ（ＦｉｎＦＥＴ）デバイス構成と呼ばれることもある。
【００３１】
歪みＳｉまたはＳｉＧｅストリップ５１０または、一般に、図１１の５７０のような歪みＳｉをベースにした材料層の製造の詳細、および付着手段によってストリップを支持台に係合させる方法は、以下の文献に見出すことができる。すなわち、２００２年２月１１日にジェイ・チュー（J.Chu）等により出願された出願第１０／０７３５６２号（ＩＢＭ事件整理番号：ＹＯＲ９２００１０５７３ＵＳ１）および２００３年３月１５日にジェイ・チュー（J.Chu）により出願された出願第１０／３８９，１４５号（ＩＢＭ事件整理番号：ＹＯＲ９２００１０６３０ＵＳ１）に見出すことができる。簡単に言うと、歪みＳｉ、ＳｉＧｅ、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ、またはＧｅ層を第１の基板および支持台の上に成長させ、それから支持台に移す。支持台は、第２の基板５９０、絶縁物５９５であり、また、いくつかの実施例では、絶縁物５９５に載っているゲート５００のその部分である。支持構造は、選択エッチングを使用して歪みＳｉまたはＳｉＧｅ層から取り除く。歪みＳｉまたはＳｉＧｅ層に接する薄い純粋なＳｉ層または薄い純粋なＧｅ層は、支持構造がエッチング剤で消耗されるやいなやエッチングの停止で中心的な役割をする。層移送の前に成長した、歪みＳｉまたはＳｉＧｅ層の上面のエピタキシャル酸化物層は、新しい支持台への付着力を向上させることができ、また歪みＳｉまたはＳｉＧｅ層の歪み状態を保つのに役立つ。このエピタキシャル酸化物層は、いくつかの実施例では、ゲート絶縁物５２０の一部に変わる。エピタキシャル酸化物層の上面に追加の絶縁物を付けることもでき、そのときこの追加の絶縁物は、支持台に面する層５３０のその部分になる。マルチファセット・デバイスのいくつかの実施例では、層移送を受け取る基板、すなわち第２の基板、すなわち支持台の一部であるものは、ポリシリコン、または金属一般にはシリサイド、またはこの２つの組合せで支持台の上面に用意される。このポリシリコン／金属層はマルチファセット・ゲートの一部になる。図１および２の実施例では、このポリシリコン／金属層は、ゲート５００の底面ゲート電極になることになっている。歪みＳｉまたはＳｉＧｅのストリップまたは層を支持台に付着する手段が、エピタキシャル酸化物、または多結晶Ｓｉ、またはシリサイドを含まない実施例があり得る。そして、付着手段はただ単に、層移送ステップ中に、一般にＳｉＯ２である絶縁物と歪みＳｉをベースにした材料ストリップまたは層との間に形成された付着界面である。
【００３２】
層移送およびエッチングによる支持構造の除去が行われ、支持台上か絶縁物層の直ぐ上かどちらかに歪みＳｉをベースにした材料すなわち層が得られると、所望のマルチファセット・ゲート構成を有するひずんだ本体ストリップの製造は、シリコンＣＭＯＳデバイス製造および集積化の技術分野でよく知られている手順に基づいて容易に実現することができる。対照的に、マスキング、パターン形成、ウェット・エッチングによるエッチング、反応性イオン・エッチング（ＲＩＥ）によるエッチング、または最終デバイス構造を作るために使用される多くの同様なステップの様々な組合せが当技術分野でよく知られているが、ゲート準備の一部として拡散障壁のためにＳｉ：ＣまたはＳｉＧｅ：Ｃを堆積するような新規なステップが本発明の一部である。
【００３３】
図５および６は、マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの他の実施例を側面図および断面図で示し、電流の流れは支持台の面に対して平行である。図５は、このデバイスの側面図を示し、図６は、図５の破線の中心線「ａ」に沿った断面図である。図１および２に示す実施例は、ここではゲートが歪みＳｉをベースにした本体を完全に囲繞している点で、図１、２、３および４のものと異なっている。ゲートは、本体のまわりに一種のベルトを形成する。したがって、図５の側面図では、本体５１０は見えない。側面から、ゲート５００およびソース／ドレイン領域５４０だけが見える。デバイス電流の方向は矢印５０１で示される。この矢印５０１は、支持台５９５および５９０の表面５９６に対して平行である。全ての態様および製造上考慮すべき事項は、図１、２、３および４に示す実施例に関係して説明したものと同じである。図５および６のデバイスはまた「水平構成」である。
【００３４】
図７および８は、マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータのさらに他の実施例を側面図および断面図で模式的に示し、電流の流れは支持台の面に対して平行である。図７は、このデバイスの側面図を示し、図８は、図７の破線の中心線「ａ」に沿った断面図である。図７および８に示す実施例は、ここではゲートが、１つのファセットすなわち支持台に付着するそのファセットを除いて、ストリップの全てのファセットと係合している点で図５および６のものと異なっている。この実施例では、支持台はポリシリコンまたは金属層を含まない。図７および８の支持台は、基板５９０と絶縁物層５９５だけを含む。図７および８は、支持台に付着するファセットである本体５１０の底面ファセットに、薄いエピタキシャル酸化物を示さない。この実施例では、歪みＳｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅ：Ｃ、ほとんど純粋なＧｅ、またはほとんど純粋なＧｅ：Ｃのストリップは、そのようなエピタキシャル酸化物を含むかもしれないし、または含まないかもしれない。そのような酸化物は、新しい支持台に対する付着力を向上させるために望ましく、また歪みＳｉまたはＳｉＧｅ層の歪み状態を保つのに役立つこともができる。しかし、この実施例では、底面ファセットにゲート電極がないので、ゲート絶縁物およびしたがってエピタキシャル酸化物は必要でない。デバイス電流の方向は、矢印５０１で示される。この矢印５０１は、支持台５９５および５９０の表面５９６に対して平行である。全ての態様および製造上考慮すべき事項は、図１、２、３、および４に示す実施例に関係して説明したものと同じである。図７および８のデバイスは、また、「水平構成」である。
【００３５】
図９は、マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示し、電流の流れは支持台の面に対して垂直である。この実施例は、マルチファセット・チャンネル領域（ゲートのために見えない）を完全に囲繞するゲート５００を有する。このデバイスのデバイス電流の方向は、太い矢印５０１として示し、支持台５９５、５９０の表面５９６に対して垂直方向である。このことは、このデバイスがいわゆる「縦構成」であることを示す。図９のマルチファセット・ゲートを有するこの歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータの実施例は、その向きを別として、他の態様およびそれの製造において、図５および６に示す実施例と実際的に全く同じである。
【００３６】
図１０は、マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの他の実施例を模式的に示し、電流の流れは支持台の面に対して垂直である。このデバイスはダブル・ゲートであり、ここでゲート５００は、マルチファセットのひずんだ本体５１０の２つの側面ファセット５１３に２つの電極を有し、チャンネル領域の上に重なりかつゲート絶縁物５２０および５３０と接続している。このデバイスのデバイス電流の方向は、太い矢印５０１として示し、支持台５９５、５９０の表面５９６に対して垂直な方向である。このことは、このデバイスがいわゆる「縦構成」であることを示す。図１０のマルチファセット・ゲートを有するこの歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータの実施例は、その向きを別として、他の態様およびそれの製造において、図３および４に示す実施例と実際的に全く同じである。図１０に模式的に示すマルチファセット・デバイス構成は、「縦型フィンＦＥＴ（ＦｉｎＦＥＴ）」デバイス構成と呼ぶことができる。
【００３７】
電流輸送能力を高めるために、一般的なマルチファセット・ゲート構造では、多指ゲート構成を使用することができる。
【００３８】
これらの実施例の全てで、図１ないし図１１に示すように、ソース・ドレイン形成で部分実施が可能である。デバイス・チャンネルが本当に短くほぼ５０ｎｍより短いとき、ソース・チャンネル間接合にショットキ障壁コンタクトを使用するのが有利であるかもしれない。自己整合ショットキ・ソースおよびドレインを有するＣＭＯＳデバイスを製造するプロセスは、真空科学技術誌（J.Vac.Sci.Tech.）、Ｂ１５（６）巻、１９９７年、２７９５〜２７９８頁のエス・エー・リストン（A.Rishton）等による「自己整合ショットキ・ソース／ドレインおよび低抵抗Ｔゲートによる新しい相補型金属酸化物半導体技術（New Complementary Metal-Oxide Semiconductor Technology with Self-Aligned Schottky  Source/Drain and Low-resistance T Gates）」という名称の論文に述べられている。したがって、全てのこれらのマルチファセット・デバイスにおいて、ソースまたはソース／ドレインのシリサイド化プロセスは、シリサイドがチャンネル領域と接触するまで進行するようになることがあり、それによって、シリサイドが実際にソース／ドレイン接合の全てを消耗してしまう。このプロセスで、ドレイン接合はショットキ障壁コンタクトに変わるかもしれないし、または変わらないかもしれないが、どちらも許容できる。というのは、ドレイン接合抵抗は、デバイス性能にとってソース接合抵抗ほどに重要でないからである。同様に、通常（低抵抗）のシリサイド化プロセスを同じようにドレイン領域に維持しながら、ソース領域だけに所望のショットキ障壁コンタクトを作るために、選択的なまたは連続した２ステップのソース／ドレイン・シリサイド化プロセスが使用されるかもしれない。
【００３９】
図１１は、絶縁物の直ぐ上の歪みＳｉをベースにした層に具備されたＭＯＤＦＥＴデバイス６０１を模式的に示す。図１１は、ＭＯＤＦＥＴデバイス６０１の詳細を説明しない。その理由は、そのようなデバイスは当技術分野でよく知られているからである。Ｓｉをベースにしたひずんだ材料の特有の材料環境でのＭＯＤＦＥＴの製造は、例えば、「歪みＳＩ／ＳＩＧＥへテロ構造層を使用する相補型金属−酸化物半導体トランジスタ論理（Complementary metal-oxide semiconductor transistor logic using  strained ＳＩ／ＳＩＧＥ heterostructure layers）」という名称のケイ・イスメイル（K.Ismail）およびエフ・スターン（F.Stern）の米国特許第５，５３４，７１３号および2003年3月15日にジェイ・チュー（J.Chou）によって出願された出願第１０／３８９，１４５号（ＩＢＭ事件整理番号：ＹＯＲ９２００１０６３０ＵＳ１）の文献に与えられている。
【００４０】
ＭＯＤＦＥＴデバイス６０１は、それがＮ−ＭＯＤＦＥＴであろうとＰ−ＭＯＤＦＥＴであろうと無関係に、Ｓｉをベースにしたひずんだ層５７０に具備される。Ｓｉをベースにしたひずんだ層５７０が絶縁物層５９５の直ぐ上にあり、どのような伝導性または半導体性バッファ層も介在していないことが重要である。そのような配列によって、前例のないほどの低デバイス・キャパシタンスが可能になり、優れた高速デバイス性能をもたらす。デバイスの要求に依存して層５７０は、引っ張りか圧縮かどちらかでひずんでいることができる。チャンネル６１０のようなデバイスのクリティカルな部分は、歪み層５７０に具備されている。この歪みＳｉをベースにした層は、一般にＳｉ、ＳｉＧｅ、またはＳｉＧｅ：Ｃ、またはことによると純粋なＧｅまたはＧｅ：Ｃに近いものであり、絶縁物５９５の直ぐ上にある。一般にＳｉＯ２である絶縁物層５９５は、付着手段によって、歪みＳベース単結晶層と係合している。この手段は、図１、２、３、４および１０で説明したマルチファセット・ゲート・デバイス・オン・インシュレータ（multifaceted gate devices on insulator）に関連して与えられたものと同じである。絶縁物層５９５は、一般にＳｉウェーハである基板５０９の表面にある。この実施例では、層５９５および５９０はともに支持台を形成する。ソースおよびドレイン５４０および補助層６２０のようなＭＯＤＦＥＴデバイス６０１の他の通常部分は、半導体製造技術で知られている手段で製造される。
【００４１】
図１２は、マルチファセット・ゲートの歪みＳｉベース単結晶ストリップＭＯＳＦＥＴオン・インシュレータ・デバイスで構成される電子システムを模式的に示す。電子システム９００は、マルチファセット・ゲートを有する歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータ・デバイスが提供する高性能の恩恵を受けることができる任意のプロセッサであることができる。このデバイスは、１つまたは複数のチップ９０１に多くの電子システムの部分を形成する。マルチファセット・ゲートを有する歪みＳｉＧｅＭＯＳＦＥＴオン・インシュレータ・デバイスで製造された電子システムの実施例は、コンピュータの中央処理複合体に一般に見られるディジタル・プロセッサ、歪みＳｉＧｅのキャリアの高移動度の恩恵を大いに受ける混合ディジタル／アナログ・プロセッサ、および一般に、メモリをプロセッサ、ルータ、レーダ・システム、高性能ビデオ電話通信、ゲーム・モジュール、および他のものに接続するモジュールのような、任意の通信プロセッサである。
【００４２】
本発明の多くの修正物および変形物が、上述の教示を考慮して可能であり、また当業者には明らかである。
【図面の簡単な説明】
【００４３】
【図１】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示す図であり、電流の流れは支持台の面に対して平行である。
【図２】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示す図であり、電流の流れは支持台の面に対して平行である。
【図３】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示す図であり、電流の流れは支持台の面に対して平行である。
【図４】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示す図であり、電流の流れは支持台の面に対して平行である。
【図５】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの他の実施例を模式的に示す側面図であり、電流の流れは支持台の面に対して平行である。
【図６】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの他の実施例を模式的に示す断面図であり、電流の流れは支持台の面に対して平行である。
【図７】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータのさらに他の実施例を模式的に示す側面図であり、電流の流れは支持台の面に対して平行である。
【図８】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータのさらに他の実施例を模式的に示す断面図であり、電流の流れは支持台の面に対して平行である。
【図９】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの実施例を模式的に示す図であり、電流の流れは支持台の面に対して垂直である。
【図１０】マルチファセット・ゲートの歪みＳｉベース単結晶ＭＯＳＦＥＴオン・インシュレータの他の実施例を模式的に示す図であり、電流の流れは支持台の面に垂直である。
【図１１】絶縁物の直ぐ上の歪みＳｉをベースにした層に具備されたＭＯＤＦＥＴを模式的に示す図である。
【図１２】マルチファセット・ゲートの歪みＳｉベース単結晶ストリップＭＯＳＦＥＴオン・インシュレータ・デバイスで構成される電子システムを模式的に示す図である。
【符号の説明】
【００４４】
５００  ゲート
５０１  電流の方向
５１０  歪みＳｉまたはＳｉＧｅ
５１１  底面ファセット（チャンネル領域）
５１２  上面ファセット（チャンネル領域）
５１３  側面ファセット
５２０  ゲート絶縁物（エピタキシャルＳｉＯ２層）
５３０  ゲート絶縁物（エピタキシャルでないＳｉＯ２）
５４０  ソース／ドレイン
５７０  Ｓｉをベースにしたひずんだ層
５９０  基板
５９５  絶縁体
６０１  ＭＯＤＦＥＴデバイス
６１０  チャンネル
６２０  補助層
【図１】
0005255396.tif 000002
【図２】
0005255396.tif 000003
【図３】
0005255396.tif 000004
【図４】
0005255396.tif 000005
【図５】
0005255396.tif 000006
【図６】
0005255396.tif 000007
【図７】
0005255396.tif 000008
【図８】
0005255396.tif 000009
【図９】
0005255396.tif 000010
【図１０】
0005255396.tif 000011
【図１１】
0005255396.tif 000012
【図１２】
0005255396.tif 000013