(57)【特許請求の範囲】
【請求項１】
画像を表示する複数の画素部を含む表示パネルと、
所定周期の水平区間間隔でリフレッシュされたアナログ形態の基準ガンマ電圧を出力する基準ガンマ処理部と、
入力されるデータ信号をサンプリングしてホールティングする第１サンプル／ホールド部、前記所定周期で入力される前記基準ガンマ電圧をサンプリングしてホールディングする第２サンプル／ホールド部、及び前記第２サンプル／ホールド部でホールディングされた基準ガンマ電圧を用いて前記第１サンプル／ホールド部から入力された前記データ信号をアナログ形態のデータ電圧に変換するデジタルアナログ変換部、及び前記デジタルアナログ変換部で変換された前記データ電圧の極性を２水平区間を１周期として反転させて出力するバッファ部、を含み、前記所定周期の間、前記基準ガンマ電圧を用いて前記データ信号をアナログ形態の前記データ電圧に変換して画素部に出力するソース駆動部と、
入力されたデータ信号のフレームを垂直同期信号を基にして奇数番目のフレームか偶数番目のフレームかを判断して、奇数番目のフレームの前記データ信号は遅延させずに前記ソース駆動部に出力する一方偶数番目のフレームの前記データ信号は１水平走査区間の時間だけ遅延させて前記ソース駆動部に出力するか、または偶数番目のフレームの前記データ信号は遅延させずに前記ソース駆動部に出力する一方奇数番目のフレームの前記データ信号は１水平走査区間の時間だけ遅延させて前記ソース駆動部に出力する、タイミング制御部と、
前記ソース駆動部が２水平区間を１周期として前記データ電圧を出力することに伴い、前記２水平区間のうち１番目の水平区間である奇数番目の水平区間で正常電圧、２番目の水平区間である偶数番目の水平区間で前記正常電圧より低い電圧となったアナログ駆動電圧を前記ソース駆動部へ供給する電圧発生部と、
を含み、
前記ソース駆動部は、
前記タイミング制御部から入力された奇数番目のフレームまたは偶数番目のフレームの最初の前記所定区間の間の前記データ信号を、当該奇数番目のフレームまたは偶数番目のフレームが入力されたタイミングと同期して前記２水平区間のうち奇数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された第１基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換し、次の前記所定区間の間の前記データ信号を、前記２水平区間のうち偶数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された前記第１基準ガンマ電圧より低い電圧となった第２基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換することを前記所定区間ごとに行い、
前記タイミング制御部から前記１水平走査区間の時間だけ遅延させて入力された偶数番目のフレームまたは奇数番目のフレームの最初の前記所定区間の間の前記データ信号を、当該遅延させて入力された偶数番目のフレームまたは奇数番目のフレームが入力されたタイミングと同期して前記２水平区間のうち偶数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された第２基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換し、次の前記所定区間の間の前記データ信号を、前記２水平区間のうち奇数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された前記第２基準ガンマ電圧より高い電圧となった第１基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換することを前記所定区間ごとに行うことで、
前記偶数番目のフレーム画面と前記奇数番目のフレーム画面で互いに前記所定区間ごとに階調が異なる表示を行わせるためのデータ電圧を出力することを特徴とする表示装置。
【請求項２】
前記基準ガンマ処理部は、
基準ガンマデータが保存されたガンマ保存部と、
前記基準ガンマデータをアナログ形態の基準ガンマ電圧に変換して前記ソース駆動部に出力するデジタルアナログ変換器と、を含むことを特徴とする請求項１記載の表示装置。
【請求項３】
前記ソース駆動部からの出力によって、奇数番目のフレーム画面の前記所定区間の水平区間ごとに第１階調を有するストライプを表示させ偶数番目のフレーム画面の前記所定区間の水平区間ごとに前記第１階調より明るい第２階調を有するストライプを表示させるか、または奇数番目のフレーム画面の前記所定区間の水平区間ごとに第１階調を有するストライプを表示させ、偶数番目のフレーム画面の前記所定区間の水平区間ごとに前記第１階調より暗い第２階調を有するストライプを表示させて、
前記奇数番目のフレーム画面と前記偶数番目のフレーム画面のそれぞれにおいて同じ前記所定区間ごとに表示されるストライプの明るさを相殺することを特徴とする請求項１または２記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関わり、より詳細には、ストライプ形態の不良を除去した表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、液晶表示パネルと液晶表示パネルに駆動信号を印加する駆動部を含む。液晶表示パネルは、ゲート配線とソース配線によって定義された複数の画素部が構成され、それぞれの画素部には、スイッチング素子、液晶キャパシタ及びストレージキャパシタが形成される。
【０００３】
液晶表示装置の液晶は、持続的に一方向の電圧が印加されると、液晶層が劣化する特性を有する。このような液晶の劣化を防止するために液晶表示装置は、液晶に印加される電圧の極性を一定の周期に基準電圧に対して反転させる反転方式を採用している。
【０００４】
例えば、フレーム単位で極性を反転するフレーム反転方式、ライン単位で極性を反転するライン反転方式、及びドット単位で極性を反転するドット反転方式などを始め、多様な反転方式が開発されている。
【０００５】
反転方式によって液晶表示装置に中間グレイ画面またはドットパターン画面を表示する場合、それぞれの反転方式によって多様なフリッカ（Ｆｌｉｃｋｅｒ）現象が発生する。例えば、フレーム反転方式では画面全体にフリッカ現象が発生し、ライン反転方式では横ストライプまたは縦ストライプのフリッカ現象が発生し、ドット反転方式ではドット別にフリッカ現象が発生する。
【０００６】
前記のようなフリッカ現象を最小化するための反転方式として２×１反転方式が採用されている。
【０００７】
図１は、２×１反転方式を説明するための概念図である。
【０００８】
図１に示したように、２×１反転方式は以前フレーム（２Ｎ−１  ＦＲＡＭＥ）のデータ電圧極性に対して現在フレーム（２Ｎ  ＦＲＡＭＥ）のデータ電圧極性を反転させ、毎フレームのデータ電圧は２Ｈ（Ｈは水平区間）周期にデータ電圧の極性を反転させる方式である。
【０００９】
２×１反転方式は、データ信号の電圧変動幅が２Ｈ間隔に大きく発生するので、駆動電圧（ＡＶＤＤ）のリップル（Ｒｉｐｐｌｅ）もまた２Ｈ間隔に発生する。駆動電圧（ＡＶＤＤ）のリップルは、液晶表示装置の画面に横ストライプ形態の画質不良を招く。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の技術的な課題は、このような従来の問題点を解決するためのものであって、本発明の目的は、ストライプ形態の画面不良を除去した表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記の本発明の目的を実現するための実施形態による画像を表示する表示装置は、画像を表示する複数の画素部を含む表示パネルと、所定周期の水平区間間隔でリフレッシュされたアナログ形態の基準ガンマ電圧を出力する基準ガンマ処理部と、入力されるデータ信号をサンプリングしてホールティングする第１サンプル／ホールド部、前記所定周期で入力される前記基準ガンマ電圧をサンプリングしてホールディングする第２サンプル／ホールド部、及び前記第２サンプル／ホールド部でホールディングされた基準ガンマ電圧を用いて前記第１サンプル／ホールド部から入力された前記データ信号をアナログ形態のデータ電圧に変換するデジタルアナログ変換部、及び前記デジタルアナログ変換部で変換された前記データ電圧の極性を２水平区間を１周期として反転させて出力するバッファ部、を含み、前記所定周期の間、前記基準ガンマ電圧を用いて前記データ信号をアナログ形態の前記データ電圧に変換して画素部に出力するソース駆動部と、入力されたデータ信号のフレームを垂直同期信号を基にして奇数番目のフレームか偶数番目のフレームかを判断して、奇数番目のフレームの前記データ信号は遅延させずに前記ソース駆動部に出力する一方偶数番目のフレームの前記データ信号は１水平走査区間の時間だけ遅延させて前記ソース駆動部に出力するか、または偶数番目のフレームの前記データ信号は遅延させずに前記ソース駆動部に出力する一方奇数番目のフレームの前記データ信号は１水平走査区間の時間だけ遅延させて前記ソース駆動部に出力する、タイミング制御部と、前記ソース駆動部が２水平区間を１周期として前記データ電圧を出力することに伴い前記２水平区間のうち奇数番目の水平区間で正常電圧、偶数番目の水平区間で前記正常電圧より低い電圧となったアナログ駆動電圧を前記ソース駆動部へ供給する電圧発生部と、を含み、前記ソース駆動部は、前記タイミング制御部から入力された奇数番目のフレームまたは偶数番目のフレームの最初の前記所定区間の間の前記データ信号を、前記２水平区間のうち奇数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された第１基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換し、次の前記所定区間の間の前記データ信号を、前記２水平区間のうち偶数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された前記第１基準ガンマ電圧より低い電圧となった第２基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換することを前記所定区間ごとに行い、前記タイミング制御部から前記１水平走査区間の時間だけ遅延させて入力された偶数番目のフレームまたは奇数番目のフレームの最初の前記所定区間の間の前記データ信号を、前記２水平区間のうち偶数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された第２基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換し、次の前記所定区間の間の前記データ信号を、前記２水平区間のうち奇数番目の水平区間で前記第２サンプル／ホールド部によりホールドされて出力された前記第２基準ガンマ電圧より高い電圧となった第１基準ガンマ電圧によって前記デジタルアナログ変換部により前記データ電圧に変換することを前記所定区間ごとに行うことで、前記偶数番目のフレーム画面と前記奇数番目のフレーム画面で互いに前記所定区間ごとに階調が異なる表示を行わせるためのデータ電圧を出力することを特徴とする。
【００１６】
このような表示装置によると、奇数番目のフレームのデータ信号、または偶数番目のフレームのデータ信号を１Ｈ遅延させて処理することで横ストライプ形態の画質不良を防止することができる。
【発明の効果】
【００１７】
以上説明したように、本発明によると、２×１反転方式とシリアルガンマ電圧方式が採用された表示装置で発生する横ストライプ形態の画質不良を除去することができる。
【００１８】
具体的に、奇数番目のフレーム画面を表示し、１Ｈ区間遅延させた後、偶数番目のフレーム画面を表示させることで奇数番目のフレーム画面のストライプと偶数番目のフレーム画面のストライプを相殺させて画質不良を改善することができる。
【００１９】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【発明を実施するための最良の形態】
【００２０】
以下、添付した図面を参照して、本発明をより詳細に説明する。
【００２１】
図２は、本発明の実施形態による表示装置の概略的な平面図である。
【００２２】
図２を参照すると、表示装置は表示パネル１００及び駆動装置５００を含む。
【００２３】
表示パネル１００は、下部基板１１０と上部基板１２０、及び下部基板１１０と上部１２０との間に介在された液晶層（図示せず）を含み、表示領域（ＤＡ）と表示領域（ＤＡ）を囲む周辺領域（ＰＡで構成される。
【００２４】
表示領域（ＤＡ）には、複数のソース配線（ＤＬ）とソース配線（ＤＬ）と交差する複数のゲート配線（ＧＬ）が形成される。ソース配線（ＤＬ）とゲート配線（ＧＬ）によって複数の画素部（Ｐ）が定義され、それぞれの画素部（Ｐ）には、薄膜トランジスタなどのようなスイッチング素子（ＴＦＴ）とスイッチング素子（ＴＦＴ）に電気的に連結された液晶キャパシタ（ＣＬＣ）及びストレージキャパシタ（ＣＳＴ）が形成される。
【００２５】
駆動装置５００は、メイン駆動部２００、ソース駆動部３００、及びゲート駆動部４００を含む。
【００２６】
メイン駆動部２００は、ソース印刷回路基板２０１に実装されて表示パネル１００を駆動するための駆動信号を出力する。
【００２７】
ソース駆動部３００は、表示パネル１００の周辺領域（ＰＡ）に実装されるか、集積されて形成される。ソース駆動部３００は、複数のソース駆動チップを有し、各ソース駆動チップは所定個のソース配線（ＤＬ）にデータ信号を伝達する。
【００２８】
ゲート駆動部４００は、表示パネル１００の周辺領域（ＰＡ）に実装されるか、集積されて形成される。ゲート駆動部４００は、複数のゲート駆動チップを有し、各ゲート駆動チップは、所定個のゲート配線（ＧＬ）にゲート信号を伝達する。
【００２９】
図３は、図２に示したメイン駆動部に対する詳細なブロック図である。
【００３０】
図２及び図３を参照すると、メイン駆動部２００は、タイミング制御部２１０、電圧発生部２３０、及び基準ガンマ処理部２５０を含む。
【００３１】
タイミング制御部２１０は、外部装置から提供される制御信号２０２ａに基づいて電圧発生部２３０を制御する第１制御信号２１０ａと、基準ガンマ処理部２６０を制御する第２制御信号２１０ｂと、ソース駆動部３００を制御する第３制御信号２１０ｃ、及びゲート駆動部４００を制御する第４制御信号２１０ｄを出力する。
【００３２】
タイミング制御部２１０は、外部装置から入力されたデータ信号２０２ｂをフレーム単位として処理し、処理されたデータ信号２１０ｅをソース駆動部３００に出力する。具体的に、タイミング制御部２１０は、制御信号２０２ａのうち、垂直同期信号（ＶＳＹＮＣ）の個数をカウントして現在入力されたデータ信号２０２ｂが奇数番目のフレームであるか、偶数番目のフレームか判別する。
【００３３】
タイミング制御部２１０は、データ信号２０２ｂが奇数番目のフレームである場合、データ信号２０２ｅをソース駆動部３００のソース駆動チップ（３１０、３２０、３３０、３４０）に出力する。一方、データ信号２０２ｅが偶数番目のフレームである場合、データ信号２０２ｅを１Ｈの間に遅延させた後、ソース駆動チップ（３１０、３２０、３３０、３４０）に出力する。
【００３４】
電圧発生部２３０は、外部から提供された電源電圧２０２ｃに基づいて表示装置を駆動するための駆動電圧を発生する。具体的に、駆動電圧は、ソース駆動部３００を駆動するためのアナログ駆動電圧（ＡＶＤＤ）２３０ａと、ゲート駆動部４００を駆動するためのゲート駆動電圧（ＶＯＮ、ＶＯＦＦ）２３０ｂ、及び表示パネル１００の液晶キャパシタ（ＣＬＣ）、及びストレージキャパシタ（ＣＳＴ）の共通電圧（ＶＣＯＭ、ＶＳＴ）２３０ｃを含む。
【００３５】
基準ガンマ処理部２５０は、第２制御信号２１０ｂに基づいて基準ガンマ電圧２５０ａを所定周期に出力する。所定周期は、例えば、１７Ｈである。ここで、所定周期は多様な長さを有することができる。基準ガンマ処理部２５０は、第２制御信号２１０ｂに基づいて既に保存されていた基準ガンマデータを読み出してアナログ形態の基準ガンマ電圧２５０ａに変換して出力する。
【００３６】
ここで、基準ガンマ電圧２５０ａは、一つの配線を通じてシリアル方式でソース駆動チップ（３１０、３２０、３３０、３４０）にそれぞれ出力する。前記のようなシリアル方式によると、表示パネル１００の周辺領域（ＰＡ）に形成される配線の数を減少することができて効果的である。
【００３７】
図４は、図３に示したタイミング制御部に対する詳細なブロック図である。
【００３８】
図３及び図４を参照すると、タイミング制御部２１０は、制御部２１１、制御信号生成部２１２、データ入力部２１３、保存部２１４、及びデータ出力部２１５を含む。
【００３９】
制御部２１１は、タイミング制御部２１０の全般的な動作を制御する。制御部２１１は、外部から入力される制御信号２０２ａにおける原始制御信号（ＣＯＮＴＬ）のうち、垂直同期信号（ＶＳＹＮＣ）の個数をカウントして現在入力されるデータ信号が奇数番目または偶数番目のフレームデータであるか判断する。制御部２１１は、判断結果に基づいてデータ出力部２１５の出力を制御する。
【００４０】
制御信号生成部２１２は、入力された原始クロック信号（ＭＣＬＫ）と制御信号２０２ａにおける原始制御信号（ＣＯＮＴＬ）に基づいて第１乃至第４制御信号（２１０ａ、２１０ｂ、２１０ｃ、２１０ｄ）を生成して出力する。原始制御信号（ＣＯＮＴＬ）は、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）、データイネーブル信号（ＤＥ）を含む。
【００４１】
第１制御信号２１０ａは、電圧発生部２３０を制御する。第２制御信号２１０ｂは、所定周期、例えば、１７Ｈ間隔に基準ガンマ処理部２５０を制御してリフレッシュされた基準ガンマ電圧２５０ａをソース駆動部３００に出力させる。
【００４２】
第３制御信号２１０ｃは、水平開始信号（ＳＴＨ）、ロード信号（ＴＰ）、反転信号（ＲＥＶ）を含む。反転信号（ＲＥＶ）は、２×１反転方式に対応する制御信号である。第４制御信号２１０ｄは、垂直開始信号（ＳＴＶ）、第１クロック信号（ＣＫ）、第２クロック信号（ＣＫＢ）を含む。
【００４３】
データ入力部２１３は、外部装置から第１インターフェース方式（例えば、ＬＶＤＳ；Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌ）を通じてデータ信号２０２ｂが入力される。データ信号２０２ｂは、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）データ信号を含む。
【００４４】
保存部２１４は、データ入力部２１３を通じてデータ信号を所定の単位で保存する。望ましくは、保存部２１４は、データ信号をフレーム単位で保存する。
【００４５】
データ出力部２１５は、制御部２１１の制御によって保存部２１４に保存された読み出されたデータ信号２１０ｅをソース駆動部３００のそれぞれのソース駆動チップ（３１０、３２０、３３０、３４０）に一対一（ｐｏｉｎｔ  ｔｏ  ｐｏｉｎｔ）方式で伝送する。
【００４６】
データ出力部２１５は、制御部２１１の判断結果、奇数番目のフレームに該当する場合、保存部２１４から読み出されたデータ信号をソース駆動部に出力する。一方、制御部２１１の判断結果、偶数番目のフレームデータである場合、保存部２１４から読み出されたデータ信号を１Ｈの間に遅延させた後、ソース駆動部３００に出力する。また、制御部２１１は、基準ガンマ処理部２５０を１Ｈ区間遅延させた後から駆動させる。
【００４７】
したがって、偶数番目のフレームのデータ信号２１０ｅは、奇数番目のフレームのデータ信号２１０ｅが処理された後、１Ｈ区間遅延された後から処理される。
【００４８】
図５は、図３に示した基準ガンマ処理部に対する詳細なブロック図である。
【００４９】
図３及び図５を参照すると、基準ガンマ処理部２５０は、ガンマ保存部２５１及びデジタルアナログ変換器２５３を含む。ガンマ保存部２５１には、基準ガンマデータが保存される。基準ガンマデータは、全体階調レベルのうち、サンプリングされた所定個（例えば、１０〜２０個）の階調レベルに該当するガンマ電圧データである。
【００５０】
勿論、示していないが、ガンマ保存部２５１には、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）それぞれに対応する赤色基準ガンマデータ、緑色基準ガンマデータ、及び青色基準ガンマデータを保存することができる。
【００５１】
ガンマ保存部２５１は、タイミング制御部２１０の第２制御信号２１０ｂに基づいて所定周期に読み出される。ここで、所定周期は１７Ｈを例にする。
【００５２】
デジタルアナログ変換器２５３は、ガンマ保存部２５１から読み出された基準ガンマデータをアナログ形態の基準ガンマ電圧（２５０ａ）に変換してソース駆動部３００のそれぞれのソース駆動チップ（３１０、３２０、３３０、３４０）に連続に伝送される。前記のように、基準ガンマ電圧（２５０ａ）がそれぞれのソース駆動チップ（３１０、３２０、３３０、３４０）に連続に伝送される方式を［シリアルガンマ電圧方式］と称する。
【００５３】
図６は、図３に示したソース駆動チップに対するブロック図である。ここで、多様なソース駆動チップがソース駆動部３００上に配置することもできる。
【００５４】
図３及び図６を参照すると、それぞれのソース駆動チップ３１０は、第１サンプル／ホールド部（Ｓ／Ｈ）３１１、ラッチ部３１２、第２サンプル／ホールド部３１３、デジタルアナログ変換部３１４、及びバッファ部３１５を含む。
【００５５】
第１サンプル／ホールド部３１１は、タイミング制御部２１０から連続に入力される所定個のデータ信号２１０ｅを第３制御部２１０ｃからの水平開始信号（ＳＴＨ）に基づいてサンプリングしホールディングする。第１サンプル／ホールド部３１１にサンプリングされた所定個のデータ信号２１０ｅは、制御信号（ＣＬＫ）に基づいてラッチ部３１２に出力される。
【００５６】
ラッチ部３１２は、第１サンプル／ホールド部３１１から出力されたデータ信号を一定時間ラッチさせる。ラッチ部３１２は、第３制御部２１０ｃからのロード信号（ＴＰ）が入力されると、ラッチされたデータ信号をデジタルアナログ変換部３１４に出力する。
【００５７】
第２サンプル／ホールド部３１３は、基準ガンマ処理部２５０から出力された基準ガンマ電圧２５０ａが連続に入力されると、基準ガンマ電圧２５０ａをサンプリングしホールディングする。基準ガンマ処理部２５０は、タイミング制御部２１０の制御によって所定周期（例えば、１７Ｈ）に入力される。
【００５８】
第２サンプル／ホールド部３１３は、ホールディングされた基準ガンマ電圧をデジタルアナログ変換部３１４に出力する。即ち、１７Ｈ周期にデジタルアナログ変換部３１４に出力する。
【００５９】
デジタルアナログ変換部３１４は、第２サンプル／ホールド部３１３から提供された基準ガンマ電圧を用いてラッチ部３１２からのデータ信号をアナログ形態のデータ電圧に変換してバッファ部３１５に出力する。
【００６０】
バッファ部３１５は、アナログ形態のデータ信号を第３制御信号２１０ｃにおける反転信号（ＲＥＶ）に基づいてデータ電圧の極性を反転させる。反転信号（ＲＥＶ）は、２×１反転方式によって、２Ｈを周期としてデータ電圧を反転させる。
【００６１】
バッファ部３１５から出力されたデータ電圧（Ｄ１、Ｄ２、Ｄ３、…ＤＫ−２、ＤＫ−１、ＤＫ）は、表示パネル１００に形成されたソース配線（ＤＬ）に出力される。
【００６２】
図７は、図６に示したソース駆動チップの入力信号に対するタイミング図である。
【００６３】
図６及び図７を参照すると、ソース駆動チップ３１０の入力信号のうち、第３制御信号２１０ｃにおけるロード信号（ＴＰ）と電圧発生部２３０からのアナログ駆動電圧（ＡＶＤＤ）に対するタイミング図である。
【００６４】
ロード信号（ＴＰ）は、１Ｈを周期にソース駆動チップ３１０に入力され、ラッチ部３１２にラッチされたデータ信号をデジタルアナログ変換部３１４に出力させる。究極的にロード信号（ＴＰ）は、ラッチ部３１２を制御して表示パネル１００上のソース配線（ＤＬ）にデータ電圧をローディングさせる制御信号である。
【００６５】
電圧発生部２３０からのアナログ駆動電圧（ＡＶＤＤ）２３０ａは、ソース駆動チップ３１０に提供され、アナログ駆動のための電源電圧を提供する。
【００６６】
ソース駆動チップ３１０は、２×１反転方式によって２Ｈ周期に反転された極性のデータ電圧を出力する。これによって、図示したようにアナログ駆動電圧（ＡＶＤＤ）２３０ａにはリップルが発生する。
【００６７】
具体的に、奇数番目の水平区間（ＯＨ）には、正常的なレベルのアナログ駆動電圧（例えば、８Ｖ）によってソース駆動チップ３１０が駆動される。反面、偶数番目の水平区間（ＥＨ）には、リップルによって正常的なレベルより低いアナログ駆動電圧（例えば、７．８Ｖ）によってソース駆動チップ３１０が駆動するようになる。
【００６８】
第２サンプル／ホールド部３１３で連続的に入力される基準ガンマ電圧２５０ａを偶数番目の水平区間（ＥＨ）にホールディングする場合、基準ガンマ電圧２５０ａにもアナログ駆動電圧（ＡＶＤＤ）２３０ａのリップルが反映されるようになる。
【００６９】
これによって、デジタルアナログ変換部３１４から出力されるデータ電圧もまた、基準ガンマ電圧２５０ａに基づいて生成されることによってリップルによるエラーが発生する。奇数番目の水平区間（ＯＨ）にホールティングされた第１基準ガンマ電圧に対応する第１データ電圧は偶数番目の水平区間（ＥＨ）にホールディングされた第２基準ガンマ電圧に対応する第２データ電圧の間に階調差が発生する。
【００７０】
前記のように、２×１反転方式とシリアルガンマ電圧方式が採用された表示装置においては、基準ガンマ電圧２５０ａがホールディングされる区間によるアナログ駆動電圧の電圧偏差によって横ストライプ形態の暗いストライプ及び明るいストライプが発生する。
【００７１】
以下、図８乃至図１３を参照して横ストライプ形態の画質不良が除去される過程を詳細に説明する。
【００７２】
図８は、図３に示したメイン駆動部の駆動方法を説明するためのフローチャートである。図９は、図３に示したメイン駆動部の入出力信号に対するタイミング図である。図１０及び図１１は、図９の駆動方式による隣接するフレーム画面の概念図である。
【００７３】
図３乃至図９を参照すると、電圧発生部２３０は、ソース駆動部３００のソース駆動チップ（３１０、３２０、３３０、３４０）にアナログ駆動のためのアナログ駆動電圧（ＡＶＤＤ）２３０ａを印加する。
【００７４】
ソース駆動チップ（３１０、３２０、３３０、３４０）は、アナログ駆動電圧（ＡＶＤＤ）を用いてデジタル形態のデータ信号２１０ｅをアナログ形態のデータ電圧（Ｄ１、…ＤＫ）に変換して出力する。図示したように、ソース駆動チップ（３１０、３２０、３３０、３４０）に印加されるアナログ駆動電圧（ＡＶＤＤ）２３０ａは、２×１反転駆動によるリップルによって２Ｈ間隔に電圧変動幅が発生する。
【００７５】
アナログ駆動電圧（ＡＶＤＤ）は、奇数番目の水平区間（ＯＨ）と偶数番目の水平区間（ＥＨ）との間に偏差が発生する。即ち、奇数番目の水平区間（ＯＨ）には、比較的に正常的なレベル（例えば、８Ｖ）を有し、偶数番目の水平区間（ＥＨ）には正常レベルより低いレベル（例えば、７．８Ｖ）を有する。
【００７６】
タイミング制御部２１０には、制御信号２０２ａ及びデータ信号２０２ｂが入力され、制御信号２０２ａは、垂直同期信号を含む（段階Ｓ１１０）。タイミング制御部２１０は、外部装置から入力される制御信号２０２ａに基づいて入力されるデータ信号２０２ｂを信号処理して出力する。
【００７７】
具体的に、制御信号２０２ａのうち、垂直同期信号（ＶＳＹＮＣ）をカウンティングして（段階Ｓ１２０）、現在入力されたデータ信号が何番目のフレームに該当するか判断する。
【００７８】
例えば、現在入力されたデータ信号２０２ｂが奇数番目のフレーム（２Ｎ−１  ＦＲＡＭＥ）に該当する場合（段階Ｓ１３０）、タイミング制御部２１０は、ノーマル駆動方式でソース駆動部３００を駆動させる（段階Ｓ１４０）。ソース駆動部３００のノーマル駆動方式は下記のようである。
【００７９】
タイミング制御部２１０は、入力されたデータ信号２１０ｅをソース駆動チップ（３１０、３２０、３３０、３４０）に一対一に伝送する。また、タイミング制御部２１０は、基準ガンマ処理部２５０を制御して所定周期（例えば、１７Ｈ）にリフレッシュされた基準ガンマ電圧２５０ａをソース駆動チップ（３１０、３２０、３３０、３４０）に伝送するように制御する。
【００８０】
ソース駆動チップ３１０は、奇数番目の水平区間（ＯＨ）、即ち、１番目の水平区間（Ａ）に第２サンプル／ホールド部３１３でホールディングされた第１基準ガンマ電圧２５０ａを用いて１番目のラインから１７番目のラインのデータ信号（１、２、…、１７）を処理する。
【００８１】
その後、偶数番目の水平区間（ＥＨ）、即ち、１８番目の水平区間（Ｂ）で第２サンプル／ホールド部３１３からホールディングされた第２基準ガンマ電圧を用いて１８番目のラインから３４番目のラインのデータ信号（１８、１９、…、３４）を処理する。ここで、第１基準ガンマ電圧は、８Ｖのアナログ駆動電圧（ＡＶＤＤ）２３０ａに対応し、第２基準ガンマ電圧は、７．８Ｖのアナログ駆動電圧（ＡＶＤＤ）２３０ａに対応する。
【００８２】
このような方式で、タイミング制御部２１０は、表示パネル１００を駆動させて図１０に示したように、奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）を表示させる。
【００８３】
図１０を参照すると、第１基準ガンマ電圧を用いて処理された１番目のラインから１８番目のラインは、相対的に暗い階調（または明るい階調）が示され、第２基準ガンマ電圧を用いて処理された１８番目から３４番目のラインは、相対的に明るい階調（または暗い階調）が示される。
一方、タイミング制御部２１０で判断した結果、現在入力されたデータ信号が偶数番目のフレーム（２Ｎ  ＦＲＡＭＥ）に該当する場合、タイミング制御部２１０は、１Ｈ遅延駆動方式でソース駆動部３００を駆動させる（段階Ｓ１５０）。１Ｈ遅延駆動方式は、下記のようである。
【００８４】
タイミング制御部２１０は、入力されたデータ信号を１Ｈ遅延させた後（段階Ｓ１３５）、ソース駆動チップ（３１０、３２０、３３０、３４０）を一対一に伝送する（段階１４０）。また、タイミング制御部２１０は、基準ガンマ処理部２５０を１Ｈ遅延させた後（段階Ｓ１３５）、駆動させて所定周期（例えば、１７Ｈ）にリフレッシュされた基準ガンマ電圧をソース駆動チップ（３１０、３２０、３３０、３４０）に伝送させる（段階Ｓ１４０）。
【００８５】
ノーマル駆動方式と比較するとき、第２基準ガンマ電圧は、１Ｈ遅延された２Ｈ区間にソース駆動チップ（３１０、３２０、３３０、３４０）に伝送され、リフレッシュされた第１基準ガンマ電圧は、１Ｈ遅延された１９Ｈ区間にソース駆動チップ（３１０、３２０、３３０、３４０）に伝送される。
【００８６】
ソース駆動チップ３１０は、偶数番目の水平区間（ＥＨ）、即ち、２番目の水平区間（Ｃ）に第２サンプル／ホールド部３１３でホールディングされた第２基準ガンマ電圧を用いて１番目のラインから１７番目のラインのデータ信号（１’、２’、…、１７’）を処理する。その後、奇数番目の水平区間（ＯＨ）、即ち、１９番目の水平区間（Ｄ）に第２サンプル／ホールド部３１３でホールディングされた第１基準ガンマ電圧を用いて１８番目のラインから３４番目のラインのデータ信号（１８’、１９’、…、３４’）を処理する。ここで、第２基準ガンマ電圧は、７．８Ｖのアナログ駆動電圧（ＡＶＤＤ）に対応し、第１基準ガンマ電圧は８Ｖのアナログ駆動電圧（ＡＶＤＤ）に対応する。
【００８７】
このような方式で、タイミング制御部２１０は、表示装置を駆動させ、図１１に示したように、偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）を表示させる。
【００８８】
図１１を参照すると、第２基準ガンマ電圧を用いて処理された１番目のラインから１７番目のラインは、相対的に明るい階調（または暗い階調）が示され、第１基準ガンマ電圧を用いて処理された１８番目から３４番目のラインは、相対的に暗い階調（または明るい階調）が示される。
【００８９】
図１０及び図１１を参照すると、奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）で発生した横ストライプと偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）で発生した横ストライプは相反する階調を有する。例えば、奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）の１番目のラインから１７番目のラインは相対的に暗い階調を有する反面、偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）の１番目のラインから１７番目のラインは、相対的に明るい階調を示す。
【００９０】
これによって、相反する階調を有する奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）のストライプと偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）のストライプが相殺され横ストライプ形態の画質不良が改善される。
【００９１】
以上、極端な例として、基準ガンマ電圧のリフレッシュ周期が奇数周期である１７Ｈである場合を説明した。
【００９２】
しかし、基準ガンマ電圧のリフレッシュ周期が１６Ｈのように偶数周期である場合にも２×１方式によって奇数番目の水平区間（ＯＨ）と偶数番目の水平区間（ＥＨ）で発生するアナログ駆動電圧（ＡＶＤＤ）の偏差によって横ストライプ形態の画質不良が発生する恐れがある。
【００９３】
この場合もまた、奇数番目のフレームのデータ信号と偶数番目のフレームのデータ信号との間に１Ｈ遅延差を有するように駆動させることで、横ストライプ形態の画質不良を防止することができる。図８の段階Ｓ１３０にて、前記フレームが偶数番目のフレームであると、段階Ｓ１４０に処理される。しかし、前記フレームが偶数番目のフレームでない場合、段階Ｓ１３５でのように周期が１Ｈだけ遅延され、再び段階Ｓ１４０に処理される。
【００９４】
以上では、偶数番目のフレームに対応するデータ信号を１Ｈ遅延させて処理することを例にしたが、奇数番目のフレームに対応するデータ信号を１Ｈ遅延させて処理することができるのは自明である。
【００９５】
図１２及び図１３は、比較例による隣接するフレーム画面の概念図である。図１２及び図１３を参照すると、奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）と偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）とに遅延差がない場合である。
【００９６】
図示したように、奇数番目のフレーム画面（２Ｎ−１  ＦＲＡＭＥ）に発生した横ストライプ形態のストライプの階調と偶数番目のフレーム画面（２Ｎ  ＦＲＡＭＥ）に発生した横ストライプ形態のストライプの階調とが同一になる。このような場合には、フレーム画面で一定の領域は継続明るい階調を示し、他の一定の領域は継続暗い階調を示すようになるので、横ストライプ形態の不良が発生するようになることがわかった。
【図面の簡単な説明】
【００９７】
【図１】２×１反転方式を説明するための概念図である。
【図２】本発明の実施形態による表示装置の概略的な平面図である。
【図３】図２に示したメイン駆動部に対する詳細なブロック図である。
【図４】図３に示したタイミング制御部に対する詳細なブロック図である。
【図５】図３に示した基準ガンマ処理部に対する詳細なブロック図である。
【図６】図３に示したソース駆動チップに対する詳細なブロック図である。
【図７】図６に示したソース駆動チップの入力信号に対するタイミング図である。
【図８】図３に示したメイン駆動部の駆動方法を説明するためのフローチャートである。
【図９】図３に示したメイン駆動部の入出力信号に対するタイミング図である。
【図１０】図８の駆動方法による隣接するフレームの画面の概念図である。
【図１１】図８の駆動方法による隣接するフレームの画面の概念図である。
【図１２】比較例による隣接するフレームの画面の概念図である。
【図１３】比較例による隣接するフレームの画面の概念図である。
【符号の説明】
【００９８】
１００…表示パネル、
２００…メイン駆動部、
２１０…タイミング制御部、
２１１…制御部、
２１２…制御信号生成部、
２１３…データ入力部、
２１４…保存部、
２１５…データ出力部、
２３０…電圧発生部、
２５０…基準ガンマ処理部、
２５１…ガンマ保存部、
２５３…デジタルアナログ変換器、
３００…ソース駆動部、
３１０…ソース駆動チップ、
３１１…第１サンプル／ホールド部、
３１２…ラッチ部、
３１３…第２サンプル／ホールド部、
３１４…デジタルアナログ変換部、
３１５…バッファ部、
４００…ゲート駆動部。
【図１】
0005305570.tif 000002
【図２】
0005305570.tif 000003
【図３】
0005305570.tif 000004
【図４】
0005305570.tif 000005
【図５】
0005305570.tif 000006
【図６】
0005305570.tif 000007
【図７】
0005305570.tif 000008
【図８】
0005305570.tif 000009
【図９】
0005305570.tif 000010
【図１０】
0005305570.tif 000011
【図１１】
0005305570.tif 000012
【図１２】
0005305570.tif 000013
【図１３】
0005305570.tif 000014