(57)【特許請求の範囲】
【請求項１】
窒化物半導体上に形成されたカソード電極と、アノード電極と、を有する窒化物半導体装置において、
前記窒化物半導体は、ＧａＮ層からなるキャリア走行層と、このキャリア走行層上に形成され、ノンドープもしくはｎ型のＡｌXＧａ1-XＮ（０＜Ｘ≦１）からなる障壁層とが積層された構造を含み、
前記アノード電極は、前記窒化物半導体にショットキー性接続するように前記障壁層に接して形成され、
前記アノード電極の周辺部に、前記障壁層を途中まで掘り込んで幅が４μｍ以下のリセス構造が形成され、このリセス構造の内部に、前記アノード電極が埋め込み形成されていることを特徴とする窒化物半導体装置。
【請求項２】
前記アノード電極が、リセス構造の内部に埋め込まれた第１のアノード電極とリセス構造の内部以外の窒化物半導体と少なくとも一部が接する第２のアノード電極からなり、この第２のアノード電極は、前記第１のアノード電極より、仕事関数の低い金属で形成されていることを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体において前記リセス構造の底部より上の障壁層が、リセス底部における障壁層に対して、ドーピング濃度が大きいか、もしくはＡｌXＧａ1-XＮ（０＜Ｘ≦１）のＡｌ組成比が大きいことを特徴とする請求項１又は２に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、高出力、高耐圧、低オン抵抗を実現するには高い臨界電界を有する材料を用いるのが有効である。窒化物半導体は高い臨界電界強度を有することから、窒化物半導体を用いることにより、高出力、高耐圧、低オン抵抗を実現する半導体装置が得られる。
【０００３】
窒化物半導体装置において、キャリア走行層１をGaN膜、障壁層２をＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）膜を積層することにより、ＡｌＮ膜は、ＧａＮ膜より格子定数が小さいので、障壁層２の方が格子定数が小さく、障壁層２に歪みが生じる。窒化物半導体においては、障壁層２の歪に伴うピエゾ分極と自発分極により、キャリア走行層１と障壁層２に2次元電子系が発生する。そこで、窒化物半導体上にオーミック性接続するカソード電極と、窒化物半導体にショットキー性接続するアノード電極と、を形成することにより、窒化物半導体ダイオードを実現できる。
【０００４】
オン抵抗が低く、逆方向リーク電流が低いダイオードを実現する方法としては、アノード電極を仕事関数の異なる２種類の電極より形成することが知られている。順方向動作時では、アノード電極の仕事関数の小さな電極部を電流が流れることにより、オン抵抗が低く、逆方向動作時は、アノード電極の仕事関数の大きな電極部下から空乏化することにより、逆方向低リーク電流を実現できる。また、アノード電極下の一部に、フッ素導入領域を形成する方法が知られている。逆方向動作時は、フッ素導入領域下部より空乏化することにより、逆方向低リーク電流を実現できる。
【０００５】
上記記載の従来技術は、例えば、特許文献１や特許文献２に記されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３１７８４３号公報
【特許文献２】特開２００８-１６６６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の窒化物半導体装置は、アノード電極を仕事関数の異なる２種類の電極より形成する構造のため、異なる電極種をＡｌとＰｔの仕事関数差の大きな２種類を選択したとしても、仕事関数差を約１．４Ｖ程度しか得ることができない。このため、逆方向動作時、空乏化するまでに大きな電界がアノード電極下に印加されるため、小さな逆方向リーク電流を実現することができない。
【０００８】
また、特許文献２に記載の窒化物半導体装置は、アノード電極下の一部に、フッ素導入領域を形成する構造では、フッ素導入領域が、二次元電子系濃度が小さくなるため、オン抵抗が大きくなる。また、フッ素は窒化物半導体内で負の電荷として、機能するために、フッ素導入領域で、オン電圧が上昇する。このため、順方向バイアスを印加しても、フッ素導入領域の方がフッ素を導入していない領域より二次元電子系濃度が小さいために、オン抵抗が大きくなる。
【０００９】
以上の様に、従来の窒化物半導体装置は下記に記す理由により、十分にオン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体ダイオードを実現することは困難だった。
【００１０】
上記問題点を鑑み、本発明は、オン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、窒化物半導体上に形成されたカソード電極、アノード電極
を有する窒化物半導体装置において、前記窒化物半導体は、ＧａＮ層からなるキャリア走行層と、このキャリア走行層上に形成され、ノンドープもしくはｎ型のＡｌXＧａ1-XＮ（０＜Ｘ≦１）からなる障壁層とが積層された構造を含み、前記アノード電極は、前記窒化物半導体にショットキー性接続するように前記障壁層に接して形成され、前記アノード電極の周辺部に、前記障壁層を途中まで掘り込んで幅が４μｍ以下のリセス構造が形成され、このリセス構造の内部に、前記アノード電極が埋め込み形成されていることを特徴とする。
【００１４】
さらに、前記アノード電極が、リセス構造内部に埋め込まれた第1のアノード電極とリセス構造以外の窒化物半導体と少なくとも一部接する第２のアノード電極からなり、第２のアノード電極は、第１のアノード電極より、仕事関数の低い金属で形成されていることを特徴とする。
【００１５】
さらに、前記窒化物半導体がリセス底部より上部において、ドーピング濃度を大きくしている、もしくはＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層のＡｌ組成比を大きくしていることを特徴とする。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係る半導体装置の断面構造を模式的に表した断面図である。
【図２】リセス構造とリセス構造以外の負バイアス印加時の逆方向リーク電流を比較した図である。
【図３】負バイアス印加時のバンド構造を模式的に示した図である。
【図４】リセス構造とリセス構造以外の正バイアス印加時のオン電流を比較した図である。
【図５】障壁層２のＡｌ組成比Ｘと障壁層２の膜厚に対して、二次元電子系が空乏化する閾値電圧をプロットした図である。
【図６】本発明の第１の実施の形態に係る半導体装置の第１の変形例を示す断面図である。
【図７】本発明の第１の実施の形態に係る半導体装置の第２の変形例を示す断面図である。
【図８】本発明の第１の実施の形態に係る半導体装置の鳥瞰図を模式的に示した上面図。
【図９】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の変形例の断面図である。
【図１１】本発明の第３の実施の形態に係る半導体装置の上面図である。
【図１２】本発明の第３の実施の形態に係る半導体装置の変形例の上面図である。
【図１３】本発明の第１の実施の形態に係る各種金属間の仕事関数を比較した表を示している。
【発明を実施するための形態】
【００１７】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１８】
（第１の実施の形態）
図１に示される本発明の第１の実施の形態に係る半導体装置は、ＧａＮ層からなるキャリア走行層１と、前記キャリア走行層１上に形成され、ノンドープもしくはｎ型のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる障壁層２とが積層された窒化物半導体上に、窒化物半導体とオーミック性接続されるカソード電極３と第１のアノード電極４と第２のアノード電極５が形成されている。第１のアノード電極４と第２のアノード電極５とは電気的に接続されている。第２のアノード電極５の下部の障壁層２の一部を選択的に除去してあり、リセス構造６を形成している。リセス構造６の内部には、第２のアノード電極５が埋め込まれている。第１のアノード電極４には、第２のアノード電極５を形成する金属の仕事関数よりも小さな仕事関数を有する金属により形成されている。第２のアノード電極は、窒化物半導体とショットキー性接続されているが、第１のアノード電極は、窒化物半導体とショットキー性接続とオーミック性接続とのどちらでもかまわない。
【００１９】
図１に示される本発明の第１の実施の形態に係る半導体装置おいて、アノード電極に正バイアスを印加した場合、仕事関数のより小さな金属で形成された第１のアノード電極により、オン電圧の低いダイオードとして機能する。アノード電極に負バイアスを印加した場合、よりカソード電極に近い第２のアノード電極のリセス構造６の下の二次元電子系が空乏化することにより、電流をオフすることができる。本発明では、第２のアノード電極５の下にリセス構造を形成しているため、負バイアス印加時の逆方向リーク電流を小さくすることが可能である。
【００２０】
次に、リセス構造６の役割について述べる。図２はリセス構造とリセス構造以外の負バイアス印加時の逆方向リーク電流を比較した図である。図２は、カソード電極を基準としたアノード電極に印加した電圧に対して、逆方向リーク電流をプロットした図である。リセス構造とリセス構造以外を比較すると、約3桁リーク電流の低減を実現できていることが分かる。これは、リセス構造では、二次元電子系を空乏化させる閾値電圧が、負に絶対値の小さい値で実現できたことに起因する。
【００２１】
図３は、負バイアス印加時のバンド構造を模式的に示した図である。二次元電子系が空乏化するまでは、アノード電極に印加した電圧は障壁層２に印加されるために、障壁層２中の電界強度は大きくなる。このため、障壁層２を貫く逆方向リーク電流が増加する。この逆方向リーク電流は図２のように、電圧に対して、二次元電子系を空乏化する閾値電圧まで指数関数的に増加する。閾値電圧以下では、アノード電極下の二次元電子系は空乏化しているため、障壁層２にはそれ以上の電界が印加することがないので、閾値電圧以下では逆方向リーク電流はほぼ一定値の値になる。このため、アノード電極下にリセス構造を形成し、閾値電圧を負に絶対値の小さい値で実現することが逆方向リーク電流の低減には有効である。
【００２２】
図４はリセス構造とリセス構造以外の正バイアス印加時のオン電流を比較した図である。図４は、カソード電極を基準としたアノード電極に印加した電圧に対して、オン電流をプロットした図である。リセス構造とリセス構造以外を比較すると、リセス構造の方がオン電流が小さく、オン抵抗が大きい。これは、リセス構造により一部の二次元電子系が空乏化したため、抵抗が増加したことに起因する。
【００２３】
上記のように、もし、アノード電極の下に均一なリセス構造があった場合、逆方向リーク電流を低減することができるが、オン電流が小さくなり、オン抵抗が増加してしまう。このため、図１に示される本発明の第１の実施の形態に係る半導体装置のように、電気的に接続された第１のアノード電極４と第２のアノード電極５と第２のアノード電極５の下部の障壁層２の一部を選択的に除去することにより、リセス構造６を形成する。これにより、負バイアス印加時には、リセス構造下より空乏化させることにより、逆バイアスリーク電流を低減しながら、正バイアス印加時には第１のアノード電極４より電流を流すことにより、オン電圧が低く、オン抵抗が小さくなる。このため、第１のアノード電極４を形成する金属と第２のアノード電極５を形成する金属との仕事関数差が大きい方が望ましい。負バイアス時には、第２のアノード電極下より二次元電子系を空乏化させるため、第１のアノード電極と窒化物半導体はオーミック性接続されていてもかまわない。図13には、各種金属間の仕事関数を比較した表を示している。例えば、第１のアノード電極４に仕事関数の低いＡｌ、Ｔｉ、Ａｕ、Ｐｄ、Ｎｉなどを用いて、第２のアノード電極５に仕事関数の大きいＰｄ、Ｎｉ、Ｐｔを用いることができる。また、それぞれの合金やＳｉとの化合物、ＷやＴａなどの高融点金属や高融点金属との化合物なども用いることができる。
【００２４】
図５は、障壁層２のＡｌ組成比Ｘと障壁層２の膜厚に対して、二次元電子系が空乏化する閾値電圧をプロットした図である。逆方向リーク電流を抑制するために、閾値電圧を負に絶対値の小さい値で実現し、第２のアノード電極５下の二次元電子系を空乏化させることが有効であるため、第１のアノード電極と第２のアノード電極での閾値電圧の差を大きく取る必要がある。例えば、障壁層２にＡｌ組成比Ｘ＝０．３で膜厚３０ｎｍの場合、閾値電圧は約―１２Ｖであるが、リセス構造６の深さを２０ｎｍとしリセス構造下の障壁層２の膜厚を１０ｎｍとすると、リセス構造下の閾値電圧は約−２Ｖであり、閾値電圧差を１０Ｖという大きな値をとることができる。図13のように、各種金属間の仕事関数差は、大きく取れたとしても１．５Ｖ以下であり、リセス構造を有さない従来技術の場合、閾値電圧差は本発明と比較して、非常に小さな差しか得られない。図２に示したように、逆バイアスリーク電流は閾値電圧以下では印加電圧に対して、指数関数的に増加するため、大幅に閾値電圧差をとれる本発明では、桁違いに小さな逆バイアスリーク電流を実現することができる。
【００２５】
図１に示される本発明の第１の実施の形態に係る半導体装置において、ＧａＮ層からなるキャリア走行層１と、前記キャリア走行層１上に形成され、ノンドープもしくはｎ型のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる障壁層２とが積層された窒化物半導体を用いると、ＡｌＮ膜は、ＧａＮ膜より格子定数が小さいので、障壁層２の方が格子定数が小さく、障壁層２に歪みが生じる。このため、障壁層２の歪に伴うピエゾ分極と自発分極により、キャリア走行層１と障壁層２に二次元電子系が発生するため、リセス構造を形成することで、分極により発生する二次元電子系濃度を大幅に変化させることができる。このため、大幅に閾値電圧差を発生させ、大幅に逆方向リーク電流を低減させるために有効である。本実施例では、GaN膜１上にAlGaN層２を積層された窒化物半導体を用いているが、その他にも、AlGaNとInAlNとGaNとなどの組成比を自由に組み合わせた半導体材料を用いてもよい。また、ヘテロ接合のみでなく、超格子構造、複数のヘテロ接合を有する構造、組成が傾斜した構造であっても、閾値電圧差をとれればよい。
【００２６】
また、図１に示される本発明の第１の実施の形態に係る半導体装置はオン電圧低減、オン抵抗低減にも有効である。図４に示したとおり、リセス構造の有無でオン電圧には影響ほとんどを与えない。これは、アノード電極に同じショットキー性金属を用いた場合、リセス構造の有無により、ショットキー性接続する半導体面の組成やドーピング濃度は変化しない場合に、ショットキーバリア高さは変わらない。そのため、リセス構造でも、同じオン電圧で正バイアスオン電流を流すことができるため、オン電圧の増加を招かない。これは、フッ素導入領域を有する従来の技術では、フッ素導入領域は負の電荷をもつため、ショットキーバリア高さが増加し、フッ素導入領域のオン電圧が高くなるのに対して、本発明ではオン電圧の上昇を抑制できるといえる。また、フッ素導入領域では、導入したフッ素量に対して、負の電荷として実効的に機能する割合、活性化率は必ずしも高くなく、フッ素導入はトラップを発生するために、動的動作に遅延が生じる課題もあるが、本発明は活性化率が問題と構造体を有しないため、動的動作に対して有利である。
【００２７】
また、オン電流の一部はリセス構造下の二次元電子系を経由して、アノード電極４より流れるため、リセス構造下の二次元電子系の濃度を高める必要がある。リセス構造下の二次元電子系は零バイアス時は、二次元電子系濃度は他のアノード領域と比較して低いが、リセス構造では二次元電子系とのキャパシタンスが大きいため、正バイアス印加時の二次元電子系濃度の増加量は他のアノード領域と比較して大きくなり、二次元電子系濃度差は小さくなり、やがて逆転することもある。リセス構造のない従来技術では二次元電子系濃度差は正バイアス時でも残ってしまうため、オン抵抗が大きいという課題に対して、本発明はオン抵抗を低減するのに有効である。
【００２８】
上記のように、本発明はオン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体装置を提供することができる。次に、本発明がより有効な条件について述べる。本発明ではリセス構造６により、逆バイアスリーク電流を大幅に抑制しているが、図４に示すようにオン電流を下げる要因にもなり得る。そこで、オン電流を下げず、オン抵抗を上げることなく、逆バイアスリーク電流を抑制する条件について述べる。本発明では、正バイアス印加時にはリセス構造６領域もオン電流を担う。全てのオン電流をリセス構造の領域で流す場合、リセス構造によるオン電流の低下を招く。そこで、オン電流をより高い電流を流すことができるリセス構造以外で流すことが必要である。発明者らの実験により、仕事関数の大きなＰｔを用いた場合、窒化物半導体とのショットキー接続は、ショットキーバリア高さが約１．３Ｖ、ショットキー部の抵抗は約１．９Ωｍｍと求まった。ＧａＮ層からなるキャリア走行層１と、前記キャリア走行層１上に形成され、ノンドープもしくはｎ型のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる障壁層２とが積層された窒化物半導体を用いる場合、約４８０Ωであることから、１．９Ωｍｍ／４８０Ω〜４ｍｍとなり、アノード電極は４μｍ程度の幅でオン電流を担っている。このため、リセスの幅ｔを４μｍ以下にすることにより、全電流をリセス領域のみで担うことなく、他のアノード電極に流すことができるようになり、リセスによるオン電流の低下、オン抵抗の増加を抑制することができる。
【００２９】
図６に示される本発明の第１の実施の形態に係る半導体装置の第１の変形例は、アノード電極が２種類のアノード電極でなく、１種類のアノード電極により形成されている点が本発明の第１の実施の形態に係る半導体装置と異なる点である。本発明では、リセス構造６により、金属種の違いより大きな閾値電圧差を得ることができるため、必ずしもアノード電極に２種類の金属を用いなくても逆バイアスリーク電流を大幅に低減することができる。このため、金属種を１種類にして、製造工程を簡略化することもできる。
【００３０】
図７に示される本発明の第１の実施の形態に係る半導体装置の第２の変形例は、リセス構造６の底部より上部の窒化物半導体層において、第３の窒化物半導体層７が挿入されている点が本発明の第１の実施の形態に係る半導体装置と異なる点である。第３の窒化物半導体層７を障壁層２より大きなドーピング濃度を有する窒化物半導体を用いて形成することにより、リセス構造のショットキーバリア高さを下げることなく、リセス以外のアノード領域のショットキーバリア高さを下げることによるオン抵抗の低減、カソード電極のオーミック抵抗低減によるオン抵抗の低減を図ることができる。また、第３の窒化物半導体層７を障壁層２より大きなＡｌ組成比とすることにより、リセス構造以外の領域の分極を大きくすることができ、二次元電子系濃度を高めることができる。これにより、オン抵抗の低減、カソード電極のオーミック抵抗低減によるオン抵抗の低減を図ることができる。第３の窒化物半導体にはその他に、障壁層２より分極が大きい材料を用いると、同様にオン抵抗の低減、カソード電極のオーミック抵抗低減によるオン抵抗の低減を図ることができ、ＡｌＧａＮ層以外にもＩｎＧａＮ層やＩｎＡｌＮ層を単体や混合させた層や積層させた層を用いることができる。
【００３１】
図８は本発明の第１の実施の形態に係る半導体装置の鳥瞰図を模式的に示した図である。図１は図８において、ＡとＡ´を結ぶ線の断面図に対応する。本発明の第１の実施の形態に係る半導体装置は素子分離領域８の内部にカソード電極３と２つのカソード電極３とのほぼ中心部にアノード電極が形成されている。アノード電極は中心部に第１のアノード電極４が形成され、第１のアノード電極４より外側にはみ出す形で第２のアノード電極５が形成されている。また、リセス構造６はアノード電極の外側を囲むように周辺部に配置されている。このように、配置することにより、アノード電極に負バイアスを印加した場合、よりカソード電極に近い第２のアノード電極のリセス構造６の下の二次元電子系が空乏化することにより、電流をオフすることができ、逆バイアスリーク電流を低減することができると共に、正バイアス印加時には、中心部の第１のアノード電極によりオン電流を流すことができるため、オン電圧の低減、オン抵抗の低減することができる。図８に示される本発明の第１の実施の形態に係る半導体装置では、一対のアノード電極とカソード電極のみ示しているが、これを複数二次元的に配置することもできる。また、図８のように長方形でなく、正方形、円形、六角形上に配置することもできる。
【００３２】
図９に示される本発明の第２の実施の形態に係る半導体装置は、第２のアノード電極５がリセス内部の一部のみに形成され、カソード側には第２のアノード電極がない点が本発明の第１の実施の形態に係る半導体装置と異なる点である。本発明では、第２のアノード電極が形成されたリセス構造より、二次元電子系を空乏化させるため、必ずしもリセス全領域に第２のアノード電極がある必要がなく、リセス構造の少なくとも一部に第２のアノード電極が形成されていればよい。
【００３３】
図１０に示される本発明の第２の実施の形態に係る半導体装置の変形例はリセス構造６が第２のアノード電極５の周辺部に複数配置されている点が本発明の第１の実施の形態に係る半導体装置と異なる点である。本発明では、第２のアノード電極５もオン電流を担うため、リセス構造を分割して、リセス構造以外の領域を増やし、オン抵抗の低減を優先することもできる。
【００３４】
図１１に示される本発明の第３の実施の形態に係る半導体装置は、半導体装置を鳥瞰図で見たとき、リセスの一部が切れており、連続していない点が本発明の第１の実施の形態に係る半導体装置と異なる点である。本発明では、第２のアノード電極が形成されたリセス構造より、二次元電子系を空乏化が始める。負バイアス時に空乏化領域がつながればよく、必ずしもリセス領域自体が全て連続的につながっている必要はない。これにより、正バイアス時にリセス領域のないところにより大きな電流密度を担うことができ、オン抵抗の低減が図れる。
【００３５】
図１２に示される本発明の第３の実施の形態に係る半導体装置の変形例は、半導体装置を鳥瞰図で見たとき、アノード領域の一部がカソード領域に張り出している点が異なる。同様に第２のアノード電極が形成されたリセス構造より、二次元電子系を空乏化が始めるため、負バイアス時は張り出した領域からも空乏化が始まるため、張り出した領域間で空乏領域がつながりオフすることができる。正バイアス時には張り出し領域がないところで、より大きな電流密度を担うことができ、オン抵抗の低減が図れる。
【００３６】
このように、不バイアス時に第２のアノード電極が形成されたリセス構造より空乏領域が広がることを利用し、第１のアノード電極４と第２のアノード電極５とリセス構造６を二次元的に自由に配置し、オン抵抗の低減を図ることができる。本発明によれば、オン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体装置を提供することができる。
【符号の説明】
【００３７】
１・・・キャリア走行層
２・・・障壁層
３・・・カソード電極
４・・・第１のアノード電極
５・・・第２のアノード電極
６・・・リセス
７・・・第３の窒化物半導体層
８・・・素子分離領域
【図１】
0005209018.tif 000002
【図２】
0005209018.tif 000003
【図３】
0005209018.tif 000004
【図４】
0005209018.tif 000005
【図５】
0005209018.tif 000006
【図６】
0005209018.tif 000007
【図７】
0005209018.tif 000008
【図８】
0005209018.tif 000009
【図９】
0005209018.tif 000010
【図１０】
0005209018.tif 000011
【図１１】
0005209018.tif 000012
【図１２】
0005209018.tif 000013
【図１３】
0005209018.tif 000014