(57)【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部から出力される信号を増幅して出力する増幅用トランジスタとを含む画素を水平および垂直方向に２次元に配列した画素エリアを有する固体撮像装置において、
前記画素エリアの水平方向に隣接する第１画素列および第２画素列のうちの前記第１画素列に、蛇行しながら垂直方向に延びる電源供給用配線が配置され、前記電源供給用配線は、前記第１画素列の画素と前記第２画素列の画素との境界線に沿って垂直方向に延びる第１部分と、前記第１画素列の画素間の境界線に沿って水平方向に延びる第２部分と、前記第１画素列から見て前記第２画素列とは反対側の第３画素列の画素と前記第１画素列の画素との境界線に沿って垂直方向に延びる第３部分とを含み、前記電源供給用配線は、前記第１画素列の画素および前記第２画素列の画素にそれぞれ設けられた前記増幅用トランジスタのソースおよびドレインの一方に接続され、
前記第１画素列および前記第２画素列のそれぞれに対して、画素からの信号を出力する画素出力配線が設けられている、ことを特徴とする固体撮像装置。
【請求項２】
垂直方向に隣接する複数の光電変換部と、前記複数の光電変換部からそれぞれ出力される各信号を増幅して出力する共通の増幅用トランジスタとを含む単位セルを水平および垂直方向に２次元に配列した画素エリアを有し、前記単位セルが前記光電変換部をそれぞれ含む複数の画素を構成している固体撮像装置において、
前記画素エリアの水平方向に隣接する第１画素列および第２画素列のうちの前記第１画素列に、蛇行しながら垂直方向に延びる電源供給用配線が配置され、前記電源供給用配線は、前記第１画素列の画素と前記第２画素列の画素との境界線に沿って垂直方向に延びる第１部分と、前記第１画素列の画素間の境界線に沿って水平方向に延びる第２部分と、前記第１画素列から見て前記第２画素列とは反対側の第３画素列の画素と前記第１画素列の画素との境界線に沿って垂直方向に延びる第３部分とを含み、前記電源供給用配線は、前記第１画素列の画素および前記第２画素列の画素にそれぞれ設けられた前記増幅用トランジスタのソースおよびドレインの一方に接続され、
前記第１画素列および前記第２画素列のそれぞれに対して、画素からの信号を出力する画素出力配線が設けられている、 
ことを特徴とする固体撮像装置。 
【請求項３】
前記増幅用トランジスタは、前記第１画素列と前記第２画素列とでは、ソースとドレインとが入れ替わった位置に配置されていることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記電源供給用配線は、前記画素出力配線と同一層で形成されていることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第２画素列の水平方向の画素境界線上に、前記画素出力配線と同一層で形成されるダミー配線が配置されていることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記画素エリアは斜め隣接画素同士が同色となる配列のカラーフィルタを備えていることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記画素エリアはインターレース動作により駆動されることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。 
【請求項８】
請求項１から７のいずれか１項に記載の固体撮像装置と、前記固体撮像装置に画像を結像する光学系とを有するカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及びカメラ、特に増幅型固体撮像装置とそれを用いたカメラに関するものである。
【背景技術】
【０００２】
近年の固体撮像装置は、CCDまたは画素に信号増幅機能が備わった増幅型固体撮像装置のいずれかに大別される。増幅型固体撮像装置のうちでもCMOSセンサは、そのノイズを低減する技術が開発されたこと、CMOSプロセスとのマッチングが良いことからその実用化が急速に進み、固体撮像装置をほぼCCDと2分するものになってきている。
【０００３】
しかし、CMOSセンサ画素を構成するトランジスタ数は多く、したがってそれらを制御するための配線も多く多層配線を採用せざるをえない。したがってサイズが縮小化されたCMOSセンサ画素においては、配線開口部のフォトダイオード表面からの高さが高いだけでなく、その開口面積も狭まって感度が低下する課題がある。
【０００４】
このCMOSセンサの課題を克服するため、画素構成に関するいくつかのアイデアが提案されている。ひとつは特許文献１に開示されるように、複数のフォトダイオードが画素を構成するトランジスタを共有化することで１画素あたりのトランジスタ素子数を減らすというものである。他には、特許文献２に開示されるように、選択用トランジスタを不要にする構成がある。
【０００５】
画素配線に関しては、特許文献３の図2、図4に示される構成では、増幅用トランジスタの電源配線と画素出力配線は列方向に伸びる垂直線として構成される。そして、転送用トランジスタ、リセット用トランジスタなど画素トランジスタのゲートに接続する駆動配線は行方向に伸びる水平線として構成される。このような画素とすることで、開口をできるだけ広げている。
【０００６】
CMOSセンサ画素が縮小化される場合には、上記アイデアの組み合わせで画素が構成されることが多く、同サイズ画素を持つCCDと比べると、配線開口の高さではCCDのほうが低くて優位、配線開口面積の点ではCMOSセンサのほうが広くて優位という傾向が一般的となってきている。しかし、総合的にみるとCMOSセンサはCCDに比べ、感度などの基本性能ではまだ不十分といえる。
【０００７】
このような状況においてCMOSセンサ画素の配線数をさらに減らすために、画素２列が１本の電源線を共有化し、画素の電源配線を２列に１本とすることが考えられる。特許文献４の図１５およびその説明文で、２列の画素をその境界線に対して左右対称とし、その２列の画素境界線上を電源線が通るという構成が提示されている。このようなCMOSセンサ画素構成によれば配線開口面積を拡大することができ、感度を向上させることができる。
【特許文献１】特開平０９−０４６５９号公報
【特許文献２】特開平１１−１１２０１８号公報
【特許文献３】特開平１１−０９７６６２号公報
【特許文献４】特開２００３−２３００５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献４の構成では次のような画質上の課題があった。図６は特許文献４の構成に従った2×2の画素における配線レイアウトを示している。同図において、16はひとつの画素枠を示し、この画素枠１６が２×２に配置されている。６は電源配線、7‐1は左列の画素出力配線、7‐2は右列の画素出力配線である。
【０００９】
図６からわかるように、左右対称の2列の画素列において、画素出力配線７−１，７−２、電源配線６が、２列の画素列の垂直方向の画素境界上に配置される。そのため、配線開口中心が２列の画素列の左右の端に近いほうに寄り、斜め入射光に対する感度が左右の画素で異なることになる。
【００１０】
すなわち左列の画素は左からの斜め入射光より右からの斜め入射光に対してより高い感度を持つ一方、右列の画素はそれとはちょうど逆の傾向を持つ。固体撮像装置は集光レンズからの光を受けるが、レンズの中心線を通る画素については、左右の斜め入射光は同じ重みを持つが、レンズの中心線から離れた画素、例えば中心線から左の方向に離れた画素には、右からの斜め入射光がより多くなる。よって、その位置にある２列の左画素の感度は高く、右画素の感度は低いことになり、その部分にたとえ一様な光が入射していても、１列置きに画素出力が異なるようになる。レンズ中心線から右方向に離れた位置にある画素についてはこれと反対の傾向となる。よって、画素エリアに一様な光が入射しても、画素エリアの水平方向の端に位置する画素ほど、２列の左右画素出力差が大きくなり、画質が低下することになる。
【００１１】
このような状況が出現するのは、ひとつには画素列の境界に配置される配線の本数が順に０，３，０，３，・・・・となるからである。かりに画素出力配線を２列の左右端に配するように構成したとしても、画素列境界の配線の本数は２，１，２，１，・・・・となり、やはり各列境界とも一定同数の配線とはならず、上記問題は解決されない。さらに、配線の問題とは別に半導体上に形成される光電変換部自体が２列の境界線に対して左右対称なのも上記課題が生ずる原因となっている。
【００１２】
この課題はカラーフィルタ配列と関係する。増幅型固体撮像装置では、緑が斜め隣となるBeyer配列のカラーフィルタが載る場合が多い。この場合センサの輝度信号を支配しているのは緑画素の信号であるが、集光レンズを通した輝度が画素エリア一様であっても画素エリアの水平方向の端に近いほど、１列置きの輝度信号差が大きくなって画質が低下するのは先に述べた事情通りである。
カラーフィルタが載らない例えば３板式カメラに応用される撮像装置においては、インターレース動作という上下隣接画素の信号を加算してセンサ出力するのが一般的である。上記従来例では上下隣接画素とも同じように開口中心が画素中心に対してずれているため、画素エリアの水平方向の端に近いほど、加算された信号もやはり１列置きの差が大きくなり画質が低下するという問題はやはり変わらない。
【課題を解決するための手段】
【００１３】
本発明の第１側面は、光電変換部と、前記光電変換部から出力される信号を増幅して出力する増幅用トランジスタとを含む画素を水平および垂直方向に２次元に配列した画素エリアを有する固体撮像装置において、前記画素エリアの水平方向に隣接する第１画素列および第２画素列のうちの前記第１画素列に、蛇行しながら垂直方向に延びる電源供給用配線が配置され、前記電源供給用配線は、前記第１画素列の画素と前記第２画素列の画素との境界線に沿って垂直方向に延びる第１部分と、前記第１画素列の画素間の境界線に沿って水平方向に延びる第２部分と、前記第１画素列から見て前記第２画素列とは反対側の第３画素列の画素と前記第１画素列の画素との境界線に沿って垂直方向に延びる第３部分とを含み、前記電源供給用配線は、前記第１画素列の画素および前記第２画素列の画素にそれぞれ設けられた前記増幅用トランジスタのソースおよびドレインの一方に接続され、前記第１画素列および前記第２画素列のそれぞれに対して、画素からの信号を出力する画素出力配線が設けられている、ことを特徴とする。
【００１４】
本発明の第２側面は、光垂直方向に隣接する複数の光電変換部と、前記複数の光電変換部からそれぞれ出力される各信号を増幅して出力する共通の増幅用トランジスタとを含む単位セルを水平および垂直方向に２次元に配列した画素エリアを有し、前記単位セルが前記光電変換部をそれぞれ含む複数の画素を構成している固体撮像装置において、前記画素エリアの水平方向に隣接する第１画素列および第２画素列のうちの前記第１画素列に、蛇行しながら垂直方向に延びる電源供給用配線が配置され、前記電源供給用配線は、前記第１画素列の画素と前記第２画素列の画素との境界線に沿って垂直方向に延びる第１部分と、前記第１画素列の画素間の境界線に沿って水平方向に延びる第２部分と、前記第１画素列から見て前記第２画素列とは反対側の第３画素列の画素と前記第１画素列の画素との境界線に沿って垂直方向に延びる第３部分とを含み、前記電源供給用配線は、前記第１画素列の画素および前記第２画素列の画素にそれぞれ設けられた前記増幅用トランジスタのソースおよびドレインの一方に接続され、前記第１画素列および前記第２画素列のそれぞれに対して、画素からの信号を出力する画素出力配線が設けられている、ことを特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、感度が高く、１列おきの感度差の小さい、良好な画質の増幅型固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
［第一の実施形態］
図２は一つのCMOSセンサ画素の等価回路図である。同図において、１は光電変換部となるフォトダイオード、２はフォトダイオード１に蓄積された信号電荷を転送するための転送用MOSトランジスタである。３は転送MOSトランジスタ２を通して転送される信号を受けるフローティングディフュージョン（以下、FDと略す）である。また、４はFD３をリセットするためのリセット用MOSトランジスタ、５はゲートがFD３と接続されており、FD３に転送された信号電荷を増幅して読み出すための増幅用MOSトランジスタである。さらに、６はリセット用MOSトランジスタ４のドレインと増幅用MOSトランジスタ５のドレインとに共通に接続されるリセット電位供給用兼電源配線、７は増幅用MOSトランジスタ5のソースに接続される画素出力配線である。
【００１７】
電源配線６はリセット電位供給の役目を果たしており、読み出しを行わない行の画素のFD３をリセットする場合の電位と、読み出しを行う行の画素のFD３をリセットし、かつ増幅用MOSトランジスタ５が信号増幅動作する場合の電位との２通りの電位を切り替えて供給できるようになっている。
【００１８】
図３は、図２の等価回路図を有する画素の配線層を除いた平面レイアウト図である。同図において、８は転送用MOSトランジスタ２のゲート電極、９はリセット用MOSトランジスタ４のゲート電極、１０は増幅用MOSトランジスタ５のゲート電極、１１は増幅用MOSトランジスタ5のソース（ソース領域となる）である。また、12はソース11と画素出力配線7とを接続するためのコンタクトホール、13はFD３とゲート電極10とを接続するためのコンタクトホールである。また、14はリセット用MOSトランジスタ４と増幅用MOSトランジスタ５とに共通するドレイン（ドレイン領域となる）である。なお、ドレイン１４は１つの画素のリセット用MOSトランジスタ４のドレインと、隣接する他の画素の増幅用MOSトランジスタ５のドレインとに共通するドレインとなる。
【００１９】
さらに、15はドレイン14と電源配線5とを接続するためのコンタクトホール、１６はフォトダイオード1の中心がその中心とほぼ一致するような単位画素枠（一画素の領域を示す）である。
【００２０】
図３には直接示していないが、転送用MOSトランジスタ２のゲート電極８の駆動配線、リセット用MOSトランジスタ４のゲート電極９の駆動配線、およびゲート電極８，９とそれらの駆動配線とを接続するコンタクトホールがある。そして、ゲート電極８，９の各駆動配線は水平方向に伸張している。
【００２１】
図１は本実施形態の構成をもっともよく表す、２×２の画素配列における電源配線と画素出力配線の平面レイアウトを示したものである。ここでは、水平及び垂直方向に２×２の画素を配列した場合を示しているが、水平及び垂直方向に任意の数の画素を配置し、画素エリアを構成することができる。同図において、図６と同様に、６、７‐１、７‐２、はそれぞれ2列の画素列に共通の電源配線（電源供給用配線となる）、２列の画素列における左列の画素出力配線、２列の画素列における右列の画素出力配線である。7-3は図示されている２列の画素列のさらに左隣にある列の画素出力配線である。
【００２２】
図1、図2、図3において共通する部材には同一の番号を付し、重複説明は省いている。水平方向に伸張する駆動配線層は半導体表面から見て低い第一の層、垂直方向に伸張する電源配線および画素出力配線の層は第一の層より高い第二の層の同一層で形成される。第一の層の駆動配線としては、ゲート電極８の駆動配線、リセット用MOSトランジスタ４のゲート電極９の駆動配線がある。
【００２３】
画素出力配線７−１，７−２と電源配線６は、それぞれコンタクトホール12,15と、第一の層で形成される接続中間媒体用配線、および第一の層と第二の層とを接続するスルーホールを介して接続される。このため、図１にある画素出力配線７−１，７−２、電源配線６はコンタクトホール12,15の真上に配置される必要はなく、コンタクトホール12,15の近傍に位置すれば接続が可能である。第一の層で形成される駆動配線に邪魔されない範囲なら、接続用中間媒体となる第一の層の配線と、第一の層と第二の層とを接続するスルーホールとで、接続位置調整ができるからである。図３に示されているように、コンタクトホール12は画素枠16の右の辺上、コンタクトホール15は画素枠16の右下の角部に位置している。
【００２４】
一方、図１に示されるように画素出力配線7-1、7-2はそれぞれの画素列の右辺に沿って垂直方向に伸び、電源配線6は右の画素列の水平、垂直の画素境界線に沿ってジグザグに蛇行しながら垂直方向に伸びている。したがって、どの画素のコンタクトホール12,15も接続されるべき配線の近傍にあるので、図３の素子レイアウトと図１の配線レイアウトとを合わせた画素構造ができる。そして、電源配線6は、２列の画素列の両方に設けられた各増幅用トランジスタのドレインの一方に接続される。電源配線６が配置されない左の画素列の水平方向の画素境界線上には、右の画素列と同じような画素出力配線７−１から分岐するダミー配線７−１ａが伸びている。これは、水平方向の画素境界線における第二の配線層のレイアウト形状が左右の画素列で同じとするためである。
【００２５】
この本実施形態の画素構造は、電源配線が２列に一本であるため配線開口が大きく、感度が良い。しかも斜め隣接画素同士のレイアウト形状は、半導体素子部、配線部ともにほぼ並進対称であるので、ベイヤー配列などの、斜め隣同士の画素が同色であるカラーフィルタ配列に対しては、同色画素同士での出力ずれが生じることはない。左右または上下隣接画素同士の第二の配線層の形状については並進対称性がなく、垂直方向画素境界線に対する鏡映対称である。左右または上下隣接画素同士は異なる色関係にあるので、画素エリアの左右端に近いほど画素エリア中央と比べて、色合いがずれてくることになる。しかし左右または上下隣接画素同士で、半導体素子の形状は並進対称を保っており、また色信号ずれは輝度信号ずれに比べて画質に影響する度合いが小さい。
【００２６】
一方、３板式用のカラーフィルタなしでインターレース動作を行う場合には、上下隣接画素の加算信号の重心は画素中心と一致し、左右隣接列の出力ずれ問題は完全に消失する。したがって本実施形態によれば、感度が高く、画質の良い固体撮像装置を提供することができる。
【００２７】
以上説明したように、本実施形態では、水平、垂直方向に２次元的に画素が配列された増幅型固体撮像装置において、光電変換部、増幅用トランジスタなど各画素を構成する半導体素子の形状は並進対称性を持って配列される。そして、信号を増幅するためのトランジスタの電源配線は、画素配列のうちの一列置きに、画素の水平および垂直方向の境界線に沿ってジグザグ形状で構成される。電源配線が配置されないほうの列の水平境界線上には電源配線層と同じ層のダミー配線がのり、配線形状は２×２画素がひとつの単位となるように構成される。これにより同色の画素同士は並進対称性が保たれるので、輝度信号出力値の隣接列同士の乖離の問題がない状態で配線開口を広げることができ、感度が高く画質の良い撮像装置を提供できる。
［第二の実施形態］
図４は、２つの画素信号を共通の増幅MOSトランジスタで増幅するCMOSセンサ画素の２画素分（１つの単位セル）の等価回路図である。この方式は特にサイズの小さい画素に対して多く適用されている。同図において、1‐1，1‐2は２つの画素それぞれのフォトダイオード、2‐1，2‐2はフォトダイオード1‐1、1‐2それぞれの信号をFD3に転送するための転送用MOSトランジスタである。１７はリセット電位が供給されるリセット用MOSトランジスタ4のドレインである。垂直方向に隣接する２つの画素枠１６は単位セルの枠（単位セルの領域を示す）を示している。１つの画素にはフォトダイオードと増幅用トランジスタの一部とが含まれる。
【００２８】
ドレイン17が接続するリセット電位供給配線は電源配線を兼ねる場合、画素出力配線を兼ねる場合がある、または電源配線、画素出力配線とは独立のリセット用配線として設けられる場合があるが、本実施形態はどの場合にも適用可能である。同図において図２と共通の部材については同一番号を付し、説明を省略する。
【００２９】
図５は、図４の等価回路図を有する画素の配線層を除いた半導体素子の平面レイアウト図である。同図において、８−１，８−２はそれぞれ、転送用MOSトランジスタ2‐1，2‐2のゲート電極、１８はリセット用MOSトランジスタ４のドレイン（ドレイン領域となる）、１９はドレイン１８とリセット電位供給配線と接続するためのコンタクトホールである。
【００３０】
本実施形態は図４、図５のような構成を持つ画素に図１の配線が適用されたものである。水平方向に伸びる画素駆動用の配線が第一の層、電源配線と画素出力配線とが第二の層で形成されるのは第一の実施形態と同じである。ただし、１画素ごとに電源配線を蛇行させる図１の配線形態をとらず、１単位セル（２画素）ごとに電源配線を蛇行させる配線形態をとってもよい。つまり、本実施形態では隣接する２画素ごとに増幅用トランジスタを設けているので、必ずしも１画素ごとに電源配線を蛇行させなくともよいからである。
【００３１】
まず、リセット電位が供給されるドレイン１８については、これが画素枠１６の角部に位置するので、図１における電源配線、画素出力配線のいずれにも接近し、あるいは直下にあるので、どちらをもリセット電位供給配線として接続できる。リセット電位供給線がこれらと独立としてある場合は、第一の層で形成されるので水平方向に伸びる配線となる。
【００３２】
次に電源配線と増幅用MOSトランジスタのドレイン１４との接続であるが、図５のレイアウトを横に２つ並べた２×２のレイアウトと、図１の配線レイアウトを重ねた場合からわかるように、右列のドレイン１４はジグザグ形状の電源配線６の近傍に位置する。そのため、第一の実施形態と同様に、右列のドレイン１４と電源配線６との接続は容易に実現する。左列のドレイン１４と図１の電源配線６とは互いに位置的に少し離れているが、左列のコンタクトホール１５に接続する第一の層の接続用中間媒体配線を電源配線６の直下まで伸ばして接続することができる。
【００３３】
また左の列の増幅用MOSトランジスタ５のソースとドレインの位置を、右の列のソース、ドレインと逆にして、左の列については１１をドレインとして電源配線に接続、１４をソースとして画素出力配線に接続することもできる。つまり、共通の増幅用トランジスタのソースおよびドレインは、２列の画素列同士でソースとドレインが入れ替わった位置に配置することができる。こうすることによってドレインに接続する第一の層の配線を片側の列だけ伸ばすことがなくなり、斜め隣接画素同士のレイアウト並進対称性を保った配線開口の広いCMOSセンサ画素構造が実現する。
【００３４】
斜め隣接画素が同じカラーフィルタをもつ場合、カラーフィルタがなくインターレース動作を行う場合への本実施形態の適用が有効であることは、第一の実施形態と同様である。
したがって本実施形態によれば、感度が高く、画質の良い固体撮像装置を提供することができる。特にサイズの小さい画素に対して本実施形態は有効である。
【００３５】
以上２つの実施形態について述べたが、本発明の適用は上記実施形態の画素構成に限定されるわけではない。CCDのような電荷結合素子は別にして、MOSに限らず増幅用トランジスタと、その増幅用トランジスタの電源配線を有する画素からなる固体撮像装置に適用可能である。転送用MOSトランジスタがなく、フォトダイオードと増幅用トランジスタの制御電極が接続している方式の画素であっても本発明の適用は可能である。また複数の転送用MOSトランジスタがひとつの共有増幅トランジスタの制御電極に結合している画素構成においては、上記第二の実施形態のように共有画素数が２つでなく、３つ以上の場合でももちろん本発明の適用が可能である。水平方向に並ぶ画素の共有構成では、一行の画素を複数回にわけて読み出しを行わねばならないこと、共有画素同士の並進対称性がくずれるなどの問題を有している。しかし、垂直方向に並ぶ画素の共有構成に本発明を適用すると、このような問題がなく配線開口を広げることができるので画質向上に非常に有効である。
【００３６】
また画素エリアの少なくとも一部に本発明の構成を適用することも考えられる。例えば、オプティカルブラックの電源配線は１列に1本、開口エリアのみ本発明を適用するということもできる。
【００３７】
さらに、電源配線が配置されないほうの列における水平方向の画素境界線上を走る第二の層によるダミー配線は、必ずしも画素出力配線からの分岐によるものでなくてもよい。他の第一の層の配線からスルーホールを介して第二の配線に乗り換えてダミー配線を形成してもよい。また、ダミー配線は必ずしも画素出力配線や他の配線と接続されていなくてもよく、画素出力配線や他の配線と切り離されていても良い。
【００３８】
本実施形態によれば、サイズの小さな画素であっても良好な画質の増幅型固体撮像装置を提供することができる。
［第三の実施形態］
以下、図７を用いて第一、第二の実施形態で説明した固体撮像装置を用いたカメラについて説明する。
【００３９】
図７において、８０１はレンズのプロテクトとメインスイッチを兼ねるバリア、８０２は被写体の光学像を固体撮像素子（固体撮像装置となる）８０４に結像させるレンズ（光学系となる）、８０３はレンズ８０２を通った光量を可変制御するための絞りである。８０４はレンズ８０２により結像された被写体光学像を画像信号として取り込むための固体撮像素子である。また、８０５は、固体撮像素子８０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路である。また、８０６は固体撮像素子８０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、８０７はＡ／Ｄ変換器８０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。また、８０８は固体撮像素子８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６、信号処理部８０７に、各種タイミング信号を出力するタイミング発生部である。また、８０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、８１０は画像データを一時的に記憶する為のメモリ部、８１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部である。さらに、８１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、８１３は外部コンピュータ等と通信する為のインターフェース部である。
【産業上の利用可能性】
【００４０】
本発明の固体撮像装置は、増幅型固体撮像装置を用いた情報機器一般に用いることができるが、特にデジタルスチルカメラやデジタルビデオカメラ、テレビカメラ、Webカメラ
等のカメラに用いることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態を説明する画素の配線レイアウト図である。
【図２】本発明の第一の実施形態を説明する画素の等価回路図である。
【図３】本発明の第一の実施形態を説明する画素のレイアウト図である。
【図４】本発明の第二の実施形態を説明する画素の等価回路図である。
【図５】本発明の第二の実施形態を説明する画素のレイアウト図である。
【図６】従来例の画素配線レイアウト図である。
【図７】本発明による固体撮像装置を用いたカメラを示すブロック図である。
【符号の説明】
【００４２】
１  フォトダイオード
２  転送用MOSトランジスタ
３  フローティングディフュージョン
４  リセット用MOSトランジスタ
５  増幅用MOSトランジスタ
６  電源線
７  画素出力配線
８  転送電極
９  リセット電極
１０  増幅MOSトランジスタ電極
１１  ソース
１２  コンタクトホール
１３  コンタクトホール
１４  ドレイン
１５  コンタクトホール
１６  画素枠
１７  リセット電源線
１８  ドレイン部
１９  コンタクトホール
【図１】
0005221982.tif 000002
【図２】
0005221982.tif 000003
【図３】
0005221982.tif 000004
【図４】
0005221982.tif 000005
【図５】
0005221982.tif 000006
【図６】
0005221982.tif 000007
【図７】
0005221982.tif 000008