(57)【特許請求の範囲】
【請求項１】
未焼成のセラミック材料を主成分とする１層以上の絶縁性機能層と、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に複数配列した１層以上の導体層とを積層した第一積層シートを作製する工程と、
未焼成のセラミック材料を主成分とする１層以上の絶縁性機能層と、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に複数配列した１層以上の導体層とを積層した第二積層シートを作製する工程と、
前記縦方向および横方向のいずれかに配列された複数の導体が含まれるように、前記第一積層シートをスティック状に切断し、これにより複数本の第一積層スティックを得る工程と、
前記縦方向および横方向のいずれかに配列された複数の導体が含まれるように、前記第二積層シートをスティック状に切断し、これにより複数本の第二積層スティックを得る工程と、
前記第二積層スティックを、当該第二積層スティックの長手方向の軸周りに９０°回転させた状態で前記第一積層スティックと前記第一積層スティックとの間に挟むように配置し、これら第一積層スティックおよび第二積層スティックを熱圧着して一体化することにより第三積層シートを作製する工程と、
前記第一積層スティックの一部である第一積層体と前記第二積層スティックの一部である第二積層体とが各々に含まれるように前記第三積層シートを縦方向と横方向とに切断することにより当該第三積層シートをチップ化する工程と、
当該チップ化した未焼成のチップを焼成することにより前記第一積層体と前記第二積層体とが一体化した焼結体を得る工程と
を含むことを特徴とする積層型電子部品の製造方法。
【請求項２】
前記第一積層シートを作製する工程は、
未焼成のセラミック材料を主成分とするセラミックグリーンシートの表面に、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に配列されるように複数印刷した第一セラミックシートを複数枚作製する工程と、
前記複数枚の第一セラミックシートを重ね合わせて熱圧着し一体化することにより前記第一積層シートを得る工程と
を含み、
前記第二積層シートを作製する工程は、
未焼成のセラミック材料を主成分とするセラミックグリーンシートの表面に、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に配列されるように複数印刷した第二セラミックシートを複数枚作製する工程と、
前記複数枚の第二セラミックシートを重ね合わせて熱圧着し一体化することにより前記第二積層シートを得る工程と
を含む
請求項１に記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品の製造方法に係り、特に、内部導体層の積層方向が異なる複数のセラミック積層体を含む電子部品を製造する方法に関する。
【背景技術】
【０００２】
様々な回路機能を実現するため、回路素子や接続導体等の回路要素を積層体の複数の配線層に分散して配置した積層型の電子部品が提供されている。
【０００３】
一方、電子機器の小型・多機能化の進展に伴い、これを構成する電子部品にも小型・薄型（低背）化ならびに多機能・高集積化の強い要請がある。例えば、携帯電話機や無線ＬＡＮ装置の主要構成部品のひとつである積層セラミック電子部品のフィルタには、薄い誘電体（積層体）に電極を形成し、それらを重ねてインダクタやキャパシタを形成することにより構成されたセラミック積層体が利用され、小型低背化に有利である。また、セラミック積層体は、樹脂系のガラスエポキシ積層体等と比較して、耐熱性、熱膨張、熱伝導率、耐薬品性等において優れた特性を備えており、特に高集積化が要求される電子部品の配線用としても利用されている。このようにセラミック積層体を含む電子部品は、様々な高機能を要する高周波電子部品に広く利用されている。
【０００４】
他方、電子部品を小型すればその分、内部に設けられた回路要素（回路素子や接続導体等）同士が必然的に接近することとなり、浮遊容量や望ましくない電磁界結合によって当該電子部品の特性劣化が生じやすくなる。このため、積層方向が異なる複数の積層体によって電子部品を構成するなど、回路要素同士の相互干渉を防ぐ部品構造の提案がなされている（下記特許文献参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１９５８７３号公報
【特許文献２】特開２００４−３１７４３号公報
【特許文献３】特開２００９−１７０７３７号公報
【特許文献４】特許第３４２５０６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前記特許文献記載の構造は、部品内部で導体の積層方向を変える工夫が施されているものの、電子部品を構成する各積層体は別々に焼成され、これらを積層方向が異なるように接着剤で接着して個々の電子部品を作製するものである（特許文献２，特許文献３の段落００３８〜００３９等参照）。したがって、これら文献記載の構造は、製造に手間を要し量産性に劣る面がある。
【０００７】
例えば、チップフィルタを製造することを想定すると、個々のチップサイズは現状で縦横高さの寸法がそれぞれ例えば１ｍｍ，０．５ｍｍ，０．３５ｍｍ程度であり、さらに小さな寸法となる積層体同士を接着してチップを作製することは現実には困難を伴うと考えられる。なぜなら、単純に積層体同士が接着されれば良いというものではなく、両積層体に含まれる導体同士を電気的に接続する必要もあるから、接着にあたっては正確な位置決め固定が必要であり、しかも対象物（チップサイズ）が小さくなるほど位置決め誤差は相対的に大きくなり高精度の位置決めは格段に難しくなるから、これを部品ひとつひとつについて逐一行い、接着作業を行うことは容易ではなく、上記文献記載の構造は量産品として現実的な構造とは言えない。
【０００８】
また、個々の積層体を焼成するのは取扱いが煩雑であるばかりでなく、集合状態のときと比較して形状の安定性が低下する。特に、小型に構成された個々の積層体を焼成したときに変形が生じ、積層体同士を接合するときに内部電極同士の接続がずれて接続不良を生じるおそれがある。したがって従来の部品構造では、積層方向が異なる複数のセラミック積層体を含む積層型電子部品を、歩留り・生産性ともに良好に製造することは難しい。
【０００９】
したがって、本発明の目的は、小型化しても良好な電気特性を得やすい積層方向の異なる複数のセラミック積層体を含む積層型電子部品の新たな部品構造を得る点にあり、特に、このような積層型電子部品を効率良く製造することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決し目的を達成するため、本発明に係る積層型電子部品の製造方法は、（１）未焼成のセラミック材料を主成分とする１層以上の絶縁性機能層と、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に複数配列した１層以上の導体層とを積層した第一積層シートを作製する工程と、（２）未焼成のセラミック材料を主成分とする１層以上の絶縁性機能層と、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に複数配列した１層以上の導体層とを積層した第二積層シートを作製する工程と、（３）前記縦方向および横方向のいずれかに配列された複数の導体が含まれるように前記第一積層シートをスティック状に切断し、これにより複数本の第一積層スティックを得る工程と、（４）前記縦方向および横方向のいずれかに配列された複数の導体が含まれるように前記第二積層シートをスティック状に切断し、これにより複数本の第二積層スティックを得る工程と、（５）前記第二積層スティックを、当該第二積層スティックの長手方向の軸周りに９０°回転させた状態で前記第一積層スティックと前記第一積層スティックとの間に挟むように配置し、これら第一積層スティックおよび第二積層スティックを熱圧着して一体化することにより第三積層シートを作製する工程と、（６）前記第一積層スティックの一部である第一積層体と前記第二積層スティックの一部である第二積層体とが各々に含まれるように前記第三積層シートを縦方向と横方向とに切断することにより当該第三積層シートをチップ化する工程と、（７）当該チップ化した未焼成のチップを焼成することにより前記第一積層体と前記第二積層体とが一体化した焼結体を得る工程とを含む。
【００１１】
本発明に係る積層型電子部品の製造方法は、積層方向が異なる２以上のセラミック積層体を接合した構造を有する電子部品を製造する方法であるが、従来提案されているように焼成後の個々の積層体を接合するのではなく、積層スティック（第一積層スティックおよび第二積層スティック）として棒状の集合状態（同一の積層体を複数含んだ状態）となった積層体同士を熱圧着（加熱および加圧）により接合し、積層方向が異なる積層体が接合されかつこれら積層方向が異なる積層体（第一積層体および第二積層体）が集合状態（積層方向が異なる積層体の組が複数集まった状態）となった第三積層シートを作製する。なお、この第三積層シートを作製するときの温度は、第一積層スティックと第二積層スティックとが接合されるが後に行う焼成温度（例えば７００〜１６００℃）より低い温度とする。この第三積層シート作製時の具体的な加熱温度は、絶縁性機能層や導体の材料によっても異なり一概に規定することは出来ないが、例えば３０〜２００℃程度とすれば良い。
【００１２】
このように本発明では、電子部品を構成する複数の積層体（第一積層体，第二積層体）を接合するときに個々の積層体を取り扱う必要がなく、集合状態でまとめて接合を行うことが出来るから、作業性に優れ、生産性も良好である。また、焼成は積層体を接合した後に行うから、焼成による形状誤差の発生も抑えることが出来る。
【００１３】
上記「絶縁性機能層」は、典型的には、誘電体セラミック材料により形成した絶縁層であるが、これに限らず、例えば積層基板内に配置する素子に対応して磁性体セラミック材料や半導体セラミック材料など様々な絶縁性セラミック材料からなる材料層であって良い。また、ひとつの積層体に異なる材料の絶縁性機能層を混在させることも出来る。
【００１４】
また、本発明において電子部品を構成する積層体は、２つ（第一積層体と第二積層体のみ）に限られるものではない。例えば、３個の積層体により当該電子部品を構成しても良いし、４個以上の積層体を接合した構造とすることも出来る。なお、このように３個以上の積層体を含む場合には、上記第一積層スティックおよび第二積層スティックに加えて、第三の積層スティック、あるいはそれ以上の（第四、第五、…の）積層スティックを同様に形成してこれらを適宜組み合わせて上記第三積層シートを作製すれば良い。
【００１５】
さらに、本発明において電子部品に含まれる積層体の積層方向は、総ての積層体が異なる積層方向を有している必要は必ずしもなく、例えば、第一積層体、第二積層体および第三積層体の３つの積層体がこの順に一列に接合された電子部品において、第一積層体と第三積層体とは積層方向が等しく（例えば水平方向または垂直方向）、これらと第二積層体の積層方向が異なる（例えば垂直方向または水平方向）など、同一の積層方向の積層体が複数含まれていても構わない。
【００１６】
また前記第一積層シート並びに前記第二積層シートを作製する方法は特に問わないが、一例を述べれば、未焼成のセラミック材料を主成分とするセラミックグリーンシートの表面に、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に配列されるように複数印刷した第一セラミックシートを複数枚作製し、これら複数枚の第一セラミックシートを重ね合わせて熱圧着し一体化することにより前記第一積層シートを作製する。同様に第二積層シートを作製するには、例えば、未焼成のセラミック材料を主成分とするセラミックグリーンシートの表面に、回路素子の少なくとも一部を構成する導体を縦方向と横方向とに二次元的に配列されるように複数印刷した第二セラミックシートを複数枚作製し、これら複数枚の第二セラミックシートを重ね合わせて熱圧着し一体化することにより前記第二積層シートを作製すれば良い。
【００１７】
なお、本発明において積層シート（第一積層シートおよび第二積層シート）を作製する方法は上記以外にも、例えば、導体を形成する導体ペーストと、絶縁性機能層を形成する絶縁体ペーストとを交互に印刷して積層するなど、他の方法によることも可能である。
【００１８】
一方、本発明に係る積層型電子部品は、セラミック材料を主成分とする１層以上の絶縁性機能層と１層以上の導体層とが積層された第一積層体と、セラミック材料を主成分とする１層以上の絶縁性機能層と１層以上の導体層とが積層されかつ前記第一積層体と接合された第二積層体とを備えた電子部品であって、前記第一積層体の積層方向と前記第二積層体の積層方向とが互いに交差し、前記第一積層体と前記第二積層体とが、焼成により一体化した焼結体となっている。
【００１９】
また、前記第一積層体の導体層の積層方向と、前記第二積層体の積層方向とが、互いに略直交している場合がある。
【００２０】
このように積層方向が異なる複数の積層体を含む部品構造とすれば、例えば、第一積層体と第二積層体とにそれぞれインダクタを配置する場合にこれらの間の電磁結合を防いだり、第一積層体と第二積層体とにそれぞれ配置した回路要素間に生じる寄生容量を低減するなど、当該電子部品に含まれる回路要素間の相互干渉を防いで良好な電気特性を得ることが出来る。
【００２１】
また、上記本発明に係る積層型電子部品の一態様では、第一積層体の絶縁性機能層と、第二積層体の絶縁性機能層とが、同一材料からなり、これら第一積層体の絶縁性機能層と第二積層体の絶縁性機能層の接合面は連続した焼結体を成している。
【００２２】
さらに、本発明に係る積層型電子部品の別の一態様では、第一積層体の絶縁性機能層と、第二積層体の絶縁性機能層とが、異なる材料からなり、これら第一積層体の絶縁性機能層と第二積層体の絶縁性機能層の接合面に界面が存在する。
【００２３】
さらに、本発明に係る積層型電子部品のさらに別の一態様では、第一積層体の絶縁性機能層と第二積層体の絶縁性機能層との接合面に、第一積層体の絶縁性機能層を構成する材料および前記第二積層体の絶縁性機能層を構成する材料のうちのいずれか一方または双方の材料が拡散した拡散層が形成されている。
【００２４】
このような拡散層が形成された部品構造によれば、第一積層体と第二積層体の結合がより強固になると共に、第一積層体と第二積層体間の熱膨張率の差が当該拡散層によって緩和され、後の製造工程や部品として各種製品に組み込まれた後における温度変化によって第一積層体と第二積層体との間に亀裂や剥離が生じたり両積層体間の電気的な接続に損傷を受けるなどの障害が生じることを防ぐことが出来る。
【００２５】
なお、本発明では、前述のようにひとつの積層体に異なる材料の絶縁性機能層を混在させること、すなわち、第一積層体と第二積層体のいずれか一方または双方が２以上の異なる材料からなる絶縁性機能層を有することがあり、この場合には、当該第一積層体と第二積層体の接合面の一部に上記界面あるいは拡散層が存在することがある。
【００２６】
また、本発明に係る積層型電子部品のさらに別の一態様では、第一積層体と第二積層体との間に、当該第一積層体に含まれる材料および第二積層体に含まれる材料以外の第三の材料、例えば接着材料（例えば熱を加えることにより接着作用を果たすことが可能な材料）が介在されておらず、これら第一積層体と第二積層体とが直接接合されている。
【００２７】
また、本発明に係る積層型電子部品のさらに別の一態様では、第一積層体と第二積層体とが接合されることにより当該接合面において、第一積層体に含まれる導体のうちの１以上の導体の端部が第二積層体に含まれる導体のうちの１以上の導体の表面に当接し、これにより当該第一積層体に含まれる導体と第二積層体に含まれる導体とが電気的に接続されている。
【００２８】
このような導体の接続構造を備えれば、例えば、接合される一方の積層体に含まれる回路素子（例えばインダクタ）と、他方の積層体に含まれる回路素子（例えばキャパシタ）とを直接接続したり、あるいは、一方の積層体に含まれるグランド電極と、他方の積層体に含まれる回路素子とを直接接続するなど、ビアや接続用の導体線路等の接続導体を介さずに一方の積層体に含まれる様々な回路要素と他方の積層体に含まれる様々な回路要素とを電気的に接続することが出来るから、接続導体が介在することによる電気特性の劣化を防ぐことが出来る。
【００２９】
本発明における「積層型電子部品」とは、典型的には、複数の回路素子を含む複合電子部品を言う。「回路素子」としては、例えば、インダクタ、キャパシタ、抵抗、バリスタ等の受動素子が挙げられるが、そのほかにも、トランジスタやＦＥＴのような能動素子、ＩＣのような能動素子を含む集積回路、あるいは、導体線路や層間接続導体（ビア、スルーホール等）のような接続導体、グランド電極、端子電極など、各種の回路要素が当該積層型電子部品に含まれることがある（前記本発明の製造方法においても同様）。
【００３０】
さらに本発明に言う積層型電子部品を機能面（部品の種類）から捉えた場合には、例えば、バンドパスフィルタ、ローパスフィルタおよびハイパスフィルタ等のフィルタ、デュプレクサ、ダイプレクサ、パワーアンプモジュール、高周波重畳モジュール、アイソレータ、センサなど様々な電子部品ないし電子モジュールが本発明に言う積層型電子部品に含まれる。
【発明の効果】
【００３１】
本発明に係る積層電子部品の製造方法によれば、積層方向の異なる複数のセラミック積層体を含む積層型電子部品を効率良く製造することが可能となる。
【００３２】
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、本発明は下記の実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。また、各図中、同一の符号は、同一又は相当部分を示す。
【図面の簡単な説明】
【００３３】
【図１】図１は、本発明の一実施形態に係る積層型電子部品の製造方法の工程を示す模式的に示す斜視図である。
【図２】図２は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図３】図３は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図４】図４は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図５】図５は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図６】図６は、前記実施形態における第一積層スティックの断面（図５のＡ−Ａ断面）を模式的に示す図である。
【図７】図７は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図８】図８は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図９】図９は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１０】図１０は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１１】図１１は、前記実施形態における第二積層スティックの断面（図１０のＢ−Ｂ断面）を模式的に示す図である。
【図１２】図１２は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１３】図１３は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１４】図１４は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１５】図１５は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１６】図１６は、前記実施形態における第三積層シートの断面（図１５のＤ−Ｄ断面）を模式的に示す図である。
【図１７】図１７は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１８】図１８は、前記実施形態に係る製造方法の工程を模式的に示す斜視図である。
【図１９】図１９は、前記実施形態において第三積層シートを切断して作製したチップの断面（焼成後の状態）を模式的に示す図である。
【図２０Ａ】図２０Ａは、前記実施形態の変形例において第三積層シートを切断して作製したチップの断面（焼成後の状態）を模式的に示す図である。
【図２０Ｂ】図２０Ｂは、前記実施形態の別の変形例において第三積層シートを切断して作製したチップの断面（焼成後の状態）を模式的に示す図である。
【図２０Ｃ】図２０Ｃは、前記実施形態のさらに別の変形例において第三積層シートを切断して作製したチップの断面（焼成後の状態）を模式的に示す図である。
【図２１Ａ】図２１Ａは、前記実施形態のさらに別の変形例のチップ断面（焼成前の状態）を模式的に示す図である。
【図２１Ｂ】図２１Ｂは、前記図２１Ａに示したチップの焼成後の状態を模式的に示す断面図である。
【図２２Ａ】図２２Ａは、前記実施形態のさらに別の変形例のチップ断面（焼成前の状態）を模式的に示す図である。
【図２２Ｂ】図２２Ｂは、前記図２２Ａに示したチップの焼成後の状態を模式的に示す断面図である。
【図２３Ａ】図２３Ａは、前記実施形態のさらに別の変形例のチップ断面（焼成前の状態）を模式的に示す図である。
【図２３Ｂ】図２３Ｂは、前記図２３Ａに示したチップの焼成後の状態を模式的に示す断面図である。
【図２４】図２４は、前記実施形態の製造方法を適用して作製した電子部品（フィルタ）を模式的に透視状態で示す斜視図である。
【図２５】図２５は、前記実施形態の製造方法を適用して作製した第三積層シートの別の例を前記図１６と同様に模式的に示す断面図である。
【発明を実施するための形態】
【００３４】
以下、図１から図１９に基づいて本発明の一実施形態に係る積層型電子部品の製造方法を順に説明する。なお、図１および以降の図においては、互いに直交するｘ軸、ｙ軸およびｚ軸からなる３次元座標を適宜示しており、これらの図ならびに本実施形態の説明ではこれら座標軸のうち、ｘ軸方向を横方向（水平方向／左右方向）、ｙ軸方向を縦方向（水平方向／前後方向）、ｚ軸方向を高さ方向（垂直方向／上下方向）として説明を行う。
【００３５】
また、本実施形態の製造方法は、図１９に示すように、各配線層（内部導体１２）が垂直方向に積層された、言い換えれば、各配線層がｘｙ平面（ｘ軸とｙ軸を含む平面）に平行に水平に広がる第一積層体５１，５２と、これとは逆に各配線層（内部導体２２）が水平方向に積層された、言い換えれば、各配線層がｙｚ平面（ｙ軸とｚ軸を含む平面）に平行に垂直に広がる第二積層体５３とからなる積層型電子部品４１（以下、チップと言うことがある）を製造するものである。また、第一積層体５１，５２は、第二積層体５３の左側に接合される左第一積層体５１と、第二積層体５３の右側に接合される右第一積層体５２とからなる。
【００３６】
（１）  第一積層シート及び第一積層スティックの作製
本実施形態の製造方法では、図１に示すようにまず、アルミナを主成分とするセラミック材料により形成した未焼成のグリーンシート１１を用意し、その表面に導電性ペーストを塗布して第一積層体５１，５２の各配線層に対応した所定の導体パターン１２を印刷することにより第一セラミックシート１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇを作製する（図２参照）。これら第一セラミックシート１１ａ〜１１ｇに印刷する導体パターン１２は、作製するチップ４１の数に対応した数だけ縦方向と横方向とにマトリックス状に配列するように形成する。
【００３７】
なおこのとき、第一セラミックシート１１ａ〜１１ｇには、上記のように第一積層体の各配線層に配置すべき回路要素に対応した導体パターン１２のほか、ビアホール等の層間接続導体を必要であれば形成する（後に図７を参照して述べる第二セラミックシート２１ａ〜２１ｄについても同様）。また上記グリーンシートを構成するセラミック材料には、アルミナのほか、例えばフェライト（特にインダクタを備える場合）やチタン酸バリウム（特にキャパシタを備える場合）、酸化亜鉛（特にバリスタを備える場合）など様々なセラミック材料を含めることが可能である。
【００３８】
次に、上記第一セラミックシート１１ａ〜１１ｇを図２に示すように位置合わせしつつ所定の順序で重ね合わせ、これらを熱圧着して一体化することにより、図３に示すように第一積層シート１３を得る。
【００３９】
そして、図４〜図５に示すように上記第一積層シート１３を短冊状に切断し、第一積層スティック１３ａを得る。この第一積層スティック１３ａは、図６にその断面（図５のＡ−Ａ断面）を示すように、左半分には前述した右第一積層体５２が、右半分には前述した左第一積層体５１がそれぞれ配置されるように導体パターン１２の形成および積層を行う。なお、当該第一積層スティック１３ａの長さ方向（縦方向／ｙ軸方向）には、当該右第一積層体５２および左第一積層体５１を構成する導体パターン１２の組が複数配列されるように備えられている。
【００４０】
（２）  第二積層シート及び第二積層スティックの作製
同様に、第二積層スティックの作製を行う。図７に示すように、前記第一積層シート作製時と同様に未焼成のグリーンシートを用意し、その表面に導電性ペーストを塗布することにより第二積層体５３の各配線層に対応した所定の導体パターン２２を印刷した第二セラミックシート２１ａ，２１ｂ，２１ｃ，２１ｄを第二積層体５３の各配線層に対応した枚数作製する。これら各第二セラミックシート２１ａ〜２１ｄの導体パターン２２は、前記第一積層シート１３と同様に、作製するチップの数に対応した数だけ縦方向と横方向とにそれぞれマトリックス状に配列するように形成する。
【００４１】
次に、第二セラミックシート２１ａ〜２１ｄを図７に示すように位置合わせしつつ所定の順序で重ね合わせ、これらを熱圧着して一体化することにより、図８に示すように第二積層シート２３を作製する。その後、図９〜図１０に示すように第二積層シート２３を短冊状に切断し、第二積層スティック２３ａを得る。この第二積層スティック２３ａの断面（図１０のＢ−Ｂ断面）を図１１に示す。
【００４２】
（３）  第三積層シートの作製（積層シートの再編）
そして、図１２に示すように第二積層スティック２３ａの各配線層２２が垂直に立つように第二積層スティック２３ａを長手方向（ｙ軸）の周りに９０°回転させ、この状態で図１３に示すように第一積層スティック１３ａの間に第二積層スティック２３ａを挟み込むように第一積層スティック１３ａと第二積層スティック２３ａとを交互に配置し、図１４に示すようにこれら第一積層スティック１３ａと第二積層スティック２３ａとを熱圧着して一体化することにより、図１５に示すように第三積層シート３３を作製する。
【００４３】
図１６はこの第三積層シート３３の断面を拡大して示すものである。この図に示すように隣り合う第一積層スティック１３ａと第二積層スティック２３ａとが接合され、第一積層スティック１３ａに含まれる導体１２と第二積層スティック２３ａに含まれる導体２２とが電気的に接続されている。なお、本願の図面に示した各導体１２，２２は本発明の概念を示すためのものであって、本発明における導体パターンは図示の例に限定されるものではなく、作製する電子部品の種類に応じて様々な形状や配設数、導体相互の接続形態を有していて良いことは勿論である。
【００４４】
（４）  チップ化
図１６および図１７に示すように切断線４０において第三積層シート３３を縦方向と横方向とに方眼状（さいの目状）に切断し、図１８に示すようにチップ４１を得る。
【００４５】
その後、個々のチップを焼成する。これにより、図１９に示すように第一積層体（左第一積層体５１および右第一積層体５２）と第二積層体５３とが焼結して両積層体５１〜５３の界面が消滅して、チップ４１全体としてセラミック層（絶縁性機能層）が連続したひとつの焼結体となる。チップ焼成後には、チップ４１の外表面に外部電極（端子電極）を形成する。
【００４６】
なお、前に述べたように第一積層体５１，５２と第二積層体５３とを全体的に（積層体全体として）又は部分的に（積層体の一部のセラミック層を）異なる材料により形成することも可能であり、この場合には、図２０Ａに示すように異なる材料により形成した両積層体の接合面に拡散層４５が形成されることがある。またこの拡散層は、第一積層体および第二積層体のセラミック層を構成する材料をどのようなものとするかによって、図２０Ａに示すように第一積層体５１，５２と第二積層体５３に含まれる各材料が互いに相手方の積層体（第一積層体５１，５２にとっては第二積層体５３、第二積層体５３にとっては第一積層体５１，５２）に向けそれぞれ拡散したものとなっている場合もあるし、図２０Ｂに示すように第一積層体５１，５２に含まれる材料が第二積層体５３に向け拡散した拡散層となっている場合もあるし、あるいは逆に、図２０Ｃに示すように第二積層体５３に含まれる材料が第一積層体５１，５２に向け拡散した拡散層となっている場合もある。
【００４７】
なお、上記図２０Ａ〜図２０Ｃは、第一積層体５１，５２と第二積層体５３について各積層体全体として材料を異ならせた場合を概念的に示すものであり、両積層体間で部分的に材料を異ならせた場合には、図２０に示すように高さ方向にチップ上面からチップ下面まで連続した拡散層４５が形成されるのではなく、部分的に（高さ方向に途切れ途切れに／異なる材料が接する部分のみに）拡散層や界面が形成されることがある。
【００４８】
具体的には、図２１Ａ（チップ焼成前）に示すように第一積層体５１，５２を、第一のセラミック材料からなる第一セラミック層８１と、この第一のセラミック材料とは異なる第二のセラミック材料からなる第二セラミック層８２とを積層した構造とすると共に、第二積層体５３を前記第一のセラミック材料からなる第一セラミック層８１を積層した構造としたような場合には、チップ焼成後には図２１Ｂに示すように、チップの高さ方向について部分的に界面や拡散層が形成されることがある。
【００４９】
同様に、図２２Ａ（焼成前）に示すように第二積層体５３の第一積層体５１，５２に接する層を第二セラミック層８２とした場合や、あるいは図２３Ａ（焼成前）に示すように第二積層体５３の第一積層体５１，５２に接する層を第一セラミック層８１とした場合には、焼成後には、図２２Ｂおよび図２３Ｂにそれぞれ示すようにチップの高さ方向について部分的に（第一セラミック層８１と第二セラミック層８２とが接する部分）に界面や拡散層が形成される。なお、３種類以上のセラミック層を積層した場合も同様である。
【００５０】
図２４は上記実施形態に基づいて作製したフィルタチップの構成例を示すものである。この図に示すように第一積層体（左第一積層体５１および右第一積層体５２）の内部配線層に形成した導体（例えばインダクタ導体６１）と第二積層体５３の内部配線層に配した導体（例えばキャパシタ電極６２）の積層方向を直交させ、あるいは、当該第一積層体５１，５２のインダクタ導体６１と第二積層体５３のキャパシタ電極６２とを直接又は短距離で電気的に接続することにより当該フィルタ４３を小型低背化しても良好な電気特性を確保することが出来る。
【００５１】
さらに、図２５は第三積層シートの別の構成例を示すものである。前記実施形態（図１６）では、縦方向について第三積層シート３３内の第一積層スティック１３ａ部分の中央を切断して個々のチップ４１を作製したが、図２５に示すように第二積層スティック７３ａ部分についても切断線４０において切断を行い、２つの積層体のみからなるチップ４４を構成することも可能である。なおこの場合には、第二積層スティック７３ａにも前記第一積層スティック１３ａと同様に、左右対称に導体パターン２２の組を（当該第二積層スティック７３ａの左側部分と右側部分とにそれぞれに導体パターン２２を）形成しておけば良い。
【００５２】
さらに、これら図２５および図１６に示した以外にも、本発明を適用すれば、様々な本数・配列順序で積層スティックを組み合わせて第三積層シートを作製し、チップを構成することが可能であることは当業者に明らかである。
【符号の説明】
【００５３】
１１  セラミックグリーンシート
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ  第一セラミックシート
１２，２２，６１，６２  内部導体
１３  第一積層シート
１３ａ  第一積層スティック
２１ａ，２１ｂ，２１ｃ，２１ｄ  第二セラミックシート
２３  第二積層シート
２３ａ，７３ａ  第二積層スティック
３３  第三積層シート
４０  チップ化のための切断線
４１，４２，４３，４４  積層型電子部品（チップ）
４５  拡散層
５１  第一積層体（左第一積層体）
５２  第一積層体（右第一積層体）
５３  第二積層体
８１  第一セラミック層
８２  第二セラミック層
【図１】
0005305042.tif 000002
【図２】
0005305042.tif 000003
【図３】
0005305042.tif 000004
【図４】
0005305042.tif 000005
【図５】
0005305042.tif 000006
【図６】
0005305042.tif 000007
【図７】
0005305042.tif 000008
【図８】
0005305042.tif 000009
【図９】
0005305042.tif 000010
【図１０】
0005305042.tif 000011
【図１１】
0005305042.tif 000012
【図１２】
0005305042.tif 000013
【図１３】
0005305042.tif 000014
【図１４】
0005305042.tif 000015
【図１５】
0005305042.tif 000016
【図１６】
0005305042.tif 000017
【図１７】
0005305042.tif 000018
【図１８】
0005305042.tif 000019
【図１９】
0005305042.tif 000020
【図２０Ａ】
0005305042.tif 000021
【図２０Ｂ】
0005305042.tif 000022
【図２０Ｃ】
0005305042.tif 000023
【図２１Ａ】
0005305042.tif 000024
【図２１Ｂ】
0005305042.tif 000025
【図２２Ａ】
0005305042.tif 000026
【図２２Ｂ】
0005305042.tif 000027
【図２３Ａ】
0005305042.tif 000028
【図２３Ｂ】
0005305042.tif 000029
【図２４】
0005305042.tif 000030
【図２５】
0005305042.tif 000031