(57)【特許請求の範囲】
【請求項１】
入力信号を分配する分配器と、
前記分配器により分配された入力信号を受信すると、該入力信号に含まれる、周波数の異なる２つの主信号のそれぞれに対して位相差が＋９０°から＋１８０°の範囲および−１８０°から−９０°の範囲のいずれかに含まれる逆相の３次相互変調歪を生成し、前記２つの主信号および該３次相互変調歪を出力する逆相３次相互変調歪発生回路と、
前記逆相３次相互変調歪発生回路から受信する信号を増幅して出力する第１の増幅器と、
前記分配器により分配される入力信号を増幅して出力する第２の増幅器と、
前記第１の増幅器の出力信号と前記第２の増幅器の出力信号とを合成する合成器と、
前記分配器により前記入力信号が分配される第１の増幅経路および第２の増幅経路と、
を有し、
前記第１の増幅経路に、前記逆相３次相互変調歪発生回路および前記第１の増幅器が設けられ、
前記第２の増幅経路に、前記第２の増幅器が設けられ、
前記逆相３次相互変調歪発生回路は、
前記３次相互変調歪を発生させるための非線形素子を含む歪発生回路と、
前記入力信号の２つの主信号の周波数成分の中間周波数に対応して設定された、ＲＦ基本波帯における前記歪発生回路の負荷インピーダンスに対応して、前記３次相互変調歪の振幅を設定する振幅調整回路と、
前記入力信号の２つの主信号の周波数成分の差に対応して設定された、差周波帯における前記歪発生回路の負荷インピーダンスに対応して、前記主信号と前記３次相互変調歪の位相差を設定する位相調整回路と、
を有する、電力増幅器。
【請求項２】
前記第１の増幅経路が複数並列に設けられ、
前記第２の増幅経路が複数並列に設けられた請求項１記載の電力増幅器。
【請求項３】
前記非線形素子はバイポーラトランジスタであり、
前記バイポーラトランジスタのエミッタ端子が前記第１の増幅経路に接続された請求項１記載の電力増幅器。
【請求項４】
前記非線形素子は電界効果トランジスタであり、
前記電界効果トランジスタのソース端子が前記第１の増幅経路に接続された請求項１記載の電力増幅器。
【請求項５】
前記非線形素子はダイオードであり、
前記ダイオードのカソード端子が前記第１の増幅経路に接続された請求項１記載の電力増幅器。
【請求項６】
前記振幅調整回路は、
前記第１の増幅経路に直列または並列に接続された容量素子、インダクタ素子および抵抗素子のうち少なくともいずれかの受動素子を有し、
選択された前記受動素子による、前記歪発生回路のＲＦ基本波帯における負荷インピーダンスに対応して、前記３次相互変調歪の振幅を調整する請求項１記載の電力増幅器。
【請求項７】
前記位相調整回路は、
２つの端子のうち一方の端子が前記第１の増幅経路に接続され、他方の端子が接地された、容量素子およびインダクタ素子が直列に接続された回路を有し、
前記容量素子および前記インダクタ素子の素子値の設定による、前記歪発生回路の差周波帯における負荷インピーダンスに対応して、前記３次相互変調歪の位相を調整する請求項１記載の電力増幅器。
【請求項８】
前記位相調整回路は、
２つの端子のうち一方の端子が接地され、他方の端子が前記第１の増幅経路に接続されたインダクタ素子と、
前記第１の増幅経路に対して、前記非線形素子が接続された部位と前記インダクタ素子が接続された部位の間に直列に接続された容量素子とを有し、
前記容量素子および前記インダクタ素子の素子値の設定による、前記歪発生回路の差周波帯における負荷インピーダンスに対応して、前記３次相互変調歪の位相を調整する請求項１記載の電力増幅器。
【請求項９】
前記第１の増幅経路において、前記第１の増幅器の後段に設けられたλ／４線またはその等価回路を含む第１の位相調整部と、
前記第２の増幅経路において、前記第２の増幅器の前段に設けられたλ／４線またはその等価回路を含む第２の位相調整部と、
を有する請求項１記載の電力増幅器。
【請求項１０】
前記第１の増幅経路において、前記第１の増幅器の前段に設けられたλ／４線またはその等価回路を含む第１の位相調整部と、
前記第２の増幅経路において、前記第２の増幅器の後段に設けられたλ／４線またはその等価回路を含む第２の位相調整部と、
を有する請求項１記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信で使用される電力増幅器に関する。
【背景技術】
【０００２】
高速通信用の無線送信機においては、正しくデータ送信を行なうため、増幅器には高い線形性（低歪特性）が要求される。従来の増幅器の構成と動作を説明する。【０００３】
図１は、低歪特性を実現するためのフィードフォワード型増幅器を示すブロック図である。フィードフォワード型増幅器は、増幅器1と、遅延線路10,11と、増幅器1からの信号と遅延線路10からの信号を合成して3次相互変調歪6を取り出す減算器2と、3次相互変調歪6を増幅して3次相互変調歪7を生成するエラーアンプ3と、3次相互変調歪6と3次相互変調歪7とを相殺する合成器4とを有する。【０００４】
図１に示すフィードフォワード型増幅器の動作を簡単に説明する。入力端子13から入力信号12が入力されると、入力信号12が増幅器1と遅延線路10に入力される。増幅器1からの出力信号は、増幅された主信号5の他に、3次相互変調歪6を含む。減算器2は、増幅器1からの出力信号と遅延線路10を介して入力信号12とが入力されると、これらの信号を合成することにより増幅器1で発生した3次相互変調歪6を取り出す。エラーアンプ3は、入力される3次相互変調歪6を増幅し、3次相互変調歪7として出力する。合成器4は、遅延線路11を介して入力される主信号5および3次相互変調歪6とエラーアンプ3からの3次相互変調歪7とを足し合わせる。これにより、出力端子14から出力される信号において、3次相互変調歪6と3次相互変調歪7との足し合わせによる3次相互変調歪9が相殺される。このようなフィードフォワード型増幅器では、増幅器から発生する歪自身を用いて歪補償するため、大きな歪補償量が実現できる旨が、「MWE2004  Microwave  Workshop  Digest,  pp.575-584,  2004,  November」（以下では、文献１と称する）に記載されている。【０００５】
しかしながら、図１のフィードフォワード型増幅器では、2つのループ構成となるため、回路規模が大きくなり、コスト、サイズおよび電力損失が大きくなるという問題点がある。この問題を回避するための方式が、特許第２９７３６８４号公報（以下では、文献２と称する）に提案されている。図２は、文献２で提案された歪補償方式の増幅装置を示すブロック図である。【０００６】
図２は従来の増幅装置の構成例を示すブロック図である。図２に示すように、増幅装置は、低歪増幅器21,22と、高歪増幅器23と、高歪増幅器23の後段に設けられた位相等価器24と、ハイブリッドトランス25と、合成器26とを有する構成である。【０００７】
図２に示す増幅装置の動作を簡単に説明する。入力端子35から入力信号37が入力されると、ハイブリッドトランス25は、入力信号37を入力信号37と同位相の主信号28および入力信号37の位相を180°反転させた主信号27に分配する。そして、主信号28を低歪増幅器21に入力し、主信号27を高歪増幅器23に入力する。低歪増幅器21および低歪増幅器22が主信号28を増幅することで、主信号28が増幅された主信号29と3次相互変調歪30とが低歪増幅器22から出力される。【０００８】
一方、高歪増幅器23は、ハイブリッドトランス25から主信号27を受信すると、主信号27から歪補償用の3次相互変調歪32を生成する。続いて、主信号27と3次相互変調歪32を出力する。高歪増幅器23の後段に設けられた位相等価器24は、高歪増幅器23から主信号27および3次相互変調歪32を受信すると、3次相互変調歪32について、低歪増幅器21における位相シフト分を補正し、位相を低歪増幅器22から出力される3次相互変調歪30の位相と逆相になるように補正する。そして、位相を調整した3次相互変調歪32と主信号27に替わる主信号31とを出力する。【０００９】
合成器26は、低歪増幅器22から出力される主信号29および3次相互変調歪30と位相等価器24から出力される主信号31および3次相互変調歪32とを合成する。これにより、出力端子36に出力される3次相互変調歪34を相殺でき、出力端子36において主信号33に対する3次相互変調歪34の相対強度を低減できる。この方式では、1つのループ構成で歪補償が可能になり、回路規模の縮小が図られている。【００１０】
他方において、並列構成で低電力時の効率を改善する方式として、ドハティ型増幅器が上記文献１に記載されている。図３は従来のドハティ型増幅器の構成例を示すブロック図である。【００１１】
図３に示すように、ドハティ型増幅器は、主増幅器41と、副増幅器42と、λ／4線43,44と、合成器45と、入力端子46と、出力端子47と、分配器48とを有する構成である。また、主増幅器41はA〜AB級バイアスの状態に設定され、副増幅器42はC級バイアスの状態に設定されている。【００１２】
図３に示すドハティ型増幅器の動作を簡単に説明する。入力端子46から入力信号51が入力されると、分配器48は、主増幅器41への経路とλ／4線43および副増幅器42への経路とに入力信号51を分配する。主増幅器41と副増幅器42のそれぞれは、受信した入力信号51を増幅する。主増幅器41は、入力信号51を増幅してλ／4線44を経由して合成器45に送出する。副増幅器42は、λ／4線43を経由して受信した入力信号51を増幅して合成器45に送出する。合成器45は、λ／4線44を介して主増幅器41から受信する信号と副増幅器42から受信する信号を合成して出力端子47に出力する。【００１３】
図３で説明した構成では、入力電力の増加に伴い副増幅器42の出力インピーダンスが変化することを利用し、幅広い入力電力範囲で主増幅器41の負荷インピーダンスを効率最適の状態に設計することができる。これにより幅広い入力電力の範囲で主増幅器41単体の場合より効率を改善できる。
【発明の開示】
【００１４】
解決しようとする第一の問題点は、従来の歪補償方式では不要な電力損失が生じ、電力損失が生じることである。
【００１５】
例えば、図１で参照したフィードフォワード方式の増幅器ではエラーアンプや遅延回路が必要なため、消費電力が大きくなる問題点がある。特にエラーアンプでは歪が発生しないことが理想的に望まれるため、エラーアンプはある程度の大きさにする必要があり、かつエラーアンプ自体は主信号を出力しないため、電力効率を著しく低下させる。さらに、増幅器およびエラーアンプにおいて遅延が発生するため、広帯域にわたって良好な歪補償を行なうには遅延線路が必要になる。特に遅延線路は主増幅器の出力側にあるため、この線路での損失によって増幅器全体の効率を低下させる問題がある。
【００１６】
また、図２で参照した歪補償方式の増幅装置では出力合成部において主信号が逆相の状態で合成されてしまうため主信号の電力低下が生じ、この電力低下分が電力損失となり、やはり電力効率を低下させる問題がある。
【００１７】
解決しようとする第二の問題点は、従来の高効率増幅器では大きな信号歪が発生し線形性が劣化することである。
【００１８】
例えば、電力効率を高めるため、またはアイドル動作時の消費電力を抑えるために増幅器のアイドル電流を低減し、バイアス条件をB級に近い状態からC級に設定した場合、主信号と同相の3次相互変調歪が発生し、これが信号歪の原因となる。図３で参照したドハティ型増幅器においても副増幅器42をC級バイアスの状態にしているため、同様に3次相互変調歪55が発生し、全体の3次相互変調歪57も大きくなるという信号歪の問題が生じる。
【００１９】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、電力損失を抑制し、歪を低減した電力増幅器を提供することを目的とする。
【００２０】
本発明の電力増幅器は、入力信号を分配する分配器と、分配器により分配された入力信号を受信すると、入力信号に含まれる、周波数の異なる２つの主信号のそれぞれに対して位相差が＋９０°から＋１８０°の範囲および−１８０°から−９０°の範囲のいずれかに含まれる逆相の３次相互変調歪を生成し、２つの主信号および３次相互変調歪を出力する逆相３次相互変調歪発生回路と、逆相３次相互変調歪発生回路から受信する信号を増幅して出力する第１の増幅器と、分配器により分配される入力信号を増幅して出力する第２の増幅器と、第１の増幅器の出力信号と第２の増幅器の出力信号とを合成する合成器と、分配器により入力信号が分配される第１の増幅経路および第２の増幅経路と、を有し、第１の増幅経路に逆相３次相互変調歪発生回路および第１の増幅器が設けられ、第２の増幅経路に第２の増幅器が設けられ、逆相３次相互変調歪発生回路は、３次相互変調歪を発生させるための非線形素子を含む歪発生回路と、入力信号の２つの主信号の周波数成分の中間周波数に対応して設定された、ＲＦ基本波帯における歪発生回路の負荷インピーダンスに対応して、３次相互変調歪の振幅を設定する振幅調整回路と、入力信号の２つの主信号の周波数成分の差に対応して設定された、差周波帯における歪発生回路の負荷インピーダンスに対応して、主信号と３次相互変調歪の位相差を設定する位相調整回路と、を有する構成である。
【００２１】
本発明では、第２の増幅経路で入力信号が増幅されると、主信号と同相の３次相互変調歪が発生するが、この３次相互変調歪は、逆相３次相互変調歪発生回路で生成される逆相の３次相互変調歪で振幅が低減する。また、合成器から出力される主信号は、第１の増幅器および第２の増幅器のそれぞれで増幅された信号となる。よって、従来の並列型低歪増幅器で発生していた電力合成時の電力損失を抑制しつつ、歪の低減を図れる。また、増幅器の高効率、かつ低歪の動作が可能である。
【図面の簡単な説明】
【００２２】
【図１】図１は従来のフィードフォワード増幅器の一構成例を示すブロック図である。
【図２】図２は従来の歪補償方式を備えた増幅器の一構成例を示すブロック図である。
【図３】図３は従来のドハティ型増幅器の一構成例を示すブロック図である。
【図４】図４は第１の実施形態の電力増幅器の一構成例を示すブロック図である。
【図５】図５は図４に示した電力増幅器における逆相３次相互変調歪発生回路の一構成例を示すブロック図である。
【図６】図６は３次の非線形過程およびその過程によって生じる３次相互変調歪を表す概念図である。
【図７】図７は２次の非線形過程およびその過程によって生じる３次相互変調歪を表す概念図である。
【図８】図８は第２の実施形態による電力増幅器の一構成例を示すブロック図である。
【図９】図９は逆相３次相互変調歪発生回路の具体例を示す回路図である。
【図１０】図１０は図９に示す振幅調整回路の容量素子の容量値に対する、RF基本波帯におけるインピーダンスの変化、およびその実部と絶対値の比の変化を示すグラフである。
【図１１】図１１は図９に示す振幅調整回路内の容量素子の容量値に対する、３次相互変調歪の振幅と位相の変化を示すグラフである。
【図１２】図１２は位相調整回路を備えた構成と備えていない構成との特性結果を比較するためのグラフである。
【図１３】図１３は図８に示した回路構成のうち増幅器61および逆相IMD3発生回路63を含む増幅経路を示す回路図である。
【図１４】図１４は図８に示した回路構成のうち増幅器62を含む増幅経路を示す回路図である。
【図１５】図１５は図１３および図１４のそれぞれに示した回路について、主信号と3次相互変調歪の位相に関する、2tone信号の平均入力電力依存性を示すグラフである。
【図１６】図１６は図８、図１３および図１４のそれぞれに示した回路について、3次相互変調歪の主信号に対する相対振幅強度の、2tone信号の平均入力電力依存性を示すグラフである。
【図１７】図１７は第２の実施形態の第１の変形例を示す回路図である。
【図１８】図１８は第２の実施形態の第２の変形例を示す回路図である。
【図１９】図１９は第２の実施形態の第３の変形例を示す回路図である。
【図２０】図２０は第２の実施形態の第４の変形例を示す回路図である。
【図２１】図２１は第２の実施形態の第５の変形例を示す回路図である。
【図２２】図２２は第２の実施形態の第６の変形例を示す回路図である。
【図２３】図２３は第２の実施形態の第７の変形例を示す回路図である。
【図２４】図２４は第２の実施形態の第８の変形例を示す回路図である。
【図２５】図２５は第２の実施形態の第９の変形例を示す回路図である。
【図２６】図２６は第２の実施形態の第１０の変形例を示す回路図である。
【図２７】図２７は第３の実施形態による電力増幅器の一構成例を示すブロック図である。
【図２８】図２８は第３の実施形態の第１の変形例を示すブロック図である。
【図２９】図２９は第３の実施形態の第１の変形例における他の構成を示すブロック図である。
【図３０】図３０は第４の実施形態による電力増幅器の一構成例を示すブロック図である。
【図３１】図３１は第４の実施形態の第１の変形例を示すブロック図である。
【図３２】図３２は第５の実施形態による電力増幅器の一構成例を示すブロック図である。
【図３３】図３３は第６の実施形態による電力増幅器の一構成例を示すブロック図である。
【図３４】図３４は第６の実施形態の第１の変形例を示すブロック図である。
【図３５】図３５は第６の実施形態の第２の変形例を示すブロック図である。
【図３６】図３６は第６の実施形態の第３の変形例を示すブロック図である。
【符号の説明】
【００２３】
1、61、61a、61b、62、62a、62b、481、491a、491b、561、562    増幅器
2    減算器
3    エラーアンプ
4、26、45、64、64a、64b    合成器
5、8、27、28、29、31、33、52、54、56、66、68、68a、68b、70、70a、70b、72、121、122、528、530、538、540    主信号
6、7、9、30、32、34、53、55、57、67、69、69a、69b、71、71a、71b、73、123、124、141、142、143、144、529、531、539、541    3次相互変調歪
10、11    遅延線路
12、37、51、65    入力信号
13、35、46、74、84    入力端子
14、36、47、75、85、209    出力端子
21、22、481a、481b、482、501、501a、502、503    低歪増幅器
23    高歪増幅器
24    位相等価器
25    ハイブリッドトランス
41    主増幅器
42    副増幅器
43、44、167、227、511、512    λ/4線
48、76、76a、76b    分配器
63、63a、63b    逆相3次相互変調歪発生回路
81    歪発生回路
82    位相調整回路
83    振幅調整回路
86、87、109、201、203、204、205、205a、205b、206、207、208、264、265、266、267、268、269    接続点
101    非線形素子
102、103、104、106    インピーダンス素子
105    信号源
108、373    信号線
125、126    3次非線形過程
145    2次相互変調歪
147、148    2次高調波
149、150、151、152、153、154    2次非線形過程
161、165、168、225、228    バイポーラトランジスタ
162、163、166、226、341a、341b、351a、351b、371a、371b、422、432、442、452、551a、551b、553a、553b    容量素子
164、342、352、372、423、433、443、453、552a、554a    インダクタ素子
169、170、229、391、421、431、441、451    抵抗素子
191、251    入力整合回路
192、192a、192b、194、194a、194b、252、254    電源安定化回路
193、253    出力整合回路
281、281a、281b、282、282a、282b、283、301、302、303    電源端子
361a、361b、381、424、434、444、454、461a、461b、462a、462b、483a、483b、511a、512a    回路
401    電界効果トランジスタ
411    ダイオード
【発明を実施するための最良の形態】
【００２４】
本発明の電力増幅器は、主信号の増幅率を維持するとともに、主信号を増幅する際に発生する３次相互変調歪を打ち消すための逆相の３次相互変調歪を生成する回路を設けたことを特徴とする。【００２５】
以下に、本発明の電力増幅器を添付の図面に示す実施形態に基づいて説明する。なお、同一の構成、または同様な構成に相当する部分については同一の符号を付している。
（第１の実施形態）
本発明の第１の実施形態の電力増幅器の構成を説明する。【００２６】
図４は第１の実施形態による電力増幅器の一構成例を示すブロック図である。図４に示すように、本実施形態の電力増幅器は、入力信号65を分配する分配器76と、主信号66および主信号66の逆相の3次相互変調歪（IMD3:3rd-order  Inter-modulation  distortion）67を出力する逆相3次相互変調歪発生回路63と、逆相3次相互変調歪発生回路63の出力側に接続された増幅器61と、逆相3次相互変調歪発生回路63および増幅器61と並列に接続された増幅器62と、増幅器61と増幅器62の出力信号を合成する合成器64とを有する。分配器76の前段には、外部からの入力信号を入力するための入力端子74が設けられている。合成器64の後段には、合成器64の出力信号を出力するための出力端子75が設けられている。以下では、逆相3次相互変調歪発生回路を「逆相IMD3発生回路」と表記する。【００２７】
本実施形態の電力増幅器は、図４に示すように、信号の増幅経路を２系統有している。２系統の増幅経路のうち一方には逆相IMD3発生回路63および増幅器61が直列に接続され、他方には増幅器62が設けられている。【００２８】
なお、同相とは位相差が−90°から+90°の範囲にあることと定義する。また、逆相とは位相差が+90°から+180°の範囲および−90°から−180°の範囲のいずれかにあることと定義する。【００２９】
次に、本実施形態の電力増幅器の動作を説明する。【００３０】
図４に示した電力増幅器の構成において、入力端子74から入力信号65が入力されると、分配器76は、逆相IMD3発生回路63および増幅器62のそれぞれに入力信号65を分配する。逆相IMD3発生回路63は、分配器76から入力信号65を受信すると、入力信号65に含まれる主信号66に対して逆相の3次相互変調歪67を生成し、主信号66および3次相互変調歪67を増幅器61に送出する。増幅器61は、主信号66および3次相互変調歪67を受信すると、これらの信号をそれぞれ増幅して主信号68および3次相互変調歪67を生成する。そして、主信号68および3次相互変調歪69を合成器64に送出する。3次相互変調歪69の位相は主信号68の逆相になっている。【００３１】
一方、増幅器62は、分配器76から入力信号65を受信すると、入力信号65に含まれる主信号70に対して同相の3次相互変調歪71を生成し、主信号70および3次相互変調歪71を合成器64に送出する。なお、増幅器62が主信号70と同相の3次相互変調歪71を出力することは、増幅器62のアイドル電流を低減させることで容易に実現可能である。増幅器62のアイドル電流を低減させることは、電力効率を高め、かつアイドル動作時の消費電力を抑えることにもつながる。【００３２】
また、逆相IMD3発生回路63から出力される主信号66の位相シフトは小さいため、増幅器61から出力される主信号68と増幅器62から出力される主信号70の位相差は小さく、両者は同相となる。また、増幅器61から出力される3次相互変調歪69と増幅器62から出力される3次相互変調歪71は逆相の関係になる。【００３３】
続いて、合成器６４は、増幅器61から受信する主信号68および3次相互変調歪69と増幅器62から受信する主信号70および3次相互変調歪71とを合成する。そして、主信号68と主信号70とを合成した主信号72と、3次相互変調歪69と3次相互変調歪71とを合成した3次相互変調歪73を出力端子75から出力する。上述したように、3次相互変調歪69と3次相互変調歪71とは逆相の関係にあるため、3次相互変調歪69および3次相互変調歪71は互いに相殺される。その結果、出力端子75において、主信号72に対する3次相互変調歪73の相対強度を低減できる。【００３４】
また、増幅器61から出力される主信号68と増幅器62から出力される主信号70は同相の関係にあるため、図２で説明した従来例で問題とされた、合成時の電力損失が抑制される。なお、図４に示した電力増幅器の構成において、増幅器61および増幅器62の段数はそれぞれ１段に限定されず、多段構成としてもよい。【００３５】
次に、逆相IMD3発生回路63の構成について説明する。【００３６】
図５は逆相IMD3発生回路の一構成例を示すブロック図である。図５に示すように、逆相IMD3発生回路63は、入力端子84と、歪発生回路81と、3次相互変調歪の位相調整回路82と、3次相互変調歪の振幅調整回路83と、出力端子85とを有する。以下では、3次相互変調歪の位相調整回路を単に「位相調整回路」と称し、3次相互変調歪の振幅調整回路を単に「振幅調整回路」と称する。【００３７】
歪発生回路81は、歪補償に必要な3次相互変調歪を出力する。位相調整回路82は、歪発生回路81の差周波帯インピーダンスにおける負荷インピーダンスを最適な値に設定することで、歪発生回路81から出力される3次相互変調歪の位相を最適な値に設定する。差周波帯とは、入力される２つの主信号（希望波）の周波数の差に相当する周波数帯域、または入力される変調波の変調帯域幅に相当する周波数帯域を指す。【００３８】
振幅調整回路83は、歪発生回路81のRF基本波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路81から出力される3次相互変調歪の振幅を最適な値に設定する。RF基本波帯とは、入力される信号の搬送波およびその近傍の周波数帯域を指す。【００３９】
なお、歪発生回路81と位相調整回路82と振幅調整回路83との接続関係は、歪発生回路81のRF基本波帯および差周波帯の負荷インピーダンスを位相調整回路82および振幅調整回路83で最適な値に設定できる構成であればよく、図５に示した構成に限定されるものではない。例えば、図５に示した位相調整回路82と振幅調整回路83との間に歪発生回路81を設置する構成に限らず、歪発生回路81と振幅調整回路83との間に位相調整回路82を設置する構成であってもよく、歪発生回路81と位相調整回路82との間に振幅調整回路83を設置する構成であってもよい。【００４０】
以下に、図５を参照して、歪発生回路81から出力される3次相互変調歪の位相を最適な値に設定する位相調整回路82による機能の原理を詳細に説明する。また、歪発生回路81から出力される3次相互変調歪の振幅を最適な値に設定する振幅調整回路83による機能の原理を詳細に説明する。【００４１】
図５に示すように、歪発生回路81は非線形素子101を有し、非線形素子101の一端は接続点109において信号線108に接続されている。信号線108との接続点109における非線形素子101の電圧vN（t）と電流iN（t）は、アイドル時のDC電圧vN_DC（t）およびDC電流iN_DC（t）と、信号入力時のAC電圧vN_AC（t）およびAC電流iN_AC（t）と、非線形性を表すパラメータKn（n=1,2,3,・・・）とを用いて、式（1）および式（2）ならびに式（3）で表される非線形性特性を有する。【００４２】
【数１】
0005245822.tif 000002
【００４３】
【数２】
0005245822.tif 000003
【００４４】
【数３】
0005245822.tif 000004
また、図５の構成において、位相調整回路82はインピーダンス素子102を有し、インピーダンス素子102の一端は信号線108に接続されている。ここでは、インピーダンス素子102のインピーダンスをZBB（f）で表す。【００４５】
また、振幅調整回路83はインピーダンス素子103を有し、インピーダンス素子103は信号線108に直列に接続されている。ここではインピーダンス素子103のインピーダンスをZRF（f）で表す。【００４６】
図５の構成において、インピーダンス素子106は逆相IMD3発生回路63の出力端子85に接続される負荷インピーダンスZL（f）を表している。【００４７】
また、インピーダンス素子104は逆相IMD3発生回路63の入力端子84に接続される負荷インピーダンスZS（f）を表している。この負荷インピーダンスZS（f）はRF基本波帯において逆相IMD3発生回路63の入力インピーダンスと共役整合に近い状態に設計され、信号電力が適切に伝達されるものとする。このような場合、振幅調整回路83側を見たインピーダンスZL2（f）と位相調整回路82側および歪発生回路81側を見たインピーダンスZS2（f）も共役整合に近い状態になる。【００４８】
図５に示す構成例では、逆相IMD3発生回路63の入力に信号源105が接続され、希望周波数がf1およびf2  （f1  ＜  f2）であり最大電圧振幅がAである式（5）の2tone信号vin（t）が信号源105から入力されるものとする。【００４９】
【数４】
0005245822.tif 000005
上記の図５の逆相IMD3発生回路63の構成において、文献「PROCEEDINGS  OF  THE  IEEE,  vol.62,  no.8,  pp.  1088-1098,  August,  1974」に記載されているヴォルテラ級数法の手順を用いて、出力端子85から出力される周波数f1の主信号（複素スペクトル）d-1と、周波数f2の主信号（複素スペクトル）d1と、周波数2f1-f2の3次相互変調歪（複素スペクトル）d-3と、周波数2f1-f2の3次相互変調歪（複素スペクトル）d3は、式（5）から式（11）のように計算される。【００５０】
【数５】
0005245822.tif 000006
【００５１】
【数６】
0005245822.tif 000007
【００５２】
【数７】
0005245822.tif 000008
【００５３】
【数８】
0005245822.tif 000009
【００５４】
【数９】
0005245822.tif 000010
【００５５】
【数１０】
0005245822.tif 000011
【００５６】
【数１１】
0005245822.tif 000012
上記の式において、fcは搬送波の周波数（=  （f1+f2）／2〜f1〜f2）を表し、Δfは2つの主信号（希望波）の周波数の差に相当する周波数すなわち差周波（=f2-f1）を表している。【００５７】
また、記号（A||B）はインピーダンスAおよびBの並列合成インピーダンスを表し、記号（A）*はAの複素共役を表している。【００５８】
図６および図７は３次相互変調歪の発生過程を説明するための図である。【００５９】
式（6）、式（7）および式（8）におけるdN3は、図６に示す3次相互変調歪123,124を表している。3次相互変調歪123,124は、主信号121,122が3次非線形過程125,126によってミキシングされて生じる。【００６０】
式（6）、式（7）および式（9）におけるdN2Bは、図７に示す3次相互変調歪142を表している。図７に示すように、主信号121,122が2次非線形過程149によってミキシングされて2次相互変調歪145が生じ、3次相互変調歪142は、その2次相互変調歪145が2次非線形過程150によって主信号122と再度ミキシングされて生じる。2次相互変調歪145が2次非線形過程151によって主信号122と再度ミキシングされて生じる3次相互変調歪141は、dN2Bの複素共役の（dN2B）*となる。【００６１】
また、式（6）、式（7）および式（10）におけるdN2Hは、図７に示す3次相互変調歪143,144を表している。図７に示すように、主信号121,122が2次非線形過程152によってミキシングされて2次高調波147,148が生じ、3次相互変調歪143,144は、それら2次高調波147,148が2次非線形過程153,154によって主信号121,122と再度ミキシングされて生じる。【００６２】
式（10）に示すように、2次高調波147,148を経由して生じる3次相互変調歪143,144の振幅｜dN2H｜は、2次高調波帯のインピーダンス｜ZL2（2fc）｜｜ZS2（2fc）｜に比例する。2次高調波帯のインピーダンス｜ZL2（2fc）｜｜ZS2（2fc）｜は、通常数Ωから数十Ω程度と低い値であるため、｜dN2H｜も小さくなる。2次高調波147,148を経由して生じる3次相互変調歪143,144は、3次非線形過程125,126によって生じる3次相互変調歪dN3に対して無視できる強度となる。【００６３】
式（9）に示すように、2次相互変調歪145を経由して生じる3次相互変調歪141,142の振幅｜dN2B｜は、差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜に比例する。差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜は位相調整回路82が無い状態では、通常数百Ωから数kΩ程度と比較的高い値である。そのため、2次相互変調歪145を経由して生じる3次相互変調歪141,142は、3次非線形過程125,126によって生じる3次相互変調歪123,124よりも大きな振幅を持ち得る。これに対して、位相調整回路82を設置し、｜ZL2（Δf）｜｜ZS2（Δf）｜を数十Ω以下の程度まで低減すれば、2次相互変調歪145を経由して生じる3次相互変調歪141,142は抑制される。【００６４】
3次非線形過程125,126によって生じる3次相互変調歪123,124は、式（8）に示すように、差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜に依存しない。そのため、位相調整回路82を設置しても、3次非線形過程125,126によって生じる3次相互変調歪123,124は大きな変化を受けない。したがって、位相調整回路82を設置することで、2次相互変調歪145を経由して生じる3次相互変調歪141,142のみを抑制し、3次非線形過程125,126によって生じる3次相互変調歪123,124を3次相互変調歪の主成分として出力させることが可能になる。【００６５】
2次相互変調歪145を経由して生じる3次相互変調歪142と主信号122の位相差は式（12）のように計算される。【００６６】
【数１２】
0005245822.tif 000013
2次相互変調歪145を経由して生じる3次相互変調歪141と主信号121の位相差は式（13）のように計算される。【００６７】
【数１３】
0005245822.tif 000014
差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜は負性ではないという条件、すなわちインピーダンスの実部が正であるという条件から、式（12）および式（13）で計算した3次相互変調歪142と主信号122の位相差、および3次相互変調歪141と主信号121の位相差は、それぞれ-90°から+90°の範囲となる。すなわち、2次相互変調歪145を経由して生じる3次相互変調歪141,142は主信号121,122と同相になる。【００６８】
3次非線形過程125,126によって生じる3次相互変調歪123,124と主信号121,122の位相差は式（14）のように計算される。【００６９】
【数１４】
0005245822.tif 000015
式（14）において、3次の非線形過程を表す係数K3が正であれば、3次非線形過程125,126によって生じる3次相互変調歪123,124と主信号121,122との位相差は180°となる。すなわち、3次非線形過程125,126によって生じる3次相互変調歪123,124は主信号121,122と逆相になる。したがって、非線形素子101として3次の非線形過程を表す係数K3が正であるような非線形素子を用いることで、3次非線形過程125,126によって生じる3次相互変調歪123,124は主信号121,122と逆相になる状態を実現できる。【００７０】
上記のように、2次相互変調歪145を経由して生じる3次相互変調歪141,142は主信号121,122と同相になり、3次非線形過程125,126によって生じる3次相互変調歪123,124は主信号121,122と逆相になっている。【００７１】
また、上記のように、位相調整回路82を設置し、｜ZL2（Δf）｜｜ZS2（Δf）｜を数十Ω以下の程度まで低減すれば、2次相互変調歪145を経由して生じる3次相互変調歪141,142は抑制される。そして、3次非線形過程125,126によって生じる、主信号121,122と逆相の3次相互変調歪123,124を3次相互変調歪の主成分として出力させることが可能になる。このような場合、逆相IMD3発生回路63から出力される3次相互変調歪67は主信号66と逆相になる。【００７２】
逆に、位相調整回路82を設置しないか、または位相調整回路82の差周波帯に対応する周波数におけるインピーダンスが数百Ω以上と高い場合は、2次相互変調歪145を経由して生じる、主信号121,122と同相の3次相互変調歪141,142が3次相互変調歪の主成分となる。そのため、逆相IMD3発生回路63から出力される3次相互変調歪67は主信号66と同相になる。【００７３】
このように、位相調整回路82を用いて差周波インピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を調整することにより、主信号と3次相互変調歪の位相差を最適な値に設定することが可能となる。【００７４】
式（6）〜式（10）より、出力端子85から出力される周波数2f1-f2の3次相互変調歪の振幅｜d-3｜と周波数2f1-f2の3次相互変調歪の振幅｜d3｜は、いずれも式（11）で定義されるRF基本波帯域におけるインピーダンス量｜ZQ（fc）｜に比例することが分かる。また、式（11）に示すように、インピーダンス量｜ZQ（fc）｜は振幅調整回路83側を見たRF基本波帯域のインピーダンスZL2（fc）の実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］に対して単調増加する。【００７５】
したがって、インピーダンスZL2（fc）の実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］が大きくなるように振幅調整回路83を調整すれば、逆相IMD3発生回路63から出力される3次相互変調歪67の振幅を大きくすることができる。逆にインピーダンスZL2（fc）の実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］が小さくなるように振幅調整回路83を調整すれば、逆相IMD3発生回路63から出力される3次相互変調歪67の振幅を小さくすることができる。【００７６】
このように、振幅調整回路83を用いることで、振幅調整回路83側を見たインピーダンスZL2（fc）の実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］の比を調整し、逆相IMD3発生回路63から出力される3次相互変調歪67の振幅を最適な値に設定することができる。【００７７】
本発明においては、振幅調整回路83により逆相IMD3発生回路63から出力される3次相互変調歪67の振幅を最適な値に設定することができ、位相調整回路82により逆相IMD3発生回路63から出力される3次相互変調歪67の位相を最適な値に設定することができる。【００７８】
したがって、図４の構成において、逆相IMD3発生回路63から出力される3次相互変調歪67の振幅と位相を最適な値に設定することで、増幅器61から出力される3次相互変調歪69の振幅および位相が増幅器62から出力される3次相互変調歪71と逆相でかつ振幅が同じか、それに近い状態になるように最適な値に設定することができ、3次相互変調歪69および71を相殺させて低歪の状態を実現できる。【００７９】
本発明では、逆相IMD3発生回路63から出力される3次相互変調歪67の振幅と位相を振幅調整回路83と位相調整回路82という別個の手段でそれぞれ最適な値に設定できるので、3次相互変調歪67の振幅と位相の両者が同時に歪補償に最適な値に設定することも容易にできるという利点がある。【００８０】
なお、上記説明では式（4）で表される2tone信号を入力信号としたが、実際に本発明の回路を使用する際の入力信号は2tone信号に限定されず、一般の変調信号を入力してもよい。文献「Microwave  Journal,  vol.42,  no.12,  pp.  70-84,  December,  1999」に記載されているように、2tone信号入力時の歪指標である相互変調歪が低減された増幅器は、変調波入力時の歪指標、例えば隣接チャネル漏洩電力（adjacent  channel  power  ratio、ACPR）も低減できる。そのため、本発明の回路は、2tone信号だけでなく一般の変調波が入力される場合においても、有効に歪を低減できる。
（第２の実施形態）
本発明の第２の実施形態の電力増幅器の構成を説明する。図８は第２の実施形態による電力増幅器の一構成例を示すブロック図である。【００８１】
図８に示すように、本実施形態の電力増幅器は、入力信号を分配する分配器76と、主信号および主信号の逆相の3次相互変調歪を出力する逆相IMD3発生回路63と、逆相IMD3発生回路63の出力に接続された増幅器61と、逆相IMD3発生回路63および増幅器61と並列に接続された増幅器62と、増幅器61と増幅器62の出力信号を合成する合成器64とを有する。分配器76の前段に入力端子74が設けられ、合成器64の後段に出力端子75が設けられている。以下に、各構成について詳細に説明する。【００８２】
図８に示すように、増幅器61は、増幅作用を持つバイポーラトランジスタ165と、バイポーラトランジスタ168および抵抗素子169から構成されるベースバイアス回路と、λ／4線167および容量素子166で構成されるコレクタバイアス回路とを有する構成である。バイポーラトランジスタ165のベース端子にRF信号が入力される。コレクタ端子は、RF信号の出力端子となり、電源端子283からバイポーラトランジスタ165のコレクタ電圧が印加される。【００８３】
増幅器62も増幅器61と同様の構造を有し、増幅器62は、増幅作用を持つバイポーラトランジスタ225と、バイポーラトランジスタ228および抵抗素子229から構成されるベースバイアス回路と、λ／4線227および容量素子226で構成されるコレクタバイアス回路とを有する構成であり、電源端子303からバイポーラトランジスタ225のコレクタ電圧が印加される。【００８４】
なお、本発明において増幅器61,62の回路構成は図８に示した構成に限定はされず、増幅器61,62は増幅作用を持つ回路であればよい。例えば、増幅器61,62で用いられているバイポーラトランジスタの代わりに電界効果トランジスタを用いてもよく、コレクタバイアス回路内のλ／4線の代わりにチョークコイルを用いてもよい。また、増幅器61,62のベースバイアス回路はバイポーラトランジスタ168と抵抗素子169で構成された回路構成に限定されず、バイポーラトランジスタ165のような増幅素子に適切にバイアスを印加できる回路構成であればよい。また、増幅器61,62は一段の構成には限定されず、多段構成の増幅器を用いてもよい。このように、増幅作用を持つ回路の例として、図８に示した増幅器61,62の回路構成以外にも様々な変形例が考えられる。【００８５】
図８に示す実施形態において、増幅器61のベースバイアス回路に含まれるバイポーラトランジスタ168のコレクタ電圧は、電源安定化回路194および電源端子282を介して印加される。バイポーラトランジスタ168のベース電圧は、電源安定化回路192および電源端子281を介して印加される。同様に、増幅器62のベースバイアス回路に含まれるバイポーラトランジスタ228のコレクタ電圧は電源安定化回路254および電源端子301を介して印加され、バイポーラトランジスタ228のベース電圧は電源安定化回路252および電源端子302を介して印加される。【００８６】
電源安定化回路192,194と電源安定化回路252,254のそれぞれは、電源端子281,282と電源端子301,302のそれぞれの電圧変動がバイポーラトランジスタ168およびバイポーラトランジスタ228のそれぞれに伝達することを抑制する。これにより、バイポーラトランジスタ168,228には電圧変動が抑制されたDC電圧が供給される。【００８７】
なお、電源安定化回路192,194,252,254を用いることは望ましいが、本発明では必ずしも電源安定化回路を用いなくてもよく、電源端子281,282と電源端子301,302のそれぞれから直接バイポーラトランジスタ168およびバイポーラトランジスタ228のそれぞれにDC電圧を印加してもよい。【００８８】
また、図８に示す実施形態では、電源端子281,282,283,301,302,303が備えられているが、これらの電源端子のうち複数を接続して一つにまとめ、一つの電源からこれらの複数の電源端子に電圧を印加するようにしてもよい。【００８９】
図８に示す実施形態においては、逆相IMD3発生回路63の前段には入力信号を適切に伝達するための入力整合回路191が設けられ、増幅器62の前段には入力信号を適切に伝達するための入力整合回路251が設けられている。入力整合回路191,251は、低域通過型フィルタまたは高域通過型フィルタのいずれかで構成してもよく、または低域通過型フィルタと高域通過型フィルタの組み合わせで構成してもよい。【００９０】
図８に示す実施形態においては、増幅器61の後段には出力信号を適切に伝達するための出力整合回路193が設けられ、増幅器62の後段には出力信号を適切に伝達するための出力整合回路253が設けられている。出力整合回路193,253は低域通過型フィルタまたは高域通過型フィルタのいずれかで構成してもよく、または低域通過型フィルタと高域通過型フィルタの組み合わせで構成してもよい。【００９１】
図８に示す実施形態においては、増幅器61および逆相IMD3発生回路63を有する増幅経路と、増幅器62を有する増幅経路とにおいて、それぞれの増幅経路から出力される主信号周波数成分のスペクトルの位相を揃える。そのために、増幅器61と増幅器62は同じ構成のものが望ましい。同様の理由で、入力整合回路191と入力整合回路251も同じ構成であることが望ましく、出力整合回路193と出力整合回路253も同じ構成であることが望ましい。【００９２】
ただし、本発明では、主信号周波数のスペクトルの位相が同じであれば増幅器61と増幅器62とは必ずしも同じ構成でなくてもよい。同様の理由で、通過させる信号の位相が同じであれば入力整合回路191および入力整合回路251とは必ずしも同じ構成でなくてもよく、出力整合回路193と出力整合回路253とは必ずしも同じ構成でなくてもよい。それぞれについて、必要に応じて別構成の回路を用いてもよい。【００９３】
図８に示す実施形態において、逆相IMD3発生回路63は、歪発生回路81と、位相調整回路82と、振幅調整回路83とを有する構成である。歪発生回路81は歪補償に必要な3次相互変調歪を出力する。位相調整回路82は、歪発生回路81の差周波帯インピーダンスにおける負荷インピーダンスを最適な値に設定することで、歪発生回路81から出力される3次相互変調歪の位相を最適な値に設定する。振幅調整回路83は、歪発生回路81のRF基本波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路81から出力される3次相互変調歪の振幅を最適な値に設定する。【００９４】
上記歪発生回路81について詳細に説明する。図８に示す実施形態において、逆相IMD3発生回路63内の歪発生回路81はバイポーラトランジスタ161を備えている。バイポーラトランジスタ161のエミッタ端子は信号線108と接続点109において接続されている。また、増幅器61内のベースバイアス回路内のバイポーラトランジスタ168と同様に、バイポーラトランジスタ161のコレクタ電圧は電源安定化回路194を介して電源端子282から印加され、ベース電圧は電源安定化回路192を介して電源端子281から印加される。また、バイポーラトランジスタ161のエミッタ端子は抵抗170を介してバイポーラトランジスタ168のエミッタ端子と接続されている。これにより、バイポーラトランジスタ161およびバイポーラトランジスタ168のエミッタ電流はバイポーラトランジスタ165のベース電流としてバイパスされる。バイポーラトランジスタ161は、第１の実施形態で示した非線形素子101と同様の非線形特性を有し、歪補償に必要な3次相互変調歪を発生させるために用いられる。【００９５】
次に、振幅調整回路83について詳細に説明する。【００９６】
図８に示した実施形態において、逆相IMD3発生回路63内の振幅調整回路83は、信号線108に直列に接続された容量素子162で構成されている。容量素子162の容量値を最適な値に設定することにより、歪発生回路81から振幅調整回路83側を見たインピーダンスZL2（f）のRF基本波帯における実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］を最適な値に設定することができる。さらに、第１の実施形態で説明した原理に基づいて、上記｜ZL2（fc）｜／Re［ZL2（fc）］を最適な値に設定することで、逆相IMD3発生回路63の出力端子85から出力される3次相互変調歪67の振幅を最適な値に設定できる。【００９７】
ここで、逆相IMD3発生回路63における3次相互変調歪67の振幅調整のための特性結果を説明する。【００９８】
図９は、特性測定に用いた逆相IMD3発生回路の具体例を示す回路図である。図９は、図８に示した回路構成から増幅器62を取り除き、逆相IMD3発生回路63とその周辺回路である入力整合回路191と電源安定化回路192,194とを残した構成である。【００９９】
図１０は、振幅調整回路内の容量素子の容量値に対する、RF基本波帯におけるインピーダンスの変化、およびその実部と絶対値の比の変化を示すグラフである。この測定では、RF基本波帯の中心周波数を1.95GHzとした。グラフの横軸に、図９に示した回路構成の振幅調整回路83内の容量素子162の容量値Cbを取っている。グラフの左側縦軸には歪発生回路81から振幅調整回路83側を見たRF基本波帯におけるインピーダンスZL2（fc）の値を取り、グラフの右側縦軸にはそのインピーダンスの実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］を取っている。図１０の結果は、容量素子162の容量値Cbが小さくなると、インピーダンスZL2（fc）が単調増加することを示している。同様に、容量素子162の容量値Cbが小さくなると、インピーダンスZL2（fc）の実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］が単調増加することを示している。【０１００】
図１１は、振幅調整回路内の容量素子の容量値に対する、3次相互変調歪の振幅と位相の変化を示すグラフである。この測定では、差周波を4MHzとし、中心周波数1.95GHzの2tone信号を入力する場合とした。グラフの横軸に、図９に示した回路構成の振幅調整回路83内の容量素子162の容量値Cbを取っている。グラフの左側縦軸には出力端子209から出力される3次相互変調歪の振幅を取り、グラフの右側縦軸には3次相互変調歪の位相を取っている。図１１の結果は、容量素子162の容量値Cbが小さくなると、出力端子209から出力される3次相互変調歪の振幅が単調増加することを示している。【０１０１】
図１０および図１１に示した結果は、振幅調整回路83の容量素子162の容量値Cbを最適な値に設定することにより、インピーダンスZL2（f）のRF基本波帯における実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］を調整できることを示している。さらに、第１の実施形態で説明した原理に基づいて、｜ZL2（fc）｜／Re［ZL2（fc）］の値を調整することにより、出力端子209から出力される3次相互変調歪の振幅を調整でき、歪補償にとって最適な値に設定できることを示している。【０１０２】
上述したことから、図８に示した実施形態における振幅調整回路83の構成は、容量素子162の容量値を最適な値に設定することにより、逆相IMD3発生回路63の出力端子85および出力端子209から出力される3次相互変調歪67の振幅を歪補償にとって必要な値に設定するための手段を提供する。【０１０３】
容量素子162のRF基本波帯におけるインピーダンス最適値は歪補償に必要な3次相互変調歪67の振幅に依存するが、通常は数Ωから数十Ω程度であり、これに対応する容量値は通常は数pFから十数pFの程度になる。よって、容量素子162は集積回路上に容易に集積できるサイズとなるため、3次相互変調歪の振幅調整回路を小型かつ安価に実現することができる。ただし、容量素子162は集積回路上に集積するものとは限定されず、集積回路外の受動素子で実現してもよい。また、容量素子162の容量値は数pFから十数pFの程度の範囲に限定される訳ではなく、必要に応じて容量値を任意に設定してもよい。【０１０４】
次に、位相調整回路82について詳細に説明する。【０１０５】
図８に示した実施形態において、逆相IMD3発生回路63内の位相調整回路82は、容量素子163およびインダクタ素子164が直列に接続された回路を有する。その回路のインダクタ素子164側の一端が信号線108に並列に接続され、その回路の容量素子163側の一端が接地されている。【０１０６】
位相調整回路82内の容量素子163の容量値は、数nF〜数百uFの範囲に入るような、比較的大きい値が望ましい。以下に、その理由を説明する。差周波Δfの範囲を通信システムの変調帯域幅に対応する数kHzから数十MHzの間に取るとする。この場合、DC電流をカットしつつ、そのような差周波Δfに対応する周波数範囲において、振幅調整回路83側を見たインピーダンスZL2（f）と、位相調整回路82側および歪発生回路81側を見たインピーダンスZS2（f）との並列合成インピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を数十Ω以下の程度まで低減できるようにするためである。このような大きな容量値でも、近年のデバイス製造技術の発達により、低コスト、かつ小型な容量素子を入手することが可能である。【０１０７】
また、位相調整回路82内のインダクタ素子163のインダクタ値は、数nHから数十nH程度であることが望ましい。以下に、その理由を説明する。インダクタ素子163は、RF基本波帯域においては、整合に影響を与えないように整合インピーダンスよりも十分に高い、数十Ωから数百Ω程度のインピーダンスを持つ必要がある。また、差周波Δfに対応する周波数範囲においては、数Ω以下と十分低いインピーダンスを持つ必要がある。上記インダクタ値は、少なくともこれら２つの条件を満たすためである。なお、このインダクタ素子163は、集積回路上に集積するものでもよく、集積回路外に受動素子で実装するものであってもよい。【０１０８】
このようにして、差周波Δfに対応する周波数におけるインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を数十Ω以下に低減することにより、第１の実施形態で説明した原理に基づいて、2次相互変調歪145を経由して生じる3次相互変調歪141,142は抑制される。そして、3次非線形過程125,126によって生じる、主信号121,122と逆相の3次相互変調歪123,124を3次相互変調歪の主成分として出力させることが可能になる。このような場合、逆相IMD3発生回路63から出力される3次相互変調歪67は主信号66と逆相になる。【０１０９】
ここで、位相調整回路82を備えた構成と備えていない構成との特性を比較する。位相調整回路82を備えた構成として、図９に示した回路構成を用いた。また、位相調整回路82を備えていない構成として、図９に示した回路構成から位相調整回路82を取り除いたものを用いた。【０１１０】
図１２は位相調整回路を備えた構成と備えていない構成との特性結果を比較するためのグラフである。この測定では、差周波を4MHzとし、中心周波数1.95GHzの2tone信号を入力する場合とした。グラフの横軸に、2tone信号の平均入力電力を取った。グラフの縦軸には、出力端子209から出力される3次相互変調歪の位相を取っている。図１２のグラフは、3次相互変調歪の位相に関する、2tone信号の平均入力電力依存性を示すものである。【０１１１】
図１２に示すように、位相調整回路82を備えた構成では、出力端子209から出力される3次相互変調歪の主信号に対する相対位相は逆相になっている。その理由は次の通りである。差周波Δfに対応する周波数におけるインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜が低減されることで2次相互変調歪145を経由して生じる、主信号121,122と同相の3次相互変調歪141,142が抑制される。そして、3次非線形過程125,126によって生じる、主信号121,122と逆相の3次相互変調歪123,124が3次相互変調歪の主成分として出力されるためである。【０１１２】
これに対し、図９に示した回路構成から位相調整回路82を取り除いた構成では、出力端子209から出力される3次相互変調歪の主信号に対する相対位相は同相になっている。これは、差周波Δfに対応する周波数におけるインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜が低減されず、2次相互変調歪145を経由して生じる、主信号121,122と同相の3次相互変調歪141,142が抑制されずに残るためである。【０１１３】
したがって、図８に示した実施形態における位相調整回路82の構成は、逆相3次相互変調歪反転回路63から主信号66と逆相の3次相互変調歪67を出力させ、増幅器62から出力される主信号70と同相の3次相互変調歪71と相殺させる。これにより、位相調整回路82の構成は、出力端子75において主信号72に対する3次相互変調歪73の相対強度を低減することを可能にするための手段を提供する。【０１１４】
以上のことから、本実施形態においては、次のような効果が得られる。【０１１５】
図１３に示す回路は、図８に示した回路構成のうち増幅器61および逆相IMD3発生回路63を含む増幅経路を示す。図１４に示す回路は、図８に示した回路構成のうち増幅器62を含む増幅経路を示す。図１３に示す回路と図１４に示す回路とを分配器76および合成器64の間に並列に配置し、それぞれを分配器76および合成器64に接続したものが、図８に示した回路構成に相当する。以下に、これら２つの回路の特性結果を示す。【０１１６】
図１５は、図１３および図１４のそれぞれに示した回路について、主信号と3次相互変調歪の位相に関する、2tone信号の平均入力電力依存性を示すグラフである。ここでは、差周波を4MHzとし、中心周波数1.95GHzの2tone信号を入力する場合とした。グラフの横軸に、2tone信号の平均入力電力を取った。グラフの縦軸には、主信号と3次相互変調歪の位相を取っている。【０１１７】
図１３に示した回路では、主信号と3次相互変調歪の位相差はほぼ180°であり、逆相であることがわかる。また、図１４に示した回路では、幅広い電力領域で主信号と3次相互変調歪の位相差は90°の範囲内にあり、同相であることが分かる。さらに、図１３に示した回路の主信号と図１４に示した回路の主信号はほぼ同じ位相を持っていることがわかる。【０１１８】
図１５の特性結果からわかるように、図１３に示した回路と図１４に示した回路とを並列に接続し、両者の出力信号を合成することで、図１３に示した回路と図１４に示した回路からそれぞれ出力される3次相互変調歪同士を相殺し、全体の3次相互変調歪を低減できる。また、図１３に示した回路と図１４に示した回路から出力される主信号の位相はほぼ同じであるため、合成時の電力の低下および損失を抑制できる。【０１１９】
図１６は、図８、図１３および図１４のそれぞれに示した回路について、3次相互変調歪（IMD3）の主信号に対する相対振幅強度の、2tone信号の平均入力電力依存性を示すグラフである。グラフの横軸に2tone信号の平均入力電力を取り、グラフの縦軸には、3次相互変調歪の主信号に対する相対振幅強度を取っている。ここでは、差周波を4MHzとし、中心周波数1.95GHzの2tone信号を入力する場合とした。また、図１３に示した回路から出力される3次相互変調歪の相対振幅強度が図１４に示した回路とほぼ同程度となるように、図１３に示した回路の振幅調整回路83内の素子値を設定している。図１６に示すように、図８に示した回路では、図１３および図１４の回路に比べて3次相互変調歪の主信号に対する相対振幅強度が10dB以上低く、10dB以上の3次相互変調歪抑制の改善が得られている。この図１６の結果は、本発明の電力増幅器が実際に歪低減に有効であることを示している。【０１２０】
以下に、本実施形態について、１０通りの変形例を説明する。
（第２の実施形態の第１の変形例）
この変形例は、図８に示した逆相IMD3発生回路63において、複数の素子を用いて位相調整回路82を構成したものである。【０１２１】
図１７は図８に示した第２の実施形態の第１の変形例を示す回路図である。2tone信号と異なり、変調帯域内で連続的なスペクトルを持つ一般的な変調波を入力する場合、その変調帯域幅に対応する周波数（0Hzに近い低周波から変調帯域幅の周波数まで）で万遍なく差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を低減した方がより安定した歪補償が可能になる。ただし、図８に示した位相調整回路82のように１つの容量素子164を用いる構成では、容量素子164の寄生インダクタンスによる共振のため、変調帯域幅に対応する周波数で万遍なく差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を低減することは困難である。この困難を克服するための構成が、図１７に示す位相調整回路82である。【０１２２】
図１７に示すように、位相調整回路82は、並列に接続された複数の容量素子341a、341b、・・・、341x（a、b、・・・、ｘの個数をmとすると、mは１以上の整数）がインダクタ素子342に直列に接続された回路361aと、回路361aと同様な構成の回路361bとを有する。回路361bは、並列に接続された複数の容量素子351a、351b、・・・、351xがインダクタ素子352に直列に接続された構成である。【０１２３】
回路361aの２つの端子のうち一方の端子は接地され、他方の端子は信号線108に並列に接続されている。これと同様に、回路361bの２つの端子のうち一方の端子は接地され、他方の端子は信号線108に並列に接続されている。【０１２４】
なお、本変形例の回路361aおよび回路361bのように、複数の容量素子がインダクタ素子に直列に接続された回路であって、その回路の２つの端子のうち一方の端子が信号線108に並列に接続され、他方の端子が接地された構成の数は２つに限られない。回路361bを設けずに回路361aだけであってもよく、回路361aと同様な構成を全部で３つ以上設けるようにしてもよい。【０１２５】
図１７に示した構成では、容量素子341a、341b、・・・、341xおよび容量素子351a、351b、・・・、351xにそれぞれ異なる容量値のものを用いることで、それぞれの容量が、異なる周波数範囲でインピーダンスを低減する。そのため、差周波帯のインピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を低減させる周波数範囲を拡張することが可能になる。その結果、一般的な変調波を入力する場合であっても、より安定した歪補償が可能になる。【０１２６】
上述したように、この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第２の変形例）
この変形例は、位相調整回路82に複数の素子を用いるものであるが、第１の変形例と異なる構成である。【０１２７】
図１８は図８に示した第２の実施形態の第２の変形例を示す回路図である。図１８に示すように、位相調整回路82は、並列に接続された複数の容量素子371a、371b、・・・、371x（a、b、・・・、ｘの個数をmとすると、mは１以上の整数）を含む回路381と、インダクタ素子372とを有する構成である。回路381は信号線108に直列に接続されている。インダクタ素子372は、２つの端子のうち一方の端子が信号線373に並列に接続され、他方の端子が接地されている。【０１２８】
この構成では、インピーダンス｜ZL2（Δf）｜｜ZS2（Δf）｜を変調帯域幅に対応する周波数で万遍なく低減するために、容量素子371a、371b、・・・、371xの容量値は、数nF〜数百uFの比較的大きな値で、かつそれぞれ異なる値であることが望ましい。【０１２９】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第３の変形例）
この変形例は、図８に示した逆相IMD3発生回路63において、歪発生回路81から出力される電流をバイパスするための抵抗素子を別の位置に設けたものである。【０１３０】
図１９は図８に示した第２の実施形態の第３の変形例を示す回路図である。図１９に示すように、信号線108の接続点109に抵抗素子391が接続されている。抵抗素子391の２つの端子のうち、一方の端子が接続点109に接続され、他方の端子が接地されている。【０１３１】
図８に示した逆相IMD3発生回路63の構成では、抵抗素子170を介して歪発生回路81内のバイポーラトランジスタ161のエミッタ電流をバイポーラトランジスタ165のベース電流としてバイパスしていた。これに対し、図１９に示す構成では、抵抗素子391を介してバイポーラトランジスタ161のエミッタ電流を接地へバイパスしている。このような構成は、増幅器61内の増幅素子としてバイポーラトランジスタ168の代わりに電界効果トランジスタを用いた場合など、その増幅素子の入力端子への電流バイパスが困難なときに有用である。【０１３２】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第４の変形例）
この変形例は、図８に示した逆相IMD3発生回路63において、歪発生回路63の非線形素子に電界効果トランジスタを用いた構成である。【０１３３】
図２０は図８に示した第２の実施形態の第４の変形例を示す回路図である。図２０に示すように、歪発生回路81は非線形素子101として電界効果トランジスタ401を備えている。電界効果トランジスタ401は、ソース端子が信号線108に並列に接続され、ゲート端子が接続点205aを介して電源安定化回路192aに接続され、ドレイン端子が接続点203を介して電源安定化回路194aに接続されている。電界効果トランジスタ401は、バイポーラトランジスタ161を用いた場合と同様に、第１の実施形態で示した非線形素子101と同様な非線形特性を有し、歪補償に必要な3次相互変調歪を発生させることができる。【０１３４】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第５の変形例）
この変形例は、図８に示した逆相IMD3発生回路63において、歪発生回路63の非線形素子にダイオードを用いた構成である。【０１３５】
図２１は図８に示した第２の実施形態の第５の変形例を示す回路図である。図２１に示すように、歪発生回路81は非線形素子101としてダイオード411を備えている。ダイオード411は、カソード端子が信号線108に並列に接続され、アノード端子が接続点203を介して電源安定化回路194に接続されている。ダイオード411は、バイポーラトランジスタ161を用いた場合と同様に、第１の実施形態で示した非線形素子101と同様な非線形特性を有し、歪補償に必要な3次相互変調歪を発生させることができる。【０１３６】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第６の変形例）
この変形例は、図８に示した逆相IMD3発生回路63において、複数の素子を用いて振幅調整回路83を構成したものである。【０１３７】
図２２は図８に示した第２の実施形態の第６の変形例を示す回路図である。図２２に示すように、振幅調整回路83は、抵抗素子431、容量素子432およびインダクタ素子433が直列に接続された回路434を有する。そして、回路434は信号線108に直列に接続されている。【０１３８】
図２２に示す構成では、第２の実施形態と同様に、抵抗素子431、容量素子432およびインダクタ素子433のそれぞれの値を最適な値に設定することで、歪発生回路81から振幅調整回路83側を見たインピーダンスZL2（f）のRF基本波帯における実部と絶対値の比｜ZL2（fc）｜／Re［ZL2（fc）］を調整することが可能となる。また、第１の実施形態で説明した原理に基づいて、｜ZL2（fc）｜／Re［ZL2（fc）］の値を調整することで、出力端子85から出力される3次相互変調歪の振幅を歪補償に最適な値に設定することが可能となる。【０１３９】
図２２に示した構成では、抵抗素子431、容量素子432およびインダクタ素子433が振幅調整のための素子となり、図８に示した構成に比べて、振幅を最適な値に設定するための素子の数が増えている。設定のための素子の数が増えた分だけ、図８に示した構成よりも調整の自由度が増え、出力端子85から出力される3次相互変調歪の振幅を最適な値により設定しやすくなる。【０１４０】
なお、抵抗素子431、容量素子432およびインダクタ素子433のうち少なくとも１つを用いるようにしてもよい。【０１４１】
上述したように、この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第７の変形例）
この変形例は、振幅調整回路83に複数の素子を用いるものであるが、第６の変形例と異なる構成である。【０１４２】
図２３は図８に示した第２の実施形態の第７の変形例を示す回路図である。図２３に示すように、振幅調整回路83は、抵抗素子421、容量素子422およびインダクタ素子423が並列に接続された回路424を有する。そして、回路424は信号線108に直列に接続されている。【０１４３】
図２３に示す構成では、第２の実施形態の第６の変形例と同様の原理で、抵抗素子421、容量素子422およびインダクタ素子423のそれぞれの値を最適な値に設定することで、出力端子85から出力される3次相互変調歪の振幅を歪補償に最適な値に設定することが可能となる。【０１４４】
図２３に示した構成においては、抵抗素子421、容量素子422およびインダクタ素子423が振幅調整のための素子となる。そのため、第６の変形例と同様に、振幅調整のための素子の数が増えた分だけ、図８に示した構成よりも調整の自由度が増え、出力端子85から出力される3次相互変調歪の振幅を最適な値により設定しやすくなる。【０１４５】
また、図２３に示した構成において、歪発生回路81内のバイポーラトランジスタ161は、歪補償用の3次相互変調歪を発生させる非線形素子101としての機能だけでなく、増幅器61内のバイポーラトランジスタ165にベース電圧を印加する機能も兼ね備えている。このような構成では、歪発生回路81とは別に設けられていた、増幅器61のバイアス回路の構成素子であるバイポーラトランジスタ168、抵抗素子169および抵抗素子170を省くことができるため、一層の小型化が可能になる。【０１４６】
なお、抵抗素子421、容量素子422およびインダクタ素子423のうち少なくとも１つを用いるようにしてもよい。【０１４７】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第８の変形例）
この変形例は、振幅調整回路83に複数の素子を用いるものであるが、第６および第７の変形例のいずれとも異なる構成である。【０１４８】
図２４は図８に示した第２の実施形態の第８の変形例を示す回路図である。図２４に示すように、振幅調整回路83は、抵抗素子451、容量素子452およびインダクタ素子453が直列に接続された回路454を有する。そして、回路454は信号線108に並列に接続されている。【０１４９】
図２４に示す構成では、第２の実施形態の第６の変形例と同様の原理で、抵抗素子441、容量素子442およびインダクタ素子443の値を最適な値に設定することで、出力端子85から出力される3次相互変調歪の振幅を歪補償に最適な値に設定することができる。【０１５０】
また、図２４に示した構成においても、第６および第７の変形例と同様に、抵抗素子451、容量素子452およびインダクタ素子453が振幅調整のための素子となる。そのため、振幅調整のための素子の数が増えた分だけ、図８に示した構成よりも調整の自由度が増え、出力端子85から出力される3次相互変調歪の振幅を最適な値により設定しやすくなる。【０１５１】
さらに、図２３に示した構成において、歪発生回路81内のバイポーラトランジスタ161は、第７の変形例と同様に、非線形素子101としての機能だけでなく、増幅器61内のバイポーラトランジスタ165にベース電圧を印加する機能も兼ね備えている。そのため、増幅器61のバイアス回路の構成素子であるバイポーラトランジスタ168、抵抗素子169および抵抗素子170を省くことができるため、一層の小型化が可能になる。【０１５２】
なお、抵抗素子451、容量素子452およびインダクタ素子453のうち少なくとも１つを用いるようにしてもよい。【０１５３】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第９の変形例）
この変形例は、振幅調整回路83に複数の素子を用いるものであるが、第６から第８の変形例のいずれとも異なる構成である。【０１５４】
図２５は図８に示した第２の実施形態の第９の変形例を示す回路図である。【０１５５】
図２５に示すように、振幅調整回路83は、抵抗素子441、容量素子442およびインダクタ素子443が並列に接続された回路444と、容量素子162とを有する。そして、回路444は信号線108に並列に接続され、容量素子162は信号線108に直列に接続されている。【０１５６】
図２５に示す構成では、第２の実施形態の第６の変形例と同様の原理で、抵抗素子441、容量素子162、容量素子442およびインダクタ素子443の値を最適な値に設定することで、出力端子85から出力される3次相互変調歪の振幅を歪補償に最適な値に設定することができる。【０１５７】
図２５に示した構成においては、抵抗素子441、容量素子162、容量素子422およびインダクタ素子443が振幅調整のための素子となる。そのため、第６および第７の変形例と同様に、振幅調整のための素子の数が増えた分だけ、図８に示した構成よりも調整の自由度が増え、出力端子85から出力される3次相互変調歪の振幅を最適な値により設定しやすくなる。【０１５８】
なお、抵抗素子441、容量素子162、容量素子442およびインダクタ素子443のうち少なくとも１つを用いるようにしてもよい。【０１５９】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第２の実施形態の第１０の変形例）
この変形例は、振幅調整回路83に第６の変形例から第９の変形例を組み合わせた構成である。【０１６０】
図２６は図８に示した第２の実施形態の第１０の変形例を示す回路図である。図２６に示すように、振幅調整回路83は、信号線108に対して直列に接続された回路462a,462bと、信号線108に対して並列に接続された回路461a,461bとを有する。回路462aおよび回路462bのそれぞれは、第６の変形例で説明した回路434および第７の変形例で説明した回路424のうちいずれかである。回路461aおよび回路461bのそれぞれは、第８の変形例で説明した回路454および第９の変形例で説明した回路444のうちいずれかである。【０１６１】
図２６に示す構成では、第２の実施形態の第６の変形例と同様の原理で、回路461a,461bおよび回路462a,462b内の抵抗素子、容量素子およびインダクタ素子の素子値を最適な値に設定することで、出力端子85から出力される3次相互変調歪の振幅を歪補償に最適な値に設定することができる。【０１６２】
図２６に示した構成においては、図８に示した構成に比べて最適な値に設定可能な素子の数が増えている分だけ調整の自由度が増え、出力端子85から出力される3次相互変調歪の振幅を最適な値により設定しやすくなる。【０１６３】
図２６に示した構成においては、信号線108に直列に接続する回路として、回路462aおよび回路462bの２つを設けたが、本発明では、第６の変形例の回路434および第７の変形例の回路424のうちいずれかに相当する回路を２つに限らず、１つでも、３つ以上でもよい。また、信号線108に並列に接続する回路として、回路461aおよび回路461bの２つを設けたが、本発明では、第８の変形例の回路454および第９の変形例の回路444のうちいずれかに相当する回路を２つに限らず、１つでも、３つ以上でもよい。さらに、回路461a,461bおよび回路462a,462bを用いる場合について述べたが、本発明はこれに限らず、回路461a、回路461b、回路462aおよび回路462bのうち少なくとも１つを用いるようにしてもよい。【０１６４】
この変形例に示す逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。【０１６５】
なお、第２の実施形態および第２の実施形態の第１および第２の変形例で示した位相調整回路82と、第２の実施形態および第２の実施形態の第３と第４および第５の変形例で示した歪発生回路81と、第２の実施形態および第２の実施形態の第６と第７と第８と第９と第１０の変形例で示した振幅調整回路83とを組み合わせて構成された逆相IMD3発生回路63を用いた場合においても、第１および第２の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。
（第３の実施形態）
本発明の第３の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第１の実施形態で説明した電力増幅器を２つ直列に接続した構成である。【０１６６】
図２７は第３の実施形態による電力増幅器の一構成例を示すブロック図である。図２７に示すように、本実施形態の電力増幅器は、信号が入力される低歪増幅器481aと、低歪増幅器481aの後段に接続された低歪増幅器481bとを有する構成である。低歪増幅器481aの前段に入力端子74が設けられ、低歪増幅器481bの後段に出力端子75が設けられている。【０１６７】
低歪増幅器481aは、入力信号65を分配する分配器76aと、主信号および主信号の逆相の3次相互変調歪を出力する逆相IMD3発生回路63aと、逆相IMD3発生回路63aの出力側に接続された増幅器61aと、逆相IMD3発生回路63aおよび増幅器61aと並列に接続された増幅器62aと、増幅器61aと増幅器62aの出力信号を合成する合成器64aとを有する。低歪増幅器481bは、低歪増幅器481aと同様に、分配器76bと、逆相IMD3発生回路63bと、増幅器61b,62bと、合成器64bとを有する。そして、低歪増幅器481a内の合成器64aの出力端子が低歪増幅器481b内の分配器76bの入力端子に接続されている。【０１６８】
図２７に示す実施形態において、逆相IMD3発生回路63aおよび逆相IMD3発生回路63bのそれぞれは、第１の実施形態ならびに第２の実施形態およびその変形例において説明した逆相IMD3発生回路63のいずれかと同一の構成を有する。本実施形態における逆相IMD3発生回路63aおよび逆相IMD3発生回路63bも、第１の実施形態ならびに第２の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の3次相互変調歪を出力することが可能である。【０１６９】
図２７に示す電力増幅器の動作を説明する。【０１７０】
図２７に示す構成において、前段に逆相IMD3発生回路63aが設けられた増幅器61aは、主信号68aと、主信号68aに対して逆相の3次相互変調歪69aとを出力する。前段に逆相IMD3発生回路が設けられていない増幅器62aは、主信号70aと、主信号70aに対して同相の3次相互変調歪71aを出力する。これにより、合成器64aにおいて、互いに逆相の3次相互変調歪69aおよび3次相互変調歪71aが相殺され、主信号68aおよび主信号70aの合成信号が後段の低歪増幅器481bへ出力される。【０１７１】
後段の低歪増幅器481bにおいても、前段の低歪増幅器481aと同じ原理によって互いに逆相の3次相互変調歪69bおよび3次相互変調歪71bが合成器64bで相殺され、3次相互変調歪が抑制された、低歪の出力信号が出力端子75に出力される。本実施形態においては、合成器64aおよび合成器64bのそれぞれにおいて、主信号は同相で合成されるので、合成時の電力損失も抑制される。【０１７２】
図２７に示した構成では低歪増幅器481aおよび低歪増幅器481bを接続した２段構成であるが、本発明では２段構成には限定されず、低歪増幅器481aと同一構成の低歪増幅器を３段以上接続してもよい。低歪増幅器を多段接続した電力増幅器を構成して、増幅器の段数を増やすことにより、より高利得の増幅器を実現することが可能になる。【０１７３】
上述したように、図２７で示した構成は、電力消費を抑制しつつ、低歪を実現し、かつ高利得の増幅器を提供する。
（第３の実施形態の第１の変形例）
この変形例は、第３の実施形態で説明した低歪増幅器481aと低歪増幅器481bの増幅経路同士を接続した構成である。【０１７４】
図２８は図２７に示した第３の実施形態の第１の変形例を示すブロック図である。【０１７５】
図２８に示すように、この変形例の電力増幅器は、図２７に示した構成において、その構成から合成器64aおよび分配器76bを取り除き、増幅器61aの出力端子を逆相IMD3発生回路63bの入力端子に接続し、増幅器62aの出力端子を増幅器62bの入力端子に接続した構成である。【０１７６】
この変形例における電力増幅器の動作を簡単に説明する。【０１７７】
図２８に示した構成において、前段に逆相IMD3発生回路63aが設けられた増幅器61aは、主信号68aと、主信号68aに対して逆相の3次相互変調歪69aとを逆相IMD3発生回路63bに送信する。前段に逆相IMD3発生回路63bが設けられた増幅器61bは、主信号68bと、主信号68bに対して逆相の3次相互変調歪69bとを合成器64bに送信する。一方、前段に逆相IMD3発生回路が設けられていない増幅器62aは、主信号70aと、主信号70aに対して同相の3次相互変調歪71aとを増幅器62bに送信する。増幅器62bは、主信号70aを増幅した主信号70bと、3次相互変調歪71aを増幅した3次相互変調歪71bとを合成器64bに送信する。【０１７８】
主信号68bおよび3次相互変調歪69bと、主信号70bおよび3次相互変調歪71bとが合成器64bに入力されると、互いに逆相の3次相互変調歪69bおよび3次相互変調歪71bが合成器64bにおいて相殺され、低歪の信号が出力端子75へ出力される。【０１７９】
図２８に示した構成では低歪増幅器481aおよび低歪増幅器481bを接続した２段構成であるが、本発明では２段構成には限定されず、低歪増幅器481aと同一構成の低歪増幅器を３段以上接続してもよい。低歪増幅器を多段接続した電力増幅器を構成して、増幅器の段数を増やすことにより、より高利得の増幅器を実現することが可能になる。【０１８０】
なお、図２９に示す構成のように、増幅器61aおよび増幅器61bのそれぞれの前段に設けられた逆相IMD3発生回路のうち、いずれか１つを省いた構成であってもよい。低歪増幅器481aと同一構成の低歪増幅器を３段以上接続した場合には、少なくともいずれか１つの低歪増幅器に逆相IMD3発生回路を設ければよい。【０１８１】
図２８および図２９で示した構成は、合成器64aと分配器76bを設けることを省いた分だけ図２７に示した構成よりも小型化でき、かつ図２８で示した構成と同じく低歪の増幅器を実現できる。
（第４の実施形態）
本発明の第４の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第１の実施形態で説明した電力増幅器の前段に増幅器を設けた構成である。【０１８２】
図３０は第４の実施形態による電力増幅器の一構成例を示すブロック図である。図３０に示すように、本実施形態の電力増幅器は、増幅器481と、増幅器481の前段に設けられた増幅器491aとを有する構成である。増幅器481は、入力信号65を分配する分配器76と、主信号および主信号の逆相の3次相互変調歪を出力する逆相IMD3発生回路63と、逆相IMD3発生回路63の出力側に接続された増幅器61と、逆相IMD3発生回路63および増幅器61と並列に接続された増幅器62と、増幅器61と増幅器62の出力信号を合成する合成器64とを有する。増幅器491aの前段には入力端子74が設けられ、合成器64の後段には出力端子75が設けられている。【０１８３】
図３０に示す実施形態において、逆相IMD3発生回路63は、第１の実施形態ならびに第２の実施形態およびその変形例において説明した逆相IMD3発生回路63のいずれかと同一の構成を有する。本実施形態における逆相IMD3発生回路63も、第１の実施形態ならびに第２の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の3次相互変調歪を出力することが可能である。【０１８４】
本実施形態の電力増幅器の動作を説明する。【０１８５】
図３０で示した構成において、増幅器491aは、入力端子74を介して入力信号65が入力されると、入力信号65を増幅して分配器76に送信する。分配器76は、増幅器491aから受信した信号を逆相IMD3発生回路63と増幅器62に分配する。【０１８６】
ここで、増幅器491aから出力される主信号と3次相互変調歪とが同相の関係にある場合は、次の通りである。逆相IMD3発生回路63は、生成する3次相互変調歪を主信号に対して逆相で、かつ振幅を大きく取る。これにより、逆相IMD3発生回路63は、主信号に対して逆相の3次相互変調歪を出力する。そして、増幅器61は、逆相IMD3発生回路63から受信する主信号と3次相互変調歪を増幅して合成器64に送信する。一方、増幅器62は、主信号と、主信号に対して同相の3次相互変調歪を増幅して合成器64に送信する。増幅器61からは主信号68に対して逆相の3次相互変調歪69が出力され、増幅器62からは主信号70に対して逆相の3次相互変調歪71が出力され、合成器64で合成される。その結果、3次相互変調歪69と3次相互変調歪71とが相殺され、出力端子75から低歪の信号を出力させることが可能となる。【０１８７】
逆に、増幅器491aから出力される主信号と3次相互変調歪とが逆相の関係にある場合は、次の通りである。逆相IMD3発生回路63は、生成する3次相互変調歪を主信号に対して逆相で、かつ振幅を小さく取る。このようにして、逆相IMD3発生回路63は、主信号に対して逆相の3次相互変調歪を、振幅が大きくなり過ぎないように調整して出力する。そして、増幅器61は、逆相IMD3発生回路63から受信する主信号と3次相互変調歪を増幅して合成器64に送信する。一方、増幅器62は、主信号と、主信号に対して同相の3次相互変調歪を増幅して合成器64に送信する。増幅器61からは主信号68に対して逆相の3次相互変調歪69が出力され、増幅器62からは主信号70に対して逆相の3次相互変調歪71が出力され、合成器64で合成される。その結果、3次相互変調歪69と3次相互変調歪71とが相殺され、出力端子75から低歪の信号を出力させることが可能となる。【０１８８】
図３０に示した構成は、第３の実施形態で説明した構成よりも部品数を低減できる。また、第３の実施形態と同様に、低歪、かつ高利得の増幅器を実現できる。
（第４の実施形態の第１の変形例）
この変形例は、図３０に示した電力増幅器において、増幅器491aを増幅器481の後段に設けた構成である。ここでは、第４の実施形態と同様な構成および動作についての詳細な説明を省略する。【０１８９】
図３１は図３０に示した第４の実施形態の第１の変形例を示すブロック図である。図３１に示す実施形態は、図３０に示した構成において、増幅器481の前段に設けられていた増幅器491aを取り除き、その代わりに増幅器481の後段に増幅器491bを設けた構成である。【０１９０】
図３１に示す構成では、第１の実施形態で説明したように、低歪の信号が増幅器481から出力された後、増幅器491bで増幅される。増幅器481から出力される信号は3次相互変調歪が低減しているため、歪を抑制し、かつ主信号をさらに増幅できる。【０１９１】
ここで、増幅器491bで出力される信号に含まれる3次相互変調歪の振幅をさらに低減する方法を説明する。【０１９２】
増幅器491bから出力される主信号と3次相互変調歪とが同相の関係にある場合は、次の通りである。逆相IMD3発生回路63は、生成する3次相互変調歪を主信号に対して逆相で、かつ振幅を大きく取る。これにより、逆相IMD3発生回路63は、主信号に対して逆相の3次相互変調歪を出力する。そして、増幅器61は、逆相IMD3発生回路63から受信する主信号と3次相互変調歪を増幅して合成器64に送信する。一方、増幅器62は、主信号と、主信号に対して同相の3次相互変調歪を増幅して合成器64に送信する。増幅器61からは主信号68に対して逆相の3次相互変調歪69が出力され、増幅器62からは主信号70に対して逆相の3次相互変調歪71が出力され、合成器64で合成される。その結果、3次相互変調歪69と3次相互変調歪71とが相殺される。このようにして、増幅器491bで出力される信号の3次相互変調歪の振幅をさらに低減することが可能となる。【０１９３】
逆に、増幅器491bから出力される主信号と3次相互変調歪とが逆相の関係にある場合は、次の通りである。逆相IMD3発生回路63は、生成する3次相互変調歪を主信号に対して逆相で、かつ振幅を小さく取る。このようにして、逆相IMD3発生回路63は、主信号に対して逆相の3次相互変調歪を、振幅が大きくなり過ぎないように調整して出力する。そして、増幅器61は、逆相IMD3発生回路63から受信する主信号と3次相互変調歪を増幅して合成器64に送信する。一方、増幅器62は、主信号と、主信号に対して同相の3次相互変調歪を増幅して合成器64に送信する。増幅器61からは主信号68に対して逆相の3次相互変調歪69が出力され、増幅器62からは主信号70に対して逆相の3次相互変調歪71が出力され、合成器64で合成される。その結果、3次相互変調歪69と3次相互変調歪71とが相殺される。このようにして、増幅器491bで出力される信号の3次相互変調歪の振幅をさらに低減することが可能となる。【０１９４】
上述したように、図３１で示した構成においても、第３の実施形態で示した構成よりも部品数を低減でき、かつ第３の実施形態と同様に、低歪、かつ高利得の増幅器を実現できる。
（第５の実施形態）
本発明の第５の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第１の実施形態で説明した、逆相IMD3発生回路を有する増幅経路と逆相IMD3発生回路を有していない増幅経路とが、それぞれ複数設けられた構成である。【０１９５】
図３２は第５の実施形態による電力増幅器の一構成例を示すブロック図である。図３２に示すように、本実施形態の電力増幅器は、逆相IMD3発生回路を有する複数の第１の増幅経路と、逆相IMD3発生回路を有していない複数の第２の増幅経路と、入力信号65を複数の第１の増幅経路および複数の第２の増幅経路に分配する分配器76と、複数の第１の増幅経路および複数の第２の増幅経路からの出力信号を合成する合成器64とを有する。分配器76の前段には入力端子74が設けられ、合成器64の後段には出力端子75が設けられている。【０１９６】
複数の第１の増幅経路は、回路483a、483b、・・・、483x（a、b、・・・、xの個数はmであり、mは２以上の整数）の複数の回路に相当する。複数の第２の増幅経路には、それぞれ増幅器が１つ設けられている。それらの増幅器を増幅器62a、62b、・・・、62y（a、b、・・・、yの個数はnであり、nは２以上の整数）と表記する。第２の増幅経路の個数はn個である。図３２に示すように、回路483a〜483xと増幅器62a〜62yは、並列に接続されている。【０１９７】
回路483aは、主信号と主信号に対して逆相の3次相互変調歪とを出力する逆相IMD3発生回路63aと、逆相IMD3発生回路63aの出力側に接続された増幅器61aとを有する。同様に、回路483bは、逆相IMD3発生回路63bと、増幅器61bとを有する。他の回路483c〜483xも同様な構成であるため、ここでは、詳細な説明を省略する。【０１９８】
図３２に示した実施形態において、逆相IMD3発生回路63a〜63xのそれぞれは、第１の実施形態ならびに第２の実施形態およびその変形例において説明した逆相IMD3発生回路63のいずれかと同一の構成を有する。また、本実施形態における逆相IMD3発生回路63も、第１の実施形態ならびに第２の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の3次相互変調歪を出力することが可能である。【０１９９】
本実施形態では、回路483a〜483xが出力する、主信号に対して逆相の3次相互変調歪と、増幅器62a〜62yが出力する、主信号に対して同相の3次相互変調歪とが相殺されるように、回路483a〜483x内の逆相IMD3発生回路63a〜63xのそれぞれが設定される。【０２００】
図３２に示した構成において、逆相IMD3発生回路を有する回路483a〜483xからはそれぞれ主信号68a〜68xに対して逆相の3次相互変調歪69a〜69xが出力される。また、逆相IMD3発生回路を有していない増幅経路の増幅器62a〜62yからは主信号70a〜70yに対して逆相の3次相互変調歪71a〜71yが出力される。そして、互いに逆相の関係にある3次相互変調歪69a〜69xと3次相互変調71a〜71yとが合成器64において相殺されるように合成され、3次相互変調歪が抑制された出力信号が出力端子75へ出力される。【０２０１】
上述したように、図３２に示した第５の実施形態においても、上述した他の実施形態と同様に低歪の増幅器を実現することができる。
（第６の実施形態）
本発明の第６の実施形態の電力増幅器の構成を説明する。本実施形態は、本発明をドハティ型増幅器に適用したものである。【０２０２】
図３３は第６の実施形態による電力増幅器の一構成例を示すブロック図である。図３３に示すように、本実施形態の電力増幅器501は、並列に接続された第１および第２の増幅経路と、入力信号を第１および第２の増幅経路に分配する分配器76と、第１および第２の増幅経路の出力信号を合成する合成器64とを有する。分配器76の前段には入力端子74が設けられ、合成器64の後段には出力端子75が設けられている。【０２０３】
第１の増幅経路は、主信号および主信号の逆相の3次相互変調歪を出力する逆相IMD3発生回路63と、逆相IMD3発生回路63の出力側に接続された増幅器561と、増幅器561の後段に接続されたλ／4線511とを有する。第２の増幅経路は、増幅器562と、増幅器562の前段に接続されたλ／4線512とを有する。λ／4線511およびλ／4線512は、位相を９０°変化させるための位相調整部となる。【０２０４】
図３３に示した実施形態において、逆相IMD3発生回路63は、第１の実施形態ならびに第２の実施形態およびその変形例において説明した逆相IMD3発生回路63のいずれかと同一の構成を有する。また、本実施形態における逆相IMD3発生回路63も、第１の実施形態ならびに第２の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の3次相互変調歪を出力することが可能である。【０２０５】
図３３で示した構成において、増幅器561はA〜AB級バイアスに設定され、増幅器562はC級バイアスの状態に設定されている。増幅器561はドハティ型増幅器における主増幅器に対応する動作をし、増幅器562はドハティ型増幅器における副増幅器に対応する動作をする。このような構成において、従来のドハティ型増幅器と同じ原理により、入力電力の増加に伴って増幅器562の出力インピーダンスが変化することを利用し、幅広い入力電力範囲で主増幅器561の負荷インピーダンスを効率最適の状態に設定することが可能となる。これにより、幅広い入力電力範囲で増幅器561単体の場合より効率を改善することができる。【０２０６】
また、図３３で示した構成において、逆相IMD3発生回路63が前段に設けられた増幅器561から、主信号538に対して逆相の3次相互変調歪539が出力される。また、逆相IMD3発生回路が前段に設けられていない増幅器562から、主信号540に対して同相の3次相互変調歪541が出力される。そして、互いに逆相の関係にある3次相互変調歪539および3次相互変調歪541が合成器64において相殺されるように合成されることで、低歪の信号が出力端子75へ出力される。【０２０７】
上述したことから、図３３に示した構成において、効率の改善と同時に歪の低減を図ることが可能となる。
（第６の実施形態の第１の変形例）
この変形例は、図３３に示した構成において、第１の増幅経路に設けた逆相IMD3発生回路63を第２の増幅経路の増幅器562の前段に設けた構成である。【０２０８】
図３４は図３３で示した第６の実施形態の第１の変形例を示すブロック図である。【０２０９】
図３４に示す電力増幅器502は、図３３に示した構成において、主増幅器として動作する増幅器561の前段に設けられた逆相IMD3発生回路63を取り除き、その代わりに副増幅器として動作する増幅器562の前段に逆相IMD3発生回路63を設けた構成である。【０２１０】
図３４に示した構成においても、第６の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器561単体の場合より効率を改善することができる。【０２１１】
また、図３４に示した構成において、逆相IMD3発生回路63が前段に設けられた増幅器562から主信号528に対して逆相の3次相互変調歪529が出力される。また、逆相IMD3発生回路が前段に設けられていない増幅器561から主信号530に対して同相の3次相互変調歪531が出力される。そして、互いに逆相の関係にある3次相互変調歪529および3次相互変調歪531が合成器64において相殺されるように合成されることで、低歪の信号が出力端子75へ出力される。【０２１２】
上述したことから、図３４で示した構成においても、効率の改善と同時に歪の低減を図ることが可能となる。
（第６の実施形態の第２の変形例）
この変形例は、図３３に示した構成において、第１の増幅経路に設けた逆相IMD3発生回路63を第２の増幅経路のλ／4線512の前段に設けた構成である。【０２１３】
図３５は図３３で示した第６の実施形態の第２の変形例を示すブロック図である。【０２１４】
図３５に示す電力増幅器503は、図３３に示した構成において、主増幅器として動作する増幅器561の前段に設けられていた逆相IMD3発生回路63を取り除き、その代わりに副増幅器として動作する増幅器562を含む経路に設けられたλ／4線512の前段に逆相IMD3発生回路63を設けた構成である。【０２１５】
図３５で示した構成においても、第６の実施形態の第１の変形例と同じ原理に基づいて、幅広い入力電力範囲で増幅器561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。
（第６の実施形態の第３の変形例）
この変形例は、図３３に示した構成において、λ／4線の代わりに、λ／4線と同等の特性を有する等価回路に差し替えた構成である。【０２１６】
図３６は図３３で示した第６の実施形態の第３の変形例を示すブロック図である。図３６に示す電力増幅器501aは、図３３に示した構成において、分布定数素子であるλ／4線511を、集中定数素子である容量素子551a,551bおよびインダクタ素子552aで構成された回路511aに差し替え、λ／4線512を、容量素子553a,553bおよびインダクタ素子554aで構成された回路512aに差し替えた構成である。回路511aはλ／4線511と同等の特性を持つ等価回路である。また、回路512aはλ／4線512と等価回路である。【０２１７】
なお、図３６に示した構成では、回路511aは容量素子551a,551bおよびインダクタ素子552aで構成されているが、本発明はこのような構成に限定されず、回路511aは容量素子およびインダクタ素子の数を図３６に示す構成に対して追加または削減した構成でもよい。回路512aについても同様に、図３６に示す構成に対して容量素子およびインダクタ素子の数を追加または削減した構成でもよい。また、λ／4線511およびλ／4線512を等価回路に差し替えたが、いずれか一方だけでもよい。【０２１８】
図３６に示した構成においても、第６の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。【０２１９】
また、この変形例では第６の実施形態を基にして説明したが、第１および第２の変形例に本変形例を適用し、λ／4線511およびλ／4線512のそれぞれを回路511aおよび回路512bのそれぞれに差し替えてもよい。等価回路への差し替えはいずれか一方のλ／4線だけでもよい。この場合においても、第６の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。【０２２０】
上述した第１の実施形態から第６の実施形態は、すべての点で例示であって制限的なものではない。本発明は上記実施形態に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれる。【０２２１】
以上説明したように、本発明の第１の効果は、従来の並列型低歪増幅器で発生していた電力合成時の電力損失を抑制しつつ、歪の低減を図ることが可能になったことである。その理由は、本発明において主信号と逆相の3次相互変調歪を発生させる回路が提案され、これにより並列型低歪増幅器において、3次相互変調歪のみ逆相で合成し相殺しつつ、主信号は同相で合成できることが可能になったためである。【０２２２】
また、本発明の第１の効果により、本発明で示した全ての実施例において電力合成時の電力損失を抑制しつつ、歪の低減を図ることができる効果が得られる。【０２２３】
本発明の第２の効果は、増幅器の高効率、かつ低歪の動作が可能になったことである。その理由は、高効率動作を行なうために増幅器のアイドル電流を低減させた状態で動作させた場合は主信号と同相の3次相互変調歪が発生するものの、本発明において提案した主信号と逆相の3次相互変調歪を発生させる回路により、増幅器から発生する主信号と同相の3次相互変調歪の相殺が可能になるからである。【０２２４】
また、本発明の第２の効果により、本発明で示した全ての実施例において、増幅器の高効率かつ低歪の動作が可能になる効果が得られる。【０２２５】
本発明の第３の効果は、主信号と逆相の3次相互変調歪を発生させる回路において、その回路から発生する3次相互変調歪の振幅および位相を最適な値に設定できる手段が個別に提供されることにより、増幅器の歪低減が容易に実現できることである。その理由は、以下の通りである。主信号と逆相の3次相互変調歪を発生させる回路において、歪発生回路のRF基本波帯における負荷インピーダンスを最適な値に設定することで歪発生回路から出力される3次相互変調歪の振幅を最適な値に設定できる。そして、歪発生回路の差周波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路から出力される3次相互変調歪の位相を最適な値に設定できる。そのため、増幅器から発生する3次相互変調歪を相殺できるように、その増幅器に並列に接続された主信号と逆相の3次相互変調歪を発生させる回路からの3次相互変調歪の振幅と位相を最適な値に設定できるからである。【０２２６】
また、本発明は上記実施例に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【図１】
0005245822.tif 000016
【図２】
0005245822.tif 000017
【図３】
0005245822.tif 000018
【図４】
0005245822.tif 000019
【図５】
0005245822.tif 000020
【図６】
0005245822.tif 000021
【図７】
0005245822.tif 000022
【図８】
0005245822.tif 000023
【図９】
0005245822.tif 000024
【図１０】
0005245822.tif 000025
【図１１】
0005245822.tif 000026
【図１２】
0005245822.tif 000027
【図１３】
0005245822.tif 000028
【図１４】
0005245822.tif 000029
【図１５】
0005245822.tif 000030
【図１６】
0005245822.tif 000031
【図１７】
0005245822.tif 000032
【図１８】
0005245822.tif 000033
【図１９】
0005245822.tif 000034
【図２０】
0005245822.tif 000035
【図２１】
0005245822.tif 000036
【図２２】
0005245822.tif 000037
【図２３】
0005245822.tif 000038
【図２４】
0005245822.tif 000039
【図２５】
0005245822.tif 000040
【図２６】
0005245822.tif 000041
【図２７】
0005245822.tif 000042
【図２８】
0005245822.tif 000043
【図２９】
0005245822.tif 000044
【図３０】
0005245822.tif 000045
【図３１】
0005245822.tif 000046
【図３２】
0005245822.tif 000047
【図３３】
0005245822.tif 000048
【図３４】
0005245822.tif 000049
【図３５】
0005245822.tif 000050
【図３６】
0005245822.tif 000051