(57)【特許請求の範囲】
【請求項１】
信号を伝送する主伝送線路に、送受信バッファ部を含む複数の分岐部が前記主伝送線路上のそれぞれの分岐点から分岐して接続されているマルチポイント接続信号伝送回路であって、
前記各分岐部が、
送受信を行う端子を有する前記送受信バッファ部と、
前記主伝送線路のインピーダンスより低いインピーダンスを有する送信用分岐線路と、
前記主伝送線路のインピーダンスより高いインピーダンスを有する受信用分岐線路と、
前記送受信バッファ部の端子の直近に接続された、前記送受信バッファ部の端子における受信信号の反射を抑制するための前記受信用分岐線路の終端抵抗と、
送信時に少なくとも前記送信用分岐線路を、受信時に少なくとも前記受信用分岐線路を前記主伝送線路の分岐点と前記送受信バッファ部の端子間に接続された状態にするスイッチ手段と、
を備えたことを特徴とするマルチポイント接続信号伝送回路。
【請求項２】
前記送受信バッファ部が送受信バッファ端子を有し、前記受信用分岐線路が常時前記分岐点と前記送受信バッファ端子との間に接続され、前記スイッチ手段が、送信時に前記送信用分岐線路を前記分岐点と前記送受信バッファ端子の間に接続することを特徴とする請求項１に記載のマルチポイント接続信号伝送回路。
【請求項３】
前記送受信バッファ部が送受信バッファ端子を有し、前記スイッチ手段が、送信時に前記送信用分岐線路を前記分岐点と前記送受信バッファ端子の間に接続し、送信時以外は前記受信用分岐線路を前記分岐点と前記送受信バッファ端子の間に接続することを特徴とする請求項１に記載のマルチポイント接続信号伝送回路。
【請求項４】
前記送受信バッファ部が送信バッファ端子及び受信バッファ端子を有し、前記受信用分岐線路が常時前記分岐点と前記受信バッファ端子との間に接続され、前記送信用分岐線路の一端が常時前記送信バッファ端子に接続され、前記スイッチ手段が、送信時に前記送信用分岐線路の他端を前記分岐点に接続することを特徴とする請求項１に記載のマルチポイント接続信号伝送回路。
【請求項５】
前記送受信バッファ部が送信バッファ端子及び受信バッファ端子を有し、前記受信用分岐線路の一端が常時前記受信バッファ端子に接続され、前記送信用分岐線路の一端が常時前記送信バッファ端子に接続され、前記スイッチ手段が、送信時に前記送信用分岐線路の他端を前記分岐点に接続し、送信時以外は前記受信用分岐線路の他端を前記分岐点に接続することを特徴とする請求項１に記載のマルチポイント接続信号伝送回路。
【請求項６】
前記送信用分岐線路及びスイッチ手段を介した経路の伝送遅延時間と、受信用分岐線路の伝送遅延時間を同一とすることを特徴とする請求項２に記載のマルチポイント接続信号伝送回路。
【請求項７】
前記受信用分岐線路の終端抵抗の抵抗値を受信用分岐線路のインピーダンスとすることを特徴とする請求項１から５までのいずれか１項に記載のマルチポイント接続信号伝送回路。
【請求項８】
前記送信用分岐線路のインピーダンスを前記主伝送線路のインピーダンスの半分の値とすることを特徴とする請求項１から５までのいずれか１項に記載のマルチポイント接続信号伝送回路。
【請求項９】
前記主伝送線路のインピーダンスをＺ０、前記送信用分岐線路のインピーダンスをＺｔ、前記受信用分岐線路のインピーダンスをＺｒとしたとき、前記送信用分岐線路のインピーダンスＺｔをＺｔ＝(Ｚ０×Ｚｒ)／(２×Ｚｒ−Ｚ０)とすることを特徴とする請求項２に記載のマルチポイント接続信号伝送回路。
【請求項１０】
前記主伝送線路のインピーダンスをＺ０、前記送信用分岐線路のインピーダンスをＺｔ、前記受信用分岐線路のインピーダンスをＺｒとしたとき、前記送信用分岐線路のインピーダンスＺｔをＺｔ＝(Ｚ０×Ｚｒ)／(２×Ｚｒ＋Ｚ０)とすることを特徴とする請求項４に記載のマルチポイント接続信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、伝送線路を複数のユニットで共有するマルチポイント接続信号伝送回路に関する。
【背景技術】
【０００２】
伝送線路を複数のユニットで共有し、少ない配線で複数のユニット間の信号伝送を可能とするマルチポイント接続(バス接続)伝送に対する高速化の要求が高まっているが、データ伝送速度の高速化に伴って、伝送線路のインピーダンスの不整合や分岐線路によって生じる信号の反射が伝送信号の品質に与える影響が顕著となり、確実なデータ伝送と高速化の両立が困難になってきている。
【０００３】
信号の反射を低減するために、主伝送線路の両端で主伝送線路のインピーダンスと整合する抵抗により終端を行う対策が従来一般的に行われている。また主伝送線路から各ユニットへの分岐線路(スタブ)はなるべく短くすることで分岐による反射の影響が小さくなるようにしていた。しかしながら伝送速度がより高速になると分岐線路で許容できる長さが数ｃｍ〜数ｍｍ以下となり、実際にこのような分岐線路長での接続を実現することができなくなってきている。このため分岐点の近傍で分岐線路に直列抵抗を設け、分岐線路から主伝送線路に信号を出力する際のインピーダンスを整合させて反射を抑制するＳＳＴＬ(Stub Series Terminated Logic)という方法が用いられることがある。
【０００４】
このため、さらに分岐線路からの送信の際には直列抵抗を介し、分岐線路からの送信と、受信とで異なる直列抵抗を介して主伝送線路と接続するためのスイッチを設けたもの(例えば特許文献１)や、受信の際には直列抵抗を介さないようにスイッチを設けて主伝送線路と接続するもの(例えば特許文献２)がある。
【０００５】
【特許文献１】特開平９−２３８１６４号公報  第７頁〜第８頁、第１５図
【特許文献２】特開２００１−７７４２号公報  第８頁、第１３図
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のようなＳＳＬＴのように分岐線路からの送信に対しインピーダンス整合をとる直列抵抗を分岐線路に設ける装置は、主伝送線路から分岐線路に向かう信号にはインピーダンスが整合せず効果が得られないという問題がある。
【０００７】
上記特許文献１に示された装置では、ＳＳＴＬと同様に分岐線路からの送信に対しインピーダンスが整合するように直列抵抗を介して主伝送線路に接続し、送信信号の立上り／立下りを早くするために、送信信号の変化タイミングのみより小さな抵抗値となるようにしているが、主伝送線路から分岐線路に向かう信号にはＳＳＴＬと同様に効果が得られない。
【０００８】
また上記特許文献２に示された装置では、主伝送線路から分岐線路に向かう信号には分岐線路に直列抵抗がないため多くの電力が流れ込み、受信バッファの入力インピーダンスは通常数ｋΩ以上と高いため受信端で反射を生じ、一部は分岐点から再び主伝送線路へ反射波として流れ込み、残りは再度分岐点から受信バッファに反射し、徐々に減衰しながら主伝送線路へ反射波を流し続けてしまうという問題がある。
【０００９】
以上のように従来技術では主伝送線路から分岐線路に向かう信号に対しては反射を抑制する効果がなく、分岐線路長を極力短くするなどの対策しかとれず回路部品の配置や分岐線路の配線に大きな制約となるという問題がある。
【００１０】
さらに上記のいずれの装置も送信信号を直列抵抗を介して主伝送線路に伝送するため、信号の振幅が減少してしまう。振幅の減少は伝送による距離減衰やノイズに対するマージンの低下を意味し、確実なデータ伝送を行う上で問題となる。
【００１１】
この発明は以上のような問題を解消するためになされたもので、分岐線路から信号を送信する場合、及び受信する場合のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、分岐線路に関する部品配置や線路配線の自由度を高め、かつ信号振幅の減少を伴わずに伝送を行えるマルチポイント接続信号伝送回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明は、信号を伝送する主伝送線路に、送受信バッファ部を含む複数の分岐部が前記主伝送線路上のそれぞれの分岐点から分岐して接続されているマルチポイント接続信号伝送回路であって、前記各分岐部が、送受信を行う端子を有する前記送受信バッファ部と、前記主伝送線路のインピーダンスより低いインピーダンスを有する送信用分岐線路と、前記主伝送線路のインピーダンスより高いインピーダンスを有する受信用分岐線路と、前記送受信バッファ部の端子の直近に接続された、前記送受信バッファ部の端子における受信信号の反射を抑制するための前記受信用分岐線路の終端抵抗と、送信時に少なくとも前記送信用分岐線路を、受信時に少なくとも前記受信用分岐線路を前記主伝送線路の分岐点と前記送受信バッファ部の端子間に接続された状態にするスイッチ手段と、を備えたことを特徴とするマルチポイント接続信号伝送回路にある。
【発明の効果】
【００１３】
この発明では、分岐線路からの信号を送信、受信のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、分岐線路に関する部品配置や線路配線の自由度を高め、かつ信号振幅の減少を伴わずに伝送を行える。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１はこの発明の一実施の形態によるマルチポイント接続信号伝送回路を示す構成図である。図１において、１１、１２は複数の送受信バッファＩＣ間の信号を相互に伝送する主伝送線路(例えば１１から１２までで一続きの主伝送線路)、２１及び２２は主伝送線路のインピーダンスと同一又はその近傍の値(抵抗値)を有し、主伝送線路の両端で信号を終端する終端抵抗、１１１、１２１、１３１は線路に信号を出力する送信バッファ、１１２、１２２、１３２は線路からの信号を受信する受信バッファ、１１３、１２３、１３３は送信バッファと受信バッファを内蔵し、送受信共通の送受信バッファ端子を有する送受信バッファＩＣ(送受信バッファ部)である。
【００１５】
３１、３２、３３は主伝送線路１１、１２と各送受信バッファＩＣ１１３、１２３、１３３との分岐点、１１５、１２５、１３５は主伝送線路１１、１２からの信号を各送受信バッファＩＣ１１３、１２３、１３３に伝送するための受信用分岐線路、１１８、１２８、１３８は主伝送線路１１、１２からの信号の各送受信バッファＩＣ１１３、１２３、１３３(端子)での反射を抑制するための受信用分岐線路の終端抵抗、１１４、１２４、１３４は各送受信バッファＩＣ１１３、１２３、１３３からの信号を主伝送線路１１、１２に伝送するための送信用分岐線路、１１６と１１７、１２６と１２７、１３６と１３７は各送信バッファ１１１、１２１、１３１からの送信の際にＯＮ(閉)し、各送信用分岐線路１１４、１２４、１３４を各送受信バッファＩＣ１１３、１２３、１３３の送受信バッファ端子と各分岐点３１、３２、３３の間に接続するためのスイッチ(スイッチ手段)である。受信用分岐線路１１５、１２５、１３５は主伝送線路１１、１２の各分岐点３１、３２、３３と各送受信バッファＩＣ１１３、１２３、１３３の送受信バッファ端子の間に常時接続されている。
【００１６】
なお、例えば送受信バッファＩＣ１１３、送信用分岐線路１１４、受信用分岐線路１１５、スイッチ１１６、１１７、終端抵抗１１８からなる部分が、分岐点３１に接続された分岐部を構成する。
【００１７】
すなわち例えば、送受信バッファ部１１３が送受信バッファ端子を有し、受信用分岐線路１１５が常時分岐点３１と送受信バッファ端子との間に接続され、スイッチ１１６、１１７が、送信時に送信用分岐線路１１４を分岐点３１と送受信バッファ端子の間に接続する。
【００１８】
次に動作について説明する。各送受信バッファＩＣ１１３、１２３、１３３が受信待ち及び受信中の場合(送信時以外)、図１に示すように各スイッチ１１６と１１７、１２６と１２７、１３６と１３７はそれぞれＯＦＦ(開)状態であり、各送受信バッファＩＣ１１３、１２３、１３３は各受信用分岐線路１１５、１２５、１３５のみを介して各分岐点３１、３２、３３に接続している。いずれかの送信バッファが送信を行う場合、例えば送信バッファ１２１から送信信号を出力する場合には図２に示すようにスイッチ１２６と１２７のみがＯＮ(閉)となり送信用分岐線路１２４が送受信バッファＩＣ１２３と分岐点３２の間で接続される。
【００１９】
ここで、送信用分岐線路１２４は電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブル等の線材などであり、送信時に分岐点３２における信号の反射が抑制されるようなインピーダンスを持つようにする。例えば、送信用分岐線路１２４のインピーダンスをＺｔ、主伝送線路１１、１２のインピーダンスをＺ０としたとき、
Ｚｔ＝Ｚ０／２
と同一又はその近傍値とする。又は、受信用分岐線路１２５のインピーダンスをＺｒとして、
Ｚｔ＝(Ｚ０×Ｚｒ)／(２×Ｚｒ−Ｚ０)
と同一又はその近傍値としても良い。
【００２０】
これにより分岐線路のインピーダンスと、分岐点３２から両方向に伸びる主伝送線路の分岐線路から見た合成インピーダンスが整合し、分岐点３２では信号反射を生じることなく主伝送線路１１、１２へそれぞれ伝送されて行く。他の送信用分岐線路１１４、１３４についても同様である。
【００２１】
主伝送線路１１を通ってきた信号は分岐点３１に到達する。受信用分岐線路１１５も電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブルなどの線材であり、受信時の分岐線路による信号の反射が抑制されるようなインピーダンスをもつようにする。
【００２２】
例えば、受信用分岐線路のインピーダンスをＺｒ、主伝送線路１１のインピーダンスをＺ０としたとき、
Ｚｒ＞Ｚ０
とする。主伝送線路１１から見て分岐点３１にて反射を起こさないためにはＺｒ＝∞とする必要があるが、これでは分岐線路に全く信号が伝わらず受信が行えないことを意味するのでこのような値は取れない。しかしながらＺｒ＞Ｚ０とすることで、主伝送線路１１を伝送する信号は分岐点３１において受信用分岐線路１１５に流れ込む電力より、分岐点より先の主伝送線路に流れる電力の方が大きくなり、従来のように送信時のインピーダンス整合のみを考えたＺ０／２に相当する直列抵抗を設ける場合よりも分岐点における信号の反射を低減することができる。図２の例では分岐点３１の先には主伝送線路は続いておらず終端抵抗２１により終端され信号の反射は抑制され消滅する。
【００２３】
さらに、分岐点３１から受信用分岐線路１１５を通ってきた信号は、受信バッファ１１２に到達する。受信バッファ１１２の入力インピーダンスは通常数ｋΩと高くこのままでは反射を生じるので、受信用分岐線路の終端抵抗１１８により終端し、信号の反射を抑制する。例えば受信用分岐線路のインピーダンスをＺｒ、受信用分岐線路の終端抵抗の抵抗値をＲｒとしたとき、
Ｚｒ＝Ｒｒ
と同一又はその近傍値とすることで信号の反射を抑制できる。主伝送線路１２を通り受信バッファ１３２に到達する信号についても同様である。
【００２４】
なお、送信バッファ１２１から送信信号を出力する場合には送信用分岐線路１２４と受信用分岐線路１２５の双方に信号が流れ分岐点３２で合流することになるので、スイッチ１１６と１１７及び送信用分岐線路１１４を通る経路の伝送遅延時間と、受信用分岐線路１１５の伝送遅延時間が同一又は互いに近傍値となるようにして信号の位相を合わせるようにするとより理想的である。
【００２５】
なお、信号線路のインピーダンスや伝送遅延時間は、単位区間のインダクタンスＬと容量Ｃを用いて、信号線路の特性インピーダンスＺ＝√(Ｌ／Ｃ)、単位区間当たりの伝播遅延時間Ｔｄ＝√(Ｌ×Ｃ)で表される。単位区間のインダクタンスＬと容量Ｃは周囲の誘電体の誘電率や線路の物理的な寸法によって決定されるものであり、誘電体や物理形状を適当に選択することで所望の特性インピーダンスや伝播遅延時間を持つ信号線路を得ることができる。
【００２６】
以上のように、受信時に分岐点での反射を抑制するようなインピーダンスを持つ受信用分岐線路と、受信バッファでの反射を抑制する受信用分岐線路の終端抵抗を備えることにより、受信における信号の反射を抑制し、送信時に分岐点での反射を抑制するようなインピーダンスを持つ送信用分岐線路と、送信の際に送信用分岐線路を送受信バッファと主伝送線路に接続するスイッチを備えることにより、送信における信号の反射を抑制するようにしているので、送信、受信のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、分岐線路に関する部品配置や線路配線の自由度が増し、かつ、信号振幅の減少を伴わずに伝送を行うことができる。
【００２７】
実施の形態２．
図３はこの発明の別の実施の形態によるマルチポイント接続信号伝送回路を示す構成図である。実施の形態１の図１と同一もしくは相当部分は同一符号で示し説明は省略する。図３の構成では、スイッチ１１６と１１７、１２６と１２７、１３６と１３７を、それぞれ送信用分岐線路１１４、１２４、１３４と受信用分岐線路１１５、１２５、１３５とのいずれか一方のみを各送受信バッファＩＣ１１３、１２３、１３３の送受信バッファ端子と主伝送線路１１、１２の分岐点３１、３２、３３の間に接続することのできるスイッチとしている。また受信用分岐線路の終端抵抗１１８、１２８、１３８が受信用分岐線路１１５、１２５、１３５とともにスイッチ１１６と１１７、１２６と１２７、１３６と１３７の間に設けられている。
【００２８】
すなわち例えば、送受信バッファ部１１３が送受信バッファ端子を有し、スイッチ１１６、１１７が、送信時に送信用分岐線路１１４を分岐点３１と送受信バッファ端子の間に接続し、送信時以外は受信用分岐線路１１５を分岐点３１と送受信バッファ端子の間に接続する。
【００２９】
次に動作について説明する。各送受信バッファＩＣ１１３、１２３、１３３が受信待ち及び受信中の場合(送信時以外)には各スイッチ１１６と１１７、１２６と１２７、１３６と１３７はそれぞれ各受信用分岐線路１１５、１２５、１３５の側に接続するようにして、各送受信バッファＩＣ１１３、１２３、１３３は各受信用分岐線路１１５、１２５、１３５のみを介して各分岐点３１、３２、３３に接続している。いずれかの送信バッファが送信を行う場合、例えば送信バッファ１２１から送信信号を出力する場合にはスイッチ１２６と１２７のみが送信用分岐線路１２４の側に接続するようにして、送受信バッファ１２３は送信用分岐線路１２４のみを介して分岐点３２に接続される。
【００３０】
ここで、送信用分岐線路１２４は電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブル等の線材などであり、送信時に分岐点３２における信号の反射が抑制されるようなインピーダンスを持つようにする。例えば、送信用分岐線路のインピーダンスをＺｔ、主伝送線路１１、１２のインピーダンスをＺ０としたとき、
Ｚｔ＝Ｚ０／２
と同一又はその近傍値とする。
【００３１】
これにより送信用分岐線路１２４のインピーダンスと、分岐点３２から両方向に伸びる主伝送線路１１、１２の送信用分岐線路１２４から見た合成インピーダンスが整合し、分岐点３２における信号の反射が抑制され主伝送線路１１、１２に伝送される。他の送信用分岐線路１１４、１３４についても同様である。
【００３２】
主伝送線路１１を通ってきた信号は分岐点３１に到達する。スイッチ１１６と１１７は受信用分岐線路側に接続されているので、信号は受信用分岐線路１１５を通る。受信用分岐線路１１５も電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブルなどの線材であり、受信時の分岐線路による信号の反射が抑制されるようなインピーダンスをもつようにする。
【００３３】
例えば、受信用分岐線路のインピーダンスをＺｒ、主伝送線路１１のインピーダンスをＺ０としたとき、
Ｚｒ＞Ｚ０
とする。主伝送線路１１から見て分岐点３１にて反射を起こさないためにはＺｒ＝∞とする必要があるが、これでは分岐線路に全く信号が伝わらず受信が行えないことを意味するのでこのような値は取れない。しかしながらＺｒ＞Ｚ０とすることで、主伝送線路１１を伝送する信号は分岐点３１において受信用分岐線路１１５に流れ込む電力より、分岐点より先の主伝送線路に流れる電力の方が大きくなり、従来のように送信時のインピーダンス整合のみを考えたＺ０／２に相当する直列抵抗を設ける場合よりも分岐点における信号の反射を低減することができる。図３の例では分岐点３１の先には主伝送線路は続いておらず終端抵抗２１により終端され信号の反射は抑制され消滅する。
【００３４】
さらに、分岐点３１から受信用分岐線路１１５を通ってきた信号は、受信バッファ１１２に到達する。受信バッファ１１２の入力インピーダンスは通常数ｋΩと高くこのままでは反射を生じるので、受信用分岐線路の終端抵抗１１８により終端し、信号の反射を抑制する。例えば受信用分岐線路のインピーダンスをＺｒ、受信用分岐線路の終端抵抗の抵抗値をＲｒとしたとき、
Ｚｒ＝Ｒｒ
と同一又はその近傍値とすることで信号の反射を抑制できる。主伝送線路１２を通り受信バッファ１３２に到達する信号についても同様である。
【００３５】
以上のように受信時に分岐点での反射を抑制するようなインピーダンスを持つ受信用分岐線路と受信バッファでの反射を抑制する受信用分岐線路の終端抵抗と、送信時に分岐点での反射を抑制するようなインピーダンスを持つ送信用分岐線路を備え、送信時／受信時に応じてスイッチにより信号を伝送する分岐線路を切替えるようにしているので、送信、受信のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、分岐線路に関する部品配置や線路配線の自由度が増し、かつ、信号振幅の減少を伴わずに伝送を行うことができる。また、図１の構成に比べ送信時に同じ送受信バッファの受信用分岐線路側に無用な電力が分配されないのでより効率的に伝送が行える。
【００３６】
実施の形態３．
図４はこの発明の別の実施の形態によるマルチポイント接続信号伝送回路を示す構成図である。上記実施の形態１の図１と同一もしくは相当部分は同一符号で示し説明は省略する。図４の構成では各送受信バッファＩＣ１１３、１２３、１３３は各送信バッファ１１１、１２１、１３１の送信バッファ端子と、各受信バッファ１１２、１２２、１３２の受信バッファ端子がそれぞれ独立した端子となっており、送信用分岐線路１１４、１２４、１３４には、図１で示されていた送信バッファ側のスイッチ１１７、１２７、１３７はなく、分岐点側のスイッチ１１６、１２６、１３６の位置のみを備える点が図１と異なる。
【００３７】
すなわち例えば、送受信バッファ部１１３が送信バッファ端子及び受信バッファ端子を有し、受信用分岐線路１１５が常時分岐点３１と受信バッファ端子との間に接続され、送信用分岐線路１１４の一端が常時送信バッファ端子又は分岐点３１に接続され、スイッチ１１６が、送信時に送信用分岐線路１１６の他端を分岐点３１又は送信バッファ端子に接続する。
【００３８】
次にスイッチ１１６、１２６、１３６を図４に示すように分岐点側に設けた場合に従って動作を説明する。各送受信バッファＩＣ１１３、１２３、１３３が受信待ち及び受信中の場合(送信時以外)には各スイッチ１１６、１２６、１３６はそれぞれＯＦＦ状態であり、各受信バッファ１１２、１２２、１３２は各受信用分岐線路１１５、１２５、１３５を介して各分岐点３１、３２、３３に接続している。いずれかの送信バッファが送信を行う場合、例えば送信バッファ１２１から送信信号を出力する場合にはスイッチ１２６のみがＯＮとなり送信用分岐線路１２４が送受信バッファ１２３と分岐点３２の間で接続される。
【００３９】
ここで、送信用分岐線路１２４は電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブル等の線材などであり、送信時に分岐点３２における信号の反射が抑制されるようなインピーダンスを持つようにする。例えば、送信用分岐線路１２４のインピーダンスをＺｔ、主伝送線路１１、１２のインピーダンスをＺ０としたとき、
Ｚｔ＝Ｚ０／２
と同一又はその近傍値とする。又は、受信用分岐線路１２５のインピーダンスをＺｒとして、
Ｚｔ＝(Ｚ０×Ｚｒ)／(２×Ｚｒ＋Ｚ０)
と同一又はその近傍値としても良い。
【００４０】
これにより分岐線路のインピーダンスと、分岐点３２から両方向に伸びる主伝送線路の分岐線路から見た合成インピーダンスが整合し、分岐点３２における信号の反射が抑制される。他の送信用分岐線路１１４、１３４についても同様である。
【００４１】
主伝送線路１１を通ってきた信号は分岐点３１に到達する。受信用分岐線路１１５も電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブルなどの線材であり、受信時の分岐線路による信号の反射が抑制されるようなインピーダンスをもつようにする。
【００４２】
例えば、受信用分岐線路のインピーダンスをＺｒ、主伝送線路１１のインピーダンスをＺ０としたとき、
Ｚｒ＞Ｚ０
とする。主伝送線路１１から見て分岐点３１にて反射を起こさないためにはＺｒ＝∞とする必要があるが、これでは分岐線路に全く信号が伝わらず受信が行えないことを意味するのでこのような値は取れない。しかしながらＺｒ＞Ｚ０とすることで、主伝送線路１１を伝送する信号は分岐点３１において受信用分岐線路１１５に流れ込む電力より、分岐点より先の主伝送線路へ流れる電力の方が大きくなり、従来のように送信時のインピーダンス整合のみを考えたＺ０／２に相当する直列抵抗を設ける場合よりも分岐点における信号の反射を低減することができる。図４の例では分岐点３１の先には主伝送線路は続いておらず終端抵抗２１により終端され信号の反射は抑制され消滅する。
【００４３】
さらに、受信バッファの１１２の入力インピーダンスは通常数ｋΩと高くこのままでは反射を生じるので、受信用分岐線路の終端抵抗１１８により終端し、信号の反射を抑制する。例えば受信用分岐線路のインピーダンスをＺｒ、受信用分岐線路の終端抵抗の抵抗値をＲｒとしたとき、
Ｚｒ＝Ｒｒ
と同一又はその近傍値とすることで信号の反射を抑制できる。
【００４４】
以上のように受信時に分岐点での反射を抑制するようなインピーダンスを持つ受信用分岐線路と受信バッファでの反射を抑制する受信用分岐線路の終端抵抗を備えることにより受信における信号の反射を抑制し、送信時に分岐点での反射を抑制するようなインピーダンスを持つ送信用分岐線路と送信の際に送信用分岐線路を送受信バッファと主伝送線路に接続するスイッチを備えることにより送信における信号の反射を抑制するようにしているので、送信、受信のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、かつ、信号振幅の減少を伴わずに伝送を行うことができる。また、図１の構成に比べ分岐点側の一箇所のみにスイッチがあればよいのでより簡素な構成となる。
【００４５】
実施の形態４．
図５はこの発明の別の実施の形態によるマルチポイント接続信号伝送回路を示す構成図である。実施の形態３の図４と同一もしくは相当部分は同一符号で示し説明は省略する。図５の構成ではスイッチ１１６と１１７、１２６と１２７、１３６と１３７を、それぞれ送信用分岐線路１１４、１２４、１３４及び受信用分岐線路１１５、１２５、１３５のいずれか一方のみを各送受信バッファＩＣ１１３、１２３、１３３の受信バッファ端子又は受信バッファ端子と主伝送線路１１、１２の分岐点間で接続することのできるスイッチとしている。
【００４６】
すなわち例えば、送受信バッファ部１１３が送信バッファ端子及び受信バッファ端子を有し、受信用分岐線路１１５の一端が常時受信バッファ端子に接続され、送信用分岐線路１１４の一端が常時送信バッファ端子に接続され、スイッチ１１６が、送信時に送信用分岐線路１１４の他端を分岐点３１に接続し、送信時以外は受信用分岐線路１１５の他端を分岐点３１に接続する。
【００４７】
次に動作について説明する。各送受信バッファＩＣ１１３、１２３、１３３が受信待ち及び受信中の場合(送信時以外)には各スイッチ１１６、１２６、１３６はそれぞれ各受信用分岐線路１１５、１２５、１３５側に接続するようにして、各受信バッファ１１２、１２２、１３２が各受信用分岐線路１１５、１２５、１３５のみを介して各分岐点３１、３２、３３に接続している。いずれかの送信バッファが送信を行う場合、例えば送信バッファ１２１から送信信号を出力する場合にはスイッチ１２６のみが送信用分岐線路１２４の側に接続するようにして送信バッファ１２１が送信用分岐線路１２４のみを介して分岐点３２に接続される。
【００４８】
ここで、送信用分岐線路１２４は電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブル等の線材などであり、送信時に分岐点３２における信号の反射が抑制されるようなインピーダンスを持つようにする。例えば、送信用分岐線路１２４のインピーダンスをＺｔ、主伝送線路１１、１２のインピーダンスをＺ０としたとき、
Ｚｔ＝Ｚ０／２
と同一又はその近傍値とする。
【００４９】
これにより送信用分岐線路１２４のインピーダンスと、分岐点３２から両方向に伸びる主伝送線路１１、１２の送信用分岐線路１２４から見た合成インピーダンスが整合し、分岐点３２における信号の反射が抑制され主伝送線路１１、１２に伝送される。他の送信用分岐線路１１４、１３４についても同様である。
【００５０】
主伝送線路１１を通ってきた信号は分岐点３１に到達する。スイッチ１１６は受信用分岐線路１１５側に接続されているので、信号は受信用分岐線路１１５を通る。また、受信用分岐線路１１５も電子回路基板に作られたマイクロストリップライン又はストリップラインのようなプリント配線、又はケーブルなどの線材であり、受信時の分岐線路による信号の反射が抑制されるようなインピーダンスをもつようにする。
【００５１】
例えば、受信用分岐線路のインピーダンスをＺｒ、主伝送線路１１のインピーダンスをＺ０としたとき、
Ｚｒ＞Ｚ０
とする。主伝送線路１１から見て分岐点３１にて反射を起こさないためにはＺｒ＝∞とする必要があるが、これでは分岐線路に全く信号が伝わらず受信が行えないことを意味するのでこのような値は取れない。しかしながらＺｒ＞Ｚ０とすることで、主伝送線路１１を伝送する信号は分岐点３１において受信用分岐線路１１５に流れ込む電力より、分岐点より先の主伝送線路へ流れる電力の方が大きくなり、従来のように送信時のインピーダンス整合のみを考えたＺ０／２に相当する直列抵抗を設ける場合よりも分岐点における信号の反射を低減することができる。図５の例では分岐点３１の先には主伝送線路は続いておらず終端抵抗２１により終端され信号の反射は抑制され消滅する。
【００５２】
さらに、受信バッファの１１２の入力インピーダンスは通常数ｋΩと高くこのままでは反射を生じるので、受信用分岐線路の終端抵抗１１８により終端し、信号の反射を抑制する。例えば受信用分岐線路のインピーダンスをＺｒ、受信用分岐線路の終端抵抗の抵抗値をＲｒとしたとき、
Ｚｒ＝Ｒｒ
と同一又はその近傍値とすることで信号の反射を抑制できる。
【００５３】
以上のように受信時に分岐点での反射を抑制するようなインピーダンスを持つ受信用分岐線路と受信バッファでの反射を抑制する受信用分岐線路の終端抵抗を備えることにより受信における信号の反射を抑制し、送信時に分岐点での反射を抑制するようなインピーダンスを持つ送信用分岐線路と送信の際に送信用分岐線路を送受信バッファと主伝送線路に接続するスイッチを備えることにより送信における信号の反射を抑制するようにしているので、送信、受信のいずれの場合にも主伝送線路との分岐点における信号の反射を低減し、かつ、信号振幅の減少を伴わずに伝送を行うことができる。また、図４の構成に比べ送信時に同じ送受信バッファの受信用分岐線路側に無用な電力が分配されないのでより効率的に伝送が行える。
【００５４】
以上で述べた実施の形態１〜４の構成図ではスイッチを制御する信号線及び制御回路は図示していないが、送信バッファの出力を制御する出力イネーブル信号や、通信を制御する上位プロトコル機能による送信タイミングに同期した信号を用いてスイッチを制御すればよい。
【００５５】
また、実施の形態１〜４の構成図では各分岐毎に送信バッファ、受信バッファを各１つずつ図示しているが、送信バッファのみ、又は受信バッファのみの場合はスイッチを備えず、送信用分岐線路のみ、又は受信用分岐線路と受信用分岐線路の終端抵抗のみを備えればよい。
【００５６】
さらに、実施の形態１〜４の構成図では簡単のため１本の伝送線路による通信について構成図を示したが、複数の伝送線路を持つパラレル伝送や、２本の差動信号を用いる差動伝送にも適用可能である。
【００５７】
なお、実施の形態１〜４の構成図に示された各スイッチの具体的構成例を図６の(ａ)〜(ｄ)に示す。(ａ)は１つのＦＥＴで構成した例、(ｂ)は直列接続された２つのＦＥＴで構成した例である。(ｃ)はフォトＦＥＴで構成した例、(ｄ)はトランスで構成した例であり、それぞれ伝送信号経路とスイッチの制御信号の間を絶縁した構成となっている。(ｄ)の一次側のスイッチは例えば(ａ)又は(ｂ)のスイッチを用いればよい。
【図面の簡単な説明】
【００５８】
【図１】この発明の実施の形態１によるマルチポイント接続信号伝送回路を示す構成図である。
【図２】図１のマルチポイント接続信号伝送回路の動作を説明するための図である。
【図３】この発明の実施の形態２によるマルチポイント接続信号伝送回路を示す構成図である。
【図４】この発明の実施の形態３によるマルチポイント接続信号伝送回路を示す構成図である。
【図５】この発明の実施の形態４によるマルチポイント接続信号伝送回路を示す構成図である。
【図６】この発明によるマルチポイント接続信号伝送回路で使用されるスイッチの具体的構成例を示す図である。
【符号の説明】
【００５９】
１１、１２  主伝送線路、２１、２２  主伝送線路の終端抵抗、３１、３２、３３  分岐点、１１１、１２１、１３１  送信バッファ、１１２、１２２、１３２  受信バッファ、１１３、１２３、１３３  送受信バッファＩＣ、１１４、１２４、１３４  送信用分岐線路、１１５、１２５、１３５  受信用分岐線路、１１６、１１７、１２６、１２７、１３６、１３７  スイッチ、１１８、１２８、１３８  受信用分岐線路の終端抵抗。
【図１】
0005305717.tif 000002
【図２】
0005305717.tif 000003
【図３】
0005305717.tif 000004
【図４】
0005305717.tif 000005
【図５】
0005305717.tif 000006
【図６】
0005305717.tif 000007