(57)【特許請求の範囲】
【請求項１】
基板上に、少なくともＧａＮ電子走行層、ｎ型又はアンドープのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層、ＧａＮ層を形成し、
前記ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層上に、第１タンタル層、アルミニウム層、第２タンタル層を順に形成し、６００℃未満の温度で熱処理することで、前記ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層にオーミック接触するオーミック電極としてのソース電極及びドレイン電極を形成し、
前記ＧａＮ層上にゲート電極を形成することを特徴とする、電界効果トランジスタの製造方法。
【請求項２】
前記第１タンタル層と前記アルミニウム層との間及び前記アルミニウム層と前記第２タンタル層との間に、タンタルとアルミニウムとの化合物層を備えることを特徴とする、請求項１記載の電界効果トランジスタの製造方法。
【請求項３】
前記ＧａＮ層は、１×１０１７ｃｍ−３以上のｎ型不純物材料がドープされていることを特徴とする、請求項１又は２記載の電界効果トランジスタの製造方法。
【請求項４】
前記ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層は、前記ゲート電極の下側よりも前記ソース電極及び前記ドレイン電極の下側の方が、厚さが薄くなっていることを特徴とする、請求項１〜３のいずれか１項に記載の電界効果トランジスタの製造方法。
【請求項５】
前記ソース電極及び前記ドレイン電極の下側にＧａＮ層を備え、
前記ＧａＮ層は、前記ゲート電極の下側よりも前記ソース電極及び前記ドレイン電極の下側の方が、厚さが薄くなっていることを特徴とする、請求項１〜４のいずれか１項に記載の電界効果トランジスタの製造方法。
【請求項６】
前記基板が、抵抗率１×１０６Ω・ｃｍ以上のシリコンカーバイド基板であることを特徴とする、請求項１〜５のいずれか１項に記載の電界効果トランジスタの製造方法。
【請求項７】
前記基板が、抵抗率１×１０５Ω・ｃｍ以下の導電性基板であることを特徴とする、請求項１〜５のいずれか１項に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば窒化ガリウム系の電界効果トランジスタ（ＧａＮＦＥＴ）に用いて好適の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＡｌＧａＮ／ＧａＮヘテロ接合を利用し、ＧａＮ（窒化ガリウム）を電子走行層とするＧａＮＦＥＴ（窒化ガリウム電界効果トランジスタ）の開発が活発である。
ＧａＮは、ワイドバンドギャップ，高い破壊電界強度，大きい飽和電子速度を持つ材料であるため、高電圧動作が求められる高出力デバイスの材料として極めて有望である。
現在、例えば携帯電話基地局用パワーデバイスにおいては、４０Ｖ以上の高電圧動作が求められており、ＧａＮＦＥＴは有望視されている。
【０００３】
このような高出力デバイスとしてのＧａＮＦＥＴにおいては、電力効率を高めるために、ソース電極及びドレイン電極の接触抵抗率を小さくすることが求められている。
これまでのＧａＮＦＥＴは、例えば図５に示すように、基板１上に、ＧａＮ電子走行層２，ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３を順に形成し、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３上にゲート電極５，ソース電極６，ドレイン電極７を設けた構造になっている。なお、図５中、符号４はＳｉＮパッシベーション膜を示している。
【０００４】
そして、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３上に設けられるソース電極６及びドレイン電極７（即ち、オーミック電極）としては、Ｔｉ／Ａｌ電極やＴｉ／Ａｌ／Ｎｉ／Ａｕ電極が主に用いられている。
なお、先行技術調査を行なった結果、以下の特許文献１が得られた。
【特許文献１】特表２００５−５０９２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述のように、オーミック電極としてＴｉ／Ａｌ電極やＴｉ／Ａｌ／Ｎｉ／Ａｕ電極を用いるＧａＮＦＥＴでは、Ｔｉの仕事関数が４．３ｅＶであるため、ｎ型ＩＩＩ−Ｖ族窒化物化合物半導体との間にショットキー障壁が形成されてしまうという課題がある。
また、Ｔｉ／Ａｌ電極やＴｉ／Ａｌ／Ｎｉ／Ａｕ電極を用いる場合、オーミック特性を得るための熱処理時に、ＴｉとＡｌとの界面にこれらの化合物が生成されるが、この化合物の融点はあまり高くない。また、熱処理時に、金属の凝集が起こり、凹凸ができて、電極表面が粗くなってしまう［図６（Ａ）〜（Ｄ）参照］。さらに、高温動作時に、電極構成元素であるＡｌ原子が動いてしまう（エレクトロマイグレーション）。これらが、デバイスプロセス時、あるいは高温動作時にオーミック特性を不安定にする要因になっている。
【０００６】
そこで、本発明者らは、これらの課題を解決するために、オーミック電極として、Ｔａ／Ａｌ積層構造を有するものを用いることを提案している（例えば特願２００４−３５３４６０参照）。
具体的には、図７（Ａ），（Ｂ）に示すように、ＳｉＣ基板１１上に、ＧａＮ電子走行層２，ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３，ｎ型ＧａＮ層８を順に形成し、ｎ型ＧａＮ層８上にゲート電極５を設けるとともに、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３上に、タンタル（Ｔａ）層９，アルミニウム（Ａｌ）層１０を順に積層させた構造（Ｔａ／Ａｌ積層構造）を有するソース電極６及びドレイン電極７を設けることによって、ＧａＮＦＥＴを構成することを提案している。なお、図７（Ａ），（Ｂ）中、符号４はＳｉＮパッシベーション膜を示している。
【０００７】
これにより、電極表面が粗くなってしまうのを抑制できるようになった［図８（Ａ），（Ｂ）参照］。また、高温動作時のＡｌ原子の移動（エレクトロマイグレーション）を抑制することが可能となった。
このように、オーミック電極としてのソース電極６及びドレイン電極７にＴａ／Ａｌ積層構造を用いることで、高温環境下では十分な信頼性を実現できるようになった。
【０００８】
しかしながら、電極表面にアルミニウム（Ａｌ）が露出しているため、高湿度環境下において電極表面が腐食してしまうおそれがある。
一般に、アルミニウム（Ａｌ）は大気中の水分と反応することによって水酸化アルミニウムに変化する。この水酸化アルミニウムはアルミニウム（Ａｌ）と比べて体積が３倍ほど大きいため、ＳｉＮパッシベーション膜４のオーミック電極６，７表面を覆っている部分（図示せず）に損傷を与えかねない。
【０００９】
本発明は、このような課題に鑑み創案されたもので、高温環境下におけるオーミック電極の十分な信頼性を確保しながら、高湿度環境下におけるオーミック電極の信頼性を向上させることができるようにした、電界効果トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電界効果トランジスタの製造方法は、基板上に、少なくともＧａＮ電子走行層、ｎ型又はアンドープのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層、ＧａＮ層を形成し、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層上に、タンタル層、アルミニウム層、タンタル層を順に形成し、６００℃未満の温度で熱処理することで、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）電子供給層にオーミック接触するソース電極及びドレイン電極を形成し、ＧａＮ層上にゲート電極を形成することを特徴としている。
【発明の効果】
【００１２】
したがって、本発明の電界効果トランジスタの製造方法によれば、高温環境下におけるオーミック電極の十分な信頼性を確保しながら、高湿度環境下におけるオーミック電極の信頼性を向上させることができるという利点がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について図１〜図３を参照しながら説明する。
本実施形態にかかる半導体装置（化合物半導体装置）は、例えば窒化ガリウム系の電界効果トランジスタ（ＧａＮＦＥＴ；ここではＨＥＭＴ；High Electron Mobility Transistor；高電子移動度トランジスタ）であり、例えば図１（Ａ），（Ｂ）に示すように、ＳｉＣ（シリコンカーバイト）基板１１上に、インテンショナリーアンドープＧａＮ電子走行層（ｉ−ＧａＮ層）２，ｎ型ＡｌxＧａ1-xＮ（０≦ｘ≦１）層（ｎ−ＡｌＧａＮ層）からなる電子供給層３、ｎ型ＧａＮ層（ｎ−ＧａＮ層）８を順に積層させた構造になっている。なお、電子走行層２と電子供給層３との間にスペーサ層［例えばインテンショナリーアンドープＡｌxＧａ1-xＮ（０≦ｘ≦１）層（ｉ−ＡｌＧａＮ層）］を設けても良い。
【００１４】
また、ｎ型ＧａＮ層（ｎ−ＧａＮ層）８上には、ゲート電極５が設けられている。つまり、ゲート電極５はｎ−ＧａＮ層８にショットキー接触している。一方、ゲート電極５の両側のＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３（即ち、ｎ型ＧａＮ系半導体層；ｎ型ＩＩＩ−Ｖ族窒化物化合物半導体層）上には、ソース電極１２及びドレイン電極１３が設けられている。つまり、ソース電極１２及びドレイン電極１３は、いずれも、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３にオーミック接触している。なお、図１（Ａ）中、符号４はＳｉＮパッシベーション膜を示している。
【００１５】
本実施形態では、ソース電極１２及びドレイン電極１３は、いずれも、例えば図１（Ｂ）に示すように、タンタル（Ｔａ）層（第１層）９、アルミニウム（Ａｌ）層（第２層）１０、タンタル（Ｔａ）層（第３層）９を順に積層させたＴａ／Ａｌ／Ｔａ積層構造を有するものとして構成している。
本実施形態では、高電圧動作が求められる高出力デバイスとして構成すべく、ＳｉＣ基板１１として、抵抗率１×１０6Ω・ｃｍ以上のＳｉＣ基板（高抵抗基板，半絶縁性基板）を用いている。なお、基板は、これに限られるものではなく、例えば、抵抗率１×１０5Ω・ｃｍ以下の導電性基板（低抵抗基板；例えば金属基板）を用いても良い。
【００１６】
なお、オーミック電極としてのソース電極１２及びドレイン電極１３の構造は、これに限られるものではなく、タンタル（Ｔａ）層９、アルミニウム（Ａｌ）層１０を順に積層させたＴａ／Ａｌ積層構造の上に、タンタル（Ｔａ），パラジウム（Ｐｄ），ニッケル（Ｎｉ），モリブデン（Ｍｏ）のうちのいずれか１つの材料からなる金属層を積層させた構造を有するものとして構成すれば良い。
【００１７】
例えば図２に示すように、ソース電極１２及びドレイン電極１３を、いずれも、タンタル（Ｔａ）層９、アルミニウム（Ａｌ）層１０、パラジウム（Ｐｄ）層１４を順に積層させたＴａ／Ａｌ／Ｐｄ積層構造を有するものとして構成しても良い。また、図示しないが、ソース電極１２及びドレイン電極１３を、いずれも、タンタル（Ｔａ）層９、アルミニウム（Ａｌ）層１０、ニッケル（Ｎｉ）層を順に積層させたＴａ／Ａｌ／Ｎｉ積層構造を有するものとして構成しても良いし、ソース電極１２及びドレイン電極１３を、いずれも、タンタル（Ｔａ）層９、アルミニウム（Ａｌ）層１０、モリブデン（Ｍｏ）層を順に積層させたＴａ／Ａｌ／Ｍｏ積層構造を有するものとして構成しても良い。なお、図２は、ソース電極１２又はドレイン電極１３の部分を拡大して示している。
【００１８】
なお、上述のように、アルミニウム層１０上にタンタル，ニッケル，パラジウム，モリブデン（Ｍｏ）のうちのいずれか１つの材料からなる金属層を形成すると、熱処理時に、アルミニウム層１０と金属層とが反応して、アルミニウム層１０と金属層との界面に、金属層を形成している材料とアルミニウムとの化合物層が生成されることになる。この場合、本半導体装置は、アルミニウム層１０と金属層との間に、金属層を形成している材料とアルミニウムとの化合物層を備えることになる。
【００１９】
本実施形態において、オーミック電極としてのソース電極１２及びドレイン電極１３を、上述のように構成しているのは、以下の理由による。
まず、タンタル（Ｔａ）は、融点が約３０００℃と極めて高く、熱的安定性に優れており、仕事関数もチタン（Ｔｉ）よりも小さい。また、タンタル（Ｔａ）とアルミニウム（Ａｌ）とが反応した際に生成される化合物は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが反応した際に生成される化合物よりも、融点が高い。そこで、従来用いられていたチタン（Ｔｉ）に代えてタンタル（Ｔａ）を用いている。これにより、オーミック電極１２，１３の熱的安定性、機械的強度を大幅に向上させることができる。特に、高温環境下における長期信頼性に優れたオーミック電極１２，１３を実現できる。
【００２０】
なお、融点が高いものとしてはタングステンも考えられるが、タングステンは例えば電子ビーム蒸着法（ＥＢ−ＰＶＤ；Electron Beam-Physical Vapor Deposition）による連続蒸着によって形成しにくいため、プロセスにおけるハンドリングのしやすさを考慮して、タンタル（Ｔａ）を用いている。
また、Ｔａ／Ａｌ積層構造としているのは、アルミニウム層１０の下側に融点の高いタンタル層９を形成することで、高温動作時のＡｌ原子の移動（エレクトロマイグレーション）を抑制するためである。
【００２１】
なお、タンタル層９上にアルミニウム層１０を形成すると、熱処理時に、タンタル層９とアルミニウム層１０とが反応して、タンタル層９とアルミニウム層１０との界面にこれらの化合物層が生成されることになる。この場合、本半導体装置は、タンタル層９とアルミニウム層１０との間に、タンタルとアルミニウムとの化合物層を備えることになる。
一方、電極表面にアルミニウム（Ａｌ）が露出していると、高湿度環境下において電極表面が腐食してしまうおそれがある。そこで、Ｔａ／Ａｌ積層構造の上に、例えば、水分、アンモニア、塩酸などに対して強いという耐湿性をもつ金属材料として、タンタル（Ｔａ），パラジウム（Ｐｄ），ニッケル（Ｎｉ），モリブデン（Ｍｏ）のうちのいずれか１つの材料からなる金属層（キャップ層）を積層して、アルミニウム（Ａｌ）の表面を覆うことで、オーミック電極１２，１３の表面の腐食を抑制できるようにしている。
【００２２】
このように、Ｔａ／Ａｌ積層構造の上に、金属単体の融点が高く、アルミニウム（Ａｌ）と反応して化合物になっても融点が高く、さらに、耐湿性をもつ金属材料を用いて金属層を形成することで、プロセスのマージンが広がることになる。
特に、オーミック電極としてのソース電極１２及びドレイン電極１３をＴａ／Ａｌ／Ｔａ積層構造を有するものとして構成する場合、アルミニウム（Ａｌ）層１０の上下を熱膨張率の等しいタンタル（Ｔａ）層９で挟み込んだ構造になるため、オーミック特性を得るために例えば６００℃未満（好ましくは５３０℃〜５７０℃の範囲、特に好ましくは５５０℃）の温度で熱処理したときに、上下のタンタル（Ｔａ）層９で熱応力が相殺され、熱サイクルによってアルミニウム（Ａｌ）層１０にヒロックが発生するのを抑制することができるという効果もある。
【００２３】
これにより、図４（Ａ），（Ｂ）に示すように、電極表面が粗くなってしまうのを抑制することができ、フラットで良好な表面が得られるようになる（即ち、表面ヒロック抑制効果がある）。つまり、Ｔａ／Ａｌ／Ｔａ積層構造とすることで、図４（Ａ），（Ｂ）に示すように、本発明の創案過程において提案されたＴａ／Ａｌ積層構造における電極表面［図８（Ａ），（Ｂ）参照］よりも、電極表面が粗くなってしまうのを抑制でき、フラットで良好な表面が得られるようになることが分かる。
【００２４】
なお、融点が高いものとしてはタングステンも考えられるが、タングステンは例えば電子ビーム蒸着法（ＥＢ−ＰＶＤ；Electron Beam-Physical Vapor Deposition）による連続蒸着によって形成しにくいため、プロセスにおけるハンドリングのしやすさを考慮して、タンタル（Ｔａ），パラジウム（Ｐｄ），ニッケル（Ｎｉ），モリブデン（Ｍｏ）のいずれかを用いている。
【００２５】
次に、本実施形態にかかる半導体装置（例えばＧａＮＦＥＴ）の製造方法について、図３（Ａ）〜（Ｊ）を参照しながら説明する。
まず、図３（Ａ）に示すように、ＳｉＣ（シリコンカーバイト）基板１１上に、通常のＭＯＶＰＥ（Metal Organic Chemical Vapor Deposition；有機金属気相成長）法を用いて、インテンショナリーアンドープＧａＮ電子走行層（ｉ−ＧａＮ層）２（例えば厚さ３μｍ）、ｎ型Ａｌ0.25Ｇａ0.75Ｎ層（ｎ−ＡｌＧａＮ層；例えば厚さ２０ｎｍ；Ｓｉドーピング濃度２×１０18ｃｍ-3）からなる電子供給層３、ｎ−ＧａＮ層８［例えば厚さ１０ｎｍ以下（例えば５ｎｍ）；Ｓｉドーピング濃度２×１０18ｃｍ-3］を順次堆積させて積層構造を形成する。
【００２６】
なお、電子走行層２と電子供給層３との間に、スペーサ層［インテンショナリーアンドープＡｌ0.25Ｇａ0.75Ｎ層（ｉ−ＡｌＧａＮ層；例えば厚さ３ｎｍ）］を設けても良い。また、ｎ−ＧａＮ層８の構成はこれに限られるものではなく、１×１０17cm-3以上のｎ型不純物材料をドープしたものを用いれば良い。
次に、図３（Ａ）に示すように、例えば、レジスト１５を塗布し、イオン注入を行なうことで両側を不活性化して、素子間分離を行なう。なお、素子間分離は両側をエッチングで除去することによって行なっても良い。
【００２７】
次いで、図３（Ｂ）〜（Ｅ）に示すように、ｎ−ＡｌＧａＮ電子供給層３上に、蒸着リフトオフ法を用いて、オーミック電極としてのソース電極１２及びドレイン電極１３を形成する。
つまり、まず、図３（Ｂ）に示すように、全面にレジスト（ここでは２層）１５Ａ，１５Ｂを塗布した後、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部が形成されるようにパターニングを行なう。
【００２８】
次に、図３（Ｃ）に示すように、例えば、塩素系ガスや不活性ガス（例えばＣｌ2ガス）を用いたドライエッチング法によって、ソース電極１２及びドレイン電極１３を形成する部分のｎ−ＧａＮ層８を除去する。
次に、図３（Ｄ）に示すように、タンタル（Ｔａ）９（例えば厚さ１０ｎｍ），アルミニウム（Ａｌ）１０（例えば厚さ２８０ｎｍ），タンタル（Ｔａ）９（例えば厚さ１０ｎｍ）を順に蒸着させる。
【００２９】
そして、図３（Ｅ）に示すように、剥離液を用いてレジスト１５Ａ，１５Ｂを除去することで、Ｔａ／Ａｌ／Ｔａ積層構造を有するソース電極１２及びドレイン電極１３を形成する。
その後、オーミック特性が得られるように６００℃未満（好ましくは５３０℃〜５７０℃の範囲、特に好ましくは５５０℃）の温度でアニールして、ｎ−ＡｌＧａＮ層にオーミック接触するオーミック電極としてのソース電極１２及びドレイン電極１３を形成する。このような温度でアニールを行なうことで、金属の凝集が起こりにくくなり、電極表面が粗くならずに、良好なフラットな表面が得られるようになる［図４（Ａ），（Ｂ）参照］。
【００３０】
次に、図３（Ｆ）〜（Ｈ）に示すように、ｎ−ＧａＮ層８上に、蒸着リフトオフ法を用いて、ゲート電極を形成する。
つまり、まず、図３（Ｆ）に示すように、全面にレジスト（ここでは２層）１５Ｃ，１５Ｄを塗布した後、ｎ−ＧａＮ層８上のゲート電極形成予定領域に開口部（ｎ−ＧａＮ層８よりも幅が小さい；例えば１μｍ）が形成されるようにパターニングを行なう。
【００３１】
次に、図３（Ｇ）に示すように、ニッケル（Ｎｉ）１６，金（Ａｕ）１７を順に蒸着させる。そして、図３（Ｈ）に示すように、剥離液を用いてレジスト１５Ｃ，１５Ｄを除去することで、ニッケル（Ｎｉ）層１６，金（Ａｕ）層１７を積層させてなるＮｉ／Ａｕ積層構造を有するゲート電極５を形成する。
その後、図３（Ｉ）に示すように、全面に、例えばＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、例えば厚さ１０ｎｍのＳｉＮパッシベーション膜４を堆積させて形成する。
【００３２】
そして、図３（Ｊ）に示すように、ソース電極１２及びドレイン電極１３上のＳｉＮパッシベーション膜４を一部除去して、ソース電極１２及びドレイン電極１３に接続されるように配線を設ける。
このようにして、本実施形態にかかる半導体装置としてのＧａＮＦＥＴが完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高温環境下におけるオーミック電極の十分な信頼性を確保しながら、高湿度環境下におけるオーミック電極の信頼性を向上させることができるという利点がある。
【００３３】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
例えば、上述の実施形態では、オーミック電極としてのソース電極１２及びドレイン電極１３が接触する半導体層をｎ型半導体層としているが、これに限られるものではなく、例えばアンドープ半導体層（即ち、アンドープＧａＮ系半導体層；アンドープＩＩＩ−Ｖ族窒化物化合物半導体層）としても良い。
【００３４】
また、上述の実施形態では、ソース電極形成予定領域及びドレイン電極形成予定領域のｎ−ＧａＮ層８を除去し、ソース電極１２及びドレイン電極１３の下側にｎ−ＧａＮ層８を有しないものとして構成しているが、これに限られるものではない。
例えば、ソース電極形成予定領域及びドレイン電極形成予定領域のｎ−ＧａＮ層８が完全に除去されずに薄く残っていても良い。つまり、ソース電極１２及びドレイン電極１３の下側にｎ−ＧａＮ層８を有するものであっても良い。この場合、ｎ−ＧａＮ層８は、ゲート電極５の下側よりもソース電極１２及びドレイン電極１３の下側の方が、厚さが薄くなる。
【００３５】
また、例えば、ソース電極形成予定領域及びドレイン電極形成予定領域のｎ−ＧａＮ層８を除去するだけでなく、さらに、その下側のＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３も一部除去されていても良い。この場合、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３は、ゲート電極５の下側よりもソース電極１２及びドレイン電極１３の下側の方が、厚さが薄くなる。
【００３６】
また、上述の実施形態では、電界効果トランジスタを例に挙げて説明しているが、これに限られるものではなく、本発明は、例えばダイオードなどの他の半導体デバイス（特に、ＧａＮ系の半導体デバイスのｎ型又はアンドープの半導体層に電極を設けるもの）に広く適用することができる。
また、上述の実施形態では、所定の温度（６００℃未満の温度）でアニールを行なうようにしているが、これに限られるものではない。例えば、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３のオーミック電極１２，１３の下地層となる領域［ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層３のオーミック電極１２，１３の直下の領域］に例えばイオン注入などを行なって、これらの領域のｎ型不純物材料の濃度（ドーピング濃度；電子濃度）を高めるなど、他の処理を行なうことで、オーミック特性を得るためのアニールを行なわないようにしても良い。
【００３７】
なお、上述の実施形態では、ゲート電極５の下側にｎ−ＧａＮ層８を設けているが、これに限られるものではなく、ｎ−ＧａＮ層を有しない半導体装置にも本発明を適用することはできる。
（付記１）
基板と、
ｎ型半導体層又はアンドープ半導体層と、
オーミック電極とを備え、
前記オーミック電極が、
前記ｎ型半導体層又は前記アンドープ半導体層上に形成されたタンタル層と、
前記タンタル層上に形成されたアルミニウム層と、
前記アルミニウム層上に形成され、タンタル，ニッケル，パラジウム，モリブデンのうちのいずれか１つの材料からなる金属層とを備えることを特徴とする、半導体装置。
【００３８】
（付記２）
前記ｎ型半導体層又は前記アンドープ半導体層が、ＩＩＩ−Ｖ族窒化物化合物半導体層であることを特徴とする、付記１記載の半導体装置。
（付記３）
前記アルミニウム層と前記金属層との間に、タンタル，ニッケル，パラジウム，モリブデンのうちのいずれか１つの材料とアルミニウムとの化合物層を備えることを特徴とする、付記１又は２記載の半導体装置。
【００３９】
（付記４）
前記ｎ型半導体層又は前記アンドープ半導体層としてＡｌxＧａ1-xＮ（０≦ｘ≦１）層を備え、前記オーミック電極としてソース電極及びドレイン電極を備え、ゲート電極を有する電界効果トランジスタであることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
【００４０】
（付記５）
前記ＡｌxＧａ1-xＮ（０≦ｘ≦１）層が、ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層であり、
前記ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層の下側に形成されたＧａＮ電子走行層と、
前記ゲート電極と前記ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層との間に形成されたＧａＮ層とを備えることを特徴とする、付記４記載の半導体装置。
【００４１】
（付記６）
前記ＧａＮ層は、１×１０17cm-3以上のｎ型不純物材料がドープされていることを特徴とする、付記５記載の半導体装置。
（付記７）
前記ソース電極及び前記ドレイン電極の下側にＧａＮ層を備え、
前記ＧａＮ層は、前記ゲート電極の下側よりも前記ソース電極及び前記ドレイン電極の下側の方が、厚さが薄くなっていることを特徴とする、付記５又は６記載の半導体装置。
【００４２】
（付記８）
前記ＡｌxＧａ1-xＮ（０≦ｘ≦１）電子供給層は、前記ゲート電極の下側よりも前記ソース電極及び前記ドレイン電極の下側の方が、厚さが薄くなっていることを特徴とする、付記５〜７のいずれか１項に記載の半導体装置。
（付記９）
前記基板が、抵抗率１×１０6Ω・ｃｍ以上のシリコンカーバイド基板であることを特徴とする、付記１〜８のいずれか１項に記載の半導体装置。
【００４３】
（付記１０）
前記基板が、抵抗率１×１０5Ω・ｃｍ以下の導電性基板であることを特徴とする、付記１〜８のいずれか１項に記載の半導体装置。
（付記１１）
基板上に、少なくともｎ型半導体層又はアンドープ半導体層を形成し、
前記ｎ型半導体層又は前記アンドープ半導体層上に、タンタル層、アルミニウム層、タンタル，ニッケル，パラジウム，モリブデンのうちのいずれか１つの材料からなる金属層を順に形成し、６００℃未満の温度で熱処理することで、オーミック電極を形成することを特徴とする、半導体装置の製造方法。
【図面の簡単な説明】
【００４４】
【図１】（Ａ），（Ｂ）は、本発明の一実施形態にかかる半導体装置の構成を示す模式的断面図であって、（Ａ）はその全体構成を示しており、（Ｂ）はソース電極又はドレイン電極の部分を拡大して示している。
【図２】本発明の一実施形態の変形例にかかる半導体装置の構成を示す模式的断面図であって、ソース電極又はドレイン電極の部分を拡大して示している。
【図３】（Ａ）〜（Ｊ）は、本発明の一実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図４】（Ａ）は、本発明の一実施形態にかかる半導体装置における電極表面を部分的に拡大して示す図面代用写真であり、（Ｂ）は、（Ａ）の写真を模式的に示した図である。
【図５】従来の半導体装置の構成を示す模式的断面図である。
【図６】（Ａ），（Ｂ）は、従来の半導体装置における電極表面を示す図面代用写真であり［（Ｂ）は（Ａ）の一部を拡大して示したものである］、（Ｃ），（Ｄ）は、それぞれ、（Ａ），（Ｂ）の写真を模式的に示した図である。
【図７】（Ａ），（Ｂ）は、本発明の創案過程において提案された半導体装置の構成を示す模式的断面図であって、（Ａ）はその全体構成を示しており、（Ｂ）はソース電極又はドレイン電極の部分を拡大して示している。
【図８】（Ａ）は、本発明の創案過程において提案された半導体装置における電極表面を部分的に拡大して示す図面代用写真であり、（Ｂ）は、（Ａ）の写真を模式的に示した図である。
【符号の説明】
【００４５】
２  ｉ−ＧａＮ層
３  ＡｌＧａＮ層
４  パッシベーション膜
５  ゲート電極
８  ｎ−ＧａＮ層
９  タンタル層
１０  アルミニウム層
１１  基板（ＳｉＣ基板）
１２  ソース電極
１３  ドレイン電極
１４  パラジウム層
１５，１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ  レジスト
１６  ニッケル
１７  金
【図１】
0005231719.tif 000002
【図２】
0005231719.tif 000003
【図３】
0005231719.tif 000004
【図４】
0005231719.tif 000005
【図５】
0005231719.tif 000006
【図６】
0005231719.tif 000007
【図７】
0005231719.tif 000008
【図８】
0005231719.tif 000009