(57)【特許請求の範囲】
【請求項１】
光電変換により電荷を発生する光電変換部と、前記光電変換部で発生した電荷を保持する浮遊拡散部と、前記電荷を前記光電変換部から前記浮遊拡散部へ転送する転送ゲートとを有する撮像素子と、
前記撮像素子への入射光の露光および遮光を制御するメカニカルシャッタと、
前記転送ゲートの印加電位により前記光電変換部と前記浮遊拡散部との間の電位障壁の高さを制御する制御手段とを備え、
前記メカニカルシャッタにより前記光電変換部を露光する露光期間は前記光電変換部に電荷を蓄積する第１の蓄積期間及び前記第１の蓄積期間に続く前記露光期間終了直前の第２の蓄積期間を含み、前記制御手段は、前記第１の蓄積期間における前記電位障壁の高さよりも前記第２の蓄積期間における前記電位障壁の高さの方が高くなるように、前記転送ゲートの印加電位を制御することを特徴とする撮像装置。
【請求項２】
光電変換により電荷を発生する光電変換部と、前記光電変換部で発生した電荷を保持する浮遊拡散部と、前記電荷を前記光電変換部から前記浮遊拡散部へ転送する転送ゲートとを有する撮像素子と、前記撮像素子への入射光の露光および遮光を制御するメカニカルシャッタとを備え、前記転送ゲートの印加電位により前記光電変換部と前記浮遊拡散部との間の電位障壁の高さを制御する撮像装置の制御方法であって、
前記メカニカルシャッタにより前記光電変換部を露光する露光期間は前記光電変換部に電荷を蓄積する第１の蓄積期間及び前記第１の蓄積期間に続く前記露光期間終了直前の第２の蓄積期間を含み、前記第１の蓄積期間における前記電位障壁の高さよりも前記第２の蓄積期間における前記電位障壁の高さの方が高くなるように、前記転送ゲートの印加電位を制御することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
デジタルカメラなどの撮像装置では、ＣＭＯＳイメージセンサなどの撮像素子の撮像面（画素配列）に形成された被写体の像が画素配列において画像信号（アナログ信号）に変換される。
【０００３】
このような画素配列では、複数の画素が行方向及び列方向に配列されている。各画素の回路構成は、一般的に、図７に示すようになる。
【０００４】
図７に示す画素Ｐ２００は、フォトダイオード２０１、転送トランジスタ２０２、フォトダイオード２０１において得られた電荷を保持する浮遊拡散部であるフローティングディフュージョン（以下、ＦＤとする）２０９を備える。また、増幅トランジスタ２１０、リセットトランジスタ２０３、及び選択トランジスタ２０６も備える。
【０００５】
フォトダイオード２０１は、光に応じた信号（電荷）を蓄積する蓄積動作を行う。転送トランジスタ２０２は、オンした際に、フォトダイオード２０１の蓄積動作を終了させるとともに、フォトダイオード２０１が蓄積した信号をＦＤ２０９へ転送する。ＦＤ２０９は、転送された信号を保持するとともに増幅トランジスタ２１０のゲートへ入力する。増幅トランジスタ２１０は、入力された信号、すなわち、フォトダイオード２０１が蓄積した信号を増幅する。増幅トランジスタ２１０は、増幅した信号を、選択トランジスタ２０６がオンされている際に、垂直出力線ＶＬへ出力する。
【０００６】
リセットトランジスタ２０３は、転送トランジスタ２０２がオンされている際に、フォトダイオード２０１及びＦＤ２０９をリセットする。これにより、フォトダイオード２０１はリセット動作を行う。転送トランジスタ２０２は、オフした際に、フォトダイオード２０１のリセット動作を完了させるとともにフォトダイオード２０１の蓄積動作を開始させる。ここで、転送トランジスタ２０２のゲートにグランドレベルの信号が供給されて、転送トランジスタ２０２がオフされることが一般的である。
【特許文献１】特開平１１−１９６３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、フォトダイオードの特性として、光が入射している状態と遮光している状態では、飽和電荷量が異なる。具体的には、光が入射している状態に比べ、遮光している状態では、飽和電荷量が小さくなるという特性がある。しかしながら、従来のＣＭＯＳイメージセンサなどの撮像素子の駆動方法では、このようなフォトダイオードの特性を考慮せずに遮光状態（つまり、シャッターが閉じた状態）での飽和電荷をそのまま読み出していた。このため、光が入射している状態で蓄えられた飽和電荷に対し、その一倍を損ねてしまうことがあった。
【０００８】
本発明の目的は、露光状態と遮光状態とで光電変換部の飽和特性が異なる場合でも、画質劣化を抑制することにある。
【課題を解決するための手段】
【００１０】
このような課題を解決するために、本発明の技術的特徴として、撮像装置が、光電変換により電荷を発生する光電変換部と、前記光電変換部で発生した電荷を保持する浮遊拡散部と、前記電荷を前記光電変換部から前記浮遊拡散部へ転送する転送ゲートとを有する撮像素子と、前記撮像素子への入射光の露光および遮光を制御するメカニカルシャッタと、前記転送ゲートの印加電位により前記光電変換部と前記浮遊拡散部との間の電位障壁の高さを制御する制御手段とを備え、前記メカニカルシャッタにより前記光電変換部を露光する露光期間は前記光電変換部に電荷を蓄積する第１の蓄積期間及び前記第１の蓄積期間に続く前記露光期間終了直前の第２の蓄積期間を含み、前記制御手段は、前記第１の蓄積期間における前記電位障壁の高さよりも前記第２の蓄積期間における前記電位障壁の高さの方が高くなるように、前記転送ゲートの印加電位を制御することを特徴とする。
【００１２】
また、他の技術的特徴として、光電変換により電荷を発生する光電変換部と、前記光電変換部で発生した電荷を保持する浮遊拡散部と、前記電荷を前記光電変換部から前記浮遊拡散部へ転送する転送ゲートとを有する撮像素子と、前記撮像素子への入射光の露光および遮光を制御するメカニカルシャッタとを備え、前記転送ゲートの印加電位により前記光電変換部と前記浮遊拡散部との間の電位障壁の高さを制御する撮像装置の制御方法であって、前記メカニカルシャッタにより前記光電変換部を露光する露光期間は前記光電変換部に電荷を蓄積する第１の蓄積期間及び前記第１の蓄積期間に続く前記露光期間終了直前の第２の蓄積期間を含み、前記第１の蓄積期間における前記電位障壁の高さよりも前記第２の蓄積期間における前記電位障壁の高さの方が高くなるように、前記転送ゲートの印加電位を制御することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、露光状態と遮光状態とで光電変換部の飽和特性が異なる場合でも、画質劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態に係る撮像装置１を、図１を用いて説明する。
【００１５】
撮像装置１は、例えば、デジタルカメラ、デジタルビデオカメラである。撮像装置１は、次の構成要素を備える。
【００１６】
１７は、レンズおよび絞りからなる光学系である。２は、先幕および後幕の走行タイミングの差により撮像素子への露光時間の制御を行うフォーカルプレーン式のメカニカルシャッタである。メカニカルシャッタ２は、後述の撮像素子３の露光の終了を制御するように配置されている。メカニカルシャッタは後述の撮像素子への光の入射を遮断したり、開放したりして露光時間の制御を行うことができる。
【００１７】
３は、撮像素子である。撮像素子３は、例えば、ＣＭＯＳイメージセンサである。撮像素子３の詳細な構成に関しては後述する。
【００１８】
４は、アナログ信号処理を行うＣＤＳ回路である。５は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。６は、撮像素子３、ＣＤＳ回路４及びＡ／Ｄ変換器５を動作させる信号を発生するタイミング信号発生回路である。
【００１９】
７は、光学系１７、メカニカルシャッタ２及び撮像素子３の駆動回路である。８は、撮影した画像データに必要な信号処理を行う信号処理回路である。９は、信号処理された画像データを記憶する画像メモリである。１０は、撮像装置１から取り外し可能な画像記録媒体である。１１は、信号処理された画像データを記録媒体１０に記録する記録回路である。１２は、信号処理された画像データを表示する画像表示装置である。１３は、画像表示装置１２に画像を表示する表示回路である。１４は、撮像装置１の各部を制御するシステム制御部である。１５は、所定の制御処理をシステム制御部１４に実行させるためのプログラムや、そのプログラムを実行する際に使用されるパラメータやテーブル等の制御データを記憶するための不揮発性メモリ（例えば、ＲＯＭ）である。
【００２０】
１６は、不揮発性メモリ１５に記憶されたプログラム、制御データ及び補正データが転送されて一時的に記憶され、システム制御部１４が撮像装置１を制御する際に使用される揮発性メモリ（例えば、ＲＡＭ）となっている。
【００２１】
次に、撮像装置１の動作を説明する。以下では、メカニカルシャッタ２を使用した撮影処理を中心に説明する。
【００２２】
システム制御部１４は、撮影処理に先立ち、撮像装置１の電源投入時等において、必要なプログラム、制御データ等を不揮発性メモリ１５から揮発性メモリ１６へ転送して記憶しておくものとする。これらのプログラムや制御データは、システム制御部１４が撮像システム１の各部を制御する際に使用される。システム制御部１４は、必要に応じて、追加のプログラムやデータを不揮発性メモリ１５から揮発性メモリ１６に転送したり、直接的に不揮発性メモリ１５内のデータを読み出して使用したりする。
【００２３】
次に、システム制御部１４は、撮影処理を行う。具体的には、システム制御部１４は、以下のような動作が各部により実行されるように、撮影処理を行う。
【００２４】
まず、光学系１７は、システム制御部１４からの制御信号により、絞りとレンズとを駆動して、適切な明るさに設定された被写体の像を撮像素子３の撮像面（画素配列）に形成する。
【００２５】
メカニカルシャッタ２は、システム制御部１４からの制御信号により、適正な露出値となるように撮像素子３の露光量を制御する。メカニカルシャッタ２は、撮像素子３の画素配列の各画素が信号を蓄積し始める（蓄積期間が開始される）前に、先膜を開いて撮像素子３を露光する。
【００２６】
タイミング信号発生回路６は、システム制御部１４により制御されて、動作パルスを発生させて駆動回路７へ供給する。駆動回路７は、動作パルスをもとに駆動パルスを発生させて撮像素子３へ供給する。撮像素子３は、駆動パルスに基づいて駆動信号を発生させて、その駆動信号により画素配列の各画素を駆動する。これにより、撮像素子３は、画素配列の各画素に信号の蓄積動作を開始させる。すなわち、撮像素子３では、画素配列の各画素の蓄積期間が開始する。
【００２７】
メカニカルシャッタ２は、撮像素子３の画素配列の各画素が信号を蓄積し終わる（蓄積期間が終了する）タイミングで、後幕を閉じて撮像素子３を遮光する。すなわち、メカニカルシャッタ２は、画素配列の各行の画素を遮光することにより、各行の画素の蓄積期間を終了させる。
【００２８】
その後（蓄積の終了後）、撮像素子３は、各画素により蓄積された信号（画像信号）を画素配列から読み出して後段のＣＤＳ回路４へ出力する。なお、撮像素子３の駆動方法については詳細に後述する。
【００２９】
タイミング信号発生回路６は、システム制御部１４により制御されて、動作パルスを発生させてＣＤＳ回路４へ供給する。ＣＤＳ回路４は、動作パルスに基づいて、アナログの画像信号からクロック同期性ノイズを除去するＣＤＳ処理を行い、処理後の画像信号をＡ／Ｄ変換器５へ出力する。Ａ／Ｄ変換器５は、画像信号（アナログ信号）を画像データ（デジタル信号）に変換して信号処理回路８へ出力する。信号処理回路８は、画像データを画像メモリ９に一時的に記憶させ、システム制御部１４により制御されて、画像データの信号処理を行う。この信号処理は、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を含む。
【００３０】
画像メモリ９は、信号処理中の画像データを一時的に記憶したり、信号処理された画像データである画像データを記憶したりするために用いられる。
【００３１】
記録回路１１は、信号処理回路８で信号処理された画像データや画像メモリ９に記憶されている画像データを、記録媒体１０に適したデータ（例えば階層構造を持つファイルシステムデータ）に変換して記録媒体１０に記録する。
【００３２】
表示回路１３は、信号処理回路８で解像度変換処理を施された画像データを、画像表示装置１２に適した信号（例えばＮＴＳＣ方式のアナログ信号等）に変換して画像表示装置１２に表示する。
【００３３】
信号処理回路８は、システム制御部１４から要求があった場合に、信号処理の過程で生じた画像データや画像データの情報、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報をシステム制御部１４へ出力する。あるいは、信号処理回路８は、システム制御部１４から要求があった場合に、それらから所定の情報を抽出し、抽出された情報をシステム制御部１４へ出力する。
【００３４】
記録回路１１は、システム制御部１４から要求があった場合に、記録媒体１０の種類や空き容量等の情報をシステム制御部１４に出力する。
【００３５】
さらに、システム制御部１４は、再生処理を行う。具体的には、システム制御部１４は、記録媒体１０に画像データが記録されている場合に、以下のような動作が各部により実行されるように、再生処理を行う。
【００３６】
記録回路１１は、システム制御部１４からの制御信号により、記録媒体１０から画像データを読み出して信号処理回路８へ供給する。信号処理回路８は、システム制御部１４からの制御信号により、読み出された画像データが圧縮画像であった場合に、その画像データの画像伸長処理を行い、処理後の画像データを画像メモリ９に一時的に記憶する。信号処理回路８は、一時的に記憶された画像データを画像メモリ９から読み出して解像度変換処理を施し、処理後の画像データを表示回路１３へ供給する。表示回路１３は、画像データを表示用の信号に変換して、その表示用の信号に応じた画像を画像表示装置１２に表示する。
【００３７】
次に、撮像素子３の詳細構成を、図２を用いて説明する。図２は、本発明の実施形態における撮像素子３の構成図である。
【００３８】
撮像素子３は、画素配列ＰＡ、垂直走査回路（駆動部）１１４、転送部１１３、信号蓄積部１１５、及び水平走査回路１１６を備える。
【００３９】
画素配列ＰＡでは、画素Ｐが行方向及び列方向に複数配列されている。図２では、ｉ行目の画素Ｐが例示的に示されている。
【００４０】
画素Ｐは、フォトダイオード（光電変換部）１０１、転送トランジスタ１０２、フォトダイオード１０１において得られた電荷を保持する浮遊拡散部であるフローティングディフュージョン（以下、ＦＤとする）１０９を備える。また、画素Ｐは、増幅トランジスタ（増幅部）１１０、リセットトランジスタ１０３、及び選択トランジスタ１０６も備える。
【００４１】
フォトダイオード１０１は、光に応じた信号（電荷）を蓄積する蓄積動作を行う。転送トランジスタ１０２は、オンした際に、フォトダイオード１０１の蓄積動作を終了させるとともに、フォトダイオード１０１が蓄積した信号（画像信号）をＦＤ１０９へ転送する。ＦＤ１０９は、転送された信号を保持するとともに増幅トランジスタ１１０のゲートへ入力する。ＦＤ１０９は、増幅トランジスタ１１０の入力部として機能する。増幅トランジスタ１１０は、入力された信号、すなわち、フォトダイオード１０１が蓄積した信号を増幅する。増幅トランジスタ１１０は、選択トランジスタ１０６がオンされている際に負荷電流源１０７とともにソースフォロワ動作を行うことにより、増幅した信号を垂直出力線ＶＬへ出力する。なお、増幅トランジスタ１１０のドレインには、電源１０５が接続されている。
【００４２】
リセットトランジスタ１０３は、転送トランジスタ１０２がオンされている際に、フォトダイオード１０１及びＦＤ１０９をリセットする。これにより、フォトダイオード１０１はリセット動作を行う。転送トランジスタ１０２は、オフした際に、フォトダイオード１０１のリセット動作を完了させるとともにフォトダイオード１０１の蓄積動作を開始させる。
【００４３】
垂直走査回路１１４は、駆動回路７から駆動パルスを受ける。垂直走査回路１１４は、駆動パルスに基づいて、転送信号φＴＸ、リセット信号φＲＥＳ、選択信号φＳＥＬなどの駆動信号を画素配列ＰＡの各画素へ供給することにより、画素配列ＰＡの各画素を駆動する。具体的には、垂直走査回路１１４は、転送信号φＴＸ、リセット信号φＲＥＳ、選択信号φＳＥＬを、それぞれ、各画素の転送トランジスタ１０２のゲート、リセットトランジスタ１０３のゲート、選択トランジスタ１０６のゲートへ供給する。転送トランジスタ１０２、リセットトランジスタ１０３、選択トランジスタ１０６は、それぞれ、アクティブな信号がゲートに供給されることによりオンし、ノンアクティブな信号がゲートに供給されることによりオフする。
【００４４】
例えば、垂直走査回路１１４は、画素配列ＰＡの各行の画素に順次にアクティブなφＲＥＳを供給することにより、画素配列ＰＡの画素のリセット動作を行単位で順次に行わせる。すなわち、垂直走査回路１１４は、画素配列ＰＡを走査して各行の画素にリセット動作を順次に行わせる。ここで、走査する方向は、メカニカルシャッタ２の先幕及び後幕が画素配列ＰＡを走査する方向と同じである。垂直走査回路１１４は、フォトダイオード１０１の蓄積期間が開始するタイミングで転送トランジスタ１０２をオフし、蓄積期間が経過した後に転送トランジスタ１０２をオンするように、画素配列ＰＡにおける複数の画素を駆動する。ここで、画素配列ＰＡの各画素のフォトダイオード１０１の蓄積期間は、第１の期間ＴＰ１（図５参照）と第２の期間とを含む。第２の期間は、第１の期間に引き続いて始まり、フォトダイオード１０１の蓄積期間が終了するタイミングで終わる。すなわち、第２の期間は、フォトダイオード１０１の蓄積期間に含まれる期間であって蓄積期間が終了する直前の期間である。
【００４５】
転送部１１３は、各列の垂直出力線ＶＬを介して、各列の画素に接続されている。転送部１１３は、Ｓ信号用の転送ゲート１１３ａとＮ信号用の転送ゲート１１３ｂとを含む。転送ゲート１１３ａ、１１５ｂは、転送制御信号φＴＳ，φＴＮに応じて、垂直出力線ＶＬに出力された信号（Ｓ信号、Ｎ信号）を信号蓄積部１１５に蓄積（記憶）させる。ここで、Ｎ信号は、転送トランジスタ１０２がオフし、かつ、リセットトランジスタ１０３がオンした状態で、増幅トランジスタ１１０から出力された信号であり、ＦＤ１０９のリセットノイズのレベルを示すノイズ信号である。Ｓ信号は、フォトダイオード１０１が蓄積した信号、すなわち、画像信号が、ノイズ信号に重畳された信号である。
【００４６】
なお、フォトダイオード１０１を光学的に遮光した画素からのＮ信号は、フォトダイオード１０１の表面欠陥等から生じる暗電流成分のみとなる。
【００４７】
信号蓄積部１１５は、Ｓ信号とＮ信号との差分をクランプ回路により演算して画像信号を求めた後、その画像信号を列アンプにより増幅する。第１の信号と第２の信号とが水平走査回路１１６により信号蓄積部１１５から各列について順次に出力アンプ部へ読み出される。第１の信号は、列アンプのオフセットを示す信号である。第２の信号は、画像信号に列アンプのオフセットが重畳された信号である。
【００４８】
ここで、信号蓄積部１１５は、画素配列において選択された行の全列の画素のＮ信号とＳ信号との差分（画像信号）を演算する。これにより、増幅トランジスタ１１０のスレシホールド電圧バラツキによる固定パターンノイズ（ＦＰＮ）やリセットトランジスタ１０３がリセット時に発生するＫＴＣノイズをキャンセルできる。このため、Ｓ／Ｎ比の高い信号（固定パターンノイズが除去された信号）が得られる。
【００４９】
出力アンプ部は、ＣＳＤ回路４へ第１の信号と第２の信号とを出力する。これにより、ＣＳＤ回路４は、第１の信号と第２の信号との差分を演算することにより、画像信号を求める。
【００５０】
次に、本発明の実施形態に係る撮像装置１の撮像素子３において解決すべき課題を、図３を用いて説明する。図３は、本発明の課題を説明するための図である。なお、図３では、画素配列のｉ行目の画素に関する駆動信号を「（ｉ）」で示している。
【００５１】
タイミングＴ０において、メカニカルシャッタ２の先幕が開いて、撮像素子３が露光される。それとともに、ΦＲＥＳ（ｉ）がアクティブとなる。これにより、リセットトランジスタ１０３は、オンして、ＦＤ１０９をリセットする。この時、ΦＴＸ（ｉ）に印加されている電圧は通常の初期状態である電圧Ｖ０、例えば０ｖが加えられている。これにより、フォトダイオード１０１とＦＤ１０９との間の電位障壁（電位差）の高さは通常の初期状態の値ＰＢ０（図４参照）になっている。図４（ａ）は、このときのポテンシャル図である。
【００５２】
タイミングＴ１において、ΦＲＥＳ（ｉ）がアクティブであり、ΦＴＸ（ｉ）がアクティブになる。これにより、ｉ行目の画素において、転送トランジスタ１０２がオンすることにより、フォトダイオード１０１およびＦＤ１０９はリセットされ、不要電荷がリセット電源１０４（図２参照）へ排出される。すなわち、ｉ行目の画素のリセット動作が開始される。
【００５３】
なお、このとき、転送トランジスタ１０２のゲートには、オンするための充分な電圧として例えば５Ｖが加えられ、図４（ｂ）に示すように、フォトダイオード１０１とＦＤ１０９との間の電位障壁が取り除かれた状態となってリセットされる。
【００５４】
タイミングＴ２において、ΦＴＸ（ｉ）がノンアクティブ（グランドレベルの電位Ｖ０）になる。これにより、ｉ行目の画素において、転送トランジスタ１０２がオフすることにより、フォトダイオード１０１のリセット動作（画素のリセット動作）が完了するとともに、フォトダイオード１０１の蓄積動作が開始する。すなわち、ｉ行目の画素のフォトダイオード１０１の蓄積期間ＡＰがタイミングＴ２から開始する。このとき、対象画像の光量を導光するメカニカルシャッタ２（図１参照）の先幕が開いており、撮像素子３が露光されている。
【００５５】
なお、図４（ｃ）は、フォトダイオード１０１が飽和まで電荷が蓄積された場合のポテンシャル図を示しており、図中の斜線部分は蓄積された電荷を表すものである。
【００５６】
タイミングＴ３において、メカニカルシャッタ２の後幕が閉じて、メカニカルシャッタ２によりｉ行目の画素が遮光される。これにより、ｉ行目の画素において、フォトダイオード１０１の蓄積動作が終了する。すなわち、ｉ行目の画素のフォトダイオード１０１の蓄積期間ＡＰがタイミングＴ３で終了する。
【００５７】
タイミングＴ３経過後、画素配列の各行が順次に選択されて、各行の画素により蓄積された信号が読み出される。
【００５８】
タイミングＴ４において、ΦＳＥＬ（ｉ）がアクティブになる。これにより、ｉ行目の画素において、選択トランジスタ１０６がオンして、選択された状態になる。すなわち、ｉ行目の画素において、増幅トランジスタ１１０が負荷電流源１０７とともにソースフォロワ動作を行うことができる状態になり、垂直出力線ＶＬにＮ信号が出力される。
【００５９】
タイミングＴ５〜Ｔ６の期間では、ΦＴＮがアクティブになっている。これにより、転送ゲート１１３ｂは、オンし、Ｎ信号を信号蓄積部１１５に保持させる。この動作は、ｉ行の全列の画素の間で並行して実行される。
【００６０】
タイミングＴ６〜Ｔ７の期間では、ΦＴＮがノンアクティブになっているとともに、ΦＴＸ（ｉ）がアクティブになっている。これにより、ｉ行目の画素において、転送トランジスタ１０２がオンすることにより、フォトダイオード１０１に蓄積されていた信号（電荷）がＦＤ１０９に転送される。このとき、ＦＤ１０９の電位が転送されてきた信号（電荷）に見合う分だけリセットレベルから変動するので、信号レベルに応じたＦＤ１０９の電位が確定する。増幅トランジスタ１１０が負荷電流源１０７とともにソースフォロワ動作を行うことにより、垂直出力線ＶＬにＳ信号が出力される。
【００６１】
なお、このときのポテンシャル図は、図４（ｄ）に示すように、電荷がＦＤ１０９に転送された状態になる。
【００６２】
タイミングＴ７〜Ｔ８の期間では、ΦＴＸ（ｉ）がノンアクティブになっているとともに、ΦＴＳがアクティブになっている。これにより、転送ゲート１１３ａは、オンし、Ｓ信号を信号蓄積部１１５に保持させる。この動作は、ｉ行の全列の画素の間で並行して実行される。
【００６３】
なお、このときのポテンシャル図は、図４（ｅ）に示すようになる。
【００６４】
以上ような動作がｉ＝１〜（画素配列の有効画素領域の行数）について行われれば、画素配列の全画素分の信号が読み出される。
【００６５】
ここで、ｉ行目の画素では、フォトダイオード１０１の蓄積期間ＡＰにおいて、転送トランジスタ１０２のゲートに、グランドレベルの電位Ｖ０を有するφＴＸ（ｉ）が供給されている。この場合、フォトダイオード１０１とＦＤ１０９との間における信号（電荷）に対する電位障壁は、図４（ｃ）に示すように、ＰＢ０になる。これにより、フォトダイオード１０１は、信号量ＥＶ１に加えて信号量ＥＶ２を光電変換し得たとしても、電位障壁ＰＢ０を超える分の信号量ＥＶ２を保持できない。この信号量ＥＶ２は、フォトダイオード１０１からＦＤ１０９へあふれ出した後、リセットトランジスタ１０３によりリセット電源１０４へ排出される。すなわち、フォトダイオード１０１の飽和信号量は信号量ＥＶ１になる。
【００６６】
ところで、近年、撮像素子３には、多画素化が要求されているので、画素配列ＰＡの各画素の構成要素を微細化することにより各画素のサイズを小さくすることが求められている。各画素のサイズを小さくする際に、フォトダイオード１０１のサイズを小さくすることがあるので、フォトダイオード１０１が蓄積可能な信号量を示す飽和信号量（ダイナミックレンジ）ＥＶ１が低下する可能性がある。
【００６７】
次に、本発明の実施形態における撮像素子３の動作について、図５を用いて説明する。以下では、図３及び図４に示される撮像素子３の動作と異なる部分を中心に説明し、同様の部分の説明を省略する。図５は、本発明の実施形態における撮像素子３の動作を示すタイミングチャートである。
【００６８】
タイミングＴ１０２において、ΦＴＸ（ｉ）がノンアクティブ（第１の電位Ｖ１）になる。第１の電位は、グランドレベルの電位Ｖ０より転送トランジスタ１０２の閾値電位Ｖｔｈとの差が大きな電位である。第１の電位は、例えば、−１．３ｖである。これにより、転送トランジスタ１０２のゲートが第１の電位Ｖ１に設定されることにより転送トランジスタ１０２がオフ状態になる。その他の点は、タイミングＴ２（図３参照）における動作と同様である。
【００６９】
なお、フォトダイオード１０１とＦＤ１０９との間における信号（電荷）に対する電位障壁は、図６（ｃ）に示すように、ＰＢ１になる。電位障壁ＰＢ１は、電位障壁ＰＢ０（図４参照）よりも高い。この場合、フォトダイオード１０１の飽和信号量は、図４に示す飽和信号量ＥＶ１に比べて大きな信号量ＥＶ３になる。
【００７０】
タイミングＴ１０２ａにおいて、ΦＴＸ（ｉ）がノンアクティブ（第２の電位Ｖ２）になる。第２の電位は、第１の電位Ｖ１より転送トランジスタ１０２の閾値電位Ｖｔｈとの差が大きな電位である。第２の電位は、例えば、−１．５ｖである。
【００７１】
なお、フォトダイオード１０１とＦＤ１０９との間における信号（電荷）に対する電位障壁は、図６（ｄ）に示すように、ＰＢ２になる。電位障壁ＰＢ２は、電位障壁ＰＢ０（図６（ａ）参照）より高く、かつ、電位障壁ＰＢ１（図６（ｃ）参照）より高い。この場合、フォトダイオード１０１の飽和信号量は、図４に示す飽和信号量ＥＶ１に比べて大きな信号量ＥＶ４になる。また、フォトダイオード１０１の飽和信号量は、図６（ｄ）に示す飽和信号量ＥＶ３に比べて大きな信号量ＥＶ４になる。
【００７２】
タイミングＴ１０３〜Ｔ１０６の期間では、ΦＴＸ（ｉ）のレベルが第２の電位Ｖ２に維持される。その他の点は、タイミングＴ３〜Ｔ６の期間（図３参照）における動作と同様である。
【００７３】
以上のように、本実施形態によれば、垂直走査回路１１４は、第１の期間ＴＰ１において、転送トランジスタ１０２のゲートを第１の電位Ｖ１に設定することにより転送トランジスタ１０２をオフ状態にするように、画素配列ＰＡの各画素を駆動する。また、垂直走査回路１１４は、第２の期間ＴＰ２において、転送トランジスタ１０２のゲートを第１の電位より閾値電位Ｖｔｈとの差が大きな第２の電位Ｖ２に設定することにより転送トランジスタ１０２をオフ状態にするように、画素配列ＰＡの各画素を駆動する。第２の期間ＴＰ２は、フォトダイオード１０１の蓄積期間ＡＰに含まれる期間であって蓄積期間ＡＰが終了する直前の期間である。これにより、フォトダイオード１０１のサイズを小さくした場合でも、それに伴い小さくなった値からフォトダイオード１０１の飽和信号量を増加させることができる。この結果、フォトダイオード１０１のサイズを小さくした場合でも、フォトダイオード１０１の飽和信号量の低下を抑制することができる。
【００７４】
ここで、仮に、垂直走査回路１１４が、蓄積期間ＡＰの全体において、転送トランジスタ１０２のゲートを第２の電位Ｖ２に設定することにより転送トランジスタ１０２をオフ状態にするように、画素配列ＰＡの各画素を駆動したと仮定する。この場合、撮像素子３における回路（特に、垂直走査回路１１４）に悪影響が出やすいので、このような駆動を行うことは好ましくない。
【００７５】
なお、垂直走査回路１１４は、第１の期間ＴＰ１において、転送トランジスタ１０２のゲートをグランドレベルの電位Ｖ０に設定することにより転送トランジスタ１０２をオフ状態にするように、画素配列ＰＡの各画素を駆動してもよい。
【００７６】
あるいは、垂直走査回路１１４は、タイミングＴ０〜Ｔ１，Ｔ７〜Ｔ８の期間において、φＴＸ（ｉ）のレベルを第１の電位Ｖ１にしてもよい。
【００７７】
また、垂直走査回路１１４は、蓄積期間ＡＰが終了するタイミングで転送トランジスタ１０２をオンするように、画素配列ＰＡにおける複数の画素を駆動してもよい。すなわち、フォトダイオード１０１の蓄積期間ＡＰは、メカニカルシャッタ２により遮光される前に転送トランジスタ１０２がオンすることにより終了させてもよい。
【図面の簡単な説明】
【００７８】
【図１】実施形態に係る撮像装置１の構成図。
【図２】実施形態における撮像素子３の構成図。
【図３】課題を説明するための図（タイミングチャート）。
【図４】課題を説明するための図（ポテンシャル図）。
【図５】実施形態における撮像素子３の動作を示すタイミングチャート。
【図６】撮像素子３の動作を示すポテンシャル図。
【図７】背景技術を説明するための図。
【符号の説明】
【００７９】
１  撮像装置
３  撮像素子
【図１】
0005268387.tif 000002
【図２】
0005268387.tif 000003
【図３】
0005268387.tif 000004
【図４】
0005268387.tif 000005
【図５】
0005268387.tif 000006
【図６】
0005268387.tif 000007
【図７】
0005268387.tif 000008