(57)【特許請求の範囲】
【請求項１】
ソース電極と、
前記ソース電極と分離して設置されるドレイン電極と、
前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、
絶縁層と、
前記絶縁層により、前記半導体層と、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、
を含む薄膜トランジスタにおいて、
前記半導体層が、少なくとも二枚の積層されたカーボンナノチューブフィルムを含み、隣接カーボンナノチューブフィルムにおけるカーボンナノチューブの成す角度が０°〜９０°であり、前記カーボンナノチューブフィルムが、長さが同じで、分子間力で接続され、互いに平行する複数のカーボンナノチューブを含み、該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じで、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長され、
前記複数のカーボンナノチューブが、前記半導体層の表面に平行に配列されており、
前記複数のカーボンナノチューブが、半導体性を有するカーボンナノチューブを含み、
前記複数のカーボンナノチューブが、単層カーボンナノチューブ又は二層カーボンナノチューブであり、
一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極及び前記ドレイン電極に連接され、それぞれ、該ソース電極及び該ドレイン電極に電気的に接続されることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特にカーボンナノチューブを含む薄膜トランジス
タに関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、分離して設置され、前記半導体層と電気的に接続される。前記ゲート電極は、前記絶縁層に設置され、該絶縁層により前記半導体層、前記ソース電極及び前記ドレイン電極と分離して絶縁する。前記半導体層の、前記ソース電極とドレイン電極との間に位置される領域には、チャンネル領域が形成される。
【０００３】
前記薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と分離して設置された前記半導体層におけるチャンネル領域で、キャリヤーが蓄積することができる。該キャリヤーが所定の程度に蓄積する場合、前記半導体層に電気的に接続される前記ソース電極及び前記ドレイン電極が電気的に接続されるので、前記ソース電極から前記ドレイン電極に流れる電流がある。
【０００４】
従来技術として、薄膜トランジスタの半導体層の材料は、アモルファスシリコン、多結晶シリコン又は有機半導体重合体である（非特許文献１を参照）。アモルファスシリコンを半導体層とする薄膜トランジスタにおいて、該半導体層で多くのダングリングボンド（Ｄａｎｇｌｉｎｇ  Ｂｏｎｄ）を含むので、キャリヤーの移動度は、小さくなる。該キャリヤーの移動度が一般的に１ｃｍ２Ｖ−１ｓ−１より小さいので、前記薄膜トランジスタの応答速度は、遅い。多結晶シリコンを半導体層とする薄膜トランジスタにおいて、キャリヤーの移動度は、大きくなる。該キャリヤーの移動度が一般的に１０ｃｍ２Ｖ−１ｓ−１ほどであるので、前記薄膜トランジスタの応答速度は、速い。しかし、多結晶シリコンを半導体層とする薄膜トランジスタは、方法が複雑であり、コストが高く、大面積製造が難しく、オフ電流が大きい。従来の無機薄膜トランジスタと比べて、有機半導体重合体を半導体層とする有機薄膜トランジスタは、コストが低く、製造の温度が低く、高い強靭性を有する長所がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“Ｎｅｗ  ｃｈａｌｌｅｎｇｅｓ  ｉｎ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｒｅｓｅａｒｃｈ”、Ｊｏｕｒｎａｌ  ｏｆ  Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｏｌｉｄｓ、２００２年、第２９９−３０２巻、第１３０４〜１３１０頁
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、有機薄膜トランジスタは、室温でジャンプ伝導するので、抵抗率が高く、キャリヤーの移動度が小さくなる。従って、前記有機薄膜トランジスタの応答速度は、遅いという欠点がある。
【０００７】
従って、本発明は、大きなキャリヤーの移動度を有し、速い応答速度を有し、高い靭性を有する薄膜トランジスタを提供することを課題とする。
【課題を解決するための手段】
【０００８】
薄膜トランジスタは、ソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により、前記半導体層と、前記ソース電極及び前記ドレイン電極と絶縁して設置されるゲート電極と、を含む。前記半導体層は、複数のカーボンナノチューブを含み、一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極及び前記ドレイン電極に連接され、それぞれ、該ソース電極及び該ドレイン電極に電気的に接続される。
【０００９】
前記複数のカーボンナノチューブの長さは同じであり、前記複数のカーボンナノチューブは前記半導体層の表面に平行に配列されている。
【００１０】
前記カーボンナノチューブは、半導体性を有するカーボンナノチューブを含む。
【００１１】
前記半導体層は、一枚のカーボンナノチューブフィルムを含み、該カーボンナノチューブフィルムは、長さが基本的に同じで、互いに平行する複数のカーボンナノチューブを含み、該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じで、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長される。
【００１２】
前記半導体層が、少なくとも二枚の積層されたカーボンナノチューブフィルムを含み、隣接カーボンナノチューブフィルムにおけるカーボンナノチューブの成す角度が０°〜９０°であり、前記カーボンナノチューブフィルムは、長さが基本的に同じで、互いに平行する複数のカーボンナノチューブを含み、該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じで、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長される。
【発明の効果】
【００１３】
従来の薄膜トランジスタと比べると、本発明の薄膜トランジスタにおいて、前記半導体層にカーボンナノチューブを利用し、一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極及びドレイン電極に連接され、それぞれ、該ソース電極及び該ドレイン電極に電気的に接続されるので、キャリヤーは、前記ソース電極から前記半導体層を通って、前記ドレイン電極へ移動する距離が小さくなる。従って、前記薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。
【００１４】
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、優れた力学性能、優れた靭性及び優れた機械強度を有するので、該薄膜トランジスタは、優れた靭性と機械強度を有する。
【００１５】
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、高温で影響を受けないので、該カーボンナノチューブからなる半導体層は、高温で大きなキャリヤーの移動度を有する。従って、前記薄膜トランジスタは高温の領域に応用されることができる。
【００１６】
前記カーボンナノチューブが大きな熱伝導率を有するので、前記薄膜トランジスタの作動において発生する熱量を放出することができる。従って、前記薄膜トランジスタを、大規模集積回路に応用する場合の放熱の問題を解決することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１に係る薄膜トランジスタの断面図である。
【図２】本発明の実施例１に係る薄膜トランジスタにおけるカーボンナノチューブフィルムのＳＥＭ写真である。
【図３】本発明の実施例１に係る薄膜トランジスタが作動する時の構造を示す図である。
【図４】本発明の実施例２に係る薄膜トランジスタの断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施例について説明する。
【００１９】
（実施例１）
図１を参照すると、本発明の実施例１は、薄膜トランジスタ１０を提供する。該薄膜トランジスタ１０は、トップゲート型(Ｔｏｐ Ｇａｔｅ  Ｔｙｐｅ)薄膜トランジスタであり、絶縁基板１１０の一つの表面に形成される。該薄膜トランジスタ１０は、ゲート電極１２０、絶縁層１３０、半導体層１４０、ソース電極１５１及びドレイン電極１５２を含む。
【００２０】
前記半導体層１４０は、前記絶縁基板１１０の表面に設置され、前記ソース電極１５１及び前記ドレイン電極１５２は、それぞれ前記半導体層１４０の表面に分離して設置され、該半導体層１４０に電気的に接続されている。前記絶縁層１３０は、前記半導体層１４０の表面に設置されている。前記ゲート電極１２０は、前記絶縁層１３０の表面に設置されている。該絶縁層１３０により、前記ゲート電極１２０を、前記半導体層１４０、前記ソース電極１５１及び前記ドレイン電極１５２と絶縁状態に設置する。前記半導体層１４０の、前記ソース電極１５１とドレイン電極１５２との間に位置される領域に、チャンネル１５６が形成される。
【００２１】
前記ソース電極１５１と前記ドレイン電極１５２は、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面の反対側に分離して設置され、前記絶縁層１３０と前記半導体層１４０との間に位置される。この場合、前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、前記半導体層１４０の同一側に位置され、コープレーナー型（Ｃｏｐｌａｎａｒ  Ｔｙｐｅ）薄膜トランジスタ１０を形成する。或いは、前記ソース電極１５１と前記ドレイン電極１５２は、それぞれ前記絶縁基板１１０及び前記半導体層１４０の間に分離して設置される。この場合、前記ソース電極１５１及び前記ドレイン電極１５２と、前記ゲート電極１２０とは、前記半導体層１４０の異なる側に位置され、スタガード型（Ｓｔａｇｇｅｒｅｄ  Ｔｙｐｅ）薄膜トランジスタ１０を形成する。前記ソース電極１５１と前記ドレイン電極１５２は、位置が制限されず、該ソース電極１５１と該ドレイン電極１５２が分離して設置し、前記半導体層１４０と電気的に接続することができる。例えば、前記ソース電極１５１と前記ドレイン電極１５２は前記半導体層１４０と同じ平面に設置されることができる。
【００２２】
前記絶縁基板１１０の材料は、例えば、シリコン、石英、セラミック、ガラス及びダイヤモンドなどの硬性材料又は例えば、プラスチック及び樹脂などの柔らかな材料である。本実施例において、前記絶縁基板１１０の材料は、ガラスであることが好ましい。該絶縁基板１１０は、前記薄膜トランジスタ１０を支持することに用いられる。
【００２３】
前記半導体層１４０は、半導体性を有する複数のカーボンナノチューブを含む。即ち、該半導体層１４０における一部のカーボンナノチューブは、半導体性を有するカーボンナノチューブであってもよい。好ましくは、前記半導体層における全てのカーボンナノチューブが、半導体性を有するカーボンナノチューブである。該複数のカーボンナノチューブは、前記半導体層１４０の表面に平行して、分子間力で接続されている。一部の前記カーボンナノチューブの両端は、それぞれ、前記ソース電極１５１及び前記ドレイン電極１５２に連接され、それぞれ、該ソース電極１５１及び該ドレイン電極１５２に電気的に接続される。
【００２４】
前記半導体層１４０は、一枚のカーボンナノチューブフィルムを含み、該カーボンナノチューブフィルムは、長さが基本的に同じ、互いに平行する複数のカーボンナノチューブを含む。該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じであり、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長される。前記カーボンナノチューブフィルムにおける一部のカーボンナノチューブの両端は、それぞれ、前記ソース電極１５１及び前記ドレイン電極１５２に直接連接され、それぞれ、該ソース電極１５１及び該ドレイン電極１５２に電気的に接続される。
【００２５】
前記半導体層１４０は、少なくとも二枚の積層されたカーボンナノチューブフィルムを含む。隣接するカーボンナノチューブフィルムにおけるカーボンナノチューブの成す角度αは、０°〜９０°である。各々のカーボンナノチューブフィルムは、長さが基本的に同じで、互いに平行する複数のカーボンナノチューブを含む。該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じで、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長される。少なくとも一枚の前記カーボンナノチューブフィルムにおける一部のカーボンナノチューブの両端は、それぞれ、前記ソース電極１５１及び前記ドレイン電極１５２に直接連接され、それぞれ、該ソース電極１５１及び該ドレイン電極１５２に電気的に接続される。
【００２６】
前記カーボンナノチューブは、単層カーボンナノチューブ又は二層カーボンナノチューブである。前記単層カーボンナノチューブの直径は、０．５ナノメートル〜５０ナノメートルであり、前記二層カーボンナノチューブの直径は、１．０ナノメートル〜５０ナノメートルである。好ましくは、前記カーボンナノチューブの直径は、１０ナノメートル以下である。
【００２７】
前記半導体層１４０は、長さが１．０マイクロメートル〜１００マイクロメートルであり、幅が１マイクロメートル〜１ミリメートルであり、厚さが０．５ナノメートル〜１００マイクロメートルである。前記チャンネル１５６は、長さが１マイクロメートル〜１００マイクロメートルであり、幅が１マイクロメートル〜１ミリメートルである。
【００２８】
本実施例において、前記半導体層１４０は、一枚のカーボンナノチューブフィルムである。図２を参照すると、前記カーボンナノチューブフィルムは、長さが基本的に同じであり、分子間力で緊密に接続され、互いに平行する複数のカーボンナノチューブを含む。該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じであり、少なくとも一つのカーボンナノチューブが前記カーボンナノチューブフィルムの一端から、もう一端へ延長される。各々のカーボンナノチューブの両端は、それぞれ、前記ソース電極１５１及び前記ドレイン電極１５２に直接連接され、それぞれ、該ソース電極１５１及び該ドレイン電極１５２に電気的に接続される。前記複数のカーボンナノチューブは、前記ソース電極１５１から前記ドレイン電極１５２への方向に沿って配列されている。前記半導体層１４０は、長さが５０マイクロメートルであり、幅が３００マイクロメートルであり、厚さが５ナノメートルである。前記チャンネル１５６は、長さが４０マイクロメートルであり、幅が３００マイクロメートルである。
【００２９】
前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、導電材料からなる。前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、導電フィルムであることが好ましい。該導電フィルムの厚さは、０．５ナノメートル〜１００マイクロメートルである。該導電フィルムの材料は、金属、合金、酸化インジウムスズ（ＩＴＯ）フィルム、酸化アンチモンスズ（ＡＴＯ）、銀ペースト、導電重合体又は導電カーボンナノチューブなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ゲート電極１２０の面積と前記チャンネル１５６の面積が基本的に同じであることが好ましく、該チャンネル１５６がキャリヤーを蓄積することに有利となる。本実施例において、前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０の材料は、金属のパラジウムフィルムであり、その厚さは５ナノメートルである。前記金属のパラジウムと前記カーボンナノチューブとは、優れた濡れ性を有するので、前記ソース電極１５１及び前記ドレイン電極１５２と前記半導体層１４０との抵抗が小さくなり、電気的に接続することに有利となる。
【００３０】
前記絶縁層１３０の材料は、窒化珪素、酸化珪素などの硬性材料又はベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、アクリル酸樹脂などの柔らかな材料である。前記絶縁層１３０の厚さは、５ナノメートル〜１００マイクロメートルである。本実施例において、前記絶縁層１３０は窒化珪素からなり、その厚さは２００ナノメートルである。勿論、前記半導体層１４０、前記ソース電極１５１及び前記ドレイン電極１５２と、ゲート電極１２０とを絶縁状態に設置することに限り、前記絶縁層１３０は、完全に前記ソース電極１５１、前記ドレイン電極１５２及び半導体層１４０を被覆しないように設置してもよい。例えば、前記ソース電極１５１及び前記ドレイン電極１５２は、前記半導体層１４０の前記絶縁基板１１０と隣接する表面の反対側に設置される場合、前記絶縁層１３０は、前記ソース電極１５１と前記ドレイン電極１５２との間に設置し、前記半導体層１４０だけを被覆してもよい。
【００３１】
図３を参照すると、前記薄膜トランジスタ１０の前記ソース電極１５１を接地し、前記ドレイン電極１５２に電圧Ｖｄｓを印加し、前記ゲート電極１２０に電圧Ｖｇを印加する場合、前記ゲート電極１２０に電圧Ｖｇを印加することにより、前記半導体層１４０におけるチャンネル１５６に電界を形成させると同時に、該チャンネル１５６の、前記ゲート電極１２０に隣接する領域においてキャリヤーが形成される。前記ゲート電極電圧Ｖｇの増加に伴って、前記チャンネル１５６の、前記ゲート電極１２０に隣接する領域においてキャリヤーが蓄積される。該キャリヤーが所定の程度に蓄積される場合、前記ソース電極１５１とドレイン電極１５２との間に電流を形成することができる。該電流は、前記ソース電極１５１から前記ドレイン電極１５２に流れる。前記半導体層１４０における一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極１５１及び前記ドレイン電極１５２に電気的に接続されるので、キャリヤーは、前記ソース電極１５１から前記半導体層１４０を通って、前記ドレイン電極１５２へ移動する距離が小さくなる。従って、前記薄膜トランジスタ１０は、大きなキャリヤーの移動度を有し、速い応答速度を有する。
【００３２】
前記半導体層１４０は、優れた半導体性を有するカーボンナノチューブを含むので、該カーボンナノチューブは、キャリヤーの移動度が大きい。前記カーボンナノチューブの両端がそれぞれ前記ソース電極１５１及びドレイン電極１５２に電気的に接続される。従って、前記薄膜トランジスタ１０は、大きなキャリヤーの移動度を有し、速い応答速度を有する。本実施例において、前記薄膜トランジスタ１０のキャリヤーの移動度は、１０ｃｍ２／Ｖ−１ｓ−１より大きく、好ましくは、１５００ｃｍ２／Ｖｓである。オン／オフ電流比は、１．０×１０２〜１．０×１０６である。
【００３３】
（実施例２）
図４を参照すると、本発明の実施例２は、薄膜トランジスタ２０を提供する。該薄膜トランジスタ２０は、ボトムゲート型(Ｂｏｔｔｏｍ  Ｇａｔｅ  Ｔｙｐｅ)薄膜トランジスタであり、絶縁基板２１０の一つの表面に形成される。該薄膜トランジスタ２０は、ゲート電極２２０、絶縁層２３０、半導体層２４０、ソース電極２５１、ドレイン電極２５２を含む。
【００３４】
本実施例の薄膜トランジスタ２０の構造と実施例１の薄膜トランジスタ１０の構造とは、基本的に同じである。本実施例と実施例１と異なる所は、前記ゲート電極２２０が前記絶縁基板２１０の一つの表面に設置され、前記絶縁層２３０が前記ゲート電極２２０の、前記絶縁基板２１０に隣接する表面との反対側に設置され、前記半導体層２４０が前記絶縁層２３０の前記ゲート電極２２０に隣接する表面との反対側に設置される。該絶縁層２３０により、前記ゲート電極２２０と前記半導体層２４０とを絶縁させる。前記ソース電極２５１と前記ドレイン電極２５２とが前記半導体層２４０の前記絶縁層２３０に隣接する表面との反対側に分離して設置され、前記半導体層２４０に電気的に接続される。前記絶縁層２３０により、前記ソース電極２５１及び前記ドレイン電極２５２と、前記半導体層２４０と、を前記ゲート電極２２０から絶縁させるので、前記半導体層２４０の、前記ソース電極２５１と前記ドレイン電極２５２との間の領域にチャンネル２５６を形成する。前記ゲート電極２２０は、前記絶縁基板２１０の、前記チャンネル２５６に対向する領域に設置し、前記絶縁層２３０により、前記ソース電極２５１、前記ドレイン電極２５２及び前記半導体層２４０からに絶縁することが好ましい。
【００３５】
本実施例の薄膜トランジスタ２０におけるゲート電極２２０、ソース電極２５１、ドレイン電極２５２及び絶縁層２３０の材料は、実施例１の薄膜トランジスタ１０におけるゲート電極１２０、ソース電極１５１、ドレイン電極１５２及び絶縁層１３０の材料と同じである。本実施例の薄膜トランジスタ２０におけるチャンネル２５６及び半導体層２４０の形状、面積は、実施例１の薄膜トランジスタ１０におけるチャンネル１５６及び半導体層１４０の形状、面積と同じである。
【００３６】
前記ソース電極２５１と前記ドレイン電極２５２は、前記半導体層２４０又は絶縁層２３０の表面に設置されることができる。さらに、前記ソース電極２５１と前記ドレイン電極２５２は、前記半導体層２４０の、前記絶縁層２３０に隣接する表面との反対側に分離して設置される場合、前記ソース電極２５１及び前記ドレイン電極２５２と、前記ゲート電極２２０とは、前記半導体層２４０の異なる側に位置され、インバーテッド・スタガード型（Ｉｎｖｅｒｔｅｄ  Ｓｔａｇｇｅｒｅｄ  Ｔｙｐｅ）薄膜トランジスタが形成される。或いは、前記ソース電極２５１と前記ドレイン電極２５２は、前記半導体層２４０の前記絶縁層２３０に隣接する表面に分離して設置され、即ち、前記絶縁層２３０と前記半導体層２４０との間に位置される場合、前記ソース電極２５１及び前記ドレイン電極２５２と、前記ゲート電極２２０とは、前記半導体層２４０の同じ側に位置され、インバーテッド・コープレーナー型（Ｉｎｖｅｒｔｅｄ  Ｃｏｐｌａｎａｒ  Ｔｙｐｅ）薄膜トランジスタが形成される。
【００３７】
前記薄膜トランジスタにおいて、前記半導体層に半導体性を有するカーボンナノチューブを利用して、一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極及びドレイン電極に直接連接され、それぞれ、該ソース電極及び該ドレイン電極に電気的に接続されるので、キャリヤーは、前記ソース電極から前記半導体層を通って、前記ドレイン電極へ移動する距離が小さくなる。従って、前記薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。
【００３８】
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、優れた力学性能、優れた靭性及び優れた機械強度を有するので、該薄膜トランジスタは、優れた靭性と機械強度を有する。
【００３９】
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、高温で影響を受けないので、該カーボンナノチューブからなる半導体層は、高温で大きなキャリヤーの移動度を有する。従って、前記薄膜トランジスタは高温の領域に応用されることができる。
【００４０】
前記カーボンナノチューブが大きな熱伝導率を有するので、前記薄膜トランジスタの作動において発生する熱量を放出することができる。従って、前記薄膜トランジスタを、大規模集積回路に応用する場合の放熱の問題を解決することができる。
【符号の説明】
【００４１】
１０、２０  薄膜トランジスタ
１１０、２１０  絶縁基板
１２０、２２０  ゲート電極
１３０、２３０  絶縁層
１４０、２４０  半導体層
１５１、２５１  ソース電極
１５２、２５２  ドレイン電極
１５６、２５６  チャンネル
【図１】
0005231325.tif 000002
【図３】
0005231325.tif 000003
【図４】
0005231325.tif 000004
【図２】
0005231325.tif 000005