(57)【特許請求の範囲】
【請求項１】
制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量に印加することでサンプリングし、
前記画素容量は、一端と他端とがそれぞれ該ドライブトランジスタのゲートとソースに接続され、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路であって、
画素回路は、更に、
画素容量の他端と所定の基準電位との間に接続され、導通状態にされることで画素容量の他端に基準電位が印加される第１のスイッチングトランジスタと、ドライブトランジスタと電源との間に接続され、非導通状態とされることで発光素子の発光を停止させる第２のスイッチングトランジスタとを含む、出力電流の該閾電圧に対する依存性を打ち消すために該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む補正手段を備えており、
第１のスイッチングトランジスタが導通状態とされて画素容量の他端に基準電位が印加され次いで第１のスイッチングトランジスタが非導通状態に切り換えられその後サンプリングトランジスタが導通状態とされ画素容量の一端に一定電位が印加されて画素容量にドライブトランジスタの閾電圧よりも高い電圧が充電され、次いで、第２のスイッチングトランジスタが導通状態とされて画素容量がドライブトランジスタの閾電圧になるまで充電された後に第２のスイッチングトランジスタが非導通状態とされ、
次いで、信号線の電位が一定電位から映像電位に変化した後に第２のスイッチングトランジスタが導通状態とされた後サンプリングトランジスタが非導通状態とされ、サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加した状態で、発光素子に電流が流れる画素回路。
【請求項２】
画素容量の一端が一定電位に保持された状態でドライブトランジスタに流れる電流が画素容量の他端に供給されることで、該画素容量は、該画素容量の他端と一端との間の電位差が該閾電圧になるまで充電され、以って、該ドライブトランジスタの閾電圧が検出され該画素容量に書き込まれる請求項１記載の画素回路。
【請求項３】
水平走査期間の前半で該ドライブトランジスタの閾電圧が検出されて該画素容量に書き込まれ、
前記サンプリングトランジスタは、該水平走査期間の後半で該信号線から供給される映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に該書き込まれた閾電圧を加えた入力電圧を該ドライブトランジスタのゲートとソース間に印加し、以って出力電流の該閾電圧に対する依存性を打ち消す請求項１記載の画素回路。
【請求項４】
前記第１のスイッチングトランジスタは、該走査線よりも前に走査される他の走査線から供給される制御信号に応じて導通状態とされる請求項１記載の画素回路。
【請求項５】
前記第１のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通状態とされ、以って該画素容量の両端の電位差が該ドライブトランジスタの閾電圧を超えるように設定される請求項４記載の画素回路。
【請求項６】
前記第１のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通状態とされ、以って該画素容量の両端の電位差が該ドライブトランジスタの閾電圧を超えるように設定される請求項５記載の画素回路。
【請求項７】
前記サンプリングトランジスタは、水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、
前記補正手段は、水平走査期間内で該信号線が一定電位になる信号固定期間に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む請求項１記載の画素回路。
【請求項８】
前記補正手段は、他の走査線に割り当てられる水平走査期間内の信号固定期間でも動作し、各信号固定期間で時分割的に該画素容量を該閾電圧まで充電する請求項７記載の画素回路。
【請求項９】
前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、
前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する請求項８記載の画素回路。
【請求項１０】
前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す請求項８記載の画素回路。
【請求項１１】
前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、
前記補正手段は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する請求項１記載の画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に適用する画素回路に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ従来の画素回路は構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。また従来の閾電圧補正機能を組み込んだ画素回路は、効率的でなく回路設計の複雑化を招いていた。加えて従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため歩留まりの低下を招いていた。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能を備えた画素回路の効率化及び簡素化を図り、以って表示装置の高精細化及び歩留まりの改善を達成することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、水平走査期間の一部で動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えることを特徴とする。
【００１０】
好ましくは前記補正手段は、水平走査期間に該サンプリングトランジスタが導通して該画素容量の一端が該信号線により一定電位に保持された状態で動作し、該画素容量の他端から該一定電位に対する電位差が該閾電圧になるまで該画素容量を充電する。又前記補正手段は、水平走査期間の前半で該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む一方、前記サンプリングトランジスタは、該水平走査期間の後半で該信号線から供給される映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に該書き込まれた閾電圧を足し込んだ入力電圧を該ドライブトランジスタのゲートとソース間に印加し、以って出力電流の該閾電圧に対する依存性を打ち消す。又前記補正手段は、水平走査期間よりも前に導通して、該画素容量の両端の電位差が該閾電圧を超えるように設定する第１のスイッチングトランジスタと、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電する第２のスイッチングトランジスタとを含む。又前記第１のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。又前記第１のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。又前記サンプリングトランジスタは、水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、水平走査期間内で該信号線が一定電位になる信号固定期間に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。又前記補正手段は、他の走査線に割り当てられる水平走査期間内の信号固定期間でも動作し、各信号固定期間で時分割的に該画素容量を該閾電圧まで充電する。又前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す。又前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、前記補正手段は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。
【００１１】
本発明は又、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、第１のスイッチングトランジスタと第２のスイッチングトランジスタとを含み、前記第１のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が閾電圧を超えるように設定し、前記第２のスイッチングトランジスタは、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電することを特徴とする。
【００１２】
好ましくは前記第１のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。
【００１３】
本発明は更に、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、あらかじめ該映像信号のサンプリングに先立って、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に該画素容量を該閾電圧まで充電することを特徴とする。
【００１４】
好ましくは前記サンプリングトランジスタは、該走査線に割り当てられた該水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、複数の走査線に割り当てられた各水平走査期間内で該信号線が一定電位になる各信号固定期間に、該ドライブトランジスタの閾電圧を検出して時分割的に該画素容量を該閾電圧まで充電する。又前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す。
【発明の効果】
【００１５】
本発明にかかる画素回路は、発光素子に供給する出力電流の閾電圧に対する依存性を打ち消すために、補正手段を備えている。特徴事項として、この補正手段は、水平走査期間の一部で動作し、予めドライブトランジスタの閾電圧を検出して画素容量に書き込んでおく。画素容量に対する映像信号のサンプリングを行う水平走査期間の一部を利用して、閾電圧の補正動作を実行するため、補正手段の構成を簡素化できる。具体的には、本発明にかかる補正手段は、水平走査期間よりも前に導通して画素容量を予めリセットする第１のスイッチングトランジスタと、水平走査期間に導通して、リセットされた画素容量に閾電圧を充電する第２のスイッチングトランジスタとで構成できる。したがって本発明の画素回路は、この補正手段を構成する第１及び第２のスイッチングトランジスタと、映像信号をサンプリングするサンプリングトランジスタと、発光素子を駆動するドライブトランジスタとで構成できる。本発明の画素回路はこの様に合計４個のトランジスタで構成でき、素子数を削減可能である。これに伴い電源ラインやゲートライン数を削減でき、配線クロスオーバーを減少させることで歩留まりを改善することが出来る。同時にパネルの高精細化も可能になる。
【００１６】
また本発明によれば、上述した第１のスイッチングトランジスタは、当該画素に割り当てられた当該走査線よりも前に位置する他の走査線を、制御用のゲートラインに利用している。具体的には、本発明の補正手段を構成する第１のスイッチングトランジスタは、当該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に、この他の走査線から供給される制御信号に応じて導通し、以って画素容量のリセットを行っている。この様に、補正手段を構成する第１のスイッチングトランジスタのゲートラインとして、前の行に属する走査線を利用することで、トータルのゲートライン数を削減し、これにより配線クロスオーバーを減少させることで歩留まりの改善につながる。同時にパネルの高精細化も可能になる。
【００１７】
さらに本発明によれば、画素回路に組み込まれる補正手段が、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量を閾電圧まで充電する。この様に、閾電圧補正動作を複数の水平走査期間に分散し、複数回に分割することで、１水平走査期間当りの閾電圧補正時間を短く設定できる。その分１水平走査期間における映像信号のサンプリング時間を十分に確保可能である。したがって高精細で高周波駆動のパネルにおいても、十分に映像信号電位を画素容量に書き込むことが出来る。よって一層表示パネルの高精細化や高周波数での駆動を可能としている。
【発明を実施するための最良の形態】
【００１８】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に図１を参照して、閾電圧（Ｖｔｈ）補正機能を備えたアクティブマトリクス表示装置の全体構成を説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とする為、ＲＧＢの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平期間毎画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択された時信号線ＳＬから映像信号をサンプリングする。更に走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。
【００１９】
上述した画素アレイ１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。
【００２０】
図２は、図１に示した表示装置に組み込まれる画素回路２の第１実施形態を示す回路図である。画素回路２は、４個の薄膜トランジスタＴｒ１，Ｔｒ３，Ｔｒ４，Ｔｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１，Ｔｒ３，ＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の画素容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００２１】
画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。ドライブトランジスタＴｒｄのドレインは第２のスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。またドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓとの間に第１のスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺに接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００２２】
かかる構成において、サンプリングトランジスタＴｒ１は、走査線ＷＳに割り当てられた水平走査期間（１Ｈ）に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴｒｄのチャネル領域の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００２３】
本発明の特徴事項として、画素回路２は第１のスイッチングトランジスタＴｒ３と第２のスイッチングトランジスタＴｒ４とで構成される補正手段を備えている。この補正手段は出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、水平走査期間（１Ｈ）の一部で動作し、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して画素容量Ｃｓに書き込んでおく。この補正手段は、水平走査期間（１Ｈ）にサンプリングトランジスタＴｒ１が導通して画素容量Ｃｓの一端が信号線ＳＬにより一定電位Ｖｓｓ０に保持された状態で動作し、画素容量Ｃｓの他端から一定電位Ｖｓｓ０に対する電位差が閾電圧Ｖｔｈになるまで画素容量Ｃｓを充電する。この補正手段は、水平走査期間（１Ｈ）の前半でドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して画素容量Ｃｓに書き込む一方、サンプリングトランジスタＴｒ１は水平走査期間（１Ｈ）の後半で信号線ＳＬから供給される映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに予め書き込まれた閾電圧Ｖｔｈを足し込んだ入力電圧ＶｇｓをドライブトランジスタＴｒｄのゲートＧとソースＳ間に印加し、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消す。この補正手段は、水平走査期間（１Ｈ）よりも前に導通して画素容量Ｃｓの両端の電位差が閾電圧Ｖｔｈを越える様に設定（リセット）する第１のスイッチングトランジスタＴｒ３と、水平走査期間（１Ｈ）に導通して、画素容量Ｃｓの両端の電位差が閾電圧Ｖｔｈになるまで画素容量Ｃｓを充電する第２のスイッチングトランジスタＴｒ４とを含む。サンプリングトランジスタＴｒ１は、水平走査期間（１Ｈ）内で信号線ＳＬが映像信号Ｖｓｉｇの電位になる信号供給期間に、信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする一方、補正手段は水平走査期間（１Ｈ）内で信号線ＳＬが一定電位Ｖｓｓ０になる信号固定期間に、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して画素容量Ｃｓに書き込む。
【００２４】
本実施形態では、ドライブトランジスタＴｒｄは、その出力電流Ｉｄｓがチャネル領域の閾電圧Ｖｔｈに加えキャリア移動度μに対しても依存性を有する。これに対処するため、本発明の補正手段は、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すべく水平走査期間（１Ｈ）の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。
【００２５】
図３は、図２に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。また、各トランジスタのゲートに接続される走査線ＷＳ、ＤＳ、ＡＺも書き込んである。この画素回路２は、水平走査期間内にＶｔｈ補正動作と映像信号書き込み動作を行う。これにより、画素回路２は４個のトランジスタＴｒ１，Ｔｒ３，Ｔｒ４，Ｔｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成可能である。従来のＶｔｈ補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを１個削減可能である。これにより、電源ラインを１本とゲートライン（走査線）を少なくとも１本ずつ削減することができ、パネルの歩留まりの改善につながる。また、画素回路のレイアウトを簡素化することで、高精細化も可能である。
【００２６】
図４は、図２及び図３に示した画素回路のタイミングチャートである。図４を参照して、図２及び図３に示した画素回路の動作を具体的且つ詳細に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Ｖｓｉｇの波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号Ｖｓｉｇは各水平走査期間Ｈの前半で一定電位Ｖｓｓ０となり後半で信号電位となる。トランジスタＴｒ１及びＴｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ，ＤＳの波形や映像信号Ｖｓｉｇの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２７】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表してある。
【００２８】
当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１及びＴｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。このときドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位と（Ｇ）ソース電位（Ｓ）の差で表される。
【００２９】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切換る。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１に入ると、全てのトランジスタＴｒ１，Ｔｒ３，Ｔｒ４がオフ状態になる。
【００３０】
続いてタイミングＴ２になると制御信号ＡＺがローレベルからハイレベルに立ち上がり、スイッチングトランジスタＴｒ３がオンになる。これにより、画素容量Ｃｓの他端及びドライブトランジスタＴｒｄのソースＳに基準電位Ｖｓｓを書き込む。このときドライブトランジスタＴｒｄのゲート電位はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随してゲート電位（Ｇ）も低下する。
【００３１】
この後制御信号ＡＺがローレベルに戻ってスイッチングトランジスタＴｒ３がオフした後、タイミングＴａで制御信号ＷＳがハイレベルになり、サンプリングトランジスタＴｒ１が導通する。このとき、信号線に現れる電位は、所定の一定電位Ｖｓｓ０に設定されている。ここでＶｓｓ０−Ｖｓｓ＞Ｖｔｈを満たすようにＶｓｓ０及びＶｓｓが設定されている。Ｖｓｓ０−ＶｓｓはドライブトランジスタＴｒｄの入力電圧Ｖｇｓとなっている。ここではＶｇｓ＞Ｖｔｈとすることで、その後のＶｔｈ補正動作の準備を行っている。換言するとタイミングＴａで画素容量Ｃｓの両端はＶｇｓを越える電圧に設定され、Ｖｔｈ補正動作に先立って画素容量Ｃｓにリセットがかけられる。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓと設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶｔｈ補正動作を正常に行うために必要である。
【００３２】
続いてタイミングＴ３で制御信号ＤＳをローレベルに切換え、スイッチングトランジスタＴｒ４をオンして、Ｖｔｈ補正を実行する。このとき信号線の電位はＶｔｈ補正を正確に行うため、依然として一定電位Ｖｓｓ０に保持されている。スイッチングトランジスタＴｒ４がオンすることで、ドライブトランジスタＴｒｄが電源Ｖｃｃに接続され、出力電流Ｉｄｓが流れる。これに伴い画素容量Ｃｓは充電されていき、その他端に接続されたソース電位（Ｓ）が上昇していく。一方画素容量Ｃｓの一端の電位（ゲート電位Ｇ）はＶｓｓ０に固定されている。したがって画素容量Ｃｓの充電に伴いソース電位（Ｓ）が上昇して行き、入力電圧Ｖｇｓが丁度Ｖｔｈに達したところでドライブトランジスタＴｒｄがカットオフする。ドライブトランジスタＴｒｄがカットオフすると、そのソース電位（Ｓ）はタイミングチャートに示したようにＶｓｓ０−Ｖｔｈになる。
【００３３】
この後タイミングＴ４で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ４をオフすることでＶｔｈ補正動作は終了する。この補正動作により、画素容量Ｃｓに閾電圧Ｖｔｈ相当の電圧が書き込まれる。
【００３４】
この様にタイミングＴ３〜Ｔ４でＶｔｈ補正を行った後、１水平走査期間（１Ｈ）の半分が経過し、信号線の電位がＶｓｓ０からＶｓｉｇに変化する。これにより映像信号Ｖｓｉｇが画素容量Ｃｓに書き込まれる。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは十分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５〜Ｔ７がサンプリング期間に相当する。
【００３５】
この様に本発明では、Ｖｔｈ補正期間Ｔ３−Ｔ４とサンプリング期間Ｔ５−Ｔ７が、１水平走査期間（１Ｈ）に含まれる。１Ｈの間、サンプリング用の制御信号ＷＳはハイレベルにある。本発明ではサンプリングトランジスタＴｒ１がオンした状態でＶｔｈ補正及びＶｓｉｇ書き込みを行っている。これにより画素回路２の構成を簡素化している。
【００３６】
本実施形態では、上述したＶｔｈ補正に加え移動度μの補正も同時に行っている。但し本発明はこれに限られるものではなく、移動度μ補正を行わない単純なＶｔｈ補正動作のみの画素回路にも適用可能であることは言うまでもない。また本実施形態の画素回路２は、ドライブトランジスタＴｒｄ以外のトランジスタはＮチャネル型とＰチャネル型が混在しているが、本発明はこれに限られるものではなくＮチャネル型トランジスタのみまたはＰチャネル型トランジスタのみで構成することも可能である。
【００３７】
移動度μの補正はタイミングＴ６〜Ｔ７で行われる。以下この点につき詳細に説明する。サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ０−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００３８】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００３９】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００４０】
図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ０−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ０−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００４１】
図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
【００４２】
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して大きくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００４３】
以下参考の為図７を参照して、上述した移動度補正の数値解析を行う。図７に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
0005245195.tif 000002
【００４４】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
0005245195.tif 000003
【００４５】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
0005245195.tif 000004
【００４６】
図８は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パラメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図８に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。
【００４７】
次に本発明にかかる画素回路の第２実施形態を説明する。上述した第１実施形態では、図４のタイミングチャートに示したように、１水平走査期間（１Ｈ）内でＶｔｈ補正とＶｓｉｇ書き込みを行っている。これにより回路素子数を削減している。しかしながら第１実施形態の画素回路では、パネルの画素数が増えて高精細化したり、高画質化のためにフィールド周波数を上げたりした場合、水平走査期間（１Ｈ）が短くなる為、十分にＶｔｈ補正をかけることが出来ない可能性がある。逆にＶｔｈ補正期間をある程度確保すると、Ｖｓｉｇ書き込み時間が圧迫されるため、十分に映像信号を画素容量に書き込めないことも有り得る。本第２実施形態は第１実施形態を改良したもので、パネルの高精細化や高画質化に対応可能となっている。第２実施形態の画素回路構成は基本的に図２に示した第１実施形態の画素回路構成と同じである。但し動作シーケンスが異なっており、図９のタイミングチャートを参照して詳細に説明する。なお理解を容易にするため、第１実施形態の動作を示すタイミングチャート図４と対応する部分には対応する参照符号を用いてある。
【００４８】
図９を参照すれば明らかな様に、本実施形態ではＶｔｈ補正期間を複数回に分割している。これにより一回毎のＶｔｈ補正期間は短くとも、複数回行うことで十分に長いＶｔｈ補正期間を確保することが出来る。これにより回路素子数を削減した上に、さらにパネルの高精細化及び高周波数化にも対応することが出来る。各々のＶｔｈ補正期間は数μｓと非常に短いものであっても、複数回にわたる補正量を合計することで十分にＶｔｈばらつきを補正可能である。
【００４９】
以下図９のタイミングチャートに則り、第２実施形態の動作を詳細に説明する。まずタイミングＴ１で制御信号ＤＳをハイレベルにしスイッチングトランジスタＴｒ４をオフする。その後タイミングＴ２で制御信号ＡＺをハイレベルにしスイッチングトランジスタＴｒ３をオンする。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）に基準電位Ｖｓｓを書き込む。このときゲート電位（Ｇ）はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随してゲート電位（Ｇ）も下がる。
【００５０】
この後各水平走査期間を区切る水平ブランキング期間でＶｔｈ補正を時分割的に行う。なお各水平ブラ」ンキング期間では信号線の電位が一定電位Ｖｓｓ０に設定されている。第１のＶｔｈ補正期間では、制御信号ＷＳがハイレベルになりサンプリングトランジスタがオンする。このとき前述したように信号線の電位はＶｓｓ０に設定しておく。ここでＶｓｓ０−Ｖｓｓ＝Ｖｇｓ＞Ｖｔｈを満たしており、Ｖｇｓ＞Ｖｔｈとすることでその後のＶｔｈ補正の準備を行う。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓと設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５１】
次にサンプリングトランジスタをオン状態にしたまま、タイミングＴ３１で制御信号ＤＳをローレベルに切換えスイッチングトランジスタＴｒ４をオンする。これにより１回目のＶｔｈ補正が実行される。このとき信号線の電位はＶｔｈ補正を正確に行うために一定電位Ｖｓｓ０に保持しておく。ドライブトランジスタＴｒｄはスイッチングトランジスタＴｒ４がオンすることでカットオフに向かって出力電流Ｉｄｓが流れる。その後タイミングＴ４１で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ４をオフして１回目のＶｔｈ補正を終了する。この後信号線の電位が変わらない内に制御信号ＷＳをローレベルに戻して、サンプリングトランジスタをオフすることが望ましい。但しその様にしなくとも動作上問題はない。
【００５２】
本実施形態では一回のＶｔｈ補正期間は例えば水平ブランキング期間内に収まる程度に設定している。そのため一回のＶｔｈ補正動作ではドライブトランジスタＴｒｄはカットオフせず、そのソース電位（Ｓ）は途中の動作点にて保持される。
【００５３】
次の水平ブランキング期間が来て信号線の電位が再びＶｓｓ０になったとき、２回目のＶｔｈ補正動作を行う。即ちＷＳをハイレベルに切り換えサンプリングトランジスタＴｒ１を導通させると共に、制御信号ＤＳをローレベルに切換えてスイッチングトランジスタＴｒ４を導通させ、以って２回目のＶｔｈ補正動作を行う。この２回目のＶｔｈ補正期間がＴ３２−Ｔ４２で表されている。この一連のＶｔｈ補正動作をドライブトランジスタがカットオフするまで複数回行うことで、Ｖｔｈ補正を完了させる。
【００５４】
図９のタイミングチャートに示した例では、当該走査線ＷＳに割り当てられた水平走査期間（１Ｈ）の先頭に位置する水平ブランキング期間で３回目のＶｔｈ補正を行った後、映像信号Ｖｓｉｇを画素容量に書き込み、さらにその後移動度μの補正を行っている。３回目のＶｔｈ補正期間はＴ３３−Ｔ４３で表されている。この３回目のＶｔｈ補正が完了すると、ゲート電位（Ｇ）とソース電位（Ｓ）との間の差が丁度Ｖｔｈに設定される。
【００５５】
以上のように本実施形態では、画素回路２に組み込まれた補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量Ｃｓを閾電圧Ｖｔｈまで充電する。サンプリングトランジスタは当該走査線ＷＳに割り当てられた当該水平走査期間（１Ｈ）内で信号線ＳＬが映像信号の電位Ｖｓｉｇになる信号供給期間に、信号線ＳＬから供給された映像信号を画素容量Ｃｓにサンプリングする一方、補正手段は複数の走査線ＷＳに割り当てられた各水平走査期間内で信号線ＳＬが一定電位Ｖｓｓ０になる信号固定期間に、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して時分割的に画素容量Ｃｓを閾電圧Ｖｔｈまで充電する。この信号固定期間は、各走査線ＷＳに順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間である。補正手段は、各水平ブランキング期間で時分割的に画素容量Ｃｓを閾電圧Ｖｔｈまで充電する。かかる補正手段が各信号固定期間で画素容量Ｃｓを充電したら、信号線ＳＬが一定電位Ｖｓｓ０から映像信号の電位Ｖｓｉｇに切り換る前にサンプリングトランジスタＴｒ１を閉じて画素容量Ｃｓを信号線ＳＬから電気的に切り離しておくことが好ましい。
【００５６】
図１０は本発明の第３実施形態にかかる表示装置を示す模式的なブロック図である。理解を容易にするため、図１に示した第１実施形態にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、第１実施形態が３本の走査線（ゲートライン）ＷＳ，ＤＳ，ＡＺを含んでいたのに対し、この第３実施形態は画素アレイ１の走査線をＷＳ，ＤＳの２本とし、更なるゲートラインの削減を図っていることである。具体的には、走査線ＡＺを削減し、この代わりに前段の走査線ＷＳを当段の走査線ＡＺの代わりとして利用していることである。これによりゲートラインを１本削減できると共に、補正用スキャナも不要になる。
【００５７】
図１１は、図１０に示した表示装置の画素アレイに含まれる画素回路を前段分１個、当段分１個の計２個を模式的に表したものである。個々の画素回路２の構成は、基本的に図２に示した第１実施形態と類似しており、対応する部分には対応する参照番号を付してある。各画素回路２はサンプリングトランジスタＴｒ１、ドライブトランジスタＴｒｄ、第１スイッチングトランジスタＴｒ３，第２スイッチングトランジスタＴｒ４、画素容量Ｃｓ、発光素子ＥＬで構成されている。異なる点は、第１スイッチングトランジスタＴｒ３のゲートに前段の走査線ＷＳが接続されていることである。但し最初の段の画素回路２では前段の走査線ＷＳがないので、別途供給する必要がある。
【００５８】
図１２は、図１１に示した画素アレイからさらに１個分の画素回路を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。また、サンプリングトランジスタＴｒ１のゲートに接続する当該段の走査線をＷＳｎで表し、第１スイッチングトランジスタＴｒ３のゲートに接続する前段の走査線をＷＳｎ−１で表し、第２スイッチングトランジスタＴｒ４のゲートに接続する走査線をＤＳで表してある。
【００５９】
図１３は、図１２に示した画素回路の動作を示すタイミングチャートである。理解を容易にするため、図４に示した第１実施形態のタイミングチャートと対応する部分には対応する参照符号を用いてある。このタイミングチャートは、時間軸Ｔに沿って各走査線ＷＳｎ，ＷＳｎ−１，ＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。なおこのタイミングチャートは、各制御信号ＷＳｎ，ＷＳｎ−１，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化と、信号線に印加される映像信号Ｖｓｉｇの波形も表してある。図示する様に、映像信号Ｖｓｉｇは各水平走査期間の前半で一定電位Ｖｓｓ０に固定され、後半で映像信号電位になる。タイミングＴ１で制御信号ＤＳがハイレベルとなりスイッチングトランジスタＴｒ４がオフして画素回路は非発光状態に入る。タイミングＴ２で前段の制御信号ＷＳｎ−１がハイレベルになり、スイッチングトランジスタＴｒ３がオンする。これにより画素容量Ｃｓがリセットされ、Ｖｇｓ＞Ｖｔｈが設定される。即ちＶｔｈ補正の準備動作が行われる。タイミングＴａで当段の制御信号ＷＳｎがハイレベルに立ち上がり、サンプリングトランジスタＴｒ１が導通する。続いてタイミングＴ３で制御信号ＤＳがローレベルとなり第２スイッチングトランジスタＴｒ４がオンする。これにより画素容量Ｃｓの一端を一定電位Ｖｓｓ０に固定した状態で画素容量Ｃｓの充電を行って、Ｖｔｈを書き込む。即ちＶｔｈ補正動作を行う。続いてタイミングＴ５で映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。さらにタイミングＴ６で移動度μの補正動作を行い発光状態に入る。
【００６０】
以上説明したように本第３実施形態は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して画素容量Ｃｓに書き込んでおく補正手段を備えている。この補正手段は、第１のスイッチングトランジスタＴｒ３と第２のスイッチングトランジスタＴｒ４とを含む。第１のスイッチングトランジスタＴｒ３は、自段の走査線ＷＳｎよりも前に位置する他の走査線ＷＳｎ−１に割り当てられた前の水平走査期間に他の走査線ＷＳｎ−１から供給される制御信号ＷＳｎ−１に応じて導通し、以って画素容量Ｃｓの両端の電位差が閾電圧Ｖｔｈを越えるように設定する。第２のスイッチングトランジスタＴｒ４は、当段に割り当てられた水平走査期間（１Ｈ）に導通して、画素容量Ｃｓの両端の電位差（Ｖｇｓ）が閾電圧Ｖｔｈになるまで画素容量Ｃｓを充電する。図１３に示した実施形態では、前段の走査線として当段の走査線ＷＳｎの直前に位置する走査線ＷＳｎ−１を用いている。場合によってはこれに代えて、さらにその前の走査線ＷＳｎ−２やもっと前の走査線を第１のスイッチングトランジスタＴｒ３のゲートラインに用いることが出来る。この様に本実施形態は走査線ＷＳを２つの画素間で共有化することで、さらに１本のゲートラインを削減することができ、パネルの歩留まりの改善につながると共に、レイアウトの簡素化によりパネルの高精細化も可能にしている。
【００６１】
図１４は画素回路の参考例を示すブロック図である。理解を容易にするため、図２に示した第１実施形態と対応する部分には対応する参照番号を付してある。異なる点は本参考例が水平走査期間よりも前にＶｔｈ補正動作を行っていることである。この為、Ｖｔｈ補正準備用に、スイッチングトランジスタＴｒ３の他にさらにもう１個スイッチングトランジスタＴｒ２が必要になる。一方のトランジスタＴｒ３は画素容量Ｃｓのソース側端子をリセットする一方、追加のトランジスタＴｒ２は画素容量Ｃｓのゲート側端子をリセットしている。追加のスイッチングトランジスタＴｒ２を駆動するため、追加の走査線ＡＺ１や追加の補正用スキャナ７１が必要になる。本発明では、画素容量Ｃｓのゲート側端子のセッティングを水平走査期間内で行うことにより、トランジスタＴｒ２を不要にしている。トランジスタＴｒ２はゲートＧに電源電圧Ｖｓｓ１を書き込んでいる。これに対し本発明では信号線ＳＬから供給される固定電位Ｖｓｓ０を水平走査期間中に書き込んでいる。
【００６２】
以下図１４に示した参考例の動作を説明する。このアクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にする為、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて画素回路２は走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。
【００６３】
画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の容量部を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。
【００６４】
画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００６５】
かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを容量部Ｃｓにサンプリングする。容量部Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００６６】
画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で容量部Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを容量部Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。
【００６７】
ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、容量部Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより容量部Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。
【００６８】
図１５は、図１４に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図１５に基づいて、本画素回路２の基本的な動作を説明する。
【００６９】
図１６は、図１５に示した画素回路のタイミングチャートである。図１６を参照して、図１５に示した画素回路の動作をより具体的且つ詳細に説明する。図１６は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００７０】
図１６のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００７１】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００７２】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００７３】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００７４】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００７５】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図７のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００７６】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図１６のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００７７】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００７８】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【図面の簡単な説明】
【００７９】
【図１】本発明にかかる表示装置を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素回路の第１実施形態を示す回路図である。
【図３】図２に示した表示装置に含まれる画素回路を取り出した模式図である。
【図４】図３に示した画素回路の動作説明に供するタイミングチャートである。
【図５】図３に示した画素回路の動作説明に供する模式図である。
【図６】同じく動作説明に供するグラフである。
【図７】同じく動作説明に供する模式図である。
【図８】図７に示した画素回路に含まれるドライブトランジスタの動作特性を示すグラフである。
【図９】本発明にかかる画素回路の第２実施形態を示すタイミングチャートである。
【図１０】本発明にかかる表示装置を示すブロック図である。
【図１１】図１０に示した表示装置に含まれる画素回路の第３実施形態を示す回路図である。
【図１２】図１１に示した表示装置に含まれる画素回路を取り出した模式図である。
【図１３】図１２に示した画素回路の動作説明に供するタイミングチャートである。
【図１４】参考例にかかる表示装置を示すブロック図である。
【図１５】図１４に示した表示装置に含まれる画素回路を取り出した模式図である。
【図１６】図１５に示した画素回路の動作説明に供するタイミングチャートである。
【符号の説明】
【００８０】
１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・容量素子
【図１】
0005245195.tif 000005
【図２】
0005245195.tif 000006
【図３】
0005245195.tif 000007
【図４】
0005245195.tif 000008
【図５】
0005245195.tif 000009
【図６】
0005245195.tif 000010
【図７】
0005245195.tif 000011
【図８】
0005245195.tif 000012
【図９】
0005245195.tif 000013
【図１０】
0005245195.tif 000014
【図１１】
0005245195.tif 000015
【図１２】
0005245195.tif 000016
【図１３】
0005245195.tif 000017
【図１４】
0005245195.tif 000018
【図１５】
0005245195.tif 000019
【図１６】
0005245195.tif 000020