(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
基板（１）と、
基板上の第１活性層（２）と、
第１活性層上の第２活性層（３）であって、第１活性層と比較した場合、より大きなバンドギャップを有する第２活性層（３）と、
第２活性層上のパッシベーション層（５）と、
パッシベーション層（５）の上に直接接触したソースコンタクト（８）およびドレインコンタクト（９）と、
パッシベーション層（５）の中にあり、パッシベーション層の下の層の中には無い少なくとも１つの孔（６）であって、ソースとドレインの間に配置された孔（６）と、
孔の中のゲートコンタクト（７）と、を含み、
２次元電子ガス層（４）は、ゲートコンタクト（７）の位置の外側の、活性層（２、３）の間に存在し、
ゲートとソースコンタクトが同電圧の場合に、ゲートコンタクト（７）の直下の、活性層の間には実質的に２次元電子ガス層（４）が存在せず、
更に、パッシベーション層（５）の少なくとも一部の上と孔（６）の中に誘電体層（１０）を含み、ゲートコンタクト（７）が誘電体層（１０）の上に存在することを特徴とする半導体装置。
【請求項２】
基板（１）が、シリコン、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、ＧａＡｓ、およびダイアモンドからなる組から選択される材料を含む請求項１に記載の半導体装置。
【請求項３】
第１および／または第２活性層（２、３）は、III族ナイトライド半導体材料を含む請求項１又は２に記載の半導体装置。
【請求項４】
第１活性層（２）が、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、およびＢＮからなる組から選択される材料を含む請求項３に記載の半導体装置。
【請求項５】
第２活性層（３）が、ＡｌＧａＮ、ＡｌＩｎＮ、およびＡｌＩｎＧａＮからなる組から選択される材料を含む請求項３に記載の半導体装置。
【請求項６】
第２活性層（３）が、１ｎｍと１０ｎｍの間の厚みである請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
第２活性層（３）が、３ｎｍと８ｎｍの間の厚みである請求項６に記載の半導体装置。
【請求項８】
パッシベーション層（５）が、電子供給元素と窒素を含む材料を含む請求項１〜７のいずれか１つに記載の半導体装置。
【請求項９】
パッシベーション層（５）が、ＳｉＮ、ＢＮ、Ｓｉ、ＣＮ、およびＧｅＮからなる組から選択される材料を含む請求項８に記載の半導体装置。
【請求項１０】
パッシベーション層（５）が、１ｎｍと５０００ｎｍの間の厚みである請求項１〜９のいずれか１つに記載の半導体装置。
【請求項１１】
パッシベーション層（５）が、３ｎｍと２０ｎｍの間の厚みである請求項１０に記載の半導体装置。
【請求項１２】
誘電体層（１０）が、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＳｉＮ、およびＳｉＯＮからなる組から選択される材料を含む請求項１に記載の半導体装置。
【請求項１３】
パッシベーション層（５）が、孔（６）の中で完全に除去された請求項１〜１２のいずれか１つに記載の半導体装置。
【請求項１４】
パッシベーション層が、孔（６）中で完全には除去されていない請求項１〜１２のいずれか１つに記載の半導体装置。
【請求項１５】
更に、第１活性層と第２活性層との間にスペーサ層を含む請求項１〜１４のいずれか１つに記載の半導体装置。
【請求項１６】
スペーサ層が、ＡｌＮ層である請求項１５に記載の半導体装置。
【請求項１７】
半導体装置を製造する方法であって、
反応チャンバ内に基板（１）を配置する工程と、
基板上に第１活性層（２）を形成する工程と、
第１活性層上に第２活性層（３）を形成する工程であって、第２活性層は第１活性層に比較して大きなバンドギャップを有する工程と、
第２活性層上にパッシベーション層（５）を形成する工程と、
パッシベーション層（５）に直接、電気的に接続されたソース電極（８）とドレイン電極（９）とを形成する工程と、
パッシベーション層（５）の中に少なくとも１つの孔（６）をエッチングし、パッシベーション層の下の層の中にはエッチングしない工程であって、孔はソースコンタクトとドレインコンタクト（８、９）の間に配置される工程と、
孔（６）の中にゲートコンタクト（７）を形成する工程と、を含む半導体装置の製造方法。
【請求項１８】
第２活性層（３）は、第２活性層の上に追加の層が形成されない場合、第１活性層（２）と第２活性層（３）の間に２次元電子ガスが存在しないような組成、厚さ、および歪を有し、
パッシベーション層の形成後に、第１活性層と第２活性層の間に２次元電子ガス（４）が形成されるようにかつそのような材料特性を有するようにパッシベーション層（５）が形成され、
ゲートコンタクト（７）は、ゲートコンタクトとソースコンタクトが同電圧の場合に、実質的に２次元電子ガスがゲートコンタクトの下に存在しないようにかつ材料特性を有するようにゲートコンタクトが形成される請求項１７に記載の製造方法。
【請求項１９】
第２活性層（３）は、第２活性層の上に追加の層が形成されない場合、第１活性層（２）と第２活性層（３）の間に２次元電子ガスが存在するような組成、厚さ、および歪を有し、
パッシベーション層の形成後に、第１活性層と第２活性層の間に２次元電子ガス（４）が形成されるようにかつそのような材料特性を有するようにパッシベーション層（５）が形成され、
孔（６）は、パッシベーション層（５）の全膜厚を通してエッチングされ、
更に、孔に対応する位置の２次元電子ガスを除去するために、孔（６）により露出した第２活性層の一部をプラズマ処理する工程を含む請求項１７に記載の製造方法。
【請求項２０】
第２活性層（３）は、第２活性層の上に追加の層が形成されない場合、第１活性層（２）と第２活性層（３）の間に２次元電子ガスが存在するような組成、厚さ、および歪を有し、
パッシベーション層の形成後に、第１活性層と第２活性層の間に２次元電子ガス（４）が形成されるようにかつそのような材料特性を有するようにパッシベーション層（５）が形成され、
ゲートコンタクト（７）は、ゲートコンタクト（７）の下の２次元電子ガス（４）を除去するような仕事関数を有する請求項１７に記載の製造方法。
【請求項２１】
孔（６）のエッチング後に、第２活性層（３）の上に誘電体層（１０）を形成する工程を含み、ゲートコンタクト（７）は誘電体層（１０）の上に形成される請求項１７〜２０のいずれか１つに記載の製造方法。
【請求項２２】
パッシベーション層（５）は、第２活性層（３）の上にその場成長される請求項１７〜２１のいずれか１つに記載の製造方法。
【請求項２３】
第１活性層（２）、第２活性層（３）、およびパッシベーション層（５）は、金属有機物化学気相成長（ＭＯＣＶＤ）で形成される請求項１７〜２２のいずれか１つに記載の製造方法。
【請求項２４】
ドレイン電極（９）がソース（８）に比較して大きなポテンシャルを有するように、ソースコンタクトとドレインコンタクト（８、９）の間に電圧を与える工程と、
ソースコンタクトのポテンシャルに対して正の、しきい値電圧を超える電圧を、ゲートコンタクト（７）に与え、ゲートコンタクトの下の、第１活性層と第２活性層の間に、２次元電子ガス層を形成し、これによりソースコンタクトとドレインコンタクトの間に電流を形成する請求項１〜１６のいずれか１つに記載の半導体装置を使用する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物の電界効果デバイス（例えば、ＧａＮ／ＡｌＧａＮ層を含む）および、このタイプの、ゲートに正電圧を印加しないかぎりソースとドレインコンタクトの間に電流が流れない、エンハンスメントモードデバイス、即ちノーマリオフデバイスの製造方法に関する。
【背景技術】
【０００２】
上述のタイプの電界効果デバイスは、例えば、Ｓｉ上に形成された２つの活性層、即ちＧａＮ層とＡｌＧａＮ層との間に２次元電子ガス（２ＤＥＧ）を含む高電子移動度トランジスタ（ＨＥＭＴ）である。この２ＤＥＧ層は、それらの材料中での、圧電性分極（piezoelectric polarization）によりもたらされた電荷分離の結果である。このタイプの知られたデバイスでは、材料の特徴により、２ＤＥＧはゼロゲートバイアスで存在する。ＡｌＧａＮ層の上に形成されたコンタクトを有するＧａＮ電界効果トランジスタデバイス（ＦＥＴ）は、ノーマリオンデバイスである。ＡｌＧａＮとのコンタクトの形成は、ヘテロ構造の電荷分極を変えず、もし処理前に２ＤＥＧが存在した場合でも、ＡｌＧａＮ上のコンタクトの形成後も２ＤＥＧは残る。しきい値電圧と呼ばれる、ゲートへの所定の負電圧が、容量結合を通して２ＤＥＧを空乏化するのに必要となる。ゲートに負電圧を与えることにより、電子チャネルはピンチオフする。この負電圧は一般には負のしきい値（Ｖｔｈ）より低く。一般には−４Ｖと−８Ｖとの間となる。それらのトランジスタは、デプレッションモード（Ｄモード）で動作する。即ち、トランジスタをオフに切り替えるには、チャネルを涸渇させなければならない。
【０００３】
ＥＰ−Ａ−１６１２８６６の文献では、パッシベーション層をデバイスの上に設けて、多くの問題を解決することが提案されている。これは、空気中への露出による汚染からＧａＮの表面を保護することを意図している。更に、パッシベーションはＡｌＧａＮ表面の表面状態を安定化させることができる。これはＤＣとＲＦとの分散を低減し、その結果スイッチング周波数を増加させる。パッシベーション層はまたデバイスの再現性を改良する。なぜなら、２ＤＥＧ中の電荷密度に影響する上面の電荷の変形を制限するからである。線形動作レジームにおけるパワースイッチングデバイスの主な特徴の１つは、オン状態の抵抗である。これは、本質的に、２ＤＥＧチャネルのシート抵抗と同様に、ソースおよびドレインのオーミックコンタクトのコンタクト抵抗の値により決定される。損失を小さくするために、このオン状態の抵抗を最小にすべきである。ＥＰ−Ａ−１６１２８６６で言及されているパッシベーション層は、より良いオーミックコンタクトの形成を可能とする。また、ＡｌＧａＮ層の上のパッシベーション層は、このパッシベーション層の無いデバイスと比較して、ヘテロ構造に高い歪を導入して２次元電子ガスを増加するという特性を有するため、高い電流密度が達成できる。
【０００４】
所定の応用では、そのようなパワースイッチング又は集積ロジックでは、負極性ゲート電圧の供給は望まれない。例えば電源のようなパワーデバイスのゲートコントロールは、Ｓｉデバイスで使用されるのと類似であるべきである。しきい値電圧Ｖｔｈ＝０Ｖの電界効果トランジスタ（ＦＥＴ）は、ノーマリオフのデバイスである。ゼロゲート電圧において、電流を形成するチャネルは存在しない。これらのトランジスタは、エンハンスモード（Ｅモード）で動く。Ｅモードトランジスタは、ノーマリオフのパワースイッチにとって、デジタル電子応用にとって、および高効率ＲＦ応用にとって、魅力的である。
【０００５】
ノーマリオフのデバイス、即ち、ゲートがフローティングまたは接地された場合にソースおよびドレインコンタクトの間で電流が流れないデバイスを形成するために、ゲートコンタクトの下でチャネルを選択的に中断し、一方同時に、他の領域に可能な限り２ＤＥＧ密度が保たれる。正のしきい値電圧が、続いてゲートコンタクトの下の２ＤＥＧに与えられ、ソースとドレインとの間に電流を流す。多くの方法が、そのようなエンハンスモードトランジスタを得るのに提案されている。
【０００６】
ゲートのための選択的再成長ｐ−ｎ接合：X. Hu, G. Simin, J. Yang, M.A. Khan, R. Gaska, M.S. Shur, “Enhancement mode AlGaN/GaN HFET with selectively grown pn junction gate” , Elec. Lett. Vol. 36, No. 8, pp. 753-754, 2000
【０００７】
ＡｌｘＧａ１−ｘＮのＣＦ４プラズマ処理：Y. Cai, Y. Zhou, K.J. Chen, K.M. Lau, “High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment” , IEEE Elec. Dev. Lett. Vol. 26, No. 7, pp. 435-437, 2005
【０００８】
ＲＴＡ処理を用いた又は用いないゲートリセス技術：V. Kumar, A. Kuliev, T. Tanaka, Y. Otoki, I. Adesida, “High transconductance enhancement-mode AlGaN/GaN HEMTs on SiC substrate” , Elec. Lett. Vol. 39, No. 24, pp. 1758-1759, 2003 and W.B. Lanford, T. Tanaka, Y. Otoki, I. Adesida, “Recessed gate enhancement mode GaN HEMT with high threshold voltage” , Elec. Lett. Vol. 41, No. 7, pp. 449-450, 2005
【特許文献１】ＥＰ−Ａ−１６１２８６６
【非特許文献１】Elec. Lett. Vol. 36, No. 8, pp. 753-754, 2000
【非特許文献２】IEEE Elec. Dev. Lett. Vol. 26, No. 7, pp. 435-437, 2005
【非特許文献３】Elec. Lett. Vol. 41, No. 7, pp. 449-450, 2005
【発明の開示】
【発明が解決しようとする課題】
【０００９】
最後の場合、ＡｌＧａＮ層の一部がゲートコンタクトの下部で選択的に除去される。その結果、残ったＡｌＧａＮは、２つの材料の間で２ＤＥＧを形成するには十分に厚くなく、ＧａＮに比較して十分に歪んでいない。しかしながら、リセスゲートは直接的な手段ではない。ウエットエッチングは、ＡｌｘＧａ１−ｘＮに適用できないため（ＡｌｘＧａ１−ｘＮに対して十分なエッチレートを有する化学エッチャントは知られていない）、ＡｌＧａＮ（および一般的なIII族ナイトライド）を除去するためにドライエッチング技術に頼る必要がある。プラズマアシストドライエッチングを行うことができる。III族ナイトライドのドライエッチングは、しかしながら他の材料成分に対して１の材料成分が選択的でない。Ｃｌ２ベースのプラズマで一般的に使用されるエッチレートは、制御し再現するのが困難である。瞬間的に得られる最小エッチレートは、約１００ｎｍ／分であり、２２ｎｍからおおよそ５ｎｍでＡｌｘＧａ１−ｘＮを再現性良くエッチングするには高い値である。更に、III族ナイトライドのドレイエッチングは、分散を起こす表面状態密度を増加させることが知られている。ドライエッチングは、多くの欠陥状態を形成し、その結果ショットキゲートが高いリーク電流を有するようになる。可能な解決は、エッチ工程後のＲＴＡアニールである。しかしながら、これは厳格なゲートアライメント工程を伴った更なるプロセス工程を必要とする。
【発明の目的】
【００１０】
本発明の目的は、他のエンハンスメントモードのトランジスタで発生するエッチングの問題を克服した、エンハンスメントモード（即ちノーマリフ）の電界効果デバイスを提供することにある。
【発明の概要】
【００１１】
本発明は、添付された請求の範囲に記載された装置および方法に関する。本発明の方法は、高電子移動度トランジスタ（ＨＥＭＴ）のようなIII族ナイトライドエンハンスメントモード電界効果デバイス、金属絶縁物半導体ヘテロ構造電界効果トランジスタ（ＭＩＳＨＦＥＴ）または金属酸化物半導体ヘテロ構造電界効果トランジスタ（ＭＯＳＨＦＥＴ）または金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）デバイスの製造を可能とするこの発明は、他のエンハンスメントモードのトランジスタで発生するエッチングの問題を解決する。製造プロセスの制御性は、大きく改良される。低いオーミックコンタクト抵抗とともに、デバイスの低いオン状態抵抗、即ち高いチャネル密度が得られる。表面状態の形成は最小になり、表面状態の保護が保たれる。
【００１２】
本発明は、特定の具体例と所定の図面を参照して説明されるが、発明はそれらに限定されるものではなく、請求の範囲によってのみ限定される。記載された図面は、単に概略図であり、限定されるものではない。図面において、いくつかの要素の大きさは誇張され、図示目的に縮尺どおりには記載されない。寸法および相対寸法は、本発明の実施に対する現実の縮小には対応していない。
【００１３】
本発明のテキストにおいて、特に規定しない限り、２つの相対位置を表す場合の「上に（on）」の用語は、「直接または隣接した上（directly or immediately on）」（即ち、中間層を挟まずに）または、「１またはそれ以上の層を挟んで上に（above）」を意味する。
【００１４】
図１を参照した本発明にかかる方法では、基板（１）例えばサファイア基板が、反応チャンバ（図示せず）内に配置される。第１活性層（２）例えばＧａＮ層が基板上に形成され、第２活性層（３）例えばＡｌＧａＮ層が第１活性層上に形成される。一般に、第２活性層（３）は第１活性層と比較して大きなバンドギャップを有する。基板、第１および第２活性層の代替材料は、これらの層の形成に適用可能な技術とともに、この記述により更に述べられる。
【００１５】
第２活性層（３）の厚さ、組成、および表面のローディング効果により、２次元電子ガス（２ＤＥＧ）は２つの活性層の間の界面（４）に現れる。第１の具体例では、第２活性層（３）の厚さ、組成、および表面のローディング効果が、２つの活性層の間の境界に、実質的に２ＤＥＧが形成されないように、選択される。この結果を得るための１つの方法は、例えば、第２活性層を予め決めた最小膜厚より薄く選択することである。結果は、２つの活性層の間の界面において、２ＤＥＧが無くなる。第１および第２活性層の間で、高い導電性の２ＤＥＧを誘起するための物理的条件は、更なるプロセス工程や追加の層無しにはなしえない。
【００１６】
ＨＥＭＴデバイスの活性層は、２ＤＥＧを形成するのに貢献する層である。なぜなら、この層は、自発的にまたは圧電的に分極し、または代わりに、層の全体または一部が高ドープされ、自由電子が２ＤＥＧ層に拡散するためである。活性層は、２ＤＥＧがその中に配置される層であり、即ちトランジスタのチャネルが形成される層である。活性層はトランジスタ効果に対して固有である。
【００１７】
パッシベーション層は、外部の変形からトランジスタを保護し、トランジスタ特性は可能な限り、表面における電荷の変化のような外部パラメータから影響されない。パッシベーション層は、下の（活性）層の表面の活性状態を固定しまたは凍結する。この結果、この下の（活性）層の表面はもはや環境の変化に敏感ではなく、この下の（活性）層の表面の状態の、下層の性質に対する影響はもはや環境の変化に敏感ではない。
【００１８】
（上述のように規定された）活性層を形成した後、同じく上で規定されたパッシベーション層（５）が、続いて第２活性層（３）の上に形成される。形成パラメータおよびパッシベーション層の組成は、パッシベーション膜の形成後に、第１および第２活性層の間に２次元電子ガスが形成されるように選択される。この効果を得るために可能な方法は、第２活性層を形成した直後に、パッシベーション層をその場（in-situ）形成する方法である。「その場（in-situ）」は、パッシベーション層がデバイスの冷却前に適用されること、例えば、第１および第２活性層を形成したのと同じ反応チャンバ中で、パッシベーション層を形成することを意味する。この方法では、冷却中に形成される歪誘起変形が低減される。この結果、第２活性層の機械的特性にダメージを与えることなく、高い歪がヘテロ構造に導入できる。この結果、２ＤＥＧが、第１および第２活性層の間に形成される。この手続きは、ＥＰ−Ａ−１６１２８６６の文献に記載され、参照することによりここに含まれる。
【００１９】
２ＤＥＧは、続いて、パッシベーション層に孔（６）をエッチングすることにより中断される。添付した図面に記載されたように、孔はパッシベーション層にエッチングされ、本質的にパッシベーション層の下の層には形成されない。これは、好ましくは選択エッチング工程を用いて行われ、更に、本記載において述べるように行われる。可能であれば、薄いパッシベーション層が、孔の底に残る。パッシベーション層がエッチングされる位置では、第２活性層の歪が解放され、この結果、ホールがエッチングされた位置で２ＤＥＧ層が除去される。これにより、パッシベーション層中の孔の下の２ＤＥＧ層が除去され、同時に、他の領域の２ＤＥＧ密度は可能な限り高く保持される。更に第１の具体例では、ゲート（７）がパッシベーション層の孔の中に形成され、可能ならパッシベーション層の上に部分的に形成され、ソース（８）およびドレイン（９）がパッシベーション層（５）と電気的に接触するように形成される。ゲートの形成は、２ＤＥＧ層に影響を与えない。即ち、ゲートの下には、２ＤＥＧ層が存在しない。ゲート（７）の下に２ＤＥＧ層が存在しないため、ゲートがフローティングや接地された場合に、ソースとドレインコンタクトの間に電流は流れない。しきい値電圧を超える正電圧が、ゲートコンタクトの下の２ＤＥＧに加えられることにより、電流がソースとドレインの間に流れるようになる。この方法では、エンハンスモード（ノーマリーオフ）のトランジスタが形成される。この具体例では、孔（６）を形成するために、パッシベーション層を完全に除去することが好ましい。しかしながら、パッシベーション層の膜厚を部分的に除去することも可能であり、換言すれば、孔（６）の下の２ＤＥＧ層が無くなるように、十分な体積のパッシベーション層の除去が可能である。
【００２０】
第２の具体例では、第２活性層の形成後に、それにもかかわらず２ＤＥＧ好ましくは低密度の２ＤＥＧが、第１および第２活性層の間に存在する。これは、第２活性層が、予め規定された最小膜厚よりわずかに厚いような場合である。具体例１と同じ方法で、パッシベーション層は、第２活性層上にその場形成され、これにより、第１および第２活性層の間の２ＤＥＧを増幅する。
【００２１】
第２の具体例では、孔（６）がパッシベーション層にエッチングされるが、第１および第２活性層の性質により、２ＤＥＧはそれらの孔の位置に存在する。この第２の具体例では、ゲートが孔に形成され、ソースおよびドレインコンタクトがパッシベーション層の上に形成される。しかしながら、本発明の第２の具体例では、ゲートの仕事関数が、ゲートの下の２ＤＥＧが除去されるように選択される（この効果については、例えば、参照することによりここに含まれる、「InAlN/(In)GaN 上のパワーエレクトロニクスの記憶性能についての予想」、J. Kuzmik, IEEE Electron Device letters, vol. 22, No. 11, Nov. 2001に記載されている）。第２の具体例の他の形態では、この除去が、プラズマ処理による適当な表面状態の形成により得られる（この効果については、例えば、参照することによりここに含まれる、「フッ化物ベースのプラズマ処理を用いた高性能エンハンスメントモードAlGaN/GaN HEMT」、Y. Cai, IEEE Electron Device letters, vol. 26, No. 7, July 2005に記載されている）。後者の場合、パッシベーション層の全膜厚は孔（６）の中では除去されなければならない。それゆえに、第２の具体例ではエンハンスメントモードのデバイスが得られる。
【００２２】
双方の具体例では、パッシベーション層がソースおよびドレインの下に残り、ゲートに正電圧が印加された場合、ソースおよびドレインの間にチャネルが完成する。ソースおよびドレインの下のパッシベーション層は、ソースおよびドレインのオーミックコンタクトを低減する。
【００２３】
可能な材料、プロセスパラメータ、形成方法、追加の層等についての詳細は、以下で述べる。
【００２４】
基板（１）は、例えばシリコン、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＧａＮ、ＡｌＮ、ＧａＡｓ、又はダイアモンドのような、III−Ｖプロセス用の基板として使用できる材料からなる。また、例えば、シリコン・オン・インシュレータやＧａＮオンダイアモンドのような、１またはそれ以上のそれらの材料を含む基板を用いてもよい。この結果、第１（２）および第２（３）活性層を、基板（１）の上に形成することが必要となる。それらの活性層の成長を容易にし、品質を向上させるために、追加の層が含まれる。
【００２５】
核形成層（図示せず）が、基板（１）の上に形成されてもよい。この核形成層は、基板と活性層との間の遷移層として働く。これは、成長層とは化学的および構造的に（非常に）異なった基板の上に結晶成長を開始できるようにする。ここでは、最初に、後に１層に合体する堆積層の分離したアイランドが形成される。一般に、核形成層は、ＧａＮ、ＡｌＧａＮ、またはＡｌＮを含み、膜厚は１ｎｍと１００ｎｍの間である。
【００２６】
バッファ層（図示せず）は、核形成層の上に形成することができる。核形成層は欠陥を有するので、中間バッファ層は活性層の欠陥密度を低減するために必要となる。このバッファ層は、例えばＧａＮ、ＡｌＧａＮ、またはＡｌＮを含む層のような、１またはそれ以上の層を含む。それらの層の膜厚は、２０ｎｍと５００ｎｍとの間でばらつき、垂直成長方向から貫通転位の増殖を曲げることができる。核形成とバッファ層の性質は、例えば転位密度や材料の抵抗率のような、活性層の特性に直接影響する。
【００２７】
第１および／または第２活性層（２、３）は、III族ナイトライド半導体材料でも良い。第１活性層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＢＮ、またはそれらの組み合わせを含む。第２活性層は、ＡｌＧａＮ、ＡｌＩｎＮ、およびＩｎＡｌＧａＮを含む。活性層が、上述の元素の多くを含む場合、活性層はそれぞれの元素からなる多くの層からなり、交互に形成される。第２活性層のバンドギャップは、第１活性層のバンドギャップより大きいことが必要である。しばしば、第１活性層はＧａＮ層であり、第２活性層はＡｌＧａＮである。第１活性層と第２活性層の間に、スペーサを形成してもよい。そのようなスペーサ層は、ＡｌＧａＮの電子の波動関数が、それらの層の境界から離れてＧａＮに入るのを拒絶する。この方法では、電子の波動関数は、界面のラフネス又は組成の不均一に起因する電気的ラフネスと、より少なく重なる。これで、スキャッタリングが低減され、これにより電子移動度が増加する。最良のケースでは、スペーサは大きなバンドギャップを有し、非常に薄く、例えば約１ｎｍまたはそれ以下である。スペーサはＡｌＮでも良い。
【００２８】
第３活性層（図示せず）が第１活性層の下に、即ち、基板の上や核形成層の上やバッファ層の上に、第１活性層の形成に先立って形成されても良い。第３活性層は、第１活性層より大きなバンドギャップを有する。この第３活性層は、III族ナイトライド材料を含む。第３活性層は、ＡｌＧａＮ、ＡｌＮ、ＩｎＡｌＧａＮ、又はＩｎＡｌＮを含む。厚さは５０ｎｍと２μｍの間である。その大きなバンドギャップは、ピンチオフ中にこの層に電子が入るのを防止し、電子は散乱効果を引き起こすトラップに捕獲されない。
【００２９】
パッシベーション層を形成する前に、ドーピング元素を含む第２活性層を形成しても良い。例えば、ＡｌＧａＮ層はＳｉを用いて、１０１７から１０１９−Ｓｉａｔｏｍ／ｃｍ３のオーダーでドープできる。このドーピングは、オーミックコンタクトを改良するために行われる。
【００３０】
パッシベーション層（４）は、好適には電子供給元素と表面状態を保護する窒素を含む。パッシベーション層は、ＳｉＮ、ＢＮ、Ｓｉ、ＣＮ、又はＧｅＮを含む。厚みは１ｎｍと５０００ｎｍとの間で選択できる。最良のケースでは、パッシベーション層の厚みは３ｎｍと２０ｎｍとの間である。
【００３１】
第１および第２（および第３）活性層やパッシベーション層の形成には、特にＧａＮ、ＡｌＧｎＮ、およびＳｉＮ層には、金属有機物化学気相成長（ＭＯＣＶＤ）が用いられる。代わりに、分子線成長（ＭＢＥ）が使用されても良い。２ＤＥＧ層の形成は、厚み、組成、第２活性材料の表面のローディング効果に影響される。ＧａＮとＡｌＧａＮとの組み合わせが使用された場合、Ａｌ濃度は、２ＤＥＧ層の存在または不在を決定するパラメータである。第２活性層の厚みは、ＡｌＧａＮオンＧａＮの場合、１ｎｍと１０ｎｍとの間であり、最適には３ｎｍと５ｎｍの間である。
【００３２】
上述のように、パッシベーション層（５）は、２ＤＥＧ層が２つの活性層の間に形成されるように形成されるべきである。この効果を得るための可能な方法は、パッシベーション層を第２結成層の形成後すぐにその場形成することである。ＧａＮ、ＡｌＧａＮ、およびＳｉＮ層の形成では、ＭＯＣＶＤ成長が用いられ、パッシベーション層がＭＯＣＶＤチャンバ内でＭＯＣＶＤによりその場形成される。形成は高温（＞１０００℃）で行われる。形成後、反応チャンバは冷却され、デバイスは反応チャンバから取り出される。この方法では、ＡｌＧａＮ層中に追加の歪が導入され、冷却中の歪誘起変形が低減される。これは第１および第２活性層の間の界面、例えばＧａＮ／ＡｌＧａＮ界面で、２ＤＥＧ層を形成する。このように、これにより、非常に薄いＡｌＧａＮ層に対しても高い２ＤＥＧ密度が得られるようになる。
【００３３】
１またはそれ以上の孔（６）がパッシベーション層にエッチングされる。形成プロセスの制御性は、下層の活性材料に対してパッシベーション層を選択的にエッチングすることにより改良できる。ＡｌＧａＮの上のＳｉＮパッシベーション層が用いられた場合、ＡｌＧａＮに対してパッシベーション層を選択的に除去するには、例えばＨＦのようなウエットエッチングが用いられる。ＨＦはＡｌＧａＮをエッチングしないだけでなく、表面状態にも影響しない。沸騰したＫＯＨを用いる以外は、ＡｌＧａＮのウエットエッチングは殆ど不可能であろう。それで、Ｓｉ３Ｎ４をエッチングする他の化学剤（例えば、ＨＦ、バッファードＨＦ、ＨＣｌの使用）は、少なくとも２桁の大きさのエッチングプロセスの選択性を示すであろう。パッシベーション層をＡｌＧａＮに対して選択的に除去することは、例えば、ＲＩＥ／ＩＣＰシステム中でのＳＦ６／Ａｒプラズマのような、選択的ドライエッチングプロセスを用いることにより行うことができる。ＳｉＮのエッチング速度は少なくともＡｌＧａＮのエッチング速度より、少なくとも１桁大きくなる。
【００３４】
ゲート（７）はパッシベーション層の孔に形成される。ゲートコンタクトは、パッシベーション層が除去された場所、即ち、ホール（６）の全幅を満たすように存在する。ゲートは、結局はやや広く形成され、パッシベーション層上にも部分的に形成される。このコンタクトは、ショットキコンタクトであることが好ましい。ゲートに使用できる材料は、Ｎｉ、Ｐｔ、Ｍｏ、Ｃ、Ｃｕ、Ａｕ、および他の金属である。
【００３５】
ゲートメタライゼーションが、リフトオフプロセス用いて行われた場合、パッシベーション層のエッチング工程と同じレジストが使用でき、プロセスを自己整合的（セルフアライン）にする。代わりに、リソグラフィおよびドライエッチングでゲートのパターニングを行ってもかまわない。
【００３６】
第１および第２の具体例の双方によれば、ゲートの形成に先だって、追加の誘電体層（１０）が孔の形成後にパッシベーション層の上に形成され、最終デバイスのゲート（７）と第２活性層（３）の間に誘電体層を配置しても良い。これは図２に示されている。同じ構造を、図１に適用しても良い。誘電体層は、例えば、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＳｉＮ、またはＳｉＯＮのようなｈｉｇｈ−ｋ（高誘電率）誘電体材料を含む。それらの材料の組み合わせを含んでも構わない。他の誘電体材料を使用しても構わない。誘電体層は、孔のエッチング後で、ゲートの形成前に形成される。誘電体層（１０）は、ゲート（７）の下で、パッシベーション層（５）の上に形成される。異なった技術（ＰＥＣＶＤ、ＡＬＤ等）を用いて形成されたこの誘電体層の歪状態は知られているため、プロセスパラメータは、誘電体の歪状態が正の影響、限定された影響、または負の影響を２ＤＥＧ層に与えるように選択される。誘電体層（１０）は、デバイスの動作を傷つけてはならない。この誘電体層はソース（８）およびドレイン（９）コンタクトを完全には覆わない。好ましい場合、ソース及びドレインコンタクトの上には存在しない。誘電体層は、それによってゲートが形成される通常のショットキコンタクトの所定の欠点（例えば、縮小の困難さ、高いリーク電流、半導体との金属の反応）を解決するために加えられる。
【００３７】
誘電体層を規定するためのパターニングは、リフトオフ技術、またはウエハ全体を完全に覆った後、続いてフォトレジストをマスクに用いた金属のエッチングで行われる。また、当業者に知られた他のパターニング方法を用いても良い。
【００３８】
ソース及びドレインコンタクト（８、９）は、３組の金属の金属スタックでも良い。その第１の組はパッシベーション層と直接接触し、第３の組は一番上となる。第２の組は第１および第３の組の間のバッファである。第１の組は、一般にはＴｉ／Ａｌ又はＶ／Ａｌからなり、パッシベーション層に直接電気的に接続される。第３の組は金属からなり、仮想の材料（一般にはＡｕ、ＷＳｉ２）の酸化を防止する。第２の組は、ＡｕとＡｌ（一般には、Ｍｏ、Ｔｉ、Ｎｉ、Ｐｔ）との混合を防止できる材料からなり、第３の組がＡｕを含まない場合には省略できる。
【００３９】
例えば、メサのエッチングやイオン注入のような、他のプロセス工程が、上述のプロセス工程に先立って行われても良い。更に、例えば、ＳｉＮ層の上のＳｉＯ２のような第１パッシベーション層の上の外部パッシベーション層、エアブリッジ、ビア、および他の知られたプロセス工程のような他のプロセス工程が続いてもよい。
【００４０】
発明は、本発明の方法により得られたデバイスにも同様に関係する。そのようなデバイスは、図１および２に示されている。基本的に、以下の部分を含んでいる。
基板（１）、
第１活性層（２）、例えばＧａＮ層、
第２活性層（３）、例えばＡｌＧａＮ層、
パッシベーション層（５）、例えばＳｉＮ層、
パッシベーション層上のソース（８）およびドレイン（９）コンタクト
ソース（８）およびドレイン電極（９）の間の、パッシベーション層中の少なくとも１つの孔（６）、
孔の中のゲート電極（７）、
可能であれば、ゲート電極と第２活性層との間の誘電体層（１０）、例えばＳｉＯ２層、
第１および第２活性層の間に配置された２次元電子ガス（２ＤＥＧ）。ゲートがフローティングや接地された場合、即ち０Ｖがゲートに与えられた場合、パッシベーション層中の孔の下には、２ＤＥＧは存在しない。
【００４１】
デバイスの、異なった層の可能な代わりの材料や組成は、本発明の方法を参照しながら上述した。デバイスは、核形成層、バッファ層、および／または第３活性層を含んでも良く、本発明の方法について上で参照して述べた材料から形成しても良い。
【００４２】
デバイスは以下のように導電状態に置くができる。ソースコンタクトとドレインコンタクトの間に電圧が与えられ、ドレイン電極は、ソース電極に比べて高い電位となる。正電圧（ソースコンタクトの電位に比較して正）が、しきい値電圧を超えてゲート電極に与えられる。これにより、２ＤＥＧはゲートコンタクトの下に形成される。この結果、ソースコンタクト及びドレインコンタクトの間の電流が実現する。ゲート電圧を変化させると、ソースドレイン電流を変調することができ、これは本質的にトランジスタ動作である。
【００４３】
この発明に関するデバイスの、多くの応用がある。トランジスタは、パワースイッチング回路に集積され、ソースとドレインの間の電流が、正のままであるゲート電圧で制御されても良い。これらの回路は、高周波および高温（電力密度）、および悪条件で動作可能である。電力用回路の故障では、回路が自動的に安全状態になり、デバイスが壊れないことが重要である。これは、ゲートが誤って接地電位になった場合、デバイスに電流が流れ続けるノーマリオンのＨＥＭＴの場合ではない。その上で、通常動作では、デザインが単純となるように、もはや負電源を必要としない。
【００４４】
これらのトランジスタは、集積回路の条件を満たすように、正のしきい値電圧を有しないトランジスタと組み合わせることができる。これらの回路は、高温や厳しい条件で動作することができる。論理回路は、デジタル電気デバイスの基礎となる。もし、この機能性がＧａＮに与えられた場合、高い動作温度（＞２００℃）や酸性また放射能環境での動作が可能となる。
【発明の好ましい具体例の説明】
【００４５】
Thomas Swan 密結合されたシャワーヘッドリアクタが、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、アンモニア（ＮＨ３）、およびシラン（水素中にＳＨ４２００ｐｐｍ）の出発化合物とともに使用された。シランの導入ラインは、リアクタに導入されるシランの量が、約５ｎｍｏｌ／分から約１ｍｏｌ／分まで調整できるように形成される。成長プロセスの第１工程では、サファイア基板がＨ２中でアニールされる。次に、表面の窒化が、ＮＨ３をリアクタの導入することにより行われる。この後、基板が５２５℃まで冷却され、薄いＧａＮ核形成層が形成される。その後、温度は１０２０℃に加熱され、１００ｔｏｒｒの圧力下で、ＧａＮ層が２．６μｍの膜厚に形成される。半絶縁性のＧａＮ層の上で、薄い（０．５ｎｍ）ＡｌＮスペーサ層が形成され、続いて、厚み２０ｎｍから２２ｎｍのＡｌｘＧａ１−ｘＮ層が形成される。アルミニウム成分は、３０％から３５％を超えて４０％まで変化しうる。Ａｌ０．３Ｇａ０．７Ｎトップ層の厚さは２２ｎｍから３ｎｍまで変化しうる。ＡｌＧａＮ層の成長後、リアクタは１０秒間パージされ、一方、ＮＨ３流とＡｌＧａＮの成長温度は維持される。続いて、シランがリアクタに導入される。高温（＞１０００℃）で、ＳＨ４ガスとＮＨ３ガスを流すことにより、ＳｉＮがＭＯＣＶＤリアクタ中で形成される。
【００４６】
低Ａｌ濃度の、薄いＡｌｘＧａ１−ｘＮトップ層は、２ＤＥＧシートキャリア濃度を低下させる。Ａｌ組成の低減は、分極誘起シート電荷にマイナスの影響を与える。更に、ＡｌｘＧａ１−ｘＮバリアの厚さを低減した場合、２ＤＥＧは、表面状態からの空乏化を受ける。双方の影響により、非常に高いシート抵抗のトランジスタとなる。
【００４７】
しかしながら、ＡｌｘＧａ１−ｘＮトップ層上に、パッシベーションとしてＳｉ３Ｎ４をその場成長することにより、特に非常に薄いＡｌｘＧａ１−ｘＮでは、表面状態からの空乏化が低減できる。デバイスは、図１に示される。ＳｉＮとＡｌＧａＮとの相互作用の影響が、図３に示されている。図３では、測定されたシート抵抗が、その場成長されたＳｉ３Ｎ４パッシベーションを備えた試料についてプロットされている。この結果、同じ試料がＨＦ中でエッチングされ、Ｓｉ３Ｎ４を除去して再度測定された。図３から明らかなように、Ｓｉ３Ｎ４パッシベーションは、非常に薄いＡｌｘＧａ１−ｘＮ層に対して大きな影響を与える。ＡｌＧａＮの良好に選択した厚みの値（例えば、５ｎｍ）では、ＳｉＮの除去が、２ＤＥＧシート抵抗を、３００Ωから５０００Ω以上に変化させる。
【００４８】
しかしながら、チャネルのピンチオフ電圧は、ゲート下にＳｉ３Ｎ４がある場合には増加している。それゆえに、Ｅモードトランジスタのプロセスでは、ゲートの下のＳｉ３Ｎ４をエッチングする。しきい値電圧の測定では、以下の手続きが行われる（図４）。最初に、最大ｇｍの点が決定される。このゲートバイアス電圧において、Ｉｄｓカーブのタンジェントがとられ、０に外挿される。このバイアス電圧は、しきい値電圧を規定する。
【００４９】
Ｓｉ３Ｎ４／Ａｌ０．３Ｇａ０．７Ｎ／ＡｌＮ／ＧａＮヘテロ構造に対して、ＡｌｘＧａ１−ｘＮの関数として、Ｖｔｈの値が図５にプロットされる。２つのカーブが、異なった厚さのＳｉ３Ｎ４パッシベーション層（３．５ｎｍと１０ｎｍ）に対してプロットされた。ＥモードＨＥＭＴで得られたＡｌｘＧａ１−ｘＮの厚みは、１０ｎｍのＳｉ３Ｎ４で最大で５ｎｍである。Ｓｉ３Ｎ４の双方の厚みの違いは、誘電体中の歪または電荷に関する。ゲート金属のショットキバリアは、Ｖｔｈを改良するために使用される。ゲート金属へのＲＴＡアニールは、金属をＡｌｘＧａ１−ｘＮと合金化するため、ショットキバリアに影響を与える。それゆえに、Ｖｔｈへのアニールの影響が研究される。増加したＶｔｈの欠点は、ショットキゲート金属への最大電圧である。これは＋２Ｖに制限される。ゲート電圧がより高くなった場合、ショットキゲートが導通し始める、そして、ゲートに与えられる電圧は、Ｖｔｈが約０Ｖの５ｎｍＡｌｘＧａ１−ｘＮに対して、Ｖｔｈ＋２Ｖに制限される。一方、標準の２２ｎｍＡｌｘＧａ１−ｘＮでは、Ｖｔｈは約−４Ｖであり、かけうる最大電圧は、Ｖｔｈ＋６Ｖとなる。ゲートへの制限された正電圧により、ドレイン電流も制限される。ＶＤＳ＝５Ｖで測定されたＩＤＳ−ＶＧＳのグラフは、全てのＡｌｘＧａ１−ｘＮの厚さに対して、図６に表される。
【００５０】
最大ゲート電圧の制限は、ゲート電極の下にＳｉＯ２やＡｌ２Ｏ３のような誘電体を供給することにより避けることができる。このような方法で、絶縁ゲートＨＥＭＴまたはＭＯＳＨＥＭＴ（金属酸化物半導体ヘテロ構造電界効果トランジスタ）が得られる。電流はまた、全ゲート幅の関数として表されている。
【００５１】
このように、ＡｌｘＧａ１−ｘＮの厚さを５ｎｍに低減することにより、エンハンスモードＡｌ０．３Ｇａ０．７Ｎ／ＧａＮＨＥＭＴを形成することができる。この膜厚では、しきい値電圧Ｖｔｈは＋０．１６Ｖである。これらのデバイスのドレイン−ソース電流は、ショットキゲートコンタクトで、最大電圧である＋２Ｖに制限される。この制限は、ゲート幅を変えることにより改良できる。これらのデバイスの電流を改良するための他の方法は、絶縁ゲートの適用である。ゲートでの結果の最大電圧は、それらのデバイスでより高くなる。
【００５２】
他の選択肢は、ゲート領域のリセスエッチであるが、これは、ＡｌｘＧａ１−ｘＮ表面で、欠陥状態を形成する。エッチング後のＡｌｘＧａ１−ｘＮの更なるＲＴＡアニールにより、これは緩和できる。しかしながら、これは、更なるプロセス工程を必要とする。更に、エッチング速度を完璧に制御しなければならない。
【図面の簡単な説明】
【００５３】
【図１】本発明にかかる高電子移動度トランジスタ（ＨＥＭＴ）を示す。
【図２】本発明にかかる金属絶縁物半導体ヘテロ構造電界効果トランジスタ（ＭＩＳＨＦＥＴ）または金属酸化物半導体ヘテロ構造電界効果トランジスタ（ＭＯＳＨＦＥＴ）を示す。
【図３】Ｓｉ３Ｎ４を有する／有しないＨＥＭＴのシート抵抗を示す。
【図４】最大ｇｍにおけるしきい値電圧Ｖｔｈを得るための手続きである。Ｉｄｓカーブのスロープは０まで外挿され、その切片はＶｔｈを表す。
【図５】Ｓｉ３Ｎ４／ＡｌｘＧａ１−ｘＮ／ＡｌＮ／ＧａＮヘテロ構造のＡｌｘＧａ１−ｘＮの厚みの関数としてのＶｔｈを示す。
【図６】Ｓｉ３Ｎ４／ＡｌｘＧａ１−ｘＮ／ＡｌＮ／ＧａＮのＥモードＨＥＭＴのＩＤＳ−ＶＧＳカーブである。
【図１】
0005183975.tif 000002
【図２】
0005183975.tif 000003
【図３】
0005183975.tif 000004
【図４】
0005183975.tif 000005
【図５】
0005183975.tif 000006
【図６】
0005183975.tif 000007