(57)【特許請求の範囲】
【請求項１】
シリコン酸化膜をマスクとして用い、エッチングガスとしてＳＦ6、Ｏ2、Ａｒの混合ガスから生成される誘導結合プラズマを用いて炭化珪素半導体基板の表面からトレンチを形成する炭化珪素半導体基板のトレンチエッチング方法において、前記炭化珪素半導体基板が｛０００１｝面を主面とする４Ｈ−炭化珪素半導体基板であり、前記Ｏ2ガス流量を前記ＳＦ6ガス流量に対して０％から３３％までの範囲、前記Ａｒガス流量を前記ＳＦ6ガス流量の２．５倍から５倍の範囲、圧力条件を２．５Ｐａから２．７Ｐａの範囲から選ばれる混合ガスに対して、誘導結合プラズマ生成電力を５００Ｗから６００Ｗ、ＲＦバイアス電力を前記誘導結合プラズマ生成電力の１．５％以下の条件で生成させる誘導結合プラズマを用いてトレンチエッチングすることを特徴とする炭化珪素半導体基板のトレンチエッチング方法。
【請求項２】
前記シリコン酸化膜マスク／前記炭化珪素半導体基板のエッチング選択比が２．９乃至６．０であることを特徴とする請求項１記載の炭化珪素半導体基板のトレンチエッチング方法。
【請求項３】
前記炭化珪素半導体基板のエッチングレートが０．６１μｍ／分乃至０．８４μｍ／分であることを特徴とする請求項２記載の炭化珪素半導体基板のトレンチエッチング方法。
【請求項４】
トレンチ角度が８１°以上であることを特徴とする請求項３記載の炭化珪素半導体基板のトレンチエッチング方法。
【請求項５】
トレンチ角度が８５°以上であることを特徴とする請求項４記載の炭化珪素半導体基板のトレンチエッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧、大電流用の炭化珪素半導体（以降、ＳｉＣと略記）基板を用いたダイオードやＭＯＳＦＥＴなどのパワー半導体デバイスの作製においてトレンチゲートやメサ形のｐｎ接合終端部表面を形成するドライエッチング方法に関する。
【背景技術】
【０００２】
インバータや電力制御などに用いられるパワーＳｉ半導体デバイスとしては、ＭＯＳＦＥＴやＩＧＢＴなどがある。しかしながら、Ｓｉはその物性値の限界からパワーデバイスとしての限界が近づいている。しかし、市場からはＳｉ半導体の物性値限界を超える特性改善への要望が強い。そのような特性改善の可能性を有する半導体材料の一つにＳｉＣがある。
ＳｉＣ（４Ｈ−ＳｉＣ）は絶縁破壊電界がＳｉに比べ１桁高く、バンドギャップが２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍とパワーデバイス材料として極めて優れた物性を示す。またＳｉＣ基板を用いたパワーデバイスは高耐圧ながら低オン抵抗を実現できるデバイスとして期待され、近年多くの製品化へのアプローチがなされている。
ＳｉＣ基板を用いてパワーデバイスを作製する際、トレンチゲートやメサ形のｐｎ接合終端部表面を形成するためのエッチング加工における特徴は、ＳｉＣ基板が極めて難エッチング材料であり、未だに、ウエットエッチングを可能にする公知のエッチング液が知られていないほどである。そこで、通常、ＳｉＣ基板のエッチング加工にはドライエッチング法が用いられる。このドライエッチングによってＳｉＣ基板を所望のエッチング形状に加工するには、ドライエッチングに用いられるガス種やドライエッチングの諸条件（プラズマ生成電力・ＲＦバイアス電力・ガス圧力・ガス流量など）を適切に制御することが重要である。なぜならば、ＳｉＣ基板をドライエッチングによってトレンチ加工する際には、エッチング中にマスク材の再付着によるエッチング形状不良（マイクロマスク）やトレンチの底部が平坦にならず、底両端に小さなマイクロトレンチが発生し易いからである。
【０００３】
特に、パワー半導体デバイスのトレンチゲートやメサ形のｐｎ接合終端部表面のエッチング加工では、このような形状不良やマイクロトレンチなどが発生すると、トレンチ中に局部的に鋭角部分が形成され易くなり、その鋭角部分に電界が集中し絶縁破壊が起こり、素子の耐圧を低下させてしまうことがある。従って、エッチング形状は局部的な鋭角部分がないことが望まれるが、トレンチの内面形状を鋭角がない様に滑らかに曲線を描くようなエッチング形状にするのはＳｉＣ基板の従来のドライエッチング方法では難しいとされている。また、前述したようなトレンチの底両端に形成されるマイクロトレンチの発生を抑えるためにはエッチング条件を２段階に変える方法が知られている。１段階目である程度の速いエッチング速度でエッチングしてから、遅いエッチング速度に条件を変えて底部のマイクロトレンチ形状を修正するエッチング方法である。しかしながら、プロセスが複雑になるまたはエッチング時間が長くなるなどの傾向が避けられないので実用上好ましいとは言い難い。また、前記マイクロトレンチ形状を修正して平坦な底部とすることの再現性も十分とは言えない。このようにＳｉＣ基板のトレンチエッチングのエッチングレートをある程度高速であって、しかもエッチング形状を鋭角部分の無い好ましい形状に制御することは難しい。
【０００４】
一方、ＳｉＣ基板を用いてデバイスを作製するにはＳｉＣ基板上にｎ型やｐ型にドーピングしたＳｉＣ半導体結晶層を堆積成長させる必要がある。
ＳｉＣ製ＭＯＳＦＥＴのトレンチエッチングにおいて、エッチングガスの流量比を制御することにより、トレンチ角を変化させることができるという記述がある（特許文献１）。
ＳｉＣ製ＭＯＳＦＥＴの溝エッチングにおいて、エッチング液としてのＳＦ6＋Ｏ2のうちＯ2の比率を変えることにより、溝の側面の底面に対する角度を１０５度とする記載がある（特許文献２）。
【特許文献１】特開２００７−８０９７１号公報（実施の形態１）
【特許文献２】特開平１１−２６６０１５号公報（段落００１９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＣ基板上に欠陥の少ないＳｉＣ結晶層を成長させる成膜技術は難しく、一般的には４°から８°ほどオフ角をつけて切り出したＳｉＣ基板面にＳｉＣ結晶層を成長させる方法が採られている。さらに、ＳｉＣ基板は面方位によって電子移動度が異なることも知られている。また、オン抵抗の小さいトレンチ型ＭＯＳＦＥＴを作製する場合、Ｓｉ製に比べてＳｉＣ製のＭＯＳＦＥＴは相対的にチャネルの電子移動度の、オン抵抗に及ぼす影響度が大きい。つまり、ＳｉＣ基板を用いたＭＯＳＦＥＴではチャネル部分の電子移動度（以降、チャネル移動度と略記）を高くすることがオン抵抗を小さくするために有効である。そこで、高いチャネル移動度を得るために、ＳｉＣ基板表面にトレンチパターンを形成する際に、高いチャネル移動度が得られる面を、チャネルが形成されるトレンチ側壁になるように位置決めしてエッチングすることが重要である。
ここで、[０００１]面のＳｉＣ基板に４°から８°のオフ角があることと、電子移動度に結晶の面方位依存性があることとから、ＳｉＣ結晶層にトレンチを形成する場合の側壁の角度を垂直近くに制御することが極めて重要となる。このような理由から、ＳｉＣ結晶層の表面からトレンチをドライエッチングによって形成する場合、トレンチの形状を、エッチング条件を適切に制御することにより、トレンチ側壁の角度を垂直に近い形状にできるプロセスを確立することが望まれる。
【０００６】
本発明は以上説明した点に鑑みてなされたものであり、本発明の目的は、高速でエッチングでき、トレンチ底部にマイクロトレンチが発生せず、さらにトレンチ側壁の角度を８１°以上、好ましくは８５°以上に制御できる炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法を提供することである。
【課題を解決するための手段】
【０００７】
特許請求の範囲の請求項１記載の発明によれば、シリコン酸化膜をマスクとして用い、エッチングガスとしてＳＦ6、Ｏ2、Ａｒの混合ガスから生成される誘導結合プラズマ（ＩＣＰプラズマ）を用いて炭化珪素半導体（ＳｉＣ）基板の表面からトレンチを形成する炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法において、前記炭化珪素半導体基板が｛０００１｝面を主面とする４Ｈ−炭化珪素半導体基板であり、前記Ｏ2ガス流量を前記ＳＦ6ガス流量に対して０％から３３％までの範囲、前記Ａｒガス流量を前記ＳＦ6ガス流量の２．５倍から５倍の範囲、圧力条件を２．５Ｐａから２．７Ｐａの範囲から選ばれる混合ガスに対して、誘導結合プラズマ（ＩＣＰ）生成電力を５００Ｗから６００Ｗ、ＲＦバイアス電力を前記誘導結合プラズマ（ＩＣＰ）生成電力の１．５％以下の条件で生成させる誘導結合プラズマ（ＩＣＰプラズマ）を用いてトレンチエッチングする炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項２記載の発明によれば、前記シリコン酸化膜マスク／前記炭化珪素半導体（ＳｉＣ）基板のエッチング選択比が２．９乃至６．０である特許請求の範囲の請求項１記載の炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法とすることが好ましい。
【０００８】
特許請求の範囲の請求項３記載の発明によれば、前記炭化珪素半導体（ＳｉＣ）基板のエッチングレートが０．６１μｍ／分乃至０．８４μｍ／分である特許請求の範囲の請求項２記載の炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法とすることがより好ましい。
特許請求の範囲の請求項４記載の発明によれば、トレンチ角度が８１°以上であることを特徴とする特許請求の範囲の請求項３記載の炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法とすることが望ましい。
特許請求の範囲の請求項５記載の発明によれば、トレンチ角度が８５°以上であることを特徴とする特許請求の範囲の請求項４記載の炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法とすることがより望ましい。
【発明の効果】
【０００９】
本発明によれば、高速でエッチングでき、トレンチ底部にマイクロトレンチが発生せず、さらにトレンチ側壁の角度を８１°以上に制御できる炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明にかかる炭化珪素半導体（ＳｉＣ）基板のトレンチエッチング方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。以下の説明で、トレンチエッチングという場合のトレンチにはＭＯＳ型半導体装置のＭＯＳゲートをトレンチ内に形成するためのトレンチとｐｎ接合終端部を表面を露出させても耐圧劣化させないように意図して形成されるメサ表面を得るためのトレンチを含む。
図１はシリコン酸化膜マスクパターンの断面図である。図２〜図１７は、それぞれこの順に対応する条件１〜条件１６でエッチングしたトレンチの電子顕微鏡写真断面図である。図１８はベスト条件１８に近い条件１９でエッチングしたトレンチの電子顕微鏡写真断面図である。図１９は本発明にかかる方法を用いて作製されたトレンチ型ＭＯＳＦＥＴの要部断面図である。
【実施例１】
【００１１】
本発明の実施例１にかかるＳｉＣ基板またはＳｉＣ単結晶層（ここで、ＳｉＣ単結晶層とはＳｉＣ基板上にＳｉＣエピタキシャル形成されたＳｉＣ単結晶層を言う）に表面からトレンチを形成するためのドライエッチングの順および条件等について以下に説明する。｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板（またはＳｉＣ単結晶層付基板）をよく洗浄した後、該基板上にＣＶＤ法によりＳｉＯ2膜を厚さ２μｍに成膜する。その後、所定のフォトレジストパターンを約２．５μｍの厚さに形成する。さらにクリーンオーブンで１２５℃で１５分のフォトレジスト強化処理を行なう。次にＳｉＯ2膜をＣＣＰドライエッチング（Ｃａｐａｃｉｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置で所定のパターンエッチングを行う。エッチング条件はＣＨＦ3とＡｒガスを１：１に導入しＲＦ電力７５Ｗで３Ｐａの圧力でエッチングレート０．０２μｍ／分の速度で行う。この結果、図１の断面図に示すように、パターン化されたＳｉＯ2膜マスク２は、ＳｉＣ基板１の主面に対してエッチング面が約８０°の傾斜角度３にテーパーがついた形にエッチングされる。
次に、形成したＳｉＯ2膜マスク２を用いて｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板（またはＳｉＣ単結晶層付基板）１のドライエッチングを行いトレンチを形成する。このドライエッチングはＩＣＰプラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）を生成するドライエッチング装置で、ＳＦ6＋Ｏ2＋Ａｒの混合ガスを用いてエッチングを行う。下記表１にエッチング時間を一定（２６５秒）にした場合で、エッチング条件（圧力、ＩＣＰ電力、ＲＦバイアス電力、ガス流量）を変化させた場合のエッチングレート（μｍ／分）、選択比（ＳｉＣ基板エッチング深さ／ＳｉＯ2膜マスクのエッチング量（厚さ）の比）、マイクロトレンチ発生量（深さ、単位、μｍ）トレンチ側壁の角度（基板の表面に対する角度）を示す。図２から図１７の順に、下記表１に示す条件１から条件１６でそれぞれＳｉＣ基板にエッチングして形成したトレンチ断面の拡大顕微鏡写真図を示す。トレンチの深さ、ＳｉＯ2膜マスクのエッチング量（厚さ）、マイクロトレンチ形状（深さ）、トレンチ側壁角度は前記図２〜図１７から実測した。図２において、符号１はＳｉＣ基板、２はシリコン酸化膜のエッチング後の残膜厚、４はトレンチ、５はマイクロトレンチ量（深さ）、６はトレンチ角度、７はトレンチ深さである。他の図３から図１９についても同様である。
【００１２】
下記表１に、エッチング条件と、エッチングレート、選択比、マイクロトレンチ発生量、トレンチ角度をまとめて示す。
【００１３】
【表１】
0005309587.tif 000002
【００１４】
表１でエッチングレートはμｍ／分、選択比はＳｉＣ基板エッチング深さ／ＳｉＯ2膜マスクのエッチング減厚分の比、マイクロトレンチは深さμｍ、トレンチ角度は（°）とする。
条件１から条件３はエッチング時の圧力以外の条件を一定にして、圧力を変化させた場合である。対応する図２から図４に示すように２．５Ｐａより低圧にしても高圧にしてもマイクロトレンチの発生量が増加する。つまり、圧力が２．５Ｐａのとき（条件２、図３）にもっともマイクロトレンチが小さい。
条件４と条件５は圧力を前記２．５Ｐａにして、ＲＦバイアス電力を１５Ｗから低バイアスにした場合と高バイアスに変えた場合である。対応する図５と図６に示すように、２３Ｗの高バイアスにするとマイクロトレンチ発生量が多くなり（条件５、図６）、９Ｗの低バイアスにするとマイクロトレンチは非常に少なくなり、０．０５μｍのように実質的に無いに等しい（条件４、図５）。条件４は本発明の目的を達成する。
条件６と７は、９Ｗの低バイアスで、ＩＣＰ電力を条件１〜３の５００Ｗから低電力（４００Ｗ−条件６）にした場合と高電力（６００Ｗ−条件７）に変えた場合である。対応する図７と図８に示すようにＩＣＰ電力を低くするとエッチングレートが遅くなるうえに、マイクロトレンチが少し発生する（図７）。ＩＣＰ電力を高くするとマイクロトレンチは発生せず、また、トレンチ角度も８１°と高いので好ましい（図８）。条件７は本発明の目的を達成する。ここまでの検討でマイクロトレンチを発生させないようにするにはＩＣＰ電力６００Ｗ、バイアス電力９ＷにしてＩＣＰ電力に対してバイアス電力を１．５％以下にし、圧力は２．５Ｐａにすることが必要であることがわかる。
【００１５】
条件８以降は、前述までの結果からベストの条件であるＩＣＰ電力６００Ｗ、バイアス電力９Ｗ、圧力２．５Ｐａに固定してＳＦ6、Ｏ2、Ａｒガス流量比を検討する。条件８から条件１１はＡｒの流量を１０ｓｃｃｍから５０ｓｃｃｍに変えた場合である。対応する図９から図１２に示すように、Ａｒが低流量になるほどとマイクロトレンチが大きい（図９、図１０）Ａｒが高流量である図１１と図１２（条件１０、１１）ではマイクロトレンチは無い。さらに、条件１０、１１ではトレンチ角度もそれぞれ８４°、８３°と高く、本発明の目的を達成する。
条件１２と１３はＳＦ6流量を１０ｓｃｃｍから低流量（５ｓｃｃｍ）と高流量（１５ｓｃｃｍ）に変えた場合である。対応する図１３と図１４に示すようにＳＦ6流量を低流量にするとエッチレートは下がり、トレンチ角度も７８°に低下する。高流量にするとエッチレートは早くなり、トレンチ角度も８３°と高く、マイクロトレンチがわずかに発生する（０．０５μｍ）が、実質的に無しと言えるので、条件１３は本発明の目的を達成する。
条件１４から条件１６はＯ2流量を３．３ｓｃｃｍから低流量（０ｓｃｃｍおよび１ｓｃｃｍ））と高流量（７ｓｃｃｍ）にした場合である。対応する図１５から図１７に示すようにＯ2流量を低流量（０ｓｃｃｍ）にするとトレンチ角度は垂直に近くなり、高流量になると角度は低下することがわかる。エッチング条件１４、１５（図１５、図１６）のエッチング条件にするとトレンチ角度が８７°と８５°以上であってマイクロトレンチの発生も無く、優れていることを示している。条件１４、１５は本発明の目的を達成する。
【００１６】
表１の条件１から条件１６の中でエッチングレートが０．７μｍ／分以上の場合は高速エッチングという点で望ましいがマイクロトレンチが発生してしまいトレンチ型デバイスに使うトレンチエッチングとしては問題があり、実用性が無い。特にエッチングレートが１μｍ／分以上に高速になるとマイクロトレンチは０．４μｍ以上発生してしまう。従って、エッチングレートは０．７μｍ／分以下にすることが必要である。
次に、表１の条件１から条件１６の結果をもとに、マイクロトレンチの発生が無く、且つエッチングレートが０．７μｍ／分以下になるように条件を調整しながら、トレンチ角度をできるだけ高角度にする条件範囲を調べるために、条件１７では最もトレンチ角度が低角度になるような条件でエッチングし、条件１８では最も角度が垂直になるようにエッチングした。
前述のような観点で、エッチング条件を絞り込んだエッチング条件１７、１８、１９について、それぞれエッチングレート(μｍ／分)、選択比（ＳｉＣ基板エッチング深さ／ＳｉＯ2膜マスクのエッチング減厚分の比）、マイクロトレンチ量（深さμｍ）、トレンチ角度（°）との関係を下記表２にまとめた。
【００１７】
【表２】
0005309587.tif 000003
【００１８】
表２の結果から最もトレンチ角が垂直に近くなるような条件１８、条件１９を行うとトレンチ角度はそれぞれ８８°、８６°になった。条件１８、１９はマイクロトレンチの発生も無いので、本発明の目的を達成する。
次に、トレンチ側壁角度はチャネルの電子移動度に影響を与えるので、前記表１と表２に示すエッチング条件からトレンチ側壁角度が７５°、８１°、８６°となる条件（順に条件１７、条件７、条件１９）を選んで作製したトレンチ型ＭＯＳＦＥＴについて、そのチャネルの電子移動度を測定した結果を下記表３に示す。
【００１９】
【表３】
0005309587.tif 000004
【００２０】
表３から、トレンチ側壁角度が７５°になる条件１７では移動度は１５ｃｍ2／Ｖｓと小さく、実用上好ましくない。また、表３から、トレンチ角度が垂直に近いほど電子移動度は高くなると共に、この電子移動度はトレンチ角度による影響を非常に強く受けることも示している。従って、トレンチ角度は可能であれば、９０°にすることが望ましいが、実際にはトレンチ角度を９０°にすることは極めて困難である。そこで、実用的にはチャネル移動度は２５ｃｍ2／Ｖｓ以上ならば使用できるので、トレンチ角度を８１°以上にすることを本発明の目的とした。トレンチ角度は８５°がより好ましいことはいうまでもない。表３から本発明の目的のトレンチ角度８１°以上を満たすものはエッチング条件７と条件１９である。そこで、エッチング条件１９によってトレンチ型ＭＯＳＦＥＴを試作して得られたトレンチを示す図１８の電子顕微鏡写真断面図から測定すると、トレンチ深さ３．２μｍ、トレンチ幅は３．４μｍであると共に、トレンチ底コーナーが適度にラウンドしたトレンチ形状が電界緩和の観点から好ましいことが分かる。同様の観点でトレンチ角度が８１°以上にできる他のエッチング条件は、表１、表２から条件４、１０、１１、１３、１４、１５、１８である。
これらのエッチング条件４、７、１０、１１、１３、１４、１５、１８、１９から、エッチング条件をまとめると、ＩＣＰ生成電力を５００Ｗから６００Ｗ、このＩＣＰ電力に対してＲＦバイアス電力を１．５％以下にして、圧力を２．５Ｐａから２．７Ｐａの範囲内でＳＦ6とＯ2とＡｒの流量比をＳＦ6ガスの流量に対してＯ2ガス量を０％から３３％までの範囲、ＡｒをＳＦ6流量の２．５倍から５．０倍の流量の範囲となる。この範囲にエッチング条件を制御することで、エッチングレートが高速でエッチングすることができ、マイクロトレンチの発生が無く、トレンチ角度を８１°以上に制御することができる。
また、前記エッチング条件のうち、特にエッチング条件１４、１５、１８、１９ではトレンチ角度を８５°以上に高くすることができ、チャネル移動度をより大きくすることができるので好ましい。また、選択比が通常のＳｉＯ2膜マスクを用いた場合（従来の選択比２から３）より同等以上に高い２．９から６．０の選択比にできる。また、前記エッチング条件についても、０．６１μｍ／分乃至０．８４μｍ／分のエッチングレートを得ることができる。
【００２１】
さらに、ＳｉＣ基板を用いたダイオードやＭＯＳＦＥＴなどのパワーデバイスの製造プロセスに前述のエッチング条件４、７、１０、１１、１３、１４、１５、１８、１９を適用して、必要なメサ表面やトレンチゲートを形成すると耐圧が高いデバイスを作製できる。以下、実施例２で、前記エッチング条件を具体的なＭＯＳ型半導体装置のトレンチゲートプロセスに適用する場合について説明する。
【実施例２】
【００２２】
本発明の実施例２にかかる縦型トレンチＭＯＳＦＥＴの要部断面図を図１９に示す。図１９に示すように、｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板４０の一方の主面にｎ型フィールドストッピング層４１、ｎ型耐圧層４２、ｎ型電流広がり層５２およびｐ型ボディー層４５が順次積層されている。ｐ型ボディー層４５の上には、ｎ+型ソースコンタクト領域４８とこれに隣接してｐ+型ボディーコンタクト領域４６が設けられている。
トレンチ４４は、ｎ+型ソースコンタクト領域４８とｐ型ボディー層４５とｎ型電流広
がり層５２を貫通してｎ型耐圧層４２に達している。トレンチ４４の側壁面および底面はゲート酸化膜５１により覆われている。トレンチ４４内の、ゲート酸化膜５１の内側には、ゲート電極４３が埋め込まれている。ゲート電極４３の上側は、層間絶縁膜５０により覆われている。ソース電極４７はｎ+型ソースコンタクト領域４８とｐ+型ボディーコンタクト領域４６の両方にオーミック接触している。ｎ+型４Ｈ−ＳｉＣ基板４０の他方の主面にはドレイン電極４９がオーミック接触している。
なお、ｎ型フィールドストッピング層４１とｎ型電流広がり層５２はなくてもよい。
次に、図１９に示すデバイスの作製手順を説明する。まず、（０００−１）C８度オフ面と（０００１）Si８度オフ面（ドナー密度：１×１０18ｃｍ-3以上、オフ方向：［１１−２０］方向）を主面とするｎ+型４Ｈ−ＳｉＣ基板４０を用意する。
【００２３】
このｎ+型４Ｈ−ＳｉＣ基板４０に、例えば、約２μｍの厚さのｎ型フィールドストッ
ピング層４１（ドナー密度：０．５〜１０×１０17ｃｍ-3）、約１０μｍの厚さのｎ型耐圧層４２（ドナー密度：約１×１０16ｃｍ-3）、約０．４μｍの厚さのｎ型電流広がり層５２（ドナー密度：約１×１０17ｃｍ-3）および約２μｍの厚さのｐ型ボディー層４５（アクセプタ密度：２×１０17ｃｍ-3）を順次エピタキシャル成長させ、さらにその上にｐ+型ボディーコンタクト領域４６となるｐ+型半導体層（アクセプタ密度：５×１０19ｃｍ-3以上）を約０．３μｍの厚さにエピタキシャル成長させる。
ここで、上述した各層の厚さおよびドーピング密度は一例であり、それらの値は、耐圧などの特性および許容すべきプロセス誤差に基づいて、適切に設計される。また、いずれの層も均一なドーピング密度である必要はなく、成膜方向に沿ってドーピング密度が変化していてもよい。
上述した各層のエピタキシャル成長に続いて、ＴＥＯＳ（Ｔｅｔｒａ  ＥｔｙｌＯｘｙ  Ｓｉｌｉｃａｔｅ）を原料ガスに用いてプラズマＣＶＤを行い、ＳｉＯ2を例えば約３．５μｍの厚さに堆積する。次いで、フォトリソグラフィ工程を行ってフォトレジストマスクパターンを形成し、ＣＨＦ3を原料ガスとするＣＣＰプラズマエッチングを行ってＳｉＯ2のマスクパターンを形成する。そして、Ｏ2プラズマにより、ＳｉＯ2のエッチング中に生成された堆積物とフォトレジストを除去して、イオン注入用のＳｉＯ2マスクとする。その後、例えば１２００℃のウェット雰囲気で３０分間の熱酸化を行い、スクリーン酸化膜を形成する。
【００２４】
次いで、試料を例えば８００℃に加熱した状態で、ｐ+型エピタキシャル成長層の表面から例えば０．４５μｍまでの深さに、平均密度が例えば２×１０20ｃｍ-3のボックスプロファイルとなるように、リンをイオン注入する。例えばＡｒ雰囲気中で約１６００℃に３０分間保持し、注入されたリンを活性化して、ｎ+型ソースコンタクト領域４８を形成する。
次いで、トレンチ４４を形成する。トレンチエッチングの条件は前記エッチング条件１８を用いた。すなわち、ＩＣＰプラズマを生成する電力を６００Ｗ、ＲＦバイアス電力を９Ｗとし、エッチングガス流量はＳＦ6を１０ｓｃｃｍ、Ｏ2を無し、Ａｒを４３ｓｃｃｍで圧力を２．７Ｐａの条件で、プラズマエッチングし、図１８に示すようなトレンチ深さ３．２μｍ、トレンチ幅は３．４μｍ、トレンチ角は８８度のトレンチ４４を形成した。
続いて、ＳｉＯ2膜からなるプラズマエッチング用のマスクを除去する。その後、ゲート酸化膜５１を形成する。ゲート酸化膜５１の形成に続いて、例えば高濃度にリンドープしたポリシリコンを堆積する。そして、トレンチ４４の外側のポリシリコンをエッチバックして除去することによって、ゲート電極４３を形成する。続いて、熱ＣＶＤ法等によりおもて面の全面にＳｉＯ2膜を堆積して層間絶縁膜５０とする。
【００２５】
次いで、おもて面をフォトレジストで被覆し、バッファードフッ酸に浸して裏面の酸化膜を除去する。そして、裏面に例えばＮｉをスパッタにより成膜する。続いて、おもて面のフォトレジストを除去し、フォトリソグラフィ工程によりソースコンタクトホール形成用のマスクを形成する。そして、バッファードフッ酸により層間絶縁膜５０にソースコンタクトホールを形成する。
続いて、おもて面に例えばＮｉをスパッタにより成膜してパターニングする。その後、裏面およびおもて面に対して同時に、例えばＡｒ雰囲気中で１０００℃、３０分間のアニールを行って、ドレイン電極４９およびソース電極４７とする。
次いで、フォトリソグラフィ工程によりゲートコンタクトホール形成用のマスクを形成し、バッファードフッ酸によりゲートコンタクトホールを形成する。そして、たとえば、おもて面にＡｌをスパッタにより成膜してパターニングし、Ａｒ雰囲気中で４５０℃、５分間のアニールを行って、ゲート取り出し電極とすると、本発明の実施例２にかかる縦型トレンチＭＯＳＦＥＴが完成する。
【図面の簡単な説明】
【００２６】
【図１】シリコン酸化膜マスクパターンの断面図である。
【図２】条件１でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図３】条件２でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図４】条件３でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図５】条件４でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図６】条件５でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図７】条件６でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図８】条件７でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図９】条件８でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１０】条件９でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１１】条件１０でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１２】条件１１でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１３】条件１２でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１４】条件１３でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１５】条件１４でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１６】条件１５でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１７】条件１６でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１８】条件１９でエッチングしたトレンチの電子顕微鏡写真断面図である。
【図１９】本発明にかかる方法を用いて作製されたトレンチ型ＭＯＳＦＥＴの要部断面図である。
【符号の説明】
【００２７】
１      ＳｉＣ基板
２      ＳｉＯ2膜マスク
３      ＳｉＯ2膜マスクのエッチング角度
４      トレンチ
５      マイクロトレンチ量（深さ）
６      トレンチ角度
７      トレンチ深さ
４０    ＳｉＣ基板
４１    フィールドストッピング層
４２    ｎ型耐圧層
４３    ゲート電極
４４    トレンチ
４５    ｐ型ボディー層
４６    ｐ+型ボディーコンタクト領域
４７    ソース電極
４８    ｎ+型ソースコンタクト領域
４９    ドレイン電極
５０    層間絶縁膜
５１    ゲート酸化膜
５２    ｎ型電流広がり層。
【図１】
0005309587.tif 000005
【図２】
0005309587.tif 000006
【図３】
0005309587.tif 000007
【図４】
0005309587.tif 000008
【図５】
0005309587.tif 000009
【図６】
0005309587.tif 000010
【図７】
0005309587.tif 000011
【図８】
0005309587.tif 000012
【図９】
0005309587.tif 000013
【図１０】
0005309587.tif 000014
【図１１】
0005309587.tif 000015
【図１２】
0005309587.tif 000016
【図１３】
0005309587.tif 000017
【図１４】
0005309587.tif 000018
【図１５】
0005309587.tif 000019
【図１６】
0005309587.tif 000020
【図１７】
0005309587.tif 000021
【図１８】
0005309587.tif 000022
【図１９】
0005309587.tif 000023