(57)【特許請求の範囲】
【請求項１】
所定の等しいピッチで磁極を交互に反転配置した環状もしくは直線状の磁束発生源と組み合わされる位置検出装置であって、
所定の間隔をおいて配置された２個のホール素子と、
前記２個のそれぞれのホール素子の感磁部上に当該感磁部を覆うように配置された保護膜と、
当該保護膜上に配置され、前記２個のホール素子の前記感磁部を覆うように配置された薄膜状磁性板と、
前記２つのホール素子の各出力の和の信号を生成する第１の回路と、
前記２つのホール素子の各出力の差の信号を生成する第２の回路と、
を備えることを特徴とする位置検出装置。
【請求項２】
前記第１の回路の出力信号を所定のシュミット・レベルと比較し、比較結果を出力する第１のシュミット回路と、
前記第２の回路の出力信号を所定のシュミット・レベルと比較し、比較結果を出力する第２のシュミット回路と、
を備えることを特徴とする請求項１に記載の位置検出装置。
【請求項３】
前記第１のシュミット回路の出力と前記第２のシュミット回路の出力から方向に関する出力を生成する方向出力回路を備えることを特徴とする請求項２に記載の位置検出装置。
【請求項４】
前記第１のシュミット回路と前記第２のシュミット回路の出力を入力し、これらの入力の排他的ＯＲ出力を生成するパルス出力回路を備えることを特徴とする請求項３に記載の位置検出装置。
【請求項５】
前記第１の回路の出力信号と前記第２の回路の出力信号から方向に関する出力を生成する方向出力回路を備えることを特徴とする請求項１に記載の位置検出装置。
【請求項６】
前記薄膜状磁性板の前記感磁部を覆う部分のそれぞれは、帯形状の前記薄膜状磁性板の対抗する端部であることを特徴とする請求項１から５のいずれかに記載の位置検出装置。
【請求項７】
前記薄膜状磁性板の前記感磁部を覆う部分のそれぞれは、２つのホール素子の中間点で、２つのホール素子を結ぶ直線に直交する方向で、分断されていることを特徴とする請求項１から５のいずれかに記載の位置検出装置。
【請求項８】
前記２個のホール素子と、前記第１および第２の回路と、前記第１および第２のシュミット回路と、前記方向出力回路と、前記パルス出力回路は、１つの基板上に形成されていることを特徴とする請求項４に記載の位置検出装置。
【請求項９】
前記２個のホール素子と、前記第１および第２の回路と、前記第１および第２のシュミット回路と、前記方向出力回路と、前記パルス出力回路は、１つの外囲器に収められていることを特徴とする請求項４に記載の位置検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、産業機械・自動車等の機械製品や、携帯情報端末のジョグダイヤルなどの回転または直動位置検出装置に関する。
【背景技術】
【０００２】
所定の等しいピッチで磁極が交互に反転するように着磁されたリングやリニア・スケールと磁気センサを対向させておき、リングと磁気センサの相対回転またはリニア・スケールと磁気センサの相対移動に伴い、センサ部で変化する、センサを貫通する方向の磁束密度をホール出力電圧に変換し、変換されたアナログ信号をさらにシュミット回路などを介してパルス出力する、ロータリまたはリニア・パルス・エンコーダが良く知られている（例えば、非特許文献１参照）。ここで、上述したリニア・スケールは、半径無限大の交番着磁リングの一部と考えられるから、以下では、ロータリ・パルス・エンコーダを例にとり、説明する。
【０００３】
図３は、従来のロータリ・パルス・エンコーダの一例を示した図である。符号１１は、所定の等しいピッチで磁極が交互に反転するように着磁されたリングであり、符号１２および１３は、その近傍に配置された磁気センサとしてのホールＩＣである。ここで、回転角度または回転速度の検知のためには、パルス数をカウントするだけでよく、この場合は、センサは１個のみが使用される。図４は、このような場合に使用されるホールＩＣのブロック図であり、ホール素子２１、アンプ２２、シュミット回路２３、ドライバが一体化されている。このようなホールＩＣは、広く用いられている。
【０００４】
図３において、ホール素子１２および１３が示され、有る時点で、ホ−ルＩＣ１２はＳ極の中央部、ホールＩＣ１３は、磁極の境界部に配置されているように描かれている。このような着磁リング１１に対するホールＩＣの配置は、回転方向を検出する場合の構成を示している。この場合について図６を使用してさらに説明する。図６は、着磁リングとセンサの位置関係およびセンサの受ける磁束密度との関係をわかりやすく説明する図であり、着磁されたリングを直線的に描いている。図６に示すように少なくとも２個のセンサ（符号１２および１３で示すセンサＡおよびセンサＢ）を、例えば、着磁リングのピッチの半分の間隔をもって配置し、どちらかのセンサの出力の立ち上がりまたは立下りでトリガをかけて他方のセンサの出力を見ることで、回転方向を検知することもできる。
【０００５】
図７は、図６におけるセンサＡ及びＢが、着磁リング１１に対して、相対的に一定の速度であるいは一定の角速度で、移動あるいは回転した場合の、センサＡ及びＢの相対移動に伴って、センサＡおよびＢ内のホール素子が検出する磁束密度の変化を示す図である。ここで、ｔ＝０のポイントは、例えば、図６に示す着磁リングのピッチとセンサとの位置関係を示している。例えば、センサＡは、どちらの方向に回転しても、ｔ＝０の時点では、Ｎ極の中央にあるために、検出磁束が減少することになる。一方、センサＢは、ｔ＝０の時点では磁極の境界部にあるため、移動方向によっては、Ｎ極側またはＳ極側に移動することになる。Ｎ極に向かう場合は、センサＡがｔ＝０の時点で受けている磁束を受けるように変化し、Ｓ極に向かう場合は、その逆に変化することになる。
【０００６】
図７において、正方向移動時には、センサＡの出力の立ち下がり時点のセンサＢの出力は、ｌｏｗであり、逆方向移動時ではｈｉｇｈとなることを示している。
【０００７】
ここで、２個のセンサの間隔は、その出力信号の位相差が電気角にしてπ／２となることが好ましい。この場合、センサＡおよびＢの配置は、着磁リングのピッチに依存することになる。また、位相差がπ／２の場合には、２個のセンサの出力状態の排他的論理和を取ることで、パルス数をセンサが１個の場合の２倍にすることができ、同一の着磁リングを使用する場合でも、１個のセンサの出力のみを使用する場合に較べて、検出分解能を倍増させることもできる。この場合、理想的には、着磁リングのそれぞれの着磁の大きさおよび回転方向の寸法が等しく、２つのセンサの受ける磁束変化が、位相のみが異なるだけで等しいことが求められる。この場合に、上述の排他的論理和の出力のデューティー比は１：１となり、一定の周期になることになる。
【０００８】
【非特許文献１】旭化成電子（株）ホールＩＣカタログ  １９９９．７．１−９６３０３ＨＥ版  Ｐ３，Ｐ６参照
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、２個のセンサを、着磁リングのピッチに依存する所定の間隔をもって別個に着磁リングに対向して配置させることは、殊に着磁リングのピッチが狭い場合には、実装位置ずれの影響が相対的に大きくなり、検出精度を上げることが困難である。すなわち、ピッチが狭くなるため、電気角π／２に相当する機械角が小さくなる結果、２個のセンサの機械的位置のばらつきが、電気角位相差に対してより大きく影響するようになったり、リングとの距離によって、２個のセンサの最適な間隔が変わることを意味する。
【００１０】
これらの問題を解決するために、２個のセンサを同一の基板上に所定の間隔をもって形成したり、特性の揃った２個のセンサを、同一のリードフレーム上に所定の間隔をもって形成し、１個のパッケージに封止したりすることができる。しかしながら、検出対象である着磁リングの大きさや着磁ピッチはまちまちであり、そのためピッチが違う着磁リングを精度よく検出するためには、着磁リングに依存して、あるいはそれとの間隔に応じて２個のセンサの間隔を変える必要があった。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、２個の素子の感度ばらつきや実装位置ずれにより位相差がずれること、ロータの着磁ピッチが変わるたびにセンサの実装間隔を変えなければならないこと、を解決した位置検出装置を提供することであり、すなわち、回転ロータの着磁ピッチやそれとの間隔に依存しない位置検出装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、このような目的を達成するために、請求項１は、所定の等しいピッチで磁極を交互に反転配置した環状もしくは直線状の磁束発生源と組み合わされる位置検出装置であって、所定の間隔をおいて配置された２個のホール素子と、前記２個のそれぞれのホール素子の感磁部上に当該感磁部を覆うように配置された保護膜と、当該保護膜上に配置され、前記２個のホール素子の前記感磁部を覆うように配置された薄膜状磁性板と、前記２つのホール素子の各出力の和の信号を生成する第１の回路と、前記２つのホール素子の各出力の差の信号を生成する第２の回路とを備えることを特徴とするものである。
また、請求項２に記載の発明は、請求項１に記載の位置検出装置であって、前記第１の回路の出力信号を所定のシュミット・レベルと比較し、比較結果を出力する第１のシュミット回路と、前記第２の回路の出力信号を所定のシュミット・レベルと比較し、比較結果を出力する第２のシュミット回路とを備えることを特徴とするものである。
また、請求項３に記載の発明は、請求項２に記載の位置検出装置であって、前記第１のシュミット回路の出力と前記第２のシュミット回路の出力から方向に関する出力を生成する方向出力回路を備えることを特徴とするものである。
また、請求項４に記載の発明は、請求項３に記載の位置検出装置であって、前記第１のシュミット回路と前記第２のシュミット回路の出力を入力し、これらの入力の排他的ＯＲ出力を生成するパルス出力回路を備えることを特徴とするものである。
また、請求項５に記載の発明は、請求項１に記載の位置検出装置であって、前記第１の回路の出力信号と前記第２の回路の出力信号から方向に関する出力を生成する方向出力回路を備えることを特徴とするものである。
【００１３】
また、請求項６に記載の発明は、請求項１から５のいずれかに記載の位置検出装置であって、前記薄膜状磁性板の前記感磁部を覆う部分のそれぞれは、帯形状の前記薄膜状磁性板の対抗する端部であることを特徴とするものである。
【００１４】
また、請求項７に記載の発明は、請求項１から５のいずれかに記載の位置検出装置であって、前記薄膜状磁性板の前記感磁部を覆う部分のそれぞれは、２つのホール素子の中間点で、２つのホール素子を結ぶ直線に直交する方向で、分断されていることを特徴とするものである。
【００１６】
また、請求項８に記載の発明は、請求項４に記載の位置検出装置であって、前記２個のホール素子と、前記第１および第２の回路と、前記第１および第２のシュミット回路と、前記方向出力回路と、前記パルス出力回路は、１つの基板上に形成されていることを特徴とするものである。
【００１７】
また、請求項９に記載の発明は、請求項４に記載の位置検出装置であって、前記２個のホール素子と、前記第１および第２の回路と、前記第１および第２のシュミット回路と、前記方向出力回路と、前記パルス出力回路は、１つの外囲器に収められていることを特徴とするものである。
【発明の効果】
【００１８】
本発明の位置検出装置によれば、着磁リングと組み合わせる場合に、その着磁ピッチに、あるいはそれとの間隔に依存することなく、回転方向に依存性のある２つの信号をπ／２の位相差で正確に検出することが可能となる。また、２個のホール素子の近傍に磁性板を備え、且つ２個のホール素子の出力の和・差を用いるため、ホール素子の感度が２倍になったのと等価な効果が得られ、これにより、従来よりも小型で、センサの実装間隔（位置）の制約もなく、かつ精度の高い回転位置検出が可能な位置検出装置とすることができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図１Ａは、本発明の第１の実施形態のホールＩＣと着磁リングの関係を説明する図であり、図１Ｂは、図１ＡにおけるホールＩＣの平面を説明する図である。なお、この図１Ａおよび図１Ｂは、拡大図ではなく、着磁リングとホールＩＣの寸法の相対関係を表すことを意図していない。このホールＩＣでは、Ｓｉ基板上に２個のホール素子を離して形成し、その上部に保護膜をつけた後、２個のホール素子を端部でオーバーラップするように、長方形状にめっきでＮｉ−Ｆｅ合金からなる薄膜磁性板１４が形成されている。図１Ｂに示す面が、磁極の円周面に平行に配置される面であり、ホール素子１２および１３は、図１Ｂに示す面に垂直方向の磁束密度を検出する。２つのホール素子は、図１Ａにおいて、回転方向に沿った直線上に位置するように、ホールＩＣは方向付けされる。
【００２０】
なお、図１１に示すように、図１Ｂに示す面が、磁極の円周面に垂直に配置される面としてもよい。この場合でも、ホール素子１２および１３は、図１Ｂに示す面に垂直方向の磁束密度を検出する。この場合も、２つのホール素子は、図１Ａにおいて、回転方向に沿った直線上に位置するように、ホールＩＣは方向付けされる。
【００２１】
図１Ｂにおいて、磁性板１４は、ホール素子の感磁部を覆うことが可能な幅を有する帯形状を有し、一つの帯形状の対抗する端部にホール素子の感磁部が位置するように配置される。
【００２２】
図５は、同じＳｉ基板上に形成されたホール素子以外の回路を示しているブロック図である。図５のブロック図において、符号２１は、ホール素子、符号２２は、増幅器、符号２５は加算回路、符号２６は減算回路、符号２３および２４は、所定のシュミット・レベルを有するシュミット回路、符号２７は方向出力回路、符号２８はＸＯＲ回路である。
【００２３】
ここで、シュミット回路２３および２４は、単一のリファレンスレベルを有するコンパレータと異なり、出力状態によって、その出力を変化させる入力レベル（シュミット・レベル）が異なっており、入出力特性にはヒステリシス特性を有している。加算回路や減算回路出力にノイズが含まれ、これによって、方向出力やパルス出力に誤った出力が出力されないようにするために、シュミット回路が使用されている。加算回路や減算回路出力を、フィルタを通して、シュミット回路に入力することも考えられる。
【００２４】
シュミット回路２３および２４の出力は、方向性出力回路２７に接続される。方向性出力回路２７は、シュミット回路２３の出力信号の立ち上がりエッジまたは立下りエッジでシュミット回路２４の出力を観測しており、立ち上がりでシュミット回路２４の出力がＬレベル、または立下りでシュミット回路２４の出力がＨレベルであれば、例えば、Ｈ信号を出力する。また立ち上がりでシュミット回路２４の出力がＨレベル、または立下りでシュミット回路２４の出力がＬレベルであれば、例えば、Ｌ信号を出力する。これにより、方向出力回路２７は、回転方向を出力していることになる。また、シュミット回路２３とシュミット回路２４の信号の排他的論理和のパルス出力は、回転パルス出力として使用される。
【００２５】
ここで、図１Ａ、図１Ｂおよび図５に示す本発明の位置検出装置について以下に考察する。
【００２６】
まず、着磁リングの磁極の周囲の磁界分布に着目する。ここで、着磁リングの円周面に平行な、回転方向をＸ方向とし、この円周面に垂直な方向をＺ方向とする。図６に示すように、着磁リングとホール素子の相対移動に伴い、ホール素子１３が検出可能な、図１Ｂに示す平面に垂直な（着磁リングの円周面に垂直な）磁束密度Ｂｚは、正弦波状に変化する。通常の強磁性薄膜磁気抵抗素子による回転検出に使われる信号に変換されるのは、この磁束密度Ｂｚの変化である。一方、この磁束密度Ｂｚと直交するＸ方向の磁束密度成分Ｂｘに着目すると、これも略正弦波状に変化している。
【００２７】
図８は、磁界シミュレーションにより計算した、着時リングとの相対移動に対するＢｚとＢｘの変化を示す。Ｂｘは（一般にはその尖頭値こそＢｚと異なるものの）Ｂｚとπ／２の位相差をもって変化していることがわかる。ここで、周期は、着磁リングのピッチの回転に相当する。ＢｚおよびＢｘの双方のゼロクロス点は、正確にπ／２の位相差をもっているから、着磁リングにより発生するＢｚとＢｘのゼロクロス位置を同時に検出することができれば、電気角の位相差がπ／２である２つの信号を出力することができることになる。なお、実際には、ゼロクロス・コンパレータでは、回路や周辺の電気的・磁気的ノイズにより、出力にばたつきが発生することがあるため、所定のヒステリシス特性をもったシュミット回路を使用することになる。
【００２８】
さらにＢｚとＢｘの位相関係は、回転方向に依存するため、２つの信号のどちらの位相が進んでいるかを検知することで、回転方向を検知することができる。位相の検出はシュミット回路により整形された波形において、一方の相の立ち上がりまたは立下りで、他相の波形のレベルを見ることで行うことができる。以下にＢｚとＢｘを検出する原理を述べる。
【００２９】
まず、Ｂｘを取り出す方法として、磁束を検知するために前記の磁極に対向して配置された２個のホール素子と、該２個のホール素子の感磁部間を橋渡しするように配置した磁性板を組み合わせることを考える。
【００３０】
図１０は、図１Ａに示す磁性板１４に対して、Ｘ方向に磁界を印加した場合、この磁性板付近に誘起される磁力線の様子を示す図である。ここで横軸はＸ方向であり、縦軸はＺ方向である。この磁性板１４の両端部では、磁力線が磁性板１４に吸い込まれているが、これは、この部分でＺ方向の磁束密度が発生している、言い換えるとＸ方向に印加した磁束密度Ｂｘが、Ｚ方向の磁束密度Ｂｚｘに変換されていることを意味する。変換されたＺ方向の磁束密度Ｂｚｘは、磁性体の形状・磁性体からの相対位置の関数を係数として、Ｂｘに比例する。また、磁性板の右端部・左端部では、磁界の対称性からＢｚｘの分布も対称となり、磁性板からの垂直距離が等しく、水平方向に対称な位置では、符号が異なり等しい絶対値をもつ。したがって磁性体１４の両端部付近にホール素子を配置し、双方のホール素子の出力信号の差を取ることで、Ｘ方向磁束密度Ｂｘに比例した信号を取り出すことができる。この時、もしＺ方向磁束密度ＢｚとＢｚｘが重畳された信号が得られたとしても、２つのホール素子に印加されるＢｚは、磁性板１４の存在により、大きさ・極性共に同じとなるはずであるから、あるいは同じとなるように構成することにより、双方のホール素子の出力信号の差を取ることで、このＢｚの影響はキャンセルされることになる。
【００３１】
一方、２つのホール素子の出力電圧の和を取ることで、Ｂｚｘの影響をキャンセルしながら、Ｂｚに比例した信号を得ることができる。
【００３２】
言い換えれば、双方のホール素子の出力信号の差を取ることで、図８に示したＢｘに比例した信号を得ることが可能であり、また２つのホール素子の出力電圧の和を取ることでＢｚに比例した信号を得ることが可能である。したがって、本発明におけるホールＩＣは、着磁リングのピッチとは無関係に、言い換えれば本発明のホールＩＣの２つのホール素子間の距離と着磁リングのピッチの関係とは独立に、例えば、図６に示したホール素子ＡおよびＢの出力信号に相当する信号を作り出すことができる。
【００３３】
ここでＢｚｘを大きなレベルで取り出すためには、磁性体１４のアスペクト比が大きく、また、感磁部と磁性体１４の間のＺ方向の距離が近いことが好ましい。そのため、磁性体１４の平面形状は長方形もしくは長楕円形であることが好ましく、また、磁性体１４と感磁部（ホール素子１２および１３）との位置関係は、各ホール素子そのものに印加される磁束密度を均一にさせるためには、磁性体が感磁部を全て包み込むような形状であることが好ましい。
【００３４】
また、ＢｚとＢｘを同じ点で見るためには、２つのホール素子の間隔が小さい方が好ましいことはいうまでもない。
【００３５】
以上に考察したように、図１Ａ、図１Ｂおよび図５に示す位置検出装置により得られた２つの信号、例えば、前記２つのホール素子の各出力の差の信号と、前記２つのホール素子の各出力の和の信号は、着磁リングの着磁ピッチや、着磁リングとホール素子の間隔に関わらず、正確にπ／２の位相差をもっているため、２個の信号の排他的論理和を取ることで、１回転あたりのパルス数を、正確に１：１のデューティー比で倍にすることができる。すなわち、分解能を倍にすることができる。
【００３６】
図９は、この関係を示す図であり、図７と同じ条件の場合を示す図である。基本的には、図７と同じ結果を得ることができることを示している。
【００３７】
なお、ホール素子と集積回路は１つの基板上に形成されていることが望ましいが、化合物半導体基板上に形成された２個のホール素子上に磁性板を形成して１つの個片とし、別のＳｉなどに形成した集積回路と電気的に接合する構造でも構わない。また、これらが、１つの外囲器に収められている構造とすることもできる。
【００３８】
（第２の実施形態）
図２は、本発明の第２の実施形態のホールＩＣの主要部を示す図である。この図は、図１Ｂと同じ視点からの図である。このホールＩＣでは、Ｓｉ基板上に２個のホール素子を近接して形成し、保護膜をつけた後、２個のホール素子の間にギャップを有するように２分割され、かつ各片が各ホール素子をオーバーラップするように、長方形状にめっきでＮｉ−Ｆｅ合金からなる薄膜磁性板が形成されている。この図では、周辺の磁束をホール素子に集中させる目的で、磁性体１４の平面形状を、対抗するホール素子と反対側で、２つのホール素子を通る直線に垂直な方向の幅を大きくし、ホール素子が配置される付近の幅を絞りこんでいる。この構成でも、図１Ｂにおけるのと同様の効果を得ることができる。
【００３９】
なお、本発明の位置検出装置（ホールＩＣ）において、上述した考察から、２つのホール素子の間の距離Ｗは、組み合わせる着磁リングの磁極のピッチＰよりも小さいことが望ましいことが理解されよう。理想的には、Ｗ≪Ｐであることが望ましいことになる。同じようなことが、図２における２つの薄膜磁性板の、２つのホール素子を通る直線方向の長さについても言えることになる。言い換えれば、図２における２つの薄膜磁性板の底辺間の距離は、着磁リングの磁極のピッチＰよりも小さいこと、好ましくは、より小さいことが望まれる。
【００４０】
本発明の特徴ある構成により、２つのホール素子の間隔が着磁リングの磁極のピッチＰよりも小さいにも関わらず、２つのホール素子の出力信号の差の信号を感度良く取り出すことができる。
【産業上の利用可能性】
【００４１】
本発明は、産業機械・自動車等の機械製品はもとより、小型・薄型・低電力消費が不可欠である携帯情報端末のジョグダイヤルなどの回転または直動位置検出装置に適用できる。
【図面の簡単な説明】
【００４２】
【図１Ａ】本発明の第１の実施形態のホールＩＣと着磁リングの関係を説明する図である。
【図１Ｂ】図１ＡにおけるホールＩＣの平面を説明する図である。
【図２】本発明の、第２の実施形態におけるホールＩＣの主要部を示す図である。
【図３】従来の技術の一例を示した説明図である。
【図４】図２に示す例に使用されるホールＩＣのブロック図の例を示す図である。
【図５】本発明の実施形態における集積回路の一例を示したブロック図である。
【図６】着磁リングとその表面付近の磁束密度の分布、及び従来の技術の一例を示した説明図である。
【図７】図６において、着磁リングの回転方向と、２つのホールＩＣの出力の変化を示した説明図である。
【図８】着磁リングの表面付近の、Ｚ方向とＸ方向の磁束密度のシミュレーションによる計算値である。
【図９】本発明における、着磁リングの回転方向とＢｘ検知出力・Ｂｚ検知出力の変化を示した説明図である。
【図１０】Ｘ方向に平行方向の一様磁束密度場内の、磁性板近傍の磁力線を、シミュレーションにより計算した結果をＸ軸とＺ軸を含む面で示した図である。
【図１１】本発明の、第１の実施形態におけるホールＩＣの主要部を示す別の図である。
【符号の説明】
【００４３】
１１    着磁リング
１２，１３    ホール素子
１４    磁性板
１５    基板
１６    電極
２１    ホール素子
２２    増幅器
２３，２４    シュミット回路
２５    加算回路
２６    減算回路
２７    論理回路
２８    論理回路
【図１Ａ】
0005245114.tif 000002
【図１Ｂ】
0005245114.tif 000003
【図２】
0005245114.tif 000004
【図３】
0005245114.tif 000005
【図４】
0005245114.tif 000006
【図５】
0005245114.tif 000007
【図６】
0005245114.tif 000008
【図７】
0005245114.tif 000009
【図８】
0005245114.tif 000010
【図９】
0005245114.tif 000011
【図１０】
0005245114.tif 000012
【図１１】
0005245114.tif 000013