(57)【特許請求の範囲】
【請求項１】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、
前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、
１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第１電圧レベルとは異なる第２電圧レベルのステップ信号を供給することを特徴とする画像表示装置。
【請求項２】
前記各画素は、前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子を有し、
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第２電圧レベルのステップ信号を供給することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記各画素の前記駆動トランジスタの第２電極は、前記自発光素子の一端に接続され、
前記各画素の前記駆動トランジスタの前記第１電極には、点灯制御スイッチ素子を介して前記第１電源電圧が供給され、
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオンとして、前記全画素の前記駆動トランジスタのゲート電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第２電圧レベルのステップ信号を供給することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記各画素は、前記複数の信号線の中の対応する信号線と前記自発光素子の一端との間に接続されるプリチャージスイッチ素子を有し、
前記書込期間は、各表示ライン単位に、前記各画素にプリチャージ電圧を順次入力するプリチャージ期間と、前記各画素に画像信号を順次入力する画像信号書込期間とを有し、
前記プリチャージ期間に、前記各画素の前記プリチャージスイッチ素子と前記リセットスイッチ素子とをオンとして、前記駆動回路から前記各信号線に前記プリチャージ電圧を供給して、前記各画素の前記駆動トランジスタの制御電極に前記プリチャージ電圧を入力することを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記各画素は、前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子を有し、
前記プリチャージ期間に、前記各画素の前記プリチャージスイッチ素子と、前記点灯制御スイッチ素子と、前記リセットスイッチ素子とをオンとして、前記駆動回路から前記各信号線に前記プリチャージ電圧を供給して、前記各画素の前記駆動トランジスタの制御電極に前記プリチャージ電圧を入力することを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記ステップ信号生成回路は、前記ステップ信号の前記第１電圧レベルと前記第２電圧レベルのいずれか一方の電圧レベルと、前記ステップ信号の前記第１電圧レベルと前記第２電圧レベルのステップ幅を変更可能であることを特徴とする請求項１に記載の画像表示装置。
【請求項７】
前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、
前記自発光素子のカソード電極は、前記第２電源電圧に接続され、
前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第２電源電圧よりも低電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧が入力されることを特徴とする請求項１に記載の画像表示装置。
【請求項８】
前記駆動トランジスタは、ｎ型の電界効果トランジスタであり、
前記自発光素子のアノード電極は、前記第２電源電圧に接続され、
前記ステップ信号は、前記第１電圧レベルがＬｏｗレベル、前記第２電圧レベルがＨｉｇｈレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第２電源電圧よりも高電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧が入力されることを特徴とする請求項１に記載の画像表示装置。
【請求項９】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各画素にリファレンス電圧を入力する複数のリファレンス線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、
前記複数のリファレンス線の中の対応するリファレンス線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子とを有し、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、
１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の前半の期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極に所定の電圧を入力し、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リファレンススイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第１電圧レベルとは異なる第２電圧レベルのステップ信号を供給することを特徴とする画像表示装置。
【請求項１０】
前記ステップ信号生成回路は、前記ステップ信号の前記第１電圧レベルと前記第２電圧レベルのいずれか一方の電圧レベルと、前記ステップ信号の前記第１電圧レベルと前記第２電圧レベルのステップ幅を変更可能であることを特徴とする請求項９に記載の画像表示装置。
【請求項１１】
前記各画素は、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、
前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項９に記載の画像表示装置。
【請求項１２】
前記リセットスイッチ素子と前記点灯制御スイッチ素子とは、前記設定期間にオフとされることを特徴とする請求項１１に記載の画像表示装置。
【請求項１３】
前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、
前記自発光素子のカソード電極は、前記第２電源電圧に接続され、
前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第２電源電圧よりも低電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧が入力されることを特徴とする請求項９に記載の画像表示装置。
【請求項１４】
前記駆動トランジスタは、ｎ型の電界効果トランジスタであり、
前記自発光素子のアノード電極は、前記第２電源電圧に接続され、
前記ステップ信号は、前記第１電圧レベルがＬｏｗレベル、前記第２電圧レベルがＨｉｇｈレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第２電源電圧よりも高電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧が入力されることを特徴とする請求項９に記載の画像表示装置。
【請求項１５】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、
前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子のカソード電極は、第２電源電圧に接続される画像表示装置であって、
１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
電源回路と、
複数の電圧入力線とを有し、
前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子を有し、
前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第２電源電圧よりも低電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧よりも低電位の電圧を入力することを特徴とする画像表示装置。
【請求項１６】
前記信号線は、前記電圧入力線を兼用し、
前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されることを特徴とする請求項１５に記載の画像表示装置。
【請求項１７】
前記各画素は、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、
前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項１５に記載の画像表示装置。
【請求項１８】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、
前記駆動トランジスタは、ｎ型の電界効果トランジスタであり、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子のアノード電極は、第２電源電圧に接続される画像表示装置であって、
１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
電源回路と、
複数の電圧入力線とを有し、
前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子を有し、
前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第２電源電圧よりも高電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧よりも高電位の電圧を入力することを特徴とする画像表示装置。
【請求項１９】
前記信号線は、前記電圧入力線を兼用し、
前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されることを特徴とする請求項１８に記載の画像表示装置。
【請求項２０】
前記各画素は、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、
前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項１８に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。
【背景技術】
【０００２】
従来表示装置の主流であったＣＲＴに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ素子を用いた画像表示装置における、画像信号の画素への書き込み方式には、電圧プログラム方式と電流プログラム方式がある。書き込み速度の速い、電圧プログラム方式を用いた技術は、例えば、下記特許文献１、非特許文献１等に記載されている。
前述の特許文献１、および非特許文献１に記載された画像表示装置において、より素子数、配線数を少なくし、高精細化を可能とした技術として、下記、特許文献２に記載の技術が知られている。
この特許文献２では、信号線と記録容量との間のスイッチを排除し、１フレーム期間を書き込み期間と発光期間に分ける。各画素への信号書き込み時に、有機ＥＬ素子に電流を流す薄膜トランジスタ（以下、駆動ＴＦＴという）のゲート電極とドレイン電極をショートさせることでゲート電圧を一定に収束させ、このリセット動作による収束電圧と信号線に印加された信号電圧の差電圧を記憶容量に保持させる。発光期間においては、全信号線に三角波電圧を入力することで全画素一斉に発光させる。
【０００３】
この特許文献２において、低電力化により電源電圧を低くした場合、リセット動作において駆動ＴＦＴに流れる電流が小さくなるため、収束時間が長くなり、すべての画素の駆動ＴＦＴのゲート電圧が一定に揃わないという問題点がある。この問題点のため、信号書き込み時の駆動ＴＦＴのゲート電圧が定まらないために、駆動ＴＦＴのゲート電圧−ドレイン電流特性が定まらず、残像が発生する。
この書き込み不足の問題点を解決する技術として、下記の非特許文献２に記載されている技術が知られている。
この非特許文献２と、特許文献２との違いは、信号書き込み時に初期電圧を画素外部より駆動ＴＦＴのゲート電極にプリチャージする系が設けてある点である。信号書き込み時に初期電圧をプリチャージすることで、駆動ＴＦＴのゲート電圧を一定に揃え、すべての駆動ＴＦＴを同じ特性で用いることができる。これにより残像は解消される。
【０００４】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００３−５７０９号公報
【特許文献２】特開２００３−１２２３０１号公報
【非特許文献１】Digest of Technical Papers, SID98 p.p.11-14
【非特許文献２】Digest of Technical Papers, SID07 p.p.1382-1385
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の特許文献１，２、あるいは、非特許文献１，２に記載されている画像表示装置では、低電力化、高精細化によりスメアが生じる場合がある。この問題について、図１３ないし図１５を用いて説明する。
薄膜トランジスタ（以下、ＴＦＴという）は、ゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合がある。
このヒステリシス特性について図１３を用いて説明する。
ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）の数によって異なる。
図１３（ａ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）数が多い状態Ａでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ａに従う。
一方、図１３（ｂ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア数（ＣＡＰ）が少ない状態Ｂでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ｂに従う。
また、トラップされたキャリア（ＣＡＰ）の放出により、トラップされたキャリア（ＣＡＰ）の数が少なくなると、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、特性Ａから特性Ｂへと遷移する。したがって、トラップされたキャリア（ＣＡＰ）数が少なくなると、特性Ａと特性Ｂの間の領域Ｃにしたがって動作する場合がある。
なお、図１３は、ｐ型のＴＦＴの特性を示しており、横軸のゲート電圧（Ｖｇ）は、ソース電圧に対して負電圧であることを示している。また、Ｇはゲート電極である。
【０００６】
ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係にヒステリシス特性を持つ、ｐ型ＴＦＴのゲート電極に入力する信号が、図１４（ａ）に示すように、Ｖｇ１の電圧からＶｇ０の電圧に変化する場合のように、Ｖｇ１の電圧を印加する時間（ｔｏｎ）が長いほど、Ｖｇ１の電圧とＶｇ０との電位差（ΔＶｇ）が大きいほど、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）数が多くなり、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は時間が経過しても、図１４（ｂ）に示すように、特性Ａに近い特性を保つ。
一方、ゲート電極に入力する信号が、図１４（ｃ）に示すように、Ｖｇ２の電圧からＶｇ０の電圧に変化する場合のように、Ｖｇ２の電圧を印加する時間（ｔｏｎ）が短いほど、Ｖｇ２の電圧とＶｇ０との電位差（ΔＶｇ）が小さいほど、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、図１４（ｄ）に示すように、速やかに特性Ｂに近づく。なお、図１４において、Ｉｄ０は、ゲート電圧がＶｇ０の時のドレイン電流である。
前述の特許文献２においては、電源電圧に対して、リセット動作時の駆動ＴＦＴのゲート電極の収束電圧が電源電圧に対して十分に低いため（即ち、ゲート・ソース間電圧（Ｖｇｓ）が充分大きいため）に、すべての駆動ＴＦＴは、図１４（ｂ）に示す特性Ｃ１のような、特性Ａに近い特性で動作する。
また、前述の非特許文献２において、書き込み時に駆動ＴＦＴのゲート電極にプリチャージする初期電圧を下げることで、駆動ＴＦＴの特性を、図１４（ｂ）に示す特性Ｃ１に保ったまま、電源電圧を下げる、もしくは、プリチャージ時間を短くすることができる。
【０００７】
しかしながら、前述の非特許文献２において、さらに電源電圧を下げたとき、もしくは高精細化によってプリチャージ時間が短くなったとき、駆動ＴＦＴの特性は、図１４（ｄ）に示す特性Ｂに近づき、特性Ｃ２のような特性Ａと特性Ｂの遷移領域にて駆動ＴＦＴが動作する場合がある。
このとき、例えば、画面中央部のみに黒、その他の部分に白を表示させた場合、書き込み期間に、図１５（ａ）における、ａないしｆの画素に、画像信号を書き込むときの駆動ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、図１５（ｂ）、（ｃ）に示すように、画素によって異なる。
信号線１２Ａ上の画素ｂと、信号線１２Ｂ上の画素ｅにおいては、発光期間において、駆動ＴＦＴがオンとなる時間の違い（画素ｂの発光時間が、画素ｅの発光時間よりも長い）により、ゲート絶縁膜（ＧＩ）にトラップされるキャリア数が異なり、駆動ＴＦＴは違った特性を示す。
また、信号線１２Ｂ上の画素ｆおいては、黒領域を書き込む際に信号線電圧が下がり、それに伴い、画素ｆの駆動ＴＦＴのゲート電圧（Ｖｇ）も下がる。よって、画素ｆにおいては、信号線１２Ａ上の画素ｃとは発光期間において駆動ＴＦＴがオンとなる時間が同じにもかかわらず、ゲート絶縁膜（ＧＩ）にトラップされるキャリア数が異なり、書き込み時の駆動ＴＦＴの特性は異なる。よって、この駆動ＴＦＴの特性の違いにより、スメアが発生する。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜トランジスタのゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合においても均一な表示が可能となる画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明は、画素に信号電圧を印加する前に、駆動ＴＦＴのゲート電圧に、十分な順方向のバイアス電圧を印加することで、すべての画素の駆動ＴＦＴを図１４（ｂ）に示す特性Ｃ１に揃え、特性Ａに近い特性で駆動させるものである。
具体的な構成は、以下の通りである。
（１）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各信号線に前記第１信号レベルとは異なる第２電圧レベルのステップ信号を供給して、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
【０００９】
（２）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各画素にリファレンス電圧を入力する複数のリファレンス線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、前記複数のリファレンス電圧線の中の対応するリファレンス電圧線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極に所定の電圧を入力し、かつ、前記ステップ信号生成回路から前記各信号線に第１電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記全画素の前記リファレンススイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各信号線に前記第１信号レベルとは異なる第２電圧レベルのステップ信号を供給して、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
【００１０】
（３）（１）または（２）において、前記ステップ信号生成回路は、前記ステップ信号の前記１電圧レベルと前記第２電圧レベルのいずれか一方の電圧レベルと、前記ステップ信号の前記第１電圧レベルと前記第２電圧レベルのステップ幅を変更可能である。
（４）（１）または（２）において、前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、前記自発光素子のカソード電極は、前記第２電源電圧に接続され、前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第２電源電圧よりも低電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧である。
（５）（１）または（２）において、前記駆動トランジスタは、ｎ型の電界効果トランジスタであり、前記自発光素子のアノード電極は、前記第２電源電圧に接続され、前記ステップ信号は、前記第１電圧レベルがＬｏｗレベル、前記第２電圧レベルがＨｉｇｈレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第２電源電圧よりも高電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧である。
【００１１】
（６）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子のカソード電極は、第２電源電圧に接続される画像表示装置であって、１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、電源回路と、複数の電圧入力線とを有し、前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記自発光素子の一端との間に接続されるリファレンススイッチ素子を有し、前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第２電源電圧よりも低電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧よりも低電位の電圧を入力する。
【００１２】
（７）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、前記駆動トランジスタは、ｎ型の電界効果トランジスタであり、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子のアノード電極は、第２電源電圧に接続される画像表示装置であって、１フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、電源回路と、複数の電圧入力線とを有し、前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記自発光素子の一端との間に接続されるリファレンススイッチ素子を有し、前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第２電源電圧よりも高電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧よりも高電位の電圧を入力する。
（８）（６）または（７）において、前記信号線は、前記電圧入力線を兼用し、前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記自発光素子の一端との間に接続される。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の画像表示装置によれば、薄膜トランジスタのヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の有機ＥＬ表示装置に適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の有機ＥＬ表示装置の全体構成を示す図である。図１に示すように、有機ＥＬ表示パネルの表示領域内には複数の画素１がマトリクス状に設けられる。
画素１には、信号線１２、リセット線７、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
リセット線７は、ゲート駆動部８に接続される。また、点灯スイッチ線２１は、オア回路４２に接続される。オア回路４２には、ゲート駆動部８から出力される走査出力線４０と、点灯制御線４１が入力される。
このゲート駆動部８の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。
信号線１２は、薄膜トランジスタで構成される信号線選択スイッチ素子１１を介して、信号駆動部９に接続される。信号駆動部９には、外部から信号入力線１０を介して画像信号が供給される。
信号駆動部９と、有機ＥＬ表示パネルとの間には、ステップ信号入力線１５、三角波入力線１６、ステップ信号選択スイッチ制御線１７、三角波選択スイッチ制御線１８、信号線選択スイッチ制御線１９が延在している。
信号駆動部９から延びる信号線１２にはこれらの出力が、薄膜トランジスタで構成される信号線選択スイッチ素子１１、三角波選択スイッチ素子１３、および、ステップ信号選択スイッチ素子１４によって時間差で印加される。
【００１５】
また、実際には画素１は、有機ＥＬ表示パネルの表示領域内に多数個配置されるが、図面の簡略化のために図１では、４画素のみを記載してある。また、後述するように画素１には、他にも共通接地線が配線されているが、これらの記載は省略してある。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられており、有機ＥＬ素子１のカソード電極は共通接地線に接続される。
また、アノード電極は、ｎ型薄膜トランジスタで構成される点灯制御スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極は、記憶容量３を介して信号線１２に接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、点灯制御スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
画素１、ゲート駆動部８、信号駆動部９等の各回路は全て、半導体層として、一般に良く知られている低温多結晶シリコン層を有する低温多結晶シリコン薄膜トランジスタを用いて構成され、これらの薄膜トランジスタは、ガラス基板上に形成される。
また、低温多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子１の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
【００１６】
図２は、本実施例の有機ＥＬ表示装置のタイミングチャートを示す図である。
図２の下側に示すように、本実施例では、１フレーム期間内に、書込期間と、発光期間と、設定期間とを有し、書込期間に各画素１に画像信号を書き込み、発光期間に全画素を点灯させて表示を行う。画像視信号の書き込みは、１表示ライン単位、即ち、リセット線７毎に行なわれる。
以下、各期間の動作について説明する。
［書込期間］
「書込期間」においては、信号線選択スイッチ制御線１９により信号線選択スイッチ素子１１がオンとなる。また、ゲート駆動部８が、１表示ライン単位に各行の複数の画素１を順次走査し、これと同期して、信号駆動部９から信号線選択スイッチ素子１１を介してアナログ画像信号を信号線１２に書き込む。
以下、ゲート駆動部８によって選択された、任意の表示ラインの画素１の「書込み期間」における動作について説明する。
書き込み期間内に、書き込みが選択された画素１の記憶容量３の一端には、時刻Ｔ１から時刻Ｔ４に亘って信号線１２を介して信号電圧が印加される。
次に、時刻Ｔ２で、リセットスイッチ素子５と点灯制御スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になる。
【００１７】
次に、時刻Ｔ３で、点灯制御スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、記憶容量３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされる。
なおこのとき、記憶容量３の他端には、信号線１２から、Ｖｓのアナログ画像信号が入力されている。
次に、時刻Ｔ４で、リセットスイッチ素子５がオフすると、記憶容量３の両端の電位差はこのまま記憶容量３に記憶される。即ち、記憶容量３の信号線側に、「書込期間」で書込まれたＶｓのアナログ画像信号と等しい電圧が入力した際には、駆動ＴＦＴ４のゲート電極の電圧Ｖ（ｇ）は、電源線６の電圧よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に強制的に設定されることになる。
このとき、記憶容量３の信号線側に入力する電圧値が、Ｖｓのアナログ画像信号よりも高ければ駆動ＴＦＴ４はオフ状態であり、記憶容量３の信号線側に入力する電圧値が、Ｖｓのアナログ画像信号よりも低ければ駆動ＴＦＴ４はオン状態となる。但し、他の行の画素を走査している期間は、当該画素の点灯制御スイッチ素子２０は常時オフ状態であるから、信号線１２のアナログ画像信号の高低にかかわらず、有機ＥＬ素子１が点灯することはない。
アナログ画像信号の画素１への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの「書込期間」は終了する。
【００１８】
［発光期間］
「発光期間」においては、ゲート駆動部８は停止し、点灯制御線４１がＨｉｇｈ（以下、Ｈレベル）となるので、オア回路４２と点灯スイッチ線２１を介して、点灯制御スイッチ素子２０のゲート電極にＨレベルの電圧が入力されるので、全画素の点灯制御スイッチ素子２０が一斉にオン状態となる。
このとき、三角波選択スイッチ制御線１８により三角波選択スイッチ素子１３がオンとなり、信号線１２には、三角波入力線１６から、図２に示す三角波電圧が入力される。
ここで、「発光期間」においては、点灯制御スイッチ素子２０は常時オン状態にあるため、各画素１の有機ＥＬ素子２は、予め書込まれたＶｓのアナログ画像信号と信号線１２に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ４により駆動される。
このとき、駆動ＴＦＴ４の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子１は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子１は、予め書込まれたＶｓのアナログ画像信号値に依存した期間（例えば、図２５のＴｓの期間）だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
【００１９】
このことは、例え、駆動ＴＦＴ４の特性がばらついたとしても、基本的に何らの影響も受けることはない。ここで、図２に示す三角波電圧の振幅は、アナログ画像信号の信号振幅とほぼ一致させることが望ましい。
なお、本実施例では、発光の時間軸重心が発光階調に依存しないように左右対象の三角波電圧としたが、この三角波電圧に代えて、非対称の三角波電圧や、ガンマ特性変調に相当する非直線の三角波電圧、あるいは、複数の三角波電圧などを用いることも可能であり、それにより、それぞれ異なる視覚特性を得ることも可能である。
また、本実施例によれば各画素の記憶容量３に書込まれたアナログ画像信号の値によって有機ＥＬ素子１の発光期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
また、各薄膜トランジスタは、本実施例では構成が簡単な単チャネルの薄膜トランジスタを用いたが、これらの薄膜トランジスタを、例えば、ＣＭＯＳ構成にすることも可能である。
また、ゲート駆動部８、信号駆動部９等からなる周辺駆動回路は、低温多結晶シリコン（ポリシリコン）薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ（Large Scale Integrated circuit）回路で構成して実装するようにしてもよい。その場合に、駆動ＴＦＴ４、リセットスイッチ素子５、および、点灯制御スイッチ素子２０等は、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。
【００２０】
［設定期間］
本実施例は、書込期間の前に、全画素の駆動ＴＦＴ４の特性値を、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ａに近い特性で駆動させることを特徴とする。
１フレームの「設定期間」において、ゲート駆動部８は停止する。そして、時刻Ｔ５において、点灯制御線４１がＨレベルとなるので、オア回路４２と点灯スイッチ線２１を介して、点灯制御スイッチ素子２０のゲート電極にＨレベルの電圧が入力されるので、全画素の点灯制御スイッチ素子２０が一斉にオン状態となる。同時に、リセット線７により、全画素のリセットスイッチ素子５をオンとする。これにより、駆動ＴＦＴ４のゲート電圧（Ｖｇ）はＶｍに収束する。
このとき、ステップ信号選択スイッチ制御線１７により、ステップ信号選択スイッチ素子１４がオンとなり、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖstephの電圧が印加される。例えば、Ｖstephの電圧は、信号駆動部９より印加することのできる電圧の中の最も高電位の電圧、あるいは、電源線６の電圧である。
その後、全画素のリセットスイッチ素子５と点灯制御スイッチ素子２０をオフとし、全画素の記憶容量３に、ＶｍとＶstephの差電圧を記憶させる。
次に、時刻Ｔ６において、信号線１２に、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖsteplの電圧を印加する。例えば、Ｖsteplの電圧は、信号駆動部９より印加することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
記憶容量３には、ＶｍとＶstephの差電圧が保持されているため、駆動ＴＦＴ４のゲート電圧（Ｖｇ）は、Ｖｍ−（Ｖsteph−Ｖstepl）となる。この電圧は、表示のために画素に印加される階調電圧の中の最低の電圧ＶＬ以下の電圧となる。
このように、本実施例では、発光後に全画素の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
なお、本実施例では、駆動ＴＦＴ４と有機ＥＬ素子２が点灯制御スイッチ素子２０を介して接続されていたが、点灯制御スイッチ素子２０がなくても同様の効果は得られる。また、点灯制御スイッチ素子２０が、電源線６と駆動ＴＦＴ４のソース間に接続されていても、同様の効果が得られる。
【００２１】
［実施例２］
図３は、本発明の実施例２の有機ＥＬ表示装置の全体構成を示す図である。
本実施例は、設定期間にリファレンススイッチ素子２２をオンとして、全画素の駆動ＴＦＴ４のゲート電極に、リファレンス電圧線２３から、ＶＬの電圧を印加する点で、前述の実施例１と相違するが、残余の点は前述の実施と同じであるので、再度の詳細な説明は省略する。
図４は、本実施例の有機ＥＬ表示装置のタイミングチャートを示す図である。本実施例において、「書込期間」、「発光期間」の動作は、前述の実施例１と同じであり、本実施例は、「設定期間」の動作が前述の実施例１と異なっている。
本実施例では、発光期間の設定期間の時刻Ｔ７において、リセット線７および点灯スイッチ線２１により、全画素のリセットスイッチ素子５、および点灯制御スイッチ素子２０をオフとする。
同時に、リファレンス線２５により、全画素のリファレンススイッチ素子２２をオンとして、全画素の駆動ＴＦＴ４のゲート電極に、ＶＬの電圧を印加する。このとき、ステップ信号選択スイッチ制御線１７により、ステップ信号選択スイッチ素子１４がオンとなり、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖstephの電圧が印加される。例えば、Ｖstephの電圧は、信号駆動部９より印加することのできる電圧の中の最も高電位の電圧、あるいは、電源線６の電圧である。
【００２２】
その後、リファレンススイッチ素子２２をオフとすることにより、全画素の記憶容量３には、ＶＬとＶstephの差電圧が記憶される。
次に、時刻Ｔ８において、信号線１２に、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖsteplの電圧を印加する。例えば、Ｖsteplの電圧は、信号駆動部９より印加することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
このとき、記憶容量３には、ＶＬとＶstephの差電圧が保持されているため、駆動ＴＦＴ４のゲート電圧（Ｖｇ）は、ＶＬ−（Ｖsteph−Ｖstepl）となる。
この電圧は、表示のために画素に印加される階調電圧の中の最低の電圧値ＶＬ以下の電圧であり、前述の実施例１におけるＶｍ−（Ｖsteph−Ｖstepl）よりも低い電圧とすることができる。
このように、本実施例では、発光後に、全画素の駆動ＴＦＴ４を、図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシスに起因する表示異常のない均一な表示を行うことが可能である。
【００２３】
［実施例３］
図５は、本発明の実施例３の有機ＥＬ表示装置の全体構成を示す図である。
本実施例の有機ＥＬ表示装置３が、前述の実施例１の有機ＥＬ表示装置と異なる点は、駆動ＴＦＴ４のヒステリシス対策に加え、低電圧化によるリセット動作時の駆動ＴＦＴ４のゲート電極の電圧の収束不足の対策を行うものである。
低電圧化により、電源線６上の電源電圧が低くなった場合、もしくは、高精細化のために１画素当たりの書き込み期間が短くなった場合、書き込み不足により、書込期間のリセット動作時に駆動ＴＦＴ４のゲート電極の収束電圧が一定の電圧（ここでは、Ｖｄｄ−Ｖｔｈ）の電圧とならない場合があり、その結果、残像が発生する。
本実施例は、この問題点をも解消するものである。
図５において、図１と異なる点は、有機ＥＬ素子２の他端が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
図６は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
図２のタイミングチャートとの違いは、書込期間において、プリチャージ期間（図６に示すＴｃｈの期間）に、プリチャージスイッチ素子２６、点灯制御スイッチ素子２０、リセットスイッチ素子５、および信号線選択スイッチ素子１１をオンとなし、駆動ＴＦＴ４のゲート電極に、信号駆動部９から、信号線１２→プリチャージスイッチ素子２６→点灯制御スイッチ素子２０→リセットスイッチ素子５の経路で、プリチャージ電圧をプリチャージする点である。
これにより、書込期間のリセット動作時による収束電圧を一定とし、前述の特許文献１に記載されている残像の問題を解決することができる。
このように、本実施例では、発光後に全画素の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができ、さらに、低電圧化においても書き込み不足による収束不足も解消できるので、駆動ＴＦＴ４のヒステリシス特性に起因する表示異常がなく、残像のない均一な表示が可能である。
【００２４】
［実施例４］
図７は、本発明の実施例４の有機ＥＬ表示装置の全体構成を示す図である。
本実施例の有機ＥＬ表示が、前述の実施例１の有機ＥＬ表示装置と異なる点は、輝度モードの切替えのために、電源線６に複数の電源電圧が供給するための切替手段（ＳＷ）を有しており、さらに、レベル可変ステップ信号発生部３１により、ステップ電圧の電圧値、あるいは、ステップ電圧のＨレベル、あるいはＬｏｗレベル（以下、Ｌレベル）のステップ幅が可変される点である。
図８は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。図２のタイミングチャートとの違いは、電源線６の電源電圧の値に応じて、Ｖsteplの電圧を切替える点である。
電源線６の電源電圧が、Ｖｄｄ１から、Ｖｄｄ１よりも低いＶｄｄ２に切り替えられたときに、駆動ＴＦＴ４を、Ｖｄｄ１の電源電圧の場合と同じ特性で用いるためには、Ｖstep1の電圧をより低い電圧、あるいは、Ｖstep1の電圧の印加時間をより長くする必要がある。但し、Ｖstep1の電圧の印加時間を長くすると、発光期間が短くなるため、表示輝度が低下する。
そこで、本実施例では、電源電圧の電圧値に応じて、Ｖstep1の電圧を切替えるようにしたものである。例えば、電源電圧がＶｄｄ１の場合、Ｖstep1の電圧として、Ｖstep11の電圧を使用し、また、電源電圧がＶｄｄ２の場合、Ｖstep1の電圧として、Ｖstep11の電圧よりも低いＶstep12の電圧を使用する。
これにより、発光期間を同じ期間に維持したまま、全画素の駆動ＴＦＴ４を、図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス特性に起因する表示異常のない均一な表示が可能である。
なお、本実施例４では、前述の実施例１において、電源線６の電源電圧と、ステップ電圧の電圧値とが切替え可能な場合について説明したが、前述の実施例２、あるいは実施例３において、電源線６の電源電圧と、ステップ電圧の電圧値とを切替え可能とすることにより、本実施例４と同様の効果を得ることができる。
【００２５】
［実施例５］
図９は、本発明の実施例５の有機ＥＬ表示装置の１画素の等価回路を示す回路図である。
本実施例の有機ＥＬ表示装置が、前述の実施例１の有機ＥＬ表示装置と異なる点は、有機ＥＬ素子２が、電源線６と直接接続されており、駆動ＴＦＴ４は基準電位側に配置されている点である。これに伴い、本実施例では、リセットスイッチ素子５も、有機ＥＬ素子２の陰極側に接続されている。
また、本実施例では、駆動ＴＦＴ４はｎ型の薄膜トランジスタで構成される。したがって、１画素内の薄膜トランジスタは、ｎ型プロセスのみで形成できることになる。
有機ＥＬ素子２を電源線６側に設置し、駆動ＴＦＴ４を基準電位側に設置することによって、関連する素子を移動したことを除けば、基本的な動作は前述の実施例１と同じである。
図１０は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
図１０のタイミングチャートは、図２のタイミングチャートと基本的には同じである。但し、リセット動作に要する時間は駆動ＴＦＴ４の特性が関係するが、実施例１では駆動ＴＦＴ４は、ｐ型の薄膜トランジスタであるのに対し、本実施例は、ｎ型の薄膜トランジスタであるので、実施例１と本実施例５とでは異なってくる。
図１０のタイミングチャートが、図２のタイミングチャートと異なるもう一つの点は、発光期間における三角波が上に凸ということである。
本実施例では、駆動ＴＦＴ４が、ｎ型の薄膜トランジスタであるために、ゲート電圧がソース電極よりも高い電圧となったときに駆動ＴＦＴ４がオンするためである。また、設定期間において、リセットスイッチ素子５、点灯制御スイッチ素子２０がオンのときに、信号線１２には、Ｖsteplの電圧を印加する。
次に、リセットスイッチ素子５、点灯制御スイッチ素子２０をオフとした後に、Ｖsteplより高いＶstephの電圧を印加する。
これにより、発光後にすべての駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス起因の表示異常のない均一な表示が可能である。
【００２６】
［実施例６］
図１１は、本発明の実施例６の有機ＥＬ表示装置の全体構成を示す図である。
本実施例の有機ＥＬ表示装置が、前述の実施例１の有機ＥＬ表示装置と異なる点は、駆動ＴＦＴ４のゲート電極が、リファレンス線２５により制御されるリファレンススイッチ素子２２を介して信号線１２に接続されている点、また、信号線１２が、ステップ信号選択スイッチ素子１４と、外部負電圧入力線２８を介して、外部負電源３０に接続されている点である。
図１２は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
前述の実施例１と異なる点は、発光期間後の設定期間に、リファレンススイッチ素子２２をオンとして、駆動ＴＦＴ４のゲート電極に、外部負電源３０から、外部負電圧入力線２８→ステップ信号選択スイッチ素子１４→信号線１２→リファレンススイッチ素子２２の経路で、負電圧を供給する点である。
これにより、本実施例では、発光後に全画素の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ａに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス特性に起因の表示異常のない均一な表示が可能である。
なお、本実施例６では、駆動ＴＦＴ４のゲート電極がリファレンススイッチ素子２２を介して信号線１２に接続されているが、駆動ＴＦＴ４のゲート電極がリファレンススイッチ素子２２を介して信号線１２とは別の電圧入力線に接続され、別の電圧入力線が外部負電源３０に接続されている場合でも、同様の効果を得ることができる。
【００２７】
また、本実施例６においては、駆動ＴＦＴ４がｐ型の薄膜トランジスタの場合であるが、駆動ＴＦＴ４がｎ型の薄膜トランジスタの場合でも、外部負電源３０を電源電圧よりも高電位の電圧とすることで、同様の効果を得ることができる。
さらに、本実施例６において、電源線６に、複数の電源電圧が供給するための切替手段（ＳＷ）を設け、駆動ＴＦＴ４がｐ型の薄膜トランジスタのときは、電源電圧が、Ｖｄｄ１の電圧から、Ｖｄｄ１より低いＶｄｄ２の電圧へ切り替わったとき、外部電源をＶｒ１からより低電位のＶｒ２の電圧へ切り替えることで実施例４と同様の効果を得ることができる。
また、駆動ＴＦＴ４がｎ型の薄膜トランジスタのときは、外部電源をＶｒ１からより高電位のＶｒ３の電圧へ切り替えることで実施例４と同様の効果を得ることができる。
また、前述の各実施例において、ステップ信号発生部２９、レベル可変ステップ信号発生部３１、外部負電源３０は、低温多結晶シリコン薄膜トランジスタ回路で構成され、ガラス基板上に形成されているが、ステップ信号発生部２９、レベル可変ステップ信号発生部３１、外部負電源３０は、信号駆動部９内に形成するようにしてもよい。
さらに、ステップ信号発生部２９、レベル可変ステップ信号発生部３１、外部負電源３０は、本体コンピュータ側などの外部から入力するようにしてよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１の有機ＥＬ表示装置の全体構成を示す図である。
【図２】本発明の実施例１の有機ＥＬ表示装置のタイミングチャートを示す図である。
【図３】本発明の実施例２の有機ＥＬ表示装置の全体構成を示す図である。
【図４】本発明の実施例２の有機ＥＬ表示装置のタイミングチャートを示す図である。
【図５】本発明の実施例３の有機ＥＬ表示装置の全体構成を示す図である。
【図６】本発明の実施例３の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
【図７】本発明の実施例４の有機ＥＬ表示装置の全体構成を示す図である。
【図８】本発明の実施例４の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
【図９】本発明の実施例５の有機ＥＬ表示装置の１画素の等価回路を示す回路図である。
【図１０】本発明の実施例５の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
【図１１】本発明の実施例６の有機ＥＬ表示装置の全体構成を示す図である。
【図１２】本発明の実施例６の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
【図１３】薄膜トランジスタのヒステリシス特性を示す図である。
【図１４】ヒステリシスを持つ薄膜トランジスタのゲート電圧とドレイン電流との関係を示す図である。
【図１５】従来の表示異常時の駆動薄膜トランジスタの特性を示す図である。
【符号の説明】
【００２９】
１  画素
２  有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３  記憶容量
４  ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５  リセットスイッチ素子
６  電源線
７  リセット線
８  ゲート駆動部
９  信号駆動部
１０  信号入力線
１１  信号線選択スイッチ素子
１２  信号線
１３  三角波選択スイッチ素子
１４  ステップ信号選択スイッチ素子
１５  ステップ信号入力線
１６  三角波入力線
１７  ステップ信号選択スイッチ制御線
１８  三角波選択スイッチ制御線
１９  信号線選択スイッチ制御線
２０  点灯制御スイッチ素子
２１  点灯スイッチ線
２２  リファレンススイッチ素子
２３  リファレンス電圧線
２５  リファレンス線
２６  プリチャージスイッチ素子
２７  プリチャージ線
２８  外部負電圧入力線
２９  ステップ信号発生部
３０  外部負電源
３１  レベル可変ステップ信号発生部
３２  プリチャージ信号選択線
４０  走査出力線
４１  点灯制御線
４２  オア回路
ＳＷ  切替手段
Ｇ  ゲート電極
ＧＩ  ゲート絶縁膜
ＣＡＰ  キャリア
【図１】
0005280739.tif 000002
【図２】
0005280739.tif 000003
【図３】
0005280739.tif 000004
【図４】
0005280739.tif 000005
【図５】
0005280739.tif 000006
【図６】
0005280739.tif 000007
【図７】
0005280739.tif 000008
【図８】
0005280739.tif 000009
【図９】
0005280739.tif 000010
【図１０】
0005280739.tif 000011
【図１１】
0005280739.tif 000012
【図１２】
0005280739.tif 000013
【図１３】
0005280739.tif 000014
【図１４】
0005280739.tif 000015
【図１５】
0005280739.tif 000016