(57)【特許請求の範囲】
【請求項１】
装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有し、
前記バッファ制御手段は、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とする情報処理装置。
【請求項２】
前記バッファ制御手段は、前記複数の主記憶装置から前記複数の不揮発性メモリへのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記バッファ制御手段は、前記複数の不揮発性メモリから前記複数の主記憶装置へのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする請求項１に記載の情報処理装置。
【請求項４】
前記ＣＰＵは、前記サスペンド／リジューム処理時に前記バッファ制御手段の代わりに前記メモリデバイス間のアドレスバスとデータバスの接続制御を行うことを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
【請求項５】
装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有する情報処理装置のサスペンド／リジューム方法であって、
前記バッファ制御手段が、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とするサスペンド／リジューム方法。
【請求項６】
前記バッファ制御手段は、前記複数の主記憶装置から前記複数の不揮発性メモリへのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする請求項５に記載のサスペンド／リジューム方法。
【請求項７】
前記バッファ制御手段は、前記複数の不揮発性メモリから前記複数の主記憶装置へのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする請求項５に記載のサスペンド／リジューム方法。
【請求項８】
前記ＣＰＵは、前記サスペンド／リジューム処理時に前記バッファ制御手段の代わりに前記メモリデバイス間のアドレスバスとデータバスの接続制御を行うことを特徴とする請求項５乃至７のいずれか１項に記載のサスペンド／リジューム方法。
【請求項９】
装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
を有する情報処理装置のプログラムであって、
前記情報処理装置を、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段と、
サスペンド／リジューム処理時に前記バッファ制御手段により前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行わせるための手段と、
して機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及びそのサスペンド／リジューム方法、特に、サスペンド／リジューム処理の短縮化に関するものである。
【背景技術】
【０００２】
近年、パーソナルコンピュータや携帯電話機等の省電力状態を必要とする電子機器においては、主記憶装置の記憶容量が増加する傾向にある。記憶容量が増加すると、サスペンド時に主記憶装置のデータを順次ハードディスク等の外部記憶装置に保存する際に処理時間が増し、サスペンド状態になるまでに時間を要する。サスペンドとはシステムの状態情報を退避させてタスクを中断する動作のことであり、リジュームとは状態情報を復元してタスクを再開する動作をいう。
【０００３】
情報処理装置のサスペンド／リジューム機能に関しては、例えば、特許文献１〜３に記載されている。特許文献１には、サスペンド・リジューム機能の高速化のためのアプローチとして、主記憶装置自体を不揮発性記憶素子で構成することが記載されている。即ち、主記憶装置自体を不揮発性にすることで、サスペンド・リジューム時の処理（例えば、ハードディスク等の２次記憶装置への退避等）が大幅に省略できるため高速化が期待できるというものである。
【０００４】
また、特許文献２には、ＣＰＵの実行状態（システム状態ａ１）を主メモリに格納した後、主メモリに対する電力供給を継続しつつＣＰＵの動作を停止させるサスペンド機能を有し、サスペンド状態への移行時にはＣＰＵの実行の状態（システム状態ａ２）をＨＤＤに退避させることが記載されている。
【０００５】
更に、特許文献３には、主記憶装置内の内容をブロックに分けて管理し、電源断要求時には主記憶装置のブロックの中で使用中で且つ主記憶装置上にしか存在しない情報を持つブロックを検索し、主記憶装置にしかないと検索されたブロックの情報を不揮発性記憶装置に退避させることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３６２４２６号公報
【特許文献２】特開２００８−０３３４３６号公報
【特許文献３】特開平０６−１３１０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
情報処理装置では、サスペンド時に主記憶装置の情報を電源がオフされても保持可能なハードディスク等に保存する必要がある。その際、主記憶装置の情報を随時読み取り、読み取ったデータをハードディスク等に書き込むが、上述のように主記憶装置の容量が大きくなるにつれてデータの読み出し／書き込み処理時間が増加し、この処理時間の増加はサスペンド／リジューム処理時間の増加を招いてしまう。
【０００８】
しかしながら、特許文献１の方法では主記憶装置自体を不揮発性記憶素子で構成するためコスト高となる。また、特許文献２にはサスペンド状態への移行時にＣＰＵの実行の状態をＨＤＤに退避させることのみ記載され、特に、サスペンド時の処理時間を短縮化することは記載されていない。
【０００９】
更に、特許文献３には主記憶装置の内容を複数のブロックに分割して管理し、電源断要求時には主記憶装置にしかないと検索されたブロックの情報を不揮発性記憶装置に退避させることが記載されているが、退避する必要のないブロックの情報は無効になってしまう。その際、電源断要求時に主記憶装置上に存在していた情報のうち不揮発性記憶装置に退避されなかったブロックの情報は、電源再投入時に始めてその参照が要求された時点で周辺装置から主記憶装置の所定ブロックに転送すると記載されている。そのため、特許文献３の方法では、主記憶装置上に存在する情報を有するブロックとそうではない情報のブロックに分けて管理する必要があり、複雑な管理が必要であった。
【００１０】
本発明の目的は、主記憶装置の容量が大きくなってもサスペンド／リジューム処理時間を短縮することが可能な情報処理装置及びそのサスペンド／リジューム方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る情報処理装置は、装置内の各部を制御するＣＰＵと、複数の主記憶装置と、前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有し、前記バッファ制御手段は、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とする。
【００１２】
また、本発明に係るサスペンド／リジューム方法は、装置内の各部を制御するＣＰＵと、複数の主記憶装置と、前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有する情報処理装置のサスペンド／リジューム方法であって、前記バッファ制御手段が、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、複数の主記憶装置とそれに対応する複数の不揮発性メモリを設け、サスペンド／リジューム処理時に主記憶装置とそれに対応する不揮発性メモリからなるメモリデバイス間のアドレスバスとデータバスを切断することにより、複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並列して行うことができ、主記憶装置の容量が大きくなった場合でもサスペンド／リジューム処理時間を短縮することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る情報処理装置の第１の実施形態を示すブロック図である。
【発明を実施するための形態】
【００１５】
次に、発明を実施するための形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は本発明に係る情報処理装置の第１の実施形態の構成を示すブロック図である。図中１は情報処理装置内の各部を制御するＣＰＵ、２はサスペンド／リジューム制御装置、３は電源（図示せず）を制御する電源制御部である。また、６は主記憶装置、５は主記憶装置のデータを保存するデータ退避用の不揮発性メモリである。
【００１７】
主記憶装置６は主記憶装置１から主記憶装置ｎまで複数備えており、不揮発性メモリ５は複数の主記憶装置６にそれぞれ対応して設けられ、不揮発性メモリ１からｎまで複数備えている。７はアドレスバス、８はデータバスである。ＣＰＵ１、サスペンド／リジューム制御装置２、不揮発性メモリ５、主記憶装置６はアドレスバス７とデータバス８で接続されている。
【００１８】
主記憶装置５とそれに対応する不揮発性メモリ６からなるメモリデバイス間には、バッファ４が配置されている。バッファ４はサスペンド／リジューム制御装置２の制御により主記憶装置５とそれに対応する不揮発性メモリ６からなるメモリデバイス間のアドレスバス７とデータバス８の接続と切断を行う。バッファ４はバッファ１からバッファｎまで複数備えており、それぞれのメモリデバイス間に配置されている。主記憶装置６は複数のＬＳＩから構成され、各ＬＳＩ（主記憶装置）にバッファ４と不揮発性メモリ５が１セットづつ配置されている。
【００１９】
通常の起動、処理、終了時には、サスペンド／リジューム制御装置２から各バッファ４に対してアドレスバス７とデータバス８の接続制御を行う。そのため、メモリデバイス間のアドレスバス７及びデータバス８は接続された状態となっており、装置内の各部はＣＰＵ１の制御により動作する。
【００２０】
サスペンドイベントをサスペンド／リジューム制御装置２が受信すると、不揮発性メモリ５が主記憶装置６のデータを保存できる状態になった後、各バッファ４に対して各メモリデバイス間のアドレスバス７及びデータバス８を切断するように制御を行う。そのため、各主記憶装置６はアドレスバス７、データバス８から切断され、ＣＰＵ１の制御を受けなくなる。
【００２１】
その後、サスペンド／リジューム制御装置２から全ての主記憶装置６に対して同時にアドレスバス７等を制御することで、全ての主記憶装置６からそれぞれ対応する不揮発性メモリ５へデータの転送を開始する。この動作は、複数の主記憶装置６に対して同時に処理を行うため、データ転送に必要な処理時間は複数の主記憶装置６より構成されていても１個の主記憶装置６のデータ転送時間と同じになる。
【００２２】
主記憶装置６へのデータ転送が完了すると、サスペンド／リジューム制御装置２は各主記憶装置６への制御を終了し、各バッファ４に対して各メモリデバイス間のアドレスバス７及びデータバス８の接続制御を行う。その後、ＣＰＵ１に対してデータの退避完了を通知する。また、必要に応じて電源制御部３に対して電源ＯＦＦの指示を発行し、システムは省電力モードに移行する。
【００２３】
一方、サスペンド／リジューム制御装置２はリジュームイベントを受信すると、サスペンド／リジューム制御装置２は各バッファ４に対して各メモリデバイス間のアドレスバス７及びデータバス８を切断する制御を行う。その後、全ての不揮発性メモリ５に対して読み出し制御を行い、それと同時に各不揮発性メモリ５に対応する各主記憶装置６に対して不揮発性メモリ５のデータの書き込み制御を行う。
【００２４】
これにより、全ての不揮発性メモリ５から同時に全ての主記憶装置６にデータのコピーを行い、サスペンド前のメモリの状態に復元することが可能となる。また、サスペンド／リジューム制御装置２は各不揮発性メモリ５のデータ復元が終わった時点で各バッファ４に対して各メモリデバイス間のアドレスバス７及びデータバス８の接続制御を行い、ＣＰＵ１に対してデータ復元が完了したことを通知する。
【００２５】
本実施形態では、主記憶装置を複数配置し、各主記憶装置に対応して主記憶装置のデータを保存するデータ退避用の複数の不揮発性メモリを設けている。また、主記憶装置とそれに対応する不揮発性メモリからなるメモリデバイス間にはアドレスバス７及びデータバス８の切断と接続を行うバッファ４を配置している。サスペンド処理時には各メモリデバイス間のアドレスバス及びデータバスを切断することにより、各主記憶装置のデータを各不揮発性メモリに対して並列にコピー処理を実行できる。コピー時間は１つの主記憶装置の処理時間で済むため、主記憶装置の容量が大きくなった場合でもサスペンド処理時間を短縮することが可能となる。
【００２６】
また、リジューム処理時にもバッファ４を制御して各メモリデバイス間のアドレスバス７とデータバス８を切断するため、各不揮発性メモリ５からそれに対応する各主記憶装置６に対して並行してデータを書き戻すことができ、リジューム時の処理時間を短縮することが可能となる。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態の基本構成は図１と同様であるが、サスペンド／リジューム制御装置２を使用せずにＣＰＵ１により上述のようなバッファ４、主記憶装置６、不揮発性メモリ５に対する制御を行うことで、各メモリデバイス間のデータ転送を並行して行う。
【００２８】
本実施形態では、第１の実施形態と比較してアドレスバス等の制御をＣＰＵ１により行うため、データ退避処理と並行してＣＰＵ１がデータ退避処理以外の処理を並行して実施できなくなるが、サスペンド時のデータ退避処理は第１の実施形態と同様に複数の主記憶装置６に対してコピー処理を並行に行うことが出来る。また、リジューム処理の場合も同様に行う。そのため、第１の実施形態と同様にサスペンド処理時間やリジューム処理時間を短縮することができる。
【００２９】
なお、以上の実施形態の情報処理装置は、ハードウェアによっても実現できるが、コンピュータをその情報処理システムとして機能させるためのプログラムをコンピュータがコンピュータ読み取り可能な記録媒体から読み込んで実行することによっても実現できる。また、以上の実施形態のサスペンド／リジューム方法は、ハードウェアによっても実現できるが、コンピュータにその方法を実行させるためのプログラムをコンピュータがコンピュータ読み取り可能な記録媒体から読み込んで実行することによっても実現できる。
【００３０】
また、上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限らない。
【００３１】
（付記１）装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有し、
前記バッファ制御手段は、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とする情報処理装置。
【００３２】
（付記２）前記バッファ制御手段は、前記複数の主記憶装置から前記複数の不揮発性メモリへのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記１に記載の情報処理装置。
【００３３】
（付記３）前記バッファ制御手段は、前記複数の不揮発性メモリから前記複数の主記憶装置へのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記１に記載の情報処理装置。
【００３４】
（付記４）前記ＣＰＵは、前記サスペンド／リジューム処理時に前記バッファ制御手段の代わりに前記前記メモリデバイス間のアドレスバスとデータバスの接続制御を行うことを特徴とする付記１乃至３のいずれか１項に記載の情報処理装置。
【００３５】
（付記５）装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段とを有する情報処理装置のサスペンド／リジューム方法であって、
前記バッファ制御手段が、サスペンド／リジューム処理時に前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行うことを特徴とするサスペンド／リジューム方法。
【００３６】
（付記６）前記バッファ制御手段は、前記複数の主記憶装置から前記複数の不揮発性メモリへのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記５に記載のサスペンド／リジューム方法。
【００３７】
（付記７）前記バッファ制御手段は、前記複数の不揮発性メモリから前記複数の主記憶装置へのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記５に記載のサスペンド／リジューム方法。
【００３８】
（付記８）前記ＣＰＵは、前記サスペンド／リジューム処理時に前記バッファ制御手段の代わりに前記メモリデバイス間のアドレスバスとデータバスの接続制御を行うことを特徴とする付記５乃至７のいずれか１項に記載のサスペンド／リジューム方法。
【００３９】
（付記９）装置内の各部を制御するＣＰＵと、
複数の主記憶装置と、
前記複数の主記憶装置にそれぞれ対応して設けられ、前記主記憶装置のデータを保存するための複数の不揮発性メモリと、
を有する情報処理装置のプログラムであって、
前記情報処理装置を、
前記主記憶装置とそれに対応する前記不揮発性メモリとを備えるメモリデバイス間に設けられ、前記メモリデバイス間のアドレスバス及びデータバスの切断及び接続をするためのバッファと、
前記バッファによる前記メモリデバイス間のアドレスバス及びデータバスの切断と接続を制御するバッファ制御手段と、
サスペンド／リジューム処理時に前記バッファ制御手段により前記バッファを制御して前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを切断した上で、前記複数の主記憶装置と複数の不揮発性メモリ間のデータ転送を並行して行わせるための手段と、
して機能させるためのプログラム。
【００４０】
（付記１０）前記バッファ制御手段は、前記複数の主記憶装置から前記複数の不揮発性メモリへのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記９に記載のプログラム。
【００４１】
（付記１１）前記バッファ制御手段は、前記複数の不揮発性メモリから前記複数の主記憶装置へのデータ転送が終了した場合には、前記主記憶装置とそれに対応する不揮発性メモリとを備える前記メモリデバイス間のアドレスバス及びデータバスを接続することを特徴とする付記９に記載のプログラム。
【００４２】
（付記１２）前記ＣＰＵは、前記サスペンド／リジューム処理時に前記バッファ制御手段の代わりに前記前記メモリデバイス間のアドレスバスとデータバスの接続制御を行うことを特徴とする付記９乃至１１のいずれか１項に記載のプログラム。
【産業上の利用可能性】
【００４３】
本発明は、省電力状態を必要とするコンピュータ、携帯電話機、通信装置等に好適に使用することができる。
【符号の説明】
【００４４】
１  ＣＰＵ
２  サスペンド／リジューム制御装置
３  電源制御装置
４  バッファ
５  不揮発性メモリ
６  主記憶装置
７  アドレスバス
８  データバス
【図１】
0005231496.tif 000002