(57)【特許請求の範囲】
【請求項１】
各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに実行させる負荷試験プログラムであって、
所定の負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を読み出す制御情報読み出し手順と、
前記各種ハードウェア資源ごとに設定されたルールであって、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てる順序を示すルールのテーブルである割り当てルールテーブルを読み出す割り当てルールテーブル読み出し手順と、
前記コンピュータの所定部位に負荷が掛かるように、前記割り当てルールテーブル読み出し手順によって読み出された割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択手順と、
前記制御情報読み出し手順によって読み出された制御情報と、前記ルール選択手順によって選択された各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開手順と、
前記負荷試験プログラム展開手順によって展開された負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行手順と、
をコンピュータに実行させることを特徴とする負荷試験プログラム。
【請求項２】
前記コンピュータに対する負荷試験の対象部位に負荷が掛かるように前記割り当てルールテーブルから選択されたルールの組み合わせ群を読み出す組み合わせ群読み出し手順をさらにコンピュータに実行させ、
前記負荷試験プログラム展開手順は、前記制御情報読み出し手順によって読み出された制御情報と、前記組み合わせ群読み出し手順によって読み出された組み合わせ群の組み合わせ一つずつに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開することを特徴とする請求項１に記載の負荷試験プログラム。
【請求項３】
前記所定の負荷試験プログラムは、論理検証用試験プログラムに対して所定の前記制御情報を付加したものであることを特徴とする請求項１または２に記載の負荷試験プログラム。
【請求項４】
前記負荷試験プログラム展開手順において、前記所定の負荷試験プログラムに割り当てられずに余ったハードウェア資源を、割り当てられたハードウェア資源を動作させる所定の試験プログラムに対して割り当てて、当該試験プログラムを展開する試験プログラム展開手順をさらにコンピュータに実行させ、
前記負荷試験プログラム群並列実行手順は、前記負荷試験プログラム展開手順によって展開された負荷試験プログラム群と、前記試験プログラム展開手順によって展開された試験プログラムとを並列して実行することを特徴とする請求項１〜３のいずれか一つに記載の負荷試験プログラム。
【請求項５】
前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、当該所定の負荷試験プログラムのみを再度実行することを特徴とする請求項１〜４のいずれか一つに記載の負荷試験プログラム。
【請求項６】
前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、負荷試験プログラム群を順次実行することを特徴とする請求項１〜４のいずれか一つに記載の負荷試験プログラム。
【請求項７】
前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、前記所定の試験プログラムの実行については中止し、負荷試験プログラム群を再度並列して実行することを特徴とする請求項４に記載の負荷試験プログラム。
【請求項８】
各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに対する負荷試験方法であって、
所定の負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を取得する制御情報取得工程と、
前記各種ハードウェア資源ごとに設定されたルールであって、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てる順序を示すルールのテーブルである割り当てルールテーブルを取得する割り当てルールテーブル取得工程と、
前記コンピュータの所定部位に負荷が掛かるように、前記割り当てルールテーブル取得工程において取得した割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択工程と、
前記制御情報取得工程において取得した制御情報と、前記ルール選択工程において選択した各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開工程と、
前記負荷試験プログラム展開工程において展開した負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行工程と、
を含んだことを特徴とする負荷試験方法。
【請求項９】
各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成された情報処理装置であって、
自装置に対して所定の負荷試験プログラムが実行される場合に、当該負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を読み出す制御情報読出手段と、
自装置に対して前記所定の負荷試験プログラムが実行される場合に、前記各種ハードウェア資源ごとに設定されたルールであって、当該負荷試験プログラムに対して自装置のハードウェア資源を割り当てる順序を示すルールのテーブルである割り当てルールテーブルを読み出す割当ルールテーブル読出手段と、
自装置に対して前記所定の負荷試験プログラムが実行される場合に、自装置の所定部位に負荷が掛かるように、前記割当ルールテーブル読出手段によって読み出された割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択手段と、
前記制御情報読出手段によって読み出された制御情報と、前記ルール選択手段によって選択された各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して自装置のハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開手段と、
前記負荷試験プログラム展開手段によって展開された負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行手段と、
を備えたことを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに実行させる負荷試験プログラム、当該コンピュータに対する負荷試験方法および当該負荷試験プログラムを実行する情報処理装置に関する。
【背景技術】
【０００２】
近年、内部に複数のプロセッサコアを持ち、かつ、当該プロセッサコアが擬似的に複数のＣＰＵ（Central Processing Unit）として動作する（ハイパースレッディング）ＣＰＵチップが登場してきている。
【０００３】
このＣＰＵチップを複数個搭載したシステムボード同士を専用のバスで接続するなどした構成を持つ大規模コンピュータ装置がある。以下、大規模コンピュータ装置を例示して説明する。
【０００４】
一般に、このような大規模コンピュータ装置が実機として使用されるまでには、当該大規模コンピュータ装置を形作るハードウェア資源の構造などを所定の方法で表現し（例えば、図面などを用いて表現する）、構想上の大規模コンピュータ装置が期待通りに論理的に正しく動作するか否かについて試験する設計の段階がある。さらに、設計の段階を経て作成した大規模コンピュータ装置が試験結果通り論理的に正しく動作するか否かについて試験することはもちろん、それに加えて、大規模コンピュータ装置が長時間の使用に耐えられるか否かについて試験する負荷試験の段階がある。
【０００５】
負荷試験の段階においては、専用の負荷試験プログラムを大規模コンピュータ装置自体に実行させることによって、事前に行った部分ごとの論理的な整合性のチェックはもちろん、それに加えて、大規模コンピュータ装置全体で動作した場合の論理的な整合性のチェックや、長時間の使用に対する耐久性のチェックなどを行う。
【０００６】
なお、負荷試験の段階で負荷試験プログラムを用いる例として、特許文献１では、単一のマルチプロセッサシステムを利用したコンピュータに対する試験方法が開示されている。
【０００７】
【特許文献１】特開２００７−２６２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来、大規模コンピュータ装置が実機として使用されるまでに踏むべき負荷試験で用いる負荷試験プログラムの開発がなされている。負荷試験プログラムには、ＯＳ（Operating System）配下で動作するものと、スタンドアロンで動作するものとがある。
【０００９】
しかしながら、ＯＳ配下で動作する負荷試験プログラムは、ＯＳやドライバなどのソフトウェアを介して試験対象となるハードウェア資源を操作することになるので、ハードウェア資源の障害が発生した場合に、詳細な情報を収集することができないという課題があった。
【００１０】
また、スタンドアロンで動作する負荷試験プログラムは、他のソフトウェアを介在せずハードウェア資源を直接操作できるため、障害発生時の情報収集などが可能であり、ＯＳ配下で動作するものとして開発した場合の課題については解決される反面、ハードウェア資源のドライバなどを新規作成する必要があるため、開発量が膨大になるという課題があった。
【００１１】
また、上記した論理シミュレータでは、論理の整合性を確認する論理検証用試験プログラムを、モデル化した大規模コンピュータ装置に実行させている。この論理検証用試験プログラムを流用、または、改造して開発する手法も考えられる。
【００１２】
しかしながら、論理検証用試験プログラムによる試験の対象は、大規模コンピュータ装置を小規模な部分に分けたうちの一部分である。当該論理検証用試験プログラムに対して少々の改造を行うことでは、実物の大規模コンピュータ装置に対して十分な試験結果を得る負荷試験プログラムに至らず、やはり開発量が膨大になるという課題があった。
【００１３】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、開発の労力を抑えた上で、大規模コンピュータ装置などの試験対象向け負荷試験プログラムを作成可能とし、当該負荷試験プログラムによって大規模コンピュータ装置などの試験対象に対して多様な負荷状態を作ることを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、目的を達成するため、本発明は、各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに実行させる負荷試験プログラムであって、所定の負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を読み出す制御情報読み出し手順と、前記各種ハードウェア資源ごとに設定されたルールであって、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てるルールのテーブルである割り当てルールテーブルを読み出す割り当てルールテーブル読み出し手順と、前記コンピュータの所定部位に負荷が掛かるように、前記割り当てルールテーブル読み出し手順によって読み出された割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択手順と、前記制御情報読み出し手順によって読み出された制御情報と、前記ルール選択手順によって選択された各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開手順と、前記負荷試験プログラム展開手順によって展開された負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行手順と、をコンピュータに実行させることを特徴とする。
【００１５】
また、本発明は、上記の発明において、前記コンピュータに対する負荷試験の対象部位に負荷が掛かるように前記割り当てルールテーブルから選択されたルールの組み合わせ群を読み出す組み合わせ群読み出し手順をさらにコンピュータに実行させ、前記負荷試験プログラム展開手順は、前記制御情報読み出し手順によって読み出された制御情報と、前記組み合わせ群読み出し手順によって読み出された組み合わせ群の組み合わせ一つずつに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開することを特徴とする。
【００１６】
また、本発明は、上記の発明において、前記所定の負荷試験プログラムは、論理検証用試験プログラムに対して所定の前記制御情報を付加したものであることを特徴とする。
【００１７】
また、本発明は、上記の発明において、前記負荷試験プログラム展開手順において、前記所定の負荷試験プログラムに割り当てられずに余ったハードウェア資源を外乱用の試験プログラムに対して割り当てて、当該外乱用の試験プログラムを展開する外乱用試験プログラム展開手順をさらにコンピュータに実行させ、前記負荷試験プログラム群並列実行手順は、前記負荷試験プログラム展開手順によって展開された負荷試験プログラム群と、前記外乱用試験プログラム展開手順によって展開された外乱用の試験プログラムとを並列して実行することを特徴とする。
【００１８】
また、本発明は、上記の発明において、前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、当該所定の負荷試験プログラムのみを再度実行することを特徴とする。
【００１９】
また、本発明は、上記の発明において、前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、負荷試験プログラム群を順次実行することを特徴とする。
【００２０】
また、本発明は、上記の発明において、前記負荷試験プログラム群並列実行手順は、エラー終了した所定の負荷試験プログラムがあった場合に、外乱用の試験プログラムの実行については中止し、負荷試験プログラム群を再度並列して実行することを特徴とする。
【００２１】
また、本発明は、各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに対する負荷試験方法であって、所定の負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を取得する制御情報取得工程と、前記各種ハードウェア資源ごとに設定されたルールであって、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てるルールのテーブルである割り当てルールテーブルを取得する割り当てルールテーブル取得工程と、前記コンピュータの所定部位に負荷が掛かるように、前記割り当てルールテーブル取得工程において取得した割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択工程と、前記制御情報取得工程において取得した制御情報と、前記ルール選択工程において選択した各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開工程と、前記負荷試験プログラム展開工程において展開した負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行工程と、を含んだことを特徴とする。
【００２２】
また、本発明は、各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成された情報処理装置であって、自装置に対して所定の負荷試験プログラムが実行される場合に、当該負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を読み出す制御情報読出手段と、自装置に対して前記所定の負荷試験プログラムが実行される場合に、前記各種ハードウェア資源ごとに設定されたルールであって、当該負荷試験プログラムに対して自装置のハードウェア資源を割り当てるルールのテーブルである割り当てルールテーブルを読み出す割当ルールテーブル読出手段と、自装置に対して前記所定の負荷試験プログラムが実行される場合に、自装置の所定部位に負荷が掛かるように、前記割当ルールテーブル読出手段によって読み出された割り当てルールテーブルから前記各種ハードウェア資源ごとに前記ルールを選択するルール選択手段と、前記制御情報読出手段によって読み出された制御情報と、前記ルール選択手段によって選択された各種ハードウェア資源ごとのルールとに基づいて、前記所定の負荷試験プログラムに対して前記コンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する負荷試験プログラム展開手段と、前記負荷試験プログラム展開手段によって展開された負荷試験プログラム群を並列して実行する負荷試験プログラム群並列実行手段と、を備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、所定の負荷試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報、並びに、各種ハードウェア資源ごとに設定されたルールであって、所定の負荷試験プログラムに対してコンピュータのハードウェア資源を割り当てるルールのテーブルである割り当てルールテーブルを予め所定の記憶部に保持しておく。そして、コンピュータの所定部位に負荷が掛かるように、割り当てルールテーブルから各種ハードウェア資源ごとにルールを選択する。当該選択したルールと、制御情報とに基づいて、所定の負荷試験プログラムに対してコンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する。展開した負荷試験プログラム群については、並列して実行する。こうすることによって、大規模コンピュータ装置における所定部位が高負荷となる状態をつくることが可能となる。さらに、ハードウェア資源ごとのルールの組み合わせ次第で、様々な部位を高負荷にすることが可能となり、大規模コンピュータ装置の負荷試験の段階において十分な試験結果を得ることが可能となる。また、所定の負荷試験プログラムを流用しており、全てを新規作成するわけではないので、開発の労力を抑えた上で試験プログラムを提供している。さらに、ＯＳ配下で動作しないスタンドアロン型であるので、障害発生時の情報収集が可能となる。
【００２４】
また、本発明によれば、コンピュータに対する負荷試験の対象部位に負荷が掛かるように割り当てルールテーブルから選択されたルールの組み合わせ群を予め保持しておく。制御情報と、組み合わせ群の組み合わせ一つずつに基づいて、所定の負荷試験プログラムに対してコンピュータのハードウェア資源を割り当てて当該所定の負荷試験プログラムを複数展開する。こうすることによって、例えば各種ハードウェア資源ごとの割り当てルールをオペレータに選択させる手法と比較して、自動で様々な部位が高負荷となる状態をつくるので、大規模コンピュータ装置の負荷試験の段階における十分な試験結果をより容易に得ることが可能となる。
【００２５】
また、本発明によれば、論理検証用試験プログラムに対して所定の制御情報を付加して流用するので、開発に投じる労力をさらに抑えることが可能となる。
【００２６】
また、本発明によれば、所定の負荷試験プログラムに割り当てられずに余ったハードウェア資源を外乱用の試験プログラムに対して割り当てて、当該外乱用の試験プログラムを展開する。負荷試験プログラム群と、外乱用の試験プログラムとを並列して実行する。こうすることによって、余ったハードウェア資源に外乱用の試験プログラムを割り当てない場合と比較して、より実地に即した環境で所定部位が高負荷となる状態をつくることが可能となる。
【００２７】
また、本発明によれば、エラー終了した所定の負荷試験プログラムがあった場合に、当該所定の負荷試験プログラムのみを再度実行するので障害が発生した場合に、詳細に情報収集することが可能となる。
【００２８】
また、本発明によれば、エラー終了した所定の負荷試験プログラムがあった場合に、負荷試験プログラム群を順次実行するので、障害が発生した場合に、詳細に情報収集することが可能となる。
【００２９】
また、本発明によれば、エラー終了した所定の負荷試験プログラムがあった場合に、外乱用の試験プログラムの実行については中止し、負荷試験プログラム群を再度並列して実行するので、障害が発生した場合に、当該障害発生が外乱によるものなのか否かを知ることが可能となる。また、それを知った上で詳細に情報収集することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下に添付図面を参照して、この発明に係る負荷試験の好適な実施の形態を、大規模コンピュータ装置を例に詳細に説明する。
【実施例１】
【００３１】
［大規模コンピュータ装置の概要］
図１を用いて、本発明の一実施例による負荷試験プログラムを実行させる対象である大規模コンピュータ装置の概要を説明する。なお、図１は、大規模コンピュータ装置の概要を説明するための図である。
【００３２】
図１に示すように、本実施例による大規模コンピュータ装置は、コンピュータのハードウェアの基本的な構成要素であるＣＰＵチップ１ａ〜１ｂ（演算装置および制御装置）や、メモリ２（主記憶装置）を備えたシステムボード３ａと、同様な構成の他方のシステムボード３ｂとを、専用のバスであるシステムバス４で接続した構成を持つ。なお、互いのシステムボード３ａ、３ｂは、当該システムボード３ａ〜３ｂを全体制御するシステムコントローラ５ａ〜５ｂで相互に接続される。
【００３３】
また、システムボード３ａ〜３ｂは、それぞれ複数、本実施例では２つのＣＰＵチップを備えたマルチプロセッサ構成をとる。例えば、システムボード３ａはＣＰＵチップ１ａとＣＰＵチップ１ｂとを備える。さらに、各ＣＰＵチップは複数、本実施例では２つのプロセッサコアを集積し、各プロセッサコアについては、擬似的に２つのＣＰＵとして動作するハイパースレッディングが実装されている。例えば、ＣＰＵチップ１ａは二つのプロセッサコアＣＰＵ「０」とＣＰＵ「１」とを備える。
【００３４】
また、システムボード３ａ〜３ｂには、入力装置、出力装置、外部記憶装置などの外部装置６ａ〜６ｄが接続される。
【００３５】
また、大規模コンピュータ装置は、ＣＰＵチップ、プロセッサコア、ハイパースレッディングに基づく擬似的なＣＰＵおよび外部装置それぞれに対して所定の序列を定義している。例えば、ＣＰＵチップについては、ＣＰＵチップ「０」が最上位であり、ＣＰＵチップ「１」、ＣＰＵチップ「２」と、より下位へ序列が続き、ＣＰＵチップ「３」が最下位となる。
【００３６】
［負荷試験プログラムの特徴］
次に、図２を用いて、上述した大規模コンピュータ装置が負荷試験プログラムを実行した際の特徴を説明する。
【００３７】
初めに、負荷試験プログラムの構成を述べる。負荷試験プログラムは、大規模コンピュータ装置のハードウェア構成と比較して、少ないハードウェア資源が割り当てられる小規模試験プログラムを備える。具体的に例を挙げて説明すると、図１で説明した大規模コンピュータ装置では、ハイパースレッディングに基づく擬似的なプロセッサコア数は１６個であるが、負荷試験プログラムは、その小規模試験プログラムの実行に必要なプロセッサコアについては、例えば４個のプロセッサコアが割り当てられる小規模試験プログラムを備える。
【００３８】
また、この小規模試験プログラムは、当該小規模試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとに定まる数量条件とを示す制御情報を備える。具体的に例を挙げて説明すると、小規模試験プログラムは、実行時において、プロセッサコア、メモリ、外部装置をそれぞれ、４個、３８４ＭＢ、２個必要とすることを示す制御情報を備える。
【００３９】
図２に示すように、大規模コンピュータ装置は、負荷試験プログラムの実行によって、割り当てルールテーブル７を自装置内の所定の記憶部に保持する。割り当てルールテーブル７とは、上記の小規模試験プログラムに対して大規模コンピュータ装置の各種ハードウェア資源を割り当てるルールを格納するテーブルである。
【００４０】
例えば、図１で説明した大規模コンピュータ装置のハイパースレッディングに基づく擬似的なＣＰＵに対して割り当てるルールとしては、一例として、予め定義された序列に基づいて、最上位のＣＰＵ「０」から順番に、ＣＰＵ「１」、ＣＰＵ「２」と、昇順に割り当てるというルール（普通（昇順））がある。割り当てルールテーブル７には、その他に種々の割り当てルールが存在する。各ルールの詳細については後述する。
【００４１】
図２に戻って、大規模コンピュータ装置は、大規模コンピュータ装置の所定部位に負荷が掛かるように、割り当てルールテーブル７から各種ハードウェア資源ごとにルールを選択する。例えば、大規模コンピュータ装置は、プロセッサコア、メモリ、外部装置に対して、それぞれ、ルール１、ルール３、ルール２を選択する。
【００４２】
そして、大規模コンピュータ装置は、各種ハードウェア資源ごとに選択したルールと、当該負荷試験プログラムが備える小規模試験プログラム８の制御情報８ａとに基づいて、当該小規模試験プログラム８に対して自装置のハードウェア資源を割り当てる。
【００４３】
ここで、小規模試験プログラム８に割り当てるべきハードウェア資源は、上述したように、大規模コンピュータ装置のハードウェア構成と比較して少ない。その結果、大規模コンピュータ装置は、小規模試験プログラムに対して自装置のハードウェア資源を割り当てた後、残余のハードウェア資源がある場合には、小規模試験プログラム８に対してさらに自装置のハードウェア資源を割り当て、小規模試験プログラム８を複数展開する。そして、大規模コンピュータ装置は、展開した小規模試験プログラム群を並列して実行する。
【００４４】
このように、負荷試験プログラムを実行すると、ルールの選択の仕方に応じて、大規模コンピュータ装置における所定部位が高負荷となる状態をつくることが可能となる。
【００４５】
［大規模コンピュータ装置の構成］
次に、図３を用いて、実施例１に係る大規模コンピュータ装置の構成を説明する。図３は、実施例１に係る大規模コンピュータ装置の構成を示すブロック図である。同図に示すように、大規模コンピュータ装置１０は、入力部２０と、表示部３０と、記憶部４０と、主制御部５０とを備える。なお、図３で示した大規模コンピュータ装置１０の構成は、図１で示した大規模コンピュータ装置を概念的に表現したものである。大規模コンピュータ装置１０の入力部２０、表示部３０および記憶部４０は、図１で示した大規模コンピュータ装置の外部装置６ａ〜６ｄのいずれかに相当する。また、大規模コンピュータ装置１０の主制御部５０は、図１で示した大規模コンピュータ装置の全体制御を担うシステムボード３ａ〜３ｂの各部をまとめて単体として概念的に表現したものに相当する。
【００４６】
入力部２０は、オペレータから所定の指示を受け付け、主制御部５０に指示の内容を示す信号を入力する。表示部３０は、主制御部５０の各処理部による処理結果を表示する。具体的には、表示部３０は、負荷試験プログラムの実行直後に表示される開始画面や、ルールの組み合わせを生成するための画面や、試験結果を示す所定の画面を表示する。
【００４７】
記憶部４０は、その内部に負荷試験プログラムを記憶している。当該負荷試験プログラムが主制御部５０によって記憶部４０から読み出され、実行されると、割り当てルールテーブル保持部４１と、制御情報保持部４２と、小規模試験プログラム保持部４３とが記憶部４０に生成される。
【００４８】
割り当てルールテーブル保持部４１は、各種ハードウェア資源ごとに設定された、所定の負荷試験プログラムに対して大規模コンピュータ装置のハードウェア資源を割り当てるルールを格納する割り当てルールテーブルを保持する。具体的には、図４に示すように、割り当てルールテーブル保持部４１は、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当てる際の種々のルールを、大規模コンピュータ装置１０のハードウェア資源ごとに区分けして配置する割り当てルールテーブルを保持する。本実施例では、各ハードウェア資源に対して複数種類のルールが設定されており、実行する試験に応じて適宜いずれかのルールが選択される。なお、図４は、割り当てルールテーブル保持部４１が記憶する情報の例を示す図である。
【００４９】
ここで、図４における割り当てルールテーブルに配置された種々の割り当てルールについて、図１を用いて説明する。図４に示すプロセッサコア割り当てルールの「普通（昇順）」とは、図１に示す大規模コンピュータ装置のＣＰＵ「０」〜ＣＰＵ「１５」に定義された序列に基づいて、ハードウェア資源、つまりＣＰＵ・プロセッサコアを昇順で割り当てるルールである。本実施例では、ＣＰＵ「０」から、ＣＰＵ「１」、ＣＰＵ「２」と順番に小規模試験プログラムに対して割り当てていくルールである。
【００５０】
また、「普通（降順）」とは、ハードウェア資源を降順で小規模試験プログラムに割り当てるルールである。本実施例では、ＣＰＵ「１５」から、ＣＰＵ「１４」、ＣＰＵ「１３」と順番にＣＰＵを割り当てていくルールである。
【００５１】
また、「アコーディオン」とは、ＣＰＵ「０」、ＣＰＵ「１５」、ＣＰＵ「１」、ＣＰＵ「１４」、ＣＰＵ「２」、ＣＰＵ「１３」、という順番にプロセッサコアを小規模試験プログラムに割り当てていくルールである。
【００５２】
また、「１チップ内から１スレッド」とは、１つのＣＰＵチップから単一のスレッド・プロセッサコアを選択肢、小規模試験プログラムに割り当てるルールである。本実施例では、ＣＰＵチップ「０」のＣＰＵ「０」、ＣＰＵチップ「１」のＣＰＵ「４」、ＣＰＵチップ「２」のＣＰＵ「８」、ＣＰＵチップ「３」のＣＰＵ「１２」、ＣＰＵチップ「０」のＣＰＵ「１」、ＣＰＵチップ「１」のＣＰＵ「５」、ＣＰＵチップ「２」のＣＰＵ「９」、ＣＰＵチップ「３」のＣＰＵ「１３」、とスレッドを小規模試験プログラムに割り当てていくルールである。
【００５３】
また、「ＳＢ（System Board）分散（昇順）」とは、例えば小規模試験プログラムの実行に必要なＣＰＵ数が４個であった場合には、システムボード「０」から、ＣＰＵ「０」、ＣＰＵ「１」、ＣＰＵ「２」、ＣＰＵ「３」、続いてシステムボード「１」から、ＣＰＵ「８」、ＣＰＵ「９」、ＣＰＵ「１０」、ＣＰＵ「１１」、とシステムボードを交互に切り替えてハードウェア資源を割り当てていくルールである。
【００５４】
また、図４に示すメモリ割り当てルールの区分に配置された「特定ＳＢ集中」とは、特定のシステムボードに搭載されたハードウェア資源（メモリ）を、小規模試験プログラムに割り当てるルールであることを示す。図１に示す大規模コンピュータ装置において、例えばシステムボード「０」のメモリのみを小規模試験プログラムに対して割り当てていくルールである。なお、メモリ割り当てルールおよび外部装置割り当てルールの他の割り当てルールについては、上述した割り当てルールと同様の割り当てかたを意味するので説明を省略する。
【００５５】
制御情報保持部４２は、小規模試験プログラムの実行に必要なハードウェア資源の種類と、当該ハードウェア資源の種類ごとの数量条件とを示す制御情報を保持する。具体的には、図５に示すように、制御情報保持部４２は、ハードウェア資源の種別を示すハードウェア資源種別情報と、小規模試験プログラムの実行に必要なハードウェア資源ごとの数や量に係る条件を示す数量条件との対応関係を記憶する。例えば、図５に示すように、制御情報保持部４２は、ハードウェア資源種別情報「ＣＰＵ」と、数量条件「特別な制限なく４個」との対応関係を記憶する。なお、図５は、制御情報保持部が記憶する情報の例を示す図である。
【００５６】
小規模試験プログラム保持部４３は、小規模試験プログラムを保持する。なお、実施例１では、一つの小規模試験プログラムを保持する場合を説明するが、異なる複数の小規模試験プログラムを保持してもよく、それについては実施例３にて後述する。
【００５７】
主制御部５０は、大規模コンピュータ装置１０を全体制御する制御部であり、その内部にルール選択処理部５１と、小規模試験プログラム展開処理部５２と、小規模試験プログラム並列実行部５３と、試験結果出力部５４とを有する。なお、大規模コンピュータ装置１０が負荷試験プログラムを実行すると、図１で示した大規模コンピュータ装置のＣＰＵ「０」がマスタとなり、これらの処理部の処理を担当する。
【００５８】
ルール選択処理部５１は、大規模コンピュータ装置１０の所定部位に負荷が掛かるように、割り当てルールテーブル保持部４１によって保持された割り当てルールテーブルから各種ハードウェア資源ごとにルールを選択する。
【００５９】
具体的には、ルール選択処理部５１は、入力部２０が受け付けた負荷試験プログラムの実行指示を受け取ると、表示部３０にルール選択の操作を受け付ける所定の画面を表示する（図６参照）。そして、ルール選択処理部５１は、オペレータが入力部２０を操作することで入力される制御信号を受け取ると、制御信号に基づいて割り当てルールテーブル保持部４１から各種ハードウェア資源ごとにルールを選択し、ルールの組み合わせを生成する。そして、ルール選択処理部５１は、小規模試験プログラム展開処理部５２に当該生成したルールの組み合わせを出力する。
【００６０】
例えば、図６に示すように、ルール選択処理部５１は、オペレータが画面内のテーブル９ａに配置された一区画をポインタ９ｂで指定することで、当該指定されたテーブル９ａ一区画に対応するルールを割り当てルールテーブル保持部４１から選択し、ルールの組み合わせを生成していく。一例として、図６においてオペレータがすでにＣＰＵ割り当てルールとして「普通（昇順）」を、また江森割り当てルールとして「ＳＢ分散（降順）」を選択済みである状況を想定する。図６の画面において、オペレータがポインタ９ｂによって「ＳＢ分散降順」の一区画をさらに指定し、その後「完了」の一区画を指定した場合には、ルール選択処理部５１は、割り当てルールテーブル保持部４１から選択して生成したＣＰＵのルール「普通（昇順）」、メモリのルール「ＳＢ分散降順」および外部装置のルール「ＳＢ分散降順」で構成されたルールの組み合わせを、小規模試験プログラム展開処理部５２に出力する。なお、図６は、表示部に表示される画面の例を示す図である。
【００６１】
小規模試験プログラム展開処理部５２は、制御情報保持部４２によって保持された制御情報と、ルール選択処理部５１によって選択された各種ハードウェア資源ごとのルールとに基づいて、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当てて、当該小規模試験プログラムを複数展開する。
【００６２】
具体的には、小規模試験プログラム展開処理部５２は、ルール選択処理部５１からルールの組み合わせを受け取ると、小規模試験プログラム保持部４３から小規模試験プログラムを読み出す。そして、小規模試験プログラム展開処理部５２は、当該受け取ったルールの組み合わせと、制御情報保持部４２から読み出した制御情報とに基づいて、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当て、小規模試験プログラムを展開する。そして、小規模試験プログラム展開処理部５２は、小規模試験プログラムを複数展開するなかで、大規模コンピュータ装置１０のハードウェア資源いずれかが枯渇すると、小規模試験プログラムに対するハードウェア割り当てをそれ以上行わず、小規模試験プログラム並列実行部５３に対して、当該展開した小規模試験プログラム群を並列して実行するように指示する。
【００６３】
図７を用いて、小規模試験プログラム展開処理部５２の処理を具体的な例を挙げて説明する。なお、図７は、小規模試験プログラム展開処理部の処理を説明するための図である。大規模コンピュータ装置は、ハイパースレッディングに基づく擬似的なＣＰＵについては８個、メモリについては５１２ＭＢ、外部装置については２個を搭載したシステムボード２枚で構成されるものとする。また、小規模試験プログラム展開処理部５２がルール選択処理部５１から受け取ったルールの組み合わせは、ＣＰＵのルール「普通（昇順）」、メモリのルール「普通（昇順）」および外部装置のルール「普通（昇順）」で構成されるものとする。また、小規模試験プログラム展開処理部５２が展開する小規模試験プログラムの制御情報が示す内容は、プロセッサコアについては特別な制限なく４個必要、メモリについては３８４ＭＢ必要、外部装置については２個必要であるものとする。
【００６４】
図７上段は、大規模コンピュータ装置のハードウェア構成を概略的に示した図面であり、小規模試験プログラムへハードウェア資源が割り当てられていない状態である。図７に示すように、小規模試験プログラム展開処理部５２は、初めに、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源を割り当てる場合には、システムボード「０」のＣＰＵ「０」〜ＣＰＵ「３」、システムボード「０」のメモリのうち３８４ＭＢ、システムボード「０」の外部装置「０」〜外部装置「１」を割り当てる。図７の中段は、このようなハードウェア資源が割り当てられた状態を示す。
【００６５】
そして、小規模試験プログラム展開処理部５２は、２回目に、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源をさらに割り当てる。この場合、システムボード「０」のＣＰＵ「４」〜ＣＰＵ「７」、システムボード「０」のメモリの残り１２８ＭＢおよびシステムボード「１」のメモリ２５６ＭＢの計３８４ＭＢ、システムボード「１」の外部装置「０」〜外部装置「１」を小規模試験プログラムに割り当てる。図７の下段は、２回目のハードウェア資源割り当てが行われた状態を示す。
【００６６】
そして、小規模試験プログラム展開処理部５２は、３回目に、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源の更なる割り当てを試みる。ところが、図７の下段に示されるように、当該大規模コンピュータ装置からは、小規模試験プログラムが必要とする外部装置２個を確保することできない。その結果、小規模試験プログラム展開処理部５２は、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源を割り当てる処理をここで終了する。
【００６７】
以上のように、小規模試験プログラム展開処理部５２は、小規模試験プログラムの展開を終えると、小規模試験プログラム並列実行部５３に当該展開した小規模試験プログラム群を並列して実行するように指示する。
【００６８】
小規模試験プログラム並列実行部５３は、小規模試験プログラム展開処理部５２によって展開された小規模試験プログラム群を並列して実行する。具体的には、小規模試験プログラム並列実行部５３は、小規模試験プログラム展開処理部５２からの指示に基づいて、自装置に展開された小規模試験プログラム群を並列して実行する。そして、小規模試験プログラム並列実行部５３は、小規模試験プログラムの実行がエラーなく終了した場合、もしくは、小規模試験プログラムの実行においてエラーが発生した場合、それぞれに対応する試験結果を示す情報を試験結果出力部５４に出力する。
【００６９】
試験結果出力部５４は、表示部３０に試験結果を示す所定の画面を表示する。具体的には、試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて、表示部３０に所定の画面を表示する。そして、試験結果出力部５４は、オペレータが試験結果を確認し、入力部２０を操作することで入力される制御信号を受け取ると、試験結果を示す所定の画面から開始画面に表示部３０を切り替える。
【００７０】
［大規模コンピュータ装置による処理］
次に、大規模コンピュータ装置の処理動作について図８のフローチャートを参照して説明する。なお、図８は、大規模コンピュータ装置１０の処理の流れを示すフローチャートである。
【００７１】
図８に示すように、大規模コンピュータ装置１０は、負荷試験プログラムの実行の指示を受け付けると（ステップＳ１１０肯定）、開始画面を切り替え、ルールの組み合わせを生成するための画面を表示部３０に表示する（ステップＳ１２０）。なお、大規模コンピュータ装置１０は、負荷試験プログラムの実行の指示がなく（ステップＳ１１０否定）、負荷試験プログラムの終了の指示を受け付けると（ステップＳ１９０肯定）、負荷試験プログラムによる処理を終了する。
【００７２】
ステップＳ１２０に戻って、大規模コンピュータ装置１０は、オペレータより各種ハードウェア資源ごとにルールの選択を受け付けることで、ルールの組み合わせを生成し（ステップＳ１３０）、当該ルールの組み合わせを構成する各種ハードウェア資源ごとのルールと、小規模試験プログラムの制御情報とに基づいて、小規模試験プログラムに対して自装置のハードウェア資源を割り当てて複数展開する（ステップＳ１４０）。
【００７３】
そして、大規模コンピュータ装置１０は、当該展開した小規模試験プログラム群を並列して実行し（ステップＳ１５０）、小規模試験プログラム群の実行結果にエラーがあるか否かを判別する（ステップＳ１６０）。小規模試験プログラムがエラーなく終了すると（ステップＳ１６０否定）、大規模コンピュータ装置１０は表示部３０に所定の画面を表示する（ステップＳ１７０）。そして、大規模コンピュータ装置１０は、表示部への試験結果の表示に対応してオペレータから試験結果の確認を受け取ると、表示部３０に試験開始画面を表示する（ステップＳ１８０）。そして、大規模コンピュータ装置１０は、負荷試験プログラムの終了の指示を受け付けると（ステップＳ１９０肯定）、負荷試験プログラムによる処理を終了する。なお、大規模コンピュータ装置１０は、負荷試験プログラムの実行の指示を再度受け付けた場合には（ステップＳ１９０否定）、再度ルールの組み合わせを生成するための画面を表示部３０に表示し（ステップＳ１２０）、負荷試験を繰り返し実行する。
【００７４】
ステップＳ１６０に戻って、大規模コンピュータ装置１０は、小規模試験プログラム群の実行においてエラーが発生したと判別すると（ステップＳ１６０肯定）、所定のエラー処理を行う（ステップＳ２００）。なお、実施例１のエラー処理としては、表示部３０に試験結果を示す所定の画面を表示することのみとしているが、他のエラー処理を行ってもよく、それについては実施例４にて後述する。
【００７５】
そして、大規模コンピュータ装置１０は、試験結果の表示に応じてオペレータから試験結果の確認を受け取ると、表示部３０に開始画面を表示する（ステップＳ１８０）。そして、負荷試験プログラムの終了の指示を受け付けると（ステップＳ１９０肯定）、負荷試験プログラムによる処理を終了する。
【００７６】
［実施例１の効果］
上記したように、実施例１によれば、割り当てルールテーブルから各種ハードウェア資源ごとにルールを選択する。ルールの選択に当たっては、大規模コンピュータ装置の所定部位に負荷が掛かるようにすることができる。そして、制御情報と、ルールの組み合わせとに基づいて、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源を割り当てて、当該所定の負荷試験プログラムを複数展開する。そして、展開された小規模試験プログラム群を並列して実行する。こうすることによって、大規模コンピュータ装置における所定部位が高負荷となる状態をつくることが可能である。そして、ハードウェア資源ごとのルールの組み合わせ次第で、様々な部位を高負荷にすることが可能となり、大規模コンピュータ装置の負荷試験の段階において十分な試験結果を得ることが可能となる。
【００７７】
また、本実施例では、所定の負荷試験プログラムである小規模試験プログラムを流用しており、負荷試験プログラムの全てを新規作成するわけではないので、開発の労力を抑えた上で大規模コンピュータ装置の負荷試験プログラムを提供している。
【００７８】
また、本実施例による負荷試験プログラムはＯＳ配下で動作しないスタンドアロン型であるので、負荷試験対象に障害が発生した際の情報収集が可能となる。
【００７９】
以下では、図９〜図１３を用いて、ルールの組み合わせが異なることで、大規模コンピュータ装置の様々な部位に負荷がかかることを説明する。なお、小規模試験プログラム展開処理部５２が展開する小規模試験プログラムの制御情報が示す内容は、便宜上、プロセッサコアについては特別な制限なく４個必要、メモリについては所定値ＭＢ必要、外部装置については未使用であるものとする。
【００８０】
まず、図９を用いて、小規模試験プログラム展開処理部５２が受け取ったルールの組み合わせが、ＣＰＵのルール「ＳＢ分散（昇順）」、メモリのルール「ＳＢ分散（昇順）」で構成されるものであった場合を説明する。
【００８１】
小規模試験プログラム展開処理部５２は、まず、システムボード「０」のＣＰＵ「０」〜ＣＰＵ「３」、システムボード「０」の所定値ＭＢのメモリを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、２回目に、システムボード「１」のＣＰＵ「８」〜ＣＰＵ「１１」、システムボード「１」の所定値ＭＢのメモリを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、３回目に、システムボード「０」のＣＰＵ「４」〜ＣＰＵ「７」、システムボード「０」の所定値ＭＢのメモリを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、最後に、システムボード「１」のＣＰＵ「１２」〜ＣＰＵ「１５」、システムボード「１」の所定値ＭＢのメモリを小規模試験プログラムに割り当てる。
【００８２】
そして、上記したように展開した４つの小規模試験プログラム群を小規模試験プログラム並列実行部５３によって並列して実行すると、図９に示すように、メモリやシステムバス上では負荷が分散されるのに対し、ＣＰＵチップでは負荷が集中する。つまり、各ＣＰＵチップに対して負荷を上げ、大規模コンピュータ装置に一様に負荷がかかった状態となる。
【００８３】
次に、図１０を用いて、小規模試験プログラム展開処理部５２が受け取ったルールの組み合わせが、ＣＰＵのルール「連続（昇順）」、メモリのルール「特定ＳＢ集中」で構成されるものであった場合を説明する。
【００８４】
小規模試験プログラム展開処理部５２は、まず、プロセッサコアについては、システムボード「０」のＣＰＵ「０」〜ＣＰＵ「３」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、２回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「４」〜ＣＰＵ「７」、メモリについては、同じくシステムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、３回目に、プロセッサコアについては、システムボード「１」のＣＰＵ「８」〜ＣＰＵ「１１」、メモリについては、同じくシステムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、最後に、プロセッサコアについては、システムボード「１」のＣＰＵ「１２」〜ＣＰＵ「１５」、メモリについては、同じくシステムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。図１０の例では、図９の例とは異なり、システムボード「０」に搭載されたメモリのみを小規模試験プログラムに割り当てている。
【００８５】
そして、上記したように展開した４つの小規模試験プログラム群を小規模試験プログラム並列実行部５３によって並列して実行すると、図１０に示すように、システムボード「０」のシステムコントローラに対して負荷を上げた状態となる。
【００８６】
次に、図１１を用いて、小規模試験プログラム展開処理部５２が受け取ったルールの組み合わせが、ＣＰＵのルール「ＳＢ分散（昇順）」、メモリのルール「ＳＢ分散（降順）」で構成されるものであった場合を説明する。
【００８７】
小規模試験プログラム展開処理部５２は、まず、プロセッサコアについては、システムボード「０」のＣＰＵ「０」〜ＣＰＵ「３」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、２回目に、プロセッサコアについては、システムボード「１」のＣＰＵ「８」〜ＣＰＵ「１１」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、３回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「４」〜ＣＰＵ「７」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、最後に、プロセッサコアについては、システムボード「１」のＣＰＵ「１２」〜ＣＰＵ「１５」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。
【００８８】
そして、上記したように展開した４つの小規模試験プログラム群を小規模試験プログラム並列実行部５３によって並列して実行すると、図１１に示すように、システムボードを跨いだ関係にあるプロセッサコアとメモリとで、小規模試験プログラムが実行されるので、システムボード間のデータ転送時に使用されるシステムバスに対して負荷を上げた状態となる。
【００８９】
次に、図１２を用いて、小規模試験プログラム展開処理部５２が受け取ったルールの組み合わせが、ＣＰＵのルール「１チップ内から１スレッド」、メモリのルール「ＳＢ分散（昇順）」で構成されるものであった場合を説明する。
【００９０】
小規模試験プログラム展開処理部５２は、まず、プロセッサコアについては、システムボード「０」のＣＰＵ「０」とＣＰＵ「４」、並びに、システムボード「１」のＣＰＵ「８」とＣＰＵ「１２」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、２回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「１」とＣＰＵ「５」、並びに、システムボード「１」のＣＰＵ「９」とＣＰＵ「１３」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、３回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「２」とＣＰＵ「６」、並びに、システムボード「１」のＣＰＵ「１０」とＣＰＵ「１４」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、最後に、プロセッサコアについては、システムボード「０」のＣＰＵ「３」とＣＰＵ「７」、並びに、システムボード「１」のＣＰＵ「１１」とＣＰＵ「１５」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。
【００９１】
そして、上記したように展開した４つの小規模試験プログラム群を小規模試験プログラム並列実行部５３によって並列して実行すると、図１２に示すように、一つのＣＰＵチップ上で複数の小規模試験プログラムが同時に実行されるので、ハイパースレッディングに基づく擬似的なＣＰＵ間でのキャッシュデータ転送が頻発し、キャッシュ６０ａ〜６０ｄに対して負荷を上げた状態となる。
【００９２】
最後に、図１３を用いて、小規模試験プログラム展開処理部５２が受け取ったルールの組み合わせが、ＣＰＵのルール「アコーディオン」、メモリのルール「ＳＢ分散（昇順）」で構成されるものであった場合を説明する。
【００９３】
小規模試験プログラム展開処理部５２は、まず、プロセッサコアについては、システムボード「０」のＣＰＵ「０」とＣＰＵ「１」、並びに、システムボード「１」のＣＰＵ「１５」とＣＰＵ「１４」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、２回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「２」とＣＰＵ「３」、並びに、システムボード「１」のＣＰＵ「１３」とＣＰＵ「１２」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、３回目に、プロセッサコアについては、システムボード「０」のＣＰＵ「４」とＣＰＵ「５」、並びに、システムボード「１」のＣＰＵ「１１」とＣＰＵ「１０」、メモリについては、システムボード「０」の所定値ＭＢを小規模試験プログラムに割り当てる。そして、小規模試験プログラム展開処理部５２は、最後に、プロセッサコアについては、システムボード「０」のＣＰＵ「６」とＣＰＵ「７」、並びに、システムボード「１」のＣＰＵ「９」とＣＰＵ「８」、メモリについては、システムボード「１」の所定値ＭＢを小規模試験プログラムに割り当てる。
【００９４】
そして、上記したように展開した４つの小規模試験プログラム群を小規模試験プログラム並列実行部５３によって並列して実行すると、図１３に示すように、ＣＰＵ「０」、ＣＰＵ「１」、ＣＰＵ「１５」、ＣＰＵ「１４」を割り当てられた小規模試験プログラムは、ハードウェア資源の構成上最長のデータ転送経路を使用し、ＣＰＵ「６」、ＣＰＵ「７」、ＣＰＵ「８」、ＣＰＵ「９」を割り当てられた小規模試験プログラムは、ハードウェア資源の構成上最短のデータ転送経路を使用するなど、異なるデータ転送経路が交錯しつつシステムボードに負荷がかかる状態となる。
【００９５】
以上に説明したように、ハードウェア資源ごとのルールの組み合わせ次第で、様々な部位を高負荷にすることが可能となり、大規模コンピュータ装置の負荷試験の段階において十分な試験結果を得ることが可能となる。
【実施例２】
【００９６】
実施例２では、様々なルールの組み合わせを予め保持し、当該保持した組み合わせに基づいて順次小規模試験プログラムを割り当てるものとした。これは、自動で大規模コンピュータ装置の様々な部位に負荷がかかる状態をつくり、ルールを選択する手間を省くことで、試験結果を容易に得るためである。
【００９７】
［実施例２に係る大規模コンピュータ装置の構成］
図１４を用いて、実施例２に係る大規模コンピュータ装置の構成を説明する。なお、図１４は、実施例２に係る大規模コンピュータ装置の構成を示すブロック図である。
【００９８】
図１４に示すように、大規模コンピュータ装置１０は、実施例１と同様、入力部２０と、表示部３０と、記憶部４０と、主制御部５０とを備え、実施例１と異なる点としては、ルール選択処理部５１と、割り当てルールテーブル保持部４１とを取り除き、記憶部４０に割り当てルール組み合わせ保持部４４を新たに備える。なお、実施例１と同じ動作をし、同じ機能を有する部については説明を省略し、以下では、割り当てルール組み合わせ保持部４４、小規模試験プログラム展開処理部５２および試験結果出力部５４について説明を行う。
【００９９】
割り当てルール組み合わせ保持部４４は、大規模コンピュータ装置１０に対する負荷試験の対象部位に負荷が掛かるように選択されたルールの組み合わせ群を保持する。具体的には、割り当てルール組み合わせ保持部４４は、図１５に示すように、各種ハードウェア資源ごとのルールの組み合わせを複数保持し、当該組み合わせに対して一意に識別可能なＩＤを付与して保持する。組み合わせに付与するＩＤは、小規模試験プログラム展開処理部５２による処理が当該ＩＤに基づいて一定の順序に従うような情報であることが望ましい。なお、割り当てルール組み合わせ保持部４４では、大規模コンピュータ装置１０による処理とは直接関係しないが、各組み合わせに対して大規模コンピュータ装置のどの部位に負荷がかかるかを示すコメントを付与している。例えば、図１５に示すように、割り当てルール組み合わせ保持部４４は、ＣＰＵのルール「ＳＢ分散（昇順）」、メモリのルール「ＳＢ分散（昇順）」および外部装置のルール「ＳＢ分散（昇順）」で構成された組み合わせに対してＩＤ「１」と、コメント「ＣＰＵチップ負荷」とを付与して保持する。なお、図１５は、割り当てルール組み合わせ保持部が記憶する情報の例を示す図である。
【０１００】
小規模試験プログラム展開処理部５２は、入力部２０が受け付けた負荷試験プログラムの実行の指示を当該入力部２０から受け取ると、まず、割り当てルール組み合わせ保持部４４からＩＤ「１」が付与された組み合わせを読み出す。そして、小規模試験プログラム展開処理部５２は、小規模試験プログラム保持部４３から小規模試験プログラムを読み出し、組み合わせと、制御情報とに基づいて、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当てる。そして、小規模試験プログラム展開処理部５２は、小規模試験プログラムを複数展開することよって、大規模コンピュータ装置１０のハードウェア資源いずれかが枯渇すると、小規模試験プログラム並列実行部５３に対して、当該展開した小規模試験プログラム群を並列して実行するように指示する。以下に行われる小規模試験プログラム並列実行部５３の処理については、実施例１と同様であるので省略する。
【０１０１】
試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて表示部３０に試験結果を示す所定の画面を表示する。ここで、試験結果出力部５４は、オペレータが試験結果を確認し、入力部２０を操作することで入力される制御信号を受け取ると、小規模試験プログラム展開処理部５２に対して次の組み合わせを読み出して小規模試験プログラムを展開するよう指示する。
【０１０２】
そして、小規模試験プログラム展開処理部５２は、試験結果出力部５４による指示に基づいて、次に、割り当てルール組み合わせ保持部４４からＩＤ「２」が付与された組み合わせを読み出す。そして、小規模試験プログラム展開処理部５２は、小規模試験プログラム保持部４３から小規模試験プログラムを読み出し、組み合わせと、制御情報とに基づいて、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当てる。このようにして、割り当てルール組み合わせ保持部４４によって保持された全てのルールの組み合わせに基づいて、自動で大規模コンピュータ装置の様々な部位に対して負荷がかかることとなる。
【０１０３】
［実施例２の効果］
上記したように、実施例２によれば、大規模コンピュータ装置に対する負荷試験の対象部位全てに負荷が掛かるように、ルールの組み合わせ群を予め保持する。そして、制御情報と、組み合わせ群の組み合わせ一つずつに基づいて、小規模試験プログラムに対して大規模コンピュータ装置のハードウェア資源を割り当てて小規模試験プログラムを複数展開する。こうすることによって、各種ハードウェア資源ごとの割り当てルールをオペレータに選択させる手法と比較して、自動で様々な部位が高負荷となる状態をつくるので、大規模コンピュータ装置の負荷試験の段階における十分な試験結果をより容易に得ることが可能となる。
【実施例３】
【０１０４】
実施例３では、小規模試験プログラムに対してハードウェア資源を割り当てた結果、余ってしまったハードウェア資源については、外乱用の試験プログラムに対して割り当て、当該外乱用の試験プログラムも同じく小規模試験プログラム群と並列して実行するものとした。これは、余ったハードウェア資源に外乱用の試験プログラムを割り当てない場合と比較して、より実地に近い環境で大規模コンピュータ装置の所定部位に負荷をかけるためである。
【０１０５】
また、実施例３では、大規模コンピュータ装置の各種ハードウェア資源を割り当てる小規模試験プログラムについては、制御情報の異なる複数の小規模試験プログラムから任意に選択可能なものとした。
【０１０６】
［実施例３に係る大規模コンピュータ装置の構成］
図１６を用いて、実施例３に係る大規模コンピュータ装置の構成を説明する。なお、図１６は、実施例３に係る大規模コンピュータ装置の構成を示すブロック図である。
【０１０７】
図１６に示すように、大規模コンピュータ装置１０は、実施例１と同様、入力部２０と、表示部３０と、記憶部４０と、主制御部５０とを備え、実施例１と異なる点としては、記憶部４０に外乱用試験プログラム保持部４５を新たに備え、主制御部５０に外乱用試験プログラム展開処理部５５を新たに備える。なお、実施例２と同じ動作をし、同じ機能を有する部については説明を省略し、以下では、制御情報保持部４２、小規模試験プログラム保持部４３、外乱用試験プログラム保持部４５、ルール選択処理部５１、小規模試験プログラム展開処理部５２、小規模試験プログラム並列実行部５３および外乱用試験プログラム展開処理部５５について説明を行う。
【０１０８】
ルール選択処理部５１は、入力部２０から、オペレータによる各種ハードウェア資源ごとのルールの指定とともに、展開する小規模試験プログラムの指定に係る制御信号を入力部２０から受け取る。例えば、図６で示した画面上に、制御情報の異なる複数の小規模試験プログラムから一つを選択するような一区画を設けるなどしてもよい。そして、ルール選択処理部５１は、ルールの組み合わせと、選択された小規模試験プログラムを一意に識別可能なＩＤとを小規模試験プログラム展開処理部５２に出力する。
【０１０９】
ここで、小規模試験プログラム展開処理部５２の処理を説明する前に、制御情報保持部４２および小規模試験プログラム保持部４３について説明を行う。
【０１１０】
制御情報保持部４２は、図１７に示すように、小規模試験プログラムＩＤと、外乱を許可するか否かを示す情報が付加された制御情報とを対応付けて記憶する。例えば、制御情報保持部４２は、小規模試験プログラムＩＤ「Ａ」と、プロセッサコアについては「特別な制限なく４個」、メモリについては「３８４ＭＢ」、外部装置については「２個」必要であり、外乱については許可するという内容の制御情報「Ｃ１」とを対応付けて記憶する。なお、図１７は、制御情報保持部が記憶する情報の例を示す図である。
【０１１１】
小規模試験プログラム保持部４３は、制御情報の異なる複数の小規模試験プログラムを保持する。具体的には、図１８に示すように、小規模試験プログラム保持部４３は、小規模試験プログラムＩＤと、小規模試験プログラムの実体とを対応付けて保持する。例えば、図１８に示すように、小規模試験プログラム保持部４３は、小規模試験プログラムＩＤ「Ａ」と、小規模試験プログラムの実体「ＰＧ１」とを対応付けて保持する。なお、図１８は、小規模試験プログラム保持部が保持する情報の例を示す図である。
【０１１２】
小規模試験プログラム展開処理部５２は、ルール選択処理部５１からルールの組み合わせと、小規模試験プログラムＩＤとを受け取ると、小規模試験プログラム保持部４３から当該小規模試験プログラムＩＤに対応する小規模試験プログラムを読み出す。そして、小規模試験プログラム展開処理部５２は、当該受け取ったルールの組み合わせと、制御情報保持部４２から読み出した小規模試験プログラムＩＤに対応する制御情報とに基づいて、小規模試験プログラムに対して大規模コンピュータ装置１０のハードウェア資源を割り当て、当該小規模試験プログラムを展開する。そして、小規模試験プログラム展開処理部５２は、展開した小規模試験プログラムが外乱を許可する場合には、外乱用試験プログラム展開処理部５５に対し、余ったハードウェア資源に外乱用の試験プログラムを割り当てるように指示する。なお、小規模試験プログラム展開処理部５２は、展開した小規模試験プログラムが外乱を許可しない場合には、小規模試験プログラム並列実行部５３に対し、当該展開した小規模試験プログラム群を並列して実行するように指示する。
【０１１３】
外乱用試験プログラム保持部４５は、外乱用の試験プログラムである外乱用試験プログラムを保持する。
【０１１４】
外乱用試験プログラム展開処理部５５は、小規模試験プログラムに割り当てられずに余ったハードウェア資源を、外乱用試験プログラムに対して割り当てて当該外乱用試験プログラムを展開する。具体的には、外乱用試験プログラム展開処理部５５は、小規模試験プログラム展開処理部５２から余ったハードウェア資源に外乱用の試験プログラムを割り当てるように指示を受け取ると、外乱用試験プログラム保持部４５から外乱用試験プログラムを読み出し、余ったハードウェア資源に割り当てて展開する。そして、外乱用試験プログラム展開処理部５５は、小規模試験プログラム並列実行部５３に対し、当該展開した外乱用試験プログラムと、小規模試験プログラム群とを並列して実行するように指示する。
【０１１５】
小規模試験プログラム並列実行部５３は、小規模試験プログラム展開処理部５２、もしくは、外乱用試験プログラム展開処理部５５からの指示に基づいて、自装置に展開された小規模試験プログラム群や外乱用試験プログラムを並列して実行する。
【０１１６】
［大規模コンピュータ装置による処理］
次に、大規模コンピュータ装置１０の処理動作について図１９のフローチャートを参照して説明する。なお、図１９のフローチャートは、処理動作が実施例１と異なる部分のみを示し、その他のステップについては省略している。なお、図１９は、外乱用プログラムを展開する処理の流れを示すフローチャートである。
【０１１７】
同図に示すように、大規模コンピュータ装置１０は、ハードウェア資源ごとのルールと、小規模試験プログラムの制御情報とに基づいて、小規模試験プログラムに対して自装置のハードウェア資源を割り当てて複数展開する（ステップＳ１４０）。
【０１１８】
そして、大規模コンピュータ装置１０は、ハードウェア資源を割り当てた小規模試験プログラムが外乱を許可するものである場合には（ステップＳ１４３肯定）、余ったハードウェア資源に外乱用試験プログラムを割り当てて展開し（ステップＳ１４５）、小規模試験プログラム群および外乱用試験プログラムを並列して実行する（ステップＳ１４７）。
【０１１９】
ステップＳ１４３に戻って、大規模コンピュータ装置１０は、ハードウェア資源を割り当てた小規模試験プログラムが外乱を許可しないものである場合には（ステップＳ１４３否定）、展開した小規模試験プログラム群を並列して実行する（ステップＳ１５０）。
【０１２０】
［実施例３の効果］
上記したように、実施例３によれば、小規模試験プログラムに割り当てられずに余ったハードウェア資源を、外乱用の試験プログラムに対して割り当てて当該外乱用の試験プログラムを展開する。こうすることによって、余ったハードウェア資源に外乱用の試験プログラムを割り当てない場合と比較して、より実地に近い環境で大規模コンピュータ装置の所定部位に負荷を掛けることが可能となる。
【実施例４】
【０１２１】
実施例４では、小規模試験プログラム群を並列して実行してエラーが発生した場合には、実行形態を変えて再度実行するものとした。これは、障害が発生した原因について詳細に情報収集するためである。
【０１２２】
［実施例４に係る大規模コンピュータ装置の構成］
図２０は、実施例４に係る大規模コンピュータ装置の構成を示すブロック図であるが、同図に示すように、大規模コンピュータ装置１０は、実施例３に係る大規模コンピュータ装置１０の構成と同様である。実施例３と異なる点としては、試験結果出力部５４から小規模試験プログラム並列実行部５３への経路が追加された点である。
【０１２３】
以下では、図２１〜図２３のフローチャートを用いて、試験結果出力部５４および小規模試験プログラム並列実行部５３の処理動作を説明する。なお、図２１〜図２３は、図８にステップＳ２００として示したエラー処理の詳細を説明するフローチャートである。
【０１２４】
試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて表示部３０に所定の画面を表示する。
【０１２５】
ここで、試験結果出力部５４は、エラーが発生した際に小規模試験プログラム並列実行部５３から出力された試験結果を受け取った場合には、例えば、図２１に示すように、試験結果に基づいて単体の小規模試験プログラムの実行を小規模試験プログラム並列実行部５３に対して指示する（ステップＳ２１０）。そして、小規模試験プログラム並列実行部５３は、試験結果出力部５４に指示された小規模試験プログラムのみを実行する（ステップＳ２２０）。そして、試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて所定の画面を表示する（ステップＳ２３０）。
【０１２６】
また、試験結果出力部５４は、例えば、図２２に示すように、小規模試験プログラム並列実行部５３に対して小規模試験プログラムを順次実行するように指示する（ステップＳ２４０）。そして、小規模試験プログラム並列実行部５３は、試験結果出力部５４に指示されたとおり、小規模試験プログラムを順次実行する（ステップＳ２５０）。そして、試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて所定の画面を表示する（ステップＳ２６０）。
【０１２７】
また、試験結果出力部５４は、例えば、図２３に示すように、外乱用試験プログラムについては実行せずに小規模試験プログラム群を並列して実行するように小規模試験プログラム並列実行部５３に対して指示する（ステップＳ２７０）。そして、小規模試験プログラム並列実行部５３は、試験結果出力部５４に指示されたとおり、小規模試験プログラム群を並列して実行する（ステップＳ２８０）。そして、試験結果出力部５４は、小規模試験プログラム並列実行部５３から受け取った試験結果を示す情報に基づいて所定の画面を表示する（ステップＳ２９０）。
【０１２８】
［実施例４の効果］
上記したように、実施例４によれば、エラー終了した小規模試験プログラムのみを再度実行する、あるいは、エラー終了した小規模試験プログラムがあった場合に、小規模試験プログラム群を順次実行する、あるいは、エラー終了した小規模試験プログラムがあった場合に、外乱用試験プログラムの実行については中止し、小規模試験プログラム群を再度並列して実行する。こうすることによって、障害が発生した原因について詳細に情報収集することが可能となる。
【実施例５】
【０１２９】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下に示すように、（１）〜（２）にそれぞれ区分けして異なる実施例を説明する。
【０１３０】
（１）外部装置
上記の実施例では、大規模コンピュータ装置の外部装置を入力部、表示部および記憶部として使用する場合を説明したが、本発明はこれに限定されるものではなく、図２４に示すように、入力部、表示部、主制御部および記憶部を備えた管理装置と、大規模コンピュータ装置とをＬＡＮ（Local Area Network）などのネットワークを介して通信可能に接続する形態をとってもよい。
【０１３１】
（２）所定の負荷試験プログラム
上記の実施例では、所定の負荷試験プログラムとして、大規模コンピュータ装置のハードウェア構成と比較して、割り当てるべきハードウェア資源が少ない小規模試験プログラムを用いる場合を説明したが、本発明はこれに限定されるものではなく、制御情報を付加した論理検証用プログラムを用いるようにしてもよい。
【産業上の利用可能性】
【０１３２】
以上のように、各種ハードウェア資源をそれぞれ複数有し、当該各種ハードウェア資源を組んで作成されたコンピュータに実行させる場合に有用であり、特に当該コンピュータにおける所定部位が高負荷となる状態をつくることに適する。
【図面の簡単な説明】
【０１３３】
【図１】大規模コンピュータ装置の概要を説明するための図である。
【図２】負荷試験プログラムを実行した際の特徴を説明するための図である。
【図３】実施例１に係る大規模コンピュータ装置の構成を示すブロック図である。
【図４】割り当てルールテーブル保持部が記憶する情報の例を示す図である。
【図５】制御情報保持部が記憶する情報の例を示す図である。
【図６】表示部に表示される画面の例を示す図である。
【図７】小規模試験プログラム展開処理部の処理を説明するための図である。
【図８】大規模コンピュータ装置の処理の流れを示すフローチャートである。
【図９】大規模コンピュータ装置に一様に負荷がかかった状態を示す図である。
【図１０】特定のシステムボードに高負荷がかかった状態を示す図である。
【図１１】システムバスに高負荷がかかった状態を示す図である。
【図１２】ＣＰＵ間でキャッシュデータ転送が頻発する状態を示す図である。
【図１３】データ転送経路に差をつけた状態を示す図である。
【図１４】実施例２に係る大規模コンピュータ装置の構成を示すブロック図である。
【図１５】割り当てルール組み合わせ保持部が記憶する情報の例を示す図である。
【図１６】実施例３に係る大規模コンピュータ装置の構成を示すブロック図である。
【図１７】制御情報保持部が記憶する情報の例を示す図である。
【図１８】小規模試験プログラム保持部が保持する情報の例を示す図である。
【図１９】外乱用プログラムを展開する処理の流れを示すフローチャートである。
【図２０】実施例４に係る大規模コンピュータ装置の構成を示すブロック図である。
【図２１】エラー処理の詳細を説明するための図である。
【図２２】エラー処理の詳細を説明するための図である。
【図２３】エラー処理の詳細を説明するための図である。
【図２４】大規模コンピュータを外部から管理する管理装置を説明するための図である。
【符号の説明】
【０１３４】
１ａ〜１ｂ  ＣＰＵチップ
２  メモリ
３ａ〜３ｂ  システムボード
４  システムバス
５ａ〜５ｂ  システムコントローラ
６ａ〜６ｄ  外部装置
７  割り当てルールテーブル
８  小規模試験プログラム
８ａ  制御情報
９ａ  テーブル
９ｂ  ポインタ
１０  大規模コンピュータ装置
２０  入力部
３０  表示部
４０  記憶部
４１  割り当てルールテーブル保持部
４２  制御情報保持部
４３  小規模試験プログラム保持部
４４  割り当てルール組み合わせ保持部
４５  外乱用試験プログラム保持部
５０  主制御部
５１  ルール選択処理部
５２  小規模試験プログラム展開処理部
５３  小規模試験プログラム並列実行部
５４  試験結果出力部
５５  外乱用試験プログラム展開処理部
６０ａ〜６０ｄ  キャッシュ
【図１】
0005205888.tif 000002
【図２】
0005205888.tif 000003
【図３】
0005205888.tif 000004
【図４】
0005205888.tif 000005
【図５】
0005205888.tif 000006
【図６】
0005205888.tif 000007
【図７】
0005205888.tif 000008
【図８】
0005205888.tif 000009
【図９】
0005205888.tif 000010
【図１０】
0005205888.tif 000011
【図１１】
0005205888.tif 000012
【図１２】
0005205888.tif 000013
【図１３】
0005205888.tif 000014
【図１４】
0005205888.tif 000015
【図１５】
0005205888.tif 000016
【図１６】
0005205888.tif 000017
【図１７】
0005205888.tif 000018
【図１８】
0005205888.tif 000019
【図１９】
0005205888.tif 000020
【図２０】
0005205888.tif 000021
【図２１】
0005205888.tif 000022
【図２２】
0005205888.tif 000023
【図２３】
0005205888.tif 000024
【図２４】
0005205888.tif 000025