(57)【特許請求の範囲】
【請求項１】
絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有する半導体層であって、
前記半導体層は、ゲルマニウムとシリコンを含む厚さ５〜４０ｎｍの層と、前記層の上に形成した多結晶シリコン層からなり、
前記半導体層中の水素濃度が、前記絶縁性基板とは反対の表面側で高いことを特徴とする半導体層。
【請求項２】
請求項１において、
前記半導体層中のゲルマニウム濃度が、前記絶縁性基板とは反対の表面側で低いことを特徴とする半導体層。
【請求項３】
請求項１において、
前記半導体層中の水素濃度が、前記絶縁性基板側で１×１０１８ｃｍ−３以上、２×１０２０ｃｍ−３以下であることを特徴とする半導体層。
【請求項４】
請求項１において、
前記半導体層中の水素濃度が、前記表面側で５×１０２０ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする半導体層。
【請求項５】
請求項１において、
前記半導体層が、水素濃度の異なる複数層からなることを特徴とする半導体層。
【請求項６】
請求項５において、
前記半導体層を構成する水素濃度の異なる前記複数層のうち、少なくとも前記絶縁性基板側の第一層目が、水素を含む化合物とハロゲンを含む化合物を用いた熱ＣＶＤ法で形成した多結晶膜であることを特徴とする半導体層。
【請求項７】
請求項６において、
前記半導体層を構成する水素濃度の異なる複数層のうち、前記絶縁性基板とは反対の表面側に位置する上層膜が、容量結合方式、誘導結合方式、高密度プラズマ方式のプラズマＣＶＤ法で形成した膜であることを特徴とする半導体層。
【請求項８】
請求項６において、
前記半導体層を構成する水素濃度の異なる複数層が、前記絶縁性基板側から該絶縁性基板とは反対の表面側に向かって連続するカラム状の結晶粒を有する多結晶膜で構成されていることを特徴とする半導体層。
【請求項９】
請求項６において、
前記半導体層を構成する水素濃度の異なる複数層のうち、前記絶縁性基板とは反対の表面側に位置する上層膜が、アモルファス膜で構成されていることを特徴とする半導体層。
【請求項１０】
請求項６において、
前記水素を含む化合物が、シラン化合物であることを特徴とする半導体層。
【請求項１１】
請求項６において、
前記ハロゲンを含む化合物が、ハロゲン化ゲルマニウム合物であることを特徴とする半導体層。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水素終端化された高品質な多結晶シリコン膜を含む半導体層を、低温、高速成膜することで、良好な特性の薄膜トランジスタを安定して実現可能とした半導体層と導体装置および表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置や液晶表示装置などに適用可能な薄膜トランジスタとして多結晶シリコン（多結晶Ｓｉ、ｐ-Ｓｉとも表記する）からなる半導体層を用いた薄膜トランジスタ（ＴＦＴ）がある。多結晶Ｓｉ膜の形成には、通常、原料ガスの熱分解温度以上、６００℃程度の高温成膜、または高温熱処理工程を必要とする。しかしながら、大面積の表示装置等へ適用するためには、該表示装置等が軟化温度の低い安価なガラス基板を用いていることから、多結晶Ｓｉ膜は５００℃以下の低温形成が必要である。
【０００３】
低温で高品質の多結晶Ｓｉ膜を形成する方法として、アモルファスＳｉ膜（ａ−Ｓｉ）にレーザを照射して溶融し、結晶化させるレーザアニールを適用する方法が提案されている。しかし、この場合、レーザアニール設備とその工程が新たに必要となり、コスト高となる。また、レーザのメンテナンスにもコストがかかる。また、レーザ照射により一度に結晶化させることのできる半導体膜の面積には限りがあり、大面積に均一な多結晶Ｓｉ膜を形成することが困難であった。
【０００４】
レーザを用いずに低温で多結晶Ｓｉ膜を形成する方法として、例えばＨ2希釈したＳｉＨ4、ＳｉＦ4等を原料ガスに用いたプラズマＣＶＤ法が知られている。プラズマＣＶＤ法では、プラズマ中の加速電子との非弾性衝突によって原料ガスにエネルギーを与え、電子励起を経て分解するため、熱分解温度以下での多結晶膜の形成が可能である。しかしながら、原料ガスが気相中で活性化するために、結晶核形成の促進と同時に結晶核密度の増加を引き起こすため、結晶性の向上と結晶粒サイズの拡大の両立が原理的に困難であり、良好な多結晶膜が得られない。また、アモルファス組織を持つ初期層が堆積しやすく、薄膜ほど結晶性が低下してしまうために、基板側にチャネルを構成するボトムゲート型のＴＦＴ構造を用いる場合には、特に問題であった。
【０００５】
プラズマＣＶＤ法の抱える上記した課題に対して、水素を含む化合物とハロゲンを含む化合物を用いる熱ＣＶＤ（以下、反応熱ＣＶＤと呼ぶ）法が提案されている。反応熱ＣＶＤ法では、例えばガス中のハロゲン化ゲルマニウム（Ｇｅ）中のフッ素（Ｆ）による、シラン化合物からの水素原子（Ｈ）引き抜き反応を用いることにより、熱分解温度以下の低温で多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成を促進することができる。また、原料ガスを気相中で活性化させることなく、基板表面でのみ効率的に活性化させることができる。これにより、アモルファス組織を伴うことなく、大面積に直接核形成することができ、それを結晶粒へと成長させることができるため、低温で良好な多結晶膜を得ることができる。反応ガスとして、例えばＳｉ2Ｈ6＋ＧｅＦ4を用いた場合には多結晶ＳｉＧｅ膜が、Ｓｉ2Ｈ6＋Ｆ2を用いた場合には多結晶Ｓｉ膜が形成されるが、Ｓｉ2Ｈ6＋ＧｅＦ4を用いたほうがより低温で良質な結晶核が得られ易い。反応熱ＣＶＤ法で形成した多結晶ＳｉＧｅ膜の報告例として、例えば、非特許文献１を挙げることができる。
【非特許文献１】Ｊ.Ｖａｃ.Ｓｏｃ．Ｊｐｎ.（真空）、Ｖｏｌ．４７、Ｎｏ．９、ｐ．７０２〜７１１（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
反応熱ＣＶＤ法では、例えばＧｅＦ4やＦ2中のＦによる、Ｓｉ2Ｈ6からのＨ引き抜き反応を利用して多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜を形成することで、原料ガスの熱分解温度以下の低温で膜形成を促進する。そのため、反応熱ＣＶＤで形成した多結晶Ｓｉ膜の特徴として、膜中に原料ガス起因のＧｅや、Ｆ、Ｈを含有する。このうち、Ｈ、Ｆについては、ＨＦの形成により大半が系外へ排出されるため、膜中に残留するＦ濃度、Ｈ濃度は原理的に小さくなる。
【０００７】
一方で、多結晶Ｓｉ膜を半導体層に用いたＴＦＴの特性向上には、トラップとなる欠陥を水素で終端する水素終端化処理が必須である。反応熱ＣＶＤ法で形成した多結晶Ｓｉ膜においては、上記の理由で水素含有量が原理的に少なくなるため、水素終端化処理により多くの水素を必要とする。
【０００８】
通常用いられる水素終端化処理方法としては、Ｈ2ガス中やプラズマＨ2中で熱処理する方法や、別成膜で設けた、水素を含むパッシベーション膜からのＨ拡散に拠っており、その分の工程増加は不可避であった。また、いずれの処理方法においても、Ｈ拡散の供給源と多結晶Ｓｉ膜との距離が離れているために、特に、水素含有量の少ない多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜を用いた場合には水素終端に十分なＨ濃度が得られない。
【０００９】
また、これらの水素終端化処理工程には、通常４００℃以上の高温を必要とするため、熱処理に伴うヒロックやボイド発生による配線の短絡や断線、熱拡散によるコンタクト不良等についても対策する必要があり、高融点金属材料を用いなければならない等、配線材料や構造に制限があった。
【００１０】
一方で、反応熱ＣＶＤ法による多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成温度としては、例えば４５０℃が用いられており、安価なガラス基板を用いる観点からは十分な低温化を実現できているものの、多結晶Ｓｉ膜より下層に位置する配線膜への熱ダメージをも低減するという観点からは十分とは言い難かった。また、原料ガスを基板の熱によって基板表面で効率的に活性化させる原理上、反応熱ＣＶＤ法による多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成速度は小さく、形成温度を下げると更に小さくなってしまい、スループット向上の観点からも、半導体層の更なる低温、高速成膜化が要求されていた。
【００１１】
本発明は、水素終端化された高品質な多結晶Ｓｉ膜を含む半導体薄膜を、工程増加を伴うことなく低温、高速成膜することで、良好な特性のＴＦＴを安定して実現し、高画質の半導体装置および表示装置を高スループット、高歩留まりで提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明は、半導体層中のＨ濃度を、絶縁性基板側とは反対の表面側で高くした。このような層構造を実現するために、該半導体層を、良好な結晶性が得られる反応熱ＣＶＤ法で形成した多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜を第一層とする複数層の連続成膜で積層構造に構成し、該半導体層中のＨ濃度を、絶縁基板側に対して表面側で高くした。
【００１３】
これにより、積層構造の半導体層の第一層すなわち前記基板側に、例えば反応熱ＣＶＤ法で形成した水素含有量の少ない多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜を用いた場合においても、半導体層自身を構成する上層すなわち絶縁基板側とは反対の表面側からのＨ供給により、多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜の水素終端化に必要なＨ濃度を確保できるようにした。前述したように、反応熱ＣＶＤで形成した多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜の特徴として、膜中に原料ガス起因のＧｅやＦを含有する。従って、本発明の半導体層は、構成材料であるＳｉ、Ｈの他に、少なくとも半導体層の第一層を構成する多結晶膜中にＧｅやＦを含有することが前提となる。
【００１４】
該半導体層を構成するＨ濃度の異なる複数層のうち、表面側に位置する上層膜については、例えば容量結合方式、誘導結合方式、高密度プラズマ方式等のプラズマＣＶＤ法で形成した。これらの高水素含有Ｓｉ成膜方法を用いることにより、該半導体層中のＨ濃度を、絶縁基板側に対して表面側で高くすることが可能となる。その際には、Ｈ濃度とは逆に、該半導体層中のＧｅ、Ｆ濃度は、前記絶縁基板側に対して表面側で低くなる。
【００１５】
表面側となる上層膜中のＨ濃度については、反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで任意に高水素含有条件に調整できる。また、プラズマＣＶＤ法を適用することにより、半導体層中の上層膜分については、反応熱ＣＶＤ法よりも低温、高速成膜が実現できる。
【００１６】
また、これらの成膜条件を適宜調整することにより、該半導体膜中の、表面側となる上層膜の結晶性を任意に変更することができる。トップゲート型ＴＦＴの場合、絶縁基板側とは反対の表面側にチャネルが形成されるため、ＴＦＴの移動度向上のためには、表面側においても良好な結晶性を有する半導体層を用いる必要がある。この場合、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜を種結晶として、多結晶Ｓｉ膜を形成可能な条件で上層膜を連続形成することで、絶縁基板側から表面側に向かって連続したカラム状の結晶粒を有する多結晶Ｓｉ膜を形成することができる。これにより、上層膜をプラズマＣＶＤ法で形成した場合においても、通常のプラズマＣＶＤ法による単独成膜では得ることができない、良好な多結晶Ｓｉ膜を連続形成することができる。
【００１７】
一方で、ボトムゲート型ＴＦＴの場合には、絶縁基板側に位置する、反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜側にチャネルが形成されるため、ＴＦＴ移動度向上の観点からは半導体層中表面側の結晶性の寄与は小さい。半導体層中のリーク電流を低減して、オフ電流特性の良好なＴＦＴを実現したい場合には、例えば、上層膜についてはアモルファスＳｉ膜を連続形成可能な条件で成膜することも可能である。
【００１８】
上記した、本発明の骨子である、半導体層中のＨ、Ｇｅ、Ｆの膜厚方向の各濃度分布については、例えばＳＩＭＳ等の深さ方向組成分析法を用いることで評価することが可能である。
【００１９】
本発明において、該半導体層中のＨ濃度は、絶縁基板側で１×１０18ｃｍ-3以上、２×１０20ｃｍ-3以下となる。これに対して、表面側のＨ濃度は、水素終端化に必要十分な水素を供給する観点からは５×１０20ｃｍ-3以上、１×１０22ｃｍ-3以下が好ましい。
【００２０】
また、半導体層の低温、高速成膜の観点からは、反応熱ＣＶＤ法で形成する、第一層目の多結晶ＳｉＧｅ膜または多結晶Ｓｉの厚さを、結晶性は確保しつつできるだけ薄膜化する必要がある。本発明では、好ましい膜厚として、５ｎｍ以上、４０ｎｍ以下とした。
【発明の効果】
【００２１】
本発明によれば、半導体層を、反応熱ＣＶＤ法で形成した多結晶膜を第一層とする複数層の連続成膜で構成し、該半導体層中のＨ濃度を表面側で高くすることにより、低水素含有膜となる反応熱ＣＶＤ法を用いた場合においても、欠陥終端化に必要なＨ濃度を確保することができる。良好な結晶性を有する多結晶膜を低温で形成することができるため、半導体層、ゲート絶縁膜界面の欠陥準位密度を低減することが可能となり、高移動度で閾値シフトが少なく、オフ電流も小さい、良好な特性のＴＦＴを安定して提供することができる。
【００２２】
また、半導体成膜と同時に水素終端化処理が可能となるため、半導体成膜以降に、Ｈ終端化処理工程を新たに設ける必要が無くなり、Ｈ終端化処理のための高温プロセスも不要となる。
また、より低温で高速成膜が容易な高濃度Ｈ含有ＣＶＤ膜を積層条件に用いることにより、基板の昇温や成膜のための時間を短縮することができ、その分スループットを向上できる。また、より低温、高速成膜が可能となるため、その分下層配線膜の熱ダメージを低減でき、これにより、例えば、低抵抗配線材料であるＡｌを用いた場合においても、ヒロックやボイド等による短絡や断線、熱拡散によるコンタクト不良等の歩留まり低下要因を回避できる。
【００２３】
また、適用するＴＦＴ構造に合わせて、半導体層中の表面側となる上層膜の結晶性を任意に変更することが可能となる。表面側にチャネルが形成されるトップゲート型ＴＦＴの場合には、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜を種結晶として、プラズマＣＶＤ法を用いて多結晶Ｓｉ膜を形成可能な条件で上層膜を連続形成した場合においても、プラズマＣＶＤ法による単独成膜では得ることができない良好な多結晶Ｓｉ膜を、表面側にも形成することができる。ボトムゲート型ＴＦＴの場合には、反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜側にチャネルが形成されるため、上層膜についてはアモルファスＳｉ膜とすることで、半導体層中のリーク電流を低減して、オフ電流特性の良好なＴＦＴを得ることも可能である。
【００２４】
本発明によれば、この半導体層を薄膜トランジスタや太陽電池を初めとする半導体装置や表示装置に適用することにより、大面積に均一で良好な特性を有する半導体装置を、低コストで歩留まり良く提供することが可能となる。例えば、本発明の半導体層を有する薄膜トランジスタを、有機ＥＬ表示装置に適用することにより、高画質で長寿命の表示装置を低コストで提供することが可能となる。また、液晶表示装置に適用することにより、大面積、高精細の表示装置を低コストで提供することが可能となる。また、これらの表示装置の周辺に設けられる駆動回路へ適用することにより、さらに低コスト化が可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の最良の実施形態について、図面を参照して実施例により詳細に説明する。
【実施例１】
【００２６】
図１は、本発明の半導体層の実施例１である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。本発明の半導体層の実施例１であるトップゲート型ＴＦＴへの適用例を説明する要部断面図である。まず、ガラス基板を好適とする絶縁基板１の上に、下地層となるＳｉＮ膜２とＳｉＯ2膜３を、プラズマＣＶＤ法、スパッタリング法等で成膜する。その上に、本実施例の半導体層４として、良好な結晶性を得ることのできる反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aと、容量結合方式のプラズマＣＶＤ法で連続形成した高水素含有多結晶Ｓｉからなる上層膜４ｂとの２層構造を形成する。そして、該半導体層４中のＨ濃度を、絶縁基板１側に対して表面側で高くした。ここでは、第一層４a、上層膜４ｂの厚さは、それぞれ２０nm、１００nmとした。
【００２７】
次に、この半導体層４を、ホトリソグラフィーを用いて島状に加工する。島状に加工した半導体層４上にゲート絶縁膜５を形成する。ゲート絶縁膜５の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの絶縁膜はＰＥＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用いた。膜厚は１００ｎｍとした。
【００２８】
次に、このゲート絶縁膜５上に、ゲート電極配線膜を形成する。ゲート電極配線膜の材料としては、Ｓｉ、Ｇｅやその合金、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施例ではＮｂ膜を用い、膜厚は２００ｎｍとした。このゲート電極配線膜をホトリソグラフィーを用いて、ゲート電極配線６のパターンに加工する。この後、ゲート電極配線６のパターンをマスクにして、イオン打ち込み法により、ゲート絶縁膜５越しに半導体層４の一部にＰまたはＢを注入し、コンタクト領域７、８を形成する。
【００２９】
次に、この上に層間絶縁層９として、ＳｉＯ2膜あるいはＳｉＮ膜を、プラズマＣＶＤ法またはスパッタリング法で形成し、次いで、ホトリソグラフィーを用いてコンタクトホール１０、１１を形成する。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用い、膜厚は３００ｎｍとした。
【００３０】
次に、ソース電極配線１２とドレイン電極配線１３用の導電膜を形成する。ソース電極配線１２とドレイン電極配線の導電膜材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの導電膜は、スパッタリング法で形成する。本実施例ではＣｒ膜を用い、膜厚は２００ｎｍとした。これを、ホトリソグラフィー法を用いてソース電極配線１２のパターン、ドレイン電極配線１３のパターンに加工する。
【００３１】
次に、ソース電極配線１２、ドレイン電極配線１３上に、保護性絶縁膜１４としてＳｉＮ膜をプラズマＣＶＤ法で形成する。その膜厚は５００nmとした。次いで、ホトリソグラフィーを用いて、コンタクトホール１５を形成する。
【００３２】
最後に、画素電極１６用の電極材料として、反射金属膜や透明導電膜を形成する。画素電極１６用の電極材料として、本実施例では、Ｃｒ膜をスパッタリング法で形成し、膜厚は１００ｎｍとした。透明導電膜には、ＩＴＯ、ＩＺＯ、ＺｎＯ等を用いることができる。次いで、ホトリソグラフィーを用いて画素電極１６に加工する。液晶表示装置では、この画素電極１６に液晶を介して配置される対向電極（あるいは共通電極）を設ける。ＴＮ型では他の絶縁性基板の内面に対向電極（共通電極）が設けられ、ＩＰＳ型ではＴＦＴを設けた基板上の上記画素電極１６と隣接する並びに対向電極（共通電極）が形成される。
【００３３】
トップゲート型ＴＦＴの場合、その能動層となる半導体層４には、絶縁性基板１とは反対の表面側にチャネルが形成されるため、ＴＦＴの移動度向上のためには、半導体層４として、その表面側においても良好な結晶性を有する半導体層を用いる必要がある。本実施例においては、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶ＳｉＧｅ膜４ａを種結晶として、多結晶Ｓｉ膜を形成可能な条件で上層膜４ｂを連続形成し、絶縁基板側から表面側に向かって、連続したカラム状の結晶粒を有する多結晶Ｓｉ膜を形成する。
【００３４】
これにより、上層膜をプラズマＣＶＤ法で形成した場合においても、通常のプラズマＣＶＤ法による単独成膜では得ることができない、欠陥が少なく結晶性の良好な多結晶Ｓｉ膜を形成することができる。また、高水素含有膜である上層膜４ｂ部分にチャネルが形成されるため、上層膜４ｂ自身の形成と同時に、チャネル部分の結晶欠陥を高濃度の水素で効率よく終端化できる。チャネル部分の界面準位についても低減が可能となる。この多結晶Ｓｉ膜をＴＦＴの半導体層４とすることで、移動度が高く、Ｖｔシフトの少ない、良好な特性のＴＦＴを得ることができる。また、水素終端化のための熱処理工程を別途設ける必要がないため、工程も短縮でき、水素終端時に被る熱履歴分のプロセスダメージについても低減できる。
【００３５】
第一層ＳｉＧｅ膜４ａの形成方法である反応熱ＣＶＤ法では、絶縁性基板１を４００℃以上に加熱し、反応ガスとしてＧｅＦ4、Ｓｉ2Ｈ6、希釈ガスとしてＨｅを導入する。ＧｅＦ4：Ｓｉ2Ｈ6の流量比は０．００５〜２:１、Ｓｉ2Ｈ6：Ｈｅの流量比は１:１０〜５０００の範囲で良好な膜質のＳｉＧｅ膜を形成することが可能である。本実施例では、ＧｅＦ4: Ｓｉ2Ｈ6を０．０８以上に設定した。具体的には、例えばＧｅＦ4：０．３ｓｃｃｍ、Ｓｉ2Ｈ6：３ｓｃｃｍ、Ｈｅ：１ｓｌｍとし、基板温度４５０℃、ガス圧力６６５Ｐａの条件を用いて、厚さ２０nmのＳｉＧｅ膜を形成した。
【００３６】
本実施例では、半導体層４の第一層４aとして、より低温で良質な結晶核が得られやすいＳｉＧｅ膜を用いたが、これに限定されるものではない。反応熱ＣＶＤ法では、反応ガスの組み合わせを変更することで、例えばＳｉ2Ｈ6＋ＧｅＦ4を用いた場合には多結晶ＳｉＧｅ膜を、Ｓｉ2Ｈ6＋Ｆ2を用いた場合には多結晶Ｓｉ膜をそれぞれ形成することができる。従って、本発明の第一層４aについては、ＳｉＧｅ膜に替わって、Ｓｉ2Ｈ6＋Ｆ2を用いて多結晶Ｓｉ膜を形成することも可能である。多結晶Ｓｉ膜を用いた場合においても、多結晶ＳｉＧｅ膜を用いた場合と同様の効果が得られることは言うまでもない。
【００３７】
上記した本実施例の半導体層４中、反応熱ＣＶＤ法で形成した第一層４aの特徴として、該半導体層の構成材料であるＳｉの他に、原料ガス起因のＧｅ、Ｆ、Ｈを含有し、かつ、ＨＦの形成によりＨ、Ｆの大半が系外へ排出されるため、通常、１×１０18ｃｍ-3以上、２×１０20ｃｍ-3以下の低水素含有膜となる。更に、低水素含有膜である第一層４aと高水素含有膜である上層膜４ｂとの積層膜の特徴として、本実施例の半導体層４のＨ濃度は、絶縁性基板１側に対して表面側で必然的に高くなる。一方のＧｅ、Ｆ濃度については、Ｈ濃度の傾向とは逆に、絶縁性基板１側に対して表面側で低くなる。
【００３８】
上層膜４ｂのＨ濃度については、水素終端化に必要十分な水素を供給する観点から、５×１０20ｃｍ-3以上、１×１０22ｃｍ-3以下が好ましい。具体的には、プラズマＣＶＤ法における、反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで任意の高水素含有条件に調整できる。また、上層膜４ｂの形成にプラズマＣＶＤ法を適用することで、半導体層４中の上層膜４ｂ分については、反応熱ＣＶＤ法よりも低温である４００℃以下での高速成膜が実現できる。
【００３９】
本実施例では、表面側となる半導体層４ｂとして、容量結合方式のプラズマＣＶＤ法を用い、具体的には、例えばＳｉＦ4：Ｈ2＝３：１、基板温度３５０℃、ガス圧力２５０Ｐａの条件下で多結晶Ｓｉ膜を連続形成した。その膜厚は１００ｎｍとした。本実施例では、半導体層４ｂを単層で形成したが、更に水素濃度の異なる複数の積層膜で構成し、半導体層４の表面側に向かって、ステップ状に水素濃度を高くすることも可能である。なお、半導体層４ｂの形成方法は、高水素含有多結晶Ｓｉ膜を形成できる方法であればこれに限定されるものではなく、例えば、ＥＣＲ方式、ＩＣＰ方式、へリコン波方式等の高密度プラズマＣＶＤ方式等についても、同様に適用することができる。
【００４０】
また、半導体層４の低温、高速成膜の観点からは、反応熱ＣＶＤ法で形成する第一層目の多結晶ＳｉＧｅ膜４ａの膜厚については、結晶性は確保しつつできるだけ薄膜化する必要がある。本実施例では、第一層４aの厚さとして２０ｎｍを用いたが、好ましくは５ｎｍ以上、４０ｎｍ以下とすることで、ＴＦＴ特性確保に十分な結晶性が得られることを確認した。
【００４１】
本実施例では、ゲート電極配線６にＮｂ膜を、ソース電極配線１２、ドレイン電極配線１３にＣｒ膜をそれぞれ用いた。本発明では、上記したように水素終端化のための高温熱処理プロセスを省略できると同時に、半導体層４の低温、高速成膜を実現できることから、通常の多結晶ＳｉＴＦＴプロセスでは使用が限定される、ＡｌやＣｕ等の低抵抗金属やその合金を配線材料として用いることも可能である。Ａｌの適用により、高い融点金属を用いた場合に較べて配線抵抗を大幅に低減できるため、配線抵抗による信号遅延を考慮することなく、容易に表示装置を大型化できる。
【００４２】
以上は、本発明をトップゲート型ＴＦＴに適用した実施例であるが、後述する他の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。
【００４３】
上記した本発明の骨子である、半導体層中のＨ、Ｇｅ、Ｆの膜厚方向の各濃度分布については、例えばＲＢＳ法、ＳＩＭＳ法等の深さ方向組成分析法を用いることで評価することが可能である。
【００４４】
図７、および図８に、本実施例中の半導体膜４の深さ方向組成分析例を示した。具体的には、下地膜であるＳｉＯ2膜３上に、本発明の半導体層４として、反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aを２０ｎｍ、平行平板法式のプラズマＣＶＤ法で連続形成した高水素含有多結晶Ｓｉからなる上層膜４ｂを１００ｎｍ積層した例である。図７は、膜のマトリックス成分であるＳｉ，Ｇｅ、Ｏ(下地)に関するＲＢＳ分析結果を、図８は、微量成分となるＨ、Ｆに関するＳＩＭＳ分析結果をそれぞれ示す。これらの図から、反応熱ＣＶＤ法で形成した第一層４aの特徴として、半導体層の構成材料であるＳｉの他に、原料ガス起因のＧｅ、Ｆ、Ｈを含有することがわかる。Ｇｅの組成比が約１５aｔ％であるのに対して、ＨＦの形成により大半が系外へ排出されるＨ、Ｆについては含有量が少ないことがわかる。Ｈについては、１０20ｃｍ-3以下の低水素含有膜となる。一方で、高水素含有膜である上層膜４ｂを積層形成することで、半導体層４中のＨ濃度を、絶縁基板側に対して表面側で高くできていることがわかる。表面側の水素濃度は１０21ｃｍ-3以上であり、半導体層４の水素終端化に必要十分な水素濃度を確保できていることがわかる。一方のＧｅ、Ｆ濃度については、上層膜４ｂの積層により、Ｈ濃度の傾向とは逆に、絶縁基板側に対して表面側で低くなることがわかる。
【実施例２】
【００４５】
図２は、本発明の半導体層の実施例２である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。まず、実施例１と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成した。そして、画素電極１６を形成後、この画素電極１６の上に、有機ＥＬの電荷輸送層１７、発光層１８、電荷輸送層１９を蒸着法などにより形成し、さらに上部電極２０として透明導電膜を蒸着やスパッタリング法などで形成し、封止層２１を形成して、有機ＥＬ表示装置を作製した。実施例１に記載したように、本発明の半導体層４を用いたＴＦＴは良好な結晶性を有するため、移動度５ｃｍ2/ＶＳ以上を容易に達成できる。有機ＥＬ駆動用に適した良好な特性が安定して得られるため、作製した有機ＥＬは、高輝度で長寿命の特性を示した。
【００４６】
以上は、トップゲート型ＴＦＴに適用した有機ＥＬ表示装置の例を記述したが、後述の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。
【実施例３】
【００４７】
図３は、本発明の半導体層の実施例３である液晶表示装置への適用例を説明する要部断面図である。まず、実施例１と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成した。実施例１と異なる点は、画素電極１６として、透明導電膜を用いたことである。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて透明電極パターン１６に加工した。膜厚は７０ｎｍとした。次に、図３に示すように、画素電極１６上に配向膜２２を形成した。次に、カラーフィルタ層２３、オーバーコート層２４、ＩＴＯ膜からなる対向電極２５、配向膜２６を順番に形成した対向基板２７を、スペーサ２８を介して張り合わせた。これに液晶２９を封入し、液晶表示装置を作製した。
【００４８】
実施例１で説明したように、本発明の半導体層４を用いたＴＦＴは、オフ電流を１０-12Ａ以下に低減でき、良好な特性が安定して得られるため、液晶表示装置の画素駆動に適用した場合においてもリーク電流が小さく、高画質の映像を得ることができた。以上は、トップゲート型ＴＦＴへ適用した例について記述したが、後述の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。
【実施例４】
【００４９】
図４は、本発明の半導体層の実施例４である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。実施例４は、ボトムゲート型ＴＦＴへの適用例である。まず、絶縁性基板１の上に、ゲート電極配線６を形成した。なお、下地膜は図示を省略した。ゲート電極配線６の材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、プロセスの上限温度を低くできることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施例ではＡｌＮｄ合金膜を用い、膜厚は２００ｎｍとした。次に、ホトリソグラフィーを用いて、ゲート電極配線６のパターンに加工した。
【００５０】
次に、このゲート電極配線６の上にゲート絶縁膜５を形成した。ゲート絶縁膜５の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの膜はプラズマＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用い、膜厚は１００ｎｍとした。
【００５１】
次に、ゲート絶縁膜５の上に、本発明の半導体層４として、良好な結晶性が得られる反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aと、容量結合法式のプラズマＣＶＤ法で連続形成した高水素含有アモルファスＳｉからなる上層膜４ｂとの２層構造を形成し、該半導体層４中のＨ濃度を、絶縁基板側に対して表面側で高くした。第一層４a、上層膜４ｂの厚さは、それぞれ２０ｎｍ、２００ｎｍとした。
【００５２】
次に、コンタクト層３０、３１となるｎ＋Ｓｉ膜を、プラズマＣＶＤ法で形成した。膜厚は４０ｎｍとした。この後、ホトリソグラフィーを用いて、ｎ＋Ｓｉ膜と半導体層４の積層膜を島状に加工した。次に、この上に、ソース電極配線１２、ドレイン電極配線１３を形成した。ソース電極配線１２、ドレイン電極配線の材料１３としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、プロセスの上限温度を低くできることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成する。本実施例では、ＡｌＮｄ合金／Ｃｒ積層膜を用い、膜厚は２００／５０ｎｍとした。次いで、ホトリソグラフィー法を用いてソース電極配線１２のパターン、ドレイン電極配線１３のパターンに加工した。次に、ソース電極配線１２、ドレイン電極配線１３をマスクにしてチャネル領域３２上のｎ＋Ｓｉ膜をエッチングして、コンタクト層３１、３２を形成した。
【００５３】
次に、ソース電極配線１２、ドレイン電極配線１３上に、保護性絶縁膜１４としてＳｉＮ膜をプラズマＣＶＤ法で形成した。膜厚は５００nmとした。次いで、この上に、層間絶縁層９として有機樹脂を形成した。この後、ホトリソグラフィーを用いて、層間絶縁層９と保護性絶縁膜１４にコンタクトホール１５を形成した。最後に、画素電極１６の電極材料として、反射金属膜や透明導電膜を形成した。本実施例では、画素電極１６としてＡｌ膜をスパッタリング法で形成し、ホトリソグラフィー法を用いて加工した。膜厚は１００nmとした。
【００５４】
前記した実施例1〜３で説明したトップゲート型ＴＦＴの場合とは異なり、本実施例のボトム型ＴＦＴの場合には、絶縁性基板１側にチャネルが形成される。従って、チャネル部分となる半導体第一層４aを構成する多結晶ＳｉＧｅ膜には、良好な結晶性と、水素による欠陥終端化特性の両方が要求される。
【００５５】
本実施例では、半導体層４を上記した構成とすることにより、半導体層４の第一層４aに欠陥が少なく良好な結晶性が得られる反応熱ＣＶＤ法で形成したＳｉＧｅ膜を用いることができた。また、水素含有量の少ない多結晶ＳｉＧｅ膜を用いた場合においても、半導体層４の上層膜４ｂを構成する高水素含有膜４ｂからの水素供給により、多結晶ＳｉＧｅ膜４aの水素終端化に必要なＨ濃度を確保することができた。この水素供給は、半導体層４の第一層４a形成直後に、第一層４a直上で、半導体層４ｂ形成と同時に連続して行われるため、水素供給を効率良く行うことができ、第一層４a中の結晶欠陥を効率良く終端化できる。チャネル部分の界面準位についても低減が可能となる。この多結晶Ｓｉ膜をＴＦＴの半導体層４とすることで、ボトム型TFTの適用した場合においても、移動度が高く、閾値（Ｖｔｈ）シフトの少ない、良好な特性のＴＦＴを得ることができた。また、水素終端化のための熱処理工程を別途設ける必要がないため、工程も短縮でき、水素終端時に被る熱履歴分のプロセスダメージについても低減できた。
【００５６】
本実施例では、半導体層４の第一層４aを構成する第一層として、反応熱ＣＶＤ法を用いた。具体的には、例えばＧｅＦ4：０．２５ｓｃｃｍ、Ｓｉ2Ｈ6：３ｓｃｃｍ、Ｈｅ：１ｓｌｍとし、基板温度４５０℃、ガス圧力６６５Ｐａの条件で、膜厚２０nmのＳｉＧｅ膜を形成した。
【００５７】
一方、半導体層４の上層膜4ｂである高水素含有Ｓｉ膜については、プラズマＣＶＤ法における反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで、多結晶膜からアモルファス膜まで任意の結晶性に調整可能である。ボトムゲート型ＴＦＴの場合には、絶縁基板側に位置する、反応熱ＣＶＤ法で形成した第一層目の多結晶ＳｉＧｅ膜でチャネルが形成されるため、ＴＦＴ移動度向上の観点からは、半導体層中表面側に位置する上層膜４ｂの結晶性への寄与は小さい。この特性を利用して、例えば、半導体層中のリーク電流を更に低減して、オフ電流特性の良好なＴＦＴを実現したい場合には、上層膜4ｂについてはアモルファスＳｉ膜を連続形成可能な条件で成膜することも可能である。
【００５８】
本実施例では、表面側となる半導体層４の上層膜４ｂとして、平行平板法式のプラズマＣＶＤ法を用いた。具体的には、例えばＳｉＨ4：Ｈ2＝１：１、基板温度３２０℃、ガス圧力８０Ｐａの条件を用いて、アモルファスＳｉ膜を連続形成した。膜厚は２００ｎｍとした。なお、実施例１〜３と同様に、半導体層の上層膜４ｂとして多結晶Ｓｉ膜を連続形成することも可能である。
【実施例５】
【００５９】
図５は、本発明の半導体層の実施例５である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。まず、実施例４と同様な方法で、本発明の半導体層４を用いたボトムゲート型ＴＦＴを形成する。そして、画素電極１６を形成後、この画素電極１６の上に、有機ＥＬの電荷輸送層１７、発光層１８、電荷輸送層１９を蒸着法などにより形成し、さらに上部電極２０として透明導電膜を蒸着やスパッタリング法などで形成し、封止層２１を形成して、有機ＥＬ表示装置を作製した。
【００６０】
前記実施例４で説明したように、本発明の半導体層４を用いたＴＦＴは良好な結晶性を有するため、移動度５ｃｍ2/ＶＳ以上を容易に達成できる。有機ＥＬ駆動用に適した良好な特性が安定して得られるため、作製した有機ＥＬは、高輝度で長寿命の特性を示した。
【実施例６】
【００６１】
図６は、本発明の半導体層の実施例６である液晶表示装置への適用例を説明する要部断面図である。まず、実施例４と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成する。そして、画素電極１６を形成する。実施例４と異なる点は、画素電極１６として、透明導電膜を用いたことである。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて透明電極パターン１６に加工した。膜厚は７０ｎｍとした。図３と同様に画素電極１６上に配向膜を形成した（図示せず）。次に、カラーフィルタ層２３、オーバーコート層２４、ＩＴＯ膜からなる対向電極２５、配向膜２６を順番に形成した対向基板２７を、スペーサ２８を介して張り合わせた。これに液晶２９を封入し、液晶表示装置を作製した。
【００６２】
実施例４で上記したように、本発明の半導体層４を用いたＴＦＴは、オフ電流を１０-12Ａ以下に低減でき、良好な特性が安定して得られるため、液晶表示装置の画素駆動に適用した場合にリーク電流が小さく、高画質の映像を得ることができる。
【００６３】
尚、上記した実施例１〜６では、ＴＦＴや、有機ＥＬ表示装置、液晶表示装置等のアクティブ駆動の表示装置の画素回路への適用例を説明したが、表示装置の周辺に設ける駆動回路にも適用できる。また、本発明の適用先はこれに限定されず、例えば太陽電池を初めとする半導体装置に適用することにより、大面積に均一で良好な特性を有する半導体装置を低コストで歩留まり良く提供することが可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の半導体層の実施例１である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。
【図２】本発明の半導体層の実施例２である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。
【図３】本発明の半導体層の実施例３である液晶表示装置への適用例を説明する要部断面図である。
【図４】本発明の半導体層の実施例４である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。
【図５】本発明の半導体層の実施例５である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。
【図６】本発明の半導体層の実施例６である液晶表示装置への適用例を説明する要部断面図である。
【図７】本発明の半導体膜４中の、Ｓｉ、Ｇｅ、Ｏの深さ方向ＲＢＳ分析例を示す図である。
【図８】本発明の半導体膜４中、Ｆ、Ｈの深さ方向ＳＩＭＳ分析例を示す図である。
【符号の説明】
【００６５】
１・・・絶縁性基板、２・・・ＳｉＮ膜、３・・・ＳｉＯ2膜、４・・・半導体層、５・・・ ゲート絶縁膜、６・・・ゲート電極配線、７・・・層間絶縁層、８,９・・・コンタクト領域、１０,１１,１５・・・コンタクトホール、１２・・・ソース電極配線、１３・・・ドレイン電極配線、１４・・・保護性絶縁層、１６・・・画素電極、１７・・・電荷輸送層、１８・・・発光層、１９・・・電荷輸送層、２０・・・上部電極、２１・・・封止層、２２,２６・・・配向層、２３・・・カラーフィルタ層、２４・・・オーバーコート層、２５・・・対向電極、２７・・・対向基板、２８・・・スペーサ、２９・・・液晶、３０,３１・・・コンタクト層、３２・・・チャネル領域、４ａ・・・低水素含有多結晶Ｓｉ（またはＳｉＧe）膜、４ｂ・・・高水素含有Ｓｉ膜。
【図１】
0005309387.tif 000002
【図２】
0005309387.tif 000003
【図３】
0005309387.tif 000004
【図４】
0005309387.tif 000005
【図５】
0005309387.tif 000006
【図６】
0005309387.tif 000007
【図７】
0005309387.tif 000008
【図８】
0005309387.tif 000009