(57)【特許請求の範囲】
【請求項１】
主面を含む炭化珪素半導体層を準備する工程と、
前記炭化珪素半導体層の前記主面にシリコンをドーピングして、前記炭化珪素半導体層において前記シリコンがドーピングされていない領域よりもシリコン濃度の高い高濃度領域を形成する工程と、
前記シリコンがドーピングされた前記炭化珪素半導体層を活性化アニールする工程と、
前記活性化アニールする工程の後、前記炭化珪素半導体層の前記主面に絶縁膜を形成する工程と、
前記高濃度領域と接する位置に、シリコンと化合物を生成する材料を含む金属層を形成する工程と、
前記金属層を熱処理して、前記化合物を含む電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項２】
前記炭化珪素半導体層の前記主面に不純物をドーピングして、前記炭化珪素半導体層において前記不純物がドーピングされていない領域よりも不純物濃度が高い不純物領域を形成する工程をさらに備え、
前記高濃度領域と前記不純物領域との少なくとも一部が重なっている、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記電極を形成する工程では、前記金属層を構成する前記材料はＮｉであり、前記Ｎｉと前記高濃度領域を構成するシリコンとによりＮｉ2Ｓｉよりなる前記電極を形成し、
前記高濃度領域を形成する工程では、前記金属層を構成する前記Ｎｉの原子数の０．１倍以上０．５倍以下のシリコンを前記高濃度領域にドーピングする、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
炭化珪素半導体層と、
前記炭化珪素半導体層の表面に形成された電極と、
前記炭化珪素半導体層の前記表面に形成された絶縁膜とを備え、
前記炭化珪素半導体層は、前記電極と接する位置に形成され、かつ前記炭化珪素半導体層において前記電極と接する位置以外の領域のシリコン濃度よりも高いシリコン濃度を有する高濃度領域を含む、炭化珪素半導体装置。
【請求項５】
前記炭化珪素半導体層は、前記高濃度領域と接する位置に形成され、かつ前記炭化珪素半導体層において前記高濃度領域と接する位置以外の領域の不純物濃度よりも高い不純物濃度を有する不純物領域をさらに含む、請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記電極は、Ｎｉ2Ｓｉよりなり、
前記高濃度領域は、Ｎｉの原子数の０．１倍以上０．５倍以下のシリコンがドーピングされている、請求項４または５に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高電圧化および大容量化を要求される半導体装置への適用が期待される。
【０００３】
このようなＳｉＣ半導体装置においてオーミック電極を形成する方法が非特許文献１に開示されている。具体的には、まず、ＳｉＣ半導体層の表面に高濃度にドーピングしたｎ+領域またはｐ+領域を形成する。次に、このｎ+領域またはｐ+領域にＮｉ（ニッケル）、Ｃｏ（コバルト）、Ａｌ（アルミニウム）およびＢ（ホウ素）を含む金属層を蒸着する。次に、金属層を１０００℃位の温度で熱処理することにより、金属層とｎ+領域またはｐ+領域とを反応させることにより、反応層としてのオーミック電極を形成する。この非特許文献１には、オーミック電極が、薄いｎ+領域またはｐ+領域を突き抜けることが記載されている。
【０００４】
オーミック電極が薄いｎ+領域またはｐ+領域を突き抜けることを防止するために、金属層を薄くすることが考えられる。しかし、高濃度層としてｎ+領域が形成され、金属層としてＮｉを用いたときに、金属層の厚みを５０ｎｍ未満にすると、オーミック電極とＳｉＣ半導体層とのコンタクト抵抗が大きくなることが非特許文献１に開示されている。
【非特許文献１】谷本智他著、電子情報通信学会論文誌  Ｃ  Ｖｏｌ．Ｊ８６−Ｃ  ＮＯ．４  「ＳｉＣデバイスのオーミックコンタクト形成技術」、２００３年４月、３５９頁〜３６７頁
【発明の開示】
【発明が解決しようとする課題】
【０００５】
反応層がｎ+領域またはｐ+領域を突き抜けることを防止し、かつコンタクト抵抗が大きくなることを防止するために、ｎ+領域またはｐ+領域の厚みを大きくすることが考えられる。図２７および図２８は、このＳｉＣ半導体装置の製造方法を説明するための概略断面図である。図２７に示すように、まず、ＳｉＣ半導体層２０１の表面に他の領域よりも高濃度に不純物をドーピングしたｎ+領域またはｐ+領域などの不純物領域２０２を形成する。次に、この不純物領域２０２上に金属層２０３を蒸着する。次に、金属層２０３を熱処理することにより、図２８に示すように、オーミック電極２０４を形成する。
【０００６】
しかし、ＳｉＣ半導体層２０１の表面からオーミック電極２０４の下端面２０４ａまでの距離Ｌ２が大きくなる。この場合、ＳｉＣ半導体層２０１においてオーミック電極２０４が侵入した領域において、金属層２０３とＳｉとの反応の残渣としてＣ（炭素）が析出するので、ｐｎ接合の信頼性が悪化するなどの問題が生じる。また、不純物領域２０２は結晶性が悪いという問題がある。このため、不純物領域２０２の厚みが大きい場合には、ＳｉＣ半導体装置の信頼性が低下してしまう。
【０００７】
したがって、本発明の目的は、信頼性を向上できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の炭化珪素半導体装置の製造方法は、以下の工程を備えている。まず、主面を含む炭化珪素（ＳｉＣ）半導体層が準備される。そして、ＳｉＣ半導体層の主面にシリコン（Ｓｉ）をドーピングして、ＳｉＣ半導体層においてＳｉがドーピングされていない領域よりもＳｉ濃度の高い高濃度領域が形成される。シリコンがドーピングされた炭化珪素半導体層が活性化アニールされる。活性化アニールされた後、炭化珪素半導体層の主面に絶縁膜が形成される。そして、高濃度領域と接する位置に、Ｓｉと化合物を生成する材料を含む金属層が形成される。そして、金属層を熱処理して、化合物を含む電極が形成される。
【０００９】
本発明のＳｉＣ半導体装置の製造方法によれば、金属層は、熱処理をすることによって、高濃度領域のＳｉと反応して生成される化合物を含む電極を形成する。高濃度領域のＳｉ濃度はＳｉＣ半導体層における高濃度領域以外よりもＳｉ濃度が高いため、金属層が電極を形成するために必要なＳｉ量を従来よりも多く供給できるので、ＳｉＣ半導体層においてＳｉと金属層とが反応することによって形成される電極がＳｉＣ半導体層の内部へ侵入する範囲を低減できる。このため、電極を形成するために消費されたＳｉの残渣としてのＣの析出を抑制できる。したがって、信頼性を向上したＳｉＣ半導体装置を製造することができる。
【００１０】
上記ＳｉＣ半導体装置の製造方法において好ましくは、ＳｉＣ半導体層の主面に不純物をドーピングして、ＳｉＣ半導体層において不純物がドーピングされていない領域よりも不純物濃度が高い不純物領域を形成する工程をさらに備え、高濃度領域と不純物領域との少なくとも一部が重なっている。
【００１１】
これにより、不純物領域と重なっている高濃度領域は、不純物濃度がＳｉＣ半導体層における不純物領域以外の領域よりも高い。このため、金属層を熱処理すると、金属層が高濃度領域と反応することによって、オーミック電極を形成できる。
【００１２】
上記ＳｉＣ半導体装置の製造方法において好ましくは、上記電極を形成する工程では、金属層を構成する前記材料はＮｉであり、Ｎｉと高濃度領域を構成するシリコンとによりＮｉ2Ｓｉよりなる電極を形成する。上記高濃度領域を形成する工程では、金属層を構成するＮｉの原子数の０．１倍以上０．５倍以下のシリコンを高濃度層にドーピングする。
【００１３】
０．１倍以上の場合、ＳｉＣ半導体層への侵入距離が短くなり、スパイク状の電流変動の発生とその規模とを抑制できるので、耐圧を向上できる。０．５倍以下の場合、金属層を構成するＮｉ原子に対して過剰なＳｉをドーピングすることによる高濃度領域の結晶性の低下を抑制できるとともに、Ｓｉの析出を抑制できる。
【００１４】
なお、材料がＮｉの場合には、ＳｉとＮｉとが反応してＮｉ2Ｓｉを生成する。この場合には、原子数比が（Ｓｉ：Ｎｉ）＝（０．１０：１）〜（０．５：１）となるように高濃度領域にＳｉをドーピングする。
【００１５】
本発明のＳｉＣ半導体装置は、ＳｉＣ半導体層と、電極と、絶縁膜とを備え、ＳｉＣ半導体層は、高濃度領域を含んでいる。電極は、ＳｉＣ半導体層の表面に形成されている。絶縁膜は、炭化珪素半導体層の表面に形成されている。高濃度領域は、電極と接する位置に形成され、かつＳｉＣ半導体層において電極と接する位置以外の領域のＳｉ濃度よりも高いＳｉ濃度を有している。
【００１６】
本発明のＳｉＣ半導体装置によれば、高濃度領域が形成されているので、電極となるべき金属層が熱処理されることによって、高濃度領域のＳｉと金属層とが反応して生成される化合物を含む電極を形成することができる。高濃度領域のＳｉ濃度はＳｉＣ半導体層における高濃度領域以外の領域よりもＳｉ濃度が高いため、電極となるべき金属層が電極を形成するために必要なＳｉ量を従来よりも多く供給されるので、ＳｉＣ半導体層においてＳｉと金属層とが反応することによって形成される電極がＳｉＣ半導体層の内部へ侵入する範囲を低減できる。このため、信頼性を向上したＳｉＣ半導体装置を製造することができる。
【００１７】
また、本発明のＳｉＣ半導体装置には高濃度領域が形成されているので、広い範囲でＳｉＣ半導体層にＳｉがドーピングされているため、電極となるべき金属層の位置にずれが生じても電極が形成される。このため、歩留まりが向上されたＳｉＣ半導体装置が得られる。
【００１８】
上記ＳｉＣ半導体装置において好ましくは、ＳｉＣ半導体層は、高濃度領域と接する位置に形成され、かつＳｉＣ半導体層において高濃度領域と接する位置以外の領域の不純物濃度よりも高い不純物濃度を有する不純物領域をさらに含んでいる。
【００１９】
これにより、不純物領域と電極となるべき金属層とが反応することによって、電極としてのオーミック電極が得られる。このため、歩留まりを向上してオーミック電極を備えたＳｉＣ半導体装置が得られる。
【００２０】
なお、上記不純物領域は、高濃度領域と少なくとも一部が重なっていれば、特に限定されない。
【００２１】
上記ＳｉＣ半導体装置において好ましくは、電極はＮｉ2Ｓｉよりなり、高濃度領域は、Ｎｉの原子数の０．１倍以上０．５倍以下のシリコンがドーピングされている。
【００２２】
０．１倍以上の場合、ＳｉＣ半導体層への侵入距離が短くなり、スパイク状の電流変動の発生とその規模とを抑制できるので、耐圧を向上できる。０．５倍以下の場合、過剰なＳｉがドーピングされることによる高濃度領域の結晶性の低下を抑制できるとともに、Ｓｉの析出を抑制できる。
【発明の効果】
【００２３】
本発明のＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置によれば、信頼性を向上できる炭化珪素半導体装置が得られる。
【発明を実施するための最良の形態】
【００２４】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１におけるＳｉＣ半導体装置を示す概略断面図である。図１を参照して、本実施の形態におけるＳｉＣ半導体装置としてのＲＥＳＵＲＦ（Reduced Surface Field）型ＪＦＥＴ（Junction Field Effect Transistor：接合電界効果トランジスタ）１００ａを説明する。
【００２６】
具体的には、ＪＦＥＴ１００ａは、基板１１１と、ｐ型半導体層１１２と、ｎ型半導体層１１３と、ｐ型半導体層１１４と、高濃度領域１１５と、ｎ型不純物領域１９１、１９２と、ｐ型不純物領域１９３、１９４とを含む半導体層１１０と、ソース電極１５１、１５３と、ゲート電極１５４と、ドレイン電極１５２と、配線１８１、１８２と、絶縁膜１３０と、絶縁膜１３１とを備えている。
【００２７】
基板１１１は、たとえばＳｉＣからなる。ｐ型半導体層１１２は、基板１１１上に形成され、たとえばｐ型ＳｉＣからなる。ｎ型半導体層１１３は、ｐ型半導体層１１２上に形成され、たとえばｎ型ＳｉＣからなる。ｐ型半導体層１１４は、ｎ型半導体層１１３上に形成され、たとえばｐ型ＳｉＣからなる。高濃度領域１１５は、ｐ型不純物領域１９３、１９４上に形成されている。また、ｐ型半導体層１１４およびｎ型半導体層１１３の一部には、メサ１１０ｂが形成されている。本実施の形態では、電流通路となるｎ型半導体層１１３をｐ型半導体層１１２、１１４で挟み込んだダブルＲＥＳＵＲＦ構造としている。
【００２８】
高濃度領域１１５は、ソース電極１５３およびゲート電極１５４と接する位置に形成され、かつＳｉＣ半導体層１１０においてソース電極１５３およびゲート電極１５４と接する位置以外の領域のＳｉ濃度よりも高いＳｉ濃度を有している。
【００２９】
また、高濃度領域１１５は、ｐ型不純物領域１９３、１９４よりも高いｐ型不純物濃度を有していることが好ましい。言い換えると、高濃度領域１１５は、ｐ型不純物領域１９３、１９４の少なくとも一部と重なっている。
【００３０】
また、高濃度領域１１５は、後述するソース電極１５３およびゲート電極１５４がＭＳｉx（Ｍは金属元素）で表される場合に、金属元素（Ｍ）の０．０５／ｘ倍以上ｘ倍以下の原子数のシリコンがドーピングされている。言い換えると、高濃度領域１１５は、原子数比において（０．０５／ｘ：１）〜（ｘ：１）となるように、Ｓｉがドーピングされている。０．０５／ｘ倍以上の場合、ＳｉＣ半導体層１１０への侵入距離が短くなり、スパイク状の電流変動の発生とその規模とを抑制できるので、耐圧を向上できる。ｘ倍以下の場合、過剰なＳｉをドーピングすることによるＳｉＣ半導体層１１０の結晶性の低下を抑制できるとともに、Ｓｉの析出を抑制できる。
【００３１】
また、高濃度領域１１５の組成は、（Ｓｉ：Ｃ）＝（（１＋０．０５／ｘ）：１）〜（（１＋ｘ）：１）であることが好ましい。言い換えると、Ｃに対するＳｉの原子数比が（１＋０．０５／ｘ）倍以上（１＋ｘ）倍以下であることが好ましい。
【００３２】
ｎ型不純物領域１９１、１９２は、ｐ型半導体層１１４およびｎ型半導体層１１３の一部に形成され、ｎ型半導体層１１３のｎ型不純物濃度よりも高いｎ型不純物濃度を有している。
【００３３】
ｐ型不純物領域１９３、１９４は、高濃度領域１１５と接する位置に形成され、かつＳｉＣ半導体層１１０において高濃度領域１１５と接する位置以外の領域の不純物濃度よりも高い不純物濃度を有している。ｐ型不純物領域１９３は、ｎ型半導体層１１３およびｐ型半導体層１１２の一部に、ｐ型不純物領域１９４は、ｐ型半導体層１１４およびｎ型半導体層１１３の一部にｐ型不純物をｐ型半導体層１１２、１１４よりも高濃度に注入されてなる。
【００３４】
ＳｉＣ半導体層１１０の主面１１０ａには、たとえば二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ3Ｎ4）などよりなる絶縁膜１３０が形成されている。この絶縁膜１３０の開口部のＳｉＣ半導体層１１０上にはソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２が形成されている。言い換えると、ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２は、それぞれｎ型不純物領域１９１とｐ型不純物領域１９３、ｐ型不純物領域１９４およびｎ型不純物領域１９２上に形成されている。ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２は、オーミック電極であり、たとえばニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）およびパラジウム（Ｐｄ）からなる群より選ばれた少なくとも一種の金属と、シリコン（Ｓｉ）との合金である。
【００３５】
配線１８１、１８２は、ソース電極１５１、１５３およびドレイン電極１５２上にそれぞれ形成されている。配線１８０は、たとえばＡｌ、Ｃｕ（銅）、Ｔｉ、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）などよりなる。ソース電極１５１、１５３上に形成された配線１８１はソース配線の役割を、ドレイン電極１５２上に形成された配線１８２はドレイン配線の役割を担う。配線１８１、１８２は、たとえば他の半導体装置（図示せず）を電気的に並列接続するための部材である。
【００３６】
絶縁膜１３１は、ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を電気的に分離するための層間絶縁膜である。絶縁膜１３１は、ソース電極１５１、１５３、ゲート電極１５４、ドレイン電極１５２および絶縁膜１３０上に形成されている。絶縁膜１３１は、たとえばＳｉＯ2、Ｓｉ3Ｎ4などよりなる。
【００３７】
図２は、本実施の形態におけるＪＦＥＴ１００ａの製造方法を示すフローチャートである。続いて、図２を参照して、本実施の形態におけるＪＦＥＴ１００ａの製造方法について説明する。
【００３８】
まず、炭化珪素（ＳｉＣ）半導体層１１０を準備する（ステップＳ１）。本実施の形態では、たとえば以下の工程を実施する。
【００３９】
図３は、本実施の形態におけるＳｉＣ半導体層を形成する工程を説明するための概略断面図である。図３に示すように、まずＳｉＣ基板などの基板１１１を準備する。この基板１１１上に、たとえばＣＶＤ（Chemical Vapor Deposition：化学蒸着法）によりｐ型半導体層１１２、ｎ型半導体層１１３およびｐ型半導体層１１４をこの順でエピタキシャル成長する。なお、ドーピングするｎ型不純物としてたとえば窒素（Ｎ）などを、ｐ型不純物としてたとえばアルミニウムなどを用いる。その後、ｐ型半導体層１１４およびｎ型半導体層１１３の一部に、メサ１１０ｂを形成する。
【００４０】
図４は、本実施の形態におけるｎ型不純物領域１９１、１９２を形成する工程を説明するための概略断面図である。次に、図２および図４に示すように、ＳｉＣ半導体層１１０の主面１１０ａに不純物をドーピングして、ＳｉＣ半導体層１１０において不純物がドーピングされていない領域よりも不純物濃度が高いｎ型不純物領域１９１、１９２を形成する。本実施の形態では、ソース電極１５１およびドレイン電極１５２（図１参照）となるべき部分と接触する領域に、ｎ型の不純物濃度を選択的に高めたｎ型不純物領域１９１、１９２を形成する。
【００４１】
具体的には、たとえば、ｐ型半導体層１１４においてｎ型不純物領域１９１、１９２を形成する領域が開口した開口部１２１ａを有するレジスト１２１を形成する。この開口部１２１ａに、たとえば数十〜数百ｋｅＶのエネルギーでＮのイオンを加速して注入する。これにより、ｎ型不純物領域１９１、１９２を形成できる。
【００４２】
図５は、本実施の形態におけるｐ型不純物領域１９３、１９４を形成する工程を説明するための概略断面図である。次に、図２および図５に示すように、ＳｉＣ半導体層１１０の主面１１０ａに不純物をドーピングして、ＳｉＣ半導体層１１０において不純物がドーピングされていない領域よりも不純物濃度が高いｐ型不純物領域１９３、１９４を形成する（ステップＳ２）。本実施の形態では、チャネルとそれを制御するゲート電極１５４（図１参照）となるべき部分と接触する領域に、ｐ型の不純物濃度を選択的に高めたｐ型不純物領域１９３、１９４を形成する。
【００４３】
具体的には、ｎ型半導体層１１３の表面においてｐ型不純物領域１９３を形成する領域が開口した開口部１２２ａと、ｐ型半導体層１１４においてｐ型不純物領域１９４を形成する領域が開口した開口部１２２ｂとを有するレジスト１２２を形成する。この開口部１２２ａ、１２２ｂに、たとえば、数十〜数百ｋｅＶのエネルギーでＡｌやＢ（ホウ素）のイオンを加速して注入する。これにより、ｐ型不純物領域１９３、１９４を形成できる。次いで、有機溶剤や剥離液などを用いてレジスト１２０を除去する。
【００４４】
これにより、ＳｉＣ半導体層１１０の主面１１０ａに不純物をドーピングして、ＳｉＣ半導体層１１０において不純物がドーピングされていない領域よりも不純物濃度が高い不純物領域としてのｎ型不純物領域１９１、１９２およびｐ型不純物領域１９３、１９４を形成できる。
【００４５】
ここで、ｎ型およびｐ型不純物領域１９１〜１９４は、後述する金属層１４１〜１４４の下部表面と接触する半導体層１１０の主面１１０ａを含む領域である。ｎ型不純物領域１９１、１９２は、たとえば１×１０19ｃｍ-3以上のｎ型不純物濃度を有するように、イオン注入をする。ｐ型不純物領域１９３、１９４は、たとえば１×１０19ｃｍ-3以上の不純物濃度を有していることが好ましい。このように、ＳｉＣ半導体層１１０において後述する金属層１４０の一部分と接触する領域に、ＳｉＣ半導体層１１０における他の領域よりも不純物濃度が高い高濃度領域（本実施の形態ではｎ型およびｐ型不純物領域１９１〜１９４）を形成することが好ましい。ｎ型およびｐ型不純物領域１９１〜１９４を形成すると、後述するソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を形成するステップＳ５において、金属層１４１〜１４４がｎ型およびｐ型不純物領域１９１〜１９４と反応して、オーミック電極としてのソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を形成しやすくなる。
【００４６】
なお、ｎ型およびｐ型不純物領域１９１〜１９４を形成する方法はイオン注入に特に限定されず、たとえばｎ型およびｐ型不純物を取り込むように選択エピタキシャル成長する方法により、ｎ型およびｐ型不純物領域１９１〜１９４を形成してもよい。
【００４７】
図６は、本実施の形態における高濃度領域１１５を形成する工程を説明するための概略断面図である。次に、図２および図６に示すように、ＳｉＣ半導体層１１０の主面１１０ａにＳｉをドーピングして、ＳｉＣ半導体層１１０においてＳｉがドーピングされていない領域よりもＳｉ濃度の高い高濃度領域１１５を形成する（ステップＳ３）。
【００４８】
このステップＳ３では、後述する金属層１４３、１４４を構成する材料（Ｍ）がシリコンとＭＳｉxで表される金属シリコン化合物を形成する場合、この材料（Ｍ）の０．０５／ｘ倍以上ｘ倍以下の原子数のＳｉを高濃度領域１１５にドーピングすることが好ましい。言い換えると、高濃度領域１１５を形成するステップＳ３では、高濃度領域１１５を構成するＳｉと、金属層１４３、１４４を構成する金属（Ｍ）とが、原子数比において（０．０５／ｘ：１）〜（ｘ：１）となるように、高濃度領域１１５にＳｉをドーピングする。０．０５／ｘ倍以上の場合、ソース電極１５３およびゲート電極１５４のＳｉＣ半導体層１１０への侵入距離が短くなり、スパイク状の電流変動の発生とその規模とを抑制できるので、耐圧を向上できる。ｘ倍以下の場合、金属層１４３、１４４を構成する原子に対して過剰なＳｉをドーピングすることによるＳｉＣ半導体層１１０の結晶性の低下を抑制できるとともに、Ｓｉの析出を抑制できる。
【００４９】
また、このステップＳ３では、高濃度領域１１５の組成が、（Ｓｉ：Ｃ）＝（（１＋０．０５／ｘ）：１）〜（（１＋ｘ）：１）となるように、Ｓｉをドーピングすることが好ましい。言い換えると、Ｃに対するＳｉの原子数比が（１＋０．０５／ｘ）倍以上（１＋ｘ）倍以下であることが好ましい。Ｃに対するＳｉの原子数比が（１＋０．０５／ｘ）倍以上であると、ソース電極１５３およびゲート電極１５４のＳｉＣ半導体層１１０への侵入距離が短くなるので、ｐｎ接合とソース電極１５３およびゲート電極１５４との距離を短くできる。このため、スパイク状の電流変動を低減できるので、耐圧の低下を抑制できる。Ｃに対するＳｉの原子数比が（１＋ｘ）倍以下であると、たとえばＮｉとＳｉとが反応したときにはＮｉ2Ｓｉが生成され、この場合の反応に要するＳｉは、Ｃの１．５倍であるので、過剰なＳｉをドーピングすることを抑制できる。このため、ＳｉＣ半導体層１１０の結晶性を向上できる。
【００５０】
また、高濃度領域１１５におけるＳｉの濃度は、１×１０15ｃｍ-3以上が好ましく、１×１０20ｃｍ-3以上１×１０22ｃｍ-3以下がより好ましい。高濃度領域１１５のＳｉの濃度を１×１０15ｃｍ-3以上にすることによって、結晶性の悪化を防止できるとともに、Ｓｉのドーピングが容易である。高濃度領域１１５のＳｉの濃度を１×１０20ｃｍ-3以上にすることによって、上述したＣに対するＳｉの原子比を１．１０倍にドーピングする場合には、ＳｉＣ半導体層１１０のＳｉ濃度を１×１０22ｃｍ-3程度にできるので、ＳｉＣ半導体層１１０の成長が容易である。一方、高濃度領域１１５のＳｉ濃度を１×１０22ｃｍ-3以下にすることによって、上述したＣに対するＳｉの原子比を１．５倍以下にドーピングする場合には、ＳｉＣ半導体層１１０のＳｉ濃度を１×１０22ｃｍ-3程度にできるので、ＳｉＣ半導体層１１０の成長が容易である。
【００５１】
具体的には、ｐ型不純物領域１９３、１９４を形成するために設けたレジスト１２２の開口部１２２ａ、１２２ｂに、Ｓｉのイオンを注入する。これにより、高濃度領域１１５を形成できる。次いで、有機溶剤や剥離液などを用いてレジスト１２０を除去する。これにより、高濃度領域１１５以外の領域よりもＳｉ濃度が高く、かつｐ型不純物領域１９３、１９４以外の領域よりも高いｐ型不純物濃度を有する高濃度領域１１５を形成できる。本実施の形態では、高濃度領域１１５のすべてが、ｐ型不純物領域１９３、１９４の一部と重なるように形成したが、本発明は高濃度領域１１５とｐ型不純物領域１９３、１９４との少なくとも一部が重なっていれば特に限定されない。
【００５２】
高濃度領域１１５の深さは、１００ｎｍ以下が好ましく、５０ｎｍ程度がより好ましい。言い換えると、後述するソース電極１５３およびゲート電極１５４を形成したときに、ソース電極１５３およびゲート電極１５４がＳｉＣ半導体層１１０へ侵入する距離Ｌ１（図１１参照）が１００ｎｍ以下にすることが好ましい。
【００５３】
ここで、Ｓｉのドーピングは、上述したようにイオン注入に特に限定されず、ＳｉをＣよりも多く供給するようなエピタキシャル成長であってもよい。なお、ドーピング量およびドーピングする深さを精密に制御できる観点から、イオン注入によりＳｉをドーピングすることが好ましい。
【００５４】
以上のステップＳ１〜Ｓ３により、ＳｉＣ半導体層１１０を準備することができる。なお、本実施の形態では、ＳｉＣ半導体層１１０は、基板１１１上に形成されたエピタキシャル層としているが、特にこれに限定されない。本発明のＳｉＣ半導体層１１０は、基板１１１上に形成されたエピタキシャル層である場合と、イオン注入などにより不純物がドーピングされた領域を含むＳｉＣ基板である場合とを含む。また、基板１１１は設けられていてもよく、ＳｉＣ半導体層１１０を形成した後に基板１１１を除去してもよい。
【００５５】
次に、半導体層１１０を活性化アニールする。活性化アニールは、たとえば、アルゴン（Ａｒ）などの不活性ガス雰囲気で、約１７００℃の高温で基板１１１および半導体層１１０を熱処理する。
【００５６】
図７は、本実施の形態における絶縁膜１３０を形成する工程を説明するための概略断面図である。図７に示すように、ＳｉＣ半導体層１１０の主面１１０ａ上に、絶縁膜１３０を形成する。絶縁膜１３０の形成方法は特に限定されないが、たとえば約１３００℃での熱酸化法によりＳｉＯ2などよりなる膜を形成する。
【００５７】
図８は、本実施の形態における金属層を形成する工程を説明するための概略断面図である。図９は、図８における領域ＩＸの拡大断面図である。次に、図８および図９に示すように、ＳｉＣ半導体層１１０の主面１１０ａに、金属層１４１〜１４４を形成する（ステップＳ４）。このステップＳ４では、高濃度領域１１５と接する位置に、シリコンと化合物を生成する材料を含む金属層１４３、１４４を形成する。
【００５８】
ここで、「シリコンと化合物を生成する材料」とは、後述する金属層１４３、１４４を熱処理するときに、金属層１４３、１４４を構成する金属元素と高濃度領域１１５のシリコン元素とが反応することにより、シリコン金属化合物を生成することができる材料を意味する。
【００５９】
なお、本実施の形態では、金属層１４３、１４４を高濃度領域１１５上に形成し、金属層１４１、１４２をｎ型不純物領域１９１、１９２上に形成している。
【００６０】
このような金属層１４１〜１４４の材料として、Ｎｉ、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、およびＳｉからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、Ｎｉ、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、およびＳｉからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
【００６１】
また、金属層１４１〜１４４は、複数の層からなっていてもよい。この場合には、金属層１４１〜１４４においてＳｉＣ半導体層１１０と接触する部分が、金属層１４０を熱処理する温度において炭素よりもシリコンとの反応性が高い。この金属層１４０においてＳｉＣ半導体層１１０と接触する部分が、Ｎｉ、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、およびＳｉからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質よりなることがより好ましい。
【００６２】
本実施の形態では、たとえば以下の工程を実施することにより金属層１４１〜１４４を形成する。具体的には、高濃度領域１１５およびｎ型不純物領域１９１、１９２上に位置する領域を開口させたレジストを、フォトリソグラフィにより絶縁膜１３０上に形成する。レジストは特に限定されず、一般公知のフォトレジストを用いることができる。次に、レジストから開口している絶縁膜１３０をエッチングする。その後、絶縁膜１３０から露出したｎ型不純物領域１９１、１９２および高濃度領域１１５上に、たとえば物理蒸着（ＰＶＤ：Physical Vapor Deposition）法、化学蒸着法などの蒸着法により、それぞれ金属層１４１〜１４４を形成する。最後にレジストを、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。
【００６３】
金属層１４１〜１４４の厚みは、たとえば２０ｎｍ以上１００ｎｍ以下が好ましい。２０ｎｍ以上とすることによって、後述する電極を形成するステップＳ５でＳｉＣ半導体層１１０と反応した不純物、未反応残渣が表面に凝集することで、金属層１４１〜１４４の表面が絶縁化することを防止できる。一方、１００ｎｍ以下とすることによって、後述する金属層１４１〜１４４のＳｉＣ半導体層１１０の内部へ侵入する距離Ｌ１（図１１参照）を低減できる。
【００６４】
なお、金属層１４１〜１４４を形成する方法は上述した方法に特に限定されず、一般公知の方法を採用できる。また、ｎ型不純物領域１９１、１９２および高濃度領域１１５上に形成された絶縁膜１３０を除去する方法はエッチングに特に限定されない。また、レジストの開口部の平面形状は、形成するソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２（図１参照）の平面形状と同じにすることが好ましい。
【００６５】
図１０は、本実施の形態における電極を形成する工程を説明するための概略断面図である。図１１は、図１０における領域ＸＩの拡大断面図である。次に、図１０および図１１に示すように、金属層１４１〜１４４を熱処理して、ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を形成する（ステップＳ５）。この熱処理により、金属層１４１、１４３、１４４、１４２を構成する金属と、ｎ型不純物領域１９１、高濃度領域１１５、ｎ型不純物領域１９２および高濃度領域１１５を構成するＳｉとがそれぞれ反応（シリサイド）することで、化合物（金属珪素）を生成する。このため、ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２は、この化合物をそれぞれ含んでいる。たとえば金属層１４０がＮｉよりなる場合には、ＮｉＳｉy（ｙは任意の数。ただし、結晶学的に存在しうるものに限る）よりなる電極１５０を形成できる。
【００６６】
具体的には、金属層１４１〜１４４をオーミック電極に形成できる温度以上であって、金属層１４１〜１４４の融点未満の温度で熱処理を行なう。金属層１４１〜１４４がＮｉおよびＴｉの少なくとも一方よりなる場合には、９００℃以上１１００℃以下で熱処理を行なうことが好ましい。９００℃以上とすることによって、ショットキー電極にならずにオーミック電極を形成できる。１１００℃以下とすることによって、金属層１４０をオーミック電極に形成する反応以外の反応の進行を抑制できる。より具体的には、たとえば金属層１４１〜１４４が１００ｎｍの厚みを有するＮｉおよびＴｉよりなる場合には、１０００℃で２分間熱処理を行なう。
【００６７】
このソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を形成するステップＳ５を実施することによって、金属層１４１、１４３、１４４、１４２がそれぞれオーミック電極であるソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２になる。図１１に示すように、電極１５４は、ＳｉＣ半導体層１１０におけるＳｉがドーピングされた高濃度領域１１５と金属層１４４とが反応して形成されているので、電極１５４がＳｉＣ半導体層１１０に侵入する距離（ＳｉＣ半導体層１１０の主面１１０ａと電極１５４の下端１５４ａとの距離）Ｌ１を短くすることができる。
【００６８】
なお、ＳｉＣ半導体層１１０において金属層１４１〜１４４とＳｉとが反応した結果、この反応の残渣としてのＣがＳｉＣ半導体層１１０の内部および主面１１０ａに析出する。たとえば金属層１４１〜１４４がＮｉよりなる場合には、ＮｉはＣと反応しないので、ＳｉＣ半導体層１１０中のＮのみが金属層１４１〜１４４と反応し、Ｃが残渣となる。
【００６９】
次に、図１に示すように、絶縁膜１３１を形成する。この絶縁膜１３１は、ソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２を電気的に分離するように形成する。
【００７０】
具体的には、絶縁膜１３０およびソース電極１５１、１５３、ゲート電極１５４およびドレイン電極１５２上に絶縁膜１３１となる層を形成する。この層は、たとえばＳｉＯ2からなる絶縁膜１３１となる層を、ＣＶＤ法により３００ｎｍの厚みを有するように形成する。その後、ソース電極１５１、１５３およびドレイン電極１５２上に位置する領域に開口部を有するレジストを、絶縁膜１３１となる層上に形成する。この絶縁膜１３１となる層においてレジストの開口部から露出している部分をエッチングなどにより除去して、ソース電極１５１、１５３およびドレイン電極１５２を露出する。これにより、ソース電極１５１、１５３およびドレイン電極１５２が露出するように、絶縁膜１３０上に層間絶縁膜としての絶縁膜１３１を形成できる。
【００７１】
次に、ソース電極１５１、１５３およびドレイン電極１５２上に配線１８１、１８２を形成する（ステップＳ６）。
【００７２】
本実施の形態では、たとえば以下の工程を実施することにより、配線１８１、１８２を形成する。具体的には、ソース電極１５１、１５３およびドレイン電極１５２上に位置する領域を開口させたレジストを、フォトリソグラフィにより絶縁膜１３１上に形成する。レジストは特に限定されず、一般工程のフォトレジストを用いることができる。レジストから開口している絶縁膜１３１を除去し、さらに絶縁膜１３１から開口しているソース電極１５１、１５３およびドレイン電極１５２上に配線１８１、１８２をたとえば蒸着法により２μｍの厚みを有するように形成する。最後にレジストを、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。
【００７３】
配線１８１、１８２においてソース電極１５１、１５３およびドレイン電極１５２と接触する部分は、Ａｌ、Ｃｕ、Ｔｉ、Ｗ、ＭｏおよびＴａからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、Ａｌ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、およびＴａからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。なお、配線１８１、１８２は、複数の層（積層膜）からなっていてもよい。
【００７４】
なお、配線１８１、１８２は、導電性であれば特に限定されず、金属であることが好ましい。配線１８１、１８２は、たとえば他の半導体装置（図示せず）を電気的に接続するための部材であり、プラグなどを含む。
【００７５】
以上の工程（ステップＳ１〜Ｓ６）を実施することによって、図１に示すＪＦＥＴ１００ａが得られる。
【００７６】
ここで、本実施の形態では、ｎ型およびｐ型不純物領域１９１〜１９４を形成するステップＳ２を実施した後に、高濃度領域１１５を形成するステップＳ３を実施しているが、このステップの順序に特に限定されない。たとえば、ＳｉＣ半導体層１１０にＳｉをイオン注入によりドーピングしてＳｉ濃度の高い高濃度領域１１５を形成するステップＳ３を実施した後に、この高濃度領域１１５に不純物をドーピングするステップＳ２を実施してもよい。なお、高濃度領域１１５をエピタキシャル成長により形成する場合には、高濃度領域１１５を形成した後に、この高濃度領域１１５にｐ型不純物領域１９３、１９４をイオン注入によりドーピングすることが好ましい。
【００７７】
また、本実施の形態におけるＪＦＥＴ１００ａの製造方法では、図１に示すように、高濃度領域１１５およびｎ型およびｐ型不純物領域１９１〜１９４が形成されているが、本発明のＳｉＣ半導体装置の製造方法により製造されるＳｉＣ半導体装置は、高濃度領域１１５およびｐ型不純物領域１９３、１９４の少なくとも一方が形成されないＳｉＣ半導体装置を製造する場合も含む。
【００７８】
続いて、本実施の形態におけるＪＦＥＴ１００ａの製造方法およびＪＦＥＴ１００ａの効果について説明する。
【００７９】
熱処理するステップＳ５により金属層１４３、１４４とｐ型不純物領域１９３、１９４とを反応させるときに、ソース電極１５３およびゲート電極１５４を形成するために必要なＳｉ量は、金属層１４３、１４４の厚み、材料などにより定まる。本実施の形態では、金属層１４３、１４４と接触しているｐ型不純物領域１９３、１９４においてＳｉが他の領域よりも高濃度にドーピングされているので、ＳｉＣ半導体層１１０において反応により消費される範囲（図１１における距離Ｌ１）を狭くすることができる。さらに、Ｓｉがドーピングされる前のＳｉＣ半導体層１１０を構成していたＳｉが消費される量を低減できるので、ＳｉＣ半導体層１１０においてＳｉが消費されることにより反応残渣として析出するＣの量を低減できる。
【００８０】
より具体的には、高濃度領域１１５を形成するステップＳ３実施前のＳｉＣ半導体層１１０の組成は、Ｓｉ：Ｃ＝１：１であったのに対し、高濃度領域１１５を形成するステップＳ３実施後の高濃度領域１１５の組成は、Ｓｉ：Ｃ＝（１＋α）：１になる（αは任意の正数）。すなわち、高濃度領域１１５のＳｉ量は、他の領域のＳｉ量に比べて、（１＋α）倍になる。このため、図１１に示す電極１５４のＳｉＣ半導体層１１０への侵入距離Ｌ１は、図２８に示す電極２０４のＳｉＣ半導体層２０１への侵入距離Ｌ２の１／（１＋α）倍に短くできる。
【００８１】
また、金属層１４３、１４４がソース電極１５３およびゲート電極１５４を形成するためにＳｉを消費した結果析出するＣ量は、図２８に示す高濃度領域１１５を備えていない従来の電極２０４を形成するためにＳｉを消費した結果析出するＣ量の１／（１＋α）倍に低減できる。このため、たとえばｎ型半導体層１１３とｐ型半導体層１１４とのｐｎ接合、ｎ型およびｐ型不純物領域１９１〜１９４とｐ型半導体層１１２、１１４との接合などにおける信頼性を向上できる。
【００８２】
さらに、金属層１４３、１４４がソース電極１５３およびゲート電極１５４を形成するためにＳｉＣ半導体層１１０へ侵入する距離Ｌ１が短くなるので、ｎ型半導体層１１３とｐ型半導体層１１４とのｐｎ接合とソース電極１５３との距離、および、ｎ型半導体層１１３とｐ型半導体層１１４とのｐｎ接合とドレイン電極１５２までの距離を短くすることができる。このため、スパイク状の電流変動を低減できるので、耐圧の低下を抑制できる。
【００８３】
より具体的に、たとえば金属層１４４としてＮｉを１００ｎｍ形成する場合について説明する。図２８に示す従来の電極２０４を形成するために電極２０４がＳｉＣ半導体層２０１に距離Ｌ２として１００ｎｍ侵入したと仮定する。これに対して、本実施の形態における高濃度領域１１５に、α＝０．２となるようにＳｉをドーピングした場合には、電極１５４と反応可能なＳｉは従来の１．２倍含まれることになるので、電極１５４がＳｉＣ半導体層１１０へ侵入する距離Ｌ２は、従来の距離Ｌ１の１／１．２＝０．８３倍となる。すなわち、電極１５４のＳｉＣ半導体層１１０への侵入距離を約８３ｎｍまで低減することができる。さらに、これに伴い、析出するＣ量も０．８３倍に低減できる。
【００８４】
また、金属層１４４がＮｉよりなり、１００ｎｍの厚みを有し、ＳｉＣ半導体層１１０のＳｉ濃度が１×１０20ｃｍ-3の場合には、１０００℃で熱処理をすると、ＳｉＣ半導体層１１０へ約１００ｎｍ電極１５４が浸入するという知見を本発明者は実験の結果取得している。この場合、１００ｎｍより深い場所にＳｉをドーピングして高濃度領域１１５を形成しても、電極１５４が侵入する距離Ｌ１を抑制する効果が低くなる。上記知見から、金属層１４４の厚みが１００ｎｍのときに好ましいＳｉ濃度が１×１０20ｃｍ-3以上１×１０22ｃｍ-3以下である。このＳｉ濃度を、単位面積当たりの面密度に換算すると、１ｎｍの金属層１４４に対し、１×１０13ｃｍ-3以上１×１０15ｃｍ-3以下になる。この面密度を、電極１５４の単位厚み当たりのＳｉ濃度に換算すると、１×１０8ｃｍ-2以上１×１０10ｃｍ-2以下が好ましいことがわかる。したがって、金属層１４４がＮｉよりなる場合、１ｎｍ当たりに存在するＳｉ濃度は、１×１０8ｃｍ-2以上１×１０10ｃｍ-2以下になるように、ＳｉＣ半導体層１１０にＳｉをドーピングして、高濃度領域１１５を形成することが好ましい。
【００８５】
（実施の形態２）
図１２は、本発明の実施の形態２におけるＳｉＣ半導体装置を示す概略断面図である。図１２を参照して、本実施の形態におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）を説明する。図１２に示すように、本実施の形態におけるＭＯＳＦＥＴ１００ｂは、基板１１１と、ｎ型半導体層１１６と、ｐ型ボディ部１１７と、ｎ型不純物領域１１８と、高濃度領域１１５と、ソース電極１５１と、ゲート電極１５４と、ドレイン電極１５２と、ゲート酸化膜１３２と、配線１８１〜１８３と、絶縁膜１３３とを備えている。
【００８６】
基板１１１は、たとえばＳｉＣよりなる。ｎ型半導体層１１６は、基板１１１上に形成され、たとえばｎ型ＳｉＣからなる。ｐ型ボディ部１１７は、ｎ型半導体層１１６の表面においてｎ型半導体層１１６を挟むように形成され、たとえばｐ型ＳｉＣからなる。ｎ型不純物領域１１８は、ｐ型ボディ部１１７の内部にそれぞれ形成され、たとえばｎ型半導体層１１６のｎ型不純物濃度よりも高いｎ型不純物濃度を有しているｎ型ＳｉＣよりなる。高濃度領域１１５は、ｎ型不純物領域１１８上に、かつｐ型ボディ部１１７の表面に形成されている。高濃度領域１１５、ｎ型半導体層１１６、ｐ型ボディ部１１７およびｎ型不純物領域１１８は、ＳｉＣ半導体層１１０を構成している。なお、高濃度領域１１５は、実施の形態１と同様であるので、その説明は繰り返さない。
【００８７】
このＳｉＣ半導体層１１０のｎ型不純物領域１１８のそれぞれの表面上には、ソース電極１５１およびドレイン電極１５２が形成されている。ソース電極１５１およびドレイン電極１５２の間に位置するＳｉＣ半導体層１１０の主面１１０ａ上には、ゲート酸化膜１３２が形成されている。このゲート酸化膜１３２上には、ゲート電極１５４が形成されている。ソース電極１５１およびドレイン電極１５２は、実施の形態１のソース電極１５１、１５３およびドレイン電極１５２およびゲート電極１５４の材料と同様であるので、その説明は繰り返さない。また、ゲート電極は、たとえばＡｌ、Ｓｉよりなる。
【００８８】
ソース電極１５１、ゲート電極１５４およびドレイン電極１５２上には、それぞれ配線１８１、１８３、１８２が形成されている。配線１８１〜１８３は、実施の形態１の配線１８０と同様であるので、その説明は繰り返さない。
【００８９】
配線１８１〜１８３を電気的に分離するための層間絶縁膜としての絶縁膜１３３が、配線１８１〜１８３上に形成されている。絶縁膜１３３は、実施の形態１と同様であるので、その説明は繰り返さない。
【００９０】
続いて、本実施の形態におけるＭＯＳＦＥＴ１００ｂの製造方法について説明する。まず、ＳｉＣ半導体層１１０を準備する（ステップＳ１）。
【００９１】
図１３は、本実施の形態におけるＳｉＣ半導体層を形成する工程を説明するための概略断面図である。図１３に示すように、まず、基板１１１を準備する。その後、基板１１１上に、たとえばＣＶＤ法によりｎ型半導体層１１６を成長する。
【００９２】
図１４は、本実施の形態におけるＳｉＣ半導体層を形成する工程を説明するための別の概略断面図である。次に、図１４に示すように、ｎ型半導体層１１６の表面１１６ａの端部が露出するように、ｎ型半導体層１１６の表面１１６ａの略中央部にレジスト１２３を形成する。レジスト１２３に覆われていないｎ型半導体層１１６の表面１１６ａの端部に、ｐ型不純物をたとえばＡｌなどをイオン注入により導入する。その後、レジスト１２３を除去する。これにより、ｎ型半導体層１１６を挟むように、ｐ型ボディ部１１７が形成される。
【００９３】
図１５は、本実施の形態における不純物領域を形成する工程を説明するための概略断面図である。次に、図１５に示すように、ｐ型ボディ部１１７の端部が露出するように、ｎ型半導体層１１６およびｐ型ボディ部１１７の上に、レジスト１２４を形成する。レジスト１２４に覆われていないｐ型ボディ部１１７の端部に、ｎ型半導体層１１６よりもｎ型不純物濃度が高くなるように、ｎ型不純物をたとえばイオン注入により導入する。これにより、ｐ型ボディ部１１７の表面に、ｎ型不純物領域１１８が形成される（ステップＳ２）。
【００９４】
図１６は、本実施の形態における高濃度領域を形成する工程を説明するための概略断面図である。次に、図１６に示すように、ｎ型不純物領域１１８の表面にＳｉをたとえばイオン注入により導入する。これにより、ｎ型不純物領域１１８の表面に、他の領域よりもＳｉ濃度が高い高濃度領域１１５を形成できる。
【００９５】
その後、レジスト１２４を除去する。これにより、ＳｉＣ基板１１１上に形成されたｎ型半導体層１１６と、ｎ型半導体層１１６の表面にｎ型半導体層１１６を挟み込むように形成されたｐ型ボディ部１１７と、ｐ型ボディ部１１７の表面にｎ型半導体層１１６およびｐ型ボディ部１１７を挟み込むように形成された高濃度領域１１５と、高濃度領域１１５と接する位置に形成され、かつＳｉＣ半導体層１１０において高濃度領域１１５と接する位置以外の領域のＳｉ濃度よりも高いＳｉ濃度を有するｎ型不純物領域１１８とを備えたＳｉＣ半導体層１１０を準備することができる。
【００９６】
次に、半導体層１１０を実施の形態１と同様に活性化アニールする。
【００９７】
図１７は、本実施の形態におけるゲート酸化膜を形成する工程を説明するための概略断面図である。次に、図１７に示すように、ＳｉＣ半導体層１１０の表面上に、ゲート酸化膜１３２を形成する。この工程は、実施の形態１における絶縁膜１３０を形成する工程と同様であるので、その説明は繰り返さない。
【００９８】
図１８は、本実施の形態における金属層を形成する工程を説明するための概略断面図である。次に、図１８に示すように、高濃度領域１１５上に金属層１４１、１４２を形成する（ステップＳ４）。この金属層１４１、１４２は、実施の形態１と同様であるので、その説明は繰り返さない。
【００９９】
図１９は、本実施の形態におけるソース電極１５１およびドレイン電極１５２を形成する工程を説明するための概略断面図である。次に、図１９に示すように、金属層１４１、１４２を熱処理することによりソース電極１５１およびドレイン電極１５２を形成する（ステップＳ５）。この熱処理において、金属層１４１、１４２は、高濃度領域１１５のＳｉと合金化されて、ソース電極１５１およびドレイン電極１５２になる。高濃度領域１１５により、ソース電極１５１およびドレイン電極１５２の半導体層１１０内への侵入範囲は小さい。
【０１００】
次に、ゲート酸化膜１３２上に、ゲート電極１５４を形成する。このゲート電極１５４は、金属層１４１、１４２と電気的に接続されないように形成する。ゲート電極１５４の形成方法は特に限定されず、蒸着法など一般公知の方法を採用できる。ゲート電極１５４は、たとえばＡｌよりなる。
【０１０１】
次に、図１２に示すように、実施の形態１と同様に、ソース電極１５１、ドレイン電極１５２およびゲート電極１５４上に絶縁膜１３３を形成する。
【０１０２】
次に、実施の形態１と同様に、ソース電極１５１、ドレイン電極１５２およびゲート電極１５４上に、ソース配線、ドレイン配線およびゲート配線としての配線１８１、１８２、１８３をそれぞれ形成する（ステップＳ６）。
【０１０３】
以上の工程（ステップＳ１〜Ｓ６）を実施することにより、図１２に示すＭＯＳＦＥＴ１００ｂが得られる。
【０１０４】
以上説明したように、本実施の形態における半導体装置としてのＭＯＳＦＥＴ１００ｂは、ＳｉＣ半導体層１１０の主面１１０ａにＳｉをドーピングして、ＳｉＣ半導体層１１０においてＳｉがドーピングされていない領域よりもＳｉ濃度の高い高濃度領域１１５を形成するステップＳ２を備えている。これにより、ソース電極１５１およびドレイン電極１５２を形成するステップＳ５を実施すると、高濃度領域１１５が形成されているので、Ｓｉと金属層１４１、１４２との反応により形成されるソース電極１５１およびドレイン電極１５２のＳｉＣ半導体層１１０の内部への侵入範囲を低減できる。このため、ＳｉＣ半導体層１１０において析出するＣの量を低減できるので、ｎ型半導体層１１６とｐ型ボディ部１１７とのｐｎ接合の信頼性を向上できる。したがって、信頼性を向上したＭＯＳＦＥＴ１００ｂを製造することができる。
【０１０５】
［実施例］
本実施例では、電極を形成したときにＳｉＣ半導体層への侵入範囲を低減することの効果について、図２６に示すｐｎダイオードを製造して、その耐圧を測定することにより、調べた。
【０１０６】
（本発明例）
図２０は、本実施例におけるＳｉＣ半導体層を準備する工程を説明するための概略断面図である。図２０に示すように、まず、基板１１１として、４Ｈ−ＳｉＣ基板を準備した。このＳｉＣ基板１１１上に、ＣＶＤ法により、１０μｍの厚みを有するｎ型半導体層１１３を形成した。ｎ型半導体層１１３のｎ型不純物として、Ｎを用いた。その後、このｎ型半導体層１１３上に、ＣＶＤ法により、０．３５μｍの厚みを有するｐ型半導体層１１４を形成した（ステップＳ１）。ｐ型半導体層１１４のｐ型不純物として、Ａｌを用いた。
【０１０７】
図２１は、本実施例における不純物領域を形成する工程を説明するための概略断面図である。次に、図２１に示すように、このｐ型半導体層１１４の表面に、Ａｌをイオン注入することにより、ｐ型半導体層１１４よりもｐ型不純物濃度が高いｐ型不純物領域１１９を形成した（ステップＳ２）。このｐ型不純物領域１１９の厚みは最大０．２μｍであった。
【０１０８】
図２２は、本実施例における高濃度領域を形成する工程を説明するための概略断面図である。図２２に示すように、ｐ型不純物領域１１９の表面に、Ｓｉをイオン注入して、ＳｉＣ半導体層１１０の他の領域よりもＳｉの濃度が高い高濃度領域１１５を形成した（ステップＳ３）。この高濃度領域１１５に過剰にドーピングするＳｉ量は、後述する金属を形成する工程（ステップＳ５）で用いる金属層１４０を構成するＮｉの原子数の０．１倍の原子数とし、このＳｉをイオン注入した。また、高濃度領域１１５の深さは０．１μｍであった。
【０１０９】
次に、アルゴン雰囲気中で、ＳｉＣ半導体層１１０を１７００℃で熱処理することによる活性化アニールを施した。
【０１１０】
図２３は、本実施例における絶縁膜を形成する工程を説明するための概略断面図である。次に、図２３に示すように、ＳｉＣ半導体層１１０を１３００℃で熱酸化することにより、５０ｎｍの厚みを有する絶縁膜１３０を形成した。
【０１１１】
図２４は、本実施例における金属層を形成する工程を説明するための概略断面図である。次に、図２４に示すように、高濃度領域１１５上に、Ｎｉよりなる金属層１４０を蒸着法により形成した（ステップＳ５）。金属層１４０は、平面形状が５０μｍ四方の正方形で厚みが２０ｎｍであった。
【０１１２】
図２５は、本実施例における電極を形成する工程を説明するための概略断面図である。次に、図２５に示すように、Ａｒ雰囲気中で、金属層１４０を１０５０℃で熱処理をすることにより、電極１５０を形成した（ステップＳ５）。
【０１１３】
次に、基板１１１においてＳｉＣ半導体層１１０と接していない側に、Ｎｉよりなり、１００ｎｍの厚みを有する電極を形成した。
【０１１４】
図２６は、本実施例におけるｐｎダイオードを示す概略断面図である。図２６に示すように、電極１５０上に、２μｍの厚みを有するＡｌよりなる配線を蒸着法によりそれぞれ形成した（ステップＳ６）。
【０１１５】
以上の工程（ステップＳ１〜Ｓ６）を実施することによって、図２６に示すｐｎダイオード１００ｃを製造した。
【０１１６】
（比較例）
比較例におけるｐｎダイオードは、基本的には本発明例と同様の方法により製造されるが、高濃度領域１１５を形成するステップＳ３を実施しなかった点においてのみ異なる。
【０１１７】
（測定方法）
本発明例および比較例におけるｐｎダイオードと、熱処理を行なうステップＳ４実施前の本発明例のｐｎダイオードとについて、それぞれ裏面側（基板１１１と接する電極）を０電位とし、表面側（電極１５０）が負電位になるように印加電圧を加え、その間の電流と電圧を測定することにより耐圧を測定した。
【０１１８】
（測定結果）
熱処理を行なうステップＳ４実施前のｐｎダイオードの耐圧は２００Ｖ以上であり、本発明例のｐｎダイオードの耐圧は６５Ｖであり、比較例におけるｐｎダイオードの耐圧は２２Ｖであった。
【０１１９】
この結果から、ｎ型半導体層１１３とｐ型半導体層１１４とのｐｎ接合から電極１５０までの距離が、本発明例におけるｐｎダイオードよりも比較例におけるｐｎダイオードの方がｎ型半導体層とｐ型半導体層とのｐｎ接合から電極までの距離が短くなったことがわかる。このため、本発明例におけるｐｎダイオードにおいて電極１５０を形成した後に電極がＳｉＣ半導体層１１０へ侵入した距離は、比較例におけるｐｎダイオードにおいて電極を形成した後に電極がＳｉＣ半導体層へ侵入した距離よりも短かくできたことがわかる。
【０１２０】
以上より、本実施例によれば、高濃度領域１１５を形成することによって、ＳｉＣ半導体装置において、電極を形成すると、電極がＳｉＣ半導体層に侵入する距離を短くすることができることが確認できた。
【０１２１】
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態１におけるＳｉＣ半導体装置を示す概略断面図である。
【図２】本発明の実施の形態１におけるＪＦＥＴ１００ａの製造方法を示すフローチャートである。
【図３】本発明の実施の形態１におけるＳｉＣ半導体層を形成する工程を説明するための概略断面図である。
【図４】本発明の実施の形態１におけるｎ型不純物領域を形成する工程を説明するための概略断面図である。
【図５】本発明の実施の形態１におけるｐ型不純物領域を形成する工程を説明するための概略断面図である。
【図６】本発明の実施の形態１における高濃度領域を形成する工程を説明するための概略断面図である。
【図７】本発明の実施の形態１における絶縁膜を形成する工程を説明するための概略断面図である。
【図８】本発明の実施の形態１における金属層を形成する工程を説明するための概略断面図である。
【図９】図８における領域ＩＸの拡大断面図である。
【図１０】本発明の実施の形態１における電極を形成する工程を説明するための概略断面図である。
【図１１】図１０における領域ＸＩの拡大断面図である。
【図１２】本発明の実施の形態２におけるＳｉＣ半導体装置を示す概略断面図である。
【図１３】本発明の実施の形態２におけるＳｉＣ半導体層を形成する工程を説明するための概略断面図である。
【図１４】本発明の実施の形態２におけるＳｉＣ半導体層を形成する工程を説明するための別の概略断面図である。
【図１５】本発明の実施の形態２における不純物領域を形成する工程を説明するための概略断面図である。
【図１６】本発明の実施の形態２における高濃度領域を形成する工程を説明するための概略断面図である。
【図１７】本発明の実施の形態２におけるゲート酸化膜を形成する工程を説明するための概略断面図である。
【図１８】本発明の実施の形態２における金属層を形成する工程を説明するための概略断面図である。
【図１９】本発明の実施の形態２におけるソース電極およびドレイン電極を形成する工程を説明するための概略断面図である。
【図２０】実施例におけるＳｉＣ半導体層を準備する工程を説明するための概略断面図である。
【図２１】実施例における不純物領域を形成する工程を説明するための概略断面図である。
【図２２】実施例における高濃度領域を形成する工程を説明するための概略断面図である。
【図２３】実施例における絶縁膜を形成する工程を説明するための概略断面図である。
【図２４】実施例における金属層を形成する工程を説明するための概略断面図である。
【図２５】実施例における電極を形成する工程を説明するための概略断面図である。
【図２６】本実施例におけるｐｎダイオードを示す概略断面図である。
【図２７】従来のＳｉＣ半導体装置の製造方法において金属層を形成した状態を示す拡大断面図である。
【図２８】従来のＳｉＣ半導体装置の製造方法において電極を形成した状態を示す拡大断面図である。
【符号の説明】
【０１２３】
１００ａ  ＪＦＥＴ、１００ｂ  ＭＯＳＦＥＴ、１００ｃ  ｐｎダイオード、１１０  ＳｉＣ半導体層、１１０ａ  主面、１１０ｂ  メサ、１１１  基板、１１２，１１４  ｐ型半導体層、１１３，１１６  ｎ型半導体層、１１３ａ，１１９，１９３，１９４  ｐ型不純物領域、１１５  高濃度領域、１１７  ｐ型ボディ部、１１８，１９１，１９２  ｎ型不純物領域、１２０，１２１，１２２，１２３，１２４  レジスト、１２１ａ，１２２ａ，１２２ｂ  開口部、１３０，１３１，１３３  絶縁膜、１３２  ゲート酸化膜、１４０〜１４４  金属層、１５０  電極、１５１，１５３  ソース電極、１５２  ドレイン電極、１５４  ゲート電極、１５４ａ  下端、１７０  酸化物、１８０〜１８２  配線。
【図１】
0005309600.tif 000002
【図２】
0005309600.tif 000003
【図３】
0005309600.tif 000004
【図４】
0005309600.tif 000005
【図５】
0005309600.tif 000006
【図６】
0005309600.tif 000007
【図７】
0005309600.tif 000008
【図８】
0005309600.tif 000009
【図９】
0005309600.tif 000010
【図１０】
0005309600.tif 000011
【図１１】
0005309600.tif 000012
【図１２】
0005309600.tif 000013
【図１３】
0005309600.tif 000014
【図１４】
0005309600.tif 000015
【図１５】
0005309600.tif 000016
【図１６】
0005309600.tif 000017
【図１７】
0005309600.tif 000018
【図１８】
0005309600.tif 000019
【図１９】
0005309600.tif 000020
【図２０】
0005309600.tif 000021
【図２１】
0005309600.tif 000022
【図２２】
0005309600.tif 000023
【図２３】
0005309600.tif 000024
【図２４】
0005309600.tif 000025
【図２５】
0005309600.tif 000026
【図２６】
0005309600.tif 000027
【図２７】
0005309600.tif 000028
【図２８】
0005309600.tif 000029