(57)【特許請求の範囲】
【請求項１】
電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えた電気泳動表示装置であって、
前記一対の基板のうち一方の基板上に、
前記画素毎に形成された画素電極及び画素スイッチング素子と、
前記画素電極及び前記画素スイッチング素子間に電気的に接続されており、前記画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、
前記画素電極及び前記メモリ回路間に電気的に接続されており、容量素子、抵抗素子及びダイオードの少なくとも１つを含んでなる静電保護手段と
を備えることを特徴とする電気泳動表示装置。
【請求項２】
前記メモリ回路から出力される前記画像信号に基づく出力信号に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路を更に備え、
前記静電保護手段は、前記画素電極及び前記スイッチ回路間に電気的に接続されている
ことを特徴とする請求項１に記載の電気泳動表示装置。
【請求項３】
前記メモリ回路に対して前記画像信号を保持するための保持電位を供給するための保持電位供給線を更に備え、
前記静電保護手段は、前記画素電極に電気的に接続された一の容量電極と前記保持電位供給線に電気的に接続された他の容量電極との間に誘電体膜が挟持されてなる第１容量素子を含んでなる
ことを特徴とする請求項１又は２に記載の電気泳動表示装置。
【請求項４】
前記静電保護手段は、前記画素電極に電気的に接続された一の容量電極と前記第１及び第２の制御線のいずれかに電気的に接続された他の容量電極との間に誘電体膜が挟持されてなる第２容量素子を含んでなる
ことを特徴とする請求項２又は３に記載の電気泳動表示装置。
【請求項５】
前記静電保護手段は、前記メモリ回路が有するトランジスタを構成する半導体膜と同一膜により形成された第１抵抗素子を有することを特徴とする請求項１から４のいずれか一項に記載の電気泳動表示装置。
【請求項６】
前記静電保護手段は、前記抵抗素子と、前記容量素子及び前記ダイオードの少なくとも一方とを含んでおり、
前記抵抗素子は、前記容量素子及び前記ダイオードより前記画素電極に近い側において、前記画素電極に電気的に接続されている
ことを特徴とする請求項１から５のいずれか一項に記載の電気泳動表示装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気泳動表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置及び該電気泳動表示装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気泳動表示装置は、複数の画素によって次のように表示を行う表示部を有する。各画素では、画素スイッチング素子を介してメモリ回路に画像信号を書き込んだ後、書き込まれた画像信号に応じた電位により画素電極が駆動され、共通電極との間に電位差が生じる。これによって画素電極及び共通電極間の電気泳動素子を駆動することにより表示を行う（例えば、特許文献１参照）。
【０００３】
或いは、本願発明者らの研究によれば、電気泳動素子を駆動するために、各画素において画素スイッチング素子及びＳＲＡＭ（Static Random Access Memory）を含むメモリ回路に加えてスイッチ回路を有する画素回路を構築し、このような画素回路により表示部において表示を行う。この画素回路は、（i）メモリ回路における画像信号の書き込みと分離して（ii）画素電極への電位の供給を行うことが可能なように構成されている。このような画素回路によれば、特許文献１による上述の画素回路と比較して、低消費電力で各画素を駆動することが可能となると共に、互いに画素電極が異なる電位となる隣接画素間でリーク電流が発生するのをより有効に防止することができる。
【０００４】
【特許文献１】特開２００３−８４３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したメモリ回路における画像信号の書き込みと分離して、画素電極への電位の供給を行う表示を行う装置では、製造工程において発生した静電気に起因する電位差が、画素電極を介して、例えばスイッチ回路、メモリ回路等を構成するトランジスタ等の素子に印加され、結果として素子が静電破壊されてしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、製造工程における素子の静電破壊を効果的に防止することが可能な電気泳動表示装置及び該電気泳動表示装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気泳動表示装置は上記課題を解決するために、電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えた電気泳動表示装置であって、前記一対の基板のうち一方の基板上に、前記画素毎に形成された画素電極及び画素スイッチング素子と、前記画素電極及び前記画素スイッチング素子間に電気的に接続されており、前記画素スイッチング素子を介して供給される画像信号を保持することが可能なメモリ回路と、前記画素電極及び前記メモリ回路間に電気的に接続されており、容量素子、抵抗素子及びダイオードの少なくとも１つを含んでなる静電保護手段とを備える。
【０００８】
本発明の電気泳動表示装置によれば、その動作時には、一対の基板間に挟持された電気泳動素子に、画素毎に、一対の基板のうち例えば素子基板である一方の基板上に画素毎に形成された画素電極と、一対の基板のうち例えば対向基板である他方の基板上に例えばベタ状に設けられた例えば共通電極との間に画像信号に応じた電圧が印加されることにより、表示部に画像が表示される。
【０００９】
より具体的には、例えばマイクロカプセルである電気泳動素子の内部には、電気泳動粒子として、例えば負に帯電された複数の白色粒子と正に帯電された複数の黒色粒子とが含まれている。電気泳動素子では、画素電極及び共通電極間に印加される電圧に応じて、負に帯電された複数の白色粒子及び正に帯電された複数の黒色粒子のうち一方が画素電極側に移動（即ち、泳動）し、他方が共通電極側に移動する。これにより、移動された電気泳動粒子に応じた画像が一対の基板のうち他方の基板側（即ち、共通電極側）に表示される。
【００１０】
画素電極は、例えば互いに交差するように一方の基板上に設けられたデータ線及び走査線の交差に対応してマトリクス状に複数設けられている。画素電極が設けられる画素の各々には、画素毎に画素スイッチング素子としてのトランジスタ、及び画素スイッチング素子を介して供給される画像信号を保持するメモリ回路が設けられている。ここで、メモリ回路は、例えば複数のトランジスタを含んでなり、保持電位が供給されることにより画像信号を保持可能に構成されている。
【００１１】
本発明では特に、画素電極及びメモリ回路間に電気的に接続された静電保護手段を備えている。静電保護手段は、容量素子、抵抗素子及びダイオードの少なくとも１つを含んでなる。このような静電保護手段によって、当該電気泳動表示装置の製造工程において、画素電極に静電気が印加された場合にもメモリ回路を構成するトランジスタ等の素子が静電破壊されてしまうことを防止することができる。
【００１２】
例えば、容量素子は、メモリ回路及び画素電極間を電気的に接続する配線に電気的に接続された一の容量電極と、例えばメモリ回路に対して画像信号を保持するための保持電位を供給するための保持電位供給線や、接地電位を供給する接地電位線などの他の配線に電気的に接続された他の容量電極との間に誘電体膜が挟持されてなる。容量素子を設けることで、画素電極及びメモリ回路間に流れる電流が容量素子の充電に使用されることになるため、メモリ回路に流れ込む電流を小さくすることができる。
【００１３】
抵抗素子は、メモリ回路及び画素電極間の配線上に設けられる。或いは、配線や画素電極自体を抵抗の高い材料によって形成したり、画素電極を高抵抗のカバーで覆ったりすることでも同様の効果が得られる。抵抗素子を設けることで、画素電極及びメモリ回路間に流れる電流を小さくすることができる。
【００１４】
ダイオードは、メモリ回路及び画素電極間の配線と他の配線との間に設けられ、典型的には、メモリ回路及び画素電極間の配線から他の配線へと電流を流すものと、他の配線からメモリ回路及び画素電極間の配線へ電流を流すものとの２つが設けられる。ダイオードを設けることで、画素電極及びメモリ回路間に流れる電流を、少なくとも部分的に他の配線へと逃がすことが可能となり、メモリ回路に流れ込む電流を小さくすることができる。
【００１５】
静電保護手段は、上述した容量素子、抵抗素子及びダイオードの各々を複数含んでなるように構成されることで、より高い効果を発揮する。即ち、画素電極側からメモリ回路に流れ込む電流を、より小さくすることができる。また、容量素子の容量値を大きくしたり、抵抗素子の抵抗値を高くしたりすることでも、同様に効果を高めることができる。更には、容量素子、抵抗素子及びダイオードを組み合わせることによっても、高い効果を得ることができる。
【００１６】
以上説明したように、本発明によれば、画素電極及びメモリ回路間に電気的に接続されており、容量素子、抵抗素子及びダイオードの少なくとも１つを含んでなる静電保護手段を備えるので、装置の製造工程において、画素電極に静電気が印加された場合にもメモリ回路を構成する素子が静電破壊されてしまうことを効果的に防止することが可能である。
【００１７】
本発明の電気泳動表示装置の一態様では、前記メモリ回路から出力される前記画像信号に基づく出力信号に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路を更に備え、前記静電保護手段は、前記画素電極及び前記スイッチ回路間に電気的に接続されている。
【００１８】
この態様によれば、メモリ回路及び画素電極間にはスイッチ回路が設けられている。スイッチ回路は、メモリ回路から画像信号に基づいて出力される出力信号に応じて、互いに異なる電位を供給する第１及び第２の制御線のいずれかを画素電極に電気的に接続する。より具体的には、スイッチ回路は、例えば複数のスイッチング素子を含んでなり、画素電極に電気的に接続される制御線を、メモリ回路からの出力に応じて、第１の画素電位の供給する第１の制御線及び第１の電位とは異なる第２の画素電位を供給する第２の制御線間で切り替える。これにより、第１の制御線に電気的に接続された画素電極には、第１の制御線を介して第１の画素電位が供給され、第２の制御線に電気的に接続された画素電極には、第２の制御線を介して第２の画素電位が供給される。
【００１９】
本態様では、画素電極において発生した静電気によって、画素電極からスイッチ回路へと電流が流れる。即ち、静電気に起因する電流は、メモリ回路より先にスイッチ回路へと流れ込む。しかるに本態様では特に、静電保護手段は、画素電極及びスイッチ回路間に電気的に接続されているため、スイッチ回路に流れ込む電流を、小さくすることができる。よって、スイッチ回路における電位が急激に上昇してしまうことを防止できる。また、スイッチ回路からメモリ回路に流れ込む電流も小さくすることができるため、メモリ回路における電位が急激に上昇してしまうことも防止できる。従って、製造工程において、メモリ回路及びスイッチ回路を構成する素子が静電破壊されてしまうことを効果的に防止することが可能である。
【００２０】
本発明の電気泳動表示装置の他の態様では、前記メモリ回路に対して前記画像信号を保持するための保持電位を供給するための保持電位供給線を更に備え、前記静電保護手段は、前記画素電極に電気的に接続された一の容量電極と前記保持電位供給線に電気的に接続された他の容量電極との間に誘電体膜が挟持されてなる第１容量素子を含んでなる。
【００２１】
この態様によれば、画素電極に印加された静電気に起因してメモリ回路に流れ込む電流を、第１容量素子によって小さくすることができる。従って、製造工程において、メモリ回路を構成する素子が静電破壊されてしまうことを効果的に防止することが可能である。
【００２２】
ここで装置の駆動時には、装置がスイッチ回路を有しない場合、画素電極及びメモリ回路間の配線と保持電位供給線とには、互いに殆ど或いは全く同じ電位（即ち、保持電位）が供給され、第１容量素子を構成する一の容量電極及び他の容量電極間には電圧が殆ど或いは全く印加されない。よって、駆動時には、第１容量素子は殆ど或いは全く充電されない。従って、装置の駆動時に、容量素子が充電されることに起因する消費電力を低減することができる。
【００２３】
上述したスイッチ回路を備える態様では、前記静電保護手段は、前記画素電極に電気的に接続された一の容量電極と前記第１及び第２の制御線のいずれかに電気的に接続された他の容量電極との間に誘電体膜が挟持されてなる第２容量素子を含んでなるようにしてもよい。
【００２４】
この場合には、画素電極に印加された静電気に起因してスイッチ回路に流れ込む電流を、第２容量素子によって小さくすることができる。従って、製造工程において、スイッチ回路を構成する素子が静電破壊されてしまうことを効果的に防止することが可能である。
【００２５】
本発明の電気泳動表示装置の他の態様では、前記静電保護手段は、前記メモリ回路が有するトランジスタを構成する半導体膜と同一膜により形成された第１抵抗素子を有する。
【００２６】
この態様によれば、第１抵抗素子は、メモリ回路が有するトランジスタを構成する例えばＳｉ（シリコン）膜等の半導体膜と同一膜により形成される。ここで、「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜により形成される」とは、一枚の膜として連続して形成されることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分として形成されれば足りる趣旨である。
【００２７】
抵抗素子をメモリ回路が有するトランジスタを構成する半導体膜と同一膜により形成することで、メモリ回路が有するトランジスタを構成する半導体膜と第１抵抗素子とを、同一の成膜工程によって形成できる。従って、装置の製造工程をより簡単化することが可能である。また、装置の構造が複雑化してしまうことを防止することが可能である。
【００２８】
本発明の電気泳動表示装置の他の態様では、前記静電保護手段は、前記抵抗素子と、前記容量素子及び前記ダイオードの少なくとも一方とを含んでおり、前記抵抗素子は、前記容量素子及び前記ダイオードより前記画素電極に近い側において、前記画素電極に電気的に接続されている。
【００２９】
この態様によれば、抵抗素子は、容量素子及びダイオードより画素電極に近い側において、画素電極に電気的に接続される。
【００３０】
このような順で抵抗素子と、容量素子又はダイオードとを配置すれば、画素電極に静電気が発生した際には、先ず画素電極から抵抗に電流が流れ込む。そして、容量素子又はダイオードには、抵抗によって小さくされた電流が流れ込む。よって、より効率的に画素電極からメモリ回路側に流れ込む電流を小さくすることができる。
【００３１】
尚、容量素子とダイオードとでは、容量素子がダイオードより画素電極に近い側に設けられる方がよい。従って、抵抗素子、容量素子及びダイオードの３つを組み合わせる際には、画素電極に近い側から、抵抗素子、容量素子、ダイオードの順で配置されることが望ましい。
【００３２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気泳動表示装置（但し、その各種態様も含む）を備える。
【００３３】
本発明の電子機器によれば、上述した本発明の電気泳動表示装置を具備してなるので、製造が容易であると共に信頼性の高い、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。
【００３４】
本発明の作用及び他の利得は次に説明する発明を実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３５】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３６】
＜第１実施形態＞
第１実施形態に係る電気泳動表示装置について、図１から図４を参照して説明する。
【００３７】
先ず、本実施形態に係る電気泳動表示装置の全体構成について、図１を参照して説明する。
【００３８】
図１は、第１実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。
【００３９】
図１において、第１実施形態に係る電気泳動表示装置１は、表示部３と、コントローラ１０と、走査線駆動回路６０と、データ線駆動回路７０と、電源回路２１０と、共通電位供給回路２２０とを備えている。
【００４０】
表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。
【００４１】
コントローラ１０は、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０の動作を制御する。具体的には、コントローラ１０は、例えばクロック信号、スタートパルス等のタイミング信号を各回路に供給する。
【００４２】
走査線駆動回路６０は、コントローラ１０から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。
【００４３】
データ線駆動回路７０は、コントローラ１０から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。
【００４４】
電源回路２１０は、高電位電源線９１に高電位電源電位ＶＥＰを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給し、第１の制御線９４に第１の画素電位Ｓ１を供給し、第２の制御線９５に第２の画素電位Ｓ２を供給する。尚、ここでは図示を省略するが、高電位電源線９１、低電位電源線９２、第１の制御線９４及び第２の制御線９５の各々は、電気的なスイッチを介して電源回路２１０に電気的に接続されている。
【００４５】
共通電位供給回路２２０は、共通電位線９３に共通電位Ｖｃｏｍを供給する。尚、ここでは図示を省略するが、共通電位線９３は、電気的なスイッチを介して共通電位供給回路２２０に電気的に接続されている。
【００４６】
尚、コントローラ１０、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。
【００４７】
次に、本実施形態に係る電気泳動表示装置の表示部の具体的な構成について、図２及び図３を参照して説明する。
【００４８】
図２は、本実施形態に係る電気泳動表示装置の表示部の部分断面図である。
【００４９】
図２において、表示部３は、素子基板２８と対向基板２９との間に電気泳動素子２３が挟持される構成となっている。尚、本実施形態では、対向基板２９側に画像を表示することを前提として説明する。
【００５０】
素子基板２８は、本発明の「一方の基板」の一例であり、例えばガラスやプラスチック等からなる基板である。素子基板２８上には、ここでは図示を省略するが、後述する画素スイッチング用トランジスタ２４、メモリ回路２５、スイッチ回路１１０、走査線４０、データ線５０、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４、第２の制御線９５等が作り込まれた積層構造が形成されている（図４参照）。この積層構造の上層側に複数の画素電極２１がマトリクス状に設けられている。
【００５１】
対向基板２９は、本発明の「一対の基板」のうち「一方の基板」とは異なる他の基板の一例であり、例えばガラスやプラスチック等からなる透明な基板である。対向基板２９における素子基板２８との対向面上には、共通電極２２が複数の画素電極９ａと対向してベタ状に形成されている。共通電極２２は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。
【００５２】
電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル８０から構成されており、例えば樹脂等からなるバインダー３０及び接着層３１によって素子基板２８及び対向基板２９間で固定されている。尚、本実施形態に係る電気泳動表示装置１は、製造プロセスにおいて、電気泳動素子２３が予め対向基板２９側にバインダー３０によって固定されてなる電気泳動シートが、別途製造された、画素電極２１等が形成された素子基板２８側に接着層３１によって接着されている。
【００５３】
マイクロカプセル８０は、画素電極２１及び共通電極２２間に挟持され、１つの画素２０内に（言い換えれば、１つの画素電極２１に対して）１つ又は複数配置されている。
【００５４】
図３は、マイクロカプセルの構成を示す模式図である。尚、図３では、マイクロカプセルの断面を模式的に示している。
【００５５】
図３において、マイクロカプセル８０は、被膜８５の内部に分散媒８１と、複数の白色粒子８２と、複数の黒色粒子８３とが封入されてなる。マイクロカプセル８０は、例えば、５０ｕｍ程度の粒径を有する球状に形成されている。尚、白色粒子８２及び黒色粒子８３は、本発明に係る「電気泳動粒子」の一例である。
【００５６】
被膜８５は、マイクロカプセル８０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアガム等の透光性を有する高分子樹脂から形成されている。
【００５７】
分散媒８１は、白色粒子８２及び黒色粒子８３をマイクロカプセル８０内（言い換えれば、被膜８５内）に分散させる媒質である。分散媒８１としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒８１には、界面活性剤が配合されてもよい。
【００５８】
白色粒子８２は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。
【００５９】
黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。
【００６０】
このため、白色粒子８２及び黒色粒子８３は、画素電極２１と共通電極２２との間の電位差によって発生する電場によって、分散媒８１中を移動することができる。
【００６１】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００６２】
図２及び図３において、画素電極２１と共通電極２２との間に、相対的に共通電極２２の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子８３はクーロン力によってマイクロカプセル８０内で画素電極２１側に引き寄せられると共に、負に帯電された白色粒子８２はクーロン力によってマイクロカプセル８０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０内の表示面側（即ち、共通電極２２側）に白色粒子８２が集まることで、表示部３の表示面にこの白色粒子８２の色（即ち、白色）を表示することができる。逆に、画素電極２１と共通電極２２との間に、相対的に画素電極２１の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子８２がクーロン力によって画素電極２１側に引き寄せられると共に、正に帯電された黒色粒子８３はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０の表示面側に黒色粒子８３が集まることで、表示部３の表示面にこの黒色粒子８３の色（即ち、黒色）を表示することができる。
【００６３】
更に、画素電極２１及び共通電極２２間における白色粒子８２及び黒色粒子８３の分布状態によって、白色と黒色との中間階調である、ライトグレー、グレー、ダークグレー等の灰色を表示することができる。例えば、画素電極２１と共通電極２２との間に相対的に画素電極２１の電位が高くなるように電圧を印加することで、マイクロカプセル８０の表示面側に黒色粒子８３を集めると共に画素電極２１側に白色粒子８２を集めた後に、表示すべき中間階調に応じた所定期間だけ、画素電極２１と共通電極２２との間に相対的に共通電極２２の電位が高くなるように電圧を印加することで、マイクロカプセル８０の表示面側に白色粒子８２を所定量だけ移動させると共に画素電極２１側に黒色粒子８３を所定量だけ移動させる。この結果、表示部３の表示面に白色と黒色との中間階調である灰色を表示することができる。
【００６４】
尚、白色粒子８２、黒色粒子８３に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。
【００６５】
次に、本実施形態に係る電気泳動表示装置の画素部の具体的な回路構成について、図４及び図５を参照して説明する。
【００６６】
図４は、第１実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【００６７】
図４において、画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３と、キャパシタ３１０とを備えている。
【００６８】
画素スイッチング用トランジスタ２４は、本発明の「画素スイッチング素子」の一例であり、Ｎ型トランジスタで構成されている。画素スイッチング用トランジスタ２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがメモリ回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスタ２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、メモリ回路２５の入力端子Ｎ１に出力する。
【００６９】
メモリ回路２５は、インバータ回路２５ａ及び２５ｂを有しており、ＳＲＡＭとして構成されている。
【００７０】
インバータ回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路２５ａの入力端子とインバータ回路２５ｂの出力端子とが互いに電気的に接続され、インバータ回路２５ｂの入力端子とインバータ回路２５ａの出力端子とが互いに電気的に接続されている。インバータ回路２５ａの入力端子が、メモリ回路２５の入力端子Ｎ１として構成されており、インバータ回路２５ａの出力端子が、メモリ回路２５の出力端子Ｎ２として構成されている。
【００７１】
インバータ回路２５ａは、Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２を有している。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスタ２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ａ２のソースは、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のドレインは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。
【００７２】
インバータ回路２５ｂは、Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２を有している。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスタ２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ｂ２のソースは、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のドレインは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。
【００７３】
メモリ回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位ＶＥＰを出力する。即ち、メモリ回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰを出力する。言い換えれば、メモリ回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰとして記憶可能に構成されている。
【００７４】
高電位電源線９１及び低電位電源線９２は、電源回路２１０からそれぞれ高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓが供給可能に構成されている。高電位電源線９１及び低電位電源線９２は夫々、図示しないスイッチを介して電源回路２１０に電気的に接続されており、各スイッチがオン状態とされることで、高電位電源線９１及び低電位電源線９２と電源回路２１０とが電気的に接続され、各スイッチがオフ状態とされることで、高電位電源線９１及び低電位電源線９２は電気的に切断されたハイインピーダンス状態とされる。
【００７５】
スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。
【００７６】
第１のトランスミッションゲート１１１は、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎを備えている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのソースは、第１の制御線９４に電気的に接続されている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１１ｐのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスタ１１１ｎのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。
【００７７】
第２のトランスミッションゲート１１２は、Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎを備えている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのソースは、第２の制御線９５に電気的に接続されている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１２ｐのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスタ１１２ｎのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。
【００７８】
スイッチ回路１１０は、メモリ回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。
【００７９】
具体的には、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに高電位電源電位ＶＥＰが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎはオフ状態となる。一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに高電位電源電位ＶＥＰが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎはオフ状態となる。つまり、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。
【００８０】
第１の制御線９４及び第２の制御線９５は、電源回路２１０からそれぞれ第１の画素電位Ｓ１及び第２の画素電位Ｓ２が供給可能に構成されている。第１の制御線９４及び第２の制御線９５は夫々、図示しないスイッチを介して電源回路２１０に電気的に接続されており、スイッチがオン状態とされることで、第１の制御線９４及び第２の制御線９５と電源回路２１０とが電気的に接続され、スイッチがオフ状態とされることで、第１の制御線９４及び第２の制御線９５は電気的に切断されたハイインピーダンス状態とされる。
【００８１】
複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された制御線９４又は９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１には、第１の制御線９４及び第２の制御線９５と電源回路２１０間のスイッチのオンオフ状態に応じて、電源回路２１０から第１の画素電位Ｓ１又は第２の画素電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。
【００８２】
より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１の制御線９４に電気的に接続され、スイッチのオンオフ状態に応じて電源回路２１０から第１の画素電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２の制御線９５に電気的に接続され、スイッチのオンオフ状態に応じて電源回路２１０から第２の画素電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。
【００８３】
画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。
【００８４】
共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。共通電位線９３は、共通電位供給回路２２０から共通電位Ｖｃｏｍが供給可能に構成されている。共通電位線９３は、図示しないスイッチを介して共通電位供給回路２２０に電気的に接続されている。スイッチがオン状態とされることで、共通電位線９３と共通電位供給回路２２０とが電気的に接続され、スイッチがオフ状態とされることで、共通電位線９３は電気的に切断されたハイインピーダンス状態とされる。
【００８５】
電気泳動素子２３は、上述したように、電気泳動粒子８２及び８３をそれぞれ含んでなる複数のマイクロカプセル８０から構成されている。
【００８６】
キャパシタ３１０は、本発明の「静電保護手段」に含まれる「容量素子（第１容量素子）」の一例であり、画素電極２１及びスイッチ回路１１０間を電気的に接続する配線と、低電位電源電位Ｖｓｓを供給する、本発明の「保持電位供給線」の一例である低電位電源線９２との間に形成されている。キャパシタ３１０は、例えば画素電極２１及びスイッチ回路１１０間を電気的に接続する配線に対して、容量絶縁膜を介して対向配置される容量電極層を形成し、容量電極層を低電位電源線９２とコンタクトホール等によって電気的に接続することによって形成される。ここで、上述した画素電極２１及びスイッチ回路１１０間を電気的に接続する配線は、本発明の「一の容量電極」の一例であり、容量絶縁膜は、本発明の「誘電体膜」の一例であり、容量電極層は、本発明の「他の容量電極」の一例である。尚、容量電極層は、十分な容量を確保するためにも、比較的大きな面積を有していることが望ましい。
【００８７】
キャパシタ３１０は特に、本実施形態に係る電気泳動表示装置の製造工程において、スイッチ回路１１０が静電破壊されてしまうことを防止する。具体的には、例えば画素電極２１に静電気が発生することで、スイッチ回路１１０に極めて高い電圧が印加され、スイッチ回路１１０を構成するＮ型トランジスタ１１１ｎ及び１１２ｎ、並びにＰ型トランジスタ１１１ｐ及び１１２ｐが静電破壊されてしまうことを防止する。
【００８８】
仮に、画素電極２１に静電気による電荷量Ｑが発生したとする。この場合、キャパシタの容量をＣとすると、スイッチ回路１１０に印加される電圧Ｖは、Ｖ＝Ｑ／Ｃとなる。よって、キャパシタ３１０によって容量Ｃを付加することで、スイッチ回路１１０に印加される電圧Ｖは小さくなる。キャパシタの容量Ｃは、スイッチ回路１１０に印加される電圧Ｖが、各素子における破壊電圧を超えないような値であればよく、典型的には、ｐＦ（ピコファラッド）オーダ以上の値とされることが望ましい。
【００８９】
尚、本実施形態に係る電気泳動表示装置の駆動時においては、画素電極２１に印加される電圧及び低電位電源電位Ｖｓｓに応じて、キャパシタ３１０による充電及び放電が行われることになるが、これが表示部３（図１参照）において表示される画像に悪影響を及ぼすことは殆ど或いは全くない。
【００９０】
図５は、第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その１）である。
【００９１】
図５に示すように、キャパシタ３１０は、低電位電源線９２に代えて、高電位電源電位ＶＥＰを出力する高電位電源線９１に電気的に接続されるように構成されてもよい。即ち、高電位電源線９１を「保持電位供給線」とするように構成されてもよい。このように構成する場合でも、図４に示す場合と同様に、スイッチ回路１１０に印加される電圧を低減し、静電破壊を防止することが可能である。
【００９２】
図６は、第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その２）である。
【００９３】
図６に示すように、キャパシタ３１０は、低電位電源線９２に代えて、第１の制御線９４に電気的に接続されるように構成されてもよい。また、ここでは図示していないが第２の制御線９５に電気的に接続されるように構成されてもよい。このような、第１の制御線９４または第２の制御線９５に電気的に接続される場合のキャパシタ３１０は、本発明の「第２容量素子」に対応する。このように構成する場合でも、図４に示す場合と同様に、スイッチ回路１１０に印加される電圧を低減し、静電破壊を防止することが可能である。
【００９４】
画素電極２１及びスイッチ回路１１０間を電気的に接続する配線には、装置の駆動時において、スイッチ回路１１０を介して第１の画素電位Ｓ１及び第２の画素電位Ｓ２が印加される。即ち、第１の制御線９４及び第２の制御線９５と互いに同じ電圧が印加される。よって、上述したように、キャパシタ３１０を第１の制御線９４又は第２の制御線９５に電気的に接続すれば、キャパシタ３１０の両端には互いに同じ電圧が印加される可能性が高い。この場合、キャパシタ３１０に充電は行われない。従って、駆動時における消費電力を低減することができる。
【００９５】
図７は、第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その３）である。
【００９６】
図７に示すように、Ｙ方向で互いに隣り合う画素２０では、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５が共有される場合がある。この場合、互いに隣り合う画素２０のうち、一の画素におけるキャパシタ３１０を第１の制御線９４に電気的に接続し、他の画素におけるキャパシタ３１０を第２の制御線９５に電気的に接続するようにすれば、消費電力を低減するという効果を偏りなく（即ち、画素電極に第１の画素電位Ｓ１及び第２の画素電位Ｓ２のいずれが供給される場合であっても同程度に）得ることができる。即ち、キャパシタ３１０が第１の制御線９４に接続される画素の数と、キャパシタ３１０が第２の制御線９５に接続される画素の数とが同じ或いは概ね同じとなるようにすることで、より好適に消費電力を低減することができる。
【００９７】
以上説明したように、第１実施形態に係る電気泳動表示装置によれば、キャパシタ３１０が設けられているため、製造時におけるスイッチ回路１１０の静電破壊を効果的に防止することが可能である。尚、キャパシタ３１０における画素電極２１と電気的に接続される端部と反対側の端部は、上述した配線以外に接続されるようにしてもよい。即ち、キャパシタ３１０は、スイッチ回路１１０に印加される電圧を低減することができ、且つ装置の駆動時において、画像の表示に大きな悪影響を及ぼさない範囲であれば、回路中のいずれの配線に接続されてもよい。また、１つの画素電極２１に対して、複数のキャパシタ３１０を設けることで、容量を確保するようにしてもよい。
【００９８】
＜第２実施形態＞
次に、第２実施形態に係る電気泳動表示装置について、図８を参照して説明する。尚、第２実施形態は、上述の第１実施形態と比べて、各画素における回路構成が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の構成については適宜説明を省略する。
【００９９】
図８は、第２実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。尚、図８では、図２に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
【０１００】
図８において、第２実施形態に係る電気泳動表示装置における画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、画素電極２１と、共通電極２２と、電気泳動素子２３と、スイッチ回路１１０と、キャパシタ３１０とを備えている。
【０１０１】
スイッチ回路１１０は、Ｐ型トランジスタ１１０ｐ及びＮ型トランジスタ１１０ｎを備えている。即ち、第２実施形態に係る電気泳動表示装置におけるスイッチ回路１１０は、第１実施形態におけるスイッチ回路１１０と比べて、少ない数のトランジスタによって構成されている。
【０１０２】
Ｐ型トランジスタ１１０ｐのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。また、Ｐ型トランジスタ１１０ｐのソースは、第２の制御線９５に電気的に接続されており、Ｐ型トランジスタ１１０ｐのドレインは、画素電極２１に電気的に接続されている。Ｎ型トランジスタ１１０ｎのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。また、Ｎ型トランジスタ１１０ｎのソースは、第１の制御線９４に電気的に接続されており、Ｎ型トランジスタ１１０ｎのドレインは、画素電極２１に電気的に接続されている。
【０１０３】
スイッチ回路１１０は、メモリ回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。
【０１０４】
キャパシタ３１０は、画素電極２１及びスイッチ回路１１０間を電気的に接続する配線と、低電位電源電位Ｖｓｓを供給する低電位電源線９２との間に形成されている。キャパシタ３１０は、第１実施形態と同様に、電気泳動表示装置の製造工程においてスイッチ回路１１０が静電破壊されてしまうことを防止する。具体的には、例えば画素電極２１に静電気が発生することで、スイッチ回路１１０に極めて高い電圧が印加され、スイッチ回路１１０を構成するＰ型トランジスタ１１０ｐ及びＮ型トランジスタ１１０ｎが静電破壊されてしまうことを防止する。
【０１０５】
以上説明したように、第２実施形態に係る電気泳動表示装置によれば、キャパシタ３１０が設けられているため、製造時におけるスイッチ回路１１０の静電破壊を効果的に防止することが可能である。
【０１０６】
＜第３実施形態＞
次に、第３実施形態に係る電気泳動表示装置について、図９を参照して説明する。尚、第３実施形態は、上述の第１及び第２実施形態と比べて、各画素における回路構成が異なり、その他の構成については概ね同様である。このため第３実施形態では、第１及び第２実施形態と異なる部分について詳細に説明し、その他の構成については適宜説明を省略する。
【０１０７】
図９は、第３実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。尚、図９では、図２に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
【０１０８】
図９において、第３実施形態に係る電気泳動表示装置における画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、画素電極２１と、共通電極２２と、電気泳動素子２３と、キャパシタ３１０とを備えている。即ち、第３実施形態に係る電気泳動表示装置には、第１及び第２実施形態に係る電気泳動表示装置のようにスイッチ回路１１０が備えられておらず、メモリ回路２５からの出力が直接画素電極２１に供給される。
【０１０９】
キャパシタ３１０は、画素電極２１及びメモリ回路２５間を電気的に接続する配線と、低電位電源電位Ｖｓｓを供給する低電位電源線９２との間に形成されている。尚、ここでの低電位電源線９２は、本発明の「保持電位供給線」の一例である。
【０１１０】
キャパシタ３１０は特に、本実施形態に係る電気泳動表示装置の製造工程において、メモリ回路２５が静電破壊されてしまうことを防止する。具体的には、例えば画素電極２１に静電気が発生することで、メモリ回路２５に極めて高い電圧が印加され、メモリ回路２５を構成するトランジスタ２５ａ１、２５ａ２、２５ｂ１及び２５ｂ２が静電破壊されてしまうことを防止する。
【０１１１】
以上説明したように、第２実施形態に係る電気泳動表示装置によれば、キャパシタ３１０が設けられているため、製造時におけるメモリ回路２５の静電破壊を効果的に防止することが可能である。
【０１１２】
＜第４実施形態＞
次に、第４実施形態に係る電気泳動表示装置について、図１０から図１２を参照して説明する。尚、第４実施形態は、上述の第１実施形態と比べて、静電保護用に設けられる素子が異なり、その他の構成については概ね同様である。このため第４実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の構成については適宜説明を省略する。また、以降の実施形態では、第１実施形態に係る電気泳動表示装置と同様に４つのトランジスタによって構成されるスイッチ回路１１０を有する電気泳動表示装置について説明するが、第２及び第３実施形態に示した電気泳動表示装置においても同様の構成をとることが可能である。
【０１１３】
図１０は、第４実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。尚、図１０では、図２に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付しており、以降の図についても同様とする。
【０１１４】
図１０において、第４実施形態に係る電気泳動表示装置における画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、画素電極２１と、共通電極２２と、電気泳動素子２３と、抵抗素子３２０とを備えている。即ち、第４実施形態に係る電気泳動表示装置には、第１実施形態に係る電気泳動表示装置のキャパシタ３１０に代えて、抵抗素子３２０が備えられている。
【０１１５】
抵抗素子３２０は、画素電極２１及びスイッチ回路１１０間を電気的に接続する配線上に設けられている。抵抗素子３２０は特に、第１実施形態に係る電気泳動表示装置におけるキャパシタ３１０と同様に、装置の製造工程において、スイッチ回路１１０が静電破壊されてしまうことを防止する。
【０１１６】
具体的には、抵抗素子３２０は、静電気に起因して画素電極２１からスイッチ回路１１０に流れる電流を小さくすることで、スイッチ回路１１０を構成するＮ型トランジスタ１１１ｎ及び１１２ｎ、並びにＰ型トランジスタ１１１ｐ及び１１２ｐが静電破壊されてしまうことを防止する。よって、抵抗素子３２０の抵抗値は、スイッチ回路１１０に破壊電圧（即ち、静電破壊が起こり得る電圧）を超える電圧が印加されないように電流を小さくできる値であることが望ましい。また、抵抗素子３２０をＳｉ薄膜によって構成する場合には、抵抗素子３２０は高い電圧が印加されると熱エネルギーでヒューズのように溶断される。これを利用して、電位上昇を抑制することも可能である。
【０１１７】
図１１は、画素電極と抵抗素子とスイッチ回路を構成するトランジスタとの接続構成を概念的に示す斜視図である。
【０１１８】
図１１において、上述した抵抗素子３２０は、例えばメモリ回路２５からの出力電位を供給する５０１と、ゲート１１１ｇ及び半導体層１１１ｓを含んで構成されるトランジスタ１１１ｎと、画素電極２１とを電気的に接続する接続配線５０２間に設けられる。抵抗素子３２０は、コンタクト５５０ａ及び５５０ｂによって、接続配線５０２と電気的に接続されている。尚、抵抗素子３２０は、図に示すように別体として形成されるのではなく、接続配線５０２や画素電極２１自体を抵抗値の高い材料によって形成したり、画素電極２１を高抵抗のカバーで覆ったりすることで付加されてもよい。
【０１１９】
また図に示すように、抵抗素子３２０を、トランジスタ１１１ｎを構成する半導体層１１１ｓと同一の薄膜（即ち、同一の成膜工程によって形成される膜）によって構成すれば、製造工程及び装置構成が複雑化してしまうことを防止することができる。
【０１２０】
図１２は、第４実施形態に係る電気泳動表示装置の変形例を示す等価回路図である。
【０１２１】
図１２に示すように、第４実施形態に係る電気泳動表示装置は、抵抗素子３２０に加えて、キャパシタ３１０を備えるように構成されてもよい。このように構成すれば、抵抗素子３２０及びキャパシタ３１０の両方によって、スイッチ回路１１０に印加される電圧が小さくされるので、より効果的にスイッチ回路１１０の静電破壊を防止することができる。
【０１２２】
尚、キャパシタ３１０及び抵抗素子３２０を組み合わせて用いる場合には、図に示すように、抵抗素子３２０をキャパシタ３１０より画素電極２１に近い側に配置することで、より好適に静電破壊を防止することができる。
【０１２３】
以上説明したように、第２実施形態に係る電気泳動表示装置によれば、抵抗素子３２０が設けられているため、製造時におけるスイッチ回路１１０の静電破壊を効果的に防止することが可能である。
【０１２４】
＜第５実施形態＞
次に、第５実施形態に係る電気泳動表示装置について、図１３から図１５を参照して説明する。尚、第５実施形態は、上述の第１及び第４実施形態と比べて、静電保護用に設けられる素子が異なり、その他の構成については概ね同様である。このため第５実施形態では、第１及び第４実施形態と異なる部分について詳細に説明し、その他の構成については適宜説明を省略する。
【０１２５】
図１３は、第５実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。尚、図１３では、図２に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付しており、以降の図についても同様とする。
【０１２６】
図１３において、第５実施形態に係る電気泳動表示装置における画素２０は、画素スイッチング用トランジスタ２４と、メモリ回路２５と、画素電極２１と、共通電極２２と、電気泳動素子２３と、ダイオード３３０ａ及び３３０ｂとを備えている。即ち、第５実施形態に係る電気泳動表示装置には、第１実施形態に係る電気泳動表示装置のキャパシタ３１０、第４実施形態に係る電気泳動表示装置の抵抗素子３２０に代えて、２つのダイオード３３０ａ及び３３０ｂが備えられている。
【０１２７】
ダイオード３３０ａは、画素電極２１及びスイッチ回路１１０間を電気的に接続する配線と、低電位電源電位Ｖｓｓを供給する低電位電源線９２との間に形成されており、画素電極２１側にのみ電流を流す整流作用を有している。ダイオード３３０ｂは、画素電極２１及びスイッチ回路１１０間を電気的に接続する配線と、高電位電源電位ＶＥＰを供給する高電位電源線９１との間に形成されており、画素電極２１側からのみ電流を流す整流作用を有している。
【０１２８】
尚、ダイオード３３０ａ及び３３０ｂは、第１実施形態におけるキャパシタ３１０と同様に、スイッチ回路１１０に印加される電圧を低減することができ、且つ装置の駆動時において、画像の表示に大きな悪影響を及ぼさない範囲であれば、回路中のいずれの配線に接続されてもよい。但し、２つのダイオード３３０ａ及び３３０ｂは、互いに逆方向の整流作用を有していることが望ましい。
【０１２９】
ダイオード３３０ａ及び３３０ｂは、第１実施形態におけるキャパシタ３１０や第４実施形態における抵抗素子３２０と同様に、装置の製造工程において、スイッチ回路１１０が静電破壊されてしまうことを防止する。具体的には、ダイオード３３０ａ及び３３０ｂは、静電気に起因して画素電極２１からスイッチ回路１１０に流れる電流を他の配線に逃がすことによって、スイッチ回路１１０を構成するＮ型トランジスタ１１１ｎ及び１１２ｎ、並びにＰ型トランジスタ１１１ｐ及び１１２ｐが静電破壊されてしまうことを防止する。
【０１３０】
図１４は、第５実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その１）である。
【０１３１】
図１４に示すように、第５実施形態に係る電気泳動表示装置には、ダイオード３３０ａ及び３３０ｂに加えて、キャパシタ３１０が設けられていてもよい。このように構成すれば、静電気に起因する電流をキャパシタ３１０の充電に使用しつつ、ダイオード３３０ａ及び３３０ｂによって他の配線に逃がすことができるため、より効果的にスイッチ回路１１０の静電破壊を防止することができる。
【０１３２】
図１５は、第５実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その２）である。
【０１３３】
図１５に示すように、第５実施形態に係る電気泳動表示装置には、ダイオード３３０ａ及び３３０ｂ、キャパシタ３１０に加えて、抵抗素子３２０が設けられていてもよい。このように構成すれば、静電気に起因する電流を、ダイオード３３０、キャパシタ３１０及び抵抗素子３２０の３種類の素子によって小さくすることが可能である。従って、より効果的にスイッチ回路１１０の静電破壊を防止することができる。尚、ダイオード３３０、キャパシタ３１０及び抵抗素子３２０の３種類の素子を組み合わせて用いる場合には、画素電極２１に近い側から、抵抗素子３２０、キャパシタ３１０、ダイオード３３０の順で配置することで、より好適に静電破壊を防止することができる。
【０１３４】
以上説明したように、第５実施形態に係る電気泳動表示装置によれば、ダイオード３３０が設けられているため、製造時におけるスイッチ回路１１０の静電破壊を効果的に防止することが可能である。
【０１３５】
＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図１６及び図１７を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１３６】
図１６は、電子ペーパー１４００の構成を示す斜視図である。
【０１３７】
図１６に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【０１３８】
図１７は、電子ノート１５００の構成を示す斜視図である。
【０１３９】
図１７に示すように、電子ノート１５００は、図１６で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１４０】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、製造が容易であると共に信頼性が高い。
【０１４１】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。
【０１４２】
また、本実施形態係る電気泳動表示装置は、有機ＥＬ（Electro-Luminescence）ディスプレイ等に応用することも可能である。
【０１４３】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置、及び該電気泳動表示装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１４４】
【図１】第１実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。
【図２】第１実施形態に係る電気泳動表示装置の表示部の部分断面図である。
【図３】マイクロカプセルの構成を示す模式図である。
【図４】第１実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【図５】第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その１）である。
【図６】第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その２）である。
【図７】第１実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その３）である。
【図８】第２実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【図９】第３実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【図１０】第４実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【図１１】画素電極と抵抗素子とスイッチ回路を構成するトランジスタとの接続構成を概念的に示す斜視図である。
【図１２】第４実施形態に係る電気泳動表示装置の変形例を示す等価回路図である。
【図１３】第５実施形態に係る電気泳動表示装置における画素の電気的な構成を示す等価回路図である。
【図１４】第５実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その１）である。
【図１５】第５実施形態に係る電気泳動表示装置の変形例を示す等価回路図（その２）である。
【図１６】電子ペーパーの構成を示す斜視図である。
【図１７】電子ノートの構成を示す斜視図である。
【符号の説明】
【０１４５】
１０…コントローラ、２０…画素、２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…画素スイッチング用トランジスタ、２５…メモリ回路、２８…素子基板、２９…対向基板、４０…走査線、５０…データ線、６０…走査線駆動回路、８０…マイクロカプセル、８２…白色粒子、８３…黒色粒子、９１…高電位電源線、９２…低電位電源線、９３…共通電位線、９４…第１の制御線、９５…第２の制御線、１１０…スイッチ回路、２１０…電源回路、２２０…共通電位供給回路、３１０…キャパシタ、３２０…抵抗素子、３３０…ダイオード
【図１】
0005309695.tif 000002
【図２】
0005309695.tif 000003
【図３】
0005309695.tif 000004
【図４】
0005309695.tif 000005
【図５】
0005309695.tif 000006
【図６】
0005309695.tif 000007
【図７】
0005309695.tif 000008
【図８】
0005309695.tif 000009
【図９】
0005309695.tif 000010
【図１０】
0005309695.tif 000011
【図１１】
0005309695.tif 000012
【図１２】
0005309695.tif 000013
【図１３】
0005309695.tif 000014
【図１４】
0005309695.tif 000015
【図１５】
0005309695.tif 000016
【図１６】
0005309695.tif 000017
【図１７】
0005309695.tif 000018