(57)【特許請求の範囲】
【請求項１】
電源線から電圧が供給される発光手段と、
制御端子、第１端子および第２端子を具備し、前記制御端子と、前記第１端子または前記第２端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、
第１電極と第２電極と有し、前記第１電極が前記ドライバ手段の前記制御端子に直接的に接続されるとともに前記第１端子または前記第２端子のいずれかに第１スイッチング素子を介して接続される第１容量素子と、
第３電極と第４電極を有し、前記第３電極が前記第２電極に接続されるとともに前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に第２スイッチング素子を介して接続され、且つ前記第４電極が接地線に接続される第２容量素子と、
を備えた画像表示装置の駆動方法において、
前記第１スイッチング素子及び前記第２スイッチング素子をオンするとともに前記信号線の電位を低電位として、前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第１容量素子に保持させるステップと、
前記第１スイッチング素子をオフし、前記第２スイッチング素子をオンするとともに前記信号線の電位を高電位として前記発光手段に蓄積された電荷を放電させるステップとを含み、該電荷の放電が前記電源線の電位を変化させることによって行われ、
さらに、
前記第１スイッチング素子をオフするとともに前記第２スイッチング素子をオンし、前記画像信号に対応する電圧を前記信号線を介して前記第２容量素子に書き込むことにより、前記第２容量素子に前記画像信号電圧を保持させるステップと、
前記第１スイッチング素子及び前記第２スイッチング素子をオフし、前記第１容量素子と前記第２容量素子とを電気的に直列に接続することにより、前記第１容量素子に保持された閾値電圧と前記第２容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第１端子または前記第２端子のいずれかの端子との間に印加するステップと、
を含むことを特徴とする画像表示装置の駆動方法。
【請求項２】
電源線から電圧が供給される発光手段と、
制御端子、第１端子および第２端子を有し、該制御端子と該第１端子または該第２端子のいずれかの端との電位差に応じて該第１端子と該第２端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
第１電極と第２電極と有し、前記第１電極が前記ドライバ手段の制御端子に直接的に接続されるとともに前記第１端子または前記第２端子のいずれかに第１スイッチング素子を介して接続され、前記ドライバ手段の閾値電圧を保持する第１容量素子と、
第３電極と第４電極を有し、前記第３電極が前記第２電極に接続されるとともに前記発光手段の発光輝度に対応する画像信号電圧が信号線及び第２スイッチング素子を介して供給され、前記第４電極が接地線に接続される第２容量素子と、を備え、
前記第１容量素子への前記閾値電圧の保持が、前記第１スイッチング素子及び前記第２スイッチング素子をオンするとともに前記信号線の電位を低電位とすることにより行われ、
前記発光手段に蓄積された電荷の放電が、前記電源線の電位を変化させ、前記第１スイッチング素子をオフし、 前記第２スイッチング素子をオンするとともに前記信号線の電位を高電位とすることにより行われ、
前記第２容量素子への前記画像信号電圧の保持が、前記第１スイッチング素子をオフするとともに前記第２スイッチング素子をオンすることにより行われ、
前記第１スイッチング素子及び前記第２スイッチング素子をオフし、前記第１容量素子と前記第２容量素子とが電気的に直列に接続されることにより、前記第１容量素子に保持された閾値電圧と前記第２容量素子に保持された前記画像信号電圧との電圧が加算され、
前記第２容量素子の第３電極が、前記発光手段の発光期間中に前記第１容量素子の前記第２電極に接続されることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ装置等の画像表示装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する有機ＥＬ素子を用いた画像表示装置が提案されている。
【０００３】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：以下「ＯＬＥＤ」と表記）などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。
【０００４】
例えば、下記非特許文献１には、各画素に設けられた駆動トランジスタにおける閾値電圧のばらつきに起因して発生する輝度むらの改善を目的として、電流駆動型発光素子であるＯＬＥＤと、ＯＬＥＤに流れる電流を制御する、例えばＴＦＴなどの駆動トランジスタとが直列に配置された画素を複数具備し、予め検出した駆動トランジスタの閾値電圧に基づいて各画素の発光素子に流れる電流を制御するようにした画像表示装置が開示されている。
【０００５】
一方、上述のような、閾値電圧を予め検出する方式の画像表示装置では、ＯＬＥＤを発光させるための事前工程として、閾値電圧を検出する閾値電圧検出工程と画像信号を書き込む工程とを設ける必要があるので、ときに、これらの工程を完了させるまでの時間が長くなって十分な発光時間を確保することができず、リフレッシュレートを低下せざるを得ない場合があるといった問題点も指摘されていた（例えば、下記特許文献１など）。なお、この特許文献１には、リフレッシュレートの低下を抑制することを目的として、画像信号を書き込む工程までの時間を短縮するようにした画像表示装置の種々の構成例が開示されている。
【０００６】
【特許文献１】特開２００４−３４１３５９８号公報
【非特許文献１】Ｓ．Ｏｎｏ，ｅｔ  ａｌ．（２００３）．Ｐｉｘｅｌ  Ｃｉｒｃｕｉｔ  ｆｏｒ  ａ−Ｓｉ  ＡＭ−ＯＬＥＤ．Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＤＷ  ’０３，ｐｐ．２５５−２５８．
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、駆動ＴＦＴを流れる電流は、ソース電極電位に対するゲート電極電位の差（以下「Ｖｇｓ」と表記）と駆動ＴＦＴ固有の閾値電圧（以下「Ｖｔｈ」と表記）との差の２乗に比例することが知られている。したがって、鮮明な画像を得るためには、このＶｇｓを可能な限り増大させる必要がある。
【０００８】
一方、発光輝度が最高レベルのときと最低レベルのときの駆動ＴＦＴに印加されるＶｇｓの差分値である「Ｖｇｓ振り幅」（＝ΔＶｇｓ）と呼ばれる指標や、この「Ｖｇｓ振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標（ΔＶｄａｔａ）と、の比で表される「書き込み効率」（＝ΔＶｇｓ／ΔＶｄａｔａ）と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればＶｇｓ振り幅も大きくすることができる関係にあるので、駆動ＩＣを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。したがって、上述のような画素回路における設計の容易性を確保するためには、書き込み効率を高める必要がある。
【０００９】
例えば、特許文献１や非特許文献１には画像表示装置の画素回路が示されているが、かかる画素回路よりも書き込み効率の高い画像表示装置が求められていた。
【００１０】
本発明は、上記に鑑みてなされたものであって、書き込み効率を効果的に改善する画像表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置の駆動方法は、発光手段と、制御端子、第１端子および第２端子を具備し、前記制御端子と、前記第１端子または前記第２端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記制御端子に直接的または間接的に接続される第１容量素子と、一端と他端を有し、前記一端が前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記他端が前記第１容量素子に直接的または間接的に接続されるとともに、接地線に接続される第２容量素子と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第１容量素子に保持させるステップと、前記画像信号に対応する電圧を前記信号線を介して前記第２容量素子に書き込むことにより、前記第２容量素子に前記画像信号電圧を保持させるステップと、前記第１容量素子と前記第２容量素子とを電気的に直列に接続することにより、前記第１容量素子に保持された閾値電圧と前記第２容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第１端子または前記第２端子のいずれかの端子との間に印加するステップと、を含むことを特徴とする。
【００１２】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする。
【００１３】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷の放電は、前記第１容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第２容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする。
【００１４】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記第２容量素子に前記画像信号電圧を書き込んでいる間、前記第１容量素子はフローティング状態にあることを特徴とする。
【００１５】
また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記ドライバ手段の閾値電圧を検出している間、前記第１容量素子と前記第２容量素子とは電気的に並列に接続されていることを特徴とする。
【００１６】
また、つぎの発明にかかる画像表示装置は、発光手段と、制御端子、第１端子および第２端子を有し、該制御端子と該第１端子または該第２端子のいずれかの端との電位差に応じて該第１端子と該第２端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第１容量素子と、一端と他端を有し、前記一端に前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給され、前記他端が前記第１容量素子に直接的または間接的に接続されるとともに、接地線に接続される第２容量素子と、を備え、前記第２容量素子は、前記発光手段の発光期間中に前記第１容量素子の前記第２電極に直接的または間接的に接続されることを特徴とする。
【００１７】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第２容量素子に画像信号電圧を供給している間、前記第１容量素子はフローティング状態にあることを特徴とする。
【００１８】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光手段の発光期間中に、前記第１容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする。
【００１９】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第２容量素子は、前記ドライバ手段の前記第１端子または前記第２端子のいずれかの端子に電気的に接続されることを特徴とする。
【００２０】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画像データが前記信号線を介して前記第２容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、前記第２容量素子が、前記電位線に電気的に接続されることを特徴とする。
【００２１】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第２容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする。
【００２２】
また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第２容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、前記ドライバ手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ドライバ手段の閾値電圧を保持する第１容量素子とは異なる第２容量素子を具備し、この第２容量素子に画像信号電圧を書き込む際に、寄生容量を含む他の容量成分が第２容量素子に直列に接続されないようにしているので、書き込み効率を効果的に改善することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２４】
本発明の画像表示装置を説明する前に、まず、上記特許文献１および非特許文献１に示された画像表示装置の書き込み効率について考察する。
【００２５】
非特許文献１では、ＯＬＥＤの静電容量Ｃｏｌｅｄと、画像信号が書き込まれる補助容量Ｃｓとが、書き込み期間中に画像信号線と電源線（またはその同電位線）との間に電気的に接続されることとなり、これらの容量が、上記書き込み効率に大きな影響を及ぼすことになる。いま、駆動ＴＦＴやその他のスイッチングトランジスタの寄生容量や、ＯＬＥＤによる電圧降下を無視すると、非特許文献１に示された画像表示装置（画素回路）の書き込み効率η１は、次式で表される。
η１＝Ｃｏｌｅｄ／（Ｃｏｌｅｄ＋Ｃｓ）            ・・・（１）
【００２６】
同様に、特許文献１に示された画像表示装置（画素回路）の書き込み効率η２を算出すると、次式となる。
η２＝Ｃｓ／（Ｃｓ＋Ｃｓ２）                      ・・・（２）
ここで、式（２）におけるＣｓ２は、特許文献１に示されているように、駆動ＴＦＴコンデンサのゲート電極−ソース電極間に接続（常時）される容量である。なお、式（２）では、式（１）に存在するＣｏｌｅｄが含まれていないが、その理由は、特許文献１の画素回路では、画像信号の書き込み期間中に、画像信号線とＯＬＥＤとが電気的に接続されないからである。
【００２７】
式（１）から明らかになることは、非特許文献１の画素回路では、補助容量Ｃｓの値を小さくすることができれば、書き込み効率を１の近傍値に近づけることが可能となる。しかしながら、補助容量Ｃｓとして、極端に小さな値のものを用いることは困難である。なぜなら、補助容量Ｃｓの値を小さくすると、製造プロセスのバラツキが大きくなるとともに、駆動トランジスタや他のスイッチングトランジスタの寄生容量の影響を受けやすくなり、画素回路の各画素において、画素間の輝度むらが大きくなってしまうからである。したがって、非特許文献１の画素回路では、回路パラメータの選択（例えば容量値の選択）によって、自身の書き込み効率を高める（例えば１の近傍値）ことは困難である。
【００２８】
また、このことは、特許文献１の画素回路についても同様であり、式（２）に示されるＣｓおよびＣｓ２のいずれかの値を極端に小さくすることは困難である。したがって、特許文献１の画素回路においても、回路パラメータの選択等によって、書き込み効率を高めることは困難である。
【００２９】
そこで、本願発明者は、上記特許文献１や非特許文献１よりも書き込み効率を高くすることができる画像表示装置およびその駆動方法を発案したものである。以下に、本発明の画像表示装置およびその駆動方法にかかる実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機ＥＬ素子ＯＬＥＤ、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ手段である駆動トランジスタＴｄ、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタＴｔｈ、第１の容量素子として閾値電圧を保持する容量Ｃｓと、第２の容量素子として画像信号電圧を保持する容量Ｃｓ２と、画像信号電圧の印加を制御するスイッチングトランジスタＴｓと、を備えるように構成されている。なお、図１に示す構成は、有機ＥＬ素子などを制御する画素回路の１画素の回路構成を示すものであり、画像表示装置としては、これらの画素回路をマトリックス状に複数配列した構成を有している。
【００３１】
図１において、駆動トランジスタＴｄは、制御電極であるゲート電極と第１電極であるソース電極との間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御する機能を有している。また、閾値電圧検出用トランジスタＴｔｈは、自身がオン状態となったときに、駆動トランジスタＴｄのゲート電極と第２電極であるドレイン電極とを電気的に接続する機能を有するとともに、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能を有している。なお、上述の第１電極と第２電極の機能は相互に交換可能である。すなわち、駆動トランジスタＴｄは、制御電極であるゲート電極と第２電極であるドレイン電極との間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御することもできる。
【００３２】
有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの閾値電圧以上の電位差が生じることによりアノード電極とソース電極との間に電流が流れ、発光する特性を有する素子である。具体的には、有機ＥＬ素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されたアノード電極層およびカソード電極層と、これらのアノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。
【００３３】
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈおよびスイッチングトランジスタＴｓは、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタのチャネルについて、特にそのタイプ（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかである。本実施形態においては、ｎ型のトランジスタである。
【００３４】
電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴｓに所定電圧を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈをオン／オフ制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴｓをオン／オフ制御するための信号を供給する。画像信号線１４は、画像信号電圧を容量Ｃｓ２に供給する。
【００３５】
なお、図１では、有機ＥＬ素子ＯＬＥＤに所定の電圧を供給するための構成として、高電位の電源線１０と低電位の接地線との間に有機ＥＬ素子ＯＬＥＤを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【００３６】
つぎに、実施の形態１の動作について、図２〜図７を参照して説明する。ここで、図２は、図１に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図３〜図７は、５つの期間に区分された準備期間（図３）、閾値電圧検出期間（図４）、ＯＬＥＤ初期化／Ｃｓ２初期化期間（図５）、書き込み期間（図６）および発光期間（図７）の各区間の動作を説明するための図である。なお、図３〜図７の各図面には、有機ＥＬ素子ＯＬＥＤが固有に有している有機ＥＬ素子容量Ｃｏｌｅｄを加えたものを付加して示している。また、以下に説明する動作は、制御部（図示略）の制御下で行われる。
【００３７】
（準備期間）
準備期間の動作については、図２および図３を参照して説明する。準備期間では、電源線１０が低電位（−Ｖｐ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４が高電位（例えば画像信号の最大電位（ＶｄＨ：１０Ｖあるいは１５Ｖなど））とされる。この制御により、図３に示すように、スイッチングトランジスタＴｓがオン、閾値電圧検出用トランジスタＴｔｈがオフ、駆動トランジスタＴｄがオンとされる。その結果、接地線→駆動トランジスタＴｄ→有機ＥＬ素子容量Ｃｏｌｅｄ→電源線１０という経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、この準備期間において、有機ＥＬ素子容量Ｃｏｌｅｄに電荷を蓄積する理由は、後述する閾値電圧検出期間に有機ＥＬ素子ＯＬＥＤのドレイン電極とソース電極との間の電流（以下「Ｉｄｓ」と表記）が流れなくなる状態（すなわち駆動トランジスタＴｄのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態）を検出する際に、有機ＥＬ素子容量Ｃｏｌｅｄを、駆動トランジスタＴｄのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【００３８】
（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について図２および図４を参照して説明する。閾値電圧検出期間では、Ｔｔｈ制御線１１が高電位（ＶｇＨ）とされ、Ｔｔｈ制御線１１が高電位となるタイミングに若干遅れて電源線１０がゼロ電位とされる一方で、走査線１３の低電位（ＶｇＬ）が維持される。なお、画像信号線１４は、この閾値電圧検出期間に移行する直前にゼロ電位とされ、当該電位が維持される。この制御により、図４に示すように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。その結果、駆動トランジスタＴｄのソース電極に対するゲート電極の電位が閾値電圧Ｖｔｈに達するまで有機ＥＬ素子容量Ｃｏｌｅｄおよび容量Ｃｓに蓄積された電荷が放電され、駆動トランジスタＴｄ→接地線という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極−ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとなる。なお、この時点で、容量Ｃｓの両端には閾値電圧Ｖｔｈの電圧が生じており、画像信号線の電位をｘ（ｘ≠０Ｖ）にすれば、容量Ｃｓの駆動トランジスタＴｄのゲート電極に接続されている側の電位は、“Ｖｔｈ−ｘ”となる。
【００３９】
（ＯＬＥＤ／Ｃｓ２初期化期間）
つぎに、ＯＬＥＤ／Ｃｓ２初期化期間の動作について図２および図５を参照して説明する。ＯＬＥＤ／Ｃｓ２初期化期間では、電源線１０のゼロ電位および走査線１３の高電位（ＶｇＨ）が維持される一方で、Ｔｔｈ制御線１１が低電位（ＶｇＬ）とされる。また、画像信号線１４には、例えば画像信号の最大電位（ＶｄＨ）が供給される。このとき、図５に示すように、駆動トランジスタＴｄが再度オンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→接地線という経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄに残存する電荷が放電される。なお、この動作により、有機ＥＬ素子ＯＬＥＤ自身の残存電荷による発光への影響が回避される。
【００４０】
また、このＯＬＥＤ／Ｃｓ２初期化期間では、図２に示すように、画像信号線１４は最大電位（ＶｄＨ）からゼロ電位とされ、走査線１３は、画像信号線１４がゼロ電位とされた後、所定時間の経過後に高電位（ＶｇＨ）から低電位（ＶｇＬ）とされる。この制御は、上述した有機ＥＬ素子ＯＬＥＤに対する初期化の際に、容量Ｃｓに蓄積された電荷を放電させるためであり、容量Ｃｓの残存電荷による発光への影響が回避される。
【００４１】
（書き込み期間）
つづいて、書き込み期間の動作について図２および図６を参照して説明する。書き込み期間では、電源線１０のゼロ電位およびＴｔｈ制御線１１の低電位（ＶｇＬ）が維持される一方で、走査線１３による走査信号と画像信号線１４による信号電位（画像信号に応じた所定のレベル）が供給される。すなわち、本実施の形態にかかる書き込み処理では、全画素一括ではなく走査線ごとの順次走査が行われる。この制御により、図６に示すように、スイッチングトランジスタＴｓがオンとなり、スイッチングトランジスタＴｓ→容量Ｃｓ２→接地線という経路で電流が流れ、容量Ｃｓ２には画像信号に応じた電圧が保持される。なお、同図の網掛部は、画像信号に応じた所定電圧が印加されることを示すものである。
【００４２】
（発光期間）
最後に、発光期間の動作について図２および図７を参照して説明する。発光期間では、電源線１０が電源電位（ＶＤＤ）、画像信号線１４がゼロ電位とされる一方で、Ｔｔｈ制御線１１の低電位（ＶｇＬ）、走査線１３の低電位（ＶｇＬ）が維持される。このとき、駆動トランジスタＴｄの閾値電圧を保持する容量Ｃｓと画像信号に応じた画像信号電圧を保持する容量Ｃｓ２とが直列に接続され、両者の電圧の和が駆動トランジスタＴｄのゲート電極とソース電極との間に印加され、図７に示したように、駆動トランジスタＴｄがオンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→接地線という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
【００４３】
なお、駆動トランジスタＴｄに流れる電流（Ｉｄｓ）は、駆動トランジスタＴｄの構造および材質から決定される定数β、駆動トランジスタＴｄのソース電極を基準とするゲート電極・ソース電極間の電位差Ｖｇｓ、駆動トランジスタＴｄの閾値電圧Ｖｔｈを用いて次式で表すことができる。
Ids＝(β/2)・(Vgs−Vth)2                                    ・・・（３）
【００４４】
一方、この発光期間では、容量Ｃｓに保持された閾値電圧（Ｖｔｈ）と容量Ｃｓ２に保持された画像信号電圧（Ｖｄａｔａ）の両者が加算されて印加されるので、上記（３）式における電流Ｉｄｓは、
Ids＝(β/2)・(Vth＋Vdata−Vth)2
＝(β/2)・(Vdata)2                                        ・・・（４）
となり、理論的には、閾値電圧Ｖｔｈに依存しない電流が得られる。また、有機ＥＬ素子ＯＬＥＤの発光光度は自身に流れる電流に比例するので、閾値電圧Ｖｔｈの変動の影響を受けない発光光度が得られる。
【００４５】
つぎに、図１に示した画素回路の書き込み効率について、上述した非特許文献１および特許文献１における書き込み効率と比較しながら説明する。
【００４６】
まず、上述の非特許文献１および特許文献１における書き込み効率について再掲する。
・非特許文献１における書き込み効率
η１＝Ｃｏｌｅｄ／（Ｃｏｌｅｄ＋Ｃｓ）          ・・・（１）
・特許文献１における書き込み効率
η２＝Ｃｓ／（Ｃｓ＋Ｃｓ２）                    ・・・（２）
【００４７】
ここで、非特許文献１の画素回路は、画像信号の書き込み期間において、容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄとが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、容量Ｃｓに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記（１）式に示された書き込み効率がその上限値となる。
【００４８】
また、特許文献１の画素回路では、画像信号の書き込み期間において、容量Ｃｓと他の容量Ｃｓ２とが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、非特許文献１と同様に、容量Ｃｓに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記（２）式に示された書き込み効率がその上限値となる。
【００４９】
一方、図１に示す画素回路では、画像信号の書き込み期間では、画像信号線１４から供給される画像信号は容量Ｃｓ２のみに印加されて保持される。また、発光期間では、容量Ｃｓに保持された閾値電圧と容量Ｃｓ２に保持された画像信号電圧との加算電圧が駆動トランジスタに印加されるので、書き込み効率η３は、理論的に“１”となる。なお、図１に示す画素回路では、画像信号線１４と容量Ｃｓ２との間にスイッチングトランジスタＴｓが介在するが、画像信号が印加されている間のスイッチングトランジスタＴｓはオンであり、またこの間、スイッチングトランジスタＴｓの両端の電位差は略ゼロ（略同電位）となるので、当該スイッチングトランジスタＴｓの寄生容量が問題となることはない。
【００５０】
このように、実施の形態１の画像表示装置（画素回路）では、駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）を保持する第１容量素子とは異なる第２容量素子を具備し、この第２容量素子に画像信号電圧（Ｖｄａｔａ）を保持するようにし、さらに、第２容量素子に画像信号電圧（Ｖｄａｔａ）を書き込む際に、寄生容量を含む他の容量成分が第２容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【００５１】
また、実施の形態１の画像表示装置（画素回路）の駆動方法では、
（ａ）駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）を容量Ｃｓに保持させる工程
（ｂ）画像信号電圧（Ｖｄａｔａ）を容量Ｃｓ２に保持させる工程
（ｃ）容量Ｃｓに保持された閾値電圧（Ｖｔｈ）と容量Ｃｓ２に保持された画像信号電圧（Ｖｄａｔａ）の両者を加算して駆動トランジスタＴｄのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度（輝度）を得ることが可能となる。
【００５２】
なお、図１に示す画素回路では、容量Ｃｓ２の一端が、常時、駆動トランジスタＴｄのソース電極（第１電極）に接続されるような構成としているが、この容量Ｃｓ２の一端は、少なくとも発光期間において、駆動トランジスタＴｄのソース電極（第１電極）またはドレイン電極（第２電極）に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタＴｄのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線１０、Ｔｔｈ制御線１１あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【００５３】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【００５４】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Ｃｓ２により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【００５５】
また、図１に示す画素回路では、容量Ｃｓ２の他端が、容量Ｃｓを介して駆動トランジスタＴｄのゲート電極（制御電極）に常時接続されるような構成としているが、この容量Ｃｓ２の他端は、少なくとも発光期間において、駆動トランジスタＴｄのゲート電極（制御電極）に電気的に接続されるような構成であってもよい。
【００５６】
また、図１に示す画素回路では、容量Ｃｓの一端が駆動トランジスタＴｄのゲート電極（制御電極）と閾値電圧検出用トランジスタとの接続点に接続され、他端が、容量Ｃｓ２の一端とスイッチングトランジスタＴｓとの接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Ｃｓの一端または他端がフローティング状態（いずれの端とも電気的に接続されずに浮遊している状態）にあり、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタＴｄのゲート電極（制御電極）またはソース電極（第１電極）もしくはドレイン電極（第２電極）に接続されていればよい。
【００５７】
（実施の形態２）
図８は、本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、上述の図１に示した画素回路において、容量Ｃｓ２の両端に接続され、かつ、Ｔｔｈ制御線にてオン／オフ制御されるスイッチングトランジスタＴｍを備えるように構成されている。なお、その他の構成については、図１に示した実施の形態１にかかる画素回路と同一または同等であり、それらの同一または同等な部分には同一符号を付して示している。
【００５８】
なお、図８では、有機ＥＬ素子ＯＬＥＤに所定の電圧を供給するための構成として、高電位の電源線１０と低電位の接地線との間に有機ＥＬ素子ＯＬＥＤを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。
【００５９】
また、図８に示す構成では、Ｔｔｈ制御線１１が閾値電圧検出用トランジスタおよびスイッチングトランジスタＴｍの両者を制御するように構成しているが、スイッチングトランジスタＴｍを制御する他の制御線に接続されていてもよい。
【００６０】
つぎに、実施の形態２の動作について、図９〜図１４を参照して説明する。ここで、図９は、図８に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図１０〜図１４は、５つの期間に区分された準備期間（図１０）、Ｃｓ／Ｃｓ２初期化期間（図１１）、閾値電圧検出期間（図１２）、書き込み／ＯＬＥＤ初期化期間（図１３）および発光期間（図１４）の各区間の動作を説明するための図である。なお、図１０〜図１４の各図面には、有機ＥＬ素子ＯＬＥＤが固有に有している有機ＥＬ素子容量Ｃｏｌｅｄを加えたものを付加して示している。また、以下に説明する動作は、制御部（図示略）の制御下で行われる。
【００６１】
（準備期間）
準備期間の動作については、図９および図１０を参照して説明する。準備期間では、電源線１０が低電位（−Ｖｐ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が高電位（ＶｇＨ）とされる。なお、画像信号線１４の電位は任意である。この任意という意味は、画像信号線１４がいかなる電位を有していてもよいということであり、設計あるいは制御の自由度が増加する。この制御により、図１０に示すように、閾値電圧検出用トランジスタＴｔｈがオフ、駆動トランジスタＴｄがオンとされる。その結果、接地線→駆動トランジスタＴｄ→有機ＥＬ素子容量Ｃｏｌｅｄ→電源線１０という経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、この準備期間において、有機ＥＬ素子容量Ｃｏｌｅｄに電荷を蓄積する理由は、実施の形態１と同様に、後述する閾値電圧検出期間に有機ＥＬ素子ＯＬＥＤのドレイン電極とソース電極との間の電流（Ｉｄｓ）が流れなくなる状態（すなわち駆動トランジスタＴｄのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態）を検出する際に、有機ＥＬ素子容量Ｃｏｌｅｄを、駆動トランジスタＴｄのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【００６２】
（Ｃｓ／Ｃｓ２初期化期間）
つぎに、Ｃｓ／Ｃｓ２初期化期間の動作について図９および図１１を参照して説明する。Ｃｓ／Ｃｓ２初期化期間では、電源線１０のゼロ電位および走査線１３の高電位（ＶｇＨ）が維持される一方で、Ｔｔｈ制御線１１が高電位（ＶｇＬ）とされる。また、画像信号線１４の電位は任意である。この制御により、図１１に示すように、駆動トランジスタＴｄオンの状態が継続されるとともに、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続され、容量Ｃｓの電荷の一部が放電される。また、スイッチングトランジスタＴｍがオンとされることにより、容量Ｃｓ２に残存していた電荷も放電される。なお、駆動トランジスタＴｄオンの状態が継続していても、電源線１０の電位が低電位（−Ｖｐ）の状態が継続しているので、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積されていた電荷については保持される。
【００６３】
（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について図９および図１２を参照して説明する。閾値電圧検出期間では、電源線１０がゼロ電位とされる一方で、Ｔｔｈ制御線１１の高電位（ＶｇＨ）が維持される。なお、画像信号線１４の電位は、準備期間およびＣｓ／Ｃｓ２初期化期間と同様に、任意である。この制御により、図１２に示すように、閾値電圧検出用トランジスタＴｔｈのオンの状態が継続され、駆動トランジスタＴｄのソース電極に対するゲート電極の電位が駆動トランジスタＴｄの閾値電圧Ｖｔｈに達するまで有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→接地線という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極−ソース電極間の電位差が、駆動トランジスタＴｄの閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとなる。なお、スイッチングＴｍはオンの状態を継続しているため、容量Ｃｓ２には電荷が蓄積されない。
【００６４】
（書き込み／ＯＬＥＤ初期化期間）
つづいて、書き込み／ＯＬＥＤ初期化期間の動作について図９および図１３を参照して説明する。書き込み／ＯＬＥＤ初期化期間では、電源線１０のゼロ電位が維持される一方で、Ｔｔｈ制御線１１が低電位（ＶｇＬ）とされる。また、走査線１３による走査信号と画像信号線１４による信号電位（画像信号に応じた所定のレベル）が供給される。この制御により、図１３に示すように、スイッチングトランジスタＴｓがオンとなり、スイッチングトランジスタＴｓ→容量Ｃｓ２→接地線という経路で電流が流れ、容量Ｃｓ２には画像信号に応じた電圧が保持される。また、容量Ｃｓ２に画像信号に応じた信号電圧が書き込まれている際に有機ＥＬ素子容量Ｃｏｌｅｄに蓄積されていた電荷が放電される。すなわち、この期間ではこのとき、画像信号電圧の書き込み処理に併せてＯＬＥＤ初期化処理が行われることになる。
【００６５】
（発光期間）
最後に、発光期間の動作について図９および図１４を参照して説明する。発光期間では、電源線１０が電源電位（ＶＤＤ）とされる一方で、Ｔｔｈ制御線１１の低電位（ＶｇＬ）、走査線１３の低電位（ＶｇＬ）が維持される。また、画像信号線１４の電位は、準備期間、Ｃｓ／Ｃｓ２初期化期間および閾値電圧検出期間と同様に任意である。このとき、駆動トランジスタＴｄの閾値電圧を保持する容量Ｃｓと画像信号に応じた画像信号電圧を保持する容量Ｃｓ２とが直列に接続され、両者の電圧の和が駆動トランジスタＴｄのゲート電極とソース電極との間に印加され、図１４に示したように、駆動トランジスタＴｄがオンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→接地線という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
【００６６】
したがって、駆動トランジスタＴｄには、実施の形態１と同様に、理論的には、閾値電圧Ｖｔｈに依存しない電流が得られ、閾値電圧Ｖｔｈの変動の影響を抑制した発光光度が得られる。
【００６７】
なお、図８に示す画素回路は、図１に示した実施の形態１の画素回路と基本的な構成は同等であり、この画素回路の書き込み効率η４も、理論的に“１”となる。
【００６８】
このように、実施の形態２の画像表示装置（画素回路）では、駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）を保持する第１容量素子とは異なる第２容量素子を具備し、この第２容量素子に画像信号電圧（Ｖｄａｔａ）を保持するようにし、さらに、第２容量素子に画像信号電圧（Ｖｄａｔａ）を書き込む際に、寄生容量を含む他の容量成分が第２容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。
【００６９】
なお、実施の形態２の画像表示装置では、容量Ｃｓ２の両端に接続され、かつ、Ｔｔｈ制御線にてオン／オフ制御されるスイッチングトランジスタＴｍを備えるように構成しているので、実施の形態１のシーケンスでは必要であったＯＬＥＤ初期化期間を特別に設ける必要はなく書き込み期間と同時に実施できるので、発光期間の充分な確保が可能となり、設計の容易性が確保される。
【００７０】
また、実施の形態２の画像表示装置（画素回路）の駆動方法では、
（ａ）駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）を容量Ｃｓに保持させる工程
（ｂ）画像信号電圧（Ｖｄａｔａ）を容量Ｃｓ２に保持させる工程
（ｃ）容量Ｃｓに保持された閾値電圧（Ｖｔｈ）と容量Ｃｓ２に保持された画像信号電圧（Ｖｄａｔａ）の両者を加算して駆動トランジスタＴｄのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度（輝度）を得ることが可能となる。
【００７１】
なお、図８に示す画素回路では、容量Ｃｓ２の一端が、常時、駆動トランジスタＴｄのソース電極（第１電極）に接続されるような構成としているが、この容量Ｃｓ２の一端は、少なくとも発光期間において、駆動トランジスタＴｄのソース電極（第１電極）またはドレイン電極（第２電極）に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタＴｄのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線１０、Ｔｔｈ制御線１１あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。
【００７２】
また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。
【００７３】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Ｃｓ２により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
【００７４】
また、図８に示す画素回路では、容量Ｃｓ２の他端が、容量Ｃｓを介して駆動トランジスタＴｄのゲート電極（制御電極）に常時接続されるような構成としているが、この容量Ｃｓ２の他端は、少なくとも発光期間において、駆動トランジスタＴｄのゲート電極（制御電極）に電気的に接続されるような構成であってもよい。
【００７５】
また、図８に示す画素回路では、容量Ｃｓの一端が駆動トランジスタＴｄのゲート電極（制御電極）と閾値電圧検出用トランジスタとの接続点に接続され、他端が、スイッチングトランジスタＴｓ，Ｔｍおよび容量Ｃｓ２の各接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Ｃｓの一端または他端がフローティング（いずれの端とも電気的に接続されずに浮遊している状態）されていて、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタＴｄのゲート電極（制御電極）またはソース電極（第１電極）もしくはドレイン電極（第２電極）に接続されていればよい。
【産業上の利用可能性】
【００７６】
以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における書き込み効率の改善に大きく寄与することができる発明として有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図２】図１に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図３】図２に示した準備期間の動作を説明する図である。
【図４】図２に示した閾値電圧検出期間の動作を説明する図である。
【図５】図２に示したＯＬＥＤ初期化／Ｃｓ２初期化期間の動作を説明する図である。
【図６】図２に示した書き込み期間の動作を説明する図である。
【図７】図２に示した発光期間の動作を説明する図である。
【図８】本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図９】図８に示した画素回路の一般的な動作を説明するためのシーケンス図である。
【図１０】図９に示した準備期間の動作を説明する図である。
【図１１】図９に示したＣｓ／Ｃｓ２初期化期間の動作を説明する図である。
【図１２】図９に示した閾値電圧検出期間の動作を説明する図である。
【図１３】図９に示した書き込み／ＯＬＥＤ初期化期間の動作を説明する図である。
【図１４】図９に示した発光期間の動作を説明する図である。
【符号の説明】
【００７８】
１０  電源線
１１  Ｔｔｈ制御線
１２  マージ線
１３  走査線
１４  画像信号線
ＯＬＥＤ  有機ＥＬ素子
Ｔｄ  駆動トランジスタ
Ｔｔｈ  閾値電圧検出用トランジスタ
Ｔｓ，Ｔｍ  スイッチングトランジスタ
Ｃｓ，Ｃｓ２  容量
【図１】
0005154755.tif 000002
【図２】
0005154755.tif 000003
【図３】
0005154755.tif 000004
【図４】
0005154755.tif 000005
【図５】
0005154755.tif 000006
【図６】
0005154755.tif 000007
【図７】
0005154755.tif 000008
【図８】
0005154755.tif 000009
【図９】
0005154755.tif 000010
【図１０】
0005154755.tif 000011
【図１１】
0005154755.tif 000012
【図１２】
0005154755.tif 000013
【図１３】
0005154755.tif 000014
【図１４】
0005154755.tif 000015