(57)【特許請求の範囲】
【請求項１】
マトリクス状の画素を含むアクティブエリア、および、アクティブエリアを囲む遮光エリアを有するアクティブマトリクスタイプの液晶表示装置であって、
各画素に配置された画素電極と、半導体層の一部を含み前記画素電極への映像信号の書き込みを切替えるスイッチと、前記半導体層と対向して補助容量を形成する補助容量線と、を備えた第１基板と、
前記アクティブエリアから前記遮光エリアの少なくとも一部のエリアにわたって延在する対向電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記アクティブエリアの両端部に配置された端部画素の前記画素電極は、前記アクティブエリア内の他の画素電極よりも大きくなるように前記アクティブエリア側から前記遮光エリア側へ延びて配置され、前記端部画素において形成される前記補助容量は他の前記画素において形成される前記補助容量よりも大きい液晶表示装置。
【請求項２】
前記第１基板は、前記遮光エリアに配置された遮光用導電層をさらに備える請求項１記載の液晶表示装置。
【請求項３】
前記端部画素において前記補助容量線と前記半導体層とが対向した面積は、前記アクティブエリア内の他の画素において前記補助容量線と前記半導体層とが対向した面積よりも大きく、
前記アクティブエリアの両端部に配置された画素とその他の画素とにおいて、全容量に対する前記補助容量の比が等しい請求項１又は請求項２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
透過表示機能を備えた液晶表示装置は、透過型の液晶表示パネル及び液晶表示パネルを背面から照明するバックライトユニットを備えている。液晶表示パネルは、一対の基板間に液晶層を保持した構成であり、画像を表示するアクティブエリア及びこのアクティブエリアを囲む遮光エリアを有している。
【０００３】
アクティブエリアを構成する各画素は画素電極を備えている。画素電極と対向する対向電極は、基板同士の貼り合わせのズレを考慮してアクティブエリアのみならず、アクティブエリア外（つまり遮光エリア）まで延在している。
【０００４】
このような構成の液晶表示装置において、液晶層に電圧を印加した際には、各画素の画素電極と対向電極との間でほぼ液晶表示パネルの法線方向に沿った縦電界が形成される。このとき、アクティブエリアの端部に配置された画素については、縦電界の他に形成される斜め電界の影響を受ける。すなわち、遮光エリアに延在する対向電極と、アクティブエリア端部に配置された画素電極との間で液晶表示パネルの法線に対して傾いた斜め電界が形成される。
【０００５】
また、遮光エリアにおいて、遮光層と対向するように遮光用導電体が配置される場合には、遮光用導電体とアクティブエリア端部に配置された画素電極との間で、液晶表示パネルの法線に対して傾いた斜め電界が形成される。
【０００６】
このような斜め電界と縦電界との相互作用により、アクティブエリア端部の画素では、液晶層に含まれる液晶分子の配向不良領域が発生するおそれがある。このような配向不良領域では、透過型の液晶表示パネルにおいては、液晶層に印加される電圧にかかわらずバックライト光が液晶層を通過するといったいわゆる光抜けを生じさせ、表示品位の劣化の原因となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３３４２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
例えば、液晶表示パネルの法線方向と略平行にアクティブエリアが押圧された場合、一対の基板間のギャップが変わり、アクティブエリア端部に発生する斜め電界による配向不良領域（ドメイン）がアクティブエリア内に移動して、光抜けが発生することがあった。このように光抜けが発生すると、アクティブエリア端部に輝線が発生し表示品位が低下する原因となる。
【０００９】
この発明は、上述した事情に鑑みなされたものであって、その目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態による液晶表示装置は、マトリクス状の画素を含むアクティブエリア、および、アクティブエリアを囲む遮光エリアを有するアクティブマトリクスタイプの液晶表示装置であって、各画素に配置された画素電極と、半導体層の一部を含み前記画素電極への映像信号の書き込みを切替えるスイッチと、前記半導体層と対向して補助容量を形成する補助容量線と、を備えた第１基板と、前記アクティブエリアから前記遮光エリアの少なくとも一部のエリアにわたって延在する対向電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記アクティブエリアの両端部に配置された端部画素の前記画素電極は、前記アクティブエリア内の他の画素電極よりも大きくなるように前記アクティブエリア側から前記遮光エリア側へ延びて配置され、前記端部画素において形成される前記補助容量は他の前記画素において形成される前記補助容量よりも大きい液晶表示装置。
【図面の簡単な説明】
【００１１】
【図１】実施形態の液晶表示装置の一構成例を説明するための図である。
【図２】図１に示す液晶表示装置のアクティブエリアの断面の一例を示す図である。
【図３】図１に示す液晶表示装置のアクティブエリア端部に配置された画素の一構成例を説明するための図である。
【図４】図１に示す液晶表示装置の線ＩＶ−ＩＶにおける断面の一例を示す図である。
【図５】図４に示す液晶表示装置のアクティブエリアを押圧した際の断面の一例を示す図である。
【図６】図１に示す液晶表示装置の駆動方法の一例を説明するための図である。
【図７】液晶表示装置のアクティブエリアの端部における断面の一例を示す図である。
【図８】図７に示す液晶表示装置のアクティブエリアを押圧した際の断面の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。  
図１及び図２に示すように、カラー表示タイプの液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、透過型の液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲと互いに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。
【００１３】
また、この液晶表示装置は、アレイ基板ＡＲの液晶層ＬＱを保持する面とは反対の外面に設けられた第１光学素子ＯＤ１、及び、対向基板ＣＴの液晶層ＬＱを保持する面とは反対の外面に設けられた第２光学素子ＯＤ２を備えている。さらに、この液晶表示装置は、第１光学素子ＯＤ１側から液晶表示パネルＬＰＮを照明するバックライトユニットＢＬを備えている。
【００１４】
液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＤＳＰ及びアクティブエリアＤＳＰを囲む遮光エリアＳＬＤを備えている。アクティブエリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１５】
アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板１０を用いて形成されている。すなわち、このアレイ基板ＡＲは、アクティブエリアＤＳＰにおいて、各画素に配置されたｍ×ｎ個の画素電極ＥＰ、これら画素電極ＥＰの行に沿ってそれぞれ形成されたｎ本の走査線Ｙ（Ｙ１〜Ｙｎ）および補助容量線ＣｓＬ（１〜ｎ）、これら画素電極ＥＰの列に沿って形成されたｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、各々対応走査線Ｙ及び対応信号線Ｘの交差位置近傍に画素ＰＸ毎に配置されたｍ×ｎ個のスイッチング素子Ｗなどを有している。
【００１６】
ｎ本の走査線Ｙは、アレイ基板ＡＲ上のドライバ回路ＤＣまたは外部回路基板上に搭載された走査線ドライバに接続されている。ｎ本の補助容量線ＣｓＬは、アレイ基板ＡＲ上のドライバ回路ＤＣ又は外部回路基板上に搭載された補助容量線ドライバに接続されている。ｍ本の信号線Ｘは、アレイ基板ＡＲ上のドライバ回路ＤＣまたは外部回路基板上に搭載された信号線ドライバに接続されている。
【００１７】
図６に、本実施形態に係る液晶表示装置の駆動方法を説明するための図を示す。  
走査線ドライバは、ｎ本の走査線Ｙに順次走査信号（駆動信号）Ｖｇを供給する。信号線ドライバは、各行のスイッチング素子Ｗが走査信号によってオンする毎にｍ本の信号線Ｘに映像信号（駆動信号）Ｖｓを供給する。補助容量線ドライバは、走査線Ｙに走査信号が供給された後に対応する補助容量線ＣｓＬに映像信号Ｖｓと同じ極性の補助容量電圧Ｖｃｓを供給する。補助容量電圧Ｖｃｓは、スイッチング素子Ｗがオフされている期間に、映像信号と同じ極性に変化する。これにより、各行の画素電極ＥＰの画素電位Ｖｐｉｘに重畳電圧ΔＶが重畳される。このような走査線ドライバ、補助容量線ドライバ及び信号線ドライバは、画素電極ＥＰに対して電圧を印加する電圧印加機構に対応する。
【００１８】
アレイ基板ＡＲにおいて、各スイッチング素子Ｗは、例えばＮチャネル型薄膜トランジスタであり、絶縁基板１０上に配置されたポリシリコンからなる半導体層１２により形成されている。ここで、本実施の形態においては、半導体層１２をポリシリコンとしているが、アモルファスシリコンによりスイッチング素子Ｗを形成しても良い。ポリシリコン半導体層１２は、チャネル領域１２Ｃを挟んだ両側にそれぞれソース領域１２Ｓ及びドレイン領域１２Ｄを有している。このポリシリコン半導体層１２は、ゲート絶縁膜１４によって覆われている。また、半導体層１２は、後述するようにスイッチング素子Ｗから補助容量線ＣｓＬが配置された位置まで延び、層間絶縁層を介して補助容量線ＣｓＬと対向して補助容量Ｃｓを形成する。
【００１９】
スイッチング素子Ｗのゲート電極ＷＧは、走査線Ｙに接続されている（あるいは走査線Ｙと一体的に形成されている）。ゲート電極ＷＧ及び走査線Ｙは、ともにゲート絶縁膜１４上に配置されている。これらのゲート電極ＷＧ及び走査線Ｙは、層間絶縁膜１６によって覆われている。
【００２０】
スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、層間絶縁膜１６上においてゲート電極ＷＧの両側に配置されている。ソース電極ＷＳは、信号線Ｘに接続される（あるいは信号線Ｘと一体的に形成される）とともに、ポリシリコン半導体層１２のソース領域１２Ｓにコンタクトしている。ドレイン電極ＷＤは、画素電極ＥＰに接続されるとともに、ポリシリコン半導体層１２のドレイン領域１２Ｄにコンタクトしている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、及び、信号線Ｘは、有機絶縁膜１８によって覆われている。
【００２１】
画素電極ＥＰは、層間絶縁膜１６上に配置され、ドレイン電極ＷＤと電気的に接続されている。この画素電極ＥＰは、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する導電性部材によって形成される。すべての画素ＰＸに対応した画素電極ＥＰは、配向膜２０によって覆われている。
【００２２】
一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。すなわち、この対向基板ＣＴは、アクティブエリアＤＳＰにおいて、各画素に対応して配置されたカラーフィルタ層３４を備えている。カラーフィルタ層３４は、互いに異なる色に着色された着色樹脂によって形成され、アクティブエリアＤＳＰの赤色画素に配置された赤色カラーフィルタ３４Ｒ、緑色画素に配置された緑色カラーフィルタ３４Ｇ、及び、青色画素に配置された青色カラーフィルタ３４Ｂを含んでいる。
【００２３】
また、対向基板ＣＴは、アクティブエリアＤＳＰにおいて、カラーフィルタ層３４を覆うように配置された対向電極ＥＴを備えている。この対向電極ＥＴは、複数の画素ＰＸに対応して画素電極ＥＰに対向するように配置されている。この対向電極ＥＴは、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する導電性部材によって形成されている。また、この対向電極ＥＴは、配向膜３６によって覆われている。対向電極ＥＴには図示しない対向電極駆動回路により対向電圧Ｖｃｏｍが印加される。
【００２４】
このような対向基板ＣＴと、上述したようなアレイ基板ＡＲとをそれぞれの配向膜２０及び３６を対向して配置したとき、両者の間に配置された図示しないスペーサにより、所定のギャップが形成される。液晶層ＬＱは、これらアレイ基板ＡＲの配向膜２０と対向基板ＣＴの配向膜３６との間に形成されたギャップに封入された液晶分子を含む液晶組成物で構成さていれる。
【００２５】
一対の配向膜２０及び３６には、ラビング処理が施されており、液晶層ＬＱに電圧が印加されていない状態では、液晶分子は、これらの配向膜のラビング方向に依存して配列する。ここでは、一対の配向膜２０及び３６のラビング方向は互いにほぼ直交しており、液晶層ＬＱにおけるミッドプレーンの液晶分子は、信号線Ｘに対してほぼ垂直に配向している。なお、液晶分子の配向方向は、この例に限らず、３０°以上９０°以下の範囲であれば良い。
【００２６】
第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、これらを通過する光の偏光状態を制御するものである。すなわち、第１光学素子ＯＤ１は、その主面内で所定方位に透過軸を有するとともに透過軸に直交する方位に吸収軸を有する偏光板を含んでいる。第２光学素子ＯＤ２は、その主面内で所定方位に透過軸を有するとともに透過軸に直交する方位に吸収軸を有する偏光板を含んでいる。これらの偏光板は、例えば、それぞれの透過軸が互いにほぼ直交するように配置されている。
【００２７】
ところで、図７および図８に示すように、異なる色の画素ＰＸにそれぞれ配置されたカラーフィルタ３４（Ｒ、Ｇ、Ｂ）は、重なることによる液晶層ＬＱのギャップムラの発生を防止する等の目的により、互いに離間して配置されている。このため、アクティブエリアＤＳＰの画素ＰＸ間には、遮光エリアＳＬＤと同様に遮光層（ブラックマトリクス）ＳＬが配置されている。
【００２８】
アレイ基板ＡＲは、遮光エリアＳＬＤに配置された遮光用導伝層ＥＸと、シールド電極ＥＳと、を備えている。遮光用導伝層ＥＸは、遮光エリアＳＬＤにおいてアレイ基板ＡＲ側から液晶層ＬＱ側に入射する光を遮断する。シールド電極ＥＳは、遮光エリアＳＬＤにおいてアレイ基板ＡＲの下層に配置された導電層に印加される電圧の液晶層ＬＱへ影響を抑制する。
【００２９】
対向電極ＥＴは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる際の合わせズレを考慮して、アクティブエリアＤＳＰから遮光エリアＳＬＤの少なくとも一部のエリアにわたって延在している。
【００３０】
このような構成の液晶表示装置において、図７および図８に示すように、アクティブエリアＤＳＰの端部に配置された画素（端部画素）ＰＸ（Ｅ）については、液晶表示パネルＬＰＮの法線方向に沿った縦電界の他に形成される斜め電界の影響を受ける。
【００３１】
このように、遮光エリアＳＬＤに延在した対向電極ＥＴと、アクティブエリアＤＳＰ端部に配置された画素ＰＸ（Ｅ）の画素電極ＥＰ（Ｅ）との間で液晶表示パネルＬＰＮの法線に対して傾いた斜め電界が形成される。このような斜め電界と縦電界との相互作用により、アクティブエリア端部の画素ＰＸ（Ｅ）では、液晶層ＬＱに含まれる液晶分子の配向不良領域ＤＭが発生する（リバースチルトドメインが形成される）。
【００３２】
また、遮光エリアＳＬＤにおいて、アレイ基板ＡＲには対向基板ＣＴの遮光層ＳＬと対向するように遮光用導電層ＥＸが配置されている。図７および図８に示すように、遮光エリアＳＬＤに配置された遮光用導電層ＥＸと、画素電極ＥＰ（Ｅ）との間で、液晶表示パネルＬＰＮの法線に対して傾いた斜め電界が形成される。このような斜め電界と縦電界との相互作用により、アクティブエリア端部の画素ＰＸ（Ｅ）では、液晶層ＬＱに含まれる液晶分子の配向不良領域ＤＭが発生する。特に、図８に示すように、アクティブエリアＤＳＰを厚さ方向に押圧すると、リバースチルトドメインがアクティブエリア内に移動し、配向不良が視認されやすくなる。
【００３３】
そこで、本実施形態では、図３に示すように、アクティブエリアＤＳＰの端部に配置された画素ＰＸ（Ｅ）の画素電極ＥＰ（Ｅ）は、走査線Ｙが延びる方向（列方向Ｒ）に沿って延びている。画素電極ＥＰ（Ｅ）は、他の画素ＰＸに対応して配置された画素電極ＥＰとは大きさ、特に列方向Ｒに沿った幅が異なり、列方向Ｒにおける画素の幅よりも大きく形成されている。本実施形態では、画素電極ＥＰ（Ｅ）は他の画素電極ＥＰよりも列方向Ｒの幅が略１０μｍ大きい。画素電極ＥＰ（Ｅ）の列方向Ｒに延びた分は遮光エリアＳＬＤ側に延びて画素ＰＸ（Ｅ）の外に配置されている。
【００３４】
なお、アクティブエリアＤＳＰの他端部に配置された画素列の各画素についても、画素電極ＥＰ（Ｅ）は、列方向Ｒに延びて他の画素電極ＥＰよりも大きく形成され、列方向Ｒへ延びた分は遮光エリアＳＬＤ側へ延びて画素ＰＸ（Ｅ）の外に配置されている。
【００３５】
このような構成により、図４および図５に示すように、画素電極ＥＰ（Ｅ）の列方向Ｒへ延びた分が遮光エリアＳＬＤ側に延びているため、画素電極ＥＰが延びた分、遮光層ＳＬと対向している画素電極ＥＰ（Ｅ）の端部の位置と遮光層ＳＬの端部の位置とが列方向Ｒにおいて離間する。このため、遮光エリアＳＬＤに斜め電界による配向不良領域ＤＭが発生したときに、アクティブエリアＤＳＰを図５に示すように厚さ方向に押圧した場合でもその影響は遮光エリアＳＬＤ内で留まり、アクティブエリアＤＳＰへの影響は軽減できる。このため、アクティブエリア端部における光り抜けの発生を防止することが可能となり、良好な表示品位を得ることが可能となる。
【００３６】
上述した実施の形態において、画素ＰＸ（Ｅ）に対応して配置された画素電極ＥＰ（Ｅ）は、その列方向Ｒに沿った幅を大きくするほど（画素電極ＥＰ（Ｅ）の端部の位置と遮光層ＳＬの端部の位置とが列方向Ｒにおいて離間するほど）斜め電界の影響を軽減する効果が高まるが、画素ＰＸ（Ｅ）と他の画素ＰＸとの間で画素電極ＥＰと信号線Ｘとのカップリング容量（Ｃｐｓ）の差が大きくなり、画素ＰＸ（Ｅ）は他の画素と比較して画素電位Ｖｐｉｘが低くなる。
【００３７】
画素ＰＸ（Ｅ）の画素電位Ｖｐｉｘの変化分（重畳電圧）ΔＶは、  
ΔＶ＝ΔＶｃｓ×Ｃｓ／Ｃｔｏｔ  
Ｃｔｏｔ＝Ｃｌｃ＋Ｃｓ＋Ｃｐｓ＋Ｃｇｓ  
と表現することができる。上記式において、全容量Ｃｔｏｔは、画素電極ＥＰと対向電極ＥＴとに印加される電圧により液晶層ＬＱに生じる液晶容量（Ｃｌｃ）と、補助容量（Ｃｓ）と、画素電極ＥＰと信号線Ｘとのカップリング容量（Ｃｐｓ）と、画素電極ＥＰと走査線Ｙとのカップリング容量（Ｃｇｓ）との和である。
【００３８】
すなわち、画素ＰＸ（Ｅ）では、他の画素ＰＸよりもカップリング容量Ｃｐｓが大きくなることにより全容量Ｃｔｏｔが大きくなり、電位の変化分ΔＶが小さくなる。その結果、ノーマリブラックの液晶表示装置ではアクティブエリアＤＳＰの端部が暗線として視認され、ノーマリホワイトの液晶表示装置ではアクティブエリアＤＳＰの端部が輝線として視認される。
【００３９】
そこで本実施形態では、画素ＰＸ（Ｅ）の補助容量Ｃｓが他の画素ＰＸの補助容量Ｃｓよりも大きくなっている。  
図３に示すように、補助容量線ＣｓＬは、列方向Ｒに延びて、延びた分が遮光エリアＳＬＤ側に延在している。さらに、半導体層１２は、スイッチング素子Ｗが配置された位置から、補助容量線ＣｓＬが配置された位置までＣ方向に延び、補助容量線ＣｓＬと対向するように配置されている。画素ＰＸ（Ｅ）において補助容量線ＣｓＬと半導体層１２とが対向する面積は、他の画素ＰＸにおいて補助容量線ＣｓＬと半導体層１２とが対向する面積よりも大きい。図３では、画素ＰＸ（Ｅ）で補助容量線ＣｓＬと半導体層１２とが対向する面積は、斜線のハッチングをした領域の分だけ他の画素ＰＸ大きくなっている。すなわち、画素ＰＸ（Ｅ）では、他の画素ＰＸよりも補助容量Ｃｓが大きくなる。
【００４０】
ここで、画素ＰＸ（Ｅ）における画素電位Ｖｐｉｘの変化分ΔＶと、他の画素ＰＸにおける画素電位Ｖｐｉｘの変化分ΔＶとが等しくなるように、補助容量線ＣｓＬと半導体層１２とが対向する面積を設計することが望ましい。すなわち、全容量に対する補助容量Ｃｓの比（＝Ｃｓ／Ｃｔｏｔ）が、画素ＰＸ（Ｅ）と他の画素ＰＸとで等しくなるように助容量線ＣｓＬと半導体層１２とが対向する面積を設計する。
【００４１】
したがって、本実施形態によれば、配向不良領域ＤＭのアクティブエリアＤＳＰへの影響を抑制するとともに、画素ＰＸ（Ｅ）と他の画素ＰＸとの間で、画素電位Ｖｐｉｘの変化分ΔＶを等しくすることができ、表示品位の良好な液晶表示装置を提供することができる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＢＬ…バックライトユニット、ＤＳＰ…アクティブエリア、ＳＬＤ…遮光エリア、ＰＸ…画素、ＥＰ…画素電極、Ｙ…走査線、Ｘ…信号線、Ｗ…スイッチング素子、ＥＴ…対向電極、ＳＬ…遮光層、Ｃ…行方向、Ｒ…列方向、Ｃｐｓ…カップリング容量、Ｃｔｏｔ…全容量、ΔＶ…変化分、ＣｓＬ…補助容量線、ＰＥ…画素電極、Ｃｓ…補助容量、１０…絶縁基板、１２…半導体層、１４…ゲート絶縁膜、１６…層間絶縁膜、１８…有機絶縁膜、２０…配向膜、３０…絶縁基板、３４…カラーフィルタ層、３４Ｒ…赤色カラーフィルタ、３４Ｇ…緑色カラーフィルタ、３４Ｂ…青色カラーフィルタ、３６…配向膜。
【図１】
0005299872.tif 000002
【図２】
0005299872.tif 000003
【図３】
0005299872.tif 000004
【図４】
0005299872.tif 000005
【図５】
0005299872.tif 000006
【図６】
0005299872.tif 000007
【図７】
0005299872.tif 000008
【図８】
0005299872.tif 000009