(57)【特許請求の範囲】
【請求項１】
基板に発光素子が実装されてなる半導体装置であって、
前記発光素子上には光透過性の平板状のカバーが設置され、
前記カバーには蛍光体膜が形成され、
前記基板には、前記発光素子を実装する凹部が形成され、該凹部の周囲に位置する前記基板の上面が前記カバーと接合されることで前記凹部の底面に実装された前記発光素子が封止される構造であり、
前記発光素子が封止された前記基板の凹部内の空間に、金属部材の表面に反射膜が形成されてなり前記発光素子の発光を反射するリフレクタが、前記凹部の側壁から離間した状態で前記凹部の底面の前記発光素子の周囲に第１バンプを介して設置され、
前記凹部の底面から前記基板を貫通するように形成されたビアプラグからなり、第２バンプを介して前記発光素子と電気的に接続された貫通配線を有し、
前記貫通配線の外側に前記凹部の底面から前記基板を貫通するように形成されたビアプラグからなり、前記第１バンプを介して前記リフレクタと熱的に接続された放熱配線を有することを特徴とする半導体装置。
【請求項２】
前記カバーと前記凹部の周囲とが直接接触し、陽極接合により接合されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板はＳｉよりなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記基板の表面には酸化膜が形成されていることを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置。
【請求項５】
前記発光素子はＬＥＤよりなることを特徴とする請求項１乃至４のうち、いずれか１項記載の半導体装置。
【請求項６】
基板に発光素子を実装する凹部を形成する凹部形成工程と、
前記基板に前記基板を貫通する貫通電極を形成する貫通電極形成工程と、
前記凹部の底面に発光素子を実装する発光素子実装工程と、
前記凹部内に、金属部材の表面に反射膜が形成されてなり前記発光素子の発光を反射するリフレクタを、前記凹部の側壁から離間した状態で前記凹部の底面の前記発光素子の周囲に第１バンプを介して設置するリフレクタ設置工程と、
前記凹部の周囲を光透過性の平板状のカバーと接合し、前記発光素子を封止する封止工程と、を有し、
前記カバーには蛍光体膜が形成されており、
前記貫通電極は、ビアプラグからなる貫通配線、及びビアプラグからなる放熱配線を含み、
前記貫通電極形成工程は、前記基板を貫通するように、第２バンプを介して前記発光素子と電気的に接続される貫通配線を形成する工程と、
前記貫通配線の外側に前記基板を貫通するように、前記第１バンプを介して前記リフレクタと熱的に接続される放熱配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記凹部形成工程と前記貫通電極形成工程との間に、前記基板の表面に酸化膜を形成する酸化膜形成工程を更に有し、
前記貫通電極形成工程と前記発光素子実装工程との間に、前記凹部の周囲の表面に形成された前記酸化膜を除去する酸化膜除去工程を更に有し、
前記発光素子実装工程では、前記貫通電極と電気的に接続されるように前記発光素子を実装し、
前記リフレクタ設置工程では、前記貫通電極と電気的に接続されるように前記リフレクタを設置し、
前記封止工程では、前記カバーと前記凹部の周囲の表面とを直接接触させ、陽極接合により接合することを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に発光素子が実装されてなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
発光素子が基板に実装されてなる半導体装置には様々な形状のものが提案されているが、たとえば発光素子がＬＥＤなどの場合、その発光色の種類は限られている。そのため、所望の発光色を得るために、ＬＥＤの発光に対応して発光する蛍光体を用いて、ＬＥＤの発光と蛍光体の発光の混色を用いる場合がある。
【０００３】
図１は、従来の発光素子が実装された半導体装置の構成の一例である。図１を参照するに、本図に示す半導体装置１０は、セラミックよりなる基板１１の凹部に、例えばＬＥＤよりなる発光素子１３が、接着層１２により実装された構造を有している。
【０００４】
前記発光素子１３は、例えばワイヤにより、前記基板１１上に形成された配線１５に接続されている。また、前記発光素子１３を覆うように、例えば樹脂材料に蛍光体が混合されてなる発光層１４が、前記基板１１上に盛り上がるように形成されている。
【０００５】
前記半導体装置１０は、前記発光素子１３からの発光と前記発光層（蛍光体）１４からの発光により、発光素子と蛍光体の発光の混色の発光を得ることができる構造になっている。
【特許文献１】特開平８−１２２５８９号公報
【特許文献２】特開２００４−２７３６９０号公報
【特許文献３】特開２００１−７３４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記の半導体装置１０の構造の場合、以下に説明するように構造上半導体装置の品質が劣化してしまう問題が生じる場合があった。
【０００７】
例えば、前記発光素子１３は前記発光層１４で覆われているために放熱性が悪く、発光素子または発光層の温度が上昇する問題があった。そのため、発光効率が低下する上に寿命が短くなるなど半導体装置の品質が低下する問題を有していた。
【０００８】
また、発熱により蛍光体が劣化する問題や、または発光素子１３から発する紫外線などにより、前記発光層１４の樹脂が劣化してしまう問題があった。また、蛍光体が吸湿することにより、蛍光体の品質が劣化する懸念があった。
【０００９】
また、上記の発光層１４の構造では、蛍光体を前記発光素子１３上に均一に塗布することが困難であり、発光層の膜厚（蛍光体の存在）のばらつきによって、発光の色や強度のばらつきが生じる懸念があった。
【００１０】
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置を提供することを統括的課題としている。
【００１１】
本発明の具体的な課題は、発光素子を実装した半導体装置であって、当該発光素子の発熱による品質低下の影響を抑制するとともに、発光のばらつきを抑制した高品質の半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の第１の観点では、上記の課題を、基板に発光素子が実装されてなる半導体装置であって、前記発光素子上には光透過性の平板状のカバーが設置され、前記カバーには蛍光体膜が形成され、前記基板には、前記発光素子を実装する凹部が形成され、該凹部の周囲に位置する前記基板の上面が前記カバーと接合されることで前記凹部の底面に実装された前記発光素子が封止される構造であり、前記発光素子が封止された前記基板の凹部内の空間に、金属部材の表面に反射膜が形成されてなり前記発光素子の発光を反射するリフレクタが、前記凹部の側壁から離間した状態で前記凹部の底面の前記発光素子の周囲に第１バンプを介して設置され、前記凹部の底面から前記基板を貫通するように形成されたビアプラグからなり、第２バンプを介して前記発光素子と電気的に接続された貫通配線を有し、前記貫通配線の外側に前記凹部の底面から前記基板を貫通するように形成されたビアプラグからなり、前記第１バンプを介して前記リフレクタと熱的に接続された放熱配線を有することを特徴とする半導体装置により、解決する。
【００１３】
本発明によれば、発光素子を実装した半導体装置であって、当該発光素子の発熱による品質低下の影響を抑制するとともに、発光のばらつきを抑制した高品質の半導体装置を提供することが可能となる。
【００１４】
また、前記発光素子はＬＥＤよりなると、ＬＥＤの放熱が良好になるとともに、ＬＥＤと蛍光体の組み合わせにより、混色の発光を得ることが可能になり、好適である。
【００１５】
また、前記基板には、前記発光素子を実装する凹部が形成され、該凹部の周囲が前記カバーと接合されることで前記発光素子が封止される構造であるため、前記発光素子が封止されることで当該発光素子の品質の劣化を抑制することが可能となる。
【００１６】
また、前記発光素子が封止された空間に、前記発光素子の発光を反射するリフレクタが設置されているため、半導体装置の発光の効率が良好となる。
【００１７】
また、前記カバーと前記基板が陽極接合により、接合されていると、前記発光素子を清浄な状態で封止することが可能となり、好ましい。
【００１８】
また、前記発光素子の発光を反射するリフレクタが、前記カバーおよび前記基板と接合されることにより、前記発光素子が封止された構造を有すると、半導体装置の発光の効率が良好となるとともに、当該発光素子の品質の劣化を抑制することが可能となり、好ましい。
【００１９】
また、前記基板はＳｉよりなると、熱伝導性の高いＳｉによって発光素子の放熱が良好となるとともに、微細な形状に対応することが可能となり、好ましい。
【００２０】
また、前記基板を貫通するように形成され、前記発光素子と電気的に接続された貫通配線を有すると、当該発光素子と接続対象との接続が容易となる。
【００２１】
また、前記基板を貫通するように形成され、前記リフレクタと接続された放熱配線を有すると、当該リフレクタの放熱が良好となり、好ましい。
【００２２】
また、本発明の第２の観点では、上記の課題を、基板に発光素子を実装する凹部を形成する凹部形成工程と、前記基板に前記基板を貫通する貫通電極を形成する貫通電極形成工程と、前記凹部の底面に発光素子を実装する発光素子実装工程と、前記凹部内に、金属部材の表面に反射膜が形成されてなり前記発光素子の発光を反射するリフレクタを、前記凹部の側壁から離間した状態で前記凹部の底面の前記発光素子の周囲に第１バンプを介して設置するリフレクタ設置工程と、前記凹部の周囲を光透過性の平板状のカバーと接合し、前記発光素子を封止する封止工程と、を有し、前記カバーには蛍光体膜が形成されており、前記貫通電極は、ビアプラグからなる貫通配線、及びビアプラグからなる放熱配線を含み、前記貫通電極形成工程は、前記基板を貫通するように、第２バンプを介して前記発光素子と電気的に接続される貫通配線を形成する工程と、前記貫通配線の外側に前記基板を貫通するように、前記第１バンプを介して前記リフレクタと熱的に接続される放熱配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法により、解決する。
【００２３】
本発明によれば、発光素子を実装した半導体装置であって、当該発光素子の発熱による品質低下の影響を抑制するとともに、発光のばらつきを抑制した高品質の半導体装置を提供することが可能となる。
【発明の効果】
【００２４】
本発明によれば、発光素子を実装した半導体装置であって、当該発光素子の発熱による品質低下の影響を抑制するとともに発光のばらつきを抑制した高品質の半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２５】
次に本発明の実施の形態に関して図面に基づき、説明する。
【実施例１】
【００２６】
図２は、本発明の実施例１による半導体装置１００を模式的に示した断面図である。図２を参照するに、前記半導体装置１００は、例えばＳｉよりなる基板１０１に、例えばＬＥＤよりなる発光素子１０２が実装されてなる半導体装置である。また、前記発光素子１０２上には光透過性の、例えばガラスよりなる平板状のカバー１０３が設置され、当該カバー１０３には蛍光体膜１０４が形成されている。
【００２７】
このため、本実施例による半導体装置１００では、蛍光体膜または蛍光体を含む樹脂などが直接発光素子（ＬＥＤ）上に塗布されることがないため、前記発光素子１０２の放熱が良好となり、発光素子の発熱による品質低下の影響が抑制されている。
【００２８】
また、前記蛍光体膜１０４が、前記発光素子１０２からの放熱や紫外線の照射などにより劣化する影響が抑制され、半導体装置を高品質とするとともに長寿命化をはかることが可能となっている。
【００２９】
また、本実施例による半導体装置１００では、略平板状の前記カバー１０３に、前記蛍光体膜が、例えば印刷法により形成されているため、蛍光体膜の膜厚の均一性が良好である特徴を有している。従来の半導体装置では、発光素子に蛍光体膜を直接塗布する方法が一般的であったため、蛍光体膜が発光素子の放熱の影響を受けやすくなるとともに、発光素子に均一に蛍光体膜を塗布することが困難となっていた。
【００３０】
例えば、ディスペンサーを用いて蛍光体膜を発光素子に直接形成する場合、膜厚の均一性を良好とするのが困難であると共に、発光素子の側面への蛍光体膜の形成が困難となる問題があった。
【００３１】
一方、本実施例による半導体装置では、平板状の前記カバー１０３に前記蛍光体膜１０４を形成しているため、例えば印刷法などを用いて、前記蛍光体膜１０４の膜厚の均一性を良好に形成することができる。さらに、本実施例による半導体装置では、前記発光素子１０２の側面に蛍光体膜を形成する必要がなく、そのために発光の強度や発光色の均一性が良好である特徴を有する。
【００３２】
また、前記基板１０１には、前記発光素子１０２を実装する凹部１０１Ｂが形成され、該凹部１０１Ｂの周囲が前記カバー１０３と接合されることで前記発光素子１０２が基板１０１上に封止される構造となっている。すなわち、前記基板１０１と前記カバー１０３によって、前記発光素子１０２が封止される空間が画成される構成となっている。このため、前記発光素子１０２が封止される空間を、例えば減圧状態としたり、または不活性ガスで満たすことが可能となり、前記発光素子１０２の品質の維持と長寿命化を図ることが可能となる。
【００３３】
また、前記基板１０１と前記カバー１０３とが陽極接合により接続されていると、例えば樹脂などの有機材料により接合される場合にくらべて発光素子が封止される空間が清浄に保持されるため、前記発光素子１０２の品質が良好となり、好ましい。
【００３４】
また、前記発光素子１０２が封止される空間（前記凹部１０１Ｂ）には、前記発光素子１０２とともに該発光素子１０２からの発光を反射するリフレクタ１０５が設置されている。このため本実施例による半導体装置１００の発光効率が良好となるように構成されている。
【００３５】
また、前記発光素子１０２は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）１０６上に設置され、当該発光素子１０２は、当該バンプ１０６を介して前記基板１０１の底面を貫通するように形成されるビアプラグ（貫通配線）１０７と電気的に接続されている。
【００３６】
前記ビアプラグ１０７の、前記発光素子１０２が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１０８Ａが形成され、さらに当該接続層１０８Ａに半田バンプ１０８が形成されている。すなわち、前記ビアプラグ１０７が形成されることによって、前記発光素子１０２と、当該発光素子１０２が封止される空間の外側の接続対象とを、容易に接続することが可能になっている。また、前記バンプ１０７と前記ビアプラグ１０７の間にも、例えばＮｉ／Ａｕメッキ層よりなる接続層が形成されていてもよいが、本図では図示を省略している。
【００３７】
また、前記リフレクタ１０５は、前記基板１０１を貫通するビアプラグ（放熱配線）１１０に接続されているため、当該リフレクタ１０５の放熱性が良好になっている。この場合、当該ビアプラグ１１０は、前記ビアプラグ１０７と同様の構造で構成される。
【００３８】
例えば、前記ビアプラグ１１０は、バンプ（Ａｕスタッドバンプ）１０９を介して前記基板１０１の底面を貫通するように形成される前記ビアプラグ１１０と接続されている。前記ビアプラグ１１０の、前記リフレクタ１０５が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１１１Ａが形成され、さらに当該接続層１１１Ａに半田バンプ１１１が形成されている。この場合、前記リフレクタ１０５は、前記ビアプラグ１１０を介して冷却（放熱）が行われる。また、前記ビアプラグ１１０（前記半田バンプ１１１）が、例えばマザーボードなどに接続されて放熱性が良好となるように構成されるとさらに好適である。
【００３９】
また、前記基板１０１が、例えばＳｉよりなると、前記基板１０１を微細な形状に加工することが容易となり、好ましい。例えば、Ｓｉはセラミックなどの材料に比べて微細加工が容易である特徴を有している。また、前記基板１０１がＳｉよりなると、ガラス（ホウケイ酸ガラス）よりなる前記カバー１０４との間で陽極接合を行うことも可能となる。
【００４０】
また、前記基板１０１の表面は、酸化膜（シリコン酸化膜）１０１Ａが形成され、例えば当該基板１０１と、前記ビアプラグ１０７、１１０との間や、前記バンプ１０６、１０９との間は絶縁されている。
【００４１】
次に、上記の半導体装置１００を製造する製造方法の一例について、図３Ａ〜図３Ｌに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
【００４２】
まず、図３Ａに示す工程において、例えばＳｉよりなる基板１０１をエッチングしてパターニングし、発光素子を設置するための凹部１０１Ｂと、ビアプラグ１０７、１１０を形成するための、基板１０１を貫通するビアホール１０７Ａ，１１０Ａを形成する。
【００４３】
次に、図３Ｂに示す工程において、凹部１０１Ｂの内壁面やビアホール１０７Ａ，１１０Ａの内壁面を含む前記基板１０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）１０１Ａを形成する。
【００４４】
次に、図３Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール１０７Ａ、１１０Ａに、それぞれビアプラグ１０７、１１０を形成する。
【００４５】
次に、図３Ｄに示す工程において、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層１０６Ａ，１０９Ａ，１０８Ａ，１１１Ａを形成する。この場合、接続層１０６Ａ，１０９Ａは、それぞれビアプラグ１０７，１１０の凹部１０１Ｂの側に、接続層１０８Ａ，１１１Ａは、それぞれビアプラグ１０７，１１０の凹部１０１Ｂの反対側に形成される。
【００４６】
次に、図３Ｅに示す工程において、接続層１０６Ａ，１０９Ａ上に、それぞれバンプ（Ａｕスタッドバンプ）１０６，１０９を形成する。なお、本図以降では、接続層１０６Ａ，１０９Ａの図示を省略している。
【００４７】
次に、図３Ｆに示す工程において、凹部１０１Ｂの周囲の凸部１０１Ｃの表面の酸化膜１０１Ａを、例えばマスクエッチにより剥離する。本工程によって酸化膜が剥離された部分には後の工程においてガラスよりなるカバーが接合される。
【００４８】
次に、図３Ｇに示す工程において、例えばＬＥＤよりなる発光素子１０２を、凹部１０１Ｂに設置する。この場合、例えば熱圧着、または超音波接合などを用いて、発光素子１０２とバンプ１０６を電気的に接合し、バンプ１０６を介して発光素子１０２とビアプラグ１０７が電気的に接続されるように構成する。
【００４９】
次に、図３Ｈに示す工程において、例えばＦｅ、Ｎｉ、Ｃｏなどの合金の表面にＡｇまたはＡｌの反射膜が形成されてなるリフレクタ１０５を、凹部１０１Ｂに設置する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ１０５とバンプ１０９を接合し、バンプ１０９を介してリフレクタ１０５とビアプラグ１１０が接続されるように構成する。
【００５０】
次に、図３Ｉに示す工程において、例えばホウケイ酸ガラスよりなる、平板状のカバー１０３に、例えば印刷法により、蛍光体膜１０４をパターニングして形成する。本実施例による半導体装置の製造方法では、上記のように、平板状のカバー１０３に蛍光体膜１０４を形成しているため、例えば印刷法などを用いて、蛍光体膜１０４の膜厚の均一性を良好に形成することができる。そのために半導体装置の発光の強度や発光色の均一性を良好とすることができる。
【００５１】
またこの場合、カバー１０３と基板１０１とが接合される部分には、蛍光体膜１０４を形成せず、カバー１０３と基板１０１が直接接触するように蛍光体膜がパターニングされることが好ましい。
【００５２】
次に、図３Ｊに示す工程において、カバー１０３と基板１０１を、例えば陽極接合により接合し、発光素子１０２を基板１０１上で封止する構造が形成される。この場合、陽極接合は、カバー１０３と基板１０１との間に高電圧を印加し、カバー１０３と基板１０１を昇温して行う。
【００５３】
上記の陽極接合が行われると、基板を構成するＳｉと、カバーを構成するガラス中の酸素が結合し、接合力が良好で安定した接合が行われる。また、樹脂材料を用いた接合と異なり、発光素子が封止される空間を汚染するようなガス、不純物などが殆ど発生することがないことが特徴である。
【００５４】
次に、図３Ｋに示す工程において、接続層１０８Ａ，１１１Ａにそれぞれ半田バンプ１０８，１１１を形成する。
【００５５】
次に、図３Ｌに示す工程において、基板１０１とカバー１０３をダイシングにより切断し、個片化することで、先に説明した半導体装置１００を形成することができる。
【実施例２】
【００５６】
また、本発明による半導体装置は、実施例１に記載した構造に限定されず、例えば以下に説明するように、様々に構成することが可能である。
【００５７】
図４は、本発明の実施例２による半導体装置２００を模式的に示した断面図である。図２を参照するに、前記半導体装置２００は、例えばＳｉよりなる基板２０１に、例えばＬＥＤよりなる発光素子２０２が実装されてなる半導体装置である。また、前記発光素子２０２上には光透過性の、例えばガラスよりなる平板状のカバー２０３が設置され、当該カバー２０３には蛍光体膜２０４が形成されている。
【００５８】
この場合、本実施例による、基板２０１、発光素子２０２、カバー２０３、および蛍光体膜２０４は、実施例１の場合の基板１０１、発光素子１０２、カバー１０３、および蛍光体膜１０４に相当し、本実施例による半導体装置２００は、前記半導体装置１００と同様の効果を有する。
【００５９】
すなわち、前記半導体装置２００では、蛍光体膜または蛍光体を含む樹脂などが直接発光素子（ＬＥＤ）上に塗布されることがないため、前記発光素子２０２の放熱が良好となり、発光素子の発熱による品質低下の影響が抑制されている。
【００６０】
また、前記蛍光体膜２０４が、前記発光素子２０２からの放熱や紫外線の照射などにより劣化する影響が抑制され、半導体装置を高品質とするとともに長寿命化をはかることが可能となっている。
【００６１】
また、本実施例による半導体装置２００では、略平板状の前記カバー２０３に、前記蛍光体膜が、例えば印刷法により形成されているため、蛍光体膜の膜厚の均一性が良好である特徴を有している。すなわち、本実施例による半導体装置では、平板状の前記カバー２０３に前記蛍光体膜２０４を形成しているため、例えば印刷法などを用いて、前記蛍光体膜２０４を膜厚の均一性を良好に形成することができる。さらに、本実施例による半導体装置では、前記発光素子２０２の側面に蛍光体膜を形成する必要がなく、そのために発光の強度や発光色の均一性が良好である特徴を有する。
【００６２】
また、前記発光素子２０２は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）２０６上に設置され、当該発光素子２０２は、当該バンプ２０６を介して前記基板２０１の底面を貫通するように形成されるビアプラグ（貫通配線）２０７と電気的に接続されている。
【００６３】
前記ビアプラグ２０７の、前記発光素子２０２が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層２０８Ａが形成され、さらに当該接続層２０８Ａに半田バンプ２０８が形成されている。すなわち、前記ビアプラグ２０７が形成されることによって、前記発光素子２０２と、当該発光素子２０２が封止される空間の外側の接続対象とを、容易に接続することが可能になっている。また、前記バンプ２０７と前記ビアプラグ２０７の間にも、例えばＮｉ／Ａｕメッキ層よりなる接続層が形成されていてもよいが、本図では図示を省略している。
【００６４】
また、前記基板２０１の表面は、酸化膜（シリコン酸化膜）２０１Ａが形成され、例えば当該基板２０１と、前記ビアプラグ２０７との間や、前記バンプ２０６との間は絶縁されている。
【００６５】
本実施例による半導体装置２００の場合、実施例１の半導体装置１００と以下の点で相違しており、本実施例特有の効果を有している。
【００６６】
本実施例による半導体装置２００は、前記発光素子２０２からの発光を反射するリフレクタ２０５（前記リフレクタ１０５に相当）を有するとともに、当該リフレクタ２０５が、前記基板２０１および前記カバー２０３とともに、前記発光素子２０２を封止する封止空間２０１Ｂを画成している。
【００６７】
この場合、前記リフレクタ２０５の一端は、前記基板２０１上に形成された、例えばＡｕよりなる接合層２１０により当該基板１０１に接合される。また、前記リフレクタ２０５の他の一端は、例えばＡｕよりなる接合層２０９により、前記カバー２０３に接合されている。すなわち、前記リフレクタ２０５が、前記基板１０１、および前記カバー２０３の双方と接合されることで、前記発光素子２０２が封止される前記封止空間２０１Ｂが形成されている。
【００６８】
このため、前記封止空間２０１Ｂを、例えば減圧状態としたり、または不活性ガスで満たすことが可能となり、前記発光素子２０２の品質の維持と長寿命化を図ることが可能となっている。
【００６９】
また、前記基板２０１に、実施例１に記載したビアプラグ１１０に相当する放熱配線を形成し、前記リフレクタ２０５に接続することで、当該リフレクタ２０５の放熱性が良好となる構造（実施例１と同様の構造）としてもよい。
【００７０】
本実施例による半導体装置２００では、前記基板２０１の構造（形状）が前記基板１０１に比べて単純であり、当該基板２０１の加工が容易となる特徴を有している。また、リフレクタが外気に曝される構造であるため、前記半導体装置１００と比べるとさらに放熱性が良好であるメリットがある。
【００７１】
次に、上記の半導体装置２００を製造する製造方法の一例について、図５Ａ〜図５Ｍに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
【００７２】
まず、図５Ａに示す工程において、例えばＳｉよりなる基板２０１をエッチングしてパターニングし、ビアプラグ２０７を形成するための、基板２０１を貫通するビアホール２０７Ａを形成する。
【００７３】
次に、図５Ｂに示す工程において、ビアホール２０７Ａの内壁面を含む基板２０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）２０１Ａを形成する。
【００７４】
次に、図５Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール２０７Ａにビアプラグ２０７を形成する。
【００７５】
次に、図５Ｄに示す工程において、ビアプラグ２０７に対して、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層２０６Ａ，２０８Ａを形成する。この場合、ビアプラグ２０７に対して、接続層２０６Ａは後の工程で発光素子が実装される第１の側に、接続層２０８Ａは当該第１の側の反対側の第２の側に形成される。また、基板２０１の第１の側には、後の工程においてリフレクタを接合するための、例えばＡｕよりなる接合層２１０をスパッタリング法またはメッキ法などにより、形成する。なお、本図以降では、接続層２０６Ａ，２０９Ａの図示を省略している。
【００７６】
次に、図５Ｅに示す工程において、前記接続層２０６Ａ上に、バンプ（Ａｕスタッドバンプ）２０６を形成する。
【００７７】
次に、図５Ｆに示す工程において、例えばＬＥＤよりなる発光素子２０２を、基板２０１上に設置する。この場合、例えば熱圧着、または超音波接合などを用いて、発光素子２０２とバンプ２０６を電気的に接合し、バンプ２０６を介して発光素子２０２とビアプラグ２０７が電気的に接続されるように構成する。
【００７８】
次に、図５Ｇに示す工程において、基板２０１をダイシングにより切断し、発光素子２０２が実装された基板２０１を個片化する。
【００７９】
次に、図５Ｈに示す工程において、例えばホウケイ酸ガラスよりなる、平板状のカバー２０３に、例えば印刷法により、蛍光体膜２０４をパターニングして形成する。本実施例による半導体装置の製造方法では、上記のように、平板状のカバー２０３に蛍光体膜２０４を形成しているため、例えば印刷法などを用いて、蛍光体膜２０４の膜厚の均一性を良好に形成することができる。そのために半導体装置の発光の強度や発光色の均一性を良好とすることができる。
【００８０】
次に、図５Ｉに示す工程において、カバー２０３に対して、後の工程においてリフレクタ２０９が接合されるための、例えばＡｕよりなる接合層２０９を、例えばスパッタリング法により、形成する。
【００８１】
次に、図５Ｊに示す工程において、例えばＦｅ、Ｎｉ、Ｃｏなどの合金の表面にＡｇまたはＡｌの反射膜が形成されてなるリフレクタ２０５を、接合層２０９に接合する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ２０５と接合層２０９を接合する。
【００８２】
次に、図５Ｋに示す工程において、カバー２０３に接合されたリフレクタ２０５と、発光素子２０２が実装された基板２０１とを接合する。この場合、例えば熱圧着、または超音波接合などを用いて、リフレクタ２０５と接合層２１０を接合する。このようにして、発光素子２０２が封止される封止空間２０１Ｂが形成され、基板２０１上で発光素子２０２が封止される。
【００８３】
次に、図５Ｌに示す工程において、接続層２０８Ａに半田バンプ２０８を形成する。
【００８４】
次に、図５Ｍに示す工程において、カバー２０３をダイシングにより切断し、個片化することで、先に説明した半導体装置２００を形成することができる。
【００８５】
本実施例より製造される半導体装置２００は、基板２０１の構造（形状）が前記基板１０１に比べて単純であるとともに、リフレクタが外気に曝される構造であるため、半導体装置１００と比べるとさらに放熱性が良好である特徴を有している。
【００８６】
また、上記の実施例では、発光素子がおもにＬＥＤの場合を例にとって説明したが、これに限定されるものではなく、他の発光素子についても本発明を適用可能であることは明らかである。また、発光素子を受光素子に置き換えて本発明を適用することも可能であり、この場合にはカバー１０３，２０３に形成される膜を、例えばフィルタとすることが可能である。
【００８７】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００８８】
本発明によれば、発光素子を実装した半導体装置であって、当該発光素子の発熱による品質低下の影響を抑制するとともに発光のばらつきを抑制した高品質の半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００８９】
【図１】従来の半導体装置を示す図である。
【図２】実施例１による半導体装置を示す図である。
【図３Ａ】図２の半導体装置の製造方法を示す図（その１）である。
【図３Ｂ】図２の半導体装置の製造方法を示す図（その２）である。
【図３Ｃ】図２の半導体装置の製造方法を示す図（その３）である。
【図３Ｄ】図２の半導体装置の製造方法を示す図（その４）である。
【図３Ｅ】図２の半導体装置の製造方法を示す図（その５）である。
【図３Ｆ】図２の半導体装置の製造方法を示す図（その６）である。
【図３Ｇ】図２の半導体装置の製造方法を示す図（その７）である。
【図３Ｈ】図２の半導体装置の製造方法を示す図（その８）である。
【図３Ｉ】図２の半導体装置の製造方法を示す図（その９）である。
【図３Ｊ】図２の半導体装置の製造方法を示す図（その１０）である。
【図３Ｋ】図２の半導体装置の製造方法を示す図（その１１）である。
【図３Ｌ】図２の半導体装置の製造方法を示す図（その１２）である。
【図４】実施例２による半導体装置を示す図である。
【図５Ａ】図４の半導体装置の製造方法を示す図（その１）である。
【図５Ｂ】図４の半導体装置の製造方法を示す図（その２）である。
【図５Ｃ】図４の半導体装置の製造方法を示す図（その３）である。
【図５Ｄ】図４の半導体装置の製造方法を示す図（その４）である。
【図５Ｅ】図４の半導体装置の製造方法を示す図（その５）である。
【図５Ｆ】図４の半導体装置の製造方法を示す図（その６）である。
【図５Ｇ】図４の半導体装置の製造方法を示す図（その７）である。
【図５Ｈ】図４の半導体装置の製造方法を示す図（その８）である。
【図５Ｉ】図４の半導体装置の製造方法を示す図（その９）である。
【図５Ｊ】図４の半導体装置の製造方法を示す図（その１０）である。
【図５Ｋ】図４の半導体装置の製造方法を示す図（その１１）である。
【図５Ｌ】図４の半導体装置の製造方法を示す図（その１２）である。
【図５Ｍ】図４の半導体装置の製造方法を示す図（その１３）である。
【符号の説明】
【００９０】
１００，２００  半導体装置
１０１，２０１  基板
１０２，２０２  発光素子
１０３，２０３  カバー
１０４，２０４  蛍光体膜
１０５，２０５  リフレクタ
１０６，１０８，１０９，１１１，２０６，２０８  バンプ
１０６Ａ，１０９Ａ，１０８Ａ，１１１Ａ，２０６Ａ，２０８Ａ  接続層
２０９，２１０  接合層
【図１】
0005209177.tif 000002
【図２】
0005209177.tif 000003
【図３Ａ】
0005209177.tif 000004
【図３Ｂ】
0005209177.tif 000005
【図３Ｃ】
0005209177.tif 000006
【図３Ｄ】
0005209177.tif 000007
【図３Ｅ】
0005209177.tif 000008
【図３Ｆ】
0005209177.tif 000009
【図３Ｇ】
0005209177.tif 000010
【図３Ｈ】
0005209177.tif 000011
【図３Ｉ】
0005209177.tif 000012
【図３Ｊ】
0005209177.tif 000013
【図３Ｋ】
0005209177.tif 000014
【図３Ｌ】
0005209177.tif 000015
【図４】
0005209177.tif 000016
【図５Ａ】
0005209177.tif 000017
【図５Ｂ】
0005209177.tif 000018
【図５Ｃ】
0005209177.tif 000019
【図５Ｄ】
0005209177.tif 000020
【図５Ｅ】
0005209177.tif 000021
【図５Ｆ】
0005209177.tif 000022
【図５Ｇ】
0005209177.tif 000023
【図５Ｈ】
0005209177.tif 000024
【図５Ｉ】
0005209177.tif 000025
【図５Ｊ】
0005209177.tif 000026
【図５Ｋ】
0005209177.tif 000027
【図５Ｌ】
0005209177.tif 000028
【図５Ｍ】
0005209177.tif 000029