(57)【特許請求の範囲】
【請求項１】
変調した光を対象物に照射する光源と、
前記光源に駆動信号を与える駆動回路と、
前記駆動信号に同期した検出用ゲート信号が与えられる第１及び第２ゲート電極、及び、当該対象物で反射された光の入射に応答して発生したキャリアが、前記第１及び第２ゲート電極に交互に検出用ゲート信号を印加することで、時分割で振り分けられる第１及び第２半導体領域を備えた測距センサと、
前記測距センサの前記第１及び第２半導体領域から読み出された距離情報を示す信号から、前記対象物までの距離を演算する演算手段と、
を備えた測距装置において、
前記第１及び第２半導体領域に前記振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、前記判定手段が示す場合には、それぞれの前記キャパシタの入力側端子を、前記入力側端子に電流が流れるように設定されて前記キャパシタの蓄積電荷量を減少可能な一定電位に接続する接続手段と、
を備える、
ことを特徴とする測距装置。
【請求項２】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、
前記節点電位の変動に応じて、複数の前記スイッチがＯＮする、
ことを特徴とする請求項１に記載の測距装置。
【請求項３】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、
それぞれの前記キャパシタの入力側端子と前記トランジスタの一端との間の電圧が、前記トランジスタの動作閾値を超えた場合に、前記トランジスタが導通し、前記トランジスタの一端の節点電位が変動し、
前記節点電位の変動に応じて、複数の前記スイッチがＯＮする、
ことを特徴とする請求項１に記載の測距装置。
【請求項４】
それぞれの前記キャパシタは、前記対象物からの反射された光が入射する半導体基板内に形成されている、
ことを特徴とする請求項３に記載の測距装置。
【請求項５】
それぞれの前記キャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、
それぞれの前記出力トランジスタから、それぞれの前記キャパシタに蓄積された電荷量が読み出され、
前記出力トランジスタは、前記半導体基板内に形成されている、
ことを特徴とする請求項４に記載の測距装置。
【請求項６】
前記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、
前記分圧抵抗の抵抗接続点の電位が前記基準値を超えた場合に、前記一端の節点電位が変動する、
ことを特徴とする請求項２に記載の測距装置。
【請求項７】
複数の前記スイッチと、それぞれの前記キャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、
前記スイッチをＯＮする期間は、第１期間及び第２期間を含み、
前記スイッチ交換手段は、
第１期間では、
第１の前記スイッチと第１の前記キャパシタを接続し、
第２の前記スイッチと第２の前記キャパシタを接続し、
第２期間では、
第１の前記スイッチと第２の前記キャパシタを接続し、
第２の前記スイッチと第１の前記キャパシタを接続する、ことを特徴とする請求項２乃至６のいずれか１項に記載の測距装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測距装置に関する。
【背景技術】
【０００２】
特許文献１に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献１に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の２つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【０００３】
特許文献２に記載の測距装置も、特許文献１と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献２に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【０００４】
特許文献３に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【０００５】
特許文献４に記載の測距装置は、位相差を有する２つの検出信号のうちのいずれか一方が飽和した場合に、画素をリセットしている。
【特許文献１】特開２００６−８４４３０号公報
【特許文献２】米国特許出願公開２００６／０１７６４６７号明細書
【特許文献３】米国特許６，９１９，５４９号明細書
【特許文献４】米国特許７，１５７，６８５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、いずれの文献においても、信号電荷の飽和は抑制されているが、距離情報の検出精度は十分ではない。特に、特許文献４では、距離情報となる差分信号もリセットしており、飽和抑制を行う代わりに距離情報の検出精度が低くなるとうい問題がある。
【０００７】
本発明は、このような課題に鑑みてなされたものであり、出力飽和を抑制しつつ、正確な測距が可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に照射する光源と、前記光源に駆動信号を与える駆動回路と、前記駆動信号に同期した検出用ゲート信号が与えられる第１及び第２ゲート電極、及び、当該対象物で反射された光の入射に応答して発生したキャリアが、前記第１及び第２ゲート電極に交互に検出用ゲート信号を印加することで、時分割で振り分けられる第１及び第２半導体領域を備えた測距センサと、前記測距センサの前記第１及び第２半導体領域から読み出された距離情報を示す信号から、前記対象物までの距離を演算する演算手段と、を備えた測距装置において、前記第１及び第２半導体領域に振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、判定手段が示す場合には、それぞれのキャパシタの入力側端子を、前記入力側端子に電流が流れるように設定されて前記キャパシタの蓄積電荷量を減少可能な一定電位に接続する接続手段と、を備えることを特徴とする。
【０００９】
本発明に係る測距装置によれば、各キャパシタに蓄積された電荷量は、対象物までの距離に依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値が閾値を超えた場合に、接続手段が、キャパシタの入力側端子を一定電位に接続することで、蓄積電荷量を減少させ、キャパシタの飽和を抑制することができる。即ち、キャパシタの入力側端子を一定電位に接続することで、一定電流を注入して、蓄積電荷量の内の外光による成分をキャンセルすることができる。ここで、キャパシタを一定電位に接続しても、キャパシタ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタ内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタに蓄積される電荷のＳ／Ｎ比は向上するため、正確な測距が可能となる。
【００１０】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、上記値が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【００１１】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、節点電位の変動に応じて、複数の前記スイッチがＯＮすることが好ましい。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じることとする。
【００１２】
キャパシタの出力が基準値を超えた場合には、それぞれのスイッチがＯＮするため、キャパシタの入力側端子が一定電位に接続され、上述の作用を奏することができる。
【００１３】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、それぞれのキャパシタの入力側端子とトランジスタの一端との間の電圧が、トランジスタの動作閾値を超えた場合に、トランジスタが導通し、トランジスタの一端の節点電位が変動し、節点電位の変動に応じて、複数のスイッチがＯＮすることが好ましい。
【００１４】
すなわち、トランジスタの動作閾値を、比較の基準値として用いることで、キャパシタに蓄積されたキャリアの電荷量に対応する値の外光による変動を検知することができ、トランジスタの一端の節点電位によって、複数のスイッチをＯＮさせることができる。この場合も、上記と同様に作用する。
【００１５】
また、それぞれのキャパシタは、対象物からの反射された光が入射する半導体基板内に形成されていることとしてもよい。半導体基板内にキャパシタを形成することにより、後段の回路構成を簡単にすることができる。
【００１６】
また、この場合、それぞれのキャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、それぞれの出力トランジスタから、それぞれのキャパシタに蓄積された電荷量が読み出され、出力トランジスタは、半導体基板内に形成されていることとすることも可能である。
【００１７】
キャパシタと共に出力トランジスタを半導体基板内に形成することで、半導体基板内で発生したキャリアによる信号を増幅することができるため、出力の劣化を抑制し、光感応領域を含む画素をＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）として機能させることができる。
【００１８】
また、上記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、分圧抵抗の抵抗接続点の電位が基準値を超えた場合に、一端の節点電位が変動することとしてもよい。すなわち、分圧抵抗によって、キャパシタの出力側端子の電位が平均化されるため、全体として外光が強い場合にはスイッチがＯＮすることになる。すなわち、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【００１９】
なお、本発明に係る測距装置は、複数のスイッチと、それぞれのキャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、スイッチをＯＮする期間は、第１期間及び第２期間を含み、スイッチ交換手段は、第１期間では、第１のスイッチと第１のキャパシタを接続し、第２のスイッチと第２のキャパシタを接続し、第２期間では、第１のスイッチと第２のキャパシタを接続し、第２のスイッチと第１のキャパシタを接続することが好ましい。
【００２０】
すなわち、スイッチはトランジスタから構成されるが、接続関係を入れ替えることで、このスイッチの特性の違いによるキャパシタへの入力電位の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。
【発明の効果】
【００２１】
本発明に係る測距装置によれば、出力飽和を抑制しつつ正確な測距を行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００２３】
図１は測距装置の構成を示す説明図である。
【００２４】
本例の測距センサ１は、裏面入射型測距センサであるとするが、表面入射型測距センサとすることもできる。この測距装置は、測距センサ１と、近赤外光を出射する光源３と、光源３にパルス駆動信号ＳＰを与える駆動回路４と、裏面入射型測距センサ１の各画素に含まれる第１及び第２ゲート電極（ＴＸ１，ＴＸ２：図５参照）に、パルス駆動信号ＳＰに同期した検出用ゲート信号ＳＬ，ＳＲを与える制御回路２と、測距センサ１の第１及び第２半導体領域（ＦＤ１，ＦＤ２：図５参照）から読み出された距離情報を示す信号ｄ’（ｍ，ｎ）から、歩行者などの対象物Ｈまでの距離を演算する演算回路（演算手段）５を備えている。測距センサ１から対象物Ｈまでの水平方向Ｄの距離をｄとする。本例はパルス状の駆動信号で光の変調を行った例を主として説明するが、駆動信号はパルス状に限らず、正弦波状でもよい。
【００２５】
制御回路２は、パルス駆動信号ＳＰを駆動回路４のスイッチ４ｂに入力している。ＬＥＤ又はレーザダイオードからなる投光用の光源３は、スイッチ４ｂを介して電源４ａに接続されている。したがって、スイッチ４ｂにパルス駆動信号ＳＰが入力されると、パルス駆動信号ＳＰと同じ波形の駆動電流が光源３に供給され、光源３からは測距用のプローブ光としてのパルス光ＬＰが出力される。
【００２６】
パルス光ＬＰが対象物Ｈに照射されると、対象物Ｈによってパルス光が反射され、パルス光ＬＤとして、裏面入射型測距センサ１に入射して、パルス検出信号ＳＤを出力する。パルス検出信号ＳＤはパルス光ＬＤの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光ＬＤに一致するが、距離ｄに応じた分だけパルス光ＬＰに対して位相が遅延している。
【００２７】
測距センサ１は、配線基板１０上に固定されており、配線基板１０上の配線を介して、距離情報を有する信号ｄ’（ｍ，ｎ）が各画素から出力される。
【００２８】
パルス駆動信号ＳＰの波形は、周期Ｔの方形波であり、ハイレベルを「１」、ローレベルを「０」とすると、その電圧Ｖ（ｔ）は以下の式で与えられる。
・パルス駆動信号ＳＰ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２９】
検出用ゲート信号ＳＬ、ＳＲの波形は、周期Ｔの方形波であり、その電圧Ｖ（ｔ）は以下の式で与えられる。
・検出用ゲート信号ＳＬ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
・検出用ゲート信号ＳＲ（＝ＳＬの反転）：
・Ｖ（ｔ）＝０（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝１（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００３０】
上記パルス信号ＳＰ，ＳＬ、ＳＲ、ＳＤは、全てパルス周期２×ＴＰを有していることとする。検出用ゲート信号ＳＬ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ１、検出用ゲート信号ＳＲ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ２とする。
【００３１】
測距センサ１における一方の検出用ゲート信号ＳＬとパルス検出信号ＳＤの位相差は、他方の検出用ゲート信号ＳＲとパルス検出信号ＳＤが「１」の時の重複期間において、裏面入射型測距センサ１において発生した電荷量Ｑ２に比例する。すなわち、電荷量Ｑ２は、検出用ゲート信号ＳＲとパルス検出信号ＳＤの論理積が「１」である期間において発生した電荷量である。１画素内において発生する全電荷量をＱ１＋Ｑ２とし、駆動信号ＳＰの半周期のパルス幅をＴＰとすると、Δｔ＝ＴＰ×Ｑ２／（Ｑ１＋Ｑ２）の期間だけ、駆動信号ＳＰに対してパルス検出信号ＳＤが遅れていることになる。
【００３２】
１つのパルス光の飛行時間Δｔは、対象物までの距離をｄ、光速をｃとすると、Δｔ＝２ｄ／ｃで与えられるため、特定の画素からの距離情報を有する信号ｄ’として２つの電荷量（Ｑ１，Ｑ２）が出力されると、演算回路５は、入力された電荷量Ｑ１，Ｑ２と、予め判明している半周期パルス幅ＴＰに基づいて、対象物Ｈまでの距離ｄ＝（ｃ×Δｔ）／２＝ｃ×ＴＰ×Ｑ２／（２×（Ｑ１＋Ｑ２））を演算する。
【００３３】
上述のように、電荷量Ｑ１、Ｑ２を分離して読み出せば、演算回路５は、距離ｄを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Ｑ１，Ｑ２として出力することができる。
【００３４】
また、電荷量Ｑ１，Ｑ２の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Ｈまでの距離に対応しており、演算回路５は、この位相差に応じて対象物Ｈまで距離を演算している。上述のように、位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【００３５】
このように、演算回路５は、それぞれ読み出された電荷Ｑ１（Ｑ２）の全体電荷量（Ｑ１＋Ｑ２）に対する比率に基づいて、対象物Ｈまでの距離を演算している。対象物Ｈまでの距離は、このような比率に依存するため、演算回路５は、かかる比率に基づいて距離を演算することができる。上記では、１８０度の位相差で２つのゲート電極ＴＸ１，ＴＸ２（図５参照）を駆動した場合の例を説明した。
【００３６】
なお、フォトゲート電極ＰＧ（図５）の横方向の両端に位置する半導体領域ＦＤ１，ＦＤ２から電荷量Ｑ１，Ｑ２が出力されるが、この他にフォトゲート電極ＰＧに対して縦方向の両端に位置する半導体領域から電荷量Ｑ３，Ｑ４を出力させることもできる。この場合の縦方向の構造は、横方向の構造と同一とする。
【００３７】
この場合、９０度毎の位相差で上記４つのゲート電極を駆動し、各半導体領域から、Ｑ１，Ｑ２，Ｑ３，Ｑ４を出力する。この場合、距離ｄ＝Φ×ｃ／２×２πｆで与えられる。なお、駆動信号が正弦波状の場合には、ｆは駆動信号ＳＰの繰り返し周波数であり、位相Φ＝−ａｒｃｔａｎ（（Ｑ２−Ｑ４）／（Ｑ１−Ｑ３））で与えられる。
【００３８】
図２は測距センサ１の平面図である。
【００３９】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【００４０】
図３は図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【００４１】
測距センサ１には、光入射面１ＢＫからパルス光ＬＤが入射する。裏面入射型測距センサ１の光入射面１ＢＫとは逆側の表面１ＦＴは、接着領域ＡＤを介して配線基板１０に接続されている。接着領域ＡＤは、バンプなどの接着部材を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ１を構成する半導体基板１Ａは、補強用のフレーム部Ｆと、フレーム部Ｆよりも薄い薄板部ＴＦを有しており、これらは一体化している。薄板部ＴＦの厚さは、１０μｍ以上１００μｍ以下である。本例のフレーム部Ｆの厚さは２００μｍ以上６００μｍ以下である。
【００４２】
図４は変形例に係る測距センサの断面図である。
【００４３】
この測距センサは、図３に示したものと半導体基板１Ａの形状のみが異なり、他の構成は同一である。半導体基板１Ａは、ストライプ状又は格子状に形成された補強部ＡＦを更に有しており、補強部ＡＦの間に薄板部ＴＦが形成され、これらは一体化している。本例の補強部ＡＦの厚みは、フレーム部ＡＦの厚さと同じであり、２００μｍ以上６００μｍ以下である。薄板部ＴＦには前述の各画素が形成されている。薄板部ＴＦはＫＯＨ等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは１μｍ以下である。
【００４４】
図５は、図３又は図４に示した測距センサの領域Ｖの拡大図である。
【００４５】
裏面入射型測距センサ１は、反射防止膜１Ｄが設けられる光入射面及び光入射面とは逆側の表面を有するＰ型の半導体基板１Ａと、この表面上において絶縁層１Ｅを介して設けられたフォトゲート電極ＰＧと、この表面上において絶縁層１Ｅを介しフォトゲート電極ＰＧに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２とを備えている。反射防止膜１Ｄの材料は、ＳｉＯ２またはＳｉＮ（窒化シリコン）である。
【００４６】
ゲート電極ＴＸ１の外側の半導体基板（エピタキシャル層）１Ａ内の領域には、基板の表面側から高濃度のＮ型不純物が添加されており、Ｎ型の半導体領域ＦＤ１からなるフローティング・ディフュージョン領域が形成されている。ゲート電極ＴＸ２の外側の半導体基板１Ａ内の領域には、基板表面側から高濃度のＮ型不純物が添加されており、Ｎ型の半導体領域ＦＤ２からなるフローティング・ディフュージョン領域が形成されている。半導体領域ＦＤ１，ＦＤ２は、ゲート電極ＴＸ１，ＴＸ２をそれぞれ含む電界効果トランジスタのドレインを構成している。なお、フォトゲート電極ＰＧには、若干の直流正電位が印加される。
【００４７】
半導体基板１Ａに反射防止膜１Ｄを介して対象物からの反射光が入射すると、半導体基板１Ａ内のフォトゲート電極ＰＧの直下の領域でキャリアが発生する。ゲート電極ＴＸ１，ＴＸ２に交互に高電位を与える（検出用ゲート信号ＳＬ，ＳＲを印加する）と、基板内において発生したキャリアが、交互に半導体領域ＦＤ１，ＦＤ２内に流れ込む。この際、半導体基板１Ａ内にはフリンジング電界が形成されている。絶縁層１Ｅを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層１Ｅの厚みは、５０〜５０００ｎｍである。
【００４８】
半導体領域ＦＤ１，ＦＤ２には、電極１８ａ、２１ａが接触しており、接着層ＡＤ内に埋め込まれた内部配線を介して、上記配線基板１０を構成する半導体基板１０Ａの表面に形成された電極配線１８ｇ，２１ｇに電気的に接続されている。なお、ゲート電極ＴＸ１，ＰＧ，ＴＸ２は、それぞれ、接着層ＡＤ内に埋め込まれた内部配線を介して、半導体基板１０Ａの表面に形成された電極配線１２ｇ，１３ｇ，１４ｇに電気的に接続されている。なお、半導体基板１Ａの電位をグランド電位などの基準電位に接続するため、半導体基板１Ａ内の適当な位置にバックゲート電極が設けられているが、基板内の厚み方向に貫通する貫通電極を設け、これをグランド電位に接続してもよい。
【００４９】
図６は、配線基板１０内の回路を示す回路図である。制御回路２からの出力を利用して、光源３と電源４ａをパルス駆動信号ＳＰが入力するスイッチ４ｂが接続する駆動回路４の実際の構成を同時に示してある。なお、同図では、フォトゲート電極ＰＧ、ゲート電極ＴＸ１，ＴＸ２は、それぞれの電界効果トランジスタのゲート電極として示されており、説明の便宜上、トランジスタはそのゲート電極と同一の符号を用いることとする。
【００５０】
光の入射によってフォトゲート電極ＰＧの直下で発生したキャリアは、ゲート電極ＴＸ１に高電位が印加されている場合には、電極配線１８ｇを介して、チャージアンプＣＡ１の入力端子である節点Ｐ１に流れ込む。チャージアンプＣＡ１がリセットされているものとすると、短絡スイッチＳＷ１を切断しておくことにより、チャージアンプＣＡ１の入出力端子間に接続されたキャパシタＣ１ｂに、節点Ｐ１に流れ込んだキャリアが蓄積される。ゲート電極ＴＸ１は、繰り返し高電位が与えられるので、キャパシタＣ１ｂに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプＣＡ１の出力電圧が上昇する。チャージアンプＣＡ１の出力端子である節点Ｐ２の電位が、閾値Ｖｔｈを超えた場合には、比較器ＣＯＭＰ１の出力ＶＣＯＭＰ１がハイレベルとなり、比較器ＣＯＭＰ１の出力は、トランジスタＱｃのゲート（制御端子）に入力される。
【００５１】
同様に、光の入射によってフォトゲート電極ＰＧの直下で発生したキャリアは、ゲート電極ＴＸ２に高電位が印加されている場合には、電極配線２１ｇを介して、チャージアンプＣＡ２の入力端子である節点Ｐ３に流れ込む。チャージアンプＣＡ２がリセットされているものとすると、短絡スイッチＳＷ２を切断しておくことにより、チャージアンプＣＡ２の入出力端子間に接続されたキャパシタＣ２ｂに、節点Ｐ３に流れ込んだキャリアが蓄積される。ゲート電極ＴＸ２は、繰り返し高電位が与えられるので、キャパシタＣ２ｂに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプＣＡ２の出力電圧が上昇する。チャージアンプＣＡ２の出力端子である節点Ｐ４の電位が、閾値Ｖｔｈを超えた場合には、比較器ＣＯＭＰ２の出力ＶＣＯＭＰ２がハイレベルとなり、比較器ＣＯＭＰ１の出力は、トランジスタＱｄのゲート（制御端子）に入力される。
【００５２】
ＮＭＯＳトランジスタＱｃ，Ｑｄのソースはグランド電位に接続されており、ドレインは節点を介して高電位Ｖ＋に接続されている。ＮＭＯＳトランジスタＱｃ又はＮＭＯＳトランジスタＱｄのゲートにハイレベルが印加されると、ソース／ドレイン間にＮ型チャネルが形成され、高電位側の節点Ｐ６とグランド電位が接続される。節点Ｐ６の電位は高電位から低電位に変動する。
【００５３】
節点Ｐ６と高電位Ｖ＋との間には、ＰＭＯＳトランジスタＱｅが介在しており、そのゲートは節点Ｐ６に接続されている。また、チャージアンプＣＡ１，ＣＡ２の入力側節点Ｐ１，Ｐ３と高電位ＶＡとの間には、それぞれＰＭＯＳトランジスタＱａ，Ｑｂが介在している。節点Ｐ６の電位が低下すると、スイッチとしてのトランジスタＱａ，ＱｂがＯＮし、電位ＶＡから等しい電流が節点Ｐ１，Ｐ３に向けて流れる。キャパシタＣ１ｂ，Ｃ２ｂの入力側には負電荷が蓄積されているので、流れ込んだ正電荷によってキャパシタＣ１ｂ，Ｃ２ｂの蓄積電荷量は減少する。この場合、チャージアンプＣＡ１，ＣＡ２の出力電圧ＶＯＵＴ１，ＶＯＵＴ２は低下するため、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力はローレベルとなり、トランジスタＱｃを介したフィードバック制御が停止し、スイッチとしてのトランジスタＱａ，Ｑｂが共にＯＦＦする。キャパシタＣ１ｂ，Ｃ２ｂの入力側は、チャージアンプＣＡ１，ＣＡ２の仮想接地により、高電位ＶＢに保たれているため、トランジスタＱａ，ＱｂがＯＮになっている間、２つのキャパシタに同じ電流値で同じ時間だけ電流が流れて、同じだけの正電荷が流れ込むことになる。
【００５４】
トランジスタＴＸ１，ＴＸ２に相補的な検出用ゲート信号ＳＬ，ＳＲを印加し、キャパシタＣ１ｂ、Ｃ２ｂの蓄積電荷量を徐々に増加させつつ、上記のようにフィードバック制御を行うと、キャパシタＣ１ｂ、Ｃ２ｂの飽和を抑制することができる。すなわち、キャパシタＣ１ｂ、Ｃ２ｂに蓄積される電荷量を十分に累積させ、累積後の所定のタイミングで出力ＶＯＵＴ１，ＶＯＵＴ２を読み出すことができる。出力ＶＯＵＴ１，ＶＯＵＴ２は電荷量Ｑ１，Ｑ２に対応するものであり、対象物までの距離を演算することができる値である。
【００５５】
出力を読み出した後、キャパシタＣ１ｂ，Ｃ２ｂ間に介在する短絡スイッチＳＷ１，ＳＷ２をＯＮし、キャパシタＣ１ｂ，Ｃ２ｂに蓄積された電荷を放電し、リセットを行う。
【００５６】
なお、図６のＶＩＩで示す比較器ＣＯＭＰ１とトランジスタＱｃから構成される比較部は、差動回路を用いて構成することができる。
【００５７】
図７は、このような比較部の構成を示す回路図である。
【００５８】
グランド電位と節点Ｐ６との間にはＮＭＯＳトランジスタＱＡが介在しており、ＮＭＯＳトランジスタＱＡのソースは電流源ＩＳを介してグランド電位に接続されている。高電位Ｖ＋とグランド電位との間にはＮＭＯＳトランジスタＱＢが介在しており、ＮＭＯＳトランジスタＱＢのソースは電流源ＩＳを介してグランドに接続されている。トランジスタＱＢのゲートには基準値となる閾値電圧Ｖｔｈが入力されており、トランジスタＱＡのゲートに入力がない場合には、トランジスタＱＢには一定の電流が流れている。
【００５９】
トランジスタＱＡのゲートの入力電圧が上昇し、閾値電圧Ｖｔｈを超えると、トランジスタＱＢを流れる電流が減少し、トランジスタＱＢよりも多くの電流がトランジスタＱＡに流れる。トランジスタＱＡ，ＱＢの利得が十分に大きいものとすると、トランジスタＱＡの入力が閾値電圧Ｖｔｈを超えた場合には、節点Ｐ６の電位が低下し、上記比較器ＣＯＭＰ１及びトランジスタＱｃと同様に動作する。なお、上記比較器ＣＯＭＰ２及びトランジスタＱｄからなる比較部の構成も、図７に示したものと同一構造とすることができる。
【００６０】
以上、説明したように、上記測距装置は、変調した光を対象物Ｈに照射し、対象物Ｈで反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物Ｈまでの距離ｄを求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタＣ１ｂ，Ｃ２ｂと、キャパシタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）のいずれかが、閾値Ｖｔｈを超えたかどうかを判定する判定手段（比較器ＣＯＭＰ１，ＣＯＭＰ２，Ｑｃ，Ｑｄ）と、キャパシタタＣ１ｂ，Ｃ２ｂに蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）のいずれかが、閾値Ｖｔｈを超えた旨を、判定手段が示す場合には、それぞれのキャパシタＣ１ｂ，Ｃ２ｂの入力側端子Ｐ１，Ｐ３を、それぞれのキャパシタＣ１ｂ，Ｃ２ｂの蓄積電荷量が減少するよう、一定電位ＶＡに接続する接続手段（Ｑａ，Ｑｂ）を備えている。
【００６１】
各キャパシタＣ１ｂ，Ｃ２ｂに蓄積された電荷量は、対象物までの距離ｄに依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２）が閾値Ｖｔｈを超えた場合に、スイッチとしてのトランジスタＱａ，Ｑｂが、キャパシタＣ１ｂ，Ｃ２ｂの入力側端子Ｐ１，Ｐ３を一定電位ＶＡに接続することで、蓄積電荷量を減少させ、キャパシタＣ１ｂ，Ｃ２ｂの飽和を抑制することができる。ここで、キャパシタＣ１ｂ，Ｃ２ｂを一定電位ＶＡに接続しても、キャパシタＣ１ｂ，Ｃ２ｂ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタＣ１ｂ，Ｃ２ｂ内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタＣ１ｂ，Ｃ２ｂに蓄積される電荷のＳ／Ｎ比は向上するため、正確な測距が可能となる。
【００６２】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、出力電圧ＶＯＵＴ１，ＶＯＵＴ２が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【００６３】
また、上述の判定手段は、それぞれのキャパシタＣ１ｂ，Ｃ２ｂの出力側の電位が基準値（Ｖｔｈ）を超えた場合に、一端の節点Ｐ６の電位が変動する比較部（比較手段）を有しており、節点電位の変動に応じて、複数のスイッチとしてのトランジスタＱａ，ＱｂがＯＮしている。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じる。キャパシタＣ１ｂ，Ｃ２ｂの出力が基準値を超えた場合には、それぞれのスイッチがＯＮするため、キャパシタＣ１ｂ，Ｃ２ｂの入力側端子Ｐ１，Ｐ３が一定電位ＶＡに接続され、上述の作用を奏することができる。
【００６４】
上述の回路は光感応領域を含む画素をＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）として構成することもできる。
【００６５】
図８は、このように光感応領域を含む画素をＡＰＳとして構成した場合の回路図である。制御回路２からの出力を利用して、光源３と電源４ａをパルス駆動信号ＳＰが入力するスイッチ４ｂが接続する駆動回路４の実際の構成を同時に示してある。
【００６６】
この回路は、節点Ｐ１，Ｐ３と節点Ｐ６の間の回路構成を変更したものである。節点Ｐ１には、スイッチＳＷ１０の一端、キャパシタＣ１０の一端、出力トランジスタＱｘのゲート、比較用のトランジスタＱｃのゲートが接続されており、スイッチＳＷ１０の他端，キャパシタＣ１０の他端、出力トランジスタＱｘのドレインは高電位ＶＢに接続されている。節点Ｐ３には、スイッチＳＷ２０の一端、キャパシタＣ２０の一端、出力トランジスタＱｙのゲート、比較用のトランジスタＱｄのゲートが接続されており、スイッチＳＷ２０の他端，キャパシタＣ２０の他端、出力トランジスタＱｙのドレインは高電位ＶＢに接続されている。
【００６７】
スイッチＳＷ１０，ＳＷ２０をＯＮしてリセットし、節点Ｐ１，Ｐ３の電位を十分に高くした状態で、スイッチＳＷ１０，ＳＷ２０をＯＦＦする。トランジスタＴＸ１，ＴＸ２を交互駆動することで、キャパシタＣ１０，Ｃ２０にキャリアが流れ込むと、キャパシタＣ１０，Ｃ２０の電位が低下し、比較用のＰＭＯＳトランジスタＱｃのゲートに与えられる電位と接点Ｐ６との間の電圧が、トランジスタＱｃ又はＱｄの動作閾値を超えると、トランジスタＱｃ，ＱｄがＯＮとなり、トランジスタＱｃ，Ｑｄのソース側の節点Ｐ６の電位が低下し、スイッチとしてのトランジスタＱａ，ＱｂがＯＮする。これにより、節点Ｐ１，Ｐ３を介して一定電位ＶＡからキャパシタＣ１０，Ｃ２０に正の電荷が流れ込むため、節点Ｐ１，Ｐ３の電位が上昇し、比較用のＰＭＯＳトラジスタＱｃ，Ｑｄが停止し、その上流側の節点Ｐ６の電位が上昇し、スイッチとしてのトランジスタＱａ，ＱｂがＯＦＦする。
【００６８】
なお、キャパシタＣ１０，Ｃ２０内には、上記キャパシタＣ１ｂ，Ｃ２ｂと同様に、測距有効電荷が残留する。トランジスタＱａ，ＱｂのＯＮ／ＯＦＦを複数回繰り返すことで、キャパシタＣ１０，Ｃ２０内に測距有効電荷を累積的に蓄積した後、出力トランジスタＱｘ，Ｑｙのソースに接続されたスイッチＳＷ１１，ＳＷ１２をＯＮし、蓄積電荷量に応じた出力電圧ＶＯＵＴ１，ＶＯＵＴ２を読み出す。
【００６９】
以上のように、本実施形態の判定手段は、それぞれのキャパシタＣ１０，Ｃ２０の入力側端子Ｐ１，Ｐ３に、それぞれの制御端子（ゲート）が接続された複数のトランジスタＱｃ，Ｑｄを有し、それぞれのキャパシタＣ１０，Ｃ２０の入力側端子Ｐ１，Ｐ３とトランジスタＱｃ，Ｑｄの一端（ソース）との間の電圧が、トランジスタＱｃ，Ｑｄの動作閾値（Ｖｇｓ＝Ｖｔｈ）を超えた場合に、トランジスタＱｃ，Ｑｄが導通し、トランジスタＱｃ，Ｑｄの一端の節点Ｐ６の電位が変動し、節点電位の変動に応じて、複数のスイッチとしてのトランジスタＱａ，ＱｂがＯＮしている。
【００７０】
すなわち、トランジスタＱｃ，Ｑｄの動作閾値を、比較の基準値として用いることで、キャパシタＣ１０，Ｃ２０に蓄積されたキャリアの電荷量に対応する値（出力電圧ＶＯＵＴ１，ＶＯＵＴ２を与える節点Ｐ１，Ｐ３の電位）の外光による変動を検知することができ、トランジスタＱｃ，Ｑｄの一端の節点Ｐ６の電位によって、複数のスイッチとしてのトランジスタＱａ，ＱｂをＯＮさせることができる。この場合も、上記と同様に作用し、正電荷がキャパシタＣ１０，Ｃ２０に流れ込む。
【００７１】
なお、本回路はＡＰＳとするため、キャパシタＣ１０，Ｃ２０は半導体基板１Ａ（図２参照）の各画素内に形成されている。半導体基板１Ａ内にキャパシタＣ１０，Ｃ２０を形成することにより、後段の回路構成を簡単にすることができる。なお、複数の出力トランジスタＱｘ，Ｑｙは、それぞれのキャパシタＣ１０，Ｃ２０の入力側端子がそれぞれ接続された制御端子を有しており、それぞれの出力トランジスタＱｘ，Ｑｙから、それぞれのキャパシタＣ１０，Ｃ２０に蓄積された電荷量が読み出されるが、出力トランジスタＱｘ，Ｑｙも、半導体基板１Ａの各画素内に形成されている。
【００７２】
キャパシタＣ１０，Ｃ２０と共に出力トランジスタＱｘ，Ｑｙを半導体基板１Ａ内に形成することで、半導体基板１Ａ内で発生したキャリアによる信号を増幅することができ、出力の劣化を抑制し、光感応領域を含む画素をＡＰＳとして機能させることができる。
【００７３】
図９は、上述の図８の回路におけるリセット直後からの節点Ｐ１，Ｐ３の電位（ａ）と出力電圧ＶＯＵＴ１，ＶＯＵＴ２の電位（ｂ）のタイミングチャートである。節点Ｐ１に節点Ｐ３よりも少し大きな電流が光感応領域から流れ込む状態のシミュレーション結果である。
【００７４】
リセット解除後の節点Ｐ１，Ｐ３の電位φＰ１、φＰ３は高電位ＶＢから低下していくが、トランジスタＱｃ，ＱｄがＯＮとなり、フィードバック回路が働くと節点Ｐ１の電位は増加を始めるが、節点Ｐ３の電位は一定値にとどまることになる。出力電圧ＶＯＵＴ１，ＶＯＵＴ２は、リセット解除後は、同様に低下していくが、トランジスタＱｃ，ＱｄがＯＮとなり、フィードバック回路が働くと実際にはアナログ的な動作となり、以後は差分のみが出力されるようになる。これは、フィードバック回路が働くことにより外光がキャンセルされて、信号光による成分のみが、信号として取り出されるようになることによる。
【００７５】
図１０は、図６に示した実施形態の変形例の回路図である。制御回路２からの出力を利用して、光源３と電源４ａをパルス駆動信号ＳＰが入力するスイッチ４ｂが接続する駆動回路４の実際の構成を同時に示してある。
【００７６】
本例では、チャージアンプＣＡ１，ＣＡ２の出力側の節点Ｐ２，Ｐ４を分圧抵抗を解して接続し、その抵抗接続点を比較器ＣＯＭＰ１の一端に入力したものである。すなわち、本実施形態の比較手段は、それぞれのキャパシタＣ１ｂ，Ｃ２ｂの出力側の節点Ｐ２，Ｐ４間に接続された複数の分圧抵抗Ｒ１，Ｒ２を有しており、分圧抵抗Ｒ１，Ｒ２の抵抗接続点の電位が基準値（Ｖｔｈ）を超えた場合に、ＮＭＯＳトランジスタＱｃの一端の節点Ｐ６の電位が、上記実施形態と同じように変動する。分圧抵抗Ｒ１，Ｒ２の値は同じである。すなわち、分圧抵抗Ｒ１，Ｒ２によって、キャパシタＣ１ｂ，Ｃ２ｂの出力側端子Ｐ２，Ｐ４の電位が平均化されるため、全体として外光が強い場合にはスイッチとしてのトランジスタＱａ，ＱｂがＯＮすることになる。すなわち、この構成によれば、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【００７７】
他の構成は、図６に示したものと同一である。
【００７８】
なお、上述の実施形態において、外光強度を測定する別の光検出素子を設け、閾値Ｖｔｈ又は一定電位ＶＡを、この光検出素子によって検出された外光強度に応じて設定することとしてもよい。
【００７９】
また、トランジスタＱａ，Ｑｂの特性差を相殺するため、節点Ｐ１，Ｐ３とトランジスタＱａ，Ｑｂをタスキ掛けに接続してもよい。
【００８０】
図１１は、節点Ｐ１，Ｐ３とトランジスタＱａ，Ｑｂの接続の変形例を示す回路図である。
【００８１】
この測距装置では、複数のスイッチとしてのトランジスタＱａ，Ｑｂと、それぞれのキャパシタの入力側端子Ｐ１，Ｐ３との間に介在するスイッチ交換手段φａ，φｂを更に備えている。トランジスタＱａ，ＱｂをＯＮする期間は、偶数回のスイッチング期間を含んでいる。すなわち、トランジスタＱａ，ＱｂをＯＮする期間は、第１期間Ｔ１及び第２期間Ｔ２を含んでおり、これらの期間は交互に繰り返される。第１期間Ｔ１と第２期間Ｔ２の大きさは等しい。スイッチ交換手段φａ，φｂを構成するスイッチφａ，φｂは、図示の如く端子Ｐ１，Ｐ３に対して接続されており、スイッチφａ，φｂは交互にＯＮされる。スイッチφａがＯＮされ、スイッチφｂがＯＦＦされた場合には、トランジスタＱａと節点Ｐ１が接続され、トランジスタＱｂと節点Ｐ３が接続される。スイッチφｂがＯＮされ、スイッチφａがＯＦＦされた場合には、トランジスタＱａと節点Ｐ３が接続され、トランジスタＱｂと節点Ｐ１が接続される。
【００８２】
すなわち、スイッチ交換手段は、第１期間Ｔ１では、第１のトランジスタＱａと第１のキャパシタＣ１ｂ（Ｃ１０）を接続し、第２のトランジスタＱｂと第２のキャパシタＣ２ｂ（Ｃ２０）を接続する。第２期間Ｔ２では、第１のトランジスタＱａと第２のキャパシタＣ２ｂ（Ｃ２０）を接続し、第２のトランジスタＱｂと第１のキャパシタＣ１ｂ（Ｃ１０）を接続する。
【００８３】
このように、接続関係を入れ替えることで、このトランジスタの特性の違いによるキャパシタへの入力電流の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。トランジスタの特性の影響は出力電圧ＶＯＵＴ１，ＶＯＵＴ２の差分をとった場合に除去され、出力電圧ＶＯＵＴ１，ＶＯＵＴ２の差分は信号成分の差分に比例することとなる。
【００８４】
図１２は、上述の図１０の回路におけるリセット直後からの出力電圧ＶＯＵＴ１，ＶＯＵＴ２のタイミングチャートである。
【００８５】
上述の出力飽和を抑制する回路を用いない場合、リセット解除後の出力電圧ＶＯＵＴ１，ＶＯＵＴ２は、キャパシタの飽和電荷量に対応した飽和電圧Ｖｓａｔに到達すると、時刻ｔｘにおいて飽和することになるが、上述の回路では、閾値Ｖｔｈに依存する所定値Ｖａに近くなると、直流成分の電荷がキャパシタから除去されるため、時間に対する出力電圧ＶＯＵＴ１，ＶＯＵＴ２の傾きが小さくなり、時間積分を継続することにより、測距有効電荷に依存する出力電圧ＶＯＵＴ１，ＶＯＵＴ２の差分ΔＶ１＋ΔＶ２を拡大することができる。
【００８６】
なお、上述のトランジスタＰＧの代わりに、逆バイアス印加されたフォトダイオードを用いることができる。.
【図面の簡単な説明】
【００８７】
【図１】測距装置の構成を示す説明図である。
【図２】測距センサ１の平面図である。
【図３】図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【図４】変形例に係る測距センサの断面図である。
【図５】図３又は図４に示した測距センサの領域Ｖの拡大図である。
【図６】配線基板１０内の回路を示す回路図である。
【図７】比較部の構成を示す回路図である。
【図８】ＡＰＳを用いた回路図である。
【図９】図８の回路におけるＰ１，Ｐ２の電位、出力電圧ＶＯＵＴ１，ＶＯＵＴ２のタイミングチャートである。
【図１０】図６に示した実施形態の変形例の回路図である。
【図１１】節点Ｐ１，Ｐ３とトランジスタＱａ，Ｑｂの接続の変形例を示す回路図である。
【図１２】図１０の回路における出力電圧ＶＯＵＴ１，ＶＯＵＴ２のタイミングチャートである。
【符号の説明】
【００８８】
ＰＧ・・・フォトゲート電極、ＴＸ１，ＴＸ２・・・ゲート電極、ＣＯＭＰ１，ＣＯＭＰ２・・・比較器、Ｃ１ｂ，Ｃ２ｂ・・・キャパシタ。
【図１】
0005154862.tif 000002
【図２】
0005154862.tif 000003
【図３】
0005154862.tif 000004
【図４】
0005154862.tif 000005
【図５】
0005154862.tif 000006
【図６】
0005154862.tif 000007
【図７】
0005154862.tif 000008
【図８】
0005154862.tif 000009
【図９】
0005154862.tif 000010
【図１０】
0005154862.tif 000011
【図１１】
0005154862.tif 000012
【図１２】
0005154862.tif 000013