(57)【特許請求の範囲】
【請求項１】
予め保存された複数の保存映像パターンと、外部から入力された映像データのパターンとを比較し、前記入力された映像データのパターンと最も類似した保存映像パターンを指示するパターン分析信号を出力し、前記パターン分析信号に応答して、液晶表示装置の複数の極性インバージョンパターンをそれぞれ設定する複数の極性インバージョン信号のうち一つを選択して出力する映像分析部と、
前記映像分析部と接続され、前記映像分析部からの映像データのビット数を増加させて出力するビット変換部と、
前記映像分析部と前記ビット変換部とに接続され、前記映像分析部からの前記パターン分析信号によって、前記複数の保存映像パターンにそれぞれ対応して最適化され、予め保存された複数のディザリングパターンセットのうち一つのディザリングパターンセットを選択し、選択されたディザリングパターンセットに基づいて前記ビット変換部からの映像データをディザリングし、ディザリングされた映像データを出力するディザリング部と、
前記ディザリング部からの前記ディザリングされた映像データを、前記映像分析部からの前記極性インバージョン信号によって正極性または負極性を持つ映像信号に変換して、前記液晶表示装置のデータラインに供給するデータドライバーと、を備え、
前記映像分析部に保存された前記複数の保存映像パターンは、相異する２個の階調が各画素ドット単位で繰り返され、前記各画素ドットは３個のサブ画素で構成された、ドットパターンと、相異する２個の階調が各水平ライン単位で繰返される水平ラインパターンと、相異する２個の階調が垂直２ドット単位で繰り返され、垂直２ドットは垂直方向に接した２個の画素ドットで構成された、垂直２ドットパターンと、相異する２個の階調が垂直ライン単位で繰返される垂直ラインパターンと、 相異する２個の階調が水平２ドット単位で繰り返され、水平２ドットは水平方向に接した２個の画素ドットで構成された、水平２ドットパターンとのうち、少なくとも２個を含むことを特徴とする液晶表示装置の駆動装置。
【請求項２】
前記パターン分析信号が前記垂直２ドットパターンを指示すると、前記映像分析部は、前記極性インバージョン信号で水平２ドットインバージョン信号を選択して出力し、前記ディザリング部は、ディザリングビットが"１"である垂直方向に接した２個の画素と、ディザリングビット"０"である垂直方向に接した２個の画素が、水平方向に繰り返すディザリングパターンを含むディザリングパターンセットを選択し、
前記パターン分析信号が前記水平２ドットパターンを指示すると、前記映像分析部は、前記極性インバージョン信号で垂直２ドットインバージョン信号を選択して出力し、前記ディザリング部は、ディザリングビットが"１"である水平方向に接した２個の画素と、ディザリングビット"０"である水平方向に接した２個の画素が、垂直方向に繰り返すディザリングパターンを含むディザリングパターンセットを選択し、
前記パターン分析信号が前記水平ラインパターンを指示すると、前記映像分析部は、前記極性インバージョン信号で垂直ラインインバージョン信号、または、スクエアインバージョン信号を選択して出力し、前記ディザリング部は、ディザリングビットが"１"である垂直方向に接した２個の画素と、ディザリングビット"０"である垂直方向に接した２個の画素が、水平方向に繰返するディザリングパターンと、ディザリングビットが"１"である水平方向に接した２個の画素と、ディザリングビット"０"である水平方向に接した２個の画素が、垂直方向に繰返するディザリングパターンとを含むディザリングパターンセットを選択する
ことを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
前記映像分析部は、前記入力される映像データのパターンを前記複数の保存映像パターンと順次比較して各同期信号を生成し、生成された各同期信号をカウンティングし、カウンティングされた同期信号が最も多く発生した保存映像パターンを最も類似していると判断し、前記最も類似していると判断された保存映像パターンを指示する前記パターン分析信号を出力することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項４】
前記ディザリング部は、前記ビット変換部からビット数が増加して入力された映像データを上位ビットと下位ビットに分割して用いることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項５】
前記ディザリング部は、
前記映像分析部からの同期信号を用いてフレーム数をカウンティングし、前記ビット変換部からの映像データのフレーム数情報を出力するフレーム判断部と、
前記同期信号を用いて前記ビット変換部からの映像データの画素位置を判断し、前記映像データの画素位置情報を出力する画素位置判断部と、
前記複数のディザリングパターンセットを保存したメモリと、
前記パターン分析信号に応答して前記複数のディザリングパターンセットのうち一つのディザリングパターンセットを選択し、前記ビット変換部からの映像データの下位ビットに対応する階調値、前記フレーム数情報及び前記画素位置情報に応答して、前記選択されたディザリングパターンセットから該当のディザリングビットを選択して出力する選択部と、
前記分離された上位ビットと前記選択されたディザリングビットとを加算して出力する加算器と、を備えたことを特徴とする請求項４に記載の液晶表示装置の駆動装置。
【請求項６】
予め保存された複数の保存映像パターンと、外部から入力された映像データのパターンとを比較する段階と、
前記複数の保存映像パターンから前記入力された映像データのパターンと最も類似した保存映像パターンを指示するパターン分析信号を出力する段階と；
前記パターン分析信号に応答して、液晶表示装置の複数の極性インバージョンパターンをそれぞれ設定する複数の極性インバージョン信号のうち一つを選択して出力する段階と；
前記入力された映像データのビット数を増加させて出力する段階と；
前記パターン分析信号に応答して、前記複数の保存映像パターンにそれぞれ対応して最適化され、予め保存された複数のディザリングパターンセットのうち一つのディザリングパターンセットを選択する段階と；
前記選択されたディザリングパターンセットを用いて前記ビット数が増加した映像データをディザリングして出力する段階と、
前記ディザリングされた映像データを、前記極性インバージョン信号によって正極性または負極性を持つ映像信号に変換して、前記液晶表示装置のデータラインに供給する段階と；を含み、
前記複数の保存映像パターンは、相異する２個の階調が各画素ドット単位で繰り返され、前記各画素ドットは３個のサブ画素で構成された、ドットパターンと、相異する２個の階調が各水平ライン単位で繰り返される水平ラインパターンと、相異する２個の階調が垂直２ドット単位で繰り返され、垂直２ドットは垂直方向に接した２個の画素ドットで構成された、垂直２ドットパターンと、相異する２個の階調が垂直ライン単位で繰り返される垂直ラインパターンと、相異する２個の階調が水平２ドット単位で繰り返され、水平２ドットは水平方向に接した２個の画素ドットで構成された、水平２ドットパターンとのうち、少なくとも２個を含むことを特徴とする液晶表示装置の駆動方法。
【請求項７】
前記パターン分析信号が前記垂直２ドットパターンを指示すると、前記極性インバージョン信号を選択して出力する段階は、水平２ドットインバージョン信号を選択して出力し、前記ディザリングパターンセットを選択する段階は、ディザリングビットが"１"である垂直方向に接した２個の画素と、ディザリングビット"０"である垂直方向に接した２個の画素が、水平方向に繰り返するディザリングパターンを含むディザリングパターンセットを選択し、
前記パターン分析信号が前記水平２ドットパターンを指示すると、前記極性インバージョン信号を選択して出力する段階は、垂直２ドットインバージョン信号を選択して出力し、前記ディザリングパターンセットを選択する段階は、ディザリングビットが"１"である水平方向に接した２個の画素と、ディザリングビット"０"である水平方向に接した２個の画素が、垂直方向に繰り返するディザリングパターンを含むディザリングパターンセットを選択し、
前記パターン分析信号が前記水平ラインパターンを指示すると、前記極性インバージョン信号を選択して出力する段階は、垂直ラインインバージョン信号、または、スクエアインバージョン信号を選択して出力し、前記ディザリングパターンセットを選択する段階は、ディザリングビットが"１"である垂直方向に接した２個の画素と、ディザリングビット"０"である垂直方向に接した２個の画素が、水平方向に繰り返すディザリングパターンと、ディザリングビットが"１"である水平方向に接した２個の画素と、ディザリングビット"０"である水平方向に接した２個の画素が、垂直方向に繰り返すディザリングパターンとを含むディザリングパターンセットを選択する
ことを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項８】
前記比較する段階及び前記パターン分析信号を出力する段階は、
前記入力される映像データのパターンを前記複数の保存映像パターンと順次比較して各同期信号を生成し、生成された各同期信号をカウンティングし、カウンティングされた同期信号が最も多く発生した保存映像パターンを前記最も類似していると判断し、前記最も類似していると判断された保存映像パターンを指示する前記パターン分析信号を出力することを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項９】
前記映像データをディザリングする前に、前記ビット数が増加した映像データを上位ビットと下位ビットに分割する段階と、をさらに含むことを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項１０】
前記ディザリングして出力する段階は、
同期信号を用いてフレーム数をカウンティングし、前記映像データのフレーム数情報を出力する段階と、
前記同期信号を用いて、前記ビット数が増加した映像データの画素位置を判断し、前記映像データの画素位置情報を出力する段階と、
前記複数のディザリングパターンセットから、前記パターン分析信号に応答して一つのディザリングパターンセットを選択する段階と、
前記ビット数が増加した映像データの下位ビットに対応する階調値、前記フレーム数情報及び前記画素位置情報に応答して、前記選択されたディザリングパターンセットから該当のディザリングビットを選択して出力する段階と、
前記分離された上位ビットと前記選択されたディザリングビットとを加算して出力する段階と、を含むことを特徴とする請求項９に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するもので、特に、入力される映像データの特性によってフレームレートコントロールパターンを変換し、画質を向上できるようにした液晶表示装置の駆動装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
最近、平板表示装置としては、液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などが台頭している。
【０００３】
これらのうち、液晶表示装置は、電界を用いて液晶の光透過率を調節することで映像を表示するものである。このために、液晶表示装置は、複数の画素セルを有する液晶パネルと、液晶パネルに光を照射するバックライトユニットと、画素セルを駆動するための駆動回路とを備えている。
【０００４】
液晶パネルには、複数のゲートラインとデータラインとが交差するように配列され、各ゲートラインとデータラインとが垂直に交差して定義される領域に画素セルが位置する。このような複数の画素セルには、電界を印加するための画素電極及び共通電極がそれぞれ形成される。ここで、各画素電極は、スイッチング素子である薄膜トランジスタ（ＴＦＴ）と接続され、ＴＦＴは、各ゲートラインのスキャンパルスによってターンオンされ、各データラインからのデータ信号が画素電極に充電されるようにする。
【０００５】
駆動回路は、複数のゲートラインを駆動するためのゲートドライバーと、複数のデータラインを駆動するためのデータドライバーと、ゲートドライバー及びデータドライバーを制御するための制御信号を供給するタイミングコントローラと、液晶パネル及び各ドライバーなどの駆動に必要な駆動電圧を供給する電源供給部とを備えている。
【０００６】
上記のような構成を有する液晶表示装置は、表示される映像の階調数を増加させるために、フレームレート制御（Ｆｒａｍｅ  Ｒａｔｅ  Ｃｏｎｔｒｏｌ；ＦＲＣ）を用いたディザ（Ｄｉｔｈｅｒ）方法（以下、ＦＲＣディザ方法という。）を使用している。ＦＲＣディザ方法は、画面上の画素を一定の大きさのディザブロックに分割し、ブロック内の画素の明るさを調節し、そのブロック内の画素の明るさをフレームごとに異ならせることで、定められた階調の数より多くの階調を表示できるようにする。
【０００７】
例えば、一つの画素がＲ、Ｇ、Ｂデータの組み合わせで１８ビットのカラーを表示可能な液晶表示装置でＦＲＣディザ方法を用いる場合、８ビットずつのＲ、Ｇ、Ｂデータの組み合わせで２４ビットのカラーを表示することと類似した効果を得られるようになる。すなわち、ＦＲＣディザリング方法を用いた液晶表示装置は、１８ビットのＲ、Ｇ、Ｂデータを入力し、２４ビットのＲ、Ｇ、Ｂデータに対応する階調数を表示できるようになる。
【０００８】
しかしながら、従来のＦＲＣディザ方法は、液晶表示装置のインバージョン方式や表示される映像の特徴とは関係なしに同一の方法で使用されるので、画質が低下するという問題が発生する。すなわち、ドットインバージョン方式で駆動される液晶表示装置が水平または垂直に一定のパターンを有する映像を表示する場合、特定位置の各画素セルが輝くように見えるフリッカーが発生するようになる。このように、従来のＦＲＣディザ方法は、インバージョン方式や映像の特徴と関係なしに同一の方法で使用されるので、ドットパターン、水平／垂直縞パターンなどの特定のパターンでフリッカー、ノイズ、ダークバーなどが発生し、画質が低下するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記のような問題点を解決するためのもので、その目的は、入力される映像データの特性によってＦＲＣパターンを変換し、画質を向上できるようにした液晶表示装置の駆動装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本発明の実施例に係る液晶表示装置の駆動装置は、予め保存された多数の映像パターンと、外部から入力された映像データのパターンとを比較し、前記入力された映像データのパターンと最も類似した保存映像パターンを指示するパターン分析信号を出力する映像分析部と、前記映像分析部と接続され、前記パターン分析信号によってディザリングパターンを選択し、選択されたディザリングパターンに基づいて前記入力映像データをディザリングし、ディザリングされた映像データを出力するディザリング部とを備える。
【００１１】
前記映像分析部は、前記パターン分析信号に応答して液晶表示装置のインバージョンモードを設定するインバージョンモード信号をさらに出力し、前記インバージョンモード信号を前記液晶表示装置の各データラインを駆動するデータドライバーに供給する。
【００１２】
前記映像分析部に保存された多数の映像パターンは、ドットパターン、水平ラインパターン、垂直２ドットパターン、垂直ラインパターン、サブ−ドットパターン、水平２ドットパターンのうち何れか一つを含む。
【００１３】
前記映像分析部は、外部からの同期信号を用いてフレームまたは水平ライン単位で入力映像データのパターンと前記多数の保存された映像パターンとを比較する。
【００１４】
本発明の駆動装置は、前記映像分析部とディザリング部との間に接続され、前記入力データのビット数を増加させるビット変換部をさらに備えており、前記ディザリング部は、前記ビット変換部からビット数が増加して入力されたデータを上位ビットと下位ビットに分割して用いる。
【００１５】
前記ディザリング部は、前記同期信号を用いてフレーム数をカウンティングし、フレーム数情報を出力するフレーム判断部と、前記同期信号を用いて前記ビット変換部からの入力データの画素位置を判断し、画素位置情報を出力する画素位置判断部と、前記入力映像データパターンに対応して最適化された多数のディザリングパターンセットを保存したメモリと、前記パターン分析信号に応答して前記多数のディザリングパターンセットのうち一つのディザリングパターンセットを選択し、前記入力データの下位ビットに対応する階調値、前記フレーム数情報及び前記画素位置情報に応答して前記選択されたディザリングパターンセットから該当のディザリングビットを選択して出力する選択部と、前記分離された上位ビットと前記選択されたディザリングビットとを加算して出力する加算器とを備える。
【００１６】
本発明に係る液晶表示装置の駆動方法は、予め保存された多数の映像パターンと、外部から入力された映像データのパターンとを比較する段階と、前記多数の保存された映像パターンから前記入力された映像データのパターンと最も類似した保存パターンを指示する映像分析信号を出力する段階と、前記パターン分析信号に応答してディザリングパターンを選択する段階と、前記選択されたディザリングパターンを用いて前記入力映像データをディザリングする段階と、前記ディザリングされた映像データを出力する段階とを含む。
【００１７】
本発明の駆動方法は、前記パターン分析信号に応答して前記液晶表示装置のインバージョンモードを設定するためのインバージョンモード信号を出力する段階をさらに含み、前記インバージョンモード信号は、前記液晶表示装置のデータラインを駆動するデータドライバーに出力する。
【００１８】
前記比較段階は、外部からの同期信号を用いてフレームまたは水平ライン単位で前記入力映像データのパターンを前記保存された多数の映像パターンと順次的に比較する。
【００１９】
本発明の駆動方法は、前記入力映像データをディザリングする前に、前記入力映像データのビット数を増加させる段階と、前記ビット数が増加した映像データを上位ビットと下位ビットに分割する段階とをさらに含む。
【００２０】
前記ディザリング段階は、前記同期信号を用いてフレーム数をカウンティングし、フレーム数情報を出力する段階と、前記同期信号を用いて、前記ビット数が増加した映像データの画素位置を判断し、画素位置情報を出力する段階と、前記入力映像データのパターンによって最適化されて予め保存された多数のディザリングパターンセットから、前記パターン分析信号に応答して一つのディザリングパターンセットを選択する段階と、前記ビット数が増加した映像データの下位ビットに対応する階調値、前記フレーム数情報及び前記画素位置情報に応答して前記選択されたディザリングパターンセットから該当のディザリングビットを選択して出力する段階と、前記分離された上位ビットと前記選択されたディザリングビットとを加算して出力する段階とを含む。
【発明の効果】
【００２１】
本発明の実施例に係る液晶表示装置の駆動装置及びその駆動方法には、次のような効果がある。
【００２２】
本発明に係る液晶表示装置の駆動装置及び駆動方法は、入力される映像データのパターンを分析し、分析された映像パターン、または分析された映像パターン映像及びインバージョンモードによって最適化された多数のＦＲＣディザリングパターンセットのうち一つのセットを選択し、ＦＲＣディザリング方法を行う。したがって、本発明は、特定の入力映像パターンとＦＲＣディザリングパターンとの干渉を抑制することで、画質を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、上記のような特徴を有する本発明の実施例に係る液晶表示装置の駆動装置及びその駆動方法を、添付された図面を参照して一層詳細に説明する。
【００２４】
図１は、本発明の実施例に係る液晶表示装置の駆動装置を概略的に示した構成図である。
【００２５】
図１に示した液晶表示装置の駆動装置は、複数の画素を備えて形成された液晶パネル２と、外部から入力された映像データＲＧＢのパターンを分析し、分析結果によってインバージョンモード信号ｎＰｏｌ及びパターン分析信号Ｐｓを出力する映像分析部１０と、前記インバージョンモード信号ｎＰｏｌによって複数のデータラインＤＬ１〜ＤＬｍを駆動するデータドライバー４と、複数のゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバー６と、前記パターン分析信号Ｐｓによって前記映像データＲＧＢをＦＲＣディザリング処理するＦＲＣディザリング部１２と、前記ＦＲＣディザリング部１２からのデータＲｏ，Ｇｏ，Ｂｏを整列して前記データドライバー４に供給するとともに、ゲート及びデータ制御信号ＧＣＳ，ＤＣＳを生成してデータドライバー４及びゲートドライバー６を制御するタイミングコントローラ８とを備えたことを特徴とする。ここで、ＦＲＣディザリング部１２は、タイミングコントローラ８に内蔵される。
【００２６】
液晶パネル２は、複数のゲートラインＧＬ１〜ＧＬｎ及び複数のデータラインＤＬ１〜ＤＬｍによって定義される各画素領域に形成された薄膜トランジスタ（ＴＦＴ）と、ＴＦＴと接続された液晶キャパシタＣｌｃとを備えている。液晶キャパシタＣｌｃは、ＴＦＴと接続された画素電極と、画素電極と液晶を挟んで対面する共通電極とを含んで構成される。ＴＦＴは、各ゲートラインＧＬ１〜ＧＬｎからのスキャンパルス、すなわち、ゲートオン信号に応答して、各データラインＤＬ１〜ＤＬｍからのデータ信号を画素電極に供給する。液晶キャパシタＣｌｃは、画素電極に供給されたデータ信号と共通電極に供給された共通電圧との間の差電圧を充電し、その差電圧によって各液晶分子の配列を可変させ、光透過率を調節することで階調を具現する。そして、液晶キャパシタＣｌｃにはストレージキャパシタＣｓｔが並列に接続され、液晶キャパシタＣｌｃに充電された電圧が次のデータ信号の供給時まで維持されるようになる。ストレージキャパシタＣｓｔは、画素電極が以前のゲートラインと絶縁膜を挟んで重畳されて形成されるか、画素電極がストレージラインと絶縁膜を挟んで重畳されて形成される。
【００２７】
データドライバー４は、タイミングコントローラ８からのデータ制御信号ＤＣＳ及び映像分析部１０からのインバージョンモード信号ｎＰｏｌによって、デジタルデータＤａｔａをアナログデータ電圧、すなわち、映像信号に変換する。そして、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスが供給される１水平周期ごとに１水平ライン分の映像信号を各データラインＤＬ１〜ＤＬｍに供給する。すなわち、データドライバー４は、データＤａｔａの階調値及びインバージョンモード信号ｎＰｏｌによって所定のレベルを有する正極性または負極性のガンマ電圧を選択し、選択されたガンマ電圧を映像信号として各データラインＤＬ１〜ＤＬｍに供給する。
【００２８】
ゲートドライバー６は、タイミングコントローラ８からのゲート制御信号ＧＣＳに応答して、スキャンパルス、例えば、ゲートオン電圧を順次的に発生し、これを各ゲートラインＧＬ１〜ＧＬｎに順次供給する。
【００２９】
映像分析部１０は、外部からの各同期信号ＤＣＬＫ，ＤＥ，Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて入力された映像データＲＧＢのパターンを分析し、分析結果によってインバージョンモード信号ｎＰｏｌ及びパターン分析信号Ｐｓを出力する。すなわち、映像分析部１０は、外部からの各同期信号ＤＣＬＫ，ＤＥ，Ｈｓｙｎｃ，Ｖｓｙｎｃによって入力された映像データＲＧＢのパターンを少なくとも一つのフレーム単位で分析する。例えば、映像分析部１０は、水平ライン単位またはフレーム単位で入力される映像のパターンが垂直、水平、１ドット、垂直２ドットまたは水平２ドットなどのパターンのうち何れのパターンと類似しているかを分析し、パターン分析信号ＰｓをＦＲＣディザリング部１２に出力する。また、映像分析部１０は、分析された映像のパターン、すなわち、パターン分析信号Ｐｓによって垂直、水平、１ドット、垂直２ドット、水平２ドットまたはスクエアなどのインバージョン方式を設定するインバージョンモード信号ｎＰｏｌを生成し、これをデータドライバー４に供給する。一方、映像分析部１０は、パターン分析信号Ｐｓと一緒にインバージョンモード信号ｎＰｏｌをＦＲＣディザリング部１２に供給することもできる。
【００３０】
ＦＲＣディザリング部１２は、映像分析部１０からのパターン分析信号Ｐｓによって入力される映像データＲＧＢをＦＲＣディザリング処理し、ディザリングされたデータＲｏ，Ｇｏ，Ｂｏを生成する。具体的に、ＦＲＣディザリング部１２は、パターン分析信号Ｐｓによって画質の不良を最小化できるように多数のＦＲＣディザパターンセットのうち一つのセットを選択する。すなわち、ＦＲＣディザリング部１２は、パターン分析信号Ｐｓによって、特定の映像パターンと特定のＦＲＣディザパターンとの干渉を防止できるように、多数のＦＲＣディザパターンのうち適切な一つのＦＲＣディザパターンセットを選択する。特定の映像パターンと特定のＦＲＣディザパターンとが干渉する場合、特定の映像パターンに対応する画素領域で正極性または負極性の画素数が相対的に増加することで、画質低下が発生する。これを防止するために、ＦＲＣディザリング部１２は、該当の画素領域で正極または負極性の画素数が互いに類似になるように、映像分析部１０で分析された映像パターンに最適化されたＦＲＣディザパターンセットを選択する。そして、ＦＲＣディザリング部１２は、入力される映像データＲＧＢの一部の下位ビットをＦＲＣディザリング方法、すなわち、選択されたＦＲＣディザパターンを用いて空間及び時間的に分散させ、映像データＲＧＢの輝度を微細に調整する。すなわち、ＦＲＣディザリング部１２は、映像データＲＧＢの一部の下位ビットを選択されたＦＲＣディザパターンセットを用いて空間及び時間的に分散させる。これによって、ＦＲＣディザリング部１２は、特定の映像パターンと特定のＦＲＣディザリングパターンとの干渉を防止し、画質低下を最小化することができる。
【００３１】
タイミングコントローラ８は、ＦＲＣディザリング部１２からのデータＲｏ，Ｇｏ，Ｂｏを液晶パネル２の駆動に適するように整列し、これをデータドライバー４に供給する。また、外部からの各同期信号ＤＣＬＫ，ＤＥ，Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてゲート制御信号ＧＣＳ及びデータ制御信号ＤＣＳを生成し、データドライバー４及びゲートドライバー６をそれぞれ制御する。
【００３２】
図２は、図１に示した映像分析部及びＦＲＣディザリング部を示した構成図である。そして、図３は、図２の映像分析部で分析される各パターンを示した図である。
【００３３】
図２に示した映像分析部１０は、外部から入力された各同期信号ＤＣＬＫ，ＤＥ，Ｈｓｙｎｃ，Ｖｓｙｎｃによって少なくとも一つのフレーム単位で映像データＲＧＢのパターンを分析し、分析された結果によってパターン分析信号Ｐｓ及びインバージョンモード信号ｎＰｏｌを出力する。
【００３４】
映像分析部１０は、外部から入力される各同期信号ＤＣＬＫ，ＤＥ，Ｈｓｙｎｃ，Ｖｓｙｎｃのうち少なくとも一つの信号を用いて入力される映像データＲＧＢのパターンを水平ラインまたはフレーム単位で複数の分析パターンと順次比較する。具体的に、パターン分析部１１１は、少なくとも一つのメモリ及び比較回路を備えており、各メモリに保存された各分析パターンを入力される映像データＲＧＢと比較するようになる。ここで、少なくとも一つのメモリには、図３に示すように、ドットパターン、水平／垂直ラインパターン、垂直２ドットパターン、サブドット画素パターン、水平２ドットパターンなどが保存される。したがって、パターン分析部１１１は、入力される映像データＲＧＢのパターンを複数の分析パターンと順次的に比較し、各同期信号を生成する。そして、生成された各同期信号をカウンティングし、最も類似していると判断された分析パターン、すなわち、同期信号が最も多く発生した分析パターンによってパターン分析信号Ｐｓを出力することができる。例えば、映像分析部１０が少なくとも一つのフレーム単位で入力された映像データＲＧＢのパターンを複数の分析パターンと順次的に比較した結果、垂直２ドットパターンとの比較時に同期信号が最も多く発生した場合、これに対応する３ビットのパターン分析信号Ｐｓを生成するようになる。そして、３ビットのパターン分析信号Ｐｓ、例えば、"０１１"信号をＦＲＣディザリング部１２に供給する。
【００３５】
また、映像分析部１０は、パターン分析信号Ｐｓに対応して画質の不良を最小化できるインバージョンモード信号ｎＰｏｌを選択して出力する。ここで、パターン分析信号Ｐｓに対応するインバージョンモード信号ｎＰｏｌは、設計者によって予め設定される。すなわち、パターン分析信号Ｐｓが"０１１"で垂直２ドットパターンを指示すると、映像分析部１０は、水平２ドットインバージョン方式で液晶表示装置を駆動するようにインバージョンモード信号ｎＰｏｌを生成することもできる。また、パターン分析信号Ｐｓが"００１"で水平ラインパターンを指示すると、映像分析部１０は、垂直ラインインバージョン方式で液晶表示装置を駆動するようにインバージョンモード信号ｎＰｏｌを生成することもできる。このように、映像分析部１０は、少なくとも一つのフレーム単位で入力されるパターン分析信号Ｐｓによって垂直、水平、１ドット、垂直２ドット、水平２ドットまたはスクエア（ｓｑｕａｒｅ）などのインバージョン方式を設定するインバージョンモード信号ｎＰｏｌを生成し、これをデータドライバー４に供給するようになる。例えば、パターン分析信号Ｐｓが垂直２ドットパターンを指示すると、水平２ドットインバージョンモードを指示するインバージョンモード信号ｎＰｏｌが設定され、水平２ドットパターンを指示すると、垂直２ドットインバージョンモードを指示するインバージョンモード信号ｎＰｏｌが設定され、水平ラインパターンを指示すると、スクエアインバージョンモードを指示するインバージョンモード信号ｎＰｏｌが設定されてデータドライバー４に供給される。一方、映像分析部１０は、パターン分析信号Ｐｓと一緒にインバージョンモード信号ｎＰｏｌをＦＲＣディザリング部１２に供給することができる。
【００３６】
本発明の液晶表示装置は、映像分析部１０とＦＲＣディザリング部１２との間に接続され、入力される映像データＲＧＢのビット数を変換するビット変換部１２０を追加的に備える。ビット変換部１２０は、映像分析部１０からの入力映像データＲＧＢのビット数を増加させ、ビット数が増加した映像データＲｃ，Ｇｃ，ＢｃをＦＲＣディザリング部１２に供給する。
【００３７】
ビット変換部１２０は、ルックアップテーブルを保存した少なくとも一つのメモリを備えており、ルックアップテーブルを用いて、入力される映像データＲＧＢに対応してビット数が増加した映像データＲｃ，Ｇｃ，Ｂｃを選択して出力する。具体的に、ビット変換部１２０は、Ｒ、Ｇ、Ｂの各映像データＲＧＢが８ビットで入力される場合、これに対応する９ビットのＲ、Ｇ、Ｂ映像データＲｃ，Ｇｃ，Ｂｃを出力するようになる。このとき、変換された映像データＲｃ，Ｇｃ，Ｂｃは、入力された映像データＲＧＢの最下位ビットに１ビット、すなわち、"０"または"１"が追加されたデータである。
【００３８】
ＦＲＣディザリング部１２は、フレーム数をカウンティングしてフレーム数情報を出力するフレーム判断部２０２と、ビット変換部１２０からの映像データＲｃ，Ｇｃ，Ｂｃの画素位置を感知する画素位置判断部２０４と、多数のＦＲＣディザリングパターンセットを保存するメモリ２１０と、映像分析部１０からのパターン分析信号Ｐｓに応答して多数のＦＲＣディザリングパターンセットのうち一つのセットを選択し、ビット変換部１２０からの映像データＲｃ，Ｇｃ，Ｂｃの一部の下位ビットに該当する階調値、フレーム判断部２０２から入力されたフレーム数情報及び画素位置判断部２０４から入力された画素位置情報を用いて、選択されたＦＲＣディザリングパターンセットから該当のディザ値Ｄｒ，Ｄｇ，Ｄｂを選択して出力する選択部２０６と、ビット変換部１２０からのデータＲｃ，Ｇｃ，Ｂｃから分離された一部の上位ビットと選択部２０６で選択されたディザ値Ｄｒ，Ｄｇ，Ｄｂとをそれぞれ加算して出力する加算器２０８とを備えている。ここで、ビット変換部１２０からの映像データＲｃ，Ｇｃ，Ｂｃは、上位６ビット及び下位３ビットがそれぞれ分離され、上位６ビットは加算器２０８に供給され、下位３ビットは選択部２０６に供給される。
【００３９】
フレーム判断部２０２は、映像分析部１０から入力された同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫのうち垂直同期信号Ｖｓｙｎｃをカウンティングしてフレーム数をカウンティングし、カウンティングされたフレーム数情報を選択部２０６に出力する。
【００４０】
画素位置判断部２０４は、上記の同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＤＣＬＫのうち少なくとも一つを用いて、ビット変換部１２０からの入力データＲｃ，Ｇｃ，Ｂｃの画素位置を感知する。例えば、データイネーブル信号ＤＥのイネーブル期間にドットクロックＤＣＬＫをカウンティングすることで、入力データＲｃ，Ｇｃ，Ｂｃの画素横位置を感知し、垂直同期信号Ｖｓｙｎｃ及びデータイネーブル信号ＤＥが同時にイネーブルされた期間で水平同期信号Ｈｓｙｎｃをカウンティングすることで、入力データＲｃ，Ｇｃ，Ｂｃの画素縦位置を感知し、感知された画素位置情報を選択部２０６に出力する。
【００４１】
メモリ２１０は、多数の入力映像パターンの特性によって最適化されて予め設定された多数のＦＲＣディザリングパターンセットを保存する。例えば、メモリ２１０は、図４乃至図６に示すように、入力映像パターンの特性によって第１乃至第３ＦＲＣディザリングパターンセットを保存する。
【００４２】
図４乃至図６に示した第１乃至第３ＦＲＣディザリングパターンセットは、４×４の画素大きさを有し、０、１／８、２／８、３／８、４／８、５／８、６／８、７／８、１の階調値によってディザリングビットが"１"（黒色）である画素数が漸進的に増加するように配列された多数のディザリングパターンをルック-アップテーブル形態で保存している（１の階調値を有するディザリングパターンは図示せず）。４×４の画素大きさのディザリングパターンにおける各画素は、"１"（黒色）または"０"のディザリングビットを有するようになり、階調値は、ディザリングビットが"１"である画素数に比例して決定される。また、図４乃至図６に示した第１乃至第３ＦＲＣディザリングパターンセットは、同一の階調値に対しても、ディザリングビットが"１"である各画素の位置がフレーム別に異なる、すなわち、複数のフレームＦｒａｍｅ１〜Ｆｒａｍｅ４で"１"の画素位置が異なる多数のディザリングパターンを含む。すなわち、図４乃至図６に示した第１乃至第３ＦＲＣディザリングパターンセットは、階調別及びフレーム別に互いに異なるディザリングパターンを含む。ディザリングパターンの４×４の画素大きさ及び各ディザリングパターンでの"１"の位置は、設計者の必要によって多様に変化される。ここで、"ｅ"列は、偶数番目の画素列を示し、"ｏ"列は、奇数番目の画素列を示す。このような第１乃至第３ＦＲＣディザリングパターンセットによって入力データＲｃ，Ｇｃ，Ｂｃが空間的及び時間的に分散されるので、入力映像の特性に合わせて輝度が微細に調整される。
【００４３】
選択部２０６は、パターン分析信号Ｐｓに応答してメモリ２１０に保存された多数のＦＲＣディザリングパターンセットのうち該当のセットを選択し、選択されたＦＲＣディザリングパターンセットから、各入力データＲｃ，Ｇｃ，Ｂｃの一部の下位ビット、例えば、下位３ビット、フレーム判断部２０２からのフレーム数情報及び画素位置判断部２０４からの画素位置情報に応答して該当のディザリングビットＤｒ，Ｄｇ，Ｄｂをそれぞれ選択して出力する。選択部２０６は、パターン分析信号Ｐｓによって該当のＦＲＣディザリングセットを選択する。例えば、パターン分析信号Ｐｓが垂直２ドットパターンを指示する"０１１"で入力されると、選択部２０６は、図４に示した第１ＦＲＣディザリングパターンセットを選択する。パターン分析信号Ｐｓが水平２ドットパターンを指示する"１０１"で入力されると、選択部２０６は、図５に示した第２ＦＲＣディザリングパターンセットを選択する。パターン分析信号Ｐｓが水平ラインパターンを指示する"００１"で入力されると、選択部２０６は、図６に示した第３ＦＲＣディザリングパターンセットを選択する。その次に、選択部２０６は、入力データＲｃ，Ｇｃ，Ｂｃの下位ビット、フレーム判断部２０２からのフレーム数情報及び画素位置判断部２０４からの画素位置に応答して、選択されたＦＲＣディザリングパターンセットから該当のディザリングビットＤｒ，Ｄｇ，Ｄｂをそれぞれ選択して加算器２０８に出力する。ビット変換部１２０からの入力データＲｃ，Ｇｃ，Ｂｃが９ビットで構成された場合、選択部２０６は、前記各９ビットデータのうち下位３ビットを用いてディザリングビットＤｒ，Ｄｇ，Ｄｂを選択し、残りの上位６ビットは加算器２０８に供給する。
【００４４】
加算器２０８は、入力データＲｃ，Ｇｃ，Ｂｃで下位３ビットと分離された上位６ビットと、選択部２０６で選択されたディザリングビットＤｒ，Ｄｇ，Ｄｂとをそれぞれ加算し、加算された６ビット大きさの出力データＲｏ，Ｇｏ，Ｂｏをタイミングコントローラ８に供給する。
【００４５】
上記のように、ＦＲＣディザリング部１２は、映像分析部１０からのパターン分析信号Ｐｓによって入力映像パターンに適したＦＲＣディザリングパターンセットを選択し、選択されたＦＲＣディザリングパターンセットを用いて各入力データＲｃ，Ｇｃ，Ｂｃの下位ビットを時間的及び空間的に分散させることで、輝度を微細に調整する。したがって、ＦＲＣディザリング部１２は、ＦＲＣディザリング方法によって入力データＲｃ，Ｇｃ，Ｂｃよりビット数が減少した出力データＲｏ，Ｇｏ，Ｂｏをタイミングコントローラ８に供給する。その結果、ＦＲＣディザリング部１２は、入力映像パターンによって互いに異なるＦＲＣディザリングパターンセットを用いて特定の映像パターンと特定のＦＲＣパターンとの干渉を防止ないしは軽減することで、画質不良を最小化することができる。
【００４６】
一方、ＦＲＣディザリング部１２は、映像分析部１０からの映像分析信号Ｐｓと一緒にインバージョンモード信号ｎＰｏｌに応答して該当のＦＲＣディザリングパターンセットを選択することができる。
【００４７】
以上説明した内容を通して、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることを理解するであろう。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものでなく、特許請求の範囲によって定められるべきである。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例に係る液晶表示装置の駆動装置を概略的に示した構成図である。
【図２】図１に示した映像分析部及びＦＲＣディザリング部を示した構成図である。
【図３】図２の映像分析部で分析される各映像パターンを示した図である。
【図４】図２に示したメモリに保存された第１ＦＲＣディザリングセットを示した図である。
【図５】図２に示したメモリに保存された第２ＦＲＣディザリングセットを示した図である。
【図６】図２に示したメモリに保存された第３ＦＲＣディザリングセットを示した図である。
【符号の説明】
【００４９】
２  液晶パネル
４  データドライバー
６  ゲートドライバー
８  タイミングコントローラ
１０  映像分析部
１２  ＦＲＣディザリング部
１２０  ビット変換部
２０２  フレーム判断部
２０４  画素位置判断部
２０６  選択部
２０８  加算器
【図１】
0005373372.tif 000002
【図２】
0005373372.tif 000003
【図３】
0005373372.tif 000004
【図４】
0005373372.tif 000005
【図５】
0005373372.tif 000006
【図６】
0005373372.tif 000007