(57)【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子と、前記光電変換層で発生した電荷に応じた信号を出力するＭＯＳトランジスタにより構成される信号出力回路とを有する固体撮像素子を有する撮像装置であって、
前記固体撮像素子は、
前記半導体基板内に設けられ、前記光電変換層で発生した電荷が直接蓄積される第一の電荷蓄積部と、
前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、
前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段と、
前記半導体基板内に前記第二の電荷蓄積部に近接して設けられた第三の電荷蓄積部と、
前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させる制御を行う結合制御手段とを備え、
前記信号出力回路が、前記第二の電荷蓄積部の電荷をリセットするためのリセットトランジスタを含み、
前記光電変換層で発生する電荷量が閾値以下の場合には、前記結合制御手段を制御して前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させずに前記第一の電荷蓄積部から前記第二の電荷蓄積部へ電荷を転送させて、前記第二の電荷蓄積部に転送された電荷に応じた信号を出力させ、前記光電変換層で発生する電荷量が閾値よりも大きい場合には、前記結合制御手段を制御して前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させた後に前記第一の電荷蓄積部から前記第二の電荷蓄積部へ電荷を転送させて、前記第二の電荷蓄積部と前記第三の電荷蓄積部に転送された電荷に応じた信号を出力させる駆動を行う駆動手段を備え、
前記駆動手段は、前記リセットトランジスタによって前記第二の電荷蓄積部の電荷をリセットしている間に、前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量との結合、又は、前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量との結合の解除のいずれかを行う撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記固体撮像素子は、
前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、
前記接続部に近接して設けられ、該接続部に対して一定電位障壁となる電位障壁手段とを備え、
前記第一の電荷蓄積部が、前記電位障壁手段に近接して設けられている撮像装置。
【請求項３】
請求項２記載の撮像装置であって、
前記電位障壁手段が、前記接続部、前記第一の電荷蓄積部、及び前記第二の電荷蓄積部の導電型と反対導電型の不純物層である撮像装置。
【請求項４】
請求項２又は３記載の撮像装置であって、
前記接続部の下に前記電位障壁手段が設けられ、
前記電位障壁手段の下に前記第一の電荷蓄積部が設けられている撮像装置。
【請求項５】
請求項２記載の撮像装置であって、
前記電位障壁手段が、前記接続部をソースとし、前記第一の電荷蓄積部をドレインとしたトランジスタのゲート電極である撮像装置。
【請求項６】
請求項１，２，３，５のいずれか１項記載の撮像装置であって、
前記第一の電荷蓄積部の表面に、前記第一の電荷蓄積部の導電型と反対導電型の不純物層が設けられている撮像装置。
【請求項７】
請求項１〜６のいずれか１項記載の撮像装置であって、
前記電荷転送手段が、前記第一の電荷蓄積部をソースとし、前記第二の電荷蓄積部をドレインとしたトランジスタのゲート電極である撮像装置。
【請求項８】
請求項１〜７のいずれか１項記載の撮像装置であって、
前記結合制御手段が、前記第二の電荷蓄積部をソースとし、前記第三の電荷蓄積部をドレインとしたトランジスタのゲート電極である撮像装置。
【請求項９】
請求項１〜８のいずれか１項記載の撮像装置であって、
前記第三の電荷蓄積部の表面に、前記第三の電荷蓄積部の導電型と反対導電型の不純物層が設けられている撮像装置。
【請求項１０】
請求項１〜９のいずれか１項記載の撮像装置であって、
前記第二の電荷蓄積部の蓄積容量が前記第一の電荷蓄積部の蓄積容量よりも小さい撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項記載の撮像装置であって、
前記信号出力回路が、前記第二の電荷蓄積部に蓄積された電荷をリセットするためのリセットトランジスタとは別に、前記第三の電荷蓄積部に蓄積された電荷をリセットするためのリセットトランジスタを含む撮像装置。
【請求項１２】
請求項１〜１０のいずれか１項記載の撮像装置であって、
前記駆動手段は前記リセットトランジスタによって前記第二の電荷蓄積部の電荷をリセットした後、前記第一の電荷蓄積部に蓄積された電荷を前記リセットされた前記第二の電荷蓄積部に転送し、
前記リセットによって前記第二の電荷蓄積部に蓄積されたノイズ電荷に応じたノイズ信号と、前記リセット後に前記第二の電荷蓄積部に転送された電荷に応じた撮像信号とをそれぞれサンプリングし、双方の差分を求めて前記撮像信号から前記ノイズ信号を除去する相関二重サンプリング処理を行う信号処理手段とを備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子と、前記光電変換層で発生した電荷に応じた信号を出力する信号出力回路とを有する固体撮像素子に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた信号電荷を発生する光電変換膜と、半導体基板の表面に設けられ信号電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。
【０００３】
このような構成によれば、光電変換膜で発生した光電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、信号電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。
【０００４】
図１７は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した信号電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。
【０００５】
固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる信号電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。
【０００６】
時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。
【０００７】
そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去を行っている。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。
【０００８】
【特許文献１】特開２００５−２６８４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、リセット動作で発生するリセットノイズは一定ではなくばらつきを持っているため、時刻Ｔ０のリセット動作で発生したリセットノイズが含まれる信号から、時刻Ｔ２のリセット動作で発生したリセットノイズを減算する処理を行ったのでは、リセットノイズを正確に除去することができない。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、リセットノイズを正確に除去することが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の撮像装置は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子と、前記光電変換層で発生した電荷に応じた信号を出力するＭＯＳトランジスタにより構成される信号出力回路とを有する固体撮像素子を有する撮像装置であって、前記固体撮像素子は、前記半導体基板内に設けられ、前記光電変換層で発生した電荷が直接蓄積される第一の電荷蓄積部と、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段と、前記半導体基板内に前記第二の電荷蓄積部に近接して設けられた第三の電荷蓄積部と、前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させる制御を行う結合制御手段とを備え、前記信号出力回路が、前記第二の電荷蓄積部の電荷をリセットするためのリセットトランジスタを含み、前記光電変換層で発生する電荷量が閾値以下の場合には、前記結合制御手段を制御して前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させずに前記第一の電荷蓄積部から前記第二の電荷蓄積部へ電荷を転送させて、前記第二の電荷蓄積部に転送された電荷に応じた信号を出力させ、前記光電変換層で発生する電荷量が閾値よりも大きい場合には、前記結合制御手段を制御して前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量とを結合させた後に前記第一の電荷蓄積部から前記第二の電荷蓄積部へ電荷を転送させて、前記第二の電荷蓄積部と前記第三の電荷蓄積部に転送された電荷に応じた信号を出力させる駆動を行う駆動手段を備え、前記駆動手段は、前記リセットトランジスタによって前記第二の電荷蓄積部の電荷をリセットしている間に、前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量との結合、又は、前記第二の電荷蓄積部の蓄積容量と前記第三の電荷蓄積部の蓄積容量との結合の解除のいずれかを行うものである。
【００１２】
本発明の撮像装置は、前記固体撮像素子が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記接続部に近接して設けられ、該接続部に対して一定電位障壁となる電位障壁手段とを備え、前記第一の電荷蓄積部が、前記電位障壁手段に近接して設けられている。
【００１３】
本発明の撮像装置は、前記電位障壁手段が、前記接続部、前記第一の電荷蓄積部、及び前記第二の電荷蓄積部の導電型と反対導電型の不純物層である。
【００１４】
本発明の撮像装置は、前記接続部の下に前記電位障壁手段が設けられ、前記電位障壁手段の下に前記第一の電荷蓄積部が設けられている。
【００１５】
本発明の撮像装置は、前記電位障壁手段が、前記接続部をソースとし、前記第一の電荷蓄積部をドレインとしたトランジスタのゲート電極である。
【００１６】
本発明の撮像装置は、前記第一の電荷蓄積部の表面に、前記第一の電荷蓄積部の導電型と反対導電型の不純物層が設けられている。
【００１７】
本発明の撮像装置は、前記電荷転送手段が、前記第一の電荷蓄積部をソースとし、前記第二の電荷蓄積部をドレインとしたトランジスタのゲート電極である。
【００１９】
本発明の撮像装置は、前記結合制御手段が、前記第二の電荷蓄積部をソースとし、前記第三の電荷蓄積部をドレインとしたトランジスタのゲート電極である。
【００２０】
本発明の撮像装置は、前記第三の電荷蓄積部の表面に、前記第三の電荷蓄積部の導電型と反対導電型の不純物層が設けられている。
【００２１】
本発明の撮像装置は、前記第二の電荷蓄積部の蓄積容量が前記第一の電荷蓄積部の蓄積容量よりも小さい。
【００２２】
本発明の撮像装置は、前記信号出力回路が、前記第二の電荷蓄積部に蓄積された電荷をリセットするためのリセットトランジスタとは別に、前記第三の電荷蓄積部に蓄積された電荷をリセットするためのリセットトランジスタを含む。
【００２３】
本発明の撮像装置は、前記駆動手段が前記リセットトランジスタによって前記第二の電荷蓄積部の電荷をリセットした後、前記第一の電荷蓄積部に蓄積された電荷を前記リセットされた前記第二の電荷蓄積部に転送し、前記リセットによって前記第二の電荷蓄積部に蓄積されたノイズ電荷に応じたノイズ信号と、前記リセット後に前記第二の電荷蓄積部に転送された電荷に応じた撮像信号とをそれぞれサンプリングし、双方の差分を求めて前記撮像信号から前記ノイズ信号を除去する相関二重サンプリング処理を行う信号処理手段とを備える。
【発明の効果】
【００２５】
本発明によれば、リセットノイズを正確に除去することが可能な固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で二次元状に配置した構成となっている。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐを備える。
【００２８】
光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。
【００２９】
上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明な導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。
【００３０】
下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料で構成される。
【００３１】
光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた信号電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた信号電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた信号電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外撮像が可能となる。
【００３２】
基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。
【００３３】
接続部３の隣には、接続部３と反対導電型のｐ型不純物層７ｂが設けられている。ｐ型不純物層７ｂは、接続部３に対して一定電位障壁となる電位障壁手段として機能する。
【００３４】
ｐ型不純物層７ｂの隣には、コンタクト配線１１から接続部３に達し、ここからｐ型不純物層７ｂを通って移動してきた信号電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００３５】
第一の電荷蓄積部４の隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００３６】
第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を電荷転送ゲート８という。この電荷転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。
【００３７】
第二の電荷蓄積部５の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。
【００３８】
基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。
【００３９】
図２は、図１に示す１画素分の等価回路を示した図である。
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのソースが電源に接続され、そのドレインが行選択トランジスタ５ｂのソースに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。
【００４０】
行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。
【００４１】
図３は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図３に示す撮像装置は、図１に示す画素をアレイ状に配置した固体撮像素子３０と、固体撮像素子の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、固体撮像素子３０を駆動する駆動部３５と、撮像装置全体を統括制御するシステム制御部３６とを備える。
【００４２】
駆動部３５は、リセットゲート９へのリセットパルス印加制御、電荷転送ゲート８への電荷転送パルス印加制御、行選択トランジスタ５ｂへの行選択パルス印加制御等を行う。
【００４３】
このように構成された撮像装置の動画撮影時の動作について説明する。
図４は、露光を開始してから信号を読み出すまでの動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。図５は、第一の電荷蓄積部４の電圧変化と、第二の電荷蓄積部５の電圧変化と、リセットトランジスタのリセットタイミングと、第一の電荷蓄積部４から第二の電荷蓄積部５への電荷転送タイミングとの関係を示した図である。
【００４４】
ある露光期間で第二の電荷蓄積部５に蓄積された信号電荷に応じた信号を出力した時点では、基板１内は時刻Ｔ０に示すようなポテンシャルとなっている。この状態では、電荷転送ゲート８に電荷転送パルスは印加されておらず、リセットゲート９にリセットパルスは印加されていない。この状態で次の露光期間が開始されると、光電変換層１５で発生した信号電荷が接続部３に到達し、この信号電荷がｐ型不純物層７ｂによって形成される電位障壁を介して第一の電荷蓄積部４へと蓄積される。
【００４５】
露光期間が終了して第一の電荷蓄積部４への信号電荷の蓄積が完了すると（時刻Ｔ１）、リセットゲート９にリセットパルスが印加されて、第二の電荷蓄積部５に蓄積されていた前の露光期間で得られた信号電荷がリセットドレイン６へと排出される（時刻Ｔ２）。リセットパルスの印加が終了すると、ポテンシャルは時刻Ｔ３の状態となり、第二の電荷蓄積部５にリセットノイズＮのみが蓄積された状態となる。
【００４６】
リセット動作が完了すると、電荷転送ゲート８に電荷転送パルスが印加され、第一の電荷蓄積部４に蓄積されていた信号電荷Ｑが第二の電荷蓄積部５へ転送される（時刻Ｔ４）。尚、電荷転送ゲート８に電荷転送パルスが印加されたときに、第一の電荷蓄積部４が完全空乏化されるように、第一の電荷蓄積部４の不純物濃度を調整しておくことが好ましい。電荷転送パルスの印加が停止されて信号電荷Ｑの転送が完了した後は、時刻Ｔ０に戻り、以降、Ｔ０〜Ｔ４までの動作が繰り返される。
【００４７】
ＣＤＳ回路３１は、図５に示すように、第二の電荷蓄積部５のリセットが完了したタイミング（１）と、第一の電荷蓄積部４から第二の電荷蓄積部５への電荷転送が完了したタイミング（２）とでそれぞれ信号をサンプリングし、タイミング（２）でサンプリングしたリセットノイズＮに応じたノイズ信号を含む撮像信号から、タイミング（１）でサンプリングした該リセットノイズＮに応じたノイズ信号を減算して、該撮像信号からノイズ信号を除去する。
【００４８】
このように、本実施形態の固体撮像素子によれば、露光期間に発生した信号電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、出力トランジスタ５ａが接続される第二の電荷蓄積部５をリセットした後、露光期間よりも十分短い時間で第二の電荷蓄積部５に電荷を転送することができる。このため、図５に示すタイミング（１），（２）のように微小な時間間隔でサンプリングを実施した場合でも、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。
【００４９】
又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。
【００５０】
（第二実施形態）
図６は、本発明の第二実施形態である固体撮像素子の１画素分の断面模式図である。図６において図１と同じ構成には同一符号を付してある。
図６に示す固体撮像素子は、図１に示す固体撮像素子のｐ型不純物層７ｂを接続部３の下に設け、更に、そのｐ型不純物層７ｂの下に第一の電荷蓄積部４を設けた構成となっている。
【００５１】
図６に示す電荷転送ゲート８は、図１に示した固体撮像素子と同様の機能を果たすものであり、ここに電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積されている電荷が第二の電荷蓄積部５に転送される。
【００５２】
このように、図６に示すような構成であっても、リセットノイズを正確に除去することが可能となる。図６に示す構成によれば、基板１内の余剰スペースを広くすることができるため、信号出力回路等の設計自由度を向上させることができる。
【００５３】
（第三実施形態）
図７は、本発明の第三実施形態である固体撮像素子の１画素分の断面模式図である。図７において図１と同じ構成には同一符号を付してある。
図７に示す固体撮像素子は、図１に示す固体撮像素子の第一の電荷蓄積部４の表面に第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してｐ型不純物層４ａを形成した構成となっている。第一の電荷蓄積部４には、露光期間とほぼ同じ時間だけ信号電荷が蓄積されるため、基板１表面で発生する暗電流の影響を受けやすい。そこで、図７に示すように、第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。
【００５４】
（第四実施形態）
図８は、本発明の第四実施形態である固体撮像素子の１画素分の断面模式図である。図８において図１と同じ構成には同一符号を付してある。
図８に示す固体撮像素子は、図１に示す固体撮像素子の電位障壁手段として機能するｐ型不純物層７ｂの代わりにゲート電極７ａを設けた構成となっている。
ゲート電極７ａは、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極であって、接続部３と第一の電荷蓄積部４の間の基板１上方にゲート絶縁膜２を介して設けられている。
【００５５】
ゲート電極７ａに印加する電圧によって、電位障壁手段としての電位障壁の大きさを調整することができる。例えば、信号電荷が電子の場合、ゲート電極７ａに印加するプラスの電圧が大きければ大きい程、信号電荷に対する電子障壁を小さくすることができる。
【００５６】
このように、電位障壁手段をトランジスタによって構成することも可能である。
【００５７】
尚、図８に示した構成においても、第一の電荷蓄積部４の表面にｐ型不純物層を設けることで、Ｓ／Ｎ向上を図ることができる。
【００５８】
（第五実施形態）
図９は、本発明の第五実施形態である固体撮像素子の１画素の平面模式図である。図９において図１と同じ構成には同一符号を付してある。尚、図９のＢ−Ｂ線の断面を模式的に示した図が図１である。
図９に示す固体撮像素子は、図１に示した固体撮像素子の第二の電荷蓄積部５の隣に、少し離間して、接続部３と同じ導電型の不純物層からなる第三の電荷蓄積部１７を設け、第二の電荷蓄積部５と第三の電荷蓄積部１７との間の基板１上方に、第二の電荷蓄積部５の蓄積容量と第三の電荷蓄積部１７の蓄積容量とを結合させる制御を行う結合制御手段として機能する電極１８を設けた構成となっている。
【００５９】
電極１８に駆動部３５から高電圧の制御パルスが印加されると、第二の電荷蓄積部５と第三の電荷蓄積部１７との蓄積容量が結合されるため、制御パルスを印加しない場合に比べて、第二の電荷蓄積部５の蓄積容量を、第三の電荷蓄積部１７の蓄積容量分大きくすることができる。
【００６０】
Ｓ／Ｎを向上させるためには、出力トランジスタ５ａの電荷電圧変換利得を大きくする必要がある。このためには、出力トランジスタ５ａのゲートに付加される容量を小さくする必要がある。この容量は第二の電荷蓄積部５の蓄積容量を含むため、電荷電圧変換利得を向上させるためには、この第二の電荷蓄積部５の蓄積容量を小さくする必要がある。しかしながら、第二の電荷蓄積部５の蓄積容量を小さくすると飽和信号量が低下するという問題がある。
【００６１】
そこで、本実施形態では、このトレードオフの関係を回避するために、第二の電荷蓄積部５の蓄積容量を予め小さくしておき、光電変換層１５で発生する信号電荷が少ない場合には、電極１８に制御パルスを印加しないで出力トランジスタ５ａのゲート容量を小さくし、電荷電圧変換利得を大きくしてＳ／Ｎ向上を図る。逆に信号電荷が多い場合には、第二の電荷蓄積部５部に全ての信号電荷を蓄積することができないため、電極１８に制御パルスを印加し、信号電荷の一部を第三の電荷蓄積部１７に蓄積させる。
【００６２】
具体的には、図３に示すシステム制御部３６が、光電変換層１５で発生する信号電荷の量を判定し、信号電荷量が閾値Ｔｈ以下のときには、駆動部３５に対して制御パルスを電極１８に印加しないように指示し、信号電荷量が閾値Ｔｈを越えるときには、駆動部３５に対して制御パルスを電極１８に印加するように指示する。駆動部３５は、システム制御部３６からの指示にしたがって制御パルスのＯＮ，ＯＦＦを制御する。信号電荷量の判定は、例えば、自動露出（ＡＥ）や自動焦点調節（ＡＦ）を行うために本撮像の前に行う事前撮像時に固体撮像素子３０から得られた撮像信号に基づいて行うことができる。
【００６３】
以下、図９に示す固体撮像素子を有する撮像装置の撮影時の動作について説明する。
図１０は、図９に示す固体撮像素子を有する撮像装置の静止画撮影モード時の動作を説明するためのフローチャートである。
静止画撮影モードに設定されて、レリーズボタンが半押しされると、固体撮像素子３０により事前撮像が実施される（ステップＳ１）。システム制御部３６は、事前撮像によって固体撮像素子３０から出力された撮像信号を取得し、固体撮像素子３０の全画素から得られた撮像信号の平均を求め、この平均値と、予め記憶してあるテーブル（撮像信号の全画素平均と光電変換層１５で発生する信号電荷量との関係を登録したテーブル）とから、この事前撮像によって各光電変換層１５で発生した信号電荷量を判定し、その信号電荷量が閾値Ｔｈ以下か否かを判定する（ステップＳ２）。この閾値Ｔｈは、例えば第二の電荷蓄積部５の蓄積容量と同じ値とする。
【００６４】
信号電荷量が閾値以下であった場合、この場合は、光電変換層１５で発生した信号電荷を第二の電荷蓄積部５に全て蓄積することができる。このため、電極１８に制御パルスは印加されない（ステップＳ３）。一方、信号電荷量が閾値を超えていた場合、この場合は、光電変換層１５で発生した信号電荷を第二の電荷蓄積部５に全て蓄積することができない。このため、電極１８に制御パルスが印加される（ステップＳ４）。
【００６５】
ステップＳ３又はステップＳ４の後、レリーズボタンが全押しされて本撮像の指示が行われると（ステップＳ５：ＹＥＳ）、この指示に応じて固体撮像素子３０により本撮像が実施され、本撮像によって生成された画像データが記録メディア３４に記録されて、撮影が終了する。本撮像の指示が行われない場合（ステップＳ５：ＮＯ）は、ステップＳ２へと処理を移行する。
【００６６】
このような制御を行うことで、被写体が明るい場合には大きな飽和電荷量を確保することができると共に、信号電荷が少ない場合には電荷電圧変換利得を大きくしてＳ／Ｎを向上させることができる。制御パルスを印加して第三の電荷蓄積部１７に信号電荷を蓄積する場合は、出力ゲートトランジスタ５ａのゲート容量に第三の電荷蓄積部１７の蓄積容量が付加されるため、電荷電圧変換利得は小さくなってしまうが、信号電荷量が多い場合には、信号量がもともと大きいため十分なＳ／Ｎが確保されており、この影響によるＳ／Ｎ劣化の影響は少ない。
【００６７】
尚、第三の電荷蓄積部１７の信号電荷に対するポテンシャルは、第二の電荷蓄積部５の信号電荷に対するポテンシャルに対して（不純物濃度設定により）大きな設定にしておき、リセットトランジスタによる信号電荷のリセット時に、第三の電荷蓄積部１７から第二の電荷蓄積部５に信号電荷が流れやすい構造にしておくことが好ましい。又、この信号電荷に対するポテンシャルは、第二の電荷蓄積部５と第三の電荷蓄積部１７の内部で、信号電荷がリセットドレイン６の方に流れやすいように、不純物濃度調整により傾斜をつけても良い。
【００６８】
又、上述した制御を実施する場合、第二の電荷蓄積部５の蓄積容量と第三の電荷蓄積部１７の蓄積容量との合計容量は、第一の電荷蓄積部４の蓄積容量以上にしておく必要がある。又、第二の電荷蓄積部５の蓄積容量は、制御パルスが電極１８に印加されないときに出力トランジスタ５ａの変換利得をできるだけ大きくするために、第一の電荷蓄積部４よりも小さくしておくことが好ましい。
【００６９】
図１１及び図１２は、図９に示す固体撮像素子による電荷蓄積動作を説明するための図である。
図１１，１２に示すように、時刻Ｔ３でリセットを行っている期間に、電極１８への制御パルスのＯＮ，ＯＦＦを切り替えることで、第一の電荷蓄積部４に蓄積された信号電荷の全てを、第二の電荷蓄積部５に漏れなく蓄積することができる。
【００７０】
尚、以上の説明では、図１に示した固体撮像素子に第三の電荷蓄積部１７と電極１８を追加した構成を説明したが、図６に示した構成の固体撮像素子に第三の電荷蓄積部１７と電極１８を追加した構成であっても良い。
【００７１】
この場合は、図１３に示すように、図６に示した固体撮像素子の第二の電荷蓄積部５の隣に、接続部３と同じ導電型の不純物層からなる第三の電荷蓄積部１７を設け、第二の電荷蓄積部５と第三の電荷蓄積部１７との間の基板１上方に、第二の電荷蓄積部５の蓄積容量と第三の電荷蓄積部１７の蓄積容量とを結合させる制御を行う結合制御手段として機能する電極１８を設けた構成とすれば良い。このような構成としても、上述したＳ／Ｎ向上という効果を得ることができる。尚、図１３のＢ−Ｂ線の断面を模式的に示した図が図６である。
【００７２】
（第六実施形態）
図１４は、本発明の第六実施形態である固体撮像素子の１画素の断面模式図である。図１４において図９，図１３と同じ構成には同一符号を付してある。尚、図９，図１３のＡ−Ａ線の断面を模式的に示した図が図１４である。
図１４に示す固体撮像素子は、図９，図１３に示した固体撮像素子の第三の電荷蓄積部１７の表面に、第三の電荷蓄積部１７と反対導電型のｐ型不純物層１７ａを設けた構成となっている。このような構成により、第三の電荷蓄積部１７の表面に発生する暗電流を抑制することができ、更なるＳ／Ｎ向上を可能にすることができる。
【００７３】
（第七実施形態）
図１５は、本発明の第七実施形態である固体撮像素子の１画素の表面模式図である。図１５において図９と同じ構成には同一符号を付してある。
図１５に示す固体撮像素子は、図９に示す固体撮像素子に、第三の電荷蓄積部１７に蓄積された電荷をリセットするためのリセットトランジスタ２１を追加した構成となっている。
図１５に示すように、第三の電荷蓄積部１７の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン２０が設けられている。第三の電荷蓄積部１７とリセットドレイン２０との間の基板１上方には、第三の電荷蓄積部１７をソースとし、リセットドレイン２０をドレインとするリセットトランジスタ２１のゲート電極１９が、ゲート絶縁膜２を介して設けられている。ゲート電極１９に高電圧のリセットパルスが印加されると、第三の電荷蓄積部１７に蓄積された電荷がリセットドレイン２０へと排出される。尚、ゲート電極１９とリセットゲート９とは共通化してあっても良い。
【００７４】
このように、第二の電荷蓄積部５をリセットするためのリセットトランジスタに加えて、第三の電荷蓄積部１７をリセットするためのリセットトランジスタ２１を設けることで、第二の電荷蓄積部５と第三の電荷蓄積部１７に蓄積されていた信号電荷のリセットに要する時間を短縮することができる。
【００７５】
以上の説明では、図９に示した固体撮像素子にリセットトランジスタ２１を追加する構成を説明したが、図１３に示した構成の固体撮像素子にリセットトランジスタ２１を追加した構成であっても良い。
【００７６】
この場合は、図１６に示すように、図１３に示した固体撮像素子の第三の電荷蓄積部１７の隣に接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン２０を設け、第三の電荷蓄積部１７とリセットドレイン２０との間の基板１上方に、ゲート電極１９を設けた構成とすれば良い。
【００７７】
尚、第一〜第七実施形態では、第一の電荷蓄積部４に蓄積する信号電荷が電子である場合を示しているが、この信号電荷が正孔である場合には、各図に図示した不純物層が全て逆導電型となる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第一実施形態である固体撮像素子の１画素分の断面模式図
【図２】図１に示す１画素分の等価回路を示した図
【図３】第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図
【図４】第一実施形態の固体撮像素子の露光を開始してから信号を読み出すまでの動作を示す図
【図５】第一実施形態の固体撮像素子の第一の電荷蓄積部の電圧変化と、第二の電荷蓄積部の電圧変化と、リセットトランジスタのリセットタイミングと、第一の電荷蓄積部から第二の電荷蓄積部への電荷転送タイミングとの関係を示した図
【図６】本発明の第二実施形態である固体撮像素子の１画素分の断面模式図
【図７】本発明の第三実施形態である固体撮像素子の１画素分の断面模式図
【図８】本発明の第四実施形態である固体撮像素子の１画素分の断面模式図
【図９】本発明の第五実施形態である固体撮像素子の１画素の平面模式図
【図１０】図９に示す固体撮像素子を有する撮像装置の静止画撮影モード時の動作を説明するためのフローチャート
【図１１】図９に示す固体撮像素子による電荷蓄積動作を説明するための図
【図１２】図９に示す固体撮像素子による電荷蓄積動作を説明するための図
【図１３】本発明の第五実施形態である固体撮像素子の１画素の平面模式図
【図１４】本発明の第六実施形態である固体撮像素子の１画素の断面模式図
【図１５】本発明の第七実施形態である固体撮像素子の１画素の表面模式図
【図１６】本発明の第七実施形態である固体撮像素子の１画素の表面模式図
【図１７】特許文献１に開示された固体撮像素子の動作を説明するための図
【符号の説明】
【００７９】
１  シリコン基板
４  第一の電荷蓄積部
５  第二の電荷蓄積部
８  電荷転送ゲート
１４  下部電極
１５  光電変換層
１６  上部電極
【図１】
0005183184.tif 000002
【図２】
0005183184.tif 000003
【図３】
0005183184.tif 000004
【図４】
0005183184.tif 000005
【図５】
0005183184.tif 000006
【図６】
0005183184.tif 000007
【図７】
0005183184.tif 000008
【図８】
0005183184.tif 000009
【図９】
0005183184.tif 000010
【図１０】
0005183184.tif 000011
【図１１】
0005183184.tif 000012
【図１２】
0005183184.tif 000013
【図１３】
0005183184.tif 000014
【図１４】
0005183184.tif 000015
【図１５】
0005183184.tif 000016
【図１６】
0005183184.tif 000017
【図１７】
0005183184.tif 000018