(57)【特許請求の範囲】
【請求項１】
ｎ型の側およびｐ型の側を備えたＩＩＩ−Ｖ窒化物半導体材料からなる多数の層を有している、薄層素子（１１）を有するＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体チップにおいて、
薄層素子（１１）が、ｐ型の側で導電性の支持体（５）上に被着されていて、ｎ型の側で接触面（１２）を有しており、
薄層素子（１１）の、接触面（１２）に隣接する緩衝層が、ＡｌＧａＮベースの材料を有しており、
前記緩衝層は、相互につながっていない多数の導電性の領域を形成する低いＡｌ含有量を有する層（６）と、前記層（６）を平坦化する、ｘ＞０．５の高いＡｌ含有量を有するＡｌＧａＮベースの材料の充填層（７）を有し、前記多数の導電性の領域はＧａＮ、Ｉｎ1-xＧａxＮ［式中、０≦ｘ＜１］又はＩｎ1-x-yＡｌxＧａyＮ［式中、０≦ｘ＜０．５、０≦ｙ＜１及びｘ＋ｙ＜１］から形成されており、
前記緩衝層の低いＡｌ含有量を有する層は、接触面の方を向いた側に配置されていることを特徴とする、ＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体チップ。
【請求項２】
支持体（５）が、発生する放射線に対して透過性であるかまたは一部透過性である、請求項１記載の半導体チップ。
【請求項３】
支持体（５）が、発生した放射線を反射する層を有している、請求項１または２記載の半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の上位概念に記載の放射線を発する半導体チップに関する。
【背景技術】
【０００２】
ＧａＮベースの放射線を発する半導体デバイスは、たとえばＵＳ５８７４７４７により公知である。このような半導体デバイスは、ＧａＮまたはこれをベースとした材料からなる多数の層を有する半導体ボディを有している。上記の刊行物によれば、ＧａＮをベースとした多数の層は、ＳｉＣ基板上に被着されている。
【０００３】
この場合、ＩＩＩ−Ｖ窒化物半導体材料には、ＧａＮから誘導されたまたはＧａＮに類する材料、およびその上に形成されるたとえば三成分または四成分の混晶が属する。特に、材料ＡｌＮ、ＩｎＮ、ＡｌＧａＮ（Ａｌ1-xＧａxＮ、０≦ｘ≦１）、ＩｎＧａＮ（Ｉｎ1-xＧａxＮ、０≦ｘ≦１）、ＩｎＡｌＮ（Ｉｎ1-xＡｌxＮ、０≦ｘ≦１）およびＡｌＩｎＧａＮ（Ａｌ1-x-yＩｎxＧａyＮ、０≦ｘ≦１、０≦ｙ≦１）がこれに属する。
【０００４】
以下、「ＩＩＩ−Ｖ窒化物半導体」という名称は、上に述べた材料のグループを指すものとする。さらに、この名称は、前述の材料系の層をエピタキシャル成長により製造する際に緩衝層を形成するために使用する材料を含んでいる。
【０００５】
さらに、ＵＳ５６７９１５２より、ＧａＮベースの半導体ボディをエピタキシャル成長によって適当な基板、たとえばＳｉ基板上に製造することが公知であり、この場合、ＧａＮ層をエピタキシャル成長によって析出させた後、インサイトゥ（in situ）で基板を除去する。
【０００６】
また、ＵＳ５７８６６０６より、本来のエピタキシャル基板上に形成された中間のＳｉＣ基板を有するＧａＮベースの半導体ボディが公知である。この本来の基板ボディは、製造の際に除去される。
【０００７】
ＳｉＣ基板を有する半導体ボディを使用するということは、半導体デバイスの製造のためにかかる付加的なコストが小さくはないことを意味する。それというのは、ＳｉＣ基板自体に極めて大きなコストがかかるからである。ＩＩＩ−Ｖ窒化物半導体材料をベースとしたそれぞれの半導体ボディと共に、ＳｉＣ基板の部材を半導体デバイスに組付ける場合には、半導体デバイスのためのコストは直接的にＳｉＣ基板のコストに結びつく。そのため、半導体デバイスを安価に製造することは困難である。
【０００８】
さらに、ＩＩＩ−Ｖ窒化物半導体をベースとした半導体チップ中のＳｉＣ基板は発光効率の低下を招きうる。なぜならば、ＳｉＣは、ＩＩＩ−Ｖ窒化物半導体から発せられた放射線を部分的に吸収するので、放出可能な放射線の割合を低下させてしまうからである。
【０００９】
ＵＳ５６７９１５２に記載されたＳｉ基板を使用する製造方法では、極めて薄い基板しか使用することができず、これらの基板は、エピタキシャル成長後に直ちに除去しなくてはならない。通常、このような基板の許容厚さは、１μｍより薄い。
【００１０】
この基板の薄さは、ケイ素とＩＩＩ−Ｖ窒化物半導体をベースとした材料との間で熱膨張係数が異なるために起こるクラック形成を防ぐために必要である。
【特許文献１】ＵＳ５６７９１５２
【特許文献２】ＵＳ５７８６６０６
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、技術的に簡単にかつこれにより安価に製造可能であって高い外部量子効率を有する、ＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体チップを得ることである。
【００１２】
さらに、本発明の課題は、上記の半導体チップのための製造方法を提供することである。
【課題を解決するための手段】
【００１３】
これらの課題は、請求項１に記載の半導体チップ、つまり
ｎ型の側およびｐ型の側を備えたＩＩＩ−Ｖ窒化物半導体材料からなる多数の層を有している、薄層素子（１１）を有するＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体チップにおいて、
薄層素子（１１）が、ｐ型の側で導電性の支持体（５）上に被着されていて、ｎ型の側で接触面（１２）を有しており、
薄層素子（１１）の、接触面（１２）に隣接する緩衝層が、ＡｌＧａＮベースの材料を有しており、前記緩衝層の接触面（１２）の方を向いた側が、接触面（１２）とは反対の側よりも高いＡｌ含有量を有しており、かつ前記緩衝層はＩＩＩ−Ｖ窒化物半導体材料からなる多数の導電性の領域を有し、前記緩衝層の残りの領域は他のＩＩＩ−Ｖ窒化物半導体材料を有することを特徴とする、ＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体チップによって解決される。本発明の有利な実施態様は、引用形式請求項２〜７に記載されている。
【００１４】
本発明によれば、ＩＩＩ−Ｖ窒化物半導体材料ベースの放射線を発する半導体チップが薄層素子として形成されている。
【００１５】
この場合、薄層素子というのは主にもっぱら、ＩＩＩ−Ｖ窒化物半導体材料をベースとしたエピタキシャル層の積層体からなる半導体層系と解釈される。
【００１６】
薄層素子は、多数のＩＩＩ−Ｖ窒化物半導体エピタキシャル層からなっており、この場合、この半導体ボディは、一方の側でｎ型のエピタキシャル層によって、これとは反対の側でｐ型のエピタキシャル層によって区切られている。
【００１７】
薄層素子は、ｐ型の側で導電性の支持体の上に被着されていて、この支持体は、薄層素子のための取付け面を有していて、有利にはさらに薄層素子の接触のために使用することができる。
【００１８】
薄層素子のｎ型の側には、対応する接触面が形成されている。以下、「接触面」という名称は、さらなる記載がない場合には、この接触面を指すものとする。
【００１９】
特に有利には、このようにして形成された半導体チップが、たとえばＳｉＣ基板のような通常の厚さ（＞１００μｍ）のエピタキシャル基板を有していないということであり、これによって、半導体デバイスのための材料コストは低減される。
【００２０】
この薄層構造の別の利点は、半導体ボディが、放射線を吸収する基板をわずかしか有していない、または放射線を吸収する基板をまったく有していないということである。
【００２１】
したがって、発光効率を、反射性の支持体を使用することによって増大させることができる。
【００２２】
本発明の有利な別の実施態様では、薄層素子においてｎ型の側で区切っているエピタキシャル層を、導電性の緩衝層として形成する。
【００２３】
ＧａＮベースの半導体ボディの製造におけるこの緩衝層の形成は、エピキシャル基板と緩衝層に続くエピタキシャル層との間での格子不整合を補償するために一般に行われている。
【００２４】
導電性の緩衝層は、このように形成された半導体ボディにより縦方向に導電性の半導体デバイスが得られるという大きな利点を有する。
【００２５】
絶縁性の緩衝層に対して、この導電性の緩衝層は有利であり、それというのは、縦方向に導電性の半導体チップはより低コストで接触を可能にするからである。さらに、活性層を横方向へより大きく拡張することができる。
【００２６】
本発明の特に有利な実施態様では、緩衝層は多層に形成されている。異なる組成を有する多数の層の連続体によって、有利には、緩衝層の導電性の最適化および緩衝層に続くＧａＮベースの層との整合の最適化が可能となる。
【００２７】
本発明の有利な実施態様では、緩衝層は、ＡｌＧａＮベースの材料たとえばＡｌ1-xＧａxＮ［式中、０≦ｘ＜１］およびＡｌ1-x-yＩｎxＧａyＮ［式中、０≦ｘ＜１、０≦ｙ＜１、ｘ＋ｙ＜１］からなる。
【００２８】
この場合、特に有利には、良好な導電性の緩衝層を得るために、緩衝層の、接触面の方を向いた側が、低いＡｌ含有量で形成されている。
【００２９】
このような低いＡｌ含有量を有する層の表面品質および結晶の品質は低いので、緩衝層の、接触面とは反対の側を高いＡｌ含有量で形成するとさらに有利である。この高いＡｌ含有量によって、緩衝層の表面品質は高くなり、後続のＩＩＩ−Ｖ窒化物半導体ベースの層への良好な整合が得られる。
【００３０】
緩衝層が、接触面の側で低いＡｌ含有量を有し、これとは反対の側で高いＡｌ含有量を有することによって、同時に高い表面品質を備えた導電性の緩衝層が得られ、極めて有利である。
【００３１】
本発明によれば、ＩＩＩ−Ｖ窒化物半導体材料をベースとした放射線を発する半導体素子の製造のために、ＩＩＩ−Ｖ窒化物半導体ベースの層をエピタキシャル基板上に被着させる。この場合、このエピタキシャル基板の基板ボディは、ＩＩＩ−Ｖ窒化物半導体材料に適合する熱膨張係数かまたはＩＩＩ−Ｖ窒化物半導体材料と比較してより大きな熱膨張係数を有し、かつこのエピタキシャル基板は、エピタキシャル側で、有利にはＳｉ（１１１）を有する薄い成長層によって区切られている。
【００３２】
したがって、有利には、ＩＩＩ−Ｖ窒化物半導体ボディを製造する際、エピタキシャル基板の熱膨張が基板ボディによって決定されるので、これにより、基板は、被着すべき層と熱的に類似した挙動を有する。
【００３３】
Ｓｉ（１１１）表面は、六方晶構造を有しているので、ＩＩＩ−Ｖ窒化物半導体用のエピタキシャル表面として適している。
【００３４】
さらに、Ｓｉ（１１１）表面は、簡単に加工してエピタキシャル成長に備えることができる。Ｓｉ（１１１）の加工技術は、この材料が極めてよく使用されているために半導体産業において極めて周知であり、実証済みである。
【００３５】
したがって、有利には、市販のＳｉＣ基板の直径よりも著しく大きな直径を有するエピタキシャル基板を製造することも可能である。
【００３６】
Ｓｉ（１１１）表面の達成可能な表面品質も、ＳｉＣ基板の表面品質より著しく向上する。
【００３７】
基板ボディとしては、有利には、ＧａＮベースの層へ良好に熱的に適合するので、多結晶ＳｉＣ（ポリＳｉＣ）、ＧａＮまたは多結晶ＧａＮ（ポリＧａＮ）を使用する。さらに、基板ボディは、サファイア（α−Ａｌ2Ｏ3）を含有していてよい。サファイアは、ＩＩＩ−Ｖ窒化物半導体材料よりも大きな熱膨張係数を有している。
【００３８】
この基板ボディは、従来の技術で使用される基板よりも著しく低コストである。それというのは、半導体ボディが成長層の表面上に析出するので、有利には、基板ボディの結晶特性に対する要求が低減されるからである。このように要求が低減されることによって、特に低コストの多結晶材料を使用することができる。
【００３９】
有利には、基板ボディは固着層によって成長層と結合されており、この固着層は、酸化ケイ素または窒化ケイ素からなる。
【００４０】
基板ボディと成長層との間の固着層の形成は簡単に行うことができ、この場合、上で述べた材料は、特に安定な結合を保証する。
【００４１】
本発明による製造方法の特に有利な実施態様では、ＩＩＩ−Ｖ窒化物半導体ベースの層を被着させた後に続く次の段階で、ＩＩＩ−Ｖ窒化物半導体ベースの層の上に支持体を被着する。
【００４２】
その後、ＩＩＩ−Ｖ窒化物半導体ベースの層からエピタキシャル基板を剥離する。
【００４３】
これによって、有利には、エピタキシャル基板もしくは基板ボディの再使用または継続使用が可能となる。
【００４４】
Ｓｉ（１１１）成長層をエピタキシャル表面として使用することは、エピタキシャル基板を剥離する場合に有利である。それというのは、半導体ボディは、たとえばエッチングによって簡単に基板ボディから分離できるからである。この場合、Ｓｉ（１１１）成長層が犠牲層となる。
【００４５】
特に有利には、この製造方法では、単結晶ＳｉＣ基板ボディを使用した半導体ボディの低コストの製造が可能となる。なぜならば、コストのかかるＳｉＣ基板ボディの再使用または継続使用ができるからである。
【００４６】
本発明による製造方法の有利な実施態様では、エピタキシャル基板を剥離した後、半導体ボディの、エピタキシャル基板を剥離した面上に接触層を被着する。
【００４７】
本発明による製造方法の有利な実施態様では、エピタキシャル基板を剥離する前に、多数のＩＩＩ−Ｖ窒化物半導体層を構造形成する。
【００４８】
この場合、構造形成というのは、エピタキシャル層を、エピタキシャル基板上で間隔を置いて互いに並んで配置された多数の個別のエピタキシャル層積層体に横方向で分割する手段であると解釈される。有利には、エッチングによってエピタキシャル層積層体を剥離する場合、この構造形成によって、エッチング攻撃にさらされる表面が拡大する。
【００４９】
本発明の有利な実施態様では、前述の製造方法において、支持体の代わりに、まず介在支持体を、ＩＩＩ−Ｖ窒化物半導体材料をベースとしたエピタキシャル層上に被着する。その後、同様にエピタキシャル基板を剥離し、エピタキシャル層の、エピタキシャル基板が剥離した側に支持体を被着する。次の段階で、介在支持体を剥離する。
【００５０】
この実施態様によって、有利には、ＩＩＩ−Ｖ窒化物半導体材料をベースとした層の積層順序が、支持体に関して前述の製造方法と逆になっている。このような逆転は有利であり、これによって、後続の方法、特にこの逆転した積層順序を必要とするパッケージングでの使用も可能となる。
【００５１】
本発明による製造方法の特に有利な実施態様では、第１の層として、エピタキシャル基板上に導電性の緩衝層を被着する。
【００５２】
このような緩衝層は、これに続くエピタキシャル層に対して、最適に整合した格子構造を有する表面を得るために特に有利であり、この格子構造は同時に、後続の層材料によって良好に濡れ、これにより、後続の層の均一な成長が可能となる。
【００５３】
緩衝層が導電性を有していることによって、上で述べたようなポジティブな性質を有する縦方向に導電性の半導体素子を得ることができる。
【００５４】
有利には、緩衝層を、多数のＡｌＧａＮベースの個別層から形成する。
【００５５】
このことは、高いＡｌ含有量を有する緩衝層が、ＩＩＩ−Ｖ窒化物半導体材料をベースとした次なる層に対して格子整合しかつ良好に濡れることのできる表面を形成するので、有利である。しかし、高いＡｌ含有量を有する緩衝層の導電性は低い。一方で、低いＡｌ含有量を有する緩衝層は電気をよく通すが、結晶の品質および表面品質は低い。
【００５６】
このような多数の層を組み合わせて形成することにより、高い導電性と高い結晶の品質とを兼ね備えることが可能となる。
【００５７】
さらに、基板側に、比較的低いＡｌ含有量を有する層を形成し、エピタキシャル層側に、つまり緩衝層の、エピタキシャル基板とは反対の側に、比較的高いＡｌ含有量を有する層を析出させると有利である。
【００５８】
本発明による製造方法の特に有利な別の実施態様では、緩衝層を２段階で形成する。
【００５９】
第１の段階では、エピタキシャル基板の成長層の上に、多数の導電性の領域を被着する。この導電性の領域のための材料としては、特に、Ｉｎ1-xＧａxＮ［式中、０≦ｘ＜１］およびＩｎ1-x-yＡｌxＧａyＮ［式中、０≦ｘ＜１、０≦ｙ＜１、ｘ＋ｙ＜１］のようなＩｎＧａＮベースの材料またはＧａＮが適している。
【００６０】
この場合、ＳｉおよびＧａはドメインを形成する傾向があるので、導電性の領域の広範囲にわたる均一な配置が得られる。
【００６１】
第２段階で、これらの多数の導電性の領域を、プラナリゼーション加工する充填層でカバーし、導電性の領域間の間隙を充填する。
【００６２】
この場合、材料としては、特に、高いＡｌ含有量を有するＡｌＧａＮ化合物が適している。このようにして製造された緩衝層は、次のＩＩＩ−Ｖ窒化物半導体材料をベースとした層の析出に極めてよく適していてかつ高い導電性を有している。
【実施例】
【００６３】
本発明のさらなる特徴、利点および合目的点は、以下に示す３つの実施例により図１〜３に基づき説明する。
【００６４】
図１は、本発明による構成素子の実施例の概略的な断面図であり、
図２は、本発明による製造方法の実施例を説明した概略図であり、
図３は、本発明による導電性の緩衝層のための製造方法を説明した概略図である。
【００６５】
種々異なる実施例において、同様のまたは同様に作用する構成部分には、それぞれ同じ参照符号を付与してある。
【００６６】
図１に示した放射線を発する半導体チップは、薄層素子の形の半導体ボディ１１を有しており、この半導体ボディ１１は、導電性の緩衝層９と、特にＩＩＩ−Ｖ窒化物半導体材料をベースとしたエピタキシャル層を有している層系８とからなっている。緩衝層９上には接触面１２が被着されていて、この接触面１２は、図１に示したものとは異なって半導体ボディ１１の上側の一部しか覆っていなくてもよい。また、接触面１２は、たとえばＡｌを有しているまたはＡｌからなっていて、ボンドパッドとして形成されていてよい。
【００６７】
層系８の構造は、半導体ボディ１１もしくはこれによって形成されるチップの機能性を規定する。この層系８は、放射線を発する役割を果たす活性層も含んでいる。
【００６８】
半導体ボディ１１は、エピタキシャル基板を有していない。
【００６９】
半導体ボディ１１は、緩衝層９の側ではｎ型に、これと反対の側ではｐ型に形成されている。
【００７０】
ｐ型の側で、半導体ボディ１１は、導電性の支持体５の主面に被着されている。
【００７１】
支持体５は、半導体ボディ１１とは反対の側で、第２の接触面１０を有している。
【００７２】
有利には、このようにして形成された半導体チップは、縦方向に、つまり層面に対して垂直に一貫して導電性である。これによって、横方向に広範囲にわたって均一に電流が構成素子を通って流れることができ、かつ簡単な接触が可能となる。
【００７３】
また、別の利点は、チップを側面方向に問題なくスケーリングできるということである。この場合、横方向のスケーリングとは、チップの横方向の別の設定寸法への移行と理解されたい。この移行は、チップが横方向に構造形成されていない、つまりトポロジーを有していないので、簡単にできる。
【００７４】
これに対して、たとえば主面上に異なる２つの接触面を有しているような横方向に構造形成された素子では、横方向のスケーリングの際には、横方向の構造の適合を考慮しなければならない。
【００７５】
縦方向に導電性のチップのための条件は、導電性の緩衝層９である。この層は、たとえば２層にＩＩＩ−Ｖ窒化物半導体材料から形成されている。緩衝層９のさらに詳しい性質は、図３に基づいて導電性の緩衝層の製造と共に説明する。
【００７６】
ＩＩＩ−Ｖ窒化物半導体材料は、直接バンド遷移型でありかつバンドギャップが大きいので、本発明により形成された半導体ボディは、特に黄色、緑色、緑青色または紫色のスペクトル領域に中心波長を有する発光ダイオードチップ、特に高い光度を有する発光ダイオードおよび緑色から紫色のスペクトル領域に発光波長を有する半導体レーザーの実現のために適している。
【００７７】
図２に、６つの中間段階ａ〜ｆで概略的に、本発明による製造方法の実施例を示す。
【００７８】
出発点では、多層のエピタキシャル基板１００が形成されている（図２ａ）。基板ボディ１は、ＳｉＣ、有利にはポリＳｉＣからなる。
【００７９】
基板ボディ１上には、有利には、酸化ケイ素からなる固着層３が形成されていて、この固着層３は、基板ボディを、たとえばＳｉ（１１１）からなる薄い成長層２に結合している。
【００８０】
この場合、成長層２の厚さは、この熱膨張がこの下に設けられた基板ボディ１によってほぼ規定されるように薄く選択されている。通常、成長層２の厚さは、ほぼ０．１〜２０μｍであり、有利には１０μｍよりも小さく、特に有利には０．１〜２μｍである。
【００８１】
成長層２の表面には、次の段階で、ＩＩＩ−Ｖ窒化物半導体材料からなる多数の層４を析出させる（図２）。
【００８２】
この場合、有利には、まず、導電性のＡｌＧａＮ緩衝層９を成長層２の表面に形成する。それというのは、ＧａＮ自体およびＩｎＧａＮ化合物の、Ｓｉ（１１１）−またはＳｉＣ表面への濡れ性が悪いからである。
【００８３】
緩衝層９、およびこの上に析出させるＩＩＩ−Ｖ化合物半導体材料をベースとした隣接する層は、ｎ型に形成する。
【００８４】
反対の側、つまりエピタキシャル基板１００と反対の側では、エピタキシャル層積層体を、１つまたは複数のｐ型の層によって区切る。
【００８５】
ｎ型層とｐ型層との間には、Ａｌ1-x-yＧａxＩｎyＮ［式中、０≦ｘ≦１、０≦ｘ≦１、ｘ＋ｙ≦１］ベースの多数の層を形成する。これらの層は、狭義には放射線を発する役割を果たしている。これには、当業者によく知られている放射線を発するすべての半導体構造が、特にシングル−またはダブルヘテロ構造および単一−または多重量子井戸構造を形成しているｐｎ接合が適している。
【００８６】
次の段階では、メサエッチングによって、Ａｌ1-x-yＧａxＩｎyＮベースの層を横方向に構造形成する（図２ｃ）。これによって、エピタキシャル基板１００上に互いに並んで配置された多数の個別の層積層体が形成される。これらの層積層体はほぼ、放射線を発するチップのまだ個別化されていない薄層素子１１である。
【００８７】
メサエッチングは、エピタキシャル基板１００の成長層２内にまでおよび、これによって、次の段階で、薄層素子１１をエピタキシャル基板１００から簡単に剥離することができる。
【００８８】
Ａｌ1-x-yＧａxＩｎyＮベースの層４の構造形成後、薄層素子１１の、エピタキシャル基板１００とは反対のｐ型の側に、支持体５または選択的には介在支持体１３を被着する。支持体材料としては、たとえばＧａＡｓまたはＣｕを使用することができる。
【００８９】
次の段階（図２ｅ）で、エピタキシャル基板１００を薄層素子１１から剥離する。この剥離は、湿式化学式にエッチングによって行い、この際、成長層２を破壊する。この場合、成長層２をエッチングによって分離する湿式化学式の剥離に必要とされるコストは、たとえばＳｉＣ基板ボディの剥離よりもはるかに小さい。
【００９０】
選択的には、介在支持体１３を使用して、エピタキシャル基板１００を剥離した後にその位置に支持体５を被着して、その後、介在支持体１３を剥離する。
【００９１】
この段階の最後に形成されている構造は、両方法で極めて類似しており、相違しているのは、介在支持体１３を使用する場合には、緩衝層９が、半導体ボディの、支持体５の方を向いた側に設けられているという点だけである（図２ｅ右）。もう１つの方法では、緩衝層９が、半導体ボディ１１の、支持体５とは反対の側に形成される。
【００９２】
続いて、半導体ボディ１１に接触面１２を、支持体５に接触面１０を設ける。さらに続いて、支持体５をそれぞれ半導体ボディ１１間で分離し、これにより、多数の図１に示した半導体チップが得られる（図２ｆ）。
【００９３】
有利には、薄層素子１１を支持体５もしくは介在支持体１３への結合することによって、引き続き行うエピタキシャル基板１００の剥離と関連して、エピタキシャル基板ボディ１の再使用が可能となり、これによって、ＳｉＣを基板ボディ材料として使用する場合には、大幅なコスト低減が得られる。
【００９４】
さらに、ＳｉＣ基板で起こるあらゆる吸収損失がなくなる。これによって、発光効率は著しく向上する。
【００９５】
別の製造方法で、ポリＳｉＣまたはポリＧａＮのような低コストの基板ボディを使用する場合には、その再使用に特に利点がない場合には、基板全体をエッチングで分離することもできる。
【００９６】
図３で、４つの中間段階に基づき概略的に、導電性の緩衝層９の製造を説明する。
【００９７】
エピタキシャル基板１００としては、上で述べた製造方法のように、たとえばＳｉ（１１１）を含むエピタキシャル側の成長層２を備えたＳｉＣ−またはポリＳｉＣ基板ボディ１を使用する（図３ａ）。
【００９８】
第１の段階では、成長層２上に、多数の量子点の形の核形成層６を析出させる（図３ｂ）。
【００９９】
このための材料としては、低いＡｌ含有量（＜５０％）を有するＡｌＧａＩｎＮ、ＩｎＧａＮまたはＧａＮを使用する。量子点は、高導電性であるが、閉じた層を形成していない。したがって、成長層の表面に、互いにつながっていない多数の導電性の領域が得られる。被覆度は、材料組成に応じて１〜９９％と変化させることができる。
【０１００】
量子点層６上に、高いＡｌ含有量を有するＡｌＧａＮベースの、たとえばＡｌxＧａ1-xＮ［式中、ｘ＞０．５］の平坦化する充填層７を析出させる（図３ｃ）。これによって、平坦な構造９が得られる。
【０１０１】
導電性の領域６は、通路状の結合を緩衝層９を通して形成しており、緩衝層９の良好な導電性を保証する。
【０１０２】
次の段階で、緩衝層９上に、特にＩＩＩ−Ｖ化合物半導体材料をベースとしたエピタキシャル層を含む層系８を析出させる（図３ｃ）。このＩＩＩ−Ｖ化合物半導体材料が主に半導体デバイスの機能性を規定する。
【０１０３】
薄層素子および個別の半導体チップを製造するためのさらなる段階は、たとえば図２Ａ〜２Ｃに基づき説明した相応の段階に相当する。
【０１０４】
上に述べた実施例に基づく本発明の説明は、むろん、発明をこれらの実施例に制限するものではない。
【０１０５】
特に、半導体材料は、その都度与えられる範囲内で、必要条件と構成素子のために設けられた使用領域とに適合させることができる。
【０１０６】
さらに、半導体ボディの活性層の内部の半導体材料の組成によって、発生する放射線のセンター波長を設定することができる。
【図面の簡単な説明】
【０１０７】
【図１】本発明による構成素子の実施例の概略的な断面図。
【図２】本発明による製造方法の実施例を説明した概略図。
【図３】本発明による導電性の緩衝層のための製造方法を説明した概略図。
【図１】
0005183085.tif 000002
【図２】
0005183085.tif 000003
【図３】
0005183085.tif 000004