(57)【特許請求の範囲】
【請求項１】
インジウム、ガリウム、亜鉛、及び、酸素を含有するアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏであり、さらに、そのギャップ内準位の面密度が１０１３ｃｍ−２ｅＶ−１未満である多元系の酸化物半導体を構成要素として少なくとも有する半導体素子を用意する工程と、前記酸化物半導体に該酸化物半導体の吸収端波長より長波長の光を照射して、前記半導体素子の閾値電圧を減少させる工程と、前記光の照射後又は照射中に前記半導体素子の閾値電圧を調べ、該閾値電圧があらかじめ決められた範囲内にあるかどうかを判別する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記酸化物半導体は、該酸化物半導体の吸収端波長より短波長の前記光を照射する光源からは遮蔽されていることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記遮蔽は、前記光源と前記酸化物半導体との間に配置されたフィルタによってなされることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記半導体素子は、ゲート電極、ソース電極、ドレイン電極、チャネル層、ゲート絶縁層、保護層、を少なくとも有しており、前記酸化物半導体は前記チャネル層であることを特徴とする請求項１から３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記あらかじめ決められた範囲とは、該範囲の最小値が、実際に前記半導体素子を動作させるときにかける電圧の最小値で規定され、かつ前記範囲の最大値が、実際に前記半導体素子を動作させるときにかける電圧の最大値の１０分の１の値で規定された範囲であることを特徴とする請求項１から４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体素子の製造方法によって、半導体素子の良否を判別するための検査室を前記半導体素子の製造ラインの途中に有しており、
前記検査室は、前記酸化物半導体に該酸化物半導体の吸収端波長より長波長の光を照射する光源と、前記光の照射後又は照射中に前記半導体素子の閾値電圧を調べる機構と、から少なくとも構成されることを特徴とする半導体素子の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子又は半導体装置の製造方法ならびにその製造装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、液晶や有機ＥＬなどの表示装置の画素部、駆動回路部のスイッチング素子として広く用いられている。そして、現在、ＴＦＴの高性能化・作製プロセスの低温化・低コスト化を目指し、幅広い種類の材料を対象にチャネル層材料が探索・検討されている。例えば、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐｏｌｙ−Ｓｉ）、マイクロクリスタルシリコン（μｃ−Ｓｉ）、有機半導体などがある。
【０００３】
近年発見された酸化物半導体もその有力な一群である。アモルファスＩｎ−Ｚｎ−Ｏ（ａ−ＩＺＯ）薄膜及びアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ａ−ＩＧＺＯ）薄膜をチャネル層に用いたＴＦＴの作製法が、それぞれ非特許文献１及び非特許文献２に開示されている。ａ−ＩＺＯやａ−ＩＧＺＯをチャネル層に用いたＴＦＴは、ａ−Ｓｉをチャネル層に用いたＴＦＴに比べて、低温で作製するにもかかわらず、電界効果移動度で１０倍以上の高速動作が可能であり、注目を集めている。
【非特許文献１】Ｂａｒｑｕｉｎｈａ  ｅｔ  ａｌ．，Ｊ．Ｎｏｎ−Ｃｒｙｓｔ．Ｓｏｌ．，３５２，１７５６（２００６）．
【非特許文献２】Ｙａｂｕｔａ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８９，１１２１２３（２００６）．
【非特許文献３】Ｒｉｅｄｌ  ｅｔ  ａｌ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．，１，１７５（２００７）．
【非特許文献４】Ｋｉｍ  ｅｔ  ａｌ．，Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  ２００６（ＩＥＤＭ’０６），１１−１３，１（２００６）．
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＴＦＴはチャネル層の半導体材料や作製法によって異なる閾値電圧を示し、製造工程履歴・経時変化・電気的ストレス・熱的ストレスなどの様々な原因にＴＦＴの閾値電圧が変化する。ここで、電気的ストレスとは半導体への電圧又は電流の印加によって発生するものである。また、熱的ストレスとは、外部からの加熱や、半導体自体への通電によるジュール熱によって発生するものである。
【０００５】
実際のＴＦＴでは、上記の要因が同時に加わることがある。これは、上記の酸化物半導体ＴＦＴについても例外ではなく、電気的ストレスや、電気的ストレスと熱的ストレスの複合による閾値電圧変化が観測されており、それらの例が非特許文献３及び非特許文献４に開示されている。酸化物半導体ＴＦＴについては、可視光及び紫外光を照射することで閾値電圧が変化することも、非特許文献１に開示されている。
【０００６】
しかしながら、上記のいずれの文献においても、前述の閾値電圧変化に対して、それを補償又は抑制する方法や、その閾値電圧変化の影響を相対的に小さくする方法は明らかにされていない。
【０００７】
また、液晶パネルや有機ＥＬパネルなどの表示装置では、装置の動作中に閾値電圧が変化することにより画像の乱れにつながるおそれがある。そのため、閾値電圧変化を補償するための回路が余分に必要となり回路が複雑になるため、歩留まりが落ちコストが高くなる問題も生じる。
【０００８】
本発明は、上記課題に鑑み、半導体素子又は半導体装置の製造において、閾値電圧変化の補償を光で行い、該半導体素子又は半導体装置の良否を判別することで、完成品の歩留まりを向上させ、製造コストの低減を実現する方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体素子の製造方法は、インジウム、ガリウム、亜鉛、及び、酸素を含有するアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏであり、さらに、そのギャップ内準位の面密度が１０１３ｃｍ−２ｅＶ−１未満である多元系の酸化物半導体を構成要素として少なくとも有する半導体素子を用意する工程と、前記酸化物半導体に該酸化物半導体の吸収端波長より長波長の光を照射して、前記半導体素子の閾値電圧を減少させる工程と、前記光の照射後又は照射中に前記半導体素子の閾値電圧を調べ、該閾値電圧があらかじめ決められた範囲内にあるかどうかを判別する工程と、を有することを特徴とする。
【００１０】
また、本発明の半導体素子の製造装置は、前記の方法によって、半導体素子の良否を判別するための検査室を有しており、前記検査室は、前記酸化物半導体に該酸化物半導体の吸収端波長より長波長の光を照射する光源と、前記光の照射後又は照射中に前記半導体素子の閾値電圧を調べる機構と、から少なくとも構成されることを特徴とする。
【発明の効果】
【００１１】
本発明により、半導体素子又は半導体装置に光を照射して、製造工程の途中において半導体素子及び半導体装置の検査を行い、その良否を判定することで、完成品の歩留まりを向上させることが可能となり、さらに製造コストを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明者らは、まず、半導体を構成要素として含む半導体素子又は半導体装置に前記半導体の吸収端波長より長波長の光を照射することにより、半導体素子又は半導体装置の閾値電圧のみが変化することを見出した。また、光の強度、時間、波長を調整することにより閾値電圧を目的の値にできることも見出した。したがって、本発明の製造方法によって作られた半導体素子及び半導体装置を含む製品では、電気的ストレス・熱的ストレスなどの原因による半導体素子の閾値電圧変化が光を照射することによって補償されるので、補償のための複雑な回路が不要となる。
【００１３】
しかし、製造における半導体材料の特性ばらつきにより、半導体に光を照射しても閾値電圧を目的の値にできない場合もある。また、実際に光を照射しなければ、閾値電圧が目的の値になったかを調べることはできない。製品が完成した後に閾値電圧を評価して良品と不良品を振り分けていては製造コストが高くなるので、本発明では、製造工程の途中で半導体素子を評価及び判別することがより好ましい。すなわち、本発明では、半導体素子又は半導体装置の製造の途中において、用いる半導体の吸収端波長より長波長の光を該半導体に照射する工程と、該光の照射後又は照射中に該半導体素子又は半導体装置の可否を判別する工程と、を有することを特徴とする。なお、半導体素子又は半導体装置の可否の判別は、該半導体素子又は半導体装置の閾値電圧を調べることによって行う。
【００１４】
これより、以上のような本発明の半導体素子及び半導体装置の製造方法の実施形態を、有機ＥＬ表示素子の作製を例にとり説明する。ここでは有機ＥＬ素子を例にしているが、本発明における半導体素子は、有機ＥＬ表示素子に用いられるものに限定されはしない。他にも、半導体装置としては、例えば液晶ディスプレイ、電子ペーパー等の表示装置が挙げられる。
【００１５】
まず、作製する半導体素子の構成について説明する。図１に、作製する有機ＥＬ表示素子の一例の断面図を示す。図１に示されているように、ここでは逆スタガ型（ボトムゲート型）ＴＦＴを例にとり説明を行うが、スタガ型（トップゲート型）ＴＦＴでも構わない。符号１０は基板、符号１１はゲート電極、符号１２はゲート絶縁層、符号１３はチャネル層、符号１４はソース電極、符号１５はドレイン電極、符号１６は第１の保護層、符号１７は第２の保護層、符号１８は有機ＥＬ部を示している。基板１０としては、ガラス基板を用いることが可能である。本実施形態においては、ガラス基板としてＣｏｒｎｉｎｇ  １７３７を用いる。ガラス基板以外にも、ＰＥＴ、ポリカーボネート、アクリル等の樹脂基板を用いることも可能である。
【００１６】
次に、図２を用いて、図１の有機ＥＬ表示素子の製造工程を例とした、本発明の半導体素子及び半導体装置の製造工程の一例を詳細に説明する。
【００１７】
〈工程（１）〉：ガラス基板上にゲート電極１１を形成する。
【００１８】
ゲート電極１１としては、Ａｕ、Ｐｔ、Ａｌ、Ｎｉ、Ｔｉなどの金属膜や、ＩＴＯやＲｕＯ２などの酸化物を用いることが可能である。該ゲート電極１１の成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるものではない。
【００１９】
〈工程（２）〉：ゲート電極上にゲート絶縁層１２を形成する。
【００２０】
ゲート絶縁層１２としては、ＳｉＯ２を用いることが望ましい。又は、ＳｉＯ２、Ｙ２Ｏ３、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＳｉＮのうち少なくとも１種を含む材料を用いることも好ましい。また、この他にシリコン酸窒化物（ＳｉＯｘＮｙ）を用いてもよい。該ゲート絶縁層１２の成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるものではない。
【００２１】
〈工程（３）〉：ゲート絶縁層上にチャネル層１３を形成する。
【００２２】
チャネル層１３は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくとも１つを含有するアモルファス酸化物である。その成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるものではない。
【００２３】
〈工程（４）〉：チャネル層上にソース電極１４・ドレイン電極１５を形成する。
【００２４】
ソース電極１４及びドレイン電極１５としては、Ａｕ、Ｐｔ、Ａｌ、Ｎｉ、Ｔｉなどの金属膜や、ＩＴＯやＲｕＯ２などの酸化物を用いることが可能である。該ソース電極１４及びドレイン電極１５の成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのがよい。しかし、成膜法はこれらの方法に限られるものではない。
【００２５】
〈工程（５）〉：ソース・ドレイン電極上に第１の保護層１６、第２の保護層１７を形成する。
【００２６】
第１の保護層１６としては、少なくとも１種の金属元素を含む金属酸化物膜を用いる。金属酸化物の中でも、以下に挙げるものを少なくとも１種含むものを保護層として用いることがより好ましい。
【００２７】
ＳｉＯ２、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｉｎ２Ｏ３、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＺｎＯ、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、ＣｅＯ２、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ。Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｅｒ２Ｏ３、Ｙｂ２Ｏ３。
【００２８】
また、上記の他にも、シリコン酸窒化物（ＳｉＯｘＮｙ）を用いてもよい。
【００２９】
上記金属酸化物又はＳｉＯｘＮｙを保護層としてＴＦＴ上に形成する手段としては、スパッタ法を用いる。スパッタ中は酸素含有雰囲気で成膜を行う。その理由として、例えば純Ａｒガス雰囲気で保護層を形成した素子は保護層を成膜する前に比べＴＦＴ特性が悪くなるためである。ＴＦＴ特性が悪くなる原因としては、保護層の成膜中にチャネル層の界面から酸素が脱離することによりキャリアが生成され、チャネル層の抵抗が低くなることが考えられる。そのため、保護層のスパッタ中は酸素含有雰囲気で成膜することが求められる。酸素含有量は全スパッタガス中の１０〜８０％であることが望ましい。より好ましくは３０〜６０％である。
【００３０】
第２の保護層１７としては、ＳｉＮｘを用いる。第２の保護層１７の成膜法としては、ＣＶＤ法、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのがよい。
【００３１】
〈工程（６）〉：所定の光を照射後又は照射中にＴＦＴの伝達特性を測定し、閾値電圧Ｖｔｈを求める。ここで、閾値電圧Ｖｔｈとは、立ち上がり電圧（ソース・ドレイン間に流れる電流Ｉｄが１０−１０Ａを越えるときのゲート電圧Ｖｇ）である。
【００３２】
上記の工程（６）において、照射する所定の光の波長は、半導体の吸収端波長（半導体における自由キャリアのバンド間遷移に基づく光吸収において、最も低いエネルギーの波長）より長波長でなければならない。以下に、ａ−ＩＧＺＯ膜をチャネル層とするＴＦＴの具体的な製造例を用いて、その理由を説明する。
【００３３】
まず、シリコン熱酸化膜（膜厚１００ｎｍ）付きｎ＋−シリコンウェハ基板上に、吸収端波長が３５４ｎｍであるａ−ＩＧＺＯ膜をスパッタ法で成膜し、エッチングによりパターニングする。続いて、全体を大気雰囲気中にて３００℃で２０分間加熱する。さらに電子ビーム蒸着法で厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕを積層し、リフトオフによってパターニングされたソース電極・ドレイン電極を形成する。
【００３４】
以上のようにして作製したＴＦＴについて、暗所、波長４００ｎｍ、波長５００ｎｍ、波長３２０ｎｍの単色光をそれぞれ０．２ｍＷ・ｃｍ−２の強度で１００秒間照射しながら伝達特性を測定した結果を図３に示す。図３からわかるように、半導体の吸収端波長（３５４ｎｍ）以下の光を照射すると閾値電圧Ｖｔｈが大きく変化する。このような、光照射による閾値電圧の変化は、例えば半導体内部又は半導体の近傍にトラップされたキャリア等の固定電荷が解放されたためであると考えられる。本発明者らの知見によれば、上記半導体では吸収端波長の３５４nm以上の光でも、光の波長によって閾値電圧Ｖｔｈの変化量が異なる。そして、吸収端波長の２倍の波長の光をあてると閾値電圧Ｖｔｈが、その変化が特性に影響を与えなくなる程度に小さくなる。したがって、本発明において上記半導体（層）に照射する光の好ましい範囲は、当該半導体（層）の吸収端波長以上、吸収端波長の２倍以下である。
【００３５】
半導体の閾値電圧は、前記の光照射を止めた後も光照射前と異なる値を保つことがある。このように光照射を停止した後も閾値電圧が変化したままであることは、例えば半導体内や半導体近傍にトラップされたキャリアが光励起によって再配置し、光照射前とは異なる平衡状態に達するためであると考えられる。本発明はこの現象を利用することもできる。
【００３６】
また、照射する所定の光の強度は１ｍＷ／ｃｍ２とする。当該光強度は、本発明の効果（閾値の補償効果）が得られる範囲であれば特に制限はない。しかし、光強度が小さすぎると本発明の効果が小さいため、０．０１ｍＷ／ｃｍ２以上でなければならない。また光強度は１ｍＷ／ｃｍ２以上でも発明の効果が得られるが、強すぎる場合、結晶化などの構造変化が起こる可能性があるので、光強度は構造変化が起こらない範囲を上限とする。
【００３７】
光の波長と強度は、半導体素子又は半導体装置によって異なるため、実際に半導体素子又は半導体装置を使用するときの値と同じにする。
【００３８】
また、照射する所定の光の照射時間は、本発明の効果（閾値の補償効果）が得られる範囲であれば特に制限はない。しかし、短すぎると本発明の効果が得られず、長すぎると、一定の時間以上照射しても効果が飽和し、また製造時のタクトタイムが長くなるため、これらを考慮して適宜最適な時間を設定することが好ましい。本発明者らの知見によれば、光の強度が１ｍＷ／ｃｍ２で波長が３５０ｎｍの光のフォトン数は１秒間で１．７６×１０１５個である。強度が２倍になればフォトン数は２倍になり、波長が２倍になればフォトン数は２倍になる。例えば、半導体膜のバンドギャップが３５０ｎｍ以下でトラップが１．７６×１０１５個／ｃｍ２であるとすると、前記光を１秒間あてるとトラップは全て埋まることになる。本発明で用いる半導体膜のトラップは１×１０１５個／ｃｍ２以下と見積もられるので、前記光を１秒以上あてれば本発明の効果は得られると考えられる。本発明では０．０１ｍＷ／ｃｍ２以上の光を照射するため、１ｍＷ／ｃｍ２以下の光では照射時間が１秒では足りなくなる。その場合は、光の強度や波長にあわせて時間を調整するか、タクトタイムを考慮して光の強度や波長を調整すればよい。例えば、１秒以上５００秒以下の範囲で本発明の効果を得ることができる光の強度や波長に調整することが好ましい。
【００３９】
図４に所定の光を照射する構成を図示する。半導体素子又は半導体装置４０と光源４１を適切に配置する。光源４１はいかなる形状でもよい。光源としては熱フィラメント・放電・発光ダイオードのような自発光型の光源が適用できる。また、太陽光や室内照明光などの環境光も適用できる。いずれの光源も、波長・照射強度・照射時間の制御手段を有していてもよい。また、所望の効果が得られれば、図４のような対向配置に限らなくともよい。また、光４２は単色光でなくともよい。すなわち、それは複数の離散スペクトル光の混合光であっても、連続スペクトル光であってもよい。
【００４０】
半導体はその吸収端波長よりも短波長の光から十分に遮蔽されていることが望ましい。短波長の光が照射されると、閾値電圧以外の特性も大きく変化する。また長波長の光と同様に、短波長の光照射を停止した後にも半導体にその影響が残る。吸収端波長よりも短波長の光を照射している間に半導体の種々の特性が変化することには、光によるキャリアのバンド間遷移により、価電子帯・伝導帯のキャリア密度やギャップ内準位の占有状態が大きく変化することが関係していると考えられる。そのため、図５のように光路にフィルタ５３を挿入し、半導体の吸収端より短波長の光を照射しないの機構を備えていることが望ましい。フィルタには特定の長波長の光だけを通すハイパスフィルタや短波長の光だけを通すローパスフィルタや特定の波長だけを通すバンドパスフィルタなどの光学フィルタを用いる。
【００４１】
上記のような〈工程（６）〉が終了した後、次の工程へと移行する。
【００４２】
〈工程（７）〉：閾値電圧Ｖｔｈの絶対値があらかじめ決められた所定の範囲内に入っているときは良品とし、閾値電圧Ｖｔｈの絶対値が所定の範囲に入ってないときは不良品とする。
【００４３】
ここで、閾値電圧Ｖｔｈのあらかじめ決められた所定の範囲は、半導体素子又は半導体装置によって異なるが、次の最小値及び最大値によって規定された範囲とする。すなわち、該範囲の最小値は、実際に前記半導体素子又は半導体装置を動作させるときにかける電圧の最小値であり、かつ該範囲の最大値は、実際に該半導体素子又は半導体装置を動作させるときにかける最大の電圧の１０分の１の値である。
【００４４】
このように本発明の光照射を行っても、半導体素子又は半導体装置においてある程度のばらつきは生じる。光照射後の半導体素子又は半導体装置における性能のばらつきの原因として、形成プロセス起因による、プロセスバッチ間分布、素子サイズ分布、プロセスダメージの分布等が挙げられる。また、成膜原料による、組成分布、不純物濃度分布等が挙げられる。これらの複合的ばらつき原因の結果、半導体膜中の欠陥などによる準位が半導体層毎にある程度のばらつきを持つことや、複数素子を含む半導体素子や半導体装置では性能に影響するサイズ分布を持つために性能ばらつきが発生すると考えられる。しかし、そのようなばらつきがあっても上記範囲内であれば、製品として問題なく機能する。
【００４５】
〈工程（８）〉：前記工程（７）で良品と判別されたＴＦＴの形成された基板に有機ＥＬ部１８を形成する。
【００４６】
図２ではＴＦＴ部の作製後に判別を行ったが、ＴＦＴ部の作製中又は有機ＥＬ部１８の作成後に判別を行ってもよい。
【００４７】
また、上記においては、逆スタガ型のＴＦＴの製造工程について順に説明したが、もちろん、本発明の特徴を有する限り、スタガ型のＴＦＴにおいても適用可能である。すなわち、各部材の作製順番は変わっても、本発明の特徴である、半導体の吸収端波長よりも長波長の光を照射した後又は照射中にＴＦＴの可否の判定を行うことさえできていれば、途中の工程が変更していても問題はない。
【００４８】
次に、本発明を実施するための製造装置の一例を説明する。
【００４９】
図８に、本発明を実施するための製造ラインの構成図を示す。本製造装置は、搬入室、ＴＦＴ作製室、ＴＦＴ検査室、有機ＥＬ部作製室、搬出室から構成されている。これらの各部屋は直列につながっている。ＴＦＴ作製室には、ＴＦＴの作製に必要な露光装置、スパッタ装置などが含まれており、そこで成膜及びパターニングが行われる。ＴＦＴ検査室には、検査に必要な光源や、光の波長、強度及び照射時間を調節する機構や、ＴＦＴの電気特性評価装置などが含まれており、そこで所定の光を照射後又は照射中にＴＦＴの伝達特性を評価しＴＦＴの良否を判定する。なお、光の波長・強度・照射時間の調節は、適当な波長調整手段・光強度調整手段・光断続制御手段を備えた任意の照明系によって達成できる。光源としてはキセノンランプ・白熱灯・発光ダイオード・蛍光灯などが利用できる。波長調整手段としては、光源の発光スペクトルに応じて、回折格子分光器やハイパスフィルタ・ローパスフィルタ・バンドパスフィルタなどから適宜選択・利用することができる。光強度調整手段としてはＮＤフィルタや拡散板などが利用できるが、光源自体の発光強度を調節してもよい。光断続制御手段としては電磁シャッタなどによる光の照射／切断が利用できるが、光源自体の点灯／非点灯を調節してもよい。有機ＥＬ作製室には有機ＥＬの作製に必要な露光装置、蒸着装置などが含まれており、成膜及びパターニングが行われる。
【００５０】
本発明を実施するための製造装置は、以上の構成のものに限定されず、上記で説明した本発明の特徴を適切に実行することが可能であれば、どのような構成をしていてもよい。
【実施例】
【００５１】
以下、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
【００５２】
（実施例１）
本実施例では、本発明の半導体素子及び半導体装置の製造方法にしたがって、ａ−ＩＧＺＯをチャネル層に用いた有機ＩＬ表示素子を作製した。なお、本実施例では、有機ＥＬ素子として−１０〜３０Ｖで駆動するものを用いた。
【００５３】
まず、ａ−ＩＧＺＯの吸収端波長を見積もった。
【００５４】
シリコン熱酸化膜（膜厚１００ｎｍ）付きｎ＋−シリコンウェハ基板上にａ−ＩＧＺＯ膜をスパッタ法により２０ｎｍ成膜する。ここでは、投入ＲＦパワーは２００Ｗとした。また、成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝９５：５である。また、成膜レートは８ｎｍ／分、基板温度は２５℃とした。
【００５５】
次に、紫外可視分光エリプソメトリにより、反射ｐ、ｓ偏光の位相差及び振幅比を求める。さらに、基礎（バンド端間）吸収・すそ（サブバンド）吸収としてそれぞれタウク＝ローレンツ型吸収・ガウシアン型吸収を仮定し、クラマース＝クローニヒの関係を満たすように消光係数及び屈折率のフィッティング解析を行う。その結果、基礎吸収の吸収端すなわちこの膜の光学的バンドギャップととして、３．５ｅＶ（＝３５４ｎｍ）の値が得られた。
【００５６】
次に、図１に示す逆スタガ型ＴＦＴを作製した。ここでは、基板１０はガラス基板Ｃｏｒｎｉｎｇ  １７３７を用いた。
【００５７】
まず、基板１０上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極１１を形成する。さらに、その上に厚さ２００ｎｍのＳｉＯ２膜をスパッタ法により成膜し、ゲート絶縁層１２を形成する。続いて、上記の成膜手法で、ａ−ＩＧＺＯ膜をチャネル層１３として厚さ４０ｎｍ堆積する。そして、堆積したａ−ＩＧＺＯ膜にフォトリソグラフィー法とエッチング法を用いることにより、パターニングする。パターニングしたａ−ＩＧＺＯ膜の上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極１４及びドレイン電極１５を形成する。さらに、その上にスパッタ法により第１の保護層１６としてＳｉＯ２膜を２００ｎｍ堆積する。
【００５８】
本実施例では、投入ＲＦパワーは４００Ｗとした。成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝５０：５０である。また、成膜レートは２ｎｍ／分、基板温度は２５℃とした。
【００５９】
次に、第１の保護層１６の上に第２の保護層１７としてＳｉＮｘをプラズマＣＶＤ法により３００ｎｍ堆積する。最後に、ゲート電極１１、ドレイン電極１４、ソース電極１５上の一部をフォトリソグラフィー法及びエッチング法により除去し、コンタクトホールを形成する。
【００６０】
以上の方法でＴＦＴを形成した。
【００６１】
次に、まず、暗所において上記ＴＦＴの電気特性を評価した。さらに、波長が５５０ｎｍ、強度が０．２ｍＷ／ｃｍ２の光を１２０秒間照射して、ＴＦＴの特性を評価した。それぞれ結果を図６に示す。
【００６２】
本実施例で作製する有機ＥＬ素子には−１０〜３０Ｖで駆動するものを用いているため、判別の基準となる閾値電圧の許容範囲は−１０〜３Ｖである。
【００６３】
図６に示されているように、光照射後の閾値電圧は−４．７８６Ｖであるので、以上のＴＦＴは判定に合格したものとする。よって、次の工程へ進んでよいと判断し、有機ＥＬ部１８を形成する。有機ＥＬ部は、陰電極、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層、陽電極から構成されている。
【００６４】
検査工程を経ずに製造された有機ＥＬ素子においては、ばらつきが大きいなどの不良品が含まれるが、本実施例において製造された有機ＥＬ表示素子は、検査工程を経ずに製造された有機ＥＬ表示素子に比べ、明らかに歩留まりが良くなる。
【００６５】
（参考例）
本参考例では、有機ＥＬ表示素子の製造工程において、ＴＦＴを作製後に判別を行い不良品になる場合を示す。
【００６６】
実施例１と同様にして作製したＴＦＴにおいて、実施例１と同様に波長が５５０ｎｍ  強度が０．２ｍＷ／ｃｍ２の光を１２０秒間照射したＴＦＴの特性を図７に示す。
【００６７】
図７に示されているように、本参考例のＴＦＴの閾値電圧は−１４．４３６Ｖであり、適正な範囲である−１０〜３Ｖのなかに入っていないため不良品として扱う。また、閾値電圧以外の特性値も大きく変化している。
【００６８】
本参考例が不良品となった理由としては以下のことが考えられる。製造工程において何らかの理由により半導体のギャップ内準位の面密度が１０１３ｃｍ−２ｅＶ−１以上になると、次の問題が生じる。つまり、バンドギャップよりも十分小さな（例えば半分程度の）エネルギーを有する光子の照射によっても、ギャップ内準位から伝導帯（あるいは価電子帯）への電子（あるいはホール）の励起過程が無視できなくなる。すなわち、吸収端波長よりも十分長波長の光の照射によっても、上述の短波長の光を照射した状態と同様になるのである。よって、本参考例のＴＦＴでは半導体のギャップ内順位の面密度が高いため、不良品となったと考えられる。
【産業上の利用可能性】
【００６９】
本発明の製造方法は、さまざまな半導体に適用することが可能である。また、それらの半導体を利用した半導体素子に適用することが可能である。また、それらの半導体素子を利用した半導体装置に適用することが可能である。
【図面の簡単な説明】
【００７０】
【図１】本発明の製造方法にしたがって製造される製品の一例である有機ＥＬ素子の断面図である。
【図２】本発明の製造方法を有機ＥＬ素子の製造に適用した場合のフローチャートである。
【図３】ＴＦＴの伝達特性を示すグラフである。
【図４】半導体素子又は半導体装置への光照射を説明する図である。
【図５】半導体素子又は半導体装置への光照射の別形態を説明する図である。
【図６】実施例１を説明するグラフである。
【図７】参考例を説明するグラフである。
【図８】本発明の製造装置の一実施形態を説明する図である。
【符号の説明】
【００７１】
１０  基板
１１  ゲート電極
１２  ゲート絶縁層
１３  チャネル層
１４  ソース電極
１５  ドレイン電極
１６  第１の保護層
１７  第２の保護層
１８  有機ＥＬ部
４０  試料
４１  光源
４２  光
５０  試料
５１  光源
５２  光
５３  フィルタ  
【図１】
0005305730.tif 000002
【図２】
0005305730.tif 000003
【図３】
0005305730.tif 000004
【図４】
0005305730.tif 000005
【図５】
0005305730.tif 000006
【図６】
0005305730.tif 000007
【図７】
0005305730.tif 000008
【図８】
0005305730.tif 000009