(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の一方の面に設けられ、前記半導体基板と絶縁されたパッドと、前記パッドと対向する部分の前記半導体基板を貫通するように配置され、一方の端部が前記パッドと接続されると共に、前記半導体基板と絶縁された貫通電極と、を備えた基板の製造方法であって、
前記半導体基板に前記パッドの母材となる金属膜を形成する金属膜形成工程と、
前記パッドの形成領域に対応する部分の前記金属膜と対向する部分の前記半導体基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
前記半導体基板に前記貫通電極の側面を露出する貫通部を形成する貫通部形成工程と、
少なくとも前記貫通部を充填するように絶縁材を形成する絶縁材形成工程と、
前記絶縁材形成工程後に、前記金属膜をパターニングして前記パッドを形成するパッド形成工程と、を含み、
前記貫通電極は、複数設けられており、
前記貫通部形成工程では、少なくとも２つ以上の前記貫通電極の側面を露出するように前記貫通部を形成することを特徴とする基板の製造方法。
【請求項２】
前記貫通電極形成工程では、前記金属膜を給電層とする電解めっき法により、前記貫通電極を形成することを特徴とする請求項１記載の基板の製造方法。
【請求項３】
前記絶縁材形成工程では、前記貫通部を充填すると共に、前記一方の面とは反対側に位置する前記半導体基板の他方の面を覆うように前記絶縁材を形成することを特徴とする請求項１又は２記載の基板の製造方法。
【請求項４】
前記絶縁材形成工程では、前記絶縁材を印刷法により形成することを特徴とする請求項１ないし３のうち、いずれか一項記載の基板の製造方法。
【請求項５】
前記貫通電極形成工程では、前記パッドと接続されていない側の前記貫通電極の端部が前記半導体基板の他方の面から突出するように前記貫通電極を形成することを特徴とする請求項１ないし４のうち、いずれか一項記載の基板の製造方法。
【請求項６】
前記金属膜形成工程の前に、前記半導体基板の一方の面に、前記パッドと電気的に接続される半導体デバイスを形成する半導体デバイス形成工程を設けたことを特徴とする請求項１ないし５のうち、いずれか一項記載の基板の製造方法。
【請求項７】
前記パッド形成工程の後に、拡散防止膜が形成される接続面を除いてソルダーレジストを形成するソルダーレジスト形成工程を有することを特徴とする、請求項１ないし５のうち、いずれか一項記載の基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の一方の面に形成されると共に、半導体基板と絶縁されたパッドと、パッドと対向する部分の半導体基板に形成され、一方の端部がパッドと接続されると共に、半導体基板と絶縁された貫通電極とを有する基板の製造方法に関する。
【背景技術】
【０００２】
従来の基板には、半導体基板に形成された半導体デバイス（例えば、ＣＭＯＳセンサやメモリー等）と、半導体基板の一方の面に形成され、半導体デバイスと電気的に接続されたパッドと、パッドと対向する部分の半導体基板を貫通すると共に、一方の端部がパッドと接続された貫通電極とを備えた基板や、半導体基板の一方の面に形成され、半導体チップと電気的に接続されるパッドと、パッドと対向する部分の半導体基板を貫通すると共に、一方の端部がパッドと接続された貫通電極とを備えた基板（図１参照）等がある。
【０００３】
図１は、従来の基板の断面図である。
【０００４】
図１を参照するに、従来の基板２００は、半導体基板２０１と、酸化膜２０２，２０３と、貫通電極２０４と、パッド２０５とを有する。半導体基板２０１は、板状とされた基板であり、貫通孔２０７が形成されている。半導体基板２０１としては、例えば、シリコン基板を用いることができる。
【０００５】
酸化膜２０２は、半導体基板２０１の表面２０１Ａ及び裏面２０１Ｂを覆うように設けられている。酸化膜２０３は、貫通孔２０７の側面に対応する部分の半導体基板２０１の面を覆うように設けられている。
【０００６】
貫通電極２０４は、酸化膜２０３が形成された貫通孔２０７に設けられている。パッド２０５は、貫通電極２０４の上端部及び半導体基板２０１の表面２０１Ａに形成された酸化膜２０２上に設けられている。パッド２０５は、貫通電極２０４と電気的に接続されている。パッド２０５は、図示していない半導体チップと電気的に接続されるパッドである。
【０００７】
図２〜図８は、従来の基板の製造工程を示す図である。図２〜図８において、従来の基板２００と同一構成部分には同一符号を付す。
【０００８】
図２〜図８を参照して、従来の基板の製造方法を説明する。始めに、図２に示す工程では、半導体基板２０１の両面２０１Ａ，２０１Ｂを覆うように酸化膜２０２を形成する。次いで、図３に示す工程では、半導体基板２０１の裏面２０１Ｂに設けられた酸化膜２０２に開口部２０２Ａを形成する。開口部２０２Ａは、貫通孔２０７の形成領域に対応する部分の半導体基板２０１の裏面２０１Ｂを露出するように形成する。
【０００９】
次いで、図４に示す工程では、開口部２０２Ａが形成された酸化膜２０２をマスクとするエッチングにより、半導体基板２０１を貫通する貫通孔２０７を形成する。次いで、図５に示す工程では、貫通孔２０７の側面に対応する部分の半導体基板２０１を熱酸化することで、貫通孔２０７の側面に対応する部分の半導体基板２０１に酸化膜２０３を形成する。
【００１０】
次いで、図６に示す工程では、貫通孔２０７の上方に位置する部分の酸化膜２０２上にパッド２０５を形成する。次いで、図７に示す工程では、パッド２０５と貫通孔２０７との間に配置された酸化膜２０２をエッチング（ドライエッチング又はウエットエッチング）により除去する。
【００１１】
次いで、図８に示す工程では、図７に示す開口部２０２Ａ及び貫通孔２０７に導電材料を充填することで貫通電極２０４を形成する。これにより、基板２００が製造される（例えば、特許文献１参照。）。
【特許文献１】特開２００４−９５８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の基板２００の製造方法では、貫通孔２０７の側面に対応する部分の半導体基板２０１に酸化膜２０３を形成した後に、パッド２０５と貫通孔２０７との間に配置された酸化膜２０２をエッチング（ドライエッチング又はウエットエッチング）により除去していた。そのため、パッド２０５と貫通孔２０７との間に配置された部分の酸化膜２０２のエッチング残り（残渣）が発生したり（この場合、貫通電極２０４とパッド２０５との間の抵抗値が上昇する）、エッチングの不要な酸化膜２０３がエッチングされて酸化膜２０３の厚さが薄くなってしまったり（この場合、半導体基板２０１と貫通電極２０４との間で絶縁不良が発生する）していた。これにより、基板２００の歩留まりが低下してしまうという問題があった。
【００１３】
そこで本発明は、上述した問題点に鑑みなされたものであり、歩留まりを向上させることのできる基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一観点によれば、半導体基板と、前記半導体基板の一方の面に設けられ、前記半導体基板と絶縁されたパッドと、前記パッドと対向する部分の前記半導体基板を貫通するように配置され、一方の端部が前記パッドと接続されると共に、前記半導体基板と絶縁された貫通電極と、を備えた基板の製造方法であって、前記半導体基板に前記パッドの母材となる金属膜を形成する金属膜形成工程と、前記パッドの形成領域に対応する部分の前記金属膜と対向する部分の前記半導体基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、前記半導体基板に前記貫通電極の側面を露出する貫通部を形成する貫通部形成工程と、少なくとも前記貫通部を充填するように絶縁材を形成する絶縁材形成工程と、前記絶縁材形成工程後に、前記金属膜をパターニングして前記パッドを形成するパッド形成工程と、を含み、前記貫通電極は、複数設けられており、前記貫通部形成工程では、少なくとも２つ以上の前記貫通電極の側面を露出するように前記貫通部を形成することを特徴とする基板の製造方法が提供される。
【００１５】
本発明によれば、半導体基板にパッドの母材となる金属膜を形成し、その後、パッドの形成領域に対応する部分の金属膜と対向する部分の半導体基板に貫通孔を形成し、次いで、貫通孔に貫通電極を形成し、次いで、半導体基板に貫通電極の側面を露出する貫通部を形成し、その後、少なくとも貫通部を絶縁材で充填するように絶縁材を形成し、その後、金属膜をパターニングしてパッドを形成することにより、パッドと貫通電極との間に絶縁材が介在することがなくなる（つまり、貫通電極とパッドとの間の抵抗値が上昇することがなくなる）と共に、貫通電極の側面と半導体基板との間に配置される絶縁材の厚さを十分に確保することが可能（つまり、貫通電極と半導体基板との間の絶縁性を十分に確保することが可能）となるため、基板の歩留まりを向上させることができる。
【発明の効果】
【００１６】
本発明によれば、基板の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１７】
次に、図面に基づいて本発明の実施の形態について説明する。
【００１８】
（第１の実施の形態）
図９は、本発明の第１の実施の形態に係る基板の断面図である。
【００１９】
図９を参照するに、第１の実施の形態の基板１０は、半導体デバイス１５と、絶縁部材１６，２２と、貫通電極１７と、外部接続端子１８と、透光性部材１９と、配線パターン２１とを有する。なお、本実施の形態では、半導体デバイス１５としてＣＭＯＳセンサを用いた場合を例に挙げて以下の説明を行う。
【００２０】
半導体デバイス１５は、半導体基板２５と、デバイス本体２７と、電極パッド２８とを有する。半導体基板２５は、薄板化された基板である。半導体基板２５としては、例えば、シリコン基板を用いることができる。半導体基板２５としてシリコン基板を用いた場合、半導体基板２５の厚さは、例えば、２００μｍとすることができる。
【００２１】
デバイス本体２７は、半導体基板２５の表面２５Ａ側に形成されている。デバイス本体２７は、半導体基板２５に形成された拡散層（図示せず）、半導体基板２５上に積層された複数の絶縁層（図示せず）、拡散層と電気的に接続され、複数の絶縁層に形成されたビア（図示せず）、ビアと電気的に接続され、複数の絶縁層に形成された配線（図示せず）等を有した構成とされている。デバイス本体２７は、外部からの光を受光する受光部２７Ａを有する。
【００２２】
電極パッド２８は、デバイス本体２７に形成されたビア及び配線（図示せず）と電気的に接続されている。電極パッド２８は、配線パターン２１と接続されている。電極パッド２８は、配線パターン２１を介して、貫通電極１７と電気的に接続されている。電極パッド２８の材料としては、例えば、Ａｌを用いることができる。
【００２３】
絶縁部材１６は、半導体基板２５の裏面２５Ｂ及び側面２５Ｃを覆うように設けられている。絶縁部材１６の上面１６Ａは、半導体基板２５の表面２５Ａと略面一となるように構成されている。絶縁部材１６は、後述するパッド３２（配線パターン２１の構成要素の１つ）の形成領域に対応する部分の絶縁部材１６を貫通する貫通孔３１を有する。絶縁部材１６は、半導体基板２５と貫通孔３１に配設される貫通電極１７とを絶縁するための部材である。半導体基板２５の裏面２５Ｂに配置された部分の絶縁部材１６の厚さは、例えば、１０μｍとすることができる。絶縁部材１６の材料としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
【００２４】
貫通電極１７は、絶縁部材１６に形成された貫通孔３１に設けられている。貫通電極１７の上端は、パッド３２と接続されている。貫通電極１７の下端面は、絶縁部材１６の下面１６Ｂと略面一となるように構成されている。貫通電極１７の下端には、外部接続端子１８が設けられている。貫通電極１７は、外部接続端子１８を介して、実装基板１２（例えば、マザーボード）に設けられたパッド１３と電気的に接続されている。貫通電極１７の側面と半導体基板２５の側面２５Ｃとの隙間Ａは、例えば、４０μｍとすることができる。貫通電極１７の材料としては、例えば、Ｃｕを用いることができる。また、貫通電極１７の直径は、例えば、４０μｍとすることができる、
外部接続端子１８は、貫通電極１７の下端に設けられている。外部接続端子１８は、基板１０に設けられた貫通電極１７と実装基板１２に設けられたパッド１３とを電気的に接続するための端子である。外部接続端子１８としては、例えば、バンプ（例えば、はんだバンプ）を用いることができる。
【００２５】
透光性部材１９は、デバイス本体２７の受光部２７Ａの上面を覆うように設けられている。透光性部材１９は、受光部２７Ａを保護するための部材である。透光性部材１９としては、例えば、シリコーン樹脂を用いることができる。透光性部材１９としてシリコーン樹脂を用いた場合、透光性部材１９の厚さは、例えば１０μｍ〜１００μｍとすることができる。
【００２６】
配線パターン２１は、パッド３２，３３と、配線３４とを有する。パッド３２は、絶縁部材１６の上面１６Ａ及び貫通電極１７の上端に設けられている。パッド３２は、貫通電極１７の上端と接続されている。パッド３２は、配線３４と一体的に構成されている。パッド３２は、配線３４を介して、パッド３３と電気的に接続されている。
【００２７】
パッド３３は、電極パッド２８上に設けられている。パッド３３は、電極パッド２８と接続されている。パッド３３は、配線３４と一体的に構成されており、配線３４を介して、パッド３２と電気的に接続されている。配線３４は、パッド３２とパッド３３とを電気的に接続するように、デバイス本体２７上に設けられている。上記構成とされた配線パターン２１の材料としては、例えば、Ｃｕを用いることができる。
【００２８】
絶縁部材２２は、配線パターン２１の上面及び側面と、受光部２７Ａを除いた部分のデバイス本体２７の上面及び側面と、絶縁部材１６の上面とを覆うように配設されている。絶縁部材２２は、透光性部材１９を露出する開口部３６を有する。開口部３６は、外部からの光を受光部２７Ａに透過させるためのものである。絶縁部材２２としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
【００２９】
図１０〜図２５は、本発明の第１の実施の形態に係る基板の製造工程を示す図であり、図２６は、図１８に示す構造体の平面図である。図１０〜図２６において、第１の実施の形態の基板１０と同一構成部分には同一符号を付す。
【００３０】
図１０〜図２６を参照して、第１の実施の形態の基板１０の製造方法について説明する。始めに、図１０に示す工程では、周知の手法により、基板１０が形成される基板形成領域Ｂを複数有した半導体基板４１の表面４１Ａ側に半導体デバイス１５（本実施の形態の場合、ＣＭＯＳセンサー）を形成する（半導体デバイス形成工程）。半導体基板４１としては、例えば、シリコンウエハを用いることができる。半導体基板４１としてシリコンウエハを用いた場合、半導体基板４１の厚さは、例えば、７２５μｍとすることができる。半導体基板４１は、後述する図１３に示す工程において薄板化され、切断位置Ｃにおいて切断されることにより、複数の半導体基板２５（図９参照）となる基板である。
【００３１】
次いで、図１１に示す工程では、受光部２７Ａの上面を覆うように透光性部材１９を形成する。透光性部材１９としては、例えば、シリコーン樹脂を用いることができる。透光性部材１９の材料としてシリコーン樹脂を用いた場合、透光性部材１９は、例えば、印刷法やインクジェット法等の方法により形成する。この場合、透光性部材１９の厚さは、例えば、１０μｍ〜１００μｍとすることができる。
【００３２】
次いで、図１２に示す工程では、半導体デバイス１５及び半導体基板４１の表面４１Ａを覆うように、配線パターン２１（図９参照）の母材となる金属膜４３を形成する（金属膜形成工程）。具体的には、例えば、スパッタ法により、半導体デバイス１５及び半導体基板４１の表面４１Ａを覆うようにシード層（図示せず）を形成し、次いで、シード層を給電層とする電解めっき法により、シード層上にめっき膜（図示せず）を析出成長させることにより、金属膜４３を形成する。上記シード層としては、例えば、Ｃｕ層（例えば、厚さ０．１μｍ）を用いることができる。また、上記めっき膜としては、例えば、Ｃｕめっき膜（例えば、厚さ３μｍ〜５μｍ）を用いることができる。
【００３３】
次いで、図１３に示す工程では、図１２に示す半導体基板４１を薄板化する。具体的には、図１２に示す半導体基板４１の裏面４１Ｂ側から図１２に示す半導体基板４１を研削及び／又は研磨することにより、半導体基板４１を薄板化する。薄板化後の半導体基板４１の厚さは、例えば、２００μｍとすることができる。
【００３４】
次いで、図１４に示す工程では、薄板化された半導体基板４１の裏面４１Ｂに開口部４５Ａを有したレジスト膜４５を形成する。このとき、開口部４５Ａは、貫通孔３１（図９参照）の形成領域に対応する部分の半導体基板４５の裏面４５Ｂを露出するように形成する。
【００３５】
次いで、図１５に示す工程では、レジスト膜４５をマスクとする異方性エッチング（例えば、ドライエッチング）により、開口部４５Ａに露出された部分の半導体基板４１を金属膜４３が露出するまでエッチングすることで貫通孔３１を形成する（貫通孔形成工程）。
【００３６】
次いで、図１６に示す工程では、貫通孔３１に貫通電極１７を形成する（貫通電極形成工程）。具体的には、金属膜４３を給電層とする電解めっき法により、貫通孔３１にめっき膜（例えば、Ｃｕめっき膜）を析出成長させて貫通電極１７を形成する。
【００３７】
このように、金属膜４３をパターニングする前に貫通電極１７を形成することにより、複数の基板形成領域Ｂに貫通電極１７を形成する際の給電層として金属膜４３を用いることが可能となるため、複数の基板形成領域Ｂに設けられた複数の貫通孔３１に貫通電極１７を同時に形成することができる。
【００３８】
また、パッド３２の母材に対応する部分の金属膜４３と、貫通電極１７の上端との間に絶縁材が介在することがなくなるため、貫通電極１７とパッド３２との間の抵抗値の増加を抑制することが可能となるので、基板１０の歩留まりを向上させることができる。
【００３９】
貫通電極形成工程では、貫通電極１７の下端が半導体基板４１の裏面４１Ｂよりも突出するように貫通電極１７を形成する。
【００４０】
このように、貫通電極１７の下端が半導体基板４１の裏面４１Ｂよりも突出するように貫通電極１７を形成することにより、半導体基板４１の裏面４１Ｂに絶縁部材１６を設けた場合でも貫通電極１７の下端に外部接続端子１８を接続することができる。
【００４１】
貫通電極１７の突出量Ｅは、例えば、半導体基板４１の裏面４１Ｂに形成される絶縁部材１６の厚さの値と略等しくすることができる。具体的には、半導体基板４１の裏面４１Ｂに形成される絶縁部材１６の厚さが１０μｍの場合、貫通電極１７の突出量Ｅは、例えば、１０μｍとすることができる。
【００４２】
次いで、図１７に示す工程では、図１６に示す構造体に設けられたレジスト膜４５を除去する。次いで、図１８に示す工程では、半導体基板４１の裏面４１Ｂに、後述する貫通部４９（図１９参照）の形成領域に対応する部分の半導体基板４１の裏面４１Ｂを露出する開口部４７Ａを有したレジスト膜４７を形成する（図１８に示す構造体を平面視した図は図２６を参照。）。
【００４３】
次いで、図１９に示す工程では、レジスト膜４７をマスクとする異方性エッチングにより、パッド３２に対応する部分の金属膜４３の下面が露出するまで半導体基板４１をエッチングして貫通部４９を形成する（貫通部形成工程）。貫通部４９は、半導体基板４１と貫通電極１７との間を絶縁する絶縁材（絶縁部材１６の母材）が充填される部分である。つまり、貫通部４９は、絶縁部材１６の一部が配設される領域である。貫通部４９は、基板形成領域Ｂに設けられた少なくとも２つ以上の貫通電極１７の側面を露出するように形成するとよい。
【００４４】
このように、基板形成領域Ｂに設けられた少なくとも２つ以上の貫通電極１７の側面を露出するように貫通部４９を形成することにより、１つの貫通電極１７の側面のみを露出する貫通部を複数形成した場合と比較して、貫通部４９内に絶縁材（絶縁部材１６の母材）を充填させやすくなるため、貫通部４９内に精度良く絶縁材（絶縁部材１６の母材）を充填することができる。
【００４５】
次いで、図２０に示す工程では、図１９に示す構造体に設けられたレジスト膜４７を除去する。次いで、図２１に示す工程では、例えば、印刷法により、貫通部４９を充填すると共に、貫通電極１７の下端を露出させた状態（具体的には、例えば、貫通電極１７の下端面と絶縁部材１６の下面１６Ｂとが略面一である状態）で半導体基板４１の裏面４１Ｂを覆うように絶縁材（絶縁部材１６の母材）を配設し、その後、絶縁材を硬化させることで絶縁部材１６を形成する（絶縁材形成工程）。
【００４６】
このように、貫通電極１７と半導体基板４１との間を絶縁する絶縁部材１６を形成することにより、貫通電極１７と半導体基板４１との間に配置された絶縁部材１６の厚さが薄くなることがなくなるため、貫通電極１７と半導体基板４１との間の絶縁性を十分に確保することができる。
【００４７】
上記絶縁材としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。この場合、１５０℃程度の温度となるように絶縁材を加熱することで、絶縁材を硬化させることができる。
【００４８】
次いで、図２２に示す工程では、図２１に示す構造体の上面側に、透光性部材１９上に配置された部分の金属膜４３を露出すると共に、配線パターン２１の形成領域以外の領域に対応する部分の金属膜４３を露出する開口部３６を有した絶縁部材２２を形成する。絶縁部材２２としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
【００４９】
次いで、図２３に示す工程では、絶縁部材２２をマスクとするエッチング（例えば、ドライエッチング）により、図２２に示す開口部３６に露出された部分の金属膜４３を除去することで、金属膜４３をパターニングする（パッド形成工程）。これにより、透光性部材１９上に形成された金属膜４３が除去されると共に、
パッド３２，３３及び配線３４を備えた配線パターン２１が形成される。なお、この段階では、隣接する基板形成領域Ｂに形成された配線パターン２１は一体的に構成されているため、隣接する基板形成領域Ｂに形成されたパッド３２は電気的に接続されている。
【００５０】
このように、半導体基板４１にパッド３２の母材となる金属膜４３を形成し、その後、パッド３２の形成領域に対応する部分の金属膜４３と対向する部分の半導体基板４１に貫通孔３１を形成し、次いで、貫通孔３１に貫通電極１７を形成し、次いで、半導体基板４１に貫通電極１７の側面を露出する貫通部４９を形成し、その後、少なくとも貫通部４９を絶縁材で充填して絶縁部材１６を形成し、その後、金属膜４３をパターニングしてパッド３２を形成することにより、パッド３２と貫通電極１７との間に絶縁材が介在することがなくなる（つまり、貫通電極１７とパッド３２との間の抵抗値が上昇することがなくなる）と共に、貫通電極１７の側面と半導体基板４１との間に配置される絶縁材の厚さを十分に確保することが可能（つまり、貫通電極１７と半導体基板４１との絶縁性を十分に確保することが可能）となるため、基板１０の歩留まりを向上させることができる。
【００５１】
次いで、図２４に示す工程では、貫通電極１７の下端に外部接続端子１８を形成する。これにより、複数の基板形成領域Ｂにそれぞれ基板１０（図９参照）に相当する構造体が形成される。外部接続端子１８としては、例えば、バンプ（例えば、はんだバンプ）を用いることができる。
【００５２】
次いで、図２５に示す工程では、図２４に示す構造体を切断位置Ｃに沿って切断することにより、複数の基板１０が個片化される。
【００５３】
本実施の形態の基板の製造方法によれば、半導体基板４１にパッド３２の母材となる金属膜４３を形成し、その後、パッド３２の形成領域に対応する部分の金属膜４３と対向する部分の半導体基板４１に貫通孔３１を形成し、次いで、貫通孔３１に貫通電極１７を形成し、次いで、半導体基板４１に貫通電極１７の側面を露出する貫通部４９を形成し、その後、少なくとも貫通部４９を絶縁材で充填して絶縁部材１６を形成し、その後、金属膜４３をパターニングしてパッド３２を形成することにより、パッド３２と貫通電極１７との間に絶縁材が介在することがなくなる（つまり、貫通電極１７とパッド３２との間の抵抗値が上昇することがなくなる）と共に、貫通電極１７の側面と半導体基板４１との間に配置される絶縁材の厚さを十分に確保することが可能（つまり、貫通電極１７と半導体基板４１との絶縁性を十分に確保することが可能）となるため、基板１０の歩留まりを向上させることができる。
【００５４】
なお、本実施の形態では、基板形成領域Ｂに設けられた複数の貫通電極１７の側面を露出するように貫通部４９を形成した場合を例に挙げて説明したが、１つの貫通電極１７の側面のみを露出する貫通部を複数形成し、その後、これら複数の貫通部を絶縁材により充填してもよい。
【００５５】
（第２の実施の形態）
図２７は、本発明の第２の実施の形態に係る基板の断面図である。図２７において、第１の実施の形態の基板１０と同一構成部分には同一符号を付す。
【００５６】
図２７を参照するに、第２の実施の形態の基板６０は、第１の実施の形態の基板１０に設けられた半導体デバイス１５及び絶縁部材２２の代わりに半導体デバイス６１及び絶縁部材６２を設けると共に、基板１０に設けられた透光性部材１９を構成要素から除いた以外は基板１０と同様に構成される。
【００５７】
半導体デバイス６１は、半導体基板２５と、デバイス本体６５と、電極パッド６６とを有する。デバイス本体６５は、半導体基板２５の表面２５Ａ側に形成されている。デバイス本体６５は、半導体基板２５に形成された拡散層（図示せず）、半導体基板２５上に積層された複数の絶縁層（図示せず）、拡散層と電気的に接続され、積層された複数の絶縁層に設けられたビア（図示せず）、ビアと電気的に接続され、積層された複数の絶縁層に設けられた配線（図示せず）等を有した構成とされている。
【００５８】
電極パッド６６は、デバイス本体６５に形成されたビア及び配線（図示せず）と電気的に接続されている。電極パッド６６は、パッド３３と接続されている。これにより、電極パッド６６は、パッド３３及び配線３４を介して、貫通ビア１７と接続されたパッド３２と電気的に接続されている。電極パッド６６の材料としては、例えば、Ａｌを用いることができる。上記構成とされた半導体デバイス６１としては、例えば、メモリー用半導体デバイスを用いることができる。
【００５９】
絶縁部材６２は、パッド３２の上面３２Ａの一部を除いた配線パターン２１及び半導体デバイス６１を覆うように、絶縁部材１６の上面１６Ａに設けられている。絶縁部材６２は、パッド３２の上面３２Ａの一部を露出する開口部６８を有する。絶縁部材６２の材料としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。開口部６８の直径は、例えば、４０μｍとすることができる。
【００６０】
このように、パッド３２の上面３２Ａの一部を露出する開口部６８を絶縁部材６２に設けることにより、他の基板（具体的には、後述する基板７０（図２８参照））を基板６０の上方に配置して、基板６０に設けられたパッド３２と他の基板に設けられたパッドとを電気的に接続することができる。
【００６１】
上記構成とされた第２の実施の形態の基板６０は、第１の実施の形態で説明した基板１０と同様な手法により製造することが可能であり、第１の実施の形態の基板１０の製造方法と同様な効果を得ることができる。
【００６２】
図２８は、本発明の第２の実施の形態の変形例に係る基板の断面図である。図２８において、第２の実施の形態の基板６０と同一構成部分には同一符号を付す。
【００６３】
図２８を参照するに、第２の実施の形態の変形例の基板７０は、第２の実施の形態の基板６０に設けられた絶縁部材６２の代わりに絶縁部材７１を設けると共に、基板６０に設けられた外部接続端子１８を構成要素から除いた以外は基板６０と同様に構成される。
【００６４】
絶縁部材７１は、配線パターン２１及び半導体デバイス６１を覆うように、絶縁部材１６の上面１６Ａに設けられている。絶縁部材７１の材料としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
【００６５】
上記構成とされた第２の実施の形態の変形例の基板７０は、第１の実施の形態で説明した基板１０と同様な手法により製造することが可能であり、第１の実施の形態の基板１０の製造方法と同様な効果を得ることができる。
【００６６】
図２９は、図２７及び図２８に示す基板を積層させた基板積層体の断面図である。図２９において、図２７及び図２８に示す基板６０，７０と同一構成部分には同一符号を付す。
【００６７】
図２９を参照するに、基板積層体７５は、基板６０，７０と、導電部材７６とを有する。基板積層体７５は、基板６０上に基板７０を配置すると共に、基板６０に設けられたパッド３２と基板７０に設けられた貫通電極１７の下端とを導電部材７６により電気的に接続した構成とされている。
【００６８】
このように、基板６０上に基板７０を積層させて、基板６０と基板７０とを電気的に接続してもよい。また、基板積層体７５に設けられた基板６０と基板７０との間に、外部接続端子１８を有していない基板６０を配置し、導電部材７６を介して、外部接続端子１８を有していない基板６０と上下方向に配置された基板６０，７０とを電気的に接続してもよい。
【００６９】
（第３の実施の形態）
図３０は、本発明の第３の実施の形態に係る基板の断面図である。
【００７０】
図３０を参照するに、第３の実施の形態の基板８０は、半導体基板９１と、貫通電極９２と、絶縁部材９３と、絶縁膜９５と、配線パターン９６と、ソルダーレジスト９７と、拡散防止膜９９，１０３と、外部接続用パッド１０１とを有する。
【００７１】
半導体基板９１は、薄板化された基板であり、複数の貫通電極９２を収容可能な平面視額縁状の貫通部１１１を有する。貫通部１１１は、少なくとも２つ以上の貫通電極９２を収容すると共に、貫通電極９２と半導体基板９１との間を絶縁するための絶縁部材９３の一部を配設するための空間である。貫通電極９２の直径が８０μｍの場合、貫通部１１１の幅Ｆは、例えば、１２０μｍとすることができる。半導体基板９１としては、例えば、シリコン基板を用いることができる。半導体基板９１としてシリコン基板を用いた場合、半導体基板９１の厚さは、例えば、２００μｍとすることができる。
【００７２】
貫通電極９２は、絶縁部材９３が形成された貫通部１１１に設けられている。
貫通電極９２の上端面は、半導体基板９１の表面９１Ａと略面一となるように構成されている。貫通電極９２の上端は、後述するパッド１１５（配線パターン９６の構成要素の１つ）と接続されている。貫通電極９２の下端は、半導体基板９１の裏面９１Ｂから突出している。貫通電極９２の下端面は、絶縁材９３の下面９３Ｂと略面一となるように構成されている。貫通電極９２の下端は、外部接続用パッド１０１と接続されている。
【００７３】
絶縁部材９３は、貫通電極９２が配置された貫通部１１１を充填すると共に、半導体基板９１の裏面９１Ｂを覆うように設けられている。貫通部１１１に設けられた部分の絶縁部材９３の上面９３Ａは、半導体基板９１の表面９１Ａと略面一となるように構成されている。また、絶縁部材９３の下面９３Ｂは、貫通電極９２の下端面と略面一となるように構成されている。絶縁部材９３は、半導体基板９１と貫通電極９２及び外部接続用パッド１０１とを絶縁するための部材である。半導体基板９１の裏面９１Ｂに設けられた部分の絶縁部材９３の厚さは、例えば、１０μｍとすることができる。絶縁部材９３の材料としては、例えば、熱硬化性を有したエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
【００７４】
絶縁膜９５は、絶縁部材９３の上面９３Ａの一部を覆うように、半導体基板９１の表面９１Ａに設けられている。絶縁膜９５は、貫通電極９２の上端面及び後述するパッド１１５の形成領域に対応する部分の絶縁部材９３の上面９３Ａを露出する開口部１１３を有する。開口部１１３の直径は、例えば、１００μｍとすることができる。また、絶縁膜９５としては、例えば、熱酸化膜やＣＶＤ法により形成された酸化膜等を用いることができる。絶縁膜９５として熱酸化膜或いは酸化膜を用いた場合、絶縁膜９５の厚さは、例えば、１．０μｍとすることができる。
【００７５】
配線パターン９６は、パッド１１５，１１６と、配線１１７とを有する。パッド１１５は、絶縁膜９５に形成された開口部１１３に設けられている。パッド１１５は、貫通電極９２の上端と接続されている。パッド１１５は、配線１１７と一体的に構成されている。パッド１１５は、配線１１７を介して、パッド１１６と電気的に接続されている。
【００７６】
パッド１１６は、絶縁膜９５上に設けられている。パッド１１６は、配線１１７と一体的に構成されている。パッド１１６は、配線１１７を介して、パッド１１５と電気的に接続されている。パッド１１６は、拡散防止膜９９が形成される接続面１１６Ａを有する。パッド１１６は、接続面１１６Ａに形成された拡散防止膜９９を介して、電子部品８１と電気的に接続されている。
【００７７】
配線１１７は、絶縁膜９５上に設けられている。配線１１７は、パッド１１５，１１６と一体的に構成されており、パッド１１５とパッド１１６とを電気的に接続している。
【００７８】
上記構成とされた配線パターン９６としては、例えば、Ｔｉ／Ｃｕ積層膜を用いることができる。配線パターン９６としてＴｉ／Ｃｕ積層膜を用いた場合、配線パターン９６は、例えば、スパッタ法により、Ｔｉ層（例えば、厚さ０．１μｍ）と、Ｃｕ層（例えば、厚さ０．１μｍ）とを順次積層させ、さらに、Ｃｕ層上にめっき法により形成されたＣｕめっき膜（例えば、厚さ５．０μｍ）を積層させ、このＴｉ／Ｃｕ積層膜をパターニングすることで形成できる。
【００７９】
ソルダーレジスト９７は、接続面１１６Ａを除く配線パターン９６を覆うように、絶縁膜９５上に設けられている。ソルダーレジスト９７は、接続面１１６Ａを露出する開口部９７Ａを有する。配線１１７上に配置された部分のソルダーレジスト９７の厚さは、例えば、１０μｍとすることができる。
【００８０】
拡散防止膜９９は、接続面１１６Ａを覆うように設けられている。拡散防止膜９９は、電子部品８１（例えば、半導体チップ）と接続される膜である。拡散防止膜９９としては、例えば、接続面１１６Ａ上に、Ｎｉ層（例えば、厚さ３．０μｍ）と、Ａｕ層（例えば、厚さ０．０５μｍ）とを順次積層させたＮｉ／Ａｕ積層膜を用いることができる。
【００８１】
外部接続用パッド１０１は、貫通電極９２の下端から絶縁部材９３の下面９３Ｂに亘るように配設されている。外部接続用パッド１０１は、貫通電極９２と接続されている。外部接続用パッド１０１は、貫通電極９２を介して、配線パターン９６と電気的に接続されている。外部接続用パッド１０１は、拡散防止膜１０３及び外部接続端子８４を介して、実装基板８２（例えば、マザーボード等）に設けられたパッド８３と電気的に接続されるパッドである。
【００８２】
拡散防止膜１０３は、外部接続用パッド１０１の側面及び下面を覆うように設けられている。拡散防止膜１０３は、外部接続端子８４（例えば、はんだボール）が接続される膜である。
【００８３】
図３１〜図４７は、本発明の第３の実施の形態に係る基板の製造工程を示す図である。図３１〜図４７において、第３の実施の形態の基板８０と同一構成部分には同一符号を付す。
【００８４】
図３１〜４７を参照して、第３の実施の形態の基板８０の製造方法について説明する。始めに、図３１に示す工程では、基板８０が形成される基板形成領域Ｇを複数有した半導体基板１２１の表面１２１Ａに絶縁膜９５を形成する。半導体基板１２１としては、例えば、シリコンウエハを用いることができる。半導体基板１２１としてシリコン基板を用いた場合、半導体基板１２１の厚さは、例えば、７２５μｍとすることができる。半導体基板１２１は、後述する図３２に示す工程において薄板化され、その後、図４７に示す工程において切断位置Ｈに沿って切断されることにより、複数の半導体基板９１（図３０参照）となる基板である。絶縁膜９５としては、例えば、ＣＶＤ法により形成された酸化膜や、熱酸化法により形成された熱酸化膜等を用いることができる。絶縁膜９５として酸化膜或いは熱酸化膜を用いた場合、絶縁膜９５の厚さは、例えば、１．０μｍとすることができる。
【００８５】
次いで、図３２に示す工程では、図３１に示す半導体基板１２１を薄板化する。具体的には、図３１に示す半導体基板１２１の裏面１２１Ｂ側から半導体基板１２１を研削及び／又は研磨することにより、半導体基板１２１を薄板化する。薄板化後の半導体基板１２１の厚さは、例えば、２００μｍとすることができる。
【００８６】
次いで、図３３に示す工程では、絶縁膜９５に半導体基板１２１の表面１２１Ａを露出する開口部１１３を形成する。具体的には、開口部１１３は、例えば、絶縁膜９５上に開口部１１３の形成領域に対応する部分の絶縁膜９５を露出する開口部を有したレジスト膜（図示せず）を形成し、その後、このレジスト膜をマスクとして、半導体基板１２１の表面１２１Ａが露出するまで絶縁膜９５をエッチングすることで形成する。なお、レジスト膜は、開口部１１３を形成後に除去する。
【００８７】
次いで、図３４に示す工程では、絶縁膜９５上、開口部１１３の側面に対応する部分の絶縁膜９５の面、及び開口部１１３に露出された部分の半導体基板１２１の表面１２１Ａを覆うように、配線パターン９６の母材となる金属膜１２３を形成する（金属膜形成工程）。
【００８８】
金属膜１２３としては、例えば、Ｔｉ／Ｃｕ積層膜を用いることができる。この場合、金属膜１２３は、例えば、スパッタ法により、図３３に示す構造体の上面を覆うようにＴｉ層（例えば、厚さ０．１μｍ）と、Ｃｕ層（例えば、厚さ０．１μｍ）とを順次積層させた後、Ｃｕ層を給電層とする電解めっき法により、Ｃｕ層上にＣｕめっき膜（例えば、厚さ５．０μｍ）を析出成長させることで形成する。
【００８９】
次いで、図３５に示す工程では、半導体基板１２１の裏面１２１Ｂに開口部１２４Ａを有したレジスト膜１２４を形成する。このとき、開口部１２４Ａは、貫通電極９２の形成位置に対応する部分の半導体基板１２１の裏面１２１Ｂを露出するように形成する。レジスト膜１２４の厚さは、半導体基板９１の裏面９１Ｂに設けられる絶縁部材９３（図３０参照）の厚さと略等しくすることができる。具体的には、絶縁部材９３の厚さが１０μｍの場合、レジスト膜１２４の厚さは、例えば、１０μｍとすることができる。
【００９０】
次いで、図３６に示す工程では、レジスト膜１２４をマスクとする異方性エッチングにより、半導体基板１２１をエッチングすることで、パッド１１５の母材となる部分の金属膜１２３（開口部１１３に設けられた部分の金属膜１２３）を露出する貫通孔１２６を形成する（貫通孔形成工程）。貫通孔１２６の直径は、貫通電極９２の直径と略等しくすることができる。貫通電極９２の直径が８０μｍの場合、貫通孔１２６の直径は、例えば、８０μｍとすることができる。
【００９１】
次いで、図３７に示す工程では、金属膜１２３を給電層とする電解めっき法により、開口部１２４及び貫通孔１２６を充填するめっき膜（例えば、Ｃｕめっき膜）を金属膜１２３の下面側に析出成長させることにより、パッド１１５の母材となる部分の金属膜１２３と接続された貫通電極９２を形成する（貫通電極形成工程）。
【００９２】
このように、金属膜１２３をパターニングする前に貫通電極９２を形成することにより、複数の基板形成領域Ｇに貫通電極９２を形成する際の給電層として金属膜１２３を用いることが可能となるため、複数の基板形成領域Ｇに設けられた複数の貫通孔１２６に貫通電極９２を同時に形成することができる。
【００９３】
また、パッド１１５の母材に対応する部分の金属膜１２３と、貫通電極９２の上端との間に絶縁材が介在することがなくなるため、貫通電極９２とパッド１１５との間の抵抗値の増加を抑制することが可能となるので、基板８０の歩留まりを向上させることができる。
【００９４】
貫通電極９２の直径は、例えば、８０μｍとすることができる。また、半導体基板１２１の裏面１２１Ｂからの貫通電極９２の突出量は、例えば、１０μｍとすることができる。
【００９５】
次いで、図３８に示す工程では、図３７に示す不要なレジスト膜１２４を除去する。図３９に示す工程では、半導体基板１２１の裏面１２１Ｂに、少なくとも２つ以上の貫通電極９２の形成領域に対応する部分の半導体基板１２１の裏面１２１Ｂを露出する開口部１２７Ａを有したレジスト膜１２７を形成する。
【００９６】
次いで、図４０に示す工程では、レジスト膜１２７をマスクとして半導体基板１２１をエッチングすることで、パッド１１５の母材となる部分の金属膜１２３の一部と絶縁膜９５の一部とを露出すると共に、少なくとも２つ以上の貫通電極９２の側面を露出する貫通部１１１を形成する（貫通部形成工程）。
【００９７】
このように、少なくとも２つ以上の貫通電極９２の側面を露出するように貫通部１１１を形成することにより、１つの貫通電極９２の側面のみを露出するように貫通部を形成した場合と比較して、貫通部１１１内に絶縁材（絶縁部材９３の母材）を充填させやすくなるため、貫通部１１１内に精度良く絶縁材（絶縁部材９３の母材）を充填することができる。貫通電極９２の直径が８０μｍの場合、貫通部１１１の幅Ｆは、例えば、１２０μｍとすることができる。
【００９８】
なお、図３９に示す工程において、１つの貫通電極９２の形成領域に対する開口部を複数有したレジスト膜（図示せず）を形成し、図４０に示す工程において、このレジスト膜をマスクとして、１つの貫通電極９２の側面を露出する貫通部を複数設けてもよい。
【００９９】
次いで、図４１に示す工程では、図４０に示すレジスト膜１２７を除去する。次いで、図４２に示す工程では、例えば、印刷法により、貫通部１１１を充填すると共に、貫通電極９２の下端を露出させた状態（具体的には、例えば、貫通電極９２の下端面と絶縁部材９３の下面９３Ｂとが略面一である状態）で半導体基板１２１の裏面１２１Ｂを覆うように絶縁材（絶縁部材９３の母材）を配置し、その後、絶縁材を硬化させることで絶縁部材９３を形成する（絶縁材形成工程）。
【０１００】
このように、貫通電極９２と半導体基板１２１との間を絶縁する絶縁部材９３を形成することにより、貫通電極９２と半導体基板１２１との間に配置された絶縁部材９３の厚さが薄くなることがなくなるため、貫通電極９２と半導体基板１２１との間の絶縁性を十分に確保することができる。
【０１０１】
絶縁部材９３の母材となる絶縁材としては、例えば、熱硬化性のエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。絶縁部材９３の母材となる絶縁材として熱硬化性のエポキシ樹脂を用いた場合、例えば、１５０℃程度の温度となるように絶縁材を加熱することで絶縁材を硬化させることができる。
【０１０２】
次いで、図４３に示す工程では、図４２に示す金属膜１２３をパターニングすることでパッド１１５，１１６及び配線１１７を備えた配線パターン９６を形成する（パッド形成工程）。具体的には、例えば、配線パターン９６の形成領域に対応する部分の金属膜１２３のみを覆うようにレジスト膜（図示せず）を形成し、その後、このレジスト膜をマスクとするエッチング（例えば、ドライエッチング）により不要な部分の金属膜１２３を除去することで、配線パターン９６を形成する。レジスト膜は、配線パターン９６を形成後に除去する。
【０１０３】
次いで、図４４に示す工程では、図４３に示す構造体上に、周知の手法により、パッド１１６の接続面１１６Ａを露出する開口部９７Ａを有したソルダーレジスト９７を形成する。配線１１７上に形成されたソルダーレジスト９７の厚さは、例えば、１０μｍとすることができる。
【０１０４】
次いで、図４５に示す工程では、貫通電極９２の下端及び絶縁部材９３の下面９３Ｂに外部接続用パッド１０１を形成する。具体的には、外部接続用パッド１０１は、例えば、セミアディティブ法により形成することができる。外部接続用パッド１０１の材料としては、例えば、Ｃｕを用いることができる。外部接続用パッド１０１の厚さは、例えば、５μｍとすることができる。
【０１０５】
次いで、図４６に示す工程では、例えば、無電解めっき法により、パッド１１６の接続面１１６Ａを覆う拡散防止膜９９と、外部接続用パッド１０１を覆う拡散防止膜１０３とを同時に形成する。これにより、基板形成領域Ｇに対応する部分の半導体基板１２１に基板８０に相当する構造体が形成される。拡散防止膜９９，１０３としては、例えば、Ｎｉ層（例えば、厚さ３．０μｍ）と、Ａｕ層（例えば、厚さ０．０５μｍ）とを順次積層させたＮｉ／Ａｕ積層膜を用いることができる。
【０１０６】
次いで、図４７に示す工程では、図４６に示す構造体を切断位置Ｈに沿って切断することで、複数の基板８０を個片化する。
【０１０７】
本実施の形態の基板の製造方法によれば、半導体基板１２１にパッド１１５の母材となる金属膜１２３を形成し、その後、パッド１１５の形成領域に対応する部分の金属膜４３と対向する半導体基板１２１に貫通孔１２６を形成し、次いで、貫通孔１２６に貫通電極９２を形成し、次いで、半導体基板１２１に貫通電極９２の側面を露出する貫通部１１１を形成し、その後、少なくとも貫通部１１１を充填する絶縁部材９３を形成し、その後、金属膜１２３をパターニングしてパッド１１５を形成することにより、パッド１１５と貫通電極９２との間に絶縁材が介在することがなくなる（つまり、貫通電極９２とパッド１１５との間の抵抗値が上昇することがなくなる）と共に、貫通部１１１の側面と半導体基板１２１との間に配置される絶縁材の厚さを十分に確保することが可能（つまり、絶縁性を十分に確保することが可能）となるため、基板８０の歩留まりを向上させることができる。
【０１０８】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【０１０９】
本発明は、半導体基板の一方の面に形成されると共に、半導体基板と絶縁されたパッドと、パッドと対向する部分の半導体基板に形成され、一方の端部がパッドと接続されると共に、半導体基板と絶縁された貫通電極とを有する基板の製造方法に適用できる。
【図面の簡単な説明】
【０１１０】
【図１】従来の基板の断面図である。
【図２】従来の基板の製造工程を示す図（その１）である。
【図３】従来の基板の製造工程を示す図（その２）である。
【図４】従来の基板の製造工程を示す図（その３）である。
【図５】従来の基板の製造工程を示す図（その４）である。
【図６】従来の基板の製造工程を示す図（その５）である。
【図７】従来の基板の製造工程を示す図（その６）である。
【図８】従来の基板の製造工程を示す図（その７）である。
【図９】本発明の第１の実施の形態に係る基板の断面図である。
【図１０】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１）である。
【図１１】本発明の第１の実施の形態に係る基板の製造工程を示す図（その２）である。
【図１２】本発明の第１の実施の形態に係る基板の製造工程を示す図（その３）である。
【図１３】本発明の第１の実施の形態に係る基板の製造工程を示す図（その４）である。
【図１４】本発明の第１の実施の形態に係る基板の製造工程を示す図（その５）である。
【図１５】本発明の第１の実施の形態に係る基板の製造工程を示す図（その６）である。
【図１６】本発明の第１の実施の形態に係る基板の製造工程を示す図（その７）である。
【図１７】本発明の第１の実施の形態に係る基板の製造工程を示す図（その８）である。
【図１８】本発明の第１の実施の形態に係る基板の製造工程を示す図（その９）である。
【図１９】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１０）である。
【図２０】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１１）である。
【図２１】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１２）である。
【図２２】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１３）である。
【図２３】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１４）である。
【図２４】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１５）である。
【図２５】本発明の第１の実施の形態に係る基板の製造工程を示す図（その１６）である。
【図２６】図１８に示す構造体の平面図である。
【図２７】本発明の第２の実施の形態に係る基板の断面図である。
【図２８】本発明の第２の実施の形態の変形例に係る基板の断面図である。
【図２９】図２７及び図２８に示す基板を積層させた基板積層体の断面図である。
【図３０】本発明の第３の実施の形態に係る基板の断面図である。
【図３１】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１）である。
【図３２】本発明の第３の実施の形態に係る基板の製造工程を示す図（その２）である。
【図３３】本発明の第３の実施の形態に係る基板の製造工程を示す図（その３）である。
【図３４】本発明の第３の実施の形態に係る基板の製造工程を示す図（その４）である。
【図３５】本発明の第３の実施の形態に係る基板の製造工程を示す図（その５）である。
【図３６】本発明の第３の実施の形態に係る基板の製造工程を示す図（その６）である。
【図３７】本発明の第３の実施の形態に係る基板の製造工程を示す図（その７）である。
【図３８】本発明の第３の実施の形態に係る基板の製造工程を示す図（その８）である。
【図３９】本発明の第３の実施の形態に係る基板の製造工程を示す図（その９）である。
【図４０】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１０）である。
【図４１】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１１）である。
【図４２】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１２）である。
【図４３】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１３）である。
【図４４】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１４）である。
【図４５】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１５）である。
【図４６】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１６）である。
【図４７】本発明の第３の実施の形態に係る基板の製造工程を示す図（その１７）である。
【符号の説明】
【０１１１】
１０，６０，７０，８０  基板
１２  実装基板
１３，３２，３３，８３，１１５，１１６  パッド
１５，６１  半導体デバイス
１６，２２，６２，７１，９３  絶縁部材
１６Ａ，３２Ａ，９３Ａ  上面
１６Ｂ，９３Ｂ  下面
１７，９２  貫通電極
１８，８４  外部接続端子
１９  透光性部材
２１，９６  配線パターン
２５，４１，９１，１２１  半導体基板
２５Ａ，４１Ａ，９１Ａ，１２１Ａ  表面
２５Ｂ，４１Ｂ，９１Ｂ，１２１Ｂ  裏面
２５Ｃ  側面
２７，６５  デバイス本体
２７Ａ  受光部
２８，６６  電極パッド
３１，１２６  貫通孔
３４，１１７  配線
３６，４５Ａ，４７Ａ，６８，９７Ａ，１１３，１２４Ａ，１２７Ａ  開口部
４３  金属膜
４５，４７，１２４，１２７  レジスト膜
４９，１１１  貫通部
７５  基板積層体
７６  導電部材
８１  電子部品
８２  実装基板
９５  絶縁膜
９７  ソルダーレジスト
９９，１０３  拡散防止膜
１０１  外部接続用パッド
１１６Ａ  接続面
Ａ  隙間
Ｂ，Ｇ  基板形成領域
Ｃ，Ｈ  切断位置
Ｅ  突出量
Ｆ  幅
【図１】
0005237607.tif 000002
【図２】
0005237607.tif 000003
【図３】
0005237607.tif 000004
【図４】
0005237607.tif 000005
【図５】
0005237607.tif 000006
【図６】
0005237607.tif 000007
【図７】
0005237607.tif 000008
【図８】
0005237607.tif 000009
【図９】
0005237607.tif 000010
【図１０】
0005237607.tif 000011
【図１１】
0005237607.tif 000012
【図１２】
0005237607.tif 000013
【図１３】
0005237607.tif 000014
【図１４】
0005237607.tif 000015
【図１５】
0005237607.tif 000016
【図１６】
0005237607.tif 000017
【図１７】
0005237607.tif 000018
【図１８】
0005237607.tif 000019
【図１９】
0005237607.tif 000020
【図２０】
0005237607.tif 000021
【図２１】
0005237607.tif 000022
【図２２】
0005237607.tif 000023
【図２３】
0005237607.tif 000024
【図２４】
0005237607.tif 000025
【図２５】
0005237607.tif 000026
【図２６】
0005237607.tif 000027
【図２７】
0005237607.tif 000028
【図２８】
0005237607.tif 000029
【図２９】
0005237607.tif 000030
【図３０】
0005237607.tif 000031
【図３１】
0005237607.tif 000032
【図３２】
0005237607.tif 000033
【図３３】
0005237607.tif 000034
【図３４】
0005237607.tif 000035
【図３５】
0005237607.tif 000036
【図３６】
0005237607.tif 000037
【図３７】
0005237607.tif 000038
【図３８】
0005237607.tif 000039
【図３９】
0005237607.tif 000040
【図４０】
0005237607.tif 000041
【図４１】
0005237607.tif 000042
【図４２】
0005237607.tif 000043
【図４３】
0005237607.tif 000044
【図４４】
0005237607.tif 000045
【図４５】
0005237607.tif 000046
【図４６】
0005237607.tif 000047
【図４７】
0005237607.tif 000048