(57)【特許請求の範囲】
【請求項１】
電力供給を受けずに、データを記憶した状態を維持する複数の記憶手段と、
複数の表示素子を有し、当該表示素子が駆動されて画像を表示するまでの期間には電力が供給され、当該画像が表示された後は、電力が供給されなくても当該画像を表示し続ける表示手段と、
前記表示手段に画像が表示された後に、前記記憶手段及び前記表示手段に対して電力が供給されない電力非供給状態に移行させ、前記表示手段に新たな画像が表示されるときに、前記記憶手段及び前記表示手段に対して電力が供給される電力供給状態に移行させる状態移行手段と、
複数の画像のうちのいずれかの画像を表示するよう指示されると、前記電力供給状態において、表示が指示された当該画像を表す画像データを、複数の前記記憶手段のいずれかである第１の記憶手段に記憶させ、当該画像と表示の順序に関して所定の関係を有する関係画像を表す画像データを、前記第１の記憶手段以外の前記記憶手段である第２の記憶手段に記憶させる記憶制御手段と、
複数の画像のうちのいずれかの画像を表示するよう指示されて、当該画像を表す画像データが前記記憶制御手段により前記第１の記憶手段に記憶させられると、前記表示手段の表示素子を駆動して当該画像データに応じた画像を前記表示手段に表示させ、前記関係画像を表示するよう指示されると、前記表示手段の表示素子を駆動して、前記第２の記憶手段に記憶された画像データに応じた前記関係画像を前記表示手段に表示させる表示制御手段と
を備えることを特徴とする表示装置。
【請求項２】
前記記憶制御手段は、表示が指示された前記画像を表す画像データを前記第１の記憶手段に記憶させてから、前記表示手段に当該画像が表示させられるまでの間に、前記関係画像を表す画像データを前記第２の記憶手段に記憶させる
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画像に対して表示順序が決められており、
前記関係画像は、表示が指示された前記画像の１つ前又は１つ後の表示順序の画像である
ことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記複数の画像は、親ノードに相当する画像と子ノードに相当する画像とが階層的に連結されたものであり、
前記関係画像は、表示が指示された前記画像の親ノードに相当する画像又は子ノードに相当する画像である
ことを特徴とする請求項１又は２に記載の表示装置。
【請求項５】
前記関係画像は複数あり、
前記記憶制御手段は、複数の前記関係画像のうち、前記表示手段に表示される頻度が他の関係画像又は所定の閾値よりも高い関係画像を表す画像データを、前記第２の記憶手段に記憶させる
ことを特徴とする請求項１又は２に記載の表示装置。
【請求項６】
前記複数の画像のうち特定の画像の表示を指示する操作をそれぞれ受け付ける複数の操作手段を備え、
前記複数の記憶手段は、前記第１の記憶手段及び前記第２の記憶手段とは異なる第３の記憶手段を備え、
前記記憶制御手段は、前記操作手段が受け付ける操作によって表示が指示された前記特定の画像を表す画像データを、前記第３の記憶手段に記憶させる
ことを特徴とする請求項１又は２に記載の表示装置。
【請求項７】
前記記憶制御手段は、他の操作手段又は所定の閾値よりも操作頻度が高い前記操作手段が受け付ける操作によって表示が指示される前記特定の画像を表す画像データを、前記第３の記憶手段に記憶させる
ことを特徴とする請求項６に記載の表示装置。
【請求項８】
電力供給を受けずに、データを記憶した状態を維持する複数の記憶手段と、複数の表示素子を有し、当該表示素子が駆動されて画像を表示するまでの期間には電力が供給され、当該画像が表示された後は、電力が供給されなくても当該画像を表示し続ける表示手段とを備える表示装置のコンピュータを、
前記表示手段に画像が表示された後に、前記記憶手段及び前記表示手段に対して電力が供給されない電力非供給状態に移行させ、前記表示手段に新たな画像が表示されるときに、前記記憶手段及び前記表示手段に対して電力が供給される電力供給状態に移行させる状態移行手段と、
複数の画像のうちのいずれかの画像を表示するよう指示されると、前記電力供給状態において、表示が指示された当該画像を表す画像データを、複数の前記記憶手段のいずれかである第１の記憶手段に記憶させ、表示の順序に関して当該画像と所定の関係を有する関係画像を表す画像データを、前記第１の記憶手段以外の前記記憶手段である第２の記憶手段に記憶させる記憶制御手段と、
複数の画像のうちのいずれかの画像を表示するよう指示され、表示が指示された当該画像を表す画像データが前記記憶制御手段により前記第１の記憶手段に記憶させられると、前記表示手段の表示素子を駆動して当該画像データに応じた画像を前記表示手段に表示させ、前記関係画像を表示するよう指示されると、前記表示手段の表示素子を駆動して、前記第２の記憶手段に記憶された画像データに応じた前記関係画像を前記表示手段に表示させる表示制御手段と
して機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示対象となる画像の画像データを記憶させる技術に関する。
【背景技術】
【０００２】
表示装置の表示画面に画像を表示するときに、１画面分の画像を表す画像データを、ＶＲＡＭ（Video Random Access Memory）と呼ばれる画像データ用の高速メモリにバッファリングする技術が知られている。特許文献１には、不揮発性のＶＲＡＭに画像データを記憶させておくことにより、コンピュータ装置の起動時又は終了時にその画像データに応じた画像の表示を行う技術が開示されている。
【特許文献１】特開２００４−１２７０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、コレステリック液晶や電気泳動を利用した表示装置は、電力が供給されなくても画像を表示した状態を維持することができる、いわゆる表示の記憶性を有している。この表示の記憶性を生かすことで、表示装置の消費電力を抑えることができる。例えば、新たな画像を表示する場合には、表示装置の各構成に電力が供給される通常モードで動作させる一方、画像が表示されてから操作が行われない状態が所定時間続いたような場合には、表示装置における特定の構成にしか電力が供給されないスタンバイモードに移行させる、といった具合である。この場合、スタンバイモードに移行した後に、操作者によって例えばページ送りを指示する操作が行われた場合には、表示装置は、表示されている画像の次ページの画像を表す画像データをフラッシュメモリなどの不揮発性記憶手段から読み出してＶＲＡＭに展開し、さらに、ＶＲＡＭからその画像データを読み出し、読み出した画像データに基づいて各電気泳動素子を駆動して次ページの画像の表示を行うことになる。即ち、スタンバイモードから通常モードに復帰して画像を表示する場合、不揮発性記憶手段からの画像データの読み出し、画像データのＶＲＡＭへの展開、画像データのＶＲＡＭからの読み出し、という幾つもの工程を経なければならない。従って、表示画面の画素数が例えば３１０４×４１２８であったとすると、操作者によってページ送りを指示する操作が行われてから実際に次ページの画像が表示され始めるまでに、約２００〜３００ｍｓｅｃもの時間がかかってしまうことが知られている。
本発明は、このような背景に鑑みてなされたものであり、画像の表示が指示されてからその画像が表示されるまでの時間を短くすることを目的とする。
【課題を解決するための手段】
【０００４】
本発明は、電力供給を受けずに、データを記憶した状態を維持する複数の記憶手段と、複数の表示素子を有し、当該表示素子が駆動されて画像を表示するまでの期間には電力が供給され、当該画像が表示された後は、電力が供給されなくても当該画像を表示し続ける表示手段と、前記表示手段に画像が表示された後に、前記記憶手段及び前記表示手段に対して電力が供給されない電力非供給状態に移行させ、前記表示手段に新たな画像が表示されるときに、前記記憶手段及び前記表示手段に対して電力が供給される電力供給状態に移行させる状態移行手段と、複数の画像のうちのいずれかの画像を表示するよう指示されると、前記電力供給状態において、表示が指示された当該画像を表す画像データを、複数の前記記憶手段のいずれかである第１の記憶手段に記憶させ、当該画像と表示の順序に関して所定の関係を有する関係画像を表す画像データを、前記第１の記憶手段以外の前記記憶手段である第２の記憶手段に記憶させる記憶制御手段と、複数の画像のうちのいずれかの画像を表示するよう指示されて、当該画像を表す画像データが前記記憶制御手段により前記第１の記憶手段に記憶させられると、前記表示手段の表示素子を駆動して当該画像データに応じた画像を前記表示手段に表示させ、前記関係画像を表示するよう指示されると、前記表示手段の表示素子を駆動して、前記第２の記憶手段に記憶された画像データに応じた前記関係画像を前記表示手段に表示させる表示制御手段とを備えることを特徴とする表示装置を提供する。
これにより、画像の表示が指示されてからその画像が表示されるまでの時間を短くすることができる。
【０００５】
また、本発明は、電力供給を受けずに、データを記憶した状態を維持する複数の記憶手段と、複数の表示素子を有し、当該表示素子が駆動されて画像を表示するまでの期間には電力が供給され、当該画像が表示された後は、電力が供給されなくても当該画像を表示し続ける表示手段とを備える表示装置のコンピュータを、前記表示手段に画像が表示された後に、前記記憶手段及び前記表示手段に対して電力が供給されない電力非供給状態に移行させ、前記表示手段に新たな画像が表示されるときに、前記記憶手段及び前記表示手段に対して電力が供給される電力供給状態に移行させる状態移行手段と、複数の画像のうちのいずれかの画像を表示するよう指示されると、前記電力供給状態において、表示が指示された当該画像を表す画像データを、複数の前記記憶手段のいずれかである第１の記憶手段に記憶させ、表示の順序に関して当該画像と所定の関係を有する関係画像を表す画像データを、前記第１の記憶手段以外の前記記憶手段である第２の記憶手段に記憶させる記憶制御手段と、複数の画像のうちのいずれかの画像を表示するよう指示され、表示が指示された当該画像を表す画像データが前記記憶制御手段により前記第１の記憶手段に記憶させられると、前記表示手段の表示素子を駆動して当該画像データに応じた画像を前記表示手段に表示させ、前記関係画像を表示するよう指示されると、前記表示手段の表示素子を駆動して、前記第２の記憶手段に記憶された画像データに応じた前記関係画像を前記表示手段に表示させる表示制御手段として機能させるためのプログラムを提供する。
これにより、画像の表示が指示されてからその画像が表示されるまでの時間を短くすることができる。
【発明を実施するための最良の形態】
【０００６】
［第１実施形態］
まず、本発明の第１実施形態について説明する。
＜構成＞
図１は、第１実施形態に係る表示装置１の外観を示す図であり、図２は、この表示装置１の構成を示すブロック図である。この表示装置１は、小型且つ軽量に構成されたいわゆる電子ペーパーである。図に示すように、表示装置１は、電源部１０と、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、フラッシュメモリ１４と、ＶＲＡＭ１５Ａ、１５Ｂ及び１５Ｃと、表示制御部１６と、記憶性表示体１７と、操作部１８とを備えている。なお、以下の説明では、ＶＲＡＭ１５Ａ、１５Ｂ、１５Ｃを特に区別する必要がない場合には、総称して「ＶＲＡＭ１５」という。
【０００７】
電源部１０は、例えば充電可能な電池であり、表示装置１の各部に電力を供給する。ＣＰＵ１１は、ＲＯＭ１２又はフラッシュメモリ１４に記憶されているプログラムに従って各種の処理を行う。ＲＯＭ１２は、ＣＰＵ１１によって用いられるプログラム等を記憶している。ＲＡＭ１３は、例えばＤＲＡＭ（dynamic random access memory）であり、ＣＵ１１のワークエリアとして使用される。
【０００８】
フラッシュメモリ１４は、例えばＮＡＮＤ型フラッシュメモリであり、ＣＰＵ１１によって用いられるプログラムや各種データなどを記憶している。このフラッシュメモリ１４には、複数の画像データと複数のメモリＩＤとが記憶されている。画像データは、ページ毎の画像を表すデータである。このページとは、記憶性表示体１７において１度に表示される範囲である１画面毎に区切られた画像のことである。各々の画像データには、その画像データが表す画像のページに応じた表示順序が対応付けられている。このように、表示順序がページ数に応じて決められているということは、画像データの作成者によって１通りの表示順序が予定されていることになる。つまり、各々の画像データは、表示順序に関して所定の関係を有していることになる。メモリＩＤは、各々のＶＲＡＭ１５に割り当てられた識別情報である。このフラッシュメモリ１４には、ＶＲＡＭ１５Ａに割り当てられたメモリＩＤである「０１」と、ＶＲＡＭ１５Ｂに割り当てられたメモリＩＤである「０２」と、ＶＲＡＭ１５Ｃに割り当てられたメモリＩＤである「０３」とが記憶されているものとする。
【０００９】
ＶＲＡＭ１５Ａ、１５Ｂ、１５Ｃは、それぞれ、記憶性表示体１７に表示される１ページ分の画像を表す画像データを記憶する不揮発性の記憶手段である。この不揮発性の記憶手段とは、電力供給を受けずに、データを記憶した状態を維持する記憶手段のことである。ＶＲＡＭ１５は、例えば、強誘電体を利用して高速に読み書きを行うＦｅＲＡＭ（Ferroelectric Random Access Memory）や、磁気を利用したＭＲＡＭ（Magnetoresistive Random Access Memory）である。このＭＲＡＭを採用する場合には、大容量のデータの読み書きが高速なＳｐｉｎ注入方式のＭＲＡＭであることが望ましい。また、ＶＲＡＭ１５は、ＣＰＵ１１によるデータの書き込みと、表示制御部１６によるデータの読み出しとが同時に行うことができる、デュアルポートＲＡＭであることが望ましい。
【００１０】
表示制御部１６は、いずれかのＶＲＡＭ１５に記憶されている画像データに基づいて記憶性表示体１７の表示素子を駆動し、その画像データに応じた画像を表示させる表示制御手段である。この表示制御部１６は、例えばＦＰＧＡ（Field Programmable Gate Array）回路である。記憶性表示体１７は、コレステリック液晶や電気泳動などの複数の表示素子を備えており、表示制御部１６によりこれらの表示素子が駆動されることで画像を表示する表示手段である。この記憶性表示体１７においては、表示素子が駆動されて画像を表示するまでの駆動期間においては電力が必要であるが、その駆動期間が経過して画像が表示された後は、電力が供給されなくてもその画像を表示し続けることができる。以下、これを表示の記憶性という。
【００１１】
操作部１８は、複数の操作ボタンを備えており、操作者による操作を受け付けてその操作に応じた操作情報をＣＰＵ１１に供給する操作手段である。図１に示すように、この操作ボタンには、ページ送りを指示するためのページ送りボタンＢｒや、ページ戻りを指示するためのページ戻りボタンＢｌなどが含まれている。
【００１２】
ここで、表示装置１の動作モードについて説明する。表示装置１は、通常モード又はスタンバイモードのいずれかの動作モードで動作する。通常モードは、電源部１０によりＶＲＡＭ１５や記憶性表示体１７を含む表示装置１の各部に電力が供給される電力供給状態である。この通常モードでは、例えば記憶性表示体１７に新たな画像を表示させる処理が行われる。スタンバイモードは、通常モードよりも消費電力が少なく、電源部１０により表示装置１の限られた部品のみに電力が供給される電力非供給状態である。このスタンバイモードでは、ＣＰＵ１１や表示制御部１６には電力が供給されないか、又は、通常モードより少ない電力が供給され、ＶＲＡＭ１５や記憶性表示体１７には電力が供給されない。
【００１３】
通常モードからスタンバイモードへの移行は、例えば通常モードにおいて記憶性表示体１７に画像が表示された後に、所定の時間、操作部１８が操作されなかったときに行われる。スタンバイモードから通常モードへの移行は、例えばスタンバイモードにおいて操作部１８が操作されて記憶性表示体１７に新たな画像の表示が指示されたときに行われる。つまり、ＣＰＵ１１は、記憶性表示体１７に画像が表示された後に、ＶＲＡＭ１５及び記憶性表示体１７への電力供給を行わない電力非供給状態に移行させ、記憶性表示体１７に新たな画像が表示されるときに、ＶＲＡＭ１５及び記憶性表示体１７への電力供給を行う電力供給状態に移行させる状態移行手段として機能する。
【００１４】
＜動作＞
次に、表示装置１の動作について説明する。表示装置１に画像を表示させたい場合、操作者は、操作部１８を用いて、閲覧したい画像を指定して、その表示を指示する操作を行う。
図３は、このときに行なわれる表示処理を示すフロー図である。操作部１８が画像の表示を指示する操作を受け付けると、ＣＰＵ１１は、その操作に応じた表示指示を取得する（ステップＳＡ１０）。続いて、ＣＰＵ１１は、その表示指示において表示する画像として指示された画像（以下、「指示画像」という）のページが、記憶性表示体１７に表示されている画像（以下、「表示画像」という）の前後のページであるか否かを判定する（ステップＳＡ２０）。指示画像のページが表示画像の前後のページではない場合、又は、記憶性表示体１７に画像が表示されていない場合、ＣＰＵ１１は、指示画像のページが表示画像の前後のページではないと判定し（ステップＳＡ２０：ＮＯ）、非前後ページ表示処理を行う（ステップＳＡ３０）。一方、指示画像のページが表示画像の前後のページである場合（ステップＳＡ２０：ＹＥＳ）、ＣＰＵ１１は、前後ページ表示処理を行う（ステップＳＡ４０）。
【００１５】
（非前後ページ表示処理）
例えば、上述したステップＳＡ１０において、記憶性表示体１７に画像が表示されていない状態で、１ページ目の画像の表示を指示する表示指示が取得された場合を想定する。この場合、上述したステップＳＡ２０では、記憶性表示体１７に画像が表示されていないので、指示画像のページが表示画像の前後のページではないと判定され（ステップＳＡ２０：ＮＯ）、続くステップＳＡ３０において非前後ページ表示処理が行われる。
【００１６】
図４は、非前後ページ表示処理を示すフロー図である。まず、ＣＰＵ１１は、指示画像を表す画像データをフラッシュメモリ１４から読み出し、ＶＲＡＭ１５の１つに記憶させる（ステップＳＡ１１０）。この例では、指示画像が１ページ目の画像であるため、１ページ目の画像を表す画像データがＶＲＡＭ１５Ａに記憶される。続いて、ＣＰＵ１１は、ＶＲＡＭ１５の記憶内容を管理するためのキューリストを作成して、フラッシュメモリ１４に記憶させる（ステップＳＡ１２０）。
【００１７】
図５（ａ）は、このときに作成されるキューリストｑ１を示す図である。同図に示すように、このキューリストｑ１には、上述したステップＳＡ１１０において画像データが記憶されたＶＲＡＭ１５のメモリＩＤと、そのＶＲＡＭ１５に記憶された画像データのページを識別するページＩＤとが対応付けて格納される。この例では、ＶＲＡＭ１５ＡのメモリＩＤ「０１」と、１ページのページＩＤである「Ｐａｇｅ１」とが対応付けられて格納される。また、このメモリＩＤ「０１」には、そのメモリＩＤが割り当てられたＶＲＡＭ１５に記憶性表示体１７に表示される画像の画像データが記憶されていることを表す「ｃｕｒｒｅｎｔ」というポインタが対応付けられる。さらに、メモリＩＤ「０１」及びページＩＤ「Ｐａｇｅ１」には、キューの先頭であることを表す「ｈｅａｄ」というポインタと、キューの終端であることを表す「ｔａｉｌ」というポインタとが対応付けられる。
【００１８】
続いて、ＣＰＵ１１は、ステップＳＡ１１０において画像データが記憶されたＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＡ１３０）。具体的に説明すると、ＣＰＵ１１は、フラッシュメモリ１４のキューリストｑ１において、「ｃｕｒｒｅｎｔ」というポインタに対応付けられたメモリＩＤを表示制御部１６に供給する。図５（ａ）に示すように、キューリストｑ１では、メモリＩＤ「０１」に「ｃｕｒｒｅｎｔ」というポインタが対応付けられているため、このメモリＩＤ「０１」が表示制御部１６に供給される。
【００１９】
ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、フラッシュメモリ１４に記憶されているメモリＩＤとＶＲＡＭ１５との対応関係を参照して、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶されている画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＡ１４０）。この例では、ＣＰＵ１１によってメモリＩＤ「０１」が供給されるため、このメモリＩＤ「０１」が割り当てられたＶＲＡＭ１５Ａが特定され、ＶＲＡＭ１５Ａに記憶されている画像データに応じた画像が記憶性表示体１７に表示される。上述したように、ＶＲＡＭ１５Ａには、１ページ目の画像を表す画像データが記憶されている。したがって、記憶性表示体１７には、操作者によって表示するよう指示された１ページ目の画像が表示される。
【００２０】
これと並行して、ＣＰＵ１１は、指示画像の前後のページの画像を表す画像データをフラッシュメモリ１４から読み出し、上述したステップＳＡ１１０において画像データが記憶されていないＶＲＡＭ１５に記憶させる（ステップＳＡ１５０）。ここで、指示画像は、表示順序が決められた複数の画像の中から操作者によって選択された画像であり、指示画像の前後のページの画像は、表示が指示された指示画像の１つ前又は１つ後ろの表示順序の関係画像である。つまり、ＣＰＵ１１は、複数の画像のうちのいずれかの画像を表示するよう指示されると、電力供給状態である通常モードにおいて、表示が指示された画像を表す画像データを、複数のＶＲＡＭ１５のいずれかである第１の記憶手段に記憶させ、その画像と表示の順序に関して所定の関係を有する関係画像を表す画像データを、第１の記憶手段以外のＶＲＡＭ１５である第２の記憶手段に記憶させる記憶制御手段として機能する。このステップＳＡ１５０の処理は、上述したステップＳＡ１４０において記憶性表示体１７に指示画像が表示されるまでの間に行われる。
【００２１】
具体的に説明すると、まずＣＰＵ１１は、フラッシュメモリ１４のキューリストｑ１を参照して、画像データが記憶されていないＶＲＡＭ１５（以下、「空きＶＲＡＭ」という）を特定する。図５（ａ）に示すように、キューリストｑ１には、ＶＲＡＭ１５ＡのメモリＩＤ「０１」のみが格納されているため、ＶＲＡＭ１５ＢとＶＲＡＭ１５Ｃとが空きＶＲＡＭとして特定される。続いて、ＣＰＵ１１は、指示画像の前後のページの画像を表す画像データをフラッシュメモリ１４から読み出し、空きＶＲＡＭに記憶させる。この例では、指示画像が前ページのない１ページ目の画像であるため、指示画像の次のページである２ページ目の画像データのみがフラッシュメモリ１４から読み出され、空きＶＲＡＭの１つであるＶＲＡＭ１５Ｂに記憶される。
【００２２】
なお、ここでは、指示画像が前ページのない１ページ目の画像である例を挙げて説明したが、最初に表示の指示がなされた指示画像が例えば前後のページがある５ページ目の画像である場合には、指示画像の次のページである６ページ目の画像データが空きＶＲＡＭの１つであるＶＲＡＭ１５Ｂに記憶されるとともに、指示画像の前のページである４ページ目の画像データが残りの空きＶＲＡＭであるＶＲＡＭ１５Ｃに記憶されることになる。
【００２３】
続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されているキューリストを更新する（ステップＳＡ１６０）。
図５（ｂ）は、更新後のキューリストｑ２を示す図である。同図に示すように、この更新では、図５（ａ）に示したキューリストｑ１に対して、上述したステップＳＡ１５０において画像データが記憶されたＶＲＡＭ１５ＢのメモリＩＤ「０２」と、ＶＲＡＭ１５Ｂに記憶された２ページ目の画像データのページＩＤである「Ｐａｇｅ２」とが追加される。また、このメモリＩＤ「０２」及びページＩＤ「Ｐａｇｅ２」には、キューの終端であることを表す「ｔａｉｌ」というポインタが対応付けられる。
【００２４】
（ページ送りを行うときの前後ページ表示処理）
次に、上述のようにして記憶性表示体１７に１ページ目の画像が表示された後に、操作部１８のページ送りボタンＢｒが押されて、ページ送りの指示が行われた場合を想定する。この場合、上述したステップＳＡ１０では、ページ送りの指示が表示指示として取得される。そして、続くステップＳＡ２０では、表示画像が１ページ目の画像であり、指示画像がその次の２ページ目の画像であるため、指示画像のページが表示画像の前後のページであると判定され（ステップＳＡ２０：ＹＥＳ）、続くステップＳＡ４０において前後ページ表示処理が行われる。
【００２５】
図６は、前後ページ表示処理を示すフロー図である。まず、ＣＰＵ１１は、指示画像のページが表示画像の次のページであるか否かを判別する（ステップＳＡ２１０）。この例では、表示画像のページが１ページ目であり、指示画像のページがその次の２ページ目であるため、指示画像のページが表示画像の次のページであると判別される（ステップＳＡ２１０：ＹＥＳ）。続いて、ＣＰＵ１１は、指示画像の画像データが記憶されているＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＡ２２０）。具体的に説明すると、ＣＰＵ１１は、フラッシュメモリ１４のキューリストｑ２において、指示画像のページのページＩＤに対応付けられたメモリＩＤを表示制御部１６に供給する。この例では、指示画像のページが２ページ目であるため、図５（ｂ）に示したキューリストｑ２において、２ページ目のページＩＤである「Ｐａｇｅ２」に対応付けられたメモリＩＤ「０２」が表示制御部１６に供給される。
【００２６】
ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、上述と同様にして、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶されている画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＡ２３０）。このとき表示される画像は、上述した関係画像に相当する。したがって、表示制御部１６は、関係画像を表示するよう指示されると、電力供給状態である通常モードにおいて、記憶性表示体１７の表示素子を駆動して、上述した第２の記憶手段に記憶された画像データに応じた関係画像を記憶性表示体１７に表示させることになる。この例では、ＣＰＵ１１によってメモリＩＤ「０２」が供給されるため、このメモリＩＤ「０２」が割り当てられたＶＲＡＭ１５Ｂが特定され、ＶＲＡＭ１５Ｂに記憶されている画像データに応じた画像が記憶性表示体１７に表示される。上述したように、ＶＲＡＭ１５Ｂには、２ページ目の画像を表す画像データが記憶されている。したがって、記憶性表示体１７には、操作者によって表示するよう指示された２ページ目の画像が表示される。
【００２７】
これと並行して、ＣＰＵ１１は、指示画像の次ページの画像を表す画像データをフラッシュメモリ１４から読み出し、画像データが記憶されていない空きＶＲＡＭ、又は、「ｈｅａｄ」というポインタが対応付けられたメモリＩＤが割り当てられたＶＲＡＭ１５（以下、「上書きＶＲＡＭ」という）のいずれかに記憶させる（ステップＳＡ２４０）。このとき、「ｈｅａｄ」というポインタが対応付けられたメモリＩＤを割り当てられたＶＲＡＭ１５が上書きＶＲＡＭとして用いられるのは、このＶＲＡＭ１５には、既に表示された画像を表す画像データが記憶されているためである。上述したように、指示画像の前後のページの画像は、指示画像と所定の関係を有する関係画像である。つまり、ＣＰＵ１１は、複数の画像のうちのいずれかの画像を表示するよう指示されると、電力供給状態である通常モードにおいて、表示が指示された画像を表す画像データを、複数のＶＲＡＭ１５のいずれかである第１の記憶手段に記憶させ、その画像と表示の順序に関して所定の関係を有する関係画像を表す画像データを、第１の記憶手段以外のＶＲＡＭ１５である第２の記憶手段に記憶させる。このステップＳＡ２４０の処理は、上述したステップＳＡ２３０において記憶性表示体１７に指示画像が表示されるまでの間に行われる。
【００２８】
具体的に説明すると、まずＣＰＵ１１は、フラッシュメモリ１４に記憶されているキューリストｑ２を参照して、空きＶＲＡＭ又は上書きＶＲＡＭのいずれかを特定する。図５（ｂ）に示すように、キューリストｑ２には、ＶＲＡＭ１５ＣのメモリＩＤ「０３」が格納されていないため、ＶＲＡＭ１５Ｃが空きＶＲＡＭとして特定される。このとき、上書きＶＲＡＭよりも空きＶＲＡＭの方が優先的に使用されるのは、既にＶＲＡＭ１５に記憶されている画像データを消去しなくてもよいためである。続いて、ＣＰＵ１１は、指示画像の次ページの画像を表す画像データをフラッシュメモリ１４から読み出し、特定したＶＲＡＭ１５Ｃに記憶させる。この例では、指示画像のページが２ページ目であるため、その次の３ページ目の画像データがＶＲＡＭ１５Ｃに記憶される。
【００２９】
続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されているキューリストを更新する（ステップＳＡ２５０）。
図５（ｃ）は、更新後のキューリストｑ３を示す図である。この更新では、図５（ｂ）に示したキューリストｑ２に対して、上述したステップＳＡ２４０において画像データが記憶されたＶＲＡＭ１５ＣのメモリＩＤ「０３」と、ＶＲＡＭ１５Ｃに記憶された３ページ目の画像データのページＩＤである「Ｐａｇｅ３」とが追加される。このメモリＩＤ「０３」及びページＩＤ「Ｐａｇｅ３」には、キューの終端であることを表す「ｔａｉｌ」というポインタが対応付けられる。また、上述したステップＳＡ２２０において表示制御部１６に供給されたメモリＩＤ「０２」には、上述した「ｃｕｒｒｅｎｔ」というポインタが対応付けられる。
【００３０】
（スタンバイモードから復帰したときの前後ページ表示処理）
ここで、上述のようにして記憶性表示体１７に２ページ目の画像が表示された後に、操作者により所定の時間、操作部１８が操作されなかった場合を想定する。この場合、ＣＰＵ１１は、自装置の動作モードを通常モードからスタンバイモードに移行させる。上述したように、スタンバイモードに移行すると、ＣＰＵ１１や表示制御部１６にはほとんど電力が供給されなくなり、記憶性表示体１７やＶＲＡＭ１５には電力が供給されなくなる。ただし、上述したように、記憶性表示体１７は表示の記憶性を有しているため、２ページ目の画像を表示したままの状態を維持する。さらに、ＶＲＡＭ１５は、不揮発性の記憶手段であるため、画像データを記憶したままの状態を維持する。具体的には、ＶＲＡＭ１５Ａは１ページ目の画像データを記憶した状態を維持し、ＶＲＡＭ１５Ｂは２ページ目の画像データを記憶した状態を維持し、ＶＲＡＭ１５Ｃは３ページ目の画像データを記憶した状態を維持する。
【００３１】
このようにしてスタンバイモードに移行した後に、操作者によって操作部１８のページ送りボタンＢｒが押されて、ページ送りの指示が行なわれた場合を想定する。操作部１８のページ送りボタンＢｒが押されると、ＣＰＵ１１は、自装置の動作モードをスタンバイモードから通常モードに移行させる。通常モードに移行されると、表示装置１の各部への電力供給が再開され、上述した表示処理が開始される。この場合、上述したステップＳＡ１０では、ページ送りの指示が表示指示として取得される。続くステップＳＡ２０では、表示画像が２ページ目の画像であり、指示画像がその次の３ページ目の画像であるため、指示画像のページが表示画像の前後のページであると判定され（ステップＳＡ２０：ＹＥＳ）、続くステップＳＡ４０において前後ページ表示処理が行われる。
【００３２】
このとき、上述したステップＳＡ２１０では、表示画像のページが２ページ目であり、指示画像のページが３ページ目であるため、指示画像のページが表示画像の次ページであると判別される（ステップＳＡ２１０：ＹＥＳ）。続くステップＳＡ２２０では、指示画像のページが３ページ目であるため、図５（ｃ）に示したキューリストｑ３において、３ページ目のページＩＤである「Ｐａｇｅ３」に対応付けられたメモリＩＤ「０３」が表示制御部１６に供給される。そして、続くステップＳＡ２３０では、メモリＩＤ「０３」が割り当てられたＶＲＡＭ１５Ｃが特定され、ＶＲＡＭ１５Ｃに記憶された３ページ目の画像データに応じた画像が記憶性表示体１７に表示される。これにより、記憶性表示体１７には、操作者によって表示するよう指示された３ページ目の画像が表示される。
【００３３】
これと並行して、上述したステップＳＡ２４０では、指示画像の次ページの画像データがフラッシュメモリ１４から読み出され、空きＶＲＡＭ又は上書きＶＲＡＭのいずれかに記憶される。図５（ｃ）に示すように、キューリストｑ３には、ＶＲＡＭ１５Ａ〜１５Ｃまでの全てのメモリＩＤが格納されており、空きＶＲＡＭがないため、「ｈｅａｄ」というポインタが対応付けられたメモリＩＤ「０１」が割り当てられたＶＲＡＭ１５Ａが上書きＶＲＡＭとして特定される。続いて、指示画像のページが３ページ目であるため、その次ページである４ページ目の画像データがフラッシュメモリ１４から読み出され、特定したＶＲＡＭ１５Ａに記憶される。そして、ステップＳＡ２５０では、フラッシュメモリ１４に記憶されているキューリストが更新される。
【００３４】
図５（ｄ）は、更新後のキューリストｑ４を示す図である。この更新では、まず図５（ｃ）に示したキューリストｑ３において格納されていた１ページ目のページＩＤ「Ｐａｇｅ１」及びメモリＩＤ「０１」が削除され、２ページ目のページＩＤである「Ｐａｇｅ２」及びメモリＩＤ「０２」にキューの先頭であることを表す「ｈｅａｄ」というポインタが対応付けられる。続いて、上述したステップＳＡ２４０において画像データが記憶されたＶＲＡＭ１５ＡのメモリＩＤ「０１」と、ＶＲＡＭ１５Ａに新たに記憶された４ページ目の画像データのページＩＤである「Ｐａｇｅ４」とが追加される。このメモリＩＤ「０１」とページＩＤ「Ｐａｇｅ４」には、キューの終端であることを表す「ｔａｉｌ」というポインタが対応付けられる。また、上述したステップＳＡ２２０において表示制御部１６に供給されたメモリＩＤ「０３」には、上述した「ｃｕｒｒｅｎｔ」というポインタが対応付けられる。
【００３５】
（ページ戻りを行う場合の前後ページ表示処理）
次に、上述のようにして記憶性表示体１７に３ページ目の画像が表示された後に、操作者によって操作部１８のページ戻りボタンＢｌが押されて、ページ戻りの指示が行われた場合を想定する。この場合、上述したステップＳＡ１０では、ページ戻りの指示が表示指示として取得される。続くステップＳＡ２０では、表示画像が３ページ目の画像であり、指示画像がその前の２ページ目の画像であるため、指示画像のページが表示画像の前後のページであると判定され（ステップＳＡ２０：ＹＥＳ）、続くステップＳＡ４０において前後ページ表示処理が行われる。このとき、上述したステップＳＡ２１０では、表示画像のページが３ページ目であり、指示画像のページが２ページ目であるため、指示画像のページが表示画像の次ページではないと判別される（ステップＳＡ２１０：ＮＯ）。この場合、ＣＰＵ１１は、指示画像の画像データが記憶されているＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＡ２６０）。この例では、指示画像のページが２ページ目であるため、図５（ｄ）に示したキューリストｑ４において、２ページ目のページＩＤ「Ｐａｇｅ２」に対応付けられたメモリＩＤ「０２」が表示制御部１６に供給される。
【００３６】
ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、上述と同様にして、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶された画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＡ２７０）。この例では、ＣＰＵ１１によってメモリＩＤ「０２」が供給されるため、メモリＩＤ「０２」が割り当てられたＶＲＡＭ１５Ｂが特定され、ＶＲＡＭ１５Ｂに記憶されている画像データに応じた画像が記憶性表示体１７に表示される。上述したように、ＶＲＡＭ１５Ｂには、２ページ目の画像を表す画像データが記憶されている。したがって、記憶性表示体１７には、操作者によって表示するよう指示された２ページ目の画像が表示される。続いて、ＣＰＵ１１は、ステップＳＡ２５０において、フラッシュメモリ１４に記憶されているキューリストを更新する。この例では、図５（ｄ）に示したキューリストｑ４において、上述したステップＳＡ２２０において表示制御部１６に供給されたメモリＩＤ「０２」に上述した「ｃｕｒｒｅｎｔ」というポインタが対応付けられる。
【００３７】
以上説明した実施形態によれば、表示画像の前後のページの画像データが予めＶＲＡＭ１５に記憶されているため、表示画像の前後のページの表示が指示されてから、その画像が表示されるまでの時間を短くすることができる。また、ＶＲＡＭ１５は、不揮発性の記憶手段であるため、電力が供給されないスタンバイモードに移行された場合にも、表示画像の前後のページの画像データを記憶し続けることができる。これにより、スタンバイモードから通常モードに復帰した後に、ＶＲＡＭ１５が揮発性の記憶手段である場合と比べて、表示画像の前後のページの画像を速やかに表示することができる。
【００３８】
［第２実施形態］
次に、本発明の第２実施形態について説明する。上述した第１実施形態では、ＶＲＡＭ１５に記憶される画像データが表示順序の決められた構造である場合について説明したが、この第２実施形態では、画像データが階層構造である場合について説明する。
【００３９】
＜構成＞
まず、第２実施形態に係る表示装置２の構成について説明する。
図７は、表示装置２の構成を示すブロック図である。同図に示すように、表示装置２は、上述したＶＲＡＭ１５Ａ〜１５Ｃに加え、ＶＲＡＭ１５Ｄを備えている。表示装置２のその他の構成は、図１及び図２に示した構成と同様である。また、フラッシュメモリ１４には、複数のメモリＩＤと、複数の画像データと、管理リストとが記憶されている。まず、メモリＩＤの内容について説明する。メモリＩＤは、上述した第１実施形態と同様に、各々のＶＲＡＭ１５に割り当てられた識別情報である。このフラッシュメモリ１４には、上述したメモリＩＤ「０１」〜「０３」に加え、ＶＲＡＭ１５Ｄに割り当てられたメモリＩＤである「０４」が記憶されているものとする。
【００４０】
次に、画像データの内容について説明する。この画像データは、階層的に連結された各々の画像を表すデータであり、例えばリンクが付加されたＰＤＦ（Portable Document Format）データや、Ｗｅｂページを表すＨＴＭＬ（HyperText Markup Language）データなどである。このように、画像データが階層構造になっているということは、画像データの作成者によって１通りの表示順序が予定されていることになる。つまり、各々の画像データは、表示順序に関して所定の関係を有していることになる。
図８は、画像データの階層構造を模式的に示す図である。画像データＡは、最上位の階層である第０階層に属している。画像データＡの子ノードである画像データＢ〜Ｅは、第０階層の１つ下の階層である第１階層に属している。画像データＣの子ノードである画像データＦと、画像データＤの子ノードである画像データＧ及びＨとは、第１階層の１つ下の階層である第２階層に属している。
【００４１】
次に、管理リストの内容について説明する。管理リストは、各々のＶＲＡＭ１５の記憶内容を管理するための情報である。
図９（ａ）は、ＶＲＡＭ１５Ａ〜１５Ｄのいずれにも画像データが記憶されていないときの管理リストｌ１を示す図である。この管理リストｌ１には、ＶＲＡＭ１５Ａ〜１５ＤのメモリＩＤ「０１」〜「０４」が格納されており、各々のメモリＩＤには、そのメモリＩＤが割り当てられたＶＲＡＭ１５に画像データが記憶されていないことを表す「ｆｒｅｅ」というフラグが対応付けられている。なお、ＶＲＡＭ１５に画像データが記憶されたときには、そのＶＲＡＭ１５のメモリＩＤに、記憶された画像データを識別するデータＩＤが対応付けられるとともに、画像データが記憶されていることを表す「ｕｓｅｄ」というフラグが対応付けられることになる。
【００４２】
＜動作＞
次に、表示装置２の動作について説明する。表示装置２に画像を表示させたい場合、操作者は、操作部１８を用いて、閲覧したい画像を指定し、その表示を指示する操作を行う。
図１０は、このときに行なわれる表示処理を示すフロー図である。操作部１８が画像の表示を指示する操作を受け付けると、ＣＰＵ１１は、その操作に応じた表示指示を取得する（ステップＳＢ１０）。続いて、ＣＰＵ１１は、その表示指示において表示する画像として指示された指示画像のノードが表示画像の親又は子のノードであるか否かを判定する（ステップＳＢ２０）。指示画像のノードが表示画像の親又は子のノードではない場合、又は、記憶性表示体１７に画像が表示されていない場合、ＣＰＵ１１は、指示画像のノードが表示画像の親又は子のノードではないと判定し（ステップＳＢ２０：ＮＯ）、非親子ノード表示処理を行う（ステップＳＢ３０）。一方、指示画像のノードが表示画像の親又は子のノードである場合（ステップＳＢ２０：ＹＥＳ）、ＣＰＵ１１は、親子ノード表示処理を行う（ステップＳＢ４０）。
【００４３】
（非親子ノード表示処理）
例えば、上述したステップＳＢ１０において、記憶性表示体１７に画像が表示されていない状態で、画像データＡが表す画像の表示を指示する表示指示が取得された場合を想定する。この場合、上述したステップＳＢ２０では、記憶性表示体１７に画像が表示されていないので、指示画像のノードが表示画像の親又は子のノードではないと判定され（ステップＳＢ２０：ＮＯ）、続くステップＳＢ３０において非親子ノード表示処理が行われる。
【００４４】
図１１は、非親子ノード表示処理を示すフロー図である。まず、ＣＰＵ１１は、指示画像を表す画像データをフラッシュメモリ１４から読み出し、ＶＲＡＭ１５の１つに記憶させる（ステップＳＢ１１０）。この例では、指示画像が画像データＡの画像であるため、この画像データＡがＶＲＡＭ１５Ａに記憶される。続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されている管理リストを更新する（ステップＳＢ１２０）。
図９（ｂ）は、更新後の管理リストｌ２を示す図である。この管理リストｌ２では、上述したステップＳＢ１１０において画像データが記憶されたＶＲＡＭ１５ＡのメモリＩＤ「０１」と、ＶＲＡＭ１５Ａに記憶された画像データＡのデータＩＤである「ＤａｔａＡ」とが対応付けて格納される。また、メモリＩＤ「０１」には、画像データが記憶されていることを表す「ｕｓｅｄ」というフラグが対応付けられる。
【００４５】
続いて、ＣＰＵ１１は、ステップＳＢ１１０において画像データが記憶されたＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＢ１３０）。具体的に説明すると、ＣＰＵ１１は、フラッシュメモリ１４の管理リストｌ２において、指示画像の画像データを表すデータＩＤと対応付けられたメモリＩＤを表示制御部１６に供給する。この例では、指示画像の画像データが画像データＡであるため、図９（ｂ）に示した管理リストｌ２において、画像データＡのデータＩＤ「ＤａｔａＡ」と対応付けられたメモリＩＤ「０１」が表示制御部１６に供給される。
【００４６】
ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、上述した第１実施形態と同様に、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶されている画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＢ１４０）。この例では、ＣＰＵ１１によってメモリＩＤ「０１」が供給されるため、メモリＩＤ「０１」が割り当てられたＶＲＡＭ１５Ａが特定され、ＶＲＡＭ１５Ａに記憶された画像データに応じた画像が記憶性表示体１７に表示される。上述したように、ＶＲＡＭ１５Ａには画像データＡが記憶されている。したがって、記憶性表示体１７には、操作者によって表示するよう指示された画像データＡの画像が表示される。
【００４７】
これと並行して、ＣＰＵ１１は、指示画像の親及び子ノードの画像データをフラッシュメモリ１４から読み出し、上述したステップＳＢ１１０において画像データが記憶されていないＶＲＡＭ１５に記憶させる（ステップＳＢ１５０）。ここで、指示画像は、親ノードに相当する画像と子ノードに相当する画像とが階層的に連結された複数の画像の中から操作者によって選択された画像であり、指示画像の親及び子ノードの画像は、表示が指示された指示画像にリンクにより直接連結された関係画像である。つまり、ＣＰＵ１１は、複数の画像のうちいずれかの画像を表示するよう指示されると、電力供給状態である通常モードにおいて、表示が指示された画像を表す画像データを、複数のＶＲＡＭ１５のいずれかである第１の記憶手段に記憶させ、その画像と所定の関係を有する関係画像を表す画像データを、第１の記憶手段以外のＶＲＡＭ１５である第２の記憶手段に記憶させる。このステップＳＢ１５０の処理は、上述したステップＳＢ１４０において記憶性表示体１７に指示画像が表示されるまでの間に行われる。
【００４８】
具体的に説明すると、まずＣＰＵ１１は、フラッシュメモリ１４の管理リストｌ２を参照して、画像データが記憶されていない空きＶＲＡＭを特定する。図９（ｂ）に示すように、管理リストｌ２では、メモリＩＤ「０２」〜「０４」に画像データが表示されていないことを表す「ｆｒｅｅ」というフラグが対応付けられているため、ＶＲＡＭ１５Ｂ〜１５Ｄが空きＶＲＡＭとして特定される。続いて、ＣＰＵ１１は、指示画像の親及び子ノードの画像データをフラッシュメモリ１４から読み出し、特定した空きＶＲＡＭに記憶させる。図８に示すように、この例では、指示画像が親ノードのない最上位階層の画像データＡが表す画像であるため、画像データＡの子ノードの画像データのみが図中の左側から順に読み出され、空きＶＲＡＭに記憶されていく。具体的には、画像データＢがＶＲＡＭ１５Ｂに記憶され、画像データＣがＶＲＡＭ１５Ｃに記憶され、画像データＤがＶＲＡＭ１５Ｄに記憶される。なお、画像データＥは、空きＶＲＡＭがなくなってしまうため、ＶＲＡＭ１５に記憶されない。
【００４９】
続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されている管理リストを更新する（ステップＳＢ１６０）。
図９（ｃ）は、更新後の管理リストｌ３を示す図である。この管理リストｌ３では、上述したステップＳＢ１５０において画像データが記憶された各ＶＲＡＭ１５のメモリＩＤに、記憶された画像データのデータＩＤが対応付けられる。この例では、ＶＲＡＭ１５ＢのメモリＩＤ「０２」に、画像データＢのデータＩＤである「ＤａｔａＢ」が対応付けられ、ＶＲＡＭ１５ＣのメモリＩＤ「０３」に、画像データＣのデータＩＤである「ＤａｔａＣ」が対応付けられ、ＶＲＡＭ１５ＤのメモリＩＤ「０４」に、画像データＤのデータＩＤである「ＤａｔａＤ」が対応付けられる。また、メモリＩＤ「０２」〜「０４」には、それぞれ画像データが記憶されたことを表す「ｕｓｅｄ」というフラグが対応付けられる。
【００５０】
（親子ノード表示処理）
次に、上述のようにして記憶性表示体１７に画像データＡの表す画像が表示された後に、操作部１８が操作されて、表示画像の子ノードである画像データＤの画像の表示が指示された場合を想定する。この場合、上述したステップＳＢ１０では、画像データＤが表す画像の表示指示が取得される。そして、続くステップＳＢ２０では、表示画像が画像データＡの画像であり、指示画像がその子ノードの画像データＤの画像であるため、指示画像のノードが表示画像のノードの親又は子ノードであると判定され（ステップＳＢ２０：ＹＥＳ）、続くステップＳＢ４０において親子ノード表示処理が行われる。
【００５１】
図１２は、親子ノード表示処理を示すフロー図である。まず、ＣＰＵ１１は、指示画像のノードが表示画像の子ノードであるか否かを判別する（ステップＳＢ２１０）。仮に、指示画像のノードが表示画像の親ノードであるとすると、指示画像のノードが表示画像の子ノードではないと判別される（ステップＳＢ２１０：ＮＯ）。この場合、ＣＰＵ１１は、指示画像を表す画像データが記憶されているＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＢ２２０）。ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、上述と同様にして、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶された画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＢ２３０）。これにより、記憶性表示体１７に、操作者によって表示するよう指示された画像が表示される。
【００５２】
一方、この例のように、表示画像が画像データＡの画像であり、指示画像がその子ノードの画像データＤの画像である場合には、指示画像のノードが表示画像の子ノードであると判別される（ステップＳＢ２１０：ＹＥＳ）。この場合、ＣＰＵ１１は、指示画像を表す画像データが記憶されているＶＲＡＭ１５のメモリＩＤを表示制御部１６に供給する（ステップＳＢ２４０）。具体的に説明すると、ＣＰＵ１１は、フラッシュメモリ１４の管理リストｌ３において、指示画像の画像データのデータＩＤと対応付けられたメモリＩＤを表示制御部１６に供給する。この例では、指示画像の画像データが画像データＤであるため、図９（ｃ）に示した管理リストｌ３において、画像データＤのデータＩＤ「ＤａｔａＤ」と対応付けられたメモリＩＤ「０４」が表示制御部１６に供給される。
【００５３】
ＣＰＵ１１によってメモリＩＤが供給されると、表示制御部１６は、上述と同様にして、そのメモリＩＤが割り当てられたＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶された画像データに応じた画像を記憶性表示体１７に表示させる（ステップＳＢ２５０）。このとき表示される画像は、上述した関係画像に相当する。したがって、表示制御部１６は、関係画像を表示するよう指示されると、電力供給状態である通常モードにおいて、記憶性表示体１７の表示素子を駆動して、上述した第２の記憶手段に記憶された画像データに応じた関係画像を記憶性表示体１７に表示させることになる。この例では、ＣＰＵ１１によってメモリＩＤ「０４」が供給されるため、メモリＩＤ「０４」が割り当てられたＶＲＡＭ１５Ｄが特定され、ＶＲＡＭ１５Ｄに記憶された画像データに応じた画像が記憶性表示体１７に表示される。上述したように、ＶＲＡＭ１５Ｄには画像データＤが記憶されている。したがって、記憶性表示体１７には、操作者によって表示するよう指示された画像データＤの画像が表示される。
【００５４】
これと並行して、ＣＰＵ１１は、指示画像の画像データを記憶しているＶＲＡＭ１５及び指示画像の親ノードの画像データを記憶しているＶＲＡＭ１５以外のＶＲＡＭ１５を特定し、特定したＶＲＡＭ１５に記憶されている画像データを削除する（ステップＳＢ２６０）。具体的に説明すると、まずＣＰＵ１１は、フラッシュメモリ１４の管理リストｌ３において、指示画像の画像データを表すデータＩＤ、及び、指示画像の親ノードの画像データを表すデータＩＤ以外のデータＩＤが対応付けられたメモリＩＤを特定する。この例では、指示画像の画像データが画像データＤであり、図８に示すように、画像データＤの親ノードの画像データが画像データＡであるため、図９（ｃ）に示した管理リストｌ３において、「ＤａｔａＡ」及び「ＤａｔａＤ」以外のデータＩＤが対応付けられたメモリＩＤ「０２」及び「０３」が特定される。続いて、ＣＰＵ１１は、特定したメモリＩＤが割り当てられたＶＲＡＭ１５に記憶されている画像データを削除する。この例では、メモリＩＤ「０２」が割り当てられたＶＲＡＭ１５Ｂに記憶されている画像データＢと、メモリＩＤ「０３」が割り当てられたＶＲＡＭ１５Ｃに記憶されている画像データＣとが削除される。これは、図８に示すように、画像データＢ及びＣは、指示画像の画像データである画像データＤの兄弟ノードであるため、画像データＤの画像から画像データＢ、Ｃの画像に直接遷移することがないためである。続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されている管理リストを更新する（ステップＳＢ２７０）。
【００５５】
図９（ｄ）は、更新後の管理リストｌ４を示す図である。この管理リストｌ４では、ＶＲＡＭ１５Ｂ、１５ＣのメモリＩＤ「０２」、「０３」に対応付けられていたデータＩＤが削除されるとともに、このメモリＩＤ「０２」、「０３」に対して、それぞれ画像データが記憶されていないことを表す「ｆｒｅｅ」というフラグが対応付けられる。また、上述したステップＳＢ２４０において表示制御部１６に供給されたメモリＩＤ「０４」には、そのメモリＩＤが割り当てられたＶＲＡＭ１５に記憶性表示体１７に表示される画像の画像データが記憶されていることを表す「ｃｕｒｒｅｎｔ」というポインタが対応付けられる。
【００５６】
続いて、ＣＰＵ１１は、指示画像の子ノードの画像データを、上述したステップＳＢ２６０において画像データが削除されたＶＲＡＭ１５に記憶させる（ステップＳＢ２８０）。上述したように、指示画像の子ノードの画像は、指示画像に連結された関係画像である。つまり、ＣＰＵ１１は、複数の画像のうちいずれかの画像を表示するよう指示されると、電力供給状態である通常モードにおいて、表示が指示された画像を表す画像データを、複数のＶＲＡＭ１５のいずれかである第１の記憶手段に記憶させ、その画像と所定の関係を有する関係画像を表す画像データを、第１の記憶手段以外のＶＲＡＭ１５である第２の記憶手段に記憶させる。このステップＳＢ２６０〜ＳＢ２８０の処理は、上述したステップＳＢ２５０において記憶性表示体１７に指示画像が表示されるまでの間に行われる。この例では、指示画像の画像データが画像データＤであり、図８に示すように、画像データＤの子ノードは画像データＧと画像データＨであるため、画像データＧがＶＲＡＭ１５Ｂに記憶され、画像データＨがＶＲＡＭ１５Ｃに記憶される。続いて、ＣＰＵ１１は、フラッシュメモリ１４に記憶されている管理リストを更新する（ステップＳＢ２９０）。
【００５７】
図９（ｅ）は、更新後の管理リストｌ５を示す図である。この管理リストｌ５では、上述したステップＳＢ２８０において画像データが記憶されたＶＲＡＭ１５のメモリＩＤに、そのＶＲＡＭ１５に記憶された画像データのデータＩＤが対応付けられる。この例では、ＶＲＡＭ１５ＢのメモリＩＤ「０２」に画像データＧのデータＩＤである「ＤａｔａＧ」が対応付けられ、ＶＲＡＭ１５ＣのメモリＩＤ「０３」に画像データＨのデータＩＤである「ＤａｔａＨ」が対応付けられる。また、メモリＩＤ「０２」、「０３」には、それぞれ画像データが記憶されたことを表すフラグ「ｕｓｅｄ」が対応付けられる。
【００５８】
以上説明した実施形態によれば、表示画像の子又は親ノードの画像の画像データが予めＶＲＡＭ１５に記憶されるため、表示画像の子又は親ノードの画像の表示が指示されてからその画像が表示されるまでの時間を短くすることができる。また、上述したように、ＶＲＡＭ１５は不揮発性の記憶手段であるため、ＶＲＡＭ１５が揮発性の記憶手段である場合と比べて、スタンバイモードから通常モードに復帰した後に、表示画像の子又は親ノードの画像を速やかに表示することができる。
【００５９】
［変形例］
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例を適宜組み合わせてもよい。
【００６０】
（変形例１）
上述した第１実施形態では、指示画像の前後のページの画像データのみがＶＲＡＭ１５に記憶されていたが、表示装置１の操作部１８が特定の画像の表示を指示する操作を受け付ける操作ボタンを備えている場合には、その特定の画像を表す画像データがＶＲＡＭ１５に記憶されてもよい。ここでは、表示装置１が、上述したＶＲＡＭ１５Ａ〜１５Ｃに加えて、ＶＲＡＭ１５Ｄ〜１５Ｆを備えており、操作部１８が、特定の画像の表示の指示をそれぞれ受け付ける操作ボタンＢ１〜Ｂ４を備えている場合を想定する。この操作ボタンＢ１は、１ページ目の画像の表示を指示する操作を受け付ける操作手段であり、操作ボタンＢ２は、１０ページ目の画像の表示を指示する操作を受け付ける操作手段であり、操作ボタンＢ３は、２０ページ目の画像の表示を指示する操作を受け付ける操作手段であり、操作ボタンＢ４は、最後のページの画像の表示を指示する操作を受け付ける操作手段である。
【００６１】
図１３は、操作ボタンに対応する画像データを記憶させる画像データ記憶処理の一例を説明する図である。まず、ＣＰＵ１１は、各々の操作ボタンが操作された回数をカウントして、操作ボタン毎の操作頻度を表すヒストグラムを作成し、フラッシュメモリ１４などに記憶させておく。このヒストグラムは、０−１の間で標準化された管理形式であることが望ましい。ここでは、図に示すヒストグラムＨ１が作成された場合を想定する。このヒストグラムＨ１では、操作ボタンＢ３→操作ボタンＢ４→操作ボタンＢ２→操作ボタンＢ１順で操作頻度が低くなっていく。この場合、操作ボタンＢ３に対応する２０ページ目の画像データの優先順位が１番になり、操作ボタンＢ４に対応する最後のページの画像データの優先順位が２番、操作ボタンＢ２に対応する１０ページ目の画像データの優先順位が３番、操作ボタンＢ１に対応する１ページ目の画像データの優先順位が４番になる。ＣＰＵ１１は、上述した第１実施形態と同様にしてＶＲＡＭ１５Ａ〜１５Ｃに対して表示画像の前後のページの画像データを記憶させるのに加えて、まず、優先順位が１番である２０ページ目の画像データをＶＲＡＭ１５Ｄに記憶させ、続いて、優先順位が２番である最後のページの画像データをＶＲＡＭ１５Ｅに記憶させ、そして、優先順位が３番である１０ページ目の画像データをＶＲＡＭ１５Ｆに記憶させる。なお、優先順位が４番である１ページ目の画像データは、画像データが記憶されていないＶＲＡＭ１５がなくなってしまうため、ＶＲＡＭ１５に記憶されない。
【００６２】
すなわち、ＣＰＵ１１は、操作ボタンが受け付ける操作によって表示が指示される特定の画像を表す画像データのうち、操作頻度が他の操作ボタンよりも高い操作ボタンが受け付ける操作によって表示が指示される特定の画像を表す画像データを、画像データが記憶されていないＶＲＡＭ１５に記憶させる。このように、ＶＲＡＭ１５に記憶される画像データが操作ボタンの操作移頻度に基づいて決められるということは、操作者の操作履歴に基づいて表示順序が表示装置１により用意されていることになる。つまり、各々の画像データは、表示順序に関して所定の関係を有しているといえる。
【００６３】
また、操作ボタンの操作頻度が変わった場合には、次のようになる。
図１４は、ヒストグラムＨ２が作成されたときの画像データ記憶処理を説明する図である。このヒストグラムＨ２では、操作ボタンＢ３→操作ボタンＢ１→操作ボタンＢ４→操作ボタンＢ２順で操作頻度が低くなっていく。この場合、操作ボタンＢ３に対応する２０ページ目の画像データの優先順位が１番になり、操作ボタンＢ１に対応する１ページ目の画像データの優先順位が２番、操作ボタンＢ４に対応する最後のページの画像データの優先順位が３番、操作ボタンＢ２に対応する１０ページ目の画像データの優先順位が４番になる。ＣＰＵ１１は、上述と同様にして、まず、優先順位が１番である２０ページ目の画像データをＶＲＡＭ１５Ｄに記憶させ、続いて、優先順位が２番である１ページ目の画像データをＶＲＡＭ１５Ｅに記憶させ、そして、優先順位が３番である最後のページの画像データをＶＲＡＭ１５Ｆに記憶させる。なお、優先順位が４番である１０ページ目の画像データは、画像データが記憶されていないＶＲＡＭ１５がなくなってしまうため、ＶＲＡＭ１５に記憶されない。
【００６４】
また、操作者による操作頻度が所定の閾値よりも高い操作ボタンに対応するページの画像データを優先的にＶＲＡＭ１５に記憶させるようにしてもよい。
図１５は、操作頻度が所定の閾値よりも高い操作ボタンに対応するページの画像データを優先的に記憶させる場合の画像データ記憶処理を説明する図である。このヒストグラムＨ３では、操作頻度が閾値Ｌよりも高い操作ボタンは操作ボタンＢ１と操作ボタンＢ３であり、操作ボタンＢ３→操作ボタンＢ１順で操作頻度が低くなっていく。この場合、操作ボタンＢ３に対応する２０ページ目の画像データの優先順位が１番になり、操作ボタンＢ１に対応する１ページ目の画像データの優先順位が２番になる。ＣＰＵ１１は、上述と同様にして、まず、優先順位が１番である２０ページ目の画像データをＶＲＡＭ１５Ｄに記憶させ、続いて、優先順位が２番である１ページ目の画像データをＶＲＡＭ１５Ｅに記憶させる。なお、操作頻度が閾値Ｌ以下であった操作ボタンＢ２、Ｂ４に対応するページの画像データはＶＲＡＭ１５に記憶されない。また、このときに画像データが記憶されなかったＶＲＡＭ１５Ｆを、他の画像データを記憶するために用いてもよい。
【００６５】
また、操作部１８が、特定のフォルダに遷移する操作をそれぞれ受け付ける複数の操作ボタンを備えていてもよい。この場合、ＣＰＵ１１は、上述と同様にして、各々の操作ボタンの操作頻度に基づいて、各操作ボタンに対応するフォルダに格納されているファイルの一覧を表す画像データに優先順位を付け、その優先順位に従って、ファイルの一覧を表す画像データをＶＲＡＭ１５に記憶させていく。
また、この変形例を第２実施形態に適用してもよい。その場合には、表示装置２が、上述したＶＲＡＭ１５Ａ〜１５Ｄに加えて３つのＶＲＡＭ１５を備え、表示装置２の操作部１８が、特定の画像の表示の指示をそれぞれ受け付ける操作ボタンＢ１〜Ｂ４を備えることになる。
この変形例によれば、操作者によって操作される頻度が高い操作によって表示が指示される画像を速やかに表示させることができる。
【００６６】
（変形例２）
上述した第２実施形態では、指示画像の子ノードの画像データをＶＲＡＭ１５に記憶させるときに、予め決められた順に画像データが読み出されて記憶されていたが、指示画像の子ノードの画像データのうち、指示画像が表示された後に表示される頻度（以下、「遷移頻度」という）の高い画像の画像データが優先的にＶＲＡＭ１５に記憶されてもよい。このように、ＶＲＡＭ１５に記憶される画像データが表示画像からの遷移頻度に基づいて決められているということは、操作者の閲覧履歴に基づいて表示順序が表示装置２により用意されていることになる。つまり、各々の画像データは、表示順序に関して所定の関係を有しているといえる。
【００６７】
図１６は、指示画像からの遷移頻度が高い画像の画像データを優先的に記憶させる画像データ記憶処理の一例を説明する図である。まず、ＣＰＵ１１は、フラッシュメモリ１４の管理リストに格納されるデータＩＤ毎に上述した「ｃｕｒｒｅｎｔ」というポインタが対応づけられた回数をカウントして、画像データ毎の遷移頻度を表すヒストグラムを作成し、フラッシュメモリ１４に記憶させておく。このヒストグラムは、上述した変形例１と同様に、０−１の間で標準化された管理形式であることが望ましい。
【００６８】
ここでは、画像データＡの画像からの遷移頻度を表すヒストグラムとしてヒストグラムＨ４が作成され、画像データＤの画像からの遷移頻度を表すヒストグラムとしてヒストグラムＨ５が作成された場合を想定する。まず、ヒストグラムＨ４では、画像データＡの画像からの遷移頻度が最も高い画像の画像データは画像データＢであり、画像データＢ→画像データＥ→画像データＤ→画像データＣ順で遷移頻度が低くなっていく。この場合、画像データＢの優先順位が１番になり、画像データＥの優先順位が２番、画像データＤの優先順位が３番、画像データＣの優先順位が４番になる。ＣＰＵ１１は、画像データＡの画像の子ノードの画像データをＶＲＡＭ１５に記憶させるときには、優先順位が高い画像データＢ→画像データＥ→画像データＤ→画像データＣの順に読み出して、画像データが記憶されていないＶＲＡＭ１５に記憶させていく。すなわち、ＣＰＵ１１は、複数の関係画像のうち、表示画像の後に表示される頻度が他の関係画像よりも高い関係画像を表す画像データを、画像データが記憶されていないＶＲＡＭ１５に記憶させる。
【００６９】
画像データＤの画像の子ノードの画像データをＶＲＡＭ１５に記憶させる場合も同様である。ヒストグラムＨ５では、画像データＤの画像からの遷移頻度が最も高い画像の画像データは画像データＨであり、次に遷移頻度が高い画像データは画像データＧである。この場合、画像データＨの優先順位が１番になり、画像データＧの優先順位が２番になる。ＣＰＵ１１は、上述と同様にして、画像データＤの画像の子ノードの画像データをＶＲＡＭ１５に記憶させるときには、優先順位が高い画像データＨ→画像データＧの順に読み出して、画像データが記憶されていないＶＲＡＭ１５に記憶させていく。
【００７０】
また、上述した変形例１と同様にして、遷移頻度が所定の閾値よりも高い画像の画像データのみをＶＲＡＭ１５に記憶させてもよい。
また、この変形例を上述した第１実施形態に適用してもよい。この場合、ＣＰＵ１１は、各ページの画像からの遷移頻度を表すヒストグラムを作成する。そして、ＣＰＵ１１は、表示画像からの遷移頻度が高い順に各画像データの優先順位を決め、その優先順位に従って画像データをＶＲＡＭ１５に記憶させる。
この変形例によれば、操作者が指示画像の次に閲覧する頻度が高い画像の画像データを優先してＶＲＡＭ１５に記憶させておくことができる。
【００７１】
（変形例３）
上述した実施形態では、キューリスト又は管理リストが逐次フラッシュメモリ１４に記憶されていたが、これに限らない。例えば、通常モードで動作している間は、ＲＡＭ１３に記憶させておき、通常モードからスタンバイモードに移行するときにＲＡＭ１３に記憶されているキューリスト又は管理リストをフラッシュメモリ１４に記憶させてもよい。
【００７２】
（変形例４）
上述した実施形態では、表示装置１が複数のＶＲＡＭ１５を備えている例を挙げて説明したが、論理的に複数に分割された１つのＶＲＡＭ１５のみを備えていてもよい。この場合、１つのＶＲＡＭ１５が、複数の記憶手段に相当する。
また、上述した第２実施形態では、表示装置１が４つのＶＲＡＭ１５を備えていたが、これより多くのＶＲＡＭ１５を備えていてもよい。このように、多数のＶＲＡＭ１５が設けられている場合には、指示画像が表示されるまでの間に、指示画像の子ノードの画像データを記憶させる処理が完了しないことも考えられる。この場合には、指示画像が表示された時点で画像データの記憶処理を終了するのが望ましい。
【００７３】
（変形例５）
上述した第２実施形態では、ＶＲＡＭ１５の記憶内容を管理リストで管理していたが、これに限らない。例えば、図８に示した階層構造の各画像データに、その画像データを記憶しているＶＲＡＭ１５のメモリＩＤを対応付けて管理してもよい。
【００７４】
（変形例６）
上述した表示制御部１６によって行われる処理は、ＣＰＵ１１がプログラムに従って実行してもよい。また、ＣＰＵ１１によって実行される各プログラムは、磁気テープや磁気ディスクなどの磁気記録媒体、光ディスクなどの光記録媒体、光磁気記録媒体、半導体メモリなどの、コンピュータ装置が読み取り可能な記録媒体に記憶された状態で提供し得る。また、このプログラムを、インターネットのようなネットワーク経由でダウンロードさせることも可能である。
【図面の簡単な説明】
【００７５】
【図１】第１実施形態に係る表示装置の外観を示す図である。
【図２】上記表示装置の構成を示すブロック図である。
【図３】第１実施形態に係る表示処理を示すフロー図である。
【図４】上記表示処理における非前後ページ表示処理を示すフロー図である。
【図５】上記非前後ページ表示処理において作成されるキューリストを示す図である。
【図６】上記表示処理における前後ページ表示処理を示すフロー図である。
【図７】第２実施形態に係る表示装置の構成を示すブロック図である。
【図８】上記表示装置に記憶されている画像データの階層構造を模式的に示す図である。
【図９】上記表示装置に記憶される管理リストを示す図である。
【図１０】第２実施形態に係る表示処理を示すフロー図である。
【図１１】上記表示処理における非親子ノード表示処理を示すフロー図である。
【図１２】上記表示処理における親子ノード表示処理を示すフロー図である。
【図１３】変形例１に係る画像データ記憶処理の一例を説明する図である。
【図１４】変形例１に係る画像データ記憶処理の別の一例を説明する図である。
【図１５】変形例１に係る画像データ記憶処理の別の一例を説明する図である。
【図１６】変形例２に係る画像データ記憶処理の一例を説明する図である。
【符号の説明】
【００７６】
１、２…表示装置、１０…電源部、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…フラッシュメモリ、１５…ＶＲＡＭ、１６…表示制御部、１７…記憶性表示体、１８…操作部
【図１】
0005309668.tif 000002
【図２】
0005309668.tif 000003
【図３】
0005309668.tif 000004
【図４】
0005309668.tif 000005
【図５】
0005309668.tif 000006
【図６】
0005309668.tif 000007
【図７】
0005309668.tif 000008
【図８】
0005309668.tif 000009
【図９】
0005309668.tif 000010
【図１０】
0005309668.tif 000011
【図１１】
0005309668.tif 000012
【図１２】
0005309668.tif 000013
【図１３】
0005309668.tif 000014
【図１４】
0005309668.tif 000015
【図１５】
0005309668.tif 000016
【図１６】
0005309668.tif 000017