(57)【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子と該光電変換素子に隣接する素子とを電気的に分離する素子分離領域と、が配された半導体基板と、
第１の配線層と、前記第１の配線層よりも前記半導体基板から離れて配された第２の配線層と、前記光電変換素子及び前記素子分離領域を覆って前記第１の配線層と前記半導体基板の間に配された第１の層間絶縁層と、前記第１の層間絶縁層を覆って前記第１の配線層と前記第２の配線層の間に配された第２の層間絶縁層と、を含む構造と、を有する光電変換装置において、
前記第２の層間絶縁層から前記第１の層間絶縁層内に達し、内部に気体を含む溝が、
前記素子分離領域に対応する前記第１及び第２の層間絶縁層の領域に配されており、前記溝は、前記第１の層間絶縁層および前記素子分離領域を貫通していることを特徴とする光電変換装置。
【請求項２】
光電変換素子と、前記光電変換素子と該光電変換素子に隣接する素子とを電気的に分離する素子分離領域と、が配された半導体基板と、
前記光電変換素子にて生じた電荷を転送する転送用ＭＯＳトランジスタと、
第１の配線層と、前記第１の配線層よりも前記半導体基板から離れて配された第２の配線層と、前記光電変換素子及び前記素子分離領域を覆って前記第１の配線層と前記半導体基板の間に配された第１の層間絶縁層と、前記第１の層間絶縁層を覆って前記第１の配線層と前記第２の配線層の間に配された第２の層間絶縁層と、を含む構造と、を有する光電変換装置において、
前記第２の層間絶縁層から前記第１の層間絶縁層内に達し、内部に気体を含む溝が、
前記素子分離領域に対応する前記第１及び第２の層間絶縁層の領域に配されており、
前記溝の一部は、前記ＭＯＳトランジスタのゲート電極に対応する前記第１及び第２の層間絶縁層の領域に配されていることを特徴とする光電変換装置。
【請求項３】
前記半導体基板と前記第１の層間絶縁膜の間の屈折率を有する絶縁膜が、前記光電変換素子と第１の層間絶縁層との間に配され、前記絶縁膜の一部が、前記溝と前記素子分離領域との間に位置していることを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記半導体基板と前記第１の層間絶縁膜の間の屈折率を有する絶縁膜が、前記光電変換素子と第１の層間絶縁層との間に配され、前記絶縁膜の一部が、前記溝と前記ゲート電極との間に位置していることを特徴とする請求項２に記載の光電変換装置。
【請求項５】
前記溝と前記第１の層間絶縁層との界面において、入射光を反射させることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記光電変換素子及び前記素子分離領域を覆って、前記光電変換素子と前記第１の層間絶縁層との間に配される、前記溝をエッチングで形成する際のエッチングストップ膜を有することを特徴とする請求項１、２または５に記載の光電変換装置。
【請求項７】
前記エッチングストップ膜は、前記半導体基板の表面における入射光の反射を抑制する反射防止膜としても機能することを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記溝は、前記第１の層間絶縁層を貫通し、前記素子分離領域の内部に配されることを特徴とする請求項２に記載の光電変換装置。
【請求項９】
請求項１乃至７のいずれか１項に記載の光電変換装置と、
前記光電変換装置に結像するための光学系と
前記光電変換装置から出力された撮像信号を処理する信号処理部と、
を有した撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関するものである。
【背景技術】
【０００２】
光電変換装置は、小型で軽量のデジタルカメラやカメラ機能付の携帯電話の普及により、画素（光電変換素子）の微細化が急速に進んでいる。微細化に伴って１つの光電変換素子への入射光が減少するため、感度の向上が求められている。感度の向上のため、光電変換素子の受光部の面積を大きくし、開口率を向上させることが検討されている。しかし、受光部の面積を大きくすると、隣接する光電変換素子への光の混入による混色、いわゆるクロストークが生じやすくなる。特に多層配線構造を有するＭＯＳ型光電変換装置では、多層配線構造の最上面から光電変換素子の受光面までの距離が長くなり、クロストークが生じやすい。このクロストーク対策として、金属配線層の間に配された絶縁層に溝を設ける構造が特許文献１に開示されている。
【特許文献１】米国特許第７０１２２４０号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載の構造において、溝は半導体基板の近傍まで配されていない。したがって、半導体基板近傍で入射光が隣接画素へ入射しクロストークが生じてしまう。また、溝を形成する際に生じる光電変換素子へのダメージについての検討がなされていないため、溝形成時におけるダメージによる暗電流が生じる可能性がある。
【０００４】
そこで、本発明は隣接する光電変換素子への光の混入を低減し、更に、光電変換素子へのダメージを低減することが可能な光電変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の光電変換装置は、光電変換素子と、前記光電変換素子と該光電変換素子に隣接する素子とを電気的に分離する素子分離領域と、が配された半導体基板と、第１の配線層と、前記第１の配線層よりも前記半導体基板から離れて配された第２の配線層と、前記光電変換素子及び前記素子分離領域を覆って前記第１の配線層と前記半導体基板の間に配された第１の層間絶縁層と、前記第１の層間絶縁層を覆って第１の配線層と第２の配線層の間に配された第２の層間絶縁層と、を含む構造と、を有する光電変換装置において、前記第２の層間絶縁層から前記第１の層間絶縁層内に達し、内部に気体を含む溝が、前記素子分離領域に対応する前記第１及び第２の層間絶縁層の領域に配されており、前記溝は、前記第１の層間絶縁層および前記素子分離領域を貫通していることを特徴とする。
また、本発明の光電変換装置は、光電変換素子と、前記光電変換素子と該光電変換素子に隣接する素子とを電気的に分離する素子分離領域と、が配された半導体基板と、前記光電変換素子にて生じた電荷を転送する転送用ＭＯＳトランジスタと、第１の配線層と、前記第１の配線層よりも前記半導体基板から離れて配された第２の配線層と、前記光電変換素子及び前記素子分離領域を覆って前記第１の配線層と前記半導体基板の間に配された第１の層間絶縁層と、前記第１の層間絶縁層を覆って前記第１の配線層と前記第２の配線層の間に配された第２の層間絶縁層と、を含む構造と、を有する光電変換装置において、前記第２の層間絶縁層から前記第１の層間絶縁層内に達し、内部に気体を含む溝が、前記素子分離領域に対応する前記第１及び第２の層間絶縁層の領域に配されており、前記溝の一部は、前記ＭＯＳトランジスタのゲート電極に対応する前記第１及び第２の層間絶縁層の領域に配されていることを特徴とする。
【発明の効果】
【０００６】
本発明によって、クロストークが低減し、暗電流が低減した光電変換装置を得ることが可能となる。
【発明を実施するための最良の形態】
【０００７】
本発明の光電変換装置は、積層された層間絶縁層内に溝（ａｉｒ  ｇａｐ）を有しており、この溝により、入射した光を光電変換素子に導く構造を有するものである。この溝は、半導体基板表面から２層目に配された層間絶縁層から、かつ少なくとも最も半導体基板に近接した層間絶縁層内まで達する深さを有する。そして、溝が配される平面的な位置は、層間絶縁層の、光電変換素子周囲に配された素子分離領域に対応する領域である。この素子分離領域とは、光電変換素子とこれに隣接する素子とを電気的に分離するものである。
【０００８】
このように従来よりも溝を深く、受光部の表面に近接する深さまで設けることにより、半導体基板近傍でのクロストークを低減することが可能となる。また、層間絶縁層の素子分離領域に対応する領域内に溝を配することによって、溝を形成する際に生じる光電変換素子へのダメージを低減することが可能となる。つまり光電変換素子に近接する深さまで溝を設けても、光電変換素子へのダメージを低減することが可能になる。
【０００９】
ここで、溝は複数の層間絶縁層にわたって、複数の層間絶縁層の積層方向に沿って配されている。溝は内部に気体を含んでおり、その気体は層間絶縁層に比べて低い屈折率を有する気体である。その溝の内部の気体と複数の層間絶縁層との界面での屈折率差を利用して入射光を反射させる機能を有するものである。溝はａｉｒ  ｇａｐとも呼ぶ場合がある。溝は層間絶縁層に配され、層間絶縁層の上部でかつ溝の上部を覆って絶縁層が配されていてもよい。
【００１０】
また、層間絶縁層とは、半導体基板に配された活性領域やゲート電極と配線層とを絶縁する、あるいは配線層と配線層とを絶縁するための層である。層間絶縁層の１つの層は、１層の膜からなる構造でも２層以上の膜からなる積層構造であってもよい。機能として、近接する２層の導電体（もしくは半導体）を絶縁する膜を層間絶縁層の１つの単位とする。
【００１１】
以下、実施形態をあげて本発明を詳細に説明するが、本明細書において、半導体基板とは材料基板が処理された場合も含む。例えば、１又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。また、半導体基板の主表面から半導体基板内部への方向を下方向とし、その逆を上方向とする。
【００１２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１３】
（画素の回路構成）
まず、光電変換装置の画素の回路構成の一例を図６に示す。４０５は光電変換素子であるフォトダイオードである。画素は１つの光電変換素子を含む構成である。Ｑ１は光電変換素子４０５の電荷を転送する転送用ＭＯＳトランジスタ、４０７は電荷が転送されるフローティングディフュージョン領域（ＦＤ領域）、Ｑ３はＦＤ領域とゲート電極が接続される増幅用ＭＯＳトランジスタである。増幅用ＭＯＳトランジスタＱ３は、ソースフォロア回路の一部を構成する。Ｑ２はリセット用ＭＯＳトランジスタであり、ＦＤ領域や光電変換素子４０５を所定の電位にするリセットを行う。４０４は転送用ＭＯＳトランジスタを駆動するための転送スイッチ線、４０３はリセット用ＭＯＳトランジスタを駆動するためのリセットスイッチ線である。４０２はリセット用ＭＯＳトランジスタのドレイン部に電圧を供給するリセット電源線であり、本回路構成においては少なくとも２つの値の電圧が供給される。４０１は増幅用ＭＯＳトランジスタＱ３のドレイン部に電圧を供給する電源線であり、４０６は増幅用ＭＯＳトランジスタＱ３がゲート電極の電位に基づく信号を出力する信号出力線である。このような構成によって画素は形成される。
【００１４】
以下、具体的な実施形態について、図６の光電変換素子４０５、転送用ＭＯＳトランジスタＱ１、及びＦＤ領域４０７の部分に着目して説明する。
【００１５】
（第１の実施形態）
本実施形態の光電変換装置は多層配線構造の絶縁層に溝が配されている。そして、溝は複数の配線層のうち半導体基板に最も近接して配された配線層に比べて半導体基板側まで配されている。言い換えると、半導体基板上に積層された層間絶縁層のうち、少なくとも２層目に積層された第２の層間絶縁層から、半導体基板に近接して配された第１の層間絶縁層内に達する深さに設けられていると言える。
【００１６】
図１に本実施形態の光電変換装置の光電変換素子周辺を示した断面模式図（Ａ）と平面模式図（Ｂ）を示す。図１（Ａ）は図１（Ｂ）のＡＢ線の断面を示している。まず、図１（Ａ）を用いて構成を説明する。１は第１導電型の半導体基板であり、ここでは半導体はシリコンとする。また、１は半導体基板に形成された第１導電型の半導体領域であってもよい。２は半導体基板１に配された第２導電型の半導体領域であり、半導体基板１と半導体領域２とにより光電変換素子を構成する。半導体領域２は光電変換によって生じた電荷（ここでは電子）を蓄積するので電荷蓄積領域とも呼ばれる。更に、３は光電変換素子を他の回路素子から電気的に分離するための素子分離領域である。電気的に分離するために、素子分離領域３は光電変換素子を囲むように配されている。素子分離領域３の構造として、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒａｎｃｈ  Ｉｓｏｌａｔｉｏｎ）が用いられているが、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）等の構造を用いてもよい。この素子分離領域３は一般的に酸化シリコン等の絶縁体を配することによって半導体基板内の隣接素子間の絶縁を行う。４はフローティングディフュージョン領域（ＦＤ領域）とも呼ばれる、第２導電型の半導体領域である。５は、半導体領域２の電荷を半導体領域４へと転送する転送ＭＯＳトランジスタのゲート電極であり、例えばポリシリコンからなる。そして、半導体基板１の上に多層配線構造１４が配されている。この多層配線構造１４は、例えば酸化シリコンからなる複数の層間絶縁層が積層され、それらにより電気的に絶縁された複数の配線層を有する。具体的に多層配線構造１４は、第１の層間絶縁層７、第２の層間絶縁層９、第３の層間絶縁層１１、第１の配線層８、及び第２の配線層１０を有する。
【００１７】
この多層配線構造１４の素子分離領域３に対応した領域に溝１２は配されている。そして、多層配線構造の最上配線層に対応する第２の配線層１０の上部まで溝１２は配されており、溝１２の上部にはシリコン窒化膜よりなる保護膜１３が配されている。図１においては、溝が第３の層間絶縁層及び第２の層間絶縁層を貫通しているが、少なくとも第２の層間絶縁層から第１の層間絶縁層まで達していればよい。本実施形態の場合、第２の層間絶縁層を貫通して少なくとも前記第１の層間絶縁層内に達しているといえる。
【００１８】
ここで、図１（Ｂ）を用いて、溝１２の平面的な配置について説明する。図１（Ｂ）では簡単のため配線層等を省略している。まず、素子分離領域３は光電変換素子を構成する半導体領域２を囲って配されている。一部、転送ＭＯＳトランジスタのチャネル部には素子分離領域は配されていない。光電変換素子で光が入射可能な部分を受光部とし、本実施形態では簡単のため半導体領域２で図示している。そして、溝１２は、層間絶縁膜の、素子分離領域３に対応する領域に配される。つまり、溝１２は平面的に光電変換素子を囲って配置されている。このような構成によって、光電変換素子の受光部の面積を低減することなく、溝１２を形成する際の光電変換素子へのダメージを低減することが可能となる。更に溝１２の一部はゲート電極５の上に配されている。この構成によって、光電変換素子へのダメージを低減することが可能となり、またＦＤ領域へ入射する光を低減することが可能となる。またはゲート電極は避けて、ＦＤ領域を囲う素子分離領域に対応する領域に溝を設けても良い。このような構造によっても少なくとも隣接画素への入射光の漏れこみは低減できる。しかし、ＦＤ領域へ入射する光を低減するためには本実施形態の構成の方がより好ましい。
【００１９】
また、特許文献１では溝の端部にて光の回折が生じてしまうが、本実施形態の構成によれば回折は生じず、特許文献１に比べて集光効率を向上することが可能となる。
【００２０】
本実施形態の光電変換装置の製造方法を簡単に説明する。まず、半導体基板１に半導体素子や素子分離領域３を形成する。その後、半導体基板１上に多層配線構造１４を形成する。そして、多層配線構造の、光電変換素子を囲む素子分離領域３に対応した位置に、溝１２を形成する。溝１２は以下のプロセスで形成可能である。まず、フォトリソグラフィ技術を用いて、フォトレジストからなるパターンを第３の層間絶縁層１１上に配する。そして、パターンをマスクとして第１の層間絶縁層７、第２の層間絶縁層９、及び第３の層間絶縁層１１に対してドライエッチングを行い、複数の層間絶縁層を貫通して溝を形成する。この時、エッチングの制御はエッチングの速度と時間によって制御される。図では溝１２は半導体基板１上まで、つまり第１の層間絶縁層７を貫通して形成されているが、エッチング条件により、第１の層間絶縁膜内でエッチングを終了させることも可能である。しかし、半導体基板まで達した段階でエッチングを止め、第１の層間絶縁膜も貫通させた方が、より混色は低減できる。
【００２１】
その後、シリコン窒化膜からなる保護膜１３を形成することで本実施形態の光電変換装置が得られる。この後、カラーフィルターやマイクロレンズ等を配しても良い。
【００２２】
以上説明したように、溝１２の底辺が半導体基板１近傍まで配される構成によって、光電変換装置に入射した光が隣接した光電変換素子へ入射することを低減することができる。また、半導体基板１にて反射した光が隣接した光電変換素子へ入射することも低減することが可能となる。
【００２３】
更に、素子分離領域３に対応して溝１２が配されることによって、半導体基板１近傍まで配された溝１２を形成する際の光電変換素子へのエッチングダメージを低減することが可能となる。更に、溝１２の一部がゲート電極５上に配されることによって、光電変換素子へ与える溝１２の形成時におけるダメージを低減することができるため、溝１２形成による暗電流の増加を低減できる。
【００２４】
（第２の実施形態）
第２の実施形態を図２に示す。本実施形態は第１の実施形態に比べて更に絶縁膜６が配された構成となっていることが特徴である。本実施形態の平面的な配置は第１の実施形態と同様であるので省略する。また、第１の実施形態と同様の機能を有する構成については説明を省略する。
【００２５】
図２に示す絶縁膜６は、少なくとも光電変換素子の受光部及び素子分離領域の一部を覆って配される膜であり、半導体基板１と複数の層間絶縁層７との間の屈折率を有する膜である。絶縁膜６は、例えば窒化シリコンからなる。絶縁膜６は光電変換素子の受光部における、半導体基板１と層間絶縁層７との界面の反射を抑制する反射防止膜として機能し、光電変換素子への入射光量を増加させることができる。
【００２６】
更に、溝１２を形成する際には、絶縁膜６をエッチングストップ膜とすることが可能となる。このエッチングストップ膜とは、あるエッチング条件において、エッチングされる対象物に比べてエッチングされる速度が遅い膜を言う。エッチングストップ膜を有することによって、時間によってエッチングを制御する場合に比べて溝１２を制御よく形成することが可能となる。また、光電変換素子へのエッチング時のダメージを低減することが可能となる。素子分離領域へのダメージも低減することが可能となり、暗電流をより低減することが可能となる。
【００２７】
ここで、絶縁膜６はゲート電極５の上部まで配されていてもよく、また絶縁膜６は単層でも積層であってもよい。絶縁膜６は、例えば、酸化シリコンや酸窒化シリコンなどを積層して形成してもよい。
【００２８】
（第３の実施形態）
第３の実施形態を図３（Ａ）及び図３（Ｂ）に示す。本実施形態は第２の実施形態の変形例であり、第２の実施形態と異なる点は、溝１２の平面的な配置である。図３（Ａ）は本実施形態の光電変換装置の光電変換素子周辺を示した断面模式図であり、図３（Ｂ）はその平面図を示している。図３（Ａ）は図３（Ｂ）のＣＤ線に対応した本実施形態の光電変換装置の断面模式図である。第１及び第２の実施形態にて述べた構成と同様の機能を有する構成については説明を省略する。
【００２９】
図３（Ａ）及び図３（Ｂ）に示すように、溝１２はゲート電極５をよけて光電変換素子の上に配されている。このような構成にすることで、ゲート電極５を透過してＦＤへ入射する光を低減することが可能となる。また、本実施形態のように光電変換素子上に溝１２が配される場合に、光電変換素子上に絶縁膜６を配することで溝１２を形成するときの光電変換素子へのダメージを低減することが可能となる。
【００３０】
（第４の実施形態）
第４の実施形態を図４（Ａ）及び図４（Ｂ）に示す。本実施形態は、第１の実施形態の変形例であり、第１の実施形態と異なる点は、溝１２の平面的な配置である。図４（Ａ）は本実施形態の光電変換装置の光電変換素子周辺を示した断面模式図であり、図４（Ｂ）はその平面図を示している。図４（Ａ）は図４（Ｂ）のＥＦ線での断面に対応している。既に説明した構成については説明を省略する。
【００３１】
図４（Ｂ）において、溝１２は光電変換素子を囲うように配置されていない。つまり、ゲート電極５側に溝１２は配置されていない。図４（Ａ）においても、対応してゲート電極５側に溝１２が配置されていない。このような構成によって、溝１２を形成するときのゲート電極５及び光電変換素子へのダメージを低減することが可能となる。
【００３２】
（第５の実施形態）
第５の実施形態を図５に示す。本実施形態の他の実施形態と異なる点は、素子分離領域内部まで溝が配されている点である。図５は本実施形態の光電変換装置の光電変換素子周辺を示した断面模式図である。第２の実施形態と同様である構成については説明を省略する。
【００３３】
本実施形態は、溝１２が第１の層間絶縁層７を貫通し、素子分離領域３の内部に配されていることが特徴となっている。このような構成にすることで、半導体基板１の深部にて入射光が隣接した光電変換素子へ入射することを低減することが可能となる。
【００３４】
ここで、絶縁膜６は溝１２に接さないように形成されているが、溝１２が絶縁膜６を貫通しても良い。ここで、溝１２が素子分離領域３を貫通して素子分離領域３の底部まで配される場合には、溝１２を形成するエッチングを、素子分離領域３の酸化シリコンと半導体基板１のシリコンとのエッチング速度の差によって制御することも出来る。
【００３５】
また、溝１２が素子分離領域３を貫通し半導体基板１に配されていても良い。溝１２は気体からなるため、素子分離領域３を貫通して半導体基板１まで配されていても半導体領域の電気的特性へ与える影響は小さい。このような構成によって、半導体基板１に溝１２が配されていることにより半導体基板１の深部でのクロストークの発生をより低減することが可能となる。
【００３６】
（撮像システムへの応用）
本発明の光電変換装置を撮像システムに適用した場合の一実施例について詳述する。図７に、撮像システムの例としてデジタルスチルカメラに光電変換装置を適用した場合のブロック図を示す。
【００３７】
図７において、７０１はレンズのプロテクトとメインスイッチを兼ねるバリア、７０２はレンズ、７０３はレンズ７０２を通った光量を可変するための絞りである。７０４はレンズ７０２で結像された被写体を撮像信号として取り込むための光電変換装置である。レンズ７０２や絞り７０３を含む被写体の光学像を光電変換装置７０４に結像させる構成を光学系とする。７０６は光電変換装置７０４より出力される撮像信号のアナログーディジタル変換を行うＡ／Ｄ変換器である。７０７はＡ／Ｄ変換器７０６より出力された撮像データに各種の補正や撮像データの圧縮をする信号処理部である。そして、７０８は光電変換装置７０４、撮像信号処理回路７０５、Ａ／Ｄ変換器７０６、信号処理部７０７に、各種タイミング信号を出力するタイミング発生部である。７０９は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部である。７１０は画像データを一時的に記憶する為のメモリ部、７１１は記録媒体に記録、又は読み出しを行うためのインターフェース部、７１２は撮像データの記録、又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、７１３は外部コンピュータ等と通信する為のインターフェース部である。
【００３８】
前述の構成における撮影時のデジタルスチルカメラの動作について説明する。バリア７０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器７０６などの撮像系回路の電源がオンされる。そして、露光量を制御する為に、全体制御・演算部７０９は絞り７０３を開放にし、光電変換装置７０４から出力された信号はＡ／Ｄ変換器７０６で変換された後、信号処理部７０７に入力される。そのデータを基に露出の演算を全体制御・演算部７０９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部７０９は絞りを制御する。
【００３９】
次に、光電変換装置７０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部７０９で行う。その後、レンズ７０２を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動する。そして、合焦が確認された後に本露光が始まる。
【００４０】
本露光が終了すると、光電変換装置７０４から出力された画像信号はＡ／Ｄ変換器７０６でＡ／Ｄ変換され、信号処理部７０７を通り全体制御・演算部７０９によりメモリ部に書き込まれる。その後、メモリ部７１０に蓄積されたデータは、全体制御・演算部７０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体７１２に記録される。また、外部Ｉ／Ｆ部７１３を通り直接コンピュータ等に入力して画像の加工が行われる場合もある。
【００４１】
このようにして、本発明の光電変換装置を撮像システムに適用することが可能となる。本発明の光電変換装置を適用することにより、クロストークの少ない撮像データが得られるため、後の信号処理や補正が容易となる。
【００４２】
以上、本発明の光電変換装置によって、クロストーク及び暗電流が低減した光電変換装置を提供することが可能となる。また、本発明は実施形態に述べてきた回路構成や配線層の数などは特に限定されるものではない。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態の光電変換装置の（Ａ）断面模式図と（Ｂ）平面模式図
【図２】第２の実施形態の光電変換装置の断面模式図
【図３】第３の実施形態の光電変換装置の（Ａ）断面模式図と（Ｂ）平面模式図
【図４】第４の実施形態の光電変換装置の（Ａ）断面模式図と（Ｂ）平面模式図
【図５】第５の実施形態の光電変換装置の断面模式図
【図６】画素回路の一例
【図７】撮像システムのブロック図。
【符号の説明】
【００４４】
１  半導体基板
２  半導体領域
３  素子分離領域
４  半導体領域
５  ゲート電極
６  絶縁膜
７  第１の層間絶縁層
８  第１の配線層
９  第２の層間絶縁層
１０  第２の配線層
１１  第３の層間絶縁層
１２  溝
１３  保護膜
１４  多層配線構造
【図１】
0005305623.tif 000002
【図２】
0005305623.tif 000003
【図３】
0005305623.tif 000004
【図４】
0005305623.tif 000005
【図５】
0005305623.tif 000006
【図６】
0005305623.tif 000007
【図７】
0005305623.tif 000008