(57)【特許請求の範囲】
【請求項１】
入力信号内の全てのトリガ・イベントに関係する全てのデータを表示用に捕捉する方法であって、
入力信号内のトリガ・イベントを検出し、トリガ信号を生成するステップと、
上記トリガ信号内の第１トリガ・イベントに基づいて上記入力信号のための第１表示フレームを描画するステップと、
上記トリガ信号内の上記第１トリガ・イベントに後続するトリガ・イベントに基づいて上記入力信号のための第２表示フレームを描画するステップとを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内に生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする表示用データ捕捉方法。
【請求項２】
入力信号内の全てのトリガ・イベントに関係する全てのデータを表示用に捕捉する装置であって、
上記入力信号内のトリガ・イベントを検出し、トリガ信号を生成する手段と、
上記トリガ信号内の第１トリガ・イベントに基づいて上記入力信号のための第１表示フレームを描画する手段と、
上記トリガ信号内の後続するトリガ・イベントに基づいて上記入力信号のための第２表示フレームを描画する手段とを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内で生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする表示用データ捕捉装置。
【請求項３】
入力信号が入力され、該入力信号内の全てのトリガ・イベントを含むトリガ信号を出力するトリガ検出回路と、
上記入力信号の遅延したものが入力され、上記トリガ信号内の第１トリガ・イベントに基づいて第１表示フレームを出力する第１描画エンジンと、
上記入力信号の遅延したものが入力され、上記トリガ信号内の後続するトリガ・イベントに基づいて第２表示フレームを出力する第２描画エンジンとを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内で生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする表示装置。
【請求項４】
上記トリガ信号を受けるように接続され、上記第１トリガ・イベントを受けたときに開始し、上記指定期間がタイム・アウトしたときに停止するインターバル・タイマと、
上記トリガ信号及び上記インターバル・タイマからの停止出力信号が入力され、上記指定期間内で上記後続するトリガ・イベントが生じたときにセットされるフラグ信号を出力する検出部と、
上記トリガ信号内の各トリガ・イベントについてのタイム・スタンプを受けるように接続されたトリガ記憶部と、
上記トリガ信号、上記トリガ記憶部からの上記後続するトリガ・イベントの上記タイム・スタンプ、上記検出部からのフラグ出力信号及び上記インターバル・タイマからの上記停止出力信号が入力されるコントローラとを更に具え、
上記コントローラは、上記第１トリガ・イベントを受けて上記第１描画エンジンを始動させると共に、上記後続するトリガ・イベントを受けて上記第２描画エンジンを始動させることによって、フラグ出力信号がセットされたとき、上記第２表示フレームが上記第１表示フレームと最小限で重複し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係する上記遅延された入力信号からの上記データが表示用に捕捉されることを特徴とする請求項３記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験及び測定装置のためのデータ・アクイジション・システムに関し、特に、そのホールド・オフのアルゴリズムを改善した表示のためのデータ捕捉方法及び装置並びに表示装置に関する。
【背景技術】
【０００２】
オシロスコープのような測定装置の「デッド・タイム」とは、データ・アクイジション（取込み）回路が有効なトリガ・イベントに応答できない時間のことである。これは、オシロスコープが他の処理の実行で忙しく、生じているであろうトリガ・イベントの処理を実行できないために起こる。結果として、その取りこぼした有効なトリガ・イベントについての観測すべき電気信号を表す波形が表示されない。アナログ・オシロスコープでは、デッド・タイムは、例えば、陰極線管の電子ビームの帰線期間中に生じる。デジタル・オシロスコープでは、デッド・タイムは、アクイジション・メモリからの先のアクイジションに関係するデータの読み出しで装置が忙しいときや、取り込んで処理したデータを表示装置上で波形画像を描くための描画処理で忙しいときに発生しがちである。
【０００３】
被試験回路は、標準的なデジタル・オシロスコープで、その対応する波形を表示可能なものよりも高速なレートで動作していることも多い。事実、代表的なデジタル・オシロスコープでは、時間的に前のトリガ・イベントに応答して取り込まれたデータに関する波形を処理及び描画（drawing）するのに忙しいため、多くのトリガ・イベントを無視している。悪いことに、このような被試験回路は、時として予期しない動作をすることがあるのも事実である。被試験回路が正しくない動作をするのは希かもしれないが、それは正しい動作サイクルの恐らく数千回に１回程度で起きている可能性がある。このようなことから、オシロスコープは、被試験回路の正しくない動作（異常）が生じた時点で忙しいかもしれないので、その異常を示す波形を表すデータを取り込んでいないかもしれないのである。オシロスコープのユーザは、正しくない動作を見るために長い時間待たないといけないかもしれない。オシロスコープの表示装置上では、波形のほんの一部分が描かれるだけなので、正しくない動作を観測できないとしても、ユーザは被試験回路が正常に動作していると確信することはできない。
【０００４】
基本的なデジタル・オシロスコープは、データを受けてアクイジション（取込み）メモリに蓄積し、トリガ・イベントによって、定義したポスト・トリガ期間（interval：インターバル）の後、取込みを停止する構成となっている。取り込まれたデータは、アクイジション・システムが新しいトリガ・イベントに再び応答可能になる前に、処理及び表示装置上での波形描画のためにアクイジション・メモリから読み出される。
【０００５】
２００６年３月２４日出願の「ノー・デッド・タイム・データ・アイクイジション」と題するスティーブン・サリバン等による同時継続中の米国特許出願番号１１/３８８,４２８（対応日本出願番号２００９−５０１７５９）には、全てのトリガ・イベントを表すデータを表示するためのアクイジションを可能にしようとする１つの試みが開示されている。測定装置は、被観測電気信号を表すデジタル信号を受け、高速デジタル・トリガ回路を用いてトリガ信号を生成する。このとき、トリガ信号は、デジタル化した信号内の全てのトリガ・イベントを含んでいる。デジタル化信号は、必要に応じて圧縮され、トリガ信号中の最初のトリガ・イベントより時間的に前の所定量のデータを確保するため、ある一定時間、ＦＩＦＯ（先入れ先出し）バッファで遅延される（プリ・トリガ遅延）。ＦＩＦＯからの遅延されたデジタル化信号は、最初のトリガ・イベントの発生に応じて高速ラスタライザ又は描画エンジンに配給され、波形画像が生成される。この波形画像は、続いて表示バッファに供給され、時間的に前の波形画像や他の画像エンジンンからの別の画像入力と合成される。表示バッファの内容は、表示更新レートで表示画面に供給されて、電気信号を表す全ての波形画像を合成したものが示される。
【０００６】
測定装置の各入力チャンネルにつき、２つ以上の波形画像を生成するための２つ以上の描画エンジンを用いても良く、各波形画像は、表示ウィンドウ内の特定のトリガ位置において、複数のトリガ・イベントの１つを有している。複数の波形画像が合成されて１つの合成波形画像が生成されるが、これは、表示バッファ中の時間的に前の複数の波形画像又は他の描画エンジンからのグラフィックと共に、全てのトリガ・イベントを含んでいる。表示ウィンドウ内のあるトリガ位置には、トリガ・イベントが欠落した可能性を示す指標（indicator：インジケータ）が設けられる。また、トリガ・イベントがないときには、信号内容のグラフィックを表示装置に供給するようにしても良い。
【０００７】
ノー・デッド・タイムは、表示装置上の入力信号内に起こったトリガ・イベントの１００％をユーザが見ることができることと定義される。図１を参照すると、Ａ〜Ｈの位置は、入力信号内のトリガ・イベントを表す。この例では、イベントＣは、左フレーム内に含まれるデータを描くための基準として用いられ、その枠線内のトリガ点に配置される。上述の米国特許出願は、ホールド・オフ期間について記述し、このホールド・オフ期間内ではトリガ・イベントは認識されるが、特別な処理はされない。これらトリガ・イベントは、左フレームの一部として装置のユーザに表示装置上で示されるが、これらトリガ・イベントについての新しい描画サイクルを、これらトリガ・イベントに基づいて開始することはない。ノー・デッド・タイム・ホールド・オフ期間が一旦終了すると、次のトリガ・イベントが新しい描画サイクルの注目の的となり、この例では、イベントＦがそれで、右フレームの枠線内のトリガ点に配置される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願番号１１／３８８，４２８（対応日本出願番号２００９−５０１７５９）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このノー・デッド・タイムの定義の仕方には、いくつかの問題がある。トリガ・イベントが１００％見えたとしても、ユーザが重要で異常な情報を見落とす可能性がある。トリガ点が枠線の右手側に動いたとき、つまり、枠線のプリ・トリガ領域が増加すると、画面の右端を超えて直ぐに続々と生じるトリガ・イベントに遅れずについていくために、ますます多数の並列描画処理が必要となる。実際には、トリガ点が枠線の右端方向にどこまで行けるかには限度がある。また、画面上に１回以上同じ情報を描画すると、ユーザが混乱する結果となるかもしれない。つまり、イベントＤ及びＥの周辺のデータは、この例では、左右のフレームの両方で描かれるが、図１Ａに示すように、表示画面上で描画されたときには、これらは重複する。
【００１０】
重要な情報を見落とす例として、図２を参照すると、ここではユーザが長いパルス列を形成するパルスの夫々を見るために、エッジ・トリガを使用している。ユーザは、装置にはノー・デッド・タイム・アクイジョション機能があって、パルスの夫々に関係するあらゆる異常を示すと、ある程度は期待している。しかし、これは必ずしもそのケースではない。トリガ・イベントＡ〜Ｄの夫々は、左又は右のフレームのどちらかに示される。しかし、トリガ・イベントＢ及びＣの間のパルス中に明確に存在するグリッチは、どちらのフレームにも現れない、つまり、図２Ａに示すように、画面上の枠線内には現れないので、ユーザは見落としてしまう。この状態は、第１（最初の）トリガ・イベント（Ａ）とＮ番目トリガ・イベント（Ｃ）の間の時間が、枠線を定めるプリ及びポスト・トリガ期間の合計よりも大きい場合に生じる。そして、第１トリガ・イベントを描画するとき、Ｎ−１番目トリガ・イベント（Ｂ）が表示される。この場合、トリガ・イベント・デッド・ゾーンに対して、データ「デッド・ゾーン」は、２つの処理されたフレーム間に広がり、ここ（つまり、この例では、Ｂトリガ・イベントのポスト・トリガ期間の内側と、Ｃトリガ・イベントのプリ・トリガ期間の外側の間）に情報が落ち込むと画面上に描かれない。
【００１１】
こうしたことから、トリガ・イベント夫々についてのプリ及びポスト・トリガ期間内の全てのトリガ・イベント及び全てのデータを含むノー・デッド・タイム アクイジション・システムが望まれている。
【課題を解決するための手段】
【００１２】
本発明は、データ内の全てのトリガ・イベントに関係する全てのデータが確実に表示されるようにデータを処理するための改善されたホールド・オフ・アルゴリズムを提供する。第１（最初の）トリガ・イベントが生じると、第１表示フレームが描かれ、指定された期間（インターバル）が開始される。指定期間が満了する前にもし後続する２個以上のトリガ・イベントが生じると、指定期間の満了時点で最後に生じたトリガ・イベントが次の表示フレームを描画するのに使用され、これによって、検出したトリガ・イベントに関係するデータが確実に欠落しないように２つの表示フレーム間に重複部分を設ける。もし指定期間中にトリガ・イベントがなければ、次の表示フレームは次のトリガ・イベントが生じたときに描画される。
【００１３】
本発明の１つの見方によれば、入力信号内の全てのトリガ・イベントに関係する全てのデータを表示用に捕捉する方法であって、
入力信号内のトリガ・イベントを検出し、トリガ信号を生成するステップと、
上記トリガ信号内の第１トリガ・イベントに基づいて上記入力信号のための第１表示フレームを描画するステップと、
上記トリガ信号内の上記第１トリガ・イベントに後続するトリガ・イベントに基づいて上記入力信号のための第２表示フレームを描画するステップとを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内に生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする。
なお、上記指定期間は、所望のプリ及びポスト・トリガ期間の合計を含み、上記第１トリガ・イベントが生じたときに始まるようにしても良い。
【００１４】
本発明の第２の見方によれば、入力信号内の全てのトリガ・イベントに関係する全てのデータを表示用に捕捉する装置であって、
上記入力信号内のトリガ・イベントを検出し、トリガ信号を生成する手段と、
上記トリガ信号内の第１トリガ・イベントに基づいて上記入力信号のための第１表示フレームを描画する手段と、
上記トリガ信号内の後続するトリガ・イベントに基づいて上記入力信号のための第２表示フレームを描画する手段とを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内で生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする。
なお、上記指定期間は、所望のプリ及びポスト・トリガ期間の合計を含み、上記第１トリガ・イベントが生じたときに始まるようにしてもよい。
【００１５】
本発明の第３の見方によれば、表示装置であって、
入力信号が入力され、該入力信号内の全てのトリガ・イベントを含むトリガ信号を出力するトリガ検出回路と、
上記入力信号の遅延したものが入力され、上記トリガ信号内の第１トリガ・イベントに基づいて第１表示フレームを出力する第１描画エンジンと、
上記入力信号の遅延したものが入力され、上記トリガ信号内の後続するトリガ・イベントに基づいて第２表示フレームを出力する第２描画エンジンとを具え、
上記第１トリガ・イベントに後続する２個以上の上記トリガ・イベントが指定期間内で生じるときには、上記第２表示フレームが上記第１表示フレームと最小限の重複を有し、上記第１表示フレーム内の最後の上記トリガ・イベントに関係するデータが表示用に取り込まれることを特徴とする。
なお、上記指定期間は、所望のプリ及びポスト・トリガ期間の合計を含み、上記第１トリガ・イベントが生じたときに始まるようにしてもよい。
【００１６】
このとき、上記トリガ信号を受けるように接続され、上記第１トリガ・イベントを受けたときに開始し、上記指定期間がタイム・アウトしたときに停止するインターバル・タイマと、
上記トリガ信号及び上記インターバル・タイマからの停止出力信号が入力され、上記指定期間内で上記後続するトリガ・イベントが生じたときにセットされるフラグ信号を出力する検出部と、
上記トリガ信号内の各トリガ・イベントについてのタイム・スタンプを受けるように接続されたトリガ記憶部と、
上記トリガ信号、上記後続するトリガ・イベントの上記トリガ記憶部からの上記タイム・スタンプ、上記検出部からのフラグ出力信号及び上記インターバル・タイマからの上記停止出力信号が入力されるコントローラとを更に具え、
上記トリガ信号、上記トリガ記憶部からの上記後続するトリガ・イベントの上記タイム・スタンプ、上記検出部からのフラグ出力信号及び上記インターバル・タイマからの上記停止出力信号が入力されるコントローラとを更に具え、
上記コントローラは、上記第１トリガ・イベントを受けて上記第１描画エンジンを始動させると共に、上記後続するトリガ・イベントを受けて上記第２描画エンジンを始動させることによって、フラグ出力信号がセットされたとき、上記第２表示フレームが上記第１表示フレームと最小限で重複し、上記第１表示フレーム内の上記トリガ・イベントに関係する上記遅延された入力信号に由来する上記データが表示用に捕捉されるようにしても良い。
【００１７】
本発明の目的、効果、他の新規な点は、以下の詳細な説明を特許請求の範囲及び図面とあわせて読むことによって明らかとなろう。
【図面の簡単な説明】
【００１８】
【図１】ノー・デッド・タイム処理アルゴリズムに従って、２つの重なる表示フレーム内に表示された信号波形図である。
【図１Ａ】図１に対応する表示画面の図である。
【図２】ノー・デッド・タイム処理アルゴリズムに従って、２つの重なりのない表示フレーム内に表示された信号波形図である。
【図２Ａ】図２に対応する表示画面の図である。
【図３】本発明による改善されたノー・デッド・タイム・ホールド・オフ・アルゴリズムを説明するための図である。
【図４】本発明による改善されたノー・デッド・タイム・ホールド・オフ・アルゴリズムに従って、２つの表示フレーム内に図２の信号波形を表示した図である。
【図４Ａ】図４に対応する表示画面の図である。
【図５】本発明による改善されたノー・デッド・タイム・ホールド・オフ・アルゴリズムに従って、２つの表示フレーム内に図１に示された信号波形を表示した図である。
【図５Ａ】図５に対応する表示画面の図である。
【図６】本発明による改善されたノー・デッド・タイム・ホールド・オフ・アルゴリズムに適した回路構成の一例のブロック図である。
【発明を実施するための形態】
【００１９】
図３を参照すると、１つのトリガ点に関するタイム・ラインが示され、これはプリ及びポスト・トリガ期間に対応し、表示フレーム中の枠線を定めるプリ・トリガ領域及びポスト・トリガ領域を含む。ここで説明する改善されたホールド・オフ・アルゴリズムは、トリガ点から期間（インターバル）を開始するが、これはプリ及びポスト・トリガ期間の合計又はデータ・ウィンドウ期間に等しい。データ・ウィンドウ期間中に、表示フレーム内のトリガ点で表される最初のトリガ・イベントであるＡの後に生じた全てのトリガ、つまり、トリガ・イベントＢ〜Ｆがバッファ中に記録される。データ・ウィンドウ期間が終了すると、コントローラはデータ・ウィンドウ期間中に生じた他のトリガ・イベントがないかどうか判断する。もしデータ・ウィンドウ期間中において、最初のトリガ・イベントであるＡの後にトリガ・イベントがなければ、次の表示フレームは、次のトリガ・イベントを次の表示フレームのトリガ点に配置する。もしそうでなければ、次の表示フレームは、データ・ウィンドウ期間の最後手前のトリガ・イベントであるＦを次の表示フレームのトリガ点に配置する。図４は、新しいホールド・オフ・アルゴリズムを図２の波形に適用したものを示し、このとき、トリガ・イベントＢは、データ・ウィンドウ期間が終わる前であって、そのデータ・ウィンドウ期間の後に生じるトリガ・イベントＣの前に生じる。このように、古いホールド・オフ・アルゴリズムでは検出しなかったグリッチが、図４Ａに示すように、表示装置上でユーザに提示される。
【００２０】
図５は、図１との比較のための図であるが、複数のトリガ・イベントを示すため、図５Ａに示すように画面表示を小さくして重ねる。明らかなように、全てのトリガ・イベントが、それらに対応するプリ及びポスト・トリガ領域と共に、その画面上で表されている。
【００２１】
図６は、上述したホールド・オフ・アルゴリズムの使用を可能にする回路の１例の実施形態を示す。リアルタイムの信号か又は予め取り込んだ信号（この場合、Ａ／Ｄ変換回路はバイパスされる）である入力信号が、Ａ／Ｄ変換回路１２でデジタル化され、データ・メモリ１４内に蓄積される。データ・メモリ１４は、データの少なくとも２つの表示フレームを網羅する容量を持っている。後述の処理で必要な時間に応じて遅延された後、データ・メモリ１４からのデジタル化データは、複数の高速ラスタライザ１６に入力されるが、ここでは、表示用の波形画像を描画するために、表示上の全ての表示トリガ位置を網羅するのに必須なのは、これらのうちの２つだけである。トリガ検出回路１８は、入力信号内の全てのトリガ・イベントを網羅するデジタル化データからトリガ信号を生成する。トリガ信号内の各トリガ・イベントにタイム・スタンプ（２０）がなされると共に、トリガ時間がトリガ記憶部２２に入力され、後続するトリガ時間の夫々が時間的に前のトリガ時間を上書きする。
【００２２】
トリガ信号中の第１（最初の）トリガ・イベントは、第１表示フレーム中の指定のトリガ位置に配置されると共に、インターバル・タイマ２４を始動させる。インターバル・タイマ２４は、指定されたプリ及びポスト・トリガ遅延の合計、つまり、データ・ウィンドウ期間に等しい期間（インターバル）をカウントする。トリガ信号中の第１トリガ・イベントは、また、セット・リセット・フリップ・フロップ２６をイネーブルするが、これは、データ・ウィンドウ期間がタイム・アウトした後、インターバル・タイマ２４によってリセットされる。データ・ウィンドウ期間が終わる前にトリガ信号中にもし後続のトリガ・イベントが生じると、セット・リセット・フリップ・フロップ２６がセットされる。データ・ウィンドウ期間がタイム・アウトすると、データ・ウィンドウ期間中に、第１（最初の）トリガ・イベントの後に更なるトリガ・イベントがあったかどうかを確認するため、Ｄ型フリップ・フロップ２８がセット・リセット・フリップ・フロップ２６の出力信号をサンプルする。もし追加のトリガ・イベント生じた場合には、フラグ（Flag）がセット（Set）されてコントローラ３０に送られる。コントローラ３０は、そのフラグ信号に応答して、データ・ウィンドウ期間が満了する前に生じた最後のトリガ・イベントに対応するトリガ・イベント時間をトリガ記憶部２２から取得し、抽出したトリガ・イベント時間を次の表示フレームを描画するために使用する。コントローラ３０は、抽出したトリガ・イベント時間を使って、データ・メモリ１４用のアドレスを生成し、データ・メモリ１４から次の表示フレームを描画するためのデータが高速ラスタライザ１６に送られる。フラグ信号がない場合には、コントローラ３０は、次の表示フレームを描画するのに、データ・ウィンドウ期間の満了後に生じる次のトリガ・イベントを使用する。
【００２３】
具体的な実施形態は、説明だけの目的で記述したもので、上述のホールド・オフ・アルゴリズムは完全にソフトウェアだけで実現しても良いし、同じ結果が得られる別のハードウェア構成で実現しても良い。
【００２４】
このように本発明は、入力信号を処理する改善されたホールド・オフ・アルゴリズムを提供し、これは入力信号中の全てのトリガ・イベントに関するプリ及びポスト・トリガ期間内の全てのデータが表示のための処理されることを確実にする。このホールド・オフ・アルゴリズムは、特定のプリ及びポスト・トリガ遅延の合計に等しい指定された期間（インターバル）を用いて、その指定期間内に生じたトリガ・イベントを検出し、フラグ信号を生成する。フラグ信号に応答し、指定期間中に生じた最後のトリガ・イベント（Flag  SET）又は指定期間後の次のトリガ・イベント（Flag  /SET）に基づき、次の表示フレームが描画される。
【符号の説明】
【００２５】
１２  アナログ・デジタル（Ａ／Ｄ）変換回路
１４  データ・メモリ
１６  複数の高速ラスタライザ
１８  トリガ検出回路
２０  タイム・スタンプ
２２  トリガ記憶部
２４  インターバル・タイマ
２６  セット・リセット・フリップ・フロップ
２８  Ｄ型フリップ・フロップ
３０  コントローラ
【図１】
0005299774.tif 000002
【図１Ａ】
0005299774.tif 000003
【図２】
0005299774.tif 000004
【図２Ａ】
0005299774.tif 000005
【図３】
0005299774.tif 000006
【図４】
0005299774.tif 000007
【図４Ａ】
0005299774.tif 000008
【図５】
0005299774.tif 000009
【図５Ａ】
0005299774.tif 000010
【図６】
0005299774.tif 000011