(57)【特許請求の範囲】
【請求項１】
１対の電極と、接合層と、１以上のカーボンナノチューブと、１以上のナノワイヤとを含む磁気メモリ素子であって、
前記１以上のナノワイヤは、強磁性体からなり、前記１以上のカーボンナノチューブの各々の孔内に存在し、その両端が前記１対の電極に、それぞれ、電気的に接続されており、
前記接合層は、非磁性体からなり、前記１対の電極のうちの一方と前記１以上のナノワイヤの各々の一端の間に介在し、
前記１対の電極のうちの該一方は、強磁性体からなり、
前記１以上のナノワイヤは、前記接合層を介して前記１対の電極のうちの該一方との間において行われるスピン注入によって磁化反転され、
前記１対の電極は、該電極間に、前記磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、前記ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流したとき、前記ナノワイヤの磁化方向に応じた電圧を示す、
磁気メモリ素子。
【請求項２】
請求項１に記載された磁気メモリ素子であって、
前記接合層は、前記１以上のカーボンナノチューブの一端において、前記孔を塞ぐように該一端から連なる蓋形状の部位である、
磁気メモリ素子。
【請求項３】
請求項１または２に記載された磁気メモリ素子であって、
前記カーボンナノチューブは、半導体型である、
磁気メモリ素子。
【請求項４】
請求項１乃至３の何れかに記載された磁気メモリ素子であって、
前記１対の電極のうちの他方は、前記カーボンナノチューブを成長させる遷移金属触媒を含有する、
磁気メモリ素子。
【請求項５】
基板と、ビット配線と、ワード配線と、複数の磁気メモリ素子と、複数のスイッチング素子とを含む磁気メモリデバイスであって、
前記複数の磁気メモリ素子は、それぞれ、請求項１乃至４の何れかに記載された磁気メモリ素子であり、前記カーボンナノチューブ及び前記ナノワイヤの長手方向が前記基板に対して垂直をなすように二次元配列され、前記１対の電極の各々が前記ビット配線と電気的に接続されており、
前記複数のスイッチング素子は、それぞれ、入出力電極が前記ビット配線と電気的に接続されるとともに、制御電極が前記ワード配線と電気的に接続されて、前記磁気メモリ素子の前記１対の電極間に流れる電流のオン／オフ制御を行う、
磁気メモリデバイス。
【請求項６】
請求項５に記載された磁気メモリデバイスであって、
前記複数のスイッチング素子は、それぞれ、トライアックである、
磁気メモリデバイス。
【請求項７】
１以上の磁気メモリデバイスと、交流電源と、第１の直流電源と、第２の直流電源とを含む情報記録再生装置であって、
前記１以上の磁気メモリデバイスは、請求項５または６に記載された磁気メモリデバイスであり、
前記第１の直流電源は、前記１以上の磁気メモリデバイスに、前記スピン注入を行うためのスピン偏極電流を供給し、
前記第２の直流電源は、前記１以上の磁気メモリデバイスに前記バイアス電流を供給し、
前記交流電源は、前記１以上の磁気メモリデバイスに前記検出電流を供給する、
磁気メモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリ素子、磁気メモリデバイス、及び情報記録再生装置に関する。
【背景技術】
【０００２】
磁気メモリ（ＭＲＡＭ）は、長年、その実用化について研究開発がなされてきた。現在、磁気メモリのうち、ＳＴＴ（スピントランスファートルク）タイプのものが、高速性ならびに集積度の観点から利点があるとして、さかんに研究開発が行われている。このＳＴＴ−ＭＲＡＭは、一般的に、高い出力を得るために、強磁性層間にＭｇＯなどの絶縁層を挟んだ磁気メモリ素子を備え、トンネル磁気抵抗効果（ＴＭＲ）を利用する。
【０００３】
しかしながら、ＴＭＲ素子を採用する場合、絶縁層の劣化を回避すべく、スピン注入による磁化反転の臨界電流値が低くなるように、ＴＭＲ素子の接合抵抗を下げる必要がある。また、素子の微細化に伴って絶縁層の抵抗が高くなると、ショットノイズの増加によってＳＮ比を低下させ得るだけでなく、ビット転送レートを低下させ得る。さらに、素子の微細化にあたって、素子の磁化特性と出力電圧値とに対する素子形状の誤差の影響が大きいから、量産時の歩留まりの向上が難しいという問題がある。このため、ＳＴＴ−ＭＲＡＭは、素子の高密度化に関して多くの課題を抱えているのが現状である。
【０００４】
素子の高密度化に関し、例えば、特許文献１には、カーボンナノチューブ内に固定層、スピン伝導層、及び自由層を、この順に積層した磁気メモリが開示されている。よく知られるように、カーボンナノチューブは、その径がｎｍ単位の微細な管であるため、メモリ素子として利用することによって、メモリの単位面積内に配される素子数を大幅に増加させ、高密度化を実現することができる。
【０００５】
しかし、上記の磁気メモリは、ＴＭＲ効果と同様のＧＭＲ効果を利用するものであるから、上述した課題を同様に抱えている。とりわけ、量産時の歩留まりは、微細なカーボンナノチューブ内において固定層、スピン伝導層、及び自由層の３層の各厚さを、高精度に制御することが極めて困難であるから、大きな問題となることが推測される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１４６８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、単純な構成を有し、高密度化に供し得る磁気メモリ素子、これを用いた磁気メモリデバイス、及び情報記録再生装置を提供することである。
【課題を解決するための手段】
【０００８】
１．磁気メモリ素子
上述した課題を解決するため、本発明に係る磁気メモリ素子は、１対の電極と、接合層と、１以上のカーボンナノチューブと、１以上のナノワイヤとを含む。
【０００９】
前記１以上のナノワイヤは、強磁性体からなり、前記１以上のカーボンナノチューブの各々の孔内に存在し、その両端が前記１対の電極に、それぞれ、電気的に接続されている。
【００１０】
前記接合層は、非磁性体からなり、前記１対の電極のうちの一方と前記１以上のナノワイヤの各々の一端の間に介在している。
【００１１】
前記１対の電極のうちの該一方は、強磁性体からなる。
【００１２】
前記１以上のナノワイヤは、前記接合層を介して前記１対の電極のうちの該一方との間において行われるスピン注入によって磁化反転される。
【００１３】
前記１対の電極は、該電極間に、前記磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、前記ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流したとき、前記ナノワイヤの磁化方向に応じた電圧を示す。
【００１４】
本発明に係る磁気メモリ素子は、強磁性体からなるナノワイヤが、非磁性体からなる接合層を介して、１対の電極のうちの一方と電気的に接続されているから、スピン注入に必要な構造を備えている。そして、ナノワイヤは、接合層を介して１対の電極のうちの該一方との間において行われるスピン注入によって磁化反転されるから、そのスピン注入時のスピン偏極電流の方向に応じた方向に磁化される。
【００１５】
したがって、本発明に係る磁気メモリ素子は、ナノワイヤの磁化方向を情報として記憶することができる。
【００１６】
本発明に係る磁気メモリ素子の最も特徴的な点は、情報の再生動作にある。すなわち、情報の再生時、１対の電極間に、ナノワイヤの磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流すのである。
【００１７】
検出電流は、ナノワイヤに磁気共鳴を誘起し、ナノワイヤの両端間から一定の直流電圧を検出するために用いられる。磁気共鳴とは、磁性体に、磁性体固有の周波数（磁気共鳴周波数）に一致する周波数の高周波電流を流したときに、スピンの歳差運動が共鳴的に誘起される現象である。
【００１８】
本発明に係る磁気メモリ素子は、この磁気共鳴により直流電圧が得られる場合を情報の論理値１として再生し、得られない場合、つまり、電圧がゼロの場合を論理値０として再生する。そして、直流電圧が得られるか否かは、上記のスピン注入によって決定されたナノワイヤの磁化方向に依存する。なお、論理値と電圧の対応関係は逆であってもよい。
【００１９】
上記の直流電流は、検出電流の方向と磁化方向の角度差θ（ｄｅｇ．）に依存して変化する。つまり、角度差θ（ｄｅｇ．）に対して、磁気共鳴によってナノワイヤの両端間に現れる直流電圧の振れ幅ＶＡ（μＶ）は、
ＶＡ  ＝  Ｖ０・Ｉ０２・ｓｉｎ２θ・ｃｏｓθ
で表される（例えば特開２００７−２３５１１９を参照）。ここで、Ｖ０は所定の定数、Ｉ０は検出電流の振幅値（ｍＡ）である。
【００２０】
スピン注入によって決定されたナノワイヤの磁化方向は、形状異方性のためにナノワイヤの磁化容易軸（ｃ軸）が長手方向と一致するので、ナノワイヤを流れる検出電流の方向に対して同一、あるいは正反対の関係（正位、または反位）にある。したがって、この場合、角度差θはゼロ（または１８０度）となるので、上記の式によれば、磁気共鳴による直流電圧もゼロとなる。
【００２１】
そこで、本発明に係る磁気メモリ素子は、スピン偏極電流であるバイアス電流を重畳して流すことによって、磁化方向に一定の傾きを与えるように構成されている。
【００２２】
磁化方向がバイアス電流の方向に対して正反対の関係（反位）にある場合、磁化ベクトルにスピントルクが作用して、磁化方向が傾き、ゼロではない一定の角度差θが生ずる。このとき、１対の電極間に流れる電流の電流値は、ナノワイヤの磁化反転の臨界電流密度に達しない程度であるから、スピントルクの作用によりナノワイヤの磁化方向が反転することはない（θ＜＜１８０）。
【００２３】
上記の式に基づくと、０＜＜θ＜＜９０、あるいは９０＜＜θ＜＜１８０を満たすように、バイアス電流の電流値を調整することによって、１対の電極間に、ゼロではない一定の直流電圧が現れることが理解される。もっとも、メモリ素子の特性の観点からすると直流電圧は大きいほど好ましいから、上式のピーク値が得られる角度差θ＝４５（度）、またはθ＝１３５（度）となるように、バイアス電流の電流値を調整すると望ましい。このとき、検出された直流電圧は、情報の論理値１として取り扱われる。
【００２４】
一方、磁化方向がバイアス電流の方向と同一の関係（正位）にある場合、ナノワイヤにバイアス電流が流れても、磁化ベクトルにスピントルクが作用しない。このため、磁化方向が傾くことはないから、角度差θは実質的にゼロに保たれる。したがって、ナノワイヤに検出電流が流れても磁気共鳴は誘起されず、ナノワイヤの両端間に現れる電圧は実質的にゼロとなる。このとき、検出されたゼロ直流電圧は、情報の論理値０として取り扱われる。
【００２５】
このように、本発明に係る磁気メモリ素子は、ナノワイヤに直流のバイアス電流と交流の検出電流とを重畳させて供給したうえで、１対の電極間電圧を検出するという特徴的な手法によって、ナノワイヤの磁化方向（正位、または反位）を情報（論理値０、または論理値１）として再生することができる。
【００２６】
また、本発明に係る磁気メモリ素子は、上述した従来技術と同様に、微細なカーボンナノチューブを利用するから、高密度に配列することができる。さらに、本発明に係る磁気メモリ素子は、上述した従来技術と異なり、カーボンナノチューブ内に、複数層ではなく、ナノワイヤのみを設けたので、単純な構造を備える。
【００２７】
２．磁気メモリデバイス
本発明に係る磁気メモリデバイスは、基板と、ビット配線と、ワード配線と、複数の磁気メモリ素子と、複数のスイッチング素子とを含む。
【００２８】
前記複数の磁気メモリ素子は、それぞれ、上述した磁気メモリ素子であり、前記カーボンナノチューブ及び前記ナノワイヤの長手方向が前記基板に対して垂直をなすように二次元配列され、前記１対の電極の各々が前記ビット配線と電気的に接続されている。
【００２９】
前記複数のスイッチング素子は、それぞれ、入出力電極が前記ビット配線と電気的に接続されるとともに、制御電極が前記ワード配線と電気的に接続されて、前記磁気メモリ素子の前記１対の電極間に流れる電流のオン／オフ制御を行う。
【００３０】
本発明に係る磁気メモリデバイスは、上述した磁気メモリ素子の１対の電極とスイッチング素子の入出力電極とがビット配線と電気的に接続されるとともに、スイッチング素子の制御電極がワード配線と電気的に接続されている。そして、スイッチング素子は、磁気メモリ素子の１対の電極間に流れる電流のオン／オフ制御を行うから、磁気メモリ素子への情報の記録及び再生を行うことができ、一般的なメモリデバイスとしての機能を備える。
【００３１】
そして、本発明に係る磁気メモリデバイスによれば、磁気メモリ素子は、カーボンナノチューブ及びナノワイヤの長手方向が基板に対して垂直をなすように二次元配列されているから、高密度の配置を可能とし、小型化及び／または大容量化に寄与し得る。
【００３２】
３．情報記録再生装置
本発明に係る情報記録再生装置は、１以上の磁気メモリデバイスと、交流電源と、第１の直流電源と、第２の直流電源とを含む。
【００３３】
前記１以上の磁気メモリデバイスは、上述した磁気メモリデバイスである。
【００３４】
前記第１の直流電源は、前記１以上の磁気メモリデバイスに、前記スピン注入を行うためのスピン偏極電流を供給する。また、前記第２の直流電源は、前記１以上の磁気メモリデバイスに前記バイアス電流を供給する。
【００３５】
さらに、前記交流電源は、前記１以上の磁気メモリデバイスに前記検出電流を供給する。
【００３６】
本発明に係る情報記録再生装置は、上述した磁気メモリ素子、及び磁気メモリデバイスを含むから、これらと同様の作用効果を奏する。
【発明の効果】
【００３７】
以上述べたように、本発明によれば、単純な構成を有し、高密度化に供し得る磁気メモリ素子、これを用いた磁気メモリデバイス、及び情報記録再生装置を提供することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る磁気メモリの概略構成図である。
【図２】図１に示した記憶領域の概略斜視図である。
【図３】本発明に係る磁気メモリ素子の記録動作を表す概略断面図である。
【図４】本発明に係る磁気メモリ素子の記録動作を表す概略断面図である。
【図５】本発明に係る磁気メモリ素子の再生動作を表す概略断面図である。
【図６】検出電流の周波数に対するナノワイヤの両端間に現れる電圧の特性を表すグラフである。
【図７】電流方向と磁化方向の間の角度差に対する、磁気共鳴によりナノワイヤの両端間に現れる直流電圧の振れ幅の特性を表すグラフである。
【図８】他の実施形態に係る磁気メモリ素子の概略断面図である。
【図９】ビット選択回路の概略回路図である。
【図１０】切替え回路の概略回路図である。
【図１１】本発明に係る情報記録再生装置の概略構成図である。
【発明を実施するための形態】
【００３９】
図１は、本発明に係る磁気メモリデバイス１の回路図、図２は図１に示した記憶領域３の概略斜視図である。磁気メモリデバイス１は、記憶部２と、ビット選択回路１１と、ワード選択回路１２と、１組のビット配線１３ａ，１３ｂと、ワード配線１４とを備えている。
【００４０】
記憶部２は、二次元配列した複数の記憶領域３からなる。複数の記憶領域３は、メモリセルの機能を備え、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる二次元状に配列されている。１組のビット配線１３ａ，１３ｂは、記憶領域３の各列に対応して配設され、ワード配線１４は、記憶領域３の各行に対応して配設されている。
【００４１】
ワード選択回路１２は、アドレスデコーダの機能を備え、外部から入力されたアドレス指定信号に従って、選択したワード配線１４に電圧を与える。ビット選択回路１１は、アドレス指定信号に従って、ビット配線１３ａ，１３ｂの各組ごとに電流を供給する。つまり、ワード選択回路１２は二次元配列の行を選択し、ビット選択回路１１は二次元配列の列を選択して、これにより、複数の記憶領域３のうちの１つが、電気的制御の対象として選択されるのである。
【００４２】
複数の記憶領域３のそれぞれは、磁気メモリ素子４と、スイッチング素子３４とを含む。スイッチング素子３４は、トライアックに代表される双方向スイッチング素子であって、３つの入出力電極３４ａ，３４ｂ，３４ｃと制御電極３４ｄとを備えている。このように双方向スイッチング素子を用いるのは、後述するように情報の再生に交流電流を使用するからである。スイッチング素子３４の上部の２つの入出力電極３４ａ，３４ｂは共用接続線１５と接続され、下部の入出力電極３４ｃはビット配線１３ｂと電気的に接続されている。
【００４３】
一方、制御電極３４ｄは、ワード配線１４と電気的に接続され、ワード配線１４から与えられる電圧によって、上部入出力電極３４ａ，３４ｂと下部の入出力電極３４ｃの間の両方向の導通がオン／オフ制御される。スイッチング素子３４は、共用接続線１５を介して、磁気メモリ素子４と直列接続されている。
【００４４】
本発明に係る磁気メモリ素子４は、１対の電極４２，４３と、接合層４４と、カーボンナノチューブ４０と、ナノワイヤ４１とを含む。
【００４５】
１対の電極４２，４３としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ、ＦｅＣｏ、ＦｅＰｔ、ＦｅＰｄ、ＣｏＰｄ、ＣｏＰｔ、ＣｏＮｉ、及びＦｅＮｉからなる群から選択された１以上の材料を採用することができる。上部電極４２として、スピン分極率の高い材料を選択すると好適である。
【００４６】
接合層４４は、ＭｇＯやＡｌ２Ｏ３などの非磁性体からなり、１対の電極のうちの上部電極４２とナノワイヤ４１の一端の間に介在する。接合層４４は、ナノワイヤ４１にスピン注入を行うために必要である。
【００４７】
カーボンナノチューブ４０は、周知のとおり、炭素からなり、ナノメートル（ｎｍ）単位の直径を有する微細なチューブである。本実施形態において、カーボンナノチューブ４０は、好ましくは、直径がおよそ３０（ｎｍ）で、長さが６０〜３０００（ｎｍ）である。
【００４８】
また、カーボンナノチューブ４０は、炭素原子の配列構造の違いにより金属型と半導体型とが存在するが、ナノワイヤ４１に流れる電流の密度及び方向性を良好に保つために、後者を採用すると好ましい。
【００４９】
ナノワイヤ４１とは、ナノメートル（ｎｍ）単位の直径を有する金属細線として定義される。本実施形態において、ナノワイヤ４１の直径は、およそ２０（ｎｍ）とするとよい。ナノワイヤ４１は、鉄などの強磁性体からなり、カーボンナノチューブ４０の孔内に存在し、その両端が１対の電極４２，４３に、それぞれ、電気的に接続されている。
【００５０】
ナノワイヤ４１を内含するカーボンナノチューブ４０は、量産を前提とすると、例えばＣＶＤ法を用いて製造するとよい。つまり、磁気メモリデバイス１の基板上に形成する下部電極４３に、カーボンナノチューブ４０を成長させる遷移金属触媒、例えば鉄を含有させておき、中心にビアホール（開口）を形成する。そして、強磁性体金属ガスとともにアセチレンなどを含有したキャリアガスを供給することによって、下部電極４３の表面のみにナノワイヤ４１とともにカーボンナノチューブ４０を結晶成長させるのである。これにより、ナノワイヤ４１及びカーボンナノチューブ４０は、その長手方向が基板の板面に対して垂直をなすように形成される。
【００５１】
このようにカーボンナノチューブ４０を自己成長させる手法によれば、安価な製造設備を用いて高集積度で大容量の磁気メモリデバイス１を製造し得る。しかも、ナノワイヤ４１を単結晶により構成し得るから、スパッタリングなどの薄膜形成プロセスでは得られない良好な分極率を実現し得る。
【００５２】
さらに、その後の製造工程について述べると、スパッタリングなどによってカーボンナノチューブ４０を覆うように絶縁膜を形成し、カーボンナノチューブ４０が設定した長さとなるようにＣＭＰ法などを用いて表面を研磨する。そして、露出したナノワイヤ４１の端面の上に接合層４４と上部電極４２を形成することにより、磁気メモリ素子４が得られる。
【００５３】
本実施形態における記憶領域３の各々には、１本のナノワイヤ４１、及びこれを内含する１本カーボンナノチューブ４０が設けられているが、これに限定されず、１個の記憶領域３に複数組のカーボンナノチューブ４０、及びナノワイヤ４１を設けてもよい。この場合、デバイスの積層面内の面積が増加するために集積度は低下するものの、１対の電極４２，４３間の電気抵抗を減少させることができるという利点が得られる。
【００５４】
ナノワイヤ４１及び接合層４４は、導電性を備え、ビット配線１３ａ，１３ｂから１対の電極４２，４３間に電流を流すことができる。スイッチング素子３４は、ワード配線１４から制御端子３４ｄに印加される電圧によって、１対の電極４２，４３間に流れる電流のオン／オフ制御を行うことができる。これにより、選択した記憶領域３の磁気メモリ素子４に情報を記録し、あるいは再生することができる。
【００５５】
まず、磁気メモリ素子４への情報の記録動作について、図３と図４を参照しながら説明する。図３と図４の磁気メモリ素子４は、概略的な断面で描かれている。
【００５６】
磁気メモリ素子４は、強磁性体からなるナノワイヤ４１が、非磁性体からなる接合層４４を介して、１対の電極のうちの一方４２と電気的に接続されているから、スピン注入に必要な構造を備えている。そして、ナノワイヤ４１は、接合層４４を介して１対の電極のうちの該一方４２との間において行われるスピン注入によって磁化反転されるから、該スピン注入時のスピン偏極電流の方向に応じた方向に磁化される。
【００５７】
したがって、磁気メモリ素子４は、ナノワイヤ４１の磁化方向を情報として記憶することができる。ナノワイヤ４１は、形状異方性により長手方向に磁化容易軸（ｃ軸）を有しているため、その磁化方向は、スピントルクＴが与えられていない状態において、上部電極４２から下部電極４３に向かう方向、もしくは、その逆方向となり（図３（ｂ）及び図４（ｂ）中の符号ｍを参照）、これが情報の論理値１、または論理値０に対応する。
【００５８】
情報の記録動作では、まず、ビット配線１３ａ，１３ｂを介して、スピン偏極電流である書き込み電流Ｉｗが１対の電極４２，４３間に流れる。図３は、下部電極４３から上部電極４２に向かって書き込み電流Ｉｗが流れる場合を表している。この場合、アップスピンの状態を持つ電子ｅｕが、ナノワイヤ４１内に蓄積される。
【００５９】
ナノワイヤ４１の磁化ベクトルｍは、図３（ａ）に示されるように、アップスピンの電子ｅｕのスピントルクＴの影響を受けて、図中の上方向に向かって傾く。そして、アップスピンの電子ｅｕの密度が閾値を超えると、磁化ベクトルｍは、図３（ｂ）に示されるように、図中の上向きとなり磁化反転が完了する。これによって、磁気メモリ素子４に論理値０の情報が書き込まれる。
【００６０】
一方、図４は、上部電極４２から下部電極４３に向かって書き込み電流Ｉｗが流れる場合を表している。この場合、ダウンスピンの状態を持つ電子ｅｄが、ナノワイヤ４１内に蓄積される。
【００６１】
ナノワイヤ４１の磁化ベクトルｍは、図４（ａ）に示されるように、ダウンスピンの電子ｅｄのスピントルクＴの影響を受けて、図中の下方向に向かって傾く。そして、ダウンスピンの電子ｅｄの密度が閾値を超えると、磁化ベクトルｍは、図４（ｂ）に示されるように、図中の下向きとなり磁化反転が完了する。これによって、磁気メモリ素子４に論理値１の情報が書き込まれる。
【００６２】
図３と図４の何れも、予め、磁化ベクトルｍが、目標とする反転方向に対して反対方向を向いている場合を表しているが、磁化ベクトルｍが、予め目標の反転方向を向いている場合では、磁化反転は起こらないのは言うまでもない。言い換えると、磁気メモリ素子４の持つ情報の論理値が書き込みたい情報の論理値と同じである場合、磁化反転は起こらないのである。
【００６３】
このように、本発明に係る磁気メモリ素子４は、情報の記録においてスピントランスファートルクを利用した磁化反転の手法を用いている。もっとも、磁化反転の方法としては、周知のように、電流磁界を用いた手法も存在する。電流磁界の手法を用いるとすれば、例えば、別のカーボンナノチューブ、及びこれに内包されるナノワイヤを設けておき、このナノワイヤに電流を流すことによって電流磁界を発生させ、その作用により上記のナノワイヤ４１の磁化反転を行なう方法が考えられる。
【００６４】
本発明に係る磁気メモリ素子４の最も特徴的な点は、情報の再生動作にある。すなわち、情報の再生時、図５に示されるように、１対の電極４２，４３間に、ナノワイヤ４１の磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流Ｉｂと、ナノワイヤ４１の磁気共鳴周波数に一致する周波数の検出電流ＩＳとを重畳させて流すのである。
【００６５】
検出電流ＩＳは、ＲＦ（Radio Frequency）電流であって、ナノワイヤ４１に磁気共鳴を誘起し、ナノワイヤ４１の両端間から一定の直流電圧を検出するために用いられる。磁気共鳴とは、磁性体に、磁性体固有の周波数（磁気共鳴周波数）に一致する周波数の高周波電流を流したときに、スピンの歳差運動が共鳴的に誘起される現象である。
【００６６】
本発明に係る磁気メモリ素子４は、この磁気共鳴による直流電圧が得られる場合を情報の論理値１として再生し、得られない場合、つまり、電圧がゼロの場合を論理値０として再生する。そして、直流電圧が得られるか否かは、書き込み電流Ｉｗによって決定されたナノワイヤ４１の磁化方向に依存する。なお、論理値と電圧の対応関係は逆であってもよい。
【００６７】
図６に示されるように、ナノワイヤ４１に流す高周波の検出電流ＩＳの周波数ｆ（ＧＨｚ）が磁気共鳴周波数ｆ０に一致すると、１対の電極４２，４３間に一定の直流電圧Ｅ０が現れる。ただし、この直流電圧Ｅ０は、検出電流ＩＳの方向と磁化方向の角度差θ（ｄｅｇ．）に依存して変化する。
【００６８】
図７に示されるように、角度差θ（ｄｅｇ．）に対して、磁気共鳴によってナノワイヤ４１の両端間に現れる直流電圧Ｅ０の振れ幅ＶＡ（μＶ）は、
ＶＡ  ＝  Ｖ０・Ｉ０２・ｓｉｎ２θ・ｃｏｓθ
で表される（例えば特開２００７−２３５１１９を参照）。ここで、Ｖ０は所定の定数、Ｉ０は検出電流ＩＳの振幅値（ｍＡ）である。
【００６９】
書き込み電流Ｉｗによって決定されたナノワイヤ４１の磁化方向は、ナノワイヤ４１の磁化容易軸（ｃ軸）が長手方向Ｌと一致するので、図３（ｂ）と図４（ｂ）に示されるように、ナノワイヤ４１を流れる検出電流ＩＳの方向に対して同一、あるいは正反対の関係（正位、または反位）にある。したがって、この場合、角度差θはゼロ（または１８０度）となるので、図６及び上記の式によれば、磁気共鳴による直流電圧もゼロとなる。
【００７０】
そこで、本発明に係る磁気メモリ素子４は、スピン偏極電流であるバイアス電流Ｉｂを重畳して流すことによって、磁化方向に一定の傾きを与えるように構成されている。
【００７１】
図５（ａ）に示されるように磁化方向（図中の点線の矢印を参照）がバイアス電流Ｉｂの方向に対して正反対の関係（反位）にある場合、磁化ベクトルｍにアップスピンの電子ｅｕのスピントルクＴが作用して、磁化方向が傾き、ゼロではない一定の角度差θが生ずる。このとき、１対の電極間に流れる電流ＩＳ，Ｉｂの電流値は、ナノワイヤ４１の磁化反転の臨界電流密度に達しない程度であるから、図３（ｂ）に示された状態のように、スピントルクＴの作用によりナノワイヤ４１の磁化方向が反転することはない（θ＜＜１８０）。つまり、検出電流ＩＳ、及びバイアスＩｂの電流値は、書き込み電流Ｉｗの電流値と比較すると、かなり小さく設定されているのである。
【００７２】
上記の式に基づくと、０＜＜θ＜＜９０、あるいは９０＜＜θ＜＜１８０を満たすように、バイアス電流Ｉｂの電流値（すなわち、図５（ａ）に示されるアップスピンの電子ｅｕの密度）を調整することによって、１対の電極４２，４３間に、ゼロではない一定の直流電圧が現れることが理解される。もっとも、メモリ素子の特性の観点からすると直流電圧は大きいほど好ましいから、上式のピーク値が得られる角度差θ＝４５（度）、またはθ＝１３５（度）となるように、バイアス電流Ｉｂの電流値を調整すると望ましい。このとき、検出された直流電圧は、磁気メモリ１において情報の論理値１として取り扱われる。
【００７３】
一方、図５（ｂ）に示されるように磁化方向（図中の矢印を参照）がバイアス電流Ｉｂの方向と同一の関係（正位）にある場合、ナノワイヤ４１にバイアス電流Ｉｂが流れても、磁化ベクトルｍは既に図中の上向きであるから、磁化ベクトルｍにアップスピンの電子ｅｕのスピントルクが作用しない。このため、図５（ａ）の場合のように磁化方向が傾くことはないから、角度差θは実質的にゼロに保たれる。したがって、ナノワイヤ４１に検出電流ＩＳが流れても磁気共鳴は誘起されず、ナノワイヤ４１の両端間に現れる電圧は実質的にゼロとなる。このとき、検出されたゼロ直流電圧は、磁気メモリ１において情報の論理値０として取り扱われる。
【００７４】
本実施形態においては、バイアス電流Ｉｂの方向を下部電極４３から上部電極４２に向かう方向としたが、反対方向、すなわち、上部電極４２から下部電極４３に向かう方向としてもよい。この場合、図３（ｂ）に示されるように磁化方向が図中の上方向であるとき、バイアス電流Ｉｂにより磁化ベクトルｍが傾いて一定の直流電圧が現れ（論理値１）、一方、図４（ｂ）に示されるように磁化方向が図中の下方向であるとき、バイアス電流Ｉｂによって磁化ベクトルｍは傾くことなく、現れる電圧は実質的にゼロとなる（論理値０）。
【００７５】
このように、本発明に係る磁気メモリ素子４は、ナノワイヤ４１に直流のバイアス電流Ｉｂと交流の検出電流ＩＳとを重畳させて供給したうえで、１対の電極４２，４３間の電圧を検出するという特徴的な手法によって、ナノワイヤ４１の磁化方向（正位、または反位）を情報（論理値０、または論理値１）として再生することができる。もっとも、ナノワイヤ４１の磁化方向に一定の傾きを与える手段としては、スピントルクを利用する方法の他に、上述した電流磁界を利用する方法も考えられる。
【００７６】
また、本発明に係る磁気メモリ素子４は、上述した従来技術と同様に、微細なカーボンナノチューブ４０を利用するから、高密度に配列することができる。さらに、本発明に係る磁気メモリ素子４は、上述した従来技術と異なり、カーボンナノチューブ４０内に、複数層ではなく、ナノワイヤ４１のみを設けたので、単純な構造を備える。このように単純な構造の磁気メモリ素子４を備えることによって、本願発明に係る磁気メモリデバイス１は、製造時に制御が必要な磁気特性に関するパラメータを減少させ、高額な成膜装置を不要とする。
【００７７】
また、本実施形態では、磁気メモリ素子４のスピン注入構造に接合層４４を設けたが、これに代えて、例えば図８に示されるように、カーボンナノチューブ４０の一部４５を接合層として用いてもよい。この接合層４５は、カーボンナノチューブ４０の一端において、孔を塞ぐように上部電極４２側の一端から連なる蓋形状の部位として形成されている。この構成によれば、別の材料によって接合層４４を設ける工程を省略できるから、製造コストを低減し得る。
【００７８】
次に、電流制御を行うビット選択回路１１について説明する。図９は、ビット選択回路１１の概略回路図である。
【００７９】
ビット選択回路１１は、書き込み電流Ｉｗを磁気メモリ素子４に供給するための書き込み電流生成部１１０と、バイアス電流Ｉｂ、及び検出電流ＩＳを磁気メモリ素子４に供給するための読み出し電流生成部１１１と、ナノワイヤ４１に流す書き込み電流Ｉｗの方向を切り替える切換回路ＳＥＬとを備え、制御入力によって、これらの電流を発生するための各電源ＶＳＤ１，ＶＳＤ２，ＶＳＡに接続された電極を選択している。
【００８０】
まず、情報の書き込み時において、書き込み制御信号ＷＥによりスイッチＳＷ１がオンされて、第１の直流電源ＶＳＤ１の電極とグランド電極ＧＮＤはビット線１３ａ，１３ｂと電気的に接続される。そして、列アドレススイッチＳＷＣ１，ＳＷＣ２・・・を、アドレス指定データＡＤ１，ＡＤ２，・・・の入力に応じて順次にオンすると、書き込み電流Ｉｗが磁気メモリ素子４に供給される。
【００８１】
書き込む情報は、アドレス指定データＡＤ１，ＡＤ２，・・・ごとに論理値０、または１が指定されており、この論理値を示すデータ信号ＤＴＩＮは、切換回路ＳＥＬに入力される。切換回路ＳＥＬは、第１の直流電源ＶＳＤ１の電極とグランド電極ＧＮＤのビット線１３ａ，１３ｂに対する位置関係を入れ替えるものである。これは、上述したように、磁気メモリ素子４に流す書き込み電流Ｉｗの方向によって磁化方向が決定され、これに応じて書き込まれる情報の論理値０，１が異なるためである。なお、書き込みを高速に行うために、切換回路ＳＥＬを記憶領域３の列ごとに設けるとよい。
【００８２】
次に、情報の再生時において、読み出し制御信号ＲＥによりスイッチＳＷ２がオンされて、第２の直流電源ＶＳＤ２及び交流電源ＶＳＡの電極とグランド電極ＧＮＤはビット線１３ａ，１３ｂと電気的に接続される。そして、列アドレススイッチＳＷＣ１，ＳＷＣ２・・・を、アドレス指定データＡＤ１，ＡＤ２，・・・の入力に応じて順次にオンすると、バイアス電流Ｉｂ、及び検出電流ＩＳが磁気メモリ素子４に供給される。
【００８３】
比較器ＣＯＭＰは、磁気メモリ素子４の電圧を検出する素子であって、プラス側端子（＋）が、スイッチＳＷ２を介してビット配線１３ｂと電気的に接続されている。一方、マイナス側端子（−）は、直列接続された２個の抵抗Ｒ１，Ｒ２の接点に電気的に接続されている。抵抗Ｒ１，Ｒ２は、電源ＶＳＤ２の電極とグランド電極ＧＮＤの間に電気的に接続されて、電源電圧を分圧することによって、上述したような、磁気メモリ素子４の電極４２，４３間に現れる直流電圧をマイナス側端子（−）に供給する。
【００８４】
これにより、比較器ＣＯＭＰは、磁気メモリ素子４の電極４２，４３間に現れる電圧を検出し、情報として論理値０，１を示すデータ信号ＤＴＯＵＴを出力することができる。なお、情報の再生を高速に行うためには、比較器ＣＯＭＰを記憶領域３の列ごとに設けるとよい。
【００８５】
また、書き込み電流Ｉｗの方向は、上述したように、切換回路ＳＥＬによって切替えられる。図１０には、切換回路ＳＥＬの概略回路図が示されている。
【００８６】
トランジスタＱ１は第１の直流電源ＶＳＤ１の電極とビット配線１３ａの間に、トランジスタＱ２はグランド電極ＧＮＤとビット配線１３ｂの間に接続されている。これらのトランジスタＱ１，Ｑ２の間には、ビット配線１３ａ，１３ｂを介して磁気メモリ素子４が位置する。入力データＤＴＩＮがハイレベル（Ｈ）の場合、トランジスタＱ１，Ｑ２がオンされて、紙面に向かって右回りの電流経路ｒ１を通って電流Ｉｗが流れる。このとき、トランジスタＱ３，Ｑ４は、これらのゲートがインバータＩＮＶと接続されているからオフされる。
【００８７】
トランジスタＱ３は、トランジスタＱ２の出力電極とトランジスタＱ１の出力電極の間に設けられ、トランジスタＱ４は、トランジスタＱ１の入力電極とトランジスタＱ２の入力電極の間に設けられている。
【００８８】
入力データＤＴＩＮがローレベル（Ｌ）の場合、インバータＩＮＶによりトランジスタＱ３，Ｑ４がオンされ、紙面に向かって左回りの電流経路ｒ２を通って電流Ｉｗが流れる。このとき、トランジスタＱ１，Ｑ２は、これらの制御電極への入力がローレベル（Ｌ）であるから、オフされている。
【００８９】
このように、切換回路ＳＥＬは、情報の論理値０，１に応じて書き込み電流Ｉｗの方向を切り替える。
【００９０】
本発明に係る磁気メモリデバイス１は、上述した磁気メモリ素子４の１対の電極４２，４３とスイッチング素子３４の入出力電極３４ａ，３４ｂ，３４ｃとがビット配線１３ａ，１３ｂと電気的に接続されるとともに、スイッチング素子３４の制御電極３４ｄがワード配線１４と電気的に接続されている。そして、スイッチング素子３４は、磁気メモリ素子４の１対の電極４２，４３間に流れる電流のオン／オフ制御を行うから、磁気メモリ素子４への情報の記録及び再生を行うことができ、一般的なメモリデバイスとしての機能を備える。
【００９１】
そして、本発明に係る磁気メモリデバイス１によれば、磁気メモリ素子４は、カーボンナノチューブ４０及びナノワイヤ４１の長手方向が基板の板面に対して垂直をなすように二次元配列されているから、高密度の配置を可能とし、小型化及び／または大容量化に寄与し得る。
【００９２】
次に、本発明に係る情報記録再生装置について、図１１に示された概略構成を参照しながら説明する。
【００９３】
情報記録再生装置としては、大量の情報のバックアップを目的とするストレージャや、動画、静止画、または音楽などのデジタル情報の記録及び再生を主目的とする装置だけでなく、例えば、携帯電話機などの携帯型通信端末や、パソコンやサーバーなどのコンピュータや、これらに付随して使用される小型メモリ装置も含まれる。このうち、本実施形態では、ストレージャを例に挙げて説明する。
【００９４】
情報記録再生装置は、入出力ポート５０と、制御部５１と、１以上の磁気メモリデバイス１と、交流電源ＶＳＡと、第１の直流電源ＶＳＤ１と、第２の直流電源ＶＳＤ２とを含む。
【００９５】
入出力ポート５０は、例えば通信処理を行なうＩＣであって、ネットワークからのデータＤＩＮの受信処理と、ネットワークへのデータＤＯＵＴの送信処理を行なう。入出力ポート５０は、受信データＤＩＮを制御部５１に出力し、送信データＤＯＵＴが制御部５１から入力される。
【００９６】
制御部５１は、例えばＣＰＵなどの演算処理装置であって、バス５２を介して、受信データＤＩＮを磁気メモリデバイス１に書き込む処理と、送信データＤＯＵＴを磁気メモリデバイス１から読み出す処理を行なう。すなわち、制御部５１は、上述した書き込み制御信号ＷＥ、読み出し制御信号ＲＥ、アドレス指定データＡＤ１，ＡＤ２，・・・、及び入力データ信号ＤＴＩＮを、磁気メモリデバイス１に出力し、一方、磁気メモリデバイス１から出力データ信号ＤＴＯＵＴが入力される。
【００９７】
また、第１の直流電源ＶＳＤ１は、磁気メモリデバイス１に、上述したスピン注入を行うためのスピン偏極電流Ｉｗを供給する。また、第２の直流電源ＶＳＤ２は、磁気メモリデバイス１に、上記のバイアス電流Ｉｂを供給する。さらに、交流電源ＶＳＡは、磁気メモリデバイス１に、上記の検出電流ＩＳを供給する。
【００９８】
このような構成を備えることにより、情報記録再生装置は、バックアップを目的とした、ネットワークからの大量のデータＤＩＮを受信して、高速に磁気メモリデバイス１に記録し、一方、要求に応じて、磁気メモリデバイス１から高速に大量のデータＤＯＵＴを再生して、ネットワークに送信する。
【００９９】
本発明に係る情報記録再生装置は、上述した磁気メモリ素子４及び磁気メモリデバイス１を含むから、これらと同様の作用効果を奏する。
【０１００】
また、本実施形態では、例としてストレージャを挙げているが、小型メモリ装置のように演算処理機能を必要としない装置の場合、図１１に示した構成のうち、入出力ポート５０と制御部５１は不要となる。この場合、代わりにバッファが必要であり、このバッファは、バス５２と接続され、パソコンなどの他の装置に対するインターフェースの機能を備える。
【０１０１】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【符号の説明】
【０１０２】
１                    磁気メモリデバイス
１３ａ，１３ｂ        ビット配線
１４                  ワード配線
３４                  スイッチング素子
４                    磁気メモリ素子
４０                  カーボンナノチューブ
４１                  ナノワイヤ
４２，４３            電極
４４                  接合層
Ｉｂ                  バイアス電流
ＩＳ                  検出電流
Ｉｗ                  スピン偏極電流
ＶＳＡ                  交流電源
ＶＳＤ１                第１の直流電源
ＶＳＤ２                第２の直流電源
【図１】
0005299650.tif 000002
【図２】
0005299650.tif 000003
【図３】
0005299650.tif 000004
【図４】
0005299650.tif 000005
【図５】
0005299650.tif 000006
【図６】
0005299650.tif 000007
【図７】
0005299650.tif 000008
【図８】
0005299650.tif 000009
【図９】
0005299650.tif 000010
【図１０】
0005299650.tif 000011
【図１１】
0005299650.tif 000012