(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上の表示領域で互いに交差するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
（i）前記走査線と絶縁膜を介して異なる層に配置され、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体膜と、（ii）該半導体膜に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極と、を含むトランジスタと、
を備え、
前記絶縁膜には、前記基板上で平面的に見て、（iii）前記チャネル領域の脇に配置された本体部分と、（iv）前記半導体膜における、前記第２の接合領域と、前記画素電極側ソースドレイン領域のうち前記画素電極と電気的に接続される第１接続部分とを含む第１部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第１延在部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成され、
前記第１延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第１部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成され、
前記ゲート電極は、前記チャネル領域に重なるゲート電極本体部分と、前記ゲート電極本体部分から延設され前記コンタクトホール内に形成されるゲート電極延設部分とを有し、
前記コンタクトホールは、前記半導体膜における、前記第１の接合領域と、前記データ線側ソースドレイン領域のうち前記データ線と電気的に接続される第２接続部分とを含む第２部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第２延在部分を有し、
前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇に形成され、
前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第２部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成され、
前記半導体膜に対して前記ゲート電極が配置された側において、前記トランジスタと異なる層に配置されると共に、下部容量電極と、該下部容量電極に誘電体膜を介して対向する上部容量電極とを有する蓄積容量を備え、
前記下部容量電極及び前記上部容量電極のうちの少なくとも一方の電極は遮光性を有する導電材料により形成され、
前記少なくとも一方の電極は、前記第１部分領域を少なくとも部分的に覆うように形成され、
前記少なくとも一方の電極は、前記一の方向に交差するように延びる部分と、前記一の方向に交差するように延びる部分から前記第１部分領域を少なくとも部分的に覆うように延びる第１電極部と、前記一の方向に交差するように延びる部分から前記第２部分領域を少なくとも部分的に覆うように延びる第２電極部と、を含み、
前記第１電極部の前記一の方向に交差する方向の幅は、前記第２電極部の前記一の方向に交差する方向の幅より大きいことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、基板上の画像表示領域にデータ線及び走査線が互いに交差して配線され、両配線の交差に対応して画素電極がマトリクス状に設けられると共に、画素電極は画素毎にスイッチング制御される。各画素には、画素電極をスイッチング制御する画素スイッチング素子として、例えばＬＤＤ（Lightly Doped Drain）構造を有するトランジスタが設けられる。
【０００３】
このような電気光学装置について、特許文献１において、基板上には、トランジスタより下層側に、トランジスタの半導体膜に対して下層側から進行する光を遮光するため、下部遮光膜が設けられる。特許文献２によれば、トランジスタより上層側から半導体膜に向かって進行する光を遮光するための上部遮光膜が設けられる。しかしながら、特許文献１又は２の構成によれば、半導体膜のＬＤＤ領域について、その側面側に向かって進行する光に対する遮光が不十分であり、かかる光により光リーク電流が生じるおそれがある。
【０００４】
これに対して、特許文献３から６においては、ＬＤＤ構造のトランジスタのＬＤＤ領域の側面側に進行する光を遮光する技術が開示されている。特許文献３から６によれば、平面的に見て、半導体膜の両脇には、チャネル領域からＬＤＤ領域に沿ってコンタクトホールが開口される。かかるコンタクトホール内には遮光性を有する導電膜（例えばゲート電極と同一膜）が成膜される。そして、コンタクトホール内に成膜された導電膜により、半導体膜においてチャネル領域からＬＤＤ領域に至る領域に、その側面側から進行してくる光を遮光する。
【０００５】
尚、半導体膜において、チャネル領域を挟んで、その両側にはＬＤＤ領域に隣接する高濃度不純物領域が形成される。チャネル領域の両側の高濃度不純物領域のうち一方はデータ線と電気的に接続され、他方は画素電極と電気的に接続される。
【０００６】
【特許文献１】特開２００５−４５０１７号公報
【特許文献２】特許３３０７１４４号
【特許文献３】特開２０００−３５６７８７号公報
【特許文献４】特開２００４−１７０６５６号公報
【特許文献５】特開２００６−１７１１３６号公報
【特許文献６】特開２００３−３０７７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献３から５に記載されたトランジスタの遮光構造によれば、半導体膜の高濃度不純物領域において、データ線及び画素電極と電気的に接続される部分の側面について、この側面の側から進行してくる光を遮光することは困難であるという技術的問題点がある。ここに、半導体膜において、特に画素電極と電気的に接続される側のＬＤＤ領域は、データ線と電気的に接続される側のＬＤＤ領域と比較して、相対的に光リーク電流が発生し易い傾向にある。従って、画素電極と電気的に接続される側において、高濃度不純物領域における画素電極との電気的な接続部分の側から、その側面に向かって進行してくる光がＬＤＤ領域に照射されることにより、光リーク電流が発生し易くなり、トランジスタの誤動作等の不具合が生じ得る。
【０００８】
ここに、特許文献６に開示された遮光構造によれば、半導体膜の高濃度不純物領域において、データ線及び画素電極と電気的に接続される部分の側面について、この側面の側から進行してくる光を遮光する。しかしながら、かかる側面側の遮光は、ゲート電極とは別層に設けられ、コンタクトホール内にまで延設された遮光膜による。従って、かかる遮光構造を形成するための製造プロセスがより煩雑となるおそれがあるという技術的問題点がある。
【０００９】
本発明は上記問題点等に鑑みてなされたものであり、ＬＤＤ構造を有するトランジスタにおける光リーク電流をより有効に且つより簡易な構成により低減することが可能な遮光構造を有する電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様における電気光学装置は、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、（i）前記走査線と絶縁膜を介して異なる層に配置され、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体膜と、（ii）該半導体膜に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極と、を含むトランジスタと、を備え、前記絶縁膜には、前記基板上で平面的に見て、（iii）前記チャネル領域の脇に配置された本体部分と、（iv）前記半導体膜における、前記第２の接合領域と、前記画素電極側ソースドレイン領域のうち前記画素電極と電気的に接続される第１接続部分とを含む第１部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第１延在部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成され、前記第１延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第１部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成され、前記ゲート電極は、前記チャネル領域に重なるゲート電極本体部分と、前記ゲート電極本体部分から延設され前記コンタクトホール内に形成されるゲート電極延設部分とを有し、前記コンタクトホールは、前記半導体膜における、前記第１の接合領域と、前記データ線側ソースドレイン領域のうち前記データ線と電気的に接続される第２接続部分とを含む第２部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第２延在部分を有し、前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇に形成され、前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第２部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成され、前記半導体膜に対して前記ゲート電極が配置された側において、前記トランジスタと異なる層に配置されると共に、下部容量電極と、該下部容量電極に誘電体膜を介して対向する上部容量電極とを有する蓄積容量を備え、前記下部容量電極及び前記上部容量電極のうちの少なくとも一方の電極は遮光性を有する導電材料により形成され、前記少なくとも一方の電極は、前記第１部分領域を少なくとも部分的に覆うように形成され、前記少なくとも一方の電極は、前記一の方向に交差するように延びる部分と、前記一の方向に交差するように延びる部分から前記第１部分領域を少なくとも部分的に覆うように延びる第１電極部と、前記一の方向に交差するように延びる部分から前記第２部分領域を少なくとも部分的に覆うように延びる第２電極部と、を含み、前記第１電極部の前記一の方向に交差する方向の幅は、前記第２電極部の前記一の方向に交差する方向の幅より大きいことを特徴���する。
上記の本発明に係る電気光学装置は、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、（i）前記走査線と絶縁膜を介して異なる層に配置され、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体膜と、（ii）該半導体膜に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極と、を含むトランジスタとを備え、前記絶縁膜には、前記基板上で平面的に見て、（iii）前記チャネル領域の脇に配置された本体部分と、（iv）前記半導体膜における、前記第２の接合領域と、前記画素電極側ソースドレイン領域のうち前記画素電極と電気的に接続される第１接続部分とを含む第１部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第１延在部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成され、前記第１延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第１部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成され、前記ゲート電極は、前記チャネル領域に重なるゲート電極本体部分と、前記ゲート電極本体部分から延設され前記コンタクトホール内に形成されるゲート電極延設部分とを有することを特徴とする電気光学装置。
また、上記の本発明に係る電気光学装置は、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、（i）前記走査線と絶縁膜を介して互いに異なる層に配置され、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体膜と、（ii）該半導体膜に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極とを含むトランジスタとを備え、前記絶縁膜には、前記基板上で平面的に見て、（iii）前記チャネル領域の脇に配置された本体部分と、（iv）前記半導体膜における、前記第２の接合領域と、前記画素電極側ソースドレイン領域のうち前記画素電極と電気的に接続される第１接続部分とを含む第１部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第１延在部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成される。
【００１１】
本発明の電気光学装置では、例えば、データ線から画素電極への画像信号の供給が画素毎に制御され、所謂アクティブマトリクス方式による画像表示が可能となる。画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが、走査線から供給される走査信号に基づいてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【００１２】
トランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体膜、及びチャネル領域に重なるゲート電極を含む。
【００１３】
チャネル領域は、表示領域における一の方向に沿ったチャネル長を有する。本発明に係る「一の方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向（即ちＸ方向）、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向（即ちＹ方向）を意味する。
【００１４】
データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。更に、半導体膜のチャネル領域とデータ線側ソースドレイン領域との間には第１の接合領域が形成され、半導体膜のチャネル領域と画素電極側ソースドレイン領域との間には第２の接合領域が形成される。第１及び第２の接合領域は、例えば、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体膜にソースドレイン領域よりも少量の不純物を打ち込んでなる領域）を意味する。また、この場合、データ線側及び画素電極側ソースドレイン領域は夫々、ＬＤＤ領域よりも高濃度の不純物領域として形成される。
【００１５】
トランジスタは、走査線と互いに異なる層、例えば走査線より上層側に配置され、絶縁膜により層間絶縁される。この場合、走査線は、基板上で平面的に見て半導体膜に重なるように配置されることにより、半導体膜に対して下層側から進行してくる光を遮光することが可能となる。
【００１６】
また、ゲート電極は、半導体膜に対して走査線と反対側の例えば上層側に配置される。走査線とゲート電極とは、絶縁膜に開口されるコンタクトホールを介して電気的に接続される。コンタクトホールは、基板上で平面的に見て、半導体膜に対して、チャネル領域の脇に開口される本体部分、及び本体部分から延設される第１延在部分を有する。コンタクトホール内には、導電膜が成膜され、かかる導電膜を介して走査線とゲート電極とは電気的に接続される。例えば、ゲート電極が、半導体膜上においてチャネル領域からその脇に、コンタクトホール内にまで延設され、コンタクトホール内に露出する走査線の表面と接触するように形成される。
【００１７】
コンタクトホールにおいて、本体部分がチャネル領域の脇に開口され、本体部分に上述したような導電膜が形成されることで、チャネル領域に対してその側面に向かって進行してくる光を少なくとも部分的に遮光することが可能となる。更に、コンタクトホールにおいて、第１延在部分は、半導体膜における第１部分領域に対して、半導体膜に沿って延設される。第１部分領域には、第２の接合領域の一例として画素電極側ＬＤＤ領域、更には画素電極側ソースドレイン領域の第１接続部分が含まれる。第１接続部分において、画素電極側ソースドレイン領域は画素電極と電気的に接続される（より具体的には、例えば、第１接続部分は、半導体膜よりも一又は複数の層間絶縁膜を介して上層側に配置され且つ画素電極と電気的に接続された導電膜と、該層間絶縁膜に開孔されたコンタクトホールを介して電気的に接続される、言い換えれば、第１接続部分は、画素電極側ソースドレイン領域のうち、画素電極側ソースドレイン領域と画素電極とを電気的に接続するためのコンタクトホールが形成される部分である。）。従って、第１延在部分が、半導体膜における第１部分領域の脇に延設され、本体部分から連続的に導電膜が形成されることで、第１部分領域に対してその側面に向かって進行してくる光を少なくとも部分的に遮光することができる。
【００１８】
よって、本発明によれば、本体部分及び第１延在部分を有するコンタクトホールを形成することで、第１の接合領域よりも相対的に光リーク電流の生じ易い傾向にある第２の接合領域に向かって、それよりも上層側（或いは下層側）及び側面側から進行してくる光を低減できる。更には、画素電極側ソースドレイン領域に向かってそれよりも上層側（或いは下層側）及び側面側から進行してくる光を低減することが可能であり、かかる光が第２の接合領域に照射されるのをより確実に防止することができる。特に、画素電極側ソースドレイン領域に対して、第１延在部分が第１接続部分の脇にまで延設されることで、第１接続部分の側から、その側面に向かって進行してくる光を少なくとも部分的に遮光することができ、かかる光を低減して、第２の接合領域に照射されるのをより確実に防止することができる。
【００１９】
従って、以上説明したような本発明の電気光学装置によれば、トランジスタにおける光リーク電流をより確実に低減することができ、トランジスタの誤動作やフリッカ等の表示不良を防止して、電気光学装置における表示品位を向上させることが可能となる。
【００２０】
更に、コンタクトホール内にはゲート電極の一部が延設されることで、これとは別に、上述したような半導体膜の側面側を遮光するための遮光膜を形成しなくてもよいため、より簡易な構成でトランジスタに対する遮光構造を設けることができる。従って、例えば特許文献６に開示された遮光構造と比較して、電気光学装置の製造プロセスをより簡略化することが可能となる。
【００２１】
本発明の電気光学装置の一態様では、前記第１延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第１部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成される。
【００２２】
この態様では、コンタクトホールにおいて、基板上で平面的に見て、半導体膜の両脇に本体部分が形成され、本体部分から第１延在部分が延在される。第１延在部分は、半導体膜の両脇のうち一方から他方へ、基板上で平面的に見て、半導体膜の周囲に部分的且つ連続的に形成される。よって、基板上で平面的に見て、半導体膜の第１部分領域に対して、その両脇の一方から他方へ連続的に第１延在部分が当該領域を囲うように形成される。
【００２３】
従って、半導体膜の両脇において、本体部分によってチャネル領域に対して側面側から進行してくる光を少なくとも部分的に遮光すると共に、第２の接合領域に対して側面側から進行してくる光を遮光することが可能となる。また、画素電極側ソースドレイン領域については、その両脇の一方から他方に向かって連続的に、側面側から進行してくる光を遮光することが可能となる。よって、第１延在部分は、半導体膜の周囲における、画素電極側ソースドレイン領域の第１接続部分を囲う一部にまで形成される。従って、第１接続部分の側面に向かって進行してくる光を、より広い領域で遮光することができるため、かかる光をより確実に低減することが可能となる。
【００２４】
本発明の電気光学装置の他の態様では、前記ゲート電極は、前記チャネル領域に重なるゲート電極本体部分と、前記ゲート電極本体部分から延設され前記コンタクトホール内に連続的に形成されるゲート電極延設部分とを有する。
【００２５】
この態様によれば、コンタクトホール内にはゲート電極の一部が延設され、これとは別に、上述したような半導体膜の側面側を遮光するための遮光膜を形成しなくてもよいため、より簡易な構成でトランジスタに対する遮光構造を設けることができる。
【００２６】
この態様では、ゲート電極本体部分が、ゲート電極本来の機能を有する部分であり、ゲート電極延設部分において、ゲート電極と走査線とが電気的に接続される。ゲート電極延設部分は、コンタクトホール内において本体部分から第１延在部分に連続的に延設される。
【００２７】
本発明の電気光学装置の他の態様では、前記コンタクトホールは、前記半導体膜における、前記第１の接合領域と、前記データ線側ソースドレイン領域のうち前記データ線と電気的に接続される第２接続部分とを含む第２部分領域に対して、前記本体部分から前記半導体膜に沿って延在する第２延在部分を有する。
【００２８】
この態様によれば、基板上で平面的に見て、コンタクトホールは、第１延在部分とは反対側の、半導体膜においてデータ線と電気的に接続される側にまで延設される。より具体的には、コンタクトホールは、本体部分から、第１延在部分とは反対側に、半導体膜に沿って延在する第２延在部分を有する。第２延在部分は、半導体膜において第２部分領域に対して沿うように延設される。第２部分領域には、第１の接合領域の一例としてデータ線側ＬＤＤ領域、更にはデータ線側ソースドレイン領域の第２接続部分が含まれる。第２接続部分において、データ線側ソースドレイン領域はデータ線と電気的に接続される。
【００２９】
従って、この態様では、第２延在部分が、半導体膜における第２部分領域の脇に延設され、本体部分から連続的に導電膜が第２延在部分内に形成されることで、第２部分領域に対しても、その側面側から進行してくる光を少なくとも部分的に遮光することができる。よって、第２の接合領域に加えて、第１の接合領域についても、その側面側から進行してくる光を遮光することが可能となる。また、データ線側ソースドレイン領域の第２接続部分の脇にまで第２延在部分が延設されることで、第１接続部分に加えて第２接続部分についても、その側面に向かって進行してくる光を少なくとも部分的に遮光することができる。
【００３０】
従って、この態様では、基板上で平面的に見て、半導体膜の周囲において、本体部分を挟んで第１延在部分とは反対側に第２延在部分が形成されることで、半導体膜の側面に向かって進行する光を、より広い領域で遮光することが可能となる。よって、半導体膜の側面に向かって進行し、その側面側から照射される光をより低減できる。
【００３１】
この、コンタクトホールが第２延在部分を有する態様では、前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇に形成されるように構成してもよい。
【００３２】
このように構成すれば、基板上で平面的に見て第２部分領域の両脇において、側面側から進行してくる光を遮光することが可能となる。よって、第１の接合領域の両脇に加えて、データ線側ソースドレイン領域の第２接続部分の両脇においても、側面側から進行してくる光を遮光することが可能となる。従って、第１の接合領域からデータ線側ソースドレイン領域の第２接続部分にかけて、その側面に向かって進行し、側面側から照射される光をより低減することが可能となる。
【００３３】
この、第２延在部分が半導体膜の両脇に形成される態様では、前記第２延在部分は、前記基板上で平面的に見て、前記半導体膜の両脇のうち一方から他方へ前記第２部分領域を囲うように、前記半導体膜の周囲に部分的且つ連続的に形成されるように構成してもよい。
【００３４】
このように構成すれば、データ側ソースドレイン領域について、その両脇の一方から他方に向かって連続的に、側面側から進行してくる光を遮光することが可能となる。この場合、第２延在部分は、半導体膜の周囲における、データ線側ソースドレイン領域の第２接続部分を囲う一部にまで形成される。従って、第２接続部分の側面に向かって進行してくる光を、より広い領域で遮光することができるため、かかる光をより確実に低減することが可能となる。
【００３５】
本発明の電気光学装置の他の態様では、前記半導体膜に対して前記ゲート電極が配置された側において、前記トランジスタと異なる層に配置されると共に、下部容量電極と、該下部容量電極に誘電体膜を介して対向する上部容量電極とを有する蓄積容量を備える。
【００３６】
この態様によれば、例えばトランジスタより上層側に蓄積容量が配置される。蓄積容量は、トランジスタ及び画素電極間に、画素電極と電気的に並列に接続されて形成される。これにより、蓄積容量は、画像信号の供給に応じて各画素電極の電位を一時的に保持する保持容量として機能し得る。従って、画素電極における電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
【００３７】
また、下部容量電極又は上部容量電極が少なくとも部分的に遮光性を有する導電材料により形成されることで、トランジスタの半導体膜に対して上層側から進行してくる光を遮光することが可能となる。
【００３８】
この、蓄積容量を備える態様では、前記下部容量電極及び前記上部容量電極のうちの少なくとも一方の電極は遮光性を有する導電材料により形成されるように構成してもよい。
【００３９】
このように構成すれば、トランジスタの半導体膜に対して上層側から進行してくる光を遮光することが可能となる。従って、半導体膜において、チャネル領域に加えて、第２の接合領域から画素電極側ソースドレイン領域の第１接続部分、更には第１の接合領域からデータ線側ソースドレイン領域の第２接続部分に対して、それよりも上層側から進行してくる光を遮光し、かかる光をより低減できる。
【００４０】
この、下部又は上部容量電極が遮光性を有する態様では、前記少なくとも一方の電極は、前記第１部分領域を少なくとも部分的に覆うように形成されるように構成してもよい。
【００４１】
このように構成すれば、半導体膜において、第２の接合領域から画素電極側ソースドレイン領域の第１接続部分に対して、それよりも上層側から進行してくる光をより確実に低減できる。
【００４２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００４３】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００４４】
本発明のこのような作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４５】
以下図面を参照しながら、本発明の電気光学装置及び電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
＜第１実施形態＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００４６】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も好ましくはＴＦＴアレイ基板１０と同様に透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。尚、本発明に係る「表示領域」の一例が、画像表示領域１０ａに相当する。
【００４７】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００４８】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４９】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００５０】
対向基板２０の４つのコーナー部に対して、両基板間において上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５１】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜（図２中、図示省略）が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中、遮光膜２３より下側）に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上（図２中、対向電極２１より下側）には配向膜が形成されている（図２中、図示省略）。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５２】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５３】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５４】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５５】
ＴＦＴ３０のゲートに走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００５６】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５７】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００５８】
次に、上述の動作を実現する画素部の具体的な構成について、図４及び図５を参照して説明する。ここに図４は、相隣接する複数の画素部の平面図であり、図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する各図についても同様である。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。
【００５９】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。尚、図４中には、任意の一画素に着目して、かかる画素における画素電極９ａの構成を概略的に図示してある。画素電極９ａの縦横の境界にそれぞれ沿って、データ線６ａ及び走査線１１が設けられている。即ち、走査線１１は、Ｘ方向に沿って延びており、データ線６ａは、走査線１１と交差するように、Ｙ方向に沿って延びている。尚、走査線１１は、下側遮光膜を兼ねる第１の走査線１１ａと、ゲート電極３ａと一体的に形成された第２の走査線１１ｂとを含み、Ｘ方向に沿って二重配線されてなる。走査線１１及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。このように、第１の走査線１１ａ及び第２の走査線１１ｂが二重配線されるため、走査線１１の電気的な抵抗を全体的に低くすることが可能となる。また、第１の走査線１１ａ及び第２の走査線１１ｂの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。
【００６０】
走査線１１、データ線６ａ、蓄積容量７０、ＴＦＴ３０、シールド層４００及び中継層６ａ１等は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１、データ線６ａ、蓄積容量７０、ＴＦＴ３０、シールド層４００及び中継層６ａ１等は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００６１】
以下、ＴＦＴアレイ基板１０上の画素部の積層構造について第１層から順に、説明する。
【００６２】
第１層には、導電性ポリシリコン等により、例えば２００ｎｍの膜厚で第１の走査線１１ａが設けられている。第１の走査線１１ａは、図４に示すようにＸ方向に沿って延びる部分と共に、該部分からＴＦＴ３０のチャネル領域１ａ'と重なるようにＹ方向に沿って延在する部分を有している。
【００６３】
第１の走査線１１ａは、図４に示すように、ＴＦＴ３０のチャネル領域１ａ'、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域を含むように、好ましくは形成される。よって、第１の走査線１１ａによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ'を殆ど或いは完全に遮光できる。即ち、第１の走査線１１ａは、走査信号を供給する配線として機能すると共に戻り光に対するＴＦＴ３０の下側遮光膜として機能することが可能である。
【００６４】
図５において、第１層の走査線１１ａ及び第２層のＴＦＴ３０間は、下地絶縁膜１２によって絶縁されている。下地絶縁膜１２は、第１の走査線１１ａからＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。尚、下地絶縁膜１２は、例えばＴＥＯＳ（珪酸エチル）膜を膜厚３００ｎｍ及びＨＴＯ（High Temperature Oxide）膜を膜厚５０ｎｍで積層してなる２層構造を有する。
【００６５】
第２層には、半導体膜１ａ及びゲート電極３ａを含むＴＦＴ３０が設けられている。
【００６６】
図４及び図５に示すように、半導体膜１ａは、例えばポリシリコンから膜厚が５５ｎｍとして形成され、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ'、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００６７】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ'を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ'及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ'及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体膜１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００６８】
図４及び図５において、ゲート電極３ａと一体的に第２の走査線１１ｂが、例えば導電性ポリシリコンとタングステンシリサイド（ＷＳｉ）とを夫々膜厚が６０ｎｍとして積層することにより形成されている。第２の走査線１１ｂは、図４に示すように、平面的に見てチャネル領域１ａ'に重なってＹ方向に沿って延在する部分がゲート電極３ａとして機能すると共に、Ｙ方向に沿って延在する部分から第１の走査線１１ａに並走してＸ方向に延在する部分を有している。
【００６９】
第２の走査線１１ｂにおいて、これと一体的に形成されたゲート電極３ａは半導体膜１ａとゲート絶縁膜２によって絶縁されている。本実施形態では、図４及び図５に示すように、下地絶縁膜１２において、半導体膜１ａの脇にはコンタクトホール８０１が開口されている。ゲート電極３ａは、ゲート電極として機能するゲート電極本体部分３１と、ゲート電極本体部分３１から延設されてコンタクトホール８０１内に連続的に形成されるゲート電極延設部分３２とを有する。ゲート電極延設部分３２は、コンタクトホール８０１内において第１の走査線１１ａと電気的に接続される。
【００７０】
図５において、ＴＦＴ３０より上層側には、第２層及び第３層間を層間絶縁する、層間絶縁膜４１が設けられている。層間絶縁膜４１は、例えば膜厚３００ｎｍのＴＥＯＳ膜により形成されている。層間絶縁膜４１には、画素電極側ソースドレイン領域１ｅと蓄積容量７０の下部容量電極７１とを電気的に接続するためのコンタクトホール８３が開口されている。また、データ線側ソースドレイン領域１ｄとデータ線６ａとを電気的に接続するためのコンタクトホール８１も開口されている。
【００７１】
層間絶縁膜４１より上層側の第３層には、下部容量電極７１、及び誘電体膜７５を介して下部容量電極７１と対向する上部容量電極３００を有する蓄積容量７０が形成されている。
【００７２】
上部容量電極は、容量線３００と一体的に形成されている。容量線３００は、例えば、膜厚が５０ｎｍ及び１００ｎｍの各々の窒化チタン（ＴｉＮ）膜に、膜厚が１５０ｎｍのアルミニウム（Ａｌ）膜を挟持してなる３層構造を有している。容量線３００は、その詳細な構成については図示を省略してあるが、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続され、固定電位に維持される。容量線３００は、図４において、半導体膜１ａ上において、データ線側及び画素電極側ＬＤＤ領域１ｂ及び１ｃと、画素電極側ソースドレイン領域１ｅとに重なるように、Ｙ方向に沿って延在する部分と、該部分からＸ方向に沿って延在する部分を有する。容量線３００において、Ｙ方向に沿って延在する部分と、下部容量電極７１と重なる、Ｘ方向に沿って延在する一部が上部容量電極として機能する。よって、上部容量電極は固定電位に維持される、固定電位側容量電極として機能する。
【００７３】
下部容量電極７１は、例えば膜厚が１００ｎｍとして導電性ポリシリコンより形成されている。下部容量電極７１は、図４において、Ｙ方向及びＸ方向の各々に、上部容量電極３００と重なるように延在する部分を有している。そして、Ｙ方向に延在する部分において、画素電極側ソースドレイン領域１ｅと重なると共に、コンタクトホール８３を介して電気的に接続される。また、Ｘ方向に延在する部分において、容量線３００は、図４に示すようにコンタクトホール８８１の配置を避けるように一部を切り欠いて形成され、かかる部分では、下部容量電極７１のＸ方向に延在する部分が露出する。下部容量電極７１は、このように容量線３００より露出する部分において、コンタクトホール８８１を介して第４層目の中継層６ａ１と電気的に接続される。中継層６ａ１はコンタクトホール８８２を介して第５層目の中継層４０２と電気的に接続される。更に、中継層４０２は、コンタクトホール８９を介して画素電極９ａと電気的に接続される。従って、下部容量電極７１は、画素電位に維持される、画素電位側容量電極として機能する。
【００７４】
誘電体膜７５は、例えば膜厚が４ｎｍのＨＴＯ膜及び膜厚が１５ｎｍ窒化シリコン（ＳｉＮ）膜を積層してなる２層構造を有している。
【００７５】
図５において、蓄積容量７０より上層側には、第３層及び第４層間を層間絶縁する層間絶縁膜４２が、例えば膜厚が４００ｎｍのＴＥＯＳ膜により形成される。コンタクトホール８８１は層間絶縁膜４２を貫通して、下部容量電極７１の表面に達するように開口され、コンタクトホール８１は、層間絶縁膜４２及び４１、更にはゲート絶縁膜２を貫通して開口され、半導体膜１ａの表面に達する。
【００７６】
図４及び図５において、第４層には、データ線６ａ及び中継層６ａ１が設けられている。
【００７７】
図５において、データ線６ａは、コンタクトホール８１を介して、半導体膜１ａのデータ線側ソースドレイン領域１ｄと電気的に接続されている。また、中継層６ａ１は、コンタクトホール８８１を介して下部容量電極７１と電気的に接続されている。データ線６ａ及び中継層６ａ１は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層６ａ１を同一工程で形成できるため、装置の製造プロセスを簡便にできる。尚、例えばデータ線６ａ及び中継層６ａ１は夫々、膜厚が２０ｎｍのチタン（Ｔｉ）膜、膜厚が５０ｎｍのＴｉＮ膜、膜厚が３５０ｎｍのＡｌ膜、膜厚が１５０ｎｍのＴｉＮ膜をこの順に積層してなる４層構造を有する。
【００７８】
図５において、データ線６ａ及び中継層６ａ１より上層側には、第４層及び第５層間を層間絶縁する層間絶縁膜４３が、例えば膜厚が６００ｎｍのＴＥＯＳ膜により形成されている。コンタクトホール８８２は、層間絶縁膜４３を貫通して開口され、中継層６ａ１の表面に達する。尚、好ましくは、層間絶縁膜４３の表面に対して、例えばＣＭＰ（化学的機械研磨）法等による平坦化処理が行われる。
【００７９】
第５層には、シールド層４００及び中継層４０２が設けられる。図４において、シールド層４００は、データ線６ａと同方向即ちＹ方向に沿って延設される。半導体膜１ａにおいてチャネル領域１ａ'、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域に、データ線６ａ及びシールド層４００が配線されている。よって、半導体膜１ａにおける、これらの各領域に対して上層側から進行する光を、データ線６ａ及びシールド層４００によって遮光することが可能となる。
【００８０】
また、図５において、中継層４０２は好ましくはシールド層４００と同一膜により形成される。中継層４０２は、既に説明したように、画素電極９ａと電気的に接続され、画素電極９ａ及び中継層６ａ１間の電気的接続を中継する。尚、シールド層４００及び中継層４０２は夫々、例えば、膜厚が３５０ｎｍのＡｌ膜及び膜厚が１５０ｎｍのＴｉＮ膜を積層してなる２層構造を有する。
【００８１】
図５において、シールド層４００及び中継層４０２より上層側には、第５層及び第６層間を層間絶縁する層間絶縁膜４４が、例えば膜厚が６００ｎｍのＴＥＯＳ膜及び膜厚が７５ｎｍのＢＳＧ（ボロンシリケートガラス）膜よりなる２層構造により、形成される。コンタクトホール８９は、層間絶縁膜４４を貫通して開口され、中継層４０２の表面に達する。なお、好ましくは、層間絶縁膜４４の表面に対して平坦化処理が行われる。
【００８２】
図４及び図５において、第６層には、画素電極９ａが形成されている。図５に示すように、画素電極９ａは、中継層４０２及び６ａ１と、下部容量電極７１とによって、コンタクトホール８９、８８２、８８１及び８３を介して中継されつつ、半導体膜１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。図２を参照して既に説明したように、画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００８３】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００８４】
次に、本実施形態において特徴的なＴＦＴ３０の半導体膜１ａに対する遮光構造について、図６から図９を参照してより詳細に説明する。ここに図６は、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。図７は、図６におけるＢ０−Ｂ０'線の断面部分の構成を示す断面図であり、図８は、図６におけるＢ１−Ｂ１'線の断面部分の構成を示す断面図であり、図９は、図６におけるＢ２−Ｂ２'線の断面部分の構成を示す断面図である。
【００８５】
図５を参照して説明したように、下地絶縁膜１２には、コンタクトホール８０１が開口されている。
【００８６】
図６において、コンタクトホール８０１は、ＴＦＴアレイ基板１０上で平面的に見て、半導体膜１ａに対して、チャネル領域１ａ'の脇に開口される本体部分８０１ａ、及び本体部分８０１ａから延設される第１延在部分８０１ｂを有している。より具体的には、平面的に見て、コンタクトホール８０１は、半導体膜１ａの両脇のうち一方から他方へ、半導体膜１ａの周囲に部分的且つ連続的に形成されている。即ち、半導体膜１ａの両脇に本体部分８０１ａが形成され、本体部分８０１ａから、半導体膜１ａの両脇のうち一方から他方へ、第１延在部分８０１ｂが連続的に形成されている。
【００８７】
ここに、図７において、ゲート電極本体部分３１から、ゲート電極延設部分３２がコンタクトホール８０１の本体部分８０１ａ内にまで延設されている。従って、半導体膜１ａの両脇において、同図中、例えば矢印Ｐ２で示される方向から、チャネル領域１ａ'の側面に向かって進行してくる光を、本体部分８０１ａにおいて少なくとも部分的に遮光することが可能となる。
【００８８】
図６において、コンタクトホール８０１の第１延在部分８０１ｂは、半導体膜１ａにおける第１部分領域１１０ｄに対して、半導体膜１ａに沿って延設されている。第１部分領域１１０ｄには、画素電極側ＬＤＤ領域１ｃ、更には画素電極側ソースドレイン領域１ｅの第１接続部分１ｅｃが含まれる。第１接続部分１ｅｃでは、コンタクトホール８３を介して下部容量電極７１に、画素電極側ソースドレイン領域１ｅが電気的に接続されている。上述したように、下部容量電極７１は画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的接続を中継する。
【００８９】
図６、図８及び図９に示すように、第１延在部分８０１ｂ内には、本体部分８０１ａから連続的にゲート電極延設部分３２が延設されている。よって、第１延在部分８０１ｂによって、第１部分領域１１０ｄに、図８及び図９中において例えば矢印Ｐ２で示される方向に沿い、その側面に向かって進行してくる光を少なくとも部分的に遮光することができる。
【００９０】
図６において、第１延在部分８０１ｂは上述したように、半導体膜１ａの両脇のうち一方から他方へ、平面的に見て、半導体膜１ａの周囲に部分的且つ連続的に形成されている。よって、半導体膜１ａの第１部分領域１１０ｄに対して、その両脇の一方から他方へ連続的に第１延在部分８０１ｂが当該領域を囲うように形成されている。
【００９１】
従って、図８において、半導体膜１ａの両脇において、例えば矢印Ｐ２で示される方向に沿い、画素電極側ＬＤＤ領域１ｃの側面に向かって進行してくる光を、第１延在部分８０１ｂにおいて少なくとも部分的に遮光することが可能となる。
【００９２】
また、図６において、半導体膜１ａの第１部分領域１１０ｄにおける、画素電極側ソースドレイン領域１ｅについては、その両脇の一方から他方に向かって連続的に、第１延在部分８０１ｂによって、側面側から進行してくる光を遮光することが可能となる。よって、第１延在部分８０１ｂは、半導体膜１ａの周囲における、第１接続部分１ｅｃを囲う一部にまで形成される。これにより、図９において、例えば矢印Ｐ２で示される方向に沿って、第１接続部分１ｅｃの側面に向かって進行してくる光を、第１延在部分８０１ｂにおいて、第１接続部分１ｅｃの周囲のより広い領域で遮光することができる。
【００９３】
また、図６から図９において、第１の走査線１ａは、既に説明したように、ＴＦＴ３０のチャネル領域１ａ'、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対して、図７から図９中に示すように、例えば矢印Ｐ１で示される方向に沿って、下層側から進行してくる光を遮光することができる。
【００９４】
本実施形態では、蓄積容量７０において、下部容量電極７１及び容量線３００のうち少なくとも上部容量電極を構成する一部の一方が、遮光性を有する導電材料により、少なくとも部分的に形成されるのが好ましい。この場合、ＴＦＴ３０のチャネル領域１ａ'、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びに画素電極側ソースドレイン領域１ｅに対して、例えば図７中に矢印Ｐ０で示す方向に沿って、それよりも上層側から進行してくる光を遮光することが可能となる。尚、下部及び上部容量電極７１及び３００のうち、少なくとも一方は、第１部分領域１１０ｄを平面的に見て少なくとも部分的に覆うように形成されるのが好ましい。このように構成すれば、図８及び図９中に示すように、例えば矢印Ｐ０で示される方向に沿って、画素電極側ＬＤＤ領域１ｃから画素電極側ソースドレイン領域１ｅの第１接続部分１ｅｃを含む領域に、それよりも上層側から進行してくる光をより確実に低減できる。
【００９５】
従って、本実施形態では、図７において、半導体膜１ａのチャネル領域１ａ'に対して、下層側、上層側及び側面側から進行してくる光を低減できる。また、図８において、データ線側ＬＤＤ領域１ｂよりも相対的に光リーク電流の生じ易い傾向にある画素電極側ＬＤＤ領域１ｃに向かって、下層側、上層側及び側面側から進行してくる光を低減できる。更には、図９において、画素電極側ソースドレイン領域１ｅに向かって、下層側、上層側及び側面側から進行してくる光を低減できる。特に、画素電極側ソースドレイン領域１ｅを第１接続部分１ｅｃの周囲まで、第１延在部分８０１ｂによって囲うようにすることで、第１接続部分１ｅｃの側から、その側面に向かって進行してくる光を低減して、かかる光が画素電極側ＬＤＤ領域１ｃに照射されるのをより確実に防止することができる。
【００９６】
よって、画素電極側ＬＤＤ領域１ｃに対する遮光性をより向上させることができ、ＴＦＴ３０における光リーク電流をより確実に低減することが可能となる。これにより、トランジスタの誤動作やフリッカ等の表示不良を防止して、液晶装置における表示品位を向上させることが可能となる。
【００９７】
また、コンタクトホール８０１内にはゲート電極延設部分３２が延設されることで、これとは別に、上述したような半導体膜１ａの側面側を遮光するための遮光膜を形成しなくてもよいため、より簡易な構成でＴＦＴ３０に対する遮光構造を設けることができる。従って、例えば特許文献６に開示された遮光構造と比較して、液晶装置の製造プロセスをより簡略化することが可能となる。
【００９８】
尚、上述したコンタクトホール８０１における第１延在部分８０１ｂは、次のように形成されてもよい。図１０は、第１実施形態の変形例について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【００９９】
図１０において、本変形例では、第１延在部分８０１ｂは、本体部分８０１ａから、平面的に見て、半導体層１ａの両脇において第１部分領域１１０ｄに対して沿うように延設されている。言い換えれば、第１延在部分８０１ｂは、図６を参照して上述した第１部分領域１１０ｄを囲うように形成された第１実施形態とは異なり、半導体膜１ａの両脇に１つずつ分断された状態で設けられている。この場合にも、半導体膜１ａの両脇において、画素電極側ＬＤＤ領域１ｃの側面に向かって進行してくる光、及び画素電極側ソースドレイン領域１ｅの側面に向かって進行してくる光を、第１延在部分８０１ｂにおいて少なくとも部分的に遮光することが可能となる。
【０１００】
更に、本変形例では、第１の走査線１１ａ及び第２の走査線１１ｂは、Ｘ方向に沿って延在する部分からＹ方向に沿って第１部分領域１１０ｄ側に延在する部分のＹ方向に沿う長さが、図６を参照して上述した第１実施形態と比較して、短く形成されている。このため、開口領域を大きくすることができる、即ち、画素開口率を高めることができる。
【０１０１】
＜第２実施形態＞
次に、本発明の第２実施形態について、図１１から図１３を参照して説明する。
【０１０２】
第２実施形態では、コンタクトホールが第２延在部分を有する点が、第１実施形態とは異なっている。従って、以下では、第１実施形態と異なる点についてのみ図を参照して説明し、第１実施形態と同様の構成については、図１から図９を参照して説明すると共に、図１１から図１３において同一の符号を付して示し、重複する説明を省略することもある。
【０１０３】
図１１は、第２実施形態について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。また、図１２は、図１１におけるＣ０−Ｃ０'線の断面部分の構成を示す断面図であり、図１３は、図１１におけるＣ１−Ｃ１'線の断面部分の構成を示す断面図である。
【０１０４】
図１１において、下地絶縁膜１２において、コンタクトホール８０１は、平面的に見て、第１延在部分８０１ｂとは反対側に、半導体膜１ａにおいてデータ線６ａと電気的に接続される側にまで延設されている。より具体的には、コンタクトホール８０１は、本体部分８０１ａから、第１延在部分８０１ｂとは反対側に、半導体膜１ａに沿って延在する第２延在部分８０１ｃを有している。第２延在部分８０１ｃは、半導体膜１ａの両脇において第２部分領域１１０ｓに対して沿うように延設されている。第２部分領域１１０ｓには、データ線側ＬＤＤ領域１ｂ、更にはデータ線側ソースドレイン領域１ｄの第２接続部分１ｄｃが含まれる。第２接続部分１ｄｃにおいて、データ線側ソースドレイン領域１ｄは、コンタクトホール８１を介してデータ線６ａと電気的に接続される。
【０１０５】
ここに、ゲート電極３ａにおいて、ゲート電極延設部分３２は、コンタクトホール８０１内において、本体部分８０１ａから第２延在部分８０１ｃにまで連続的に延設されている。従って、半導体膜１ａの両脇において、第２部分領域１１０ｓに対してその側面側から進行してくる光を、第２延在部分８０１ｃにおいて少なくとも部分的に遮光することができる。
【０１０６】
よって、図１２において、データ線側ＬＤＤ領域１ｂの両脇において、同図中、例えば矢印Ｐ２で示される方向に沿って、その側面側から進行してくる光を、第２延在部分８０１ｃにおいて遮光することができる。
【０１０７】
また、図１３において、データ線側ソースドレイン領域１ｄの両脇において、同図中、例えば矢印Ｐ２で示される方向に沿って、その側面側から進行してくる光を、第２延在部分８０１ｃにおいて遮光することができる。特に、第２延在部分８０１ｃが、第２接続部分１ｄｃの脇にまで延設されることで、第２接続部分１ｄｃに向かって、側面側から進行してくる光を少なくとも部分的に遮光することができる。
【０１０８】
従って、第２実施形態では、第２延在部分８０１ｃが形成されることで、半導体膜１ａにおいて、データ線側ＬＤＤ領域１ｂからデータ線側ソースドレイン領域１ｄの第２接続部分１ｄｃを含む領域にまで、その側面に向かって進行し、側面側から照射される光をより低減することが可能となる。
【０１０９】
また、コンタクトホール８０１において、第１延在部分８０１ｂ、及び第１延在部分８０１ｂとは本体部分８０１ａを挟んで反対側に第２延在部分８０１ｃが形成されることで、半導体膜１ａの側面に向かって進行する光を、半導体膜１ａの周囲におけるより広い領域で遮光することが可能となる。よって、半導体膜１ａの側面に向かって進行し、その側面側から照射される光をより低減できる。
【０１１０】
尚、第２実施形態では、コンタクトホール８０１において第２延在部分８０１ｃは次のように形成されてもよい。図１４は、第２実施形態の変形例について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【０１１１】
図１４において、第２延在部分８０１ｃは、平面的に見て、半導体膜１ａの両脇のうち一方から他方へ第２部分領域１１０ｓを囲うように、半導体膜１ａの周囲に部分的且つ連続的に形成されている。よって、データ側ソースドレイン領域１ｄについて、その両脇の一方から他方に向かって連続的に、側面側から進行してくる光を遮光することが可能となる。この場合、第２延在部分８０１ｃは、半導体膜１ａの周囲における、データ線側ソースドレイン領域１ｄの第２接続部分１ｄｃを囲う一部にまで形成される。従って、第２接続部分１ｄｃの側面に向かって進行してくる光を、より広い領域で遮光することができるため、かかる光をより確実に低減することが可能となる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１５は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１１２】
図１５に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１１３】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１４】
尚、図１５を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１５】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）等にも適用可能である。
【０１１６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１７】
【図１】第１実施形態に係る液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】相隣接する複数の画素部の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【図７】図６におけるＢ０−Ｂ０'線の断面部分の構成を示す断面図である。
【図８】図６におけるＢ１−Ｂ１'線の断面部分の構成を示す断面図である。
【図９】図６におけるＢ２−Ｂ２'線の断面部分の構成を示す断面図である。
【図１０】第１実施形態の変形例について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【図１１】第２実施形態について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【図１２】図１１におけるＣ０−Ｃ０'線の断面部分の構成を示す断面図である。
【図１３】図１１におけるＣ１−Ｃ１'線の断面部分の構成を示す断面図である。
【図１４】第２実施形態の変形例について、画素部の積層構造における第１層から第３層までに着目して、その配置関係を示す平面図である。
【図１５】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１１８】
１ａ…半導体膜、１ａ'…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、１ｅｃ…第１接続部分、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…第１の走査線、１１ｂ…第２の走査線、１２…下地絶縁膜、１１０ｄ…第１部分領域、８０１…コンタクトホール、８０１ａ…本体部分、８０１ｂ…第１延在部分
【図１】
0005245333.tif 000002
【図２】
0005245333.tif 000003
【図３】
0005245333.tif 000004
【図４】
0005245333.tif 000005
【図５】
0005245333.tif 000006
【図６】
0005245333.tif 000007
【図７】
0005245333.tif 000008
【図８】
0005245333.tif 000009
【図９】
0005245333.tif 000010
【図１０】
0005245333.tif 000011
【図１１】
0005245333.tif 000012
【図１２】
0005245333.tif 000013
【図１３】
0005245333.tif 000014
【図１４】
0005245333.tif 000015
【図１５】
0005245333.tif 000016