(57)【特許請求の範囲】
【請求項１】
基板とゲート電極と酸化物半導体層とソース電極とドレイン電極と、前記酸化物半導体層に接する絶縁層とを有する酸化物半導体素子であって、
前記絶縁層が、前記酸化物半導体層に接する膜厚５０ｎｍ以上のＳｉとＯとを含む酸化物からなる第１の絶縁層と、
該第１の絶縁層に接する膜厚５０ｎｍ以上のＳｉとＮとを含む窒化物からなる第２の絶縁層と、
該第２の絶縁層に接する第３の絶縁層と、
を有し、前記第１の絶縁層及び前記第２の絶縁層の水素含有量が４×１０２１個／ｃｍ３以下であり、第３の絶縁層の水素含有量が４×１０２１個／ｃｍ３より多いことを特徴とする酸化物半導体素子。
【請求項２】
前記第１の絶縁層がＳｉＯｘであり、前記第２の絶縁層がＳｉＮｙであり、前記第３の絶縁層がＳｉＮｚ又はＳｉＯｍＮｎであることを特徴とする請求項１に記載の酸化物半導体素子。
【請求項３】
前記第１の絶縁層と前記第２の絶縁層とが連続的に形成された絶縁層であることを特徴とする請求項１に記載の酸化物半導体素子。
【請求項４】
前記酸化物半導体がＳｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含むアモルファス酸化物半導体であることを特徴とする請求項１に記載の酸化物半導体素子。
【請求項５】
請求項１から４のいずれか１項に記載の酸化物半導体素子であって、前記第１および前記第２の絶縁層の少なくとも一部がゲート絶縁層として用いられることを特徴とする酸化物半導体素子。
【請求項６】
請求項１から５のいずれか１項に記載の酸化物半導体素子と、
前記基板上において、前記ソース電極または前記ドレイン電極と接続されてなる電極を備える表示素子と、を有することを特徴とする表示装置。
【請求項７】
前記表示素子は、エレクトロルミネッセンス素子であることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記表示素子は、液晶セルであることを特徴とする請求項６に記載の表示装置。
【請求項９】
前記基板上に前記表示素子および前記電界効果トランジスタが二次元状に複数配されていることを特徴とする請求項６から８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体素子に関する。より詳しくは、絶縁層を有する酸化物半導体素子とその応用例となる表示装置に関する。
【０００２】
近年、酸化亜鉛（ＺｎＯ）を主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている（特許文献１）。
【０００３】
前記薄膜は、低温での成膜が可能であり、かつ可視光に対して透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能である。
【０００４】
しかし、ＺｎＯを含む酸化物半導体は雰囲気に対して感受性が高く、半導体素子として実用を供するには、保護層により半導体層を雰囲気から隔絶する必要がある（特許文献２）。また、ＺｎＯを半導体層に用いた電界効果型トランジスタの保護層として用いる隔絶層の酸化物半導体との界面に酸化珪素（ＳｉＯ２）層を設けることが可能との記載もある（特許文献３）。
【０００５】
また、ＺｎＯなどを用いた酸化物半導体膜を有する薄膜トランジスタでは、２層から成る絶縁層を用いることが開示されている（特許文献４）。その際、半導体と界面を構成する絶縁層を酸化物絶縁体、例えばＳｉＯ２とする。また、他方の絶縁体を絶縁性の高い窒化珪素（ＳｉＮｚ）で形成する。この構造により酸化物半導体層の結晶性の向上と界面欠陥準位の低減が期待できる。
【０００６】
さらに、ＺｎＯを主成分とする酸化物半導体素子において、ゲート絶縁層にプラズマ化学気相成長法（ＰＥＣＶＤ法ともいう）により形成された窒化珪素（ＳｉＮx）を用いると以下の問題が生じることが知られている。即ち、絶縁層中の水素濃度が高いため、ＺｎＯ成分の還元脱離が起こりＺｎＯ表面層の低抵抗化が生じる。そしてその回避策として酸化物半導体との界面側の水素濃度を低減することが開示されている（特許文献５）。
（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）
【特許文献１】特開２００２−０７６３５６号公報
【特許文献２】特開昭６３−１０１７４０号公報
【特許文献３】特開２００５−３３１７２号公報
【特許文献４】特開２００３−８６８０８号公報
【特許文献５】特開２００７−７３５６２号公報
【非特許文献１】Ｃ．Ｊ．Ｋｉｍ  ｅｔ．ａｌ，ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  ｐｒｏｃｅｅｄｉｎｇｓ，２００６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の発明者らがアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏをはじめとする酸化物半導体素子の検討をしたところ、還元雰囲気による酸化物半導体の抵抗変化の程度は非常に大きいことが確認された。その影響を低減するためには、予め酸化物半導体を非常に高抵抗に作製し３００℃以上のアニールを実施することが有効であることも知られている（非特許文献１）。しかし、この方法を耐熱性の低いプラスチック基板などに適用することは困難である。また、これら耐熱性の低い低温プロセス用の基板は、一般にガス透過性もしくはガス放出性が高く半導体素子への影響を抑制するバリアコート層の形成が必須である。そのためプラスチックなどに代表される低温プロセス用の基板では、２５０℃以下の低温領域でバリアコート層や保護層などのバリア層を形成する必要がある。バリア層の形成方法として、一般的には成膜速度が早く、生産性に優れたＰＥＣＶＤ法が用いられている。しかし、ＰＥＣＶＤ法により形成されたバリアコート層や保護層などのバリア層として機能する絶縁層は、膜中水素量が大きく、酸化物半導体を低抵抗化させることなく形成することができない。（以下本明細書中では、バリアコート層および保護層を総称してバリア層と記載する）
【０００８】
特許文献５ではＰＥＣＶＤ法により２５０℃で形成されたＳｉＮｘは水素含有量が少なく酸化物半導体と接する絶縁層として有効であると開示されている。しかし、本発明者らがＰＥＣＶＤ法により２５０℃で形成されたＳｉＮｘを酸化物半導体と接する絶縁層として用いたところ、２５０℃より高温のアニールを実施しない場合、酸化物半導体の低抵抗化の抑制が不十分であることが分かった。特許文献４において、酸化物半導体の結晶性向上と界面準位密度の低減に有効であるとされた酸化物絶縁層の挿入も、２５０℃以下の低温成膜ではＳｉＮｚからの水素拡散を遮断することができず酸化物半導体の低抵抗化の抑制には不十分であった。特許文献４では結晶ＺｎＯの結晶化向上を主としたため、最高温度が２５０℃以下の低温プロセスでの記載は無く、酸化物半導体の低抵抗化抑制の条件に水素量が大きくかかわることが開示されていない。
【０００９】
上述の通り、酸化物半導体素子を２５０℃以下の低温プロセスで安定して製造するための実用可能な酸化物半導体素子の構成が明確ではなかった。そのために低温プロセスで製造された酸化物半導体素子を用いる表示装置は実用化に至っていない。
【００１０】
本発明は上記課題を解決し、実用可能な酸化物半導体素子を構成する酸化物半導体と絶縁層の構成、および該素子を用いる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、基板とゲート電極と酸化物半導体層とソース電極とドレイン電極と、前記酸化物半導体層に接する絶縁層とを有する酸化物半導体素子であって、前記絶縁層が、前記酸化物半導体層に接する膜厚５０ｎｍ以上のＳｉとＯとを含む酸化物からなる第１の絶縁層と、該第１の絶縁層に接する膜厚５０ｎｍ以上のＳｉとＮとを含む窒化物からなる第２の絶縁層と、該第２の絶縁層に接する第３の絶縁層と、を有し、前記第１の絶縁層及び前記第２の絶縁層の水素含有量が４×１０２１個／ｃｍ３以下であり、第３の絶縁層の水素含有量が４×１０２１個／ｃｍ３より多いことを特徴とするものである。
【００１３】
また本発明は、前記第１の絶縁層がＳｉＯｘであり、前記第２の絶縁層がＳｉＮｙであり、前記第３の絶縁層がＳｉＮｚ又はＳｉＯｍＮｎであることを特徴とするものである。
【００１４】
また本発明は、前記第１の絶縁層と前記第２の絶縁層とが連続的に形成された絶縁層であることを特徴とするものである。
【００１５】
また本発明は、前記酸化物半導体がＳｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含むアモルファス酸化物半導体であることを特徴とするものである。
【００１６】
また本発明は、請求項１から５のいずれか１項に記載の酸化物半導体素子であって、前記第１乃至第３の絶縁層の少なくとも一部がゲート絶縁層として用いられることを特徴とするものである。
【００１７】
また本発明は、基板上で表示素子の電極と電界効果トランジスタのソース電極またはドレイン電極とが接続されてなる表示装置であって、該電界効果トランジスタは、前記いずれかの酸化物半導体素子であることを特徴とするものである。
【００１８】
また本発明は、前記表示素子は、エレクトロルミネッセンス素子であることを特徴とするものである。
【００１９】
また本発明は、前記表示素子は、液晶セルであることを特徴とするものである。
【００２０】
また本発明は、前記基板上に前記表示素子および前記電界効果トランジスタが二次元状に複数配されていることを特徴とするものである。
【発明の効果】
【００２１】
本発明によれば、雰囲気からの水、バリア層（バリアコート層および保護層）から拡散する水素および基板から拡散する水や水素により半導体層が低抵抗化することを効果的に抑制することができる。さらに、２５０℃以下で形成された４×１０２１個／ｃｍ３より多い水素を含むバリア層を用いた低温プロセスで形成可能かつ生産性の高い酸化物半導体素子の提供が可能となる。また、バリア層の形成法として、ＰＥＣＶＤ法を用いることが可能である。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の絶縁層を有する酸化物半導体素子およびそれを用いた表示装置について、図を参照しながら詳細に説明する。
【００２３】
図１は、本発明の絶縁層構造を有する酸化物半導体素子の代表例としてのボトムゲート・ボトムコンタクト型電界効果トランジスタの構成例を示す。
【００２４】
図１（ａ）において、１０は基板、１０ａはバリアコート層として機能する第３の絶縁層、１０ｂは第２の絶縁層、１１はゲート電極、１２はゲート絶縁層として機能する第１の絶縁層、１３はソース電極、１４はドレイン電極である。そして１５は酸化物半導体層、１６〜１８は保護層として機能するそれぞれ第１〜３の絶縁層である。
【００２５】
図１（ｂ）において、１０は基板、１０ａはバリアコート層として機能する第３の絶縁層、１１はゲート電極、１２ａは第１のゲート絶縁層として機能する第２の絶縁層、１２ｂは第２のゲート絶縁層として機能する第１の絶縁層である。そして１３はソース電極、１４はドレイン電極、１５は酸化物半導体層、１６〜１８は保護層として機能するそれぞれ第１〜３の絶縁層である。
【００２６】
（基板）
図１（ａ）、（ｂ）における酸化物半導体素子を作成する基板１０としては、以下の低温プロセス用で使用可能な基板を用いることができる。具体的には、ポリエチレン・テレフタレート（ＰＥＴ）、ポリエチレン・ナフタレート（ＰＥＮ）、ポリイミド、ポリカーボネートなど２５０℃以下のプロセスで有効とされるプラスチックのフィルム、並びに薄板を用いることが可能である。ただし、これらの低温プロセス用の基板は、一般にガス透過性もしくはガス放出性が高く、バリア層１０ａを形成し酸化物半導体層１５への影響を抑制する必要がある。また、低アルカリガラス基板に対しても、半導体素子形成プロセス中のアルカリ金属元素の図１（ａ）におけるゲート絶縁層１２もしくは図１（ｂ）におけるゲート絶縁層１２ａ、ｂへの拡散防止のためのバリア層１０ａを用いる必要がある。さらには酸化物半導体層１５への拡散の防止のためのバリア層１０ａを用いる必要がある。
【００２７】
（酸化物半導体層）
図１（ａ）、（ｂ）における酸化物半導体層１５は、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物を用いることが可能である。
【００２８】
更に、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ１−ｐＭ４ｐ（０＜ｐ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる。）に置換することもできる。
【００２９】
また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ１−ｑＭ３ｑ（０＜ｑ＜１、Ｍ３は、Ｌｕ、またはＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる。）に置換することもできる。
【００３０】
また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ１−ｒＭ２ｒ（０＜ｒ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる。）に置換することもできる。
【００３１】
具体的に本発明に適用できるアモルファス材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。構成金属原子の組成比は必ずしも１である必要は無い。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にすればよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にすればよい。
【００３２】
またアモルファス構造であることは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。なお、本発明において、上記した材料を酸化物半導体素子に用いる場合に、当該半導体層が微結晶状態の構成材料を含むことを除外するものではない。
【００３３】
（絶縁層）
本発明の絶縁層には酸化物半導体の還元を抑制する機能が要求される。この還元抑制機能には、当該絶縁層自身によって酸化物半導体を還元させない機能と、バリア層から拡散する水素原子を酸化物半導体層に拡散することを抑制する機能という２つの異なる機能が必要である。
【００３４】
第１の絶縁層は、これに接する酸化物半導体の還元を抑制する機能を有する酸化物からなる。具体的には膜厚５０ｎｍ以上のＳｉＯｘが望ましい。さらに好ましくは、水素含有量が４×１０２１個／ｃｍ３以下の酸化珪素（ＳｉＯｘ）が望ましい。本明細書中では、ＳｉＯ２組成がストイキオメトリーからずれていても用いることが可能ということを示すため、ＳｉＯｘと表記する。本発明において第１の絶縁層の水素含有量の下限値としては特に制限は無い。設計値通りの絶縁性が確保できる限り水素含有量は少なくてよく、理論的には０でも良い。このように水素含有量を減少させるにはスパッタ法により形成することが望ましい。
【００３５】
本発明者らの知見によれば当該ＳｉＯｘ層（ＳｉＯｘ膜ともいう）の膜厚の上限については前記酸化物半導体の還元を抑制する機能が発揮し、その他の素子の特性に悪影響を与えない限り特に制限はない。求める素子（例えばＴＦＴ）の特性及び製造工程でのタクトタイム等を考慮して適宜決定すれば良い。本発明においては前記ＳｉＯｘ層の膜厚は５０ｎｍ以上１０μｍ以下の膜厚範囲を好適に採用することができる。
【００３６】
さらに、第１の絶縁層ＳｉＯｘのバリア性を確認するため、第１の絶縁層ＳｉＯｘのみを有する酸化物半導体の雰囲気による電気抵抗変化の測定を行った。
【００３７】
図１０は、水分を含む雰囲気でアニールを実施したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の電気伝導度の変化を測定するために作製した試料の模式的な断面図である。これは、コーニング＃１７３７ガラス基板上に膜厚２０ｎｍのＩｎＧａＺｎＯ４薄膜を形成およびパターニングし、次に電極を形成した後、保護層としてスパッタ法によりＳｉＯｘ膜を１００ｎｍ形成したものである。
【００３８】
図１１は、図１０に示す試料に対して、それぞれ２００℃、２５０℃、３００℃のアニール処理を実施した際のＩｎＧａＺｎＯ４薄膜の電気伝導度を示す。○印は大気中アニールを１時間実施した試料の電気伝導度、●印は各温度で大気中アニールを１時間実施した試料に、さらに同じ温度で水蒸気アニールを１時間実施した際の電気伝導度である。水蒸気アニールは、図１０に示す試料と純水をガラス管に真空封止することにより実施した。その際の純水量は、実施アニール温度において約２気圧となる様に調整した。図１１に示されているように、水蒸気アニールを行うと、膜厚１００ｎｍのＳｉＯｘ絶縁層を透過した水蒸気が酸化物半導体に達し、大気中アニールと比べて、酸化物半導体の電気伝導度が増大する。この結果は、２５０℃以下のプロセスによっても、水蒸気による酸化物半導体のキャリア密度が増大することを示している。このキャリア密度の増大は、水蒸気による酸化物半導体へのＨ原子の添加によると考えられる。この事実から１００ｎｍ厚のＳｉＯｘ層のみでは、バリア層としての機能を有せず、別途バリア層の形成が必要であることが分かる。
【００３９】
また、水素化アモルファスシリコンを用いた半導体素子で一般的に用いられるＳｉＮｙ：Ｈを第１の絶縁層として用いた場合、特許文献４が示すとおり、酸化物半導体層の低抵抗化が発生する。そこで、第１の絶縁層としてスパッタ法により形成された水素含有量が４×１０２１個／ｃｍ３以下のＳｉＯｘを、第２の絶縁層としてスパッタ法により形成された水素含有量が４×１０２１個／ｃｍ３以下の窒化珪素（ＳｉＮｙ）用いる。本明細書中では、Ｓｉ３Ｎ４の組成がストイキオメトリーからずれていても用いることが可能ということを示すため、ＳｉＮｙと表記する。しかし、図２（ａ）に示すとおり、ＳｉＯｘの膜厚が５０ｎｍ未満の場合、酸化物半導体の還元抑制に対する機能は十分ではない。すなわち、酸化物半導体に接する第１の絶縁層は膜厚５０ｎｍ以上のＳｉＯｘが望ましい。
【００４０】
第２の絶縁層は水素を大量（例えば５×１０２１個／ｃｍ３以上）に含有する後述の第３の絶縁層（バリア層）から拡散する水素原子を抑制する機能を有する窒化物からなる。（本明細書中では、大量とは、４×１０２１個／ｃｍ３より多く含まれることを意味する。）そして２５０℃までの最高プロセス温度のプロセス過程の中でも熱による水素拡散を防止機能を有する第２の絶縁層として膜厚５０ｎｍ以上のＳｉＮｙが望ましい。
【００４１】
本発明者らの知見によれば、第２の絶縁層の膜厚の上限値は、前記第１の絶縁層の膜厚と同様に特に上限はない。求める素子（例えばＴＦＴ）の特性及び製造工程でのタクトタイム等を考慮して適宜決定すれば良い。本発明においては前記ＳｉＮｙ層の膜厚は５０ｎｍ以上１０μｍ以下の膜厚範囲を好適に採用することができる。
【００４２】
次に保護膜として、第１の絶縁層ＳｉＯｘと第２の絶縁層を有するＴＦＴを作製し、絶縁層からの水素拡散の影響を第２絶縁層の水素含有量を変化させることにより、第２の絶縁層からの水素拡散の影響を調査した。ＳｉＯｘの膜厚は２００ｎｍ、ＳｉＮｙの膜厚はともに３００ｎｍとした。その結果、第２の絶縁層には水素含有量が４×１０２１個／ｃｍ３であるＳｉＮｙと水素含有量が３×１０２２個／ｃｍ３であるＳｉＮｙを用いた２つのＴＦＴにおいて、大きな特性の差が見られた。絶縁層ＳｉＮｙの水素含有量が４×１０２１個／ｃｍ３であるＴＦＴ（●）、３×１０２２個／ｃｍ３であるＴＦＴ（△）の伝達特性の比較を図２（ｂ）に示す。図２（ｂ）より、ＳｉＮｙの水素含有量が多いＴＦＴ（△）は、負のゲート電圧をかけてもドレイン電流を下げることができず、酸化物半導体が低抵抗化してしまっていることがわかる。水素含有量の多いＴＦＴの伝達特性が完全にフラットになっているのは、測定に用いた装置の測定限界以上の電流が流れているためである。
【００４３】
すなわち、水素拡散防止機能の低い第１の絶縁層および酸化物半導体層に対して水素を供給しないためには、第２の絶縁層の水素含有量は４×１０２１個／ｃｍ３以下であることが望ましい。本発明において第２の絶縁層の水素含有量の下限値としては特に制限は無い。設計値通りの絶縁性が確保できる限り水素含有量は少なくてよく、理論的には０でも良い。また、この低水素含有量の層を実現するには、第１および第２の絶縁層をスパッタ法により形成することが望ましい。
【００４４】
また、本発明において前記第１の絶縁層と前記第２の絶縁層とを連続的に形成することもできる。例えば、スパッタ法によって前記第１の絶縁層と前記第２の絶縁層を連続的に形成するには、スパッタガスとして初期に酸素ガス（窒素ガス）を用い、徐々に窒素ガス（酸素ガス）に切替えて形成すればよい。また１つのスパッタ装置で、スパッタガスを切替えて形成することの他に、複数のスパッタ装置（堆積膜形成室）を連結させて、各々の堆積膜形成室によってスパッタガスを変えることによっても形成できる。このようにして形成した第１の絶縁層と第２の絶縁層は、一方の面が酸素が多く含まれ、他方の面が窒素が多く含まれるような酸素と窒素が層厚方向に濃度分布を有するものとなる。この際、当該酸素と窒素の濃度分布は連続的でも、階段状でも良い。
【００４５】
これら第１および第２の絶縁層の水素含有量を４×１０２１個／ｃｍ３以下で形成するには原料に水素化物を含まないため、スパッタ法で形成することが望ましい。しかし、スパッタ法は成膜速度が一般的に遅く、低コストで３００ｎｍ以上の膜を形成することが難しい。そのため、第１および第2の絶縁層のみでは、十分にバリア性を確保することが難しい。そこで、第３の絶縁層として、バリア層を形成する必要がある。
【００４６】
バリア層としては一般的にＰＥＣＶＤ法により形成された多量の水素を含むＳｉＮｚ、ＳｉＯｍＮｎ、ＳｉＣなどが用いられる。本明細書中では、水素含有量の多い第３の絶縁層ＳｉＮｙと水素含有量の少ない第２の絶縁層ＳｉＮｙと区別するため、水素含有量の多い第３の絶縁層をＳｉＮｚと表記する。また、ＳｉＯＮに関しては、水分に対するバリア性を有する範囲で適宜、組成を調整可能であることを示すため、ＳｉＯｍＮｎと表記する。これらのバリア層は、結晶シリコンやアモルファスシリコン、有機物半導体など半導体一般に対して悪影響を与える水（水蒸気含む）、並びに酸素に対して高い遮蔽性を有することが知られている。また、スパッタ法などで形成されるＳｉＮｙ、ＳｉＯｍＮｎと比べて、ＰＥＣＶＤ法で形成された成膜速度が速く、生産性が高い。
【００４７】
また、第３の絶縁層として樹脂層を用いることもできる。
【００４８】
ここで第２の絶縁層による第３の絶縁層からの水素拡散抑制の効果を示す。図３から図６はその効果検証のための実験に用いた絶縁層積層膜の構成を示す。基板には、水素脱離量の無視できる基板として結晶シリコン基板を用いた。図４は、結晶シリコン基板上に第３の絶縁層膜となるＰＥＣＶＤ法により基板温度２５０℃でＳｉＮｚを３５０ｎｍ形成した構成である。図５は図４の第３の絶縁層上に直接第１の絶縁層となるＳｉＯｘを、また、図６は図４の第３の絶縁層上に第２の絶縁層となるＳｉＮｙをそれぞれ５０ｎｍから３００ｎｍの膜厚でスパッタ法により室温で形成したものである。図３は図４の第３の絶縁層を有する基板上に、本発明の絶縁層となる第２の絶縁層および第１の絶縁層を積層した構成である。酸化物半導体に接する第１の絶縁層は膜厚１００ｎｍのＳｉＯｘであり、酸化物半導体に接しない第２の絶縁層は膜厚５０ｎｍのＳｉＮｙである。両層はスパッタ法により室温で形成した。ＳｉＯｘのスパッタ成膜には、３インチ径のＳｉＯ２ターゲットを用い、投入ＲＦパワーは４００Ｗとした。ＳｉＯｘ成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝５０：５０であった。また、ＳｉＮｙのスパッタには、３インチ径のＳｉ３Ｎ４ターゲットを用い、投入ＲＦパワーは４００Ｗとした。ＳｉＮｙ成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量はＡｒ：Ｎ２＝５０：５０であった。
【００４９】
図３から図６に示した第３の絶縁層膜厚３５０ｎｍと第１の絶縁層膜厚３００ｎｍ、第２の絶縁層膜厚３００ｎｍの２次イオン質量分析（ＳＩＭＳ）を行った。第３の絶縁層のＳｉＮｚには３×１０２２個／ｃｍ３、第１の絶縁層のＳｉＯｘには４×１０２０個／ｃｍ３、第２の絶縁層のＳｉＮｙには１×１０２０個／ｃｍ３の水素が含まれていた。
【００５０】
次に昇温脱離分析法によって、図３から図６の各試料からの水素脱離量を測定した。
【００５１】
測定温度範囲は、基板表面に接触させた熱電対の温度で５０℃から３５０℃とし、定量に用いた温度範囲は、５０℃から２５０℃とした。
【００５２】
脱離したガスが水素であることは、Ｈ２＋に相当する質量数（ｍ／ｚ）２のイオン強度から同定した。
【００５３】
図７は、それぞれ図４の構成のＰＥＣＶＤ法により形成された第３の絶縁層として用いるＳｉＮｚの水素脱離スペクトル（○）、図５の構成で第２の絶縁層をスパッタＳｉＮｙ５０ｎｍとし、昇温脱離法により測定した場合のスペクトル（■）を示す。ＰＥＣＶＤ法により形成された水素を大量に含有する第３の絶縁層ＳｉＮｚは約２００℃から水素の脱離が開始している。また、第２の絶縁層スパッタＳｉＮｙ５０ｎｍは基板温度３５０℃までの全領域で第３の絶縁層からの水素の脱離を抑制しており、水素の拡散防止機能を有していることが分かる。
【００５４】
図８は、基板温度５０℃におけるＨ２＋脱離量をバックグラウンドとして、図４と図５に示す構造における基板温度５０℃から２５０℃の積分水素脱離量を示す。ここでは、図６の構成においる第１の絶縁層であるスパッタＳｉＯｘ（△）と図５の構成における第２の絶縁層であるスパッタＳｉＮｙ（■）の膜厚をそれぞれ５０ｎｍから２００ｎｍまで変化させたときの上記積分水素脱離量の依存性を示す。また、●印のプロットは図３の構成において、本発明の絶縁層である第１の絶縁層スパッタＳｉＯｘ１００ｎｍ／第２の絶縁層スパッタＳｉＮｙ５０ｎｍ／第３の絶縁層ＰＥＣＶＤ  ＳｉＮｚ３５０ｎｍを用いたときの積分水素量である。
【００５５】
図８は第１の絶縁層スパッタＳｉＯｘ１００ｎｍ／第２の絶縁層スパッタＳｉＮｙ５０ｎｍ／第３の絶縁層ＰＥＣＶＤ  ＳｉＮｚ３５０ｎｍの３層からなる本発明の絶縁層である。そして本発明の当該３層からなる絶縁層が第３の絶縁層から放出される水素原子の拡散抑制による半導体の還元抑制の機能を有することを示している。
【００５６】
以上の通り、水素原子の拡散防止と酸化物半導体の還元抑制に対する機能の両立のためには、３層以上で構成され機能を分離した絶縁層が有効である。
【００５７】
これら絶縁層が酸化物半導体の下部に形成される場合は、図１（ａ）におけるバリアコート層１０ａ、ｂおよびゲート絶縁層１２もしくは、図１（ｂ）におけるバリアコート層１０ａおよびゲート絶縁層１２ａ、ｂとなる。また、これら絶縁層が酸化物半導体の上部に形成される場合は図１（ａ）、（ｂ）における保護層１６〜１８となる。
【００５８】
以下に本発明の酸化物半導体素子を電界効果トランジスタを例にとって説明する。
【００５９】
（ボトムゲート・ボトムコンタクト型酸化物半導体電界効果トランジスタ）
上記アモルファス酸化物半導体、並びに絶縁層を用いて、図９に示すボトムゲート・ボトムコンタクト型薄膜トランジスタを作成することができる。
【００６０】
以下、図９を例に、本発明の絶縁層を保護層に用いた酸化物半導体素子の一つである電界効果トランジスタについて順をおって説明する。
【００６１】
まず基板１０にゲート電極１１を形成するための電極層を形成する。基板１０としては、ポリエチレン・テレフタレート（ＰＥＴ）、ポリエチレン・ナフタレート（ＰＥＮ）、ポリイミド、ポリカーボネートなど２５０℃以下の製造プロセスで有効なプラスチックのフィルム、並びに薄板を用いることができる。もちろん、ガラス基板やステンレス基板を用いても良い。ゲート電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであればよい。例えばＩｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属やそれらの合金などの金属電極材料およびそれらの積層膜を用いることができる。次に、フォトリソグラフィー法等を用いてゲート電極１１のパターンを形成する。そして、パターニングされたゲート電極１１を有する基板１０上にゲート絶縁層１２を形成する。ゲート絶縁層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。ゲート絶縁材料は、良好な絶縁特性と酸化物半導体に対する非還元性を有するものであればよい。例えば、スパッタ法によるＳｉＯｘを用いることができる。次にソース電極１３およびドレイン電極１４を形成するための電極層を形成する。この電極層の形成には、ゲート電極１１と同様の方法、材料を用いることができる。そして、フォトリソグラフィー法等を用いてソース電極１３およびドレイン電極１４を形成する。
【００６２】
パターニングされたソース電極１３およびドレイン電極１４を有するゲート絶縁層１２上に酸化物膜からなる酸化物半導体層１５を形成する。作製には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法、ＣＶＤ法等を用いることができる。酸化物半導体層１５はフォトリゾグラフィー法とエッチング法を用いてパターニングされる。
【００６３】
そして、酸化物半導体上に還元抑制機能を持つ第１の絶縁層１６としてスパッタ法により膜厚５０ｎｍ以上のＳｉＯｘを形成する。その上に水素原子の透過抑制機能を持つ第２の絶縁層１７としてスパッタ法により膜厚５０ｎｍ以上のＳｉＮｙを形成する。さらにその上にＰＥＣＶＤ法によりＳｉＮｚの第３の絶縁層１８を形成する。耐熱性の低いプラスチック基板などを用いる際は、ＳｉＮｚ層の形成温度は２５０℃以下となり、その膜中に大量の水素が含まれる。そして、フォトリソグラフィー法とエッチング法により、保護層１６〜１８にコンタクトホールを形成し、酸化物半導体電界効果トランジスタが完成する。
【００６４】
本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【００６５】
（ボトムゲート・トップコンタクト型酸化物半導体電界効果トランジスタ）
図１２（ａ）に本発明の絶縁層を保護層に用いたボトムゲート・トップコンタクト型薄膜トランジスタを示す。ゲート電極１１、ゲート絶縁層１２、酸化物半導体層１５、ソース電極１３およびドレイン電極１４、保護層として機能する第１〜第３の絶縁層１６〜１８を上述の図９の説明と同様に形成し、図１２（ａ）の構造を得る。この際、第１の絶縁層１６、あるいは、第１と第２の絶縁層１６、１７をソース電極１３およびドレイン電極１４を形成する前に堆積し、フォトリゾグラフィー法等を使用してそれら絶縁層をパターニングして、図１２（ｂ）または（ｃ）の構成をとっても良い。図１２（ａ）〜（ｃ）の何れ構成においても酸化物半導体層上に３層の絶縁層が形成される。
【００６６】
次に、図１２（ｄ）を例に、本発明の絶縁層を下地層（バリアコート層およびゲート絶縁層などを含む）に用いたボトムゲート・トップコンタクト型薄膜トランジスタについて順をおって説明する。
【００６７】
図１２（ｄ）に示す基板１０に、ＰＥＣＶＤ法によりＳｉＮｚのバリアコート層（第３の絶縁層）１０ａを形成する。その上に金属からなるゲート電極１１を形成する。バリアコート層からの水素原子の拡散防止機能を持つ第２のゲート絶縁層（第２の絶縁層）１２ａとしてスパッタ法により膜厚５０ｎｍ以上のＳｉＮｙを形成する。さらに、その上に酸化物半導体の還元抑制機能を持つ第１のゲート絶縁層（第１の絶縁層）１２ｂとしてスパッタ法により膜厚５０ｎｍ以上のＳｉＯｘを形成する。
【００６８】
その後酸化物半導体層１５、保護層１６として機能する第１の絶縁層を形成する。第１の絶縁層１６にコンタクトホールを形成し、ソース電極１３およびドレイン電極１４を形成しボトムゲート・トップコンタクト型薄膜トランジスタを完成する。本発明の３層から成る絶縁層を下地層（ゲート絶縁層およびバリアコート層）として用いることでバリアコート層に大量に含まれる水素の影響を受けず、２５０℃以下の低温プロセスで形成可能なリーク電流の低い酸化物半導体素子の提供が可能となる。
【００６９】
本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【００７０】
（トップゲート型酸化物半導体電界効果トランジスタ）
図１３（ａ）に本発明の絶縁層を保護層に用いたトッブゲート・ボトムコンタクト型薄膜トランジスタを示す。ソース電極１３およびドレイン電極１４、酸化物半導体層１５、ゲート電極１１、ゲート絶縁層や保護層として機能する絶縁層１６〜１８を前述の図９の説明と同様に形成する。この場合、酸化物半導体の還元抑制に対する機能を持つ第１の絶縁層１６がゲート絶縁層１２としての機能を兼ねている。また、第２の絶縁層１７が第３の絶縁層１８からの水素拡散を防止する機能を有している。さらに、図１３（ｂ）のように酸化物半導体の還元抑制に対する機能を持つ第１の絶縁層１６と水素拡散抑制の機能を持つ第２の絶縁層１７をそれぞれ第１のゲート絶縁層１２ａ、第２のゲート絶縁層１２ｂとし、この積層膜をゲート絶縁層１２として用いても良い。図１３（ａ）と（ｂ）のいずれの構成においても、酸化物半導体上に３層の絶縁層が形成される。
【００７１】
また、図１３（ｃ）に本発明の絶縁層を下地層に用いたトップゲート・ボトムコンタクト型薄膜トランジスタを示す。
【００７２】
まず、基板１０に、ＰＥＣＶＤ法によりＳｉＮｚのバリアコート層（第３の絶縁層）１０ａを形成する。耐熱性の低いプラスチック基板などを用いる際は、バリアコート層の形成温度は２５０℃以下となり、その膜中に大量の水素が含まれる。その上に水素原子の拡散防止機能を持つ第２の絶縁層１０ｂとしてスパッタ法により膜厚５０ｎｍ以上のＳｉＮｙを形成する。さらに、その上に酸化物半導体界面の還元抑制機能を持つ第１の絶縁層１０ｃとしてスパッタ法により膜厚５０ｎｍ以上のＳｉＯｘを形成する。その後にソース電極１３およびドレイン電極１４を形成する。それら電極の形成には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法、ＣＶＤ法等を用いることができる。また、電極材料は、良好な電気伝導性を有するものであれば特にこだわらない。例えばＩｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体や、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属電極材料を用いることができる。
【００７３】
ソース電極１３およびドレイン電極１４のパターンはフォトリソグラフィー法等を用いて形成する。
【００７４】
次に、パターニングされたソース電極１３およびドレイン電極１４を有する第１の下地層１０ｃ上に酸化物膜からなる酸化物半導体層１５を形成する。酸化物半導体層１５の作製には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法等を用いることができる。
【００７５】
次に、前記酸化物半導体層１５上にゲート絶縁層１２を形成する。ゲート絶縁層１２の作製には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法等を用いることができる。ゲート絶縁材料としては、良好な絶縁特性を有するものであれば、特にこだわらない。例えば、スパッタ法によるＳｉＯｘを用いることができる。次にゲート電極１１を形成する。ゲート電極１１の形成には、ソース電極１３およびドレイン電極１４と同様の方法、材料を用いることができる。こうして酸化物半導体電界効果トランジスタが完成する。本発明の３層からなる絶縁層を下地層に用いることで、バリアコート層に多量に含まれる水素による影響を受けず、２５０℃以下の低温プロセスで形成可能なリーク電流の低い酸化物半導体素子の提供が可能となる。
【００７６】
本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【００７７】
（下地層および保護層を有する酸化物半導体電界効果トランジスタ）
次に本発明の絶縁層を下地層と保護層の両方に用いた酸化物半導体電界効果トランジスタについて説明する。
【００７８】
図１（ａ）に示すように基板１０に第１のバリアコート層１０ａ（第３の絶縁層）と水素拡散防止の機能を有する第２のバリアコート層１０ｂ（第２の絶縁層）を堆積する。次いで前述の図９、１２（ａ）〜（ｃ）、１３（ａ）〜（ｂ）で説明したボトムゲート型もしくはトップゲート型電界効果トランジスタを形成する。また、図１（ｂ）に示すように１層のバリアコート層１０ａ（第３の絶縁層）上に上述のボトムゲート型電界効果トランジスタを形成する場合には、ゲート絶縁層を第２の絶縁層１２ａと第１の絶縁層１２ｂの積層膜にする。そして、バリアコート層１０ａに接する第２の絶縁層１２ａに水素拡散防止の機能を持たせても良い。
【００７９】
本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【００８０】
（表示装置）
これより、本発明の酸化物電界効果トランジスタを用いた表示装置について説明する。
【００８１】
本発明よる電界効果トランジスタの出力端子であるドレインに、有機エレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に、表示装置の断面図１４を用いて具体的な表示装置構成の例を説明する。
【００８２】
図１４に示すように、基板１１０上に上述の図１（ｂ）の説明と同様に電界効果トランジスタ１２０を形成する。本発明においては、上記電界効果トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。そして、電界効果トランジスタ１２０のドレイン電極１２４に、電極１３０が接続し、電極１３０上に正孔輸送層１３１ａ、発光層１３１ｂを形成する。さらに発光層１３１ｂ上に電極１３２を形成する。かかる構成により、発光層１３１ｂに注入する電流を、ソース電極１２３からドレイン電極１２４にアモルファス酸化物半導体層１２２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果トランジスタ１２０のゲート電極１２１の電圧によって制御することができる。ここで、電極１３０、正孔輸送層１３１ａ、発光層１３１ｂ、電極１３２は有機エレクトロルミネッセンス素子を構成する。
【００８３】
あるいは、図１５に示すように、ドレイン電極１２４が延長されて電極１３０に接続されており、これを高抵抗層１３３、１３５に挟まれた液晶セルや電気泳動型粒子セル１３４へ電圧を印加する電極１３０とする構成を取ることができる。液晶セルや電気泳動型粒子セル１３４、高抵抗層１３３および１３５、電極１３０、電極１３２は表示素子を構成する。これら表示素子に印加する電圧を、本図には示していない、蓄積容量を介して、ソース電極１２３からドレイン電極１２４にアモルファス酸化物半導体層１２２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート電極１２１の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１３３、１３５は不要である。
【００８４】
（ボトムゲート・コプレーナ型酸化物半導体電界効果トランジスタ）
図１６に本発明の絶縁層を保護層に用いたボトムゲート・コプレーナ型薄膜トランジスタを示す。
【００８５】
ゲート電極１１、ゲート絶縁層１２、酸化物半導体層１５を上述の図９の説明と同様に形成する。そして、酸化物半導体上に還元抑制機能を持つ保護層１６（第１の絶縁層）としてスパッタ法により膜厚５０ｎｍ以上のＳｉＯｘを形成する。その上に水素原子の透過抑制機能を持つ保護層１７（第２の絶縁層）としてスパッタ法により膜厚５０ｎｍ以上のＳｉＮｙを形成する。また、フォトリソグラフィー法とエッチング法により、保護層１６および１７をパターニングする。フォトリソグラフィーには、ゲート電極１１をマスクとして裏面露光を用い、自己整合的に保護層１６および１７をパターニングしても良い。さらにその上にＰＥＣＶＤ法によりＳｉＮｚの第３の絶縁層１８を形成する。原料ガスには、ＳｉＨ４ガス、ＮＨ３ガス、Ｎ２ガスなどを用いる。また、ＳｉＮｚ、ＳｉＯｍＮｎ、ＳｉＣなど膜を用いても良い。このＰＥＣＶＤ成膜時に発生する水素や水素を構成元素として含むガスによるプラズマや成膜された絶縁膜１８からの水素拡散により、保護層１６および１７に被覆されていない領域の酸化物半導体層に水素が添加される。その際、水素添加量の調整として、ＰＥＣＶＤによる成膜前にＨ２プラズマのみによる水素添加処理を行っても良い。この水素添加で保護層１６および１７の被覆されていない領域の酸化物半導体が低抵抗化し、ソース電極１３およびドレイン電極１４が保護層１６および１７に対して自己整合的に形成される。また、保護層１６および１７に被覆されていない領域の酸化物半導体の抵抗は、ＰＥＣＶＤ成膜時のＲＦパワー密度、成膜温度、電極間距離、原料ガス流量比、処理時間などで制御可能である。
【００８６】
その後、保護層１８にコンタクトホールを形成し、ソース配線１９およびドレイン配線２０を形成しボトムゲート・コプレーナ型薄膜トランジスタを完成する。
【００８７】
本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【実施例】
【００８８】
これより、本発明の実施例についてさらに詳細に説明するが、本発明はこれらによって何ら限定されるものではない。
【００８９】
（実施例１）ボトムゲート・ボトムコンタクト型電界効果トランジスタ
図９のボトムゲート・ボトムコンタクト型の電界効果トランジスタの作製例を示す。まず、ガラス基板１０（コーニング社製１７３７）上に、ゲート電極を形成するための電極層をスパッタ法により形成する。電極材料にはＭｏを用い、膜厚は５０ｎｍである。
【００９０】
その後、フォトリソグラフィー法とエッチング法とを用いて電極をパターニングし、ゲート電極１１とする。
【００９１】
次に、スパッタ法を用いてゲート絶縁層１２として２００ｎｍのＳｉＯｘ膜を成膜する。該ＳｉＯｘ膜はＲＦスパッタ装置を用いて基板温度は室温で形成する。ターゲットは３インチ径のＳｉＯ２を用い、投入ＲＦパワーは４００Ｗである。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ＝１００％である。ソース電極１１およびドレイン電極１２の電極材料にはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を用い、膜厚は１５０ｎｍである。また、フォトリソグラフィー法とエッチング法により、ソース電極１３およびドレイン電極１４をパターニング形成する。さらに、酸化物半導体膜１５には、膜厚３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。該酸化物半導体層は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチ径のＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗである。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９５：５である。その後、フォトリソグラフィー法とエッチング法とを用いて酸化物半導体層１５をパターニング形成する。その上に保護層１６（第１の絶縁層）および１７（第２の絶縁層）として、スパッタ法により、ＳｉＯｘ５０ｎｍとＳｉＮｙ５０ｎｍを順次堆積する。ＳｉＯｘのスパッタ堆積には、３インチ径のＳｉＯ２ターゲットを用い、投入ＲＦパワーは４００Ｗとした。ＳｉＯｘ成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝５０：５０であった。また、ＳｉＮｙのスパッタには、３インチ径のＳｉ３Ｎ４ターゲットを用い、投入ＲＦパワーは４００Ｗとした。ＳｉＮｙ成膜時のガス流量はＡｒ：Ｎ２＝５０：５０であった。さらに保護層１８（第３の絶縁層）として、ＰＥＣＶＤ法により、膜厚３００ｎｍのＳｉＮｚを成膜する。このＰＥＣＶＤ法によるＳｉＮｚの形成時の基板温度は２５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用いる。ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。そして、フォトリソグラフィー法とエッチング法により、これら保護層にコンタクトホールを形成する。こうして、本発明の電界効果トランジスタが完成する。
【００９２】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示し、かつ、雰囲気に対して安定である。
【００９３】
（実施例２）
図１２（ｄ）のボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
【００９４】
まず、アルカリ金属元素を含むガラス基板１０上に、ＰＥＣＶＤ法によりＳｉＮｚのバリアコート層１０ａを２５０℃で形成する。その上に、フォトリソグラフィー法とリフトオフ法、電子ビーム蒸着法によりを用いてゲート電極１５をパターニング形成する。ゲート電極１５はバリアコート層１０ａ上に電子ビーム蒸着法で堆積したＴｉ５ｎｍ／Ａｕ４０ｎｍ／Ｔｉ５ｎｍの積層膜である。
【００９５】
次に、ゲート絶縁層１２ａと１２ｂにはそれぞれＳｉＮｙとＳｉＯｘの積層構造を用い、実施例１と同じスパッタ法によりそれぞれＳｉＮｙ１５０ｎｍとＳｉＯｘ５０ｎｍを順次室温（２５℃）で形成する。ゲート絶縁層１２ｂは、酸化物半導体１５の下地層として機能する。さらに、酸化物半導体膜１５には、実施例１と同じ３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。
【００９６】
次に、エッチングストッパ層を兼ねる保護層１６（第１の絶縁層）とソース電極１３およびドレイン電極１４を形成する。
【００９７】
エッチングストッパ層を兼ねる保護層１６（第１の絶縁層）には膜厚１００ｎｍのＳｉＯｘを室温（２５℃）で実施例１と同じスパッタ法で形成する。また、フォトリソグラフィー法とエッチング法により、保護層１６（第１の絶縁層）にコンタクトホールを形成する。
【００９８】
ソース電極１３およびドレイン電極１４の電極材料にはＩＴＯを用い、膜厚は１５０ｎｍとする。また、フォトリソグラフィー法とエッチング法により、ソース電極１３およびドレイン電極１４をパターニング形成する。
【００９９】
次に、加熱炉で大気中２５０℃、０．５時間のアニール処理をし、ソース電極１３およびドレイン電極１４の電気的伝導率を増大させる。こうして、本発明の電界効果トランジスタが完成する。
【０１００】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示す。
【０１０１】
（実施例３）
本実施例は、実施例２のバリアコート層１０ａをＰＥＣＶＤ法により基板温度２５０℃でＳｉＯｍＮｎで形成する例である。ＳｉＯｍＮｎ形成時の基板温度は２５０℃とし、プロセスガスには、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を用いる。ガス流量比はＳｉＨ４：Ｎ２Ｏ：Ｎ２＝１：２．５：１０に設定する。また、投入ＲＦパワー密度と圧力はそれぞれ０．２５Ｗ／ｃｍ２、１５０Ｐａとする。Ｎ２ガスの代わりにＮＨ３ガスを用いても良い。バリアコート層１０ａ以降は実施例２と同様に形成する。こうして、本発明の電界効果トランジスタを完成させる。
【０１０２】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示す。
【０１０３】
（実施例４）ボトムゲート・トップコンタクト型電界効果トランジスタ
図１２（ｃ）のボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
【０１０４】
まず、ガラス基板１０（コーニング社製１７３７）上に、フォトリソグラフィー法とエッチング法を用いてゲート電極１１をパターニングして形成する。ゲート電極１１はガラス基板１０上にスパッタ法を用いて膜厚５０ｎｍのＭｏとする。
【０１０５】
次に、ゲート絶縁層１２として実施例１と同じスパッタ法を用いて膜厚２００ｎｍのＳｉＯ２膜を成膜する。さらに、酸化物半導体膜１５にも、実施例１と同じ３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。
【０１０６】
その後、フォトリソグラフィー法とエッチング法とを用いて酸化物半導体層１５をパターニング形成する。
【０１０７】
次に、酸化物半導体保護層を兼ねる保護層１６（第１の絶縁層）および１７（第２の絶縁層）とソース電極１３およびドレイン電極１４を形成する。
【０１０８】
酸化物半導体保護層を兼ねる保護層１６および１７にはＳｉＯｘとＳｉＮｙの積層構造を用い、実施例１と同じくスパッタ法によりそれぞれＳｉＯｘ５０ｎｍとＳｉＮｙ１００ｎｍを順次堆積する。また、フォトリソグラフィー法とエッチング法により、保護層１６および１７をパターニングする。
【０１０９】
ソース電極１３およびドレイン電極１４の電極材料にはＩＴＯを用い、膜厚は１５０ｎｍである。また、フォトリソグラフィー法とエッチング法により、ソース電極１３およびドレイン電極１４をパターニングする。
【０１１０】
さらに保護層１８（第３の絶縁層）として、ＰＥＣＶＤ法により、膜厚３００ｎｍのＳｉＮｚを成膜する。また、フォトリソグラフィー法とエッチング法により、保護層１８にコンタクトホールを形成する。こうして、本発明の電界効果トランジスタが完成する。
【０１１１】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示し、かつ、雰囲気に対して安定である。
【０１１２】
（実施例５）トップゲート・ボトムコンタクト型電界効果トランジスタ
図１３（ｂ）のトップゲート・コンタクト型の電界効果トランジスタの作製例を示す。
【０１１３】
まず、ガラス基板１０（コーニング社製１７３７）上に、実施例１と同じくＩＴＯからなるソース電極１３およびドレイン電極１４をスパッタ法により形成する。ただし、膜厚は５０ｎｍである。
【０１１４】
その後、フォトリソグラフィー法とエッチング法とを用いて電極をパターニングし、ソース電極１３およびドレイン電極１４とする。
【０１１５】
次に、ソース電極１３およびドレイン電極１４を有するガラス基板１０上に実施例１と同じＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１５を３０ｎｍ形成する。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１５をパターニング形成する。
【０１１６】
次に、ゲート絶縁層１６（１２ａ）、１７（１２ｂ）を実施例１と同じスパッタ法により堆積する。ゲート絶縁層１６（１２ａ）としてＳｉＯｘの膜厚を５０ｎｍ、ゲート絶縁層１７（１２ｂ）としてＳｉＮｙの膜厚を１５０ｎｍとする。さらにゲート電極材料にはＩＴＯを用い、スパッタ法により５０ｎｍ堆積する。これを、フォトリソグラフィー法とエッチング法により、パターニングしゲート電極１５を形成する。さらに保護層１８（第３の絶縁層）として、ＰＥＣＶＤ法により、ＳｉＮｚを３００ｎｍ成膜する。また、フォトリソグラフィー法とエッチング法により、保護層１８にコンタクトホールを形成する。こうして、本発明の電界効果型トランジスタが完成する。
【０１１７】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示し、かつ、雰囲気に対して安定である。
【０１１８】
（実施例６）
図１３（ｃ）のトップゲート・ボトムコンタクト型の電界効果トランジスタの作製例を示す。
【０１１９】
まず、耐熱性ポリイミド基板１０上に、ＰＥＣＶＤ法により膜厚３００ｎｍのＳｉＮｚのバリアコート層１０ａ（第３の絶縁層）を２５０℃で形成する。その上に第２の絶縁層１０ｂとしてスパッタ法により実施例１と同条件で膜厚５０ｎｍのＳｉＮｙを室温（２５℃）で形成する。さらに、その上に第１の絶縁層１０ｃとしてスパッタ法により膜厚１００ｎｍのＳｉＯｘを室温（２５℃）で形成する。ソース電極１３およびドレイン電極１４を形成するための電極層をスパッタ法により室温（２５℃）で形成する。電極材料にはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を用い、膜厚は５０ｎｍとする。
【０１２０】
その後、フォトリソグラフィー技術とエッチング技術とを用いて電極をパターニングし、ソース電極１３およびドレイン電極１４とする。
【０１２１】
次に、実施例１と同じＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層を３０ｎｍ形成する。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１５をパターニング形成する。
【０１２２】
次に、ゲート絶縁層１２とゲート電極１１を形成する。
【０１２３】
ゲート絶縁層材料にはＳｉＯｘを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成する。
【０１２４】
ゲート電極材料にはＭｏを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とエッチング法により、ゲート電極１１をパターニング形成する。
【０１２５】
次に、加熱炉で大気中２５０℃、０．５時間アニール処理をし、ソース電極１３およびドレイン電極１４の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタが完成する。
【０１２６】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【０１２７】
（実施例７）下地膜および保護層を有するボトムゲート・ボトムコンタクト型電界効果トランジスタ
図１（ｂ）のバリアコート層上ボトムゲート・ボトムコンタクト型の電界効果トランジスタの作製例を示す。
【０１２８】
まず、耐熱性ポリイミド基板１０上にバリアコート層１０ａ（第３の絶縁層）として、ＰＥＣＶＤ法により、２５０℃でＳｉＮｚを１００ｎｍの膜厚で成膜する。次にバリアコート層１０ａ上にゲート電極を形成するための電極層をスパッタ法により形成する。電極材料にはＭｏを用い、膜厚は５０ｎｍとする。その後、フォトリソグラフィー法とエッチング法とを用いて電極をパターニングし、ゲート電極１１とする。
【０１２９】
次に、ゲート絶縁層１２ａ（第２の絶縁層）、１２ｂ（第１の絶縁層）を実施例１と同じスパッタ法により堆積する。ゲート絶縁層１２ａには膜厚１５０ｎｍのＳｉＮｙを、ゲート絶縁層１２ｂには膜厚５０ｎｍのＳｉＯｘをそれぞれ用いる。酸化物半導体層１５以降は実施例１と同様に形成する。
【０１３０】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示し、かつ、雰囲気に対して安定である。
【０１３１】
（実施例８）
本実施例ではボトムゲート・ボトムコンタクト型の電界効果トランジスタを用いた図１４の表示装置について説明する。電界効果トランジスタの製造工程は、前記実施例１と同様である。ただし、図１（ａ）、（ｂ）、図９、図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｃ）に記載されるどの電界効果トランジスタを用いても良い。そして、電界効果トランジスタ１２０のドレイン電極１２４に保護層１２７を介して電極１３０を形成する。電極１３０にはスパッタ法により形成したＩＴＯを用いる。次に電極１３０上に正孔輸送層１３１ａ、発光層１３１ｂを蒸着法により形成する。正孔輸送層１３１ａ、発光層１３１ｂにはそれぞれα‐ＮＰＤ、Ａｌｑ３を用いる。さらに発光層１３１ｂ上に電極１３２を蒸着法により形成する。電極材料にはＭｇＡｇを用いる。このようにして、図１４に示す、有機エレクトロルミネッセンス素子を表示素子とする表示装置を作成する。
【０１３２】
（実施例９）
本実施例ではボトムゲート・ボトムコンタクト型の電界効果トランジスタを用いた図１５の表示装置について説明する。電界効果トランジスタの製造工程は、前記実施例１と同様である。ただし、図１（ａ）、（ｂ）、図９、図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｃ）に記載されるどの電界効果トランジスタを用いても良い。前記電界効果トランジスタ１２０において、ドレイン電極１２４をなすＩＴＯ膜の島の短辺を１００μｍまで延長する。そして、延長された９０μｍの部分を残し、ソース電極１２３およびゲート電極１２１への配線を確保した上で、電界効果トランジスタ１２０を絶縁層１２５〜７で被覆する。この上にポリイミド膜１３３を塗布し、ラビング工程を施す。
【０１３３】
一方で、同じくプラスチック基板１４０上にＩＴＯ膜１３２とポリイミド膜１３５を形成し、ラビング工程を施したものを用意し、前記電界効果トランジスタ１２０を形成した基板１１０と５μｍの空隙を空けて対向させ、ここにネマチック液晶１３４を注入する。さらにこの構造体の両側に一対の偏光板１００、１５０を設ける。ここで、電界効果トランジスタのソース電極１２３に電圧を印加し、ゲート電極１２１の印加電圧を変化させると、ドレイン電極１２４から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域のみ、光透過率が変化する。またその透過率は、電界効果トランジスタ１２０がオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。このようにして、図１５に示す、液晶セルを表示素子とする表示装置を作成する。
【０１３４】
（実施例１０）
実施例９において、電界効果トランジスタを形成する基板として白色のプラスチック基板１１０を用い、電界効果トランジスタ１２０の各電極を金に置き換え、ポリイミド膜１３３、１３５と偏光板１００、１４０を廃する構成とする。そして、白色のプラスチック基板１１０と透明のプラスチック基板１５０の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセル１３４を充填させる構成とする。この構成の表示装置の場合、本電界効果トランジスタによって延長されたドレイン電極と上部のＩＴＯ膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
【０１３５】
（実施例１１）
図１６のボトムゲート・コプレーナ型の電界効果型トランジスタの作製例を示す。
【０１３６】
まず、ガラス基板１０（コーニング社製１７３７）上に、フォトリソグラフィー法とエッチング法を用いてゲート電極１１をパターニングして形成する。ゲート電極１１はガラス基板１０上にスパッタ法を用いて膜厚５０ｎｍのＭｏとする。
【０１３７】
次に、ゲート絶縁層１２として実施例１と同じスパッタ法を用いて膜厚２００ｎｍのＳｉＯ２膜を成膜する。さらに、酸化物半導体膜１５にも、実施例１と同じ３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。
【０１３８】
その後、フォトリソグラフィー法とエッチング法とを用いて酸化物半導体層１５をパターニング形成する。
【０１３９】
次に、保護層１６（第１の絶縁層）および１７（第2の絶縁層）を形成する。
【０１４０】
保護層１６および１７にはＳｉＯｘとＳｉＮｙの積層構造を用い、実施例１と同じくスパッタ法によりそれぞれＳｉＯｘ５０ｎｍとＳｉＮｙ１００ｎｍを順次堆積する。また、フォトリソグラフィー法とエッチング法により、保護層１６および１７をパターニングする。フォトリソグラフィーには、ゲート電極１１をマスクとして裏面露光を用いる。
【０１４１】
さらに保護層１８（第３の絶縁層）として、実施例１と同じＰＥＣＶＤ法により、膜厚３００ｎｍのＳｉＮｚを成膜する。この際に保護層１６および１７に被覆されていない領域の酸化物半導体が低抵抗化し、ソース電極１３およびドレイン電極１４が形成される。
【０１４２】
そして、フォトリソグラフィー法とエッチング法により、保護層１８にコンタクトホールを形成する。
【０１４３】
ソース配線１９およびドレイン配線２０の電極材料にはＭｏを用い、膜厚は１５０ｎｍである。また、フォトリソグラフィー法とエッチング法により、ソース配線１９およびドレイン配線２０をパターニングする。
【０１４４】
こうして、本発明の電界効果トランジスタが完成する。
【０１４５】
本実施例により作製した電界効果トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を示し、かつ、雰囲気に対して安定である。
【図面の簡単な説明】
【０１４６】
【図１】本発明の絶縁層を下地層および保護層の両方に用いたボトムゲート・ボトムコンタクト型酸化物半導体電界効果トランジスタを模式的に示す図である。
【図２】第１の絶縁層として用いるＳｉＯｘの膜厚を２５ｎｍ、５０ｎｍ、１００ｎｍと変化させた場合のゲート電圧（Ｖｇ）に対するドレイン電流（Ｉｄ）をドレイン電圧（Ｖｄ）＝１２Ｖの条件で測定した結果を示す図である。
【図３】第３の絶縁層として用いる絶縁層上に酸化物半導体に接しない第２の絶縁層が膜厚５０ｎｍ以上のＳｉＮｙ、第１の絶縁層が膜厚５０ｎｍ以上のＳｉＯｘを形成した絶縁層積層膜を模式的に示す図である。
【図４】第３の絶縁層として用いる絶縁層を有する基板を模式的に示す図である。
【図５】第３の絶縁層として用いる絶縁層を有する基板に第１の絶縁層として用いる膜厚５０ｎｍ以上のＳｉＯｘのみを形成した絶縁層積層膜を模式的に示す図である。
【図６】第３の絶縁層として用いる絶縁層を有する基板に第２の絶縁層として用いる膜厚５０ｎｍ以上のＳｉＮｙのみを形成した絶縁層積層膜を模式的に示す図である。
【図７】図４および図６に示す構造の絶縁層積層膜を昇温脱離法により測定した結果を示す図。
【図８】基板温度５０℃におけるＨ２＋脱離量をバックグラウンドとして、図３、図５、図６に示す構造で、昇温脱離分析における基板温度５０℃から２５０℃の積分水素脱離量を示す。
【図９】本発明の絶縁層を用いたボトムゲート・ボトムコンタクト型酸化物半導体電界効果トランジスタを模式的に示す図である。
【図１０】本発明の水分を含む雰囲気でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の試料形状を示す模式図である。
【図１１】本発明の水分を含む雰囲気でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の抵抗率変化を示す図である。
【図１２】本発明の絶縁層を用いたボトムゲート・ボトムコンタクト型酸化物半導体電界効果トランジスタを模式的に示す図である。
【図１３】本発明の絶縁層を用いたトップゲート型酸化物半導体電界効果トランジスタを模式的に示す図である。
【図１４】本発明に係る表示装置の一例の断面図である。
【図１５】本発明に係る表示装置の他の例の断面図である。
【図１６】本発明の絶縁層を用いたボトムゲート・コプレーナ型酸化物半導体電界効果トランジスタを模式的に示す図である。
【符号の説明】
【０１４７】
１０  基板
１０ａ  バリアコート層として機能する第３の絶縁層
１０ｂ  第２の絶縁層
１１  ゲート電極
１２  ゲート絶縁層、もしくは、ゲート絶縁層として機能する第１の絶縁層
１２ａ  ゲート絶縁層として機能する第２の絶縁層
１２ｂ  ゲート絶縁層として機能する第１の絶縁層
１３  ソース電極
１４  ドレイン電極
１５  酸化物半導体層
１６  保護層として機能する第１の絶縁層
１７  保護層として機能する第２の絶縁層
１８  保護層として機能する第３の絶縁層
１９  ソース配線
２０  ドレイン配線
１００  偏光板
１１０  基板
１２０  電界効果トランジスタ
１２１  ゲート電極
１２２  アモルファス酸化物半導体層
１２３  ソース電極
１２４  ドレイン電極
１２５  保護層として機能する第１の絶縁層
１２６  保護層として機能する第２の絶縁層
１２７  保護層として機能する第３の絶縁層
１３０  電極
１３１ａ  ホール輸送層
１３１ｂ  発光層
１３２  電極
１３３  高抵抗層、あるいは、ポリイミド膜
１３４  ネマチック液晶、あるいは、電気泳動型粒子セル
１３５  高抵抗層、あるいは、ポリイミド膜
１４０  基板
１５０  偏光板
【図１】
0005213422.tif 000002
【図２】
0005213422.tif 000003
【図３】
0005213422.tif 000004
【図４】
0005213422.tif 000005
【図５】
0005213422.tif 000006
【図６】
0005213422.tif 000007
【図７】
0005213422.tif 000008
【図８】
0005213422.tif 000009
【図９】
0005213422.tif 000010
【図１０】
0005213422.tif 000011
【図１１】
0005213422.tif 000012
【図１２】
0005213422.tif 000013
【図１３】
0005213422.tif 000014
【図１４】
0005213422.tif 000015
【図１５】
0005213422.tif 000016
【図１６】
0005213422.tif 000017