(57)【特許請求の範囲】
【請求項１】
基板と、
それぞれ前記基板上に形成された、
第１方向に形成されたゲート配線と、
第２方向に形成されて、前記ゲート配線と交差してそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義するデータ配線と、
前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、
前記画素領域に位置して前記薄膜トランジスタに接続され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された多数の第１水平部及び多数の第２水平部を含む画素電極と、
前記画素領域に位置し、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された多数の第１水平部及び多数の第２水平部を含む共通電極と、
を含み、
前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側と対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は同一層上に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板。
【請求項２】
前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に沿って延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に沿って延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から第１方向に沿って延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から第１方向に沿って延長されることを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項３】
前記画素電極の第１水平部は、前記第１領域で前記共通電極の第２水平部と交互に配置されて、前記共通電極の第１水平部は、前記第２領域で前記画素電極の第２水平部と交互に配置されることを特徴とする請求項２に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項４】
前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする請求項３に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項５】
前記画素電極の第１及び第２垂直部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２垂直部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項６】
前記基板の上部に、前記共通電極に連結される共通配線をさらに含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項７】
前記共通配線は、前記画素電極の第１及び第２垂直部と重なり、また、前記共通電極の第１及び第２垂直部と重なることを特徴とする請求項６に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項８】
前記共通配線は、前記画素領域に四角のループ状の部分を含むことを特徴とする請求項７に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項９】
前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接触することを特徴とする請求項７に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項１０】
前記薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極及びドレイン電極を含むことを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項１１】
前記共通電極と画素電極は、透明な物質で形成されることを特徴とする請求項１に記載の横電界方式の液晶表示装置用アレイ基板。
【請求項１２】
基板と、
それぞれ前記基板上に形成された、
第１方向のゲート配線と、
前記ゲート配線と交差して、第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線と、
前記ゲート配線とデータ配線の各交差地点に形成された薄膜トランジスタと、
前記各画素領域に形成され前記薄膜トランジスタに連結され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む画素電極と、
前記各画素領域に形成され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む共通電極と、
を含み、
前記画素電極の第１垂直部と前記共通電極の第１垂直部は、前記各データ配線の第１側に位置し、前記画素電極の第２垂直部と前記共通電極の第２垂直部は、前記第１側と対向する前記各データ配線の第２側に位置し、前記画素電極の第１垂直部と前記共通電極の第２垂直部は、前記第１領域の位置し、前記共通電極の第１垂直部と前記画素電極の第２垂直部は、前記第２領域に位置し、前記画素電極と前記共通電極は、同一層上に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板。
【請求項１３】
基板上に、第１方向にゲート配線を形成する工程と、
前記ゲート配線と交差して、第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線を形成する工程と、
前記ゲート配線及びデータ配線に連結される薄膜トランジスタを形成する工程と、
前記画素領域に、前記薄膜トランジスタに連結されて、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む画素電極を形成する工程と、
前記画素領域に、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む共通電極を形成する工程を含み、
前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側に対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は、同一層上に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１４】
前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に沿って延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に沿って延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から前記第１方向に沿って延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から前記第１方向に沿って延長されることを特徴とする請求項１３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１５】
前記画素電極の第１水平部は、前記共通電極の第２水平部と前記第１領域で交互に配置されて、前記共通電極の第１水平部は、前記画素電極の第２水平部と前記第２領域で交互に配置されることを特徴とする請求項１４に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１６】
前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする請求項１５に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１７】
前記画素電極の第１及び第２垂直部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２垂直部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする請求項１３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１８】
前記基板の上部に、前記画素電極の第１及び第２垂直部、前記共通電極の第１及び第２垂直部と重なる共通配線を形成する工程をさらに含むことを特徴とする請求項１３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項１９】
前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接続することを特徴とする請求項１８に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２０】
前記薄膜トランジスタを形成する工程は、ゲート電極を形成する工程、ゲート絶縁膜を形成する工程、アクティブ層を形成する工程、オーミックコンタクト層を形成する工程、ソース電極及びドレイン電極を形成する工程を含むことを特徴とする請求項１３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２１】
前記画素電極を形成する工程と前記共通電極を形成する工程は、同時に行われることを特徴とする請求項１３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２２】
前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接続することを特徴とする請求項１８に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２３】
基板上に、ゲート電極と、第１方向のゲート配線及び共通配線を形成する工程と、
前記ゲート電極と、ゲート配線及び共通配線の上部にゲート絶縁膜を形成する工程と、
前記ゲート電極の上部のゲート絶縁膜上に、アクティブ層とオーミックコンタクト層を形成する工程と、
前記オーミックコンタクト層の上部に、第２方向に延長されて、前記ゲート配線と交差して前記第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義するデータ配線と、ソース電極及びドレイン電極を形成する工程と、
前記データ配線とソース電極及びドレイン電極を覆うと共に、前記ドレイン電極を露出する第１コンタクトホールと前記共通配線を露出する第２コンタクトホールを有する保護層を形成する工程と、
前記保護層の上部の画素領域に、前記第２方向の第１及び第２垂直部を含む画素電極と前記第２方向の第１及び第２垂直部を含む共通電極を形成する工程を含み、
前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側と対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は、同一層上に位置し、
前記画素電極は、第１水平部と第２水平部を含み、前記共通電極は、第１水平部と第２水平部を含み、前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から前記第１方向に延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から前記第１方向に延長されることを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２４】
前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする請求項２３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２５】
前記画素電極は、前記第１コンタクトホールを通じて前記ドレイン電極に接続され、前記共通電極は、前記第２コンタクトホールを通じて前記共通配線に接続されることを特徴とする請求項２３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【請求項２６】
前記画素電極の第１及び第２垂直部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２垂直部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする請求項２３に記載の横電界方式の液晶表示装置用アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、高輝度及び高画質を具現化する横電界方式の液晶表示装置用アレイ基板とその製造方法に関する。
【背景技術】
【０００２】
一般の液晶表示装置は、液体と固体の中間状の液晶の電気-光学的性質を表示装置に応用している。すなわち、液体のような流動性を有する有機分子である液晶が結晶のように規則的に配列された状態であって、この分子配列が外部電界によって変化する性質を利用している。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。現在は、能動行列液晶表示装置(ＡＭ−ＬＣＤ、以下、液晶表示装置と称する)が解像度及び動画像の具現能力が優れていて最も注目を浴びている。
【０００３】
液晶表示装置は、共通電極が形成された上部基板と画素電極が形成された下部基板と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極が上下に印加される電場によって液晶を駆動する方式であって、透過率と開口率等の特性が優れる。
【０００４】
ところが、上下に印加される電場による液晶駆動は、視野角特性が優れない短所がある。従って、このような短所を克服するために、新しい技術が提案されている。後述する液晶表示装置は、横電界による液晶駆動方法であって、視野角特性が優れる長所がある。
【０００５】
以下、図１を参照して、一般の横電界方式の液晶表示装置を詳しく説明する。図１は、一般の横電界方式の液晶表示装置の断面を示した拡大断面図である。図１に示したように、従来の第１例による横電界方式の液晶表示装置は、下部基板１０と上部基板４０が対向して構成されて、両基板間には、液晶層ＬＣが介される。下部基板１０に定義された多数の画素Ｐごとに薄膜トランジスタＴと、共通電極１８及び画素電極３０が形成されている。
【０００６】
薄膜トランジスタＴは、ゲート電極１４と、ゲート電極１４の上部に絶縁膜２０を間に介して積層された半導体層２２と、半導体層２２の上部に相互に離隔して形成されたソース電極２４及びドレイン電極２６とを含む。前述した構成で、共通電極１８及び画素電極３０は、同一基板１０上に相互に平行に離隔して形成される。
【０００７】
共通電極１８は、ゲート電極１４と同一層、同一物質で形成されて、画素電極３０は、ソース電極２４及びドレイン電極２６と同一層、同一物質で形成され得る。図示していないが、画素Ｐの一方向に沿って延長されたゲート配線(図示せず)と、これとは垂直な方向に延長されたデータ配線(図示せず)が形成されて、さらに共通電極１８に電圧を印加する共通配線(図示せず)が形成されている。
【０００８】
上部基板４０の内側面には、ゲート配線(図示せず)及びデータ配線(図示せず)と薄膜トランジスタＴに対応する部分にブラックマトリックス４２が形成され、画素Ｐに対応してカラーフィルター層４４が形成されている。液晶層ＬＣの液晶分子は、共通電極１８と画素電極３０の水平電界３５によって動作する。
【０００９】
以下、図２を参照して、前述したような横電界方式の液晶表示装置用アレイ基板の構成を説明する。図２は、従来の第１例による横電界方式の液晶表示装置用アレイ基板の構成を概略的に示した平面図である。図２に示したように、基板１０上に一方向に延長されたゲート配線１２と、ゲート配線１２とは垂直に交差して画素領域Ｐを定義するデータ配線２８が形成されている。また、ゲート配線１２とは平行に離隔して画素領域Ｐを横切る共通配線１６が形成されている。
【００１０】
ゲート配線１２とデータ配線２８の交差地点には、ゲート配線１２に連結されたゲート電極１４、ゲート電極１４の上部の半導体層２２、半導体層２２の上部のソース電極２４及びドレイン電極２６を含む薄膜トランジスタＴが形成されている。画素領域Ｐには、共通配線１６に垂直に延長されて、相互に平行に離隔された第１パターンを含む共通電極１８が形成されて、共通電極１８間には、共通電極１８と平行に離隔された第２パターンを含む画素電極３０が形成されている。
【００１１】
前述したような構成は、左右の視野角に対する補償効果は得るが(視野角が広い)、上下の視野角及び対角の視野角に対する補償効果は弱い方(視野角が狭い)である。従って、これを解決するための方法として、共通電極１８と画素電極３０のパターンを横に配置して、これを縦の方向に交互に形成した構造の横電界方式のアレイ基板が提案された。
【００１２】
図３は、従来の第２例による横電界方式のアレイ基板の一部を拡大した平面図である。図３に示したように、従来の第２例による横電界方式のアレイ基板は、基板５０上に、第１方向に形成されたゲート配線５２と、ゲート配線５２と交差する第２方向に形成されて、ゲート配線５２とは画素領域Ｐを定義するデータ配線６６を含む。ゲート配線５２とデータ配線６６の交差地点には、スイッチング素子である薄膜トランジスタＴが形成されて、画素領域Ｐには、共通電極５６と画素電極７２が形成されている。薄膜トランジスタＴは、ゲート電極５４と、ゲート電極５４の上部にゲート絶縁膜(図示せず)を間に置いて形成されたアクティブ層６０と、アクティブ層６０の上部に離隔されたソース電極６２及びドレイン電極６４とで構成されている。この時、ゲート電極５４は、ゲート配線５２に連結されて、ソース電極６２は、データ配線６６に連結されるように構成する。
【００１３】
一方、共通電極５６と画素電極７２が接触するのを防ぐために、一般的に、共通電極５６は、ゲート配線５２と同一層、同一物質で形成されて、画素電極７２は、共通電極５６とはゲート絶縁膜(図示せず)と保護膜(図示せず)を間に置いて形成される。この時、画素電極７２は、ソース電極６２及びドレイン電極６４と同一物質で形成するが、開口領域の確保のために透明な材質で形成する。共通電極５６の形状を具体的に説明すると、共通電極５６は、横に配置された多数の水平部５６ａと、水平部５６ａの一側と他側を各々連結する第１垂直部５６ｂと第２垂直部５６ｃとで構成される。画素電極７２も、横に配置された多数の水平部７２ａと、水平部７２ａの一側と他側を各々連結する第１垂直部７２ｂと第２垂直部７２ｃとで構成される。
【００１４】
前述したように、共通電極５６と画素電極７２が横に配置された構造は、従来とは異なり上下の視野角を確保することができて、両電極が第１方向に対して所定の角度に傾いているとしたら、対角方向に視野角をさらに拡大できる長所がある。ところが、このような構成は、共通電極５６と画素電極７２が異なる層に構成されるために、マスク工程の際に、ミスアライン(misalign)が発生して、これは、画質を低下させる原因となる。
【００１５】
以下、図を参照して、詳しく説明する。図４は、従来の第３例による横電界方式の液晶表示装置用アレイ基板の一部断面図である。図４に示したように、基板５０上に、共通電極の水平部５６ａが構成されて、隣接した共通電極の水平部５６ａ間領域に、ゲート絶縁膜５８と保護膜６８を間に置いて画素電極の水平部７２ａが構成される。ここで、共通電極の水平部５６ａを先にパターニングして形成した後、画素電極７２ａをパターニングする。一般的に、マスクは、基板５０に比べて相対的に小さいので、基板５０全面に対して同一なパターンを形成するため、基板５０面に対してマスクを移動しながら反復される露光工程を行う。このような工程において、マスクと基板５０間に誤整列(misalign)が発生する。
【００１６】
図４で、画素電極を形成するために基板５０を露光する時、第１領域ＮＡでは、誤整列が発生しないが、第２領域ＡＮＡでは、誤整列が発生する。従って、第１領域ＮＡで、共通電極の水平部５６ａと画素電極の水平部７２ａ間の隔離距離Ｌ１は、第２領域ＡＮＡで、共通電極の水平部５６ａと画素電極の水平部７２ａ間の隔離距離Ｌ２とは異なる。このようなミスアライン(misalign)の不良が発生すると、部分的に画質が不均一な部分が現われて、これにより、液晶パネルの表示品位(画質等)が低下する問題がある。一方、共通電極は、不透明な物質で形成され、高輝度が具現化し辛い問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
従来のこの種の液晶表示装置には高輝度及び高画質を具現化するには以上のような課題があった。
【００１８】
本発明は、より高輝度及び高画質を具現化可能な横電界方式の液晶表示装置用アレイ基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る横電界方式の液晶表示装置用アレイ基板は、基板と、それぞれ前記基板上に形成された、第１方向に形成されたゲート配線と、第２方向に形成されて、前記ゲート配線と交差してそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記画素領域に位置して前記薄膜トランジスタに接続され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された多数の第１水平部及び多数の第２水平部を含む画素電極と、前記画素領域に位置し、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された多数の第１水平部及び多数の第２水平部を含む共通電極とを含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側と対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は同一層上に位置することを特徴とする。
また、基板と、それぞれ前記基板上に形成された、第１方向のゲート配線と、前記ゲート配線と交差して、第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線と、前記ゲート配線とデータ配線の各交差地点に形成された薄膜トランジスタと、前記各画素領域に形成され前記薄膜トランジスタに連結され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む画素電極と、前記各画素領域に形成され、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む共通電極とを含み、前記画素電極の第１垂直部と前記共通電極の第１垂直部は、前記各データ配線の第１側に位置し、前記画素電極の第２垂直部と前記共通電極の第２垂直部は、前記第１側と対向する前記各データ配線の第２側に位置し、前記画素電極の第１垂直部と前記共通電極の第２垂直部は、前記第１領域の位置し、前記共通電極の第１垂直部と前記画素電極の第２垂直部は、前記第２領域に位置し、前記画素電極と前記共通電極は、同一層上に位置することを特徴とする。
また、本発明に係る横電界方式の液晶表示装置用アレイ基板の製造方法は、基板上に、第１方向にゲート配線を形成する工程と、前記ゲート配線と交差して、第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線を形成する工程と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタを形成する工程と、前記画素領域に、前記薄膜トランジスタに連結されて、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む画素電極を形成する工程と、前記画素領域に、前記第２方向の第１垂直部と第２垂直部、前記第１方向に延長された第１水平部及び第２水平部を含む共通電極を形成する工程を含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側に対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は、同一層上に位置することを特徴とする。
さらに、基板上に、ゲート電極と、第１方向のゲート配線及び共通配線を形成する工程と、前記ゲート電極と、ゲート配線及び共通配線の上部にゲート絶縁膜を形成する工程と、前記ゲート電極の上部のゲート絶縁膜上に、アクティブ層とオーミックコンタクト層を形成する工程と、前記オーミックコンタクト層の上部に、第２方向に延長されて、前記ゲート配線と交差して前記第２方向に沿ってそれぞれ上部及び下部に対応する第１及び第２領域を含む画素領域を定義するデータ配線と、ソース電極及びドレイン電極を形成する工程と、前記データ配線とソース電極及びドレイン電極を覆うと共に、前記ドレイン電極を露出する第１コンタクトホールと前記共通配線を露出する第２コンタクトホールを有する保護層を形成する工程と、前記保護層の上部の画素領域に、前記第２方向の第１及び第２垂直部を含む画素電極と前記第２方向の第１及び第２垂直部を含む共通電極を形成する工程を含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置し、前記共通電極の第１垂直部は、前記第２領域の第１側に位置し、前記共通電極の第２垂直部は、前記第１領域の第１側と対向する前記第１領域の第２側に位置し、前記画素電極の第２垂直部は、前記第２領域の第１側と対向する前記第２領域の第２側に位置し、前記画素電極と前記共通電極は、同一層上に位置し、前記画素電極は、第１水平部と第２水平部を含み、前記共通電極は、第１水平部と第２水平部を含み、前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から前記第１方向に延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から前記第１方向に延長されることを特徴とする。
【発明の効果】
【００２１】
本発明では、データ配線を中心に両側で発生する寄生容量が同一になるようにしたり、さらには共通電極と画素電極を同一層に透明な導電性物質で形成することで、高輝度及び高画質を具現化した。
【発明を実施するための最良の形態】
【００２２】
以下、添付した図を参照して、本発明の望ましい実施の形態を説明する。
実施の形態１．
本発明の実施の形態１の構造は、横に配置する共通電極と画素電極を同一層、同一物質で構成することを特徴とする。以下、図を参照して、本発明によるアレイ基板の構成を説明する。図５は、本発明による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。
【００２３】
図５に示したように、本発明による横電界方式の液晶表示装置用アレイ基板は、基板１００上に、第１方向に多数のゲート配線１０２を形成して、ゲート配線１０２と交差する第２方向に多数のデータ配線１１８を形成する。ゲート配線１０２とデータ配線１１８の各交差地点には、ゲート電極１０４、アクティブ層１１０、ソース電極１１４及びドレイン電極１１６を含む薄膜トランジスタＴを形成する。基板１００上には、ゲート配線１０２と同一層、同一物質で共通配線１０６を形成する。共通配線１０６は、各画素領域Ｐ内にループ状の部分を含み、ループ状の部分は、隣接する画素領域Ｐのループ状の部分に連結される。共通配線１０６の形状は、多様に変形できる。
【００２４】
一方、画素領域Ｐには、共通配線１０６と接続される共通電極１２８と、ドレイン電極１１６と接続される画素電極１２６を形成する。この時、両電極は、同一層に透明な材質で形成する。画素電極１２６と共通電極１２８の形状を詳しく説明すると、共通電極１２８は、画素領域Ｐの一方の側に位置した垂直部１２８ａと、垂直部１２８ａから延長された多数の水平部１２８ｂで構成されて、画素電極１２６は、画素領域Ｐの他方の側に位置した垂直部１２６ａと、垂直部１２６ａから前記共通電極の垂直部１２８ａの方向に延長された多数の水平部１２６ｂで構成される。
【００２５】
前述した構成は、画素電極１２６と共通電極１２８を同一層に形成するために、マスク(図示せず)と基板１００間に誤整列が発生するとしても、画素電極１２６と共通電極１２８の隔離距離は、均一に維持される。また、画素電極１２６と共通電極１２８を透明な材質で形成し、開口領域を確保することによって輝度を改善する長所がある。共通電極１２８は、下部に形成した共通配線１０６から信号の印加を受けるように設計して、画素電極１２６は、薄膜トランジスタＴのドレイン電極１１４と接続して画像信号の印加を受けるように設計する。
【００２６】
共通電極１２８と画素電極１２６は、透明な物質で同一層に構成するので、両電極が短絡される構造を避ける設計が必要である。このような面で、図５に示した構造は、画素領域Ｐの一方の側に画素電極１２６の垂直部１２６ａを構成して、画素領域Ｐの他方の側に共通電極１２８の垂直部１２８ａを構成して、各垂直部１２６ａ、１２８ａから延長された水平部１２６ｂ、１２６ｂも離隔して構成することによって共通電極１２８と画素電極１２６間が重なる部分がないように設計した構造である。
【００２７】
なお、データ配線１１８を中心に一方の側に共通信号が印加される共通電極１２８が位置して、他方の側には、映像信号が印加される画素電極１２６が位置した構造では、データ配線１１８と共通電極１２８、データ配線１１８と画素電極１２６間に各々発生する寄生容量の不均一によってフリッカー及び縦線のような画質の不均一が発生する。
【００２８】
以下、図６を参照して、詳しく説明する。図６は、図５のＶＩ−ＶＩ線に沿って切断した断面図である。図６に示したように、基板１００上に、共通配線１０６が形成されて、共通配線１０６は、各画素領域Ｐで所定の形状部分を含む。図示してないが、共通配線１０６の部分は、相互に連結されている。ゲート絶縁膜１０８が共通配線１０６の上部に形成されて、データ配線１１８がゲート絶縁膜１０８の上部の隣接した画素領域Ｐ間に位置するように形成される。保護層１２４がデータ配線１１８の上部に形成される。共通電極と画素電極が保護層１２４の上部の画素領域Ｐ内に形成される。共通電極は、垂直部１２８ａを含み、画素電極は、垂直部１２６ａを含む。
【００２９】
画素電極の垂直部１２６ａは、データ配線１１８の一方の側に位置して、共通電極の垂直部１２８ａは、データ配線１１８の他方の側に位置する。画素電極の垂直部１２６ａと共通電極の垂直部１２８ａは、隣接した画素領域Ｐに位置する共通配線１０６の所定の同一形状部分と各々重なる。画素電極の垂直部１２６ａとデータ配線１１８間に寄生容量Ｃ１が発生して、共通電極の垂直部１２８ａとデータ配線１１８間に、寄生容量Ｃ２が発生する。この時、共通電極１２８ａと画素電極１２６ａに印加される信号のレベル(電圧値)が異なるために、データ配線１１８を中心に両側に位置する電極との間に発生する寄生容量Ｃ１、Ｃ２に差が発生する。
【００３０】
このような寄生容量Ｃ１、Ｃ２の差は、画素の駆動に影響を与えて、フリッカーまたは縦線の不良の原因となるので、これにより、画質の不均一をもたらして表示品位が低下する問題がある。以下、これを解決するための構造を説明する。
【００３１】
実施の形態２．
本発明の実施の形態２は、データ配線の一方の側と他方の側に、データ配線の長さの方向に沿って画素電極と共通電極が交互に位置するようにすることを特徴とする。以下、図を参照して、本発明によるアレイ基板の構成を説明する。
【００３２】
図７は、本発明の実施の形態２による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。図７に示したように、本発明によるアレイ基板２００は、第１方向に構成された多数のゲート配線２０２と、ゲート配線２０２と交差する第２方向に構成された多数のデータ配線２１８を含む。ゲート配線２０２とデータ配線２１８の交差地点には、ゲート電極２０４、アクティブ層２１０、ソース電極２１４及びドレイン電極２１６で構成された薄膜トランジスタＴを形成する。
【００３３】
ゲート配線２０２と同一層、同一物質で共通配線２０６を構成する。共通配線２０６は、各画素領域Ｐにループ状の部分を含み、図示してないが、ループ状の部分は、隣接した画素領域Ｐのループ状の部分と相互に連結される。実質的に、ループ状の部分は、四角形である。共通配線２０６は、最小限の距離を有して、データ配線２１８と近接して形成する。共通配線２０６の形状は、多様に変形できる。また、画素領域Ｐには、共通配線２０６と接続する共通電極２２６と、ドレイン電極２１６と接続する画素電極２２４を形成する。この時、両電極は、同一層に透明な材質で形成する。
【００３４】
共通電極２２６は、画素領域Ｐの両側の一方と他方に位置した第２方向の第１垂直部２２６ａ及び第２垂直部２２６ｃと、両垂直部から第１方向に延長されたそれぞれ多数の第１水平部２２６ｂ及び第２水平部２２６ｄで構成される。画素電極２２４も画素領域Ｐの両側の一方と他方に位置した第２方向の第１垂直部２２４ａ及び第２垂直部２２４ｃと、両垂直部から第１方向に延長されたそれぞれ多数の第１水平部２２４ｂ及び第２水平部２２４ｄで構成される。この時、画素電極の第１垂直部２２４ａ及び第２垂直部２２４ｃと、共通電極の第１垂直部２２６ａ及び第２垂直部２２６ｃはそれぞれ、画素領域Ｐ内で互いに対角位置にあるように構成する。
【００３５】
より詳しく説明すると、画素領域Ｐを二つの領域に区分する時、共通電極の第１垂直部２２６ａと第１水平部２２６ｂ及び画素電極の第２垂直部２２４ｃと第２水平部２２４ｄは、上部の第１領域に位置して、共通電極の第２垂直部２２６ｃと第２水平部２２６ｄ及び画素電極の第１垂直部２２４ａと第１水平部２２４ｂは、下部の第２領域に位置する。この時、共通電極の第１垂直部２２６ａと画素電極の第１垂直部２２４ａは、画素領域Ｐの一方の側に位置して、共通電極の第２垂直部２２６ｃと画素電極の第２垂直部２２４ｃは、画素領域Ｐの他方の側に位置する。
【００３６】
共通配線２０６は、共通電極の第１垂直部２２６ａ及び第２垂直部２２６ｃと、画素電極の第１垂直部２２４ａ及び第２垂直部２２４ｃと、画素電極の外側の第１水平部２２４ｂ及び外側の第２水平部２２４ｄと重なる。共通電極の第１垂直部２２６ａ及び第２垂直部２２６ｃは、共通配線２０６と接触して、共通電極の第１垂直部２２６ａ及び第２垂直部２２６ｃと第１水平部２２６ｂ及び第２水平部２２６ｄは、共通配線２０６から同一な信号を受ける。一方、画素電極の第１水平部２２４ｂと第２水平部２２４ｄは、一つの水平部を共有して、画素電極の第１垂直部２２４ａ及び第２垂直部２２４ｃと第１水平部２２４ｂ及び第２水平部２２４ｄは、ドレイン電極２１６から同一な信号を受ける。
【００３７】
前述したような共通電極２２４及び画素電極２２６の構成をデータ配線２１８を中心に説明すると、データ配線２１８の左側には、長さの方向に画素電極２２４と共通電極２２６の第２垂直部２２４ｃ、２２６ｃが順に構成されて、データ配線２１８の右側には、画素電極２２４と共通電極２２６の第１垂直部２２４ａ、２２６ａが順に構成される。このような構成は、データ配線１１８と、データ配線１１８の両側に位置したそれぞれの電極との間に発生する寄生容量が同一になる結果を得る。
【００３８】
以下、図８を参照して、詳しく説明する。図８は、寄生容量が同一であることを説明するための本発明による横電界方式の液晶表示装置用アレイ基板の部分平面図である。図８に示したように、相互に隣接する画素領域Ｐ間に、データ配線２１８が位置して、データ配線２１８の左側には、長さの方向に沿って画素電極２２４と共通電極２２６の第２垂直部２２４ｃ、２２６ｃが順に位置して、データ配線２１８の右側には、画素電極２２４と共通電極２２６の第１垂直部２２４ａ、２２６ａが順に位置する。
【００３９】
従って、データ配線２１８を中心に第１ないし第４領域Ａ、Ｂ、Ｃ、Ｄを定義すると、データ配線２１８の左側の上部に対応する第１領域Ａでは、データ配線２１８と画素電極の第２垂直部２２４ｃ間に第１寄生容量が発生して、データ配線２１８の左側の下部に対応する第２領域Ｂでは、データ配線２１８と共通電極の第２垂直部２２６ｃ間に第２寄生容量が発生する。一方、データ配線２１８の右側の上部に対応する第３領域Ｃでは、データ配線１１８と共通電極の第１垂直部２２６ａ間に第３寄生容量が発生して、データ配線２１８の右側の下部に対応する第４領域Ｄでは、データ配線２１８と画素電極の第１垂直部２２４ａ間に第４寄生容量が発生する。
【００４０】
従って、第１領域Ａの第１寄生容量と第２領域Ｂの第２寄生容量の合計は、第３領域Ｃの第３寄生容量と第４領域Ｄの第４寄生容量の合計と同一である。すなわち、本発明による横電界方式のアレイ基板は、データ配線１１８の両側で発生する寄生容量の差によるフリッカーまたは縦線の不良が防げる長所がある。
【００４１】
以下、工程順序図を参照して、本発明の実施の形態２による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。図９Ａないし図９Ｄと図１０Ａないし図１０Ｄは、本発明の工程順に各工程でのアレイ基板を示した断面図であって、図９Ａないし図９Ｄは、図７のＩＸ−ＩＸ線に沿った断面図、図１０Ａないし図１０Ｄは、図８のＸ−Ｘ線に沿った断面図である。
【００４２】
図９Ａと図１０Ａに示したように、スイッチング領域Ｓと画素領域Ｐが定義された基板２００上に、一方向に延長されたゲート配線２０２(図７参照)と、ゲート配線２０２に連結されたゲート電極２０４を形成すると同時に、基板２００上に、共通配線２０６を形成するが、共通配線２０６は、各画素領域Ｐの端側部に沿って形成された部分を含み、隣接した画素領域Ｐの端側部に沿って形成された部分に連結される。画素領域Ｐは、スイッチング領域Ｓを含む。
【００４３】
ゲート電極２０４、ゲート配線２０２、共通配線２０６が形成された基板２００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つを蒸着してゲート絶縁膜２０８を形成する。ゲート絶縁膜２０８が形成された基板２００全面に、純粋非晶質シリコン(例えばａ-Ｓｉ：Ｈ)と不純物を含む非晶質シリコン(例えばｎ+ａ-Ｓｉ：Ｈ)を蒸着してパターニングし、ゲート電極２０４に対応するゲート絶縁膜２０８の上部にアクティブ層２１０とオーミックコンタクト層２１２を形成する。
【００４４】
図９Ｂと図１０Ｂに示したように、アクティブ層２１０とオーミックコンタクト層２１２が形成された基板２００全面に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、タングステンＷ、モリブデンＭｏ、チタンＴｉ、モリブデンタングステンＭｏＷ等を含む導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着してパターニングし、オーミックコンタクト層２１２の上部に互いに離隔されたソース電極２１４とドレイン電極２１６を形成すると同時に、ソース電極２１４に連結されて、ゲート配線２０２と垂直に交差するデータ配線２１８を形成する。ソース電極２１４とドレイン電極２１６の離隔された間に露出されたオーミックコンタクト層２１２を除去して、オーミックコンタクト層２１２の下部のアクティブ層２１０を露出させる。
【００４５】
図９Ｃと図１０Ｃに示したように、ソース電極２１４及びドレイン電極２１６等が形成された基板２００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着したり、場合によっては、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を塗布して保護膜２２０を形成する。保護膜２２０をパターニングして、ドレイン電極２１６の一部を露出させるドレインコンタクトホール２２２を形成すると同時に、共通配線２０６の一部を露出する共通配線コンタクトホール２２３を形成する。この時、図示してないが、共通配線コンタクトホール２２３は、対角線方向に沿って画素領域Ｐの反対側に位置する。
【００４６】
図９Ｄと図１０Ｄに示したように、ドレイン電極２１６と共通配線２０６の一部を露出する保護膜２２０が形成された基板２００全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−ジンク−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極２１６と接続する画素電極２２４と、共通配線２０６と接続する共通電極２２６とを形成する。
【００４７】
共通電極２２６は、画素領域Ｐの両側の互いに反対側に位置した第１及び第２垂直部(図８の２２６ａ、２２６ｃ)と、第１及び第２垂直部(図８の２２６ａ、２２６ｃ)からそれぞれ延長された多数の第１及び第２水平部(図８の２２６ｂ、２２６ｄ)で構成されて、画素電極２２４も画素領域Ｐの両側の互いに反対側に位置した第１垂直部２２４ａ及び第２垂直部(図８の２２４ａ、２２４ｃ)と、第１垂直部２２４ａ及び第２垂直部(図８の２２４ａ、２２４ｃ)から共通電極の第１及び第２垂直部(図８の２２６ａ、２２６ｃ)の方にそれぞれに延長された多数の第１水平部及び第２水平部(図８の２２４ｂ、２２４ｄ)で構成される。
【００４８】
この時、共通電極２２６の垂直部(図８の２２６ａ、２２６ｃ)は、下部の共通配線２０６と接続して、画素電極２２４の第１及び第２垂直部(図８の２２４ａ、２２４ｃ)は、一つの水平部を共有すると同時に、ドレイン電極２１６と接続するように形成する。以上により、本発明による横電界方式のアレイ基板を製作することができる。
【００４９】
以上のように本発明は、基板と、それぞれ前記基板上に形成された、第１方向に形成されたゲート配線と、第２方向に形成されて、前記ゲート配線と交差して第１及び第２領域を含む画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記画素領域に位置して前記薄膜トランジスタに接続連結されたて、第１垂直部と第２垂直部、多数の第１水平部及び多数の第２水平部を含む画素電極と、及び、前記画素領域に位置して、第１垂直部と第２垂直部、多数の第１水平部及び多数の第２水平部を含む共通電極と、を含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置して、前記共通電極の第１垂直部は、前記第２領域の第１側に位置して、前記共通電極の第２垂直部は、前記第１領域の第２側に位置して、前記画素電極の第２垂直部は、前記第２領域の第２側に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板にある。
【００５０】
また、前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に沿って延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に沿って延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から第１方向に沿って延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から第１方向に沿って延長されることを特徴とする。
【００５１】
また、前記画素電極の第１水平部は、前記第１領域で前記共通電極の第２水平部と交互に配置されて、前記共通電極の第１水平部は、前記第２領域で前記画素電極の第２水平部と交互に配置されることを特徴とする。
【００５２】
また、前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする。
【００５３】
また、前記画素電極の第１及び第２水平部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２水平部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする。
【００５４】
また、前記基板の上部に、前記共通電極に連結される共通配線をさらに含むことを特徴とする。
【００５５】
また、前記共通配線は、前記画素電極の第１及び第２垂直部と重なりって、また、前記共通電極の第１及び第２垂直部と重なることを特徴とする。
【００５６】
また、前記共通配線は、前記画素領域に四角のルーフループ状の部分を含むことを特徴とする。
【００５７】
また、前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接触することを特徴とする。
【００５８】
また、前記薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極及びドレイン電極を含むことを特徴とする。
【００５９】
また、前記共通電極と画素電極は、透明な物質で形成されることを特徴とする。
【００６０】
また、基板と、それぞれ前記基板の上部に形成された、第１方向のゲート配線と、前記ゲート配線と交差して、第２方向に沿って第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線と、前記ゲート配線とデータ配線の各交差地点に形成された薄膜トランジスタと、前記各画素領域に形成され前記薄膜トランジスタに連結されて、第１垂直部と第２垂直部、第１水平部及び第２水平部を含む画素電極と、前記各画素領域に形成されて、第１垂直部と第２垂直部、第１水平部及び第２水平部を含む共通電極と、を含み、前記画素電極の第１垂直部と前記共通電極の第１垂直部は、前記各データ配線の第１側に位置して、前記画素電極の第２垂直部と前記共通電極の第２垂直部は、前記各データ配線の第２側に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板にある。
【００６１】
また、前記画素電極の第１垂直部と前記共通電極の第２垂直部は、前記第１領域に位置して、前記共通電極の第１垂直部と前記画素電極の第２垂直部は、前記第２領域に位置することを特徴とする。
【００６２】
また、基板と、それぞれ前記基板の上部に形成された、第１方向のゲート配線と、前記ゲート配線と交差して画素領域を定義する第２方向のデータ配線と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記画素領域に形成されて、前記薄膜トランジスタに連結される画素電極と、前記画素領域に形成される共通電極と、を含み、前記データ配線の一方側に発生する前記データ配線と共通電極及び画素電極間の第１容用量は、前記データ配線の他方側に発生する前記データ配線と共通電極及び画素電極間の第２容用量と同一であることを特徴とする横電界方式の液晶表示装置用アレイ基板にある。
【００６３】
また、基板上に、第１方向にゲート配線を形成する段階工程と、前記ゲート配線と交差して、第２方向に沿って第１及び第２領域を含む画素領域を定義する前記第２方向のデータ配線を形成する段階工程と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタを形成する段階工程と、前記画素領域に、前記薄膜トランジスタに連結されて、第１垂直部と第２垂直部、第１水平部及び第２水平部を含む画素電極を形成する段階工程と、前記画素領域に、第１垂直部と第２垂直部、第１水平部及び第２水平部を含む共通電極を形成する段階工程を含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置して、前記共通電極の第１垂直部は、前記第２領域の第１側に位置して、前記共通電極の第２垂直部は、前記第１領域の第２側に位置して、前記画素電極の第２垂直部は、前記第２領域の第２側に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法にある。
【００６４】
また、前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に沿って延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に沿って延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から前記第１方向に沿って延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から前記第１方向に沿って延長されることを特徴とする。
【００６５】
また、前記画素電極の第１水平部は、前記共通電極の第２水平部と前記第１領域で交互に配置されて、前記共通電極の第１水平部は、前記画素電極の第２水平部と前記第２領域で交互に配置されることを特徴とする。
【００６６】
また、前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする。
【００６７】
また、前記画素電極の第１及び第２垂直部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２垂直部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする。
【００６８】
また、前記基板の上部に、前記画素電極の第１及び第２垂直部と重なる共通配線と、また、前記共通電極の第１及び第２垂直部と重なる共通配線を形成する段階工程をさらに含むことを特徴とする。
【００６９】
また、前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接続接触することを特徴とする。
【００７０】
また、前記薄膜トランジスタを形成する段階工程は、ゲート電極を形成する段階工程、ゲート絶縁膜を形成する段階工程、アクティブ層を形成する段階工程、オーミックコンタクト層を形成する段階工程、ソース電極及びドレイン電極を形成する段階工程を含むことを特徴とする。
【００７１】
また、前記画素電極を形成する段階工程と前記共通電極を形成する段階工程は、同時に行われることを特徴とする。
【００７２】
また、前記共通電極の第１及び第２垂直部は、コンタクトホールを通じて前記共通配線と接続接触することを特徴とする。
【００７３】
また、基板上に、ゲート電極と、第１方向のゲート配線及び共通配線を形成する段階工程と、前記ゲート電極と、ゲート配線及び共通配線の上部にゲート絶縁膜を形成する段階工程と、前記ゲート電極の上部のゲート絶縁膜上に、アクティブ層とオーミックコンタクト層を形成する段階工程と、前記オーミックコンタクト層の上部に、第２方向に延長されて、前記ゲート配線と交差して前記第２方向に沿って第１及び第２領域を含む画素領域を定義するデータ配線と、ソース電極及びドレイン電極を形成する段階工程と、前記データ配線とソース電極及びドレイン電極を覆うと共にって、前記ドレイン電極を露出する第１コンタクトホールと前記共通配線を露出する第２コンタクトホールを有する保護層を形成する段階工程と、前記保護層の上部の画素領域に、第１及び第２垂直部を含む画素電極と第１及び第２垂直部を含む共通電極を形成する段階工程を含み、前記画素電極の第１垂直部は、前記第１領域の第１側に位置して、前記共通電極の第１垂直部は、前記第２領域の第１側に位置して、前記共通電極の第２垂直部は、前記第１領域の第２側に位置して、前記画素電極の第２垂直部は、前記第２領域の第２側に位置することを特徴とする横電界方式の液晶表示装置用アレイ基板の製造方法にある。
【００７４】
また、前記画素電極は、第１水平部と第２水平部を含み、前記共通電極は、第１水平部と第２水平部を含み、前記画素電極の第１水平部は、前記画素電極の第１垂直部から前記第１方向に延長され、前記共通電極の第１水平部は、前記共通電極の第１垂直部から前記第１方向に延長されて、前記画素電極の第２水平部は、前記画素電極の第２垂直部から前記第１方向に延長され、前記共通電極の第２水平部は、前記共通電極の第２垂直部から前記第１方向に延長されることを特徴とする。
【００７５】
また、前記画素電極の第１水平部と第２水平部は、一つの水平部を共有することを特徴とする。
【００７６】
また、前記画素電極は、前記第１コンタクトホールを通じて前記ドレイン電極に接続連結されて、前記共通電極は、前記第２コンタクトホールを通じて前記共通配線に接続連結されることを特徴とする。
【００７７】
また、前記画素電極の第１及び第２垂直部は、第１対角線方向に沿って前記画素領域の反対側に位置して、前記共通電極の第１及び第２垂直部は、第２対角線方向に沿って前記画素領域の反対側に位置することを特徴とする。
【００７８】
これにより本発明による横電界方式の液晶表示装置用アレイ基板は、共通電極と画素電極を透明な導電性物質で使用することによって開口領域の確保による高輝度を具現化する。また、画素電極と共通電極を横に配置することによって上下の方向でも視野角を確保する。さらに、データ配線の両側で発生する寄生容量が同一であるように誘導するので、寄生容量の差によって発生するフリッカー(flicker)または縦線の不良を防いで高画質を具現化する。
【図面の簡単な説明】
【００７９】
【図１】従来の横電界方式の液晶表示装置の一部を概略的に示した断面図である。
【図２】従来の第１例による横電界方式の液晶表示装置用アレイ基板の一画素を示した拡大平面図である。
【図３】従来の第２例による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図４】従来の第２例による横電界方式のアレイ基板を示した断面図である。
【図５】本発明の実施の形態１による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図６】本発明の実施の形態１による横電界方式の液晶表示装置用アレイ基板の断面図である。
【図７】本発明の実施の形態２による横電界方式の液晶表示装置用アレイ基板の単一画素を示した平面図である。
【図８】本発明の実施の形態２によるアレイ基板で、寄生容量を説明するための平面図である。
【図９Ａ】本発明の実施の形態２によってアレイ基板を製造する各工程でのアレイ基板を示した断面図である。
【図９Ｂ】図９Ａに続く製造工程を示す断面図である。
【図９Ｃ】図９Ｂに続く製造工程を示す断面図である。
【図９Ｄ】図９Ｃに続く製造工程を示す断面図である。
【図１０Ａ】本発明の実施の形態２によってアレイ基板を製造する各工程でのアレイ基板を示した断面図である。
【図１０Ｂ】図１０Ａに続く製造工程を示す断面図である。
【図１０Ｃ】図１０Ｂに続く製造工程を示す断面図である。
【図１０Ｄ】図１０Ｃに続く製造工程を示す断面図である。
【符号の説明】
【００８０】
２００  基板。２０２  ゲート配線、２０４  ゲート電極、２１４  ソース電極、２１６  ドレイン電極、２１８  データ配線、２２４  画素電極、２２６  共通電極。
【図１】
0005161454.tif 000002
【図２】
0005161454.tif 000003
【図３】
0005161454.tif 000004
【図４】
0005161454.tif 000005
【図５】
0005161454.tif 000006
【図６】
0005161454.tif 000007
【図７】
0005161454.tif 000008
【図８】
0005161454.tif 000009
【図９Ａ】
0005161454.tif 000010
【図９Ｂ】
0005161454.tif 000011
【図９Ｃ】
0005161454.tif 000012
【図９Ｄ】
0005161454.tif 000013
【図１０Ａ】
0005161454.tif 000014
【図１０Ｂ】
0005161454.tif 000015
【図１０Ｃ】
0005161454.tif 000016
【図１０Ｄ】
0005161454.tif 000017