(57)【特許請求の範囲】
【請求項１】
出力段のスイッチングトランジスタを介して負荷に電流を供給するスイッチング回路の前記スイッチングトランジスタに流れる電流を検出する電流検出方法において、
前記スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を前記スイッチングトランジスタがオフ状態のときに保持し、該トランジスタに流れる電流に対応して連続的に変化する電圧値として検出することを特徴とする電流検出方法。
【請求項２】
出力段のスイッチングトランジスタを介して負荷に電流を供給するスイッチング回路の前記スイッチングトランジスタに流れる電流を検出する電流検出回路において、
前記スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を保持するサンプルホールド用コンデンサと、
前記スイッチングトランジスタの両端間に前記サンプルホールド用コンデンサを介して接続されるスイッチ手段と、
前記スイッチングトランジスタがオン状態、オフ状態となるタイミングに同期して前記スイッチ手段をそれぞれオン状態、オフ状態とするように制御する制御手段と、
前記サンプルホールド用コンデンサに保持された前記スイッチングトランジスタのオン状態のときにおける両端間電圧を連続的に変化する電圧値として検出し、検出した前記両端間電圧を検出電圧として出力する出力手段と、
を有することを特徴とする電流検出回路。
【請求項３】
請求項２に記載の電流検出回路を有し、
該電流検出回路により検出された前記スイッチングトランジスタのオン状態のときに該トランジスタに流れる電流に対応する検出電圧と、前記スイッチングトランジスタに流れる電流が過電流であることを判定するための基準電圧とを比較し、前記検出電圧が該基準電圧を超えたか否かを判定する判定手段と、
該判定手段の判定出力に基づいて前記検出電圧が該基準電圧を超えた場合に前記スイッチングトランジスタを強制的にオフ状態にする制御手段と、
を有することを特徴とする過電流保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ、ＩＣ等に組み込まれたＰＷＭアンプ等の出力段におけるスイッチングトランジスタに流れる出力電流を検出する電流検出方法、電流検出回路及び過電流保護回路に関する。
【０００２】
【従来の技術】
従来のＬＳＩ、ＩＣ等に組み込まれたＰＷＭアンプ等のスイッチング回路の出力段におけるスイッチングトランジスタに流れる出力電流を検出する電流検出回路にあっては、上記スイッチングトランジスタと直列に電流検出用抵抗を挿入するか、ＩＣ内の配線抵抗を電流検出用抵抗として代用し、電流検出を行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の電流検出回路では、電流検出用抵抗が電力損失を生じると共に、ＩＣ内の配線抵抗を電流検出用抵抗として代用する場合には、配線抵抗の抵抗値の精度が得られず、正確な電流検出が困難であるという問題が有った。
本発明はこのような事情に鑑みてなされたものであり、電流検出のために新たに電力損失を生じることなく、かつ高い電流検出精度が得られる、電流検出方法、電流検出回路及び過電流保護回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載の発明は、出力段のスイッチングトランジスタを介して負荷に電流を供給するスイッチング回路の前記スイッチングトランジスタに流れる電流を検出する電流検出方法において、前記スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を前記スイッチングトランジスタがオフ状態のときに保持し、該トランジスタに流れる電流に対応して連続的に変化する電圧値として検出することを特徴とする。
【０００５】
また、請求項２に記載の発明は、出力段のスイッチングトランジスタを介して負荷に電流を供給するスイッチング回路の前記スイッチングトランジスタに流れる電流を検出する電流検出回路において、前記スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を保持するサンプルホールド用コンデンサと、前記スイッチングトランジスタの両端間に前記サンプルホールド用コンデンサを介して接続されるスイッチ手段と、前記スイッチングトランジスタがオン状態、オフ状態となるタイミングに同期して前記スイッチ手段をそれぞれオン状態、オフ状態とするように制御する制御手段と、前記サンプルホールド用コンデンサに保持された前記スイッチングトランジスタのオン状態のときにおける両端間電圧を連続的に変化する電圧値として検出し、検出した前記両端間電圧を検出電圧として出力する出力手段と、を有することを特徴とする。
【０００６】
また、請求項３に記載の発明は、請求項２に記載の電流検出回路を有し、該電流検出回路により検出された前記スイッチングトランジスタのオン状態のときに該トランジスタに流れる電流に対応する検出電圧と、前記スイッチングトランジスタに流れる電流が過電流であることを判定するための基準電圧とを比較し、前記検出電圧が該基準電圧を超えたか否かを判定する判定手段と、該判定手段の判定出力に基づいて前記検出電圧が該基準電圧を超えた場合に前記スイッチングトランジスタを強制的にオフ状態にする制御手段とを有することを特徴とする。
【０００７】
請求項１、２に記載の電流検出方法及び電流検出回路によれば、ＰＷＭアンプ等のスイッチング回路における出力段のスイッチングトランジスタに流れる電流検出を行うのに、電流検出抵抗を設けることなく、該スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を前記スイッチングトランジスタがオン状態のときに予め、分かっている該スイッチングトランジスタのオン抵抗に基づいて該トランジスタに流れる電流に対応する電圧値として検出するようにしたので、電流検出のために新たに電力損失を生じることなく、かつ高い電流検出精度が得られる。
【０００８】
また、請求項３に記載の過電流保護回路によれば、スイッチングトランジスタに流れる電流検出精度を高くすることができるので、負荷の過電流による保護を的確に行うことができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。まず、本発明が適用されるスイッチング回路の一例としてＰＷＭアンプを例にとり、説明する。ＰＷＭアンプの構成を図１に示す。同図において、ＰＷＭアンプ１は基準信号としての三角波信号を生成する三角波発生回路１０と、三角波発生回路１０から出力される三角波信号と信号源２より入力された音声信号等の入力信号を比較するコンパレータ１１と、コンパレータ１１の出力を波形整形するインバータ１２と、ＰＭＯＳトランジスタＰ１にコンパレータ１１の正相信号を供給するインバータ１３と、ＮＭＯＳトランジスタＮ１にコンパレータ１１の逆相信号を供給するインバータ１４、１５と、スイッチングトランジスタＰ１、Ｎ１のオン状態となるタイミングを遅らせるように調整する遅延回路を構成するダイオードＤ１、抵抗Ｒ１、ダイオードＤ２、抵抗Ｒ２と、出力段を構成するスイッチングトランジスタとしての、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１とを有している。
【００１０】
出力段を構成するＰＭＯＳトランジスタＰ１のソース側は、正の電源電圧＋Ｖddに、ＮＭＯＳトランジスタＮ１のソース側は、負の電源電圧−Ｖddに接続され、ＰＭＯＳトランジスタＰ１のドレインはＮＭＯＳトランジスタＮ１のドレインと接続され、その接続点ＡはインダクタンスＬ１、コンデンサＣ１からなる低域フィルタ３を介して出力端子２０に接続されている。出力端子２０には、図示していないが、負荷としてのスピーカが接続されている。
【００１１】
上記構成において、コンパレータ１１において、三角波発生回路１０から出力された三角波信号と信号源２からの入力信号とが比較され、入力信号のレベルに応じたパルス幅のＰＷＭ信号がコンパレータ１１より出力される。コンパレータ１１より出力されたＰＷＭ信号はインバータ１２により反転され、かつ波形整形される。その反転信号は、さらにインバータ１３、ダイオードＤ１及び抵抗Ｒ１を介してＰＭＯＳトランジスタＰ１のゲートに出力される。
また、インバータ１２の出力は、さらに、インバータ１４、１５及びダイオードＤ２及び抵抗Ｒ２を介してＮＭＯＳトランジスタＮ１のゲートに出力される。
【００１２】
この結果、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１は、ゲートに入力されるＰＷＭ信号によりＰＭＯＳトランジスタＰ１がオン状態となるタイミングとほぼ同一のタイミングでＮＭＯＳトランジスタＮ１はオフ状態となり、また、ＰＭＯＳトランジスタＰ１がオフ状態となるタイミングとほぼ同一のタイミングでＮＭＯＳトランジスタＮ１はオン状態となる。このようにＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１は、ゲートに入力されるＰＷＭ信号に従って交互にオン、オフ状態を繰り返す。
【００１３】
上記動作によりＰＭＯＳトランジスタＰ１のドレインとＮＭＯＳトランジスタＮ１のドレインとの接続点であるＡ点における電位は、図２に示すように、ほぼ、正、負の電源電圧＋Ｖdd、−Ｖdd間で変化し、低域フィルタ３を介して出力端子２０に流れる負荷電流ＩLは、低域フィルタ３のコンデンサＣ１の充放電動作により図２に示すようになる。
【００１４】
次に、本発明の実施の形態に係る電流検出回路の構成を図３に示す。本実施の形態に係る電流検出回路は、図１に示したＰＷＭアンプに適用したものであり、ＰＷＭアンプ１の出力段のスイッチングトランジスタであるＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１を介して負荷に電流を供給する際に、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１に流れる電流を検出する電流検出回路である。
【００１５】
本実施の形態に係る電流検出回路は、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態のときにおけるＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１の両端間電圧を保持するサンプルホールド用コンデンサＣ２、Ｃ３と、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１の両端間にそれぞれ、サンプルホールド用コンデンサＣ２、Ｃ３を介して接続されるスイッチ手段としてのアナログスイッチ３１、３２と、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態となるタイミングに同期してアナログスイッチ３１またはアナログスイッチ３２をオン状態とするように制御する制御手段としての制御回路３０と、サンプルホールド用コンデンサＣ２、Ｃ３に保持されたＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１のオン状態のときにおける両端間電圧を検出電圧として出力する出力手段としてのバッファアンプ３３、３４とを有している。
【００１６】
制御回路３０は、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態となるタイミングに同期してそれぞれ、アナログスイッチ３１またはアナログスイッチ３２をオン状態とするための制御信号ＶCONT1、ＶCONT2をアナログスイッチ３１、３２に出力する。
この制御回路３０は、ＰＷＭ信号をＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１に出力すると共に、このＰＷＭ信号を分岐させた信号を制御信号ＶCONT1、ＶCONT2として使用するようにしてもよい。
【００１７】
上記構成において、ＰＷＭアンプの出力段のＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態となるタイミングに同期して制御回路３０よりそれぞれ、アナログスイッチ３１またはアナログスイッチ３２に制御信号ＶCONT1、ＶCONT2が出力される。この結果、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態となるタイミングに同期してアナログスイッチ３１またはアナログスイッチ３２が閉成され、サンプルホールド用コンデンサＣ２、Ｃ３には、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１がオン状態のときにおけるＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１に流れる電流に対応する両端間電圧ＶP1、ＶN1に応じた電圧ＶS1,ＶS2が保持される。
【００１８】
図４にＰＭＯＳトランジスタＰ１の端子間電圧ＶP1、ＰＭＯＳトランジスタＰ１に流れる電流ＩP1及び制御信号ＶCONT1の波形を示す。ＮＭＯＳトランジスタＮ１の両端間電圧ＶN1、ＮＭＯＳトランジスタＮ１に流れる電流ＩN1、制御信号ＶCONT2は、図４（Ａ），（Ｂ）、（Ｃ）の波形をそれぞれ、反転した波形になるが、上記動作から明らかであるので、省略する。
【００１９】
次に、上記電流検出回路を使用した過電流保護回路の構成を図５に示す。図５は、ＰＷＭアンプの出力段のスイッチングトランジスタであるＰＭＯＳトランジスタＰ１についてのみ示している。上記電流検出回路により検出されたＰＭＯＳトランジスタＰ１のオン状態のときに該トランジスタに流れる電流に対応する検出電圧ＶS1と、ＰＭＯＳトランジスタＰ１に流れる電流が過電流であることを判定するための基準電圧ＶREFとを比較し、検出電圧ＶS1が基準電圧ＶREFを超えたか否かを判定する判定手段としてのコンパレータ５０と、コンパレータ５０の判定出力に基づいて検出電圧ＶS1が基準電圧ＶREFを超えた場合にＰＭＯＳトランジスタＰ１を強制的にオフ状態にする制御手段としての制御回路６０とを有する。
【００２０】
ここで、基準電圧ＶREFは、ＰＭＯＳトランジスタＰ１のオン時における内部抵抗（オン抵抗と記す）に基づいて例えば、ＰＭＯＳトランジスタＰ１に流れる電流が過電流に相当する電流値付近に達したときの電圧値に設定される。図５では、ＰＷＭアンプの出力段のＰＭＯＳトランジスタＰ１についてのみ示したが、ＮＭＯＳトランジスタＮ１についても同様である。
上記構成において、ＰＭＯＳトランジスタＰ１がオン状態のときにサンプリングホールド用コンデンサＣ２で保持される検出電圧ＶS1が基準電圧ＶREFを超えると、コンパレータ５０は、検出電圧ＶS1が基準電圧ＶREFを超えたことを示す判定信号（本実施の形態ではハイレベルの信号）を制御回路６０に出力する。
【００２１】
制御回路６０は、ＰＷＭアンプの出力段のＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を強制的にオフ状態にするための制御信号をＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１のゲートに出力する。この時、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１のゲートには、上記制御信号に基づいて、これらのトランジスタがオフする極性でゲートに電圧が印加されるものとする。
【００２２】
これによりＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１がオフ状態となり、負荷への電流供給は停止される。したがって、ＰＷＭアンプの出力段におけるスイッチングトランジスタ（ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１）の過電流時における負荷の保護がなされる。
上述した過電流保護回路の動作状態を図６に示す。
【００２３】
また、ＮＭＯＳトランジスタＮ１において、過電流状態が発生した場合にも制御回路６０は、ＰＭＯＳトランジスタＰ１に過電流状態が発生した場合と同様にＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を強制的にオフ状態にするように制御する。
一方、図７に示すように電源（＋Ｖddまたは−Ｖdd）と、ＰＷＭアンプの出力段におけるＰＭＯＳトランジスタＰ１のソース、またはＮＭＯＳトランジスタＮ１のソースとの間にそれぞれ、リレー接点ＲＬ1、ＲＬ2を設け、ＰＭＯＳトランジスタＰ１または、ＮＭＯＳトランジスタＮ１のいずれかに過電流が流れた際に制御回路６０から出力される制御信号によりリレー接点ＲＬ1、ＲＬ2を開状態にするように制御するようにしてもよい。
【００２４】
【発明の効果】
以上に説明したように、本発明の電流検出方法及び電流検出回路によれば、ＰＷＭアンプ等のスイッチング回路における出力段のスイッチングトランジスタに流れる電流検出を行うのに、電流検出抵抗を設けることなく、該スイッチングトランジスタがオン状態のときにおける該スイッチングトランジスタの両端間電圧を前記スイッチングトランジスタがオン状態のときに予め、分かっている該スイッチングトランジスタのオン抵抗に基づいて該トランジスタに流れる電流に対応する電圧値として検出するようにしたので、電流検出のために新たに電力損失を生じることなく、かつ高い電流検出精度が得られる。
【００２５】
また、上記電流検出回路を使用した本発明の過電流保護回路によれば、スイッチングトランジスタに流れる電流検出精度を高くすることができるので、負荷の課電流による保護を的確に行うことができる。
【図面の簡単な説明】
【図１】  本発明が適用されるスイッチング回路の一例としてのＰＷＭアンプの構成を示す回路図。
【図２】  図１に示したＰＷＭアンプの動作状態を示す波形図。
【図３】  図１に示したＰＷＭアンプに適用した本発明の実施の形態に係る電流検出回路の構成を示す回路図。
【図４】  図３に示した本発明の実施の形態に係る電流検出回路の動作状態を示す波形図。
【図５】  本発明の実施の形態に係る過電流保護回路の一例の構成を示す回路図。
【図６】  図５に示した本発明の実施の形態に係る過電流保護回路の動作状態の一例を示す
【図７】  本発明の実施の形態に係る過電流保護回路の他の例の構成を示す回路図。
【符号の説明】
１…ＰＷＭアンプ、２…信号源、３…低域フィルタ、１０…三角波発生回路、１１、５０…コンパレータ、Ｐ1…ＰＭＯＳトランジスタ、Ｎ1…ＮＭＯＳトランジスタ、Ｃ２、Ｃ３…サンプルホールド用コンデンサ、３０、６０…制御回路、３１、３２…アナログスイッチ、３３、３４…バッファアンプ
【図１】
0005114818.tif 000002
【図２】
0005114818.tif 000003
【図３】
0005114818.tif 000004
【図４】
0005114818.tif 000005
【図５】
0005114818.tif 000006
【図６】
0005114818.tif 000007
【図７】
0005114818.tif 000008