(57)【特許請求の範囲】
【請求項１】
出力電圧に応じた帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成し、これを低減するように、入力電圧から所望の出力電圧を生成する電源装置であって、
ＰＷＭ駆動されるイネーブル信号が前記電源装置を動作させるための第１論理レベルとされた後、所定の期間中には、前記誤差電圧の上限値を定常時よりも低い値であって、前記入力電圧が低いほど高く、逆に、前記入力電圧が高いほど低く設定するクランプ部を有して成るものであって、かつ、
前記参照電圧を生成して出力すると共に、前記イネーブル信号が前記第１論理レベルとされたときに前記参照電圧を所定の目標値まで緩やかに上昇させる参照電圧生成部をさらに有することを特徴とする電源装置。
【請求項２】
前記クランプ部は、前記所定の期間が経過した後、前記誤差電圧の上限値を定常時の値まで緩やかに上昇させることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記参照電圧生成部は、前記イネーブル信号が前記電源装置を停止させるための第２論理レベルとされている間、前記参照電圧と前記帰還電圧を一致させることを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
出力電圧に応じた帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成し、これを低減するように、入力電圧から所望の出力電圧を生成する電源装置であって、
前記電源装置の起動後、所定の期間中には、前記誤差電圧の上限値を定常時よりも低い値であって、前記入力電圧が低いほど高く、逆に、前記入力電圧が高いほど低く設定するクランプ部と、
前記電源装置の起動後、前記参照電圧を所定の目標値まで緩やかに上昇させる参照電圧生成部と、
を有して成り、
前記参照電圧生成部は、前記電源装置が停止されている間、前記参照電圧と前記帰還電圧を一致させることを特徴とする電源装置。
【請求項５】
前記所定の期間は、前記参照電圧が所定の閾値に達するまでの期間であることを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項６】
前記電源装置が停止されている間、直前の誤差電圧を保持する前値保持部を有して成ることを特徴とする請求項１〜請求項５のいずれかに記載の電源装置。
【請求項７】
前記前値保持部は、前記誤差電圧の出力端と位相補償回路との間に接続され、前記電源装置の動作中にオンとされ、停止中にオフとされるスイッチであることを特徴とする請求項６に記載の電源装置。
【請求項８】
そのオン／オフ制御に応じて前記入力電圧から前記出力電圧を生成する出力トランジスタと；前記帰還電圧と前記参照電圧との差分を増幅することで、前記誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティの比較信号を生成するＰＷＭコンパレータと；前記比較信号を用いて前記出力トランジスタのオン／オフ制御を行う制御部と；を有して成ることを特徴とする請求項１〜請求項７のいずれかに記載の電源装置。
【請求項９】
一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるコイルと；一端が前記出力トランジスタの一端に接続され、他端が前記出力電圧の引出端に接続される同期整流素子と；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続されるコンデンサと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成することを特徴とする請求項８に記載の電源装置。
【請求項１０】
機器の電源であるバッテリと、前記バッテリからの入力電圧を所望の出力電圧に変換する電源装置と、前記出力電圧を用いて駆動する負荷と、を有して成る電子機器であって、前記電源装置として、請求項１〜請求項９のいずれかに記載の電源装置を備えて成ることを特徴とする電子機器。
【請求項１１】
前記負荷は、発光ダイオード或いは発光ダイオード列であることを特徴とする請求項１０に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器に関するものである。
【背景技術】
【０００２】
従来より、熱損失が少なく、かつ、入出力較差が大きい場合に比較的効率が良い安定化電源手段の一つとして、出力トランジスタのオン／オフ制御（デューティ制御）によってエネルギ貯蔵素子（コンデンサやコイルなど）を駆動することで、入力電圧から所望の出力電圧を生成するスイッチングレギュレータが広く用いられている。
【０００３】
従来の一般的なスイッチングレギュレータは、出力電圧Ｖｏｕｔに応じて変動する帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとの差電圧を増幅する誤差増幅器を有して成り、当該誤差増幅器の出力信号（誤差電圧Ｖｅｒｒ）を用いて出力トランジスタのオン／オフ制御を行う構成とされていた。より具体的に述べると、このようなスイッチングレギュレータは、上記の誤差電圧Ｖｅｒｒと所定のスロープ電圧Ｖｓｌｐ（三角波或いはランプ波）との比較結果に応じたデューティのＰＷＭ［Pulse Width Modulation］信号を生成し、当該ＰＷＭ信号を用いて出力トランジスタのオン／オフを制御する構成とされていた。
【０００４】
また、上記従来のスイッチングレギュレータは、起動時の突入電流を防止する手段として、ソフトスタート回路を備えた構成とされていた。より具体的に述べると、上記ソフトスタート回路は、イネーブル信号ＥＮ（動作許可信号）の立上がりに応じて緩やかに上昇を開始するソフトスタート電圧Ｖｓｓを生成する構成とされており、ＰＷＭコンパレータは、誤差電圧Ｖｅｒｒ及びソフトスタート電圧Ｖｓｓのいずれか低い方と、スロープ電圧Ｖｓｌｐとを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成する構成とされていた。
【０００５】
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
【特許文献１】特開平７−３３６９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来のスイッチングレギュレータであれば、ソフトスタート回路を用いて起動時の突入電流を防止することができる。
【０００７】
しかしながら、上記従来のスイッチングレギュレータでは、出力トランジスタのオンデューティを徐々に高めていくことにより、コイル電流ＩＬが抑制されていたため、起動時の突入電流を抑制し得る反面、出力電圧Ｖｏｕｔの立上がりが遅くなり、出力帰還制御の応答速度が低下していた。
【０００８】
特に、イネーブル信号ＥＮをＰＷＭ［Pulse Width Modulation］駆動することで、ＬＥＤ［Light Emitting Diode］の輝度調整（ＬＥＤ電流の平均値調整）を行うＬＥＤドライバでは、上記した出力帰還制御の応答速度低下に伴い、輝度の調整精度が悪化していた。
【０００９】
なお、ソフトスタートを解除すれば、出力帰還制御の応答速度は改善されるが、図１２中の符号（Ｘ）で示すように、イネーブル信号ＥＮの立上がり毎に、コイル電流ＩＬに突入電流が生じるため、コイルや出力トランジスタが破壊に至るおそれがあった。
【００１０】
また、このような応答速度の改善策では、図１２中の符号（Ｙ）で示すように、帰還電圧Ｖｆｂの立上がり速度が入力電圧Ｖｉｎの電圧変動に大きく依存する形（図中の実線は入力電圧Ｖｉｎが高い場合の挙動を示しており、破線は入力電圧Ｖｉｎが低い場合の挙動を示している）となっていた。
【００１１】
特に、先述のＬＥＤドライバでは、イネーブル信号ＥＮの低デューティ時（低輝度設定時）において、帰還電圧Ｖｆｂの立上がり速度が入力電圧Ｖｉｎの電圧変動に依存して大きくばらつくため、ＬＥＤ電流（＝Ｖｆｂ／Ｒ）にムラを生じてしまい、この電流ムラがちらつきとしてユーザに視認されるおそれがあった。
【００１２】
なお、帰還電圧Ｖｆｂの立上がり速度に入力電圧依存性が生じる原因は、入力電圧Ｖｉｎが変動するのに対して、コイル電流ＩＬのリミット値ＩＬｍａｘが一定とされているため、スイッチングレギュレータの入力電力（＝ＩＬｍａｘ×Ｖｉｎ）が入力電圧Ｖｉｎに応じて変動し、それに伴って出力電圧Ｖｏｕｔ（延いては帰還電圧Ｖｆｂ）の立上がり速度が変動するためである。
【００１３】
本発明は、上記の問題点に鑑み、入力電圧依存性がなく、応答性にも優れた出力帰還制御を実現するとともに、起動時の突入電流を抑制することが可能な電源装置、及びこれを備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成すべく、本発明に係る電源装置は、出力電圧に応じた帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成し、これを低減するように、入力電圧から所望の出力電圧を生成する電源装置であって、前記電源装置の起動後、所定の期間中には、前記誤差電圧の上限値を定常時よりも低い値であって、前記入力電圧が低いほど高く、逆に、前記入力電圧が高いほど低く設定するクランプ部を有して成る構成（第１の構成）とされている。
【００１５】
なお、上記第１の構成から成る電源装置において、前記クランプ部は、前記所定の期間が経過した後、前記誤差電圧の上限値を定常時の値まで緩やかに上昇させる構成（第２の構成）にするとよい。
【００１６】
また、上記第１または第２の構成から成る電源装置は、前記電源装置の起動後、前記参照電圧を所定の目標値まで緩やかに上昇させる参照電圧生成部を有して成る構成（第３の構成）にするとよい。
【００１７】
また、上記第３の構成から成る電源装置において、前記参照電圧生成部は、前記電源装置が停止されている間、前記参照電圧と前記帰還電圧を一致させる構成（第４の構成）にするとよい。
【００１８】
また、上記第３または第４の構成から成る電源装置において、前記所定の期間は、前記参照電圧が所定の閾値に達するまでの期間である構成（第５の構成）にするとよい。
【００１９】
また、上記第１〜第５いずれかの構成から成る電源装置は、前記電源装置が停止されている間、直前の誤差電圧を保持する前値保持部を有して成る構成（第６の構成）にするとよい。
【００２０】
また、上記第６の構成から成る電源装置において、前記前値保持部は、前記誤差電圧の出力端と位相補償回路との間に接続され、前記電源装置の動作中にオンとされ、停止中にオフとされるスイッチである構成（第７の構成）にするとよい。
【００２１】
また、上記第１〜第７いずれかの構成から成る電源装置は、そのオン／オフ制御に応じて前記入力電圧から前記出力電圧を生成する出力トランジスタと；前記帰還電圧と前記参照電圧との差分を増幅することで、前記誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティの比較信号を生成するＰＷＭコンパレータと；前記比較信号を用いて前記出力トランジスタのオン／オフ制御を行う制御部と；を有して成る構成（第８の構成）にするとよい。
【００２２】
また、上記第８の構成から成る電源装置は、一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるコイルと；一端が前記出力トランジスタの一端に接続され、他端が前記出力電圧の引出端に接続される同期整流素子と；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続されるコンデンサと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成する構成（第９の構成）にするとよい。
【００２３】
また、本発明に係る電子機器は、機器の電源であるバッテリと、前記バッテリからの入力電圧を所望の出力電圧に変換する電源装置と、前記出力電圧を用いて駆動する負荷と、を有して成る電子機器であって、前記電源装置として、上記第１〜第９いずれかの構成から成る電源装置を備えて成る構成（第１０の構成）とされている。
【００２４】
なお、上記第１０の構成から成る電子機器において、前記負荷は、発光ダイオード或いは発光ダイオード列である構成（第１１の構成）にするとよい。
【発明の効果】
【００２５】
本発明によれば、入力電圧依存性がなく、応答性にも優れた出力帰還制御を実現するとともに、起動時の突入電流を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下では、携帯電話端末に搭載され、バッテリからの入力電圧を変換して端末各部（例えば、ＴＦＴ［Thin Film Transistor］液晶パネルを背面照射するバックライト）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００２７】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、操作部、メモリ部など、を当然に有して成る。
【００２８】
ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０（特に、そのバックライト）に供給する。
【００２９】
図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのコイル２２、コンデンサ２３、及び、抵抗２４を有して成る昇圧型スイッチングレギュレータ（チョッパ型レギュレータ）であり、ＴＦＴ液晶パネル３０のバックライトを構成する発光ダイオード列（以下では、ＬＥＤ［Light Emitting Diode］列と呼ぶ）の駆動電圧として、出力電圧Ｖｏｕｔを供給する手段である。
【００３０】
スイッチング電源ＩＣ２１は、Ｎチャネル型電界効果トランジスタＱ１と、Ｐチャネル型電界効果トランジスタＱ２と、コンデンサＣ１と、抵抗Ｒ１及び抵抗Ｒ２と、ドライバＤＲＶ１及びドライバＤＲＶ２と、リセット優先型のＲＳフリップフロップＦＦと、電流検出部ＣＳと、制御部ＣＴＲＬと、ＰＷＭコンパレータＰＣＭＰと、発振器ＯＳＣと、加算器ＡＤＤと、スイッチＳＷと、クランプ部ＣＬと、誤差増幅器ＥＲＲと、参照電圧生成部ＲＥＦとを有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ５を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、その他の保護回路ブロック（サーマルシャットダウン回路や過電圧保護回路、ショート保護回路など）を適宜組み込んでも構わない。
【００３１】
トランジスタＱ１のドレインは、外部端子Ｔ１（スイッチ端子）に接続されている。トランジスタＱ１のソースは、抵抗Ｒ１を介して接地端に接続される一方、電流検出部ＣＳの入力端にも接続されている。トランジスタＱ２のドレインは、外部端子Ｔ１に接続されている。トランジスタＱ２のソースは、外部端子Ｔ３（出力端子）に接続されている。
【００３２】
加算器ＡＤＤの一入力端は、電流検出部ＣＳの出力端（検出電圧出力端）に接続されており、他入力端は、発振器ＯＳＣの第１出力端（三角波電圧出力端）に接続されている。
【００３３】
ＰＷＭコンパレータＰＣＭＰの非反転入力端（＋）は、加算器ＡＤＤの出力端（スロープ電圧出力端）に接続されている。ＰＷＭコンパレータＰＣＭＰの反転入力端（−）は、スイッチＳＷを介して、誤差増幅器ＥＲＲの出力端に接続される一方、コンデンサＣ１と抵抗Ｒ２を介して、接地端にも接続されている。
【００３４】
誤差増幅器ＥＲＲの反転入力端（−）は、外部端子Ｔ４（帰還入力端子）に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、参照電圧生成部ＲＥＦの出力端（参照電圧出力端）に接続されている。なお、誤差増幅器ＥＲＲの出力端には、クランプ部ＣＬが接続されている。
【００３５】
制御部ＣＴＲＬには、ＰＷＭコンパレータＰＣＭＰからの比較信号ＰＷＭ、発振器ＯＳＣからのセットクロック信号ＳＣＬＫ、及び、リセットクロック信号ＲＣＬＫ、並びに、外部端子Ｔ５からのイネーブル信号ＥＮが各々入力されている。
【００３６】
ＲＳフリップフロップＦＦのセット入力端（Ｓ）は、制御部ＣＴＲＬのセット信号出力端に接続されている。ＲＳフリップフロップＦＦのリセット入力端（Ｒ）は、制御部ＣＴＲＬのリセット信号出力端に接続されている。ＲＳフリップフロップＦＦの出力端（Ｑ）は、ドライバＤＲＶ１を介して、トランジスタＱ１のゲートに接続されている。ＲＳフリップフロップＦＦの反転出力端（ＱＢ）は、ドライバＤＲＶ２（インバータ）を介して、トランジスタＱ２のゲートに接続されている。
【００３７】
また、スイッチング電源ＩＣ２１の外部において、外部端子Ｔ１（スイッチ端子）は、コイル２２を介して、バッテリ１０の出力端（入力電圧Ｖｉｎの印加端）に接続されている。外部端子Ｔ２（入力端子）は、バッテリ１０の出力端に直接接続されている。外部端子Ｔ３（出力端子）は、コンデンサ２３を介して接地端に接続される一方、出力電圧Ｖｏｕｔの引出端として、ＴＦＴ液晶パネル３０のバックライトを構成するＬＥＤ列のアノードにも接続されている。ＬＥＤ列のカソードは、抵抗２４を介して接地端に接続される一方、スイッチング電源ＩＣ２１の外部端子Ｔ４（帰還入力端子）にも接続されている。外部端子Ｔ５（イネーブル端子）は、イネーブル信号ＥＮ（ＰＷＭパルス信号）の印加端に接続されている。
【００３８】
上記構成から成るＤＣ／ＤＣコンバータ２０の基本動作（直流／直流変換動作）について、詳細な説明を行う。
【００３９】
スイッチング電源ＩＣ２１において、トランジスタＱ１は、ドライバＤＲＶ１の出力信号（出力信号Ｑ）に応じてオン／オフ制御される出力トランジスタであり、トランジスタＱ２は、ドライバＤＲＶ２の出力信号（反転出力信号ＱＢの反転信号）に応じてオン／オフ制御される同期整流トランジスタである。ＲＳフリップフロップＦＦは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、トランジスタＱ１、Ｑ２を相補的にスイッチング制御する手段である。
【００４０】
なお、本明細書中で用いている「相補的」という文言は、トランジスタＱ１、Ｑ２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＱ１、Ｑ２のオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。
【００４１】
トランジスタＱ１がオン状態にされると、コイル２２にはトランジスタＱ１を介して接地端に向けたコイル電流ＩＬが流れ、その電気エネルギが蓄えられる。なお、トランジスタＱ１のオン期間において、すでにコンデンサ２３に電荷が蓄積されていた場合、ＬＥＤ列には、コンデンサ２３から電流が流れることになる。また、このとき、同期整流素子であるトランジスタＱ２は、トランジスタＱ１のオン状態に対して相補的にオフ状態とされるため、コンデンサ２３からトランジスタＱ１に向けて電流が流れ込むことはない。
【００４２】
一方、トランジスタＱ１がオフ状態にされると、コイル２２に生じた逆起電圧により、そこに蓄積されていた電気エネルギが放出される。このとき、トランジスタＱ２は、トランジスタＱ１のオフ状態に対して相補的にオン状態とされるため、コイル２２からトランジスタＱ２を介して流れる電流は、負荷であるＬＥＤ列に流れ込むとともに、コンデンサ２３を介して接地端にも流れ込み、コンデンサ２３を充電することになる。上記の動作が繰り返されることで、負荷であるＬＥＤ列には、コンデンサ２３により平滑された直流出力が供給される。
【００４３】
このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＱ１、Ｑ２のオン／オフ制御によってエネルギ貯蔵素子であるコイル２２を駆動することで、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。
【００４４】
なお、本実施形態のスイッチング電源ＩＣ２１において、制御部ＣＴＲＬは、ＬＥＤ列のＰＷＭ輝度調整を実現すべく、イネーブル信号ＥＮ（昇圧動作許可信号）の論理レベル（ハイレベル／ローレベル）に応じて、昇圧動作の可否が制御される構成（いわゆるパワーコントロール型のＰＷＭ輝度調整方式を採用した構成）とされている。具体的には、イネーブル信号ＥＮがハイレベルであるときに昇圧動作が許可され、ローレベルであるときに昇圧動作が禁止される構成とされている。また、図２には明示されていないが、イネーブル信号ＥＮは、スイッチング電源ＩＣ２１に含まれる他の回路部にも入力されており、各々の動作可否がイネーブル信号ＥＮに応じて制御される。
【００４５】
次に、上記構成から成るＤＣ／ＤＣコンバータ２０の出力帰還制御について、図３を参照しながら詳細に説明する。
【００４６】
図３は、ＤＣ／ＤＣコンバータ２０の出力帰還制御を説明するためのタイミングチャートである。
【００４７】
スイッチング電源ＩＣ２１において、誤差増幅器ＥＲＲは、抵抗２４の一端から引き出される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）と、参照電圧生成部ＲＥＦで生成される参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標設定値に相当）との差分を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値よりも低いほど高レベルとなる。
【００４８】
一方、ＰＷＭコンパレータＰＣＭＰは、反転入力端（−）に印加される誤差電圧Ｖｅｒｒと、非反転入力端子（＋）に印加されるスロープ電圧Ｖｓｌｐを比較し、その結果に応じた論理の比較信号ＰＷＭを生成する。すなわち、比較信号ＰＷＭの論理は、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも高ければローレベルとなり、逆に、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも低ければハイレベルとなる。
【００４９】
なお、上記のスロープ電圧Ｖｓｌｐは、発振器ＯＳＣで生成される基準三角波電圧Ｖｏｓｃ（三角波或いはランプ波）と、電流検出部ＣＳで生成される検出電圧Ｖｃｓ（コイル電流ＩＬに応じた電圧信号）とを足し合わせた加算器ＡＤＤの出力電圧である。
【００５０】
制御部ＣＴＲＬは、ＲＳフリップフロップＦＦのセット入力端（Ｓ）に対して、発振器ＯＳＣから入力されたセットクロック信号ＳＣＬＫを出力し、リセット入力端（Ｒ）に対して、ＰＷＭコンパレータＰＣＭＰから入力された比較信号ＰＷＭを出力する。
【００５１】
従って、ＲＳフリップフロップＦＦは、セットクロック信号ＳＣＬＫの立上がりエッジで、出力信号Ｑをハイレベル（反転出力信号ＱＢをローレベル）とし、比較信号ＰＷＭの立上がりエッジで、出力信号Ｑをローレベル（反転出力信号ＱＢをハイレベル）とするように動作する。
【００５２】
その結果、セットクロック信号ＳＣＬＫがハイレベルに立ち上がってから、比較信号ＰＷＭがハイレベルに立ち上がるまでの間、トランジスタＱ１、Ｑ２のゲート電圧は、ハイレベルに保持される。従って、トランジスタＱ１はオン状態とされ、トランジスタＱ２はオフ状態とされる。一方、比較信号ＰＷＭがハイレベルに立ち上がってから、次にセットクロック信号ＳＣＬＫが立ち上がるまでの間、トランジスタＱ１、Ｑ２のゲート電圧は、ローレベルに保持される。従って、トランジスタＱ１はオフ状態とされ、トランジスタＱ２はオン状態とされる。
【００５３】
すなわち、ＤＣ／ＤＣコンバータ２０のオンデューティ（単位期間Ｔに占めるトランジスタＱ１のオン期間Ｔｏｎの比率）は、セットクロック信号ＳＣＬＫがハイレベルに立ち上がってから、比較信号ＰＷＭがハイレベルに立ち上がるまでの期間に応じて、延いては誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの高低に応じて、逐次変動する形となる。
【００５４】
このように、ピークカレントモード制御方式のＤＣ／ＤＣコンバータ２０では、出力電圧Ｖｏｕｔのモニタ結果だけでなく、トランジスタＱ１に流れるコイル電流ＩＬのモニタ結果に基づいて、トランジスタＱ１、Ｑ２のオン／オフ制御が行われる。
【００５５】
従って、本実施形態のＤＣ／ＤＣコンバータ２０であれば、急峻な負荷変動に誤差電圧Ｖｅｒｒが追従できなくても、トランジスタＱ１に流れるコイル電流ＩＬのモニタ結果に応じてトランジスタＱ１、Ｑ２を直接オン／オフ制御することができるので、出力電圧Ｖｏｕｔの変動を効果的に抑えることが可能となる。すなわち、本実施形態のＤＣ／ＤＣコンバータ２０であれば、コンデンサ２３を大容量化する必要がないので、不要なコストアップやコンデンサ２３の大型化を回避することもできる。
【００５６】
また、本実施形態のＤＣ／ＤＣコンバータ２０は、単位期間Ｔに対して後寄せで立ち上げられるリセットクロック信号ＲＣＬＫ（例えばデューティ５［％］）を用いて、トランジスタＱ１のオン期間Ｔｏｎに所定の上限値Ｔｏｎ（ｍａｘ）を設定し、ＤＣ／ＤＣコンバータ２０のデューティ制限（例えば、最大デューティ９５［％］）を実施する機能（デューティロック機能）を備えている。
【００５７】
具体的に述べると、スイッチング電源ＩＣ２１において、何らかの理由で比較信号ＰＷＭがハイレベルに立ち上がらない場合、制御部ＣＴＲＬは、リセットクロック信号ＲＣＬＫを用いて、ＲＳフリップフロップＦＦを強制的にリセットする。すなわち、ＲＳフリップフロップＦＦは、セットクロック信号ＳＣＬＫの立上がりエッジで、出力信号Ｑをハイレベル（反転出力信号ＱＢをローレベル）とし、リセットクロック信号ＲＣＬＫの立上がりエッジで、出力信号Ｑをローレベル（反転出力信号ＱＢをハイレベル）とするように動作する。従って、ＤＣ／ＤＣコンバータ２０のオンデューティは、リセットクロック信号ＲＣＬＫに応じた上限値までしか上がらなくなる。
【００５８】
このような構成とすることにより、ＤＣ／ＤＣコンバータ２０に何らかの異常が生じた場合であっても、そのオンデューティが意図しない過大値まで上昇してしまうことはないので、機器の安全性を高めることが可能となる。
【００５９】
次に、参照電圧生成部ＲＥＦの構成及び動作について、詳細な説明を行う。
【００６０】
図４は、参照電圧生成部ＲＥＦの一構成例を示す回路図である。
【００６１】
本図に示すように、参照電圧生成部ＲＥＦは、コンデンサＣａと、抵抗Ｒａ、Ｒｂ、Ｒｃと、スイッチＳＷａ、ＳＷｂと、を有して成る。
【００６２】
コンデンサＣａの一端は、誤差増幅器ＥＲＲの非反転入力端（＋）に接続されている。コンデンサＣａの他端は、接地端に接続されている。スイッチＳＷａ、ＳＷｂの一端は、いずれも、誤差増幅器ＥＲＲの非反転入力端（＋）に接続されている。スイッチＳＷａの他端は、抵抗Ｒａの一端に接続されている。スイッチＳＷｂの他端は、誤差増幅器ＥＲＲの反転入力端（−）に接続されている。抵抗Ｒａの他端は、抵抗Ｒｂを介してバンドギャップ電圧ＢＧ（入力電圧依存性や周囲温度依存性を持たない定電圧）の印加端に接続される一方、抵抗Ｒｃを介して接地端にも接続されている。
【００６３】
スイッチＳＷａは、イネーブル信号ＥＮがハイレベルとされている間、所定のクロック信号に応じてオン／オフ制御される。このとき、コンデンサＣａと抵抗Ｒａとから成るＣＲ時定数回路には、スイッチＳＷａのオン時にのみ、バンドギャップ電圧ＢＧの分圧電圧（抵抗Ｒｂと抵抗Ｒｃとの接続ノードから引き出される電圧）が印加される形となる。一方、イネーブル信号ＥＮがローレベルとされている間、スイッチＳＷａはオフとされる。
【００６４】
また、スイッチＳＷｂは、イネーブル信号ＥＮがハイレベルとされている間はオフとされ、ローレベルとされている間はオンとされる。
【００６５】
従って、イネーブル信号ＥＮがハイレベルに立ち上げられたとき、誤差増幅器ＥＲＲの非反転入力端（＋）に印加される参照電圧Ｖｒｅｆは、所定の時定数を持って緩やかに上昇し、帰還電圧Ｖｆｂをこれと一致させるように、所定の出力帰還制御が行われる。
【００６６】
図５は、イネーブル信号ＥＮの立ち上がり時における参照電圧Ｖｒｅｆ（実線）、帰還電圧Ｖｆｂ（破線）、及び、誤差電圧Ｖｅｒｒの挙動を示すタイミングチャートである。
【００６７】
本図に示すように、時刻ｔ１におけるイネーブル信号ＥＮの立上がり後、帰還電圧Ｖｆｂは、入力電力の大小に依らず、時刻ｔ２において速やかに参照電圧Ｖｒｅｆと交差し、誤差増幅器ＥＲＲは、この状態を維持するように動作する。そのため、時刻ｔ２以降については、後述する誤差電圧Ｖｅｒｒのクランプ調整（過電流リミット調整）を要することなく、参照電圧Ｖｒｅｆの緩やかな立上がりに律速される形で、帰還電圧Ｖｆｂをオーバーシュートなく、滑らかに立ち上げることが可能となる。
【００６８】
すなわち、本実施形態のＤＣ／ＤＣコンバータ２０であれば、ソフトスタート電圧を用いて比較信号ＰＷＭのオンデューティを抑制していた従来構成と異なり、帰還電圧Ｖｆｂの入力電圧依存性を除くことが可能となる。
【００６９】
なお、図４に示した参照電圧生成部ＲＥＦでは、スイッチＳＷａのオン時にのみ、コンデンサＣａが充電される。このような構成とすることにより、コンデンサＣａの容量値や抵抗Ｒａの抵抗値を増大させることなく、スイッチＳＷａのオンデューティを下げることで、見かけ上のＣＲ時定数を大きく設定することができるので、チップサイズを縮小することが可能となる。
【００７０】
ここで、スイッチＳＷａのオン／オフ制御に用いるクロック信号としては、先述したオンデューティ５［％］のリセットクロック信号ＲＣＬＫを流用すればよい。このような構成とすることにより、別途のクロック信号を新たに設ける必要がなくなるので、回路規模の縮小に貢献することが可能となる。
【００７１】
次に、スイッチＳＷｂによる誤差増幅器ＥＲＲの入力短絡動作について、図６を参照しながら詳細に説明する。
【００７２】
図６は、スイッチＳＷｂによる誤差増幅器ＥＲＲの入力短絡動作を説明するためのタイミングチャートであり、イネーブル信号ＥＮ、参照電圧Ｖｒｅｆ、及び、帰還電圧Ｖｆｂの各電圧波形と、スイッチＳＷａ、ＳＷｂの各オン／オフ状態が示されている。
【００７３】
なお、参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂは、イネーブル信号ＥＮのハイレベル時には出力帰還制御によって互いに一致され、イネーブル信号ＥＮのローレベル時にはスイッチＳＷｂを介して互いに一致されるため、図６中では、両電圧を一本の実線で示している。
【００７４】
イネーブル信号ＥＮがハイレベルからローレベルに立ち下げられたとき、帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔと同様の挙動で低下する。このとき、イネーブル信号ＥＮのオンデューティが大きい場合には、帰還電圧Ｖｆｂがローレベルまで落ち切らない間に、次周期のオン期間が到来して、帰還電圧Ｖｆｂが再び上昇に転じる形となる。
【００７５】
このような状況が生じ得る中で、仮に、イネーブル信号ＥＮのローレベル遷移に応じて参照電圧Ｖｒｅｆをローレベルに引き落とす構成（コンデンサＣａを放電する構成）を採用した場合、イネーブル信号ＥＮのオンデューティが小さく、次周期のオン期間が到来した時点で、図６中の符号（Ｚ１）で示すように、帰還電圧Ｖｆｂがローレベルまで落ち切っていれば、参照電圧Ｖｒｅｆ（破線）と帰還電圧Ｖｆｂ（実線）は、いずれもローレベルから再上昇するため、特段の問題は生じないが、イネーブル信号ＥＮのオンデューティが大きく、図６中の符号（Ｚ２）で示すように、帰還電圧Ｖｆｂがゼロ値まで落ち切らない間に、次周期のオン期間が到来した場合には、参照電圧Ｖｒｅｆ（破線）よりも帰還電圧Ｖｆｂ（実線）が高くなり、昇圧動作が行われない状態に陥ってしまう。
【００７６】
そこで、図４に示した参照電圧生成部ＲＥＦは、イネーブル信号ＥＮのローレベル期間中にスイッチＳＷｂをオンさせることで、参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂを一致する構成（言い換えれば、イネーブル信号ＥＮがローレベルから再びハイレベルに復帰されるとき、その時点の帰還電圧Ｖｆｂを参照電圧Ｖｒｅｆの初期値として設定し、そこから参照電圧Ｖｒｅｆを所定の時定数で立ち上げる構成）とされている。
【００７７】
このような構成とすることにより、イネーブル信号ＥＮのオンデューティに依ることなく、参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの乖離を回避し、出力帰還制御を適切に継続することが可能となる。
【００７８】
次に、クランプ部ＣＬの構成及び動作について、詳細な説明を行う。
【００７９】
図７は、クランプ部ＣＬの一構成例を示す回路図である。
【００８０】
本図に示すように、クランプ部ＣＬは、Ｎチャネル型電界効果トランジスタＮＡ、ＮＢと、Ｐチャネル型電界効果トランジスタＰＡと、コンデンサＣＡと、抵抗ＲＡ、ＲＢ、ＲＣ、ＲＤ、ＲＥ、ＲＦと、スイッチＳＷＡ、ＳＷＢ、ＳＷＣと、バッファＢＵＦと、を有して成る。
【００８１】
抵抗ＲＡ、ＲＢ、ＲＣは、バイアス電圧（例えば１．２［Ｖ］）の印加端と接地端との間に図示の順序で直列接続されている。抵抗ＲＡと抵抗ＲＢとの接続ノードは、スイッチＳＷＣ及び抵抗ＲＤを介して、バッファＢＵＦの非反転入力端（＋）に接続されている。抵抗ＲＢと抵抗ＲＣとの接続ノードは、スイッチＳＷＢを介して、バッファＢＵＦの非反転入力端（＋）に接続されている。バッファＢＵＦの出力端は、誤差増幅器ＥＲＲの出力端に接続されるとともに、バッファＢＵＦの反転入力端（−）に接続されている。コンデンサＣＡの一端は、バッファＢＵＦの非反転入力端（＋）に接続されている。コンデンサＣＡの他端は、接地端に接続されている。なお、上記の構成要素により、クランプ電圧設定回路ＣＬ１が形成されている。
【００８２】
トランジスタＰＡのソースは、抵抗ＲＦを介して、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＰＡのゲートは、バイアス電圧の印可端に接続されている。トランジスタＰＡのドレインは、トランジスタＮＡのドレインに接続されている。トランジスタＮＡのソースは、接地端に接続されている。トランジスタＮＡ、ＮＢのゲートは、互いに接続されており、その接続ノードはトランジスタＮＡのドレインに接続されている。トランジスタＮＢのソースは、接地端に接続されている。トランジスタＮＢのドレインは、スイッチＳＷＡ及び抵抗ＲＥを介して、抵抗ＲＢと抵抗ＲＣとの接続ノードに接続されている。なお、上記の構成要素により、入力電圧調整調整回路ＣＬ２が形成されている。
【００８３】
図８は、起動時における誤差電圧Ｖｅｒｒのクランプ動作を説明するためのタイミングチャートであり、イネーブル信号ＥＮ、参照電圧Ｖｒｅｆ（実線）、帰還電圧Ｖｆｂ（破線）、誤差電圧Ｖｅｒｒ（実線）、及び、クランプ電圧Ｖｃｌ（破線）の各電圧波形と、スイッチＳＷＡ、ＳＷＢ、ＳＷＣの各オン／オフ状態が示されている。
【００８４】
時刻ｔ１において、イネーブル信号ＥＮがハイレベルに立ち上げられると、スイッチＳＷＡ、ＳＷＢがオンとされ、スイッチＳＷＣがオフとされる。このとき、コンデンサＣＡは、スイッチＳＷＢを介して流れる電流ｉ６（バイアス電圧ＢＩＡＳの印加端から抵抗ＲＡ、ＲＢを介して流れる電流ｉ３から、抵抗ＲＥ、スイッチＳＷＡ、及び、トランジスタＮＢを介して接地端に流れる電流ｉ２と、抵抗ＲＣを介して接地端に流れる電流ｉ４を差し引いた電流）によって充電される。そして、コンデンサＣＡの一端から引き出されるクランプ電圧Ｖｃｌによって、誤差電圧Ｖｅｒｒの上限値が設定される。
【００８５】
なお、時刻ｔ１〜時刻ｔ３（参照電圧Ｖｒｅｆが目標値の６０［％］に達する時刻）までの初期チャージ期間において、誤差電圧Ｖｅｒｒの上限値は、起動時の突入電流を防止すべく、定常時よりも低い値に設定される。
【００８６】
また、上記の電流ｉ２は、トランジスタＮＡ、ＮＢから成るカレントミラー回路によって、入力電圧Ｖｉｎとバイアス電圧（例えば１．２［Ｖ］）との差分に応じた電流ｉ１をミラーすることで生成される。すなわち、電流ｉ２は、入力電圧Ｖｉｎが高いほど大きくなり、入力電圧Ｖｉｎが低いほど小さくなるように、入力電圧依存性を持って変動する。
【００８７】
従って、入力電圧Ｖｉｎが高く、電流ｉ２が大きいほど、クランプ電圧Ｖｃｌ（延いては誤差電圧Ｖｅｒｒの上限値）は低くなり、逆に、入力電圧Ｖｉｎが低く、電流ｉ２が小さいほど、クランプ電圧Ｖｃｌは高くなる。
【００８８】
このような構成とすることにより、入力電圧Ｖｉｎが高いときにはコイル電流ＩＬを低減する形となり、入力電圧Ｖｉｎが低いときにはコイル電流ＩＬを増大する形となる。従って、入力電圧Ｖｉｎの電圧レベルに依ることなく、入力電力（＝入力電圧Ｖｉｎ×コイル電流ＩＬ）が一定となるので、コイル電流ＩＬのピーク値を適切に（例えば３５０［ｍＡ］以下に）抑えつつ、出力電圧Ｖｏｕｔ（延いては帰還電圧Ｖｆｂ）の立上がりを一定とすることが可能となる。
【００８９】
なお、クランプ電圧Ｖｃｌを入力電圧Ｖｉｎに依存して変化させる期間（初期チャージ期間）は、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆに追いつき、出力帰還制御がロック状態となるまで継続すればよく、例えば、参照電圧Ｖｒｅｆが目標値（例えば０．５［Ｖ］）の６０［％］（例えば０．３［Ｖ］）に達するまで継続すればよい。
【００９０】
時刻ｔ３において、参照電圧Ｖｒｅｆが目標値の６０［％］に達すると、スイッチＳＷＡ、ＳＷＢがオフとされ、スイッチＳＷＣが所定のクロック信号によってオン／オフ制御される。このとき、コンデンサＣＡは、スイッチＳＷＣと抵抗ＲＤを介して流れる電流ｉ５によって充電される。従って、時刻ｔ３以降の期間（ＲＣチャージ期間）においては、クランプ電圧Ｖｃｌが所定の時定数を持って緩やかに上昇され、延いては、誤差電圧Ｖｅｒｒの上限値が緩やかに上昇される。
【００９１】
このように、初期チャージ期間の満了後、誤差電圧Ｖｅｒｒの上限値を所定の時定数で緩やかに高めていく構成であれば、コイル電流ＩＬの急上昇を抑制して、出力電圧Ｖｏｕｔ（延いては帰還電圧Ｖｆｂ）の立上がり波形を滑らかに維持しつつ、減電状態（入力電力不足）による昇圧不能を回避することが可能となる。
【００９２】
なお、図７に示したクランプ部ＣＬでは、スイッチＳＷＣのオン時にのみ、コンデンサＣＡが充電される。このような構成とすることにより、コンデンサＣＡの容量値や抵抗ＲＤの抵抗値を増大させることなく、スイッチＳＷＣのオンデューティを下げることで、見かけ上のＣＲ時定数を大きく設定することができるので、チップサイズを縮小することが可能となる。
【００９３】
ここで、スイッチＳＷＣのオン／オフ制御に用いるクロック信号としては、先述したオンデューティ５［％］のリセットクロック信号ＲＣＬＫを流用すればよい。このような構成とすることにより、別途のクロック信号を新たに設ける必要がなくなるので、回路規模の縮小に貢献することが可能となる。
【００９４】
次に、スイッチＳＷによる誤差電圧Ｖｅｒｒの前値保持動作について、図９を参照しながら詳細な説明を行う。
【００９５】
図９は、スイッチＳＷによる誤差電圧Ｖｅｒｒの前値保持動作を説明するためのタイミングチャートであり、イネーブル信号ＥＮ、誤差電圧Ｖｅｒｒの各電圧波形と、スイッチＳＷのオン／オフ状態が示されている。なお、図９中の誤差電圧Ｖｅｒｒに関して、実線は本発明の挙動を示しており、破線は従来の挙動を参考までに示している。
【００９６】
ＤＣ／ＤＣコンバータ２０の反応時間を短縮するための取り組みとしては、誤差電圧Ｖｅｒｒの立ち上がり時間を早くするために、誤差増幅器ＥＲＲの出力端に接続される位相補償回路（容量Ｃ１、抵抗Ｒ２）のＣＲ時定数を小さくすることが考えられるが、この対策では、システム発振を防止するために、コンデンサ２３を大容量化しなければならず、大型のコンデンサ２３を薄型パネルに載せることは、設置面積の観点から困難であった。
【００９７】
そこで、本実施形態のＤＣ／ＤＣコンバータ２０では、誤差電圧Ｖｅｒｒの立ち上がりを早くするのではなく、誤差電圧Ｖｅｒｒの立ち上がりに必要な変化量を少なくするという観点に立ち、イネーブル信号ＥＮがローレベルとされている間、誤差電圧Ｖｅｒｒの前値（イネーブル信号ＥＮがローレベルとされる直前の誤差電圧Ｖｅｒｒ）を保持することで、ＤＣ／ＤＣコンバータ２０の応答性向上を図る構成とされている。
【００９８】
具体的には、先出の図２で示したように、誤差増幅器ＥＲＲの出力端と位相補償回路との間に、イネーブル信号ＥＮに応じてオン／オフ制御されるスイッチＳＷを有して成る。
【００９９】
このように、位相補償用のコンデンサＣ１を誤差電圧Ｖｅｒｒの前値保持用にも流用する構成であれば、素子数の増加を招くことなく、図９で示す通り、誤差電圧Ｖｅｒｒの変化量（ドロップ量）を低減し、その立ち上げを早めることができるので、出力帰還制御を速やかにロックさせることが可能となる。
【０１００】
図１０は、イネーブル信号ＥＮのＰＷＭ駆動時における出力電圧Ｖｏｕｔ、帰還電圧Ｖｆｂ、コイル電流ＩＬ、誤差電圧Ｖｅｒｒ（実線）、及び、クランプ電圧Ｖｃｌ（破線）の各挙動を示すタイミングチャートである。
【０１０１】
本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０であれば、入力電圧依存性がなく、応答性にも優れた出力帰還制御を実現するとともに、起動時の突入電流を抑制することが可能となる。
【０１０２】
図１１は、イネーブル信号ＥＮのデューティと帰還電圧Ｖｆｂとの相関関係を示す図である。なお、本図中の実線は本発明における帰還電圧Ｖｆｂを示しており、破線は従来の帰還電圧（入力電圧Ｖｉｎが高い場合と低い場合）を参考までに示している。
【０１０３】
本図に示すように、従来では、イネーブル信号ＥＮの低デューティ時において、帰還電圧Ｖｆｂの入力電圧依存性が大きく、ＬＥＤ電流（＝Ｖｆｂ／Ｒ）の電流ムラが生じて、画面がちらついていたが、本実施形態のＤＣ／ＤＣコンバータ２０であれば、先述した参照電圧生成部ＲＥＦによる参照電圧Ｖｒｅｆのソフトスタート機能、クランプ部ＣＬによる誤差電圧Ｖｅｒｒの上限値制御機能、並びに、スイッチＳＷによる誤差電圧Ｖｅｒｒの前値保持機能を協働的に用いることにより、イネーブル信号ＥＮの低デューティ時においても、帰還電圧Ｖｆｂの変動幅を抑えて、画面のちらつきを低減することが可能となる。
【０１０４】
なお、上記の実施形態では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器全般に広く適用することが可能である。
【０１０５】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【０１０６】
例えば、上記実施形態では、同期整流型の電源装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、同期整流素子として、ダイオードを用いた電源装置にも適用することが可能である。その際には、ダイオードのアノードを出力トランジスタＱ１のドレインに接続し、カソードを出力電圧Ｖｏｕｔの引出端に接続すればよい。
【産業上の利用可能性】
【０１０７】
本発明は、電源装置を搭載する電子機器の応答性向上や消費電力低減を実現する上で有用な技術であり、バッテリ仕様の電子機器など、電源装置を搭載するあらゆる電子機器に好適な技術である。
【図面の簡単な説明】
【０１０８】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。
【図３】は、ＤＣ／ＤＣコンバータ２０の出力帰還制御を説明するためのタイミングチャートである。
【図４】は、参照電圧生成部ＲＥＦの一構成例を示す回路図である。
【図５】は、起動時における参照電圧Ｖｒｅｆ、帰還電圧Ｖｆｂ、及び、誤差電圧Ｖｅｒｒの挙動を示すタイミングチャートである。
【図６】は、スイッチＳＷｂによる誤差増幅器ＥＲＲの入力短絡動作を説明するためのタイミングチャートである。
【図７】は、クランプ部ＣＬの一構成例を示す回路図である。
【図８】は、起動時における誤差電圧Ｖｅｒｒのクランプ動作を説明するためのタイミングチャートである。
【図９】は、スイッチＳＷによる誤差電圧Ｖｅｒｒの前値保持動作を説明するためのタイミングチャートである。
【図１０】は、イネーブル信号ＥＮのＰＷＭ駆動時における出力電圧Ｖｏｕｔ、帰還電圧Ｖｆｂ、コイル電流ＩＬ、誤差電圧Ｖｅｒｒ、及び、クランプ電圧Ｖｃｌの各挙動を示すタイミングチャートである。
【図１１】は、イネーブル信号ＥＮのデューティと帰還電圧Ｖｆｂとの相関関係を示す図である。
【図１２】は、ソフトスタートがない場合の従来課題を説明するための図である。
【符号の説明】
【０１０９】
１０    バッテリ
２０    ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
２１    スイッチング電源ＩＣ
２２    コイル（外付け）
２３    コンデンサ（外付け）
２４    抵抗（外付け）
Ｑ１    Ｎチャネル型電界効果トランジスタ（出力トランジスタ）
Ｑ２    Ｐチャネル型電界効果トランジスタ（同期整流トランジスタ）
Ｃ１    コンデンサ
Ｒ１、Ｒ２    抵抗
ＤＲＶ１、ＤＲＶ２    ドライバ
ＦＦ    ＲＳフリップフロップ
ＣＳ    電流検出部
ＣＴＲＬ    制御部
ＰＣＭＰ    ＰＷＭコンパレータ
ＯＳＣ    発振器
ＡＤＤ    加算器
ＳＷ    スイッチ
ＣＬ    クランプ部
ＥＲＲ    誤差増幅器
ＲＥＦ    参照電圧生成部
Ｔ１〜Ｔ５    外部端子
Ｃａ    コンデンサ
Ｒａ、Ｒｂ、Ｒｃ    抵抗
ＳＷａ、ＳＷｂ    スイッチ
ＣＬ１    クランプ電圧設定回路
ＣＬ２    入力電圧調整調整回路
ＮＡ、ＮＢ    Ｎチャネル型電界効果トランジスタ
ＰＡ    Ｐチャネル型電界効果トランジスタ
ＣＡ    コンデンサ
ＲＡ、ＲＢ、ＲＣ、ＲＤ、ＲＥ、ＲＦ    抵抗
ＳＷＡ、ＳＷＢ、ＳＷＣ    スイッチ
ＢＵＦ    バッファ
【図１】
0005174390.tif 000002
【図２】
0005174390.tif 000003
【図３】
0005174390.tif 000004
【図４】
0005174390.tif 000005
【図５】
0005174390.tif 000006
【図６】
0005174390.tif 000007
【図７】
0005174390.tif 000008
【図８】
0005174390.tif 000009
【図９】
0005174390.tif 000010
【図１０】
0005174390.tif 000011
【図１１】
0005174390.tif 000012
【図１２】
0005174390.tif 000013