(57)【特許請求の範囲】
【請求項１】
１又は複数の大電力信号端子と、１又は複数の小電力信号端子のいずれか一方と、１又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記１又は複数の大電力信号端子の一つと前記１又は複数の出力端子の一つ、又は、前記１又は複数の小電力信号端子の一つと前記１又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられてなることで受信動作時には前記直列接続された電界効果トランジスタを通じて前記ダイオードに順方向電圧が印加されることを特徴とする半導体スイッチ回路。
【請求項２】
外部から供給される電源電圧を昇圧する昇圧回路を具備し、
前記デコーダ回路は、電源電圧と前記昇圧回路の出力電圧で駆動され、スイッチ素子を導通状態とする場合にはスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなることを特徴とする請求項１記載の半導体スイッチ回路。
【請求項３】
１又は複数の大電力信号端子と、１又は複数の小電力信号端子のいずれか一方と、１又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記１又は複数の大電力信号端子の一つと前記１又は複数の出力端子の一つ、又は、前記１又は複数の小電力信号端子の一つと前記１又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、
外部から供給される電源電圧を昇圧する昇圧回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられ、
前記デコーダ回路は、導通状態とするスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなり、
前記スイッチ回路は、前記小電力信号端子に対して並列に設けられたスイッチ素子としての電界効果トランジスタを有し、当該電界効果トランジスタは、そのゲートに外部から供給される電源電圧が印加されてなることを特徴とする半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器や高周波機器における高周波信号の伝送経路の切り替えに用いられる半導体スイッチ回路に係り、特に、動作特性の向上等を図ったものに関する。
【背景技術】
【０００２】
携帯電話などの無線応用機器においては、送受信切替や、周波数帯の切替、さらには、アンテナ切替などに半導体スイッチが用いられている。
特に、近年、携帯電話においては、ＧＳＭ方式、ＷＣＤＭＡ方式、ＣＤＭＡ方式などの多モード、多バンド化が進み、これに対応して、複数の経路間の切替をより低損失で行うことができる半導体スイッチが必要となってきている。
このような半導体スイッチに要求される重要な特性として、送信動作時における高調波ひずみ特性がある。ここで、高調波ひずみ特性とは、半導体スイッチに大電力の送信信号を入力した際に、送信入力信号周波数の整数倍の周波数において発生する歪み成分を示すものである。
【０００３】
この歪み成分である高調波ひずみは、その周波数を使用する他のアプリケーションへの妨害波となるため、その発生量については法的な規制が設けられている。
ところで、高調波歪み電力は、一般に、入力電力の増加に対して２倍高調波では入力電力の２乗、３倍高調波では入力電力の３乗に比例して増大する。このため、特に、ＧＳＭ方式のように最大で３５ｄＢｍもの大電力信号を半導体スイッチに入力する場合に、歪み成分を抑圧することは、難易度の高い技術が要求される。
【０００４】
このような大電力の送信機と受信機を切り替えるスイッチは、特に、アンテナスイッチと称される。
図４には、アンテナスイッチとして機能する半導体スイッチ回路の構成例が示されており、以下、同図を参照しつつ従来のアンテナスイッチについて説明する。
このアンテナスイッチとしての半導体スイッチ回路は、一つのアンテナ端子に対して、送信端子と受信端子のいずれかを、外部からの制御信号によって択一的に選択、接続するための最も簡単な構成例であり、ＳＰＤＴ(Single Pole Double Throw：単極双投)と称される構成を有するものである。なお、送信端子には送信機が、受信端子には受信機が、それぞれ接続される。
【０００５】
具体的には、この半導体スイッチ回路は、昇圧回路２１Ａと、デコーダ回路２２Ａと、スイッチ回路２３Ａとに大別されて構成されたものとなっている。
この構成例において、アンテナ端子１３Ａと送信端子１１Ａとの間には、ディプレッション型ＦＥＴ（以下「ＤＦＥＴ」と称する）３１Ａが設けられ、アンテナ端子１３Ａと送信端子１１Ａ間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
また、アンテナ端子１３Ａと受信端子１２Ａとの間には、ＤＦＥＴ３２Ａが設けられ、アンテナ端子１３Ａと受信端子１２Ａ間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
【０００６】
さらに、受信端子１２Ａとグランドとの間には、ＤＦＥＴ３３Ａ及びキャパシタ３７Ａが直列接続されて設けられており、送信端子１１Ａを通過経路して選択する際に、送信端子１１Ａから受信端子１２Ａへの高周波信号の漏洩を防止し、アイソレーション強化を図るシャントスイッチとして動作するものとなっている。
そして、これらスイッチ素子であるＤＦＥＴ３１Ａ〜３３Ａを動作せしめる電源として、電源電圧供給端子１４Ａから電源電圧ＶＤＤが供給されると共に、スイッチ経路切替信号入力端子１５Ａには、送信経路と受信経路切り替えのための外部制御信号が供給されるものとなっている。
【０００７】
また、この半導体スイッチ回路には、昇圧回路２１Ａが組み込まれており、電源電圧ＶＤＤよりも高い電圧Ｖ１（Ｖ１＞ＶＤＤ）を発生、出力する。この高い電圧Ｖ１によって、スイッチ素子を駆動する。
【０００８】
一般に、半導体スイッチ回路の高調波ひずみ特性は、スイッチ素子の駆動電圧が高いほど向上する。一方、スイッチ素子をＯＦＦ状態（非導通状態）に保つには、適宜なＤＣバイアス電圧を印加するが、大電力信号は電圧振幅が大きいために、ＤＣバイアス電圧を上回る電圧振幅ではＯＦＦ状態が保てなくなる。この場合、スイッチ素子の伝達特性上は、非線形特性として現れ、入力された大電力信号はひずみを受けてしまう。非常に低いひずみ特性を議論する場合には、スイッチ素子の動作状態は、ＯＦＦ状態が保てなくなるほどに悪化するものではないが、単純にバックオフを取ったものとして説明することができる。
【０００９】
半導体スイッチ回路を、アンテナスイッチとして用いる場合に、受信経路には大電力信号が通過することはないため、低ひずみ特性を考慮する必要はない。そため、受信時には、昇圧回路２１ＡをＯＦＦさせて電源電圧ＶＤＤより低い電圧をスイッチ素子の切り替え電圧として用いるようにするのが好適である。
【００１０】
ここで、図４に示された半導体スイッチ回路における主要部の電圧の関係について説明すれば、まず、最も高い電位は、昇圧回路２１Ａの出力電圧Ｖ１である。この昇圧電圧Ｖ１を用いて駆動されるデコーダ回路の論理値Ｈｉｇｈの出力電圧は、昇圧電圧Ｖ１とほぼ同程度となる。実際には、デコーダ回路２２Ａにおけるロスにより、僅かに電圧降下するが、以下の回路動作の説明においては、かかる電圧降下は無いものとして説明することとする。
【００１１】
まず、送信端子１１Ａとアンテナ端子１３Ａとの間を通過経路として選択する場合の回路動作について説明すれば、この場合、ＤＦＥＴ３１ＡをＯＮ状態（導通状態）とする必要がある。そのため、ＤＦＥＴ３１Ａのゲートには、デコーダ回路２２Ａから、論理値Ｈｉｇｈに相当する出力電圧Ｖ１が出力される。ＤＦＥＴ３１Ａは、ゲート電位がＶ１になると、ソース・ドレイン間が順方向バイアス状態となる。順方向バイアス状態においては、ゲート・ソース間及びゲート・ドレイン間には、多少の電位差Ｖｆが生じ、結局、ＤＦＥＴ３１Ａのソース、ドレインは、ゲートよりも低い電圧ＶＴ＝Ｖ１−Ｖｆにそれぞれバイアスされることとなる。
【００１２】
この電圧ＶＴは、端子の選択、非選択に関わらず高周波信号の通過経路となり得る全ての端子、すなわち、ドレイン、ソースのバイアス電位となるものである。
したがって、図４に示された回路構成におけるスイッチ素子であるＤＦＥＴ３１Ａ、ＤＦＥＴ３２Ａ，ＤＦＥＴ３３Ａのそれぞれのソース、ドレインは、全てＶＴにバイアスされる。
【００１３】
かかる前提の下、送信端子１１Ａとアンテナ端子１３Ａとの間を通過経路として選択する場合、ＤＦＥＴ３１ＡをＯＮ状態とすると同時に、非通過経路である受信端子１２Ａとアンテナ端子１３Ａ間に設けられたＤＦＥＴ３２ＡをＯＦＦ状態とする必要があるため、デコーダ回路２２Ａからは、ＤＦＥＴ３２Ａのゲートに対して論理値Ｌｏｗに相当する０Ｖが印加されるようになっている。このとき、ＤＦＥＴ３２Ａのゲートは、ドレイン、ソースに対して逆バイアス状態となる。
【００１４】
このようにして逆バイアスされたＤＦＥＴ３２Ａは、ＯＦＦ状態に設定される結果、この半導体スイッチ回路は、送信端子１１Ａとアンテナ端子１３Ａとが通過状態となる一方、受信端子１２Ａとアンテナ端子１３Ａ間は、非通過状態となる。
なお、このような半導体スイッチ回路は、例えば、特許文献１等に開示されている。
【００１５】
【特許文献１】特開２００５−３５４２７９号公報（第４−７頁、図１−図３）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述の各ＤＦＥＴ３１Ａ〜３３Ａのゲートリーク電流は、通常は、微少電流となるよう素子設計されるものとなっている。一般論として、半導体におけるリーク電流は、電圧、温度の増大に対して指数関数的に増加する。
上述の従来回路の場合、電源電圧ＶＤＤより高い昇圧電圧Ｖ１によってスイッチ素子を駆動しているため、ゲートリーク電流は比較的多く、温度が高温になるとより顕著になる。このゲートリーク電流の増加は、先に説明したように、ゲート・ドレイン間、ゲート・ソース間での電圧降下を招き、バイアス電圧ＶＴは、その電圧降下分だけ低下した電圧となるため、大電力送信時の歪み特性の悪化を招くという問題がある。
【００１７】
本発明は、上記実情に鑑みてなされたもので、大電力送信時において、高温時のゲートリーク電流が増加しても、それに起因して高調波ひずみ特性の悪化を招くことのない半導体スイッチ回路を提供するものである。
【課題を解決するための手段】
【００１８】
上記本発明の目的を達成するため、本発明に係る半導体スイッチ回路は、
１又は複数の大電力信号端子と、１又は複数の小電力信号端子のいずれか一方と、１又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記１又は複数の大電力信号端子の一つと前記１又は複数の出力端子の一つ、又は、前記１又は複数の小電力信号端子の一つと前記１又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられてなることで受信動作時には前記直列接続された電界効果トランジスタを通じて前記ダイオードに順方向電圧が印加されるよう構成されてなるものである。
かかる構成において、外部から供給される電源電圧を昇圧する昇圧回路を具備し、前記デコーダ回路は、電源電圧と前記昇圧回路の出力電圧で駆動され、スイッチ素子を導通状態とする場合にはスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなるものが好適である。
さらに、１又は複数の大電力信号端子と、１又は複数の小電力信号端子のいずれか一方と、１又は複数の出力信号端子との接続を選択的に切り替えて、所望する通過経路を形成可能に構成されてなる半導体スイッチ回路であって、
外部からの制御信号に応じて通過経路を選択するデコーダ回路と、
前記デコーダ回路の出力に応じて、前記１又は複数の大電力信号端子の一つと前記１又は複数の出力端子の一つ、又は、前記１又は複数の小電力信号端子の一つと前記１又は複数の出力端子の一つとを接続状態とする複数のスイッチ素子を有してなるスイッチ回路と、
外部から供給される電源電圧を昇圧する昇圧回路と、を具備してなり、
前記スイッチ回路は、前記大電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、電界効果トランジスタがスイッチ素子としてそれぞれ直列に設けられてなる一方、前記小電力信号端子と前記出力端子との間に形成されるそれぞれの通過経路には、直列接続された電界効果トランジスタとダイオードが、それぞれ直列に、かつ、前記ダイオードが前記小電力信号端子から前記出力端子へ順方向となるようにして前記出力端子側に設けられ、
前記デコーダ回路は、導通状態とするスイッチ素子に対して前記昇圧回路の出力電圧を供給し、当該スイッチ素子を駆動するよう構成されてなり、
前記スイッチ回路は、前記小電力信号端子に対して並列に設けられたスイッチ素子としての電界効果トランジスタを有し、当該電界効果トランジスタは、そのゲートに外部から供給される電源電圧が印加されてなるものも好適である。
【発明の効果】
【００１９】
本発明によれば、小電力信号端子と出力端子間に通過経路を形成するために設けられたスイッチ素子としての電界効果トランジスタのドレイン、ソースが、送信時、すなわち、小電力信号端子と出力端子間が非通過経路となる際に、送信時の通過経路を形成する電界効果トランジスタのドレイン、ソースと直流的に遮断されるように構成したので、雰囲気温度が高温状態の際に大電力送信が行われても、従来と異なり、非導通状態にある小電力信号端子と出力端子間に設けられた電界効果トランジスタにおけるゲートリーク電流の増加に起因するバイアス電圧ＶＴの低下を招くことが確実に回避でき、高調波歪み特性を悪化させることなく、高調波歪み特性の良好な半導体スイッチ回路を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、送信端子１１、受信端子１２及びアンテナ端子１３を有するスイッチ回路２３と、デコーダ回路（図１においては「ＤＥＣ」と表記）２２と、昇圧回路（図１においては「ＢＯＯＳＴ」と表記）２１とを主たる構成要素として構成されてなるものである。
【００２１】
スイッチ回路２３は、第１乃至第３のスイッチ素子３１〜３３及びダイオード３９を主たる構成要素としてＳＰＤＴ(Single Pole Double Throw：単極双投)スイッチが構成されたものとなっている。この構成例においては、第１乃至第３のスイッチ素子３１〜３３は、具体的には、ディプレッション型電界効果トランジスタ（ＦＥＴ）を用いたものとなっている。ここで、大電力信号端子としての送信端子１１には、図示されない送信機が、また、小電力信号端子としての受信端子１２には、図示されない受信機が、アンテナ端子１３には、図示されないアンテナが、それぞれ接続されるものとする。
なお、図１においては、スイッチ回路２３の内、特に、半導体基板（図示せず）上に設けられる部分を点線で囲んである。
【００２２】
以下、具体的に回路構成を説明すると、第１のスイッチ素子３１のドレイン（又はソース）は、第１のＤＣカットキャパシタ３４を介して送信端子１１に接続される一方、ソース（又はドレイン）は、後述するダイオード３９のカソード共に、第３のＤＣカットキャパシタ３６を介してアンテナ端子１３に接続されている。なお、ダイオード３９のアノードとグランドとの間には、抵抗器５０が接続されている。
【００２３】
また、第１のスイッチ素子３１のゲートは、第１のゲート抵抗器５１を介してデコーダ回路２２の出力段に接続されており、後述するように選択される通過経路に応じて、所定のゲート電圧が印加されるようになっている。なお、第１のスイッチ素子３１のドレインとソースの間には、第１のドレイン・ソース間抵抗器５５が接続されている。
一方、第２のスイッチ素子３２のドレイン（又はソース）は、第２のＤＣカットキャパシタ３５を介して受信端子１２に接続される一方、ソース（又はドレイン）は、ダイオード３９のアノードに接続されている。
このようにダイオード３９は、受信端子１２から出力端子１３へ順方向となるようにして出力端子１３側に設けられてたものとなっている。
【００２４】
そして、第２のスイッチ素子３２のゲートは、第２のゲート抵抗器５２を介してデコーダ回路２２の出力段に接続されており、後述するように選択される通過経路に応じて、所定のゲート電圧が印加されるようになっている。なお、第２のスイッチ素子３２のドレインとソースの間には、第２のドレイン・ソース間抵抗器５６が接続されている。
【００２５】
第３のスイッチ素子３３は、ドレイン（又はソース）が、第２のＤＣカットキャパシタ３５と第２のスイッチ素子３２のドレイン（又はソース）の接続点に接続される一方、ソース（又はドレイン）がシャント用ＤＣカットキャパシタ３７を介してグランドに接続されたものとなっている。
また、第３のスイッチ素子３３のゲートは、第３のゲート抵抗器５３を介して電源電圧供給端子１４に接続されており、電源電圧がゲート電圧として印加されるようになっている。なお、第３のスイッチ素子３３のドレインとソースの間には、第３のドレイン・ソース間抵抗器５７が接続されている。
このように第３のスイッチ素子３３は、受信端子１２に対して並列に設けられたものとなっている。
【００２６】
昇圧回路２１は、電源電圧供給端子１４を介して印加された電源電圧ＶＤＤを、所定の電圧Ｖ１（Ｖ１＞ＶＤＤ）に昇圧し、出力するよう構成されたもので、その構成自体は従来から良く知られたものである。
この昇圧回路２１の出力電圧は、デコーダ回路２２の入力段に印加されるものとなっている。
【００２７】
デコーダ回路２２は、スイッチ経路切替信号入力端子１５を介して入力される制御信号に応じて、第１のスイッチ素子３１と第２のスイッチ素子３２のいずれか一方を、択一的に導通状態とすべく、それぞれに所定のゲート電圧を出力するよう構成されてなるものである。すなわち、デコーダ回路２２は、第１のスイッチ素子３１を導通状態とする一方、第２のスイッチ素子３２を非導通状態とすべく所定の制御信号が入力された場合には、第１のスイッチ素子３１のゲートに、昇圧回路２１により得られた電圧Ｖ１を出力する一方、第２のスイッチ素子３２のゲートには、０Ｖを出力するようになっている。
【００２８】
また、デコーダ回路２２は、第１のスイッチ素子３１を非導通状態とする一方、第２のスイッチ素子３２を導通状態とすべく所定の制御信号が入力された場合には、上述の場合とは逆に、第１のスイッチ素子３１のゲートに、０Ｖを出力する一方、第２のスイッチ素子３２のゲートには、昇圧回路２１により得られた電圧Ｖ１を出力するようになっている。
【００２９】
次に、上記構成における動作について説明する。
最初に、送信状態、すなわち、送信端子１１とアンテナ端子１３間を通過経路とするべく、スイッチ経路切替信号入力端子１５に、所定の制御信号が入力された場合について説明する。
この場合、デコーダ回路２２により第１のスイッチ素子３１のゲートに、昇圧回路２１から入力された昇圧電圧Ｖ１が印加される一方、第２のスイッチ素子３２のゲートには、論理値Ｌｏｗに相当する電圧として０Ｖが印加される。
また、第３のスイッチ素子３３のゲートには、電源電圧ＶＤＤが印加される。
【００３０】
この第１のスイッチ素子３１の順方向のバイアスによって、ゲート・ソース間、及び、ゲート・ドレイン間には、若干の電位差Ｖｆが生じ、第１のスイッチ素子３１のソース、ドレインは、ゲートよりも低い電圧ＶＴ＝Ｖ１−Ｖｆにバイアスされることとなる。これによって、第１のスイッチ素子３１は、導通状態となるため、送信端子１１とアンテナ端子１３間が、第１のスイッチ素子３１を介して通過経路とされることとなる。
【００３１】
また、同時に、ダイオード３９のカソード、第１のスイッチ素子３１のソース（又はドレイン）及び抵抗器５０の相互の接続点Ａも電圧ＶＴにバイアスされるが、受信端子１２側の経路には、ダイオード３９が逆バイアス状態に接続されているため、受信端子１２とアンテナ端子１３との間は直流的に遮断され、第２のスイッチ素子３２のドレイン（又はソース）、第２のＤＣカットキャパシタ３５及び第３のスイッチ素子３３のドレイン（又はソース）の相互の接続点が電圧ＶＴとなることはない。
【００３２】
一方、第３のスイッチ素子３３は、ゲートへの電源電圧ＶＤＤの印加により順方向バイアスされた状態となり、そのソース、ドレインは、ゲート・ソース間、ゲート・ドレイン間にそれぞれ生ずる若干の電位差Ｖｆにより、ゲートよりも低い電圧ＶＳ＝ＶＤＤ−Ｖｆにバイアスされることとなる。
【００３３】
そのため、第２のスイッチ素子３２のドレイン（又はソース）、第２のＤＣカットキャパシタ３５及び第３のスイッチ素子３３のドレイン（又はソース）の相互の接続点の電圧は、ＶＳとなり、第２のスイッチ素子３２は、先に述べたようにゲートが論理値Ｌｏｗに相当する電圧０Ｖであることと相俟って、第２のスイッチ素子３２は、非導通状態となる。
結局、第３のスイッチ素子３３は、導通状態となるため、受信端子１２とアンテナ端子１３が非通過状態となる際に、シャントスイッチとして機能するものとなっている。
【００３４】
かかる状態において、高温状態で大電力送信を行った場合、非導通状態にある第２のスイッチ素子３２のゲートリーク電流は増加するが、ダイオード３９が逆バイアスされているため、従来と異なり、ゲートリーク電流の増加によるダイオード３９のカソード、第１のスイッチ素子３１のソース（又はドレイン）及び抵抗器５０の相互の接続点の電位の低下、すなわち、換言すれば、バイアス電圧ＶＴの低下を招くことが確実に回避され、良好な低歪み特性が実現できるものとなっている。
【００３５】
次に、受信状態、すなわち、受信端子１２とアンテナ端子１３間を通過経路とするべく、スイッチ経路切替信号入力端子１５に、所定の制御信号が入力された場合について説明する。
この場合、デコーダ回路２２により第２のスイッチ素子３２のゲートに、昇圧回路２１から入力された昇圧電圧Ｖ１が印加される一方、第１のスイッチ素子３１のゲートには、論理値Ｌｏｗに相当する電圧として０Ｖが印加される。
また、第３のスイッチ素子３３ゲートには、電源電圧ＶＤＤが印加される。
【００３６】
その結果、送信状態の場合とは逆に、第１のスイッチ素子３１が非導通状態となる一方、第２のスイッチ素子３２が導通状態となる。
第２のスイッチ素子３２は、送信状態における第１のスイッチ素子３１同様、ソース、ドレインが、ゲートよりも低い電圧ＶＴ＝Ｖ１−Ｖｆにバイアスされることとなる。このため、第２のスイッチ素子３２のドレイン（又はソース）、第２のＤＣカットキャパシタ３５及び第３のスイッチ素子３３のドレイン（又はソース）の相互の接続点は、電圧ＶＴにバイアスされることとなる。
【００３７】
これに伴い、第３のスイッチ素子３３のドレイン、ソース電圧は、電圧ＶＴとなるが、そのゲートは、電圧ＶＴよりも低い電源電圧ＶＤＤが印加されているため、第３のスイッチ素子３３は、逆バイアス状態となり、非導通状態となる。
一方、第１のスイッチ素子３１は、そのゲート電圧が、０Ｖであるため、第２のスイッチ素子３２のドレイン、ソースにおける電圧ＶＴは、ダイオード３９に対して順方向電圧として加わることとなり、ダイオード３９は導通状態となる。
【００３８】
ここで、ダイオード３９の順方向電圧をＶｆとすると、ダイオード３９のカソード、第１のスイッチ素子３１のソース（又はドレイン）及び抵抗器５０の相互の接続点Ａの電圧は、ＶＴ−Ｖｆとなる。
したがって、第１のスイッチ素子３１のソース、ドレイン電圧は、ＶＴ−Ｖｆとなり、第１のスイッチ素子３１は、非導通状態となる。
結局、受信端子１２とアンテナ端子１３間が、第２のスイッチ素子３２及びダイオード３９を介して通過経路とされ、アンテナ端子１３から入力された受信信号が受信端子１２に得られ、図示されない受信機へ入力されることとなる。
【００３９】
次に、本発明の実施の形態の半導体スイッチ回路における雰囲気温度変化に対する高調波特性及びアンテナ端子１３に接続された第３のＤＣカットキャパシタ３６の反アンテナ端子側の端子電圧の変化例について、図３を参照しつつ説明する。
まず、同図において、温度変化を表す軸を横軸としてこれを正面に見て、左側の縦軸は、アンテナ端子１３における高調波のレベルを、右側の縦軸は、接続点Ａ（図１参照）、又は、接続点Ａ´（図４参照）の端子電圧を、それぞれ示している。
【００４０】
同図において、符号ａが付された実線の特性線は、本発明の実施の形態における半導体スイッチ回路の雰囲気温度変化に対する接続点Ａの端子電圧の変化を示し、符号ｃが付された点線の特性線は、従来回路（図４参照）の雰囲気温度変化に対する接続点Ａ´の端子電圧の変化を示している。
これらを比較すると、従来回路の場合、雰囲気温度が上昇するに従い端子電圧が徐々に低下してゆくのに対して、本発明の実施の形態における半導体スイッチ回路にあっては、一定となっており、格段の特性改善がなされていることが確認できるものとなっている。
【００４１】
次に、図３において、符号ｂが付された実線の特性線は、本発明の実施の形態の半導体スイッチ回路における雰囲気温度の変化に対する高調波レベルの変化を示し、符号ｄが付された点線の特性線は、従来回路における雰囲気温度の変化に対する高調波レベルの変化を示している。
これらを比較すると、従来回路の場合、雰囲気温度の上昇に伴う上述の端子電圧の低下によって、高調波レベルは比例的に増大し、最大時には、大凡−６７ｄＢｃ付近に至っているのに対して、本発明の実施の形態における半導体スイッチ回路の場合、雰囲気温度の上昇に伴う高調波の若干のレベル上昇はあるものの、最大でも大凡−７２ｄＢｃ強であり、確実に高調波特性の改善がなされたものであることが確認できるものとなっている。
【００４２】
このような本発明の実施の形態における半導体スイッチ回路の特性改善は、受信経路に直列に設けられたダイオード３９が、送信時には直流的に受信端子１２とアンテナ端子１３とを分離することにより、常温時及び高温時においてアンテナ端子１３の電圧は変化しないため、高調波特性の悪化が抑圧されるためである。
【００４３】
図２には、本発明の実施の形態における半導体スイッチ回路の他の構成例が示されており、以下、同図を参照しつつ、この構成例について説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この構成例は、受信経路におけるスイッチ素子を省略したものである。
すなわち、この構成例においては、図１に示された第２のスイッチ素子３２を省き、第２のゲート抵抗器５２の一端を、第２のスイッチ素子３２のゲートに接続するのに代えて、第２のＤＣカットキャパシタ３５とダイオード３９のアノードの相互の接続点に接続したものである。
【００４４】
かかる構成においては、その基本的な動作は、図１に示された構成例と同様であるので、ここでの再度の詳細な説明は省略する。
この構成例の場合、第２のスイッチ素子３２（図１参照）が省略されているため、その分、送信時のアイソレーション特性が、図１に示された構成例に比して悪化するが、要求されるアイソレーション特性を満たす場合には、回路構成が図１に比して簡素になる利点があるので、かかる構成を用いるようにしても好適である。
【００４５】
本発明の実施の形態においては、ＳＰＤＴスイッチを例として説明したが、アンテナ端子が複数の場合や、送信端子、受信端子が複数の場合においても、同様に適用できるものである。
また、第１のスイッチ素子３１や第２のスイッチ素子３２、さらには、第３のスイッチ素子３３は、それぞれ複数直列接続するものとしても好適である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態における半導体スイッチ回路の構成例を示す回路図である。
【図２】本発明の実施の形態における半導体スイッチ回路の他の構成例を示す回路図である。
【図３】本発明の実施の形態の半導体スイッチ回路における雰囲気温度の変化に対する高調波レベルの変化及びアンテナ端子直近の直流電圧変化を示す特性線図である。
【図４】従来回路の構成例を示す回路図である。
【符号の説明】
【００４７】
１１…送信端子
１２…受信端子
１３…アンテナ端子
１４…電源電圧供給端子
１５…スイッチ経路切替信号入力端子
２２…デコーダ回路
２３…スイッチ回路
３１…第１のスイッチ素子
３２…第２のスイッチ素子
３３…第３のスイッチ素子
３９…ダイオード
【図１】
0005114226.tif 000002
【図２】
0005114226.tif 000003
【図３】
0005114226.tif 000004
【図４】
0005114226.tif 000005