(57)【特許請求の範囲】
【請求項１】
ＡＤ変換器からのシリアルデータを積分する積分回路、及び、その積分値を微分する微分回路を有する複数の積分微分回路と、
前記複数の積分微分回路からの出力を切り替え、変換データとする変換データセレクタと、
前記変換データセレクタの出力をデータラッチし保持する変換データラッチと、
定周期で平均化の変換開始信号を発生する変換周期タイマと、
前記変換開始信号を受けてクロックに同期し、前記複数の積分微分回路に対して移動平均開始信号のロード信号と移動平均の変換終了信号を発生するロード信号生成回路と
を備え、
前記ロード信号生成回路は、前記複数の積分微分回路に時間をずらして起動する前記ロード信号と、前記変換データを選択するための選択信号とを発生し、
前記変換開始信号の周期は、前記積分微分回路の個数と前記ロード信号が起動する時間間隔とを乗じた値に設定される
シリアルデータ移動平均装置。
【請求項２】
前記複数の積分微分回路は、同じ構成の積分微分回路を複数有する、請求項１記載のシリアルデータ移動平均装置。
【請求項３】
前記ロード信号生成回路は、任意のロード間隔で複数のロード信号を起動し、各ロード信号はシリアルデータのサンプリング回数に応じた間隔でパルスを生成する、請求項１又は２に記載のシリアルデータ移動平均装置。
【請求項４】
前記ロード信号生成回路は、前記複数の積分微分回路での平均化が終了するタイミングにあわせて変換データ選択のための選択信号を生成する、請求項１〜３のいずれか１項に記載のシリアルデータ移動平均装置。
【請求項５】
前記ロード信号生成回路は、前記複数の積分微分回路での平均化が終了するタイミングにあわせてデータを保持するための変換終了信号を生成する、請求項１〜４のいずれか１項に記載のシリアルデータ移動平均装置。
【請求項６】
前記変換データセレクタは、前記ロード信号生成回路で生成された選択信号によって前記複数の積分微分回路の出力を切り替える、請求項１〜５のいずれか１項に記載のシリアルデータ移動平均装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルデータの移動平均を計算するシリアルデータ移動平均装置に関する。  
【背景技術】
【０００２】
従来のＡＤ変換のシリアルデータを移動平均する装置は、入力されたシリアルデータを積分し、その積分値を微分し、微分後のデータをラッチすることで移動平均化を行い、変換データを得ていた（例えば、特許文献１参照）。
図３において、３１は従来のシリアルデータ移動平均装置である。３２はＡＤ変換器、３５は積分回路、３６は微分回路、３７は変換データラッチ、３９は変換周期タイマ、４０はロード信号生成回路である。
ＡＤ変換器３２から出力されるクロック３４に同期したシリアルデータ３３は、積分回路３５で積分された後、微分回路３６で微分される。変換周期タイマ３９は定周期で変換開始信号４３を発生する。ロード信号生成回路４０は変換開始信号４３を受けてクロックに同期したロード信号４１を積分回路３５及び微分回路３６に対して発生させる。ロード信号４１は、変換開始信号４３を受けて、シリアルデータのサンプリング回数分のクロック３４に対して1度発生する信号であり、変換終了信号４２は移動平均回数分のロード信号４１が発生した後に発生する。変換終了信号４２により微分回路３６の出力を変換データラッチ３７で保持して変換データ３８となる。
このように、従来のシリアルデータ移動平均装置は、シリアルデータサンプリング回数と移動平均回数により変換開始から変換終了までの時間、すなわち変換時間が決まっていた。
【特許文献１】特開昭６０−２３０３００号（第４頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のシリアルデータ移動平均装置は、変換の精度を上げるためにはシリアルデータのサンプリング回数を多くする必要があり、これにより変換時間を早くすることが出来ず、変換データの更新周期を早く出来ないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、シリアルデータのサンプリング回数を増やしても短い周期で変換データを得ることができるシリアルデータ移動平均装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は、次のように構成したのである。
すなわち、本発明の一の観点によるシリアルデータ移動平均装置は、ＡＤ変換器からのシリアルデータを積分する積分回路３５と、その積分値を微分する微分回路３６からなる積分微分回路５と、定周期で平均化の変換開始信号４３を発生する変換周期タイマ３９と、前記変換開始信号を受けてクロック３４に同期し、前記積分微分回路に対して移動平均開始信号のロード信号４と移動平均の変換終了信号７を発生するロード信号生成回路２と、積分微分回路の出力をデータラッチし保持する変換データラッチ３７とを備えたシリアルデータ移動平均装置において、前記積分微分回路５は複数の積分微分回路で構成され、前記ロード信号生成手段２は複数の積分微分回路に時間をずらして起動するロード信号４と、変換データを選択するための選択信号６とを発生し、前記複数の積分微分回路５からの出力を切り替え変換データとする変換データセレクタ３とを備えたことを特徴とする。
また、上記一の観点によるシリアルデータ移動平均装置は、同じ構成の積分微分回路を複数持つことを特徴としてもよい。
また、上記一の観点によるシリアルデータ移動平均装置は、任意のロード間隔で発生してシリアルデータのサンプリング回数に応じた間隔でパルスを生成する複数のロード信号を生成し、複数の積分微分回路での平均化が終了するタイミングにあわせて変換データ選択のための選択信号を生成し、複数の積分微分回路での平均化が終了するタイミングにあわせてデータを保持するための変換完了信号を生成するロード信号生成回路を備えたことを特徴としてもよい。
また、上記一の観点によるシリアルデータ移動平均装置は、前記ロード信号生成回路で生成された選択信号によって前記複数の積分微分回路の出力を切り替える変換データセレクタを備えることを特徴としてもよい。
【発明の効果】
【０００５】
本発明の一の観点によるシリアルデータ移動平均装置によると、変換データの更新周期を長くすること無しに、シリアルデータのサンプリング回数を増やすことができる。これにより変換精度を上げることができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
図１は、本発明のシリアルデータ移動平均装置の実施例を示す図である。従来技術と同一の機能を持つ要素は同一番号をつけ、説明を省略する。本発明が従来技術と異なる部分は、積分回路と微分回路の組を複数用意し、その起動を時間差を付けて行う部分である。
図において、５ａは積分回路３５と微分回路３６を１セット含む積分微分回路であり、同じ積分微分回路が複数有る。シリアルデータ３３は複数の積分微分回路５ａ〜５ｎに入力されている。変換開始信号４３の発生により、複数の積分微分回路５ａ〜５ｎのそれぞれに対してロード信号４ａ〜４ｎが時間をずらして起動される。複数の積分微分回路５ａ〜５ｎの中での微分された信号は変換データセレクタ３に入力されており、選択信号６により各積分微分回路での微分が終わったタイミングに合わせて変換データが選択される。また、この変換データセレクタでの切り替にあわせて変換完了信号７も発生し、変換データラッチ３７で変換データ３８としてラッチされる。このようなタイミングにあわせたロード信号４ａ〜４ｎ、選択信号６、変換完了信号７をロード信号生成回路２で生成する。
【０００８】
図２は本発明の実施例の動作を示す図である。変換開始信号４３によってまず、ロード信号４ａが起動される。ロード信号４ｂはロード信号４ａの起動後から任意の設定でのロード起動間隔後に起動される。以降順次ロード信号４ｎが起動される。各ロード信号はそれ以降、シリアルデータのサンプリング回数のクロック毎にパルスが発生する。ここでは８回の場合を示している。その後、移動平均回数分のロード信号４ａが入力されると積分微分回路での平均化が完了する。ここでは、３回の移動平均の場合を示している。このロード信号４ａの３回分の期間が変換時間に相当する。各積分微分回路５ａ〜５ｎでの変換完了ごとにそれぞれの変換完了信号７が発生し、変換データ３８がその都度ラッチされる。
変換開始信号４３の周期を積分微分回路の個数とロード起動間隔を乗じた値にしておけば、変換データ３８はロード起動間隔毎に連続して発生する。
【０００９】
このように、変換データの更新を短い間隔に出来るため、変換時間を延ばすこと無しにシリアルデータのサンプリング回数を増やして変換精度を上げることができる。
【産業上の利用可能性】
【００１０】
本発明のシリアルデータ移動平均装置はＡ／Ｄ変換器からのシリアルデータを移動平均する回路に関する。 
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例を示すシリアルデータ移動平均装置
【図２】本発明の動作図
【図３】従来のシリアルデータ移動平均装置の例
【符号の説明】
【００１２】
１          本発明のシリアルデータ移動平均装置
２          ロード信号生成回路
３          変換データセレクタ
４ａ〜４ｎ  ロード信号
５ａ〜５ｎ  積分微分回路
６          選択信号
７          変換終了信号
３２        ＡＤ変換器
３３        シリアルデータ
３４        クロック
３５        積分回路
３６        微分回路
３７        変換データラッチ  
３８        変換データ
３９        変換周期タイマ
４３        変換開始信号
【図１】
0005136048.tif 000002
【図２】
0005136048.tif 000003
【図３】
0005136048.tif 000004