(57)【特許請求の範囲】
【請求項１】
外部からの電源電圧が入力される入力端子と、
前記電源電圧を外部に出力する出力端子と、
基準電圧が入力される基準電圧端子と、
ドレインが前記入力端子に接続され、バックゲートがソースに接続された第１トランジスタと、
前記第１トランジスタのゲートとソースの間に設けられた第１抵抗と、
前記第１トランジスタのゲートと前記基準電圧端子の間に設けられた第２抵抗と、
前記第１トランジスタのゲートとソースの間に、カソードが前記第１トランジスタのソース側となる向きで配置された第１ツェナーダイオードと、
前記第１トランジスタのゲートと前記基準電圧端子の間に、カソードが前記ゲート側となる向きで配置された第２ツェナーダイオードと、
前記第１トランジスタのゲートと前記基準電圧端子の間に、前記第２ツェナーダイオードと直列に設けられた第３抵抗と、
前記第１トランジスタのゲートとソースの間に設けられ、ゲートが前記第２ツェナーダイオードのアノードと接続され、ボディダイオードのアノードが前記第１トランジスタのゲート側となる向きで設けられた第２トランジスタと、
を備えることを特徴とする過電圧保護回路。
【請求項２】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
請求項１に記載の過電圧保護回路と、
前記過電圧保護回路の前記出力端子から出力される電源電圧を利用して、２次電池を充電する充電回路と、
を備え、一体集積化されることを特徴とする電源管理回路。
【請求項４】
２次電池と、
外部電源からの電源電圧にもとづいて前記２次電池を充電する請求項３に記載の電源管理回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧から回路を保護する過電圧保護回路に関する。
【背景技術】
【０００２】
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いＵＳＢ（Universal Serial Bus）電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
【特許文献１】特開平９−２１９９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本出願人は、入力段にツェナー電圧を利用した電圧保護機能を備える過電圧保護回路について検討を行った結果、以下の課題を認識するに至った。入力端子に外部からの電源電圧が印加され、基準電圧端子が接地される過電圧保護回路では、カソードが入力端子側、アノードが基準電圧端子側となるように、入力ダイオードが設けられる。入力端子に過電圧が印加されると、電源電圧はツェナー電圧でクランプされ、回路素子が保護される。
【０００４】
ところが、外部電源を極性を反対にして接続した場合、入力ダイオードには順方向に大電圧が印加されてしまうため、入力ダイオードの信頼性が損なわれるおそれがある。たとえば、ユーザにより自作されたパーソナルコンピュータのＵＳＢ電源や、乾電池を用いた緊急用電源が使用される場合、ソケットの向きを誤ったり、乾電池の向きを誤ると、入力ダイオードには順方向に大電圧が印加される可能性があり、こうしたケースに対しても回路設計の配慮が必要である。
【０００５】
本発明はかかる課題に鑑みてなされたものであり、その目的は、逆極性の入力電圧に対する耐性を有する過電圧保護回路の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、過電圧保護回路に関する。この過電圧保護回路は、外部からの電源電圧が入力される入力端子と、電源電圧を外部に出力する出力端子と、基準電圧が入力される基準電圧端子と、ドレインが入力端子に接続され、バックゲートがソースに接続された第１トランジスタと、第１トランジスタのゲートとソースの間に設けられた第１抵抗と、第１トランジスタのゲートと基準電圧端子の間に設けられた第２抵抗と、第１トランジスタのゲートとソースの間に、カソードが第１トランジスタのソース側となる向きで配置された第１ツェナーダイオードと、第１トランジスタのゲートと基準電圧端子の間に、カソードがゲート側となる向きで配置された第２ツェナーダイオードと、を備える。
【０００７】
この態様によれば、入力端子に基準電圧端子の電位を基準として正の過電圧が印加されたときに、出力端子と基準電圧端子の間に直列に接続される第１ツェナーダイオード、第２ツェナーダイオードによって、出力端子の電位をクランプすることができる。このとき、第１ツェナーダイオードによって第１トランジスタのゲートソース間電圧をクランプできるため、第１トランジスタを保護できる。また、入力端子に基準電圧端子の電位を基準として負の過電圧が印加されたとき、第１トランジスタのボディダイオードと第１ツェナーダイオード、第２ツェナーダイオードが対向して配置されるため、基準電圧端子から入力端子に向かって電流が流れるのを防止できる。このとき、第２トランジスタがオンすることにより、第１トランジスタのゲートソース間電圧をクランプできるため、第１トランジスタを保護できる。
【０００８】
ある態様の過電圧保護回路は、第１トランジスタのゲートと基準電圧端子の間に、第２ツェナーダイオードと直列に設けられた第３抵抗と、第１トランジスタのゲートとソースの間に設けられ、ゲートが第２ツェナーダイオードのアノードと接続され、ボディダイオードのアノードが第１トランジスタのゲート側となる向きで設けられた第２トランジスタと、をさらに備えてもよい。
電源電圧が急峻に負に遷移すると、第１トランジスタのゲート電圧がそれに追従して負方向に遷移する。このとき第２トランジスタのボディダイオードによって第１トランジスタのゲートソース間電圧をクランプすることができ、基準電圧端子から第１トランジスタを介して入力端子に流れる電流を抑制できる。
【０００９】
過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１０】
本発明の別の態様は、電源管理回路である。この電源管理回路は、上述の過電圧保護回路と、過電圧保護回路の出力端子から出力される電源電圧を利用して、２次電池を充電する充電回路を備える。
【００１１】
本発明のさらに別の態様は、電子機器である。この電子機器は、２次電池と、外部電源からの電源電圧にもとづいて２次電池を充電する上述の電源管理回路と、を備える。
【００１２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、逆極性の入力電圧に対する耐性を有する過電圧保護回路を提供できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１５】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１６】
図１は、実施の形態に係る過電圧保護回路１００およびそれを用いた電子機器１０００全体の構成を示す回路図である。
電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
【００１７】
電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。
【００１８】
外部電源１１０は、電子機器１０００に接続され、商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。
【００１９】
過電圧保護回路１００は、入力端子１０２、出力端子１０４、基準電圧端子１０６を備え、ひとつの半導体基板上に一体集積化されている。入力端子１０２および基準電圧端子１０６の間には、外部電源１１０から電源電圧として直流電圧Ｖｄｃが印加される。直流電圧Ｖｄｃは正常な状態において、入力端子１０２側が高電位、基準電圧端子１０６側が低電位となる向きで与えられる。過電圧保護回路１００は、基準電圧端子１０６の電圧レベルを基準電圧（接地電圧）として動作する。
【００２０】
充電回路１１２は、過電圧保護回路１００から出力される直流電圧Ｖｄｃを受け、電池１１４を充電する。もっとも過電圧保護回路１００の出力端子１０４に接続される回路は充電回路１１２に限定されず、外部からの直流電圧を利用して動作するさまざまな回路に適用可能である。
【００２１】
以下、過電圧保護回路１００の具体的な構成を説明する。過電圧保護回路１００は、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第１ツェナーダイオードＺＤ１、第２ツェナーダイオードＺＤ２を備える。
【００２２】
第１トランジスタＭ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第１トランジスタＭ１はその一端が入力端子１０２と接続される。本明細書では便宜的に第１トランジスタＭ１の入力端子１０２側の端子をドレイン（ｄ）、出力端子１０４側の端子をソース（ｓ）とする。つまり第１トランジスタＭ１のドレインは入力端子１０２に接続され、ソースは出力端子１０４に接続される。また第１トランジスタＭ１のバックゲートはそのソースと接続される。したがって第１トランジスタＭ１のボディダイオードは、カソードが出力端子１０４側、アノードが入力端子１０２側となる向きで配置される。
【００２３】
第１抵抗Ｒ１は、第１トランジスタＭ１のゲート（ｇ）とソースの間に設けられる。第１抵抗Ｒ１の抵抗値は、十分に高く、数百ｋΩ〜数ＭΩの範囲とする。第２抵抗Ｒ２は、第１トランジスタＭ１のゲートと基準電圧端子１０６の間に設けられる。たとえば第２抵抗Ｒ２の抵抗値は数ｋΩから数十ｋΩの範囲とするとよい。たとえばＲ１＝１ＭΩ、Ｒ２＝２０ｋΩである。
【００２４】
第１ツェナーダイオードＺＤ１は、第１トランジスタＭ１のゲートとソースの間に設けられる。第１ツェナーダイオードＺＤ１は、そのカソードが第１トランジスタＭ１のソース側、そのアノードが第１トランジスタＭ１のゲート側となる向きで配置される。第１ツェナーダイオードＺＤ１は同じ向きで直列に接続されたｍ個（ｍは自然数）のツェナーダイオードの総称である。
【００２５】
第２ツェナーダイオードＺＤ２は、そのカソードが第１ツェナーダイオードＺＤ１のアノードと接続される。第２ツェナーダイオードＺＤ２は同じ向きで直列に接続されたｎ個（ｎは自然数）のツェナーダイオードの総称である。第３抵抗Ｒ３は、第２ツェナーダイオードＺＤ２のアノードと基準電圧端子１０６の間に設けられる。たとえばＲ３＝１０ｋΩである。
【００２６】
第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、その一端が出力端子１０４と接続され、その他端が第２ツェナーダイオードＺＤ２のカソードと接続される。別の観点から見れば第２トランジスタＭ２は、第１トランジスタＭ１のゲートソース間に設けられる。本明細書では便宜的に第１トランジスタＭ１の出力端子１０４側の端子をソース、他端をドレインと称する。第２トランジスタＭ２のゲートは、第２ツェナーダイオードＺＤ２のアノードと接続される。
【００２７】
以上のように構成された過電圧保護回路１００の動作を、外部電源１１０の印加状態ごとに説明する。
【００２８】
（１）  直流電圧Ｖｄｃが正常な極性、正常な値で印加される場合
この場合、第１トランジスタＭ１のゲートソース間電圧がＭＯＳＦＥＴのしきい値電圧Ｖｔを超えるため、第１トランジスタＭ１はオンし、入力端子１０２に供給される電源電圧Ｖｄｃが、出力端子１０４から出力され、充電回路１１２へと供給される。
このとき出力端子１０４と基準電圧端子１０６の電位差はＶｄｃとなる。また出力端子１０４と基準電圧端子１０６の間に直列に接続される第１抵抗Ｒ１と第２抵抗Ｒ２には、
Ｉｒ＝Ｖｄｃ／（Ｒ１＋Ｒ２）
で与えられる電流が流れる。この電流Ｉｒは、負荷である充電回路１１２には供給されない無駄電流であるが、上述のようにＲ１＝１ＭΩ、Ｒ２＝２０ｋΩのとき、５Ｖの電源電圧Ｖｄｃに対してＩｒ≒５μＡとなり、充電回路１１２に供給される電流と比べて無視しうるくらい非常に小さな値となる。
【００２９】
（２）  直流電圧Ｖｄｃが正常な極性、過電圧で印加される場合
第１トランジスタＭ１がオンした状態で、直流電圧Ｖｄｃの値が大きくなっていくと、それにともなって出力端子１０４の電圧も大きくなる。つまり第１トランジスタＭ１のゲートソース間の電圧が増大していく。直流電圧Ｖｄｃが、Ｖｚ×ｍ付近の第１のしきいち電圧Ｖｔｈ１を超えると、第１ツェナーダイオードＺＤ１が逆方向にオンし、第１トランジスタＭ１のゲートソース間電圧ＶｇｓがＶｚ×ｍにクランプされる。ここでＶｚはツェナーダイオードの逆方向電圧（ツェナー電圧）である。したがって第１トランジスタＭ１のゲートソース間耐圧が低い場合に、第１トランジスタＭ１を保護することができる。
【００３０】
さらに直流電圧Ｖｄｃが上昇していくと、それにともなって出力端子１０４の電位も上昇する。直流電圧Ｖｄｃが、Ｖｚ×（ｍ＋ｎ）付近の第２のしきい値電圧Ｖｔｈ２を超えると、第１ツェナーダイオードＺＤ１および第２ツェナーダイオードＺＤ２両方が逆方向にオンする。したがって出力端子１０４の電位は、
Ｖｚ×（ｍ＋ｎ）
付近にクランプされ、充電回路１１２に過電圧が供給されるのを防止できる。言い換えれば、ｍおよびｎの値は保護対象である充電回路１１２の耐圧を考慮して選択される。たとえばｍ＝２、ｎ＝２、Ｖｚ＝５．５Ｖの場合、出力端子１０４の電位は、５．５×４＝２２Ｖにクランプされる。
【００３１】
このときの過電圧保護回路１００の消費電流を検討する。
第１抵抗Ｒ１には、第１ツェナーダイオードＺＤ１の電圧降下が印加されるから、
５．５（Ｖ）×２／１（ＭΩ）＝１１μＡ
が流れる。また第２抵抗Ｒ２には、Ｖｄｃ−Ｖｚ×ｍの電圧が印加される。たとえば過電圧状態においてＶｄｃ＝３０Ｖとすると、第２抵抗Ｒ２には、
（Ｖｄｃ−Ｖｚ×ｍ）／Ｒ２＝（３０−５．５×２）（Ｖ）／２０（ｋΩ）≒１ｍＡ
の電流が流れる。
【００３２】
また第３抵抗Ｒ３には、Ｖｄｃ−Ｖｚ×（ｍ＋ｎ）の電圧が印加される。たとえばＶｄｃ＝３０Ｖとすると、第３抵抗Ｒ３には、
（Ｖｄｃ−Ｖｚ×（ｍ＋ｎ））／Ｒ３＝（３０−５．５×４）（Ｖ）／１０（ｋΩ）≒１ｍＡ
の電流が流れる。したがって、過電圧状態においても消費電流はそれほど大きくならない。
【００３３】
（３）  直流電圧Ｖｄｃが逆極性で印加される場合
基準電圧端子１０６の電位を基準として、入力端子１０２に負電圧が印加される場合を検討する。かかる状況は外部電源１１０が逆向きに接続された場合に発生しうる。この状況では、第１トランジスタＭ１は、そのゲートソース間電圧およびゲートドレイン間電圧がいずれもＭＯＳＦＥＴのしきい値電圧Ｖｔを超えないため、オフとなる。したがって、カソードが基準電圧端子１０６側となる向きで配置されるボディダイオードＤ１によって、基準電圧端子１０６から入力端子１０２に向かって流れる電流が遮断される。
【００３４】
以上が過電圧保護回路１００の基本的な動作である。続いて直流電圧Ｖｄｃが逆極性で急峻に遷移する場合の動作を説明する。
【００３５】
急峻なスロープを有する負電圧が入力端子１０２に印加される場合を検討する。本実施の形態に係る過電圧保護回路１００の効果を明確とするため、比較技術として第２トランジスタＭ２を設けない場合の動作を説明し、その後、第２トランジスタＭ２を設けた場合の動作を説明する。
【００３６】
図２は、図１の過電圧保護回路１００の過渡的な動作状態を示す波形図である。第２トランジスタＭ２を設けない場合の波形が破線で、第２トランジスタＭ２を設けた場合の波形が実線で示される。図２の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【００３７】
まず破線で示される波形を参照して、第２トランジスタＭ２を設けない場合の動作を説明する。
入力端子１０２の電位Ｖｄｃ、つまり第１トランジスタＭ１のドレイン電圧が急峻に負電圧に遷移すると、ゲートドレイン間の寄生容量Ｃｇｄを介してカップリングされる第１トランジスタＭ１のゲート電圧Ｖｇが負に遷移する。一方、第１トランジスタＭ１のソースとゲートの間は第１抵抗Ｒ１を介してカップリングされているため、ソース電圧Ｖｓは、抵抗Ｒ１と容量Ｃｇｄによって定まる時定数にしたがって遷移する。上述のように第１抵抗Ｒ１が１ＭΩ程度の場合時定数は大きいため、ソース電圧Ｖｓは緩やかにゲート電圧Ｖｇに近づいていく。この過程において第１トランジスタＭ１は、そのゲートソース間電圧ＶｇｓがＭＯＳＦＥＴのしきい値電圧Ｖｔを超えてオンとなる。その結果、基準電圧端子１０６から入力端子１０２に向かって大電流Ｉ１が流れるという問題が生ずる。
【００３８】
もし第１抵抗Ｒ１の抵抗値を小さくすれば、ソース電圧Ｖｓはゲート電圧Ｖｇに追従するため、ゲートソース間電圧Ｖｇｓがほぼ同電位となり、ＭＯＳＦＥＴはオンしないため大電流の発生は抑制される。ところが第１抵抗Ｒ１の抵抗値を小さくすると、（１）で説明した正常動作時の消費電流が大きくなるという別の問題が発生する。
【００３９】
つまり第２トランジスタＭ２を設けない場合、大電流の発生と、正常動作時の消費電流はトレードオフの関係にある。このトレードオフの問題は、第２トランジスタＭ２を設けることにより好適に解消される。
【００４０】
続いて実線の波形を参照し、第２トランジスタＭ２を設けた場合の動作を説明する。入力端子１０２の電位Ｖｄｃが負方向に遷移すると、それと追従して第１トランジスタＭ１のゲート電圧Ｖｇが負方向にスイングする。このとき、第２トランジスタＭ２のボディダイオードＤ２によって、第２トランジスタＭ２のゲートソース間電圧Ｖｇｓはダイオードの順方向電圧Ｖｆ（≒０．７Ｖ）にクランプされる。したがって第１トランジスタＭ１のオンの程度が制限されるため、基準電圧端子１０６から入力端子１０２に向かって大電流が流れるのを防止できる。このとき、第１抵抗Ｒ１の抵抗値は大きくても構わないため、正常動作時の消費電流の増加も抑制される。
【００４１】
また第２トランジスタＭ２を設けることより、以下の効果を得ることができる。第２トランジスタＭ２は、入力端子１０２の電位Ｖｄｃが負電圧のときにそのゲートソース間電圧がしきい値電圧を超えるためオンする。その結果、仮に入力端子１０２に負の過電圧が印加されても、第２ツェナーダイオードＺＤ２が順方向に導通するため、出力端子１０４の電位は第２ツェナーダイオードＺＤ２によってクランプされる。具体的には、第３抵抗Ｒ３での電圧降下を無視すれば、出力端子１０４の電位は、（−Ｖｆ×ｎ）付近でクランプされることになり、充電回路１１２に負の過電圧が供給されるのを防止できる。もし第２トランジスタＭ２が設けられない場合、出力端子１０４の電位は、−Ｖｆ×（ｍ＋ｎ）まで低下することになる。
【００４２】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４３】
実施の形態でＭＯＳＦＥＴとバイポーラトランジスタは、必要に応じて適宜置き換えることが可能である。また、ＭＯＳＦＥＴのＮチャンネルとＰチャンネル、あるいはバイポーラトランジスタのＮＰＮ型とＰＮＰ型も、適宜置換してもよい。
【００４４】
実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣ１１６として構成してもよい。あるいは反対に過電圧保護回路１００を、ディスクリート素子を用いて構成してもよい。
【００４５】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００４６】
【図１】実施の形態に係る過電圧保護回路およびそれを用いた電子機器全体の構成を示す回路図である。
【図２】図１の過電圧保護回路の過渡的な動作状態を示す波形図である。
【符号の説明】
【００４７】
１００…過電圧保護回路、１０２…入力端子、１０４…出力端子、１０６…基準電圧端子、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、ＺＤ１…第１ツェナーダイオード、ＺＤ２…第２ツェナーダイオード、Ｄ１…ボディダイオード、Ｄ２…ボディダイオード、１１０…外部電源、１１２…充電回路、１１４…電池、１１６…電源管理ＩＣ。
【図１】
0005329840.tif 000002
【図２】
0005329840.tif 000003