(57)【特許請求の範囲】
【請求項１】
上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含むＩＣモジュール。
【請求項２】
前記メッキ層は、銅からなる請求項１に記載のＩＣモジュール。
【請求項３】
キャビティが形成されたコア層と、
前記キャビティに実装されたＩＣモジュールと、
前記コア層の上下面に形成された回路層と、
を含み、
前記ＩＣモジュールは、
上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含む埋め込み印刷回路基板。
【請求項４】
前記回路層は、銅からなる請求項３に記載の埋め込み印刷回路基板。
【請求項５】
前記メッキ層は、銅からなる請求項３に記載の埋め込み印刷回路基板。
【請求項６】
前記回路層は、前記ＩＣモジュールの銅メッキ層と該ＩＣモジュールの下面に積層された銅メッキ層とに同時に形成される請求項５に記載の埋め込み印刷回路基板。
【請求項７】
前記埋め込み印刷回路基板は、前記回路層の上面に形成された絶縁層をさらに含む請求項３に記載の埋め込み印刷回路基板。
【請求項８】
電極パターンが形成されたチップを提供するステップと、
該チップの上面に保護層を形成するステップと、
前記保護層上にパターニングによってホールを形成して、前記電極パターンの一部を露出させるステップと、
前記ホールが設けられた前記保護層の上面に銅シード層を形成するステップと、
前記銅シード層の上面の一部に再配線層を形成するステップと、
前記再配線層及び該再配線層が形成されていない銅シード層の上の全面にメッキを行うステップと、
を含むＩＣモジュール製造方法。
【請求項９】
前記メッキは、銅からなる請求項８に記載のＩＣモジュール製造方法。
【請求項１０】
キャビティが形成されたコア層を配置するステップと、
前記キャビティにＩＣモジュールを実装するステップと、
銅箔を積層するステップと、
前記コア層の上下面に銅メッキを行うステップと、
回路層を形成するステップと、
を含み、
前記ＩＣモジュールは、
上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含む埋め込み印刷回路基板製造方法。
【請求項１１】
前記ＩＣモジュールは、下部の全面に形成された銅メッキ層を含む請求項１０に記載の埋め込み印刷回路基板製造方法。
【請求項１２】
前記回路層を形成するステップは、前記ＩＣモジュールの銅メッキ層と該ＩＣモジュールの下面に積層された銅メッキ層とに同時に回路を形成する請求項１１に記載の埋め込み印刷回路基板製造方法。
【請求項１３】
前記銅箔を積層するステップの前に、
前記コア層の上面に絶縁層を形成するステップを、さらに含む請求項１０に記載の埋め込み印刷回路基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣモジュール及びその製造方法、並びにＩＣモジュールを用いる埋め込み印刷回路基板及びその製造方法に関し、詳しくは、回路で埋め込み電子部品と基板パッケージとを電気的に接続し、ウエハレベルパッケージ技術によって既存のＲＤＬ（Ｒｅ-Ｄｉｓｔｒｉｂｕｔｉｏｎ  ｌａｙｅｒ）工程を単純化して、ウエハレベルパッケージのＲＤＬ層と基板とをパターン相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）するＩＣモジュール及びその製造方法、並びにＩＣモジュールを用いる埋め込み印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子製品の軽量化、小型化、高速化、多機能化、高性能化の傾向に応じるために、素子を印刷回路基板（ＰＣＢ）の内部に埋め込む埋め込みＰＣＢ技術が開発されている。
【０００３】
この埋め込みＰＣＢを具現するための最も重要な技術の一つとして、素子のパッケージによって埋め込み（Ｅｍｂｅｄｄｉｎｇ）工程後に電気的な導通が可能にするものがある。
【０００４】
電気的導通方式によって、埋め込みパッケージの厚さ及び性能が決まる。
【０００５】
基板工程で用いる通常の電気的導通方式は、ウエハを組み込んだ後、レーザで、バンプ（Ｂｕｍｐ)と上部層との間にホールを形成して、電気的に導通する方式である。
【０００６】
素子埋め込みを目的とするＰＣＢの製造においては、コア層に素子を埋め込むために、キャビティのような貫通ホールを形成し、コア基板の一面に素子を臨時に固定するために耐熱性無塵テープを貼り付けて、電子素子を埋め込んだ後、絶縁層を積層してから該無塵テープを取り除く。
【０００７】
テープが貼り付けられた面に絶縁層をさらに積層し、ホールを形成した後、メッキで電気的に素子の基板を接続する。メッキ面上に回路パターンを形成し、多層印刷回路基板の製造工程を用いて電子素子埋め込み印刷回路基板を製造する。
【０００８】
この際、ＩＣは、ウエハレベルパッケージ（ＷＬＰ：Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ)工程及びバンピング（Ｂｕｍｐｉｎｇ）工程の場合、ＲＤＬを形成して外部（例えば、基板またはチップ）との相互接続のためにフォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程によってパッド部分をオープンする。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国公開特許第１０−２００９−００７９４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
これによって、最外郭の保護層（Ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）は、外部との接続のためにフォトリソグラフィ工程、露光及び現像の工程などを行ってオープンさせなければならない。
【００１１】
したがって、従来技術によるウエハレベルパッケージの製造方法においては、保護層によって電極パッドがオープンされた半導体チップ上に、電極パッドがオープンするように絶縁層を積層し、該電極パッド及び該絶縁層上にシード層を形成して該電極パッドと該シード層とを電気的に接続する。電極パッドと電気的に接続される再配線パターンを形成するためのメッキレジストを形成し、該シード層を電極として電解メッキを行って再配線パターンを形成する。その後、該メッキレジスト及び該再配線パターンをマスクとして外部にオープンされたシード層をエッチングする。続いて、該再配線パターンの一部をオープンする絶縁層を積層する。
【００１２】
本発明は上記の問題点に鑑みて成されたものであって、パターニングによって組み込んだ電子部品と基板パッケージとを電気的に接続することによって、基板製造工程を簡略化するためのＩＣモジュール及びその製造方法、並びにＩＣモジュールを用いる埋め込み印刷回路基板及びその製造方法を提供することに、その目的がある。
【課題を解決するための手段】
【００１３】
上記目的を解決するために、本発明の好適な実施形態によるＩＣモジュールは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、該チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層（Ｃｕ  Ｓｅｅｄ  ｌａｙｅｒ）と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。
【００１４】
前記メッキ層は、望ましくは、銅からなる。
【００１５】
上記目的を解決するために、本発明の他の好適な実施形態による埋め込み印刷回路基板は、キャビティの形成されたコア層と、該キャビティに実装されたＩＣモジュールと、該コア層の上下面に形成された回路層とを含む。
【００１６】
前記回路層は、望ましくは、銅からなる。
【００１７】
また、前記ＩＣモジュールは、望ましくは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。
【００１８】
また、前記メッキ層は、望ましくは、銅からなる。
【００１９】
また、前記回路層は、望ましくは、前記ＩＣモジュールの銅メッキ層と、該ＩＣモジュールの下面に積層された銅メッキ層とに同時に形成される。
【００２０】
また、前記埋め込み印刷回路基板は、望ましくは、前記回路層の上面に形成された絶縁層を、さらに含む。
【００２１】
また、上記目的を解決するために、本発明のさらに他の好適な実施形態によるＩＣモジュール製造方法は、電極パターンが形成されたチップを提供するステップと、該チップの上面に保護層を形成するステップと、該保護層にパターニングによってホールを形成して前記電極パターンの一部を露出させるステップと、前記ホールが設けられた前記保護層の上面に銅シード層を形成するステップと、前記銅シード層の上面の一部に再配線層を形成するステップと、前記再配線層及び再配線層が形成されていない銅シード層の上の全面にメッキを行うステップとを含む。
【００２２】
前記メッキは、望ましくは、銅からなる。
【００２３】
また、上記目的を解決するために、本発明のさらに他の好適な実施形態による埋め込み印刷回路基板の製造方法は、キャビティの形成されたコア層を配置するステップと、前記キャビティにＩＣモジュールを実装するステップと、銅箔を積層するステップと、前記コア層の上下面に銅メッキを行うステップと、回路層を形成するステップとを含む。
【００２４】
前記ＩＣモジュールは、望ましくは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールの設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。
【００２５】
また、前記ＩＣモジュールは、望ましくは、下部の全面に形成された銅メッキ層を含む。
【００２６】
また、前記回路層を形成するステップは、望ましくは、前記ＩＣモジュールの銅メッキ層と該ＩＣモジュールの下面に積層された銅メッキ層とに同時に回路を形成する。
【００２７】
また、前記銅箔を積層するステップの前に、望ましくは、前記コア層の上面に絶縁層を形成するステップをさらに含む。
【発明の効果】
【００２８】
本発明によれば、パターニングによって組み込まれた電子部品と基板パッケージとを電気的に接続するため、微細回路（Ｆｉｎｅ  Ｐｉｔｃｈ）への対応が可能であると共に工程を単純化して、工程費用を節減することができるという効果を奏する。
【００２９】
また、本発明によれば、既存のＲＤＬ工程で行った露光及び現像の工程を略し、工程を単純化することができるという長所がある。
【図面の簡単な説明】
【００３０】
【図１】本発明によるＩＣモジュールの製造工程を示す断面図である。
【図２】同じく、ＩＣモジュールの製造工程を示す断面図である。
【図３】同じく、ＩＣモジュールの製造工程を示す断面図である。
【図４】同じく、ＩＣモジュールの製造工程を示す断面図である。
【図５】同じく、ＩＣモジュールの製造工程を示す断面図である。
【図６】本発明による埋め込み印刷回路基板の製造工程を示す断面図である。
【図７】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図８】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図９】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図１０】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図１１】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図１２】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図１３】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【図１４】同じく、埋め込み印刷回路基板の製造工程を示す断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３２】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００３３】
図１〜図５は、本発明によるＩＣモジュールの製造工程を順次に示す断面図である。
【００３４】
本発明によるＩＣモジュール１０は、図５に示すように、チップ１１、保護層１３、銅シード層１７、再配線層１９及びメッキ層２１を含む。
【００３５】
詳しくは、図１に示すように、チップ１１は、その上面に電極パッドが形成される。
【００３６】
図３に示すように、保護層１３は、パターニングによって形成されたホール１５を有し、チップ１１上の全面に形成される。
【００３７】
図４に示すように、銅シード層１７は、ホール１５を含む保護層１３上の全面に形成される。
【００３８】
例えば、図４に示すように、銅シード層がチップの外郭面に沿って塗布される。
【００３９】
再配線層１９は、銅シード層１７の上面の一部に形成される。
【００４０】
ここで、再配線層１９は、チップの電気的接続のために、電極の上面に形成されたホール１５が配置された銅シード層１７の上面には、必ず形成されなければならない。
【００４１】
メッキ層２１は、再配線層１９の上面及び再配線層が形成されていない銅シード層１７上の全面に形成される。
【００４２】
メッキ層２１は、銅から成ることができる。
【００４３】
メッキ層２１が再配線層１９の上面及び銅シード層１７の上面に形成される形態、すなわち、チップ上の全面に形成される形態であるため、以後別途の工程（例えば、２次再配線層形成工程、露光及び現像工程など）なしでも、メッキ層に回路を形成する工程によって相互接続を行うことができるという効果が奏する。
【００４４】
図６〜図１４は、本発明による埋め込み印刷回路基板の製造工程を順次に示す断面図である。
【００４５】
本発明による埋め込み印刷回路基板１００は、コア層１１０、ＩＣモジュール１０、絶縁層１１６及び回路層１１９を含む。
【００４６】
詳しくは、コア層１１０には、ＩＣモジュール１０の搭載のためのキャビティ１１２が形成される。
【００４７】
ＩＣモジュール１０は、キャビティ１１２に実装される。
【００４８】
ＩＣモジュール１０は、その上面に電極パッドが形成されたチップ１１と、パターニングによって形成されたホール１５を有し、該チップ１１上の全面に形成された保護層１３と、ホール１５を有する保護層１３上の全面に形成された銅シード層１７と、銅シード層１７の上面の一部に形成された再配線層１９と、再配線層１９の上面及び該再配線層１９が形成されていない銅シード層１７上の全面に形成されたメッキ層２１とを含む。
【００４９】
メッキ層２１は、銅から成ることができる。
【００５０】
絶縁層１１６は、回路層１１９の上面に形成される。
【００５１】
回路層１１９は、前記コア層１１０の上下面に形成される。
【００５２】
回路層１１９は、銅から成ることができる。
【００５３】
一方、回路層１１９は、ＩＣモジュール１０の銅メッキ層とＩＣモジュール１０の下面に積層された銅メッキ層とに同時に形成される。
【００５４】
そのため、一回の工程でＩＣモジュール１０の銅メッキ層とＩＣモジュール１０の下面に積層された銅メッキ層とに回路を形成することができる。
【００５５】
以下、図１〜図５を参照して、ＩＣモジュール１０の製造方法を説明することにする。
【００５６】
まず、図１に示すように、電極パターンが形成されたチップ１１を提供する。
【００５７】
続いて、図２に示すように、チップ１１の上面に保護層１３を形成する。
【００５８】
続いて、保護層１３上にパターニングによってホール１５を形成して、電極パターンの一部を露出する。
【００５９】
続いて、図４に示すように、ホール１５を含む保護層１３の上面に銅シード層１７を形成する。
【００６０】
続いて、図５に示すように、銅シード層１７の上面の一部に再配線層１９を形成する。この再配線層１９は、チップの電気的接続のために、電極の上面に形成されたホール１５が配置された銅シード層１７の上面には、必ず形成されなければならない。
【００６１】
続いて、再配線層１９と再配線層が形成されていない銅シード層１７上の全面とにメッキを行ってメッキ層２１を形成する。
【００６２】
メッキ層２１は、銅から成ることができる。
【００６３】
図６〜図１４を参照して、埋め込み印刷回路基板１００の製造方法を説明する。
【００６４】
まず、図６に示すように、キャビティ１１２が形成されたコア層１１０を配置する。
【００６５】
続いて、図７及び図８に示すように、銅層のエッチング及びＩＣモジュールの実装のためのテーピング工程を行う。
【００６６】
図９に示すように、キャビティ１１２にＩＣモジュール１０を実装する。
【００６７】
続いて、図１０に示すように、コア層１１０の上面に絶縁層１１６を形成する。
【００６８】
続いて、銅箔１１９を積層する。
【００６９】
続いて、図１１に示すように、コア層１１の下面に形成されたテーピングをとり除く。
【００７０】
続いて、図１２に示すように、コア層１１０の上下面に銅メッキを行う。
【００７１】
ＩＣモジュール１０は、下部の全面に形成された銅メッキ層（図１４のａ）を含む。従って、ＩＣモジュール１０に一体に形成された銅メッキ層とコア層１１０の上下面に形成された銅メッキ層とによって、これまでの工程による埋め込み印刷回路基板は、下面に銅メッキ層が２回積層された形態を有することになる。
【００７２】
続いて、回路層を形成する。該回路層は、ＩＣモジュール１０の銅メッキ層とＩＣモジュール１０の下面に積層された銅メッキ層とに同時に形成される。
【００７３】
ＩＣモジュール１０に含まれた銅メッキ層とＩＣモジュール１０の下面に積層された銅メッキ層とに１回の工程で回路を形成するため、埋め込み印刷回路基板製造工程の単純化を図ることができる。
【００７４】
図１４は、図１３の回路が形成された埋め込み印刷回路基板に他の層をレイアップ(Ｌａｙｕｐ)した後、ビアを介して接続して回路を形成した構造を示す。
【００７５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７６】
１０  ＩＣモジュール
１１  チップ
１３  保護層
１５  ホール
１７  銅シード層
１９  再配線層
２１  メッキ層
１００  埋め込み印刷回路基板
１１０  コア
１１２  キャビティ
１１６  絶縁層
１１９  回路層
【図１】
0005226111.tif 000002
【図２】
0005226111.tif 000003
【図３】
0005226111.tif 000004
【図４】
0005226111.tif 000005
【図５】
0005226111.tif 000006
【図６】
0005226111.tif 000007
【図７】
0005226111.tif 000008
【図８】
0005226111.tif 000009
【図９】
0005226111.tif 000010
【図１０】
0005226111.tif 000011
【図１１】
0005226111.tif 000012
【図１２】
0005226111.tif 000013
【図１３】
0005226111.tif 000014
【図１４】
0005226111.tif 000015