(57)【特許請求の範囲】
【請求項１】
エッジ検出のみの割込み機能を有するＣＰＵにおいて、
前記ＣＰＵは割込み信号が入力する端子の他に、該割込み信号を２分周した２分周信号が入力する端子を備えており、
前記割込み信号が入力する毎に“０”→“１”→“０”→“１”・・・と、値が反転するトグルフラグと、割込み発生回数をカウントするカウンタを有し、
前記割込み信号が入力したとき、前記２分周信号の値と前記トグルフラグの値を比較し、両者が互いに同じか異なるかの関係が、真の前記割込み信号が入力したときの両者が互いに同じか異なるかの関係と同じ場合に、前記カウンタの値を＋１すると共に、前記トグルフラグを反転する処理を行う、
ことを特徴とするＣＰＵ。
【請求項２】
請求項１に記載のＣＰＵが搭載された電子機器。
【請求項３】
割込み信号が入力する端子の他に、該割込み信号を２分周した２分周信号が入力する端子を備えているＣＰＵの制御プログラムにおいて、
前記割込み信号が入力する毎に“０”→“１”→“０”→“１”・・・と、値が反転するトグルフラグと、割込み発生回数をカウントするカウンタを有し、
前記割込み信号が入力したとき、前記２分周信号の値と前記トグルフラグの値を比較し、両者が互いに同じか異なるかの関係が、真の前記割込み信号が入力したときの両者が互いに同じか異なるかの関係と同じ場合に、前記カウンタの値を＋１すると共に、前記トグルフラグを反転する処理を行う
ことを特徴とするＣＰＵの制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エッジ検出のみの割込み機能を有するＣＰＵに関する。
【背景技術】
【０００２】
電話機等の電子通信機器は通信線や電源からの混入ノイズや使用者からの静電気ノイズ等に対する耐量の向上が必要となり、高信頼性の製品として有する装置となってきた。
【０００３】
一般に、ＣＰＵ(中央処理装置)における割込み検出はエッジ検出またはレベル検出である。エッジ検出とレベル検出の両方を兼ね備えたＣＰＵにおいては、大抵の場合はノイズ耐量を考慮してレベル検出を選択する。エッジ検出においてもＣＰＵ内部にて内部クロックの数サイクル分検出しないと割込み信号として有効にしない。
【０００４】
エッジ検出のみの割込み機能を有するＣＰＵが搭載された電子通信機器では、静電気ノイズ等により、ＣＰＵがエッジ検出するための最小時間以上のノイズが流入した際に、これを真の割込み信号と見做して、ＣＰＵのファームウェア上の誤動作を引きこす場合がある。
【０００５】
図４は、割込み信号としてノイズがＣＰＵに流入した場合の誤動作の例を示している。ＣＰＵのファームウェアには、割込み回数をカウントするカウンタと、割込み信号が入力する毎に“０”→“１”→“０”→“１”・・・と、値が反転するトグルフラグが備えられている。図示のように、割込み信号の入力端子にノイズが発生した場合、ファームウェアはこれを割込み信号と見做して、カウント値を“２”から“３”に＋１すると共に、トグルフラグを反転し、“１”にする。
【０００６】
なお、特許文献１には、逓倍回路により割込み信号を分周/逓倍し、ＣＰＵコアに対して割込みを発生する割込み制御装置が開示されている。これは、割込み要求信号を任意のタイミングで発生させ、ソフトウェア処理の負荷を低減するためであり、割込み信号としてノイズがＣＰＵに流入した場合の誤動作の防止とは無関係である。
【特許文献１】特開２００３−１３１８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、エッジ検出のみの割込み機能を有するＣＰＵに、割込み信号としてノイズが流入した場合の電子機器の誤動作を防ぐＣＰＵ、該ＣＰＵを搭載した電子機器、およびＣＰＵの制御プログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明のＣＰＵは、割込み信号が入力する端子の他に、該割込み信号を２分周した２分周信号が入力する端子を備え、割込み信号が入力する毎に“０”→“１”→“０”→“１”・・・と、値が反転するトグルフラグと、割込み発生回数をカウントするカウンタを有している。割込み信号が入力したとき、２分周信号の値とトグルフラグの値を比較し、両者が互いに同じか異なるかの関係が、真の前記割込み信号が入力したときの両者が互いに同じか異なるかの関係と同じ場合に、カウンタの値を＋１すると共に、トグルフラグが反転される。
【発明の効果】
【０００９】
本発明によれば、ＣＰＵの割込み信号としてノイズが流入した場合、カウンタの値を＋１しないと共に、トグルフラグを反転しないので、ＣＰＵが搭載された電子機器の誤動作を防ぐことができる。
【発明を実施するための最良の形態】
【００１０】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
図１は本発明の一実施形態の、エッジ検出のみの割込み機能を有するＣＰＵが搭載された電子機器の構成を示す図である。
【００１２】
ＣＰＵ１はエッジ検出のみの割り込み機能を有する中央制御装置である。内部制御ＬＳＩ２は内線電話機３に接続され、内線電話機３のアプリケーション動作を行い、ＣＰＵ１に割込み出力し、ＣＰＵ１に制御してもらいながら動作する。内部制御ＬＳＩ２は８ｋＨｚの割込み信号と、これを２分周した、デューティ比５０％の４ｋＨｚの分周信号をＣＰＵ１に出力する機能を有している。ＣＰＵ１は割込み信号を端子ＩＮＴから入力し、４ｋＨｚの分周信号を端子I／Ｏから入力する。さらに、ＣＰＵ１のファームウェアは、割込み信号が入力する毎に“０”→“１”→“０”→“１”・・・と、値が反転するトグルフラグと、割込み発生回数をカウントするカウンタを有している。
【００１３】
図２は本実施形態におけるファームウェアの動作を示すフローチャートである。割込み待ちし（ステップ１０１）、割込みが発生すると（ステップ１０２）、端子I／Ｏから入力された分周信号の値とトグルフラグの値を比較する（ステップ１０３）。トグルフラグの値と２分周信号の値が合致した場合、ファームウェアは真の割込み信号と認識し、トグルフラグを反転し、割込みによるカウンタを＋１し（ステップ１０４）、所定の割込み処理動作を行う（ステップ１０５）。トグルフラグの値と分周信号の値が合致しない場合は、ファームウェアは端子ＩＮＴに入力した割込み信号をノイズによる偽の割込み信号と認識する。その際、トグルフラグの値をそのまま保持し、割込みによるカウンタの値もそのまま保持し、割込み待ち（ステップ１０１）に戻る。
【００１４】
この動作により、ＣＰＵ割込みのノイズによるカウント誤動作が回避される。よってＣＰＵ１はノイズに影響されず、周辺回路である内部制御ＬＳＩ２を正常に制御しながら動作することが可能となる。
【００１５】
図３は、ＣＰＵ１のファームウェアの動作を示すタイミング図である。真の割込み信号がＣＰＵ１に入力された場合、２分周信号の値とトグルフラグは等しいので、ファームウェアは、トグルフラグを反転し、割込みによるカウンタを＋１し、割込み処理動作する。しかし、図に示すように、割込み信号としてノイズがＣＰＵ１に流入した場合、２分周信号の値は“０”、トグルフラグは“１”で、両者は異なるので、この割込み信号をノイズによる偽の割込み信号と認識する。その際、トグルフラグをそのまま保持し、割込みによるカウンタの値もそのまま保持し、割込み待ちに戻る。
【００１６】
なお、トグルフラグ値と２分周信号の値が合致しない場合、ファームウェアが真の割込み信号と認識し、トグルフラグを反転し、割込みによるカウンタを＋１し、割込み処理動作するようにしてもよい。その場合、トグルフラグ値と分周信号の値が合致すると、ファームウェアはノイズによる偽の割込み信号と認識する。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態の、エッジ検出のみの割込み機能を有するＣＰＵが搭載された電子機器の構成を示す図である。
【図２】図１の実施形態におけるファームウェアの動作を示すフローチャートである。
【図３】図１の実施形態におけるＣＰＵ１のファームウェアの動作を示すタイミング図である。
【図４】ノイズ対策がなされていないＣＰＵのファームウェアの誤動作を示すタイミング図である。
【符号の説明】
【００１８】
１  ＣＰＵ
２  内部制御ＬＳＩ
３  内線電話機
１０１〜１０５  ステップ
【図１】
0005234733.tif 000002
【図２】
0005234733.tif 000003
【図３】
0005234733.tif 000004
【図４】
0005234733.tif 000005