(57)【特許請求の範囲】
【請求項１】
クロック信号を生成して出力するクロック生成手段、所定の処理対象物に対し、同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段、及び、外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第１処理実行手段、を有する第１半導体集積回路と、
前記第１半導体集積回路から出力された前記クロック信号、及び前記同期タイミング信号を入力し、前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第２処理実行手段を有する第２半導体集積回路と、
を備えた同期処理システムにおいて、
前記第１半導体集積回路は、前記外部装置より所定の処理の開始を指示するための指示信号が入力された場合、前記タイミング生成手段により周期的に生成される前記同期タイミング信号と重ならないタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成して前記第２半導体集積回路に出力する通知手段、を有し、
前記第１処理実行手段は、前記通知手段が前記通知信号を生成した後に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行し、
前記第２半導体集積回路の第２処理実行手段は、前記第１半導体集積回路から入力された前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する、
同期処理システム。
【請求項２】
クロック信号を生成して出力するクロック生成手段、所定の処理対象物に対し、同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段、及び、外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第１処理実行手段、を有する第１半導体集積回路と、
前記第１半導体集積回路から出力された前記クロック信号、及び前記同期タイミング信号を入力し、前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第２処理実行手段を有する第２半導体集積回路と、
を備えた同期処理システムにおいて、
前記第１半導体集積回路は、前記外部装置より所定の処理の開始を指示するための指示信号が入力された後、前記タイミング生成手段により前記同期タイミング信号が生成されたタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成して前記第２半導体集積回路に出力する通知手段、を有し、
前記第１処理実行手段は、前記通知手段が前記通知信号を生成したタイミングで前記所定の処理を実行し、
前記第２半導体集積回路の第２処理実行手段は、前記第１半導体集積回路から入力された前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する、
同期処理システム。
【請求項３】
前記処理対象物は、液晶パネルであり、
前記同期タイミング信号は、前記液晶パネルに画面を表示する表示タイミングを示すものである
請求項１又は請求項２記載の同期処理システム。
【請求項４】
クロック信号を生成して出力するクロック生成手段と、
所定の処理対象物に対し、他の半導体集積回路と同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段と、
外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する処理実行手段、を有する半導体集積回路において、
前記外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号と重ならないタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成する通知手段、を有し、
前記処理実行手段は、前記通知手段が前記通知信号を生成した後に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する
半導体集積回路。
【請求項５】
外部装置より出力された、所定の処理対象物に対する他の半導体集積回路との同期処理の開始を指示するための指示信号を入力する手段と、
前記他の半導体集積回路で生成され出力された、クロック信号、前記クロック信号に基づき周期的に生成され、前記所定の処理対象物に対して同期して処理を行なうためのタイミングを示す同期タイミング信号を入力する手段と、
前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する処理実行手段と、
を有する半導体集積回路において、
前記他の半導体集積回路で前記同期タイミング信号と重ならないタイミングで生成され出力された、前記外部装置から前記他の半導体集積回路に対して所定の処理の開始が指示されたことを通知する通知信号を入力する手段を有し、
前記処理実行手段は、前記外部装置より前記指示信号が入力された場合、前記他の半導体集積回路から入力した前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数個のＩＣ（半導体集積回路）の同期処理により所定の処理対象物の制御を行なう同期処理システム及び当該同期処理システムに用いる半導体集積回路に関するものである。
【背景技術】
【０００２】
従来より複数個のＩＣの同期処理により所定の処理対象物の制御を行なう同期処理システムが知られている。
【０００３】
例えば、特許文献１には、複数個のＩＣ（特許文献１では２個のＩＣ）の同期処理により一つの液晶パネルの表示を制御する技術が記載されている。
【０００４】
図６には、２個のＩＣの同期処理により液晶パネル等のパネル１８’の表示を制御する場合の構成の一例が示されている。
【０００５】
一般的に、一つのパネル１８’を２個のＩＣによって制御する場合、何れか一方のＩＣをマスタＩＣ１２’とし、他方のＩＣをスレーブＩＣ１４’として、マスタＩＣ１２’が制御用のクロック信号（図６の（１）ｃｌｏｃｋ）、及びフレームの表示タイミングの同期を取るための信号（図６の（２）に示すｆｒａｍｅ−ｓｙｎｃｈｒｏｎｉｚｉｎｇ−ｓｉｇｎａｌ（以下、「ｆｓｙｎｃ信号」という。））を生成し、各信号をそれぞれスレーブＩＣ１４’に出力して同期を取る構成である。このフレームとは、一般的に１画面の表示間隔を示すものであり、この間隔は一般的に数十〜数百Ｈｚの周期で制御される。
【０００６】
また、ホスト（Ｈｏｓｔ）１６’は、パラレルＩＦ（インタフェース）やシリアルＩＦ（図６の（３））を通じてマスタＩＣ１２’及びスレーブＩＣ１４’に諸設定、表示用画像データのライトや表示開始−停止の制御を行う。
【０００７】
このとき、マスタＩＣ１２’で生成されるクロック信号（図６の（１））とホスト１６’からのデータのライト（図６の（３））のタイミングは、全くの非同期である。このため、マスタＩＣ１２’及びスレーブＩＣ１４’では、ホスト１６’から設定されたデータを受けてクロック信号による処理のタイミングで内部で当該データを使用するのが一般的である。
【０００８】
図７には、従来のマスタＩＣ１２’及びスレーブＩＣ１４’の動作に関するタイミングチャートの一例が示されている。
【０００９】
例えば、マスタＩＣ１２’及びスレーブＩＣ１４’を使用してパネル１８’の表示を開始させる場合、図７に示すように、ホスト１６’は、マスタＩＣ１２’及びスレーブＩＣ１４’の両方にＤｉｓｐｌａｙ−ＯＮ（図７の（４）、（７））を設定する。このＤｉｓｐｌａｙ−ＯＮとはホスト１６’からの表示開始の要求を示す信号である。
【００１０】
このＤｉｓｐｌａｙ−ＯＮ信号がＨｉｇｈとなるタイミングは、マスタＩＣ１２’及びスレーブＩＣ１４’のクロック信号とは全くの非同期である。このため、各ＩＣ内部では、Ｄｉｓｐｌａｙ−ＯＮ信号の同期を取るためにＩＣ内部の制御のクロック信号に合わせてＤｉｓｐｌａｙ−ＯＮ信号を一旦ラッチする。これは、メタステーブル対策である。プロセスや動作周波数によっても異なるが通常２段以上のフリップフロップでラッチされるが、このフリップフロップについては図示を省略する。このメタステーブルとは、フリップフロップのクロック信号に対するデータのセットアップ／ホールドタイムが満たせない場合に出力がレーシングしてしまい、最終的にＨｉｇｈかＬｏｗのどちらかに落ち着くか分からない現象である。このため、そのレーシング時間を吸収するためにフリップフロップを数段設けてその数段のフリップフロップによりラッチが行われる。
【００１１】
マスタＩＣ１２’及びスレーブＩＣ１４’では、クロック信号に合わせてラッチした信号のタイミング（図７の（５）（８））をそのまま使用するのではなく、ｆｓｙｎｃ信号を受けてから表示開始が始まる（図７の（６）、（９））。
【００１２】
これは、パネル１８’の表示タイミングを、ｆｓｙｎｃ信号に示されるフレームの表示タイミングに同期させることで表示開始のタイミングを制御し易くする目的や複数個のＩＣを使用する場合に同期を合わせ易くする目的がある。
【特許文献１】特開平６−２７４１３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記で説明した一般式な制御では、以下の要因によりマスタＩＣ１２’及びスレーブＩＣ１４’の同期処理によるパネル１８’の表示のＯＮ／ＯＦＦの制御がｆｓｙｎｃ信号の１フレーム周期分ずれてしまう場合がある、という問題があった。
【００１４】
この問題の発生には、以下のような要因が考えられる。
【００１５】
＜要因１＞
ホスト１６’から設定されるＤｉｓｐｌａｙ−ＯＮコマンドは、マスタＩＣ１２’及びスレーブＩＣ１４’の両方に発行されるが、ＩＣ内部のクロック信号とは非同期であるためＩＣ間のクロックスキュー差やメタステーブルにより同じタイミングでデータをラッチできない場合がある。
【００１６】
＜要因２＞
ホスト１６’からの設定が２つのＩＣに同時に行えない仕様の場合はシリアルに設定（例えば、マスタＩＣ１２’を設定した後にスレーブＩＣ１４’を設定）するしかなく、その間にｆｓｙｎｃ信号の１フレーム周期分の表示タイミングをまたいでしまう可能性がある。一般的にホスト１６’側はｆｓｙｎｃ信号などのＩＣ内部の信号状態を検出して設定を行わない。これは、配線が増えることやホスト１６’側の負担が増大してしまうためである。
【００１７】
また、仮に設定を同時に行えたとしても、＜要因１＞の問題によって結局はデータをラッチするラッチタイミングがずれてしまうことになる。
【００１８】
図８には、ホスト１６’からマスタＩＣ１２’及びスレーブＩＣ１４’の両方に同時に表示開始（Ｄｉｓｐｌａｙ−ＯＮ）を設定した場合において、上述した＜要因１＞の要因によりデータを同じタイミングでラッチできない場合のタイミングチャートの一例が示されている。
【００１９】
図８の（１）、（２）は、マスタＩＣ１２’から出力された信号がスレーブＩＣ１４’へ入力される際に生じる遅延であり、これは配線遅延、ＩＯ遅延により必ず発生する。
【００２０】
図８の（３）、（４）、（５）、（６）は、それぞれのＩＣでメタステーブル対策を行うためのフリップフロップでラッチされた制御信号であり、クロック信号に非同期で設定されたＤｉｓｐｌａｙ−ＯＮをクロック信号に同期させて使用するために必要な制御である。なお、図８の（３）、（４）、（５）、（６）は、フリップフロップ（ＦＦ）を例えば２段設けてその２段のフリップフロップにより非同期信号を内部のクロック信号で２段受けしているタイミングの例である。
【００２１】
ここで、図８の（７）のタイミングでホスト１６’よりマスタＩＣ１２’及びスレーブＩＣ１４’にＤｉｓｐｌａｙ−ＯＮが設定されると、各ＩＣでのメタステーブル対策用のフリップフロップの出力は図８に示すようなタイミング（図８の（３）、（４）、（５）、（６））となる。
【００２２】
最終的なＩＣ内部の表示開始のタイミングは、上述したように各ＩＣ間で同期を取るために（４）、（６）の信号がＨｉｇｈであり、かつｆｓｙｎｃ信号がＨｉｇｈとなっているクロック信号による処理のタイミング（図８の（８）、（９））であり、パネル１８’はこのタイミングで表示開始となる。
【００２３】
以上の結果から、図８に示すようにホスト１６’から設定されるＤｉｓｐｌａｙ−ＯＮのタイミング如何によっては、マスタＩＣ１２’及びスレーブＩＣ１４’で表示開始のタイミングが１フレーム周期分ずれてしまうことが分かる。
【００２４】
これは、図８の（１）、（２）のような２チップ以上のＩＣの同期処理を行なう場合に必ず存在する信号線のスキューやメタステーブルの問題に起因するものであり、例えクロック信号を外部から２チップに対して同時に供給しても、各ＩＣの特性のバラツキによりスキューの発生を防ぎきれない。
【００２５】
また、この問題は、表示開始時の同期処理の制御だけではなく、表示停止時にも同様な問題が発生し、１ｆｓｙｎｃ（数十〜数百Ｈｚ）区間での表示開始、停止のずれが発生してしまう可能性があることから画面のちらつきなどの問題となる。
【００２６】
本発明は上記事実を鑑みてなされたものであり、複数個の半導体集積回路による同期処理の同期を取ることができる同期処理システム及び半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記目的を達成するため、請求項１記載の発明は、クロック信号を生成して出力するクロック生成手段、所定の処理対象物に対し、同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段、及び、外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第１処理実行手段、を有する第１半導体集積回路と、前記第１半導体集積回路から出力された前記クロック信号、及び前記同期タイミング信号を入力し、前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第２処理実行手段を有する第２半導体集積回路と、を備えた同期処理システムにおいて、前記第１半導体集積回路は、前記外部装置より所定の処理の開始を指示するための指示信号が入力された場合、前記タイミング生成手段により周期的に生成される前記同期タイミング信号と重ならないタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成して前記第２半導体集積回路に出力する通知手段、を有し、前記第１処理実行手段は、前記通知手段が前記通知信号を生成した後に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行し、前記第２半導体集積回路の第２処理実行手段は、前記第１半導体集積回路から入力された前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する、ものである。
【００２８】
請求項１記載の発明の第１半導体集積回路は、所定の処理対象物に対し、同期して処理を行なうためのタイミングを示す同期タイミング信号を周期的に生成して出力すると共に、外部装置より所定の処理の開始を指示するための指示信号が入力されるものとされており、入力される指示信号により所定の処理の開始が指示された場合に、所定の処理の開始が指示されたことを通知する通知信号を生成して出力し、通知信号を出力した後に、周期的に生成される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行する。
【００２９】
一方、第２半導体集積回路は、同期タイミング信号及び通知信号が各々入力されると共に、外部装置より指示信号が入力されるものとされており、入力される指示信号により所定の処理の開始が指示され、且つ通知信号が入力された場合に、入力される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行する。
【００３０】
このように請求項１記載の発明によれば、第１半導体集積回路が、指示信号により所定の処理の開始が指示された場合に、所定の処理の開始が指示されたことを通知する通知信号を生成して出力し、通知信号を出力した後に、周期的に生成される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行し、第２半導体集積回路が、指示信号により所定の処理の開始が指示され、且つ通知信号が入力された場合に、入力される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行するので、複数個の半導体集積回路による同期処理の同期を取ることができる。
【００３１】
一方、上記目的を達成するため、請求項２記載の発明は、クロック信号を生成して出力するクロック生成手段、所定の処理対象物に対し、同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段、及び、外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第１処理実行手段、を有する第１半導体集積回路と、前記第１半導体集積回路から出力された前記クロック信号、及び前記同期タイミング信号を入力し、前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する第２処理実行手段を有する第２半導体集積回路と、を備えた同期処理システムにおいて、前記第１半導体集積回路は、前記外部装置より所定の処理の開始を指示するための指示信号が入力された後、前記タイミング生成手段により前記同期タイミング信号が生成されたタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成して前記第２半導体集積回路に出力する通知手段、を有し、前記第１処理実行手段は、前記通知手段が前記通知信号を生成したタイミングで前記所定の処理を実行し、前記第２半導体集積回路の第２処理実行手段は、前記第１半導体集積回路から入力された前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する、ものである。
【００３２】
また、請求項１又は請求項２記載の発明は、請求項３記載の発明のように、前記処理対象物が、液晶パネルであり、前記同期タイミング信号が、前記液晶パネルに画面を表示する表示タイミングを示すものとしてもよい。
【００３３】
一方、上記目的を達成するため、請求項４記載の発明の半導体集積回路は、クロック信号を生成して出力するクロック生成手段と、所定の処理対象物に対し、他の半導体集積回路と同期して処理を行なうためのタイミングを示す同期タイミング信号を前記クロック信号に基づき周期的に生成して出力するタイミング生成手段と、外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する処理実行手段と、を有し、さらに、前記外部装置より所定の処理の開始を指示するための指示信号が入力された場合に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号と重ならないタイミングで、前記外部装置から所定の処理の開始が指示されたことを通知する通知信号を生成する通知手段、を有し、前記処理実行手段は、前記通知手段が前記通知信号を生成した後に、前記タイミング生成手段により周期的に生成される前記同期タイミング信号に基づくタイミングで前記所定の処理を実行するものである。
【００３４】
また、請求項５記載の発明の半導体集積回路は、外部装置より出力された、所定の処理対象物に対する他の半導体集積回路との同期処理の開始を指示するための指示信号を入力する手段と、前記他の半導体集積回路で生成され出力された、クロック信号、前記クロック信号に基づき周期的に生成され、前記所定の処理対象物に対して同期して処理を行なうためのタイミングを示す同期タイミング信号を入力する手段と、前記外部装置より前記指示信号が入力された場合、前記同期タイミング信号に基づくタイミングで前記所定の処理を実行する処理実行手段と、を有し、さらに、前記他の半導体集積回路で前記同期タイミング信号と重ならないタイミングで生成され出力された、前記外部装置から前記他の半導体集積回路に対して所定の処理の開始が指示されたことを通知する通知信号を入力する手段を有し、前記処理実行手段は、前記外部装置より前記指示信号が入力された場合、前記他の半導体集積回路から入力した前記通知信号の後に入力された前記同期タイミング信号に基づくタイミングで前記所定の処理を実行するものである。
【００３５】
よって、請求項４及び請求項５の半導体集積回路を用いることにより、請求項１記載の発明と同様に作用するので、請求項１記載の発明と同様に、複数個の半導体集積回路による同期処理の同期を取ることができる。
【発明の効果】
【００３６】
以上説明したように、本発明によれば、第１半導体集積回路が、指示信号により所定の処理の開始が指示された場合に、所定の処理の開始が指示されたことを通知する通知信号を生成して出力し、通知信号を出力した後に、周期的に生成される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行し、第２半導体集積回路が、指示信号により所定の処理の開始が指示され、且つ通知信号が入力された場合に、入力される同期タイミング信号において所定周期目となるタイミングで所定の処理を実行するので、複数個の半導体集積回路による同期処理の同期を取ることができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、マスタＩＣとスレーブＩＣの２つのＩＣの同期処理により液晶パネル等のパネル１８の表示を制御する同期処理システムの場合について説明する。
【００３８】
図１には、本実施の形態に係る同期処理システム１０の構成が示されている。
【００３９】
本実施の形態に係る同期処理システム１０は、マスタＩＣ１２と、スレーブＩＣ１４と、を含んで構成されており、マスタＩＣ１２が制御用のクロック信号（図１の（１）ｃｌｏｃｋ）、ｆｓｙｎｃ信号（図１の（２））、及び処理の開始が指示されたことを通知するためのｄｉｓｐｌａｙ＿ｓｙｎｃ信号（図１の（３））を生成し、それをスレーブＩＣ１４に出力して同期を取る構成である。このように、本実施の形態に係る同期処理システム１０は、上述の図６に示した特許文献１に記載の同期処理システムを構成するマスタＩＣ１２’に、ｄｉｓｐｌａｙ＿ｓｙｎｃ信号を生成し、それをスレーブＩＣ１４’に出力する機能を設けた構成となっている。
【００４０】
ホスト１６は、パラレルＩＦ（インタフェース）やシリアルＩＦ（図１の（４））を通じてマスタＩＣ１２やスレーブＩＣ１４の諸設定、表示用画像データのライト、表示開始−停止の制御を行う。また、ホスト１６は、マスタＩＣ１２とスレーブＩＣ１４の２つのＩＣを使用してパネル１８の表示を開始させる場合、マスタＩＣ１２及びスレーブＩＣ１４に対してＤｉｓｐｌａｙ−ＯＮを設定する。この場合、上述の図６に示した特許文献１に記載の同期処理システムに関しての説明と同様に、ホスト１６により設定されるＤｉｓｐｌａｙ−ＯＮとマスタＩＣ１２で生成されるクロック信号のタイミングは全くの非同期であり、マスタＩＣ１２及びスレーブＩＣ１４は、ホスト１６から設定されたデータを受けて、クロック信号による処理のタイミングで、内部で当該データを使用するデータ処理を実行する機能を有する。
【００４１】
図２には、マスタＩＣ１２とスレーブＩＣ１４の機能構成を示すブロック図が示されている。
【００４２】
マスタＩＣ１２は、制御用のクロック信号を生成するクロック信号生成部２０と、フレームの表示タイミングを示すｆｓｙｎｃ信号を周期的に生成する表示タイミング生成部２２と、ホスト１６やパネル１８、スレーブＩＣ１４と各種信号を入出力するための端子２４と、ホスト１６より表示開始が指示された場合に、表示開始が指示されたことを通知するｄｉｓｐｌａｙ＿ｓｙｎｃ信号を生成する同期通知部２６と、パネル１８の表示を制御する制御処理を実行する表示制御処理部２８と、を有している。
【００４３】
クロック信号生成部２０、表示タイミング生成部２２、同期通知部２６により各々生成されたクロック信号、ｆｓｙｎｃ信号、ｄｉｓｐｌａｙ＿ｓｙｎｃ信号は、端子２４を介してスレーブＩＣ１４へ出力される。
【００４４】
一方、スレーブＩＣ１４は、ホスト１６やパネル１８、マスタＩＣ１２と各種信号を入出力するための端子３０と、パネル１８の表示を制御する制御処理を実行する表示制御処理部３２と、を有している。
【００４５】
次に、図３には、マスタＩＣ１２とスレーブＩＣ１４の動作に関するタイミングチャートの一例が示されている。
【００４６】
図３の（１）はマスタＩＣ１２により生成される制御用のクロック信号であり、図３の（２）はマスタＩＣ１２により生成されるｆｓｙｎｃ信号である。
【００４７】
ホスト１６は、表示開始させる場合、マスタＩＣ１２とスレーブＩＣ１４の両方にＤｉｓｐｌａｙ−ＯＮ（３）を設定する。
【００４８】
次にホスト１６は、マスタＩＣ１２のｄｉｓｐｌａｙ＿ｓｙｎｃ＿１ｓｔ（４）を設定する。
【００４９】
同期通知部２６は、ｄｉｓｐｌａｙ＿ｓｙｎｃ＿１ｓｔ（４）が設定されるとｆｓｙｎｃに重ならないタイミングでＨｉｇｈのｄｉｓｐｌａｙ＿ｓｙｎｃ信号を出力する。
【００５０】
その後、マスタＩＣ１２及びスレーブＩＣ１４では以下の制御を行う。
【００５１】
表示制御処理部２８、及び表示制御処理部３２では、ｄｉｓｐｌａｙ＿ｓｙｎｃ信号でそれぞれのＤｉｓｐｌａｙ＿ＯＮ信号（５）をラッチしてＤｉｓｐｌａｙ−ＯＮ＿２ｎｄとする。（図３の（６））
そして、表示制御処理部２８、及び表示制御処理部３２では、ラッチされたＤｉｓｐｌａｙ−ＯＮ＿２ｎｄがＨｉｇｈとなった後のｆｓｙｎｃ信号により示されるタイミング（図３の（７））でパネル１８に対して表示制御処理を行なう。
【００５２】
以上のように、本実施の形態によれば、マスタＩＣ１２において処理の開始が指示されたことを通知する表示用のｄｉｓｐｌａｙ＿ｓｙｎｃ信号をマスタＩＣ１２側でｆｓｙｎｃ信号に重ならないタイミングで生成してスレーブＩＣ１４に出力し、マスタＩＣ１２及びスレーブＩＣ１４において、表示開始信号を３段ラッチ構成（１段目：ホスト１６からの制御信号でラッチ、２段目：ｄｉｓｐｌａｙ＿ｓｙｎｃ信号のタイミングでｃｌｏｃｋでラッチ、３段目：ｆｓｙｎｃ信号のタイミングでｃｌｏｃｋでラッチ）にすることにより、マスタＩＣ１２−スレーブＩＣ１４間での表示開始タイミングをｆｓｙｎｃ信号に同期させることができ、マスタＩＣ１２及びスレーブＩＣ１４によるパネル１８への同期処理の同期を取ることができるため、パネル１８に表示される画面のちらつきなどを抑えることができる。
【００５３】
この制御方法では、Ｄｉｓｐｌａｙ−ＯＮの設定タイミングがマスタＩＣ１２と、スレーブＩＣ１４で大きくずれてもｆｓｙｎｃ信号で同期を取る事が可能であり、表示ＯＦＦ時にも同期が取れる構成になっている。
【００５４】
また、表示ＯＮ／ＯＦＦ以外にもフレームで同期を行いたい制御信号に関しても使用することが可能である。
【００５５】
なお、図３では、Ｄｉｓｐｌａｙ−ＯＮ＿２ｎｄがＨｉｇｈとなった後のｆｓｙｎｃ信号により示されるタイミングに、表示開始タイミングを同期させる場合について説明したが、本発明はこれに限定されるものではなく、例えば、図４に示すように、ｄｉｓｐｌａｙ＿ｓｙｎｃ信号に代えて、ｄｉｓｐ＿ｏｎ信号を追加する。
【００５６】
そして、例えば、図５に示すｄｉｓｐ＿ｏｎ信号のタイミングチャートのように、まずホスト１８は、マスタＩＣ１２のＤｉｓｐｌａｙ−ＯＮ（４）を設定する。
【００５７】
マスタＩＣ１２は、それぞれのＤｉｓｐｌａｙ−ＯＮをｆｓｙｎｃ信号でラッチしｄｉｓｐ＿ＯＮ信号を生成し（図５の（５））スレーブＩＣ１４へ出力する。
【００５８】
スレーブＩＣでは、入力されたｄｉｓｐ＿ＯＮがＨｉｇｈとなった後のｆｓｙｎｃ信号により示されるタイミングでパネル１８に対して表示制御処理を行なうようにしてもよい。
【００５９】
また、本実施の形態では、２個のＩＣを用いて、処理対象物としてパネル１８の表示の同期制御を行なう場合について説明したが、本発明はこれに限定されるものではなく、２個以上のＩＣを用いてお互いが同期を取る必要がある製品に適用可能である。
【００６０】
その他、本実施の形態で説明した同期処理システム１０の構成（図１参照。）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００６１】
【図１】実施の形態に係る同期処理システムの全体構成を示すブロック図である。
【図２】実施の形態に係るマスタＩＣとスレーブＩＣの機能構成を示すブロック図である。
【図３】実施の形態に係るマスタＩＣとスレーブＩＣの動作に関するタイミングチャートである。
【図４】実施の形態に係る同期処理システムの別な構成を示すブロック図である。
【図５】実施の形態に係る別な構成のマスタＩＣとスレーブＩＣの動作に関するタイミングチャートである。
【図６】従来の同期処理システムの構成を示すブロック図である。
【図７】従来のマスタＩＣ及びスレーブＩＣの動作に関するタイミングチャートである。
【図８】従来のマスタＩＣ及びスレーブＩＣにおいてデータをラッチするラッチタイミングがずれる場合のタイミングチャートである。
【符号の説明】
【００６２】
１０  同期処理システム
１２  マスタＩＣ（第１半導体集積回路）
１４  スレーブＩＣ（第２半導体集積回路）
１８  パネル（処理対象物）
２２  表示タイミング生成部（生成手段）
２４  端子（入出力手段）
２６  同期通知部（通知手段）
２８  表示制御処理部（第１処理実行手段、処理実行手段）
３０  端子（入力手段）
３２  表示制御処理部（第２処理実行手段、処理実行手段）
【図１】
0005198818.tif 000002
【図２】
0005198818.tif 000003
【図３】
0005198818.tif 000004
【図４】
0005198818.tif 000005
【図５】
0005198818.tif 000006
【図６】
0005198818.tif 000007
【図７】
0005198818.tif 000008
【図８】
0005198818.tif 000009