(57)【特許請求の範囲】
【請求項１】
基板上に面状に形成された導電層と、
該導電層上に形成された絶縁層と、
該絶縁層上にてマトリクス状に形成された複数の配線と、
該複数の配線の各交差部分にそれぞれ配置された半導体素子及び該半導体素子を介して信号を付与される複数の画素と、を備え、
該画素に信号付与する前記半導体素子の電極と前記導電層との間に補助容量が形成されてなり、
前記導電層が透明電極であり、
前記導電層が前記複数の画素にわたって全面に形成されている、
ことを特徴とする透過型の表示装置。
【請求項２】
前記マトリクス状の前記複数の配線をそれぞれ駆動する駆動手段を備え、
前記導電層の電位は、前記駆動手段内における何れかの電源電位に固定されている、
ことを特徴とする請求項１記載の透過型の表示装置。
【請求項３】
前記半導体素子の前記電極であるドレイン電極、或いは該ドレイン電極と電気的に接続された電極の何れにも電気的に接続されずに独立して配された容量形成電極を更に備え、
前記導電層の電位は、前記容量形成電極の電位と同電位である、
ことを特徴とする請求項１又は２記載の透過型の表示装置。
【請求項４】
前記半導体素子は、逆スタガー構成のＴＦＴ構造である、
ことを特徴とする請求項１ないし３の何れか１項記載の透過型の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、補助容量を用いて保持駆動を行う構造の表示装置に係り、特に、広い設計マージンを得ることが可能な構造を備えた透過型の表示装置に関する。
【背景技術】
【０００２】
近年、情報機器の発達に伴い、低消費電力且つ薄型の表示装置のニーズが増しており、これらニーズに合わせた表示装置の研究、開発が盛んに行われている。特にウエアラブルＰＣ（Wearble Personal Computer）や電子手帳等にあっては、省電力かつ省スペースであることが望まれる。
【０００３】
しかし、多くの液晶はいわゆるメモリー性が無い為、表示期間中は液晶に対し電圧印加を行い続ける必要がある。一方で、メモリー性を有する液晶においては、ウエアラブルＰＣのようにさまざまな環境における使用を想定した場合の、信頼性を確保することが難しい。
【０００４】
そこで、メモリー性を有する、薄型軽量ディスプレイ方式の一つとして、Ｈａｒｏｌｄ  Ｄ．  Ｌｅｅｓ等により、電気泳動表示装置が提案されている（特許文献１参照）。この種の電気泳動表示装置は、所定間隙を空けた状態に配置された一対の基板と、これらの基板の間に充填された絶縁性液体と、該絶縁性液体に分散された多数の着色帯電泳動粒子と、それぞれの基板に沿うように各画素に配置された表示電極とを備えている。
【０００５】
このような電気泳動表示装置において、着色帯電泳動粒子は、正極性又は負極性に帯電されているため、表示電極に印加される電圧の極性に応じていずれかの表示電極に吸着される。例えば、上部電極に着色粒子が吸着されて着色粒子が見える状態と、下部電極に着色粒子が吸着され、絶縁性液の色が見える状態とを、印加電圧で制御する事で様々な画像を表示する事が可能となる。このタイプの電気泳動表示装置を“上下移動型”と称している。
【０００６】
また他にも、図４に示すようなＩｎ  Ｐｌａｉｎ型の電気泳動表示装置が知られている（特許文献２参照）。かかる電気泳動表示装置は、上述したタイプのように絶縁性液体を挟み込むように配置されているのではない。例えば、図４中の符号３１で示す第１の電極は、画素間遮蔽層に沿うように配置され、同じく図４中の符号３２で示す第２の電極（反射電極）は、入射光を反射する為に画素表示部全体に配され絶縁膜で覆われる形をとっている。
【０００７】
その為、絶縁性液体は透明であれば良く、図４（ａ）に示すように第２の電極３２を泳動粒子３０で覆う事で黒表示を行い、図４（ｂ）に示すように泳動粒子３０を画素間である第１の電極３１側に集めることで、第２の電極３２を露出させて白表示を行う。これにより、印加電圧の極性を画素毎に制御することで、画像を表示することができる。
【０００８】
【特許文献１】米国特許３６１２７５８号公報
【特許文献２】特開平０９−２１１４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、前述のように粒子そのものが帯電している電気泳動素子や、前述したメモリー性を有する液晶であるＦＬＣ（強誘電性液晶）等の自発分極を有する素子を用いて保持駆動を行う場合、次のような問題が生じる。即ち、これらの素子を、例えばＴＦＴバックプレーンを用いて、各画素内に配された補助容量に溜めた電荷を用いる、いわゆる保持駆動を行う場合、電圧保持率が低下する結果、所望の書き込み状態を確保することが困難になる。
【００１０】
つまり、マトリクス状に配された各画素の書き換えを行う際には、１書き込み時間中に各画素に配された補助容量に電荷がチャージ（補助容量への書き込み）される。そして、チャージ終了後、次の書き換えが行われるまでの間に各画素の補助容量にチャージされた電荷によって保持された各画素の駆動電極電位と、いわゆる対向電極電位との電位差により各素子の書き換えが行われる。しかし、前記した帯電している電気泳動素子（帯電粒子）または自発分極を有する素子を用いた場合には、各素子の書き換えと共に各画素にチャージした電荷量が変化することとなる。
【００１１】
その為、各画素の表示素子の書き換えと共に、各画素電極電位が変動することになり、所望の書き換え状態に制御することが困難になる。この現象は、小画面かつ高精彩なディスプレイになるほど、各画素を構成する平面的な面積において、補助容量を形成する面積が小さくなる為、より顕著にあらわれることになる。
【００１２】
図３は、ガラス基板上にＴＦＴ(Thin  Film  Transistor)マトリクスアレイを形成した際の画素電極の一例を示す断面図である。図３において、ガラス基板１０上にゲート電極１１及び補助容量（Ｃｓ）電極１２が形成されており、これらゲート電極１１及び補助容量電極１２の上にゲート絶縁膜１３が形成されている。ゲート絶縁膜１３上には、アモルファスシリコン層１４、そしてソース電極１５、ドレイン電極１６が形成されており、このドレイン電極１６上にチャネル保護膜１７が形成されている。なお、符号１８は、オーミックコンタクト層を示している。
【００１３】
従来のように、ガラス基板１０上に電極を配した場合には、補助容量電極１２とドレイン電極１６との間に電気的に形成される補助容量Ｃｓが主な補助容量となる。その為、解像度が高いディスプレイを作製する場合には、補助容量Ｃｓを形成することが可能な面積が縮小してしまい、各補助容量Ｃｓにチャージされる電荷量が低減する。なお、各画素面積の縮小とともに、バックプレーン上に搭載された表示素子の面積も縮小する。
【００１４】
しかし、バックプレーン上に形成される補助容量は、同じくバックプレーン上に形成されたＴＦＴスイッチング素子や、マトリクス配線が占有する面積が存在するため、解像度が上がるにつれ、各画素における補助容量が形成可能な面積比は低下する。
【００１５】
ここで、解像度を上げた際に各画素の駆動を所望の状態にする為の対応策として、以下に示すものなどが挙げられる。
（１）補助容量電極１２の電位を変調し、保持用の電荷量を大きくする。
（２）プロセス設計ルールを変更する。
（３）駆動電圧を高くする。
【００１６】
しかし、対応策（１）の場合は周辺回路のコストアップに加えて駆動方法が制限され、対応策（２）の場合は配線や各レイヤ間のアライメント精度の向上等が必要となり対応が困難であり、対応策（３）の場合は耐圧向上による周辺回路のコストアップを招く。従って、いずれの手法においても、高解像度なディスプレイへの対応は困難である。
【００１７】
そこで本発明は、上述の事情に鑑みてなされたものであり、電極対電極の位置合わせが極めて容易で、所要の補助容量を容易に実現でき、解像度を上げた場合であっても各画素の駆動を所望の状態にし得る透過型の表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明は、基板上に面状に形成された導電層と、該導電層上に形成された絶縁層と、該絶縁層上にてマトリクス状に形成された複数の配線と、該複数の配線の各交差部分にそれぞれ配置された半導体素子及び該半導体素子を介して信号を付与される複数の画素と、を備え、該画素に信号付与する前記半導体素子の電極と前記導電層との間に補助容量が形成されてなり、前記導電層が透明電極であり、前記導電層が前記複数の画素にわたって全面に形成されていることを特徴としている。
【発明の効果】
【００１９】
本発明によれば、画素に信号付与する半導体素子の電極との間で補助容量を形成する導電層が、基板上に面状に、即ち、基板上にパターンニングされない状態で形成されるので、半導体素子の前記電極と導電層との位置合わせを極めて簡単に行うことができる。また、面状の導電層に対向する電極の寸法精度で、電気的容量形成のための面積が決まるので、電気的容量（静電容量）のバラツキを可及的に抑えることができる。このように、電極対電極の位置合わせが極めて容易で、所要の補助容量を容易に実現することができ、解像度を上げた場合であっても、各画素の駆動を所望の状態にすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る実施の形態を図面を参照して説明する。図１は、電気泳動表示素子１２１を用いた本実施形態における電気泳動表示装置を示す図である。（ａ）は、基板に導電性材料を用いたＴＦＴバックプレーンの或る表示画素を模式的に示す断面図、（ｂ）は、（ａ）の破線Ｂで囲んだ部分を拡大して示す断面図である。図２は、本実施形態のＴＦＴバックプレーンを用いた電気泳動表示装置（電気泳動表示パネル）を示す図である。（ａ）は、該表示装置の要部を示す断面図、（ｂ）は、３００行×２５０列のＴＦＴアクティブマトリクスアレイの一部を模式的に示す図である。なお、図２（ａ）におけるＡ１、Ａ２は、図２（ｂ）におけるＡ１、Ａ２の破線で囲んだ部分にそれぞれ対応する。
【００２１】
本実施形態における電気泳動表示装置（薄型ディスプレイ）では、図２（ａ）に示すように、ガラス基板１３０上に、導電層としての下地金属層（ＳＵＳ基板）１００を形成する。さらに、該金属層１００上に、絶縁層してのＳｉＮ等の基板絶縁層１０１を該金属層１００の全域を覆うように形成する。下地金属層１００は、平面視矩形状のガラス基板１３０の全体を覆うように面状に形成される。引き続き、基板絶縁層１０１を選択的にエッチングを施し、下地金属層１００と電気的に接続を取るためのコンタクトホール１０２を形成する。
【００２２】
続いて、基板絶縁層１０１上に、各ゲート電極（ゲート配線）１０６、ソース電極（ソース配線）１１１、ドレイン電極（ドレイン配線）１１２、及び、下地金属層（導電性基板）１００と電気的に接続する為の電極を形成する。配線形成方法に関する詳細な説明は省くが、例えば、抵抗率の低いＡｌ配線を用い、その後のプロセスでＡｌの融点を超えるようなプロセスがある際は、Ｃｒ（クロム）やＴａ（タンタル）、Ａｌ−Ｎｄ（アルミニウム−ネオジウム）をスパッタリングで蒸着する。続いて、塗布したレジストを選択的に露光、現像し、形成した導電膜をエッチングにより配線形成する。
【００２３】
例えば、ボトムゲート構成のＴＦＴ(Thin  Film  Transistor)の場合には、ゲート配線１０６を形成する。更に、ゲート配線１０６を絶縁する為にゲート絶縁膜１０８を形成した後、例えばアモルファス半導体層１０９を形成し、例えばイオン注入法でオーミックコンタクト層１１０を形成する。その後、コンタクト層１１０を選択的に除去し、ソース電極１１１、ドレイン電極１１２をそれぞれ形成する。
【００２４】
つまり、本実施形態のＴＦＴバックプレーンは、導電性の薄型金属板（下地金属層１００）上に基板絶縁層１０１を設けた構成において、該基板絶縁層１０１の基板電位を或る電位とするために電気的に接続をとっている。そして、導電性基板である金属層１００と、該導電性基板上の基板絶縁層１０１の上に配される電極（ドレイン電極１１２、画素容量形成電極１０７）間で容量（補助容量）を形成することを特徴としている。この場合、ドレイン電極１１２と画素容量形成電極（補助容量電極）１０７との間に電気的に形成される第１の補助容量と、画素容量形成電極１０７と下地金属層１００との間に電気的に形成される第２の補助容量とが積層する。このように、第１及び第２の補助容量を積層して形成することで、画素面積が小さい場合においても十分な補助容量の確保を可能にし、高解像度なディスプレイ構成を実現することができる。
【００２５】
図２（ｂ）に示すように、表示パネル（ＴＦＴバックプレーン）２０では、ゲート電極１０６とソース電極１１１とがマトリクス状に配設されて、マトリクス基板が構成されている。行方向に延在する複数のゲート電極１０６と列方向に延在する複数のソース電極１１１との各交点（交差部分）には、半導体素子であるＴＦＴ１２７と、ＴＦＴ１２７を介して電圧印加（信号付与）される画素である画素電極１１４とが夫々接続配置されている。また、表示パネル２０における下地金属層１００には、基板絶縁層コンタクトホール１０２を介して、該金属層１００の基板電位を制御するための基板電位固定配線１２４が電気的に接続されている。
【００２６】
さらに表示パネル２０には、走査信号配線としてのゲート電極１０６を駆動するゲート線駆動回路（第１手段）１２５と、情報信号配線としてのソース電極１１１を駆動するソース線駆動回路（第２手段）１２６とが設けられている。これらゲート線駆動回路１２５とソース線駆動回路１２６により、駆動手段が構成される。例えば、ゲート線駆動回路１２５によるゲート線駆動電圧は、オン電圧を＋２０［Ｖ］、オフ電圧を−２０［Ｖ］に設定することができる。また、ソース線駆動回路１２６によるソース線駆動電圧は、０〜１５［Ｖ］に設定することができる。
【００２７】
次に、図１（ａ），（ｂ）を参照して、本実施形態についてさらに詳細に説明する。即ち、ガラス基板１３０上に下地金属層１００を形成し、該金属層１００を絶縁するための絶縁層１０１上に、各画素を含むＴＦＴマトリクスアレイを形成するまでを説明する。なお、図１（ａ）において、画素間隔壁１１９で区画された各空間１２８の底部には、画素電極（反射電極）１１４が該底部に沿って配置されている。各画素間隔壁１１９にはそれぞれ、対応する画素電極１１４との間に書込み電圧が印加される電極１２９が設けられている（図１(b)では不図示）。
【００２８】
（１）スパッタにより、板厚０．７［ｍｍ］のガラス基板１３０上に１００［ｎｍ］の厚さになるようにＣｒ層（下地金属層１００）を成膜する。
（２）ＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）により、Ｃｒ電極（下地金属層１００）上に、基板絶縁層１０１としてのＳｉＮ膜を３００［ｎｍ］の厚さになるように成膜する。
【００２９】
なお、本実施形態では反射型のディスプレイを作製するために透過率の低い金属を下地金属層（下地電極）１００として採用したが、これに限らず、その後の工程において問題の生じない導電性の膜であればよい。例えば、透過型のディスプレイを作製する際には、ＩＴＯ(Indium tin oxide)に代表される、いわゆる透明電極を採用してもよい。
【００３０】
（３）ドライエッチングにより、基板絶縁層１０１にコンタクトホール１０２を形成し、下地金属層（Ｃｒ電極）１００を一部露出させる。
（４）基板絶縁層（ＳｉＮ膜）１０１上に、スパッタにより２００［ｎｍ］のＡｌ―Ｎｄ層を成膜し、フォトマスクを用いて、ゲート配線１０６および画素容量形成電極（補助容量形成電極）１０７等のＴＦＴの下電極を形成する。
【００３１】
なお、本実施形態における電気泳動表示装置では、画素電極１１４に対応するドレイン電極１１２と下地金属層１００との間に、ＴＦＴの保持駆動を行うための補助容量が形成される。そして、補助容量のため、ゲート配線１０６と同一のレイヤに、画素容量形成電極１０７が形成される。また同時に、該レイヤに、コンタクトホール１０２を介して、下地金属層（Ｃｒ電極）１００と電気的に接続された基板電位を制御する為の基板電位固定配線１２４も形成する。この基板電位固定配線１２４は、後の工程においてドライバＩＣ（ゲート線駆動回路１２５）を実装した段階で、パネルの画素電極１１４と電気的に対向する基準電位であるＶｃｏｍ電位と同電位となるようにした。本実施形態では、下地金属層１００の電位を電気的に固定もしくは制御することで、該下地金属層１００とドレイン電極１１２との間に電気的な容量（補助容量）を形成することができる。
【００３２】
なお、下地金属層１００の電位は、ゲート線駆動回路１２５内における何れかの電位に設定することができ、その場合、下地金属層１００の電位を、ゲート線駆動回路１２５の電源電圧の何れか１つと同じ電位に固定することができる。また画素容量形成電極１０７は、ドレイン電極１１２或いは該ドレイン電極１１２と電気的に接続された電極の何れにも電気的に接続されずに独立して配された電極であり、下地金属層１００を、画素容量形成電極１０７と同電位に保持する構成とすることもできる。
【００３３】
（５）ＣＶＤ法により、ゲート絶縁膜１０８及び半導体層１０９として、ＳｉＮ膜、ａ−Ｓｉ膜をそれぞれ２５０ｎｍ、２００ｎｍの厚さになるように成膜する。
（６）ＣＶＤ法により、オーミックコンタクト層１１０として、ａ−Ｓｉ（ｎ＋）膜を２０［ｎｍ］の厚さになるように成膜する。
（７）スパッタにより、オーミックコンタクト層１１０上に、２００［ｎｍ］の厚さになるようにＡｌ層を成膜する。
（８）フォトマスクを用いウェットエッチングにより、ＴＦＴ部を含むソース配線１１１、ドレイン電極１１２を形成する。引き続き、同レジストパターンを用い、ドライエッチングによりＴＦＴチャネル部のオーミックコンタクト層（ａ−Ｓｉ（ｎ＋）層）１１０を除去した後、ＳｉＮ膜１１３を３００［ｎｍ］の厚さに成膜する。
（９）ドライエッチングにより、ＳｉＮ膜（保護層）１１３にコンタクトホール１２３を形成して、ドレイン電極１１２を一部露出させる。
（１０）スパッタにより、ＳｉＮ膜１１３上にＡｌ層を２００［ｎｍ］の厚さになるように成膜する。
（１１）フォトマスクを用いウェットエッチングにより、Ａｌ層を、画素電極１１４として形成する。
（１２）ＴｉＯ２を含有したアクリル樹脂層を４［μｍ］塗布し、白色散乱層１１５を形成する。
（１３）絶縁膜として、アクリル系樹脂１１６を１［μｍ］の厚さになるように成膜する。
（１４）アクリル系樹脂１１６上に、Ｔｉ層１１７を３００［ｎｍ］の厚さになるように成膜し、さらに、カーボンを含有したフォトレジスト１１８を３００［ｎｍ］の厚さになるように成膜する。
（１５）そして、厚膜フォトレジストを１５［μｍ］の厚さになるように形成した後、画素間部分を残して現像し、画素間隔壁１１９を形成する。
（１６）厚膜フォトレジストで形成した画素間隔壁１１９を用いて、Ｔｉ層１１７と、カーボン含有のフォトレジスト１１８とを３００［ｎｍ］エッチングし、ＴＦＴバックプレーンを形成する。
（１７）最後に、パラフィン系炭化水素溶媒を主成分とする絶縁性液体１２０に、カーボンブラックを含有したポリスチレン樹脂から成る黒色の帯電性粒子１２１を分散させた分散液を、画素間隔壁１１９で区画された空間１２８に充填する。そして、透明な第２基板１２２を画素間隔壁１１９と接触させるようにして固定した。つまり、電気泳動粒子である帯電性粒子１２１と帯電性粒子１２１を分散させる媒質である分散液とを挟持した状態で、第２基板１２２とガラス基板１３０とを対向配置した。なお、ここでは簡単のため図示していないが、画素間隔壁１１９と第２基板１２２とは接着剤で固定されている。
【００３４】
本実施形態では、下地電極である下地金属層１００の電位を、該金属層１００上の基板絶縁層１０１に設けたコンタクトホール１０２を介して、ＴＦＴパネル内における各画素電極１１４と電気的に対向する基準電位であるＶｃｏｍ電位と同電位になるようにした。
【００３５】
ところで、従来、補助容量を形成する際には、一つ目の電極と、絶縁膜を挟む二つ目の電極とを任意の形状に形成していた為、各電極の位置合わせがずれることで、形成される画素容量が変化する事を防ぐ必要があった。例えば、いずれか一方の電極を大きくし、その電極サイズの非対称な部分を設ける事で、位置合わせが生じても補助容量が変動しないようにしていた。
【００３６】
これに対し、本実施形態では、ドレイン電極１１２に対向する電極は、ガラス基板１３０上に、面状に形成されパターンニングを施されない非パターンニング導電層として配された下地金属層（下地電極）１００である。このため、細かな位置合わせが不要となり、ドレイン電極１１２のサイズのみで画素容量（補助容量）を確定する事ができ、従って、広い設計マージンを得ることが可能となった。
【００３７】
つまり、画素電極１１４に対応するドレイン電極１１２との間で補助容量を形成するための下地金属層１００が、ガラス基板１３０上に面状に形成、即ち、ガラス基板１３０上にパターンニングされない状態で形成される。これにより、画素電極１１４に対応するドレイン電極１１２と下地金属層１００との位置合わせが極めて簡単となった。また、面状の下地金属層１００に対向するドレイン電極１１２の寸法精度で、電気的容量形成のための面積が決まるため、電気的容量（静電容量）のバラツキを可及的に抑えることができる。このように、電極対電極の位置合わせが極めて容易で、所要の補助容量を容易に実現することができ、解像度を上げた場合であっても、各画素の駆動を所望の状態にすることができる。
【００３８】
さらに、基板絶縁層１０１上に作製したＴＦＴアクティブマトリクスの、ドレイン電極１１２と画素容量形成電極（補助容量形成電極）１０７との間にも電圧補助容量が形成されることで、補助容量が積層されて形成されることになる。このため、従来のＴＦＴバックプレーンの形成とパターンニング数を変更することなく補助容量を拡大することが可能になった。その結果として、帯電粒子を表示素子として用いた高解像度なディスプレイにおいても、良好な画質を得ることができるようになった。
【００３９】
なお、本実施形態では、電気泳動表示装置のバックプレーンとして作製したが、本発明はこれに限定されるものではない。例えば、対向配置された基板１２２、１３０間に液晶（光学変調素子）を挟持する透過型の液晶表示装置として構成した場合、該表示装置に本発明を適用することも可能である。この表示装置では、一対の基板１２２、１３０の少なくとも一方（本実施形態では基板１３０側）に配置された一対の電極（下地金属層１００、ドレイン電極１１２）を有している。この場合、例えば第２基板（ガラス基板）１２２に、ＩＴＯ膜のような透明な導電膜を形成してコモン電極とし、第２基板１２２とドレイン電極１１２との間に液晶を挟持し、ドレイン電極−コモン電極間に所望の電界をかけることで表示を行うことが可能となる。
【００４０】
また、本実施形態では、アモルファスシリコンを用いた逆スタガー構成のいわゆるボトムゲート型のＴＦＴ構造を採用したが、例えば、トップゲート型のＴＦＴ構造等を採用することもでき、その場合も同様の効果が得られる。また、ガラス基板１３０上に配された下地金属層１００と該下地金属層１００の基板絶縁層１０１とを用いた容量形成についても行うことができ、本実施形態の構成に限定されるものではない。
【００４１】
加えて、本実施形態では、ガラス基板１３０上に設けた下地金属層１００の電極電位を、ＴＦＴパネル内における各画素電極と電気的に対向する基準電位であるＶｃｏｍ電位と同電位になるようにしたが、何らこれに限定されるものではない。例えば、各画素内に配されるＴＦＴ補助容量形成電極（ＴＦＴコモン電極）と同電位になるようにしてもよく、その他、駆動に用いる電源電位のいずれかと同電位になるように接続することも可能である。
【００４２】
また本発明は、半導体層（活性層、チャネル部）１０９にアモルファスシリコンを用いたＴＦＴ（３端子トランジスタ）に限らず、レーザーアニールを用いて半導体層１０９にポリシリコンを形成したＴＦＴにも同様に適用できる。さらに本発明は、単結晶ＴＦＴの転写技術を用いたＴＦＴに対しても、同様に適用することができる。また本発明は、ドレイン電極１１２の電圧等を含む該ドレイン電極１１２の制御を行うＴＦＴ１２７を含むアクティブマトリクス配線群が、転写方式（ＤＬＴ）を用いて基板絶縁層１０１上に形成された構造の表示装置にも適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本実施形態における電気泳動表示装置を示す図であり、（ａ）は、基板に導電性材料を用いたＴＦＴバックプレーンの或る表示画素を模式的に示す断面図、（ｂ）は、（ａ）の破線Ｂで囲んだ部分を拡大して示す断面図である。
【図２】本実施形態のＴＦＴバックプレーンを用いた電気泳動表示装置を示す図であり、（ａ）は、該表示装置の要部を示す断面図、（ｂ）は、３００行×２５０列のＴＦＴアクティブマトリクスアレイの一部を模式的に示す図である。
【図３】ガラス基板上にＴＦＴマトリクスアレイを形成した際の画素電極の一例を示す断面図である。
【図４】従来の電気泳動表示装置を示す断面図である。
【符号の説明】
【００４４】
２０    表示パネル
１００  導電層（下地金属層）
１０１  基板絶縁層（ＳｉＮ膜）
１０２  基板絶縁層コンタクトホール
１０６  配線（ゲート電極、ゲート配線）
１０７  画素容量形成電極（Ｃｓ配線）
１０８  ゲート絶縁膜（ＳｉＮ膜）
１０９  アモルファス半導体層
１１０  オーミックコンタクト層（ａ−Ｓｉ（ｎ＋））
１１１  配線（ソース電極、ソース配線）
１１２  ドレイン電極（ドレイン配線）
１１３  ＳｉＮ膜
１１４  画素（画素電極）
１１５  白色散乱層
１１６  アクリル系樹脂（絶縁膜）
１１７  Ｔｉ層
１１８  カーボン含有のフォトレジスト
１１９  画素間隔壁
１２０  絶縁性液体
１２１  帯電性粒子
１２２  第２基板
１２３  コンタクトホール
１２４  基板電位固定配線
１２５  駆動手段、第１手段（ゲート線駆動回路）
１２６  駆動手段、第２手段（ソース線駆動回路）
１２７  半導体素子、３端子トランジスタ（ＴＦＴ）
１３０  基板（ガラス基板）
【図１】
0005247008.tif 000002
【図２】
0005247008.tif 000003
【図３】
0005247008.tif 000004
【図４】
0005247008.tif 000005