(57)【特許請求の範囲】
【請求項１】
複数のＣＰＵと、
少なくとも１つのＤＳＰを含む複数の周辺モジュールと、
デバッグ用の外部端子であるデバッグ用外部端子と、
拡張スロットが接続される外部端子であるインタフェース用端子と、
選択信号に基づいて、前記複数のＣＰＵ、または前記複数の周辺モジュールのうちの少なくとも１つを選択して前記デバッグ用外部端子に接続するデバッグ用接続制御部と、を備え、
前記デバッグ用接続制御部は、
前記複数のＣＰＵ、および前記複数の周辺モジュールと、前記デバッグ用外部端子とがそれぞれ接続される接続先切り替え部と、
前記デバッグ用外部端子との接続先を、前記複数のＣＰＵ、または前記複数の周辺モジュールのうちから少なくとも１つを選択するための、接続切り替え用の第１の設定データを格納する第１のデータ格納部と、
前記接続先切り替え部を、前記デバッグ用外部端子、または前記インタフェース用端子のいずれかに接続するかを制御する第２の設定データを格納する第２のデータ格納部と、
前記第１のデータ格納部に格納された第１の設定データに基づいて、第１の切り替え制御信号を生成し、前記第２のデータ格納部に格納された前記第２の設定データに基づいて、第２の切り替え制御信号を生成する機能切り替え部と、を有し、
前記第２のデータ格納部は、
前記第２の設定データとして、前記デバッグ用外部端子を介して外部のエミュレータ装置と接続されてデバッグを実行する第１の状態のとき、前記デバッグ用外部端子と接続されるように設定可能であり、電子システムに搭載された製品状態である第２の状態のとき、前記インタフェース用端子に接続されるように設定可能であり、
前記機能切り替え部は、
前記第２のデータ格納部に格納された前記第２の設定データに基づいて、第２の切り替え制御信号を生成し、
前記接続先切り替え部は、
前記第１の切り替え制御信号に基づいて、前記複数のＣＰＵ、または前記複数の周辺モジュールのうちの少なくとも１つを選択し、前記第２の切り替え制御信号に基づいて、前記デバッグ用外部端子、または前記インタフェース用端子のいずれか一方を選択して接続し、前記第２の状態のとき、前記第２の切り替え制御信号に基づいて前記インタフェース用端子を選択し、さらに、前記第１の切り替え制御信号に基づいて前記複数のＣＰＵ、または前記複数の周辺モジュールのうちの少なくとも１つの回路を選択することで、前記製品状態において、前記選択された回路からモニタ信号を取得することが可能である半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記デバッグ用外部端子は、第１のデバッグ用外部端子と第２のデバッグ用外部端子とを含み、
前記インタフェース用端子は、第１のインタフェース用端子と第２のインタフェース用端子とを含む半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記第１のデータ格納部は、前記１つのＣＰＵと前記１つのＤＳＰとを選択する前記第１の設定データを格納可能であり、
前記接続先切り換え部は、前記１つのＣＰＵと前記１つのＤＳＰとを前記第１の切り替え制御信号に基づいて、前記デバッグ用外部端子、または前記インタフェース用端子に接続する半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、
前記第１のデータ格納部は、前記２つのＣＰＵを前記第１のデバッグ用外部端子に接続し、前記第２のデバッグ用外部端子は、未接続状態となる前記第１の設定データを格納可能であり、
前記接続先切り替え部は、前記第１の切り替え制御信号に基づいて、前記２つのＣＰＵを前記第１のデバッグ用外部端子に接続する半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
さらに、前記第１の設定データが入力される設定データ入力用外部端子を備え、
前記機能切り替え部は、前記設定データ入力用外部端子を介して入力された第１の設定データに基づいて、前記第１の切り替え制御信号を生成することが可能である半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置のデバッグ技術に関し、特に、複数のＣＰＵ（Ｃｅｎｔａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を搭載する半導体集積回路装置におけるエミュレータ装置との接続に有効な技術に関する。
【背景技術】
【０００２】
近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。携帯電話は、音声通信や電子メールのみならず、カメラ、テレビ電話やＪＡＶＡ（登録商標）ゲームなど高機能なアプリケーションを実行することが一般的である。
【０００３】
そのために、携帯電話に用いられる半導体集積回路装置は、ベースバンド処理を行うプロセッサやアプリケーション処理を行うプロセッサなどの複数のＣＰＵを搭載したものがある。
【０００４】
このような半導体集積回路装置には、デバッグを支援する複数のエミュレータ装置を接続する複数のデバッグ用外部端子、いわゆるＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）端子が設けられている。そして、デバッグを行う際には、該デバッグ用外部端子を介してエミュレータ装置と半導体集積回路装置とが接続される。
【０００５】
また、この種の半導体集積回路装置のデバッグ技術としては、たとえば、半導体集積回路装置の内部バスからデバッグ情報を収集するデバッグ制御回路を内蔵し、デバッグ専用端子を増やさずに外部のデバッグ装置との間でより多くのデバッグ情報を送受信するもの（たとえば、特許文献１参照）や、入出力制御部が、複数のＣＰＵと一つのデバッグ端子との間のデータ送受を制御することにより、マルチプロセッサチップに内蔵されるＣＰＵの数に対し、デバッグ端子の数を削減するもの（特許文献２参照）などがある。
【特許文献１】特開２０００−２４２５２３号公報
【特許文献２】特開２０００−０７６１９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記のような半導体集積回路装置のデバッグ技術では、次のような問題点があることが本発明者により見い出された。
【０００７】
近年、多機能化の要求から半導体集積回路装置は、内蔵する周辺モジュール数が増加する傾向にあり、それに伴い、該半導体集積回路装置の外部端子数が増加している。
【０００８】
しかし、複数のプロセッサを搭載した半導体集積回路装置では、各々のプロセッサのデバッグを行うためにプロセッサの数だけエミュレータ装置に接続されるデバッグ用外部端子が必要となってしまい、そのために外部端子がより増加してしまい、半導体集積回路装置のパッケージが大きくなってしまうという問題がある。
【０００９】
また、複数の半導体メモリや複数のＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などのモジュールが搭載されている半導体集積回路装置では、外部端子数削減のために、それらモジュールのデバッグ用外部端子を用意していないものがあり、その場合には、該モジュールのデバッグなどができないという問題がある。
【００１０】
さらに、デバッグ用外部端子は、通常、半導体集積回路装置を製品である電子システムのプリント配線基板に搭載されると、未接続状態（ノンコネクト）となる。そのため、製品となった状態でのデバッグを行うことができないという問題がある。
【００１１】
本発明の目的は、複数のＣＰＵが設けられた半導体集積回路装置において、外部端子数を削減しながら、容易に、多機能なデバッグを高精度に行うことのできる技術を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、複数のＣＰＵ、複数の周辺モジュール、およびデバッグ用の外部端子であるデバッグ用外部端子を有した半導体集積回路装置であって、選択信号に基づいて、複数のＣＰＵ、または複数の周辺モジュールのうちの少なくとも１つを選択してデバッグ用外部端子に接続するデバッグ用接続制御部を備えたものである。
【００１５】
また、本願のその他の発明の概要を簡単に示す。
【００１６】
本発明は、前記デバッグ用接続制御部が、接続切り替え用の第１の設定データを格納する第１のデータ格納部と、該第１のデータ格納部に格納された第１の設定データに基づいて、第１の切り替え制御信号を生成する機能切り替え部と、複数のＣＰＵ、および複数の周辺モジュールと、デバッグ用外部端子とがそれぞれ接続され、機能切り替え部から出力された第１の切り替え制御信号に基づいて、複数のＣＰＵ、または複数の周辺モジュールのうちの少なくとも１つを選択してデバッグ用外部端子に接続する接続先切り替え部とよりなるものである。
【００１７】
また、本発明は、拡張スロットが接続される外部端子であるインタフェース用端子を備え、デバッグ用接続制御部は、接続先切り替え部が、デバッグ用外部端子、またはインタフェース用端子のいずれかに接続するかを制御する第２の設定データを格納する第２のデータ格納部を備え、機能切り替え部は、第２のデータ格納部に格納された第２の設定データに基づいて、第２の切り替え制御信号を生成し、接続先切り替え部は、第１の切り替え制御信号に基づいて複数のＣＰＵ、または複数の周辺モジュールのうちの少なくとも１つを選択し、第２の切り替え制御信号に基づいて、デバッグ用外部端子、またはインタフェース用端子のいずれか一方を選択して接続するものである。
【００１８】
さらに、本発明は、前記周辺モジュールが、半導体メモリ、またはＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）の少なくともいずれか一方を含むものである。
【００１９】
また、本発明は、第１の設定データが入力される設定データ入力用外部端子を備え、前記機能切り替え部は、設定データ入力用外部端子を介して入力された第１の設定データに基づいて、第１の切り替え制御信号を生成するものである。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２１】
（１）半導体集積回路装置のデバッグに必要な外部端子数を大幅に削減することができる。
【００２２】
（２）上記（１）により、半導体集積回路装置を小型化することができる。
【００２３】
（３）また、半導体集積回路装置が製品となった電子システムに搭載された後であっても、容易にデバッグなどのモニタを行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１は、本発明の一実施の形態による半導体集積回路装置のブロック図、図２は、図１の半導体集積回路装置に設けられたデバッグ用接続制御部の切り替え動作例を示す接続先切り替えテーブルの説明図である。
【００２６】
本実施の形態において、半導体集積回路装置１は、たとえば、携帯電話などに用いられる。半導体集積回路装置１には、図１に示すように、ＣＰＵ２〜４、ＤＳＰ（周辺モジュール５〜８、およびデバッグ用接続制御部９が備えられている。
【００２７】
また、半導体集積回路装置１には、外部端子としてＪＴＡＧ端子Ｐ１，Ｐ２、ならびにインタフェース用端子Ｐ３，Ｐ４が備えられている。ＪＴＡＧ端子Ｐ１，Ｐ２は、エミュレータ装置の接続やバウンダリスキャンテストなどに用いられるデバッグ用外部端子であり、インタフェース用端子Ｐ３，Ｐ４は、メモリカードなどが装着されるスロットなどが接続される外部端子である。
【００２８】
ＣＰＵ２〜４は、たとえば、ベースバンド処理、アプリケーション処理の制御、画像や音声処理用のアクセラレータ回路の制御などをそれぞれ行う。ＤＳＰ５〜８は、たとえば、ベースバンド処理などの信号処理プロセッサである。
【００２９】
デバッグ用接続制御部９は、接続先切り替え部１０、デバック機能切り替え部（機能切り替え部）１１、デバック機能切り替えレジスタ（第１のデータ格納部）１２、および接続端子切り替えレジスタ（第２のデータ格納部）１３が備えられている。
【００３０】
接続先切り替え部１０の一方の接続部には、ＣＰＵ２〜４、およびＤＳＰ５〜８がそれぞれ接続されており、該接続先先切り替え部１０の他方の接続部には、ＪＴＡＧ端子Ｐ１，Ｐ２、ならびにインタフェース用端子Ｐ３，Ｐ４がそれぞれ接続されている。
【００３１】
この接続先切り替え部１０は、デバック機能切り替え部１１から出力される選択信号に基づいて、ＣＰＵ２〜４、またはＤＳＰ５〜８の少なくとも１つを選択し、任意のＪＴＡＧ端子Ｐ１，Ｐ２、またはインタフェース用端子Ｐ３，Ｐ４と接続する。
【００３２】
デバック機能切り替え部１１は、デバック機能切り替えレジスタ１２、および接続端子切り替えレジスタ１３に格納されたレジスタ値に基づいて、選択信号を生成し、出力切り替え部１１の切り替え制御を行う。
【００３３】
デバック機能切り替えレジスタ１２は、デバッグ機能の切り替えを行う設定データを格納する。接続先切り替えレジスタ１４は、ＪＴＡＧ端子Ｐ１，Ｐ２、またはインタフェース用端子Ｐ３，Ｐ４のいずれの外部端子を選択するかの設定データを格納する。
【００３４】
次に、本実施の形態によるデバッグ用接続制御部９の作用について説明する。
【００３５】
デバック機能切り替えレジスタ１２は、第１、および第２レジスタから構成されており、これら第１、および第２レジスタは、それぞれ２ビットのレジスタからなる。第１レジスタに格納される２ビットのデータは、ＪＴＡＧ端子Ｐ１との接続先を設定する設定データとなり、第２レジスタに格納される２ビットのデータが、ＪＴＡＧ端子Ｐ２との接続先を設定する設定データとなる。
【００３６】
また、接続端子切り替えレジスタ１３には、接続先切り替え部１０の接続をＪＴＡＧ端子Ｐ１，Ｐ２とするか、インタフェース用端子Ｐ３，Ｐ４とするかを設定するレジスタである。
【００３７】
たとえば、接続端子切り替えレジスタ１３に’０’が設定されている場合には、ＪＴＡＧ端子Ｐ１，Ｐ２を選択し、接続端子切り替えレジスタ１３に’１’が設定されている場合には、インタフェース用端子Ｐ３，Ｐ４を選択する。
【００３８】
これら第１レジスタ、第２レジスタ、および接続端子切り替えレジスタ１３の設定データは、たとえば、ＣＰＵ２〜４によって実行されるソフトウェアなどによって設定が行われる。
【００３９】
始めに、接続端子切り替えレジスタ１３に’０’が設定されている際のデバッグ用接続制御部９の切り替え動作について、図２の接続先切り替えテーブルを用いて説明する。
【００４０】
たとえば、第１レジスタに’１１’が設定され、第２レジスタに’１０’が設定されているものとする。まず、デバッグ機能切り替え部１１は、第１レジスタ、第２レジスタ、ならびに接続端子切り替えレジスタ１３に設定されている設定データをそれぞれ読み出す。
【００４１】
選択信号は、第１、および第２の切り替え制御信号からなる。第１の切り替え制御信号は、第１、および第２レジスタにそれぞれ設定された設定データから、ＣＰＵ２〜４、ＤＳＰ５〜８の少なくともいずれかを選択する制御信号である。
【００４２】
また、第２の切り替え制御信号は、接続端子切り替えレジスタ１３に設定された設定データから、ＪＴＡＧ端子Ｐ１，Ｐ２、またはインタフェース用端子Ｐ３，Ｐ４のいずれに接続するかを選択する制御信号である。
【００４３】
そして、デバッグ機能切り替え部１１は、読み出した設定データに基づいて、選択信号を生成し、接続先切り替え部１０に該選択信号を出力する。
【００４４】
この場合、前述したように、接続端子切り替えレジスタ１３に’０’が設定され、第１レジスタに’１１’、第２レジスタに’１０’がそれぞれ設定されているので、図２に示すように、ＪＴＡＧ端子Ｐ１をＣＰＵ２に接続し、ＪＴＡＧ端子Ｐ２をＤＳＰ７に接続するように選択信号を生成する。
【００４５】
デバッグ機能切り替え部１１から出力された選択信号を受けると、接続先切り替え部１０は、ＪＴＡＧ端子Ｐ１をＣＰＵ２に接続し、ＪＴＡＧ端子Ｐ２をＤＳＰ７に接続するよう接続先の切り換えを行う。
【００４６】
同様に、第１レジスタに’１０’が設定され、第２レジスタに’００’が設定されている場合、デバッグ機能切り替え部１１は、第１、および第２レジスタから読み出した設定データに基づいて、図２に示すように、ＪＴＡＧ端子Ｐ１をＣＰＵ２とＣＰＵ３とにそれぞれ接続し、ＪＴＡＧ端子Ｐ２がＮｏ  Ｃｏｎｎｅｃｔｉｏｎ（未接続状態）となるように選択信号を生成する。
【００４７】
接続先切り替え部１０は、デバッグ機能切り替え部１１からの選択信号に基づいて、ＪＴＡＧ端子Ｐ１をＣＰＵ２，３にそれぞれ接続し、ＪＴＡＧ端子Ｐ２を未接続状態となるように接続先の切り換えを行う。
【００４８】
このように、ＣＰＵ２とＣＰＵ３との間の接続などの、図２に示すような様々な接続先の組み合わせによるモニタが可能となるので、デバッグを容易にすることができる。さらに、２本のＪＴＡＧ端子Ｐ１，Ｐ２を設けるだけでよいので、デバッグ機能を強化しながら外部端子数を削減することができる。
【００４９】
また、接続端子切り替えレジスタ１３に’１’が設定されている場合には、図２に示す端子の接続先がＪＴＡＧ端子Ｐ１，Ｐ２からインタフェース用端子Ｐ３，Ｐ４に切り換えられる。
【００５０】
たとえば、接続端子切り替えレジスタ１３に’１’が設定され、第１レジスタに’１１’、第２レジスタに’１０’がそれぞれ設定されていると、デバッグ機能切り替え部１１は、インタフェース用端子Ｐ３をＣＰＵ２に接続し、インタフェース用端子Ｐ４をＤＳＰ７に接続するように選択信号を生成する。
【００５１】
インタフェース用端子Ｐ３，Ｐ４は、前述したようにメモリカードなどのスロットなどに接続されているので、電子システムに半導体集積回路装置１が搭載されて製品となった状態であっても、該スロットを介してモニタ信号の取得を可能にすることができる。これにより、デバッグや故障解析などを効率よく、迅速に行うことができる。
【００５２】
それにより、本実施の形態によれば、外部端子数を大幅に削減しながら、多彩な組み合わせのデバッグを容易に行うことができる。
【００５３】
また、本実施の形態では、デバッグ機能切り替えレジスタ１２に設定データを格納する構成としたが、図３に示すように、半導体集積回路装置１に外部端子としてデバッグ機能切り替え端子Ｐ５〜Ｐ８を設け、これらデバッグ機能切り替え端子Ｐ５〜Ｐ８を介して設定データをデバッグ機能切り替え部１１に入力する構成としてもよい。
【００５４】
この場合、たとえば、デバッグ機能切り替え端子Ｐ５，Ｐ６には、デバック機能切り替えレジスタ１２の第１レジスタに相当する設定データが入力され、デバッグ機能切り替え端子Ｐ７，Ｐ８には、デバック機能切り替えレジスタ１２の第２レジスタに相当する設定データが入力される。
【００５５】
このように、デバッグ機能切り替え端子Ｐ５〜Ｐ８によって任意の設定データを入力することができるので、ソフトウェアなどによるデバッグ機能切り替えレジスタの設定だけでなく、ユーザがフレキシブルにデバッグにおける接続先を容易に変更することが可能となる。
【００５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５７】
本発明は、複数のＣＰＵが搭載された半導体集積回路装置におけるデバッグ機能の切り替え技術に適している。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施の形態による半導体集積回路装置のブロック図である。
【図２】図１の半導体集積回路装置に設けられたデバッグ用接続制御部の切り替え動作例を示す接続先切り替えテーブルの説明図である。
【図３】本発明の他の実施の形態による半導体集積回路装置のブロック図である。
【符号の説明】
【００５９】
１  半導体集積回路装置
２〜４  ＣＰＵ
５〜８  ＤＳＰ（周辺モジュール）
９  デバッグ用接続制御部
１０  接続先切り替え部
１１  デバック機能切り替え部（機能切り替え部）
１２  デバック機能切り替えレジスタ（第１のデータ格納部）
１３  接続端子切り替えレジスタ（第２のデータ格納部）
Ｐ１，Ｐ２  ＪＴＡＧ端子
Ｐ３，Ｐ４  インタフェース用端子
Ｐ５〜Ｐ８  デバッグ機能切り替え端子
【図１】
0005329743.tif 000002
【図２】
0005329743.tif 000003
【図３】
0005329743.tif 000004