(57)【特許請求の範囲】
【請求項１】
方法であって、
所望の磁化状態への選択された磁気メモリセルの磁気歳差運動を開始するために、前記選択された磁気メモリセルに書込電流を印加するステップと、
前記所望の磁化状態への前記選択されたセルの磁気歳差運動を助ける磁場を生成するために、隣接メモリセルにフィールドアシスト電流を同時に流すステップとを備える、方法。
【請求項２】
前記フィールドアシスト電流によって生成される前記磁場は、前記所望の磁化状態に対応する磁化方向で前記選択されたセルの自由層を通過する、請求項１に記載の方法。
【請求項３】
前記隣接メモリセルは第１の隣接メモリセルとして特徴付けられ、前記フィールドアシスト電流は第１のフィールドアシスト電流として特徴付けられ、前記磁場は第１の回転アシスト場として特徴付けられ、
前記同時に流すステップは、第２の回転アシスト場を生成するために、第２の隣接メモリセルに第２のフィールドアシスト電流を同時に流すステップをさらに含み、前記第１および第２の回転アシスト場は、前記所望の磁化状態への前記選択されたセルの歳差を助けるように、前記選択されたセルを通過する、請求項１に記載の方法。
【請求項４】
前記第１の回転アシスト場は、第１の回転方向で回転し、
前記第２の回転アシスト場は、前記第１の回転方向とは反対の第２の回転方向で回転する、請求項３に記載の方法。
【請求項５】
前記第１および第２の隣接メモリセルは、メモリアレイ内の選択された行に沿って揃えられ、前記選択されたセルは前記第１および第２の隣接メモリセルの間にある前記選択された行に沿って配置される、請求項４に記載の方法。
【請求項６】
前記選択されたセルは、基準層、およびトンネリングバリヤ層によって前記基準層から分離された自由層を有するスピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルを備え、
前記基準層は、固定された磁化方向を有し、
前記自由層は、前記基準層の方向に対して平行な方向および逆平行な方向の間を切換えることが可能な可変磁化方向を有し、
前記書込電流および前記磁場は、前記所望の磁化状態へ前記自由層を歳差させるように、協働して動作する、請求項１に記載の方法。
【請求項７】
中間メモリセルは、前記選択されたセルと前記隣接セルとの間に配置され、
前記フィールドアシスト電流によって確立される前記磁場は、前記書込電流によって生成される磁場と反対の回転方向であり、それによって、前記中間セルの既存の磁化方向を安定化する、請求項１に記載の方法。
【請求項８】
前記隣接セルを通る前記フィールドアシスト電流の方向は、前記磁場を、前記選択されたセルの自由層上に前記所望の磁化状態に対応する方向で印加するように選択される、請求項１に記載の方法。
【請求項９】
前記印加するステップの間に印加される前記書込電流は、前記所望の磁化状態への前記磁気歳差運動を完了させるには不十分な大きさを有する、請求項１に記載の方法。
【請求項１０】
装置であって、
各々が選択された磁化方向に個別にプログラム可能な不揮発性磁気データ記憶セルのアレイと、
前記アレイの選択されたセルに書込電流を印加して、所望の磁化方向へ前記選択されたセルの磁気歳差運動を開始するとともに、前記アレイの隣接メモリセルにフィールドアシスト電流を同時に印加して前記所望の磁化状態への前記選択されたセルの前記歳差運動を助ける磁場を生成するように適合された制御回路とを備える、装置。
【請求項１１】
前記フィールドアシスト電流によって生成される前記磁場は、前記所望の磁化方向に対応する磁化方向で前記選択されたセルの自由層を通過し、それによって、前記磁場が前記書込電流と協働して前記所望の磁化方向を確立する、請求項１０に記載の装置。
【請求項１２】
携帯電子機器に関連して適合されて、それのための不揮発性メモリを提供する携帯メモリカードとして特徴付けられる、請求項１０に記載の装置。
【請求項１３】
前記アレイにおける前記セルの各々は、それの自由層のプログラムされた磁化方向に応答して、選択された電気抵抗にプログラム可能な磁気トンネル接合（ＭＴＪ）を含み、
前記アレイにおける前記セルの各々は、前記ＭＴＪに結合されて、関連するセルへの選択的アクセスを提供するスイッチングデバイスをさらに含み、
前記スイッチングデバイスは、前記書込電流を提供するためには十分な電流搬送容量を有するが、前記スイッチングデバイスの飽和を伴わずに、関連したＭＴＪを選択的にプログラムされた状態に遷移させるのに十分な第２の書込電流を提供するためには不十分な電流搬送容量を有する、請求項１０に記載の装置。
【請求項１４】
メモリモジュールジュールを有する携帯メモリカードを含む装置であって、
不揮発性磁気メモリセルのアレイと、
前記メモリセルを異なる電気抵抗にプログラムしてその中にデータを記憶するように適合された制御回路とを備え、
前記制御回路は、前記アレイ内の第１の選択されたセルにフィールドアシスト電流を通過させるとともに、前記アレイ内の隣接する第２の選択されたセルを通る書込電流の経路を同時に有し、
アシスト磁場を生成するように動作する前記フィールドアシスト電流は、前記書込電流と協力して、選択されたプログラム状態へ前記第２の選択されたセルをプログラムするように適合される、装置。
【請求項１５】
アレイは、
各々が基準層、およびトンネリングバリヤ層によって前記基準層から分離された自由層を有する、スピンルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルを備え、
前記基準層は、固定された磁化方向を有し、
前記自由層は、前記基準層の方向に対して平行な方向および逆平行な方向の間を切換えることが可能な可変磁化方向を有し、
前記書込電流および前記磁場は、前記所望の磁化方向へ、前記第２の選択されたセルの前記自由層を協働して歳差させる、請求項１４に記載の装置。
【請求項１６】
前記書込電流は、前記第２の選択されたセルを通して、前記第１の選択されたセルからの前記磁場の追加の動作を伴わずに、前記選択されたプログラム状態への前記第２の選択されたセルの歳差運動を完了させるには不十分な電流密度を提供する、請求項１４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
要約
本発明のさまざまな実施形態は、概して、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリセルにデータを書込むための方法および装置に向けられる。
【発明の概要】
【課題を解決するための手段】
【０００２】
さまざまな実施形態に従えば、書込電流が選択された磁気メモリセルを通して印加され、所望の磁化状態への選択されたセルの磁気歳差動作を開始する。フィールドアシスト電流が、隣接メモリセルに同時に流されて、所望の磁化状態への選択されたセルの歳差運動を助ける磁場を生成する。
【０００３】
本発明のさまざまな実施形態を特徴付けるこれらおよび他の多くの特徴および利点は、以下の詳細な議論および添付の図面に照らして理解することができる。
【図面の簡単な説明】
【０００４】
【図１】本発明のさまざまな実施形態に従って構築されかつ動作されるデータ記憶装置の機能ブロック図である。
【図２】図１のメモリモジュールジュールの一部を示す図である。
【図３】図２の磁気メモリセルについての例示的な構造を示す図である。
【図４】いくつかの実施形態に従う、フィールドアシストされた書込みが適用されるメモリモジュールの一部の機能図である。
【図４Ａ】図４からのセルの上面図である。
【図５】図４におけるさまざまなセルへ印加されるそれぞれの電流を示す図である。
【図６】フィールドアシストされた書込みが適用され得る代替的な態様を示す機能図である。
【図７】フィールドアシストされた書込みが適用され得るさらに他の態様を示す機能図である。
【図８】「フィールドアシストされたデータ書込み」ルーチンのためのフローチャートである。
【発明を実施するための形態】
【０００５】
詳細な説明
本開示は、限定はされないが、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）セルのような磁気メモリセルへデータが書込まれ得る手法の改善を記載する。
【０００６】
ソリッドステート磁気メモリセルのアレイは、データビットの不揮発性記憶を提供するために用いられ得る。いくつかの磁気メモリセル構成は、磁気トンネリング接合（ＭＴＪ）のような、プログラム可能な抵抗素子を含む。ＭＴＪは、選択された方向に固定された磁化方向を有する固定基準層を含む。自由層は、トンネリングバリヤによって基準層から分離され、自由層は選択的に可変な磁化方向を有する。固定層に対する自由層の方向は、セルの全体的な電気抵抗を確立し、それは読出検出動作中に検出され得る。
【０００７】
磁気メモリセルは、小型の半導体アレイ環境においてデータを効果的に記憶するために見出されたが、そのようなセルの１つの課題は、異なるプログラム状態を生成するために必要とされる電力である。たとえば、ＳＴＲＡＭセルは、スピントルクを用いて自由層の磁化方向を変化させるようにしばしば構成され、それによって、ＭＴＪに十分な電流密度レベルで書込電流を印加することを要求する。これは、次に、そのような大きな電流密度を提供するために、各セルに対して相対的に大きなスイッチングデバイス（たとえば、ｎＭＯＳＦＥＴ）を要求する。
【０００８】
各セルにおいて自由層を切換えるために必要とされる電流密度を低減することは、一般的に、記憶装置の全体的な電力消費を低減する傾向があり、それは発熱を低減し、さらにバッテリで動作する用途においてはバッテリ寿命を延長することができる。より低いスイッチング電流密度は、また、個別のメモリセルにおいてより小さいスイッチングデバイスの使用を可能にし、それによって、より高密度に充填された、より高いデータ容量のアレイを促進する。
【０００９】
したがって、本開示は、概して、プログラム電流密度を低減するための、磁気メモリセルへのデータのフィールドアシスト書込みに向けられる。以下に説明されるように、書込電流は、アレイ内の選択されたメモリセルへ印加されて、選択されたプログラム状態を生じさせる。フィールドアシスト電流が、アレイの少なくとも１つの近隣セルに同時に印加される。フィールドアシスト電流は、近隣のセルのプログラム状態に影響を与えるのに十分な大きさではないが、選択されたセルにおけるプログラミング動作を助けるアンペア場（Ampere field）を確立するには十分な大きさである。このようなフィールドアシスト電流の使用が、アレイの全体的な電力消費レベルを低減し、より高速で低電流のスイッチング動作を提供することが予期される。
【００１０】
図１は、本発明のさまざまな実施形態に従って構築されかつ動作されるデータ記憶装置１００の単純化されたブロック図を示す。装置は、携帯電子ホスト機器と関連し得るメモリカードを構成し、装置についてのデータ記憶を提供することが予期される。しかしながら、主張する課題はそれには限定されないことが理解されるであろう。
【００１１】
装置１００は、コントローラ１０２およびメモリモジュール１０４を含むように示される。コントローラ１０２は、（個別に図示されない）ホストとのインターフェース動作を含む、装置の上位制御を提供する。コントローラ機能は、ハードウェアまたはプログラム可能なプロセッサによって実現され、あるいはメモリモジュール１０４に直接含まれ得る。他のフィーチャも、同様に装置１００に含まれ得、それは、限定されないがＩ／Ｏバッファ、ＥＣＣ回路、および局部コントローラキャッシュを含む。
【００１２】
メモリモジュール１０４は、図２に一般的に示されるような不揮発性メモリセル１０６のソリッドステートアレイを含む。各セル１０６は、抵抗検知メモリ素子１０８およびスイッチングデバイス１１０を含む。メモリ素子１０８は、図２において可変抵抗として表され、素子はセルへのプログラミング入力に応答する異なる電気抵抗を確立する。スイッチングデバイス１１０は、読出動作および書込動作の間に、個々のセルへの選択的アクセスを容易にする。
【００１３】
いくつかの実施形態においては、メモリセル１０６はスピントルクトランスファメモリ（ＳＴＲＡＭ）セルとして特徴付けられる。メモリ素子１０８は、磁気トンネリング接合（ＭＴＪ）として特徴付けられ、スイッチングデバイス１１０は、ｎＭＯＳＦＥＴ（ｎチャンネル金属酸化電界効果トランジスタ）として特徴付けられる。他のセル構成が容易に用いられ得ることが理解されるであろう。
【００１４】
セル１０６へのアクセスは、ビットライン（ＢＬ）１１２、ソースライン（ＳＬ）１１４、およびワードライン（ＷＬ）１１６を含む、さまざまな制御ラインを通して実行される。選択されたワードライン１１６に沿ったセル１０６のすべては、読出動作および書込動作の間に現在アクセスされているメモリのページを形成する。アレイは、行および列に配列された、任意の数のＮ×Ｍのメモリセルを含み得る。２つの制御ラインが直接各セルに結合される交点アレイを用いることができる。
【００１５】
図２に表されるさまざまなビットライン１１２、ソースライン１１４、および制御ライン１１６は、アレイにわたって直交して伸延し、必要に応じて、互いに平行または垂直であり得る。適当なドライバ回路（図示せず）がさまざまな制御ラインに結合されて、選択された読出電流および書込電流を個々のセル１０６に流す。
【００１６】
図３は、いくつかの実施形態に従う、図２からの選択されたメモリセル１０６の縦型積層表現を提供する。ＭＴＪ１１８は、導電性の上部電極１２２および下部電極１２０（それぞれ、ＴＥおよびＢＥ）によって分離される。ＭＴＪ１１８は、選択された方向の固定磁化方向を有する基準層（ＲＬ）１２４を含む。基準層１２４は、永久磁石のような隣接ピニング層によって確立される固定磁化方向を有する反強磁性固定層のような、多くの形態をとり得る。合成反強磁性（ＳＡＦ）構造が、代替的に用いられてもよい。トンネリングバリヤ層１２６は、しばしば記憶層とも称される軟強磁性自由層１２８から、基準層を分離する。
【００１７】
自由層１２８は、素子１０８への書込電流の印加に応答して確立される、選択的にプログラム可能な磁化方向を有する。自由層１２８のプログラムされた磁化方向は、基準層１２４の方向と同じ方向（平行）であるかもしれないし、または、基準層１２６の方向と対向する方向（逆平行）であるかもしれない。平行方向は、メモリセルを通してより低い抵抗ＲLを与え、逆平行方向は、セルを通してより高い抵抗ＲHを与える。複数の自由層および／または基準層を有する積層構造を含む他のＭＴＪ構成を容易に用いることができることが、当業者には理解されるであろう。
【００１８】
１０６のようなメモリセルは、他のプログラム状態と比較して、いくつかのプログラム状態へ切換えるためにより大きなドライバ動作が必要とされ得る点において、非対称書込特性を有し得る。図３は、矢印１３０によってＭＴＪ１１８についての困難プログラミング方向を特定し、矢印１３２によってＭＴＪについての容易プログラミング方向を特定する。困難方向１３０は、ＭＴＪ１１８を平行状態から逆平行状態へ切換えるための、ＳＬ１１４からＢＬ１１２への電流の流れの方向に対応する。容易方向１３２は、ＭＴＪ１１８を逆平行状態から平行状態へ切換えるための、ＢＬ１１２からＳＬ１１４への電流の流れの方向に対応する。
【００１９】
（困難方向への）逆平行スイッチングをもたらす電流密度は、ときどき、（容易方向への）平行スイッチングをもたらすために必要とされる電流密度よりも、十分に大きくなり得る。困難方向１３０への電流の流れはＳＬからＢＬであるように示され、容易方向１３２における電流の流れはＢＬからＳＬであるように示されるが、これらの電流の印加中の電子の流れの実際の方向は、反対の方向であることが想起されるであろう。したがって、困難方向へのプログラミングは、電子をＢＬから自由層へ向け、容易方向へのプログラミングは、電子をＳＬから基準層を通して自由層へ通過させる。
【００２０】
メモリセル１０６内のＭＴＪ１１８およびスイッチングデバイス１１０の相対的順序も、非対称書込特性に寄与する。困難プログラム方向１３０において、書込電流は、ＭＴＪ１１８に到達する前に、ＭＯＳＦＥＴ１１０のドレイン−ソースチャンネルを通過することに気付くであろう。ＭＴＪ１１８に与えられる電圧は、したがって、実質的に、ＷＬの電圧（たとえば、ＶDD）からトランジスタのゲート−ソース電圧ＶGSを引いたものである。それに対して、容易プログラム方向１３２においては、書込電流はトランジスタ１１０より前にＭＴＪ１１８を通過し、ＭＴＪ１１８に与えられる電圧は、実質的にＢＬ１１２の電圧（たとえば、ＶDD）になる。トランジスタ１１０は、通常、トランジスタの飽和または損傷を誘導することなく、自由層を切換えるために必要とされる電流の最大振幅に適合するようなサイズにされる。
【００２１】
これらのスイッチング電流密度は十分であり得るので、本発明のさまざまな実施形態は、各セル１０６についての困難方向および容易方向の双方における、プログラミング電流の振幅および持続時間を低減するような方法で、装置１００を動作させる。図４は、ｘ−ｙ軸に沿った行および列に配列された多くのメモリセル１０６の一般化表現である。セル１０６のプログラム状態は、個々のセルにｚ方向の電流を印加することによって書込まれ得る。図中のメモリセルおよび他の素子のさまざまな記載は、単なる一般化表現にすぎず、そのため、他のフォームファクタ、形状、サイズ、空間などが用意に活用され得ることが理解されるであろう。
【００２２】
図４における３つのすぐ横に隣接するセル１０６が、セルＡ、セルＢおよびセルＣとして示される。いくつかの実施形態においては、平行状態のような選択された状態へのセルＢの書込みは、セルＢへの適当な書込み電流を印加することによって実行される。同時に、フィールドアシスト電流が、関連する行（または列）に沿ったセルＢの対向する方向にある隣接セルＡおよびＣの各々に印加される。セルＢに印加された書込電流は、矢印１３４で示され、実質的にＹ軸に沿っている磁場Ｈを生成する。少なくともいくつかの実施形態においては、書込電流密度はセルＢの自由層の磁化状態を所望の状態に歳差させるには不十分な大きさである。
【００２３】
しかしながら、セルＡおよびＣに印加されるフィールドアシスト電流が、それらを通して対向する方向に印加され、フィールドアシスト電流は反対の回転方向を有するアンペア場（Ampere field）１３６，１３８をそれぞれ確立する。磁場１３６，１３８は、まさにセルＢに隣接して同じ共通の方向に通過するので、書込電流へのこれらの磁場の正味の追加は、セルＢを所望の状態へ切換えるのに十分である。セルＡおよびＣに印加されるフィールドアシスト電流は、セルＢに印加される書込電流よりも大きさが小さく、フィールドアシスト電流はセルＡおよびＣの既存のプログラム状態を切換えるのには不十分な大きさであることに注意すべきである。
【００２４】
経験的な解析を通して、約１００ナノメータｎｍのサイズ（直径または断面長さ）を有するいくつかのタイプの磁気メモリセルは、１平方センチあたり約１０7アンペア（Ａ／ｃｍ2）の電流密度の印加に応答する、約３０エルステッドＯｅのオーダのエネルギレベルで、メモリセルの境界においてアンペア場を生成し得ることが見出された。約５００ｎｍはなれて位置するまさに隣接するメモリセル上のアンペア場の強さは、約３Ｏｅのオーダのレベルまで低減され得る。
【００２５】
このような２つの磁場が、図４におけるセルＡ，Ｂ，Ｃを有するような中央配置されたセルの対向する側に生成されると、セルＢを通る結合された追加の磁場は、約６Ｏｅのオーダであり得る。これは、中間セルＢを切換えるために必要とされる全体の磁場強度の主要部分を構成する。より近接したセルの配置は、他のすべてのファクタが等しければ、中間セルによって経験される磁場強度は増加する傾向にあることが理解されるであろう。
【００２６】
図４Ａは、図４からのセルＡ，Ｂ，Ｃの、一般化された上面図であり、印加される対向磁場１３６，１３８およびそれらから生成される結合された追加磁場１３４Ａを示す。磁場１３４Ａは、図４における磁場１３４へ加えられる。
【００２７】
図５は、図４からのセルＡ，Ｂ，Ｃが横並びになった図である。中間セルＢに印加される書込み電流が、矢印１４０で示され、書込ドライバ回路（ドライバＢ）１４２によって供給される。書込電流は、セルＢを通って、電気的接地のような基準ライン１４４へと流れる。第１のフィールドアシスト電流１４６は、隣接セルＡを通って、書込ドライバ回路（ドライバＡ）１４８から接地１４４へ流れ、第２のフィールドアシスト電流１５０は、隣接セルＣを通って、書込ドライバ回路（ドライバＣ）１５２から接地１４４へ流れる。さまざまな電流１４０，１４６，１５０のそれぞれの方向および大きさは、所与の用途の要件に応じて変化し得る。このような手法によるそれぞれの電流の印加によって、近隣のアンペア場の合計は書込電流と結合されて、中間セルを所望の状態へ歳差させる。
【００２８】
図６は、さらなる実施形態に従うメモリモジュール１０４の動作を示す。図４において前述したように、図６は、メモリセルの行および列を提供し、メモリセルの選択された隣接セルは、セルＡ，Ｂ，Ｃ，Ｄ，Ｅで示される。書込電流がセルＢに印加されて、セルＢの自由層の磁化を、逆平行状態のような選択された状態へ設定する。矢印１６０は、この書込動作の間に生成されるＨ場を示し、磁場１６０は、ｙ軸から約４５°離れたｘ−ｙ平面に沿って回転する。
【００２９】
セルＢの磁化はそれぞれのセルＡ，Ｃ，Ｄ，Ｅへのフィールドアシスト電流の印加によってアシストされる。これらの電流は適切な方向で印加されて、関連した回転磁気アシスト場１６２，１６４，１６６，１６８を確立する。これらそれぞれの書込電流およびフィールドアシスト電流は。図を単純化するために図６には示されていないが、これらの電流の、ｚ方向のそれぞれの向きは、図５の検討から決定され得る。近隣のセルＡ，Ｃ，Ｄ，Ｅからのアシスト場は、合計されてセルＢの自由層に作用して、所望の歳差運動の方向に実質的に向けられる正味磁場を提供する。したがって、これらのアシスト電流は、セルＢを所望の状態に切換えるために必要とされるスピントルク（書込）電流の電流密度を低減する傾向にある。非対称パターンを形成するセル（たとえば、プログラムされるべきセルの１つの側の３つのセル）を含む任意の数の隣接セルに、フィールドアシスト電流が供給され得ることが理解されるであろう。
【００３０】
この点において、スピン電流の大きさを低減することは、より小さな（より低い電流容量の）スイッチングデバイス１１０の使用を可能とし、それによって、メモリ装置の全体の電力消費の低減をもたらし得る。本明細書で開示されたように隣接セルを用いてアシスト場を生成することは、スイッチング動作を助ける構造を生成する導体または他の磁場の形成におけるように、アレイへのさらなる金属化を追加する必要性を排除する。全体の回路設計に対する少量の複雑性の追加が、ドライバ回路（たとえば、図５参照）が、各セルについてのさまざまな読出動作、書込動作およびフィールドアシスト動作のための可変量電流の出力ができることを可能とするために必要とされ得る。
【００３１】
それぞれのフィールドアシスト電流の大きさは、製造または後続の現場での使用の間の経験的な解析に基づいて、適切なレベルに適合的に調整され得ることが予期される。いくつかの実施形態においては、どの近接セルが同時に書込まれているかに応じて、異なる大きさのフィールドアシスト電流が、同じ方向（たとえば、容易方向または困難方向）で同じセルに印加され得る。書込アシスト電流を受ける所与のセルの既存のプログラム状態も、そのセルに印加されるアシスト電流の量に影響を与え得る。電流の方向（たとえば、容易方向または困難方向）も、アシスト電流の大きさの調整をもたらし得、たとえば、容易方向と比べて困難方向に印加される場合に、所与のセルは、より大きな電流振幅を受容して、近隣のセルに与えられた磁場強度を生成する。
【００３２】
ここまで議論された実施形態は、プログラムされるまさに隣接したセル（たとえば、プログラムされるセルＢに対するセルＡ，Ｃ，Ｄ，Ｅ）である近隣セルへのフィールドアシスト電流の印加を利用したが、そのようには必ずしも限定されない。フィールドアシスト電流は、プログラムされるセルにまさに隣接していない近隣のセルに、追加的にまたは代替的に供給されてもよい。
【００３３】
例示として、図７は、さらなる実施形態に従って動作するメモリモジュール１０４を示す。メモリセル１０６は、前のように、行および列に配列され、さまざまなセルが個々にセルＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇとして示される。セルＢが、困難方向の書込電流１７０の印加によって選択された状態にプログラムされる。この書込電流は、隣接セルＡ，Ｃ，Ｄ，Ｅに作用し得るアンペア場１７２を確立する。フィールドアシスト電流が、上述のように、これらの隣接セルに印加され得る。セルＢの最終的な望ましい磁化方向は示されていないが、それは図４または図６に示される。
【００３４】
隣接セルＦおよびＧは、それぞれ、フィールドアシスト電流１７４，１７６を受け、それは対応するアンペア場１７８，１８０を生成する。これらのアンペア場１７４，１７６は、書込電流１７０によってセルＢ内に生成されるアンペア場１７２に対して、反対の回転方向であり。したがって、磁場１７８は、概して、セルＣについての磁場１７２の効果を相殺するように動作し、磁場１８０は、セルＥについての磁場１７２の効果を相殺するように動作する。
【００３５】
したがって、セルＢからの周辺磁場が隣接セルの磁化をうっかり切換えるリスクを冒すことなく、適当な書込電流がセルＢに供給されることを可能とすることによって、フィールドアシスト電流１７４，１７６の印加は、セルＢについてのプログラミング動作を助ける。このような、追加電流がセルＡ，Ｃ，Ｄ，Ｅに印加されるか否かという手法によって、これらのセルが不所望の状態に歳差される確率が低減される。隣接セル（たとえば、セルＣ）に印加されるフィールドアシスト電流の方向が、現在プログラムされている状態とは反対の方向である場合に、フィールドアシスト電流１７４，１７６の印加が特に有効である。
【００３６】
図７には具体的に示されていないが、セルＢに対して反対側のセルＡおよびＤについてのセル（図示せず）、ならびにアレイ内の任意の他の適当なセルを含むアレイ内の他の隣接セルにも、フィールドアシスト電流が印加され得ることが理解されるであろう。
【００３７】
図８は、「フィールドアシストされたデータ書込み」ルーチン２００のためのフローチャートを提供し、本発明のさまざまな実施形態に従って実行されるステップを一般的に例示する。アレイ１０４に書込まれるべきデータがステップ２０２にて受信され、装置１００は、受信データを記憶するために、それぞれの状態にプログラムされるべきさまざまなセルを特定する。各選択されたセルについて、適当な書込電流Ｉ１がステップ２０４にて印加され、所望の状態へのセルのプログラミングを開始する。いくつかの実施形態においては、書込電流Ｉ１は、選択されたセルの自由層を所望の磁化へ歳差させるのに十分な密度を有しておらず、たとえば、その密度は、必要な密度のたとえば８０％そこそこしかないかもしれない。
【００３８】
ステップ２０６にて、少なくとも１つのフィードアシスト電流Ｉ２の流れが、書込電流Ｉ１の連続した印加中に同時に開始される。フィールドアシスト電流Ｉ２が、隣接する近隣セル（たとえば、図７におけるセルＡ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ）に印加される。多くの実施形態においては、個別のフィールドアシスト電流が、複数の隣接する近隣セルに印加される。ステップ２０４において、選択されたセルのプログラミングを促進するように、これらフィールドアシスト電流Ｉ２の各々の大きさおよび方向が選択される。
【００３９】
いくつかの実施形態においては、ステップ２０８に示されるように、アシスト電流Ｉ２が図６におけるセルＡ、Ｃ、Ｄ、またはＥのような、まさに隣接するセルに印加される。このように、アシスト電流は、選択されたセルについて、所望の状態へのそのセルの歳差を助けるように作用するアンペア場を生成する。
【００４０】
代替的に、アシスト電流Ｉ２は、それに代えて、ステップ２１０によって示されるように、少なくとも１つの介在セルによってステップ２０４の選択されたセルから隔てられた近隣の隣接セルに（たとえば、セルＣおよびＥによってそれぞれセルＢから隔てられたセルＦおよびＧ）印加することもできる。この後者の場合においては、アシスト電流は、介在セルを安定化することを助ける磁場を確立する。
【００４１】
必要に応じて、ステップ２１０において、読出し検証動作がセルに対して実行され、セルが所望の状態を達成しているか否かを判定する。しかしながら、本明細書で適用されたさまざまな技術は、選択されたセルが所望の最終状態へ磁気的に歳差される確率を強化するように作用し、通常動作中におけるそのような読出し検証動作を不必要とする。
【００４２】
図１に示されるコントローラ１０２のような適当な制御回路に応答して、さまざまな書込電流およびフィールドアシスト電流が、個別のセルに印加される。代替的にあるいは追加的に、制御回路は、メモリモジュールの一部を形成するとともに、図５に示されたタイプのさまざまな電流ドライバおよび／または電圧ドライバを含み得る。
【００４３】
本明細書において上記で提示されたさまざまな実施形態が、磁気メモリセルへのデータの書込みにおいて多くの利益を提供することがさらに理解されるであろう。本明細書に記載された、フィールドアシストされた磁化歳差書込みの使用は、メモリセルが１回の書込試行で所望の書込状態を達成する確率を大幅に改善する。アンペア場は、必要とされる書込電流パルスの持続時間および振幅を低減することができ、それによって、より低い全体的な電力消費要件を有する高速データアクセスを、少なくとも潜在的に提供する。より小さいスイッチングデバイス、および／または、より高いデータ面積密度も、これらの技術を通して達成され得る。
【００４４】
本明細書に開示されたさまざまな実施形態は、１回書込型メモリまたは多数回書込メモリにおける使用に適している。ＳＴＲＡＭメモリセルが例示的な実施形態として用いられたが、ソリッドステートメモリおよび回転磁気メモリの他のタイプを含む、他の多くの異なるタイプの磁気素子構造が上記の技術に含まれるので、本開示はそれに限定されない。
【００４５】
添付の特許請求の範囲について、メモリセルの磁化状態の歳差運動の開始への言及は、必ずしもその磁化状態の実際の変化を必要とはしないが、その代わりに、そのプロセスの開始に言及している。
【００４６】
たとえ、本発明のさまざまな実施形態の多くの特徴および利点が、本発明のさまざまな実施形態の構造および機能の詳細とともに上記の説明に記載されたとしても、この詳細な説明はほんの例示的なものに過ぎず、詳細において、特に本発明の原理の範囲内で部品の構造および配列の点において、添付の特許請求の範囲に表現された語句の広く一般的な意味によって示される全範囲までの変更がなされても良いことが理解されるべきである。
【符号の説明】
【００４７】
１００  データ記憶装置、１０２  コントローラ、１０４  メモリモジュール、１０６  メモリセル、１０８  メモリ素子、１１０  スイッチングデバイス、１１２  ビットライン、１１４  ソースライン、１１６  ワードライン、１２０，１２２  電極、１２４  基準層、１２６  トンネリングバリヤ層、１２８  自由層。
【図１】
0005247872.tif 000002
【図２】
0005247872.tif 000003
【図３】
0005247872.tif 000004
【図４】
0005247872.tif 000005
【図４Ａ】
0005247872.tif 000006
【図５】
0005247872.tif 000007
【図６】
0005247872.tif 000008
【図７】
0005247872.tif 000009
【図８】
0005247872.tif 000010