(57)【特許請求の範囲】
【請求項１】
少なくとも１つのボンディング・パッド（１２）と当該チップの回路を含む活性層（１１）とを第１の側（１４）に有し、該少なくとも１つのボンディング・パッドが該活性層と電気的コンタクトを形成するウェハ（１）から集積回路を作製する方法であって、
１．ウェハ（１）の該第１の側（１４）に透明なカバー（２０）を固定する工程と、
２．該第１の側（１４）の反対の側である第２の側（２２）でウェハ（１）を薄肉化する工程と、
３．ウェハ（１）の該第２の側（２２）から該第１の側（１４）の表面に対して実質的に直角に延びる少なくとも１つの開口部（３０）をウェハ（１）内に導入する工程と、
４．該開口部の壁に電気的絶縁層（３２）を形成する工程と、
５．ウェハ（１）の該第２の側（２２）に少なくとも１つのコンタクト面（２５）を取り付ける工程と、
６．その後、該開口部に、該少なくとも１つのボンディング・パッド（１２）と該少なくとも１つのコンタクト面（２５）とを結ぶ導電性経路を構成する導電体（３１）を形成する工程とを含むことを特徴とする方法。
【請求項２】
該ウェハに含まれるチップ（１、２、３）がダイシング・ソーを使用して分離されることを特徴とする請求項１に記載の方法。
【請求項３】
集積回路パッケージ配列であって、
第１の表面領域（１４）と第２の表面領域（２２）とを有する薄い基板と、
前記第１の表面領域に隣接して前記基板に形成された活性層（１１）と、
前記第１の表面領域上に形成され、前記活性層に電気的に接続された第１の電気的コンタクト（１２）と、
前記第１の表面領域と前記第２の表面領域との間で前記基板に形成されたテーパ形状の経路（３０）とを含み、前記テーパ形状の経路は、前記第１の表面領域に向かって円錐状に先細となっており、さらに、
前記第２の表面領域に隣接して形成された第２の電気的コンタクト（２５）と、
前記第１の電気的コンタクトと前記第２の電気的コンタクトとを前記テーパ形状の経路を介して電気的に接続する導電手段（３１）と、
前記第１の表面領域上の透明なカバー（２０）と、を含むことを特徴とする請求項１の方法により作製された集積回路パッケージ配列。
【請求項４】
前記活性層は、第１の表面領域にセンサもしくは光学的活性を有する部品を含むことを特徴とする請求項３に記載の集積回路パッケージ配列。
【請求項５】
第２の表面領域の上に被覆層（２７）を含むことを特徴とする請求項３に記載の集積回路パッケージ配列。
【請求項６】
部品間に絶縁材で充填された隔絶用トレンチ（３５）を有することを特徴とする請求項３に記載の集積回路パッケージ配列。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１の特徴によると基板材料に集積化される少なくとも１つの部品のための電気的コンタクト接続を作り出す方法に関し、特許請求項２９の特徴によると少なくとも１つの部品をハウジング内に実装する方法に関し、特許請求項６４の特徴によると基板材料に集積化される少なくとも１つの部品を含むコンタクト接続を備えたデバイスに関し、特許請求項４０および６８によると三次元構造の集積回路を製造する方法および集積回路の配列に関する。
【背景技術】
【０００２】
半導体チップもしくはまだつながっている半導体ウェハ上の部品群もしくは集積回路群にハウジングおよび電気端子コンタクトを供給する知られている方法が存在する。チップもしくは集積回路の実装、および外部につながるハウジングのコンタクト部に対するチップのコンタクト領域の接続はその配列がまだウェハにつながっている間に為され、このタイプの実装方法は、概して、「ウェハ・レベルのパッケージ方法」として知られている。
【０００３】
いくつかのそのような方法が先行技術で見出される。これらの方法は概して、問題が生じないケース、例えばメモリ・チップのケースのように、チップ上もしくは集積回路内のコンタクト領域への接続を直接作り出すことが可能であることを基本にしている。
【０００４】
しかしながら、これは、例えば集積化センサもしくは光学部品を備えたチップのケースのように、光学的に活性な表面が実装状態で清浄に残されていなければならないという事実を考慮していない。
【０００５】
この点で、ＷＯ  ９９／４０６２４号は、能動性部品の端子コンタクトを能動性の側から反対側のウェハもしくはチップ裏側へと導くことによって上記に概説した問題を克服することを試みている方法を開示している。その後、下方向に導かれた端子コンタクトでさらなるコンタクトが、知られている方式で為される可能性がある。さらに、同様の方法が「Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｉｎｇ：Ｂｅｎｅｆｉｔｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅｓ」、Ｃｌｅａｒｆｉｅｌｄ，Ｈ．Ｍ．；Ｙｏｕｎｇ，Ｊ．Ｌ．；Ｗｉｊｅｙｅｓｅｋｅｒａ，Ｓ．Ｄ．；Ｌｏｇａｎ，Ｅ．Ａ．；ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ａｄｖａｎｃｅｄ  Ｐａｃｋａｇｉｎｇ，Ｖｏｌ．２３，Ｎｏ．２，ｐｐ．２４７−２５１に述べられている。
【０００６】
上述の方法は、光学的に活性なウェハ前面にガラス・カバーがかけられた後にウェハ下側に沿ってトレンチが作られ、ウェハを個々のチップ領域に分割するという事実によって識別される。トレンチの形成の部分で、ウェハの能動性の側に位置し、各々のケースで２つのチップの移行領域にある端子コンタクトの場所は離れており、したがってトレンチ内で露出している。トレンチが設けられた後、ウェハもしくはチップを完全に収納するためにガラスの窓板がトレンチを覆って接着され、適切な方式で切断されることでウェハ内のトレンチと端子コンタクトの場所が再び自由にアクセス可能となる。その後、形成されているトレンチ内にコンタクト軌道が蒸着され、その結果、端子コンタクトの場所とコンタクト形成することおよび収納されたチップの裏面にコンタクト場所を置くことが可能になると想定される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ  ９９／４０６２４号
【特許文献２】ＷＯ  ９８／５２２２５号
【特許文献３】ＤＥ  １９７４６６４１号
【特許文献４】米国特許第６，１７１，８８７号
【非特許文献】
【０００８】
【非特許文献１】「Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｉｎｇ：Ｂｅｎｅｆｉｔｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅｓ」、Ｃｌｅａｒｆｉｅｌｄ，Ｈ．Ｍ．；Ｙｏｕｎｇ，Ｊ．Ｌ．；Ｗｉｊｅｙｅｓｅｋｅｒａ，Ｓ．Ｄ．；Ｌｏｇａｎ，Ｅ．Ａ．；ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ａｄｖａｎｃｅｄ  Ｐａｃｋａｇｉｎｇ，Ｖｏｌ．２３，Ｎｏ．２，ｐｐ．２４７−２５１
【非特許文献２】「Ｆｕｔｕｒｅ  Ｓｙｓｔｅｍｓ−ｏｎ−Ｓｉｌｉｃｏｎ  ＬＳＩ  Ｃｈｉｐｓ」、Ｋｏｙａｎａｇｉ，Ｍ；Ｋｕｒｉｎｏ，Ｈ；Ｌｅｅ，Ｋ．Ｗ．；Ｓａｋｕｍａ，Ｋ，ＩＥＥＥ  Ｍｉｃｒｏ，Ｊｕｌｙ−Ａｕｇｕｓｔ  １９９８，ｐｐ．１７−２２
【発明の開示】
【発明が解決しようとする課題】
【０００９】
提案された方法は、チップもしくはウェハの能動性の前面から受動性の裏面への端子コンタクトで為されるスルー・コンタクトにつながるけれども、いくつかの重大な短所がこの方法に生じ、それにより、主張された方法を使用して作製されたチップは不釣合いなほどに高価である。これはとりわけ、知られている方法で形成されるべきトレンチがウェハの標準的な分割もしくはダイシングの間に普通に遭遇するよりも有意に広いという事実から結果的に生じる。結果としてこれは、チップ間もしくは集積回路間の距離が相対的に大きくなければならず、それによりウェハ上で数チップのためのスペースとなることを意味する。この理由だけに関するならば、知られている方法は半導体ウェハからの相対的に低いチップ収率しか供給しない。さらに、提案された製造方法はまた相対的に低速である。一方ではこれは特に、トレンチが順々に削られなければならないことが理由であり、第２にこれは、トレンチの形成時にダイシング・ソーとして知られているものが相対的に低い進行速度でしか操作できないことが理由である。これらすべてを別にしても、使用しなければならないダイシング・ソーは極めて高価である。ＷＯ  ９９／４０６２４号に述べられた方法のさらなる大きな問題は、トレンチが削って開けられるとき、端子コンタクトが、それらを分割することによって露出することである。この方式で端子コンタクトを分割することは極めて高いレベルの寸法精度を必要とするが、その理由は、そうでなければコンタクトの少なくとも一部が破壊される可能性があるからである。しかしながら、たとえ端子コンタクトの正確な切断が達成されたとしても、この方式で露出している端子コンタクトとコンタクト接続を作り出すことは簡単ではない。この理由は特に、先行技術によるとコンタクトがトレンチの壁の上にコンタクト軌道を蒸着することによって形成されることであり、それはウェハ内で傾斜しているが均一であり、したがって蒸着方向に対して直角のターゲット蒸着だけが可能である。チップとスルー・コンタクトを形成するためのさらなる方法はやはり「Ｆｕｔｕｒｅ  Ｓｙｓｔｅｍｓ−ｏｎ−Ｓｉｌｉｃｏｎ  ＬＳＩ  Ｃｈｉｐｓ」、Ｋｏｙａｎａｇｉ，Ｍ；Ｋｕｒｉｎｏ，Ｈ；Ｌｅｅ，Ｋ．Ｗ．；Ｓａｋｕｍａ，Ｋ，ＩＥＥＥ  Ｍｉｃｒｏ，Ｊｕｌｙ−Ａｕｇｕｓｔ  １９９８，ｐｐ．１７−２２、ＷＯ  ９８／５２２２５号およびＤＥ  １９７４６６４１号に述べられている。しかしながら、これらの方法は光学チップのパッケージングにとって適切ではない。
【００１０】
この背景の観点で、本発明は先行技術の上述の短所を回避する目的を基本とし、それにより、特に光学チップのパッケージングの間に電気的コンタクト接続を供給するためのさらに安価でさらに単純な方法を本方式で提供する。
【課題を解決するための手段】
【００１１】
極めて驚異的なことに、特許請求項１の特徴による電気的コンタクト接続を作り出すための方法によってこの目的は達成される。
【００１２】
さらに、本発明はまた、特許請求項３１の特徴によって少なくとも１つの部品をハウジング内に実装するための方法を権利請求するものであり、その一方で独立請求項６６は特に本発明の方法のうちの１つを使用して作製されることが可能なデバイスを規定している。
【００１３】
利点となる改良点は、特に、それぞれ付随する従属請求項に見出される。
【００１４】
本発明は、好都合にも、基板材料に集積化される少なくとも１つの部品に関する電気的コンタクト接続を作り出すための方法を提案するものであり、その基板材料は第１の表面領域を有し、各々の部品について少なくとも１つの端子コンタクトが少なくとも部分的に第１の表面領域に配置され、それは特に第１の表面領域へのカバーの取り付け、および基板材料内で第１の表面領域に関して横断方向またはこの領域に対して実質的に直角の方向に走る少なくとも１つのコンタクト経路によって識別され、この方法の中で、供給される第２の表面領域に少なくとも１つのコンタクト場所を形成するために、それぞれのコンタクト経路の上で、コンタクト場所から少なくとも１つの端子コンタクトへの少なくとも１つの電気的コンタクト接続が作り出される。
【００１５】
極めて都合のよいことに、コンタクト場所が端子コンタクト［ｓｉｃ］の上でそれに対して作られ、それによって端子コンタクトに電気的に接続されたコンタクト場所が、能動性表面から遠隔にある基板材料のその側で作られ得ることはこの方式で可能となり、基板材料に沿って走るトレンチおよび部品の周りにつながる先行技術による横方向コンタクトの両方を省くことが可能となる。
【００１６】
本方法の有利な改良点によると、部品群が集積化される基板材料は部品の配置に基づいて規定されるべきチップ領域に分割される。本発明によると、コンタクト接続を供給されるコンタクト経路は様々な方式で基板材料に導入されることが可能である。第１として、実質的に端子コンタクトに隣接して基板材料内に導入するような方式でコンタクト経路を基板材料内に導入する方策がある。しかしながら、第２として、特に第２の表面領域から出発して端子コンタクトに実質的に直に隣接するような方式で基板材料内に導入されるコンタクト経路を本発明は提供する。後者の変形例は特に、端子コンタクトを第１の表面領域に中継することを必要としない利点を提供する。この文脈で、中継は、端子コンタクトとコンタクト経路の間の電気的接続を作り出すコンタクト軌道が第１の表面領域上で作製されることを意味する。端子コンタクトの直後にコンタクト経路を導入することは、特に基板材料に集積化された部品の能動領域の一部が、例えば端子コンタクトの下に位置している場合に有利である可能性がある。
【００１７】
本発明のさらなる有利な実施形態によると、コンタクト経路もしくは少なくともその一部は、その次の処理工程の中で基板材料が様々なチップ領域に切断される場所で基板材料内に導入される。本発明によると複数の電気的コンタクト接続を作り出すためにコンタクト経路を使用することが可能であるので、したがって単純な方式で、例えば様々なチップ領域上で、あるいは様々な部品に関して個々のコンタクト経路を介して複数の端子コンタクトに対するコンタクト接続を構成することが可能である。
【００１８】
本発明によると、極めて都合のよいことに、多様な方式でコンタクト経路を作製することが可能である。例を挙げると、本発明の一実施形態によるとコンタクト経路は基板材料をドープすることによって供給される。このケースでは、周期律系の第ＩＩＩ主族および第Ｖ主族から化学元素を使用することが好ましく、コンタクト経路の作製のためのドープ方法として基板材料の中へイオン・インプランテーションまたは熱拡散が使用されることが好ましい。
【００１９】
本発明のさらなる好ましい実施形態によると、コンタクト経路の作製には、特に、開口部の調製が含まれる。開口は特に、それらを通って単に１つのコンタクト接続を設置することが可能となるのではなく、もちろん開口部のサイズによって決まるが、複数のコンタクト軌道を開口部内に設置することが可能であるという利点を有する。開口部またはコンタクト経路が、作製時に基板材料に関して横方向で特に電気的に絶縁されることが好都合であるが、概してコンタクト経路の作製の間もやはりそうである。
【００２０】
本発明の背景では、コンタクト経路または開口部を作製するのに極めて広範囲の方法が都合よく使用されることが可能である。例えば、半導体材料もしくは基板材料を通ってつながるコンタクトのための経路はドライ・エッチング法および／またはウェット・エッチング法のいずれかの補助で作製されることが好ましい。
【００２１】
本発明によると、ドライ・エッチング法は、概して、処理される表面のフォトリソグラフィによるパターニング、および異方性ドライ・エッチングを含む。ＳＦ６ラジカルに基づく「ＡＳＥ（Ａｄｖａｎｃｅｄ  Ｓｉｌｉｃｏｎ  Ｅｔｃｈｉｎｇ）法」または「ボッシュ法」が使用されることが好ましい。適切なウェット・エッチング法はＫＯＨ溶液によるエッチングである。後者の方法は特にコスト面の利点を有する。
【００２２】
述べてきたように、本発明の背景の中では、基板材料もしくはウェハの一方の表面領域から他方の表面領域へのスルー・コンタクト係合を形成するためのコンタクト経路を基板材料もしくはチップもしくはウェハ内の様々な場所に配置することは可能である。したがって本発明によると、電気的コンタクト接続もしくはコンタクト接続を形成するために、表面領域に置かれている端子コンタクトは付随するコンタクト経路へと中継されることが必要になる可能性がある。このケースでは、中継は標準的なフォトリソグラフィによるパターニングとそれに対応するエッチングおよび導電性材料の蒸着によって達成されることが可能である。本発明によると、都合のよいことに極めて広範囲の知られている蒸着またはコーティング方法を使用することが可能である。これらの範例は、好ましくはアルミニウム、銅またはニッケルのスパッタリング、ＣＶＤおよび／またはＰＶＤ蒸着および／または非電気的蒸着である。
【００２３】
もしも本発明によるコンタクト経路が、例えば開口部によって作製されるならば、第１の表面領域から第２の表面領域へのコンタクト接続を本方式で形成するために、例えばアルミニウムおよび／または銅および／またはニッケルおよび／または同様の金属といった導電性材料で上述の方法を使用してこれらの開口部が充填される可能性もやはりある。同時に、コンタクト経路の作製の結果として第２の表面領域内にコンタクト場所が形成され、特定の外部、すなわち外方向に向いたコンタクト接続を形成するためにコンタクト場所に少なくとも１つのハンダ・ビードを加えることが可能である。結果として、プリント回路基板について単純な方式で、例えば端子コンタクトを作製することが可能である。
【００２４】
前記プリント回路基板の接続場所等に応じて、第２の表面領域上に形成されたコンタクト場所の中継を供給することもやはり都合のよいことに可能である。
【００２５】
特に、唯一のコンタクト経路を通って複数の導電体軌道が置かれる場合、本発明による方法は、コンタクト経路または導電体軌道を設けられている開口部の残りの部分を、複数コンタクトを互いから絶縁するための絶縁材で充填する可能性を提供する。この方式で充填された開口部がその後にウェハ分割の一部として個々のチップに分割されるならば、個々のチップの横方向の絶縁を確実化することは既にこの方式で可能である。
【００２６】
本発明による方法に対する有利な改良点では、ガラスまたはそれに匹敵するプラスティックの形でカバーが供給されることが好ましい。特に光学活性部品がカバーをかけられるならば、ガラスまたはプラスティックが推奨される。本発明の一実施形態によると、カバーと第１および／または第２の表面領域の間の接続は接着促進剤の補助で為される。しかしながら、例えばガラス−プラスティック複合材料または層状材料を含むカバーで特定の機械的もしくは光学的特性が達成されることもやはり可能である。
【００２７】
本発明によると、表面領域という用語は基板材料の実質的に平板状の表面もしくは領域を意味するものとして理解されるべきであり、それは、基板材料の半導体材料上に配置されるか、あるいはこの材料から外に突き出る可能性があり、かつとりわけ基板もしくは基板材料の半導体材料に接する１つのパッシベーション層の上に少なくとも一部があることも可能な端子コンタクトを含む。
【００２８】
使用される接着促進剤はエポキシ樹脂および／またはワックスおよび／またはゾル・ゲルであることが可能であると好都合である。ワックスの使用は、特に、本方式で形成される接続が基板材料の破壊を伴わずに再度外されることが可能になるという利点を提供する。ガラスでできていることが好ましいカバーと基板材料の間の、ゾル・ゲルを主原料とした接続の形成は特に好都合であることが判明したが、その理由はゲルが比較的高い透明度を有し、その上さらに、特にガラスと高度に温度安定性のある接続を形成するからである。ゾル・ゲル自体はガラス質、すなわちそれ自体ガラスであると言えるので、特にガラスとの関係でそれは特に優れた整合または移行特性を有する。
【００２９】
この背景で都合のよい本発明のさらなる実施形態は、ボンディングとして知られている方法によって基板材料にカバーを連結するために接着促進剤を入れ替えることにある。陽極ボンディングは好ましく都合よく適している。概して、ボンディングは基板材料の実質的に平板状の表面または平板状の表面領域を必要とする。したがって、ウェハ表面または基板材料の表面領域の上に先ず最初に蒸着される酸化層にとって基板材料もしくはウェハのトポグラフィの差異が大き過ぎる場合にそれは有利に推奨される。この目的のために使用されることが可能な方法の範例は「ＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）」および「ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）」法である。さらに、基板材料に対するカバーのボンディングの一部として、蒸着された酸化層は、ボンディングのための微視的平坦度と巨視的平坦度が与えられるような方式で化学的機械的研磨法の補助で平坦化される。
【００３０】
コンタクト経路が、供給されるべき第１の表面領域から出発して作製されるか第２の表面領域から出発して作製されるかに応じて、「カバーの取り付け」と「少なくとも１つのコンタクト経路の作製」の処理工程の順序は本発明に従って変化する。
【００３１】
本発明による方法の好都合な変形例では、コンタクト経路が基板材料内に導入される前に、先ず最初に基板材料の第１の表面領域にカバーが取り付けられ、能動性モジュールは第１の表面領域内に位置することが好ましい。カバーの取り付けは、基板材料内に位置する部品群が保護され、その配列が追加的な安定性を獲得するという利点を提供する。その後、基板材料もしくは半導体ウェハはその裏面で、例えば研削法によって機械的に薄肉化される可能性があるが、その機械的安定性を失うことはなく、それはカバーによって確実化される。その後、スルー・コンタクトの形成、すなわち薄肉化された基板材料内の少なくとも１つのコンタクト経路の作製が、ドーピング経路の作製に基づく上述の可能性のうちの１つまたは導電性材料を設けられた開口部の補助によって為される。特に上述した手順の中で、スルー・コンタクトが、第２の表面領域から直接出発して能動性の上側に置かれ、それぞれのコンタクト経路を経由して設けられていて、したがって言わば後方からくる端子コンタクトを備えて形成され得ることに留意すべきである。
【００３２】
本発明による、コンタクト経路またはコンタクト接続を形成するための方法のさらなる変形例は、カバーが取り付けられて基板材料もしくはウェハがその裏面で薄肉化される前であっても基板材料内に隠し経路を作製することができるという事実にあり、これらの隠し経路は前面もしくは第１の表面領域から出発する。これらの経路は概して第２の表面領域まで延びないので隠し経路という用語が選択された。もしも隠し経路が隠し開口部の形、すなわちその深さが初期的に基板材料の厚さよりも小さい開口部の形で形成されるならば、基板材料に関して開口を電気的に絶縁するための絶縁材は概して隠し開口の壁に加えられてコンタクト軌道上に置かれるかもしくは堆積させられ、および／または隠し開口はその後、導電性材料で充填される。これに引き続いて、ウェハもしくは基板材料の第１の表面領域にカバーが取り付けられる。特に、基板材料に関するカバーの安定化作用が原因で、基板材料の受動性の側から開始してかつ好ましくは機械的研削法の補助で基板材料を薄肉化することがここで可能になる。薄肉化は少なくとも隠し開口の領域に至るまで、この開口に導入された導電性の軌道もしくは導電性材料が露出するまで続けられ、それにより、スルー・コンタクトが基板材料もしくはウェハもしくはチップもしくは基板内に形成される。
【００３３】
最初は基板材料を通る全行程を貫通していないドーピング経路を基本としてコンタクト経路が作製される場合、相当する手順がやはり使用される。
【００３４】
既に導入部で記述したように、少なくとも１つの部品をハウジング内に実装するための方法もやはり本発明の範囲内にある。この方法では、先ず最初に少なくとも１つの半導体部品が、第２の表面領域の反対側にある第１の表面領域を有する基板材料内に作製もしくは設けられ、各々の集積回路について少なくとも１つの端子コンタクトが第１の表面領域内に少なくとも部分的に配置される。さらに、第１の表面領域上に第１のカバーを設けられ、少なくとも１つのコンタクト場所を有する基板材料が上記に提案した方法を使用して第２の表面領域内に作製され、その後、第２の表面領域に第２のカバーが取り付けられる。第２のカバーの補助で、半導体部品が外部からの損傷に対して保護されることが都合のよいことに可能となる。さらに、第２のカバーはまた、第１のカバーが例えばワックスを使用して第１の表面領域に取り付けられている場合、チップもしくは可能であれば薄肉化されたウェハの安定性を失わせることなく、さらなる処理工程のためにこの第１のカバーを再び取り外すことを可能にする。
【００３５】
本発明の主題事項の有利な改良点では、開口部は第２のカバー、特に第２の表面領域上に設置されている半導体部品の端子コンタクトが位置する場所に導入される。もちろん、実際の取り付け前であってもカバーを貫通する開口部がカバー層に導入されることは可能である。基板材料内の開口部と同様の方式で、カバー内の開口部もやはり、例えばアルミニウム、銅またはニッケルといった導電性材料で充填されることが可能であり、それにより、設置されている端子コンタクトと外部の間の接続がこの方式で形成される。
【００３６】
本発明によると、第２の表面領域上に設置されるコンタクト場所を、第２のカバーを通り抜ける開口部の位置にそれらが合致するような方式で配置することももちろん、適切な計測器によってやはり都合よく可能である。相当する方式で、カバーの開口部を通して設置されているコンタクト場所がさらにカバーの露出側上に設置されることが可能である。
【００３７】
さらに、本発明による方法のさらなる展開は、もしも基板材料もしくは半導体ウェハが複数の部品または集積回路を含む場合、複数部品または複数集積回路の間の隔絶用トレンチの形成に関する。これらのトレンチは様々なチップ領域上の個々の部品を電気的に分離もしくは隔絶するために使用されることが好ましい。この目的のために、形成されたトレンチはさらに絶縁材で充填される。あり得る絶縁材の範例はエポキシ樹脂またはＢＣＢ（ベンゾシクロブテン）である。処理の間で、隔絶用トレンチは、隔絶用トレンチの実質的に同軸の分布によってウェハが実質的に同じサイズの様々なチップ領域に分割されるような方式で半導体ウェハ上に配置される。この方式で、チップ上にある部品もまた横方向にシールされるか、または外部に関して絶縁されることが極めて好都合に可能となる。
【００３８】
以上の説明から既に明らかであるように、端子コンタクトの設置とハウジング内の部品の実装の両方が、本発明によって、まだウェハ・アセンブリの部分である間に為される。
【００３９】
さらに、特に多層構造から成る集積回路の製造にもやはり適している集積回路製造のための方法を提供することもまた本発明の範囲内である。この方法はまた、多層集積回路の製造または本発明によって製造された回路の適切な基台上への実装にもやはり特に適している。
【００４０】
多くのケースで、単独または他の回路部品もしくは他の回路と一体化した集積半導体回路は専用の半導体基板もしくは半導体ウェハに取り付けられ、電子部品を小型化するために使用される。電子部品または好ましくは少なくとも１つの電子回路構成を有するこのタイプの半導体基板はこれ以降の本文書では単純化のためにチップと称される。特にオプトエレクトロニクスおよびマイクロオプトエレクトロメカニカルシステム（「ＭＯＥＭＳ」）の分野では、このタイプの回路配列に関する数多くの可能な応用が存在する。例えば、このタイプの光学またはセンサ部品および非光学部品が相互の上部で積層化される可能性がある。特に、多数の可能性はＣＭＯＳとＣＣＤチップの組み合わせから結果的に生じる。
【００４１】
さらに、ＣＭＯＳ技術は概して論理素子およびプロセッサの用途に使用される。しかしながら、このタイプのＣＭＯＳチップでもって光学もしくはセンサ部品を作製することは困難である。光学的ＣＣＤチップをＣＭＯＳチップと連結することによって、例えば大規模集積メモリ回路を画像化ユニット内に都合よく集積化することが可能になる。ＣＣＤチップがデータ圧縮のためにプロセッサ・モジュールと組み合わされることもやはり可能であり、それにより、圧縮されたデータだけが、その後、電気製品のさらなる電子装置内で処理されるべきものとなる。
【００４２】
電子モジュールを付随する基台上に実装するための方法の範囲は、例えば米国特許第６，１７１，８８７号に述べられているような先行技術から知られている。これらの方法では、チップはその能動性の側を基台に対面させて実装される。米国特許第６，１７１，８８７号に開示されている方法では、ハンダ・ビードがチップのコンタクト面に加えられる。その後、チップのこの側は絶縁性の保護層で覆われ、その厚さはちょうどハンダ・ビードが完全に覆われるようにされる。保護層は、コンタクトが部分的に露出するまでさらなる工程で研削および研磨される。この方式で処理されたチップはその後、電極および保護膜の部分的溶融によって基台に連結され、電極が、関連する基台のコンタクト面とコンタクト形成する。この方法は、概して、オプトエレクトロニクス素子を備え、以下で、独立して取り扱われる性能のせいで電子モジュールとも称される積層部品を作製するために使用されることができないが、その理由は光学的もしくはセンサ活性を有する側が光学部品につながった基台もしくは素子で覆われているからである。
【００４３】
したがって本発明は、基板、少なくとも１つの端子コンタクト、およびチップの回路を含む第１の側の活性層を有するウェハが使用される集積回路を製造するための方法を提供する。本方法は次の工程、すなわち
１．ウェハの第１の側に透明のカバーを固定する工程、
２．活性層を含む側の反対側でウェハを薄肉化する工程、
３．ウェハの第２の側からウェハ内部へと、第１の側の表面に対して実質的に直角に延びる少なくとも１つの導電性経路を導入する工程を含み、第２の側が活性層を含む側の反対側であり、ウェハの回路の少なくとも１つの端子と導電性経路の間の電気的コンタクトを形成する工程を含む。
【００４４】
この方式で、本方法はさらに、各々が少なくとも１つの端子コンタクトおよびチップの回路を含む第１の側の活性層を有する少なくとも２つのチップを備えた多層構造から成る集積回路の製造に都合よく展開されることもやはり可能である。この目的のために、本方法は少なくとも２つのチップのうちの第１のそれの一方の側に固定されるカバーを供給する。チップの一方の側から他方へとコンタクトを形成するために、チップの表面またはチップの第１の側に対して実質的に直角の方向に延びる導電性経路が基板内部へと導入される。チップの他方の側ではコンタクト面が作製され、それが導電性経路に電気的に接続される。同様にして、第１のチップの回路の少なくとも１つの端子が第１の側の導電性経路に接続される。その後、第１のチップと少なくとも１つのさらなるチップは、第１のチップの導電性経路とそれに対応する他方のチップの少なくとも１つの端子表面の間で電気的コンタクトが形成されるような方式で互いに固定される。
【００４５】
「Ｐｒｏｃｅｓｓ  ｆｏｒ  ｍａｋｉｎｇ  ｃｏｎｔａｃｔ  ｗｉｔｈ  ａｎｄ  ｈｏｕｓｉｎｇ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ」というタイトルのドイツ特許出願に関すると、この出願の主題事項は本発明にここで組み入れられる。この参考資料は、特にウェハもしくはチップを貫く導電性経路の形成に当てはまる。
【００４６】
少なくとも１つの導電性経路は様々な方式で形成されることが可能である。本方法の一実施形態によると、この経路は開口を導入することによって形成され、その後、それは例えば金属または導電性エポキシといった導電性材料で充填される。
【００４７】
適切なドーピングによってこの経路を形成することもやはり可能である。例えばイオン・インプランテーションまたは熱拡散によってドーピングが実行されることが可能である。
【００４８】
本方法の有利な改良点によると、第１のチップは、活性層を含む第１の側の反対側である第２の側で薄肉化される。もしも初期的に基板の厚さ未満の深さを備えて開口が作製されるならば、隠し開口が形成される。同様に、或る環境下ではドーピングの浸透深さが基板の一方の側から他方の側へと延びる導電性経路を形成するのに不充分であることも可能である。改良点によると、少なくとも開口もしくはドーピングの領域内で基板の厚さは薄肉化工程によって開口の深さもしくはドーピング原子の浸透深さ未満にされ、それにより、基板を貫いてスルー・コンタクトが形成される。このケースでは、開口はエッチングによって作製され、したがって基板内にエッチング孔を形成することが好ましい。
【００４９】
本発明による方法のさらなる有利な構造の特徴もまた従属請求項で与えられる。
【００５０】
本発明による方法は、基台がチップの裏面に面するような方式でチップ、特にさらなるチップが基台に連結されることを可能にし、加えて、チップの上面もしくは能動性の側と基台の間で電気的接続が形成される。この目的のために、チップは上側から下側に延びる導電性経路を設けられる。スルー・コンタクトを形成するために経路は導電層を設けられるかまたは導電体で充填される。
【００５１】
場合によっては、チップの表面領域がドープされることも可能であり、それにより、反対側まで延びることが可能な導電性領域をこのドーピングが形成し、それによって導電性経路を形成する。その後、導電性経路を用いてチップを貫いてつながったコンタクトはハンダ・ビードを設けられ、それによってチップは基台に連結される。チップの連結は、例えば米国特許第６，１７１，８８７号に述べられているそれと同様の方式で実行されることが可能である。場合によって、もちろん、このコンタクトは他方のチップまたは両方に適用されることもやはり可能である。
【００５２】
半導体材料を貫いてコンタクトを導くために使用される経路は、とりわけ、ドライ・エッチング法によって作製される可能性がある。特に、例えばＳＦ６ラジカルに基づいた「ＡＳＥ法」のような異方性のドライ・エッチングがこの目的に適している。この背景で、安価な別の選択肢はＫＯＨを使用する異方性エッチングであり、これは（１００）の配向を備えたＳｉウェハに推奨される。もちろん、上述の方法の組み合わせもやはり経路を作製するのに使用されることが可能である。さらに、これらの方法は隔絶用トレンチを作製するために使用されることもやはり可能であり、そのケースでは隔絶用トレンチは、例えば経路と共に１つの工程でエッチングされる可能性がある。しかしながら、とりわけ、各々のケースで上述の方法のうちの異なるものを使用するか、またはこれらの方法の異なる組み合わせを使用して隔絶用トレンチをエッチングし、経路をエッチングすることもやはり可能である。
【００５３】
光学もしくはセンサのチップにその一部として接続されるモジュールは、回路基板またはさらなるチップへの接続のためのスルー・コンタクトを必要とする。したがって、このチップは上記の光学もしくはセンサのチップと同様の方式で調製され、モジュールは２セットのコンタクト面を有する。配向と位置の観点から、コンタクト面の１セットは光学チップの相当するスルー・コンタクトと一体に係合し、それに対して第２のセットは回路基板または下方の次のモジュールへのスルー・コンタクトを形成するために使用される。
【００５４】
本発明による処理工程の間で、モジュールはまだウェハに連結されている、すなわち製造時のウェハからまだ分離されていないことが好ましい。
【００５５】
本発明の好ましい実施形態によると、ウェハはその光学側で透明のカバー、例えばガラスの薄い窓板に接着される。この方式で、ウェハ上のモジュールは保護され、配列は追加的な安定性を獲得する。使用される接着剤は適切なエポキシ樹脂であることが可能である。その後、ウェハはその裏面で研削法によって機械的に薄肉化されることが可能であり、機械的安定性は透明のカバーによって確実化され続ける。このケースではスルー・コンタクトは２つの異なる方式で作製されることが可能である。この方法の第１の変形例では、光学チップの上側はフォトリソグラフィでパターン化され、エッチング孔が導入される。この変形例では、導電性経路はチップの接続用のコンタクト面もしくはボンディング・パッドの隣りに配置される。その後、エッチング孔が導電体で充填され、エッチング孔からボンディング・パッドへと導電性軌道が付けられる。その後、透明のカバーが取り付けられることが可能となり、この後、ウェハはその裏面でエッチング孔の導電性充填物が裏面に現れるまで薄肉化される。
【００５６】
別の選択肢によると、カバーが前もって取り付けられ、ウェハが薄肉化される。フォトリソグラフィによるパターニングとエッチングは、このケースではチップの下側から為され、エッチング孔は上側に位置するボンディング・パッドの下に配置され、ボンディング・パッドが露出するまでエッチングされる。
【００５７】
非光学チップは同様の方式で調製され、このケースでもまた、チップがまだウェハ・アセンブリの一部を構成している間に本方法が実行されることが可能である。光学チップが取り付けられる非光学チップは、上述したように、光学チップもしくはその上のチップのスルー・コンタクトまたは接続に使用されるコンタクト面もしくはボンディング・パッドの２セットを初期的に有する。非光学チップを備えたウェハは同様にして薄肉化されるが、しかし安定性が危うくなることはない。薄肉化されたウェハはその後、フォトリソグラフィでパターン化され、スルー・コンタクトが形成されるべき場所でエッチングされる。光学チップのケースのように、パターニングとエッチングのこれらの処理工程は上側もしくは能動性の側および下側の両方から実行されることが可能である。エッチング孔によって形成されるウェハを貫く経路はその後、メタライズされるかまたは導電体で充填される。経路がそれに関連するコンタクト面の隣りに配置されるならば、コンタクト面は充填された経路へと導電性軌道によって接続される。コンタクト面は両側にハンダ・ビードを設けられる。適切である場合には、このタイプの溶融可能なコンタクトが上記のチップの関連するコンタクト上に既に配置されているという前提で、光学チップまたはその上のチップの接続用に意図されるこれらのコンタクトを取り付ける工程を省くこともやはり可能である。
【００５８】
その後、この方式で調製されたチップは相互に接続されることが可能である。複数のウェハが互いに上に置かれるとき、関連するコンタクトが互いに上に位置するように複数のチップがウェハ上で同じ方式で配列されるならば、チップはそれらがまだウェハに連結されている間に接続されることが可能である。そうではない場合、小さい方のチップを備えたウェハがダイシング・ソーによって複数断片に切断され、その後、チップが他方のウェハ上に設置される。その後、２枚のウェハまたはチップは、チップ間のコンタクトを形成するようにハンダ・ビードのハンダの溶融またはリフローによってウェハに連結される。複数ウェハまたは複数チップを互いに連結するために、回路基板を接続するのに使用されるハンダよりも高い融点を有する高融点ハンダを使用することが好ましい。これは回路基板への接続時にチップ積層のチップ間の接続が再度分断されるのを防止する。例を挙げると、複数チップを相互に接続するために純スズを使用することが可能である。最終工程で、複数チップはダイシング・ソーを使用して切り離される。
【００５９】
ウェハ上のチップの調製の間で、透明のカバーの取り付け後に、それらは様々なウェハ・レベルのパッケージング法を使用してパックされる可能性がある。
【００６０】
本発明による方法はまた、２層を超える部品もしくはチップの層が連結されることを可能にし、そのケースでは、相応して調製された部分は互いに同時もしくは連続して次々と連結される。
【００６１】
多層の集積化された半導体配列の素子が１つの範例的な実施形態に従って互いに連続的に固定される場合、それが相対的表現でさらに薄肉化されることを、素子の組み立てが理由で各々のケースで最後に取り付けられたウェハもしくはチップに追加的に与えられる機械的安定性が可能にする。したがってこの範例的な実施形態は、ウェハもしくはチップが互いに連続して固定され、その後に薄肉化されることを基本とする。これの結論は、チップ内の開口もしくはエッチング孔が、相対的表現でさらに薄い基板の貫通エッチングとして為されるべきであって、したがってそれらの直径は一層小さく保たれる。
【００６２】
さらに、本方法を使用して作製された積層の上部チップが光学チップである必要がないことに留意すべきである。むしろ、本発明はどのような所望の半導体モジュールも互いに連結して小型の三次元積層を形成することに使用されることが可能である。例を挙げると、本方法は特に、チップ間に絶縁用の介在層を置かずに互いに連結されることが可能なメモリ・モジュールを積層するのに適している。Ｇｅ、ＳｉおよびＧａＡｓといった異なる基板上の集積回路が空間を節約する方式で互いに都合よく組み合わされることもやはり可能である。極めて広範囲のセンサ・チップが本方法を使用してさらなるモジュールと組み合わされることもやはり可能である。センサ・チップは、例えば放射、圧力、温度または水分センサであってもよい。或る種のガスまたは液体成分に反応する化学的に感受性のあるセンサを使用することもやはり可能である。
【００６３】
好都合なことに透明のカバーがパターン化されることもやはり可能である。例を挙げると、この方式でプリズム、グレーティングまたは光学フィルタといった光学素子がカバー内で集積化されることが可能である。
【００６４】
透明のカバーの存在が想定されないかまたは上部チップの上に存在することができない場合、例えば上部チップが光学チップではない場合、そのチップが取り外し可能なワックスによって基台に固定されることもやはり可能であり、それが追加的な強度を製造工程、特に薄肉化の間で与える。場合によっては、製造時に例えばエポキシ樹脂によってカバーが固定されることもやはり可能であり、このエポキシ樹脂はＵＶ光の作用下で再度外されることが可能である。
【００６５】
本発明の方法によると、本発明はまた、相互に上へと配列される少なくとも２つのチップを有する多層集積回路配列も網羅し、それは各々のケースで基板、少なくとも１つの端子コンタクト、および一方の側で、チップの回路を含む活性層を有する。都合よく、回路配列の複数チップのうちの少なくとも１つは導電性経路を有し、一方では、経路を有するチップの回路の少なくとも１つの端子と導電性経路の間に電気的コンタクトが存在し、他方では、さらなるチップの端子面が導電性材料を有する。
【００６６】
組み立て完了した多層集積半導体の配列は追加的に保護ハウジングを設けられる可能性がある。本発明の方法を使用して作製され、かつ製造時に有利な保護ハウジングを設けられたこのタイプの多層集積回路の配列は特許請求項７６で権利請求されるような格納型マルチ・パッケージを形成する。したがって同様に、格納型マルチ・パッケージは、相互に上へと配置され、かつ各々のケースで一方の側に少なくとも１つの端子コンタクト、およびチップの回路を含む活性層を有する少なくとも２つのチップを含む。この方式で配置されたチップは、都合よく、ハウジングによって少なくとも部分的に封入される。複数チップのうちの少なくとも１つが導電性経路を有することが極めて好都合であり、そのケースでは、一方では、経路を有するチップの回路の少なくとも１つの端子と導電性経路の間の電気的コンタクトが同様にして存在し、他方では、導電性経路を備えたさらなるチップの端子面が存在する。
【００６７】
本発明の方法によると、本発明はまた、センサまたは光学またはそれに相当する外部の活性を有する部品を含むことが好ましいデバイスも網羅し、その部品はその第１と第２の表面上の２つのカバーおよび横方向の絶縁によって外部に関して保護または絶縁される。
【００６８】
個々の範例的な実施形態を参照しながら以下にさらに詳細に本発明が述べられる。この背景では、参照は添付の図面に対して為され、個々の図面で、同じ参照番号は同じ部品を表わす。
【図面の簡単な説明】
【００６９】
【図１】半導体チップもしくは半導体ウェハを通る様々な断面図に基づいて、電気的コンタクト接続の形成のための本発明による方法の第１の変形例の順序を示す図である。
【図２】図１に示した本発明の方法に含まれる可能性のあるさらなる処理工程を図１に対応しながら具体的に例示する図である。
【図３】本発明による方法のさらなる実施形態による処理工程を示す図である。
【図４】図３Ａから３Ｄに関して例示される、端子の再配分を伴う方法の変形例を示す図である。
【図５】本発明によるコンタクト接続処理のさらなる変形例を、上記の具体的例示に対応する断面図で示す図である。
【図６】本発明のさらなる範例的実施形態を示す図であって、受動性の側からウェハ上のチップ領域間に隔絶用トレンチが導入されている。
【図７】少なくとも２つのボンディング・パッドのためのスルー・コンタクト場所がウェハ上のチップ間の分離線に沿って形成されている、本発明による実施形態を示す図である。
【図８】チップ積層のための複数チップの様々な実施形態を示す断面図であって、三次元の多層電子モジュールが上部チップの下に配置される。
【図９】範例となる実施形態の工程を断面図に基づいて示しており、特に、チップ積層を形成するために上部チップがその下のチップと組み立てられることが可能な方式を示す図である。
【図１０】本発明による方法のさらなる範例の実施形態を、図式的な断面図に基づいて示す図である。
【図１１】組み立て完了した多層電子モジュールの実施形態を示す断面図である。
【図１２】さらなる実施形態を示す断面図である。
【発明を実施するための形態】
【００７０】
好ましい実施形態の以下の詳細な説明に関連して、図１Ａから１Ｅに具体的に示す範例の実施形態に対して先ず最初に参照が為される。図１Ａから１Ｅは半導体ウェハ１０もしくは半導体チップ１０の様々な断面図に基づいて、電気的コンタクト接続を形成するための本発明による方法の第１の変形例の処理工程を示している。このケースでは、後者は好ましくはセンサ・チップであることが想定され、この場合、例を挙げると光学的または圧力感受性または水分感受性チップなどであり、そこではコンタクトが形成された後、あるいは、例えば基板の上または他の装置もしくはデバイスに対するチップの固定もしくはコンタクト接続の後に活性なセンサ側が露出していることが可能またはそうあるべきであることが特に重要である。図１Ａから１Ｅに具体的に示した処理工程は、連結して三次元のチップ積層を形成するようにチップを調製するのに適した処理工程もやはり示すための断面図を使用する。
【００７１】
図１Ａに示された光学チップもしくはセンサ・チップはウェハ・アセンブリ１０内に配置され、半導体ウェハ１０に基づくと、基板１を含み、その上側１４上に例えばＣＣＤチップのセンサ層といった光学的活性層１１がある。チップの上側１４はパッシベーション層１３で追加的に覆われる。さらに、表面上にはコンタクト形成層もしくはボンディング・パッド１２があってこれがチップの接続に使用され、導電性軌道を介して光学的に感受性の層１１に接続される。
【００７２】
ウェハが調製された後、図１Ｂとの関連で示されるように本方法の引き続きの工程で先ず最初に開口部１６がパッシベーション層の中に、スルー・コンタクトの供給を意図される場所で作製または導入され、この場所で基板が露出される。この工程は、例えばフォトリソグラフィによるパターニングとそれに続くイオンビーム・エッチングによって実行されることが可能である。
【００７３】
引き続きのエッチング手順の中で、エッチング孔または隠し開口部１７が基板の中にエッチングされ、パッシベーション層１３は開口部１６の外にエッチングされることから基板を保護する。さらなる処理については、基板全体の厚さが約５００μｍであることを前提にすると、約５０から２００μｍの範囲の深さが隠し開口部に関して充分である。エッチング孔を作製するのに適した１つの方法はＫＯＨを使用するＳｉ（１００）基板の異方性エッチングであり、この処理の間で約７０°の開口角度を備えたエッチング孔が形成され、能動性表面の孔の直径または断面はエッチング深さおよび／または開口角度によって決まる。
【００７４】
その後、エッチング孔とボンディング・パッドの間にコンタクトが形成される。図１Ｃはこれらの製造工程の後のチップの断面図を示している。コンタクトを形成するために、エッチング孔１７およびエッチング孔間の上側１４の領域が金属でコーティングされる。結果として金属層１８が形成され、この層がエッチング孔の壁およびエッチング孔間の領域に導電体の形で位置し、信頼性のあるコンタクトを形成するためにこの層はボンディング・パッドを少なくとも部分的に覆う。適切なコンタクト形成金属は、例えばアルミニウム、銅またはニッケルである。次に、金属でコーティングされたエッチング孔が金属で充填され、それにより、これらの孔は固体導電体構造１９で充填される。
【００７５】
その後、エッチング孔とボンディング・パッドの間にコンタクトが形成される。図１Ｃはこれらの製造工程の後のチップの断面図を示している。コンタクトを形成するために、エッチング孔１７およびエッチング孔間の上側１４の領域が金属でコーティングされる。結果として金属層１８が形成され、この層がエッチング孔の壁およびエッチング孔間の領域に導電体の形で位置し、信頼性のあるコンタクトを形成するためにこの層はボンディング・パッドを少なくとも部分的に覆う。適切なコンタクト形成金属は、例えばアルミニウム、銅またはニッケルである。次に、金属でコーティングされたエッチング孔が金属で充填され、それにより、これらの孔は固体導電体構造１９で充填される。
【００７６】
しかしながら、図１Ｃに具体的に示したものに対する代替案として、孔が最初に導電性材料で充填され、その後、導電性軌道がコンタクト面２５から充填部１９へと敷かれることで電気的コンタクトを形成することもやはり可能である。
【００７７】
次の工程として、光学的感受性層１１を保護するためにチップ１の上側１４が光学的に透明のカバー２０を設けられる。この製造段階の結果は図１Ｄに示されている。チップの上側１４上の半導体回路の保護に加えて、カバーはまた、全体的構造を機械的に安定させる機能も有し、さらに説明することになるが、これはその後の処理工程、特に受動性の側から始まるウェハの薄肉化にとって重要である。カバー２０はエポキシ樹脂の層２１によってチップに接着されることが好ましい。適切なカバーの範例はガラスの窓板または同様に透明のプラスティックである。
【００７８】
チップを貫くコンタクトを形成するために、チップの下側もしくは不活性側２２はエッチング孔１７の導電性充填物１９に達するまで研削され、結果として、チップの下側２２上にコンタクト場所またはコンタクト面２３が形成される。このケースでは、コンタクト場所は、多数の可能な実施形態のうちの１つによると、例えば約５０μｍの幅を有する。このケースでの想定は、ウェハが例えば約５００μｍの全厚を有し、隠し開口部が２００μｍをわずかに超える貫通深さを有することであり、それにより、基板が薄肉化された後、隠し開口の先端が５０μｍの幅まで露出される。この製造の状況は図１Ｅに示されている。
【００７９】
この背景では、可能な限りの薄さまで、特に上記の範例よりも薄くウェハが薄肉化される場合、結果として特に開口部の断面および開口深さが極めて小さく保たれることが可能であり、ウェハの安定性はカバーもしくはガラス２０によって確実化されるので好都合であることに留意すべきである。
【００８０】
ウェハはここで、ボンディング・パッドがウェハの受動性の側にあるような形である。その後、それはさらに非センサ・チップと同じ方式で、例えばよく知られているウェハ・レベルのパッケージング（ＷＬＰ）法を使用して処理されることが可能である。
【００８１】
したがって、本方法は非センサ・チップに関するＷＬＰの範囲が大幅に拡大されることを可能にする。据え付けのコンタクト場所（２３）をこの方式で設けられたチップは、その後、格納または開放状態で従来のＳＭＴ（表面実装技術）によって基板もしくはプリント回路基板上でコンタクト形成されることが可能である。
【００８２】
この点で、図２Ａから２Ｅは図１に示した処理に引き続くことが可能なさらなる可能性のある処理工程を示している。図２Ａから２Ｃもまた、特に、チップ積層を形成するために本発明によって作製される、チップの連結に先行する調製として適切なさらなる可能な処理工程の後の図１Ｅに示したチップの様々な実施形態を、チップの断面図に基づいて示している。
【００８３】
下にあるさらなるモジュールに対する起こり得るチップの連結にとって、例えばコンタクト面に結合されるハンダ・ビードを付けることが好都合である。図１Ａに示される最も単純な形で、コンタクト面２２に直接にハンダ・ビード２４が付けられる。適切であれば、チップの下側上の端子の場所もまた再配分される可能性がある。これは、例えば上にチップが積層されるかまたはそれにチップが接続されるさらなるモジュールがチップのコンタクト面と合致しない場所でコンタクト面を有する場合に必要となる可能性がある。チップの受動性の側の上に再配分されたコンタクトを配置する１つの可能性のある方式が図２Ｂに示されている。この実施形態では、先ず最初にボンディング・パッド２５が所望の位置でチップの裏面上に配置される。その後、ボンディング・パッド２５から、充填部１９で裏面を研削および／またはエッチングした結果として形成されたコンタクト面２３へと導電性軌道が敷かれ、ボンディング・パッド２５にハンダ・ビード２４が付けられる。
【００８４】
まだウェハに連結されている間のチップの格納またはハウジング内のチップの実装に１工程近づくために、チップの下側２２にさらなるカバー２７が取り付けられる。２つのカバー２０と２７の間に「サンドイッチ」されるこのタイプのチップは図２Ｃに示されている。カバー・ガラス２０と、例えばチップもしくは基板１の半導体材料の熱膨張係数は異なる可能性があるので、チップが加熱もしくは冷却されるとバイメタル効果が生じる可能性があり、その結果、チップが少し曲がる。このケースでは、下側材料２７（ＢＣＢ、プラスティック、ガラスなど）は、厚さ、弾性係数および熱膨張係数を含む材料の硬さが互いに補償し合うような方式で可能な限り上側材料と機械的に整合しなければならない。したがって、上側材料２０が下側材料２７と同じである必要は決してない。
【００８５】
一体に係合されることになるチップの基板が異なる熱膨張係数を有するか、または異なる温度で動作する場合、チップ間に介在層を使用することもまた推奨され、この介在層が、その可撓性のせいで、基板間に作り出される温度ストレスを低減させることが可能である。図２Ｃに示した実施形態はまた、チップを積層化するためにこのタイプの可撓性介在層を設けられる可能性もある。本方法のこの実施形態では、先ず最初にチップの下側もしくは受動性の側２２が介在層２７を設けられる。
【００８６】
例を挙げると、図２Ｃに示した可撓性カバーのケースでは、図１Ｅに示した処理工程が完了した後、先ず最初に介在層２７がチップの下側もしくは受動性の側２２に接着される可能性があり、層２５が経路２８を有し、カバー内のその配置がコンタクト面２３と合致する。この経路はエッチング孔１７と同様の方式で導電体２９で充填されることが可能である。適切な方法は、例えばＣｕまたはＮｉの電着で構成される。場合によっては、導電性のエポキシがエッチング孔に圧入されることもやはり可能である。この点から取り組むと、ハンダ・ビード２４を使用して形成されるコンタクトは、その後、前の範例的な実施形態と同じ方式で形成されることが可能である。
【００８７】
以下に述べる範例的な実施形態によると、図１Ａに示したように調製されたチップ１の上側１４は最初に接着層２１によって透明のカバー２０に接着される。
【００８８】
図３Ａから３Ｅは、本発明による方法のさらなる実施形態に含まれる処理工程を具体的に示すために半導体ウェハのチップ領域の断面図を同様にして使用している。図３Ａから３Ｅに示される本発明のこのさらなる範例的な実施形態の処理工程は、多層の集積回路配列を形成するためにチップを連結する調製法にとって同様に適切である。
【００８９】
したがって、図１Ａに示したようにして調製されたチップ１の上側１４は最初に接着剤の層２１によって薄い透明のカバー２０に接着される。本方法のこの中間のステージは図３Ａに示されている。この方式で調製されたチップもしくはウェハはその後、図３Ｂに関連して示したように、カバーへの連結のおかげで構造が充分な安定性を獲得しているので危険性なしにその下側２２で薄肉化されることが可能である。
【００９０】
既に述べてきたように、エッチングおよび／または研削の後、ウェハの厚さは可能な限り小さいはずである。
【００９１】
その後、図３Ｃに示したようにエッチング孔３０がチップ内に導入されるが、しかしながら、先行する範例の実施形態とは異なって、ここではエッチング孔がチップの上側１４上に位置するボンディング・パッド１２とコンタクト形成するまで下側２２からエッチングが実行される。このケースではボンディング・パッド１２の金属層はエッチング停止部としてはたらく。エッチング処理もしくは深さ方向エッチングはフォトリソグラフィによるパターニングおよび異方性ドライ・エッチング法、例えばＳＦ６を使用する「ＡＳＥ法」として知られているものと関連して為されることが好ましい。この方式で作製された開口は、概して、内方向にテーパを有するかまたは外方向に広がる。さらに、この方式で作製された隠し開口は、隠し開口の端部またはこのケースではボンディング・パッドの所で丸みを帯びている。
【００９２】
エッチング孔もしくは開口部３０のエッジもしくは壁は、その後、プラズマ酸化物蒸着によって基板１に関して絶縁される。絶縁層は３２で表わされる。このタイプの絶縁体３２は原則として、場合によって設けられる。しかしながら多くのケースで、基板が強くドープされる場合に回路短絡を避けるためにそれは必要とされる。この点で、適切な方法はＳｉＨ４に基づいたＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）法またはＴＥＯＳ酸化物（ＴＥＯＳ、テトラエチルオルトシリケート）に基づいた方法である。とりわけ、ボンディング・パッド１２の裏面を再び露出させるために、プラズマ酸化物蒸着は概してその後にエッチ・バック工程を伴う。その後、図３Ｄから見受けることができるように、エッチング孔もしくは開口部３０が導電性材料で充填される。充填物３１は次々に、エッチング孔内の金属の電着によって、あるいはスクリーン印刷／修繕技術により開口部を導電性接着剤（導電性エポキシ）で充填することによって達成されることが可能である。
【００９３】
この方式で基板に作製される充填物３１を備えて、本手法はその後、前の範例的実施形態で述べたそれと同様の方式で続くことが可能である。したがって、図２Ａに示したようにハンダ・ビード２４が充填物３１に直接付けられ、図２Ｂに示したそれと同様の方式で再配分によって変位させられる。さらに、図２Ｃによると、裏面２２にさらなるカバーが取り付けられ、カバーを通り抜ける外部コンタクトが、充填物３１を介して作製されるコンタクト場所と形成されることが可能である。図４Ａから４Ｄは図３Ａから３Ｄに関連して具体的に示した方法のそのような変形例を示しており、図２Ｃに示した実施形態と同様の方式の接続の再配分、スルー・コンタクトに関して横方向にオフセットを設けて配置され、かつ敷設した導電性軌道２６を介してスルー・コンタクトに接続されるハンダ・ビード２４が付けられるボンディング・パッド２５を備えている。図３Ｃと３Ｄに示したような絶縁層３２の付着は明瞭化するために除外されている。異方性エッチングが原因で、エッチング孔３０は第１の表面１４に向かって円錐状に次第に細くなる。
【００９４】
充填されたエッチング孔の代替案として、図中の領域３１は導電性ドープ領域を表わすこともやはり可能であり、それらは同様にして基板を貫くスルー・コンタクトを形成する。
【００９５】
図５Ａから５Ｃは、ウェハ・アセンブリ１のチップ１ａと１ｂの格納を完了する図を伴って可能性のあるさらなる処理工程を示している。この目的のために、一方で、スルー・コンタクトの形成およびコンタクト面２３の形成のために既に上記で説明した処理工程が実行される。しかしながらさらに、適切なエッチング処理によって、ウェハ上で隣り合うチップ間の分離線に沿ってトレンチが追加的に形成される。チップ間のこのトレンチの形成は結果的に、例えばエポキシ樹脂でチップを横方向にシールする可能性につながり、それにより、いかなる剥き出しのシリコンももはや存在しなくなる。ウェハ１またはチップ１ａと１ｂの能動性の前面および受動性の裏面は前のようにカバーで被覆される。前面はガラス２０で被覆されることが好ましく、裏面もやはりガラスで被覆されるか、または光でパターン化される層２７（例えばＢＣＢもしくはベンゾシクロブテン）で被覆されることが好ましく、後者はまた、トレンチ３５にも流入する。この背景で、例を挙げると参照は図６Ａと６Ｂによっても為される。この実施形態によると、研削法またはエッチングによって、ウェハ１の裏面から開口部に関連するパターンでトレンチ３５が基板１に導入された（図６Ａ）。その後、もしも図６Ｂで検討および例示したようにＢＣＢ層が裏面に付けられるならば、トレンチ３５もやはり絶縁の形でＢＣＢで充填され、横方向のシールが形成される。ダイシング、すなわち個々のチップへのウェハの分離が引き続いてトレンチ３５で行われる。
【００９６】
同様に、導電性経路のためのエッチング孔の作製と同じ方式で、トレンチ３５もやはり異方性ドライ・エッチングを使用して、例えばＡＳＥ処理またはＫＯＨ溶液を使用する異方性エッチングによって形成されることが可能である。概して、エッチング孔もしくは隔絶用トレンチ３５のエッチングもやはり様々なエッチング方法の組み合わせによって実行されることが可能である。例えば、エッチング孔もしくは隔絶用トレンチは、例えば第１工程でウェット・エッチングによって、その後さらに異方性ドライ・エッチングによって形成される可能性がある。概して述べると、トレンチとエッチング孔を形成するために、同じエッチング方法および異なるエッチング方法の両方、あるいはエッチング方法の組み合わせを使用することが可能である。例えば、１つの可能な実施形態は、隔絶用トレンチの湿式の化学的予備エッチングを供給し、それに続いて隔絶用トレンチと導電性経路のための表面領域の異方性ドライ・エッチングによる同時エッチングを供給する。したがって、様々なエッチング方法の組み合わせは形状、例えば壁の急峻性、およびエッチングされる構造のサイズと深さもまた都合よく制御されることを可能にする。図７Ａと７Ｂは本発明によるスルー・コンタクトのさらなる可能な実施形態を示している。この点で、図７Ｂは方向Ａの断面を示している。このケースではスルー・コンタクトの経路１７と１９はウェハ上のチップ分離線３６に沿って置かれる。この方式で、スルー・コンタクトの場所１９に関するコンタクト場所の適切な再配置によって、隣り合うチップ１ａと１ｂの２つ以上のボンディング・パッド１２ａと１２ｂでエッチング孔１７を介してコンタクトを形成することは容易に可能である。この目的のために、隠し開口部の壁の電気的絶縁の後にコンタクト軌道１８がこの開口部に敷設された。しかしながら図１Ａから１Ｅに示した方法とは異なり、隠し開口部は導電性材料で追加的に充填されるのではなく、絶縁材３７で充填される。これは、ウェハが分離線に沿っておよび／またはスルー・コンタクトの場所に沿って分離された後に個々のチップが外部に関して横方向に絶縁されるという正の効果を有する。
【００９７】
下のモジュールは上述した上側のチップの調製法と同様の方式で調製される。可能性のある実施形態は図８Ａから８Ｃに提示される断面図で示される。上部モジュールの下のチップ積層内に配置されたチップはボンディング・パッドの２つのセットもしくはタイプを必要とし、そのうちの１セットはその上にあるチップと接続を形成するために使用され、他方のセットは下にあるチップと接続を形成するか、あるいはチップが積層の最も下にある場合は供給される回路基板もしくは基台への接続を形成する目的のために設けられる。
【００９８】
この目的のために、安定性の束縛条件が許す限り多く、製造方法の中でチップはその受動性の側で薄肉化される。もしもチップがまだウェハに連結されている場合、支持されていないウェハは約２００μｍから３００μｍまで薄肉化されることが可能である。図８Ａはこのタイプのチップ２の第１の可能な実施形態を示しており、これは、例えばメモリ・モジュールであってもよい。上記で述べたチップ１に類似したチップ２はパッシベーション層１３の下にある活性層１１を有し、そこには集積回路の部品群が配置されている。ハンダ・ビード２４はボンディング・パッド１２の第１のセットに付けられ、その後、上記のチップ、例えば上部チップ１への接続のために使用される。
【００９９】
図８Ａに示した実施形態によると、エッチング孔３０は下側２２内にエッチングされ、コンタクト面の第２のセットのボンディング・パッド４２に至るまで延びる。この方式で形成された経路は上部チップ１の場合と同様に導電体３１で充填される。チップ積層の次の段とコンタクトを形成するために、充填の結果としてチップの下側２２に形成されるコンタクト面上でハンダ・ビード３３が再び溶融される。
【０１００】
チップ積層のさらなる段が無い場合、すなわちチップ２が積層の底のチップであるならば、ハンダ・ビーズ３３に使用されるハンダは他のハンダ・ビード２４に使用される材料よりも低い融点を有し得ることが好都合である。結果として、組み立てられたチップ積層は他のハンダ・ビード２４を溶融させることなくハンダ・ビード３３を溶融させることによって回路基板またはいずれかの他の基台に固定されることが可能となる。
【０１０１】
図８Ｂは別の実施形態を示しており、そこでは図３Ｅに示した配置と同様の方式で、ハンダ・ビード３３を備えたボンディング・パッド２５を含む端子コンタクトが再配置され、導電体軌道２６によって充填物３１のコンタクト面３４に接続されている。
【０１０２】
図８Ｃはチップ２のさらなる実施形態を示しており、そこでは図２Ｃに示したそれと同様の方式で下側のカバー２７が取り付けられ、保護パッケージおよび／またはチップ間の熱ストレスを吸収するための柔軟な介在層として機能する。前の範例および図２Ｃのように、チップは再配分されたコンタクトを備えて例示されており、ハンダ・ビード３３を備えたボンディング・パッド２５を含む。
【０１０３】
このケースでもまた、カバー２７内に配置された経路２８を通ってすべての進路がカバーの下側へと向かうコンタクトを形成するように、経路２８が導電性充填物２９で充填される。この配置では、コンタクトの再配分はチップの下側と上側にあるコンタクトの横方向の位置が互いに整合するような方式で実行されることが好都合である。この方式で、チップ積層の順序と数に関するどのような所望の方式でも複数のチップ２が互いに組み合わされることが可能となる。これは、例えばこのタイプのチップ積層が複数のメモリ・モジュールを含む場合に好都合になる可能性がある。さらに、積層化されたメモリ・モジュールの数に関してのみ異なる複数の多様な変形例が、この方式で、不必要に高い経費を伴うことなく同じ個別モジュールから作製されることが可能である。図９Ａから９Ｃは、積層を形成するために上部チップがその下のチップと連結されることが可能となる範例の実施形態の工程を断面図に基づいて示している。
【０１０４】
接着剤の層２１によってカバー２０に連結されており、下側に形成されたコンタクトにハンダ・ビード２４を有する、例えば図３Ｄに具体的に示される光学チップから始まって、モジュールは図９Ａに示したようにその下側２２上の接着剤の層４５で覆われる。熱可塑性物質がこの層に使用される可能性がある。層の厚さは、ハンダ・ビード２４が完全に覆われるように選択される。
【０１０５】
その後、ハンダ・ビード２４が突き出て層と一体に平坦に削られるまで層４５が研削され、それにより、図９Ｂに例示したように平板状のコンタクト面３６が形成される。ハンダ・ビード３７がこれらの表面の上に次々と配置される。
【０１０６】
図９Ｃはさらなるチップ２に接続される光学チップ１を示している。接続のために、ハンダ・ビードは２つのチップのボンディング・パッド２５上に熱によって溶融され、２つのチップ１、２のコンタクト面の上のハンダ・ビードがつながってハンダ接合３９を形成する。加熱の結果、熱可塑性物質の層４８もまた軟化し、２つのモジュールを接着する。
【０１０７】
さらに、チップが相互に上に設置されると、溶融したハンダの表面張力からセルフ・アライン効果が結果的に生じる。表面張力のせいでチップは一方向に引っ張られ、それにより、ハンダによって互いに接続されているチップ間のコンタクト面２５の横方向の空間が最少限になる。
【０１０８】
本発明による方法のさらなる範例の実施形態が、図１０Ａから１０Ｅに示した概略の断面を参照して以下に説明される。この範例の実施形態はその後のウェハもしくはチップの薄肉化と継続した固定に基づいており、既に一体に置かれた組み立て体が最後に取り付けられるモジュールもしくはウェハに追加的な安定性を与え、それにより後者はさらに薄肉化されることが可能となる。
【０１０９】
図１０Ａによると、先ず最初にカバー２０が今度も第１または上部のチップ１に固定される。その後、チップ１の基板１００が薄肉化され（図６Ｂ）、スルー・コンタクトが図３Ａから３Ｅを参照して説明した方法（これらの工程はここでは図示されない）に従って形成される。その後、図６Ｃに示したように次のチップ２が係合され、第１のチップ１上のスルー・コンタクトがさらなるチップ２の関連する端子に接続される結果として固定される。この時、係合されたチップ２はスルー・コンタクトのためのいかなるエッチング孔、開口もしくはドープ領域も有していない。しかしながら、係合されたウェハもしくはチップがここで第１のチップに固く接続されるので、係合されたチップ２は第１のチップ１およびカバー２０との組み立てのせいで機械的に安定な基台を有し、積層の第１のチップ１と同じ量まで危険性なく薄肉化されることが可能である。
【０１１０】
その後、さらなる工程で、図３Ａから３Ｄ、４Ａから４Ｄまたは図８Ａから８Ｃを参照して説明したように、係合されたチップ２にスルー・コンタクトが形成され、さらなるチップ３もしくはウェハが係合可能となる。この製造状況は図１０Ｄに具体的に示される。
【０１１１】
これらの工程は部品のいかなる所望の数で個々に繰り返されることも可能であり、あるいはウェハに連結されることも可能であり、その結果、互いに上に係合された３つのチップ１、２および３を備えて図１０Ｅに概略的に描かれたようなチップ積層の形成につながる。チップは直接または絶縁性および／または柔軟性のある介在層を介して互いに接続されることが可能である。
【０１１２】
これまで述べてきた工程すべてはチップがまだウェハの一部を形成している間に実行されることが可能である。したがって、様々なウェハ・レベルのパッケージ方法を少なくとも部分的に、または個々の工程で本発明による方法に統合することが追加的に可能である。
【０１１３】
さらに、積層を形成するための複数チップの接着もしくは一体化接着あるいは接続もやはりそれらがまだウェハに連結されている間に実行されることが可能である。これを行うための必須条件はチップが様々なウェハ上で横方向に同じ方式で配置されることであり、それにより、ウェハが相互に上に置かれるとき、積層のチップが相互に上に位置することになる。
【０１１４】
相互に上に積層されたウェハに連結されたチップは、その後、ダイシング・ソーを使用して分離される。
【０１１５】
図１１Ａから１１Ｃは３層で上述のように作製されたチップ積層６の実施形態を示している。
【０１１６】
特に、図１１Ａは、上部チップ１が光学モジュールではなく、異なる集積回路を含むチップ積層６の実施形態を示しており、活性層１１を担持する側がその下のモジュール２に面している。したがって、この実施形態では上部チップのスルー・コンタクト形成は不必要である。
【０１１７】
対照的に、その下のチップ２と３は本発明による方法を使用して形成されたスルー・コンタクトを有する。チップ２と３のスルー・コンタクトの導電性の充填物３１は、それらの上にそれぞれ位置するチップ１または２の関連するボンディング・パッド２５にハンダ接合３９を介して接続される。チップの間には介在層４５が存在し、それがチップを相互に接続し、チップ間に生じる熱ストレスを低減させる柔軟な補償層としてはたらくことが可能である。
【０１１８】
他方で、この実施形態ではチップ積層６の底部チップ３の下側はシールされない。その結果、チップ積層６はフリップ・チップ技術として知られているものにおいてさらに使用されることが可能であり、かつハンダ・ビード２４を溶融させることによって、例えば回路基板に設けられた基板のコンタクト面に接続されることが可能である。まだウェハに連結されている間に組み立てられたチップ積層がウェハの積層から分離された後、この方式で形成された多層集積モジュールまたはチップ積層６はエポキシ樹脂のクラッド層４０でシールされることが可能である。
【０１１９】
図１１Ｂは上部素子として光学チップを備えたチップ積層６の１つの可能な実施形態を示している。
【０１２０】
このケースでは、光学チップ１は図１Ａから１Ｅに示された処理工程に従って調製され、そこでは基板を貫くエッチングは上側、すなわち能動性の側から行われ、その後、光学的エポキシ樹脂層２１を介して透明のカバー２０がウェハに取り付けられる。その後、チップは図４Ａから４Ｃを参照して与えられた説明に従って調製された下方のチップ２および３と一体に接着される。接着は図９Ａから９Ｄを参照して説明したように実行されることも可能である。
【０１２１】
この範例の実施形態では、チップ積層の下側もやはりカバーを設けられ、それは、一方では積層の底部チップと基台の間で柔軟な介在層もしくは補償層としてはたらき、かつ／または他方では保護パッケージとしてはたらく。
【０１２２】
図１１Ｃは図１１Ｂに例示したチップ積層の変形例を示している。図１１Ｃに示した変形例は特に好ましい実施形態を表わしている。このケースでは導電性経路３１が活性層１１を有する側からではなく、スルー・コンタクトを設けられたチップ積層のすべてのチップについて反対側から導入されているという点でこの実施形態は図１１Ｂに示した実施形態と異なる。このケースでは、明瞭化するために図３Ｃと３Ｄで示した絶縁層３２は除外されている。
【０１２３】
多層の集積回路配列は図１１Ａから１１Ｃを参照して説明され、追加的に保護カバーを少なくとも部分的に設けられるか、または格納マルチ・パッケージを代表するハウジングで囲まれる。このハウジングは、例えば透明カバー２０、エポキシ樹脂のクラッド層４０または下側接着層４５といった、チップを覆うマルチ・パッケージの全部品を含む。
【０１２４】
図１２は、ウェハの一部として一体に保たれる複数のチップがスルー・コンタクトを分割する範例の実施形態を通る断面を示している。まだウェハの一部である間にウェハ１１０上に形成された積層の最上位置用のチップは図１Ａから１Ｅを参照して述べた方法に従って調製される。しかしながら、ここでは、コンタクト面２５Ａ、２５Ｂをエッチング孔１７に接続する金属層１８が付けられ、コンタクト面２５Ａと２５Ｂはまだウェハに連結されている２つの異なるモジュールの活性層１１Ａ、１１ｂに接続される。
【０１２５】
コンタクトは図２Ｂまたは２Ｃに示したように下側２２上で再配分される。ウェハ１１０、１２０を接続する間に、再配分されたコンタクトは各々のケースで下方にあるウェハのモジュールのコンタクト面２５に接続される。接続が行われた後に、連結スルー・コンタクトの中央を通って走る分離線４１に沿ってウェハがウェハ・アセンブリから分離されることが可能である。チップ積層が分離された後、結果となるのはスルー・コンタクトではなく、チップ積層内のチップの基板のエッジを取り巻いて走るコンタクトである。
【０１２６】
完成後に、以上に述べた範例の実施形態のうちの１つを使用して作製されたチップ積層は知られている方法を使用してさらに処理される可能性がある。例えば、チップ積層もしくは多層の半導体配列はＳＭＤ技術処理を使用して回路基板に直接連結されることが可能であり、あるいはＳＭＤ法またはスルー・ホール技術に適したハウジング内に投入される可能性がある。
【図１】
0005329996.tif 000002
【図２】
0005329996.tif 000003
【図３】
0005329996.tif 000004
【図４】
0005329996.tif 000005
【図５】
0005329996.tif 000006
【図６】
0005329996.tif 000007
【図７】
0005329996.tif 000008
【図８】
0005329996.tif 000009
【図９】
0005329996.tif 000010
【図１０】
0005329996.tif 000011
【図１１】
0005329996.tif 000012
【図１２】
0005329996.tif 000013