(57)【特許請求の範囲】
【請求項１】
相変化メモリ・デバイスのメモリ材料のための電極であって、
ダイオード電極の反対側で前記メモリ材料の表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、
前記第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、を備え、
前記メモリ材料はカルコゲナイド材料を含み、
前記第一の層は１０オングストローム（Å）より小さくなく、２５Åより大きくない厚さを有し、前記第二の層は１００オングストローム（Å）より小さくなく、２０００Åより大きくない厚さを有し、
前記第一の層は、前記第二の層よりも前記メモリ材料との密着強度が大きく、かつ低い抵抗値を有する、電極。
【請求項２】
相変化メモリ・デバイスのメモリ材料のための電極を形成する方法であって、
前記メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層を形成する工程と、
前記第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層を形成する工程と、を含み、
前記第一の層と前記第二の層とを形成する前記工程は、それぞれ、物理的気相堆積法を実行することと、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）の不活性ガス中でアニールすることとを含み、
前記メモリ材料はカルコゲナイド材料を含み、
前記第一の層は１０オングストローム（Å）より小さくなく、２５Åより大きくない厚さを有し、前記第二の層は１００オングストローム（Å）より小さくなく、２０００Åより大きくない厚さを有し
前記第一の層は、前記第二の層よりも前記メモリ材料との密着強度が大きく、かつ低い抵抗値を有する、方法。
【請求項３】
相変化メモリ（ＰＣＭ）デバイスであって、
カルコゲナイド材料を含むメモリ・セルと、
電極であって、
ダイオード電極の反対側で前記カルコゲナイド材料の表面に接着された第一の層であって、窒化チタン（ＴｉＮｘ）を含み、ｘは１．０より小さい第一の層と、
前記第一の層に接着された第二の層であって、窒化チタン（ＴｉＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層とを含む電極と、を備え、
前記第一の層は１０オングストローム（Å）より小さくなく、２５Åより大きくない厚さを有し、前記第二の層は１００オングストローム（Å）より小さくなく、２０００Åより大きくない厚さを有し、
前記第一の層は、前記第二の層よりも前記カルコゲナイド材料との密着強度が大きく、かつ低い抵抗値を有する、ＰＣＭデバイス。
【請求項４】
前記第一の層と前記カルコゲナイド材料との間の界面は、最大２５００メガパスカル（ＭＰａ）の応力に分離することなく耐えることができる、請求項３に記載のＰＣＭデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として、相変化メモリに関する。より詳しくは、本発明は、相変化メモリ・デバイスの相変化材料のための電極および方法に関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ）は、相変化材料を用いる不揮発性コンピュータ・メモリの一種である。相変化材料は、材料の機械的な相に依存して抵抗を変化させることができる。ＰＣＭは、オボニック統一メモリ（ＯＵＭ）、カルコゲナイド・ランダム・アクセス・メモリ（ＣＲＡＭ）または相変化ランダム・アクセス・メモリ（ＰＲＡＭ）としても知られている。ほとんどすべてのＰＣＭは、カルコゲナイド合金、一般にＧＳＴと呼ばれるゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルル（Ｔｅ）の混合物を用いて構築される。一つのＧＳＴ合金は式Ｇｅ２Ｓｂ２Ｔｅ５を有する。高温（６００℃を超える）下でカルコゲナイドは液体となり、続いて急速に冷却すると凍結して非晶質ガラス様状態となる。このとき電気抵抗は高い。結晶点より上であるが融点より低い温度にカルコゲナイドを加熱すると、ずっと低い抵抗を有する結晶状態に変化する。さらに、この材料をある抵抗値を取る特定の状態に設定すると、この材料に別の相変化を起させてもう一度設定するまでこの値を保持する。この相スイッチ作用は非常に速く、例えば１０ナノ秒未満で完了することができる。一般に、ＰＣＭとして使用するとき、小さな電力パルスによって作り出される熱によって相変化材料を相変化させる。
【０００３】
上記の性質の結果として、カルコゲナイド材料は、次世代技術のメモリとして有望な仕組みを可能にする。詳しくは、相変化材料は、従来の相補的金属酸化物半導体（ＣＭＯＳ）プロセス加工に容易に組み込むことができる。ＰＣＭには、従来のメモリと比較していくつかの利点も備わっている。例えば、ＰＣＭは、従来のスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）セル設計と比べて明らかにスペース上有利であり、従来のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のように情報を保持するために定期的にリフレッシュする必要もなく、マグネチック・ランダム・アクセス・メモリ（ＭＲＡＭ）よりサイズの変化が容易である。
【０００４】
一般的なＰＣＭセルは、二つの導電性電極の間に配置されたカルコゲナイド材料の層を備える。しかし、ＰＣＭで難しいのは、電極材料とカルコゲナイド材料との間の接着強さを適切にすることである。多くの場合、電極材料は、ＧＳＴと非常に接着し難い窒化チタン（ＴｉＮ）を含み、その結果、層間剥離しやすい。参照によって本明細書に組み込まれる特許文献１に開示されているような接着層も使用されてきた。
【０００５】
【特許文献１】米国特許第６，７４４，０８８号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、相変化メモリ・デバイス用の電極の問題（層間剥離しやすい、耐応力性が低い、密着度が低い等）を解決することである。
【課題を解決するための手段】
【０００７】
相変化メモリ・デバイスのメモリ材料のための電極が開示される。この電極は、メモリ材料に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、を備える。この複数層電極の第一の層は、例えば化学量論的ＴｉＮまたはＷＮより強くＧＳＴなどのカルコゲナイド系メモリ材料に接着することができ、その結果層間剥離を防ぐ。相変化メモリ・デバイスおよびそれらを形成する方法も開示される。
【０００８】
本発明の第一の態様は、相変化メモリ・デバイスのメモリ材料のための電極であって、メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、を含む電極を提供する。
【０００９】
本発明の第二の態様は、相変化メモリ・デバイスのメモリ材料のための電極を形成する方法であって、メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層を形成する工程と、第一の層に隣接された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０またはそれ以上である第二の層を形成する工程と、を含む方法を提供する。
【００１０】
本発明の第三の態様は、相変化メモリ（ＰＣＭ）デバイスであって、カルコゲナイド材料を含むメモリ・セルと、電極であって、カルコゲナイド材料の上部表面に接着された第一の層であって、窒化チタン（ＴｉＮｘ）を含み、ｘは１．０より小さい第一の層と、前記第一の層に接着された第二の層であって、窒化チタン（ＴｉＮｙ）を含み、ｙは１．０より大きいか等しい第二の層とを含む電極と、を備え、前記第一の層は前記第二の層より低い抵抗を有するＰＣＭデバイスを提供する。
【００１１】
本発明の例を示す態様は、本明細書で説明する問題および／または考察されないその他の問題を解決するように設計されている。
【００１２】
本発明のさまざまな態様の以下の詳細な説明を、本発明のさまざまな実施態様を表す添付図面とともに参照することによって、本発明のこれらの特徴および他の特徴は、さらに容易に理解される。
【００１３】
本発明の図面は一定の縮尺で描かれていない点に注意する。図面は、本発明の一般的な態様だけを表すものとし、従って、本発明の範囲を限定するとみなすべきではない。図面中で、同じ番号は図面間で同じ要素を表す。
【発明を実施するための最良の形態】
【００１４】
図面を参照すると、図１は、相変化メモリ（ＰＣＭ）デバイス１０４のメモリ材料１０２用の電極１００の一実施態様を示す。電極１００は、ダイオード（下側）電極１１８の反対側でメモリ材料１０２の（上側）表面１１２に接着された第一の層１１０と、第一の層１１０に接着された第二の層１１４とを備える。第一の層１１０は窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）またはタングステン（Ｗ）であり、ｘは１．０より小さく、第二の層１１４は窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい。一実施態様では、メモリ材料１０２はカルコゲナイド材料を含むが、他の既知または今後開発されるメモリ材料を実装してもよい。一実施態様では、カルコゲナイド材料はゲルマニウム（Ｇｅ）と、アンチモン（Ｓｂ）と、テルル（Ｔｅ）とを含むＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）を含む。第一の層１１０は約１０から２５オングストローム（Å）の厚さであるとよく、第二の層１１４は約１００から２０００Åの厚さであるとよい。一実施態様では、第一の層１１０は第二の層１１４より抵抗が低い。
【００１５】
ＰＣＭデバイス１０４は基板１１６を備えてもよく、基板１１６は、ダイオード１２０、例えばＰＮＰダイオードをメモリ材料１０２の（下側）表面１２２に接続するためのダイオード（下側）電極１１８を内部に備える。ダイオード電極１１８およびダイオード１２０は、任意の既知または今後開発される方法で基板１１６の中に形成してもよい。ＰＣＭデバイス１０４はメモリ・セル１２６も備え、メモリ・セル１２６は、上記で説明したようにカルコゲナイド材料（すなわちメモリ材料１０２）と電極１００とを備える。ダイオード１２０を介してダイオード電極１１８に電流を印加するための電流源１２８（例えば金属ワイヤ）をＰＣＭデバイス１０４の一部として設けてもよく、電極１００に結合された電流ドレイン１２９（例えば金属ワイヤ）を設けてもよい。その他の構造物も設けてもよいと理解される。
【００１６】
図２から５を参照すると、電極１００（図１）を形成する方法の一実施態様の例が示される。この方法は、単一のプロセスチャンバ１３０内で実行してもよい。上記で述べたように、メモリ材料１０２はＧＳＴなどのカルコゲナイド材料を含んでもよい。図２に示すように、メモリ材料１０２は、既に形成された基板１１６とダイオード電極１１８との上にスパッタ堆積１３２によって形成してもよい。
【００１７】
図３に示す第二の工程では、メモリ材料１０２は、例えば電気抵抗加熱機による低温（例えば１００℃）脱ガス手段１３４に曝露されるとよい。これより高い温度の脱ガス手段の使用、例えば赤外線ランプを用いると、メモリ材料１０２を過熱してしまうか、または融解させてしまうことがあるため不利なことが分っている。
【００１８】
図４に示す次の工程では、メモリ材料１０２の表面１１２（図１）の上に第一の層１１０が形成される。第一の層１１０は、メモリ材料１０２の表面１１２に接着する。一実施態様では、第一の層１１０の形成は、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などの不活性ガス中でのアニール（例えば背面ガスまたはオーブンで加熱した台座を用いる）と、窒化物の物理的気相堆積（ＰＶＤ）１４０とを実行することを含んでもよい。その結果、より低い濃度の窒素（Ｎ２）を用いた、すなわちｘが１．０より小さい窒化物（ＡＮｘ）を含む第一の層１１０が形成される。第一の層１１０は誘電体層１４４の中に示されている。例えば、層全体の堆積と、それに続くパターン形成およびエッチングとによって最初に第一の層１１０が形成され、次に誘電体層１４４が形成されてもよいと理解される。
【００１９】
次に、図５に示すように、第一の層１１０に接着された第二の層１１４が形成される。上記で述べたように、第二の層１１４は窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい。第一の層の場合と同じく、一実施態様では、第二の層１１４の形成は、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などの不活性ガス中の低速アニール（例えば背面ガスまたはオーブンで加熱した台座による）と、窒化物の物理的気相堆積（ＰＶＤ）１４２とを実行することを含んでもよい。第二の層１１４は、より大きな応力に耐えられるように、第一の層１１０より柱状の結晶となるように形成される。しかし、第二の層１１４は、第一の層１１０ほど強くメモリ材料１０２に接着することはできない。一方、第一の層１１０は、窒素含有量が低いため、メモリ材料１０２への接着強さがより強くなる。例えば、第一の層１１０とメモリ材料１０２、例えばカルコゲナイド材料との間の界面は、分離することなく最大約２５００メガパスカル（ＭＰａ）の応力に耐えることができる。第一の層１１０の場合と同じく、第二の層１１４は誘電体層１４４の中に示されている。誘電体層１４４のいくらかは、第一の層１１０の形成後に塗布されたものであってもよい。しかし、層全体の堆積と、それに続くパターン形成およびエッチングとによって最初に第二の層１１４が形成され、次に誘電体層１４４が追加されてもよいと理解される。
【００２０】
本発明のさまざまな態様の上記の説明は、例を示し、説明するために提示したものである。上記の説明はすべてを網羅することも、本発明を開示された形そのものだけに限定しようとも意図せず、明らかに、多数の変更形および変化形が可能である。例えば、上記出説明した方法の工程のいくつかを省略してもよいと理解される。当業者には自明なそのような変更形および変化形は、請求項によって定められる本発明の範囲内に含まれるものとする。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施態様による相変化メモリのメモリ材料用の電極を示す。
【図２】本発明の一実施態様による相変化メモリのメモリ材料用の電極を形成する方法を示す。
【図３】本発明の一実施態様による相変化メモリのメモリ材料用の電極を形成する方法を示す。
【図４】本発明の一実施態様による相変化メモリのメモリ材料用の電極を形成する方法を示す。
【図５】本発明の一実施態様による相変化メモリのメモリ材料用の電極を形成する方法を示す。
【図１】
0005270100.tif 000002
【図２】
0005270100.tif 000003
【図３】
0005270100.tif 000004
【図４】
0005270100.tif 000005
【図５】
0005270100.tif 000006