(57)【特許請求の範囲】
【請求項１】
トランスの入力巻線にスイッチング素子を介して入力電力を断続的に供給するように構成されたスイッチング電源において、
前記スイッチング素子に入力される電圧をスイッチング素子を駆動する制御回路部の電圧近くまで低下させる降圧部と、前記制御回路部に供給される電流を検出する電流検出部と、この電流検出部の電流検出値に基づき前記制御回路部に供給される電流が所定の値になるように制御する電流制御部を含む起動回路を備え、
前記降圧部と電流制御部は分離され、
前記電流制御部に流れる電流の一部が入力電圧補正信号として前記制御回路部に入力されることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関し、詳しくは、起動回路の改善に関するものである。
【０００２】
図４は、従来のスイッチング電源の一例を示す回路図である。トランスＴ１には、１つの入力巻線ｎ１と２つの出力巻線ｎ２、ｎ３が設けられている。入力巻線ｎ１の一端には直流供給電源Ｖｉｎの正極端子が接続され、他端はスイッチング素子Ｑ１として用いられるＦＥＴのソース・ドレインを介して共通電位点に接続されている。
【０００３】
第１の出力巻線ｎ２の一端にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードと第１の出力巻線ｎ２の他端間にはコンデンサＣ１が接続されている。
【０００４】
第２の出力巻線ｎ３の一端にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードと第２の出力巻線ｎ３の他端間にはコンデンサＣ２が接続されている。このコンデンサＣ２と並列に制御回路部ＣＴＬが接続されている。制御回路部ＣＴＬの出力端子ＯＵＴはスイッチング素子Ｑ１として用いられるＦＥＴのゲートに接続されている。第２の出力巻線ｎ３の他端は共通電位点に接続されている。
【０００５】
入力巻線ｎ１の一端と制御回路部ＣＴＬ間には、ＮＰＮ型のトランジスタＱ２で構成された起動回路ＳＴＴが接続されている。起動回路ＳＴＴにおいて、トランジスタＱ２のコレクタは入力巻線ｎ１の一端に接続され、コレクタとベース間には起動抵抗として機能する抵抗Ｒ１が接続され、エミッタは検出抵抗として機能する抵抗Ｒ２を介して制御回路部ＣＴＬに接続されている。さらに、制御回路部ＣＴＬにはツェナーダイオードＺＤのアノードが接続され、トランジスタＱ２のベースにはツェナーダイオードＺＤのカソードが接続されている。
【０００６】
図４の動作を説明する。直流供給電源Ｖｉｎから電源供給を開始すると、起動抵抗Ｒ１とトランジスタＱ２および検出抵抗Ｒ２を通して制御回路部ＣＴＬのＶｃｃ端子に電流Ｉｓｔが供給され、Ｖｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が上昇する。このＶｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が起動開始電圧に達すると、パルス信号ＯＵＴが出力されてスイッチング素子Ｑ１がスイッチング動作を開始し、第１の出力巻線ｎ２および制御回路部ＣＴＬに電源を供給する第２の出力巻線ｎ３に電力が供給される。
【０００７】
この間、起動回路ＳＴＴから電流Ｉｓｔが供給され続けるものの、制御回路部ＣＴＬの消費電流によってＶｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）は低下する。Ｖｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が制御回路部ＣＴＬの停止電圧に達する前に、第２の出力巻線ｎ３から停止電圧以上の電圧が供給されると、スイッチング素子Ｑ１は動作状態を保持する。
【０００８】
直流供給電源Ｖｉｎから制御回路部ＣＴＬのＶｃｃ端子に供給される電流Ｉｓｔは、検出抵抗Ｒ２に発生する電圧ＶＲ２とツェナーダイオードＺＤが発生する基準電圧が等しくなるようトランジスタＱ２によって制御され、直流供給電源Ｖｉｎの出力が変化しても一定の値となる。抵抗Ｒ１はトランジスタＱ２のベース電流とツェナーダイオードＺＤのバイアス電流を供給する。
【０００９】
これにより、直流供給電源Ｖｉｎから制御回路部ＣＴＬの出力端子に供給される電流Ｉｓｔは、直流供給電源Ｖｉｎが電源供給を開始してからスイッチング素子Ｑ１が動作を開始するまでの起動時間および故障時の休止時間も、直流供給電源Ｖｉｎの電圧によらず一定となる。
【００１０】
この特徴は、入力電圧範囲が広い場合に有効であり、起動回路に抵抗のみを使用した回路に比較して、通常トレードオフとなる２つの問題、
１）直流供給電源Ｖｉｎの出力電圧が高電圧の時故障時の休止時間が短くなりトランス等の発熱が大きくなる
２）電源供給が低い場合に起動時間が長くなる
を同時に解決することができる。
【００１１】
特許文献１には、スイッチング電源の起動回路の構成例が記載されている。
【特許文献１】特開２００８−７２８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図４に示した回路構成において、入力電圧が高い電源の場合、起動回路のトランジスタＱ２として高耐圧の部品が必要となる。また、端子間隔および素子耐圧の制限から、小型化および低コスト化は困難である。
【００１３】
たとえば入力電圧範囲がＡＣ１００Ｖ〜ＡＣ２４０Ｖのスイッチング電源の場合、スイッチング素子Ｑ１に供給される直流電圧Ｖｉｎは３７３Ｖとなる。一方、制御回路部ＣＴＬの電源電圧Ｖｃｃは１５〜２０Ｖが一般的である。これらから、起動回路ＳＴＴのトランジスタＱ２には、ＶｉｎとＶｃｃの差である約３５０Ｖの直流電圧が印加されることになり、トランジスタＱ２としてはこれに耐えうる耐圧が必要となる。制御回路部ＣＴＬの起動に必要な電流Ｉｓｔは０．３〜１ｍＡ程度が一般的であり、トランジスタＱ２には高耐圧（〜５００Ｖ）で中電力（〜０．５Ｗ）クラスの部品が必要となり、小型化、低コスト化の障害となる。
図５は図４の動作を示す波形例図であり、（Ａ）は直流電圧Ｖｉｎが高い場合、（Ｂ）は直流電圧Ｖｉｎが低い場合を示している。
【００１４】
本発明は、このような課題を解決するものであり、その目的は、小型、低コストの起動回路を有するスイッチング電源を実現することにある。
【課題を解決するための手段】
【００１５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
トランスの入力巻線にスイッチング素子を介して入力電力を断続的に供給するように構成されたスイッチング電源において、
前記スイッチング素子に入力される電圧をスイッチング素子を駆動する制御回路部の電圧近くまで低下させる降圧部と、前記制御回路部に供給される電流を検出する電流検出部と、この電流検出部の電流検出値に基づき前記制御回路部に供給される電流が所定の値になるように制御する電流制御部を含む起動回路を備え、
前記降圧部と電流制御部は分離され、
前記電流制御部に流れる電流の一部が入力電圧補正信号として前記制御回路部に入力されることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、小型、低コストの起動回路を有するスイッチング電源が実現できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図４と共通する部分には同一の符号を付けている。図１が図４と異なる点は、起動回路に降圧部ＳＤと、電流検出部ＣＤと、電流制御部ＣＣを設けていることである。降圧部ＳＤは直流供給電源Ｖｉｎから出力される電圧を制御部電圧Ｖｃｃ近くまで低下させる機能を有し、電流検出部ＣＤは制御回路部ＣＴＬに供給される電流Ｉｃｃ＿ｓｔを検出する機能を有し、電流制御部ＣＣは電流検出部ＣＤを通過する電流値を制御する機能を有する。
【００２０】
図２は、図１の具体的な回路例図である。降圧部ＳＤは起動抵抗Ｒ３で構成され、起動抵抗Ｒ３を通過する電流Ｉｓｔにより直流供給電源Ｖｉｎから出力される電圧を制御部電圧Ｖｃｃ近くまで低下させる。電流検出部ＣＤは検出抵抗Ｒ４で構成され、制御回路部ＣＴＬに供給する電流Ｉｃｃ＿ｓｔに比例した電圧を得る。電流制御部ＣＣは、基準電圧を発生するツェナーダイオードＺＤおよび基準電圧と電流検出部ＣＤの出力電圧を比較し降圧部ＳＤが出力する電流をＧＮＤへ分流させるトランジスタＱ３で構成されている。
【００２１】
図２の構成において、直流供給電源Ｖｉｎから電源供給を開始すると、起動抵抗Ｒ３および検出抵抗Ｒ４を通して制御回路部ＣＴＬのＶｃｃ端子に電流Ｉｃｃ＿ｓｔが供給されＶｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が上昇する。このＶｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が起動開始電圧に達すると、パルス信号ＯＵＴが出力されてスイッチング素子Ｑ１がスイッチング動作を開始し、第１の出力巻線ｎ２および制御回路部ＣＴＬに電源を供給する第２の出力巻線ｎ３に電力が供給される。
【００２２】
この間、起動回路から電流Ｉｃｃ＿ｓｔが供給され続けるものの、制御回路部ＣＴＬの消費電流によってＶｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）は低下する。Ｖｃｃ端子電圧（Ｖｃｃ，Ｖｃ２）が制御回路部ＣＴＬの停止電圧に達する前に、巻線ｎ３から停止電圧以上の電圧が供給されると、スイッチング素子Ｑ１は動作状態を保持する。
【００２３】
直流供給電源Ｖｉｎから制御回路部ＣＴＬのＶｃｃ端子に供給される電流Ｉｃｃ＿ｓｔは、検出抵抗Ｒ４に発生する電圧ＶＲ４とツェナーダイオードＺＤが発生する基準電圧が等しくなるようトランジスタＱ３によって比較制御される。
【００２４】
起動抵抗Ｒ３から供給される電流Ｉｓｔが多く、検出抵抗Ｒ４を流れる電流Ｉｃｃ＿ｓｔが設定値よりも多いときはツェナーダイオードＺＤ→トランジスタＱ３のエミッタ端子→コレクタ端子を経由してＧＮＤへ分流する電流Ｉｄ３が増加するよう制御され、その逆に起動抵抗Ｒ３から供給される電流Ｉｓｔが少なく、検出抵抗Ｒ４を通過する電流Ｉｃｃ＿ｓｔが設定値よりも少ないときにはツェナーダイオードＺＤ→トランジスタＱ３のエミッタ端子→コレクタ端子を経由してＧＮＤへ分流する電流Ｉｄ３を減少させるよう制御され、検出抵抗Ｒ４を通過する電流Ｉｃｃ＿ｓｔが常に一定の値となるよう制御される。
【００２５】
これにより、直流供給電源Ｖｉｎから出力される電圧が変化しても、一定の値の電流Ｉｃｃ＿ｓｔが制御回路部ＣＴＬのＶｃｃ端子へ供給される。制御回路部ＣＴＬのＶｃｃ端子電圧は多くの場合１０Ｖ〜２０Ｖであり、電流制御部ＣＣのトランジスタＱ３はこれに耐える耐圧があれば使用可能である。
また、降圧部ＳＤから供給される電流Ｉｓｔを適切に設定することにより、電流制御部ＣＣのトランジスタＱ３がＧＮＤへ分流する電流Ｉｄ３は、降圧部ＳＤを起動抵抗Ｒ３のみで構成した場合でも０．５〜２ｍＡ程度に設定することができる。
【００２６】
このような構成によれば、電流制御部ＣＣは直流供給電源Ｖｉｎと制御回路部ＣＴＬの出力電圧Ｖｃｃの差圧を負担する必要がないため、低耐圧で小電力の素子を使用することが可能となり、小型化、低コスト化が図れる。
【００２７】
また、降圧部ＳＤは電流制御機能を持つ必要がないため、受動部品のみで構成することができ、小型化、低コスト化が実現できる。
【００２８】
電流制御部ＣＣの精度をより高くしようとした場合、従来回路では高耐圧かつ高精度の部品を用いる必要があり、低コストで実現することは難しいが、本発明によれば電流制御部ＣＣには高耐圧部品は不要なため高精度の電流制御部ＣＣが低コストで実現できる。
【００２９】
図３は本発明の他の実施例を示す回路図であり、図２と共通する部分には同一の符号を付けている。図３の回路は、電流制御部ＣＣからＧＮＤへ分流する電流Ｉｄ３を、制御回路部ＣＴＬの入力電圧補正信号ＣＭＰとして利用する回路の例を示している。この入力電圧補正信号ＣＭＰは、１次側で過電流保護を行う場合に、保護が開始される２次側出力が直流供給電源Ｖｉｎから供給される電圧の変化で大きく変わらないようにするために利用する信号であり、直流供給電源Ｖｉｎから供給される電圧に比例した信号を使用する。
【００３０】
図３に示すように降圧部ＳＤが起動抵抗Ｒ３のみで構成されている場合、起動抵抗Ｒ３を流れる電流Ｉｓｔおよび電流制御部ＣＣからＧＮＤへ分流する電流Ｉｄ３は直流供給電源Ｖｉｎから供給される電圧に比例した値となっているため、制御回路部ＣＴＬが使用する入力電圧補正信号ＣＭＰとして利用できる。
【００３１】
制御回路部ＣＴＬで使用する入力電圧補正信号ＣＭＰは、直流供給電源Ｖｉｎから複数個の抵抗器を使用して生成されるので、直流供給電源Ｖｉｎから供給される電圧が高電圧の場合、抵抗器での消費電力が大きくなり発熱および使用する抵抗器のサイズが大きくなるという問題が発生する。図３の回路では、ＧＮＤへ分流し捨てる電流Ｉｄ３を再利用するため、不要な発熱は生じない、またサイズの大きな抵抗器も必要ない。
【００３２】
以上説明したように、本発明によれば、小型、低コストの起動回路を備えたスイッチング電源が実現できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の具体的な回路例図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】従来のスイッチング電源の一例を示す回路図である。
【図５】図４の動作を示す波形例図である。
【符号の説明】
【００３４】
ＳＤ  降圧部
ＣＤ  電流検出部
ＣＣ  電流制御部
ＣＴＬ  制御回路部制御回路部
Ｑ１  スイッチング素子(ＦＥＴ)
Ｑ２、Ｑ３  トランジスタ
Ｔ１  トランス
ＺＤ  ツェナーダイオード
Ｄ１、Ｄ２  ダイオード
Ｃ１、Ｃ２  コンデンサ
Ｒ１〜Ｒ４  抵抗
【図１】
0005234327.tif 000002
【図２】
0005234327.tif 000003
【図３】
0005234327.tif 000004
【図４】
0005234327.tif 000005
【図５】
0005234327.tif 000006