(57)【特許請求の範囲】
【請求項１】
試料上の同一パターンとなるように形成された複数のパターンの対応する領域の画像を撮像し、比較して欠陥を検出する欠陥検査方法であって、
検査対象となる前記試料上のパターンを所定の光学条件で照明し、前記試料からの散乱光を所定の光学条件で検出して、各々異なる光学条件に対応する複数の画像を取得し、前記複数の画像に基づく情報を統合して欠陥の検出を行い、
前記異なる光学条件に対応する複数の画像のうち、一部の複数の画像のみを選択し、前記選択された複数の画像に基づいて欠陥の検出を行う欠陥検査方法。
【請求項２】
請求項１記載の欠陥検査方法であって、
前記取得した複数の画像を一定の処理単位の画像に分割し、前記分割された複数の画像を複数のCPUに分配して、前記複数のCPUにて並列若しくは時系列に欠陥判定処理を行った後、前記複数の欠陥判定処理結果を統合して欠陥の検出を行うことを特徴とする欠陥検査方法。
【請求項３】
請求項１または２に記載の欠陥検査方法であって、
前記画像を選択する工程では、入力されたウェハ情報に基づいて選択されることを特徴とする欠陥検査方法。
【請求項４】
請求項１乃至３のいずれかに記載の欠陥検査方法であって、
前記異なる光学条件に対応する複数の画像を取得する工程では、一の光学条件で照明し、異なる複数の光学条件で検出することで、前記複数の画像を取得することを特徴とする欠陥検査方法。
【請求項５】
請求項４記載の欠陥検査方法であって、
前記異なる複数の光学条件で検出する工程では、前記試料からの散乱光を、前記試料に対して異なる仰角で検出することを特徴とする欠陥検査方法。
【請求項６】
請求項１乃至３のいずれかに記載の欠陥検査方法であって、
前記異なる光学条件に対応する複数の画像を取得する工程では、異なる複数の光学条件で照明し、一の光学条件で検出することで、前記複数の画像を取得することを特徴とする欠陥検査方法。
【請求項７】
請求項２記載の欠陥検査方法であって、
予め計測されたタスクの演算負荷と前記試料内のタスクの演算面積との情報に基づいて、前記複数のCPUの割当てが決定され、欠陥判定処理が行われることを特徴とする欠陥検査方法。
【請求項８】
請求項２記載の欠陥検査方法であって、
前記複数のCPUは、第１の光学条件により得られた第一の検査対象パターン画像とこれに対応する第一の参照パターン画像との間で第一の特徴量を演算し、第２の光学条件により得られた第二の検査対象パターン画像とこれに対応する第二の参照パターン画像との間で第二の特徴量を演算し、前記第一の特徴量と前記第二の特徴量を用いて欠陥を検出することを特徴とする欠陥検査方法。
【請求項９】
試料上の同一パターンとなるように形成された複数のパターンの対応する領域の画像を複数の光学条件で受光して検出し、検出された各光学条件に対応する複数の画像を用いて欠陥を検出する欠陥検査方法であって、
検出した各光学条件に対応する複数の画像をメモリに格納し，タスク管理を行なうCPUがメモリに格納された複数の画像を読み出し，複数の小画像に分割してタスクを実行する複数の演算CPUに入力し，複数の演算CPUが入力された分割画像に対して欠陥判定処理を行い、
前記複数の光学条件に対応する複数の画像のうち、一部の複数の画像のみを選択し、前記選択された複数の画像に基づいて欠陥の検出を行うことを特徴とする欠陥検査方法。
【請求項１０】
請求項９記載の欠陥検査方法であって、
前記演算CPUで行われる欠陥判定処理は複数あり，並列に実行され，実行された複数の欠陥判定処理の結果を統合して出力することを特徴とする欠陥検査方法。
【請求項１１】
請求項９記載の欠陥検査方法であって、
前記タスク管理を行なうCPUは，各欠陥判定処理の負荷に応じて，前記演算CPU各々に，複数の欠陥判定処理のいずれかの処理を割当てることを特徴とする欠陥検査方法。
【請求項１２】
請求項９記載の欠陥検査方法であって、
検査対象となる試料上のパターンに対し，領域毎に，実行する欠陥判定処理の設定が可能であることを特徴とする欠陥検査方法。
【請求項１３】
試料上に形成されたパターンの欠陥を検査する装置であって、
複数の照明条件でパターンの光学像を照明する照明手段と、
複数の受光条件でパターンの光学像を検出器へと導く検出手段と、
前記検出された複数の画像を格納するメモリと、
前記メモリから画像を読み出し，画像を分割して，複数の演算CPUに入力するタスク管理手段と、
前記入力された検査対象画像と対応する参照画像とに基づいて欠陥を検出する手段と、を備え、
前記欠陥を検出する手段では、前記複数の画像のうち、一部の複数の画像のみを選択し、前記選択された複数の画像に基づいて欠陥の検出を行うことを特徴とする欠陥検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光もしくはレーザもしくは電子線などを用いて得られた対象物の画像と、参照画像を比較して、その比較結果に基づいて微細パターン欠陥や異物等を検出する検査に係り、特に半導体ウェハ、ＴＦＴ、ホトマスクなどの外観検査を行うのに好適なパターン検査装置及びその方法に関する。
【背景技術】
【０００２】
検査対象画像と参照画像とを比較して欠陥検出を行う従来の技術としては、特許文献１などに記載の方法が知られている。これは、繰り返しパターンが規則的に並んでいる検査対象試料をラインセンサで順次撮像し、繰り返しパターンピッチ分の時間遅れをおいた画像と比較し、その不一致部を欠陥として検出するものである。
【０００３】
このような従来の検査方法を半導体ウェハの欠陥検査を例に説明する。検査対象試料１１である半導体ウェハには図２（ａ）に示すように同一パターンのチップ２０が多数、規則的に並んでいる。ＤＲＡＭ等のメモリ素子では、各チップ２０は図２（ｂ）に示すようにメモリマット部２０−１と周辺回路部２０−２に大別することができる。メモリマット部２０−１は小さな繰り返しパターン（セル）の集合であり、周辺回路部２０−２は基本的にランダムパターンの集合である。一般的にはメモリマット部２０−１はパターン密度が高く、得られる画像は暗くなる。これに対し、周辺回路部２０−２はパターン密度が低く、得られる画像は明るくなる。
【０００４】
従来のパターン検査では、周辺回路部２０−２は隣接するチップの同じ位置、例えば図２の領域２２と領域２３等での画像の輝度値を比較し、その差がしきい値よりも大きい部分を欠陥として検出する。以下、このような検査をチップ比較と記載する。メモリマット部２０−１はメモリマット部内の隣接するセルの画像の輝度値を比較し、同様にその差がしきい値よりも大きい部分を欠陥として検出する。以下、このような検査をセル比較と記載する。これらの比較検査は高速に行われる必要がある。
【０００５】
【特許文献１】特開平０５−２６４４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
検査対象となる半導体ウェハでは隣接チップであってもパターンに膜厚の微妙な違いが生じ、チップ間の画像には局所的に明るさの違いがある。従来方式のように、輝度差が特定のしきい値ＴＨ以上となる部分を欠陥とするならば、このような膜厚の違いにより明るさが異なる領域も欠陥として検出されることになる。これは本来、欠陥として検出されるべきものではない。つまり虚報であるが、従来は虚報発生を避けるための１つの方法として、欠陥検出のためのしきい値を大きくしていた。しかし、これは感度を下げることになり、同程度以下の差分値の欠陥は検出できない。また、膜厚の違いによる明るさの違いは、図２に示した配列チップのうち、ウェハ内の特定チップ間でのみ生じる場合や、チップ内の特定のパターンでのみ生じる場合があるが、これらのローカルなエリアにしきい値を合わせてしまうと全体の検査感度を著しく低下させることになる。
【０００７】
また、感度を阻害する要因として、パターンの太さのばらつきを起因とするチップ間の明るさの違いがある。従来の明るさによる比較検査では、このような明るさばらつきがある場合、検査時のノイズとなる。
【０００８】
一方、欠陥の種類は多様であり、検出する必要のない欠陥（ノイズと見なしてよいもの）と検出すべき欠陥に大別できる。外観検査には、膨大な数の欠陥の中からユーザが所望する欠陥のみを抽出することが求められているが、上記輝度差としきい値との比較では、これを実現することは難しい。これに対し、材質、表面粗さ、サイズ、深さなど検査対象に依存したファクタと、照明条件など検出系に依存したファクタとの組合せにより、欠陥の種類により見え方が変わることが多い。
【０００９】
本発明は、このような従来検査技術の問題を解決して、同一パターンとなるように形成されたパターンの対応する領域の画像を比較して画像の不一致部を欠陥と判定する検査方法又は検査装置であって、膜厚の違いやパターンの太さの違いなどから生じる比較画像間の明るさむらを低減し、ノイズや検出する必要のない欠陥に埋没した、ユーザが所望する欠陥を高感度、かつ高速に検出する検査方法又は検査装置を提供するものである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、同一パターンとなるように形成されたパターンの対応する領域の画像を比較して画像の不一致部を欠陥と判定するパターン検査装置において、膜厚の違いやパターンの太さの違いなどから生じる比較画像間の明るさむらの影響を低減し、高感度なパターン検査を高速に行えるようにした。
【００１１】
そのため，複数の光学条件により照明して得られる散乱光分布各々に対し，複数の光学条件範囲に含まれる散乱光成分を光学像として検出し，得られた複数の光学条件による画像を用いて欠陥を検出する手段を有する。
【００１２】
また、本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
（１）試料上の同一パターンとなるように形成された複数のパターンの対応する領域の画像を撮像し、比較して欠陥を検出する欠陥検査方法であって、検査対象となる前記試料上のパターンを所定の光学条件で照明し、前記試料からの散乱光を所定の光学条件で検出して、各々異なる光学条件に対応する複数の画像を取得し、前記複数の画像に基づく情報を統合して欠陥の検出を行うことを特徴とする欠陥検査方法である。
（２）（１）記載の欠陥検査方法であって、前記取得した複数の画像を一定の処理単位の画像に分割し、前記分割された複数の画像を複数のCPUに分配して、前記複数のCPUにて並列若しくは時系列に欠陥判定処理を行った後、前記複数の欠陥判定処理結果を統合して欠陥の検出を行うことを特徴とする欠陥検査方法である。
（３）試料上の同一パターンとなるように形成された複数のパターンの対応する領域の画像を複数の光学条件で受光して検出し、検出された各光学条件に対応する複数の画像を用いて欠陥を検出する欠陥検査方法であって、検出した各光学条件に対応する複数の画像をメモリに格納し，タスク管理を行なうCPUがメモリに格納された複数の画像を読み出し，複数の小画像に分割してタスクを実行する複数の演算CPUに入力し，複数の演算CPUが入力された分割画像に対して欠陥判定処理を行う，ことを特徴とする欠陥検査方法である。
（４）試料上に形成されたパターンの欠陥を検査する装置であって、複数の照明条件でパターンの光学像を照明する照明手段と、複数の受光条件でパターンの光学像を検出器へと導く検出手段と、前記検出された複数の画像を格納するメモリと、前記メモリから画像を読み出し，画像を分割して，複数の演算CPUに入力するタスク管理手段と、前記入力された検査対象画像と対応する参照画像とに基づいて欠陥を検出する手段と、を備えたことを特徴とする欠陥検査装置である。
【発明の効果】
【００１３】
本発明によれば、膜厚の違いやパターンの太さの違いなどから生じる比較画像間の明るさむらの影響を低減しノイズに埋没した欠陥を高感度に検出する検査方法及び検査装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図１乃至図１５を用い、半導体ウェハを対象とした暗視野照明による欠陥検査装置を例にとって説明する。
図１は、本発明の構成の概念図を示す。光学部１は，複数の照明部１５ａ，１５ｂ，及び検出部１７を有して構成される。照明部１５ａと１５ｂは互いに異なる光学条件の照明光を検査対象基板１１に照射する。照明部１５ａおよび１５ｂ各々による照明光にて，それぞれ散乱光３ａ，３ｂが発生し，検出部１７で散乱光強度信号として検出される。図１では，３ａ，３ｂは共通の検出部１７で検出する例を示すが，２つの検出部で各々検出しても構わない。また、照明部及び検出部は２つである必要はなく、３つ以上であっても構わない。検出した散乱光強度信号は一旦，メモリ２に格納され，画像処理部１８に入力される。画像処理部１８はタスク管理部１８−１，前処理部１８−２，欠陥判定部１８−３を適宜有して構成される。メモリ２に格納された散乱光強度信号に対し，タスク管理部１８−１において，チップのサイズ，チップ数他，検出条件に応じて，後述するタスクを生成する。そして，前処理部１８−２において，後述する信号補正，タスクに応じた画像分割などを行う。さらに、欠陥判定部１８−３ではタスク管理部１８−１で生成されたタスクに応じて後述する欠陥判定処理を行い，欠陥情報を全体制御部１９に出力する。
【００１５】
散乱光３ａおよび３ｂは、各々照明部１５ａおよび１５ｂに対応して発生する散乱光分布を指す。照明部１５ａによる照明光の光学条件と照明部１５ｂによる照明光の光学条件が異なれば、各々によって発生する散乱光３ａと散乱光３ｂは互いに異なる。本明細書においては、ある照明光によって発生した散乱光の光学的性質およびその特徴を、その散乱光の散乱光分布と呼ぶ。散乱光分布とは、より具体的には、散乱光の出射位置・出射方位・出射角度に対する、強度・振幅・位相・偏光・波長・コヒーレンシなどの光学パラメータ値の分布を指す。
【００１６】
図１の構成を実現する具体的な検査装置の一例として模式図を図３に示す。
本発明に係る検査装置は、試料１１（半導体ウェハなどの被検査物）に対して照明光を斜方から照射する複数の照明部１５ａ，１５ｂと、試料１１からの垂直方向への散乱光を結像させる光学系１６と、結像された光学像を受光し、画像信号に変換する検出部１７と、得られた画像信号を格納するメモリ２と、画像処理部１８と、全体制御部１９とを適宜含んで構成される。試料１１はXY平面内の移動及び回転とZ方向への移動が可能なステージ１２に搭載され、ステージ１２はメカニカルコントローラ１３により駆動される。このとき、試料１１をＸ-Ｙ-Ｚ-θステージ１２に搭載し、該Ｘ-Ｙ-Ｚ-θステージ１２を水平方向に移動させながら異物散乱光を検出することで、検出結果を二次元画像として得る。
【００１７】
照明部１５ａ，１５ｂの照明光源は、レーザを用いても，ランプを用いてもよい。また、照明光源の波長の光は短波長であってもよく、また、広帯域の波長の光（白色光）であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる（微細な欠陥を検出する）ために、紫外領域の波長の光（Ｕｌｔｒａ  Ｖｉｏｌｅｔ  Ｌｉｇｈｔ：ＵＶ光）を用いることもできる。レーザを光源として用いる場合、それが単波長のレーザである場合には、可干渉性を低減する手段（図示していない）を照明部１５ａ，１５ｂに備えることも可能である。
【００１８】
検出部１７は、イメージセンサに複数の１次元イメージセンサを２次元に配列して構成した時間遅延積分型のイメージセンサ（Ｔｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ：ＴＤＩイメージセンサ）を採用し、ステージ１２の移動と同期して各１次元イメージセンサが検出した信号を次段の１次元イメージセンサに転送して加算することにより、比較的高速で高感度に２次元画像を得ることが可能になる。このＴＤＩイメージセンサとして複数の出力タップを備えた並列出力タイプのセンサを用いることにより、センサからの出力を並列に処理することができ、より高速な検出が可能になる。
【００１９】
画像処理部１８は、半導体ウェハ内の欠陥候補を抽出するものであって、半導体ウェハの設計情報や品種，工程などに応じて，検査タスクを生成，管理するタスク管理部１８−１と，入力された画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行い，タスクに応じて画像を分割する前処理部１８−２と、補正後の画像から欠陥候補を抽出する欠陥判定部１８−３と、検出された欠陥を複数の欠陥種に分類する欠陥分類部１８−４と、外部から入力される画像処理のパラメータをセットして欠陥判定部１８−３に与えるパラメータ設定部１８−５とを適宜含んで構成される。
欠陥判定部１８−３では，補正され、入力された被検査領域の画像（以下、検出画像と記載）と対応する領域の画像（以下、参照画像と記載）の位置を合わせるための補正量を算出し、算出された位置補正量を用いて、検出画像と参照画像の位置合せを行い、対応する画素の特徴量を用いて特徴空間上ではずれ値となる画素を欠陥候補として出力する。
【００２０】
全体制御部１９は、各種制御を行うＣＰＵ(全体制御部１９に内蔵)を備え、ユーザからの検査パラメータ（後述する，欠陥とノイズを識別するための特徴量の種類、しきい値など）や，試料１１の設計情報を受け付け、検出された欠陥情報を表示する表示手段と入力手段を持つユーザインターフェース部１９−１と、検出された欠陥候補の特徴量や画像などを記憶する記憶装置１９−２とに適宜接続されている。メカニカルコントローラ１３は、全体制御部１９からの制御指令に基づいてステージ１２を駆動する。尚、画像処理部１８、光学系１６等も全体制御部１９からの指令により駆動される。
【００２１】
ここで、試料１１である半導体ウェハは、図２に示すように、メモリマット部２０−１と周辺回路部２０−２を有する同一パターンのチップ２０が多数、規則的に並んでいる。全体制御部１９では半導体ウェハをステージ１２により連続的に移動させ、これに同期して、順次、チップの像を検出部１７より取り込み、検出画像に対し、規則的に配列されたチップの同じ位置、例えば図２の検出画像の領域２３に対し、領域２１、２２、２４、２５のデジタル画像信号を参照画像とし、参照画像の対応する画素や、検出画像内の他の画素と比較し、特徴的に大きく異なる画素を欠陥候補として検出する。
【００２２】
次に、欠陥判定部１８−３の処理フローについて、図２に示した検査対象となるチップの画像２３を例にとり、図４を用いて説明する。まず、検査対象となるチップの像（検出画像３１）と対応する参照画像３２（ここでは、隣接するチップの像、図２の２２とする）を画像メモリ１８−２から読み出し、位置のずれを検出し、位置合せを行う（３０３）。位置ずれ検出は一方の画像をずらしながら，他方の画像との間で輝度差の二乗和が最小になるずれ量を求める方法や、正規化相関係数が最大となるずれ量を求める方法などを用いればよい。次に、位置合せを行った検出画像３１の各画素に対して、参照画像３２の対応する画素との間で複数の特徴量を演算する（３０４）。特徴量は、その画素の特徴を表すものであればよい。その一例としては、明るさ、コントラスト、濃淡差、近傍画素の明るさ分散値、相関係数、近傍画素との明るさの増減、２次微分値などがある。これらの特徴量の一例は、検出画像の各点の明るさをf(x、y)、対応する参照画像の明るさをg(x,y)とすると以下の式で表される。
（数１）明るさ； f(x,y)、もしくは ｛f(x,y)+g(x,y)｝/2
（数２）コントラスト；max{f(x,y)、f(x+1,y)、f(x,y+1)、f(x+1,y+1)}−
min{f(x,y)、f(x+1,y)、f(x,y+1)、f(x+1,y+1)}
（数３）濃淡差； f(x,y)−g(x,y)
（数４）分散； [Σ{f(x+i,y+j)2}−{Σf(x+i,y+j)}2/M]／(M-1)  i,j=-1、0,1 M=9
そして、これら特徴量のうちのいくつか、あるいは全ての特徴量を軸とする空間に各画素をプロットすることにより特徴空間を形成し（３０５）、この特徴空間におけるデータの分布の外側にプロットされる画素、すなわち特徴的はずれ値となる画素を欠陥候補として検出する（３０６）。
【００２３】
更に、本発明では異なる複数の光学条件の画像を統合して欠陥判定処理を行うことが可能であり、この場合に有用となる複数の光学成分を一括検出可能な検出器の例を図５に示す。
【００２４】
図５（ａ）は、偏光ビームスプリッタ５０１により散乱光を偏光状態で分離し、検出器１７ａ、１７ｂ各々で検出する構成を示す。任意の偏光を選択するための波長板５０２ａ、５０２ｂが光学系１６に必要に応じて設置される。ここで、偏光ビームスプリッタ５０１に替えてダイクロイックミラーなどの波長選択機能を持つ光学素子を配置すれば、３板式ＣＣＤセンサと同等の構成となり、複数波長を含む散乱光を波長ごとに分離して個別に検出することが可能となる。
【００２５】
図５（ｂ）は、検出器の受光画素ごとに異なる偏光状態を検出することで、互いに偏光成分の異なる複数の検出信号を得る検出器の例である。線状に配列した受光画素５１１にて、画素毎に互いに異なる２種類の偏光を検出するよう、交互に偏光子が配置されている。このような検出器は、特許第３３２５８２５号に述べられている方法などで作成した偏光子アレイをリニアセンサの画素に合せて貼り付けることで実現される。リニアＣＣＤセンサとして図５（ｂ）に示したように、奇数番目画素の信号を片側の水平転送レジスタ５１２に、偶数番目画素の信号をもう一方の水平転送レジスタ５１３に出力する構成のものを用いれば、各々のレジスタの出力が偏光成分ごとの検出信号に対応する。図５（ａ）の構成は図５（ｂ）と比較して高解像度が実現できる特徴がある。一方、図５（ｂ）の構成は、センサが１つで済むため安価に実現できる特徴がある。
【００２６】
以上の通り，複数の光学成分を複数の検出器により一括で取得する例，及び単一の検出器により一括で取得する例を述べたが，照明条件や受光条件を変えながら，順次画像を取得し，一旦，図１に示したメモリ２に保持し，全光学条件の画像がそろった段階で画像処理部１８にて欠陥判定処理を行う方法であってもよい。
【００２７】
ここで、検査対象画像は図３に示したステージ１２の移動に伴い、連続的に得られるため、特定単位の小画像に分割して、欠陥判定処理を行う。
【００２８】
図６（ａ）は、検査対象試料１１である半導体ウェハ内のチップ４０を検査対象とし、検出器で画像を取得する例である。本発明の構成では複数の光学条件で検出したチップ４０の画像を図１に示すメモリ２に格納する。これに対し，タスク管理部１８−１において，メモリから各光学条件の画像を読み出し，図中に示す通り，光学条件Aで取得したチップ４０の画像は４１a〜４６aの６つの小画像に，光学条件Bで取得したチップ４０の画像は４１b〜４６bの６つの小画像に分割する。このとき，４１ａと４１ｂ，・・，４６ａと４６ｂはウェハ内の同一位置の画像である。タスク管理部１８−１は，これら光学条件の異なる同一位置の画像をセットにして，前処理部１８−２へ入力し，シェーディング補正などの前処理を行った後の光学条件の異なる対応する複数の画像を用いて欠陥判定処理を行う。なお、ここでは６つの小画像に分割する例を示したが、これに限られず、複数であればいくつに分割してもよい。
【００２９】
図６（ｂ）は，画像の分割，前処理，欠陥判定処理を行う画像処理部のシステム構成例を示す。後述するタスクの管理，生成を行うCPU１８−１と，前処理，欠陥判定処理を行う６つの演算CPU４１０〜４６０で構成される。各光学条件の画像は，タスク管理部１８−１において，互いに対応する６つの画像に分割され，演算CPU４１０〜４６０に分配される。各演算CPUとタスク管理を行うCPUは互いにデータ転送が可能な通信バスで接続されている。演算CPUは全て同じ処理を並列に実行することができる。また、互いに、他の演算CPUと別の処理を並列に実行することもできる。これらの演算CPUのタスク管理は，タスク管理CPU１８−１が行う。
【００３０】
次に、図４とは異なる欠陥判定の処理フローとして、異なる２つの光学条件により取得した２枚の画像から欠陥を検出する処理フローについて、図７（ａ）を用いて説明する。上述の各演算CPUには，チップの同一位置を異なる光学条件で取得した画像がセットで入力され，欠陥判定処理が行われる。まず，光学条件Aにより得られた検査対象チップ４０の分割画像４１aとその参照画像４１a’の位置のずれを検出し、位置合せを行う（３０３ａ）。次に位置合せを行った検出画像４１ａの各画素に対して、参照画像４１a’の対応する画素との間で特徴量を演算する（３０４a）。同様に光学条件Bによる得られた検出画像４１bとその参照画像４１b’も同様に位置合せ、特徴量演算までを行う（３０３b，３０４b）。ここで，光学条件Aと光学条件Bの画像が時系列に撮像されたものであれば，４１ａと４１ｂの位置ずれ量も同様に算出する（３０７）。そして，光学条件AとBの画像の位置関係を加味して，特徴量全て、あるいは、いくつかを選択し、特徴空間を形成する（３０５）。特徴量は前述の、明るさ、コントラスト、濃淡差、近傍画素の明るさ分散値、相関係数、近傍画素との明るさの増減、２次微分値などを、それぞれの画像のセットから算出する。加えて、各画像の明るさそのもの（４１a、４１a’、４１b、４１b’）も特徴量とする。また、各検出系の画像を統合して、例えば、４１aと４１b、４１a’と４１b’の平均値から上記いずれか又は複数の特徴量を求めても構わない。
【００３１】
ここで，特徴量として，４１ａと４１ａ’で算出した明るさ平均Baと，４１bと４１b’で算出した明るさ平均Bｂの2つを選択する例を説明する。４１aに対する４１ｂの位置のずれが（x1，y1）であった場合，光学条件Aから算出した各画素（x,y）の特徴量 Ba（x,y）に対する，光学条件Bから算出した特徴量はBb（x+x1,y+y1）である。このため，特徴空間は，X値をBa（x,y），Y値をBb（x+x1,y+y1）として， 2次元空間に対象領域内の全画素の値をプロットして生成する。
【００３２】
図７（ｂ）は生成した特徴空間の例である。この2次元空間内で分布の外側にプロットされる画素をはずれ値として欠陥候補とする。分布の内外判定は，2次元ガウス分布をあてはめ，標準偏差の内外を調べる等，いずれの方法でもよい。また，３つ以上の特徴量を選択し，N次元特徴空間において分布の内外判定によるはずれ画素検出を行うことも可能である。
【００３３】
上記に説明したように，本発明では異なる光学条件で生じた散乱光を受光して得られた複数の画像信号を１つの演算CPUに入力し，欠陥判定処理を行う。２つの異なる光学条件で得られた画像は当然のことながら散乱光の分布状態が異なり、処理をして検出される欠陥種も一部で異なる。このため、異なる光学条件の情報を統合して欠陥の検出を行うことにより、より多様な欠陥種の一括検出が可能となる。
【００３４】
図８にこれまでに説明した発明を実現するための画像処理部１８の構成例を示す。チップ４０の網掛けの部分を検査対象領域とすると，光学条件の異なる複数の画像（ここでは，条件Ａ，Ｂの２種）を一括，もしくは時系列に取得し，メモリ２に格納する。取得した画像に対し，画像処理部１８において，タスク管理を行うCPU８０−１がメモリから画像を読み出し，画像を分割して，画像の前処理，欠陥判定処理を行う複数の演算ＣＰＵからなる演算部８０−２へ分配する。図８の例では，演算部８０−２の各CPUはそれぞれメモリ８１．８２．８３を備えており，分配された分割画像をメモリへ一旦格納することが可能である。ここでは，６つに分割した画像を３つの演算CPUへ入力し，並列に欠陥判定処理を行う。まず，先頭から３つの領域３１，３２，３３に対応する複数光学条件の検出画像，参照画像を３つの演算CPUへ入力し，各CPUが処理を開始する。その間に，残りの領域３４，３５，３６に対応する画像を同様に各CPUのメモリに格納する。各CPUは領域３１，３２，３３の処理が終わると次の領域の画像をメモリから読み込み，処理を開始する。演算CPUがメモリを持たない構成の場合もあり，その場合は，領域３１，３２，３３の処理が終了するのを待ち，次の領域の画像を入力する。
【００３５】
図８では，３つの演算CPUに異なる領域の画像が入力され，同様の欠陥判定処理を順次処理する例を示しているが，本発明の画像処理システムでは，同一の領域の画像を３つの演算CPUが順次処理することも可能である。図９はその処理の流れを示す。まず，先頭の領域３１の画像から順次，CPU９０−１に入力する。９０−１では，入力された画像の前処理を行い，前処理後の画像を９０−２へ出力し，次に入力される領域３２の画像の前処理を行う。９０−２では，前処理後の画像について，検出画像と参照画像の位置ずれ量を算出し，位置のずれを補正した画像を生成し，９０−３へ出力し，次に入力される領域３２の位置ずれ量算出，位置補正を行う。９０−３では，入力された位置補正後の画像から特徴量を算出し，欠陥候補となる画素を出力し，次に入力される領域３２の画像の欠陥判定を行う。このように，３つの演算CPUがそれぞれ別タスクを分担し，時系列に同一の画像が各演算CPU間を巡り，欠陥判定処理が行われる。
【００３６】
更に，本発明による画像処理部１８では，複数種類の欠陥判定処理を並列に実行することが可能である。図２で説明したように，検査対象であるチップ２０は，メモリマット部２０−１と周辺回路部２０−２に大別することができる。小さな繰り返しパターン（セル）の集合であるメモリマット部２０−１は，隣接するチップと比較するよりも，ウェハ内の膜厚むらの影響が小さい隣接セルと比較をする方がノイズを抑制でき，欠陥をより顕在化できる。このような検査をセル比較と呼ぶ。セル比較も上記に述べたチップ比較による欠陥判定処理と同様に，検査対象画像の各画素について，同一画像内のセルピッチ分，離れた画素との間で特徴量を算出し，特徴空間上のはずれ画素を欠陥候補として算出する。単純な2値化処理（特徴量の差がしきい値より大きい画素を検出する）でもよい。
図１０は複数欠陥判定処理の設定方法を示す図である。チップ１０−１内にある４つの縦縞の矩形領域がメモリマット部，それ以外が周辺回路部であった場合，ユーザは表示されたチップ全体の画像，もしくは設計図を見て，領域とその部分の検査モードを１０−２，１０−３のように指定する。例えば、１０−２では左上のメモリマット部を検査モード２，チップ全体を検査モード１の欠陥判定方法に設定したことになる。ここで，１０−１内の左上のメモリマット部は，１０−２と１０−３の設定で2重に設定される。この場合，2重に設定された領域には優先順位をつけておく。左上のメモリマット部についてはモード２を優先と設定した場合，モード１の方式による検査対象領域は，チップ全体から左上のメモリマット部を除いた部分となる。本例では各欠陥判定処理の対象領域の設定を矩形で個々に設定するものであるが，代表画像パターンを指定して，その部分と類似するパターンを自動で探索し，ラベリング処理をして領域を設定することも可能である。
【００３７】
本発明では，演算負荷の異なる複数の欠陥判定処理を効率的に実行する。その実行タスクの生成は，図１に示したタスク管理部１８−１にて行う。図１０（ｂ）はその処理フローである。まず，演算負荷の異なる複数の欠陥判定処理（以下，タスクと記述する）を搭載する場合，タスクの実装時に各タスクの演算負荷をあらかじめ計測しておく（１０−４）。そして，実際の欠陥判定処理開始時には，タスク管理部１８−１にて，図１０（ａ）で設定したチップ内の各タスク（図中ではモードと記載）設定領域のレシピから，各タスクの演算面積を算出し（１０−５），演算負荷と演算面積から，各タスクの演算時間を見積もる（１０−６）。そして，各タスクの欠陥判定処理に占める比率から，各タスクを分担して実行する演算CPU数を決定し，各演算CPUにタスクを割当てる（１０−７）。
【００３８】
図１１は，タスク１とタスク２の演算負荷が２：１であり，全領域に対して，タスク１とタスク２の２つの欠陥判定を３つの演算CPUで実行する例を示す。チップ４0から取得した画像をタスク管理部１８−１にて６等分に分割（４１〜４６）する。そして，CPU１１０−１とCPU１１０−２に交互に分割画像を振り分けて入力する。併せてタスク１の実行命令も与える。また，分割画像４１〜４６の全てをCPU１１０−３に入力する。併せてタスク２の実行命令も与える。CPU１１０−１〜１１０−３は入力された画像に対し，与えられた実行命令に従って，欠陥判定処理を実行し，結果を出力する。このような構成をとることで，３つ演算CPUは演算空き時間を発生させることなく，ほぼ同じ処理時間でタスクを終了させることが可能となる。各演算CPUから出力される判定結果は統合される。例えば，領域４１に対して，CPU１１０−１と１１０−３から欠陥候補が出力されるが，２つの結果の論理積，もしくは，２つの結果の論理和をとったもの等を最終結果とする。このような処理をタスク管理部で生成することで，領域毎のタスクの設定なしで，異なる２つの欠陥判定処理を高速に実行し，高感度化が実現できる。ここで，タスク管理部において，画像を等分割して演算CPUに入力するのではなく，図１０（ａ）で設定した領域毎の欠陥判定モード設定レシピに従い，設定された領域を切り出して，切り出した矩形領域とタスク命令を演算CPUに与えることも可能である。この場合，２重に処理された領域は，図１０（ａ）の優先度の高い方の結果を最終結果とする。
【００３９】
以上の通り，２つの欠陥判定処理を効率的に実行する例を述べたが，本発明では，３つ以上の異なる欠陥判定処理も効率的に実行することが可能である。
そこで、３つ以上の欠陥判定処理が有効な例について図１２を用いて説明する。図１２（ａ）は入力される画像である。この画像はパターン形状に応じて、大きく、横縞のパターン領域、縦縞のパターン領域、パターンのない領域、ランダムパターン領域の４つに分けられる。このような場合、４つの異なる欠陥判定処理を並列で行うことが有効である。まず横縞のパターン領域（図１２（ｂ）の１２１ａ、１２１ｂ）では画像のＹ方向に繰返して類似パターンがあるので、パターンピッチ分だけＹ方向にずれた画素との間で明るさの比較を行う。また、縦縞のパターン領域（図１２（ｂ）の１２２ａ、１２２ｂ）では画像のＸ方向に繰返して類似パターンがあるので、パターンピッチ分だけＸ方向にずれた画素との間で明るさの比較を行う。また、パターンのない領域（図１２（ｂ）の１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ）では単純にしきい値との比較を行う。また、中央のランダムパターン領域（図１２（ｂ）の１２３）では隣接チップとの比較を行う。この際、タスク管理部は、４つの処理を演算CPUそれぞれに割当て、切り出した矩形画像と処理を実行するためのタスクを、処理を割当てた演算CPUに各々転送することで、容易に４つの異なる処理を並列に実行することができる。
【００４０】
次に、本発明の複数の欠陥判定処理による高感度検査を効率的に実現する構成例について図１３を用いて説明する。まず検査レシピとして，半導体ウェハの設計情報（メモリマット部のレイアウト，チップサイズ，チップ数など），入力画像情報（1回の走査で入力される画像幅，入力される光学条件の異なる画像の枚数）といった画像情報（１３−１）や，試料の品種，工程，DOI（重要な欠陥種）などといったウェハ情報（１３−２）が入力されると，タスク管理部１３−３は，画像を複数の演算CPUに分配し，効率的に処理するための画像分割数，分割画像サイズなどをダイナミックに決定する。また，工程，品種，見つけたい欠陥種に応じて，複数の欠陥判定処理のうち，どの領域にどの欠陥判定処理を適用するかを決定する。そして，分割した画像とその中の各々の領域に設定された検査タスクをセットで各演算CPU１３−４に出力する。演算CPUは，入力された画像の各領域について指定タスクを実行する。１３−４の例では，パターンの何もない領域は単純2値化処理（モード１）で，微細な繰返しパターン部は同一画像内での隣接パターン比較処理（モード２）で，ランダムなパターン部は隣接チップ比較処理（モード３）で，更にシステマティック欠陥の発生しやすい領域は設計データとの比較（モード４）で欠陥判定処理を行うことを示している。このように１つの演算CPU内で複数のモードを実行する場合，マルチコアのCPUなどを用いて，各コアに各判定処理を実行させるのがより効率的である。
【００４１】
これまで、異なる複数の光学条件の画像を１つの検出器で得て欠陥判定を行う実施形態について説明したが，本発明はこれに限られるものではなく、複数の画像を複数の検出器で得る方法であってもよい。図３に示した暗視野照明による欠陥検査装置において検出光学系を２つにした構成例について図１４を用いて説明する。図３との共通部分については説明を省略し、異なる部分を主として説明する。
【００４２】
図１４に示す欠陥検査装置は、上方検出系１６のほかに斜方検出系１４０を有する。斜方検出系１４０では、試料１１からの斜方への散乱光を結像させ、散乱光像をイメージセンサ１４１で受光し、画像信号に変換する。得られた画像信号は、上方検出系１６と同じ画像処理部１８に入力され、処理される。ここで、２つの異なる検出系で撮像される画像は当然のことながら画質が異なり、検出される欠陥種も一部で異なる。このため、各検出系の情報を統合して欠陥の検出を行うことにより、より多様な欠陥種の検出が可能となる。なお、複数検出系による情報の統合は前述の方法を用いればよい。また、図１４に示す欠陥検査装置では、光学条件の異なる検出光学系が２つあるため、照明部１５は１つであってもよい。
【００４３】
上記した通り、光学条件の異なる画像が多いほど，画像から多くのパターン情報を得ることができ，より高度な欠陥とノイズの識別が可能となるが，一方で、処理データが多くなるほど画像処理の規模を大きくする必要があり，かかるコストが高くなる。これを避けるため，光学パラメータ空間は広げ，各種画像を取得する手段をもつ一方で，その中から欠陥とノイズの識別，もしくは，検出したい欠陥を検出するのに有効な３ないしは４条件を選択する手法としても構わない。
【００４４】
この条件絞込みの流れについて図１５を用いて説明する。異なる光学条件の１６種類以上の画像は前述の図５（ｂ）に示した方法により一括に取得することが可能である．一括取得が可能な検出器に対し，その後にセレクタ１５−１を配置する。そして，品種，工程，DOI（重要な欠陥種）などといったウェハ情報（１３−２）が入力されると，データベース１５−２を基に組み合わせた場合に最適になる３〜４つの条件を選択し，選択した画像データのみがセレクタ１５−１から出力され，画像処理部１８に入力される。データベース１５−２の構築は過去のデータの蓄積やシミュレーションと基に構築する。これによれば、画像処理規模及びコストを抑えつつ、高度な欠陥とノイズの識別が可能となる。
【００４５】
以上のように、本発明の各実施例で説明した検査装置によれば、画像処理部をタスク管理部と，複数の演算部で構成し，タスク管理部で効率的に処理が行うためのタスクを生成し，各演算CPUに画像と処理内容をダイナミックに割り当てることにより，複雑な処理を高速に行うことが可能である。また、複数の異なる光学条件の画像を統合し，特徴空間におけるはずれ値を検出することにより、多様な欠陥を高感度に検出することができる。また、複数の欠陥判定処理を有し，領域毎に最適な判定処理をタスク管理部が決定し，演算CPUに実行させることにより，高感度な欠陥検出を実現することができる。チップの比較による欠陥判定処理として，上記した実施形態では、参照画像は隣接するチップの画像（図２の２２）として、比較検査を行う例を示したが、参照画像は、複数のチップ（図２の２１、２２、２４、２５）の平均値などから１つ生成するのもかまわないし、２３と２１、２３と２２、・・・、２３と２５といったように1対１の比較を複数領域で行い、全ての比較結果を統計的に処理し、欠陥を検出する方式としてもかまわない。
【００４６】
また、本発明によれば、ＣＭＰなど平坦化プロセス後のパターン膜厚の微妙な違いや、照明光の短波長化により比較するチップ間に大きな明るさの違いがあっても、２０ｎｍ〜９０ｎｍ欠陥の検出が可能となる。
さらに、本発明によれば、ＳｉＯ2をはじめ、ＳｉＯＦ、ＢＳＧ、ＳｉＯＢ、多孔質シリア膜、などの無機絶縁膜や、メチル基含有ＳｉＯ2、ＭＳＱ、ポリイミド系膜、パレリン系膜、テフロン（登録商標）系膜、アモルファスカーボン膜などの有機絶縁膜といったｌｏｗ  k膜の検査において、屈折率分布の膜内ばらつきによる局所的な明るさの違いがあっても、２０ｎｍ〜９０ｎｍ欠陥の検出が可能となる。
【００４７】
以上、本発明の実施形態について半導体ウェハを対象とした暗視野検査装置における比較検査画像を例にとって説明したが、これに限られるものではなく、例えば、電子線式パターン検査における比較画像への適用も可能である。また、明視野照明のパターン検査装置にも適用可能である。さらに、検査対象についても、実施形態において例示した半導体ウェハに限られるものではなく、画像の比較により欠陥検出が行われているものであれば、例えばＴＦＴ基板、ホトマスク、プリント板などにも適用可能である。
【００４８】
また、本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）膜厚の違いやパターンの太さの違いなどから生じる比較画像間の明るさむらの影響を低減しノイズに埋没した欠陥を高感度に検出する検査方法及び検査装置を提供することができる。
（２）複数の欠陥判定処理を有することにより，ノイズに埋没した多様な欠陥種を高感度に検出することが可能となる。その例として，各チップの同じ位置の同じ位置に発生するシステマティック欠陥を検出可能とするとともに、ウェハの端にある欠陥も検出可能とする。
（３）複数の欠陥判定処理を，各判定処理の負荷に応じて演算CPU数の割当てて並列で実行することにより，高速に行うことが可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の構成の概念図を示す。
【図２】チップの構成例を示す図である。
【図３】本発明に係る欠陥検査装置の模式図を示す。
【図４】欠陥判定部の処理フローを示す図である。
【図５】複数の光学成分を一括検出可能な検出器の一例を示す図である。
【図６】画像処理システムのＣＰＵ構成例を示す図である。
【図７】複数の光学条件から得られた画像を用いた欠陥検出処理フローの一例を示す図である。
【図８】画像分配と複数CPUによる並列欠陥検出処理の流れを示す図である。
【図９】画像分配と複数CPUによる時系列欠陥検出処理の流れを示す図である。
【図１０】複数欠陥判定処理の設定方法を示す図である。
【図１１】複数欠陥判定モードの並列処理の流れを示す図である。
【図１２】複数欠陥判定モードの適用例を示す図である。
【図１３】検査タスクに基づく高感度欠陥検出方法の構成例を示す図である。
【図１４】複数の検出光学系からなる検査装置の一例を示す図である。
【図１５】複数光学条件の絞り込みを行う一例を示す図である。
【符号の説明】
【００５０】
１１…試料、１２…ステージ、１３…メカニカルコントローラ、１４…光源、１５…照明部、１６…光学系、１７…検出部、１８…画像処理部、１８−１…タスク管理部、１８−２…前処理部、１８−３…欠陥判定部、１８−４…欠陥分類部、１８−５…パラメータ設定部、１９…全体制御部、１９−１…ユーザインターフェース部、１９−２…記憶装置、２０…チップ、２０−１…メモリマット部、２０−２…周辺回路部、１４０…斜方検出系
【図１】
0005174535.tif 000002
【図２】
0005174535.tif 000003
【図３】
0005174535.tif 000004
【図４】
0005174535.tif 000005
【図５】
0005174535.tif 000006
【図６】
0005174535.tif 000007
【図７】
0005174535.tif 000008
【図８】
0005174535.tif 000009
【図９】
0005174535.tif 000010
【図１０】
0005174535.tif 000011
【図１１】
0005174535.tif 000012
【図１２】
0005174535.tif 000013
【図１３】
0005174535.tif 000014
【図１４】
0005174535.tif 000015
【図１５】
0005174535.tif 000016