(57)【特許請求の範囲】
【請求項１】
偏向制御回路によって生成された偏向器制御用のデジタル信号をアナログ信号にＤＡ変換し、ＤＡ変換後のアナログ信号を増幅して偏向器に出力するＤＡＣアンプユニットを備えた荷電粒子ビーム描画装置において、
前記ＤＡＣアンプユニットは、前記ＤＡ変換を行うＤＡＣ回路に書き込まれたデジタル信号の加算値を演算して記憶する第１演算手段と、前記第１演算手段に記憶された前記加算値を読み出すための読み出し信号を発生する読み出し信号発生手段とを有し、
前記偏向制御回路は、前記偏向器制御用のデジタル信号の加算値を演算して記憶する第２演算手段と、前記第１演算手段から読み出された加算値と前記第２演算手段に記憶された加算値とを比較する比較手段とを有し、
前記読み出し信号発生手段は、非描画期間に前記読み出し信号を発生することを特徴とする荷電粒子ビーム描画装置。
【請求項２】
前記読み出し信号発生手段は、描画領域を仮想分割したストライプの描画終了後の非描画期間にクロック信号を発生するクロック発生手段を有することを特徴とする請求項１に記載の荷電粒子ビーム描画装置。
【請求項３】
前記読み出し信号発生手段は、前記ストライプの描画終了後の非描画期間であり、かつ、前記クロック信号が発生している期間に、リードパルス信号を発生するリードパルス信号発生手段を更に有することを特徴とする請求項２に記載の荷電粒子ビーム描画装置。
【請求項４】
偏向器制御用のデジタル信号を生成する偏向制御回路と、前記デジタル信号をアナログ信号にＤＡ変換し、ＤＡ変換後のアナログ信号を増幅して偏向器に出力するＤＡＣアンプユニットを備えた荷電粒子ビーム描画装置における描画方法であって、
前記偏向制御回路から送信されたデジタル信号を前記ＤＡＣアンプユニットのＤＡＣ回路に書き込むと共に、書き込まれたデジタル信号の加算値である第１加算値を演算して記憶するステップと、
非描画期間に、前記第１加算値を前記偏向制御回路に読み出すステップと、
前記偏向制御回路に読み出された第１加算値と、前記偏向制御回路で演算されたデジタル信号の加算値である第２加算値とを比較するステップとを含むことを特徴とする荷電粒子ビーム描画装置における描画方法。
【請求項５】
前記第１加算値が読み出される非描画期間は、描画領域を仮想分割したストライプの描画終了後の非描画期間であり、この非描画期間に前記第１加算値を読み出すためのクロック信号及びリードパルス信号を前記ＤＡＣアンプユニットで発生させることを特徴とする請求項４に記載の荷電粒子ビーム描画装置における描画方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子ビーム描画装置および荷電粒子ビーム描画装置における描画方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造において、微細な回路パターンを形成するためにマスクが用いられている。このマスクにパターンを描画するために、荷電粒子ビーム描画装置の１つである電子ビーム描画装置を用いることが知られている（例えば、特許文献１参照。）。更なるパターンの微細化が要求される近年においては、１マスク当たりのショット数をテラショットレベルにまで増大させて半導体デバイスの高集積化が図られている。
【０００３】
このようにショット数が増大しても、高スループットの要求を満たす必要があるため、偏向制御回路から偏向器までのデータ転送速度が高速化されている。このようにデータ転送速度が高速化されると、データ転送エラーが発生し、描画エラーが発生する可能性がある。描画エラーの発生を防止するため、偏向制御回路と偏向器との間で転送データをチェックすることが考えられる。このＤＡＣアンプユニットは、偏向制御回路からのデジタル信号をＤＡ変換して、そのＤＡ変換後のアナログ信号を増幅して偏向器に印加するものである。
また、偏向器は温度や磁気的に安定した鏡筒部（「チャンバールーム」とも呼ばれる。）内に配置されており、この鏡筒部はコスト面や内部環境の維持面の要請から小型化されている。このため、ＤＡＣアンプユニットや偏向制御回路は、一般的には鏡筒部の外に配置されている。このＤＡＣアンプユニットは、その出力を高精度に保つため、偏向器の近くに配置すると共に、偏向器と短いケーブルで接続する必要がある。そうすると、偏向制御回路とＤＡＣアンプユニットの距離が必然的に長くなり、その間でデータ転送エラーが起こりやすくなる。従って、特に偏向制御回路とＤＡＣアンプユニットとの間で転送データをチェックする必要性が高くなる。
【０００４】
転送データをチェックする方法として、データ送受信側でそれぞれ演算されたデータのサム（加算値）を比較するサムチェックが知られている。このサムチェックを行うためには、演算されたサムを読み出すための信号（例えば、クロック信号）を発生させる必要がある。しかしながら、このようなクロック信号がＤＡＣアンプユニット出力（偏向器制御用のアナログ信号）にノイズとして重畳すると、却って描画精度を低下させる場合がある。
【特許文献１】特開２００７−２７１９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、上記課題に鑑み、描画精度を低下させることなく、偏向制御回路からＤＡＣアンプユニットまでのデータ転送をチェックすることが可能な荷電粒子ビーム描画装置および荷電粒子ビーム描画装置における描画方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、偏向制御回路によって生成された偏向器制御用のデジタル信号をアナログ信号にＤＡ変換し、ＤＡ変換後のアナログ信号を増幅して偏向器に出力するＤＡＣアンプユニットを備えた荷電粒子ビーム描画装置において、前記ＤＡＣアンプユニットは、前記ＤＡ変換を行うＤＡＣ回路に書き込まれたデジタル信号の加算値を演算して記憶する第１演算手段と、前記第１演算手段に記憶された前記加算値を読み出すための読み出し信号を発生する読み出し信号発生手段とを有し、前記偏向制御回路は、前記偏向器制御用のデジタル信号の加算値を演算して記憶する第２演算手段と、前記第１演算手段から読み出された加算値と前記第２演算手段に記憶された加算値とを比較する比較手段とを有し、前記読み出し信号発生手段は、非描画期間に前記読み出し信号を発生することを特徴とする。
【０００７】
本発明によれば、ＤＡＣアンプユニットの第１演算手段によって演算された加算値と、偏向制御回路の第２演算手段によって演算された加算値とを比較することで、偏向制御回路からＤＡＣアンプユニットまでのデータ転送をチェックすることができる。この第１演算手段から加算値を読み出すための読み出し信号を非描画期間に発生させることで、この読み出し信号が描画期間のＤＡＣアンプユニット出力にノイズとして加わることが防止される。従って、描画精度を低下させることなく、偏向制御回路からＤＡＣアンプユニットまでのデータ転送をチェックすることができる。
【０００８】
本発明において、前記読み出し信号発生手段は、描画領域を仮想分割したストライプの描画終了後の非描画期間にクロック信号を発生するクロック発生手段を有するように構成することができる。また、前記読み出し信号発生手段は、前記ストライプの描画終了後の非描画期間であり、かつ、前記クロック信号が発生している期間に、リードパルス信号を発生するリードパルス信号発生手段を更に有するように構成することができる。
【０００９】
また、上記課題を解決するため、本発明は、偏向器制御用のデジタル信号を生成する偏向制御回路と、前記デジタル信号をアナログ信号にＤＡ変換し、ＤＡ変換後のアナログ信号を増幅して偏向器に出力するＤＡＣアンプユニットを備えた荷電粒子ビーム描画装置における描画方法であって、前記偏向制御回路から送信されたデジタル信号を前記ＤＡＣアンプユニットのＤＡＣ回路に書き込むと共に、書き込まれたデジタル信号の加算値である第１加算値を演算して記憶するステップと、非描画期間に、前記第１加算値を前記偏向制御回路に読み出すステップと、前記偏向制御回路に読み出された第１加算値と、前記偏向制御回路で演算されたデジタル信号の加算値である第２加算値とを比較するステップとを含むことを特徴とする。
【００１０】
本発明によれば、ＤＡＣ回路に書き込まれたデジタル信号の加算値である第１加算値と、偏向制御回路で演算されたデジタル信号の加算値である第２加算値とを比較することで、偏向制御回路からＤＡＣアンプユニットまでのデータ転送をチェックすることができる。この第１加算値を偏向制御回路に読み出す時期を非描画期間にすることで、描画期間のＤＡＣアンプユニット出力にノイズが加わることが防止される。従って、描画精度を低下させることなく、偏向制御回路からＤＡＣアンプユニットまでのデータ転送をチェックすることができる。
【００１１】
本発明において、前記第１加算値が読み出される非描画期間は、描画領域を仮想分割したストライプの描画終了後の非描画期間であり、この非描画期間に前記第１加算値を読み出すためのクロック信号及びリードパルス信号を前記ＤＡＣアンプユニットで発生させることができる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施の形態による電子ビーム描画装置の構成を示す概念図である。図１に示す電子ビーム描画装置は描画部１００を備え、この描画部１００は電子鏡筒１０２を備えている。この電子鏡筒１０２内には、電子銃１１０から発せられた電子ビーム（例えば、５０ｋＶで加速された電子ビーム）１１２を第１成形アパーチャ１２０に照射するための照明レンズ１１４が配置されている。
【００１３】
照明レンズ１１４と第１成形アパーチャ１２０との間には、ブランキング（ＢＬＫ）偏向器１１６とＢＬＫアパーチャ１１８とが配置されている。ブランキングＯＮ時（非描画期間）には、ＢＬＫ偏向器１１６により偏向された電子ビーム１１２が、ＢＬＫアパーチャ１１８でカットされる。このＢＬＫ偏向器１１６は、例えば、１対の電極（２つの電極）によって構成することができる。
【００１４】
電子ビーム１１２は、矩形の開口を有する第１成形アパーチャ１２０を透過することで、その断面形状が矩形に成形される。この成形された電子ビーム１１２は、投影レンズ１２２により第２成形アパーチャ１２６上に投影される。この第２成形アパーチャ１２６と第１成形アパーチャ１２０との間には、成形偏向器１２４が配置されている。この成形偏向器１２４により第２成形アパーチャ１２６上の第１成形アパーチャ像の位置が制御される。この制御によって第１成形アパーチャ像と第２成形アパーチャ１２６の開口との重なり具合が変化するため、電子ビーム１１２の形状と寸法を制御することができる。
【００１５】
第２成形アパーチャ１２６を透過した電子ビーム１１２の焦点は、対物レンズ１２８によって描画室１０４内の試料１４２表面に合わせられる。この試料１４２は、描画室１０４内でＸ方向（図中左右方向）及びＹ方向（図中奥行き方向）に連続移動するＸＹステージ１４０上に載置される。試料１４２は、例えば、ガラス基板上にクロム膜等の遮光膜とレジスト膜とが積層されたものである。またＸＹステージ１４０がＸ方向に連続移動し、描画領域を仮想分割したストライプ領域（以下「ストライプ」という。）の描画をする。当該ストライプの描画終了後にＸＹステージがＹ方向に移動し、その後ＸＹステージ１４０が逆向きのＸ方向に連続移動しながら次のストライプの描画を行う。
試料１４２と第２成形アパーチャ１２６との間には、対物偏向器１３０が配置されている。この対物偏向器１３０により試料１４２上の電子ビーム１１２の照射位置が決定される。
【００１６】
また、図１に示す電子ビーム描画装置は制御部２００を備えている。この制御部２００は、電子ビーム描画装置の各種制御を行う制御計算機２０２を備えている。制御計算機２０２には、複数のパターンデータ（設計データ）等を記憶する記憶手段としてのメモリ２０４と、パターンデータを分散し展開処理することで、各ショットの描画データを生成するパターンデータ処理回路２０６とが接続されている。このパターンデータ処理回路２０６には、ＢＬＫ偏向制御回路２１０、成形偏向制御回路２２０及び位置偏向制御回路２３０がバスを介して接続され、これらの偏向制御回路２１０，２２０，２３０には各ショットの描画データがそれぞれ送信される。各偏向制御回路２１０，２２０，２３０は、受信した描画データから偏向器制御用のデジタル信号を生成する。
【００１７】
ＢＬＫ偏向制御回路２１０は、ブランキングＯＮ（非描画期間）とブランキングＯＦＦ（描画期間）を制御するものである。このＢＬＫ偏向制御回路２１０は、パターンデータ処理回路２０６からブランキングＯＮとブランキングＯＦＦの時間幅情報を受信し、この時間幅情報からタイミングパルス信号を生成し、このタイミングパルス信号をＢＬＫアンプユニット２１４に送信する。ＢＬＫアンプユニット２１４は、受信したタイミングパルス信号をＢＬＫ偏向器１１６を駆動可能な振幅まで増幅してＢＬＫ偏向器１１６に送る。
【００１８】
ビーム形状及びサイズを制御する成形偏向制御回路２２０には、バスを介して分配回路２２２が接続されている。この分配回路２２２は、成形偏向制御回路２２０から送信された成形偏向器１２４制御用のデジタル信号を受信し、この受信したデジタル信号を複数のＤＡＣアンプユニット２２４に同期をとりながら分配する。各ＤＡＣアンプユニット２２４は、受信したデジタル信号をＤＡ変換し、ＤＡ変換後のアナログ信号を増幅し、さらにその増幅されたアナログ信号を対応する成形偏向器１２４の電極に送信する。
【００１９】
試料上のビーム照射位置を制御する位置偏向制御回路２３０には、バスを介して分配回路２３２が接続されている。この分配回路２３２は、位置偏向制御回路２３０から送信された対物偏向器１３０制御用のデジタル信号を受信し、この受信したデジタル信号を複数のＤＡＣアンプユニット２３４に同期をとりながら分配する。各ＤＡＣアンプユニット２３４は、受信したデジタル信号をＤＡ変換し、ＤＡ変換後のアナログ信号を増幅し、さらにその増幅されたアナログ信号を対応する対物偏向器１３０に送信する。
【００２０】
上記成形偏向器１２２及び対物偏向器１３０は、例えば、８極（対向する４対の電極）の静電偏向器によって構成することができる。このうち８極の静電偏向器からなる対物偏向器１３０について、図２を参照して説明する。図２は、８極の対物偏向器１３０と、各電極にアナログ信号を印加する８個のＤＡＣアンプユニット２３４を示す図である。
【００２１】
図２に示すように、対物偏向器１３０は８個の電極１３０ａ〜１３０ｈからなり、これらの電極１３０ａ〜１３０ｈにはそれぞれ対応するＤＡＣアンプユニット２３４ａ〜２３４ｈからアナログ信号が印加される。電極１３０ａにはＤＡＣアンプユニット２３４ａから電圧「ｙ」が、電極１３０ａの対極となる電極１３０ｅにはＤＡＣアンプユニット２３４ｅから電圧「−ｙ」が印加される。また、電極１３０ｂにはＤＡＣアンプユニット２３４ｂから電圧「（ｘ＋ｙ）／√２」が、電極１３０ｂの対極となる電極１３０ｆにはＤＡＣアンプユニット２３４ｆから電圧「（−ｘ−ｙ）／√２」が印加される。
【００２２】
また、電極１３０ｃにはＤＡＣアンプユニット２３４ｃから電圧「ｘ」が、電極１３０ｃの対極となる電極１３０ｇにはＤＡＣアンプユニット２３４ｇから電圧「−ｘ」が印加される。また、電極１３０ｄにはＤＡＣアンプユニット２３４ｄから電圧「（ｘ−ｙ）／√２」が、電極１３０ｄの対極となる電極１３０ｇにはＤＡＣアンプユニット２３４ｇから電圧「（−ｘ＋ｙ）／√２」が印加される。このように、対物偏向器１３０の８個の電極１３０ａ〜１３０ｈへの印加電圧を制御することで、ビーム偏向制御を精度良く行うことができる。
これらのＤＡＣアンプユニット２３４ａ〜２３４ｈには、位置偏向制御回路２３０によって生成されたデジタル信号が上記分配回路２３２を介して送信される。
【００２３】
なお、図２においては４対（８個）の電極で構成された対物偏向器１３０を示しているが、この対物偏向器１３０を２対（４個）の電極で構成してもよい。同様に、成形偏向器１２４を２対（４個）の電極で構成してもよい。また、図１においては、成形偏向器１２４及び対物偏向器１３０の１対（２つ）の電極のみをそれぞれ示している。
【００２４】
次に、ＤＡＣアンプユニットの構成についてＤＡＣアンプユニット２３４を例に、偏向制御回路の構成について位置偏向制御回路２３０を例に説明する。
図３は、位置偏向制御回路２３０の構成を示す概略図であり、図４は、ＤＡＣアンプユニット２３４の構成を示す概略図である。
【００２５】
位置偏向制御回路２３０の偏向器制御信号生成回路２３１ａは、パターンデータ処理回路２０６から入力される各ショットの描画データから対物偏向器１３０制御用のデジタル信号を生成する。すなわち、偏向器制御信号生成回路２３１ａは、対物偏向器１３０の８極分（電極１３０ａ〜１３０ｈ分）のデジタル信号を生成する。また、ＥＮＢ信号発生器２３１ｂは後述するＥＮＢ信号を生成し、ストライプエンド信号発生器２３１ｃは後述するストライプエンド信号を生成する。偏向器制御信号生成回路２３１ａは、これらの信号をまとめて分配回路２３２に送信する。分配回路２３２は、８極分のデジタル信号を各電極用のデジタル信号に分割して、その分割したデジタル信号を対応するＤＡＣアンプユニット２３４に送信する。
【００２６】
各ＤＡＣアンプユニット２３４では、デジタルインターフェイス２３５ａが分配回路２３２との間で信号の送受信を行っている。このデジタルインターフェイス２３５ａは、対応する電極制御用のデジタル信号を受信する。この受信されたデジタル信号は、ＤＡＣ回路２３５ｂに書き込まれる。このＤＡＣ回路２３５ｂへの書き込みのトリガーとして、非描画期間にＥＮＢ信号発生器２３１ｂにより発生され送信されたＥＮＢ信号（イネーブル信号）が用いられる。ＤＡＣ回路２３５ｂは、書き込まれたデジタル信号をＤＡ変換し、変換後のアナログ信号をアナログアンプ２３５ｃに出力する。アナログアンプ２３５ｃは、入力されたアナログ信号を増幅し、増幅されたアナログ信号を対物偏向器１３０の対応する電極に出力する。
【００２７】
ＤＡＣ回路２３５ｂに書き込まれるデジタル信号は、ＳＵＭ演算手段２３５ｄにより加算される。このＳＵＭ演算手段２３５ｄでは、ショット毎にＤＡＣ回路２３５ｂに書き込まれるデジタル信号のＳＵＭが演算され、その演算されたＳＵＭが記憶される。このＳＵＭ演算手段２３５ｄでのＳＵＭの演算は、上記ＥＮＢ信号をトリガーとして行われる。
【００２８】
また、位置偏向制御回路２３０のＳＵＭ演算手段２３１ｄにおいても、位置偏向制御回路２３０から送信されるデジタル信号のＳＵＭが電極毎に演算され、演算されたＳＵＭが記憶される。このＳＵＭ演算手段２３１ｄでのＳＵＭの演算も、上記ＥＮＢ信号をトリガーとして行われる。これらのＳＵＭ演算手段２３５ｄ，２３１ｄにより演算されたＳＵＭ同士が、位置偏向制御回路２３０のＳＵＭ比較手段２３１ｅにおいて比較される。このＳＵＭ比較手段２３１ｅでのＳＵＭチェックにより、データ転送の正確性をチェックすることができる。
【００２９】
ＳＵＭ比較手段２３１ｅによってＳＵＭチェックを行うためには、ＤＡＣアンプユニット２３４のＳＵＭ演算手段２３５ｄにより演算され記憶されたＳＵＭを読み出す必要がある。このＳＵＭの読み出し用の信号として、ＳＵＭ演算手段２３５ｄ内のアドレスにアクセスするためのクロック信号と、特定のアドレスからＳＵＭを読み出すパルス信号とが必要である。ＳＵＭクロック信号はＳＵＭクロック信号発生器２３５ｅにより発生される。また、ＳＵＭリードパルス信号はＳＵＭリードパルス信号発生器２３５ｆにより発生される。
【００３０】
ここで、ＳＵＭクロック信号やＳＵＭリードパルス信号が発生するタイミングによっては、これらの信号がＤＡＣアンプユニット２３４出力であるアナログ信号にノイズとして加わってしまう可能性がある。一旦ＤＡＣアンプユニット２３４出力に加わったノイズを除去することは困難であるため、描画精度が低下する可能性がある。
【００３１】
そこで、本実施の形態では、描画領域を仮想分割したストライプの描画終了後の非描画期間に、ＳＵＭ演算手段２３５ｄからのＳＵＭの読み出しを行うようにする。すなわち、このストライプの描画終了後の非描画期間に、ＳＵＭクロック信号発生器２３５ｅによりＳＵＭクロック信号を発生させると共に、ＳＵＭリードパルス信号発生器２３５ｆによりＳＵＭリードパルス信号を発生させる。
【００３２】
上記ＤＡＣアンプユニット２３４及び位置偏向制御回路２３０の具体的な動作を、図５を参照して説明する。
図５は、ＤＡＣアンプユニット２３４の動作と位置偏向制御回路２３０の動作を説明するためのタイミングチャートである。詳細には、図５（Ａ）はＥＮＢ信号の変化を、図５（Ｂ）はＤＡＣアンプユニットに入力されるショットデータ（デジタル信号）を、図５（Ｃ）はＤＡＣアンプユニット出力の変化を、図５（Ｄ）は描画タイミングを、それぞれ示している。また、図５（Ｅ）はストライプエンド信号の変化を、図５（Ｆ）はＳＵＭクロック信号の変化を、図５（Ｇ）はＳＵＭリードパルス信号の変化を、それぞれ示している。
【００３３】
非描画期間である時刻ｔ２においてＤＡＣアンプユニット２３４がＥＮＢ信号を受信すると、この時刻ｔ２にＤＡＣアンプユニット２３４に入力されるデジタル信号がＤＡＣ回路２３５ｂに書き込まれる。なお、この時刻ｔ２より前の時刻ｔ１以降、ＤＡＣアンプユニット２３４がデジタル信号を受信しているが、このデジタル信号の受信だけではＤＡＣ回路２３５ｂへの書き込みが行われない。
【００３４】
ＤＡＣ回路２３５ｂへのデータの書き込みが行われると、ＤＡＣ回路２３５ｂによりＤＡ変換が行われ、ＤＡ変換後のアナログ信号がアナログアンプ２３５ｃにより増幅される。これにより、図５（Ｃ）に示すように、時刻ｔ２からＤＡＣアンプユニット出力が変化する。以後、例えば時刻ｔ６のようにＥＮＢ信号が入力される毎に、ＤＡＣアンプユニット出力が変化する。
【００３５】
また、上記時刻ｔ２では、ＥＮＢ信号をトリガーとして、ＳＵＭ演算回路２３１ｄ，２３５ｄによってデジタル信号のＳＵＭが演算される。
【００３６】
その後、時刻ｔ３においてＤＡＣアンプユニット出力が目的電圧に静定する。時刻ｔ２から時刻ｔ３までのＤＡＣアンプユニット出力静定時間は、例えば、数μｓｅｃである。このＤＡＣアンプユニット出力の静定を待ってから、その後の時刻ｔ４から時刻ｔ５までの期間、図５（Ｄ）に示すように描画が行われる。この描画がストライプの最終部分の描画である場合には、図５（Ｅ）に示すように、ＥＮＢ信号のエッジと共に、ＤＡＣアンプユニットはストライプエンド信号を受信する。
【００３７】
そのストライプの最終部分の描画終了時刻ｔ５から次のストライプの最初の部分の描画開始時刻ｔ８までの非描画期間は、ステージ１４０をＹ方向に移動させる必要があるため、ストライプ途中の非描画期間（図５（Ｄ）に示す時刻ｔ９から時刻ｔ１０までの時間）よりも長く設定されている。なお、図５においては、時刻ｔ５〜時刻ｔ８の非描画期間が、時刻ｔ９〜時刻ｔ１０の非描画期間の２倍程度に示されているが、実際には、時刻ｔ５〜時刻ｔ８の非描画期間は秒のオーダであり、時刻ｔ９〜時刻ｔ１０の非描画期間はナノ秒のオーダである。
このストライプの描画終了後の非描画期間ｔ５〜ｔ８において、ＳＵＭの読み出し及び比較が行われる。具体的には、時刻ｔ６〜時刻ｔ８までの期間、図５（Ｆ）に示すように、ＳＵＭクロック信号が発生する。このＳＵＭクロック信号により、ＳＵＭ演算手段２３５ｄのアドレスにアクセス可能となる。さらに、時刻ｔ７において、図５（Ｇ）に示すように、ＳＵＭリードパルス信号が発生する。このＳＵＭリードパルス信号のエッジにより、ＳＵＭ演算手段２３５ｄの特定アドレスからＳＵＭを読み出すことができる。
【００３８】
このＳＵＭ演算手段２３５ｄから読み出されたＳＵＭは、分配回路２３２を介して位置偏向制御回路２３０のＳＵＭ比較手段２３１ｅに送信され、ＳＵＭ演算手段２３１ｄから読み出されたＳＵＭと比較される。比較したＳＵＭが同じである場合には、データ転送が正常であると判断される。
【００３９】
次に、図６を参照して、上記ＤＡＣアンプユニット２３４及び位置偏向制御回路２３０における具体的な制御について説明する。図６は、本実施の形態による描画制御ルーチンを示すフローチャートである。本ルーチンは、所定間隔毎に起動されるものである。
【００４０】
図６に示すルーチンによれば、先ず、ＤＡＣアンプユニット２３４にＥＮＢ信号が入力されたか否かを判別する（ステップ１００）。このステップ１００でＥＮＢ信号が入力されていないと判別された場合には、本ルーチンを一旦終了し、ＥＮＢ信号の入力を待つ。
【００４１】
一方、上記ステップ１００でＥＮＢ信号が入力されたと判別された場合には、ＤＡＣ回路２３５ｂへのデータの書き込みを行う（ステップ１０２）。図５に示す例では、時刻ｔ２においてＤＡＣにデータが書き込まれる。そして、この書き込まれたデータは、ＳＵＭ演算手段２３５ｄにより加算される（ステップ１０４）。すなわち、このステップ１０４では、ＤＡＣ書き込みデータのＳＵＭ演算が行われる。
【００４２】
その後、ストライプの最終部分のデータがＤＡＣ回路２３５ｂに書き込まれたか否かを判別する（ステップ１０６）。このステップ１０６では、ＤＡＣアンプユニット２３４にストライプエンド信号が入力されているか否かが判別される。このステップ１０６でストライプの最終部分のデータが書き込まれていないと判別された場合には、ＳＵＭチェックを実行するタイミングではなく、ＳＵＭの読み出しを行う必要がないと判断され、本ルーチンを一旦終了する。
【００４３】
上記ステップ１０６でストライプの最終部分のデータが書き込まれたと判別された場合には、ストライプの描画終了後の非描画期間に、ＳＵＭクロック信号発生器２３５ｅによりＳＵＭクロック信号を発生する（ステップ１０８）。図５に示す例では、ストライプの描画終了後の非描画期間（時刻ｔ６〜時刻ｔ８）にＳＵＭクロック信号が発生している。ＳＵＭクロック信号の発生後、ＳＵＭリードパルス信号発生器２３５ｆによりＳＵＭリードパルス信号を発生する（ステップ１１０）。図５に示す例では、時刻ｔ７においてＳＵＭリードパルス信号が発生している。
【００４４】
これらのＳＵＭクロック信号及びＳＵＭリードパルス信号によって、ＳＵＭ演算手段２３５ｄに記憶された１ストライプ分のＳＵＭが読み出される。この読み出されたＳＵＭは位置偏向制御回路２３０のＳＵＭ比較手段２３１ｅに送信される。そして、このＳＵＭ比較手段２３１ｅにおいて、ＳＵＭチェックが実行される（ステップ１１２）。このステップ１１２では、上記ＳＵＭ演算手段２３５ｄから読み出されたＳＵＭと、位置偏向制御回路２３０のＳＵＭ演算手段２３１ｄから読み出されたＳＵＭとが比較され、データ転送の正確性がチェックされる。その後、本ルーチンを終了する。
【００４５】
以上述べたように、本実施の形態では、位置偏向制御回路２３０と各ＤＡＣアンプユニット２３４ａ〜２３４ｈとの間にサムチャックを実行することで、位置偏向制御回路２３０と各ＤＡＣアンプユニット２３４ａ〜２３４ｈとの間のデータ転送のチェックを行うことができる。これにより、各ＤＡＣアンプユニット２３４ａ〜２３４ｈの異常を検出することができる。
また、本実施の形態では、各ＤＡＣアンプユニット２３４のＳＵＭ演算手段２３５ｄからＳＵＭを読み出すためのＳＵＭクロック信号及びＳＵＭリードパルス信号を非描画期間に発生させている。これにより、描画期間中にＤＡＣアンプユニット出力にＳＵＭクロック信号やＳＵＭリードパルス信号がノイズとして加わることを防止することができる。従って、描画精度を低下させることなく、位置偏向制御回路２３０から各ＤＡＣアンプユニット２３４までのデータ転送をチェックすることができる。
また、これらのＳＵＭクロック信号及びＳＵＭリードパルス信号をストライプの描画終了後の非描画期間に発生させることで、ステージ１４０の移動中にＳＵＭの読み出しを行うことができる。従って、描画スループットを低下させずに、ＳＵＭの読み出しを行うことができる。
【００４６】
尚、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。例えば、上記実施の形態では電子ビームを用いたが、本発明はこれに限られるものではなく、イオンビームなどの他の荷電粒子ビームを用いた場合にも適用可能である。
【００４７】
また、上記実施の形態では、位置偏向制御回路２３０とＤＡＣアンプユニット２３４との間のデータ転送をチェックする場合について説明したが、成形偏向制御回路２２０とＤＡＣアンプユニット２２４との間のデータ転送をチェックする場合にも本発明を適用可能である。同様に、ＢＬＫ偏向制御回路２１０とＤＡＣアンプユニット２１４との間のデータ転送をチェックする場合にも本発明を適用可能である。
【００４８】
また、分配回路２３２において各ＤＡＣアンプユニット２３４に送信したデジタル信号のＳＵＭを演算し、描画期間に位置偏向制御回路２３０に読み出すようにしてもよい。そして、位置偏向制御回路２３０において、位置偏向制御回路２３０で演算されたＳＵＭと、分配回路２３２で演算されたＳＵＭと、ＤＡＣアンプユニット２３４で演算されたＳＵＭとを相互に比較するようにしてもよい。これにより、データ転送のチェックを細分化して行うことができるため、精度良くデータ転送をチェックすることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態による電子ビーム描画装置の構成を示す概念図である。
【図２】８極の対物偏向器１３０と、各電極にアナログ信号を印加する８個のＤＡＣアンプユニット２３４を示す図である。
【図３】位置偏向制御回路２３０の構成を示す概略図である。
【図４】ＤＡＣアンプユニット２３４の構成を示す概略図である。
【図５】ＤＡＣアンプユニット２３４の動作と位置偏向制御回路２３０の動作を説明するためのタイミングチャートである。
【図６】本発明の実施の形態による描画制御ルーチンを示すフローチャートである。
【符号の説明】
【００５０】
１１６  ＢＬＫ偏向器
１２４  成形偏向器
１３０  対物偏向器
２１０  ＢＬＫ偏向制御回路
２２０  成形偏向制御回路
２３０  位置偏向制御回路
２２４，２３４（２３４ａ〜２３４ｈ）  ＤＡＣアンプユニット
２３１ｄ  ＳＵＭ演算手段
２３１ｅ  ＳＵＭ比較手段
２３５ｂ  ＤＡＣ回路
２３５ｄ  ＳＵＭ演算手段
２３５ｅ  ＳＵＭクロック信号発生器
２３５ｆ  ＳＵＭリードパルス信号発生器
【図１】
0005174531.tif 000002
【図２】
0005174531.tif 000003
【図３】
0005174531.tif 000004
【図４】
0005174531.tif 000005
【図５】
0005174531.tif 000006
【図６】
0005174531.tif 000007