(57)【特許請求の範囲】
【請求項１】
電流源と差動スイッチとを夫々含む複数のセルを具備し、
前記複数のセルの各々において、前記電流源は、
電源及びグランドのいずれか一方に接続される第１のトランジスタと、
前記第１のトランジスタと直接的または間接的にカスコード接続される第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとを電気的に接続する第１の金属配線と、
前記第２のトランジスタと前記差動スイッチとを電気的に接続する第２の金属配線と
を含み、
前記複数のセルの各々において、前記差動スイッチは、前記第２のトランジスタに接続されるトランジスタ対を含み、
前記複数のセルの各々において、前記第１のトランジスタは、第１の領域に配置され、
前記複数のセルの各々において、前記第２のトランジスタ及び前記トランジスタ対は、前記第１の領域とは異なる第２の領域に配置され、
前記複数のセルの各々において、前記第２の金属配線は、前記第１の金属配線よりも短い、
デジタル−アナログ変換器。
【請求項２】
前記第２のトランジスタのサイズが、前記第１のトランジスタのサイズに比べて小さい、請求項１のデジタル−アナログ変換器。
【請求項３】
前記第１の領域及び前記第２の領域は、半導体集積回路チップ上に形成され、
前記複数のセルは、前記第１の領域及び前記第２の領域の少なくとも一方においてマトリクス状に配置される、請求項１のデジタル−アナログ変換器。
【請求項４】
前記第１の領域に配置され、前記複数のセルの電流源が生成する電流量を決定する基準電流源と、
前記第２の領域に配置され、入力デジタル信号をサーモメータコードに変換するデコーダと、
前記第２の領域に配置され、前記サーモメータコードに従って前記複数のセルの差動スイッチを駆動するドライバと
を更に具備する、請求項１のデジタル−アナログ変換器。
【請求項５】
入力デジタル信号を出力アナログ信号に変換する、請求項１のデジタル−アナログ変換器と、
前記出力アナログ信号を送信するための処理を行うアナログ信号処理部と
を具備する、無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、デジタル−アナログ変換器の回路レイアウトに関する。
【背景技術】
【０００２】
いわゆるカレントステアリングＤＡ（デジタル−アナログ）変換器は、複数のセルを持ち、これらを協働させて高速なデジタル−アナログ変換を実現する。各セルは、電流源と、この電流源によって生成された電流を正または負の出力端子に導く差動スイッチとを含む。セルを半導体集積回路チップ上にレイアウトする場合には、一般に、デジタルのノイズが電流源の精度を劣化させないように、電流源及び差動スイッチは相異なる（即ち、分離形成された）領域に配置される。より具体的には、全セルの電流源が第１の領域にマトリクス状に配置され、全セルの差動スイッチが第１の領域とは異なる第２の領域にマトリクス状に配置される。第１の領域内の各電流源及び第２の領域内の各差動スイッチは、金属配線を介して電気的に接続される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】"A 130 nm CMOS 6-bit Full Nyquist 3 GS/s DAC," IEEE Journal of Solid-State Circuits, Nov. 2008.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
カレントステアリングＤＡ変換器が持つセル数は、基本的に、入力デジタル信号のビット数に応じて増大する。即ち、ビット数が増大するほど、第１の領域及び第２の領域の面積が拡大し、ひいては両者を接続する金属配線も延長させる必要が生じる。
【０００５】
金属配線の延長は、これに付随する寄生キャパシタを大きくする。差動スイッチのオンオフ動作によって寄生キャパシタでは電荷の充放電が生じるが、この量は寄生キャパシタが大きいほど増大する。即ち、金属配線の延長は、より大きなスパイク電圧を出現させ（係る現象をグリッチと呼ぶ）、出力信号の精度を劣化させる。
【０００６】
実施形態は、寄生キャパシタによる出力信号の精度劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
一実施形態によれば、デジタル−アナログ変換器は、複数のセルを含む。セルは、第１の領域に配置され電源及びグランドのいずれか一方に接続される第１のトランジスタと、第１の領域と異なる第２の領域に配置され第１のトランジスタと直接的または間接的にカスコード接続される第２のトランジスタと、第１の領域と第２の領域とを電気的に接続する金属配線とを含む電流源を含む。セルは、第２のトランジスタに接続され、第２の領域に配置されるトランジスタ対を含む差動スイッチを含む。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係るＤＡＣを例示する図。
【図２】第１の実施形態に係るＤＡＣを例示する図。
【図３】比較例のＤＡＣを示す図。
【図４】比較例のＤＡＣにおける各ノードの電圧変化を示すグラフ。
【図５】比較例のＤＡＣを示す図。
【図６】第３の実施形態に係るＤＡＣの回路レイアウトを例示する図。
【図７】第２の実施形態に係るＤＡＣを例示する図。
【図８】第３の実施形態に係るＤＡＣの回路レイアウトを例示する図。
【図９】第４の実施形態に係るＤＡＣを例示する図。
【図１０】第１の実施形態に係るＤＡＣを例示する図。
【図１１】第５の実施形態に係る送信機を例示するブロック図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、実施形態について説明する。尚、簡単化のために、実施形態はカレントステアリングＤＡ変換器への適用を想定している。しかしながら、実施形態は、カレントステアリングＤＡ変換器に類似する他のＤＡ変換器に適宜応用してもよい。
【００１０】
また、各図面において、例示のために特定の種別の特定の極性のトランジスタが描かれているが、これらは任意に置き換えることができる。例えば、ＰＭＯＳ（metal-oxide semiconductor）トランジスタは、ＮＭＯＳトランジスタに置き換えられてもよいし、バイポーラトランジスタまたは他の種別のトランジスタに置き換えられてもよい。  
更に、各図面において同一または類似の部分には同一または類似の符号を付して示し、重複する説明は基本的に省略する。
【００１１】
（第１の実施形態）  
図１に示されるように、第１の実施形態に係るＤＡ変換器は、複数のセルと、抵抗器対Ｒ１及びＲ２とを含む。以降の説明では、簡単化のために、任意の１つのセルについて述べる。セルは、電流源及び差動スイッチを含む。図１のＤＡ変換器は、入力デジタル信号に基づいて複数のセルの差動スイッチを夫々制御することにより、電流源によって生成された電流を正または負の出力端子に夫々導く。複数のセルからの出力差動電流は、出力端子において加算され、抵抗器対Ｒ１及びＲ２によって出力差動電圧（即ち、出力アナログ信号）Ｖｏに変換される。
【００１２】
電流源は、トランジスタＭ１−１と、これにカスコード接続されたトランジスタＭ２−１とを含む。トランジスタＭ１−１及びトランジスタＭ２−１が生成する電流量は、図示しない基準電流源によって決定される。差動スイッチは、ゲート電圧に応じて相補的にオンオフ動作し、電流源によって生成された電流を正または負の方向に導くスイッチ対ＭＳ１−１及びＭＳ２−１を含む。以降の説明では、トランジスタＭＳ１−１及びトランジスタＭＳ２−１を夫々スイッチと称することもある。
【００１３】
トランジスタＭ１−１のゲート端子には電圧Ｖｂ１が印加され、トランジスタＭ１−１のソース端子には電源電圧ＶＤＤが印加される。トランジスタＭ１−１は、第１の領域１０の部分領域１０−１に配置される。トランジスタＭ１−１のドレイン端子は、金属配線Ｌ−１を介してトランジスタＭ２−１のソース端子に接続される。トランジスタＭ１−１のドレイン端子とトランジスタＭ２−１のソース端子との間（即ち、図１において金属配線Ｌ−１上）には、便宜的にノードＡが規定される。
【００１４】
トランジスタＭ２−１のゲート端子には電圧Ｖｂ２が印加される。トランジスタＭ２−１のドレイン端子は、トランジスタ対ＭＳ１−１及びＭＳ２−１のソース端子に共通に接続される。トランジスタＭ２−１のドレイン端子とトランジスタ対ＭＳ１−１及びＭＳ２−１のソース端子との間には、便宜的に、ノードＢが規定される。トランジスタＭ２−１は、第２の領域２０の部分領域２０−１に配置される。
【００１５】
第１の領域１０は、複数の部分領域１０−１，１０−２，・・・を含む。各部分領域は１つのセルに対応し、典型的にはマトリクス状に形成される。第２の領域２０もまた、複数の部分領域２０−１，２０−２，・・・を含む。各部分領域は１つのセルに対応し、典型的にはマトリクス状に形成される。第１の領域１０及び第２の領域２０は、図２に示されるように、半導体集積回路チップにおいて相異なる位置を占める（即ち、分離形成される）。
【００１６】
トランジスタＭＳ１−１のゲート端子には、図示しないスイッチドライバから駆動電圧が印加される。一方、トランジスタＭＳ２−１のゲート端子にも、図示しない他のスイッチドライバから駆動電圧が印加される。トランジスタ対ＭＳ１−１及びＭＳ２−１のゲート端子は、便宜的に、ノードＣ及びノードＤと夫々規定される。トランジスタ対ＭＳ１−１及びＭＳ２−１のドレイン端子は、セルの出力端子に相当し、差動電流を出力する。
【００１７】
図２に示されるように、金属配線Ｌ−１の寄生キャパシタＣＰ−１は、ノードＡに仮想的に接続される。寄生キャパシタＣＰ−１は、金属配線Ｌ−１が長く（より厳密には、大きく）なるほど大きくなる。金属配線Ｌ−１の長さは、部分領域１０−１と部分領域２０−１との間の距離に依存する。従って、入力デジタル信号のビット数の増大により、第１の領域１０及び第２の領域１０の面積が拡大すれば、金属配線Ｌ−１を延長させる必要が生じる。
【００１８】
以下、本実施形態に係るＤＡ変換器の比較例を説明する。セルを半導体集積回路チップ上にレイアウトする場合には、一般に、電流源及び差動スイッチは相異なる領域に配置される。より具体的には、電流源は第１の領域に配置され、差動スイッチは第２の領域に配置される。そして、第１の領域内の各電流源及び第２の領域内の各差動スイッチは、金属配線を介して電気的に接続される。
【００１９】
係る設計思想を鑑み、比較例は、図３及び図５に示されるように、電流源（トランジスタＭ１−１及びＭ２−１）と、差動スイッチ（トランジスタ対ＭＳ１−１及びＭＳ２−１）との間を金属配線Ｌ’−１によって接続する。即ち、比較例では、金属配線Ｌ’−１の寄生キャパシタＣＰ’−１はノードＡではなくノードＢに仮想的に接続される。
【００２０】
比較例における各ノードの電圧変化が図４に示されている。尚、図４においてｆｓはサンプリング周波数を表す。図４によれば、差動スイッチのオンオフ動作に伴ってノードＢの電圧が変動し、寄生キャパシタＣＰ’−１の電荷の充放電が発生する。例えば、ノードＣの電圧上昇によりスイッチＭＳ１−１がオンとなり、ノードＤの電圧降下によりスイッチＭＳ２−１がオフとなると、寄生キャパシタＣＰ’−１からノードＢ及びトランジスタＭＳ１−１を経由して電荷が移動し、出力差動電流に加算される。即ち、寄生キャパシタＣＰ’−１による電荷の充放電が、グリッチを発生させ、出力アナログ信号Ｖｏの精度を劣化させる。
【００２１】
対照的に、本実施形態に係るＤＡ変換器では、金属配線Ｌ−１の寄生キャパシタＣＰ−１はノードＡに接続される。ノードＡの電圧は、トランジスタＭ１−１にカスコード接続されたトランジスタＭ２−１の作用により安定する。即ち、ノードＡにおける電圧変動は、ノードＢにおける電圧変動に比べて穏やかである。故に、ノードＡに接続する寄生キャパシタＣＰ−１による電荷の充放電量は小さくなり、出力アナログ信号の精度劣化が抑制される。
【００２２】
以上説明したように、第１の実施形態に係るＤＡ変換器は、カスコード接続トランジスタを電流源として採用し、一方のトランジスタを差動スイッチと同じ領域に分離して配置し、他方のトランジスタと金属配線で接続する。従って、本実施形態に係るＤＡ変換器によれば、電流源を１つの領域に配置する場合に比べて、金属配線の寄生キャパシタに印加される電圧が安定するので、出力アナログ信号の精度劣化を抑制できる。
【００２３】
ここで、図１及び図２に示されていない要素について簡単に補足説明する。図１０に例示されるＤＡ変換器は、前述の複数のセルに加えて、基準電流源３０、デコーダ４１、デコーダ４２、スイッチドライバ５０及びクロックドライバ６０を含む。
【００２４】
基準電流源３０は、第１の領域１０に配置され、各セル内の電流源が生成する電流量を決定する。より具体的には、基準電流源３０は、セル内のトランジスタＭ１−１のゲート電圧Ｖｂ１を入力する。
【００２５】
デコーダ４１及びデコーダ４２は、第２の領域２０に配置される。デコーダ４１及びデコーダ４２は、入力デジタル信号（一例として６ビットのバイナリコード）のうち夫々３ビットを受けて、８ビットのサーモメータコードに夫々変換する。サーモメータコードは各セルの差動スイッチのオンオフを制御するために使用される。
【００２６】
スイッチドライバ５０は、第２の領域２０に配置され、各セルの差動スイッチを駆動する。具体的には、スイッチドライバ５０は、対応するトランジスタのゲート端子に駆動電圧を印加する。クロックドライバ６０は、第２の領域２０に配置され、各セルにクロック信号を分配する。このクロック信号によって、各セルのスイッチドライバ５０にはクロックに同期した信号が入力される。
【００２７】
（第２の実施形態）  
第２の実施形態は、セル内の電流源が３以上のカスコード接続トランジスタを含むことを許容する。即ち、本実施形態は、最上段のトランジスタ（即ち、トランジスタＭ１−１）と最下段のトランジスタ（即ち、差動スイッチに接続されるトランジスタ）とが間接的に（少なくとも１つのトランジスタを介して）カスコード接続される場合を想定する。一方、第１の実施形態は、最上段のトランジスタと最下段のトランジスタとが直接的にカスコード接続される場合を想定している。以下の説明では簡単化のために、電流源が３つのカスコード接続トランジスタを含む例について述べる。
【００２８】
図７に示されるように、本実施形態に係るＤＡ変換器において、セル内の電流源は、トランジスタＭ１−１及びトランジスタＭ２−１に加えて、トランジスタＭ２−１にカスコード接続されたトランジスタＭ３−１を更に含む。即ち、トランジスタＭ３−１は、トランジスタＭ２−１を介して間接的にトランジスタＭ１−１にカスコード接続されている。
【００２９】
トランジスタＭ２−１は、第１の領域１０の部分領域１０−１に配置される。但し、この配置は例示であり、トランジスタＭ２−１は、第２の領域２０の部分領域２０−１に配置されてもよい。トランジスタＭ２−１のドレイン端子は、金属配線Ｌ−１を介してトランジスタＭ３−１のソース端子に接続される。トランジスタＭ２−１のドレイン端子とトランジスタＭ３−１のソース端子との間（即ち、図７において金属配線Ｌ−１上）には、便宜的にノードＡが規定される。
【００３０】
トランジスタＭ３−１のゲート端子には電圧Ｖｂ３が印加される。トランジスタＭ３−１のドレイン端子は、トランジスタ対ＭＳ１−１及びＭＳ２−１のソース端子に共通に接続される。トランジスタＭ３−１のドレイン端子とトランジスタ対ＭＳ１−１及びＭＳ２−１のソース端子との間には、便宜的に、ノードＢが規定される。トランジスタＭ３−１は、第２の領域２０の部分領域２０−１に配置される。
【００３１】
本実施形態に係るＤＡ変換器では、第１の実施形態と同様に、金属配線Ｌ−１の寄生キャパシタＣＰ−１はノードＡに接続される。ノードＡの電圧は、トランジスタＭ２−１にカスコード接続されたトランジスタＭ３−１の作用により安定する。即ち、ノードＡにおける電圧変動は、ノードＢにおける電圧変動に比べて穏やかである。故に、ノードＡに接続する寄生キャパシタＣＰ−１による電荷の充放電量は小さくなり、出力アナログ信号の精度劣化が抑制される。
【００３２】
以上説明したように、第２の実施形態は、電流源が３段以上のカスコード接続トランジスタを含む場合に第１の実施形態を適用する。従って、本実施形態に係るＤＡ変換器によれば、電流源が３段以上のカスコード接続トランジスタを含む場合にも第１の実施形態と同様の効果を得ることができる。
【００３３】
尚、電流源が４段以上のカスコード接続トランジスタを含む場合には、最上段のトランジスタを第１の領域１０の部分領域１０−１に配置し、最下段のトランジスタを第２の領域２０の部分領域２０−１に配置すればよい。残りのトランジスタは、部分領域１０−１及び部分領域２０−１のいずれに配置しても構わない。
【００３４】
（第３の実施形態）  
第３の実施形態に係るＤＡ変換器は、電流源に含まれるトランジスタＭ１−１及びトランジスタＭ２−１のサイズ（ゲート長、ゲート幅など）を異ならせる。具体的には、図６に示されるように、トランジスタＭ２−１のサイズをトランジスタＭ１−１に比べて小さく形成する。トランジスタＭ２−１のサイズを小さくすることにより、トランジスタＭ２−１の寄生キャパシタが小さくなるので、ノードＡの電圧が更に安定する。
【００３５】
図６の各トランジスタをＰＭＯＳトランジスタからｎｐｎバイポーラトランジスタに置き換えた例を図８に示す。このレイアウトによっても、トランジスタＭ２−１の寄生キャパシタを小さくすることができる。
【００３６】
また、第２の実施形態では、電流源が３以上のトランジスタを含む場合を説明したが、電流源が３以上の場合には、最上段のトランジスタのサイズに比べて最下段のトランジスタのサイズを小さく形成すればよい。残りのトランジスタのサイズは、特に限定されない。
【００３７】
以上説明したように、第３の実施形態に係るＤＡ変換器は、電流源の最上段のトランジスタに比べて最下段のトランジスタのサイズを小さく形成することにより、この最下段のトランジスタの寄生キャパシタを小さくする。従って、本実施形態に係るＤＡ変換器によれば、金属配線の寄生キャパシタに印加される電圧が更に安定するので、出力アナログ信号の精度劣化を更に抑制できる。
【００３８】
（第４の実施形態）  
第４の実施形態に係るＤＡ変換器は、差動スイッチの構成において前述の各実施形態と異なる。図９に示されるように、本実施形態に係るＤＡ変換器において、セル内の差動スイッチは、カスコード接続トランジスタＭＳ１−１及びＭＳ３−１とカスコード接続トランジスタＭＳ２−１及びＭＳ４−１とを含む。
【００３９】
カスコード接続トランジスタのペアを含む差動スイッチによれば、トランジスタＭＳ３−１及びトランジスタＭＳ４−１のゲート−ドレイン間の寄生キャパシタが小さくなるので、差動スイッチのドレイン（出力）端の電圧が安定する。
【００４０】
以上説明したように、第４の実施形態に係るＤＡ変換器において、差動スイッチはカスコード接続トランジスタのペアを含む。従って、本実施形態に係るＤＡ変換器によれば、差動スイッチのドレイン端の電圧が安定するので、出力アナログ信号の精度劣化を更に抑制できる。
【００４１】
（第５の実施形態）  
第５の実施形態に係る無線通信装置は、前述の各実施形態に係るＤＡ変換器を含む。図１１に示されるように、第５の実施形態に係る無線通信装置は、送信部１００、受信部１１０、デジタル信号処理部１２０、スイッチ１３１、アンテナ１３２及びスイッチ１３３を含む。
【００４２】
デジタル信号処理部１２０は、送信データを送信部１００に供給したり、受信データを受信部１１０から受け取ったりする。受信部１１０は、アンテナ１３２からの受信信号をスイッチ１３３経由で受け取り、受信データを再生する。
【００４３】
送信部１００は、デジタル信号処理部１２０からの送信データを受け取り、送信信号を生成する。具体的には、送信部１００は、ＤＡ変換器１０１、ＤＡ変換器１０２、ＬＰＦ（低域通過型フィルタ）１０３、ＬＰＦ１０４、ミキサ１０５、ミキサ１０６、ローカルオシレータ１０７、移相器１０８及びＰＡ（電力増幅器）１０９を含む。
【００４４】
ＤＡ変換器１０１及びＤＡ変換器１０２は、前述の各実施形態に係るＤＡ変換器に相当する。ＤＡ変換器１０１は、Ｉ（In-phase）チャネルの送信データをデジタル信号処理部１２０から受け取り、アナログドメインに変換する。ＤＡ変換器１０２は、Ｑチャネル（Quadrature-phase）の送信データをデジタル信号処理部１２０から受け取り、アナログドメインに変換する。
【００４５】
ＬＰＦ１０３は、ＤＡ変換器１０１の出力アナログ信号の低域成分を抑圧するフィルタリング処理を行う。ＬＰＦ１０４は、ＤＡ変換器１０２の出力アナログ信号の低域成分を抑圧するフィルタリング処理を行う。
【００４６】
ローカル発振器１０７は、所定のローカル周波数を持つローカル発振信号を生成する。移相器１０８は、ローカル発振器１０７からのローカル発振信号を９０度位相シフトさせてからミキサ１０６に供給する。
【００４７】
ミキサ１０５は、ローカル発振器１０７からのローカル発振信号をＬＰＦ１０３の出力信号に乗算する。ミキサ１０６は、移相器１０８により９０度位相シフトされたローカル発振信号をＬＰＦ１０４の出力信号に乗算する。ミキサ１０５及びミキサ１０６の出力信号は合成され、直交変調信号が得られる。
【００４８】
ＰＡ１０９は、直交変調信号の電力を増幅し、スイッチ１３１を介してアンテナ１３２に供給する。アンテナ１３２は、ＰＡ１０９からの信号を空間に放射する。
【００４９】
以上説明したように、第５の実施形態に係る無線通信装置は、前述の各実施形態に係るＤＡ変換器を含む。従って、本実施形態に係る無線通信装置によれば、前述の各実施形態と同様の効果が得られる。
【００５０】
尚、図１１の無線通信装置は例示であり、本実施形態に係る無線通信装置は図１１に示されていない要素を含んでもよいし、図１１に示された要素の一部を含まなくてもよい。また、図１１の無線通信装置は、送信及び受信の両方が可能である。しかしながら、前述の各実施形態に係るＤＡ変換器は、送信を専ら行う無線通信装置（即ち、送信機）にも適用可能である。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１０・・・第１の領域
２０・・・第２の領域
３０・・・基準電流源
４１，４２・・・デコーダ
５０・・・スイッチドライバ
６０・・・クロックドライバ
１００・・・送信部
１１０・・・受信部
１２０・・・デジタル信号処理部
１０１，１０２・・・ＤＡ変換器
１０３，１０４・・・ＬＰＦ
１０５，１０６・・・ミキサ
１０７・・・ローカル発振器
１０８・・・移相器
１０９・・・ＰＡ
１３１，１３３・・・スイッチ
１３２・・・アンテナ
【図１】
0005161944.tif 000002
【図２】
0005161944.tif 000003
【図３】
0005161944.tif 000004
【図４】
0005161944.tif 000005
【図５】
0005161944.tif 000006
【図６】
0005161944.tif 000007
【図７】
0005161944.tif 000008
【図８】
0005161944.tif 000009
【図９】
0005161944.tif 000010
【図１０】
0005161944.tif 000011
【図１１】
0005161944.tif 000012