(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜上にポリシリコン膜、シリサイド膜及びハードマスク形成用膜の順に積層するステップと、
該ハードマスク形成用膜を選択的にパターニングすることによりハードマスクを形成するステップと、
該ハードマスクをエッチングバリアとして、前記シリサイド膜をエッチングするとともに、該シリサイド膜の露出した側面にアンダーカット状凹部を形成するステップと、
前記ハードマスクをエッチングバリアとして、前記ポリシリコン膜をエッチングすることにより、ゲートラインを形成するステップと、
ライト酸化により、前記ポリシリコン膜及び前記シリサイド膜の露出した側面を酸化するステップとを含み、
前記シリサイド膜をエッチングするステップが、
前記ポリシリコン膜が露出するまでエッチングするメインエッチングステップ、及び
該メインエッチングの後、前記アンダーカット状凹部を形成するためのオーバーエッチングステップを含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記オーバーエッチングステップは、
オーバーエッチング目標値のうち、５０％をエッチングする第１オーバーエッチングステップと、
残りの５０％をエッチングする第２オーバーエッチングステップと
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２オーバーエッチングステップにおけるエッチングを、
等方性エッチングにより行うことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
半導体基板上にゲート絶縁膜を形成するステップと、
該ゲート絶縁膜上にポリシリコン膜、タングステンシリサイド膜及びハードマスク形成用膜の順に積層するステップと、
該ハードマスク形成用膜を選択的にパターニングすることにより、ハードマスクを形成するステップと、
該ハードマスクをエッチングバリアとして、前記タングステンシリサイド膜をエッチングするとともに、該タングステンシリサイド膜の露出した側面にアンダーカット状凹部を形成するステップと、
前記ハードマスクをエッチングバリアとして、前記ポリシリコン膜をエッチングすることにより、ゲートラインを形成するステップと、
ライト酸化により、前記ポリシリコン膜及び前記タングステンシリサイド膜の露出した側面を酸化するステップとを含み、
前記タングステンシリサイド膜をエッチングするステップが、
前記ポリシリコン膜が露出するまでエッチングするメインエッチングステップ、及び
前記アンダーカット状凹部を形成するためのオーバーエッチングステップを含むことを特徴とする半導体素子の製造方法。
【請求項５】
前記オーバーエッチングステップは、
オーバーエッチング目標値のうちの５０％をエッチングする第１オーバーエッチングステップと、
残りの５０％をエッチングする第２オーバーエッチングステップと
を含むことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記第２オーバーエッチングステップにおけるエッチングを、
等方性エッチングにより行うことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記メインエッチングステップでは、ＮＦ３／Ａｒ／Ｃｌ２／Ｎ２／Ｏ２の混合ガス、前記第１オーバーエッチングステップでは、ＮＦ３／Ｃｌ２／Ｎ２の混合ガス、前記第２オーバーエッチングステップでは、ＮＦ３／Ｏ２の混合ガスを用いることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項８】
前記第１オーバーエッチングステップにおいて、
前記メインエッチング時に比べ、前記ＮＦ３の流量をより少ない流量とし、前記Ｎ２の流量をより多い流量とすることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記ＮＦ３の流量が、前記メインエッチング時には３０ｓｃｃｍ〜４０ｓｃｃｍ、前記第１オーバーエッチング時には５ｓｃｃｍ〜１０ｓｃｃｍ、前記第２オーバーエッチング時には３０ｓｃｃｍ〜４０ｓｃｃｍの範囲であることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１０】
前記第１オーバーエッチングステップにおいて、
前記ＮＦ３の流量：５ｓｃｃｍ〜１０ｓｃｃｍ、前記Ｎ２の流量：９０ｓｃｃｍ〜１００ｓｃｃｍ、前記Ｃｌ２の流量：９０ｓｃｃｍ〜１００ｓｃｃｍ、ソースパワー：６５０Ｗ〜７５０Ｗ、バイアスパワー：１００Ｗ〜１２０Ｗ及び圧力：１０−３Ｔｏｒｒ〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の条件でエッチングすることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１１】
前記第２オーバーエッチングステップにおいて、
前記ＮＦ３の流量：３０ｓｃｃｍ〜４０ｓｃｃｍ、前記Ｏ２の流量：１０ｓｃｃｍ〜１５ｓｃｃｍ、ソースパワー：６５０Ｗ〜７５０Ｗ及び圧力：１０−３〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の条件でエッチングすることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１２】
前記第２オーバーエッチングステップにおいて、
エッチング目標値：５０Å未満の条件でエッチングすることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記メインエッチングステップにおいて、
前記ＮＦ３の流量：３０ｓｃｃｍ〜４０ｓｃｃｍ、前記Ｃｌ２の流量：９０ｓｃｃｍ〜１００ｓｃｃｍ、前記Ｎ２の流量：４０ｓｃｃｍ〜５０ｓｃｃｍ、前記Ｏ２の流量：１０ｓｃｃｍ〜１５ｓｃｃｍ、ソースパワー：８００Ｗ〜９００Ｗ、バイアスパワー：６００Ｗ〜７００Ｗ及び圧力：１０−３Ｔｏｒｒ〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の条件でエッチングすることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１４】
前記ライト酸化において、
エッチング目標値：５０Å未満の条件でエッチングすることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項１５】
前記ハードマスク及び前記ポリシリコン膜は、エッチングにより露出した側面の断面が前記半導体基板面に対してほぼ垂直状であり、前記タングステンシリサイド膜の線幅より大きいことを特徴とする請求項４に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造技術に関し、特に、ポリサイドゲート電極を備えた半導体素子の製造方法に関する。
【背景技術】
【０００２】
最近、半導体素子のゲート電極の抵抗を低くするために、タングステンシリサイド膜／ポリシリコン膜（WSi/Polysilicon）で構成されたポリサイドゲート電極が用いられている。
【０００３】
このような半導体素子を製造する際には、ゲートを形成するためのエッチングにより、ゲート絶縁膜にマイクロトレンチ（Micro trench）及びプラズマ照射によるダメージが生じる。これらのダメージを回復させること、シリコン基板に残っている電極物質を酸化させること、ゲートのエッジに形成されたゲート絶縁膜の厚さをさらに増加させること、ゲートバーズビークを形成することによって、素子の信頼性を向上させることを目的として、ライト酸化処理（Light oxidation、ゲート材酸化処理とも呼ばれる）が行われている。特に、ゲートのエッジ側に形成されるゲート絶縁膜に関しては、その厚さ及び膜の品質が、ホットキャリア特性、サブスレショルド特性（オフ漏れ、ＧＩＤＬ等）、パンチスルー特性、素子動作速度、信頼性などに非常に大きな影響を及ぼす。したがって、ゲートのエッジ部にゲートバーズビークを形成させるためのライト酸化処理は、欠かすことができない。
【０００４】
図１は、従来の技術に係る半導体素子の製造方法を説明するための図であり、素子の構造を模式的に示す断面図である。
【０００５】
図１に示したように、半導体基板１１の所定の領域に、素子分離用の素子分離膜１２を形成する。さらに、通常の方法で形成された突出部である活性領域１３Ａ及びリセス部（凹部）である活性領域１３Ｂで構成された半導体基板１１の上面に、ゲート絶縁膜１４を形成する。
【０００６】
次いで、ゲート絶縁膜１４上に、ポリシリコン膜１５、タングステンシリサイド膜１６、ゲートハードマスク１７を順に積層した後、ゲートエッチングを行うことにより、ゲート絶縁膜１４上に、ポリシリコン膜１５、タングステンシリサイド膜１６及びゲートハードマスク１７の順に積層されたポリサイドゲート電極１００を形成する。
【０００７】
次いで、ライト酸化処理を行う。このライト酸化処理により、ポリシリコン膜１５の側面の露出部が酸化されて、ライト酸化膜１８と称する酸化膜が形成される。
【０００８】
この従来の技術の場合、ライト酸化処理時に、ポリシリコン膜１５が露出した側面が酸化されるとともに、タングステンシリサイド膜１６が露出した側面でも酸化が生じる。
【０００９】
このライト酸化の際に、タングステンシリサイド膜１６の側面のライト酸化膜１８に膨出現象が発生する。この側面膨出現象は、後続の工程における自己整合コンタクト（Self Aligned Contact：ＳＡＣ）法によるコンタクト形成（ＬＰＣと呼ばれる）時に、ランディングコンタクトプラグとタングステンシリサイド膜との間でショートを起こし、ＳＡＣフェイルの原因となる。
【００１０】
図２Ａは、従来の技術に係る半導体素子の構造を示す写真であり、タングステンシリサイド膜に生じた側面膨出現像（符号Ｘ部）を示しており、図２Ｂは、従来の技術に係る素子の構造を示す写真であり、コンタクトとタングステンシリサイド膜との間のショート現象（符号Ｙ部）を示している。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記従来の技術の問題点を解決するためになされたものであって、その目的は、ゲートパターン形成後に行うライト酸化時に、タングステンシリサイドなどのシリサイド膜の側面が膨出する現像を防止することができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜上にポリシリコン膜、シリサイド膜及びハードマスク形成用膜の順に積層するステップと、該ハードマスク形成用膜を選択的にパターニングすることによりハードマスクを形成するステップと、該ハードマスクをエッチングバリアとして、前記シリサイド膜をエッチングするとともに、該シリサイド膜の露出した側面にアンダーカット状凹部を形成するステップと、前記ハードマスクをエッチングバリアとして、前記ポリシリコン膜をエッチングすることにより、ゲートラインを形成するステップと、ライト酸化により、前記ポリシリコン膜及び前記シリサイド膜の露出した側面を酸化するステップとを含み、前記シリサイド膜をエッチングするステップが、前記ポリシリコン膜が露出するまでエッチングするメインエッチングステップ、及び該メインエッチングの後、前記アンダーカット状凹部を形成するためのオーバーエッチングステップを含むことを特徴としている。
【００１３】
また、本発明に係る半導体素子の製造方法は、半導体基板上にゲート絶縁膜を形成するステップと、該ゲート絶縁膜上にポリシリコン膜、タングステンシリサイド膜及びハードマスク形成用膜の順に積層するステップと、該ハードマスク形成用膜を選択的にパターニングすることにより、ハードマスクを形成するステップと、該ハードマスクをエッチングバリアとして、前記タングステンシリサイド膜をエッチングするとともに、該タングステンシリサイド膜の露出した側面にアンダーカット状凹部を形成するステップと、前記ハードマスクをエッチングバリアとして、前記ポリシリコン膜をエッチングすることにより、ゲートラインを形成するステップと、ライト酸化により、前記ポリシリコン膜及び前記タングステンシリサイド膜の露出した側面を酸化するステップとを含み、前記タングステンシリサイド膜をエッチングするステップが、前記ポリシリコン膜が露出するまでエッチングするメインエッチングステップ、及び前記アンダーカット状凹部を形成するためのオーバーエッチングステップを含むことを特徴としている。
【００１４】
また、前記オーバーエッチングステップは、オーバーエッチング目標値のうちの５０％をエッチングする第１オーバーエッチングステップと、残りの５０％をエッチングする第２オーバーエッチングステップとを含むことを特徴とし、前記メインエッチングステップでは、ＮＦ３／Ａｒ／Ｃｌ２／Ｎ２／Ｏ２の混合ガス、前記第１オーバーエッチングステップでは、ＮＦ３／Ｃｌ２／Ｎ２の混合ガス、前記第２オーバーエッチングステップでは、ＮＦ３／Ｏ２の混合ガスを用いることを特徴としている。
【発明の効果】
【００１５】
本発明に係る半導体素子の製造方法によれば、ゲートラインを構成するタングステンシリサイド膜などのシリサイド膜のエッチングにより、露出した側面にアンダーカット状凹部が形成されるようにする。それによって、後続のライト酸化において、シリサイド膜の側面に過度の膨出現象が生じることが防止され、後続の自己整合コンタクト形成時に、ランディングプラグコンタクトとタングステンシリサイド膜との間にショートが生じる現象を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
【００１７】
図３Ａ〜図３Ｆは、本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造工程の各段階における素子の構造を模式的に示す断面図である。
【００１８】
図３Ａは、半導体基板上に、ポリシリコン膜、タングステンシリサイド膜、ハードマスク及びゲートマスクを形成した段階における素子の構造を示す断面図である。図３Ａに示したように、半導体基板２１の所定の領域に、素子間を分離するための素子分離膜２２を形成する。この時、例えば、素子分離膜２２はＳＴＩ法により形成し、素子分離膜２２は酸化膜であり、高密度プラズマ酸化法により形成する。
【００１９】
次いで、半導体基板２１にリセス部を形成するエッチングにより、突出部である活性領域２１Ａ及びリセス部である活性領域２１Ｂを形成した後、半導体基板２１の上面にゲート絶縁膜２３を形成する。
【００２０】
次いで、ゲート絶縁膜２３上に、ポリシリコン膜２４、タングステンシリサイド膜２５、ハードマスク２６を形成するための窒化膜（以下、「ハードマスク形成用窒化膜又はハードマスク形成用膜」と記す）を順に形成する。ここで、ポリシリコン膜２４の厚さは５００Å〜１２００Å、タングステンシリサイド膜２５の厚さは９００Å〜１３００Å、ハードマスク形成用窒化膜の厚さは、２０００Å〜２５００Åの範囲であることが好ましい。さらに、ハードマスク形成用窒化膜上に、厚さ１００Å〜３００Åのハードマスク用タングステン膜（図示省略）を形成することもできる。
【００２１】
次いで、ハードマスク形成用窒化膜上に感光膜を塗布し、露光及び現像によりパターニングを行い、ゲートマスク２７を形成した後、ゲートマスク２７をエッチングバリアとして用いて、ハードマスク形成用窒化膜をエッチングすることにより、ハードマスク２６を形成する。
【００２２】
ハードマスク形成用窒化膜のエッチングは、例えば、４ｍＴ／５００Ｗs／１００Ｗb／１２０ＣＦ４の条件で行う。なお、上記条件に示されている「４ｍＴ」は４ｍＴｏｒｒ、すなわち４×１０−３Ｔｏｒｒ（０．５３Ｐａ）、「５００Ｗs」はソースパワー５００Ｗ、「１００Ｗb」はバイアスパワー１００Ｗ、「１２０ＣＦ４」は、ＣＦ４の流量が１２０ｓｃｃｍであることを表している。
【００２３】
図３Ｂは、タングステンシリサイド膜２５をエッチングした後、メインエッチングを行う段階における素子の構造を示す断面図である。図３Ｂに示したように、ストリップ処理によりゲートマスク２７を除去する。次に、ハードマスク形成用窒化膜のエッチングを行い、ハードマスク２６を形成した後、残留物を除去するための洗浄を行う。
【００２４】
次いで、ハードマスク２６をエッチングバリアとして、タングステンシリサイド膜２５を乾式エッチングする。タングステンシリサイド膜２５をエッチングする際には、下層のポリシリコン膜２４を露出させるまでのメインエッチングと、ポリシリコン膜２４が露出した後、さらにエッチングするオーバーエッチングとの２段階で行う。ここで、メインエッチングは、実質的にタングステンシリサイド膜２５を除去するエッチングであり、エンドポイント方式を利用して、下層のポリシリコン膜２４が露出した時点を終点とするエッチングである。また、オーバーエッチングは、メインエッチングの後、タングステンシリサイド膜２５の側面の一部を除去し、残留物を除去するためのエッチングである。
【００２５】
図３Ｂに示したように、タングステンシリサイド膜２５のメインエッチングは、例えば、４ｍＴ（４×１０−３Ｔｏｒｒ：０．５３Ｐａ）／９００Ｗs／７００Ｗb／４０ＮＦ３／１００Ａｒ／８０Ｃｌ２／５０Ｎ２／１０Ｏ２／ＥＯＰの条件で行う。このエッチングでは、除去部の壁面が半導体基板２１の面に対してほぼ垂直になるようにする。なお、上記条件に示されているＥＯＰは「エンドポイント（End of point）」を意味する。ＥＯＰでは、下層のポリシリコン膜２４が露出した時点をエンドポイントとする。メインエッチングの際の条件として上記１例を示したが、ＮＦ３の流量は３０ｓｃｃｍ〜４０ｓｃｃｍ、Ｃｌ２の流量は９０ｓｃｃｍ〜１００ｓｃｃｍ、Ｎ２の流量は４０ｓｃｃｍ〜５０ｓｃｃｍ、Ｏ２の流量は１０ｓｃｃｍ〜１５ｓｃｃｍの範囲が好ましい。また、ソースパワーは８００Ｗ〜９００Ｗ、バイアスパワーは６００Ｗ〜７００Ｗ、圧力は１０−３Ｔｏｒｒ〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の範囲が好ましい。
【００２６】
メインエッチング後、ポリシリコン膜２４が露出した時点で行うオーバーエッチングは、第１オーバーエッチング（図３Ｃ）及び第２オーバーエッチング（図３Ｄ）の２段階に分けて行う。
【００２７】
図３Ｃは、メインエッチング後、第１オーバーエッチングを行う段階における素子の構造を示す断面図である。図３Ｃに示したように、第１オーバーエッチングの条件は、例えば、４ｍＴ（４×１０−３Ｔｏｒｒ：０．５３Ｐａ）／７５０Ｗs／１２０Ｗb／１０ＮＦ３／１００Ｃｌ２／９０Ｎ２とする。
【００２８】
図３Ｄは、第１オーバーエッチング後、第２オーバーエッチングを行う段階における素子の構造を示す断面図である。図３Ｄに示したように、第２オーバーエッチングの条件は、例えば、４ｍＴ（４×１０−３Ｔｏｒｒ：０．５３Ｐａ）／７５０Ｗs／０Ｗｂ／４０ＮＦ３／１５Ｏ２とする。ここで、第１オ−バーエッチングは、オーバーエッチングターゲット（オーバーエッチング目標値）の５０％、第２オーバーエッチングは残りの５０％とする。
【００２９】
上記オーバーエッチングに関してさらに詳細に説明する。
【００３０】
まず、第１オーバーエッチングには、ＮＦ３／Ｃｌ２／Ｎ２の混合ガスを用い、ＮＦ３の流量は、メインエッチング時に用いたＮＦ３の流量より少なくする（例えば、ＮＦ３流量は、メインエッチング時の４０ｓｃｃｍに対して、第１オーバーエッチング時は１０ｓｃｃｍとする）。また、セル領域と周辺領域との間のローディング（Roading）を改善するために、アルゴンガスを用いず、窒素（Ｎ２）の流量を増やす（例えば、Ｎ２の流量は、メインエッチング時の５０ｓｃｃｍに対して、第１オーバーエッチング時は９０ｓｃｃｍとする）。第１オーバーエッチング時には、ＮＦ３の流量は５ｓｃｃｍ〜１０ｓｃｃｍ（メインエッチング時のＮＦ３流量は３０ｓｃｃｍ〜４０ｓｃｃｍ）、Ｎ２の流量は９０ｓｃｃｍ〜１００ｓｃｃｍ、Ｃｌ２の流量は９０ｓｃｃｍ〜１００ｓｃｃｍの範囲が好ましい。また、ソースパワーは６５０Ｗ〜７５０Ｗ、バイアスパワーは１００Ｗ〜１２０Ｗ、圧力は１０−３〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の範囲が好ましい。
【００３１】
第２オーバーエッチングでは、第１オーバーエッチングの場合とは異なり、用いるガスはＮＦ３／Ｏ２の混合ガス、ソースパワー（またはトップパワー）は、例えば約７５０Ｗとする。特に、第２オーバーエッチングでは、等方性エッチングを利用して、厚さ約５０Å未満のターゲット（エッチング目標値）条件でエッチングを行い、開口部（凹部）内に露出したタングステンシリサイド膜２５の側面をエッチングする。ここで、バイアスパワー（またはボトムパワー）Ｗｂは、０Ｗである。第２オーバーエッチングにおけるＮＦ３の流量は３０ｓｃｃｍ〜４０ｓｃｃｍ、Ｏ２の流量は１０ｓｃｃｍ〜１５ｓｃｃｍの範囲が好ましい。また、ソースパワーは６５０Ｗ〜７５０Ｗ、バイアスパワーは０Ｗ、圧力は１０−３〜１０−２Ｔｏｒｒ（０．１３〜１．３Ｐａ）の範囲が好ましい。なお、バイアスパワーを印加しないため、下層のポリシリコン膜２４の損傷を大幅に軽減することができる。
【００３２】
上記のように、第１オーバーエッチング及び第２オーバーエッチングからなるオーバーエッチングを行うことにより、ポリシリコン膜２４に対するエッチング率が低い条件で、タングステンシリサイド膜２５に対するエッチング率をメインエッチング時のエッチング率程度に維持することができる。そのため、タングステンシリサイド膜２５をエッチングする際、ポリシリコン膜２４の損傷が防止されるとともに、タングステンシリサイド膜２５に対して十分なオーバーエッチング（側面のエッチング）を行うことができる。
【００３３】
このように、第１及び第２オーバーエッチングの２段階に分けてオーバーエッチングを行うことにより、タングステンシリサイド膜２５の側面が、ハードマスク２６の側面より内側（横方向）に窪んだ「コの字」形のアンダーカット状となる。すなわち、図３Ｄに示したように、タングステンシリサイド膜２５がエッチングにより除去され形成された開口部の側壁は、断面形状が、下側の方がよりタングステンシリサイド膜２５側に傾斜した(negatively sloped)形状（以下、アンダーカット状凹部２５Ａと記す）を有するようになる。
【００３４】
図３Ｅは、タングステンシリサイド膜２５のエッチングを行った後、ポリシリコン膜２４のエッチングを行った段階における素子の構造を示す断面図である。ポリシリコン膜２４のエッチングの際には、エンドポイント方式を用いる。このエッチングは、ポリシリコン膜２４のエッチングエンドポイントを検出するまでのメインエッチング、すなわち、ゲート絶縁膜２３が露出するまでのメインエッチング及びゲート絶縁膜が露出したる時点で行うオーバーエッチングの２段階に分けて行う。ポリシリコン膜２４のエッチングを行うメインエッチングは、例えば、２０ｍＴ（２×１０−２Ｔｏｒｒ：２．７Ｐａ）／４００Ｗs／１３０Ｗb／５Ｎ２／７Ｏ２／１８０ＨＢｒ／ＥＯＰの条件、オーバーエッチングは、６５ｍＴ（６．５×１０−２Ｔｏｒｒ：８．６Ｐａ）／２５０Ｗs／１３０Ｗｂ／８０Ｈｅ／５Ｏ２／３００ＨＢｒの条件で行う。
【００３５】
ポリシリコン膜２４のメインエッチング時の圧力は、１０−２Ｔｏｒｒ〜３×１０−２Ｔｏｒｒ（１．３〜４Ｐａ）の範囲が好ましい。また、オーバーエッチング時は、ポリシリコン膜２４とゲート絶縁膜２３との選択比が８０：１以上（例えば、８０：１〜１００：１）となる条件に維持して、ポリシリコン膜２４の側面がほぼ垂直状、すなわち、開口部における側面の断面形状が、半導体基板２１の面に対してほぼ垂直になるようにエッチングする。
【００３６】
上記のようにポリシリコン膜２４のエッチングを行った段階では、タングステンシリサイド膜２５の側面はハードマスク２６及びポリシリコン膜２４の側面より内側に位置するので、線幅は、ハードマスク２６及びポリシリコン膜２４に比べ、タングステンシリサイド膜２５の方が狭い。すなわち、ＦＩＣＤ（Final Inspection Critical Dimension）がさらに小さい。
【００３７】
図３Ｆは、ポリシリコン膜及びタングステンシリサイド膜の側面にライト酸化膜が形成された段階における素子の構造を示す断面図である。図３Ｆに示したように、厚さ約５０Å未満をエッチングターゲット（エッチング目標値）として、ライト酸化を行う。このライト酸化により、ポリシリコン膜２４及びタングステンシリサイド膜２５の露出面（側面）に、ライト酸化膜２８を形成する。
【００３８】
この時、タングステンシリサイド膜２５は、露出した側面の形状が、ネガティブ形状のアンダーカット状凹部２５Ａとなっている。しかし、ライト酸化処理により、タングステンシリサイド膜２５の露出面が酸化されて、ライト酸化膜２８が形成された状態では、ゲートラインの全体的な形状は、側面が半導体基板２１の面に対してほぼ垂直状になる。この側面がほぼ垂直状のゲート形状は、厚さ約５０Å未満をエッチングターゲット（エッチング目標値）としてライト酸化を行うことによって形成することができる。
【００３９】
その後、窒化膜によりゲートラインをシーリングし、後続のランディングプラグコンタクトをエッチングによって形成する際に、バリアとして利用する。
【００４０】
本発明の実施の形態に係る半導体素子の製造方法によれば、エッチングにより開口部を形成した段階で、タングステンシリサイド膜２５の側面の断面形状が、ネガティブ形状のアンダーカット状凹部となっているため、ライト酸化時に、タングステンシリサイド膜２５の側面に、過度の膨出部が形成されることを防止することができる。
【００４１】
図４は、本発明の実施の形態に係る半導体素子の製造方法によって得られた素子の断面形状を示す写真であり、エッチング後のタングステンシリサイド膜を示している。図４から、タングステンシリサイド膜（黒色部）の側面の断面形状が、アンダーカット状凹部となっていることが分かる。
【００４２】
図５は、本発明の実施の形態に係る半導体素子の製造方法によって得られた素子の断面形状を示す写真であり、ランディングプラグコンタクトホール形成後の状態を示している。図５から、タングステンシリサイド膜の側面に、膨出部が発生していないことが分かる。この結果から明らかなように、自己整合コンタクト（ＳＡＣ）によりランディングプラグコンタクトを形成した段階で、タングステンシリサイド膜の側面における損傷が防止されている。
【００４３】
上記実施の形態では、ゲートラインが突出部である活性領域２１Ａから凹部である活性領域２１Ｂにかけて形成されており、チャネル長を長くすることができるＳＴＡＲ（Step gated Array Recess）構造を有する半導体素子の製造方法について説明したが、本発明に係る半導体素子の製造方法は、リセスゲート型、プレーナゲート型など全ての半導体素子の製造に適用することができる。また、ポリシリコン膜上にタングステンシリサイド膜を形成する例を示したが、ポリシリコン膜上に他のシリサイド膜を形成する場合にも適用可能である。
【００４４】
なお、本発明に係る半導体素子の製造方法は、上記実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４５】
【図１】従来の技術に係る半導体素子の製造方法を説明するための図であり、素子の構造を模式的に示す断面図である。
【図２Ａ】従来の技術に係る半導体素子の構造を示す写真であり、タングステンシリサイド膜に生じた側面膨出現象（符号Ｘ部）を示している。
【図２Ｂ】従来の技術に係る素子の構造を示す写真であり、コンタクトとタングステンシリサイド膜のショート現象（符号Ｙ部）を示している。
【図３Ａ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、半導体基板上に、ポリシリコン膜、タングステンシリサイド膜、ハードマスク及びゲートマスクを形成した段階における素子の構造を示す断面図である。
【図３Ｂ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、タングステンシリサイド膜をエッチングした後、メインエッチングを行う段階における素子の構造を示す断面図である。
【図３Ｃ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、メインエッチング後、第１オーバーエッチングを行う段階における素子の構造を示す断面図である。
【図３Ｄ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、第１オーバーエッチング後、第２オーバーエッチングを行う段階における素子の構造示す断面図である。
【図３Ｅ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、タングステンシリサイド膜のエッチングを行った後、露出したポリシリコン膜のエッチングを行った段階における素子の構造を示す断面図である。
【図３Ｆ】本発明の実施の形態に係る半導体素子の製造方法を説明するための図であり、ポリシリコン膜及びタングステンシリサイド膜の側面にライト酸化膜が形成された段階における素子の構造を示す断面図である。
【図４】本発明の実施の形態に係る半導体素子の製造方法によって得られた素子の断面形状を示す写真であり、エッチング後のタングステンシリサイド膜を示している。
【図５】本発明の実施の形態に係る半導体素子の製造方法によって得られた素子の断面形状を示す写真であり、ランディングプラグコンタクトホール形成後の状態を示している。
【符号の説明】
【００４６】
２１      半導体基板
２２      素子分離膜
２３      ゲート絶縁膜
２４      ポリシリコン膜
２５      タングステンシリサイド膜
２５Ａ      アンダーカット状凹部
２６      ハードマスク
２８      ライト酸化膜
【図１】
0005174328.tif 000002
【図３Ａ】
0005174328.tif 000003
【図３Ｂ】
0005174328.tif 000004
【図３Ｃ】
0005174328.tif 000005
【図３Ｄ】
0005174328.tif 000006
【図３Ｅ】
0005174328.tif 000007
【図３Ｆ】
0005174328.tif 000008
【図２Ａ】
0005174328.tif 000009
【図２Ｂ】
0005174328.tif 000010
【図４】
0005174328.tif 000011
【図５】
0005174328.tif 000012