(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタにおいて、酸化亜鉛から成る多結晶のアンドープ透明酸化物半導体を付着する方法であって、
不活性ガス中、０．１Ｐｃ〜１０Ｐｃに制御された酸素分圧でのアンドープ透明酸化物半導体をｒｆマグネトロンスパッタリングする
方法を含んでなり、
Ｐｃは限界酸素分圧であり、前記付着は室温で実施される方法。
【請求項２】
不活性ガスがヘリウム、ネオン、アルゴン、クリプトンおよびキセノンよりなる群から選択される請求項１に記載の方法。
【請求項３】
酸素の有効分圧が限界圧力Ｐｃの０．５〜２倍である請求項１または２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、追加のドーピング要素を意図的に組み込まずに付着された、酸化亜鉛、酸化インジウム、酸化錫および酸化カドミウムよりなる群から選択される透明酸化物半導体により作製されたトランジスタおよび酸化物半導体の付着方法に関する。透明酸化物半導体は、透明薄膜トランジスタの作製に有用である。透明トランジスタを用いると、ディスプレイのピクセルを制御することができる。透明であると、トランジスタがピクセルの活性領域を大幅に減じることはない。
【背景技術】
【０００２】
非特許文献１は、高周波マグネトロンスパッタリングによりポリエステル上に付着させたアルミニウムを含有する酸化亜鉛フィルムについて記載した。
【０００３】
特許文献１には、酸化亜鉛で製造され遷移金属でドープされたチャネル層が記載されている。
【０００４】
特許文献２には液晶トランジスタが開示されている。
【０００５】
非特許文献２には、化学溶液法により作製されたＺｎＯ薄膜トランジスタが開示されている。
【０００６】
非特許文献３には、修正反応性プレーナマグネトロンスパッタリングにより作製された導電性酸化亜鉛フィルムが記載されている。
【０００７】
非特許文献４は、高周波マグネトロンスパッタリングにより付着させた酸化亜鉛コーティングについて記載している。
【０００８】
非特許文献５には、強誘電性絶縁体から発散される電界を用いて、ＺｎＯ：ＡｌまたはＺｎＯ：Ｉｎの導電性フィルムにおける抵抗を制御または調整することが記載されている。
【０００９】
透明導電性酸化物は、透明導電性酸化物化合物の材料および特性について、非特許文献６で検討されている。
【００１０】
【特許文献１】特開２００２−０７６３５６号公報
【特許文献２】米国特許第４２０４２１７号明細書
【非特許文献１】フォーチュネート（Ｆｏｒｔｕｎａｔｏ）ら、材料研究協会シンポジウム会報（Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ）、（２００１）６６６
【非特許文献２】オオヤ（Ｏｈｙａ）ら、応用物理学ジャーナル日本（Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）、パート１（２００１年１月）、４０巻、１番、２９７〜８頁
【非特許文献３】マニフ（Ｍａｎｉｖ）ら、Ｊ．Ｖａｃ．Ｓｃｉ  Ｔｅｃｈｎｏｌ．、Ａ（１９８３）、１（３），１３７０−５
【非特許文献４】ジャンカテリーナ（Ｇｉａｎｃａｔｅｒｉｎａ）ら、表面およびコーティング技術（Ｓｕｒｆａｃｅ  ａｎｄ  Ｃｏａｔｉｎｇｓ  Ｔｅｃｈｎｏｌｏｇｙ）、（２００１）１３８（１）、８４−９４
【非特許文献５】シーガー（Ｓｅａｇｅｒ）ら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、６８、２６６０−２６６２、１９９６
【非特許文献６】材料研究会報（Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ  Ｂｕｌｌｅｔｉｎ）、２５巻（８）２０００の２０００年８月版
【発明の開示】
【課題を解決するための手段】
【００１１】
本発明は、新規な透明酸化物半導体（ＴＯＳ）薄膜トランジスタ（ＴＦＴ）およびその付着方法に関するものであり、透明酸化物半導体（ＴＯＳ）は酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）または酸化カドミウム（ＣｄＯ）半導体およびこれらの組み合わせよりなる群から選択される。記載されたＴＦＴ構造には、一般的にソースとドレインと呼ばれる、ＴＯＳへ電流を注入する導電性電極を備えたＴＯＳと、ソース−ドレイン電流を制御および／または調整する容量注入機構が含まれる。半導体付着プロセスでは、不活性ガス中の酸素の制御された分圧の雰囲気中で、酸化物（ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ）または金属（Ｚｎ、Ｉｎ、Ｓｎ、Ｃｄ）ターゲットのマグネトロンスパッタリングを用いる。これは、基板やコンポーネントに適合する低温プロセスである。ＴＯＳ  ＴＦＴのある特別に魅力的な用途は、可撓性ポリマー基板のディスプレイ用駆動回路である。
【００１２】
具体的に、本方法には、
ａ）不活性ガスと混合された酸素の有効分圧でのアンドープＴＯＳの物理蒸着と、
ｂ）酸素の有効分圧でのアンドープＴＯＳの抵抗蒸発と、
ｃ）酸素の有効分圧でのアンドープＴＯＳのレーザー蒸発と、
ｄ）酸素の有効分圧でのアンドープＴＯＳの電子ビーム蒸発と、
ｅ）酸素の有効分圧でのアンドープＴＯＳの化学蒸着と
よりなる群から選択される方法を含んでなる、電界効果トランジスタにおいて、酸化亜鉛、酸化インジウム、酸化錫および酸化カドミウムよりなる群から選択されるアンドープ透明酸化物半導体を付着することが含まれる。
【００１３】
本発明はまた、アンドープ透明酸化物半導体を含んでなるトランジスタにも係る。一実施形態において、トランジスタは可撓性基板上にあり、酸化亜鉛、酸化インジウム、酸化錫および酸化カドミウムよりなる群から選択される材料から作製されたゲート誘電体をさらに含んでなる。
【発明を実施するための最良の形態】
【００１４】
たいていの電子デバイスは、現在、単結晶Ｓｉやガラスのような剛性基板上に作製されているが、プラスチックや可撓性基板上のデバイスに、特に、機械的に強く、軽量、そしてロールツーロール処理により安価に製造できる可能性から関心が集まっている。しかしながら、ポリエチレンテレフタレート（例えば、マイラー（Ｍｙｌａｒ）（登録商標）、デラウェア州、ウィルミントンのＥ．Ｉ．デュポンドゥヌムール社（Ｅ．Ｉ．ＤｕＰｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  Ｉｎｃ．，Ｗｉｌｍｉｎｇｔｏｎ，ＤＥ））のようなプラスチック基板だとデバイスの処理が１００Ｃより低く制限される。Ｓｉ、さらにはアモルファスＳｉに基づくエレクトロニクスは、感温性プラスチック基板と適合性がない。これにより、低温種の代替材料としての有機半導体に対する大きな関心が集まっている。しかしながら、たいていの有機半導体は、デバイス用途については、アモルファスＳｉに比べて電子特性に劣る。さらに、有機材料は、一般的に、通常の周囲条件で分解されるため、保護手段が必要である。これに対し、感温性基板と適合する処理ができ、アモルファスＳｉに匹敵する電子特性を備えた安定した無機半導体によって、様々な可撓性基板のエレクトロニクスが可能となる。本出願について、新規なスパッタ透明酸化物半導体に基づく薄膜トランジスタは、可撓性基板上に優れた電子特性を備えて製造することができる。ＴＯＳはまた、電磁スペクトルの可視部分において透明である。これは電子ディスプレイ用途において特に有利（１）である。
【００１５】
一例を挙げると、マグネトロンスパッタリングを用いてＺｎＯ半導体層が形成される。独特な付着条件を用い、基板を意図的に加熱することなく（低温プラスチック基板と適合する）、良好な電子透過特性を備えた多結晶（Ｘ線回折）の新規なＺｎＯ層を製造した。ＺｎＯ層は、ＴＦＴの半導体としての用途に好適である。
【００１６】
本発明のＺｎＯ半導体の良好な輸送特性およびこれらのＴＯＳの原型には、低デバイス「オフ」電流に対しては高電気抵抗、そして高「オン」デバイス電流については高電荷キャリア移動度が含まれる。本発明のスパッタＺｎＯ薄膜において、電気抵抗は、付着中の酸素の分圧を測定することにより制御される。低ＺｎＯフィルム応力を得るのに好ましいスパッタリング条件はまた、室温で製造されたＺｎＯ  ＴＦＴデバイスにおける高トランスコンダクタンスおよび高オン／オフ電流比にとっても好ましいかったというＺｎＯ作製の新規な態様を知見した。この理由は、低応力ＺｎＯフィルムに欠陥が少なく、好ましい電子構造であり、高電荷キャリア移動度が促進されるためと考えられる。従って、本発明のＺｎＯフィルムは良好なＴＦＴデバイス性能を示す。
【００１７】
本発明の一実施形態において、ソース、ドレインおよびゲート電極は、厚さ約１００ｎｍの抵抗蒸発Ａｌである。ＺｎＯ半導体は、ＡｒとＯ２ガスの混合物中で、ｒｆマグネトロンスパッタリングにより製造された厚さ約１００ｎｍの層である。ゲート絶縁体は、厚さ１００ｎｍ〜３００ｎｍでＡｌ２Ｏ３、ｅ−ビーム蒸着される。基板はポリエチレンテレフタレート（ＰＥＴおよびカプトン（Ｋａｐｔｏｎ）（登録商標）ポリイミド、デラウェア州、ウィルミントンのＥ．Ｉ．デュポンドゥヌムール社（Ｅ．Ｉ．ＤｕＰｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  Ｉｎｃ．，Ｗｉｌｍｉｎｇｔｏｎ，ＤＥ））である。付着は全て、基板を室温または室温近傍に維持しながら実施した。
【００１８】
薄膜トランジスタ（ＴＦＴ）は活性デバイスであり、電子信号を切換え増幅する電子回路のビルディングブロックである。有用なＴＦＴデバイス特性には、オンにするのに低電圧であること、高トランスコンダクタンスまたはデバイス電流／（ゲート）制御電圧比、および高「オン」（Ｖｇ＞０）電流対「オフ」（Ｖｇ≦０）電流比が含まれる。本発明の代表的なＴＦＴ構造において、基板は、紙またはＰＥＴ、ＰＥＮ、カプトン（Ｋａｐｔｏｎ）等といったポリマーである。ソースおよびドレイン導電性電極を基板上でパターン化する。ＴＯＳを付着した後、ＳｉＯ２やＡｌ２Ｏ３のようなゲート絶縁層を付着する。最後に、ゲート導電性電極をゲート絶縁層上に付着する。当業者であれば、これは多くのＴＦＴ作製機構のうちの一つであることが分かるであろう。このデバイスの操作において、ソース電極とドレイン電極間に印加された電圧は、コントロールゲート電極が通電されたときのみ大量の電流が流れる。すなわち、ソース電極とドレイン電極間の電流の流れは、ゲート電極に印加されたバイアス電圧により調整または制御される。ＴＯＳ  ＴＦＴの材料とデバイスパラメータの関係は、近似式：
Ｉｓｄ＝（Ｗ／２Ｌ）Ｃμ（Ｖｇ）２
（式中、Ｉｓｄは飽和ソース−ドレイン電流、Ｃは絶縁層に関連している幾何学的ゲート容量、ＷおよびＬは物理的デバイス寸法、μはＴＯＳ中でのキャリア（ホールまたは電子）移動度、Ｖｇは印加されたゲート電圧である）により表すことができる。ＴＦＴは適切な極性のゲート電圧を印加したときのみ電流を通すのが理想的である。しかしながら、ゼロゲート電圧で、ソースとドレイン間の「オフ」電流はＴＯＳの真性導電率
σ＝ｎｑμ
（式中、ｎは電荷キャリア密度であり、ｑは電荷である）に依存し、よって
（Ｉｓｄ）＝σ（Ｗｔ／Ｌ）Ｖｓｄ＠Ｖｇ＝０
（式中、ｔは、ＴＯＳ層厚さであり、Ｖｓｄはソースとドレインの間に印加された電圧である）となる。従って、オン／オフ電流比の高い良好な電子スイッチとして、例えば、ディスプレイにおいて作用するＴＦＴについては、ＴＣＯＳ半導体は高いキャリア移動度だが、非常に小さな真性導電率、すなわち、低い電荷キャリア密度を有する必要がある。実際のデバイスについてはオン／オフ比＞１０３が望ましい。
【００１９】
具体的には、アンドープＺｎＯ薄膜が酸素分圧、ｐＯ２においてＺｎまたはＺｎＯからｄｃまたはｒｆマグネトロンスパッタされるときは、バルク固有抵抗（Ｒ）は、ｐＯ２の増大に伴い、強半導（Ｒ〜１０２オームｃｍ）から略絶縁（Ｒ〜１０６〜１０８オームｃｍ）まで急激に変化する。アンドープＺｎＯターゲットからｒｆマグネトロンスパッタされたＺｎＯフィルムについてのＲのｐＯ２へのこの依存性を図１に示す。（ＲのｐＯ２への依存は、酸化インジウム、酸化錫および酸化カドミウム薄膜についても同様である。）スパッタリングシステムは、基板の水冷静置テーブルを備えた極低温ポンプステンレス鋼チャンバー（直径約２５インチ×高さ１５インチ）からなっていた。ターゲット直径は６．５インチ、基板からターゲットの距離は約３インチ、ｒｆ（１３．５６ＭＨｚ）出力を標準インピーダンス整合ネットワークを通してターゲットに結合した。ターゲットのメーカーの分析によれば、不純物Ａｓ、Ｆｅ、Ｃｄ、Ｃｕ、Ｃａ、Ｍｎ、Ｎａ、Ｐｂを＜２０ｐｐｍの量で含んでいた。固有抵抗が図１に示してあるＺｎＯフィルムについては、Ｐｃ近傍の固有抵抗の変化ΔＲｃが非常に大きく急激な限界酸素分圧Ｐｃがある。Ｐｃは固有抵抗における急激な上昇の中点に対応する酸素分圧と定義される。具体的には、ΔＲｃは、Ｐｃ／２と２Ｐｃの間のｐＯ２について＞１０４オームｃｍ増大する。図１について、限界圧力Ｐｃは約１０−５Ｔｏｒｒである。限界酸素分圧Ｐｃで生じたＲ対ｐＯ２における急激な大きな変化のこの特徴は、ＺｎＯフィルムおよび、合成に酸素源を必要とする任意の化学または物理的蒸着方法により作製されたその他ＴＯＳフィルムについては図２に示した通り、一般的な結果である。物理蒸着（ＰＶＤ）には、主として、スパッタリング（ｒｆ、ｄｃ、マグネトロン、ダイオード、トライオード、イオンビーム）と蒸発（抵抗、レーザー、電子ビーム）の全ての形態が含まれる。ＴＯＳの一般的なＰＶＤは、対応する金属または酸化金属の固体または溶融源に頼っている。化学蒸着（ＣＶＤ）は、化学気相輸送およびフィルム形成の化学反応を必要とする。反応物質は、一般的に、ガス状であり、反応の種類としては、熱分解、還元、酸化、不均化および化合物形成が挙げられる。ＣＶＤプロセスとしては、低圧（ＬＰＣＶＤ）、プラズマエンハンスド（ＰＥＣＶＤ）、原子層化学蒸着（ＡＬＣＶＤ）（原子層蒸着（ＡＬＤ）としても知られている）およびレーザーエンハンスド（ＬＥＣＶＤ）法が挙げられる。
【００２０】
作製方法からは独立して、Ｐｃは酸化物成長条件を定義する。つまり、原子酸素の到着速度が、原子Ｚｎ、Ｉｎ，ＳｎまたはＣｄの到着速度と一致して、半絶縁固有抵抗、すなわち約１０８オームｃｍの化学量論酸化物、例えば、ＺｎＯを形成する。従って、化学量論から僅かに外れる、例えば、Ｚｎ１．０００１Ｏ１．００００は、何オーダーかで固有抵抗を減じる。というのは、０．０１％過剰のＺｎは約１０１９の自由電子（格子間Ｚｎイオン当たり２個の電子）またはμ〜１ｃｍ２／Ｖ−ｓについて固有抵抗約１オームｃｍに対応するためである。従って、Ｐｃ近傍において、ｐＯ２の非常に僅かな変化が、作製方法からは独立して、大きく急激な固有抵抗の変化をもたらす。
【００２１】
しかしながら、Ｐｃの実際の値は、特定の付着条件や特性の酸化物、付着システムの物理および動的特性に依存している。同様に、Ｐｃ近傍における抵抗変化ΔＲｃの実際の大きさは、酸化物フィルムに組み込まれた不純物（ドープ剤）のレベルに応じて異なる。不純物レベルが低いとΔＲｃの大きさが増大し、不純物の濃度が高いと減少する。しかしながら、一般的な抵抗特性はシステム不変であり、蒸着の当業者であれば、アンドープＴＯＳフィルムを製造するのに用いる特定のシステムのＰｃを求めることができる。
【００２２】
一般にアンドープＴＯＳに基づく本発明の電界効果トランジスタは、酸素の有効分圧下で、物理蒸着または化学蒸着、好ましくはｒｆマグネトロンスパッタリングを用いて付着させなければならない。酸素の有効分圧は、限界分圧附近の酸素分圧であり、電気抵抗は、極低酸素分圧で観察される低い略導電性の値と、高酸素分圧で観察される高い略絶縁性の値との中間である。最良の性能（高チャネル電流および高デバイスオン／オフ比）は、好ましくは酸素分圧０．１Ｐｃ＜ｐＯ２＜１０Ｐｃ、より好ましくは０．５Ｐｃ＜ｐＯ２＜２Ｐｃの範囲でＴＯＳを蒸着により製造するときに得られる。マグネトロンスパッタされたＺｎＯ薄膜トランジスタおよびＩｎ２Ｏ３  ＴＦＴの以下の実施例はこの効果を例証するものである。０．１Ｐｃ＜ｐＯ２＜１０Ｐｃ（式中、Ｐｃ≒１０−５Ｔｏｒｒ）の範囲のｐＯ２で作製したＺｎＯの条件は、実施例１〜３におけるスパッタリングについて選択した。実施例４および５は、好ましいｐＯ２外のスパッタリングにより劣った特性のＴＦＴを製造することを例証するものである。実施例６は、可撓性基板上に作製されたＺｎＯ  ＴＦＴの構造および特性を例証するものである。実施例７は、導電性ＺｎＯソース、ドレインおよびゲート電極、半導体ＺｎＯチャネル、ＺｎＯ誘電体から構成されるＺｎＯ  ＴＦＴの特性を例証するものである。実施例８は、限界酸素分圧近傍で製造された酸化インジウムＴＦＴの特性を説明するものである。
【００２３】
これらの実施例のＺｎＯおよびＩｎ２Ｏ３電界効果トランジスタの一般構造を図３に示す。片側の厚さが約１００ｎｍの熱酸化物層を備えた高ドープｎ−型Ｓｉ基板上にＴＦＴを作製した。幅２００μｍ、ギャップ２０μｍのＴｉ−Ａｕソースおよびドレイン電極（１０ｎｍのＴｉの後、１００ｎｍのＡｕ）を従来のフォトリソグラフィにより熱酸化ケイ素層上に直接付着しパターン化した。Ｔｉ−Ａｕをまた、コモンゲート電極としてＳｉの裏側に付着させ、厚さ約１００ｎｍのＺｎＯまたはＩｎ２Ｏ３をシャドウマスクを用いてソース電極とドレイン電極の間にスパッタした。
【００２４】
本明細書に記載されたＴＦＴ構造には、一般的にソースとドレインと呼ばれる、酸化物半導体へ電流を注入する導電性電極を備えた透明酸化物半導体と、ソース−ドレイン電流を制御および／または調整する容量注入機構が含まれる。半導体付着プロセスでは、不活性ガス中の酸素の制御された分圧の雰囲気中で、酸化物または金属ターゲットのマグネトロンスパッタリングを用いる。これは、基板やコンポーネントに適合する低温プロセスである。ＴＯＳ  ＴＦＴのある特別に魅力的な用途は、可撓性ポリマー基板のディスプレイ用駆動回路である。ＴＯＳトランジスタおよび／またはトランジスタアレイは、これらに限られるものではないが、フラットパネルディスプレイ、アクティブマトリックスイマージャー、センサ、ｒｆプライスラベル、電子ペーパーシステム、ｒｆ識別タグおよびｒｆ在庫タグをはじめとする用途に有用である。
【００２５】
本明細書に記載したＴＦＴ構造は、可撓性基板に適用可能である。可撓性基板は、これらに限られるものではないが、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）およびポリカーボネート（ＰＣ）等のポリマーフィルムである。可撓性基板はまた、薄膜トランジスタを電気的に分離する絶縁層でコートされていればステンレス鋼のような薄金属ホイルとすることもできる。
【００２６】
付着中に酸素分圧を制御することにより、金属酸化物を絶縁体、半導体または導体とするようアンドープ金属酸化物の導電性を制御することが可能である。このように、酸素分圧を変えることによって、薄膜トランジスタ、半導体、導体（ソース、ドレイン、ゲート）および絶縁体（ゲート誘電体）の構成要素は全て、同じ酸化物材料で製造し、異なる条件下で付着することができる。
【実施例】
【００２７】
実施例１
図３に示すトランジスタ構成を用いて、ＺｎＯ薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。ＺｎＯのターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は２０ｍＴｏｒｒであり、１×１０−５Ｔｏｒｒの酸素またはアルゴンで平衡させたｐＯ２＝Ｐｃで構成されていた。スパッタリング時間５００秒での光学的に求めたＺｎＯフィルム厚さは８４９Ａであった。図４に、ゼロと５０Ｖの間のゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）トランジスタ曲線を示す。このデバイスについて、直線電流−電圧特性からの電界効果移動度（μＦＥ）を求めたところ、１．２ｃｍ２／Ｖ−ｓであり、オン／オフ比は１．６×１０６に等しかった。このオン／オフ比は、ソース電極とドレイン電極の間に１０Ｖを印加しながらゲート電極に５０Ｖと０Ｖのバイアスをかけた場合のソース−ドレイン電流の比に対応している。
【００２８】
実施例２
図３に示すトランジスタ構成を用いて、ＺｎＯ薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。ＺｎＯのターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は２０ｍＴｏｒｒであり、２×１０−５Ｔｏｒｒの酸素またはアルゴンで平衡させたｐＯ２＝２Ｐｃで構成されていた。スパッタリング時間５００秒での光学的に求めたＺｎＯフィルム厚さは６７７Ａであった。図５に、ゼロと５０Ｖの間のゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）トランジスタ曲線を示す。このデバイスについて、直線電流−電圧特性からの電界効果移動度（μＦＥ）を求めたところ、０．３ｃｍ２／Ｖ−ｓであり、オン／オフ比は１．０×１０５に等しかった。
【００２９】
実施例３
図３に示すトランジスタ構成を用いて、ＺｎＯ薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。ＺｎＯのターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は２０ｍＴｏｒｒであり、０．７５×１０−５Ｔｏｒｒの酸素またはアルゴンで平衡させたｐＯ２＝０．７５Ｐｃで構成されていた。スパッタリング時間５００秒での光学的に求めたＺｎＯフィルム厚さは８９７Ａであった。図６に、ゼロと５０Ｖの間のゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）トランジスタ曲線を示す。このデバイスについて、直線電流−電圧特性からの電界効果移動度（μＦＥ）を求めたところ、６．８ｃｍ２／Ｖ−ｓであり、オン／オフ比は１×１０３に等しかった。
【００３０】
実施例４
図３に示すトランジスタ構成を用いて、ＺｎＯ薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。ＺｎＯのターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は２０ｍＴｏｒｒであり、０．８×１０−６Ｔｏｒｒの酸素またはアルゴンで平衡させたｐＯ２＝０．０８Ｐｃで構成されていた。値ｐＯ２＝０．０８Ｐｃは酸素分圧の好ましい範囲外である。スパッタリング時間４６５秒での光学的に求めたＺｎＯフィルム厚さは１０７１Ａであった。図７に、ゼロ、３０Ｖおよび４０Ｖのゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）曲線を示す。このデバイスはトランジスタの性能特性を有していない。ゲート電圧の印加による電流の変調は無視できるほど小さく、ゲートなし、３０か４０Ｖのゲートでのデバイス電流の比は１に近く許容されない。デバイスはむしろレジスタとして作用する。
【００３１】
実施例５
図３に示すトランジスタ構成を用いて、ＺｎＯ薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。ＺｎＯのターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は２０ｍＴｏｒｒであり、２×１０−４Ｔｏｒｒの酸素またはアルゴンで平衡させたｐＯ２＝２０Ｐｃで構成されていた。値ｐＯ２＝２０Ｐｃは酸素分圧の好ましい範囲外である。スパッタリング時間４６５秒での光学的に求めたＺｎＯフィルム厚さは１０８０Ａであった。図８に、ゼロから５０Ｖのゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）曲線を示す。デバイスＩ−Ｖ曲線は、薄膜トランジスタの特徴であるが、ドレイン電流が極めて小さい。このデバイスについて、直線電流−電圧特性からの電界効果移動度（μＦＥ）を求めたところ、５×１０−５ｃｍ２／Ｖ−ｓであり、オン／オフ比は約７００に等しかった。移動度とオン／オフ比の両方とも、好ましい範囲のｐＯ２で製造したＴＦＴデバイスよりかなり小さい。
【００３２】
実施例６
可撓性基板上のＺｎＯ  ＴＦＴの一例として、トランジスタをデュポンパイララックス（ＤｕＰｏｎｔ  Ｐｙｒａｌｕｘ）(登録商標)（Ｃｕコート）ポリイミド上に作製した。フォトツールによりｕｖ画像形成したデュポンリストン（ＤｕＰｏｎｔ  Ｒｉｓｔｏｎ）(登録商標)を用いてＣｕソースおよびドレインをリソグラフィーによりパターン化した後、厚さ１００ｎｍのＺｎＯ半導体をスパッタリングした。（ＺｎＯスパッタリング条件は実施例１と同一であった）。フルオロポリマー誘電体（比誘電率、ε＝８．７）を１２０℃で半導体活性領域に積層し、Ａｌゲートをシャドウマスクを用いて熱蒸発させた。図９（ａ）および（ｂ）にこれらの可撓性トランジスタの性能を示す。μ〜０．４ｃｍ２／Ｖ−ｓおよびオン／オフ比は１０４を超えている。
【００３３】
実施例７
図１に示すように半導から半絶縁までＺｎＯフィルムの固有抵抗を調整することにより、ＺｎＯのみを用いて透明薄膜トランジスタを作製した。基板はガラスとポリエチレンテレフタレート（ＰＥＴ）であった。導電ＺｎＯのソース−ドレイン電極をまず、酸素なしの１０ｍＴｏｒｒのＡｒ中で１００ＷでＺｎＯターゲットからスパッタリングすることにより成長させた。厚さ１００ｎｍの半導体チャネル層を２０ｍＴｏｒｒのＡｒおよび１×１０−５ＴｏｒｒのＯ２でスパッタした。次の層は、１０ｍＴｏｒｒの全圧でＡｒ＋Ｏ２の５０％混合物中でＺｎＯターゲットをスパッタリングすることにより製造したゲート誘電体については厚さ５００ｎｍの半絶縁ＺｎＯであった。最後に、ＺｎＯゲート電極をソース−ドレイン電極に用いたのと同じ条件でスパッタした。図１０に示すように、この構造は光学的に透明で、トランジスタの下の「ＺｎＯ  ＴＦＴ」のキャプションが容易に読める。図１１に示す電流−電圧特性は、ソース−ドレイン電流をゲート電圧を印加することにより変調することができる。
【００３４】
実施例８
図３に示すトランジスタ構成を用いて、酸化インジウム薄膜半導体を室温でｒｆマグネトロンスパッタして、シャドウマスクを用いてソース電極とドレイン電極の間に付着させた。酸化インジウムターゲットの直径は６．５インチ、スパッタリングのｒｆ出力は１００Ｗであった。スパッタリング中の合計ガス圧力は１２ｍＴｏｒｒであり、２ｍＴｏｒｒの酸素または１０ｍＴｏｒｒのアルゴンで平衡させたＰｃに近いｐＯ２で構成されていた。スパッタリング時間約３３分での光学的に求めた酸化インジウムフィルム厚さは１２８５Ａであった。図１２に、−２０Ｖと１０Ｖの間のゲート電圧（Ｖｇ）についての一連の対応のドレイン電流（Ｉｄ）対ドレイン電圧（Ｖｄ）トランジスタ曲線を示す。このデバイスについて、直線電流−電圧特性からの電界効果移動度（μＦＥ）を求めたところ、１７ｃｍ２／Ｖ−ｓであり、オン／オフ比は約２×１０２に等しかった。このオン／オフ比は、これより高い電圧を用い、スパッタリング条件を最良にすることによって改善できそうである。
【００３５】
実施例９
この実施例は、酸化アルミニウムゲート誘電体上のＺｎＯ  ＴＦＴにおける低電圧および高電流操作を例証するものである。ゲート電極としても作用する基板は、１インチ×１インチ×厚さ４７５ミクロンの高ドープ（リンによる）ｎ−型シリコンウェハであった。このウェハの片側を、高純度固体酸化アルミニウムソースから電子ビーム蒸発により酸化アルミニウムゲート誘電体層でコートした。測定した酸化アルミニウムフィルムの厚さは４４８３Ａであった。厚さ約１５００Ａのアルミニウム−金属ソースおよびドレイン電極を、シャドウマスクを通して酸化物誘電体上に熱蒸発させて、長さ８０ミクロン、幅約８００ミクロンのトランジスタチャネルを作製した。シャドウマスクを用いて、ソース電極とドレイン電極の間のチャネルに厚さ９１８ＡのＺｎＯ半導体をマグネトロンスパッタした。スパッタリングは２０ｍＴｏｒｒのＡｒおよび１×１０−５ＴｏｒｒのＯ２であった。図１３は、ゼロから３ボルトのゲート電圧と０〜３ＶのＶｄについての一連のトランジスタ電流（Ｉｄ）対ドレイン電圧（Ｖｄ）曲線である。このデバイスについて、電界効果移動度を求めたところ、約３ｃｍ２／Ｖ−ｓであり、オン／オフ比は＞１０３であった。３ボルトの操作について電流は＞１マイクロアンペアである。
【図面の簡単な説明】
【００３６】
【図１】１０ｍＴｏｒｒおよび２０ｍＴｏｒｒのアルゴンと酸素でｒｆマグネトロンスパッタしたＺｎＯフィルムに対するｐＯ２の固有抵抗の依存性を示す。
【図２】ＰＶＤまたはＣＶＤ方法により製造されたＺｎＯフィルムに対する酸素源の分圧の関数としての一般抵抗特性を示す。
【図３】ＺｎＯ  ＴＦＴ試験構成を示す。
【図４】ｐＯ２＝Ｐｃで製造したｒｆ（無線周波数）マグネトロンスパッタされたフィルムに対するＺｎＯ  ＴＦＴ  Ｉ−Ｖ曲線を示す。
【図５】ｐＯ２＝２Ｐｃで製造したｒｆマグネトロンスパッタされたフィルムに対するＺｎＯ  ＴＦＴ  Ｉ−Ｖ曲線を示す。
【図６】ｐＯ２＝０．７５Ｐｃで製造したｒｆマグネトロンスパッタされたフィルムに対するＺｎＯ  ＴＦＴ  Ｉ−Ｖ曲線を示す。
【図７】ｐＯ２＝０．０８Ｐｃで製造したｒｆマグネトロンスパッタされたフィルムに対するＺｎＯ  ＴＦＴ  Ｉ−Ｖ曲線を示す。
【図８】ｐＯ２＝２０Ｐｃで製造したｒｆマグネトロンスパッタされたフィルムに対するＺｎＯ  ＴＦＴ  Ｉ−Ｖ曲線を示す。 
【図９（ａ）−９（ｂ）】可撓性基板上に作製されたＺｎＯ  ＴＦＴについてのＩ−Ｖ曲線を示す。図９（ａ）は１Ｖ毎に０Ｖから２０Ｖまでゲート電圧を変えたＩｄ対Ｖｄ曲線を示す。図９（ｂ）はＶｄ＝２０ＶとしてのＩｄ対ゲートコルテージを示す。このトランジスタにおいてＷ＝４００μｍおよびＬ＝４０μｍ。
【図１０】ＺｎＯのみから構成されるＴＦＴの光学画像を示す。
【図１１】ＺｎＯのみから構成されるＴＦＴのＩ−Ｖ曲線を示す。
【図１２】Ｐｃ近傍のｐＯ２で作製された酸化インジウムＴＦＴのＩ−Ｖ曲線を示す。
【図１３】ゼロから３ボルトのゲート電圧と０〜３ＶのＶｄについてのトランジスタ電流（Ｉｄ）対ドレイン電圧（Ｖｄ）曲線のグラフを示す。
【図１】
0005296286.tif 000002
【図２】
0005296286.tif 000003
【図３】
0005296286.tif 000004
【図４】
0005296286.tif 000005
【図５】
0005296286.tif 000006
【図６】
0005296286.tif 000007
【図７】
0005296286.tif 000008
【図８】
0005296286.tif 000009
【図９】
0005296286.tif 000010
【図１０】
0005296286.tif 000011
【図１１】
0005296286.tif 000012
【図１２】
0005296286.tif 000013
【図１３】
0005296286.tif 000014