(57)【特許請求の範囲】
【請求項１】
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースと、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースと、
前記第１のリソースの占有率および前記第２のリソースの占有率を、それぞれ第１の占有率および第２の占有率として測定する測定部と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割するとともに、該第１のデータおよび該第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送するように制御する制御部と、を備え、
前記制御部は、前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する、データ転送制御装置。
【請求項２】
前記第１のリソースおよび前記第２のリソースは、それぞれ、複数の入出力インタフェースデバイスおよびこれらを切り替えるデバイス切替スイッチを備え、
前記測定部は、前記複数の入出力インタフェースデバイスおよび前記デバイス切替スイッチのうちのデータ転送のボトルネックとなる箇所の占有率を、前記第１の占有率および前記第２の占有率として測定する、請求項１に記載のデータ転送制御装置。
【請求項３】
前記制御部は、前記周辺装置に転送すべきデータを保持するメモリのバンクを単位として、該データを分割することを特徴とする、請求項１または２に記載のデータ転送制御装置。
【請求項４】
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースの占有率を第１の占有率として測定する工程と、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースの占有率を第２の占有率として測定する工程と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割する工程と、
前記第１のデータおよび前記第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送する工程と、を含み、
前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する、データ転送制御方法。
【請求項５】
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースの占有率を第１の占有率として測定する処理と、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースの占有率を第２の占有率として測定する処理と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割する処理と、
前記第１のデータおよび前記第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送する処理と、をコンピュータに実行させ、
前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する処理を前記コンピュータに実行させる、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置、データ転送制御方法およびプログラムに関し、特に、データ転送先の装置との間に冗長な転送パスが設けられたデータ転送システムにおけるデータ転送制御装置、データ転送制御方法およびプログラムに関する。
【背景技術】
【０００２】
一般に、高可用性（Ｈｉｇｈ  Ａｖａｉｌａｂｉｌｉｔｙ）が求められるコンピュータシステムにおいては、計算機本体と周辺装置との間でデータ転送を行うための転送パスが２重に冗長化されている。したがって、一方の転送パスの通信に障害が発生した場合でも、他方の転送パスを使用して通信を継続することができる。
【０００３】
特許文献１には、大容量のデータ記憶装置と、データ記憶装置を利用するホスト計算機との間に、複数のアクセスパス（転送パス）を設けたシステムが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６８６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明者によってなされたものである。
【０００６】
上記の高可用性が求められるコンピュータシステムにおいて、周辺装置との転送パスは二重化構成になっているが、正常時に使用する転送パスは正系の転送パス（正系パス）のみである。すなわち、副系の転送パス（副系パス、冗長パス）は、障害発生時に切り替えるために用意されているにすぎず、正常時は有効的に活用されていない。したがって、データ転送処理性能が、正系パスの転送処理性能のみによって規定されるという問題がある。
【０００７】
そこで、冗長パスを備えたコンピュータシステムにおいて、データ転送処理性能を向上させることが課題となる。本発明の目的は、かかる課題を解消するデータ転送制御装置、データ転送制御方法およびプログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の視点に係るデータ転送制御装置は、
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースと、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースと、
前記第１のリソースの占有率および前記第２のリソースの占有率を、それぞれ第１の占有率および第２の占有率として測定する測定部と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割するとともに、該第１のデータおよび該第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送するように制御する制御部と、を備えている。
前記制御部は、前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する。
【０００９】
本発明の第２の視点に係るデータ転送制御方法は、
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースの占有率を第１の占有率として測定する工程と、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースの占有率を第２の占有率として測定する工程と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割する工程と、
前記第１のデータおよび前記第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送する工程と、を含む。
前記データ転送制御方法において、前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する。
【００１０】
本発明の第３の視点に係るプログラムは、
周辺処理装置との間で第１のパスを経由してデータ転送を行うための第１のリソースの占有率を第１の占有率として測定する処理と、
前記周辺処理装置との間で第２のパスを経由してデータ転送を行うための第２のリソースの占有率を第２の占有率として測定する処理と、
前記第１の占有率および前記第２の占有率に応じて、前記周辺処理装置に転送すべきデータを第１のデータおよび第２のデータに分割する処理と、
前記第１のデータおよび前記第２のデータを、それぞれ前記第１のパスおよび前記第２のパスを経由して前記周辺処理装置に転送する処理と、をコンピュータに実行させる。
前記プログラムは、前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割する処理を前記コンピュータに実行させる。
【発明の効果】
【００１１】
本発明に係るデータ転送制御装置、データ転送制御方法およびプログラムによると、冗長パスを備えたコンピュータシステムにおいて、データ転送処理性能を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るデータ転送制御装置の構成を概略的に示すブロック図である。
【図２】第１の実施形態に係るデータ転送制御装置を備えたコンピュータシステムの構成を示すブロック図である。
【図３】第１の実施形態に係るデータ転送制御装置における正系Ｉ／Ｏプロセッサモジュールの構成を示すブロック図である。
【図４】第１の実施形態に係るデータ転送制御装置における共有メモリの構成を示すブロック図である。
【図５】正系パスのみを使用した場合におけるデータ転送制御装置の動作について説明するための図である。
【図６】第１の実施形態に係るデータ転送制御装置の動作について説明するための図である。
【図７】第２の実施形態に係るデータ転送制御装置における共有メモリの構成を示す図である。
【図８】第２の実施形態に係るデータ転送制御装置における共有メモリの構成を示す図である。
【発明を実施するための形態】
【００１３】
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
【００１４】
本発明では、高可用性が求められるコンピュータシステムに設けられた二重化パスを有効に活用し、正常時における転送に使用されている正系パスに加えて、正常時における転送には使用されていない副系パスをも使用することにより、データ転送を並列的に動作させ、データ転送処理性能を向上させる。
【００１５】
すなわち、本発明は、高可用性が求められるコンピュータシステムに設けられた、計算機本体と周辺処理装置との二重化パスにおいて、正常動作時には通常１つのパスのみしか使用されないところ、二重化の両パスを同時に並列して活用することにより、計算機本体と周辺処理装置との通信時間を低減し、処理性能の向上を図る。
【００１６】
図１を参照すると、データ転送制御装置（４０）は、周辺処理装置（５０）との間で第１のパスを経由してデータ転送を行うための第１のリソース（４１）と、周辺処理装置（５０）との間で第２のパスを経由してデータ転送を行うための第２のリソース（４２）と、第１のリソース（４１）の占有率および第２のリソース（４２）の占有率を、それぞれ第１の占有率および第２の占有率として測定する測定部（４３）と、第１の占有率および第２の占有率に応じて、周辺処理装置（５０）に転送すべきデータを第１のデータおよび第２のデータに分割するとともに、第１のデータおよび第２のデータを、それぞれ第１のパスおよび第２のパスを経由して周辺処理装置（５０）に転送するように制御する制御部（４５）と、を備えている。
【００１７】
また、制御部（４５）は、第１のリソース（４１）を経由した第１のデータの転送に要する時間と、第２のリソース（４２）を経由した第２のデータ転送に要する時間とが一致するように、周辺処理装置（５０）に転送すべきデータを分割することが好ましい。
【００１８】
さらに、制御部（４５）は、第１のデータのサイズと第２のデータのサイズとの比が、第１のリソース（４１）の性能Ｐ１に１から第１の占有率Ｏ１を差し引いた値（１−Ｏ１）を掛け合わせたものＰ１（１−Ｏ１）と、第２のリソース（４２）の性能Ｐ２に１から第２の占有率Ｏ２を差し引いた値（１−Ｏ２）を掛け合わせたものＰ２（１−Ｏ２）との比となるように、周辺処理装置（５０）に転送すべきデータを分割することが好ましい。
【００１９】
図３を参照すると、第１のリソース（４１）および第２のリソース（４２）は、それぞれ、複数の入出力インタフェースデバイス（１３３ａ〜１３３ｄ）およびこれらを切り替えるデバイス切替スイッチ（１３２）を備えていてもよい。このとき、測定部（４２ないし１３１ｅ）は、複数の入出力インタフェースデバイス（１３３ａ〜１３３ｄ）およびデバイス切替スイッチ（１３２）のうちのデータ転送のボトルネックとなる箇所の占有率を、第１の占有率および第２の占有率として測定することが好ましい。
【００２０】
図８を参照すると、制御部（４５）は、周辺処理装置（５０）に転送すべきデータを保持するメモリのバンクを単位として、該データを分割することが好ましい。
【００２１】
本発明では、Ｉ／Ｏプロセッサモジュール上の測定部により測定されたＩ／Ｏプロセッサモジュールの負荷状況をＣＰＵが認識することにより、ＣＰＵが正系および副系のパスの使用割合を動的に変更することで、パスを有効に活用し、転送時間の最適化を図り、データ転送処理性能を向上させる。
【００２２】
データ転送パスが二重化構成により冗長化されており、計算機−周辺処理装置がＩ／Ｏプロセッサモジュールを介して接続されているコンピュータシステムにおいて、Ｉ／Ｏプロセッサモジュール上のデータ転送に係るボトルネックになる部位の負荷状況を測定する測定部を含み、測定部で測定された負荷状況に応じた転送長を正系、副系に並列して転送させることにより、データ転送の処理性能の向上を図る。
【００２３】
なお、本発明において、下記の形態が可能である。
［形態１］
上記第１の視点に係るデータ転送制御装置のとおりである。
［形態２］
前記制御部は、前記第１のリソースを経由した前記第１のデータの転送に要する時間と、前記第２のリソースを経由した前記第２のデータ転送に要する時間とが一致するように、前記周辺処理装置に転送すべきデータを分割してもよい。
［形態３］
前記制御部は、前記第１のデータのサイズと前記第２のデータのサイズとの比が、前記第１のリソースの性能Ｐ１に１から前記第１の占有率Ｏ１を差し引いた値を掛け合わせたものＰ１（１−Ｏ１）と、前記第２のリソースの性能Ｐ２に１から前記第２の占有率Ｏ２を差し引いた値を掛け合わせたものＰ２（１−Ｏ２）との比となるように、前記周辺処理装置に転送すべきデータを分割してもよい。
［形態４］
前記第１のリソースおよび前記第２のリソースは、それぞれ、複数の入出力インタフェースデバイスおよびこれらを切り替えるデバイス切替スイッチを備え、
前記測定部は、前記複数の入出力インタフェースデバイスおよび前記デバイス切替スイッチのうちのデータ転送のボトルネックとなる箇所の占有率を、前記第１の占有率および前記第２の占有率として測定するようにしてもよい。
［形態５］
前記制御部は、前記周辺装置に転送すべきデータを保持するメモリのバンクを単位として、該データを分割してもよい。
［形態６］
上記第２の視点に係るデータ転送制御方法のとおりである。
［形態７］
前記第１のリソースを経由した前記第１のデータの転送に要する時間と、前記第２のリソースを経由した前記第２のデータ転送に要する時間とが一致するように、前記周辺処理装置に転送すべきデータを分割する工程を含んでいてもよい。
［形態８］
前記周辺装置に転送すべきデータを保持するメモリのバンクを単位として、該データを分割する工程を含んでいてもよい。
［形態９］
上記第３の視点に係るプログラムのとおりである。
［形態１０］
前記第１のリソースを経由した前記第１のデータの転送に要する時間と、前記第２のリソースを経由した前記第２のデータ転送に要する時間とが一致するように、前記周辺処理装置に転送すべきデータを分割する処理をコンピュータに実行させるようにしてもよい。
【００２４】
（実施形態１）
第１の実施形態に係るデータ転送制御装置について、図面を参照して説明する。図２は、本実施形態に係るデータ転送制御装置を計算機１ないし周辺処理装置２，３として設けたコンピュータシステムの構成を示すブロック図である。
【００２５】
図２を参照すると、計算機１は、ＣＰＵ１２、共有メモリ１１、正系Ｉ／Ｏプロセッサモジュール１３、および、副系Ｉ／Ｏプロセッサモジュール１４を備えている。同様に、周辺処理装置２はＣＰＵ２２、共有メモリ２１、正系Ｉ／Ｏプロセッサモジュール２３、および、副系Ｉ／Ｏプロセッサモジュール２４を備え、周辺処理装置３はＣＰＵ３２、共有メモリ３１、正系Ｉ／Ｏプロセッサモジュール３３、および、副系Ｉ／Ｏプロセッサモジュール３４を備えている。
【００２６】
また、計算機１と周辺処理装置２は、両装置上の正系Ｉ／Ｏプロセッサモジュール１３，２３を介して接続されるとともに、副系Ｉ／Ｏプロセッサモジュール１４，２４を介して接続される。同様に、計算機１と周辺処理装置３も、両装置上の正系Ｉ／Ｏプロセッサモジュール１３，３３を介して接続されるとともに、副系Ｉ／Ｏプロセッサモジュール１４，３４を介して接続される。
【００２７】
図３は、正系Ｉ／Ｏプロセッサモジュール１３の構成を示すブロック図である。
【００２８】
正系Ｉ／Ｏプロセッサモジュール１３は、Ｉ／Ｏプロセッサ１３１、デバイス切り替えスイッチ１３２、および、Ｉ／Ｏインタフェースデバイス群１３３を備えている。Ｉ／Ｏインタフェースデバイス群１３３は、デバイス１３３ａ〜１３３ｄを備えている。
【００２９】
入力されたデータには、どの周辺処理装置へのデータなのかを示すヘッダ情報が付与されている。デバイス切替スイッチ１３２は、ヘッダ情報に基づいて、適切にＩ／Ｏインタフェースデバイス群１３３上のデバイス１３３ａ〜１３３ｄを選択する。また、Ｉ／Ｏプロセッサ１３１上には、Ｉ／Ｏインタフェースデバイス群１３３の各デバイス１３３ａ〜１３３ｄを制御するデバイス制御ＦＷ（ｆｉｒｍｗａｒｅ）がＩ／Ｏインタフェースデバイスごとに搭載されている。例えば、デバイス制御ＦＷ１３１ａは、デバイス１３３ａを制御する。また、Ｉ／Ｏプロセッサ１３１上には、Ｉ／Ｏインタフェースデバイス群１３３のデバイス１３３ａ〜１３３ｄの負荷状況（リソースの占有率）を監視する測定部１３１ｅが搭載されている。
【００３０】
ここでは、一例として、正系Ｉ／Ｏプロセッサモジュール１３および副系Ｉ／Ｏプロセッサモジュール１４の処理性能は、同一であるものとする。また、計算機１上のＣＰＵ１２から計算機１上の正系Ｉ／Ｏプロセッサモジュール１３、周辺処理装置２上の正系Ｉ／Ｏプロセッサモジュール２３を経由し、周辺処理装置２上のＣＰＵ２２に至るパスを正系パスといい、計算機１上のＣＰＵ１２から計算機１上の副系Ｉ／Ｏプロセッサモジュール１４、周辺処理装置２上の副系Ｉ／Ｏプロセッサモジュール２４を経由し、周辺処理装置２上のＣＰＵ２２に至るパスを副系パスという。
【００３１】
図４は、共有メモリ１１の構成を示すブロック図である。図４を参照すると、共有メモリ１１は、制御管理領域１１１とデータ領域１１２とを備えている。制御管理領域１１１には、計算機１における正系Ｉ／Ｏプロセッサモジュール１３の測定部１３１ｅ、副系Ｉ／Ｏプロセッサモジュール１４の測定部（非図示）で測定された負荷状況が、各測定部によって書き込まれる。また、データ領域１１２には、計算機１から周辺処理装置２，３へ転送したいデータなど、一般的なデータが保存されている。
【００３２】
図２において、計算機１上の共有メモリ１１に存在するデータを、周辺処理装置２上の共有メモリ２１に転送する場合について説明する。
【００３３】
計算機１の正系Ｉ／Ｏプロセッサモジュール１３の測定部１３１ｅは、ＣＰＵ１２からの入力を監視することにより、Ｉ／Ｏインタフェースデバイス群１３３のデバイス１３３ａ〜１３３ｄの負荷状況を監視する。
【００３４】
なお、負荷が高くなった場合に転送性能の低下を招く箇所として、図２の構成においては、デバイス切替スイッチ１３２と、Ｉ／Ｏインタフェースデバイス群１３３の各デバイス１３３ａ〜１３３ｄが考えられ、ボトルネックとなる箇所はこれらのデバイスの実現方法に応じて異なる。測定部１３１ｅは、実際のボトルネックになる部位における負荷を測定するようにしてもよい。例えば、デバイス切替スイッチ１３２がボトルネックとなる場合には、測定部１３１ｅは、デバイス１３３ａ〜１３３ｄ全体の負荷状況を測定するようにしてもよい。一方、Ｉ／Ｏインタフェースデバイス群１３３の各デバイス１３３ａ〜１３３ｄがボトルネックとなる場合には、測定部１３１ｅは、デバイス１３３ａ〜１３３ｄのそれぞれの負荷状況を測定するようにしてもよい。
【００３５】
負荷状況を測定した測定部１３１ｅは、共有メモリ１１上の制御管理領域１１１に、正系Ｉ／Ｏプロセッサモジュール１３上における負荷状況を記録する。副系Ｉ／Ｏプロセッサモジュール１４上の測定部（非図示）も、同様に、共有メモリ１１上の制御管理領域１１１に、副系Ｉ／Ｏプロセッサモジュール１４上における負荷状況を記録する。
【００３６】
計算機１における共有メモリ１１上のデータ領域１１２にあるデータを、周辺処理装置２における共有メモリ上のデータ領域に転送したい場合、計算機１上のＣＰＵ１２は、共有メモリ１１上の制御管理領域１１１に記録された、正系Ｉ／Ｏプロセッサモジュール１３および副系Ｉ／Ｏプロセッサモジュールの負荷状況を確認する。
【００３７】
負荷状況を確認したＣＰＵ１２は、転送長が、（１−負荷状況）、すなわち、各プロセッサモジュールの空き状況に応じた割合になるように、正系Ｉ／Ｏプロセッサモジュール１３、副系Ｉ／Ｏプロセッサモジュール１４に転送を指示する。
【００３８】
例えば、正系Ｉ／Ｏプロセッサモジュール１３の負荷状況が７５％、副系Ｉ／Ｏプロセッサモジュール１４の負荷状況が２５％である場合には、空き状況の比率は正系の空き状況：副系の空き状況＝（１−０．７５）：（１−０．２５）＝１：３である。このとき、ＣＰＵ１２は、転送長が空き状況の比となるように、正系の転送長：副系の転送長＝１：３と設定する。一例として、転送すべきデータを４ｎ  Ｂｙｔｅとした場合、ＣＰＵ１２は、正系Ｉ／Ｏプロセッサモジュール１３に対して、ｎ  Ｂｙｔｅ、副系Ｉ／Ｏプロセッサモジュール１４に対して、３ｎ  Ｂｙｔｅの転送を指示する。
【００３９】
図５および図６は、デバイスの占有率と時間との関係を示した図である。図５は、正系Ｉ／Ｏプロセッサモジュールのみを使用した転送の場合におけるデバイスの占有率と時間との関係を示す。一方、図６は、本実施形態のように、正系Ｉ／Ｏプロセッサモジュール１３と副系Ｉ／Ｏプロセッサモジュール１４を並列に使用して転送した場合のデバイスの占有率と時間との関係を示す図である。
【００４０】
ここでは、一例として、正系Ｉ／Ｏプロセッサモジュール１３は、所望の転送以外のその他の通信によってリソースの７５％を占有されているものとし、副系Ｉ／Ｏプロセッサモジュールは、所望の転送以外のその他の通信によってリソースの２５％を占有されているものとする。
【００４１】
図５に示すように、正系のプロセッサモジュールのみを使用した場合には、正系Ｉ／Ｏプロセッサモジュールの空いている２５％の部分を使用して、４ｎ  Ｂｙｔｅの転送が行われる。この場合における転送開始から転送終了までの時間を４ｔとする。
【００４２】
一方、本実施形態の構成によると、図６に示すように、正系Ｉ／Ｏプロセッサモジュール１３の空いている２５％の部分を使用して、ｎ  Ｂｙｔｅの転送を行うとともに、副系Ｉ／Ｏプロセッサモジュール１４の空いている７５％の部分を使用して、３ｎ  Ｂｙｔｅの転送を、同時に並列的に行うことができる。このとき、転送開始から転送終了までの所要時間はｔであり、正系のみを使用した場合と比較して、転送時間を１／４に削減することができる。
【００４３】
また、本実施形態では、正系パスに障害が発生した場合には、正系パスに障害が発生したことをＣＰＵ１２が検知し、副系パスのみを使用するよう切り替える。これにより、従来技術と同様に、副系パスを冗長構成における代替パスとして使用することもできる。さらに、副系パスに障害が発生した場合には、副系パスに障害が発生したことをＣＰＵ１２が検知し、正系パスのみを使用するよう切り替えることもできる。
【００４４】
本実施形態によると、以下の効果がもたらされる。高可用性が求められるコンピュータシステムにおいて、Ｉ／Ｏプロセッサモジュールに測定部を搭載し、測定部がＩ／Ｏプロセッサモジュールにおける転送のボトルネック部の負荷状況を監視し、これらの負荷状況を正系、副系双方のＩ／Ｏプロセッサモジュールが、計算機上の共有メモリの制御管理領域に記録することによって、ＣＰＵは、各Ｉ／Ｏプロセッサモジュールの負荷状況を認識することが可能になる。
【００４５】
正系および副系のＩ／Ｏプロセッサモジュールの負荷状況に応じて、ＣＰＵが転送長の割合を動的に変更し、各Ｉ／Ｏプロセッサモジュールへ転送指示を行うことで、正系、副系の転送パスを使用した転送を並列的に行うことができる。したがって、従来、正常時には使用されていない副系のＩ／Ｏプロセッサモジュールを有効に活用することとができ、転送処理の性能を向上させることができる。
【００４６】
このように、本実施形態によると、一般に設けられている冗長パスを有効に活用し、並列に動作させることにより、データ転送処理性能を格段に向上させることができる。
【００４７】
なお、本実施形態に示したコンピュータシステムを構成する計算機の台数および周辺処理装置の台数、Ｉ／Ｏプロセッサモジュールに搭載されるデバイスの個数は、例示に過ぎず、本発明を本実施形態の構成に限定することを意図するものではない。
【００４８】
（実施形態２）
第２の実施形態に係るデータ転送処理装置について、図面を参照して説明する。
【００４９】
図７および図８は、図４に示した共有メモリ１１のデータ領域１１２の一部を示し、メモリのデータ管理方法を一例として示すものである。図７および図８に示した０ｘ００から０ｘ０Ｆまでは、バイトアドレスを示す。図７は通常のメモリ管理方法の一例を示し、図８はバンク方式によるメモリ管理方法の一例を示す。バンク方式では、図８に示すように、バンクＡで４ｎＢｙｔｅ目、バンクＢで４ｎ＋１Ｂｙｔｅ目を、バンクＣで４ｎ＋２Ｂｙｔｅ目を、バンクＤで４ｎ＋３Ｂｙｔｅ目を管理しており、メモリの読み出し、書き込みごとに所望のデータを得られるよう、バンクを切り替える。
【００５０】
正系および副系を経由して転送するデータの分割方法について、説明する。ここでは、一例として、第１の実施形態に例示したのと同様に、バイトアドレス０ｘ００からバイトアドレス０ｘ０Ｆまでの１６Ｂｙｔｅについて、正系データ転送長：副系データ転送長＝１：３に分割する場合を考える。図７に示すように、通常のメモリ管理方法の場合には、バイトアドレス０ｘ００からバイトアドレス０ｘ０３までの４Ｂｙｔｅを正系パス、０ｘ０４から０ｘ０Ｆまでの１２Ｂｙｔｅを副系パスに分割してもよい。一方、図８に示すバンク方式を採用したメモリ構成の場合には、バンクＡに格納された、バイトアドレス  ０ｘ００，０ｘ０４，０ｘ０８，０ｘ０Ｃの４Ｂｙｔｅのデータを正系パス、バンクＢ、バンクＣ、バンクＤに格納された１２Ｂｙｔｅを副系パスを使用して、バンクごとに転送してもよい。バンクごとに転送することで、計算機や周辺処理装置上におけるメモリの読み出し、書き込み時において、バンクの切り替えに伴うオーバーヘッドを減らすことができる。したがって、データ転送処理性能をさらに向上させることができる。
【００５１】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５２】
１    計算機
２，３    周辺処理装置
１１，２１，３１    共有メモリ
１２，２２，３２    ＣＰＵ
１３，２３，３３    正系Ｉ／Ｏプロセッサモジュール
１４，２４，３４    副系Ｉ／Ｏプロセッサモジュール
４０    データ転送制御装置
４１    第１のリソース
４２    第２のリソース
４３    測定部
４５    制御部
５０    周辺処理装置
１１１    制御管理領域
１１２    データ領域
１３１    Ｉ／Ｏプロセッサ
１３１ａ〜１３１ｄ    デバイス制御ＦＷ
１３１ｅ    測定部
１３２    デバイス切替スイッチ
１３３    Ｉ／Ｏインタフェースデバイス群
１３３ａ〜１３３ｄ    デバイス
【図１】
0005333467.tif 000002
【図２】
0005333467.tif 000003
【図３】
0005333467.tif 000004
【図４】
0005333467.tif 000005
【図５】
0005333467.tif 000006
【図６】
0005333467.tif 000007
【図７】
0005333467.tif 000008
【図８】
0005333467.tif 000009