(57)【特許請求の範囲】
【請求項１】
負荷としてのスイッチング素子（１０）のゲートに定電流を流すことによって前記スイッチング素子（１０）のゲートを駆動する負荷駆動装置であって、
前記スイッチング素子（１０）のゲートに流れる定電流に対応する電流が流れるシャント抵抗（２０）と、
前記シャント抵抗（２０）の一端側が接続されると共に、前記シャント抵抗（２０）に流れる電流に対応する定電流を前記スイッチング素子（１０）のゲートに流すことで前記スイッチング素子（１０）のゲートを駆動する駆動回路（３０）と、を備え、
前記駆動回路（３０）は、基準電圧を発生させる基準電源（３２）を有し、前記基準電源（３２）の基準電圧に対応する第１電圧と前記シャント抵抗（２０）の一端側に対応する第２電圧とが等しくなるように前記シャント抵抗（２０）に流れる電流の大きさをフィードバック制御することで、前記スイッチング素子（１０）のゲートに流す定電流の大きさを調整するようになっており、
さらに、前記駆動回路（３０）は、前記第１電圧と前記第２電圧とが印加されるオペアンプ（３４）と、前記オペアンプ（３４）の出力によってスイッチングされる第１スイッチング素子（３５）と、電源（４０）が接続される第１端子（３０ａ）と、前記オペアンプ（３４）を制御するための制御信号が入力される第２端子（３１ｂ）と、前記シャント抵抗（２０）の一端側に接続され前記オペアンプ（３４）に印加するための前記第２電圧が入力される第３端子（３１ｃ）と、前記第１スイッチング素子（３５）の一方の端子に接続された第４端子（３１ｄ）と、前記第１スイッチング素子（３５）の他方の端子に接続された第５端子（３１ｅ）と、を備え、
前記オペアンプ（３４）は、前記第１電圧と前記第２電圧とが等しくなるように、前記第１スイッチング素子（３５）を駆動することにより、前記シャント抵抗（２０）に流れる電流の大きさを一定に制御することを特徴とする負荷駆動装置。
【請求項２】
前記スイッチング素子（１０）のゲートに接続される第２スイッチング素子（５０）を備えており、
前記シャント抵抗（２０）は、前記駆動回路（３０）および前記第２スイッチング素子（５０）に接続され、前記シャント抵抗（２０）に流れる電流が前記第２スイッチング素子（５０）を介して前記スイッチング素子（１０）のゲートに定電流として流れるようになっており、
前記駆動回路（３０）は、前記第１電圧と前記第２電圧とが等しくなるように前記第２スイッチング素子（５０）を駆動することにより、前記シャント抵抗（２０）に流れる電流の大きさをフィードバック制御することで、前記スイッチング素子（１０）のゲートに流す定電流の大きさを調整することを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記スイッチング素子（１０）のゲートに接続されると共に、前記第１スイッチング素子（３５）よりも電流能力が高い第２スイッチング素子（５０）を備え、
前記シャント抵抗（２０）の一端側は、前記駆動回路（３０）および前記第２スイッチング素子（５０）に接続され、前記シャント抵抗（２０）に流れる電流が前記第２スイッチング素子（５０）を介して前記スイッチング素子（１０）のゲートに定電流として流れるようになっており、
前記第２スイッチング素子（５０）は、前記第１スイッチング素子（３５）によって駆動され、前記第１スイッチング素子（３５）に流れる電流が当該第２スイッチング素子（５０）に流れる電流に足し合わされるように前記第１スイッチング素子（３５）にダーリントン接続されており、
前記駆動回路（３０）は、前記第１電圧と前記第２電圧とが等しくなるように前記第１スイッチング素子（３５）を駆動することで前記第２スイッチング素子（５０）を駆動することにより、前記シャント抵抗（２０）に流れる電流の大きさをフィードバック制御し、前記スイッチング素子（１０）のゲートに流す定電流の大きさを調整することを特徴とする請求項１に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流で負荷を駆動する負荷駆動装置に関する。
【背景技術】
【０００２】
従来より、負荷としてのスイッチング素子のゲートを定電流で駆動するゲート駆動回路が、例えば特許文献１で提案されている。具体的に、特許文献１では、電源に第１の抵抗と第２の抵抗とが直列に接続され、第１の抵抗と第２の抵抗との間がＰＮＰ型トランジスタのベースに接続されている。また、第２の抵抗にＭＯＳトランジスタが接続されている。さらに、ＰＮＰ型トランジスタのコレクタが第３の抵抗を介して電源に接続され、エミッタがスイッチング素子のゲートに接続されたゲート駆動回路が提案されている。
【０００３】
このような回路では、ＭＯＳトランジスタのオンによってＰＮＰ型トランジスタがオンするので、電源から第３の抵抗およびＰＮＰ型トランジスタを介して定電流がスイッチング素子のゲートに流れ込む。これにより、スイッチング素子がオンする。
【０００４】
なお、上記では負荷としてスイッチング素子について説明したが、負荷はスイッチング素子に限らず、容量負荷や抵抗負荷でも同様である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術では、ＰＮＰ型トランジスタの増幅率やＶｆの温度特性が原因となって負荷であるスイッチング素子に流れ込む定電流の値がばらつくため、定電流精度の確保が困難であるという問題がある。
【０００７】
また、定電流として大電流が必要な負荷や小電流で済む負荷等の様々な負荷に対してゲート駆動回路を共通使用する場合、各負荷の定電流値に対応する必要がある。このため、最大電流が流れる負荷の定電流値に合わせて、ＰＮＰ型トランジスタのサイズ・許容損失を満足する放熱構造を採用するゲート駆動回路を設計する必要がある。したがって、小電流で済む負荷にゲート駆動回路を接続する場合は、最大の定電流で設計されたゲート駆動回路を使用することになるため、コストが高くなってしまう問題がある。
【０００８】
このように、特許文献１では、定電流精度が低いという課題と、定電流の大小に対応するために大電流の定電流に合わせた回路設計をする必要があるという課題とがあった。
【０００９】
なお、上記特許文献１では、比較的高速なオペアンプによる定電流回路であっても、指令値に対する定電流の応答特性はそれほど高速ではないとの記載があるが、オペアンプは専用設計とすることで、十分応答可能なオペアンプを構成することは可能であると考える。
【００１０】
本発明は上記点に鑑み、負荷を駆動するための定電流のばらつきを低減することができる負荷駆動装置を提供することを第１の目的とする。また、負荷に流す様々な定電流値にそれぞれ対応することができる負荷駆動装置を提供することを第２の目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、負荷としてのスイッチング素子（１０）のゲートに定電流を流すことによってスイッチング素子（１０）のゲートを駆動する負荷駆動装置であって、スイッチング素子（１０）のゲートに流れる定電流に対応する電流が流れるシャント抵抗（２０）と、シャント抵抗（２０）の一端側が接続されると共に、シャント抵抗（２０）に流れる電流に対応する定電流をスイッチング素子（１０）のゲートに流すことでスイッチング素子（１０）のゲートを駆動する駆動回路（３０）と、を備えている。
【００１２】
そして、駆動回路（３０）は、基準電圧を発生させる基準電源（３２）を有し、基準電源（３２）の基準電圧に対応する第１電圧とシャント抵抗（２０）の一端側に対応する第２電圧とが等しくなるようにシャント抵抗（２０）に流れる電流の大きさをフィードバック制御することで、スイッチング素子（１０）のゲートに流す定電流の大きさを調整することを特徴とする。
【００１３】
これによると、シャント抵抗（２０）に流れる電流の大きさが一定となるように駆動回路（３０）によってシャント抵抗（２０）に流れる電流の大きさをフィードバック制御しているので、駆動回路（３０）によってスイッチング素子（１０）のゲートに流す定電流の大きさも一定となる。したがって、スイッチング素子（１０）のゲートに流す定電流のばらつきを低減することができる。
【００１４】
また、請求項１に記載の発明では、駆動回路（３０）は、第１電圧と第２電圧とが印加されるオペアンプ（３４）と、オペアンプ（３４）の出力によってスイッチングされる第１スイッチング素子（３５）と、電源（４０）が接続される第１端子（３０ａ）と、前記オペアンプ（３４）を制御するための制御信号が入力される第２端子（３１ｂ）と、前記シャント抵抗（２０）の一端側に接続され前記オペアンプ（３４）に印加するための前記第２電圧が入力される第３端子（３１ｃ）と、前記第１スイッチング素子（３５）の一方の端子に接続された第４端子（３１ｄ）と、前記第１スイッチング素子（３５）の他方の端子に接続された第５端子（３１ｅ）と、を備えている。
【００１５】
そして、オペアンプ（３４）は、第１電圧と第２電圧とが等しくなるように、第１スイッチング素子（３５）を駆動することにより、シャント抵抗（２０）に流れる電流の大きさを一定に制御することを特徴とする。
【００１６】
請求項２に記載の発明では、スイッチング素子（１０）のゲートに接続される第２スイッチング素子（５０）を備えている。また、シャント抵抗（２０）は、駆動回路（３０）および第２スイッチング素子（５０）に接続され、シャント抵抗（２０）に流れる電流が第２スイッチング素子（５０）を介してスイッチング素子（１０）のゲートに定電流として流れるようになっている。
【００１７】
そして、駆動回路（３０）は、第１電圧と第２電圧とが等しくなるように第２スイッチング素子（５０）を駆動することにより、シャント抵抗（２０）に流れる電流の大きさをフィードバック制御することで、スイッチング素子（１０）のゲートに流す定電流の大きさを調整することを特徴とする。
【００１８】
これによると、スイッチング素子（１０）のゲートに流す定電流を第２スイッチング素子（５０）の電流能力によって決めることができるので、スイッチング素子（１０）のゲートに流す定電流値に対応した電流能力を有する第１スイッチング素子（３５）を予め駆動回路（３０）に備える必要がない。したがって、スイッチング素子（１０）のゲートに流す様々な定電流値に対しても第２スイッチング素子（５０）を追加することにより駆動回路（３０）を対応させることができる。
【００１９】
特に、第１スイッチング素子（３５）に対して第２スイッチング素子（５０）をダーリントン接続した場合、既に負荷駆動装置に備えられた駆動回路（３０）に対して第２スイッチング素子（５０）を追加するだけで良いので、駆動回路（３０）を大電流の定電流を流すスイッチング素子（１０）のゲートに合わせた設計を行う必要が無く、コストを低減することができる。
【００２０】
請求項３に記載の発明では、スイッチング素子（１０）のゲートに接続されると共に、第１スイッチング素子（３５）よりも電流能力が高い第２スイッチング素子（５０）を備えている。シャント抵抗（２０）の一端側は、駆動回路（３０）および第２スイッチング素子（５０）に接続され、シャント抵抗（２０）に流れる電流が第２スイッチング素子（５０）を介してスイッチング素子（１０）のゲートに定電流として流れるようになっている。
【００２１】
また、第２スイッチング素子（５０）は、第１スイッチング素子（３５）によって駆動され、第１スイッチング素子（３５）に流れる電流が当該第２スイッチング素子（５０）に流れる電流に足し合わされるように第１スイッチング素子（３５）にダーリントン接続されている。
【００２２】
そして、駆動回路（３０）は、第１電圧と第２電圧とが等しくなるように第１スイッチング素子（３５）を駆動することで第２スイッチング素子（５０）を駆動することにより、シャント抵抗（２０）に流れる電流の大きさをフィードバック制御し、スイッチング素子（１０）のゲートに流す定電流の大きさを調整することを特徴とする。
【００２３】
これによると、駆動回路（３０）の第１スイッチング素子（３５）に対して当該第１スイッチング素子（３５）よりも電流能力が高い第２スイッチング素子（５０）をダーリントン接続しているので、スイッチング素子（１０）のゲートに流す定電流値に対応した電流能力を有する第１スイッチング素子（３５）を予め駆動回路（３０）に備える必要がない。すなわち、既に負荷駆動装置に備えられた駆動回路（３０）を元に、第２スイッチング素子（５０）を追加するだけでスイッチング素子（１０）のゲートに対して大きな定電流を流すことができる。このように、スイッチング素子（１０）のゲートに流す様々な定電流値、特に第１スイッチング素子（３５）では対応できない定電流値に対しても対応することができる。
【００２４】
また、第１スイッチング素子（３５）に流れる電流を第２スイッチング素子（５０）に足し合わせているので、スイッチング素子（１０）のゲートに流れる定電流において第１スイッチング素子（３５）に流れる電流分の誤差をキャンセルすることができる。したがって、スイッチング素子（１０）のゲートに流す定電流の精度を向上させることができる。
【００２５】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る負荷駆動装置を示した回路図である。
【図２】負荷をオフからオンにする際の負荷のゲート電圧およびゲートに流れる定電流Ｉｃの各動作波形を示した図である。
【図３】第１実施形態において、負荷に流す定電流を大きくした場合の負荷駆動装置を示した回路図である。
【図４】本発明の第２実施形態に係る負荷駆動装置を示した回路図である。
【図５】本発明の第３実施形態に係る負荷駆動装置を示した回路図である。
【図６】本発明の第４実施形態に係る負荷駆動装置を示した回路図である。
【図７】本発明の第５実施形態に係る負荷駆動装置を示した回路図である。
【図８】本発明の第６実施形態に係る負荷駆動装置を示した回路図である。
【図９】第６実施形態において、負荷に流す定電流を大きくした場合の負荷駆動装置を示した回路図である。
【図１０】本発明の第７実施形態に係る負荷駆動装置を示した回路図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２８】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される負荷駆動装置は、例えばＩＧＢＴ、パワーＭＯＳＦＥＴ、容量負荷、抵抗負荷等の負荷を定電流で駆動するために用いられる装置である。
【００２９】
図１は、本実施形態に係る負荷駆動装置を負荷に接続した回路図である。本実施形態では、負荷１０としてＩＧＢＴが採用されている。このＩＧＢＴにモータ等のさらなる負荷が接続されており、この負荷はＩＧＢＴによって駆動される。
【００３０】
負荷駆動装置は、負荷１０に定電流（図１のＩｃ）を流すことによって負荷１０を駆動するものであり、シャント抵抗２０（図１のＲｏｕｔ）と駆動回路３０とを備えて構成されている。
【００３１】
シャント抵抗２０は、負荷１０に流れる定電流に対応する電流が流れるセンシング用の抵抗である。シャント抵抗２０の一端側は駆動回路３０に接続され、他端側は電源４０に接続されている。
【００３２】
駆動回路３０は、シャント抵抗２０に流れる電流に対応する定電流を負荷１０に流すことで負荷１０を駆動する回路である。駆動回路３０は、例えばＩＣチップとして構成されている。なお、これは駆動回路３０の全体が一つの半導体チップであることを限定するものではない。駆動回路３０は負荷１０を駆動する回路の機能を有するものであり、駆動回路３０を半導体チップの組み合わせで実現しても構わない。
【００３３】
そして、駆動回路３０は、第１〜第５端子３１ａ〜３１ｅと、基準電源３２（図１のＶｒｅｆ）と、第１抵抗３３（図１のＲ１）と、オペアンプ３４（図１のＯＰ）と、第１スイッチング素子３５（図１のＱ１）と、を備えている。なお、第１〜第５端子３１ａ〜３１ｅは、ＩＣチップの各端子である。
【００３４】
基準電源３２は基準電圧を発生させるものである。基準電源３２の正極側は駆動回路３０の第１端子３１ａに接続されている。この第１端子３１ａには電源４０およびシャント抵抗２０の他端側も接続されている。一方、基準電源３２の負極側はオペアンプ３４の非反転入力端子に接続されている。
【００３５】
第１抵抗３３は第１スイッチング素子３５をオフさせるためのゲートプルアップ抵抗である。この第１抵抗３３の一端側は基準電源３２の正極側に接続され、他端側はオペアンプ３４の出力端子に接続されている。なお、第１抵抗３３はオペアンプ３４に含められていても良い。
【００３６】
オペアンプ３４は、基準電圧に基づいてシャント抵抗２０に流れる電流をフィードバック制御することで、負荷１０に流す定電流の大きさを調整する役割を果たすものである。オペアンプ３４は、外部から第２端子３１ｂを介して駆動回路３０に入力される制御信号に基づいて制御されるようになっている。この制御信号によって負荷１０の動作が制御される。
【００３７】
また、オペアンプ３４の非反転入力端子（＋）は基準電源３２の負極側に接続されている。これにより、オペアンプ３４の非反転入力端子には基準電圧に対応する第１電圧が印加される。この第１電圧は、電源４０の電源電圧から基準電圧が差し引かれた電圧に相当する。一方、オペアンプ３４の反転入力端子（−）は第３端子３１ｃに接続されている。この第３端子３１ｃにはシャント抵抗２０の一端側も接続されている。これにより、オペアンプ３４の反転入力端子にはシャント抵抗２０の一端側の第２電圧が印加される。この第２電圧は、電源４０の電源電圧からシャント抵抗２０の電圧降下分が差し引かれた電圧に相当する。
【００３８】
第１スイッチング素子３５は、オペアンプ３４の出力によってスイッチングされる素子である。本実施形態では、第１スイッチング素子３５としてＰｃｈ型のパワーＭＯＳＦＥＴが用いられている。そして、第１スイッチング素子３５のゲートはオペアンプ３４の出力端子に接続され、ソースは駆動回路３０の第４端子３１ｄに接続されている。この第４端子３１ｄにはシャント抵抗２０の一端側も接続されている。さらに、第１スイッチング素子３５のドレインは駆動回路３０の第５端子３１ｅに接続されている。この第５端子３１ｅには負荷１０であるＩＧＢＴのゲートも接続されている。
【００３９】
以上が、本実施形態に係る負荷駆動装置の回路構成である。次に、図１に示される負荷駆動装置の作動について、図２を参照して説明する。図２は、負荷１０をオフからオンにする際の負荷１０のゲート電圧およびゲートに流れる定電流（Ｉｃ）の各動作波形を示した図である。
【００４０】
まず、時点Ｔ１で外部から制御信号が駆動回路３０に入力されると、オペアンプ３４が第１スイッチング素子３５をオンする。これにより、電源４０、シャント抵抗２０、第１スイッチング素子３５、負荷１０という経路が形成される。そして、負荷１０のゲートに定電流Ｉｃが流れる。
【００４１】
負荷１０に定電流Ｉｃが流れると、このＩｃの大きさに応じた傾きで負荷１０のゲート電圧が上昇する。そして、時点Ｔ２でゲート電圧が負荷１０の閾値電圧（Ｖｔ）に達すると、負荷１０がオンし、ゲート電圧は時点Ｔ３でミラー電圧（図２のＶｍｉｒｏｒ）に達する。ミラー電圧は、負荷１０であるＩＧＢＴの増幅率等の特性によって決まる電圧であり、時点Ｔ３から時点Ｔ４までのミラー期間で一定になる。
【００４２】
ミラー期間が終わると、ゲート電圧は再び上昇する。そして、時点Ｔ５になると、駆動トランジスタである第１スイッチング素子３５のフルオンによって第１スイッチング素子３５のドレイン−ソース間の電圧が小さくなるため、定電流Ｉｃが減少する。この後、時点Ｔ６でゲート電圧は電源４０の電源電圧に達し、ＩＧＢＴはフルオン状態となる。一方、定電流Ｉｃはほとんど流れなくなる。このようにして、負荷１０がオンされる。
【００４３】
上記の時点Ｔ１から時点Ｔ６までの期間では、駆動回路３０が負荷１０に対して定電流Ｉｃを流す動作を行っている。すなわち、駆動回路３０は、基準電源３２の基準電圧に対応する第１電圧とシャント抵抗２０の一端側に対応する第２電圧とが等しくなるようにシャント抵抗２０に流れる電流の大きさをフィードバック制御している。
【００４４】
具体的には、駆動回路３０のオペアンプ３４が第１電圧と第２電圧とが等しくなるように第１スイッチング素子３５を駆動することにより、シャント抵抗２０に流れる電流の大きさを一定に制御している。これは、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、定電流の値をＩｃとすると、Ｉｃ＝Ｖｒｅｆ／Ｒｏｕｔとして表されるので、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートを制御することと同じである。
【００４５】
定電流Ｉｃが不安定になるとゲート電圧の傾きが変化してしまうため、負荷１０のオンに遅れが生じる場合や、ゲート電圧が何度も閾値電圧を超える場合等、負荷１０の制御が不安定となる。しかしながら、上記のように、シャント抵抗２０に流れる電流の大きさをフィードバック制御して、時点Ｔ１から時点Ｔ６までの期間において定電流Ｉｃの大きさを一定にしているので、時点Ｔ１から時点Ｔ３までの期間や時点Ｔ４から時点Ｔ５までの期間におけるゲート電圧の傾きを一定にすることができる。このため、ゲート電圧の傾きを一定に維持することができ、負荷１０を安定して制御することができる。
【００４６】
以上説明したように、本実施形態では、シャント抵抗２０に流れる電流の大きさが一定となるように駆動回路３０によってシャント抵抗２０に流れる電流の大きさをフィードバック制御していることが特徴となっている。これにより、駆動回路３０によって負荷１０に流す定電流の大きさを一定にすることができるので、負荷１０に流す定電流のばらつきを低減することができる。
【００４７】
また、駆動回路３０にオペアンプ３４を備え、このオペアンプ３４を用いてフィードバック制御を行っている。このように、オペアンプ３４をフィードバック制御のための専用設計として用いているので、実際には十分応答可能なオペアンプ３４を構成することができる。
【００４８】
上記の構成において、第１スイッチング素子３５の電流能力は、負荷駆動装置に接続される負荷１０の最大電流を考慮した回路設計にする必要はない。
【００４９】
ここで、「電流能力」とは、第１スイッチング素子３５等のトランジスタに流すことのできる電流の大きさである。したがって、「電流能力が高い」とは、トランジスタに流すことができる電流量が大きいことを意味している。
【００５０】
そして、本実施形態のように、負荷１０としてＩＧＢＴを採用した場合はＩＧＢＴのサイズによってゲート容量が大きく変わる。したがって、サージとＳＷ損失の関係を保つためには、負荷駆動装置の定電流値をＩＧＢＴのサイズに合わせる必要がある。このように、負荷駆動装置にはＩＧＢＴのサイズの変更に耐えうる定電流の自由度が求められる。
【００５１】
しかしながら、図１に示される負荷駆動装置は、負荷駆動装置に接続される負荷１０の最大電流を考慮した回路設計になっていなくても、負荷１０の定電流値の変更に対応することができる。すなわち、図１に示されるシャント抵抗２０および駆動回路３０をベースとし、ＩＣチップである駆動回路３０に別のスイッチング素子を追加することにより対応する。
【００５２】
具体的に、図３を参照して説明する。図３は、負荷１０に流す定電流を図１に示される負荷１０よりも大きくした場合の負荷駆動装置に負荷１０を接続した回路図である。この図に示されるように、負荷駆動装置は図１に示される回路に対してさらに第２スイッチング素子５０（図３のＱ２）と第２抵抗６０（図３のＲ２）とを備えている。
【００５３】
シャント抵抗２０の一端側は、駆動回路３０および第２スイッチング素子５０に接続される。この第２スイッチング素子５０は、駆動回路３０によってスイッチングされる素子である。本実施形態では、第２スイッチング素子５０としてＰｃｈ型のパワーＭＯＳＦＥＴが用いられている。
【００５４】
第２スイッチング素子５０のゲートは第４端子３１ｄに接続されている。つまり、第２スイッチング素子５０のゲートは第１スイッチング素子３５のソースに接続されている。また、第２スイッチング素子５０のソースはシャント抵抗２０の一端側に接続されている。さらに、第２スイッチング素子５０のドレインは負荷１０に接続されている。このように、第２スイッチング素子５０は第１スイッチング素子３５に対してダーリントン接続されている。また、第２スイッチング素子５０は負荷１０に接続されるため、駆動回路３０の第５端子３１ｅはグランド等の基準電位に接続される。なお、図３や図３以降の各図では基準電位の一例としてグランドを示している。もちろん、基準電位はグランドに限らず、グランド以外の電位を基準とした構成になっていても良い。
【００５５】
上記の第２スイッチング素子５０は、駆動回路３０よりも電流能力が高い素子である。言い換えると、第２スイッチング素子５０は第１スイッチング素子３５よりも電流能力が高い素子である。また、第２スイッチング素子５０はＩＣチップである駆動回路３０とは異なる半導体チップに形成されている。
【００５６】
第１スイッチング素子３５の電流能力や放熱性はＩＣチップである駆動回路３０のＩＣチップサイズによって決まるため、ＩＣチップを製造してしまうと第１スイッチング素子３５の電流能力を高くすることはできないが、第１スイッチング素子３５よりもチップサイズが大きい第２スイッチング素子５０を駆動回路３０に接続することで負荷１０に流す定電流の値を大きくすることができる。
【００５７】
第２抵抗６０は、一端側が第２スイッチング素子５０のゲートに接続され、他端側が第２スイッチング素子５０のソースに接続されている。
【００５８】
一方、駆動回路３０の作動は、第２スイッチング素子５０が接続されていない場合と同じである。すなわち、制御信号に従ってオペアンプ３４が第１スイッチング素子３５をオンすると、第２抵抗６０に電流が流れるので、第２スイッチング素子５０のゲート−ソース間電圧が下がり、第２スイッチング素子５０がオンする。これにより、電源４０、シャント抵抗２０、第２スイッチング素子５０、負荷１０という経路が形成されるので、シャント抵抗２０に流れる電流が第２スイッチング素子５０を介して負荷１０に定電流として流れる。
【００５９】
このように、負荷１０に定電流Ｉｃを流す際、駆動回路３０は、第１電圧と第２電圧とが等しくなるように第２スイッチング素子５０を駆動する。すなわち、駆動回路３０は、第１電圧と第２電圧とが等しくなるように第１スイッチング素子３５を駆動することで第２スイッチング素子５０を駆動することにより、シャント抵抗２０に流れる電流の大きさをフィードバック制御することで、負荷１０に流す定電流の大きさを調整する。
【００６０】
このようにして駆動回路３０により調整された定電流は図２に示される波形と同じ波形となり、負荷１０のゲート電圧の波形も図２に示される波形と同じになる。ここで、図１に示される負荷駆動装置における定電流と図３に示される負荷駆動装置における定電流との違いはその大きさである。
【００６１】
そして、負荷１０であるＩＧＢＴのサイズによってゲート容量が大きく変わっているが、負荷駆動装置への第２スイッチング素子５０の追加によって定電流値をＩＧＢＴのサイズに合わせているのでサージとＳＷ損失の関係も保たれている。
【００６２】
以上説明したように、本実施形態では、駆動回路３０に備えられた第１スイッチング素子３５では負荷１０の定電流値に対応できないような大きな定電流を流す場合、駆動回路３０に第２スイッチング素子５０を新たに接続することが特徴となっている。
【００６３】
このように、第２スイッチング素子５０の追加により、第２スイッチング素子５０の電流能力によって負荷１０に大きな定電流を流すことができる。このため、想定される最大の定電流値に対応できる第１スイッチング素子３５を予め駆動回路３０に備える必要がない。したがって、負荷１０に流す様々な定電流値に対して、第２スイッチング素子５０の追加または削除により駆動回路３０を様々な負荷１０に対応させることができる。
【００６４】
すなわち、図１に示されるベースとなる負荷駆動装置において、第２スイッチング素子５０の追加で負荷１０の定電流値に対応できるので、ベースとなる負荷駆動装置の能力を予め最大に設計する必要が無い。言い換えれば、図３に示される負荷駆動装置から第２スイッチング素子５０および第２抵抗６０を削除すれば、小さい定電流に対応した負荷駆動装置としてそのまま使用することができる。このため、低コストの負荷駆動装置を実現することができる。
【００６５】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。上記第１実施形態では、負荷駆動装置に第２スイッチング素子５０を追加した場合、電源４０、シャント抵抗２０、第２抵抗６０、第１スイッチング素子３５、基準電位という経路が形成される。このため、第１スイッチング素子３５に流れる電流は基準電位に捨てられるので、負荷１０に供給される定電流値に誤差が生じるという問題がある。これは、第１スイッチング素子３５に流れる電流をＩＱ１とし、第２スイッチング素子５０に流れる電流をＩＱ２とすると、定電流ＩｃはＩｃ＝ＩＱ２＝（Ｖｒｅｆ／Ｒｏｕｔ）−ＩＱ１として表される。そこで、本実施形態では、第１スイッチング素子３５に流れる電流の誤差を解消したことが特徴となっている。
【００６６】
図４は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。この図に示されるように、第２スイッチング素子５０は、第１スイッチング素子３５に流れる電流が当該第２スイッチング素子５０に流れる電流に足し合わされるように第１スイッチング素子３５にダーリントン接続されている。
【００６７】
具体的には、第５端子３１ｅが第２スイッチング素子５０のドレインおよび負荷１０に接続されている。第１スイッチング素子３５のドレインが第２スイッチング素子５０のドレインに接続されているので、第１スイッチング素子３５に流れる電流は第２スイッチング素子５０に流れる電流に足し合わされて定電流として負荷１０に供給される。定電流ＩｃはＩｃ＝ＩＱ１＋ＩＱ２＝Ｖｒｅｆ／Ｒｏｕｔとして表される。
【００６８】
これにより、シャント抵抗２０を流れる電流が第２抵抗６０側に誤差分として流れるが、第２スイッチング素子５０に流れる電流と再び合流するので、負荷１０に流れる定電流において第２抵抗６０を介して第１スイッチング素子３５に流れる電流分の誤差をキャンセルすることができる。したがって、負荷１０に流す定電流の精度を向上させることができる。
【００６９】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。上記第１、第２実施形態では、ゲートプルアップ抵抗として第１スイッチング素子３５のゲートに第１抵抗３３を接続していたが、本実施形態では定電流源を用いていることが特徴となっている。
【００７０】
図５は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。図５（ａ）に示されるように、基準電源３２の正極側とオペアンプ３４の出力端子および第１スイッチング素子３５のゲートとの間に定電流源３６が接続されている。定電流源３６に流れる電流は基準電源３２の正極側からオペアンプ３４の出力端子および第１スイッチング素子３５のゲート側に流れるように設定されている。なお、第１抵抗３３と同様に、定電流源３６はオペアンプ３４に内蔵されていても良い。
【００７１】
第１スイッチング素子３５のゲートに第１抵抗３３が接続されていた場合、第１スイッチング素子３５のゲート電圧の上昇はＣＲの時定数で決まる。このため、ゲート電圧のオーバーシュートの発生やノイズの増大の問題が生じる。しかしながら、本実施形態のように定電流源３６を用いることで、第１スイッチング素子３５のゲートに一定の電流を流すことができるので、ゲート電圧を一定の傾きで上昇させることができる。したがって、ゲート電圧のオーバーシュートの発生やノイズの増大を抑制することができる。
【００７２】
第１抵抗３３を定電流源３６とする回路形態は、図５（ｂ）に示されるように、駆動回路３０に第２スイッチング素子５０を増設した負荷駆動装置に採用することができる。もちろん、図５（ｂ）に示されるように、第２スイッチング素子５０に流れる電流に第１スイッチング素子３５に流れる電流を足し合わせる負荷駆動装置にも採用することができる。
【００７３】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。上記第１、第２実施形態では、第１スイッチング素子３５および第２スイッチング素子５０としてＰｃｈ型のパワーＭＯＳＦＥＴが用いられていたが、本実施形態ではＰＮＰ型のバイポーラトランジスタを使用することが特徴となっている。
【００７４】
図６は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。図６（ａ）に示されるように、駆動回路３０には第１スイッチング素子３５としてＰＮＰ型のバイポーラトランジスタが採用されている。そして、第１スイッチング素子３５のベースがオペアンプ３４の出力端子に接続され、エミッタが第４端子３１ｄに接続され、コレクタが第５端子３１ｅに接続されている。
【００７５】
そして、駆動回路３０に第２スイッチング素子５０を増設した負荷駆動装置においては、図６（ｂ）に示されるように、第２スイッチング素子５０としてＰＮＰ型のバイポーラトランジスタを採用することができる。第２スイッチング素子５０のベースが第４端子３１ｄに接続され、エミッタがシャント抵抗２０の一端側に接続され、コレクタが負荷１０に接続されている。この場合、第１スイッチング素子３５もＰＮＰ型のバイポーラトランジスタである。
【００７６】
さらに、第２スイッチング素子５０に流れる電流に第１スイッチング素子３５に流れる電流を足し合わせる負荷駆動装置においても、図６（ｃ）に示されるように、第１スイッチング素子３５および第２スイッチング素子５０としてそれぞれＰＮＰ型のバイポーラトランジスタを採用することができる。
【００７７】
以上のように、負荷駆動装置において第１スイッチング素子３５および第２スイッチング素子５０としてそれぞれＰＮＰ型のバイポーラトランジスタを採用することで、第１スイッチング素子３５および第２スイッチング素子５０のコストを削減することができる。
【００７８】
（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。本実施形態では、第３実施形態で示された定電流源３６と第４実施形態で示されたＰＮＰ型のバイポーラトランジスタを採用したことが特徴となっている。
【００７９】
図７は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。図７（ａ）に示されるように、図６（ａ）の負荷駆動装置においてベースプルアップ抵抗を定電流源３６に置き換えることができる。同様に、図７（ｂ）および図７（ｃ）に示されるように、図６（ｂ）および図６（ｃ）の負荷駆動装置のベースプルアップ抵抗をそれぞれ定電流源３６に置き換えることができる。
【００８０】
（第６実施形態）
本実施形態では、第１〜第５実施形態と異なる部分について説明する。上記各実施形態では、負荷１０であるＩＧＢＴのゲートに向かって定電流を流していたが、本実施形態では逆方向に定電流を流すことが特徴となっている。
【００８１】
上述のように、負荷１０としてＩＧＢＴを採用した場合、負荷駆動装置が定電流をＩＧＢＴのゲートに流すという動作はＩＧＢＴをオンする動作であり、本実施形態のように逆方向に定電流を流すという動作はＩＧＢＴをオフする動作である。すなわち、本実施形態に係る負荷駆動装置は、負荷１０であるＩＧＢＴをオフする装置である。
【００８２】
図８は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。図８に示される負荷駆動装置の構成は、第１実施形態で示された構成と同じであるが、極性が逆になっている。
【００８３】
まず、駆動回路３０は電源４０によって動作するように、電源４０が第１端子３１ａに接続されている。オペアンプ３４の非反転入力端子は基準電源３２の正極側に接続され、基準電源３２の負極側は基準電位に接続されている。また、オペアンプ３４の非反転入力端子は第３端子３１ｃを介してシャント抵抗２０の一端側に接続されている。シャント抵抗２０の他端側は基準電位に接続されている。
【００８４】
第１抵抗３３の一端側は基準電位に接続され、他端側はオペアンプ３４の出力端子に接続されている。
【００８５】
本実施形態では、第１スイッチング素子３５としてＮｃｈ型のパワーＭＯＳＦＥＴが用いられている。このため、第１スイッチング素子３５のゲートはオペアンプ３４の出力端子に接続され、ソースは駆動回路３０の第４端子３１ｄを介してシャント抵抗２０の一端側に接続されている。さらに、第１スイッチング素子３５のドレインは駆動回路３０の第５端子３１ｅを介して負荷１０に接続されている。
【００８６】
なお、外部から第１端子３１ａを介してオペアンプ３４に制御信号が入力される点は第１実施形態と同じである。
【００８７】
以上のような構成において、負荷１０がフルオン状態の場合に負荷１０をオフさせるとする。このため、外部から制御信号が駆動回路３０に入力されると、オペアンプ３４が第１スイッチング素子３５をオンする。これにより、負荷１０、第１スイッチング素子３５、シャント抵抗２０、基準電位という経路が形成される。そして、負荷１０のゲートから定電流Ｉｃが流れ出る。
【００８８】
負荷１０から定電流Ｉｃが流れ出ると、このＩｃの大きさに応じた傾きで負荷１０のゲート電圧が下降する。図２で示されたＩｃの波形は正方向の電流であるとすると、負荷１０から流れ出る定電流は負方向の電流となる。そして、ゲート電圧はミラー期間で一定のミラー電圧となり、その後にゲート電圧が負荷１０の閾値電圧（Ｖｔ）に達すると負荷１０がオフする。
【００８９】
このように、負荷１０から定電流が流れ出る場合においても、駆動回路３０は、基準電源３２の基準電圧に対応する第１電圧とシャント抵抗２０の一端側に対応する第２電圧とが等しくなるようにシャント抵抗２０に流れる電流の大きさをフィードバック制御している。本実施形態では、第１電圧は基準電圧に相当し、第２電圧はシャント抵抗２０の一端側の電圧に相当する。したがって、定電流の値をＩｃとすると、Ｉｃ＝Ｖｒｅｆ／Ｒｏｕｔとして表されるので、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートを制御することは第１実施形態と同じである。
【００９０】
以上説明したように、ＩＧＢＴである負荷１０をオフさせるように負荷駆動装置を構成することもできる。負荷１０がＩＧＢＴの場合、図１で示された負荷駆動装置と図８で示された負荷駆動装置をそれぞれ負荷１０に接続して負荷１０をオン／オフ制御することとなる。もちろん、負荷１０の種類によっては、本実施形態で示された図８の負荷駆動装置を単独で使用しても良い。
【００９１】
また、図８で示される負荷駆動装置において負荷１０の定電流値に対応するために、第１実施形態と同様にＩＣチップである駆動回路３０に第２スイッチング素子５０が形成されたチップを接続することもできる。この回路図を図９に示す。
【００９２】
図９に示されるように、負荷駆動装置は図８に示される回路に対してさらに第２スイッチング素子５０と第２抵抗６０とを備えている。そして、シャント抵抗２０の一端側は、駆動回路３０（第３端子３１ｃ）および第２スイッチング素子５０に接続される。本実施形態では、第２スイッチング素子５０としてＮｃｈ型のパワーＭＯＳＦＥＴが用いられている。
【００９３】
第２スイッチング素子５０のゲートは第４端子３１ｄに接続され、この第４端子３１ｄを介して第１スイッチング素子３５のソースに電気的に接続されている。また、第２スイッチング素子５０のソースはシャント抵抗２０の一端側に接続されている。さらに、第２スイッチング素子５０のドレインは負荷１０に接続されている。すなわち、第２スイッチング素子５０は第１スイッチング素子３５に対してダーリントン接続されている。
【００９４】
第２抵抗６０は、一端側が第２スイッチング素子５０のゲートに接続され、他端側が第２スイッチング素子５０のソースに接続されている。
【００９５】
これにより、負荷駆動装置の電流能力は第２スイッチング素子５０によって向上する。そして、図９に示される駆動回路３０の作動は、第２スイッチング素子５０が接続されていない図８の場合と同じである。
【００９６】
具体的には、制御信号に従ってオペアンプ３４が第１スイッチング素子３５をオンすると、電源４０から第１スイッチング素子３５を介して第２スイッチング素子５０のゲートに電流が流れるので、第２スイッチング素子５０のゲート電圧が上がり、第２スイッチング素子５０がオンする。これにより、負荷１０、第２スイッチング素子５０、シャント抵抗２０、基準電位という経路が形成されるので、シャント抵抗２０に流れる電流がフィードバック制御されて負荷１０のゲートから定電流が流れ出る。
【００９７】
すなわち、駆動回路３０は、第１電圧と第２電圧とが等しくなるように第１スイッチング素子３５を駆動することで第２スイッチング素子５０を駆動することにより、シャント抵抗２０に流れる電流の大きさをフィードバック制御することで、負荷１０に流す定電流の大きさを調整する。
【００９８】
以上のように、第２スイッチング素子５０の追加により、第２スイッチング素子５０の電流能力によって負荷１０に大きな定電流を流すことができる。
【００９９】
（第７実施形態）
本実施形態では、第６実施形態と異なる部分について説明する。本実施形態では、第２実施形態と同様に、第１スイッチング素子３５に流れる電流の誤差を解消したことが特徴となっている。
【０１００】
図１０は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。この図に示されるように、第５端子３１ｅが第２スイッチング素子５０のドレインおよび負荷１０に接続されている。これにより、シャント抵抗２０を流れる電流には負荷１０から第１スイッチング素子３５を介して流れた電流と第２スイッチング素子５０を介して流れた電流とが合流するので、負荷１０に流れる定電流において第１スイッチング素子３５に流れる電流分の誤差をキャンセルすることができる。したがって、負荷１０に流す定電流の精度を向上させることができる。
【０１０１】
（他の実施形態）
上記各実施形態で示された負荷駆動装置の構成は一例であり、上記で示した構成に限定されることなく、本発明の特徴を含んだ他の構成とすることもできる。例えば、第６および第７実施形態で示された負荷駆動装置において、各スイッチング素子３５、５０や第１抵抗３３等を第３〜第５実施形態で示された各素子に置き換えても良い。なお、図８〜図１０に示される構成において第１抵抗３３を定電流源３６に置き換える場合は基準電位に電流が流れるように定電流源３６をオペアンプ３４および第１スイッチング素子３５に接続する。
【０１０２】
特に、第２スイッチング素子５０を追加した場合では上記各実施形態で採用された各素子の様々な組み合わせを採用することができる。
【０１０３】
例えば、第１スイッチング素子３５をパワーＭＯＳＦＥＴとし、第２スイッチング素子５０をバイポーラトランジスタとしても良い。この場合、第１抵抗３３を定電流源３６に置き換えても良い。もちろん、図４や図１０等に示されるように第１スイッチング素子３５に流れる電流と第２スイッチング素子５０に流れる電流が合流するように各スイッチング素子３５、５０を接続しても良い。
【０１０４】
一方、第１スイッチング素子３５をバイポーラトランジスタとし、第２スイッチング素子５０をパワーＭＯＳＦＥＴとしても良い。この場合についても、第１抵抗３３を定電流源３６に置き換えても良い。もちろん、第１スイッチング素子３５に流れる電流と第２スイッチング素子５０に流れる電流が合流するように各スイッチング素子３５、５０を接続しても良い。
【０１０５】
第１スイッチング素子３５や第２スイッチング素子５０としてＭＯＳＦＥＴを採用した場合には高速駆動が可能であり、バイポーラトランジスタを採用した場合は低コストを実現できる。
【０１０６】
そして、図１〜図７に示されるオン駆動用の負荷駆動装置と図８〜図１０に示されるオフ駆動用の負荷駆動装置との組み合わせでＩＧＢＴ等の負荷１０を駆動しても良いが、いずれか一方と他のスイッチング素子とでＩＧＢＴを駆動させても良い。例えば、オン駆動用の負荷駆動装置とオフ駆動用のＭＯＳＦＥＴとで負荷１０であるＩＧＢＴをオン／オフ駆動することができる。逆に、オン駆動用のＭＯＳＦＥＴとオフ駆動用の負荷駆動装置とで負荷１０であるＩＧＢＴをオン／オフ駆動しても良い。このように、負荷駆動装置の用途は負荷１０の種類によって適宜決定すれば良い。
【符号の説明】
【０１０７】
１０  負荷
２０  シャント抵抗
３０  駆動回路
３２  基準電源
３４  オペアンプ
３５  第１スイッチング素子
５０  第２スイッチング素子
【図１】
0005348115.tif 000002
【図２】
0005348115.tif 000003
【図３】
0005348115.tif 000004
【図４】
0005348115.tif 000005
【図５】
0005348115.tif 000006
【図６】
0005348115.tif 000007
【図７】
0005348115.tif 000008
【図８】
0005348115.tif 000009
【図９】
0005348115.tif 000010
【図１０】
0005348115.tif 000011