(57)【特許請求の範囲】
【請求項１】
内蔵された半導体素子がフリップチップ接続されているベース基板の半導体素子搭載面に、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成され、かつ当該半導体素子の下面が、封止材の充填により形成される第１絶縁膜で覆われていると共に、当該半導体素子及び第１絶縁膜の周囲が、半導体素子の側方及び上方に配置された絶縁層の溶融樹脂により形成される第２絶縁膜で覆われていることを特徴とする半導体素子内蔵プリント配線板。
【請求項２】
内蔵された半導体素子がワイヤーボンディング接続されているベース基板の半導体素子搭載面に、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成され、かつ当該半導体素子の上面及び側面が、封止材の充填により形成される第１絶縁膜で覆われていると共に、当該第１絶縁膜が、半導体素子の側方及び上方に配置された絶縁層の溶融樹脂により形成される第２絶縁膜で覆われていることを特徴とする半導体素子内蔵プリント配線板。
【請求項３】
前記側方の絶縁層が、プリプレグ材又はビルドアップ基材からなることを特徴とする請求項１又は２記載の半導体素子内蔵プリント配線板。
【請求項４】
前記上方の絶縁層がプリプレグ材又はビルドアップ基材からなることを特徴とする請求項１〜３の何れか１項記載の半導体素子内蔵プリント配線板。
【請求項５】
前記第１絶縁膜と第２絶縁膜の線膨張係数が異なることを特徴とする請求項１〜４の何れか１項記載の半導体素子内蔵プリント配線板。
【請求項６】
前記内蔵された半導体素子の下方部に受動部品が配置されていることを特徴とする請求項１〜５の何れか１項記載の半導体素子内蔵プリント配線板。
【請求項７】
前記受動部品が、内蔵された半導体素子と層間接続ビアを介して接続されていることを特徴とする請求項６記載の半導体素子内蔵プリント配線板。
【請求項８】
前記受動部品が、抵抗、コンデンサ、コイル、インダクタの何れか１つ又は２つ以上の組み合わせであることを特徴とする請求項６又は７記載の半導体素子内蔵プリント配線板。
【請求項９】
実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成されたベース基板に半導体素子をフリップチップ接続にて搭載し、該半導体素子の下面を封止材の充填により形成される第１絶縁膜で覆う工程と、前記半導体素子の側方及び上方に半硬化状態の絶縁シートを配置し積層して前記半導体素子及び第１絶縁膜の周囲を、当該絶縁シートの溶融樹脂により形成される第２絶縁膜で覆う工程とを有することを特徴とする半導体素子内蔵プリント配線板の製造方法。
【請求項１０】
実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成されたベース基板に半導体素子をワイヤーボンディング接続にて搭載し、該半導体素子の上面及び側面を封止材の充填により形成される第１絶縁膜で覆う工程と、前記半導体素子の側方及び上方に半硬化状態の絶縁シートを配置し積層して前記第１絶縁膜を、当該絶縁シートの溶融樹脂により形成される第２絶縁層で覆う工程とを有することを特徴とする半導体素子内蔵プリント配線板の製造方法。
【請求項１１】
前記側方に配置された半硬化状態の絶縁シートが、半導体素子に対応した開口部を備えていることを特徴とする請求項９又は１０記載の半導体素子内蔵プリント配線板の製造方法。
【請求項１２】
前記半導体素子を、はんだで接合することを特徴とする請求項９〜１１の何れか１項記載の半導体素子内蔵プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が絶縁膜で覆われた半導体素子内蔵プリント配線板およびその製造方法に関する。
【背景技術】
【０００２】
従来、携帯機器などの小型化、薄型化、高機能化が進むにつれて、機器としてのトータル厚みを薄くする要求がある。その要求に応える１つとして、半導体素子を内蔵したプリント配線板も提案されている。
【０００３】
従来、半導体素子を内蔵するプリント配線板は、封止材上にも配線回路を形成し、高密度配線を実施していた（例えば特許文献１参照）。
【０００４】
また、従来の半導体素子を内蔵するプリント配線板は、主に有機基板にザクリ加工を施し、凹部を形成し、当該凹部に半導体素子を搭載し、ワイヤーボンディングで接続してから、前記半導体素子を封止材で封止してから上層に配線層を形成していた（例えば特許文献２参照）。
【特許文献１】特開平９−４６０４６号公報
【特許文献２】特開２００１−１５９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体素子内蔵プリント配線板には次のような問題点があった。
まず、図９（Ａ）を用いて上記従来の半導体素子内蔵プリント配線板の第１の問題点について説明する。当該図９（Ａ）に示される半導体素子内蔵プリント配線板６００は、ベース基板６０１に半導体素子６０２をワイヤーボンディング６０３接続した後、当該ワイヤーボンディング６０３を含め、半導体素子６０２を封止材６０４で封止して構成されている。しかし、封止材６０４は、半導体素子６０２と有機基板である側方及び上層の配線層６０５との線膨張係数を緩和するために無機フィラーを多く含み、樹脂分が少ない組成となっているため、回路を形成するときのデスミア処理で、封止材６０４の表面のみ粗化が過剰になり易く、後工程での熱履歴などで配線回路と封止材６０４の密着性が弱く剥離し易いという問題点が発生していた。図９（Ｂ）は斯かる配線回路が剥離６０６した状態を示す断面図である。
【０００６】
次に、図１０（Ａ）に示される半導体素子７０１を埋め込んだプリント配線板７００における従来の第２の問題点について説明する。当該半導体素子内蔵プリント配線板７００は、絶縁基板のザクリ加工を施した凹部に半導体素子７０１を搭載し、ワイヤーボンディング７０２接続してから当該ワイヤーボンディング７０２を含め、半導体素子７０１を封止材７０３たるエポキシ樹脂で封止して構成されている。
しかし、封止材７０３の充填量を調節して、少なめに充填すると、上層の配線層との間に隙間７０４が生じ、表面実装部品を実装の際リフローなどによる加熱で隙間が膨張し、クラックや上層の配線基板が図１０（Ｂ）に示されるように剥離７０５する問題が発生していた。
【０００７】
更に、図１１（Ａ）を用いて従来の第３の問題点について説明する。当該図１１（Ａ）に示される半導体素子内蔵プリント配線板８００は、ワイヤーボンディングを含め、半導体素子を封止材８０１で封止して構成されている。しかし、封止材８０１の充填量が多くなる場合は、側方の配線基板上面にも封止材８０１が溢れるため研磨工程が増えると言う問題が発生していた。
その上、研磨工程が増えるばかりか、封止材の材質と側方の配線基板の材質が異なるため、均一に研磨することが困難であり、図１１（Ｂ）に示されるように、封止材８０１表面に凹凸８０２が出来易いという問題も発生していた。
【０００８】
封止材８０１を充填した面を均一に研磨できない場合、上層の配線層も凹凸の影響を受け平坦に形成することが難しくなる。すなわち、上層の配線層が凹凸の影響を受け、配線回路形成時に微細回路（特に５０μｍ）以下の回路を形成することは困難であった。
【０００９】
さらに、封止材８０１には、無機フィラー等の充填材が多く含まれるため、上層の配線基板との密着性にも問題が発生していた。
【００１０】
また、半導体素子を搭載した凹部全てを封止材８０１で覆ってしまうと、上記記載のように封止樹脂は、無機フィラーの充填量が多く、樹脂分が少ないため、層間接続のスルーホールやビアなどの穴あけ工程後のデスミア処理の際に、穴の形状を保つことができないという問題も発生していた。
【００１１】
本発明は、上記の如き従来の問題点に鑑みてなされたものであり、プリント配線板内に半導体素子を内蔵し、半導体素子を吸湿から守るための封止材で覆っても、封止材の充填不足による隙間の問題がなく、また逆に充填材を充填し過ぎても研磨等の後工程の必要性がなく、上層の配線基板との密着性に優れた半導体素子内蔵プリント配線板及びその製造方法を提供することを課題としている。
【課題を解決するための手段】
【００１２】
本発明は、内蔵された半導体素子がフリップチップ接続されているベース基板の半導体素搭載面に、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成され、かつ当該半導体素子の下面が、封止材の充填により形成される第１絶縁膜で覆われていると共に、当該半導体素子及び第１絶縁膜の周囲が、半導体素子の側方及び上方に配置された絶縁層の溶融樹脂により形成される第２絶縁膜で覆われていることを特徴とする半導体素子内蔵プリント配線板により上記課題を解決したものである。
また、本発明は、内蔵された半導体素子がワイヤーボンディング接続されているベース基板の半導体素搭載面に、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成され、かつ当該半導体素子の上面及び側面が、封止材の充填により形成される第１絶縁膜で覆われていると共に、当該第１絶縁膜が、半導体素子の側方及び上方に配置された絶縁層の溶融樹脂により形成される第２絶縁膜で覆われていることを特徴とする半導体素子内蔵プリント配線板により上記課題を解決したものである。
【００１３】
また、本発明は、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成されたベース基板に半導体素子を搭載し、該半導体素子の下面を封止材の充填により形成される第１絶縁膜で覆う工程と、前記半導体素子の側方及び上方に半硬化状態の絶縁シートを配置し積層して前記半導体素子及び第１絶縁膜の周囲を、当該絶縁シートの溶融樹脂により形成される第２絶縁膜で覆う工程とを有することを特徴とする半導体素子内蔵プリント配線板の製造方法により上記課題を解決したものである。
【００１４】
また、本発明は、実装パッド以外を保護する保護膜が半硬化状態の熱硬化性絶縁シートの積層により形成されたベース基板に半導体素子を搭載し、該半導体素子の上面及び側面を封止材の充填により形成される第１絶縁膜で覆う工程と、前記半導体素子の側方及び上方に半硬化状態の絶縁シートを配置し積層して前記第１絶縁膜を、当該絶縁シートの溶融樹脂により形成される第２絶縁層で覆う工程とを有することを特徴とする半導体素子内蔵プリント配線板の製造方法により上記課題を解決したものである。
【発明の効果】
【００１５】
本発明によれば、搭載した半導体素子が少なくとも第１絶縁膜で覆われているので、有機基板と半導体素子の線膨張係数を緩和することができ、更に、第２絶縁膜の存在により半導体素子を吸湿から守ることができるようになる。その結果、上層の配線基板との密着性を向上せしめることができる。
また、本発明において、半硬化状態の絶縁シートを使用し、半導体素子の周囲の隙間を第２絶縁膜で埋めることで、第１絶縁膜の近傍まで層間接続ビアを形成することも可能となる。
さらに、封止材の充填不足や過多の問題も解消し得る。
【発明を実施するための最良の形態】
【００１６】
本発明半導体素子内蔵プリント配線板の第１の実施の形態を図１を用いて説明する。
【００１７】
図１（ａ）において、１００は、半導体素子内蔵プリント配線板で、以下この構造について説明する。
３層のベース基板１０１がビルドアップ基板で形成されており、半導体素子１０２を搭載する面には、実装パッド１０３以外を保護する保護膜１０４が形成されている。はんだ１０５によるフリップチップ接合にて半導体素子１０２がベース基板１０１に接続され、少なくとも第１絶縁膜１０６が、ベース基板１０１側、すなわち半導体素子１０２下面とベース基板１０１の接続端子面に、アンダーフィルによる封止材の充填により形成されている。半導体素子１０２の側方と上方には、半硬化状態の絶縁シートの積層により絶縁層１０７が形成されていると共に、当該積層の際の熱で溶融した絶縁樹脂によって半導体素子１０２の周囲及び第１絶縁膜１０６の周囲の隙間が第２絶縁膜１０８で埋められている。
【００１８】
この実施の形態においては、半導体素子１０２の下面と接続電極面に、アンダーフィルによる封止材の充填により形成された第１絶縁膜１０６が存在するので、半導体素子１０２であるシリコンと有機基板の線膨張係数を緩和して、後工程の熱履歴などによる半導体素子１０２の接続不良を防止することができる。
【００１９】
また、半導体素子１０２の周囲及び第１絶縁膜１０６の周囲の隙間は、半硬化状態の絶縁シート１０７の積層時の熱で溶融した絶縁樹脂によって形成された第２絶縁膜１０８で埋められているので、クラックの発生を防止し、側方及び上方の絶縁層との密着性が向上する。
第１絶縁膜１０６は、半導体素子１０２であるシリコンと有機基板の線膨張係数を緩和するために無機フィラーの充填量が多く、樹脂分が少ない。したがって、第２絶縁膜１０８で半導体素子１０２及び第１絶縁膜１０６を覆うことで側方あるいは上方の絶縁層１０７との密着性が悪くなるという問題点も解決している。
【００２０】
さらに、半導体素子１０２の上層及び下層にもビルドアップ層１０９を形成し、配線回路１１０及び層間接続ビア１１１の形成が可能となる。側方には、半導体素子１０２の上下のビルドアップ層１０９を繋ぐための貫通スルーホール１１２が設けられている。この実施の形態では、貫通スルーホール１１２を形成したが、層間接続ビアを複数層形成して表裏のビルドアップ層を繋げても構わない。
【００２１】
最外層には、ソルダーレジスト１１３とマザーボード接続用のはんだボール１１４が形成されている。ここで、はんだボール１１４は、表裏どちらの面に形成されても構わない。
【００２２】
更に、図１（ｂ）に示す半導体素子内蔵プリント配線板１５０のように、上述した図１（ａ）の半導体素子１０２の下方部に、すなわち半導体素子１０２の真下領域に少なくとも部品の一部が存在するように、受動部品１１５をはんだを介して搭載すると共に、マザーボードとの接続用はんだボール１１４を半導体素子１０２の上方側最外層に形成しても良い。また、当該受動部品１１５は、半導体素子１０２と層間接続ビア１１１を介して接続されていても良い。ここでいう受動部品としては、コンデンサ、抵抗、コイル、インダクタなどが挙げられ、それらはチップ型のもの、形成タイプの如何を問わず、何れか１つあるいは２つ以上を適宜組み合わせて使用することができる。
【００２３】
斯様に半導体素子１０２の下方部に受動部品を配置することによって、当該内蔵された半導体素子１０２と搭載された受動部品１１５との配線距離が短くなり、当該半導体素子１０２と受動部品１１５の接続インピーダンスを低減し、受動部品１１５による電源ラインのノイズ除去効果や電源電圧安定効果をさらに良好にすることが可能となる。
【００２４】
本発明半導体素子内蔵プリント配線板の第２の実施の形態を図２を用いて説明する。
【００２５】
図２において、２００は、半導体素子内蔵プリント配線板で、以下この構造について説明する。
【００２６】
第２の実施の形態における半導体素子内蔵プリント配線板２００は、内蔵された半導体素子２０２の上面及び側面が第１絶縁膜２０４で覆われていると共に、当該第１絶縁膜２０４が線膨張係数の異なる第２絶縁膜２０５で更に覆われている以外は、第１の実施の形態における半導体素子内蔵プリント配線板１００と同一に構成されている。
因に、上記相違点は、当該半導体素子２０２がフリップチップ接続ではなく、ワイヤーボンディング２０３接続されていることに起因する。
【００２７】
本発明半導体素子内蔵プリント配線板の製造方法の第１の実施の形態を図３〜４を用いて説明する。
【００２８】
まず、図３（ａ）に示すように、両面銅張積層板３００を用意し、図３（ｂ）に示すように、レーザ加工にて非貫通穴３０１を形成する。次いで、無電解・電解銅めっきにて、非貫通穴３０１含む全面に銅めっき処理を施こし、図３（ｃ）に示すように、写真法により片側のみ配線回路３０２を施す。次いで、図３（ｄ）に示すように、ビルドアップ基材３０３を積層し、レーザ加工にて非貫通穴、無電解・電解銅めっきを全面に施し、写真法にて積層したビルドアップ基材面のみ配線回路３０４を形成する。次いで、図３（ｅ）に示すように、半導体素子の接続端子との接合部分を除く全面に保護層３０５を形成し、３層構造のベース基板３０６を得る。なお、ここではこの３層構造のベース基板を用いる態様を示すが、これに限定することなく両面あるいは４層以上の多層プリント配線板をベース基板として用いても構わない。
【００２９】
次いで、図３（ｆ）に示すように、半導体素子３０７をフリップチップ実装によりはんだ３０８にて接続する。次いで、ベース基板３０６側、すなわち半導体素子３０７の下面及び接続端子部を、エポキシ樹脂に無機フィラーが充填された封止材を用いて封止し、第１絶縁膜３０９を形成する。なお、半導体素子３０７の実装方法としては、この他にワイヤーボンディング法などもある。
また、フィリップチップ接続法としては、Ａｕはんだ接合、はんだ接合、Ａｕ・超音波接合、Ａｕ・ＡＣＦ接合などが挙げられる。
【００３０】
ここで第１絶縁膜３０９は、少なくとも半導体素子３０７の下面及び接続端子部を封止することによって、半導体素子３０７の線膨張係数と有機基板の線膨張係数の違いを緩和する役目を果たす。
【００３１】
次いで、図４（ｇ）に示すように、搭載された半導体素子３０７に対応する開口部を設けた複数枚の半硬化状態の絶縁シート３１０と当該開口部の存在しない半硬化状態の絶縁シート３１０を重ねると共に、さらに銅箔３１１重ね、積層する。
【００３２】
ここで半硬化状態の絶縁シート３１０としては、ガラスクロスにエポキシ樹脂を含浸させたプリプレグやエポキシ樹脂にシリカなどの無機フィラーを混入させたビルドアップ基材などが適宜使用される。
【００３３】
次いで、図４（ｈ）に示すように、半硬化状態の絶縁シート３１０の積層時の熱により溶融した樹脂からなる第２絶縁膜３１１を硬化形成せしめた後、貫通穴を形成し、デスミア処理後、無電解・電解銅めっきにより表裏導通を得る貫通めっきスルーホール３１２を形成し、さらに写真法にて表裏両面の配線回路３１３を形成する。
【００３４】
次いで、図４（ｉ）に示すように、半硬化状態の絶縁シート３１４を表裏上下に積層して、セミアディティブ法により最外層の配線回路を形成する。すなわち、まず、レーザで非貫通穴を形成し、全面に無電解銅めっきを析出させ、次いでめっきレジストを形成し、配線回路を形成する部分のみ露光・現像してから電解銅めっきにより微細配線回路３１５を形成し、めっきレジストを除去し、さらに露出した無電解銅めっきを除き、最後に最外層のソルダーレジスト３１６を形成し、マザーボードに搭載するためのはんだボール３１７を形成する。ここで、はんだボール３１７は、表裏どちらの面に形成しても構わない。また、当該半導体素子３０７の下方部には、前記と同様に受動部品（図示せず）を搭載することができる。
【００３５】
本発明半導体素子内蔵プリント配線板の製造方法の第２の実施の形態を図５〜６を用いて説明する。
【００３６】
まず、図５（ａ）に示すように、両面銅張積層板４００を用意し、図５（ｂ）に示すようにレーザ加工にて非貫通穴４０１を形成する。次いで、無電解・電解銅めっきにて、非貫通穴４０１含む全面に銅めっき処理を施こし、図５（ｃ）に示すように、写真法により片側のみ配線回路４０２を施す。このとき当該配線回路４０２を施した基板を２枚作成する。次いで、図５（ｄ）に示すように、その中の一枚に、半導体素子の接続端子との接合部分を除く全面に保護層４０３を形成し、２層構造のベース基板４０４を得る。なお、ここではこの２層構造のベース基板を用いる態様を示すが、これに限定することなく３層あるいは４層以上の多層プリント配線板をベース基板として用いても構わない。
【００３７】
次いで、図５（ｅ）に示すように、半導体素子４０５をフリップチップ実装によりはんだ４０６にて接続する。次いで、ベース基板４０４側、すなわち半導体素子４０５の下面及び接続端子部を、エポキシ樹脂に無機フィラーが充填された封止材を用いて封止し、第１絶縁膜４０７を形成する。なお、半導体素子の実装方法としては、この他にワイヤーボンディング法などもある。
また、フィリップチップ接続法としては、Ａｕはんだ接合、はんだ接合、Ａｕ・超音波接合、Ａｕ・ＡＣＦ接合などが挙げられる。
【００３８】
ここで第１絶縁膜４０７は、少なくとも半導体素子４０５の下面及び接続端子部を封止することによって、半導体素子４０５の線膨張係数と有機基板の線膨張係数の違いを緩和する役目を果たす。
【００３９】
次いで、図５（ｆ）に示すように、搭載された半導体素子４０５に対応する開口部を設けた複数枚の半硬化状態の絶縁シート４０８と当該開口部の存在しない半硬化状態の絶縁シート４０８を重ねると共に、さらに、図５（ｃ）で作成した片側のみ配線回路４０２を施した両面基板４０９を、その回路形成面を半硬化状態の絶縁シート側に重ね、積層する。
【００４０】
ここで半硬化状態の絶縁シート４０８としては、ガラスクロスにエポキシ樹脂を含浸させたプリプレグやエポキシ樹脂にシリカなどの無機フィラーを混入させたビルドアップ基材などが適宜使用される。
【００４１】
次いで、図６（ｇ）に示すように、半硬化状態の絶縁シート４０８の積層時の熱により溶融した樹脂からなる第２絶縁膜４１０を硬化形成せしめた後、貫通穴を形成し、デスミア処理後、無電解・電解銅めっきにより表裏導通を得る貫通めっきスルーホール４１１を形成し、さらに写真法にて表裏両面の配線回路４１２を形成する。
【００４２】
次いで、図６（ｈ）に示すように、半硬化状態の絶縁シート４１３を表裏上下に積層して、セミアディティブ法により最外層の配線回路を形成する。すなわち、まず、レーザで非貫通穴を形成し、全面に無電解銅めっきを析出させ、次いでめっきレジストを形成し、配線回路を形成する部分のみ露光・現像してから電解銅めっきにより微細配線回路４１４を形成し、めっきレジストを除去し、さらに露出した無電解銅めっきを除き、最後に最外層のソルダーレジスト４１５を形成し、マザーボードに搭載にするためのはんだボール４１６を形成する。ここで、はんだボール４１６は、表裏どちらの面に形成しても構わない。また、当該半導体素子４０５の下方部には、前記と同様に受動部品（図示せず）を搭載することができる。
【００４３】
本発明半導体素子内蔵プリント配線板の製造方法の第３の実施の形態を図７〜８を用いて説明する。
【００４４】
まず、図７（ａ）に示すように、半硬化状態の熱硬化性絶縁シート５００を銅箔５０１に重ね、積層する。次いで、図７（ｂ）に示すように、レーザ加工により、半導体素子５０２を実装するための接続開口部５０３を形成する。ここでの半硬化状態の熱硬化性絶縁シート５００は、硬化後図３、図５に記載された保護膜３０３、４０３にあたり、ベース基板としては、銅箔などの金属箔が用いられる。
ここで半硬化状態の熱硬化性絶縁シート５００としては、ガラスクロスにエポキシ樹脂を含浸したプリプレグ材や熱硬化性樹脂に無機フィラーなどを充填したビルドアップ基材を用いても構わない。また、ＲＣＣなどの樹脂付き銅箔を使用しても構わない。
【００４５】
次いで、図７（ｃ）に示すように、半導体素子５０２をフリップチップ実装によりはんだ５０４にて接続する。次いで、ベース基板側、すなわち半導体素子５０２の下面及び接続端子部を、エポキシ樹脂に無機フィラーが充填された封止材を用いて封止し、第１絶縁膜５０５を形成する。なお、半導体素子の実装方法としては、この他にワイヤーボンディング法などもある。
また、フィリップチップ接続法としては、Ａｕはんだ接合、はんだ接合、Ａｕ・超音波接合などが挙げられる。
【００４６】
ここで、第１絶縁膜５０５は、少なくとも半導体素子５０２の下面及び接続端子部を封止することによって、半導体素子の線膨張係数と有機基板の線膨張係数の違いを緩和する役目を果たす。
【００４７】
次いで、図７（ｄ）に示すように、搭載された半導体素子５０２に対応する開口部を設けた複数枚の半硬化状態の絶縁シート５０６を重ねると共に、さらに銅箔５０７を重ね、積層する。この積層時の熱により、図７（ｅ）に示すように、半硬化状態の絶縁シート５０６の樹脂が溶融して、側方の絶縁層と半導体素子との間の隙間を埋める第２絶縁膜５０８が形成される。次いで、表裏の配線回路５０９を写真法で形成する。
【００４８】
次いで、図８（ｆ）に示すように、上下に半硬化状態の絶縁シート５１０積層し、貫通穴及び非貫通穴を形成した後、全面に無電解・電解銅めっき処理して表裏導通を得る貫通めっきスルーホール５１１を形成し、さらに表裏の配線回路５１２を写真法にて形成する。
【００４９】
次いで、図８（ｇ）に示すように、さらに上下に半硬化状態の絶縁シート５１３を積層し、非貫通穴を形成し、全面に無電解・電解銅めっき処理した後、最外層の配線回路５１４を写真法にて形成し、次いで、ソルダーレジスト５１５を形成し、マザーボードに搭載するためのはんだボール５１６を形成する。
ここで、はんだボール１１４は、表裏どちらの面に形成しても構わない。
また、当該半導体素子５０２の下方部には受動部品（図示せず）を搭載することができる。
【００５０】
本発明によれば、半導体素子を内蔵した部分を中心に上下対象構造の半導体素子内蔵プリント配線板を製造することが出来る。また、製造工程においても半導体素子を内蔵した部分を中心に上下対象構造となっているため、プリント配線板状態でも反りが発生し難いという効果がある。
【図面の簡単な説明】
【００５１】
【図１】本発明半導体素子内蔵プリント配線板の第１の実施の形態を示す概略断面説明図。
【図２】本発明半導体素子内蔵プリント配線板の第２の実施の形態を示す概略断面説明図。
【図３】本発明半導体素子プリント配線板の製造方法の第１の実施の形態を示す概略断面説明図。
【図４】図３に引き続く概略断面工程説明図。
【図５】本発明半導体素子プリント配線板の製造方法の第２の実施の形態を示す概略断面説明図。
【図６】図５に引き続く概略断面工程説明図。
【図７】本発明半導体素子内蔵プリント配線板の第３の実施例の形態を示す概略断面工程説明図。
【図８】図７に引き続く概略断面工程説明図。
【図９】従来の半導体素子内蔵プリント配線板を示す概略断面説明図。
【図１０】他の従来の半導体素子内蔵プリント配線板を示す概略断面説明図。
【図１１】更に他の従来の半導体素子内蔵プリント配線板を示す概略断面説明図。
【符号の説明】
【００５２】
１００、１５０、２００、６００、７００、８００：半導体素子内蔵プリント配線板
１０１、２０１、３０６、４０４、６０１：ベース基板
１０２、２０２、３０７、４０５、５０２、６０２、７０１：半導体素子
１０３：実装パッド
１０４、３０５、４０３：保護膜
１０５、３０８、４０６：はんだ
１０６、２０４、３０９、４０７、５０５：第１絶縁膜
１０７：絶縁層
１０８、２０５、３１１、４１０、５０８：第２絶縁膜
１０９：ビルドアップ層
１１０、３０２、３０４、３１３、４０２、４１２、５０９
５１２、５１４：配線回路
１１１：層間接続ビア
１１２、３１２、４１１、５１１：貫通スルーホール
１１３、３１６、４１５、５１５：ソルダーレジスト
１１４、３１７、４１６、５１６：はんだボール
１１５：受動部品
２０３、６０３、７０２：ワイヤーボンディング
３００、４００：両面銅張積層板
３０１、４０１：非貫通穴
３０３：ビルドアップ基材
３１０、３１４、４０８、４１３、５００、５０６、５１０、５１３：半硬化状態の絶縁シート
３１５、４１４：微細配線回路
４０９：両面基板
３１１、５０１、５０７：銅箔
５０３：開口部（半導体素子実装用）
６０４、７０３、８０１：封止材
６０５：配線層
６０６、７０５：剥離
７０４：隙間
８０２：凹凸
【図１】
0005114041.tif 000002
【図２】
0005114041.tif 000003
【図３】
0005114041.tif 000004
【図４】
0005114041.tif 000005
【図５】
0005114041.tif 000006
【図６】
0005114041.tif 000007
【図７】
0005114041.tif 000008
【図８】
0005114041.tif 000009
【図９】
0005114041.tif 000010
【図１０】
0005114041.tif 000011
【図１１】
0005114041.tif 000012