(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基体と、当該半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、当該ヘテロ半導体領域に接続された第１の電極と、前記半導体基体に接続された第２の電極とを有する半導体装置であって、
前記半導体基体と前記ヘテロ半導体領域間のヘテロ接合部と前記第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、
前記バリア領域が、前記ヘテロ接合部と前記コンタクト部に接しないように配置されていることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基体と、当該半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、当該ヘテロ半導体領域に接続された第１の電極と、前記半導体基体に接続された第２の電極とを有する半導体装置であって、
前記半導体基体と前記ヘテロ半導体領域間のヘテロ接合部と前記第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、
前記バリア領域として機能する領域の少なくとも一部が、前記半導体基体に形成された第２導電型のウェル領域からなることを特徴とする半導体装置。
【請求項３】
第１導電型の半導体基体と、当該半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、当該ヘテロ半導体領域に接続された第１の電極と、前記半導体基体に接続された第２の電極とを有する半導体装置であって、
前記半導体基体と前記ヘテロ半導体領域間のヘテロ接合部と前記第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、
前記バリア領域として機能する領域の少なくとも一部が、少なくとも前記ヘテロ半導体領域に接するように形成された絶縁膜からなることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のうち、いずれか１項に記載の半導体装置であって、前記電流経路の距離が、少なくとも前記第１の電極から供給される電子の実効拡散距離より長いことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のうち、いずれか１項に記載の半導体装置であって、前記ヘテロ半導体領域の少なくとも一部の導電型が第２導電型であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のうち、いずれか１項に記載の半導体装置であって、前記半導体基体は炭化珪素、窒化ガリウム、及びダイヤモンドのうちのいずれかにより形成されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のうち、いずれか１項に記載の半導体装置であって、前記ヘテロ半導体領域が、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ゲルマニウム、及びシリコンゲルマニウムのうちのいずれかにより形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳しくは、逆方向動作時の漏れ電流を抑制し、遮断特性を改善するための技術に係わる。
【背景技術】
【０００２】
従来より、Ｎ＋型の炭化珪素基板上にＮ−型のエピタキシャル領域が形成された半導体基体の一主面にＰ＋型の多結晶シリコン領域が接するように形成され、エピタキシャル領域と多結晶シリコン領域間にヘテロ接合が形成されている半導体装置が知られている（特許文献１参照）。このような半導体装置では、多結晶シリコン領域上に表面金属電極が形成され、炭化珪素基板の裏面には裏面金属電極が形成されている。そして、表面金属電極及び裏面金属電極をそれぞれアノード及びカソードとして電極間に電圧を印加することにより、ヘテロ接合界面において整流作用を生じさせ、ダイオード特性を得ることができる。
【０００３】
具体的には、カソードを接地した状態でアノードに正電位を印加した場合、ダイオードの順方向特性に相当する導通特性が得られ、逆にアノードに負電位を印加した場合には、ダイオードの逆方向特性に相当する阻止特性が得られる。この順方向特性及び逆方向特性は、金属電極と半導体材料から構成されるショットキー接合のような特性を示す上に任意に調整することができるので、ショットキー接合を利用したダイオードと比較して、必要に応じて最適な耐圧系に調整できるという利点を有する。さらに、多結晶シリコン領域の不純物密度や導電型を所定の条件に調整することにより、ショットキー接合とは本質的に異なる動作メカニズムによって非常に小さな漏れ電流特性を得ることができる。
【特許文献１】特開２００５−２５９７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記半導体装置の構造によれば、多結晶シリコン領域中に存在する結晶粒界の影響によって逆方向動作時に大きな漏れ電流が生じるために、理論的な遮断特性を実現することが困難であった。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、逆方向動作時の漏れ電流を抑制し、遮断特性を改善することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る半導体装置の特徴は、第１導電型の半導体基体と、半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、ヘテロ半導体領域に接続された第１の電極と、半導体基体に接続された第２の電極とを有する半導体装置であって、半導体基体とヘテロ半導体領域間のヘテロ接合部と第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、バリア領域が、ヘテロ接合部とコンタクト部に接しないように配置されていることにある。また、本発明に係る半導体装置の他の特徴は、第１導電型の半導体基体と、半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、ヘテロ半導体領域に接続された第１の電極と、半導体基体に接続された第２の電極とを有する半導体装置であって、半導体基体とヘテロ半導体領域間のヘテロ接合部と第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、バリア領域として機能する領域の少なくとも一部が、半導体基体に形成された第２導電型のウェル領域からなることにある。また、本発明に係る半導体装置の更に他の特徴は、第１導電型の半導体基体と、半導体基体の一主面に接すると共に、半導体基体のバンドギャップ幅とは異なるバンドギャップ幅を有するヘテロ半導体領域と、ヘテロ半導体領域に接続された第１の電極と、半導体基体に接続された第２の電極とを有する半導体装置であって、半導体基体とヘテロ半導体領域間のヘテロ接合部と第１の電極とヘテロ半導体領域が接するコンタクト部との間を流れる電流経路の距離を少なくともヘテロ半導体領域の膜厚より長くするバリア領域を有し、バリア領域として機能する領域の少なくとも一部が、少なくともヘテロ半導体領域に接するように形成された絶縁膜からなることにある。
【発明の効果】
【０００７】
本発明に係る半導体装置によれば、ヘテロ半導体領域を介してヘテロ接合部とコンタクト部との間を流れる電流経路の距離が少なくともヘテロ半導体領域の膜厚よりも長くなっているので、ヘテロ半導体領域を多結晶シリコンで形成した場合であっても、コンタクト部とヘテロ接合部を直線的に結ぶ結晶粒界が形成されず、結晶粒界を介して第１の電極からヘテロ接合部に供給される電子の量を制限することができる。従って、本発明に係る半導体装置によれば、逆方向動作時の漏れ電流を低減し、遮断特性を改善することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について詳しく説明する。
【０００９】
［実施例１］
始めに、図１を参照して、本発明の第１の実施形態となる半導体装置の構成について説明する。
【００１０】
〔半導体装置の構成〕
本実施形態の半導体装置は、図１に示すように、ポリタイプが４ＨタイプのＮ＋型である炭化珪素から成る基板領域（Ｎ＋ＳｉＣ）１上にＮ−型のドリフト領域（ＮーＳｉＣ）２が形成された基板材料から成る第１の半導体領域１００を備える。なお、基板領域１としては、例えば、抵抗率が数〜数１０［ｍΩｃｍ］、膜厚が数１０〜数１００［μｍ］程度の材料を用いることができる。また、ドリフト領域２としては、例えば、Ｎ型の不純物密度が１０１５〜１０１８［ｃｍ−３］、膜厚が数〜数１０［μｍ］の材料を用いることができる。本実施形態では、ドリフト領域２の不純物密度は１０１６［ｃｍ−３］、膜厚は１０［μｍ］とした。また、本実施形態では、第１の半導体領域１００が基板領域１とドリフト領域２からなる基板材料により形成されている場合について説明するが、抵抗率の大きさに係わらず第１の半導体領域１００を基板領域１のみにより形成してもよい。
【００１１】
本実施形態の半導体装置では、酸化膜等の絶縁領域３と、炭化珪素のバンドギャップ幅よりもバンドギャップ幅が小さい多結晶シリコンからなるヘテロ半導体領域４が、ドリフト領域２と基板領域１の接合面に対向する主面に接するように形成されている。すなわち、この半導体装置では、ドリフト領域２とヘテロ半導体領域４の接合部には炭化珪素のバンドギャップ幅と多結晶シリコンのバンドギャップ幅が異なることによってヘテロ接合ダイオード（ヘテロ接合部５）が形成され、接合界面にエネルギー障壁が存在している。なお、本実施形態では、ヘテロ半導体領域４として、Ｐ型で不純物密度が１０１９［ｃｍ−３］、膜厚が０．５［μｍ］の材料を用いた。
【００１２】
本実施形態の半導体装置では、ヘテロ半導体領域４に接するように酸化膜等の層間絶縁膜６及び金属材料からなる第１の電極７が形成されている。また、ヘテロ半導体領域４と第１の電極７はコンタクト部８において接続されている。また、半導体装置は、基板領域１に接するように金属材料からなる第２の電極９を備える。また、ヘテロ半導体領域４を介してヘテロ接合部５とコンタクト部８の間を流れる電流経路の距離は、絶縁領域３の存在によって少なくともヘテロ半導体領域４の膜厚よりも長くなっている。
【００１３】
〔半導体装置の動作〕
次に、第１の電極７及び第２の電極９をそれぞれアノード及びカソードとすることにより縦型のダイオードとして動作する場合の半導体装置の動作を順方向動作及び逆方向動作に分けて説明する。
【００１４】
〔順方向動作〕
始めに、上記半導体装置の順方向動作について説明する。
【００１５】
第２の電極９を接地電位とし、第１の電極７に正電位を印加した場合、ヘテロ接合ダイオードは順方向特性を示し、ショットキー接合ダイオードのように導通特性を示す。すなわちこの場合、ヘテロ接合部５からドリフト領域２側及びヘテロ半導体領域４側にそれぞれ広がる内蔵電位の和によって決定される電圧降下によって順方向電流が流れる。例えば、本実施形態では、ヘテロ接合部５からドリフト領域２及びヘテロ半導体領域３にそれぞれ広がる内蔵電位の和は１．３［Ｖ］程度であり、この和に応じた電圧降下により順方向電流が流れる。
【００１６】
なお、本実施形態の半導体装置では、コンタクト部８からヘテロ接合部５までの距離が従来の半導体装置と比較して長くなっているために、ヘテロ半導体領域４中の抵抗は大きくなる。しかしながら、従来の半導体装置におけるドリフト領域中の抵抗はヘテロ半導体領域中の抵抗と比較してほとんど影響しない大きさである。すなわち、従来の半導体装置におけるドリフト領域及びヘテロ半導体領域の不純物濃度及び厚みを本実施形態の半導体装置におけるそれと同じにした場合、不純物濃度に起因して２桁以上、厚みに起因して１桁以上、合計で３〜４桁程度高いためである。このことから、本実施形態の半導体装置では、ヘテロ半導体領域４中の抵抗は半導体装置全体としてのオン抵抗にはほとんど影響しない。
【００１７】
〔逆方向動作〕
次に、上記半導体装置の逆方向動作について説明する。
【００１８】
第１の電極７を接地電位とし、第２の電極９に正電位を印加した場合、ヘテロ接合ダイオードは逆方向特性を示し、遮断状態となる。なお、本実施形態の半導体装置では、活性領域の主領域部において、ヘテロ半導体領域４の導電型をＰ型としているため、遮断特性はＰＮ接合ダイオードのごとく動作する。これは、ヘテロ半導体領域４の導電型をＰ型、ドリフト領域２の導電型をＮ型とした構成では、ＰＮ接合ダイオードに見られるような所定の電界下で発生するキャリアによる漏れ電流特性が優勢になる程に、ヘテロ接合界面５のエネルギー障壁を介する漏れ電流を大幅に低減できるためである。以下にその理由について説明する。
【００１９】
ショットキー接合ダイオードの漏れ電流特性は、半導体材料の電子親和力とショットキー金属の仕事関数の差によって形成されるショットキー障壁の高さでほぼ一義的に決まる。しかしながら、ヘテロ接合ダイオードは、異なる半導体材料の接合によって構成されているために、その漏れ電流特性は、主に、異なる半導体材料間に生じるエネルギー障壁の高さと漏れ電流の起源となる多数キャリアの供給源の大きさによって決まる。このうち、エネルギー障壁の高さは、炭化珪素からなるドリフト領域２及びシリコンからなるヘテロ半導体領域４それぞれの半導体材料によってほぼ決まるために、ショットキー接合ダイオードと同様の性能を有する。また、本実施形態の半導体装置は、漏れ電流の起源となる多数キャリアの供給源という観点では、ショットキー接合ダイオード及び従来の半導体装置と比較して格段に小さくなっている。これは、本実施形態の半導体装置では、ヘテロ半導体領域４がＰ型で構成され、Ｎ型のドリフト領域２にとって多数キャリアとなる伝導電子がヘテロ半導体領域４で発生しにくくなっており、伝導電子の発生起源を抑える構成となっているためである。
【００２０】
しかしながら、従来の半導体装置では、多結晶シリコン領域中の結晶粒界の存在によって第１の電極から結晶粒界を介してヘテロ接合部に多数キャリアとなる伝導電子が供給され、逆方向動作時の漏れ電流が生じるため、耐圧の向上に限界が生じていた。ヘテロ接合部に電子が供給されれば、Ｐ型のヘテロ半導体領域４とＮ型のドリフト領域２で構成されたヘテロ接合ダイオードの本来の逆方向特性が得られず、ショットキー接合ダイオードと同様の漏れ電流特性となる。特に、実際に多結晶シリコン層を炭化珪素基板にＬＰＣＶＤ法により形成すると、それぞれのシリコン結晶は柱状に成長するため、結果的に結晶粒界は第１の電極とヘテロ接合部を直線的に結ぶように形成され、第１の電極からヘテロ接合部に電子が容易に供給されやすくなる。なお、ここでは多結晶シリコン領域として説明しているが、多結晶シリコンの代わりに単結晶シリコンや別の材料を用いた場合であっても、結晶結果の存在や所定の熱処理プロセスによって同様の現象が生じる可能性がある。
【００２１】
これに対して、本実施形態の半導体装置では、ヘテロ半導体領域４を介してヘテロ接合部５とコンタクト部８の間を流れる電流経路の距離が絶縁領域３の存在によって少なくともヘテロ半導体領域４の膜厚よりも長くなっているので、ヘテロ半導体領域４が多結晶シリコンにより形成されている場合であっても、コンタクト部８とヘテロ接合部５を直線的に結ぶ結晶粒界が形成されず、結晶粒界を介して第１の電極７からヘテロ接合部５に供給される電子の量を制限することができる。従って、本実施形態の半導体装置によれば、逆方向動作時の漏れ電流を低減することができる。
【００２２】
なお、ヘテロ半導体領域４における電流経路の距離は、結晶粒界を介して第１の電極７から供給される電子の実効的な拡散距離より長くすることが望ましい。このような構成によれば、ヘテロ接合部５に電子が供給されることを防ぐことができるので、ショットキー接合ダイオードと異なるヘテロ接合ダイオードが本来有する漏れ電流特性を実現することができる。
【００２３】
また、本実施形態では、ヘテロ半導体領域４の材料として多結晶シリコンを用いたが、多結晶シリコンの代わりに単結晶シリコンや別の材料を用いた場合であっても、結晶欠陥の存在や所定の熱処理プロセスによって第１の電極７から電子が供給されるので、絶縁領域３はヘテロ接合部５への電子の拡散を抑制し、漏れ電流を低減することができる。
【００２４】
また、図２に示すように、絶縁領域３がドリフト領域２に接しないように絶縁領域３をヘテロ半導体領域４中に形成するようにしてもよい。このような構成によれば、ヘテロ接合部５の有効面積を大きくすることができるので、逆方向動作時の漏れ電流を低減すると共に、順方向動作時の接合起因のオン抵抗を低減することができる。
【００２５】
また、図３に示すように、ヘテロ半導体領域４中のドリフト領域２に接する位置と接しない位置それぞれに絶縁領域３を形成する等して、絶縁領域３をヘテロ半導体領域４中の各層に複数形成するようにしてもよい。このような構成によれば、限られた領域の中で、ヘテロ半導体領域４を介してヘテロ接合部５とコンタクト部８の間を流れる電流経路の距離をより長くすることができるので、より高い密度でヘテロ接合ダイオードを形成し、集積度を向上させることができる。
【００２６】
また、図４に示すように、コンタクト部８に接するヘテロ半導体領域４近傍の膜厚が小さく、且つ、ヘテロ接合部５に接するヘテロ半導体領域４近傍の膜厚が大きくなるように、絶縁領域３を斜めに形成するようにしてもよい。このような構成によれば、ヘテロ半導体領域４中の電流経路における抵抗の増加を抑えつつ、第１の電極７から電子が供給されるヘテロ半導体領域４周辺において、電子が拡散する結晶粒界の経路を減らすることができる。つまり、所定のオン抵抗を維持しつつ、漏れ電流をより抑えることができる。またこの場合、図５に示すように、絶縁領域３を層状に複数形成することによって、製造時のばらつきを容易に抑えることができる。
【００２７】
また、図１〜図５に示す半導体装置では、ヘテロ半導体領域４は単一の導電型及び不純物密度であったが、図６や図７に示すように、ヘテロ半導体領域４とは導電型又は不純物密度が異なる第２のヘテロ半導体領域１０を設けてもよい。この場合、第２のヘテロ半導体領域１０は、Ｐ型又はＮ型のどちらであってもよく、不純物密度もヘテロ半導体領域４より大きくても小さくてもよい。
【００２８】
また、図１〜図７に示す半導体装置はヘテロ接合ダイオードを形成する単純な構成であったが、ヘテロ接合ダイオードの最外周部に耐圧構造が形成されていてもよい。具体的には、ヘテロ半導体領域４の端部がＳｉＯ２からなる層間絶縁膜に乗り上げていてもよいし、ドリフト領域２中に電界緩和領域，ガードリング，及びドリフト領域２を堀り込んだメサ構造を有していてもよい。
【００２９】
［実施例２］
次に、図８を参照して、本発明の第２の実施形態となる半導体装置の構成について説明する。
【００３０】
〔半導体装置の構成〕
本実施形態の半導体装置では、上記第１の実施形態となる半導体装置における絶縁領域３の代わりに、ドリフト領域２中にＰ型のウェル領域１１が形成されている。
【００３１】
〔半導体装置の動作〕
次に、第１の電極７及び第２の電極９をそれぞれアノード及びカソードとすることにより縦型のダイオードとして動作する場合の半導体装置の動作を順方向動作及び逆方向動作に分けて説明する。
【００３２】
〔順方向動作〕
始めに、上記半導体装置の順方向動作について説明する。
【００３３】
第２の電極９を接地電位とし、第１の電極７に正電位を印加した場合、ヘテロ接合ダイオードは順方向特性を示し、低オン抵抗で電流が流れる。これは、この場合、ウェル領域１１とドリフト領域２との間に形成されるＰＮ接合ダイオードにとっても順バイアス状態となるが、内蔵電位が約３［Ｖ］であることからウェル領域１１とドリフト領域２との間に電流が流れないためである。
【００３４】
〔逆方向動作〕
次に、上記半導体装置の逆方向動作について説明する。
【００３５】
第１の電極７を接地電位とし、第２の電極９に正電位を印加した場合、ヘテロ接合ダイオードは逆方向特性を示し、遮断状態となる。これは、ウェル領域１１とドリフト領域２との間に形成されるＰＮ接合ダイオードにとっても逆バイアス状態となり、ヘテロ半導体領域４とドリフト領域２間のヘテロ接合よりもさらに漏れ電流が小さいためである。さらに、第２の電極９の正電位を大きくしていくと、ウェル領域１１とドリフト領域２とのＰＮ接合間に空乏層が広がり、互いに対面するウェル領域１１に挟まれたドリフト領域２が全域空乏化すると、ヘテロ接合部５における電界が遮蔽され、漏れ電流の発生をさらに減らすことができる。
【００３６】
なお、本実施形態は、バリア領域としてウェル領域１１を用いたものであるが、図９に示すように絶縁領域３とウェル領域１１を併用してもよい。また、絶縁領域３とウェル領域１１を併用した場合には、図１０に示すように層間絶縁膜６がなくとも本発明に係る半導体装置による技術的効果を得ることができる。いずれの場合であっても、バリア領域を設けることにより、ヘテロ半導体領域４を介してヘテロ接合部５とコンタクト部８の間を流れる電流経路の距離が少なくともヘテロ半導体領域４の膜厚よりも長くなっていればよい。また、本実施形態では、半導体として活性化したＰ型のウェル領域１１として説明したが、半導体として不活性の高抵抗領域であってもよいし、電気的に絶縁された領域であってもよい。
【００３７】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、基板材料は炭化珪素であるとしたが、基板材料はシリコン，シリコンゲルマニウム，窒化ガリウム，ダイヤモンド等のその他の半導体材料であってもよい。また、炭化珪素のポリタイプは４Ｈタイプであるとしたが、６Ｈ，３Ｃ等のその他のポリタイプであってもよい。また、半導体装置は、第２の電極９と第１の電極７とをドリフト領域２を挟んで対向するように配置し、両電極間に流れる電流を縦方向に流す、いわゆる縦型構造のダイオード又はトランジスタとして説明してきたが、第２の電極９と第１の電極７とを同一主面上に配置し、電流を横方向に流す、いわゆる横型構造のダイオード又はトランジスタであってもよい。また、ヘテロ半導体領域４及び第２のヘテロ半導体領域１０に用いる材料として多結晶シリコンを用いたが、炭化珪素とヘテロ接合を形成する材料であれば、単結晶シリコン，アモルファスシリコン等のその他のシリコン材料、ゲルマニウムやシリコンゲルマニウム等のその他の半導体材料、６Ｈ，３Ｃ等の炭化珪素のその他のポリタイプ等の材料であってもよい。また、ドリフト領域２としてＮ型の炭化珪素を、ヘテロ半導体領域４としてＰ型の多結晶シリコンを用いているが、Ｎ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコン等、その他の組み合わせであってもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態となる半導体装置の構成を示す断面図である。
【図２】図１に示す半導体装置の応用例の構成を示す断面図である。
【図３】図１に示す半導体装置の応用例の構成を示す断面図である。
【図４】図１に示す半導体装置の応用例の構成を示す断面図である。
【図５】図１に示す半導体装置の応用例の構成を示す断面図である。
【図６】図１に示す半導体装置の応用例の構成を示す断面図である。
【図７】図１に示す半導体装置の応用例の構成を示す断面図である。
【図８】本発明の第２の実施形態となる半導体装置の構成を示す断面図である。
【図９】図８に示す半導体装置の応用例の構成を示す断面図である。
【図１０】図８に示す半導体装置の応用例の構成を示す断面図である。
【符号の説明】
【００３９】
１：基板領域
２：ドリフト領域
３：絶縁領域
４：ヘテロ半導体領域
５：ヘテロ接合界面
６：層間絶縁膜
７：第１の電極
８：コンタクト部
９：第２の電極
【図１】
0005114865.tif 000002
【図２】
0005114865.tif 000003
【図３】
0005114865.tif 000004
【図４】
0005114865.tif 000005
【図５】
0005114865.tif 000006
【図６】
0005114865.tif 000007
【図７】
0005114865.tif 000008
【図８】
0005114865.tif 000009
【図９】
0005114865.tif 000010
【図１０】
0005114865.tif 000011