(57)【特許請求の範囲】
【請求項１】
スイッチングレギュレータにおいて、
入力電圧を入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、
前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、
前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、
前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、
を備え、
前記バッファは、
前記バッファの入力端子と出力端子との間に順次接続される複数個のインバータと、
最後段のインバータの接地端子と前記バッファの接地端子との間に設けられ、電源が投入された直後、前記最後段のインバータの接地端子の電圧が電源電圧付近になるよう動作し、電源が投入されて所定時間が経過すると、前記最後段のインバータの接地端子の電圧が接地電圧付近になるよう動作するバッファソフトスタート回路と、
を有することを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータは、一次電池や二次電池等の電圧を入力電圧とし、機器に要求される所望電圧を出力する。一次電池や二次電池等から得られる電圧は機器に要求される所望電圧と必ずしも一致しないので、スイッチングレギュレータは入力端子から出力端子に伝達するエネルギをスイッチトランジスタによって調整して出力端子の平滑回路によって平滑することにより、スイッチングレギュレータは所望電圧を出力する。
【０００３】
ここで、電源投入直後の出力電圧は、接地電圧であり、所望電圧と大きく異なる。よって、スイッチングレギュレータは、入力端子から出力端子に大きなエネルギを伝達しようとするので、大電流をスイッチトランジスタを介して流そうとする（電源投入直後の大電流をラッシュカレントと呼ぶ）。このラッシュカレントが流れると、スイッチトランジスタが破壊されることがある。
【０００４】
この対策とし、スイッチングレギュレータは、基準電圧回路とエラーアンプとの間にソフトスタート回路を設ける。基準電圧回路は、基準電圧を生成する。エラーアンプは、スイッチトランジスタを制御する。ソフトスタート回路は、所定時間で０ボルトから基準電圧に徐々に変化する電圧を生成する。すると、エラーアンプの出力電圧が徐々に変化することになり、スイッチトランジスタがオンする時間が徐々に長くなることになる。よって、スイッチングレギュレータの出力電圧は急激に高くならず、ラッシュカレントは防止される（例えば、特許文献１参照）。
【０００５】
また、スイッチングレギュレータは、エラーアンプとスイッチトランジスタとの間にＰＷＭ制御回路及びバッファを設けている。図６は、従来のバッファを示す回路図である。図７は、従来のバッファにおける出力電圧を示すタイムチャートである。
【０００６】
バッファは、電源端子６１、接地端子６２、入力端子６３及び出力端子６４を有する。また、バッファは、インバータ６５〜６８を有する。
【０００７】
インバータ６５〜６８の駆動能力は、後段ほど大きい。最前段のインバータ６５は、ＰＷＭ制御回路に接続される入力端子６３から矩形波の入力電圧を入力される。最後段のインバータ６８は、スイッチトランジスタに接続される出力端子６４から矩形波の出力電圧を出力し、大きなゲート容量を持つスイッチトランジスタを制御する。
【特許文献１】特開２００５−１７６４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、通常大きな位相補償容量がエラーアンプに接続されているため、エラーアンプの動作が安定するまでの時間がバッファよりも長い。よって、電源投入直後の期間Ｘにおいて、電源電圧が立ち上がるが、バッファの入力端子に異常な信号が入力する可能性があり、バッファの出力端子から異常な信号が出力する可能性があり、スイッチトランジスタのゲートにローが入力すると、スイッチトランジスタがオンし、ラッシュカレントが流れる可能性がある。
【０００９】
本発明は、上記課題に鑑みてなされ、電源投入直後のラッシュカレントを防止できるスイッチングレギュレータを提供する。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するため、スイッチングレギュレータにおいて、入力電圧を入力される入力端子と、出力電圧を出力する出力端子と、前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、を備えることを特徴とするスイッチングレギュレータを提供する。
【発明の効果】
【００１１】
本発明では、電源投入直後において、バッファの入力端子に異常な信号が入力しても、バッファはスイッチトランジスタをオフさせるので、ラッシュカレントが流れない。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を、図面を参照して説明する。
【００１３】
まず、スイッチングレギュレータの構成について説明する。図１は、スイッチングレギュレータを示すブロック図である。
【００１４】
スイッチングレギュレータは、電源端子３１、接地端子３２、入力端子３３及び出力端子３４を有する。また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。
【００１５】
電源端子３１と入力端子３３とは接続される。電池１１は、入力端子３３と接地端子３２との間に設けられる。スイッチトランジスタ１２は、ゲートをバッファ２３の出力端子に接続され、ソース及びバックゲートを入力端子３３に接続され、ドレインをコイル１３の一端とダイオード１８のカソードとの接続点に接続される。コイル１３は、他端を出力端子３４に接続される。容量１４及び負荷１５は、出力端子３４と接地端子３２との間に設けられる。抵抗１６〜１７は、出力端子３４と接地端子３２との間で直列接続する。ダイオード１８は、アノードを接地端子３２に接続される。基準電圧回路１９は、電源端子３１と接地端子３２との間に設けられ、出力端子をソフトスタート回路２０の入力端子に接続される。ソフトスタート回路２０は、電源端子３１と接地端子３２との間に設けられ、出力端子をエラーアンプ２１の非反転入力端子に接続される。エラーアンプ２１は、電源端子３１と接地端子３２との間に設けられ、反転入力端子を抵抗１６と抵抗１７との接続点に接続され、出力端子をＰＷＭ制御回路２２の入力端子に接続される。ＰＷＭ制御回路２２は、電源端子３１と接地端子３２との間に設けられ、出力端子をバッファ２３の入力端子に接続される。バッファ２３は、電源端子３１と接地端子３２との間に設けられる。
【００１６】
ここで、抵抗１６〜１７と基準電圧回路１９とソフトスタート回路２０とエラーアンプ２１とＰＷＭ制御回路２２とは制御回路を構成し、制御回路は出力電圧が所望電圧になるようスイッチトランジスタ１２をオンオフ制御する。コイル１３及び容量１４は平滑回路を構成し、平滑回路は出力電圧を平滑する。
【００１７】
次に、スイッチングレギュレータの動作について説明する。
【００１８】
スイッチングレギュレータは、スイッチトランジスタ１２をオンオフ制御することにより、入力電圧を入力される入力端子３３から出力電圧を出力する出力端子３４に伝達するエネルギを調整し、その後、出力電圧をコイル１３及び容量１４によって平滑し、所望電圧を負荷１５に出力する。
【００１９】
出力電圧は、抵抗１６〜１７によって分圧され、分圧電圧になる。分圧電圧はエラーアンプ２１の反転入力端子に入力する。基準電圧回路１９は基準電圧を生成し、基準電圧はソフトスタート回路２０に入力する。ソフトスタート回路２０は、所定時間で０ボルトから基準電圧に徐々に変化する電圧を生成し、その電圧をエラーアンプ２１の非反転入力端子に出力する。エラーアンプ２１は、分圧電圧とソフトスタート回路２０の出力電圧との差分電圧を増幅してＰＷＭ制御回路２２に出力する。ＰＷＭ制御回路２２は、エラーアンプ２１の出力電圧によってデューティを変化させる矩形波の電圧を生成し、その電圧をバッファ２３に出力する。バッファ２３は、大きなゲート容量を持つスイッチトランジスタ１２を制御する。
【００２０】
次に、バッファ２３の構成について説明する。図２は、バッファを示すブロック図である。
【００２１】
バッファ２３は、電源端子３１、接地端子３２、入力端子４１及び出力端子４２を有する。また、バッファ２３は、インバータ４３〜４６、バッファソフトスタート回路４７、寄生ダイオード４８を有する。
【００２２】
インバータ４３は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子を入力端子４１に接続される。インバータ４４は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子をインバータ４３の出力端子に接続される。インバータ４５は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子をインバータ４４の出力端子に接続される。インバータ４６は、電源端子を電源端子３１に接続され、接地端子をバッファソフトスタート回路４７の出力端子に接続され、入力端子をインバータ４５の出力端子に接続され、出力端子を出力端子４２に接続される。つまり、インバータ４３〜４６は、入力端子４１と出力端子４２との間に順次接続される。バッファソフトスタート回路４７は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続される。寄生ダイオード４８は、アノードをインバータ４６のＮＭＯＳトランジスタのバックゲートに接続され、カソードを出力端子４２に接続される。
【００２３】
ここで、バッファソフトスタート回路４７は、電源投入直後の期間Ａ及び期間Ｂでは、電源電圧付近の電圧を出力し、期間Ｃでは、電源電圧付近から接地電圧付近に徐々に低くなる電圧を出力し、期間Ｄでは、接地電圧付近を出力する。バッファソフトスタート回路４７の出力電圧が電源電圧付近になると、寄生ダイオード４８は出力端子４２の電圧を電源電圧付近にする。
【００２４】
次に、バッファ２３の動作について説明する。図３は、バッファにおける出力電圧を示すタイムチャートである。
【００２５】
電源投入直後の期間Ａにおいて、電源電圧が立ち上がるが、バッファ２３の入力端子に異常な信号が入力する可能性がある。しかし、インバータ４６の接地端子の電圧は電源電圧付近になるので、インバータ４６及びバッファ２３の出力電圧は電源電圧付近になる。所定時間経過後の期間Ｂにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力される。しかし、インバータ４６の接地端子の電圧は電源電圧付近になっているので、インバータ４６及びバッファ２３の出力電圧は電源電圧付近になっている。ここで、大電流を流すスイッチトランジスタ１２の閾値電圧の絶対値は寄生ダイオード４８よりも高いので、電源投入直後の期間Ａ及び期間Ｂにスイッチトランジスタ１２はオフする。所定時間経過後の期間Ｃにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力されている。ここで、インバータ４６の接地端子の電圧が電源電圧付近から接地電圧付近に徐々に低くなる。よって、インバータ４６及びバッファ２３の出力電圧に入力電圧が徐々に現れ始める。所定時間経過後の期間Ｄにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力されている。ここで、インバータ４６の接地端子の電圧が接地電圧付近になる。よって、インバータ４６及びバッファ２３の出力電圧に入力電圧が現れる。
【００２６】
電源投入直後では、バッファ２３において、出力電圧はハイであるので、スイッチトランジスタ１２はオフする。その後、所定時間が経過すると、入力電圧に基づいた出力電圧が出力され、スイッチトランジスタ１２がオンできるようになる。つまり、バッファ２３はＰＷＭ制御回路２２の出力電圧をスイッチトランジスタ１２のゲートにドライブし、ＰＷＭ制御回路２２の出力電圧に基づいてスイッチトランジスタ１２が動作する。
【００２７】
次に、バッファソフトスタート回路４７の構成について説明する。図４は、バッファソフトスタート回路を示す回路図である。
【００２８】
バッファソフトスタート回路４７は、電源端子３１、接地端子３２及び出力端子５１を有する。また、バッファソフトスタート回路４７は、抵抗５２、容量５３、ＰＭＯＳトランジスタ５４、容量５５、電流源５６〜５７及びＰＭＯＳトランジスタ５８を有する。
【００２９】
抵抗５２は、一端を電源端子３１に接続され、他端を容量５３の一端に接続される。容量５３は、他端を接地端子３２に接続される。ＰＭＯＳトランジスタ５４は、ゲートを抵抗５２と容量５３との接続点に接続され、ソース及びバックゲートを電源端子３１に接続され、ドレインを容量５５と電流源５６との接続点に接続される。容量５５は、一端を電源端子３１に接続される。電流源５６は、容量５５の他端と接地端子３２との間に設けられる。電流源５７は、電源端子３１と出力端子５１との間に設けられる。ＰＭＯＳトランジスタ５８は、ゲートを容量５５と電流源５６との接続点に接続され、ソースを出力端子５１に接続され、ドレインを接地端子３２に接続され、バックゲートを電源端子３１に接続される。
【００３０】
次に、バッファソフトスタート回路４７の動作について説明する。図５は、バッファソフトスタート回路における出力電圧を示すタイムチャートである。
【００３１】
電源投入直後の期間Ａにおいて、電源が投入され、ＰＭＯＳトランジスタ５４のゲート電圧は抵抗５２及び容量５３の時定数に基づいて接地電圧から徐々に高くなる。電源投入直後では、ＰＭＯＳトランジスタ５４はオンし、ＰＭＯＳトランジスタ５８のゲート電圧は電源電圧付近になっている。ＰＭＯＳトランジスタ５８及び電流源５７によるソースフォロア回路により、出力電圧も電源電圧付近になっている。所定時間経過後の期間Ｂにおいて、ＰＭＯＳトランジスタ５４のゲート−ソース間電圧が閾値電圧未満になると、ＰＭＯＳトランジスタ５４はオフし、電流源５６は容量５５の電荷を放電させ、ＰＭＯＳトランジスタ５８のゲート電圧は低くなる。所定時間経過後の期間Ｃにおいて、ソースフォロア回路により、ＰＭＯＳトランジスタ５８のゲート電圧に追従して出力電圧も低くなる。所定時間経過後の期間Ｄにおいて、出力電圧は接地電圧付近になる。
【００３２】
このようにすると、電源投入直後において、バッファ２３の入力端子に異常な信号が入力しても、バッファ２３はハイの出力電圧を出力してスイッチトランジスタ１２をオフさせるので、ラッシュカレントが流れない。
【００３３】
なお、インバータ４６のＮＭＯＳトランジスタのバックゲートがソースでなくて接地端子３２に接続されると、アノードをインバータ４６のＮＭＯＳトランジスタのソースに接続されてカソードを出力端子４２に接続されるダイオード（図示せず）が追加される。
【図面の簡単な説明】
【００３４】
【図１】スイッチングレギュレータを示すブロック図である。
【図２】バッファを示すブロック図である。
【図３】バッファにおける出力電圧を示すタイムチャートである。
【図４】バッファソフトスタート回路を示す回路図である。
【図５】バッファソフトスタート回路における出力電圧を示すタイムチャートである。
【図６】従来のバッファを示す回路図である。
【図７】従来のバッファにおける出力電圧を示すタイムチャートである。
【符号の説明】
【００３５】
３１……電源端子      ３２……接地端子      ３３……入力端子
３４……出力端子      １１……電池      １２……スイッチトランジスタ
１３……コイル      １４……容量      １５……負荷
１６〜１７……抵抗      １８……ダイオード      １９……基準電圧回路
２０……ソフトスタート回路      ２１……エラーアンプ      ２２……ＰＷＭ制御回路
２３……バッファ
【図１】
0005226374.tif 000002
【図２】
0005226374.tif 000003
【図３】
0005226374.tif 000004
【図４】
0005226374.tif 000005
【図５】
0005226374.tif 000006
【図６】
0005226374.tif 000007
【図７】
0005226374.tif 000008