(57)【特許請求の範囲】
【請求項１】
確定データ格納メモリ領域および未確定データ格納メモリ領域を備えるメモリ領域と、書き込み回路と、読み出し回路と、タイマと、を有し、
前記タイマは、タイマ用メモリ素子と履歴メモリとを備え、
前記書き込み回路は、前記メモリ領域にデータを記憶するとき、該データを前記未確定データ格納メモリ領域と前記タイマ用メモリ素子とに同時に記憶するとともに、前記履歴メモリに履歴情報を記憶し、
前記タイマは、前記タイマ用メモリ素子に記憶した前記データの変動を検出すると、前記履歴情報を参照し、前記未確定データ格納メモリ領域に記憶した前記データを特定し、データ置き換え信号を出力し、
前記読み出し回路は、前記データ置き換え信号を受信すると、前記未確定データ格納メモリ領域に記憶している前記データを読み出して前記書き込み回路に前記データを送信し、
前記書き込み回路は、前記確定データ格納メモリ領域に前記データを書き込むことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記確定データ格納メモリ領域を構成するメモリ素子は、前記未確定データ格納メモリ領域を構成するメモリ素子よりもメモリ寿命が長いことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記確定データ格納メモリ領域は、１回だけデータ書き込みを行うことができるメモリ素子であることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
【請求項４】
前記タイマ用メモリ素子は、前記未確定データ格納メモリ領域を構成するメモリ素子よりもメモリ寿命が短いことを特徴とする請求項１から３のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項５】
前記タイマ用メモリ素子と前記未確定データ格納メモリ領域を構成するメモリ素子とは、同一構造であることを特徴とする請求項１から４のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項６】
前記タイマ用メモリ素子と前記未確定データ格納メモリ領域を構成するメモリ素子とは、複数の絶縁膜を積層してなる積層膜を有していることを特徴とする請求項１から５のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項７】
前記タイマ用メモリ素子へデータを書き込むとき、前記未確定データ格納メモリ領域にデータを書き込むときよりも書き込み電圧を低くするか、または書き込み時間を短くすることで、
前記タイマ用メモリ素子のしきい値マージンを、前記未確定データ格納メモリ領域を構成するメモリ素子のしきい値マージンよりも少なくすることを特徴とする請求項１から６のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項８】
前記タイマ用メモリ素子へデータを書き込むとき、少なくとも２回のデータ書き込みを行うことで書き込みダメージを蓄積し、
前記タイマ用メモリ素子のメモリ寿命を短くすることを特徴とする請求項１から７のいずれか１つに記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不揮発性半導体記憶装置に関するものである。
【背景技術】
【０００２】
不揮発性半導体記憶装置は、電荷を電荷蓄積膜に蓄積することでデータを記憶する。ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：電気的に書き換え可能な不揮発性メモリ）には、大別して電荷蓄積膜の種類が異なる２つの構造がある。
１つは、ゲート絶縁膜上に電荷蓄積膜となる浮遊ゲートと呼ばれる導電体を酸化膜などで囲って電気的に絶縁された状態で設け、その浮遊ゲートに電荷を蓄積するＦＧ（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ：フローティングゲート）型である。
【０００３】
もう１つは、複数の絶縁膜を積層させた電荷蓄積膜を有し、この電荷蓄積膜内の電荷トラップに蓄積する電荷量を制御することによって情報の記憶を行うＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型である。
【０００４】
電荷蓄積膜に電子を蓄積した状態、すなわち書き込みデータを記憶している状態のしきい値電圧をＶｔｗ、電荷蓄積膜にホールを蓄積した状態、すなわち消去データを記憶している状態のしきい値電圧をＶｔｅ、電荷蓄積膜に電子もホールも蓄積していない状態のしきい値電圧、つまり、熱平衡状態しきい値電圧をＶ０と呼ぶ。
ここで、メモリ素子に記憶されているデータを読み出す時にメモリ素子のゲート電極に印加する電圧Ｖｃｇの値を、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立つように設定すると、メモリ素子のドレイン電流が、書き込みデータを記憶している状態では流れず、消去データを記憶している状態では流れるため、書き込みデータと消去データとの判別が可能となる。
【０００５】
しかし、ＶｔｗやＶｔｅの値は常に一定ではない。メモリ素子は、時間の経過と供にエネルギーの安定状態である熱平衡状態に徐々に近づいていく。すなわち、電荷蓄積膜に蓄積した電荷を時間の経過とともに放出するため、ＶｔｗやＶｔｅの値はＶ０に近づいていき、最終的には、Ｖｔｗ＝Ｖｔｅ＝Ｖ０となる。
ＶｔｗやＶｔｅの値がＶ０に近づいていく過程において、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立たなくなると、データを正しく読み出すことができなくなる。
【０００６】
また、データの書き込みと消去とをくり返すことで、半導体基板と電荷蓄積膜とを絶縁している酸化膜には、書き込み電圧や消去電圧の印加によるダメージおよび電荷がくり返し通過することによるダメージが蓄積し、欠陥が発生する。
欠陥が発生した場合もＶｔｗやＶｔｅの値はＶ０に近づくため、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立たなくなり、データを正しく読み出すことができない。
【０００７】
ＥＥＰＲＯＭには、こうした事情から、記憶したデータを保持できる時間の限界および書き込みや消去の回数の限界がある。これをメモリ寿命と呼ぶ。一般に、メモリ寿命が長いということは、記憶したデータを保持できる時間が長い場合や、書き込みや消去の回数が多い場合のことを指す。
ＥＥＰＲＯＭの使用上、これら２つの限界が近づいてきた場合の対処の方法としてはいくつかの提案を見るところである（例えば、特許文献１参照。）。
【０００８】
次に、図面を用いて説明する。図７は、特許文献１に示した従来技術に記載の不揮発性半導体記憶装置における主要部の構成の説明図であって、説明しやすいようにその主旨を逸脱しないように書き直した図である。
【０００９】
図７において、５００はフラッシュメモリカード、５０はカードコントローラ、５１はフラッシュメモリ、５２はＸデコーダ、５３は不良検出回路、ＢＡＤは不良検出信号、６０はフラッシュメモリセル群である。６１，６２はフラッシュメモリセル群のセクタである。６３はデータ領域、６４は管理領域である。６５ａ，６５ｂはモニタビットである。
【００１０】
フラッシュメモリセル群６０は、同時に選択される複数の不揮発性メモリセルを含んで成る複数のセクタを有する。１セクタは１ワードに対応する。図７においては、代表的なセクタを６１、６２で示す。
フラッシュメモリセル群６０は、データを記憶するために使用するデータ領域６３とこのデータ領域６３を管理するための管理領域６４とで構成する。モニタビット６５ａ，６５ｂは、管理領域６４に形成する。モニタビット６５ａ，６５ｂは、データ領域６３の不揮発性メモリセルよりもデータ保持特性におけるしきい値マージンが少ない不揮発性メモリセルである。
【００１１】
特許文献１に示した従来技術の消去および書き込み動作について説明する。
データの消去および書き込みは、データ領域６３および管理領域６４にかかわらず、セクタ単位、つまりワード単位で行う。モニタビット６５ａ，６５ｂには、互いに相反するデータを記憶する。つまり、モニタビット６５ａに消去データ（論理値‘０’）を記憶する場合は、モニタビット６５ｂには書き込みデータ（論理値‘１’）を記憶する。
【００１２】
次に、不良検出および不良を検出した場合の対処動作について説明する。
データを記憶してからの時間の経過、またはデータの消去および書き込みをくり返すことにより、不揮発性メモリセルのしきい値マージンは徐々に少なくなっていき、やがて、データ領域６３の不揮発性メモリセルよりもデータ保持特性におけるしきい値マージンの少ないモニタビット６５ａ，６５ｂの方が、より早く寿命に到達する。
【００１３】
不良検出回路５３は、特に制限されないが、モニタビット６５ａ，６５ｂの論理値を比較するための排他的論理和回路によって構成することができる。モニタビット６５ａ，６５ｂが、それぞれ論理値‘０’，‘１’になっていれば、未だ寿命には達していない。しかし、モニタビット６５ａ，６５ｂが、それぞれ論理値‘０’，‘０’または  ‘１’，‘１’になると、不良検出回路５３の排他的論理和回路の出力論理が反転されて、モニタビット６５ａ，６５ｂが属するセクタ６１の寿命が近づいていることが検出される。
【００１４】
セクタ６１の寿命が近づいていることを検出した不良検出回路５３は、不良検出信号ＢＡＤをカードコントローラ５０に送る。
不良検出信号ＢＡＤを受けたカードコントローラ５０は、セクタ６１に記憶されているデータを、使用していないセクタ６２に置き換える。
【００１５】
これ以降、フラッシュメモリカード５００の外部より、カードコントローラ５０に対して、セクタ６１に記憶したデータの読み出しを指示する信号が来ると、カードコントローラ５０は、Ｘデコーダ５２にセクタ６１に換わってセクタ６２へのアクセスを指示する信号を送る。
そして、セクタ６１に記憶したデータに換わってセクタ６２に記憶したデータが、フラッシュメモリカード５００の外部に出力される。
【００１６】
特許文献１に示された従来技術は、データを記憶するために使用するデータ領域６３の
不揮発性メモリセルよりもデータ保持特性におけるしきい値マージンが少ないモニタビット６５ａ，６５ｂを設けたことにより、セクタ６１の寿命が近づいていることを検出することができ、カードコントローラ５０により、セクタ６１に記憶されているデータを使用していないセクタ６２に置き換えることにより、フラッシュメモリカード５００の信頼性が向上するという特徴を有している。
【００１７】
【特許文献１】特開２０００−１７３２７５号公報（第５−７頁、第７図）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、不揮発性半導体記憶装置には、書き換えの必要のない確定データと書き換えや消去の必要のある未確定データという２種類のデータを記憶する。
例えば、電子機器に不揮発性半導体記憶装置を組み込む場合、電子機器の動作プログラムなどは、改変してしまうと動作しなくなるなどの問題があるため、確定データである。一方、その電子機器を使用するユーザの固有情報などは、改変自在でなければ不都合が生じるため未確定データである。
【００１９】
電子機器側（または不揮発性半導体記憶装置）では、記憶されたデータが確定データか未確定データかを判別することができないため、電子機器の使用者にあっては、確定データを誤って消去したり上書きなどの改変を行ったりしてしまわないように、自己で注意を払ってデータ保護を行っていた。
【００２０】
特許文献１に示した従来技術を電子機器に搭載すると、データをフラッシュメモリセル群６０のデータ領域に記憶したあと、モニタビット６５ａ，６５ｂによりメモリの寿命が近づいていることが検出されると、そのデータが確定データであっても未確定データであっても、カードコントローラ５０により、セクタ６１に記憶されているデータを別のセクタ６２に置き換える。これにより、メモリ寿命に起因するデータ消失の問題は解決しているが、データの種類に応じたデータ保護に関しては、なんらの対策もなされていなかった。
【００２１】
つまり、本来書き換えの必要がない確定データであっても、特許文献１に示した従来技術は、それを確定データであると認識することができないため、未確定データと同様にセクタの置き換えを行うのみである。使用者からすれば、フラッシュメモリセル群６０の中でのセクタの置き換えは意識しないから、単にデータが記憶されているだけに見える。したがって、記憶したデータを誤って上書きしてしまうなどの改変の危険性がある。
【００２２】
この発明は、このような問題を解決するためになされたものであり、不揮発性半導体記憶装置を使用する使用者が意識することなくデータ保護が行えることを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明は以下のような構成を採用する。
【００２４】
確定データ格納メモリ領域および未確定データ格納メモリ領域を備えるメモリ領域と、書き込み回路と、読み出し回路と、タイマと、を有し、タイマは、タイマ用メモリ素子と履歴メモリとを備え、書き込み回路は、メモリ領域にデータを記憶するとき、データを未確定データ格納メモリ領域とタイマ用メモリ素子とに同時に記憶するとともに、履歴メモリに履歴情報を記憶し、タイマは、タイマ用メモリ素子に記憶したデータの変動を検出すると、履歴情報を参照し、未確定データ格納メモリ領域に記憶したデータを特定し、データ置き換え信号を出力し、読み出し回路は、データ置き換え信号を受信すると、未確定データ格納メモリ領域に記憶しているデータを読み出して書き込み回路にデータを送信し、
書き込み回路は、確定データ格納メモリ領域にデータを書き込むことを特徴とする。
【００２５】
確定データ格納メモリ領域を構成するメモリ素子は、未確定データ格納メモリ領域を構成するメモリ素子よりもメモリ寿命が長いことを特徴とする。
【００２６】
確定データ格納メモリ領域は、１回だけデータ書き込みを行うことができるメモリ素子であることを特徴とする。
【００２７】
タイマ用メモリ素子は、未確定データ格納メモリ領域を構成するメモリ素子よりもメモリ寿命が短いことを特徴とする。
【００２８】
タイマ用メモリ素子と未確定データ格納メモリ領域を構成するメモリ素子とは、同一構造であることを特徴とする。
【００２９】
タイマ用メモリ素子と未確定データ格納メモリ領域を構成するメモリ素子とは、複数の絶縁膜を積層してなる積層膜を有していることを特徴とする。
【００３０】
タイマ用メモリ素子へデータを書き込むとき、未確定データ格納メモリ領域にデータを書き込むときよりも書き込み電圧を低くするか、または書き込み時間を短くすることで、
タイマ用メモリ素子のしきい値マージンを、未確定データ格納メモリ領域を構成するメモリ素子のしきい値マージンよりも少なくすることを特徴とする。
【００３１】
タイマ用メモリ素子へデータを書き込むとき、少なくとも２回のデータ書き込みを行うことで書き込みダメージを蓄積し、タイマ用メモリ素子のメモリ寿命を短くすることを特徴とする。
【発明の効果】
【００３２】
本発明の不揮発性半導体記憶装置は、ＥＥＰＲＯＭで構成する未確定データ格納メモリ領域に記憶したデータを、所定の時間が経過した後に、１回だけデータ書き込みを行うことができるメモリ素子で構成する確定データ格納メモリ領域に置き換える。
このようにすることによって、本来書き換えの必要がない確定データを確定データ格納メモリ領域に置き換えるため、使用者が意識することなく、確定データを保護することができる。
【発明を実施するための最良の形態】
【００３３】
本発明の不揮発性半導体記憶装置は、データを未確定データ格納メモリ領域に記憶する。その後に、そのデータが確定データか未確定データかを判別し、確定データのみを確定データ格納メモリ領域に置き換える。
書き込まれたデータが確定データであるか未確定データであるかは、タイマによって判別する。この判別は、データの書き込み時からの時間経過によってなされるものであって、所定の時間経過しても書き換え（上書き）がないデータは、書き換えの必要のない確定データであると判別するのである。
【００３４】
所定の時間経過とは、タイマが有するタイマ用メモリ素子のメモリ寿命を検出するものであって、データを記憶する際に同時にタイマ用メモリ素子にもデータを記憶することで、そのタイマ用メモリ素子の寿命が尽きるまでの時間を用いるのである。一般に、メモリの寿命は長く、例えば、数ヶ月から１０年を超える程度である。その時間に亘り、データの書き換え（上書き）がないデータは、書き換えの必要がないデータと判断する。
【００３５】
なお、タイマ用メモリ素子の寿命は、上記の数ヶ月から１０年を超える期間のうち、自
由に選択することができる。つまり、メモリ素子としての寿命を予め選択しておくのである。書き込まれたデータが確定データであるか未確定データであるかは、タイマによる判定、すなわちタイマ用メモリ素子の寿命で決めることができるから、この寿命を迎えるまでの時間を自由に設定しておけば、データを保護するまでの時間を決めることができる。
【００３６】
確定データ格納メモリ領域は、１回だけデータ書き込みを行うことができるメモリ素子で構成するが、その素子は、ＯＴＰＲＯＭ（Ｏｎｅ  Ｔｉｍｅ  ＰＲＯＭ）を用いるものとして説明する。ＯＴＰＲＯＭは、知られている構成を用いることができる。例えば、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子構造であり、そのゲート絶縁膜を絶縁破壊することにより１回だけ書き込みを行う絶縁破壊型ＯＴＰＲＯＭを用いることができる。
【００３７】
このように、本発明の不揮発性半導体記憶装置は、記憶したデータが書き換えの必要のない確定データか書き換えの必要のある未確定データかを判別することができる。確定データのみを確定データ格納メモリ領域に置き換えることで、使用者が意識することなく確定データを保護することができる。また、確定データの置き換え後は、未確定データ格納メモリ領域の確定データを記憶していた領域を、新たな未確定データを記憶する領域として利用できるため、メモリ領域の面積効率が良くなるのである。
【００３８】
なお、本発明の不揮発性半導体記憶装置は、タイマ用メモリ素子と未確定データ格納メモリ領域を構成するメモリ素子とは、同一構造の素子であるとして説明する。
【００３９】
次に、本発明の不揮発性半導体記憶装置について図面を用いて詳述する。なお図面は、同一の構成には同一の番号を付与している。
【００４０】
［不揮発性半導体記憶装置の全体説明：図１］
図１は、本発明による不揮発性半導体記憶装置を説明するためのブロック図である。
図１において、１は確定データ格納メモリ領域、２は未確定データ格納メモリ領域、３は書き込み回路、４はタイマ、５は読み出し回路、６はタイマ用メモリ、７，８はデータ判別回路、１０，２０は使用領域、１１，２１は空白領域、４０は履歴メモリ、１００はこれらを有する不揮発性半導体記憶装置である。
【００４１】
確定データ格納メモリ領域１において、データを格納している領域を使用領域１０、データを格納していない領域を空白領域１１と呼ぶ。
同じく、未確定データ格納メモリ領域２において、データを格納している領域を使用領域２０、データを格納していない領域を空白領域２１と呼ぶ。
【００４２】
確定データ格納メモリ領域１を構成するメモリ素子は、未確定データ格納メモリ領域２を構成するメモリ素子よりもメモリ寿命が長いものとする。例えば、未確定データ格納メモリ領域２をＥＥＰＲＯＭで構成し、確定データ格納メモリ領域１をＯＴＰＲＯＭで構成する。
【００４３】
読み出し回路５は、データ判別回路７を有している。タイマ４は、タイマ用メモリ６とデータ判別回路８と、履歴メモリ４０とを有している。
タイマ用メモリ６を構成するメモリ素子は、未確定データ格納メモリ領域２を構成するメモリ素子よりもメモリ寿命が短いものとする。なお、このタイマ用メモリ６を構成するメモリ素子の寿命は、すでに説明した通り、予め設定しておく。例えば、本発明による不揮発性半導体記憶装置を、比較的商品寿命の短い電子機器に搭載したとき、このメモリ素子の寿命は長くする必要はないのである。なお、履歴メモリ４０の寿命は、未確定データ格納メモリ領域２を構成するメモリ素子と同等でよい。
【００４４】
［データ書き込み動作の説明：図１］
次に、本発明の不揮発性半導体記憶装置のデータ書き込み動作を引き続き図１を用いて説明する。
すでに説明したように、データには、そのデータがその後の書き換えをする必要のない動作プログラムなどの確定データか、ユーザデータなどの未確定データがある。例えば、動作プログラムであっても、その後の仕様変更やバグの発生によって書き換えをする可能性のある場合は、未確定データとなる。
不揮発性半導体記憶装置１００へデータを書き込むときには、そのデータが確定データか未確定データかは、分からない。そこで、データはすべて書き込み回路３によって未確定データ格納メモリ領域２の使用領域２０へ書き込まれる。
正確には、データを書き込む前の未確定データ格納メモリ領域２はすべて空白領域２１であり、その空白領域２１にデータを書き込むことで、その部分が使用領域２０となるのである。
【００４５】
使用領域２０へデータの書き込みをするときには、同時にタイマ用メモリ６へもデータの書き込みを行う。
タイマ用メモリ６は、図示はしないが複数のブロックに分かれており、使用領域２０への１回のデータの書き込みに対して、１つのブロックを使用する。
使用領域２０へ新たなデータの書き込みをするときには、タイマ用メモリ６の使用していないブロックへデータの書き込みを行い、使用領域２０に書き込んだデータの上書きをするときには、タイマ用メモリ６の対応するブロックもデータの上書きを行う。
タイマ用メモリ６の特定のブロックが、使用領域２０のどのアドレスに書き込んだデータと対応するのかについての情報は、履歴情報としてタイマ４の履歴メモリ４０に記憶する。
【００４６】
履歴メモリ４０に記憶される履歴情報は、未確定データ格納メモリ領域２に記憶されているデータのうち、データ置き換えの対象となるデータを選択するための情報である。
例えば、未確定データ格納メモリ領域２に記憶されたデータと同じデータが、タイマ用メモリ６の第１ブロックに書き込まれたとすると、この「第１ブロックに書き込まれたデータが未確定データ格納メモリ領域２に記憶されているデータである」という関連付け情報である。
【００４７】
ところで、使用領域２０へのデータを書き込みするとき、タイマ用メモリ６へも「同時に書き込む」と説明したが、実際には、後述するメモリ素子への書き込みには書き込み回路３の駆動や書き込み電圧の発生、それらの伝達などにより、若干の時間差が生じることがある。厳密に言えば、「ほぼ同時に書き込む」と表現する方が正しいのであろうが、説明を簡略化するために同時に書き込むと表現している。
【００４８】
［データ読み出し動作の説明：図１、図２］
次に、本発明の不揮発性半導体記憶装置のデータ読み出し動作を引き続き図１を用いて説明する。
不揮発性半導体記憶装置１００へ記憶したデータを読み出すときには、読み出し回路５から確定データ格納メモリ領域１と未確定データ格納メモリ領域２とに読み出し信号Ｓを送る。
【００４９】
確定データ格納メモリ領域１の使用領域１０へ読み出し信号Ｓが到達すると、使用領域１０から、格納したデータに応じた記憶データａを読み出し回路５へ送り、読み出し回路５の有するデータ判別回路７で判別された結果を、読み出し回路５から、不揮発性半導体記憶装置１００の外部へ出力する。
【００５０】
未確定データ格納メモリ領域２の使用領域２０へ読み出し信号Ｓが到達すると、使用領域２０から、格納したデータに応じた記憶データｂを読み出し回路５へ送り、読み出し回路５の有するデータ判別回路７で判別された結果を、読み出し回路５から、不揮発性半導体記憶装置１００の外部へ出力する。
【００５１】
ここで、読み出し回路５のデータ判別について、さらに詳細な説明を行う。
図２は、本発明の読み出し回路５が有しているデータ判別回路７の構成を説明するためのブロック図である。図示はしないが、データ判別回路８も同じ構成である。
図２において、７０は読み出し負荷素子、７１は読み出しコンパレータ、ＰＧは読み出し電圧入力端子、ＩＮはデータ入力端子、ＯＵＴはデータ出力端子である。
【００５２】
図１における確定データ格納メモリ領域１および未確定データ格納メモリ領域２の指定するビットの記憶データは、図２におけるデータ入力端子ＩＮより入力する。
読み出し負荷素子７０は、読み出し電圧入力端子ＰＧに入力する読み出し電圧Ｖｐｇの電圧の値に応じて負荷値が決まる。
【００５３】
決定した負荷値を用いてデータ入力端子ＩＮから入力する記憶データが判別され、その結果は読み出しコンパレータ７１を介して、データ出力端子ＯＵＴより、データ判別回路７の外部へ出力する。
ここで、記憶データを判別するための境界がセンスレベルである。
【００５４】
［データ置き換え動作の説明：図１］
次に、本発明の不揮発性半導体記憶装置のデータ置き換え動作を引き続き図１を用いて説明する。
【００５５】
タイマ用メモリ６を構成するメモリ素子は、未確定データ格納メモリ領域２を構成するメモリ素子よりもメモリ寿命が短いものである。
タイマ４が、データ判別回路８を用いてタイマ用メモリ６の特定のブロックが寿命に到達したことを感知すると、タイマ４の履歴メモリ４０に記憶した履歴情報と照合し、未確定データ格納メモリ領域２の使用領域２０のどのアドレスに書き込んだデータがデータ置き換えの対象となるのかを判断し、データ置き換え信号ＳＵを読み出し回路５へ送り、本発明のデータ置き換え動作が始まる。
【００５６】
データ置き換え信号ＳＵを受け取った読み出し回路５は、使用領域２０のデータ置き換えの対象となるアドレスへ読み出し信号Ｓを送る。
読み出し信号Ｓを受け取った使用領域２０は対象となるアドレスに記憶されている記憶データｂを読み出し回路５へ送る。
【００５７】
記憶データｂを受け取った読み出し回路５は、記憶データｂの情報を書き込み回路３へ送り、書き込み回路３は、記憶データｂの情報を確定データ格納メモリ領域１の空白領域１１へ書き込み、本発明のデータ置き換え動作が終了する。この様子は、図１では書き込み回路３から確定データ格納メモリ領域１へ点線矢印で示す。
【００５８】
タイマ用メモリ６が寿命に到達した時点では、未確定データ格納メモリ領域２はまだ寿命に到達はしておらず、格納したデータは不良の混在していない正確なものである。
正確なデータを未確定データ格納メモリ領域２よりもさらにメモリ寿命の長い確定データ格納メモリ領域１へ置き換えることにより、データの保護を行うことができる。
【００５９】
［タイマ用メモリの説明：図２、図３、図４、図５、図６］
ここで、タイマ用メモリ６のメモリ寿命を、未確定データ格納メモリ領域２のメモリ寿命よりも短くする方法を説明する。それは、第１の手段から第４の手段がある。
【００６０】
［第１の手段の説明：図３］
図３は、本発明の未確定データ格納メモリ領域２およびタイマ用メモリ６を構成するメモリ素子の構造を説明するための断面図である。先の説明の通り、本発明の実施形態では、これら２つのメモリ素子は同一の構造を有する。
図３において、３０はゲート電極、３１はトップ絶縁膜、３２は電荷蓄積膜、３３はボトム絶縁膜、３４は半導体基板、３５はソース、３６はドレイン、３００はこれらを有するメモリ素子である。
【００６１】
ボトム絶縁膜３３の膜厚により、メモリ素子３００のメモリ寿命は変動する。
ボトム絶縁膜３３の膜厚を厚くするとメモリ素子３００のメモリ寿命は長くなり、ボトム絶縁膜３３の膜厚を薄くするとメモリ素子３００のメモリ寿命は短くなる。
よって、タイマ用メモリ６を構成するメモリ素子は、未確定データ格納メモリ領域２を構成するメモリ素子よりもボトム絶縁膜の膜厚を薄くすることにより、メモリ寿命を短くする。
【００６２】
［第２の手段の説明：図４、図５］
図４は、図３におけるメモリ素子３００のしきい値電圧の値の、書き込み時間に対する変化と、センスレベルとの関係を示す説明図であり、書き込み電圧の異なる場合について表している。横軸はデータの書き込み電圧の印加時間を対数軸で表し、縦軸はしきい値電圧の値を表す。
Ｖｐｐｗ１、Ｖｐｐｗ２、Ｖｐｐｗ３は書き込み電圧の値であり、その値の大きさは、Ｖｐｐｗ１＜Ｖｐｐｗ２＜Ｖｐｐｗ３である。
しきい値電圧の値とセンスレベルの値との差をしきい値マージンと呼ぶ。しきい値電圧の値がセンスレベルの値よりも大きい状態をデータ書き込み状態と呼ぶ。
【００６３】
書き込み電圧、または、書き込み時間により、しきい値マージンは変動する。
データ書き込み状態において、書き込み時間を長くする、または、書き込み電圧を大きくするとしきい値マージンは大きくなり、書き込み時間を短くする、または、書き込み電圧を小さくするとしきい値マージンは小さくなる。
【００６４】
図示はしないが、しきい値マージンは、データを書き込んでからの時間の経過、または、データの上書きをくり返すことにより、徐々に小さくなっていく。そして、しきい値マージンが０になると、書き込んだデータは消滅、つまりメモリ寿命に到達することになる。
【００６５】
よって、タイマ用メモリ６を構成するメモリ素子にデータ書き込み状態を記憶するときは、未確定データ格納メモリ領域２を構成するメモリ素子にデータ書き込み状態を記憶するときよりも書き込み時間を短く、または、書き込み電圧を小さくすることにより、メモリ寿命を短くする。
【００６６】
図５は、図３におけるメモリ素子３００のしきい値電圧の値の、消去時間に対する変化と、センスレベルとの関係を示す説明図であり、消去電圧の異なる場合について表している。横軸はデータの消去電圧の印加時間を対数軸で表し、縦軸はしきい値電圧の値を表す。
Ｖｐｐｅ１、Ｖｐｐｅ２、Ｖｐｐｅ３は消去電圧の値であり、その値の大きさは、Ｖｐｐｅ１＜Ｖｐｐｅ２＜Ｖｐｐｅ３である。
しきい値電圧の値がセンスレベルの値よりも小さい状態をデータ消去状態と呼ぶ。
【００６７】
データ消去状態においてもデータ書き込み状態と同様に、消去電圧、または、消去時間により、しきい値マージンが変動する。
よって、タイマ用メモリ６を構成するメモリ素子にデータ消去状態を記憶するときは、未確定データ格納メモリ領域２を構成するメモリ素子にデータ消去状態を記憶するときよりも消去時間を短く、または、消去電圧を小さくすることにより、メモリ寿命を短くする。
【００６８】
［第３の手段の説明：図２、図６］
図６は、図２におけるデータ判別回路７および図示しないデータ判別回路８のセンスレベルの値と読み出し電圧Ｖｐｇの値との関係を示す説明図である。横軸は読み出し電圧Ｖｐｇの値を表し、縦軸はセンスレベルの値を表す。
読み出し電圧Ｖｐｇが大きくなるとセンスレベルは小さくなり、読み出し電圧Ｖｐｇが小さくなるとセンスレベルは大きくなる。
【００６９】
データ書き込み状態においては、センスレベルが大きくなるとしきい値マージンが小さくなり、データ消去状態においては、センスレベルが小さくなるとしきい値マージンが小さくなる。
よって、データ判別回路８の読み出し電圧Ｖｐｇを、データ判別回路７の読み出し電圧Ｖｐｇより小さいものと大きいものとの２種類を用意し、２種類の読み出し電圧でデータを判別することで、タイマ用メモリ６のメモリ寿命を未確定データ格納メモリ領域２のメモリ寿命よりも短くすることができる。
【００７０】
［第４の手段の説明：図３］
図３に示すメモリ素子３００において、データの書き込みと消去とをくり返すと、ボトム絶縁膜３３には、書き込み電圧や消去電圧の印加によるダメージおよび電荷がくり返し通過することによるダメージが蓄積し、欠陥が発生する。欠陥が発生すると、しきい値マージンは小さく、場合によっては０になる。
よって、タイマ用メモリ６にデータを記憶させるときは、意図的に複数回の書き換えを実施した後に記憶するデータを書き込むことで、欠陥の発生確率が高まり、メモリ寿命を短くすることができる。
【００７１】
以上、第１の手段から第４の手段が、タイマ用メモリ６のメモリ寿命を、未確定データ格納メモリ領域２のメモリ寿命よりも短くするための代表的な手段である。もちろん、これらの手段を組み合わせてもよい。
【００７２】
本発明の不揮発性半導体記憶装置は、データ置き換え動作の開始時間を、タイマ４が有するタイマ用メモリ６のメモリ寿命で規定しているため、未確定データ格納メモリ領域２のデータが消滅する前にデータ置き換えが可能である。
なぜならば、メモリ寿命は、データを記憶してからの経過時間だけで決まるものではなく、データの書き換え回数やメモリ素子を放置する環境、特に周辺温度の影響を強く受けるが、これらの影響は、未確定データ格納メモリ領域２のメモリ素子だけでなく、タイマ用メモリ６のメモリ素子も受けるため、メモリ寿命が短くなるような状況では、データを記憶してからの経過時間がより短い段階でデータ置き換え動作を開始するからである。
【００７３】
［確定データ格納メモリ領域のメモリ素子の説明］
ここで、確定データ格納メモリ領域１を構成するメモリ素子について説明する。
確定データ格納メモリ領域１を構成するメモリ素子としては、例えば、知られている絶縁破壊型のＰＲＯＭやヒューズ型のＰＲＯＭ、ダイオード破壊型のＰＲＯＭを用いることができる。
【００７４】
絶縁破壊型のＰＲＯＭは、ＭＩＳ型トランジスタをメモリ素子として用いるものである。
ＭＩＳ型トランジスタのゲートとソースとの間、またはゲートとドレインとの間に電流が流れるか否かが、論理値の‘０’と‘１’とに対応する。
データの書き込みは、ゲートとソースとの間、またはゲートとドレインとの間にゲート絶縁膜の絶縁耐圧より大きな破壊電圧を印加し、ゲート絶縁膜を絶縁破壊し短絡状態にすることにより行う。
【００７５】
ヒューズ型のＰＲＯＭは、高濃度に不純物を添加したポリシリコンにより成るヒューズをメモリ素子として用いるものである。
ヒューズに電流が流れるか否かが、論理値の‘０’と‘１’とに対応する。
データの書き込みは、ヒューズに過大な電流を流し、ヒューズを溶断することにより行う。
【００７６】
ダイオード破壊型のＰＲＯＭは、ｐｎ接合ダイオードをメモリ素子として用いるものである。
ダイオードの逆方向電流が流れるか否かが、論理値の‘０’と‘１’とに対応する。
データの書き込みは、ダイオードの両端に逆方向耐圧より大きな破壊電圧を印加し、ダイオードを破壊し短絡状態にすることにより行う。
【００７７】
絶縁破壊型のＰＲＯＭやヒューズ型のＰＲＯＭ、ダイオード破壊型のＰＲＯＭ以外にも、図３において説明したメモリ素子３００をＯＴＰＲＯＭとして用いることもできる。
【００７８】
メモリ素子３００を、確定データ格納メモリ領域１を構成するＯＴＰＲＯＭとして用いる場合は、ボトム絶縁膜３３の膜厚を、未確定データ格納メモリ領域２を構成するメモリ素子３００のボトム絶縁膜３３の膜厚に対して、十分に厚く（例えば、１．５倍の厚さ）する。
そうすることにより、メモリ寿命は格段に長く（例えば、１０００倍の長さ）なり、実使用上においては、データが消滅することのない、ＯＴＰＲＯＭとして機能することができる。
【産業上の利用可能性】
【００７９】
本発明の不揮発性半導体記憶装置は、動作プログラムのような確定データと、ユーザデータのような未確定データとを記憶する必要がある電子機器用として好適である。
【図面の簡単な説明】
【００８０】
【図１】本発明による不揮発性半導体記憶装置を説明するためのブロック図である。
【図２】本発明による不揮発性半導体記憶装置のデータ判別回路を説明するためのブロック図である。
【図３】本発明による不揮発性半導体記憶装置のメモリ素子の構造を説明するための断面図である。
【図４】メモリ素子へ書き込み電圧を印加する時間としきい値電圧との関係を説明する図である。
【図５】メモリ素子へ消去電圧を印加する時間としきい値電圧との関係を説明する図である。
【図６】読み出し負荷素子へ印加する読み出し電圧とデータ判別回路のセンスレベルとの関係を説明する図である。
【図７】特許文献１に示す従来技術を説明するブロック図である。
【符号の説明】
【００８１】
１  確定データ格納メモリ領域
２  未確定データ格納メモリ領域
３  書き込み回路
４  タイマ
５  読み出し回路
６  タイマ用メモリ
７、８  データ判別回路
１０、２０  使用領域
１１、２１  空白領域
４０  履歴メモリ
１００  不揮発性半導体記憶装置
ａ、ｂ  記憶データ
Ｓ  読み出し信号
ＳＵ  データ置き換え信号
【図１】
0005189868.tif 000002
【図２】
0005189868.tif 000003
【図３】
0005189868.tif 000004
【図４】
0005189868.tif 000005
【図５】
0005189868.tif 000006
【図６】
0005189868.tif 000007
【図７】
0005189868.tif 000008