(57)【特許請求の範囲】
【請求項１】
通信装置の受信回路に用いられ、デジタル信号を用いてキャリブレーションを行なうアナログデジタル変換器であって、
入力されたアナログ信号をデジタル信号に変換するアナログデジタル変換ユニットと、
前記アナログデジタル変換ユニットの出力側に接続されたキャリブレーション部と、
前記アナログデジタル変換ユニットの出力が入力されるデジタル出力生成部と、
前記アナログデジタル変換ユニットの入力側に設けられた切り替えスイッチとを備えて成り、
前記切り替えスイッチは、前記受信回路に入力されたアナログ信号、またはキャリブレーション用のデジタル信号を前記通信装置の送信回路のデジタルアナログ変換器でデジタルアナログ変換して得られるキャリブレーション用のアナログ信号のいずれかを前記アナログデジタル変換ユニットに入力する機能を有しており、
前記キャリブレーション部は、前記デジタル出力生成部の出力と前記アナログデジタル変換ユニットの出力と前記デジタルアナログ変換器の入力に接続されており、
前記キャリブレーション部は、前記キャリブレーション用のデジタル信号と、前記キャリブレーション用のアナログ信号を前記アナログデジタル変換ユニットに入力して得られるデジタル信号とを利用して、前記アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータを取得する機能を有している
ことを特徴とするアナログデジタル変換器。
【請求項２】
請求項１において、
前記キャリブレーション用のデジタル信号と、前記キャリブレーション用のアナログ信号を前記アナログデジタル変換ユニットに入力し前記デジタル出力生成部から出力されるデジタル信号間のゲインの調整を行なうための調整器を備えて成る
ことを特徴とするアナログデジタル変換器。
【請求項３】
請求項１において、
前記切り替えスイッチは、前記アナログデジタル変換ユニットの初段のＭＤＡＣのサンプリングスイッチを兼用したものである
ことを特徴とするアナログデジタル変換器。
【請求項４】
請求項１において、
前記キャリブレーション用のデジタル信号は、前記通信装置の送信用デジタル信号である
ことを特徴とするアナログデジタル変換器。
【請求項５】
請求項４において、
前記アナログデジタル変換ユニットは、前記通信装置で受信された前記入力アナログ信号をデジタル信号に変換するものである
ことを特徴とするアナログデジタル変換器。
【請求項６】
請求項１において、
前記デジタル出力生成部は、前記デジタルアナログ変換器の設計値に対するばらつきの補正を行なって前記キャリブレーションを実行するキャリブレーション機能と、前記補正処理を行なわずに前記入力アナログ信号のデジタル変換を行なってその結果を出力するアナログデジタル変換機能とを有している
ことを特徴とするアナログデジタル変換器。
【請求項７】
デジタル信号を用いてキャリブレーションを行なうアナログデジタル変換器を有する受信回路と、
該アナログデジタル変換器の出力に接続されたベースバンド信号処理部と、
該ベースバンド信号処理部の出力に接続されたデジタルアナログ変換器を有する送信回路とを備えて成り、
前記アナログデジタル変換器は、
受信したアナログ信号をデジタル信号に変換するアナログデジタル変換ユニットと、
前記アナログデジタル変換ユニットの出力側に接続されたキャリブレーション部と、
前記アナログデジタル変換ユニットの出力が入力されるデジタル出力生成部と、
前記アナログデジタル変換ユニットの入力側に設けられた切り替えスイッチとを備えて成り、
前記切り替えスイッチは、前記受信したアナログ信号、またはキャリブレーション用のデジタル信号を前記送信回路のデジタルアナログ変換器でデジタルアナログ変換して得られるキャリブレーション用のアナログ信号のいずれかを前記アナログデジタル変換ユニットに入力する機能を有しており、
前記キャリブレーション部は、前記デジタル出力生成部の出力と前記アナログデジタル変換ユニットの出力と前記デジタルアナログ変換器の入力に接続されており、
前記キャリブレーション部は、前記キャリブレーション用のデジタル信号と、前記キャリブレーション用のアナログ信号を前記アナログデジタル変換ユニットに入力して得られるデジタル信号とを利用して、前記アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータを取得する機能を有している
ことを特徴とする通信装置。
【請求項８】
請求項７において、
前記受信回路は、受信用ＲＦ部と、該受信用ＲＦ部の出力に接続された中間周波数信号処理部と、該中間周波数信号処理部の出力に接続された前記アナログデジタル変換器とを備えて成り、
前記送信回路は、前記ベースバンド信号処理部の出力に接続された前記デジタルアナログ変換器と、該デジタルアナログ変換器の出力に接続された送信用ＲＦ部を備えて成り、
前記切り替えスイッチは時分割多重（ＴＤＤ）信号に同期して動作するように構成されている、
ことを特徴とする通信装置。
【請求項９】
請求項７において、
前記ベースバンド信号処理部は、前記キャリブレーション用のデジタル信号を生成する機能を有してなる
ことを特徴とする通信装置。
【請求項１０】
請求項７において、
前記キャリブレーション用のデジタル信号は、前記ベースバンド信号処理部で生成される送信用のデジタル信号である
ことを特徴とする通信装置。
【請求項１１】
請求項７において、
前記デジタルアナログ変換器の出力と前記アナログデジタル変換器の間に挿入された可変利得アンプを有しており、
前記アナログデジタル変換器の入力をキャリブレーションに最適になるように、前記可変利得アンプの利得が制御されるように構成されている
ことを特徴とする通信装置。
【請求項１２】
請求項１１において、
前記デジタル出力生成部の出力に接続された自動利得制御部を有しており、該自動利得制御部の出力により前記可変利得アンプの利得が制御されるように構成され、
前記自動利得制御部は、前記デジタル出力生成部の出力信号の振幅検出をして、その結果に基づいて前記可変利得アンプの利得を制御することで、前記可変利得アンプの出力に接続された前記アナログデジタル変換器の入力をキャリブレーションに最適になるようにその利得を制御するように構成されている
ことを特徴とする通信装置。
【請求項１３】
請求項１１において、
前記可変利得アンプの入力に接続された自動利得制御部が前記可変利得アンプの入力振幅の検出をして、その結果に基づいて前記可変利得アンプの利得を制御するように構成されており、
前記自動利得制御部は、前記アナログデジタル変換器の入力をキャリブレーションに最適になるように制御するように構成されている
ことを特徴とする通信装置。
【請求項１４】
請求項７において、
前記受信回路は、Ｉ／Ｑ信号に対応する２系統の受信用ＲＦ部、中間周波数信号処理部、及び前記アナログデジタル変換器を備えて成り、
前記送信回路は、Ｉ／Ｑ信号に対応する１系統または２系統の前記デジタルアナログ変換器及び送信用ＲＦ部を備えて成り、
前記１系統のデジタルアナログ変換器、または、２系統のデジタルアナログ変換器のいずれか一方の、または、前記２系統のデジタルアナログデジタル変換器両方の、入力デジタル信号及び出力アナログ信号を利用して、前記受信回路の２系統のアナログデジタル変換器のキャリブレーションを行なうように構成されている
ことを特徴とする通信装置。
【請求項１５】
送受信を切り替える第一のスイッチと、
前記第一のスイッチに接続された受信用ＲＦ部とその出力に接続された中間周波数信号処理部と、
前記中間周波数信号処理部の出力に第二のスイッチにより接続され、デジタル信号を用いてキャリブレーションを行なうアナログデジタル変換器と、
前記アナログデジタル変換器の出力に接続されたベースバンド信号処理部と、
前記ベースバンド信号処理部の出力に接続されたデジタルアナログ変換器と、
前記デジタルアナログ変換器の出力に接続されさらに前記第一のスイッチに接続された送信用ＲＦ部と、前記デジタルアナログ変換器の出力と前記アナログデジタル変換器の入力を接続する第三のスイッチと、
前記第一乃至第三のスイッチの開閉を制御するスイッチ制御部とを備えており、
前記デジタルアナログ変換器の出力は第三のスイッチにより前記アナログデジタル変換器の入力に接続され、
前記中間周波数信号処理部は少なくとも１つの可変利得アンプを含んでおり、
前記アナログデジタル変換器は、アナログデジタル変換ユニットと、前記アナログデジタル変換器の出力に接続されたデジタル出力生成部と、前記デジタル出力生成部の出力と前記アナログデジタル変換ユニットの出力と前記デジタルアナログ変換器の入力に接続されたキャリブレーション部を含んでおり、
前記アナログデジタル変換ユニットは低精度で高いサンプルレートに対応しており、
前記デジタルアナログ変換器の出力を前記アナログデジタル変換器に入力し、前記アナログデジタル変換ユニットの出力とデジタルアナログ変換器の入力と前記デジタル出力生成部の出力を前記キャリブレーション部に入力することで、前記キャリブレーション部の出力に前記アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータが取得され、該パラメータとアナログデジタル変換ユニットの出力が前記デジタル出力生成部に入力され、前記デジタル出力生成部の出力が前記アナログデジタル変換器の出力となるよう構成されている
ことを特徴とする無線送受信器。
【請求項１６】
請求項１５において、
送信時に、前記スイッチ制御部により、前記第一のスイッチは送信用ＲＦ部側に接続し、前記第三のスイッチは閉として、前記第二のスイッチは開とし、前記第一のスイッチはアンテナと前記送信用ＲＦ部を接続し、前記第三のスイッチは前記デジタルアナログ変換器の出力と前記アナログデジタル変換器の入力を接続し、
前記ベースバンド信号処理部が出力する送信信号が前記デジタルアナログ変換器に入力され、前記デジタルアナログ変換器の出力は前記送信用ＲＦ部と、第三のスイッチを介して前記アナログデジタル変換器に入力され、前記送信用ＲＦ部の出力がアンテナから送信信号として送信され、
前記送信信号を前記アンテナから送信すると同時に、前記デジタルアナログ変換器の出力を前記第三のスイッチを介して前記アナログデジタル変換器に入力することで、キャリブレーションを行うよう構成されている
ことを特徴とする無線送受信器。
【請求項１７】
請求項１５において、
送信時に、前記スイッチ制御部により、前記第一のスイッチは送信用ＲＦ部側に接続し、前記第二のスイッチは開として、前記第三のスイッチは開とすることにより、前記ベースバンド信号処理部の出力が前記デジタルアナログ変換器に入力され、前記デジタルアナログ変換器の出力が前記送信用ＲＦ部に入力され、前記送信用ＲＦ部の出力がアンテナから送信信号として送信され、
送信期間終了後は前記スイッチ制御部により、前記第二のスイッチは開で、前記第三のスイッチは閉とすることにより、前記デジタルアナログ変換器の出力を前記第三のスイッチを介して前記アナログデジタル変換器に入力してキャリブレーションを行うように構成されている
ことを特徴とする無線送受信器。
【請求項１８】
請求項１５において、
前記デジタルアナログ変換器の出力が、中間周波数信号処理部で用いられる可変利得アンプに第三のスイッチを経由して接続されており、
前記アナログデジタル変換器の入力がキャリブレーションに最適になるように、前記可変利得アンプの利得を制御するように構成されている
ことを特徴とする無線送受信器。
【請求項１９】
請求項１８おいて、
前記デジタル出力生成部の出力に自動利得制御部が接続されており、
前記自動利得制御部の出力により前記可変利得アンプの利得が制御されるよう構成されており、
前記自動利得制御部は、前記デジタル出力生成部の出力信号の振幅検出を行い、その結果に基づいて前記可変利得アンプの利得を制御することで、前記可変利得アンプに接続された前記アナログデジタル変換器の入力をキャリブレーションに最適になるようにその利得を制御するように構成されている
ことを特徴とする無線送受信器。
【請求項２０】
請求項１５おいて、
前記デジタルアナログ変換器と前記アナログデジタル変換器の間に可変利得アンプを備え、
前記可変利得アンプの入力に接続された自動利得制御部を有しており、
該自動利得制御部が前記可変利得アンプの入力振幅の検出を行い、その結果に基づいて前記可変利得アンプの利得を制御することで、前記アナログデジタル変換器の入力をキャリブレーションに最適になるように制御するように構成されている
ことを特徴とする無線送受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器に関し、特にデジタル信号を用いて自身の出力に対する校正（キャリブレーション）を行う機能を有するアナログデジタル変換器、並びにそれを用いた無線・有線を含む通信装置及び無線送受信器に関する。
【背景技術】
【０００２】
通信装置、例えば無線機（無線送受信器）に搭載されるアナログデジタル変換器は、製造プロセスのばらつき並びに温度変動や電源電圧変動などの環境の変化があっても特性が変化しないようにするために、キャリブレーション機能を備えている。
【０００３】
従来のアナログデジタル変換器の一例として、非特許文献１や非特許文献２には、参照アナログデジタル変換ユニットを用いたバックグランドキャリブレーション型のアナログデジタル変換器が開示されている。このバックグランドキャリブレーション型のアナログデジタル変換器の構成例を図１８に示す。サンプルアンドホールド回路（Ｓ／Ｈ）１１は、ＣＬＫ信号に同期して、入力アナログ信号のサンプリングと保持を繰り返す。参照アナログデジタル変換ユニット１２とメインアナログデジタル変換ユニット１３は、サンプルアンドホールド回路１１の出力に接続され、保持された電圧値を、それぞれデジタル値に変換して出力する。メインアナログデジタル変換ユニット１３のＭビットの出力は、デジタル出力生成部１４により、キャリブレーション型アナログデジタル変換器の出力として、出力される。デジタル出力生成部１４では、例えば、メインアナログデジタル変換ユニット１３の出力コードと、キャリブレーション部１５より出力される重みベクトルWiとの内積演算が行われる。
【０００４】
キャリブレーション部１５は、デジタル出力生成部１４の出力と参照アナログデジタル変換ユニット１２の出力の差をとり、その結果に基づいて現在の重みWiの値を更新する負帰還ループを形成する。これにより、デジタル出力生成部１４の出力が、参照アナログデジタル変換ユニット１２の出力、すなわち、入力アナログ信号を高精度にデジタル値に変換した値と等しくなるまで、重みWiの値が自動的に制御される。なお、以上の動作の詳細な説明は、非特許文献２に開示されているため割愛する。
【０００５】
図１９に、上記バックグランドキャリブレーション型のアナログデジタル変換器を無線機に搭載した例を示す。ベースバンド信号処理部２１４から出力された送信信号は、デジタルアナログ変換器２１５によりアナログ信号に変換され、フィルタ２９で妨害波成分を除去される。前記フィルタの出力は、さらに、ミキサ２５により、電圧制御発振器２６により生成される局部発振信号と乗算され、送信周波数に周波数変換される。そして、増幅器２３により増幅され、アンテナ２１から送信される。一方、アンテナ２１から入力された信号は、低雑音増幅器（ＬＮＡ）２２において増幅され、さらに、ミキサ２４により、電圧制御発振器２６により生成される局部発振信号と乗算され、中間周波数に周波数変換される。中間周波数信号は、可変利得増幅器２７で増幅され、フィルタ２８で妨害波成分を除去された後、アナログデジタル変換器に入力される。
【０００６】
アナログデジタル変換器は、メインアナログデジタル変換ユニット２１２と参照アナログデジタル変換ユニット２１１とキャリブレーション部２１３とデジタル出力生成部とサンプルアンドホールド回路２１０により構成される。キャリブレーション型アナログデジタル変換器の動作は前記の通りである。バックグランドキャリブレーション型のアナログデジタル変換器の出力は、ベースバンド信号処理部２１４に入力され、上位レイヤの処理などが施される。
【０００７】
一方、パイプライン型アナログデジタル変換部を構成する各段のＭＤＡＣ内のサブＡＤＣの出力を設定し、それらの出力を検出することで各段のＭＤＡＣ毎にキャリブレーションを行なう、フォワグランドキャリブレーション（もしくはセルフキャリブレーション）型アナログデジタル変換器も従来から知られている。非特許文献３には、キャパシタのミスマッチ、比較器のオフセット、チャージインジェクション、オペアンプの有限利得、キャパシタの非線形性などを補正するフォワグランドキャリブレーション型アナログデジタル変換器が開示されている。非特許文献４や５にも同様の構成のフォワグランドキャリブレーション型アナログデジタル変換器が開示されている。また、非特許文献５では、基準アナログＤＣ電圧を生成するために、専用のデジタルアナログ変換器を使用する方法が開示されている。
【０００８】
また、特許文献１には、２個以上のアナログデジタル変換器の利得の相対誤差を補正する技術が開示されている。すなわち、特許文献１には、アナログデジタル変換器間の利得の相対誤差を補正するために、１つのデジタルアナログ変換器の出力を２個以上のアナログデジタル変換器に入力して各アナログデジタル変換器の出力レベルを測定し、これらの出力レベルに差がある場合にその差に応じて前記出力レベルの調整を行うＡＤコンバータの自己調整方法が開示されている。
【０００９】
【非特許文献１】Yun Chiu（Y. Chiu et al., “Least mean square adaptive digital background calibration of pipelined analog-to-digital converters,” IEEE Transactions on Circuits and Systems Ｉ Vol. 51, pp. 38-46(2004)
【非特許文献２】大島俊  他、「パイプライン型ＡＤＣの高速デジタルバックグランドキャリブレーション」、（社）電子情報通信学会  信学技法ＶＬＤ２００６−１３８  ２００７年
【非特許文献３】Andrew N. Karanicolas, Member, IEEE, Hae-Seung Lee, Senior Member, IEEE, and Kantilal L. Bacrania, Member, IEEE, ”A 15-b 1-Msample/s Digitally Self-Calibrated Pipeline ADC”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 28, NO. 12, DECEMBER 1993
【非特許文献４】B. HERNES, J. Bjornsen, T. Andersen, A. Vinje, H. Korsvoll, " A. Briskemyr, C. Holdo, O. Moldsvor, ”A ９２．５ mW 205MS/S １０b Pipelined IF ADC Implemented in 1.2 V/3.3 V 0.13 μm CMOS”, Nordic Semiconductor, Trondheim, Norway, 2007 IEEE INTERNATIONALSOLID-STATE CIRCUIT CONFERENCE, Session 25.6, February 2007
【非特許文献５】C. Grace, P. Hurst, S. Lewis, “A 12b 80MS/s Pipelined ADC with Bootstrapped Digital Calibration,”2004 IEEE International Solid-State Circuits Conference, Session 25.5, February 2004
【特許文献１】特開２００４−２４２０２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年、ブロードバンド無線に対する需要が急速に高まっており、無線ＬＡＮや携帯電話のデータレートが高速化し続けている。特に、データレートが１００Mbps程度を超えると、数百MS/sの高いサンプルレートが必要であり、かつ、妨害波耐性を維持するために、１０ビット以上の高分解能も必要となる。このような高速高分解能のアナログデジタル変換を低消費電力で実現できるキャリブレーション型アナログデジタル変換器を、無線機に搭載する必要が生じる。
【００１１】
高サンプルレートかつ高分解能のアナログデジタル変換を低消費電力で実現するために、キャリブレーション型アナログデジタル変換器が近年注目を集めている。中でも、非特許文献１や非特許文献２に開示されているような、参照アナログデジタル変換ユニットを併用したキャリブレーション型アナログデジタル変換器は、収束時間が短く、かつ、簡単なアルゴリズムのデジタルキャリブレーションを実現できる点で期待されている。
【００１２】
上記バックグランドキャリブレーション型のアナログデジタル変換器は、アンテナから入力された信号を利用してキャリブレーションを行なう。すなわち、自らキャリブレーション用の信号を生成するのではなく、無線機が受信した受信信号を利用してキャリブレーションを行なう。このバックグランド型のキャリブレーション方式により、チャネルを使用する周波数で分離したＦＤＤ（Frequency division duplex）方式で双方向通信を連続的に行う高データレートの無線機に必要なキャリブレーション型アナログデジタル変換器を提供できるという利点がある。
【００１３】
しかし、上記バックグランドキャリブレーション型のアナログデジタル変換器は一般的に参照アナログデジタル変換ユニットに含まれるオペアンプの位相補償容量のため面積が大きい。さらに、一般的に、キャリブレーション型アナログデジタル変換器は配線の寄生容量による影響を除くために、サンプルアンドホールド回路を挿入するために、消費電流が増大する。
【００１４】
一方、非特許文献３乃至５に開示されたフォワグランドキャリブレーション型アナログデジタル変換器は、各段のＭＤＡＣ毎に個別にキャリブレーションを行なうので、キャリブレーションのアルゴリズムが複雑になり、収束時間も長くなる。さらに、各段のＭＤＡＣのキャリブレーション用の信号を生成、出力する回路部を備える必要があり、部品点数の増加、ひいては回路面積の増大が避けられない。また、非特許文献３乃至５に開示されたフォワグランドキャリブレーションでは、キャリブレーションに使用する基準信号がＤＣ電圧や疑似乱数信号である必要があるため、送信信号をキャリブレーションに適用することはできない。
【００１５】
なお、特許文献１に記載のＡＤコンバータの自己調整方法では、２個以上のアナログデジタル変換器間の出力レベルの差を調整するだけであり、複数のアナログデジタル変換器間の相対利得精度はキャリブレーションできるが、個々のアナログデジタル変換器の絶対利得精度や非線形性を校正することはできない。
【００１６】
本発明の主たる解決課題は、回路面積を増大させることなく高データレートの通信装置に必要な、高速かつ高精度のデジタルキャリブレーションを行なうことのできる、アナログデジタル変換器及びそれを用いた通信装置並びに無線送受信回路を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明のアナログデジタル変換器は、通信機の受信回路において、デジタル信号を用いてキャリブレーションを行なうアナログデジタル変換器であって、入力されたアナログ信号をデジタル信号に変換するアナログデジタル変換ユニットと、前記アナログデジタル変換ユニットの出力側に接続されたキャリブレーション部と、前記アナログデジタル変換ユニットの出力が入力されるデジタル出力生成部と、前記アナログデジタル変換ユニットの入力側に設けられた切り替えスイッチとを備えて成り、前記切り替えスイッチは、前記受信回路に入力されたアナログ信号、またはキャリブレーション用のデジタル信号を前記通信機の送信回路のデジタルアナログ変換器でデジタルアナログ変換して得られるキャリブレーション用のアナログ信号のいずれかを前記アナログデジタル変換ユニットに入力する機能を有しており、前記キャリブレーション部は、前記デジタル出力生成部の出力と前記アナログデジタル変換ユニットの出力と前記デジタルアナログ変換器の入力に接続されており、前記キャリブレーション部は、前記キャリブレーション用のデジタル信号と、前記キャリブレーション用のアナログ信号を前記アナログデジタル変換ユニットに入力して得られるデジタル信号とを利用して、前記アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータを取得する機能を有していることを特徴とする。
【発明の効果】
【００１８】
本発明を実施することにより、高データレートの通信装置に必要なキャリブレーション型アナログデジタル変換器のうち、一方の参照アナログデジタル変換ユニットを送信用デジタルアナログ変換器で置換するため、回路面積が減少する。
【発明を実施するための最良の形態】
【００１９】
本発明の代表的な実施例によれば、通信装置が、アナログデジタル変換器を有する受信回路と、このアナログデジタル変換器の出力に接続されたベースバンド信号処理部と、このベースバンド信号処理部の出力に接続されたデジタルアナログ変換器を有する送信回路とを備えている。アナログデジタル変換器は、受信したアナログ信号をデジタル信号に変換するアナログデジタル変換ユニットと、アナログデジタル変換ユニットの出力側に接続されたキャリブレーション部と、アナログデジタル変換ユニットの出力が入力されるデジタル出力生成部と、アナログデジタル変換ユニットの入力側に設けられた切り替えスイッチとを備えている。そして、この切り替えスイッチは、受信したアナログ信号、またはキャリブレーション用のデジタル信号を送信回路のデジタルアナログ変換器でデジタルアナログ変換して得られるキャリブレーション用のアナログ信号のいずれかを前記アナログデジタル変換ユニットに入力する機能を有している。さらに、キャリブレーション部は、デジタル出力生成部の出力とアナログデジタル変換ユニットの出力とデジタルアナログ変換器の入力に接続されており、キャリブレーション部は、キャリブレーション用のデジタル信号と、キャリブレーション用のアナログ信号をアナログデジタル変換ユニットに入力して得られるデジタル信号とを利用して、アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータを取得する機能を有している。
【００２０】
特に、キャリブレーション用のデジタルアナログ変換器として、送信用のデジタルアナログ変換器を用い、その出力をキャリブレーション用信号にしていることで、参照用アナログデジタル変換ユニットが不要になり実装面積が小さくなる。また、送信用のデジタルアナログ変換器の出力はピークホールド波形であるため、サンプルアンドホールド回路（Ｓ／Ｈ）が不要になり、消費電流が低減できるという効果もある。
【００２１】
また、本発明のアナログデジタル変換器は、フォワグランドキャリブレーションに適している。すなわち、同一周波数のチャネルを時間分割して双方向通信を行う時分割多重（ＴＤＤ＝Time Division Duplex）方式を採用した通信システムでは、送受信のタイミングが分かっているので、送信区間あるいは受信の冒頭の区間を利用して、キャリブレーションを行なうことができる。  
以下、図面を参照しつつ、本発明の実施例を説明する。
【実施例１】
【００２２】
まず、図１から図４により、本発明の第一の実施例になるフォワグランドキャリブレーション型のアナログデジタル変換器を備えた通信装置の基本的な構成を説明する。
【００２３】
図１は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。図１において、無線送受信器は時分割多重（ＴＤＤ）方式に対応しており、アンテナ３１に対して送受信系を切り替えて接続する第一のスイッチ（ＣＬＫ１）３１６を備えている。受信回路（ＲＸ）は、第一のスイッチに接続された受信用ＲＦ部３２０、この受信用ＲＦ部の出力に接続された中間周波数信号処理部３２２、この中間周波数信号処理部の出力に第二のスイッチ（ＣＬＫ２）３１７を介して接続されたフォワグランドキャリブレーション型のアナログデジタル変換器３２３を備えている。このアナログデジタル変換器の出力端はベースバンド信号処理部３１３に接続されている。一方、送信回路（ＴＸ）は、ベースバンド信号処理部３１３の出力に接続されたデジタルアナログ変換器３１５、このデジタルアナログ変換器の出力に接続された送信用ＲＦ部３２１を備えている。送信用ＲＦ部３２１は第一のスイッチ３１６を介してアンテナ３１に接続される。
【００２４】
なお、受信用ＲＦ部３２０は低雑音増幅器３２及びミキサ３４を備えている。また、送信用ＲＦ部３２１は、電力増幅器３３、ミキサ３５及びフィルタ３９を備えている。３６はミキサ３４、３５に共用の電圧制御発振器である。中間周波数信号処理部３２２は、可変利得増幅器３７、フィルタ３８及び可変利得増幅器３１０を備えている。なお、フィルタや可変利得増幅器の数を実施例よりも多くしても良く、また、それら相互の配置位置も実施例に限定されるものではない。
【００２５】
アナログデジタル変換器３２３は、アナログデジタル変換ユニット（メインＡＤＣ）３１１、このアナログデジタル変換ユニットの出力に接続されたデジタル出力生成部（ＤＥＣ）３１９、及びこのアナログデジタル変換ユニット３１１の出力とデジタル出力生成部３１９の出力及びデジタルアナログ変換器３１５の入力に接続されたフォワグランドキャリブレーション部３１２を備えている。アナログデジタル変換ユニット３１１は、低精度で高いサンプルレートに対応している。アナログデジタル変換ユニット３１１のＭビットの出力コードは、デジタル出力生成部３１９により、キャリブレーション型アナログデジタル変換器の出力Ｄoutとして、出力される。
【００２６】
ＣＬＫ生成部３１４は、アナログデジタル変換ユニット３１１とデジタルアナログ変換器３１５に、互いに同期したクロック信号を供給する。
【００２７】
デジタルアナログ変換器３１５の出力は、第三のスイッチ（ＣＬＫ３）３１８を介してアナログデジタル変換器３２３のアナログデジタル変換ユニット３１１の入力に接続される。
【００２８】
ベースバンド信号処理部３１３は、通信プロトコル上位レイヤの制御を行うマイクロプロセッサや、変調、復調などの物理レイヤの制御を行うデジタル信号処理プロセッサ（ＤＳＰ）やデジタルで直接信号を生成する発振器ＤＤＳ（Direct Digital Synthesizer）、および記憶装置などを備えている。そして、通常の送受信器と同様に、送信周波数を変調するための変調データを生成する変調データ生成機能、受信データを復調してコード化する受信データ復調機能を備えている。これらの機能は、予めメモリに保持された各プログラムをベースバンド信号処理部３１３のマイクロプロセッサやデジタル信号処理プロセッサで実行し、各種データを処理することにより実現しても良い。あるいは、夫々これらの機能を備えた専用のハードウエアで構成しても良い。
【００２９】
ベースバンド信号処理部３１３は、さらに、キャリブレーション用のデジタル信号を生成し、特定のタイミングで、デジタルアナログ変換器３１５及びフォワグランドキャリブレーション部３１２に送るデジタルキャリブレーション信号ｄ（ｃａｌ）を生成する機能と、ＣＬＫスイッチ（ＣＬＫ１〜３）を制御するＣＬＫスイッチ制御機能を備えている。デジタルキャリブレーション信号ｄ（ｃａｌ）をアナログ変換した信号は、水平部の高さがステップ状にかつ連続的に変化する信号、例えば三角波や正弦波に近似したステップ状の信号であっても良い。また、時分割多重（ＴＤＤ）方式による単位の送信信号区間または受信信号区間内の短い区間で最小値から最大値までを周期的に複数回繰り返す信号であり、ＤＤＳにより生成される。
【００３０】
ＣＬＫスイッチ制御機能は、時分割多重（ＴＤＤ）方式による送信信号や受信信号のタイミングに同期して、各ＣＬＫスイッチ（ＣＬＫ１〜３）の開閉を制御するスイッチ制御信号を生成し、出力する。なお、ＤＤＳを使用したデジタルキャリブレーション信号を生成する機能や、ＣＬＫスイッチ制御機能は、ベースバンド信号処理部３１３とは別に設けても良い。
【００３１】
ここで、図２Ａ、図２Ｂ、図２Ｃ、図３Ａ及び図３Ｂを用いて、アナログデジタル変換器３２３の機能及び動作を説明する。  
まず、図２Ａは、アナログデジタル変換器３２３の機能の一例を示すブロック図である。また、図３Ａに、キャリブレーション時におけるパラメータＷｉの時間経過を示し、図３Ｂに、キャリブレーション時における入出力波形ｄ（ｃａｌ）、Ｄoutの時間経過を示す。なお、キャリブレーション専用の信号の一例として、ここでは三角波を使用しているものとする。なお、この三角波は、微視的には、高さがステップ状にかつ規則的に変化する、換言すると最大振幅まで連続的に増大する信号である。このようなベースバンド信号処理部３１３で生成されるキャリブレーション専用の信号ｄ（ｃａｌ）は、アナログデジタル変換ユニットの出力をキャリブレーションするための各種パラメータを短時間で取得するのに適した信号とすることができる。また、アナログデジタル変換器の出力レベルを幅広くとる、すなわち、アナログデジタル変換器の入力信号をフル振幅にすることで、キャリブレーションの収束精度は高くなり、かつ、キャリブレーションの収束速度も速くなる。
【００３２】
キャリブレーション用のデジタルキャリブレーション信号ｄ（ｃａｌ）は、デジタルアナログ変換器３１５を経てデジタルアナログ変換されてキャリブレーション用のアナログ信号Ａcalとなり、第三のスイッチ３１８を介してアナログデジタル変換ユニット３１１に入力される。そして、アナログデジタル変換ユニット３１１でアナログデジタル変換されてデジタル信号Ｄｉとなる。なお、ベースバンド信号処理部３１３で生成された変調データに基づく送信信号ＤTXは、デジタルアナログ変換器３１５を経てデジタルアナログ変換されて送信用のアナログ信号ＡTXとなる。
【００３３】
デジタルキャリブレーション信号ｄ（ｃａｌ）（換言するとデジタルアナログ変換器３１５の入力）と、アナログデジタル変換ユニット３１１の出力Ｄｉ（換言するとデジタルキャリブレーション信号ｄ（ｃａｌ）がデジタルアナログ変換器３１５を経てアナログ信号Ａcalに変換されさらにアナログデジタル変換ユニット３１１を経てＤｉに変換されたデジタル出力）とが、キャリブレーション部３１２に入力される。なお、デジタルアナログ変換器３１５のゲインをＧとすると、キャリブレーション部３１２に入力されるデジタルキャリブレーション信号は、ｄ（ｃａｌ）×Ｇの関係にする必要がある。本実施例では、説明を簡単にするために、ゲインＧ＝１とする。
【００３４】
さらに、デジタル出力生成部３１９の出力Ｄoutもキャリブレーション部３１２に入力される。これらの入力情報を基にして、キャリブレーション部３１２の出力に、アナログデジタル変換ユニット３１１の出力をキャリブレーションするためのパラメータＷｉが得られる。このパラメータＷｉとアナログデジタル変換ユニット３１１の出力Ｄｉがデジタル出力生成部３１９に入力され、その出力Ｄoutがアナログデジタル変換器の出力となる。
【００３５】
キャリブレーション部３１２では、デジタル出力生成部３１９の出力Ｄoutとデジタルアナログ変換器３１５の入力ｄ（ｃａｌ）との誤差eを算出し、その結果から、負帰還ループのＬＭＳアルゴリズムに従って、パラメータＷｉを更新する（ＬＭＳアルゴリズムの詳細は非特許文献２参照）。
【００３６】
ここで、図２Ｃを用いて、アナログデジタル変換ユニット３１１の具体的な構成例について説明する。アナログデジタル変換ユニット３１１は例えばパイプライン型アナログデジタル変換部により実現される。パイプライン型アナログデジタル変換部は、ＭＤＡＣ（Multiplying DAC）とよばれる基本ブロックを必要分解能に応じて、必要な段数だけ直列に接続する構成をとる。また、ＭＤＡＣはオペアンプを中心としたスイッチドキャパシタ回路により構成される。各段のＭＤＡＣは入力側にサンプリングスイッチを備えている。アナログデジタル変換ユニット３１１の初段のＭＤＡＣ３１１１は、アナログデジタル変換器に入力されるアナログ信号電圧を粗くｎ１ビットで量子化して、その結果をデジタル出力生成部３１９及びデジタルキャリブレーション部３１２に伝達するとともに、その際に生じる量子化誤差電圧（Ｒｅｓ）を増幅して次段のＭＤＡＣ３１１２に伝達し処理を委ねる。処理を委ねられたＭＤＡＣ３１１２は、前段のＭＤＡＣ３１１１から出力された誤差電圧（Ｒｅｓ）を、粗くｎ２ビットで量子化して、その結果をデジタル出力生成部３１９とデジタルキャリブレーション部３１２に伝達するとともに、その際に生じる量子化誤差電圧を増幅して、３段目のＭＤＡＣ３１１３に伝える。以下格段の処理は同様である。
【００３７】
最終ステージ（Ｌ番目のステージ）は、単なる粗い量子化器ＳＡＤＣ３１１Ｌで構成され、前段のＬ−１番目のステージＭＤＡＣ７１３から出力された量子化誤差電圧を粗くｎＬビットで量子化して、その結果をデジタル出力生成部３１９及びデジタルキャリブレーション部３１２に伝達する。
【００３８】
デジタル出力生成部３１９は、各ＭＤＡＣから伝達された値と、デジタルキャリブレーションにより得られる適切な重み列の内積をとることで、最終的なデジタル出力値Ｄoutを決定する。
【００３９】
デジタルキャリブレーション信号ｄ（ｃａｌ）がデジタルキャリブレーション部３１２に対して、、いわば正しい変換結果を教えてくれる。そのため、デジタルキャリブレーション部３１２は、それを利用して、正しい重み列に到達できる。
【００４０】
第二のスイッチ（ＣＬＫ２）及び第三のスイッチ（ＣＬＫ３）３１８は、アナログデジタル変換ユニットの初段のＭＤＡＣ３１１１のサンプリングスイッチを兼用してもよい。
【００４１】
本発明の実施例ではキャリブレーション用のデジタルキャリブレーション信号ｄ（ｃａｌ）は、デジタルアナログ変換器３１５を経てデジタルアナログ変換されてキャリブレーション用のアナログ信号Ａcalとなり、サンプリングスイッチを経てアナログデジタル変換ユニットの初段のＭＤＡＣ３１１１に入力される。
【００４２】
本発明では、アナログデジタル変換ユニット３１１に対するデジタルキャリブレーション信号ｄ（ｃａｌ）の入力経路が単一であり、従って、キャリブレーションのアルゴリズムも簡単なもので良く、また、全てのＭＤＡＣのキャリブレーションが同時進行するため、キャリブレーションの収束時間も短くなる。この点で、アナログデジタル変換ユニットを構成する複数段のＭＤＡＣの各々にデジタルキャリブレーション信号が入力され、各々のＭＤＡＣが個別にキャリブレーションされる非特許文献３、４、５に開示されたフォワグランドキャリブレーション型のアナログデジタル変換器とは、構成及び、作用、効果を異にしている。
【００４３】
また、デジタルアナログ変換器３１５のサンプルレートは、通常、参照アナログデジタル変換ユニットに比べて速くなるので、キャリブレーション用の信号として受信信号を利用する場合に比べて、キャリブレーションの収束時間を短縮できる。さらに、アナログデジタル変換ユニットの出力をキャリブレーションするためのパラメータを短時間で取得するのに適した水平部の高さがステップ状にかつ連続的に変化する、キャリブレーション専用の信号をベースバンド信号処理部３１３で生成できる。そのため、受信信号を利用する場合に比べて、短時間で自動的に正しいパラメータ値Ｗｉに収束する。換言すると、高速、かつ高精度のキャリブレーションが可能になる。
【００４４】
図２Ａにおいて、デジタルキャリブレーションを行わないときは、第二のスイッチ３１７を介して受信信号ＡRXがアナログデジタル変換器３２３に入力される。
【００４５】
なお、本発明におけるアナログデジタル変換器３２３の機能は、図２Ａのブロック図で示した例に限定されないことは言うまでもない。
【００４６】
例えば、本発明におけるアナログデジタル変換器を、図２Ｂのブロック図で示す構成例のようにしても良い。この例では、デジタルキャリブレーション部３１２からデジタル出力生成部３１９に入力されるパラメータ値が、Ｗｉ（ｊ）となり、デジタル出力生成部３１９では次式（１）の演算処理が実行される。
【００４７】
【数１】
0005189837.tif 000002
図２Ｂの方式を採用すると、ＭＤＡＣ内のオペアンプの非線形性を効果的にキャリブレーションすることができる。
【００４８】
次に、本実施例になる時分割多重（ＴＤＤ）方式に対応した無線送受信器の動作を、図１及び図４を用いて説明する。  
無線送受信器が、送信を行う時（区間ＴＸ）は、図４の（ａ）〜（ｃ）に示したように、スイッチ制御信号ＣＬＫ１が高となり、スイッチ制御信号ＣＬＫ２及びＣＬＫ３が低となる。これに伴って、第一のスイッチ（ＣＬＫ１）３１６が送信用ＲＦ部３２１に接続され、第二のスイッチ（ＣＬＫ２）３１７は開となり、第三のスイッチ（ＣＬＫ３）３１８も開となる。また、ベースバンド信号処理部３１３の出力ＤTXが、デジタルアナログ変換器３１５に入力される。さらに、デジタルアナログ変換器３１５の出力ＡTXはフィルタ３９で波形整形された後、ミキサ３５により電圧制御発振器３６により生成される局部発振信号と乗算され、電力増幅器３３により増幅され、アンテナ３１から送信される。
【００４９】
送信後、無線送受信器は次に、受信期間（区間ＲＸ）になる。この受信期間の最初の所定のＣａｌ区間で、図４の（ａ）〜（ｃ）に示したように、スイッチ制御信号ＣＬＫ１及びスイッチ制御信号ＣＬＫ２が低となり、スイッチ制御信号ＣＬＫ３が高となる。これに伴って、第一のスイッチ３１６は受信用ＲＦ部３２０に接続され、第二のスイッチ３１７は開のままで、第三のスイッチ３１８は閉となる。この状態で、ベースバンド信号処理部３１３はアナログデジタル変換器３２３をキャリブレーションするための図４の（ｅ）に拡大して示したような専用信号ｄ（ｃａｌ）を出力する。同信号は、キャリブレーション部３１２に入力され、また、デジタルアナログ変換器３１５にてアナログ信号Ａcalに変換されてアナログデジタル変換ユニット３１１に入力される。また、キャリブレーション部３１２の出力として、無線送受信器の製造プロセスのばらつきや温度や電源電圧などの使用環境の変化に伴う校正のために、図４の（ｄ）に示したようなアナログデジタル変換ユニット３１１の出力をキャリブレーションするためのパラメータ（重み係数Ｗｉ）が得られる。このパラメータとアナログデジタル変換ユニット３１１の出力Ｄｉがデジタル出力生成部３１９に入力され、デジタル出力生成部３１９の出力Ｄoutをアナログデジタル変換器３２３の出力として得ることができる。
【００５０】
キャリブレーション部３１２には、デジタル出力生成部３１９の出力Ｄoutとアナログデジタル変換ユニット３１１の出力Ｄｉと、デジタルアナログ変換器３１５の入力ｄ（ｃａｌ）が入力される。デジタルアナログ変換器３１５の入力ｄ（ｃａｌ）は、キャリブレーション部３１２で参照信号として利用される。また、ＣＬＫ生成部３１４は、アナログデジタル変換ユニット３１１とデジタルアナログ変換器３１５に、互いに同期したクロック信号を供給する。
【００５１】
なお、以上で述べたアナログデジタル変換器３２３のキャリブレーションは、図４の（ｃ）に示したように、受信期間の最初のごく一部分で行われるため、データの受信を損なうことはない。なお、図４の（ｄ）に示したように、キャリブレーションするためのパラメータ（重み係数Ｗｉ）は次のＣａｌ区間まで維持される。
【００５２】
次に、受信データを受信する時（ＲＸ内のデータ処理区間）は、図４に示したように、スイッチ制御信号ＣＬＫ２が高となり、スイッチ制御信号ＣＬＫ１及びＣＬＫ３が低となる。これに伴って、第一のスイッチ３１６は、受信用ＲＦ部３２０に接続される。また、第二のスイッチ３１７は閉じて、中間周波数信号処理部３２２の出力が、アナログデジタル変換器３２３の入力に接続される。アンテナ３１で受信した信号は、低雑音増幅器３２において増幅され、ミキサ３４により、電圧制御発振器３６により生成される局部発振信号と乗算され、中間周波数信号ＡRXに周波数変換される。この中間周波数信号は、可変利得アンプ３７で増幅された後、フィルタ３８で妨害波成分を除去され、そして可変利得増幅器３１０で増幅され、アナログデジタル変換器３２３に入力（入力アナログ信号）される。アナログデジタル変換器３２３によりデジタル化された信号は、ベースバンド信号処理部３１３により、データの復調や上位レイヤの処理などが施される。
【００５３】
このように、ベースバンド信号処理部３１３とデジタルアナログ変換器３１５でキャリブレーション専用の信号を生成し、それを、参照用信号として、キャリブレーション部３１２に伝達することで、参照アナログデジタル変換ユニットが不要になる。これにより、回路面積を大幅に低減できる。さらに、デジタルアナログ変換器３１５の出力は、通常、ピークホールドの波形であるため、クロックスキューに対する仕様が大幅に緩和され、サンプルアンドホールド回路が不要になる。これにより、消費電力を大幅に低減できる。また、デジタルアナログ変換器３１５のサンプルレートは、通常、参照アナログデジタル変換ユニットに比べて速くなるので、キャリブレーションの収束時間を短縮できる。さらに、キャリブレーション専用の信号をベースバンド信号処理部３１３で生成できるため、所望の振幅レベルの、かつ最適な波形の信号を、アナログデジタル変換器３２３に入力し、キャリブレーションを行うことができるため、高速、かつ高精度のキャリブレーションが可能になる。
【００５４】
以上述べたように、本実施例によれば、回路面積を大幅に低減できる。また、サンプルアンドホールド回路が不要となり、消費電流が低減される。またベースバンド信号処理部でキャリブレーション専用の信号を生成することで、フル振幅かつ最適な波形の信号をアナログデジタル変換ユニットに入力できるため、収束精度が上がる。なおかつ、デジタルアナログ変換器のサンプルレートは参照アナログデジタル変換ユニットに比べて通常速いので、キャリブレーションが高速化する。
【実施例２】
【００５５】
次に、図５ないし図６により、本発明の第二の実施例になるフォワグランドキャリブレーション型のアナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図５は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。図６は、第二の実施例のキャリブレーション型アナログデジタル変換器３２３の動作を示すタイムチャートである。
【００５６】
ベースバンド信号処理部３１３は、送信周波数を変調するための変調データを生成する変調データ生成機能、受信データを復調してコード化する受信データ復調機能、及びＣＬＫスイッチ（ＣＬＫ１〜３）を制御するＣＬＫスイッチ制御機能を備えている。本実施例では、送信信号をデジタルキャリブレーション信号ｄ（ｃａｌ）にも利用する。そのため、ベースバンド信号処理部３１３は、独自にデジタルキャリブレーション信号を生成する機能を有してはいない。
【００５７】
ただし、用途によっては、通信に使用される送信信号の波形等が必ずしも高精度、高速度のキャリブレーションに最適でない場合もありうる。そこで、変形例として、ベースバンド信号処理部３１３も独自にキャリブレーションに適した高精度、高速度対応のデジタルキャリブレーション専用の信号を生成する機能を有し、用途に応じてこれら送信信号とキャリブレーション専用の信号とをキャリブレーション信号として使い分けられるようにしてもよい。
【００５８】
デジタルキャリブレーション信号は、図６の（ｅ）に拡大して示したように、変調デジタル信号をアナログ信号に変換した送信波形、例えば、ステップ状に連続的に変化する正弦波に近似した波形である。
【００５９】
３３０はゲイン調整器であり、デジタルアナログ変換器３１５のゲインをＧとしたとき、キャリブレーション部３１２に入力されるデジタルキャリブレーション信号を、ｄ（ｃａｌ）×Ｇの関係にする調整するものである。
【００６０】
無線送受信器が、送信を行う時は、図６の（ａ）〜（ｃ）に示したように、スイッチ制御信号ＣＬＫ１及びＣＬＫ３が高となり、スイッチ制御信号ＣＬＫ２が低となる。これに伴って、第一のスイッチ３１６が、送信用ＲＦ部３２０に接続され、第二のスイッチ３１７は開となり、第三のスイッチ３１８は閉となる。これに伴って、デジタルアナログ変換器３１５の出力とアナログデジタル変換器３２３の入力が接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号ＤTXが、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力ＲTXはフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。
【００６１】
上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号ＲTXは、第三のスイッチ３１８を経由して、アナログデジタル変換器３２３のアナログデジタル変換ユニット３１１にも入力される。アナログデジタル変換ユニット３１１を経て出力Ｄｉ、さらにはデジタル出力生成部３１９を経て出力Ｄoutが得られる。他方、送信信号ＤTXはゲイン調整器３３０でデジタルアナログ変換器３１５のゲイン（Ｇ）と同じゲイン（Ｇ）に調整されてＤTX‘となりキャリブレーション部３１２に入力される。以下、これらの情報Ｄｉ、Ｄout、ＤTX‘に基づいて、実施例１と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００６２】
次に、受信期間においては、図６の（ａ）〜（ｃ）に示したように、スイッチ制御信号ＣＬＫ１及びＣＬＫ３が低となり、スイッチ制御信号ＣＬＫ２が高となる。これに伴って、第一のスイッチ３１６は受信用ＲＦ部３２０に接続され、第二のスイッチ３１７は閉となり、中間周波数信号処理部３２２の出力とアナログデジタル変換器３２３の入力が接続される。また、本実施例では、受信期間にアナログデジタル変換器３２３のキャリブレーションは行わないため、第三のスイッチ３１８は開となり、デジタルアナログ変換器３１５の出力とアナログデジタル変換器３２３の入力は分離される。この状態において、実施例１で述べた通り、通常の受信処理が行われる。
【００６３】
このように、本実施例では、実施例１のように、アナログデジタル変換器３２３のキャリブレーションのために、専用の信号を使用するのではなく、送信信号そのものをキャリブレーションに使用するため、送信期間中にキャリブレーションを行うことができる。このため、このため、受信期間を全て受信データ処理にあてられる。
【００６４】
本発明でキャリブレーションに用いる信号としては、実施例１、２に示した波形以外の波形でも良い。いずれの場合でも、高周波の波高値が、規則的に且つステップ状に増大若しくは増減するものであることが望ましい。これにより、キャリブレーションの収束までの時間を短縮しかつ収束精度を向上させることができる。
【実施例３】
【００６５】
次に、図７、図８により、本発明の第三の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成例を説明する。図７は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。本実施例の基本的な構成及び動作は第二の実施例と同様であるが、本実施例では、デジタルアナログ変換器３１５の出力とアナログデジタル変換器３２４の入力の間に可変利得アンプ３４０が挿入されている。このように構成することで、アナログデジタル変換器３２４に入力される信号レベルを最適に制御できることに特徴がある。
【００６６】
図７において、送信時に、第一のスイッチ３１６は、送信用ＲＦ部３２０に接続され、第二のスイッチ３１７は開となり、また、第三のスイッチ３１８は閉となることで、可変利得アンプ３１０の出力がアナログデジタル変換器３２３の入力に接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号は、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力はフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号は、可変利得アンプ３４０で増幅された後、第三のスイッチ３１８を経由して、アナログデジタル変換器３２３にも入力され、以下、実施例１や２と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００６７】
また、アナログデジタル変換器３２３の出力には、自動利得制御部３４２が接続されており、この自動利得制御部３４２は、アナログデジタル変換器３２３の出力振幅を検出し、その結果に基づいて、アナログデジタル変換器３２３の入力振幅がキャリブレーションに最適になるように、可変利得アンプ３４０の利得を制御する。なお、この場合には、可変利得アンプ３４０を経てアナログデジタル変換器３２３の入力されるキャリブレーション信号Ａｃａｌの信号レベルと、キャリブレーション部３１２に直接入力されるデジタルキャリブレーション信号の信号レベルが一致するように、キャリブレーション部３１２に直接入力されるデジタルキャリブレーション信号ｄ（ｃａｌ）のゲインＧを調整する必要があることは言うまでもない。すなわち、デジタルアナログ変換器３１５の利得と可変利得アンプ３４０の利得とを掛け算した値と一致するように、キャリブレーション部３１２に直接入力されるデジタルキャリブレーション信号ｄ（ｃａｌ）のゲインＧも調整する必要がある。（以下の実施例でも同じ）。
【００６８】
このように、可変利得アンプ３４０によりアナログデジタル変換器３２３への入力振幅を調整することにより、送信信号の振幅がアナログデジタル変換器３２３のキャリブレーションに適さない場合でも、常に、アナログデジタル変換器３２３の入力に、キャリブレーションに最適な振幅の信号を供給できる。
【００６９】
図８の（ａ）にデジタルアナログ変換器３１５の出力の時間経過、図８の（ｂ）に、自動利得制御部３４２及び可変利得アンプ３４０の出力の時間経過を示している。可変利得アンプ３４０の出力の最大値が最初のステップではキャリブレーションに適さない例えば０．１Ｖであっても、順次、出力の最大値を増大させ、最終的にキャリブレーションに最適な値例えば１Ｖに増大できる。（なお、この図では、デジタルキャリブレーション信号が三角波の例を示しているが、送信信号を用いた波形であっても、動作は同じである。）
このようにキャリブレーションに最適な振幅の信号を供給できるため、高速かつ高精度のキャリブレーションが可能になる。なお、自動利得制御部３４２は、アナログデジタル変換器３２３によりデジタル値に変換された振幅値Ｄoutを検出すればよいので、簡単な構成で実現できる。
【００７０】
また、本実施例は、フィードバック方式の自動利得制御となるため、可変利得アンプ３４０の特性にバラツキがあっても、常に正確な利得制御を実施でき、その結果、アナログデジタル変換器３２３の適切なキャリブレーションを行うことができる。なお、自動利得制御部３４２は、受信回路がもともと備えているものを、一部または全部利用してもよい。
【実施例４】
【００７１】
つぎに、図９、図１０により、本発明の第四の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図９は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。その基本的な動作は第三の実施例と同様であるが、本実施例では、可変利得アンプ３４０の利得を、実施例三のようなフィードバック制御ではなく、フィードフォワード制御することに特徴がある。
【００７２】
図９において、送信時に、第一のスイッチ３１６は、送信用ＲＦ部３２１に接続され、第二のスイッチ３１７は開となり、また、第三のスイッチ３１８は閉となることで、可変利得アンプ３１０の出力がアナログデジタル変換器３２３の入力に接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号は、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力はフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号は、可変利得アンプ３４０で増幅された後、第三のスイッチ３１８を経由して、アナログデジタル変換器３２３にも入力され、以下、実施例２や３と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００７３】
また、可変利得アンプ３４０の入力には、自動利得制御部３４４が接続されており、この自動利得制御部３４４は、可変利得アンプ３４０の入力振幅を検出し、その結果にもとづいて、アナログデジタル変換器３２３の入力振幅がキャリブレーションに最適になるように、可変利得アンプ３４０の利得を制御する。このようにすることで、送信信号の振幅がアナログデジタル変換器３２３のキャリブレーションに適さない場合でも、可変利得アンプ３４０により振幅を調整することで、常に、アナログデジタル変換器３２３の入力に、キャリブレーションに最適な振幅の信号を供給できるため、高速かつ高精度のキャリブレーションが可能になる。
【００７４】
図１０の（ａ）にデジタルアナログ変換器３１５の出力の時間経過、図１０の（ｂ）に、自動利得制御部３４４及び可変利得アンプ３４０の出力の時間経過を示している。可変利得アンプ３４０の出力の最大値が最初のステップではキャリブレーションに適さない例えば０．１Ｖであっても、次のステップからキャリブレーションに最適な値例えば１Ｖに増大できる。（なお、この図では、デジタルキャリブレーション信号が三角波の例を示しているが、送信信号を用いた波形であっても、動作は同じである。）
このように、本実施例では、フィードフォワード方式で可変利得アンプ３４０の自動利得制御を行うため、高速な自動利得制御を行うことが可能となり、その結果として、アナログデジタル変換器３２３の高速なキャリブレーションを行うことができる。なお、自動利得制御部３４４は、受信回路がもともと備えているものを、一部または全部利用してもよい。
【実施例５】
【００７５】
図１１により、本発明の第五の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図１１は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。その基本的な動作は第四の実施例と同様であるが、本実施例では、キャリブレーション時に、アナログデジタル変換器３２３に入力される信号振幅を、中間周波数信号処理部３２２に含まれる例えば末尾の可変利得アンプ３１０と自動利得制御部３５０で制御することを特徴としている。
【００７６】
図１１において、送信時に、第一のスイッチ３１６は、送信用ＲＦ部３２１に接続され、第二のスイッチ３１７は開となり、また、第三のスイッチ３１８は閉となることで、デジタルアナログ変換器３１５の出力が可変利得アンプ３１０の入力に接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号は、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力はフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号は、第三のスイッチ３１８を経由して、可変利得アンプ３１０で増幅された後、アナログデジタル変換器３２３にも入力され、以下、実施例２や３と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００７７】
また、デジタルアナログ変換器３１５の入力が自動利得制御部３５０に接続されており、この自動利得制御部３５０は、デジタルアナログ変換器３１５の入力振幅を検出し、その結果に基づいて、アナログデジタル変換器３２３の入力振幅がキャリブレーションに最適になるように、可変利得アンプ３１０の利得を制御する。このようにすることで、送信信号の振幅がアナログデジタル変換器３２３のキャリブレーションに適さない場合でも、可変利得アンプ３１０により振幅を調整することで、常に、アナログデジタル変換器３２３の入力に、キャリブレーションに最適な振幅の信号を供給できる。そのため、高速かつ高精度のキャリブレーションが可能になる。また、本実施例では、もともと受信回路が持っている可変利得アンプ３１０を、アナログデジタル変換器３２３のキャリブレーションのために転用することで、回路面積と設計工数を削減できる。
【００７８】
本実施例では、デジタル値を直接、自動利得制御部３５０に入力できるので、自動利得制御部３５０の構成が簡単になり、回路面積と設計工数を削減できる。なお、本実施例は、特に、デジタルアナログ変換器３１５の利得が製造プロセスなどにより設計値よりもずれていない場合に適しているが、これに限定されるものではない。
【００７９】
なお、キャリブレーションに最適な振幅の信号を供給する目的のために、中間周波数信号処理部３２２に含まれる末尾以外の可変利得アンプを利用しても良いことは言うまでもない。
【実施例６】
【００８０】
図１２により、本発明の第六の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図１２は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。その基本的な動作は第三の実施例と同様であるが、本実施例では、キャリブレーション時に、アナログデジタル変換器３２３に入力される信号振幅を、中間周波数信号処理部３２２に含まれる例えば末尾の可変利得アンプ３１０と自動利得制御部３６０で制御することを特徴としている。
【００８１】
図１２において、送信時に、第一のスイッチ３１６は、送信用ＲＦ部３２０に接続され、第二のスイッチ３１７は開となり、また、第三のスイッチ３１８は閉となることで、デジタルアナログ変換器３１５の出力が可変利得アンプ３１０の入力に接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号は、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力はフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号は、第三のスイッチ３１８を経由して、可変利得アンプ３１０で増幅された後、アナログデジタル変換器３２３にも入力され、以下、実施例２や３と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００８２】
また、アナログデジタル変換器３２３の出力には、自動利得制御部３６０が接続されており、この自動利得制御部３６０は、アナログデジタル変換器３２３の出力振幅を検出し、その結果に基づいて、アナログデジタル変換器３２３の入力振幅がキャリブレーションに最適になるように、可変利得アンプ３１０の利得を制御する。このようにすることで、送信信号の振幅がアナログデジタル変換器３２３のキャリブレーションに適さない場合でも、可変利得アンプ３１０により振幅を調整することで、常に、アナログデジタル変換器３２３の入力に、キャリブレーションに最適な振幅の信号を供給できる。そのため、高速かつ高精度のキャリブレーションが可能になる。
【００８３】
このように、本実施例では、もともと受信回路が持っている可変利得アンプ３１０を、アナログデジタル変換器３２３のキャリブレーションのために転用することで、回路面積と設計工数を削減できる。また、自動利得制御部３６０は、アナログデジタル変換器３２３によりデジタル値に変換された振幅値Ｄoutを検出すればよいので、簡単な構成で実現できる。また、本実施例は、フィードバック方式の自動利得制御となるため、可変利得アンプ３１０の特性にバラツキがあっても、常に正確な利得制御を実施でき、その結果、アナログデジタル変換器の適切なキャリブレーションを行うことができる。なお、自動利得制御部３６０は、受信回路がもともと備えているものを、一部または全部利用してもよい。
【実施例７】
【００８４】
図１３により、本発明の第七の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図１３は、本発明を無線送受信器に適用した全体的な回路構成を示す図である。その基本的な動作は第四の実施例と同様であるが、本実施例では、キャリブレーション時に、アナログデジタル変換器３２３に入力される信号振幅を、中間周波数信号処理部３２２に含まれる例えば末尾の可変利得アンプ３１０と自動利得制御部３７０で制御することを特徴としている。
【００８５】
図１３において、送信時に、第一のスイッチ３１６は、送信用ＲＦ部３２１に接続され、第二のスイッチ３１７は開となり、また、第三のスイッチ３１８は閉となることで、デジタルアナログ変換器３１５の出力が可変利得アンプ３１０の入力に接続される。この状態で、ベースバンド信号処理部３１３が出力する送信信号は、デジタルアナログ変換器３１５に入力される。デジタルアナログ変換器３１５の出力はフィルタ３９で波形整形された後、ミキサ３５により、電圧制御発振器３６により生成される局部発振信号と乗算され、アンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５でアナログ信号に変換された送信信号は、第三のスイッチ３１８を経由して、可変利得アンプ３１０で増幅された後、アナログデジタル変換器３２３にも入力され、以下、実施例１や２と同様に、アナログデジタル変換器３２３のキャリブレーションが行われる。
【００８６】
また、可変利得アンプ３１０の入力には、自動利得制御部３７０が接続されており、この自動利得制御部３７０は、可変利得アンプ３１０の入力振幅を検出し、その結果にもとづいて、アナログデジタル変換器３２３の入力振幅がキャリブレーションに最適になるように、可変利得アンプ３１０の利得を制御する。このようにすることで、送信信号の振幅がアナログデジタル変換器３２３のキャリブレーションに適さない場合でも、可変利得アンプ３１０により振幅を調整することで、常に、アナログデジタル変換器３２３の入力に、キャリブレーションに最適な振幅の信号を供給できる。そのため、高速かつ高精度のキャリブレーションが可能になる。
【００８７】
このように、本実施例では、もともと受信回路が持っている可変利得アンプ３１０を、アナログデジタル変換器３２３のキャリブレーションのために転用することで、回路面積と設計工数を削減できる。また、本実施例では、フィードフォワード方式で可変利得アンプ３１０の自動利得制御を行うため、高速な自動利得制御を行うことが可能となり、その結果として、アナログデジタル変換器の高速なキャリブレーションを行うことができる。なお、自動利得制御部３１０は、受信回路がもともと備えているものを、一部または全部利用してもよい。
【実施例８】
【００８８】
以上述べた各実施例では、１個のアナログデジタル変換器を備えた受信回路を示したが、受信回路の構成によっては、２個あるいはそれ以上のアナログデジタル変換器が用いられる場合もある。
【００８９】
図１４は、本発明の第八の実施例になるアナログデジタル変換器を備えた通信装置の基本的な回路構成を示す図である。本実施例では、実施例１乃至７の回路構成に代えて、受信部には、実質的に同じ構成の２個のデジタルキャリブレーション型のアナログデジタル変換器（Ｉ系統，Ｑ系統）を備えたフォワグランドキャリブレーション型アナログデジタル変換器３２３が設けられている。アナログデジタル変換器３２３（Ｉ系統）は、アナログデジタル変換ユニット３１１Ａ、このアナログデジタル変換ユニットの出力に接続されたデジタル出力生成部３１９Ａ、及びこのアナログデジタル変換ユニットの出力とデジタル出力生成部３１９の出力及びデジタルアナログ変換器の入力に接続されたフォワグランドキャリブレーション部３１２Ａを備えている。また、アナログデジタル変換器３２３（Ｑ系統）は、アナログデジタル変換ユニット３１１Ｂ、このアナログデジタル変換ユニットの出力に接続されたデジタル出力生成部３１９Ｂ、及びこのアナログデジタル変換ユニットの出力とデジタル出力生成部の出力及びデジタルアナログ変換器の入力に接続されたフォワグランドキャリブレーション部３１２Ｂを備えている。
【００９０】
受信系では、受信信号が受信用ＲＦ部３２０の高周波増幅部３２において増幅され、２つのミキサで、ＶＣＯと９０度位相シフタからの発振信号により直交検波されてＩ（Ｉｎ−ｐｈａｓｅ）／Ｑ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号に変換される。さらに、中間周波数信号処理部３２２において、Ｉ／Ｑ信号はそれぞれフィルタで妨害波成分を除去された後、可変利得増幅器で増幅され、その後、２個のデジタルキャリブレーション型のアナログデジタル変換器３２３（Ｉ系統，Ｑ系統）で夫々デジタル信号に変換される。
【００９１】
送信系では、Ｉ／Ｑ信号がデジタルアナログ変換器３１５Ａ、３１５Ｂに入力される。デジタルアナログ変換器３１５Ａ、３１５Ｂの各出力はフィルタ３９Ａ、３９Ｂで波形整形された後、ミキサにより、電圧制御発振器３６により生成される局部発振信号と乗算され、電力増幅器３３を経てアンテナ３１から送信される。上記の送信処理と同時に、デジタルアナログ変換器３１５Ａでアナログ信号に変換された送信信号は、第三のスイッチ（ＣＬＫ３）３１８を経由して、２個のデジタルキャリブレーション型のアナログデジタル変換器３２３（Ｉ系統，Ｑ系統）のアナログデジタル変換ユニット３１１Ａ、３１１Ｂにも入力される。また、デジタルアナログ変換器３１５Ａの入力信号も、２個のデジタルキャリブレーション型のアナログデジタル変換器３２３（Ｉ系統，Ｑ系統）のキャリブレーション部３１２Ａ、３１２Ｂに夫々入力される。以下、実施例１等と同様に、デジタルキャリブレーション型のアナログデジタル変換器３２３（Ｉ系統，Ｑ系統）の各々のキャリブレーションが行われる。Ｉ系統のデジタルアナログ変換器３１５Ａの代わりに、Ｑ系統のデジタルアナログ変換器３１５Ｂの入力信号及び出力信号をデジタルキャリブレーションに用いても良いことは言うまでも無い。その場合は、Ｑ系統のデジタルアナログ変換器３１５Ｂの出力が第三のスイッチ３１８に接続され、また、Ｑ系統のデジタルアナログ変換器３１５Ｂの入力が、Ｉ系統のキャリブレーション部３１２ＡとＱ系統のキャリブレーション部３１２Ｂに接続されればよい。あるいはまた、デジタルアナログ変換器の利用形態として、Ｉ系統のデジタルアナログ変換器３１５Ａを利用してＩ系統のキャリブレーション部３１２Ａ、Ｑ系統のデジタルアナログ変換器３１５Ｂを利用してＱ系統のキャリブレーション部３１２Ｂのキャリブレーションを行っても良い。その場合は、Ｉ系統のデジタルアナログ変換器３１５Ａの出力は、第三のスイッチＡを介してＩ系統のアナログデジタル変換ユニット３１１Ａに入力され、Ｑ系統のデジタルアナログ変換器３１５Ｂの出力は、第三のスイッチＢを介してＱ系統のアナログデジタル変換ユニット３１１Ｂに入力される。また、Ｉ系統のデジタルアナログ変換器３１５Ａの入力は、Ｉ系統のキャリブレーション部３１２Ａに、Ｑ系統のデジタルアナログ変換器３１５Ｂの入力は、Ｑ系統のキャリブレーション部３１２Ｂに入力すればよい。
【００９２】
また、送信系が１系統のデジタルアナログ変換器３１５と１系統の送信用ＲＦ部３２１、すなわち、１系統のフィルタ３９やミキサだけを含む構成においても、本実施例に開示された方法は有効である。この場合、ベースバンド信号処理部３１３からは、実施例１乃至７と同様、１系統のデジタル信号が出力され、同信号は、１系統のデジタルアナログ変換器３１５でアナログ信号に変換された後、１系統のフィルタ３９と、第三のスイッチ３１８を介して、Ｉ系統のアナログデジタル変換ユニット３１１ＡとＱ系統のアナログデジタル変換ユニット３１１Ｂに同時に入力される。また、１系統のデジタルアナログ変換器３１５の入力は、Ｉ系統のキャリブレーション部３１２ＡとＱ系統のキャリブレーション部３１２Ｂに同時に入力される。以上の接続において、上記の通り、Ｉ系統のアナログデジタル変換器とＱ系統のアナログデジタル変換器を、１系統のデジタルアナログ変換器３１５を用いて同時にキャリブレーションできる。
【００９３】
各デジタルキャリブレーション型のアナログデジタル変換器の構成、機能については、既に述べた実施例と同じである。このように、受信ＲＦ信号をＩＱ信号に変換してから夫々アナログデジタル変換を行なう方式にも、本発明を適用できる。本実施例の効果は、既に述べた実施例の効果と同じである。
【実施例９】
【００９４】
図１５により、本発明の第九の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図１５は、本発明のアナログデジタル変換器を無線送受信器に適用した全体的な回路構成を示す図である。本実施例では、デジタルアナログ変換器の利得の設計値に対するばらつきが予想される場合に、デジタル出力生成部が、デジタルアナログ変換器の同ばらつきの補正を行なってキャリブレーションを行なうキャリブレーション機能と、前記補正処理を行なわずに重み係数のキャリブレーションだけを行なってその結果を出力するアナログデジタル変換機能とを有していることを特徴としている。本実施例のその他の動作は以下の通りである。
【００９５】
図１５において、デジタル出力生成部３８０は、デジタル出力生成ユニット３８１、乗算器３８２及びセレクタ３９０を備えている。デジタル出力生成ユニット３８１は、実施例１〜８で述べたデジタル出力生成部３１９と同様の機能を有している。乗算器３８２は、キャリブレーション時に、デジタルアナログ変換器３１５の利得の設計値に対するばらつきを補正する補正係数をデジタル出力生成ユニット３８１の出力に乗算する機能を有している。例えばデジタルアナログ変換器３１５の利得が設計値に対してＫ倍であれば、乗算器３８２における補正係数は１／Ｋとなるようにキャリブレーション部３１２により自動的に制御され、デジタル出力生成ユニット３８１の出力を補正することで、デジタルアナログ変換器３１５の利得ばらつきによらず、正しい重み係数Wiを得ることができる。
【００９６】
セレクタ３９０は、例えばスイッチ制御信号ＣＬＫ３で制御され、無線送受信器が送信を行う時は、例えば図６の（ａ）〜（ｃ）に示したように、スイッチ制御信号ＣＬＫ３が高となり、アナログデジタル変換ユニット３１１のキャリブレーションが実行され、デジタル出力生成ユニット３８１の出力に補正係数を乗算した値をデジタル出力生成部３８０の出力として選択する。一方、無線送受信器が受信を行う時は、スイッチ制御信号ＣＬＫ３が低となり、デジタル出力生成ユニット３８１の出力に補正係数を乗算しない値をデジタル出力生成部３８０の出力として選択する。すなわち、受信時は、キャリブレーション済みのアナログデジタル変換器で入力アナログ信号がデジタル変換され、その結果が出力される。
【００９７】
本実施例によれば、デジタルアナログ変換器の利得が設計値に対してばらついている場合でも、高速、かつ高精度のキャリブレーションが可能になる。なお、本実施例では、一例として、デジタルアナログ変換器３１５の利得ばらつきを補正する場合を示したが、同様に、デジタルアナログ変換器３１５の非線形性（ＤＮＬ／ＩＮＬ）を補正することができるのも勿論である。
【実施例１０】
【００９８】
図１６、図１７により、本発明の第十の実施例になるフォワグランドキャリブレーション型アナログデジタル変換器を備えた通信装置の基本的な構成を説明する。図１６は、本発明を有線送受信器に適用した全体的な回路構成を示す図である。図１７は、第十の実施例のアナログデジタル変換器の動作を示すタイムチャートである。
【００９９】
図１６において、有線送受信器の受信回路（ＲＸ）は、受信用アナログフロントエンド部４２２、この出力に第二のスイッチ（ＣＬＫ２）４１７を介して接続されたフォワグランドキャリブレーション型のアナログデジタル変換器４２３、及びイコライザー（ＥＱ）４３０を備えている。イコライザー（ＥＱ）４３０の出力端はベースバンド信号処理部４１３に接続されている。一方、送信回路（ＴＸ）は、ベースバンド信号処理部４１３の出力に接続されたプリエンファシス回路４４０、その出力に接続されたデジタルアナログ変換器４１５、このデジタルアナログ変換器の出力に接続された送信用アナログフロントエンド部４２１を備えている。
アナログデジタル変換器４２３は、アナログデジタル変換ユニット（メインＡＤＣ）４１１、このアナログデジタル変換ユニットの出力に接続されたデジタル出力生成部（ＤＥＣ）４１９、及びこのアナログデジタル変換ユニット４１１の出力とデジタル出力生成部４１９の出力及びデジタルアナログ変換器４１５の入力に接続されたフォワグランドキャリブレーション部４１２を備えている。ＣＬＫ生成部４１４は、アナログデジタル変換ユニット４１１とデジタルアナログ変換器４１５に、互いに同期したクロック信号を供給する。なお、アナログデジタル変換器４２３の各構成要素の構成、作用は、前記各実施例に関して述べたものと同じである。
【０１００】
デジタルアナログ変換器４１５の出力は、第三のスイッチ（ＣＬＫ３）４１８を介してアナログデジタル変換器４２３のアナログデジタル変換ユニット４１１の入力に接続される。受信用アナログフロントエンド部４２２に並列に、受信アナログ信号の有無を検知する信号検知部（ＤＥＴ）４５０が設けられており、受信アナログ信号が存在しないときは第二のスイッチ（ＣＬＫ２）を開き第三のスイッチ（ＣＬＫ３）を閉じ、受信アナログ信号が存在するときは第二のスイッチ（ＣＬＫ２）を閉じ第三のスイッチ（ＣＬＫ３）を開くように動作する。
【０１０１】
従って、図１７の（ａ）〜（ｂ）に示したように、受信アナログ信号が存在しないときは、第三のスイッチ（ＣＬＫ３）４１８が閉じられ、フォワグランドキャリブレーション部４１２への入力デジタル信号とデジタルアナログ変換器４１５を経て出力されたアナログ信号とを利用してアナログデジタル変換ユニット４１１のキャリブレーションが実行される。一方、受信アナログ信号が存在するときは、第二のスイッチ（ＣＬＫ２）が閉じられ、アナログデジタル変換ユニット４１１により受信アナログ信号のデジタル変換処理が実行される。なお、受信アナログ信号の受信タイミングが予め分かっている通信方式の場合には、信号検知部（ＤＥＴ）に代えて、ベースバンド信号処理部４１３で第二のスイッチ、第三のスイッチを制御するようにしても良い。
【０１０２】
本実施例の通信装置は、高速シリアル伝送用送受信器、１０／１００Ｇｂイーサネット（登録商標）用送受信器、光リンク用送受信器などの有線送受信器に用いることができる。
【０１０３】
本実施例によれば、受信アナログ信号の存在しない期間が短くても、高速、かつ高精度のキャリブレーションを行い、高データレートの受信アナログ信号を高精度に受信処理することが可能になる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第一の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図２Ａ】第一の実施例におけるアナログデジタル変換器の機能の一例を示すブロック図である。
【図２Ｂ】第一の実施例におけるアナログデジタル変換器の機能の他の例を示すブロック図である。
【図２Ｃ】第一の実施例におけるアナログデジタル変換ユニットの具体的な構成例を示す図面である。
【図３Ａ】第一の実施例のキャリブレーション時におけるパラメータＷｉの時間経過を示す図である。
【図３Ｂ】第一の実施例のキャリブレーション時における入出波形ｄ（ｃａｌ）、Ｄoutの時間経過を示す図である。
【図４】本発明の第一の実施例の動作を示すタイムチャートである。
【図５】本発明の第二の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図６】本発明の第二の実施例の動作を示すタイムチャートである。
【図７】本発明の第三の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図８】第三の実施例におけるデジタルアナログ変換器の出力の時間経過及び可変利得アンプにより振幅が調整されたデジタルアナログ変換器の出力の時間経過を示す図面である。
【図９】本発明の第四の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図１０】第四の実施例におけるデジタルアナログ変換器の出力の時間経過及び可変利得アンプにより振幅が調整されたデジタルアナログ変換器の出力の時間経過を示す図面である。
【図１１】本発明の第五の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図１２】本発明の第六の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図１３】本発明の第七の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図面である。
【図１４】本発明の第八の実施例になるアナログデジタル変換器を備えた無線送受信回路の基本的な構成を示す図である。
【図１５】本発明の第九の実施例になるアナログデジタル変換器を備えた通信装置の全体的な回路構成を示す図である。
【図１６】本発明の第十の実施例になるアナログデジタル変換器を備えた有線送受信器の全体的な回路構成を示す図である。
【図１７】第十の実施例のアナログデジタル変換器の動作を示すタイムチャートである。
【図１８】従来のキャリブレーション型アナログデジタル変換器の構成例を示す図である。
【図１９】図１８のアナログデジタル変換器を備えた従来の無線送受信回路の構成例を示す図である。
【符号の説明】
【０１０５】
１１：サンプルアンドホールド回路
１２：参照アナログデジタル変換ユニット
１３：メインアナログデジタル変換ユニット
１４：デジタル出力生成部
１５：デジタルキャリブレーション部
２１：アンテナ
２２、２３：低雑音増幅器
２４、２５：ミキサ
２６：電圧制御発振器
２７：可変利得増幅器
２８、２９：フィルタ
２１０：サンプルアンドホールド回路
２１１：参照アナログデジタル変換ユニット
２１２：メインアナログデジタル変換ユニット
２１３：デジタルキャリブレーション部
２１４：ベースバンド信号処理部
２１５：デジタルアナログ変換器
３１：アンテナ
３２、３３：低雑音増幅器
３４、３５：ミキサ
３６：電圧制御発振器
３７：可変利得増幅器
３８、３９：フィルタ
３１０：可変利得増幅器
３１１：アナログデジタル変換ユニット
３１２：キャリブレーション部
３１３：ベースバンド信号処理部
３１４：ＣＬＫ生成器
３１５：デジタルアナログ変換器
３１６：第一のスイッチ（ＣＬＫ１）
３１７：第二のスイッチ（ＣＬＫ２）
３１８：第三のスイッチ（ＣＬＫ３）
３１９：デジタル出力生成部
３２０：受信用ＲＦ部
３２１：送信用ＲＦ部
３２２：中間周波数信号処理部
３２３：フォワグランドキャリブレーション型のアナログデジタル変換器
３３０：ゲイン調整器
３４０：可変利得アンプ
３４２、３４４、３５０、３６０、３７０：自動利得制御部。
【図１】
0005189837.tif 000003
【図２Ａ】
0005189837.tif 000004
【図２Ｂ】
0005189837.tif 000005
【図２Ｃ】
0005189837.tif 000006
【図３Ａ】
0005189837.tif 000007
【図３Ｂ】
0005189837.tif 000008
【図４】
0005189837.tif 000009
【図５】
0005189837.tif 000010
【図６】
0005189837.tif 000011
【図７】
0005189837.tif 000012
【図８】
0005189837.tif 000013
【図９】
0005189837.tif 000014
【図１０】
0005189837.tif 000015
【図１１】
0005189837.tif 000016
【図１２】
0005189837.tif 000017
【図１３】
0005189837.tif 000018
【図１４】
0005189837.tif 000019
【図１５】
0005189837.tif 000020
【図１６】
0005189837.tif 000021
【図１７】
0005189837.tif 000022
【図１８】
0005189837.tif 000023
【図１９】
0005189837.tif 000024