(57)【特許請求の範囲】
【請求項１】
複数の記録素子を複数のブロックに分割して、ブロック毎に時分割駆動を行って記録媒体に対してインク吐出を行う記録装置であって、
前記複数の記録素子それぞれの駆動回数に関する情報を記憶する記憶手段と、
前記記憶手段に記憶されている駆動回数に関する情報を、前記複数の記録素子それぞれについて更新する更新手段と、
前記更新手段にて更新した駆動回数に関する情報に基づき、記録可能時間の変更を行うか否かの判定を行う判定手段と、
前記判定手段により記録可能時間の変更を行うと判定された場合に、前記記録可能時間を変更する変更手段と、
前記変更手段により変更された前記記録可能時間に基づき、前記複数の記録素子から予備吐出動作を行うように制御する制御手段とを備え、
前記更新手段は、前記複数のブロックに対して共通に設けられ、前記ブロックの１カラム分の記録データに基づく前記駆動回数に関する情報の更新を前記複数のブロックに対して順番に行うことを特徴とする記録装置。
【請求項２】
前記変更手段は、予め定められたタイミングにおける前記判定手段の判定結果に基づいて、変更を行うことを特徴とする請求項１に記載の記録装置。
【請求項３】
時分割駆動のタイミング信号を生成する生成手段をさらに有し、
前記更新手段は、前記タイミング信号に同期するタイミングで更新を行うことを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記判定手段は、前記複数の記録素子それぞれの前記駆動回数の内の少なくとも１つが所定の回数以上でない場合に前記記録可能時間を変更すると判定することを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。
【請求項５】
前記判定手段により記録可能時間の変更を行うと判定された場合に、前記変更手段は前記記録可能時間を短くすることを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。
【請求項６】
前記制御手段は、前記記録可能時間が０となった場合に前記予備吐出動作を行うように制御することを特徴とする請求項１乃至５のいずれか１項に記載の記録装置。
【請求項７】
前記記憶手段に記憶されている前記駆動回数に関する情報は、定期的に初期化されることを特徴とする請求項１乃至６のいずれか１項に記載の記録装置。
【請求項８】
外部から入力された記録データをブロック単位で記憶する記録データ記憶手段をさらに有し、
前記更新手段は、前記記録データ記憶手段から１カラム分の記録データをブロック毎に読み出して、前記駆動回数に関する情報をブロック毎に更新することを特徴とする請求項１乃至７のいずれか１項に記載の記録装置。
【請求項９】
前記更新手段は、駆動回数に関する情報の値を減算する減算手段であることを特徴とする請求項１乃至８のいずれか１項に記載の記録装置。
【請求項１０】
前記減算手段は、前記ブロックに含まれる記録素子の各々の駆動回数に関する情報を個別に減算することを特徴とする請求項９に記載の記録装置。
【請求項１１】
前記判定手段は、前記記録可能時間を変更するか否かの判定結果をブロック毎に保持する保持手段を備えることを特徴とする請求項１乃至１０のいずれか１項に記載の記録装置。
【請求項１２】
前記記録可能時間とは前記予備吐出動作を行わずに画像の品位を保持することのできる時間であることを特徴とする請求項１乃至１１のいずれか１項に記載の記録装置。
【請求項１３】
複数の記録素子を複数のブロックに分割して、ブロック毎に時分割駆動を行って記録媒体に対してインク吐出を行う記録装置の制御方法であって、
記憶手段に記憶されている前記複数の記録素子それぞれの駆動回数に関する情報を、前記複数の記録素子それぞれについて更新する更新工程と、
前記更新工程において更新された前記駆動回数に関する情報に基づき、記録可能時間を変更するか否かの判定を行う判定工程と、
前記判定工程において記録可能時間を変更すると判定された場合に、前記記録可能時間を変更する変更工程と、
前記変更工程において変更された前記記録可能時間に基づき、前記複数の記録素子から予備吐出動作を行うように制御する制御工程とを備え、
前記更新工程では、前記ブロックの１カラム分の記録データに基づく前記駆動回数に関する情報の更新を、前記複数のブロックに対して共通に設けられた更新手段を用いて、前記複数のブロックに対して順番に行うことを特徴とする記録装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置及びその制御方法に関し、特に、インクジェット記録ヘッドを用いて記録を行う記録装置及びその制御方法に関する。
【背景技術】
【０００２】
一般にインクジェット記録装置は、記録ヘッドとインクタンクとを搭載するキャリッジと、例えば記録紙のような記録媒体を搬送する搬送手段と、これらを制御する為の制御手段とを備えている。そして、インクジェット記録装置は、インクの液滴を吐出する複数の記録素子（以下、ノズルともいう）を設けた記録ヘッドを記録媒体の搬送方向（副走査方向）とは直交する方向（主走査方向）にスキャンさせる一方、記録媒体にインクを吐出して記録を行う。このとき、インクを吐出する多数のノズルを副走査方向に直線上に配置させた記録ヘッドが記録媒体上で１回走査することにより、そのノズル数に対応した幅の記録が行われる。
【０００３】
さて、従来のインクジェット記録装置では、一般に記録ヘッドのノズル内のインクが固着するのを防止するため、記録動作を行わないときには、記録ヘッドのインク吐出面をキャップし、インクの溶媒が蒸発するのを防止している、
しかしながら、記録動作時であっても、数多くのノズルの内、ほとんど使用しないノズル或いはインク吐出回数の少ないノズルが存在する。このため、これらのノズルは上述した固着防止用のキャップが外された状態で長い時間、インクの吐出を行うことなく大気に曝されることとなる。その結果、これらのノズルからインクの溶媒が蒸発することによりインクがノズル内で固着してしまう。
【０００４】
インクの固着はノズルの目詰まりを引き起こし、インクの不吐出の原因となる。このため、従来から、記録動作中であっても、例えば、数秒程度に１回の所定の時間間隔で記録素子を駆動させてノズル内の古いインクを吐出し、ノズル内に新しいインクを供給するという目詰まり防止制御（以下、予備吐出という）を行っていた。しかしながら、このように所定の時間間隔で記録ヘッドの全ノズルからインクを吐出させると、ランニングコストがアップしてしまうだけでなく、スループットが低下してしまう。
【０００５】
そこで、全ノズルのインクの吐出数をカウントするための複数のカウント手段と、一定の時間間隔Ｔにおいて所定発数のインクの吐出が全ノズルで行われたか否かを判断する判断手段を設けたインクジェット記録装置が開示されている（特許文献１）。一定の時間間隔Ｔにおいて所定発数のインクの吐出が行われなかった場合、予備吐出を行うことなく記録動作を継続できる時間Ｔ‘からＴを減算する。さらに所定発数のインクの吐出が行われなかった場合、Ｔ‘と所定発数のインクの吐出が行われなかった時間との差は０となる。この差が０となったときにのみ予備吐出を行う。こうすることで、必要な場合にのみ予備吐出を行うこととなり、ランニングコスト及び、スループットの低下を抑えることが可能となる。
【特許文献１】特開平２００４−５８５２８
【発明の開示】
【発明が解決しようとする課題】
【０００６】
さて、近年、インクジェット記録装置には、ますます高速で高画質な記録をすることが望まれている。このような要求を満たすために、記録ヘッドのノズル数を増加させることで、高速で高画質な記録をすることを実現している。
【０００７】
また、高画質で高解像度の記録を実現する為に、記録ヘッドのノズル配置にも種々の提案がなされている。
【０００８】
図６は、記録ヘッドのノズル配置の具体的な例を示す図である。
【０００９】
図６に示す例では、ブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）のインクに対し、各色のインクを吐出するノズル列を２列づつ持ち、各色のインクを吐出するノズル列をノズル列の配列方向に対称に配置している。このような配置のノズル列を用いた記録ヘッドを往復走査させ、その両方向の走査においてインクを吐出させ記録を行うことで、その往復走査それぞれで記録した部分の色に違いが生じないようにする。
【００１０】
図７は、記録ヘッドのノズル配置の具体的な別の例を示す図である。
【００１１】
図７に示す記録ヘッドも図６の記録ヘッドと同様に、各色のインク（図７ではシアンインクを吐出する例のみを図示している）を吐出するノズル列を２列づつ持つ構成である。ただし、図７に示す記録ヘッドでは、それぞれ６００ｄｐｉでノズルを配置した２列のノズル列が、１２００ｄｐｉ間隔で配置され、ノズル配列方向（図中の縦方向）に半ピッチずれて配置されている。このような配置のノズル列を持った記録ヘッドを用いることにより、特にノズル配列方向に高解像度での記録を得ることが可能となる。
【００１２】
しかしながら、上述した従来の技術では、ノズル数が増加するに伴ってインクの吐出数をカウントするカウンタの数も増加するため、ノズル数が増加すると回路規模が増大してしまう。図３は、上述の特許文献１の記録装置におけるカウンタを備えた回路の一例を表す図である。図３で示される回路が記録ヘッドのノズル列ごとに備えられる。この回路構成から明らかなように、ノズル数の増加に伴いカウンタ（Ｃｏｕｎｔｅｒ）の個数が増大することとなる。
【００１３】
そこで、本発明は上記課題に鑑みてなされたものである。本発明は、多数の記録素子を有したインクジェット記録ヘッドに対して、回路規模を大きくすることなくインクの吐出数をカウントし、各記録素子の目詰まりを適切に防止することの可能な記録装置及び、予備吐出制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するための本発明は、複数の記録素子を複数のブロックに分割して、ブロック毎に時分割駆動を行って記録媒体に対してインク吐出を行う記録装置であって、
前記複数の記録素子それぞれの駆動回数に関する情報を記憶する記憶手段と、
前記記憶手段に記憶されている駆動回数に関する情報を、前記複数の記録素子それぞれについて更新する更新手段と、
前記更新手段にて更新した駆動回数に関する情報に基づき、記録可能時間の変更を行うか否かの判定を行う判定手段と、
前記判定手段により記録可能時間の変更を行うと判定された場合に、前記記録可能時間を変更する変更手段と、
前記変更手段により変更された前記記録可能時間に基づき、前記複数の記録素子から予備吐出動作を行うように制御する制御手段とを備え、
前記更新手段は、前記複数のブロックに対して共通に設けられ、前記ブロックの１カラム分の記録データに基づく前記駆動回数に関する情報の更新を前記複数のブロックに対して順番に行うことを特徴とする。
【００１５】
また、上記課題を解決するための別の本発明は、複数の記録素子を複数のブロックに分割して、ブロック毎に時分割駆動を行って記録媒体に対してインク吐出を行う記録装置の制御方法であって、
記憶手段に記憶されている前記複数の記録素子それぞれの駆動回数に関する情報を、前記複数の記録素子それぞれについて更新する更新工程と、
前記更新工程において更新された前記駆動回数に関する情報に基づき、記録可能時間を変更するか否かの判定を行う判定工程と、
前記判定工程において記録可能時間を変更すると判定された場合に、前記記録可能時間を変更する変更工程と、
前記変更工程において変更された前記記録可能時間に基づき、前記複数の記録素子から予備吐出動作を行うように制御する制御工程とを備え、
前記更新工程では、前記ブロックの１カラム分の記録データに基づく前記駆動回数に関する情報の更新を、前記複数のブロックに対して共通に設けられた更新手段を用いて、前記複数のブロックに対して順番に行うことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、多数の記録素子を有したインクジェット記録ヘッドに対して、回路規模を大きくすることなくインクの吐出数をカウントし、各記録素子の目詰まりを適切に防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、図面を参照しながら本発明の実施例について詳細に説明する。
【００１８】
以下に説明する実施例では、インクジェット記録ヘッドを用いた記録装置を例に挙げて説明する。
【００１９】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００２０】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２１】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【実施例】
【００２２】
図１は、本発明の代表的な実施例であるインクジェット記録装置（以下、単に記録装置ともいう）の概略構成を示す斜視図である。
【００２３】
本実施例で用いる記録ヘッド１はインクジェット記録方式の中でも、特にエネルギー発生手段として発熱抵抗体等の電気熱変換体を用いて、インクを加熱して、熱エネルギーによってインク滴を吐出させる方式の記録ヘッドである。この記録ヘッド１により記録画像の高解像度及び高精細化を達成している。
【００２４】
記録ヘッド１には、シアン（Ｃ）インクを収容したインクタンク１Ｃ、マゼンタ（Ｍ）インクを収容した１Ｍ、イエロー（Ｙ）インクを収容した１Ｙ、及びブラックインク（Ｂｋ）を収容したインクタンク１Ｋの４つのインクタンクが接続されている。そして、記録ヘッド１及び各インクタンク１Ｃ、１Ｍ、１Ｙ、１Ｋは共に、キャリッジ２に搭載されている。図１から分かるように、これら４つのインクタンクは、ガイド軸３の長さ方向に沿って配置された状態、即ち、キャリッジ２の移動方向に沿って配置された状態で、キャリッジ２に搭載されている。
【００２５】
図１に示されているように、記録ヘッド１は下向きにインクを吐出する姿勢でキャリッジ２に搭載されている。キャリッジ２の軸受け部２ａがガイド軸３に沿って記録用紙等の記録媒体４に対して相対的に移動していくときに、記録ヘッド１がインク液滴を吐出して、記録媒体４上に１走査分の画像を形成する。なお、キャリッジ２のガイド軸３に沿った往復運動は、キャリッジモータ５の駆動力が伝達されたプーリ６の回転により、タイミングベルト７を介して行われる。
【００２６】
記録ヘッド１による１走査分の記録が終了すると、記録ヘッド１は記録を中断する。そのとき、搬送モータ９が駆動されて、プラテン８上に位置する記録媒体４がキャリッジ２の移動方向に対して直交する方向に所定量だけ搬送される。次いで、再び、キャリッジ２をガイド軸３に沿って移動させながら次の１走査分の画像形成を行う。これらの動作を繰り返すことにより、記録媒体４の全体にわたって画像が記録される。
【００２７】
さて、図１において、記録装置の右側には記録ヘッド１のインク吐出状態を良好に保つための回復動作を行う回復機器１０が配置されている。回復機器１０の横側には、目詰まり防止用の予備吐出を行う予備吐出口（不示図）が設けられている。回復機器１０には記録ヘッド１のインク吐出面をキャップするキャップ１１、記録ヘッド１のインク吐出面を拭うワイパ１２、記録ヘッド１の記録素子（ノズル）からインクを吸引するための吸引ポンプ（不示図）等が設けられている。
【００２８】
また、本実施例の記録装置はエンコーダスケール１３及びエンコーダ１４を備えており、キャリッジ２の移動速度の検出を行い、キャリッジモータ５を駆動する時に、そのフィードバック制御を行うように構成されている。また、エンコーダスケール１３の位置情報をエンコーダ１４により読み取ることで、記録ヘッド１のインクの吐出タイミング（以後、ヒートタイミングと呼ぶ）が得られる。
【００２９】
なお、本実施例で用いる記録ヘッド１は上述した４つのインクタンクから４色のインクの供給を受けて記録を行うカラー記録ヘッドであり、そのノズル構成は図６に示すようになっている。各インクに対応した２列ずつのノズル列からキャリッジ２の往復移動に対応してインクを吐出することにより往復記録を行う。なお、図７に示すノズル構成の記録ヘッド又はさらに別のノズル構成の記録ヘッドを用いることもできる。
【００３０】
図２は、ノズルカウンタロジックの内部ブロック図である。
【００３１】
図２に示す構成によれば、ホストＰＣ１０６から送られた記録データ（カラー記録データ）は記録装置内部のインタフェース（以下、Ｉ／Ｆ）制御ブロック１０７で受信される。記録データは、ホスト装置のほかにデジタルカメラ等、外部から入力される。その受信データはデータ展開ブロック１０８によってカラー記録データの色成分（Ｙ、Ｍ、Ｃ、Ｂｋ）毎に分けられラスター形式のデータに変換される。ここで、動作プログラムはＲＯＭ１１１に格納されており、適宜、ＣＰＵ１１０は動作プログラムの読み出しを行うことでプリンタ動作の制御を行う。
【００３２】
データ展開ブロック１０８により展開された記録データはＣＰＵ１１０によって制御されるＤＭＡコントローラ１０２によりＤＲＡＭ１０１に転送されて一時的に格納される。次に、シーケンスコントローラ１０４によりラスタデータをカラムデータに変換し、シーケンスコントローラ１０４内部に設けられているＳＲＡＭに格納する。このカラムデータはノズル列単位のデータである。シーケンスコントローラ１０４は更に、このカラムデータを記録ヘッドへの転送順に並べ換え、内部のＳＲＡＭに格納する。この並び替えは、具体的には、カラムデータをブロック単位（例えば、ブロック０に対応するデータ、ブロック１に対応するデータ等）の記録データに並び替える。
【００３３】
シーケンスコントローラ１０４から記録ヘッド１のヘッドロジック１０５に転送される。この転送を行う際、予め転送するデータのドット数をカウントし、カウント値を保持する。なお、この転送のためのタイミングやＳＲＡＭからの読み出しのタイミングは、ラッチ信号（Ｌａｔｃｈ  Ｓｉｇ）に基づく。このラッチ信号は、記録ヘッド１の移動に応じて出力されるエンコーダ信号に基づき生成される。また、ＳＲＡＭから読み出した記録データは、クロック信号（ＣＬＫ）に従って、信号ラインＰＤＡＴＡｘを介して、シーケンスコントローラ１０４からヘッドロジック１０５にシリアル形式で出力される。そして、記録データ転送後、ラッチ信号（Ｌａｔｃｈ  Ｓｉｇ）がヘッドロジック１０５に出力され、記録データがヘッドロジック１０５内のラッチ回路にラッチされる。
【００３４】
ＳＲＡＭ１２１には、駆動数についての情報を保持する１６のアドレスが設けられ、各ノズルの駆動数の情報を保持する。例えば、ＳＲＡＭ１２１は、１アドレスあたり１６ビット分のデータを保持できる。従って、アドレス０には８ノズル分のデータを保持するように、ＳＲＡＭ１２１のメモリ領域を割り当てる。そして、アドレス０にはブロック０に属する８ノズル分のデータを保持するように割り当てる。同様に、アドレス１にはブロック１に属する８ノズル分のデータを、アドレス２にはブロック２に属する８ノズル分のデータを保持するようにＳＲＡＭ１２１の領域を定める。
【００３５】
補足すると、アドレス０を例として説明すると、ビット０とビット１にはノズル番号０に対応するデータを格納し、ビット２とビット３にはノズル番号８に対応するデータを格納し、ビット１４とビット１５にはノズル番号１１２に対応するデータを格納する。他のアドレスも同様に領域の割当を行う。
【００３６】
一方、シーケンスコントローラ１０４はブロック生成回路１０３によって生成されたブロック選択信号（Ｂｌｏｃｋ  Ｓｉｇ）をヘッドロジック１０５に出力する。これによって、多数の記録素子が複数のブロックに分割されて、時分割駆動のタイミング信号に従って時分割ブロック駆動が実行される。このように、ブロック単位で時分割に駆動が行われる時分割駆動が実行される。
【００３７】
図５は、１つのノズル列についてのヘッドロジック１０５の構成図である。
【００３８】
シーケンスコントローラ１０４からヘッドロジック１０５に送信された記録データ（ＰＤＡＴＡｘ）はＣＬＫに同期して８ビットシフトレジスタ１４４に取り込まれ、Ｌａｔｃｈ  Ｓｉｇによって８ビットラッチ１４３に保持される。このＰＤＡＴＡｘは、ブロック単位のデータある。例えば、ブロック０に対応する記録データはＰＤＡＴＡ０であり、ブロック１に対応する記録データはＰＤＡＴＡ１であり、ブロック１５に対応する記録データはＰＤＡＴＡ１５である。また、４ビットのＢｌｏｃｋ  Ｓｉｇは４→１６デコーダ１４０により、０から１５までのブロックを選択するブロック選択信号となる。ＡＮＤ回路１４１には、８ビットラッチ１４３からのＰＤＡＴＡｘと、４→１６デコーダ１４０から出力されたブロック選択信号と、ヒート信号（Ｈｅａｔ  Ｓｉｇ）とが入力されている。ブロック選択信号で選択されたノズルについてＰＤＡＴＡｘの値に基づき、Ｈｅａｔ  Ｓｉｇによって駆動され、吐出ヒータ１４２が加熱される。これにより、０〜１２７のセグメント（ＳＥＧ）のうち所望のＳＥＧ（ノズル）からインク滴が吐出される。
【００３９】
図８は、ヘッドロジック１０５を駆動するタイミング図である。
【００４０】
図８では、Ｂｌｏｃｋ  Ｓｉｇ０〜３により０から１５までのブロックが選択される。また、ＰＤＡＴＡｘはＣＬＫに同期して８ビットラッチ１４３に送信され、Ｌａｔｃｈ  Ｓｉｇによりラッチされる。ＰＤＡＴＡｘが入力し、選択されたブロックのノズルからは、Ｈｅａｔ  Ｓｉｇにあわせてインクが吐出される。ＰＤＡＴＡｘはＣＬＫのエッジ（立ち上がり及び立ち下がり）で、８ビットシフトレジスタ１４４に取り込まれる。つまり、一度に転送される記録データは、８ビット分で、ブロック０から１５までの１６回繰り返すことで、１カラム分の記録データが１２８個のノズルにより記録される。
【００４１】
図１２は、１６ブロック駆動を行う記録ヘッドにおける各ノズルからのインクの吐出タイミングを示す図である。この図では、４８回分の駆動タイミングが表されている。1回のラッチ信号（Ｌａｔｃｈ  Ｓｉｇ）の出力やヒート信号（Ｈｅａｔ  Ｓｉｇ）に同期して、1回の駆動（１ブロック分の駆動）が行われる。
【００４２】
なお、図中の左から右に時間が経過した場合のインクの吐出タイミングを表している。
【００４３】
最初のタイミングで、ブロック０の８ドットが記録され、次のタイミングでブロック１の８ドットが記録される。そして、ブロック２、３、４・・・と順に１５ブロックまで記録され、１２８ノズル分のデータに基づく記録が行われる。以上、この繰り返しにより、記録媒体上に画像が形成されていく。例えば、ノズル番号０のノズルやノズル番号１６のノズルは、ブロック０に含まれ、図１２で示す１番目のタイミング（左端）で駆動する。ノズル番号１のノズルやノズル番号１７のノズルは、ブロック１に含まれ、図１２で示す２番目のタイミング（左から２番目）で駆動する。
【００４４】
図２で示されるノズルカウンタシーケンサ１２０は、記録ヘッドに転送する記録データの量を評価して、その評価結果をメモリ（ＳＲＡＭ１２１）に格納する。この記録データの量の評価は、例えば、記録データについてノズルの駆動するデータをカウントする。
【００４５】
図４に、ノズルカウンタシーケンサ１２０内部のブロック構成図を示す。なお、このノズルカウンタシーケンサ１２０は、記録ヘッド１のノズル列ごとに備えられている。ノズルカウンタシーケンサ１２０における記録開始から記録終了までの動作フローを図１５のフローチャートを用いて説明する。
【００４６】
記録スタート後、Ｌａｔｃｈ  Ｓｉｇを入力する（ステップＳ３１０）。そして、Ｌａｔｃｈ  Ｓｉｇのタイミングにあわせて、シーケンサ１３１は、ＳＲＡＭ１２１に格納されたＢｌｏｃｋ  Ｓｉｇで選択されたブロックｘ（Ｂｌｏｃｋｘ）の各ノズルの駆動数についてのデータを読み出してくる（ステップＳ３２０）。例えば、ブロック０に対応するノズルの番号は、０、１６、３２、４８、・・・、１１２である。これらの番号に対応するデータをＳＲＡＭ１２１から読み出す。このデータは１つのノズルにつき２ビットで表現される。１つのブロックは８つのノズルで構成されている。
【００４７】
従って、ノズルカウンタシーケンサ１２０には、１つのブロックを構成する各ノズルのデータを個別に減算できるように８つの減算器が設けられている。ＳＲＡＭ１２１から読み出したデータは、２ビットづつ、１３２＿０〜１３２＿７の減算器０〜７に振り分けられる。例えば、ノズル番号０のデータは、１３２＿０に設定され、ノズル番号１６のデータは、１３２＿１に設定され、ノズル番号１１２のデータは、１３２＿７に設定される。そして、このＳＲＡＭ１２１から読み出したデータから、シーケンスコントローラ１０４から受け取ったカウントデータ（Ｃｏｕｎｔ  Ｄａｔａ、Ｂｌｏｃｋｘについての各ノズルの駆動回数についてのデータ）により減算される（ステップＳ３３０）。ここで、ＳＲＡＭ１２１から読み出したデータを２ビットずつに分けているが、これはノズル毎に０から３までの最大３までカウントする構成としているためである。つまり、ＳＲＡＭ１２１は、ノズル毎に最大７までカウントするのであればノズル毎に３ビット、ノズル毎に最大１５までカウントするのであればノズル毎４ビットの容量を持つ必要がある。本実施例では、ノズル毎のカウント数を最大３までの構成としている。なお、ＳＲＡＭ１２１に初期値を格納するタイミングは記録装置の電源投入時であり、例えばＣＰＵ１１０からの初期値設定信号により設定が行われる。
【００４８】
ステップＳ３３０の減算結果の値は、ステップＳ３２０でＳＲＡＭ１２１から読み出したアドレスと同じアドレスに書き戻される（ステップＳ３４０）。従って、ノズルカウンタシーケンサ１２０は、減算結果を格納するために、例えば、読み出したブロック情報を保持するレジスタを備えている。なお、このようなアクセスするために保持する情報として、ＳＲＡＭ１２１のアドレス情報を保持するレジスタ、あるいは、ブロックの順序テーブルとテーブルを指定するポインタ等でも構わない。ステップＳ３５０では、全記録が終了したか否かの判断が行われ、Ｙｅｓの場合には、記録終了となる。Ｎｏの場合には、ステップＳ３１０からステップＳ３４０までの動作が、ブロック０からブロック１５まで繰り返される。なお、ＳＲＡＭ１２１に書き戻された減算結果の値が０に達した場合は、初期値設定信号により新たに初期値に設定されるまで０が保持される。
【００４９】
図９は、ノズルカウンタシーケンサ１２０における動作タイミング図である。
【００５０】
Ｌａｔｃｈ  Ｓｉｇのタイミングにあわせて、Ｂｌｏｃｋ  Ｓｉｇに応じたＳＲＡＭアドレスから対応する記録データ（ＳＲＡＭリードデータ）が読み出され、そのデータのカウントが行われる。そして、ＳＲＡＭリードデータからカウント値分の減算が行われ、ＳＲＡＭリードデータを読み出したアドレスと同じアドレスに減算後の値の書き戻し（更新）を行う。上記動作が、記録動作期間中、Ｌａｔｃｈ  Ｓｉｇ毎に繰り返し行われる。
【００５１】
なお、図４において、ＯＲ回路１３３は、減算器０〜７の出力が全て‘０’であった場合に‘０’となり、それ以外の場合は‘１’となる。１３４＿０〜１３４＿１５のＬａｔｃｈ０〜１５は、ＯＲ回路１３３からの出力をＬａｔｃｈ  Ｓｉｇによってラッチするラッチ回路である。Ｌａｔｃｈ０〜１５は、それぞれブロック０〜１５に対応するラッチ回路である。デコーダ１３０によってデコードされた、Ｂｌｏｃｋ  Ｓｉｇのデコード値が０の場合には、ＯＲ回路１３３からの出力は、Ｌａｔｃｈ０にラッチされる。即ち、Ｌａｔｃｈ０はブロック０についてのＯＲ回路１１３の出力をラッチする。同様に、Ｂｌｏｃｋ  Ｓｉｇのデコード値が１の場合にはＬａｔｃｈ１に、デコード値が２の場合にはＬａｔｃｈ２に、・・・デコード値が１５の場合にはＬａｔｃｈ１５に、という様にラッチされる。このＯＲ回路１３５は、Ｌａｔｃｈ０〜Ｌａｔｃｈ１５のいずれかが、ラッチする毎に、処理を行う。ＯＲ回路１３５はＬａｔｃｈ０〜Ｌａｔｃｈ１５の出力が全て‘０’であった場合に‘０’となり、それ以外の場合は‘１’となる。Ｌａｔｃｈ回路１３６は、ＣＰＵからのトリガによって、ＯＲ回路１３５の出力値をラッチする回路である。本実施形態では、複数の減算器から出力される情報（値）の判定や複数のラッチ回路から出力される情報（値）の判定を行うために、ＯＲ回路を用いているがこの方法に限定するものではない。
【００５２】
以上のように、減算器はヘッドロジックに転送する単位でデータを保持し、減算後の値はＳＲＡＭ１２１に書き戻される。つまり、ＳＲＡＭ１２１は、２ビットづつ１２８ノズル分の記憶容量を持つこととなる。
【００５３】
また、Ｌａｔｃｈ０〜１５によって、ブロック毎に、減算後の値のＯＲ値をラッチし、更にＬａｔｃｈ０〜１５の出力値のＯＲ値をＬａｔｃｈ回路１３６でラッチする。以上のような構成により、記録データの転送に同期して、転送データ量を評価と評価結果を記憶手段に格納する。
【００５４】
Ｆ／Ｆ（フリップ・フロップ）で構成されたカウンタに比べて、ＳＲＡＭは回路規模を大幅に縮小することが可能である。そのため、上記構成とすることで、従来のノズル毎にカウント手段を持つ構成に比べて、回路規模を大幅に縮小することが可能となる。
【００５５】
続いて、ＣＰＵ１１０における、予備吐出までの時間管理方法に関して説明を行う。ＣＰＵ１１０は、記録ヘッドの走査、記録媒体の搬送、記録ヘッドの駆動等の制御を行う。
【００５６】
図１３は、ＣＰＵ１１０の予備吐出までの時間管理方法に関するフローチャートである。
【００５７】
ＣＰＵ１１０は、ＣＰＵ１１０内部のレジスタに記録可能時間Ｔｓ（例えば５００ｍＳ）を設定する（ステップＳ１０５）。この記録可能時間とは予備吐出を行わずに記録を行うことができる標準的な時間である。言い換えると、記録可能時間とは、予備吐出を行わずに、記録素子により所望のインク量の吐出が行うことができる時間である。従って、記録可能時間が経過する毎に予備吐出動作を行えば、画像の品位を維持できる。次に、ＣＰＵ１１０内部のタイマーを起動し、所定の時間ごとに行う周期カウントの開始をする（ステップＳ１１０）。ステップＳ１１５で記録をスタートした後、周期カウントのカウント結果より所定の時間Ｎ（例えば５０ｍＳ）が経過するのを待ち（ステップＳ１２０）、ＣＰＵ１１０はＳＲＡＭ初期値設定信号をシーケンサ１３１に出力する。周期的（時間Ｎ毎）にインクの吐出回数を計測するためである。シーケンサ１３１は、記録動作中か否かの判断を行い、ＳＲＡＭの初期回化とＡＮＤＯＲ回路１３５からの出力値のＬａｔｃｈ回路１３６によるラッチとを行う。シーケンサ１３１の記録動作中か否かの判断に関しては、後ほど説明を行う。
【００５８】
ＣＰＵ１１０は、Ｌａｔｃｈ回路１３６がラッチした値をリードし（ステップＳ１２５）、リード値が‘０’か否かを判断する（ステップＳ１３０）。別の表現をすると、各記録素子によるインク吐出回数が予め定められた回数以上かどうかを判断する。リード値が‘０’の場合には、全てのノズルが所定の発数（ここでは３発）の吐出を行ったと判断（判定）し、ＣＰＵ内部のレジスタに記録可能時間Ｔｓを設定する（ステップＳ１４０）。全記録が終了した場合には（ステップＳ１５５）、記録終了となり（ステップＳ１６０）、動作フローを終了する。全記録が終了していない場合には、ステップＳ１２０に戻り周期カウントのカウント結果より所定の時間Ｎが経過するのを待つ。
【００５９】
ステップＳ１３０において、Ｌａｔｃｈ回路１３６の値のリード値が‘１’であった場合には、いずれかのノズルが所定発数の吐出が行われなかったと判断（判定）し、ＣＰＵ内部のレジスタ値、記録可能時間Ｔｓを調整する（ステップＳ１３５）。この調整は、例えば、記録可能時間ＴｓからＮを減算する。減算後の時間が０Ｓでない場合、ステップＳ１５５へと進む（ステップＳ１４５）。ステップＳ１４５で減算後の時間が０Ｓであった場合には、予備吐出が実行される（ステップＳ１５０）。なお、別の実施形態として、ステップＳ１５０において、予備吐出の実行を行うとともに記録可能時間Ｔｓの設定を行っても構わない。
【００６０】
つまり、記録可能時間が５００ｍＳであった場合、５０ｍＳ毎にＣＰＵ１１０は、Ｌａｔｃｈ回路１３６の値をリードする。リードした値が‘０’であった場合には、記録可能時間を５００ｍＳにリセットし、‘１’であった場合には、記録可能時間から５０ｍＳを減算していく。このように判定結果（‘１’または‘０’）に基づき、記録可能時間の調整を行う。例えば、１０回連続して判定結果（リード値）が‘１’であった場合に、記録可能時間は、０ｍＳとなるので予備吐出が必要となる。但し、途中で判定結果（リード値）‘０’をリードすると、記録可能時間は５００ｍＳにリセットされるので、予備吐出の必要はなくなる。即ち、記録ヘッドが、記録領域から離れた予備吐位置に移動する回数を減らすことができる。このように、必要な場合のみ予備吐出を実行するのでスループットの低下を抑えることが可能となる。
【００６１】
続いて、シーケンサ１３１の動作について説明を行う。
【００６２】
ＣＰＵ１１０の内部のタイマーは、記録動作のタイミングとは相関が無いため、ＳＲＡＭ１２１の初期化命令は、記録動作中のＳＲＡＭ１２１へのデータのリード及びデータのライトの途中においても、非同期に発令される。ＳＲＡＭへのデータのリード及びデータのライトの最中に初期化を行うと、記録データのカウント抜けが発生してしまう場合がある。そこで、ＣＰＵ１１０からＳＲＡＭ１２１の初期化命令が発令されても、ＳＲＡＭ１２１へのデータのリード及びデータのライトについての動作が確実に終了しているタイミングで初期化を行うよう制御する。具体的には、次のＬａｔｃｈ  Ｓｉｇの入力時まで、ＳＲＡＭ１２１の初期化とＬａｔｃｈ回路１３６のラッチ動作をウェイトさせる制御を行う。
【００６３】
図１０は、シーケンサ１３１のウェイト動作タイミングを示すタイミング図である。
【００６４】
ＣＰＵ１１０よりＳＲＡＭ初期値設定信号が入力された場合、シーケンサ１３１はウェイト信号をアサートする。ウェイト信号がアサートの状態でＬａｔｃｈ  Ｓｉｇが入力されると、ＳＲＡＭ１２１の初期化が行われる。ＳＲＡＭ１２１の初期化は、例えば初期値を３とするとアドレス０〜１５の割り当てられた領域に’３’（２ビットで表すと’１１’）が設定される。
【００６５】
ＳＲＡＭ１２１の初期化が終了した後に、アドレス１からＢｌｏｃｋ１のデータを読み出し、ヘッド転送データを減算後にアドレス１にライトを行う。
【００６６】
また、シーケンサ１３１は、ウェイト信号がアサートの状態でＬａｔｃｈ  Ｓｉｇが入力されると、Ｌａｔｃｈ回路１３６がＯＲ回路１３５の値をラッチするようＬａｔｃｈ回路１３６にＬａｔｃｈ  Ｓｉｇを出力する。このＬａｔｃｈ  Ｓｉｇにより、ＯＲ回路１３５の値がＬａｔｃｈ回路１３６にラッチされる。
【００６７】
このように、記録動作中にＳＲＡＭ初期値設定信号が入力された場合には、ＳＲＡＭ１２１の初期化とＬａｔｃｈ回路１３６のラッチ動作を次のＬａｔｃｈ  Ｓｉｇが入力するまでウェイトさせる。このことにより、記録データのカウント抜けを発生することなく、全ての記録データのカウントを行うことが可能となる。
【００６８】
非記録動作中に、所定の時間Ｎを経過すると、ＣＰＵ１１０はＳＲＡＭ１２１の初期化命令の発令を行うが、このとき記録動作中ではない為、シーケンサ１３１にＬａｔｃｈ  Ｓｉｇは入力されない。ここで、非記録動作中の状態として、キャリッジ２の加速中、減速中、或いはホストＰＣからのデータ受信待ち等の状態が想定される。
【００６９】
シーケンサ１３１は、記録中ＳＴＡＴＵＳ信号から記録動作中か否かの判断を行い、記録動作中にＳＲＡＭ１２１の初期化命令が発令された場合には、ウェイト信号を発生させる。一方、非記録動作中にＳＲＡＭ１２１の初期化命令が発令された場合には、この発令直後に、ＳＲＡＭ１２１の初期化とＬａｔｃｈ回路１３６によるラッチを行う。図１１は、非記録動作中にＳＲＡＭ１２１の初期化命令が発令された場合のタイミング図である。このように、ＳＲＡＭ１２１の初期化命令が発令された直後にＳＲＡＭ１２１の初期化が行われる。
【００７０】
図１４に、ＳＲＡＭ１２１を初期化する際のフローチャートを示す。
【００７１】
ＣＰＵ１１０からＳＲＡＭ１２１の初期化命令が発令されると（ステップＳ２０５）、シーケンサ１３１は、記録中ＳＴＡＴＵＳ信号により記録動作中か否かの判断を行う（ステップＳ２１０）。記録動作中で無い場合はすぐに、ＳＲＡＭ１２１は初期値に設定（ステップＳ２５５）され、Ｌａｔｃｈ回路１３６はＯＲ回路１３５のデータをラッチする（ステップＳ２６０）。ステップＳ２１０において、記録動作中と判断した場合には、ウェイト信号を‘１’（信号レベルをハイ状態）に設定し（ステップＳ２１５）、Ｌａｔｃｈ  Ｓｉｇの入力を待つ。Ｌａｔｃｈ  Ｓｉｇの入力後（ステップＳ２２０）、ＯＲ回路１３５のデータをＬａｔｃｈ回路１３６にラッチし（ステップＳ２２５）、ＳＲＡＭ１２１に初期値を設定する（ステップＳ２３０）。その後、ウェイト信号を‘０’（信号レベルをロウ状態）に設定し、ＳＲＡＭ１２１からＢｌｏｃｋｘのデータをリード（ステップＳ２４０）する。リードしたＳＲＡＭ１２１のデータからヘッド転送データを減算し（ステップＳ２４５）、ＳＲＡＭ１２１に減算後の値をライトする（ステップＳ２５０）。
【００７２】
以上のように、シーケンサ１３１は記録動作中か否かの判断を行い、記録動作中と非記録動作中とでＳＲＡＭ１２１の初期化動作を別にする。このことで、Ｌａｔｃｈ  Ｓｉｇが入力されない非記録動作時にも、ＳＲＡＭ１２１の初期化とＬａｔｃｈ回路１３６へのラッチを行うことが可能となる。なお、記録中ＳＴＡＴＵＳ信号は、エンコーダ信号に基づき生成された信号であり、記録媒体４の記録領域上をキャリッジ２が動作中にのみ‘１’となる信号であり、シーケンスコントローラ１０４内部で生成される信号である。
【図面の簡単な説明】
【００７３】
【図１】本発明の代表的な実施例であるインクジェット記録装置の概略構成を示す斜視図である。
【図２】ノズルカウンタロジックの内部ブロック図である。
【図３】従来のカウンタを備えた回路の一例を表す図である。
【図４】ノズルカウンタシーケンサ内部のブロック構成図である。
【図５】ヘッドロジックの構成図である。
【図６】記録ヘッドのノズル配置の具体的な例を示す図である。
【図７】記録ヘッドのノズル配置の具体的な別の例を示す図である。
【図８】ヘッドロジックを駆動するタイミング図である。
【図９】ノズルカウンタシーケンサにおける動作タイミング図である。
【図１０】シーケンサのウェイト動作タイミングを示すタイミング図である。
【図１１】非記録動作中にＳＲＡＭの初期化命令が発令された場合のタイミング図である。
【図１２】１６ブロック駆動を行う記録ヘッドにおける各ノズルからのインクの吐出タイミングを示す図である。
【図１３】ＣＰＵの予備吐出までの時間管理方法に関するフローチャートである。
【図１４】ＳＲＡＭを初期化する際のフローチャートである。
【図１５】ノズルカウンタシーケンサにおける動作フローを示す図である。
【符号の説明】
【００７４】
１  記録ヘッド
１０４  シーケンスコントローラ
１０７  Ｉ/Ｆ制御ブロック
１１０  ＣＰＵ
１２０  ノズルカウンタシーケンサ
１２１  ＳＲＡＭ
１３１  シーケンサ
１３２  減算器
【図１】
0005247075.tif 000002
【図２】
0005247075.tif 000003
【図３】
0005247075.tif 000004
【図４】
0005247075.tif 000005
【図５】
0005247075.tif 000006
【図６】
0005247075.tif 000007
【図７】
0005247075.tif 000008
【図８】
0005247075.tif 000009
【図９】
0005247075.tif 000010
【図１０】
0005247075.tif 000011
【図１１】
0005247075.tif 000012
【図１２】
0005247075.tif 000013
【図１３】
0005247075.tif 000014
【図１４】
0005247075.tif 000015
【図１５】
0005247075.tif 000016