(57)【特許請求の範囲】
【請求項１】
所定の単位で送信される受信データを格納する第１の受信データ格納部と、
前記受信データを格納する第２の受信データ格納部と、
前記受信データを受信したとき、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、当該受信データを前記第１の受信データ格納部および第２の受信データ格納部に順次書き込むように制御し、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データを前記第２の受信データ格納部に書き込む書き込み制御部と、
前記受信データが到達したタイミングであるパスタイミングを前記第２の受信データ格納部に格納された前記受信データに基づき算出して取得し、当該パスタイミングに基づいて、前記第１の受信データ格納部に格納された前記受信データを読み出すように制御する読み出し制御部と、
前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、前記読み出し制御部によって読み出された前記第１の受信データ格納部に格納された前記受信データに対して逆拡散処理を行い、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データに対して直接逆拡散処理を行う逆拡散処理部と、
を備えることを特徴とするＲＡＫＥ受信機。
【請求項２】
前記逆拡散処理部は、ＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データを受信した場合には、前記読み出し制御部によって読み出された前記ＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ７準拠の逆拡散処理を行うことを特徴とする請求項１に記載のＲＡＫＥ受信機。
【請求項３】
前記逆拡散処理部は、ＤＰＣＨの受信データを受信した場合には、当該ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散処理を行うことを特徴とする請求項１または２に記載のＲＡＫＥ受信機。
【請求項４】
前記逆拡散処理部は、ＨＳ−ＤＰＣＨの受信データを受信した場合には、当該ＨＳ−ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散処理を行うことを特徴とする請求項１〜３のいずれか一つに記載のＲＡＫＥ受信機。
【請求項５】
前記逆拡散処理部は、複数の受信データに対して逆拡散処理を並列に行うことを特徴とする請求項１〜４のいずれか一つに記載のＲＡＫＥ受信機。
【請求項６】
所定の単位で送信される受信データを格納する第１の受信データ格納部と、
前記受信データを格納する第２の受信データ格納部と、
前記受信データを受信したとき、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、当該受信データを前記第１の受信データ格納部および第２の受信データ格納部に順次書き込むように制御し、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データを前記第２の受信データ格納部に書き込む書き込み制御部と、
前記第２の受信データ格納部に格納された前記受信データの遅延プロファイルを測定する遅延プロファイル測定部と、
前記遅延プロファイル測定部によって測定された遅延プロファイルから遅延量およびパス数を算出し、パスタイミングを検出するパスタイミング検出部と、
前記パスタイミング検出部によって検出された前記パスタイミングに基づいて、前記第１の受信データ格納部に格納された前記受信データを読み出すように制御する読み出し制御部と、
前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、前記読み出し制御部によって読み出された前記第１の受信データ格納部に格納された前記受信データに対して逆拡散処理を行い、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データに対して直接逆拡散処理を行う逆拡散処理部と、
を備えることを特徴とする基地局装置。
【請求項７】
所定の単位で送信される受信データを受信したとき、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、当該受信データを第１の受信データ格納部および第２の受信データ格納部に順次書き込むように制御し、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データを前記第２の受信データ格納部に書き込む書き込み制御ステップと、
前記受信データが到達したタイミングであるパスタイミングを前記第２の受信データ格納部に格納された前記受信データに基づき算出して取得し、当該パスタイミングに基づいて、前記受信データ格納部に格納された前記第１の受信データを読み出すように制御する読み出し制御ステップと、
前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、前記読み出し制御ステップによって読み出された前記第１の受信データ格納部に格納された前記受信データに対して逆拡散処理を行い、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データに対して直接逆拡散処理を行う逆拡散処理ステップと、
を含むことを特徴とする受信制御方法。
【請求項８】
所定の単位で送信される受信データを受信したとき、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、当該受信データを第１の受信データ格納部および第２の受信データ格納部に順次書き込むように制御し、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データを前記第２の受信データ格納部に書き込む書き込み制御手順と、
前記受信データが到達したタイミングであるパスタイミングを前記第２の受信データ格納部に格納された前記受信データに基づき算出して取得し、当該パスタイミングに基づいて、前記第１の受信データ格納部に格納された前記受信データを読み出すように制御する読み出し制御手順と、
前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨである場合には、前記読み出し制御手順によって読み出された前記第１の受信データ格納部に格納された前記受信データに対して逆拡散処理を行い、前記受信データがＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨ以外である場合には、当該受信データに対して直接逆拡散処理を行う逆拡散処理手順と、
をコンピュータに実行させることを特徴とする受信制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＵＥから送信されたデータを受信するＲＡＫＥ受信機、基地局装置、受信制御方法および受信制御プログラムに関する。
【背景技術】
【０００２】
従来より、３ＧＰＰ（3rd  Generation  Partnership  Project）に準拠した通信方式の一つであるＷ−ＣＤＭＡ（Wideband  Code  Division  Multiple  Access）が知られている。Ｗ−ＣＤＭＡの通信システム内、特に基地局装置および移動局内では、マルチパス受信のために、ＲＡＫＥ（レイク）受信機が採用されている（特許文献１および２参照）。
【０００３】
また、このようなＷ−ＣＤＭＡを拡張した上り方向の高速パケット通信規格であるＥＵＬ（または、ＨＳＵＰＡ）において、Ｅ−ＤＰＣＨ（Ｅ−ＤＰＤＣＨ／Ｅ−ＤＰＣＣＨを含めた呼称）は、ＵｐＬｉｎｋの高速パケット通信を行う上り物理ｃｈとして用いられている。
【０００４】
データ通信用の上り物理ｃｈ（Ｅ−ＤＰＣＨのうち、Ｅ−ＤＰＤＣＨについて）では、３ｓｌｏｔまたは１５ｓｌｏｔ（１０ｍｓ）単位（サブフレームの単位）で各ＵＥ（User  Equipment）からの上りデータが衝突しないように、送信タイミングの管理が行われている。そして、各ＵＥから送信されたデータを基地局装置のＲＡＫＥ受信機が受信する。具体的には、ＲＡＫＥ受信機では、複数の逆拡散処理回路が各ＵＥから受信したデータに対して逆拡散処理を順次行い、リアルタイムでＲＡＫＥ受信処理を行っている（図８参照）。
【０００５】
【特許文献１】特開２０００−２４４４５５号公報
【特許文献２】特表２００４−５３３１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記した従来の技術では、ＵＥ側の上りデータの送信タイミングが他のＵＥからの上りデータと衝突しないように管理されている。しかしながら、ＵＥと基地局装置との間の距離によっては、基地局装置に到達する電波の遅延時間により上りデータが重なる場合がある（図９参照）。このような場合に、リアルタイムで、重なる部分ももれなくＲＡＫＥ受信処理を行う場合には、複数のＲＡＫＥ受信回路を持たなくてはならず回路規模が増大するという課題があった。
【０００７】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、回路規模を削減したＲＡＫＥ受信機、基地局装置、受信制御方法および受信制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、このＲＡＫＥ受信機は、所定の単位で送信される受信データを格納する受信データ格納部を備える。そして、ＲＡＫＥ受信機は、受信データを受信すると、当該受信データを受信データ格納部に順次書き込むように制御する。また、ＲＡＫＥ受信機は、受信データが到達したタイミングであるパスタイミングを取得し、当該パスタイミングに基づいて、受信データ格納部によって格納された受信データを読み出すように制御する。その後、ＲＡＫＥ受信機は、読み出された受信データに対して逆拡散処理を行うことを要件とする。
【発明の効果】
【０００９】
開示の装置は、回路規模を削減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下に添付図面を参照して、この発明に係るＲＡＫＥ受信機、基地局装置、受信制御方法および受信制御プログラムの実施例を詳細に説明する。
【実施例１】
【００１１】
以下の実施例では、実施例１に係る基地局装置の構成および処理の流れを順に説明し、最後に実施例１による効果を説明する。なお、以下では、ＷＣＤＭＡ基地局装置において、上り高速パケット通信が追加されるＥＵＬ基地局装置のベースバンド受信部に本発明を適用する場合の例を説明する。
【００１２】
［基地局装置の構成］
次に、図１を用いて、基地局装置１０の構成を説明する。図１は、実施例１に係る基地局装置１０の構成を示すブロック図である。同図に示すように、この基地局装置１０は、信号受信部１１、コード発生部１２、メモリ１３、遅延プロファイル測定部１４、遅延量パス数検出部１５、ＲＡＫＥ受信部１６を備える。以下にこれらの各部の処理を説明する。
【００１３】
信号受信部１１は、拡散処理された上りデータである受信信号（アナログ信号）をＵＥ（User  Equipment、移動端末）からアンテナを介して受信する。信号受信部１１は、帯域制限部１１ａ、ＬＮＡ（Low  Noise  Amplifier）１１ｂ、周波数変換部１１ｃおよびＡ／Ｄ変換部１１ｄを有する。
【００１４】
帯域制限部１１ａは、アンテナが受信したアナログ信号の周波数帯域を制限する帯域制限を行った後に、アナログ信号をＬＮＡ１１ｂに入力する。ＬＮＡ１１ｂは、雑音指数の小さい増幅器であり、帯域制限部１１ａから入力されたアナログ信号を増幅し、周波数変換部１１ｃに入力する。
【００１５】
周波数変換部１１ｃは、入力された複数の信号を混合する。具体的には、周波数変換部１１ｃは、ＬＮＡ１１ｂから入力されたアナログ信号と、図示しない局部発信器から入力された局部発振信号とを混合して、アナログ信号をベースバンド帯の周波数に変換してＡ／Ｄ変換部１１ｄに入力する。
【００１６】
Ａ／Ｄ変換部１１ｄは、アナログ信号に対してＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換部１１ｄは、周波数変換部１１ｃに入力されたアナログ信号に対してＡ／Ｄ変換を行ってデジタルデータに変換する。そして、Ａ／Ｄ変換部１１ｄは、遅延プロファイル測定部１４の前段に設けられたメモリ１３と、逆拡散処理部１６ｂの前段に設けられたメモリ１６ａとに格納させる。なお、Ａ／Ｄ変換部１１ｄは、受信信号がＥ−ＤＰＤＣＨ以外である場合（例えば、ＤＰＤＣＨ、ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨ、Ｅ−ＤＰＣＣＨである場合）には、メモリ１６ａに格納せずに、逆拡散処理部１６ｂに直接通知される。
【００１７】
コード発生部１２は、アナログ信号を送信したＵＥに対応するスクランブルコード（拡張コード）を示す情報を図示しない上位装置から受信し、その情報を基にスクランブルコードを発生させて、メモリ１３に格納する。なお、後述する遅延プロファイル測定部１４は、コード発生部１２によって発生されたスクランブルコードから、信号を発信した発信元ＵＥを判別することができる。
【００１８】
メモリ１３は、アンテナごとに個々に割り当てられたメモリであって、Ａ／Ｄ変換部１１ｄによって変換されたデジタルデータと、コード発生部１２によって発生されたスクランブルコードとを格納する。
【００１９】
遅延プロファイル測定部１４は、遅延プロファイル測定回路を有し、受信アンテナごとに遅延プロファイルを測定する。具体的には、遅延プロファイル測定部１４は、マッチドフィルタ（相関器）１４ａおよび平均化処理部１４ｂを備え、メモリ１３に格納されたデジタルデータおよびスクランブルコードを用いて遅延プロファイルを測定する。
【００２０】
マッチドフィルタ１４ａは、デジタルデータとスクランブルコードの相関をとり、一致した数をパスの検出に用いられる検出相関値レベルとして、平均化処理部１４ｂに出力する。平均化処理部１４ｂは、マッチドフィルタ１４ａから出力された相関値レベルに対して、検波・復調用とは異なりより長い時間の平均処理（すなわち、短区間中央値変動や瞬時値変動などのフェージングに起因する要因を除去するための平均処理）を行う。そして、平均化処理部１４ｂは、遅延プロファイルを測定して、遅延量パス数検出部１５に通知する。
【００２１】
遅延量パス数検出部１５は、遅延プロファイルから遅延量およびパス数を算出し、パスタイミングを検出する。具体的には、遅延量パス数検出部１５は、平均化処理部１４ｂによって通知された遅延プロファイルから、ＵＥから送信された「上りデータ」のパスタイミング（到達時間）を検出し、ＲＡＫＥ受信部１６にパスタイミングを通知する。
【００２２】
図２の例を用いて説明すると、遅延量パス数検出部１５は、遅延プロファイルの相関値レベルが所定の閾値以上であるピークを検出する。そして、遅延量パス数検出部１５は、ピークの数からパス数を算出し（図２の例では、パス数が２つ（直接波と反射波））、各ピーク位置から遅延量をそれぞれ算出して、パスタイミングをそれぞれ検出する。ここで検出されたパスタイミングは、後述するメモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆによってメモリ１６ａのリード開始タイミングとして用いられる。
【００２３】
ＲＡＫＥ受信部１６は、逆拡散処理を行って逆拡散信号を分離し、分離された逆拡散信号にそれぞれ重みをつけて合成するＲａｋｅ受信回路を有する。そして、ＲＡＫＥ受信部１６は、メモリ１６ａ、逆拡散処理部１６ｂ、逆拡散コード生成部１６ｃ、同期検波処理部１６ｄ、ｃｈ推定処理部１６ｅを備える。
【００２４】
メモリ１６ａは、逆拡散回路の前段に設置された所定のｓｌｏｔ分のメモリであり、所定の単位で送信されるＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨのデジタルデータを格納する。具体的には、メモリ１６ａは、Ａ／Ｄ変換部１１ｄから入力されたＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨのデジタルデータを格納する。ここで、所定のｓｌｏｔ分とは、遅延を吸収できる分のｓｌｏｔ数が設けられている。
【００２５】
そして、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、デジタルデータを受信すると、当該デジタルデータをメモリ１６ａに順次書き込むように制御する。また、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、受信データが到達したタイミングであるパスタイミングを取得し、パスタイミングに基づいて、メモリ１６ａに格納された受信データを読み出すように制御する。
【００２６】
具体的には、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、遅延量パス数検出部１５からパスタイミングを受信したかを判定し、パスタイミングを受信したと判定すると、パスタイミングを基にリードを開始する位置であるリードアドレスを決定する。そして、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、決定されたリードアドレスからリードを開始するように逆拡散処理部１６ｂの読み出し処理を制御する。
【００２７】
ここで、メモリ１６ａへのリードライト処理について図３の例を用いて具体的に説明する。同図に示すように、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、デジタルデータを書き込むメモリｗｒｉｔｅアドレスについて、ＢＴＳ基準パルス（１０ｍｓ周期）からカウントを開始する（図３の例では、メモリｗｒｉｔｅアドレス「１２０」から開始）する。
【００２８】
また、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆは、パスタイミングを受信すると、パスタイミングを基にリードを開始する位置であるメモリｒｅａｄアドレスを決定し、読み出しを開始（図３の例では、メモリｗｒｉｔｅアドレス「１２０」から読み出しを開始）する。
【００２９】
つまり、パスタイミングに応じて、リードを開始する位置であるメモリｒｅａｄアドレスが変わる。例えば、図３の例では、メモリｒｅａｄデータ「ＵＥ＃１Ｓｕｂｆｒａｍｅ０」を読み出した後に、「ＵＥ＃２Ｓｕｂｆｒａｍｅ１」を読み出す場合には、アドレスが不連続に読み出す（メモリｗｒｉｔｅアドレス「７７９９」を読み出した後に、「７９００」を読み出す）ことになる。
【００３０】
つまり、図４に示すように、逆拡散処理部１６ｂの前段にデジタルデータを蓄積するメモリ１６ａを設けているので、ＵＥからの上りデータが重なった場合でも、一旦メモリ１６ａに格納した後に、位相をそろえて逆拡散処理部１６ｂへ読み出すことができる。その結果、ＲＡＫＥ受信部１６は、回路規模を増大させることなく、重なりを吸収することができる。
【００３１】
逆拡散処理部１６ｂは、メモリ１６ａから読み出されたデジタルデータに対して逆拡散処理を行う。具体的には、逆拡散処理部１６ｂは、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆによって決定されたリードアドレス（リード開始位置）からメモリ１６ａに格納されたデジタルデータを読み出し、逆拡散処理を行う。
【００３２】
また、逆拡散処理部１６ｂは、３ＧＰＰ  Ｒｅｌｅａｓｅ７準拠の逆拡散回路とともに、３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散回路と、３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散回路と並列に有する。そして、逆拡散処理部１６ｂは、ＤＰＣＨの受信データである場合には、３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散回路を用いて、ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散処理を行う。また、逆拡散処理部１６ｂは、ＨＳ−ＤＰＣＨの受信データである場合には、３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散回路を用いて、ＨＳ−ＤＰＣＨの受信データに対して、３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散処理を行う。
【００３３】
ここで、図５を用いてＲＡＫＥ受信部１６におけるメモリ１６ａと逆拡散処理部１６ｂの詳細な構成を説明する。同図に例示するように、ＲＡＫＥ受信部１６は、「メモリ＃１〜＃８」にそれぞれ対応する「逆拡散回路＃１〜＃８」を有している。このような構成のもと、ＲＡＫＥ受信部１６は、所定の単位時間（例えば、ｃｈｉｐ＝３．８４ＭＨｚ）当たりの逆拡散処理量を増やすため、８ｃｈｉｐ分の逆拡散処理を並列に行う。つまり、複数のデジタルデータに対して逆拡散処理を並列に行って、単位時間当たりの多重処理数を８倍にすることが可能となるので、１つのハードブロックで８つのＵＥの上りデータを逆拡散処理することが可能となる。
【００３４】
逆拡散コード生成部１６ｃは、逆拡散コードを生成して逆拡散処理部１６ｂに通知する。同期検波処理部１６ｄは、ｃｈ推定処理部１６ｅから通知された位相回転量を用いて、デジタル信号の位相のずれを直し、図示しないデインターリーブにＲＸデータを出力する。ｃｈ推定処理部１６ｅは、位相回転量を測定して同期検波処理部１６ｄに通知する。
【００３５】
［ＲＡＫＥ受信部による処理］
次に、図６を用いて、実施例１に係る基地局装置におけるＲＡＫＥ受信部による処理を説明する。図６は、実施例１に係る基地局装置におけるＲＡＫＥ受信部の処理動作を示すフローチャートである。
【００３６】
同図に示すように、基地局装置１０のＲＡＫＥ受信部１６は、信号受信部１１からデジタルデータを受信すると（ステップＳ１０１肯定）、受信したデジタルデータをメモリ１６ａに格納する（ステップＳ１０２）。そして、ＲＡＫＥ受信部１６は、遅延量パス数検出部１５からパスタイミングを受信したかを判定する（ステップＳ１０３）。
【００３７】
そして、ＲＡＫＥ受信部１６は、パスタイミングを受信したと判定すると（ステップＳ１０３肯定）、パスタイミングを基にリードを開始する位置であるリードアドレスを決定する（ステップＳ１０４）。続いて、ＲＡＫＥ受信部１６は、決定されたリードアドレスからリードを開始し（ステップＳ１０５）、逆拡散処理を行う（ステップＳ１０６）。
【００３８】
[実施例１の効果]
上述してきたように、基地局装置１０は、逆拡散処理部１６ｂの前段にデジタルデータを蓄積するメモリ１６ａを設けているので、ＵＥからの上りデータが重なった場合でも、一旦メモリ１６ａに格納した後に、位相をそろえて逆拡散処理部１６ｂへ読み出すことができる。その結果、ＲＡＫＥ受信部１６は、回路規模を増大させることなく、重なりを吸収することができるので、回路規模を削減することが可能である。
【００３９】
また、実施例１によれば、メモリ１６ａから読み出されたＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ７準拠の逆拡散処理を行うので、ＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データに対して適切に逆拡散処理を行うことが可能である。
【００４０】
また、実施例１によれば、ＤＰＣＨの受信データを受信した場合には、ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散処理を行うので、ＤＰＣＨの受信データも並列に逆拡散処理を行うことが可能である。
【００４１】
また、実施例１によれば、ＨＳ−ＤＰＣＨの受信データを受信した場合には、ＨＳ−ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散処理を行うので、ＨＳ−ＤＰＣＨの受信データも並列に逆拡散処理を行うことが可能である。
【００４２】
また、実施例１によれば、複数の受信データに対して逆拡散処理を並列に行うので、単位時間当たりの多重処理数を増やし、例えば、１つのハードブロックで複数のＵＥの上りデータを逆拡散処理することが可能である。
【実施例２】
【００４３】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。
【００４４】
（１）メモリ
上記の実施例１では、メモリ１６ａがＲＡＫＥ受信部１６ａ内にある場合を説明したが、本発明はこれに限定されるものではなく、例えば、外付けのＳＤＲＡＭ（Ｓｉｎｇｌｅ／Ｄｕａｌ−ｐｏｒｔ）でもよいし、ＦＰＧＡ内部のメモリブロックを使ってもよい。
【００４５】
（２）システム構成等
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、メモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆを、メモリｗｒｉｔｅ制御部とメモリｒｅａｄ制御部とに分散してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００４６】
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【００４７】
（３）プログラム
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、図７を用いて、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図７は、受信制御プログラムを実行するコンピュータを示す図である。
【００４８】
同図に示すように、ＲＡＫＥ受信機としてのコンピュータ６００は、メモリ６２０、ＲＯＭ６３０およびＣＰＵ６４０をバス６５０で接続して構成される。
【００４９】
そして、ＲＯＭ６３０には、上記の実施例と同様の機能を発揮する受信制御プログラム、つまり、図７に示すように、書き込み制御プログラム６３１、読み出し制御プログラム６３２および逆拡散処理プログラム６３３が予め記憶されている。なお、プログラム６３１〜６３３については、図１に示したＲＡＫＥ受信部１６の各構成要素と同様、適宜統合または分散してもよい。
【００５０】
そして、ＣＰＵ６４０が、これらのプログラム６３１〜６３３をＲＯＭ６３０から読み出して実行することで、各プログラム６３１〜６３３は、書き込み制御プロセス６４１、読み出し制御プロセス６４２および逆拡散処理プロセス６４３として機能するようになる。各プロセス６４１〜６４３は、図１に示したメモリｗｒｉｔｅ／ｒｅａｄ制御部１６ｆ、逆拡散処理部１６ｂにそれぞれ対応する。
【００５１】
また、メモリ６２０には、各ＵＥから受信したＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データを格納する。なお、メモリ６２０は、図１に示したメモリ１６ａに対応する。そして、ＣＰＵ６４０は、メモリ６２０から受信データを読み出して逆拡散処理を実行する。
【００５２】
以上の実施例１〜２を含む実施形態に関し、更に以下の付記を開示する。
【００５３】
（付記１）所定の単位で送信される受信データを格納する受信データ格納部と、
前記受信データを受信すると、当該受信データを前記受信データ格納部に順次書き込むように制御する書き込み制御部と、
前記受信データが到達したタイミングであるパスタイミングを取得し、当該パスタイミングに基づいて、前記受信データ格納部に格納された前記受信データを読み出すように制御する読み出し制御部と、
前記読み出し制御部によって読み出された前記受信データに対して逆拡散処理を行う逆拡散処理部と、
を備えることを特徴とするＲＡＫＥ受信機。
【００５４】
（付記２）前記逆拡散処理部は、ＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データを受信した場合には、前記読み出し制御部によって読み出された前記ＵｐＬｉｎｋ  Ｅ−ＤＰＤＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ７準拠の逆拡散処理を行うことを特徴とする付記１に記載のＲＡＫＥ受信機。
【００５５】
（付記３）前記逆拡散処理部は、ＤＰＣＨの受信データを受信した場合には、当該ＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ１９９９準拠の逆拡散処理を行うことを特徴とする付記１または２に記載のＲＡＫＥ受信機。
【００５６】
（付記４）前記逆拡散処理部は、ＨＳ−ＤＰＣＨの受信データを受信した場合には、当該ＨＳ−ＤＰＣＨの受信データに対して３ＧＰＰ  Ｒｅｌｅａｓｅ５準拠の逆拡散処理を行うことを特徴とする付記１〜３のいずれか一つに記載のＲＡＫＥ受信機。
【００５７】
（付記５）前記逆拡散処理部は、複数の受信データに対して逆拡散処理を並列に行うことを特徴とする付記１〜４のいずれか一つに記載のＲＡＫＥ受信機。
【００５８】
（付記６）所定の単位で送信される受信データを格納する受信データ格納部と、
前記受信データを受信すると、当該受信データを前記受信データ格納部に順次書き込むように制御する書き込み制御部と、
前記受信データの遅延プロファイルを測定する遅延プロファイル測定部と、
前記遅延プロファイル測定部によって測定された遅延プロファイルから遅延量およびパス数を算出し、パスタイミングを検出するパスタイミング検出部と、
前記パスタイミング検出部によって検出された前記パスタイミングに基づいて、前記受信データ格納部によって格納された前記受信データを読み出すように制御する読み出し制御部と、
前記読み出し制御部によって読み出された前記受信データに対して逆拡散処理を行う逆拡散処理部と、
を備えることを特徴とする基地局装置。
【００５９】
（付記７）所定の単位で送信される受信データを受信データ格納部に格納する受信データ格納ステップと、
前記受信データを受信すると、当該受信データを前記受信データ格納部に順次書き込むように制御する書き込み制御ステップと、
前記受信データが到達したタイミングであるパスタイミングを取得し、当該パスタイミングに基づいて、前記受信データ格納部によって格納された前記受信データを読み出すように制御する読み出し制御ステップと、
前記読み出し制御ステップによって読み出された前記受信データに対して逆拡散処理を行う逆拡散処理ステップと、
を含むことを特徴とする受信制御方法。
【００６０】
（付記８）所定の単位で送信される受信データを受信データ格納部に格納する受信データ格納手順と、
前記受信データを受信すると、当該受信データを前記受信データ格納部に順次書き込むように制御する書き込み制御手順と、
前記受信データが到達したタイミングであるパスタイミングを取得し、当該パスタイミングに基づいて、前記受信データ格納部によって格納された前記受信データを読み出すように制御する読み出し制御手順と、
前記読み出し制御手順によって読み出された前記受信データに対して逆拡散処理を行う逆拡散処理手順と、
をコンピュータに実行させることを特徴とする受信制御プログラム。
【００６１】
（付記９）所定の単位で送信される受信データを格納する受信データ格納部と、
前記受信データを受信すると、当該受信データを前記受信データ格納部に順次書き込むように制御する書き込み制御部と、
前記受信データが到達したタイミングであるパスタイミングを取得し、当該パスタイミングに基づいて、前記受信データ格納部に格納された前記受信データを読み出すように制御する読み出し制御部と、
前記読み出し制御部によって読み出された前記受信データに対して逆拡散処理を行う逆拡散処理部と、
を備えることを特徴とするＲＡＫＥ受信回路。
【図面の簡単な説明】
【００６２】
【図１】実施例１に係る基地局装置の構成を示すブロック図である。
【図２】遅延プロファイルを測定する処理を説明するための図である。
【図３】ＲＡＫＥ受信部におけるメモリへのライトリード処理のタイムチャート例を示す図である。
【図４】ＵＥ間の重なりを吸収して上りデータを読み出す処理を説明するための図である。
【図５】ＲＡＫＥ受信部におけるメモリと逆拡散処理部の詳細な構成を示す図である。
【図６】実施例１に係る基地局装置におけるＲＡＫＥ受信部の処理動作を示すフローチャートである。
【図７】ＲＡＫＥ受信装置を実行するコンピュータを示す図である。
【図８】従来の技術を説明するための図である。
【図９】従来の技術を説明するための図である。
【符号の説明】
【００６３】
１０  基地局装置
１１  信号受信部
１２  コード発生部
１３  メモリ
１４  遅延プロファイル測定部
１４ａ  マッチドフィルタ
１４ｂ  平均化処理部
１５  遅延量パス数検出部
１６  ＲＡＫＥ受信部
１６ａ  メモリ
１６ｂ  逆拡散処理部
１６ｃ  逆拡散コード生成部
１６ｄ  同期検波処理部
１６ｅ  ｃｈ推定処理部
１６ｆ  メモリｗｒｉｔｅ／ｒｅａｄ制御部
【図１】
0005320811.tif 000002
【図２】
0005320811.tif 000003
【図３】
0005320811.tif 000004
【図４】
0005320811.tif 000005
【図５】
0005320811.tif 000006
【図６】
0005320811.tif 000007
【図７】
0005320811.tif 000008
【図８】
0005320811.tif 000009
【図９】
0005320811.tif 000010