(57)【特許請求の範囲】
【請求項１】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、
前記コンバータの出力電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算回路と、
前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力するパルス信号発生回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記パルス信号が入力される積分回路と、
前記ランプ信号と前記積分回路からの出力電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えたことを特徴とする電源装置。
【請求項２】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、
前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、
前記発光素子に流れる電流を検出する電流検出手段と、
前記電流検出手段により検出された電流値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算回路と、
前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力するパルス信号発生回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記パルス信号が入力される積分回路と、
前記ランプ信号と前記積分回路からの出力電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えた発光素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び発光素子駆動装置に関し、特に、マイクロプロセッサを用いてＰＷＭ制御を行なう電源装置及び発光素子駆動装置に関する。
【背景技術】
【０００２】
特許文献１では、デジタル回路としてのマイクロプロセッサが制御指令値を算出し、その算出値を示すデジタル信号に基づいて、パルス発振器が所定のデューティ比の駆動信号を生成する発光素子駆動装置が開示されている。デジタル信号が１０ビットの信号であれば、そのデジタル値０〜１０２３に基づいて駆動信号のデューティ比が変化する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−３３１０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デューティ比を調整できる段階は、デジタル信号のビット数に依存する。デューティ比を細かく調整したい場合には、デジタル信号のビット数を増やさなければならない。デジタル信号のビット数を増やすと、マイクロプロセッサからの出力信号のライン数が増加する。マイクロコンピュータ内で駆動信号を生成すれば、マイクロコンピュータの出力信号のライン数を減らすことができるが、駆動信号の周波数を高くしたい場合には、マイクロコンピュータの動作クロックの周波数を高くしなければならない。
【０００５】
そこで本発明は、デジタル回路からの出力信号のライン数を増やすことなく、簡単な回路構成で、同じ周波数の駆動信号を従来よりも低い周波数の動作クロックで生成できる電源装置及び発光素子駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、前記コンバータの出力電圧を検出する電圧検出手段と、前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算回路と、前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力するパルス信号発生回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記パルス信号が入力される積分回路と、前記ランプ信号と前記積分回路からの出力電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【０００７】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、前記発光素子に流れる電流を検出する電流検出手段と、前記電流検出手段により検出された電圧値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算回路と、前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力するパルス信号発生回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記パルス信号が入力される積分回路と、前記ランプ信号と前記積分回路からの出力電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【発明の効果】
【０００８】
本発明の電源装置によれば、コンバータの出力電圧を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に制御指令値を算出する。この制御指令値に基づいて、パルス信号発生回路がパルス信号のデューティ比を決定し、積分回路からの出力電圧を連続的に上昇又は減少させることで、コンバータの出力電圧の安定化を図る。したがって、デジタル回路からは単独のパルス信号の出力ラインだけがあればよい。
【０００９】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、制御指令値に基づいてデューティ比が決定されるパルス信号の周波数は、ランプ信号の周波数よりも低くてもよく、駆動信号の周波数を高くしたい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００１０】
このように、デジタル回路からの出力ライン数を増やすことなく、積分回路を付加しただけの簡単な構成で、同じ周波数の駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【００１１】
本発明の発光素子駆動装置によれば、発光素子への出力電流を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に制御指令値を算出する。この制御指令値に基づいて、パルス信号発生回路がパルス信号のデューティ比を決定し、積分回路からの出力電圧を連続的に上昇又は減少させることで、発光素子への出力電流の安定化を図る。したがって、デジタル回路からは単独のパルス信号の出力ラインだけがあればよい。
【００１２】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、制御指令値に基づいてデューティ比が決定されるパルス信号の周波数は、ランプ信号の周波数よりも低くてもよく、駆動信号の周波数を高くしたい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００１３】
このように、デジタル回路からの出力ライン数を増やすことなく、積分回路を付加しただけの簡単な構成で、同じ周波数の駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第一の実施形態に係る電源装置の回路図である。
【図２】同上、ランプ信号生成回路の回路図である。
【図３】同上、パルス制御回路の回路図である。
【図４】同上、各部のタイミングチャートである。
【図５】本発明の第二の実施形態に係る電源装置の回路図である。
【発明を実施するための形態】
【００１５】
本発明に係る電源装置及び発光素子駆動装置について、添付図面を参照して説明する。
【００１６】
図１は、本発明に係る第一の実施形態の電源装置を示している。この実施形態の電源装置は、出力電圧Ｖoutを一定に制御する定電圧出力回路ブロック１の構成を有する。定電圧出力回路ブロック１は、制御対象となるコンバータ２と、コンバータ２に対する電圧帰還ループを形成する電圧検出回路３，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成される。
【００１７】
コンバータ２は、入力端子＋Ｖｉ，−Ｖｉ間に印加される直流入力電圧Ｖinを、直流出力電圧Ｖoutに変換して出力端子＋Ｖｏ，−Ｖｏに供給するもので、出力端子＋Ｖｏ，−Ｖｏ間には図示しない負荷が接続される。ここでのコンバータ２は、入力電圧Ｖinよりも高い出力電圧Ｖoutに変換するために、チョークコイルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１とによる昇圧チョッパ回路を構成している。より具体的には、入力端子＋Ｖｉ，−Ｖｉの両端間に、チョークコイルＬ１とスイッチング素子Ｑ１との直列回路が接続され、スイッチング素子Ｑ１の両端間に、ダイオードＤ１とコンデンサＣ１との直列回路が接続され、コンデンサＣ１の両端に出力端子＋Ｖｏ，−Ｖｏが接続される。スイッチング素子Ｑ１はＮチャネルのＭＯＳ型ＦＥＴであるが、バイポーラトランジスタなどの別な制御端子付き半導体素子を利用してもよい。
【００１８】
電圧検出回路３は、コンバータ２からの出力電圧Ｖoutを検出するもので、出力端子＋Ｖｏ，−Ｖｏ間に分圧用の抵抗Ｒ１，Ｒ２の直列回路を接続して構成される。抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖoutを分圧した電圧値のアナログ検出電圧が生成される。
【００１９】
デジタル回路に相当するマイクロプロセッサ４は、出力電圧Ｖoutを安定化させるための制御指令値をデジタル演算により算出するもので、ＡＤＣ１１と、基準電源１２と、ＣＰＵ１４と、ＰＷＭユニット１５と、動作クロック１６と、クロック生成回路１７とをそれぞれ内蔵する。
【００２０】
ＡＤＣ１１は、電圧検出回路３からの電圧値（アナログ検出電圧）をデジタル値に変換するアナログ−デジタル変換回路に相当する。また基準電源１２は、ＡＤＣ１１がアナログ値をデジタル値に変換するときに使用する基準信号を、基準電圧として生成するものである。
【００２１】
ＣＰＵ（中央演算ユニット）１４は、ＡＤＣ１１で得られたデジタル信号に基づいてデジタルの制御指令値を算出する演算回路に相当する。またＰＷＭ（パルス幅制御）ユニット１５は、ＣＰＵ１４で算出された制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を、マイクロプロセッサ４の外部に出力するパルス信号発生回路に相当する。
【００２２】
動作クロック１６は、ＣＰＵ１４を一定の周期で動作させるための動作クロック信号を出力するものである。またクロック生成回路１７は、動作クロック１６からの動作クロック信号を分周したクロック信号（同期クロック信号）Ｓ１を、マイクロプロセッサ４の外部に出力する分周器として設けられる。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、クロック生成回路１７で１６分周して、５００ｋＨｚのクロック信号Ｓ１をランプ信号生成回路５に送出する。このクロック信号Ｓ１は、後述する駆動信号Ｓ５の周波数を決定するものである。
【００２３】
マイクロプロセッサ４はその他に、動作クロック１６からの動作クロック信号を分周して、クロック信号Ｓ１よりも低い周波数のクロック信号をＰＷＭユニット１５に出力する別なクロック生成回路（図示せず）を内蔵する。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、別なクロック生成回路で２５６分周して、３１．２５ｋＨｚのクロック信号をＰＷＭユニット１５に送出する。これによりＰＷＭユニット１５は、デューティ比が０／２５６〜２５５／２５６の範囲で、周波数が３１．２５ｋＨｚのパルス信号Ｓ３を、パルス制御回路６に出力することができる。したがってＣＰＵ１４も、動作クロック信号の２５６クロック毎に、新たな制御指令値を決定するようになっている。
【００２４】
ランプ信号生成回路５は、マイクロプロセッサ４から出力されるクロック信号Ｓ１に基づいて、鋸波状のランプ信号Ｓ２を生成するものである。ランプ信号生成回路５からは、クロック信号Ｓ１と同じ周波数のランプ信号Ｓ２がパルス制御回路６に出力される。
【００２５】
図２は、ランプ信号生成回路５の回路例を示したものである。同図において、ランプ信号生成回路５は、スイッチ素子Ｑ２と、コンデンサＣ２，Ｃ３と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５，Ｒ６とにより構成される。具体的には、クロック信号Ｓ１の入力端子２１にコンデンサＣ２の一端を接続し、コンデンサＣ２の他端にダイオードＤ２のカソードと抵抗Ｒ４の一端を接続し、抵抗Ｒ４の他端に抵抗Ｒ５の一端とＮＰＮ型トランジスタからなるスイッチ素子Ｑ２のベースを接続する。また、図示しない内部電源からの動作電圧Ｖccのラインに抵抗Ｒ６の一端を接続し、抵抗Ｒ６の他端にスイッチ素子Ｑ２のコレクタとコンデンサＣ３の一端を接続する。そして、ダイオードＤ２のアノード，抵抗Ｒ５の他端，スイッチ素子Ｑ２のエミッタ及びコンデンサＣ３の他端を接地ラインに共通して接続し、抵抗Ｒ６とコンデンサＣ３の接続点であって、スイッチ素子Ｑ２のコレクタを、ランプ信号Ｓ２の出力端子２２に接続して、ランプ信号生成回路５を構成する。
【００２６】
再度図１に戻り、パルス制御回路６は、マイクロプロセッサ４からのパルス信号Ｓ３のデューティ比に応じたパルス幅を有する駆動信号Ｓ５を、ランプ信号生成回路５から出力されるランプ信号Ｓ２と同じ周期で、スイッチング素子Ｑ１の制御端子であるゲートに送出するものである。
【００２７】
図３は、パルス制御回路６の回路例を示したものである。同図において、パルス制御回路６は、積分回路２８を構成するコンデンサＣ４及び抵抗Ｒ７と、コンパレータＣＭＰとにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、パルス信号Ｓ３の入力端子２５に、積分回路２８の入力端である抵抗Ｒ７の一端を接続し、積分回路２８の出力端である抵抗Ｒ７の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００２８】
次に、上記構成についてその作用を説明する。この説明では、図４に示す各部のタイミングチャートを参照する。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，パルス信号Ｓ３，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００２９】
パルス制御回路６からスイッチング素子Ｑ１のゲートにパルス状の駆動信号Ｓ５が与えられると、スイッチング素子Ｑ１はオン・オフ動作を繰り返す。スイッチング素子Ｑ１がオンすると、チョークコイルＬ１に入力電圧Ｖinが印加されるので、ダイオードＤ１はオフ状態となり、平滑用のコンデンサＣ１の放電電圧が出力端子＋Ｖｏ，−Ｖｏから負荷に出力電圧Ｖoutとして供給される。スイッチング素子Ｑ１がオフすると、入力電圧ＶinにチョークコイルＬ１の逆起電圧が重畳されるので、ダイオードＤ１はオン状態となり、そのダイオードＤ１を通してコンデンサＣ１が充電されると共に、入力電圧Ｖinよりも高い出力電圧Ｖoutが、出力端子＋Ｖｏ，−Ｖｏから負荷に供給される。
【００３０】
コンバータ２からの出力電圧Ｖoutは、電圧検出回路３によって監視される。電圧検出回路３は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得たアナログ検出電圧を、マイクロプロセッサ４のＡＤＣ１１に送出する。ＡＤＣ１１では、基準電源１２からの基準電圧を利用して、前記アナログ検出電圧をデジタル値に変換し、これをＣＰＵ１４に送出する。
【００３１】
ＣＰＵ１４は、電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。ＰＷＭユニット１５は、ＣＰＵ１４で算出した制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を生成する。この場合、制御指令値が大きくなるとパルス信号Ｓ３のデューティ比は大きくなり、逆に制御指令値が小さくなるとパルス信号Ｓ３のデューティ比は小さくなる。
【００３２】
ＰＷＭユニット１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられ、このクロック信号と同じ周波数のパルス信号Ｓ３を生成する。そのためＣＰＵ１４は、パルス信号Ｓ３と同じ周波数毎に、新たな制御指令値を決定する。図４に示す例では、パルス信号Ｓ３の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出し、その制御指令値に応じたデューティ比のパルス信号Ｓ３が、ＰＷＭユニット１５により生成され、マイクロプロセッサ４からパルス制御回路６に送出される。
【００３３】
マイクロプロセッサ４は、前記パルス信号Ｓ３の他に、クロック生成回路１７からのクロック信号Ｓ１をランプ信号生成回路５に送出する。ランプ信号生成回路５は、マイクロプロセッサ４からのクロック信号Ｓ１に基いて、図２で示したコンデンサＣ３の充放電動作により、ランプ信号Ｓ２を生成する。より具体的には、入力端子２１におけるクロック信号Ｓ１は、コンデンサＣ２を通してトリガ状に波形整形され、抵抗Ｒ４，Ｒ５で分圧された後に、スイッチ素子Ｑ２のベースに与えられる。このトリガ信号の電圧レベルが立ち上がると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオンすることにより、コンデンサＣ３を放電する一方で、トリガ信号の電圧レベルが低下すると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオフすることにより、抵抗Ｒ６を通して動作電圧ＶccがコンデンサＣ３に与えられ、コンデンサＣ３を充電する。つまり、コンデンサＣ３の放電は、クロック信号Ｓ１の立ち上がりエッジに同期して行われ、その後、コンデンサＣ３の充電が開始する。したがって、ランプ信号Ｓ２は、マイクロプロセッサ４からのクロック信号Ｓ１に同期した信号になる。また、クロック信号Ｓ１の周波数を変えることにより、ランプ信号Ｓ２の周波数を変えることができる。
【００３４】
前述したＰＷＭユニット１５からのパルス信号Ｓ３は、パルス制御回路６の積分回路２８に入力される。積分回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、パルス信号Ｓ３のデューティ比に基づいて上昇又は下降する。この場合、図４に示すように、電圧Ｃ４は積分回路２８を構成する抵抗Ｒ７とコンデンサＣ４の時定数に依存して、パルス信号Ｓ３がＨ（高）レベルになると上昇し、パルス信号Ｓ３がＬ（低）レベルになると下降して、固定したパルス信号Ｓ３の一周期の間で常に変動する。また、パルス信号Ｓ３のデューティ比が大きくなるほど、電圧Ｃ４が上昇し続ける時間は長くなり、その後の電圧Ｃ４が下降し続ける時間は短くなる。
【００３５】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、積分回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００３６】
前記駆動信号Ｓ５の周波数は、ランプ信号Ｓ２の周波数と同じになり、この駆動信号Ｓ５のパルス幅は、コンデンサＣ４の両端間電圧Ｓ４により調整される。図３に示す回路では、ランプ信号Ｓ２の電圧レベルよりも、コンデンサＣ４の両端間電圧Ｓ４が高くなると、Ｈレベルの駆動信号が生成される。したがって、コンデンサＣ４の両端間電圧Ｓ４が高くなるに従い、スイッチング素子２をオンにする駆動信号Ｓ５のパルス幅も広がる。積分回路２８に入力されるパルス信号Ｓ３の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよい。
【００３７】
本実施形態では、（０〜２５５）×動作クロック信号の周期（１２５ｎＳ）の範囲で、パルス信号Ｓ３のパルス幅が変化する。パルス信号Ｓ３は、動作クロック１６からの動作クロック信号（８ＭＨｚ）に基づいて生成されるので、そのパルス幅は１２５ｎＳ単位で段階的に変化する。パルス信号Ｓ３のパルス幅が変化することにより、コンデンサＣ４の両端間電圧Ｓ４は絶えず上昇又は減少し、この電圧Ｓ４とランプ信号Ｓ２がコンパレータＣＭＰにそれぞれ入力される。したがって、コンパレータＣＭＰから出力される駆動信号Ｓ５は、コンデンサＣ４の両端間電圧Ｓ４の上昇又は減少に伴って、そのパルス幅を１パルス毎に絶えず変化させることが可能になる。
【００３８】
また、駆動信号Ｓ５の周波数（５００ｋＨｚ）は、チョークコイルＬ１のサイズとスイッチング素子Ｑ１のスイッチングロスの双方を考慮して決定される。その理由は、周波数を低くするとチョークコイルＬ１のサイズが大きくなり、周波数を高くすると、スイッチング素子Ｑ１のスイッチングロスが増加するからである。クロック生成回路１７は、ＣＰＵ１４で制御指令値を算出するための処理時間を確保するのに、動作クロック信号を１６分周してはおらず、コンバータ２の仕様に基づいて、クロック信号Ｓ１の周波数を決定することができる。
【００３９】
本実施形態において、動作クロック信号の周波数は例えば５００ｋＨｚであっても、動作クロック１６にクロック生成回路１７の機能を兼用させることで、駆動信号Ｓ５の周波数を５００ｋＨｚのままにした回路が実現可能である。この場合、パルス信号Ｓ３の周波数は５００／２５６＝１．９５ｋＨｚとなる。またＣＰＵ１４は、動作クロック信号に対して２５６クロック毎に新たな制御指令値を算出できればよく、動作クロック信号の周波数に依存しない。
【００４０】
以上のように、本実施形態の電源装置は、スイッチング素子Ｑ１のオン・オフ動作により負荷に電力を供給するコンバータ２と、制御指令値をデジタル演算により算出して、コンバータ２からの出力電圧Ｖoutを所定値に制御するデジタル回路としてのマイクロプロセッサ４とを備えている。また、コンバータ２の出力電圧Ｖoutを検出する電圧検出手段としての電圧検出回路３を備え、マイクロプロセッサ４は、電圧検出回路３により検出された電圧値のアナログ検出電圧を、デジタル値に変換する変換回路としてのＡＤＣ１１と、ＡＤＣ１１からのデジタル値に基づいて前記制御指令値を算出する演算回路としてのＣＰＵ１４と、ＣＰＵ１４で算出された制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を出力するパルス信号発生回路としてのＰＷＭユニット１５と、を備える。さらにマイクロプロセッサ４の外部には、ＣＰＵ１４に与えられる動作クロック信号に基づいて生成されたクロック信号Ｓ１に同期して、鋸波状のランプ信号Ｓ２を出力するランプ信号発生回路５と、パルス信号Ｓ３が入力される積分回路２８と、ランプ信号Ｓ２と積分回路２８からの出力電圧であるコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づいて、スイッチング素子Ｑ１をオン・オフ動作させるための駆動信号Ｓ５を生成する駆動信号生成回路としてのコンパレータＣＭＰと、を備えている。
【００４１】
この場合、コンバータ２の出力電圧Ｖoutを反映したＡＤＣ１１からのデジタル値に基づいて、ＣＰＵ１４が一定時間毎に制御指令値を算出する。この制御指令値に基づいて、ＰＷＭユニット１５がパルス信号Ｓ３のデューティ比を決定し、積分回路２８からの出力電圧であるコンデンサＣ４の両端間電圧Ｓ４を連続的に上昇又は減少させることで、コンバータ２の出力電圧Ｖoutの安定化を図る。したがって、マイクロプロセッサ４から積分回路２８へは、単独のパルス信号Ｓ３の出力ラインだけがあればよい。
【００４２】
また、コンパレータＣＭＰで生成される駆動信号Ｓ５の周波数はランプ信号Ｓ２と同一となり、このランプ信号Ｓ２の周波数はクロック信号Ｓ１に同期したものとなる。したがって、クロック信号Ｓ１ひいては駆動信号Ｓ５の周波数は、ＣＰＵ１４により制御指令値を算出するための処理時間ではなく、コンバータ２の仕様を考慮して決定できる。一方、制御指令値に基づいてデューティ比が決定されるパルス信号Ｓ３の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよく、駆動信号Ｓ５の周波数を高くしたい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００４３】
このように、マイクロプロセッサ４からの出力ライン数を増やすことなく、積分回路２８を付加しただけの簡単な構成で、同じ周波数の駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００４４】
次に、本発明に係る第二の実施形態について、図５を参照しながら説明する。本実施形態は、出力端子＋Ｖｏ，−Ｖｏ間に接続する負荷が、特に一乃至複数の発光素子３０である発光素子駆動装置に適用される。当該発光素子駆動装置は、発光素子３０に流れる出力電流Ｉoutを一定に制御する定電流出力回路ブロック１００の構成を有している。定電流出力回路ブロック１００は、制御対象となるコンバータ２と、コンバータ２に対する電流帰還ループを形成する電流検出回路３１，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成され、電流検出回路３１以外の各部の構成は、第一実施形態の定電圧出力回路ブロック１と全く共通している。
【００４５】
電流検出回路３１は、前記出力電流Ｉoutを検出するもので、コンバータ２と発光素子３０との間の出力ライン間に電流検出器としての抵抗Ｒ３を挿入接続して構成される。抵抗Ｒ１の両端間には、出力電流Ｉoutに比例した電流値のアナログ検出電流が生成される。電流検出器は抵抗Ｒ３に限らず、より損失の少ないカレントトランスなどを用いてもよい。
【００４６】
発光素子駆動装置としての動作は、負荷が発光素子３０に特定され、アナログ検出電圧がアナログ検出電流に置き換わっただけで、第一の実施形態で示した電源装置と共通している。したがって、ここでは再度の説明は行なわない。
【００４７】
本実施形態の発光素子駆動装置は、スイッチング素子Ｑ１のオン・オフ動作により電力を供給するコンバータ２と、制御指令値をデジタル演算により算出して、コンバータ２からの出力電圧Ｖoutを所定値に制御するデジタル回路としてのマイクロプロセッサ４とを備え、コンバータ２から供給される電力により発光素子３０を駆動する構成を有している。また、発光素子３０への出力電流Ｉoutを検出する電流検出手段としての電流検出回路３１を備え、マイクロプロセッサ４は、電流検出回路３１により検出された電圧値のアナログ検出電流を、デジタル値に変換する変換回路としてのＡＤＣ１１と、ＡＤＣ１１からのデジタル値に基づいて前記制御指令値を算出する演算回路としてのＣＰＵ１４と、ＣＰＵ１４で算出された制御指令値に基づいて決定されるデューティ比のパルス信号Ｓ３を出力するパルス信号発生回路としてのＰＷＭユニット１５と、を備える。さらにマイクロプロセッサ４の外部には、ＣＰＵ１４に与えられる動作クロック信号に基づいて生成されたクロック信号Ｓ１に同期して、鋸波状のランプ信号Ｓ２を出力するランプ信号発生回路５と、パルス信号Ｓ３が入力される積分回路２８と、ランプ信号Ｓ２と積分回路２８からの出力電圧であるコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づいて、スイッチング素子Ｑ１をオン・オフ動作させるための駆動信号Ｓ５を生成する駆動信号生成回路としてのコンパレータＣＭＰと、を備えている。
【００４８】
この場合、発光素子３０への出力電流Ｉoutを反映したＡＤＣ１１からのデジタル値に基づいて、ＣＰＵ１４が一定時間毎に制御指令値を算出する。この制御指令値に基づいて、ＰＷＭユニット１５がパルス信号Ｓ３のデューティ比を決定し、積分回路２８からの出力電圧であるコンデンサＣ４の両端間電圧Ｓ４を連続的に上昇又は減少させることで、発光素子３０への出力電流Ｉoutの安定化を図る。したがって、マイクロプロセッサ４から積分回路２８へは、単独のパルス信号Ｓ３の出力ラインだけがあればよい。
【００４９】
また、コンパレータＣＭＰで生成される駆動信号Ｓ５の周波数はランプ信号Ｓ２と同一となり、このランプ信号Ｓ２の周波数はクロック信号Ｓ１に同期したものとなる。したがって、クロック信号Ｓ１ひいては駆動信号Ｓ５の周波数は、ＣＰＵ１４により制御指令値を算出するための処理時間ではなく、コンバータ２の仕様を考慮して決定できる。一方、制御指令値に基づいてデューティ比が決定されるパルス信号Ｓ３の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよく、駆動信号Ｓ５の周波数を高くしたい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００５０】
このように、マイクロプロセッサ４からの出力ライン数を増やすことなく、積分回路２８を付加しただけの簡単な構成で、同じ周波数の駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００５１】
以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えばコンバータ２は、図示した昇圧チョッパ回路に限らず、一乃至複数のスイッチング素子を備えたあらゆる回路構成のコンバータに適用できる。また、最終的に出力電圧Ｖoutや出力電流Ｉoutが安定化するように、各部の信号レベルや論理構成を上記各実施形態に示したものと変更しても構わない。
【符号の説明】
【００５２】
２  コンバータ
３  電圧検出回路（電圧検出手段）
４  マイクロプロセッサ（デジタル回路）
５  ランプ信号発生回路
１１  ＡＤＣ（変換回路）
１４  ＣＰＵ（演算回路）
１５  ＰＷＭユニット（パルス信号発生回路）
２８  積分回路
３１  電流検出回路（電流検出手段）
ＣＭＰ  コンパレータ（駆動信号生成回路）
Ｑ１  スイッチング素子
【図１】
0005366029.tif 000002
【図２】
0005366029.tif 000003
【図３】
0005366029.tif 000004
【図４】
0005366029.tif 000005
【図５】
0005366029.tif 000006