(57)【特許請求の範囲】
【請求項１】
外部クロックと入力データとを受信し、反転クロックと出力データとを出力するよう適合したシリアルコントローラであって、
該外部クロックを受信して該反転クロックを出力するインバータと、
該外部クロックと該入力データとに応じて奇数信号又は偶数信号である位置信号を出力するシリアル位置検出器と、
該位置信号と該外部クロックとに応じて同期クロックを出力する同期クロック生成器であって、該位置信号が該奇数信号である時は、該同期クロックと該外部クロックは同相であり、該位置信号が該偶数信号である時は、該同期クロックと該外部クロックは逆相である同期クロック生成器と、
同期クロックに応じて該入力データを受信し、一時的に記憶し、次に該データを出力するシリアルレジスタと、
該シリアルレジスタから該データを受信し、該データを該同期クロックの半サイクルだけ遅延させ、次に該データを該出力データとして出力する半サイクル遅延ユニットと
を備えるシリアルコントローラ。
【請求項２】
前記外部クロックの第１の立ち上がりエッジ（ＲＥ）において、前記入力データがハイレベルである時、前記シリアル位置検出器は前記位置信号として前記奇数信号を出力し、そうでなければ、該位置信号として前記偶数信号を出力する請求項１に記載のシリアルコントローラ。
【請求項３】
前記位置信号が前記奇数信号である時は、前記同期クロック生成器は前記同期クロックとして前記外部クロックを出力し、該位置信号が前記偶数信号である時は、該同期クロック生成器は該外部クロックを反転させて、該同期クロックとして該外部クロックの反転クロックを出力する請求項１に記載のシリアルコントローラ。
【請求項４】
前記同期クロック生成器は、
前記外部クロックを受信し反転させて、該外部クロックの前記反転クロックを出力する第１インバータユニットと、
前記位置信号が前記奇数信号である時は、前記外部クロックを前記同期クロックとして出力し、該位置信号が前記偶数信号である時は、該第１インバータユニットの出力を該同期クロックとして出力するセレクタと
を備える請求項３に記載のシリアルコントローラ。
【請求項５】
前記半サイクル遅延ユニットは、
前記同期クロックを反転させる第２インバータユニットと、
該第２インバータユニットからの該同期クロックの反転クロックに応じて前記入力データを受信し、該データを前記出力データとして出力するレジスタと
を備える請求項１に記載のシリアルコントローラ。
【請求項６】
前記外部クロックが１つの条件を満たす時、リセット信号を前記シリアルレジスタに出力する時間切れ検出器を更に備える請求項１に記載のシリアルコントローラ。
【請求項７】
前記時間切れ検出器が前記リセット信号を出力し、前記外部クロックがハイレベルである時、前記シリアル位置検出器は前記位置信号として前記奇数信号を出力し、そうでなければ、該位置信号として前記偶数信号を出力する請求項６に記載のシリアルコントローラ。
【請求項８】
外部クロックを受信し反転して、反転クロックを出力するインバータと、
入力データを受信する入力接点と、
該外部クロックと該入力データとに応じて奇数信号又は偶数信号である位置信号を出力するシリアル位置検出器と、
該位置信号と該外部クロックとに応じて同期クロックを出力する同期クロック生成器であって、該位置信号が該奇数信号である時は、該同期クロックと該外部クロックは同相であり、該位置信号が該偶数信号である時は、該同期クロックと該外部クロックは逆相である同期クロック生成器と、
受信端と送信端とを有し、該同期クロックに応じて該受信端で受信した信号を一時的に記憶し、該送信端から該信号を出力するシリアルレジスタと、
該入力データと該同期クロックとに応じてリターン命令を含む制御信号を出力する識別ユニットと、
入力点と出力点とを有し、該入力点は該送信端に結合され、該入力点からのデータを該同期クロックの半サイクルだけ遅延させ、該出力点から該データを出力する半サイクル遅延ユニットと、
出力接点と、
該リターン命令を受信した時は、該出力接点を該受信端に結合し、該出力点を該入力接点に結合し、該リターン命令を受信しなかった時は、該入力接点を該受信端に結合し、該出力点を該出力接点に結合するデータ方向付けユニットと
を備える双方向シリアルコントローラ。
【請求項９】
前記データ方向付けユニットは、
第１端、第２端、及び第３端を有し、該第１端は前記入力接点に結合されている入力切替えスイッチと、
第１ピン、第２ピン、及び第３ピンを有し、該第１ピンは前記出力接点に結合され、該第３ピンは前記出力点と該第３端に結合されている出力切替えスイッチと、
第１入力端、第２入力端、及び出力端を有し、該第１入力端は該第２ピンに結合され、該第２入力端は該第２端に結合され、該出力端は該受信端に結合されているセレクタと
を備え、
前記リターン命令を受信した時は、該入力切替えスイッチは該第１端を該第３端に結合し、該出力切替えスイッチは該第１ピンを該第２ピンに結合し、該セレクタは該第１入力端を該出力端に結合し、該リターン命令を受信しなかった時、該入力切替えスイッチは該第１端を該第２端に結合し、該出力切替えスイッチは該第１ピンを該第３ピンに結合し、該セレクタは該第２入力端を該出力端に結合する請求項８に記載の双方向シリアルコントローラ。
【請求項１０】
前記位置信号が前記奇数信号である時は、前記同期クロック生成器は前記同期クロックとして前記外部クロックを出力し、該位置信号が前記偶数信号である時は、該同期クロック生成器は該外部クロックを反転させて、該同期クロックとして該外部クロックの反転クロックを出力する請求項８に記載の双方向シリアルコントローラ。
【請求項１１】
前記同期クロック生成器は、
前記外部クロックを受信し反転させて、該外部クロックの前記反転クロックを出力する第１インバータユニットと、
前記位置信号が前記奇数信号である時は、前記外部クロックを前記同期クロックとして出力し、該位置信号が前記偶数信号である時は、該第１インバータユニットの出力を該同期クロックとして出力するセレクタと
を備える請求項１０に記載の双方向シリアルコントローラ。
【請求項１２】
前記半サイクル遅延ユニットは、
前記同期クロックを反転させる第２インバータユニットと、
該第２インバータユニットからの該同期クロックの反転クロックに応じて前記入力点からのデータを受信し、該データを出力するレジスタと
を備える請求項８に記載の双方向シリアルコントローラ。
【請求項１３】
前記外部クロックの第１の立ち上がりエッジ（ＲＥ）において、前記入力データがハイレベルである時、前記シリアル位置検出器は前記位置信号として前記奇数信号を出力し、そうでなければ、該位置信号として前記偶数信号を出力する請求項８に記載の双方向シリアルコントローラ。
【請求項１４】
前記外部クロックが１つの条件を満たす時、リセット信号を前記シリアルレジスタに出力する時間切れ検出器を更に備える請求項８に記載の双方向シリアルコントローラ。
【請求項１５】
前記時間切れ検出器が前記リセット信号を出力し、前記外部クロックがハイレベルである時、前記シリアル位置検出器は前記位置信号として前記奇数信号を出力し、そうでなければ、該位置信号として前記偶数信号を出力する請求項１４に記載の双方向シリアルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルコントローラ及び双方向シリアルコントローラ、特に、直列の全てのステージにおいて反転クロックで同期してデータ信号を送信するためのシリアルコントローラ及び双方向シリアルコントローラに関する。
【背景技術】
【０００２】
近年、省エネルギー及びＣＯ２放出削減の世界的な問題の高まりとともに、建物屋外照明、装飾照明、又は商業目的のシナリオ照明の構成において、発光ダイオード（ＬＥＤ）が照明装置として広く使用されている。例えば、赤色ＬＥＤ、青色ＬＥＤ、及び緑色ＬＥＤにより構成されたＲＧＢクラスタは多様な光と影変化効果を有しているので、このＲＧＢクラスタは様々な照明器具用に通常直列に接続されて、帯状スクリーン、カーテン表示、又は多レベルシリアルスポットライトの壁ウォッシャーライト（長い光ストリングに適用される）を構成する。
【０００３】
この種の照明装置は建物の外観、又は様々な商業要件に応じて通常、設計されるので、照明をする建物の外観の範囲が大きいか、又は照明器具の構成が複雑である場合、設計者は多数のスポットライト、ＬＥＤ、及びそれらの駆動クロックを、ＲＧＢクラスタの長いストリングを形成するよう直列に接続する必要があり、これにより、より良好な照明効果を実現する。
【０００４】
しかし、この直列ＲＧＢクラスタの問題が、直列内の各ステージのスポットライトを駆動するための駆動クロックは単一のグローバル信号ではないという点に存在する。即ち、各ステージのスポットライトの駆動クロックは直前のステージのスポットライトの駆動クロックから得られる。従って、直列内の１つのステージの駆動クロック信号に関して、容量効果又は伝送距離における累積効果によって駆動クロックのデューティサイクルがずれると、例えば、駆動クロックのハイレベル信号時間がローレベル信号時間と等しくなくなる。この状況では、多レベルスポットライトを直列に接続することで形成される直列ＲＧＢクラスタに関して、スポットライトの駆動クロックの信号波形は後のレベルにおいて、多レベル累積効果によってひどく歪む。
【０００５】
また、直列ＲＧＢクラスタの各ステージのスポットライト間の距離はかなり長いので、あるステージのスポットライトを駆動する駆動回路またはスポットライトのＬＥＤにエラーが発生した場合、データ信号はエラー検出を実行するために最後のステージのスポットライトから第１ステージのスポットライトへ戻されなければならない。この方法は直列ＲＧＢクラスタのエラー検出効率を低下させるだけでなく、上述したように駆動クロックの波形歪みを引き起こす。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記に鑑みて、本発明は、全てのステージのスポットライトを直列に接続し駆動するだけでなく、直列内の全てのステージのスポットライトの駆動クロックの波形歪み問題を解決するシリアルコントローラを提供する。また、本発明は全てのステージのスポットライト間のデータ信号の双方向送信を実現するための双方向シリアルコントローラを提供する。
【課題を解決するための手段】
【０００７】
本発明は外部クロックと入力データとを受信し、反転クロックと出力データとを出力するよう適合したシリアルコントローラを提供する。このシリアルコントローラはインバータと、シリアル位置検出器と、同期クロック生成器と、シリアルレジスタと、半サイクル遅延ユニットとを備える。
【０００８】
該インバータは該外部クロックを受信して該反転クロックを出力する。
【０００９】
該シリアル位置検出器は該外部クロックと該入力データとに応じて奇数信号又は偶数信号である位置信号を出力する。
【００１０】
該同期クロック生成器は該位置信号と該外部クロックとに応じて同期クロックを出力する。該位置信号が該奇数信号である時は、該同期クロックと該外部クロックは同相であり、該位置信号が該偶数信号である時は、該同期クロックと該外部クロックは逆相である。
【００１１】
該シリアルレジスタは同期クロックに応じて該入力データを受信し、一時的に記憶し、次に該データを出力する。
【００１２】
該半サイクル遅延ユニットは該シリアルレジスタから該データを受信し、該データを該同期クロックの半サイクルだけ遅延させ、該データを該出力データとして出力する。
【００１３】
本発明は更に双方向シリアルコントローラを提供する。この双方向シリアルコントローラはインバータと、入力接点と、シリアル位置検出器と、同期クロック生成器と、シリアルレジスタと、識別ユニットと、半サイクル遅延ユニットと、出力接点と、データ方向付けユニットとを備える。
【００１４】
該インバータは外部クロックを受信し反転して、反転クロックを出力する。
該入力接点は入力データを受信する。
【００１５】
該シリアル位置検出器は該外部クロックと該入力データとに応じて奇数信号又は偶数信号である位置信号を出力する。
【００１６】
該同期クロック生成器は該位置信号と該外部クロックとに応じて同期クロックを出力する。該位置信号が該奇数信号である時は、該同期クロックと該外部クロックは同相であり、該位置信号が該偶数信号である時は、該同期クロックと該外部クロックは逆相である。
【００１７】
該シリアルレジスタは受信端と送信端とを有し、該同期クロックに応じて該受信端で受信した信号を一時的に記憶し、該送信端から該信号を出力する。
【００１８】
該識別ユニットは該入力データと該同期クロックとに応じてリターン命令を含む制御信号を出力する。
【００１９】
該半サイクル遅延ユニットは入力点と出力点とを有し、該入力点は該送信端に結合され、該入力点からのデータを該同期クロックの半サイクルだけ遅延させ、該出力点から該データを出力する。
【００２０】
該データ方向付けユニットは、該リターン命令を受信した時は、出力接点を該受信端に結合し、該出力点を該入力接点に結合し、該リターン命令を受信しなかった時は、該入力接点を該受信端に結合し、該出力点を該出力接点に結合する。
【００２１】
従って、本発明のシリアルコントローラにより構成される直列クラスタによれば、全てのステージのシリアルコントローラの出力データは入力データと同期して送信される。また、本発明の双方向シリアルコントローラにより構成される双方向直列クラスタによれば、全てのステージの双方向シリアルコントローラのデータは双方向に送信できる（即ち、次のステージに書き込んだり、読み出したり出来る）。
本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の第１実施形態に係る直列クラスタの適用を例示する概略構成図である。
【図１Ｂ】本発明の第１実施形態に係る直列クラスタの適用を例示する概略構成図である。
【図２】本発明の第１実施形態に係るシリアルコントローラの機能を例示する概略ブロック図である。
【図３Ａ】本発明の第１実施形態に係る外部クロックと反転クロックとの概略波形図である。
【図３Ｂ】半サイクルだけ進んだ図３Ａの入力データの概略波形図である。
【図３Ｃ】本発明の第１実施形態に係る直列クラスタの入力データと出力データとの概略波形図である。
【図４Ａ】本発明の第１実施形態に係る位置信号の決定の概略波形図である。
【図４Ｂ】本発明の第１実施形態に係る位置信号の決定の概略波形図である。
【図５Ａ】本発明の第１実施形態に係る同期クロックの概略波形図である。
【図５Ｂ】本発明の第１実施形態に係る同期クロックの概略波形図である。
【図６】本発明の第１実施形態に係るシリアルコントローラの回路の詳細を例示する概略図である。
【図７Ａ】本発明の第２実施形態に係るシリアルコントローラの機能を例示する概略ブロック図である。
【図７Ｂ】本発明の第３実施形態に係るシリアルコントローラの機能を例示する概略ブロック図である。
【図８Ａ】本発明の第２及び第３実施形態に係る時間切れ検出器のステートマシンの概略図である。
【図８Ｂ】本発明の第２及び第３実施形態に係る時間切れ検出器のステートマシンの概略図である。
【図８Ｃ】本発明の第２及び第３実施形態に係る時間切れ検出器のステートマシンの概略図である。
【図９Ａ】本発明の第３実施形態に係る位置信号の決定の概略波形図である。
【図９Ｂ】本発明の第３実施形態に係る位置信号の決定の概略波形図である。
【図１０Ａ】本発明の第４実施形態に係る双方向直列クラスタの適用を例示する概略構成図である。
【図１０Ｂ】本発明の第４実施形態に係る双方向直列クラスタの適用を例示する概略構成図である。
【図１１】本発明の第４実施形態に係る双方向シリアルコントローラの機能を例示する概略ブロック図である。
【図１２】本発明の第４実施形態に係る外部クロックと反転クロックとの概略波形図である。
【図１３】本発明の第４実施形態に係る双方向シリアルコントローラの回路の詳細を例示する概略図である。
【図１４Ａ】本発明の第５実施形態に係る双方向シリアルコントローラの機能を例示する概略ブロック図である。
【図１４Ｂ】本発明の第６実施形態に係る双方向シリアルコントローラの機能を例示する概略ブロック図である。
【発明を実施するための形態】
【００２３】
図１Ａ及び図１Ｂは本発明の第１実施形態に係る直列クラスタの適用を例示する概略構成図である。シリアルコントローラ１００は直列クラスタ１０００に適用され、直列クラスタ１０００は複数のシリアルコントローラ１００を備える。本発明の第１実施形態のシリアルコントローラ１００は、図１Ａに示すようにＬＥＤ１０、又は図１Ｂに示すようにステージライトコントローラ（例えば、ＤＭＸ５１２コントローラに類似した機能）を駆動するために使用できる。その用途分野はこれらに限定されない。例えば、直列クラスタ１０００はシリアルコントローラ１００を直列に接続し、これらにデータ信号ＳＤＩ０、ＳＤＩ１、ＳＤＩ２、・・・、ＳＤＩｎを送信するだけでなく、シリアルコントローラ１００に送信されるデータ信号をＬＥＤ１０又はステージライトを駆動するためのパルス幅変調（ＰＷＭ）信号、又は明暗信号、モータ駆動信号等に変換するために使用できる。
【００２４】
図１Ａ及び図１Ｂにおいて、直列クラスタ１０００の第０ステージのシリアルコントローラ１００は中央制御ユニットに接続され、データ信号ＳＤＩ０を受信する。直列クラスタ１０００の第１ステージのシリアルコントローラ１００は第０ステージのシリアルコントローラ１００に接続され、第０ステージのシリアルコントローラ１００が出力するデータ信号ＳＤＩ１を入力データ信号として受信する。
【００２５】
図２は本発明の第１実施形態に係るシリアルコントローラの機能を例示する概略ブロック図である。シリアルコントローラ１００は外部クロックＣＫＩと入力データＳＤＩを受信し、反転クロックＣＫＯと出力データＳＤＯを出力する。図１Ａの直列クラスタ１０００の第０ステージのシリアルコントローラ１００を例にとると、図２の外部クロックＣＫＩと反転クロックＣＫＯはそれぞれ図１Ａのクロック信号ＣＫＩ０とＣＫＩ１に対応する。図２の入力データＳＤＩと出力データＳＤＯはそれぞれ図１Ａのデータ信号ＳＤＩ０とＳＤＩ１に対応する。以下、例示のために、直列クラスタ１０００の第０ステージのシリアルコントローラ１００を例にとるが、本発明はこれに限定されない。即ち、直列クラスタ１０００の任意のステージのシリアルコントローラ１００が本発明の範囲に入る。第０ステージのシリアルコントローラ１００を実施形態の例示のために例にとる。
【００２６】
シリアルコントローラ１００はインバータ１０２、シリアル位置検出器１０４、同期クロック生成器１０６、シリアルレジスタ１０８、及び半サイクル遅延ユニット１１０を備える。
【００２７】
インバータ１０２は外部クロックＣＫＩを受信し、図３Ａに示すように反転クロックＣＫＯを出力する。反転クロックＣＫＯの位相は、任意のデューティサイクルＴ０、Ｔ１、Ｔ２、Ｔ３において外部クロックＣＫＩの位相と逆である。
【００２８】
直列クラスタ１０００の任意の隣接する２つのステージ間で外部クロックＣＫＩは反転クロックＣＫＯに反転されるので、外部クロックＣＫＩの均等でないデューティサイクルの現象が伝送中に発生すると、この現象は次のステージのシリアルコントローラ１００により埋め合わされる。この場合、本発明の実施形態によれば、多レベル累積効果によって引き起こされる外部クロックＣＫＩの波形歪みの問題が解決される。
【００２９】
シリアル位置検出器１０４は外部クロックＣＫＩと入力データＳＤＩを受信し、位置信号ＰＳを出力する。位置信号ＰＳは奇数信号又は偶数信号である。図４Ａに示すように、外部クロックＣＫＩの第１の立ち上がりエッジＲＥで、シリアル位置検出器１０４が入力データＳＤＩはローレベルであることを検出すると、シリアル位置検出器１０４は位置信号ＰＳとして偶数信号を出力する。そうでなければ、図４Ｂに示すように、外部クロックＣＫＩの第１の立ち上がりエッジＲＥで、シリアル位置検出器１０４が入力データＳＤＩはハイレベルであることを検出すると、シリアル位置検出器１０４は位置信号ＰＳとして奇数信号を出力する。本発明の第１実施形態のシリアルコントローラ１００によれば、奇数信号と偶数信号はそれぞれシリアルコントローラ１００が直列クラスタ１０００内のどのステージに位置しているか、奇数伝送ステージ（第１ステージ、第３ステージ、・・・）か又は偶数伝送ステージ（第０ステージ、第２ステージ、・・・）かを示す。
【００３０】
同期クロック生成器１０６は位置信号ＰＳと外部クロックＣＫＩとに応じて同期クロックＩＴＬＣＫを出力する。例えば、シリアル位置検出器１０４が出力する位置信号ＰＳが奇数信号である時は、図５Ａに示すように同期クロックＩＴＬＣＫと外部クロックＣＫＩは同相であり、位置信号ＰＳが偶数信号である時は、図５Ｂに示すように同期クロックＩＴＬＣＫと外部クロックＣＫＩは逆相である。
【００３１】
図６は本発明の第１実施形態に係るシリアルコントローラ１００の回路の詳細を例示する概略図である。同期クロック生成器１０６は第１インバータユニット５０２とセレクタ５０４とを備え、第１インバータユニット５０２は外部クロックＣＫＩを受信し反転させて、外部クロックＣＫＩの反転クロックをセレクタ５０４へ出力する。セレクタ５０４の２つの入力端はそれぞれ第１インバータユニット５０２と外部クロックＣＫＩに接続され、セレクタ５０４は外部クロックＣＫＩか又は第１インバータユニット５０２からの外部クロックＣＫＩの反転クロックを選択的に出力する。上述したように、位置信号ＰＳが奇数信号である時は、セレクタ５０４は外部クロックＣＫＩを同期クロックＩＴＬＣＫとして出力し、位置信号ＰＳが偶数信号である時は、セレクタ５０４は第１インバータユニット５０２の出力（即ち、外部クロックＣＫＩの反転クロック）を同期クロックＩＴＬＣＫとして出力する。従って、シリアルコントローラ１００がどこに（直列クラスタ１０００内の奇数伝送ステージか又は偶数伝送ステージか）位置していようと、同期クロック生成器１０６は伝送ステージ位置に拘わらない同期クロックＩＴＬＣＫを生成する。従って、同期クロックＩＴＬＣＫは、第０ステージ（又は偶数伝送ステージ）のシリアルコントローラ１００が受信するクロックと１８０度の位相差を有する。これにより、データ伝送において十分なセットアップ時間とホールド時間が保証される。
【００３２】
シリアルレジスタ１０８は同期クロックＩＴＬＣＫに応じて入力データＳＤＩを受信し、一時的に記憶し、直列の全てのステージ間のデータ伝送を完了するために入力データＳＤＩを半サイクル遅延ユニット１１０へ出力する。また、図１Ａ及び図１Ｂに示すように、シリアルコントローラ１００がＬＥＤ１０又はステージライトコントローラ（ＤＭＸ５１２）を駆動するための駆動回路として使用される場合、シリアルレジスタ１０８は記憶する入力データＳＤＩをバッファ（即ち、シリアルレジスタ１０８内の入力データＳＤＩをバッファレジスタにバッファする）し、該データをＰＷＭ信号として出力する、即ち、該バッファレジスタ内のデータをＬＥＤ１０を駆動するためのＰＷＭ信号、又は他の電子部品を駆動するための（例えば、ステージライトが所定の機能を実行するよう駆動するための）明暗信号、モータ駆動信号等に変換してもよい。
【００３３】
反転クロックＣＫＯの位相は外部クロックＣＫＩの位相と逆（即ち、各ステージのシリアルコントローラ１００の入力クロックの位相はその直前のステージのシリアルコントローラ１００の入力クロックの位相と逆）であるので、各ステージのシリアルコントローラ１００の出力データＳＤＯは次のステージのシリアルコントローラ１００に半サイクル早く到着する。
【００３４】
図３Ｂに示すように、デューティサイクルＴ１におけるクロック信号ＣＫＩ１の立ち下がりエッジＦＥで入力データＳＤＩ１が出力され、第１ステージのシリアルコントローラ１００に半サイクル早く到着する。このため、直列クラスタ１０００内に多数のシリアルコントローラ１００が直列に接続されている場合、第ｎステージのシリアルコントローラ１００の出力データＳＤＯは、次のステージのシリアルコントローラ１００にｎ／２サイクル早く到着する。この問題を解決するために、本発明の第１実施形態によれば、半サイクル遅延ユニット１１０はシリアルレジスタ１０８から入力データＳＤＩを受信し、入力データＳＤＩを同期クロックＩＴＬＣＫの半サイクルだけ遅延させ、該データを出力データＳＤＯとして出力する。
【００３５】
図６に示すように、本発明の第１実施形態によれば、半サイクル遅延ユニット１１０は第２インバータユニット６０２とレジスタ６０４とを備える。第２インバータユニット６０２は同期クロックＩＴＬＣＫを受信し反転させて、同期クロックＩＴＬＣＫの反転クロックをレジスタ６０４へ出力する。レジスタ６０４の一端は入力データＳＤＩを受信し、同期クロックＩＴＬＣＫの反転クロックによりトリガーされて出力データＳＤＯを出力する。従って、半サイクル遅延ユニット１１０はシリアルレジスタ１０８から出力される信号（即ち、半サイクル遅延ユニット１１０が受信する信号）を同期クロックＩＴＬＣＫの半サイクルだけ遅延させる（即ち、前記ＦＥは半サイクルだけ遅延される）。このようにして、レジスタ６０４から出力される出力データＳＤＯと反転クロックＣＫＯは同期しているので、直列クラスタ１０００の全てのステージのシリアルコントローラ１００の出力データＳＤＯは入力データＳＤＩと同期するという目的が達成される。
【００３６】
図１Ａ、図１Ｂ、及び図３Ｃを一緒に参照すると、直列クラスタ１０００の第０ステージのシリアルコントローラ１００の入力データＳＤＩ０が、デューティサイクルＴ１において第１ステージのシリアルコントローラ１００に送信されると、第１ステージのシリアルコントローラ１００はその入力データＳＤＩ１をデューティサイクルＴ２において受信し、全てのステージのシリアルコントローラ１００の同期送信という目的が達成される。
【００３７】
次に、直列クラスタ１０００において、全てのステージのシリアルコントローラ１００間でシリアル送信が実施され、データ信号（入力データＳＤＩと出力データＳＤＯ）が１つのステージから別のステージへ伝送されるので、各ステージのシリアルコントローラ１００は該データ信号が復号機構を介して該ステージのシリアルコントローラ１００に供給されているか否かを識別する必要がある。直列クラスタ１０００が長距離伝送においてノイズによって妨害されるか、又はホットプラグ等の状況に遭遇した時、シリアルコントローラ１００の復号機構にエラーが発生し、混乱を引き起こす可能性がある。この問題を解決するために、本発明の第２実施形態によれば、図７Ａに示すように、シリアルコントローラ１００ａは外部クロックＣＫＩを受信し、ホットプラグ又はノイズ妨害が発生してもシリアルコントローラ１００ａはリセット信号ＲＥＳＥＴによりトリガーされ復号機構を再開できるようある条件を外部クロックＣＫＩが満たす時、リセット信号ＲＥＳＥＴをシリアルレジスタ１０８へ出力するための時間切れ検出器７００を更に備えてもよい。
【００３８】
図８Ａは本発明の第２実施形態に係る時間切れ検出器７００のステートマシンの概略図である。時間切れ検出器７００はステップＳ８０２、Ｓ８０４、Ｓ８０６、Ｓ８０８、Ｓ８１０、及びＳ８１２を実行する。時間切れ検出器７００は、先ずステップＳ８０２を実行し、外部クロックＣＫＩを待つ、外部クロックＣＫＩが生成されると、ステップＳ８０４において、時間切れ検出器７００は生成された外部クロックＣＫＩと直前の外部クロックＣＫＩとの時間間隔が第１の所定時間に達したか否かを検出する。達していれば、ステップＳ８０６において、時間切れ検出器７００は次の外部クロックＣＫＩを待ち続ける。そうでなければ、ステップＳ８０２に戻り、ステートマシンを再スタートさせる。
【００３９】
ステップＳ８０６において、時間切れ検出器７００が次の外部クロックＣＫＩを待ち続け、ステップＳ８０８において、待ち時間が第２の所定時間に達したか否かを検出する。達していれば、時間切れ検出器７００はステップＳ８１２を実行しリセット信号ＲＥＳＥＴを出力する。そうでなければ、時間切れ検出器７００はステップＳ８１０に入り外部クロックＣＫＩが生成されたか否かを検出する。外部クロックＣＫＩが既に生成されていれば、時間切れ検出器７００はステップＳ８０２に戻り、ステートマシンを再スタートさせる。外部クロックＣＫＩがまだ生成されていなければ、時間切れ検出器７００はステップＳ８０６に戻り、待ち続ける。
【００４０】
例えば、図８Ｂ及び図８Ｃを一緒に参照すると、図８Ｂは時間切れ検出器７００のステートマシンがステップＳ８０２、Ｓ８０４、Ｓ８０６、Ｓ８０８、Ｓ８１２を辿りリセット信号ＲＥＳＥＴを出力するのを例示する相対シーケンス波形図である。図８Ｃは時間切れ検出器７００のステートマシンがステップＳ８０２、Ｓ８０４、Ｓ８０６、Ｓ８０８、Ｓ８１０を辿りステップＳ８０２に戻ってステートマシンを再スタートさせる（２つの連続する外部クロック間の時間間隔が第２の所定時間に達しなかったので、時間切れ検出器７００はステップＳ８０８、Ｓ８１０を辿りステップＳ８０２に戻る）のを例示する。第１及び第２の所定時間はユーザにより設定されてもよい。例えば、第１の所定時間は１００クロックサイクル、第２の所定時間は５０クロックサイクル等であってもよい。
【００４１】
図７Ｂは本発明の第３実施形態に係るシリアルコントローラ１００ｂの機能を例示する概略ブロック図である。時間切れ検出器７００とシリアル位置検出器１０４が１つの回路ブロックに一体化され、回路の製造コストとチップの使用面積を低減する。ここで、シリアル位置検出器１０４は直列クラスタ１０００内のシリアルコントローラ１００の位置を、リセット信号ＲＥＳＥＴと外部クロックＣＫＩの検出により検出する。
【００４２】
例えば、図９Ａを参照すると、時間切れ検出器７００がリセット信号ＲＥＳＥＴを生成し、シリアル位置検出器１０４が外部クロックＣＫＩはハイレベルであることを検出すると、シリアル位置検出器１０４は位置信号ＰＳとして奇数信号を出力する。そうでなければ、図９Ｂに示すように、時間切れ検出器７００がリセット信号ＲＥＳＥＴを生成し、シリアル位置検出器１０４が外部クロックＣＫＩはローレベルであることを検出すると、シリアル位置検出器１０４は位置信号ＰＳとして偶数信号を出力する。
【００４３】
従って、本発明の第３実施形態のシリアルコントローラ１００ｂにおいて、時間切れ検出器７００はシリアル位置検出器１０４と一体化され、１つの回路ブロックという目的を達成する。また、直列クラスタ１０００内のシリアルコントローラ１００の位置を、リセット信号ＲＥＳＥＴに従って検出する方法を提供する。
【００４４】
隣接する２つのシリアルコントローラ１００間の双方向データ送信を実現するために、図１０Ａ及び図１０Ｂは本発明の第４実施形態に係る双方向直列クラスタの適用を例示する概略構成図である。双方向シリアルコントローラ９００は双方向直列クラスタ９０００に適用され、双方向直列クラスタ９０００は複数の双方向シリアルコントローラ９００を備える。本発明の第４実施形態の双方向シリアルコントローラ９００は、図１０Ａに示すようにＬＥＤ１０、又は図１０Ｂに示すようにステージライトコントローラ（例えば、ＤＭＸ５１２コントローラに類似した機能）を駆動するために使用できる。その用途分野はこれらに限定されない。例えば、双方向直列クラスタ９０００は全てのステージの双方向シリアルコントローラ９００を直列に接続し、これらの間でデータ信号ＳＤＩ０、ＳＤＩ１、ＳＤＩ２、・・・、ＳＤＩｎを双方向に送信するだけでなく、全てのステージの双方向シリアルコントローラ９００に送信されるデータ信号ＳＤＩ０、ＳＤＩ１、ＳＤＩ２、・・・、ＳＤＩｎをＬＥＤ１０又はステージライトを駆動するためのＰＷＭ信号、又は明暗信号、モータ駆動信号等に変換するために使用できる。
【００４５】
図１１は本発明の第４実施形態に係る双方向シリアルコントローラ９００の機能を例示する概略ブロック図である。双方向シリアルコントローラ９００はインバータ９０２、入力接点９０３、シリアル位置検出器９０４、同期クロック生成器９０６、シリアルレジスタ９０８、識別ユニット９０９、半サイクル遅延ユニット９１０、出力接点９１１、及びデータ方向付けユニット９１２を備える。
【００４６】
インバータ９０２は外部クロックＣＫＩを受信し、反転クロックＣＫＯを出力する（図１２に示す）。反転クロックＣＫＯの位相は、任意のデューティサイクルＴ０、Ｔ１、Ｔ２、Ｔ３において外部クロックＣＫＩの位相と逆である。
【００４７】
入力接点９０３は入力データＳＤＩを受信する。シリアル位置検出器９０４は外部クロックＣＫＩと入力データＳＤＩを受信し、位置信号ＰＳを出力する。位置信号ＰＳは奇数信号又は偶数信号である。シリアル位置検出器９０４が出力する位置信号ＰＳが奇数信号か又は偶数信号かを決定する方法は、第１及び第２実施形態と同じである。即ち、外部クロックＣＫＩの第１の立ち上がりエッジＲＥで、入力データＳＤＩがハイレベルか又はローレベルかを検出する。また、双方向シリアルコントローラ９００の位置が双方向直列クラスタ９０００の奇数伝送ステージか又は偶数伝送ステージかを検出する方法は、第３実施形態で説明したような双方向シリアルコントローラ９００のリセット信号ＲＥＳＥＴによる検出であってもよい。
【００４８】
同期クロック生成器９０６は位置信号ＰＳと外部クロックＣＫＩとに応じて同期クロックＩＴＬＣＫを出力する。例えば、シリアル位置検出器９０４が出力する位置信号ＰＳが奇数信号である時は、同期クロックＩＴＬＣＫと外部クロックＣＫＩは同相であり、位置信号ＰＳが偶数信号である時は、同期クロックＩＴＬＣＫと外部クロックＣＫＩは逆相である。
【００４９】
図１３は本発明の第４実施形態に係る双方向シリアルコントローラ９００の回路の詳細を例示する概略図である。同期クロック生成器９０６は第１インバータユニット１２０２とセレクタ１２０４とを備え、第１インバータユニット１２０２は外部クロックＣＫＩを受信し反転させて、外部クロックＣＫＩの反転クロックをセレクタ１２０４へ出力する。セレクタ１２０４の２つの入力端はそれぞれ第１インバータユニット１２０２と外部クロックＣＫＩに接続され、セレクタ１２０４は外部クロックＣＫＩか又は第１インバータユニット１２０２からの外部クロックＣＫＩの反転クロックを選択的に出力する。上述したように、位置信号ＰＳが奇数信号である時は、セレクタ１２０４は外部クロックＣＫＩを同期クロックＩＴＬＣＫとして出力し、位置信号ＰＳが偶数信号である時は、セレクタ１２０４は第１インバータユニット１２０２の出力（即ち、外部クロックＣＫＩの反転クロック）を同期クロックＩＴＬＣＫとして出力する。従って、双方向シリアルコントローラ９００がどこに（双方向直列クラスタ９０００内の奇数伝送ステージか又は偶数伝送ステージか）位置していようと、同期クロック生成器９０６は伝送ステージ位置に拘わらない同期クロックＩＴＬＣＫを生成する。従って、同期クロックＩＴＬＣＫは、第０ステージ（又は偶数伝送ステージ）の双方向シリアルコントローラ９００が受信するクロックと１８０度の位相差を有する。これにより、データ伝送において十分なセットアップ時間とホールド時間が保証される。
【００５０】
シリアルレジスタ９０８は受信端９１と送信端９２とを有し、同期クロックＩＴＬＣＫに応じて受信端９１で受信した信号を一時的に記憶し、送信端９２から該信号を出力する。上記実施形態で説明したように、図１０Ａ及び図１０Ｂに示すように、双方向シリアルコントローラ９００がＬＥＤ１０又はステージライトコントローラ（ＤＭＸ５１２）を駆動するための駆動回路として使用される場合、シリアルレジスタ９０８は記憶する入力データＳＤＩをバッファ（即ち、シリアルレジスタ９０８内の入力データＳＤＩをバッファレジスタにバッファする）し、該データをＰＷＭ信号として出力する、即ち、該バッファレジスタ内のデータをＬＥＤ１０を駆動するためのＰＷＭ信号、又は他の電子部品を駆動するための（例えば、ステージライトが所定の機能を実行するよう駆動するための）明暗信号、モータ駆動信号等に変換してもよい。
【００５１】
半サイクル遅延ユニット９１０は入力点９３と出力点９４とを有し、入力点９３は送信端９２に結合され、半サイクル遅延ユニット９１０は入力点９３からのデータを同期クロックＩＴＬＣＫの半サイクルだけ遅延させ、出力点９４から該データを出力する。図１３に示すように、半サイクル遅延ユニット９１０は第２インバータユニット１３０２とレジスタ１３０４とを備える。第２インバータユニット１３０２は同期クロックＩＴＬＣＫを受信し反転させて、同期クロックＩＴＬＣＫの反転クロックをレジスタ１３０４へ出力する。レジスタ１３０４の一端は入力点９３に接続され、同期クロックＩＴＬＣＫの反転クロックによりトリガーされて入力点９３の信号を出力点９４に出力する。従って、半サイクル遅延ユニット９１０は送信端９２からの信号（即ち、入力点９３で受信した信号）を同期クロックＩＴＬＣＫの半サイクルだけ遅延させ、該信号を出力点９４から出力する。これにより、出力点９４の出力信号は入力データＳＤＩと同期するという目的が達成される。
【００５２】
識別ユニット９０９はデータ方向付けユニット９１２（初期状態では、データ方向付けユニット９１２の出力データが入力データＳＤＩとなるよう次のステージの送信点へデータを書き込むよう設定される）の出力データと同期クロックＩＴＬＣＫとを受信し、これに応じて制御信号ＣＳを出力する。制御信号ＣＳはリターン命令Ｒｅａｄｍｏｄｅを含む。例えば、入力データＳＤＩは情報タグＨｅａｄｅｒを含み、識別ユニット９０９は入力データＳＤＩの情報タグＨｅａｄｅｒを復号することで、入力データＳＤＩを次のステージの双方向シリアルコントローラ９００に送信し書き込むか又は現ステージの双方向シリアルコントローラ９００の状態値を読むかを識別する。チップ使用面積を低減するために、設計者は回路設計時、識別ユニット９０９とシリアルレジスタ９０８とを１つの回路ブロックとして一体化して、回路の製造コストを低減してもよい。
【００５３】
リターン命令Ｒｅａｄｍｏｄｅを受信した時、データ方向付けユニット９１２は出力接点９１１をシリアルレジスタ９０８の受信端９１に結合し（即ち、出力接点９１１の信号を受信端９１に届ける）、半サイクル遅延ユニット９１０の出力点９４を入力接点９０３に結合して、出力接点９１１の信号を入力接点９０３に同期して戻す。
【００５４】
データ方向付けユニット９１２がリターン命令Ｒｅａｄｍｏｄｅを受信しなかった時、データ方向付けユニット９１２は入力接点９０３をシリアルレジスタ９０８の受信端９１に結合し、半サイクル遅延ユニット９１０の出力点９４を出力接点９１１に結合して、入力接点９０３の入力データＳＤＩを双方向直列クラスタ９０００内の次のステージの双方向シリアルコントローラ９００に同期して書き込む。
【００５５】
データ方向付けユニット９１２は入力切替えスイッチ（入力双方向バッファ）１４２、出力切替えスイッチ（出力双方向バッファ）１４４、及びセレクタ１４６とを備える。入力切替えスイッチ１４２は第１端４１、第２端４２、及び第３端４３を有し、第１端４１は入力接点９０３に結合されている。出力切替えスイッチ１４４は第１ピン５１、第２ピン５２、及び第３ピン５３を有し、第１ピン５１は出力接点９１１に結合され、第３ピン５３は出力点９４と第３端４３に結合されている。セレクタ１４６は第１入力端６１、第２入力端６２、及び出力端６３を有し、第１入力端６１は第２ピン５２に結合され、第２入力端６２は第２端４２に結合され、出力端６３は受信端９１に結合されている。
【００５６】
更に説明すると、データ方向付けユニット９１２はリターン命令Ｒｅａｄｍｏｄｅを受信した時、入力切替えスイッチ１４２は第１端４１を第３端４３に結合し、出力切替えスイッチ１４４は第１ピン５１を第２ピン５２に結合し、セレクタ１４６は第１入力端６１を出力端６３に結合して、第１ピン５１（即ち、出力接点９１１）の信号を第１端４１（即ち、入力接点９０３）に同期して戻す。
【００５７】
データ方向付けユニット９１２がリターン命令Ｒｅａｄｍｏｄｅを受信しなかった時、入力切替えスイッチ１４２は第１端４１を第２端４２に結合し、出力切替えスイッチ１４４は第１ピン５１を第３ピン５３に結合し、セレクタ１４６は第２入力端６２を出力端６３に結合して、第１端４１（即ち、入力接点９０３）の信号を第１ピン５１（即ち、出力接点９１１）に同期して書き込み、双方向直列クラスタ９０００内の次のステージの双方向シリアルコントローラ９００の入力データＳＤＩとする。
【００５８】
また、双方向直列クラスタ９０００が長距離伝送においてノイズによって妨害されるか、又はホットプラグ等の状況に遭遇した時、双方向シリアルコントローラ９００の復号機構にエラーが発生し、混乱を引き起こす場合がある。この問題を解決するために、本発明の第５実施形態によれば、図１４Ａに示すように、双方向シリアルコントローラ９００ａは外部クロックＣＫＩを受信し、ホットプラグ又はノイズ妨害が発生しても双方向シリアルコントローラ９００ａはリセット信号ＲＥＳＥＴによりトリガーされ復号機構を再開できるようある条件を外部クロックＣＫＩが満たす時、リセット信号ＲＥＳＥＴをシリアルレジスタ９０８へ出力するための時間切れ検出器１５００を更に備えてもよい。時間切れ検出器１５００のステートマシンの概略図は第２及び第３実施形態の時間切れ検出器７００のものと同じであるので、重複する詳細説明を省略する。
【００５９】
本発明の第３実施形態（図７Ｂを参照）と同様に、回路の製造コストとチップの使用面積を低減するために、図１４Ｂを参照すると、本発明の第６実施形態の双方向シリアルコントローラ９００ｂによれば、時間切れ検出器１５００はシリアル位置検出器９０４と１つの回路ブロックに一体化される。従って、シリアル位置検出器９０４は双方向シリアルコントローラ９００の位置が双方向直列クラスタ９０００の奇数伝送ステージか偶数伝送ステージかを、リセット信号ＲＥＳＥＴと外部クロックＣＫＩの検出により検出する。この検出方法は本発明の第３実施形態の検出方法と同じであり、重複する詳細説明を省略する。
【００６０】
従って、本発明の第１実施形態によれば、全てのステージのシリアルコントローラ１００は直列に接続されて直列クラスタ１０００を構成し、同期クロック生成器１０６はシリアルコントローラ１００の伝送ステージに関連しない同期クロックＩＴＬＣＫを生成する。また、シリアルコントローラ１００は半サイクル遅延ユニット１１０を使用して長距離列の全てのステージのシリアルコントローラ１００のデータ信号の同期送信を実現してもよい。また、本発明の第４実施形態の双方向シリアルコントローラ９００によれば、全てのステージの双方向シリアルコントローラ９００間のデータ信号双方向送信が実現されるので、双方向シリアルコントローラ９００が異常動作した時の双方向直列クラスタ９０００のエラー検出効率が向上する。
【符号の説明】
【００６１】
１０  ＬＥＤ
１００  シリアルコントローラ
１０２  インバータ
１０４  シリアル位置検出器
１０６  同期クロック生成器
１０８  シリアルレジスタ
１１０  半サイクル遅延ユニット
１０００  直列クラスタ
【図１Ａ】
0005225355.tif 000002
【図１Ｂ】
0005225355.tif 000003
【図２】
0005225355.tif 000004
【図３Ａ】
0005225355.tif 000005
【図３Ｂ】
0005225355.tif 000006
【図３Ｃ】
0005225355.tif 000007
【図４Ａ】
0005225355.tif 000008
【図４Ｂ】
0005225355.tif 000009
【図５Ａ】
0005225355.tif 000010
【図５Ｂ】
0005225355.tif 000011
【図６】
0005225355.tif 000012
【図７Ａ】
0005225355.tif 000013
【図７Ｂ】
0005225355.tif 000014
【図８Ａ】
0005225355.tif 000015
【図８Ｂ】
0005225355.tif 000016
【図８Ｃ】
0005225355.tif 000017
【図９Ａ】
0005225355.tif 000018
【図９Ｂ】
0005225355.tif 000019
【図１０Ａ】
0005225355.tif 000020
【図１０Ｂ】
0005225355.tif 000021
【図１１】
0005225355.tif 000022
【図１２】
0005225355.tif 000023
【図１３】
0005225355.tif 000024
【図１４Ａ】
0005225355.tif 000025
【図１４Ｂ】
0005225355.tif 000026