(57)【特許請求の範囲】
【請求項１】
支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射して異物を分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とする半導体基板の製造方法。
【請求項２】
半導体層の貼り合わせが、支持基板上に半導体ウエハを密着結合させ、その後予め該ウエハに形成されていた層状の損傷領域で分離することにより、該ウエハの一部を薄層状に残存させることによるものである請求項１に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板に貼り合わせ法により単結晶半導体層を設けた半導体基板、すなわち貼り合わせ法によるＳＯＩ基板の製造方法に関する。より詳しくは、貼り合わせ法により、簡潔かつ効率的に支持基板に単結晶半導体層を結合した半導体基板の製造方法に関する。特に異物の残存等に伴う非単結晶半導体膜の破裂・消失を低減させた半導体基板の製造方法に関する。
【背景技術】
【０００２】
耐熱性ガラス等の絶縁性の支持基板に単結晶シリコン層を設けた半導体基板すなわちＳＯＩ基板に関する技術が従前から知られている（特許文献１、２参照）。その１つに、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られる単結晶シリコン層を該絶縁性シリコン膜上に固着する作製方法がある（特許文献１）。
その単結晶シリコン等の単結晶半導体層を支持基板上に形成する際には、支持基板と、ウエハ上の単結晶半導体層の表面同士を密着させ、熱処理し単結晶半導体層を転写する工程、すなわち貼り合わせ工程を有する。
【０００３】
この転写時にいずれかの表面に異物が存在すると、異物の周辺は単結晶半導体層がガラス基板等の支持基板上に形成されず、半導体層欠損領域が発生する。
その際に生ずる半導体層欠損領域は、異物が小さい場合でもそれより相当大きくなり、例えば異物の直径が１μｍの場合でも、該欠損領域は直径１０００μｍ程度となる。その結果、該欠損領域に形成されたデバイスは不良になる。
【０００４】
そして、貼り合わせ法により作製されたＳＯＩ基板に生ずる欠損部分を修復する技術も既に存在する（特許文献２）。
この修復技術においては、単結晶半導体層全面に非結晶シリコン膜を成膜し、前面を熱処理もしくはレーザ処理にて結晶化した後、研磨処理により平坦化し、欠損箇所の修復をするものである。
【特許文献１】特開平１１−１６３３６３号公報
【特許文献２】特開平８―２５０４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この従前の修復技術においては、単結晶半導体層全面に形成した非結晶シリコン膜の全てを結晶化処理しており、その結果作業時間が増大し、生産性が低下することになる。すなわち、該非結晶シリコン膜の全ての結晶化及び結晶化したシリコン膜の除去処理には、埋めこみ部分のみの結晶化及び未結晶化状態のままの除去処理に比し時間を要することになる。
【０００６】
そこで、本発明者は、上記半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができる、貼り合わせ法により単結晶半導体層を設けた半導体基板の製造方法の開発に成功し、既に特許出願した（特願２００８−６０５５４）。
その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後該単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後該単結晶半導体層上及び該欠損領域に非単結晶半導体層を形成し、次いで該検出情報に基づいて該欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより該結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。
【０００７】
本発明は、前記した半導体基板の製造方法を更に改良したものである。
すなわち、本願発明は、先願の前記した発明において、単結晶半導体層の欠損領域を検出後、その検出領域を特殊なイオンビームを用いて照射することにより、残存する異物を的確かつ有効に分離除去でき、しかも下地が平滑化し、その結果異物の残存等に伴うシリコン膜の破裂・消失を低減できることを見出し、本発明の開発に成功したものである。
【０００８】
したがって、本発明は、半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができる、貼り合わせ法により単結晶半導体層を設けた半導体基板の製造方法を提供することを課題とし、それに加えて単結晶半導体層の欠損領域に残存する異物を的確かつ有効に分離除去することにより、レーザ照射時における異物の残存等に伴うシリコン膜等の非単結晶半導体膜の破裂・消失を低減させた半導体基板の製造方法を提供することをも課題とするものである。
【課題を解決するための手段】
【０００９】
本発明は、貼り合わせ法により、簡潔かつ効率的に支持基板に単結晶半導体層を結合し、加えてレーザ照射時における異物（ゴミ）の残存等に伴う非単結晶半導体層の破裂・消失を低減させた半導体基板の製造方法を提供するものであり、その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射して異物を分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。
【００１０】
そして、本発明では以下のことを行うことが好ましい。
(1)半導体層の貼り合わせが、支持基板上に半導体ウエハを密着結合させ、その後予め該ウエハに形成されていた層状の損傷領域で分離することにより、該ウエハの一部を薄層状に残存させることによるものであること。
(2)  支持基板上への半導体ウエハの密着結合は、支持基板に絶縁層を形成した後に行うものであること。
(3)層状の損傷領域は、半導体ウエハ表面に絶縁層を形成し、該形成後電界で加速されたイオンビームを該絶縁層を介して照射して、該半導体ウエハの所定の深さに薄層状に形成されたものであること。
【００１１】
また、本発明は以下のことも好ましい。
(4)単結晶半導体層の厚さが２０〜５００ｎｍであること。
(5)支持基板上への半導体ウエハの密着結合が支持基板に半導体ウエハを密接後、その一端部を加圧することにより行うものであること。
(6)支持基板上への半導体ウエハの密着結合は、支持基板に半導体ウエハを密接し、その一端部を加圧した後に、更に加熱処理をも行うものであること。
(7)支持基板上への半導体ウエハの密着結合は、両者間に絶縁膜を介在させるものであること。
【００１２】
さらに、本発明は以下のことも好ましい。
(8)層状の損傷領域での分離は、加熱処理行い、その剥離を生じさせることにより行うものであること。
(9)欠損検知装置がＣＣＤ、及び画像解析に必要な欠損領域の位置座標を出力するための画像解析プログラムと、それを機能させるコンピュータとを有する画像解析部を具備するものであること。
(10)平坦化処理がＣＭＰ、ＤＲＹエッチング、又はそれらの組み合わせであること。
【発明の効果】
【００１３】
本発明は、前記したとおり、貼り合わせ法により簡潔かつ効率的に支持基板に単結晶半導体層を結合し、加えてレーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させた半導体基板の製造方法を提供するものであり、その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射してゴミを分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。
【００１４】
その結果、非単結晶半導体層の結晶化は、半導体層の欠損領域のみを対象とすることになるので、例えば結晶化をレーザ照射で行う場合には照射領域を極端に低減することができる。
また、レーザ照射等の結晶化処理後行う、平坦化処理時の欠損領域以外に存在する半導体層の除去は、除去対象の半導体層が非結晶状態であり、従来技術の場合のように結晶化していないので、手間がかからず簡単に行うことができる。
【００１５】
そして、本発明では単結晶半導体層の欠損領域に残存する異物（ゴミ）をクラスターイオンビームを照射することにより分離除去するものであり、そのため異物をより的確かつ有効に分離・除去することができ、その結果レーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させることができる。
また、異物の除去にクラスターイオンビームを照射することから、非単結晶半導体層が形成される支持体表面を平滑化することができ、この点からも結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
【００１６】
以上のとおりであり、本発明では、簡潔かつ効率的に支持基板に単結晶半導体層を結合した半導体基板を製造することができ、合わせてそれと同時に結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
【発明を実施するための最良の形態】
【００１７】
以下において、本発明を実施するための最良の形態及び本発明の各種態様について、図面を参照して説明する。ただし、本発明は、前記した発明を実施するための最良の形態及び各種態様に限定されるものではなく、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。
なお、本発明を説明するにあたっては、各図面において同じものを指す符号は異なる図面間でも共通して用いる。
【００１８】
（実施の形態１）
本実施の形態１を図１ないし図３を用いて説明する。単結晶半導体ウエハには、例えば、単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウムなど、第４族元素でなる単結晶半導体を用いることができる。さらに、ガリウムヒ素やインジウムリン等の化合物半導体も用いることができる。
なお、ここでは半導体ウエハとして単結晶シリコンウエハを用い、支持基板としてガラス基板５１を用いており、図１においては単結晶半導体層が単結晶シリコン層５４である場合を図示する。
【００１９】
まず、単結晶シリコンウエハ上に、Ｈをドープする。Ｈドープの加速度により、損傷層をＳｉ表面から１００−３００ｎｍ程度の深さ付近に形成する。さらに、単結晶シリコンウエハ上に接合層５２を形成する。その接合層は、ＳｉＯＮ膜（酸化窒化シリコン膜）を膜厚５０ｎｍ、ＳｉＮＯ膜（窒化酸化シリコン膜）を膜厚５０ｎｍにて成膜する。これらはＣＶＤにて成膜することができる。接合層は単層構造でも、積層構造でもよいが、表面をＣＭＰ（Chemical Mechanical Polishing）処理する等の手段にて、表面平均荒さはＲａ＝４ｎｍ以下とする。
一方、ガラス基板にも、表面平均荒さがＲａ＝４ｎｍ以下となるような接合層５３を形成する。その接合層は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化アルミニウム等を材料とした膜を用いることができ、単層構造でも、積層構造でもよい。
これらの接合層は、バッファ層あるいはブロッキング層としての機能も当然有する。
【００２０】
なお、前記において、酸化窒化シリコン膜とは、窒素よりは酸素の含有量が多いものをいい、窒化酸化シリコン膜とは、逆に酸素よりは窒素の含有量が多いものをいう。具体的には、酸化窒化シリコン膜は、ラザフォード後方散乱法又は水素前方散乱法を用いて測定した場合に酸素が５０〜７０原子％、窒素が０．５〜１５原子％、ケイ素が２５〜３５原子％、水素０．１〜１０原子％の範囲で含まれるものをいう。これに対して窒化酸化シリコン膜とは同法を用いて測定した場合に酸素が５〜３０原子％、窒素が２０〜５５原子％、ケイ素が２５〜３５原子％、水素１０〜２５原子％の範囲で含まれるものをいう。
【００２１】
そして、前記ウエハとガラス基板のそれぞれ表面を向かい合わせに密着させ、４００〜６００℃にて熱処理を行った後に、前記ウエハを分離すると、ガラス表面にウエハから剥がれたＳｉ層を有する層がＨドープ加速度による狙いの膜厚で形成される。その際に前記ウエハ又はガラス基板のいずれかの表面に異物があると、単結晶半導体層の欠損領域（以下、単に「半導体層欠損領域」ということもある）が形成されることになる。図１（Ａ）は、このときのガラス基板５１の断面図を示しており、単結晶半導体層（同図においては単結晶シリコン層５４が該当すると、単結晶シリコンウエハ上に形成された接合層５２とが欠損していることを示している。
なお、図１においては前記したとおり単結晶半導体層が単結晶シリコン層５４である場合を図示する。
【００２２】
本発明では、前記したとおり、この半導体層欠損領域を欠損検知装置により検出し、その検出情報に基づいて欠損領域にクラスターイオンビームを照射して異物５５を分離除去し、加えて欠損領域に埋め込まれた非結晶半導体層５７を選択的に結晶化することを特徴とするものであり、その検出装置に例えば光学検査装置を用いることで、半導体層欠損領域の位置情報を取得する。
より具体的には、例えばＣＣＤカメラを用い、それが撮影した画像の各位置における輝度を捉え、前記画像において、予め形成されたマーカ部を除けば、単結晶半導体層の輝度と異なる領域は半導体層欠損領域として、後のデータ処理部で認識される。
【００２３】
そして、この認識された半導体層欠損領域の位置情報に基づいて、クラスターイオンビームを照射して異物５５を分離除去するものであり、図１（Ｂ）はこの際の断面図を図示するものである。その際には照射するビームがクラスターイオンビームであることから、異物が分離除去できるだけでなく、非結晶半導体層５７が形成される支持体表面は平滑化されることになる。
そのため、この平滑化により結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
【００２４】
次いで、これらの上、すなわち、単結晶半導体層及び欠損領域上に非単結晶の半導体層５７を成膜する（図１（Ｃ））。該非単結晶の半導体層の膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体などを用いることができる。
【００２５】
その成膜にＣＶＤ法を用いた場合にはカバレッジが良いため、成膜された非単結晶半導体膜は単結晶半導体層欠損領域を良好に充填することになり好ましい。但しＣＶＤ成膜にてシリコン膜を成膜したとき、膜中の水素濃度が高いときは、後のレーザ処理にて前記シリコン膜が消失する可能性があるため、成膜後熱処理を行い水素を放出する必要がある。本実施の形態では、単結晶半導体層としてシリコンを用いていることから、ＣＶＤ法にてシリコン膜を成膜する例を示す。
【００２６】
そして、前記半導体層欠損領域を充填するように成膜されたシリコン膜を前記検出情報に基づいて選択的にレーザ５８で結晶化する（図１（Ｄ））。なお、本発明では、結晶化処理に続いて平坦化処理することにより欠損箇所以外に残存する非単結晶半導体層を除去することになる（図１（Ｅ））。
前記欠損箇所の直径は数ｍｍであるが、少なくとも前記欠損箇所より広い範囲、好ましくは１ｍｍ以上広い範囲にてレーザ照射箇所を設定し、周囲の正常に形成された単結晶半導体層も含むようにする。これにより、欠損箇所のシリコン膜は周囲の単結晶半導体層を下地として結晶成長する。
【００２７】
この際には、シリコン膜の溶融時間が長くなるよう、処理基板を加熱窒素もしくはマイクロ波を照射する手段等にて、加熱した状態でレーザ照射するとよい。このようにシリコン膜を溶融させ単結晶半導体層を下地として結晶成長させるためには非単結晶シリコン膜をガラス基板の耐熱温度より高い温度に加熱させる必要があり、ランプアニール等を用いた熱処理では困難である。
【００２８】
本発明は、欠損検知装置により検出した半導体層欠損領域の位置情報を基に、選択的にクラスターイオンビームを照射して異物を分離除去し、かつ非単結晶半導体膜に選択的にレーザ照射して結晶化し半導体基板を製造する方法であり、それには欠損検知装置と、クラスターイオンビーム照射装置と、レーザ直描装置と具備する装置を用いる。
そして、本発明では、検出された欠損領域に残存する異物を分離除去するために、クラスターイオンビームを照射することを特徴とするものであり、それに関し図２に基づいて以下において詳述する。
【００２９】
本発明では、まず欠損検知装置により半導体層欠損領域を検出するものであるから、それに関し図２に基づいてまず説明する。その図２に示された欠損検知装置（１）の一部をなす画像解析部（２１）は、クラスターイオンビーム照射装置とは別に設けられ、半導体層欠損領域の位置情報（２２）をデータ処理部（２３）に出力する。その際には半導体層欠損領域の位置情報は、ＣＣＤ（３３）により画像を取り込み、画像解析部２１により画像解析され、検出されたデータ、すなわち欠損領域位置情報（２２）はデータ処理部（２３）に出力される。
【００３０】
その画像解析部２１は、図示していないが、画像解析に必要な欠損領域の位置座標を出力するための画像解析プログラムと、それを機能させるコンピュータを具備しており、ＣＣＤより得られた基板表面画像より基板面内の輝度の相対差を比較して、欠損領域を判定することになる。
この画像解析プログラムを使用して欠損領域を判定するには、以下の２つの手法によるのが好ましい。
【００３１】
第１は、支持基板上に形成する所望の積層構造の構造情報（膜質、膜厚）を画像解析プログラムにまず入力することにより、欠損領域の構造情報と、所望積層構造の構造情報（膜質、膜厚）とが画像解析プログラムに予め蓄積され、次いで実際に支持基板上に積層構造が形成されている半導体層形成領域と、該積層構造が形成されていない半導体層欠損領域とをそれぞれシミレーションして、各々の画像輝度を算出し、その算出されたそれぞれの画像輝度から、欠損領域を判定するための画像輝度の閾値を算出し、該閾値に基づいて欠損領域の位置座標を出力するものである。
【００３２】
第２は、支持基板上に、所望の積層構造を有する半導体層形成領域と、該積層構造が形成されていない半導体層欠損領域とをそれぞれ予め形成し、その両領域を参照資料として、ＣＣＤを用いて画像輝度を測定し、その測定された各々の画像輝度から、欠損領域を判定するための画像輝度の閾値を算出し、該閾値に基づいて欠損領域の位置座標を出力するものである。
なお、図２の半導体基板の製造に用いる装置では、欠損検知装置（１）用にＣＣＤ（３３）を別途設置しているが、それを設置することなくレーザ直描装置（２）用のＣＣＤ（３１）を両者で兼用しても良い。
【００３３】
本発明では、前記したとおり検出された欠損領域に残存する異物を分離除去するために、クラスターイオンビームを照射することを特徴とするものであり、このクラスターイオンビーム照射後は、前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶を結晶化することになる。
前記のとおりであるから、図２に基づいて、まずクラスターイオンビーム照射に関し説明する。そのクラスターイオンビーム照射には、高圧ガス供給部４１、ノズル４２、シャッター４３、イオン源４４、引出電極及び加速電極４５、レンズ電極４６等を具備するクラスターイオンビーム照射装置３を用いる。
【００３４】
その高圧ガス供給部４１では、アルゴン、炭素、硼素、窒素、珪素等の反応性の大小に関わらないガスを用い、高圧で射出することになる。なお、前記ガスのほかにＳＦ6ガス等の反応性ガスを用いることもできる。
そこから射出された高圧の材料ガスは、ノズル４２と呼ばれるラッパ状の細い管を通して真空中に噴出されることにより、断熱膨張によりガスが凝縮温度以下まで冷却され、ファン・デル・ワールス力により結合してクラスターが生成される。
【００３５】
ノズルと基板との間にはシャッター４３が設けられ、ここでデータ処理部２３からの信号を受け、クラスターイオン発生の時期等を調整する。その調整ではクラスターイオンを高速で断続的にクラスターイオンを発生するようにすることができる。本実施の形態では、クラスターイオンビーム照射装置内にデータ処理部２３が設けられ、前記光学検査装置から輝度及び位置情報を受け半導体層欠損領域を判断し、該欠損領域の情報を格納する記憶部（ＲＡＭ，ＲＯＭ等）や、ＣＰＵ等を含むマイクロプロセッサーを有し、クラスターイオンビームが照射位置制御手段（図２においてはシャッター及び位置駆動制御部３０が該当する）により、照射される被照射基板２７の表面の位置等をコントロールする。
【００３６】
生成されたクラスターは、さらにフィラメントと陽極からなるイオン源４４にて電子衝撃法によりイオン化されクラスターイオンとなる。このクラスターイオンは、引出電極及び加速電極４５にて数ｋＶから数十ｋＶの電界で加速され、レンズ電極４６にてクラスターイオンビームとして照射形状が整えられ、目的の表面に衝突する。
そのクラスターイオンビームは、レンズ電極４６、すなわち静電レンズを用いて微小領域（数十μｍ程度）に収束できる。また指向性が良く、所望の微細箇所を処理する方法として適している。
【００３７】
クラスターイオンビームは、ラテラルスパッタ効果といわれる、照射箇所にてクラスターイオンが分解されることにより生じたイオンが横方向に飛散し基板表面上の凹凸部に衝突することで照射箇所付近を平坦化する効果がある。
そのラテラルスパッタ効果は、加速エネルギーが大きいほど、より効果が大きくなるため、加速エネルギーを低くする選択比の高い処理と、加速エネルギーを高くする下地平坦化処理とを組み合わせる。前記処理にはそれぞれ異なるガスを用いたクラスターイオンビーム処理を行っても良い。
【００３８】
クラスターイオンビームの元となるガスには、前記したとおり非反応性ガスを用いることができるが、ＳＦ6ガス等の反応性ガスも用いることができるが、ＳＦ6ガスを用いた場合、基板と、分離除去したいゴミとを選択する効果が期待できる。すなわちＳＦ6ガスは、ＳＦ6クラスターイオンとなり、これを照射することでＳｉ、Ｗがエッチングされやすくなる。このとき加速エネルギーが小さいほど、化学反応によるエッチングが支配的となるため、ＳｉとＳｉＯ2の選択比は大きくなり、一例としては加速電圧１０ｋｅＶでの選択比は約３０程度となる。支持基板にガラス基板を用いたとき、もしくは半導体層の下地膜にＳｉＯ2を用いたとき、ゴミの主成分がＳｉ、Ｗであれば、上記選択比によりクラスターイオン照射による下地の損傷を低減することができる。
【００３９】
本発明では、前記したとおりクラスターイオンビーム照射後は、前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶をレーザ直描装置を用いて結晶化することになる。
そのレーザ直描装置には、従来のレーザ直描装置の技術を用いることも出来る。この直描装置を含む半導体基板の製造に用いる装置の具体例を図３に示す。この図３にはレーザ光源からステージ上の基板上にレーザを照射するための、レーザ光源、シャッター、ミラードライバー、可動ミラー、レンズが少なくとも設けられていることを示している。
【００４０】
その図３に図示された装置においては、図２に図示された装置と同様に欠損検知装置２１、欠損領域位置情報２２、データ処理部２３等を具備しており、それらは図２及び図３に図示された装置においては重複して具備することになり、このように別個に両者に具備しても勿論よいが、それら欠損検知装置２１等は一方のみに具備させ、他方は一方が具備する欠損検知装置２１等を兼用してもよいことはいうまでもない。
例えば、それら欠損検知装置２１等は、図２に図示するクラスターイオンビーム照射装置３に付設し、直描装置おいてはそれを付設せずに兼用してもよいことは勿論いうまでもない。
【００４１】
また、ＣＣＤ３３は、個別設置した場合には図２及び３から明白なとおり最大４個必要となるが、前記したとおりＣＣＤ３１と兼用できるから、兼用することにより１個とすることができることもいうまでもない。
さらに、前記した半導体層欠損領域を検出するために用いられるデータ処理部（２３）ではレーザ直描装置を駆動するための情報も処理することになる。そのレーザ直描装置では、支持基板であるガラス上に成膜されたシリコン膜を結晶化するためにレーザ照射を行うが、そのレーザ光源（２４）は、成膜されたシリコン膜を結晶化するのに十分なエネルギーを有する、一定の出力のものがよい。
【００４２】
そのレーザ光の光源としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ4、フォルステライト（Ｍｇ2ＳｉＯ4）、ＹＡｌＯ3、ＧｄＶＯ4、多結晶（セラミック）のＹＡＧ、Ｙ2Ｏ3、ＹＶＯ4、ＹＡｌＯ3、ＧｄＶＯ4にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種もしくは複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ、又は金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。さらに、レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。
【００４３】
また、同じく欠損検知装置の一部をなすデータ処理部は、前記光学検査装置から輝度及び位置情報を受け半導体層欠損領域を判断し、該欠損領域の情報を格納する記憶部（ＲＡＭ、ＲＯＭ等）や、ＣＰＵ等を含むマイクロプロセッサを有し、レーザ光が光制御手段（図３においてはシャッター（２５）及びに可動ミラー（２６）が該当する）を通過して照射される被照射基板（２７）の表面の位置などをコントロールする。
【００４４】
図３に示すように、レーザ光源から出射されるレーザ光の光路上には、上記データ処理部から信号を受け、ミラードライバ（２８）により制御されるところの光制御手段である可動ミラー（２６）が設けられている。その可動ミラーは光（電磁波）をＸＹ軸方向に走査して所望の箇所にレーザ光を照射することができる。この場合、ポリゴンミラーやガルバノミラーを用いることが好ましい。また同様に光制御手段をなすところの前記信号により制御されるシャッター（２５）を設け、レーザ光の光源の射出タイミングをデータ処理部にて制御できるようにする。
【００４５】
さらに、支持基板を固定したステージ（２９）を移動させ、レーザ光の光源の射出タイミングと、ステージの移動を同期させる方法にて、選択的にレーザを照射してもよい。このとき光制御手段をなす、シャッターでレーザ光源のオンオフ制御を行い、ステージを移動させながら、選択的にレーザビームを照射する。
このレーザ照射を行う際には、基板上の所望の位置にマーカを形成し、そのマーカを基準点としてステージ上の基板は、位置駆動制御部（３０）にて位置決めがされる。
【００４６】
その位置決めには、ＣＣＤ（３１）で取り込んだ画像を画像処理することによって認識する方法を用いるのが好ましい。一般的に、上記に示したような、マーカを用いた精密位置決め方法は、半導体素子作製において、レーザ処理の工程以外にも、例えば、フォトリソグラフィー法の露光工程やレーザ半導体素子の形成、切断および開口等に用いるレーザ直描工程に使用されている。但し本結晶化の時点では素子は形成されていないことから、数百μｍ程度の位置決め誤差は許容される。なお、前記マーカは半導体層の下層の絶縁膜に形成すればよい。
このように単結晶半導体層欠損領域の非単結晶半導体層を結晶化する際にレーザ直描装置を採用する場合には、前記のようにレーザを照射する処理を、ＣＣＤ（３１）を通してモニタ（３２）で確認できる手段を設けることが好ましい。
【００４７】
本発明では、この様に基板上の半導体層欠損領域のシリコン層を結晶化させた後、ＣＭＰやＤＲＹエッチング、あるいはその組み合わせにより単結晶半導体層を平坦化、かつ薄膜化し、所望の膜厚とする。
ここでは単結晶半導体層を５０ｎｍの膜厚とする。前記薄膜化にて、半導体欠損領域以外にＣＶＤで形成された非晶質な半導体層は全て消失するため、上記のように半導体層欠損領域ではない部分をレーザにて結晶化する必要はない。
なお、単結晶半導体層を薄くしＳｉを薄膜化した場合には、Ｓ値を向上させる効果が見込まれるが、その際には、Ｉonの低下とトレードオフになるため最適な条件を採用することになる。
【００４８】
その後、Ｓｉ層を島状に形成し、更にゲート絶縁膜を１０〜１００ｎｍの膜厚にて形成し、その上層にＴａやＷ等からなるゲートメタルを成膜、層間膜、配線を形成し、所望の素子を形成する。
なお、単結晶半導体層の膜厚は前記したとおりであるから、チャネル部の膜厚は５０ｎｍの膜厚となる。
【００４９】
図４は、前記において図１ないし図３を用いて説明した、本発明の製造方法の全工程をフロー的に示したものである。
図１で示す処理は、単結晶半導体層を支持基板に形成する工程（11）、光学検査器で半導体層欠損領域の情報を取得する工程（12）、異物を除去する工程（13）、シリコン膜形成する工程（14）、レーザで半導体層欠損領域のシリコンを結晶化する工程（15）、半導体層を平坦化処理する工程（16）を行うことで達成される。その後、所望する半導体装置に応じて、それに適切な構造の薄膜トランジスタ層を形成する工程（17）を行う。
【００５０】
本発明におけるクラスターイオンビーム照射は、ゴミ等の異物を有効に分離除去でき、その結果レーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させることができる。さらに、異物の除去にクラスターイオンビームを照射することから、非単結晶半導体層が形成される支持体表面を平滑化することができ、この平滑化によっても結晶化する際のレーザ照射における非単結晶半導体層の破裂・消失を低減させることができる。
【００５１】
また、本発明によるレーザの選択的照射は、面積の大きな基板ほど、また半導体層欠損領域が小さいほど、処理時間の短縮に有効である。例えば幅５００μｍ、走査速度３５０ｍｍ／ｓｅｃの処理速度の点状レーザを一台使用し、６００×７２０ｍｍ大の長方形の支持基板に対して全面にレーザ照射し結晶化を行うと、支持基板１枚あたり１ｈｒ〜１．５ｈｒｓの処理時間となるが、このレーザ照射領域を本発明にしたがって限定し選択的に行うことにより、処理時間を短縮することができる。例えば、半導体層欠損領域は、本出願人の経験によれば通常１％以下であり、それに伴い基板に照射するレーザエネルギーを大幅に低減することができる。
【００５２】
（実施の形態２）
本実施の形態は、本発明の半導体基板の製造方法に係る、支持基板上に単結晶半導体層を転写するまでの作製工程の詳細を示すものである。本実施の形態では、絶縁層をなすバッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板について説明するが、このバッファ層の介在は好ましいものではあるが必ずしも必要とするものではない。なお、本実施の形態では、バッファ層は、単結晶半導体ウエハ上に形成されるが、勿論実施の形態１のように支持基板上に形成してもよい。本発明の製造方法で製造する半導体膜基板の１例を図５に斜視図にて図示する。
【００５３】
その半導体基板１０は、支持基板１００に単結晶半導体層１１６が貼り付けられており、単結晶半導体層１１６はバッファ層１０１を介して支持基板１００に設けられている。半導体基板１０はいわゆるＳＯＩ構造の基板で、絶縁層上に単結晶半導体層が形成されている基板である。なお、その単結晶半導体層には、前記したとおり、例えば単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウムなど、第４族元素でなる単結晶半導体を用いることができる。さらに、ガリウムヒ素やインジウムリン等の化合物半導体も用いることができる。
【００５４】
支持基板１００には、例えばアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用いる。前記した例以外にも、前記ガラス基板より軟化点温度が高い材料を用いた基板を用いても良い。例えば石英基板、セラミック基板、サファイア基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素などの半導体でなる基板などを用いても良い。但し表面が導電性を持つ場合、基板表面に絶縁層を形成する。
なお、支持基板１００に透光性の基板を用いることで、透過型または半透過型の表示装置の製造に適した半導体基板１０を作製することができる。
【００５５】
以下、図６を参照して、図５に示す半導体基板１０の作製方法を説明する。
まず、図６（Ａ）に示すように、単結晶半導体ウエハ１１０上に絶縁層１１２を形成する。絶縁層１１２は単層構造、２層以上の多層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。本実施の形態では、バッファ層は絶縁層１１２を絶縁膜１１２ａと絶縁膜１１２ｂでなる２層構造とする。
また、絶縁層１１２を２層構造とし、ブロッキング層として機能させる場合には、絶縁膜１１２ａと絶縁膜１１２ｂとの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
【００５６】
なお、バッファ層とは、各種目的で支持基板と半導体層との間に形成される層の総称であり、そのうち特に可動イオン等の電気特性に影響を与える元素の移動を阻止する機能に着目した層をブロッキング層という。
また、絶縁層は、非電導性の材料を使用して形成した層を意味し、バッファ層及びブロッキング層はこれを用いて形成するのが通常である。
したがって、本願明細書においても、それら用語はかかる意味において使用されており、使い分けがなされている。
【００５７】
例えば、バッファ層を形成する下層の絶縁膜１１２ａとしては、単結晶半導体ウエハ１１０を酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ酸化膜を絶縁膜１１２ａとして形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ3、ＨＢｒ、Ｃｌ2、ＣｌＦ、ＢＣｌ3、Ｆ、Ｂｒ2などから選ばれた一種類又は複数種類のガスを用いることができる。
【００５８】
次に、図６（Ｂ）に示すように、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１２１を単結晶半導体ウエハ１１０に照射して、単結晶半導体ウエハ１１０の表面から所定の深さの領域に、損傷領域１１３を形成する。イオンビーム１２１は、例えば、水素ガス又は水素を主成分とするガス等のソースガスを励起して、ソースガスのプラズマ、すなわち水素プラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。イオンを添加する深さで、単結晶半導体ウエハ１１０から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上２００ｎｍ以下になるように、損傷領域１１３が形成される深さを調節する。
【００５９】
損傷領域１１３を形成した後、図６（Ｃ）に示すように、絶縁層１１２の表面に平滑で親水性の接合面１１４を形成する。接合面１１４を有する絶縁層１１２を形成する工程では、単結晶半導体ウエハ１１０の加熱温度は、損傷領域１１３に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷領域１１３からガスが抜けない温度である。なお、絶縁層１１２は、イオン添加工程を行う前に形成することもできる。この場合は、絶縁層１１２を形成するときのプロセス温度は、３５０℃以上にすることができる。
【００６０】
その接合面１１４は、単結晶半導体ウエハ１１０の表面に形成された絶縁層１１２の表面に形成された、平滑で親水性の面である。そのため、接合面１１４は、平均表面粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。また、その接合面を具備する絶縁層１１２の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
【００６１】
次に、絶縁層１１２、損傷領域１１３および接合層１１４が形成された単結晶半導体ウエハ１１０と支持基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。また、接合層１１４の表面、および支持基板１００の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の希ガス中性原子ビーム若しくは希ガスイオンビームを用いることができる。
【００６２】
図６（Ｄ）は接合工程を説明する断面図である。接合層１１４を介して、支持基板１００と単結晶半導体ウエハ１１０を密接させる。単結晶半導体ウエハ１１０の端の一箇所に３００〜１５０００Ｎ／ｃｍ2程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍが好ましい。圧力をかけた部分から接合層１１４と支持基板１００とが接合しはじめ、接合部分が接合層１１４の全面におよぶ。その結果、支持基板１００に単結晶半導体ウエハ１１０が密着される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
【００６３】
支持基板１００に単結晶半導体ウエハ１１０を貼り合わせた後、支持基板１００と接合層１１４との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域１１３に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板１００に単結晶半導体ウエハ１１０を貼り合わせることで、支持基板１００と接合層１１４との接合界面での結合力を強固にすることができる。
【００６４】
次いで、加熱処理を行い、損傷領域１１３で剥離を生じさせて、単結晶半導体ウエハ１１０から単結晶半導体層１１５を分離する。図６（Ｅ）は、単結晶半導体ウエハ１１０から単結晶半導体層１１５を分離する分離工程を説明する図である。記号１１６を付した要素は単結晶半導体層１１５が分離された単結晶半導体ウエハ１１０を示している。
【００６５】
この加熱処理には、ＲＴＡ（Rapid Thermal Anneal）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Gas Rapid Thermal Anneal）装置、ＬＲＴＡ（Lamp Rapid Thermal Anneal）装置を用いることができる。この加熱処理で、単結晶半導体層１１５が貼り付けられた支持基板１００の温度が５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。
【００６６】
なお、本実施の形態の方法を用いて、１枚の支持基板に複数の単結晶半導体層を貼り付けることもできる。支持基板に図６（Ｃ）の構造の単結晶半導体ウエハを複数枚貼り付ける。そして、図６（Ｄ）〜図６（Ｅ）の工程を行うことで、複数の単結晶半導体層が貼り付けられた支持基板でなる半導体基板を作製することができる。
【図面の簡単な説明】
【００６７】
【図１】支持基板であるガラス基板に形成された単結晶半導体層の半導体層欠損領域から異物を分離除去し、結晶性半導体層を埋め込む工程。
【図２】実施の形態１の半導体基板の製造方法においてクラスターイオンビーム照射を行う際に用いる装置。
【図３】実施の形態１の半導体基板の製造方法において、単結晶半導体層の半導体層欠損領域の非単結晶を結晶化する際に用いる装置。
【図４】本発明の製造方法の全工程を示したフロー。
【図５】本発明の製造方法で製造した半導体膜基板。
【図６】支持基板上に単結晶半導体層を形成する工程。
【符号の説明】
【００６８】
１            欠損検知装置
２            レーザ直描装置
３            クラスターイオンビーム照射装置
１１          単結晶半導体層を支持基板に形成する工程
１２          異物を除去する工程
１３          光学検査器で半導体層欠損領域の情報を取得する工程
１４          シリコン膜形成する工程
１５          レーザで半導体層欠損領域のシリコンを結晶化する工程
１６          半導体層を平坦化処理する工程
１７          薄膜トランジスタ層を形成する工程
２１          画像解析部
２２          半導体層欠損領域の位置情報
２３          データ処理部
２４          レーザ光源
２５          シャッター
２６          可動ミラー
２７          被照射基板
２８          ミラードライバー
２９          ステージ
３０          位置駆動制御部
３１、３３    ＣＣＤカメラ
３２          モニタ
４１          高圧ガス供給部
４２          ノズル
４３          シャッター
４４          イオン源、
４５          引出電極及び加速電極
４６          レンズ電極
【図１】
0005355928.tif 000002
【図２】
0005355928.tif 000003
【図３】
0005355928.tif 000004
【図４】
0005355928.tif 000005
【図５】
0005355928.tif 000006
【図６】
0005355928.tif 000007