(57)【特許請求の範囲】
【請求項１】
直流電力供給源からの正負の直流出力端に接続されたスイッチング素子から構成されるブリッジ回路と、ブリッジ回路の各スイッチング素子のオン、オフの切換えを制御する制御手段とを備え、プラズマに接触する一対の電極に所定の周波数でバイポーラパルス状に電力供給するバイポーラパルス電源において、前記直流電力供給源からの正負の直流出力間に出力短絡用のスイッチング素子を設け、この出力短絡用のスイッチング素子の短絡状態で制御手段によるブリッジ回路の各スイッチング素子の切換えを行うことを特徴とするバイポーラパルス電源。
【請求項２】
前記電極は、スパッタリング法を実施する処理室内に配置した一対のターゲットであることを特徴とする請求項１記載のバイポーラパルス電源。
【請求項３】
前記一対の電極間の出力電流を検出する検出手段と、この出力電流の絶対値が電極への定常出力電流値を超えると、異常放電発生の前段現象として捕える異常放電検出手段とを備え、この異常放電検出手段によって異常放電発生の前段現象が捕えられると、前記出力短絡用のスイッチング素子によって電極への出力を遮断して異常放電の消弧処理を行うことを特徴とする請求項１または請求項２記載のバイポーラパルス電源。
【請求項４】
請求項１乃至請求項３のいずれかに記載のバイポーラパルス電源を複数台並列接続してなる電源装置であって、同一の処理室内に配置した複数対の電極にバイポーラパルス状の電力供給を行うとき、各バイポーラパルス電源の出力短絡用のスイッチング素子のオン、オフの切換えを制御する統括制御手段を備えたことを特徴とする電源装置。
【請求項５】
前記統括制御手段によって各バイポーラパルス電源の出力短絡用のスイッチング素子を短絡した状態で、制御手段によるブリッジ回路の各スイッチング素子の切換時期を変更自在としたことを特徴とする請求項４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ及び表面処理装置にバイポーラパルス状の電力供給を可能とするバイポーラパルス電源及びこのバイポーラパルス電源の複数台並列接続してなる電源装置に関する。
【背景技術】
【０００２】
この種のバイポーラパルス電源は、例えば処理基板表面に所定の薄膜を形成するスパッタリング装置に用いられ、直流電力を供給する整流回路と、この整流回路の正負の出力端に接続され、４個のスイッチング素子からなるＭＯＳＦＥＴブリッジ回路とを有するものが知られている。そして、各スイッチング素子を適宜作動させて、出力端（電極）である一対のターゲットに所定の周波数で交互に極性を切換えて任意のパルス電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切換えてアノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングする。これにより、ターゲット表面に蓄積する電荷を、反対の位相電圧を印加して打ち消することでより安定的な放電が得られる（例えば、特許文献１）。
【０００３】
このようなグロー放電中では、何らかの原因により異常放電（アーク放電）が発生することが知られており、電流変化量の多い（アーク電流の大きい）異常放電が電極間で局所的に生じると、スプラッシュやパーティクルの発生などの問題を誘発し、良好な成膜ができない。このため、上記バイポーラパルス電源では、ブリッジ回路からの出力電流を検出する検出回路を設け、この検出回路で検出した出力電流が定常出力電流値を超えたときに、作動中のスイッチング素子を切換えてその電極への出力を一旦遮断する。そして、過電流が鎮静してその値が定常出力電流値近くになると、その電極への出力を再開するようにしている（特許文献１参照）。つまり、このバイポーラパルス電源では、出力電流が一定の範囲を超えて変化すると、異常放電の前段現象（マイクロアーク）として捉え、その消孤処理を行うことで電流変化量の多い異常放電の発生が抑制できる。
【特許文献１】特許第３６３９６０５号公報（例えば、請求項１、段落番号００１６の記載参照）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のものでは、ターゲットの酸化等に起因して放電が安定しないスパッタリング開始当初やスパッタリング中に異常放電が生じて過電流が流れたときに、４個のスイッチング素子自体をそれぞれ高速制御して対処するため、即ち、直流電力が供給された状態で各スイッチング素子のスイッチングが行われるため、個々のスイッチング素子のスイッチング損失が多大であり、使用条件によっては早期に作動不良を生じる虞がある。このため、スイッチング素子として、耐久性が高く、スイッチング速度の高いものを用いる必要があるが、これではコスト高を招く。
【０００５】
ここで、従来のスパッタリング装置には、ＦＰＤ製造の際に用いられる被処理基板のように大面積のものに対し薄膜の形成を可能としたものがある。この種のスパッタリング装置では、被処理基板に対向させて同一形状のターゲットを複数枚並設し、この並設したターゲットのうちそれぞれ対をなすターゲット毎に上述のバイポーラパルス電源を割り当てて設け、相互に通信自在とした各バイポーラパルス電源によって各ターゲットに電力投入することが一般である。
【０００６】
但し、従来のバイポーラパルス電源では、それぞれ４個のスイッチング素子があり、しかも、スイッチング素子には、そのスイッチング速度の個体差があると共に（大電流用のスイッチング素子には最大数μＳの差が生じる場合がある）、各スイッチング素子の制御回路にも制御速度のばらつきがある。このため、各バイポーラパルス電源からの出力がばらつき、その同期運転が困難である。
【０００７】
そこで、上記点に鑑み、本発明の第一の目的は、ブリッジ回路のスイッチング素子のスイッチング損失が軽減でき、高機能スイッチング素子を用いることなく、高い耐久性を達成できるバイポーラパルス電源を提供することにある。また、本発明の第二の目的は、出力の同期が容易であるバイポーラパルス電源の複数台並列接続してなる電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１記載のバイポーラパルス電源は、直流電力供給源からの正負の直流出力端に接続されたスイッチング素子から構成されるブリッジ回路と、ブリッジ回路の各スイッチング素子のオン、オフの切換えを制御する制御手段とを備え、プラズマに接触する一対の電極に所定の周波数でバイポーラパルス状に電力供給するバイポーラパルス電源において、前記直流電力供給源からの正負の直流出力間に出力短絡用のスイッチング素子を設け、この出力短絡用のスイッチング素子の短絡状態で制御手段によるブリッジ回路の各スイッチング素子の切換えを行うことを特徴とする。
【０００９】
本発明によれば、直流電力供給源からブリッジ回路に直流電力を供給する。次いで、出力短絡用のスイッチング素子を短絡（オン）した状態でブリッジ回路を構成するスイッチング素子のうち一方の電極に出力する２個のスイッチング素子をオンする。その後、出力短絡用のスイッチング素子の短絡を解除（オフ）すると、一方の電極に電力供給（出力）される。次いで、出力短絡用のスイッチング素子を再度短絡し、一方の電極に出力中のスイッチング素子をオフすると共に、他方の電極に出力する２個のスイッチング素子をオンし、その後、出力短絡用のスイッチング素子の短絡を解除すると、他方の電極に出力される。この制御を繰返すことで、プラズマに接触する一対の電極に所定の周波数でバイポーラパルス状に電力供給される。
【００１０】
バイポーラパルス状の電力供給の際、スイッチング損失を１個の出力短絡用のスイッチング素子のみで発生させるため、ブリッジ回路の各スイッチング素子にはスイッチング損失が殆ど発生しない。このため、高機能のスイッチング素子を用いることなく、高い耐久性を達成でき、４個のスイッチング素子でスイッチング損失が発生する場合のような十分な放熱機構も必要でない。よって、バイポーラパルス電源の低コスト化が図れる。
【００１１】
尚、前記電極は、スパッタリング法を実施する処理室内に配置した一対のターゲットであることが好ましい。 
【００１２】
また、前記一対の電極間の出力電流を検出する検出手段と、この出力電流の絶対値が電極への定常出力電流値を超えると、異常放電発生の前段現象として捕える異常放電検出手段とを備え、この異常放電検出手段によって異常放電発生の前段現象が捕えられると、前記出力短絡用のスイッチング素子によって電極への出力を遮断して異常放電の消弧処理を行えば、出力中の２個のスイッチング素子を制御して異常放電の消孤処理を行う場合より、応答性よくその制御ができ、この処理中でもブリッジ回路の各スイッチング素子にはスイッチング損失が殆ど発生せず、その耐久性を一層向上できる。
【００１３】
さらに、上記課題を解決するために、請求項４記載の電源装置は、請求項１乃至請求項３のいずれかに記載のバイポーラパルス電源を複数台並列接続してなる電源装置であって、同一の処理室内に配置した複数対の電極にバイポーラパルス状の電力供給を行うとき、各バイポーラパルス電源の出力短絡用のスイッチング素子のオン、オフの切換えを制御する統括制御手段を備えたことを特徴とする。
【００１４】
本発明によれば、統括制御手段を介して各バイポーラパルス電源の各出力短絡用のスイッチング素子のみを同期させれば良いため、ブリッジ回路のスイッチング素子を十分な余裕を持って作動させることができ、各バイポーラパルス電源のスイッチング素子や制御回路に個体差があっても、その同期運転は容易である。
【００１５】
前記統括制御手段によって各バイポーラパルス電源の出力短絡用のスイッチング素子を短絡した状態で、制御手段によるブリッジ回路の各スイッチング素子の切換時期を変更自在としておけば、例えば、同一のバイポーラパルス電源に接続された一対のターゲット間で異常放電が発生した場合に、そのターゲットに隣合うターゲットの電位が異常放電が発生しているターゲットの電位に一致するようにブリッジ回路の各スイッチング素子を制御することができ、異常放電を消孤し易くできてよい。
【発明の効果】
【００１６】
以上説明したように、本発明のバイポーラパルス電源は、ブリッジ回路のスイッチング素子のスイッチング損失が軽減でき、高機能スイッチング素子を用いることなく、高い耐久性を達成でき、低コスト化が図れるという効果を奏する。また、本発明の電源装置は、各バイポーラパルス電源からの出力の同期が容易であるという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
図１を参照して、Ｅは、本発明のバイポーラパルス電源であり、バイポーラパルス電源Ｅは、例えばスパッタリング装置の真空チャンバにおいて処理基板Ｓに対向して配置され、プラズマＰに接触する電極である一対のターゲットＴ１、Ｔ２に対し所定の周波数でバイポーラパルス状に電力供給するために用いられる。バイポーラパルス電源Ｅは、直流電力の供給を可能とする直流電力供給部１と、各ターゲットＴ１、Ｔ２への出力（電力供給）を制御する発振部２とから構成される。この場合、出力電圧の波形は、略方形波や略正弦波である。
【００１８】
直流電力供給部１は、その作動を制御する第１のＣＰＵ回路１１と、商用の交流電力（３相ＡＣ２００Ｖ又は４００V）が入力される入力部１２と、入力された交流電力を整流して直流電力に変換する６個のダイオード１３ａからなる整流回路１３とを有し、正負の直流電力ライン１４ａ、１４ｂを介して直流電力を発振部２に出力する。また、直流電力供給部１には、直流電力ライン１４ａ、１４ｂ間に設けたスイッチングトランジスタ１５と、第１のＣＰＵ回路１１に通信自在に接続され、スイッチングトランジスタ１５のオン、オフを制御する出力発振用のドライバー回路１６とが設けられている。直流電力ライン１４ａ、１４ｂ間には、その電流、電圧を検出する検出回路１７ａが接続され、検出回路１７ａで検出された電流、電圧は、ＡＤ変換回路１７ｂを介して第１のＣＰＵ回路１１に入力されるようになっている。
【００１９】
他方、発振部２には、第１のＣＰＵ回路１１に通信自在に接続された第２のＣＰＵ回路２１と、正負の直流電力ライン１４ａ、１４ｂ間に接続された４個の第１乃至第４のスイッチングトランジスタＳＷ１乃至ＳＷ４からなるブリッジ回路２２と、第２のＣＰＵ回路２１に通信自在に接続され、各スイッチングトランジスタＳＷ１乃至ＳＷ４のオン、オフの切換を制御する出力発振用のドライバー回路２３とが設けられている。
【００２０】
そして、出力発振用のドライバー回路２３によって、例えば第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４と、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３とのオン、オフのタイミングが反転するように各スイッチングトランジスタＳＷ１乃至ＳＷ４の切換えを制御すると、ブリッジ回路２２からの出力ライン２４ａ、２４ｂを介して一対のターゲットＴ１、Ｔ２にバイポーラパルス状に電力供給される。出力ライン２４ａ、２４ｂには、一対のターゲットＴ１、Ｔ２への出力電流及び出力電圧を検出する検出回路２５が接続され、この検出回路２５で検出された出力電流及び出力電圧は、ＡＤ変換回路２６を介して第２のＣＰＵ回路１１に入力されるようになっている。
【００２１】
ここで、上記構成のバイポーラパルス電源Ｅにおいて、直流電力供給部１から直流電力を出力した状態で各スイッチングトランジスタＳＷ１乃至ＳＷ４を切換えたのでは、それらのスイッチング損失が多大となるため、各スイッチングトランジスタＳＷ１乃至ＳＷ４の耐久性が向上するようにする必要がある。
【００２２】
本実施の形態では、直流電力供給部１からの正負の直流出力ライン１４ａ、１４ｂ間に、出力発振用のドライバー回路２３によってオン、オフの切換が制御される出力短絡用のスイッチングトランジスタＳＷ０を設け、出力短絡用のスイッチングトランジスタＳＷ０の短絡状態（ターゲットＴ１、Ｔ２への出力が遮断される状態）で、ブリッジ回路２２の各スイッチングトランジスタＳＷ１乃至ＳＷ４の切換えを行うようにした。
【００２３】
つまり、図２に示すように、一対のターゲットＴ１、Ｔ２にバイポーラパルス状に電力供給する場合、スイッチングトランジスタＳＷ０の短絡状態（オン）で、例えば第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオンし、その後、スイッチングトランジスタＳＷ０の短絡を解除（オフ）して一方のターゲットＴ１に出力する（ターゲットＴ１に負の電位が印加される）。次いで、スイッチングトランジスタＳＷ０を再度短絡し、第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオフすると共に、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３をオンし、その後、スイッチングトランジスタＳＷ０をオフして他方のターゲットＴ２に出力する（ターゲットＴ２に負の電位が印加される）。
【００２４】
そして、各スイッチングトランジスタＳＷ１乃至ＳＷ４のオン、オフのタイミングが反転する上記制御を繰り返すことで、一対のターゲットＴ１、Ｔ２の間に所定の周波数でバイポーラパルス状に電力供給する。これにより、所定圧力に保持された真空チャンバ内にＡｒなどのスパッタガスを導入した状態で、所定の周波数で交互に極性をかえて電力投入される一対のターゲットＴ１、Ｔ２がアノード電極、カソード電極に交互に切換わり、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気が形成され、各ターゲットＴ１、Ｔ２がスパッタリングされる。
【００２５】
これにより、ターゲットＴ１、Ｔ２へ出力する際に発生するスイッチング損失は、スイッチングトランジスタＳＷ０でのみ発生し、各スイッチングトランジスタＳＷ１乃至ＳＷ４にはスイッチング損失が殆ど発生しない。その結果、高機能のスイッチング素子を用いることなく、高い耐久性を達成でき、しかも、４個のスイッチング素子でスイッチング損失が発生する場合のような十分な放熱機構が不要になり、低コスト化が図れる。
【００２６】
上記のようなグロー放電中では、何らかの原因によりアーク放電が発生する場合があり、アーク電流の大きなアーク放電が一対のターゲットＴ１、Ｔ２の間で生じると、スプラッシュやパーティクルの発生などの問題を誘発し、良好な成膜ができない。このため、本実施の形態では、検出回路２５で検出された出力電流及び出力電圧が入力されるアーク検出制御回路２７を第２のＣＰＵ回路２１に通信自在に設け（図１参照）、アーク放電の消孤処理を行うようにしている。
【００２７】
図３及び図４に示すように、検出回路２５で検出した出力電流Ｖａが、定常出力電流値Ｖｃを超えたとき、アーク検出制御回路２７によってアーク放電発生の前段現象として捕えられ、第２のＣＰＵ回路２１及びアーク検出制御回路２７を介して出力発振用のドライバー回路２３によって出力短絡用のスイッチングトランジスタＳＷ０を短絡（オン）される。この場合、ブリッジ回路２２の各スイッチングトランジスタＳＷ１乃至ＳＷ４は、いずれか一方のターゲットＴ１、Ｔ２への出力状態に保持されているが、スイッチングトランジスタＳＷ０が短絡されることでターゲットＴ１、Ｔ２への出力が遮断される（マイクロアーク処理）。
【００２８】
次いで、所定時間経過後に、出力短絡用のスイッチングトランジスタＳＷ０を短絡を解除（オフ）し、各スイッチングトランジスタＳＷ１乃至ＳＷ４の作動状態に応じていずれか一方のターゲットＴ１、Ｔ２への出力を再開する。このとき、アーク検出制御回路２７によって出力電流Ｖａが定常出力電流値Ｖｃを超えているかを判断し、定常出力電流値Ｖｃを未だ超えていれば、出力発振用のドライバー回路２３によって出力短絡用のスイッチングトランジスタＳＷ０を再度短絡する。
【００２９】
この一連のマイクロアーク処理を複数回繰り返しても出力電流Ｖａが定常出力電流値Ｖｃを超えた状態のままであるか、または、出力電流Ｖａが予め設定された所定値を超えると、スプラッシュやパーティクルの発生を誘発するアーク放電が発生すると判断し、第１のＣＰＵ回路１１からの制御によってスイッチングトランジスタ１５をオフし、直流電力供給部１からの出力を停止する（ハードアーク処理）。
【００３０】
上述のようにマイクロアーク処理を実施すれば、出力中の２個のスイッチングトランジスタＳＷ１乃至ＳＷ４を切換えてアーク放電の消孤処理を行う場合より、応答性よくその制御ができ、この処理中でもブリッジ回路２２の各スイッチングトランジスタＳＷ１乃至ＳＷ４にはスイッチング損失が殆ど発生せず、耐久性を一層向上できる。
【００３１】
次に、図５及び図６を参照して、本発明のバイポーラパルス電源Ｅを複数台並列接続してなる電源装置について説明する。ＥＳは、本発明の電源装置であり、この電源装置ＥＳは、例えば次の構成を有するマグネトロンスパッタリング装置（以下、「スパッタ装置」という）３に用いられている。
【００３２】
スパッタ装置３は、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段（図示せず）を介して所定の真空圧（例えば、１０−５Ｐａ）に保持できる真空チャンバ３１を有し、スパッタ室（処理室）３２を構成する。真空チャンバ３１の上部には、例えばＦＰＤ製造の際に用いられる大面積の処理基板Ｓを電位的にフローティング状態で保持する基板ホルダー３３が設けられている。真空チャンバ３１にはまた、プロセスガスをスパッタ室３２内に導入するガス導入管（図示せず）が設けられ、Ａｒ等の希ガスからなるスパッタガスや反応性スパッタにより所定の薄膜を形成する場合に処理基板Ｓ表面に形成しようとする薄膜の組成に応じて適宜選択されるＯ２、Ｎ２やＨ２Ｏなどの反応性ガスとが処理室３２に導入できる。
【００３３】
スパッタ室３２には、処理基板Ｓに対向させて、複数枚（本実施の形態では８枚）のターゲット４１ａ乃至４１ｈが等間隔で並設されている。各ターゲット４１ａ乃至４１ｈは、Ａｌ、Ｔｉ、Ｍｏ、インジウム及び錫の酸化物（ＩＴＯ）やインジウム及び錫の合金など、処理基板Ｓ表面に形成しようとする薄膜の組成に応じて公知の方法で作製され、例えば略直方体（上面視において長方形）など同形状に形成されている。
【００３４】
各ターゲット４１ａ乃至４１ｈは、スパッタ中、ターゲット４１ａ乃至４１ｈを冷却するバッキングプレートに、インジウムやスズなどのボンディング材を介して接合されている。各ターゲット４１ａ乃至４１ｈは、未使用時のスパッタ面が処理基板Ｓに平行な同一平面上に位置するように、絶縁部材を介して真空チャンバ３１に設けられている。また、ターゲット４１ａ乃至４１ｈの後方（スパッタ面と背向する側）には、公知の構造を有する磁石組立体（図示せず）が配置され、各ターゲット４１ａ乃至４１ｈの前方（スパッタ面）側で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、各ターゲット４１ａ乃至４１ｈ前方での電子密度を高くしてプラズマ密度が高まり、スパッタレートを高くできる。
【００３５】
各ターゲット４１ａ乃至４１ｈは、隣り合う２枚で一対のターゲット（４１ａと４１ｂ、４１ｃと４１ｄ、４１ｅと４１ｆ、４１ｇと４１ｈ）を構成し、一対のターゲット４１ａ乃至４１ｈ毎に割り当てて上記実施の形態のバイポーラパルス電源Ｅ１乃至Ｅ４が設けられ、バイポーラパルス電源Ｅ１乃至Ｅ４からの出力ライン２４ａ、２４ｂが各一対のターゲット４１ａ、４１ｂ（４１ｃ及び４１ｄ、４１ｅ及び４１ｆ、４１ｇ及び４１ｈ）に接続されている。これにより、バイポーラパルス電源Ｅ１乃至Ｅ４によって、各一対のターゲット４１ａ乃至４１ｈに対し交互に極性をバイポーラパルス状の電力供給が可能になる。
【００３６】
本実施の形態では、安定してターゲット４１ａ乃至４１ｈの前方にプラズマを生成するために、相互に隣接するターゲット４１ａ乃至４１ｈの極性が相互に反転するように、各バイポーラパルス電源Ｅ１乃至Ｅ４を同期させて電力供給される（図５参照）。この同期運転のために、各バイポーラパルス電源Ｅ１乃至Ｅ４の第２のＣＰＵ回路２１に通信自在に接続されたＣＰＵからなる統括制御手段５が設けられている。
【００３７】
そして、各バイポーラパルス電源Ｅ１乃至Ｅ４の出力短絡用のスイッチングトランジスタＳＷ０の短絡状態で、各バイポーラパルス電源Ｅ１乃至Ｅ４毎に、第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４と、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３とのオン、オフのタイミングが反転すると共に、相互に隣合うターゲット４１ａ乃至４１ｈへの極性が反転するように各スイッチングトランジスタＳＷ１乃至ＳＷ４を作動させた後、統括制御手段５からの出力でスイッチングトランジスタＳＷ０の短絡が解除され、一対のターゲットのうち一方のもの４１ａ、４１ｃ、４１ｅ、４１ｇに出力する。
【００３８】
次いで、統括制御手段５からの出力で各バイポーラパルス電源Ｅ１乃至Ｅ４の出力短絡用のスイッチングトランジスタＳＷ０の短絡し、各スイッチングトランジスタＳＷ１乃至ＳＷ４を切換えた後に、統括制御手段５からの出力でスイッチングトランジスタＳＷ０の短絡が解除され、他方の各ターゲット４１ｂ、４１ｄ、４１ｆ、４１ｈに出力する。そして、上記制御を繰り返すことで、各ターゲット４１ａ乃至４１ｈに処置の周波数でバイポーラパルス状に電力供給されて同期運転される。
【００３９】
この同期運転の際、統括制御手段５によって各バイポーラパルス電源Ｅ１乃至Ｅ４の出力短絡用のスイッチング素子ＳＷ０のオン、オフの切換えのタイミングのみを同期させれば良いため、各バイポーラパルス電源Ｅ１乃至Ｅ４のスイッチング素子ＳＷ１乃至ＳＷ４を十分な余裕を持って作動させることができ、各バイポーラパルス電源のスイッチング素子や制御回路に個体差があっても、その同期運転は容易である。
【００４０】
また、各バイポーラパルス電源Ｅ１乃至Ｅ４は、スパッタリング中に、いずれか１個のバイポーラパルス電源において検出回路２５で検出した出力電流Ｖａが、定常出力電流値Ｖｃを超えたとき、そのバイポーラパルス電源のアーク検出制御回路２３による出力短絡用のスイッチングトランジスタＳＷ０の切換えで上述したマイクロアーク処理を行うように構成されている。
【００４１】
いずれか１個のバイポーラパルス電源でマイクロアーク処理を行う際、このバイポーラパルス電源からの出力ケーブル１４ａ、１４ｂが接続された一対のターゲットと、この一対のターゲットに隣合う他のバイポーラパルス電源からの出力ケーブル１４ａ、１４ｂが接続された他のターゲットとの電位が相互に一致していると、異常放電を消孤し易くできる。
【００４２】
本実施の形態では、いずれか１個のバイポーラパルス電源Ｅ１乃至Ｅ４においてマイクロアーク処理を開始したとき、それが、統括制御手段５を介して隣合うターゲットに出力しているバイポーラパルス電源の第２のＣＰＵ回路２１に出力される。この場合、その第２のＣＰＵ回路２１を介して、出力発振用のドライバー回路２３によって出力短絡用のスイッチングトランジスタＳＷ０が一旦短絡され、各スイッチングトランジスタＳＷ１乃至ＳＷ４の作動状態に応じて、電位が相互に一致するように各スイッチングトランジスタＳＷ１乃至ＳＷ４の作動のタイミングが変更され、出力短絡用のスイッチングトランジスタＳＷ０の短絡が解除され、ターゲットに出力されるようにしている。
【００４３】
尚、本実施の形態では、各バイポーラパルス電源Ｅ１乃至Ｅ４を同期運転するため統括制御手段を設けたものについて説明したが、いずれか１個の第２のＣＰＵ回路２１を統括制御手段として構成し（マスター電源）、この統括制御手段の出力によって、他のバイポーラパルス電源Ｅ２乃至Ｅ（スレーブ電源）の作動が制御されるようにしてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明のバイポーラパルス電源の構成を概略的に示す図。
【図２】本発明のバイポーラパルス電源の出力制御を説明する図。
【図３】本発明のバイポーラパルス電源でのマイクロアーク処理を説明する図。
【図４】本発明のバイポーラパルス電源でのマイクロアーク処理を説明する図。
【図５】本発明の電源装置を用いたスパッタリング装置を概略的に説明する図。
【図６】本発明の電源装置の出力制御を説明する図。
【符号の説明】
【００４５】
１  直流電力供給部 
２  発振部   
２２  ブリッジ回路 
２４ａ、２４ｂ  出力ケーブル 
２５  出力電流、電圧検出回路 
２７  アーク検知制御回路 
Ｅ  バイポーラパルス電源 
ＳＷ０乃至ＳＷ４  スイッチング素子 
Ｔ１、Ｔ２  電極（ターゲット） 
【図１】
0005124345.tif 000002
【図２】
0005124345.tif 000003
【図３】
0005124345.tif 000004
【図４】
0005124345.tif 000005
【図５】
0005124345.tif 000006
【図６】
0005124345.tif 000007