(57)【特許請求の範囲】
【請求項１】
入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用ＭＯＳトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用ＭＯＳトランジスタと、
前記昇圧動作期間の充電動作時に、前記充電用ＭＯＳトランジスタのバックゲートと前記平滑コンデンサとを接続する充電用スイッチと
を具備し、
前記放電用ＭＯＳトランジスタのバックゲートと前記充電用ＭＯＳトランジスタのバックゲートとは接続される
昇圧回路。
【請求項２】
前記放電用ＭＯＳトランジスタと前記充電用ＭＯＳトランジスタとは、同一のウェル層に形成される
請求項１記載の昇圧回路。
【請求項３】
前記昇圧動作期間の放電動作時に、前記放電用ＭＯＳトランジスタのバックゲートとドレインとを接続し、かつ、前記充電用ＭＯＳトランジスタのバックゲートとソースとを接続する放電用スイッチをさらに具備する
請求項１又は請求項２に記載の昇圧回路。
【請求項４】
初期充電期間において、前記放電用ＭＯＳトランジスタをオンに制御する第一の論理回路と、
前記初期充電期間において、前記充電用ＭＯＳトランジスタをオンに制御する第二の論理回路と
をさらに具備し、
前記充電用ＭＯＳトランジスタは、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記昇圧コンデンサへ供給し、
前記放電用ＭＯＳトランジスタは、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記充電用ＭＯＳトランジスタを介して、前記平滑コンデンサへ供給する
請求項１に記載の昇圧回路。
【請求項５】
初期充電期間において、前記放電用ＭＯＳトランジスタのバックゲートの電位が前記入力電圧よりも低いときに、前記放電用ＭＯＳトランジスタのバックゲートに対して前記入力電圧を供給する回路をさらに具備する
請求項１に記載の昇圧回路。
【請求項６】
初期充電期間において、前記充電用ＭＯＳトランジスタのバックゲートの電位が前記入力電圧よりも低いときに、前記充電用ＭＯＳトランジスタのバックゲートに対して前記入力電圧を供給する回路をさらに具備する
請求項１に記載の昇圧回路。
【請求項７】
前記入力電圧を供給する回路は、
前記放電用ＭＯＳトランジスタの寄生トランジスタが導通する閾値電圧、あるいは、前記充電用ＭＯＳトランジスタの寄生トランジスタが導通する閾値電圧よりも低い閾値電圧によって導通する物理的特性を有する回路素子でなる
請求項５又は請求項６に記載の昇圧回路。
【請求項８】
前記入力電圧を供給する回路は、
前記入力電圧を印加されるアノードと、前記バックゲートに接続されたカソードとを有するショットキー・バリア・ダイオードである
請求項５から請求項７のいずれか１項に記載の昇圧回路。
【請求項９】
前記入力電圧を供給する回路は、
初期充電期間において、スタート信号が入力されると、即時にオンになる第一のスイッチと、
前記初期充電期間において、前記スタート信号が入力されると、一定時間をおいてオンになる第二のスイッチとを具備し、
前記第一のスイッチと、前記第二のスイッチとは、並列に接続され、かつ、その一端に前記入力電圧が印加され、他端は前記バックゲートに接続され、いずれかのスイッチがオンに制御されることによって、前記入力電圧を、前記バックゲートに供給する
請求項５又は請求項６に記載の昇圧回路。
【請求項１０】
前記充電用スイッチは、スタンバイ期間において、前記平滑コンデンサの電位が一定のレベル以上あるときにはオンになり、かつ、前記平滑コンデンサの出力電位が前記一定のレベルよりも低下するとオフになるように制御される
請求項１に記載の昇圧回路。
【請求項１１】
前記充電用スイッチは、ＰチャネルＭＯＳトランジスタであって、
ドレインが、前記平滑コンデンサに接続され、
ソース及びバックゲートが、前記放電用ＭＯＳトランジスタのバックゲートに接続され、
ゲートが、前記昇圧コンデンサに接続される
請求項１０に記載の昇圧回路。
【請求項１２】
スタンバイ期間において、スタンバイ信号が入力されたときに、前記平滑コンデンサの電位を接地電位に落とす第一のスイッチと、
スタンバイ期間において、スタンバイ信号が入力されたときに、前記昇圧コンデンサの電位を接地電位に落とす第二のスイッチと、
前記第二のスイッチを、スタンバイ信号が入力されても、前記平滑コンデンサの電位が一定のレベル以上の間はオフになるように制御し、かつ、スタンバイ信号が入力されると共に、前記平滑コンデンサの電位が一定のレベル以下になったときにオンになるように制御する論理回路と
をさらに具備する
請求項１に記載の昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路に関する。
【背景技術】
【０００２】
昇圧回路には、回路を構成する充電用および放電用の各ＰチャネルＭＯＳトランジスタが、Ｐ型半導体基板内またはＰ型半導体層内のＮ型ウェルを、バックゲートとして形成されたものがある。この種の昇圧回路は、充電用および放電用の各ＰチャネルＭＯＳトランジスタに寄生バイポーラトランジスタを有している。昇圧コンデンサの充電および放電を繰り返し行なう昇圧動作期間には、充電用および放電用のＰチャネルＭＯＳトランジスタの寄生バイポーラトランジスタがオンしないようにして、ラッチアップ等の発生や無効電流による効率の低下を防止するため、各種の昇圧回路が提案されている。しかしながら、かかる昇圧回路も、昇圧動作の開始前に入力電圧を昇圧コンデンサおよび平滑コンデンサに充電する初期充電期間、および、昇圧動作を停止し、昇圧された電圧を昇圧コンデンサおよび平滑コンデンサから接地電位に放電を行うスタンバイ期間への移行時においては、充電用および放電用の各ＰチャネルＭＯＳトランジスタの寄生バイポーラトランジスタのエミッタ電位に対してベース電位の低下を防ぐことができない。そのため、寄生バイポーラトランジスタがオンしてしまい、ラッチアップ等の発生や無効電流による効率の低下を防止できない。昇圧回路の初期充電期間、および、スタンバイ期間への移行時においても、ラッチアップ等の発生や無効電流による効率の低下を防止する回路が望まれている。
【０００３】
従来の昇圧回路は、例えば、特開２００５−４５９３４号公報（特許文献１参照）に記載されている。特許文献１に記載された「チャージポンプ回路」は、充電用および放電用の各ＰチャネルＭＯＳトランジスタに寄生バイポーラトランジスタを有している。以下、特許文献１を参考にして従来の昇圧回路１０について、図１Ａ、図１Ｂ、図２を参照して説明する。昇圧回路１０の基本的な構成について、図１Ａ、図１Ｂを参照して説明する。昇圧回路１０は、入力端子ＶＤＣ１から供給される入力電圧ＶＩＮを２倍に昇圧出力するためのチャージポンプ回路１１と、昇圧動作の開始前に入力電圧ＶＩＮを平滑コンデンサＣ２に初期充電するためのスタート回路１２と、昇圧コンデンサＣ１および平滑コンデンサＣ２に充電された電荷を接地電位ＧＮＤに放電を行うためのスタンバイ回路１３とから構成されている。
【０００４】
チャージポンプ回路１１は、昇圧コンデンサＣ１、平滑コンデンサＣ２、ＰチャネルＭＯＳトランジスタＰ１、ＰチャネルＭＯＳトランジスタＰ２、ＰチャネルＭＯＳトランジスタＰ３、ＰチャネルＭＯＳトランジスタＰ４、ＰチャネルＭＯＳトランジスタＰ５、ＰチャネルＭＯＳトランジスタＰ６を具備している。Ｑ１はＭＯＳトランジスタＰ１の寄生バイポーラトランジスタである。Ｑ２ＤおよびＱ２ＳはＭＯＳトランジスタＰ２の寄生バイポーラトランジスタである。レベル変換回路ＬＳ１１、ＬＳ２１は、入力された論理信号のレベルを変換して出力するレベルシフタ回路である。レベル変換回路ＬＳ１１は、入力“Ｌ”レベル＝ＧＮＤ電位、入力“Ｈ”レベル＝ＶＣＣ電位のレベル（ＶＣＣ振幅）をそれぞれ、入力“Ｌ”レベルをＧＮＤ電位、入力“Ｈ”レベルをＶＤＣ１電位にレベル変換（ＶＤＣ１振幅）して出力する。レベル変換回路ＬＳ２１は、“Ｌ”レベル＝ＧＮＤ電位、“Ｈ”レベル＝ＶＣＣ電位のレベル（ＶＣＣ振幅）をそれぞれ、入力“Ｌ”レベルをＧＮＤ電位、入力“Ｈ”レベルをＶＤＣ２電位にレベル変換（ＶＤＣ２振幅）して出力する。ＭＯＳトランジスタＰ１およびＰ２は、Ｐ１のドレインとＰ２のソースで直列接続され、Ｐ２のドレインが入力端子ＶＤＣ１に、Ｐ１のソースが出力端子ＶＤＣ２に、それぞれ接続されている。昇圧コンデンサＣ１の両端は、レベル変換回路ＬＳ１１の出力点Ｃ１Ｍ（マイナスノード）と、ＭＯＳトランジスタＰ１およびＰ２の直列接続点Ｃ１Ｐ（以下、ノードＣ１Ｐ：プラスノード）にそれぞれ接続されている。平滑コンデンサＣ２の両端は、出力端子ＶＤＣ２と、接地電位ＧＮＤにそれぞれ接続されている。ＭＯＳトランジスタＰ５、Ｐ６は、充電用ＰチャネルＭＯＳトランジスタであるＭＯＳトランジスタＰ２のバックゲートＢＧＰ２（以下、バックゲートＢＧＰ２）のソースまたはドレインへの接続の切換スイッチを構成する。ＭＯＳトランジスタＰ５、Ｐ６は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、ＭＯＳトランジスタＰ２に並列接続されている。ＭＯＳトランジスタＰ５、Ｐ６のソースはバックゲートＢＧＰ２に接続されている。ＭＯＳトランジスタＰ３、Ｐ４は、放電用ＰチャネルＭＯＳトランジスタであるＭＯＳトランジスタＰ１のバックゲートＢＧＰ１（以下、バックゲートＢＧＰ１）のソースまたはドレインへの接続の切換スイッチを構成する。ＭＯＳトランジスタＰ３、Ｐ４は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、ＭＯＳトランジスタＰ１に並列接続されている。ＭＯＳトランジスタＰ３、Ｐ４のソースはバックゲートＢＧＰ１に接続されている。ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５のゲートはレベル変換回路ＬＳ２１の出力に直結され、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６のゲートはインバータＩＮＶ２１を介してレベル変換回路ＬＳ２１の出力に接続されている。クロック信号ＣＬＫは、レベル変換回路ＬＳ２１の入力に接続されるとともに、インバータＩＮＶ１１を介してレベル変換回路ＬＳ１１の入力に接続されている。ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５とＭＯＳトランジスタＰ２、Ｐ３、Ｐ６とは、クロック信号ＣＬＫの入力により相補的にオン／オフ制御される。
【０００５】
スタート回路１２は、ＰチャネルＭＯＳトランジスタＰ７を具備している。Ｑ７はＭＯＳトランジスタＰ７の寄生バイポーラトランジスタである。レベル変換回路ＬＳ２２は、入力された論理信号のレベルを変換して出力するレベル変換回路である。レベル変換回路ＬＳ２２は、入力“Ｌ”レベル＝ＧＮＤ電位、入力“Ｈ”レベル＝ＶＣＣ電位のレベル（ＶＣＣ振幅）をそれぞれ、入力“Ｌ”レベルをＧＮＤ電位、入力“Ｈ”レベルをＶＤＣ２電位にレベル変換（ＶＤＣ２振幅）して出力する。ＭＯＳトランジスタＰ７は、ドレインが入力端子ＶＤＣ１に、ソースが出力端子ＶＤＣ２に、それぞれ接続されている。ＭＯＳトランジスタＰ７のゲートはレベル変換回路ＬＳ２２の出力に接続されている。スタート信号ＳＴＡは、インバータＩＮＶ１２を介してレベル変換回路ＬＳ２２の入力に接続されている。ＭＯＳトランジスタＰ７は、スタート信号ＳＴＡの入力を“Ｈ”レベルにすることによりオンする。
【０００６】
スタンバイ回路１３は、ＮチャネルＭＯＳトランジスタＮ１、ＮチャネルＭＯＳトランジスタＮ２を具備している。ＭＯＳトランジスタＮ１は、ドレインが出力端子ＶＤＣ２に、ソースが接地電位ＧＮＤに、それぞれ接続されている。ＭＯＳトランジスタＮ２は、ドレインが入力端子ＶＤＣ１に、ソースが接地電位ＧＮＤに、それぞれ接続されている。ＭＯＳトランジスタＮ１、Ｎ２のゲートはインバータＩＮＶ１３を介してスタンバイ信号ＳＴＢＹＢに接続されている。ＭＯＳトランジスタＮ１、Ｎ２は、スタンバイ信号ＳＴＢＹＢの入力を“Ｌ”レベルにすることによりオンする。
【０００７】
インバータＩＮＶ１１、ＩＮＶ１２、ＩＮＶ１３の電源ＶＣＣは、昇圧動作期間においてＶＣＣ≦ＶＩＮとなる回路構成としているが、特に昇圧動作期間においてＶＣＣ＝ＶＩＮとなる回路動作のみの場合、図１Ｂにおいてレベル変換回路ＬＳ１１は不要となる。
【０００８】
昇圧回路１０の基本的な動作について図１Ａ、図１Ｂ、図２を参照して説明する。昇圧回路１０の基本的な動作を行う期間として、昇圧動作の開始前に入力端子ＶＤＣ１から供給される入力電圧ＶＩＮを昇圧コンデンサＣ１および平滑コンデンサＣ２に初期充電する期間（以下、初期充電期間）と、入力端子ＶＤＣ１から供給される入力電圧ＶＩＮを２倍に昇圧動作する期間（以下、昇圧動作期間）と、昇圧動作が停止して昇圧コンデンサＣ１および平滑コンデンサＣ２に充電された電荷を接地電位ＧＮＤに放電動作を行う期間（以下、スタンバイ期間）とがある。昇圧回路１０の一連の動作期間は、図２に参照されるように、スタンバイ期間、初期充電期間、昇圧動作期間、スタンバイ期間の順に制御される。入力端子ＶＤＣ１に供給される入力電圧ＶＩＮは、スタンバイ信号ＳＴＢＹＢの値に応じて昇圧回路１０の外部で制御される。スタンバイ信号ＳＴＢＹＢが“Ｈ”レベルのときは、入力端子ＶＤＣ１に入力電圧ＶＩＮが供給され、スタンバイ信号ＳＴＢＹＢが“Ｌ”レベルのときは、入力端子ＶＤＣ１はオープン（電圧の供給をしない）にされる。
【０００９】
先ず、昇圧動作期間について説明する。この期間において、スタート回路１２に入力されるスタート信号ＳＴＡは“Ｌ”レベルとなるように制御される。従って、ＭＯＳトランジスタＰ７は、昇圧動作期間において常にオフ状態となり入力端子ＶＤＣ１と出力端子ＶＤＣ２とは、電気的に切り離される。スタンバイ回路１３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｈ”レベルとなるように制御される。従って、ＭＯＳトランジスタＮ１、Ｎ２は、昇圧動作期間において常にオフ状態となり、入力端子ＶＤＣ１および出力端子ＶＤＣ２は、接地電位ＧＮＤと電気的に切り離される。チャージポンプ回路１１に、“Ｈ”レベルのクロック信号ＣＬＫが入力されると、レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位となり、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６がオン、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５がオフになる。このとき、入力端子ＶＤＣ１より昇圧コンデンサＣ１に入力電圧ＶＩＮが充電される。すなわち、ＭＯＳトランジスタＰ２が充電用ＭＯＳトランジスタとして機能することにより昇圧コンデンサＣ１の充電動作が行われる。次に、“Ｌ”レベルのクロック信号ＣＬＫが入力されると、レベル変換回路ＬＳ１１の出力点Ｃ１ＭはＶＤＣ１電位となり、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６がオフ、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５がオンになる。このとき、昇圧コンデンサＣ１は放電し、昇圧コンデンサＣ１に充電された電圧にＶＤＣ１電位（＝ＶＩＮ電位）の電圧が加算された昇圧電圧（＝ＶＩＮ電位×２）が出力端子ＶＤＣ２から出力されるとともに平滑コンデンサＣ２に充電される。すなわち、ＭＯＳトランジスタＰ１が放電用ＭＯＳトランジスタとして機能し、レベル変換回路ＬＳ１１の出力電圧が電圧加算用回路として機能することにより昇圧コンデンサＣ１の放電動作とともに電源電圧の加算動作が行われる。このオン／オフ制御が繰り返されて、出力端子ＶＤＣ２に一定の昇圧電圧が出力される。昇圧コンデンサＣ１の充電電圧が飽和するように、レベル変換回路ＬＳ１１の接地電位ＧＮＤの出力時間およびＭＯＳトランジスタＰ２のオン時間が制御される場合は、出力端子ＶＤＣ２に入力端子ＶＤＣ１の電位ＶＩＮの２倍の昇圧電圧（＝ＶＩＮ電位×２）が出力される。また、昇圧コンデンサＣ１の充電電圧が不飽和となるように、レベル変換回路ＬＳ１１の接地電位ＧＮＤの出力時間およびＭＯＳトランジスタＰ２のオン時間が制御される場合は、出力端子ＶＤＣ２に入力端子ＶＤＣ１の電位（＝ＶＩＮ電位）の２倍より低い昇圧電圧が出力される。
【００１０】
次に、上述の昇圧動作期間での寄生バイポーラトランジスタＱ１、Ｑ２Ｄの動作について説明する。“Ｈ”レベルのクロック信号ＣＬＫ入力による昇圧コンデンサＣ１の充電動作時、ＭＯＳトランジスタＰ２，Ｐ３，Ｐ６のオンと同時に、ＭＯＳトランジスタＰ２はバックゲートＢＧＰ２がドレイン（入力端子ＶＤＣ１）に接続され、ＭＯＳトランジスタＰ１はバックゲートＢＧＰ１がソース（出力端子ＶＤＣ２）に接続される。このとき、ＭＯＳトランジスタＰ２はオンになるが、寄生バイポーラトランジスタＱ２Ｄはベース（バックゲートＢＧＰ２）電位がエミッタ（入力端子ＶＤＣ１）電位と同電位となるためオンしない。また、このとき、オフになるＭＯＳトランジスタＰ１は、ＭＯＳトランジスタＰ３のオンによって、バックゲートＢＧＰ１がドレインより高電位側のソースに接続されている。そのため、ＭＯＳトランジスタＰ１のドレイン側へ、平滑コンデンサＣ２から電流が逆流することはない。次に、昇圧コンデンサＣ１の放電動作のときについて説明する。“Ｌ”レベルのクロック信号ＣＬＫ入力により、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５がオン、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６がオフになり、ＭＯＳトランジスタＰ２はバックゲートがソース（ノードＣ１Ｐ）に接続され、ＭＯＳトランジスタＰ１はバックゲートＢＧＰ１がドレイン（ノードＣ１Ｐ）に接続される。このとき、ＭＯＳトランジスタＰ１はオンになるが、寄生バイポーラトランジスタＱ１はベース（バックゲートＢＧＰ１）電位がエミッタ（ノードＣ１Ｐ）電位と同電位となるためオンしない。また、このとき、オフになるＭＯＳトランジスタＰ２は、ＭＯＳトランジスタＰ５のオンによって、バックゲートＢＧＰ２がドレインより高電位側のソースに接続されている。そのため、ＭＯＳトランジスタＰ２のドレイン側へ、昇圧コンデンサＣ１から電流が逆流することはない。以上に説明したように、昇圧コンデンサＣ１の充電動作時には、寄生バイポーラトランジスタＱ２Ｄのベース（バックゲートＢＧＰ２）電位がそのエミッタ（入力端子ＶＤＣ１）電位と同電位となるように、ＭＯＳトランジスタＰ２のバックゲートＢＧＰ２をそのドレインに接続し、昇圧コンデンサＣ１の放電動作時には、寄生バイポーラトランジスタＱ１のベース（バックゲートＢＧＰ１）電位がそのエミッタ（ノードＣ１Ｐ）電位と同電位となるように、ＭＯＳトランジスタＰ１のバックゲートＢＧＰ１をそのドレインに接続しているので、チャージポンプ回路１１の昇圧動作期間には、寄生バイポーラトランジスタＱ２Ｄ、Ｑ１はオンしない。
【００１１】
次に、初期充電期間について説明する。この期間において、スタート回路１２に入力されるスタート信号ＳＴＡは“Ｈ”レベルとなるように制御される。従って、ＭＯＳトランジスタＰ７は、初期充電期間においてオンとなり、入力端子ＶＤＣ１と出力端子ＶＤＣ２とは、電気的に接続されるので、平滑コンデンサＣ２に入力端子ＶＤＣ１の電位ＶＩＮが初期充電される。スタンバイ回路１３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｈ”レベルとなるように制御される。従って、ＭＯＳトランジスタＮ１、Ｎ２は、初期充電期間においてオフとなり、入力端子ＶＤＣ１および出力端子ＶＤＣ２は、接地電位ＧＮＤと電気的に切り離される。チャージポンプ回路１１に入力されるクロック信号ＣＬＫは、“Ｈ”レベルとなるように制御される。レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位となり、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６がオン、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５がオフになる。従って、初期充電期間において、昇圧コンデンサＣ１に入力端子ＶＤＣ１の電位ＶＩＮが初期充電される。
【００１２】
次に、スタンバイ期間について説明する。この期間において、スタート回路１２に入力されるスタート信号ＳＴＡは“Ｌ”レベルとなるように制御される。従って、ＭＯＳトランジスタＰ７は、スタンバイ期間においてオフとなり、入力端子ＶＤＣ１と出力端子ＶＤＣ２とは、電気的に切り離される。チャージポンプ回路１１に入力されるクロック信号ＣＬＫは、“Ｈ”レベルとなるように制御される。レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位ＧＮＤとなり、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６がオン、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５がオフになる。ＭＯＳトランジスタＰ２がオンになるので、スタンバイ期間において、昇圧コンデンサＣ１と入力端子ＶＤＣ１とが接続される。また、スタンバイ回路１３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｌ”レベルとなるように制御され、ＭＯＳトランジスタＮ１、Ｎ２は、スタンバイ期間においてオンとなる。従って、入力端子ＶＤＣ１および出力端子ＶＤＣ２は、接地電位ＧＮＤと接続され、昇圧コンデンサＣ１および平滑コンデンサＣ２に充電された電荷は、接地電位ＧＮＤに放電される。
【００１３】
【特許文献１】特開２００５−４５９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
まず、従来の昇圧回路１０のスタンバイ期間から初期充電期間への移行時の問題点を図１Ａ、図１Ｂ、図２を参照して説明する。スタンバイ期間から初期充電期間への移行時において、ＭＯＳトランジスタＮ１、Ｎ２がオフ状態になり、昇圧回路１０に入力端子ＶＤＣ１より入力電圧ＶＩＮが供給されると、入力端子ＶＤＣ１の電位は、接地電位ＧＮＤからＶＩＮ電位に立ち上がりを開始する。このとき、入力端子ＶＤＣ１にドレインが接続されるＭＯＳトランジスタＰ２、Ｐ６、Ｐ７は、クロック信号ＣＬＫおよびスタート信号ＳＴＡにより、初期充電期間には論理的にオンとなるように信号制御されている。しかし、初期充電期間の開始直後は、ＶＤＣ１電位＝接地電位ＧＮＤとなっているため、ＶＤＣ１電位がＰチャネルＭＯＳトランジスタの閾値電圧ＶｔＰ（以下、ＶｔＰ）以下では、ＰチャネルＭＯＳトランジスタＰ２，Ｐ６，Ｐ７のゲート電位が十分に低く無いために、ＭＯＳトランジスタＰ２、Ｐ６、Ｐ７はオフ状態となる。また、初期充電期間の開始直後は、ＶＤＣ２電位＝接地電位ＧＮＤとなっている。ＶＤＣ２電位をレベル変換用電源とするレベル変換回路ＬＳ２１、ＬＳ２２は、ＶＤＣ２電位がＶｔＰ近傍以下ではレベル変換を行う機能が正常動作しないため、ＭＯＳトランジスタＰ１、Ｐ４、Ｐ５、Ｐ７のゲート電位は不定状態（［ＶＤＣ２電位＋ＶｔＰ］より低い電位）となる。さらに、ＶＤＣ２電位を電源とするインバータＩＮＶ２１についても、ＶＤＣ２電位がＰチャネルＭＯＳトランジスタの閾値電圧ＶｔＰ以下では、論理機能が正常動作しないため、ＭＯＳトランジスタＰ２、Ｐ３、Ｐ６のゲート電位も不定状態（［ＶＤＣ２電位＋ＶｔＰ］より低い電位）となる。さて、入力端子ＶＤＣ１の電位立ち上がり開始時には、ＭＯＳトランジスタＰ２，Ｐ６，Ｐ７のゲート電位が十分低く無いために、ＭＯＳトランジスタＰ２、Ｐ６、Ｐ７がオフ（ＶＤＣ１電位＜ＶｔＰ：オフ、ＶＤＣ１電位＝ＶｔＰ近傍：高抵抗のオン、図２のＰ２、Ｐ６、Ｐ７波形の点線期間）状態となる。そのため、ノードＣ１Ｐは、ＶＤＣ１電位が［Ｐ２のゲート電位＋ＶｔＰ］より上昇してＭＯＳトランジスタＰ２がオンすると電位の立ち上がりが開始される。同様に、バックゲートＢＧＰ２は、ＶＤＣ１電位が［Ｐ６のゲート電位＋ＶｔＰ］より上昇してＭＯＳトランジスタＰ６がオンすると、電位の立ち上がりが開始される。同様に、出力端子ＶＤＣ２は、ＶＤＣ１電位が［Ｐ７のゲート電位＋ＶｔＰ］より上昇してＭＯＳトランジスタＰ７がオンすると、電位の立ち上がりが開始される。一方、ＭＯＳトランジスタＰ５は、クロック信号ＣＬＫにより初期充電期間には論理的にオフとなるように信号制御される。しかし、上述のように、出力端子ＶＤＣ２の電位がＶｔＰ近傍以下では、ＭＯＳトランジスタＰ５のゲート電位は不定状態（［ＶＤＣ２電位＋ＶｔＰ］より低い電位）である。そのため、バックゲートＢＧＰ２電位＞［Ｐ５のゲート電位＋ＶｔＰ］となり、ＭＯＳトランジスタＰ５のゲート電位が十分に低くなってしまうと、ＭＯＳトランジスタＰ５がオン（図２のＰ５波形の一点鎖線期間）してしまう。
【００１５】
このように、入力端子ＶＤＣ１の電位立ち上がり開始時には、ＭＯＳトランジスタＰ２、Ｐ５、Ｐ６の何れもが正常動作せず、ＭＯＳトランジスタＰ２、Ｐ６がオフ（ＶＤＣ１電位＜ＶｔＰ：オフ、ＶＤＣ１電位＝ＶｔＰ近傍：高抵抗のオン）状態となるため、寄生バイポーラトランジスタＱ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対してベース（バックゲートＢＧＰ２）電位が低下するのを防げない。また、ＭＯＳトランジスタＰ５のゲート電位不定により、ＭＯＳトランジスタＰ５がオンとなった場合にも、Ｑ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対してベース（バックゲートＢＧＰ２）電位が低下するのを防げない。Ｑ２Ｄの閾値電圧（一般的にはバイポーラトランジスタの閾値電圧ＶBE（以下、ＶBE）は、ＶBE＝約０．７Ｖ）以上にベース電位が低下するとＱ２Ｄがオンする。一方、ＭＯＳトランジスタＰ７もオフ（ＶＤＣ１電位＝ＶｔＰ以下オフ、ＶｔＰ近傍は高抵抗のオン）状態であるため、寄生バイポーラトランジスタＱ７は、エミッタ（入力端子ＶＤＣ１）電位に対してベース（出力端子ＶＤＣ２）電位が低下するのを防げない。Ｑ７のＶBE以上にベース電位が低下するとＱ７がオンする。このように、従来の昇圧回路１０では、スタンバイ期間から初期充電期間への移行時に寄生バイポーラトランジスタＱ２Ｄ、Ｑ７のエミッタ電位に対してベース電位の低下を防ぐことができない。寄生バイポーラトランジスタＱ２Ｄ、Ｑ７がオンするため、初期充電期間に無効電流の発生や、ラッチアップの発生が生じるという欠点があった。
【００１６】
次に、従来の昇圧回路１０の昇圧動作期間からスタンバイ期間への移行時の問題点を説明する。昇圧動作期間からスタンバイ期間への移行時においては、コンデンサＣ１、Ｃ２に充電された電荷は、接地電位ＧＮＤに放電される。
【００１７】
まず、平滑コンデンサＣ２の電荷放電時間が昇圧コンデンサＣ１の電荷放電時間より速く、ＶＤＣ１電位及びノードＣ１Ｐ電位に対してＶＤＣ２電位が低くなる期間が生じる場合（例えば、Ｃ１の容量＞Ｃ２の容量）について従来の昇圧回路１０の動作を図１Ａ、図１Ｂ、図２を参照して説明する。ＶＤＣ１電位に対してＶＤＣ２電位が低くなると、寄生バイポーラトランジスタＱ７のエミッタ（入力端子ＶＤＣ１）電位に対してベース（出力端子ＶＤＣ２）電位が低下することになり、Ｑ７のＶBE以上にベース電位が低下するとＱ７がオンする。ＭＯＳトランジスタＰ３は、クロック信号ＣＬＫによりスタンバイ期間には、論理的にオンとなるように信号制御されており、ＭＯＳトランジスタＰ３のゲート電位には、接地電位ＧＮＤが供給されている。そのため、出力端子ＶＤＣ２とバックゲートＢＧＰ１とは、電気的に接続されている。ノードＣ１Ｐ電位に対してＶＤＣ２電位が低くなると、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位に対してベース（バックゲートＢＧＰ１）電位は、ＶＤＣ２電位に追従して低下する。寄生バイポーラトランジスタＱ１のＶBE以上に、ベース電位が低下すると、Ｑ１がオンする。
【００１８】
次に、平滑コンデンサＣ２の電荷放電時間が昇圧コンデンサＣ１の電荷放電時間より遅く、ＶＤＣ１電位及びノードＣ１Ｐ電位に対してＶＤＣ２電位が低くならない場合（例えば、Ｃ１の容量＜Ｃ２の容量）について従来の昇圧回路１０の動作を図１Ａ、図１Ｂ、図３を参照して説明する。ＭＯＳトランジスタＰ２、Ｐ６は、クロック信号ＣＬＫにより、スタンバイ期間には、論理的にオンとなるように信号制御されており、ＭＯＳトランジスタＰ２，６のゲート電位には、接地電位ＧＮＤが供給されている。そのため、入力端子ＶＤＣ１とバックゲートＢＧＰ２とは、電気的に接続されている。ノードＣ１Ｐ電位に対してＶＤＣ１電位が低くなると、寄生バイポーラトランジスタＱ２Ｓのエミッタ（ノードＣ１Ｐ）電位に対してベース（バックゲートＢＧＰ２）電位（＝ＶＤＣ１電位）が低下することになり、Ｑ２ＳのＶBE以上にベース電位が低下すると、Ｑ２Ｓがオンする。
【００１９】
このように、従来の昇圧回路１０では、昇圧動作期間からスタンバイ期間への移行時に、寄生バイポーラトランジスタＱ１，Ｑ２Ｓ，Ｑ７のエミッタ電位に対して、ベース電位の低下を防ぐことができない。図２に示すように、平滑コンデンサＣ２の電荷放電が速い場合には、寄生バイポーラトランジスタＱ１とＱ７がオンする。また、図３に示すように、平滑コンデンサＣ２の電荷放電が遅い場合には、寄生バイポーラトランジスタＱ２Ｓがオンする。そのため、昇圧動作期間からスタンバイ期間への移行時に、無効電流の発生や、ラッチアップの発生が生じるという欠点があった。
【００２０】
本発明の課題は、昇圧動作期間中のみならず、初期充電期間への移行時、および、スタンバイ期間への移行時においても、寄生バイポーラトランジスタがオンしないような昇圧回路を提供することである。
【課題を解決するための手段】
【００２１】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２２】
本発明による昇圧回路（２０，３０，４０）においては、昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートと、前記充電用ＭＯＳトランジスタ（Ｐ２）のバックゲートとは結線される。また、本発明による昇圧回路（２０，３０，４０）においては、前記放電用ＭＯＳトランジスタ（Ｐ１）と、前記充電用ＭＯＳトランジスタ（Ｐ２）とは、同一のウェル層に形成される。また、本発明による昇圧回路（２０，３０，４０）においては、充電用スイッチ（Ｐ３）は、前記昇圧動作期間の充電動作時にオンすることによって、前記充電用ＭＯＳトランジスタ（Ｐ２）のバックゲートと、前記平滑コンデンサ（Ｃ２）とを接続する。また、本発明による昇圧回路（２０，３０，４０）においては、放電用スイッチ（Ｐ４）は、前記昇圧動作期間の放電動作時にオンすることによって、前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートとドレインとを接続し、かつ、前記充電用ＭＯＳトランジスタ（Ｐ２）のバックゲートとソースとを接続する。
【００２３】
本発明による昇圧回路（２０，３０，４０）においては昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。第一の論理回路は、初期充電期間において、前記放電用ＭＯＳトランジスタ（Ｐ１）をオンに制御する。第二の論理回路は、前記初期充電期間において、前記充電用ＭＯＳトランジスタ（Ｐ２）をオンに制御する。前記充電用ＭＯＳトランジスタ（Ｐ２）は、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記昇圧コンデンサ（Ｃ１）へ供給する。前記放電用ＭＯＳトランジスタ（Ｐ１）は、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記充電用ＭＯＳトランジスタ（Ｐ２）を介して、前記平滑コンデンサ（Ｃ２）へ供給する。
【００２４】
本発明による昇圧回路（２０，３０，４０）においては、昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。入力電圧を供給する回路は、初期充電期間において、前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートの電位が、前記入力電圧よりも低いときに、前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートに対して、前記入力電圧を供給する。本発明による昇圧回路（２０，３０，４０）においては、昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。入力電圧を供給する回路は、初期充電期間において、前記充電用ＭＯＳトランジスタ（Ｐ２）のバックゲートの電位が、前記入力電圧よりも低いときに、前記充電用ＭＯＳトランジスタ（Ｐ２）のバックゲートに対して、前記入力電圧を供給する。本発明による昇圧回路（２０，３０）においては、前記入力電圧を供給する回路は、前記放電用ＭＯＳトランジスタの寄生トランジスタが導通する閾値電圧、あるいは、前記充電用ＭＯＳトランジスタの寄生トランジスタが導通する閾値電圧よりも低い閾値電圧によって導通する物理的特性を有する回路素子でなる。本発明による昇圧回路（２０，３０）においては、前記入力電圧を供給する回路は、前記入力電圧を印加されるアノードと、前記バックゲートに接続されたカソードとを有するショットキー・バリア・ダイオードである。本発明による昇圧回路（４０）においては、前記入力電圧を供給する回路は、初期充電期間において、スタート信号が入力されると、即時にオンになる第一のスイッチ（Ｎ３）と、前記初期充電期間において、前記スタート信号が入力されると、一定時間をおいてオンになる第二のスイッチ（Ｐ１３）とを具備する。前記第一のスイッチ（Ｎ３）と、前記第二のスイッチ（Ｐ１３）とは、並列に接続され、かつ、その一端に前記入力電圧が印加され、他端は前記バックゲートに接続される。いずれかのスイッチ（Ｎ３，Ｐ１３）がオンに制御されることによって、前記入力電圧を、前記バックゲートに供給する。
【００２５】
本発明による昇圧回路（２０，３０，４０）においては、昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。充電用スイッチ（Ｐ３）は、前記昇圧動作期間の充電動作時にオンとなり、前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートと、前記平滑コンデンサ（Ｃ２）とを接続する。前記充電用スイッチ（Ｐ３）は、スタンバイ期間において、前記平滑コンデンサ（Ｃ２）の電位が、一定のレベル以上あるときにはオンになり、かつ、前記平滑コンデンサ（Ｃ２）の出力電位が、前記一定のレベルよりも低下するとオフになるように制御される。本発明による昇圧回路（２０，３０，４０）においては、前記充電用スイッチ（Ｐ３）は、ＰチャネルＭＯＳトランジスタである。ドレインは、前記平滑コンデンサ（Ｃ２）に接続される。ソース及びバックゲートは、前記放電用ＭＯＳトランジスタ（Ｐ１）のバックゲートに接続される。ゲートは、前記昇圧コンデンサ（Ｃ１）に接続される。
【００２６】
本発明による昇圧回路（２０，３０，４０）においては、昇圧コンデンサ（Ｃ１）には、入力電圧が印加される。平滑コンデンサ（Ｃ２）には、昇圧された電圧が印加される。放電用ＭＯＳトランジスタ（Ｐ１）は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ（Ｃ１）と、前記平滑コンデンサ（Ｃ２）とを接続することによって、前記昇圧コンデンサ（Ｃ１）から電荷を放電させる。充電用ＭＯＳトランジスタ（Ｐ２）は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ（Ｃ１）へ供給することによって、前記昇圧コンデンサ（Ｃ１）へ電荷を充電させる。第一のスイッチ（Ｎ１）は、スタンバイ期間において、スタンバイ信号が入力されたときに、前記平滑コンデンサ（Ｃ２）の電位を接地電位に落とす。第二のスイッチ（Ｎ２）は、スタンバイ期間において、スタンバイ信号が入力されたときに、前記昇圧コンデンサ（Ｃ１）の電位を接地電位に落とす。論理回路（ＮＯＲ１）は、前記第二のスイッチ（Ｎ２）を、スタンバイ信号が入力されても、前記平滑コンデンサ（Ｃ２）の電位が一定のレベル以上の間はオフになるように制御し、かつ、スタンバイ信号が入力されると共に、前記平滑コンデンサ（Ｃ２）の電位が一定のレベル以下になったときにオンになるように制御する。
【発明の効果】
【００２７】
本発明によれば、昇圧動作期間中のみならず、初期充電期間への移行時、および、スタンバイ期間への移行時においても、寄生バイポーラトランジスタがオンしないような昇圧回路を提供することができる。
【発明を実施するための最良の形態】
【００２８】
＝＝第一の実施の形態＝＝
以下に、本発明の第一の実施の形態の昇圧回路２０の基本的な構成について図４を参照して説明する。なお、図１Ａ、図１Ｂに示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路２０は、入力端子ＶＤＣ１から供給される入力電圧ＶＩＮを２倍に昇圧出力するためのチャージポンプ回路２１と、昇圧コンデンサＣ１および平滑コンデンサＣ２に充電された電荷を接地電位ＧＮＤに放電を行うためのスタンバイ回路２３とから構成されている。チャージポンプ回路２１は、昇圧コンデンサＣ１、平滑コンデンサＣ２、ＰチャネルＭＯＳトランジスタＰ１、ＰチャネルＭＯＳトランジスタＰ２、ＰチャネルＭＯＳトランジスタＰ３、ＰチャネルＭＯＳトランジスタＰ４、ショットキー・バリア・ダイオードＳＢＤ１を具備している。Ｑ１はＭＯＳトランジスタＰ１の寄生バイポーラトランジスタである。Ｑ２ＤはＭＯＳトランジスタＰ２の寄生バイポーラトランジスタである。レベル変換回路ＬＳ２３は、入力“Ｌ”レベル＝ＧＮＤ電位、入力“Ｈ”レベル＝ＶＣＣ電位のレベル（ＶＣＣ振幅）をそれぞれ、入力“Ｌ”レベルをＧＮＤ電位、入力“Ｈ”レベルをＶＤＣ２電位にレベル変換（ＶＤＣ２振幅）して出力する。ＭＯＳトランジスタＰ２のバックゲートと、ＭＯＳトランジスタＰ３、Ｐ４のソース及びバックゲートは、ＭＯＳトランジスタＰ１のバックゲートＢＧＰ１に共通に接続されている。また、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４を形成するＮ型ウェルを全て同一のＮ型ウェル層中に形成することにより、Ｎ型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。ショットキー・バリア・ダイオードＳＢＤ１は、アノードが入力端子ＶＤＣ１に接続され、カソードがＭＯＳトランジスタＰ１のバックゲートＢＧＰ１に接続されている。ＭＯＳトランジスタＰ１、Ｐ４のゲートはレベル変換回路ＬＳ２１の出力に直結され、ＭＯＳトランジスタＰ２のゲートはレベル変換回路ＬＳ２３の出力に接続されている。ＭＯＳトランジスタＰ３のゲートは、ノードＣ１Ｐに接続されている。クロック信号ＣＬＫは、２入力ＡＮＤ回路ＡＮＤ１の一方の入力に接続されるとともに、インバータＩＮＶ１１を介して、レベル変換回路ＬＳ１１の入力に接続されている。スタート信号ＳＴＡは、インバータＩＮＶ１２を介して２入力ＡＮＤ回路ＡＮＤ１の他方の入力に接続されている。２入力ＡＮＤ回路ＡＮＤ１の出力は、レベル変換回路ＬＳ２１の入力に接続されている。ＭＯＳトランジスタＰ１、Ｐ４とＭＯＳトランジスタＰ２は、昇圧動作期間においてクロック信号ＣＬＫの入力により相補的にオン／オフ制御される。ＭＯＳトランジスタＰ３は、ＶＤＣ２電位＞［ノードＣ１Ｐ電位＋ＶｔＰ］のときオンとなり、ＶＤＣ２電位＜［ノードＣ１Ｐ電位＋ＶｔＰ］のときオフとなる。
【００２９】
スタンバイ回路２３は、ＮチャネルＭＯＳトランジスタＮ１、ＮチャネルＭＯＳトランジスタＮ２を具備している。ＭＯＳトランジスタＮ１のゲートはインバータＩＮＶ１３を介してスタンバイ信号ＳＴＢＹＢに接続されている。ＭＯＳトランジスタＮ２のゲートは２入力ＮＯＲ回路ＮＯＲ１の出力に接続されている。２入力ＮＯＲ回路ＮＯＲ１の入力は、一方の入力が出力端子ＶＤＣ２に接続され、他方の入力がスタンバイ信号ＳＴＢＹＢに接続されている。ＭＯＳトランジスタＮ１は、スタンバイ信号ＳＴＢＹＢの入力を“Ｌ”レベルにすることによりオンする。ＭＯＳトランジスタＮ２は、スタンバイ信号ＳＴＢＹＢの入力を“Ｌ”レベルにし、さらにＶＤＣ２電位がＶＣＣ電位（ＶＣＣ≦ＶＩＮ）より低くなった時にオンする。
【００３０】
インバータＩＮＶ１１、ＩＮＶ１２、ＩＮＶ１３と、２入力ＡＮＤ回路ＡＮＤ１と、２入力ＮＯＲ回路ＮＯＲ１の電源は、電源ＶＣＣに接続されている。本実施の形態では、昇圧動作期間において、ＶＣＣ≦ＶＩＮとなる回路構成としているが、特に昇圧動作期間において、ＶＣＣ＝ＶＩＮとなる回路動作のみの場合、図４において、レベル変換回路ＬＳ１１は不要となる。
【００３１】
昇圧回路２０の基本的な動作について図４、図５を参照して説明する。先ず、昇圧動作期間について説明する。この期間において、スタート信号ＳＴＡは“Ｌ”レベルとなるように制御されるので、２入力ＡＮＤ回路ＡＮＤ１の出力はクロック信号ＣＬＫと同位相の論理信号を出力する。（図５のＡＮＤ１の出力点波形の昇圧動作期間を参照。）従って、ＭＯＳトランジスタＰ１、Ｐ４とＭＯＳトランジスタＰ２は、昇圧動作期間においてクロック信号ＣＬＫの入力により相補的にオン／オフ制御される。スタンバイ回路２３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｈ”レベルとなるように制御される。従って、ＭＯＳトランジスタＮ１、Ｎ２は、昇圧動作期間において常にオフ状態となるので、入力端子ＶＤＣ１および出力端子ＶＤＣ２は、接地電位ＧＮＤと電気的に切り離される。さて、チャージポンプ回路２１に“Ｈ”レベルのクロック信号ＣＬＫが入力されると、レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位ＧＮＤとなり、ＭＯＳトランジスタＰ２がオン、ＭＯＳトランジスタＰ１、Ｐ４がオフになる。ＶＤＣ２電位は、［ノードＣ１Ｐ電位＋ＶｔＰ］より十分高い電位（ＶＩＮ×２）となるので、ＭＯＳトランジスタＰ３がオンし、バックゲートＢＧＰ１の電位は、ＶＤＣ２電位と同電位（バックゲートＢＧＰ１電位＝ＶＤＣ２電位）となる。このとき、ＭＯＳトランジスタＰ２のオンによって、入力端子ＶＤＣ１より昇圧コンデンサＣ１に入力電圧ＶＩＮが充電される。次に、“Ｌ”レベルのクロック信号ＣＬＫが入力されると、レベル変換回路ＬＳ１１の出力点Ｃ１ＭはＶＤＣ１電位となる。ＭＯＳトランジスタＰ２はオフ、ＭＯＳトランジスタＰ１、Ｐ４はオンになる。ノードＣ１Ｐ電位は、ＶＤＣ２電位より高い電位（ＶＩＮ電位×２）となるので、ＭＯＳトランジスタＰ３はオフする。バックゲートＢＧＰ１の電位は、ＭＯＳトランジスタＰ４のオンによって、ノードＣ１Ｐ電位と同電位（バックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位）となる。このとき、ＭＯＳトランジスタＰ１のオンによって、昇圧コンデンサＣ１は放電し、昇圧コンデンサＣ１に充電された電圧に入力端子ＶＤＣ１電位（ＶＩＮ）の電圧が加算された昇圧電圧（ＶＩＮ電位×２）が出力端子ＶＤＣ２から出力されるとともに、平滑コンデンサＣ２に充電される。
【００３２】
次に、上述の昇圧動作での寄生バイポーラトランジスタＱ１、Ｑ２Ｄの動作について説明する。まず、“Ｈ”レベルのクロック信号ＣＬＫが入力されるとき、すなわち、昇圧コンデンサＣ１の充電動作時について説明する。このとき、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４に共通のバックゲートＢＧＰ１は、ＭＯＳトランジスタＰ３のオンによって、出力端子ＶＤＣ２に接続される。ここで、ＭＯＳトランジスタＰ２はオンになるが、寄生バイポーラトランジスタＱ２Ｄはベース（バックゲートＢＧＰ１）電位よりエミッタ（入力端子ＶＤＣ１）電位の方が低い電位となるためオンしない。また、ＭＯＳトランジスタＰ１，Ｐ４はオフ、ＭＯＳトランジスタＰ３はオンなので、ＭＯＳトランジスタＰ１の共通バックゲートＢＧＰ１は、ドレイン（ノードＣ１Ｐ）より高電位側のソース（出力端子ＶＤＣ２）に接続されている。そのため、ＭＯＳトランジスタＰ１のドレイン側へ、平滑コンデンサＣ２から、電流が逆流することはない。続いて、“Ｌ”レベルのクロック信号ＣＬＫが入力されるとき、すなわち、昇圧コンデンサＣ１の放電動作時について説明する。このとき、ＭＯＳトランジスタＰ１、Ｐ４がオン、ＭＯＳトランジスタＰ２、Ｐ３がオフになる。ＭＯＳトランジスタＰ４がオンになるので、共通のバックゲートＢＧＰ１は、ノードＣ１Ｐに接続される。ここで、ＭＯＳトランジスタＰ１はオンになるが、寄生バイポーラトランジスタＱ１はベース（バックゲートＢＧＰ１）電位がエミッタ（ノードＣ１Ｐ）電位と同電位となるためオンしない。また、ＭＯＳトランジスタＰ２はオフ、ＭＯＳトランジスタＰ４はオンなので、ＭＯＳトランジスタＰ２の共通バックゲートＢＧＰ１は、ドレイン（入力端子ＶＤＣ１）より高電位側のソース（ノードＣ１Ｐ）に接続されている。そのため、ＭＯＳトランジスタＰ２のドレイン側へ、昇圧コンデンサＣ１から、電流が逆流することはない。以上説明したように、チャージポンプ回路２１の昇圧動作期間には、寄生バイポーラトランジスタＱ２Ｄ、Ｑ１はオンしない。
【００３３】
次に、初期充電期間について説明する。スタンバイ回路２３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｈ”レベルとなるように制御される。従って、ＭＯＳトランジスタＮ１、Ｎ２は、この期間においてオフとなり、入力端子ＶＤＣ１および出力端子ＶＤＣ２は、接地電位ＧＮＤと電気的に切り離される。チャージポンプ回路２１に入力されるスタート信号ＳＴＡは“Ｈ”レベルになるように制御される。従って、ＡＮＤ回路ＡＮＤ１の出力は接地電位となり、ＭＯＳトランジスタＰ１，Ｐ４はオンとなるよう論理制御される。チャージポンプ回路２１に入力されるクロック信号ＣＬＫは、“Ｈ”レベルとなるように制御される。従って、レベル変換回路ＬＳ１１，ＬＳ２３の出力は接地電位となるので、レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位となり、ＭＯＳトランジスタＰ２はオンとなるよう論理制御される。しかし、初期充電期間の開始直後は、ＶＤＣ１電位＝接地電位ＧＮＤとなっている。そのため、ＶＤＣ１電位がＶｔＰ以下ではＭＯＳトランジスタＰ２はオフ状態となる。同時に、ＶＤＣ２電位＝接地電位ＧＮＤとなっている。このＶＤＣ２電位をレベル変換用電源とするレベル変換回路ＬＳ２１、ＬＳ２３は、ＶＤＣ２電位がＶｔＰ近傍以下ではレベル変換を行う機能が正常動作しない。そのため、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ４のゲート電位は不定状態（［ＶＤＣ２電位＋ＶｔＰ］より低い電位）となる。ＶＤＣ１電位の立ち上がり開始時には、ＭＯＳトランジスタＰ２がオフ（ＶＤＣ１電位＜ＶｔＰ：オフ、ＶＤＣ１電位＝ＶｔＰ近傍：高抵抗のオン、図５のＰ２波形の点線期間）状態のため、ノードＣ１Ｐは、ＶＤＣ１電位が［Ｐ２のゲート電位＋ＶｔＰ］より上昇して、ＭＯＳトランジスタＰ２がオンしてから、電位の立ち上がりが開始される。また、ＭＯＳトランジスタＰ１、Ｐ４は、いずれも、ドレインがノードＣ１Ｐに接続されている。従って、ノードＣ１Ｐ電位が立ち上がるまでオフ（ノードＣ１Ｐ電位＜ＶｔＰ：オフ、ノードＣ１Ｐ電位＝ＶｔＰ近傍：高抵抗のオン、図５のＰ１、Ｐ４波形の点線期間）状態になる。出力端子ＶＤＣ２は、ノードＣ１Ｐ電位が［Ｐ１のゲート電位＋ＶｔＰ］より上昇して、ＭＯＳトランジスタＰ１がオンすると、電位の立ち上がりが開始される。このようにして、昇圧コンデンサＣ１、平滑コンデンサＣ２に入力電圧ＶＩＮが初期充電される。この期間において、ＶＤＣ１電位≧ノードＣ１Ｐ電位≧ＶＤＣ２電位となるので、ＭＯＳトランジスタＰ３はオフとなる。バックゲートＢＧＰ１には、ショットキー・バリア・ダイオードＳＢＤ１を介して入力端子ＶＤＣ１より電圧が供給される。
【００３４】
次に、スタンバイ期間について説明する。チャージポンプ回路２１に入力されるスタート信号ＳＴＡは“Ｌ”レベルになるように制御される。従って、ＡＮＤ回路ＡＮＤ１の一方の入力は、“Ｈ”レベルになる。クロック信号ＣＬＫは“Ｈ”レベルになるように制御される。従って、ＡＮＤ回路ＡＮＤ１の他方の入力も、“Ｈ”レベルになる。よって、ＭＯＳトランジスタＰ１、Ｐ４はオフになる。また、クロック信号ＣＬＫが“Ｈ”レベルなので、レベル変換回路ＬＳ１１の出力点Ｃ１Ｍは接地電位となり、ＭＯＳトランジスタＰ２はオンになる。よって、昇圧コンデンサＣ１と入力端子ＶＤＣ１とが接続される。また、スタンバイ回路２３に入力されるスタンバイ信号ＳＴＢＹＢは“Ｌ”レベルとなるように制御される。このとき、ＭＯＳトランジスタＮ１はオンとなるので、出力端子ＶＤＣ２は、接地電位ＧＮＤと接続され、平滑コンデンサＣ２に充電された電荷は、接地電位ＧＮＤに放電される。一方、ＭＯＳトランジスタＮ２は、ＶＤＣ２電位がＮＯＲ回路ＮＯＲ１の閾値電圧より低くなった後（ＶＤＣ２電位＜ＮＯＲ回路ＮＯＲ１の閾値電圧＜ＶＣＣ電位のとき。ＶＣＣ電位≦ＶＩＮ電位）にオンする。このため、ＶＤＣ２電位の接地電位ＧＮＤへの電圧立下りの方が、ＶＤＣ１電位の接地電位ＧＮＤへの電圧立下りより早く開始される。よって、昇圧コンデンサＣ１の電荷放電時間と平滑コンデンサＣ２の電荷放電時間の違い（例えば、Ｃ１の容量＜Ｃ２の容量の場合、Ｃ１の電荷放電時間＜Ｃ２の電荷放電時間となる。）に依存することなく、電圧の立ち下がり順序が一定に保たれる。さて、ＶＤＣ２電位＞［ノードＣ１Ｐ電位＋ＶｔＰ］の期間は、ＭＯＳトランジスタＰ３がオンしているので、バックゲートＢＧＰ１電位＝ＶＤＣ２電位となる。ＶＤＣ２電位≦［ノードＣ１Ｐ電位＋ＶｔＰ］となると、ＭＯＳトランジスタＰ３がオフするので、バックゲートＢＧＰ１電位は保持される（自然放電状態）。また、ＶＤＣ２電位＜［ノードＣ１Ｐ電位−ＶｔＰ］となった場合、レベル変換回路ＬＳ２１を介してＭＯＳトランジスタＰ１、Ｐ４のゲート電圧は、ＶＤＣ２電位に追従して電位が低下する。従って、ＭＯＳトランジスタＰ１、Ｐ４はオンする。このＭＯＳトランジスタＰ４のオンによって、バックゲートＢＧＰ１とノードＣ１Ｐとが接続される。このため、ＭＯＳトランジスタＰ４を介して、バックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）となる。また、ＭＯＳトランジスタＮ２がオンして、ＶＤＣ１電位とノードＣ１Ｐ電位が、接地電位ＧＮＤへ電位の立下げを開始しても、ＶＤＣ１電位＞ＶｔＰのときは、ＭＯＳトランジスタＰ２、Ｐ４がオンしている。従って、バックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）の関係を保つ。ＶＤＣ１電位＜ＶｔＰとなると、ＭＯＳトランジスタＰ２、Ｐ４がオフし、バックゲートＢＧＰ１電位、ノードＣ１Ｐ電位は自然放電される。
【００３５】
この例の昇圧回路２０は、充電用ＰチャネルＭＯＳトランジスタＰ２のバックゲートと、放電用ＰチャネルＭＯＳトランジスタＰ１のバックゲートＢＧＰ１のソースまたはドレインへの接続の切換スイッチを構成するＭＯＳトランジスタＰ３、Ｐ４のソース及びバックゲートとは、放電用ＰチャネルＭＯＳトランジスタＰ１のバックゲートＢＧＰ１に共通に接続されている。よって、寄生バイポーラトランジスタＱ１とＱ２ＤのベースはともにバックゲートＢＧＰ１となる。さらに、ショットキー・バリア・ダイオードＳＢＤ１は、アノードが入力端子ＶＤＣ１に接続され、カソードがバックゲートＢＧＰ１に接続されている。そのため、初期充電期間において、バックゲートＢＧＰ１には、ショットキー・バリア・ダイオードＳＢＤ１を介して入力端子ＶＤＣ１より電圧が供給される。ショットキー・バリア・ダイオードＳＢＤ１の閾値電圧（一般的にはショットキー・バリア・ダイオードの閾値電圧ＶｆSBD（以下、ＶｆSBD）は、ＶｆSBD＝約０．１Ｖ）は、寄生バイポーラトランジスタのＶBE（＝約０．７Ｖ）より低い。この閾値電圧の電圧差（ＶBE−ＶｆSBD＝約０．６Ｖ）の効果により、初期充電期間において、寄生バイポーラトランジスタＱ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対してベース（バックゲートＢＧＰ１）電位が低下するのを抑えることができる。従って、寄生バイポーラトランジスタＱ２Ｄはオンしない。同様に、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位に対してベース（バックゲートＢＧＰ１）電位が低下するのを抑えることができる。従って、寄生バイポーラトランジスタＱ１はオンしない。
【００３６】
昇圧動作期間からスタンバイ期間への移行時において、ＭＯＳトランジスタＮ２は、ＶＤＣ２電位がＮＯＲ回路ＮＯＲ１の閾値電圧より低くなった後（ＶＤＣ２電位＜ＮＯＲ回路ＮＯＲ１の閾値電圧＜ＶＣＣ電位のとき。ＶＣＣ電位≦ＶＩＮ電位）にオンする。ＶＤＣ２電位＞［ノードＣ１Ｐ電位＋ＶｔＰ］の期間は、ＭＯＳトランジスタＰ３がオンしているので、バックゲートＢＧＰ１電位＝ＶＤＣ２電位となる。ＶＤＣ２電位≦［ノードＣ１Ｐ電位＋ＶｔＰ］となると、ＭＯＳトランジスタＰ３がオフするので、バックゲートＢＧＰ１電位は保持される（自然放電状態）。また、ＶＤＣ２電位＜［ノードＣ１Ｐ電位−ＶｔＰ］となった場合、レベル変換回路ＬＳ２１を介して、ＭＯＳトランジスタＰ１、Ｐ４のゲート電圧は、ＶＤＣ２電位に追従して電位が低下する。このときＭＯＳトランジスタＰ１、Ｐ４はオンし、バックゲートＢＧＰ１とノードＣ１Ｐが接続される。このため、ＭＯＳトランジスタＰ４を介して、バックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）となる。また、ＭＯＳトランジスタＮ２がオンしてＶＤＣ１電位とノードＣ１Ｐ電位の接地電位への電位立下りが開始しても、ＶＤＣ１電位＞ＶｔＰのときは、ＭＯＳトランジスタＰ２、Ｐ４がオンしているのでバックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）の関係を保つ。ＶＤＣ１電位＜ＶｔＰとなると、ＭＯＳトランジスタＰ２、Ｐ４がオフし、バックゲートＢＧＰ１電位、ノードＣ１Ｐ電位は自然放電される。以上説明したように、バックゲートＢＧＰ１電位は、この移行期間において、ＶＤＣ２電位＞［ノードＣ１Ｐ電位＋ＶｔＰ］のときは、ＶＤＣ２電位と等しくなり、ＶＤＣ２電位＜［ノードＣ１Ｐ電位−ＶｔＰ］のときは、ノードＣ１Ｐ電位（＝ＶＤＣ１電位）と等しくなる。すなわち、バックゲートＢＧＰ１電位は、高電位を維持する。そのため、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位及び、寄生バイポーラトランジスタＱ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対してＱ１、Ｑ２Ｄのベース（バックゲートＢＧＰ１）電位の低下を抑えることができる。よって、寄生バイポーラトランジスタＱ１、Ｑ２Ｄは、ともにオンしない。
【００３７】
尚、上記第一の実施の形態では、昇圧回路２０を、２倍昇圧型のものを例に挙げて説明したが、他の整数倍の昇圧型の昇圧回路に適用することもできる。
【００３８】
＝＝第二の実施の形態＝＝
以下に、本発明の第二の実施形態の昇圧回路３０の基本的な構成について図６を参照して説明する。なお、図１Ａ、図１Ｂ、図４に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。図６において、昇圧回路３０は、チャージポンプ回路３１と、スタンバイ回路２３とから構成されている。図中、チャージポンプ回路３１において、ＭＯＳトランジスタＰ１１が、ＭＯＳトランジスタＰ１のバックゲートＢＧＰ１のドレイン（ノードＣ１Ｐ）側への接続の切替スイッチであるＭＯＳトランジスタＰ４と直列に接続される。ＭＯＳトランジスタＰ１１のドレインは、ＭＯＳトランジスタＰ４のソースと接続される。ＭＯＳトランジスタＰ１１、Ｐ３のソース及びバックゲートと、ＭＯＳトランジスタＰ２、Ｐ４のバックゲートとは、ＭＯＳトランジスタＰ１のバックゲートＢＧＰ１に共通に接続される。この構成では、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ１１を形成するＮ型ウェルを全て同一のＮ型ウェル層中に形成することができる。これにより、Ｎ型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。レベル変換回路ＬＳ１２は、入力“Ｌ”レベル＝ＧＮＤ電位、入力“Ｈ”レベル＝ＶＣＣ電位のレベル（ＶＣＣ振幅）をそれぞれ、入力“Ｌ”レベルをＧＮＤ電位、入力“Ｈ”レベルをＶＤＣ１電位にレベル変換（ＶＤＣ１振幅）して出力する。ＭＯＳトランジスタＰ１１のゲートはレベル変換回路ＬＳ１２の出力に接続されている。レベル変換回路ＬＳ１２の入力は、スタート信号ＳＴＡに接続されている。昇圧動作期間においてＶＣＣ≦ＶＩＮとなる回路構成としているが、特に昇圧動作期間においてＶＣＣ＝ＶＩＮとなる回路動作のみの場合、図６においてレベル変換回路ＬＳ１１、ＬＳ１２は不要となる。
【００３９】
昇圧回路３０の基本的な動作について図６、図７を参照して説明する。先ず、昇圧動作期間及びスタンバイ期間の動作について説明する。この期間において、スタート信号ＳＴＡは“Ｌ”レベルとなるように制御されるので、ＭＯＳトランジスタＰ１１はオンとなる。このため、昇圧動作期間及びスタンバイ期間においては、図５及び図７を比較すると明らかなように、第一の実施の形態の昇圧回路２０の基本的動作と同一の動作となる。次に、初期充電期間について説明する。初期充電期間において、チャージポンプ回路３１に入力されるスタート信号ＳＴＡは、“Ｈ”レベルとなるように制御される。従って、レベル変換回路ＬＳ１２の出力点はＶＤＣ１電位となり、ＭＯＳトランジスタＰ１１はオフとなるよう制御される。このとき、ＭＯＳトランジスタＰ３もオフであるので、バックゲートＢＧＰ１は、ＭＯＳトランジスタＰ１のソース側（出力端子ＶＤＣ２）及びドレイン側（ノードＣ１Ｐ）から電気的に切り離される。バックゲートＢＧＰ１には、ショットキー・バリア・ダイオードＳＢＤ１を介して、入力端子ＶＤＣ１より電圧が供給される。従って、ショットキー・バリア・ダイオードＳＢＤ１を介して、バックゲートＢＧＰ１に供給される電圧は、電位保持される。
【００４０】
以上、説明したように、本発明の第二の実施の形態によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧ＶＩＮを昇圧コンデンサＣ１および平滑コンデンサＣ２に充電する初期充電期間には、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ１１に共通のバックゲートＢＧＰ１は、ＭＯＳトランジスタＰ１のソース側（出力端子ＶＤＣ２）及びドレイン側（ノードＣ１Ｐ）から電気的に切り離される。従って、ショットキー・バリア・ダイオードＳＢＤ１を介してバックゲートＢＧＰ１に供給された電圧は、電位保持される。このため、上記第一の実施の形態の昇圧回路２０よりも、ショットキー・バリア・ダイオードＳＢＤ１の供給能力が小さくても、バックゲートＢＧＰ１電位≒ＶＤＣ１電位まで電圧上昇させることが可能となる。従って、ショットキー・バリア・ダイオードＳＢＤ１のサイズを小さくすることが可能となる。
【００４１】
＝＝第三の実施の形態＝＝
以下に、本発明の第三の実施形態の昇圧回路４０の基本的な構成について図８Ａ、図８Ｂを参照して説明する。尚、図１Ａ、図１Ｂ、図４、図６に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路４０は、チャージポンプ回路４１と、スタート回路４２と、スタンバイ回路２３とから構成されている。図８Ａ、図８Ｂにおいて、スタート回路４２は、ＰチャネルＭＯＳトランジスタＰ１３と、ＮチャネルＭＯＳトランジスタＮ３とを具備している。図中、ＭＯＳトランジスタＰ１３のドレインとＭＯＳトランジスタＮ３のドレインとが接続され、ＭＯＳトランジスタＰ１３のソースとＭＯＳトランジスタＮ３のソースとが接続されている。すなわち、ＭＯＳトランジスタＰ１３とＭＯＳトランジスタＮ３は、ドレインとソースとが並列に接続されている。ＭＯＳトランジスタＰ１３とＮ３のドレインは、入力端子ＶＤＣ１と接続される。ＭＯＳトランジスタＰ１３のソース及びバックゲートと、ＭＯＳトランジスタＮ３のソースは、バックゲートＢＧＰ１に接続される。また、ＭＯＳトランジスタＮ３のバックゲートは、接地電位ＧＮＤに接続される。ＭＯＳトランジスタＰ１３のゲートはレベル変換回路ＬＳ２２の出力に接続されている。スタート信号ＳＴＡは、インバータＩＮＶ１２を介してレベル変換回路ＬＳ２２の入力に接続されるとともに、ＭＯＳトランジスタＮ３のゲートに接続されている。ＭＯＳトランジスタＰ１３もＭＯＳトランジスタＮ３も、スタート信号ＳＴＡの入力を“Ｈ”レベルにすることによりオンする。
【００４２】
昇圧回路４０の基本的な動作について図８Ａ、図８Ｂ、図９を参照して説明する。図９に示すように、昇圧動作期間及びスタンバイ期間においては、スタート信号ＳＴＡは、“Ｌ”レベルとなるように制御される。このとき、チャージポンプ回路４１のＭＯＳトランジスタＰ１１はオンになり、かつ、スタート回路４２のＭＯＳトランジスタＰ１３、及び、ＭＯＳトランジスタＮ３は、いずれもオフとなる。従って、図５，図７，図９を比較すると明らかなように、昇圧動作期間及びスタンバイ期間においては、第三の実施の形態における昇圧回路４０の動作は、第一、第二の実施の形態における昇圧回路２０、３０の基本的動作と同一の動作となる。次に、初期充電期間について説明する。図９に示すように、初期充電期間においては、スタート回路４２に入力されるスタート信号ＳＴＡは、“Ｈ”レベルとなるように制御される。このとき、ＭＯＳトランジスタＮ３はオンするのでバックゲートＢＧＰ１電位を（ＶＣＣ電位−ＶｔＮ）まで電位上昇させる（ＶｔＮは、ＮチャネルＭＯＳトランジスタの閾値電圧）。レベル変換回路ＬＳ２２は、ＶＤＣ２電位がＶｔＰ近傍以下では、レベル変換を行う機能が正常動作しない。そのため、初期充電期間への移行時には、ＭＯＳトランジスタＰ１３のゲート電位は不定状態（［ＶＤＣ２電位＋ＶｔＰ］より低い電位）となる。ＶＤＣ１電位の立ち上がり開始時には、ＭＯＳトランジスタＰ１３がオフ（ＶＤＣ１電位＜ＶｔＰ：オフ、ＶＤＣ１電位＝ＶｔＰ近傍：高抵抗のオン、図９のＰ１３波形の点線期間）状態である。ＶＤＣ１電位が［Ｐ１３のゲート電位＋ＶｔＰ］以上になるとＭＯＳトランジスタＰ１３がオンし、バックゲートＢＧＰ１電位をＶＤＣ１電位まで電位上昇させる。このように、初期充電期間においては、ＭＯＳトランジスタＮ３とＰ１３とが、補完するようにオンする。よって、バックゲートＢＧＰ１電位＝ＶＤＣ１電位となる。
【００４３】
以上、説明したように、本発明の第三の実施の形態によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧ＶＩＮを昇圧コンデンサＣ１および平滑コンデンサＣ２に充電する初期充電期間において、ＭＯＳトランジスタＮ３とＰ１３とは、補完するようにオンする。よって、バックゲートＢＧＰ１に入力端子ＶＤＣ１より入力電圧ＶＩＮが供給される。従って、第一、第二の実施の形態の変形例として、ショットキー・バリア・ダイオードＳＢＤ１を具備しない昇圧回路を作ることもできる。ＭＯＳトランジスタＮ３とＰ１３とを組み合わせることにより、第一、第二の実施の形態におけるショットキー・バリア・ダイオードＳＢＤ１と同等の役目を果たすことが可能となる。
【００４４】
＝＝実施の形態の作用効果＝＝
以上、説明したように本発明によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧ＶＩＮを昇圧コンデンサＣ１および平滑コンデンサＣ２に充電する初期充電期間、昇圧コンデンサＣ１の充電および放電を繰り返し動作させる昇圧動作期間、および、昇圧動作を停止し、昇圧された電圧ＶＤＣ２を昇圧コンデンサＣ１および平滑コンデンサＣ２から接地電位ＧＮＤに放電を行うスタンバイ期間への移行時において、充電用および放電用の各ＰチャネルＭＯＳトランジスタの寄生バイポーラトランジスタのエミッタ電位に対してベース電位の低下を防ぐ。従って、ラッチアップ等の発生や無効電流による効率の低下が防止できる。
【００４５】
本実施の形態では、図１Ａ、図１Ｂに示した従来の昇圧回路１０におけるチャージポンプ回路１１のＭＯＳトランジスタＰ２のバックゲートＢＧＰ２を、ＭＯＳトランジスタＰ３、Ｐ４のソース、バックゲートと、ＭＯＳトランジスタＰ１のバックゲートＢＧＰ１とに共通に接続した。ＭＯＳトランジスタＰ２のバックゲートをバックゲートＢＧＰ１と共通としたので、ソースまたはドレインへの接続の切換スイッチを構成するＭＯＳトランジスタＰ５、Ｐ６は不要となった。また、ＭＯＳトランジスタＰ１、Ｐ２のバックゲートと、ＭＯＳトランジスタＰ３、Ｐ４のソース及びバックゲートとをバックゲートＢＧＰ１に共通に接続したので、図１Ａ、図１Ｂに示す従来の昇圧回路１０において、無効電流の発生やラッチアップの発生の原因の一つである寄生バイポーラＱ２Ｓを無くす効果がある。本実施の形態における昇圧回路２０，３０，４０では、寄生バイポーラトランジスタＱ２Ｓは、寄生バイポーラトランジスタＱ１と、同一の寄生素子となる。さらに、付随する効果として、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４を形成するＮ型ウェルを、全て同一のＮ型ウェル層中に形成することができる。これにより、Ｎ型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。また、ＭＯＳトランジスタＰ５、Ｐ６を回路構成として不要とすることができた。このためチップ面積の縮小化が可能となる。
【００４６】
本実施の形態では、図１Ａ、図１Ｂに示した従来の昇圧回路１０におけるスタート回路１２のＭＯＳトランジスタＰ７を削除した。代わりに、初期充電期間における平滑コンデンサＣ２の充電用スイッチとしては、初期充電期間においてＭＯＳトランジスタＰ１、Ｐ２を両方ともオンして平滑コンデンサＣ２へ入力電圧ＶＩＮの充電をするようにした。初期充電期間において、ＭＯＳトランジスタＰ１をオンさせるために、新たに回路を追加した。上記実施の形態では、クロック信号ＣＬＫとスタート信号ＳＴＡの反転信号とを入力する２入力ＡＮＤ回路ＡＮＤ１を設けて、論理制御する回路を追加した。図１ＡにおけるＭＯＳトランジスタＰ７を削除することが可能な回路構成としたので、無効電流の発生やラッチアップの発生の原因の一つである従来の昇圧回路１０における寄生バイポーラトランジスタＱ７を無くする効果がある。
【００４７】
本第一、第二の実施の形態では、図１Ａ、図１Ｂに示した従来の昇圧回路１０において、アノードを入力端子ＶＤＣ１に接続し、かつ、カソードをＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４に共通のバックゲートＢＧＰ１に接続したショットキー・バリア・ダイオードＳＢＤ１を設けた。ショットキー・バリア・ダイオードＳＢＤ１を設けたので、バックゲートＢＧＰ１電位がＶＤＣ１電位より低下した場合、ショットキー・バリア・ダイオードＳＢＤ１を介して入力端子ＶＤＣ１より電圧が供給される。ショットキー・バリア・ダイオードＳＢＤ１の閾値電圧（一般的にはショットキー・バリア・ダイオードの閾値電圧ＶｆSBD（以下、ＶｆSBD）は、ＶｆSBD＝約０．１Ｖ）は、寄生バイポーラトランジスタの閾値電圧ＶBE（＝約０．７Ｖ）より低い。この閾値電圧の電圧差（ＶBE−ＶｆSBD＝約０．６Ｖ）の効果により、初期充電期間において、寄生バイポーラトランジスタＱ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対してベース（バックゲートＢＧＰ１）電位が低下するのを抑えるので、Ｑ２Ｄがオンするのを防ぐ効果がある。また、このとき、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位に対してベース（バックゲートＢＧＰ１）電位が低下するのを抑えるので、Ｑ１がオンするのを防ぐ効果がある。
【００４８】
本実施の形態では、ＭＯＳトランジスタＰ３のゲートをノードＣ１Ｐと接続した。図１Ａ、図１Ｂに示した従来の昇圧回路１０のチャージポンプ回路１１では、ＭＯＳトランジスタＰ３のゲートは、レベル変換回路ＬＳ２１およびＩＮＶ２１を介したクロック信号ＣＬＫにより制御されていた。ＭＯＳトランジスタＰ３のゲートをノードＣ１Ｐと接続したので、ＭＯＳトランジスタＰ３は、出力端子ＶＤＣ２の電位が（ノードＣ１Ｐの電位＋ＶｔＰ電位）より低くなるとオフするように作用する。このため、昇圧動作期間からスタンバイ期間への移行時においては、平滑コンデンサＣ２に充電された電荷が、（ノードＣ１Ｐ電位＋ＶｔＰ電位）まで放電されると、出力端子ＶＤＣ２とバックゲートＢＧＰ１とは、電気的に切り離される。このとき、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位に対してベース（バックゲートＢＧＰ１）電位は、ＶＤＣ２電位の低下に追従しないので、寄生バイポーラトランジスタＱ１がオンするのを防ぐ効果がある。
【００４９】
本実施の形態では、昇圧動作期間からスタンバイ期間への移行時において、昇圧コンデンサＣ１、及び、平滑コンデンサＣ２に充電された電荷を接地電位ＧＮＤに放電するとき、ＶＤＣ２電位がＶＣＣ電位（ＶＣＣ≦ＶＩＮ）より低くなった後に、ＭＯＳトランジスタＮ２がオンするように、新たに回路を追加した。本実施の形態では、一方の入力を出力端子ＶＤＣ２とし、他方の入力をスタンバイ信号ＳＴＢＹＢとし、出力をＭＯＳトランジスタＮ２のゲートに接続した２入力ＮＯＲ回路を追加した。昇圧動作期間からスタンバイ期間への移行時において、ＶＤＣ２電位がＶＣＣ電位（ＶＣＣ≦ＶＩＮ）より低くなった後（ＶＤＣ２電位＜ＮＯＲ回路ＮＯＲ１の閾値電圧）に、ＭＯＳトランジスタＮ２をオンするようにしたので、昇圧コンデンサＣ１の電荷放電時間と平滑コンデンサＣ２の電荷放電時間の違いに依存せず、ＶＤＣ２電位とＶＤＣ１電位の接地電位ＧＮＤへの電圧立下り順序を一定に保つことが可能となる。よって、昇圧動作期間からスタンバイ期間への移行時において、寄生バイポーラトランジスタＱ１をオンしないような制御が容易となる。すなわち、本実施の形態では、昇圧動作期間からスタンバイ期間への移行時において、バックゲートＢＧＰ１電位が、高電位を維持する。ＶＤＣ２電位＞［ノードＣ１Ｐ電位＋ＶｔＰ］の期間は、ＭＯＳトランジスタＰ３がオンしているので、バックゲートＢＧＰ１電位＝ＶＤＣ２電位となる。ＶＤＣ２電位≦［ノードＣ１Ｐ電位＋ＶｔＰ］となると、ＭＯＳトランジスタＰ３がオフするので、バックゲートＢＧＰ１電位は保持される。さらに、ＶＤＣ２電位＜［ノードＣ１Ｐ電位−ＶｔＰ］となった場合、レベル変換回路ＬＳ２１を介して、ＭＯＳトランジスタＰ１、Ｐ４のゲート電圧は、ＶＤＣ２電位に追従して電位が低下する。このときＭＯＳトランジスタＰ１、Ｐ４はオンし、バックゲートＢＧＰ１とノードＣ１Ｐが接続される。このため、ＭＯＳトランジスタＰ４を介して、バックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）となる。また、ＭＯＳトランジスタＮ２がオンしてＶＤＣ１電位とノードＣ１Ｐ電位の接地電位への電位立下りが開始しても、ＶＤＣ１電位＞ＶｔＰのときは、ＭＯＳトランジスタＰ２、Ｐ４がオンしているのでバックゲートＢＧＰ１電位＝ノードＣ１Ｐ電位（＝ＶＤＣ１電位）の関係を保つ。ＶＤＣ１電位＜ＶｔＰとなると、ＭＯＳトランジスタＰ２、Ｐ４がオフし、バックゲートＢＧＰ１電位、ノードＣ１Ｐ電位は自然放電される。従って、寄生バイポーラトランジスタＱ１のエミッタ（ノードＣ１Ｐ）電位及び、寄生バイポーラトランジスタＱ２Ｄのエミッタ（入力端子ＶＤＣ１）電位に対して、寄生バイポーラトランジスタＱ１、Ｑ２Ｄのベース（バックゲートＢＧＰ１）電位の低下を抑えることができる。よって、寄生バイポーラトランジスタＱ１、Ｑ２Ｄは、ともにオンしない。
【図面の簡単な説明】
【００５０】
【図１Ａ】図１Ａは、従来技術による昇圧回路の回路図である。
【図１Ｂ】図１Ｂは、従来技術による昇圧回路の回路図である。
【図２】図２は、従来技術による昇圧回路のタイミングチャートの例である。
【図３】図３は、従来技術による昇圧回路のタイミングチャートの他の例である。
【図４】図４は、本発明による第一の実施の形態における昇圧回路の回路図である。
【図５】図５は、本発明による第一の実施の形態における昇圧回路のタイミングチャートである。
【図６】図６は、本発明による第二の実施の形態における昇圧回路の回路図である。
【図７】図７は、本発明による第二の実施の形態における昇圧回路のタイミングチャートである。
【図８Ａ】図８Ａは、本発明による第三の実施の形態における昇圧回路の回路図である。
【図８Ｂ】図８Ｂは、本発明による第三の実施の形態における昇圧回路の回路図である。
【図９】図９は、本発明による第三の実施の形態における昇圧回路のタイミングチャートである。
【符号の説明】
【００５１】
１０，２０，３０，４０  昇圧回路
１１，２１，３１，４１  チャージポンプ回路
１２，４２  スタート回路
１３，２３  スタンバイ回路
【図１Ａ】
0005160822.tif 000002
【図１Ｂ】
0005160822.tif 000003
【図２】
0005160822.tif 000004
【図３】
0005160822.tif 000005
【図４】
0005160822.tif 000006
【図５】
0005160822.tif 000007
【図６】
0005160822.tif 000008
【図７】
0005160822.tif 000009
【図８Ａ】
0005160822.tif 000010
【図８Ｂ】
0005160822.tif 000011
【図９】
0005160822.tif 000012