(57)【特許請求の範囲】
【請求項１】
フリー層を含むＣＰＰ構造を有し、前記フリー層の磁化方向を回転させるためにトルクによる伝導電子のスピン角運動量の変換を利用するＳＴＴ−ＭＴＪ−ＭＲＡＭセルであって、
基体上に設けられた積層構造の磁気トンネル接合素子を備え、
前記磁気トンネル接合素子は、
マンガンイリジウム合金（ＭｎＩｒ）からなる反強磁性ピンニング層と、
プラズマ処理によって形成された平滑面を有するシンセティック反強磁性ピンド層と、
前記シンセティック反強磁性ピンド層の平滑面と接し、スパッタリングにより形成されたマグネシウム（Ｍｇ）層を自然酸化処理してなる結晶質のトンネルバリア層と、
前記トンネルバリア層の上に形成された強磁性フリー層と、
前記強磁性フリー層の上に設けられたキャップ層と
を含み、
前記強磁性フリー層は、強磁性の非晶質層と、前記強磁性の非晶質層と前記トンネルバリア層との間に設けられた強磁性の結晶質層とを有し、
前記磁気トンネル接合素子に対し、その積層方向にスピン変換された伝導電子が流れることで、前記シンセティック反強磁性ピンド層における磁化方向に対する前記強磁性フリー層の磁化方向が変化する
ことを特徴とするＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項２】
前記フリー層は、鉄からなる０．３ｎｍ厚の結晶質層と、Ｃｏ60 Ｆｅ20 Ｂ20からなる２ｎｍ厚の非晶質層との２層構造からなる
ことを特徴とする請求項１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項３】
前記フリー層における前記結晶質層の結晶面は、（００１）面である
ことを特徴とする請求項２記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項４】
前記フリー層は、鉄からなる０．３ｎｍ厚の第１の結晶質層と、Ｃｏ60 Ｆｅ20 Ｂ20
からなる２ｎｍ厚の非晶質層と、鉄からなる０．６ｎｍ厚の第２の結晶質層との３層構造を有する
ことを特徴とする請求項１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項５】
前記フリー層は、鉄からなる０．３ｎｍ厚の第１の結晶質層と、Ｃｏ40 Ｆｅ40 Ｂ20
からなる１．５ｎｍ厚の非晶質層と、鉄からなる０．６ｎｍ厚の第２の結晶質層との３層構造を有する
ことを特徴とする請求項１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項６】
前記第１および第２の結晶質層における結晶面は、いずれも（００１）面である
ことを特徴とする請求項４または請求項５記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項７】
前記シンセティック反強磁性ピンド層は、
２．３ｎｍの厚みを有するＣｏ75Ｆｅ25層と、０．７５ｎｍの厚みを有するＲｕ層と、１．５ｎｍの厚みを有するＣｏ60 Ｆｅ20 Ｂ20 層と、０．６ｎｍ以上０．７ｎｍ以下の厚みを有するＣｏ75 Ｆｅ25 層とを含む
ことを特徴とする請求項１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項８】
前記基体は下部導体であり、前記キャップ層はビット線と接続されている
ことを特徴とする請求項１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項９】
フリー層を含むＣＰＰ構造を有し、前記フリー層の磁化方向を回転させるために伝導電子のスピン角運動量のトルクによる変換を利用するＳＴＴ−ＭＴＪ−ＭＲＡＭセルであって、
基体上に設けられた積層構造の磁気トンネル接合素子を備え、
前記磁気トンネル接合素子は、
マンガンイリジウム合金（ＭｎＩｒ）からなる反強磁性ピンニング層と、
プラズマ処理によって形成された平滑面を有するシンセティック反強磁性ピンド層と、
前記シンセティック反強磁性ピンド層の平滑面と接し、スパッタリングにより形成されたマグネシウム（Ｍｇ）層を自然酸化処理してなる結晶質のトンネルバリア層と、
前記トンネルバリア層の上に形成された強磁性フリー層と、
前記強磁性フリー層の上に設けられたキャップ層と
を含み、
前記強磁性フリー層は、鉄リッチな鉄コバルト二元合金（ＦｅＣｏ）からなる第１の結晶質層と、鉄リッチな鉄ニッケル二元合金（ＦｅＮｉ）からなる第２の結晶質層との２層構造からなり、
前記磁気トンネル接合素子に対し、その積層方向にスピン変換された伝導電子が流れることで、前記シンセティック反強磁性ピンド層における磁化方向に対する前記強磁性フリー層の磁化方向が変化する
ことを特徴とするＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項１０】
前記ＳｙＡＰピンド層は、２．３ｎｍ厚を有するＣｏ75Ｆｅ25層と、０．７５ｎｍ厚を有するＲｕ層と、０．６ｎｍ厚を有するＣｏ60 Ｆｅ20 Ｂ20 層と、０．７ｎｍの厚みを有するＣｏ75 Ｆｅ25 層とを含む
ことを特徴とする請求項９記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項１１】
前記トンネルバリア層は、１．２ｎｍの厚みを有し、マグネシウム層を自然酸化処理してなる結晶質の酸化マグネシウム層を含むものである
ことを特徴とする請求項１または請求項９記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項１２】
前記反強磁性ピンニング層は、７ｎｍの厚みを有する
ことを特徴とする請求項１または請求項９記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセル。
【請求項１３】
フリー層を含むＣＰＰ構造を有し、前記フリー層の磁化方向を回転させるために伝導電子のスピン角運動量のトルクによる変換を利用するＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法であって、
基体を用意する工程と、
その基体の上に、マンガンイリジウム合金（ＭｎＩｒ）からなる反強磁性ピンニング層を形成する工程と、
前記反強磁性ピンニング層の上にシンセティック反強磁性ピンド層を形成したのち、その上面をプラズマ処理によって平坦化および平滑化する工程と、
前記シンセティック反強磁性ピンド層における平滑な上面と接するように、スパッタリングにより第１のマグネシウム（Ｍｇ）層を形成したのち、前記第１のマグネシウム層を自然酸化処理することで結晶質の酸化マグネシウム層を含むトンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、その結晶構造と整合する結晶構造を有する第１の強磁性層と、非晶質の第２の強磁性層と、結晶質の第３の強磁性層とを順に積層することで強磁性フリー層を形成する工程と、
前記強磁性フリー層の上に、キャップ層を形成する工程と
を含むことを特徴とするＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１４】
２．３ｎｍの厚みのＣｏ75 Ｆｅ25 層と、０．７５ｎｍの厚みのルテニウム（Ｒｕ）層と、１．５ｎｍの厚みを有するＣｏ60 Ｆｅ20 Ｂ20 層と、０．６ｎｍ以上０．７ｎｍ以下の厚みを有するＣｏ75 Ｆｅ25 層とを順に積層することにより前記シンセティック反強磁性ピンド層を形成する
ことを特徴とする請求項１３記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１５】
前記シンセティック反強磁性ピンド層の上面の平坦化および平滑化を、２０Ｗの電力でのアルゴンイオンミリングによって行う
ことを特徴とする請求項１３記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１６】
前記強磁性フリー層を形成する工程において、
鉄を用いて０．３ｎｍの厚みとなるように前記第１の強磁性層を形成し、Ｃｏ60 Ｆｅ20 Ｂ20 を用いて２ｎｍの厚みとなるように前記第２の強磁性層を形成し、鉄を用いて０．６ｎｍの厚みとなるように前記第３の強磁性層を形成する
ことを特徴とする請求項１３記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１７】
前記強磁性フリー層を形成する工程において、
鉄を用いて０．３ｎｍの厚みとなるように前記第１の強磁性層を形成し、Ｃｏ40 Ｆｅ40 Ｂ20 を用いて１．５ｎｍの厚みとなるように前記第２の強磁性層を形成し、鉄を用いて０．６ｎｍの厚みとなるように前記第３の強磁性層を形成する
ことを特徴とする請求項１３記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１８】
前記第１および第３の強磁性層を、いずれも（００１）面の結晶面を有するように形成する
ことを特徴とする請求項１６または請求項１７記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項１９】
さらに、２５０℃以上２６５℃以下の温度下で、１０ｋＯｅ（＝１０4 ×（２５０／π）Ａ／ｍ）の磁場を印加しつつ１時間以上２時間以下の範囲でアニール処理を行う
ことを特徴とする請求項１３記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項２０】
フリー層を含むＣＰＰ構造を有し、前記フリー層の磁化方向を回転させるために伝導電子のスピン角運動量のトルクによる変換を利用するＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法であって、
基体を用意する工程と、
その基体の上に、マンガンイリジウム合金（ＭｎＩｒ）からなる反強磁性ピンニング層を形成する工程と、
前記反強磁性ピンニング層の上にシンセティック反強磁性ピンド層を形成したのち、その上面をプラズマ処理によって平坦化および平滑化する工程と、
前記シンセティック反強磁性ピンド層における平滑な上面と接するように、スパッタリングにより第１のマグネシウム（Ｍｇ）層を形成したのち、前記第１のマグネシウム層を自然酸化処理することで結晶質の酸化マグネシウム層を含むトンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、鉄リッチな鉄コバルト合金（ＦｅＣｏ）からなる第１の結晶質層と、鉄リッチな鉄ニッケル合金（ＦｅＮｉ）からなる第２の結晶質層とを順に積層することで強磁性フリー層を形成する工程と、
前記強磁性フリー層の上に、キャップ層を形成する工程と
を含むことを特徴とするＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項２１】
さらに、３３０℃を超える温度下においてアニール処理を行う工程を含むことを特徴とする請求項２０記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項２２】
２．３ｎｍの厚みのＣｏ75 Ｆｅ25 層と、０．７５ｎｍの厚みのルテニウム（Ｒｕ）層と、０．６ｎｍの厚みを有するＣｏ60 Ｆｅ20 Ｂ20 層と、０．７ｎｍの厚みを有するＣｏ75 Ｆｅ25 層とを順に積層することにより前記シンセティック反強磁性ピンド層を形成する
ことを特徴とする請求項２０または請求項２１記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項２３】
前記トンネルバリア層を、前記酸化マグネシウム層の上に第２の結晶質マグネシウム層をスパッタリングにより形成することで、１．２ｎｍ（１２Å）の厚みとする
ことを特徴とする請求項１３または請求項２０記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【請求項２４】
前記反強磁性ピンニング層を、７ｎｍの厚みとする
ことを特徴とする請求項１３または請求項２０記載のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピントルクトランスファー（ＳＴＴ；spin torque transfer）効果を利用してＭＴＪ構造のフリー層の磁化反転を行うＭＲＡＭセルおよびその製造方法に関する。
【背景技術】
【０００２】
従来の磁気トンネル接合（MTJ；magnetic tunneling junction）デバイスは、磁気抵抗効果を利用したデバイスであり、非常に薄い誘電層（トンネリングバリア層）によって積層方向に分離された上部磁性層および下部磁性層の磁気モーメントの相対的な向きが、トンネルバリア層をトンネリングするスピン偏極電子の流れを制御するように構成されたものである。注入電子（injected electrons）は、上部磁性層を通過する際、上部磁性層の磁気モーメントとの相互作用によってスピン偏極することとなる。大部分の電子は上部磁性層の磁気モーメントの方向に偏極するが、一部の電子はそれとは反対の方向に偏極する。そのような偏極した電子がトンネルバリア層を介して下部磁性層まで通過する確率は、下部磁性層における、トンネリング電子が占めることのできる状態の供給量に依存する。この確率は、言い換えると、下部磁性層の磁化方向に依存する。トンネリングの確率は、したがってスピン依存であり、電流の大きさ（トンネリング確率と、トンネルバリア層に影響を与える電子数との積）は、トンネルバリア層を挟んで対向する上部磁性層および下部磁性層における各々の磁化方向の相対的な関係に依存する。それゆえ、ＭＴＪデバイスは、複数の状態を有する抵抗体の一種としてみることができる。磁気モーメントに関する異なった相対関係（例えば互いに平行な状態および反平行な状態）がデバイスを通過する電流の大きさを変えるからである。
【０００３】
通常のＭＴＪデバイスにおいては、一方の磁性層の磁気モーメントが反強磁性層との交換結合によって一定方向に固定され（ピン留めされ）ており、他方の磁性層の磁気モーメントが自由に動く（回転する）ようになっている。フリー層の磁気モーメントは、その向きがピンド層の磁気モーメントの向きと平行な状態から（このときトンネル電流が相対的に大きくなる）、反平行な状態（このときトンネル電流が相対的に小さくなる）へスイッチする（反転する）ようになっている。よって、このデバイスは事実上（effectively）２値状態を有する抵抗体である。フリー層の磁気モーメントのスイッチング動作、すなわち書き込み動作は、外部磁界によってなされる。外部磁界は、セルに隣接した複数の導体を各々通過する電流によって発生する。一旦、あるセルに書き込みがなされると、電気回路網（circuitry）は、そのセルが高抵抗状態または低抵抗状態のいずれであるかを検出すること（読み出すこと）が可能となる。この読出プロセスは、書き込みがなされたセルの測定、および、抵抗状態が固定されたリファレンスセルの抵抗値との比較を行うものである。いうまでもなく、このプロセスは複数のセルの各抵抗の変化に関し、若干の統計上の困難性をもたらす。
【０００４】
図７は、２つの導線を流れる電流によって生ずる誘導磁界を利用した、従来のＭＲＡＭセルを上方から眺めた概略図（俯瞰図）である。このＭＲＡＭは、フリー層を含むＭＴＪ素子１０００が、互いに異なる平面内において延在し、かつ互いに直交するワード線１２００とビット線１１００との間に挟まれるように配置されたものである。ＭＴＪ素子１０００は、形状磁気異方性を有するように水平断面において楕円形をなしており、スイッチング磁界が消えた後でも熱的に安定してフリー層の磁気モーメントが残存するようになっている。フリー層において磁気モーメントが変化せずにそのままの状態を維持するのにエネルギー的に好ましい方向、および、意図せずに磁気モーメントを他の状態へスイッチングさせるのが困難な方向は、磁化容易軸と呼ばれる。図８のＭＴＪ素子１０００では、楕円の長径方向が磁化容易軸となる。磁化容易軸と直交する方向は、磁化困難軸となる。２つの導線（ワード線１２００およびビット線１１００）を各々流れる電流によって誘導される磁界は、３０〜６０Ｏｅ（＝３０〜６０×（２５０／π）Ａ／ｍ）である。図８では、ワード線１２００による誘導磁界がＭＴＪ素子１０００の磁化困難軸に沿って発生し、ビット線１１００による誘導磁界が磁化容易軸に沿って発生する。
【０００５】
ところが、２つの導線を流れる電流によって生ずる誘導磁界を利用してスイッチングを行う方式では、ＭＲＡＭセルのサイズを小さくすると、導線の幅も小さくしなければならないという問題が生じる。しかしながら導線の幅を縮小すると、ＭＲＡＭセルの反転動作を行うためにより大きな電流を流す必要性が生ずる。よって、電力消費量も増大してしまう。
【０００６】
このような理由から、スピントランスファー（spin transfer）と呼ばれる新たなタイプの磁気デバイスがSlonczewskiおよびCovingtonによって提案されている（例えば特許文献１，２を参照）。
【特許文献１】米国特許第５６９５１６４号明細書
【特許文献２】米国特許第７００６３７５号明細書
【０００７】
このスピントランスファー（スピン変換）デバイスは、改良され、外部からのスイッチング磁界によって必要とされる過度な（excessive）電力消費に関連したいくつかの問題を解消しているようにみえる。スピントランスファーデバイスは、フリー層の磁気モーメントのスイッチングがスピン偏極電流の通過によって行われる点を除き、動作上の特徴に関して上記したＭＴＪセルといくつかの共通点を持っている。このスピントランスファーデバイスでは、偏極していない伝導電子が、磁気モーメントが所定方向に固定されたピンド層としての第１の磁性層を通過し、その第１の磁性層に存在する偏極した束縛電子との量子力学上の交換相互作用によって選択的に偏極する。そのような偏極は、磁性層を通過する伝導電子と同様に、磁性層の表面で反射する伝導電子においても生じる。偏極プロセスの効率は、その磁性層に結晶構造に依存する。偏極した伝導電子の流れが、第１の磁性層の通過に続いて、磁化方向が固定されていない第２の磁性層（フリー層）を通過する際、偏極した伝導電子は第２の磁性層に存在する束縛電子にトルクを及ぼす。そのトルクが十分な大きさであれば、束縛電子の極性を変更し、その結果、第２の磁性層の磁気モーメントを反転させることができる。このようなトルクによって誘発された反転動作の物理的な説明は複雑で困難であり、スピン歳差運動（spin precession）の誘導、および第２の磁性層における特定の磁気ダンピング効果（Gilbert damping）に依存するものと考えられる。
【０００８】
フリー層の磁気モーメントがその磁化容易軸に沿って配向している場合、必要とされるトルクの大きさは最小となり、比較的容易に磁気モーメントの反転が行われる。磁気モーメントのスイッチングを実現するにあたり、それに必要とされるスピントランスファーデバイス自身を流れるスピン偏極電流の大きさは、ＭＴＪ素子に隣接する電流線を流す構成において必要とされる電流よりも小さくなる。最近の実験データでは、磁気モーメントの変換が、磁気励起（magnetic excitation）、およびそれに続く磁気モーメントの反転であることが裏付けられている。スピン偏極した直流電流からのスピントランスファーによって生成されるフリー層における磁化のネットトルクΓは、以下の式（１）で表されることが知られている（非特許文献１参照。）
【非特許文献１】J. C. Slonczewski, J. Magn. Mater. 159 (1996) LI, and J. Z. Sun, Phys. Rev. B., Vol. 62 (2000) 570)
【０００９】
Γ＝ｓ・ｎｍ×（ｎｓ×ｎｍ）  ……（１）
【００１０】
式（１）において、ｓは、スピン角運動量の堆積速度（spin-angular momentum deposition rate）であり、太字のｎｓは電流の初期スピン方向における単位ベクトルであり、太字のｎｍはフリー層の磁化方向における単位ベクトルである。太字のＸは、ベクトル積である。式（１）によれば、トルクは単位ベクトルｎｓと単位ベクトルｎｍとが直交する際に最大となる。
【００１１】
図８は、スピントランスファートルク（ＳＴＴ）を利用した従来のＭＲＡＭ（ＳＴＴ−ＭＴＪ−ＭＲＡＭ）セルの断面構成を表す概略図である。図８に示したように、ＭＴＪ素子１０００は、その上面がビット線１１００と接しており、下面が下部導体１３００と接している。下部導体１３００は、接続部１８０を介してＣＭＯＳトランジスタ１５００と電気的に接続されている。ＣＭＯＳトランジスタ１５００は、読み出し動作や書き込み動作の際にＭＴＪ素子１０００へ電流を供給するようになっている。
【００１２】
ＭＴＪ素子１０００は、下部電極１３００の上に、下地層１０１、反強磁性ピンニング層１０２、シンセティック反強磁性（ＳｙＡＦ）ピンド層１３４５、非磁性トンネルバリア層１０６、強磁性フリー層１０７、非磁性キャップ層１０８が順に積層された構造を有している。シンセティック反強磁性ピンド層１３４５は、下部導体１３００の側から第１強磁性層１０３、非磁性スペーサ層１０４、第２強磁性層１０５が順に積層されたものである。矢印１２０，１３０は、シンセティック反強磁性ピンド層１３４５の２つの強磁性層（第１強磁性層１０３および第２強磁性層１０５）における各々の磁化の向きを表している。磁化１２０と磁化１３０とは互いに逆方向の向きとなっている。矢印１４０は、強磁性フリー層１０７の磁化が互いに正反対の２方向をとりうることを表している。
【００１３】
図８に示したように、電流が下地層１０１から非磁性キャップ層１０８へ向かうように、すなわち矢印１５０の方向に流れる場合、スピントランスファートルクにより、強磁性フリー層１０７の磁化１４０は、リファレンスとなる第２強磁性層１０５の磁化１３０と反対方向を向くように配向する。この状態は、高抵抗状態である。
【００１４】
逆に、電流が非磁性キャップ層１０８から下地層１０１へ向かうように、すなわち矢印１６０の方向に流れる場合、強磁性フリー層１０７の磁化１４０は、リファレンスとなる第２強磁性層１０５の磁化１３０と同方向を向くように配向する。この状態は、低抵抗状態である。
【００１５】
なお、図８には、スピントランスファートルクを利用した単一のＭＴＪセルのみを示している。この明細書では、ピンド層、トンネルバリア層、およびフリー層を含む積層構造をＭＴＪ素子と呼ぶ。また、ＭＴＪ素子が書き込みおよび読み出しを許可する電気回路に組み込まれたものをＭＲＡＭセルと呼ぶ。そのような回路は、互いに交差するように配置され各ＭＴＪ素子へのアクセスを可能とするビット線およびワード線を含んでいる。さらに、その回路には、各ＭＴＪ素子へのスピン偏極電流の注入を許可するＣＭＯＳトランジスタが含まれている。ワード線は、ビット選択（すなわち、電流の通過によって磁化反転することとなる特定のセルの選択）を行い、トランジスタは、選択されたセルのＭＴＪ素子におけるフリー層のスイッチングに要する電流の供給を行う。また、読み出しの際には、ビット線とソース線との間にバイアス電圧を印加することによってセルの抵抗を測定し、回路（図示せず）によりその抵抗をリファレンスセルと比較する。
【００１６】
ところで、スピントランスファートルクを利用したスイッチングを行うのに要する臨界電流（critical current）Ｉｃは、ＭＴＪセルがサブミクロン寸法である場合、通常、数ミリアンペア程度である。対応する臨界電流密度Ｊｃ（＝Ｉｃ／Ａ，Ａは形成面積）は、１〜１０×１０7 （Ａ／ｃｍ2 ）である。より高い電流密度は、スピントランスファー効果を誘導するのに有利であるが、ＭＴＪ素子における（ＡｌＯｘやＭｇＯなどからなる）トンネルバリア層の絶縁破壊を招くおそれがある。
【００１７】
ＳＴＴ−ＭＴＪ−ＭＲＡＭセルと、２つの導線を流れる電流によって生ずる誘導磁界を利用したＭＲＡＭセル（以下、単にＭＲＡＭセルという。）との違いは、書き込み動作のメカニズムのみにあり、再生動作は共通である。スピントランスファー磁化機構は、９０ｎｍ以下のＭＴＪセルにおいて実行可能である。また、仮に、ゲート幅１００ｎｍにつき１００μＡを供給するＣＭＯＳトランジスタによって駆動する場合、臨界電流密度Ｊｃは、１０6 （Ａ／ｃｍ2 ）以下でなければならない。ＳＴＴ−ＲＡＭセルにとっては、ＭＲＡＭセルよりもトンネル磁気抵抗変化率が高い、超小型ＭＴＪセルであることが必要である。ＡｌＯｘからなるトンネルバリア層とＮｉＦｅからなるフリー層とを備えたＭＲＡＭでは、抵抗変化率は４０％以下である。最近の研究では、ＳＴＴ−ＲＡＭにおいて、２００％を超える抵抗変化率を示すものが報告されている（例えば非特許文献２参照）。そのＭＴＪ素子は、（００１）方向に配向した２つのＣｏＦｅ（もしくはＣｏＦｅＢ）層の間にＭｇＯからなるトンネルバリア層が設けられた積層構造を有するものである。さらに、抵抗変化率ｄＲ／Ｒ（＝ＴＭＲ比）をＲｐ（ＭＴＪ素子における、ピンド層の磁化とフリー層の磁化とが平行であるときの抵抗値の共分散）で除した読出マージン（ＴＭＲ比／Ｒｐ_cov）が、少なくとも１５、望ましくは２０であることが要求される。したがって、その製法が重要となる。
【非特許文献２】S.C. Oh et al., “Excellent scalability and switching characteristics in Spin-transfer torque MRAM” IEDM2006 288.1 and “Magnetic and electrical properties of magnetic tunnel junction with radical oxidized MgO barriers,” IEEE Trans. Magn. P 2642 (2006))
【００１８】
ＳＴＴ−ＲＡＭ技術では、Ｒｐは上記のように定義され、Ｒａｐは、フリー層の磁化とピンド層の磁化とが互いに反平行であるときのＭＴＪ素子の抵抗値を表す。ＴＭＲ比のばらつきや、セルの絶対的な抵抗は、ＭＲＡＭセルの動作上の精度にとってきわめて重要である。なぜなら、ＭＲＡＭセルの絶対値は、再生動作の際、リファレンスセルの抵抗を基準として比較されるからである。仮に、メモリ内のアクティブなデバイスの抵抗値が高い変動（高い共分散）を示すとすれば、リファレンスセルとの比較を行う際に信号エラーが生じる。読出マージン（ＴＭＲ比／Ｒｐ_cov）を向上させるには、Ｒｐ_covを少なくとも２０未満とすることが望ましい。
【００１９】
ＳＴＴ−ＲＡＭにおいてスピントランスファートルクを利用するためには、臨界電流Ｉｃを１桁以上減少させなければならない。固有の臨界電流密度Ｊｃは、Slonczewskiによって以下の式（２）で表されることが示されている（例えば非特許文献３参照）。
【非特許文献３】J. C. Slonczewski, J. Magn. Mater. 159 (1996) LI
【００２０】
Ｊｃ＝２・ｅ・α・Ｍｓ・ｔＦ ・（Ｈａ＋Ｈｋ＋２・π・Ｍｓ）／（ｈ・η）  ……（２）
（ｅは、電子電荷、αはギルバート減衰係数、Ｍｓはフリー層の飽和磁化、ｔＦはフリー層の膜厚、Ｈａは外部磁場、Ｈｋは異方性磁界、２・π・Ｍｓは減磁場、ｈはプランク定数、ηはスピン偏極率である。）
【００２１】
通常、減磁場は、外部磁場Ｈａや異方性磁界Ｈｋよりもきわめて大きい。よって、式（２）は、以下の式（３）のように表現できる。
【００２２】
Ｉｃ〜α・Ｍｓ・Ｖ／（ｈ・η）  ……（３）
（Ｖは磁気ボリュームであり、それは熱の安定性を示す関数（Ｋｕ・Ｖ／ｋｂ・Ｔ）に関連するものである。そして、それは熱的に誘導された変動に対する磁化の安定性を支配するものである。
【００２３】
また、従来、ＣｏＦｅＢ層＼（ＲＦスパッタによって形成されたＭｇＯ層）＼ＣｏＦｅＢ層を含む積層体と、マンガン白金合金（ＭｎＰｔ）からなるピンニング層とを含むＭＴＪ素子を備えた４キロビットのスピン−ＲＡＭアレイについても開示されている（例えば非特許文献４参照）。このＭＴＪ素子は、３５０℃で１０ｋＯｅの磁場を印加するアニール処理を経て作製される。ＭＴＪ素子の平面形状は、短径が１００ｎｍ、長径が１５０ｎｍの楕円であり、電子ビームリソグラフィによってパターニングされる。トンネルバリア層は（００１）の結晶面を有するＭｇＯからなり、１ｎｍ（＝１０Å）未満の厚みと、約２０Ω・μｍ2 の面積抵抗ＲＡとを有している。ＭＴＪ素子の本来のＴＭＲ比ｄＲ／Ｒは１６０％であるが、読み出し動作時には０．１Ｖのバイアス電圧を印加するため、実際には１００％程度である。１００ｎｓのパルス幅の電流を使うと、臨界電流密度Ｊｃは、およそ２．５×１０6 Ａ／ｃｍ2である。高抵抗状態および低抵抗状態における抵抗分布（Ｒｐ_cov）は、約４％である。ここでの読出マージン（ＴＭＲ比／Ｒｐ_cov）は２５である。これは、従来の４メガビット（Ｍｂｉｔ）のＭＴＪ−ＭＲＡＭ（ＣｏＦｅＢ＼ＡｌＯｘ＼ＮｉＦｅの積層構造を有する）とほぼ同等のレベルである。そのようなＭＴＪ−ＭＲＡＭは、０．３Ｖのバイアス電圧を印加した状態で２０−２５％のＭＲ比を示し、Ｒｐ_covは、約１％である。よって、読出マージン（ＴＭＲ比／Ｒｐ_cov）は２０を超える。
【非特許文献４】A novel nonvolatile memory with spin torque transfer magnetization switching: Spin RAM” 2005 IEDM, paper 19-1
【００２４】
S.C.Ohらにより、ＣｏＦｅＢ＼（ＲＦスパッタによって形成されたＭｇＯ層）＼ＣｏＦｅＢ層を含む積層体を作製する際、温度３６０℃，磁場１０ｋＯｅの条件でアニール処理することが示されている。ピンニング層としてＭｎＰｔ層を採用し、ＭｇＯ層の膜厚を１ｎｍ（＝１０Å）未満の厚みとし、面積抵抗ＲＡを約５０Ω・μｍ2としている。また、遠赤外線を用いたリソグラフィによってパターニングしている。ＭＴＪ素子の寸法は８０ｎｍ×１６０ｎｍであり、１０ｎｓのパルス幅の電流において、臨界電流密度Ｊｃは、およそ２．０×１０6 Ａ／ｃｍ2である。４００ｍＶのバイアス電圧を印加した状態でのＴＭＲ比は５８％であり、Ｒｐ_covが７．８％であるので、読出マージン（ＴＭＲ比／Ｒｐ_cov）は７．５である。
【００２５】
Hayakawaらは、「ＣｏＦｅＢ＼ＭｇＯ＼ＣｏＦｅＢ」の３層構造を含み、１０ｎｓのパルス幅における臨界電流密度が７．８，８．８×１０５，２．５×１０６であるＭＴＪ素子を、それぞれ２７０，３００，３５０℃でアニール処理することで作製することを開示している（非特許文献５参照）。ＭｇＯからなるトンネルバリア層は、厚みが０．８５ｎｍであり、面積抵抗ＲＡは１０Ω×μｍ2 である。また、このＭＴＪ素子は、ＩｒＭｎからなるピンニング層を有している。
【非特許文献５】Current -driven magnetization switching in CoFeB/MgO/CoFeB magnetic tunnel junctions, Japn. J. Appl. Phys. V 44, p. 1267 (2005)
【００２６】
また、Y.Huaiらは、以下の積層構造を有するデュアルスピンバルブ型のＳＴＴ−ＲＡＭセルを提案している（非特許文献６参照）。
Ｔａ＼ＭｎＰｔ＼ＣｏＦｅ＼Ｒｕ＼ＣｏＦｅＢ＼Ａｌ2 Ｏ3＼ＣｏＦｅＢ＼スペーサ＼ＣｏＦｅ＼ＭｎＰｔ＼Ｔａ
【非特許文献６】Spin transfer switching current reduction in magnetic tunnel junction based dual spin filter structures” Appl. Phys. Lett. V 87, p 222510 (2005))
【００２７】
また、本出願人は、以前、以下のＭＴＪ素子を提案している。なお、NOXは自然酸化処理を表している。
Ｔａ＼ＮｉＣｒ＼ＭｎＰｔ＼Ｃｏ75 Ｆｅ25＼Ｒｕ（0.75nm）＼Ｃｏ60 Ｆｅ20 Ｂ20 −Ｃｏ-75Ｆｅ25 ＼(NOX)ＭｇＯ（1.1nm）＼Ｃｏ60 Ｆｅ20 Ｂ20＼Ｔａ
ここでは、温度２６５℃、磁場１０ｋＯｅ（＝１０4 ×（２５０／π）Ａ／ｍ）、２時間の各条件でアニール処理をおこない、非晶質のＣｏ60 Ｆｅ20 Ｂ20 層を形成するようにしている。ピンニング層はＭｎＰｔからなる。面積抵抗ＲＡは１０Ω×μｍ2 未満であり、固有のｄＲ／Ｒは約１００％である。但し、０．１ｍＶのバイアス電圧を印加した状態での実際のｄＲ／Ｒは７０〜８０％程度である。１００ｎｍ×１５０ｎｍの形成面積である場合には、Ｒｐの共分散は７％程度であると推定されるが、十分なリードマージンが得られるとは言い難い。
【００２８】
また、ＣｏＦｅＢ膜に関しては、以下の非特許文献７，８に開示されている。
【非特許文献７】Study of the dynamic magnetic properties of soft CoFeB films”, J. Appl. Phys. V 100, 053903 (2006)
【非特許文献８】Magnetic damping in ferromagnetic thin film”, Japn. J. Appl. Phys. V 45, p3889 (2006)
【００２９】
なお、ＩｒＭｎからなる反強磁性層に関しては、以下の特許文献３〜９に記載がある。
【特許文献３】米国特許出願公開第２００７／００８６１２０号明細書
【特許文献４】米国特許出願公開第２００７／００７６４６９号明細書
【特許文献５】米国特許出願公開第２００６／０１０２２９６９号明細書
【特許文献６】米国特許第６９５８９２７号明細書
【特許文献７】米国特許第７１２６２０２号明細書
【特許文献８】米国特許第６９６７８６３号明細書
【特許文献９】米国特許出願公開第２００６／０１２８０３８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００３０】
上述したように、従来、各種のＳＴＴ−ＲＡＭの検討および開発がなされている。しかしながら、最近では、さらなる記録容量の向上と共に、高い動作安定性が求められるようになってきていることから、そのような要求に対応可能なＳＴＴ−ＭＴＪ−ＭＲＡＭの開発が急務である。
【００３１】
本発明はかかる問題に鑑みてなされたもので、その目的は、より低い臨界電流によってスピントルクトランスファー効果を利用した磁化反転を行うことのできるＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【００３２】
本発明の第２の目的は、固有の、および動作上の抵抗変化率の大きなＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【００３３】
本発明の第３の目的は、１０Ω×μｍ2未満の面積抵抗ＲＡを有するＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【００３４】
本発明の第４の目的は、標準的な１８０ｎｍのフォトリソグラフィを用いてパターニングされ、抵抗の共分散（Ｒｐ_cov）が５％未満であるＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【００３５】
本発明の第５の目的は、リードマージン（ＴＭＲ比／Ｒｐ_cov）が１５より大きく、特に、接合面積が１００ｎｍ×１５０ｎｍの場合に２０以上であるＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【００３６】
本発明の第６の目的は、ピンド層の磁化方向の角分散（angular dispersion）がより小さくなるように構成されたピンニング層とピンド層との積層構造を有するＭＴＪ素子を備えたＳＴＴ−ＭＴＪ−ＭＲＡＭ、およびその製造方法を提供することにある。
【課題を解決するための手段】
【００３７】
これらの目的は、非晶質のＣｏＦｅＢからなるフリー層よりも小さな減衰定数（ギルバート減衰定数α）を有するフリー層と、マグネシウム（Ｍｇ）のターゲットを用いたスパッタリングにより成膜されたマグネシウム層を自然酸化させて結晶化したトンネルバリア層と、フリー層を取り巻くと共にスピン偏極を非常に効率的なものとする結晶質の鉄（Ｆｅ）層と、マンガンイリジウム合金（ＭｎＩｒ）からなる反強磁性のピンニング層とを備えるＭＴＪ素子を採用することによって達成される。より、詳細には、以下の通りである。
【００３８】
本発明の第１のＳＴＴ−ＭＴＪ−ＭＲＡＭセルは、フリー層を含むＣＰＰ構造を有し、そのフリー層の磁化方向を回転させるためにトルクによる伝導電子のスピン角運動量の変換を利用するものであって、基体上に、以下の積層構造を有する磁気トンネル接合素子を備えたものである。この磁気トンネル接合素子は、ＭｎＩｒからなる反強磁性ピンニング層と、プラズマ処理によって形成された平滑面を有するシンセティック反強磁性ピンド層と、このシンセティック反強磁性ピンド層の平滑面と接し、スパッタリングにより形成されたマグネシウム層を自然酸化処理してなる結晶質のトンネルバリア層と、このトンネルバリア層の上に形成された強磁性フリー層と、強磁性フリー層の上に設けられたキャップ層とを含む。強磁性フリー層は強磁性の非晶質層と、強磁性の非晶質層とトンネルバリア層との間に設けられた強磁性の結晶質層とを有し、記磁気トンネル接合素子に対し、その積層方向にスピン変換された伝導電子が流れることで、シンセティック反強磁性ピンド層における磁化方向に対する強磁性フリー層の磁化方向が変化する。
【００３９】
本発明の第２のＳＴＴ−ＭＴＪ−ＭＲＡＭセルは、上記本発明の第１のＳＴＴ−ＭＴＪ−ＭＲＡＭセルにおける強磁性フリー層を、鉄リッチな鉄コバルト二元合金（ＦｅＣｏ）からなる第１の結晶質層と、鉄リッチな鉄ニッケル二元合金（ＦｅＮｉ）からなる第２の結晶質層との２層構造によって構成するようにしたものである。
【００４０】
本発明の第１のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法は、フリー層を含むＣＰＰ構造を有し、そのフリー層の磁化方向を回転させるためにトルクによる伝導電子のスピン角運動量の変換を利用するＳＴＴ−ＭＴＪ−ＭＲＡＭセルを製造する方法であって、以下の（Ａ）〜（Ｆ）の各工程を全て含むものである。
（Ａ）基体を用意する工程。
（Ｂ）基体の上に、ＭｎＩｒからなる反強磁性ピンニング層を形成する工程。
（Ｃ）反強磁性ピンニング層の上にシンセティック反強磁性ピンド層を形成したのち、その上面をプラズマ処理によって平坦化および平滑化する工程。
（Ｄ）シンセティック反強磁性ピンド層における平滑な上面と接するように、スパッタリングにより第１のマグネシウム層を形成したのち、第１のマグネシウム層を自然酸化処理することで結晶質の酸化マグネシウム層を含むトンネルバリア層を形成する工程。
（Ｅ）トンネルバリア層の上に、その結晶構造と整合する結晶構造を有する第１の強磁性層と、非晶質の第２の強磁性層と、結晶質の第３の強磁性層とを順に積層することで強磁性フリー層を形成する工程。
（Ｆ）強磁性フリー層の上に、キャップ層を形成する工程。
【００４１】
本発明の第２のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法は、上記本発明の第１のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法における（Ａ）〜（Ｆ）の工程のうち、（Ｅ）の工程を以下の（Ｇ）の工程に置き換えるようにしたものである。
（Ｇ）トンネルバリア層の上に、鉄リッチな鉄コバルト合金からなる第１の結晶質層と、鉄リッチな鉄ニッケル合金からなる第２の結晶質層とを順に積層することで強磁性フリー層を形成する工程。
【発明の効果】
【００４２】
本発明のＳＴＴ−ＭＴＪ−ＭＲＡＭセルおよびその製造方法によれば、磁気トンネル接合素子が、ＭｎＩｒからなる反強磁性ピンニング層と、プラズマ処理によって形成された平滑面を有するシンセティック反強磁性ピンド層と、マグネシウム層を自然酸化処理してなる結晶質のトンネルバリア層と、結晶質層および非晶質層を含む強磁性フリー層とを有するようにしたので、ギルバート減衰定数を減少させ、伝導電子に対しスピン偏極をより強く促すことができ、スピン偏極率を高めることができる。その結果、臨界電流密度が低減され、動作上の信頼性が向上する。さらに、ＴＭＲが向上する一方で抵抗のばらつきが小さくなるので、リードマージンを大きくすることができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
【００４４】
図１は、本発明における一実施の形態としての、スピントランスファートルク（ＳＴＴ）を利用したＭＲＡＭ（ＳＴＴ−ＭＴＪ−ＭＲＡＭ）セルの断面構成を表す概略図である。図１に示したように、ＳＴＴ−ＭＴＪ−ＭＲＡＭセルは、多層のＣＰＰ構造を有するＭＴＪ素子１０を備えている。ＭＴＪ素子１０は、その上面がビット線１００と接しており、下面が下部導体３００と接している。下部導体３００は、接続部８０を介してＣＭＯＳトランジスタ５００と電気的に接続されている。ＣＭＯＳトランジスタ５００は、読み出し動作や書き込み動作の際にＭＴＪ素子１０へ電流を供給するようになっている。ＣＭＯＳトランジスタ５００は、ビット線１００と交差するように延在するワード線２００にも接続されている。
【００４５】
ＭＴＪ素子１０は、下部電極３００の上に、下地層１、反強磁性のピンニング層２、シンセティック反強磁性（ＳｙＡＦ）ピンド層３４５、非磁性のトンネルバリア層６、強磁性のフリー層７、非磁性のキャップ層８が順に積層された構造を有している。ＳｙＡＦピンド層３４５は、下部導体３００の側から第２強磁性層３、非磁性スペーサ層４、第１強磁性層５が順に積層されたものである。矢印２０，３０は、ＳｙＡＦピンド層３４５の２つの強磁性層（第１強磁性層５および第２強磁性層３）における各々の磁化の向きを表している。磁化２０と磁化３０とは互いに逆方向の向きとなっている。また、矢印４０は、フリー層７の磁化が互いに正反対の２方向をとりうることを表している。
【００４６】
図１に示したように、電流が下地層１からキャップ層８へ向かうように、すなわち矢印５０の方向に流れる場合、スピントランスファートルクにより、フリー層７の磁化４０は、リファレンスとなる第１強磁性層５の磁化３０と反対方向を向くように配向する。この状態は、高抵抗状態である。
【００４７】
逆に、電流が非磁性キャップ層８から下地層１へ向かうように、すなわち矢印６０の方向に流れる場合、フリー層７の磁化４０は、リファレンスとなる第１強磁性層５の磁化３０と同方向を向くように配向する。この状態は、低抵抗状態である。
【００４８】
下地層１は、例えばニッケルクロム合金（ＮｉＣｒ）からなり、例えば５ｎｍ（５０Å）の厚みを有する。
【００４９】
ピンニング層２は、マンガンイリジウム合金（ＭｎＩｒ）からなり、例えば７ｎｍ（７０Å）の厚みを有する。
【００５０】
ＳｙＡＦピンド層３４５において、第２強磁性層３は、例えばコバルト鉄合金（Ｃｏ75 Ｆｅ25  ）からなり、２．３ｎｍ（２３Å）の厚みを有している。非磁性スペーサ層４は、例えばルテニウム（Ｒｕ）からなり、０．７５ｎｍ（７．５Å）の厚みを有する導電層である。さらに、第１強磁性層５は、１．５ｎｍの厚みを有するＣｏ60 Ｆｅ20 Ｂ20 層と、０．６ｎｍ以上０．７ｎｍ以下の厚みを有するＣｏ75 Ｆｅ25 層とがピンニング層２の側から順に積層された複合層である。第１強磁性層５および第２磁性層３は、非磁性スペーサ層４を介して互いに反平行の磁化を持つように交換結合している。第１強磁性層５の上面は、プラズマ処理によって形成された平滑面である。
【００５１】
トンネルバリア層６は、例えば結晶質の酸化マグネシウム（ＭｇＯ）によって構成されている。これは、１．２ｎｍ厚の結晶質のマグネシウム層をスパッタリングにより成膜したのち、自然酸化処理を経ることで結晶質を維持したままＭｇＯとなったものである。
【００５２】
フリー層７は、後出の図２（Ｃ）に示すように、強磁性の結晶質層と強磁性の非晶質層とを有するものであり、例えば、鉄からなる０．３ｎｍ厚の結晶質層７１と、Ｃｏ60 Ｆｅ20 Ｂ20 からなる２ｎｍ厚の非晶質層７２と、鉄からなる０．６ｎｍ厚の結晶質層７３との３層構造によって構成されている。それら結晶質層７１，７３の結晶面は、（００１）面であることが望ましい。あるいは、非晶質層７２を、Ｃｏ40 Ｆｅ40 Ｂ20を用いて例えば１．５ｎｍの厚みを有するように構成してもよい。また、フリー層７は、鉄からなる０．３ｎｍ厚の結晶質層と、Ｃｏ60 Ｆｅ20 Ｂ20からなる２ｎｍ厚の非晶質層との２層構造であってもよい。その場合においても、その結晶質層の結晶面は、（００１）面であることが望ましい。フリー層７における結晶質層は、電流のスピン偏極を向上させる働きを有する。一方、Ｃｏ60 Ｆｅ20 Ｂ20からなる非晶質層は、ギルバート減衰定数αを低く抑える働きを有する。
【００５３】
キャップ層８は、例えばタンタルなどの非磁性金属からなり、フリー層７を製造過程において保護するように機能する。キャップ層８は、例えば３ｎｍ（３０Å）の厚みを有する。
【００５４】
次に、以上のような構造のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの製造方法を説明する。
【００５５】
まず、ＣＭＯＳトランジスタ５００が設けられた基体にワード線２００、接続部８０、下部導体３００を形成した基板を作製し、この基板上に、以下のようにしてＭＴＪ素子１０を形成する。
【００５６】
具体的には、図２（Ａ）に示したように、シード層１、ピンニング層２、ＳｙＡＦピンド層３４５を順に積層したのち、第１磁性層５の表面にプラズマ５５を照射することによりプラズマ処理を行う。次に、図２（Ｂ）に示したように、プラズマ処理を行うことで平坦化および平滑化された第１磁性層５の上面５５５に酸化マグネシウム（ＭｇＯ）からなるトンネルバリア層６を形成する。なお、ピンニング層２としてＭｎＩｒを用いた場合、ＭｎＰｔを用いた場合よりもＳｙＡＦピンド層３４５の上面５５５の粗さが大きくなるので、プラズマ処理による上面５５５の平滑化および平坦化が重要となる。プラズマ処理としては、例えばアルゴンイオンによるミリングを２０Ｗの電力で行う。アルゴンイオンのエネルギーは、第１磁性層５の上面に必要以上の損傷を与えないようになるべく低く抑えることが重要である。
【００５７】
トンネルバリア層６を形成する際には、従来のように、ＭｇＯのターゲットを用いたスパッタリングを行い、非晶質のＭｇＯ層を直接形成するのではなく、マグネシウム（Ｍｇ）のターゲットを用いたスパッタリングにより一旦、結晶質のマグネシウム層（例えば０．８ｎｍ厚）を形成したのち、自然酸化を施すことにより結晶質を維持したままＭｇＯ層へ変化させる。これにより、ＭｇＯは、（００１）結晶面を有することとなる。従来の製法では、非晶質のＭｇＯ膜となってしまうので、（００１）結晶面を有するようにするには、３５０℃を超えるような温度でのアニール処理が必要となる。本実施の形態では、このようなアニール処理は不要となる。また、本実施の形態では、マグネシウム層を自然酸化処理することで得た結晶質のＭｇＯ層の上に、さらに他のマグネシウム層（例えば０．４ｎｍ）をスパッタリングにより形成することで、トンネルバリア層６全体の厚みを１．２ｎｍ（１２Å）としてもよい。
【００５８】
次に、図２（Ｃ）に示したように、フリー層７とキャップ層８とを順次積層することでＭＴＪ素子１０を完成させる。具体的には、鉄からなる結晶質層７１と、Ｃｏ60 Ｆｅ20 Ｂ20 またはＣｏ40 Ｆｅ40 Ｂ20 からなる非晶質層７２と、鉄からなる結晶質層７３と、タンタル（Ｔａ）などからなるキャップ層８とを順に積層する。このような３層構造のフリー層７における結晶質層７１，７３は、トンネルバリア層６と非晶質層７２との間、第１磁性層５とトンネルバリア層６との間、および非晶質層７２とキャップ層８との間の各々における電子偏極特性を向上させるものである。さらに、Ｃｏ60 Ｆｅ20 Ｂ20またはＣｏ40 Ｆｅ40 Ｂ20 からなる非晶質層７２を得るため、２５０℃以上２６５℃以下の温度下で、１０ｋＯｅ（＝１０4 ×（２５０／π）Ａ／ｍ）の磁場を印加しつつ１時間以上２時間以下の範囲でアニール処理を行う。
【００５９】
ＭＴＪ素子１０を作製したのち、キャップ層８の上面と接するようにビット線１００を設けることでＳＴＴ−ＭＴＪ−ＭＲＡＭセルが完成する。
【００６０】
このように本実施の形態では、ＭＴＪ素子１０が、ＭｎＩｒからなるピンニング層２と、ＳｙＡＦピンド層３４５と、マグネシウム層を自然酸化処理してなる結晶質のトンネルバリア層６と、結晶質層と非晶質層との積層構造を含むフリー層７とを有するようにしたので、ギルバート減衰定数を減少させ、伝導電子に対しスピン偏極をより強く促すことができる。その結果、臨界電流密度が低減され、動作上の信頼性が向上する。さらに、ＴＭＲが向上する一方で抵抗のばらつきが小さくなるので、リードマージンを大きくすることができる。
【００６１】
（変形例）
上記実施の形態では、フリー層７が、結晶質層と非晶質層とを含むようにしたが、本発明では、トンネルバリア層６の側から順に積層された鉄リッチな鉄コバルト二元合金（ＦｅＣｏ）からなる第１の結晶質層と、鉄リッチな鉄ニッケル二元合金（ＦｅＮｉ）からなる第２の結晶質層との２層構造によってフリー層７を構成するようにしてもよい。その場合、ＳｙＡＰピンド層３４５は、第２強磁性層３としてのＣｏ７５Ｆｅ２５層（例えば２．３ｎｍ厚）と、非磁性スペーサ層４としてのルテニウム（Ｒｕ）層（例えば０．７５ｎｍ厚）と、第１強磁性層５としての複合層（例えば０．６ｎｍの厚みを有するＣｏ60 Ｆｅ20 Ｂ20 層、および０．７ｎｍの厚みを有するＣｏ75 Ｆｅ25 層の２層構造）とを順に積層した構成とすることが望ましい。また、本変形例では、３００℃、より好ましくは３３０℃を超える温度下において全体をアニール処理することが望ましい。
【００６２】
本変形例では、結晶質層と非晶質層とを含むフリー層７を採用した上記実施の形態と比べ、ギルバート減衰定数αが小さくなる。そのうえ、３００℃を上回る程度の温度下でのアニールにより、抵抗変化率ｄＲ／Ｒが向上（例えば２００％）し、リードマージン（ＴＭＲ比／Ｒｐ_cov）がより大きく（例えば２５を超えるように）なる。
【実施例】
【００６３】
以下、本発明の実施例としていくつかの実験例（実験例１〜７）を示し、考察を加える。
【００６４】
本実験例では、上記実施の形態で記載した手順に従って、図１に示したＭＴＪ素子１０に対応するサンプルを作製し、特性評価を行った。実験例１〜７は、以下の共通の構造を有している。
【００６５】
「下地層１＼ピンニング層２＼第２強磁性層３；Ｃｏ75 Ｆｅ25 層（２．３ｎｍ厚）＼非磁性スペーサ層４；Ｒｕ層（０．７５ｎｍ厚）＼第１強磁性層５＼トンネルバリア層６；Ｍｇ層（０．８ｎｍ厚）−ＮＯＸ−Ｍｇ層（０．４ｎｍ厚）＼フリー層７＼キャップ層８；Ｔａ層（３ｎｍ厚）＼Ｒｕ層」
【００６６】
下地層１、ピンニング層２、第１強磁性層５およびフリー層７の各構成については、図３（Ａ）に示したように実験例ごとに異なっている。具体的には、実験例１，２では、下地層１が４．５ｎｍ厚のニッケルクロム合金（ＮｉＣｒ）からなり、ピンニング層２が１５ｎｍ厚のＭｎＰｔからなり、第１強磁性層５が１．５ｎｍ厚のＣｏ60 Ｆｅ20 Ｂ20 層と０．６ｎｍ厚もしくは０．７ｎｍ厚のＣｏ75 Ｆｅ25層との２層構造からなり、フリー層７が、Ｃｏ60 Ｆｅ20 Ｂ20 からなる２．５ｎｍ厚の単層の非晶質層（実験例１）もしくは鉄からなる０．３ｎｍ厚の結晶質層とＣｏ60 Ｆｅ20 Ｂ20 からなる２ｎｍ厚の非晶質層との２層構造（実験例２）となっている。一方、実験例３〜７では、下地層１が４．５ｎｍ厚のニッケルクロム合金（ＮｉＣｒ）層と２ｎｍ厚のルテニウム層との２層構造からなり、ピンニング層２が７ｎｍ厚のＭｎＩｒからなり、第１強磁性層５が１．５ｎｍ厚のＣｏ60 Ｆｅ20 Ｂ20 層と０．６〜０．７５ｎｍ厚のＣｏ75 Ｆｅ25層との２層構造からなり、フリー層７が、鉄からなる０．３ｎｍ厚の結晶質層とＣｏ60 Ｆｅ20 Ｂ20 からなる２ｎｍ厚の非晶質層との２層構造（実験例３〜６）もしくは鉄からなる０．３ｎｍ厚の結晶質層とＣｏ60 Ｆｅ20 Ｂ20 からなる１ｎｍ厚の非晶質層と鉄からなる０．６ｎｍ厚の結晶質層との３層構造（実験例７）となっている。
【００６７】
また、第１強磁性層５の上面のプラズマ処理については、実験例１，３では行わず、実験例２，４〜７において１２０秒から２４０秒の間でおこなった。また、トンネルバリア層６を形成する際の自然酸化処理（ＮＯＸ）については全て同条件とした。
【００６８】
図３（Ｂ）に、実験例１〜７のサンプルにおける面積抵抗ＲＡ、抵抗変化率ＭＲ、飽和磁束密度Ｂｓ、保磁力Ｈｃ、交換結合磁界Ｈｅ、異方性磁界Ｈｋの大きさを相対値で示す。
【００６９】
図３（Ｂ）に示したように、ＭｎＰｔからなるピンニング層２と、結晶質層を欠いたフリー層７とを有する実験例１に比べ、実験例３は、ピンニング層がＭｎＩｒからなり、フリー層は結晶質Ｆｅ層を含んで構成されているので、より高い抵抗変化率ＭＲを示している。これは、結晶質層における（００１）結晶面の存在に起因する結果と考えられる。
【００７０】
また、実験例２および実験例４〜７では、第１強磁性層５の上面をプラズマ処理するようにしたので、実施例１または実施例３とそれぞれ比較すると、交換結合磁界Ｈｅが小さくなり、抵抗変化率ＭＲが大きくなっている。
【００７１】
なお、１００ｎｍ×１５０ｎｍの形成面積を有するＭＴＪ素子（ＭｎＩｒ−ＭＴＪ）では、０．１Ｖのバイアス電圧を印加した状態で、抵抗変化率が約１００％である。リードマージン（ＴＭＲ／Ｒｐ_cov）が２０より大きくなるようにするには、Ｒｐ_covが５％未満である必要がある。ギルバート減衰定数αおよび飽和磁化Ｍｓを低く抑えるための非晶質Ｃｏ60 Ｆｅ20 Ｂ20層を得るためには、ＭＴＪ素子１０を２６５℃、１０ｋＯｅ、１〜２時間の条件でのアニール処理が必要である。ＭｎＰｔをピンニング層に用いた構造では、２８０℃、１０ｋＯｅで５時間に亘るアニール処理が必要であったが、ＭｎＩｒをピンニング層に採用することで温度を低く抑え、短時間で済むようになった。
【００７２】
図４（Ａ）は、ＭｎＰｔ−ＭＴＪのＢ−Ｈ曲線であり、図４（Ｂ）は、ＭｎＩｒ−ＭＴＪのＢ−Ｈ曲線である。符号５１，５２で示した閉ループ部分は、ピンニング層２におけるピンニング磁界の強度に起因するＳｙＡＦピンド層３４５のヒステリシスが現れたものと推察される。ＭｎＰｔからなるピンニング層２のピンニング磁界Ｈpin（MnPt）に対するＭｎIrからなるピンニング層２のピンニング磁界Ｈpin（MnIr）の比「Ｈpin（MnIr）／Ｈpin（MnPt）」は１．６である。このことから、抵抗の共分散［Ｒｐ_cov（MnPt）／Ｒｐ_cov（MnIr）］の比も１．６であると推定される。Ｒｐ_cov（MnPt）は７．５％であることはすでに明らかにされているので、Ｒｐ_cov（MnIr）は４．７％であると推定される。
【００７３】
図５は、非晶質のＣｏＦｅＢ層における硼素（Ｂ）の添加量と、ギルバート減衰定数αとの関係について示したものである。図５から、Ｃｏ60 Ｆｅ20 Ｂ20層のギルバート減衰定数αは０．０１である。また、図６は、Ｆｅ−Ｃｏ−Ｎｉ三元化合物におけるギルバート減衰定数αの変化を表す特性図である。図６に示したように、Ｆｅのギルバート減衰定数αは１．９×１０−３である。よって、「鉄からなる結晶質層（０．３ｎｍ厚）＼Ｃｏ60 Ｆｅ20 Ｂ20からなる非晶質層（２ｎｍ厚）＼鉄からなる結晶質層（０．６ｎｍ厚）」の３層構造からなるフリー層７におけるギルバート減衰定数αは、６×１０−３と算出される。Ｃｏ60 Ｆｅ20 Ｂ20からなる非晶質層と接するように鉄からなる結晶質層を設けることで、非晶質層単独の場合よりも低いギルバート減衰定数αが得られる。よって、磁気モーメントの反転を行うための臨界電流を低減することができる。
【００７４】
さらに、より小さなギルバート減衰定数αは、フリー層を「鉄からなる結晶質層（０．３ｎｍ厚）＼Ｃｏ40 Ｆｅ40 Ｂ20からなる非晶質層（１．５ｎｍ厚）＼鉄からなる結晶質層（０．６ｎｍ厚）」とすることで得られる。Ｃｏ40 Ｆｅ40 Ｂ20からなる非晶質層のギルバート減衰定数αが３．８×１０−３であるからである。
【００７５】
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施の形態におけるＳＴＴ−ＭＴＪ−ＭＲＡＭセルの概略構成を表す断面図である。
【図２】図１に示したＳＴＴ−ＭＴＪ−ＭＲＡＭセルを製造する方法におけるいくつかの工程を表す断面図である。
【図３】本発明の実験例としてのサンプルにおける構造および特性値を表す説明図である。
【図４】本発明の実験例としてのＭｎＰｔ−ＭＴＪおよびＭｎＩｒ−ＭＴＪにおけるＢ−Ｈ曲線を表す特性図である。
【図５】非晶質のＣｏＦｅＢ層における硼素（Ｂ）の添加量と、ギルバート減衰定数αとの関係について示した特性図である。
【図６】Ｆｅ−Ｃｏ−Ｎｉ三元化合物におけるギルバート減衰定数αの変化を表す特性図である。
【図７】従来のＭＲＡＭセルの概略構成を表す俯瞰図である。
【図８】従来のＳＴＴ−ＭＴＪ−ＭＲＡＭセルの概略構成を表す断面図である。
【符号の説明】
【００７７】
１０…ＭＴＪ素子、１００…ビット線、２００…ワード線、３００…下部導体、５００…ＣＭＯＳトランジスタ、１…下地層、２…ピンニング層、３４５…シンセティック反強磁性（ＳｙＡＦ）ピンド層、３…第２強磁性層、４…非磁性スペーサ層、５…第１強磁性層、６…トンネルバリア層、７…フリー層、８…キャップ層。
【図１】
0005279384.tif 000002
【図２】
0005279384.tif 000003
【図３】
0005279384.tif 000004
【図４】
0005279384.tif 000005
【図５】
0005279384.tif 000006
【図６】
0005279384.tif 000007
【図７】
0005279384.tif 000008
【図８】
0005279384.tif 000009