(57)【特許請求の範囲】
【請求項１】
電流が入力される第１導通電極と、前記第１導通電極に結合された制御電極と、固定電圧源に結合された第２導通電極とを有する第１のトランジスタと、
第１導通電極と、前記固定電圧源に結合された第２導通電極と、前記第１のトランジスタの制御電極に結合された制御電極とを有する第２のトランジスタと、
前記第２のトランジスタの制御電極に結合され、前記第２のトランジスタの出力を前記第２のトランジスタの制御電極に帰還するための帰還抵抗と、
前記第１のトランジスタの相互コンダクタンスを制御することにより、前記第１のトランジスタの第１導通電極から前記第２のトランジスタの制御電極および前記帰還抵抗へ流れる電流と、前記第１のトランジスタの第１導通電極から第２導通電極へ流れる電流との比率である分流比を制御するための可変抵抗素子とを備える増幅器。
【請求項２】
前記可変抵抗素子は、前記第１のトランジスタの第２導通電極と前記固定電圧源との間に接続されている請求項１に記載の増幅器。
【請求項３】
前記可変抵抗素子は、前記第１のトランジスタの第２導通電極に結合された第１導通電極と、前記固定電圧源に結合された第２導通電極とを有する第３のトランジスタであり、
前記増幅器は、さらに、
前記第２のトランジスタの第２導通電極に結合された第１導通電極と、前記固定電圧源に結合された第２導通電極とを有する第４のトランジスタを備える請求項２に記載の増幅器。
【請求項４】
前記第１のトランジスタのサイズおよび前記第２のトランジスタのサイズの比と、前記第３のトランジスタのサイズおよび前記第４のトランジスタのサイズの比とが略等しい請求項３に記載の増幅器。
【請求項５】
前記可変抵抗素子は、前記第１のトランジスタの制御電極と、前記第１のトランジスタの第１導通電極および前記第２のトランジスタの制御電極の接続点との間に接続されている請求項１に記載の増幅器。
【請求項６】
前記第１のトランジスタおよび前記第２のトランジスタは同じ構造であり、
前記増幅器は、さらに、
前記第２のトランジスタの第１導通電極に結合され、前記帰還抵抗と同じ材料で形成された抵抗を備える請求項１から５のいずれかに記載の増幅器。
【請求項７】
前記増幅器は、さらに、
前記第１のトランジスタの第１導通電極から前記第２のトランジスタの制御電極および前記帰還抵抗へ流れる電流を減じて前記分流比を変える場合に前記第１のトランジスタの第１導通電極に定電流を供給する電流源を備える請求項１から６のいずれかに記載の増幅器。
【請求項８】
前記増幅器は、前記第１のトランジスタおよび前記可変抵抗素子の組を複数備え、各前記第１のトランジスタの第１導通電極および制御電極が前記第２のトランジスタの制御電極に共通に結合されている請求項１から７のいずれかに記載の増幅器。
【請求項９】
前記増幅器は、さらに、
前記第２のトランジスタの出力に基づいて、前記可変抵抗素子の抵抗値を３段階以上に制御する制御回路を備える請求項１から８のいずれかに記載の増幅器。
【請求項１０】
前記第１のトランジスタの第１導通電極には、受動的光ネットワークにおいて用いられる受光素子からの電流が入力される請求項１から９のいずれかに記載の増幅器。
【請求項１１】
光ファイバを備えた受動的光ネットワークにおいて用いられる光モジュールであって、
前記光ファイバと光学的に結合された受光素子と、
前記受光素子に結合されて、前記受光素子からの電流が入力される第１導通電極と、前記第１導通電極に結合された制御電極と、固定電圧源に結合された第２導通電極とを有する第１のトランジスタと、
第１導通電極と、前記固定電圧源に結合された第２導通電極と、前記第１のトランジスタの制御電極に結合された制御電極とを有する第２のトランジスタと、
前記第２のトランジスタの制御電極に結合され、前記第２のトランジスタの出力を前記第２のトランジスタの制御電極に帰還するための帰還抵抗と、
前記第１のトランジスタの相互コンダクタンスを制御することにより、前記第１のトランジスタの第１導通電極から前記第２のトランジスタの制御電極および前記帰還抵抗へ流れる電流と、前記第１のトランジスタの第１導通電極から第２導通電極へ流れる電流との比率を制御するための可変抵抗素子と、
前記可変抵抗素子の抵抗値を制御するための制御信号を受ける端子とを備える光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器および光モジュールに関し、特に、ゲイン制御を行なう増幅器および光モジュールに関する。
【背景技術】
【０００２】
光ファイバを用いた公衆回線網において１ギガビット／秒の通信速度を実現するＧＥ−ＰＯＮ（Giga Bit Passive Optical Network）では、宅側装置からの光信号を受光素子で検出し、この受光素子の出力する検出電流を増幅するためのＴＩＡ（トランスインピーダンスアンプ）すなわち前置増幅器が局側装置に設けられる。
【０００３】
従来の前置増幅器として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、光入力により変化するアバランシェフォトダイオードの出力電流をプリアンプを介して出力電圧として出力し、ＡＧＣ（Automatic Gain Control）回路によりこの出力電圧を制御する光受信回路において、プリアンプの出力電圧の飽和を検出する飽和電圧検出回路と、飽和電圧検出回路の出力に応答してアバランシェフォトダイオードの出力電流を分流する分流回路とを備える。
【０００４】
また、特許文献２には、以下のような構成が開示されている。すなわち、受光素子からの電流信号を増幅する光受信前置増幅器において、電流信号の大きさに応じて第１の制御信号により利得位相特性を可変する帰還増幅回路と、帰還増幅回路の出力を基準電圧と比較し第１の制御信号を帰還増幅回路に出力する大入力制御回路とを備える。帰還増幅回路が、電流信号を増幅する増幅器と、増幅器の出力をバッファリングするバッファ回路と、増幅器の利得を切り替える帰還用の第１の抵抗および第２の抵抗と、増幅器の位相補償を行なう位相補償コンデンサと、利得および位相補償の切り替え動作を行なう第１のスイッチ素子および第２のスイッチ素子とから構成されている。
【０００５】
また、特許文献３には、以下のような構成が開示されている。すなわち、バースト信号が入力される反転増幅回路と、反転増幅回路の入力ノードと出力ノードとの間に配置される第１帰還回路と、第１帰還回路と並列に配置される第２帰還回路と、反転増幅回路の出力に基づいてバースト信号の継続期間を判定し、バースト信号のオフ時期を示す第１信号を出力するバースト区間判定部と、反転増幅回路の出力に基づいてバースト信号の振幅を判定し、振幅が所定の閾値を超えたことを示す第２信号を出力する利得切替信号生成部とを備える。第２帰還回路は、位相補償用コンデンサと、第１信号と第２信号とに基づいて開閉が制御されるスイッチとを含み、スイッチの開閉によって利得が制御される。
【特許文献１】特開昭６３−１５１２０５号公報
【特許文献２】特開平９−８５６３号公報
【特許文献３】特開２００６−１０１２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の前置増幅器は、出力電圧の飽和を飽和電圧検出回路で検出し、飽和電圧検出回路の出力に応じてアバランシェフォトダイオードの出力電流を分流することにより、アバランシェフォトダイオードからプリアンプ（増幅回路）への電流を所定量減らす構成である。しかしながら、このような構成では分流量の調整が困難である。すなわち、分流量を小さく設定しすぎると光入力信号のレベルが比較的大きい場合にプリアンプの飽和が防げず、前置増幅器のダイナミックレンジが狭くなるという問題点がある。その一方で、分流量を大きく設定しすぎると、Ｓ／Ｎ（Signal to Noise）比が劣化するという問題点がある。
【０００７】
特許文献１の実施例では、反転増幅を行なう前置増幅器の出力電圧と基準電圧Ｖｒｅｆとを比較し、前置増幅器への入力電流信号のレベルが大きい場合には、前置増幅器の出力電圧が基準電圧Ｖｒｅｆを下回り、アバランシェフォトダイオードの出力電流が分流される。基準電圧Ｖｒｅｆの設定は難しく、基準電圧Ｖｒｅｆを小さく設定しすぎると分流量が小さくなり、前置増幅器のダイナミックレンジが狭くなる。その一方で、前置増幅器への入力電流信号の論理ハイレベルの区間のみアバランシェフォトダイオードの出力電流が分流されるため、基準電圧Ｖｒｅｆを大きく設定しすぎると分流量が大きくなり、Ｓ／Ｎ比が劣化する。
【０００８】
図１３は、特許文献２および３に記載の前置増幅器の構成を概略的に示す図である。
図１３を参照して、特許文献２および３に記載の前置増幅器は、帰還抵抗ＲＦの抵抗値を切り替えることにより利得を変更する構成である。
【０００９】
増幅回路５１の利得をＡとし、帰還抵抗ＲＦの抵抗値をＲＦとし、受光素子ＰＤの寄生容量等の入力容量をＣｉｎとすると、この前置増幅器のＤＣ利得ＺＴおよび−３ｄＢ帯域ｆ−３ｄＢは、以下の式で表わされる。
【００１０】
【数１】
0005320841.tif 000002
【００１１】
これらの式では、説明を簡単にするために増幅回路５１の周波数特性を無視している、すなわち利得Ａを固定値としている。しかしながら、帰還抵抗ＲＦによって形成される帰還ループの帯域よりも増幅回路５１の帯域が小さくなると、位相余裕が低下して帰還ループが不安定になる。ここで、増幅回路５１が１次の特性を持つ場合（Ａ（ｓ）＝Ａ／（１＋ｓ））、増幅回路５１には帰還ループの√２倍程度の帯域が必要になる。高利得かつ広帯域の前置増幅器を設計するためには、位相余裕を満足する範囲で増幅回路５１の利得Ａを大きくする必要がある。
【００１２】
図１３に示す前置増幅器において、光入力信号レベルが大きい場合に帰還抵抗値が小さくなるように切り替えると、ＤＣ利得ＺＴが小さくなるとともに帰還ループの帯域が大きくなる。そうすると、増幅回路５１の帯域が不足し、位相余裕が低下してしまう。
【００１３】
このような問題点を解決するためには、予め位相余裕を大きめに確保する、すなわち増幅回路５１の帯域を広めに設計する必要がある。しかしながら、トランジスタの（利得×帯域）は一定であり、帯域を広くすると利得は小さくなることから、高周波用の前置増幅器ではこのような方法は適していない。
【００１４】
また、特許文献２に記載の前置増幅器のように、位相補償コンデンサで帯域を制御することにより、帰還ループの帯域が大きくならないようにする方法では、パラメータ調整が難しく、製造ばらつきおよび温度変動の影響を受けやすい。
【００１５】
それゆえに、本発明の目的は、ダイナミックレンジを広げ、かつ広帯域の信号を安定して増幅することが可能な増幅器および光モジュールを提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、この発明のある局面に係わる増幅器は、電流が入力される第１導通電極と、第１導通電極に結合された制御電極と、固定電圧源に結合された第２導通電極とを有する第１のトランジスタと、第１導通電極と、固定電圧源に結合された第２導通電極と、第１のトランジスタの制御電極に結合された制御電極とを有する第２のトランジスタと、第２のトランジスタの制御電極に結合され、第２のトランジスタの出力を第２のトランジスタの制御電極に帰還するための帰還抵抗と、第１のトランジスタの第１導通電極から第２のトランジスタの制御電極および帰還抵抗へ流れる電流と、第１のトランジスタの第１導通電極から第２導通電極へ流れる電流との比率を制御するための可変抵抗素子とを備える。
【００１７】
好ましくは、可変抵抗素子は、第１のトランジスタの第２導通電極と固定電圧源との間に接続されている。
【００１８】
より好ましくは、可変抵抗素子は、第１のトランジスタの第２導通電極に結合された第１導通電極と、固定電圧源に結合された第２導通電極とを有する第３のトランジスタであり、増幅器は、さらに、第２のトランジスタの第２導通電極に結合された第１導通電極と、固定電圧源に結合された第２導通電極とを有する第４のトランジスタを備える。
【００１９】
より好ましくは、第１のトランジスタのサイズおよび第２のトランジスタのサイズの比と、第３のトランジスタのサイズおよび第４のトランジスタのサイズの比とが略等しい。
【００２０】
好ましくは、可変抵抗素子は、第１のトランジスタの制御電極と第１のトランジスタの第１導通電極および第２のトランジスタの制御電極との間に接続されている。
【００２１】
好ましくは、第１のトランジスタおよび第２のトランジスタは同じ構造であり、増幅器は、さらに、第２のトランジスタの第１導通電極に結合され、帰還抵抗と同じ材料で形成された抵抗を備える。
【００２２】
好ましくは、増幅器は、さらに、第１のトランジスタの第１導通電極に定電流を供給する電流源を備える。
【００２３】
好ましくは、増幅器は、第１のトランジスタおよび可変抵抗素子の組を複数備え、各第１のトランジスタの第１導通電極および制御電極が第２のトランジスタの制御電極に共通に結合されている。
【００２４】
好ましくは、増幅器は、さらに、第２のトランジスタの出力に基づいて、可変抵抗素子の抵抗値を３段階以上に制御する制御回路を備える。
【００２５】
好ましくは、第１のトランジスタの第１導通電極には、受動的光ネットワークにおいて用いられる受光素子からの電流が入力される。
【００２６】
上記課題を解決するために、この発明のある局面に係わる光モジュールは、光ファイバを備えた受動的光ネットワークにおいて用いられる光モジュールであって、光ファイバと光学的に結合された受光素子と、受光素子に結合された第１導通電極と、第１導通電極に結合された制御電極と、固定電圧源に結合された第２導通電極とを有する第１のトランジスタと、第１導通電極と、固定電圧源に結合された第２導通電極と、第１のトランジスタの制御電極に結合された制御電極とを有する第２のトランジスタと、第２のトランジスタの制御電極に結合され、第２のトランジスタの出力を第２のトランジスタの制御電極に帰還するための帰還抵抗と、第１のトランジスタの第１導通電極から第２のトランジスタの制御電極および帰還抵抗へ流れる電流と、第１のトランジスタの第１導通電極から第２導通電極へ流れる電流との比率を制御するための可変抵抗素子と、可変抵抗素子の抵抗値を制御するための制御信号を受ける端子とを備える。
【発明の効果】
【００２７】
本発明によれば、ダイナミックレンジを広げ、広帯域の信号を安定して増幅することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２９】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る光ネットワークの構成を示す図である。
【００３０】
図１を参照して、光ネットワーク５０１は、たとえばＧＥ−ＰＯＮであり、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと、局側装置４０２と、スプリッタＳＰ１，ＳＰ２とを備える。宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと局側装置４０２とは、スプリッタＳＰ１およびＳＰ２ならびに光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。宅側装置４０１Ｄと局側装置４０２とは、スプリッタＳＰ２および光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。
【００３１】
図２は、本発明の第１の実施の形態に係る局側装置の構成を示す図である。
図２を参照して、局側装置４０２は、光モジュール３０１と、ＰＯＮ受信部３０２と、ＰＯＮ送信部３０３と、通信制御部３０４と、上位ネットワーク受信部３０５と、上位ネットワーク送信部３０６とを備える。光モジュール３０１は、光受信部５１と、光送信部５２と、合分波部５３と、端子Ｔ１〜Ｔ３とを含む。光受信部５１は、レンズ２０１と、受光素子ＰＤと、前置増幅器１０１とを含む。光送信部５２は、レンズ２０２と、発光素子２０３とを含む。ＰＯＮ受信部３０２は、後置増幅器５４と、クロック／データ再生部５５とを含む。
【００３２】
上位ネットワーク５０２からのフレームは上位ネットワーク受信部３０５により受信され、通信制御部３０４へ送られる。通信制御部３０４は、ＰＯＮ送信部３０３を介して光モジュール３０１の端子Ｔ３へフレームを出力する。光モジュール３０１の光送信部５２において、発光素子２０３は、ＰＯＮ送信部３０３から受けた電気信号であるフレームを光信号に変換し、レンズ２０２および合分波部５３を介して宅側装置へ送信する。
【００３３】
一方、宅側装置から局側装置へ送信された光信号は、合分波部５３を介して光受信部５１により受信される。光受信部５１において、受光素子ＰＤは、合分波部５３およびレンズ２０１を介して光ファイバＯＰＴＦと光学的に結合されている。受光素子ＰＤは、光ファイバＯＰＴＦから受けた光量に応じた電気信号を出力する。前置増幅器１０１は、受光素子ＰＤから受けた電気信号を増幅し、端子Ｔ１を介してＰＯＮ受信部３０２へ出力する。
【００３４】
ＰＯＮ受信部３０２において、後置増幅器５４は、前置増幅器１０１から受けた電気信号を増幅してクロック／データ再生部５５へ出力する。クロック／データ再生部５５は、後置増幅器５４から受けた電気信号に基づいて、クロックおよびデータを再生する。
【００３５】
通信制御部３０４は、クロック／データ再生部５５から受けたデータを復号化し、データフレームおよび制御フレームを復元する。通信制御部３０４は、復元したこれらのフレームに基づいて、上位ネットワーク送信部３０６を介して上位ネットワーク５０２へフレームを送信する。また、通信制御部３０４は、各宅側装置が送信した光信号が時間的に競合しないように、宅側装置からのバースト信号の開始タイミングおよび終了タイミング等を管理し、バースト信号を送信してもよい期間を示すウインドウを制御フレームとして宅側装置に通知する。宅側装置は、割り当てられたウインドウにおいてバースト信号を送信してくるため、通信制御部３０４は、管理しているタイミングに基づいてバースト信号の開始時または終了時にリセット信号ＲＳＴを端子Ｔ２を介して前置増幅器１０１へ出力する。
【００３６】
図３は、本発明の第１の実施の形態に係る前置増幅器の構成を示す回路図である。
図３を参照して、前置増幅器１０１は、利得制御回路１と、反転増幅回路２と、差動変換回路３と、出力バッファ回路４と、ＮＰＮトランジスタＮ１と、ＮチャネルＭＯＳトランジスタＭ１，Ｍ１１と、コンデンサＣ１と、インバータＩＮＶとを備える。反転増幅回路２は、ＮＰＮトランジスタＮ０，ＮＦと、帰還抵抗ＲＦと、抵抗ＲＬと、電流源ＩＳ１とを含む。
【００３７】
ＮＰＮトランジスタＮ１は、受光素子ＰＤのアノードに接続されたコレクタおよびベースと、ＮチャネルＭＯＳトランジスタＭ１のドレインおよびコンデンサＣ１の第１端に接続されたエミッタとを有する。
【００３８】
ＮチャネルＭＯＳトランジスタＭ１は、利得制御回路１からのゲイン切り替え信号ＧＳＷを受けるゲートと、接地電圧源ＰＳ２およびコンデンサＣ１の第２端に接続されたソースとを有する。
【００３９】
ＮチャネルＭＯＳトランジスタＭ１１は、インバータＩＮＶの出力に接続されたゲートと、固定電圧源ＰＳ４に接続されたドレインと、コンデンサＣ１の第１端に接続されたソースとを有する。
【００４０】
ＮＰＮトランジスタＮ０は、ＮＰＮトランジスタＮ１のベースおよび帰還抵抗ＲＦの第１端に接続されたベースと、抵抗ＲＬの第１端およびＮＰＮトランジスタＮＦのベースに接続されたコレクタと、接地電圧源ＰＳ２に接続されたエミッタとを有する。ＮＰＮトランジスタＮＦは、固定電圧源ＰＳ３および抵抗ＲＬの第２端に接続されたコレクタと、帰還抵抗ＲＦの第２端および電流源ＩＳ１の第１端に接続されたエミッタとを有する。
【００４１】
電流源ＩＳ１の第２端が接地電圧源ＰＳ２に接続されている。受光素子ＰＤのカソードが固定電圧源ＰＳ１に接続されている。
【００４２】
差動変換回路３は、反転増幅回路２の出力電圧ＶＡＭＰすなわちＮＰＮトランジスタＮＦのエミッタ電圧を差動信号に変換し、出力バッファ回路４を介して出力信号ＶＯＵＴとして端子Ｔ１へ出力する。
【００４３】
帰還抵抗ＲＦは、出力電圧ＶＡＭＰすなわちＮＰＮトランジスタＮ０の出力を、ＮＰＮトランジスタＮ０のベースに帰還するために設けられている。
【００４４】
ＮチャネルＭＯＳトランジスタＭ１は、受光素子ＰＤからＮＰＮトランジスタＮ０および帰還抵抗ＲＦへ流れる電流と、受光素子ＰＤからＮＰＮトランジスタＮ１のコレクタおよびエミッタを介して接地電圧源ＰＳ２へ流れる電流との比率を制御するために設けられている。
【００４５】
図４は、本発明の第１の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【００４６】
利得制御回路１は、出力電圧ＶＡＭＰに基づいてゲイン切り替え信号ＧＳＷを生成して出力する。より詳細には、利得制御回路１は、バースト信号である光入力信号の先頭において、論理ローレベルのゲイン切替信号ＧＳＷを出力して光入力信号の受信を開始する。その後、光入力信号の複数ビット分の期間における、出力電圧ＶＡＭＰのレベルの平均値を算出する。そして、利得制御回路１は、反転増幅回路２の出力電圧ＶＡＭＰの平均値が所定値未満すなわち光入力信号のレベルが大きい場合には、論理ハイレベルのゲイン切り替え信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオンする。そうすると、ＮＰＮトランジスタＮ１のエミッタ電位が下がり、ＮＰＮトランジスタＮ１がオンする。これにより、ＮＰＮトランジスタＮ１およびＮチャネルＭＯＳトランジスタＭ１を通してバイパス電流ｉｂｐｓが受光素子ＰＤから接地電圧源ＰＳ２へ流れる。すなわち、受光素子ＰＤからの検出電流ｉｐｄが反転増幅回路２への入力電流ｉｉｎとバイパス電流ｉｂｐｓとに分流される。このとき、ＮＰＮトランジスタＮ０およびＮ１のエミッタがそれぞれ接地電圧源ＰＳ２に結合されていることから、ＮＰＮトランジスタＮ０およびＮ１はカレントミラー回路のような動作を行ない、バイパス電流ｉｂｐｓに対応する電流がＮＰＮトランジスタＮ０のコレクタからエミッタへ流れる。なお、本発明において、「結合している」とは、各回路要素同士が直接接続されている状態に限らず、各回路要素間に他の回路要素が接続されている場合も含む。
【００４７】
一方、利得制御回路１は、出力電圧ＶＡＭＰの平均値が所定値以上すなわち光入力信号のレベルが小さい場合には、論理ローレベルのゲイン切り替え信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオフする。そうすると、ＮＰＮトランジスタＮ１のエミッタ電位が上がり、ＮＰＮトランジスタＮ１がオフする。これにより、受光素子ＰＤからの検出電流ｉｐｄは分流されず、入力電流ｉｉｎとして反転増幅回路２へ流れる。
【００４８】
なお、利得制御回路１は、出力電圧ＶＡＭＰのレベルの平均値の代わりに、バースト信号である光入力信号の先頭において、光入力信号の複数ビット分の期間における出力電圧ＶＡＭＰのボトム値を検出し、このボトム値に基づいてゲイン切り替え信号ＧＳＷの論理レベルを決定する構成であってもよい。
【００４９】
インバータＩＮＶは、利得制御回路１から受けたゲイン切り替え信号ＧＳＷの論理レベルを反転してＮチャネルＭＯＳトランジスタＭ１１のゲートへ出力する。
【００５０】
利得制御回路１は、バースト信号ごとに通信制御部３０４からリセット信号ＲＳＴを受けて、ＮチャネルＭＯＳトランジスタＭ１１をオンする。これにより、固定電圧源ＰＳ４からコンデンサＣ１に電荷が注入されるため、ＮＰＮトランジスタＮ１のエミッタ電位を迅速に上昇させることができる。ここで、固定電圧源ＰＳ４の出力電圧は、ＮＰＮトランジスタＮ１のベース・エミッタ間電圧より大きい電圧であればよい。ただし、ＮチャネルＭＯＳトランジスタＭ１をオフからオンにした場合において、コンデンサＣ１から電荷を引き抜く時間を短縮するためには、固定電圧源ＰＳ４の出力電圧は、ＮＰＮトランジスタＮ１のベース・エミッタ間電圧に近い電圧であることが好ましい。
【００５１】
また、利得制御回路１は、バースト信号ごとに通信制御部３０４からリセット信号ＲＳＴを受けて、出力電圧ＶＡＭＰの平均値をクリアする。バースト信号の光強度は、宅側装置ごとに大きく異なる場合がある。バースト信号ごとに出力電圧ＶＡＭＰの平均値をクリアすることにより、過去に受信したバースト信号の影響を受けることなく、新たに受信するバースト信号に対して、出力電圧ＶＡＭＰのレベルを精度良く検出して、ゲイン切り替え信号ＧＳＷを生成することができる。
【００５２】
なお、利得制御回路１は、通信制御部３０４からリセット信号ＲＳＴを受ける構成に限らず、バースト信号の開始または終了を自ら検出し、ゲイン切り替え信号ＧＳＷの論理レベルを初期値に戻す構成であってもよい。また、局側装置４０２がバースト信号ではなく連続信号を受信する場合には、リセット信号ＲＳＴは存在しなくてもよい。
【００５３】
ここで、ＮＰＮトランジスタＮ０の相互コンダクタンスをｇｍ０とし、反転増幅回路２の利得をＡとし、帰還抵抗ＲＦの抵抗値をＲＦとし、抵抗ＲＬの抵抗値をＲＬとする。前置増幅器１０１の入力ノードすなわち受光素子ＰＤとＮＰＮトランジスタＮ１との接続ノードから見た帰還抵抗ＲＦのＡＣ的なインピーダンスＺＲＦは、以下の式で表わされる。
【００５４】
【数２】
0005320841.tif 000003
【００５５】
また、ＮＰＮトランジスタＮ０のベース電流をｉｂ０とし、ベース電圧をｖｂ０とし、電流利得をｈｆｅ０とする。前置増幅器１０１の入力ノードから見たＮＰＮトランジスタＮ０のＡＣ的なインピーダンスＺ０は、以下の式で表わされる。
【００５６】
【数３】
0005320841.tif 000004
【００５７】
ここで、一般的にｈｆｅ０＞＞（ＲＦ／ＲＬ）であることから、式（１）および式（２）を比較した場合、帰還形ＴＩＡである前置増幅器１０１の入力インピーダンスは式（１）で近似できる。
【００５８】
次に、ＮＰＮトランジスタＮ１のベース電流をｉｂ１とし、ベース電圧をｖｂ１とし、相互コンダクタンスをｇｍ１とし、真性エミッタ抵抗をｒｅ１とし、電流利得をｈｆｅ１とする。前置増幅器１０１の入力ノードから見たバイパス電流ｉｂｐｓの経路のＡＣ的なインピーダンスＺ１は、以下の式で表わされる。
【００５９】
【数４】
0005320841.tif 000005
【００６０】
ＮチャネルＭＯＳトランジスタＭ１がオフしている場合、受光素子ＰＤからの検出電流ｉｐｄはすべて入力電流ｉｉｎとなる。一方、ＮチャネルＭＯＳトランジスタＭ１がオンしている場合、検出電流ｉｐｄは式（１）で表わされるインピーダンスＺＲＦと式（３）で表わされるインピーダンスＺ１との比率に基づいて、以下の式（４）のように入力電流ｉｉｎとバイパス電流ｉｂｐｓとに分流される。
【００６１】
【数５】
0005320841.tif 000006
【００６２】
ここで、ＮＰＮトランジスタＮ０およびＮ１のベース・エミッタ間電圧は等しく、ＮＰＮトランジスタＮ１およびＮＰＮトランジスタＮ０の動作点は等しい。また、ＮＰＮトランジスタＮ０およびＮ１は同じ構造のトランジスタである。これにより、ｇｍ１／ｇｍ０はＮＰＮトランジスタＮ０およびＮ１のサイズ比で決まる値となり、製造ばらつきおよび温度変動に対して安定した値となる。
【００６３】
なお、本発明において、「トランジスタのサイズ」とはトランジスタの相互コンダクタンスを決める構造上のサイズを意味する。たとえば、ＮＰＮトランジスタではエミッタ幅×エミッタ長であり、ＮチャネルＭＯＳトランジスタではゲート幅／ゲート長である。また、複数のトランジスタを並列に接続する場合には、サイズは並列接続された各トランジスタのサイズの和となる。
【００６４】
同様に、帰還抵抗ＲＦおよび抵抗ＲＬをたとえばポリ抵抗および金属抵抗等の同種のデバイスで製造する、すなわち同じ材料で形成することにより、ＲＦ／ＲＬは製造ばらつきおよび温度変動に対して安定した値となる。
【００６５】
また、一般的にＲＦ／ＲＬ＞１であるため、ＮＰＮトランジスタＮ０と同程度のサイズのＮＰＮトランジスタＮ１によって入力電流ｉｉｎを効果的に抑制することができる。
【００６６】
たとえば、帰還抵抗ＲＦの抵抗値を１０００Ωとし、抵抗ＲＬの抵抗値を２００Ωとし、ＮＰＮトランジスタＮ０およびＮ１のサイズを等しくする、すなわちｇｍ１／ｇｍ０＝１とした場合、入力電流ｉｉｎとバイパス電流ｉｂｐｓとの比は以下のようになる。
【００６７】
【数６】
0005320841.tif 000007
【００６８】
このように、ＮチャネルＭＯＳトランジスタＭ１をオンすることにより、ＮチャネルＭＯＳトランジスタＭ１がオフしている場合と比べて入力電流ｉｉｎを１／６に抑えることができるため、前置増幅器１０１の強入力耐性を６倍に高めることができる。
【００６９】
ＮチャネルＭＯＳトランジスタＭ１がオフしている場合の前置増幅器１０１の利得ＺＴは、以下の式で表わされる。
【００７０】
【数７】
0005320841.tif 000008
【００７１】
また、ＮチャネルＭＯＳトランジスタＭ１がオンしている場合の前置増幅器１０１の利得ＺＴは、以下の式で表わされる。
【００７２】
【数８】
0005320841.tif 000009
【００７３】
このように、本発明の第１の実施の形態に係る前置増幅器では、出力電圧ＶＡＭＰに基づいて、受光素子ＰＤからの検出電流ｉｐｄの分流比率すなわち入力電流ｉｉｎとバイパス電流ｉｂｐｓとの比を制御する。このような構成により、バイパス電流ｉｂｐｓが検出電流ｉｐｄに対する比率で決まり、強入力のときはバイパス電流ｉｂｐｓの量を多くし、弱入力のときはバイパス電流ｉｂｐｓの量を少なくすることができる。これにより、反転増幅回路２が飽和して前置増幅器１０１のダイナミックレンジが狭くなることを防ぐことができ、かつＳ／Ｎ比の劣化を防ぐことができる。また、検出電流ｉｐｄの分流比率は、抵抗の比率とトランジスタの相互コンダクタンスの比率とで決まる製造ばらつきおよび温度変動に対して安定した値であり、パラメータ調整が容易である。
【００７４】
また、本発明の第１の実施の形態に係る前置増幅器では、出力信号ＶＯＵＴを監視し、光入力信号のレベルが大きい場合には、ＮチャネルＭＯＳトランジスタＭ１をオンする。これにより、受光素子ＰＤからの検出電流ｉｐｄの一部をバイパス電流ｉｂｐｓとしてグランドにバイパスし、反転増幅回路２への入力電流ｉｉｎを小さくすることで、前置増幅器１０１の利得を見かけ上小さくする。このような構成により、帰還抵抗の抵抗値を切り替える必要がなくなるため、利得切り替え前後で帰還ループの特性に変更を生じさせず、位相余裕の制御を不要にすることができる。
【００７５】
また、高周波用のＴＩＡでは、高速動作を実現するために、低周波用のＴＩＡと比べて入力インピーダンスすなわち帰還抵抗の抵抗値が小さく設定される。このため、図３に示す前置増幅器１０１で考えた場合、バイパス電流ｉｂｐｓの経路の抵抗成分を低減する、すなわちＮチャネルＭＯＳトランジスタＭ１のオン抵抗を小さくする必要がある。しかしながら、ＮチャネルＭＯＳトランジスタＭ１のオン抵抗は製造ばらつきおよび温度変動が大きいために制御しにくいパラメータであり、このオン抵抗を無視できる程度に小さくするためには、ＮチャネルＭＯＳトランジスタＭ１のサイズを大きくする必要がある。このとき、前置増幅器の入力ノードにおける寄生容量が大きくなると、高周波動作が困難になってしまう。
【００７６】
しかしながら、本発明の第１の実施の形態に係る前置増幅器では、ＮチャネルＭＯＳトランジスタＭ１は、ＮＰＮトランジスタＮ１のエミッタと接地電圧源ＰＳ２との間に接続されている。これにより、ＮＰＮトランジスタＮ１はエミッタ接地状態で動作するため、ＮチャネルＭＯＳトランジスタＭ１の寄生容量は前置増幅器の入力ノードからは見えない。また、ＮチャネルＭＯＳトランジスタＭ１の寄生容量が大きくなるほど、ＮＰＮトランジスタＮ１のエミッタは高周波領域において強く接地される。すなわち、ＮチャネルＭＯＳトランジスタＭ１のオン抵抗を小さくするとともに、高周波領域におけるＮＰＮトランジスタＮ１の動作を安定化することができる。
【００７７】
また、ＮＰＮトランジスタＮ０のベース・エミッタ間容量をＣｂｅ０とし、ベース・コレクタ間容量をＣｂｃ０とすると、入力ノードからはＣｂｅ０＋（１＋Ａ）×Ｃｂｃ０の容量が見える。ただし、（１＋Ａ）はミラー効果によるものである。これに対して、入力ノードから見たＮＰＮトランジスタＮ１の容量はベース・エミッタ間容量Ｃｂｅ１のみを考慮すればよい。したがって、前置増幅器１０１の入力容量に対するＮＰＮトランジスタＮ１の影響を抑えることができる。
【００７８】
また、特許文献１に記載の前置増幅器では、光入力信号の１ビットごとにアバランシェフォトダイオードの出力電流を分流するか否かを切り替える構成である。このため、高速な制御ループが必要となることから、広帯域化を図ることが困難である。
【００７９】
しかしながら、本発明の第１の実施の形態に係る前置増幅器では、利得制御回路１は、バースト信号の先頭において、光入力信号の複数ビット分の期間における、出力電圧ＶＡＭＰのレベルの平均値を算出する。そして、利得制御回路１は、出力電圧ＶＡＭＰの平均値に基づいて、ゲイン切り替え信号ＧＳＷを生成する。その後のバースト信号区間においては、ゲイン切り替え信号ＧＳＷを固定しておけばよく、制御ループは動作しない。このような構成により、高速な制御ループが不要となることから、容易に広帯域化を図ることができる。
【００８０】
なお、ＮＰＮトランジスタＮ０およびＮ１は、バイポーラトランジスタ以外のトランジスタであってもよく、たとえばＮチャネルＭＯＳトランジスタに置き換えることが可能である。また、コンデンサＣ１は、ＮチャネルＭＯＳトランジスタＭ１の寄生容量が十分にある場合は、設けなくてもよい。
【００８１】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００８２】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べて回路のマッチングを改善した前置増幅器に関する。
【００８３】
図５は、本発明の第２の実施の形態に係る前置増幅器の構成を示す図である。図６は、本発明の第２の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ０およびＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【００８４】
図５を参照して、前置増幅器１０２は、本発明の第１の実施の形態に係る前置増幅器と比べて、さらに、ＮチャネルＭＯＳトランジスタＭ０と、コンデンサＣ０とを備える。
【００８５】
ＮチャネルＭＯＳトランジスタＭ０は、ＮＰＮトランジスタＮ０のエミッタおよびコンデンサＣ０の第１端に接続されたドレインと、接地電圧源ＰＳ２およびコンデンサＣ０の第２端に接続されたソースと、ゲートとを有する。
【００８６】
ＮチャネルＭＯＳトランジスタＭ０のゲートには、ＮチャネルＭＯＳトランジスタＭ０をオンするための電圧が常に供給される。
【００８７】
また、ＮチャネルＭＯＳトランジスタＭ０のサイズ：ＮチャネルＭＯＳトランジスタＭ１のサイズ＝ＮＰＮトランジスタＮ０のサイズ：ＮＰＮトランジスタＮ１のサイズとなるようにこれらのトランジスタのサイズが設定される。
【００８８】
本発明の第１の実施の形態に係る前置増幅器では、ＮチャネルＭＯＳトランジスタＭ１のサイズを大きくすることで、そのオン抵抗をある程度小さくすることができるが、ＮチャネルＭＯＳトランジスタＭ１の小さいオン抵抗により、ＮＰＮトランジスタＮ０のエミッタとＮＰＮトランジスタＮ１のエミッタとの間に電位差が生ずる。
【００８９】
しかしながら、本発明の第２の実施の形態に係る前置増幅器では、ＮチャネルＭＯＳトランジスタＭ０をＮＰＮトランジスタＮ０のエミッタとグランドとの間に挿入することにより、回路のマッチングが改善される。これにより、ＮＰＮトランジスタＮ０のエミッタとＮＰＮトランジスタＮ１のエミッタとの電位差を小さくすることができ、ＮチャネルＭＯＳトランジスタＭ０のオン抵抗のばらつきに起因する特性変動を抑えることができる。
【００９０】
その他の構成および動作は第１の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【００９１】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００９２】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べて利得切り替え用のトランジスタの配置を変更した前置増幅器に関する。
【００９３】
図７は、本発明の第３の実施の形態に係る前置増幅器の構成を示す図である。図８は、本発明の第３の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【００９４】
図７を参照して、利得切り替え用のＮチャネルＭＯＳトランジスタＭ１が、ＮＰＮトランジスタＮ１のベースノードに配置されている。すなわち、ＮチャネルＭＯＳトランジスタＭ１は、ＮＰＮトランジスタＮ１のベースに接続されたソースと、ＮＰＮトランジスタＮ１のコレクタ、ＮＰＮトランジスタＮ０のベースおよび帰還抵抗ＲＦの第１端に接続されたドレインと、利得制御回路１からのゲイン切り替え信号ＧＳＷを受けるゲートとを有する。
【００９５】
また、ＮチャネルＭＯＳトランジスタＭ１１は、ＮチャネルＭＯＳトランジスタＭ１のソースおよびＮＰＮトランジスタＮ１のベースに接続されたドレインと、接地電圧源ＰＳ２に接続されたソースとを有する。
【００９６】
利得制御回路１は、光入力信号の複数ビット分の期間における、反転増幅回路２の出力電圧ＶＡＭＰのレベルの平均値を算出する。そして、利得制御回路１は、出力電圧ＶＡＭＰの平均値が所定値未満である場合には、論理ハイレベルのゲイン切り替え信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオンする。そうすると、ＮＰＮトランジスタＮ１のベース電位が上がり、ＮＰＮトランジスタＮ１がオンする。これにより、ＮＰＮトランジスタＮ１を通してバイパス電流ｉｂｐｓが受光素子ＰＤから接地電圧源ＰＳ２へ流れる。すなわち、受光素子ＰＤからの検出電流ｉｐｄが反転増幅回路２への入力電流ｉｉｎとバイパス電流ｉｂｐｓとに分流される。このとき、ＮＰＮトランジスタＮ０およびＮ１はカレントミラー回路に近い動作を行ない、バイパス電流ｉｂｐｓに対応する電流がＮＰＮトランジスタＮ０のコレクタからエミッタへ流れる。
【００９７】
一方、利得制御回路１は、出力電圧ＶＡＭＰの平均値が所定値以上である場合には、論理ローレベルのゲイン切り替え信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオフし、かつＮチャネルＭＯＳトランジスタＭ１１をオンする。そうすると、ＮＰＮトランジスタＮ１のベース電位が接地電位となり、ＮＰＮトランジスタＮ１がオフする。これにより、受光素子ＰＤからの検出電流ｉｐｄは分流されず、入力電流ｉｉｎとして反転増幅回路２へ流れる。
【００９８】
なお、利得制御回路１は、出力電圧ＶＡＭＰのレベルの平均値の代わりに、バースト信号である光入力信号の先頭において、光入力信号の複数ビット分の期間における出力電圧ＶＡＭＰのボトム値を検出し、このボトム値に基づいてゲイン切り替え信号ＧＳＷの論理レベルを決定する構成であってもよい。
【００９９】
ＮチャネルＭＯＳトランジスタＭ１のオン抵抗をＲＯＮ１とすると、前置増幅器１０３の入力ノードから見たバイパス経路のインピーダンスＺ１は、以下の式で表わされる。
【０１００】
【数９】
0005320841.tif 000010
【０１０１】
ＮＰＮトランジスタＮ１のベースノードは高周波ラインであり、寄生容量に敏感である。このため、ＮチャネルＭＯＳトランジスタＭ１のサイズを大きくすることは困難である。
【０１０２】
しかしながら、式（８）から、オン抵抗ＲＯＮ１は１／（ｈｆｅ１＋１）となり、一般にｈｆｅ１＞１００である。このため、ＮチャネルＭＯＳトランジスタＭ１のサイズが比較的小さく、オン抵抗ＲＯＮ１が大きい場合でも、１／ｇｍ１＞＞ＲＯＮ１／（１＋ｈｆｅ１）となることから、Ｚ１〜１／ｇｍ１と近似することができる。すなわち、式（８）を式（３）に近似できるため、本発明の第１の実施の形態に係る前置増幅器に近い効果を奏することができる。
【０１０３】
ここで、ＮチャネルＭＯＳトランジスタＭ１がオフしている場合、ＮチャネルＭＯＳトランジスタＭ１１は前置増幅器１０３の信号ラインすなわち検出電流ｉｐｄの経路から分離されるため、ＮチャネルＭＯＳトランジスタＭ１１の寄生容量は前置増幅器１０３の特性に影響しない。
【０１０４】
また、ＮチャネルＭＯＳトランジスタＭ１がオンしている場合、ＮチャネルＭＯＳトランジスタＭ１１の寄生容量は前置増幅器１０３の信号ラインに影響する。しかしながら、ＮチャネルＭＯＳトランジスタＭ１１は小さいサイズのものを使用することができるため、この影響を最小限に抑えることができる。さらに、ＮチャネルＭＯＳトランジスタＭ１がオンする場合には、光入力信号のレベルが大きいことから、前置増幅器１０３の帯域がＮチャネルＭＯＳトランジスタＭ１１の寄生容量によって小さくなったとしても、前置増幅器１０３の特性に与える影響は小さい。
【０１０５】
その他の構成および動作は第１の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【０１０６】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【０１０７】
＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べてＤＣバイアス電流を増強した前置増幅器に関する。
【０１０８】
図９は、本発明の第４の実施の形態に係る前置増幅器の構成を示す図である。
図９を参照して、前置増幅器１０４は、本発明の第１の実施の形態に係る前置増幅器と比べて、さらに、電流源ＩＳ２を備える。
【０１０９】
電流源ＩＳ２は、固定電圧源ＰＳ５と、ＮＰＮトランジスタＮ１のコレクタとの間に接続されている。
【０１１０】
電流源ＩＳ２は、論理ハイレベルのゲイン切り替え信号ＧＳＷを受けて、ＮＰＮトランジスタＮ１のコレクタに定電流Ｉｄｃを供給する。
【０１１１】
前置増幅器１０１〜１０３におけるＮＰＮトランジスタＮ１は、オン状態においてＤＣバイアス電流Ｉｂｉａｓを必要とする。このＤＣバイアス電流Ｉｂｉａｓは、検出電流ｉｐｄおよび反転増幅回路２によってまかなわれる。
【０１１２】
ここで、検出電流ｉｐｄが大きい場合には、ＮチャネルＭＯＳトランジスタＭ１をオン状態として前置増幅器の利得を低い方に切り替えると、検出電流ｉｐｄによってＮＰＮトランジスタＮ１のＤＣバイアス電流をまかなうことができる。
【０１１３】
一方、検出電流ｉｐｄが小さい場合において、ＮチャネルＭＯＳトランジスタＭ１をオン状態として前置増幅器の利得を低い方に切り替えると、検出電流ｉｐｄから十分なＤＣバイアス電流を確保することができず、反転増幅回路２が不足分を供給しようとする。このとき、反転増幅回路２に十分な電流供給能力がないと、前置増幅器の入力ノードの電位が下がり、前置増幅器の出力ノードすなわちＮＰＮトランジスタＮＦのエミッタ電位が上がる。これにより、ＮＰＮトランジスタＮ０のベース・エミッタ間電圧およびＮＰＮトランジスタＮＦのベース・エミッタ間電圧が低下するため、前置増幅器の動作速度が低下してしまう場合がある。
【０１１４】
しかしながら、本発明の第４の実施の形態に係る前置増幅器では、ＮチャネルＭＯＳトランジスタＭ１をオン状態として前置増幅器の利得を低い方に切り替える場合には、電流源ＩＳ２からＮＰＮトランジスタＮ１のコレクタに定電流Ｉｄｃを供給する。このような構成により、検出電流ｉｐｄを分流する場合でも、十分なＤＣバイアス電流を確保することができる。
【０１１５】
その他の構成および動作は第１の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【０１１６】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【０１１７】
＜第５の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べて多段階の利得切り替えを可能とした前置増幅器に関する。
【０１１８】
図１０は、本発明の第５の実施の形態に係る前置増幅器の構成を示す図である。
図１０を参照して、前置増幅器１０５は、利得制御回路１の代わりに利得制御回路１１を備え、かつ本発明の第１の実施の形態に係る前置増幅器と同様のＮチャネルＭＯＳトランジスタＭ１およびコンデンサＣ１の組を複数備える。すなわち、前置増幅器１０５は、利得制御回路１１と、反転増幅回路２と、ＮＰＮトランジスタＮ１〜Ｎｎと、ＮチャネルＭＯＳトランジスタＭ１〜Ｍｎと、コンデンサＣ１〜Ｃｎとを備える。
【０１１９】
ＮＰＮトランジスタＮ１〜Ｎｎのコレクタが受光素子ＰＤのアノードに共通に接続され、ベースがＮＰＮトランジスタＮ０のベースおよび帰還抵抗ＲＦの第１端に共通に接続され、エミッタがＮチャネルＭＯＳトランジスタＭ１〜ＭｎおよびコンデンサＣ１〜Ｃｎのうち、対応のＮチャネルＭＯＳトランジスタのドレインおよび対応のコンデンサの第１端に接続されている。
【０１２０】
前置増幅器１０５では、複数のバイパス経路が設けられ、多段階の利得切替が可能である。
【０１２１】
すなわち、利得制御回路１１は、出力電圧ＶＡＭＰに基づいてゲイン切り替え信号ＧＳＷ１〜ＧＳＷｎを生成し、ＮチャネルＭＯＳトランジスタＭ１〜Ｍｎのゲートへそれぞれ出力する。ＮチャネルＭＯＳトランジスタＭ１〜Ｍｎは、オン状態のとき、それぞれバイパス電流ｉｂｐｓ１〜ｉｂｐｓｎを流す。ＮチャネルＭＯＳトランジスタＭ１〜Ｍｎの中からオン状態とする１または複数のＮチャネルＭＯＳトランジスタを選択することにより、多段階の利得切替が可能となる。また、並列接続された複数の帰還抵抗を設けることで多段階の利得切替を行なう構成と比べて、ＮＰＮトランジスタＮ１〜Ｎｎのサイズを調整することにより、容易に利得を調整することができる。
【０１２２】
なお、前置増幅器１０５は、本発明の第２の実施の形態に係る前置増幅器と同様のマッチング用ＮチャネルＭＯＳトランジスタＭ０をＮチャネルＭＯＳトランジスタＭ１〜Ｍｎに対応して複数備える構成であってもよい。また、本発明の第３の実施の形態に係る前置増幅器と同様に、ＤＣバイアス電流を供給する電流源ＩＳ２を備える構成であってもよい。
【０１２３】
その他の構成および動作は第１の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【０１２４】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【０１２５】
＜第６の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べてバイパス経路の抵抗値を連続的に変化させることを可能とした前置増幅器に関する。
【０１２６】
図１１は、本発明の第６の実施の形態に係る前置増幅器の構成を示す図である。図１２は、本発明の第６の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンしている状態を示す回路図である。
【０１２７】
図１１を参照して、前置増幅器１０６は、本発明の第１の実施の形態に係る前置増幅器と比べて、利得制御回路１の代わりに利得制御回路１２を備える。利得制御回路１２は、利得制御回路１と異なり、リセット信号ＲＳＴを受けない。また、前置増幅器１０６は、本発明の第１の実施の形態に係る前置増幅器と比べて、ＮチャネルＭＯＳトランジスタＭ１１およびインバータＩＮＶを備えない。
【０１２８】
利得制御回路１２は、出力電圧ＶＡＭＰの平均値に基づいてゲイン制御信号ＧＣＮＴを生成し、ＮチャネルＭＯＳトランジスタＭ１のゲートおよびＮチャネルＭＯＳトランジスタＭ１１のゲートへ出力する。より詳細には、利得制御回路１２は、出力電圧ＶＡＭＰに基づいて、ゲイン制御信号ＧＣＮＴの電圧値を連続的にすなわち３段階以上に制御することにより、ＮチャネルＭＯＳトランジスタＭ１のオン抵抗を連続的に制御する。すなわち、図１２に示すように、ＮチャネルＭＯＳトランジスタＭ１は、可変抵抗として機能する。
【０１２９】
これにより、ＮＰＮトランジスタＮ１のエミッタ電位すなわちベース・エミッタ間電圧を連続的に制御できるため、相互コンダクタンスｇｍ１を連続的に制御することができる。
【０１３０】
ここで、前置増幅器１０１〜１０５では、利得を切り替えると、出力ノードのＤＣ電位が変化する。これに起因して、通信信号受信中の利得切替時に受信エラーが生じる場合は、前置増幅器１０１〜１０５は連続信号が送受信される通信システムには好適ではない。一方、受動的ネットワークの局側装置のように、光入力信号がバースト信号であり、かつ、宅側装置ごとに光入力信号のパワーが異なりうる場合には好適である。バースト信号ごとにバースト信号の受信開始時に利得を決定して固定できるため、通信信号受信中に利得が切り替わることがなく、受信エラーが発生しない。したがって、前置増幅器１０１〜１０５を、リセット信号ＲＳＴを受けるための端子Ｔ２を備えた光モジュール３０１に搭載することで、ダイナミックレンジを広げ、かつ広帯域の信号を安定して増幅することが可能なＰＯＮに適した光モジュールを得ることができる。
【０１３１】
一方、本発明の第６の実施の形態に係る前置増幅器では、ＮチャネルＭＯＳトランジスタＭ１が完全にオンしている状態では、本発明の第１の実施の形態に係る前置増幅器と同様の増幅特性となる。しかしながら、ＮチャネルＭＯＳトランジスタＭ１のゲート電圧値すなわちゲイン制御信号ＧＣＮＴのレベルを連続的に制御することにより、前置増幅器１０６の利得を連続的に変化させることができる。これにより、連続信号を良好に受信することができる。また、出力ノードのレベルをモニタして、光入力信号のレベルに応じてゲイン制御信号ＧＣＮＴすなわちＮチャネルＭＯＳトランジスタＭ１のゲート電圧を制御するフィードバックループを構成することで、ＮチャネルＭＯＳトランジスタＭ１の特性のばらつきに対応することができる。フィードバックループは、特許文献１に記載の構成のように光入力信号の１ビットごとに応答する必要はなく、たとえば、光入力信号の複数ビット分の期間における、出力電圧ＶＡＭＰのレベルの平均値に応答すればよい。このため、広帯域化を図ることが容易である。
【０１３２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態に係る光ネットワークの構成を示す図である。
【図２】本発明の第１の実施の形態に係る局側装置の構成を示す図である。
【図３】本発明の第１の実施の形態に係る前置増幅器の構成を示す回路図である。
【図４】本発明の第１の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【図５】本発明の第２の実施の形態に係る前置増幅器の構成を示す図である。
【図６】本発明の第２の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ０およびＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【図７】本発明の第３の実施の形態に係る前置増幅器の構成を示す図である。
【図８】本発明の第３の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。
【図９】本発明の第４の実施の形態に係る前置増幅器の構成を示す図である。
【図１０】本発明の第５の実施の形態に係る前置増幅器の構成を示す図である。
【図１１】本発明の第６の実施の形態に係る前置増幅器の構成を示す図である。
【図１２】本発明の第６の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンしている状態を示す回路図である。
【図１３】特許文献２および３に記載の前置増幅器の構成を概略的に示す図である。
【符号の説明】
【０１３４】
１，１１，１２  利得制御回路、２  反転増幅回路、５１  増幅回路、３  差動変換回路、４  出力バッファ回路、５１  光受信部、５２  光送信部、５３  合分波部、５４  後置増幅器、５５  クロック／データ再生部、１０１〜１０６  前置増幅器、２０１  レンズ、２０２  レンズ、２０３  発光素子、３０１  光モジュール、３０２  ＰＯＮ受信部、３０３  ＰＯＮ送信部、３０４  通信制御部、３０５  上位ネットワーク受信部、３０６  上位ネットワーク送信部、４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄ  宅側装置、４０２  局側装置、５０１  光ネットワーク、５０２  上位ネットワーク、ＳＰ１，ＳＰ２  スプリッタ、Ｔ１〜Ｔ３  端子、ＰＤ  受光素子、Ｎ０，Ｎ１〜Ｎｎ，ＮＦ  ＮＰＮトランジスタ、Ｍ０，Ｍ１〜Ｍｎ，Ｍ１１  ＮチャネルＭＯＳトランジスタ、Ｃ０，Ｃ１〜Ｃｎ  コンデンサ、ＩＮＶ  インバータ、ＲＦ  帰還抵抗、ＲＬ  抵抗、ＩＳ１，ＩＳ２  電流源。
【図１】
0005320841.tif 000011
【図２】
0005320841.tif 000012
【図３】
0005320841.tif 000013
【図４】
0005320841.tif 000014
【図５】
0005320841.tif 000015
【図６】
0005320841.tif 000016
【図７】
0005320841.tif 000017
【図８】
0005320841.tif 000018
【図９】
0005320841.tif 000019
【図１０】
0005320841.tif 000020
【図１１】
0005320841.tif 000021
【図１２】
0005320841.tif 000022
【図１３】
0005320841.tif 000023