(57)【特許請求の範囲】
【請求項１】
基板上に、複数の画素がマトリクス状に配置された表示領域と、
前記表示領域の外側の額縁領域に、前記画素を駆動する配線に接続される実装端子が設けられ、
前記画素を駆動する駆動回路チップが、前記基板上の前記実装端子に直接実装された表示装置において、
前記駆動回路チップの出力側の前記実装端子は、複数列の千鳥配置であり、
前記実装端子のそれぞれに対応して配置される検査端子は、前記実装端子の千鳥配置とは、前記実装端子列方向に対して逆方向の千鳥配置であり、かつ、
前記実装端子および前記検査端子は、前記駆動回路チップ下に配置されており、
前記複数列の千鳥配置の一列に属する前記配線の前記実装端子と前記検査端子との間隔が、隣接する他の列との前記実装端子同士の間隔、および、隣接する他の列との前記検査端子同士の間隔よりも小さく、
前記複数列の千鳥配置の一列に属する前記配線の前記実装端子と前記検査端子が、一体化された端子であり、
前記一体化された端子の領域に、前記実装端子と前記検査端子の境界の目印を設けたことを特徴とする表示装置。
【請求項２】
前記一体化された端子の前記配線方向の長さは、他の列に属する前記配線の前記検査端子の前記配線方向の長さ以上であり、かつ、他の列に属する前記配線の前記実装端子と前記検査端子の前記配線方向の長さの和以下であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項３】
前記一体化された端子の前記配線方向の長さは、他の列に属する前記配線の前記検査端子の前記配線方向の長さと同一であることを特徴とする請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するもので、特に、表示領域を構成する画素を駆動する駆動回路チップが、直接、アレイ基板上に実装された表示装置の実装端子と検査端子の構成に関するものである。
【背景技術】
【０００２】
近年、表示装置は様々な機器において、観察者への情報表示手段として使用されている。現在は、従来の主流であったブラウン管に代わって、液晶、プラズマ、エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等を利用した新しい薄型表示装置が登場している。特に、液晶表示装置は、小型から大型の機種まで製造でき、現在の代表的な薄型表示装置となっている。
【０００３】
このような薄型表示装置では、複数の画素がマトリクス状に配置された表示領域で構成されている。そして、表示領域外の額縁領域には、この画素を駆動する配線の端部に、駆動回路と接続される実装端子が基板上に形成されている。
【０００４】
中、小型の表示装置でさらなる薄型、低コストが求められる機種や、車載用等の耐振動性が要求される機種においては、表示領域の画素を駆動する駆動回路チップ（ドライバＩＣ）を、基板上に形成された実装端子に直接実装するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装が多く使用されている。駆動回路チップには、入力側と出力側に突起状のバンプ電極が設けられ、実装端子がその位置に対応して配置されている。
【０００５】
また、携帯電話、デジタルカメラ等の小型機種では、高精細化が進んでおり、画素の配線ピッチは、４０ミクロン以下と非常に小さくなっている。このような狭ピッチになると、実装端子と駆動回路チップのバンプ電極との位置ずれによって電気接続が難しくなる。そこで、ＣＯＧ実装の歩留りを確保するために、駆動回路チップの出力側のバンプ電極、出力側の実装端子を一列ではなく、二列以上の千鳥配置にすることによって、出力側の各列のバンプ電極、実装端子のピッチを２倍以上とすることが行われている。（例えば、特許文献１、２）
【０００６】
また、通常、表示装置の製造工程では、駆動回路チップをＣＯＧ実装する前に、表示検査を行うことが多い。このために、ＣＯＧ用の実装端子以外に、検査端子を別途設ける場合がある。（例えば、特許文献１、２）
【０００７】
表示検査には、赤、緑、青の色毎に配線をまとめた共通の検査端子を設けて、単純な画面だけを表示する簡易表示検査と、駆動回路チップの出力側の全実装端子に対応して検査端子を個別に設けて、全検査端子に検査針（プローブ）を当てることにより、任意の表示が可能な精密な表示検査がある。
【０００８】
前者の簡易表示検査では、検査端子の数は数個でよいが、精密な検査はできない。また、表示検査後に色毎に共通の検査端子と各配線とを切断分離する際に、静電気で新たな不良が起きる場合や、各配線と共通の検査端子とを薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）スイッチを介して表示検査時以外はオフ状態にできる回路構成とした場合は、このＴＦＴスイッチの不良によって歩留りが低下することがある。
【０００９】
後者の精密な表示検査では、額縁領域において、千鳥配置の実装端子に接続される配線上、または、各実装端子よりさらに配線を延在して、端子列方向に対して同じ方向の千鳥配置の検査端子を個別に設けている。検査端子は、検査装置の位置合わせ精度や、検査針の種類によるが、一般に、ＣＯＧ用の実装端子よりも大きい検査端子が必要とされることが多い。
【００１０】
【特許文献１】特開２００６−１０８９８号公報（図１、５、７、９）
【特許文献２】特開２００６−７２０３２号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
近年、表示装置の同じ外形寸法で、最大の表示領域を確保するために、表示装置の狭額縁幅化が進んでおり、ＣＯＧ実装領域以外の領域（幅）の余裕が少なくなっている。また、狭額縁幅化に対応するために、駆動回路チップの狭幅化が進んでいる。
【００１２】
また、駆動回路チップの低コスト化の観点からも、１枚のＳｉ基板から取れる駆動回路チップを多くするために、駆動回路チップの狭幅化が進んでいる。
【００１３】
駆動回路チップがＣＯＧ実装される表示装置において、駆動回路チップの出力側の実装端子に対応して、検査端子を個別に設けた場合に、特許文献１、２で開示された液晶表示装置では、検査端子は表示領域と駆動回路チップの間に配置されていた。このため、額縁領域に検査端子を設ける領域が余分に必要であった。
【００１４】
また、通常は、端子の腐食を防止するために、端子が露出する領域には保護樹脂を塗布するが、端子が露出する領域が増えると、保護樹脂の使用量が増えるという課題を有していた。
【００１５】
本発明は、上記のような問題点を解決するためになされたものであり、駆動回路チップの出力側の実装端子に対応して、個別に検査端子を設けた場合でも、出力側の実装端子と検査端子を合わせた端子領域の額縁幅方向の長さが小さくでき、高精細化、狭額縁幅化、省保護樹脂化に対応できると共に、信頼性にも優れた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明における表示装置は、基板上に、複数の画素がマトリクス状に配置された表示領域と、表示領域の外側の額縁領域に、画素を駆動する配線に接続される実装端子が設けられ、画素を駆動する駆動回路チップが、基板上の前記実装端子に直接実装された表示装置において、駆動回路チップの出力側の実装端子は、複数列からなる千鳥配置であり、出力側の実装端子のそれぞれに対応して配置される検査端子は、出力側の実装端子の千鳥配置とは端子列方向に対して逆方向の千鳥配置であり、かつ、出力側の実装端子および検査端子は駆動回路チップ下に配置されており、
前記複数列の千鳥配置の一列に属する前記配線の前記実装端子と前記検査端子との間隔が、隣接する他の列との前記実装端子同士の間隔、および、隣接する他の列との前記検査端子同士の間隔よりも小さく、
前記複数列の千鳥配置の一列に属する前記配線の前記実装端子と前記検査端子が一体化された端子であり、前記一体化された端子の領域に、前記実装端子と前記検査端子の境界の目印を設けたものである。
【発明の効果】
【００１７】
本発明によれば、ＣＯＧ実装前に任意の表示が可能な精密な表示検査ができ、高精細化、狭額縁幅化に対応できると共に、信頼性にも優れた表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の表示装置について、実施の形態を図面に基づいて説明する。なお、以下の実施の形態を説明するための各図において、同一符号は、同一または相当部分を示しているので、重複する説明は適宜省略する。
【００１９】
実施の形態１．
図１は、本発明の実施の形態１における表示装置の概略構成を示す平面図である。
【００２０】
図１の表示装置は、液晶表示装置１００である。ガラス等の透明絶縁体からなるアレイ基板１上に、複数の画素４０がマトリクス状に配置された表示領域５０を有する。画素４０は、ゲート配線２とソース配線３に囲まれた領域に構成され、図示はしないが、ＴＦＴスイッチ、画素電極、保持容量等から構成されている。そして、表示領域５０の外側の額縁領域５５には、画素４０を駆動するゲート配線２、ソース配線３が引き出され、ゲート駆動回路チップ２０、ソース駆動回路チップ３０に接続されている。
【００２１】
ゲート駆動回路チップ２０、ソース駆動回路チップ３０は、直接、アレイ基板１上にＣＯＧ実装されている。ゲート駆動回路チップ２０、ソース駆動回路チップ３０の出力側はゲート配線２、ソース配線３等と接続されている。
【００２２】
また、映像信号、クロック信号、電源等を供給する外部回路（図示せず）と接続するために、ゲート駆動回路チップ２０、ソース駆動回路チップ３０の入力側に電気的に接続されるフレキシブル基板２２、３２がアレイ基板１上に実装されている。
【００２３】
液晶表示装置１００は、アレイ基板１とカラーフィルタ等が形成された対向基板９０とを、樹脂からなるスペーサを介して貼り合わせ、その隙間に液晶を充填する。液晶は表示領域５０の周囲に設けられたシール材で封止される。そして、アレイ基板１と対向基板９０の表面には、偏光板が貼り付けられ、透過型では背面にバックライトが配置される（図示せず）。
【００２４】
一般に、液晶表示装置１００の製造工程では、ゲート駆動回路チップ２０、ソース駆動回路チップ３０をＣＯＧ実装する前に表示検査を行い、良品だけにＣＯＧ実装する。これにより、不良品にもＣＯＧ実装する無駄を回避している。
【００２５】
また、良品にはフレキシブル基板２２、３２も実装する。ＣＯＧ実装では、ゲート駆動回路チップ２０、ソース駆動回路チップ３０のバンプ電極と実装端子との接続に、導電粒子を分散させた接着テープである異方性導電膜が使用される。フレキシブル基板２２、３２の実装にも、仕様は異なるが、異方性導電膜が使用される。
【００２６】
背景技術の欄で述べたように、ゲート駆動回路チップ２０の幅ＧＤＷ、ソース駆動回路チップ３０の幅ＳＤＷは、狭額縁幅化に対応するために小さいことが望ましい。
【００２７】
次に、ソース駆動回路チップ３０側の端子構成について図２、図３を用いて詳述する。図２は、図１に示す表示装置１００のソース駆動回路チップ３０の実装領域を拡大した平面図である。端子構成を判りやすくするために、ソース駆動回路チップ３０、フレキシブル基板３２は外形だけを点線で示している。また、図３は、図２のＡ−Ａ断面図である。
【００２８】
ソース駆動回路チップ３０の出力側のバンプ電極３４は、二列の千鳥配置である。この位置に対応して、アレイ基板１上に形成されるソース駆動回路チップ３０の出力側の実装端子５ａ、５ｂも二列の千鳥配置になっている。出力側の実装端子５ａ、５ｂは、一列の配置の場合よりも２倍のピッチにできるので、高精細化に対応できる。
【００２９】
一方、ソース駆動回路チップ３０の入力側のバンプ電極３６は、端子数が少ないので、一列の配置である。この位置に対応して、アレイ基板１上に形成されるソース駆動回路チップ３０の入力側の実装端子７は一列の配置になっている。
【００３０】
また、アレイ基板１上に形成されるフレキシブル基板３２用の実装端子９は、接続配線８によりソース駆動回路チップ３０の入力側の実装端子７と接続されている。フレキシブル基板３２用の実装端子９も一列である。フレキシブル基板３２には、外部回路と接続する配線用のフレキシブル基板端子３８が、フレキシブル基板用の実装端子９に対応して設けられている。
【００３１】
また、ソース駆動回路チップ３０の出力側の実装端子５ａ、５ｂから、ソース配線３はさらに延在して個別に検査端子６ａ、６ｂに接続されている。ここで、検査端子６ａ、６ｂも二列の千鳥配置であるが、出力側の実装端子５ａ、５ｂの二列の千鳥配置とは、端子列方向に対して逆方向の千鳥配置である点が特徴である。この逆方向の千鳥配置の構成によって、偶数または奇数番号で構成される片方の列に属するソース配線３の出力側の実装端子５ａと検査端子６ａの間隔よりも、隣接する他方の列に属するソース配線３の出力側の実装端子５ｂと検査端子６ｂの間隔は非常に小さくなっている。
【００３２】
出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂからなる端子領域のソース配線３方向の長さは、Ｐ１となっている。
【００３３】
また、検査端子６ａ、６ｂをソース駆動回路チップ３０の下に配置することにより、ソース駆動回路チップ３０以外の額縁領域５５に、検査端子６ａ、６ｂの領域を別途設ける必要はなく、ソース駆動回路チップ３０下の領域の有効活用が図れるので、額縁領域５５の幅の増大を抑制できる。
【００３４】
ただし、ＣＯＧ実装後は、検査端子６ａ、６ｂは、ソース駆動回路チップ３０に覆われるので、基本的に検査端子６ａ、６ｂを用いた検査は行えなくなる。
【００３５】
また、ＣＯＧ実装後の液晶表示装置１００は、出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、および入力側の実装端子７は、ＣＯＧ実装されたソース駆動回路チップ３０の下に配置される。一般に、ソース駆動回路チップ３０はＳｉ基板からなるので、ソース駆動回路チップ３０が、湿気の浸入を防止する端子の保護板の効果を有する。
【００３６】
これを、図３で図２のＡ−Ａ断面図でさらに説明する。ソース駆動回路チップ３０の出力側のバンプ電極３４、入力側のバンプ電極３６は、異方性導電膜６０に分散された導電粒子６２によって、出力側の実装端子５ｂ、および入力側の実装端子７と接続される。また、Ａ−Ａ断面の位置にない出力側の実装端子５ａも、ソース駆動回路チップ３０の出力側のバンプ電極３４と接続される。
【００３７】
検査端子６ｂの位置に対応するソース駆動回路チップ３０の位置には、バンプ電極は設けられていない。仮に、検査端子６ｂと出力側の実装端子５ｂと接続される出力側のバンプ電極３４が導電粒子６２を介して電気的接続がなされても、同じ配線に属するものであれば同じ信号であるので問題はない。また、Ａ−Ａ断面の位置にない検査端子６ａの位置に対応するソース駆動回路チップ３０の位置にも、バンプ電極は設けられていない。
【００３８】
ここで、出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、入力側の実装端子７、およびフレキシブル基板用の実装端子９は、表面がＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の腐食が起き難い導電膜で構成され、窒化膜等からなるゲート絶縁膜４ａ、保護膜４ｂ等の絶縁膜に設けられたコンタクトホールを介して、ソース配線３およびソース配線３と同じ層からなる接続配線８に接続されている。
【００３９】
なお、出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、入力側の実装端子７、およびフレキシブル基板用の実装端子９は、ソース配線３と同じ層に接続しているが、ソース配線３の引き出し線を、額縁領域５５でゲート配線２と同じ層からなる配線層に変換して各端子と接続してもよい。
【００４０】
出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、および入力側の実装端子７は、ＣＯＧ実装後はソース駆動回路チップ３０で覆われる。また、その隙間は、異方性導電膜６０で充填されている。さらに、ソース駆動回路チップ３０の周囲には、保護樹脂７０が塗布されるので、ソース駆動回路チップ３０の下にある出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、および入力用実装端子７まで、湿気が浸入し難くなっており、端子腐食が起き難くなっている。
【００４１】
また、保護樹脂７０は、ソース駆動回路チップ３０の周囲に塗布し、アレイ基板１との隙間を保護する。検査端子６ａ、６ｂがソース駆動回路チップ３０の外に露出する配置よりも、検査端子６ａ、６ｂの領域に相当する保護樹脂７０の使用量を少なくすることができる。
【００４２】
また、フレキシブル基板３２の実装も同様に行われ、異方性導電膜６４に分散された導電粒子６６によって、フレキシブル基板用の実装端子９とフレキシブル基板端子３８が接続されている。このフレキシブル基板３２端にも、保護樹脂７０が塗布され、フレキシブル基板用の実装端子９、フレキシブル基板端子３８の端子腐食も起き難くなっている。
【００４３】
以上のように、ソース駆動回路チップ３０の下に出力側の実装端子５ａ、５ｂ、検査端子６ａ、６ｂ、および入力側の実装端子７が配置されるので、端子腐食が起き難く、液晶表示装置１００の信頼性の向上を図ることができる。
【００４４】
次に、図４、図５を用いて、実施の形態１の出力側の実装端子５ａ、５ｂの千鳥配置と、検査端子６ａ、６ｂを端子列方向に対して逆方向の千鳥配置とする作用、効果について説明する。
【００４５】
図４は、図２の出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂの領域をさらに拡大した平面図である。ここで、出力側の実装端子５ａ、５ｂのソース配線３方向の長さをＬ１とする。また、検査端子６ａ、６ｂのソース配線３方向の長さをＬ２とする。
【００４６】
アレイ基板１の設計において、異なるパターン間には最小間隔が存在する。例えば、製造工程における露光装置の解像度や、エッチング精度に依存する。ここでの最小間隔Ｄは、ＣＯＧ実装において、異方性導電膜６０中の導電粒子６２同士が繋がることによって端子間の短絡の発生がない最小間隔で規定され、例えば、１０〜２０μｍ程度である。隣接する出力側の実装端子５ａ、５ｂは異なる信号であるので、出力側の実装端子５ａと隣接する出力側の実装端子５ｂの間隔は、この最小間隔Ｄ以上とする必要がある。この最小間隔Ｄの時のソース配線３方向の間隔をＹ１とする。
【００４７】
ここで、同じソース配線３に属し、端子間隔が狭い方の出力側の実装端子５ｂと検査端子６ｂは同じ信号であるので、最小間隔Ｄ以下にしてもよい。なぜなら、同じ信号であるので、短絡しても不良とならないからである。このときのソース配線３方向の間隔をＹ２とする。
【００４８】
従って、実施の形態１において、出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂを合わせた端子領域の長さＰ１は、Ｐ１＝２（Ｌ１＋Ｌ２＋Ｙ１）＋Ｙ２となる。
【００４９】
次に、図５に比較例として、出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂが端子列方向に対して同じ方向の千鳥配置の平面図を示す。図５の比較例では、端子列方向に対して同じ方向の千鳥配置であるため、ある列の同じソース配線３に属する出力側の実装端子５ａと検査端子６ａは同じ信号であっても、出力側の実装端子５ａと検査端子６ａの間隔は、隣接する出力側の実装端子５ｂとの最小間隔Ｄの制約を受ける。同様に、他の列の出力側の実装端子５ｂと検査端子６ｂの間隔も、隣接する検査端子６ａとの最小間隔Ｄの制約を受ける。
【００５０】
従って、図５の比較例における出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂを合わせた端子領域のソース配線３方向の長さＰ０は、Ｐ０＝２（Ｌ１＋Ｌ２＋Ｙ１）＋Ｙ１となる。
【００５１】
この結果として、実施の形態１の図４と、比較例の図５との端子領域のソース配線３方向の長さの差は、Ｐ１−Ｐ０＝Ｙ２−Ｙ１である。実施の形態１では、Ｙ２に制約がないので、最小間隔Ｄのソース配線３方向の長さＹ１以下の値にしてもよい。
【００５２】
従って、Ｙ２−Ｙ１を負の値にできるので、出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂを合わせた端子領域のソース配線３方向の長さＰ１を、同じ方向の千鳥配置の時の長さＰ０よりも小さくすることができる。
【００５３】
以上のように、実施の形態１では、ソース駆動回路チップ３０の下に、検査端子６ａ、６ｂを配置することで、ソース駆動回路チップ３０の領域を有効活用でき、額縁領域５５の狭額縁幅化に対応できるだけでなく、検査端子６ａ、６ｂの信頼性の向上が図れる。
【００５４】
また、出力側の実装端子５ａ、５ｂと検査端子６ａ、６ｂが端子列方向に対して逆方向の千鳥配置になっており、同じ方向の千鳥配置とした場合の長さＰ０よりも小さくできるので、ソース駆動回路チップ３０の幅ＳＤＷのさらなる狭額縁幅化に対応できる。
【００５５】
実施の形態２．
図６は、本発明の実施の形態２における表示装置のソース駆動回路チップ領域を拡大した平面図である。図７は出力側の実装端子と検査端子をさらに拡大した平面図である。
【００５６】
実施の形態２では、出力側の実装端子５ｂと検査端子６ｂとの間隔Ｙ２を０として、出力側の実装端子５ｂと検査端子６ｂを、一体化した端子５６としたものである。これにより、出力側の端子領域の長さＰ２は、実施の形態１における端子領域の長さＰ１よりもさらに小さくできる。そして、ソース駆動回路チップ３０の幅ＳＤＷのさらなる狭額縁幅化に対応できる。
【００５７】
また、図７に示すように、実施の形態２における一体化した端子５６において、出力側の実装端子５ｂと検査端子６ｂの境界の目印として、一体化した端子５６に接続される下層のソース配線３の幅を、境界で変化させている。すなわち一体化した端子５６の下層にあるソース配線３の幅は広くなっているが、出力側の実装端子５ｂと検査端子６ｂの境界では、幅を小さくして境界の目印としている。
【００５８】
または、実装端子５ｂと検査端子６ｂの境界において、一体化した端子５６の幅を部分的に変化させて、境界の目印としてもよい。あるいは、別途、目印パターンを、実装端子５ｂと検査端子６ｂの境界近傍に設けてもよい。
【００５９】
このように、一体化した端子５６の場合には、出力側の実装端子５ｂと検査端子６ｂの境界の目印を設けることによって、表示検査時やＣＯＧ実装時の位置合わせが行いやすくなる。
【００６０】
実施の形態３．
図８は、本発明の実施の形態３における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【００６１】
実施の形態３では、実施の形態２と同様に、出力側の実装端子５ｂと検査端子６ｂを、一体化した端子５６としただけでなく、一体化した端子５６の長さを出力側の実装端子５ｂの長さＬ１と検査端子６ｂの長さＬ２の和のＬ１＋Ｌ２よりも小さくしたものである。これにより、端子領域の長さＰ３は、実施の形態１、２よりもさらに小さくできる。そして、ソース駆動回路チップ３０の幅ＳＤＷのさらなる狭額縁幅化に対応できる。
【００６２】
また、図８では、出力側の実装端子５ｂの長さを短くしているが、検査端子６ｂの長さを短くしてもよい。または、出力側の実装端子５ｂと検査端子６ｂの両方の長さを短くしてもよい。
【００６３】
なお、実施の形態３は、一体化した端子５６の一部は、ＣＯＧ実装と表示検査で共用されるので、表示検査において、一体化した端子５６に傷の発生が少なく、ソース駆動回路チップ３０のＣＯＧ実装の歩留りに影響がない場合に適用できる。
【００６４】
実施の形態４．
図９は、本発明の実施の形態４における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【００６５】
実施の形態４では、出力側の実装端子５ｂと検査端子６ｂを、一体化した端子５６としただけでなく、一体化した端子５６の長さを、隣接する検査端子６ａと同じ長さにしたものである。表示検査をおこうなうためには、一体化した端子５６の長さはこれが最小になる。これにより、出力側の端子領域の長さＰ４は、実施の形態１〜３よりもさらに小さくできる。そして、ソース駆動回路チップ３０の幅ＳＤＷのさらなる狭額縁幅化に対応できる。
【００６６】
実施の形態４も、一体化した端子５６は、ＣＯＧ実装と表示検査で共用されるので、表示検査において、一体化した端子５６に傷の発生が少なく、ソース駆動回路チップ３０のＣＯＧ実装の歩留りに影響がない場合に適用できる。
【００６７】
以上、実施の形態１〜４において、ソース駆動回路チップ３０側の端子構成について述べたが、ゲート駆動回路チップ２０側でも同様の端子構成とすることができ、本発明を適用できる。
【００６８】
また、実施の形態１〜４において、ゲート駆動回路チップ２０と、ソース駆動回路チップ３０は別々に設けているが、ゲート駆動回路とソース駆動回路が一体化された駆動回路チップを額縁領域５５の一辺に設ける場合にも、本発明は適用できる。
【００６９】
また、実施の形態１〜４において、出力側の実装端子５ａ、５ｂ、および検査端子６ａ、６ｂは二列の千鳥配置の構成について述べたが、三列以上の千鳥配置の場合にも、本発明は適用できる。
【００７０】
また、実施の形態１〜４において、表示装置は液晶表示装置１００が、これに限らず、プラズマ、ＥＬ、ＦＥＤ、微粒子や油滴を表示媒体とする電子ペーパー等において、アレイ基板上にＣＯＧ実装される表示装置にも、本発明は適用できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１における表示装置の概略構成を示す平面図である。
【図２】本発明の実施の形態１における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】本発明の実施の形態１における出力側の実装端子と検査端子をさらに拡大した平面図である。
【図５】本発明の実施の形態１との比較例の出力側の実装端子と検査端子をさらに拡大した平面図である。
【図６】本発明の実施の形態２における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【図７】本発明の実施の形態２における出力側の実装端子と検査端子をさらに拡大した平面図である。
【図８】本発明の実施の形態３における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【図９】本発明の実施の形態４における表示装置のソース駆動回路チップ領域を拡大した平面図である。
【符号の説明】
【００７２】
１  アレイ基板
２  ゲート配線
３  ソース配線
４ａ  ゲート絶縁膜
４ｂ  保護膜
５ａ、５ｂ  出力側の実装端子
６ａ、６ｂ  検査端子
７  入力側の実装端子
８  接続配線
９  フレキシブル基板用の実装端子
２０  ゲート駆動回路チップ
２２、３２  フレキシブル基板
３０  ソース駆動回路チップ
３４、３６  バンプ電極
３８  フレキシブル基板端子
４０  画素
５０  表示領域
５５  額縁領域
５６  一体化した端子
６０、６４  異方性導電膜
６２、６６  導電粒子
７０  保護樹脂
９０  対向基板
１００  表示装置
【図１】
0005315747.tif 000002
【図２】
0005315747.tif 000003
【図３】
0005315747.tif 000004
【図４】
0005315747.tif 000005
【図５】
0005315747.tif 000006
【図６】
0005315747.tif 000007
【図７】
0005315747.tif 000008
【図８】
0005315747.tif 000009
【図９】
0005315747.tif 000010