(57)【特許請求の範囲】
【請求項１】
表示領域と、
前記表示領域の外側に区画される額縁領域と、
前記表示領域内に設けられた複数の走査信号線と、
前記表示領域内に設けられ、前記走査信号線と交差するように配設された複数の表示信号線と、
前記額縁領域にて、前記走査信号線に対応して設けられ、駆動回路からの電圧を前記走査信号線に供給する複数の引回し配線と、
前記走査信号線と、前記表示信号線に接続されたスイッチング半導体層と、
前記スイッチング半導体層に接続された画素電極と、
前記画素電極の一部と対向配置された補助容量電極と、を備え、
前記複数の引回し配線間の抵抗差を低減するように、前記画素電極と前記補助容量電極との対向面積を調整した薄膜トランジスタアレイ基板。
【請求項２】
前記引回し配線の配線負荷が大きいものを小さいものに比して、前記画素電極と前記補助容量電極との対向面積が小さくなるようにしたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記走査信号線の入力側近傍を終端側近傍に比して、前記画素電極と前記補助容量電極との対向面積が大きくなるようにしたことを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ基板。
【請求項４】
表示領域と、
前記表示領域の外側に区画される額縁領域と、
前記表示領域内に設けられた複数の走査信号線と、
前記表示領域内に設けられ、前記走査信号線と交差するように配設された複数の表示信号線と、
前記額縁領域にて、前記走査信号線に対応して設けられ、駆動回路からの電圧を前記走査信号線に供給する複数の引回し配線と、
前記走査信号線と、前記表示信号線に接続されたスイッチング半導体層と、
前記スイッチング半導体層と対向配置されたゲート電極と、
前記ゲート電極と対向配置されたドレイン電極と、を備え、
前記複数の引回し配線間の抵抗差を低減するように、前記ゲート電極と前記ドレイン電極との対向面積を調整した薄膜トランジスタアレイ基板。
【請求項５】
前記引回し配線の配線負荷が大きいものを小さいものに比して、前記ゲート電極と前記ドレイン電極との対向面積が大きくなるようにしたことを特徴とする請求項４に記載の薄膜トランジスタアレイ基板。
【請求項６】
前記走査信号線の入力側近傍を終端側近傍に比して、前記ゲート電極と前記ソース電極との対向面積が小さくなるようにしたことを特徴とする請求項４又は５に記載の薄膜トランジスタアレイ基板。
【請求項７】
請求項１〜６のいずれか1項に記載の薄膜トランジスタアレイ基板を搭載した表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、及びこれを搭載した表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、薄型パネルの一つであり低消費電力や小型軽量といったメリットを活かして、パーソナルコンピュータや携帯情報端末機器のモニタ等において広く用いられている。また、ＴＶ用途としても広く用いられ、従来のブラウン管に取って代わろうとしている。
【０００３】
近年の液晶表示装置の主流は、複数の走査信号線と複数の表示信号線が格子状に配置され、表示信号線と走査信号線とで囲まれた画素領域内にスイッチング素子として薄膜トランジスタ（以下、「ＴＦＴ」（Thin Film Transistor）とも云う）が形成されたアクティブマトリクス型のものである。アクティブマトリクス型は、一般にパッシブマトリクス型より画質が優れており、液晶表示装置のほか、有機ＥＬ表示装置等の表示装置においても主流となっている。
【０００４】
アクティブマトリクス型の液晶表示装置は、通常、ＴＦＴ、配向膜などを積層したＴＦＴアレイ基板と、カラーフィルタ、配向膜などを積層した対向基板とが面内スペーサを用いて所定の間隔を隔てて重ね合わされている。そして、一対の対向基板間の周縁部に形成されたシールパターン内に液晶が充填されている。ＴＦＴアレイ基板、対向基板の非対向面側には、それぞれ偏光板が配置され、片方の基板側にバックライトなどが配置されている。
【０００５】
ＴＦＴアレイ基板の表示領域には、走査信号線、表示信号線、画素電極等が配設されている。走査信号線を伝播する走査信号によってＴＦＴのＯＮ／ＯＦＦが制御される。また、表示信号線を伝播する表示信号がＴＦＴを介して画素電極に供給される。画素電極に表示信号が供給されると、対向電極と画素電極との間に表示信号に応じた表示電圧が印加され、液晶が駆動される。
【０００６】
走査信号線を伝播する走査信号、及び表示信号線を伝播する表示信号は、駆動回路から供給される。駆動回路は、ＴＦＴアレイ基板の表示領域の外側に区画される額縁領域に配設されており、表示領域に形成された走査信号線、及び表示信号線とは引回し配線を介して電気的に接続されている。引回し配線は、額縁領域のスペースを利用して配設される。
【０００７】
図１７に、従来例１に係るＴＦＴアレイ基板１０１の模式的平面図を示す。従来例1に係るＴＦＴアレイ基板１０１には、矩形状の表示領域１５０、及びその外側に区画される額縁領域１６０がある。表示領域１５０は、図１７中の上下矢印方向に境界線１５５を境に２分割されている。ここでは、図１７中の下側に位置する表示領域１５０を第１表示領域１５１とし、上側を第２表示領域１５２とする。
【０００８】
額縁領域１６０の図１７中の下側に位置する一辺端部近傍には、駆動回路１４０が実装されている。駆動回路１４０から第１表示領域１５１に配設された走査信号線（不図示）に走査信号を供給するために、引回し配線が配設されている。図１７中の左側の額縁領域１６０に配設された第１引回し配線エリア１６１には、第１表示領域１５１に配設された走査信号線に走査信号を供給するためのＬ−走査引回し配線１１１が、図１７中の右側の額縁領域１６０に配設された第２引回し配線エリア１６２には、第２表示領域１５２に配設された走査信号線に走査信号を供給するためのＲ−走査引回し配線１１２が配設されている。
【０００９】
図１８に、従来例２に係るＴＦＴアレイ基板１０１ａの模式的平面図を示す。従来例２に係る駆動回路１４０ａは、ＴＦＴアレイ基板１０１ａに配設された額縁領域１６０の図１８中の下側の一辺端部近傍の左寄りの位置に配設されている。そして、前記従来例１と同様に、駆動回路１４０ａから表示領域１５０に配設された走査信号線（不図示）に走査信号を供給するために、引回し配線が配設されている。
【００１０】
引回し配線は、複数の走査信号線（不図示）に対して、第1引回し配線エリア１６１ａと第２引回し配線エリア１６２ｂから交互に接続されるように構成されている。例えば、駆動回路１４０ａ側からカウントした際に、偶数番目の走査信号線は、第1引回し配線エリア１６１ａに配設されたＬ−走査引回し配線１１１と接続され、奇数番目の走査信号線（不図示）は、第２引回し配線エリア１６２に配設されたＲ−走査引回し配線１１２と接続されるように構成されている。
【００１１】
上記従来例１及び２に係る引回し配線の配線長は、駆動回路の実装位置や引回し配線の配設位置によって変化する。上記従来例１においては、図１７中のＬ−走査引回し配線１１１より、Ｒ−走査引回し配線１１２の配線長の方が長いため、第1表示領域１５１と第２表示領域１５２とで、表示ムラが生じやすい。上記従来例２においては、駆動回路１４０ａが左寄りにあるため、Ｌ−走査引回し配線１１１より、それと隣接するＲ−走査引回し配線１１２の配線長が長くなる。上述したように走査信号線には、Ｌ−走査引回し配線１１１と、Ｒ−走査引回し配線１１２から左右交互に入力されるので、細かな１ライン毎に配線長の差が生じることになる。その結果、横帯状ムラが視認されやすい。
【００１２】
また、通常、額縁領域１６０に走査信号線の引回し配線と、表示信号線の引回し配線とが交差する交差部が存在する。この交差部の数や面積は、局所的に異なることがある。これらが走査信号線の引回し配線の配線負荷の差となり、走査信号の遅延量に差が生じ、表示ムラとなる場合がある。
【００１３】
上記表示ムラを改善する方法として、特許文献１には、引回し配線の配線長を調整する方法が提案されている。図１９に、特許文献１に記載のＴＦＴアレイ基板の模式的平面図を示す。特許文献１に記載のＴＦＴアレイ基板１０１ｂに配設された表示領域１５０は、上記従来例１と同様に、図１９中の上下方向に第１表示領域１５１と第２表示領域１５２を備える。
【００１４】
額縁領域１６０の図１９中の下側に位置する一辺端部近傍には、駆動回路として、走査−駆動回路１４１、表示−駆動回路１４２を有する。走査−駆動回路１４１は、図１９中の一辺端部近傍の右寄りに配置され、表示−駆動回路１４２は、図１９中の一辺端部近傍の左寄りに配置されている。図１９中の左側の額縁領域１６０の第１引回し配線エリア１６１には、第１表示領域１５１に配設された走査信号線１１０に走査信号を供給するＬ−走査引回し配線１１１が、図１９中の右側の額縁領域１６０の第２引回し配線エリア１６２には、第２表示領域１５２に配設された走査信号線１１０に走査信号を供給するＲ−走査引回し配線１１２が配設されている。
【００１５】
Ｒ−走査引回し配線１１２には、図１９に示すように、折り返し構造を有する。境界線１５５に最も近い第１表示領域１５１の走査信号線１１０と、境界線１５５に最も近い第２表示領域１５２の走査信号線１１０の配線長が略同一となるように配設し、配線抵抗格差の低減を図っている。また、特許文献１には、額縁領域１６０において、引回し配線と、これと対向する導電膜との重なり面積を調整することにより表示ムラを低減する方法も提案されている。
【００１６】
なお、引回し配線の配線間の抵抗格差に起因する表示ムラを低減する方法ではないが、補助容量線と補助容量用半導体層との重なる部分の面積を調整することにより、カラーフィルタの色毎の透過率の差を無くして表示ムラを低減する方法が提案されている（特許文献２）。
【特許文献１】特開２００５−２６６３９４号公報  図１４、
【特許文献２】特開２００７−４７６１５号公報  図１、図４
【発明の開示】
【発明が解決しようとする課題】
【００１７】
近時において、表示パネルの高精細化に対する要望は極めて高い。そのため、上記表示ムラの問題を抑制して表示品位の高い表示装置を提供する技術の開発が強く求められている。
【００１８】
引回し配線の配線負荷の差を低減する方法として、引回し配線の配線長に応じて配線幅を変える方法がある。また、上記特許文献１のように、配線長を調整するために折り返し部を設けたり、額縁領域において、引回し配線と導電膜の対向面積を調整したりする方法がある。
【００１９】
しかしながら、昨今の表示パネルの外形の小型化に伴い、額縁に十分なスペースを確保することが益々難しくなってきている。このため、余剰スペースが少なくなり、配線長に応じて配線幅を変える手段により抵抗調整を行うことは困難である。同様の理由により、引回し配線に折り返し部を設ける手段により抵抗調整を行うことも難しい。また、引回し配線と導電膜の対向領域を額縁領域に形成する方法は、層間短絡による歩留まりの低下が懸念される。また、消費電力が増加するという問題もある。
【００２０】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、狭額縁化を達成しつつ、表示品位の高い表示装置を提供することである。
【課題を解決するための手段】
【００２１】
本発明に係る第1の態様の薄膜トランジスタアレイ基板は、表示領域と、前記表示領域の外側に区画される額縁領域と、前記表示領域内に設けられた複数の走査信号線と、前記表示領域内に設けられ、前記走査信号線と交差するように配設された複数の表示信号線と、前記額縁領域にて、前記走査信号線に対応して設けられ、駆動回路からの電圧を前記走査信号線に供給する複数の引回し配線と、前記走査信号線と、前記表示信号線に接続されたスイッチング半導体層と、前記スイッチング半導体層に接続された画素電極と、前記画素電極の一部と対向配置された補助容量電極と、を備え、前記複数の引回し配線間の抵抗差を低減するように、前記画素電極と前記補助容量電極との対向面積を調整したものである。
【００２２】
本発明に係る第２の態様の薄膜トランジスタアレイ基板は、表示領域と、前記表示領域の外側に区画される額縁領域と、前記表示領域内に設けられた複数の走査信号線と、前記表示領域内に設けられ、前記走査信号線と交差するように配設された複数の表示信号線と、前記額縁領域にて、前記走査信号線に対応して設けられ、駆動回路からの電圧を前記走査信号線に供給する複数の引回し配線と、前記走査信号線と、前記表示信号線に接続されたスイッチング半導体層と、前記スイッチング半導体層と対向配置されたゲート電極と、前記ゲート電極と対向配置されたドレイン電極と、を備え、前記複数の引回し配線間の抵抗差を低減するように、前記ゲート電極と前記ドレイン電極との対向面積を調整したものである。
【発明の効果】
【００２３】
本発明によれば、狭額縁化を達成しつつ、表示品位の高い表示装置を提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図において、各部材のサイズは説明の便宜上のものであり、実際のものとは異なる。
【００２５】
［実施形態１］
本実施形態１に係る表示装置は、アクティブマトリクス型であり、スイッチング素子として逆スタガ型のＭＯＳ構造の薄膜トランジスタ（ＴＦＴ）を有する。ここでは、表示装置の一例として透過型の液晶表示装置について説明する。図１は、本実施形態１に係る液晶表示装置１００の構成を示す断面図であり、図２は、液晶表示装置１００に備えられたＴＦＴアレイ基板１の模式的平面図である。
【００２６】
液晶表示装置１００は、図１に示すように、液晶表示パネル８０とバックライト７７を備えている。液晶表示パネル８０は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト７７は、液晶表示パネル８０の反視認側に配置されており、液晶表示パネル８０を介して視認側へ光を照射するように構成されている。バックライト７７は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【００２７】
液晶表示装置１００は、図１に示すように、薄膜トランジスタアレイ基板（以下、「ＴＦＴアレイ基板」という）１、対向基板９、偏光板７１、対向電極７３、配向膜７４、液晶７５、スペーサ７６、シール材７８等を有する。また、ＴＦＴアレイ基板１には、図２に示すように、走査信号線１０、Ｌ−走査引回し配線１１、Ｒ−走査引回し配線１２、表示信号線２０、表示引回し配線２１、駆動回路４０、外部端子４５等を備えている。
【００２８】
ＴＦＴアレイ基板１には、図２に示すように、矩形状に形成された表示領域５０と、この外側に区画される額縁領域６０がある。表示領域５０には、複数の走査信号線１０と複数の表示信号線２０が形成されている。走査信号線１０は、図２中の横方向に延在し、縦方向に複数並設されている。表示信号線２０は、走査信号線１０と絶縁層（不図示）を介して交差するように、図２中の縦方向に延在し、横方向に複数並設されている。
【００２９】
走査信号線１０と表示信号線２０の交差点付近には、マトリクス状にＴＦＴ３１が設けられている。そして、隣接する走査信号線１０と表示信号線２０とで囲まれた領域に、画素電極６（不図示）が形成され、この領域が画素３０として機能する。ＴＦＴ３１を構成するゲート、ソース、及びドレインは、それぞれ走査信号線１０、表示信号線２０及び画素電極６に接続されている。画素電極６は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電性薄膜から形成されている。この複数の画素３０が形成されている領域が、表示領域５０である。
【００３０】
額縁領域６０には、図２に示すように、駆動回路４０、外部端子４５、引回し配線等が配設されている。駆動回路４０は、ＣＯＧ（Chip On Glass）技術により実装されている。駆動回路４０と外部端子４５は、不図示の配線を介して接続されている。外部端子４５には、フレキシブルプリント回路基板（「ＦＰＣ」（Flexible Printed Circuit））等から外部信号が供給される。そして、外部端子４５を介して駆動回路４０に外部からの各種信号が供給される。
【００３１】
Ｌ−走査引回し配線１１は、駆動回路４０から図２中の額縁領域６０の左側部に設けられた第1引回し配線エリア６１に配設されている。同様に、Ｒ−走査引回し配線１２は、駆動回路４０から図２中の額縁領域６０の右側部に設けられた第２引回し配線エリア６２に配設されている。表示引回し配線２１は、額縁領域６０の下側領域にて、駆動回路４０から表示領域１５０までの領域に配設されている。額縁領域６０の両側部に走査引回し配線（Ｌ−走査引回し配線１１、Ｒ−走査引回し配線１２）を約半分ずつ分けて配設することにより、狭額縁化を図ることができる。
【００３２】
Ｌ−走査引回し配線１１は、表示領域５０を図２中の上下方向に境界線５５を介して２つに分割した場合の下側に位置する第1表示領域５１に配設された走査信号線１０に信号を供給する。同様にして、Ｒ−走査引回し配線１２は、第２表示領域５２に配設された走査信号線１０に信号を供給する。
【００３３】
本実施形態１に係る引回し配線は、製造限界ぎりぎりの配線幅とし、全ての引回し配線の配線幅を同一とした。Ｌ−走査引回し配線１１と表示引回し配線２１、及びＲ−走査引回し配線１２と表示引回し配線２１とは、それぞれ、絶縁層（不図示）を介して対向配置（オーバーラップ）するように配設されている。無論、Ｌ−走査引回し配線１１と表示引回し配線２１、及びＲ−走査引回し配線１２と表示引回し配線２１とが対向配置されていない態様であってもよい。
【００３４】
駆動回路４０は、外部からの制御信号に基づいて走査引回し配線を介して走査信号を走査信号線１０に供給する。この走査信号によって、走査信号線１０が順次選択されることになる。また、駆動回路４０は、外部からの制御信号や表示データに基づいて、表示引回し配線を介して表示信号を表示信号線２０に供給する。これにより、表示データに応じた表示電圧を各画素電極６に供給することができる。
【００３５】
なお、ここでは、駆動回路４０は、ＣＯＧ技術を用いてＴＦＴアレイ基板１上に直接実装したが、この構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路をＴＦＴアレイ基板１に接続してもよい。
【００３６】
液晶表示パネル８０は、図１に示すように、互いに対向配置されるＴＦＴアレイ基板１及び対向基板９と、両基板を接着するシール材７８とで囲まれる空間に、液晶７５が封入されている。両基板の間は、スペーサ７６によって、所定の間隔となるように維持されている。
【００３７】
ＴＦＴアレイ基板１において、上述した各電極及び配線等の上には配向膜７４が形成されている。一方、対向基板９のＴＦＴアレイ基板１に対向する面には、カラーフィルタ（不図示）、ＢＭ（Black Matrix）（不図示）、対向電極７３、配向膜７４等が形成されている。また、ＴＦＴアレイ基板１及び対向基板９の外側の面にはそれぞれ、偏光板７１が貼着されている。
【００３８】
上記構成の液晶表示装置１００は、例えば以下のように駆動する。走査信号が、駆動回路４０から各走査信号線１０に供給される。各走査信号によって、１つの走査信号線１０に接続されているすべてのＴＦＴ３１が同時にオンとなる。一方、表示信号は、駆動回路４０から各表示信号線２０に供給され、画素電極６に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極６と対向電極７３との電位差に応じて、画素電極６と対向電極７３間の液晶の配列が変化する。これにより、液晶表示パネル８０を透過する光の透過量が変化する。このように、画素３０毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００３９】
次に、ＴＦＴアレイ基板１の詳細な構成について詳細に説明する。図３は、ＴＦＴアレイ基板１上に形成された一画素分の主要部の構成を示す平面図である。なお、説明の便宜上、同図において後述するゲート絶縁膜や保護膜の図示は省略する。ＴＦＴアレイ基板１は、図３に示すように、走査信号線１０、表示信号線２０、画素電極６、ソース電極２２、ドレイン電極２３、コンタクトホール７、半導体層３、補助容量電極１４等を備える。
【００４０】
キャパシタ形成のための補助容量電極１４は、図３に示すように、画素電極６の一部と対向配置するように配置されている。これにより、補助容量Ｃｓを形成している。補助容量電極１４は、補助容量電極線１５から延在されている。補助容量電極線１５は、走査信号線１０と並行して配設され、額縁領域５１において共通配線（不図示）に接続されている。
【００４１】
走査信号線１０に信号が与えられると、表示信号線２０から伝わった信号電荷が画素内に書き込まれ、補助容量Ｃｓに電荷が蓄えられる。このとき、画素電極６は、書き込まれた信号に対応した電位を液晶に印加して所望の画像を表示させる。各画素の信号電荷を蓄える電極の一方に画素電極６を用い、対向電極として補助容量電極１４を用いる。補助容量電極１４は、走査信号線１０と同じレイヤ（第1導電膜）で形成され、全ての画素に接続するべく、表示信号線２０とゲート絶縁層を介して交差するように配設されている。
【００４２】
図４に、図３のＩＶ−ＩＶ切断部断面図を示す。本実施形態１に係るＴＦＴ３１は、逆スタガ型のものであり、チャネルエッチ（ＣＥ）により製造する。ＴＦＴ３１は、図４に示すように、絶縁性基板７０、ゲート電極１３、ゲート絶縁膜２、スイッチング半導体層（以下、単に「半導体層」と云う）たる第1半導体層３と第２半導体層４、ソース電極２２、ドレイン電極２３、保護膜５、画素電極６等を有する。
【００４３】
絶縁性基板７０としては、ガラス基板や石英基板などの透過性を有する基板を用いる。ゲート電極１３は、走査信号線１０から延在されている。ゲート電極１３、補助容量電極１４、及び補助容量電極線１５は、絶縁性基板７０上に形成され、走査信号線１０、Ｌ−走査引回し配線１１、Ｒ−走査引回し配線１２と同一のレイヤである第1導電膜により形成されている。
【００４４】
ゲート絶縁膜２は、走査信号線１０、Ｌ−走査引回し配線１１、Ｒ−走査引回し配線１２、ゲート電極１３、補助容量電極１４、及び補助容量電極線１５を覆うように、その上層に形成されている。ゲート絶縁膜２には、酸化シリコンや窒化シリコンなどを用いることができる。第1半導体層３は、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１３と少なくとも一部が対向配置されている。第２半導体層４は、第1半導体層３の上層に形成されている。半導体層としては、ａ−Ｓｉ膜やｐ−Ｓｉ膜を用いることができる。
【００４５】
半導体層の上層には、表示信号線２０から延在されたソース電極２２が形成されている。これにより、半導体層のソース領域にソース電圧を供給することができる。さらには、半導体層のドレイン領域の上にドレイン電極が形成されている。ソース電極、及びドレイン電極は、表示信号線と同じ工程で形成することができる。走査信号線と表示信号線には、例えば、ＡｌやＣｒなどの低抵抗の金属材料を用いることができる。このように、走査信号線１０と表示信号線２０とは異なる配線層で形成されている。
【００４６】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、第1半導体層３、第２半導体層４を介して、少なくともゲート電極１３の一部と対向配置されている。すなわち、ＴＦＴとして動作するために、薄膜トランジスタ領域が、ゲート電極１３上に存在して、ゲート電極に電圧を印加した時の電界の影響を受けやすい状態とする。
【００４７】
保護膜５は、半導体層のチャネル領域、ソース電極２２、ドレイン電極２３を覆うように形成されている（図３参照）。そして、保護膜５上に、画素電極６が形成されている。保護膜５に形成されたコンタクトホール７を介して、ドレイン電極２３と画素電極６が電気的に接続されている。従って、走査信号線に走査信号が供給されると、所定のゲート電極にゲート電圧が印加され、ＴＦＴがＯＮとなり、ソース電極からドレイン電極を介して画素電極に画像表示信号電圧が供給される。
【００４８】
画素電極６は、前述したように補助容量電極１４と一部の領域が対向配置されるように構成され、補助容量Ｃｓを形成している。また、ドレイン電極２３は、上述したようにゲート電極１３と一部の領域が対向配置されるように構成され、ゲート−ドレイン間容量Ｃｇｄを形成している。なお、第1表示領域５１、第２表示領域５２は、略同一面積とし、同一本数の走査信号線１０が配設されているものとする。無論、これは一例であり、これに限定されるものではないことは言うまでもない。
【００４９】
本発明の目的を達成するべく本発明者が鋭意検討を重ねたところ、補助容量Ｃｓの大きさを調整することにより、走査引回し配線間の抵抗格差を低減しつつ、狭額縁化を達成することができることを突き止めた。すなわち、走査引回し配線の配線負荷の差を、補助容量Ｃｓの値を調整することにより相殺可能であることを突き止めた。
【００５０】
図５に、本実施形態１に係る表示信号線アドレスに対して、対応する画素電極６と、補助容量電極線１５から延在された補助容量電極１４とにより構成される補助容量Ｃｓの値をプロットした図を示す。ここで、Ｘ軸の表示信号線アドレスは、額縁領域６０の図２中の左側と隣接する表示領域５０側からカウントした場合の表示信号線の配置を示す。
【００５１】
本実施形態１に係るＴＦＴアレイ基板においては、図５に示すように、第1表示領域５１に配設されている補助容量電極１４と画素電極６により形成される補助容量Ｃｓが、第２表示領域５２に配設されている補助容量電極１４と画素電極６により形成される補助容量Ｃｓよりも大きくなるように設定する。また、第1表示領域５１内の補助容量Ｃｓは略一定とし、第２表示領域５２の補助容量Ｃｓも同領域内で略一定とする。換言すると、Ｌ−走査引回し配線１１の側から入力される第１表示領域５１内の補助容量Ｃｓの値を、Ｒ−走査引回し配線１２側から入力される第２表示領域５２内の補助容量Ｃｓの値よりも大きく設定する。
【００５２】
図６に、本実施形態１に係る表示信号線アドレスに対して画素電極電位をプロットしたものを示す。また、図６において、第1表示領域５１の補助容量Ｃｓと第２表示領域５２の補助容量Ｃｓを略同一とした場合の画素電極電位をプロットしたものも併せて示す。図６中の（ａ）は、第２表示領域５２の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものであり、（ｂ）は、第１表示領域５１の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものである。一方、（ｃ）は、第1表示領域５１の補助容量Ｃｓを、第２表示領域５２の補助容量Ｃｓと略同一とした場合の第１表示領域５１の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものである。
【００５３】
まず、第1表示領域５１の補助容量Ｃｓと第２表示領域５２の補助容量Ｃｓを略同一とした場合について説明する。この場合、（ａ）及び（ｃ）に示すように、第１表示領域５１と第２表示領域５２の画素電極電位差が、特に表示信号線アドレスが小さい領域において大きくなる。
【００５４】
図６に示すように、走査信号線１０に対して左側から入力する場合には、表示信号アドレスが大きくなるにつれて画素電極電位が大きくなる。一方、走査信号線１０に対して右側から入力する場合には、表示信号アドレスが小さくなるにつれて画素電極電位が大きくなる。すなわち、配線負荷が小さいものほど、画素電極電位が小さくなる傾向にあることがわかる。第1表示領域５１には、配線負荷の小さいＬ−走査引回し配線１１から走査信号が供給される。従って、配線負荷が相対的に大きいＲ−走査引回し配線１２から供給されるものに比して、画素電極電位が相対的に小さくなる（図６中の（ａ）及び（ｃ）参照）。
【００５５】
そこで、本実施形態１においては、走査信号線１０に対して左側から入力するＬ−走査引回し配線１１の領域である第1表示領域５１の補助容量Ｃｓを、第２表示領域５２の補助容量Ｃｓに比して図５に示すように一律に大きくなるように設定した。これにより、第１表示領域５１の画素電極電位と、第２表示領域５２の画素電極電位の差が、前記（ａ）及び（ｃ）の場合に比して小さくなる。補助容量Ｃｓにより走査引回し配線の配線負荷の遅延量を調整し、これにより画素電極電位の差を小さくして表示ムラを低減することができる。
【００５６】
図６の（ａ）及び（ｂ）に示すように第1表示領域５１と第２表示領域５２の画素電極電位の差を軽減させることにより、色ムラ、輝度ムラ等の表示ムラを軽減することができる。すなわち、補助容量Ｃｓを走査引回し配線の配線負荷の差に応じて調整することにより、画素電極電位の差を低減し、液晶表示装置の表示ムラを軽減することができる。
【００５７】
ここで、補助容量Ｃｓの値を調整することにより液晶表示装置の表示ムラを軽減することができる理由について説明する。一般に、ＴＦＴを用いたアクティブマトリクス型の表示装置においては、ＴＦＴのゲート−ドレイン間寄生容量Ｃｇｄのために、走査信号の立下り時に、図７に示すように、画素電極の電位が変動する。この変動量は、フィールドスルー電圧Ｖｆｄと呼ばれ、一般に下記の式＜１＞により表すことができる。
＜式1＞  Ｖｆｄ＝Ｃｇｄ・ΔＶｇ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）
なお、ΔＶｇは走査信号振幅、Ｃｓは保持容量、Ｃｌｃは液晶容量である。
【００５８】
但し、上記式＜１＞は、走査信号が理想的なパルスの場合の式であって、実際には、方形波で入力された走査信号は、走査配線の時定数（抵抗×容量）によってなまりが生じる。そして、このなまりによって、走査信号の立下りはじめからトランジスタがオフになるまでに遅延が生じ、フィールドスルーで変動しようとしている画素電位がある程度回復される。
【００５９】
図８（ａ）及び（ｂ）に、実際の走査信号の立下りイメージの一例を示す。走査信号に遅延がある場合、図８に示すように、トランジスタがオフするまでに画素電位が表示信号の電位にある程度回復する。従って、走査信号の遅延が大きい場合には、回復する量が大きくなり、画素電位が高くなる。
【００６０】
この回復量が、走査配線の時定数によって変わることにより、画素電位の差が生じることになる。従って、上記式＜１＞中の補助容量Ｃｓを走査信号線の時定数（配線負荷）に応じて調整することによりＶｆｄを調整することができる。具体的には、補助容量Ｃｓを大きくすることによりＶｆｄを小さくすることができる。そして、画素電位の差を低減することにより、表示ムラを低減することができる。
【００６１】
また、本実施形態１に係る引回し配線は、全ての引回し配線を製造限界の配線幅とし、かつ特許文献１のように折り返し部等を設けていないので、狭額縁化を実現することができる。本発明によれば、狭額縁化を達成しつつ、表示品位の高い表示装置を提供することができる。しかも、走査引回し配線間の抵抗格差を低減するための特別の構成を付加することなく表示ムラを低減できるので、歩留まりの低下を招かず、信頼性の高い表示装置を提供することができる。
【００６２】
なお、本実施形態１においては引回し配線の配線幅がすべて同一である例について説明したが、本発明の趣旨を逸脱しない範囲において変更することが可能であることは言うまでもない。また、本実施形態１においては、第1表示領域５１、第２表示領域５２のそれぞれにおいて、一律に一定の補助容量Ｃｓとなるように設定したが、実際には第1表示領域５１内、及び第２表示領域５２内において個々の走査引回し配線によって配線距離が異なるため、引回し配線間の抵抗差が生じている。従って、これを考慮して、第1表示領域５１内、及び第２表示領域５２内の補助容量Ｃｓを個々に調整すれば、より効果的に表示ムラを抑制することが可能となり、より品質の高い表示装置を提供することができる。
【００６３】
［実施形態２］
次に、上記実施形態１とは異なる液晶表示装置の一例について説明する。なお、以降の説明において、上記実施形態１と同一の要素部材は同一の符号を付し、適宜その説明を省略する。
【００６４】
本実施形態２に係る液晶表示装置は、下記の点を除いて上記実施形態１に係る液晶表示装置と構成及び動作が同じである。すなわち、上記実施形態１においては、第1表示領域５１と第２表示領域５２の補助容量Ｃｓの値を図５に示すように異なる値に設定しているのに対し、本実施形態２においては、第１表示領域５１と第２表示領域５２の補助容量Ｃｓの値を同一としている点において相違する。また、上記実施形態１においては、第１表示領域５１と第２表示領域５２のゲート−ドレイン間容量Ｃｇｄの値が同一となるように設計しているのに対し、本実施形態２においては、第１表示領域５１と第２表示領域５２のゲート−ドレイン間容量Ｃｇｄの値が異なるように設定している点において相違する。
【００６５】
図９に、本実施形態２に係る表示信号線アドレスに対して、対応するゲート−ドレイン間容量Ｃｇｄの値をプロットした図を示す。図９に示すように、本実施形態２に係るＴＦＴアレイ基板においては、第1表示領域５１に配設されているゲート電極１３とドレイン電極２３により形成されるゲート−ドレイン間容量Ｃｇｄが、第２表示領域５２に配設されているゲート電極１３とドレイン電極２３により形成されるゲート−ドレイン間容量Ｃｇｄよりも小さくなるように設定する。
【００６６】
本実施形態２においては、第1表示領域５１内のゲート−ドレイン間容量Ｃｇｄは略一定とし、第２表示領域５２のゲート−ドレイン間容量Ｃｇｄも同領域内で略一定とする。また、前述したように補助容量Ｃｓは、一律に略一定とする。換言すると、Ｌ−走査引回し配線１１の側から入力される第１表示領域５１内のゲート−ドレイン間容量Ｃｇｄの値を、Ｒ−走査引回し配線１２側から入力される第２表示領域５２内のゲート−ドレイン間容量Ｃｇｄの値よりも小さく設定する。
【００６７】
図１０に、本実施形態２に係る表示信号線アドレスに対して、対応する画素電極電位をプロットしたものを示す。また、図９において、第1表示領域５１のゲート−ドレイン間容量Ｃｇｄと第２表示領域５２のゲート−ドレイン間容量Ｃｇｄを略同一とした場合の画素電極電位をプロットしたものも併せて示す。図１０中の（ａ）は、第２表示領域５２の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものであり、（ｂ）は、第１表示領域５１の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものである。一方、（ｃ）は、第1表示領域５１の補助容量Ｃｓと第２表示領域５２のゲート−ドレイン間容量Ｃｇｄを略同一とした場合の第１表示領域５１の表示信号線アドレスに対して、対応する画素電極電位をプロットしたものである。
【００６８】
まず、第1表示領域５１のゲート−ドレイン間容量Ｃｇｄと第２表示領域５２のゲート−ドレイン間容量Ｃｇｄを略同一とした場合について説明する。この場合、（ａ）及び（ｃ）に示すように、第１表示領域５１と第２表示領域５２の画素電極電位差が、特に表示信号線アドレスが小さい領域において大きくなる。
【００６９】
本実施形態２においては、走査信号線１０に対して左側から入力するＬ−走査引回し配線１１の領域である第1表示領域５１のゲート−ドレイン間容量Ｃｇｄを、第２表示領域５２のゲート−ドレイン間容量Ｃｇｄに比して図５に示すように一律に小さくなるように設定した。これにより、第１表示領域５１の画素電極電位と、第２表示領域５２の画素電極電位の差が、前記（ａ）及び（ｃ）の場合に比して小さくなる。ゲート−ドレイン間容量Ｃｇｄにより走査引回し配線の配線負荷の遅延量を調整し、これにより画素電極電位の差を小さくして表示ムラを低減することができる。
【００７０】
図１０の（ａ）及び（ｂ）に示すように第1表示領域５１と第２表示領域５２の画素電極電位の差を軽減しているので、表示ムラを軽減することができる。すなわち、上記式＜１＞中のゲート−ドレイン間容量Ｃｇｄを、引回し配線の配線負荷の差に応じて調整することにより、画素電極電位の差を低減して液晶表示装置の表示ムラを軽減することができる。
【００７１】
また、本実施形態２に係る引回し配線は、全ての引回し配線を製造限界の配線幅とし、かつ特許文献１のように折り返し部等を設けていないので、狭額縁化を実現することができる。本発明によれば、狭額縁化を達成しつつ、表示品位の高い表示装置を提供することができる。しかも、走査引回し配線間の抵抗格差を低減するための特別の構成を付加することなく表示ムラを低減できるので、歩留まりの低下を招かず、信頼性の高い表示装置を提供することができる。なお、上記実施形態１と２を組み合わせることにより、表示ムラをより効果的に軽減するようにしてもよい。
【００７２】
［実施形態３］
本実施形態３に係る液晶表示装置は、下記の点を除いて上記実施形態１に係る液晶表示装置と構成及び動作が同じである。すなわち、上記実施形態１においては、第1表示領域５１における補助容量Ｃｓの値を略一定とし、かつ第２表示領域５２における補助容量Ｃｓの値を略一定としていたのに対し、本実施形態３においては、第１表示領域５１と第２表示領域５２それぞれにおいて、表示信号線アドレスの位置に応じて、補助容量Ｃｓの値を調整している点において相違する。換言すると、走査引回し配線と接続される走査信号線の入力端から、その反対側の端部である走査信号線の終端までの間に配設された補助容量Ｃｓの値を、最適となるように調整している。
【００７３】
図１１に、本実施形態３に係る表示信号線アドレスに対して、対応する補助容量Ｃｓの値をプロットした図を示す。同図において、上記実施形態１における第1表示領域５１の補助容量Ｃｓ，及び第２表示領域５２の補助容量Ｃｓの相対位置も併せて図示する（図５参照）。また、図１２に、本実施形態３に係る表示信号線アドレスに対して、対応する画素電極電位をプロットしたものを示す。
【００７４】
表示信号線アドレスに応じて補助容量Ｃｓを最適化することにより、図１２に示すように画素電極電位の差を小さくすることができる。具体的には、走査信号線１０の入力側から終端に向かうにつれて、画素電極６と補助容量電極１４との対向面積が小さくなるように設定する。これにより、同一の走査信号線間の位置による画素電極電位の差を低減することができる。従って、より高品位の液晶表示装置を提供することができる。表示領域が大画面の場合に特に有効である。
【００７５】
さらに、第1表示領域５１の補助容量Ｃｓは、駆動回路４０から離間する位置にある走査信号線ほど小さくなるように、第２表示領域５２の補助容量Ｃｓは、駆動回路４０から離間する位置にある走査信号線ほど小さくなるように設定することにより、画素電極電位の差をより効果的に小さくすることができる。
【００７６】
走査信号線の引き回し距離は、上記特許文献１のように折り返し部を設けない場合、走査信号線の配置により個々に異なり、個々に配線負荷が異なる。それぞれの引回し配線の配線距離に応じて、対応する走査信号線に設けられた補助容量Ｃｓの値を設定する。これにより、引回し配線の配線距離による画素電極電位の差を低減することができる。
【００７７】
補助容量Ｃｓの調整量は、駆動回路の実装位置、走査引回し配線の配線長、配線幅、表示引回し配線との交差面積等により変動するものであり、最適となるように表示装置の態様に合わせて適宜調整する。一の走査信号線内に配設されたＴＦＴの位置に応じて、若しくは走査引回し配線の配線間の抵抗差に応じて補助容量Ｃｓを調整することにより、より表示品位の高い液晶表示装置を提供することができる。
【００７８】
［実施形態４］
本実施形態４に係る液晶表示装置は、下記の点を除いて上記実施形態２に係る液晶表示装置と構成及び動作が同じである。すなわち、上記実施形態２においては、第1表示領域５１におけるゲート−ドレイン間容量Ｃｇｄの値を略一定とし、かつ第２表示領域５２におけるゲート−ドレイン間容量Ｃｇｄの値を略一定としていたのに対し、本実施形態３においては、第１表示領域５１と第２表示領域５２それぞれにおいて、表示信号線アドレスの位置に応じて、ゲート−ドレイン間容量Ｃｇｄの値を調整している点において相違する。
【００７９】
図１３に、本実施形態４に係る表示信号線アドレスに対して、対応するゲート−ドレイン間容量Ｃｇｄの値をプロットした図を示す。同図において、上記実施形態１における第1表示領域５１のゲート−ドレイン間容量Ｃｇｄ，及び第２表示領域５２のゲート−ドレイン間容量Ｃｇｄの相対位置も併せて図示する（図１１参照）。また、図１４に、本実施形態４に係る表示信号線アドレスに対して、対応する画素電極電位をプロットしたものを示す。
【００８０】
表示信号線アドレスに応じてゲート−ドレイン間容量Ｃｇｄを最適化することにより、図１４に示すように画素電極電位の差を小さくすることができる。換言すると、走査信号線１０の入力側から終端に向かうにつれて、ゲート電極１３とドレイン電極２３との対向面積が大きくなるように設定することにより、同一の走査信号線間の画素電極電位の差を低減することができ、高品位の液晶表示装置を提供することができる。表示領域が大画面の場合に特に有効である。
【００８１】
さらに、第1表示領域５１のゲート−ドレイン間容量Ｃｇｄは、駆動回路４０から離間する位置にある走査信号線ほど大きくなるように、第２表示領域５２のゲート−ドレイン間容量Ｃｇｄは、駆動回路４０から離間する位置にある走査信号線ほど大きくなるように設定することにより、画素電極電位の差を小さくすることができる。
【００８２】
走査信号線の引き回し距離は、上記特許文献１のように折り返し部を設けない場合、走査信号線の配置により個々に異なり、個々に配線負荷が異なる。それぞれの引回し配線の配線距離に応じて、対応する画素毎に設けられたゲート−ドレイン間容量Ｃｇｄの値を設定する。これにより、引回し配線の配線距離による画素電極電位の差を低減することができる。
【００８３】
ゲート−ドレイン間容量Ｃｇｄの調整量は、駆動回路の実装位置、走査引回し配線の配線長、配線幅、表示引回し配線との交差面積等により変動するものであり、最適となるように表示装置の態様に合わせて適宜調整する。一の走査信号線内に配設されたＴＦＴの位置に応じて、若しくは走査引回し配線の配線間の抵抗差に応じて、ゲート−ドレイン間容量Ｃｇｄを調整することにより、より表示品位の高い液晶表示装置を提供することができる。
【００８４】
本実施形態４に係る液晶表示装置によれば、図１３に示すように、ゲート−ドレイン間容量Ｃｇｄを調整することにより、図１４に示すように、画素電極電位の差を、上記実施形態２に比してさらに小さくすることができる。その結果、より高品位の液晶表示装置を提供することができる。
【００８５】
［実施形態５］
本実施形態５に係る液晶表示装置は、下記の点を除いて上記実施形態１に係る液晶表示装置と構成及び動作が同じである。すなわち、上記実施形態１においては、駆動回路が一つ配設されていたのに対し、本実施形態５においては、走査信号線１０を駆動する走査−駆動回路と、表示信号２０を駆動する表示−駆動回路をそれぞれ別個に配設している点において相違する。また、上記実施形態１においては、第１表示領域５１と第２表示領域５２のそれぞれにおいて、略一定の補助容量Ｃｓを設定していたのに対し、本実施形態５においては、上記実施形態３のように、表示信号線アドレスの位置によらずに画素電極電位の差が小さくなるように、表示信号線アドレスのＴＦＴ３１の位置に応じて補助容量Ｃｓの値を適宜設定している点において相違する。
【００８６】
図１５に、本実施形態５に係るＴＦＴアレイ基板１ａの模式的平面図を示す。ＴＦＴアレイ基板１ａには、図１５に示すように、駆動回路４０に代えて、走査−駆動回路４１、表示−駆動回路４２が配設されている。走査−駆動回路４１は、額縁領域６０の下側の右寄りの位置に、表示−駆動回路４２は、同じく額縁領域６０の下側の左寄りの位置に配設されている。
【００８７】
本実施形態５においては、Ｌ−走査引回し配線１１、Ｒ−走査引回し配線１２の配線負荷に応じて、上記実施形態３のように、画素電極電位の電位差が小さくなるように補助容量Ｃｓの値を調整している。これにより、上記実施形態と同様の効果を得ることができる。本発明によれば、走査引回し配線間の抵抗差を補助容量Ｃｓ、又は／及びゲート−ドレイン間容量Ｃｇｄの大きさを変更することにより調整しているので、駆動回路の個数や配置位置を求められる用途等に応じてフレキシブルに変更しつつ、表示品位の高い表示装置を提供することができる。
【００８８】
［実施形態６］
本実施形態６に係る液晶表示装置は、下記の点を除いて上記実施形態５に係る液晶表示装置と構成及び動作が同じである。すなわち、上記実施形態５においては、Ｌ−走査引回し配線１１から第１表示領域５１に、Ｒ−走査引回し配線１２から第２表示領域５２に走査信号を供給していたのに対し、本実施形態６においては、表示領域５０を分割せずに、左右両側から、交互に走査信号線１０に信号を供給している点において相違する。
【００８９】
図１６に、本実施形態６に係るＴＦＴアレイ基板１ｂの模式的平面図を示す。第1引回し配線エリア６１ｂにＬ−走査引回し配線１１ｂが、第2引回し配線エリア６２ｂにＲ−走査引回し配線１２ｂが配設されている。本実施形態６においては、Ｌ−走査引回し配線１１ｂ、Ｒ−走査引回し配線１２ｂの配線負荷に応じて、上記実施形態５のように、画素電極電位の電位差が小さくなるように補助容量Ｃｓの値を調整している。これにより、細かな１ライン毎の横帯状ムラを抑制して、表示品位の高い表示装置を提供することができる。
【００９０】
本発明によれば、上記実施形態１〜６に示すように、走査引回し配線間の抵抗差を低減するように、補助容量Ｃｓ，又は／及びゲート−ドレイン間容量Ｃｇｄの値を調整することにより、表示ムラを抑制して表示品位の高い表示装置を提供することができる。また、画素毎に配設された複数のＴＦＴの配置位置（走査信号線の相対位置）に応じて、補助容量Ｃｓ，又は／及びゲート−ドレイン間容量Ｃｇｄの値を調整することにより、より効果的に表示ムラを抑制して表示品位の高い表示装置を提供することができる。
【００９１】
本発明によれば、走査引回し配線間の抵抗差等を配線自体により調整する方法に代えて、画素内に配置される補助容量、ゲート−ドレイン間容量を調整しているので、狭額縁化を達成することができる。従って、額縁領域に余剰スペースがない場合において、特に有効である。また、額縁領域に余剰スペースがある場合であっても、本件発明を適用することにより、そのスペースを他の用途に有効利用することが可能となる。
【００９２】
上記実施形態１〜６は、相互に組み合わせた態様であってもよい。また、本発明の趣旨を逸脱しない範囲において種々に変形が可能である。上記実施形態においては、駆動回路を額縁領域の一辺端部に配設する例について述べたが、これに限定されるものではなく、複数の辺の端部近傍に配設するようにしてもよい。また、走査信号線に対して額縁領域の右側及び左側の双方から信号を入力する例について説明したが、これに限定されるものではなく、一辺近傍から走査信号を入力する場合においても本件発明を適用可能である。
【００９３】
また、上記実施形態においては、表示装置として液晶表示装置の例について説明したが、これに限定されるものではなく、有機ＥＬ表示装置等の各種アクティブマトリクス型の表示装置全般において本件発明を適用可能である。また、スイッチング素子として、逆スタガ型のＴＦＴを例にとり説明したが、特に限定されるものではなく、スタガ型構造等のＴＦＴにおいて適用可能である。
【図面の簡単な説明】
【００９４】
【図１】実施形態１に係る液晶表示装置の模式的な切断部断面図。
【図２】実施形態１に係るＴＦＴアレイ基板の模式的な平面図。
【図３】実施形態１に係るＴＦＴアレイ基板の一画素分の模式的平面図。
【図４】図３のＩＶ−ＩＶ切断部断面図。
【図５】実施形態１に係る液晶表示装置の表示信号線アドレスに対する補助容量Ｃｓ値を示す図。
【図６】実施形態１に係る液晶表示装置の表示信号線アドレスに対する画素電極電位を示す図。
【図７】理想的なパルスの場合の走査信号、表示信号、画素電極電位の説明図。
【図８】（ａ）及び（ｂ）は、実際の走査信号、表示信号、画素電極電位の一例を示す説明図。
【図９】実施形態２に係る液晶表示装置の表示信号線アドレスに対するゲート−ドレイン間容量Ｃｇｄ値を示す図。
【図１０】実施形態２に係る液晶表示装置の表示信号線アドレスに対する画素電極電位を示す図。
【図１１】実施形態３に係る液晶表示装置の表示信号線アドレスに対する補助容量Ｃｓ値を示す図。
【図１２】実施形態３に係る液晶表示装置の表示信号線アドレスに対する画素電極電位を示す図。
【図１３】実施形態４に係る液晶表示装置の表示信号線アドレスに対するゲート−ドレイン間容量Ｃｇｄ値を示す図。
【図１４】実施形態４に係る液晶表示装置の表示信号線アドレスに対する画素電極電位を示す図。
【図１５】実施形態５に係る液晶表示装置のＴＦＴアレイ基板の模式的な平面図。
【図１６】実施形態６に係る液晶表示装置のＴＦＴアレイ基板の模式的な平面図。
【図１７】従来例１に係る液晶表示装置のＴＦＴアレイ基板の模式的な平面図。
【図１８】従来例２に係る液晶表示装置のＴＦＴアレイ基板の模式的な平面図。
【図１９】特許文献１に係る液晶表示装置のＴＦＴアレイ基板の模式的な平面図。
【符号の説明】
【００９５】
１    ＴＦＴアレイ基板
２      ゲート絶縁膜
３      第１半導体層
４      第２半導体層
５      保護膜
６      画素電極
７      コンタクトホール
９      対向基板
１０    走査信号線
１１    Ｌ−走査引回し配線
１２    Ｒ−走査引回し配線
１３    ゲート電極
１４    補助容量電極
１５    補助容量電極線
２０    表示信号線
２１    表示引回し配線
２２    ソース電極
２３    ドレイン電極
３０    画素領域
３１    ＴＦＴ
４０    駆動回路
４１    外部端子
５０    表示領域
５１    第１表示領域
５２    第２表示領域
５５    境界線
６０    額縁領域
６１    第１引回し配線エリア
６２    第２引回し配線エリア
７０    絶縁性基板
７１    偏光板
７３    対向電極
７４    配向膜
７５    液晶
７６    スペーサ
７７    バックライト
７８    シール材
１００  液晶表示装置
【図１】
0005124297.tif 000002
【図２】
0005124297.tif 000003
【図３】
0005124297.tif 000004
【図４】
0005124297.tif 000005
【図５】
0005124297.tif 000006
【図６】
0005124297.tif 000007
【図７】
0005124297.tif 000008
【図８】
0005124297.tif 000009
【図９】
0005124297.tif 000010
【図１０】
0005124297.tif 000011
【図１１】
0005124297.tif 000012
【図１２】
0005124297.tif 000013
【図１３】
0005124297.tif 000014
【図１４】
0005124297.tif 000015
【図１５】
0005124297.tif 000016
【図１６】
0005124297.tif 000017
【図１７】
0005124297.tif 000018
【図１８】
0005124297.tif 000019
【図１９】
0005124297.tif 000020