(57)【特許請求の範囲】
【請求項１】
駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置であって、
１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段と、
前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定手段と、
前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出手段と、
前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定手段と、
前記制御信号が出力されてから前記書込時間が経過したと前記第１判定手段により判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定手段により判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力手段と、
を備えることを特徴とする制御装置。
【請求項２】
請求項１に記載の制御装置及び表示装置と、前記画像データを出力する出力装置と、を備える表示システムであって、
前記出力装置は、
前記出力された画像データを電磁誘導で前記制御装置に送信する画像データ送信手段を備え、
前記制御装置は、
前記出力装置により送信された画像データを電磁誘導で受信することにより当該画像データを入力する画像データ受信手段を更に備えることを特徴とする表示システム。
【請求項３】
請求項１に記載の制御装置及び表示装置を備える表示システムであって、
前記制御装置は、
前記出力された制御信号を電磁誘導で前記表示装置に送信する制御信号送信手段を更に備え、
前記表示装置は、
前記制御装置により送信された制御信号を電磁誘導で受信する制御信号受信手段を更に備えることを特徴とする表示システム。
【請求項４】
請求項１に記載の制御装置及び表示装置を備える表示システムであって、
前記制御装置は、
前記出力された制御信号に基づき、前記表示装置の前記表示素子に印加されるべき前記駆動電圧に応じた駆動信号を出力する駆動信号出力手段と、
前記出力された駆動信号を電磁誘導で前記表示装置に送信する駆動信号送信手段を更に備え、
前記表示装置は、
前記制御装置により送信された駆動信号を電磁誘導で受信する駆動信号受信手段を更に備えることを特徴とする表示システム。
【請求項５】
請求項２乃至４のいずれか１項に記載の表示システムにおいて、
前記表示装置は、
前記表示素子上に、互いに交差するように配置された複数の走査線及び複数のデータ線を更に備え、
前記走査線または前記データ線の少なくともいずれか一方の両端の給電端には、静電結合により前記駆動電圧が印加されることを特徴とする表示システム。
【請求項６】
請求項２乃至５のいずれか１項に記載の表示システムに含まれる制御装置であって、
前記画像データ記憶手段、前記第１判定手段、前記表示位置検出手段、前記第２判定手段及び前記制御信号出力手段を備えることを特徴とする制御装置。
【請求項７】
請求項１または請求項６に記載の制御装置に含まれるコンピュータを、
前記第１判定手段、前記第２判定手段及び前記制御信号出力手段として機能させることを特徴とするコンピュータプログラム。
【請求項８】
駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置における制御方法であって、
１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、
前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、
前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、
前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、
前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、
を含むことを特徴とする制御方法。
【請求項９】
駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、前記画像データを出力する出力装置と、を備える表示システムにおける制御方法であって、
前記出力装置が、前記出力された画像データを電磁誘導で前記制御装置に送信する画像データ送信工程と、
前記制御装置が、前記出力装置により送信された画像データを電磁誘導で受信することにより当該画像データを入力する画像データ受信工程と、
前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、
前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、
前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、
前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、
前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、
を含むことを特徴とする制御方法。
【請求項１０】
駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、を備える表示システムにおける制御方法であって、
前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、
前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、
前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、
前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、
前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、
前記制御装置が、前記出力された制御信号を電磁誘導で前記表示装置に送信する制御信号送信工程と、
前記表示装置が、前記制御装置により送信された制御信号を電磁誘導で受信する制御信号受信工程と、
を含むことを特徴とする制御方法。
【請求項１１】
駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、を備える表示システムにおける制御方法であって、
前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、
前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、
前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、
前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、
前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、
前記制御装置が、前記出力された制御信号に基づき、前記表示装置の前記表示素子に印加されるべき前記駆動電圧に応じた駆動信号を出力する駆動信号出力工程と、
前記制御装置が、前記出力された駆動信号を電磁誘導で前記表示装置に送信する駆動信号送信工程と、
前記表示装置が、前記制御装置により送信された駆動信号を電磁誘導で受信する駆動信号受信工程と、
を含むことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置、当該表示装置に対して駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置、当該画像データを出力する出力装置、及び表示システム、並びに制御方法等の技術分野に関する。
【背景技術】
【０００２】
近年、表示する画像を電気信号により書き換えるとともに、電源を切った後も表示状態を保持し続ける（メモリ性を有する）、所謂、電子ペーパーとも呼ばれる表示装置（例えば、ツイスティングボールディスプレイ、マイクロカプセル型電気泳動ディスプイレイ、トナーディスプレイ、電子分流体式ディスプイレイ、コレステリック液晶ディスプレイ等）の実用化に向けた研究・開発が盛んに行われている。
【０００３】
かかる表示装置（以下、「メモリ性を有する表示装置」とも称する）は、従来のメモリ性を有しない表示装置（例えば、ＣＲＴ（Cubed Ray Tube）ディスプレイ、プラズマディスプレイ、ネマティック液晶ディスプレイ等）に比して描画速度（表示画像の書き換速度）は遅いが、上述したように、電源を切った後も表示状態を保持し続けるることが可能であり、また、紙のように薄く製造することができるため、持ち運びが容易であるという特徴を有する。
【０００４】
メモリ性を有する表示装置の上記特徴を利用したものとしては、例えば、特許文献１にも開示されているように、メモリ性を有しない表示装置をメインディスプレイとし、メモリ性を有する表示装置をサブディスプレイとして備え、ＰＣ（Personal computer）等の端末装置を用いたアプリケーションプログラム操作等の通常作業はメインディスプレイを確認しながら行い、メインディスプレイに表示された作業結果や状態等を、あたかも紙に印刷するようにサブディスプレイに表示させ、その後、メインディスプレイの表示内容が変化したような場合でも、当該結果等をサブディスプレイにより確認することができるような表示システムが提案されている。
【特許文献１】特開２０００−２８４２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のメモリ性を有する表示装置は、端末装置等から出力された１画面分の画像データを一度フレームメモリに格納した後、当該表示装置の描画速度に合わせたタイミングでフレームメモリから画像データを一行分ずつ読み出し、表示画像を書き換えるといったように、描画速度が遅いにもかかわらず、フレームメモリを活かした表示処理を行っていないため、コストパフォーマンスが悪いという問題がある。
【０００６】
また、メモリ性を有する表示装置を用いた従来の表示システムにおいては、端末装置からのサブディスプレイの取り外し及び取り付けを頻繁に行うことは想定されておらず、仮に取り外した場合には、接続端子が露出するため、防汚対策が必要となり、更に、取り外しを頻繁に行うことにより、接続端子が磨耗したり破損する危険性がある。その一方で、無接点接続を行うためにBluetoothや無線ＬＡＮ（Local Area Network）といった技術を用いて画像データをサブディスプレイに送信するような構成とした場合には、通信部品が高価となるため、複数のサブディスプレイを用いるほどコスト高となるという問題がある。
【０００７】
本発明は、以上の点に鑑みてなされたものであり、コストを削減することを可能とする制御装置、表示システム、表示装置、出力装置及び制御方法等を提供することを目的とする。また、コストを抑えつつ無接点接続を可能とする制御装置、表示システム及び制御方法等を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載の発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置であって、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段と、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定手段と、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出手段と、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定手段と、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定手段により判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定手段により判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力手段と、を備えることを特徴とする。
【０００９】
この発明によれば、制御装置が、所定のフレーム周波数で入力される画像データが所定数の画素ライン分入力されるごとに当該所定数の画素ライン分の画像データを記憶し、記憶された画像データにより構成される画像の表示位置を検出する。また、制御装置が、制御信号が出力されてから表示装置による所定数の画素ライン分の画素の書き込みに要する書込時間が経過したと判定し、且つ、検出された表示位置についての制御信号が出力済みではないと判定した場合、そのときに記憶されている所定数の画素ライン分の画像データに基づいて、表示位置に画像が表示されるように制御信号を出力する。このようにして、次々に制御信号を出力すると、１画面分の画像表示が完了する。従って、ラインメモリ等の安価なメモリを用いて表示装置を製造することができ、コストを削減することができる。また、一度制御信号を出力した表示位置については、制御信号の再度の出力が防止されるので、画像の表示処理を効率良く行うことができる。
【００１０】
請求項２に記載の発明は、請求項１に記載の制御装置及び表示装置と、前記画像データを出力する出力装置と、を備える表示システムであって、前記出力装置は、前記出力された画像データを電磁誘導で前記制御装置に送信する画像データ送信手段を備え、前記制御装置は、前記出力装置により送信された画像データを電磁誘導で受信することにより当該画像データを入力する画像データ受信手段を更に備えることを特徴とする。
【００１１】
この本発明によれば、出力装置と制御装置との間においては、電磁誘導により画像データが伝送されるため、通信部品のコストを抑えつつ無接点接続を行うことができる。
【００１２】
請求項３に記載の発明は、請求項１に記載の制御装置及び表示装置を備える表示システムであって、前記制御装置は、前記出力された制御信号を電磁誘導で前記表示装置に送信する制御信号送信手段を更に備え、前記表示装置は、前記制御装置により送信された制御信号を電磁誘導で受信する制御信号受信手段を更に備えることを特徴とする。
【００１３】
この発明によれば、制御装置と表示装置との間においては、電磁誘導により制御信号が伝送されるため、通信部品のコストを抑えつつ無接点接続を行うことができるとともに、制御信号を出力する回路等を表示装置に組み込む必要が無いので、表示装置のコストを削減することができる。
【００１４】
請求項４に記載の発明は、請求項１に記載の制御装置及び表示装置を備える表示システムであって、前記制御装置は、前記出力された制御信号に基づき、前記表示装置の前記表示素子に印加されるべき前記駆動電圧に応じた駆動信号を出力する駆動信号出力手段と、前記出力された駆動信号を電磁誘導で前記表示装置に送信する駆動信号送信手段を更に備え、前記表示装置は、前記制御装置により送信された駆動信号を電磁誘導で受信する駆動信号受信手段を更に備えることを特徴とする。
【００１５】
この発明によれば、制御装置と表示装置との間においては、電磁誘導により制御信号が伝送されるため、通信部品のコストを抑えつつ無接点接続を行うことができるとともに、制御信号を出力する回路、駆動信号を出力する回路等を表示装置に組み込む必要が無いので、表示装置のコストを削減することができる。
【００１８】
請求項５に記載の発明は、請求項２乃至４のいずれか１項に記載の表示システムにおいて、前記表示装置は、前記表示素子上に、互いに交差するように配置された複数の走査線及び複数のデータ線を更に備え、前記走査線または前記データ線の少なくともいずれか一方の両端の給電端には、静電結合により前記駆動電圧が印加されることを特徴とする。
【００１９】
この発明によれば、走査線及びデータ線に駆動電圧を印加するためのドライバ等の数を減らすことができるので、表示装置のコストを更に削減することができる。
【００２０】
請求項６に記載の発明は、請求項２乃至５のいずれか１項に記載の表示システムに含まれる制御装置であって、前記画像データ記憶手段、前記第１判定手段、前記表示位置検出手段、前記第２判定手段及び前記制御信号出力手段を備えることを特徴とする。
【００２３】
請求項７に記載の発明は、請求項１または請求項６に記載の制御装置に含まれるコンピュータを、前記第１判定手段、前記第２判定手段及び前記制御信号出力手段として機能させることを特徴とする。
【００２４】
請求項８に記載の発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置における制御方法であって、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、を含むことを特徴とする。
【００２５】
請求項９に記載の発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、前記画像データを出力する出力装置と、を備える表示システムにおける制御方法であって、前記出力装置が、前記出力された画像データを電磁誘導で前記制御装置に送信する画像データ送信工程と、前記制御装置が、前記出力装置により送信された画像データを電磁誘導で受信することにより当該画像データを入力する画像データ受信工程と、前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、を含むことを特徴とする。
【００２６】
請求項１０に記載の発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、を備える表示システムにおける制御方法であって、前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、前記制御装置が、前記出力された制御信号を電磁誘導で前記表示装置に送信する制御信号送信工程と、前記表示装置が、前記制御装置により送信された制御信号を電磁誘導で受信する制御信号受信工程と、を含むことを特徴とする。
【００２７】
請求項１１に記載の発明は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加停止後も画像の表示状態を保持する表示素子を備える表示装置と、前記表示装置に対して当該駆動電圧を制御するための制御信号を、入力された画像データに基づき出力する制御装置と、を備える表示システムにおける制御方法であって、前記制御装置が、１画面を構成する各画素ラインの前記画像データが前記表示装置による１画素ライン分の画素の書き込みに要する時間よりも短い周期で順次入力されてくることによって、１画面を構成する画素ラインの数よりも少ない所定数の画素ライン分の前記画像データが入力されるごとに、前記表示装置が画素の書き込み中であるか否かにかかわらず、入力された前記所定数の画素ライン分の画像データを、前記所定数の画素ライン分の画像データを記憶する画像データ記憶手段に記憶させる記憶制御工程と、前記制御装置が、前記制御信号が出力されてから前記表示装置による前記所定数の画素ライン分の画素の書き込みに要する書込時間が経過したか否かを判定する第１判定工程と、前記制御装置が、前記画像データ記憶手段に記憶された前記所定数の画素ライン分の画像データにより構成される画像が前記表示装置により表示される位置を検出する表示位置検出工程と、前記制御装置が、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みであるか否かを判定する第２判定工程と、前記制御装置が、前記制御信号が出力されてから前記書込時間が経過したと前記第１判定工程において判定され、且つ、前記検出された表示位置に画像を表示させるための前記制御信号が出力済みではないと前記第２判定工程において判定された場合、そのときに前記画像データ記憶手段に記憶されている前記所定数の画素ライン分の画像データに基づいて、当該画像データにより構成される画像を、前記検出された表示位置に前記表示装置により表示させるための前記制御信号を出力する制御信号出力工程と、前記制御装置が、前記出力された制御信号に基づき、前記表示装置の前記表示素子に印加されるべき前記駆動電圧に応じた駆動信号を出力する駆動信号出力工程と、前記制御装置が、前記出力された駆動信号を電磁誘導で前記表示装置に送信する駆動信号送信工程と、前記表示装置が、前記制御装置により送信された駆動信号を電磁誘導で受信する駆動信号受信工程と、を含むことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、制御装置が、所定のフレーム周波数で入力される画像データが所定数の画素ライン分入力されるごとに当該所定数の画素ライン分の画像データを記憶し、記憶された画像データにより構成される画像の表示位置を検出する。また、制御装置が、制御信号が出力されてから表示装置による所定数の画素ライン分の画素の書き込みに要する書込時間が経過したと判定し、且つ、検出された表示位置についての制御信号が出力済みではないと判定した場合、そのときに記憶されている所定数の画素ライン分の画像データに基づいて、表示位置に画像が表示されるように制御信号を出力する。このようにして、次々に制御信号を出力すると、１画面分の画像表示が完了する。従って、ラインメモリ等の安価なメモリを用いて表示装置を製造することができ、コストを削減することができる。また、一度制御信号を出力した表示位置については、制御信号の再度の出力が防止されるので、画像の表示処理を効率良く行うことができる。
【００２９】
また、本発明によれば、出力装置と制御装置との間、または制御装置と表示装置との間においては、電磁誘導により画像データ等が伝送されるため、通信部品のコストを抑えつつ無接点接続を行うことができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施の形態は、メモリ性を有するディスプレイ装置と、メモリ性を有しないディスプレイ装置と、を含んで構成される情報表示システムに対して本発明を適用した場合の実施形態である。
［１．第１実施形態］
［１．１  情報表示システムの構成及び機能概要］
先ず、本実施形態に係る情報表示システムＳの構成及び機能について、図１を用いて説明する。
【００３１】
図１は、情報表示システムＳの概要構成の一例を示す図である。
【００３２】
図１に示すように、情報表示システムＳは、端末装置１０と、メインディスプレイ２０と、出力装置としてのＩ／Ｆ（Interface）ターミナル３０と、制御装置及び表示装置としてのサブディスプレイ４０と、を含んで構成されている。
【００３３】
メインディスプレイ２０は、例えば、ＣＲＴ、プラズマ、ネマティック液晶等のメモリ性を有しないディスプレイ装置であり、例えば、ＰＣ用ディスプレイ、テレビジョン受像機等が適用可能である。
【００３４】
そして、端末装置１０と、メインディスプレイ２０とは、ディスプレイケーブルＫ１により接続されており、アナログＲＧＢ信号として端末装置１０から出力された画像データを、メインディスプレイ２０が、ディスプレイケーブルＫ１を介して入力し、当該画像データに基づき画像を表示するようになっている。
【００３５】
また、端末装置１０と、Ｉ／Ｆターミナル３０とは、ディスプレイケーブルＫ２により接続されており、アナログＲＧＢ信号として端末装置１０から出力された画像データを、ディスプレイケーブルＫ２を介してＩ／Ｆターミナル３０が入力するようになっている。
【００３６】
そして、Ｉ／Ｆターミナル３０が入力した画像データは、電磁誘導によりサブディスプレイ４０に伝送され、当該画像データに基づきサブディスプレイ４０が画像を表示するようになっている。
【００３７】
更に、端末装置１０と、Ｉ／Ｆターミナル３０とは、制御用ケーブルＫ３により接続されており、端末装置１０から出力された表示指示信号を、Ｉ／Ｆターミナル３０が、制御用ケーブルＫ３を介して入力し、当該表示指示信号に基づき、ディスプレイケーブルＫ２を介して入力された画像データをサブディスプレイ４０に伝送するか否かの制御を行うようになっている。制御用ケーブルＫ３としては、例えば、ＵＳＢ（Universal Serial Bus）ケーブル、ＲＳ−２３２Ｃ（Recommended Standard 232 C）ケーブル等が適用可能である。
【００３８】
本情報表示システムＳにおいては、ユーザによる端末装置１０の操作等に応じた画像がメインディスプレイ２０により表示されるとともに、ユーザによる端末装置１０の操作により、当該端末装置１０からＩ／Ｆターミナル３０に表示指示信号が出力されると、Ｉ／Ｆターミナル３０からサブディスプレイ４０に画像データが伝送されることにより、そのときにメインディスプレイ２０により表示されている画像（端末装置１０から出力されている画像データに基づく画像）がサブディスプレイ４０により表示されるようになっている。
【００３９】
なお、情報表示システムＳは、複数のサブディスプレイ４０を含んでいても良い。
［１．２  端末装置の構成及び機能概要］
次に、端末装置１０の構成及び概要機能について説明する。
【００４０】
端末装置１０としては、例えば、ＰＣ、ＳＴＢ（Set Top Box）等が適用可能である。
【００４１】
端末装置１０は、演算機能を有するＣＰＵ（Central Processing Unit）、作業用ＲＡＭ（Random-Access Memory）、ＲＯＭ（Read-Only Memory）等から構成された制御部と、各種プログラム（例えば、ＯＳ（Operating System）、ドライバプログラム、アプリケーションソフト等）及び各種データ等を記憶する記憶部（例えば、ＨＤＤ（Hard Disc Drive）、ＥＥＰＲＯＭ（ElectriＣａlly Erasable Programmable Read Only Memory）等）と、ユーザからの操作指示を入力する操作部（例えば、キーボード、マウス、操作パネル等）と、画像データをアナログＲＧＢ信号として出力する表示制御部（例えば、グラフィックコントローラ等）と、を備え、制御部と各部とはシステムバスにより接続されている。
【００４２】
表示制御部は、例えば、ＲＡＭＤＡＣ（RAM Digital/Analog Converter）と、グラフィックメモリ等により構成されており、制御部がディスプレイドライバプログラム等を実行することによりデジタルデータとしてグラフィックメモリに書き込まれた画像データを、ＲＡＭＤＡＣが所定の周期で１行分（１画面の水平方向の画素数分）ずつ読み出してアナログＲＧＢ信号に変換し、ディスプレイケーブルＫ１及びＫ２を介してメインディスプレイ２０及びサブディスプレイ４０に出力するようになっている。なお、表示制御部が出力するアナログＲＧＢ信号には、ＲＧＢ各色の出力の他、＋５Ｖ、ＧＮＤ（グランド）、垂直同期、水平同期、ＤＤＣ（Display Data Channel）データ、データクロック等の信号が含まれている。
【００４３】
また、制御部は、ＣＰＵが、ＲＯＭまたは記憶部に記憶された各種プログラムを読み出し実行することにより、端末装置１０を統括制御するとともに、ユーザによる操作部の操作（例えば、所定のキーの押下（押し下げる）、マウス操作により画面上の所定のメニューを選択等）によってサブディスプレイの表示を指示する信号が入力されると、表示指示信号を、制御用ケーブルＫ３を介してＩ／Ｆターミナル３０に出力するようになっている。
【００４４】
また、記憶部は、メインディスプレイ２０及びサブディスプレイ４０の解像度（水平方向の表示画素数及び垂直方向の表示画素数）の情報を予め記憶しており、制御部が、当該解像度を読み出して、サブディスプレイ４０の解像度がメインディスプレイ２０の解像度より低い（水平方向又は垂直方向の画素数が少ない）場合は、表示指示信号を出力する際に、メインディスプレイ２０に表示されている画像のどの領域をサブディスプレイ４０に表示させるか否かを決定するための領域枠を、メインディスプレイ２０に表示させるように表示制御部を制御するようになっている。そして、ユーザによる操作部の操作により領域が指定されると、当該領域の座標データを表示制御部に出力する。そして、表示制御部は、メインディスプレイに対しては、グラフィックメモリに書き込まれた全領域（全画素）分の画像データを出力するとともに、サブディスプレイ４０に対しては、ユーザにより指定された領域の画像データのみを出力するようになっている。
【００４５】
なお、各種のプログラムは、例えば、所定のサーバからダウンロードされるようにしても良いし、ＣＤ−ＲＯＭ等の記録媒体に記録されてドライブを介して読み込まれるようにしても良い。
［１．３  Ｉ／Ｆターミナルの構成及び機能概要］
次に、Ｉ／Ｆターミナル３０の構成及び機能概要について、図２を用いて説明する。
【００４６】
図２は、第２実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図である。
【００４７】
図２に示すように、Ｉ／Ｆターミナル３０は、モニタ部３１と、出力制御部３２と、画像データ送信手段としての送信部３３と、を備えている。
【００４８】
また、Ｉ／Ｆターミナル３０は、サブディスプレイ４０を着脱可能に固定するパネル部を有しており（図示せず）、サブディスプレイ４０が当該パネル部に固定された状態において、電磁誘導による画像データの伝送が可能になっている。なお、パネル部には、Ｉ／Ｆターミナル３０とサブディスプレイ４０とを電気的に接続する端子、接点等は備えておらず、サブディスプレイ４０を容易に着脱することができるようになっている。
【００４９】
モニタ部３１は、サブディスプレイ４０がパネル部に固定されているか否かを示す固定状態信号を出力制御部３２に出力するようになっている。
【００５０】
具体的にモニタ部３１は、例えば、パネル部表面にスイッチを有しており、サブディスプレイ４０がパネル部に固定されると、当該スイッチがサブディスプレイ４０の筐体により押下されることにより固定状態信号としてＯＮを出力し、パネル部からサブディスプレイ４０が取り外されるとＯＦＦを出力するようになっている。
【００５１】
また、出力制御部３２は、ディスプレイケーブルＫ２及び制御用ケーブルＫ３を介して端末装置１０から出力されたアナログＲＧＢ信号としての画像データ及び表示指示信号を入力するとともに、モニタ部３１から出力された固定状態信号を入力し、当該信号等に基づいて、画像データを送信部３３に出力するようになっている。
【００５２】
具体的に出力制御部３２は、サブディスプレイ４０がパネル部に固定されていることを固定状態信号が示している状態において、表示指示信号を入力すると、画像データの出力を開始し、その後、パネル部からサブディスプレイ４０が取り外され、入力される固定状態信号の変化を検知すると、画像データの出力を停止するようになっている。
【００５３】
ここで、出力制御部３２は、ディスプレイケーブルＫ２を介して入力したアナログＲＧＢ信号に含まれる各信号のうち、ＲＧＢの各画像信号、及び垂直同期信号並びに水平同期信号のみを画像データとして送信部３３に出力するようになっている。
【００５４】
また、送信部３３は、例えば、アンプ、フィルタ、送信用コイル等により構成されており、出力制御部３２から出力された画像データを、増幅、フィルタリングした後、送信用コイルを介して電磁誘導によりサブディスプレイ４０に送信するようになっている。
【００５５】
具体的には、出力制御部３２から出力されたＲＧＢ各画像信号、垂直同期信号及び水平同期信号夫々に対応した送信用コイルがパネル部の内部に設けられており、サブディスプレイ４０がパネル部に固定されたときに、後述するサブディスプレイ４０の各受信用コイル（ＲＧＢ各画像信号、垂直同期信号及び水平同期信号夫々に対応して用意されている）と夫々接近するようになっている。そして、出力制御部３２から出力された各信号に応じた電磁波が送信用コイルから出力されると、当該送信用コイルと受信用コイルとの間の電磁誘導作用により、これらの各信号がサブディスプレイ４０に伝送されるようになっている。
【００５６】
なお、各送信用コイルは、夫々から出力される電磁波が、他の信号伝送に干渉しないように、相互に所定の間隔を有して配置されている。
［１．４  サブディスプレイの構成及び機能概要］
次に、サブディスプレイ４０の構成及び機能概要について、図３を用いて説明する。
【００５７】
図３は、第１実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図である。
【００５８】
サブディスプレイ４０は、所謂、電子ペーパー等のメモリ性を有するディスプレイ装置であり、例えば、ツイスティングボールディスプレイ、マイクロカプセル型電気泳動ディスプイレイ、トナーディスプレイ、電子分流体式ディスプイレイ、コレステリック液晶ディスプレイ等が適用可能である。
【００５９】
図３に示すように、画像データ受信手段としての受信部４１と、Ａ／Ｄ（Analog/Digital）コンバータ４２と、画像データ記憶手段としてのラインメモリ４３と、表示位置検出手段としてのカウンタ部４４と、データ線駆動部４５と、走査線駆動部４６と、ディスプレイモジュール４７と、制御信号出力手段及び判定手段としてのデータ処理部４８と、を備えている。
【００６０】
受信部４１は、例えば、受信用コイル、アンプ、フィルタ等により構成されており、Ｉ／Ｆターミナル３０の送信部３３から送信された画像データを、当該コイルを介して電磁誘導により受信し、受信された画像データをＡ／Ｄコンバータ４２及びカウンタ部４４に出力するようになっている。
【００６１】
具体的には、ＲＧＢ各画像信号、垂直同期信号及び水平同期信号夫々に対応した受信用コイルが、サブディスプレイ４０の筐体内部に設けられており、サブディスプレイ４０がパネル部に固定されたときに、Ｉ／Ｆターミナル３０の各送信用コイルと夫々近接するようになっている。そして、Ｉ／Ｆターミナル３０の各送信用コイルから各信号に応じた電磁波が出力されると、電磁誘導作用により各受信用コイルに起電力が生じ、当該各受信用コイルから電気信号が発生する。そして当該信号は増幅、フィルタリング等されてＡ／Ｄコンバータ４２及びカウンタ部４４に出力されるようになっている。このとき、ＲＧＢ各画像信号はＡ／Ｄコンバータ４２に、垂直同期信号及び水平同期信号はカウンタ部４４に夫々出力されるようになっている。なお、受信された各信号に対して増幅やフィルタイリングを行わなくても各信号を処理できるのであれば、アンプやフィルタ等は必須の構成ではない。
【００６２】
また、Ａ／Ｄコンバータ４２は、受信部４１から出力されたＲＧＢ各画像信号をアナログ信号からデジタル値に変換し、当該信号を各色の画像データとしてラインメモリ４３に出力するようになっている。
【００６３】
また、ラインメモリ４３は、Ａ／Ｄコンバータ４２から出力された画像データを直列的に記憶するようになっている。
【００６４】
具体的にラインメモリ４３は、ＲＧＢ夫々に対応して、画像データを、１画面を構成する全ラインのうちの１行分記憶する記憶領域を有し（例えば、１画面の水平方向の画素数が６４０であれば、６４０×３画素数分の記憶容量がある）、Ａ／Ｄコンバータ４２から入力された画像データを画素単位で順次更新記憶するとともに、データ処理部４８からの読み出し制御に応じて、現在記憶している１行分の画像データをデータ処理部４８に出力するようになっている。
【００６５】
このようにして、ラインメモリ４３は、１画面を構成する全ラインの画像データが、その一部である１行入力されるごとに、当該１行分の画像データを記憶する画像データ記憶手段として機能するのである。
【００６６】
電子ペーパー等のメモリ性を有するディスプレイ装置の場合、その表示原理に起因して、通常、画像の表示速度（表示画像の書き換え速度）が画像データの入力速度に比して遅いため、画像データのバッファリングのためにフレームメモリを用いた場合には、１フレーム（１画面）分の画像データを一旦記憶してから、ゆっくりと画像表示が行われることとなる。しかし、このような構成では、記憶された画像データが読み出され画像表示が行われるまでの待ち時間、及び次のフレームの画像データが書き込まれるまでの待ち時間が長くなり、フレームメモリを用いたことによる費用対効果が低くなる。そこで、本実施形態においては、ラインメモリを用いることでコストダウンを図ることとした。
【００６７】
また、カウンタ部４４は、受信部４１から出力された垂直同期信号及び水平同期信号に基づいて、ラインメモリ４３に記憶された画像データが、１画面を構成する全ラインのうちの何行目に表示される画像データであるかを検出するようになっている。
【００６８】
具体的にカウンタ部４４は、現在ラインメモリ４３に記憶されている画像データの表示行（表示位置の一例）を記憶しており、垂直同期信号を入力すると、当該記憶されている表示行を初期設定し（例えば、０に設定）、水平同期信号を入力する度に１加算する。そして、表示行を更新する都度、当該表示行に応じたパルスまたは電圧等を有する行検出信号をデータ処理部４８に出力するようになっている。
【００６９】
このようにして、カウンタ部４４は、１行分入力された画像データにより構成される画像がディスプレイモジュール４７により表示される位置（行）を検出する表示位置検出手段として機能するのである。
【００７０】
また、データ線駆動部４５は、複数のアドレスドライバ等により構成されており、データ処理部４８からＲＧＢ各画像データに基づいて出力されたアドレス制御信号（制御信号の一例）を入力し、当該アドレス制御信号に応じた電圧を有する駆動信号を各アドレスドライバにより出力し、ディスプレイモジュール４７の後述するデータ線に駆動電圧を印加するようになっている。
【００７１】
また、走査線駆動部４６は、複数のスキャンドライバ等により構成されており、データ処理部４８から行検出信号に基づいて出力されたスキャン制御信号（制御信号の一例）を入力し、当該スキャン制御信号に応じた電圧を有する駆動信号を各スキャンドライバにより出力し、ディスプレイモジュール４７の後述する走査線に駆動電圧を印加するようになっている。
【００７２】
また、ディスプレイモジュール４７は、表示素子、画素電極、データ線及び走査線等により構成されており、データ線駆動部４５及び走査線駆動部４６から出力された駆動電圧がデータ線及び走査線を介して画素電極から印加されることにより画像を表示するようになっている。なお、ディスプレイモジュール４７の構成の詳細については後述する。
【００７３】
データ処理部４８は、ＣＰＵ、ＲＡＭ、ＲＯＭ等により構成されており、ＣＰＵが、ＲＯＭ等に記憶された各種制御プログラムを読み出し実行することにより、サブディスプレイ４０の各部を統括制御するとともに、制御信号出力手段及び判定手段等として機能するようになっている。
【００７４】
具体的にデータ処理部４８は、カウンタ部４４からの行検出信号の入力と同期して、ラインメモリ４３に記憶された１行分の画像データを読み出し、所定の画像処理を行うことにより、例えば、２５６階調のグレースケールの画像データに変換し、当該変換された画像データをアドレス制御信号として、データ線駆動部４５に出力するようになっている。また、データ処理部４８は、入力された行検出信号が示す表示行に画像が表示されるように、アドレス制御信号の出力と同期して、スキャン制御信号を走査線駆動部４６に出力するようになっている。
【００７５】
更に、データ処理部４８は、ディスプレイモジュール４７が１行分の画像表示に要する時間をＲＯＭに記憶しており、上記アドレス制御信号及びスキャン制御信号を出力してからの経過時間を、例えば、タイマ割り込み制御により計時し、当該経過時間とＲＯＭに記憶された時間とを比較することで、当該画像表示に要する時間が経過したことを検知し、その後に、ラインメモリ４３から新たに画像データを読み出し、上記と同様にして各制御信号（アドレス制御信号及びスキャン制御信号）を出力するようになっている。
【００７６】
このようにして、データ処理部４８は、ラインメモリ４３に１行分記憶された画像データを読み出し、当該画像データにより構成される画像を、カウンタ部４４が検出した表示行にディスプレイモジュール４７に表示させるための各制御信号を出力し、当該出力してから、ディスプレイモジュール４７による１行分の画像表示に要する時間が少なくとも経過した後、そのときにラインメモリ４３に記憶されている画像データにつき、次の各制御信号を出力する制御信号出力手段として機能するのである。
【００７７】
更に、データ処理部４８は、各制御信号を出力する度に、当該出力を行った表示行を出力済情報としてＲＡＭに記憶するようになっている。そして、ラインメモリ４３から画像データを読み込み、各制御信号を出力しようとする際に、出力済情報及びカウンタ部４４により検出された表示行に基づいて、当該表示行について各制御信号が出力済みであるか否かを判定し、出力済みでないと判定された場合にのみ、当該表示行についての各制御信号を出力するようになっている。このようにして、データ処理部４８は、判定手段として機能するのである。
【００７８】
画像データのバッファリングのためにラインメモリ４３を用いたため、当該ラインメモリ４３に記憶される画像データは、所定の水平同期周期（水平同期信号が出力される周期）で更新されることとなる。ここで、ラインメモリ４３からある行目の画像データを読み出して各制御信号を出力した後、ディスプレイモジュール４７による１行分の画像表示が完了するまでは、次の各制御信号を出力することはできない。しかし、画像表示を行っている間にも、ラインメモリ４３に記憶される画像データは次々に更新されるため、画像表示が完了した時点でラインメモリ４３記憶されている画像データが、先に画像表示された行の次の行である可能性はきわめて低い。このときに、１行目から順番に各制御信号を出力、つまり、１行目から順番に画像表示をしようとした場合には、画像表示が完了するのを待った後、更に所望の行の画像データがラインメモリ４３に記憶されるまで待たなくてはならず、処理効率が悪化し、表示速度が遅くなる。そこで、本実施形態においては、画像表示に要する時間が経過（画像表示が完了）したら、その時点でラインメモリ４３に記憶されている画像データについて各制御信号を出力するようにして、ラインメモリを用いた構成でも十分な速度で画像表示を行うことを可能とし、制御信号が出力済み（画像表示済）の行については再度の制御信号を出力しないようにして、処理を効率化することとしたのである。
［１．５  ディスプレイモジュールの構成等］
次に、ディスプレイモジュール４７の構成等について、図４乃至図８を用いて説明する。
【００７９】
図４は、ディスプレイモジュール４７の概要構成の一例を示す模式図であり、同図においては、主に配線構成を示している。
【００８０】
図４に示すように、ディスプレイモジュール４７は、表示素子を構成するものとして、対向する透明な上側基板１及び下側基板２を有している。ここで、上側基板１の内面上には、Ｎ本の走査線が配置され、下側基板２の内面上には、Ｎ本の走査線と直交するＭ本のデータ線が配置されている。即ち、ディスプレイモジュール４７は、Ｎ本の走査線Ｘ１〜ＸＮとＭ本のデータ線Ｙ１〜ＹＭがマトリクス状に配置されてなる駆動回路５０を有する。走査線Ｘ１〜ＸＮとデータ線Ｙ１〜ＹＭの交点には、夫々画素電極が形成される。
【００８１】
駆動回路５０は、静電結合方式の駆動回路である。駆動回路５０において、√Ｍ本のデータ線の給電端は、１本の給電端にまとめられて１ブロックを形成する。よって、Ｍ本のデータ線の給電端は、両端で合わせて２√Ｍ個のブロックに分割される。このとき、Ｍ本のデータ線の一端における各ブロックは、他端における√Ｍ個のブロックと１本のデータ線のみを共有する。また、データ線に電位（駆動信号の電位）を供給するデータ線駆動部４５のアドレスドライバＡＤは、各ブロックの給電端とコンデンサＣａを介して静電結合される。従って、Ｍ本のデータ線全体としては、２√Ｍ個のアドレスドライバＡＤが取付けられることとなる。
【００８２】
√Ｎ本の走査線の給電端は、１本の給電端にまとめられて１ブロックを形成する。よって、Ｎ本の走査線の給電端は、両端で合わせて２√Ｎ個のブロックに分割される。このとき、Ｎ本の走査線の一端における各ブロックは、他端における√Ｎ個のブロックと１本の走査線のみを共有する。また、走査線に電位（駆動信号の電位）を供給する走査線駆動部４６のスキャンドライバＳＤは、各ブロックとコンデンサＣｓを介して静電結合される。従って、Ｎ本の走査線全体としては、２√Ｎ個のスキャンドライバＳＤが取付けられることとなる。
【００８３】
図５は、駆動回路５０を簡略化して模式的に示した平面図である。同図において、駆動回路５０は、９本の走査線Ｘ１〜Ｘ９と、９本のデータ線Ｙ１〜Ｙ９で構成される９×９のマトリクス構造を有する。図５において、給電端Ｘａ１〜Ｘａ３及びＸｂ１〜Ｘｂ３は、スキャンドライバＳＤが接続される給電端を示し、給電端Ｙａ１〜Ｙａ３及びＹｂ１〜Ｙｂ３は、アドレスドライバＡＤが接続される給電端を示す。駆動回路５０は、９本の走査線を有するので、２√９＝６個のスキャンドライバＳＤを有する。また、駆動回路５０は、９本のデータ線を有するので、２√９＝６個のアドレスドライバＡＤを有する。以下の説明では、説明の便宜のために、ディスプレイモジュール４７の駆動回路５０は、特にことわりがない限り、図５に示す構成を有するとする。さらに、走査線Ｘ１〜Ｘ９とデータ線Ｙ１〜Ｙ９の交点に形成される画素の位置を、夫々の走査線とデータ線の符号を用いて表すこととし、例えば、走査線Ｘ１とデータ線Ｙ１の交点にある画素の位置Ｐを示す場合には、座標（Ｘ１，Ｙ１）と表すこととする。
【００８４】
次にディスプレイモジュール４７において、走査線とデータ線の交点に形成される画素の構造について述べる。
【００８５】
図６は、ディスプレイモジュール４７における表示素子の１つの画素の断面構成を示す断面図であり、表示機構として、モノクロのトナーディスプレイを用いた例を示している。モノクロのトナーディスプレイにおける表示素子は、対向する画素電極の間に、黒トナーＢＴ及び白色粒子ＷＴが封入されてなる構造を有する。後に詳しく説明するが、トナーディスプレイでは、画素電極間に印加された電圧により、帯電した黒トナーＢＴを画素電極間で移動させて、書き込みや書き込みの消去といった書き換えを行う。
【００８６】
以下では、座標（Ｘ１，Ｙ１）に位置する画素を例にとって説明する。図６において、上側基板１の内面上には、画素電極３が形成されており、下側基板２の内面上には、画素電極４が形成されている。画素電極３は、走査線Ｘ１と電気的に接続されており、画素電極４は、データ線Ｙ１と電気的に接続されている。よって、画素電極３の電位は、走査線Ｘ１の電位となり、画素電極４の電位は、データ線Ｙ１の電位となる。
【００８７】
画素電極３の電位をＶ３、給電端Ｘａ１に印加される電位をＶＸａ１、給電端Ｘｂ１に印加される電位をＶＸｂ１、コンデンサＣｓの静電容量をＣｓとする。画素電極３は、コンデンサＣｓと静電結合しているので、画素電極３の電位Ｖ３は、以下のように表すことができる。
【００８８】
【数１】
0005124935.tif 000002
従って、式（１）は、以下のように表すことができる。
【００８９】
【数２】
0005124935.tif 000003
図７（ａ）は、式（２）を基に、給電端Ｘａ１または給電端Ｘｂ１に印加される電位として、電位Ｖを加えた場合、または電位を０にした場合における画素電極３の電位の大きさを示す図表である。
【００９０】
図７（ａ）が示すように、給電端Ｘａ１にのみ、または給電端Ｘｂ１にのみ、電位Ｖが印加された場合には、画素電極３の電位はＶ／２となり、給電端Ｘａ１と給電端Ｘｂ１の両方に電位Ｖが印加された場合には、画素電極３の電位はＶとなる。給電端Ｘａ１にのみ、または給電端Ｘｂ１にのみ、電位が加えられたときの画素電極３の電位Ｖ／２は、半選択電位となる。
【００９１】
一方、画素電極４の電位をＶ４、給電端Ｙａ１に印加される電位をＶＹａ１、給電端Ｙｂ１に印加される電位をＶＹｂ１とすると、画素電極４は、コンデンサＣａと静電結合しているので、画素電極４の電位Ｖ４は、式（２）と同様、以下のように表すことができる。
【００９２】
【数３】
0005124935.tif 000004
図７（ｂ）は、式（３）を基に、給電端Ｙａ１または給電端Ｙｂ１に印加される電位として、電位Ｖを加えた場合、または電位を０にした場合における画素電極４の電位の大きさを示す図表である。
【００９３】
図４（ｂ）が示すように、給電端Ｙａ１にのみ、または給電端Ｙｂ１にのみ、電位Ｖが加えられた場合には、画素電極４の電位はＶ／２となり、給電端Ｙａ１と給電端Ｙｂ１の両方に電位Ｖが加えられた場合には、画素電極４の電位はＶとなる。給電端Ｙａ１にのみ、または給電端Ｙｂ１にのみ、電位が加えられたときの画素電極４の電位Ｖ／２は、半選択電位となる。
【００９４】
座標（Ｘ１，Ｙ１）の位置にある画素にのみ、書き込みを行うために画素電極間に電圧Ｖを印加する場合には、走査線Ｘ１に電位−Ｖ／２を印加し、データ線Ｙ１に電位Ｖ／２を印加すればよい。具体的には、給電端Ｘａ１と給電端Ｘｂ１に対し、同時に電位−Ｖ／２を印加することにより、走査線Ｘ１に電位−Ｖ／２を印加する。また、給電端Ｙａ１と給電端Ｙｂ１に対し、同時に電位Ｖ／２を印加することにより、データ線Ｙ１に電位Ｖ／２を印加する。このようにして、座標（Ｘ１，Ｙ１）の位置にある画素の画素電極間には、電位差Ｖが生じて、電圧Ｖが印加される。
【００９５】
この場合、給電端Ｘａ１、Ｘｂ１と接続されている走査線Ｘ１以外の走査線や給電端Ｙａ１、Ｙｂ１と接続されているデータ線Ｙ１以外のデータ線にも、走査線Ｘ１及びデータ線Ｙ１に印加された電位の半分の大きさの電位、即ち、先に述べた半選択電位が印加される。図５で言えば、給電端Ｘａ１に電位−Ｖ／２、給電端Ｘｂ１に電位−Ｖ／２が印加された場合、給電端Ｘａ１と給電端Ｘｂ１の両方に接続されている走査線Ｘ１は、先に述べたように電位−Ｖ／２となる。しかし、給電端Ｘａ１には接続されているが給電端Ｘｂ１には接続されていない走査線Ｘ２、Ｘ３と、給電端Ｘａ１には接続されていないが給電端Ｘｂ１には接続されている走査線Ｘ４、Ｘ７にも、夫々電位−Ｖ/４が印加される。この電位−Ｖ/４が半選択電位となる。また、給電端Ｙａ１に電位Ｖ／２、給電端Ｙｂ１に電位Ｖ／２が印加された場合、給電端Ｙａ１と給電端Ｙｂ１の両方に接続されている走査線Ｙ１は、先に述べたように電位Ｖ／２となる。しかし、給電端Ｙａ１には接続されているが給電端Ｙｂ１には接続されていない走査線Ｙ２、Ｙ３と、給電端Ｙａ１には接続されていないが給電端Ｙｂ１には接続されている走査線Ｙ４、Ｙ７にも、夫々電位Ｖ/４が印加される。この電位Ｖ/４が半選択電位となる。
【００９６】
このことから、書き込みを行わない画素に印加された半選択電位によって、当該書き込みを行わない画素が、書き込みを行ってしまうという誤動作を防ぐ必要がある。よって、画素は、画素電極に半選択電位が印加されたときに画素電極間に生じる電圧では書き込みを行わず、それよりも大きな電圧が画素電極間に印加されたときにのみ、書き込みを行う特性を有する必要がある。即ち、画素は、画素電極間の電圧の大きさが所定の値（閾値電圧）よりも大きくなったときに始めて、書き込みを行う特性を有する必要がある。
【００９７】
また、静電結合方式の駆動回路において、画素電極は、アドレスドライバＡＤまたはスキャンドライバＳＤとコンデンサを介して接続される。よって、静電結合方式の駆動回路は、電気信号の交流成分のみしか画素電極に伝送できないので、駆動することができる表示装置が限定される。具体的には、電圧駆動型の表示装置には用いることができるが、電流駆動型の表示装置やバイアス電圧が必要な表示装置には用いることができない。
【００９８】
次に、図６に戻り、ディスプレイモジュール４７の表示素子の構造について説明する。先に述べたように、走査線及びデータ線に電位が付加されることにより、その交点における画素の画素電極間に電圧が印加される。図６では、画素電極４にＶ／２、画素電極３に−Ｖ／２の電位が夫々印加されることにより、画素電極３から画素電極４の方向に、電圧Ｖが印加されることとなる。これにより、画素電極４には正電荷が付加され、画素電極３には負電荷が付加される。
【００９９】
画素電極３と画素電極４の間には、黒トナーＢＴ及び白色粒子ＷＴが封入されている。黒トナーＢＴには、導電性のトナーが用いられ、白色粒子ＷＴには、フッ化炭素などの滑りやすい微粒子が用いられる。画素電極４には、電荷輸送層６が塗布されており、この電荷輸送層６は、画素電極４の正電荷を黒トナーＢＴに注入する役目を有する。
【０１００】
画素が黒色表示を行う場合について説明する。電荷輸送層６に接触した黒トナーＢＴは、電荷輸送層６により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーＢＴは、負電荷を付加された画素電極３との間にクーロン引力を有することとなるので、画素電極３に向かって移動する。もし、画素電極間に付加される電圧が低い場合には、画素電極３に付加される負電荷の量及び黒トナーＢＴに付加される正電荷の量は、少なくなるので、黒トナーＢＴは、応答するのに十分なクーロン引力を得ることができない。従って、黒トナーＢＴが応答するためには、画素電極間に付加される電圧の大きさを、ある一定の電圧よりも大きくする必要がある。
【０１０１】
画素電極３まで移動した黒トナーＢＴは、クーロン引力によって、画素電極３に付着することとなる。このとき、上側基板１の上方から見ると、画素電極３に黒トナーＢＴが付着することによって、画素は黒色に見える。このようにして、画素の黒色表示、即ち画素への書き込みが行われる。
【０１０２】
ここで、画素電極間への電圧の印加を停止しても、即ち画素電極間に印加されている電圧を０［Ｖ］にしても、画素電極４には正電荷が、画素電極３には負電荷が、夫々付加された状態を保つので、黒トナーＢＴは、画素電極３に付着した状態を保持する。従って、画素電極間への電圧の印加を停止しても、画素は黒色表示された状態を保持する。言い換えれば、画素は書き込まれた状態を保持する。
【０１０３】
次に、画素が白色表示を行う場合について説明する。この場合、画素電極３及び画素電極４に印加されている電圧の極性を変え、画素電極４に−Ｖ／２、画素電極３にＶ／２の電位が夫々印加されることにより、画素電極４から画素電極３の方向に、電圧Ｖが印加されることとなる。これにより、画素電極３には正電荷が付加され、画素電極４には負電荷が付加される。
【０１０４】
画素電極３にも、電荷輸送層５が塗布されており、この電荷輸送層５は、画素電極３の正電荷を黒トナーＢＴに注入する役目を有する。電荷輸送層５に接触している黒トナーＢＴは、電荷輸送層５により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーＢＴは、負電荷を付加された画素電極４との間にクーロン引力を有することとなり、画素電極４に向かって移動し、画素電極４に付着することとなる。この場合も、黒トナーＢＴは、応答するための十分なクーロンカを得る必要があるので、画素電極間に付加される電圧の大きさは、ある一定の電圧よりも大きくされる必要がある。このとき、上側基板１の上方から見ると、画素電極４に黒トナーＢＴが付着することによって、白色粒子ＷＴのみが視認されるので、画素は白色に見える。このようにして、画素の白色表示、即ち書き込みの消去が行われる。
【０１０５】
ここで、画素電極間への電圧の印加を停止しても、即ち、画素電極間に印加されている電圧を０［Ｖ］にしても、画素電極４には負電荷が、画素電極３には正電荷が、夫々付加された状態を保つので、黒トナーＢＴは、画素電極４に付着した状態を保持する。従って、画素電極間への電圧の印加を停止しても、画素は、白色表示された状態を保持する。
【０１０６】
以上説明したように、ディスプレイモジュール４７の表示素子は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加を停止した後も画像状態を保持するのである。
［１．６  駆動回路における駆動シーケンス］
次に、駆動回路５０における駆動シーケンスについて、図８を用いて説明する。
【０１０７】
図８は、駆動回路５０による１行目の画素に黒色表示を行わせる場合における駆動シーケンスの一例を示す図である。
【０１０８】
本実施形態に係るディスプレイモジュール４７は、１画面を構成する画像を１行目から最終行まで順番に表示するのではなく、データ処理部４８の制御により、所定行の画像の表示が終了した時点でラインメモリ４３に記憶されている画像データの表示行（カウンタ部４４により検出された表示行）に対して画像の表示を行うようになっている。
【０１０９】
そこで、以下では、一例として、１行目（座標（Ｘ１，Ｙ１）〜（Ｘ１，Ｙ９））の画素への書き込み、即ち１行目の画素に黒色表示を行わせる場合の駆動シーケンスについて説明する。
【０１１０】
図８の駆動シーケンスは、図５の駆動回路５０における走査線の給電端Ｘａ１〜Ｘａ３、Ｘｂ１〜Ｘｂ３の夫々に印加される電圧の大きさと、データ線の給電端Ｙａ１〜Ｙａ3、Ｙｂ１〜Ｙｂ３の夫々に印加される電圧の大きさを示している。
【０１１１】
ディスプレイモジュール４７の電気的特性は、ノーマリーホワイトで、画素への書き込みのための閾値電圧を、９０［Ｖ］とし、画素電極間に印加される電圧が、７５［Ｖ］では変化せず、１００［Ｖ］で書き換えが行われるものとする。黒色表示は、データ線に対し、相対的に正の電位を印加するか、走査線に対し、相対的に負の電位を印加することによって行うこととする。白色表示は、データ線に対し、相対的に負の電位を印加するか、走査線に対し、相対的に正の電位を印加することによって行うこととする。以下、具体的な駆動シーケンスを述べる。
【０１１２】
まず、最初の期間Ｔ１では、ディスプレイモジュール４７に対し、以前の表示内容を消去し、表示パネル内の電荷保持状態を均一化するリフレッシュ動作を行う。電荷保持状態の均一化のためには、通常の書き込み電圧よりも高い電圧を、画素電極間に印加するのが効果的であるので、１００〜１５０［Ｖ］の正の電圧を有するパルス電圧（駆動電圧の一例）を、リフレッシュパルスとして、走査線とデータ線に交互に複数回、印加する必要がある。最終的な表示を白色表示とするために、最後は走査線にリフレッシュパルスを印加して、リフレッシュ動作を終了する。具体的には、例えば１５０［Ｖ］のリフレッシュパルスを画素電極間に印加して、白色表示、黒色表示、白色表示の順に表示させる場合には、図7に示すように、走査線の給電端Ｘａ１〜Ｘａ3、Ｘｂ１〜Ｘｂ3に対し、同時に１５０［Ｖ］の電圧を有するリフレッシュパルスを印加して白色表示を行う。その後、データ線の給電端Ｙａ１〜Ｙａ３、Ｙｂ１〜Ｙｂ３に対し、同時に１５０［Ｖ］の電圧を有するリフレッシュパルスを印加して黒色表示を行う。さらにその後、走査線の給電端Ｘａ１〜Ｘａ3、Ｘｂ１〜Ｘｂ３に対し、同時に１５０［Ｖ］の電圧を有するリフレッシュパルスを印加して白色表示を行う。このように、走査線及びデータ線の夫々に、通常の書き込み電圧よりも高い電圧を交互に印加することで、表示パネル内の電荷保持状態を均一化することのできるリフレッシュ動作を行うことができる。
【０１１３】
次の期間Ｔ２では、座標（Ｘ１，Ｙ１）の画素に書き込みを行う。画素に書き込みを行うためには、閾値電圧９０［Ｖ］よりも高い電圧を画素電極間に印加する必要があり、図８の駆動シーケンスでは、先に述べた電気的特性を基に、画素電極間に１００［Ｖ］の電圧を印加することにより、画素への書き込みが行われる。画素電極間に１００［Ｖ］の電圧を印加するために、走査線Ｘ１に−５０［Ｖ］の電位を印加し、データ線Ｙ１に５０［Ｖ］の電位を印加する。具体的には、走査線Ｘ１に−５０［Ｖ］の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０［Ｖ］の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ１に５０［Ｖ］の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ１に対し、同時に５０［Ｖ］の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１，Ｙ１）の画素における画素電極間に１００［Ｖ］の電圧が印加され、画素への書き込みが行われる。なお、このパルスの幅の最適値は、印加電圧の大きさや、上側基板１と下側基板２の間の幅、1画素当たりの電荷量、直列に接続するコンデンサの容量などから決められる。この後、期間Ｔ３において行われるデータ線Ｙ２への電位の印加の前に、走査線Ｘ１の電位を一旦０［Ｖ］に戻すため、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０［Ｖ］を印加する。
【０１１４】
期間Ｔ３では、座標（Ｘ１，Ｙ２）の画素に書き込みを行う。具体的には、走査線Ｘ１に−５０［Ｖ］の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０［Ｖ］の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ２に５０［Ｖ］の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ２に対し、同時に５０［Ｖ］の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１，Ｙ２）の画素における画素電極間に１００［Ｖ］の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０［Ｖ］を印加することで、期間Ｔ４において行われるデータ線Ｙ３への電位の印加の前に、走査線Ｘ１の電位を一旦０［Ｖ］に戻す。
【０１１５】
期間Ｔ４では、座標（Ｘ１，Ｙ３）の画素に書き込みを行う。具体的には、走査線Ｘ１に−５０［Ｖ］の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０［Ｖ］の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ３に５０［Ｖ］の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ３に対し、同時に５０［Ｖ］の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１，Ｙ３）の画素における画素電極間に１０［Ｖ］の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０［Ｖ］を印加して、データ線Ｙ４への電位の印加の前に、走査線Ｘ１の電位を一旦０［Ｖ］に戻す。
【０１１６】
以上に述べた期間Ｔ２〜Ｔ４における動作によって、走査線Ｘ１とデータ線Ｙ１〜Ｔ３の交点にある画素への書き込みが終了する。
【０１１７】
期間Ｔ５では、走査線Ｘ１とデータ線Ｙ４〜Ｙ９の交点にある画素に書き込みを行う。この場合も、期間丁２〜Ｔ４における動作と同様の動作が行われる。
【０１１８】
以上に述べた期間丁２〜Ｔ４における動作と同様の動作を、走査線Ｘ２〜Ｘ９についても繰り返すことにより、１画面の全ラインの画素への書き込みを行うことができる。例えば、２行目の表示を行うには、給電端Ｘａ１及びＸｂ２に夫々−５０［Ｖ］のパルス電圧を印加し、３行目の表示を行うには給電端Ｘａ１及びＸｂ３に夫々−５０［Ｖ］のパルス電圧を印加し、９行目の表示を行うには給電端Ｘａ３及びＸｂ３に夫々−５０［Ｖ］のパルス電圧を印加する。このときＹａ１〜Ｙａ３、Ｙｂ１〜Ｙｂ３には、上記１行目の場合と同様にパルス電圧を印加する。
【０１１９】
このことから分かるように、本実施形態に係るディスプレイモジュール４７では、通常のマトリクス駆動方式の駆動回路で使用されるＭ＋Ｎ個のドライバ数よりも少ない２√Ｍ+２√Ｎ個のドライバ数で、１画面の全画素への書き込みを行うことができる。具体的には、２５６×２５６［ｄｏｔ］の画素を有する表示装置を例にとると、全画素への書き込みのために、一般的な表示装置では、２５６＋２５６＝５１２個のドライバを必要とするのに対し、本実施形態に係るディスプレイモジュール４７では、２×√２５６+２×√２５６=６４個のドライバで足りる。従って、この場合、一般的な表示装置と較べて、約８７％のドライバ数の削減が可能である。
［１．７  情報表示システムの動作］
次に、情報表示システムＳの動作について、図９を用いて説明する。
【０１２０】
図９は、サブディスプレイ４０のデータ処理部４８の処理例を示すフローチャートである。
【０１２１】
サブディスプレイ４０は、ユーザによりＩ／Ｆターミナル３０のパネル部に固定されており、Ｉ／Ｆターミナル３０から画像データを入力して画像を表示することが可能な状態になっている。
【０１２２】
端末装置１０は、記憶部に記憶されたＯＳ、ドライバプログラム、アプリケーションソフト等を実行しており、ディスプレイドライバプログラムの実行により表示制御部のグラフィックメモリに画像データが書き込まれ、表示制御部が所定のフレーム周期で当該画像データを読み出し、アナログＲＧＢ信号として繰り返しメインディスプレイ２０及びＩ／Ｆターミナル３０に出力している。
【０１２３】
Ｉ／Ｆターミナル３０は、端末装置１０から出力されたアナログＲＧＢ信号を入力しているが、端末装置１０からの表示指示信号が入力されていないため、出力制御部３２から画像データは出力されず、送信部３３から電磁波としての画像データは出力されない。従って、サブディスプレイ４０のディスプレイモジュール４７は未表示状態（全画素白表示）である。
【０１２４】
ここで、ユーザが端末装置１０の操作部を操作することにより、端末装置１０から表示指示信号が出力されると、Ｉ／Ｆターミナル３０の出力制御部３２が画像データを送信部３３に出力し、送信部３３の送信用コイルから画像データが電磁波として出力され、電磁誘導作用によりサブディスプレイ４０の受信部４１に受信される。
【０１２５】
サブディスプレイ４０において、受信部４１により受信された画像データのうち、ＲＧＢ各画像信号はＡ／Ｄコンバータ４２によりデジタル値に変換されてラインメモリ４３に記憶され、垂直同期信号及び水平同期信号に基づいてカウンタ部４４により行検出信号が出力される。
【０１２６】
そして、データ処理部４８が、行検出信号の入力に同期して図９に示す処理を実行する。
【０１２７】
先ず、データ処理部４８は、行検出信号の入力を監視しており（ステップＳ１）、行検出信号を入力すると（ステップＳ１：ＹＥＳ）、ラインメモリ４３に記憶されている１行分の画像データを読み出す（ステップＳ２）。
【０１２８】
次いで、データ処理部４８は、ディスプレイモジュール４７により１行分の画像表示が完了しているか否か、つまり、次の画像表示が可能か否かを、ＲＯＭに記憶された画像表示に要する時間と、前回各制御信号を出力してからの経過時間とを比較することにより判定し（ステップＳ３）、画像表示が完了していない場合は（ステップＳ３：ＮＯ）、行検出信号の入力待ちに移行する（ステップＳ１）。
【０１２９】
一方、画像表示が完了している場合（ステップＳ３：ＹＥＳ）、データ処理部４８は、出力済情報を参照して、行検出信号が示す表示行について各制御信号が出力済であるか否か、つまり、当該行の画像が未表示であるか否かを判定し（ステップＳ４）、出力済みである場合は（ステップＳ４：ＮＯ）、行検出信号の入力待ちに移行する（ステップＳ１）。
【０１３０】
一方、各制御信号が未出力である場合は（ステップＳ４：ＹＥＳ）、読み出した画像データにより構成される画像が表示されるようにアドレス制御信号をデータ線駆動部４５に出力し（ステップＳ５）、入力された行検出信号が示す表示行が走査されるようにスキャン制御信号を走査線駆動部４６に出力する（ステップＳ６）。
【０１３１】
そうすると、データ線駆動部４５の各アドレスドライバＡＤから上記アドレス制御信号に応じた駆動信号が出力され、夫々に接続されたデータ線に駆動電圧が、例えば、図８に示すように印加される。また、走査線駆動部４６においては、上記スキャン制御信号に対応するスキャンドライバＳＤから駆動信号が出力され、当該ドライバに接続された走査線に駆動電圧が、例えば、図８に示すように印加される。
【０１３２】
そして、上記パルス電圧の駆動により、ディスプレイモジュール４７の表示素子の上記検出された表示行に位置する画素のうち、書き込みに必要な駆動電圧が印加された画素について黒表示が行われる。
【０１３３】
データ処理部４８は、各制御信号を出力した後、検出された表示行を出力済情報に追加記憶し（ステップＳ７）、経過時間を０にリセットする（ステップ８）。
【０１３４】
そして、データ処理部４８は、出力済情報を参照して、全ラインについて制御信号を出力したか否かを判定し（ステップＳ９）、未出力の行が存在する場合には（ステップＳ９：ＮＯ）、行検出信号の入力待ちに移行する（ステップＳ１）。
【０１３５】
一方、全ライン出力した場合は（ステップＳ９：ＹＥＳ）、出力済情報をクリアして（ステップＳ１０）、処理を終了する。ここで、全画素に対する画像表示が完了する。
【０１３６】
その後、Ｉ／Ｆターミナル３０のパネル部からサブディスプレイ４０を取り外すと、Ｉ／Ｆターミナル３０からの画像データの送信は停止されるが、サブディスプレイ４０は画像の表示状態を保持し続ける。従って、サブディスプレイ４０を端末装置１０及びＩ／Ｆターミナル３０から離れたところに移動させても、表示内容を確認することができる。
【０１３７】
以上説明したように、本実施形態によれば、１画面を構成する全ラインの画像データが、その一部である１行入力されるごとに、当該１行分の画像データをラインメモリ４３に記憶し、１行分入力された画像データにより構成される画像がディスプレイモジュール４７により表示される位置をカウンタ部４４が検出する。そして、データ処理部４８が、ラインメモリ４３に１行分記憶された画像データを読み出し、当該画像データにより構成される画像を、カウンタ部４４が検出した表示行にディスプレイモジュール４７に表示させるためのアドレス制御信号及びスキャン制御信号を出力し、当該出力してから、ディスプレイモジュール４７による１行分の画像表示に要する時間が少なくとも経過した後、そのときにラインメモリ４３に記憶されている画像データにつき、次の各制御信号を出力する。このようにして、次々に各制御信号を出力すると、１画面分の画像表示が完了する。
【０１３８】
従って、ラインメモリ等の安価なメモリを用いて表示装置を製造することができ、コストを削減することができる。また、ラインメモリ等を用いた場合であっても、画像表示速度を比較的速くすることができる。
【０１３９】
また、端末装置１０から出力された画像データはＩ／Ｆターミナル３０とサブディスプレイ４０との間で、電磁誘導により伝送されるため、接続端子の磨耗や破損等が発生することなく、サブディスプレイ４０の取り付け及び取り外しを容易に行うことができるとともに、通信部品のコストを抑えつつ無接点接続を行うことができる（理想的な構成であれば、送受信用のコイルのみ）。
【０１４０】
更に、データ処理部４８は、各制御信号を出力しようとする際に、出力済情報及びカウンタ部４４により検出された表示行に基づいて、当該表示行について各制御信号が出力済みであるか否かを判定し、出力済みでないと判定された場合にのみ、当該表示行についての各制御信号を出力するので、既に表示された画像の再度の表示処理を防止し、効率的に画像を表示することができる。
【０１４１】
また更に、ディスプレイモジュール４７の表示素子上に、複数の走査線と複数のデータ線とが交差するように配置するとともに当該交差夫々に対応して画素電極を形成し、走査線及びデータ線は夫々アドレスドライバＡＤ及びスキャンドライバＳＤと静電結合するように構成したので、アドレスドライバＡＤ及びスキャンドライバＳＤの数を減らして、コストを削減することができる。
［２．第２実施形態］
次に、本発明の第２の実施形態について説明する。
【０１４２】
上記説明した第１実施形態においては、Ｉ／Ｆターミナル３０とサブディスプレイ４０との間で、画像データ（アナログＲＧＢ信号）を電磁誘導により伝送していたが、以下に説明する第２実施形態においては、Ｉ／Ｆターミナル３０において、画像データに基づいてアドレス制御信号及びスキャン制御信号を出力し、当該各制御信号を電磁誘導により伝送するようになっている。なお、本実施形態に係る情報表示システムＳの全体構成は第１実施形態の場合と同様であるので、詳細な説明は省略する。
［２．１  Ｉ／Ｆターミナル３０の構成及び機能概要］
次に、Ｉ／Ｆターミナル３０の構成及び機能概要について、図１０を用いて説明する。
【０１４３】
図１０は、第２実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図であり、同図において、上記図２と同様の要素については同様の符号を付している。
【０１４４】
図１０に示すように、Ｉ／Ｆターミナル３０は、モニタ部３１と、出力制御部３２と、制御信号送信手段としての送信部３３と、Ａ／Ｄコンバータ３４と、画像データ記憶手段としてのラインメモリ３５と、表示位置検出手段としてのカウンタ部３６と、制御信号出力手段及び判定手段としてのデータ処理部３７と、を備えている。
【０１４５】
ここで、Ａ／Ｄコンバータ３４、ラインメモリ３５、カウンタ部３６及びデータ処理部３７の構成及び機能は、基本的に第１実施形態に係るサブディスプレイ４０のＡ／Ｄコンバータ４２、ラインメモリ４３、カウンタ部４４及びデータ処理部４８と夫々同様である。
【０１４６】
つまり、出力制御部３２から出力されたＲＧＢ各画像信号はＡ／Ｄコンバータ３４によりデジタル値の画像データに変換されラインメモリ３５に記憶されるようになっている。また、出力制御部３２から出力された垂直同期信号及び水平同期信号は、カウンタ部３６に入力され、当該カウンタ部３６から行検出信号が出力されるようになっている。
【０１４７】
また、データ処理部３７は出力検出信号を入力するとともに、ラインメモリ３５から画像データを読み出し、アドレス制御信号及びスキャン制御信号を送信部３３に出力するようになっている。
【０１４８】
また、送信部３３は、データ処理部３７から出力される各制御信号に夫々対応する送信用コイルを有しており、各制御信号を電磁誘導によりサブディスプレイ４０に送信するようになっている。
［２．２  サブディスプレイ４０の構成及び機能概要等］
次に、サブディスプレイ４０の構成及び機能概要について、図１１を用いて説明する。
【０１４９】
図１１は、第２実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図であり、同図において、上記図３と同様の要素については同様の符号を付している。
【０１５０】
図１１に示すように、サブディスプレイ４０は、制御信号受信手段としての受信部４１と、データ線駆動部４５と、走査線駆動部４６と、ディスプレイモジュール４７と、を備えている。
【０１５１】
受信部４１は、アドレス制御信号及びスキャン制御信号に夫々対応した受信用コイルを有しており、Ｉ／Ｆターミナル３０の送信部３３から電磁波として送信された各制御信号を受信し、データ線駆動部４５及び走査線駆動部４６に出力するようになっている。
【０１５２】
なお、ディスプレイモジュール４７及び駆動回路５０の構成、並びに駆動回路５０の駆動シーケンスは第１実施形態の場合と同様であるので、詳細な説明は省略する。
【０１５３】
また、情報表示システムＳの動作も、第１実施形態の場合と基本的に同様であり、Ｉ／Ｆターミナル３０のデータ処理部３７の処理内容は、第１実施形態に係るサブディスプレイ４０のデータ処理部４８の処理内容と同様であるので、詳細な説明は省略する。
【０１５４】
以上説明したように、本実施形態によれば、第１実施形態と同様の作用による効果に加えて、端末装置１０から出力された画像データを、Ｉ／Ｆターミナル３０で処理し、アドレス制御信号及びスキャン制御信号を電磁誘導によりサブディスプレイ４０に伝送するようにしたので、サブディスプレイを簡易な構成とすることが可能となり、サブディスプレイのコストを削減することができる。そして、当該コスト削減の効果は、情報表示システムに含まれるサブディスプレイが多数なるほど顕著に現れることとなる。
［３．第３実施形態］
次に、本発明の第３の実施形態について説明する。
【０１５５】
上記説明した第２実施形態においては、Ｉ／Ｆターミナル３０とサブディスプレイ４０との間で、アドレス制御信号及びスキャン制御信号を電磁誘導により伝送していたが、以下に説明する第３実施形態においては、Ｉ／Ｆターミナル３０が駆動信号を出力し、当該各駆動信号を電磁誘導により伝送するようになっている。なお、本実施形態に係る情報表示システムＳの全体構成は第１実施形態の場合と同様であるので、詳細な説明は省略する。
［３．１  Ｉ／Ｆターミナル３０の構成及び機能概要］
次に、Ｉ／Ｆターミナル３０の構成及び機能概要について、図１２を用いて説明する。
【０１５６】
図１２は、第３実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図であり、同図において、上記図１０と同様の要素については同様の符号を付している。
【０１５７】
図１２に示すように、Ｉ／Ｆターミナル３０は、モニタ部３１と、出力制御部３２と、駆動信号送信手段としての送信部３３と、Ａ／Ｄコンバータ３４と、画像データ記憶手段としてのラインメモリ３５と、表示位置検出手段としてのカウンタ部３６と、制御信号出力手段及び判定手段としてのデータ処理部３７と、データ線駆動部３８と、走査線駆動部３９と、を備えている。
【０１５８】
ここで、データ線駆動部３８及び走査線駆動部３９構成及び機能は、基本的に第１実施形態に係るサブディスプレイ４０のデータ線駆動部４５及び走査線駆動部４６と夫々同様である。
【０１５９】
つまり、データ線駆動部３８は、サブディスプレイ４０におけるディスプレイモジュール４７のデータ線の数をＭ本とした場合に、２√Ｍ個のアドレスドライバＡＤを有しており、データ処理部３７から出力されたアドレス制御信号に基づいて、各アドレスドライバＡＤから、対応するデータ線に印加されるべき駆動電圧に応じた駆動信号を送信部３３に出力するようになっている。
【０１６０】
また、走査線駆動部３９は、サブディスプレイ４０におけるディスプレイモジュール４７の走査線の数をＮ本とした場合に、２√Ｎ個のスキャンドライバＳＤを有しており、データ処理部３７から出力されたスキャン制御信号に基づいて、各スキャンドライバＳＤから、対応する走査線に印加されるべき駆動電圧に応じた駆動信号を送信部３３に出力するようになっている。
【０１６１】
また、送信部３３は、データ線駆動部３８及び走査線駆動部３９から出力される各駆動信号に夫々対応する送信用コイルを有しており（２√Ｍ＋２√Ｎ個）、各駆動信号を電磁誘導によりサブディスプレイ４０に送信するようになっている。
［３．２  サブディスプレイ４０の構成及び機能概要等］
次に、サブディスプレイ４０の構成及び機能概要について、図１３を用いて説明する。
【０１６２】
図１３は、第３実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図であり、同図において、上記図１１と同様の要素については同様の符号を付している。
【０１６３】
図１３に示すように、サブディスプレイ４０は、駆動信号受信手段としての受信部４１と、ディスプレイモジュール４７と、を備えている。
【０１６４】
受信部４１は、各駆動信号に夫々対応した受信用コイルを有しており（２√Ｍ＋２√Ｎ個）、Ｉ／Ｆターミナル３０の送信部３３から電磁波として送信された各駆動信号を受信し、当該各信号をディスプレイモジュール４７のデータ線及び走査線の供給端に印加するようになっている。
【０１６５】
また、ディスプレイモジュール４７の各データ線及び走査線は、夫々対応する受信部４１の受信用コイルとコンデンサＣａ及びＣｓを介して静電結合されている。
【０１６６】
なお、ディスプレイモジュール４７及び駆動回路５０の構成、並びに駆動回路５０の駆動シーケンスは第２実施形態の場合と同様であるので、詳細な説明は省略する。
【０１６７】
また、情報表示システムＳの動作も、第２実施形態の場合と基本的に同様であるので、詳細な説明は省略する。
【０１６８】
以上説明したように、本実施形態によれば、第２実施形態と同様の作用による効果に加えて、Ｉ／Ｆターミナル３０で駆動信号を出力し、当該駆動信号を電磁誘導によりサブディスプレイ４０に伝送するようにしたので、更に、サブディスプレイを簡易な構成とすることが可能となり、サブディスプレイのコストを削減することができる。
【０１６９】
なお、上記各実施形態においては、端末装置１０、メインディスプレイ２０及びＩ／Ｆターミナル３０を別個の装置としていたが、この中の全部又は一部を一体の装置として構成しても良く、例えば、ＰＤＡ（Personal Digital Assistant）等として構成しても良い。
【０１７０】
また、上記各実施形態においては、端末装置１０に２本のディスプレイケーブルを接続するように構成しているが、例えば、端末装置１０には１本のディスプレイケーブルを接続し、信号分配器等を介して、メインディスプレイ２０及びＩ／Ｆターミナル３０夫々にディスプレイケーブルを接続するように構成しても良いし、当該信号分配器等をＩ／Ｆターミナル３０が備えるようにしても良い。
【０１７１】
更にまた、上記各実施形態においては、アナログＲＧＢ信号の形態で、端末装置１０から画像データを出力するようにしているが、例えば、ＮＴＳＣ（National Television Standards Committee）、ＰＡＬ（Phase Alternating Line）、ＤＶＩ（Digital Visual Interface）等の信号の形態で出力しても良い。
【０１７２】
また更に、上記各実施形態においては、１行分の画像データをラインメモリに記憶し、データ処理部は１行単位で制御信号の出力等の処理を行っているが、複数行の画像データをラインメモリに記憶し、当該複数行単位で処理を行うようにしても良い。
【０１７３】
更にまた、上記各実施形態においては、サブディスプレイ４０における駆動回路５０の全てのデータ線及び走査線を駆動用の各ドライバまたは受信用コイルと静電結合し、静電結合方式により駆動していたが、例えば、コンデンサを介さずに結合し、単純マトリクス方式により駆動しても良い。ただし、この場合は、データ線及び走査線夫々に対応するドライバまたは受信用コイルが必要となるため、当該ドライバまたは受信用コイルの数が増加する。また、データ線または走査線のいずれか一方のみを静電結合するようにしても良く、この場合は、全てを単純マトリクス方式により結合するよりも、駆動用のドライバまたは受信用コイルの数を減らすことができる。
【図面の簡単な説明】
【０１７４】
【図１】情報表示システムＳの概要構成の一例を示す図である。
【図２】第１実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図である。
【図３】第２実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図である。
【図４】ディスプレイモジュール４７の概要構成の一例を示す模式図である。
【図５】駆動回路５０を簡略化した模式的に示した平面図である。
【図６】ディスプレイモジュール４７における表示素子の１つの画素の断面構成を示す断面図である。
【図７】給電端Ｘａ１または給電端Ｘｂ１に印加される電位として、電位Ｖを加えた場合、または電位を０にした場合における画素電極３の電位の大きさを示す図である。
【図８】駆動回路５０による１行目の画素に黒色表示を行わせる場合における駆動シーケンスの一例を示す図である。
【図９】サブディスプレイ４０のデータ処理部４８の処理例を示すフローチャートである。
【図１０】第２実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図である。
【図１１】第２実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図である。
【図１２】第３実施形態に係るＩ／Ｆターミナル３０の概要構成の一例を示すブロック図である。
【図１３】第３実施形態に係るサブディスプレイ４０の概要構成の一例を示すブロック図である。
【符号の説明】
【０１７５】
１  上側基板
２  下側基板
３、４  画素電極
５、６  電荷輸送層
１０  端末装置
２０  メインディスプレイ
３０  Ｉ／Ｆインタフェース
３１  モニタ部
３２  出力制御部
３３  送信部
３４、４２  Ａ／Ｄコンバータ
３５、４３  ラインメモリ
３６、４４  カウンタ部
３７、４８  データ処理部
３８、４５  データ線駆動部
３９、４６  走査線駆動部
４０  サブディスプレイ
４１  受信部
４７  ディスプレイモジュール
５０  駆動回路
ＢＴ  黒トナー
ＷＴ  白色粒子
Ｓ  情報表示システム
【図１】
0005124935.tif 000005
【図２】
0005124935.tif 000006
【図３】
0005124935.tif 000007
【図４】
0005124935.tif 000008
【図５】
0005124935.tif 000009
【図６】
0005124935.tif 000010
【図７】
0005124935.tif 000011
【図８】
0005124935.tif 000012
【図９】
0005124935.tif 000013
【図１０】
0005124935.tif 000014
【図１１】
0005124935.tif 000015
【図１２】
0005124935.tif 000016
【図１３】
0005124935.tif 000017