(57)【特許請求の範囲】
【請求項１】
窒化物半導体下層と窒化物半導体上層が積層されている半導体基板と、
その半導体基板の表面に形成されているソース電極とドレイン電極と、
そのソース電極とドレイン電極の間に位置している前記半導体基板の表面に形成されているゲート電極を備えており、
前記窒化物半導体下層の表面に凹部が形成されており、
前記凹部は、前記ソース電極とドレイン電極を結ぶ方向に伸びている側面と、底面と、を備えており、
前記窒化物半導体上層は、前記窒化物半導体下層よりも大きなバンドギャップを備えており、
前記窒化物半導体上層は、前記窒化物半導体下層の前記表面と、前記凹部の前記側面と、の双方に対してヘテロ接合しており、
前記ゲート電極は、前記凹部よりも前記ソース電極寄りの前記半導体基板の表面と前記凹部よりも前記ドレイン電極寄りの前記半導体基板の表面をも覆っていることを特徴とする半導体装置。
【請求項２】
前記ソース電極と前記ドレイン電極の間に位置している前記窒化物半導体下層に、複数個の前記凹部が、前記ソース電極と前記ドレイン電極を結ぶ方向に直交する方向に配列されており、
前記ゲート電極が、ヘテロ接合している前記窒化物半導体上層の表面を被覆していることを特徴とする請求項１の半導体装置。
【請求項３】
前記窒化物半導体下層の前記凹部の前記底面が絶縁層で被覆されていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置を製造する方法であり、
前記窒化物半導体下層の前記表面に前記凹部を形成する凹部形成工程であって、前記凹部は、前記側面と前記底面とを備える、前記凹部形成工程と、
前記凹部形成工程の後に、前記窒化物半導体上層が、前記窒化物半導体下層の前記表面と、前記凹部の前記側面と、の双方に対してヘテロ接合するように、前記窒化物半導体上層を形成する工程と、
前記窒化物半導体下層または前記窒化物半導体上層の表面に、前記ソース電極と前記ドレイン電極を形成する工程と、
前記窒化物半導体上層の表面に前記ゲート電極を形成する工程を備えていることを特徴とする半導体装置の製造方法。
【請求項５】
窒化物半導体下層と窒化物半導体上層が積層されている半導体基板と、
その半導体基板の表面に形成されているソース電極とドレイン電極と、
そのソース電極とドレイン電極の間に位置している前記半導体基板の表面に形成されているゲート電極を備えており、
前記窒化物半導体下層の表面に凹部が形成されており、
前記凹部は、前記ソース電極とドレイン電極を結ぶ方向に伸びている側面と、底面と、を備えており、
前記窒化物半導体上層は、前記窒化物半導体下層よりも大きなバンドギャップを備えており、
前記窒化物半導体上層は、前記窒化物半導体下層の前記表面と、前記凹部の前記側面と、前記凹部の前記底面と、のうちの前記側面のみに対してヘテロ接合しており、
前記ゲート電極は、前記凹部よりも前記ソース電極寄りの前記半導体基板の表面と前記凹部よりも前記ドレイン電極寄りの前記半導体基板の表面をも覆っていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体のヘテロ接合を利用する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体のヘテロ接合を有するＨＥＭＴ（High Electron Mobility Transistor）の開発が進められている。ＨＥＭＴでは、バンドギャップの異なる二つの窒化物半導体をヘテロ接合することによって、ヘテロ接合界面に二次元電子ガス層を形成する。この二次元電子ガス層を利用して電子を走行させることによって、電子の移動度を高めることができ、高速動作を実現することができる。
【０００３】
図１７に、窒化物半導体層を用いた従来の一般的なＨＥＭＴ４００の斜視図を示す。ＨＥＭＴ４００は、ＧａＮ層５２とＡｌＧａＮ層５４が順に積層されている半導体基板５５を備えている。半導体基板５５の表面に、ソース電極５６とドレイン電極６０が形成されている。ソース電極５６とドレイン電極６０の間に位置している半導体基板５５の表面に、ゲート電極５８が形成されている。ＨＥＭＴ４００は、プレーナーゲート型の半導体装置である。
【０００４】
ＨＥＭＴ４００では、ＧａＮ層５２とＡｌＧａＮ層５４の界面に二次元電子ガス層が形成される。ゲート電極５８に電圧を印加することによって、ソース電極５６とドレイン電極６０の間を流れるドレイン電流を制御することができる。窒化物半導体のヘテロ接合を利用する従来の半導体装置は、一般的に、高温動作時においてドレイン電流が減少するという問題を持っている。
【０００５】
図１８に、従来のＨＥＭＴ４００において、動作温度を−１５０℃から２３０℃まで変化させたときのドレイン電流とドレイン電圧の関係を表した図を示す。また、図１９に、従来のＨＥＭＴ４００において、動作温度を２７℃から２２７℃まで変化させたときのドレイン電流とゲート電圧の関係を表した図を示す。図１８の横軸はドレイン電圧（Ｖｄ）を示す。図１９の横軸はゲート電圧（Ｖｇ）を示す。図１８、図１９の縦軸はドレイン電流（Ｉｄ）を示す。図１８、図１９に示すように、従来のＨＥＭＴ４００では動作温度が高くなるにつれてドレイン電流が減少する。ドレイン電圧やゲート電圧が高くなるほど、温度上昇に伴うドレイン電流の減少率が大きくなる。このような技術が、例えば、特許文献１等に開示されている。
【０００６】
図２０に、改良されたＨＥＭＴ５００の斜視図を示す。ＨＥＭＴ５００は、ＧａＮ層６２とＡｌＧａＮ層６４が順に積層されている半導体基板６５を備えている。半導体基板６５の表面に、ソース電極６６とドレイン電極７０が形成されている。ソース電極６６とドレイン電極７０の間は、ナノサイズの幅をもつ複数の細線で結ばれている。各細線は、ＧａＮ層６２にＡｌＧａＮ層６４が積層されたヘテロ構造が形成されている。ゲート電極６８は、ソース電極６６とドレイン電極７０の間の位置を、ソース電極６６とドレイン電極７０に平行に伸びている。ゲート電極６８は、複数の細線に亘って連続して伸びている。
【０００７】
この技術では、ソース電極６６とドレイン電極７０を結ぶチャネル部を細線構造に分割している。ゲート電極６８がＡｌＧａＮ層６４の側面に達している。このためにＨＥＭＴ５００では、横方向電界効果によって閾値電圧が正側にシフトする。閾値電圧が正側にシフトすることによってノーマリオフ状態を実現できる。またチャネル部を細線構造に分割すると、ゲート電圧の増加に対してドレイン電流が敏感に増大する。このような技術が非特許文献１に開示されている。
【０００８】
【特許文献１】特開２００６−２１０７２５
【非特許文献１】ELECTRONICS LETTERS 7th June 2007 Vol.43 No.12 “Simulation of high-power 4H-SiC MESFETs with 3D tri-gate structure” J.Zhang, B.Zhang and Z.Li,
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＨＥＭＴ４００のみならず、ＨＥＭＴ５００によっても、高温動作時にドレイン電流が減少する傾向を低減することはできない。ドレイン電流の負の温度特性を改善することができない。
ドレイン電流に負の温度特性がある場合、ドレイン電流を一定値に調整するためには、ドレイン電流を検出し、検出したドレイン電流が一定値になるように、ゲート電圧またはドレイン電圧を制御する必要があった。あるいは、素子温度を検出し、その温度におけるドレイン電流の低下量を予想し、その予想低下量を補償するゲート電圧またはドレイン電圧に調整する必要があった。ドレイン電流の負の温度特性を補償するために、複雑な制御回路を用いる必要があった。
【００１０】
本発明は、上記の課題を解決するために提案された。すなわち本発明は、窒化物半導体のヘテロ接合を利用する半導体装置において、動作温度の変化に対するドレイン電流の変化率が低い半導体装置を提供することを目的とする。また、そのような半導体装置を製造する方法を提供することをも目的とする。
【課題を解決するための手段】
【００１１】
本発明は、窒化物半導体のヘテロ接合を有する半導体装置に関する。特に、ヘテロ接合面に凹凸が形成されているマルチメサ構造を有する半導体装置に関する。
本発明の半導体装置は、窒化物半導体下層と窒化物半導体上層が積層されている半導体基板を備えている。窒化物半導体の種類は限定されない。
本発明の半導体装置は、半導体基板の表面に形成されているソース電極とドレイン電極と、ソース電極とドレイン電極の間に位置している半導体基板の表面に形成されているゲート電極を備えている。ソース電極とドレイン電極は、半導体基板の表面にオーミック接触している。ゲート電極は、絶縁膜を介して半導体基板の表面に対向していてもよいし、半導体基板の表面にショットキー接合していてもよい。
【００１２】
本発明の半導体装置では、窒化物半導体下層の表面に、ソース電極とドレイン電極を結ぶ方向に伸びる側面を形成する凹凸が形成されている。窒化物半導体下層の表面に凸部を形成して凹凸を形成してもよいし、凹部を形成して凹凸を形成してもよい。少なくとも１対の凹凸を形成する。
本発明の半導体装置では、窒化物半導体上層のバンドギャップが窒化物半導体下層のバンドギャップよりも大きい。前記した表面に露出している窒化物半導体下層に対して窒化物半導体上層がヘテロ接合している。また、窒化物半導体下層に対して窒化物半導体上層がヘテロ接合していてもよい。
本発明の半導体装置では、ゲート電極が、前記した表面又は表面と側面においてヘテロ接合している窒化物半導体上層の表面を被覆している。各々の表面又は表面と側面を覆うゲート電極同士が連続していてもよいし、各々の表面又は表面と側面を覆うゲート電極同士が分断されていてもよい。各々の表面又は表面と側面を覆うゲート電極の電位を制御できるのであれば、各々の側面を覆うゲート電極同士が分断されていてもよい
【００１３】
本発明の半導体装置によると、凹凸の表面又は表面と側面に平行に伸びるヘテロ接合面が形成され、凹凸の表面又は表面と側面に平行に伸びる二次元電子ガス層が形成される。ゲート電極で凹部の側面を覆う。凹部の側面を覆うだけでなく、凹部よりもソース電極寄りの半導体基板の表面（凹部の外側に位置する半導体基板の表面）と、凹部よりもドレイン電極寄りの半導体基板の表面をも覆っている。本発明者らは、このような構造を備えている半導体装置によって、従来の半導体装置では避けられなかったドレイン電流の負の温度特性が改善されることを見出した。本発明の半導体装置は、高温動作時であっても、ドレイン電流の減少率が小さい。
なお、本発明の半導体装置は、ノーマリオンタイプであってもよいし、ノーマリオフタイプであってもよい。どちらのタイプであっても、従来の半導体装置に比べてドレイン電流の負の温度特性を改善することができる。複雑な制御回路を用いることなく、ドレイン電流の変化幅を低減することができる。
【００１４】
本発明の一つの態様では、ソース電極とドレイン電極の間に位置している窒化物半導体下層に、複数個の凹部を形成する。その凹部群は、ソース電極とドレイン電極を結ぶ方向に直交する方向に配列する。
この場合、ドレイン電流を大幅に増加させることができる。
【００１５】
本発明の半導体装置では、窒化物半導体下層の凹部の底面を絶縁層で被覆してもよい。このような構造であっても、ドレイン電流の負の温度特性が改善される。
【００１６】
本発明は、半導体装置を製造する新規な方法をも提供する。この方法は、表面に凹凸を有する窒化物半導体下層を形成する工程を備えている。その凹凸は、表面が平坦な窒化物半導体下層の表面の凸部形成位置に、窒化物半導体下層をさらに成長させることによって凹凸を形成してもよいし、表面が平坦な窒化物半導体下層の凹部形成位置をエッチングすることによって凹凸を形成してもよい。
本発明の製造方法は、凹凸を有する窒化物半導体下層の表面に窒化物半導体上層を形成する工程と、ソース電極とドレイン電極を形成する工程を備えている。ソース電極とドレイン電極は、前記した凹凸によって形成される側面の延長上の位置であって、その側面を挟む位置に分けて形成する。ソース電極とドレイン電極は、窒化物半導体上層の表面に形成してもよいし、ソース電極とドレイン電極を形成する範囲の窒化物半導体上層を除去して窒化物半導体下層の表面に形成してもよい。本発明の製造方法は、さらに、少なくとも前記した凹部よりも前記ソース電極寄りの半導体基板の表面と前記ドレイン電極寄りの半導体基板の表面を覆うゲート電極を形成する工程を備えている。
【発明の効果】
【００１７】
本発明によると、窒化物半導体のヘテロ接合を有する半導体装置において、動作温度の上昇に伴うドレイン電流の減少量を低減することができる。
【発明を実施するための最良の形態】
【００１８】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）  窒化物半導体上層は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。
（第２特徴）  ゲート電極と窒化物半導体上層の間に絶縁膜が介在する。
（第３特徴）  ゲート電極は窒化物半導体上層に直接に接するが、ショットキー接触している。
（第４特徴）  ソース電極とドレイン電極を形成した後に熱処理する。
（第５特徴）  複数個の凹凸を形成するとともに隣接する凹部と凹部の間の間隔を、ナノメートルよりも狭く形成する。
【実施例】
【００１９】
（第１実施例）
図１に、本発明の第１実施例であるＨＥＭＴ１００の斜視図を示す。ＨＥＭＴ１００は、アンドープのＧａＮ層２とｎ型のＡｌＧａＮ層４が順に積層されている半導体基板５を利用して形成されている。ＡｌＧａＮ層４は、Ａｌ０．２７Ｇａ０．７３Ｎの組成比で構成されており、その厚みは２５ｎｍである。半導体基板５の表面の異なる位置に、ソース電極６とドレイン電極１０が形成されている。ソース電極６とドレイン電極１０は、半導体基板５にオーミック接触する金属層で形成されている。ソース電極６とドレイン電極１０の間に位置している半導体基板５の表面に、ゲート電極８が形成されている。
ソース電極６とドレイン電極１０の間に位置している半導体基板５の表面に複数の凹部１４が形成されている。複数の凹部１４は、ソース電極６とドレイン電極１０の長手方向（図示Ｂ方向）に、規則的間隔を置いて配列されている。各々の凹部１４は、ソース電極６とドレイン電極１０を結ぶ第１方向（図示Ａ方向）に伸びる第１側面１２ａと、第１方向に直交する第２方向（図示Ｂ方向）に伸びる第２側面を形成している。
実際には、ＧａＮ層２の表面に凹部１４が形成されている。ＡｌＧａＮ層４は、凹部１４が形成されているＧａＮ層２の凸部表面をほぼ一様な厚みで被覆している。ＡｌＧａＮ層４は、凸部表面１３ａに露出しているＧａＮ層２に対して、ヘテロ接合している。ゲート電極６は、第１側面１２ａと第２側面１２ｂを被覆しているとともに、第２側面１２ｂに続く凸部の表面にまで伸びている。すなわち、凹部１４よりもソース電極６寄りの凸部の表面と、凹部１４よりもドレイン電極１０寄りの凸部の表面にまで伸びている。また、第１側面１２ａに続く凸部の表面にまで伸びている。すなわち、凹部１４と凹部１４の間に位置する凸部の表面にまで伸びている。
ＧａＮ層２に２５ｎｍの厚みのＡｌＧａＮ層４が積層されている。半導体基板５のシートキャリア密度は１．４×１０１３ｃｍ２であり、移動度は９８０ｃｍ２／Ｖｓである。
【００２０】
図２に、図１におけるＨＥＭＴ１００のII−II線断面図を示す。凹部１４群が形成されているＧａＮ層２の凸部表面には、ＡｌＧａＮ層４が形成されている。ＡｌＧａＮ層４の凸部表面とＧａＮ層２の第１側面１２ａと底面１１にはゲート電極８が形成されている。ゲート電極８は、ゲート絶縁膜８ａとその表面に形成されている電極金属８ｂで構成されている。ゲート電極８が、絶縁ゲート構造になっていると、ゲート電極８がＡｌＧａＮ層４にショットキー接合している場合に比べて、高温環境でも安定して動作させることができる。図３に、図１におけるＨＥＭＴ１００のIII−III断面の断面図を示す。ＧａＮ層２の表面に形成されている凹部１４群は、図２に示すように、凹部の底面１１と、第１側面１２ａと、第１側面１２ａに続く凸部の表面１３ａを提供する。また、図３に示すように、第２側面１２ｂと、第２側面に続く凸部の表面１３ｂを提供する。第１側面１２ａは、ソース電極６とドレイン電極１０を結ぶ第１方向（図１のＡ方向）に伸びている。第２側面１２ｂは、第１方向（図１のＡ方向）に直交する第２方向（図１のＢ方向）に伸びている。ＡｌＧａＮ層４は、凹部１４群が形成されているＧａＮ層２の凸部表面において、ＧａＮ層２にヘテロ接合している。
ゲート電極８は、凹部１４の内部と、図２に示す凸部の表面１３ａを覆っている。ゲート電極８は、第１方向に長く連続的に伸びている。ゲート電極８は、凹部１４群が形成されている範囲よりも第２方向に所定距離だけはみ出している。ゲート電極８は、図３に示されているように、第２側面１２ｂに続く凸部の表面１３ｂにまで伸びている。すなわち、ゲート電極８は、凹部１４よりもソース電極６寄りの範囲と、凹部１４よりもドレイン電極１０寄りの範囲にも形成されている。
凹部１４と隣接する凹部１４の間隔、ならびに各々の凹部１４の第２方向の距離は、ナノサイズのものであることが好ましい。ソース電極６とドレイン電極１０を結ぶチャネル部がナノサイズの細線構造に分割されていることが好ましい。この場合、ゲート電極８が第１側面１２ａにおけるＡｌＧａＮ層４の側面に対向していると、横方向電界効果によって閾値電圧が正側にシフトし、ノーマリオフ状態を実現する。また、チャネル部が複数の細線構造に分割されているために、ゲート電圧の増加に対してドレイン電流が敏感に増大する。
【００２１】
ＨＥＭＴ１００では、二次元電子ガス層がＧａＮ層２内のうちのＧａＮ層２とＡｌＧａＮ層４の界面近傍に形成される。図４に、ＨＥＭＴ１００において、動作温度を２７℃から２２７℃まで変化させたときのドレイン電流とゲート電圧の関係を表した図を示す。図４の横軸はゲート電圧（Ｖｇ）を示す。図４の縦軸はドレイン電流（Ｉｄ）を示す。図４に示すように、ＨＥＭＴ１００では、窒化物半導体層のヘテロ接合を有する従来の半導体装置の場合と異なり、温度が２３０℃付近まで上昇してもドレイン電流の減少がほとんど見られない。ＨＥＭＴ１００の構造によって形成される均一な電界分布がＨＥＭＴ１００の温度に依存する変化を効果的に抑制している。
ゲート電極が凹部よりもソース電極寄りの半導体基板の表面と凹部よりもドレイン電極寄りの半導体基板の表面を覆うことにより、ＨＥＭＴ１００が温度に依存して変化する現象を効果的に抑制することができる。図２０の構造では、ゲート電極は凹部のみに形成されている。これでは、温度に依存して変化する現象を効果的に抑制できない。図２に示すように、ゲート電極が凹部よりもソース電極寄りの半導体基板の表面と凹部よりもドレイン電極寄りの半導体基板の表面を覆うことにより、ＨＥＭＴ１００が温度に依存して変化する現象を効果的に抑制することができる。
【００２２】
図５〜図８に、ＨＥＭＴ１００を製造する方法を示す。ＨＥＭＴ１００の製造方法は、図１におけるII−II断面で説明する。
最初に、図５に示すように、気相成長法によって、サファイア基板（図示はしない）の表面にアンドープのＧａＮ層２を５０ｎｍ以上結晶成長させる。
次に図６に示すように、ＧａＮ層２の表面の全域に、ＡｌＧａＮ層４を２５ｎｍ結晶成長させる。凸部の表面１３ａにのみＡｌＧａＮ層４が存在し、ヘテロ接合が得られる。
次に図７に示すように、ＧａＮ層２の表面に電子線露光とウェットエッチングによってマスクパターンを形成する。その後、ＣＨ４／Ｋ２／Ａｒ／Ｎ２を用いてＥＣＲ−ＲＩＢＥ法によってＧａＮ層２とＡｌＧａＮ層４の表面を選択的にエッチングして、深さ５０ｎｍの凹部１４を形成する。このとき、凹部１４の第１側面１２ａと第２側面１２ｂは、表面に向かって凹部１４が拡大する向きに傾く。
【００２３】
次に図８に示すように、凸部のＡｌＧａＮ層４の表面と凹部のＧａＮ層２の第１側面１２ａと底面１１にゲート絶縁膜８ａを形成する。ゲート絶縁膜８ａの材料としては、Ａｌ２Ｏ３やＳｉＯ２などを用いる。ゲート絶縁膜８ａは、段落００２０で説明したゲート電極８の形成範囲に形成する。
次に図示はしないが、ＡｌＧａＮ層４の表面に、ソース電極６とドレイン電極１０を形成する。ソース電極６とドレイン電極１０の材料は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを用いる。ソース電極６とドレイン電極１０は、第１側面１２ａを挟んだ両サイドに設ける。すなわち、ソース電極６とドレイン電極１０は、凹部１４群の両サイドに形成する。ソース電極６とドレイン電極１０を形成する部位ではＡｌＧａＮ層４を除去し、ＧａＮ層２の表面にソース電極６とドレイン電極１０を形成してもよい。
次に図示はしないが、ゲート絶縁膜８ａの表面に電極金属８ｂを形成する。電極金属８ｂの材料には、Ｎｉ／Ａｕを用いる。その後、電極形成部分を熱処理する。熱処理を行うことによって、ソース電極６とＡｌＧａＮ層４（またはＧａＮ層２）の間、ドレイン電極１０とＡｌＧａＮ層４（またはＧａＮ層２）の間のコンタクト抵抗を低減させる。上記の製造方法によって、ＨＥＭＴ１００を製造することができる。
【００２４】
（第２実施例）
図９に、第２実施例であるＨＥＭＴ２００の凸部１４を、第２方向に切った断面図を示す。図２に相当する。ＨＥＭＴ２００は、ＨＥＭＴ１００と比べて凹部１４の断面の構造が異なる。半導体装置２００の外観は半導体装置１００と同様であるため、省略する。
図９に示すように、ＨＥＭＴ２００では、凹部１４の底面１１では、ＡｌＧａＮ層４の代わりに、ＳｉＮ膜（絶縁膜）１８が形成されている。凹部１４の第１側面１２ａでは、ＧａＮ層２とＡｌＧａＮ層４のヘテロ接合が形成されている。その他の点は第１実施例と同様であり、第１側面１２ａと、第１側面１２ａに続く凸部の表面１３ａと、第２側面１２ｂと、第２側面１２ｂに続く凸部の表面１３ｂでは、ＧａＮ層２とＡｌＧａＮ層４のヘテロ接合面に絶縁膜８ａを介して金属電極８ｂが対向している。
第２実施例では、二次元電子ガス層が、第１側面１２ａと、第２側面１２ｂと、第１側面１２ａに続く凸部の表面１３ａと、第２側面１２ｂに続く凸部の表面１３ｂに形成される。凹部の底面１１では、二次元電子ガス層は形成されない。ＨＥＭＴ２００は、第１側面１２ａにもヘテロ接合が形成されているため、ＨＥＭＴ１００に比べて単位ゲート幅あたりのドレイン電流が増加する。
【００２５】
図１０に、ＨＥＭＴ２００の動作温度を−１５０度から２３０℃まで変化させたときのドレイン電流とドレイン電圧の関係を表した図を示す。図１０の横軸は、ドレイン電圧（Ｖｄ）を示す。図１０の縦軸は、ドレイン電流（Ｉｄ）を示す。図１０に示すように、ＨＥＭＴ２００では、ドレイン電圧が高い状態において、温度が−１５０度から２３０℃まで上昇しても、ドレイン電流の減少がほとんど見られない。ドレイン電流とゲート電圧の間には図４に示したものと同様の関係が得られる。
【００２６】
図１１〜図１５に、ＨＥＭＴ２００を製造する方法を示す。ＨＥＭＴ１００の製造方法は、凹部１４群を第２方向に切った断面図で説明する。
まず、図１１に示すように、気相成長法によって、サファイア基板（図示はしない）の表面にアンドープのＧａＮ層２を結晶成長させる。
次に図１２に示すように、ＧａＮ層２の表面をクリーニングした後に、ＧａＮ層２の表面にＳｉＮ膜１８を気相堆積法によって堆積した後、露光技術とエッチング技術により、必要な箇所のみにＳｉＮ膜１８を形成する。ＳｉＮ膜１８を形成する部分が、凹部１４の底面１１となる。ＳｉＮ膜１８は２０〜３０ｎｍ堆積する。
次に、図１３に示すように、ＳｉＮ膜１８を形成していない範囲のＧａＮ層２の表面にアンドープのＧａＮ層２をさらに５０ｎｍ程度結晶成長させる。ＳｉＮ膜１８、１８の間に成長するＧａＮ層２は、図１３に示すように、台形状に成長する。その結果、ＧａＮ層２の表面に凹部１４が形成される。図１３に示す凹部１４は、凹部１４の底面１１と、第１側面１２ａと、第１側面に続く表面１３ａと、第２側面（図１３では図示はしないが、図３で１２ｂとして図示されている）と、第２側面１２ｂに続く凸部の表面１３ｂ（図３参照）で構成される。
【００２７】
次に図１４に示すように、ＧａＮ層２の表面にＡｌＧａＮ層４を１０〜２０ｎｍ結晶成長させる。ＳｉＮ膜１８の表面にはＡｌＧａＮ層４は形成されない。ＡｌＧａＮ層４は、第１側面１２ａに露出するＧａＮ層２の表面と、第２側面１２ｂに露出するＧａＮ層２の表面と、凸部の表面１３ａに形成される。
次に図１５に示すように、ＡｌＧａＮ層４の表面の一部とＳｉＮ膜１８の表面に、ゲート絶縁膜８ａを形成する。ゲート絶縁膜８ａの材料としては、Ａｌ２Ｏ３やＳｉＯ２などを用いる。ゲート絶縁膜８ａは、段落００２０で説明したゲート電極８の形成範囲に形成する。
次に図示はしないが、ＡｌＧａＮ層４の表面に、ソース電極６とドレイン電極１０を形成する。ソース電極６とドレイン電極１０の材料には、Ａｌ／Ｔｉを用いる。その後、熱処理を行い、ソース電極６とＡｌＧａＮ層４の間のコンタクト抵抗と、ドレイン電極１０とＡｌＧａＮ層４の間のコンタクト抵抗を低減する。ソース電極６とドレイン電極１０は、第１側面１２ａを挟んだ両サイドに設ける。ソース電極６とドレイン電極１０を形成する部位ではＡｌＧａＮ層４を除去し、ＧａＮ層２の表面にソース電極６とドレイン電極１０を形成してもよい。
次に、図示はしないが、ゲート絶縁膜８ａの表面に電極金属８ｂを形成する。電極金属８ｂの材料には、Ａｌを用いる。上記の製造方法によって、ＨＥＭＴ２００を製造することができる。
【００２８】
（第３実施例）
図１６に、第３実施例であるＨＥＭＴ３００の凹部１４群を第２方向に切った断面図を示す。ＨＥＭＴ３００は、ＨＥＭＴ１００、２００と比べて、凹部１４の断面の構造が異なる。半導体装置３００の外観は半導体装置１００と同様であるため、省略する。
図１６に示すように、ＨＥＭＴ３００では、凹部１４の底面１１と、凹部１４と凹部１４の間では、ＡｌＧａＮ層４の代わりに、ＳｉＮ膜（絶縁膜）１８が形成されている。凹部１４の底面１１と、凹部１４と凹部１４の間（凸部の頂面ということもできる）では、ＧａＮ層２とＡｌＧａＮ層４のヘテロ接合が形成されていない。
ＨＥＭＴ３００では、第１側面１２ａと第２側面１２ｂでのみ、ＧａＮ層２とＡｌＧａＮ層４のヘテロ接合面に絶縁膜８ａを介して金属電極８ｂが対向している。ＨＥＭＴ３００は、第１側面１２ａと第２側面１２ｂに平行に伸びているヘテロ接合面における電流密度が高く、ＨＥＭＴ１００、２００に比べてドレイン電流の負の温度特性の改善効果が高い。
【００２９】
本発明の半導体装置の製造方法では、複数個の凹部を形成するとともに、隣接する凹部と凹部の間の間隔を狭く形成することが好ましい。凹部と凹部の間の間隔を狭く形成すると、隣接する凹部間の側面から空乏層が伸びることによって半導体装置がオフになりやすい。閾値電圧を正側にシフトすることができる。
【００３０】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例では窒化ガリウム系の化合物を用いたＨＥＭＴを記載したが、他の窒化化合物を用いたＨＥＭＴであってもよい。ゲート電極は、半導体基板にショットキー接合するものであってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施例であるＨＥＭＴ１００の斜視図を示す。
【図２】図１におけるII−II線の断面図を示す。
【図３】図１におけるIII−III線の断面図を示す。
【図４】ＨＥＭＴ１００において、動作温度を変化させたときのドレイン電流とゲート電圧の関係を表した図を示す。
【図５】半導体装置１００を製造する方法の工程（１）を示す。
【図６】半導体装置１００を製造する方法の工程（２）を示す。
【図７】半導体装置１００を製造する方法の工程（３）を示す。
【図８】半導体装置１００を製造する方法の工程（４）を示す。
【図９】本発明の第２実施例であるＨＥＭＴ２００の断面図を示す。
【図１０】ＨＥＭＴ２００において、動作温度を変化させたときのドレイン電流とドレイン電圧の関係を表した図を示す。
【図１１】半導体装置２００を製造する方法の工程（１）を示す。
【図１２】半導体装置２００を製造する方法の工程（２）を示す。
【図１３】半導体装置２００を製造する方法の工程（３）を示す。
【図１４】半導体装置２００を製造する方法の工程（４）を示す。
【図１５】半導体装置２００を製造する方法の工程（５）を示す。
【図１６】本発明の第３実施例であるＨＥＭＴ３００の断面図を示す。
【図１７】従来のＨＥＭＴ４００の斜視図を示す。
【図１８】従来のＨＥＭＴ４００において、動作温度を変化させたときのドレイン電流とドレイン電圧の関係を表した図を示す。
【図１９】従来のＨＥＭＴ４００において、動作温度を変化させたときのドレイン電流とゲート電圧の関係を表した図を示す。
【図２０】従来のＨＥＭＴ５００の斜視図を示す。
【符号の説明】
【００３２】
２、５２、６２：ＧａＮ層（窒化物半導体下層）
４、５４、６４、：ＡｌＧａＮ層（窒化物半導体上層）
６、５６、６６：ソース電極
８、５８、６８：ゲート電極
８ａ：ゲート絶縁膜
８ｂ：金属電極
１０、６０、７０：ドレイン電極
１１：凹部の底面
１２ａ：第１側面
１２ｂ：第２側面
１３ａ：第１側面に続く凸部の表面
１３ｂ：第２側面に続く凸部の表面
１４：凹部
１８：ＳｉＮ膜（絶縁膜） 
１００、２００、３００、４００、５００：ＨＥＭＴ
【図１】
0005302553.tif 000002
【図２】
0005302553.tif 000003
【図３】
0005302553.tif 000004
【図４】
0005302553.tif 000005
【図５】
0005302553.tif 000006
【図６】
0005302553.tif 000007
【図７】
0005302553.tif 000008
【図８】
0005302553.tif 000009
【図９】
0005302553.tif 000010
【図１０】
0005302553.tif 000011
【図１１】
0005302553.tif 000012
【図１２】
0005302553.tif 000013
【図１３】
0005302553.tif 000014
【図１４】
0005302553.tif 000015
【図１５】
0005302553.tif 000016
【図１６】
0005302553.tif 000017
【図１７】
0005302553.tif 000018
【図１８】
0005302553.tif 000019
【図１９】
0005302553.tif 000020
【図２０】
0005302553.tif 000021