(57)【特許請求の範囲】
【請求項１】
光電変換部をそれぞれ有する複数のイメージセンサと、
前記複数のイメージセンサに共通に接続され、前記複数のイメージセンサから順次に画像信号及びオフセット信号が出力される共通信号ラインと、
前記複数のイメージセンサのうち最後に画像信号を出力すべきイメージセンサから、前記共通信号ラインへの画像信号及びオフセット信号の出力が完了したことをしめすタイミング信号を、前記複数のイメージセンサのうち前記共通信号ラインへオフセット信号を出力すべきイメージセンサへフィードバックするフィードバック部と、
を備え、
前記オフセット信号を出力すべきイメージセンサは、前記フィードバック部によりフィードバックされた前記タイミング信号に応じて、前記共通信号ラインへ前記オフセット信号を出力する
ことを特徴とするイメージセンサモジュール。
【請求項２】
前記オフセット信号を出力すべきイメージセンサは、前記複数のイメージセンサのうち最初に画像信号を出力すべきイメージセンサである
ことを特徴とする請求項１に記載のイメージセンサモジュール。
【請求項３】
前記複数のイメージセンサのそれぞれは、タイミング信号入力端子とタイミング信号出力端子をさらに有し、
前記複数のイメージセンサでは、
１のイメージセンサの前記タイミング信号出力端子と前記１のイメージセンサの次に画像出力を出力すべきイメージセンサの前記タイミング信号入力端子とが接続され、
前記最後に画像信号を出力すべきイメージセンサの前記タイミング信号出力端子と前記最初に画像信号を出力すべきイメージセンサの前記タイミング信号入力端子とが前記フィードバック部を介して接続されている
ことを特徴とする請求項２に記載のイメージセンサモジュール。
【請求項４】
前記複数のイメージセンサは、回路構成が互いに等価である
ことを特徴とする請求項１から３のいずれか１項に記載のイメージセンサモジュール。
【請求項５】
前記オフセット信号を出力すべきイメージセンサは、
前記オフセット信号を生成する生成部と、
前記最後に画像信号を出力すべきイメージセンサからフィードバックされた前記タイミング信号に同期して、前記生成部により生成された前記オフセット信号を前記共通信号ラインへ出力する出力部と、
を有する
ことを特徴とする請求項１から４のいずれか１項に記載のイメージセンサモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、イメージセンサモジュール及びイメージセンサに関する。
【背景技術】
【０００２】
従来から、スキャナやコピー機などに用いられるラインイメージセンサモジュールとして、ＤＣオフセットを基準として画像信号を共通信号ラインへシリアル出力するタイプの複数のイメージセンサを搭載したラインイメージセンサモジュールがある。このラインイメージセンサモジュールでは、各イメージセンサの画像信号の出力端子が共通信号ラインへ共通に接続され、各イメージセンサの画像信号が先頭のイメージセンサから順送りに共通信号ラインへ出力される。共通信号ラインへ出力された画像信号は、共通信号ラインに接続された後段の信号処理回路へ順次に供給される。
【０００３】
このとき、出力順番が最後となる最終イメージセンサの信号の出力が完了したあとに、共通信号ラインの電圧レベルがＤＣオフセットのレベルからグランドレベルへ減衰する傾向にある。共通信号ラインの電圧レベルがＤＣオフセットのレベルからグランドレベルへ減衰すると、共通信号ラインに接続された後段の信号処理回路の動作点が信号処理可能な範囲から外れる傾向にあるので、信号処理回路が先に受けた画像信号を信号処理できなくなる可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１２７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１つの実施形態は、例えば、共通信号ラインの電圧レベルの減衰を抑制できるイメージセンサモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
１つの実施形態によれば、光電変換部をそれぞれ有する複数のイメージセンサを有する。前記複数のイメージセンサに共通に接続され、前記複数のイメージセンサから順次に画像信号及びオフセット信号が出力される共通信号ラインを有する。前記複数のイメージセンサのうち最後に画像信号を出力すべきイメージセンサから、前記共通信号ラインへの画像信号及びオフセット信号の出力が完了したことをしめすタイミング信号を、前記複数のイメージセンサのうち前記共通信号ラインへオフセット信号を出力すべきイメージセンサへフィードバックするフィードバック部を有する。そして、前記オフセット信号を出力すべきイメージセンサは、前記フィードバック部によりフィードバックされた前記タイミング信号に応じて、前記共通信号ラインへ前記オフセット信号を出力することを特徴とするイメージセンサモジュールが提供される。
【図面の簡単な説明】
【０００７】
【図１】実施形態にかかるイメージセンサモジュールの構成及び動作を示す図。
【図２】実施形態におけるイメージセンサの構成を示す図。
【図３】実施形態におけるロジック部の構成を示す図。
【図４】実施形態における出力回路の構成を示す図。
【図５】実施形態における各イメージセンサの動作を示すフローチャート。
【図６】実施形態にかかるイメージセンサモジュールの動作を示す波形図。
【図７】実施形態の変形例にかかるイメージセンサモジュールの構成を示す図。
【図８】実施形態の他の変形例にかかるイメージセンサモジュールの構成を示す図。
【図９】比較例にかかるイメージセンサモジュールの構成及び動作を示す図。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかるイメージセンサモジュールを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００９】
（実施形態）
実施形態にかかるイメージセンサモジュール１００の構成について図１（ａ）を用いて説明する。図１（ａ）は、イメージセンサモジュール１００の構成を示す図である。
【００１０】
イメージセンサモジュール１００は、例えば、スキャナやコピー機などに用いられるラインイメージセンサモジュール又は密着イメージセンサモジュールである。イメージセンサモジュール１００は、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎ、共通信号ラインＳＬ、及びフィードバック部ＦＢを備える。
【００１１】
複数のイメージセンサＣＨ−１〜ＣＨ−Ｎは、イメージセンサモジュール１００がラインイメージセンサモジュールである場合、例えば、主走査方向にライン状に（１次元的に）配列されている。例えば、イメージセンサモジュール１００が用いられたスキャナやコピー機などの装置では、主走査方向に垂直な副走査方向にイメージセンサモジュール１００が移動して被走査物（例えば、紙原稿）上のパターンが読み取られる。
【００１２】
複数のイメージセンサＣＨ−１〜ＣＨ−Ｎは、回路構成が互いに等価である。例えば、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎのそれぞれは、複数の光電変換部（複数の画素）１１を有する（図２参照）。各イメージセンサＣＨ−１〜ＣＨ−Ｎは、各光電変換部１１で発生した電荷に応じた画像信号を順次に共通信号ラインＳＬへ出力する。以下では、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎがこの順番に画像信号を共通信号ラインＳＬへ出力する場合（図１（ａ）に示す場合）について例示的に説明するが、画像信号を共通信号ラインＳＬへ出力する順番はこの順番に限定されない。
【００１３】
各イメージセンサＣＨ−１〜ＣＨ−Ｎは、制御端子Ｔｔｒ、制御端子Ｔｓｅｌ、入力端子（タイミング信号入力端子）Ｔｉｎ、出力端子（タイミング信号出力端子）Ｔｏｕｔ、出力端子Ｔｖｏｕｔを有する。
【００１４】
制御端子Ｔｔｒは、イメージセンサモジュール１００の外部から制御ラインＣＬを介してライン同期信号φＴＲが供給される端子である。ライン同期信号φＴＲは、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの間で同期をとる（すなわち、電荷蓄積期間を同じにする）ための信号であり、図１（ａ）に示すように、制御ラインＣＬを介して複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの制御端子Ｔｔｒへ並行に（同期して）供給される。
【００１５】
制御端子Ｔｓｅｌは、先頭センサ識別信号φＳＥＬが供給される端子である。先頭センサ識別信号φＳＥＬは、先頭センサであるか否かを識別するための信号であり、所定レベルに固定されている。すなわち、最初に画像信号を出力すべきイメージセンサ（すなわち先頭センサ）ＣＨ−１の制御端子Ｔｓｅｌには、Ｈレベルに固定された先頭センサ識別信号φＳＥＬが供給されるように例えば電源電位に接続されている。他のイメージセンサ（すなわち先頭でないセンサ）ＣＨ−２〜ＣＨ−Ｎのそれぞれの制御端子Ｔｓｅｌには、Ｌレベルに固定された先頭センサ識別信号φＳＥＬが供給されるように例えばグランド電位に接続されている。
【００１６】
入力端子Ｔｉｎは、タイミング信号φＴｉｎが入力される端子である。タイミング信号φＴｉｎは、画像信号を出力すべきタイミングになったことを示す信号である。最初に画像信号を出力すべきイメージセンサ（先頭センサ）ＣＨ−１の入力端子Ｔｉｎは、フィードバック部ＦＢに接続されている。他のイメージセンサ（先頭でないセンサ）ＣＨ−２〜ＣＨ−Ｎの入力端子Ｔｉｎは、隣接する１つ前のイメージセンサの出力端子Ｔｏｕｔに接続されている。例えば、イメージセンサＣＨ−２の入力端子Ｔｉｎは、イメージセンサＣＨ−１の出力端子Ｔｏｕｔに接続されている。
【００１７】
出力端子Ｔｏｕｔは、タイミング信号φＴｏｕｔを出力するための端子である。タイミング信号φＴｏｕｔは、画像信号の出力が完了したことを示す信号である。最後に画像信号を出力すべきイメージセンサ（最終センサ）ＣＨ−Ｎの出力端子Ｔｏｕｔは、フィードバック部ＦＢに接続されている。他のイメージセンサ（最終でないセンサ）ＣＨ−１〜ＣＨ−（Ｎ−１）の出力端子Ｔｏｕｔは、隣接する１つ後ろのイメージセンサの入力端子Ｔｉｎに接続されている。例えば、イメージセンサＣＨ−１の出力端子Ｔｏｕｔは、イメージセンサＣＨ−２の入力端子Ｔｉｎに接続されている。
【００１８】
出力端子Ｔｖｏｕｔは、少なくとも「画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳ」を出力するための端子である。各イメージセンサＣＨ−１〜ＣＨ−Ｎの出力端子Ｔｖｏｕｔは、共通信号ラインＳＬに共通に接続されている。
【００１９】
共通信号ラインＳＬは、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎに共通に接続されている。共通信号ラインＳＬには、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの出力端子Ｔｖｏｕｔから順次に画像信号φＳｉｇ及びＤＣオフセット（オフセット信号）φＯＦＳが出力される。
【００２０】
フィードバック部ＦＢは、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから、タイミング信号φＴｏｕｔを、次にＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１へ（タイミング信号φＴｉｎとして）フィードバックする。フィードバック部ＦＢは、例えば、フィードバックラインＦＢＬを含む。フィードバックラインＦＢＬは、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎのうち最後に画像信号を出力すべきイメージセンサＣＨ−ＮとＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１とを接続している。
【００２１】
これにより、イメージセンサＣＨ−１は、フィードバック部ＦＢによりフィードバックされたタイミング信号φＴｉｎに応じて、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの全てにおける画像信号の出力が完了したと認識して、共通信号ラインＳＬへＤＣオフセットφＯＦＳを出力する。
【００２２】
次に、実施形態にかかるイメージセンサモジュール１００の動作について図１（ｂ）を用いて説明する。図１（ｂ）は、イメージセンサモジュール１００の動作を示す波形図である。
【００２３】
タイミングＴ１では、各イメージセンサＣＨ−１〜ＣＨ−Ｎの制御端子Ｔｔｒにライン同期信号φＴＲが供給される。各イメージセンサＣＨ−１〜ＣＨ−Ｎでは、ライン同期信号φＴＲに同期して、光電変換部１１の電荷蓄積動作を完了させ光電変換部１１で発生した電荷を電荷保持部に保持させるとともに、光電変換部１１の電荷蓄積動作を再び開始させる。また、最初に画像信号を出力すべきイメージセンサＣＨ−１は、ライン同期信号φＴＲに同期して、電荷保持部で保持された電荷に応じた画像信号φＳｉｇをＤＣオフセットφＯＦＳとともに共通信号ラインＳＬへ出力する。これにより、共通信号ラインＳＬのレベルＶＳＬは、ＤＣオフセットφＯＦＳに画像信号φＳｉｇが重畳されたものになる。
【００２４】
タイミングＴ２では、イメージセンサＣＨ−１の出力端子Ｔｏｕｔから出力されたタイミング信号φＴｏｕｔが、イメージセンサＣＨ−２の入力端子Ｔｉｎへ、タイミング信号φＴｉｎとして供給される。イメージセンサＣＨ−２は、タイミング信号φＴｉｎに同期して、電荷保持部で保持された電荷に応じた画像信号φＳｉｇをＤＣオフセットφＯＦＳとともに共通信号ラインＳＬへ出力する。
【００２５】
その後、同様の動作が、図示しないイメージセンサＣＨ−３〜ＣＨ−（Ｎ−１）について順次に行われる。
【００２６】
タイミングＴ３では、イメージセンサＣＨ−（Ｎ−１）の出力端子Ｔｏｕｔから出力されたタイミング信号φＴｏｕｔが、イメージセンサＣＨ−Ｎの入力端子Ｔｉｎへ、タイミング信号φＴｉｎとして供給される。イメージセンサＣＨ−Ｎは、タイミング信号φＴｉｎに同期して、電荷保持部で保持された電荷に応じた画像信号φＳｉｇをＤＣオフセットφＯＦＳとともに共通信号ラインＳＬへ出力する。
【００２７】
タイミングＴ４では、イメージセンサＣＨ−Ｎの出力端子Ｔｏｕｔから出力されたタイミング信号φＴｏｕｔが、フィードバック部ＦＢにより、イメージセンサＣＨ−１の入力端子Ｔｉｎへ、タイミング信号φＴｉｎとしてフィードバックされる。これにより、イメージセンサＣＨ−１は、フィードバック部ＦＢによりフィードバックされたタイミング信号φＴｏｕｔ（φＴｉｎ）に応じて、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの全てにおける画像信号の出力が完了したと認識して、共通信号ラインＳＬへＤＣオフセットφＯＦＳを出力する。
【００２８】
次に、各イメージセンサＣＨ−１〜ＣＨ−Ｎの動作について図５を用いて説明する。図５は、各イメージセンサＣＨ−１〜ＣＨ−Ｎの動作を示すフローチャートである。
【００２９】
ステップＳ１では、イメージセンサＣＨ−１〜ＣＨ−Ｎが、先頭センサ識別信号φＳＥＬのレベルがＨレベルか否かを判断する。イメージセンサＣＨ−１〜ＣＨ−Ｎは、先頭センサ識別信号φＳＥＬのレベルがＨレベルであれば、処理をステップＳ２へ進め、先頭センサ識別信号φＳＥＬのレベルがＬレベルであれば、処理をステップＳ７へ進める。
【００３０】
例えば、図１（ａ）の場合、イメージセンサＣＨ−１は、先頭センサ識別信号φＳＥＬのレベルがＨレベルであるので、処理をステップＳ２へ進めることになる。他のイメージセンサＣＨ−２〜ＣＨ−Ｎは、先頭センサ識別信号φＳＥＬのレベルがＬレベルであるので、処理をステップＳ７へ進めることになる。以下、図１（ａ）の場合について例示的に説明する。
【００３１】
ステップＳ２では、イメージセンサＣＨ−１に、ライン同期信号φＴＲが入力される。
【００３２】
ステップＳ３では、イメージセンサＣＨ−１が、ライン同期信号φＴＲの立下り（図１（ｂ）、図６（ａ）に示すタイミングＴ１）をトリガにして、画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳの出力を開始する。
【００３３】
ステップＳ４では、イメージセンサＣＨ−１が、（図６（ａ）に示すタイミングＴ５において、）出力端子Ｔｏｕｔから出力するタイミング信号φＴｏｕｔのレベルをＨレベルにする。
【００３４】
ステップＳ５では、イメージセンサＣＨ−１が、（図６（ａ）に示すタイミングＴ６において、）出力端子Ｔｏｕｔから出力するタイミング信号φＴｏｕｔのレベルをＬレベルにする。イメージセンサＣＨ−１は、それと同時に、画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳの出力を完了させる。
【００３５】
ステップＳ６では、イメージセンサＣＨ−１が、フィードバック部ＦＢによりイメージセンサＣＨ−Ｎからフィードバックされたタイミング信号φＴｉｎの立下り（図１（ｂ）、図６（ａ）に示すタイミングＴ４）をトリガにして、ＤＣオフセットφＯＦＳの出力を開始する。
【００３６】
ステップＳ７では、イメージセンサＣＨ−２〜ＣＨ−Ｎに、ライン同期信号φＴＲが入力される。
【００３７】
ステップＳ８では、イメージセンサＣＨ−２〜ＣＨ−Ｎが、タイミング信号φＴｉｎの立下り（図１（ｂ）、図６（ｂ）に示すタイミングＴ２、・・・図１（ｂ）、図６（ｃ）に示すタイミングＴ３）をトリガにして、画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳの出力を開始する。
【００３８】
ステップＳ９では、イメージセンサＣＨ−２〜ＣＨ−Ｎが、（図６（ｂ）に示すタイミングＴ７、・・・図６（ｃ）に示すタイミングＴ９において、）出力端子Ｔｏｕｔから出力するタイミング信号φＴｏｕｔのレベルをＨレベルにする。
【００３９】
ステップＳ１０では、イメージセンサＣＨ−２〜ＣＨ−Ｎが、（図６（ｂ）に示すタイミングＴ８、・・・図６（ｃ）に示すタイミングＴ１０において、）出力端子Ｔｏｕｔから出力するタイミング信号φＴｏｕｔのレベルをＬレベルにする。イメージセンサＣＨ−２〜ＣＨ−Ｎは、それと同時に、画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳの出力を完了させる。
【００４０】
次に、イメージセンサＣＨ−１の内部構成について図２を用いて説明する。図２は、イメージセンサＣＨ−１の内部構成を示す図である。以下では、イメージセンサＣＨ−１の内部構成について例示的に説明するが、上記のように複数のイメージセンサＣＨ−１〜ＣＨ−Ｎは回路構成が互いに等価であるので、他のイメージセンサＣＨ−２〜ＣＨ−Ｎの内部構成もイメージセンサＣＨ−１の内部構成と同様である。
【００４１】
イメージセンサＣＨ−１は、撮像領域１０、電荷保持領域２０、電荷電圧変換領域３０、シフトレジスタ４０、ロジック部５０、オフセット信号生成回路（生成部）６０、ＤＣクランプ回路７０、ＤＣクランプ回路８０、及び出力回路（出力部）９０を有する。
【００４２】
撮像領域１０では、複数の光電変換部１１が、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの配列方向に沿った方向（主走査方向）に配列されている。光電変換部１１は、光に応じた電荷を発生させて蓄積する。光電変換部１１は、例えば、フォトダイオードである。
【００４３】
電荷保持領域２０では、複数の光電変換部１１に対応した複数の第１の転送部と、その複数の第１の転送部に対応した複数の電荷保持部とが配されている。各第１の転送部は、アクティブレベルのライン同期信号φＴＲを制御端子Ｔｔｒから受けた際に、光電変換部１１の電荷を電荷保持部へ転送する。第１の転送部は、例えば、転送トランジスタであり、アクティブレベルのライン同期信号φＴＲをゲートに受けた際にオンすることにより、光電変換部１１の電荷を電荷保持部へ転送する。各電荷保持部は、転送された電荷を保持する。電荷保持部は、例えば、ストレージダイオードである。
【００４４】
電荷電圧変換領域３０では、複数の電荷保持部に対応した複数の第２の転送部と、その複数の第２の転送部に対応した複数の電荷電圧変換部と、複数の電荷電圧変換部に対応した複数の増幅部とが配されている。各第２の転送部は、シフトレジスタ４０からアクティブレベルの水平転送信号を受けた際に、電荷保持部の電荷を電荷電圧変換部へ転送する。第２の転送部は、例えば、転送トランジスタであり、アクティブレベルの水平転送信号をゲートに受けた際にオンすることにより、電荷保持部の電荷を電荷電圧変換部へ転送する。各電荷電圧変換部は、転送された電荷を電圧に変換する。電荷電圧変換部は、例えば、フローティングディフュージョンである。各増幅部は、電荷電圧変換部の電圧に応じた信号（対応する光電変換部（画素）１１の信号）を信号線（図示せず）経由でＤＣクランプ回路８０へ出力（水平転送）する。増幅部は、例えば、ゲートが電荷電圧変換部に接続されソースが信号線に接続された増幅トランジスタであり、信号線に接続された電流源負荷（図示せず）とともにソースフォロワ動作を行うことにより、電荷電圧変換部の電圧に応じた信号を信号線経由でＤＣクランプ回路８０へ出力する。
【００４５】
シフトレジスタ４０は、複数の電荷保持部により保持された電荷に応じた信号φＶｉｄｅｏ（対応する光電変換部（画素）１１の信号）が順次に電荷電圧変換部経由でＤＣクランプ回路８０へ転送されるように、複数の第２の転送部（複数の転送トランジスタ）を順次にオンさせる。具体的には、シフトレジスタ４０は、複数の第２の転送部に対応した複数のレジスタを有している。シフトレジスタ４０における例えば初段のレジスタは、後述のスタート信号φＳｔａｒｔをロジック部５０から受ける。シフトレジスタ４０は、受けたスタート信号φＳｔａｒｔ（又はスタート信号φＳｔａｒｔに応じて生成した信号）を複数のレジスタ間でシフトさせることにより、複数の第２の転送部へ順次にアクティブレベルの水平転送信号を供給する。シフトレジスタ４０における例えば最終段のレジスタは、シフトされてきた信号をタイミング信号φＴｏｕｔとして出力端子Ｔｏｕｔ及びロジック部５０へ供給する。
【００４６】
ロジック部５０は、ライン同期信号φＴＲ、先頭センサ識別信号φＳＥＬ、タイミング信号φＴｉｎを、それぞれ、制御端子Ｔｔｒ、制御端子Ｔｓｅｌ、入力端子Ｔｉｎから受ける。ロジック部５０は、タイミング信号φＴｏｕｔをシフトレジスタ４０における最終段のレジスタから受ける。ロジック部５０は、ライン同期信号φＴＲ、先頭センサ識別信号φＳＥＬ、及びタイミング信号φＴｉｎに基づいて、スタート信号φＳｔａｒｔを生成してシフトレジスタ４０における例えば初段のレジスタへ供給する。また、ロジック部５０は、スタート信号φＳｔａｒｔ及びタイミング信号φＴｏｕｔに基づいて、出力イネーブル信号φＶｉｄｅｏ−ＯＥ、φＯｆｆｓｅｔ−ＯＥを生成して出力回路９０へ供給する。ロジック部５０は、ライン同期信号φＴＲ、先頭センサ識別信号φＳＥＬ、タイミング信号φＴｉｎ、及びタイミング信号φＴｏｕｔに基づいて、出力イネーブル信号φＯＥを生成して出力回路９０へ供給する。
【００４７】
オフセット信号生成回路６０は、所定の基準信号φＲＥＦ１（例えば、電源電位）を受け、受けた基準信号φＲＥＦ１のレベルを所定レベルだけシフトさせることにより、オフセット信号φＯｆｆｓｅｔを生成する。オフセット信号生成回路６０は、生成したオフセット信号φＯｆｆｓｅｔをＤＣクランプ回路７０及びＤＣクランプ回路８０へそれぞれ供給する。
【００４８】
ＤＣクランプ回路７０は、所定の基準信号φＲＥＦ２（例えば、グランド電位）を受け、オフセット信号φＯｆｆｓｅｔをオフセット信号生成回路６０から受ける。ＤＣクランプ回路７０は、基準信号φＲＥＦ２をクランプするとともに、基準信号φＲＥＦ２にオフセット信号φＯｆｆｓｅｔが重畳された信号をサンプリングして、両者の差分をとるＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）を行う。これにより、ＤＣクランプ回路７０は、差分信号φＯｆｆｓｅｔを出力回路９０へ出力する。
【００４９】
ＤＣクランプ回路８０は、電荷電圧変換領域３０からシフトレジスタ４０により各画素の信号φＶｉｄｅｏを順次に受ける。また、ＤＣクランプ回路８０は、オフセット信号φＯｆｆｓｅｔをオフセット信号生成回路６０から受ける。ＤＣクランプ回路８０は、オフセット信号φＯｆｆｓｅｔを基準として、各画素の信号におけるリファレンス部をクランプするとともに、データ部をサンプリングして、両者の差分をとるＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）を行う。リファレンス部は、電荷電圧変換部がリセットされた状態で増幅部が電荷電圧変換部の電圧に応じて出力した信号である。データ部は、光電変換部１１で発生した電荷が（電荷保持部を経由して）電荷電圧変換部へ転送された状態で増幅部が電荷電圧変換部の電圧に応じて出力した信号である。これにより、ＤＣクランプ回路８０は、リセットノイズ（固定パターンノイズ）の除去された差分信号φＶｉｄｅｏ＋φＯｆｆｓｅｔを出力回路９０へ出力する。
【００５０】
出力回路９０は、各画素の差分信号φＶｉｄｅｏ＋φＯｆｆｓｅｔをＤＣクランプ回路８０から受け、差分信号φＯｆｆｓｅｔをＤＣクランプ回路７０から受ける。また、出力回路９０は、出力イネーブル信号φＶｉｄｅｏ−ＯＥ、φＯｆｆｓｅｔ−ＯＥ、φＯＥをロジック部５０から受ける。出力回路９０は、アクティブレベルの出力イネーブル信号φＶｉｄｅｏ−ＯＥ、φＯｆｆｓｅｔ−ＯＥ、φＯＥを受けた際に、差分信号φＶｉｄｅｏ＋φＯｆｆｓｅｔ、又は差分信号φＯｆｆｓｅｔをそれぞれ増幅して画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳ、又はＤＣオフセットφＯＦＳとして出力端子Ｔｖｏｕｔへ供給する。
【００５１】
次に、ロジック部５０の内部構成の一例について図３を用いて説明する。図３は、ロジック部５０の内部構成を示す図である。
【００５２】
ロジック部５０は、反転信号生成部５４、スタート信号生成部（選択部）５１、イネーブル信号生成部５２、及びイネーブル信号生成部５３を有する。
【００５３】
反転信号生成部５４は、ライン同期信号φＴＲ、タイミング信号φＴｉｎ、タイミング信号φＴｏｕｔをそれぞれ論理的に反転させた信号φＴＲＮ、φＴｉｎＮ、φＴｏｕｔＮを生成する。すなわち、反転信号生成部５４は、インバータ５４１〜５４３を有する。インバータ５４１は、ライン同期信号φＴＲを論理的に反転させた信号φＴＲＮを生成してイネーブル信号生成部５３へ供給する。インバータ５４２は、タイミング信号φＴｉｎを論理的に反転させた信号φＴｉｎＮを生成してイネーブル信号生成部５３へ供給する。インバータ５４３は、タイミング信号φＴｏｕｔを論理的に反転させた信号φＴｏｕｔＮを生成してイネーブル信号生成部５２、５３へ供給する。
【００５４】
スタート信号生成部５１は、該当イメージセンサが先頭センサであればライン同期信号φＴＲをスタート信号φＳｔａｒｔとして生成し（図６（ａ）参照）、該当イメージセンサが先頭センサでなければタイミング信号φＴｉｎをスタート信号φＳｔａｒｔとして生成する（図６（ｂ）、（ｃ）参照）。また、スタート信号φＳｔａｒｔを論理的に反転させた信号φＳｔａｒｔＮを生成する。
【００５５】
すなわち、スタート信号生成部５１は、アンプ５１１、５１２及びインバータ５１３を有する。アンプ５１１は、先頭センサ識別信号φＳＥＬがアクティブレベル（例えば、Ｈレベル）である場合に、ライン同期信号φＴＲを伝達し、先頭センサ識別信号φＳＥＬがノンアクティブレベル（例えば、Ｌレベル）である場合に、ライン同期信号φＴＲを伝達しない。一方、アンプ５１２は、先頭センサ識別信号φＳＥＬがアクティブレベル（例えば、Ｈレベル）である場合に、タイミング信号φＴｉｎを伝達せず、先頭センサ識別信号φＳＥＬがノンアクティブレベル（例えば、Ｌレベル）である場合に、タイミング信号φＴｉｎを伝達する。これにより、スタート信号生成部５１は、先頭センサ識別信号φＳＥＬがアクティブレベルである場合にライン同期信号φＴＲを選択してスタート信号φＳｔａｒｔとして生成し、先頭センサ識別信号φＳＥＬがノンアクティブレベルである場合にタイミング信号φＴｉｎを選択してスタート信号φＳｔａｒｔとして生成する。また、インバータ５１３は、スタート信号φＳｔａｒｔを論理的に反転させた信号φＳｔａｒｔＮを生成してイネーブル信号生成部５２へ供給する。
【００５６】
イネーブル信号生成部５２は、シフトレジスタ４０におけるシフト動作が開始されてから終了するまでの期間に出力回路９０が画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳを選択し、それ以外の期間に出力回路９０がＤＣオフセットφＯＦＳを選択にするように、出力イネーブル信号φＶｉｄｅｏ−ＯＥ及びφＯｆｆｓｅｔ−ＯＥを生成する（図６（ａ）〜（ｃ）参照）。
【００５７】
すなわち、イネーブル信号生成部５２は、フリップフロップ５２１、ＯＲゲート５２２、及びインバータ５２３を有する。フリップフロップ５２１は、プリセット端子ＰＲ￣がＨレベルに固定され、クロック端子ＣＫに信号φＳｔａｒｔＮがスタート信号生成部５１から供給され、クリア端子ＣＬＲ￣に信号φＴｏｕｔＮがインバータ５４３から供給され、反転出力端子Ｑ￣が入力端子Ｄに接続され、出力端子ＱがＯＲゲート５２２に接続されている。ＯＲゲート５２２は、フリップフロップ５２１の出力Ｑとタイミング信号φＴｏｕｔとの論理和を演算することにより、出力イネーブル信号φＶｉｄｅｏ−ＯＥを生成して出力する。これにより、フリップフロップ５２１及びＯＲゲート５２２は、信号φＳｔａｒｔＮの立ち上がりに同期して、出力イネーブル信号φＶｉｄｅｏ−ＯＥをＨレベルにし、タイミング信号φＴｏｕｔの立下りに同期して、出力イネーブル信号φＶｉｄｅｏ−ＯＥをＬレベルにする。また、インバータ５２３は、φＶｉｄｅｏ−ＯＥを論理的に反転させた信号を出力イネーブル信号φＯｆｆｓｅｔ−ＯＥとして生成する。
【００５８】
イネーブル信号生成部５３は、該当イメージセンサが先頭センサであれば、タイミング信号φＴｉｎを受けてからタイミング信号φＴｏｕｔを出力するまでの期間に、出力回路９０がＤＣオフセットφＯＦＳ、画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳを順次に出力するように、出力イネーブル信号φＯＥを生成する（図６（ａ）参照）。イネーブル信号生成部５３は、該当イメージセンサが先頭センサでなければ、タイミング信号φＴｉｎを受けてからタイミング信号φＴｏｕｔを出力するまでの期間に、出力回路９０が画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳをそれぞれ出力するように、出力イネーブル信号φＯＥを生成する（図６（ｂ）、（ｃ）参照）。
【００５９】
すなわち、イネーブル信号生成部５３は、ＯＲゲート５３１、ＡＮＤゲート５３２、５３３、及びフリップフロップ５３４を有する。ＯＲゲート５３１は、インバータ５４１から受けた信号φＴＲＮと、先頭センサ識別信号φＳＥＬとの論理和を演算して、その演算結果をフリップフロップ５３４のプリセット端子ＰＲ￣へ供給する。ＡＮＤゲート５３２は、インバータ５４２から受けた信号φＴｉｎＮと、インバータ５４３から受けた信号φＴｏｕｔＮとの論理積を演算して、その結果をフリップフロップ５３４のクロック端子ＣＫへ供給する。ＡＮＤゲート５３３は、インバータ５４１から受けた信号φＴＲＮと、先頭センサ識別信号φＳＥＬとの論理積を演算して、その結果をフリップフロップ５３４のクリア端子ＣＬＲ￣へ供給する。フリップフロップ５３４は、反転出力端子Ｑ￣が入力端子Ｄに接続されており、出力端子Ｑから出力イネーブル信号φＯＥが出力される。これにより、フリップフロップ５３４は、タイミング信号φＴｉｎの立下りに同期して、出力イネーブルφＯＥをＨレベルにし、タイミング信号φＴｏｕｔの立下りに同期して、出力イネーブルφＯＥをＬレベルにする（図６（ａ）〜（ｃ）参照）。
【００６０】
次に、出力回路９０の内部構成の一例について図４を用いて説明する。図４は、出力回路９０の内部構成を示す図である。
【００６１】
出力回路９０は、該当イメージセンサが先頭センサであれば、出力イネーブルφＯＥがアクティブレベル（例えば、Ｈレベル）である期間のうち、出力イネーブル信号φＯｆｆｓｅｔ−ＯＥがアクティブレベル（例えば、Ｈレベル）である期間にＤＣオフセットφＯＦＳを出力し、出力イネーブル信号φＶｉｄｅｏ−ＯＥがアクティブレベル（例えば、Ｈレベル）である期間に画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳを出力する（図６（ａ）参照）。出力回路９０は、該当イメージセンサが先頭センサでなければ、出力イネーブルφＯＥがアクティブレベル（例えば、Ｈレベル）である期間であって出力イネーブル信号φＶｉｄｅｏ−ＯＥがアクティブレベル（例えば、Ｈレベル）である期間に画像信号φＳｉｇ＋ＤＣオフセットφＯＦＳを出力する（図６（ｂ）、（ｃ）参照）。
【００６２】
すなわち、出力回路９０は、アンプ９２、９３、及び出力バッファアンプ９１を有する。アンプ９２は、出力イネーブル信号φＯｆｆｓｅｔ−ＯＥがアクティブレベル（例えば、Ｈレベル）である場合に、差分信号φＯｆｆｓｅｔを伝達し、出力イネーブル信号φＯｆｆｓｅｔ−ＯＥがノンアクティブレベル（例えば、Ｌレベル）である場合に、差分信号φＯｆｆｓｅｔを伝達しない。アンプ９３は、出力イネーブル信号φＶｉｄｅｏ−ＯＥがアクティブレベル（例えば、Ｈレベル）である場合に、差分信号φＶｉｄｅｏを伝達し、出力イネーブル信号φＶｉｄｅｏ−ＯＥがノンアクティブレベル（例えば、Ｌレベル）である場合に、差分信号φＶｉｄｅｏを伝達しない。出力バッファアンプ９１は、出力イネーブル信号φＯＥがアクティブレベル（例えば、Ｈレベル）である場合に、アンプ９２又はアンプ９３から伝達された差分信号を増幅して出力し、出力イネーブル信号φＯＥがノンアクティブレベル（例えば、Ｌレベル）である場合に、アンプ９２又はアンプ９３から伝達された差分信号を出力しない、すなわち出力端子ＴｖｏｕｔをＨｉ−Ｚ（ハイインピーダンス状態）にする。
【００６３】
ここで、仮に、イメージセンサモジュール１００がフィードバック部ＦＢを備えない場合について考える。この場合、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎは、いずれも、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの全てにおける画像信号の出力が完了したか否かを認識できないので、共通信号ラインＳＬへＤＣオフセットφＯＦＳを出力できない。これにより、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎのうち出力順番が最後のイメージセンサＣＨ−Ｎの画像信号の出力が完了したあとに、共通信号ラインＳＬの接続状況によって電圧レベルＶＳＬがＤＣオフセットφＯＦＳのレベルからグランドレベルへ減衰する場合がある。共通信号ラインＳＬの電圧レベルＶＳＬがＤＣオフセットφＯＦＳのレベルからグランドレベルへ減衰すると、共通信号ラインＳＬに接続された後段の信号処理回路の動作点が信号処理可能な範囲から外れる傾向にあるので、信号処理回路が先に受けた画像信号を信号処理できなくなる可能性がある。
【００６４】
それに対して、実施形態では、イメージセンサモジュール１００が、フィードバック部ＦＢを備える。フィードバック部ＦＢは、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから、タイミング信号φＴｏｕｔを、次にＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１へ（タイミング信号φＴｉｎとして）フィードバックする。これにより、イメージセンサＣＨ−１は、フィードバック部ＦＢによりフィードバックされたタイミング信号φＴｉｎに応じて、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎの全てにおける画像信号の出力が完了したと認識して、共通信号ラインＳＬへＤＣオフセットφＯＦＳを出力する。この結果、共通信号ラインＳＬの電圧レベルＶＳＬをＤＣオフセットφＯＦＳのレベル近傍に維持できる。すなわち、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから共通信号ラインＳＬへの画像信号及びオフセット信号の出力が完了した後における共通信号ラインＳＬの電圧レベルの減衰を抑制できる。
【００６５】
あるいは、仮に、図９（ａ）に示すように、イメージセンサモジュール８００がフィードバック部ＦＢを備えず、かつ、イメージセンサモジュール８００がＤＣオフセット電圧源Ｖｐ及びプルアップ抵抗Ｒｐを備える場合について考える。この場合、共通信号ラインＳＬとＤＣオフセット電圧源Ｖｐとをプルアップ抵抗Ｒｐを介して接続し、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎのうち出力順番が最後のイメージセンサＣＨ−Ｎの画像信号の出力が完了したあとに、ＤＣオフセット電圧源Ｖｐがプルアップ抵抗Ｒｐを介して共通信号ラインＳＬの電圧レベルＶＳＬをＤＣオフセットφＯＦＳ８００までプルアップすることになる。これにより、図９（ｂ）に示すように、最後のイメージセンサＣＨ−Ｎの画像信号の出力が完了するタイミングＴ８０４から共通信号ラインＳＬの電圧レベルＶＳＬがＤＣオフセットφＯＦＳ８００で安定するタイミングＴ８１４まで長い時間が掛かかる傾向にあり、後段の信号処理回路が信号処理可能な状態になるまでの時間が長くなり、全体として信号処理時間が長くなる可能性がある。また、共通信号ラインＳＬにプルアップ抵抗Ｒｐが接続されていると、センサ出力特性（直線性）が劣化する可能性がある。
【００６６】
それに対して、実施形態では、ＤＣオフセット電圧源Ｖｐ及びプルアップ抵抗Ｒｐを用いて介して共通信号ラインＳＬの電圧レベルＶＳＬをＤＣオフセットφＯＦＳ８００までプルアップするのではなく、イメージセンサＣＨ−１が共通信号ラインＳＬへＤＣオフセットφＯＦＳを出力する。これにより、図１（ｂ）に示すように、共通信号ラインＳＬの電圧レベルＶＳＬがＤＣオフセットφＯＦＳで安定するまでの時間を大幅に短縮できるので、後段の信号処理回路による信号処理時間を全体として短縮できる。また、共通信号ラインＳＬにプルアップ抵抗Ｒｐが接続されていないので、センサ出力特性（直線性）の劣化も回避できる。
【００６７】
また、図９（ａ）に示すイメージセンサモジュール８００では、最初に画像信号を出力すべきイメージセンサＣＨ−１の入力端子Ｔｉｎと、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎの入力端子Ｔｏｕｔとが、ともに非活性化され使用されていない。
【００６８】
それに対して、実施形態では、図１（ａ）に示すように、オフセット信号を出力すべきイメージセンサが、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎのうち最初に画像信号を出力すべきイメージセンサＣＨ−１になっている。そして、フィードバック部ＦＢは、タイミング信号を、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎの出力端子Ｔｏｕｔから最初に画像信号を出力すべきイメージセンサＣＨ−１の入力端子Ｔｉｎへフィードバックしている。これにより、図９（ａ）に示すイメージセンサモジュール８００に比較して、イメージセンサに新たな端子を設けることなく、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから共通信号ラインＳＬへの画像信号及びオフセット信号の出力が完了した後における共通信号ラインＳＬの電圧レベルの減衰を抑制できる。すなわち、実施形態によれば、イメージセンサの製造コストの増大を抑制できる。
【００６９】
また、実施形態では、図１（ａ）に示すように、イメージセンサモジュール１００が、フィードバック部ＦＢを備える。フィードバック部ＦＢは、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから、タイミング信号φＴｏｕｔを、次にＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１へ（タイミング信号φＴｉｎとして）フィードバックする。これにより、最後のイメージセンサＣＨ−Ｎによる画像信号の出力が完了した後に最初のイメージセンサＣＨ−１からＤＣオフセットφＯＦＳが出力されるようにするために、制御信号φＣＴＬをイメージセンサモジュール１００の外部で生成してイメージセンサＣＨ−１に供給する必要がない。この結果、イメージセンサモジュールの外部のシステム開発における負担の増大を回避できる。
【００７０】
さらに、実施形態では、フィードバック部ＦＢが、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから、実際の画像出力の完了に同期したタイミング信号φＴｏｕｔを、次にＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１へ（タイミング信号φＴｉｎとして）フィードバックする。これにより、図１（ｂ）に示すように、イメージセンサＣＨ−１から共通信号ラインＳＬにＤＣオフセットが出力されるタイミングを、実際の画像出力の完了に同期したタイミングにすることができる。この結果、共通信号ラインＳＬの電圧レベルＶＳＬを安定化でき、適正な画像信号を伝達することが容易になる。
【００７１】
また、実施形態では、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎが、図１（ａ）に示すように端子の構成が互いに等価であり、回路構成も互いに等価である。これにより、複数のイメージセンサＣＨ−１〜ＣＨ−Ｎをそれぞれ製造する際に共通の設計データ及び製造プロセスを適用できるので、全体として、イメージセンサモジュール１００の製造コストを低減できる。
【００７２】
さらに、実施形態では、図２に示すように、ＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１において、オフセット信号生成回路６０が、オフセット信号φＯｆｆｓｅｔを生成してＤＣクランプ回路７０経由で出力回路９０へ供給する。そして、出力回路９０は、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎからフィードバック部ＦＢによりフィードバックされたタイミング信号φＴｉｎに同期して、オフセット信号φＯｆｆｓｅｔを増幅してＤＣオフセットφＯＦＳとして共通信号ラインＳＬへ出力する。これにより、図１（ｂ）に示すように、最後のイメージセンサＣＨ−Ｎによる画像信号の出力が完了したタイミングＴ４に同期してＤＣオフセットφＯＦＳが共通信号ラインＳＬへ出力されるようにすることができる。
【００７３】
また、実施形態では、図３に示すように、ＤＣオフセットφＯＦＳを出力すべきイメージセンサＣＨ−１において、イネーブル信号生成部５３が、最後に画像信号を出力すべきイメージセンサＣＨ−Ｎから受けたタイミング信号φＴｉｎを論理的に反転させた信号φＴｉｎＮをクロックとして用いて、出力イネーブル信号φＯＥを生成する。これにより、イメージセンサＣＨ−Ｎから受けたタイミング信号φＴｉｎに同期して一定期間アクティブレベルを維持する出力イネーブル信号φＯＥを生成して出力回路９０へ供給することができる。そして、図６（ａ）に示すように、出力回路９０は、出力イネーブル信号φＯＥがアクティブレベルの期間内の前半に、ＤＣオフセットφＯＦＳを共通信号ラインＳＬへ出力する。これにより、上記のように、最後のイメージセンサＣＨ−Ｎによる画像信号の出力が完了したタイミングＴ４に同期して出力回路９０からＤＣオフセットφＯＦＳが共通信号ラインＳＬへ出力されるようにすることができる。
【００７４】
なお、各イメージセンサＣＨ−１〜ＣＨ−Ｎにおける撮像領域１０には、１つの光電変換部１１が配されていても良い。
【００７５】
また、イメージセンサモジュール１００では、主走査方向にライン状に配列（接続）されるイメージセンサＣＨ−１〜ＣＨ−Ｎの数を変更することにより、被走査物（例えば、紙原稿）上の画像読取幅を変更できる。
【００７６】
また、図７に示すように、イメージセンサモジュール２００におけるフィードバック部ＦＢ２００は、最後のイメージセンサＣＨ−２０Ｎのタイミング信号φＴｏｕｔを、最初のイメージセンサＣＨ−２０１以外のイメージセンサ、例えばイメージセンサＣＨ−２０２へ（次にオフセット信号を出力すべきイメージセンサとして）フィードバックしても良い。この場合、複数のイメージセンサＣＨ−２０１〜ＣＨ−２０Ｎのそれぞれは、フィードバックされたタイミング信号を受けるために入力端子ＴＦＢをさらに有する。複数のイメージセンサＣＨ−２０１〜ＣＨ−２０Ｎのうち、オフセット信号を出力すべきイメージセンサＣＨ−２０２の入力端子ＴＦＢには、最後のイメージセンサＣＨ−２０Ｎの出力端子Ｔｏｕｔからフィードバック部ＦＢ２００によりフィードバックされたタイミング信号φＴｏｕｔがタイミング信号φＴｉｎとして入力される。他のイメージセンサＣＨ−２０１、ＣＨ−２０３（図示せず）〜ＣＨ−２０Ｎの入力端子ＴＦＢは、非活性化されるように例えばグランド電位に接続される。
【００７７】
あるいは、図８に示すように、イメージセンサモジュール２００ｉにおけるフィードバック部ＦＢ２００ｉは、最後のイメージセンサＣＨ−２０Ｎのタイミング信号φＴｏｕｔを、最後のイメージセンサＣＨ−２０Ｎ自身へ（次にオフセット信号を出力すべきイメージセンサとして）フィードバックしても良い。この場合、複数のイメージセンサＣＨ−２０１〜ＣＨ−２０Ｎのそれぞれは、フィードバックされたタイミング信号を受けるために入力端子ＴＦＢをさらに有する。複数のイメージセンサＣＨ−２０１〜ＣＨ−２０Ｎのうち、オフセット信号を出力すべきイメージセンサＣＨ−２０Ｎの入力端子ＴＦＢには、最後のイメージセンサＣＨ−２０Ｎの出力端子Ｔｏｕｔからフィードバック部ＦＢ２００ｉによりフィードバックされたタイミング信号φＴｏｕｔがタイミング信号φＴｉｎとして入力される。他のイメージセンサＣＨ−２０１〜ＣＨ−２０（Ｎ−１）（図示せず）の入力端子ＴＦＢは、非活性化されるように例えばグランド電位に接続される。
【００７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
１０  撮像領域、１１  光電変換部、２０  電荷保持領域、３０  電荷電圧変換領域、４０  シフトレジスタ、５０  ロジック部、５１  スタート信号生成部、５２  イネーブル信号生成部、５３  イネーブル信号生成部、５４  反転信号生成部、６０  オフセット信号生成回路、７０  ＤＣクランプ回路、８０  ＤＣクランプ回路、９０  出力回路、９１  出力バッファアンプ、９２、９３  アンプ、１００、２００、２００ｉ、８００  イメージセンサモジュール、５１１、５１２  アンプ、５１３、５４１〜５４３、５２３  インバータ、５２１、５３４  フリップフロップ、５２２、５３１  ＯＲゲート、５３２、５３３  ＡＮＤゲート、ＣＨ−１〜ＣＨ−Ｎ、ＣＨ−２０１〜ＣＨ−２０Ｎ  イメージセンサ、ＣＬ  制御ライン、ＦＢ、ＦＢ２００、ＦＢ２００ｉ  フィードバック部、ＦＢＬ  フィードバックライン、ＳＬ  共通信号ライン、Ｔｉｎ  入力端子、Ｔｏｕｔ  出力端子、Ｔｓｅｌ  制御端子、Ｔｔｒ  制御端子、Ｔｖｏｕｔ  出力端子。
【図１】
0005275312.tif 000002
【図２】
0005275312.tif 000003
【図３】
0005275312.tif 000004
【図４】
0005275312.tif 000005
【図５】
0005275312.tif 000006
【図６】
0005275312.tif 000007
【図７】
0005275312.tif 000008
【図８】
0005275312.tif 000009
【図９】
0005275312.tif 000010