(57)【特許請求の範囲】
【請求項１】
第１の電源端子と出力端子との間に接続され、負荷を駆動する出力トランジスタと、
前記出力トランジスタの異常状態を検出する異常検出回路と、
ウェル領域上に形成される拡散層によって抵抗成分を発生し、入力端子と前記出力トランジスタの制御端子との間に設けられる抵抗素子と、
前記異常検出回路による検出結果に基づき前記ウェル領域に前記出力端子の電圧と第２の電源端子の電圧とのいずれの電圧を供給するかを切り替えるウェル電位切替回路と、
を有する電力スイッチ回路。
【請求項２】
前記ウェル電位切替回路は、前記異常検出回路が異常未検出の検出結果を出力している場合に前記ウェル領域に前記出力端子の電圧を供給し、前記異常検出回路が異常検出の検出結果を出力している場合に前記ウェル領域に第２の電源端子の電圧を供給する請求項１に記載の電力スイッチ回路。
【請求項３】
前記抵抗素子は、拡散抵抗である請求項１又は２に記載の電力スイッチ回路。
【請求項４】
前記抵抗素子は、前記拡散層をチャネル領域とするデプレッション型ＭＯＳトランジスタである請求項１又は２に記載の電力スイッチ回路。
【請求項５】
前記ウェル電位切替回路は、前記出力端子と前記ウェル領域との間に設けられる抵抗と、前記第２の電源端子と前記ウェル領域との間に設けられ、前記異常検出回路が異常を検出した状態において前記第２の電源端子の電圧を前記ウェル領域に供給するスイッチトランジスタと、を有する請求項１乃至４のいずれか１項に記載の電力スイッチ回路。
【請求項６】
前記異常検出回路は、前記出力トランジスタの過熱状態又は過電流状態を検出する請求項１乃至５のいずれか１項に記載の電力スイッチ回路。
【請求項７】
電源端子と負荷との間に接続された出力トランジスタと、
前記出力トランジスタを保護する保護回路と、
前記出力トランジスタの駆動信号電圧を伝達する抵抗素子であって一導電型領域内に選択的に形成された他導電型領域を抵抗成分とする抵抗素子と、
前記一導電型領域に、前記保護回路が動作していないときは前記駆動信号電圧に応じて変化する電位を供給し、前記保護回路が動作しているときは前記他導電型領域をピンチオフ状態とする電位を供給するウェル電位切替回路と、
を備える電力スイッチ回路。
【請求項８】
前記抵抗素子は、前記他導電型領域を抵抗とする拡散抵抗である請求項７記載の電力スイッチ回路。
【請求項９】
前記抵抗素子は、前記他導電型領域をチャネル領域とするデプレッション型ＭＯＳトランジスタであり、前記デプレッション型ＭＯＳトランジスタのゲートは前記一導電型領域に接続されている請求項７記載の電力スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力スイッチ回路に関し、特に電力スイッチ回路において異常状態が発生した場合に出力トランジスタを保護する保護機能を有する電力スイッチ回路に関する。
【背景技術】
【０００２】
大電力を扱うスイッチ回路としてとしてパワーＭＯＳトランジスタを利用した電力スイッチ回路が多く用いられている。このような電力スイッチ回路では、半導体素子の過熱状態や過電流状態を検出して回路を保護する保護機能が搭載されることがある。保護機能は、例えば、パワーＭＯＳトランジスタのゲート端子とパワーＭＯＳトランジスタの駆動信号を入力する入力端子との間に設けられるゲート抵抗と、パワーＭＯＳトランジスタのゲート端子とソース端子との間に設けられる保護回路用ＭＯＳスイッチと、により実現することができる。電力スイッチ回路では、パワーＭＯＳトランジスタが過熱状態となった時に保護回路用ＭＯＳスイッチをオンさせることでゲート抵抗に電流を流し、パワーＭＯＳトランジスタのゲート・ソース間電圧を小さくしてパワーＭＯＳトランジスタをオフすることで、過熱による素子破壊を防止する。
【０００３】
上記保護機能を実現するためのゲート抵抗は一般的に固定された抵抗値を有する抵抗が用いられる。しかし、ゲート抵抗の抵抗値は、小さく設定すると過熱状態時に入力端子からパワーＭＯＳトランジスタのゲートに向かって電流が流れて続けて素子が破壊されるおそれがある。一方、ゲート抵抗の抵抗値を大きく設定した場合、正常状態時に電圧降下によりパワーＭＯＳトランジスタのスイッチングスピードが遅くなる問題がある。ゲート抵抗の抵抗値を固定した場合の問題を回避するための技術が特許文献１に開示されている。
【０００４】
特許文献１に記載の半導体装置（以下、電力スイッチ回路１００と称す）のブロック図を図７に示す。図７に示すように、電力スイッチ回路１００は、可変抵抗体１１１、異常検出回路１１２、パワースイッチ素子（パワーＭＯＳトランジスタと称す）１１３、ゲート遮断ＭＯＳ１１４を有する。また、電力スイッチ回路１００は、出力端子ＯＵＴと電源１０２との間に負荷が接続される。特許文献１における可変抵抗体１１１は、ポリシリコンとＮ型拡散抵抗とによってＭＯＳ構造が形成される素子である。
【０００５】
電力スイッチ回路１００の入力端子ＩＮには駆動回路（図示せず）が接続され、正常動作時はハイ信号を電力スイッチ回路１００の入力端子ＩＮに供給する。このハイ信号は、コンタクトを介してアルミ配線に接続されたＮ型拡散抵抗を通りパワーＭＯＳトランジスタ１１３のゲート端子に供給される。そして、可変抵抗体１１１は、正常動作時には、ポリシリコンの下部に形成されるＮ型拡散抵抗を介して入力端子ＩＮとパワーＭＯＳトランジスタ１１３のゲートとを接続する。一方、可変抵抗体１１１は、異常状態時には、ポリシリコンの下部に形成されるＮ型拡散抵抗が遮断状態となるため、ポリシリコンの周囲領域に形成されるＮ型拡散抵抗を介して入力端子ＩＮとパワーＭＯＳトランジスタ１１３のゲートとを接続する。つまり、可変抵抗体１１１は、正常動作時には低い抵抗で入力端子ＩＮとパワーＭＯＳトランジスタ１１３のゲートとを接続し、異常状態時には高い抵抗で入力端子ＩＮとパワーＭＯＳトランジスタ１１３のゲートとを接続する。
【０００６】
特許文献２には、特許文献１における可変抵抗体１１１をＰチャネルＭＯＳＦＥＴを用いて構成したものが開示されている。また、特許文献３には、特許文献１における可変抵抗体１１１をＪ−ＦＥＴを用いて構成したものが開示されている。
【特許文献１】特開２００５−９３７６３号公報
【特許文献２】特開平６−２４４４１４号公報
【特許文献３】特開平５−１９８８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜３に開示される電力スイッチ回路１００では、可変抵抗体１１１としてＭＯＳ構造を有する素子を利用するため、可変抵抗体１１１を構成する素子のゲート電圧依存性があるため、入力端子ＩＮの電圧により抵抗値が変動する。このような抵抗値の変動が生じた場合、パワーＭＯＳトランジスタ１１３に発生するノイズを低減するために、入力端子に定電流による駆動信号を与え、パワーＭＯＳトランジスタ１１３のゲート電圧の波形整形を精度良く行うことが困難となる。
【課題を解決するための手段】
【０００８】
本発明の一態様にかかる電力スイッチ回路は、第１の電源端子と出力端子との間に接続され、負荷を駆動する出力トランジスタと、前記出力トランジスタの異常状態を検出する異常検出回路と、ウェル領域上に形成される拡散層によって抵抗成分を発生し、入力端子と前記出力トランジスタの制御端子との間に設けられる抵抗素子と、前記異常検出回路による検出結果に基づき前記ウェル領域に前記出力端子の電圧と第２の電源端子の電圧とのいずれの電圧を供給するかを切り替えるウェル電位切替回路と、を有するものである。
【０００９】
本発明にかかる電力スイッチ回路によれば、正常動作時には抵抗素子のウェル領域に出力端子の電圧を印加して、ウェル領域と拡散層との電位差の変動を抑制して抵抗値の変動を抑制することができる。一方、異常状態時にはウェル領域に第２の電源端子の電圧（例えば、接地電圧）を印加して、ウェル領域と拡散層との電位差の大きくすることで高い抵抗値を実現することができる。
【発明の効果】
【００１０】
本発明にかかる電力スイッチ回路によれば、異常状態時に高抵抗を実現して的確な回路保護を実現しながら、正常状態時にはゲート抵抗の抵抗値の変動を抑制し、精度の高いゲート電圧の制御を行うことができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかる電力スイッチ回路１のブロック図を示す。図１に示すように、電力スイッチ回路１は、出力トランジスタ１１、抵抗素子１２、保護回路１３、ウェル電位切替回路１４を有する。また、電力スイッチ回路１は、入力端子ＩＮ、出力端子ＯＵＴ、第１の電源端子（例えば、電源端子Ｖｃｃ）、第２の電源端子（例えば、接地端子ＧＮＤ）を有する。なお、出力端子ＯＵＴには負荷２が接続され、電源端子Ｖｃｃには電源３から電源電圧が供給され、接地端子ＧＮＤには接地電圧が供給される。また、以下の説明では、一例として、電力スイッチ回路１の各素子がＮ型半導体基板上に回路が形成されているものとして説明する。
【００１２】
出力トランジスタ１１は、パワーＭＯＳトランジスタＰＭＮとパワーＭＯＳトランジスタＰＭＮの寄生ダイオードＤとを有する。本実施の形態では、パワーＭＯＳトランジスタＰＭＮとしてＮチャネルＭＯＳトランジスタを用いる。パワーＭＯＳトランジスタＰＭＮは、ソース端子が出力端子ＯＵＴに接続され、ドレイン端子が電源端子Ｖｃｃに接続され、制御端子（例えばゲート端子）が抵抗素子１２を介して入力端子ＩＮに接続される。入力端子ＩＮには、制御回路（不図示）が接続されており、制御回路は入力端子にパワーＭＯＳトランジスタＰＭＮの駆動信号を与える。寄生ダイオードＤは、ソース端子にカソードが接続され、ドレイン端子にアノードが接続される。
【００１３】
抵抗素子１２は、パワーＭＯＳトランジスタＰＭＮのゲート抵抗として機能する。本実施の形態では、抵抗素子１２として拡散抵抗ＢＲを用いる。拡散抵抗ＢＲのウェル端子には、ウェル電位切替回路１４から供給される電圧が入力される。拡散抵抗ＢＲの詳細については後述する。
【００１４】
保護回路１３は、出力トランジスタ１１の保護を行う回路である。保護回路１３は、異常検出回路１５及びゲート遮断トランジスタＭＮ１を有する。異常検出回路１５は、接地端子ＧＮＤ、電源端子Ｖｃｃ、出力端子ＯＵＴの各端子の電圧に基づき動作する。異常検出回路１５は、例えば出力トランジスタ１１において発生した異常（例えば、過熱状態や過電流状態）を検出する。そして、異常検出回路１５は、異常を検出すると異常を検出したことを通知する検出結果信号（例えば、異常検出時にハイレベルとなり、異常未検出時にロウレベルとなる信号）を出力する。
【００１５】
ゲート遮断トランジスタＭＮ１は、ドレイン端子がパワーＭＯＳトランジスタＰＭＮのゲート端子に接続され、ソース端子が出力端子ＯＵＴに接続され、ゲート端子にゲート端子に異常検出回路１５の検出結果が入力される。なお、本実施の形態では、ゲート遮断トランジスタＭＮ１としてＮチャネルＭＯＳトランジスタを用いる。
【００１６】
ウェル電位切替回路１４は、異常検出回路１５による検出結果に基づき拡散抵抗ＢＲのウェル端子に出力端子ＯＵＴの電圧と接地端子ＧＮＤの電圧とのいずれの電圧を供給するかを切り替える。より具体的には、ウェル電位切替回路１４は、異常検出回路１５が異常未検出の検出結果を出力している場合に拡散抵抗ＢＲのウェル端子に出力端子ＯＵＴの電圧を供給し、異常検出回路１５が異常検出の検出結果を出力している場合に拡散抵抗ＢＲのウェル端子に接地端子ＧＮＤの電圧を供給する。ウェル電位切替回路１４は、抵抗ＲとスイッチトランジスタＭＮ２を有する。抵抗Ｒは、出力端子ＯＵＴと拡散抵抗ＢＲのウェル端子との間に接続される。スイッチトランジスタＭＮ２は、接地端子ＧＮＤにソース端子が接続され、ドレインが拡散抵抗ＢＲのウェル端子に接続され、ゲート端子に異常検出回路１５の検出結果が入力される。なお、本実施の形態では、スイッチトランジスタＭＮ２としてＮチャネルＭＯＳトランジスタを用いる。
【００１７】
ここで、拡散抵抗ＢＲの断面図を図２に示し、拡散抵抗ＢＲについて説明する。拡散抵抗ＢＲは、不純物濃度の低い第１導電型の半導体（例えばＮ−型半導体）で形成される半導体基板の上層に第２導電型の半導体（例えばＰ型半導体）で形成されるＰウェル領域Ｐｗｅｌｌが形成される。そして、Ｐウェル領域の上層に不純物濃度の高い第１導電型の半導体（例えばＮ＋型半導体）で形成される接続端子ＣＴ１、ＣＴ２が形成される。そして、接続端子ＣＴ１、ＣＴ２を接続するようにＮ−型半導体で抵抗成分を発生させる抵抗領域ＤＲが形成される。また、Ｐウェル領域Ｐｗｅｌｌには、不純物濃度の高い第２導電型の半導体（例えばＰ＋型半導体）によってＰウェル領域Ｐｗｅｌｌに電圧を供給するウェル端子ＷＴが形成される。そして、接続端子ＣＴ１は、入力端子ＩＮに接続され、接続端子ＣＴ２は、パワーＭＯＳトランジスタＰＭＮのゲート端子ＧＡＴＥに接続され、ウェル端子ＷＴは、ウェル電位切替回路１４の状態に応じて出力端子ＯＵＴ又は接地端子ＧＮＤに接続される。
【００１８】
拡散抵抗ＢＲは、抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差に応じて抵抗値に変動が生じる。そして、この電位差が所定の値以上になるとピンチオフして、抵抗値が急激に高くなる（例えば、抵抗値がほぼ無限大になる）。この拡散抵抗ＢＲの抵抗値の電圧依存特性を示すグラフを図３に示す。
【００１９】
続いて、電力スイッチ回路１の動作について説明する。動作の説明をするに当たり図３の拡散抵抗ＢＲの電圧依存特性のグラフを参照する。電力スイッチ回路１は、通常動作において入力端子ＩＮに入力する駆動信号の電圧レベルを上昇させることでパワーＭＯＳトランジスタＰＭＮをオン状態とする。このとき、異常検出回路１５では、異常が検出されないため検出結果は異常未検出となり、ゲート遮断トランジスタＭＮ１及びスイッチトランジスタＭＮ２はオフ状態となる。そのため、パワーＭＯＳトランジスタＰＭＮのゲート端子には、入力端子ＩＮからの駆動信号が拡散抵抗ＢＲを介して入力される。また、拡散抵抗ＢＲのウェル端子ＷＴには出力端子ＯＵＴの電圧が入力される。そして、出力端子ＯＵＴの電圧が駆動信号の電圧レベルに応じて徐々に上昇する。このとき、拡散抵抗ＢＲの抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差は、入力端子ＩＮの電圧と出力端子ＯＵＴの電圧との差となる。つまり、この電位差は、パワーＭＯＳトランジスタＰＭＮの閾値電圧ＶＴとなる。その後、出力端子ＯＵＴの電圧が電源３の出力する電源電圧（以下、電源電圧Ｖｂａｔと称す）に達すると、拡散抵抗ＢＲの抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差は、入力端子ＩＮの電圧と電源電圧Ｖｂａｔとの差電圧となり、徐々に大きくなる。そして、駆動信号の電圧レベルが最大値（ＩＮ（ｍａｘ））に達するまでこの電位差が大きくなる。
【００２０】
つまり、電力スイッチ回路１は、正常動作では、出力端子ＯＵＴの電圧が電源電圧Ｖｂａｔに達するまでの間、拡散抵抗ＢＲの抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差が一定となる。そのため、この期間において、拡散抵抗ＢＲの抵抗値が一定に保たれる。また、出力端子ＯＵＴの電圧が電源電圧Ｖｂａｔに達した後は、拡散抵抗ＢＲの抵抗値が変動するが、この期間ではパワーＭＯＳトランジスタＰＭＮが十分なオン状態となっているため、拡散抵抗ＢＲの抵抗値の変動はパワーＭＯＳトランジスタＰＭＮの出力特性に影響を与えない。
【００２１】
次に、異常動作が発生した場合の電力スイッチ回路１の動作について説明する。以下の説明では、駆動信号がハイレベル（パワーＭＯＳトランジスタＰＭＮをオン状態とする電圧）のときにパワーＭＯＳトランジスタＰＭＮにおいて異常状態が発生した例を説明する。
【００２２】
パワーＭＯＳトランジスタＰＭＮにおいて異常状態が発生した場合、異常検出回路１５が異常を検知し、検出結果は異常検出状態となる。そのため、ゲート遮断トランジスタＭＮ１及びスイッチトランジスタＭＮ２はオン状態となる。これにより、ゲート遮断トランジスタＭＮ１は、パワーＭＯＳトランジスタＰＭＮのゲート端子から出力端子に電荷を引き抜き、パワーＭＯＳトランジスタＰＭＮのゲート・ソース間電圧を閾値電圧以下とし、パワーＭＯＳトランジスタＰＭＮはオフ状態となる。また、拡散抵抗ＢＲのウェル端子ＷＴには、スイッチトランジスタＭＮ２を介して接地端子の電圧（例えば接地電圧）が供給される。そのため、拡散抵抗ＢＲの抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差は、入力端子ＩＮの電圧（例えば、ＩＮ（ｍａｘ））と接地端子ＧＮＤから与えられる接地電圧との差（電圧ＩＮ（ｍａｘ））となる。拡散抵抗ＢＲは、抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差がＩＮ（ｍａｘ）となった場合、ピンチオフして抵抗値がほぼ無限大まで大きくなる。そのため、パワーＭＯＳトランジスタＰＭＮのゲート端子と入力端子ＩＮとの接続は切断された状態となる。これにより、パワーＭＯＳトランジスタＰＭＮのゲート端子の電圧は、異常状態が発生している期間にオフ状態を維持する。一方、異常検出回路１５が異常状態から解放を検出した場合、電力スイッチ回路１は、通常動作に移行する。
【００２３】
上記説明より、本実施の形態における電力スイッチ回路１は、正常動作と異常状態とで切り替えるウェル電位切替回路１４によって拡散抵抗ＢＲのＰウェル領域Ｐｗｅｌｌに供給する電圧を切り替える。これにより、電力スイッチ回路１は、正常動作においてゲート抵抗を低抵抗に保ち、異常状態においてゲート抵抗を高抵抗とすることができる。
【００２４】
さらに、電力スイッチ回路１は、正常動作において、拡散抵抗ＢＲのＰウェル領域Ｐｗｅｌｌの電位を入力端子ＩＮに入力される駆動信号の電圧レベルに応じて電圧が変動する出力端子ＯＵＴの電圧とすることで、拡散抵抗ＢＲの抵抗領域ＤＲとＰウェル領域Ｐｗｅｌｌの電位差の変動を抑制する。これによって、通常動作における拡散抵抗ＢＲの抵抗値の変動を抑制することができる。特に、駆動信号と出力端子ＯＵＴの電圧の線形性が重要な出力端子ＯＵＴの電圧が電源電圧Ｖｂａｔに達するまでの期間は、拡散抵抗ＢＲの抵抗値は一定に保たれる。つまり、この期間において、電力スイッチ回路１は、パワーＭＯＳトランジスタＰＭＮのゲート端子の電圧を高精度に制御することができる。特に、パワーＭＯＳトランジスタＰＭＮのゲート端子の電圧を入力端子ＩＮに入力する電流によって制御する場合、拡散抵抗ＢＲの抵抗値を一定に保つことでゲート端子の電圧の線形性が向上する。
【００２５】
かくして、本発明では、電源端子Ｖｃｃと負荷２との間に接続された出力トランジスタ１１と、この出力トランジスタ１１を保護し、異常検出回路１５およびゲート遮断トランジスタＭＮ１でなる保護回路１３と、出力トランジスタ１１の駆動信号電圧を伝達する抵抗素子１２であって一導電型領域（Ｐウェル領域Ｐｗｅｌｌ）内に選択的に形成された他導電型領域（抵抗領域ＤＲ）を抵抗成分とする抵抗素子１２と、Ｐウェル領域Ｐｗｅｌｌに、保護回路が動作していないときは駆動信号電圧に応じて変化する電位を供給し、保護回路が動作しているときは抵抗領域ＤＲをピンチオフ状態とする電位を供給するウェル電位切替回路１４とを備えることにより、抵抗素子１２はほぼ一定の低抵抗を示すことから出力トランジスタ１１のスイッチングオン時の波形整形が容易となる、一方、過電流や過電圧のような異常状態が発生して保護回路１３が動作したときは、抵抗領域ＤＲはピンチオフ状態となって出力トランジスタ１１の遮断状態への移行が非常に容易となる。
【００２６】
実施の形態２
実施の形態２にかかる電力スイッチ回路１ａのブロック図を図４に示す。図４に示すように、電力スイッチ回路１ａは、抵抗素子１２に替えて抵抗素子１２ａを備える。抵抗素子１２ａは、抵抗素子としてデプレッション型ＭＯＳトランジスタＤＭを用いる。デプレッション型ＭＯＳトランジスタは、ソース／ドレインの一方が入力端子ＩＮに接続され、ソース／ドレインの他方がパワーＭＯＳトランジスタＰＭＮのゲート端子に接続される。また、デプレッション型ＭＯＳトランジスタＤＭは、ゲート端子がバックゲート端子（ウェル端子ＷＴ）に接続される。
【００２７】
ここで、デプレッション型ＭＯＳトランジスタＤＭの断面図を図５に示す。図５に示すように、デプレッション型ＭＯＳトランジスタＤＭは、Ｎ−型半導体で形成される半導体基板の上層にＰ型半導体で形成されるＰウェル領域Ｐｗｅｌｌが形成される。そして、Ｐウェル領域の上層にＮ＋型半導体で形成されるソース又はドレインとなる接続端子ＣＴ１、ＣＴ２が形成される。そして、接続端子ＣＴ１、ＣＴ２を接続するようにＮ−型半導体で抵抗成分を発生させるチャネル領域ＣＲが形成される。さらに、チャネル領域ＣＲの上層にはゲート酸化膜ＯＧを介してゲート電極Ｇが形成される。また、Ｐウェル領域Ｐｗｅｌｌには、Ｐ＋型半導体によってＰウェル領域Ｐｗｅｌｌに電圧を供給するウェル端子ＷＴが形成される。そして、接続端子ＣＴ１は入力端子ＩＮに接続され、接続端子ＣＴ２はパワーＭＯＳトランジスタＰＭＮのゲート端子ＧＡＴＥに接続され、ゲート電極Ｇはウェル端子ＷＴに接続され、ウェル端子ＷＴはウェル電位切替回路１４の状態に応じて出力端子ＯＵＴ又は接地端子ＧＮＤに接続される。
【００２８】
次に、デプレッション型ＭＯＳトランジスタＤＭの抵抗値の電圧依存特性を示すグラフを図６に示す。なお、図６では、参考として拡散抵抗ＢＲの抵抗値の電圧依存特性を破線にて示した。図６に示すように、デプレッション型ＭＯＳトランジスタＤＭであっても、拡散抵抗ＢＲと同様に、チャネル領域ＣＲとＰウェル領域Ｐｗｅｌｌとの電位差に基づき抵抗値が変動し、電位差が所定の値以上となった場合にはピンチオフする。しかし、デプレッション型ＭＯＳトランジスタＤＭは、ゲート端子側からも空乏層が広がるため、ピンチオフしやすくなる。そのため、デプレッション型ＭＯＳトランジスタＤＭは、拡散抵抗ＢＲよりも抵抗の変化率が大きくなる。
【００２９】
従って、デプレッション型ＭＯＳトランジスタＤＭを用いた場合、拡散抵抗ＢＲを用いる場合に比べてチャネル領域ＣＲを構成する拡散層の不純物濃度を濃くすることができる。この結果、デプレッション型ＭＯＳトランジスタＤＭのサイズは、拡散抵抗ＢＲよりも小さくすることが可能となる効果がある。
【００３０】
上記説明より、電力スイッチ回路１ａは、抵抗素子を実施の形態１よりも小さくしながら、実施の形態１と同様に高精度なパワーＭＯＳトランジスタＰＭＮのゲート端子の制御を実現することができる。また、電力スイッチ回路１ａは、実施の形態１と同様に、異常状態における回路の保護を的確に行うことができる。
【００３１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、ハイサイドスイッチを構成する電力スイッチ回路について説明したが、電力スイッチ回路を負荷の接地端子側に設けられるローサイドスイッチとして構成する場合にも適用することができる。
【図面の簡単な説明】
【００３２】
【図１】実施の形態１にかかる電力スイッチ回路のブロック図である。
【図２】実施の形態１にかかる拡散抵抗の断面図である。
【図３】実施の形態１にかかる拡散抵抗の抵抗値の電圧依存特性を示すグラフである。
【図４】実施の形態２にかかる電力スイッチ回路のブロック図である。
【図５】実施の形態２にかかるデプレッション型ＭＯＳトランジスタの断面図である。
【図６】実施の形態２にかかるデプレッション型ＭＯＳトランジスタの抵抗値の電圧依存特性を示すグラフである。
【図７】従来の電力スイッチ回路のブロック図である。
【符号の説明】
【００３３】
１、１ａ    電力スイッチ回路
２    負荷
３    電源
１１    出力トランジスタ
１２、１２ａ    抵抗素子
１３    保護回路
１４    ウェル電位切替回路
１５    異常検出回路
ＭＮ１    ゲート遮断トランジスタ
ＭＮ２    スイッチトランジスタ
ＰＭＮ    パワーＭＯＳトランジスタ
Ｄ    寄生ダイオード
ＢＲ    拡散抵抗
ＤＭ    デプレッション型ＭＯＳトランジスタ
ＧＮＤ    接地端子
Ｖｃｃ    電源端子
ＩＮ    入力端子
ＯＵＴ    出力端子
ＣＲ    チャネル領域
ＤＲ    抵抗領域
ＣＴ１、ＣＴ２    接続端子
ＷＴ    ウェル端子
Ｐｗｅｌｌ    Ｐウェル領域
ＧＡＴＥ    ゲート端子
Ｇ    ゲート電極
ＯＧ    ゲート酸化膜
Ｒ    抵抗
【図１】
0005124292.tif 000002
【図２】
0005124292.tif 000003
【図３】
0005124292.tif 000004
【図４】
0005124292.tif 000005
【図５】
0005124292.tif 000006
【図６】
0005124292.tif 000007
【図７】
0005124292.tif 000008