(57)【特許請求の範囲】
【請求項１】
導体及び絶縁層を有する半導体基板を製造する方法であって、絶縁層形成工程と導体形成工程を含み、
絶縁層形成工程は、
前記半導体基板に、孔または溝を形成し、
前記孔または溝内に、揮発性有機溶媒中に粒径がｎｍサイズのシリカ微粒子を分散させた懸濁液を流し込み、
次に、前記揮発性有機溶媒を蒸発させて前記シリカ微粒子の間に隙間を生じさせ、
次に、前記孔または溝内に、液体シリカ又は液体Ｓｉ化合物を流し込んで前記シリカ微粒子の間の前記隙間に浸透させ、  
更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Ｓｉ化合物を、シリカへの転化を促進し、
前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含み、
導体形成工程は、
前記絶縁層によって囲まれた領域内に、孔または溝を形成し、
前記孔または溝内に金属成分又は合金成分を含む導体を形成する、
工程を含む製造方法。
【請求項２】
請求項１に記載された方法であって、
前記シリカに転化させる工程は、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用する。
【請求項３】
請求項１又は２に記載された方法であって、前記液体Ｓｉ化合物は、Ｓｉ−Ｎ結合を持つ。
【請求項４】
請求項３に記載された方法であって、前記液体Ｓｉ化合物は、Ｓｉ−Ｎ結合を基本ユニットとする無機ポリマーを含む。
【請求項５】
請求項４に記載された方法であって、前記無機ポリマーは、ペルヒドロポリシラザン（ＰＨＰＳ）である。
【請求項６】
請求項１乃至５の何れかに記載された方法であって、前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。
【請求項７】
請求項１乃至６の何れかに記載された方法であって、前記孔または溝内に液体シリカ又は液体Ｓｉ化合物を流し込む工程は、真空チャンバ内において、減圧下で行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
近年、回路基板に多数の貫通電極を設けておき、この回路基板を積層するTSV（Through-Silicon-Via)技術が提案されている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【０００３】
ＴＳＶ技術の適用した場合、貫通電極をシリコン基板から電気絶縁しなければならない。電気絶縁の手段として、特許文献１は、シリコン基板を貫通する貫通電極を取り囲むように、シリコン基板を貫通するリング状の分離溝を設け、分離溝の底面及び側面上に直接シリコン膜を形成し、次に分離溝内に残された隙間を埋めるように、シリコン膜上に絶縁膜を形成し、分離溝の内周側面及び外周側面とそれぞれ接するシリコン膜の表面を熱酸化して、シリコン熱酸化膜とする技術を開示している。
【０００４】
しかし、分離溝の底面及び側面上に直接、シリコン膜を形成する工程、シリコン膜形成後に、分離溝内に残された隙間を埋めるようにシリコン膜上に絶縁膜を形成する工程、更に、シリコン膜の表面を熱酸化する工程が必要であり、工程が複雑で、長くならざるを得ない。従来の平面的配置技術をＴＳＶ技術によって置き換える際に、工業的量産上、重要視されるのは、コスト・パフォーマンスであり、上述した先行技術では、この要請に充分には応えることができない。
【０００５】
しかも、貫通電極とシリコン基板とをシリコン熱酸化膜によって電気絶縁する構造であるから、十分に厚い絶縁膜を形成することが困難であり、貫通電極に対する静電容量を低減することが困難であり、信号伝送特性の改善及び消費電力の低減に限界を生じる。
【０００６】
更に、十分に厚い絶縁膜を形成することが困難であるので、貫通電極近傍に発生する応力を絶縁膜によって緩和するといった作用を殆ど期待することができない。このため、半導体回路素子を、貫通電極から話して配置せざるを得ず、面積効率が低下する。
【０００７】
次に、特許文献２は、ＭＯＳトランジスタやバイポーラトランジスタ等のためのトレンチ分離溝を形成する技術の詳細を開示している。その開示内容は、おおよそ、次のとおりである。
【０００８】
（ａ）シリカ微粒子等でなる絶縁粒子を、有機溶剤などの分散媒中に分散させた懸濁液を、シリコン基板のトレンチが形成された面に、スピンコートによって塗布し、その後、この塗膜から分散媒を除去することにより、トレンチを絶縁粒子で埋め込む。絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していない。そこで、この後、トレンチの上部をリフロー性誘電体層によって閉じ、絶縁粒子がトレンチから放出されるのを防止する。
【０００９】
（ｂ）上記（ａ）と同じ手法で、絶縁粒子をトレンチに埋め込んだ後、絶縁粒子同士を、絶縁バインダによって結合させ、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層を開示している。絶縁バインダの材料としては、シラノールを有機溶剤に溶解させてなる無機ＳＯＧ及び有機ＳＯＧを使用する旨記載されている。無機ＳＯＧ及び有機ＳＯＧに使用するシラノールにおいて、Ｓｉ原子に結合している−ＯＨ基及び−Ｏ−基の一部を−Ｈ基に置換してもよいこと、有機ＳＯＧに使用するシラノールにおいて、−ＣＨ３基は−Ｃ２Ｈ５基などの他のアルキル基に置換してもよいこと、さらに、有機ＳＯＧに使用するシラノールにおいて、Ｓｉ原子に結合している−ＯＨ基及び−Ｏ−基の一部を、−ＣＨ３基や−Ｃ２Ｈ５基などのアルキル基に置換してもよいこと、等が記載されている。
【００１０】
（ｃ）バインダは含有していない第１粒状絶縁層と、バインダを含有する第２粒状絶縁層とによって、絶縁層を形成する。バインダを含んでいない第１粒状絶縁層の上面は、絶縁バインダを含有した第２粒状絶縁層で被覆されている。
【００１１】
（ｄ）絶縁層を構成する粒状絶縁層が、均一混合された第１絶縁粒子及び第２絶縁粒子と、それらを架橋する絶縁バインダとを含んでいる。
【００１２】
しかし、特許文献２では、シリカ微粒子等でなる絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していないから、リフロー誘電体層でトレンチ上部を閉じたり（上記ａ）、バインダを用いて絶縁粒子を結合する（上記ｂ〜ｄ）等の手法を採らなければならず、絶縁構造及び工程の複雑化を招く。
【００１３】
しかも、上述の手法（ａ）の場合には、シリコン基板に対して、密着強度の高い絶縁層を形成することができない。手法（ｂ）の場合には、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層となるので、やはり、シリコン基板に対する絶縁層の密着強度が十分でない。また、有機ＳＯＧ等のバインダを用いた場合は、絶縁層は炭素を含むことになるから、高絶縁抵抗の要求される絶縁層としては、本来好ましいものではない。手法（ｃ）、（ｄ）は、第１絶縁粒子及び第２絶縁粒子を含んでいるので、やはり、密着強度に問題を残す。
【００１４】
更に、貫通電極等を構成する縦導体を絶縁する場合、絶縁層自体に縦導体を埋め込む場合もあり、特許文献２に記載された技術では、このような絶縁構造に対応することができない。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−２５１９６４号公報
【特許文献２】特開２００４−３１９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【００１７】
本発明のもう一つの課題は、シリコン基板、半導体回路素子または絶縁層にクラック等の欠陥が発生することのない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【００１８】
本発明の更にもう一つの課題は、コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【００１９】
本発明の更にもう一つの課題は、十分に厚い絶縁膜を有し、縦導体と基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【００２０】
本発明の更にもう一つの課題は、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上述した課題を解決するため、本発明に係る半導体基板は、縦導体と、絶縁層とを含む。前記縦導体は、ナノコンポジット結晶構造の金属成分又は合金成分を含み、前記半導体基板の厚み方向に設けられた縦孔内に充填されている。前記絶縁層は、前記縦導体の周りに環状に形成されており、ｎｍサイズのシリカ微粒子と、前記シリカ微粒子の間の隙間を埋め、前記シリカ微粒子とともに、ナノコンポジット構造を構成する結晶またはアモルファスのシリカとを含む。
【００２２】
本発明において、「ｎｍサイズ」及び「ナノ」とは、１μｍ以下の範囲をいう。また、絶縁層に含まれるナノコンポジット構造は、少なくとも２種の組成分が一体となって複合体を構成し、それらの組成分が、ｎｍサイズの微粒子、または、結晶もしくはアモルファスの相となっているものをいう。
【００２３】
上述したように、本発明に係る半導体基板では、縦導体は、ナノコンポジット結晶構造の金属成分又は合金成分を含み、半導体基板の厚み方向に設けられた縦孔内に充填されている。縦孔は、周囲が壁面によって閉じられているから、その内部に充填されている縦導体に発生する応力が、そのまま縦孔の内壁面にストレスとして加わり、内壁面に亀裂や、クラックが発生することが懸念される。本発明では、縦導体は、ナノコンポジット結晶構造の金属成分又は合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため縦導体から縦孔の内壁面に加わるストレスが緩和され、内壁面に亀裂やクラックが発生するのを回避することができる。
【００２４】
また、本発明においては、前記縦導体の周りに環状に絶縁層が形成されているから、縦導体に流れる電流が半導体基板に漏洩するのを、絶縁層によって遮断することができる。
【００２５】
絶縁層は、ｎｍサイズのシリカ微粒子と、シリカ微粒子間を隙間なく埋め、シリカ微粒子とともに、ナノコンポジット構造を構成する結晶またはアモルファスのシリカとを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層が得られる。
【００２６】
本発明において、絶縁層は、シリカ微粒子間に液体シリカまたは液体Ｓｉ化合物を浸透させて得られたもので、結晶領域とアモルファス領域とを含むナノコンポジット構造となる。そのため、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層との間の間隔を詰め、半導体回路素子形成の面積効率を向上させることができる。
【００２７】
絶縁層は、縦導体の周りに環状に形成されているから、縦導体に発生する応力が、絶縁層に対するストレスとなり、ストレスが大きければ、絶縁層に亀裂やクラックが発生することもありえる。絶縁層に亀裂やクラックが発生すると、絶縁層の本来の役割に破綻が生じ、縦導体から半導体基板に電流漏洩が生じてしまう。この問題に対して、本発明では、縦導体は、上述したように、ナノコンポジット結晶構造の金属成分又は合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体から縦孔の内壁面、及び、絶縁層に加わるストレスが緩和され、内壁面及び絶縁層に亀裂やクラックが発生するのを回避することができる。
【００２８】
本発明に係る絶縁層は、ＴＳＶ技術への適用において、シリコン基板の厚み方向に延びている縦導体を、他の縦導体及びシリコン基板に形成された半導体回路素子から電気的に絶縁するために用いることができる。
【００２９】
絶縁層は、シリコン基板の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成する。こうして形成された絶縁層は、コストが安価であるし、リング状または孔の内径に見合う十分な厚みを有することとなる。このため、縦導体とシリコン基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【００３０】
また、絶縁層は、リング状または孔の内径に見合う大きな厚みを有することとなるから、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【００３１】
具体的な形態として、絶縁層は、縦導体を取り囲んで前記シリコン基板に設けられた環状溝を埋めている態様、即ち、環状絶縁層の態様を採ることができる。
【００３２】
環状絶縁層は、環状溝の内壁面に絶縁層を有していてもよい。この絶縁層は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよい。また、酸化層及び窒化層は、環状溝の内面に成膜されたものであってもよいし、環状溝のない面に現れるシリコン基板の面を、酸化または窒化したものであってもよい。
【００３３】
別の形態として、絶縁層が、シリコン基板の厚み方向に設けられた孔を埋めていて、縦導体が、この絶縁層に開けられた孔を埋めている態様を採ることもできる。孔も、環状溝の場合と同様に、その内壁面に酸化層、または窒化層を含んでいてもよる。
【００３４】
本発明に係る半導体基板は、具体的にはインターポーザとしての形態をとることができる。そのほか、シリコン基板の内部に半導体素子を有する半導体ウエハ又は半導体装置の形態をとることもできる。
【００３５】
更に、本発明に係る基板の複数枚を積層して、電子デバイスとして実現してもよい。
【００３６】
本発明は、更に、上述した半導体基板の製造方法についても開示する。この製造方法は、絶縁層形成工程と縦導体形成工程を含む。絶縁層形成工程は、前記半導体基板に、その厚み方向に向かう孔または溝を形成し、前記孔または溝内に、揮発性有機溶媒中にシリカ微粉末を分散させた懸濁液を流し込み、次に、前記孔または溝内に、液体シリカ又は液体Ｓｉ化合物を流し込んで前記シリカ微粒子の間の隙間に浸透させ、更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Ｓｉ化合物を、シリカへの転化を促進する工程を含む。前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含む。
【００３７】
縦導体形成工程は、前記絶縁層によって囲まれた領域内に、前記半導体基板の厚み方向に向かう縦孔を形成し、前記縦孔内にナノコンポジット結晶構造の金属成分又は合金成分を含む導体を形成する工程を含む。
【００３８】
上述した製造方法によれば、本発明に係る半導体基板及び電子デバイスを、低コストで量産することができる。
【００３９】
本発明に係る製造方法において、液体シリカとしては、シリカゾル等を用いることができる。液体Ｓｉ化合物としては、Ｓｉ−Ｎ結合を持つものを用いることができる。そのようなＳｉ化合物の具体例は、Ｓｉ−Ｎ結合を基本ユニットとする無機ポリマー、代表的には、ペルヒドロポリシラザン（ＰＨPS）である。そのほか、一般式R3SiO-(R2SiO)n-SiR3であらわされるシロキサンや、一般式（R3Si-OH）で表わされるシラノールを用いることもできる。これらのＳｉ化合物の有機溶媒溶液を調製し、これを孔または溝内に流し込む。
【００４０】
液体Ｓｉ化合物を用いた場合、Ｓｉ化合物をシリカに転化させる工程では、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用することができる。
【００４１】
前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。この工程により、懸濁液中の揮発性有機溶媒が殆ど蒸発するが、揮発性有機溶媒の水酸基は、シリカ微粒子の表面に残留する。この残留した水酸基を利用して、Ｓｉ化合物をシリカに転化させることができる。
【００４２】
前記孔または溝内に、液体シリカ又は液体Ｓｉ化合物を流し込む工程も、真空チャンバ内において、減圧下で行われることが好ましい。減圧下であれば、液体シリカ又は液体Ｓｉ化合物を、シリカ微粒子間に確実に浸透させることができるからである。
【００４３】
前記孔または溝内に、液体シリカ又は液体Ｓｉ化合物を流し込んだ後、熱処理する工程を含むことが好ましい。これによって、シリカ転化を促進するとともに、有機物を熱分解し、ガスとして排出することができる。
【００４４】
更に、熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、絶縁層を緻密化し、半導体基板に対する密着力を高めることができる。
【発明の効果】
【００４５】
上述したように、本発明によれば、次のような効果を得ることができる。
（ａ）半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
（ｂ）クラック等の欠陥のない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
（ｃ）十分に厚い絶縁膜を有し、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
（ｄ）絶縁層に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することができる。
（ｅ）コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
【００４６】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る半導体基板の一部を示す断面図である。
【図２】図１に示した半導体基板の絶縁層の構造を、拡大して模式的に示す図ある。
【図３】本発明に係る半導体基板の一部を示す平面図である。
【図４】図３の４−４線断面図ある。
【図５】本発明に係るナノコンポジット結晶構造の金属成分又は合金成分を含む複合材料を模式的に示す図である。
【図６】本発明に係るナノコンポジット結晶構造の金属成分又は合金成分を含む複合材料を模式的に示す図である。
【図７】本発明に係るナノコンポジット結晶構造の金属成分又は合金成分を含む複合材料を模式的に示す図である。
【図８】本発明に係るナノコンポジット結晶構造の金属成分又は合金成分を含む複合材料を模式的に示す図である。
【図９】本発明に係る半導体基板の別の実施形態を示す平面図である。
【図１０】図９の１０−１０線断面図である。
【図１１】本発明に係る半導体基板の製造工程の全体を示す図である。
【図１２】図１１に示した製造工程の一部を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】図１３に示した工程の後の工程を示す図である。
【図１５】図１４に示した工程の後の工程を示す図である。
【図１６】図１５に示した工程の後の工程を示す図である。
【図１７】図１６に示した工程の後の工程を示す図である。
【図１８】図１７に示した工程の後の工程を示す図である。
【図１９】図１８に示した工程の後の工程を示す図である。
【図２０】図１９に示した工程の後の工程を示す図である。
【図２１】本発明に係る半導体基板の別の実施形態を示す断面図である。
【図２２】本発明に係る半導体基板を用いた電子デバイスの例を示す断面図である。
【発明を実施するための最良の形態】
【００４８】
図１及び図２を参照すると、本発明に係る半導体基板１は、厚み方向に向かう絶縁層３を有している。図１及び図２は、絶縁層と縦導体とを有する半導体基板において、絶縁層と縦導体のうち、絶縁層３だけを取り出して示してある。絶縁層３は、半導体基板１を構成する例えばシリコン基板の厚み方向に設けられた孔または溝（以下、ビアと称する）３０に充填されている。溝は直線状、曲線状又は環状等、任意の形態を採ることができる。孔の場合、その孔形は、円形状、角形状又は楕円形状等、任意の形状を採ることができる。
【００４９】
絶縁層３は、ｎｍサイズのシリカ微粒子３１１と、シリカ微粒子３１１−３１１間を埋め、シリカ微粒子３１１とともに、ナノコンポジット構造を構成する結晶またはアモルファスのシリカ３２０とを含む。ｎｍサイズ及びナノコンポジット構造の定義については、既に述べたとおりである。具体的には、絶縁層３は、シリカ微粒子３１１−３１１の間の隙間を液体シリカまたは液体Ｓｉ化合物で埋めて得られたもので、結晶領域とアモルファス領域とを含むナノコンポジット構造となる。
【００５０】
シリカ微粒子３１１は、粒子としての形状を持っているが、シリカ３２０は、シリカ微粒子３１１の間を埋めるという意味で、不定形である。したがって、シリカ微粒子３１１とシリカ３２０は、成分としては、殆ど同じＳｉＯ2であっても、その微視的形態が異なるので、両者の差別はつく。
【００５１】
シリカ微粒子３１１は、ｎｍサイズ（１μｍ以下）の粒径を有する。原則的には、ビア３０の溝幅の１/１０以下の粒径であることが好ましい。ビア３０の孔径又は溝幅が、前述の１０μｍ以下、例えば、数μｍに選定された場合には、シリカ微粒子３１１の粒径は、１μｍ以下、例えば数百ｎｍ程度になる。シリカ微粒子３１１は、図２では、球形状として示されているが、その外形形状は任意であり、球形に限定されるものではない。また、シリカ微粒子３１１は、その粒径が均一である必要はなく、上述したｎｍサイズの領域内で、異なる粒径のものを含むことができる。シリカ微粒子３１１の周りを埋めるシリカ３２０は、腐食原因となるＮａは含まない。
【００５２】
上述したように、本発明に係る半導体基板１では、絶縁層３は、ｎｍサイズのシリカ微粒子３１１と、シリカ微粒子３１１−３１１の間の隙間を埋め、シリカ微粒子３１１とともに、ナノコンポジット構造を構成する結晶またはアモルファスのシリカ３２０とを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層３が得られる。
【００５３】
更に詳しく述べると、シリカ微粒子３１１だけによって、絶縁層３を形成した場合には、シリカ微粒子３１１−３１１間に微小空隙や空洞等が発生する危険性があり、それらが原因となって、絶縁層３にクラックが発生したり、そのクラックが半導体基板１、例えばシリコン基板にも及び、シリコン基板やその内部に形成された半導体回路素子にダメージを与える危険性がある。
【００５４】
シリカ微粒子３１１を含まないシリカ３２０だけの場合、例えば、２００ｎｍ以上の大きさになると、クラックが発生し、絶縁の信頼性が低下させる。
【００５５】
これに対して、本発明では、絶縁層３は、シリカ微粒子３１１と、シリカ微粒子３１１の周りを埋める結晶またはアモルファスのシリカ３２０とからなるから、シリカ微粒子３１１−３１１間の微小空隙や空洞等がシリカ３２０によって埋められる。このため、絶縁層３にクラックが発生することがなくなり、シリコン基板及びその内部に形成された半導体回路素子に、クラック等によるダメージが残るのを回避することができる。
【００５６】
また、ｎｍサイズのシリカ微粒子３１１と、シリカ微粒子３１１の周りを、隙間なく埋める結晶またはアモルファスのシリカ３２０とからなるナノコンポジット構造は、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層３との間の距離を詰め、半導体回路素子形成の面積効率を向上させることにも寄与する。
【００５７】
更に、特許文献２との対比では、次のような相違点がある。
（ａ）本発明に係る絶縁層３は、半導体基板１に対して密着するから、特許文献２に記載された技術と異なって、トレンチの上部をリフロー性誘電体層によって閉じる必要がない。
（ｂ）本発明に係る絶縁層３では、ｎｍサイズのシリカ微粒子３１１の周りを、結晶またはアモルファスのシリカ３２０によって、隙間なく埋めるのであるから、無機ＳＯＧ又は有機ＳＯＧを用いて、網目構造の絶縁層を形成する特許文献２の技術と異なる。この構造上の違いから、本発明に係る絶縁層３は、特許文献２に記載された技術と対比して、電気絶縁性に優れ、しかも半導体基板に対して高い密着強度を有することとなる。特許文献２では、網目構造によって、応力緩和を図っているのに対して、本発明では、ナノコンポジット構造によって応力緩和を図っている点でも、異なる。
（ｃ）本発明に係る絶縁層３は、特許文献２と異なって、炭素を含まない。この構造上の違いから、本発明に係る絶縁層３は、高絶縁抵抗の絶縁層となる。
（ｄ）本発明に係る絶縁層３は、微粒子としては、シリカ微粒子３１１を含むだけであるから、第１絶縁粒子及び第２絶縁粒子を含む特許文献２に記載された技術と異なる。その構造の違いから、本発明に係る絶縁層３は、特許文献２の絶縁層よりも高い密着強度を呈する。
【００５８】
次に、図３及び図４を参照すると、本発明に係る半導体基板１の一例として、絶縁層３とともに、縦導体２とを有するインターポーザが図示されている。図において、図１及び図２に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は、これを省略する。図３及び図４に示したインターポーザは、半導体基板１と、縦導体２と、絶縁層３とを含む。半導体基板１は、例えば、厚みＴ１のシリコン基板であり、ウエハ、又は、ウエハから切り出されたチップの形態を有する。厚みＴ１は、限定するものではないが、５０〜７００μｍ程度である。
【００５９】
絶縁層３は、環状であって、縦導体２を取り囲んで半導体基板１に設けられた環状溝３０内に設けられている。従って、半導体基板１は、絶縁層３によって、その内側のリング状部分１１と、外側領域とに分離される。これにより、縦導体２が、半導体基板１及び他の縦導体２から電気的に絶縁されることになる。
【００６０】
環状溝３０は、ＣＶＤ法、レーザ穿孔法など、公知の技術によって形成することができる。環状溝３０は、半導体基板１に対して、その厚み方向に設けられ、縦導体２が設けられている縦孔２０の外径Ｄ１よりも大きな第１内径Ｄ２を持っている。従って、縦孔２０の内周面と、第１内径Ｄ２を持つ環状溝３０の内周面との間には、径差分（Ｄ２−Ｄ１)だけ、半導体基板１が、リング状部分１１として、島状に存在することになる。環状溝３０は、第１内径Ｄ２から溝幅だけ離れた第２内径Ｄ３を有している。即ち、環状溝３０は、溝幅（Ｄ３−Ｄ２）となっている。限定するものではないが、環状溝３０の溝幅は、１０μｍ以下、例えば、数μｍである。
【００６１】
絶縁層３については、図１及び図２を参照して既に説明したとおりであるが、絶縁領域に、更に、絶縁層３１、３２を含んでいてもよい。絶縁層３１、３２は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよいし、或いはこれらの組み合わせであってもよい。さらに、酸化層、窒化層は、環状溝３０の内面に成膜されたものであってもよいし、環状溝３０の内面に現れる半導体基板１の面を、酸化または窒化したものであってもよい。このような絶縁構造によれば、半導体基板１に対する絶縁層３の悪影響を、絶縁層３１、３２によって遮断し得る。
【００６２】
実施の形態に示す絶縁層３１、３２は、環状溝３０の内壁面を酸化又は窒化して得られたものである。即ち、環状溝３０の内側面が絶縁層３１、３２によって覆われており、絶縁層３は絶縁層３１、３２によって囲まれた環状溝３０の内部に充填されている。
【００６３】
半導体基板１として、一般的なシリコン基板を例に採ると、酸化層はシリコン酸化層となり、窒化層はシリコン窒化層となる。シリコン酸化層やシリコン窒化層は、既に知られている技術を適用して形成することができる。例えば、シリコン基板を表面から酸化又は窒化する方法や、化学気相堆積法（ＣＶＤ法）によって絶縁層３を成膜する方法が知られており、何れの方法も採用することができる。絶縁層３１、３２の酸化や窒化の深度、即ち、実質的な層厚は、実際に要求される伝送特性に照らし合わせて定めることが好ましい。
【００６４】
絶縁層３は、単層であってもよいし、間隔をおいて同軸状に配置された多層構造であってもよい。また、その形状は、図示の円形状ではなく、四角形状などの角形状であってもよい。更に、縦導体２も、図示の円形状、円柱状であることは必須ではない。角柱状であってもよい。
【００６５】
縦導体２は、半導体基板１の厚み方向に延びている縦孔２０の内部に充填されている。縦導体２は、基板面に対して整列して分布されている。このような縦導体２は、溶融金属充填法、導電ペースト充填法又は金属もしくは合金の分散系充填法などの適用によって形成することができる。実施の形態に示す縦導体２は、半導体基板１を貫通する貫通電極である。
【００６６】
縦導体２は、図３に示すように、基板面に想定されるＸＹ平面でみて、Ｘ方向及びＹ方向に所定の配置ピッチＤｘ、Ｄｙをもって配置される。縦導体２のディメンションは、一例として例示すると、配置ピッチＤｘ、Ｄｙ、が４〜１００μｍの範囲、最大部の径D1が０．５〜２５μｍの範囲である。もっとも、配置ピッチＤｘ、Ｄｙは、一定寸法である必要はないし、径Ｄ１も上述した値に限定されるものではない。
【００６７】
縦導体２は、ナノコンポジット結晶構造を持つ。ナノコンポジット結晶構造の縦導体２は、ナノコンポジット結晶構造の持つ作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【００６８】
図５〜図８は、ナノコンポジット結晶構造についての一般的理解を模式的に示す図である。図５に示す形態は、第１結晶組織４０の内部に、ナノサイズである第２結晶組織４１を分散させたものである。このほか、第１結晶組織４０の粒界に、ナノサイズである第２結晶組織４１を分散させたもの（図６）、これとは逆に、第２結晶組織４１の粒界に、ナノサイズである第１結晶組織４０を分散させたもの、第１結晶組織４０の内部に、ナノサイズである第２結晶組織４１を分散させるとともに、第１結晶組織４０の粒界に、ナノサイズである第２結晶組織４１を分散させたもの（図７）、第１結晶組織４０及び第２結晶組織４１の両者がナノサイズであるもの（図８）などの形態をとることができる。図示は省略するけれども、図５〜図８の形態を組み合せたものであってもよい。さらに、上述した第１結晶組織４０及び第２結晶組織４１によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【００６９】
第１結晶組織４０及び第２結晶組織４１は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第１結晶組織４０及び第２結晶組織４１の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、金属もしくは合金の粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【００７０】
第１結晶組織４０及び第２結晶組織４１の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の1つであって、たとえば2種類の金属Aと金属Bを溶解して合金をつくる場合、金属Aと金属Bの比率が金属Aに対する金属Bの固溶限（固溶体をつくる限界）までの範囲や、金属Bに対する金属Aの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Aと金属Bとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属Ａ、Ｂであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第３の金属元素を添加することによっても得られる。
【００７１】
第１結晶組織４０を非共晶組織とした場合、第２結晶組織４１は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図５〜図８を参照すると明らかなように、
（ａ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、
（ｂ）非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
（ｃ）共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、
（ｄ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
（ｅ）共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【００７２】
縦導体２の材質特性を決定づける重要な因子として、柱状晶と等軸晶とがある。柱状晶は、もともと大きく粒成長するものである。そのため、容易に亀裂の伝播経路となり、周りに形成される絶縁層の破損、クラックなどを招く。これに対して、等軸晶は粒成長が等方的で粒径自体も小さいから、基板に発生する応力も小さくなる。
【００７３】
また、縦導体２が、製造工程における熱工程を経ている場合、金属一般が持つ正の体積変化率により、一般には、縦導体２を膨張させる方向に働き、その後、収縮する。この熱膨張・収縮に伴い、基板に応力が発生する。等軸晶は、この金属膨張による応力発生に対しても抑制効果を奏する。
【００７４】
本発明では、上述したように、縦導体２は、ナノコンポジット結晶構造を有するので、柱状晶化を抑制し、等軸晶化を促進する。よって、半導体１基板に加わる応力、ストレス、又は、特性・劣化を抑制する。
【００７５】
しかも、ナノコンポジット結晶構造には、縦導体２の等軸晶化を促進する働きがある。上述したナノコンポジット結晶構造の有する特有の特性により、特に、半導体基板１において、半導体回路の特性劣化が抑制される。
【００７６】
また、絶縁層３に亀裂・クラックが入るのを抑制することもできる。絶縁層３は、縦導体２の周りに環状に形成されているから、縦導体２に発生する応力が、絶縁層３に対するストレスとなる。このストレスが大きければ、絶縁層３に亀裂やクラックが発生する。絶縁層３に亀裂やクラックが発生すると、絶縁層３の本来の役割に破綻が生じ、縦導体２から半導体基板１に電流漏洩が生じてしまう。本発明では、縦導体２は、ナノコンポジット結晶構造の金属成分又は合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体２から縦孔の内壁面を構成する半導体基板１、及び、その外側に位置する絶縁層３に加わるストレスが緩和され、縦孔の内壁面及び絶縁層３に亀裂やクラックが発生するのを回避することができる。
【００７７】
図９及び図１０は、更に別の形態を示している。この実施の形態では、絶縁層３は、半導体基板１の厚み方向に設けられた第１の孔３０を埋めており、縦導体２は、絶縁層３に開けられた第２の孔２０を埋めている。この実施の形態においても、絶縁層３は、図３に拡大して示したように、シリカ微粒子３１１と、シリカ微粒子３１１の周りを埋めるシリカ３２０とからなり、縦導体２を、半導体基板１及び他の縦導体２から電気絶縁する。
【００７８】
図３〜図１０に示したインターポーザでも、絶縁層３は、シリカ微粒子３１１と、シリカ微粒子３１１の周りを埋めるシリカ３２０とからなるから、図１及び図２を参照して説明した作用効果が得られる。
【００７９】
ｎｍサイズのシリカ微粒子３１１と、シリカ微粒子３１１の周りを埋める結晶またはアモルファスのシリカ３２０との組合せからなるナノコンポジット構造は、貫通電極近傍に発生する応力を緩和する働きも齎すから、貫通電極を構成する縦導体２と半導体回路素子との間の距離を詰め半導体回路素子形成の面積効率を向上させることにも寄与する。
【００８０】
また、絶縁層３は、半導体基板１の厚み方向に延びている縦導体２を、半導体基板１から絶縁するから、半導体基板１及び貫通電極等で代表される縦導体２が、絶縁層３よって、他の縦導体２及び半導体基板１に形成された半導体回路素子から電気的に絶縁される。
【００８１】
しかも、絶縁層３は、半導体基板１の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成することができる。こうして形成された絶縁層３は、コストが安価であるし、リング状または孔３０の内径に見合う十分に大きな厚みを有することとなる。このため、縦導体２と半導体基板１との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【００８２】
また、絶縁層３は、リング状または孔３０の内径に見合う大きな厚みを有することとなるから、縦導体２の近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【００８３】
次に、図１１〜図２０を参照して、図１〜図６に図示した半導体基板１の製造方法について説明する。図１１は、製造工程全体を示す図である。図１２〜図１６は、図１１に図示された工程の一部を個別的に説明する図である。以下の説明において、特に指摘がない場合でも、図７を参照しているものとする。
【００８４】
まず、図１１及び図１２に図示するように、半導体基板１に、その厚み方向に向かうビア３０を形成する。このようなビア３０は、ＣＶＤ法、レーザ穿孔法など、公知の技術によって形成することができる。ビア３０は、半導体基板１に半導体回路を形成した後に形成（ビア・ラスト）してもよいし、半導体回路を形成する前に形成（ビア・ファースト）してもよい。半導体基板処理の全体の工程からみて、ビア・ラスト工程が好ましい。また、ビア３０は、貫通孔であってもよいし、盲孔であってもよい。ビア３０の開口端で見た最小幅（または孔径）は、１０μｍ以下、例えば、数μｍ程度である。
【００８５】
次に、図１１及び図１３に図示するように、ビア３０を形成した半導体基板１を、真空チャンバ５内にセットする。半導体基板１は、ビア３０の開口部が上側となるようにして、適当な支持台７の上にセットする。セットした後、真空チャンバ５を真空引きし、大気圧よりも低い内圧に減圧する。
【００８６】
次に、図１１及び図１４に図示するように、減圧された真空チャンバ内で、ビア３０内に、揮発性有機溶媒３１２中にシリカ微粉末３１１を分散させた懸濁液３１０Ａを流し込む。揮発性有機溶媒３１２は、後工程のシリカ転化工程において、シリカ転化に寄与するものを用いる。その代表例は、水酸基（ＯＨ）を有するアルコール類である。シリカ微粉末３１１は、ｎｍサイズのシリカ微粒子でなる。注入された懸濁液３１０Ａのうち、ビア３０からあふれた懸濁液を拭き取り、その状態で、減圧処理を進めることが好ましい。
【００８７】
ビア３０の内部に注入された懸濁液３１０Ａに含まれる揮発性有機溶媒３１２は、真空チャンバ５内の減圧雰囲気では、そのほとんどが蒸発するので、シリカ微粒子３１１の間に隙間Ｇ１が生じる。ただし、有機溶剤に含まれていたＯＨ基３１３は、ＳｉＯ２との結合力により、図１１に例示するように、シリカ微粒子３１１の表面に付着する。揮発性有機溶媒３１２を蒸発させた後、シリカ微粒子３１１の集合体を加圧Ｆ１してもよい。
【００８８】
次に、図１１及び図１６に図示するように、ビア３０の内部に、液体シリカ又は液体Ｓｉ化合物３２０Ｂを流し込む。液体シリカ又は液体Ｓｉ化合物３２０Ｂは、シリカ微粒子３１１の周りの隙間Ｇ１に浸透してゆく。この場合も、引き続き、真空チャンバ５内の減圧雰囲気で処理する。減圧処理の後、真空チャンバ５の内圧を増圧する差圧充填方式を採用してもよい。この差圧充填によれば、液体シリカ又は液体Ｓｉ化合物３２０Ｂを、シリカ微粒子の周りに十分に浸透させることができる。
【００８９】
液体シリカを用いた場合は、その有機溶媒が蒸発し、シリカ転化が起こる。液体Ｓｉ化合物を用いた場合、Ｓｉ化合物を、シリカ微粒子３１１の表面に付着しているＯＨ基３１３と反応させ、シリカ３２０に転化させる。
【００９０】
液体Ｓｉ化合物３２０Ｂの例としては、シラザン、シロキサン、シラノール等があることは、既に述べたとおりである。ここでは、シラザンの無機ポリマーであるポリシラザン（ＰＨＰＳ）を用いた場合を例にとって説明する。ポリシラザンは、水分や酸素と反応し、シリカ３２０に転化する。有機溶媒としては、キシレン、ミネラルターベン又は高沸点芳香族系溶媒等が用いられる。
【００９１】
本発明では、図１５に図示したように、シリカ微粒子３１１の表面にＯＨ基３１３を残し、図１６に図示するように、ポリシラザンを、このＯＨ基３１３と反応させることにより、シリカ３２０に転化させる。こうして得られたシリカ３２０は、通常は、アモルファスとなる。
【００９２】
シリカ転化を促進するために、図１７に図示するように、プレス板９などを用いて加圧し、加熱することが好ましい。加熱温度は、ポリシラザンの種類によって異なるが、一般には、室温〜４５０℃の範囲で選択される。この加熱処理工程において、有機溶媒の分解ガスが排出される。
【００９３】
上述した工程の後、シリカ転化のさらなる促進、及び、分解ガス排出のために、例えば、１０００℃前後で焼成することが好ましい。これにより、図１〜図６に示し、更に図１８に示した半導体基板１が得られる。
【００９４】
図３〜図６に示した半導体基板を得るには、この後、縦導体２を形成することになる。絶縁層３が、図３、図４に示したようなリング状の場合には、絶縁層３を形成する工程と縦導体２を形成する工程との間には、どちらを先に形成しなければならないという先後関係は特に生じないが、図５、図６に示す構造の場合には、図１１〜図１８に示す工程を経ることになる。そして、図１９に図示するように、絶縁層３に第２の孔２０を開け、図２０に示すように、縦導体２を形成することになる。
【００９５】
縦導体２は、めっき成膜法によって形成してもよいが、第２の孔２０を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属又は合金の微粉末を分散媒に分散させた分散系を鋳込む金属又は合金の分散系充填法で形成することが好ましい。大幅な両者コスト・ダウンが達成できるからである。溶融金属充填法や金属又は合金の分散系充填法を適用した場合は、半導体基板１を、真空チャンバ５内に配置して、真空引きを実行して減圧し、充填物を第２の孔２０の内に流し込んだ後、真空チャンバ５の内圧を増圧する差圧充填法を採用することができる。
【００９６】
この後、第２の孔２０内の充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、縦導体２がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【００９７】
縦導体２及び絶縁層３の厚み及び断面径は、縦導体２に要求される電流容量に応じて変化させる。その一例を図２１に示す。図２１は、インターポーザの一例を示し、半導体基板１０１の表面には、保護膜１０３が付着されている。
【００９８】
半導体基板１０１に形成された２種の縦導体２１１、２１２のうち、縦導体２１１を信号経路とし、縦導体２１２を、例えば電源供給経路とした場合、電源供給経路となる縦導体２１２は、信号経路となる縦導体２１１よりも、断面径を大きくする。
【００９９】
一方、絶縁構造に関しては、信号経路となる縦導体２１１では、絶縁層３３１の厚みを大きくして、静電容量、浮遊容量を低下させ、高周波特性を改善し、信号伝送に関与しない縦導体２１２では、絶縁層３３２を、要求される電気絶縁を満たす程度の薄い厚みにすることができる。
【０１００】
本発明に係る半導体基板１は、インターポーザとしての形態のほか、半導体基板１の内部に半導体素子を有する基板の形態をとることもできる。図２２にその一例を示す。図において、図２１に現れた構成部分に相当する部分については、同一参照符号を付し、重複説明は省略する。
【０１０１】
図２２を参照すると、図２１に示したインターポーザＩＮＴの上に、半導体ウエハ又は半導体装置でなる基板ＬＳ１〜ＬＳ４を順次に積層し、接合した電子デバイスが図示されている。このような電子デバイスは、代表的には、三次元システム・パッケージ（３D-SiP)としての形態をとる。具体的には、システムＬＳＩ、メモリＬＳＩ、イメージセンサ又はＭＥＭＳ等である。アナログやデジタルの回路、ＤＲＡＭのようなメモリ回路、ＣＰＵのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
【０１０２】
更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ  ＦＥＴ、ＣＭＯＳ  ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【０１０３】
上述した各種の電子デバイスにおいて、基板積層構造、半導体基板１の種類、半導体基板１を通る縦導体２の形状、配置、孔径などの点で、この明細書で開示したものと異なるとしても、絶縁層３の構造、及び、縦導体２に対する絶縁層３の関係において、本発明を満たす限り、本発明に含まれるものである。
【０１０４】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【０１０５】
１              シリコン基板
２              縦導体
２０              孔
３              絶縁層
３０              孔または溝
３１１              シリカ微粒子
３２０              シリカ微粒子間を埋めるシリカ
【図１】
0005225479.tif 000002
【図２】
0005225479.tif 000003
【図３】
0005225479.tif 000004
【図４】
0005225479.tif 000005
【図５】
0005225479.tif 000006
【図６】
0005225479.tif 000007
【図７】
0005225479.tif 000008
【図８】
0005225479.tif 000009
【図９】
0005225479.tif 000010
【図１０】
0005225479.tif 000011
【図１１】
0005225479.tif 000012
【図１２】
0005225479.tif 000013
【図１３】
0005225479.tif 000014
【図１４】
0005225479.tif 000015
【図１５】
0005225479.tif 000016
【図１６】
0005225479.tif 000017
【図１７】
0005225479.tif 000018
【図１８】
0005225479.tif 000019
【図１９】
0005225479.tif 000020
【図２０】
0005225479.tif 000021
【図２１】
0005225479.tif 000022
【図２２】
0005225479.tif 000023