(57)【特許請求の範囲】
【請求項１】
電気的に書き換え可能であり且つ直列接続された複数のメモリセルとして機能する第１の層、及び当該第１の層の周辺に設けられた第２の層を備え、
前記第１の層は、
基板に対して平行に延びると共に前記基板に垂直な方向に積層された複数の第１導電層と、
前記複数の第１導電層の上層に形成された第１絶縁層と、
当該複数の第１導電層を貫通するように形成された第１半導体層と、
前記第１導電層と前記第１半導体層との間に形成され且つ電荷を蓄積可能に構成された電荷蓄積層とを備え、
前記第１導電層の端部は、第１方向にて階段状に形成され、
前記第２の層は、
前記基板に対して平行に延びると共に前記基板に垂直な方向に積層されて前記複数の第１導電層とそれぞれ同層に形成された複数の第２導電層と、
前記複数の第２導電層の上層に形成された第２絶縁層とを備え、
前記第２導電層の端部は、所定領域にて前記基板に対して略垂直方向に延びる直線に沿って揃うように形成され、
前記所定領域は、前記第２の層の上層から下層へと延びる接続導電層及び第３絶縁層により満たされるように構成され、
前記接続導電層は、金属にて構成されている
ことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記第１絶縁層は、前記複数の第１導電層を覆うように連続して形成され、
前記第２絶縁層は、前記複数の第２導電層を覆うように連続して形成されている
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
階段状に形成された前記第１導電層の端部に対向する前記第２の導電層の端部は、階段状に形成されている
ことを特徴とする請求項１又は請求項２記載の不揮発性半導体記憶装置。
【請求項４】
電気的に書き換え可能であり且つ直列接続された複数のメモリセルを有する不揮発性半導体記憶装置の製造方法であって、
基板に平行に延びる第１導電層を複数層に亘って前記基板上に積層させるように形成する工程と、
前記複数層の第１導電層の上層に第１絶縁層を形成する工程と、
第１の領域の第１方向の端部にて前記複数の第１導電層を階段状に加工する工程と、
前記第１の領域と異なる第２の領域の所定領域にて前記複数の第１導電層を貫通する第１の貫通孔を形成する工程と、
当該第１の貫通孔内に第２絶縁層を形成する工程と、
前記第１の貫通孔内の前記第２絶縁層を貫通する第２の貫通孔を形成する工程と、
前記第２の貫通孔を埋めるように第２導電層を形成する工程とを備え、
前記第２導電層は、金属にて構成されている
ことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項５】
前記複数層の第１導電層を覆うように連続して前記第１絶縁層を形成する
ことを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置、及びその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン基板上の２次元平面内に素子を集積して、ＬＳＩが形成されてきた。メモリの記憶容量を増加させるには、一素子の寸法を小さくする（微細化する）方法があるが、近年その微細化もコスト的、技術的に困難なものになってきた。微細化のためにはフォトリソグラフィの技術向上が必要であるが、例えば、現在のＡｒＦ液浸露光技術では４０ｎｍ付近のルールが解像限界となっており、更なる微細化のためにはＥＵＶ露光機の導入が必要である。しかし、ＥＵＶ露光機はコスト高であり、コストを考えた場合には現実的ではない。また、仮に微細化が達成されたとしても、駆動電圧などがスケーリングされない限り、素子間の耐圧など物理的な限界点を迎える事が予想される。つまり、デバイスとしての動作が困難になる可能性が高い。
【０００３】
そこで、近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３参照）。
【０００４】
メモリセルを３次元的に配置した従来の半導体記憶装置の一つに、円柱型構造のトランジスタを用いた半導体記憶装置がある（特許文献１乃至３）。円柱型構造のトランジスタを用いた半導体記憶装置においては、ゲート電極となる多層に積層された積層導電層、及びピラー状の柱状半導体が設けられる。柱状半導体は、トランジスタのチャネル（ボディ）部として機能する。柱状半導体の周りには、電荷を蓄積可能なメモリゲート絶縁層が設けられる。これら積層導電層、柱状半導体、メモリゲート絶縁層を含む構成は、メモリストリングスと呼ばれる。
【０００５】
上記メモリストリングスを形成する工程においては、複数回の化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）が行なわれる。このＣＭＰにおいては、基板上にメモリ層、及びＣＭＰ用ダミー層が設けられる。メモリ層は、ＣＭＰ処理により平坦化を望む領域である。ＣＭＰ用ダミー層は、ＣＭＰによるメモリ層の平坦化に際して、メモリ層の研磨面を所望の面に平行とするために用いられるストッパーとして機能する層である。
【０００６】
上記メモリ層及びＣＭＰ用ダミー層共に、その占有面積の縮小が望まれている。つまり、半導体記憶装置全体として、その占有面積の縮小が望まれている。
【特許文献１】特開２００７−２６６１４３号
【特許文献２】米国特許第５５９９７２４号
【特許文献３】米国特許第５７０７８８５号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、占有面積を縮小した不揮発性半導体記憶装置、及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列接続された複数のメモリセルとして機能する第１の層、及び当該第１の層の周辺に設けられた第２の層を備え、前記第１の層は、基板に対して平行に延びると共に前記基板に垂直な方向に積層された複数の第１導電層と、前記複数の第１導電層の上層に形成された第１絶縁層と、当該複数の第１導電層を貫通するように形成された第１半導体層と、前記第１導電層と前記第１半導体層との間に形成され且つ電荷を蓄積可能に構成された電荷蓄積層とを備え、前記第１導電層の端部は、第１方向にて階段状に形成され、前記第２の層は、前記基板に対して平行に延びると共に前記基板に垂直な方向に積層されて前記複数の第１導電層とそれぞれ同層に形成された複数の第２導電層と、前記複数の第２導電層の上層に形成された第２絶縁層とを備え、前記第２導電層の端部は、所定領域にて前記基板に対して略垂直方向に延びる直線に沿って揃うように形成され、前記所定領域は、前記第２の層の上層から下層へと延びる接続導電層及び第３絶縁層により満たされるように構成され、前記接続導電層は、金属にて構成されていることを特徴とする。
【０００９】
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、電気的に書き換え可能であり且つ直列接続された複数のメモリセルを有する不揮発性半導体記憶装置の製造方法であって、基板に平行に延びる第１導電層を複数層に亘って前記基板上に積層させるように形成する工程と、前記複数層の第１導電層の上層に第１絶縁層を形成する工程と、第１の領域の第１方向の端部にて前記複数の第１導電層を階段状に加工する工程と、前記第１の領域と異なる第２の領域の所定領域にて前記複数の第１導電層を貫通する第１の貫通孔を形成する工程と、当該第１の貫通孔内に第２絶縁層を形成する工程と、前記第１の貫通孔内の前記第２絶縁層を貫通する第２の貫通孔を形成する工程と、前記第２の貫通孔を埋めるように第２導電層を形成する工程とを備え、前記第２導電層は、金属にて構成されていることを特徴とする。
【発明の効果】
【００１０】
本発明は、占有面積を縮小した不揮発性半導体記憶装置、及びその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の実施形態について説明する。
【００１２】
［第１実施形態］
（第１実施形態に係る不揮発性半導体記憶装置１００の構成）
図１は、本発明の第１実施形態に係る不揮発性半導体記憶装置１００の概略図を示す。図１に示すように、実施形態に係る不揮発性半導体記憶装置１００は、主として、メモリトランジスタ領域（第１の領域）１２、ワード線駆動回路１３、ソース側選択ゲート線（ＳＧＳ）駆動回路１４、ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５、センスアンプ１６を有する。メモリトランジスタ領域１２は、データを記憶するメモリトランジスタを有する。ワード線駆動回路１３は、ワード線ＷＬにかける電圧を制御する。ソース側選択ゲート線（ＳＧＳ）駆動回路１４は、ソース側選択ゲート線ＳＧＳにかける電圧を制御する。ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５は、ドレイン側選択ゲート線ＳＧＤにかける電圧を制御する。センスアンプ１６は、メモリトランジスタから読み出した電位を増幅する。なお、上記の他、実施形態に係る不揮発性半導体記憶装置１００は、ビット線ＢＬにかける電圧を制御するビット線駆動回路、ソース線ＳＬにかける電圧を制御するソース線駆動回路を有する（図示略）。
【００１３】
また、図１に示すように、第１実施形態に係る不揮発性半導体記憶装置１００において、メモリトランジスタ領域１２を構成するメモリトランジスタは、半導体層を複数積層することによって形成されている。また、図１に示すとおり各層のワード線ＷＬは、水平方向において２次元的に広がりを有するように形成されている。各層のワード線ＷＬは、それぞれ同一層からなる板状の平面構造となっている。
【００１４】
図２は、第１実施形態に係る不揮発性半導体記憶装置１００のメモリトランジスタ領域１２の一部の概略斜視図である。実施形態においては、メモリトランジスタ領域１２は、メモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ、ソース側選択トランジスタＳＳＴｒｍｎ及びドレイン側選択トランジスタＳＤＴｒｍｎからなるメモリストリングスＭＳをｍ×ｎ個（ｍ、ｎは自然数）を有している。図２においては、ｍ＝３、ｎ＝４の一例を示している。
【００１５】
各メモリストリングスＭＳのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎのゲートに接続されているワード線ＷＬ１〜ＷＬ４は、それぞれ同一の導電膜によって形成されており、それぞれ共通である。即ち、各メモリストリングスＭＳのメモリトランジスタＭＴｒ１ｍｎのゲートの全てがワード線ＷＬ１に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ２ｍｎのゲートの全てがワード線ＷＬ２に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ３ｍｎのゲートの全てがワード線ＷＬ３に接続されている。また、各メモリストリングスＭＳのメモリトランジスタＭＴｒ４ｍｎのゲートの全てがワード線ＷＬ４に接続されている。実施形態に係る不揮発性半導体記憶装置１００においては、図１及び図２に示すように、ワード線ＷＬ１〜ＷＬ４は、それぞれ、半導体基板Ｂａと平行な水平方向において２次元的に広がりを有するように形成されている。また、ワード線ＷＬ１〜ＷＬ４は、それぞれ、メモリストリングスＭＳに略垂直に配置されている。また、ワード線ＷＬ１〜ＷＬ４のロウ方向の端部は、階段状に形成されている。ここで、ロウ方向は、垂直方向に直交する方向であり、カラム方向は、垂直方向及びロウ方向に直交する方向である。
【００１６】
各メモリストリングスＭＳは、半導体基板ＢａのＰ−ｗｅｌｌ領域Ｂａ１に形成されたｎ＋領域（後述するＢａ２）の上に柱状の柱状半導体ＣＬｍｎ（図２に示す場合、ｍ＝１〜３、ｎ＝１〜４）を有している。各柱状半導体ＣＬｍｎは、半導体基板Ｂａから垂直方向に形成されており、半導体基板Ｂａ及びワード線ＷＬ１〜ＷＬ４の面上においてマトリクス状になるように配置されている。つまり、メモリストリングスＭＳも、柱状半導体ＣＬｍｎに垂直な面内にマトリクス状に配置されている。なお、この柱状半導体ＣＬｍｎは、円柱状であっても、角柱状であってもよい。また、柱状半導体ＣＬｍｎとは、段々形状を有する柱状の半導体を含む。
【００１７】
また、図２に示すように、メモリストリングスＭＳの上方には、柱状半導体ＣＬｍｎと絶縁膜（図示せず）を介し接してドレイン側選択トランジスタＳＤＴｒｍｎを構成する矩形板状のドレイン側選択ゲート線ＳＧＤ（図２に示す場合、ＳＧＤ１〜ＳＧＤ４）が設けられている。各ドレイン側選択ゲート線ＳＧＤは、互いに絶縁分離され、ワード線ＷＬ１〜ＷＬ４とは異なり、ロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、ドレイン側選択ゲート線ＳＧＤのカラム方向の中心を貫通して、柱状半導体ＣＬｍｎが設けられている。
【００１８】
また、図２に示すように、メモリストリングスＭＳの下方には、柱状半導体ＣＬｍｎと絶縁膜（図示せず）を介し接してソース側選択トランジスタＳＳＴｒｍｎを構成するソース側選択ゲート線ＳＧＳが設けられている。ソース側選択ゲート線ＳＧＳは、ワード線ＷＬ１〜ＷＬ４と同様に水平方向において２次元的に広がりを有するように形成されている。なお、ソース側選択ゲート線ＳＧＳは、図２に示すような構造の他、ロウ方向に延び且つカラム方向に繰り返し設けられた短冊状であってもよい。
【００１９】
次に、図２及び図３を参照して、第１実施形態におけるメモリストリングスＭＳにより構成される回路構成及びその動作を説明する。図３は、実施形態における一つのメモリストリングスＭＳの回路図である。
【００２０】
図２及び図３に示すように、第１実施形態において、メモリストリングスＭＳは、４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びにソース側選択トランジスタＳＳＴｒｍ及びドレイン側選択トランジスタＳＤＴｒｍｎを有している。これら４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びにソース側選択トランジスタＳＳＴｒｍｎ及びドレイン側選択トランジスタＳＤＴｒｍｎは、それぞれ直列に接続されている（図３参照）。実施形態のメモリストリングスＭＳにおいては、半導体基板Ｂａ上のＰ−型領域（Ｐ−Ｗｅｌｌ領域）Ｂａ１に形成されたｎ＋領域に柱状半導体ＣＬｍｎが形成されている。
【００２１】
また、ソース側選択トランジスタＳＳＴｒｍｎのソースにはソース線ＳＬ（半導体基板ＢａのＰ−ｗｅｌｌ領域Ｂａ１に形成されたｎ＋領域）が接続されている。また、ドレイン側選択トランジスタＳＤＴｒｍｎのドレインにはビット線ＢＬが接続されている。
【００２２】
各メモリトランジスタＭＴｒｍｎは、柱状半導体ＣＬｍｎ、その柱状半導体ＣＬｍｎを取り囲むように形成された電荷蓄積層、その電荷蓄積層を取り囲むように形成されたワード線ＷＬを有する。ワード線ＷＬは、メモリトランジスタＭＴｒｍｎの制御ゲート電極として機能する。
【００２３】
上記構成を有する不揮発性半導体記憶装置１００においては、ビット線ＢＬ１〜ＢＬ３、ドレイン側選択ゲート線ＳＧＤ、ワード線ＷＬ１〜ＷＬ４、ソース側選択ゲート線ＳＧＳ、ソース線ＳＬの電圧は、ビット線駆動回路（図示略）、ドレイン側選択ゲート線駆動回路１５、ワード線駆動回路１３、ソース側選択ゲート線駆動回路１４、ソース線駆動回路（図示略）によって制御される。すなわち、所定のメモリトランジスタＭＴｒｍｎの電荷蓄積層の電荷を制御することによって、データの読み出し、書き込み、消去を実行する。
【００２４】
（第１実施形態に係る不揮発性半導体記憶装置１００の具体的構成）
次に、図４を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の更に具体的構成を説明する。図４は、第１実施形態に係る不揮発性半導体記憶装置のロウ方向の断面図である。図４に示すように、不揮発性半導体記憶装置１００は、上述したメモリトランジスタ領域１２、及びそのメモリトランジスタ領域１２の周辺に設けられた周辺領域（第２の領域）Ｐｈを有する。
【００２５】
メモリトランジスタ領域１２は、半導体基板Ｂａ上に、順次、ソース側選択トランジスタ層２０、メモリトランジスタ層（第１の層）３０、及びドレイン側選択トランジスタ層４０を有する。ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０は、メモリストリングスＭＳを構成する。
【００２６】
ソース側選択トランジスタ層２０は、ソース側選択トランジスタＳＳＴｒｍｎとして機能する。メモリトランジスタ層３０は、メモリトランジスタＭＴｒｍｎとして機能する。メモリトランジスタ層３０は、電気的に書き換え可能であり且つ直列に接続された複数のメモリセルとして機能する。ドレイン側選択トランジスタ層４０は、ドレイン側選択トランジスタＳＤＴｒｍｎとして機能する。
【００２７】
周辺領域Ｐｈは、第１ＣＭＰ用ダミー層６０、及び第２ＣＭＰ用ダミー層（第２の層）７０を有する。第１ＣＭＰ用ダミー層６０は、ＣＭＰによるソース側選択トランジスタ層２０の平坦化に際して、ソース側選択トランジスタ層２０の研磨面を所望の面に平行とするために用いられる層である。第２ＣＭＰ用ダミー層７０は、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられる層である。
【００２８】
先ず、メモリトランジスタ領域１２の構成（ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０）について説明する。
【００２９】
メモリトランジスタ領域１２において、半導体基板Ｂａ上には、Ｐ−型領域（Ｐ−Ｗｅｌｌ領域）Ｂａ１が形成されている。また、Ｐ−型領域Ｂａ１上には、ｎ＋領域（ソース線領域）Ｂａ２が形成されている。
【００３０】
ソース側選択トランジスタ層２０は、半導体基板Ｂａ２上に順次積層された、ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４を有する。
【００３１】
ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４は、半導体基板Ｂａと平行な水平方向においてメモリトランジスタ領域１２にて２次元的に広がりを有するように形成されている。ソース側第１絶縁層２１、ソース側導電層２２、ソース側第２絶縁層２３、及びソース側分離絶縁層２４は、メモリトランジスタ領域１２内の所定領域（消去単位）毎に分断され、それらのロウ方向及びカラム方向の端部には、側壁絶縁層２５が形成されている。また、半導体基板Ｂａ上からソース側分離絶縁層２４の上面に達するまで、層間絶縁層２６が設けられている。
【００３２】
ソース側第１絶縁層２１、及びソース側第２絶縁層２３は、酸化シリコン（ＳｉＯ２）にて構成されている。ソース側導電層２２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ソース側分離絶縁層２４は、窒化シリコン（ＳｉＮ）にて構成されている。側壁絶縁層２５、及び層間絶縁層２６は、酸化シリコン（ＳｉＯ２）にて構成されている。
【００３３】
また、ソース側分離絶縁層２４、ソース側第２絶縁層２３、ソース側導電層２２、及びソース側第１絶縁層２１を貫通するようにソース側ホール２７が形成されている。ソース側ホール２７に面する側壁には、順次、ソース側ゲート絶縁層２８、ソース側柱状半導体層２９が設けられている。
【００３４】
ソース側ゲート絶縁層２８は、酸化シリコン（ＳｉＯ２）にて形成されている。ソース側柱状半導体層２９は、ポリシリコン（ｐ−Ｓｉ）にて形成されている。
【００３５】
なお、上記ソース側選択トランジスタ２０の構成において、ソース側導電層２２の構成を換言すると、ソース側導電層２２は、ソース側柱状半導体層２９と共にソース側ゲート絶縁層２８を挟むように形成されている。
【００３６】
また、ソース側選択トランジスタ層２０において、ソース側導電層２２が、ソース側選択ゲート線ＳＧＳとして機能する。また、ソース側導電層２２が、ソース側選択トランジスタＳＳＴｒｍｎの制御ゲートとして機能する。
【００３７】
メモリトランジスタ層３０は、ソース側分離絶縁層２４の上方及び層間絶縁層２６の上方に設けられた第１〜第５ワード線間絶縁層３１ａ〜３１ｅと、第１〜第５ワード線間絶縁層３１ａ〜３１ｅの上下間に設けられた第１〜第４ワード線導電層３２ａ〜３２ｄ（複数の第１導電層）と、第５ワード線間絶縁層３１ｅ上に順次積層されたメモリ分離絶縁層３３及びメモリ保護絶縁層（第１絶縁層）３４を有する。
【００３８】
第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向及びカラム方向においてメモリトランジスタ領域１２にて２次元的に広がりを有するように形成されている。第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、図４の符号「Ｓｔａ１」に示すように、ロウ方向の端部で階段状に形成されている。メモリ保護絶縁層３４は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３のロウ方向の端部及びカラム方向の端部を覆うように、それら第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３に亘って連続して形成されている。また、第１ワード線間絶縁層３１ａの上面に形成されたメモリ保護絶縁層３４の上面から、メモリ分離絶縁層３３の上面に形成されたメモリ保護絶縁層３４の上面まで、層間絶縁層３５が形成されている。
【００３９】
第１〜第５ワード線間絶縁層３１ａ〜３１ｅは、酸化シリコン（ＳｉＯ２）にて構成されている。第１〜第４ワード線導電層３２ａ〜３２ｄは、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。メモリ分離絶縁層３３、及びメモリ保護絶縁層３４は、窒化シリコン（ＳｉＮ）にて構成されている。層間絶縁層３５は、酸化シリコン（ＳｉＯ２）にて構成されている。
【００４０】
また、メモリトランジスタ層３０において、メモリ分離絶縁層３３、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、及び第１〜第４ワード線導電層３２ａ〜３２ｄを貫通するようにメモリホール３６が形成されている。メモリホール３６は、ソース側ホール２７と整合する位置に設けられている。メモリホール３６内の側壁には、順次、メモリゲート絶縁層３７、及びメモリ柱状半導体層（第１半導体層）３８が設けられている。
【００４１】
メモリゲート絶縁層３７は、図５に示すように構成されている。図５は、図４に示すメモリトランジスタ層３０の拡大図である。図５に示すように、メモリゲート絶縁層３７は、メモリ柱状半導体層３８の側壁から、順次、トンネル絶縁層３７ａ、電荷を蓄積する電荷蓄積層３７ｂ、及びブロック絶縁層３７ｃを有する。
【００４２】
トンネル絶縁層３７ａ、及びブロック絶縁層３７ｃは、酸化シリコン（ＳｉＯ２）にて形成されている。電荷蓄積層３７ｂは、窒化シリコン（ＳｉＮ）にて形成されている。メモリ柱状半導体層３８は、ポリシリコン（ｐ−Ｓｉ）にて構成されている。また、メモリ柱状半導体層３８は、その上部をＮ＋型のポリシリコンにて構成されたものであってもよい。
【００４３】
なお、上記メモリトランジスタ３０において、第１〜第４ワード線導電層３２ａ〜３２ｄの構成を換言すると、第１〜第４ワード線導電層３２ａ〜３２ｄは、メモリ柱状半導体層３８と共にトンネル絶縁層３７ａ、電荷蓄積層３７ｂ及びブロック絶縁層３７ｃを挟むように形成されている。また、メモリ柱状半導体層３８は、ソース側柱状半導体層２９の上面、及び後述するドレイン側柱状半導体層４８の下面に接するように形成されている。
【００４４】
また、メモリトランジスタ層３０において、第１〜第４ワード線導電層３２ａ〜３２ｄが、ワード線ＷＬ１〜ＷＬ４として機能する。また、第１〜第４ワード線導電層３２ａ〜３２ｄが、メモリトランジスタＭＴｒｍｎの制御ゲートとして機能する。
【００４５】
ドレイン側選択トランジスタ層４０は、メモリ保護絶縁層３４上に順次積層されたドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４を有する。
【００４６】
ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４は、メモリ柱状半導体層３８の上部に整合する位置に設けられ且つロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、層間絶縁層３５の上面及びメモリ保護絶縁層３４の上面から、ドレイン側分離絶縁層４４の上方の所定高さまで層間絶縁層４５が形成されている。
【００４７】
ドレイン側第１絶縁層４１及びドレイン側第２絶縁層４３は、酸化シリコン（ＳｉＯ２）にて形成されている。ドレイン側導電層４２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて形成されている。ドレイン側分離絶縁層４４は、窒化シリコン（ＳｉＮ）にて形成されている。層間絶縁層４５は、酸化シリコン（ＳｉＯ２）にて形成されている。
【００４８】
また、ドレイン側選択トランジスタ層４０において、ドレイン側分離絶縁層４４、ドレイン側第２絶縁層４３、ドレイン側導電層４２、ドレイン側第１絶縁層４１及び、メモリ保護絶縁層３４を貫通するようにドレイン側ホール４６が形成されている。ドレイン側ホール４６は、メモリホール３６と整合する位置に設けられている。ドレイン側ホール４６に面する側壁には、順次、ドレイン側ゲート絶縁層４７、及びドレイン側柱状半導体層４８が設けられている。
【００４９】
ドレイン側ゲート絶縁層４７は、酸化シリコン（ＳｉＯ２）にて形成されている。ドレイン側柱状半導体層４８は、ポリシリコン（ｐ−Ｓｉ）にて形成されている。また、ドレイン側柱状半導体層４８の上部は、Ｎ＋型ポリシリコンにて構成されている。
【００５０】
なお、上記ドレイン側選択トランジスタ４０の構成において、ドレイン側導電層４２の構成を換言すると、ドレイン側導電層４２は、ドレイン側柱状半導体層４８と共にドレイン側ゲート絶縁層４７を挟むように形成されている。また、ドレイン側柱状半導体層４８は、メモリ柱状半導体層３８の上面に接するように形成されている。
【００５１】
また、ドレイン側選択トランジスタ４０において、ドレイン側導電層４２が、ドレイン側選択ゲート線ＳＧＤとして機能する。また、ドレイン側導電層４２が、ドレイン側選択トランジスタＳＤＴｒｍｎの制御ゲートとして機能する。
【００５２】
さらに、上記ソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０においては、上面からコンタクトホール５１ａ〜５１ｈが形成されている。
【００５３】
コンタクトホール５１ａは、上面からｎ＋領域Ｂａ２に達するように形成されている。コンタクトホール５１ｂは、ソース側導電層２２の上面に達するように形成されている。コンタクトホール５１ｃ〜５１ｆは、第１〜第４ワード線導電層３２ａ〜３２ｄの上面に達するように形成されている。コンタクトホール５１ｇは、ドレイン側導電層４２の上面に達するように形成されている。コンタクトホール５１ｈは、ドレイン側柱状半導体層４８の上面に達するように形成されている。
【００５４】
コンタクトホール５１ａ〜５１ｈ内には、接続導電層５４が形成されている。接続導電層５４は、メモリトランジスタ層３０の上層から下層に延びるように形成されている。接続導電層５４は、バリアメタル層５２、及びメタル層５３を有する。バリアメタル層５２は、コンタクトホール５１ａ〜５１ｈに面する側壁に形成されている。メタル層５３は、バリアメタル層５２の側壁に接するように形成されている。バリアメタル層５２は、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）にて構成されている。メタル層５３は、タングステン（Ｗ）にて構成されている。
【００５５】
次に、周辺領域Ｐｈ（第１ＣＭＰ用ダミー層６０、及び第２ＣＭＰ用ダミー層７０）の構成にてついて説明する。
【００５６】
周辺領域Ｐｈにおける半導体基板Ｂａのメモリトランジスタ領域１２側には、素子分離絶縁層Ｂａ３が形成されている。なお、半導体基板Ｂａ上には、メモリトランジスタ領域１２と同様に、Ｐ−型領域Ｂａ１、及びｎ＋領域Ｂａ２が設けられている。
【００５７】
第１ＣＭＰ用ダミー層６０は、半導体基板Ｂａ上に順次積層された、ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４を有する。
【００５８】
ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４は、半導体基板Ｂａと平行な水平方向において周辺領域Ｐｈにて２次元的に広がりを有するように形成されている。ダミーソース側第１絶縁層６１、ダミーソース側導電層６２、ダミーソース側第２絶縁層６３、及びダミーソース側分離絶縁層６４のロウ方向及びカラム方向の端部には、側壁絶縁層６５が形成されている。また、半導体基板Ｂａ上からダミーソース側分離絶縁層６４の上面に達するまで、層間絶縁層６６が設けられている。
【００５９】
ダミーソース側第１絶縁層６１は、ソース側第１絶縁層２１と同層に形成されている。ダミーソース側導電層６２は、ソース側導電層２２と同層に形成されている。ダミーソース側第２絶縁層６３は、ソース側第２絶縁層２３と同層に形成されている。ダミーソース側分離絶縁層６４は、ソース側分離絶縁層２４と同層に形成されている。層間絶縁層６６は、メモリトランジスタ領域１２の層間絶縁層２６と一体に連続して形成されている。換言すると、層間絶縁層６６は、メモリトランジスタ領域１２の層間絶縁層２６と同層に形成されている。
【００６０】
ダミーソース側第１絶縁層６１、及びダミーソース側第２絶縁層６３は、酸化シリコン（ＳｉＯ２）にて構成されている。ダミーソース側導電層６２は、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ダミーソース側分離絶縁層６４は、窒化シリコン（ＳｉＮ）にて構成されている。側壁絶縁層６５、及び層間絶縁層６６は、酸化シリコン（ＳｉＯ２）にて構成されている。
【００６１】
上記のダミーソース側導電層６２は、例えば、周辺領域Ｐｈに設けられた高耐圧ＭＯＳトランジスタのゲートとして機能する。なお、図４において、当該高耐圧ＭＯＳトランジスタのソース・ドレイン等は、図示を省略している。
【００６２】
第２ＣＭＰ用ダミー層７０は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの上下間に設けられたダミー第１〜第４ワード線導電層（第２導電層）７２ａ〜７２ｄ、ダミー第５ワード線間絶縁層７１ｅ上に順次積層されたダミーメモリ分離絶縁層７３及びダミーメモリ保護絶縁層（第２絶縁層）７４を有する。
【００６３】
ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、ロウ方向及びカラム方向において周辺領域Ｐｈにて２次元的に広がりを有するように形成され、図４の符号「Ｓｔａ２」に示すように、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成されている。ダミーメモリ保護絶縁層７４は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７４のロウ方向の端部及びカラム方向の端部を覆うように、それらダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７４に亘って連続して形成されている。また、ダミー第１ワード線間絶縁層７１ａの上面に形成されたダミーメモリ保護絶縁層７４の上面から、ダミーメモリ分離絶縁層７３の上面に形成されたダミーメモリ保護絶縁層７４の上面まで、層間絶縁層７５が形成されている。
【００６４】
また、第２ＣＭＰ用ダミー層７０（層間絶縁層７５）の上面及びダミーメモリ保護絶縁層７４の上面から所定高さまで、層間絶縁層７６が形成されている。
【００６５】
ダミー第１ワード線間絶縁層７１ａは、第１ワード線間絶縁層３１ａと一体に連続して形成されている。ダミー第１ワード線間絶縁層７１ａは、第１ワード線間絶縁層３１ａと同層に形成されている。ダミー第２〜第５ワード線間絶縁層７１ｂ〜７１ｅは、第２〜第５ワード線間絶縁層３１ｂ〜３１ｅと同層に形成されている。ダミーメモリ分離絶縁層７３は、メモリ分離絶縁層３３と同層に形成されている。ダミーメモリ保護絶縁層７４は、メモリ保護絶縁層３４と一体に連続して形成されている。
【００６６】
層間絶縁層７５は、メモリトランジスタ領域１２に設けられた層間絶縁層３５と一体に連続して形成されている。層間絶縁層７６は、メモリトランジスタ領域１２に設けられた層間絶縁層４５と一体に連続して形成されている。
【００６７】
ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅは、酸化シリコン（ＳｉＯ２）にて構成されている。ダミー第１〜第４ワード線導電層７２ａ〜７２ｄは、Ｐ＋型のポリシリコン（ｐ−Ｓｉ）にて構成されている。ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４は、窒化シリコン（ＳｉＮ）にて構成されている。層間絶縁層７５、７６は、酸化シリコン（ＳｉＯ２）にて構成されている。
【００６８】
また、第２ＣＭＰ用ダミー層７０の配線領域Ａｒ１には、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４を貫通するように、ホール７７（第１の貫通孔）が形成されている。ホール７７内には、ホール内絶縁層７８が設けられている（満たされている）。ホール内絶縁層７８は、酸化シリコン（ＳｉＯ２）にて構成されている。なお、配線領域Ａｒ１は、後述する接続導電層８４が設けられる領域である。
【００６９】
さらに、上記第１ＣＭＰ用ダミー層６０、第２ＣＭＰ用ダミー層７０においては、上面からコンタクトホール（第２の貫通孔）８１ａ、８１ｂが形成されている。
【００７０】
コンタクトホール（第２の貫通孔）８１ａは、ｎ＋領域Ｂａ２に達するように形成されている。コンタクトホール８１ａは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、及び層間絶縁層６６を貫通するように形成されている。
【００７１】
コンタクトホール８１ｂ（第２の貫通孔）は、ダミーソース側導電層６２の上面に達するように形成されている。コンタクトホール８１ｂは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、ダミーソース側分離絶縁層６４、及びダミーソース側第２絶縁層６３を貫通するように形成されている。
【００７２】
コンタクトホール８１ａ、８１ｂ内には、接続導電層８４が形成されている。接続導電層８４は、第２ＣＭＰ用ダミー層７０の上層から下層へと延びるように形成されている。接続導電層８４は、バリアメタル層８２、及びメタル層８３を有する。バリアメタル層８２は、コンタクトホール８１ａ、８１ｂに面する側壁に形成されている。メタル層８３は、バリアメタル層８２の側壁に接するように形成されている。バリアメタル層８２は、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）にて構成されている。メタル層８３は、タングステン（Ｗ）にて構成されている。
【００７３】
上記構成を換言すると、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、第２ＣＭＰ用ダミー層７０の上層から下層へと延びる接続導電層８４が設けられる配線領域（所定領域）Ａｒ１にて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。ここで、「略垂直」とは、具体的には、８５°〜９１°程度を想定するが、厳密なものではない。「揃う」の意味も同様であり、ある程度の凹凸を有するものも含む。
【００７４】
（第１実施形態に係る不揮発性半導体記憶装置１００の製造工程）
次に、図６〜図１７を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の製造工程について説明する。
【００７５】
先ず、半導体基板Ｂａ上にソース側選択トランジスタ層２０、及び第１ＣＭＰ用ダミー層６０を形成する。続いて、それらソース側選択トランジスタ層２０、及び第１ＣＭＰ用ダミー層６０の上に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’、及び第１〜第４板状導電層（導電層）３２ａ’〜３２ｄ’を交互に堆積させた後、板状分離絶縁層３３’を堆積させる。次に、メモリトランジスタ領域１２において、第１〜第５板状絶縁層３１ａ’〜３１ｅ’、第１〜第４板状導電層３２ａ’〜３２ｄ’、及び板状分離絶縁層３３’を貫通するように、メモリホール３６を形成する。そして、メモリホール３６内にメモリゲート絶縁層３７及びメモリ柱状半導体層３８を形成する。以上の工程を経て、図６に示す積層構造が形成される。
【００７６】
次に、図７に示すように、板状分離絶縁層３３’上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０１を形成する。ここで、例えば、レジスト１０１は、約３μｍの厚みで形成する。続いて、レジスト１０１をマスクとして、エッチングを行う。次に、矢印Ａ１〜Ａ３、矢印Ｂ１〜Ｂ３に示す方向にレジスト１０１をスリミングしながら、レジスト１０１をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０１を除去する。
【００７７】
上記の図７に示す工程を経て、図８に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、メモリトランジスタ領域１２において２次元的に広がりを有する第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、メモリトランジスタ領域１２において２次元的に広がりを有する第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリトランジスタ領域１２において２次元的に広がりを有するメモリ分離絶縁層３３となる。また、図７に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図８の符号「Ｓｔａ１」参照）。
【００７８】
同様に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、周辺領域Ｐｈにおいて２次元的に広がりを有するダミーメモリ分離絶縁層７３となる。また、図７に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図８の符号「Ｓｔａ２」参照）。
【００７９】
続いて、図９に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４を形成する。なお、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４は、一体に形成される。メモリ保護絶縁層３４は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、メモリ分離絶縁層３３を覆うように形成される。また、ダミーメモリ保護絶縁層７４は、第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３を覆うように形成される。
【００８０】
次に、図１０に示すように、レジスト１０２を形成する。レジスト１０２は、配線領域Ａｒ１となる領域を除いて、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４上に形成する。
【００８１】
続いて、図１１に示すように、レジスト１０２をマスクとして、ダミー第２〜第５ワード線間絶縁層７１ｂ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ分離絶縁層７３、及びダミーメモリ保護絶縁層７４を貫通するように、配線領域Ａｒ１にホール（第１の貫通孔）７７を形成する。ホール７７の形成後、レジスト１０２を除去する。
【００８２】
次に、図１２に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを行い、層間絶縁層３５、７５、ホール内絶縁層７８を形成する。なお、層間絶縁層３５及び層間絶縁層７５は、一体に形成される。図１２に示す工程にて、層間絶縁層３５は、第１ワード線間絶縁層３１ａ上のメモリ保護絶縁層３４の上面からメモリ分離絶縁層３３上のメモリ保護絶縁層３４の上面まで形成される。層間絶縁層７５は、ダミー第１ワード線間絶縁層７１ａ上のダミーメモリ保護絶縁層７４の上面からダミーメモリ分離絶縁層７３上のダミーメモリ保護絶縁層７４の上面まで形成される。ホール内絶縁層７８は、配線領域Ａｒ１にてホール７７を埋めるように形成される。
【００８３】
上記図１２に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４は、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
【００８４】
続いて、図１３に示すように、メモリトランジスタ領域１２の所定領域内のメモリ保護絶縁層３４上に酸化シリコン（ＳｉＯ２）、ポリシリコン（ｐ−Ｓｉ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）を堆積させる。上記工程により、メモリトランジスタ領域１２の所定領域内のメモリ保護絶縁層３４上に、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４が形成される。
【００８５】
次に、図１４に示すように、メモリ保護絶縁層３４、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４を貫通するように、ドレイン側ホール４６を形成する。ドレイン側ホール４６は、メモリホール３６と整合する位置に形成する。
【００８６】
続いて、図１５に示すように、ドレイン側ホール４６に面するメモリ保護絶縁層３４、ドレイン側第１絶縁層４１、ドレイン側導電層４２、ドレイン側第２絶縁層４３、及びドレイン側分離絶縁層４４の側壁に、酸化シリコン、及びポリシリコンを堆積させ、ドレイン側ゲート絶縁層４７、及びドレイン側柱状半導体層４８を形成する。
【００８７】
次に、図１６に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、メモリトランジスタ領域１２に層間絶縁層４５を形成し、周辺領域Ｐｈに層間絶縁層７６を形成する。なお、層間絶縁層４５及び層間絶縁層７６は、一体に形成される。
【００８８】
続いて、図１７に示すように、メモリトランジスタ領域１２にコンタクトホール５１ａ〜５１ｈを形成する。コンタクトホール５１ａは、ｎ＋領域Ｂａ２に達するように形成する。コンタクトホール５１ｂは、ソース側導電層２２に達するように形成する。コンタクトホール５１ｃ〜５１ｆは、第１〜第４ワード線導電層３２ａ〜３２ｄに達するように形成する。コンタクトホール５１ｇは、ドレイン側導電層４２の上面に達するように形成する。コンタクトホール５１ｈは、ドレイン側柱状半導体層４８の上面に達するように形成する。
【００８９】
また、図１７に示すように、周辺領域Ｐｈにコンタクトホール（第２の貫通孔）８１ａ、８１ｂを形成する。コンタクトホール８１ａは、ｎ＋領域Ｂａ２に達するように形成する。コンタクトホール８１ａは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、及び層間絶縁層６６を貫通するように形成する。コンタクトホール８１ｂは、ダミーソース側導電層６２に達するように形成する。コンタクトホール８１ｂは、層間絶縁層７６、ホール内絶縁層７８、ダミー第１ワード線間絶縁層７１ａ、ダミーソース側分離絶縁層６４、及びダミーソース側第２絶縁層６３を貫通するように形成する。
【００９０】
図１７に示す工程に引き続き、メモリトランジスタ領域１２において、コンタクトホール５１ａ〜５１ｇにチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、及びタングステン（Ｗ）を堆積させ、ＣＭＰを行い、接続導電層５４（バリアメタル層５２、及びメタル層５３）を形成する。同時に、周辺領域Ｐｈにおいて、コンタクトホール８１ａ、８１ｂにチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、及びタングステン（Ｗ）を堆積させた後、ＣＭＰが行われ、接続導電層８４（バリアメタル層８２、及びメタル層８３）が形成される。上記工程を経て、図４に示す不揮発性半導体記憶装置１００が形成される。
【００９１】
（第１実施形態に係る不揮発性半導体記憶装置１００の効果）
次に、第１実施形態に係る不揮発性半導体記憶装置１００の効果について説明する。上記のように第１実施形態に係る不揮発性半導体記憶装置１００において、メモリトランジスタ層３０の第１〜第４ワード線導電層３２ａ〜３２ｄのロウ方向の端部は、階段状に形成されている。一方、第２ＣＭＰ用ダミー層７０のダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、配線領域Ａｒ１にて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。
【００９２】
ここで、第１実施形態の効果を説明するための比較例を考える。比較例に係る不揮発性半導体記憶装置において、ダミー第１〜第４ワード線導電層の端部は、配線領域にて階段状に形成されているものとする。
【００９３】
上記比較例と第１実施形態とを比較すると、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部形状により、第１実施形態における配線領域Ａｒ１は、比較例における配線領域よりも、その占有面積を縮小化することができる。従って、第１実施形態に係る不揮発性半導体記憶装置１００に係る第２ＣＭＰ用ダミー層７０は、比較例よりもその占有面積を縮小化することができる。すなわち、第１実施形態に係る不揮発性半導体記憶装置１００は、その占有面積を比較例よりも縮小化することができる。また、第２ＣＭＰ用ダミー層７０は、比較例よりもそのパターン配置の自由度を向上させることができる。
【００９４】
［第２実施形態］
（第２実施形態に係る不揮発性半導体記憶装置１００ａの具体的構成）
次に、図１８を参照して、第２実施形態に係る不揮発性半導体記憶装置１００ａの具体的構成を説明する。図１８は、第２実施形態に係る不揮発性半導体記憶装置１００ａのロウ方向の断面図である。なお、第２実施形態において、第１実施形態と同様の構成については、同一符号を付し、その説明を省略する。
【００９５】
図１８に示すように、不揮発性半導体記憶装置１００ａは、第１実施形態と異なる周辺領域Ｐｈａを有する。周辺領域Ｐｈａは、第１実施形態と異なる第２ＣＭＰ用ダミー層７０ａを有する。
【００９６】
第２ＣＭＰ用ダミー層７０ａは、第１実施形態と異なるダミーメモリ保護絶縁層７４ａを有する。ダミーメモリ保護絶縁層７４ａは、第１実施形態と異なり、ホール７７に面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁、ホール７７の底部に亘って連続して形成されている。
【００９７】
（第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程）
次に、図１９〜図２４を参照して、第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程について説明する。
【００９８】
先ず、第１実施形態の図６に示す工程まで行う。続いて、図１９に示すように、レジスト１０３を形成する。レジスト１０３は、配線領域Ａｒ１となる領域を除いて、板状分離絶縁層３３’上に形成する。
【００９９】
続いて、図２０に示すように、レジスト１０３をマスクとして、エッチングを行う。なお、エッチングの後、レジスト１０３を除去する。この図２０に示す工程により、ホール７７が形成される。
【０１００】
次に、図２１に示すように、板状分離絶縁層３３’上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０４を形成する。ここで、例えば、レジスト１０４は、約３μｍの厚みで形成する。続いて、レジスト１０４をマスクとして、エッチングを行う。次に、矢印Ｃ１〜Ｃ３、矢印Ｄ１〜Ｄ３に示す方向にレジスト１０４をスリミングしながら、レジスト１０４をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０４を除去する。
【０１０１】
上記の図２１に示す工程を経て、図２２に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリ分離絶縁層３３となる。また、図２１に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図２２の符号「Ｓｔａ１」参照）。
【０１０２】
同様に、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、ダミーメモリ分離絶縁層７３となる。また、図２１に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図２２の符号「Ｓｔａ２」参照）。
【０１０３】
続いて、図２３に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ａを形成する。なお、メモリ保護絶縁層３４及びダミーメモリ保護絶縁層７４ａは、一体に形成される。ここで、ダミーメモリ保護絶縁層７４ａは、ホール７７に面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁、ホール７７の底部に亘って連続して形成される。
【０１０４】
次に、図２４に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを施し、層間絶縁層３５、７５、及びホール内絶縁層７８を形成する。上記図２４に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４ａは、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
【０１０５】
図２４に示す工程において、層間絶縁層３５は、第１ワード線間絶縁層３１ａ上のメモリ保護絶縁層３４の上面からメモリ分離絶縁層３３上のメモリ保護絶縁層３４の上面まで形成される。また、層間絶縁層７５は、ダミー第１ワード線間絶縁層７１ａ上のダミーメモリ保護絶縁層７４ａの上面からダミーメモリ分離絶縁層７３上のダミーメモリ保護絶縁層７４ａの上面まで形成される。また、ホール内絶縁層７８は、ホール７７を埋めるように形成される。
【０１０６】
図２４に続いて、第１実施形態の図１３〜図１７に工程を行い、第２実施形態に係る不揮発性半導体記憶装置１００ａを形成する。
【０１０７】
（第２実施形態に係る不揮発性半導体記憶装置１００ａの効果）
次に、第２実施形態に係る不揮発性半導体記憶装置１００ａの効果について説明する。第２実施形態に係る不揮発性半導体記憶装置１００ａは、第１実施形態と略同様の構成を有する。したがって、第２実施形態に係る不揮発性半導体記憶装置１００ａは、第１実施形態と同様の効果を奏する。
【０１０８】
［第３実施形態］
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの具体的構成）
次に、図２５を参照して、第３実施形態に係る不揮発性半導体記憶装置１００ｂの具体的構成について説明する。図２５は、第３実施形態に係る不揮発性半導体記憶装置１００ｂのロウ方向の断面図である。なお、第３実施形態において、第１及び第２実施形態と同様の構成については、同一符号を付し、その説明を省略する。
【０１０９】
図２５に示すように、不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と異なる周辺領域Ｐｈｂを有する。周辺領域Ｐｈｂは、第１及び第２実施形態と異なる第２ＣＭＰ用ダミー層７０ｂを有する。
【０１１０】
第２ＣＭＰ用ダミー層７０ｂは、第１及び第２実施形態と異なるダミーメモリ保護絶縁層７４ｂを有する。ダミーメモリ保護絶縁層７４ｂは、第１及び第２実施形態と異なりホール７７内に形成されたホール内絶縁層７８の上面を覆うように形成されている。
【０１１１】
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程）
次に、図２６〜図３０を参照して、第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程について説明する。
【０１１２】
先ず、第２実施形態の図２０に示す工程まで行う。続いて、図２６に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ホール７７内にホール内絶縁層７８を形成する。
【０１１３】
次に、図２７に示すように、板状分離絶縁層３３’及びホール内絶縁層７８上であって、メモリトランジスタ領域１２と周辺領域Ｐｈとの境界となる領域Ａｒ２を除いて、レジスト１０５を形成する。ここで、例えば、レジスト１０５は、約３μｍの厚みで形成する。続いて、レジスト１０５をマスクとして、エッチングを行う。次に、矢印Ｅ１〜Ｅ３、矢印Ｆ１〜Ｆ３に示す方向にレジスト１０５をスリミングしながら、レジスト１０５をマスクとしてエッチングを行う。なお、上記エッチングの後、レジスト１０５を除去する。
【０１１４】
上記の図２７に示す工程を経て、図２８に示す積層構造が形成される。すなわち、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、第１〜第５ワード線間絶縁層３１ａ〜３１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、第１〜第４ワード線導電層３２ａ〜３２ｄとなる。板状分離絶縁層３３’は、メモリ分離絶縁層３３となる。また、図２７に示す工程により、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、第１〜第４ワード線導電層３２ａ〜３２ｄ、及びメモリ分離絶縁層３３は、ロウ方向の端部で階段状に形成される（図２８の符号「Ｓｔａ１」参照）。
【０１１５】
同様に、図２７に示す工程を経て、第１〜第５板状絶縁層３１ａ’〜３１ｅ’は、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅとなる。第１〜第４板状導電層３２ａ’〜３２ｄ’は、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄとなる。板状分離絶縁層３３’は、ダミーメモリ分離絶縁層７３となる。また、図２７に示す工程により、ダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅ、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、及びダミーメモリ分離絶縁層７３は、メモリトランジスタ層３０側のロウ方向の端部で階段状に形成される（図２８の符号「Ｓｔａ２」参照）。
【０１１６】
続いて、図２９に示すように、窒化シリコン（ＳｉＮ）を堆積させ、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ｂを形成する。なお、メモリ保護絶縁層３４、及びダミーメモリ保護絶縁層７４ｂは、一体に形成される。ダミーメモリ保護絶縁層７４ｂは、ホール７７内に形成されたホール内絶縁層７８の上面を覆うように形成される。
【０１１７】
次に、図３０に示すように、酸化シリコン（ＳｉＯ２）を堆積させ、ＣＭＰを行い、層間絶縁層３５、７５を形成する。上記図３０に示す工程において、メモリ保護絶縁層３４は、ＣＭＰのストッパーとして機能する。同様に、ダミーメモリ保護絶縁層７４ｂは、ＣＭＰによるメモリトランジスタ層３０の平坦化に際して、メモリトランジスタ層３０の研磨面を所望の面に平行とするために用いられるストッパーとして機能する。
【０１１８】
図３０に示す工程に続いて、第１実施形態の図１３〜図１７と同様の工程を行い、第３実施形態に係る不揮発性半導体記憶装置１００ｂを形成する。
【０１１９】
（第３実施形態に係る不揮発性半導体記憶装置１００ｂの効果）
次に、第３実施形態に係る不揮発性半導体記憶装置１００ｂの効果について説明する。第３実施形態に係る不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と略同様の構成を有する。したがって、第３実施形態に係る不揮発性半導体記憶装置１００ｂは、第１及び第２実施形態と同様の効果を奏する。
【０１２０】
［第４実施形態］
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの具体的構成）
次に、図３１を参照して、第４実施形態に係る不揮発性半導体記憶装置１００ｃの具体的構成について説明する。図３１は、第４実施形態に係る不揮発性半導体記憶装置１００ｃのロウ方向の断面図である。なお、第４実施形態において、第１〜第３実施形態と同様の構成については、同一符号を付し、その説明を省略する。
【０１２１】
図３１に示すように、不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と異なる周辺領域Ｐｈｃを有する。周辺領域Ｐｈｃは、第１〜第３実施形態と異なる第２ＣＭＰ用ダミー層７０ｃを有する。
【０１２２】
第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態と異なるホール７７ａ、ダミーメモリ保護絶縁層７４ｃを有する。また、第１ＣＭＰ用ダミー層６０、第２ＣＭＰ用ダミー層７０ｃには、第１〜第３実施形態と異なるコンタクトホール８１ｃ、８１ｄ、接続導電層８４ａが形成されている。
【０１２３】
ホール７７ａは、第１〜第３実施形態と比較して小さい径をもって形成されている。ホール７７ａ内には、第１〜第３実施形態と異なりホール内絶縁層７８が形成されていない。
【０１２４】
ダミーメモリ保護絶縁層７４ｃは、第２実施形態と同様に、ホール７７ａに面するダミー第１〜第５ワード線間絶縁層７１ａ〜７１ｅの側壁、ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの側壁、及びダミーメモリ分離絶縁層７３の側壁に形成されている。
【０１２５】
コンタクトホール８１ｃ、８１ｄは、第２ＣＭＰ用ダミー層７０ｃより下層において、ダミーメモリ保護絶縁層７４ｃの側面に沿って形成されている。接続導電層８４ａは、第１〜第３実施形態と異なるコンタクトホール８１ｃ、８１ｄ内に形成されている。つまり、コンタクトホール８１ｃ、８１ｄ、接続導電層８４ａ（バリアメタル層８２ａ、及びメタル層８３ａ）は、第２ＣＭＰ用ダミー層７０ｃより下層において、第１〜第３実施形態よりも小さい径をもって形成されている。
【０１２６】
上記構成を換言すると、接続導電層８４ａが設けられる配線領域Ａｒ３は、接続導電層８４ａ及びダミーメモリ保護絶縁層７４ｃにより満たされるように構成されている。
【０１２７】
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程）
次に、図３２及び図３３を参照して、第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程について説明する。
【０１２８】
先ず、第２実施形態と同様の工程を経て、層間絶縁層４５，７６まで形成し、図３２に示す積層構造を形成する。ただし、第４実施形態における配線領域Ａｒ３は、第２実施形態に係る配線領域Ａｒ１よりもその径を小さく形成する。つまり、第４実施形態においては、第２実施形態よりも径が小さいホール７７ａを形成する。また、ホール７７ａ内には、犠牲層７８ａを形成する。犠牲層７８ａは、例えば、酸化シリコン（ＳｉＯ２）よりもエッチングレートの高い材料にて構成する。
【０１２９】
続いて、図３３に示すように、メモリトランジスタ領域１２にコンタクトホール５１ａ〜５１ｈを形成する。また、周辺領域Ｐｈｃに、コンタクトホール８１ｃ、８１ｄを形成する。これらコンタクトホール８１ｃ、８１ｄを形成する際、ダミーメモリ保護絶縁層７３ｃは、犠牲層７８ａのエッチングに用いられるマスクとして機能する。
【０１３０】
（第４実施形態に係る不揮発性半導体記憶装置１００ｃの効果）
次に、第４実施形態に係る不揮発性半導体記憶装置１００ｃの効果について説明する。第４実施形態に係る不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と略同様の構成を有する。したがって、第４実施形態に係る不揮発性半導体記憶装置１００ｃは、第１〜第３実施形態と同様の効果を奏する。
【０１３１】
さらに、第４実施形態に係る不揮発性半導体記憶装置１００ｃにける配線領域Ａｒ３の占有面積は、第１〜第３実施形態よりも小さい。したがって、第４実施形態に係る不揮発性半導体記憶装置１００ｃに係る第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態よりもその占有面積を縮小化することができる。すなわち、第４実施形態に係る不揮発性半導体記憶装置１００ｃは、その占有面積を第１〜第３実施形態よりも縮小化することができる。また、第２ＣＭＰ用ダミー層７０ｃは、第１〜第３実施形態よりもそのパターン配置の自由度を向上させることができる。
【０１３２】
［その他実施形態］
以上、不揮発性半導体記憶装置の実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１実施形態に係る不揮発性半導体記憶装置１００の構成概略図である。
【図２】本発明の第１実施形態に係る不揮発性半導体記憶装置１００のメモリトランジスタ領域１２の一部概略斜視図である。
【図３】本発明の第１実施形態における一つのメモリストリングスＭＳの回路図である。
【図４】第１実施形態における不揮発性半導体記憶装置１００の断面図である。
【図５】図４の一部拡大図である。
【図６】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図７】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図８】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図９】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１０】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１１】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１２】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１３】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１４】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１５】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１６】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１７】第１実施形態に係る不揮発性半導体記憶装置１００の製造工程断面図である。
【図１８】第２実施形態における不揮発性半導体記憶装置１００ａの断面図である。
【図１９】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２０】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２１】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２２】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２３】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２４】第２実施形態に係る不揮発性半導体記憶装置１００ａの製造工程断面図である。
【図２５】第３実施形態における不揮発性半導体記憶装置１００ｂの断面図である。
【図２６】第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。
【図２７】第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。
【図２８】第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。
【図２９】第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。
【図３０】第３実施形態に係る不揮発性半導体記憶装置１００ｂの製造工程断面図である。
【図３１】第４実施形態における不揮発性半導体記憶装置１００ｃの断面図である。
【図３２】第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程断面図である。
【図３３】第４実施形態に係る不揮発性半導体記憶装置１００ｃの製造工程断面図である。
【符号の説明】
【０１３４】
１００…不揮発性半導体記憶装置、１２…メモリトランジスタ領域、Ｐｈ、Ｐｈａ〜Ｐｈｃ…周辺領域、１３…ワード線駆動回路、１４…ソース側選択ゲート線駆動回路、１５…ドレイン側選択ゲート線駆動回路、１６…センスアンプ、２０…ソース側選択トランジスタ層、３０…メモリトランジスタ層、４０…ドレイン側選択トランジスタ層、６０…第１ＣＭＰ用ダミー層、７０、７０ａ〜７０ｃ…第２ＣＭＰ用ダミー層、Ｂａ…半導体基板、ＣＬｍｎ…柱状半導体、ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ…メモリトランジスタ、ＳＳＴｒｍｎ…ソース側選択トランジスタ、ＳＤＴｒｍｎ…ドレイン側選択トランジスタ。
【図１】
0005253875.tif 000002
【図２】
0005253875.tif 000003
【図３】
0005253875.tif 000004
【図４】
0005253875.tif 000005
【図５】
0005253875.tif 000006
【図６】
0005253875.tif 000007
【図７】
0005253875.tif 000008
【図８】
0005253875.tif 000009
【図９】
0005253875.tif 000010
【図１０】
0005253875.tif 000011
【図１１】
0005253875.tif 000012
【図１２】
0005253875.tif 000013
【図１３】
0005253875.tif 000014
【図１４】
0005253875.tif 000015
【図１５】
0005253875.tif 000016
【図１６】
0005253875.tif 000017
【図１７】
0005253875.tif 000018
【図１８】
0005253875.tif 000019
【図１９】
0005253875.tif 000020
【図２０】
0005253875.tif 000021
【図２１】
0005253875.tif 000022
【図２２】
0005253875.tif 000023
【図２３】
0005253875.tif 000024
【図２４】
0005253875.tif 000025
【図２５】
0005253875.tif 000026
【図２６】
0005253875.tif 000027
【図２７】
0005253875.tif 000028
【図２８】
0005253875.tif 000029
【図２９】
0005253875.tif 000030
【図３０】
0005253875.tif 000031
【図３１】
0005253875.tif 000032
【図３２】
0005253875.tif 000033
【図３３】
0005253875.tif 000034