(57)【特許請求の範囲】
【請求項１】
ａ）半導体基板上に形成された少なくとも１つの集積トランジスタ装置の上方に、バリア層と、前記バリア層に接触している部分吸収層（ＰＡＬ）を形成する工程と、
ｂ）前記ＰＡＬが放射エネルギーの１／３から２／３を吸収し、前記放射エネルギーの残りが前記ＰＡＬから前記半導体基板に移動するように、前記ＰＡＬを前記放射エネルギーに曝す工程と
を含み、
前記バリア層及び前記ＰＡＬを形成する工程では、前記バリア層と前記ＰＡＬとが結合された光学長を前記放射エネルギーの波長の１／４またはその奇数倍となるように、前記バリア層及び前記ＰＡＬを形成する、方法。
【請求項２】
請求項１において、
前記ＰＡＬを透過した前記放射エネルギーは、前記集積トランジスタ装置のゲート領域に隣り合うソース領域およびドレイン領域と、前記集積装置のフィールド素子分離領域の下方にある前記半導体基板とに吸収される、方法。
【請求項３】
請求項２において、
前記ＰＡＬによって吸収された前記放射エネルギーは、前記ＰＡＬから前記ソース領域および前記ドレイン領域へと熱伝導される、方法。
【請求項４】
請求項３において、
前記ＰＡＬを透過した前記放射エネルギーと、前記ＰＡＬによって吸収された前記放射エネルギーとを合わせたエネルギーは、前記ソース領域および前記ドレイン領域を融解させて、前記集積装置の接合をアニールするのに十分である、方法。
【請求項５】
請求項３において、
前記ＰＡＬを透過し、前記フィールド素子分離領域の下方にある前記基板へ移動する放射エネルギーは、前記基板を融解させるには不十分であり、
前記フィールド素子分離領域の上方にある前記ＰＡＬによって吸収された放射エネルギ
ーは、アブレーションまたは表面損傷を前記ＰＡＬに生じさせるには不十分である、方法。
【請求項６】
請求項３において、
前記放射エネルギーの波長において、前記ＰＡＬを構成する材質の吸収長の０．０１倍より大きく、かつ３倍より小さくなるように、前記ＰＡＬを形成する、方法。
【請求項７】
請求項１において、
前記ＰＡＬは、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）および窒化タンタル（ＴａＮ）のうち少なくとも１つからなる、方法。
【請求項８】
請求項１において、
前記工程（ａ）は、
ａ１）前記基板の上方に、チタン（Ｔｉ）層を形成する工程と
ａ２）前記チタン層の上方に、窒化チタン（ＴｉＮ）層を形成する工程と
を含む、方法。
【請求項９】
請求項８において、
前記チタン層を５〜２０ｎｍの厚さに形成し、前記窒化チタン層を５〜２０ｎｍの厚さに形成する、方法。
【請求項１０】
請求項１において、
前記ＰＡＬは、ドーピングされたＳＯＧからなる、方法。
【請求項１１】
請求項１において、
前記ＰＡＬは、５ｅ９ダイン(dynes)／ｃｍ２未満の応力を有する、方法。
【請求項１２】
請求項１において、
前記ＰＡＬを、物理的気相成長（ＰＶＤ）によって形成する、方法。
【請求項１３】
請求項１において、
前記工程（ｂ）での暴露に用いられる前記放射エネルギーは、レーザからの放射エネルギーによって実行される、方法。
【請求項１４】
請求項１において、
前記放射エネルギーは、１５７〜１，０６４ｎｍの波長で０．０５〜１Ｊ／ｃｍ２の照射量(fluence)を有する、方法。
【請求項１５】
請求項１において、
前記バリア層を形成することにより、前記工程（ｂ）での暴露の実行中に前記ＰＡＬから前記基板へと材料が拡散するのを防止することによって、前記基板の汚染を防止する、方法。
【請求項１６】
請求項１において、
前記バリア層は、二酸化珪素（ＳｉＯ２）からなる、方法。
【請求項１７】
請求項１において、
前記バリア層の前記二酸化珪素（ＳｉＯ２）を、１０〜２０ｎｍの厚さに形成する、方法。
【請求項１８】
請求項１において、
前記バリア層を、低温酸化（ＬＴＯ）を用いて形成する、方法。
【請求項１９】
請求項１において、
前記バリア層を、プラズマ増強化学的気相成長（ＰＥＣＶＤ）によって形成する、方法。
【請求項２０】
請求項１において、
前記バリア層および前記ＰＡＬを形成する際の成膜温度は、４５０℃未満である、方法。
【請求項２１】
請求項１において、
さらに、ｃ）前記ＰＡＬの上方に、誘電体層を形成する工程であって、
前記誘電体層は、前記工程（ｂ）での前記放射エネルギーの暴露下で前記ＰＡＬの機械的強度を増強して、前記集積トランジスタ装置のポリシリコンゲート層の物理的品質を維持する、方法。
【請求項２２】
請求項２１において、
前記誘電体層は、前記フィールド素子分離領域に熱負荷を付加して、前記フィールド素子分離領域にて前記ＰＡＬの表面温度をさらに低下させて、前記ＰＡＬの損傷またはアブレーションを除去する、方法。
【発明の詳細な説明】
（技術分野）
本発明は、部分吸収層の使用下で放射エネルギーを用いて基板をアニールする方法に関する。本発明はまた、このような方法によって作成された集積装置または集積回路に関する。前記基板は、シリコン、ガリウム砒素、または他の半導体種からなることができ、また、前記基板は、該基板上に形成された半導体材料からなる比較的薄い膜を用いた絶縁材料を含むことができる。前記方法は、前記基板に形成された集積装置または集積回路をアニールまたは活性化するために用いることができる。このような集積装置としては、トランジスタやダイオードなどの能動素子、あるいは抵抗素子や容量素子などの受動素子を含むことができる。例えば、前記装置および前記方法は、基板をアニールして、比較的高い結晶化状態をそこに得るために用いることができる。あるいは、前記装置および前記方法は、前記基板を活性化して、前記基板の結晶格子内にドーパント原子を導入して、前記集積装置の適切な電気的性能を達成するために用いることができる。
【０００１】  （背景技術）
現在進行中である、半導体基板に形成された集積装置の小型化においては、適切な電気的性能を達成するために、比較的浅いソース／ドレイン接合が必要とされる。レーザ熱加工（ＬＴＰ）は、パルスのレーザ放射を用いて半導体基板の薄い表層を融解および再固化するもので、このＬＴＰは、浅い接合をアニールするための確立した技術である。しかしながら、集積装置を形成するためのプロセスにＬＴＰを上手に適用するためには、２つの問題を解決しなければならない。第１の問題は、放射エネルギーを用いた処理において、ゲートの変形を防止しなければならないことである。第２の問題は、放射エネルギーの干渉効果によって、フィールド素子分離領域の下方にある基板の加熱は、ソース／ドレイン領域における加熱よりも大きくなり得ることである。このような干渉効果は、フィールド素子分離領域の下方にある基板の望ましくない融解を引き起こす可能性がある。ＬＴＰを効果的に用いることができ、これによって基板に形成された集積装置をアニールするためには、これらの問題を克服することが望ましい。１９９９年９月２１日に発行された、ソミット  タウワーらによる米国特許番号５，９５６，６０３号には、高度に放射−吸収された層が集積装置の上部に積層された全部吸収アプローチが開示されている。この吸収層は、放射がフィールド素子分離領域を通過して移動するのを防止し、また、ゲートの物理的品質を維持する。全部吸収層の導入においては、集積装置の異なる領域における異なる熱的特性に起因して新たな問題が生じる。フィールド素子分離用の一般的な材質である二酸化珪素の熱伝導性は、シリコン基板の熱伝導性と大きく異なる。その結果、フィールド素子分離領域の上方にある吸収層の温度は、ソース／ドレイン領域の温度よりずっと高い。実際には、フィールド素子分離領域にある吸収層の温度は、前記吸収層の材質の融解温度をさらに超えて、望ましくない表面損傷やアブレーションが生じることがある。
【０００２】  （発明の開示）
本発明の方法および装置は、放射エネルギーの効果的な使用によって、基板に形成された集積装置をアニールして、上述の問題を克服する。本発明の一つの方法は、半導体基板の上に形成された少なくとも１つの集積トランジスタ装置の上方に、部分吸収層（ＰＡＬ）を形成することを含む。前記方法はまた、前記ＰＡＬを放射エネルギーに曝すことを含む。前記放射エネルギーは第１の部分を含むことができ、前記第１の部分は、前記ＰＡＬを通過し、前記集積トランジスタ装置のゲート領域に隣り合うソース領域およびドレイン領域に吸収される。前記放射エネルギーの第１の部分はまた、前記集積装置のフィールド素子分離領域の下方にある前記半導体基板に吸収されることができる。前記放射エネルギーはまた、放射エネルギーの第２の部分を含むことができ、該第２の部分は、前記ＰＡＬに吸収され、前記ＰＡＬから前記ソース領域および前記ドレイン領域に熱伝導される。前記放射エネルギーの前記第１および第２の部分は、前記ソース領域および前記ドレイン領域を融解させて、前記集積装置の接合をアニールするのに十分であることができる。前記フィールド素子分離領域の下方にある前記基板へ移動する放射エネルギーの前記第１の部分が、前記基板の融解を防止するために十分に低減されているように、前記ＰＡＬを形成することができる。また、前記フィールド素子分離領域の上方にある前記ＰＡＬによって吸収された放射エネルギーの前記第２の部分は、アブレーションまたは表面損傷を前記ＰＡＬに生じさせるのには不十分なエネルギーからなるように、前記ＰＡＬを形成することができる。したがって、前記ＰＡＬまたは前記フィールド素子分離領域の下方にある前記基板を加熱しすぎることなく、アニーリングの間に前記ソース領域および前記ドレイン領域を融解することができる。
【０００３】  前記ＰＡＬを構成する材質は、集積回路の製造環境と適合性を有するものから選択することができる。前記ＰＡＬを構成する材質は、チタン（Ｔｉ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、および／または窒化タンタル（ＴａＮ）のうち少なくとも１つからなることができる。あるいは、前記ＰＡＬは、ドーピングされたＳＯＧ(spin-on glass)からなることができる。前記ＰＡＬは、５ｅ９ダイン(dynes)／ｃｍ２未満の応力を有することができ、これにより、前記ＰＡＬが前記集積トランジスタ装置のゲート領域に亀裂を生じさせたり、あるいは悪い衝撃を与えないたりしないことを保証することができる。前記ＰＡＬの厚さは、アニーリングに用いられる放射エネルギーの波長において、前記ＰＡＬを構成する材質の光学的吸収長の０．０１倍から３倍までの間にすることができる。暴露に用いられる放射エネルギーは、例えばレーザから発生させることができる。前記放射エネルギーは、１５７〜１，０６４ｎｍの波長で０．０５〜１Ｊ／ｃｍ２の照射量(fluence)を有することができる。前記方法はまた、前記基板の上方にバリア層を形成することを含むことができる。前記バリア層は、前記基板と前記ＰＡＬとの間に配置することができる。前記バリア層は、前記ＰＡＬから前記基板へと材料が拡散するのを防止することによって、前記基板の汚染を防止するために適用可能である。前記バリア層は二酸化珪素（ＳｉＯ２）および／または窒化珪素（Ｓｉ３Ｎ４）からなることができる。前記バリア層は、低温酸化（ＬＴＯ）またはプラズマ増強化学的気相成長（ＰＥＣＶＤ）を用いて形成できる。前記方法はまた、前記ＰＡＬの上方に誘電体層を形成することを含むことができる。前記誘電体層は、前記放射エネルギーの暴露下で前記ＰＡＬの機械的強度を増強して、前記集積トランジスタ装置のポリシリコンゲート層の物理的品質を維持する。この誘電体層はまた、前記フィールド素子分離領域に熱負荷を付加して、前記フィールド素子分離領域にてＰＡＬの表面温度をさらに低下させて、ＰＡＬの望ましくない損傷またはアブレーションを除去するために用いることができる。
【０００４】  本発明はまた、部分吸収層（ＰＡＬ）が上方に形成され、前記ＰＡＬに暴露する放射エネルギーを用いてアニールされた集積装置を有する基板を含む製造物品を含む。前記ＰＡＬはバリア層の上方に配置され、前記バリア層は、放射エネルギーの暴露下で前記ＰＡＬから前記基板への原子の拡散を防止して、前記基板の汚染を防止する。前記集積装置は、前記ＰＡＬの上方に形成された誘電体層を用いてアニールされ、前記ＰＡＬの機械的強度を維持して、放射エネルギーの暴露下で前記集積装置のゲート層の変形を防止することができる。前記誘電体層はまた、前記集積装置のフィールド素子分離領域の上方に熱負荷を付加して、前記フィールド素子分離領域において前記ＰＡＬの表面温度をさらに低減させて、ＰＡＬの表面損傷またはアブレーションを防止することができる。
【０００５】  他の特徴および利点とともにこれらが、十分に後述されかつ請求項に記載されたように発明された装置および方法の詳細に帰するものであり、付随する図面を参照して共に作成され、いくつかの見解を通した部分同様に関する数のように一部分を形成していることは、実質的に明らかであろう。
【０００６】  （発明を実施するための最良の形態）
ここで用いられるように、次の用語は、次の意義を有する。
【０００７】  「吸収長」とは、良く知られたパラメータであり、材質中を伝搬する放射の強度を、初期強度の１／ｅまたは３６．８％に低減するのに要求される固有の材質の厚さとして定義される。
【０００８】  「アニール」とは、その目的の範囲に「活性化」、「結晶化」または「再結晶化」を含み、比較的乱れた半導体領域を昇温することと、それに引き続いて降温することで、このような領域を結晶化半導体基板に統合するか、あるいはドーパント原子を活性化して、前記半導体領域の結晶格子にドーパント原子を導入することのいずれかをいう。
【０００９】  「深さ」とは、前述した図面の外観に示されているように、ある領域が前記基板内で、前記基板上部の主表面と垂直方向に延びる方向をいう。
【００１０】  「乱れた領域」とは、ドーパントまたは非ドーパントの原子の導入によって引き起こされた損傷または非晶化が原因で非晶質状態にあるため、その中に含まれる原子が比較的配列していない状態にある半導体領域をいう。
【００１１】  「集積装置」は、トランジスタまたはダイオード（バイポーラおよび相補型絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）を含む）などの能動素子であってもよいし、あるいは抵抗素子または容量素子などの受動素子であってもよい。ＭＩＳＦＥＴは、その定義の中に相補型金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）を含む。
【００１２】  「熱拡散長」とは、良く知られたパラメータであり、材質中を伝搬する熱エネルギーの値を、初期値の１／ｅまたは３６．８％に低減するのに要求される固有の物質の厚さとして定義される。
【００１３】  「膜厚」とは、前述した図面の外観に示されるように、ある領域の上部の表面と下部の表面との間における、これらの表面と垂直方向の距離をいう。
【００１４】  １．発明された方法の第１の一般化された実施形態
集積装置のソース領域およびドレイン領域をアニールする方法を、図１Ａ〜図１Ｄを参照しながら説明する。本発明とは直接関連しないが、基板に集積装置を形成する方法を比較的簡単に説明することは、本発明の背景を理解するのに役立つ。
【００１５】  前記方法は、半導体基板１０に適用される。半導体基板１０は、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）または他の半導体材料を含むことができる。半導体基板１０は、例えばウエハの形態であることができる。ウエハは直径６、８、１２または１６インチであることができ、その厚さは約７５０ミクロンであることができる。あるいは、基板１０は、絶縁層または絶縁材料の上に形成された半導体材料の層であることができる。例えば、半導体基板１０は、絶縁物上に形成されたシリコン（ＳＯＩ）、またはサファイア上に形成されたシリコン（ＳＯＳ）の層からなることができる。基板１０はまた、ポリシリコンなどの半導体材料の比較的薄い膜、またはフラットパネルディスプレイおよびその均等物に用いられる薄膜トランジスタの製造に用いられるような透過性の絶縁性基板の上に形成された結晶性シリコンであることができる。基板１０の主表面は、図１Ａ〜図１Ｄの平面と垂直方向に延びる。このような主表面は、この技術分野において通常の知識を有する者に良く知られているミラー指数によって定義された＜１００＞または＜１１１＞方向に配向することができる。
【００１６】  図１Ａにおいて、フィールド素子分離領域１２は、基板の活性領域１４を電気的に分離するために基板１０に形成され、前記基板には集積トランジスタ装置１６が形成されている。レジスト層は、基板１０の活性領域１６の上方に形成されている。トレンチは、例えば酸性浴を用いて基板１０内でエッチングされる。前記レジスト層は、ウエットエッチングまたはドライエッチングを用いて除去可能である。トレンチ領域は熱酸化を受けて、トレンチ領域にフィールド酸化領域１２が形成される。トレンチにおける二酸化珪素（ＳｉＯ２）の化学的気相成長（ＣＶＤ）、および／または低温熱酸化およびそれと均等なものを用いた基板１０の酸化は、トレンチが二酸化珪素で埋め込まれるまで実行可能である。フィールド素子分離領域１２は、活性領域１４を電気的に分離するのに十分な深さに延びている。例えば、フィールド素子分離領域１２は、基板１０内において１００〜１，０００ｎｍの深さに延びている。基板１０にフィールド素子分離領域１２を形成するためには、多くの他の技術を用いることができる。フィールド素子分離領域１２を形成する技術は、この技術分野において通常の知識を有する者に良く知られている。
【００１７】  チャネル領域１８は多くの方法によって形成することができる。基板１０を構成する半導体材料にドーパント原子が導入されて、チャネル領域１８を形成することができる。多くのウエハ基板が市販されており、これらのウエハ基板は、チャネル領域１８を形成するのに十分であろう特定濃度のドーパント原子が導入されている。あるいは、ドーパント原子は、基板１０のチャネル領域に比較的浅く導入可能である。他の変形例においては、ドーパント原子は導入および／または拡散されて、チャネル領域１８を含むウエル領域（図示せず）を形成する。ウエル領域は、ソース領域およびドレイン領域と比較して基板表面からより深いところまで延びているが、フィールド素子分離領域１２と比較して基板表面からの深さが浅い。チャネル領域を形成するにあたり、上述した技術のいずれか１つまたはその組み合わせを用いることができるけれども、他の技術もまた使用可能である。集積トランジスタ装置１６のチャネル領域１８がｐ型チャネルを有する場合、ｎ型ドーパントを基板１０に導入することができる。集積トランジスタ装置がｎ型チャネルを有する場合、ｐ型ドーパントを基板１０に導入することができる。ｐ型ドーパント原子は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を含む。ｎ型ドーパント原子種は、砒素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）を含む。ドーパント原子は例えば、１０１１〜１０１４／ｃｍ２の濃度に形成することができる。
【００１８】  ゲート絶縁層２０は、基板１０の活性領域１４の上方に形成される。ゲート絶縁層２０は二酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３）、および／または酸化タンタル（Ｔａ２Ｏ５）からなることができる。ゲート絶縁層２０は、良く知られた種々の技術（酸化、物理的気相成長（ＰＶＤ）、リモートプラズマ酸化、および化学的気相成長（ＣＶＤ）を含む）を用いて形成することができる。ゲート絶縁層２０の厚さは、前記方法で形成される集積トランジスタ装置１６の大きさに依存する。例えば、約１ミクロンの集積密度では、ゲート絶縁層２０は数十から数百ｎｍの厚さに形成することができる。サブミクロンの集積密度では、ゲート絶縁層２０の厚さは３０ｎｍ未満に形成することができる。随意に、ドーパントをチャネル領域に導入して、集積装置のゲート閾値電圧の値を調整することができる。チャネルドーパントは、この技術分野において良く知られた技術を用いて、ゲート絶縁層２０を通過させて導入することができる。
【００１９】  図１Ａでは、ゲート導電層２２はゲート絶縁層２０の上方に形成されている。ゲート導電層２２は、ゲート絶縁層２０の上に堆積されたポリシリコンで形成することができる。ポリシリコン層は、化学的気相成長（ＣＶＤ）またはプラズマ増強化学的気相成長（ＰＥＣＶＤ）によって形成することができる。ゲート導電層２２は例えば、１０〜３００ｎｍの厚さに形成することができる。レジスト層は、ゲート導電層２２の上方に形成されている。このようなレジスト層およびその使用法は、この技術分野では良く知られている。前記レジスト層は放射に曝され、適切な現像物質を用いて現像され、炉の中で焼成等して硬化させる。ゲート絶縁層およびゲート導電層はドライエッチングを用いてエッチングされて、パターニングされたレジスト層によって保護されていない領域にある層が除去される。続いて、ゲート領域２４を形成するのに使用されたレジスト層はウエットバス内で剥離される。随意に、絶縁層をゲート領域２４の上方に形成して、ゲート領域２４のためのサイドウォール２６を形成することができる。
【００２０】  図１Ａにおいて、ドーパント原子が基板１０に導入されて、ソース領域２８およびドレイン領域３０と、ソース領域およびドレイン領域の間にチャネル領域１８とが形成される。ソース領域２８およびドレイン領域３０内のドーパント原子は、チャネル領域のドーパント原子とは反対の導電型である。このため、ｐ型ドーパントがチャネル領域１８に導入されている場合、ソース領域２８およびドレイン領域３０にはｎ型ドーパントが導入される。逆に、ｎ型ドーパントがチャネル領域１８に導入されている場合、ソース領域２８およびドレイン領域３０にはｐ型ドーパントが導入される。ソース領域２８およびドレイン領域３０の深さは、基板１０内において１０〜１００ｎｍである。イオン導入エネルギーは、原子が１０１３〜１０１６／１ｃｍ２四方で、０．５〜１００ＫｅＶの投与量であってもよい。イオン種、導入エネルギー、および投与量は、基板１０内においてソース領域およびドレイン領域を望ましい深さに形成するために選択される。イオン導入は、カリフォルニア州サンタクララのアプライドマテリアルズから市販されている機器である９５００ＸＲ  ＩＯＮ  ＩＭＰＬＡＮＴＥＲ（商標）などの種々の設備を用いて実行することができる。導入後、ソース領域２８およびドレイン領域３０内のドーパントは通常、電気的に活性ではない。ソース領域およびドレイン領域３０を融解するためにアニーリングが実行されなければならない。そして、アニーリングに続く冷却によって、ドーパント原子が結晶格子にしたがって適切に配置されて、望ましい電気的挙動を集積装置１６に付与することができる。
【００２１】  本発明について上述した背景とともに、発明された方法について、図１Ａ〜図１Ｄを参照して以下に説明する。図１Ａでは、オプションのバリア層３２が基板１０の上方に形成されている。不純物が容易に拡散しない場合あるいは拡散が容易に進まない場合、バリア層は必要ではないだろう。バリア層３２は、本発明の主要な焦点である部分吸収層（ＰＡＬ）３４から基板１０へと不純物が拡散するのを防止するために設けられている。バリア層３２は二酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３）、および酸化タンタル（Ｔａ２Ｏ５）から形成可能である。バリア層３２は例えば、約数十〜数百ｎｍの厚さに形成することができる。バリア層３２の厚さは、放射エネルギー３８の暴露下でＰＡＬ３４を構成する材料の金属または不純物の拡散長よりも大きくすることができる。しかしながら、バリア層全体で大幅な温度下降が起きないように、バリア層３２の厚さは、バリア層を構成する材料の熱拡散長よりもずっと小さいことが好ましい。バリア層全体での大幅な温度下降は、アニールの際にソース領域およびドレイン領域３０へ移動する熱能力に悪影響を及ぼすおそれがある。
【００２２】  模範的なバリア層３２としては、この技術分野における通常の知識を有する者に良く知られている、シランベースまたはＴＥＯＳ（テトラエチルオルソシリケート）ベースのプラズマ増強ＣＶＤ（ＰＥＣＶＤ）を用いて堆積された１０ｎｍの二酸化珪素（ＳｉＯ２）から形成される。堆積温度は４５０℃未満であるのが好ましい。バリア層３２の厚さは、カリフォルニア州サニーヴァールのナノメトリクス  インクから販売されているＮＡＮＯＳＰＥＣ８００（商標）シリーズのような機器を用いて測定することができる。
【００２３】  図１Ｂにおいて、ＰＡＬ３４は基板１０の上方に形成され、図１Ａ〜図１Ｄの模範的な実施形態では、ＰＡＬ３４はバリア層３２に接触している。ＰＡＬ３４は以下の目的を達成する。特に、ＰＡＬ３４は放射エネルギー３８の一部分３６を吸収し、このエネルギーを熱伝導によってソース領域２８およびドレイン領域３０に伝達する。レーザ脈動の間、バリア層３２の厚さは熱拡散長よりもずっと短いので、この熱移動は効率良く起こる。ＰＡＬ３４はまた、放射エネルギー３８の一部分４０が、ソース領域２８およびドレイン領域３０に移動するのを可能にする。放射エネルギー３８の一部分４０はソース領域２８およびドレイン領域３０が吸収される。２つのエネルギー源すなわち部分３６，４０はそれぞれ、ソース領域２８およびドレイン領域３０へ十分容易に熱伝導して移送されて、これらの領域を融解させる。放射エネルギー３８の部分３６，４０を暴露した後冷却することによって、ソース領域およびドレイン領域が結晶化して、ソース領域２８およびドレイン領域３０とチャネル領域１８との間に活性化領域が形成される。一方、フィールド素子分離領域１２の厚さは通常、熱拡散長よりもずっと大きい。このため、放射エネルギー３６のうち、フィールド素子分離領域１２の上方にあるＰＡＬ３４に吸収される部分は、この領域における加熱に大きく寄与するほど、フィールド素子分離領域１２の底部に十分近くない。したがって、ＰＡＬ３４に入射する放射エネルギー３８の部分４０のみが、基板のこのような領域に到達する。設計により、放射エネルギー３８の部分４０は、フィールド素子分離領域１２の下方にある基板１０の領域を融解するには不十分である。同様に、基板１０に吸収された放射エネルギー３８の部分４０によって生じた熱エネルギー４２は、上方にあるＰＡＬ３４からの距離が十分大きな位置に発生するため、この熱エネルギー４２はＰＡＬの加熱にほとんど寄与しない。ＰＡＬ３４に直接吸収される放射エネルギーの部分のみがＰＡＬの加熱に寄与し、設計によって、ＰＡＬ３４に直接吸収される放射エネルギーの部分は、アブレーションまたは表面損傷を引き起こすのには不十分である。ＰＡＬ４０はまた、放射エネルギー３８の暴露下でゲート領域２４が変形するのを防止するために設けられている。ＰＡＬ３４は、放射エネルギー３８の暴露下で融解しない材料から形成して、ゲート領域２４の支持部材として機能するのが望ましい。
【００２４】  ＰＡＬ３４は、光学的に薄く設計するのが望ましい。すなわち、ＰＡＬ３４は、ＰＡＬを構成する材料の吸収長の３倍未満であることが望ましい。しかしながら、ＰＡＬ３４は、フィールド素子分離領域１２の下方にある基板１０の部分を融解させないように、放射エネルギー３８の強度を小さくできる程度に十分厚いことが望ましい。ＰＡＬ３４は、バリア層３２の上方に形成される。ＰＡＬ３４は例えば、金属、誘電体、またはドーピングされたスピンオングラス（ＳＯＧ）からなることができる。アブレーション、剥離、または亀裂を防止するため、ＰＡＬ３４は、高い融解温度（少なくともシリコンの融解温度よりも高い）と、基板１０またはオプションのバリア層３２に対して良好な接着力と、ゲート領域２４の側壁などの集積化構造の傾斜を有する領域の上方にある良好な段差保護能とを有することが望ましい。加えて、ＰＡＬ３４は、比較的低い熱膨張係数および低い内部応力を有することが望ましい。ＰＡＬ３４として模範的な材料は例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、および／または窒化タンタル（ＴａＮ）を含む。ＰＡＬ３４は例えば、１０〜数１００ｎｍの厚さに形成することができる。ＰＡＬ３４の厚さは、ソース領域２８およびドレイン領域３０をアニールするのに用いられる放射エネルギーの波長において、層形成に用いられる材料の吸収長に依存する。一般に、ＰＡＬ３４は、使用波長において入射放射エネルギーの１〜９５％を吸収するのに十分な厚さに形成される。一般的な指針では、ＰＡＬが放射エネルギー３８の１／３〜２／３を吸収し、かつ、このような放射エネルギーの残りが基板に移動するように設計することにより、望ましい結果を得ることができる。一般に、ＰＡＬ３４の厚さは、ＰＡＬへの暴露に用いられる放射エネルギー波長における吸収長の０．０１〜３倍より大きくすることができる。ソース／ドレイン領域に最大量の放射エネルギー３８を吸収するために、バリア層３２およびＰＡＬ３４は、結合された厚さに形成可能である。この結合された厚さは、放射エネルギーの波長において、バリア層３２およびＰＡＬ３４の表面から反射する放射エネルギーの破壊干渉を引き起こす。言い換えれば、バリア層３２とＰＡＬ３４とが結合された光学長は、放射エネルギー３８の波長の１／４またはその奇数倍であり、この場合放射エネルギーのほとんどの全体的な破壊干渉が生じる。これにより、活性領域においてシリコンの融解に必要な放射エネルギーが望ましく減少し、かつ、トレンチ素子分離領域における加熱および放射源で必要なエネルギー量を少なくすることができる。
【００２５】  １つの模範的な構成として、ＰＡＬ３４は、１０ｎｍのチタン（Ｔｉ）の上方にある１０ｎｍの窒化チタン（ＴｉＮ）から形成可能である。波長３０８ｎｍの放射エネルギーにおいて、この組成のＰＡＬの材質の吸収長は、入射放射エネルギーの約２１％の反射率で約１８ｎｍである。ＰＡＬ３４は、スパッタ蒸着によって形成可能である。スパッタ蒸着用に使用可能な機器の例としては、カリフォルニア州サンタクララのアプライドマテリアルズから入手したＥＮＤＵＲＡ（商標）ＰＶＤがある。かわりに、ドーピングされたスピンオングラス（ＳＯＧ）でＰＡＬ３４を形成することができる。このようなスピンオングラスは多数の販売元から入手可能である。スピンオングラスを基板に適用するのに用いられる技術および設備はまた、良く知られている。
【００２６】  ＰＡＬ３４の上部には、誘電体層３５（このような層がオプションであることを示唆するために破線で示されている）を堆積することができる。誘電体層３５は、２つの目的に役立つ：（１）このような層がＰＡＬ３４の機械的強度を増強して、集積装置をアニールするのに用いられる放射エネルギーの暴露下でポリシリコンゲート層２２の物理的品質をより良好に維持する；そして（２）このような層がフィールド素子分離領域に特別な熱負荷を付加して、フィールド素子分離領域１２にあるＰＡＬ３４の表面温度をさらに低下させて、ＰＡＬ３４の望ましくない表面損傷またはアブレーションを防止する。
【００２７】  誘電体層３５はアニーリングに用いられる放射エネルギーの波長に対して透過性を有していなければならない。誘電体層は、二酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３）、および酸化タンタル（Ｔａ２Ｏ５）からなることができる。誘電体層３５の厚さは、このような層を構成する材料の熱拡散長とほぼ等しいことが好ましく、典型的には約数百ｎｍである。誘電体層３５の厚さは、集積装置１６をアニールするのに用いられる放射エネルギーの波長において、ソース領域２８およびドレイン領域３０からの表面反射率を最小限にするように形成可能である。
【００２８】  波長３０８ｎｍの放射エネルギーにおいて、模範的な誘電体層３５は、１５０ｎｍの二酸化珪素（ＳｉＯ２）から形成可能である。前記二酸化珪素は、この技術分野に属する通常の知識を有する者に良く知られているように、シランベースまたはＴＥＯＳ（テトラエチルオルソシリケート）ベースのプラズマ増強化学的気相成長法（ＰＥＣＶＤ）を用いて堆積される。成膜温度は４５０℃未満であるのが好ましい。
【００２９】  図１Ｃでは、ＰＡＬ３４は放射エネルギー３８に曝される。放射エネルギー３８の照射量(fluence)は、０．０５〜１Ｊ／ｃｍ２にすることができる。放射エネルギー３８は、１５７〜１，０６４ｎｍの波長を有することができる。放射エネルギー３８は、単一パルスのエネルギーまたは連続パルスのエネルギー内で生じることができる。例えば、放射エネルギー３８は、３０８ｎｍで駆動する塩化キセノン（ＸｅＣｌ）エキシマレーザなどの装置によって発生させることができる。適切なレーザは、フロリダ州フォートローダデールのＬＡＭＤＡ  ＰＨＹＳＩＫ（商標）を含む多数の販売元から市販されている。
【００３０】  図１Ｄでは、ＰＡＬ３４および必要に応じて形成された誘電体層３５が基板１０から除去される。バリア層３２は随意的に除去され、代わりに新たな絶縁層４４が形成されている。あるいは、ゲート領域２４、ソース領域２８、およびドレイン領域３０のための絶縁層４４として機能させるために、二酸化珪素（ＳｉＯ２）のような付加的な絶縁材料を堆積することにより、バリア層３２をそのまま残しておくか、あるいはバリア層３２の厚さを補強することもできる。コンタクト領域を露光してパターニングされたレジスト層を用いて、コンタクトホールは、層４４を貫通し、ゲート領域２４、ソース領域３０、およびドレイン領域３２まで選択的にエッチングされ、エッチャントによって絶縁層の部分が除去されて、基板１０のゲート領域、ソース領域、およびドレイン領域が露出する。金属または金属合金などの導電層が基板の上方に堆積され、レジスト層を用いてパターニングされ、それぞれ基板１０のゲート領域２４、ソース領域３０、およびドレイン領域３２に接続する導電層４６，４８，５０を形成する。金属または金属合金は、アルミニウム、銅、またはこれらの合金から構成可能である。導電層は例えば、数百ｎｍまたはそれ以上の厚さに形成可能である。このような層は、物理的気相成長（ＰＶＤ）によって形成可能である。絶縁層５２は、パターニングされた導電配線４６，４８，５０の上方に形成され、集積回路を覆い保護する。絶縁層５２は、リンがドーピングされて「Ｐ型ガラス」となった二酸化珪素（ＳｉＯ２）からなることができる。絶縁層５２はまた、例えば窒化珪素（Ｓｉ３Ｎ４）などの他の誘電体原料からなることができる。絶縁層５２は、４５０℃またはそれ未満の温度で行なわれるプラズマ増強化学的気相成長（ＰＥＣＶＤ）を経て形成可能である。
【００３１】  図２Ａ〜図２Ｃはそれぞれ、吸収層が使用されていない場合、全部吸収層が使用されている場合、および本発明にしたがって部分吸収層３４が使用されている場合における状況を比較対照した３つの異なるケースの断面図である。図２Ａの場合、吸収層が用いられていない。フィールド素子分離領域は放射エネルギー３８に対して透過性を有し、一方、すべての放射エネルギーは、基板１０のうちフィールド素子分離領域１２の下方にある部分に吸収される。図２Ｂでは、全部吸収層がフィールド素子分離領域１２の上方に配置されている。放射エネルギー３８のすべてが全部吸収層の表面近傍に吸収される。図２Ｃでは、ＰＡＬ３４がフィールド素子分離領域１２の上方に形成されている。ＰＡＬ３４は、フィールド素子分離領域１２の表面で放射エネルギー３８を部分的に吸収し、フィールド素子分離領域１２を部分的に通過して移動し、基板１０を加熱する。ＰＡＬにて吸収される放射の量は、Ｉａ（１−ｅ−ｔ／Ｌａ）によって決定され、ＩａはＰＡＬ３４の表面における放射エネルギー３８の強度であり、ｔは０．０１Ｌａ＜ｔ＜３ＬａにおけるＰＡＬの厚さであり、ＬａはＰＡＬを構成する材料の吸収長である。フィールド素子分離領域１２の下方にある基板１０に吸収される放射の量は、Ｉａｅ−ｔ／Ｌａによって与えられる。ｔを変化させることによって、ＰＡＬおよび基板によって吸収されるエネルギーの割合を調整することができる。
【００３２】
図３は、図２Ａ〜図２Ｃの３つのケースそれぞれにおける放射エネルギー３８のもとにおける、シミュレートされた温度対深さのグラフである。深さは、基板１０内および／またはフィールド素子分離領域１２内の深さである。フィールド素子分離領域１２の上に吸
収層が形成されていない場合、基板１０のうち、フィールド素子分離領域１２の下方直近にピーク温度が現れる。この例のケースでは、ピーク温度はシリコンの融解温度ＴＳｉ＿ｍｅｌｔを超えていることから、基板１０の一部分において望まない融解が起きていることを示唆している。全部吸収層では、ピーク温度は吸収層の表面に現れる。このケースでは、ピーク温度は吸収層の融解温度Ｔａｂｓ＿ｍｅｌｔを超えていることから、望まない表面損傷またはアブレーションが生じている可能性があることを示唆している。ＰＡＬ３４では、放射エネルギー３８からの加熱が、フィールド素子分離領域１２の下方にある基板１２だけでなく、ＰＡＬの表面でも生じている。加熱エネルギーの分離が原因で、ＰＡＬ３４の温度と、フィールド素子分離領域１２の下方の温度との両方を、それぞれの融解温度未満に制御することができる。
【００３３】  集積トランジスタ１６を作成するための特定の方法が本願に開示されているが、トランジスタを集積化するために、多数の他の技術を適用することができるということは理解されるべきである。このため、図１Ａ〜図１Ｄに記載された集積装置１６を作成するための方法は、ＰＡＬ３４およびオプションのバリア層３２などの本発明の主要な焦点のための背景を与えているに過ぎない。集積装置を形成するために、このような方法が他の方法に適用可能であることは、この技術分野に属する通常の知識を有する者によって理解可能であろう。加えて、ダイオード、抵抗素子、および容量素子などの他の装置を、本方法によってアニールできることは理解可能であろう。オプションのバリア層３２とともにＰＡＬ３４は、集積化バイポーラトランジスタの形成などの他の背景に適用可能である。そのうえ、言うまでもないが、ＰＡＬ３４およびバリア層３２は、反対のチャネル導電型を有する、本願で示されている２つの集積装置を組み合わせて、集積化した相補型金属酸化物（ＣＭＯＳ）半導体トランジスタを形成するために適用可能である。加えて、ＰＡＬ３４はバリア層３２と接触しているが、通常はこれらが接触していることは必要ではなく、バリア層３２とＰＡＬ３４との間に付加的な材料層が存在していてもよい。さらに、ＰＡＬが、ソース領域２８およびドレイン領域３０の汚染を防止できる程度に十分に低い熱拡散長を有する種または材料からなる場合、バリア層３２全体を省略することができる。これら全ての特徴は、請求項に記載された本発明の要旨の範囲内にあるだろう。
【００３４】  本発明の多くの特徴および利点は詳細な説明から明らかであり、これにより、従属する請求項によって、本発明の真の意図および目的に従うことによって生じる、記載された方法および物品の全ての特徴および利点を網羅することが意図される。さらに、当業者にって多数の変形や変更が容易に可能であるため、本発明が、図示されかつ記載された厳密な構造および動作に限定されるのは望ましくない。したがって、全ての適切な修正および均等物は、主張された発明の意図および目的の範囲内で省略して用いられてもよい。
【図面の簡単な説明】
【図１】  図１Ａ〜図１Ｄは、半導体基板に形成された集積トランジスタ装置のソース領域およびドレイン領域をアニールするために用いられる本発明の方法を示す断面図である。
【図２】  図２Ａ〜図２Ｃはそれぞれ、吸収層がないもの、全部吸収層、および部分吸収層の構成を示す断面であり、前記部分吸収層は、本発明にしたがって、本発明の方法の基板の上方に用いられている。
【図３】  図３は、図２Ａ〜図２Ｃそれぞれのケース（吸収層がないもの、全部吸収層、および部分吸収層）に対応する、シミュレートされた温度対深さのグラフである。
【図１Ａ】
0005297572.tif 000002
【図１Ｂ】
0005297572.tif 000003
【図１Ｃ】
0005297572.tif 000004
【図１Ｄ】
0005297572.tif 000005
【図２Ａ】
0005297572.tif 000006
【図２Ｂ】
0005297572.tif 000007
【図２Ｃ】
0005297572.tif 000008
【図３】
0005297572.tif 000009