(57)【特許請求の範囲】
【請求項１】
半導体基板上に、第１電極、第２電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
前記第１電極と前記可変抵抗体とを電気的に接続する第１接続領域と、前記第２電極と前記可変抵抗体とを電気的に接続する第２接続領域とが、所定の第１方向に離間して形成されており、
前記可変抵抗体が、前記第１方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを特徴とする可変抵抗素子。
【請求項２】
前記第１方向が、前記半導体基板の基板面に平行な方向であり、
前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有することを特徴とする請求項１に記載の可変抵抗素子。
【請求項３】
前記第１方向が、前記半導体基板の基板面に直交する方向であり、
前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有することを特徴とする請求項１に記載の可変抵抗素子。
【請求項４】
前記可変抵抗体が、Ｃｕ、Ｎｉ，Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ、Ｃｏ、Ｔａの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されることを特徴とする請求項１〜３のいずれか１項に記載の可変抵抗素子。
【請求項５】
請求項１に記載の可変抵抗素子の製造方法であって、
前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第１電極を形成する第１工程と、
その後に、前記第１電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第２工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第３工程と、
その後に、前記第１電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第２電極を形成する第４工程と、を有することを特徴とする可変抵抗素子の製造方法。
【請求項６】
前記第２工程の終了後、前記第３工程の開始前に、少なくとも前記第１電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第５工程を有し、
前記第３工程が、前記第５工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第５工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
前記第４工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第２電極を形成する工程であることを特徴とする請求項５に記載の可変抵抗素子の製造方法。
【請求項７】
前記第１工程の終了後、前記第２工程の開始前に、前記第１電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第６工程を有し、
前記第２工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、
前記第４工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、前記導電膜に接触するようにコンタクト構造の前記第２電極を形成する工程であることを特徴とする請求項５に記載の可変抵抗素子の製造方法。
【請求項８】
前記第６工程が、前記第１工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを特徴とする請求項７に記載の可変抵抗素子の製造方法。
【請求項９】
請求項１に記載の可変抵抗素子の製造方法であって、
前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第１工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第２工程と、
その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第１電極、及びコンタクト構造の前記第２電極を形成する第３工程と、を有することを特徴とする可変抵抗素子の製造方法。
【請求項１０】
請求項１に記載の可変抵抗素子の製造方法であって、
前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第１電極及びコンタクト構造の前記第２電極を形成する第１工程と、
その後に、前記第１電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第２工程と、
その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第３工程と、有することを特徴とする可変抵抗素子の製造方法。
【請求項１１】
前記第２工程の終了後、前記第３工程の開始前に、前記第１電極の形成領域上方と前記第２電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第４工程を有し、
前記第３工程が、前記第４工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第４工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、
前記第４工程が、
前記第３工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第３工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第１電極の直上層に残存する前記抵抗材料膜と、前記第２電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを特徴とする請求項１０に記載の可変抵抗素子の製造方法。
【請求項１２】
前記第１工程の終了後、前記第２工程の開始前に、前記第１電極及び前記第２電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第１電極と接触する領域と前記第２電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第５工程を有し、
前記第２工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを特徴とする請求項１０に記載の可変抵抗素子の製造方法。
【請求項１３】
前記抵抗材料膜が、Ｃｕ、Ｎｉ，Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ、Ｃｏ、Ｔａの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを特徴とする請求項５〜１２のいずれか１項に記載の可変抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１電極、第２電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ：Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ ＲＡＭ）等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。
【０００３】
これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）（登録商標）が提案されている。この構成を図２７に示す。
【０００４】
図２７に示されるように、従来構成の可変抵抗素子は、下部電極１０３と可変抵抗体１０２と上部電極１０１とが順に積層された構造となっており、上部電極１０１及び下部電極１０３間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作（以下では「スイッチング動作」と称する）によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。
【０００５】
この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセル夫々を行方向及び列方向にマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、１つのメモリセルが１つの選択トランジスタＴと１つの可変抵抗素子Ｒとから構成される（「１Ｔ／１Ｒ型」と称される）メモリセルや、１つの可変抵抗素子Ｒのみから構成される（「１Ｒ型」と称される）メモリセル等が存在する。このうち、１Ｔ／１Ｒ型メモリセルの構成例を図２８に示す。
【０００６】
図２８は１Ｔ／１Ｒ型のメモリセルによるメモリセルアレイの一構成例を示す等価回路図である。各メモリセルの選択トランジスタＴのゲートはワード線（ＷＬ１〜ＷＬｎ）に接続されており、各メモリセルの選択トランジスタＴのソースはソース線（ＳＬ１〜ＳＬｎ）に接続されている（ｎは自然数）。また、各メモリセル毎の可変抵抗素子Ｒの一方の電極は選択トランジスタＴのドレインに接続されており、可変抵抗素子Ｒの他方の電極はビット線（ＢＬ１〜ＢＬｍ）に接続されている（ｍは自然数）。又、各ワード線ＷＬ１〜ＷＬｎはそれぞれワード線デコーダ１０６に接続され、各ソース線ＳＬ１〜ＳＬｎはそれぞれソース線デコーダ１０７に接続され、各ビット線ＢＬ１〜ＢＬｍはそれぞれビット線デコーダ１０５に接続されている。そして、アドレス入力（不図示）に応じてメモリセルアレイ１０４内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線、ワード線及びソース線が選択される構成である。
【０００７】
図２９は、図２８におけるメモリセルアレイ１０４を構成する一メモリセルの断面模式図である。本構成では、選択トランジスタＴと可変抵抗素子Ｒとでひとつのメモリセルを形成している。選択トランジスタＴは、ゲート絶縁膜１１３、ゲート電極１１４、及びドレイン拡散層領域１１５とソース拡散層領域１１６から構成されており、素子分離領域１１２を形成した半導体基板１１１の上面に形成される。又、可変抵抗素子Ｒは、下部電極１１８と可変抵抗体１１９と上部電極１２０とから構成されている。
【０００８】
また、トランジスタＴのゲート電極１１４がワード線を構成しており、ソース線配線１２４はコンタクトプラグ１２２を介してトランジスタＴのソース拡散層領域１１６と電気的に接続している。また、ビット線配線１２３はコンタクトプラグ１２１を介して可変抵抗素子Ｒの上部電極１２０と電気的に接続している一方で、可変抵抗素子Ｒの下部電極１１８はコンタクトプラグ１１７を介してトランジスタＴのドレイン拡散層領域１１５と電気的に接続している。
【０００９】
このように選択トランジスタＴと可変抵抗素子Ｒとが直列に配置される構成により、ワード線の電位変化によって選択されたメモリセルのトランジスタがオン状態となり、更にビット線の電位変化によって選択されたメモリセルの可変抵抗素子Ｒのみに選択的に書き込み、あるいは消去することができる構成となっている。
【００１０】
図３０は、１Ｒ型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子Ｒのみから構成されており、可変抵抗素子Ｒの一方の電極はワード線（ＷＬ１〜ＷＬｎ）に、他方の電極はビット線（ＢＬ１〜ＢＬｍ）に接続されている。また、各ワード線ＷＬ１〜ＷＬｎはそれぞれワード線デコーダ１３３に接続され、各ビット線ＢＬ１〜ＢＬｍはそれぞれビット線デコーダ１３２に接続されている。そして、アドレス入力（図示せず）に応じてメモリセルアレイ１３１内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線及びワード線が選択される構成である。
【００１１】
図３１は図３０におけるメモリセルアレイ１３１を構成するメモリセルの一例を示す斜視構造模式図である。図３１に示されるように、上部電極配線１４３と下部電極配線１４１とがそれぞれ交差するように配列されており、これらの一方がビット線を形成し、他方がワード線を形成する。また、各電極の交点（通常、「クロスポイント」と称される）に可変抵抗体１４２を配した構造となっている。図３１の例では便宜上、上部電極１４３と可変抵抗体１４２を同じ形状に加工しているが、可変抵抗体１４２のスイッチング動作に対して電気的に寄与する部分は上部電極１４３と下部電極１４１の交差するクロスポイントの領域になる。
【００１２】
なお、上記図２８中の可変抵抗体１１９或いは図３０中の可変抵抗体１４２に利用される可変抵抗体材料としては、米国ヒューストン大のＳｈａｎｇｑｕｉｎｇ ＬｉｕやＡｌｅｘ Ｉｇｎａｔｉｅｖ等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献１及び非特許文献１に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。尚、特許文献１に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）膜が用いられている。
【００１３】
また、他の可変抵抗体材料としては、酸化チタン（ＴｉＯ２）膜、ニッケル酸化（ＮｉＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化ニオブ（Ｎｂ２Ｏ５）膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献２及び特許文献２などから知られている。このうち、ＮｉＯを用いたスイッチング動作の現象が非特許文献３に詳細に報告されている。
【００１４】
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献２】特表２００２−５３７６２７号公報
【非特許文献１】Ｌｉｕ，Ｓ．Ｑ．ほか、"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年
【非特許文献２】Ｈ．Ｐａｇｎｉａほか、"Ｂｉｓｔａｂｌｅ Ｓｗｉｔｃｈｉｎｇｉｎ Ｅｌｅｃｔｒｏｆｏｒｍｅｄ Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ＭｅｔａｌＤｅｖｉｃｅｓ"，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ），ｖｏｌ．１０８，ｐｐ．１１−６５，１９８８年
【非特許文献３】Ｂａｅｋ，Ｉ．Ｇ．ほか、"Ｈｉｇｈｌｙ Ｓｃａｌａｂｌｅ Ｎｏｎ−ｖｏｌａｔｉｌｅ Ｒｅｓｉｓｔｉｖｅ Ｍｅｍｏｒｙ ｕｓｉｎｇ Ｓｉｍｐｌｅ Ｂｉｎａｒｙ Ｏｘｉｄｅ Ｄｒｉｖｅｎ ｂｙ Ａｓｙｍｍｅｔｒｉｃ Ｕｎｉｐｏｌａｒ Ｖｏｌｔａｇｅ Ｐｕｌｓｅｓ"，ＩＥＤＭ２００４，ｐｐ．５８７−５９０，２００４年
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記の各従来技術によれば、素子の構造は、基板上に下部電極、可変抵抗体、上部電極の順に形成された積層構造の可変抵抗素子である。その素子の抵抗変化は、電圧パルス印加条件により、可変抵抗素子に流れ込む電流による熱上昇によって可変抵抗体中に局所的に抵抗率が低下した領域（以下、適宜「フィラメントパス」と称する）が形成されたり、フィラメントパスが分解されたりすることで、低抵抗や高抵抗となる現象に基づくものであるとされている。
【００１６】
すなわち、抵抗値が前記フィラメントパスの形成に依存するため、スイッチング動作回数の増加によりフィラメントパスの径や、フィラメント密度が変化することによって抵抗値が変動し、低抵抗状態の素子には面積依存性が見られないなどの課題があり、抵抗値制御が困難である。
【００１７】
また、スイッチング動作を得るためには、最初に通常のスイッチング動作よりも大きな電圧を要する電圧を印加してフィラメントパスを形成（以下では「フォーミングプロセス」と称する）する必要がある。このフォーミングプロセスでは、例えば可変抵抗体を金属酸化物で構成する場合であれば、もともとほぼ絶縁体である金属酸化物に通常の動作電圧の数倍から１０倍もの大きな電圧を一定時間以上印加し、絶縁体中に半ば強引に電流経路を形成することで実現していると考えられている。これは、フォーミング前の素子が基本的に絶縁体であること、あるいは少なくとも電極界面付近などその電流経路の一部が元来絶縁体であるために生じるものである。
【００１８】
すなわち、かかるフォーミングプロセスは、強引に絶縁体中に電流パスを形成するプロセスであるため、このようなプロセスを経て実現される可変抵抗素子の電気的特性は、ともすれば不安定なものとなり、抵抗値制御をさらに困難にする可能性がある。
【００１９】
本発明は、上記の問題に鑑みてなされたものであり、安定したスイッチング動作を再現性良く達成することができる可変抵抗素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するための本発明に係る可変抵抗素子は、半導体基板上に、第１電極、第２電極、及び前記両電極の間に形成される可変抵抗体を有し、前記両電極間への電圧パルスの印加に応じて前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、前記第１電極と前記可変抵抗体とを電気的に接続する第１接続領域と、前記第２電極と前記可変抵抗体とを電気的に接続する第２接続領域とが、所定の第１方向に離間して形成されており、前記可変抵抗体が、前記第１方向と直交する方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されていることを第１の特徴とする。
【００２１】
可変抵抗体が、所定の方向に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されている場合、当該酸素濃度の勾配に準じて金属成分の濃度も勾配を有する構成となる。すなわち、酸素濃度の高い領域では金属成分の濃度が低いため高抵抗状態である一方、酸素濃度の低い領域では金属濃度が比較的高く、絶縁体になるほどには高抵抗化していない。言い換えれば、可変抵抗体内において、比較的高抵抗状態である領域（以下、「高抵抗領域」と記載）と、それよりは低抵抗状態である領域（以下、「低抵抗領域」と記載）とが存在することとなる。
【００２２】
そして、高抵抗領域は可変抵抗体内において酸素濃度の高い領域に存在する一方、低抵抗領域は酸素濃度の低い領域に存在する。従って、酸素濃度が低くなる方向に進むほど可変抵抗体は低抵抗化することが分かる。逆に言えば、可変抵抗体のある領域内における抵抗率は、酸素濃度の最も高い位置から酸素濃度が低下する方向に対する変位で決定され、酸素濃度が低下する方向に直交する方向、すなわち前記第１方向に対する変位の影響を殆ど受けない。
【００２３】
従って、第１電極と可変抵抗体とを電気的に接続する第１接続領域と、第２電極と可変抵抗体とを電気的に接続する第２接続領域とが、第１方向に離間して形成されている場合、第１方向は酸素濃度が低下する方向に直交する方向であるため、両領域間には抵抗率の低い可変抵抗体（低抵抗領域）が必ず存在する。従って、両電極間に電圧が印加されると、両接続領域間に存在する低抵抗領域を経路として電流を流すことができる。すなわち、かかる構成の場合、予め可変抵抗体内に、低抵抗領域が、言い換えれば比較的導電性の高い領域が形成されているため、高電圧を印加して強引に電流経路（フィラメントパス）を形成するフォーミングプロセスを行う必要がない。
【００２４】
従って、本発明に係る可変抵抗素子の上記第１の特徴構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。
【００２５】
このとき、前記第１方向が、前記半導体基板の基板面に平行な方向であり、前記可変抵抗体が、前記半導体基板の基板面に直交する方向に前記酸素濃度勾配を有する構成としても構わない。また、前記第１方向が、前記半導体基板の基板面に直交する方向であり、前記可変抵抗体が、前記半導体基板の基板面に平行な方向に前記酸素濃度勾配を有する構成としても構わない。
【００２６】
また、上記可変抵抗素子において、前記可変抵抗体は、Ｃｕ、Ｎｉ，Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ、Ｃｏ、Ｔａの少なくともいずれか一つを含む遷移金属の酸化物または酸窒化物で構成されるものとすることができる。
【００２７】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板上の所定のメタル配線領域の直上層にコンタクト構造の前記第１電極を形成する第１工程と、その後に、前記第１電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第２工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第３工程と、その後に、前記第１電極の形成領域の上方を除く所定の領域内に、前記可変抵抗体と接触するようにコンタクト構造の前記第２電極を形成する第４工程と、を有することを第１の特徴とする。
【００２８】
第３工程に係る酸化処理において、酸化の進行方向に酸素濃度の勾配を有した可変抵抗体が形成される。第３工程において露出面から内側に向かって酸化を進行させるため、抵抗材料膜のほとんどの箇所で半導体基板面に対して直交する方向に酸化が進行する。従って、第２電極を第１電極の形成領域の上方を除く所定の領域に形成することで、半導体基板面に平行な方向に両電極が離間して形成されることとなる。このことは、第１電極と第２電極とが可変抵抗体の酸素濃度勾配を有する方向に直交する方向（前記第１方向）に離間して形成されることを意味する。従って、本発明に係る可変抵抗素子の製造方法の上記第１の特徴によれば、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造されるため、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。
【００２９】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第２工程の終了後、前記第３工程の開始前に、少なくとも前記第１電極の形成領域上方に位置する前記抵抗材料膜を薄膜化して、前記抵抗材料膜に段差を設ける第５工程を有し、前記第３工程が、前記第５工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第５工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第４工程が、未酸化の前記抵抗材料膜が存在する領域内において、当該未酸化の前記抵抗材料膜に接触するようにコンタクト構造の前記第２電極を形成する工程であることを第２の特徴とする。
【００３０】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第１工程の終了後、前記第２工程の開始前に、前記第１電極の形成領域上方を少なくとも除く領域に所定の導電膜を形成することで、前記導電膜の形成領域と非形成領域との間に段差を設ける第６工程を有し、前記第２工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であり、前記第４工程が、前記可変抵抗体の直下層に前記導電膜が形成されている領域内において、前記導電膜に接触するようにコンタクト構造の前記第２電極を形成する工程であることを第３の特徴とする。
【００３１】
また、本発明に係る可変抵抗素子の製造方法は、上記第３の特徴に加えて、前記第６工程が、前記第１工程の終了後、前記導電膜の形成領域の直下層に段差用層間絶縁膜を形成した後に、前記導電膜を形成する工程であり、前記段差用層間絶縁膜と前記導電膜とによって、前記導電膜の形成領域と前記導電膜の非形成領域との間に段差を設ける工程であることを第４の特徴とする。
【００３２】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴構成を有する可変抵抗素子の製造方法であって、前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第１工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第２工程と、その後に、前記可変抵抗体と接触するように、前記半導体基板の基板面に平行な方向に離間してコンタクト構造の前記第１電極、及びコンタクト構造の前記第２電極を形成する第３工程と、を有することを第５の特徴とする。
【００３３】
本発明に係る可変抵抗素子の製造方法の上記第５の特徴によれば、第１電極と第２電極が半導体基板に平行な方向に離間して形成される。すなわち、半導体基板に平行な方向が前記第１方向に相当する。一方、可変抵抗体は、半導体基板の基板面に垂直な方向に酸素濃度の勾配を有して形成される。従って、本発明に係る可変抵抗素子の製造方法の上記第１の特徴と同様、可変抵抗体は、前記第１方向と直交する方向に酸素濃度勾配を有する構成となる。これにより、両接続領域間に予め比較的導電性の高い領域が存在した状態で可変抵抗素子が製造され、フォーミングプロセスを行うことなくスイッチング特性を示す可変抵抗素子を実現することができる。
【００３４】
また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴構成を有する可変抵抗素子の製造方法であって、前記半導体基板に平行な方向に離間して形成された複数のメタル配線領域の直上層にコンタクト構造の前記第１電極及びコンタクト構造の前記第２電極を形成する第１工程と、その後に、前記第１電極の直上層に前記可変抵抗体の材料となる所定の抵抗材料膜を全面に堆積し、パターニングする第２工程と、その後に、前記抵抗材料膜に対して酸化処理を施し、前記抵抗材料膜の露出面から内側方向に向かって酸化を進行させることで、前記半導体基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させる第３工程と、有することを第６の特徴とする。
【００３５】
また、本発明に係る可変抵抗素子の製造方法は、上記第６の特徴に加えて、前記第２工程の終了後、前記第３工程の開始前に、前記第１電極の形成領域上方と前記第２電極の形成領域上方に挟まれた所定の領域に位置する前記抵抗材料膜を薄膜化する第４工程を有し、前記第３工程が、前記第４工程によって薄膜化された前記抵抗材料膜の膜厚相当分を酸化させることで、前記第４工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させる工程であり、前記第４工程が、前記第３工程で薄膜化された前記抵抗材料膜の膜厚相当分の酸化を進行させることで、前記半導体基板の基板面に垂直な方向に酸素濃度の勾配を有する前記可変抵抗体に変化させるとともに、前記第３工程によって薄膜化されていない領域の前記抵抗材料膜に対しては一部未酸化の状態で残存させることで、前記第１電極の直上層に残存する前記抵抗材料膜と、前記第２電極の直上層に残存する前記抵抗材料膜とを、前記可変抵抗体によって分断する工程であることを第７の特徴とする。
【００３６】
また、本発明に係る可変抵抗素子の製造方法は、上記第６の特徴に加えて、前記第１工程の終了後、前記第２工程の開始前に、前記第１電極及び前記第２電極の直上層に所定の導電膜を堆積後パターニングすることで、前記導電膜を前記第１電極と接触する領域と前記第２電極と接触する領域とに分断するとともに、前記導電膜の形成領域と非形成領域との間に段差を設ける第５工程を有し、前記第２工程が、前記段差を有する表面を含む全面に前記抵抗材料膜を全面に堆積した後、パターニングする工程であることを第８の特徴とする。
【００３７】
また、本発明に係る可変抵抗素子の製造方法は、上記第１〜第８のいずれか一の特徴に加えて、前記抵抗材料膜が、Ｃｕ、Ｎｉ，Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ、Ｃｏ、Ｔａの少なくともいずれか一つを含む遷移金属、または遷移金属の窒化物で構成されることを第９の特徴とする。
【発明の効果】
【００３８】
本発明の構成によれば、予めフォーミングプロセスを行うことなく可変抵抗体内に電流を流すことができるため、フォーミングプロセスによる可変抵抗素子の電気的特性への影響を排除することができ、安定したスイッチング動作を可能にすることができる。
【発明を実施するための最良の形態】
【００３９】
以下において、本発明に係る可変抵抗素子（以下、適宜「本発明素子」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明する。
【００４０】
［第１実施形態］
本発明素子及び本発明方法の第１実施形態（以下、適宜「本実施形態」と記載）について、図１〜図７の各図を参照して説明を行う。図１は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図１（ａ）〜図１（ｋ）に分けて図示している。また、図２は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃１１〜＃２１は図２に示されるフローチャートの各ステップを表すものとする。
【００４１】
なお、図１に示される概略断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。また、各工程で堆積される各膜の膜厚の数値はあくまで一例であって、この値に限定されるものではない。以下の各実施形態においても同様とする。
【００４２】
まず、図１（ａ）に示すように、トランジスタ回路等（図示せず）及びメタル配線１２を適宜形成した半導体基板１１上に例えばＳｉＯ２膜等の絶縁膜１３（以下、「第１層間絶縁膜１３」と称する）をＣＶＤ（Chemical Vapor Deposition：化学気相成長）法にて４００ｎｍ程度の厚みで全面に堆積する（ステップ＃１１）。
【００４３】
次に、図１（ｂ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によってメタル配線１２の上面を露出させるように第１層間絶縁膜１３を開口し、コンタクトホール２０を形成する（ステップ＃１２）。
【００４４】
次に、図１（ｃ）に示すように、タングステン（Ｗ）等の第１電極材料膜１４をＣＶＤ法にて５００ｎｍ程度の厚みで全面に堆積してコンタクトホール２０を全て前記第１電極材料膜１４で充填する（ステップ＃１３）。
【００４５】
次に、図１（ｄ）に示すように、公知のＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法等による平坦化技術で、第１層間絶縁膜１３の上面を少なくとも露出させるまで第１電極材料膜１４を平坦化する（ステップ＃１４）。これにより、コンタクトホール２０内に充填された第１電極材料膜１４によって、コンタクト構造の電極（以下、適宜「第１電極１４」と記載）が形成される。
【００４６】
次に、図１（ｅ）に示すように、ＴｉＮ等の抵抗材料膜１５をスパッタ法にて所定の厚み（例えば３０ｎｍ）で全面に堆積する（ステップ＃１５）。
【００４７】
次に、図１（ｆ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５をパターニングする（ステップ＃１６）。このとき、抵抗材料膜１５が少なくとも第１電極１４の上面を完全に覆うようにパターニングする。
【００４８】
次に、図１（ｇ）に示すように、例えば、酸素を含む２５０〜４５０℃の雰囲気下で熱酸化することにより、抵抗材料膜１５を酸化させて、可変抵抗体５１を形成する（ステップ＃１７）。このとき、例えば、抵抗材料膜１５としてＴｉＮ膜を採用した場合には、当該ＴｉＮ膜１５の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化チタン膜が形成される。
【００４９】
次に、図１（ｈ）に示すように、例えばＳｉＯ２膜等の絶縁膜１６（以下、「第２層間絶縁膜１６」と称する）をＣＶＤ法にて４００ｎｍ程度の厚みで全面に堆積する（ステップ＃１８）。
【００５０】
次に、図１（ｉ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって可変抵抗体５１の一部の上面を少なくとも露出させるように第２層間絶縁膜１６を開口し、コンタクトホール３０を形成する（ステップ＃１９）。このとき、図１（ｉ）に示すように、少なくとも第１電極１４の上方領域と重なりが生じないように、第１電極１４と水平方向に離間してコンタクトホール３０を開口する。言い換えれば、コンタクトホール３０の形成によって露出した可変抵抗体５１の露出部分の直下層に第１電極１４が存在しないような領域にコンタクトホール３０を形成する。
【００５１】
次に、図１（ｊ）に示すように、Ｗ等の第２電極材料膜１７をＣＶＤ法にて５００ｎｍ程度の厚みで全面に堆積してコンタクトホール３０を全て前記第２電極材料膜１７で充填する（ステップ＃２０）。
【００５２】
次に、図１（ｋ）に示すように、公知のＣＭＰ法等による平坦化技術で、第２層間絶縁膜１６の上面を少なくとも露出させるまで第２電極材料膜１７を平坦化する（ステップ＃２１）。これにより、コンタクトホール３０内に充填された第２電極材料膜１７によって、コンタクト構造の電極（以下、適宜「第２電極１７」と称する）が形成される。これにより、本発明素子１が製造される。なお、このようにして製造された本発明素子１は、第１電極１４と第２電極１７とが水平方向に離間した状態で形成されることとなる。
【００５３】
次に以上のステップ＃１１〜ステップ＃２１を経て製造された本発明素子１の特性につき、説明する。
【００５４】
図３は、ステップ＃１１〜ステップ＃２１を経て製造された本発明素子１のスイッチング特性を示すグラフであり、可変抵抗体１５の膜厚を３０ｎｍとして製造された本発明素子１の特性を示している。なお、図３（ａ）は、可変抵抗体１５の断面構造図をＴＥＭ（Transmission Electron Microscope：超高分解能透過電子顕微鏡）を用いて撮影した写真、図３（ｂ）は前記特性を示すグラフである。なお、当該写真は、可変抵抗体５１の下層に第１電極１４が、上層に第２電極１７がそれぞれ形成されていない箇所（すなわち、下層に第１層間絶縁膜１３が、上層に第２層間絶縁膜１６が形成されている箇所。図１（ｋ）内の領域Ｃに相当）における断面構造を撮影したものである。
【００５５】
また、図３に示されるグラフは、第１電極１４と第２電極１７の間において、第１パルス電圧（電圧−２．６〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「−２．６Ｖ」と表記）と第２パルス電圧（電圧＋２．０〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「＋２．０Ｖ」と表記）を交互に印加し、各電圧印加後に測定される抵抗値（読み出し抵抗値）の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、０．５〔Ｖ〕の電圧を印加して測定された抵抗値を表記している。
【００５６】
図３によれば、上記電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。しかも、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、スイッチング現象を生じさせることができる。この理由について、以下考察する。
【００５７】
図４は、本実施形態に係る本発明方法に基づいて製造された可変抵抗体膜５１をエネルギー分散型Ｘ線分析（ＥＤＸ：Energy Dispersive X-ray Spectroscopy：以下「ＥＤＸ」と表記）で原子％プロファイル分析した結果を示したものである。測定対象として、可変抵抗体５１の膜厚が１０ｎｍの酸化チタンを用いた。
【００５８】
図１（ｋ）に示されるように、可変抵抗体５１は、下層に第１電極１４が、上層に第２電極１７がそれぞれ形成されていない箇所（領域Ｃ）においては、第１層間絶縁膜（ＳｉＯ２膜）１３と第２層間絶縁膜（ＳｉＯ２膜）１６で挟まれていることから、ＥＤＸによる分析対象原子としては、Ｏ、Ｓｉ及びＴｉとして測定を行った。また、図４は、第２層間絶縁膜１６から可変抵抗体５１及び第１層間絶縁膜１３に向かう方向を走査方向ｄ１とし、第２層間絶縁膜１６側からこの走査方向ｄ１の変分を横軸、各原子の含有％を縦軸としてグラフ化したものであり、（１）がＯ、（２）がＳｉ、（３）がＴｉの各含有％をそれぞれ示している。
【００５９】
図４によれば、可変抵抗体膜５１内において、（１）のＯは走査方向ｄ１に進むに連れ含有％が低下しており、一方、（３）のＴｉは含有％が増加している。このことから、可変抵抗体膜（酸化チタン膜）５１内では、酸素は走査方向ｄ１と同方向に濃度勾配を有し、一方、Ｔｉは、ｄ１とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜５１において、第２層間絶縁膜１６側、すなわち可変抵抗体膜５１の上部領域では酸素が最も多く存在し、第１層間絶縁膜１３側、すなわち可変抵抗体膜５１の下部領域では酸素が比較的少なく、一方で、金属であるＴｉが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではＴｉ濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもＴｉ濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。
【００６０】
図５は、図１（ｋ）に示される断面構造図を一部拡大した模式図である。図５に示されるように、可変抵抗体５１の下層に第１電極１４、上層に第２電極１７が構成されている。
【００６１】
前述したように、可変抵抗体５１は、上部領域（図５内の領域５１ａ）では抵抗値が比較的高く、下部領域（図５内の領域５１ｂ）では抵抗値が比較的低い。ここで、例えば、第２電極１７が第１電極１４に対して正電圧となるように両電極間に電圧パルスを印加すると、第２電極１７、可変抵抗体５１、第１電極１４の順に電流Ｉが流れる。このとき、上述したように、第２電極１７と第１電極１４とは水平方向に離間して形成されているため、可変抵抗体５１内を電流Ｉが水平方向に流れることとなる。可変抵抗体５１は、下部領域において、水平方向にわたって比較的抵抗値が低い領域５１ｂを有しているため、第２電極１７から第１電極１４に向かう経路として、この領域５１ｂを利用することができる。
【００６２】
すなわち、可変抵抗体５１に対して電圧を印加するに際し、酸素濃度勾配の有する方向（方向ｄ１）に直交する方向（以下、適宜「第１方向」と記載）、つまり、図５内の第１方向ｄ２に離間した２点（２領域）間に電圧を印加した場合、電流Ｉは可変抵抗体５１内の比較的低抵抗の下部領域５１ｂ付近を流れることができる。この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しない。従って、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体５１は、図４に示すように一定の酸素濃度分布を示すため、図３に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
【００６３】
つまり、可変抵抗体５１は、膜厚方向ｄ１に導電性の分布を有しており、可変抵抗体５１内の、ｄ１に垂直な第１方向ｄ２に離間した異なる２領域間に電圧パルスが印加されると、当該可変抵抗体５１内の比較的導電性の高い領域５１ｂを電流が流れていることが示唆される。すなわち、可変抵抗体５１には、第２電極１７から第１電極１４に向かう電流経路として、すでに比較的導電性の高い領域５１ｂが存在しているため、あらかじめフォーミングプロセスを行う必要がない。
【００６４】
本発明素子１は、可変抵抗体５１に対して電圧を印加するための２つの電極（第１電極１４、第２電極１７）を有しており、この第１電極１４と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、第２電極１７と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度勾配の有する方向ｄ１に垂直な第１方向ｄ２に離間して形成される（図１（ｋ）、図５参照）。これにより、両電極間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域５１ｂを利用することができる。
【００６５】
図６は、本実施形態における本発明素子の別の構成例である。図６（ａ）は、第１電極１４と第２電極１７を、いずれも可変抵抗体５１の上層に形成した場合、図６（ｂ）は、両電極をいずれも可変抵抗体５１の下層に形成した場合である。また、図６（ｂ）では、第２電極１７と電気的接続を形成するためのメタル配線１２ａ、及びコンタクト接続用電極１７ａを更に備える構成である。
【００６６】
なお、図６（ａ）及び（ｂ）においては、上述したステップ＃１１〜２１の各工程の順序を一部変更したり、追加的にメタル配線層やコンタクトホールを形成したりするのみで実現が可能であるため、詳細な工程の説明は省略する。
【００６７】
図６（ａ）、（ｂ）のいずれにおいても、可変抵抗体５１は膜厚方向ｄ１に向かって酸素濃度に勾配を有する。そして、このｄ１方向に直交する第１方向ｄ２にわたって、第１電極１４と可変抵抗体５１が電気的に接続する第１接続領域１４ｘと、第２電極１７と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが離間している。従って、図１（ｋ）の構成と同様、第１電極１４と第２電極１７の間に電圧が印加されると、可変抵抗体５１内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。
【００６８】
図７は、本実施形態における本発明素子のさらに別の構成例である。図７（ａ）は、図１（ｋ）の構成と比較して、第２電極１７が可変抵抗体５１を貫通して当該可変抵抗体の上層及び下層に形成されている。また、図７（ｂ）は、図１（ｋ）の構成と比較して、第１電極１４及び第２電極１７が、ともに可変抵抗体５１を貫通して当該可変抵抗体の上層及び下層に形成されている。
【００６９】
なお、図７（ａ）及び（ｂ）は、上述したステップ＃１１〜２１の各工程において、コンタクトホールの形成形状を変更したり、一部の工程を割愛するのみで実現が可能であるため、詳細な工程の説明は省略する。
【００７０】
図７（ａ）、（ｂ）のいずれにおいても、可変抵抗体５１は膜厚方向ｄ１に向かって酸素濃度に勾配を有する。そして、このｄ１方向に直交する第１方向ｄ２にわたって、第１電極１４と可変抵抗体５１が電気的に接続する第１接続領域１４ｘと、第２電極１７と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが離間している。従って、図１（ｋ）の構成と同様、第１電極１４と第２電極１７の間に電圧が印加されると、可変抵抗体５１内の下部領域に形成されている比較的導電性の高い領域を介して電流経路を形成することが可能であるため、フォーミングプロセスを行うことなくスイッチング特性を有する可変抵抗素子を実現することができる。なお、図７（ａ）の第１接続領域１４ｘ、及び第７（ｂ）の第１接続領域１４ｘ、第２接続領域１７ｘは、それぞれの電極の外側面と可変抵抗体５１が接触する領域に相当する。
【００７１】
また、上述した本実施形態において、図４のグラフにも示されるように、可変抵抗体５１内の酸素濃度が高いほどＴｉ濃度が低く、これにより導電性が低いことが示される。可変抵抗体５１は、ステップ＃１７においてＴｉＮ膜１５が酸化されることで形成されるところ、当該ステップ＃１７に係る処理時間を制御することで、可変抵抗体５１内の酸素濃度を調整することができる。すなわち、ステップ＃１７に係る処理時間によって可変抵抗体５１の抵抗値を制御することができるため、書込時、消去時の消費電流を低減することができ、低抵抗による書込み不能の起こらない安定したスイッチング動作の可変抵抗素子を再現性良く実現できる。
【００７２】
なお、本実施形態では、抵抗材料膜１５としてＴｉＮを用い、これを酸化することで生成される酸化チタン膜によって可変抵抗体５１が形成される構成としたが、酸化温度、酸素濃度等の酸化条件を適宜調整することにより、可変抵抗体５１として、可変抵抗特性を持つ酸窒化チタン膜とすることも可能である。以下の第２〜第５実施形態においても同様とする。
【００７３】
［第２実施形態］  
本発明素子及び本発明方法の第２実施形態（以下、適宜「本実施形態」と記載）について、図８〜図９の各図を参照して説明を行う。図８は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図８（ａ）〜図８（ｌ）に分けて図示している。また、図９は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃２５〜＃３６は図９に示されるフローチャートの各ステップを表すものとする。また、第１実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
【００７４】
まず、ステップ＃１１〜＃１４と同様の処理により、半導体基板１１上にメタル配線１２、第１層間絶縁膜１３、第１電極１４を形成する（図８（ａ）〜（ｄ）、ステップ＃２５〜＃２８）。
【００７５】
次に、図８（ｅ）に示すように、ＴｉＮ等の抵抗材料膜１５をスパッタ法にて例えば６０ｎｍの厚みで全面に堆積する（ステップ＃２９）。ここで堆積させる抵抗材料膜１５の膜厚は、第１実施形態におけるステップ＃１５の堆積膜厚より厚いものとする。
【００７６】
次に、ステップ＃１６と同様、図８（ｆ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５をパターニングする（ステップ＃３０）。
【００７７】
次に、図８（ｇ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５の一部を、所定の厚み（例えば３０ｎｍ）まで薄膜化する（ステップ＃３１）。これにより、抵抗材料膜１５は、膜厚の厚い部分１５ａと、膜厚の薄い部分１５ｂとで構成されることになる。なお、ステップ＃３１においては、膜厚の薄い部分１５ｂが少なくとも第１電極１４の上面を完全に覆い、膜厚の厚い部分１５ａが第１電極１４の上面を覆わないようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分１５ａ、膜厚の薄い部分１５ｂをそれぞれ単に「抵抗材料膜１５ａ」、「抵抗材料膜１５ｂ」と記載する。
【００７８】
次に、図８（ｈ）に示すように、ステップ＃１７と同様、抵抗材料膜１５を酸化させて可変抵抗体５１を形成する（ステップ＃３２）。このとき、抵抗材料膜１５ｂが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体５１が形成されるように酸化条件を設定する。これにより、抵抗材料膜１５ａについては、表面から所定の膜厚分（ほぼ抵抗材料膜１５ｂの膜厚相当分）だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。
【００７９】
なお、このとき、領域Ｊ内の可変抵抗体５１は、第１実施形態と同様、方向ｄ１に酸素濃度の勾配を有した状態で形成される。
【００８０】
次に、図８（ｉ）に示すように、ステップ＃１８と同様、第２層間絶縁膜１６を形成する（ステップ＃３３）。
【００８１】
次に、図８（ｊ）に示すように、ステップ＃１９と同様、第２層間絶縁膜１６の一部を開口し、コンタクトホール３０を形成する（ステップ＃３４）。このとき、第１実施形態とは異なり、可変抵抗体５１についてもエッチング処理を行い、電極膜１５ａの上面が露出するまでエッチングを行ってコンタクトホール３０を形成する。そして、第１実施形態と同様、コンタクトホール３０の形成によって露出した可変抵抗体５１の露出部分の直下層に第１電極１４が存在しないような領域にコンタクトホール３０を形成する。
【００８２】
次に、図８（ｋ）に示すように、ステップ＃２０と同様、第２電極材料膜１７を全面に堆積してコンタクトホール３０を全て前記第２電極材料膜１７で充填する（ステップ＃３５）。
【００８３】
次に、図８（ｌ）に示すように、ステップ＃２１と同様、第２層間絶縁膜１６の上面を少なくとも露出させるまで第２電極材料膜１７を平坦化する（ステップ＃３６）。これにより、コンタクトホール３０内に充填された第２電極材料膜１７によって、コンタクト構造の電極（以下、適宜「第２電極１７」と称する）が形成される。
【００８４】
上記ステップ＃２５〜＃３６を経て形成される本発明素子は、第１電極１４と可変抵抗体５１が第１接続領域１４ｘにおいて電気的に接続される。また、第２電極１７と可変抵抗体５１とは、抵抗材料膜１５ａを介して第２接続領域１７ｘにおいて電気的に接続される。
【００８５】
すなわち、図８（ｌ）に示されるように、一方の電極（第１電極１４）と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、他方の電極（第２電極１７及び抵抗材料膜１５ａ）と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度の勾配方向ｄ１に直交する第１方向ｄ２に離間して形成される。従って、第１実施形態と同様、本実施形態における可変抵抗素子においても、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【００８６】
［第３実施形態］  
本発明素子及び本発明方法の第３実施形態（以下、適宜「本実施形態」と記載）について、図１０〜図１３の各図を参照して説明を行う。図１０は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図１０（ａ）〜図１０（ｉ）に分けて図示している。また、図１１は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃４０〜＃４８は図１１に示されるフローチャートの各ステップを表すものとする。また、上記第１実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
【００８７】
まず、図１０（ａ）に示すように、トランジスタ回路等（図示せず）及びメタル配線１２ｃ、１２ｄを適宜形成した半導体基板１１上に例えばＳｉＯ２膜等の絶縁膜１３（以下、「第１層間絶縁膜１３」と称する）をＣＶＤ法にて４００ｎｍ程度の厚みで全面に堆積する（ステップ＃４０）。
【００８８】
次に、図１０（ｂ）に示すように、ステップ＃１２と同様、メタル配線（１２ｃ、１２ｄ）の上面を露出させるように第１層間絶縁膜１３を開口し、コンタクトホール２０ｃ、２０ｄを形成する（ステップ＃４１）。
【００８９】
次に、図１０（ｃ）に示すように、ステップ＃１３と同様、Ｗ等の第１電極材料膜１４をＣＶＤ法にて５００ｎｍ程度の厚みで全面に堆積してコンタクトホール２０ｃ、２０ｄを全て前記第１電極材料膜１４で充填する（ステップ＃４２）。
【００９０】
次に、図１０（ｄ）に示すように、ステップ＃１４と同様、第１層間絶縁膜１３の上面を少なくとも露出させるまで第１電極材料膜１４を平坦化する（ステップ＃４３）。これにより、コンタクトホール２０内に充填された第１電極材料膜１４によって、各メタル配線１２ｃ、１２ｄに接続してコンタクト構造の電極（以下、適宜「第１電極１４ｃ」、「第２電極１４ｄ」と記載）が形成される。
【００９１】
次に、図１０（ｅ）に示すように、ＴｉＮ等の抵抗材料膜１５をスパッタ法にて例えば６０ｎｍの厚みで全面に堆積する（ステップ＃４４）。ここで堆積させる抵抗材料膜１５の膜厚は、第１実施形態におけるステップ＃１５の堆積膜厚より厚いものとする。
【００９２】
次に、ステップ＃１６と同様、図１０（ｆ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５をパターニングする（ステップ＃４５）。
【００９３】
次に、図１０（ｇ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５の一部を、所定の厚み（例えば３０ｎｍ）まで薄膜化する（ステップ＃４６）。これにより、抵抗材料膜１５は、膜厚の厚い部分１５ａと、膜厚の薄い部分１５ｂとで構成されることになる。なお、ステップ＃４６においては、膜厚の厚い部分１５ａが第１電極１４ｃ、第２電極１４ｄの上面を覆い、膜厚の薄い部分１５ｂが両電極の上面を覆わず、両電極に狭持される領域の上面に形成されるようにエッチング処理を行う。また、以下では、適宜、膜厚の厚い部分１５ａ、膜厚の薄い部分１５ｂをそれぞれ単に「抵抗材料膜１５ａ」、「抵抗材料膜１５ｂ」と記載する。
【００９４】
次に、図１０（ｈ）に示すように、ステップ＃１７と同様、抵抗材料膜１５を酸化させて可変抵抗体５１を形成する（ステップ＃４７）。このとき、抵抗材料膜１５ｂが完全に膜厚相当分が酸化されて、当該形成領域に可変抵抗体５１が形成されるように酸化条件を設定する。これにより、抵抗材料膜１５ａについては、表面から所定の膜厚分（ほぼ抵抗材料膜１５ｂの膜厚相当分）だけ酸化が進行し、残りの膜厚分については酸化されずに残存する。すなわち、図１０（ｈ）に示すように、抵抗材料膜１５ｂが可変抵抗体５１に変化したことによって、抵抗材料膜１５ａが２つの抵抗材料膜１５ｃ、１５ｄに分断される。そして、抵抗材料膜１５ｃと抵抗材料膜１５ｄを可変抵抗体５１が電気的に接続する構成となる。
【００９５】
なお、このとき、領域Ｊ内の可変抵抗体５１は、第１実施形態と同様、方向ｄ１に酸素濃度の勾配を有した状態で形成される。
【００９６】
次に、図１０（ｉ）に示すように、ステップ＃１８と同様、第２層間絶縁膜１６を形成する（ステップ＃４８）。
【００９７】
上記ステップ＃４０〜＃４８を経て形成される本発明素子は、第１電極１４ｃと可変抵抗体５１が、抵抗材料膜１５ｃを介して第１接続領域１４ｘにおいて電気的に接続される。また、第２電極１７と可変抵抗体５１とは、抵抗材料膜１５ｄを介して第２接続領域１７ｘにおいて電気的に接続される。言い換えれば、第１電極１４ｃと抵抗材料膜１５ｃとを一つの電極と見なせば、この電極は可変抵抗体５１と第２接続領域１７ｘにおいて電気的に接続されることとなり、同様に、第２電極１４ｄと抵抗材料膜１５ｄとを一つの電極と見なせば、この電極は可変抵抗体５１と第２接続領域１７ｘにおいて電気的に接続されることとなる。
【００９８】
すなわち、図１０（ｉ）に示されるように、一方の電極（第１電極１４ｃ及び抵抗材料膜１５ｃ）と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、他方の電極（第２電極１４ｄ及び抵抗材料膜１５ｄ）と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度の勾配方向ｄ１に垂直な第１方向ｄ２に離間して形成される。従って、第１実施形態と同様、本実施形態における可変抵抗素子においても、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【００９９】
図１２は、本実施形態における本発明素子の別の構成例である。図１２に示される構成は、図１０の場合と比較して、可変抵抗体に電気的に接続される２つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。
【０１００】
まず、図１２（ａ）に示されるように、トランジスタ回路等（図示せず）及びメタル配線１２を適宜形成した半導体基板１１上に第１層間絶縁膜１３を４００ｎｍ程度の厚みで全面に堆積した後、メタル配線１２の上面を露出させるように第１層間絶縁膜１３を開口し、コンタクトホール２０を形成する。
【０１０１】
次に、図１２（ｂ）に示されるように、全面にＴｉＮ等の抵抗材料膜１５を、コンタクトホール２０内を完全には充填しないようにスパッタ法にて堆積した後、パターニングする。なお、このとき、コンタクトホール２０内の内側壁に堆積される膜厚は、コンタクトホール２０底部、並びに第１層間絶縁膜１３上層に堆積される膜厚よりも十分薄くなる。
【０１０２】
次に、図１２（ｃ）に示されるように、例えば、酸素を含む２５０〜４５０℃の雰囲気下で熱酸化することにより、抵抗材料膜１５を酸化させて、可変抵抗体５１を形成する。このとき、膜厚が薄いコンタクトホール２０の内側壁に堆積された抵抗材料膜１５については、膜厚相当分の酸化を進行させ、メタル配線１２上層並びに第１層間絶縁膜１３上層に堆積されている抵抗材料膜１５については膜厚の一部を酸化させ、一部未酸化の抵抗材料膜１５を残存させる。すなわち、図１２（ｃ）に示すように、コンタクトホール２０の内側壁に堆積されていた金属膜が可変抵抗体５１に変化したことによって、抵抗材料膜１５が、メタル配線上層に堆積されている抵抗材料膜１５ｄと第１層間絶縁膜１３上に堆積されている抵抗材料膜１５ｃとに分断される。そして、抵抗材料膜１５ｃと抵抗材料膜１５ｄを可変抵抗体５１が電気的に接続する構成となる。
【０１０３】
なお、コンタクトホール２０内側壁部分（領域Ｊ）においては、コンタクトホール２０の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体５１は、酸化方向と同方向（方向ｄ１）に酸素濃度の勾配を有する。
【０１０４】
次に、図１２（ｄ）に示されるように、第２層間絶縁膜１６を形成する。そして、図１２（ｅ）に示されるように、抵抗材料膜１５ｃの上方領域の一部を開口してコンタクトホール３０を形成する。このとき、第２実施形態のステップ＃３４と同様、可変抵抗体５１についてもエッチング処理を行い、電極膜１５ｃの上面が露出するまでエッチングを行ってコンタクトホール３０を形成する。
【０１０５】
次に、図１２（ｆ）に示されるように、第１電極材料膜１４を全面に堆積してコンタクトホール３０を全て前記第１電極材料膜１４で充填する。
【０１０６】
次に、図１２（ｇ）に示されるように、第２層間絶縁膜１６の上面を少なくとも露出させるまで第１電極材料膜１４を平坦化する。これにより、コンタクトホール３０内に充填された第１電極材料膜１４によって、コンタクト構造の第１電極１４が形成される。
【０１０７】
すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極（第１電極１４と抵抗材料膜１５ｃ）と可変抵抗体５１とが第１接続領域１４ｘにおいて電気的に接続される。一方、他方の電極（抵抗材料膜１５ｄ）と可変抵抗体５１とが第２接続領域１７ｘにおいて電気的に接続される。そして、これらの第１接続領域１４ｘと第２接続領域１７ｘとは、可変抵抗体５１内の酸素濃度の勾配方向ｄ１に直交する第１方向ｄ２に離間して形成される。従って、図１２に示される構成例においても、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【０１０８】
なお、図１２の構成例の場合、１箇所の抵抗材料膜１５ｄに対し、可変抵抗体５１を介して電気的に接続される抵抗材料膜１５ｃが２箇所に形成される。このため、図１３に示されるように、それぞれの抵抗材料膜１５ｃに対して電気的に接続するように第１電極１４を形成することで、異なる２つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を２つ形成することができる（可変抵抗体５１ａ、５１ｂ）。これにより、１つの構成単位で２ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。
【０１０９】
［第４実施形態］  
本発明方法の第４実施形態（以下、適宜「本実施形態」と記載）について、図１４〜図１６の各図を参照して説明を行う。図１４は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図１４（ａ）〜図１４（ｍ）に分けて図示している。また、図１５は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃５０〜＃６２は図１５に示されるフローチャートの各ステップを表すものとする。また、第１実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
【０１１０】
まず、ステップ＃１１〜＃１４と同様の処理により、半導体基板１１上にメタル配線１２、第１層間絶縁膜１３、第１電極１４を形成する（図１４（ａ）〜（ｄ）、ステップ＃５０〜＃５３）。
【０１１１】
次に、図１４（ｅ）に示されるように、Ｐｔ等の導電膜１８をスパッタ法にて例えば６０ｎｍの厚みで全面に堆積する（ステップ＃５４）。
【０１１２】
次に、図１４（ｆ）に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜１８をパターニングする（ステップ＃５５）。本ステップにより、導電膜１８の形成領域が、他の領域よりも上面位置が高くなり、段差が形成される。
【０１１３】
次に、図１４（ｇ）に示されるように、ＴｉＮ等の抵抗材料膜１５をスパッタ法にて例えば３０ｎｍの厚みで全面に堆積する（ステップ＃５６）。本ステップにより、導電膜１８の外側面にも抵抗材料膜１５が堆積される。
【０１１４】
次に、ステップ＃１６と同様、図１４（ｈ）に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって抵抗材料膜１５をパターニングする（ステップ＃５７）。
【０１１５】
次に、ステップ＃１７と同様、図１４（ｉ）に示されるように、抵抗材料膜１５を酸化させて可変抵抗体５１を形成する（ステップ＃５８）。このとき、抵抗材料膜１５に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜１５の全体を可変抵抗体５１に変化させる。なお、本ステップにより第１層間絶縁膜１３の上層に堆積されていた抵抗材料膜１５（領域Ｊ）に対しては、下向き方向ｄ１に酸化が進行する。このため、かかる領域に形成される可変抵抗体５１も、酸化方向と同方向（方向ｄ１）に酸素濃度の勾配を有する。
【０１１６】
次に、ステップ＃１８と同様、図１４（ｊ）に示されるように、第２層間絶縁膜１６を形成する（ステップ＃５９）。
【０１１７】
次に、ステップ＃１９と同様、図１４（ｋ）に示されるように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、第２層間絶縁膜１６を開口し、コンタクトホール３０を形成する（ステップ＃６０）。このとき、第２実施形態のステップ＃３４と同様、可変抵抗体５１についてもエッチング処理を行い、導電膜１８の上面が露出するまでエッチングを行ってコンタクトホール３０を形成する。
【０１１８】
次に、ステップ＃２０と同様、図１４（ｌ）に示されるように、第２電極材料膜１７を全面に堆積してコンタクトホール３０を全て前記第２電極材料膜１７で充填する（ステップ＃６１）。
【０１１９】
次に、ステップ＃２１と同様、図１４（ｍ）に示されるように、第２層間絶縁膜１６の上面を少なくとも露出させるまで第２電極材料膜１７を平坦化する（ステップ＃６２）。これにより、コンタクトホール３０内に充填された第２電極材料膜１７によって、コンタクト構造の第２電極１７が形成される。
【０１２０】
上記ステップ＃５０〜＃６２を経て形成される本発明素子は、第１電極１４と可変抵抗体５１が第１接続領域１４ｘにおいて電気的に接続される。また、第２電極１７と可変抵抗体５１とは、導電膜１８を介して第２接続領域１７ｘにおいて電気的に接続される。
【０１２１】
すなわち、図１４（ｍ）に示されるように、一方の電極（第１電極１４）と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、他方の電極（第２電極１７及び導電膜１８）と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度の勾配方向ｄ１（紙面上下向き）に垂直な第１方向ｄ２（紙面上横方向）に離間して形成される。従って、第１実施形態と同様、本実施形態における可変抵抗素子においても、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【０１２２】
図１６は、本実施形態における本発明素子の別の構成例である。図１６は、図１４（ｍ）と比較して、第１層間絶縁膜１３の上層の一部領域に第３層間絶縁膜６１を形成し、その上層に導電膜１８及び第２電極１７を形成した構成である。なお、図１４の構成と比べて第３層間絶縁膜６１の堆積工程、並びにエッチング工程が新たに追加するのみで実現可能であるため、工程の説明は省略する。
【０１２３】
図１６に示される構成例の場合においても、図１４（ｍ）の場合と同様、一方の電極（第１電極１４）と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、他方の電極（第２電極１７及び導電膜１８）と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度の勾配方向ｄ１（紙面上下向き）に垂直な第１方向ｄ２（紙面上横方向）に離間して形成されるため、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができ、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【０１２４】
［第５実施形態］  
本発明方法の第５実施形態（以下、適宜「本実施形態」と記載）について、図１７〜図１９の各図を参照して説明を行う。図１７は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図１７（ａ）〜図１７（ｊ）に分けて図示している。また、図１８は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃６５〜＃７４は図１８に示されるフローチャートの各ステップを表すものとする。また、上記各実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
【０１２５】
まず、図１７（ａ）〜（ｄ）に示すように、第３実施形態のステップ＃４０〜＃４３と同様に、トランジスタ回路等（図示せず）及びメタル配線１２ｃ、１２ｄを適宜形成した半導体基板１１上に、第１層間絶縁膜１３、第１電極１４ｃ、第２電極１４ｄを形成する（ステップ＃６５〜＃６８）。
【０１２６】
次に、図１７（ｅ）に示すように、第４実施形態のステップ＃５４と同様、Ｐｔ等の導電膜１８を全面に堆積する（ステップ＃６９）。
【０１２７】
次に、図１７（ｆ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって導電膜１８をパターニングし、導電膜１８ｃ、１８ｄを形成する（ステップ＃７０）。
【０１２８】
次に、図１７（ｇ）に示すように、第４実施形態のステップ＃５６と同様、ＴｉＮ等の抵抗材料膜１５をスパッタ法にて例えば３０ｎｍの厚みで全面に堆積する（ステップ＃７１）。本ステップにより、導電膜１８ｃ、１８ｄの各外側面にも抵抗材料膜１５が堆積される。
【０１２９】
次に、図１７（ｈ）に示すように、第４実施形態のステップ＃５７と同様、抵抗材料膜１５をパターニングする（ステップ＃７２）
【０１３０】
次に、図１７（ｉ）に示すように、第４実施形態のステップ＃５８と同様、抵抗材料膜１５を酸化させて可変抵抗体５１を形成する（ステップ＃７３）。本ステップにおいても、第４実施形態と同様、抵抗材料膜１５に対し、堆積膜厚分だけ酸化を進行させ、抵抗材料膜１５の全体を可変抵抗体５１に変化させる。なお、本ステップにより第１層間絶縁膜１３の上層に堆積されていた抵抗材料膜１５（領域Ｊ）に対しては、下向き方向ｄ１に酸化が進行する。このため、かかる領域に形成される可変抵抗体５１も、酸化方向と同方向（方向ｄ１）に酸素濃度の勾配を有する。
【０１３１】
次に、図１７（ｊ）に示すように、第４実施形態のステップ＃５９と同様、第２層間絶縁膜１６を形成する（ステップ＃７４）。
【０１３２】
上記ステップ＃６５〜＃７４を経て形成される本発明素子は、図１７（ｊ）に示されるように、第１電極１４と可変抵抗体５１が、導電膜１８ｃを介して第１接続領域１４ｘにおいて電気的に接続される。また、第２電極１７と可変抵抗体５１とが、導電膜１８ｄを介して第２接続領域１７ｘにおいて電気的に接続される。
【０１３３】
すなわち、図１７（ｊ）に示されるように、一方の電極（第１電極１４及び導電膜１８ｃ）と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、他方の電極（第２電極１７及び導電膜１８ｄ）と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度の勾配方向ｄ１（紙面上下向き）に垂直な第１方向ｄ２（紙面上横方向）に離間して形成される。従って、第１実施形態と同様、本実施形態における可変抵抗素子においても、第１電極１４と第２電極１７の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【０１３４】
図１９は、本実施形態における本発明素子の別の構成例である。図１９に示される構成は、図１７の場合と比較して、可変抵抗体に電気的に接続される２つの電極が、それぞれ異なる層に形成される点が異なる。以下、簡単に製造工程につき説明する。
【０１３５】
まず、図１９（ａ）に示されるように、トランジスタ回路等（図示せず）を適宜形成した半導体基板１１上にＰｔ等の金属膜を堆積した後、パターニングして導電膜１８ａを形成する。
【０１３６】
次に、図１９（ｂ）に示されるように、第１層間絶縁膜１３を４００ｎｍ程度の厚みで全面に堆積した後、Ｐｔ等の金属膜を堆積し、この金属膜をパターニングして導電膜１８ｂ、１８ｃを形成する。このとき、導電膜１８ｂ及び１８ｃは、水平方向に離間するとともに、両金属膜に狭持された領域の下方に導電膜１８ａが位置するように形成する。
【０１３７】
次に、図１９（ｃ）に示されるように、導電膜１８ａの上面が露出するまで第１層間絶縁膜１３を開口し、コンタクトホール２０を形成する。
【０１３８】
次に、図１９（ｄ）に示されるように、全面にＴｉＮ等の抵抗材料膜１５を、コンタクトホール２０内を完全には充填しないようにスパッタ法にて堆積する。
【０１３９】
次に、図１９（ｅ）に示されるように、抵抗材料膜１５をパターニングした後、例えば、酸素を含む２５０〜４５０℃の雰囲気下で熱酸化することにより、抵抗材料膜１５を膜厚相当分酸化させて、可変抵抗体５１を形成する。
【０１４０】
なお、コンタクトホール２０内側壁部分（領域Ｊ）においては、コンタクトホール２０の中心軸から外側に向かって酸化が進行する。このため、かかる領域に形成される可変抵抗体５１は、酸化方向と同方向（方向ｄ１）に酸素濃度の勾配を有する。
【０１４１】
次に、図１９（ｆ）に示されるように、全面に第２層間絶縁膜１６を堆積した後、導電膜１８ｂの上方位置において、導電膜１８ｂが露出するまで第２層間絶縁膜１６及び可変抵抗体５１をエッチングし、コンタクトホール３０を形成する。
【０１４２】
次に、図１９（ｇ）に示されるように、全面にＷ等の電極材料膜を成膜した後、平坦化処理を施し、コンタクト構造の第２電極１７を形成する。
【０１４３】
すなわち、上記の方法に基づいて形成される本発明素子は、一方の電極（導電膜１８ａ）と可変抵抗体５１とが第１接続領域１４ｘにおいて電気的に接続される。一方、他方の電極（第２電極１７と導電膜１８ｂ）と可変抵抗体５１とが第２接続領域１７ｘにおいて電気的に接続される。そして、これらの第１接続領域１４ｘと第２接続領域１７ｘとは、可変抵抗体５１内の酸素濃度の勾配方向ｄ１に垂直な方向ｄ２に離間して形成される。従って、図１９に示される構成例においても、一方の電極と他方の電極の間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域を利用することができるため、フォーミングプロセスを行う必要がない。そして、可変抵抗体５１は一定の酸素濃度分布を示すため、図３と同様のスイッチング特性を示し、可変抵抗素子として機能する。
【０１４４】
なお、図１９の構成例の場合、図１２の構成例の場合と同様、１箇所の導電膜１８ａに対し、可変抵抗体５１を介して電気的に接続される金属膜が２箇所に形成される（１８ｂ、１８ｃ）。このため、図２０に示されるように、それぞれの金属膜（１８ｂ、１８ｃ）に対して電気的に接続するように第２電極１７を形成することで、異なる２つの電極間に可変抵抗体が狭持されてなる可変抵抗素子を２つ形成することができる（可変抵抗体５１ａ、５１ｂ）。これにより、１つの構成単位で２ビットの記憶が可能となり、素子サイズの増加を抑制しながら記憶容量の増大化を図ることができる。
【０１４５】
［第６実施形態］
本発明素子及び本発明方法の第６実施形態（以下、適宜「本実施形態」と記載）について、図２１〜図２６の各図を参照して説明を行う。なお、本実施形態は、上記各実施形態と比較して抵抗材料膜として利用する材料が異なる構成である。以下では、上記各実施形態と同一の構成要素並びに工程については説明を簡略化する。
【０１４６】
具体的には、上述の各実施形態で抵抗材料膜として用いたＴｉＮ膜に代えて、Ｃｏ膜を利用する点が異なる。例えば、第１実施形態と同様の工程によって製造するに際しては、まず、第１実施形態におけるステップ＃１１〜＃１４と同様の工程により、半導体基板１１上にメタル配線１２、第１層間絶縁膜１３、第１電極１４を形成した後、ステップ＃１５に代えて、抵抗材料膜としてＣｏ膜を堆積する。その後、ステップ＃１６〜＃１７により、Ｃｏで形成された抵抗材料膜１５（Ｃｏ膜１５）をパターニングし、その後抵抗材料膜１５を酸化させて、可変抵抗体５１を形成する。このとき、Ｃｏ膜１５の露出されている表面から内側方向に、特に紙面上において上面側から下向きに熱酸化が進行し、一例として酸化コバルト膜が形成される。そして、第１実施形態の場合と同様、ステップ＃１７の酸化処理によって領域Ｃ内の可変抵抗体５１は、方向ｄ１に酸素濃度の勾配を有した状態で形成される。
【０１４７】
その後は、第１実施形態のステップ＃１８〜＃２１と同様の工程を経て、コンタクトホール３０を形成し、コンタクトホール３１に第２電極材料膜１７を充填する。これにより、本発明素子１が製造される。なお、このようにして製造された本発明素子１は、第１実施形態と同様、第１電極１４と第２電極１７とが水平方向に離間した状態で形成されるとともに、第１電極１４と可変抵抗体５１が第１接続領域１４ｘにおいて電気的に接続される構成である。
【０１４８】
図２１は、上記方法により、抵抗材料膜としてＣｏ膜を用いて製造された本発明素子１のスイッチング特性を示すグラフであり、図３（ｂ）のグラフと同様、可変抵抗体１５の膜厚を３０ｎｍとして製造された本発明素子１の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法は、図３（ｂ）の場合と同一である。すなわち、第１電極１４と第２電極１７の間において、第１パルス電圧（電圧−２．０〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「−２．０Ｖ」と表記）と第２パルス電圧（電圧＋４．０〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「＋４．０Ｖ」と表記）を交互に印加し、各電圧印加後に測定される抵抗値（読み出し抵抗値）の測定結果の範囲をグラフ上に表示したものである。尚、読み出し処理は、０．５〔Ｖ〕の電圧を印加して測定された抵抗値を表記している。
【０１４９】
図２１によれば、図３の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移する現象、すなわちスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図３と同様のスイッチング現象を生じさせることができることが分かる。
【０１５０】
図２２は、上記方法により、抵抗材料膜としてＣｏ膜を用いて製造された可変抵抗体膜５１を、図４の場合と同様にＥＤＸで原子％プロファイル分析した結果を示したものである。なお、測定対象としては、可変抵抗体５１の膜厚が１０ｎｍの酸化コバルトを用いた。また、ＥＤＸによる分析対象原子についても、図４の場合と同様の理由により、Ｏ、Ｓｉ及び抵抗材料膜材料（すなわちＣｏ）として測定を行った。さらに、図２２は、図４と同様、第２層間絶縁膜１６から可変抵抗体５１及び第１層間絶縁膜１３に向かう方向を走査方向ｄ１とし、第２層間絶縁膜１６側からこの走査方向ｄ１の変分を横軸、各原子の含有％を縦軸としてグラフ化したものである。そして（１）がＯ、（２）がＳｉ、（３）がＣｏの各含有％をそれぞれ示している。
【０１５１】
図２２によれば、可変抵抗体膜５１内において、（１）のＯは走査方向ｄ１に進むに連れ含有％が低下しており、一方、（３）のＣｏは含有％が増加している。このことから、可変抵抗体膜（酸化コバルト膜）５１内では、酸素は走査方向ｄ１と同方向に濃度勾配を有し、一方、Ｃｏは、ｄ１とは逆方向に濃度勾配を有することが分かる。つまり、可変抵抗体膜５１において、第２層間絶縁膜１６側、すなわち酸化コバルト膜５１の上部領域では酸素が最も多く存在し、第１層間絶縁膜１３側、すなわち酸化コバルト膜５１の下部領域では酸素が比較的少なく、一方で、金属であるＣｏが多く存在していることを示している。つまり、酸素濃度の高い上部領域ではＣｏ濃度が低いため高抵抗状態である一方、酸素濃度の低い下部領域では一部酸化されているとしてもＣｏ濃度が比較的高く絶縁体になるほどには高抵抗化していないと考えられる。
【０１５２】
従って、抵抗材料膜としてＣｏを用いた場合においても、ＴｉＮの場合と同様、可変抵抗体５１は、上部領域（図５内の領域５１ａ）では抵抗値が比較的高く、下部領域（図５内の領域５１ｂ）では抵抗値が比較的低いことが分かる。よって、可変抵抗体５１に対して電圧を印加するに際し、酸素濃度勾配の有する方向ｄ１に直交する第１方向、つまり、図５内の第１方向ｄ２に離間した２点（２領域）間に電圧を印加した場合、電流Ｉは可変抵抗体５１内の比較的低抵抗の下部領域５１ｂ付近を流れることができる。第１実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体５１は、図２２に示すように一定の酸素濃度分布を示すため、図２１に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
【０１５３】
従って、本実施形態においても、第１実施形態と同様、可変抵抗体５１に対して電圧を印加するための２つの電極（第１電極１４、第２電極１７）を有しており、この第１電極１４と可変抵抗体５１とが電気的に接続する第１接続領域１４ｘと、第２電極１７と可変抵抗体５１とが電気的に接続する第２接続領域１７ｘとが、可変抵抗体５１内の酸素濃度勾配の有する方向ｄ１に垂直な第１方向ｄ２に離間して形成される構成である（図１（ｋ）、図５参照）。従って、これら両電極間に電圧を印加することで、一方の電極から可変抵抗体５１内を介して他方の電極に向かって流れる電流Ｉの経路として、可変抵抗体５１内の比較的導電性の高い領域５１ｂを利用することができるため、あらかじめフォーミングプロセスを行う必要がない。すなわち、抵抗材料膜としてＣｏ膜を用いた場合も、ＴｉＮ膜の場合と同様の効果を得ることができる。
【０１５４】
従って、第２〜第５実施形態に記載した方法で本発明素子を製造する場合において、抵抗材料膜としてＴｉＮに代えてＣｏを利用した場合においても、フォーミングプロセスを行うことなく、スイッチング特性を示すことができるという上記第２〜第５実施形態の場合と同様の効果を得ることができる。
【０１５５】
また、本実施形態では、抵抗材料膜としてＣｏ膜を利用した場合を説明したが、Ｔａ膜やＮｉ膜を利用しても同様の効果を奏することができる。
【０１５６】
図２３は、ステップ＃１５においてＴａ膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子１のスイッチング特性を示すグラフであり、図３、図２１のグラフと同様、可変抵抗体１５の膜厚を３０ｎｍとして製造された本発明素子１の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図３（ｂ）及び図２１の場合と同一である。
【０１５７】
図２３によれば、図３、図２１の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図３と同様のスイッチング現象を生じさせることができることが分かる。
【０１５８】
また、図２４は、抵抗材料膜としてＴａ膜を用いて製造された可変抵抗体膜５１を、図４、図２２の場合と同様にＥＤＸで原子％プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体５１の膜厚が１０ｎｍの酸化タンタルを用いた。なお、図２４のグラフを得る測定方法並びにグラフ表示方法については、図４及び図２２の場合と同様であり、（１）がＯ、（２）がＳｉ、（３）がＴａの各含有％をそれぞれ示している。
【０１５９】
図２４によれば、可変抵抗体膜５１内において、（１）のＯは走査方向ｄ１に進むに連れ含有％が低下しており、一方、（３）のＴａは含有％が増加している。このことから、可変抵抗体膜（酸化タンタル膜）５１内では、酸素は走査方向ｄ１と同方向に濃度勾配を有し、一方、Ｔａは、ｄ１とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてＴｉＮ、Ｃｏを用いた場合と同様、可変抵抗体膜５１において、第２層間絶縁膜１６側、すなわち酸化タンタル膜５１の上部領域では酸素が最も多く存在し、第１層間絶縁膜１３側、すなわち酸化タンタル膜５１の下部領域では酸素が比較的少なく、一方で、金属であるＴａが多く存在していることを示している。従って、抵抗材料膜としてＴａを用いた場合においても、ＴｉＮやＣｏの場合と同様、可変抵抗体５１は、上部領域（図５内の領域５１ａ）では抵抗値が比較的高く、下部領域（図５内の領域５１ｂ）では抵抗値が比較的低いことが分かる。よって、可変抵抗体５１に対して電圧を印加するに際し、酸素濃度勾配の有する方向ｄ１に直交する第１方向、つまり、図５内の第１方向ｄ２に離間した２点（２領域）間に電圧を印加した場合、電流Ｉは可変抵抗体５１内の比較的低抵抗の下部領域５１ｂ付近を流れることができる。第１実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体５１は、図２４に示すように一定の酸素濃度分布を示すため、図２３に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
【０１６０】
また、図２５は、ステップ＃１５においてＮｉ膜を堆積する以外は、上記実施形態と同様の方法で製造された本発明素子１のスイッチング特性を示すグラフであり、図３、図２１のグラフと同様、可変抵抗体１５の膜厚を３０ｎｍとして製造された本発明素子１の特性を示している。なお、このスイッチング特性の取得方法並びにグラフ上における表示方法についても、図３（ｂ）及び図２１の場合と同一である。
【０１６１】
図２５によれば、図３、図２１の場合と同様、電圧条件の下で抵抗値が高抵抗と低抵抗の間で推移するスイッチング現象が見られる。そして、初期状態に対して予め高電圧を加えて絶縁体内に電流経路を形成するフォーミングプロセスを経ることなく、図３と同様のスイッチング現象を生じさせることができることが分かる。
【０１６２】
また、図２６は、抵抗材料膜としてＮｉ膜を用いて製造された可変抵抗体膜５１を、図４、図２２の場合と同様にＥＤＸで原子％プロファイル分析した結果を示したものであり、測定対象としては、可変抵抗体５１の膜厚が１０ｎｍの酸化ニッケルを用いた。なお、図２６のグラフを得る測定方法並びにグラフ表示方法についても、図４及び図２２の場合と同様であり、（１）がＯ、（２）がＳｉ、（３）がＮｉの各含有％をそれぞれ示している。
【０１６３】
図２６によれば、可変抵抗体膜５１内において、（１）のＯは走査方向ｄ１に進むに連れ含有％が低下しており、一方、（３）のＮｉは含有％が増加している。このことから、可変抵抗体膜（酸化ニッケル膜）５１内では、酸素は走査方向ｄ１と同方向に濃度勾配を有し、一方、Ｎｉは、ｄ１とは逆方向に濃度勾配を有することが分かる。つまり、抵抗材料膜としてＴｉＮ、Ｃｏを用いた場合と同様、可変抵抗体膜５１において、第２層間絶縁膜１６側、すなわち酸化ニッケル膜５１の上部領域では酸素が最も多く存在し、第１層間絶縁膜１３側、すなわち酸化ニッケル膜５１の下部領域では酸素が比較的少なく、一方で、金属であるＮｉが多く存在していることを示している。従って、抵抗材料膜としてＮｉを用いた場合においても、ＴｉＮやＣｏの場合と同様、可変抵抗体５１は、上部領域（図５内の領域５１ａ）では抵抗値が比較的高く、下部領域（図５内の領域５１ｂ）では抵抗値が比較的低いことが分かる。よって、可変抵抗体５１に対して電圧を印加するに際し、酸素濃度勾配の有する方向ｄ１に直交する第１方向、つまり、図５内の第１方向ｄ２に離間した２点（２領域）間に電圧を印加した場合、電流Ｉは可変抵抗体５１内の比較的低抵抗の下部領域５１ｂ付近を流れることができる。第１実施形態において上述したように、この電流経路には抵抗値の高い領域、すなわち絶縁体領域が存在しないため、予め絶縁体内に電流経路を形成するフォーミングプロセスを行う必要がない。一方で、可変抵抗体５１は、図２６に示すように一定の酸素濃度分布を示すため、図２５に示すように電圧印加によって容易にスイッチング特性を示し完全な導体として機能することはなく、抵抗値を変化させる可変抵抗素子として機能する。
【０１６４】
以上のように、抵抗材料膜として利用可能な材料はＴｉＮに限られるものではなく、Ｃｏ，Ｔａ，Ｎｉを用いても上記第１〜第５実施形態と同様の効果を奏することができる。そして、本実施形態で例示した金属材料に限られず、他の遷移金属（Ｃｕ、Ｖ、Ｚｎ、Ｎｂ、Ｗ等）または遷移金属の窒化物を抵抗材料膜として利用した場合においても、同様の効果を示すことができる。この場合、可変抵抗素子が有する可変抵抗体５１は、抵抗材料膜として用いられた金属または金属窒化物が酸化されることで、生成された金属酸化物または金属酸窒化物で形成される。
【０１６５】
［別実施形態］
以下、別実施形態につき説明する。
【０１６６】
〈１〉  上述した第１実施形態において、ステップ＃１１で堆積された第１層間絶縁膜１３、並びにステップ＃１８で堆積された第２層間絶縁膜１６をいずれもＳｉＯ２膜としたが、これらの層間絶縁膜はＳｉＯ２膜に限られるものではなく、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯＦ膜、ＳｉＯＣ膜等の耐酸化性を有する任意の適切な絶縁膜を用いることが可能である。また、第１層間絶縁膜１３と第２層間絶縁膜１６とが異なる材料の絶縁膜で構成されるものとしても良い。第２実施形態以後の各実施形態においても同様とする。
【０１６７】
〈２〉  上述した第１実施形態において、ステップ＃１３及びステップ＃２０で成膜した電極材料膜１４及び１７をいずれもＷ膜としたが、導電性を示す他の金属材料膜（Ｔｉ 、Ｃｕ、Ｆｅ、Ｗ、Ｎｉ、Ｖ、Ｃｏ等の遷移金属、若しくは遷移金属の窒化物、若しくはＰｔまたはＩｒを含む合金）であっても構わない。また、ステップ＃１１において第１層間絶縁膜１３を堆積させる下地となる半導体基板１１はトランジスタ回路等が適宜形成されているものとしたが、必ずしも当該回路が形成されている必要はない。第２実施形態以後の各実施形態においても同様とする。
【０１６８】
〈３〉  上述した第１実施形態において、ステップ＃１１及びステップ＃１８では、各層間絶縁膜をＣＶＤ法で堆積するものとしたが、パルス化レーザ堆積、ｒｆ−スパッタリング、電子ビーム蒸発、熱蒸発、スピンオン堆積等の任意の適切な堆積技術を用いて堆積することも可能である。第２実施形態以後の各実施形態においても同様とする。
【０１６９】
〈４〉  上述した第１実施形態において、ステップ＃１７に係る酸化工程はガス種にＯ２、Ｏ３、Ｈ２Ｏ、Ｎ２Ｏ、ＮＯ等酸素を含んだ分子を用いた熱酸化法の他、プラズマ酸化法或いはイオン注入法等を用いるものとしても構わない。第２実施形態以後の各実施形態においても同様とする。
【０１７０】
〈５〉  上述した第４及び第５実施形態において、導電膜１８をＰｔ膜としたが、Ｔｉ 、Ｃｕ、Ｆｅ、Ｗ、Ｎｉ、Ｖ、Ｃｏ等の遷移金属、若しくは遷移金属の窒化物、若しくはＰｔまたはＩｒを含む合金で形成することも可能である。第６実施形態においても同様とする。
【図面の簡単な説明】
【０１７１】
【図１】本発明に係る可変抵抗素子の製造方法の第１実施形態の製造工程における各工程の概略断面図
【図２】本発明に係る可変抵抗素子の製造方法の第１実施形態の製造工程を示すフローチャート
【図３】本発明に係る可変抵抗素子の断面撮影図、並びにスイッチング特性を示すグラフ
【図４】本発明に係る可変抵抗素子、可変抵抗体膜の原子含有率プロファイル
【図５】本発明に係る可変抵抗素子の断面構造図を一部拡大した模式図
【図６】本発明に係る可変抵抗素子の第１実施形態の別の構成例
【図７】本発明に係る可変抵抗素子の第１実施形態のさらに別の構成例
【図８】本発明に係る可変抵抗素子の製造方法の第２実施形態の製造工程における各工程の概略断面図
【図９】本発明に係る可変抵抗素子の製造方法の第２実施形態の製造工程を示すフローチャート
【図１０】本発明に係る可変抵抗素子の製造方法の第３実施形態の製造工程における各工程の概略断面図
【図１１】本発明に係る可変抵抗素子の製造方法の第３実施形態の製造工程を示すフローチャート
【図１２】本発明に係る可変抵抗素子の第３実施形態の別の構成例
【図１３】本発明に係る可変抵抗素子の第３実施形態の別の構成例
【図１４】本発明に係る可変抵抗素子の製造方法の第４実施形態の製造工程における各工程の概略断面図
【図１５】本発明に係る可変抵抗素子の製造方法の第４実施形態の製造工程を示すフローチャート
【図１６】本発明に係る可変抵抗素子の第４実施形態の別の構成例
【図１７】本発明に係る可変抵抗素子の製造方法の第５実施形態の製造工程における各工程の概略断面図
【図１８】本発明に係る可変抵抗素子の製造方法の第５実施形態の製造工程を示すフローチャート
【図１９】本発明に係る可変抵抗素子の第５実施形態の別の構成例
【図２０】本発明に係る可変抵抗素子の第５実施形態の別の構成例
【図２１】本発明に係る可変抵抗素子の第６実施形態のスイッチング特性を示すグラフ
【図２２】本発明に係る可変抵抗素子の第６実施形態における可変抵抗体膜の原子含有率プロファイル
【図２３】本発明に係る可変抵抗素子の第６実施形態のスイッチング特性を示す別のグラフ
【図２４】本発明に係る可変抵抗素子の第６実施形態における可変抵抗体膜の別の原子含有率プロファイル
【図２５】本発明に係る可変抵抗素子の第６実施形態のスイッチング特性を示すさらに別のグラフ
【図２６】本発明に係る可変抵抗素子の第６実施形態における可変抵抗体膜のさらに別の原子含有率プロファイル
【図２７】従来構成の可変抵抗素子の概略構造図
【図２８】１Ｔ／１Ｒ型メモリセルの一構成例を示す等価回路図
【図２９】１Ｔ／１Ｒ型メモリセルの断面模式図
【図３０】１Ｒ型のメモリセルの一構成例を示す等価回路図
【図３１】１Ｒ型メモリセルの断面模式図
【符号の説明】
【０１７２】
１：    本発明に係る可変抵抗素子
１１：    半導体基板
１２、１２ｃ、１２ｄ：    メタル配線
１３：    第１層間絶縁膜（ＳｉＯ２膜）
１４、１４ｃ：    第１電極材料膜（Ｗ膜）、第１電極
１４ｄ：    第２電極
１４ｘ：    第１接続領域
１５、１５ｃ、１５ｄ：    抵抗材料膜（ＴｉＮ膜）
１６：    第２層間絶縁膜（ＳｉＯ２膜）
１７：    第２電極材料膜（Ｗ膜）、第２電極
１７ｘ：    第２接続領域
１８：    導電膜（Ｐｔ膜）
２０、２０ｃ、２０ｄ：    コンタクトホール
３０：    コンタクトホール
５１：    可変抵抗体膜
１０１：    上部電極
１０２：    可変抵抗体
１０３：    下部電極
１０４：    メモリセルアレイ
１０５：    ビット線デコーダ
１０６：    ワード線デコーダ
１０７：    ソース線デコーダ
１１１：    半導体基板
１１２：    素子分離領域
１１３：    ゲート絶縁膜
１１４：    ゲート電極
１１５：    ドレイン拡散層領域
１１６：    ソース拡散層領域
１１７：    コンタクトプラグ
１１８：    下部電極
１１９：    可変抵抗体
１２０：    上部電極
１２１：    コンタクトプラグ
１２２：    コンタクトプラグ
１２３：    ビット線
１２４：    ソース線
１３１：    メモリセルアレイ
１３２：    ビット線デコーダ
１３３：    ワード線デコーダ
１４１：    下部電極配線
１４２：    可変抵抗体
１４３：    上部電極配線
２１０
ＢＬ１〜ＢＬｍ：    ビット線
Ｒ：    可変抵抗素子
ＳＬ１〜ＳＬｎ：    ソース線
Ｔ：    選択トランジスタ
ＷＬ１〜ＷＬｎ：    ワード線
【図１】
0005308105.tif 000002
【図２】
0005308105.tif 000003
【図５】
0005308105.tif 000004
【図６】
0005308105.tif 000005
【図７】
0005308105.tif 000006
【図８】
0005308105.tif 000007
【図９】
0005308105.tif 000008
【図１０】
0005308105.tif 000009
【図１１】
0005308105.tif 000010
【図１２】
0005308105.tif 000011
【図１３】
0005308105.tif 000012
【図１４】
0005308105.tif 000013
【図１５】
0005308105.tif 000014
【図１６】
0005308105.tif 000015
【図１７】
0005308105.tif 000016
【図１８】
0005308105.tif 000017
【図１９】
0005308105.tif 000018
【図２０】
0005308105.tif 000019
【図２１】
0005308105.tif 000020
【図２２】
0005308105.tif 000021
【図２３】
0005308105.tif 000022
【図２４】
0005308105.tif 000023
【図２５】
0005308105.tif 000024
【図２６】
0005308105.tif 000025
【図２７】
0005308105.tif 000026
【図２８】
0005308105.tif 000027
【図２９】
0005308105.tif 000028
【図３０】
0005308105.tif 000029
【図３１】
0005308105.tif 000030
【図３】
0005308105.tif 000031
【図４】
0005308105.tif 000032