(57)【特許請求の範囲】
【請求項１】
測定対象となるコンデンサの容量に応じて発信周波数が変化する測定側発振器と、制御信号により分周比が変化する可変分周器と、測定対象となるコンデンサの容量に依存せず一定の周期で発振する基準発振器と、分周器から出力される信号一周期の期間における基準発振器のパルス数をカウントするカウンターと、カウンターからの出力と任意の値Ｎｒとの差を検出する回路と、カウンターからの出力と任意の値Ｎｒとの差を検出する回路からの出力の高周波成分を減衰させるループフィルタとから成り、前記ループフィルタからの出力により、測定側発振器の信号を分周する分周比を制御することにより、構成部品間の特性差の感度への影響を低減することを特徴とする静電容量検出回路。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、自動ドアのなどにおいて、人体の接近を予めに予知しておき、起動の準備を予めに行っておき、ドアノブなどに手が触れると同時に作動を開始するなどして、いわゆる、低感度感を与えないようにするための近接検出装置に関するものであり、特に、人体の近接の検出手段として、人体の接近による容量変化を用いる構成としたものに係る。
【背景技術】
【０００２】
従来の静電容量で物体の近接、あるいは、接触を検出する静電容量検出回路９０としては、図４に示すような構成のものがあり、測定電極９６と、このセンサー体９６に接続された、時定数決定部を有する前置発振器９１、フェーズ・ロックド・ループ回路９２、出力回路９５を備えている。
【０００３】
静電容量の変化が検出されないときには、前記前置発振器９１の発信周波数は、前記フェーズ・ロックド・ループ回路９２のキャプチャーレンジの外にあり、静電容量が変化すると、発信周波数がフェーズ・ロックド・ループ回路９２のキャプチャーレンジの中に入り、出力ローパスフィルタ９５を介する出力回路９５ａの出力が変化するように設定する。
【０００４】
なお、人体の接触などを生じている状態で、前記前置発振器９１の発信周波数は、前記フェーズ・ロックド・ループ回路９２のキャプチャーレンジの中に入り、物体の離反を検出するようにすることも可能である。何れにしても、検出用として、超音波、電波などを採用したものに比較して、周囲の電気通信器具などに対する影響が少ないといわれている。
【特許文献１】特開平０５−０９０９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記に説明した静電容量検出回路９０はアナログ回路を採用しても、デジタル回路を採用しても実現可能である。但し、アナログ回路で実現する場合、例えば大気の湿度、温度などの条件により素子の定数に変化を生じやすく、位相比較器、ＶＣＯ、デジタル出力回路などのアナログ部分に影響を受けやすい。
【０００６】
その一方で、これらをデジタル回路で実現しようとする場合、高精度を得るためには発振器の周波数に対し充分に高い周波数で回路を動作させる必要を生じるため、消費電力の増加を招くものとなる。
【０００７】
また、上記の回路は、図４に示すように、それぞれの発振器８１、８４の周波数が同一の式で表すことができる場合には高精度が得られる。しかし、測定電極９６は近接する物体による容量変化を検出するが、容量にチャージされる電荷は電界に依存するため、感度の増加に伴い外部からの電界による影響を受けやすくなる。
【０００８】
そのため、高い耐ノイズ性を必要とする場合には、測定側発振器８１にノイズの影響を低減するための回路を追加する必要がある。すると、高精度を維持するためには基準発振器８４も同様な構成とする必要を生じる。
【０００９】
一般的に、この種の静電容量検出回路には１０ＫＨｚ〜数ＭＨｚの周波数帯が用いられているのでノイズ対策としてインダクタンスの使用が必要となるが、上記周波数帯で効果が期待できるインダクタンスをＩＣ内部に収納するのは困難であり、結果として外付け部品が増加し、コストも増加するという問題点を生じるものとなっていた。
【課題を解決するための手段】
【００１０】
本発明は上記した従来の静電容量検出回路に生じる課題を解決するための具体的手段として、測定対象となるコンデンサの容量に応じて発信周波数が変化する測定側発振器と、制御信号により分周比が変化する可変分周器と、測定対象となるコンデンサの容量に依存せず一定の周期で発振する基準発振器と、分周器から出力される信号一周期の期間における基準発振器のパルス数をカウントするカウンターと、カウンターからの出力と任意の値Ｎｒとの差を検出する回路と、カウンターからの出力と任意の値Ｎｒとの差を検出する回路からの出力の高周波成分を減衰させるループフィルタとから成り、前記ループフィルタからの出力により、測定側発振器の信号を分周する分周比を制御することにより、構成部品間の特性差の感度への影響を低減することを特徴とする静電容量検出回路を提供することで課題を解決するものである。
【発明の効果】
【００１１】
本発明により、容量の検出、即ち、物体の接近などの検出を、被測定容量の容量のみに依存するものとして、基準側発振器の精度の影響を受けないものとしたことで、従来の、この種の検出器の如くに基準側発振器と測定用発振器とが対称でなくとも、感度にバラツキを生じないものとして、両発振器の内外部品の調整を不要とすると共に、経時変化などによる精度の低下も生じがたいものとする。
【００１２】
また、当然に、上記の精度を維持するための部品の取付け数、調整精度なども簡便化し、小型化、簡素化、部品点数の低減が可能となって、コストダウンにも相応の効果を奏するものとなる。
【発明を実施するための最良の形態】
【００１３】
次ぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図１に示すものは本発明に係る静電容量センサー回路１であり、この静電容量センサー回路１には測定側発振器２が設けられ、この測定側発振器２は接続された被測定容量３により周期が変化する発振器とされている。
【００１４】
可変分周器４は制御信号に応じて分周数が変化する分周器、基準発振器５は一定の周期で発振する発振器、カウンター６は前記分周器４から出力される信号１周期の間に存在する基準発振器５からのパルス数をカウントするカウンター、増幅器７は任意の数Ｎｒとカウンター６からの出力の差を増幅する回路、ループフィルター８は増幅器７からの高周波成分を減衰させるフィルターとする。
【００１５】
測定側発振器２の周期をＴ１、可変分周器４の分周数をＮ3とすると、可変分周器４の出力信号の周期Ｔ2は、
Ｔ2＝Ｔ１×Ｎ3 …（１）
となる。基準発振器５の周期をＴ3とし、カウンター６が期間Ｔ2における基準発振器５のパルス数をカウントするものとすると、カウンター６の出力Ｎ4は、
Ｎ4＝（Ｔ2／Ｔ3）＝((Ｔ1×Ｎ3)／Ｔ3）…（２）
となる。増幅器７のゲインをＡ1とすると、増幅器の出力Ｎ5は、
Ｎ5＝Ａ1×（Ｎr−Ｎ4）＝Ａ1×（Ｎr−（（Ｔ1×Ｎ3）／Ｔ3)）…（３）
【００１６】
ループフィルター８を低域通過フィルタと仮定し、その伝達関数Ｈ(s)を、
Ｈ(s)＝（Ｐo／(Ｐo＋s)）…（４）
とすると、ループフィルタ８の出力Ｎ6は、
Ｎ6＝Ｎ5×Ｈ(s)＝Ａ1×(Ｎr−((Ｔ1×Ｎ3)／Ｔ3))×（Ｐ0／(Ｐ0＋s))…(5)
【００１７】
ここで、可変分周器４の分周数Ｎ3がループフィルタ８の出力Ｎ6に依存し、その分周数Ｎ3を、
Ｎ3＝Ｋ×Ｎ6…(6)
で表せるとすると、式(5)及び式(6)により、この負帰還ループの式は次式となる。
Ｎ6＝Ａ1×(Ｎr−((Ｔ1×Ｎ3)／Ｔ3))×(Ｐ0／(Ｐ0＋S))
＝Ａ1×(Ｎr−((Ｔ1×Ｋ×Ｎ6)／Ｔ3)）×(Ｐ0／(Ｐ0＋s))…(7)
【００１８】
式（７）より、
Ｎ６＝(Ａ1×Ｎr×Ｐ0)／(Ｐ0(１＋Ａ1×Ｋ×(Ｔ1／Ｔ3)＋Ｓ))…(8)
【００１９】
式（６）および式(8)より、可変分周器７の分周数Ｎ3は、
Ｎ3＝Ｋ×Ｎ6＝((Ａ1×Ｋ×Ｐ0)／(Ｐ0(１＋Ａ1×Ｋ×(Ｔ1／Ｔ3)＋Ｓ)))×Ｎr
＝((ω2)／(ω1＋s))×Ｎr…(9)
【００２０】
ここで、
ω1＝Ｐ0(1＋Ａ1×Ｋ×Ｔ1／Ｔ３)…(10)
ω2＝Ａ1×Ｋ×Ｐ0             …(11)
とする。
【００２１】
Ｎ３の応答特性はω1を極とする低域通過フィルタとなるので、ステップ応答に対する時間tにおけるＮ3は次式で表すことができる。
Ｎ3(t)＝Ｎ7＋Ｎ8(１−exp(−ω1t))…(12)
【００２２】
ここで、時間ｔ＝０において、測定側の発振器の周期Ｔ1が、Ｔ1→Ｔ1＋ΔＴ1に変化した際の応答について考える。式(9)により、時間ｔ＝０における可変分周器７の分周数Ｎは次式となる。
Ｎ3(ｓ＝０,Ｔ1＝Ｔ1)＝((Ａ1×Ｋ)／(１＋Ａ1×Ｋ×(Ｔ1／Ｔ3)))×Ｎｒ…(13)
同様に、時間ｔ→∞における可変分周器７の分周波数Ｎ3は、
Ｎ3(ｓ＝０,Ｔ1＝Ｔ1＋ΔＴ1)＝((Ａ1×Ｋ)／(１＋Ａ1×Ｋ×((Ｔ1＋ΔＴ1)／Ｔ3)))×Ｎr…(14)
【００２３】
式(12),(13)および(14)により、
Ｎ３(ｔ＝０)＝Ｎ７＝((Ａ１×Ｋ)／(１＋Ａ１×Ｋ×(Ｔ１／Ｔ３))）×Ｎｒ…(15)
Ｎ３(t→∞)＝Ｎ７＋Ｎ８＝((Ａ１×Ｋ)／(１＋Ａ1×Ｋ×((Ｔ1＋ΔＴ1)／Ｔ3)))×Ｎｒ…(16)
【００２４】
ここで、Ａ１×Ｋ×(Ｔ１／Ｔ３)を＞＞１とすると、Ｎ７およびＮ８は、
Ｎ７＝(Ｔ３／Ｔ１）×Ｎｒ…(17)
Ｎ８＝Ｎ３(ｔ→∞)−Ｎ７＝(Ｔ３／(Ｔ１＋ΔＴ１)-(Ｔ３／Ｔ１))×Ｎｒ…(18)
【００２５】
式(12),(17)および(18)より、
Ｎ３(t)＝Ｎ７＋Ｎ８(1-exp(-ω1t))＝((Ｔ３／Ｔ１＋ΔＴ１)−((Ｔ３／（Ｔ１＋ΔＴ１)−(Ｔ３／Ｔ１))×exp(-ω1t))）×Ｎｒ…(19)
【００２６】
式(2)および式(19)によりＮ４は、
Ｎ４＝「Ｎ３」(t)×(Ｔ１＋ΔＴ１）／Ｔ３＝Ｎｒ(1+(ΔＴ１／Ｔ１)×exp(-ω1t))…(20)
ここで、被測定容量「３」の容量をＣ３とし、その容量Ｃ３に対する測定用発振器５の周期Ｔ１が、
Ｔ(Ｃ3)＝Ｃ３・Ｒ…(21)
となる特性であるとする。
【００２７】
ここで、容量がＣ３→Ｃ３＋ΔＣ３に変化することにより前記測定側発振器の周期Ｔ１がＴ１→Ｔ１＋ΔＴ１に変化するものとすると、式(20)および(21)によりＮ４は、
Ｎ４＝Ｎｒ(1＋(ΔＣ３／Ｃ３)exp(-ω1t))となり、従って、Ｎ４は図２に示すような応答特性となり、Ｎ４を測定することにより容量の変化量ΔＣ３を求めることができる。
【００２８】
ここで、Ｎｒは任意に設定された数であるので、被測定容量「３」の変化量に対する感度は被測定容量「３」の容量Ｃ３に依存することとなる。従って、基準側発振器の精度に依存しないので、基準側発振器に回路が測定用発振器と対称でなくとも、感度のバラツキは発生しない。
【００２９】
この構成を簡潔なデジタル回路で実現する際の例を図３に示す。この構成では、増幅器「７」にかわり、Ｎ４＜Ｎｒでは分周数を増加、Ｎ４＝Ｎｒでは分周数を維持、Ｎ４＞Ｎｒでは分周数を減少させる信号を出力させる比較器９とし、前の実施形態におけるループフィルタ８としては、任意の期間における前記比較器９からの出力を平均化する平均化回路１０とする。この構成では前記ループフィルター８の入出力が３値で良いので、回路の小型化ができる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る静電容量検出回路の実施回路を示すブロック図である。
【図２】本発明に係る静電容量検出回路の検出原理を示すグラフである。
【図３】本発明に係る静電容量検出回路の別の実施形態を示すブロック図である。
【図４】従来例を示すブロック図である。
【符号の説明】
【００３１】
１…静電容量検出回路
２…測定側発振器
３…被測定容量
４…可変分周器
５…基準発振器
６…カウンター
７…増幅器
８…ループフィルター
９…比較器
１０…平均化回路
【図１】
0005150148.tif 000002
【図２】
0005150148.tif 000003
【図３】
0005150148.tif 000004
【図４】
0005150148.tif 000005