(57)【特許請求の範囲】
【請求項１】
正しい符号語に変換されないパターンであって検査に用いられる所定のパターンのビット列を、予め定められた正しい符号語にするためのビットの情報の置換規則に基づいて、入力された前記所定のパターンの所定のビットの情報に対する‘０’又は‘１’であるかを表した判定結果を符号反転して置換する置換手段と、
前記置換手段により置換された後の前記ビットの情報の判定結果を、復号器に対して出力する出力手段と、
を備えるビット変換装置。 
【請求項２】
前記置換手段は、前記ビットの情報に対する‘０’又は‘１’の可能性を表す軟判定結果を置換する、
請求項１に記載のビット変換装置。 
【請求項３】
前記置換手段は、前記ビットの情報のビット毎に示された、‘１’の尤度と‘０’の尤度とによる対数尤度比の正負を反転する、又は前記対数尤度比を示したビット列の各ビットを反転させることで、軟判定結果を置換する、
請求項２に記載のビット変換装置。 
【請求項４】
正しい符号語に変換されないパターンであって検査に用いられる所定のパターンの複数のビットからなるシンボル列を、予め定められた正しい符号語にするための置換規則に基づいて、ガロア体のそれぞれ元の尤度を置換する置換手段と、
前記置換手段により置換された後のガロア体の元の尤度を、復号器に対して出力する出力手段と、
を備えるビット変換装置。 
【請求項５】
前記置換手段が行う置換は、前記所定のパターンのビット列を、全零の符号語に変換する前記置換規則に基づく、
請求項１乃至４のいずれか一つに記載のビット変換装置。 
【請求項６】
ビット変換装置で実行されるビット変換方法であって、
正しい符号語に変換されないパターンであって検査に用いられる所定のパターンのビット列を予め定められた正しい符号語にするためのビットの情報の置換規則に基づいて、入力された前記所定のパターンの所定のビットの情報に対する‘０’又は‘１’であるかを表した判定結果を符号反転して置換する置換ステップと、
前記置換ステップにより置換された後の前記ビットの判定結果を、前記予め定められた符号語に復号する復号器に対して出力する出力ステップと、
を含むことを特徴とするビット変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ビット変換装置、及びビット変換方法に関する。
【背景技術】
【０００２】
従来から、デジタルデータの記憶、伝達等を行う媒体では、外部からのノイズ等により、誤りが発生する可能性がある。このため、製品として出荷する前に媒体の品質の検査が行われている。
【０００３】
例えば、ＨＤＤの記録媒体では、従来から全面にディフェクトスキャン用の所定のパターンを書き込んで、様々な検査を行っている。
【０００４】
ところで、記録媒体からデジタルデータを読み出す際、デジタルデータに生じた誤りの検出・訂正するために誤り訂正符号が用いられている。誤り訂正符号においては、符号化の際にデータに対して冗長データを付加し、復号化の際にはこの冗長データを基にデータの誤りを訂正している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１６６０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、誤り訂正符号を用いて誤りの検出・訂正を行う際には、復号対象系列が符号語である必要がある。例えば、記録媒体から読み出したデジタルデータに対して、誤りの検出・訂正を行いたい場合、記録媒体に予め符号語を書き込んでおく必要がある。検査のために書き込んだ、上記のディフェクトスキャン用のパターンが、符号語でない場合には、記録媒体全面を書き換える必要がある。このため、製品出荷する際の検査時間が長くなると共に検査負担が大きいという問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、好適な検査を実行するビット変換装置、及びビット変換方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態のビット変換装置は、置換手段と、出力手段と、を備える。置換手段は、正しい符号語に変換されないパターンであって検査に用いられる所定のパターンのビット列を、予め定められた正しい符号語にするためのビットの情報の置換規則に基づいて、入力された前記所定のパターンの所定のビットの情報に対する‘０’又は‘１’であるかを表した判定結果を符号反転して置換する。出力手段は、前記置換手段により置換された後の前記ビットの情報の判定結果を、前記予め定められた符号語に復号する復号器に対して出力する。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態にかかるハードディスク装置のリードデータ系の構成を示すブロック図である。
【図２】図２は、第１の実施形態にかかるＬＬＲ修正回路に関連する構成を示した図である。
【図３】図３は、第１の実施形態で用いる符号語の例を示した図である。
【図４】図４は、第１の実施形態にかかるＬＬＲ修正回路の構成の例を示した図である。
【図５】図５は、第１の実施形態の変形例２にかかるハードディスク装置に内蔵されたＣＰＵにおける、リードデータ系における処理の手順を示すフローチャートである。
【図６】図６は、第２の実施形態にかかるＬＬＲ修正回路に関連する構成を示した図である。
【図７】図７は、第２の実施形態にかかるＬＬＲ修正回路における、３ビット列のうち先頭の２ビットの反転を各ラベルに対して行った例を示した図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明によるビット変換装置、及びビット変換方法の一実施形態を説明する。実施形態としては、ビット変換装置、及びビット変換方法が、例えばハードディスク装置に適用された例について説明する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態にかかるハードディスク装置１００のリードデータ系の構成を示すブロック図である。図１に示すように、ハードディスク装置１００は、磁気ディスク１０１と、ヘッドアンプＩＣ１０２と、波形等化器１０３と、ＳＯＶＡ復号器１０４と、ＬＬＲ修正回路１０５と、ＬＤＰＣ復号器１０６と、ＲＬＬ復調器１０７と、を備える。
【００１２】
リードデータ系とは、メディアの信号を再生してパーソナルコンピュータ等のホストシステムに転送する系である。ホストシステムから送られてくるデータをメディアに記録するライトデータ系、及びディスク上のアドレス制御に関するサーボ制御系は、周知の構成を採用できるので、説明は省略する。また、図示してはいないが、図１の全体を制御するＣＰＵもリードデータ系に含まれる。
【００１３】
ハードディスク装置１００は、ホストシステムとしてのパーソナルコンピュータの筐体内に配置される内蔵型でもよいし、筐体外に配置される外付け型のいずれでもよい。
【００１４】
磁気ディスク１０１の例えば上側の表面はデータが磁気記録される記録面をなしている。磁気ディスク１０１の記録面に対応して磁気ヘッド（図示せず）が配置されている。磁気ヘッドは、磁気ディスク１０１へのデータ書き込み（データ記録）及び磁気ディスク１０１からのデータ読み出し（データ再生）に用いられる。なお、磁気ディスク１０１の下側の表面も記録面をなし、その記録面に対応して同様のヘッドが配置されている。また、単一の磁気ディスク１０１を備えたハードディスク装置１００を示しているが、磁気ディスク１０１が複数枚積層配置されたハードディスク装置であっても構わない。
【００１５】
磁気ディスク１０１は図示せぬスピンドルモータにより高速に回転させられる。磁気ヘッドはヘッド移動機構としてのアクチュエータ（図示せず）に取り付けられている。
【００１６】
また、本実施形態においては、磁気ディスク１０１のディフェクトスキャン用に、“１１００”というビット列、いわゆる２Ｔパターンの繰り返しが、磁気ディスク１０１の全面に書き込まれている。そして、データの開始位置を示すシンクマークは他のデータと識別可能な態様として記録されていないものとする。例えば、シンクマークパターンとして1100xｎが書き込まれ、データセクタについても先頭から“１１００…”が書き込まれたものとする。このようにシンクマーク又はデータセクタであるにかかわらず、"１１００"というビット列が繰り返し書き込まれたものとする。さらに、“１１００”パターンはプリアンブルパターンと同じである。そして、磁気ヘッドは、この再生波形から、クロックの位相を合わせることで、記録ビットを読み出すことが可能になる。なお、本実施形態は、ディフェクトスキャン用に、上述したパターンが記録されている例について説明するが、このようなパターンに制限するものではなく、所定の規則に従った繰り返しパターンであればよい。
【００１７】
本実施形態においては、磁気ヘッドによる、磁気ディスク１０１のプリアンブル引き込み完了後、シンクマークサーチに入る。このシンクマークパターンは0011xｎと設定されているものとする。すると、再生波形のパターンは1100xｎであるので、すぐにシンクマークパターンと一致すると判定し、直後の“1100”からデータ部であると判定する。
【００１８】
ヘッドアンプＩＣ１０２は、読み出された再生信号に対して、Ａ／Ｄ（アナログ／デジタル）変換した後、波形等化器１０３に出力する。その際、ヘッドアンプＩＣ１０２は、読み出した再生信号に対する増幅を行う。
【００１９】
波形等化器１０３は、再生信号を使用するＰＲ特性に合わせ込む（波形等化する）ＦＩＲ型フィルタで構成されている。そして、波形等化器１０３は、磁気ディスク１０１の再生信号特性と似通ったＰＲ特性を選択することにより、等化による雑音成分の増幅を抑制する。このように、波形等化器１０３は、再生信号を目標のＰＲ特性（ＰＲクラス）に応じた応答波形（パーシャルレスポンス波形信号）に波形等化する。
【００２０】
ＳＯＶＡ（Soft  Output  Viterbi  Algorithm）復号器１０４は、エラー訂正回路の１種であり、入力された信号に対して、ビタビアルゴリズムに基づいて軟判定を行うアルゴリズムである。このように、本実施形態のようなＬＤＰＣ符号を用いた再生系では、二値による硬判定を行うのではなく、ＬＤＰＣ復号の反復処理のために、磁気ディスク１０１に記録されたビットの情報のビット毎に、“０”らしさ（以下、“０”である尤度）、または“１”らしさ（以下、“１”である尤度）を示す軟判定を行う。そして、ＳＯＶＡ復号器１０４は、ビタビアルゴリズムを用いて最尤パスを出力するとともに、“１”である尤度と“０”である尤度と、による対数尤度比（ＬＬＲ）を出力する。
【００２１】
また、ＬＬＲ＝ｌｏｇ（記録ビットが“０”である尤度／記録ビットが“１”である尤度）とする。当該定義により、ＬＬＲが負の場合に記録ビットが‘１’の尤度が高く、正の場合に‘０’の尤度が高いことになる。
【００２２】
ＬＬＲ修正回路１０５は、ＳＯＶＡ復号器１０４から入力された軟判定結果を示す対数尤度比（ＬＬＲ）を、ＬＤＰＣ復号器１０６で復号可能な線形符号を示すような対数尤度比に修正する。
【００２３】
ＬＤＰＣ復号器１０６は、ＬＬＲ修正回路１０５により修正されたＬＬＲを用いて誤り検出を実行すると共に、最尤パスに基づく復号結果をＲＬＬ復調器１０７に出力する。この際、ＬＤＰＣ復号器１０６は、繰り返し復号を行う。
【００２４】
ＲＬＬ復調器１０７は、ＲＬＬ変調の逆の処理（復調）を行い、記録したデータを得る。その後、得られたデータを、バスを介してホストシステムに出力する。
【００２５】
図２は、本実施形態にかかるＬＬＲ修正回路１０５に関連する構成を示した図である。図２に示すように、ＬＬＲ修正回路１０５は、ヘッドアンプＩＣ１０２と波形等化器１０３とＳＯＶＡ復号器１０４との後に配置され、ＬＤＰＣ復号器１０６の前に配置されている。
【００２６】
図２に示す構成により、磁気ディスク１０１から読み出された“11001100…”の再生波形が、オール零｛0,0,0,0,0,0,0,0,…｝として出力される。この“11001100…”のように“11”と“00”が交互に書き込まれたパターンでは、ＬＤＰＣ復号器１０６により正しい符号語に変換することができない。
【００２７】
そこで、ＬＬＲ修正回路１０５は、ＬＤＰＣ復号器１０６で正しい符号語に変換されるよう、入力されたビットの情報に関するＬＬＲに対して修正を行う。このＬＤＰＣ復号器１０６のＬＤＰＣは線形符号である。一方、線形符号において、オール零は、正しい符号語である（以下、このオール零の符号語を全零符号語と呼ぶ）。そこで、本実施形態にかかるＬＬＲ修正回路１０５は、入力されたビットの情報に関するＬＬＲに対して、ＬＤＰＣ復号器１０６により全零符号語として復号されるよう修正する。
【００２８】
ところで、本実施形態で用いる線型符号は、他の符号に比べて、符号化と復号が効率的であるという特徴を有する（例えば、シンドローム復号など）。そして、線型符号は、伝送路上に記号列（ビット列）を転送する場合に適用される。従って、転送時に誤りが発生しても、一部の誤りについては受信側（本実施形態ではＬＤＰＣ復号器１０６）で検出し、訂正できる。線型符号の「符号」は、記号のブロックであり、本来の送るべき記号列よりも多くの記号（ビット）を使って符号化されている。
【００２９】
図３は、本実施形態で用いる符号語の例を示した図である。図３に示すように、本実施形態では符号語として組織符号を用い、任意のデータ（ビット列）に対して、誤り訂正可能な符号が付与されたビット列とする。
【００３０】
図３に示す任意のデータ（ビット列）の長さがｎの線型符号は、ｎ個の記号を含むブロックを転送する。
【００３１】
図４は、本実施形態にかかるＬＬＲ修正回路１０５の構成の例を示した図である。図４に示すように“１”加算部４０１と、フリップフロップ４０２と、ＮＯＴ回路４０３と、選択回路（ＭＵＸ）４０４と、“１”減算部４０５と、反転回路４０６と、で構成されている。
【００３２】
図４に示す例では、入力されるＬＬＲは４ビット列からなる。そして、ＬＬＲ入力の４本の信号線それぞれが、各ビットに割り当てられている。本実施形態ではＬＬＲを、２の補数で表現することとした。そして、ＬＬＲが、“ｌｏｇ（記録ビットが０である尤度／記録ビットが１である尤度）”で表される以上、“０”である尤度が高い軟判定値の場合に、ＬＬＲは正の数となり、“１”である尤度が高い軟判定値の場合に、ＬＬＲは負の数となる。
【００３３】
ところで、上述したように磁気ディスク１０１には、２Ｔパターンが書き込まれている。このため、磁気ディスク１０１からの転送時に誤りが生じない場合、ＬＬＲ修正回路１０５には、ＬＬＲとして、“１”である可能性が高い軟判定値、“１”である可能性が高い軟判定値、“０”である可能性が高い軟判定値、“０”である可能性が高い軟判定値、の繰り返しがＳＯＶＡ復号器１０４から出力される。すなわち、ＬＬＲの値としては、「正、正、負、負」というパターンが繰り返し出力される。
【００３４】
そこで、本実施形態にかかるＬＬＲ修正回路１０５は、ＳＯＶＡ復号器１０４から入力されたビットの情報に関する軟判定値群を、先頭から順に、「反転、反転、そのまま、そのまま」というパターンで、値を反転して出力、またはそのまま出力する。この操作によって、出力されたＬＬＲ値は、入力パターンにエラーがない、すなわち入力されるＬＬＲの符号が「正、正、負、負」の繰り返しであれば、オール零、すなわちＬＬＲの符号が「負、負、負、負」の繰り返しとして出力するよう、入力されたビットの情報の軟判定値群を修正する。また、入力されるＬＬＲの符号が、「正、正、負、負」のパターンから外れていた、すなわちエラーが存在した場合には、出力されるＬＬＲ値も、「負、負、負、負」のパターンから外れる、すなわちエラーがそのまま残って出力されることになる。
【００３５】
この操作により、入力パターンにエラーがない場合は、ＬＬＲ修正回路１０５により出力されるＬＬＲをＬＤＰＣ復号器１０６が復号し、ノーエラーで全零符号語がデコード結果として出力される。また、入力パターンにＬＤＰＣ復号器１０６で訂正可能な範囲のエラーが存在する場合においても、ＬＤＰＣ復号器１０６の復号によって、エラーが訂正され、全零符号語がデコード結果として出力される。
【００３６】
次に、図４のＬＬＲ修正回路１０５の具体的な動作について説明する。まず、フリップフロップ４０２は、２ビットのカウンタを有する。そして、“１”加算部４０１が、データ系列の先頭からのＬＬＲの入力に同期して、フリップフロップ４０２のカウンタに対して、１づつ加算していく。これにより、当該カウンタは、00  ->  01  ->  10  ->11と動作していく。
【００３７】
一方、“１”減算部４０５は、入力されたＬＬＲに対して“１”減算している。そして、反転回路４０６は、入力された４ビット列を反転している。つまり、“１”減算部４０５及び反転回路４０６は、入力された２の補数の４ビット列が負の数の場合正の数に、正の場合負の数に反転する処理を行っている。
【００３８】
そして、フリップフロップ４０２の２ビットカウンタの上位ビットは、0,0,1,1の繰り返しパターンとなる。このため、上位１ビットが‘０’の場合に、ＬＬＲ修正回路１０５に対して、磁気ディスク１０１に‘１’が記録されたビットのＬＬＲが入力される。一方、上位１ビットが‘１’の場合に、ＬＬＲ修正回路１０５に対して、磁気ディスク１０１に‘０’が記録されたビットのＬＬＲが入力される。
【００３９】
そこで、ＮＯＴ回路４０３が、フリップフロップ４０２のカウンタの上位１ビットについて反転した後、選択回路４０４が、ＮＯＴ回路４０３から入力された１ビットに基づいて、修正していないＬＬＲと、“１”減算部４０５及び反転回路４０６で反転されたＬＬＲと、のうちいずれか一つを出力するよう選択する。本実施形態にかかる選択回路４０４は、フリップフロップ４０２のカウンタの上位ビットが‘０'の場合に、反転したＬＬＲを出力し、上位ビットが‘１'の場合に、ＬＬＲをそのまま出力する。
【００４０】
これにより、ＬＤＰＣ復号器１０６には、誤りが修正可能な程度しか含まれていない場合には全零符号語で復号されるよう、修正されたＬＬＲが入力される。
【００４１】
本実施形態では、全零符号語に復号されるようＬＬＲ修正回路１０５がＬＬＲを修正することとしたため、復号する際の処理負担を軽減できる。なお、全零符号語は処理負担が少ないため効果的であるが、本実施形態は符号語を全零符号語に制限するものではない。ＬＤＰＣ復号器１０６が復号可能な符号語であれば、全零符号語でなくても良い。
【００４２】
本実施形態では、磁気ディスク１０１に書き込まれたパターンが、“1100”のパターンが繰り返されている場合について説明した。しかしながら、このようなパターンに制限するものではなく、所定の規則に基づくパターンであれば、他のパターンであっても良い。
【００４３】
なお、本実施形態では、ＬＬＲ（対数尤度比）を示すビット列が２の補数の場合について説明した。しかしながら、ビット列を２の補数に制限するものではなく、例えば１の補数等であっても良い。なお、この変更に応じて、ＬＬＲ修正回路１０５の構成は適宜変更されるものとする。
【００４４】
（第１の実施形態の変形例）
第１の実施形態では、ＬＤＰＣ復号に併せて、ＳＯＶＡ復号器１０４が軟判定を行う例について説明した。しかしながら、軟判定を行う場合に制限するものではなく、硬判定を行う場合に適用しても良い。そこで、変形例では、ＳＯＶＡ復号器１０４の代わりに、硬判定を行うビタビ復号器を用いた例について説明する。
【００４５】
この場合、ＬＤＰＣ復号器１０６の代わりに、ビタビ復号器で得られた硬判定結果に基づいて符号語に復号する復号回路を備えている。
【００４６】
そして、当該ビタビ復号器と、符号語に復号する復号回路と、の間に、修正回路を備えている。この修正回路は、磁気ディスク１０１に書き込まれた所定のパターン（例えば２Ｔパターン）を、復号回路で復号可能な符号語にするための置換規則に基づいて、ビタビ復号で得られた硬判定結果を置換する。なお、置換する際の処理手順は、置換対象が、硬判定から軟判定に変わっただけであり、基本的には第１の実施形態と同様の処理を行うものとして説明を省略する。
【００４７】
（第１の実施形態の変形例２）
なお、第１の実施形態では、ハードウェア構成で処理を行う例について説明した。しかしながら、ハードウェアによる処理に制限するものではなく、ビット置換プログラムを読み込んだＣＰＵで処理を行っても良い。そこで、第１の実施形態の変形例２にかかるハードディスク装置１００では、ビット置換プログラムを読み込んだＣＰＵで処理を行う例について説明する。図５は、第１の実施形態の変形例２にかかるハードディスク装置１００に内蔵されたＣＰＵにおける上述した処理の手順を示すフローチャートである。
【００４８】
まず、ＣＰＵは、磁気ディスク１０１に記録されたビットの情報を取得する（ステップＳ５０１）。次に、ＣＰＵは、ＬＤＰＣ復号器１０６の、ある正しい符号語（例えば、全零符号語）を取得する（ステップＳ５０２）。
【００４９】
そして、ＣＰＵは、取得したビットの情報及び符号語について、同時に先頭から１ビットづつ処理対象として設定する（ステップＳ５０３）。その後、ＣＰＵは、処理対象として設定された２ビット（ビット列の１ビットと符号語の１ビット）について、排他的ＯＲをとる（ステップＳ５０４）。
【００５０】
そして、ＣＰＵは、排他的ＯＲの結果が‘１’であるか否かを判定する（ステップＳ５０５）。‘１’でないと判定した場合（ステップＳ５０５：Ｎｏ）、ステップＳ５０７に処理を進ませる。
【００５１】
一方、ＣＰＵが‘１’であると判定した場合（ステップＳ５０５：Ｙｅｓ）、ＳＯＶＡ復号器１０４から入力されたＬＬＲに対して、反転処理を行う（ステップＳ５０６）。
【００５２】
そして、ＣＰＵは、ＬＬＲをＬＤＰＣ復号器１０６に出力する（ステップＳ５０７）。その後、ＣＰＵは、ビットの情報の次のビットについてステップＳ５０３から処理を行う。
【００５３】
本変形例では、上述した処理を行うことで、第１の実施形態と同様の結果を得ることが可能となる。
【００５４】
（第２の実施形態）
第１の実施形態では、ビット毎にＬＬＲ（対数尤度比）を反転させる例について説明した。しかしながら、ビット毎に処理を行うことに制限するものではなく、複数のビットで構成されたシンボルを処理の対象としても良い。そこで、第２の実施形態では、シンボル単位で処理を行う場合について説明する。
【００５５】
図６は、本実施形態にかかるＬＬＲ修正回路６０２に関連する構成を示した図である。図６に示すように、ＬＬＲ修正回路６０２は、ヘッドアンプＩＣ１０２と波形等化器１０３とシンボル単位ＳＯＶＡ復号器６０１との後に配置され、多値ＬＤＰＣ復号器６０３前に配置されている。
【００５６】
本実施形態は、ＧＦ（Galois  field：ガロア体）（８）の元により構成されるＬＤＰＣ復号である場合とする。この場合、３ビット列をシンボルとして処理が行われる。
【００５７】
シンボル単位ＳＯＶＡ復号器６０１は、第１の実施形態のＳＯＶＡ復号器１０４とは、シンボル単位で処理を行う点で異なる。シンボル単位ＳＯＶＡ復号器６０１は、入力されたシンボルに対して、ビタビアルゴリズムに基づいて尤度を算出する。
【００５８】
多値ＬＤＰＣ復号器６０３は、シンボル単位で復号を行い、復号結果をＲＬＬ復調器１０７に出力する。
【００５９】
本実施形態のように、たとえば、ＧＦ（８）の元により構成されるＬＤＰＣ復号である場合、ＳＯＶＡ復号器１０４は、磁気ディスク１０１に記録される３ビットパターンを、それぞれＧＦ（８）上の元にマッピングする。
【００６０】
この場合、ＧＦ（８）上の元を、｛0,α0,α1,α2,α3,α4,α5,α6｝とし、そのラベルを、｛000,001,010,100,011,110,111,101｝とする。
【００６１】
ところで、第１の実施形態にかかるＳＯＶＡ復号器１０４では、“１”である尤度と“０”である尤度とによる対数尤度比（ＬＬＲ）を算出した。これに対し、本実施形態にかかるＳＯＶＡ復号器６０１は、シンボル毎に、“000”である尤度、“001”である尤度、“010”である尤度、“110”である尤度、“011”である尤度、“110”である尤度、“111”である尤度、及び“101”である尤度を求める。
【００６２】
そして、磁気ディスク１０１に実際に書き込まれたビット列が“110”（＝α4）の繰り返しであった場合、ＬＬＲ修正回路６０２は、ビット列“110”である尤度を、復号可能な符号語である全零系列“000”である可能性を示す尤度に置換する処理を行えばよい。
【００６３】
このビット列“110”をビット列“000”に置換する処理を行うということは、３ビット中の最初の２ビットを反転させることを意味する。図７は、本実施形態にかかるＬＬＲ修正回路における、３ビット列のうち先頭の２ビットの反転を各ラベルに対して行った例を示した図である。
【００６４】
図７に示すように、各ラベルについて、３ビット中の最初の２ビットを反転すると、｛000,  001,  010,  100,  011,  110,  111,  101｝が、｛110,  111,  100,  010,  101,  000,  001,  011｝に置換される。
【００６５】
そこで、本実施形態にかかるＬＬＲ修正回路６０２は、図７に示すような尤度の置換を行うこととする。
【００６６】
具体的には、本実施形態にかかるＬＬＲ修正回路６０２は、α4の尤度を“０”の尤度に置換し、α5の尤度をα0の尤度に置換し、α6の尤度をα1の尤度に置換し、α3の尤度をα2の尤度に置換等すればよい。
【００６７】
これにより、ＬＬＲ修正回路６０２は、磁気ディスク１０１に書き込まれていたα4のパターン系列“110”として算出された尤度を、パターン系列“000”である尤度に置換し、多値ＬＤＰＣ復号器６０３に出力する。
【００６８】
第２の実施形態では、全零系列の尤度を変換する例について説明した。しかしながら、ＬＤＰＣ符号語として正しい系列であれば、全零系列に制限するものではない。この場合、「記録されたビット系列の尤度」と、当該ビット列の位置で「正しい符号語であるためのビット系列の尤度」と、を入れ替えればよい。
【００６９】
（第２の実施形態の変形例）
第２の実施形態では、磁気ディスク１０１に書き込まれていたパターン“110”の場合について説明した。しかしながら、磁気ディスク１０１に書き込まれるパターンを“110”に制限するものではなく、磁気ディスク１０１に書き込まれたパターンのビット数と、シンボルのビット数が異なる場合でも良い。そこで、第２の実施形態の変形例では、磁気ディスク１０１に書き込まれていたパターンが“1100”の場合について説明する。
【００７０】
なお、本変形例では、ＧＦ（Galois  field）（８）の元により構成されるＬＤＰＣ復号である場合とする。“1100”の繰り返しを全零系列にするためには、“110011001100”を３ビット毎に区切った“110”,“011”,“001”,“100”のそれぞれにビット列を、全零系列に置換できるよう変換テーブルを用意すればよい。
【００７１】
“110”を全零系列に変換するテーブルは、第２の実施形態の図７で示したテーブルと同様とする。そして、“011”,“001”,“100”についてもそれぞれ、尤度の置換を行うための変換テーブルを用意する。そして、本変形例にかかるＬＬＲ修正回路６０２は、磁気ディスク１０１から読み出したビット列が“110”,“011”,“001”,“100”のうち、どの位置に対応するのかに基づいて、尤度の置換に用いるテーブルを異ならせることとした。なお、置換の手法は、第２の実施形態と同様として説明を省略する。
【００７２】
これにより、磁気ディスク１０１に書き込まれたパターンのビット数と、シンボルを構成するビット数と、が異なる場合でも、多値ＬＤＰＣ復号器６０３で符号語に復号可能な尤度に変換することが可能となる。
【００７３】
上述した実施形態及び変形例にかかるハードディスク装置では、任意の記録パターンを、正しくＬＤＰＣ復号することを可能とした。換言すれば、上述した実施形態及び変形例にかかるハードディスク装置では、ヒートラン時にライトする特殊パターン（例えば、ディフェクトスキャンのために必要な２Ｔパターン）を、そのままＬＤＰＣ復号することができる。これにより、ハードディスク装置の磁気ディスク１０１に、ディフェクトスキャンパターンを書き込んだ状態であっても、エラーレート測定が可能となる。さらには、ディフェクトスキャンとエラーレート測定と、を同時に実行することが可能となる。
【００７４】
つまり、上述した実施形態及び変形例にかかるハードディスク装置では、磁気ディスク１０１に書き込まれた、ディフェクトスキャン用のパターンを、ＬＤＰＣ復号が可能なパターンに書き換える処理工程が必要なくなった。これにより、ヒートラン時間を短縮できる。
【００７５】
さらに、上述した実施形態及び変形例にかかるハードディスク装置では、磁気ディスク１０１に書き込まれたパターンが、ＬＤＰＣ復号器１０６で復号可能なビット列でなくとも、復号可能とした。これにより、磁気ディスク１０１に書き込まれたパターンに基づく信号強度の調整を可能とした。つまり、エラーレート測定加速化の手段として、ノイズを意図的に増加させたり、ＬＤＰＣの復号能力を低下させることなく、直接的に再生信号のパワーを低下させることで、信号品質（Ｓ／ＮのＳの強度）のコントロールを可能とした。
【００７６】
上述した実施形態及び変形例にかかるハードディスク装置では、バイナリＬＤＰＣ、又は多値ＬＤＰＣを適用した例について説明した。これらどちらを適用した場合でも、通常の構成に対して、非常に小規模の回路追加で実現可能である。
【００７７】
なお、上述した実施形態では、ハードディスク装置の磁気ディスク１０１に書き込まれたビット列を再生する場合について説明した。しかしながら、エラーレート測定の対象を、ハードディスク装置の磁気ディスク１０１に制限するものではなく、光磁気ディスクや他の記録媒体に適用しても良い。
【００７８】
さらには、エラーレート計測の対象を記録媒体に制限するものではない。例えば、所定のビット列を送受信させて通信ケーブル等の品質を確認する装置に対して、上述した実施形態及び変形例で説明した構成を適用しても良い。
【００７９】
このように、通信ケーブル等をエラーレート測定対象にした場合でも、測定を行う装置が、上述した構成を備えることで、通信ケーブルで送受信するビット列のパターンを制限することなく、エラーレート計測が可能なる。これにより、ビット列のパターンによるビット列の信号強度の調整を実現できる。さらに、他の試験と同時にエラーレート測定が可能となるため、処理時間の短縮を実現できる。よって、上述した実施形態及び変形例にかかるハードディスク装置や、上述した構成を備える測定装置では、好適な検査を実行することができる。
【００８０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
１００…ハードディスク装置、１０１…磁気ディスク、１０２…ヘッドアンプＩＣ、１０３…波形等化器、１０４…ＳＯＶＡ復号器、１０５，６０２…ＬＬＲ修正回路、１０６…ＬＤＰＣ復号器、１０７…ＲＬＬ復調器、４０１…‘１’加算部、４０２…フリップフロップ、４０３…ＮＯＴ回路、４０４…選択回路、４０５…‘１’減算部、４０６…反転回路、６０１…シンボル単位ＳＯＶＡ復号器、６０３…多値ＬＤＰＣ復号回路
【図１】
0005275423.tif 000002
【図２】
0005275423.tif 000003
【図３】
0005275423.tif 000004
【図４】
0005275423.tif 000005
【図５】
0005275423.tif 000006
【図６】
0005275423.tif 000007
【図７】
0005275423.tif 000008