(57)【特許請求の範囲】
【請求項１】
一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、
前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、
前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧として出力する出力信号合成回路と、
前記同相入力電圧と前記参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、
前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた量の電流を前記入力電流信号から引き抜く一対の可変電流源とを備え、
前記入力信号合成回路は、
一端が前記一対の入力端子のうちの非反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第１の抵抗と、
一端が前記一対の入力端子のうちの反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第２の抵抗と、
一端が入力信号合成回路の出力端子に接続された第３の抵抗と、
一端が前記第３の抵抗の他端に接続され、他端が接地された第１の容量とから構成され、
前記出力信号合成回路は、
一端が前記一対の出力端子のうちの非反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第４の抵抗と、
一端が前記一対の出力端子のうちの反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第５の抵抗と、
一端が出力信号合成回路の出力端子に接続された第６の抵抗と、
一端が前記第６の抵抗の他端に接続され、他端が接地された第２の容量とから構成されることを特徴とする差動トランスインピーダンス増幅器。
【請求項２】
請求項１記載の差動トランスインピーダンス増幅器において、
前記第１、第２の抵抗を前記第４、第５の抵抗と同じ抵抗値とし、前記第３の抵抗を前記第６の抵抗と同じ抵抗値とし、前記第１の容量を前記第２の容量と同じ容量値とすることを特徴とする差動トランスインピーダンス増幅器。
【請求項３】
請求項１または２記載の差動トランスインピーダンス増幅器において、
前記増幅器本体は、
ベースが前記非反転入力端子に接続された第１のトランジスタと、
ベースが前記反転入力端子に接続された第２のトランジスタと、
ベースが前記第１のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記反転出力端子に接続された第３のトランジスタと、
ベースが前記第２のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記非反転出力端子に接続された第４のトランジスタと、
一端に電源電圧が供給され、他端が前記第１のトランジスタのコレクタに接続された第７の抵抗と、
一端に電源電圧が供給され、他端が前記第２のトランジスタのコレクタに接続された第８の抵抗と、
一端が前記第１のトランジスタのエミッタに接続され、他端が前記第２のトランジスタのエミッタに接続された第９の抵抗と、
一端が前記非反転入力端子に接続され、他端が前記反転出力端子に接続された第１の帰還抵抗と、
一端が前記反転入力端子に接続され、他端が前記非反転出力端子に接続された第２の帰還抵抗と、
前記第１の帰還抵抗に並列に接続された第３の容量と、
前記第２の帰還抵抗に並列に接続された第４の容量と、
前記第１のトランジスタに定電流を供給する第１の電流源と、
前記第２のトランジスタに定電流を供給する第２の電流源と、
前記第３のトランジスタに定電流を供給する第３の電流源と、
前記第４のトランジスタに定電流を供給する第４電流源とから構成されることを特徴とする差動トランスインピーダンス増幅器。
【請求項４】
請求項３記載の差動トランスインピーダンス増幅器において、
前記第３の容量は、ベースが前記反転出力端子に接続され、コレクタおよびエミッタが前記非反転入力端子に接続された第５のトランジスタから構成され、
前記第４の容量は、ベースが前記非反転出力端子に接続され、コレクタおよびエミッタが前記反転入力端子に接続された第６のトランジスタから構成されることを特徴とする差動トランスインピーダンス増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路技術に関し、特に同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器に関するものである。
【背景技術】
【０００２】
高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信器において、差動トランスインピーダンス増幅器を用いる。
差動トランスインピーダンス増幅器は、入力された差動入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で差動出力電圧信号に変換して出力する増幅器である。
【０００３】
図５は、従来の差動トランスインピーダンス増幅器を示すブロック図である。図６は、従来の差動トランスインピーダンス増幅器を示す回路図である。
従来の差動トランスインピーダンス増幅器５０は、非反転入力端子ＩＴおよび反転入力端子ＩＣへ入力された入力電圧信号を増幅し、非反転出力端子ＯＴおよび反転出力端子ＯＣから出力電圧信号を出力するコア差動増幅器５１と、非反転入力端子ＩＴと反転出力端子ＯＣとを接続する帰還抵抗ＲＦ１と、反転入力端子ＩＣへと非反転出力端子ＯＴとを接続する帰還抵抗ＲＦ２とから構成されている（例えば、非特許文献１など参照）。
【０００４】
具体的には、このコア差動増幅器５１には、差動トランジスタ対をなすトランジスタＱ１１，Ｑ１２と、コレクタ接地増幅器をなすトランジスタＱ２１，Ｑ２２とが設けられている。
このうち、Ｑ１１は、ベース端子がＩＴに接続され、コレクタ端子が負荷抵抗ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ１の一端に接続されている。Ｑ１２は、ベース端子がＩＣに接続され、コレクタ端子が負荷抵抗ＲＬ２を介してＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ２の一端に接続されている。
【０００５】
また、Ｑ２１は、ベース端子がＱ１１のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が電流源ＩＳ２１を介して供給電位ＶＥＥ（ＶＣＣ＞ＶＥＥ）に接続されている。Ｑ２２は、ベース端子がＱ１２のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が電流源ＩＳ２２を介してＶＥＥに接続されている。このコア差動増幅器５１の動作については、例えば、非特許文献２など参照。
そして、ＲＥ１，ＲＥ２の他端とＶＥＥとの間に電流源ＩＳ１０が接続されている。差動トランスインピーダンス増幅器５０は、このコア差動増幅器５１において、ＩＴとＱ２１のエミッタ端子すなわちＯＣとの間に帰還抵抗ＲＦ１を接続し、入力端子ＩＣとＱ２２のエミッタ端子すなわちＯＴとの間に帰還抵抗ＲＦ２を接続したものである。通常、帰還抵抗ＲＦ１と帰還抵抗ＲＦ２の抵抗値は同じ値に設定する。
【０００６】
非反転入力端子ＩＴと反転入力端子ＩＣに差動入力電流信号がある場合を考える。非反転入力端子ＩＴに＋Ｉｉｄの入力電流信号があって、非反転入力端子ＩＴに＋Ｖｉｄの電圧が発生し、反転入力端子ＩＣに−Ｉｉｄの入力電流信号があって、反転入力端子ＩＣに−Ｖｉｄの電圧が発生しているものとする。コア差動増幅器５１は、非反転入力端子ＩＴと反転入力端子ＩＣの電位差を増幅し、非反転出力端子ＯＴと反転出力端子ＯＣにはそれぞれ＋Ｖｏｄ，−Ｖｏｄの電圧を発生する。このときコア差動増幅器５１の差動電圧増幅率をＧＤとすると、Ｖｏｄ＝ＧＤ・Ｖｉｄである。このため、帰還抵抗ＲＦ１，ＲＦ２において、それぞれ（１＋１／ＧＤ）・Ｖｏｄ，−（１＋１／ＧＤ）・Ｖｏｄの電圧降下が生じる。
【０００７】
一方、コア差動増幅器５１の入力インピーダンスは非常に高くなっているため、差動トランスインピーダンス増幅器５０に入力された差動入力電流信号の大部分は、帰還抵抗ＲＦ１，ＲＦ２を介して非反転出力端子ＯＴおよび反転出力端子ＯＣに流れる。このため、ＲＦ・Ｉｉｄ＝（１＋１／ＧＤ）・Ｖｏｄの関係が成立する。言い換えれば、単位入力電流あたり、ＲＦ／（１＋１／ＧＤ）の抵抗値を乗じた値の出力電圧が得られる。この抵抗値をトランスインピーダンス利得と呼ぶ。通常、コア差動増幅器５１の差動電圧増幅率ＧＤの値は非常に大きな値であるため、差動トランスインピーダンス増幅器の差動トランスインピーダンス利得は、ほぼＲＦに等しい。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Hiroyuki Fukuyamaら６名，「Two-channel InP HBT Differential Automatic-gain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK Photoreceiver」，2008 Compound Semiconductor IC Symposium予稿集，IEEE，2008年10月12日，pp.145-148
【非特許文献２】P.R.グレイ・R.G.メイヤー著、永田穣監訳、「超LSIのためのアナログ集積回路設計技術（上）」、培風館、1990年
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の差動トランスインピーダンス増幅器５０において、入力インピーダンスに着目する。差動入力インピーダンスＺＩＤは、前述した議論におけるＩｉｄ，Ｖｉｄから、ＺＩＤ＝Ｖｉｄ／Ｉｉｄにより求められる。前述した議論においてＲＦ・Ｉｉｄ＝（１＋１／ＧＤ）・Ｖｏｄ＝（１＋ＧＤ）・Ｖｉｄであるから、ＺＩＤ＝ＲＦ／（１＋ＧＤ）と導出される。
【００１０】
一方、従来の差動トランスインピーダンス増幅器５０に、同相電流信号が入力した場合を考える。この場合、非反転入力端子ＩＴと反転入力端子ＩＣにはともに＋Ｉｉｃの入力電流信号があって、非反転入力端子ＩＴと反転入力端子ＩＣにはともに＋Ｖｉｃの電圧が発生する。コア差動増幅器５１の同相電圧増幅率を−ＧＣ とすると、非反転出力端子ＯＴと反転出力端子ＯＣにはともに−Ｖｏｃの電圧が発生し、ＶｉｃとＶｏｃとの間には、Ｖｏｃ＝ＧＣ・Ｖｉｃの関係が成り立つ。帰還抵抗ＲＦ１とＲＦ２の電圧降下は、それぞれ非反転入力端子ＩＴ−反転出力端子ＯＣ間電圧、反転入力端子ＩＣ−非反転出力端子ＯＴ間電圧に等しく、（１＋ＧＣ）・Ｖｉｃである。この値はＲＦ・Ｉｉｃと等しくなるはずであるので、同相入力インピーダンスＺＩＣ＝Ｖｉｃ／Ｉｉｃは、ＺＩＣ＝ＲＦ／（１＋ＧＣ）で表される。
【００１１】
この際、コア差動増幅器５１では、一般に、ＧＤが１に比べて充分大きな値となり、ＧＣが１に比べて充分小さい値となるよう設計されており、その結果、同相除去比（ＧＤ／ＧＣ）は極めて大きくなっている。こうしたＧＤ，ＧＣに関する性質を考慮すると、ＺＩＤはＲＦをＧＤで除した値とほぼ等しく、ＲＦに比べて小さい値となり、ＺＩＣはほぼＲＦに等しい値となる。
【００１２】
ここで、差動トランスインピーダンス増幅器５０に同相入力電流成分Ｉｉｃが入力された場合には、入力端子ＩＴおよびＩＣの電位がＺＩＣ・Ｉｉｃだけ増加することになる。また、ＺＩＣ≒ＲＦであることを考慮するとＲＦ・Ｉｉｃ程度と見積もられ、この変化量は差動入力電流成分Ｉｉｄが入力された場合の変化量ＺＩＤ・Ｉｉｄ≒ＲＦ・Ｉｉｄ／ＧＤに比べて極めて大きくなる。
このため、従来の差動トランスインピーダンス増幅器によれば、同相電流入力がある場合に増幅器が良好な特性を発揮する条件から逸脱しやすくなり、出力波形が歪みやすくなるなどの不具合が発生するという問題点があった。
【００１３】
本発明はこのような課題を解決するためのものであり、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明の差動トランスインピーダンス増幅器は、一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧として出力する出力信号合成回路と、前記同相入力電圧と前記参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた量の電流を前記入力電流信号から引き抜く一対の可変電流源とを備え、前記入力信号合成回路は、一端が前記一対の入力端子のうちの非反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第１の抵抗と、一端が前記一対の入力端子のうちの反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第２の抵抗と、一端が入力信号合成回路の出力端子に接続された第３の抵抗と、一端が前記第３の抵抗の他端に接続され、他端が接地された第１の容量とから構成され、前記出力信号合成回路は、一端が前記一対の出力端子のうちの非反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第４の抵抗と、一端が前記一対の出力端子のうちの反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第５の抵抗と、一端が出力信号合成回路の出力端子に接続された第６の抵抗と、一端が前記第６の抵抗の他端に接続され、他端が接地された第２の容量とから構成されることを特徴とするものである。
【００１５】
また、本発明の差動トランスインピーダンス増幅器の１構成例は、前記第１、第２の抵抗を前記第４、第５の抵抗と同じ抵抗値とし、前記第３の抵抗を前記第６の抵抗と同じ抵抗値とし、前記第１の容量を前記第２の容量と同じ容量値とすることを特徴とするものである。
【００１６】
また、本発明の差動トランスインピーダンス増幅器の１構成例において、前記増幅器本体は、ベースが前記非反転入力端子に接続された第１のトランジスタと、ベースが前記反転入力端子に接続された第２のトランジスタと、ベースが前記第１のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記反転出力端子に接続された第３のトランジスタと、ベースが前記第２のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記非反転出力端子に接続された第４のトランジスタと、一端に電源電圧が供給され、他端が前記第１のトランジスタのコレクタに接続された第７の抵抗と、一端に電源電圧が供給され、他端が前記第２のトランジスタのコレクタに接続された第８の抵抗と、一端が前記第１のトランジスタのエミッタに接続され、他端が前記第２のトランジスタのエミッタに接続された第９の抵抗と、一端が前記非反転入力端子に接続され、他端が前記反転出力端子に接続された第１の帰還抵抗と、一端が前記反転入力端子に接続され、他端が前記非反転出力端子に接続された第２の帰還抵抗と、前記第１の帰還抵抗に並列に接続された第３の容量と、前記第２の帰還抵抗に並列に接続された第４の容量と、前記第１のトランジスタに定電流を供給する第１の電流源と、前記第２のトランジスタに定電流を供給する第２の電流源と、前記第３のトランジスタに定電流を供給する第３の電流源と、前記第４のトランジスタに定電流を供給する第４電流源とから構成されることを特徴とするものである。
【００１７】
また、本発明の差動トランスインピーダンス増幅器の１構成例において、前記第３の容量は、ベースが前記反転出力端子に接続され、コレクタおよびエミッタが前記非反転入力端子に接続された第５のトランジスタから構成され、前記第４の容量は、ベースが前記非反転出力端子に接続され、コレクタおよびエミッタが前記反転入力端子に接続された第６のトランジスタから構成されることを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、入力信号合成回路と、出力信号合成回路と、制御用増幅器と、可変電流源とを設けることにより、入力電流信号に含まれる同相入力成分を一対の可変電流源により吸収し、一対の入力端子に対する同相入力電圧を参照電圧に応じた一定電圧に保持することができ、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。したがって、差動トランスインピーダンス増幅器が、良好な特性を発揮する条件から逸脱しにくくなり、出力波形の歪みなどの不具合の発生を抑制することができる。また、本発明では、入力信号合成回路を第１、第２の抵抗に加えて第３の抵抗と第１の容量とから構成し、出力信号合成回路を第４、第５の抵抗に加えて第６の抵抗と第２の容量とから構成することにより、入力信号合成回路と制御用増幅器と可変電流源とからなる帰還ループの位相回転量を減少させ、位相余裕を増大させることができ、制御用増幅器が発振状態に陥る可能性を低減することができる。
【００１９】
また、本発明では、第１、第２の抵抗を第４、第５の抵抗と同じ抵抗値とし、第３の抵抗を第６の抵抗と同じ抵抗値とし、第１の容量を第２の容量と同じ容量値とすることにより、制御用増幅器のより安定的な動作を実現することができる。
【００２０】
また、本発明では、第１、第２の帰還抵抗に並列に第３、第４の容量を接続することにより、増幅器本体の高周波領域での過剰な利得ピークを抑圧することができ、増幅器本体が発振状態に陥って増幅器としての機能不全に到るまでの余裕を拡大することができる。
【００２１】
また、本発明では、第３、第４の容量をトランジスタから構成することにより、増幅器本体を製造する際のトランジスタの製造プロセスをそのまま第３、第４の容量の製造プロセスに流用することができるので、プロセスバラツキを小さくすることができ、増幅器本体の利得ピーク抑圧量の精度を高めることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係る差動トランスインピーダンス増幅器の構成を示すブロック図である。
【図２】本発明の実施の形態に係る差動トランスインピーダンス増幅器の構成を示す回路図である。
【図３】本発明の実施の形態に係る増幅器本体の利得の周波数特性を示す図である。
【図４】本発明の実施の形態における帰還ループの利得の周波数特性および位相の周波数特性を示す図である。
【図５】従来の差動トランスインピーダンス増幅器の構成を示すブロック図である。
【図６】従来の差動トランスインピーダンス増幅器の構成を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態に係る差動トランスインピーダンス増幅器の構成を示すブロック図である。
本実施の形態の差動トランスインピーダンス増幅器１０は、非反転入力端子ＩＴと反転入力端子ＩＣとから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、非反転出力端子ＯＴと反転出力端子ＯＣとから出力する機能を有している。
【００２４】
本実施の形態は、入力端子ＩＴ，ＩＣのそれぞれに一対の可変電流源を接続し、入力信号合成回路で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧との差電圧に応じた制御信号を制御用増幅器で生成し、可変電流源で、この制御信号に応じた量の電流を入力電流信号から引き抜くようにしたものである。
【００２５】
この差動トランスインピーダンス増幅器１０には、主な回路部として、増幅器本体１１と、入力信号合成回路１２と、制御用増幅器１３と、出力信号合成回路１５と、可変電流源ＩＳ１，ＩＳ２とが設けられている。
【００２６】
増幅器本体１１は、非反転入力端子と反転出力端子との間に帰還抵抗ＲＦ１が接続されるとともに、反転入力端子と非反転出力端子との間に帰還抵抗ＲＦ２が接続されたコア差動増幅器１１Ａからなり、差動トランスインピーダンス増幅器１０の入力端子ＩＴ，ＩＣから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する機能を有している。
【００２７】
入力信号合成回路１２は、入力端子ＩＴ，ＩＣに接続されて、これら入力端子ＩＴ，ＩＣのそれぞれの信号、すなわち非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する機能を有している。
【００２８】
出力信号合成回路１５は、差動トランスインピーダンス増幅器１０の出力端子ＯＴ，ＯＣに接続されて、これら出力端子ＯＴ，ＯＣのそれぞれの信号、すなわち非反転出力信号と反転出力信号とを合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧ＶＲＥＦとして制御用増幅器１３の反転入力端子へ出力する機能を有している。
【００２９】
制御用増幅器１３は、一般的なオペアンプなどの増幅器からなり、入力信号合成回路１２で得られた同相入力電圧を非反転入力端子から取り込むとともに、出力信号合成回路１５で得られた参照電圧ＶＲＥＦを反転入力端子から取り込み、これら同相入力電圧と参照電圧ＶＲＥＦとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する機能を有している。この制御信号は、同相入力電圧が参照電圧ＶＲＥＦを上回ると電圧値が上昇し、同相入力電圧が参照電圧ＶＲＥＦを下回ると電圧値が低下する。
【００３０】
可変電流源ＩＳ１，ＩＳ２は、入力端子ＩＴ，ＩＣにそれぞれ接続されて、入力電流信号、すなわち入力端子ＩＴ，ＩＣの非反転入力信号と反転入力信号とから、制御信号に応じた同じ量の電流をそれぞれ引き抜く機能を有している。この可変電流源ＩＳ１，ＩＳ２は、制御信号の電圧値が上昇すると電流引抜量が増加し、制御信号の電圧値が低下すると電流引抜量が減少する。
【００３１】
次に、図１を参照して、本実施の形態の差動トランスインピーダンス増幅器１０の動作について説明する。
入力端子ＩＴ，ＩＣから入力電流信号が入力された場合、入力信号合成回路１２は、これら入力端子ＩＴ，ＩＣの非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する。
【００３２】
出力信号合成回路１５は、出力端子ＯＴ，ＯＣのそれぞれの信号、すなわち非反転出力信号と反転出力信号とを合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧ＶＲＥＦとして出力する。増幅器本体１１を構成するコア差動増幅器１１Ａの入力インピーダンスは非常に高くなっているため、増幅器本体１１に入力された入力電流信号は、帰還抵抗ＲＦ１，ＲＦ２を介して出力端子ＯＴ，ＯＣに流れる。このため、増幅器本体１１では、入力電流信号の同相入力電流成分がゼロになると、入力端子ＩＴ，ＩＣの同相電圧と出力端子ＯＴ，ＯＣの同相電圧とが一致する。また、増幅器本体１１を構成するコア差動増幅器１１Ａの同相除去比は非常に大きいため、出力端子ＯＴ，ＯＣの同相電圧は入力端子ＩＴ，ＩＣの同相電圧の値に対する依存性が小さいという性質を持つ。したがって、出力端子ＩＴ，ＩＣの同相電圧、すなわち出力電圧信号の同相出力成分を参照電圧ＶＲＥＦとして用いることができる。
【００３３】
制御用増幅器１３は、入力信号合成回路１２から出力された同相入力電圧と出力信号合成回路１５から出力された参照電圧ＶＲＥＦとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する。
【００３４】
可変電流源ＩＳ１，ＩＳ２は、制御用増幅器１３から出力された制御信号の電圧に応じた量の電流を、入力端子ＩＴ，ＩＣの入力電流信号から引き抜く。前述のとおり、制御用増幅器１３は、同相入力電圧が参照電圧ＶＲＥＦより高いと可変電流源ＩＳ１，ＩＳ２の電流量を増やすように制御信号の電圧を変化させ、逆に同相入力電圧が参照電圧ＶＲＥＦより低いと可変電流源ＩＳ１，ＩＳ２の電流量を減らすように制御信号の電圧を変化させる。入力端子ＩＴ，ＩＣから出力端子ＯＴ，ＯＣへ流れる同相信号電流成分が存在するとき、入力端子ＩＴ，ＩＣの電圧は出力端子ＯＴ，ＯＣの電圧より高くなる。これは同相入力電圧が参照電圧ＶＲＥＦより高いことを意味するから、制御用増幅器１３は可変電流源ＩＳ１，ＩＳ２の電流量を増やすように動作する。
【００３５】
このような動作の結果、最終的には、入力端子ＩＴ，ＩＣから出力端子ＯＴ，ＯＣへ流れていた同相信号電流成分は、入力端子ＩＴ，ＩＣから電流源ＩＳ１，ＩＳ２へ流れるようになる。すなわち、入力端子ＩＴ，ＩＣから出力端子ＯＴ，ＯＣへ流れる同相信号電流成分はほぼ無くなり、増幅器本体１１はあたかも同相信号電流成分が無いような状態で増幅動作を行う。同相信号電流成分が無い状態では、本来増幅させたい差動信号電流成分のみが歪まずに増幅されるようになる。
【００３６】
以上のように、本実施の形態では、入力端子ＩＴ，ＩＣのそれぞれに一対の可変電流源ＩＳ１，ＩＳ２を接続し、入力信号合成回路１２で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、出力信号合成回路１５で得られた参照電圧ＶＲＥＦとの差電圧に応じた制御信号を制御用増幅器１３で生成し、可変電流源ＩＳ１，ＩＳ２で、この制御信号に応じた量の電流を入力電流信号から引き抜くようにしたので、入力電流信号に含まれる同相入力成分は可変電流源ＩＳ１，ＩＳ２によって吸収され、入力端子ＩＴ，ＩＣに対する同相入力電圧を、参照電圧ＶＲＥＦに応じた一定電圧に保持することができる。これにより、本実施の形態では、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。
【００３７】
次に、本実施の形態の差動トランスインピーダンス増幅器１０の構成についてより詳細に説明する。図２は差動トランスインピーダンス増幅器１０の構成を示す回路図である。各回路ブロックについてその構成を以下に述べる。
増幅器本体１１は、ベースが差動トランスインピーダンス増幅器１０の非反転入力端子ＩＴに接続されたトランジスタＱ１１と、ベースが差動トランスインピーダンス増幅器１０の反転入力端子ＩＣに接続されたトランジスタＱ１２と、ベースがトランジスタＱ１１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが差動トランスインピーダンス増幅器１０の反転出力端子ＯＣに接続されたトランジスタＱ１３と、ベースがトランジスタＱ１２のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが差動トランスインピーダンス増幅器１０の非反転出力端子ＯＴに接続されたトランジスタＱ１４と、ベースが反転出力端子ＯＣに接続され、コレクタおよびエミッタが非反転入力端子ＩＴに接続されたトランジスタＱ１５と、ベースが非反転出力端子ＯＴに接続され、コレクタおよびエミッタが反転入力端子ＩＣに接続されたトランジスタＱ１６と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ１１のコレクタに接続された抵抗Ｒ１１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ１２のコレクタに接続された抵抗Ｒ１２と、一端がトランジスタＱ１１のエミッタに接続され、他端がトランジスタＱ１２のエミッタに接続された抵抗Ｒ１３と、一端が非反転入力端子ＩＴに接続され、他端が反転出力端子ＯＣに接続された帰還抵抗ＲＦ１と、一端が反転入力端子ＩＣに接続され、他端が非反転出力端子ＯＴに接続された帰還抵抗ＲＦ２と、一端がトランジスタＱ１１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１１と、一端がトランジスタＱ１２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１２と、一端がトランジスタＱ１３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１３と、一端がトランジスタＱ１４のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１４とから構成されている。トランジスタＱ１１〜Ｑ１６と抵抗Ｒ１１〜Ｒ１３と電流源Ｉ１１〜Ｉ１４とは、図１のコア差動増幅器１１Ａを構成している。
【００３８】
図２に示した増幅器本体１１の構成は、図６に示した従来の構成と類似しているが、以下の２点が異なっている。
（１）図６における抵抗ＲＥ１，ＲＥ２が縮退して本実施の形態における抵抗Ｒ１３となると同時に、図６における電流源ＩＳ１０が２つに分割されて本実施の形態における電流源Ｉ１１，Ｉ１２となっている。
（２）本実施の形態では、従来の構成では存在しなかったトランジスタＱ１５，Ｑ１６を設けている。
【００３９】
（１）の相違点については、図６に示した従来の構成および本実施の形態の構成共にトランジスタ差動対の構成としては公知のものである。
（２）の相違点については、トランジスタＱ１５，Ｑ１６のベース−コレクタ間の容量およびベース−エミッタ間の容量を帰還抵抗ＲＦ１，ＲＦ２と並列に接続することにより、増幅器本体１１の高周波領域での過剰ピーキング抑圧を図ることを目的としたものである。この高周波領域での過剰ピーキング抑圧の目的とその様子については、後段で詳述する。
【００４０】
制御用増幅器１３は、ベースが後述する入力信号合成回路１２の出力端子に接続されたトランジスタＱ２１と、ベースが後述する出力信号合成回路１５の出力端子に接続されたトランジスタＱ２２と、ベースがトランジスタＱ２２のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ２３と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ２１のコレクタに接続された抵抗Ｒ２１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ２２のコレクタに接続された抵抗Ｒ２２と、一端がトランジスタＱ２１，Ｑ２２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ２１，Ｉ２２と、一端がトランジスタＱ２３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ２３とから構成されている。
【００４１】
この制御用増幅器１３において、トランジスタＱ２１，Ｑ２２と抵抗Ｒ２１、Ｒ２２と電流源Ｉ２１，Ｉ２２とは差動増幅器を構成している。トランジスタＱ２１のベースが差動増幅器の非反転入力端子、トランジスタＱ２２のベースが差動増幅器の反転入力端子、トランジスタＱ２２のコレクタと抵抗Ｒ２２との接続点が差動増幅器の非反転出力端子である。
【００４２】
トランジスタＱ２３と電流源Ｉ２３とはエミッタフォロワを構成している。このエミッタフォロワは、前段の差動増幅器の非反転出力端子を入力とし、差動増幅器の出力信号の極性を反転することなく出力する。すなわち、制御用増幅器１３全体の入出力端子の構成は、トランジスタＱ２１のベースが非反転入力端子、トランジスタＱ２２のベースが反転入力端子、トランジスタＱ２３のエミッタと電流源Ｉ２３との接続点が非反転出力端子となる。
【００４３】
入力信号合成回路１２は、一端が非反転入力端子ＩＴに接続され、他端が入力信号合成回路１２の出力端子に接続された抵抗Ｒ３１と、一端が反転入力端子ＩＣに接続され、他端が入力信号合成回路１２の出力端子に接続された抵抗Ｒ３２と、一端が入力信号合成回路１２の出力端子に接続された抵抗Ｒ３３と、一端が抵抗Ｒ３３の他端に接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ３１とから構成されている。
【００４４】
抵抗Ｒ３１，Ｒ３２としては、互いに等しい抵抗値であって、増幅器本体１１の入力インピーダンスより十分大きな抵抗値を持つ抵抗素子を用いる。入力信号合成回路１２は、抵抗Ｒ３１，Ｒ３２のみで構成することも可能である。これに対して、本実施の形態では、入力信号合成回路１２の出力端子と接地電位ＶＥＥとの間に抵抗Ｒ３３と容量Ｃ３１の直列接続素子を接続している点を特徴とする。この抵抗Ｒ３３と容量Ｃ３１の直列接続素子により、入力信号合成回路１２における高周波領域での位相回転量を減じることが可能となっている。この高周波領域における位相回転量の減少効果についての目的とその様子については、後段で詳述する。
【００４５】
出力信号合成回路１５は、一端が非反転出力端子ＯＴに接続され、他端が出力信号合成回路１５の出力端子に接続された抵抗Ｒ４１と、一端が反転出力端子ＯＣに接続され、他端が出力信号合成回路１５の出力端子に接続された抵抗Ｒ４２と、一端が出力信号合成回路１５の出力端子に接続された抵抗Ｒ４３と、一端が抵抗Ｒ４３の他端に接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ４１とから構成されている。
【００４６】
抵抗Ｒ４１，Ｒ４２としては、互いに等しい抵抗値であって、増幅器本体１１の出力インピーダンスより十分大きな抵抗値を持つ抵抗素子を用いる。出力信号合成回路１５は、抵抗Ｒ４１，Ｒ４２のみで構成することも可能である。これに対して、本実施の形態では、出力信号合成回路１５の出力端子と接地電位ＶＥＥとの間に抵抗Ｒ４３と容量Ｃ４１の直列接続素子を接続している点を特徴とする。この抵抗Ｒ４３と容量Ｃ４１の直列接続素子により、出力信号合成回路１５における高周波領域での位相回転量を減じることが可能となっている。この位相回転量の減少効果についての目的とその様子については、後段で詳述する。なお、本実施の形態では、抵抗Ｒ４１，Ｒ４２を抵抗Ｒ３１，Ｒ３２と同じ抵抗値とし、抵抗Ｒ４３を抵抗Ｒ３３と同じ抵抗値とし、容量Ｃ４１を容量Ｃ３１と同じ容量値とし、入力信号合成回路１２と出力信号合成回路１５の素子構成を同一にしている。
【００４７】
可変電流源ＩＳ１は、ベースが制御用増幅器１３の出力端子に接続され、コレクタが非反転入力端子ＩＴに接続されたトランジスタＱ５１と、一端がトランジスタＱ５１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒ５１とから構成されている。可変電流源ＩＳ２は、ベースが制御用増幅器１３の出力端子に接続され、コレクタが反転入力端子ＩＣに接続されたトランジスタＱ５２と、一端がトランジスタＱ５２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒ５２とから構成されている。
【００４８】
可変電流源ＩＳ１，ＩＳ２は、それぞれトランジスタＱ５１，Ｑ５２のベースに印加されている制御用増幅器１３の出力電圧に応じて、トランジスタＱ５１，Ｑ５２のコレクタ電流を増減する。制御用増幅器１３から出力される制御信号の電圧が増加したときはコレクタ電流を増加させ、逆に制御信号の電圧が減少したときはコレクタ電流を減少させる。
【００４９】
前述の（２）で述べたとおり、本実施の形態は、増幅器本体１１にトランジスタＱ１５，Ｑ１６を設けたことを特徴とする。このトランジスタＱ１５，Ｑ１６は、それぞれコレクタとエミッタとが接続されており、ベース−コレクタ間の容量とベース−エミッタ間の容量とが並列に接続された容量素子として用いられる。トランジスタＱ１５からなる容量素子は帰還抵抗ＲＦ１と並列に接続されており、トランジスタＱ１６からなる容量素子は帰還抵抗ＲＦ２と並列に接続されている。このため、トランジスタＱ１５からなる容量素子と帰還抵抗ＲＦ１との並列合成インピーダンスおよびトランジスタＱ１６からなる容量素子と帰還抵抗ＲＦ２との並列合成インピーダンスは、トランジスタＱ１５，Ｑ１６のために高周波領域で低下する。増幅器本体１１の利得は、これらの並列合成インピーダンスに比例することから、トランジスタＱ１５，１６のために高周波領域で低下することになる。
【００５０】
本実施の形態は、この増幅器本体１１の高周波領域における利得低下現象を過剰ピーク抑圧に用いている。この様子を図３に示す。図３は増幅器本体１１の利得の周波数特性をシミュレーションした結果を示す図である。図３において、３０は本実施の形態の増幅器本体１１からトランジスタＱ１５，Ｑ１６を削除した場合の利得の周波数特性を示し、３１は本実施の形態の増幅器本体１１の利得の周波数特性を示している。
【００５１】
本実施の形態からトランジスタＱ１５，Ｑ１６を削除した状態では、利得の周波数特性は１０ＧＨｚを超えた周波数領域でピークを持ち、ＤＣ利得から７．７ｄＢも上昇した利得を有する。このような高周波領域での過剰な利得ピークは、トランジスタ作製プロセスのバラつきによる素子パラメータ変動、電源変動、温度変動の下で最悪の場合、増幅器本体１１の発振を引き起し、増幅器として機能不全をもたらす可能性が大きい。これに対して本実施の形態では、トランジスタＱ１５，Ｑ１６を設けることにより、ＤＣ利得に対する利得ピークの高さを３．３ｄＢまで抑圧することができる。すなわち、本実施の形態では、増幅器本体１１が発振状態に陥って増幅器としての機能不全に到るまでの余裕を拡大することができる。
【００５２】
また、本実施の形態では、帰還抵抗ＲＦ１，ＲＦ２に並列に接続する容量素子としてトランジスタＱ１５，Ｑ１６を用いることにより、増幅器本体１１を製造する際のトランジスタの製造プロセスをそのまま容量素子の製造プロセスに流用することができるので、別途容量を作製する場合よりもプロセスバラツキを小さくすることができ、増幅器本体１１の利得ピーク抑圧量の精度を高めることができる。
【００５３】
次に、本実施の形態は、入力信号合成回路１２に抵抗Ｒ３３と容量Ｃ３１とを設け、出力信号合成回路１５に抵抗Ｒ４３と容量Ｃ４１とを設けたことを更なる特徴とする。本実施の形態では、入力端子ＩＴ，ＩＣに流れ込む同相電流を可変電流源ＩＳ１，ＩＳ２で吸い込むために、入力信号合成回路１２→制御用増幅器１３→可変電流源ＩＳ１，ＩＳ２→入力信号合成回路１２→・・・・なる帰還ループが存在している。
【００５４】
当該帰還ループを制御用増幅器１３内のトランジスタＱ２３のベース端子で切断し、帰還ループの位相余裕を計算した結果を図４（Ａ）、図４（Ｂ）に示す。図４（Ａ）は帰還ループの利得の周波数特性を示し、図４（Ｂ）は帰還ループの位相の周波数特性を示している。図４（Ａ）、図４（Ｂ）において、４０は本実施の形態から抵抗Ｒ３３，Ｒ４３を削除し、入力信号合成回路１２の出力端子と接地電位ＶＥＥとの間に容量Ｃ３１のみを残し、出力信号合成回路１５の出力端子と接地電位ＶＥＥとの間に容量Ｃ４１のみを残した場合の利得の周波数特性を示し、４２はこの場合の位相の周波数特性を示し、４１は本実施の形態の利得の周波数特性を示し、４３は本実施の形態の位相の周波数特性を示している。
【００５５】
本実施の形態では、位相余裕が９５度確保されているが、抵抗Ｒ３３，Ｒ４３を削除して容量Ｃ３１，Ｃ４１のみを残した場合には、位相余裕が６２度まで減少することが分かる。すなわち、抵抗Ｒ３３，Ｒ４３の存在、特に入力信号合成回路１２と制御用増幅器１３と可変電流源ＩＳ１，ＩＳ２とからなる帰還ループに含まれている抵抗Ｒ３３の存在により位相回転量が減少し、位相余裕が増大することが分かる。位相余裕の増大は、帰還ループにおいて同相信号が帰還されて発振状態に陥る可能性が減ることを意味する。
【００５６】
また、入力信号合成回路１２の出力は制御用増幅器１３の非反転入力端子に接続され、出力信号合成回路１５の出力は制御用増幅器１３の反転入力端子に接続されるが、本実施の形態のように入力信号合成回路１２と出力信号合成回路１５の素子構成を同一にすることで、同じ周波数帯域成分の信号が制御用増幅器１３の非反転入力端子と反転入力端子の両者に入力される。同じ周波数帯域成分を有する２つの入力信号を制御用増幅器１３に入力することから、突発的な差動入力信号の大小反転が回避され、制御用増幅器１３はより安定的な動作が可能となる。
【００５７】
なお、本実施の形態では、入力端子ＩＴ，ＩＣに流れ込む同相電流を可変電流源ＩＳ１，ＩＳ２で吸い込むために、増幅器本体１１→出力信号合成回路１５→制御用増幅器１３→可変電流源ＩＳ１，ＩＳ２→増幅器本体１１→・・・・なる帰還ループも存在している。本実施の形態では、前述のとおり増幅器本体１１の利得ピークを抑圧することにより、この帰還ループの動作の安定性に寄与することができる。
【産業上の利用可能性】
【００５８】
本発明は、光受信器の差動トランスインピーダンス増幅器に適用することができる。
【符号の説明】
【００５９】
１０…差動トランスインピーダンス増幅器、１１…増幅器本体、１２…入力信号合成回路、１３…制御用増幅器、１５…出力信号合成回路、ＩＳ１，ＩＳ２…可変電流源、Ｑ１１〜Ｑ１６，Ｑ２１，Ｑ２２，Ｑ５１，Ｑ５２…トランジスタ、Ｒ１１〜Ｒ１３，ＲＦ１，ＲＦ２，Ｒ２１，Ｒ２２，Ｒ３１〜Ｒ３３，Ｒ４１〜Ｒ４３，Ｒ５１，Ｒ５２…抵抗、Ｃ３１，Ｃ４１…容量、Ｉ１１〜Ｉ１４，Ｉ２１〜Ｉ２３…電流源。
【図１】
0005302356.tif 000002
【図２】
0005302356.tif 000003
【図３】
0005302356.tif 000004
【図４】
0005302356.tif 000005
【図５】
0005302356.tif 000006
【図６】
0005302356.tif 000007