(57)【特許請求の範囲】
【請求項１】
第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されて基板上にＩＧＺＯ層が形成されるようにして、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が５５ないし８０ａｔ％になるようにし、
前記第１ターゲットがＩｎＧａＺｎＯからなり、前記第２ターゲットがＩｎＺｎＯからなる
ことを特徴とする半導体活性層製造方法。
【請求項２】
前記第１ターゲット及び前記第２ターゲットに第１及び第２バイアス電力を印加して、前記第２バイアス電力の大きさで前記Ｉｎの組成比を調節する
ことを特徴とする請求項１記載の半導体活性層製造方法。
【請求項３】
前記第１ターゲット及び前記第２ターゲットに第１及び第２パルスレーザーを照射し、前記第２パルスレーザーの強さで前記Ｉｎの組成比を調節する
ことを特徴とする請求項１記載の半導体活性層製造方法。
【請求項４】
前記第２ターゲットに含有されたＩｎのモル比によって前記ＩＧＺＯ層のＩｎの組成比が調節されるようにする
ことを特徴とする請求項１記載の半導体活性層製造方法。
【請求項５】
前記第２ターゲットがＩｎＺｎＯからなり、Ｉｎ及びＺｎのモル比が１：１ないし６：１である
ことを特徴とする請求項１記載の半導体活性層製造方法。
【請求項６】
前記Ｉｎの組成比が６０ないし７０ａｔ％になるようにする
ことを特徴とする請求項１記載の半導体活性層製造方法。
【請求項７】
基板上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にソース及びドレイン領域とチャンネル領域を提供する活性層としてＩＧＺＯ層を形成する段階と、
前記ソース及びドレイン領域と接触されるようにソース及びドレイン電極を形成する段階とを含み、
前記ＩＧＺＯ層は、第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されてＩＧＺＯ層が形成されるようにし、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が５５ないし８０ａｔ％になるようにし、
前記第１ターゲットがＩｎＧａＺｎＯからなり、前記第２ターゲットがＩｎＺｎＯからなる
ことを特徴とする薄膜トランジスターの製造方法。
【請求項８】
基板上にソース領域及びドレイン領域とチャンネル領域を提供する活性層としてＩＧＺＯ層を形成する段階と、
前記活性層を含む全面にゲート絶縁膜を形成する段階と、
前記チャンネル領域の前記ゲート絶縁膜上にゲート電極を形成する段階と、
前記ゲート電極を含む全面に層間絶縁膜を形成して、前記層間絶縁膜及び前記ゲート絶縁膜をパターニングして前記ソース及びドレイン領域の所定部分が露出するようにコンタクトホールを形成する段階と、
前記コンタクトホールを通じて前記ソース及びドレイン領域と接触されるようにソース及びドレイン電極を形成する段階と、を含み、
前記ＩＧＺＯ層は、第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されてＩＧＺＯ層が形成されるようにし、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が５５ないし８０ａｔ％になるようにし、
前記第１ターゲットがＩｎＧａＺｎＯからなり、前記第２ターゲットがＩｎＺｎＯからなる
ことを特徴とする薄膜トランジスターの製造方法。
【請求項９】
前記第１ターゲットがＩｎＧａＺｎＯからなり、前記第２ターゲットがＩｎＺｎＯからなる
ことを特徴とする請求項７または８記載の薄膜トランジスターの製造方法。
【請求項１０】
前記第１ターゲット及び前記第２ターゲットに第１及び第２バイアス電力を印加して、前記第２バイアス電力の大きさで前記Ｉｎの組成比を調節する
ことを特徴とする請求項７または８記載の薄膜トランジスターの製造方法。
【請求項１１】
前記第１ターゲット及び前記第２ターゲットに第１及び第２パルスレーザーを照射して、前記第２パルスレーザーの強さで前記Ｉｎの組成比を調節する
ことを特徴とする請求項７または８記載の薄膜トランジスターの製造方法。
【請求項１２】
前記第２ターゲットに含有されたＩｎのモル比によって前記ＩＧＺＯ層のＩｎの組成比が調節されるようにする
ことを特徴とする請求項７または８記載の薄膜トランジスターの製造方法。
【請求項１３】
前記第２ターゲットがＩｎＺｎＯからなり、Ｉｎ及びＺｎのモル比が１：１ないし６：１である
ことを特徴とする請求項１１記載の薄膜トランジスターの製造方法。
【請求項１４】
前記Ｉｎの組成比が５５ないし７５ａｔ％になるようにする
ことを特徴とする請求項７または８記載の薄膜トランジスターの製造方法。
【請求項１５】
基板と、
前記基板上にＩＧＺＯ層が形成されて、チャンネル領域、ソース領域及びドレイン領域を提供する活性層と、
前記チャンネル領域の活性層と重畳されて、ゲート絶縁膜によって前記活性層と絶縁されるゲート電極と、
前記ソース及びドレイン領域の前記活性層と接触されるソース及びドレイン電極と、を含み、
前記ＩＧＺＯ層のＩｎの組成比が５５ないし８０ａｔ％であり、
前記ＩＧＺＯ層は、ＩｎＧａＺｎＯからなる第１ターゲットと、ＩｎＺｎＯからなる第２ターゲットとを用いて形成される
ことを特徴とする薄膜トランジスター。
【請求項１６】
前記Ｉｎの組成比が５５ないし７５ａｔ％である
ことを特徴とする請求項１５記載の薄膜トランジスター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体活性層製造方法、それを利用した薄膜トランジスターの製造方法、及び半導体活性層を具備する薄膜トランジスターに関し、より詳細には、酸化物半導体からなる活性層製造方法、それを利用した薄膜トランジスターの製造方法及び半導体活性層を具備する薄膜トランジスターに関する。
【背景技術】
【０００２】
有機電界発光（Ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｅｖｉｃｅ）表示装置は、自発光特性を持つ次世代表示装置であり、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）に比べて視野角、コントラスト、応答速度、消費電力などの側面で優秀な特性を持つ。
【０００３】
有機電界発光表示装置は、アノード電極、有機薄膜層及びカソード電極で構成される有機電界発光ダイオードを含み、走査線と信号線の間に有機電界発光ダイオードがマトリックス方式で連結されて画素を構成するパッシブマトリックス（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ）方式と、各画素の動作がスイッチの役目をする薄膜トランジスターによって制御されるアクティブマトリックス（ａｃｔｉｖｅ  ｍａｔｒｉｘ）方式で構成される。
【０００４】
一般に、アクティブマトリックス方式に使われる薄膜トランジスターは、チャンネル領域、ソース領域及びドレイン領域を提供する活性層と、チャンネル領域上部に形成されてゲート絶縁膜によって活性層と電気的に絶縁されるゲート電極とを含む。
【０００５】
このように構成される薄膜トランジスターの活性層は、たいてい非晶質シリコン（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）やポリシリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）のような半導体層で形成する。活性層を非晶質シリコンで形成すれば、移動度（ｍｏｂｉｌｉｔｙ）が低くて高速で動作される駆動回路の具現が難しい反面、活性層をポリシリコンで形成すれば移動度は高いが、多結晶性（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｎａｔｕｒｅ）に起因して閾値電圧がバラ付くから、閾値電圧と移動度の散布を補償するための補償回路が必要である。このように活性層をポリシリコンで形成すれば、複数の薄膜トランジスターとキャパシターで構成される複雑な補償回路が含まれるから歩留まりが低いだけでなく、平面構造によって非晶質シリコンの場合よりマスクの数が増加して製造コストが多く必要とされる。
【０００６】
一方、低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を利用した従来の薄膜トランジスター製造方法は、レーザー熱処理などのような高価の工程が含まれて特性制御が難しいので、大型の基板に適用し難しいという問題点がある。
このような問題点を解決するために最近は酸化物半導体を活性層として利用する研究が進行されている。
【０００７】
特開２００４−２７３６１４号には、酸化亜鉛（ＺｉｎｃＯｘｉｄｅ：ＺｎＯ）または酸化亜鉛ＺｎＯを主成分とする酸化物半導体を活性層として利用した薄膜トランジスターが開示されている。最近、非晶質状態のＩｎＧａＺｎＯ（Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃｏｘｉｄｅ：以下、ＩＧＺＯと言う）を活性層として利用する薄膜トランジスターが提案された。ＩＧＺＯからなる活性層は、１０ｃｍ２／Ｖｓ程度の高い移動度を持つから素子特性を高めることができる［Ｋ．Ｎｏｍｕｒａ  ｅｔａｌ．Ｎａｔｕｒｅ（Ｌｏｎｄｏｎ）４３２、４８８（２００４）及びＨ．Ｙａｂｕｔａ  ｅｔａｌ．、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８９、１１２１２３（２００６）参照］。
【０００８】
しかし、ＩＧＺＯ活性層は一般的に単一ターゲットを利用したパルスレーザー蒸着（Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）または高周波スパッタリング（ＲＦ  Ｓｐｕｔｔｅｒｉｎｇ）方法で形成されるからＩｎ、Ｇａ及びＺｎ陽イオンの組成比を任意に制御しにくく、したがって、電気的特性の改善に限界がある。
【特許文献１】大韓民国特許公開２００７−００５０１４３
【特許文献２】米国特許公開２００６−０２３１８８２
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、本発明の目的は、陽イオンの組成比を任意に調節することができる半導体活性層製造方法、それを利用した薄膜トランジスターの製造方法及び半導体活性層を具備する薄膜トランジスターを提供することにある。
【００１０】
また、本発明の他の目的は、薄膜トランジスターの電気的特性を高めることができる半導体活性層製造方法、それを利用した薄膜トランジスターの製造方法及び半導体活性層を具備する薄膜トランジスターを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を果たすための本発明の一側面による半導体活性層製造方法は、第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されて基板上にＩＧＺＯ層が形成されるようにし、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が４５ないし８０ａｔ％になるようにすることを特徴とする。
【００１２】
上記目的を果たすための本発明の他の一側面による薄膜トランジスターの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にソース及びドレイン領域とチャンネル領域を提供する活性層としてＩＧＺＯ層を形成する段階と、前記ソース及びドレイン領域と接触されるようにソース及びドレイン電極を形成する段階と、を含み、前記ＩＧＺＯ層は第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されてＩＧＺＯ層が形成されるようにし、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が４５ないし８０ａｔ％になるようにすることを特徴とする。
【００１３】
上記目的を果たすための本発明のまた他の一側面による薄膜トランジスターの製造方法は、基板上にソース領域及びドレイン領域とチャンネル領域を提供する活性層として、ＩＧＺＯ層を形成する段階と、前記活性層を含む全面にゲート絶縁膜を形成する段階と、前記チャンネル領域の前記ゲート絶縁膜上にゲート電極を形成する段階と、前記ゲート電極を含む全面に層間絶縁膜を形成して、前記層間絶縁膜及び前記ゲート絶縁膜をパターニングして前記ソース及びドレイン領域の所定部分が露出するようにコンタクトホールを形成する段階と、前記コンタクトホールを通じて前記ソース及びドレイン領域と接触されるようにソース及びドレイン電極を形成する段階とを含み、前記ＩＧＺＯ層は第１ターゲットからＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されてＩＧＺＯ層が形成されるようにして、第２ターゲットからＩｎを含むイオンが蒸着されて前記ＩＧＺＯ層のＩｎの組成比が４５ないし８０ａｔ％になるようにすることを特徴とする。
【発明の効果】
【００１４】
上述したように本発明によれば、ＩｎＧａＺｎＯターゲット及びＩｎＺｎＯターゲットからＩｎ、Ｇａ及びＺｎを含む陽イオンが基板上に蒸着されてＩＧＺＯ活性層が形成されるようにする。この時ＩｎＺｎＯターゲットからＩｎ及びＺｎイオンの蒸着速度が増加されるようにすれば、ＩＧＺＯ活性層に含有されるＩｎの組成比を４５ないし８０ａｔ％程度に調節することができる。Ｉｎの含有量が従来より増加された酸化物半導体を活性層として利用することで、薄膜トランジスターの移動度及びスロップファクターを含む電気的特性が向上することができる。
【００１５】
また、ＩＧＺＯのような酸化物半導体でインジウムＩｎの量を増加させればキャリア（電子）の移動度が増加されて、ガリウムＧａの量を増加させればキャリア（電子）の濃度が減少される。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照して本発明の実施例を詳しく説明する。
本発明は、ＩＧＺＯのような酸化物半導体に含有されたインジウムＩｎの量を従来より増加させることができる半導体活性層製造方法を提供する。本発明は、ＩｎＧａＺｎＯからなる第１ターゲットからＩｎ、Ｇａ、及びＺｎを含むイオンが蒸着されて基板上にＩＧＺＯ層が形成されるようにして、ＩｎＺｎＯからなる第２ターゲットからＩｎを含むイオンが蒸着されてＩｎの組成比が増加されるようにする。
【００１７】
従来は、単一ターゲットを利用した蒸着またはスパッタリング方法でＩＧＺＯ層を形成するから、Ｉｎ、Ｇａ及びＺｎ陽イオンの組成比を任意に調節しにくかった。本発明の実施例は二つのＩｎＧａＺｎＯターゲット及びＩｎＺｎＯターゲットを利用してＩｎ、Ｇａ及びＺｎなどの陽イオンの組成比を任意に調節できるようにする。陽イオンの組成比を任意に調節するためにコスパッタリング（ｃｏｓｐｕｔｔｅｒｉｎｇ）装置、電子ビームスパッタリング（ｅ−ｂｅａｍｓｐｕｔｔｅｒｉｎｇ）装置、パルスレーザー蒸着（ｐｕｌｓｅ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）装置などのような物理気相蒸着（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を利用することができる。
【００１８】
図１は、本発明による半導体活性層製造方法を説明するためのコスパッタリング装置の一例を図示した構成図である。
ガス注入口１２及びガス排気口（図示せず）が形成されたチャンバ１０内部の一側に第１ターゲット２２及び第２ターゲット２４が配置されて、第１ターゲット２２及び第２ターゲット２４には、第１バイアス電力２３及び第２バイアス電力２５がそれぞれ印加される。また、チャンバ１０内部の他側には第１ターゲット２２及び第２ターゲット２４と対向するように基板３０を支持するプレート２６が配置される。この時、プレート２６は第１バイアス電力２３及び第２バイアス電力２５が印加される状態によって接地に連結されることができる。
【００１９】
まず、プレート２６上に基板３０を装着して、第１ターゲット２２及び第２ターゲット２４として、例えば、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４をそれぞれ配置する。
【００２０】
ガス注入口１２を通じて工程ガスとして、アルゴンＡｒなどの非活性ガス及び酸素などのキャリア（ｃａｒｒｉｅｒ）ガスをチャンバ１０内部に供給する。この時、酸素が供給される圧力によってキャリア濃度が調節されうるので、半導体活性層の電気的特性によって酸素の供給量を調節する。例えば、酸素が供給される圧力を増加させればキャリア濃度は減少し、酸素Ｏ２が供給される圧力を減少させればキャリア濃度は増加する。
【００２１】
工程ガスが供給される状態で、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４に第１バイアス電力２３及び第２バイアス電力２５をそれぞれ印加すれば、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４とプレート２６の間に電場が形成されて、電場によって加速された電子と工程ガス分子の衝突によって高密度プラズマ２８が生成される。そして、プラズマ２８によるスパッタリングによってＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含む陽イオンが基板３０上に蒸着されてＩＧＺＯ活性層３１が形成される。
【００２２】
上記のように行なわれる本発明の半導体活性層製造方法において、Ｉｎ、Ｇａ及びＺｎを含む陽イオンの組成比（ａｔ％）は、第１バイアス電力２３及び第２バイアス電力２５の大きさ、またはＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４のモル比によって調節されることができる。
【００２３】
例えば、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含む陽イオンが基板３０上に蒸着されてＩＧＺＯ活性層３１が形成される時、ＩｎＺｎＯターゲット２４からＩｎ及びＺｎイオンの蒸着速度が増加されるようにすれば、ＩＧＺＯ活性層３１に含有されるＩｎの組成比を例えば、４５ないし８０ａｔ％程度に調節することができる。
【００２４】
第２バイアス電力２５の大きさを調節すればＩｎＺｎＯターゲット２４のスパッタリング速度をＩｎＧａＺｎＯターゲット２２のスパッタリング速度より速くすることができる。この時、ＩＧＺＯ活性層３１に含有されるＧａが一定量以下に減少される場合、イクセスキャリア（ｅｘｃｅｓｓ  ｃａｒｒｉｅｒ）が簡単に形成されるから、オフ電流（ｏｆｆ  ｃｕｒｒｅｎｔ）が増加されて閾値電圧が変化されるなど、電気的特性が不安定になることがある。そこで、Ｇａの組成比は１０ａｔ％以上になるようにすることが望ましい。
【００２５】
また、ＩｎＧａＺｎＯターゲット２２のＩｎ：Ｇａ：Ｚｎのモル比が１：１：１の場合、Ｉｎ：Ｚｎのモル比が例えば、１：１ないし６：１であるＩｎＺｎＯターゲット２４を使えば、ＩｎＺｎＯターゲット２４から蒸着されるＩｎ及びＺｎイオンの量が相対的に増加されるからＩＧＺＯ活性層３１に含有されるＩｎの組成比を４５ないし８０ａｔ％程度に調節することができる。
【００２６】
他の例として、電子ビームスパッタリング装置を利用する場合、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４に第１及び第２電子ビーム（図示せず）をそれぞれ照射してスパッタリングによってＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含む陽イオンが基板３０上に蒸着されてＩＧＺＯ活性層３１が形成されるようにすることができる。
【００２７】
この場合、Ｉｎ、Ｇａ及びＺｎを含む陽イオンの組成比は、第１及び第２電子ビームの強さ、またはＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４のモル比によって調節することができる。
【００２８】
また他の例として、パルスレーザー蒸着装置を利用する場合、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４に第１及び第２パルスレーザー（図示せず）をそれぞれ照射してＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含む陽イオンが基板３０上に蒸着されてＩＧＺＯ活性層３１が形成されるようにすることができる。この場合、Ｉｎ、Ｇａ及びＺｎを含む陽イオンの組成比は、第１及び第２パルスレーザーの強さまたはＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４のモル比によって調節することができる。
【００２９】
上記のように製造された本発明の実施例のＩＧＺＯ活性層３１は、単一ターゲットを使った従来のＩＧＺＯ層に比べて陽イオンの組成が空間的にバラ付きしており、陽イオンの間の相対的な比をＸ軸またはＹ軸にマッピング（ｍａｐｐｉｎｇ）した時、漸進的に変化されるとうな構造を持つ。そこで、従来のＩＧＺＯ層と構造的な差異を持つようになる。
【００３０】
それでは、上記のように行なわれる本発明の実施例による半導体活性層製造方法を利用した薄膜トランジスターの製造方法を説明する。
図２Ａ及び図２Ｂは、本発明による薄膜トランジスターの製造方法を説明するための断面図で、下部ゲート構造の一例を図示する。
【００３１】
図２Ａを参照すれば、まず、基板１００上にバッファー層１０２を形成した後、バッファー層１０２上にゲート電極１０４を形成し、ゲート電極１０４を含む上部にゲート絶縁膜１０６を形成する。
【００３２】
図２Ｂを参照すれば、ゲート絶縁膜１０６上にチャンネル領域、ソース領域及びドレイン領域を提供する活性層１０８を形成する。
活性層１０８は図１を通じて説明したように本発明の実施例による半導体活性層製造方法で形成する。ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されて基板１００上にＩＧＺＯ活性層１０８が形成されるようにする。この時バイアス電力の大きさまたは電子ビームやパルスレーザーの強さを調節するか、ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４のモル比を調節してＩｎの組成比が４５ないし８０ａｔ％程度になるようにする。
【００３３】
以後、ＩＧＺＯ活性層１０８をパターニングした後、ソース及びドレイン領域のＩＧＺＯ活性層１０８と接触されるようにソース及びドレイン電極１１０ａ及び１１０ｂを形成する。
【００３４】
［実施例］
硝子基板１００上にシリコン酸化膜ＳｉＯｘでバッファー層１０２を形成して、バッファー層１０２上に２００ｎｍ厚さのモリタングステンＭｏＷを蒸着した後、パターニングしてゲート電極１０４を形成する。本実施例ではゲート電極１０４の表面積は７０×７０ｍｍ２になるようにした。
【００３５】
３３０℃の温度でプラズマ化学気相蒸着（ＰＥＣＶＤ）方法で、ゲート電極１０４を含む上部にシリコン窒化膜ＳｉＮｘを２００ｎｍ厚さに蒸着してゲート絶縁膜１０６を形成し、コスパッタリング装置を利用して常温でゲート絶縁膜１０６上にＩＧＺＯ活性層１０８を形成する。非晶質状態のＩＧＺＯ活性層１０８は、５０ｎｍの厚さで形成してチャンネル領域の幅（Ｗｉｄｔｈ）と長さ（Ｌｅｎｇｔｈ）はそれぞれ１０００μｍ及び１５０μｍになるようにした。
【００３６】
ＩＧＺＯ活性層１０８を形成するためにＩｎ２Ｇａ２ＺｎＯ７ターゲット２２及びＩｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４を使っており、チャンバ１０内部の圧力を５ｍＴｏｒｒ程度に維持させて、工程ガスとしてアルゴンＡｒ及び酸素を６５：３５の割合で供給した。この時、Ｉｎ２Ｇａ２ＺｎＯ７ターゲット２２には４５０Ｗの高周波バイアス電力２３を印加し、Ｉｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４には３００Ｗないし７００Ｗの高周波バイアス電力２５を印加した。
【００３７】
以後、ＩＧＺＯ活性層１０８をパターニングして、常温で上部面の全体に２００ｎｍ厚さの透明電極物質ＩＺＯを蒸着した後、パターニングしてソース及びドレイン領域のＩＧＺＯ活性層１０８と接触されるようにソース及びドレイン電極１１０ａ及び１１０ｂを形成する。
【００３８】
本実施例ではパターニング工程のためにシャドウーマスク（ｓｈａｄｏｗ  ｍａｓｋ）を使っており、上記のように製造された薄膜トランジスターを３５０℃の温度で１時間熱処理した。
上記実施例によって製造された薄膜トランジスターの電気的特性分析のために半導体パラメータ分析機（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｐａｒａｍｅｔｅｒ  ａｎａｌｙｚｅｒ：Ａｇｉｌｅｎｔ４１５６Ｃ）が使われ、測定は常温で実施した。
【００３９】
図３Ａ及び図３Ｂは、本発明によって製造された薄膜トランジスターの移動度特性（ｔｒａｎｓｆｅｒ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）を測定した結果であり、図３ＡはＩｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４に印加されるバイアス電力２５を０Ｗに調節した場合で、図３ＢはＩｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４に印加されるバイアス電力２５を４００Ｗに調節した場合である。
【００４０】
ドレイン電圧ＶＤＳが５．１Ｖで、ドレインを通じてＬ／Ｗ×１０ｎＡの電流が流れるようにした時、閾値電圧（ＶＴ、ｓａｔ）はゲート電極１０４に印加される電圧によって定義される。低いドレイン電圧（ＶＤＳ≦１Ｖ）からトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）によって誘導された電界移動度（ｆｉｅｌｄ−ｅｆｆｅｃｔｍｏｂｉｌｉｔｙ：μＦＥ）は、下記の式１によって決まる。
【００４１】
【数１】
0005160192.tif 000002
【００４２】
ここで、Ｃｉ及びｇｍは、それぞれ単位面積当たりゲートキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）及びトランスコンダクタンスである。前記移動度特性からスロップファクター（Ｓ  ｆａｃｔｏｒ）は、下記の式２のように求められる。
【００４３】
【数２】
0005160192.tif 000003
【００４４】
非晶質ＩＧＺＯ活性層１０８での界面トラップ状態密度（ｄｅｎｓｉｔｙ  ｏｆ  ｉｎｔｅｒｆａｃｅ  ｔｒａｐ  ｓｔａｔｅｓ：Ｎｔ）と絶縁層界面（ｄｉｅｌｅｃｔｒｉｃ  ｉｎｔｅｒｆａｃｅ）は、下記の式３を利用して得ることができる。
【００４５】
【数３】
0005160192.tif 000004
【００４６】
バイアス電力２５を０Ｗに調節した場合の薄膜トランジスターでは、１１．２±２．０ｃｍ２／Ｖｓの移動度（μＦＥ）を持つＮ−チャンネル伝導度が観察された。非晶質ＩＧＺＯ層をチャンネルとして使う電界效果トランジスターＦＥＴは、ノーマリーオフ（ｎｏｒｍａｌｌｙ  ｏｆｆ）で、蓄積モード（ａｃｃｕｍｕｌａｔｉｏｎ  ｍｏｄｅ）（閾値電圧（ＶＴ、ｓａｔ＝８．１４±０．３６Ｖ）で動作する。スロップファクター（Ｓ  ｆａｃｔｏｒ）とオンオフ電流比（Ｉｏｎ／ｏｆｆ）は、それぞれ１．１１±０．０６Ｖ／ｄｅｃ及び６．６×１０６である。
【００４７】
バイアス電力２５を４００Ｗに調節した場合の薄膜トランジスターでは、重要な性能向上が観測された。オフ電流（Ｉｏｆｆ）（〜１．７×１０１１Ａ）は、減少されない条件で移動度（μＦＥ）及びスロップファクターはそれぞれ１９．３±０．７０ｃｍ２／Ｖｓ及び０．３５±０．０２Ｖ／ｄｅｃに向上した。また、閾値電圧（ＶＴ、ｓａｔ）は、約０Ｖ（０．５９Ｖ）程度に変化されたが、これは有機電界発光表示装置の消費電力を減少させるのに重要な要素と作用することができる。
【００４８】
図３Ｃ及び図３Ｄは、本発明の実施例によって製造された薄膜トランジスターの出力特性を測定した結果であり、図３Ｃは、Ｉｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４に印加されるバイアス電力２５を０Ｗに調節した場合で、図３ＤはＩｎ２Ｏ３−１０ｗｔ％ＺｎＯターゲット２４に印加されるバイアス電力２５を４００Ｗに調節した場合である。
【００４９】
ドレイン電流（ＩＤＳ）の変化を通じて分かるように電界效果トランジスター（ＦＥＴ）の場合のように良好なピンチオフ（ｐｉｎｃｈ−ｏｆｆ）、及び飽和（ｓａｔｕｒａｔｉｏｎ）特性を示す。有機電界発光表示装置でフルホワイトグレー（ｆｕｌｌ  ｗｈｉｔｅ  ｇｒａｙ）を表示するためには、おおよそ１μＡのドレイン電流（ＩＤＳ）が必要である。
【００５０】
バイアス電力２５を０Ｗに調節した場合の薄膜トランジスターは、ゲート及びソースの間の電圧（ＶＧＳ）が８Ｖである時、飽和ドレイン電流（ＩＤＳ）が１．４５μＡである反面、バイアス電力２５を４００Ｗに調節した場合の薄膜トランジスターは、ゲート及びソースの間の電圧（ＶＧＳ）が２Ｖである時にも飽和ドレイン電流（ＩＤＳ）が３．０１μＡで示された。
【００５１】
図４は、ＩｎＺｎＯターゲット２４に印加されるバイアス電力による薄膜トランジスターの移動度（μＦＥ）、及びスロップファクターの依存性を図示したグラフであり、ＩｎＺｎＯターゲット２４に印加されるバイアス電力が増加するほど移動度（μＦＥ）が増加することが分かる。
【００５２】
バイアス電力が６００Ｗまで増加すれば移動度が２４．０±０．６４ｃｍ２／Ｖｓまで増加して、この後、徐徐に減少して７００Ｗから２１．７±１．３９ｃｍ２／Ｖｓの移動度を示す。これと反対にＩｎの量が増加すれば閾値電圧（ＶＴ、ｓａｔ）は、徐々に減少される。７００Ｗである時、閾値電圧（ＶＴ、ｓａｔ）は−１２．１±１．９１Ｖであり、蓄積モードから空乏モードに変化されることが分かる。
【００５３】
図５は、ＩｎＺｎＯターゲット２４に印加されるバイアス電力による薄膜トランジスターの閾値電圧（ＶＴ、ｓａｔ）及びオフ電流の依存性を図示したグラフであり、ＩｎＺｎＯターゲット２４に印加されるバイアス電力によって閾値電圧（ＶＴ、ｓａｔ）が制御されることができるということを示す。しかし、バイアス電力を７００Ｗ以上に増加させれば漏洩電流が急激に増加するからバイアス電力を７００Ｗ以下に調節することが望ましい。
【００５４】
高いバイアス電力条件で起きる移動度（μＦＥ）の低下は、スパッタリング過程で高いエネルギーを持つイオンの衝突によるものと説明可能である。強いイオンの衝突は、下部ゲート絶縁膜との界面特性を低下させる。また、高いバイアス電力条件で強いイオンの衝突による深いレベル欠陷（ｄｅｅｐ  ｌｅｖｅｌ  ｄｅｆｅｃｔ）の生成、及び薄膜内でアルゴン（Ａｒ＋）のようなスパッタリングイオンの結合は、素子の特性に不利な影響を及ぼすであろう。
【００５５】
このような推測は、６００Ｗ以上のバイアス電力条件でゲート電圧の変化や界面トラップ状態密度（Ｎｔ）が急激に増加されるという事実によって確認される（表１参照）。
【００５６】
下記の表１は、ＩｎＺｎＯターゲット２４に印加されるバイアス電力による陽イオンＩｎ、Ｇａ及びＺｎ及び界面トラップ状態密度（Ｎｔ）の変化を示したもので、二つのＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４を使って、ＩｎＺｎＯターゲット２４に印加されるバイアス電力を増加させることで蒸着速度の向上によってＩｎの量が増加される。これは、蒸着速度の向上によってＩｎＺｎＯターゲット２４から蒸着されるＩｎの量が増加するからである。
【００５７】
【表１】
0005160192.tif 000005
【００５８】
上記表１から分かるように、本発明によればＩＧＺＯ活性層１０８に含有されたＩｎの組成比を４５ないし８０ａｔ％になるように調節できるが、最適の移動度及びスロップファクター改善效果を得るためにはＩｎの組成比を５５ないし７５ａｔ％になるように調節することが望ましい。
【００５９】
下記の表２は、単一ＩｎＧａＺｎＯターゲットを使った従来の薄膜トランジスター（Ｒｅｆ）と本発明によって製造された薄膜トランジスター（Ｃｏｓｐｕｔｔｅｒｅｄ）の電界移動度（μＦＥ）、スロップファクター（Ｓ）、オンオフ電流比（Ｉｏｎ／ｏｆｆ）、閾値電圧（ＶＴ、ｓａｔ）及び界面トラップ状態密度（Ｎｔ）を測定したもので、本発明の薄膜トランジスターで電界移動度（μＦＥ）及びスロップファクターが１９．３±０．７４ｃｍ２／Ｖｓ及び０．３６±０．０２Ｖ／ｄｅｃで、従来に比べて大幅改善されたことが分かる。スロップファクターの改善は、界面トラップ状態密度（Ｎｔ）の低下によるものであることが分かる。
【００６０】
【表２】
0005160192.tif 000006
【００６１】
図６Ａ及び図６Ｂは、本発明の実施例による薄膜トランジスターの製造方法を説明するための断面図であり、上部ゲート構造の一例を示す。
図６Ａを参照すれば、まず、基板２００上にバッファー層２０２を形成して、バッファー層２０２上にチャンネル領域、ソース領域及びドレイン領域を提供する活性層２０４を形成する。
【００６２】
活性層２０４は図１を通じて説明したように、本発明による半導体活性層製造方法で形成する。ＩｎＧａＺｎＯターゲット２２及びＩｎＺｎＯターゲット２４からＩｎ、Ｇａ及びＺｎを含むイオンが蒸着されて基板２００上にＩＧＺＯ活性層２０４が形成されるようにする。この時、バイアス電力の大きさ、電子ビームやパルスレーザーの強さを調節するか、ＩｎＺｎＯターゲット２４のモル比を調節してＩｎの組成比が４５ないし８０ａｔ％程度になるようにする。
【００６３】
図６Ｂを参照すれば、ＩＧＺＯ活性層２０４を含む全面にゲート絶縁膜２０６を形成して、チャンネル領域のゲート絶縁膜２０６上にゲート電極２０８を形成する。ゲート電極２０８を含む上部に層間絶縁膜２１０を形成して、層間絶縁膜２１０とゲート絶縁膜２０６をパターニングしてソース及びドレイン領域の所定部分が露出するようにコンタクトホールを形成する。そして、コンタクトホールを通じてソース及びドレイン領域のＩＧＺＯ活性層２０４と接触されるようにソース及びドレイン電極２１２ａ及び２１２ｂを形成する。
【図面の簡単な説明】
【００６４】
【図１】本発明による半導体活性層製造方法を説明するためのコスパッタリング装置の構成図である。
【図２Ａ】本発明の一実施例による薄膜トランジスターの製造方法を説明するための断面図である。
【図２Ｂ】本発明の一実施例による薄膜トランジスターの製造方法を説明するための断面図である。
【図３Ａ】本発明によって製造された薄膜トランジスターの移動度特性を説明するためのグラフである。
【図３Ｂ】本発明によって製造された薄膜トランジスターの移動度特性を説明するためのグラフである。
【図３Ｃ】本発明によって製造された薄膜トランジスターの出力特性を説明するためのグラフである。
【図３Ｄ】本発明によって製造された薄膜トランジスターの出力特性を説明するためのグラフである。
【図４】バイアス電力による薄膜トランジスターの移動度とスロップファクターの依存性を図示したグラフである。
【図５】バイアス電力による薄膜トランジスターの閾値電圧とオフ電流の依存性を図示したグラフである。
【図６Ａ】本発明の他の実施例による薄膜トランジスターの製造方法を説明するための断面図である。
【図６Ｂ】本発明の他の実施例による薄膜トランジスターの製造方法を説明するための断面図である。
【符号の説明】
【００６５】
１０  チャンバ
１２  ガス注入口
２２  第１ターゲット
２３  第１バイアス電力
２４  第２ターゲット
２５  第２バイアス電力
２６  プレート
２８  プラズマ
３０、１００、２００  基板
３１、１０８、２０４  ＩＧＺＯ活性層
１０２、２０２バッファー層
１０４、２０８ゲート電極
１０６、２０６ゲート絶縁膜
１１０ａ、２１２ａ  ソース電極
１１０ｂ、２１２ｂ  ドレイン電極
２１０  層間絶縁膜
【図１】
0005160192.tif 000007
【図２Ａ】
0005160192.tif 000008
【図２Ｂ】
0005160192.tif 000009
【図３Ａ】
0005160192.tif 000010
【図３Ｂ】
0005160192.tif 000011
【図３Ｃ】
0005160192.tif 000012
【図３Ｄ】
0005160192.tif 000013
【図４】
0005160192.tif 000014
【図５】
0005160192.tif 000015
【図６Ａ】
0005160192.tif 000016
【図６Ｂ】
0005160192.tif 000017