(57)【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）に形成される、交差結合された第１及び第２のらせん状インダクターであって、
前記ＩＣに形成された導体の個々の層（40D、120A、40F、120C）からなる第１の部分（42C、122A）と第２の部分（42D、122B）を有する第１のらせん状導体と、
前記第１のらせん状導体に非常に接近しており、前記ＩＣに形成された導体の個々の層（50D、130A、50F、130C）からなる第１の部分（52C、132A）と第２の部分（52D、132B）を有する第２のらせん状導体とからなり、
前記第１のらせん状インダクターが、前記第１のらせん状導体の前記第１の部分（42C、122A）、及び前記第２のらせん状導体の前記第２の部分（52D、132B）より形成され、前記第２のらせん状インダクターが、前記第１のらせん状導体の前記第２の部分（42D、122B）、及び前記第２のらせん状導体の前記第１の部分（52C、132A）より形成される、交差結合された第１及び第２のらせん状インダクター。
【請求項２】
前記第１のらせん状導体の前記第１の部分（42C、122A）における第１の電磁界が、前記第１のらせん状導体の前記第２の部分（42D、122B）において方向を変化させ、前記磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、請求項１に記載の交差結合された第１及び第２のらせん状インダクター。
【請求項３】
前記第２のらせん状導体の前記第１の部分（52C、132A）における第２の電磁界が、前記第２のらせん状導体の前記第２の部分（52D、132B）において方向を変化させ、前記磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、請求項２に記載の交差結合された第１及び第２のらせん状インダクター。
【請求項４】
集積回路（ＩＣ）において磁気結合を生成するための方法であって、
互いに非常に接近している第１及び第２のらせん状インダクターに電流を通電することを含み、各インダクターが少なくとも、前記ＩＣに形成された導体の個々の層（40D、120A、40F、120C）からなる第１の部分（42C、122A）と第２の部分（42D、122B）を有する第１のらせん状導体、及び前記ＩＣに形成された導体の個々の層（50D、130A、50F、130C）からなる第１の部分（52C、132A）と第２の部分（52D、132B）を有する第２のらせん状導体を有し、前記第１のらせん状インダクターが、前記第１のらせん状導体の前記第１の部分（42C、122A）、及び前記第２のらせん状導体の前記第２の部分（52D、132B）により形成されており、前記第２のらせん状インダクターが、前記第１のらせん状導体の前記第２の部分（42D、122B）、及び前記第２のらせん状導体の前記第１の部分（52C、132A）により形成されている、方法。
【請求項５】
前記第１のらせん状導体の前記第１の部分（42C、122A）における第１の電磁界が、前記第１のらせん状導体の前記第２の部分（42D、122B）において方向を変化させ、前記第１の磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、請求項４に記載の方法。
【請求項６】
前記第２のらせん状導体の前記第１の部分（52C、132A）における第２の電磁界が、前記第２のらせん状導体の前記第２の部分（52D、132B）において方向を変化させ、前記第２の磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に形成される、交差結合されたインダクターに関する。
【背景技術】
【０００２】
差動共振型（即ち、インダクター／コンデンサ（ＬＣ）を用いた）発振器は、集積回路（ＩＣ）システムにおいて、低ジッターの周波数合成を行うために、ますます使用されている。この傾向は、相互接続配線金属層を用いて、良好なＱ（quality factor）を備えるインダクターをモノリシックに実現することの、比較的最近の実現可能性の結果として可能になっている。質的に、共振システムのＱは、システムの全エネルギーとサイクル毎に失われたエネルギーの比である。図１は、理想的に同一のインダクター４と５、及び可変コンデンサ６と７からなる一対の共振ＬＣタンク２と３を有する共振型発振器回路１のブロック図を示す。各共振タンクは、ｆ＝１／２π（ＬＣ）０．５の周波数において、他のタンクに対して差動的に発振し、ここで、Ｌは、タンクインダクターのインダクタンスの値であり、Ｃはタンク可変コンデンサの静電容量の値である。交差結合されたゲイントランジスタ８と９が、周期的にエネルギーをタンク２と３に補充し、インダクターとコンデンサの寄生抵抗損失に起因して減衰および消滅する発振を維持する。調節可能な出力周波数は一般に、或る制御電圧Ｖcontrolを用いて、可変コンデンサ６と７の静電容量を調整する（modulate:変調する）ことにより生成される。
【０００３】
図２は、例えば、３つの巻線１２、１３及び１４を形成するために、相互接続金属の単一の層を用いてＩＣに形成された既知の平面スパイラルインダクター１１の斜視図を示す。インダクター１１の第１の巻線１２は、端部１５から始まり、第３の巻線１４が端部１６で終了しており、端部１６は、バイア１８と１９及び下方経路要素２１によって、給電部１７に相互接続される。係るインダクターは、一般にインダクターが形成される場所である最も高い相互接続段と下段の半導体基板との間の物理的な分離が、基板に磁気的に誘導される過電流の結果として散逸されるエネルギーを最小にすることを保証するという事実により、比較的良好なＱを呈するように構築され得る。しかしながら、インダクターの巻線間の相互磁気結合が弱いので、これらのインダクターは一般に、目標の自己インダクタンスを達成するために極めて大きくする必要があり、ひいてはＩＣの大きな面積を浪費し、具現化形態をかなり高価にする。
【０００４】
図１に示されたタイプの回路設計を達成するために、図２に示された一対の平面スパイラルインダクターを使用することにより、ＩＣに差動共振型発振器を形成することは知られている。差動共振型発振器において、２つの平面スパイラルインダクター間の相互誘導性結合は通常、２つのインダクター間に非常に強い磁気結合を提供するために調整される。インダクター間の強い磁気結合は、ＩＣ製造中に生じる左側共振タンクと右側共振タンクとの間の非対称性および不整合に起因して生じる可能がある問題を軽減する。また、強い結合は、左側タンクが右側タンクから非差動的態様で振る舞う可能性がある、望ましくない非線形効果を防ぐこともできる。強い結合がない場合、２つの共振タンクは、非差動的態様で互いに無関係に発振する可能性がある。
【０００５】
負性インピーダンス生成器（即ち、交差結合されたゲイントランジスタ８と９）を介して２つのタンクを結合することは一般に、タンクの非対称性により生じる影響を除去するのには不十分である。係る影響の１つは、大きな電圧振幅に起因して、右側タンクと異なる電圧振幅、及び右側タンクと１８０°位相で整合していない状態で発振している左側タンクが、可変同調コンデンサ６と７の概して非常に非線形な静電容量−対−制御電圧特性に関して発振することである。係る不安定性は、望ましくない発振器の出力ジッターを生じる可能性がある。
【０００６】
２つのタンクを密接に結合する１つの知られた実際の態様は、インダクターの交差結合により、差動共振型発振器の平面スパイラルインダクターの強い磁気結合を実現している。図３は、平面スパイラルインダクター２２と２３の交差結合対２１の斜視図を示す。図面を簡略化するために、各インダクターは単一の巻線を有するものとして示される。インダクター２３は、バイア２４と２５及び交差結合要素２６により、インダクター２２と交差結合される。
【０００７】
密接な相互結合は図３に示される交差結合された平面インダクター対２１で達成され得るが、インダクター対２１はダイ上で比較的大きな量の面積を浪費する。ダイのコストは面積に比例するので、面積は、特定の回路アーキテクチャ、及び応用形態の実際の実現に大幅な障害になる可能性がある。さらに、インダクター２２と２３の巻線の向きは、非常に強い負の磁気結合が存在するようになる。左側および右側タンク発振器の差動的特性が考慮に入れられる場合、この正味の負の結合の極性は、２つのインダクター２２及び２３と基板との間に正味の付加的な磁気結合を生じるように反転される。この結合は、基板に磁気的に誘導される過電流の結果として散逸されるエネルギー、及びより低いインダクターのＱにつながる可能性がある。
【０００８】
さらに、２つの平面スパイラルインダクター２２と２３の結果としての向きは、別の主要な欠点を生じる。磁束線の向きを求めるために、右手の法則が適用される場合、差動的に駆動されるインダクターからの磁界が、基板およびインダクターの周囲の近傍を通り抜ける際に付加されることが明らかになる。これは、過電流の生成を通じてノイズを生じさせ、それにより単一のＩＣダイにモノリシックに集積され得る共振型発振器の数が制限される可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
インダクター間に強い相互磁気結合を有し、ＩＣ基板に生成される過電流に起因したエネルギー損失が低く、ＩＣダイ上の消費する面積量の少ない、ＩＣに形成されるインダクター対が必要とされている。
【課題を解決するための手段】
【００１０】
本発明は、ＩＣに形成される交差結合された第１及び第２のらせん状インダクターを提供する。交差結合された第１及び第２のらせん状インダクターは、第１の部分と第２の部分を有する第１のらせん状導体、及び第１の部分と第２の部分を有する第２のらせん状導体からなる。第２のらせん状導体は、第１のらせん状導体に非常に接近している。第１のらせん状インダクターは、第１のらせん状導体の第１の部分、及び第２のらせん状導体の第２の部分により形成される。第２のらせん状インダクターは、第１のらせん状導体の第２の部分、及び第２のらせん状導体の第１の部分により形成される。
【００１１】
また、本発明は、ＩＣにおいて磁気結合を生成するための方法も提供する。方法は、互いに非常に接近している第１及び第２のらせん状インダクターに電流を通電することを含む。各インダクターは少なくとも、第１の部分と第２の部分を有する第１のらせん状導体、及び第１の部分と第２の部分を有する第２のらせん状導体を有する。第１のらせん状インダクターは、第１のらせん状導体の第１の部分、及び第２のらせん状導体の第２の部分により形成される。第２のらせん状インダクターは、第１のらせん状導体の第２の部分、及び第２のらせん状導体の第１の部分により形成される。
【００１２】
本発明のこれらの、及び他の特徴と利点は、以下の説明、図面、及び特許請求の範囲から明らかになるであろう。
【発明の効果】
【００１３】
本発明によれば、上記課題を解決することができる、ＩＣに形成される一対の交差結合されたらせん状インダクターが提供される。
【発明を実施するための最良の形態】
【００１４】
本発明は、差動共振型発振器回路を作製するためにＩＣに形成される他の素子と連係して使用され得る、ＩＣに形成される一対の交差結合されたらせん状インダクターを提供する。図４は、ＩＣに形成される既知のらせん状インダクター２７の斜視図を示す。らせん状インダクター２７は、ＩＣの個々の金属層に形成される巻線２８Ａ〜２８Ｈを有する。巻線は、バイア２９Ａ〜２９Ｈにより相互接続される。巻線２８Ａと２８Ｂはそれぞれ、巻線２９Ａと２９Ｂが単一の巻線として機能するように、バイア２９Ａと２９Ｂにより互いに短絡されている。従って、既知のらせん状インダクターのこの例において、インダクターは７つの巻線を有する。また、より多い数またはより少ない数の巻線を有するらせん状インダクターの他の構成も知られている。
【００１５】
ＩＣにらせん状インダクターを構成することは知られているが、平面スパイラルインダクターは、ジッターを低減するそれらの高いＱに起因して、ＩＣに使用されるインダクターの飛び抜けて一般的な形態である。らせん状インダクターは、平面スパイラルインダクターよりも低いＱを有し、それ故に一般にジッターに影響されやすい。しかしながら、本発明の交差結合されたらせん状インダクターでもって回路シミュレーションを実施した際、交差結合されたらせん状インダクターの巻線間に存在する強い相互磁気結合が、左側および右側共振タンクを非差動的態様で、即ちタンク間で１８０°以外の位相整合状態で発振させる可能性がある望ましくない非線形効果を除去することが観測された。高いＱを有することと１８０°位相整合を維持することとの間のこのトレードオフは、特定の状況の下で正当化される。即ち、１８０°位相整合がインダクター間で確実に維持されるために、若干のＱを犠牲にする利点が存在する。
【００１６】
さらに、本発明の交差結合されたらせん状インダクターの巻線間に存在する強い相互結合により、交差結合されたらせん状インダクターを実現するために必要とされるダイの面積量が、同様の相互結合強度を備える交差結合された平面スパイラルインダクター対を実現するために必要とされるダイの面積量と比較して低減されることが可能になる。さらに、差動的に駆動される本発明の交差結合されたらせん状インダクターを並べて置くこと、及び交差結合された巻線の向きは、インダクターの周囲の領域、特に下にある半導体基板へ貫入する正味の磁界を低減する。従って、ＩＣのインダクターの周囲の近傍への磁気的な貫入が、加法的ではなく減法的であり、これによりエネルギー損失の原因になる過電流がＩＣ基板に生成される可能性が低減される。
【００１７】
図５は、１つの例示的な実施形態による、本発明の交差結合されたらせん状インダクター対３０の斜視図を示す。この実施形態によれば、らせん状インダクター対３０は、第１のインダクター４０及び第２のインダクター５０からなる。インダクター対３０は、８つの金属層ＩＣプロセスを用いて、ＩＣの８つの金属層に形成される。当然のことながら、本発明は任意の特定のＩＣプロセスに制限されない。また、本発明は、インダクターが有する巻線の数に関して、又は交差結合される巻線の数に関しても制限されない。
【００１８】
図５に示された例示的な実施形態において、インダクター４０と５０はそれぞれ、６つの巻線を有するが、インダクター４０と５０はそれぞれ、８つの金属層に形成される。インダクター４０の最も下側の層（層１）から最も上側の層（層８）まで、層はそれぞれ４０Ａ〜４０Ｈで表記される。同様に、インダクター５０の最も下側の層から最も上側の層まで、層はそれぞれ５０Ａ〜５０Ｈで表記される。バイア４３〜４９及び５１は、インダクター４０の層４０Ａ〜４０Ｈを相互接続する。バイア５３〜５９及び６１は、インダクター５０の層５０Ａ〜５０Ｈを相互接続する。
【００１９】
供給電圧ＶＤＤに接続されるＴ接続部９１が、層１に形成される。電流ｉ１とｉ２が、Ｔ接続部からインダクター４０と５０のそれぞれへ図示された方向に流れる。インダクター４０の層１（４０Ａ）から始まり、電流ｉ１は矢印３９により示されるように反時計回り方向に流れる。電流は、バイア４３と４４によって互いに短絡された層１（４０Ａ）と層２（４０Ｂ）の組み合わせにより形成された巻線４２Ａを流れる。短絡している層４０Ａと４０Ｂは、並列に配置され、それにより、より高いＱの他の各巻線４２Ｂ〜４２Ｆの抵抗に比べて巻線４２Ａの抵抗が本質的に半分になる。巻線４２Ａを流れる電流がバイア４５を介して層３（４０Ｃ）へ流入する。電流は、層３（４０Ｃ）に形成された巻線４２Ｂを、同じ反時計回り方向に流れる。巻線４２Ｂを流れる電流は、バイア４６を介して層４（４０Ｄ）に形成された巻線４２Ｃへ流入する。電流は、層４（４０Ｄ）に形成された巻線４２Ｃを、矢印４１により示されるように同じ反時計回り方向に流れる。
【００２０】
巻線４２Ｃ流れる電流は、電流をインダクター４０からインダクター５０へ交差結合する交差結合要素６０へ、バイア４７を介して流入する。交差結合要素６０は、バイア５８によりインダクター５０の層５０Ｆに接続される。層５０Ｅは、巻線を形成するために使用されないが、交差結合要素を形成するために使用されるという理由で、波線により表される。電流は、層５０Ｆに形成された巻線５２Ｄを、矢印７１により示されるように、時計回り方向に流れる。巻線５２Ｄを流れる電流は、バイア５９を介してインダクター５０の層５０Ｇに形成された巻線５２Ｅへ流入する。電流は巻線５２Ｅを同じ時計回り方向に流れ、バイア６１を介してインダクター５０の層５０Ｈに形成された巻線５２Ｆに流入する。電流は、層５０Ｈに形成された巻線５２Ｆを、矢印７２により示されるように、同じ時計回り方向に流れる。
【００２１】
さて、インダクター５０からインダクター４０への電流の交差結合が説明される。インダクター５０の層１（５０Ａ）から始まり、電流ｉ２は矢印６２により示されるように反時計回り方向に流れる。電流は、バイア５３と５４によって互いに短絡された、インダクター５０の層１（５０Ａ）と層２（５０Ｂ）の組み合わせにより形成された巻線５２Ａを流れる。上述したように、短絡している層５０Ａと５０Ｂは、並列に配置され、それにより、他の各巻線５２Ｂ〜５２Ｆの抵抗に比べて巻線５２Ａの抵抗が本質的に半分になる。巻線５２Ａを流れる電流がバイア５５を介して層３（５０Ｃ）へ流入する。電流は、層３（５０Ｃ）に形成された巻線５２Ｂを、同じ反時計回り方向に流れる。巻線５２Ｂを流れる電流は、バイア５６を介して層４（５０Ｄ）に形成された巻線５２Ｃへ流入する。電流は、層４（５０Ｄ）に形成された巻線５２Ｃを、矢印６３により示されるように同じ反時計回り方向に流れる。
【００２２】
巻線５２Ｃを流れる電流は、電流をインダクター５０からインダクター４０へ交差結合する交差結合要素７０へ、バイア５７を介して流入する。交差結合要素７０は、バイア４８によりインダクター４０の層４０Ｆに接続される。層４０Ｅは、巻線を形成するために使用されないが、交差結合要素を形成するために使用されるという理由で、波線により表される。電流は、層４０Ｆに形成された巻線４２Ｄを、矢印８１により示されるように、時計回り方向に流れる。巻線４２Ｄを流れる電流は、バイア４９を介してインダクター４０の層４０Ｇに形成された巻線４２Ｅへ流入する。電流は巻線４２Ｅを同じ時計回り方向に流れ、バイア５１を介してインダクター４０の層４０Ｈに形成された巻線４２Ｆに流入する。電流は、層４０Ｈに形成された巻線４２Ｆを、矢印８２により示されるように、同じ時計回り方向に流れる。
【００２３】
看取されるように、インダクター４０と５０の各々から６つの巻線の合計３つが交差結合される。これは、この特定のインダクター対３０に最大の結合を提供する。図６に関連して以下に説明されるように、特定の状況の下での場合であるように、より弱い磁気結合が望まれる場合には、より少ない数の巻線が交差結合される。図５の上記説明から留意され得る本発明の重要な態様の１つは、電流がインダクター４０からインダクター５０へ、及びインダクター５０からインダクター４０へ交差結合される場合に、磁界が極性を反転させることである。例えば、電流は、インダクター５０の層５０Ｄに形成された巻線５２Ｃに反時計回り方向に流れるが、インダクター４０の層４０Ｆに形成された巻線４２Ｄに時計回り方向に流れる。同様に、電流は、インダクター４０の層４０Ｄに形成された巻線４２Ｃに反時計回り方向に流れるが、インダクター５０の層５０Ｆに形成された巻線５２Ｄに時計回り方向に流れる。本発明によれば、確認されるように、この向きは、インダクター４０と５０との間で１８０°位相整合が維持される、即ちインダクターが差動的に駆動されることを保証する非常に強い相互磁気結合を提供する。さらに、達成された非常に強い磁気結合により、交差結合されたらせん状インダクター対がＩＣ上で消費する面積を、比較できる平面スパイラルインダクター対よりも少なくできる。
【００２４】
図６は、本発明の別の例示的な実施形態による、交差結合されたらせん状インダクター対１１０を示す。この実施形態によれば、各インダクターからの単一の巻線が他のインダクターに交差結合される。インダクター１２０は８つの金属層１２０Ａ〜１２０Ｈに形成される。層１２０Ａ及び１２０Ｃ〜１２０Ｈのそれぞれは、それに形成された巻線１２２Ａ〜１２２Ｇを有する。巻線１２２Ａ〜１２２Ｇは、バイア１４１〜１４７により相互接続される。インダクター１３０は８つの金属層１３０Ａ〜１３０Ｈに形成される。層１３０Ａ及び１３０Ｃ〜１３０Ｈのそれぞれは、それに形成された巻線１３２Ａ〜１３２Ｇを有する。巻線１３２Ａ〜１３２Ｇは、バイア１５１〜１５７により相互接続される。層１２０Ｂと１３０Ｂは巻線を形成するために使用されないが、代わりに交差結合要素１４０と１５０を形成するために使用される。
【００２５】
電流ｉ１とｉ２はそれぞれ、ＶＤＤに結合されるＴ接続部１６１からインダクター１２０と１３０の巻線１２２Ａと１３２Ａのそれぞれへ、図示された方向に流れる。インダクター１２０の巻線１２２Ａにおいて、電流は、矢印１７１により示されるように、反時計回り方向に流れる。巻線１２２Ａを流れる電流は、バイア１４１を介して交差結合要素１４０へ流入する。交差結合要素１４０を流れる電流は、バイア１５２を介して、インダクター１３０の層１３０Ｃに形成された巻線１３２Ｂへ流入する。電流は、矢印１８２により示されるように、巻線１３２Ｂを時計回り方向に流れる。電流は、矢印１８３により示されるように、巻線１３２Ｃ〜１３２Ｇのそれぞれを同じ時計回り方向に流れる。
【００２６】
インダクター１３０の巻線１３２Ａにおいて、電流は、矢印１８１により示されるように、反時計回り方向に流れる。巻線１３２Ａを流れる電流は、バイア１５１を介して交差結合要素１５０へ流入する。交差結合要素１５０を流れる電流は、バイア１４２を介して、インダクター１２０の層１２０Ｃに形成された巻線１２２Ｂへ流入する。電流は、矢印１７２により示されるように、巻線１２２Ｂを時計回り方向に流れる。電流は、矢印１７３により示されるように、巻線１２２Ｃ〜１２２Ｇのそれぞれを同じ時計回り方向に流れる。
【００２７】
図６に示されたらせん状インダクター対１１０により提供される、より弱い結合は、インダクターの自己共振周波数が制限になる状況において有益である。各インダクターは、その誘導性リアクタンスが最も下側のコイルと基板との間とコイルとの間の正味の寄生容量により正確に相殺される場合に、その自己共振周波数に達する。この周波数を超えると、インダクターはコンデンサとして振る舞い、もはや役に立たない。インダクター対の自己共振周波数を増加させるために、２つの隣接する巻線間、及び最も下側の巻線と基板との間の実効容量性結合が低減される必要がある。この目標を如何にして達成するかという理解において、インダクターに沿って漸進的な抵抗性電圧降下が存在することを理解することが重要である。この漸進的な電圧降下は、全タンク電圧振幅のほんのわずかな部分量である、２つの隣接する巻線間の電位差につながる。その場合、実効静電容量は、これらの巻線間のＤＣ静電容量（キャパシタンス）の同じ部分量になる。同じ原理は、最も下側の巻線と基板との間の実効静電容量が、どうしてＤＣ静電容量のより少ない部分量になるかということを説明するために適用され得る。
【００２８】
２つの構成の細部は、自己共振周波数を増加させるために実施され得る。第１に、図６においてのように、交差結合された巻線の数を低減することにより、互いに面する対向するインダクターからの２つの巻線間の差動的な電位差が低減される。図６に示された例において、これは、主として層１及び層３の巻線間の容量性結合である。図５においてのような、より多くの巻線が交差結合される場合には、はるかに大きな実効容量性寄生成分が存在する。第２に、図５及び図６に示されたように、最も高い金属段ではなく、最も下側においてインダクター対を互いに結合することは、各インダクターの一端が固定電位に保持されるので、基板に対する実効容量性寄生成分を大幅に低減する（固定電位に保持される）。
【００２９】
留意されるべきは、本発明は例示的な実施形態に関連して説明され、本発明は本明細書に開示された実施形態に限定されないことである。また、本明細書に説明された実施形態に対して修正を行うことができ、係る全ての修正は、本発明の範囲内にある。例えば、係る修正は、異なる数の巻線を使用すること、隣接する金属層間で巻線を短絡すること、複数段の相互接続を用いてらせん状の態様で配線された平面スパイラルを組み込む混成物を形成することである。他の修正は、本明細書に提供された説明に鑑みて当業者に明らかになるであろう。
【００３０】
また、本発明は、共振型発振器に制限されず、例えば、密接な相互結合から利益を得ることができる回路のような他の回路に用途を見出すこともできる。係る回路の例は、ＲＦブロックを含む（低ノイズ増幅器、ミキサー、及び電力増幅器等）。
【００３１】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施形態を示す。
１．集積回路（ＩＣ）に形成される、交差結合された第１及び第２のらせん状インダクターであって、
第１の部分と第２の部分を有する第１のらせん状導体と、
前記第１のらせん状導体に非常に接近しており、第１の部分と第２の部分を有する第２のらせん状導体とからなり、
前記第１のらせん状インダクターが、前記第１のらせん状導体の前記第１の部分、及び前記第２のらせん状導体の前記第２の部分より形成され、前記第２のらせん状インダクターが、前記第１のらせん状導体の前記第２の部分、及び前記第２のらせん状導体の前記第１の部分より形成される、交差結合された第１及び第２のらせん状インダクター。
２．前記第１のらせん状導体の前記第１及び第２の部分が共に、前記ＩＣに形成された導体の複数の層からなる、上記１に記載の交差結合された第１及び第２のらせん状インダクター。
３．前記第２のらせん状導体の前記第１及び第２の部分が共に、前記ＩＣに形成された導体の複数の層からなる、上記２に記載の交差結合された第１及び第２のらせん状インダクター。
４．前記第１のらせん状導体の前記第１及び第２の部分のそれぞれが、前記ＩＣに形成された導体の複数の層からなり、前記第２のらせん状導体の前記第１及び第２の部分のそれぞれが、前記ＩＣに形成された導体の複数の層からなる、上記１に記載の交差結合された第１及び第２のらせん状インダクター。
５．前記第１のらせん状導体の前記第１の部分が、前記第２のらせん状導体の前記第２の部分に、導体により結合され、前記第１のらせん状導体の前記第２の部分が、前記第２のらせん状導体の前記第１の部分に、導体により結合される、上記１に記載の交差結合された第１及び第２のらせん状インダクター。
６．前記第１のらせん状導体の前記第１の部分における第１の電磁界が、前記第１のらせん状導体の前記第２の部分において方向を変化させ、前記磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、上記１に記載の交差結合された第１及び第２のらせん状インダクター。
７．前記第２のらせん状導体の前記第１の部分における第２の電磁界が、前記第２のらせん状導体の前記第２の部分において方向を変化させ、前記磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、上記６に記載の交差結合された第１及び第２のらせん状インダクター。
８．集積回路（ＩＣ）において磁気結合を生成するための方法であって、
互いに非常に接近している第１及び第２のらせん状インダクターに電流を通電することを含み、各インダクターが少なくとも、第１の部分と第２の部分を有する第１のらせん状導体、及び第１の部分と第２の部分を有する第２のらせん状導体を有し、前記第１のらせん状インダクターが、前記第１のらせん状導体の前記第１の部分、及び前記第２のらせん状導体の前記第２の部分により形成されており、前記第２のらせん状インダクターが、前記第１のらせん状導体の前記第２の部分、及び前記第２のらせん状導体の前記第１の部分により形成されている、方法。
９．前記第１のらせん状導体の前記第１の部分における第１の電磁界が、前記第１のらせん状導体の前記第２の部分において方向を変化させ、前記第１の磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、上記８に記載の方法。
１０．前記第２のらせん状導体の前記第１の部分における第２の電磁界が、前記第２のらせん状導体の前記第２の部分において方向を変化させ、前記第２の磁界の方向の変化により、前記ＩＣの基板において低減されたノイズレベルがもたらされる、上記９に記載の方法。
【図面の簡単な説明】
【００３２】
【図１】それぞれがインダクターと可変コンデンサを有する、一対の共振ＬＣタンクを有する共振型発振器回路のブロック図である。
【図２】３つの巻線を形成するために相互接続金属の単一の層を用いて、ＩＣに形成される既知の平面スパイラルインダクターの斜視図である。
【図３】平面スパイラルインダクターの交差結合対の斜視図である。
【図４】ＩＣに形成される既知のらせん状インダクターの斜視図である。
【図５】１つの例示的な実施形態による、本発明の交差結合されたらせん状インダクター対の斜視図である。
【図６】別の例示的な実施形態による、本発明の交差結合されたらせん状インダクター対の斜視図である。
【符号の説明】
【００３３】
30、110  交差結合されたらせん状インダクター対
40、50、120、130  インダクター
40A〜40H、50A〜50H、120A〜120H、130A〜130H  層
42A〜42F、52A〜52F、122A〜122G、132A〜132G  巻線
【図１】
0005160059.tif 000002
【図２】
0005160059.tif 000003
【図３】
0005160059.tif 000004
【図４】
0005160059.tif 000005
【図５】
0005160059.tif 000006
【図６】
0005160059.tif 000007