(57)【特許請求の範囲】
【請求項１】
入力信号を受けるように構成された入力ノードと、
前記入力ノードに結合され、不均等電力分割を使用して前記入力信号を分割し第１の電力レベル信号を第１の出力ノードにおよび第２の電力レベル信号を第２の出力ノードに供給するように構成された不均等電力スプリッタにおいて、前記第２の電力レベル信号は、前記第１の電力レベル信号と異なる電力レベルを有する不均等電力スプリッタと、
前記不均等電力スプリッタの前記第１の出力ノードに結合され、前記第１の電力レベル信号を受けて増幅するように構成された第１のトランジスタ増幅器を含む第１の増幅器経路と、
前記不均等電力スプリッタの前記第２の出力ノードに結合され、前記第２の電力レベル信号を受けて増幅するように構成された第２のトランジスタ増幅器を含む第２の増幅器経路において、前記第２のトランジスタ増幅器は、前記第１のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第２の増幅器経路と、
前記第１の増幅器経路からの前記増幅された第１の電力レベル信号と、前記第２の増幅器経路からの前記増幅された第２の電力レベル信号とを受けて合成するように構成された不均等コンバイナであって、前記第１のトランジスタ増幅器と、前記第２のトランジスタ増幅器とを絶縁するように構成されている前記不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項２】
前記第１のトランジスタ増幅器はＡ／Ｂ級で動作するようにバイアスされ、前記第２の
トランジスタ増幅器はＣ級で動作するようにバイアスされることを特徴とする請求項１に
記載の電力増幅回路。
【請求項３】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第１の電力レベル信号と前記増幅された第２の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項１に記載の電力増幅回路。
【請求項４】
前記不均等電力スプリッタは前記入力信号を前記第１の出力ノードにおいて−ＡｄＢの信号に、および前記第２の出力ノードにおいて−ＢｄＢの信号に分割するように構成され、前記不均等電力コンバイナは−ＡｄＢのレベルの前記増幅された第１の電力レベル信号と−ＢｄＢのレベルの前記増幅された第２の電力レベル信号とを合成するように構成され、ＡとＢは等しくないことを特徴とする請求項３に記載の電力増幅回路。
【請求項５】
Ａは−１に等しく、かつＢは−６．９に等しいことを特徴とする請求項４に記載の電力増幅回路。
【請求項６】
前記入力ノードと前記不均等電力スプリッタの間に結合された入力コンデンサをさらに備えることを特徴とする請求項１に記載の電力増幅回路。
【請求項７】
前記不均等コンバイナの出力に結合された変成器をさらに備えることを特徴とする請求項１に記載の電力増幅回路。
【請求項８】
前記第１のトランジスタ増幅器は第１のゲート幅を有し、前記第２のトランジスタ増幅器は前記第１のゲート幅より広い第２のゲート幅を有することを特徴とする請求項１に記載の電力増幅回路。
【請求項９】
前記第１のトランジスタ増幅器と前記不均等コンバイナの間の第１の伝送路および前記第２のトランジスタ増幅器と前記不均等コンバイナの間の第２の伝送路をさらに備え、前記第１の伝送路は前記第２の伝送路の位相長と異なる位相長を有することを特徴とする請求項１に記載の電力増幅回路。
【請求項１０】
前記不均等スプリッタは同相スプリッタを備え、前記不均等コンバイナは同相コンバイナを備えることを特徴とする請求項１に記載の電力増幅回路。
【請求項１１】
前記不均等電力スプリッタは、第３の電力レベル信号を第３の出力ノードに供給するようにさらに構成され、前記第３の電力レベル信号は、前記第１の電力レベル信号と異なる電力レベルを有し、前記電力増幅器は、前記不均等電力スプリッタの前記第３の出力ノードに結合され、前記第３の電力レベル信号受けて増幅するように構成された第３のトランジスタ増幅器を含む第３の増幅器経路をさらに備え、前記第３のトランジスタ増幅器は、前記第１または第２のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成され、前記不均等コンバイナは前記第３の増幅器経路からの前記増幅された第３の電力レベル信号を、前記第１および第２の増幅器経路からの前記増幅された第１および第２の電力レベル信号と共に受けて合成するようにさらに構成されることを特徴とする請求項１に記載の電力増幅回路。
【請求項１２】
前記不均等電力スプリッタは前記入力信号をある電力分割比で分割するように構成され、前記不均等電力コンバイナは前記増幅された第１の電力レベル信号と前記増幅された第２の電力レベル信号とを前記電力分割比と同じ比で合成するように構成されることを特徴とする請求項１１に記載の電力増幅回路。
【請求項１３】
前記不均等電力スプリッタは前記入力信号を前記第１の出力ノードにおいて−ＡｄＢの信号に、前記第２の出力ノードにおいて−ＢｄＢの信号に、前記第３の出力ノードにおいて−ＣｄＢの信号に分割するように構成され、前記不均等電力コンバイナは−ＡｄＢのレベルの前記増幅された第１の電力レベル信号と、−ＢｄＢのレベルの前記増幅された第２の電力レベル信号と、−ＣｄＢのレベルの前記増幅された第３の電力レベル信号とを合成するように構成され、ＡとＢは等しくなくかつＡとＣは等しくないことを特徴とする請求項１２に記載の電力増幅回路。
【請求項１４】
Ａは−１．５に等しく、Ｂは−８．４に等しく、Ｃは−８．４に等しいことを特徴とする請求項１３に記載の電力増幅回路。
【請求項１５】
前記第１のトランジスタ増幅器はＡ／Ｂ級で動作するようにバイアスされ、前記第２のトランジスタ増幅器はＢ級またはＣ級で動作するようにバイアスされ、前記第３のトランジスタ増幅器はＣ級で動作するようにバイアスされることを特徴とする請求項１１に記載の電力増幅回路。
【請求項１６】
前記第１のトランジスタ増幅器は第１のゲート幅を有し、前記第２のトランジスタ増幅器は前記第１のゲート幅より広い第２のゲート幅を有し、前記第３のトランジスタ増幅器は前記第１のゲート幅より広い第３のゲート幅を有することを特徴とする請求項１１に記載の電力増幅回路。
【請求項１７】
前記第１のトランジスタ増幅器と前記不均等コンバイナの間の第１の伝送路、前記第２のトランジスタ増幅器と前記不均等コンバイナの間の第２の伝送路、および前記第３のトランジスタ増幅器と前記不均等コンバイナの間の第３の伝送路をさらに備え、前記第１の伝送路は前記第２の伝送路または前記第３の伝送路の位相長と異なる位相長を有することを特徴とする請求項１１に記載の電力増幅回路。
【請求項１８】
入力信号を受けて増幅するように構成された第１のトランジスタ増幅器と、
前記入力信号を比に応じて増減した変形信号を受けて増幅するように構成され、前記第１のトランジスタ増幅器と異なる動作の級にバイアスされた第２のトランジスタ増幅器と、
前記第１のトランジスタ増幅器による、前記増幅された第１の電力レベル信号出力、および前記第２のトランジスタ増幅器による、前記増幅された第２の電力レベル信号出力を、１に等しくない電力合成比で受けて合成するように構成された不均等コンバイナであって、前記第１のトランジスタ増幅器と、前記第２のトランジスタ増幅器とを絶縁するように構成されている前記不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【請求項１９】
不均等電力分割を使用して入力信号を分割し、第１の電力レベル信号と第２の電力レベル信号とを供給する不均等電力スプリッタと、
前記第１の電力レベル信号を増幅する第１のトランジスタ増幅器を含む第１の増幅器経路と、
前記第２の電力レベル信号を増幅する第２のトランジスタ増幅器を含む第２の増幅器経路において、前記第２のトランジスタ増幅器は前記第１のトランジスタ増幅器と異なる前記入力信号の電力レベルにおいてオンになるように構成される第２の増幅器経路と、
前記増幅された第１の電力レベル信号と前記増幅された第２の電力レベル信号とを合成する不均等コンバイナと
を備えることを特徴とする電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子回路に関し、より詳細にはＲＦ電力増幅回路に関する。
【背景技術】
【０００２】
セルラー通信システムの基地局内で使用される電力増幅器などの電力増幅器は、多くの場合、ピーク電力よりもかなり低い出力電力レベルで動作する。不都合なことに、バックオフ（ｂａｃｋ−ｏｆｆ）電力レベルは、送信機における電力増幅器の効率を低下させる。従来の増幅器では、効率と入力駆動レベルの間には直接的な関連性が存在する。それゆえ、高効率（ＤＣからＲＦへの変換効率）は、多くの場合、ＲＦ入力電力レベルが、増幅器を圧縮（ｃｏｍｐｒｅｓｓｉｏｎ）または飽和状態で駆動するのに十分なだけ高くなるまでは得られない。マルチキャリア（ｍｕｌｔｉ−ｃａｒｒｉｅｒ）通信システムでは、増幅器ができるだけリニア（ｌｉｎｅａｒ）であることを保持することが望ましく、高効率のこの領域を使用することはできない。
【０００３】
バックオフ電力レベルにおいて改善された効率をもたらす電力増幅回路設計がドハティ（Ｄｏｈｅｒｔｙ）増幅回路であり、その回路は、主増幅器すなわちキャリア（ｃａｒｒｉｅｒ）増幅器からの電力と、補助増幅器すなわちピーク（ｐｅａｋ）増幅器からの電力を合成する。非特許文献１を参照されたい。従来型のドハティ回路２０を図１Ａに示す。この図に示すように、入力端子２１に加えられる入力信号は、スプリッタ（ｓｐｌｉｔｔｅｒ）２２により分割される。スプリッタ２２から入力信号を受ける主増幅器すなわちキャリア増幅器２３およびピーク増幅器２６は、最大電力を最適な効率で負荷Ｒに送り出すように設計される。キャリア増幅器２３はスプリッタ２２から直接入力信号を受け、一方、ピーク増幅器２６は四分の一波長（９０°）変成器（ｑｕａｒｔｅｒ  ｗａｖｅ（９０°）ｔｒａｎｓｆｏｒｍｅｒ）２５を介して入力信号を受ける。キャリア増幅器２３の出力は、もう１つの四分の一波長（９０°）変成器２４を通過し、合成ノード（ｃｏｍｂｉｎｉｎｇ  ｎｏｄｅ）２７においてピーク増幅器２６の出力と合成される。したがって、キャリア増幅器２３およびピーク増幅器２６の出力は、互いに分離されてはいない。それゆえ、ピーク増幅器２６がオンになった場合、キャリア増幅器２３に与えられる見掛け上の負荷は変化する。
【０００４】
キャリア増幅器２３は通常のＢ級の増幅器としてバイアスされ（ｂｉａｓｅｄ）、一方、ピーク増幅器２６は、ある最低の閾値（ｔｈｒｅｓｈｏｌｄ）を超える信号を増幅するためだけに設計される。ＬＤＭＯＳパワートランジスタに対して、この回路は、トランジスタをそのピンチオフ（ｐｉｎｃｈ−ｏｆｆ）電圧より低くＤＣバイアスして、Ｃ級に類似した動作させることにより達成することができる。２つの増幅器の出力は、特性インピーダンス（ｃｈａｒａｃｔｅｒｉｓｔｉｃ  ｉｍｐｅｄａｎｃｅ）Ｒの四分の一波長伝送路（ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）２４により接続され、最適負荷Ｒの半分の負荷がピーク増幅器２６の出力に取り付けられる。ＲＦ入力電力は、ピーク増幅器２６への入力において四分の一波長遅延（ｑｕａｒｔｅｒ−ｗａｖｅ  ｄｅｌａｙ）２５を伴って均等に分割され、それにより、２つの増幅器の出力電力が、Ｒ／２の負荷２８において同相となることが確定する。
【０００５】
ドハティ増幅回路は、Ｂ級のキャリア増幅器２３を、その最適負荷より２倍大きい見掛け上の負荷インピーダンスで動作させることにより、圧縮前の高効率を達成する。（ピーク増幅器２６がアクティブになる前は、キャリア増幅器２３に与えられる見掛け上の負荷インピーダンスは、四分の一波長変成器２４の存在のため２Ｒである。）したがって、キャリア増幅器２３は圧縮し、その最大電力の半分でピーク効率に達する。第２の増幅器すなわちピーク増幅器は、入力信号のピークの間だけアクティブとなる。ピーク増幅器がアクティブであるときは、キャリア増幅器２３の出力における見掛け上の負荷インピーダンスは低下する。最高効率は、ピーク増幅器２６がその最大電力を出力するときに再び達成される。こうして、キャリア増幅器２３は、６ｄＢの出力電力範囲で飽和寸前に保持されて、ピークに近い効率を維持することができる。
【０００６】
ドハティ増幅回路への入力ＲＦ電力が、ピーク増幅器２６をオンにするのに十分でない場合、出力電力のすべては、キャリア増幅器２３によって供給される。ピーク増幅器２６がオフの場合、その出力インピーダンスは非常に高く、キャリア増幅器２３の出力電力は完全に、負荷Ｒ／２に送り出される。上述の通り、四分の一波長変成器２４を通して実際にキャリア増幅器に与えられる負荷は、２Ｒである。それゆえ、デバイス電流は、電圧が飽和している間に最大電力で送り出される電流の半分である。その結果、デバイスは、その最大出力電力の半分を送り出すことになる。電流のＲＦおよびＤＣの両成分は、それらのピーク値の半分であるので、キャリア増幅器の最大出力電力の半分が最大リニア効率で負荷に供給される状態で、効率はその最大値となる。
【０００７】
ピーク増幅器２６が飽和するのに十分な入力ＲＦ電力が供給される場合は、２つの並列増幅器は、最大出力電力を負荷Ｒ／２に均等に送り出している。したがって、各増幅器に対する見掛け上の負荷は最適負荷Ｒであり、四分の一波長変成器２４の両端における負荷はＲのままである。ピーク増幅器２６は、キャリア増幅器２３が丁度飽和し始めるときに動作を開始するように設計される。最大リニア効率は、この点において得られる。入力ＲＦ駆動がさらに増加するとピーク増幅器はオンになり、出力電力を負荷に送り出し始める。ピーク増幅器２６により供給される追加の電流は、四分の一波長変成器２４の出力における負荷インピーダンスを増加させるという影響を及ぼす。変成器２４のキャリア増幅器側の端部における効果的な変化は、見掛けの負荷インピーダンスの減少であり、キャリア増幅器２３が、その電圧が飽和を維持している間に、より多くの電力を送り出すことを可能にする。ピーク増幅器のデューティファクタ（ｄｕｔｙ  ｆａｃｔｏｒ）は比較的低いので、リミット間の効率は最大からほんの少し低下するだけである。
【０００８】
ドハティ増幅器の出力電力およびピークに近い効率を維持することができる範囲を拡大するために、いくつかの努力がなされてきた。例えば、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Selected Phase Lengths And Output Impedances」（特許文献１）は、複数のピーク増幅器を有するドハティ増幅器を開示している。フォーウェイ（ｆｏｕｒ−ｗａｙ）ドハティ増幅回路３０を図１Ｂに示す。この図に示すように、キャリア増幅器３３および３つのピーク増幅器３６Ａ―３６Ｃが備えられており、ピーク増幅器３６Ａ―３６Ｃは、９０°変成器３５Ａ―３５Ｃを介して出力負荷３８に接続されている。単独の９０°変成器３４は、フォーウェイスプリッタ３２をキャリア増幅器３３に接続している。ピーク増幅器３６Ａ―３６ＣそれぞれへのＤＣバイアスを適切な値に設定することにより、追加されたピーク増幅器が、ドハティ動作を拡大することを可能にする。キャリア増幅器３３およびピーク増幅器３６Ａ―３６Ｃの出力は、合成ノード３７において合成される。上記第１の増幅器に追加されるピーク増幅器それぞれに対し、ピーク効率が維持される電力領域における６ｄＢに相当する増加がある。いくらかの効率上の制限が、Ｎウェイ（Ｎ−ｗａｙ）スプリッタ内の限定された損失に起因して生じる。フォーウェイ増幅器は、効率的な電力の範囲を、理論値で１８ｄＢ拡大する。フォーウェイ構成は、ツーウェイ（ｔｗｏ−ｗａｙ）ドハティ増幅回路に比べて３ｄＢｍの総合的電力増加をもたらすことができる。したがって、３０ワットのトランジスタを使用する各経路を伴うフォーウェイドハティ配置（キャリア増幅器および３つのピーク増幅器）により、１２０ワットのピーク増幅器を提供することができる。
【０００９】
不均等入力電力分割を有するＮウェイドハティ増幅器が、表題「N-Way RF Power Amplifier Circuit With Increased Back-Off Capability And Power Added Efficiency Using Unequal Input Power Division」（特許文献２）に開示されている。不均等入力電力分割を有するスリーウェイ（ｔｈｒｅｅ−ｗａｙ）ドハティ増幅器４０を、図１Ｃに示す。回路４０において、入力電力が分割され、キャリア増幅器４３ならびに１つまたは複数のピーク増幅器４６Ａ、４６Ｂに不均等に加えられて、増加した電力付加効率（ｐｏｗｅｒ  ａｄｄｅｄ  ｅｆｆｉｃｉｅｎｃｙ、ＰＡＥ）およびリニアリティが実現されている。
【００１０】
具体的には、入力ポート４１に加えられた入力信号は、第１のスプリッタ４２Ａにより分割される。−４．８ｄＢの信号レベルがキャリア増幅器４３に加えられ、一方、−１．８ｄＢの信号レベルが第２のスプリッタ４２Ｂによってさらに分割される。スプリッタ４２Ｂは、−１．８ｄＢの入力信号を均等に分割し、分割した信号を、四分の一波長変成器４５Ａ、４５Ｂを介してピーク増幅器４６Ａ、４６Ｂに加える。キャリア増幅器およびピーク増幅器の出力は、負荷４８に結合されている合成ノード４７において合成される。
【００１１】
従来のドハティ電力増幅回路では、均等な信号レベルがキャリア増幅器およびピーク増幅器に送り出されるのに対して、本回路は、ピーク増幅器のバイアス点が意図的に閾値に近く設定されているので、有利に、ピーク増幅器（単一または複数）を、キャリア増幅器に比べてより高い信号レベルで駆動することができる。このような不均等電力分割により、均等分割型（ｅｑｕａｌ  ｓｐｌｉｔ  ｖｅｒｓｉｏｎ）におけるよりも効率的に、ＲＦ信号によってピーク増幅器４６Ａ、４６Ｂを励起する（“ｐｕｍｐｅｄ”）ことが可能となり、それにより閾値付近のトランジスタの相互コンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）特性が補償される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６７９１４１７号明細書
【特許文献２】米国特許第６７３７９２２号明細書
【特許文献３】米国特許第６３１６７９３号明細書
【特許文献４】米国特許出願公開第２００２／００６６９０８号明細書
【特許文献５】米国特許出願公開第２００２／０１６７０２３号明細書
【特許文献６】米国特許出願公開第２００２／００６１１２９号明細書
【非特許文献】
【００１３】
【非特許文献１】Ｗ．Ｈ．ドハティ著、「A New High-Efficiency Power Amplifier for Modulated Waves」、Ｐｒｏｃ．ＩＲＥ、第２４巻、第９号、１９３６年、p.１１６３―１１８２
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ドハティ増幅器の１つの潜在的欠点が、各トランジスタに取り付けられた四分の一波長変成器、およびトランジスタ出力が合成される直接合成ノードなどの回路構成要素の使用を通して発生する。これらの回路構成要素が増幅器の帯域幅を制限し、それにより、動作周波数範囲全体にわたって、増幅器の効率および／または利得の平坦度が損なわれることがある。
【課題を解決するための手段】
【００１５】
いくつかの実施形態による電力増幅回路は、入力信号を受けるように構成された入力ノードと、入力ノードに結合され、不均等電力分割を使用して入力信号を分割し第１の電力レベル信号を第１の出力ノードにかつ第２の電力レベル信号を第２の出力ノードに供給するように構成された不均等電力スプリッタとを含む。第２の電力レベル信号は、第１の電力レベル信号と異なる電力レベルを有する。この回路は、不均等電力スプリッタの第１の出力ノードに結合され、第１の電力レベル信号を受けて増幅するように構成された第１のトランジスタ増幅器を含む第１の増幅器経路と、不均等電力スプリッタの第２の出力ノードに結合され、第２の電力レベル信号を受けて増幅するように構成された第２のトランジスタ増幅器を含む第２の増幅器経路とをさらに含む。第２のトランジスタ増幅器は、第１のトランジスタ増幅器と異なる入力信号の電力レベルにおいてオンになるように構成されている。この回路は、第１の増幅器経路からの増幅された第１の電力レベル信号と、第２の増幅器経路からの増幅された第２の電力レベル信号とを受けて合成するように構成された不均等コンバイナ（ｃｏｍｂｉｎｅｒ）をさらに含む。
【００１６】
第１のトランジスタ増幅器はＡ／Ｂ級で動作するようにバイアスすることができ、第２のトランジスタ増幅器はＣ級で動作するようにバイアスすることができる。
【００１７】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第１の電力レベル信号と増幅された第２の電力レベル信号とを、この電力分割比と同じ比で合成するように構成することができる。
【００１８】
不均等電力スプリッタは、入力信号を第１の出力ノードにおいて−ＡｄＢの信号にかつ第２の出力ノードにおいて−ＢｄＢの信号に分割するように構成することができ、不均等電力コンバイナは、−ＡｄＢのレベルの増幅された第１の電力レベル信号と−ＢｄＢのレベルの増幅された第２の電力レベル信号とを合成するように構成することができ、ここでＡとＢは等しくない。いくつかの実施形態では、Ａは−１に等しく、かつＢは−６．９に等しい。
【００１９】
電力増幅回路は、入力ノードと不均等電力スプリッタの間に結合された入力コンデンサをさらに含むことができる。電力増幅回路は、不均等コンバイナの出力に結合された変成器をさらに含むことができる。
【００２０】
第１のトランジスタ増幅器は、第１のゲート幅を有することができ、第２のトランジスタ増幅器は、第１のゲート幅より広い第２のゲート幅を有することができる。
【００２１】
電力増幅回路は、第１のトランジスタ増幅器と不均等コンバイナの間に第１の伝送路と第２のトランジスタ増幅器と不均等コンバイナの間に第２の伝送路とをさらに含むことができる。第１の伝送路は、第２の伝送路の位相長（ｐｈａｓｅ  ｌｅｎｇｔｈ）と異なる位相長を有することができる。
【００２２】
不均等スプリッタは同相スプリッタを含むことができ、不均等コンバイナは同相コンバイナを含むことができる。
【００２３】
不均等電力スプリッタは、第３の電力レベル信号を第３の出力ノードに供給するようにさらに構成することができる。第３の電力レベル信号は、第１の電力レベル信号と異なる電力レベルを有することができる。電力増幅器は、不均等電力スプリッタの第３の出力ノードに結合され、第３の電力レベル信号を受けて増幅するように構成された第３のトランジスタ増幅器を含む第３の増幅器経路をさらに含むことができる。第３のトランジスタ増幅器は、第１または第２のトランジスタ増幅器と異なる電力レベルにおいてオンになるように構成することができ、不均等コンバイナは、第３の増幅器経路からの、増幅された第３の電力レベル信号を、第１および第２の増幅器経路からの増幅された第１および第２の電力レベル信号と共に受けて合成するようにさらに構成することができる。
【００２４】
不均等電力スプリッタは、入力信号をある電力分割比で分割するように構成することができ、不均等電力コンバイナは、増幅された第１の電力レベル信号と増幅された第２の電力レベル信号とを、その電力分割比と同じ比で合成するように構成される。
【００２５】
不均等電力スプリッタは入力信号を、第１の出力ノードにおいて−ＡｄＢの信号に、第２の出力ノードにおいて−ＢｄＢの信号に、第３の出力ノードにおいて−ＣｄＢの信号に分割するように構成することができ、不均等コンバイナは、−ＡｄＢのレベルの増幅された第１の電力レベル信号と、−ＢｄＢのレベルの増幅された第２の電力レベル信号と、−ＣｄＢのレベルの増幅された第３の電力レベル信号とを合成するように構成することができ、ＡとＢは等しくなく、かつＡとＣは等しくない。いくつかの実施形態では、Ａは−１．５に等しく、Ｂは−８．４に等しく、Ｃは−８．４に等しい。
【００２６】
第１のトランジスタ増幅器をＡ／Ｂ級で動作するようにバイアスし、第２のトランジスタ増幅器をＢ級またはＣ級で動作するようにバイアスし、第３のトランジスタ増幅器をＣ級で動作するようにバイアスすることができる。
【００２７】
第１のトランジスタ増幅器は第１のゲート幅を有し、第２のトランジスタ増幅器は第１のゲート幅より広い第２のゲート幅を有し、第３のトランジスタ増幅器は第１のゲート幅より広い第３のゲート幅を有することができる。
【００２８】
電力増幅回路は、第１のトランジスタ増幅器と不均等コンバイナの間に第１の伝送路を、第２のトランジスタ増幅器と不均等コンバイナの間に第２の伝送路を、第３のトランジスタ増幅器と不均等コンバイナの間に第３の伝送路をさらに含むことができる。第１の伝送路は、第２の伝送路または第３の伝送路の位相長と異なる位相長を有することができる。
【００２９】
さらなる実施形態による電力増幅回路は、入力信号を受けて増幅するように構成された第１のトランジスタ増幅器と、入力信号を比に応じて増減した（ｓｃａｌｅｄ）変形信号（ｖｅｒｓｉｏｎ）を受けて増幅するように構成され第１のトランジスタ増幅器と異なる動作の級にバイアスされた第２のトランジスタ増幅器と、第１のトランジスタ増幅器により増幅された第１の電力レベル信号出力および第２のトランジスタ増幅器により増幅された第２の電力レベル信号出力を１に等しくない電力合成比で受けて合成するように構成された不均等コンバイナとを含む。
【００３０】
添付の図面は、本発明のさらなる理解をもたらすために含まれかつ本願の一部として組み込まれて本願の一部を構成するものであり、本発明のある実施形態を図示している。
【図面の簡単な説明】
【００３１】
【図１Ａ】ドハティ増幅器の一構成を示す図である。
【図１Ｂ】ドハティ増幅器の別の構成を示す図である。
【図１Ｃ】ドハティ増幅器のさらに別の構成を示す図である。
【図２】いくつかの実施形態によるツーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図３】いくつかの実施形態によるスリーウェイの先進的電力生成増幅器回路の回路図を示す図である。
【図４Ａ】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図４Ｂ】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図４Ｃ】いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図５Ａ】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【図５Ｂ】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数（ｒｅｆｌｅｃｔｉｏｎ  ｃｏｅｆｆｉｃｉｅｎｔ）を示すシミュレーション結果のグラフを示す図である。
【図５Ｃ】さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図６Ａ】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図６Ｂ】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる電力、効率および利得を示すシミュレーション結果のグラフを示す図である。
【図６Ｃ】いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフを示す図である。
【発明を実施するための形態】
【００３２】
次に、本発明の実施形態を示す添付の図面を参照して、本発明の実施形態をより詳細に以下に説明する。しかしながら、本発明は多くの異なる形式で具現することが可能であり、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示が徹底的および完全となり、本発明の範囲が当業者に十分に伝わるように提供される。全体を通して、同じ番号は同じ要素を示す。
【００３３】
第１、第２などの用語は、本明細書において、種々の要素を説明するために使用することができるが、これらの要素がこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は単に、１つの要素を別の要素と区別するために使われるにすぎない。例えば、本発明の範囲を逸脱することがなければ、第１の要素が第２の要素と称されてもよく、同様に、第２の要素が第１の要素と称されてもよい。本明細書で使われる場合、用語「および／または」は、１つまたは複数の、関連する列挙された事項のありとあらゆる組合せを含む。
【００３４】
本明細書で使われる専門用語は、単に、特定の実施形態を説明することが目的であり、本発明を限定することを意図していない。本明細書で使われる場合、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明確に複数形を示していない限り、複数形をも含むことを意図している。さらに、用語「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」および／または「ｉｎｃｌｕｄｉｎｇ」は、本明細書で使われる場合は、定まった特徴、整数、手段、動作、要素、および／または構成要素の存在を明記するが、１つまたは複数の他の特徴、整数、手段、動作、要素、構成要素、および／またはそれらのグループの存在、あるいは追加を排除しないことが理解されよう。
【００３５】
別段に定義しない限りは、本明細書で使われるすべての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の当業者により一般的に理解される意味と同じ意味を有する。さらに、本明細書で使われる用語は、本明細書の文脈および関連技術における意味と一致する意味を有するものと解釈されるべきであり、本明細書の中で明確にそのように定義されない限り、理想化された意味で、または過度に形式的な意味で解釈されるものではない。
【００３６】
本発明のいくつかの実施形態は、様々な通信アプリケーションにおいて一般的に使われるバックオフされた（リニアな）条件下で、向上した効率を有することができる電力増幅回路を提供する。いくつかの実施形態による回路は、トランジスタおよび各経路が異なってバイアスおよび整合された並列増幅器経路を含む。入力電力は並列増幅器間で不均等に分割され、トランジスタは経路毎に異なってバイアスされるので、各増幅器が電力をもたらす点は異なる。このような増幅回路を、本明細書では、先進的電力生成増幅器（ＰＰＧＡ）と呼ぶ。
【００３７】
個別の経路によりもたらされた電力は、不均等電力コンバイナで合成される。不均等電力コンバイナは、増幅器の入力側の電力スプリッタをミラーリングする（ｍｉｒｒｏｒ）ことができる。各増幅器経路における増幅器は、（異なるバイアスおよび異なる電力分割のために）異なる入力電力レベルにおいてオンになるので、圧縮点より低い出力電力レベルにおける増幅回路の効率を、従来の「シングルエンド（ｓｉｎｇｌｅ  ｅｎｄｅｄ）」増幅器に比べて著しく向上させることができる。
【００３８】
いくつかの実施形態による回路は、各トランジスタの経路の出力において直接合成ノードがなくてもよいので、ドハティ増幅器配置と区別することができる。すなわち、いくつかの実施形態により提供される出力コンバイナは、異なる増幅器チェーン（ｃｈａｉｎ）の間に絶縁（ｉｓｏｌａｔｉｏｎ）をもたらす。したがって、並列増幅器のうちの１つがオンになる場合、回路中のいずれの他の増幅器に与えられるインピーダンスも変化しない。
【００３９】
いくつかの実施形態による、ツーウェイの先進的電力生成増幅器（ＰＰＧＡ）の回路５０を図２に示す。この図に示すように、ＰＰＧＡ５０は、不均等電力スプリッタ５２に結合された入力ノード５１を含む。一般に、不均等電力スプリッタは、入力信号を、不均等な電力レベルを有する２つ以上の出力信号に分割する。図２に示す実施形態では、不均等電力スプリッタ５２は入力電力を分割して、第１の増幅器経路５５Ａに−１ｄＢを加え、かつ第２の増幅器経路５５Ｂに−６．９ｄＢを加える。
【００４０】
第１の増幅器経路５５Ａは第１のトランジスタ増幅器５３Ａを含み、かつ第２の増幅器経路５５Ｂは第２のトランジスタ増幅器５３Ｂを含む。第１および第２のトランジスタ増幅器５３Ａ、５３Ｂは、それぞれ５０オームの伝送路５４Ａ、５４Ｂを介して不均等コンバイナ５７に接続される。一般に、不均等コンバイナは、２以上の不均等電力の入力信号を単一の出力信号に合成する。例えば、−１ｄＢ／−６ｄＢの不均等コンバイナに対して、１．２６ワットおよび４ワットの電力レベルが適切なポートに入力された場合は、次いで５．２６ワットの全電力が出力される。伝送路５４Ａ、５４Ｂの位相は、回路の利得平坦度および効率を改善するように選択することができる。具体的には、伝送路５４Ａと５４Ｂの間に位相差をもたらすことにより、回路の利得平坦度および効率を改善することができる。なぜならば、トランジスタ増幅器５３Ｂがオンになり始める時に、経路５５Ｂは異なるインピーダンスを不均等コンバイナ５７に与えるからである。不均等コンバイナ５７で見られるように、伝送路５４Ａと５４Ｂの間の位相差が、２経路５５Ａ、５５Ｂのインピーダンスを整合するのに役立つ。
【００４１】
いくつかの実施形態では、伝送路５４Ａは０°の電気長（ｅｌｅｃｔｒｉｃａｌ  ｌｅｎｇｔｈ）をもつことができ、一方、伝送路５４Ｂは１５°の電気長をもつことができる。さらなる実施形態では、伝送路５４Ａは、１５°など、０でない電気長をもつことができ、一方、伝送路５４Ｂは、いくつかの実施形態において、伝送路５４Ａと５４Ｂの間の望ましい位相差を維持する電気長をもつことができる。例えば、伝送路５４Ａは１５°の電気長をもつことができ、一方、伝送路５４Ｂは３０°の電気長をもつことができる。
【００４２】
不均等コンバイナ５７は、不均等スプリッタ５２を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第１の増幅器経路５５Ａから−１ｄＢを、および第２の増幅器経路５５Ｂから−６．９ｄＢを受けることができる。不均等コンバイナは、−１ｄＢの信号と−６．９ｄＢの信号を合成して、０ｄＢ（すなわち、全電力）の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかし、当然のことながら、いくつかの実施形態では、不均等コンバイナ５７は、不均等スプリッタ５２と異なる比を使用して増幅器経路５５Ａ、５５Ｂからの信号を合成することができる。
【００４３】
第１のトランジスタ増幅器５３Ａは、Ａ／Ｂ級で動作するようにバイアスすることができ、低入力電力レベルにおいてオンになるように構成することができる。第２のトランジスタ増幅器５３Ｂは、Ｃ級で動作するようにバイアスすることができ、入力ノード５１に加えられる入力信号の入力電力レベルが第１のトランジスタ増幅器５３Ａよりも高いレベルにおいてオンになるように構成することができる。ＷｉＭａｘなど、いくつかのデジタル変調（ｍｏｄｕｌａｔｉｏｎ）方式（ｓｃｈｅｍｅ）は、比較的高いピーク対平均電力比においてリニア動作を必要とする。第１のトランジスタ増幅器５３Ａは、高いリニアリティと効率で低い方の電力入力信号を増幅するようにバイアスされ、一方、第２のトランジスタ増幅器５３Ｂは、高いリニアリティと効率で高い方の電力入力信号を増幅するようにバイアスされる。
【００４４】
第１および第２のトランジスタ増幅器５３Ａ、５３Ｂは、ＧａＮベースの高電子移動度トランジスタ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）（ＨＥＭＴ）などのＲＦ電力トランジスタを含むことができる。本発明の実施形態において使用することができるＧａＮベースのＨＥＭＴに適した構造は、例えば、本願と同一譲受人に譲渡された特許文献３および２００１年７月１２日出願で２００２年６月６日公開の表題「Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same」（特許文献４）、２００１年５月１１日出願で２００２年１１月１４日公開のSmorchkovaなどによる表題「Group Iii Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer」（特許文献５）、および２００３年７月１１日出願で２００４年４月１日公開の表題「Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses」（特許文献６）に記載されており、本開示は、参照によりその全体を本明細書に組み込む。シリコン（ｓｉｌｉｃｏｎ）ＬＤＭＯＳ、シリコンカーバイド（ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ）ＭＥＳＦＥＴ、ＧａＡｓ  ＨＥＭＴ、および／またはＳｉＧｅ  ＨＢＴなど、他の形式のトランジスタを使用することができる。
【００４５】
いくつかの実施形態では、第１および第２のトランジスタ増幅器５３Ａ、５３Ｂは等しい大きさであってよい（すなわち、同じゲート幅などを有してよい）。しかしながら、いくつかの実施形態では、トランジスタは異なるゲート幅を有することができ、それにより向上したバックアップ（ｂａｃｋｕｐ）効率および／または増幅器利得をもたらすことができる。例えば、第１のトランジスタ増幅器５３Ａは、第２のトランジスタ増幅器５３Ｂに比べてより短いゲート幅を有することができる。したがって、第２のトランジスタ増幅器は、より高い電力レベルにおいてオンになるようにバイアスされ、高度のリニアリティを保持しながら、より高い入力電力条件のもとでより高い出力電力を生成することができる。
【００４６】
合成された信号は、９０°のインピーダンス整合変成器５８を介して、インピーダンスＲを有する負荷５９に加えられる。当然のことながら、用語「変成器」は、本明細書では、入力信号の位相を変えることができる任意の無効分（ｒｅａｃｔｉｖｅ  ｃｏｍｐｏｎｅｎｔ）を含むような一般的な意味で使用され、例えば伝送路を含むことができる。
【００４７】
回路の出力における変成器５８を最適化することによって、ＰＰＧＡ回路５０の利得および入力／出力リターンロス（ｒｅｔｕｒｎ  ｌｏｓｓ）に対するいくつかの改善を実現することができる。いくつかの実施形態では、直列コンデンサ５６が回路５０の入力に設けられ、このコンデンサは、不均等電力スプリッタ５２を介して入力ポート５１に戻る反射を制限するのに寄与することができる。すなわち、不均等電力スプリッタ５２など、同相の電力スプリッタは、入力ポートと出力ポートの間の絶縁をほとんど有さないことができる。第２のトランジスタ５３Ｂがオンになり始めるときに、電力スプリッタ５２の出力に与えられるインピーダンスは変化することができる。入力に直列コンデンサ５６を設けることにより、回路の平均入力インピーダンスの増加に寄与することができ、それにより回路の入力反射係数が改善される。
【００４８】
いくつかの実施形態によるスリーウェイの先進的電力生成増幅器（ＰＰＧＡ）の回路６０を、図３に示す。スリーウェイＰＰＧＡは、ツーウェイＰＰＧＡ回路に比べて、より高いバックアップ電力条件において、改善された効率を示すことができる。図３に示すように、スリーウェイＰＰＧＡ６０は、不均等電力スプリッタ６２に結合された入力ノード６１を含む。図３に示す実施形態では、不均等電力スプリッタ６２は入力電力を分割して、第１の増幅器経路６５Ａに−１．５ｄＢを、第２の増幅器経路６５Ｂに−８．４ｄＢを、第３の増幅器経路６５Ｃに−８．４ｄＢを加える。
【００４９】
第１の増幅器経路６５Ａは第１のトランジスタ増幅器６３Ａを含み、第２の増幅器経路６５Ｂは第２のトランジスタ増幅器６３Ｂを含み、第３の増幅器経路６５Ｃは第３のトランジスタ増幅器６３Ｃを含む。第１、第２および第３のトランジスタ増幅器６３Ａ、６３Ｂ、および６３Ｃは、それぞれ５０オームの伝送路６４Ａ、６４Ｂ、および６４Ｃを介して不均等コンバイナ６７に接続される。伝送路６４Ａ、６４Ｂ、および６４Ｃは、コンバイナ６７に見られるように、整合された出力インピーダンスをもたらすように選択された電気長を有することができる。
【００５０】
不均等コンバイナ６７は、不均等スプリッタ６２を「ミラーリングする」ことができる。すなわち、不均等コンバイナは、第１の増幅器経路６５Ａから−１．８ｄＢを、ならびに第２および第３の増幅器経路６５Ｂ、６５Ｃのそれぞれから−８．４ｄＢを受けることができる。不均等コンバイナは、−１．８ｄＢの信号と２つの−８．４ｄＢの信号とを合成して、０ｄＢ（すなわち、全電力）の合成された信号を、わずかな損失で、または損失なしで出力することができる。しかしながら、いくつかの実施形態において、不均等コンバイナ６７は、不均等スプリッタ６２と異なる比を使用して、増幅器経路６５Ａ、６５Ｂ、６５Ｃからの信号を合成することができる。
【００５１】
第１のトランジスタ増幅器６３Ａは、Ａ／Ｂ級で動作するようにバイアスすることができ、低入力電力レベルでオンになるように構成することができる。第２および第３のトランジスタ増幅器６３Ｂ、６３Ｃは、Ｃ級で動作するようにバイアスすることができ、より高い入力電力レベルにおいてオンになるように構成することができる。いくつかの実施形態では、トランジスタ増幅器６３Ａ―６３Ｃに対するバイアス点のすべてが異なることができる。例えば、第１のトランジスタ増幅器６３Ａは、Ａ／Ｂ級で動作するようにバイアスすることができ、第２のトランジスタ増幅器６３Ｂは、Ｂ級で動作するようにバイアスすることができ、第３のトランジスタ増幅器６３Ｃは、Ｃ級で動作するようにバイアスすることができ、それにより３つの増幅器のすべては、入力電力が増加するにつれて、連続してオンになる。
【００５２】
合成された信号は、９０°のインピーダンス整合変成器６８を介して、インピーダンスＲを有する負荷６９に加えられる。
【００５３】
したがって、いくつかの実施形態による回路は、トランジスタの経路への入力において、不均等ウィルキンソンディバイダ（Ｗｉｌｋｉｎｓｏｎ  ｄｉｖｉｄｅｒ）など、不均等同相電力ディバイダを含むことができるだけでなく、出力において、同じく同相の不均等電力コンバイナを含むことができる。トランジスタ間には、直接接続は存在しなくてよい。増幅器経路中のトランジスタは異なってバイアスされて、異なる入力ＲＦ電力レベルを有し、したがってトランジスタは段階的に異なる電力レベルにおいてオンになる。すべての経路が十分に電力を供給されたとき、同等サイズのシングルエンドの本発明の増幅器と同様に、全出力電力が達成される。いくつかの実施形態による増幅回路は、トランジスタ整合ネットワークによって、かついかなる追加の構成要素にもよらずに、制御される帯域幅を有することができる。したがって、いくつかの実施形態による増幅回路は、周波数の関数としてより平坦な利得特性のみならず、改善された効率向上帯域幅も有することができる。
【００５４】
加えて、いくつかの実施形態による増幅器回路は、不均等同相スプリッタ、カプラ（ｃｏｕｐｌｅｒ）、またはカッドパワー（ｑｕａｄ  ｐｏｗｅｒ）コンバイナを使用することができるので、駆動レベルをドハティ回路と比較して、回路の出力リターンロスはより大きく、かつより一定にすることができる。ドハティ回路では、出力リターンロスは、ドハティ合成ノードを介して結合される本発明の駆動レベルに直接的に関係している。
【００５５】
ＧａＮ  ＨＥＭＴトランジスタを使用するＰＰＧＡ回路の２つの実施形態がシミュレートされた。第１のシミュレートされた回路は、図２に示すように、−１ｄＢおよび−６．９ｄＢのスプリッタ／コンバイナを含む、ツーウェイＰＰＧＡ回路である。第２の回路は、図３に示すように、−１．５ｄＢ、−８．４ｄＢ、および−８．４ｄＢのスプリッタ／コンバイナを含む、スリーウェイＰＰＧＡ回路である。
【００５６】
図４Ａは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。いくつかの実施形態によるツーウェイの先進的電力生成増幅器（ＰＰＧＡ）が、図２に示す入力コンデンサ５６または変成器５８が無い状態で、３．６ＧＨｚにおいてシミュレートされた。また、両増幅器がＡ／Ｂ級にバイアスされ、入力電力が増幅器間に等しく分割された、従来型（非ドハティ（ｎｏｎ−Ｄｏｈｅｒｔｙ））並列増幅器トポロジー（ｔｏｐｏｌｏｇｙ）もシミュレートされた。従来型増幅器の出力電力（ｄＢｍ）を曲線１０２で示し、一方、ＰＰＧＡの出力電力を曲線１０４で示す。従来型増幅器の利得（ｄＢ）を曲線１１２で示し、一方、ＰＰＧＡの利得を曲線１１４で示す。従来型増幅器の効率（％）を曲線１０６で示し、一方、ＰＰＧＡの効率を曲線１０８で示す。ＰＰＧＡの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【００５７】
図４Ｂは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路、ならびに従来型並列増幅器に対する、３．３ＧＨｚから３．９ＧＨｚの動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型増幅器の出力電力（ｄＢｍ）を一群の曲線１０２ａで示し、一方、ＰＰＧＡの出力電力を一群の曲線１０４ａで示す。従来型増幅器の利得（ｄＢ）を一群の曲線１１２ａで示し、一方、ＰＰＧＡの利得を一群の曲線１１４ａで示す。従来型増幅器の効率（％）を一群の曲線１０６ａで示し、一方、ＰＰＧＡの効率を一群の曲線１０８ａで示す。ＰＰＧＡの効率は、周波数範囲全体にわたって、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【００５８】
図４Ｃは、いくつかの実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ１２０である。この図に示すように、利得は、動作周波数範囲全体にわたって比較的平坦なままである。
【００５９】
図５Ａは、さらなる実施形態によるツーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフ１２２である。具体的には、入力コンデンサおよび出力変成器を含むツーウェイＰＰＧＡがシミュレートされた。入力コンデンサおよび出力変成器が含まれるときは、利得特性は著しく向上した。
【００６０】
図５Ｂは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、入力および出力反射係数Ｓ１１およびＳ２２を示すシミュレーション結果のグラフである。
【００６１】
図５Ｃは、入力コンデンサおよび出力変成器を含むツーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を、従来型並列増幅器と比較して示すシミュレーション結果のグラフである。従来型増幅器の出力電力を曲線１４２で示し、一方、ＰＰＧＡの出力電力を曲線１４４で示す。従来型増幅器の利得（ｄＢ）を曲線１５２で示し、一方、ＰＰＧＡの利得を曲線１５４で示す。従来型増幅器の効率（％）を曲線１４６で示し、一方、ＰＰＧＡの効率を曲線１４８で示す。
【００６２】
図６Ａは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力（ｄＢｍ）を曲線２０２で示し、一方、スリーウェイＰＰＧＡの出力電力を曲線２０４で示す。従来型スリーウェイ増幅器の利得（ｄＢ）を曲線２１２で示し、一方、スリーウェイＰＰＧＡの利得を曲線２１４で示す。従来型スリーウェイ増幅器の効率（％）を曲線２０６で示し、一方、スリーウェイＰＰＧＡの効率を曲線２０８で示す。スリーウェイＰＰＧＡの効率は、従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接している。
【００６３】
図６Ｂは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、動作周波数範囲全体にわたる、電力、効率および利得を示すシミュレーション結果のグラフである。従来型スリーウェイ増幅器の出力電力（ｄＢｍ）を一群の曲線２０２ａで示し、一方、スリーウェイＰＰＧＡの出力電力を一群の曲線２０４ａで示す。従来型スリーウェイ増幅器の利得（ｄＢ）を一群の曲線２１２ａで示し、一方、スリーウェイＰＰＧＡの利得を一群の曲線２１４ａで示す。従来型スリーウェイ増幅器の効率（％）を一群の曲線２０６ａで示し、一方、スリーウェイＰＰＧＡの効率を一群の曲線２０８ａで示す。ＰＰＧＡの効率は、従来型シングルエンドトポロジーと近接している帯域エッジ付近を除くと、周波数範囲全体にわたって従来型増幅器トポロジーよりも著しく向上しており、一方、利得および出力電力は非常に近接したままである。
【００６４】
図６Ｃは、いくつかの実施形態によるスリーウェイの先進的電力生成増幅回路に対する、利得対周波数を示すシミュレーション結果のグラフである。この図に示すように、増幅器の利得特性は、３．６ＧＨｚ前後の周波数においては比較的平坦である。
【００６５】
本発明のいくつかの実施形態は、例えばＦＭ、ＱＰＳＫ、ＱＡＭなど、いくつかの異なる変調方式を使用する、例えばＣＤＭＡ、Ｗ−ＣＤＭＡ、ＷｉＭａｘなどの、ナローバンドおよびワイドバンドの両アプリケーションに対する高効率通信用電力増幅器において有用である。
【００６６】
図面および明細書の中で、本発明の典型的な実施形態を開示し、具体的な用語を使用しているが、それらは一般的かつ説明的な意味で使用されているにすぎず、限定の目的で使用されない。発明の範囲は添付の特許請求の範囲の中で説明されるからである。
【図１Ａ】
0005297881.tif 000002
【図１Ｂ】
0005297881.tif 000003
【図１Ｃ】
0005297881.tif 000004
【図２】
0005297881.tif 000005
【図３】
0005297881.tif 000006
【図４Ａ】
0005297881.tif 000007
【図４Ｂ】
0005297881.tif 000008
【図４Ｃ】
0005297881.tif 000009
【図５Ａ】
0005297881.tif 000010
【図５Ｂ】
0005297881.tif 000011
【図５Ｃ】
0005297881.tif 000012
【図６Ａ】
0005297881.tif 000013
【図６Ｂ】
0005297881.tif 000014
【図６Ｃ】
0005297881.tif 000015