(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素が列毎に設けられた複数の列出力線に接続され、該列出力線の電圧に応じた信号が該列出力線ごとに設けられた列回路を介してそれぞれ行出力線に出力される固体撮像素子を有する撮像システムであって、
前記複数の画素は、光電変換により電荷を発生する複数の光電変換素子と、複数の蓄積手段に蓄積された電荷を増幅して電圧に変換する複数のソースフォロワアンプと、前記複数の光電変換素子で発生した電荷を前記複数の蓄積手段に転送するための複数の転送手段と、前記複数のソースフォロワアンプを前記列出力線に接続する複数の選択手段とを備え、
前記撮像システムは、
前記複数の選択手段を制御することにより前記複数のソースフォロワアンプを行毎に前記列出力線に接続する列出力手段と、
前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に順次出力する行出力手段と、
第１の駆動方法及び第２の駆動方法のいずれかにより前記列出力手段および前記行出力手段を制御する制御手段と、
前記第１の駆動方法で制御して得られた前記行出力線からの信号に基づいて補正データを取得する取得手段と、
前記取得手段により取得された補正データを用いて、前記第２の駆動方法で制御して得られた前記行出力線からの信号を補正する補正手段とを有し、
前記第１の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されないように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であり、
前記第２の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されるように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であることを特徴とする撮像システム。
【請求項２】
前記制御手段は、前記第１の駆動方法による制御を、前記第２の駆動方法による制御の前に行うことを特徴とする請求項１に記載の撮像システム。
【請求項３】
前記制御手段は、前記第２の駆動方法による制御を連続的に行った場合、所定時間経過後に前記第１の駆動方法による制御を行うことを特徴とする請求項１に記載の撮像システム。
【請求項４】
前記列回路は、ＣＭＯＳ構造により前記固体撮像素子内にオンチップで形成されることを特徴とする請求項１乃至請求項３の何れか１項に記載の撮像システム。
【請求項５】
前記取得手段は、前記第１の駆動方法で制御して得られた前記行出力線からの信号を、列毎に加算平均することにより前記補正データを取得することを特徴とする請求項１に記載の撮像システム。
【請求項６】
マトリクス状に配置された複数の画素が列毎に設けられた複数の列出力線に接続され、該列出力線の電圧に応じた信号が該列出力線ごとに設けられた列回路を介してそれぞれ行出力線に出力される固体撮像素子を有する撮像システムの制御方法であって、
前記複数の画素は、光電変換により電荷を発生する複数の光電変換素子と、複数の蓄積手段に蓄積された電荷を増幅して電圧に変換する複数のソースフォロワアンプと、前記複数の光電変換素子で発生した電荷を前記複数の蓄積手段に転送するための複数の転送手段と、前記複数のソースフォロワアンプを前記列出力線に接続する複数の選択手段とを備え、
前記撮像システムの制御方法は、
制御手段が、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されないように制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力する第１の出力ステップと、
取得手段が、前記第１の出力ステップで得られた前記行出力線からの信号に基づいて補正データを取得する取得ステップと、
前記制御手段が、行毎に、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されるように制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力する第２の出力ステップと、
補正手段が、前記第２の出力ステップで得られた信号を、前記取得ステップにより取得された補正データを用いて補正する補正ステップと
を有することを特徴とする制御方法。
【請求項７】
光電変換により電荷を発生する複数の光電変換素子と、複数の蓄積手段に蓄積された電荷を増幅して電圧に変換する複数のソースフォロワアンプと、前記複数の光電変換素子で発生した電荷を前記複数の蓄積手段に転送するための複数の転送手段と、前記複数のソースフォロワアンプを前記列出力線に接続する複数の選択手段とを備え、マトリクス状に配置された複数の画素と、前記複数の画素に列ごとに接続された列出力線と、前記列出力線ごとに設けられた列回路と、前記列回路に接続された行出力線と、前記複数の選択手段を制御することにより前記複数のソースフォロワアンプを前記列出力線に接続する列出力手段と、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力する行出力手段とを備えた固体撮像素子と、
第１の駆動方法及び第２の駆動方法のいずれかにより前記固体撮像素子を制御する制御手段と、
前記固体撮像素子を前記第１の駆動方法で制御することで前記固体撮像素子から出力された信号から補正データを取得する取得手段と、
前記取得手段により取得された補正データを用いて、前記固体撮像素子を前記第２の駆動方法で制御することで前記固体撮像素子から出力された信号を補正する補正手段とを有し、
前記第１の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプを前記列出力線に接続しないように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であり、
前記第２の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプを前記列出力線に接続するように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像システムおよび固体撮像素子の駆動方法に関し、特には、列回路を有するＣＭＯＳ撮像素子からなる固体撮像素子を駆動する撮像システムおよびその制御方法に関する。
【背景技術】
【０００２】
従来から、電荷の読み出しを画素毎に行うことが可能なＸＹアドレス方式の撮像素子として、ＣＭＯＳ撮像素子が知られている。なお、ＣＭＯＳは、Complementary Metal-Oxide Semiconductorの略称である。このＣＭＯＳ撮像素子は、従来主流であった撮像素子のＣＣＤに比べ、消費電力が小さい、駆動電圧が低い、電荷読み出しの高速化が可能などの利点を有している。
【０００３】
さらに、ＣＭＯＳ撮像素子は、周辺回路のオンチップ化が可能であり、マトリクス状に配置された画素の列毎にオンチップの回路を備えたＣＭＯＳ撮像素子が開発されている。例えば、列毎にオンチップの増幅回路を備え、高Ｓ／Ｎを実現する技術や、列毎にオンチップのＡ／Ｄ変換器によりＡ／Ｄ変換を行うことで高速化を実現するようにした技術が提案されている。
【０００４】
一方、製造プロセスのばらつきなどを要因として、これら列毎に設けられたオンチップ回路間で特性差が生じ、撮影画像に縦スジ状の固定パターンノイズが発生してしまう。なお、以下では、このような列毎の回路特性差に起因するノイズを、列ノイズと呼ぶ。
【０００５】
特許文献１に、このような列ノイズを抑制するための技術が記載されている。すなわち、特許文献１では、有効画素領域とは別に遮光された垂直黒基準部を備え、垂直黒基準部からの出力信号を用いて列ノイズを取得する。そして、取得した列ノイズをデジタル値として記憶し、記憶したデジタル値を用いて有効画素領域の撮影画像信号を補正する。これにより、縦スジ状の列ノイズの抑制された、良好な画像を得ることが可能となる。
【０００６】
【特許文献１】特開２０００−２６１７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の方法によれば、列ノイズを正確に補正するためには高精度の補正データが必要であり、有効画素領域とは別に、補正データを取得するための多くの画素領域が必要となるという問題点があった。これは、補正データ取得の際のランダムノイズを十分抑圧するために、より多くの画素データを垂直方向に加算平均する必要があるためである。
【０００８】
また、補正データ取得の際のランダムノイズを十分に抑圧できない場合や、補正データを取得するための画素領域に欠陥などが存在する場合には、取得される補正データの精度が低くなる。このような、低い精度の補正データを用いて補正を行った場合、却って縦スジ状のノイズを発生させてしまうことになるという問題点があった。
【０００９】
また、遮光された画素の出力信号を用いて補正データを取得する場合、例えば、画素欠陥などの異常な画素がある場合や、暗電流によるムラなどの影響により、補正データの精度が低下してしまうことがあるという問題点があった。
【００１０】
したがって、本発明の目的は、有効画素領域とは別の、列ノイズを補正するための画素領域を用いずに、十分な精度で列ノイズを取得可能な撮像システムおよび固体撮像素子の駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上述した課題を解決するために、マトリクス状に配置された複数の画素が列毎に設けられた複数の列出力線に接続され、該列出力線の電圧に応じた信号が該列出力線ごとに設けられた列回路を介してそれぞれ行出力線に出力される固体撮像素子を有する撮像システムであって、前記複数の画素は、光電変換により電荷を発生する複数の光電変換素子と、複数の蓄積手段に蓄積された電荷を増幅して電圧に変換する複数のソースフォロワアンプと、前記複数の光電変換素子で発生した電荷を前記複数の蓄積手段に転送するための複数の転送手段と、前記複数のソースフォロワアンプを前記列出力線に接続する複数の選択手段とを備え、前記撮像システムは、前記複数の選択手段を制御することにより前記複数のソースフォロワアンプを行毎に前記列出力線に接続する列出力手段と、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に順次出力する行出力手段と、第１の駆動方法及び第２の駆動方法のいずれかにより前記列出力手段および前記行出力手段を制御する制御手段と、前記第１の駆動方法で制御して得られた前記行出力線からの信号に基づいて補正データを取得する取得手段と、前記取得手段により取得された補正データを用いて、前記第２の駆動方法で制御して得られた前記行出力線からの信号を補正する補正手段とを有し、前記第１の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されないように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であり、前記第２の駆動方法は、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されるように前記列出力手段を制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力するように前記行出力手段を制御する駆動方法であることを特徴とする撮像システムである。
【００１２】
また、本発明は、マトリクス状に配置された複数の画素が列毎に設けられた複数の列出力線に接続され、該列出力線の電圧に応じた信号が該列出力線ごとに設けられた列回路を介してそれぞれ行出力線に出力される固体撮像素子を有する撮像システムの制御方法であって、前記複数の画素は、光電変換により電荷を発生する複数の光電変換素子と、複数の蓄積手段に蓄積された電荷を増幅して電圧に変換する複数のソースフォロワアンプと、前記複数の光電変換素子で発生した電荷を前記複数の蓄積手段に転送するための複数の転送手段と、前記複数のソースフォロワアンプを前記列出力線に接続する複数の選択手段とを備え、前記撮像システムの制御方法は、制御手段が、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されないように制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力する第１の出力ステップと、取得手段が、前記第１の出力ステップで得られた前記行出力線からの信号に基づいて補正データを取得する取得ステップと、前記制御手段が、行毎に、前記複数の選択手段により前記複数のソースフォロワアンプが前記列出力線に接続されるように制御すると共に、前記列出力線の電圧に応じた信号を前記列回路を介して前記行出力線に出力する第２の出力ステップと、補正手段が、前記第２の出力ステップで得られた信号を、前記取得ステップにより取得された補正データを用いて補正する補正ステップとを有することを特徴とする制御方法である。
【発明の効果】
【００１３】
本発明は、上述の構成を有するため、有効画素領域とは別の、列ノイズを補正するための画素領域を用いずに、十分な精度で列ノイズを取得可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を、図面を参照しながら説明する。図１は、本発明に適用可能なＣＭＯＳの固体撮像素子による撮像素子１００の一例の構成を示す。このように、本発明は、一般的な構成を有する撮像素子１００に対して適用可能なものである。撮像素子１００において、画素５０、５０、…がマトリクス状に配置される。なお、以下では、マトリクスにおける垂直方向の並びを「列」と呼び、水平方向の並びを「行」と呼ぶ。
【００１５】
垂直出力手段としての垂直走査回路１は、画素５０、５０、…のそれぞれに対して信号φＴＸｎ、信号φＲＥＳｎおよび信号φＳＥＬｎを供給して、画素５０、５０、…の電荷読み出しを行毎に制御する。
【００１６】
各画素５０、５０、…は、フォトダイオード２、転送スイッチ３、リセットスイッチ４、蓄積容量５、ソースフォロワアンプ６および行選択スイッチ７を有する。光電変換素子としてのフォトダイオード２は、光電変換により、照射された光に応じた信号電荷を発生し、蓄積する。転送スイッチ３は、フォトダイオード２で発生および蓄積された電荷の、蓄積手段としての蓄積容量５への転送を制御する。リセットスイッチ４は、フォトダイオード２または蓄積容量５に蓄積されている不要電荷のリセットを制御する。ソースフォロワアンプ６は、蓄積容量５に蓄積された信号電荷を増幅し電圧に変換する。リセットスイッチ４と、蓄積容量５と、ソースフォロワアンプ６とでフローティングディフージョンアンプを構成している。行選択スイッチ７は、ソースフォロワアンプ６の出力の垂直出力線８への接続を制御する。
【００１７】
負荷電流源９は、行選択スイッチ７で選択された行のソースフォロワアンプ６を、垂直出力線８を介して駆動する。垂直出力線８のそれぞれは、マトリクスの列毎に用意された列回路１０、１０、…に接続される。なお、列回路１０、１０、…を纏めて、適宜、列回路群１１と呼ぶ。水平出力手段としての水平走査回路１３は、列回路１０から水平出力線１２への信号の出力を、水平クロックφＨに従い順次行わせる。出力アンプ１４は、水平出力線１２の信号を撮像素子１００の外部に出力する。
【００１８】
以上の図１に例示される撮像素子１００の構成は、例えばＣＭＯＳ構造によりオンチップで形成される。
【００１９】
図２は、本発明の実施形態に適用可能な列ノイズを補正するための列ノイズ補正回路２００の一例の構成を示す。撮像素子１００の出力アンプ１４から出力された出力信号は、図示されないアナログ処理回路により各種アナログ処理が行われた後、Ａ／Ｄ変換部２０２でデジタル信号に変換され、画像データとされる。この画像データは、補正処理回路２０３に入力され、スイッチ２０４に供給される。
【００２０】
スイッチ２０４の出力端２０４Ａは、減算器２０７の被減算入力端に入力される。一方、スイッチ２０４の出力端２０４Ｂは、列方向加算平均回路２０５に入力される。スイッチ２０４は、撮像素子１００の列ノイズ取得動作（詳細は後述する）を行う場合には、出力端２０４Ｂを選択するように制御される。一方、撮像素子１００から被写体像の撮影画像による出力信号が出力される場合、スイッチ２０４において出力端２０４Ａを選択するように制御される。
【００２１】
撮像素子１００が列ノイズの取得動作を行う場合、すなわち、撮像素子１００の列ノイズを検出する場合、Ａ／Ｄ変換部２０２の出力がスイッチ２０４を介して列方向加算平均回路２０５に入力される。列方向加算平均回路２０５は、水平クロックφＨに従い列毎に順次入力される列ノイズ信号を、列毎に加算平均する。列方向加算平均回路２０５で列毎に加算平均された列ノイズ信号は、補正データ用メモリ２０６に記憶される。なお、詳細は後述するが、この列ノイズの取得動作は、撮像素子１００における各画素５０、５０、…からの電荷読み出しに先駆けて行われる。
【００２２】
撮像素子１００から、被写体像の撮影画像が出力される場合、スイッチ２０４において出力端２０４Ａが選択される。撮像素子１００から出力された画像信号がＡ／Ｄ変換部２０２でデジタル信号に変換された画像データは、減算器２０７の被減算入力端に順次入力される。減算器２０７の減算入力端には、補正データ用メモリ２０６が接続される。画像データの減算器２０７への入力に同期して、補正データ用メモリ２０６から列ノイズ信号が順次読み出されて減算器２０７に入力され、画像データから対応する列の列ノイズ信号が減算される。これにより、画像データにおける列ノイズを抑制することができる。減算器２０７で列ノイズが抑制された画像データは、列ノイズ補正回路２００から出力され、後段の信号処理回路に入力する。
【００２３】
＜本発明の実施形態のより具体的な例について＞
以下、本発明による列ノイズ取得動作について、図１における列回路１０、１０、…に対して具体例をそれぞれ適用した第１〜第６の実施形態により説明する。なお、以下で説明する列ノイズ取得動作は、特に記載のない限り、１水平期間分の動作である。また、各実施形態において、実際の補正データの取得は、図２を用いて説明したように、列ノイズ取得のための動作を複数回行って取得された列ノイズを列毎に加算平均することで、補正データの精度を高めて行われる。
【００２４】
＜第１の実施形態＞
本発明の第１の実施形態は、列回路群１１における列回路１０、１０、…として列アンプを適用した場合の撮像素子および撮像素子の駆動方法の例である。図３は、本第１の実施形態を適用可能な撮像素子１００Ａの一例の構成を示す。なお、図３において、上述した図１と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００２５】
図３において、図１と異なる部分は列回路群１１のみで、画素５０、５０、…などの他の構成は図１と共通である。列回路群１１において、垂直出力線８がクランプ容量２０を介して列アンプ２１の反転入力端に接続される。列アンプ２１の反転入力端が帰還容量２２を介して列アンプ２１の出力端に接続される。列アンプ２１の増幅率は、クランプ容量２０と帰還容量２２との比によって決定される。列アンプ２１の反転入力端および出力端は、さらに、信号φＣＬＡＭＰによりＯＮ／ＯＦＦを制御されるクランプスイッチ２３により接続される。列アンプ２１の非反転入力端には、信号ＶＣＬＡＭＰが入力される。
【００２６】
列アンプ２１の出力信号は、信号φＴＳによりＯＮ／ＯＦＦを制御される転送ゲート２４を介して転送容量２５に転送され、記憶される。転送容量２５に記憶された信号は、水平走査回路１３により水平クロックφＨに応じてＯＮ／ＯＦＦを制御される転送ゲート２６を読み出しスイッチとして、水平出力線１２に出力される。
【００２７】
図４は、図３の構成において画素５０、５０、…から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。図中、各信号は、Ｈｉｇｈ状態（”Ｈ”とする）およびＬｏｗ状態（”Ｌ”とする）の何れかの状態を取るものとする。これは、以下の同様のタイミングチャートについても共通とする。
【００２８】
信号ＨＤは、１水平期間の先頭を示し、信号φＨＳＴは、水平走査期間の開始、すなわち水平走査回路１３による列毎の出力信号の水平出力線１２への出力の開始を示す。信号ＨＤが”Ｌ”になる時刻ｔ１から信号φＨＳＴが”Ｌ”になる時刻ｔ９までの間は、水平ブランキング期間となる。水平ブランキング期間に、画素５０、５０、…から読み出された１行分の信号を、列アンプ２１を介して転送容量２５に転送し、記憶する。水平ブランキング中は、水平走査クロックφＨが停止される。
【００２９】
以下では、画素５０、５０、…からなるマトリクスにおけるｎ行目に対する動作に注目して説明を行う。時刻ｔ２でｎ行目の信号φＳＥＬが”Ｈ”となり、行選択スイッチ７がＯＮとされる。これにより、ｎ行目の画素５０の回路が垂直出力線８に接続される。
【００３０】
なお、以下では、「ｎ行目の信号φＳＥＬ」を、添字ｎを付して信号φＳＥＬｎと呼ぶ。これは、他の信号についても同様とする。また、「ｎ行目の画素５０」を、適宜、画素５０と呼ぶ。
【００３１】
時刻ｔ２では、信号φＳＥＬｎが”Ｈ”とされ行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続されると共に、リセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ３で信号φＲＥＳｎが”Ｌ”とされてリセットスイッチ４がＯＦＦとされ、リセットが終了される。
【００３２】
また、時刻ｔ３で信号φＣＬＡＭＰが”Ｈ”とされてクランプスイッチ２３がＯＮとされる。これにより、画素５０で発生するノイズ成分が、垂直出力線８で接続されたクランプ容量２０でクランプされる。時刻ｔ４で当該信号φＣＬＡＭＰが”Ｌ”とされてクランプスイッチ２３がＯＦＦになり、画素５０で発生するノイズ成分のクランプ容量２０へのクランプが終了される。
【００３３】
時刻ｔ５で信号φＴＸｎが”Ｈ”とされて転送スイッチ３がＯＮし、フォトダイオード２に蓄積された信号電荷が、蓄積容量５に転送される。時刻ｔ６で信号φＴＸｎが”Ｌ”とされて転送スイッチ３がＯＦＦとなり信号電荷の蓄積容量５に対する転送が終了されると共に、信号φＴＳが”Ｈ”とされて転送ゲート２４がＯＮとされる。転送ゲート２４がＯＮとされると、画素５０における蓄積容量５の信号電荷がソースフォロワアンプ６により増幅されて電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力されたこの信号は、対応するクランプ容量２０および列アンプ２１を介して転送容量２５に転送され記憶される。
【００３４】
なお、上述の時刻ｔ４によるクランプ終了後、列アンプ２１からは、垂直出力線８からクランプ容量２０に入力された信号と、時刻ｔ３〜ｔ４の期間にクランプ容量２０にクランプされたノイズ成分との差分信号が増幅され出力される。
【００３５】
時刻ｔ７で信号φＴＳを”Ｌ”として転送ゲート２４をＯＦＦし、転送容量２５への記憶を終了する。そして、時刻ｔ８で信号φＳＥＬｎを”Ｌ”として、行選択スイッチ７をＯＦＦにする。
【００３６】
時刻ｔ９からｎ行目の信号について、１水平走査期間が開始される。１水平走査期間において、水平走査回路１３に水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じて転送ゲート２６を順次ＯＮにしていき、ＯＮにされた転送ゲート２６に接続される転送容量２５に記憶された信号が順次、水平出力線１２に出力され、出力アンプ１４からｎ行目の画像信号が出力される。
【００３７】
なお、水平出力線１２は、信号φＣＨＲにより水平出力線リセットスイッチ２７のＯＮ／ＯＦＦが制御され、１水平走査クロックφＨ毎に、電圧ＶＣＨＲにリセットされる。
【００３８】
次に、本発明の第１の実施形態による列ノイズ取得動作について、図３および図５を用いて説明する。図５は、本第１の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００３９】
本第１の実施形態では、図５における時刻ｔ１〜時刻ｔ９の水平ブランキング期間を列ノイズ取得駆動期間として、この期間内で１行分の列ノイズ取得を行う。すなわち、列ノイズ取得駆動期間とは、１行分の列ノイズ信号を、列それぞれについて、列アンプ２１を介して転送容量２５に記憶する期間である。列ノイズ取得駆動期間では、水平走査クロックφＨを停止する。
【００４０】
時刻ｔ３で信号φＣＬＡＭＰを”Ｈ”としてクランプスイッチ２３をＯＮにし、現在の垂直出力線８の信号レベルをクランプ容量２０でクランプする。時刻ｔ４で信号φＣＬＡＭＰを”Ｌ”としてクランプスイッチ２３をＯＦＦにし、垂直出力線８の信号レベルのクランプ容量２０へのクランプを終了する。そして、時刻ｔ６で信号φＴＳが”Ｈ”とされ転送ゲート２４がＯＮされて、列アンプ２１の出力信号が転送容量２５に転送され記憶される。
【００４１】
なお、時刻ｔ４でのクランプ容量２０に対するクランプの終了後、列アンプ２１からは、時刻ｔ３〜時刻ｔ４の間にクランプされた垂直出力線８の信号レベルと、現在の垂直出力線８の信号レベルとの差分信号が増幅され出力される。一方、図５の信号φＳＥＬｎに示されるように、列ノイズ取得駆動期間中は、信号φＳＥＬｎが”Ｌ”のままとされ、垂直出力線８に対して画素５０の回路を接続しない。したがって、垂直出力線８の信号レベルは変化しない。
【００４２】
時刻ｔ９で列ノイズ取得駆動期間が終了し、水平走査期間が開始されると、１行分の列ノイズ信号は、水平走査クロックφＨに応じて、出力アンプ１４から列毎に順次出力される。この出力アンプ１４から出力された信号が、図２を用いて説明した列ノイズ補正回路２００に入力される。
【００４３】
列ノイズ取得動作時には、列ノイズ補正回路２００のスイッチ２０４において、出力端２０４Ｂが選択され、出力アンプ１４から出力された信号は、Ａ／Ｄ変換部２０２でデジタル信号に変換されて、列方向加算平均回路２０５に入力される。列方向加算平均回路２０５は、Ａ／Ｄ変換部２０２から入力された信号を列毎に順次加算し、列毎の加算結果を平均した平均値を列ノイズの補正データとして補正データ用メモリ２０６に記憶させる。
【００４４】
このように、本第１の実施形態によれば、列アンプ２１で発生する列ノイズ、ならびに、転送ゲート２４、転送容量２５および転送ゲート２６に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得することができる。そして、取得された列ノイズに基づき補正データを得ることができる。したがって、この補正データを用いて、画像信号における、列アンプ２１で発生する列ノイズ、ならびに、転送ゲート２４、転送容量２５および転送ゲート２６に起因する列ノイズを補正することができる。
【００４５】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。本第２の実施形態は、列回路群１１における列回路１０、１０、…として列アンプおよびノイズ除去回路を適用した場合の撮像素子および撮像素子の駆動方法の例である。図６は、本第２の実施形態を適用可能な撮像素子１００Ｂの一例の構成を示す。なお、図６において、上述した図１および図３と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００４６】
図６は、上述した図３における列回路群１１の構成に対し、ノイズ除去回路の構成である転送ゲート２８、転送容量２９および転送ゲート３０が追加されている。それと共に、出力アンプ１４Ａは、反転入力および非反転入力を持つ差動アンプとされ、リセットスイッチ３１が追加されている。
【００４７】
列アンプ２１の出力信号は、信号φＴＳによりＯＮ／ＯＦＦを制御される転送ゲート２４を介して転送容量２５に転送され、記憶されると共に、信号φＴＮによりＯＮ／ＯＦＦを制御される転送ゲート２８を介して転送容量２９に転送され、記憶される。転送容量２５に記憶された信号は、水平走査回路１３により水平クロックφＨに応じてＯＮ／ＯＦＦを制御される転送ゲート２６を読み出しスイッチとして、水平出力線１２に出力される。また、転送容量２９に転送された信号は、水平走査回路１３により水平クロックφＨに応じてＯＮ／ＯＦＦを制御される転送ゲート３０を読み出しスイッチとして、水平出力線３２に出力される。
【００４８】
詳細は後述するが、水平出力線１２には撮影画像による信号が出力され、水平出力線３２には列ノイズ信号が出力される。出力アンプ１４Ａは、水平出力線１２から入力される撮影画像による信号から、水平出力線３２から入力されるノイズ信号を減算し、撮像素子１００Ｂの外部に出力する。
【００４９】
図７は、図６の構成において画素５０、５０、…から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００５０】
信号ＨＤは、１水平期間の先頭を示し、信号φＨＳＴは、水平走査期間の開始、すなわち画素５０、５０、…からの水平方向への読み出しの開始を示す。信号ＨＤが”Ｌ”になる時刻ｔ１１から信号φＨＳＴが”Ｌ”になる時刻ｔ１９までの間は、水平ブランキング期間となる。水平ブランキング期間は、画素５０、５０、…から読み出された１行分の信号を、列アンプ２１を介して転送容量２５に転送し、記憶する。水平ブランキング中は、水平走査クロックφＨが停止される。
【００５１】
時刻ｔ１２では、信号φＳＥＬｎが”Ｈ”とされ行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続されると共に、リセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ１３で信号φＲＥＳｎが”Ｌ”とされてリセットスイッチ４がＯＦＦとされ、リセットが終了される。
【００５２】
また、時刻ｔ１３で信号φＣＬＡＭＰが”Ｈ”とされてクランプスイッチ２３がＯＮとされる。これにより、画素５０で発生するノイズ成分が、垂直出力線８で接続されたクランプ容量２０でクランプされる。時刻ｔ１４で当該信号φＣＬＡＭＰが”Ｌ”とされてクランプスイッチ２３がＯＦＦになり、画素５０で発生するノイズ成分のクランプ容量２０へのクランプが終了される。時刻ｔ１４では、信号φＴＮを”Ｈ”として転送ゲート２８をＯＮにし、列アンプ２１で発生するノイズ成分を転送容量２９に転送し記憶する。時刻ｔ１５で信号φＴＮを”Ｌ”にして、転送容量２９への列アンプ２１で発生するノイズ成分の転送容量２９に対する記憶を終了する。
【００５３】
時刻ｔ１６で信号φＴＸｎが”Ｈ”とされて転送スイッチ３がＯＮにされ、フォトダイオード２に蓄積された信号電荷が、蓄積容量５に転送される。時刻ｔ１７で信号φＴＸｎが”Ｌ”にされて転送スイッチ３がＯＦＦにされ、蓄積容量５に対する信号電荷の転送が終了されると共に、信号φＴＳが”Ｈ”にされて転送ゲート２４がＯＮとされる。転送ゲート２４がＯＮとされると、画素５０における蓄積容量５の信号電荷がソースフォロワアンプ６により増幅されて電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力されたこの信号は、対応するクランプ容量２０および列アンプ２１を介して転送容量２５に転送され記憶される。
【００５４】
時刻ｔ１８で信号φＴＳを”Ｌ”として、垂直出力線８から出力された信号の転送容量２５への記憶を終了する。そして、時刻ｔ１９で信号φＳＥＬｎを”Ｌ”として行選択スイッチ７をＯＦＦにする。
【００５５】
その後、時刻ｔ２０からｎ行目の信号について、１水平走査期間が開始される。１水平走査期間において、水平走査回路１３に水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じて転送ゲート２６および３０を順次ＯＮにしていく。ＯＮにされた転送ゲート２６に接続される転送容量２５に記憶された撮影画像信号が順次、水平出力線１２に出力されると共に、ＯＮにされた転送ゲート３０に接続される転送容量２９に記憶されたノイズ信号が順次、水平出力線３２に出力される。出力アンプ１４において、水平出力線１２から入力された撮影画像信号から、水平出力線３２から入力されたノイズ信号が減ぜられ、１行分の画像信号として出力される。
【００５６】
なお、水平出力線１２および３２は、信号φＣＨＲにより水平出力線リセットスイッチ２７および３１のＯＮ／ＯＦＦが制御され、１水平走査クロック毎に、電圧ＶＣＨＲにリセットされる。
【００５７】
次に、本発明の第２の実施形態による列ノイズ取得動作について、図６および図８を用いて説明する。図８は、本第２の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００５８】
本第２の実施形態では、図８における時刻ｔ１１〜時刻ｔ２０の水平ブランキング期間を列ノイズ取得駆動期間として、この期間内で１行分の列ノイズ取得を行う。すなわち、列ノイズ取得駆動期間とは、１行分の列ノイズ信号を、列それぞれについて、列アンプ２１を介して転送容量２５に記憶する期間である。列ノイズ取得駆動期間では、水平走査クロックφＨを停止する。
【００５９】
時刻ｔ１３で信号φＣＬＡＭＰを”Ｈ”としてクランプスイッチ２３をＯＮにし、現在の垂直出力線８の信号レベルをクランプ容量２０でクランプする。時刻ｔ１４で信号φＣＬＡＭＰを”Ｌ”としてクランプスイッチ２３をＯＦＦにし、垂直出力線８の信号レベルのクランプ容量２０へのクランプを終了する。また、時刻ｔ１４で信号φＴＮを”Ｈ”として転送ゲート２８をＯＮにし、列アンプ２１で発生するノイズ信号が転送容量２９に転送され記憶される。時刻ｔ１５で信号φＴＮを”Ｌ”として転送ゲート２８をＯＦＦにし、ノイズ信号の転送容量２９への記憶を終了する。
【００６０】
そして、時刻ｔ１７で信号φＴＳを”Ｈ”として転送ゲート２４をＯＮにし、列アンプ２１の出力信号が転送容量２５に転送され記憶される。
【００６１】
なお、時刻ｔ１４でのクランプ容量２０に対するクランプの終了後、列アンプ２１からは、時刻ｔ１３〜時刻ｔ１４の間にクランプされた垂直出力線８の信号レベルと、現在の垂直出力線８の信号レベルとの差分信号が増幅され出力される。一方、図７の信号φＳＥＬｎに示されるように、列ノイズ取得駆動期間中は、信号φＳＥＬｎが”Ｌ”のままとされ、垂直出力線８に対して画素５０の回路を接続しない。したがって、垂直出力線８の信号レベルは変化しない。
【００６２】
時刻ｔ１８で信号φＴＳを”Ｌ”として転送ゲート２４をＯＦＦにし、列アンプ２１の出力信号の転送容量２５への記憶を終了する。時刻ｔ２０で列ノイズ取得駆動期間が終了し、水平走査期間が開始されると、１行分の列ノイズ信号は、水平走査クロックφＨに応じて、出力アンプ１４Ａから列毎に順次出力される。この出力アンプ１４Ａから出力された信号が、図２を用いて説明した列ノイズ補正回路２００に入力される。列ノイズ補正回路２００における処理は、既に説明した処理と何ら変わることがないので、ここでの説明を省略する。
【００６３】
このように、本第２の実施形態の場合、転送ゲート２４および２８、転送容量２５および２９、ならびに、転送ゲート２６および３０に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得することができる。そして、取得された列ノイズに基づき補正データを得ることができる。したがって、この補正データを用いて、画像信号における、転送ゲート２４および２８、転送容量２５および２９、ならびに、転送ゲート２６および３０に起因する列ノイズを補正することができる。
【００６４】
＜第３の実施形態＞
次に、本発明の第３の実施形態による撮像素子および撮像素子の駆動方法の例ついて説明する。本第３の実施形態は、列回路群１１における列回路１０、１０、…として、列アンプおよびノイズ除去回路を適用すると共に、転送容量の出力バッファアンプとしてソースフォロワを備える場合の例である。図９は、本第３の実施形態を適用可能な撮像素子１００Ｃの一例の構成を示す。なお、図９において、上述した図１および図６と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００６５】
図９において、転送容量２５に記憶された信号は、定電流源３４により駆動されるソースフォロワアンプ３３で電流増幅されて、水平出力線１２に出力される。同様に、転送容量２９に記憶された信号は、定電流源３６により駆動されるソースフォロワアンプ３５で電流増幅されて、水平出力線３２に出力される。この図９のように構成された撮像素子１００Ｃでは、上述した図６のように構成された撮像素子１００Ｂと比較して、転送容量２５および２９の容量を小さくすることができる。したがって、本第３の実施形態による撮像素子１００Ｃは、図６に示した撮像素子１００Ｂに比べて面積を小さくできる。
【００６６】
本第３の実施形態による通常読み出しによる駆動、ならびに、列ノイズ取得動作時の駆動は、図７および図８を用いて説明した第２の実施形態の駆動と同一であるので、ここでの説明を省略する。
【００６７】
本第３の実施形態の場合、転送ゲート２４および２８、転送容量２５および２９、転送ゲート２６および３０、ならびに、ソースフォロワアンプ３３および３５に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得することができる。そして、取得された列ノイズに基づき得られた補正データを用いて、画像信号における、転送ゲート２４および２８、転送容量２５および２９、転送ゲート２６および３０、ならびに、ソースフォロワアンプ３３および３５に起因する列ノイズを補正することができる。
【００６８】
なお、本第３の実施形態では、転送容量２５および２９の出力バッファーアンプとして、単純なソースフォロワアンプを用いているが、これはこの例に限られず、他のバッファーアンプの構成でもよい。
【００６９】
＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。本第４の実施形態は、列回路群１１における列回路１０、１０、…として列アンプおよび列Ａ／Ｄ回路を適用した場合の撮像素子および撮像素子の駆動方法の例である。図１０は、本第４の実施形態を適用可能な撮像素子１００Ｄの一例の構成を示す。なお、図１０において、上述した図１と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００７０】
各列における列アンプ２１の出力は、それぞれ列Ａ／Ｄ回路３７に入力される。この例では、列Ａ／Ｄ回路３７は、ランプ型の構成とされ、電圧比較器３８およびカウンタ４１を列毎に有すると共に、カウンタ３９およびＤ／Ａ回路４０を有する。カウンタ３９は、入力されたクロック信号φＡＤＣＬＫをカウントする。カウンタ３９のカウント値は、Ｄ／Ａ回路４０で電圧値に変換され、各電圧比較器３８の一方の入力端に入力される。各電圧比較器３８の他方の入力端には、各列アンプ２１の出力がそれぞれ入力される。カウンタ４１は、電圧比較器３８の出力の変化に応じてクロック信号φＡＤＣＬＫのカウントを停止または保持する。
【００７１】
列Ａ／Ｄ回路３７の動作を説明する。カウンタ３９およびＤ／Ａ回路４０によりランプ波形が発生され、このランプ波形が電圧比較器３８の一方の入力端に入力される。電圧比較器３８は、この一方の入力端に入力されたランプ波形と、他方の入力端に入力された列アンプ２１の出力とが比較され、一方および他方の入力端に入力された電圧が一致したときに、出力を変化させる。カウンタ４１は、電圧比較器３８の出力変化に応じてクロック信号φＡＤＣＬＫのカウントを停止し、カウント停止時のカウント値を保持する。この動作により、列アンプ２１の出力信号がＡ／Ｄ変換され、列アンプ２１の出力信号のデジタル値がカウンタ４１に保持される。
【００７２】
水平走査回路１３は、水平走査クロックφＨに応じてカウンタ４１、４１、…を順次選択する。水平走査回路１３に選択されたカウンタ４１は、保持しているデジタル値をデジタル信号出力線４２に出力する。デジタル信号出力線４２に出力されたデジタル値は、出力バッファ４３を介して撮像素子１００Ｄの外部に出力される。
【００７３】
図１１は、図１０の構成において画素５０、５０、…から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００７４】
信号ＨＤは、１水平期間の先頭を示し、信号φＨＳＴは、水平走査期間の開始、すなわち画素５０、５０、…からの水平方向への読み出しの開始を示す。信号ＨＤが”Ｌ”になる時刻ｔ３１から信号φＨＳＴが”Ｌ”になる時刻ｔ３９までの間は、水平ブランキング期間となる。水平ブランキング期間は、画素５０、５０、…から読み出された１行分の信号を、列アンプ２１を介して電圧比較器３８に転送する。水平ブランキング中は、水平走査クロックφＨが停止される。
【００７５】
時刻ｔ３２で信号φＳＥＬｎが”Ｈ”とされて行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続される。また、時刻ｔ３２で信号φＲＥＳｎが”Ｈ”とされてリセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ３３で信号φＲＥＳｎが”Ｌ”とされリセットが終了されると共に、信号φＣＬＡＭＰが”Ｈ”とされてクランプスイッチ２３をＯＮにし、画素５０で発生するノイズ成分が、垂直出力線８で接続されたクランプ容量２０でクランプされる。時刻ｔ３４で信号φＣＬＡＭＰが”Ｌ”とされクランプスイッチ２３をＯＦＦにし、画素５０で発生するノイズ成分のクランプ容量２０へのクランプが終了される。
【００７６】
時刻ｔ３５で信号φＴＸｎが”Ｈ”とされて転送スイッチ３がＯＮとされ、フォトダイオード２に蓄積された信号電荷が蓄積容量５に転送される。時刻ｔ３６で信号φＡＤＣＬＫが列Ａ／Ｄ回路３７に入力され、列Ａ／Ｄ回路３７におけるＡ／Ｄ変換動作が開始される。時刻ｔ３７で信号φＡＤＣＬＫが停止され、列Ａ／Ｄ回路３７におけるＡ／Ｄ変換動作が終了される。そして、時刻ｔ３８で信号φＳＥＬｎを”Ｌ”として行選択スイッチ７をＯＦＦにする。
【００７７】
その後、時刻ｔ３９からｎ行目のデジタル信号について、１水平走査期間が開始される。１水平期間において、水平走査回路１３に対する水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じてカウンタ４１を順次選択していく。選択された列のカウンタ４１の出力がデジタル信号出力線４２に出力され、出力バッファ４３を介して撮像素子１００Ｄの外部に出力される。
【００７８】
次に、本発明の第４の実施形態による列ノイズ取得動作について、図１０および図１２を用いて説明する。図１２は、本第４の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００７９】
本第４の実施形態では、図１２における時刻ｔ３１〜時刻ｔ３９の水平ブランキング期間を列ノイズ取得駆動期間として、この期間内で１行分の列ノイズ取得を行う。すなわち、列ノイズ取得駆動期間とは、１行分の列ノイズ信号を、列それぞれについて、列アンプ２１を介して列Ａ／Ｄ回路３７でデジタル値に変換し、カウンタ４１に保持する期間である。列ノイズ取得駆動期間では、水平走査クロックφＨを停止する。
【００８０】
時刻ｔ３３で信号φＣＬＡＭＰが”Ｈ”とされてクランプスイッチ２３をＯＮにし、現在の垂直出力線８の信号レベルをクランプ容量２０でクランプする。時刻ｔ３４で信号φＣＬＡＭＰが”Ｌ”とされクランプスイッチ２３をＯＦＦにし、画素５０で発生するノイズ成分のクランプ容量２０へのクランプが終了される。時刻ｔ３６で信号φＡＤＣＬＫが列Ａ／Ｄ回路３７に入力され、列Ａ／Ｄ回路３７におけるＡ／Ｄ変換動作が開始される。このＡ／Ｄ変換変換動作により、各列の列アンプ２１、２１、…の出力信号がデジタル値に変換されて、各カウンタ４１、４１、…にそれぞれ保持される。時刻ｔ３７で信号φＡＤＣＬＫが停止され、列Ａ／Ｄ回路３７におけるＡ／Ｄ変換動作が終了される。
【００８１】
なお、時刻ｔ３４でのクランプ容量２０に対するクランプの終了後、列アンプ２１からは、時刻ｔ３３〜時刻ｔ３４の間にクランプされた垂直出力線８の信号レベルと、現在の垂直出力線８の信号レベルとの差分信号が増幅され出力される。一方、図１２の信号φＳＥＬｎに示されるように、列ノイズ取得駆動期間中は、信号φＳＥＬｎが”Ｌ”のままとされ、垂直出力線８に対して画素５０の回路を接続しない。したがって、垂直出力線８の信号レベルは変化しない。
【００８２】
その後、時刻ｔ３９からｎ行目のデジタル信号について、１水平走査期間が開始される。１水平期間において、水平走査回路１３に対する水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じてカウンタ４１を順次選択していく。選択された列のカウンタ４１の出力がデジタル信号出力線４２に出力され、出力バッファ４３に供給される。
【００８３】
この出力バッファ４３の出力が、図２を用いて説明した列ノイズ補正回路２００に入力される。なお、本第４の実施形態では、撮像素子１００Ｄの出力は、列Ａ／Ｄ回路３７で予めデジタル信号に変換されている。そのため、列ノイズ補正回路２００におけるＡ／Ｄ変換部２０２は、省略される。補正処理回路２０３における処理は、既に説明した処理と何ら変わることがないので、ここでの説明を省略する。
【００８４】
このように、本第４の実施形態の場合、列アンプ２１で発生する列ノイズと、列Ａ／Ｄ回路３７に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得することができる。そして、取得された列ノイズに基づき補正データを得ることができる。したがって、この補正データを用いて、画像信号における、列アンプ２１で発生する列ノイズと、列Ａ／Ｄ回路３７に起因する列ノイズとを補正することができる。
【００８５】
＜第５の実施形態＞
次に、本発明の第５の実施形態による撮像素子および撮像素子の駆動方法の例ついて説明する。本第５の実施形態は、上述の第１の実施形態で説明した撮像素子１００Ａを用い、列ノイズ取得のための駆動方法が異なる例である。なお、本第５の実施形態において、画素５０、５０、…から通常読み出しで電荷を読み出す駆動タイミングは、図４を用いて説明した、第１の実施形態における通常読み出しの駆動タイミングと同一であるので、ここでの説明を省略する。
【００８６】
上述した第１の実施形態では、列ノイズ取得駆動期間において画素５０、５０、…の回路を垂直出力線８に接続せず、画素５０、５０、…それぞれの回路を駆動しなかった。これに対して、本第５の実施形態では、列ノイズ取得駆動期間において、画素５０、５０、…の回路を垂直出力線８に接続して画素５０、５０、…それぞれの回路を駆動する。このとき、フォトダイオード２に蓄積された信号電荷の、蓄積容量５への転送を行わないように駆動する。
【００８７】
図１３は、本第５の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【００８８】
本第５の実施形態では、図５を用いて説明した第１の実施形態の場合と同様に、図１３における時刻ｔ１〜時刻ｔ９の水平ブランキング期間を列ノイズ取得駆動期間として、この期間内で１行分の列ノイズ取得を行う。すなわち、列ノイズ取得駆動期間とは、１行分の列ノイズ信号を、列それぞれについて、列アンプ２１を介して転送容量２５に記憶する期間である。列ノイズ取得駆動期間では、水平走査クロックφＨを停止する。
【００８９】
時刻ｔ２では、信号φＳＥＬｎが”Ｈ”とされ行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続されると共に、リセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ３で信号φＲＥＳｎが”Ｌ”とされてリセットスイッチ４がＯＦＦとされ、リセットが終了される。
【００９０】
また、時刻ｔ３で信号φＣＬＡＭＰが”Ｈ”とされてクランプスイッチ２３がＯＮとされる。これにより、画素５０で発生するノイズ成分が、垂直出力線８で接続されたクランプ容量２０でクランプされる。時刻ｔ４で当該信号φＣＬＡＭＰが”Ｌ”とされてクランプスイッチ２３がＯＦＦになり、画素５０で発生するノイズ成分のクランプ容量２０へのクランプが終了される。
【００９１】
時刻ｔ６で信号φＴＳが”Ｈ”とされて転送ゲート２４がＯＮとされる。転送ゲート２４がＯＮとされると、画素５０における蓄積容量５の信号電荷がソースフォロワアンプ６により増幅されて電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力されたこの信号は、対応するクランプ容量２０および列アンプ２１を介して転送容量２５に転送され記憶される。
【００９２】
なお、上述の時刻ｔ４によるクランプ終了後、列アンプ２１からは、垂直出力線８からクランプ容量２０に入力された信号と、時刻ｔ３〜ｔ４の期間にクランプ容量２０にクランプされたノイズ成分との差分信号が増幅され出力される。ここで、図１３の信号φＴＸｎに示されるように、列ノイズ取得駆動期間中は、信号φＴＸｎが”Ｌ”のままとされ、フォトダイオード２の電荷が蓄積容量５に転送されない。したがって、垂直出力線８の信号レベルは変化しない。
【００９３】
時刻ｔ７で信号φＴＳを”Ｌ”として転送ゲート２４をＯＦＦし、転送容量２５への記憶を終了する。そして、時刻ｔ８で信号φＳＥＬｎを”Ｌ”として、行選択スイッチ７をＯＦＦにする。
【００９４】
時刻ｔ９からｎ行目の信号について、１水平走査期間が開始される。１水平走査期間において、水平走査回路１３に水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じて転送ゲート２６を順次ＯＮにしていき、ＯＮにされた転送ゲート２６に接続される転送容量２５に記憶された信号が順次、水平出力線１２に出力され、出力アンプ１４から１行分のノイズ信号が出力される。
【００９５】
なお、水平出力線１２は、信号φＣＨＲにより水平出力線リセットスイッチ２７のＯＮ／ＯＦＦが制御され、１水平走査クロックφＨ毎に、電圧ＶＣＨＲにリセットされる。
【００９６】
このように、本第５の実施形態でも上述の第１の実施形態と同様に、列アンプ２１で発生する列ノイズ、ならびに、転送ゲート２４、転送容量２５および転送ゲート２６に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得できる。そして、取得された列ノイズに基づき補正データを得ることができる。したがって、この補正データを用いて、画像信号における、列アンプ２１で発生する列ノイズ、ならびに、転送ゲート２４、転送容量２５および転送ゲート２６に起因する列ノイズを補正することができる。
【００９７】
＜第６の実施形態＞
次に、本発明の第６の実施形態による撮像素子および撮像素子の駆動方法の例ついて説明する。図１４は、本第６の実施形態を適用可能な撮像素子１００Ｅの一例の構成を示す。なお、図１４において、上述した図６と共通する部分には同一の符号を付し、詳細な説明を省略する。
【００９８】
図１４に示されるように、本第６の実施形態による撮像素子１００Ｅは、図６を用いて説明した第２の実施形態による撮像素子１００Ｂに対し、各列においてクランプ容量２０、列アンプ２１、帰還容量２２およびクランプスイッチ２３が省略されている。すなわち、撮像素子１００Ｅでは、各列において、垂直出力線８の出力は、転送ゲート２４および２８に対し、それぞれ直接的に供給される。
【００９９】
図１５は、図１４の構成において画素５０、５０、…から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【０１００】
信号ＨＤは、１水平期間の先頭を示し、信号φＨＳＴは、水平走査期間の開始、すなわち画素５０、５０、…からの水平方向への読み出しの開始を示す。信号ＨＤが”Ｌ”になる時刻ｔ４１から信号φＨＳＴが”Ｌ”になる時刻ｔ４９までの間は、水平ブランキング期間となる。水平ブランキング期間は、画素５０、５０、…から読み出された１行分の信号を、転送ゲート２４を介して転送容量２５に転送し、記憶する。水平ブランキング中は、水平走査クロックφＨが停止される。
【０１０１】
時刻ｔ４２では、信号φＳＥＬｎが”Ｈ”とされ行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続されると共に、リセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ４３で信号φＲＥＳｎが”Ｌ”とされてリセットスイッチ４がＯＦＦとされ、リセットが終了される。
【０１０２】
時刻ｔ４３で信号φＴＮを”Ｈ”として転送ゲート２８をＯＮにし、画素５０の各々で発生するノイズ成分を転送ゲート２８を介して転送容量２９に転送し記憶する。時刻ｔ４４で信号φＴＮを”Ｌ”にして、画素５０の各々で発生するノイズ成分の転送容量２９に対する記憶を終了する。
【０１０３】
時刻ｔ４５で信号φＴＸｎが”Ｈ”とされて転送スイッチ３がＯＮにされ、フォトダイオード２に蓄積された信号電荷が、蓄積容量５に転送される。時刻ｔ４６で信号φＴＸｎが”Ｌ”にされて転送スイッチ３がＯＦＦにされ、蓄積容量５に対する信号電荷の転送が終了されると共に、信号φＴＳが”Ｈ”にされて転送ゲート２４がＯＮとされる。転送ゲート２４がＯＮとされると、画素５０における蓄積容量５の信号電荷がソースフォロワアンプ６により増幅されて電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力されたこの信号は、転送ゲート２４を介して転送容量２５に転送され記憶される。
【０１０４】
時刻ｔ４７で信号φＴＳを”Ｌ”として、垂直出力線８から出力された信号の転送容量２５への記憶を終了する。そして、時刻ｔ４８で信号φＳＥＬｎを”Ｌ”として行選択スイッチ７をＯＦＦにする。
【０１０５】
その後、時刻ｔ４９からｎ行目の信号について、１水平走査期間が開始される。１水平走査期間において、水平走査回路１３に水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じて転送ゲート２６および３０を順次ＯＮにしていく。ＯＮにされた転送ゲート２６に接続される転送容量２５に記憶された撮影画像信号が順次、水平出力線１２に出力される。また、ＯＮにされた転送ゲート３０に接続される転送容量２９に記憶されたノイズ信号が順次、水平出力線３２に出力される。出力アンプ１４Ａにおいて、水平出力線１２から入力された撮影画像信号から、水平出力線３２から入力されたノイズ信号が減ぜられ、１行分の画像信号として出力される。
【０１０６】
なお、水平出力線１２および３２は、信号φＣＨＲにより水平出力線リセットスイッチ２７および３１のＯＮ／ＯＦＦが制御され、１水平走査クロック毎に、電圧ＶＣＨＲにリセットされる。
【０１０７】
次に、本発明の第６の実施形態による列ノイズ取得動作について、図１４および図１６を用いて説明する。図１６は、本第６の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【０１０８】
本第６の実施形態では、図１６における時刻ｔ４１〜時刻ｔ４９の水平ブランキング期間を列ノイズ取得駆動期間として、この期間内で１行分の列ノイズ取得を行う。すなわち、列ノイズ取得駆動期間とは、１行分の列ノイズ信号を、列それぞれについて、転送ゲート２４を介して転送容量２５に記憶する期間である。列ノイズ取得駆動期間では、水平走査クロックφＨを停止する。
【０１０９】
時刻ｔ４２では、信号φＳＥＬｎが”Ｈ”とされ行選択スイッチ７がＯＮにされ、ｎ行目の画素５０の回路が垂直出力線８に接続されると共に、リセットスイッチ４がＯＮにされ、蓄積容量５に蓄積された不要電荷がリセットされる。時刻ｔ４３で信号φＲＥＳｎが”Ｌ”とされてリセットスイッチ４がＯＦＦとされ、リセットが終了される。
【０１１０】
時刻ｔ４３で信号φＴＮを”Ｈ”として転送ゲート２８をＯＮにし、画素５０の各々で発生するノイズ成分を転送容量２９に転送し記憶する。時刻ｔ４４で信号φＴＮを”Ｌ”にして、転送容量２９への画素５０の各々で発生するノイズ成分の転送容量２９に対する記憶を終了する。
【０１１１】
時刻ｔ４６で信号φＴＳが”Ｈ”にされて転送ゲート２４がＯＮとされる。転送ゲート２４がＯＮとされると、画素５０における蓄積容量５の信号電荷がソースフォロワアンプ６により増幅されて電圧に変換されて垂直出力線８に出力される。垂直出力線８に出力されたこの信号は、対応する転送ゲート２４を介して転送容量２５に転送され記憶される。
【０１１２】
時刻ｔ４７で信号φＴＳを”Ｌ”として、垂直出力線８から出力された信号の転送容量２５への記憶を終了する。そして、時刻ｔ４８で信号φＳＥＬｎを”Ｌ”として行選択スイッチ７をＯＦＦにする。
【０１１３】
その後、時刻ｔ４９からｎ行目の信号について、１水平走査期間が開始される。１水平走査期間において、水平走査回路１３に水平走査クロックφＨの入力が開始される。水平走査回路１３は、水平走査クロックφＨに応じて転送ゲート２６および３０を順次ＯＮにしていく。ＯＮにされた転送ゲート２６に接続される転送容量２５に記憶された信号が順次、水平出力線１２に出力される。また、ＯＮにされた転送ゲート３０に接続される転送容量２９に記憶されたノイズ信号が順次、水平出力線３２に出力される。出力アンプ１４Ａにおいて、水平出力線１２から入力された信号から、水平出力線３２から入力されたノイズ信号が減ぜられ、１行分の列ノイズ信号として出力される。
【０１１４】
なお、水平出力線１２および３２は、信号φＣＨＲにより水平出力線リセットスイッチ２７および３１のＯＮ／ＯＦＦが制御され、１水平走査クロック毎に、電圧ＶＣＨＲにリセットされる。
【０１１５】
なお、図１３の信号φＴＸｎに示されるように、列ノイズ取得駆動期間中は、信号φＴＸｎが”Ｌ”のままとされ、フォトダイオード２の電荷が蓄積容量５に転送されない。したがって、垂直出力線８の信号レベルは変化しない。したがって、本第６の実施形態の場合、転送ゲート２４および２８、転送容量２５および２９、ならびに、転送ゲート２６および３０に起因する列ノイズを、有効画素領域とは別の画素領域を用いずに取得することができる。そして、取得された列ノイズに基づき補正データを得ることができ、この補正データを用いて、画像信号における、転送ゲート２４および２８、転送容量２５および２９、ならびに、転送ゲート２６および３０に起因する列ノイズを補正することができる。
【０１１６】
＜第７の実施形態＞
次に、本発明の実施の第７の形態について説明する。本第７の実施形態は、上述の各実施形態による撮像素子１００Ａ〜１００Ｅおよび各撮像素子の駆動方法を、撮像装置に適用した例である。図１７は、本発明の第７の実施形態に適用可能な撮像装置３００の一例の構成を示す。なお、以下では、特に記載のない限り、各実施形態による撮像素子１００Ａ〜１００Ｅを、撮像素子１００で代表させて説明する。
【０１１７】
レンズ１０１は、被写体の光学像を撮像素子１００に結像させる。レンズ１０１を介して撮像素子１００に入射される光は、絞り１０２で絞り制御部１１３の制御に従い光量が可変される。また、撮像素子１００に対する光の入射時間は、シャッタ制御部１１４の制御に従いメカニカルシャッタからなるシャッタ１０３により制御される。なお、光学フィルタ１０４は、撮像素子１００に入射される光の波長または空間周波数を制限するために設けられる。
【０１１８】
撮像素子１００から出力された撮像信号は、アナログフロントエンド部１０６に供給される。アナログフロントエンド部１０６は、供給された撮像信号のノイズを除去するＣＤＳ回路１０７と、信号ゲインを調整するアンプ１０８と、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器１０９とを備える。撮像信号は、このアナログフロントエンド部１０６においてノイズ除去処理および信号ゲインの調整がなされ、デジタル信号に変換されて出力される。なお、Ａ／Ｄ変換器１０９は、図２で説明したＡ／Ｄ変換部２０２に対応させることができる。
【０１１９】
アナログフロントエンド部１０６から出力されたデジタル画像データは、デジタル信号処理部１１０に供給される。デジタル信号処理部１１０には、図２で説明した列ノイズ補正回路２００内の補正処理回路２０３も含まれる。デジタル信号処理部１１０は、アナログフロントエンド部１０６から供給された画像データに対して、補正処理回路２０３により列ノイズ補正処理を行う。そして、列ノイズ補正処理された画像データに対して、ホワイトバランス補正やガンマ補正といった各種の補正処理を行う。
【０１２０】
デジタル信号処理部１１０で各種補正処理された画像データは、制御部１１１および表示インターフェイス部１１６を介して表示部１１７に供給され、表示される。表示部１１７は、例えばＬＣＤを表示素子として用いる。
【０１２１】
デジタル信号処理部１１０は、各種補正処理された画像データに対する圧縮符号化処理を行うこともできる。例えば、デジタル信号処理部１１０は、上述の各種補正処理された画像データを制御部１１１を介して画像メモリ１１２に一時的に記憶させ、この画像メモリ１１２に記憶された画像データに対して圧縮符号化処理を行う。圧縮符号化された圧縮画像データは、例えば制御部１１１および記録インターフェイス部１１８を介して、例えば不揮発性メモリからなる記録媒体１１９に記録される。
【０１２２】
制御手段としての制御部１１１は、例えばＣＰＵ、ＲＯＭおよびＲＡＭを有し、この撮像装置３００の全体の動作を制御する。より具体的には、ＣＰＵは、ＲＡＭをワークスペースとして用いてＲＯＭに予め記憶されるプログラムを実行し、撮像装置３００の各部に対してコマンドを送信すると共に、撮像装置３００内におけるデータの流れを制御する。また、制御部１１１は、外部インターフェイス１２０を介してパーソナルコンピュータなどの外部の情報機器と通信を行うことができる。
【０１２３】
シャッタボタン１３０は、半押し状態およびボタンが押し込まれた全押し状態を検出することができ、状態に応じた制御信号が出力される。制御部１１１は、シャッタボタン１３０から出力された制御信号に応じて、撮像装置３００を撮影準備状態に移行させるタイミングや、シャッタ１０３を開くタイミングを制御する。
【０１２４】
タイミング発生部１１５は、制御部１１１の制御に従い、撮像素子１００、アナログフロントエンド部１０６およびデジタル信号処理部１１０にそれぞれ供給するタイミング信号を生成する。より具体的には、タイミング発生部１１５は、制御部１１１の制御に従い、信号ＨＤ、信号φＨＳＴ、信号φＨおよび信号φＣＨＲを生成する。また、タイミング発生部１１５は、制御部１１１の制御に従い、信号φＳＥＬｎ、信号φＲＥＳｎ、信号φＴＸｎ、信号φＣＬＡＭＰ、信号φＴＮおよび信号φＴＳを生成する。タイミング発生部１１５で生成されたこれらの信号は、撮像素子１００に供給される。また、タイミング発生部１１５で生成された信号のうち、例えば信号ＨＤ、信号φＨＳＴおよび信号φＨがアナログフロントエンド部１０６およびデジタル信号処理部１１０に供給される。撮像素子１００、制御部１１１およびタイミング発生部１１５などから、撮像素子１００を駆動する撮像システムが構成される。
【０１２５】
次に、上述した図１７の構成における撮像装置３００の、撮影時の動作について説明する。図示されない電源スイッチの操作によりメイン電源がＯＮとされる。メイン電源がＯＮとされると、制御部１１１、タイミング発生部１１５などのコントロール系の電源がＯＮとされ、さらに、アナログフロントエンド部１０６、デジタル信号処理部１１０などの撮像系回路の電源がＯＮとされる。
【０１２６】
各部の電源がＯＮとされた後、シャッタボタン１３０が操作されると、制御部１１１は、露光量を制御するために、絞り制御部１１３を制御して絞り１０２を開放にし、シャッタ制御部１１４を制御してシャッタ１０３を開ける。撮像素子１００から出力された撮像信号は、アナログフロントエンド部１０６でノイズ処理およびゲイン調整され、さらにデジタル画像データに変換された後、デジタル信号処理部１１０に供給される。制御部１１１は、デジタル信号処理部１１０に供給された画像データに基づき、露出の演算を行う。制御部１１１は、この露出演算の結果に基づき被写体の明るさを判断し、判断結果に応じて絞り制御部１１３を制御する。
【０１２７】
絞り制御が行われると、制御部１１１は、撮像素子１００から出力された撮像信号から高周波成分を取り出し、被写体までの距離の演算を行う。その後、制御部１１１は、図示されないレンズ駆動部を制御してレンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【０１２８】
合焦が確認されると、制御部１１１は、タイミング発生部１１５を制御して撮像素子１００を各画素５０、５０、…に対する電荷の蓄積状態に駆動し、シャッタ制御部１１４を制御してシャッタ１０３を開き、撮像素子１００に対する本露光を開始する。本露光により、各画素５０のフォトダイオード２に対して電荷が蓄積される。制御部１１１は、予め決められた露光時間の経過後にシャッタ１０３を閉じ、撮像素子１００に対する本露光を終了する。なお、本露光の開始および終了を、撮像素子１００の電子シャッタ機能で行ってもよい。
【０１２９】
本露光が終了すると、制御部１１１は、タイミング発生部１１５を制御して撮像素子１００の蓄積状態を解除し、撮像素子１００を、各画素５０、５０、…からの電荷の読み出し期間に移行させる。読み出し期間では、各画素５０において、フォトダイオード２に蓄積された電荷が蓄積容量５に転送され、この蓄積容量５に蓄積された電荷が画素５０、５０、…の行毎に順次、撮像信号が撮像素子１００から出力される。撮像素子１００から出力された撮像信号は、アナログフロントエンド部１０６で相関２重サンプリング（ＣＤＳ）などのノイズ除去処理やゲイン調整処理などを施された後、Ａ／Ｄ変換が行われ、デジタル画像データとされる。この画像データは、デジタル信号処理部１１０を介して制御部１１１に供給され、画像メモリ１１２に書き込まれる。
【０１３０】
画像メモリ１１２に書き込まれた画像データは、制御部１１１の制御により記録インターフェース部１１８を介して記録媒体１１９に記録される。このとき、デジタル信号処理部１１０により画像メモリ１１２に書き込まれた画像データを圧縮符号化して記録媒体１１９に記録することができる。また、画像メモリ１１２に書き込まれた画像データを表示インターフェイス部１１６を介して表示部１１７に供給し、表示させることができる。画像メモリ１１２に書き込まれた画像データを、外部インターフェイス１２０を介してパーソナルコンピュータ１２１などに転送し、パソコン１２１上で画像データの加工を行うこともできる。
【０１３１】
次に、上述した図１７のような構成の撮像装置３００に対して本発明による撮像素子および撮像素子の駆動方法を適用した際に好ましい列ノイズの取得タイミングについて、図１８のタイミングチャートを用いて説明する。
【０１３２】
図１８（ａ）は、撮像素子１００において通常の読出しのみを行い、列ノイズ取得動作を行わない場合の一例のタイミングを示す。シャッタボタン１３０が操作された後、時刻ｔ５１で撮像素子１００が蓄積状態とされ、時刻ｔ５２でシャッタ１０３が開き撮像素子１００に対する露光が開始される。時刻ｔ５１から時刻ｔ５２の間に、例えば、撮像素子１００の画素５０、５０、…のリセットなどが行われる。そして、時刻ｔ５３でシャッタ１０３が閉じて露光が終了された後、時刻ｔ５４で撮像素子１００において蓄積状態が解除される。撮像素子１００が蓄積状態とされる時刻ｔ５１から蓄積状態が解除される時刻ｔ５４までが、蓄積期間４００とされる。蓄積状態の解除後、撮像素子１００の動作が読み出し期間４０１に移行する。読み出し期間４０１では、撮像素子１００において画素５０、５０、…から電荷が読み出され、読み出された電荷が撮像信号として撮像素子１００の外部に出力される。
【０１３３】
本発明では、撮像素子１００の動作が読み出し期間４０１に移行するのに先駆けて、列ノイズ取得動作を行う。これにより、撮像素子１００から出力される撮像信号に対し、列ノイズ補正を行い、縦スジ状の列ノイズの無い良好な画像を得ることが可能となる。
【０１３４】
図１８（ｂ）は、列ノイズ取得を、撮像素子１００の蓄積期間４００中に行う例を示す。図１８（ｂ）の例では、蓄積期間４００と列ノイズ取得期間４０２とが一致している。すなわち、本発明では、画素５０、５０、…の回路を垂直出力線８に接続しない状態で転送容量２５に蓄積された電荷に基づき、列ノイズ取得を行っている。そのため、撮像素子１００において、画素５０、５０、…に対して電荷の蓄積を行っている間に、列ノイズ取得動作を行うことができる。列ノイズ取得を蓄積期間４００に行うことで、列ノイズ取得のためのタイムラグが無い撮影が可能である。
【０１３５】
なお、図１８（ｂ）の例では、蓄積期間４００と列ノイズ取得期間４０２とを一致させているが、これはこの例に限定されない。例えば、撮像素子１００にランダムノイズの少ない場合や、蓄積期間４００が所定以上に長い場合は、蓄積期間４００内の一部で列ノイズ取得を行ってもよい。
【０１３６】
図１８（ｃ）は、列ノイズ取得期間４０２に示されるように、蓄積期間４００の開始時刻ｔ５１に先駆けて時刻ｔａに列ノイズ取得動作を開始し、蓄積期間４００が終了する前に列ノイズ取得動作を終了させる例である。この図１８（ｃ）の例の場合、撮像素子１００において、列ノイズ取得期間４０２と蓄積期間４００とが部分的に重複した後に、蓄積期間４００だけとなる期間が存在する。
【０１３７】
画素５０、５０、…からの電荷の読み出しや列ノイズ取得など、撮像素子１００を高速で駆動する期間では、撮像素子１００が発熱し、その熱が画質に影響を与える可能性がある。図１８（ｃ）の例のように、列ノイズ取得期間４０２が終了した後に電荷の蓄積を行う期間を設け、その後に、読み出し期間４０１が開始されるように駆動することで、撮像素子１００における発熱が低減される。したがって、撮像素子１００自身の発熱の影響による画像劣化の少ない撮像信号を得ることができる。
【０１３８】
なお、時刻ｔａは、蓄積期間４００の開始より前であって、且つ、列ノイズ取得期間４０２の終了時から読み出し期間４０１との間に、撮像素子１００における発熱を低減できる期間が存在すれば、特に限定されない。例えば、シャッタボタン１３０に対する半押し状態の操作をトリガとして時刻ｔａを決めることができる。これに限らず、前回の読み出し期間４０１の終了時や終了時から所定時間の経過後を時刻ｔａとしてもよい。
【０１３９】
図１８（ｄ）は、蓄積期間４００の開始後すなわち開始時刻ｔ５１から所定時間後の時刻ｔｂに列ノイズ取得動作を開始する例である。図１８（ｄ）の例は、別の駆動モードの直後に蓄積期間４００が開始されるような場合に用いて好適な例である。別の駆動モードは、例えば、撮像素子１００を連続的に駆動して動画像を表示部１１７に表示するようなモードが考えられる。
【０１４０】
この場合、撮像素子１００が連続的に駆動される動画期間４０３中に撮像素子１００が発熱し、高温状態となる。したがって、動画期間４０３の終了後に直ちに列ノイズ取得動作を開始した場合、撮像素子１００の発熱の影響による信号劣化のため、列ノイズを正しく取得できないおそれがある。動画期間４０３の終了から所定期間の経過後に列ノイズ取得動作を開始することで、動画期間４０３中の発熱の影響が低減され、列ノイズをより正確に取得することができる。
【０１４１】
このように、本発明の第７の実施形態によれば、列ノイズ抑制のための補正データを、補正データ取得のための画素領域を用いずに十分な精度で取得することができる。
【図面の簡単な説明】
【０１４２】
【図１】本発明に適用可能なＣＭＯＳ撮像素子による撮像素子の一例の構成を示す図である。
【図２】本発明の実施形態に適用可能な列ノイズを補正するためのノイズ補正回路の一例の構成を示すブロック図である。
【図３】本発明の第１の実施形態を適用可能な撮像素子の一例の構成を示す図である。
【図４】本発明の第１の実施形態による、画素から通常読み出しで電荷を読み出す場合の１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図５】本発明の第１の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図６】本発明の第２の実施形態を適用可能な撮像素子の一例の構成を示す図である。
【図７】本発明の第２の実施形態による、画素から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図８】本発明の第２の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図９】本発明の第３の実施形態を適用可能な撮像素子の一例の構成を示す図である。
【図１０】本発明の第４の実施形態を適用可能な撮像素子の一例の構成を示す図である。
【図１１】本発明の第４の実施形態による、画素から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図１２】本発明の第４の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図１３】本発明の第５の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図１４】本発明の第６の実施形態を適用可能な撮像素子の一例の構成を示す図である。
【図１５】本発明の第６の実施形態による、画素から通常読み出しで電荷を読み出す場合の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図１６】本発明の第６の実施形態による列ノイズ取得の、１水平期間における一例の駆動タイミングを示すタイミングチャートである。
【図１７】本発明の第７の実施形態に適用可能な撮像装置の一例の構成を示すブロック図である。
【図１８】本発明による列ノイズ取得動作の好ましいタイミングを説明するためのタイミングチャートである。
【符号の説明】
【０１４３】
１  垂直走査回路
２  フォトダイオード
３  転送スイッチ
４  リセットスイッチ
５  蓄積容量
６  ソースフォロワアンプ
７  行選択スイッチ
８  垂直出力線
１０  列回路
１１  列回路群
１２  水平読み出し線
１３  水平走査回路
１４  出力アンプ
１００  撮像素子
１０６  アナログフロントエンド部
１１０  デジタル信号処理部
１１１  制御部
１１５  タイミング発生部
２００  ノイズ補正回路
２０２  Ａ／Ｄ変換部
２０３  補正処理回路
２０５  列方向加算平均回路
２０６  補正データ用メモリ
２０７  減算器
３００  撮像装置
【図１】
0005253028.tif 000002
【図２】
0005253028.tif 000003
【図３】
0005253028.tif 000004
【図４】
0005253028.tif 000005
【図５】
0005253028.tif 000006
【図６】
0005253028.tif 000007
【図７】
0005253028.tif 000008
【図８】
0005253028.tif 000009
【図９】
0005253028.tif 000010
【図１０】
0005253028.tif 000011
【図１１】
0005253028.tif 000012
【図１２】
0005253028.tif 000013
【図１３】
0005253028.tif 000014
【図１４】
0005253028.tif 000015
【図１５】
0005253028.tif 000016
【図１６】
0005253028.tif 000017
【図１７】
0005253028.tif 000018
【図１８】
0005253028.tif 000019