(57)【特許請求の範囲】
【請求項１】
コントローラに応答するディスプレイデバイスであって、
（ａ）表示エリアを有する基板と、
（ｂ）前記表示エリア内の前記基板上に形成されるピクセルの２次元アレイであって、各ピクセルは、光学素子と、選択されたピクセル情報に応答して該光学素子を制御するための駆動回路とを備える、ピクセルの２次元アレイと、
（ｃ）前記表示エリア内に配置され、それぞれが１つ又は複数のピクセルに関連付けられ、前記コントローラによって与えられるピクセル情報を選択するための選択回路の２次元アレイであって、各選択回路は、該与えられたピクセル情報を受信し、該与えられたピクセル情報に応答して、その関連付けられた１つ又は複数のピクセルに対応するピクセル情報を選択し、該選択されたピクセル情報を対応する１つ又は複数の駆動回路に与える、選択回路の２次元アレイと、
（ｄ）前記選択回路を電気的に共通に接続し、前記コントローラによって与えられたピクセル情報を前記選択回路のそれぞれに送信するための並列信号導体と、
を備え、
前記ピクセルは行及び列に配列されて２次元アレイを形成し、前記並列信号導体は、前記表示エリア内の前記基板にわたって交差部を有する２次元格子を形成し、
前記コントローラは２つ以上の異なる場所において前記並列信号導体に接続される、ディスプレイデバイス。
【請求項２】
各選択回路は、ただ１つの駆動回路に関連付けられる、請求項１に記載のディスプレイデバイス。
【請求項３】
各ピクセルに関連付けられ、前記選択されたピクセル情報を格納するためのデータ記憶素子を更に備える、請求項１に記載のディスプレイデバイス。
【請求項４】
各ピクセルは対応するインデックスを有し、前記コントローラは時間的に順次のデータ値に配列されるピクセル情報を与え、各選択回路は該データ値をカウントし、その関連付けられた１つ又は複数のピクセルの１つ又は複数の前記インデックスに対応する１つ又は複数の該データ値を選択する、請求項１に記載のディスプレイデバイス。
【請求項５】
各ピクセルは対応するアドレスを有し、前記コントローラは、アドレス指定されたパケットに配列されるピクセル情報を与え、各選択回路は、その関連付けられた１つ又は複数のピクセルのための１つ又は複数のアドレスを有する１つ又は複数のパケットを選択する、請求項１に記載のディスプレイデバイス。
【請求項６】
各選択回路は、その関連付けられた１つ又は複数のピクセルのための１つ又は複数のアドレスを規定する回路部を含む、請求項５に記載のディスプレイデバイス。
【請求項７】
複数のチップレットを更に備え、各チップレットは、少なくとも１つの駆動回路及び少なくとも１つの選択回路を含み、前記チップレットは前記表示エリア内の前記基板にわたって分散して配置される、請求項１に記載のディスプレイデバイス。
【請求項８】
少なくとも１つのチップレットは、ただ１つの選択回路及び複数の駆動回路を含む、請求項７に記載のディスプレイデバイス。
【請求項９】
前記並列信号導体は、前記表示エリア内の前記基板にわたって相互接続部を有する２次元格子を形成し、該相互接続部間にある該２次元格子の少なくとも一部はチップレットを通り抜ける、請求項７に記載のディスプレイデバイス。
【請求項１０】
前記並列信号導体は、前記表示エリア内の前記基板にわたって交差部を有する２次元格子を形成し、少なくとも１つの交差部はチップレット内に配置される、請求項７に記載のディスプレイデバイス。
【請求項１１】
各チップレットは２つ以上の接続パッドを更に含み、前記並列信号導体は、第１のチップレット上の少なくとも２つの異なる接続パッドに接続され、該２つの異なる接続パッドは該第１のチップレット内で電気的に接続される、請求項１０に記載のディスプレイデバイス。
【請求項１２】
前記コントローラは、それぞれが異なる場所において接続されて前記並列信号導体上で並列にピクセル情報を送信する別々の信号ドライバを含む、請求項１に記載のディスプレイデバイス。
【請求項１３】
前記選択回路は、並列に送信された前記ピクセル情報をフィルタリングするための分離ドライバ及び信号フィルタを更に含む、請求項１２に記載のディスプレイデバイス。
【請求項１４】
前記光学素子は、第１の電極と第２の電極との間に配置される有機発光材料を含み、該第１の電極及び該第２の電極のうちの少なくとも一方は前記駆動回路に接続される、請求項１に記載のディスプレイデバイス。
【請求項１５】
前記第２の電極は前記複数のピクセルに共通に接続される、請求項１４に記載のディスプレイデバイス。
【請求項１６】
前記並列信号導体上で前記ピクセル情報を受信及び送信するための双方向信号ドライバを更に含む、請求項１に記載のディスプレイデバイス。
【請求項１７】
少なくとも１つの前記並列信号導体はさらに、前記複数の駆動回路に電流を供給する、請求項１に記載のディスプレイデバイス。
【請求項１８】
各選択回路は、複数の駆動回路に関連付けられる、請求項１に記載のディスプレイデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はピクセルアレイの並列制御を採用した、分散し、独立したチップレットを備えた基板を有するディスプレイデバイスに関する。
【背景技術】
【０００２】
［関連出願の相互参照］
いずれも同じ譲受人に譲渡された、Cok他によって２００９年２月１６日に出願された「Chiplet Display Device with Serial Control」と題する同時係属中の米国特許出願公開第１２／３７１，６６６号及びCok他によって２００９年２月１８日に出願された「Display Device with Chiplet Drivers」と題する同時係属中の米国特許出願公開第１２／３７２，９０６号が参照され、それらの開示は本明細書に援用される。
【０００３】
フラットパネルディスプレイデバイスは、コンピューティングデバイスとともに、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、例えば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。
【０００４】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料の中に電流が流れるときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性による。そのようなディスプレイでは、基板を通して（ボトムエミッタ）、若しくは封入カバーを通して（トップエミッタ）、又はその両方を通して光を放射することができる。
【０００５】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板はいかなる能動電子素子（例えば、トランジスタ）も含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を形成する。その際、外部ドライバが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。
【０００６】
アクティブマトリックスデバイスでは、能動ピクセル回路が各ピクセルを制御する。通常、各ピクセル回路は少なくとも１つのトランジスタを含む。例えば、図８を参照すると、従来技術において既知の簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各ピクセル８９は、ピクセル回路８０によって制御される光学素子１５、例えば、ＯＬＥＤエミッタを含み、ピクセル回路は、選択回路８０１及び駆動回路８０２を含む。選択回路８０１は、ピクセル情報を選択するための選択トランジスタ８１と、ピクセルの所望のルミナンスを指定する電荷を格納するためのキャパシタ８４とを含む。駆動回路８０２は、光学素子１５に電流を与えるための駆動トランジスタ８２を含む。光学素子１５の制御は通常、データ信号線８５及び選択信号線８６を通して行なわれる。
【０００７】
図９を参照すると、従来技術によれば、アクティブマトリックスディスプレイ９０は、行及び列に配列されるピクセル８９のマトリックス９１を含み、それぞれ上記のような選択回路８０１を有する。各行は、個々の選択信号線（８５ａ、８５ｂ、８５ｃ）を有し、各列は個々のデータ信号線（８６ａ、８６ｂ、８６ｃ）を有する。ゲートドライバ９５が選択信号線を制御し、ソースドライバ９６がデータ信号線を制御する。それゆえ、任意の選択信号線８５又はデータ信号線８６（例えば、図８に示される）、或いはその線上に信号を与えるゲートドライバ９５又はソースドライバ９６に何らかの障害があると、その線に取り付けられたピクセルの誤動作を引き起こす。データ信号線は一般的に列線と呼ばれ、選択信号線は一般的に行線と呼ばれるが、それらの用語はパネルの任意の特定の向きを要求するものではない。さらに、各選択回路８０１は固有の対（データ信号線８５、選択信号線８６）に接続され、その対によってアドレス指定される。
【０００８】
アクティブマトリックスピクセル回路を形成する１つの一般的な従来技術の方法は、シリコン等の半導体材料の薄膜をガラス製のフラットパネル基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。更に、そのような薄膜デバイスは通常、ガラス基板にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。
【０００９】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献２において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。マトリックスアドレス指定ピクセル制御技術が教示される。
【００１０】
アクティブマトリックス及びパッシブマトリックスのいずれの制御方式も、マトリックスアドレス指定に頼っており、１つのピクセルを選択するのに、ピクセル毎に２つの制御線（例えば図８の８５、８６）を使用する。直接アドレス指定（例えば、メモリデバイスにおいて用いられる）のような他の方式では、アドレスデコーディング回路部を使用する必要があり、その回路部は、従来の薄膜アクティブマトリックスバックプレーン上に形成するのが非常に難しく、かつパッシブマトリックスバックプレーンがドランジスタを欠いているので、そのようなバックプレーン上には形成することができないために、この技法が用いられる。特許文献３において教示されるような、例えば、ＣＣＤイメージセンサーにおいて用いられる別のデータ通信方式は、１つのセンサー行から別の行へ、そして最終的にはシリアルシフトレジスターへの並列データシフトを利用し、そのシリアルシフトレジスターを用いて、各センサー素子からのデータを出力する。この構成は、センサーの各行間の相互接続、及び付加的な高速シリアルシフトレジスターを必要とする。さらに、そのようなデータシフトをサポートするために必要とされるロジックは、従来の薄膜トランジスタ・アクティブマトリックスバックプレーンにおいて大きな空間を必要とするので、デバイスの解像度が著しく制限されることになり、トランジスタを欠くパッシブマトリックスバックプレーンでは不可能であろう。
【００１１】
Singh他による特許文献４は、光ファイバーのような発光ファイバーの長さに沿って配置される複数の発光素子を利用するディスプレイデバイスを教示している。その方式は、ファイバーに沿って配列されるＯＬＥＤディスプレイ素子を制御する、１次元の情報の流れを提供する。しかしながら、高解像度のディスプレイでは、この方式は、多数のファイバー、例えば、行当たり１つのファイバーを正確に位置決めする必要がある。位置決め誤差があると、目に見える不均一性が生じ、歩留まりが低下する可能性がある。さらに、ファイバー内にいくつかの断線があると、断線以降の全てのピクセル、又はそのファイバーに取り付けられる全てのピクセルが動作しなくなる可能性がある。
【００１２】
ディスプレイデバイスのためのマトリックスアドレス指定、及びシリアルシフト制御のいずれの方式とも、相互接続障害を受けやすい。通常、１つの行接続又は列接続に障害があると、結果として行又は列全体の欠陥となる。そのような障害は、製造中に、又は使用し始めてから生じる可能性がある。
【００１３】
双方向レベルシフタ―を用いて、単一バスの２つの部分において異なる電圧レベルを有する信号を送信することが知られている。例えば、Ludwig他に対する特許文献５は、そのような回路を記述している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第６，３８４，５２９号明細書
【特許文献２】米国特許出願公開第２００６／００５５８６４号明細書
【特許文献３】米国特許第７，０７８，６７０号明細書
【特許文献４】米国特許第６，２５９，８３８号明細書
【特許文献５】米国特許第５，６８０，０６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
それゆえ、配線相互接続欠陥に対するディスプレイの許容度を改善する、ディスプレイデバイスのための改善された装置が必要とされている。
【課題を解決するための手段】
【００１６】
本発明によれば、コントローラに応答するディスプレイデバイスであって、
（ａ）表示エリアを有する基板と、
（ｂ）前記表示エリア内の前記基板上に形成されるピクセルの２次元アレイであって、各ピクセルは、光学素子と、選択されたピクセル情報に応答して該光学素子を制御するための駆動回路とを備える、ピクセルの２次元アレイと、
（ｃ）前記表示エリア内に配置され、各選択回路が１つ又は複数のピクセルに関連付けられ、前記コントローラによって与えられるピクセル情報を選択するための選択回路の２次元アレイであって、各選択回路は、該与えられたピクセル情報を受信し、該与えられたピクセル情報に応答して、その関連付けられた１つ又は複数のピクセルに対応するピクセル情報を選択し、該選択されたピクセル情報を対応する１つ又は複数の駆動回路に与える、選択回路の２次元アレイと、
（ｄ）前記選択回路を電気的に共通に接続し、前記コントローラによって与えられたピクセル情報を前記選択回路のそれぞれに送信するための並列信号導体とを備え、
前記ピクセルは行及び列に配列されて２次元アレイを形成し、前記並列信号導体は、前記表示エリア内の前記基板にわたって交差部を有する２次元格子を形成し、
前記コントローラは２つ以上の異なる場所において前記並列信号導体に接続される、コントローラに応答するディスプレイデバイスが提供される。
【発明の効果】
【００１７】
本発明の利点は、ピクセル情報に応答する選択回路を使用することによって、設計がより効率的になり、ディスプレイデバイスの配線の複雑さが緩和されることである。さらに、本発明のディスプレイデバイスは、従来技術よりも配線及び相互接続欠陥への許容度が高い。そのディスプレイデバイスは、一点に配線欠陥が存在しても、正常に動作し続けるであろう。さらなる利点は、ドライバを共用することができ、ボンドアウト要件を緩和することができるので、従来技術に比べて、ドライバ回路及びディスプレイの製造コストを削減できることである。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の一実施形態における、表示エリアにわたって分散して配置されるピクセル及びチップレットを示す概略図である。
【図１Ｂ】図１Ａの実施形態において有用なチップレットの断面図である。
【図１Ｃ】図１Ａの実施形態におけるピクセルの概略図である。
【図１Ｄ】本発明の一実施形態におけるピクセルの概略図である。
【図２Ａ】本発明の代替の実施形態における、表示エリアにわたって分散して配置されるピクセル及びチップレットを示す概略図である。
【図２Ｂ】図２Ａの実施形態において有用なチップレットの断面図である。
【図３】本発明の別の実施形態における、表示エリアにわたって分散して配置されるピクセル及びチップレットを示す概略図である。
【図４Ａ】本発明の一実施形態において有用な双方向ドライバを示す簡単な概略図である。
【図４Ｂ】図３において示される本発明の代替の実施形態において有用な双方向ドライバを有するチップレットの概略図である。
【図５】本発明の一実施形態による、駆動回路を有するＯＬＥＤピクセルの断面図である。
【図６】本発明の代替の実施形態における、電気的に分離したピクセルグループを有する表示エリアにわたって分散して配置されるピクセル及びチップレットを示す概略図である。
【図７】本発明において有用な双方向信号ドライバの概略図である。
【図８】従来技術によるピクセルの概略図である。
【図９】従来技術によるアクティブマトリックスディスプレイの概略図である。
【図１０】本発明の一実施形態によるディスプレイの概略図である。
【図１１】本発明の代替の実施形態によるディスプレイ部分の概略図である。  図中の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。
【発明を実施するための形態】
【００１９】
図１０を参照すると、コントローラ４０に応答するディスプレイデバイス１９は複数のピクセル８９を含み、各ピクセルは光学素子１５と、選択されたピクセル情報に応答して光学素子１５を制御するための駆動回路８０２とを含む。ピクセルは２次元アレイに配列され、そのアレイは、一貫した寸法からなる繰返しセルによって特徴付けられる規則的な格子とすることができるか、又はそのようなセルを有するのではなく、２つ以上のセルが３０度よりも大きな角度だけ離れた２つの方向にそれぞれに配列される不規則な配列とすることができる。
【００２０】
ディスプレイデバイス１９は、コントローラ４０によって与えられるピクセル情報を選択するための複数の選択回路８０１を更に備え、各選択回路は１つ又は複数のピクセル８９に関連付けられる。選択回路８０１も、上記のような２次元のアレイに配列される。各選択回路８０１は、コントローラ４０から与えられるピクセル情報を受信し、与えられたピクセル情報に応答して１つ又は複数のその関連付けられたピクセル８９に対応するピクセル情報を選択し、選択されたピクセル情報を対応する１つ又は複数の駆動回路８０２に与える。並列信号導体３０は、コントローラ４０によって与えられるピクセル情報を各選択回路８０１に送信するために、複数の選択回路８０１を電気的に共通に接続する。並列信号導体３０はコントローラ４０によって制御される。並列信号導体３０は、全ての選択回路を接続するデイジーチェーン構成の導体ではない。その導体は、エレクトロニクス技術分野に従って、選択回路のうちの少なくとも２つを並列に接続する。複数のピクセル８９及び複数の選択回路８０１が、基板１０上に形成される表示エリア１１内に配置される。ピクセル８９も基板１０上に形成される。本発明の一実施形態では、図１０に示されるように、別々の選択回路８０１が各駆動回路８０２を駆動するので、各選択回路８０１はただ１つの駆動回路８０２に、それゆえ、ただ１つのピクセル８９に関連付けられる。
【００２１】
図１１を参照すると、本発明の代替の実施形態では、１つの選択回路８０１が複数のピクセル８９に関連付けられ、並列信号導体３０からの個々の選択されたピクセル情報をピクセル８９内の個々の駆動回路８０２に与える。ピクセル回路２２は、１つ又は複数の駆動回路８０２、及び選択回路８０１の両方を含むことができ、１つのピクセル８９又は複数のピクセル８９を駆動することができる。
【００２２】
図１Ａ、図１Ｂ及び図１１を参照すると、本発明の一実施形態では、ピクセル回路２２は、基板１０上の表示エリア１１内の光学素子１５を制御するためのチップレット２０内に形成される。後に検討されるように、単一の選択回路８０２及び複数の駆動回路８０２を有するピクセル回路２２、又は複数のそのようなピクセル回路２２を、単一のチップレット２０上に集積することができる。一般的に、各チップレットは、種々の方法において配列される、少なくとも１つの駆動回路及び少なくとも１つの選択回路を含むことができる。少なくとも１つの並列信号導体３０が、各選択回路８０１にピクセル情報を送信するために複数の選択回路８０１を電気的に共通に接続する。ピクセル情報はピクセル情報信号において搬送され、その信号は、並列信号導体上に直接与えることができるか、又はＡＭ、ＦＭ、ＰＣＭ若しくはＰＷＭのような当該技術分野において既知の種々の技法に従って変調することができ、ハフマン符号化又はＤＣＴのような当該技術分野において既知の技法を用いて圧縮することができるか、又はトレリス変調のような当該技術分野において既知の技法を用いて符号化することができる。並列信号導体３０はパラレルバスであり、複数の選択回路８０１に電気的に共通に接続される１つ又は複数のワイヤを含むことができる。図１Ａに示されるように、並列信号導体３０は、相互接続部３４と接続される直交するワイヤを有する２次元格子構造において、基板表示エリア１１にわたって分散して配置されるワイヤを含むことができる。同様に、ピクセルを行及び列に配列して、２次元アレイを形成することができる。
【００２３】
図１Ｃを参照すると、一実施形態において、ピクセル８９内の光学素子１５は、エレクトロルミネッセント（ＥＬ）エミッタのような発光素子とすることができ、有機発光ダイオード（ＯＬＥＤ）とすることができることが好ましい。ピクセル回路２２は、駆動トランジスタ８２を有する駆動回路８０２を用いて光学素子１５に電流を与え、それにより光学素子が光を放射することができる。光学素子１５はカラーフィルタを含むことができる。ピクセル回路２２は、後に検討されるように、並列信号導体３０上の信号に応答して、ピクセルに対応するピクセル情報を選択するための選択回路８０１を含むことができる。
【００２４】
光学素子１５は、液晶のような、光制御素子とすることもできる。光制御素子は、駆動回路によって光制御素子に与えられる電圧に従って、バックライトからの光の通過を制限するための直交偏光子を含むことができる。
【００２５】
図１Ａ及び図１Ｂを再び参照すると、ピクセル回路２２は、薄膜回路内に、又はチップレット２０内に実装することができる。ピクセル回路２２は、ピクセルの所望のルミナンスを指定する情報を格納するデータ記憶素子を含むことができる。チップレットは、基板１０とは別の、かつ基板１０よりも小さな基板上に形成される集積回路であり、表示エリア１１内の基板１０上に配置され、ピクセル情報を受信し、ピクセルを駆動する。単一のチップレット２０内に複数のピクセル回路２２を実装することができる。
【００２６】
チップレット２０を利用する本発明の一実施形態では、各チップレット２０は複数の異なる接続パッド２４を含む。接続パッド２４は、表示エリアにわたって並列信号導体３０の電気的連続性を保持するために、チップレット２０内に配置されるバス部分３６で互いに電気的に接続される。基板１０上に形成される並列信号導体３０のバス部分３８は、チップレット２０内の接続パッド２４を通してチップレットバス部分３６と電気的に相互接続される。チップレット内、又は薄膜回路内の他の接続パッド（図示せず）が、光学素子１５を駆動することができるか、又は他のバス（図示せず）に接続することができる。
【００２７】
コントローラ４０は、画像信号３２から生成されるピクセル情報を用いて並列信号導体３０を駆動する。コントローラ４０は画像信号３２に応答し、画像信号３２から生成されたピクセル情報を、並列信号導体３０を通して、ピクセル回路２２に送信するためのドライバを含む。その際、ピクセル回路２２は、そのピクセル情報を用いて光学素子１５を駆動し、例えば、ピクセル情報において指定されるルミナンスにおいて光を放射するように光学素子１５を駆動する。
【００２８】
図１Ｃ及び図１０も参照すると、並列信号導体３０を介して通信されるピクセル情報は、全てのピクセル回路２２、具体的には、全ての選択回路８０１に進む。しかしながら、ピクセルのうちの１つ又は複数に関連付けられた各ピクセル回路２２は、情報の異なるサブセットだけを必要とする。それゆえ、各ピクセル回路２２は、対応する選択回路８０１を用いて、そのピクセル回路が駆動する関連付けられたピクセルに関連するピクセル情報のみを選択する。従来技術とは異なり、選択回路８０１は、並列信号導体３０上の全てのピクセル情報に応答し、その対応する１つ又は複数のピクセルに関連するピクセル情報の部分を選択する。選択回路８０１は、マトリックス制御信号、例えば、図８に示される選択信号線８５を必要としない。種々の方法を用いて、情報をピクセル回路２２に分配することができ、かつ選択回路８０１が関連するピクセル情報を選択できるようになる。
【００２９】
図１０を参照し、さらに図１Ａも参照すると、本発明の一実施形態では、ピクセル情報は、離散したデータ値にフォーマットされる。そのデータ値は、時間的に順次に配列され、選択回路８０１に送信される。各ピクセル８９は固有のインデックス値を有する。例えば、各選択回路８０１は、任意の関連付けられた１つ又は複数のピクセルのための１つ又は複数のインデックスである１つ又は複数の２値を指定する１組のスイッチ又はパッド接続を含むことができる。各選択回路８０１は、並列信号導体３０上で送信されるデータ値をカウントし、その関連付けられた１つ又は複数のピクセルの１つ又は複数のインデックスに対応する１つ又は複数のデータ値を選択する。例えば、３のアドレスを有するピクセルは、並列信号導体３０上で送信される第３の連続データ値を受信する。各選択回路８０１はカウンタを含み、カウンタは、特定のピクセル８９に対応するピクセル情報が送信されるまでピクセル情報のデータ値をカウントし、送信された時点で、関連付けられたピクセル情報が、対応する選択回路８０１によって、ピクセルに関連付けられたデータ記憶素子、例えば、フリップフロップ若しくはメモリのようなデジタル記憶素子又はキャパシタのようなアナログ記憶素子内に格納される。ピクセル８９のためのインデックス値は、左から右、上から下のような、ディスプレイ上のピクセル８９のラスター化される順序において割り当てることができる。
【００３０】
並列信号導体３０上で送信されるデータ値は、１つ又は複数のピクセル８９のためのピクセル情報のパケットとすることもできる。複数の駆動回路８０２が単一のチップレット２０内に実装されるとき、各チップレット２０は、固有のインデックス値を有することができることが好ましく、ピクセル情報の各パケットは、対応するチップレット２０によって制御される関連付けられたピクセル８９毎のピクセル情報を含むことができる。
【００３１】
例えば、フレームの先頭において、各選択回路８０１内のカウンタがリセットされるべきであることを指示するために、並列信号導体上で、選択された予約値を送信することができる。そのような技法は通信技術分野において既知である。例えば、ＤＣ平衡符号において、０又は１を続けることによって、リセットを知らせることができる。
【００３２】
本発明の代替の実施形態では、ピクセル情報はパケットにフォーマットされ、ピクセル情報の各パケットは個々のアドレス値を含み、各ピクセル８９が、対応するアドレス値を有する。アドレス値は、後に更に検討されるであろう。各選択回路８０１は照合回路（例えば、コンパレータ―）を含み、照合回路は、並列信号導体３０上で送信される各パケットのアドレス値を、その対応する１つ又は複数のピクセルの個々の１つ又は複数のアドレス値と比較する。パケットアドレス値が、関連付けられたピクセルのアドレス値と一致することを照合回路が指示するとき、一致するアドレスを有するパケット内のピクセル情報が格納される。各選択回路８０１は、その関連付けられた１つ又は複数のピクセルのための１つ又は複数のアドレスを規定する、フリップフロップ又はＰＲＯＭのような回路を含むことができる。
【００３３】
インターネットワーキング技術分野において既知であるように、並列信号導体３０を介してピクセル情報のパケットをロバストに移送するために、必要に応じて、それらのパケットを結合又は分割することができる。
【００３４】
本発明は、表示エリア１１にわたって送信される信号に改善されたロバスト性を提供する。いずれか１つのピクセル回路２２が故障する場合でも、他のピクセル回路２２及びピクセルは影響を及ぼされない。並列信号導体３０において少数の断線が生じる場合であっても、他の電気経路によって各ピクセル回路２２にピクセル情報を依然として送信することができる。それゆえ、ディスプレイの機械的な応力に起因して、製造欠陥又は障害が存在する場合であっても、ディスプレイは動作し続けることができる。
【００３５】
図１Ａ及び図１Ｂは、本発明の一実施形態を示しており、並列信号導体３０のバス部分３６がチップレット２０を通り抜ける。本発明の他の実施形態では、並列信号導体３０は複数のチップレット２０に直接接続され、必ずしも複数のチップレット２０を通り抜けない。図２Ａを参照すると、本発明の一実施形態では、複数のチップレット２０が接続パッド２４を通して、並列信号導体３０のバス部分３７に直接接続される。並列信号導体３０のバス部分３８も、図１Ａ及び図１Ｂの場合のように、チップレットを通り抜ける。図２Ｂは、並列信号導体３０のバス部分３７と３８との間のチップレット２０内の電気的接続を示しており、バス部分３７が接続パッド２４Ｂを通り、バス部分３６を用いて、接続パッド２４Ａを通ってバス部分３８に接続される。
【００３６】
図１Ａ、図１Ｂ、図２Ａ及び図２Ｂにおいて示される本発明の実施形態は、コントローラ４０から並列信号導体３０への１つの場所において１つの接続を利用する。大型のディスプレイ、例えば、４０インチよりも大きな対角線を有するディスプレイでは、並列信号導体３０を介してピクセル情報が進行すべき距離が非常に長い場合がある。さらに、表示エリア１１内の基板１０上の並列信号導体３０の導電率は、並列信号導体３０を構成する１つ又は複数のワイヤを形成するために用いられる、幅、厚み、材料又は堆積技法に起因して制限される可能性がある。それゆえ、本発明のさらなる実施形態では、コントローラ４０は、基板上の複数の異なる場所において並列信号導体３０を駆動することができる。図３を参照すると、バス部分３９が、複数の異なる場所において、信号ドライバ４２を、表示エリア１１内の並列信号導体３０、例えば、チップレット２０Ａ及びチップレット２０Ｂに電気的に接続することができる。バス部分３９は、図に示されるように、基板１０の外部にあるか、又は表示エリア１１の外部の基板１０上に形成される個別のワイヤとすることができる。図３は、２つの接続のみを示すが、本発明は、２つには限定されず、異なる場所にある任意の数の接続場所を利用することができる。代替的には、図４Ｂを参照すると、２つの異なる点に接続される単一のドライバの代わりに、異なる場所において並列信号導体３０に取り付けられる２つ以上の個別の、同期した信号ドライバ４２を用いることができる。
【００３７】
基板上に長距離にわたって延在するか、又は複数の分岐又はスタブを含むパラレルバスは信号反射を受けやすい。本発明の並列信号導体３０は、そのような反射を受ける可能性があり、それにより、信号品質が劣化するおそれがある。従来技術において既知であるように、信号終端素子、例えば、選択された抵抗器を設けることによって、そのような反射を低減することができる。しかしながら、並列信号導体３０が存在することができる並列導体格子内に信号が導入されるとき、反射を完全に除去することはできない。信号が格子を通って進行するときに伝搬遅延に起因して、信号は拡散も受ける。このようにして、並列信号導体３０に電気的に接続されるピクセル回路２２が、雑音のあるピクセル情報信号、すなわち、ピクセル情報が電気的な雑音によって全体的に若しくは部分的に破損しているか、又は電気的な雑音によって不明瞭にされた信号を受信する可能性がある。この問題は、複数の異なる電気的接続点から生じる可能性もある。そのような複数の接続は全伝搬時間を低減し、表示エリア上の信号強度を改善することができるが、それにより、異なるピクセル回路２２に異なる時刻で信号が到達する可能性がある。それゆえ、本発明の一実施形態によれば、選択回路８０１は、並列信号導体３０からのピクセル情報をフィルタリングするように配列される信号フィルタ４４又は分離ドライバ４３を含むことができる。種々の信号フィルタ４４を用いて、雑音のあるピクセル情報信号に対応することができる。例えば、ＲＣローパスフィルタ回路は、信号内の高周波数雑音を低減することができる。これは、選択回路８０２が、ピクセル情報を格納するために、フリップフロップのようなエッジセンシティブ記憶回路４６を利用する場合に特に有用である。
【００３８】
本発明のさらなる実施形態では、表示エリア１１内に分散して配置され、並列信号導体３０上でピクセル情報を受信及び送信する信号ドライバ回路を含むことによって、ピクセル情報信号を並列信号導体３０に沿って種々の位場において再構成して、信号強度を改善する。これらのドライバ回路は、双方向信号ドライバ４８であることが好ましい。図４Ａにおいて簡単に示されるように、そのような双方向信号ドライバ４８は、相補的な方向を有する信号ドライバ４２Ａ及び４２Ｂを含み、それにより、各双方向信号ドライバは、各方向においてピクセル情報信号を駆動する。しかしながら、各ドライバは、発振を防ぐように、かつ１つのドライバのための出力回路構成要素が他のドライバのための入力回路構成要素に適合することを保証するように注意深く設計する必要がある。そのような双方向ドライバ回路の例が当該技術分野において既知である。
【００３９】
図４Ｂを参照すると、双方向信号ドライバ４８をチップレット２０、２０Ａ、２０Ｂ内に都合良く配置して、バス部分３６Ａ及び３６Ｂ上のピクセル情報信号を再構成することができる。代替的には、双方向ドライバ回路は、表示エリア１１内の基板１０上の種々の位置において薄膜回路とともに形成することができる。双方向信号ドライバ４８は、信号フィルタ回路４４とともに利用することができる。
【００４０】
本発明の種々の実施形態では、並列信号導体３０は、エレクトロニクス分野において既知であるようなワイヤードＡＮＤ構成である。これは、オープンドレイン信号ドライバによって駆動することができる、パッシブプルアップ（passive pul-ups）を有するアクティブローのバスである。
【００４１】
図７を参照すると、ワイヤードＡＮＤ信号導体を用いる一実施形態では、双方向信号ドライバ４８は、単一のトランジスタ７４００によって接続されるバスの第１の部分７３００及び第２の部分７３０２を含み、そのトランジスタはＮチャネルＭＯＳＦＥＴとすることができる。各バス部分は、それぞれのプルアップ回路７３０４、７３０８を有し、各プルアップ回路は抵抗器を含むことができる。第１のバス部分７３００がローに駆動され、第２のバス部分７３０２がハイに駆動されるとき、トランジスタ７４００が導通し、第２のバス部分７３０２をローに引き込む（pull）。本発明によれば、バスの２つの部分７３００、７３０２は、バス部分３６Ａ及び３６Ｂであり、２つのプルアップ回路７３０４、７３０８及び単一のＭＯＳＦＥＴ７４００は、信号ドライバ４２Ａ及び４２Ｂを有する双方向信号ドライバ４８をともに構成する。ワイヤードＡＮＤ信号導体を用いる他の実施形態は、Hass他に対する米国特許第６，１２２，７０４号、又はNg他に対する米国特許第７，３９７，２７３号において記載されているような双方向信号ドライバ４８を用いることができる。
【００４２】
本発明の種々の実施形態では、種々のピクセル回路２２を用いることができ、種々の技術、例えば、チップレット又は薄膜シリコン回路を用いて、ピクセル回路２２を構成することができる。図５を参照すると、本発明の一実施形態では、ピクセル回路２２は、基板１０上に形成される薄膜トランジスタ（ＴＦＴ）を含むアクティブ回路である。各ピクセル８９は個別のピクセル回路２２を有することができる。ＴＦＴは、ピクセルを形成するためにパターニングされた第１の電極１２を駆動する。ＴＦＴは並列信号導体に接続され、コントローラからのピクセル情報を受信する。発光材料１４の層が第１の電極１２上に堆積され、発光材料１４の層上に第２の電極１６が形成される。電極１２、１６及び発光材料１４の層は発光ダイオード、すなわち、ピクセル８９を形成する。第２の電極１６は、図に示されるように、複数のピクセルに共通にすることができる。単結晶シリコン基板を利用するデバイス内にアクティブマトリックスピクセル制御を設けることも知られている。
【００４３】
図６を参照すると、代替的な制御設計では、ピクセル回路２２は、ディスプレイ基板１０とは別の基板を有するチップレット内に形成され、複数のチップレット２０が、表示エリア内の基板１０上に分散して配置される。チップレット２０は、接続パッド２４を通して並列信号導体３０に電気的に接続され、コントローラ４０からピクセル情報を受信する。ピクセルは、互いに排他的で、電気的に分離したピクセルグループ６０に分割される。各グループ６０はピクセルの２次元サブアレイを形成することができ、ピクセルの各グループは１つ又は複数のチップレット２０によって制御される。第１の電極１２が水平行を形成し、第２の電極１６が垂直列を形成し、電極１２と１６との間に発光材料が配置されている。電極の行及び列が重なり合う場所にピクセルが形成される。ピクセルグループ６０はそれぞれ、チップレット２０によって、パッシブマトリックス構成において独立して駆動される。
【００４４】
本発明は、トップエミッタ又はボトムエミッタのいずれかのアーキテクチャを利用することができる。好ましい実施形態では、トップエミッタアーキテクチャを用いて、デバイスのアパーチャー比を改善し、基板上に、並列信号導体及び任意の他のバスを配線するための付加的な空間を設ける。並列信号導体３０及び任意の他のバスは、単一の層内に形成できることが好ましい。
【００４５】
各チップレット２０は、ディスプレイデバイス基板１０から独立している別の基板を有する。本明細書において用いられるときに、「基板１０上に分散して配置される」は、チップレット２０がディスプレイアレイの周辺部にわたって配置されるだけはなく、ピクセルのアレイ内、すなわち、表示エリア１１内のピクセル（図１０の８９）の下方、上方、又はピクセル間にも配置されることを示す。
【００４６】
動作時に、コントローラ４０は、ディスプレイデバイスの要求に応じて、画像信号３２を受信し、処理して、ピクセル情報を生成する。その後、コントローラ４０は、並列信号導体３０を通して、デバイス内の各チップレット２０にピクセル情報を送信する。同じバス、又は別のバスを通して、コントローラ４０からチップレットに更に別の制御信号を送ることもできる。ピクセル情報は、光学素子１５毎のルミナンス情報を含み、各情報は、ボルト、アンペア、又はピクセルルミナンスと相関がある他の指標で表すことができる。その際、ピクセル回路２２は、ピクセル８９内の光学素子１５に適切な制御を与え、それにより、関連付けられたデータ値に従って光学素子が光を与える。１つ又は複数のバスは、タイミング信号（例えば、クロック）、データ信号、選択信号、電源接続又はグランド接続を含む、種々の信号を供給することができる。
【００４７】
コントローラ４０は、チップレットとして実装し、基板１０に固定することができる。コントローラ４０は、基板１０の周辺部に配置することができるか、又は基板１０の外部に存在することができ、従来の集積回路を含むことができる。
【００４８】
本発明の種々の実施形態によれば、チップレット２０は、種々の方法において構成することができ、例えば、チップレット２０の長い寸法に沿って、接続パッド２４の１つ又は２つの行を有する。並列信号導体３０は種々の材料から形成することができ、デバイス基板上に堆積するための種々の方法を用いることができる。例えば、並列信号導体３０は、蒸着又はスパッタリングのいずれかによる金属、例えば、アルミニウム又はアルミニウム合金とすることができる。代替的には、並列信号導体３０は、硬化型導電性インク又は金属酸化物から作製することができる。
【００４９】
図１０、並びにまた図６、図１１を参照すると、本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、デバイス基板１０上に複数のチップレット２０が規則的に配列されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板１０上に形成された複数のピクセル８９を制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。
【００５０】
本発明によれば、チップレット２０は、基板１０上に分散配置されるピクセル回路２２を提供する。チップレット２０は、デバイス基板１０に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含むピクセル回路２２を備える。チップレット２０は、ディスプレイ基板１０とは別に作製され、その後、ディスプレイ基板１０に取り付けられる。チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレータ（ＳＯＩ）ウェハを用いて作製されることが好ましい。各チップレット２０は、その後、デバイス基板１０に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、１つ又は複数のピクセルの回路２２がその上に配置されるデバイス基板１０とは別の基板と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板１０とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセル８９が形成される基板１０とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板１０より小さい。チップレット２０は、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られるものよりも、高い性能でより小さな能動構成要素を提供する結晶基板を有することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（例えば１０）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号ワイヤ、電力バス及び行電極又は列電極（１６、１２）に接続し、ピクセル８９を駆動する。チップレット２０は少なくとも４つのピクセル８９を制御することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることが更に好ましい。これは、チップレット２０上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。
【００５１】
チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板１０上に組み付けられると、チップレット上に設けられた配線層へ電気的に接続するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板１０上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（例えば、±５μｍ）に基づく。それゆえ、接続パッド２４は、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット２０内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。接続パッド２４は一般的に、１つ又は複数のピクセル回路２２上で、チップレット２０上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレット２０を作製することが望ましい。
【００５２】
チップレットのためのアドレス値は、例えば、コンピューター科学分野において既知である１２８ビットグローバル一意識別子（ＧＵＩＤ）標準規格に従って、任意に選択することができる。図１０及び図１１を再び参照すると、各ピクセル８９は、固有のアドレス値を有することができることが好ましい。複数のピクセル回路２２が単一のチップレット２０内に実装されるとき、各チップレットは、固有のアドレス値を有することができることが好ましく、ピクセル情報の各パケットは、そのパケットのアドレスに対応するアドレスを有するチップレットによって駆動されるピクセル８９毎のピクセル情報を含むことができる。
【００５３】
アドレス値は、エレクトロニクス技術分野において既知であるような、レーザトリミング又は接続パッドストラッピングによって、チップレットに割り当てることができる。チップレットのシリコンウェハのためのマスクを調整し、ウェハ上のチップレット毎に固有のウェハ符号化アドレスを与えることによって、アドレス値をチップレットに割り当てることもできる。ウェハ符号化アドレスを用いるとき、ウェハ毎に同じ１組のアドレスを用いることができる。
【００５４】
本発明の一実施形態によれば、チップレット２０を用いてディスプレイ１９を作製するために、以下のステップが実行される。それぞれ固有アドレスを有する複数のチップレットからなる１つ又は複数のウェハ、及び基板１１が上記のように準備される。１つ又は複数のウェハから複数のチップレットが選択される。その後、選択されたチップレット毎に、固有の基板位置が選択される。各チップレットのアドレス及び基板位置が記録される。チップレットは、対応する基板位置において基板に接着される。その後、記録されたアドレス及び基板位置は不揮発性メモリに格納され、そのメモリは、当該技術分野において既知であるような、フラッシュメモリ、ＥＥＰＲＯＭ、磁気ディスク又は他の記憶媒体とすることができる。その後、不揮発性メモリは基板に関連付けられる。例えば、不揮発性メモリが、メモリチップレットに格納されるＥＥＰＲＯＭであるとき、メモリチップレットは、基板に接着され、コントローラ４０に接続されることができる。不揮発性メモリが磁気ディスクであるとき、磁気ディスクに基板に対応する固有コードを付けることができる。
【００５５】
ディスプレイ１９が使用中であるとき、コントローラ４０はチップレットの格納されたアドレス及び基板位置を読み出す。コントローラは画像信号３２を、基板位置当たり１パケット、それゆえ、チップレット当たり１パケットの、基板位置に対応するピクセル情報の複数のパケットに分割する。コントローラ４０は、各パケットに、パケットの基板位置に対応するチップレットアドレスを割り当てる。これにより、各チップレットは、上記のように、対応するピクセル情報を検索できるようになる。
【００５６】
例えば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００５７】
デバイス基板１０はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層１８（例えば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。本発明の一実施形態では、並列信号導体３０は、通信技術分野において既知であるような、ＥＩＡ−４８５又はＥＩＡ−８９９（マルチポイントＬＶＤＳ）のようなシグナリング標準規格を利用するマルチドロップ差動信号バスを含むことができる。基板１０は、好ましくは、箔、又は別の固体、導電性材料とすることができる。バスは、エレクトロニクス技術分野において既知であるような、基板を基準にする差動マイクロストリップ構成においてレイアウトされる差動信号対を含むことができる。非導電性基板を用いるディスプレイでは、差動信号対は優先的に第２の電極を基準にすることができる。
【００５８】
本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができる。好ましい実施形態では、本発明は、限定はしないが、Tang他に対する米国特許第４，７６９，２９２号及びVan Slyke他に対する米国特許第５，０６１，５６９号において開示されているような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（例えば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示されている）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光材料及び構造の数多くの組み合わせ及び変形を用いて、トップエミッタ又はボトムエミッタいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
【００５９】
従来技術によれば、配電バスは、図８及び図９において示されるデータ信号線及び選択信号線（例えば、図８のそれぞれ８５、８６）とは別の導体を使用する。本発明の一実施形態では、配電及びデータ転送は共通の導体上で実行される。図１Ｄを参照すると、ピクセル回路２２は、駆動トランジスタ８２を含む駆動回路８０２を有する。駆動トランジスタ８０２は、第１の電源８２５に接続される第１の電極８２１、及び光学素子１５の第１の端子に接続される第２の電極８２２を有する。第１の電極８２１は駆動トランジスタ８２のソースとすることができ、第２の電極８２２はそのドレインとすることができるが、逆でもよい。光学素子１５の第２の端子は、第２の電源８２６に接続される。
【００６０】
駆動回路８２、具体的には駆動トランジスタ８０２は、並列信号導体３０を用いて第１の電源８２５に接続され、並列信号導体は配電バスとしての役割も果たす。したがって、並列信号導体３０は、選択回路にピクセル情報を供給することに加えて、駆動回路に電流を供給する。並列信号導体３０が複数の駆動回路及び選択回路に接続されるとき、並列信号導体は、全ての駆動回路に電流を供給し、かつ全ての選択回路にピクセル情報を供給することができる。
【００６１】
電流及びピクセル情報は、ＩＴＵ−Ｔ  Ｇ．ｈｎ標準規格（http://www.itu.int/ITU-T/jca/hn/index.phtml, retrieved 2009/03/27）のような、当該技術分野において既知の電力線通信のための技法を用いて多重化及び逆多重化される。これらの方法は、選択されたベース周波数（例えば、ＤＣの場合、０Ｈｚ）において電流を供給し、ベース周波数よりも高い選択されたデータ搬送波周波数に変調されたピクセル情報を供給する。したがって、並列信号導体３０は、ローパスフィルタ８３２を通して駆動回路８０２に電流を供給し、ハイパスフィルタ８３１を通して選択回路８０１にピクセル情報を供給することができる。ローパスフィルタ８３２は、電流を抽出するために当該技術分野において既知であるようなＲＣローパスフィルタとすることができ、ハイパスフィルタ８３１は、ピクセル情報を抽出するために当該技術分野において既知であるようなＲＣハイパスフィルタ又は混合器とすることができる。当業者には明らかであるように、フィルタのうちの一方又は両方を省くことができ、他のフィルタトポロジーを用いることができる。例えば、ピクセル情報の変調周波数が、画像科学技術において既知であるような、人が雑音を視認するためのしきい値よりも高い限り、駆動トランジスタ８２上の低振幅Ｖｄｓ雑音は光学素子１５の中を流れる電流にほとんど影響を及ぼさないことになるので、ローパスフィルタ８３２を省くことができる。
【００６２】
本発明は、特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の精神及び範囲内で変形及び変更を実施できることが理解されるべきである。
【符号の説明】
【００６３】
１０  基板
１１  表示エリア
１２  電極
１４  発光材料
１５  光学素子
１６  電極
１８  平坦化層
１９  ディスプレイ
２０、２０Ａ、２０Ｂ  チップレット
２２  ピクセル回路
２４、２４Ａ、２４Ｂ  接続パッド
３０  並列信号導体、バス
３２  画像信号
３４  相互接続部
３６、３６Ａ、３６Ｂ  バス部分
３７  バス部分
３８  バス部分
３９  バス部分
４０  コントローラ
４２、４２Ａ、４２Ｂ  信号ドライバ
４３  分離ドライバ
４４  信号フィルタ
４６  記憶回路
４８  双方向信号ドライバ
６０  ピクセルグループ
７３００、７３０２  バス部分
７３０４、７３０８  プルアップ回路
７４００  トランジスタ
８０  ピクセル回路
８０１  選択回路
８０２  駆動回路
８１  選択トランジスタ
８２  駆動トランジスタ
８２１  第１の電極
８２２  第２の電極
８２５  第１の電源
８２６  第２の電源
８３１  ハイパスフィルタ
８３２  ローパスフィルタ
８４  キャパシタ
８５、８５ａ、８５ｂ、８５ｃ  データ信号線
８６、８６ａ、８６ｂ、８６ｃ  選択信号線
８９  ピクセル
９０  ディスプレイ
９１  マトリックス
９５  ゲートドライバ
９６  ソースドライバ
【図１Ａ】
0005275516.tif 000002
【図１Ｂ】
0005275516.tif 000003
【図１Ｃ】
0005275516.tif 000004
【図１Ｄ】
0005275516.tif 000005
【図２Ａ】
0005275516.tif 000006
【図２Ｂ】
0005275516.tif 000007
【図３】
0005275516.tif 000008
【図４Ａ】
0005275516.tif 000009
【図４Ｂ】
0005275516.tif 000010
【図５】
0005275516.tif 000011
【図６】
0005275516.tif 000012
【図７】
0005275516.tif 000013
【図８】
0005275516.tif 000014
【図９】
0005275516.tif 000015
【図１０】
0005275516.tif 000016
【図１１】
0005275516.tif 000017