(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の第１主面に、第１導電型の不純物領域であるソース領域と、前記ソース領域を取り囲むように第１導電型の不純物領域であるドレイン領域と、前記ソース領域と前記ドレイン領域との間にはメサ溝部を有し、前記半導体基板の第２主面の周縁部および前記メサ溝方向に交差する方向に、前記半導体基板の第１導電型の不純物と交互に配列するようにストライプ状の第２導電型不純物領域部であるゲート領域と、前記第１主面から前記ゲート領域まで達する深さの前記メサ溝部と、前記第１主面の前記ソース領域にはソース金属電極、前記ドレイン領域にはドレイン金属電極を有し、前記第２主面の前記ゲート領域の第２導電型不純物領域にゲート金属電極を有することを特徴とする静電誘導トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス分野におけるスイッチング素子、特に用途としてゲート・ソース間耐圧が必要な静電誘導トランジスタに関するものである。
【背景技術】
【０００２】
従来この種の静電誘導トランジスタの構造は、エピタキシャル層を用いるゲート埋込型構造により形成していた（特許文献１参照）。
【０００３】
しかしながら、このように形成される静電誘導型トランジスタにおいては、ゲート・ソース間耐圧を高く確保するには、ゲートとソース間に相当するエピタキシャル層を厚くする必要があり、またゲート電極の取り出し工程も困難となり、結果としてコスト高となる。
【０００４】
更に、ゲート拡散部形成工程以後のエピタキシャル工程及びソース形成工程での熱処理工程に伴うゲート拡散部の熱拡散により、ゲート部の電流通路となるゲートチャネル部の微細化が困難となり、結果としてスイッチング特性の制御が難しく、加えて、ゲートチャネル部の微細化の困難さにより、非飽和特性（三極管特性）を得ることも難しいという欠点を有していた。
【特許文献１】特開平５−８２７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、従来技術の問題点に注目して、ゲート・ソース間耐圧を高く確保でき、エピタキシャル工程も不要で、ゲート電極取り出しも容易な、低コストで、更にゲート部の電流通路となるゲートチャネル部の微細化の制御も容易とすることで、スイッチング特性制御及び非飽和特性（三極管特性）も容易に得られる静電誘導トランジスタを提供するものである。
【課題を解決するための手段】
【０００６】
本発明による静電誘導トランジスタによれば、第１導電型の半導体基板の第１主面に、第１導電型の不純物領域であるソース領域と、前記ソース領域を取り囲むように第１導電型の不純物領域であるドレイン領域と、前記ソース領域と前記ドレイン領域との間にはメサ溝部を有し、前記半導体基板の第２主面の周縁部および前記メサ溝方向に交差する方向に、前記半導体基板の第１導電型の不純物と交互に配列するようにストライプ状の第２導電型不純物領域部であるゲート領域と、前記第１主面から前記ゲート領域まで達する深さの前記メサ溝部と、前記第１主面の前記ソース領域にはソース金属電極、前記ドレイン領域にはドレイン金属電極を有し、前記第２主面の前記ゲート領域の第２導電型不純物領域にゲート金属電極を有することを特徴とする静電誘導トランジスタを提供するものである。
【発明の効果】
【０００７】
本発明の静電誘導トランジスタは、半導体基板の第１主面にドレイン領域とソース領域を形成し、第２主面にゲート領域を構成することにより、ゲート・ソース間距離を確保し、結果としてゲート・ソース間耐圧を高く確保でき、更に熱処理の伴うエピタキシャル工程も不要となり、また、熱処理の伴うドレイン・ソース拡散工程の後に、ゲートチャネル部の形成が可能となるため、ゲート領域部形成に最小の熱処理で済むため、ゲートチャネル部の微細化制御が容易であり、結果としてスイッチング特性の制御性向上を図ることができ、また、ゲートチャネル部の微細化により非飽和特性（三極管特性）も容易に得ることができる。
【実施例】
【０００８】
以下、本発明の実施例に基づいて説明する。図１、図２、図３、図４は、本発明の一実施例の構成を示す図であって、図１は静電誘導トランジスタの断面図、図２は図１とは異なる位置での断面図、図３は静電誘導トランジスタの上面図、図４は底面のゲート金属電極１０を除いた、第２導電型不純物の周縁部およびストライプ状配置を示す図である。破線部は反対面（第１主面）のメサ溝部位置を示す。ここで、図１は図４のＡ−Ａ’線断面に図ゲート金属電極を合わせた図、同じく図２は図４のＢ−Ｂ’線断面図に金属電極を合わせた図である。図５Ａ−５Ｊは図１、図２、図３、図４の静電誘導トランジスタの製造ステップを示す工程図である。
【０００９】
本発明の実施例の静電誘導トランジスタによれば、第１図及び第２図に示されるように、第１導電型（Ｎ−）の半導体基板２の第１主面の中央部には、該半導体基板２より高濃度の第１導電型（Ｎ＋）のソース領域３が形成されており、このソース領域３をメサ溝部６を介して取り囲むように該半導体基板２より高濃度の第１導電型（Ｎ＋）の不純物領域であるドレイン領域４が形成される。また、第１導電型（Ｎ−）の半導体基板２の第１主面とは反対側には、高濃度第２導電型（Ｐ＋）のゲート領域５が設けられており、前記第１主面のメサ溝部６は、ゲート領域５にまで到達して形成されている。
【００１０】
図１、図３に示すように、第１主面において、ソース拡散領域３表面には、金属蒸着法或いはメッキ法にてソース金属電極８が形成され、一方、ドレイン領域をメサ溝部６を介して取り囲むドレイン拡散領域４表面には、ソース金属電極８と同様に、ドレイン金属電極９が形成される。第１主面上のソース金属電極８及びドレイン金属電極９以外のメサ溝部６を含む表面には、シリコン酸化膜乃至ガラス保護膜等のパッシべーション膜７が形成される。
【００１１】
図１、図２及び図４に示すように、第２主面において、半導体チップ１の周縁部には第２導電型不純物（Ｐ＋）が、外周に沿って形成されている。さらに、この外周部から中央に向かっては、メサ溝６方向に交差する方向に、半導体基板２の第１導電型不純物（Ｎ−）と交互に配列するように、第２導電型不純物（Ｐ＋）のゲート領域５をストライプ状に配置する。第２主面のゲート領域表面には、金属蒸着法或いはメッキ法にてゲート金属電極１０を形成する。なお、図示はしていないが、前記第２主面の外周の第２導電型不純物領域とゲート領域であるストライプ状の第２導電型の不純物領域は分離しても良い。
【００１２】
図４においては、構造の明瞭化のために、ゲート領域５を黒領域で示し、ゲート領域５の間の第１導電型（Ｎ−）の半導体基板２は白地で示し、また第１主面のメサ溝部６位置を透視領域として破線帯で示した。
【００１３】
本発明の図１、図２、図３、図４に示した実施例の静電誘導トランジスタの製造工程について、図５Ａから図５Ｊに基づいて説明する。
第１導電型（Ｎ−）の半導体基板２を用意し（図５Ａ）、第１主面及び第２主面に熱酸化法等により酸化膜１１を形成する（図５Ｂ）。次に、写真工程で、レジスト塗布、露光、現像および酸化膜エッチングを行い、半導体基板２の第１主面の酸化膜１１を除去し、第１導電型不純物のリン等をデポジションして、第１導電型不純物領域であるソース領域３、ドレイン領域４を形成する（図５Ｃ）。次に、また酸化膜１１を形成し（図５Ｄ）、半導体基板２の第２主面の所定位置に、第２導電型（Ｐ＋）不純物領域である外周部及びゲート領域５を形成する（図５Ｅ）。
【００１４】
次に、ソース領域及びドレイン領域の熱処理に兼ねて酸化膜１１を形成し、第１主面のメサ溝形成部の酸化膜１１を写真工程で除去し（図５Ｆ）、シリコンエッチング工程でメサ溝部６を形成する（図５Ｇ）。次にガラス等のパッシべーション膜７を第１主面及び第２主面に形成し（図５Ｈ）、写真工程で電極コンタクト窓部のパッシべーション膜７および酸化膜１１の除去を行い（図５Ｉ）、次に第１主面に金属蒸着法等により金属膜が形成され、写真工程によりソース金属電極部８及びドレイン金属電極部９が形成され、第２主面にも金属蒸着法等により、ゲート金属電極部１０を形成する（図５Ｊ）。
【００１５】
図５Ａ−５Ｐの工程で形成した図１、図２、図３の静電トランジスタの実施例によれば、従来構造例に比較し、ソース領域を第１主面、ゲート領域を第２主面に配することにより、ゲート・ソース間距離を飛躍的に増加させ、ゲート・ソース間耐圧を高くすることを可能とし、さらに、図５Ａ−５Ｊの工程図で示すように、ゲート（熱）拡散工程（５Ｅ）を、ソース（熱）拡散工程、ドレイン（熱）拡散工程（５Ｃ）後に配することが可能、かつエピタキシャル工程（熱処理伴う）も不要とすることから、ゲート拡散工程（５Ｅ）の熱処理を最小限に制御することも可能で、ゲートチャネル拡散部の微細化の制御が容易となり、スイッチングスピードを制御することも容易となる。更に、ゲート部の微細化により、非飽和特性（三極管特性）も向上する。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例静電誘導トランジスタの図４のＡ−Ａ’線断面図。
【図２】図４のＢ−Ｂ’線断面図。
【図３】図１の上面図。
【図４】図１の底面図。
【図５Ａ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｂ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｃ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｄ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｅ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｆ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｇ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｈ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｉ】本発明の静電誘導トランジスタの製造工程図。
【図５Ｊ】本発明の静電誘導トランジスタの製造工程図。
【符号の説明】
【００１７】
１  半導体チップ
２  第１導電型の半導体基板
３  ソース領域
４  ドレイン領域
５  ゲート領域
６  メサ溝部
７  パッシべーション膜
８  ソース金属電極
９  ドレイン金属電極
１０  ゲート金属電極
１１  酸化膜
【図１】
0005279111.tif 000002
【図２】
0005279111.tif 000003
【図３】
0005279111.tif 000004
【図４】
0005279111.tif 000005
【図５Ａ】
0005279111.tif 000006
【図５Ｂ】
0005279111.tif 000007
【図５Ｃ】
0005279111.tif 000008
【図５Ｄ】
0005279111.tif 000009
【図５Ｅ】
0005279111.tif 000010
【図５Ｆ】
0005279111.tif 000011
【図５Ｇ】
0005279111.tif 000012
【図５Ｈ】
0005279111.tif 000013
【図５Ｉ】
0005279111.tif 000014
【図５Ｊ】
0005279111.tif 000015