(57)【特許請求の範囲】
【請求項１】
ｍビットのデータを入力として第１設定部の出力値について２のｍ乗種類の最大値を設定する第２設定部と、
第２設定部により設定された最大値とｎビットのデータとに基づいて出力値を調整する第１設定部であって、第２設定部により設定された最大値となる範囲内で２のｎ乗種類の出力値を設定する第１設定部と、
を備え、
第２設定部は、
制御端子と一方端子と他方端子とを有し制御端子に入力されるデータの１または０によってＯＮまたはＯＦＦとなるｍ個のトランジスタと、相互に異なる電流値を有するｍ個の定電流源と、を含みｍビットのデータから２のｍ乗種類の基準電流値を選択する第２電流選択部であり、
第１設定部は、
ｎビットのデータの１または０と第２電流選択部による選択とに基づいて、２のｎ乗種類の電流値を選択する第１電流選択部を含み、
第２電流選択部は、
相互に異なる電流値を有するｍ個の定電流源のそれぞれの一方端子にトランジスタの他方端子がそれぞれ直列に接続され、各トランジスタの一方端子のそれぞれが第２電流用のトランジスタ側共通端子として相互に接続され、各定電流源の他方端子のそれぞれが第２電流用の電流源側共通端子として相互に接続される回路であって、第２電流用のトランジスタ側共通端子と第２電流用の電流源側共通端子のうち少なくともいずれか一方が接地され、他方が第１入力端子と接続される第１ビット基準電流部と、
予め定められた基準電流を流す基準定電流源であって、その一方端が電源に接続され、その他方端が第１入力端子に接続される基準定電流源と、
を含むことを特徴とする出力値調整回路。
【請求項２】
請求項１に記載の出力値調整回路において、
第１電流選択部は、
ｎビットのデータの１または０によって、第２電流選択部によって選択される基準電流値に基づいた２のｎ乗種類の電流値を選択することを特徴とする出力値調整回路。
【請求項３】
請求項１または請求項２に記載の出力値調整回路において、
第１電流選択部は、
一方端子が第１入力端子と接続され他方端子が第１出力端子と接続され、一方端子と制御端子とが短絡されている基準トランジスタと、
相互に異なる出力電流能力を有するｎ個の各ビットトランジスタのそれぞれの一方端子が第１電流用の一方側共通端子として相互に接続され、それぞれの他方端子が第１電流用の他方側共通端子として相互に接続される回路であって、第１電流用の一方側共通端子と第１電流用の他方側共通端子のうち少なくともいずれか一方が電源と接続され、他方が第１出力端子と接続されるビットトランジスタ部と、
ｎ個の各ビットトランジスタのそれぞれの制御端子に接続されるｎ個のスイッチ回路であって、ｎビットのデータの１または０によってそれぞれの制御端子の接続先を基準トランジスタの一方端子と接地との間で切り替えるｎ個のスイッチ回路と、
を含むことを特徴とする出力値調整回路。
【請求項４】
請求項１から請求項３のいずれか１に記載の出力値調整回路において、
２つの入力に基づいて演算を行う差動増幅回路であって、一方の入力端子には電流から電圧への変換を行う入力抵抗素子を介して第１出力端子が接続され、他方の入力端子には一方端が接地される出力抵抗素子の他方端の電圧値がフィードバック信号として接続される差動増幅回路と、
制御端子が差動増幅回路の出力端と接続されるトランジスタであって、一方端子には出力抵抗素子の他方端が接続され、他方端子が出力端子となる出力トランジスタと、
を有する第１出力調整部を含むことを特徴とする出力値調整回路。
【請求項５】
請求項１に記載の出力値調整回路において、
第２電流選択部は、
基準定電流源の基準電流をｍビットのデータによって選択される定電流源に電流を引き込むことで減算して第１入力端子の基準電流値を選択することを特徴とする出力値調整回路。
【請求項６】
請求項１から請求項５のいずれか１に記載の出力値調整回路において、
ｎビットとｍビットのビット数が等しいことを特徴とする出力値調整回路。
【請求項７】
請求項４に記載の出力値調整回路と、
出力端子と電源端子との間に接続されるカレントミラー回路と、
を備え、
ｎビットのデータとｍビットのデータとの組み合わせによって電流値を調整することを特徴とする電流値調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力値調整回路及び電流値調整回路に係り、特に、数ビットのデジタルデータによって出力値を調整する出力値調整回路及びその出力値調整回路を利用して電流値の調整を行う電流値調整回路に関する。
【背景技術】
【０００２】
発光素子の輝度を調整する際に、きめ細かく調整を行う方法としてデジタルデータを用いて調整することができる。例えば、数ビットの入力データに応じた変換を行う特許文献１に述べられているような周知のＤ／Ａ変換回路を用いることで、発光素子を駆動する駆動電流量を設定し、発光素子の輝度を調整することが考えられる。
【０００３】
【特許文献１】特開２００１−３４５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１のＤ／Ａ変換回路を用いることで、ｎビットの入力データに応じた電流出力を行い、発光素子について２のｎ乗種類の輝度を変化させることができる。例えば、３ビットの入力データでは、８通りの輝度変化を行うことができる。しかし、発光素子を駆動するときに単色のものである場合は、それほど細かく電流値を設定する必要はないが、多色の発光素子を光らせる場合は、細かく電流値を設定する必要がある。また、発光素子は、電流値が多いところでは、あまり輝度変化量が少ないが、電流値が少ないところでは、輝度変化量が多くなるため少ない電流値の部分で細かく設定できることが望ましい。しかし、従来技術でのＤ／Ａ変換回路のビット数をそのまま上げて細かく電流値を設定することも１つではあるが、この場合には、上記のように、電流値の大小に対応して適切に設定することができない。
【０００５】
本発明の目的は、より適切に出力値の調整を行うことができる出力値調整回路及びその出力値調整回路を利用して電流値の調整を行う電流値調整回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る出力値調整回路は、ｍビットのデータを入力として第１設定部の出力値について２のｍ乗種類の最大値を設定する第２設定部と、第２設定部により設定された最大値とｎビットのデータとに基づいて出力値を調整する第１設定部であって、第２設定部により設定された最大値となる範囲内で２のｎ乗種類の出力値を設定する第１設定部と、を備え、第２設定部は、制御端子と一方端子と他方端子とを有し制御端子に入力されるデータの１または０によってＯＮまたはＯＦＦとなるｍ個のトランジスタと、相互に異なる電流値を有するｍ個の定電流源と、を含みｍビットのデータから２のｍ乗種類の基準電流値を選択する第２電流選択部であり、第１設定部は、ｎビットのデータの１または０と第２電流選択部による選択とに基づいて、２のｎ乗種類の電流値を選択する第１電流選択部を含み、第２電流選択部は、相互に異なる電流値を有するｍ個の定電流源のそれぞれの一方端子にトランジスタの他方端子がそれぞれ直列に接続され、各トランジスタの一方端子のそれぞれが第２電流用のトランジスタ側共通端子として相互に接続され、各定電流源の他方端子のそれぞれが第２電流用の電流源側共通端子として相互に接続される回路であって、第２電流用のトランジスタ側共通端子と第２電流用の電流源側共通端子のうち少なくともいずれか一方が接地され、他方が第１入力端子と接続される第１ビット基準電流部と、予め定められた基準電流を流す基準定電流源であって、その一方端が電源に接続され、その他方端が第１入力端子に接続される基準定電流源と、を含むことを特徴とする。
【０００８】
また、本発明に係る出力値調整回路において、第１電流選択部は、ｎビットのデータの１または０によって、第２電流選択部によって選択される基準電流値に基づいた２のｎ乗種類の電流値を選択することが好ましい。
【００１０】
また、本発明に係る出力値調整回路において、第１電流選択部は、一方端子が第１入力端子と接続され他方端子が第１出力端子と接続され、一方端子と制御端子とが短絡されている基準トランジスタと、相互に異なる出力電流能力を有するｎ個の各ビットトランジスタのそれぞれの一方端子が第１電流用の一方側共通端子として相互に接続され、それぞれの他方端子が第１電流用の他方側共通端子として相互に接続される回路であって、第１電流用の一方側共通端子と第１電流用の他方側共通端子のうち少なくともいずれか一方が電源と接続され、他方が第１出力端子と接続されるビットトランジスタ部と、ｎ個の各ビットトランジスタのそれぞれの制御端子に接続されるｎ個のスイッチ回路であって、ｎビットのデータの１または０によってそれぞれの制御端子の接続先を基準トランジスタの一方端子と接地との間で切り替えるｎ個のスイッチ回路と、を含むことが好ましい。
【００１１】
また、本発明に係る出力値調整回路において、２つの入力に基づいて演算を行う差動増幅回路であって、一方の入力端子には電流から電圧への変換を行う入力抵抗素子を介して第１出力端子が接続され、他方の入力端子には一方端が接地される出力抵抗素子の他方端の電圧値がフィードバック信号として接続される差動増幅回路と、制御端子が差動増幅回路の出力端と接続されるトランジスタであって、一方端子には出力抵抗素子の他方端が接続され、他方端子が出力端子となる出力トランジスタと、を有する第１出力調整部を含むことが好ましい。
【００１６】
また、本発明に係る出力値調整回路において、第２電流選択部は、基準定電流源の基準電流をｍビットのデータによって選択される定電流源に電流を引き込むことで減算して第１入力端子の基準電流値を選択することが好ましい。
【００１８】
また、本発明に係る出力値調整回路において、ｎビットとｍビットのビット数が等しいことが好ましい。
【００１９】
電流値調整回路は、上記のいずれかの出力値調整回路と、出力端子と電源端子との間に接続されるカレントミラー回路と、を備え、ｎビットのデータとｍビットのデータとの組み合わせによって電流値を調整することを特徴とする。
【発明の効果】
【００２０】
上記構成の少なくとも１つにより、出力値調整回路は、ｍビットのデータを入力として第１設定部の出力値について２のｍ乗種類の最大値を設定する第２設定部と、第２設定部により設定された最大値とｎビットのデータとに基づいて出力値を調整する第１設定部であって、第２設定部によって設定される最大値となる範囲内で２のｎ乗種類の出力値を設定する第１設定部とを有する。例えば、発光素子の特性は、横軸を発光素子の駆動電流とし、縦軸を発光素子の輝度とした場合に、駆動電流が小さいときには勾配が大きくなり駆動電流が大きいときには勾配が小さくなる特性曲線となる。例えば、上記構成を用いることで、勾配が大きくなるときには、小さい基準電圧を用いて輝度を調整し、勾配が小さくなるときには、大きい基準電圧を用いて輝度の調整を行うことができる。ｎビットのデータとｍビットのデータとの組み合わせによって、発光素子の特性曲線の勾配に応じて輝度を調整することができるため、１ビット当たりの輝度変化量をより適切に調整することができる。
【００２１】
上記構成の少なくとも１つにより、出力値調整回路は、相互に異なる電流値を有するｍ個の定電流源のそれぞれの一方端子にトランジスタの他方端子がそれぞれ直列に接続され、各トランジスタの一方端子のそれぞれが第２電流用のトランジスタ側共通端子として相互に接続され、各定電流源の他方端子のそれぞれが第２電流用の電流源側共通端子として相互に接続される回路であって、第２電流用のトランジスタ側共通端子と第２電流用の電流源側共通端子のうち少なくともいずれか一方が接地され、他方が第１入力端子と接続される第１ビット基準電流部と、予め定められた基準電流を流す基準定電流源であって、その一方端が電源に接続され、その他方端が第１入力端子に接続される基準定電流源とを有する第２電流選択部を含む。したがって、基準定電流源の基準電流をｍビットのデータによって選択される定電流源に電流を引き込むことで減算して第１入力端子の基準電流値を選択することができる。
【００２２】
上記構成の少なくとも１つにより、出力値調整回路は、相互に異なる電流値を有するｍ個の定電流源のそれぞれの一方端子にトランジスタの他方端子がそれぞれ直列に接続され、各トランジスタの一方端子のそれぞれが第２電圧用のトランジスタ側共通端子として相互に接続され、各定電流源の他方端子のそれぞれが第２電圧用の電流源側共通端子として相互に接続される回路であって、第２電圧用のトランジスタ側共通端子と第２電圧用の電流源側共通端子のうち少なくともいずれか一方が接地され、他方が第２端子と接続される第２ビット基準電流部と、予め定められた基準電流を流す基準定電流源であって、その一方端が電源に接続され、その他方端が第２端子に接続される基準定電流源と、予め定められた抵抗値を有する基準抵抗素子であって、その一方端が第２端子に接続され、その他方端が接地される基準抵抗素子とを有する第２電圧選択部を含む。したがって、基準定電流源の基準電流をｍビットのデータによって選択される定電流源に電流を引き込むことで基準抵抗素子に流される電流を減算して第２端子の基準電圧値を選択することができる。
【発明を実施するための最良の形態】
【００２３】
以下に、図面を用いて本発明に係る実施の形態につき、詳細に説明する。なお、以下では、ｎビットは３ビットで、ｍビットは５ビットとして説明するが、これ以外のビット数でもよく、例えば、ｎビット、ｍビットが同じビット数でもよい。一例として、ｎ＝４ビット、ｍ＝４ビットでもよい。また、以下では、出力は電流として説明するが、電圧であってもよい。また、以下では、電流によって制御される対象は発光素子として説明するが、細かな電流値の変更によって制御を行うものであれば、他の素子、電子回路等であってもよい。
【００２４】
図１は、本発明の実施の形態に係る電流値調整回路１０のブロック図である。図２は、電流値調整回路１０の詳細なブロック図である。図３は、電流値調整回路１０の各要素を示す図である。電流値調整回路１０は、３ビットのデジタルデータと５ビットのデジタルデータの組み合わせに応じた電流値を出力する機能を有する。電流値調整回路１０は、第１設定部６と第２設定部４とを含んで構成される。第２設定部４は、第２電圧選択部２０を含んで構成される。第１設定部６は、第１抵抗選択部４０と、演算回路部３０と、出力ドライバ部５０とを含んで構成される。なお、第２出力調整部は、演算回路部３０と出力ドライバ部５０を含んだものに対応する。また、電流値調整回路１０の構成要素ではないが、ＬＥＤ１２は、カソード端子に接続された出力ドライバ部５０によって駆動される。電源回路１４は、ＬＥＤ１２のアノード端子に接続され、ＬＥＤ１２に一定の電圧を供給している。
【００２５】
第１抵抗選択部４０は、相互に異なる抵抗値を有する抵抗素子４０６，４０７，４０８，４０９，４１０のそれぞれの一方端子に５ビットのデジタルデータの１または０によって、ＯＮまたはＯＦＦとなる５個のビットトランジスタ４０１，４０２，４０３，４０４，４０５の他方端子がそれぞれ直列に接続され、各トランジスタの一方端子のそれぞれが第１抵抗用のトランジスタ側共通端子として相互に接続され、各抵抗素子の他方端子のそれぞれが第１抵抗用の抵抗素子側共通端子として相互に接続される回路であって、第１抵抗用のトランジスタ側共通端子と第１抵抗用の抵抗素子側共通端子のうち少なくともいずれか一方が接地され、他方が第１端子４１１と接続され、５ビットのデジタルデータの１または０によって３２種類の抵抗を選択する。
【００２６】
抵抗素子４０６，４０７，４０８，４０９，４１０は、それぞれ抵抗値が異なり抵抗素子４０６の抵抗値をＲとすると、抵抗素子４０７の抵抗値を２Ｒ、抵抗素子４０８の抵抗値を４Ｒ、抵抗素子４０９の抵抗値を８Ｒ、抵抗素子４１０の抵抗値を１６Ｒと設定する。第１抵抗選択部４０の選択された抵抗として、例えば、ビットトランジスタ４０５がＯＮとなり、その他のビットトランジスタ４０１，４０２，４０３，４０４がＯＦＦとなれば、抵抗素子４１０のみが接地されることとなり、第１抵抗選択部４０の抵抗は１６Ｒが選択される。ここで、第１端子４１１の電圧をＶとした場合には、出力ドライバ部５０に流れる電流はｉ＝Ｖ／１６Ｒとなる。また、ビットトランジスタ４０４がＯＮとなり、その他のビットトランジスタ４０１，４０２，４０３，４０５がＯＦＦとなった場合は、抵抗素子４０９のみが接地され、第１抵抗選択部４０の抵抗値は８Ｒが選択される。したがって、第１端子４１１の電圧をＶとした場合には、出力ドライバ部５０に流れる電流は、２ｉとなる。また、同様にビットトランジスタ４０４，４０５をＯＮとし、残りのビットトランジスタ４０１，４０２，４０３をＯＦＦとした場合には、出力ドライバ部５０に流れる電流は、３ｉとなる。ビットトランジスタ４０１，４０２，４０３，４０４，４０５は、ＭＯＳトランジスタで構成され、各ゲート端子には、それぞれＤ／Ａ制御回路部１６からのビットデータが接続される。なお、ビットトランジスタ４０１，４０２，４０３，４０４，４０５は、もちろん、バイポーラトランジスタを用いて構成してもよい。
【００２７】
第２電圧選択部２０は、予め定められた基準電流を流す基準定電流源２０４と、一端側が基準定電流源２０４に接続され他端側が接地される基準抵抗素子２０８と、ビット基準電流部２１１とを含んで構成される。基準定電流源２０４と基準抵抗素子２０８との接続点が第２端子２１０とされる。また、ビット基準電流部２１１の並列接続における共通端子の一端側２０９は第２端子２１０に接続され、他端側２１２は接地される。
【００２８】
ビット基準電流部２１１は、３ビットのデジタルデータの１または０によって、ＯＮまたはＯＦＦとなる３個のビットトランジスタ２０１，２０２，２０３が並列に配置され、予めそれぞれ定められた定電流値を流す３個のビット定電流源２０５，２０６，２０７がそれぞれ各ビットトランジスタに直列にそれぞれ接続される。ビットトランジスタ２０１，２０２，２０３は、ＭＯＳトランジスタで構成され、各ゲート端子には、それぞれＤ／Ａ制御回路部１６からのビットデータが接続される。なお、ビットトランジスタ２０１，２０２，２０３は、もちろん、バイポーラトランジスタを用いて構成してもよい。
【００２９】
基準定電流源２０４は、８ｍＡの定電流を流す機能を有し、ビット定電流源２０５，２０６，２０７は、それぞれ１ｍＡ、２ｍＡ、４ｍＡというように予め定められた電流値の電流を流す機能を有する。
【００３０】
演算回路部３０は、差動増幅回路３０１と出力トランジスタ３０２とを含んで構成される。差動増幅回路３０１は、非反転入力端子に第２端子２１０が接続され、反転入力端子に第１端子４１１がフィードバック信号として入力される。差動増幅回路３０１の出力端子が出力トランジスタ３０２のベース端子に接続される。出力トランジスタ３０２のコレクタ端子は、電流出力端子５０３と接続され、エミッタ端子は、第１端子４１１に接続される。差動増幅回路３０１は、非反転入力端子に入力された電圧をそのまま出力する、いわゆるボルテージフォロワ回路である。出力トランジスタ３０２は、差動増幅回路３０１の出力された電圧に基づいてオンオフの切替がなされる。
【００３１】
出力ドライバ部５０は、２つのカレントミラー回路５０１とカレントミラー回路５０２とを含んで構成される。カレントミラー回路５０１は、トランジスタ５０４とトランジスタ５０５を含んで構成される。トランジスタ５０４は、エミッタ端子が電源に接続され、コレクタ端子が電流出力端子５０３と接続される。トランジスタ５０５は、エミッタ端子が電源に接続され、コレクタ端子は後述するトランジスタ５０６のコレクタ端子と接続される。トランジスタ５０４とトランジスタ５０５のベース端子同士が接続され、これらのベース端子とトランジスタ５０４のコレクタ端子が接続されてカレントミラー回路５０１を構成する。カレントミラー回路５０１は、トランジスタ５０４に流れる電流と同じ電流量の電流をトランジスタ５０５に流す機能を有している。
【００３２】
カレントミラー回路５０２は、トランジスタ５０６とトランジスタ５０７とを含んで構成される。トランジスタ５０６は、上記のようにコレクタ端子がトランジスタ５０５のコレクタ端子と接続され、エミッタ端子は接地される。トランジスタ５０７のエミッタ端子は接地され、コレクタ端子は出力端子を介してＬＥＤ１２へと接続される。また、トランジスタ５０６とトランジスタ５０７のベース端子同士が接続され、これらのベース端子とトランジスタ５０６のコレクタ端子が接続されてカレントミラー回路５０２を構成する。カレントミラー回路５０２は、トランジスタ５０６に流れる電流と同じ電流量の電流をトランジスタ５０７に流す機能を有する。
【００３３】
以下に、上記構成の作用について詳細に説明する。図４は、発光素子の輝度を調整する場合において、横軸に発光素子の駆動電流を取り、縦軸に発光素子の輝度を取った場合の特性曲線１７を示す図である。ここで、ビットトランジスタ４０１，４０２，４０３，４０４，４０５のゲート端子に接続されるデジタルビットデータをそれぞれ第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータとする。ビットトランジスタ２０１，２０２，２０３のゲート端子には、それぞれ第６ビットデータ、第７ビットデータ、第８ビットデータが接続されている。
【００３４】
まず、第２端子２１０における基準電圧値が最大になる場合について説明する。基準電圧値が最大となるためには、第２電圧選択部２０のビットトランジスタ２０１，２０２，２０３に入力される第６ビットデータ、第７ビットデータ、第８ビットデータの値がそれぞれ０，０，０であり、ビットトランジスタ２０１，２０２，２０３のいずれもＯＦＦとなる。この場合、基準抵抗素子２０８に流れる電流は、基準定電流源２０４によって流される８ｍＡがビット基準電流部２１１によって減算されることなく、そのままの電流値で流される。ここで、第２端子２１０の基準電圧値は、８ｍＡと基準抵抗素子２０８の抵抗値の乗算によって決まり、この場合には、基準電圧値は最大となる。
【００３５】
差動増幅回路３０１は、ボルテージフォロワ回路であるから、第２端子２１０での基準電圧値、この場合は最大電圧値が出力され、第１端子４１１の電圧値は、第２端子２１０の基準電圧値と同じ電圧値になる。ここで、出力ドライバ部５０に流れる電流値は、第１端子４１１の電圧値と第１抵抗選択部４０における選択された抵抗値によって定まり、出力ドライバ部５０に流れる電流値が最大となるのは、第１抵抗選択部４０のビットトランジスタ４０１，４０２，４０３，４０４，４０５に入力される第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値がそれぞれ１，１，１，１，１（図４では１１１１１と表示）である。つまり、ビットトランジスタ４０１，４０２，４０３，４０４，４０５のいずれもＯＮとなっている場合である。
【００３６】
また、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値がそれぞれ１，１，１，０，０（図４では１１１００と表示）である場合について検討する。つまり、ビットトランジスタ４０１、４０２、４０３のいずれもＯＮとなっており、ビットトランジスタ４０４、４０５がＯＦＦとなっている場合は、ビットデータが１，１，１，１，１（図４では１１１１１と表示）のときに比べ輝度の値が小さくなり、図４に示されるように輝度変化量はｄ１となる。
【００３７】
次に、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が０，０，１，１，１（図４では００１１１と表示）の場合と、０，０，１，０，０（図４では００１００と表示）の場合とを比較する。この場合、図４に示されるように輝度変化量はｄ２となる。ここで、図４に示されるようにｄ２＞ｄ１の関係にあるから、電流値が大きいところでは、輝度変化量が小さく、電流値が小さいところでは、輝度変化量が大きく、輝度変化量にバラツキが生じてしまう。
【００３８】
図５は、発光素子の輝度を変化させる場合において、横軸に第１抵抗選択部４０のビット値を取り、縦軸に発光素子の輝度を取った場合の特性曲線１７，１８，１９を示す図である。特性曲線１７は、上記のように、第２電圧選択部２０の選択により第２端子２１０の基準電圧値が最大となる、つまり、出力ドライバ部５０を流れる電流値が最大３１ｉｍＡ（ｉ＝Ｖ／１６Ｒとする）となる場合の輝度変化の特性を示す図である。特性曲線１８は、出力ドライバ部５０を流れる電流値が最大１６ｉｍＡとなる場合の輝度変化の特性を示す図である。特性曲線１９は、出力ドライバ部５０を流れる電流値が最大８ｉｍＡとなる場合の輝度変化の特性を示す図である。
【００３９】
ここで、上記と同様に、特性曲線１８，１９において、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が１，１，１，１，１（図５では１１１１１と表示）と１，１，１，０，０（図５では１１１００と表示）の場合の輝度変化量を示すとそれぞれ図５に示されるようにｃ１、ｂ１となる。また、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が０，０，１，１，１（図５では００１１１と表示）と０，０，１，０，０（図５では００１００と表示）の場合の輝度変化量を示すとそれぞれ図５に示されるようにｃ２、ｂ２となる。なお、特性曲線１７は、図４と同様の輝度変化量となる。
【００４０】
ここで、それぞれの輝度変化量を比較すると、ビットデータの値が０，０，１，１，１（図５では００１１１と表示）と０，０，１，０，０（図５では００１００と表示）の間ではｄ２＞ｃ２＞ｂ２となる。また、ビットデータの値が１，１，１，１，１（図５では１１１１１と表示）と１，１，１，０，０（図５では１１１００と表示）の間ではｄ１＞ｃ１＞ｂ１となる。このように、それぞれのビット値で輝度変化量が異なるから、ビットデータの切換によって輝度変化量の差を少なくするためには、例えば、ビットデータの値が０，０，１，１，１（図５では００１１１と表示）と０，０，１，０，０（図５では００１００と表示）の期間では、特性曲線１９を用いて輝度変化量をｂ２とし、ビットデータの値が１，１，１，１，１（図５では１１１１１と表示）と１，１，１，０，０（図５では１１１００と表示）の期間では、特性曲線１７を用いて、輝度変化量をｄ１とすることで輝度変化量の差を抑制し、ひいては、より適切に電流の出力値の調整を行うことができる。
【００４１】
次に、他の実施例について説明する。図６は、他の実施の形態に係る電流値調整回路のブロック図である。１つの第２電圧選択部２０に対して、３つの演算回路部３０と第１抵抗選択部４０と出力ドライバ部５０が接続された場合について説明する。上記のように第１抵抗選択部４０のビットトランジスタ４０１，４０２，４０３，４０４，４０５のゲート端子に接続されるデジタルビットデータをそれぞれ第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータとし、第２電圧選択部２０のビットトランジスタ２０１，２０２，２０３に入力される第６ビットデータ、第７ビットデータ、第８ビットデータとする。この場合、第２電圧選択部２０の３ビットのデータは、それぞれの３つの第１抵抗選択部４０の５ビットのデータに対して共用化することができるから、第２電圧選択部２０と演算回路部３０と第１抵抗選択部４０と出力ドライバ部５０が接続されたものを３つ並列に接続する場合に比べて、全体的により少ないビット数の増加で輝度変化量を調整することができる。
【００４２】
また、上記においては、第１抵抗選択部４０に入力されるデータは５ビット、第２電圧選択部２０に入力されるデータは３ビットとして説明したが、第１抵抗選択部４０に入力されるデータ数と第２電圧選択部２０に入力されるデータ数が等しい場合には、安定化したビット切換を行うことができ、微分直線性誤差、つまり、１ビット増加させたときの理想の増加量に対する誤差を抑制することができる。
【００４３】
次に、さらに他の実施の形態について説明する。図７は、電流値調整回路１１のブロック図である。図８は、電流値調整回路１１の各要素を示す図である。図９は、図８における第１電流選択部１４０の各要素を示す図である。電流値調整回路１１は、第１電流選択部１４０と、第２電流選択部１２０と、出力調整部１５０と、を含んで構成される。電流値調整回路１１は、３ビットのデジタルデータと５ビットのデジタルデータの組み合わせに応じた電流値を出力する機能を有する。また、電流値調整回路１１の構成要素ではないが、ＬＥＤ１２は、カソード端子に接続された出力調整部１５０によって駆動される。電源回路１４は、ＬＥＤ１２のアノード端子に接続され、ＬＥＤ１２に一定の電圧を供給している。
【００４４】
第１電流選択部１４０は、コレクタ端子が第１入力端子１１１と接続され、エミッタ端子が第１出力端子１１２と接続され、コレクタ端子とベース端子とが短絡されている基準トランジスタ７００と、相互に異なる出力電流能力を有する５個のビットトランジスタ７０６，７０７，７０８，７０９，７１０のそれぞれのコレクタ端子がコレクタ共通端子として相互に接続され、それぞれのエミッタ端子がエミッタ共通端子として相互に接続される回路であって、コレクタ共通端子が電源と接続され、エミッタ共通端子が第１出力端子１１２と接続されるビットトランジスタ部と５個のビットトランジスタ７０６，７０７，７０８，７０９，７１０のそれぞれのベース端子に接続される５個のスイッチ回路とを含んで構成される。
【００４５】
スイッチ回路７０１，７０２，７０３，７０４，７０５は、それぞれビットトランジスタ７０６，７０７，７０８，７０９，７１０のベース端子の接続先を基準トランジスタ７００のコレクタ端子と接地との間を５ビットのデジタルデータの１または０によって切り替える。例えば、基準トランジスタ７００のトランジスタサイズをＶとすると、ビットトランジスタ７０６，７０７，７０８，７０９，７１０のトランジスタサイズはそれぞれＶ，２Ｖ，４Ｖ，８Ｖ，１６Ｖとして構成されている。したがって、ビットトランジスタ７０６，７０７，７０８，７０９，７１０の出力電流能力は、基準トランジスタ７００を基準とすると、それぞれ１倍，２倍，４倍，８倍，１６倍となる。なお、各スイッチ回路はそれぞれデジタルデータが１の場合はコレクタ端子に接続され、デジタルデータが０の場合は接地される。
【００４６】
ここで、第２電流選択部１２０から第１入力端子１１１に供給される電流値をｉとし、５ビットのデジタルデータの値が１，０，０，０，０であった場合に、スイッチ回路の切り替えによってビットトランジスタ７０６のベース端子の接続先が基準トランジスタ７００のコレクタ端子となり、その他のビットトランジスタ７０７，７０８，７０９，７１０のベース端子の接続先が接地される。
【００４７】
この場合、基準トランジスタ７００とビットトランジスタ７０６とでカレントミラー回路を形成し、基準トランジスタ７００とビットトランジスタ７０６はそれぞれトランジスタサイズがともにＶであり、基準トランジスタ７００に流れる電流値はｉであるから、ビットトランジスタ７０６に流れる電流値もｉである。したがって、第１出力端子１１２に出力される電流値はその総和であるから、２ｉの電流値の電流が流れることとなる。
【００４８】
また、５ビットのデジタルデータの値が１，１，０，０，０であった場合に、スイッチ回路の切り替えによってビットトランジスタ７０６，７０７のベース端子の接続先がコレクタ端子となり、その他のビットトランジスタ７０８，７０９，７１０のベース端子の接続先が接地される。この場合、基準トランジスタ７００、ビットトランジスタ７０６，７０７に流れる電流はそれぞれｉ，ｉ,２ｉである。したがって、第１出力端子１１２に出力される電流はその総和であるから、４ｉの電流値の電流が流れることとなる。ビットトランジスタ７０６，７０７，７０８，７０９，７１０は、バイポーラトランジスタで構成され、各ベース端子には、それぞれＤ／Ａ制御回路部１６によってスイッチングが制御されるスイッチ回路が接続される。
【００４９】
なお、ビットトランジスタ７０６，７０７，７０８，７０９，７１０は、もちろん、ＭＯＳトランジスタを用いて構成してもよい。また、上記では、スイッチ回路７０１，７０２，７０３，７０４，７０５はビットトランジスタのベース端子に接続されるものとして説明したが、例えば、ビットトランジスタ７０６，７０７，７０８，７０９，７１０のベース端子は、それぞれ基準トランジスタ７００のコレクタ端子と接続され、ビットトランジスタ７０６，７０７，７０８，７０９，７１０のエミッタ端子と第１出力端子１１２との接続または開放を５ビットのデジタルデータの１または０によって切り替えることができるスイッチ回路をビットトランジスタ７０６，７０７，７０８，７０９，７１０のコレクタ端子あるいはエミッタ端子に接続することで実現することもできる。
【００５０】
第２電流選択部１２０は、予め定められた基準電流値を流す基準定電流源２０４と、ビット基準電流部２１１とを含んで構成される。ビット基準電流部２１１の並列接続における共通端子の一端側２０９は第１入力端子接続され、他端側２１２は接地される。基準定電流源２０４とビット基準電流部２１１とは直列接続され、その接続点は第１入力端子１１１と接続される。なお、基準定電流源２０４とビット基準電流部２１１とは、第２電圧選択部２０のものと同様の要素であるため詳細な説明は省略する。
【００５１】
出力調整部１５０は、差動増幅回路３０１と、入力抵抗素子１０１と、出力抵抗素子１０２と、出力トランジスタ３０２とを含んで構成される。入力抵抗素子１０１は、一方側が第１出力端子１１２に接続され、他方側が接地される抵抗素子であって、第１電流選択部１４０によって出力される電流を電圧に変換する機能を有する。差動増幅回路３０１は、非反転入力端子は第１出力端子１１２と接続され、反転入力端子は抵抗端子１１３と接続される。出力トランジスタ３０２のベース端子は差動増幅回路３０１の出力が接続され、コレクタ端子は、出力ドライバ部５０と接続され、エミッタ端子は、抵抗端子１１３と接続される。出力抵抗素子１０２は、その両端にかかる電圧を電流に変換する機能を有し、一方側は抵抗端子１１３が接続され、他方側は接地される。
【００５２】
上記構成の作用について説明する。図１０は、発光素子の輝度を変化させる場合において、横軸に第１電流選択部１４０のビット値を取り、縦軸に発光素子の輝度を取った場合の特性曲線１１７，１１８，１１９を示す図である。特性曲線１１７は、上記のように、第２電流選択部１２０の選択により第１入力端子１１１の基準電流値が最大となる、つまり、出力ドライバ部５０を流れる電流値が最大３２ｍＡとなる場合の輝度変化の特性を示す図である。特性曲線１１８は、出力ドライバ部５０を流れる電流値が最大１６ｍＡとなる場合の輝度変化の特性を示す図である。特性曲線１１９は、出力ドライバ部５０を流れる電流値が最大８ｍＡとなる場合の輝度変化の特性を示す図である。ここで、スイッチ回路７０１，７０２，７０３，７０４，７０５に入力されるデジタルビットデータをそれぞれ第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータとする。ビットトランジスタ２０１，２０２，２０３のゲート端子には、それぞれ第６ビットデータ、第７ビットデータ、第８ビットデータが接続されている。
【００５３】
まず、第１入力端子１１１における基準電流値が最大になる場合について説明する。基準電流値が最大となるためには、第２電流選択部１２０のビットトランジスタ２０１，２０２，２０３に入力される第６ビットデータ、第７ビットデータ、第８ビットデータの値がそれぞれ０，０，０であり、ビットトランジスタ２０１，２０２，２０３のいずれもＯＦＦとなる。この場合には、第１入力端子１１１に供給される基準電流値は８ｍＡと最大になる。また、第１電流選択部１４０の電流値が最大になるのは、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値がそれぞれ１，１，１，１，１（図１０では１１１１１と表示）である。つまり、スイッチ回路７０１，７０２，７０３，７０４，７０５のいずれもＯＮとなり、ビットトランジスタ７０６，７０７，７０８，７０９，７１０のベース端子の接続先がすべて基準トランジスタ７００のコレクタ端子となる場合である。この場合、２５６ｍＡの電流が第１出力端子１１２に出力される。
【００５４】
次に、第１出力端子１１２に供給された電流は、入力抵抗素子１０１によって電圧値に変換されて、最大電圧値が差動増幅回路３０１に入力される。差動増幅回路３０１は、ボルテージフォロワ回路であるから、第１入力端子１１１での基準電圧値、この場合は最大電圧値が出力され、抵抗端子１１３の電圧値は、第１入力端子１１１での基準電圧値と同じ電圧値になる。ここで、出力ドライバ部５０に流れる電流値は、第１入力端子１１１の電圧値と出力抵抗素子１０２の抵抗値によって定まり、出力ドライバ部５０に流れる電流値が最大となる。
【００５５】
また、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値がそれぞれ１，１，１，０，０（図１０では１１１００と表示）である場合について検討する。つまり、スイッチ回路７０１，７０２，７０３，７０４，７０５のいずれもＯＮとなり、ビットトランジスタ７０６，７０７，７０８のベース端子の接続先がすべて基準トランジスタ７００のコレクタ端子となり、ビットトランジスタ７０９，７１０のベース端子の接続先が接地されている場合は、ビットデータが１，１，１，１，１（図１０では１１１１１と表示）のときに比べ輝度の値が小さくなり、図１０に示されるように輝度変化量はｄ１となる。
【００５６】
次に、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が０，０，１，１，１（図１０では００１１１と表示）の場合と、０，０，１，０，０（図１０では００１００と表示）の場合とを比較する。この場合、図１０に示されるように輝度変化量はｄ２となる。ここで、図１０に示されるようにｄ２＞ｄ１の関係にあるから、電流値が大きいところでは、輝度変化量が小さく、電流値が小さいところでは、輝度変化量が大きく、輝度変化量にバラツキが生じてしまう。
【００５７】
ここで、上記と同様に、特性曲線１１８，１１９において、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が１，１，１，１，１（図１０では１１１１１と表示）と１，１，１，０，０（図１０では１１１００と表示）の場合の輝度変化量を示すとそれぞれ図１０に示されるようにｃ１、ｂ１となる。また、第１ビットデータ、第２ビットデータ、第３ビットデータ、第４ビットデータ、第５ビットデータの値が０，０，１，１，１（図１０では００１１１と表示）と０，０，１，０，０（図１０では００１００と表示）の場合の輝度変化量を示すとそれぞれ図１０に示されるようにｃ２、ｂ２となる。
【００５８】
ここで、それぞれの輝度変化量を比較すると、ビットデータの値が０，０，１，１，１（図１０では００１１１と表示）と０，０，１，０，０（図１０では００１００と表示）の間ではｄ２＞ｃ２＞ｂ２となる。また、ビットデータの値が１，１，１，１，１（図１０では１１１１１と表示）と１，１，１，０，０（図１０では１１１００と表示）の間ではｄ１＞ｃ１＞ｂ１となる。このように、それぞれのビット値で輝度変化量が異なるから、ビットデータの切換によって輝度変化量の差を少なくするためには、例えば、ビットデータの値が０，０，１，１，１（図１０では００１１１と表示）と０，０，１，０，０（図１０では００１００と表示）の期間では、特性曲線１１９を用いて輝度変化量をｂ２とし、ビットデータの値が１，１，１，１，１（図１０では１１１１１と表示）と１，１，１，０，０（図１０では１１１００と表示）の期間では、特性曲線１１７を用いて、輝度変化量をｄ１とすることで輝度変化量の差を抑制し、ひいては、より適切に電流の出力値の調整を行うことができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態に係る電流値調整回路のブロック図である。
【図２】本発明の実施の形態に係る電流値調整回路の詳細なブロック図である。
【図３】本発明の実施の形態に係る電流値調整回路の各要素を示す図である。
【図４】発光素子の輝度を調整する場合において、横軸に駆動電流を取り、縦軸に輝度を取った場合の特性曲線を示す図である。
【図５】発光素子の輝度を変化させる場合において、横軸にビット値を取り、縦軸に輝度を取った場合の特性曲線を示す図である。
【図６】他の実施の形態に係る電流値調整回路のブロック図である。
【図７】さらに他の実施の形態に係る電流値調整回路のブロック図である。
【図８】他の実施の形態に係る電流値調整回路の各要素を示す図である。
【図９】図８における第１電流選択部の各要素を示す図である。
【図１０】発光素子の輝度を変化させる場合において、横軸に第１電流選択部のビット値を取り、縦軸に発光素子の輝度を取った場合の特性曲線を示す図である。
【符号の説明】
【００６０】
４  第２設定部、６  第１設定部、１０，１１  電流値調整回路、１４  電源回路、１６  Ｄ／Ａ制御回路部、１７，１８，１９，１１７，１１８，１１９  特性曲線、２０  第２電圧選択部、３０  演算回路部、４０  第１抵抗選択部、５０  出力ドライバ部、１０１  入力抵抗素子、１０２  出力抵抗素子、１１１  第１入力端子、１１２  第１出力端子、１１３  抵抗端子、１２０  第２電流選択部、１４０  第１電流選択部、１５０  第２出力調整部、２０１，２０２，２０３，４０１，４０２，４０３，４０４，４０５，７０６，７０７，７０８，７０９，７１０  ビットトランジスタ、２０４  基準定電流源、２０５，２０６，２０７  ビット定電流源、２０８  基準抵抗素子、２０９  一端側、２１０  第２端子、２１１  ビット基準電流部、２１２  他端側、３０１  差動増幅回路、３０２  出力トランジスタ、４０６，４０７，４０８，４０９，４１０  抵抗素子、４１１  第１端子、５０１，５０２  カレントミラー回路、５０３  電流出力端子、５０４，５０５，５０６，５０７  トランジスタ、７００  基準トランジスタ、７０１，７０２，７０３，７０４，７０５  スイッチ回路。
【図１】
0005166898.tif 000002
【図２】
0005166898.tif 000003
【図３】
0005166898.tif 000004
【図４】
0005166898.tif 000005
【図５】
0005166898.tif 000006
【図６】
0005166898.tif 000007
【図７】
0005166898.tif 000008
【図８】
0005166898.tif 000009
【図９】
0005166898.tif 000010
【図１０】
0005166898.tif 000011