(57)【特許請求の範囲】
【請求項１】
エミッタアドレス電極上に形成された電子を放出するためのエミッタが複数配列されたエミッタアレイと前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、
前記ゲート電極は、ゲート信号配線に接続するためのゲートアドレス電極と前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極を有し、
前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に高抵抗領域を有するとともに、前記ゲート電極の上部に絶縁層を介してシールド電極を配置し、
前記シールド電極を前記エミッタ領域ゲート電極に接続したマトリックス型冷陰極電子源装置。
【請求項２】
前記シールド電極は、前記高抵抗電極を覆うように配置されている請求項１に記載のマトリックス型冷陰極電子源装置。
【請求項３】
前記シールド電極が、前記ゲート電極と同一の材料で構成されている請求項１に記載のマトリックス型冷陰極電子源装置。
【請求項４】
前記ゲート電極の前記高抵抗領域以外の領域は、Ｎ型の不純物を高濃度に導入したポリシリコン膜で形成されており、
前記高抵抗領域は、不純物が導入されていない前記ポリシリコン膜、又は低濃度の不純物を導入した前記ポリシリコン膜で形成されている請求項１に記載のマトリックス型冷陰極電子源装置。
【請求項５】
前記高抵抗領域の抵抗は、５０ｋΩ以上１０ＭΩ以下である請求項１に記載のマトリックス型冷陰極電子源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冷陰極電子源素子を用いたマトリックス型電子源装置に関するものであり、特にマトリックス動作時の線欠陥を防止するための冷陰極電子源素子の構造に関するものである。
【背景技術】
【０００２】
タングステンやモリブデンの様な高融点金属を突起状に形成し、真空中において、その先端部に外部より電界を印加することで、金属先端部に誘起された電子が外部に放出される。通常、この突起状の金属をエミッタと称し、またこのエミッタから電子が放出される現象を電界放出、或いは電界放射と称している。この電界放出によって電子を外部に放出する素子は、電界放出型電子源素子、或いは冷陰極電子源素子と称され、近年様々な分野で利用されている。例えば、従来の熱フィラメントに代わって電子顕微鏡用の電子源としての用途や、電子源素子に対向して、蛍光体膜を形成したアノード電極に引き込むことで蛍光体を発光させた蛍光表示菅等である。通常、エミッタは微小な構造であることが多く、単独で用いると十分な電流量が確保できないため、複数のエミッタを一つの群として電流量を確保する。本明細書では、このエミッタの集合体を冷陰極電子源素子と称している。
【０００３】
更に冷陰極電子源素子をマトリックス状に複数配列して冷陰極電子源アレイを構成し、対向する側にＲＧＢに対応した蛍光体を形成したアノード電極を配置し、電界放出された電子をアノード電極に引き出すことで蛍光体を光らせる電界放出型ディスプレイ（ＦＥＤ）が実用化されている。一例として、図３に示したスピント型エミッタを用いたＦＥＤについて説明する。
【０００４】
ＦＥＤは、カソード基板１０１とアノード基板１１１が対向配置された構成となっている。カソード基板１０１の表面には、ストライプ状のエミッタアドレス信号配線１０２ａが互いに平行に形成され、エミッタアドレス信号配線１０２ａを覆うようにゲート絶縁膜１０３が形成されている。更にゲート絶縁膜１０３の表面に、エミッタアドレス信号配線１０２ａと直交するようにストライプ状のゲート信号配線１０４ａが形成されている。
【０００５】
ゲート信号配線１０４ａ及びゲート絶縁膜１０３には、エミッタアドレス信号配線１０２ａと交差する領域に複数の開口部が形成されており、その内部のエミッタアドレス信号配線１０２ａ上にエミッタ１０２ｂが形成されている。この時のゲート信号配線１０４ａ表面の開口部がゲート電極１０４ｂとなり、ゲート信号配線１０４ａを通じてゲート電極１０４ｂに電界を印加することで、エミッタ１０４ｂ先端からの電子放出を生じさせることができる。この複数のエミッタ１０４ｂとゲート電極１０４ｂが形成された領域が冷陰極電子源素子領域となる。
【０００６】
一方アノード基板１１１は、カソード基板１０１と対向する面の全面に、透明導電膜のアノード電極１１２（図示せず）が形成されており、該アノード電極上に、順番に赤、緑、青の蛍光体１１３Ｒ、１１３Ｇ、１１３Ｂがストライプ状に形成されている。各々の蛍光体は、カソード基板１０１上に形成されたゲート信号配線と平行するように形成されている。マトリックス状に配列された複数の電子源素子からの電子放出を、映像回路に従って順次制御することにより、電圧を印加したアノード基板で受けることで蛍光体を光らせ、所望の映像を表示するＦＥＤのような映像表示素子が実現できる。一方、同様の構成において、アノード電極の表面に光電変換膜を形成すれば、外部からの光により誘起された正孔−電子対を、電子源素子からの放出電子により読み取る撮像素子としても用いることができる。
【０００７】
近年、ＦＥＤや撮像素子は高解像度化が進み、より多くの画素数が要求されているが、ＬＣＤやＰＤＰと同様、欠陥に対する要求は厳しく、ライン状に欠陥が生じる線欠陥は、商品として全く価値が無く、少なくとも画素単位での欠陥である点欠陥に抑える必要がある。通常、マトリックス状に配置された電子源素子の構成は、個々の画素を各々直交する二つの信号配線と接続し、そのクロス部に所定の電位を生じさせることで電子源素子を動作させる、所謂単純マトリックス構成を行う。
【０００８】
しかしながら、前記従来の構成では、単純マトリックス構成の場合、クロス部で配線間のショートが起こると、その配線全体に所定の電位が掛らなくなるため、その配線に接続する画素全てが動作せずに線欠陥を引き起こすという課題が生じる。この線欠陥を防止するための一つとして、ショートした箇所に対して流れ込む過剰な電流を制限することにより、信号配線の電圧降下を抑制するという手段がある。電子源素子におけるゲート電極、或いはエミッタへの過剰電流を抑制する手法としては、次のような技術が知られている（例えば、特許文献１から４を参照。）。
【特許文献１】特開２０００−１４９７６２号公報
【特許文献２】特開平０８−０３１３０５号公報
【特許文献３】特開２０００−２１５７９３号公報
【特許文献４】特開平０８−１３８５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来の構成では、ＦＥＤや撮像素子の高解像度化を進めると、画素数が増加するため、エミッタ数を増やさなければならない。ところが、エミッタ数が増えると信号配線とエミッタとの間の電位勾配の不均一性が増加することや、エミッタ間での電子放出効率のばらつきが増加する。このような信号配線とエミッタとの間の電位勾配の不均一性やエミッタ間での電子放出効率のばらつきがあると、特定のエミッタのみに電流が集中する。その結果、エミッタを劣化させ破壊を引き起こし、ゲートエミッタ間のショートを誘発することにより、上述の線欠陥を引き起こすという課題を有していた。
【００１０】
本発明は、前記従来の課題を解決するもので、エミッタ数を増やした場合においてもマトリックス動作時の線欠陥を防止できるマトリックス型冷陰極電子源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記従来の課題を解決するために、本発明のマトリックス型冷陰極電子源装置は、エミッタアドレス電極上に形成された電子を放出するためのエミッタが複数配列されたエミッタアレイと前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、前記ゲート電極は、ゲート信号配線に接続するためのゲートアドレス電極と前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極を有し、前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に高抵抗領域を有するとともに、前記ゲート電極の上部に絶縁層を介してシールド電極を配置し、前記シールド電極を前記エミッタ領域ゲート電極に接続したことを特徴としたものである。
【発明の効果】
【００１２】
本発明のマトリックス型冷陰極電子源装置によれば、ゲート電極とエミッタのショートに起因する線欠陥を確実に防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下に本発明のマトリックス型冷陰極電子源装置の実施の形態を図面とともに詳細に説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１に係る冷陰極電子源装置を構成する一単位となる冷陰極電子源素子の構造を示した上面図と断面模式図である。本実施例では、単結晶Ｐ型シリコン基板を用いた基板１上に冷陰極電子源素子を形成した。基板１の中央部にエミッタアドレス電極を形成し、その両側を挟むように素子分離領域２を形成した。本実施例での素子分離領域２は、幅０．１〜０．５μｍ、深さ３〜７μｍの溝（トレンチ）に絶縁膜を埋め込んだ構造とし、エミッタアドレス電極が形成される領域と素子分離領域２とをトレンチを挟んで電気的に絶縁した。
【００１５】
素子分離領域２を形成後、トレンチに囲まれた内部の基板１表面には、リンや砒素等の不純物を導入され、Ｎ型の導電層が形成される。この素子分離領域２挟まれたＮ型導電層が、エミッタアドレス電極３となる。エミッタアドレス電極３の表面には、電子源であるエミッタ３ａを形成し、これらのエミッタ３ａを配列してマトリックスを構成する。エミッタアドレス電極３と対向する位置には、ゲート絶縁膜４を介してゲート電極５が配置されており、エミッタ３ａと対向する位置のゲート電極５には開口部が設けられている。但し、ゲート電極５の開口部内とエミッタ３ａの周囲の領域は、ゲート絶縁膜４が除去されている。
【００１６】
ゲート電極５に所定の電位を印加するためのゲート信号配線８は、エミッタアドレス電極３と直交するように形成した。このエミッタアドレス電極８は、各々の電子源素子のゲート電極が相互に電気的に繋がらない様、ゲート電極上に形成された層間絶縁膜６上に形成されており、コンタクトホール７を介しゲート電極５と接続している。更に、導電性のパーティクル等によるゲート電極５とゲート信号配線８の電気的な短絡を防止するため、エミッタ３ａの開口部以外は絶縁性の保護膜９で被覆した。以上の構造を持つ電子源素子をマトリックス状に配列することで、マトリックス型冷陰極電子源装置を実現することが出来る。
【００１７】
ゲート電極５は、ゲート信号配線８との接続部であるゲートアドレス電極５aと高抵抗を持つ高抵抗ゲート電極５ｂ及びエミッタ３ａに対向した開口部のエミッタ領域ゲート電極５ｃに区分される。図示の通り、ゲートアドレス電極５aは、高抵抗ゲート電極５ｂを介してエミッタ領域ゲート電極５ｃに電気的に直列に接続されている。ゲート信号配線８の材料には、配線幅を細くしても抵抗値を低く抑えるため、ＡｌやAg、Ｃｕを主成分とした低抵抗金属又は合金が望ましい。またゲート電極５は、微細加工や抵抗値制御の容易性から、多結晶シリコン膜で形成するのが良く、ゲートアドレス電極５aとエミッタ領域ゲート電極５ｃには、多結晶シリコン膜に高濃度のＮ型不純物を導入して低抵抗化すれば良い。一方、高抵抗ゲート電極５ｂの作製には、同じ多結晶シリコン膜に不純物の導入を行わないか、又は不純物の導入量を微量にすることで、電気的に高抵抗領域を実現することができる。
【００１８】
高抵領域の抵抗値として、例えば本実施の形態では５０ｋΩ以上１０ＭΩ以下の条件を採用した。５０ｋΩ程度の抵抗値は、一般に用いられる低濃度のイオン注入プロセスを用いて容易作製することができる。また、イオン注入を行わない場合の多結晶シリコン電極の抵抗は、１０ＭΩ程度であることが知られている。エミッション動作時に、ゲートエミッタ間のショートが発生した場合、エミッタ領域ゲート電極５ｃの電位は、高抵抗ゲート電極５ｂを介してエミッタアドレス電極３の電位に落ちることになる。この際、ゲートアドレス電極５aとエミッタ領域ゲート電極５ｃの抵抗値は通常数Ω程度に低く設計されているため、ショート電流による電位降下成分のほとんどが高抵抗ゲート電極５ｂ部にかかることになり、ゲートアドレス電極５aとエミッタ領域ゲート電極５ｃの電位はそのまま維持できることになる。
【００１９】
このように、本発明の構成では、エミッタ領域ゲート電極５ｃと信号配線８との間にこの高抵抗ゲート電極５ｂからなる高抵抗領域が設けられているので、ゲートとエミッタとの間が短絡しても、ゲート信号配線の電圧降下を避けることが出来る。このため、ゲート信号配線８に接続されている他の電子源素子に電圧降下の影響を及ぼさないので、線欠陥を防止することができる。
【００２０】
また本実施の形態では、エミッタ領域ゲート電極５ｃのゲート電極は低抵抗の多結晶シリコン膜で形成されているため、エミッタ領域ゲート電極５ｃに電圧が印加された際の電界分布は極めて均一となる。従って、エミッタ３ａの形状に大きなばらつきがなければ、個々のエミッタに対する電界強度は極めて均一であり、特定のエミッタに負荷が加わらず信頼性の高い電子源素子が実現する。
【００２１】
高抵抗ゲート電極５ｂの抵抗は、必要とされる電子源素子の放出電流量や電子源素子の配列数、又は信号を供給するドライバーの駆動能力等により、公知の手法により、適宜、決めることが出来る。また、高抵抗ゲート電極５ｂの抵抗値制御には、公知の手法、例えば半導体プロセスで用いられているイオン注入又は熱処理技術を用いれば良い。
【００２２】
（実施の形態２）
図２は、本発明の実施の形態２に係る冷陰極電子源装置を構成する冷陰極電子源素子の構造を示した上面図及び断面模式図である。図中、実施の形態１と同一の部位は、同一の符号を用いている。実施の形態１と異なる点は、高抵抗ゲート電極５ｂ上に、層間絶縁膜６を介してシールド電極８ｂが形成されている点である。
【００２３】
シールド電極８ｂは、図２に示すように、コンタクトホール７ｂを介してゲート電極のエミッタ領域ゲート電極５ｃに電気的に接続されている。また、このシールド電極８ｂの形状は、高抵抗ゲート電極５ｂを覆うように配置されている。さらに、シールド電極８ｂを形成する材料は、ゲート信号配線８を形成する材料と同一のもので良い。そのため、シールド電極８ｂは、ゲート信号配線８形成時に同時に形成することが出来る。このシールド電極８ｂを高抵抗ゲート電極５ｂに配置することにより、次のような効果が生じる。
【００２４】
第一に、高抵抗ゲート電極５ｂ上の電荷の蓄積を防止し、駆動時の高抵抗ゲート電極５ｂの電位変動を抑制出来るので、エミッション電流の安定性と信頼性を向上させることが出来る。以下にそのメカニズムを詳細に説明する。
【００２５】
通常、エミッタ３ａより電界放出された電子は、大半が対向するアノード面に向かって飛翔する。しかしながら、放出された電子の数％程度は、アノード面に到達し切れずに再び電子源素子側に戻ってくる。これら戻ってきた電子の一部は、電子源素子の層間絶縁膜６の表面に付着し、層間絶縁膜６を帯電させる。高抵抗ゲート電極５ｂは、多結晶シリコン膜で形成されているため、層間絶縁膜６が帯電すると高抵抗ゲート電極５ｂの電位が影響を受け変化する。層間絶縁膜６の帯電量は、エミッタ３ａの放出する電子量や時間によって様々変化するため、高抵抗ゲート電極５ｂの電位もそれに合わせて不規則に変動してしまう。
【００２６】
その結果、エミッタ領域５ｃの電位も不安定になり、結果的にエミッタ３ａのエミッションが不安定になる。本実施の形態では、高抵抗ゲート電極５ｂの上部の層間絶縁膜６上にシールド電極８ｂを形成し、このシールド電極８ｂをゲート電極のエミッタ領域５ｃと電気的に接続した構成を有しているため、この現象を防止することが出来る。すなわち、層間絶縁膜６上の電荷の蓄積はシールド電極８ｂによって除去されるため、高抵抗ゲート電極５ｂの電位が変動することは無くなり、安定なエミッションが確保できる。
【００２７】
第二に、本シールド電極８ｂを形成することにより、高抵抗ゲート電極５ｂの実効的な抵抗値を上げるという効果がある。ゲート電極のエミッタ領域５ｃには、ゲート信号配線８ａを通して所定の電圧が印加される。この時、シールド電極８ｂにもエミッタ領域５ｃの電位が印加される事になる。この時、不純物濃度が非常に低い多結晶シリコン膜で形成された高抵抗ゲート電極５ｂと、コンタクト領域５ａ、エミッタ領域５ｃ、及び層間絶縁膜６、シールド電極８ｂは、あたかもＭＯＳトランジスタのような構成をなし、高抵抗領域５ｂが反転する。
【００２８】
その結果、直列抵抗としてみた場合の高抵抗領域５ｂはより高抵抗となり、電流抑制能力が向上することになる。現実的なデバイスサイズや不純物濃度を変化させて得たシミュレーション結果から、この電流抑制効果を抵抗値に換算すると、２倍から１００倍程度の効果のあることが明らかとなった。この第二の効果は、ゲート電極の高抵抗領域が半導体材料で形成されていることにより発現する効果である。従って、ゲート電極の材料として半導体としての特性を有する材料であれば、本発明の要件を満たすことができる。
【産業上の利用可能性】
【００２９】
本発明は、冷陰極電子源素子をマトリックス状に複数配列し、各々の電子源素子を独立に制御して駆動することにより、平面上の任意の位置に所望の電子ビームを照射する電子源装置である。本電子源装置に対向して、ＲＧＢ対応した蛍光体膜を配置したアノード板を配置すればＦＥＤとしての機能を発現させることができる。またアノード板として光電変換膜を配置すれば、撮像素子として用いることが可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１を説明する冷陰極電子源素子の構造を示した上面図及び断面模式図
【図２】本発明の実施の形態２を説明する冷陰極電子源素子の構造を示した上面図及び断面模式図
【図３】従来のＦＥＤの構成を示す模式図
【符号の説明】
【００３１】
１  単結晶シリコン基板
２  素子分離領域
３  エミッタアドレス電極
４  ゲート絶縁膜
５ａ  ゲートアドレス電極
５ｂ  高抵抗ゲート電極
５ｃ  エミッタ領域ゲート電極
６  層間絶縁膜
７  コンタクトホール
８  ゲート信号配線
９  保護膜
【図１】
0005151667.tif 000002
【図２】
0005151667.tif 000003
【図３】
0005151667.tif 000004