(57)【特許請求の範囲】
【請求項１】
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御する半導体レーザ駆動装置において、
入力されたスイッチング電流設定信号に応じた値の前記スイッチング電流を生成し、入力された制御信号に応じて、該生成したスイッチング電流を前記半導体レーザへ供給するスイッチ電流生成回路部と、
入力されたバイアス電流設定信号に応じた値の前記バイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
前記半導体レーザの発光量の検出を行い、該検出した発光量が所望の値になるように前記バイアス電流設定信号を生成して前記バイアス電流生成回路部の動作制御を行う制御回路部と、
該制御回路部から出力された前記バイアス電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力する劣化検出回路部と、
を備え、
前記劣化検出回路部は、前記バイアス電流設定信号が所定値以上のバイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする半導体レーザ駆動装置。
【請求項２】
前記制御回路部は、前記検出した発光量が所望の値になるように前記スイッチング電流設定信号を生成して前記スイッチング電流生成回路部の動作制御を行い、前記劣化検出回路部は、該制御回路部から出力された前記バイアス電流設定信号及び該スイッチング電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力することを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項３】
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御する半導体レーザ駆動装置において、
入力されたスイッチング電流設定信号に応じた値の前記スイッチング電流を生成し、入力された制御信号に応じて、該生成したスイッチング電流を前記半導体レーザへ供給するスイッチ電流生成回路部と、
入力されたバイアス電流設定信号に応じた値の前記バイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
前記半導体レーザの発光量の検出を行い、該検出した発光量が所望の値になるように前記スイッチング電流設定信号を生成して前記スイッチング電流生成回路部の動作制御を行う制御回路部と、
該制御回路部から出力された前記スイッチング電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力する劣化検出回路部と、
を備え、
前記劣化検出回路部は、前記スイッチング電流設定信号が所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする半導体レーザ駆動装置。
【請求項４】
前記劣化検出回路部は、前記スイッチング電流設定信号が所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする請求項２記載の半導体レーザ駆動装置。
【請求項５】
前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧と所定の第１基準電圧との電圧差を増幅して出力する第１演算増幅回路と、
該第１演算増幅回路の出力電圧を、サンプリングして保持し前記バイアス電流設定信号をなす電圧を生成する第１サンプルホールド回路と、
を備え、
前記劣化検出回路部は、該第１サンプルホールド回路で生成された電圧が所定値以上の前記バイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする請求項１又は２記載の半導体レーザ駆動装置。
【請求項６】
前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧と所定の第２基準電圧との電圧差を増幅して出力する第２演算増幅回路と、
該第２演算増幅回路の出力電圧を、サンプリングして保持し前記スイッチング電流設定信号をなす電圧を生成する第２サンプルホールド回路と、
を備え、
前記劣化検出回路部は、該第２サンプルホールド回路で生成された電圧が所定値以上の前記スイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする請求項３又は４記載の半導体レーザ駆動装置。
【請求項７】
前記劣化検出回路部は、前記半導体レーザの劣化を検出すると、前記バイアス電流が低下するように前記第１サンプルホールド回路の出力端を所定の電圧に接続することを特徴とする請求項５記載の半導体レーザ駆動装置。
【請求項８】
前記劣化検出回路部は、前記半導体レーザの劣化を検出すると、前記スイッチング電流が低下するように前記第２サンプルホールド回路の出力端を所定の電圧に接続することを特徴とする請求項６記載の半導体レーザ駆動装置。
【請求項９】
前記劣化検出回路部は、
所定の第１電圧を生成して出力する第１電圧生成回路と、
前記第１サンプルホールド回路の出力電圧と該第１電圧との電圧比較を行い、該比較結果を示す前記劣化検出信号を生成して出力する第１電圧比較回路と、
を備えることを特徴とする請求項５又は７記載の半導体レーザ駆動装置。
【請求項１０】
前記劣化検出回路部は、
所定の第２電圧を生成して出力する第２電圧生成回路と、
前記第２サンプルホールド回路の出力電圧と該第２電圧との電圧比較を行い、該比較結果を示す前記劣化検出信号を生成して出力する第２電圧比較回路と、
を備えることを特徴とする請求項６又は８記載の半導体レーザ駆動装置。
【請求項１１】
前記第１電圧生成回路は、前記第１電圧の電圧値を変える手段を有することを特徴とする請求項９記載の半導体レーザ駆動装置。
【請求項１２】
前記第２電圧生成回路は、前記第２電圧の電圧値を変える手段を有することを特徴とする請求項１０記載の半導体レーザ駆動装置。
【請求項１３】
前記バイアス電流生成回路部は、
前記バイアス電流設定信号をなす電圧を電流に変換する第１電圧‐電流変換回路と、
該第１電圧‐電流変換回路で変換された電流が流れるバイアス電流設定用抵抗と、
を備えることを特徴とする請求項５、７、９又は１１記載の半導体レーザ駆動装置。
【請求項１４】
前記スイッチング電流生成回路部は、
前記スイッチング電流設定信号をなす電圧を電流に変換する第２電圧‐電流変換回路と、
該第２電圧‐電流変換回路で変換された電流が流れるスイッチング電流設定用抵抗と、
外部から入力された信号に応じて、前記第２電圧‐電流変換回路及び該スイッチング電流設定用抵抗で生成されたスイッチング電流の出力制御を行うスイッチング電流制御用スイッチと、
を備えることを特徴とする請求項６、８、１０又は１２記載の半導体レーザ駆動装置。
【請求項１５】
前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧をＡ／Ｄ変換して得られたデジタルコードと所定の第１基準コードとの比較を行い、該比較結果を示す第１駆動コードを生成して前記バイアス電流設定信号として出力する第１駆動コード生成回路と、
を備え、
前記劣化検出回路部は、前記第１駆動コードが所定値以上のバイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする請求項１又は２記載の半導体レーザ駆動装置。
【請求項１６】
前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧をＡ／Ｄ変換して得られたデジタルコードと所定の第２基準コードとの比較を行い、該比較結果を示す第２駆動コードを生成して前記スイッチング電流設定信号として出力する第２駆動コード生成回路と、
を備え、
前記劣化検出回路部は、前記第２駆動コードが所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力することを特徴とする請求項３又は４記載の半導体レーザ駆動装置。
【請求項１７】
前記バイアス電流生成回路部は、前記第１駆動コードに応じた前記バイアス電流を生成し出力する電流出力型の第１Ｄ／Ａ変換回路を備えることを特徴とする請求項１５記載の半導体レーザ駆動装置。
【請求項１８】
前記スイッチング電流生成回路部は、
前記第２駆動コードに応じた前記スイッチング電流を生成し出力する電流出力型の第２Ｄ／Ａ変換回路と、
外部から入力された信号に応じて、該第２Ｄ／Ａ変換回路で生成されたスイッチング電流の出力制御を行うスイッチング電流制御用スイッチと、
を備えることを特徴とする請求項１６記載の半導体レーザ駆動装置。
【請求項１９】
前記第１Ｄ／Ａ変換回路は、生成するバイアス電流を、外部から入力された制御信号に応じた電流値以下になるように制限することを特徴とする請求項１７記載の半導体レーザ駆動装置。
【請求項２０】
前記第２Ｄ／Ａ変換回路は、生成するスイッチング電流を、外部から入力された制御信号に応じた電流値以下になるように制限することを特徴とする請求項１８記載の半導体レーザ駆動装置。
【請求項２１】
請求項１から２０のいずれかに記載の半導体レーザ駆動装置を備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザの光量制御を行う半導体レーザ駆動装置に関し、特に、半導体レーザの劣化検出を行う機能を備えた半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置の書き込みに使用されている半導体レーザの光量制御として、レーザ光を半導体レーザの近傍に配置したフォトセンサで定期的に検出し、該検出信号を半導体レーザ駆動回路にフィードバックすることによって、レーザ光量の制御を行い、レーザ光量が所望の光量に等しくなるように制御を行う、いわゆるＡＰＣ（Automatic Power Control）が一般に行われている。
図１５は、半導体レーザ駆動装置の従来例を示した図である。
図１５において、レーザダイオード等の半導体レーザＬＤから照射された光をフォトダイオードＰＤで受光すると、フォトダイオードＰＤは受光した光量に比例したモニタ電流Ｉｍを出力する。
【０００３】
モニタ電流Ｉｍは、Ｉ／Ｖ変換回路１０１でモニタ電圧Ｖｍに変換され、比較回路１０２は、モニタ電圧Ｖｍと所定の基準電圧との電圧比較を行い、該電圧差を示す信号を出力する。サンプルホールド回路１０３は、外部から入力されたＡＰＣ信号によって、非画像領域で比較回路１０２から出力された信号の電圧をサンプリングし、画像領域で該サンプリングした電圧を保持して、駆動電圧として駆動電流設定回路１０４へ出力する。駆動電流設定回路１０４は、入力された駆動電圧に基づいて生成した駆動電流を、外部から入力された画像データに応じて半導体レーザＬＤに供給する。このようなことから、比較回路１０２及びサンプルホールド回路１０３はＡＰＣ制御回路をなす。
【０００４】
ここで、半導体レーザＬＤは、他の部品と比較して寿命が短いため、半導体レーザの経時劣化を検出してアラームを出し、故障する前に半導体レーザの交換を行う方法を一般的に行っていた。
図１６及び１７は、半導体レーザＬＤが劣化したときの特性例を示した図である。
図１６及び１７から分かるように、経年変化等によって半導体レーザＬＤが劣化すると、半導体レーザＬＤのしきい値電流Ｉｔｈが増大し、駆動電流に対する発光量の傾きも劣化前よりも劣化後のほうが明らかに小さくなっている。このため、同じ光量を得るには、劣化前の駆動電流Ｉｏｐより大きな駆動電流を必要とし、より大きな駆動電流を半導体レーザＬＤに供給する必要があった。更に、半導体レーザの劣化が進むと、半導体レーザＬＤに供給される駆動電流は絶対最大定格値Ｉｍａｘを超えてしまい、半導体レーザＬＤに不具合が発生するという問題があった。
【０００５】
半導体レーザＬＤの発光が不可能になった時点で始めて半導体レーザの劣化が分かるというような状態では、この時点で半導体レーザＬＤを交換する準備を始めることになり、半導体レーザＬＤの交換にかなりの時間を要し、直ぐに交換することができなかった。また、製造ラインを流れている間に半導体レーザＬＤが劣化することもあるが、早い段階で半導体レーザＬＤの劣化を検知できたほうが、半導体レーザの交換が容易でありコストも削減できる。
そこで、図１８で示すように、半導体レーザＬＤに流れた電流値を、半導体レーザＬＤに直列に接続した抵抗１１１と増幅回路１１２で検出し、該検出した電流と予め設定された基準電流とを比較回路１１３で比較し、検出した電流が該基準電流以上になったときに半導体レーザＬＤが劣化したことを報知するようにしたものがあった（例えば、特許文献１参照。）。
【特許文献１】特開２０００−２８０５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図１８のように、半導体レーザＬＤと直列に抵抗１１１を接続すると共に増幅回路１１２を使用していることから、抵抗１１１と増幅回路１１２の寄生容量や入力リーク電流等で半導体レーザＬＤへの電流波形の劣化が懸念されていた。また抵抗１１１をＩＣ内部に設けた場合は、抵抗１１１の抵抗値のばらつきが大きく、半導体レーザＬＤごとの特性のばらつきによって劣化検出精度が低くなるという問題があった。また、抵抗１１１をＩＣ外に設けた場合は、抵抗値のばらつきは抑えられるが、前記のような半導体レーザＬＤへの電流波形の劣化という問題があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、半導体レーザの個々の特性に合わせて回路構成又は設定値を変えることにより、最低限の回路を追加するだけで回路規模が小さく、個々の半導体レーザ、又は半導体レーザを使用する条件に応じてばらつきが少なく、精度のよい半導体レーザの劣化検出を行うことができる半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る半導体レーザ駆動装置は、バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御する半導体レーザ駆動装置において、
入力されたスイッチング電流設定信号に応じた値の前記スイッチング電流を生成し、入力された制御信号に応じて、該生成したスイッチング電流を前記半導体レーザへ供給するスイッチ電流生成回路部と、
入力されたバイアス電流設定信号に応じた値の前記バイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
前記半導体レーザの発光量の検出を行い、該検出した発光量が所望の値になるように前記バイアス電流設定信号を生成して前記バイアス電流生成回路部の動作制御を行う制御回路部と、
該制御回路部から出力された前記バイアス電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力する劣化検出回路部と、
を備え、
前記劣化検出回路部は、前記バイアス電流設定信号が所定値以上のバイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するものである。
【０００９】
また、前記制御回路部は、前記検出した発光量が所望の値になるように前記スイッチング電流設定信号を生成して前記スイッチング電流生成回路部の動作制御を行い、前記劣化検出回路部は、該制御回路部から出力された前記バイアス電流設定信号及び該スイッチング電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力するようにした。
【００１０】
また、この発明に係る半導体レーザ駆動装置は、バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御する半導体レーザ駆動装置において、
入力されたスイッチング電流設定信号に応じた値の前記スイッチング電流を生成し、入力された制御信号に応じて、該生成したスイッチング電流を前記半導体レーザへ供給するスイッチ電流生成回路部と、
入力されたバイアス電流設定信号に応じた値の前記バイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
前記半導体レーザの発光量の検出を行い、該検出した発光量が所望の値になるように前記スイッチング電流設定信号を生成して前記スイッチング電流生成回路部の動作制御を行う制御回路部と、
該制御回路部から出力された前記スイッチング電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力する劣化検出回路部と、
を備え、
前記劣化検出回路部は、前記スイッチング電流設定信号が所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するものである。
【００１２】
また、前記劣化検出回路部は、前記スイッチング電流設定信号が所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するようにした。
【００１３】
また、前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧と所定の第１基準電圧との電圧差を増幅して出力する第１演算増幅回路と、
該第１演算増幅回路の出力電圧を、サンプリングして保持し前記バイアス電流設定信号をなす電圧を生成する第１サンプルホールド回路と、
を備え、
前記劣化検出回路部は、該第１サンプルホールド回路で生成された電圧が所定値以上の前記バイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するようにした。
【００１４】
また、前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧と所定の第２基準電圧との電圧差を増幅して出力する第２演算増幅回路と、
該第２演算増幅回路の出力電圧を、サンプリングして保持し前記スイッチング電流設定信号をなす電圧を生成する第２サンプルホールド回路と、
を備え、
前記劣化検出回路部は、該第２サンプルホールド回路で生成された電圧が所定値以上の前記スイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するようにした。
【００１５】
また、前記劣化検出回路部は、前記半導体レーザの劣化を検出すると、前記バイアス電流が低下するように前記第１サンプルホールド回路の出力端を所定の電圧に接続するようにしてもよい。
【００１６】
また、前記劣化検出回路部は、前記半導体レーザの劣化を検出すると、前記スイッチング電流が低下するように前記第２サンプルホールド回路の出力端を所定の電圧に接続するようにしてもよい。
【００１７】
また、前記劣化検出回路部は、
所定の第１電圧を生成して出力する第１電圧生成回路と、
前記第１サンプルホールド回路の出力電圧と該第１電圧との電圧比較を行い、該比較結果を示す前記劣化検出信号を生成して出力する第１電圧比較回路と、
を備えるようにした。
【００１８】
また、前記劣化検出回路部は、
所定の第２電圧を生成して出力する第２電圧生成回路と、
前記第２サンプルホールド回路の出力電圧と該第２電圧との電圧比較を行い、該比較結果を示す前記劣化検出信号を生成して出力する第２電圧比較回路と、
を備えるようにした。
【００１９】
また、前記第１電圧生成回路は、前記第１電圧の電圧値を変える手段を有するようにしてもよい。
【００２０】
また、前記第２電圧生成回路は、前記第２電圧の電圧値を変える手段を有するようにしてもよい。
【００２１】
具体的には、前記バイアス電流生成回路部は、
前記バイアス電流設定信号をなす電圧を電流に変換する第１電圧‐電流変換回路と、
該第１電圧‐電流変換回路で変換された電流が流れるバイアス電流設定用抵抗と、
を備えるようにした。
【００２２】
また具体的には、前記スイッチング電流生成回路部は、
前記スイッチング電流設定信号をなす電圧を電流に変換する第２電圧‐電流変換回路と、
該第２電圧‐電流変換回路で変換された電流が流れるスイッチング電流設定用抵抗と、
外部から入力された信号に応じて、前記第２電圧‐電流変換回路及び該スイッチング電流設定用抵抗で生成されたスイッチング電流の出力制御を行うスイッチング電流制御用スイッチと、
を備えるようにした。
【００２３】
また、前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧をＡ／Ｄ変換して得られたデジタルコードと所定の第１基準コードとの比較を行い、該比較結果を示す第１駆動コードを生成して前記バイアス電流設定信号として出力する第１駆動コード生成回路と、
を備え、
前記劣化検出回路部は、前記第１駆動コードが所定値以上のバイアス電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するようにしてもよい。
【００２４】
また、前記制御回路部は、
前記検出した発光量に応じたモニタ電圧を生成する光量検出回路と、
該モニタ電圧をＡ／Ｄ変換して得られたデジタルコードと所定の第２基準コードとの比較を行い、該比較結果を示す第２駆動コードを生成して前記スイッチング電流設定信号として出力する第２駆動コード生成回路と、
を備え、
前記劣化検出回路部は、前記第２駆動コードが所定値以上のスイッチング電流を生成することを示していると、前記半導体レーザの劣化を検出したことを示す所定の前記劣化検出信号を生成して出力するようにしてもよい。
【００２５】
また、前記バイアス電流生成回路部は、前記第１駆動コードに応じた前記バイアス電流を生成し出力する電流出力型の第１Ｄ／Ａ変換回路を備えるようにした。
【００２６】
また、前記スイッチング電流生成回路部は、
前記第２駆動コードに応じた前記スイッチング電流を生成し出力する電流出力型の第２Ｄ／Ａ変換回路と、
外部から入力された信号に応じて、該第２Ｄ／Ａ変換回路で生成されたスイッチング電流の出力制御を行うスイッチング電流制御用スイッチと、
を備えるようにした。
【００２７】
また、前記第１Ｄ／Ａ変換回路は、生成するバイアス電流を、外部から入力された制御信号に応じた電流値以下になるように制限するようにした。
【００２８】
また、前記第２Ｄ／Ａ変換回路は、生成するスイッチング電流を、外部から入力された制御信号に応じた電流値以下になるように制限するようにした。
【００２９】
また、本発明に係る画像形成装置は、前記いずれかの半導体レーザ駆動装置を備えたものである。
【発明の効果】
【００３０】
本発明の半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置によれば、前記制御回路部から出力された前記バイアス電流設定信号及び／又は前記スイッチング電流設定信号から前記半導体レーザの劣化検出を行い、該劣化検出結果を示す劣化検出信号を生成して出力するようにした。このことから、最低限の回路を追加するだけで回路規模が小さく、個々の半導体レーザ、又は半導体レーザを使用する条件に応じてばらつきが少なく、精度のよい半導体レーザの劣化検出を行うことができる。
【発明を実施するための最良の形態】
【００３１】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の回路例を示した図である。
図１において、半導体レーザ駆動装置１は、レーザダイオード等の半導体レーザＬＤの順方向電流‐光出力特性（ｉ‐Ｌ特性）が温度変化や経年劣化によって変動するため、一般的に、半導体レーザＬＤの光量を常に一定に保つための制御、すなわちＡＰＣを行う。半導体レーザ駆動装置１は、半導体レーザＬＤの発光量をフォトダイオードＰＤで受光し、該受光した光量に応じて前記ＡＰＣを実行する。なお、以下、半導体レーザ駆動装置１がレーザプリンタやデジタル複写機等の画像形成装置に使用される場合を想定して説明する。
【００３２】
半導体レーザ駆動装置１は、フォトダイオードＰＤと、可変抵抗Ｒｐｄと、ＡＰＣ制御回路２と、バイアス電流生成回路３と、スイッチング電流生成回路４と、半導体レーザＬＤの劣化検出を行う劣化検出回路５と、スイッチング電流Ｉｓｗの設定値を出力して半導体レーザＬＤの駆動電流値の設定を行う駆動電流制御回路６とを備えている。ＡＰＣ制御回路２は、演算増幅回路１１、スイッチＳＷ１及びサンプルホールドコンデンサＣｓｈで構成され、バイアス電流生成回路３は、演算増幅回路１５、ＮＭＯＳトランジスタＭ１及びバイアス電流設定用抵抗Ｒｂｉで構成されている。また、スイッチング電流生成回路４は、演算増幅回路１６、ＮＭＯＳトランジスタＭ２、スイッチング電流設定用抵抗Ｒｓｗ及びスイッチング電流制御用のスイッチＳＷ２で構成され、劣化検出回路５は、コンパレータ１７及び抵抗Ｒ１，Ｒ２で構成されている。
【００３３】
なお、フォトダイオードＰＤ、可変抵抗Ｒｐｄ及びＡＰＣ制御回路２は制御回路部をなし、バイアス電流生成回路３はバイアス電流生成回路部を、スイッチング電流生成回路４はスイッチング電流生成回路部を、劣化検出回路５は劣化検出回路部をそれぞれなす。また、フォトダイオードＰＤ及び可変抵抗Ｒｐｄは光量検出回路を、演算増幅回路１１は第１演算増幅回路を、スイッチＳＷ１及びサンプルホールドコンデンサＣｓｈは第１サンプルホールド回路をそれぞれなす。また、演算増幅回路１５及びＮＭＯＳトランジスタＭ１は第１電圧‐電流変換回路を、演算増幅回路１６及びＮＭＯＳトランジスタＭ２は第２電圧‐電流変換回路をそれぞれなす。また、劣化検出回路５は第１劣化検出回路を、抵抗Ｒ１及びＲ２は第１電圧生成回路を、コンパレータ１７は第１電圧比較回路をそれぞれなす。また、ＡＰＣ制御回路２、バイアス電流生成回路３、スイッチング電流生成回路４、劣化検出回路５及び駆動電流制御回路６は１つのＩＣに集積されるようにしてもよい。
【００３４】
フォトダイオードＰＤのカソードは電源電圧ＶＤＤに接続され、フォトダイオードＰＤのアノードと接地電圧との間には可変抵抗Ｒｐｄが接続されている。フォトダイオードＰＤと可変抵抗Ｒｐｄとの接続部は演算増幅回路１１の反転入力端に接続されている。演算増幅回路１１の非反転入力端には所定の基準電圧Ｖｒｅｆが入力されており、演算増幅回路１１の出力端はスイッチＳＷ１の一端に接続され、スイッチＳＷ１の他端と接地電圧との間にはサンプルホールドコンデンサＣｓｈが接続されている。スイッチＳＷ１とサンプルホールドコンデンサＣｓｈとの接続部は、演算増幅回路１５及びコンパレータ１７の各非反転入力端にそれぞれ接続されている。スイッチＳＷ１は、制御電極にＡＰＣ制御を行うか否かを示した外部からのＡＰＣ信号Ｓａｐｃが入力されている。
【００３５】
半導体レーザＬＤのアノードは電源電圧ＶＤＤに接続され、半導体レーザＬＤのカソードは、ＮＭＯＳトランジスタＭ１のドレインに接続されると共にスイッチＳＷ２を介してＮＭＯＳトランジスタＭ２のドレインに接続されている。ＮＭＯＳトランジスタＭ１のソースと接地電圧との間にはバイアス電流設定用抵抗Ｒｂｉが接続されている。演算増幅回路１５の反転入力端はＮＭＯＳトランジスタＭ１のソースに接続され、演算増幅回路１５の出力端はＮＭＯＳトランジスタＭ１のゲートに接続されている。スイッチＳＷ２は、制御電極に外部からの画像データ信号ＤＡＴＡが入力されている。
【００３６】
また、ＮＭＯＳトランジスタＭ２のソースと接地電圧との間にはスイッチング電流設定用抵抗Ｒｓｗが接続され、演算増幅回路１６の非反転入力端には、駆動電流制御回路６からのスイッチング電流設定電圧Ｖｓｗが入力されている。演算増幅回路１６の反転入力端はＮＭＯＳトランジスタＭ２のソースに接続され、演算増幅回路１６の出力端はＮＭＯＳトランジスタＭ２のゲートに接続されている。一方、電源電圧ＶＤＤと接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続されており、抵抗Ｒ１とＲ２との接続部はコンパレータ１７の反転入力端に接続されており、コンパレータ１７から半導体レーザＬＤの劣化を検出したか否かを示す劣化検出信号Ｅｒｒが出力される。
【００３７】
このような構成において、半導体レーザＬＤが発光した光をフォトダイオードＰＤで受光し、フォトダイオードＰＤは受光した光量に応じたモニタ電流Ｉｍを発生させる。モニタ電流Ｉｍは可変抵抗Ｒｐｄによって電圧に変換され、モニタ電圧Ｖｍとして演算増幅回路１１の反転入力端に入力される。演算増幅回路１１は、入力されたモニタ電圧Ｖｍと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して出力する。スイッチＳＷ１は、ＡＰＣ制御を行うことを示すＡＰＣ信号Ｓａｐｃが入力されるとオンして導通状態になり、ＡＰＣ制御を行わないことを示すＡＰＣ信号Ｓａｐｃが入力されるとオフして遮断状態になる。
【００３８】
ＡＰＣ制御時には、スイッチＳＷ１はオンして導通状態になっており、サンプルホールドコンデンサＣｓｈは演算増幅回路１１の出力電圧で充電される。すなわち、スイッチＳＷ１のスイッチング動作に応じて、演算増幅回路１１の出力電圧がサンプリングされサンプルホールドコンデンサＣｓｈに保持される。ＡＰＣ制御時には、演算増幅回路１１の出力電圧が、バイアス電流設定電圧Ｖｂｉとして演算増幅回路１５及びコンパレータ１７の各非反転入力端にそれぞれ入力される。演算増幅回路１５は、ＮＭＯＳトランジスタＭ１とバイアス電流設定用抵抗Ｒｂｉとの接続部の電圧がバイアス電流設定電圧Ｖｂｉに等しくなるようにＮＭＯＳトランジスタＭ１の動作制御を行い、バイアス電流設定電圧Ｖｂｉを電流に変換する。
【００３９】
スイッチＳＷ２は、制御電極に入力された画像データ信号ＤＡＴＡに応じてオン／オフする。演算増幅回路１６は、ＮＭＯＳトランジスタＭ２とスイッチング電流設定用抵抗Ｒｓｗとの接続部の電圧がスイッチング電流設定電圧Ｖｓｗに等しくなるようにＮＭＯＳトランジスタＭ２の動作制御を行い、スイッチング電流設定電圧Ｖｓｗを電流に変換する。
半導体レーザＬＤには、ＮＭＯＳトランジスタＭ１とバイアス電流設定用抵抗Ｒｂｉの直列回路に流れる電流であるバイアス電流Ｉｂｉが流れると共に、画像データ信号ＤＡＴＡによってスイッチＳＷ２がオンしたときに、ＮＭＯＳトランジスタＭ２とスイッチング電流設定用抵抗Ｒｓｗの直列回路に流れる電流であるスイッチング電流Ｉｓｗが流れる。このように、バイアス電流Ｉｂｉは、予め設定されたスイッチング電流Ｉｓｗと加算されて半導体レーザＬＤから所定の光量を得るための駆動電流Ｉｏｐとして半導体レーザＬＤに供給され、ＡＰＣ制御が行われる。
【００４０】
また、ＡＰＣ制御を行わないときは、ＡＰＣ信号Ｓａｐｃによってスイッチ
ＳＷ１がオフして遮断状態になるため、サンプルホールドコンデンサＣｓｈに充電された電圧が、バイアス電流設定電圧Ｖｂｉになる。バイアス電流Ｉｂｉは、半導体レーザＬＤのしきい値電流Ｉｔｈに追随し、しきい値電流Ｉｔｈ以下であるようにＡＰＣ制御を行うことが望ましい。
スイッチング電流設定電圧Ｖｓｗは外部から入力されるようにしてもよく、この場合、駆動電流制御回路６はなくても問題ないが、駆動電流制御回路６は、ＡＰＣ制御回路２からの出力電圧であるバイアス電流設定電圧Ｖｂｉやバイアス電流Ｉｂｉから個々の半導体レーザＬＤの特性、特にしきい値電流Ｉｔｈを割り出し、スイッチング電流Ｉｓｗの初期値を最適に設定するための回路をなす。このようなスイッチング電流設定電圧Ｖｓｗの設定は、例えば特開２００７−７３５４３号公報や特許第３４６６５９９号公報に開示されているような方法で行うことができる。
【００４１】
劣化検出回路５において、コンパレータ１７の反転入力端には、電源電圧ＶＤＤを抵抗Ｒ１とＲ２で分圧して生成された、半導体レーザＬＤの劣化判定を行うための参照電圧Ｖｅｒｒが入力されている。なお、図１では、参照電圧Ｖｅｒｒは第１電圧をなす。参照電圧Ｖｅｒｒは、個々の半導体レーザＬＤのデータシート上における駆動最大電流Ｉｍａｘ、又はユーザが使用する最大光量値に対応した最大駆動電流Ｉｏｐｍａｘからスイッチング電流Ｉｓｗを減算した電流値Ｉｅｒｒに応じた電圧に設定する。このようにすることにより、半導体レーザＬＤの劣化が起き始めた直後に、半導体レーザＬＤに不具合が発生する前に該劣化を知ることができる。バイアス電流設定電圧Ｖｂｉが参照電圧Ｖｅｒｒ以上になったときに、コンパレータ１７からのハイレベルの劣化検出信号Ｅｒｒに応じて半導体レーザＬＤの劣化を報知する回路を付加することにより、簡単にかつ精度良く半導体レーザＬＤの劣化検出を行うことができる。
【００４２】
図２は、図１の半導体レーザ駆動装置１の概略のブロック図であり、従来技術である図１８と比較して、回路が小規模であると共に、半導体レーザＬＤへの駆動電流の経路に、寄生容量や回路リークによる直接的な影響がないことが分かる。なお、図２において、Ｉ／Ｖ変換回路は可変抵抗Ｒｐｄを、ＡＰＣ制御回路内の比較回路は図１の演算増幅回路１１を、サンプルホールド回路はスイッチＳＷ１及びサンプルホールドコンデンサＣｓｈをそれぞれ示している。更に図２において、駆動電流設定回路は、図１のバイアス電流生成回路３及びスイッチング電流生成回路４を示している。
【００４３】
また、半導体レーザＬＤに応じて、バイアス電流設定用抵抗Ｒｂｉの抵抗値ｒｂｉを下記（１）式になるように設定することにより、半導体レーザＬＤの劣化を精度よく検出することができる。
Ｉｏｐｍａｘ（又はＩｍａｘ）−Ｉｓｗ＝Ｉｂｉｍａｘ≒Ｖｅｒｒ／ｒｂｉ（＝Ｉｅｒｒ）………………（１）
【００４４】
また、図３に示すように、バイアス電流設定用抵抗Ｒｂｉを、フォトダイオードＰＤと可変抵抗Ｒｐｄを除く半導体レーザ駆動装置１の各回路を集積したＩＣに外付けしてユーザが自由に設定できるようにしてもよく、図４に示すように、外部から入力されるＲｂｉ制御信号に応じて、抵抗値の切り換えを行うようにしてもよく、いずれの場合においても、使用する半導体レーザＬＤに応じてバイアス電流設定用抵抗Ｒｂｉの抵抗値の設定を行うことができる。
【００４５】
同様に、図５で示すように、抵抗Ｒ２を、フォトダイオードＰＤと可変抵抗Ｒｐｄを除く半導体レーザ駆動装置１の各回路を集積したＩＣに外付けしてユーザが自由に抵抗値を設定できるようにしてもよい。また、図６に示すように、抵抗Ｒ２を、外部から入力されるＶｅｒｒ制御信号に応じて、抵抗値の切り換えを行うようにしてもよく、更に、図７に示すように、抵抗Ｒ２を、駆動電流制御回路６からの情報に応じて抵抗値が設定されるようにしてもよく、これらいずれの場合においても、バイアス電流設定用抵抗Ｒｂｉの抵抗値を固定にしたときでも、半導体レーザＬＤに応じて前記（１）式を満たすように参照電圧Ｖｅｒｒを変えることにより、半導体レーザＬＤの劣化を精度よく検出することができる。
【００４６】
また、図１の劣化検出回路５に、図８のようにＮＭＯＳトランジスタＭ３を追加して、コンパレータ１７から半導体レーザＬＤの劣化を検出したことを示すハイレベルの劣化検出信号Ｅｒｒが出力されると、スイッチＳＷ２への画像データ信号ＤＡＴＡの入力が停止して、スイッチＳＷ２がオフして遮断状態になると共に、ＮＭＯＳトランジスタＭ３がオンして導通状態になるようにしてバイアス電流設定電圧Ｖｂｉを接地電圧になるようにしてもよい。また、図９に示すように、コンパレータ１７とは別に演算増幅回路１８を設け、演算増幅回路１８の出力信号に応じてＮＭＯＳトランジスタＭ３の動作制御を行うようにしてもよい。
【００４７】
この場合、演算増幅回路１８の反転入力端には、参照電圧Ｖｅｒｒ以上の電圧が入力されるようにし、参照電圧Ｖｅｒｒとは異なる電圧でバイアス電流設定電圧Ｖｂｉの制限を行うようにしてもよい。図８及び図９のようにすることにより、半導体レーザＬＤの劣化を検出すると、バイアス電流Ｉｂｉの供給を停止させるようにして、これ以上、半導体レーザの劣化が進まないようにすることができる。また、図８及び図９のようにすることにより、半導体レーザＬＤの劣化検出の他に、例えば半導体レーザＬＤの異常が、半導体レーザＬＤによるものではなく、実装上の不備によるフォトダイオードＰＤの短絡等によって、半導体レーザＬＤに流れる電流が異常に増大し続けることを防止できる。
【００４８】
なお、図１では、スイッチング電流Ｉｓｗを固定にし、バイアス電流Ｉｂｉに対してＡＰＣ制御を行うようにしたが、バイアス電流Ｉｂｉを固定にし、スイッチング電流Ｉｓｗに対してＡＰＣ制御を行うようにしてもよく、このようにした場合、図１は図１０のようになる。なお、図１０では、図１と同じもの又は同様のものは同じ符号で示している。図１０における図１との相違点は、ＡＰＣ制御回路２からの出力電圧はスイッチング電流設定電圧Ｖｓｗをなし、バイアス電流設定電圧Ｖｂｉは駆動電流制御回路６から出力されるか又は外部から入力されるようにし、スイッチング電流設定電圧Ｖｓｗが参照電圧Ｖｅｒｒ以上になったときに、コンパレータ１７から出力されるハイレベルの劣化検出信号Ｅｒｒに応じて半導体レーザＬＤの劣化を報知する回路を付加したことにある。
【００４９】
このようにすることにより、簡単にかつ精度良く半導体レーザＬＤの劣化検出を行うことができる。また、図１０の場合においても、バイアス電流設定電圧Ｖｂｉは外部から入力されるようにしてもよく、この場合、駆動電流制御回路６はなくても問題ないが、駆動電流制御回路６は、ＡＰＣ制御回路２からの出力電圧であるスイッチング電流設定電圧Ｖｓｗやスイッチング電流Ｉｓｗから個々の半導体レーザＬＤの特性、特にしきい値電流Ｉｔｈを割り出し、バイアス電流Ｉｂｉの初期値を最適に設定するための回路をなす。なお、図１０の場合、演算増幅回路１１は第２演算増幅回路を、スイッチＳＷ１及びサンプルホールドコンデンサＣｓｈは第２サンプルホールド回路を、参照電圧Ｖｅｒｒは第２電圧を、抵抗Ｒ１及びＲ２は第２電圧生成回路を、コンパレータ１７は第２電圧比較回路をそれぞれなす。
【００５０】
また、図１では、スイッチング電流Ｉｓｗを固定にし、バイアス電流Ｉｂｉに対してＡＰＣ制御を行うようにしたが、バイアス電流Ｉｂｉとスイッチング電流Ｉｓｗの両方に対してＡＰＣ制御を行うようにしてもよく、このようにした場合、図１は図１１のようになる。図１１において、劣化検出回路５は、バイアス電圧設定電圧Ｖｂｉ及びスイッチング電流設定電圧Ｖｓｗの少なくとも一方が、対応する参照電圧Ｖｅｒｒ１及びＶｅｒｒ２以上になると、コンパレータ１７ａ及び／又は１７ｂから出力されるハイレベルの劣化検出信号Ｅｒｒ１及び／又はＥｒｒ２に応じて半導体レーザＬＤの劣化を報知する回路を付加することにより、簡単にかつ精度よく半導体レーザＬＤの劣化検出を行うことができる。
【００５１】
なお、図１１では、演算増幅回路１１ａは第１演算増幅回路を、スイッチＳＷ１ａ及びサンプルホールドコンデンサＣｓｈａは第１サンプルホールド回路を、演算増幅回路１１ｂは第２演算増幅回路を、スイッチＳＷ１ｂ及びサンプルホールドコンデンサＣｓｈｂは第２サンプルホールド回路をそれぞれなす。また、参照電圧Ｖｅｒｒ１は第１電圧を、参照電圧Ｖｅｒｒ２は第２電圧を、抵抗Ｒ１ａ及びＲ２ａは第１電圧生成回路を、コンパレータ１７ａは第１電圧比較回路を、抵抗Ｒ１ｂ及びＲ２ｂは第２電圧生成回路を、コンパレータ１７ｂは第２電圧比較回路をそれぞれなす。
【００５２】
このように、本第１の実施の形態における半導体レーザ駆動装置は、ＡＰＣ制御回路２から出力されるバイアス電流設定電圧Ｖｂｉ及び／又はスイッチング電流設定電圧Ｖｓｗの電圧値が、設定された電圧値以上になると、劣化検出回路５は、半導体レーザＬＤが劣化したと判断し、該劣化を検出したことを示す劣化検出信号を出力するようにした。このことから、最低限の回路を追加するだけで回路規模が小さく、個々の半導体レーザＬＤ、又は半導体レーザＬＤを使用する条件に応じてばらつきが少なく、精度のよい半導体レーザＬＤの劣化検出を行うことができる。
【００５３】
第２の実施の形態．
前記第１の実施の形態では、アナログ回路で構成した場合を例にして示したが、電流出力型のＤ／Ａコンバータを使用したデジタル回路で構成するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図１２は、本発明の第２の実施の形態における半導体レーザ駆動装置の回路構成例を示した図である。なお、図１２では、図１と同じもの又は同様のものは同じ符号で示しており、図１１のようにバイアス電流Ｉｂｉとスイッチング電流Ｉｓｗの両方の電流に対してＡＰＣ制御を行う場合を例にして示している。
図１２において、半導体レーザ駆動装置１ｃは、半導体レーザＬＤの光量をフォトダイオードＰＤで受光し、該受光した光量に応じて前記ＡＰＣを実行する。
【００５４】
半導体レーザ駆動装置１ｃは、フォトダイオードＰＤと、可変抵抗Ｒｐｄと、ＡＰＣ制御回路２ｃと、バイアス電流生成回路３ｃと、スイッチング電流生成回路４ｃと、駆動電流制御回路６ｃとを備えている。ＡＰＣ制御回路２ｃは、Ａ／Ｄ変換回路２１，２２、ＡＰＣ制御論理回路２３，２４及び参照コード設定回路２５，２６を備えている。バイアス電流生成回路３ｃは、電流出力型のＤ／Ａ変換回路３１で構成され、スイッチング電流生成回路４ｃは、電流出力型のＤ／Ａ変換回路３２及びスイッチング電流制御用のスイッチＳＷ２で構成されている。
【００５５】
フォトダイオードＰＤのカソードは電源電圧ＶＤＤに接続され、フォトダイオードＰＤのアノードと接地電圧との間には可変抵抗Ｒｐｄが接続されている。フォトダイオードＰＤと可変抵抗Ｒｐｄとの接続部は、Ａ／Ｄ変換回路２１及び２２の各入力端にそれぞれ接続されている。Ａ／Ｄ変換回路２１の出力端はＡＰＣ制御論理回路２３の入力端に接続され、Ａ／Ｄ変換回路２２の出力端はＡＰＣ制御論理回路２４の入力端に接続されている。参照コード設定回路２５は、半導体レーザＬＤの劣化判定の基準となる参照コードＣｅｒｒ１が外部から設定され、参照コード設定回路２６は、半導体レーザＬＤの劣化判定の基準となる参照コードＣｅｒｒ２が外部から設定される。参照コード設定回路２５に設定された参照コードＣｅｒｒ１はＡＰＣ制御論理回路２３に出力され、参照コード設定回路２６に設定された参照コードＣｅｒｒ２はＡＰＣ制御論理回路２４に出力される。
【００５６】
また、ＡＰＣ制御論理回路２３及び２４には、外部からのＡＰＣ信号Ｓａｐｃがそれぞれ入力されると共に、外部から基準コードＣｒｅｆ１及びＣｒｅｆ２が対応して入力されている。ＡＰＣ制御論理回路２３は、生成した駆動コードＣｄｒｖ１をＤ／Ａ変換回路３１に出力し、ＡＰＣ制御論理回路２４は、生成した駆動コードＣｄｒｖ２をＤ／Ａ変換回路３２に出力する。ＡＰＣ制御論理回路２３及び２４から、半導体レーザＬＤの劣化を検出したか否かを示す劣化検出信号Ｅｒｒ１及びＥｒｒ２がそれぞれ出力される。また、Ｄ／Ａ変換回路３１及び３２には、最大出力電流を制限するための制御信号Ｓｃ１及びＳｃ２が対応して入力されている。半導体レーザＬＤのアノードは電源電圧ＶＤＤに接続され、半導体レーザＬＤのカソードは、Ｄ／Ａ変換回路３１の出力端に接続されると共にスイッチＳＷ２を介してＤ／Ａ変換回路３２の出力端に接続されている。
【００５７】
なお、フォトダイオードＰＤ、可変抵抗Ｒｐｄ、Ａ／Ｄ変換回路２１，２２及びＡＰＣ制御論理回路２３，２４は制御回路部をなし、バイアス電流生成回路３ｃはバイアス電流生成回路部を、スイッチング電流生成回路４ｃはスイッチング電流生成回路部をそれぞれなす。また、Ａ／Ｄ変換回路２１及びＡＰＣ制御論理回路２３は第１駆動コード生成回路を、駆動コードＣｄｒｖ１は第１駆動コードを、Ａ／Ｄ変換回路２２及びＡＰＣ制御論理回路２４は第２駆動コード生成回路を、駆動コードＣｄｒｖ２は第２駆動コードをそれぞれなす。また、ＡＰＣ制御論理回路２３，２４及び参照コード設定回路２５，２６は劣化検出回路部をなし、Ｄ／Ａ変換回路３１は第１Ｄ／Ａ変換回路を、Ｄ／Ａ変換回路３２は第２Ｄ／Ａ変換回路をそれぞれなす。また、ＡＰＣ制御回路２ｃ、バイアス電流生成回路３ｃ、スイッチング電流生成回路４ｃ及び駆動電流制御回路６ｃは１つのＩＣに集積されるようにしてもよい。
【００５８】
このような構成において、半導体レーザＬＤが発光した光をフォトダイオードＰＤで受光し、フォトダイオードＰＤは受光した光量に応じたモニタ電流Ｉｍを発生させる。モニタ電流Ｉｍは可変抵抗Ｒｐｄによって電圧に変換され、モニタ電圧ＶｍとしてＡ／Ｄ変換回路２１及び２２にそれぞれ入力される。Ａ／Ｄ変換回路２１及び２２は、入力されたモニタ電圧ＶｍをＡ／Ｄ変換して生成したデジタルコードをＡＰＣ制御論理回路２３及び２４に対応して出力する。ＡＰＣ制御論理回路２３は、ＡＰＣ制御を行うことを示すＡＰＣ信号Ｓａｐｃが入力されると、入力された該デジタルコードと基準コードＣｒｅｆ１との比較を行い、所定の方法で処理して駆動コードＣｄｒｖ１を生成しＤ／Ａ変換回路３１に出力する。駆動コードＣｄｒｖ１は、図１１等におけるバイアス電流設定電圧Ｖｂｉをデジタルコードにしたものに相当する。
【００５９】
同様に、ＡＰＣ制御論理回路２４は、ＡＰＣ制御を行うことを示すＡＰＣ信号Ｓａｐｃが入力されると、入力された該デジタルコードと基準コードＣｒｅｆ２との比較を行い、所定の方法で処理して駆動コードＣｄｒｖ２を生成しＤ／Ａ変換回路３２に出力する。駆動コードＣｄｒｖ２は、図１１等におけるスイッチング電流設定電圧Ｖｓｗをデジタルコードにしたものに相当する。
【００６０】
Ｄ／Ａ変換回路３１は、入力された駆動コードＣｄｒｖ１に応じたバイアス電流Ｉｂｉを生成して半導体レーザＬＤに供給し、Ｄ／Ａ変換回路３２は、入力された駆動コードＣｄｒｖ２に応じたスイッチング電流Ｉｓｗを生成する。スイッチＳＷ２は、制御電極に入力された画像データ信号ＤＡＴＡに応じてオン／オフし、オンして導通状態になるとＤ／Ａ変換回路３２で生成されたスイッチング電流Ｉｓｗを半導体レーザＬＤに供給し、オフして遮断状態になるとＤ／Ａ変換回路３２で生成されたスイッチング電流Ｉｓｗの半導体レーザＬＤへの供給を遮断する。
【００６１】
このようにして、ＡＰＣ制御時には、半導体レーザＬＤに、バイアス電流Ｉｂｉが流れると共に、画像データ信号ＤＡＴＡによってスイッチＳＷ２がオンしたときに、スイッチング電流Ｉｓｗが流れる。このように、バイアス電流Ｉｂｉは、スイッチング電流Ｉｓｗと加算されて半導体レーザＬＤから所定の光量を得るための駆動電流Ｉｏｐとして半導体レーザＬＤに供給され、ＡＰＣ制御が行われる。また、ＡＰＣ制御論理回路２３及び２４は、ＡＰＣ制御を行わないことを示すＡＰＣ信号Ｓａｐｃが入力されると、ＡＰＣ制御論理回路２３は、半導体レーザＬＤのしきい値電流Ｉｔｈ以下のバイアス電流Ｉｂｉが流れるように駆動コードＣｄｒｖ１を生成して出力し、ＡＰＣ制御論理回路２４は、駆動コードＣｄｒｖ２の出力を停止して、スイッチング電流Ｉｓｗの生成を停止させる。
【００６２】
また、ＡＰＣ制御論理回路２３及び２４は、劣化検出回路の動作をも行い、ＡＰＣ制御論理回路２３は、予め参照コード設定回路２５に設定された参照コードＣｅｒｒ１と生成した駆動コードＣｄｒｖ１との比較を行って半導体レーザＬＤの劣化判定を行い、駆動コードＣｄｒｖ１が示すバイアス電流値が、参照コードＣｅｒｒ１が示す電流値を上回ると半導体レーザＬＤが劣化したと判定し、半導体レーザＬＤの劣化を検出したことを示す所定の劣化検出信号Ｅｒｒ１を出力する。同様に、ＡＰＣ制御論理回路２４は、予め参照コード設定回路２６に設定された参照コードＣｅｒｒ２とＡ／Ｄ変換回路２２から入力されたデジタルコードとの比較を行って半導体レーザＬＤの劣化判定を行い、駆動コードＣｄｒｖ２が示すスイッチング電流値が、参照コードＣｅｒｒ２が示す電流値を上回ると半導体レーザＬＤが劣化したと判定し、半導体レーザＬＤの劣化を検出したことを示す所定の劣化検出信号Ｅｒｒ２を出力する。
【００６３】
図１２では、バイアス電流Ｉｂｉとスイッチング電流Ｉｓｗの両方をＡＰＣ制御しているが、どちらか一方のみをＡＰＣ制御するようにしてもよい。また、図１２では、駆動コードＣｄｒｖ１とＣｄｒｖ２からそれぞれ半導体レーザＬＤの劣化判定を行うようにしたが、前記第１の実施の形態と同様、駆動コードＣｄｒｖ１及びＣｄｒｖ２のいずれか一方から半導体レーザＬＤの劣化判定を行うようにしてもよい。
【００６４】
図１２の構成を簡略してブロック図にすると図１３のようになり、図１３から、従来の図１８よりも回路が小規模であることと、半導体レーザＬＤに流れる電流の経路に、直接寄生容量や回路リークによる影響がないことが分かる。なお、図１３において、Ｉ／Ｖ変換回路は可変抵抗Ｒｐｄを、ＡＰＣ制御回路内のＡ／Ｄ変換回路は図１２のＡ／Ｄ変換回路２１及び２２を、論理回路及び比較回路はＡＰＣ制御論理回路２３及び２４をそれぞれ示している。更に図１３において、駆動電流設定回路は、図１２のバイアス電流生成回路３ｃ及びスイッチング電流生成回路４ｃを示している。
【００６５】
図１４は、図１２のＤ／Ａ変換回路３１及び３２のような電流出力型のＤ／Ａ変換回路の回路例を示した図である。
Ｄ／Ａ変換回路３１及び３２は、各ビットに対応した数の電流セルを有している。例えば、図１４で示すように、電流セルの数が、１ビット目に対して２０個、２ビット目に対して２１個、３ビット目に対して２２個、ｎビット目に対して２ｎ−１個になるように、電流セルの個数で各ビットが重み付けされており、ビットが「１」のときに該ビットに対応する電流セルから電流が出力される。すなわち、ｎビット目が「１」になると、対応する２ｎ−１個の電流セルから電流が出力されることになる。また、各電流セルは、同一の形状で、同一の特性を有している。各電流セルの定電流を外部から設定できるようにすることにより、Ｄ／Ａ変換回路のフルスケールを可変して、個々の半導体レーザＬＤの特性（例えば、Ｉｔｈｍａｘ、Ｉηｍａｘ）に対応したバイアス電流Ｉｂｉ及びスイッチング電流Ｉｓｗのフルスケール電流を決定することにより、半導体レーザＬＤの劣化検出精度を向上させることができる。
【００６６】
なお、前記説明では、バイアス電流Ｉｂｉ及びスイッチング電流Ｉｓｗに対してそれぞれＡＰＣ制御を行う場合を例にして説明したが、バイアス電流Ｉｂ１に対してのみＡＰＣ制御を行う場合は、Ａ／Ｄ変換回路２２、ＡＰＣ制御論理回路２４及び参照コード設定回路２６を削除し、所定の駆動コードＣｄｒｖ２が外部から入力されるようにすればよい。同様に、スイッチング電流Ｉｓｗに対してのみＡＰＣ制御を行う場合は、Ａ／Ｄ変換回路２１、ＡＰＣ制御論理回路２３及び参照コード設定回路２５を削除し、所定の駆動コードＣｄｒｖ１が外部から入力されるようにすればよい。
【００６７】
このように、本第２の実施の形態における半導体レーザ駆動装置は、ＡＰＣ制御論理回路２３から出力された駆動コードＣｄｒｖ１が示すバイアス電流値が、参照コードＣｅｒｒ１が示す電流値を上回る、及び／又はＡＰＣ制御論理回路２４から出力された駆動コードＣｄｒｖ２が示す電流値が、参照コードＣｅｒｒ２が示す電流値を上回ると、半導体レーザＬＤの劣化を検出したことを示す所定の劣化検出信号を出力するようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。
【００６８】
また、参照コードＣｅｒｒ１及びＣｅｒｒ２を、半導体レーザＬＤの特性に応じて可変することにより、更に劣化検出精度を高めることができる。
また、ＡＰＣ制御論理回路から出力された駆動コードが示す電流値が、対応する参照コードが示す電流値を上回ると、該ＡＰＣ制御論理回路の出力コードを０に設定、又はある出力コードに制限することにより、半導体レーザＬＤの劣化がこれ以上進まないようにすることができる。
【００６９】
なお、前記第１及び第２の各実施の形態における半導体レーザ駆動装置を、レーザプリンタやデジタル複写機等の画像形成装置に使用するようにしてもよい。
また、前記第１の実施の形態では、電源電圧ＶＤＤを分圧回路で分圧して参照電圧を生成するようにしたが、本発明は、これに限定するものではなく、該分圧回路の代わりに所定の参照電圧を生成して出力する電圧生成回路を使用してもよく、この場合、該電圧生成回路は生成する参照電圧の電圧値を変える手段を有するようにしてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施の形態における半導体レーザ駆動装置の回路例を示した図である。
【図２】図１の半導体レーザ駆動装置１の概略のブロック図である。
【図３】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図４】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図５】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図６】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図７】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図８】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図９】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図１０】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図１１】本発明の第１の実施の形態における半導体レーザ駆動装置の他の例を示した図である。
【図１２】本発明の第２の実施の形態における半導体レーザ駆動装置の回路構成例を示した図である。
【図１３】図１２の半導体レーザ駆動装置１ｃの概略のブロック図である。
【図１４】図１２のＤ／Ａ変換回路３１及び３２の回路例を示した図である。
【図１５】半導体レーザ駆動装置の従来例を示した図である。
【図１６】半導体レーザＬＤが劣化したときの特性例を示した図である。
【図１７】半導体レーザＬＤが劣化したときの特性例を示した図である。
【図１８】半導体レーザ駆動装置の他の従来例を示した図である。
【符号の説明】
【００７１】
１，１ｃ  半導体レーザ駆動装置
２，２ｃ  ＡＰＣ制御回路
３，３ｃ  バイアス電流生成回路
４，４ｃ  スイッチング電流生成回路
５  劣化検出回路
６，６ｃ  駆動電流制御回路
１１，１１ａ，１１ｂ，１５，１６，１８  演算増幅回路
１７，１７ａ，１７ｂ  コンパレータ
２１，２２  Ａ／Ｄ変換回路
２３，２４  ＡＰＣ制御論理回路
２５，２６  参照コード設定回路
３１，３２  Ｄ／Ａ変換回路
ＬＤ  半導体レーザ
ＰＤ  フォトダイオード
Ｒｐｄ  可変抵抗
Ｒｂｉ  バイアス電流設定用抵抗
Ｒｓｗ  スイッチング電流設定用抵抗
Ｒ１，Ｒ２，Ｒ１ａ，Ｒ２ａ，Ｒ１ｂ，Ｒ２ｂ  抵抗
ＳＷ１，ＳＷ２，ＳＷ１ａ，ＳＷ１ｂ  スイッチ
Ｍ１〜Ｍ３  ＮＭＯＳトランジスタ
Ｃｓｈ，Ｃｓｈａ，Ｃｓｈｂ  サンプルホールドコンデンサ
【図１】
0005292808.tif 000002
【図２】
0005292808.tif 000003
【図３】
0005292808.tif 000004
【図４】
0005292808.tif 000005
【図５】
0005292808.tif 000006
【図６】
0005292808.tif 000007
【図７】
0005292808.tif 000008
【図８】
0005292808.tif 000009
【図９】
0005292808.tif 000010
【図１０】
0005292808.tif 000011
【図１１】
0005292808.tif 000012
【図１２】
0005292808.tif 000013
【図１３】
0005292808.tif 000014
【図１４】
0005292808.tif 000015
【図１５】
0005292808.tif 000016
【図１６】
0005292808.tif 000017
【図１７】
0005292808.tif 000018
【図１８】
0005292808.tif 000019