(57)【特許請求の範囲】
【請求項１】
リアルタイム分散型システムの分散型モジュール内で、他の分散型モジュールと同期して動作するために使用される方法であって、
ｉ．前記他の分散型モジュールと統一された同期開始時間に現在のモジュールが同期して動作できるかどうか判定するステップと、
ｉｉ．判定結果に基づいて、論理回路内で現在のモジュールの動作指示信号を設定するステップと、
ｉｉｉ．前記他のモジュールによってそれぞれ設定された前記論理回路内の前記動作指示信号と共に現在のモジュールの動作指示信号に基づいて、前記分散型モジュールによって使用される統一された規則に従って、現在のモジュールが同期して動作すべきかどうか決定するステップとを備える方法。
【請求項２】
前記同期開始時間が、前記現在のモジュールを制御するカウンタによって生成された開始割込み信号によって示され、この開始割込み信号が、前記他のモジュールを制御する他のカウンタによって前記他のモジュールに提供された前記開始割込み信号と同期され、前記現在のモジュールを制御する前記カウンタが、第１のクロック信号によって駆動され、前記第１のクロック信号が、前記他のモジュールを制御する前記他のカウンタを駆動するクロック信号と同期されることを特徴とする請求項１に記載の方法。
【請求項３】
前記同期開始時間が、前記現在のモジュールを制御する前記カウンタによって提供された割込み信号インデックスによっても示されることを特徴とする請求項２に記載の方法。
【請求項４】
前記現在のモジュールを制御する前記カウンタが、第２のクロック信号によって前記他のモジュールを制御する前記他のカウンタと同期されることを特徴とする請求項２または３に記載の方法。
【請求項５】
前記ステップｉで、
ビジー／アイドル・フラグに基づいて現在のモジュールが同期して動作できるかどうか判定し、前記フラグがアイドル状態である場合は現在のモジュールが同期して動作できると判定し、そうでない場合は、現在のモジュールが同期して動作できないと判定することを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項６】
前記ステップｉｉで、
現在のモジュールが同期して動作できる場合は、現在のモジュールの動作指示信号を論理真に設定し、そうでない場合は、現在のモジュールの動作指示信号を論理偽に設定し、
前記ステップｉｉｉが、
現在のモジュールの動作指示信号と前記他のモジュールの動作指示信号との論理積を判定し、前記論理積の結果が真である場合は、現在のモジュールが同期して動作すべきであると決定し、そうでない場合は、現在のモジュールが同期して動作すべきでないと決定するステップをも備えることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項７】
前記ステップｉで、
現在のモジュールが同期して動作できる場合は、現在のモジュールが前処理すると判定し、
ステップｉｉｉで、
現在のモジュールが同期して動作すべきと決定する場合は、前記前処理に基づいて現在のモジュールが同期して動作すべきと決定することを特徴とする請求項６に記載の方法。
【請求項８】
ｉｖ．前記他のモジュールと統一された同期終了時間に前記論理回路内の現在のモジュールの前記動作指示信号を再設定するステップであって、前記統一された同期終了時間が、前記現在のモジュールを制御するカウンタによって提供される終了割込み信号によって示され、前記終了割込み信号が、前記他のモジュールを制御する他のカウンタによって前記他のモジュールに提供された前記終了割込み信号と同期される、ステップをさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項９】
前記リアルタイム分散型システムが、無線通信に使用されるＭＩＭＯ通信機器であり、現在のモジュールおよび前記他のモジュールが前記ＭＩＭＯ通信機器の信号処理デバイスであることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項１０】
ステップｉｉｉの後に、
現在のモジュールが同期して動作しているとき、通信フレーム内の複数の読出し時点でそれぞれ処理するために、現在のモジュールに対応するＩ／Ｏデバイスに接続されたバッファ・ゾーンからデータを読み出すステップであって、前記複数の読出し時点が、前記現在のモジュールを制御するカウンタによって提供された読出し割込み信号によって示される、ステップ、および／または、
現在のモジュールが同期して動作しているとき、それぞれ通信フレーム内の複数の書込み時点で、現在のモジュールに対応するＩ／Ｏデバイスに接続されたバッファ・ゾーンにデータを書き込むステップであって、前記複数の書込み時点が、前記現在のモジュールを制御するカウンタによって提供された書込み割込み信号によって示される、ステップをさらに備える請求項９に記載の方法。
【請求項１１】
リアルタイム分散型システムの分散型モジュール内で、他の分散型モジュールと同期して動作するために使用されるデバイスであって、
前記他の分散型モジュールと統一された同期開始時間に現在のモジュールが同期して動作できるかどうか判定するために使用される判定手段と、
判定結果に基づいて、論理回路内で現在のモジュールの動作指示信号を設定するために使用される設定手段と、
前記他のモジュールによって設定された前記論理回路内の前記動作指示信号と共に現在のモジュールの動作指示信号に基づいて、前記分散型モジュールによって使用される統一された規則に従って、現在のモジュールが同期して動作すべきかどうか決定するために使用される決定手段とを備えるデバイス。
【請求項１２】
前記同期開始時間が、現在のモジュールを制御するカウンタによって生成された開始割込み信号によって示され、この開始割込み信号が、前記他のモジュールを制御する他のカウンタによって前記他のモジュールに提供された前記開始割込み信号と同期され、前記現在のモジュールを制御する前記カウンタが、第１のクロック信号によって駆動され、前記第１のクロック信号が、前記他のモジュールを制御する前記他のカウンタを駆動するクロック信号と同期されることを特徴とする請求項１１に記載のデバイス。
【請求項１３】
前記他のモジュールと統一された同期終了時間に前記論理回路内の現在のモジュールの前記動作指示信号を再設定するために使用される再設定手段であって、前記統一された同期終了時間が、前記現在のモジュールを制御するカウンタによって提供される終了割込み信号によって示され、前記終了割込み信号が、前記他のモジュールを制御する他のカウンタによって前記他のモジュールに提供される前記終了割込み信号と同期される、手段
をさらに備えることを特徴とする請求項１１及び１２のいずれか１項に記載のデバイス。
【請求項１４】
請求項１１に記載のデバイスを備えることを特徴とするＭＩＭＯ通信機器の信号処理デバイス。
【請求項１５】
請求項１１に記載の１つまたは複数の信号処理デバイスを備えることを特徴とするＭＩＭＯ通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リアルタイム分散型システムに関し、詳細には、無線ＭＩＭＯ機器の処理デバイスのための同期方法およびデバイスに関する。
【背景技術】
【０００２】
今日、無線通信システム内の高速データ通信はますます重要になっている。この傾向により、無線通信システム内のデータ処理能力の要件が非常に高くなっている。多入力多出力（略してＭＩＭＯ：Ｍｕｌｔｉｐｌｅ−ｉｎｐｕｔ  Ｍｕｌｔｉｐｌｅ−ｏｕｔｐｕｔ）通信システムは、ＭＩＭＯシステム内で物理層データを並列に処理するために数個のデジタル信号プロセッサ（ＤＳＰ：ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）を含む数個の分散型処理デバイスを使用して向上している（ｒｉｓｅ）。
【０００３】
マルチアンテナＭＩＭＯシステムの特性により、複数のチャネルについてのチャネル推定、複数のアンテナによって送受信されたデータの変調および復調は、あらゆるプロセッサによって同期して行われる必要がある。たとえば、マルチアンテナから受信されたデータは、同期して処理する必要があり、それぞれのプロセッサが、１つのアンテナの受信データを別々に処理し、またあらゆるプロセッサが、同じフレームの物理層データを処理し、ＭＩＭＯ復調器にデータを同時に送る。したがって、数個のプロセッサ間の同期動作が非常に必要になる。
【０００４】
現在、マルチアンテナＭＩＭＯシステム内の数個のプロセッサ間の同期は、ソフトウェアによって実現されている。たとえば、それぞれのプロセッサは、その各々の制御プロセスによって制御され、あらゆる制御プロセスは、信号値や信号光、セマフォ、または共有のグローバル変数（ｇｌｏｂａｌ  ｖａｒｉａｎｔ）などのプロセス間通信により制御プロセスの同期を実現し、それぞれのプロセッサが同期して動作するように間接的に制御する。さらに、いくつかの現在の技術的解決法では、それぞれのプロセスは、それぞれ異なるＣＰＵ上で実行されており、それぞれのＣＰＵは、イーサネット・ネットワークによって接続される。この場合、それぞれのプロセスは、イーサネット・プロトコルによっても同期される。
【０００５】
マルチアンテナＭＩＭＯの通信速度が非常に速いので、それに応じて、同期処理速度の要件も高く、したがって、同期の時間オーバヘッドは、できるだけ小さいものとすべきであり、これは、リアルタイム同期を必要とする場合が多い。現在の技術では、プロセス間通信など、ソフトウェアによって分散型モジュール間の同期を実施すると、特に、同期する必要がある多数のプロセスが存在する場合には、一般に待ち時間が大きくなる。同期待ち時間は通常、数ミリ秒から数十ミリ秒の長さであり、したがって、マルチアンテナＭＩＭＯシステムのリアルタイム同期要件を満たすのは難しい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
マルチアンテナＭＩＭＯの高速通信に必要な高速リアルタイム同期をマルチアンテナＭＩＭＯに提供するには、速い同期速度および簡潔な構造を有しており、実装および拡張が容易である分散型モジュールのための同期方法を提案することが大いに求められている。
【課題を解決するための手段】
【０００７】
本発明の一態様の実施形態によれば、リアルタイム分散型システムの分散型モジュール内で、他の分散型モジュールと同期して動作するために使用される方法であって、ｉ．他の分散型モジュールと統一された同期開始時間に現在のモジュールが同期して動作できるかどうか判定するステップと、ｉｉ．判定結果に基づいて、論理回路内で現在のモジュールの動作指示信号（ｏｐｅｒａｔｅ  ｉｎｄｉｃａｔｉｏｎ  ｓｉｇｎａｌ）を設定するステップと、ｉｉｉ．論理回路内の他のモジュールの動作指示信号と共に現在のモジュールの動作指示信号に基づいて、他の分散型モジュールと統一された規則に従って、現在のモジュールが同期して動作すべきかどうか決定するステップとを備える方法が提供される。
【０００８】
本発明の別の態様の実施形態によれば、リアルタイム分散型システムの分散型モジュール内で、他の分散型モジュールと同期して動作するために使用される１つのデバイスであって、他の分散型モジュールと統一された同期開始時間に現在のモジュールが同期して動作できるかどうか判定するために使用される判定手段と、判定結果に基づいて、論理回路内で現在のモジュールの動作指示信号を設定するために使用される設定手段と、論理回路内の他のモジュールの動作指示信号と共に現在のモジュールの動作指示信号に基づいて、他の分散型モジュールと統一された規則に従って、現在のモジュールが同期して動作すべきかどうか決定するために使用される決定手段とを備えるデバイスを提供する。
【０００９】
好ましくは、現在のモジュールを制御するカウンタによって生成された開始割込み信号は、同期開始時間を示し、この開始割込み信号は、他のモジュールを制御する他のカウンタによって他のモジュールに提供された開始割込み信号と同期され、現在のモジュールを制御するカウンタは、第１のクロック信号によって駆動され、第１のクロック信号は、他のモジュールを制御するカウンタを駆動するクロック信号と同期される。現在のモジュールが同期して動作できる場合は、現在のモジュールの動作指示信号を論理真に設定し、そうでない場合は、現在のモジュールの動作指示信号を論理偽に設定する。分散型モジュールは、現在のモジュールの動作指示信号の他のモジュールの動作指示信号との論理積を判定し、論理積の結果が真である場合は、現在のモジュールが同期して動作すべきであると決定し、そうでない場合は、現在のモジュールが同期して動作すべきでないと決定する。
【００１０】
本発明の実施形態は、複数の並列ＤＳＰプロセッサを備えるマルチアンテナＭＩＭＯシステムなど、リアルタイム分散型システム内の分散型モジュールの同期動作をハードウェアによって実現する。論理回路内の論理デバイスのための論理設定、計算および判定操作によって必要とされる時間は非常に短いので、本発明の諸実施形態は、より小さい時間オーバヘッドで分散型モジュール間の同期を実現し、複数のプロセッサを高速でリアルタイムに同期させ、ＭＩＭＯ通信機器内のリアルタイム同期データ処理の処理容量を向上させ、マルチアンテナＭＩＭＯシステムの複雑なアルゴリズムの要件を満たし、したがって通信速度を増加させる。さらに、本発明の好ましい実施形態は、２ビットの論理回路および数個の論理ゲートしか必要とせず、構造は、簡潔で効率的であり、実装し易く、またそれは、カスケード拡張の便利なやり方を有する。
【００１１】
本発明の他の特徴、目的および利点は、以下の図面を参照して、非限定的な実施形態への詳細な説明を読むことにより明らかになろう。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による、４×４  ＭＩＭＯ受信機内で同期を実現するためのシステム・アーキテクチャを示す図である。
【図２】本発明の一実施形態による、他のＤＳＰと同期して動作するために、図１に示されたＭＩＭＯ受信機内の１つのＤＳＰによって使用される方法のフローチャートである。
【図３】本発明の一実施形態による、図１に示されたＭＩＭＯ受信機内のＤＳＰ  ０および別の同期ＤＳＰ  １の各ＤＳＰを同期させるための論理信号の時系列図である。
【図４】本発明の一実施形態による、ＭＩＭＯ受信機のＤＳＰプロセッサ内で、他のＤＳＰプロセッサと同期して動作するためのデバイスのブロック図である。
【発明を実施するための形態】
【００１３】
図面では、同じまたは類似の参照符号は、同じまたは類似の構成要素を示す。
【００１４】
以下の部分では、図１から３を参照することによって、方法の視点から本発明の実施形態について説明する。図１は、本発明による、４×４  ＭＩＭＯ受信機のシステム・アーキテクチャである。このシステムは、４つのサービス・ボード、すなわちサービス・ボード０、１、２および３を有する。それぞれのボードは、１つのＤＳＰプロセッサ、すなわちＤＳＰ  ０、１、２および３を有しており、各ＤＳＰを使用して、それぞれＭＩＭＯ受信機の４つのアンテナのうちの１つからのデータを処理する。アンテナはデータを連続的に受信するが、ＤＳＰユニットは、データをバーストで読み出すので、したがって、バッファ・ゾーン（バッファ）は一般に、アンテナとＤＳＰプロセッサの間で構成されることが当業者には理解されよう。アンテナによって受信されたデータは、まずＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ：フィールド・プログラマブル・ゲート・アレイ）によってバッファ・ゾーンに保存され、ＤＳＰは、バッファからデータを読み出す。図１を単純にするために、上述されたアンテナ、ＦＰＧＡおよびバッファ・ゾーンは図１に示されていない。
【００１５】
受信機の各サービス・ボードにはカウンタがあり、このカウンタは、ＤＳＰプロセッサに割込み信号を提供する。あらゆるカウンタは、各ＤＳＰプロセッサに割込み信号を同期して提供し、割込み信号は、各ＤＳＰプロセッサについて、同期開始時間、同期終了時間など、他のＤＳＰプロセッサと統一された同期時間を示すために使用される。あらゆるカウンタは、同じＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ：全地球測位システム）クロックに接続される。ＧＰＳクロックは、空から衛星信号を受信し、衛星信号から、グローバルに統一された時間情報を回復し、統一された１０ＭＨｚの駆動信号をあらゆるカウンタに提供する。
【００１６】
さらに、ＧＰＳクロックは、あらゆるカウンタのカウント論理を同期させるために、各カウンタに１つの統一された１Ｈｚの時間同期信号をも提供する。クロック同期信号を使用してカウンタのカウント論理を同期させることの２つの目的がある。
１．各サービス・ボード上のＤＳＰプロセッサは、各サービス・ボードのカウンタによって提供された割込み信号によって示されるが、各サービス・ボードの各カウンタの開始時間はそれぞれ異なることがあり、したがって、各カウンタを同期させるのに１Ｈｚを使用しない場合、対応するＤＳＰプロセッサの各カウンタによって生成される割込み信号が同時に生成されないことがあり、したがって、ＤＳＰプロセッサの同期にずれが生じることになる。本発明の実施形態は、１Ｈｚの立上がりエッジを使用して、同期をトリガし、各カウンタのカウント論理を１秒ごとに再設定し同期させる。それによって、各ボードのカウンタが割込み信号を同期して生成することを保証することができる。
２．カウンタのカウント論理は、１０ＭＨｚクロックによって駆動されるが、基地局内のＭＩＭＯ受信機および移動端末が異なるＧＰＳクロックを使用しているので、別々に生成された１０ＭＨｚのクロックには、いくらかの周波数差がある。基地局と移動端末の間の周波数差の累積効果を取り除くために、１Ｈｚクロックを使用して、各カウント論理を再設定する。
【００１７】
当然のことながら、上記の統一された１Ｈｚクロック同期信号は、本発明に不可欠なものではなく、他の任意の方法を、様々なサービス・ボードの様々なカウンタ間のカウント論理同期を達成し、基地局と移動端末の間の周波数差の累積を取り除くことに適用することができる。
【００１８】
さらに、諸図に示されたように、サービス・ボードはそれぞれ、ＤＳＰプロセッサに接続された、１ビットの論理デバイスＲｅｑおよび論理デバイスＡｃｋをも有する。ただし、各論理デバイスＲｅｑの論理値（すなわち真／偽、１／０、または有効／無効など）は、ＤＳＰプロセッサによって設定され、この論理値は、ＤＳＰプロセッサの動作指示信号を表すために使用され、ＤＳＰプロセッサが同期して動作できるかどうか判定する。１ビット論理回路では、各サービス・ボード上の論理デバイスＲｅｑの論理値は、複数のＡＮＤゲートを介して論理積で実施され、論理積の結果は、１ビット論理回路内で、各サービス・ボードのあらゆる論理デバイスＡｃｋに返送される（あらゆる論理デバイスＡｃｋ上で設定される）。論理デバイスＡｃｋは、各論理デバイスＲｅｑの論理積結果をＤＳＰプロセッサに送る。本発明の現在の実施形態では、論理デバイスＲｅｑおよび論理デバイスＡｃｋは、ＤＳＰプロセッサから分離されており、他の実施形態では、論理デバイスＲｅｑと論理デバイスＡｃｋは、ＤＳＰプロセッサ内で統合することができ、それらの機能は、ＤＳＰプロセッサによって実現されることが当業者には理解されよう。
【００１９】
ＤＳＰプロセッサの１つまたは複数のピンは、対応する論理回路に接続され、この論理回路は、ＡＮＤゲートなど、論理デバイスを含む。これらおよび他の実装のやり方はすべて、本発明の特許請求の保護範囲内にある。
【００２０】
この実施形態では、あらゆるデータ・フレームの時間内に、それぞれのカウンタは、同じ時間間隔で４つの割込み信号を同期して生成する。それぞれの同期割込み信号は、各ＤＳＰプロセッサのフレーム内の各時間を示し、同期開始時間、同期終了時間などを含めて同期時間をも示す。ただし、第１の割込み信号は、フレームが開始することを示し、この開始割込み信号は、各ＤＳＰプロセッサの統一された同期開始時間を示し、第４の割込み信号は、フレームが終了することを示し、この終了割込み信号は、各ＤＳＰプロセッサの統一された同期終了時間を示す。好ましくは、割込み信号を生成するとき、図３に示されたように、カウンタは、割込み信号の通し番号、たとえば０、１、２および３をも生成する。割込み信号インデックスは、割込み信号が生成されている間、それがどの同期時間であるか示すことができ、これらの２つが合わさって、ＤＳＰプロセッサのあらゆる同期時間をより正確に示し、割込み信号だけの使用によって生じ得る混乱が回避される。当然ながら、割込み信号インデックスは必須ではなく、たとえばＤＳＰプロセッサ自体が、生じる割込み信号の数、およびそれによって示された同期時間を測定し維持する場合、割込み信号インデックスは必須ではなく、割込み信号インデックスは省略することができる。
【００２１】
図３に示されたように、フレームＮの開始時に、それぞれのカウンタは、開始割込み信号および割込み信号インデックス０を生成する。割込み信号およびそのインデックスを受信した後、それぞれのＤＳＰプロセッサは、他のＤＳＰプロセッサと統一された同期開始時間であることを知り、次いで、図２に示されたように、ステップＳ１で、ＤＳＰ  ０は、現在のプロセッサが同期して動作できるかどうか判定する。同様に、他のＤＳＰプロセッサもまた、現在のプロセッサが同期して動作できるかどうかそれぞれ判定する。
【００２２】
一実施形態では、それぞれのＤＳＰプロセッサは、現在のＤＳＰプロセッサがデータ処理中であるかどうか示す内部ビジー／アイドル・フラグをそれぞれ維持する。この実施形態では、フラグが論理偽である場合は、それは、現在のプロセッサが未完了のジョブを有しておらず、現在アイドル状態であり、通信データの新しいフレームを同期して処理できることを示し、フラグが論理真である場合は、それは、現在のプロセッサが未完了のジョブを処理しており、新しいデータを同期して処理できないことを示す。当然ながら、本発明は、ＤＳＰプロセッサがビジー／アイドル・フラグによって現在のプロセッサの動作状況を示し判定するこの方式に限定されない。
【００２３】
この場合、図３に示された現在のフレームＮでは、割込み信号０で、ＤＳＰ  ０のビジー／アイドル・フラグは論理偽であり、ただし、ステップＳ２で、ＤＳＰ  ０は、現在のサービス・ボードの論理回路内にある論理デバイスＲｅｑを、現在のプロセッサが同期して動作できることを示す論理真に設定する。ＤＳＰ１、２および３のビジー／アイドル・フラグも論理偽であり、次いで、それらは、論理デバイスＲｅｑを論理真に設定する。図を単純にするために、図３は、ＤＳＰ１のビジー／アイドル・フラグ、および設定された論理デバイスＲｅｑだけを示している。好ましくは、開始割込み信号は、同時に読出し割込み信号でもあり、それは、現在のデータ・フレーム時間における第１の読出し処理時間を示し、論理デバイスＡｃｋの論理値を検出し判定する前に、時間を節約するためにアイドル状態のＤＳＰプロセッサは、アンテナによってバッファから受信されたデータを読み出し、特定のデータ前処理を行うことができる。この好ましい場合では、それぞれのプロセッサは、ビジー状態に切り換わり、ビジー／アイドル・フラグは、論理真になる。
【００２４】
次いで、ステップＳ３で、ＤＳＰ  ０は、現在のプロセッサによって設定された論理デバイスＲｅｑ、および他のＤＳＰプロセッサによって論理回路内にそれぞれ設定された他の論理デバイスＲｅｑに基づいて、他のＤＳＰプロセッサとの統一された規則に従って、同期して動作すべきかどうか判定する。他のＤＳＰプロセッサもまた、類似の動作を行い、他のＤＳＰプロセッサとの統一された規則に従って、同期して動作すべきかどうか判定する。
【００２５】
具体的には、図１で上記に言及された論理回路の関数によれば、論理デバイスＲｅｑの論理値である、ＤＳＰプロセッサによって設定された動作指示信号は、論理積で実施され、結果は、各サービス・ボード上の論理デバイスＡｃｋの論理値として設定される。各ＤＳＰプロセッサによって使用される統一された規則は、現在のＤＳＰプロセッサの論理デバイスＲｅｑの論理値の、他のＤＳＰプロセッサの論理値との論理積が真であるか、それとも偽であるか判定し、論理積が真である場合は、現在のＤＳＰプロセッサが同期して動作すべきであると判定し、そうでない場合は、現在のＤＳＰプロセッサが同期して動作すべきでないと判定することである。
【００２６】
当然ながら、実際のシステムでは、論理デバイスＲｅｑの値を設定した後、各ＤＳＰプロセッサが論理デバイスＲｅｑの論理値を設定する時間が必ずしも同じであるとは限らず、また論理回路は、論理積演算を行い、また各サービス・ボード上の論理デバイスＡＣＫの論理値を設定するのにいくらかの時間をやはり必要とするので、それぞれのＤＳＰプロセッサは、ＡＣＫ信号を検出する前に数マイクロ秒から数十マイクロ秒の少しの間待たなければならない。この待ち時間の間、好ましくは、ＤＳＰプロセッサをより効率的に使用するために、プロセッサは、時間を適切に節約するために、上記に言及されたデータ前処理を行う。当然ながら、それぞれのＤＳＰプロセッサは、そのＲｅｑ信号を設定した後にデータ前処理を行わないことがあり、それは、単に数マイクロ秒から数十マイクロ秒の間待ち、ＡＣＫ信号を検出し判定する。
【００２７】
現在のフレームでは、あらゆるＤＳＰプロセッサのすべての動作指示信号が真であるので、ＤＳＰプロセッサは、ｔ１で同期して動作し始め、ＭＩＭＯデータ処理を実行する。好ましくは、それぞれのＤＳＰプロセッサは、上記に言及されたデータ前処理に基づいてデータ処理を継続すると判定する。
【００２８】
次いで、第２の割込み信号、すなわち割込み信号１は、読出し割込み信号であり、それは、現在のデータ・フレームの時間内の第２の読出し時間を示し、この第２の読出し時間に、各ＤＳＰプロセッサは、バッファからフォローアップ・データを読み出し、データ処理を継続することができる。フレーム内でバッファから複数回読み出す方法を用いると、ＤＳＰプロセッサのバッファ読出し頻度が増加し、したがって、Ａ／Ｂバッファの容量要件を減少させることができる。好ましくは、アンテナ受信のレートが速くなり、それは一般に、８０Ｍｈｚの速度でデータをバッファに保存し続けるが、ＤＳＰプロセッサは、バーストで読み出すので、バッファは一般に、Ａ／Ｂバッファのやり方を使用することにより実装され、すなわち、ＦＰＧＡがデータをバッファＡに保存するのと同時に、ＤＳＰは、バッファＢから読み出す。したがって、上記割込み信号０が生じる場合は、ＤＳＰプロセッサは、バッファＡからデータを読み出すことができ、現時点で割込み信号１が生じる場合は、ＤＳＰプロセッサは、バッファＢからデータを読み出すことができるなどである。
【００２９】
次いで、図３に示されたように、第３の割込み信号、すなわち割込み信号２は、現在のデータ・フレームの時間内の第３の読出し時間を示す別の読出し割込み信号であり、ＤＳＰ  １のデータ処理が終了され、ビジー／アイドル・フラグは偽になり、しかし、ＤＳＰ  ０の処理は終了されず、次いで、それは、バッファからフォローアップ・データを読み出し続け、データ処理を継続する。さらに、ＤＳＰ  ２および３のデータ処理も終了され、ビジー／アイドル・フラグは偽になる（図示せず）。
【００３０】
次いで、このフレームの時間の終了、および次のフレームの時間の開始前では、第４の割込み信号、すなわち、割込み信号インデックス３が終了割込み信号であり、それは、統一された同期終了時間を示す。ステップＳ４で、ＤＳＰ  ０は、論理デバイスＲｅｑ上の動作指示信号を論理偽に設定し、他のＤＳＰプロセッサもまた、同様の操作を行う。割込み信号は、同時に読出し割込み信号でもあり、それは、現在のデータ・フレーム時間の第４の読出し時間を示し、現在の実施形態では、ＤＳＰ  ０の処理が未完了であるので、ＤＳＰ  ０は、バッファからフォローアップ・データを読み出し続け、データ処理を継続する。
【００３１】
上記のフレームＮの開始に類似して、フレームＮ＋１の開始時、それぞれのカウンタは、開始割込み信号および割込み信号インデックス０を同期して生成して（フレームＮ＋１内の割込み信号インデックスは、フレームＮの最後の割込み信号インデックスの後に続くことによって番号付与を継続することもでき）、各ＤＳＰプロセッサの統一された同期開始時間を示す。
【００３２】
ステップＳ１’で、ＤＳＰ  ０は、それが同期して動作できるかどうか判定する。ＤＳＰ  ０がフレームＮのデータ処理を終了していないので、ビジー／アイドル・フラグは依然として真であり、ＤＳＰ  ０は、残りのデータを処理しなければならず、ＤＳＰ  ０がフレームＮ＋１のフレーム時間内に新しいフレーム・データを同期して処理することができなくなる。したがって、ステップＳ２’で、ＤＳＰ  ０は、動作指示信号、すなわちサービス・ボード０の論理デバイスＲｅｑを論理偽に設定する。
【００３３】
ＤＳＰ  １、２および３に関して、それらが前のフレームのデータ処理を終了しているので、ＤＳＰ  １、２および３のビジー／アイドル・フラグは偽であり、それらは、フレームＮ＋１のフレーム時間内に新しいフレーム・データを同期して処理することができる。したがって、それらは、動作指示信号、すなわち各サービス・ボード上の論理デバイスＲｅｑをそれぞれ論理真に設定する。その後、ＤＳＰ  １、２および３は、アンテナによってバッファから受信されたデータを読み出し、特定のデータ前処理を行い、ＤＳＰ  １、２および３のビジー／アイドル・フラグは真になる。
【００３４】
次に、ステップＳ３’で、ｔ２のときに、ＤＳＰ  ０の論理デバイスＲｅｑの論理値が偽であるので、ＤＳＰプロセッサの動作指示信号の論理積は偽であり、ＤＳＰ  ０は、論理値に基づいて、現在のＤＳＰプロセッサがＮ＋１フレーム時間において同期して動作すべきでないと判定する。他のＤＳＰプロセッサもまた、現在のＮ＋１フレーム時間において同期して動作すべきでないと判定し、したがって、それらは、前処理の結果を放棄し、ビジー／アイドル・フラグを偽に変換することができる。
【００３５】
次いで、フレームＮ＋１の時間内に、ＤＳＰ  ０は、前のデータ・フレームのデータ処理を完了する。フレームＮ＋１の終了およびその次のフレームの開始の前に到達する第４の割込み信号で、ＤＳＰ  ０は、動作指示信号、すなわち論理デバイスＲｅｑを論理偽に設定する。
【００３６】
次いで、フレームＮ＋２が開始するとき、直前のフレームＮの開始と同様に、あらゆるカウンタは、あらゆるＤＳＰプロセッサについて統一された同期開始時間を示すために、開始割込み信号および割込み信号インデックス０を同期して生成する。
【００３７】
このとき、それぞれのＤＳＰプロセッサは、アイドル状態にあるので、したがってフレームＮ＋２で同期して動作することができる。その後、それぞれのプロセッサは、動作指示信号の設定を行い、ｔ３のとき同期して動作し始めると判定する。詳細なステップは、上述のフレームＮに類似しており、不必要な説明は示されない。
【００３８】
上記部分では、本発明の方法の一実施形態について説明されている。以下の部分では、図４を参照することによって、デバイスの視点から本発明の別の実施形態について説明する。
【００３９】
図４は、本発明の別の実施形態による、ＭＩＭＯ受信機のＤＳＰプロセッサ内で、他のＤＳＰプロセッサと同期して動作するためのデバイス１のブロック図を示している。デバイス１は、判定手段１０と、設定手段２０と、決定手段３０と、好ましくは再設定手段５０とを備える。ＭＩＭＯ受信機、各サービス・ボード（ＤＳＰプロセッサ）、各カウンタ、クロックおよび論理デバイスＲｅｑ、ＡＮＤゲートおよびＡｃｋが図１に示され、本発明の方法の実施形態に類似しており、不必要な説明は示されない。
【００４０】
図３に示されたように、フレームＮの開始時、それぞれのカウンタは、開始割込み信号および割込み信号インデックス０を生成する。割込み信号およびそのインデックスを受信した後、それぞれのＤＳＰプロセッサは、他のＤＳＰプロセッサと統一された同期開始時間であることを知り、次いで、図２に示されたように、ＤＳＰ  ０のデバイス１の判定手段１０は、現在のプロセッサが同期して動作できるかどうか判定する。同様に、他のＤＳＰプロセッサの判定手段もまた、現在のプロセッサが同期して動作できるかどうかそれぞれ判定する。
【００４１】
一実施形態では、それぞれのＤＳＰプロセッサは、現在のＤＳＰプロセッサがデータ処理中であるかどうか示す内部ビジー／アイドル・フラグをそれぞれ維持する。現在の実施形態では、フラグが論理偽である場合は、それは、現在のプロセッサが未完了のジョブを有しておらず、現在アイドル状態であり、通信データの新しいフレームを同期して処理できることを示しており、フラグが論理真である場合は、それは、現在のプロセッサが未完了のジョブを処理しており、新しいデータを同期して処理できないことを示す。
【００４２】
図３に示された現在のフレームＮにおいて、割込み信号０で、ＤＳＰ  ０のビジー／アイドル・フラグは偽であり、次いで、設定手段２０は、現在のサービス・ボードの論理回路内にある論理デバイスＲｅｑを論理真に設定し、現在のプロセッサが同期して動作できることを示す。ＤＳＰ１、２および３のビジー／アイドル・フラグもまた論理偽であり、次いで、それらもまた、論理デバイスＲｅｑを論理真に設定する。図を単純にするために、図３は、ＤＳＰ１のビジー／アイドル・フラグ、および設定された論理デバイスＲｅｑだけを示している。好ましくは、開始割込み信号は同時に、読出し割込み信号でもあり、それは、現在のデータ・フレーム時間において第１の読出し時間を示し、論理デバイスＡｃｋの論理値を検出し判定する前に、時間を節約するために、判定手段１０は、現在のアイドルＤＳＰプロセッサが、アンテナによって受信されたデータをバッファから読み出し、特性のデータ前処理を行うと判定する。したがって、あらゆるプロセッサの各読出し手段４０は、バッファからデータを読み出し、ＤＳＰプロセッサは、受信されたデータを処理し、ビジー状態に切り換わり、ビジー／アイドル・フラグは、論理真になる。
【００４３】
次いで、決定手段３０は、現在のプロセッサによって設定された論理デバイスＲｅｑ、および他のＤＳＰプロセッサによって論理回路内でそれぞれ設定された他の論理デバイスＲｅｑに基づいて、他のＤＳＰプロセッサと統一された規則に従って、ＤＳＰ  ０が同期して動作すべきかどうか判定する。他のＤＳＰプロセッサもまた、類似の操作を行い、他のＤＳＰプロセッサと統一された規則に従って、それが同期して動作すべきかどうか判定する。
【００４４】
具体的には、図１で上記に言及された論理回路の関数によれば、論理デバイスＲｅｑの論理値である、ＤＳＰプロセッサによって設定された動作指示信号は、論理積で実施され、結果は、各サービス・ボード上の論理デバイスＡＣＫの論理値として設定される。決定手段３０によって使用された統一された規則は、現在のＤＳＰプロセッサの論理デバイスＲｅｑの論理値の他のＤＳＰプロセッサの論理値との論理積が真か、それとも偽か判定し、論理積が真の場合は、現在のＤＳＰプロセッサが同期して動作すべきと判定し、そうでない場合は、現在のＤＳＰプロセッサが、同期して動作すべきでないと判定することである。
【００４５】
当然ながら、実際のシステムでは、論理デバイスＲｅｑの値を設定した後、各ＤＳＰプロセッサが論理デバイスＲｅｑの値を設定する時間が必ずしも同じであるとは限らず、また論理回路が論理積演算を行い、また各サービス・ボード上の論理デバイスＡＣＫの論理値を設定するのにいくらかの時間をやはり必要とするので、それぞれのＤＳＰプロセッサは、ＡＣＫ信号を検出する前に数マイクロ秒から数十マイクロ秒の少しの間待たなければならない。この待ち時間の間、好ましくは、ＤＳＰプロセッサをより効率的に使用するためにプロセッサは、時間を適切に節約するため、上記に言及されたデータ前処理を行う。
【００４６】
現在のフレームでは、あらゆるＤＳＰプロセッサのすべての動作指示信号が真であるので、ＤＳＰプロセッサは、ｔ１で同期して動作し始め、ＭＩＭＯデータ処理を実行する。好ましくは、決定手段３０は、上記に言及されたデータ前処理に基づいて、現在のＤＳＰプロセッサがデータ処理を継続すると判定する。
【００４７】
次いで、第２の割込み信号、すなわち割込み信号１は、読出し割込み信号であり、それは、現在のデータ・フレームの時間内の第２の読出し時間を示し、この第２の読出し時間に、読出し手段４０は、バッファからフォローアップ・データを読み出すことができ、ＤＳＰプロセッサは、読み出されたフォローアップ・データに基づいてデータ処理を継続する。好ましくは、アンテナ受信のレートが速くなり、それは一般に、８０Ｍｈｚの速度でデータをバッファに保存し続けるが、ＤＳＰプロセッサは、バーストで読み出すので、バッファは一般に、Ａ／Ｂバッファのやり方を使用することにより実装され、すなわち、ＦＰＧＡがデータをバッファＡに保存するのと同時に、ＤＳＰは、バッファＢから読み出す。したがって、上記割込み信号０が生じるとき、ＤＳＰプロセッサは、バッファＡからデータを読み出すことができ、現時点で割込み信号１が生じるとき、ＤＳＰプロセッサは、バッファＢからデータを読み出すことができるなどである。フレーム内でバッファから複数回読み出す方法を用いると、ＤＳＰプロセッサのバッファ読出し頻度が増加し、したがって、Ａ／Ｂバッファの容量要件を減少させることができる。
【００４８】
次いで、図３に示されたように、第３の割込み信号、すなわち割込み信号２は、現在のデータ・フレームの時間内の第３の読出し時間を示す別の読出し割込み信号であり、ＤＳＰ  １のデータ処理が終了され、ビジー／アイドル・フラグは偽になり、しかし、ＤＳＰ  ０の処理は終了されず、次いで、読出し手段４０は、バッファからフォローアップ・データを読み出し続け、データ処理を継続する。さらに、ＤＳＰ  ２および３のデータ処理も終了され、ビジー／アイドル・フラグは偽になる（図示せず）。
【００４９】
次いで、このフレームの時間の終了、および次のフレームの時間の開始前では、第４の割込み信号、すなわち、割込み信号インデックス３が終了割込み信号であり、それは、統一された同期終了時間を示す。ステップＳ４で、ＤＳＰ  ０は、論理デバイスＲｅｑ上の動作指示信号を論理偽に設定し、他のＤＳＰプロセッサもまた、類似の操作を行う。割込み信号は、同時に読出し割込み信号でもあり、それは、現在のデータ・フレーム時間の第４の読出し時間を示し、現在の実施形態では、現在の実施形態では、ＤＳＰ  ０の処理が未完了であるので、読出し手段４０は、バッファからフォローアップ・データを読み出し続け、ＤＳＰ  ０は、データ処理を継続する。
【００５０】
上記のフレームＮの開始に類似して、フレームＮ＋１の開始時、それぞれのカウンタは、開始割込み信号および割込み信号インデックス０を同期して生成し、（フレームＮ＋１内の割込み信号インデックスは、フレームＮの最後の割込み信号インデックスの後に続くことによって番号付与を継続することもでき）、各ＤＳＰプロセッサの統一された同期開始時間を示す。
【００５１】
判定手段１０は、ＤＳＰ  ０が同期して動作できるかどうか判定する。ＤＳＰ０がフレームＮのデータ処理を終了していないので、ビジー／アイドル・フラグは依然として真であり、それは、残りのデータを処理しなければならず、ＤＳＰ  ０がフレームＮ＋１のフレーム時間内に新しいフレーム・データを同期処理することができなくなる。したがって、設定手段２０は、動作指示信号、すなわちサービス・ボード０の論理デバイスＲｅｑを論理偽に設定する。
【００５２】
ＤＳＰ  １、２および３に関して、ＤＳＰ  １、２および３の判定手段が直前のフレームのデータ処理を終了していると判定するので、ＤＳＰ  １、２および３のビジー／アイドル・フラグは偽であり、それらは、フレームＮ＋１のフレーム時間内に新しいフレーム・データを同期して処理することができる。したがって、それらは、動作指示信号、すなわち各サービス・ボード上の論理デバイスＲｅｑをそれぞれ論理真に設定する。その後、ＤＳＰ  １、２および３の読出し手段は、アンテナによって各々のバッファから受信されたデータをそれぞれ読み出し、特定のデータ前処理を行い、ＤＳＰ  １、２および３のビジー／アイドル・フラグは真になる。
【００５３】
次いで、ｔ２のとき、ＤＳＰ  ０の論理デバイスＲｅｑの論理値が偽であるので、ＤＳＰプロセッサの動作指示信号の論理積は偽であり、ＤＳＰ  ０の決定手段３０は、論理値に基づいて、現在のＤＳＰプロセッサがＮ＋１フレーム時間において同期して動作しないと判定する。他のＤＳＰプロセッサもまた、それに応じて、現在のＮ＋１フレーム時間において同期して動作しないと判定し、それらは、前処理の結果を放棄し、ビジー／アイドル・フラグを偽に変換することができる。次いで、フレームＮ＋１の時間内に、ＤＳＰ  ０は、前のデータ・フレームのデータ処理を完了する。フレームＮ＋１の終了およびその次のフレームの開始の前に到達する第４の割込み信号で、ＤＳＰ  ０は、動作指示信号、すなわち論理デバイスＲｅｑを論理偽に設定する。
【００５４】
次いで、フレームＮ＋２が開始するとき、直前のフレームＮの開始と同様に、あらゆるカウンタは、あらゆるＤＳＰプロセッサについて統一された同期開始時間を示すために、開始割込み信号および割込み信号インデックス０を同期して生成する。
【００５５】
このとき、それぞれのＤＳＰプロセッサは、アイドル状態にあるので、したがってフレームＮ＋２で同期して動作することができる。次いで、それぞれのプロセッサの判定手段が同期して動作できると判定した後、それぞれの設定手段は、動作指示信号の設定を行い、ｔ３のとき同期して動作し始めると判定する。詳細なステップは、上述のフレームＮに類似しており、不必要な説明は示されない。
【００５６】
上記では、ＤＳＰプロセッサが同期してバッファから読み出し、マルチアンテナＭＩＭＯシステム内の各アンテナによって受信されたデータを処理する実施例を用いて本発明について述べている。当然ながら、本発明は、各アンテナの送信データを同期して処理し、各アンテナのバッファ・ゾーンを介してデータを提供するＤＳＰに適用することもでき、各ＤＳＰの同期プロセスは、上記に言及された手順に類似する。同期動作プロセスでは、上記の読出時間と同様に、それぞれのＤＳＰプロセッサは、書込みデバイスを使用して、通信フレームの時間内のいくつかの書込み時間に、現在のＤＳＰプロセッサに対応するアンテナに接続されたバッファ・ゾーン内に通信データを書き込む。書込み時間は、現在のＤＳＰプロセッサを制御するカウンタによって提供される複数の書込み割込み信号によって示される。
【００５７】
当然ながら、ハードウェア論理回路内の論理デバイス内の上記論理設定、計算および判定の時間は非常に短く、一般に数マイクロ秒から数十マイクロ秒しか必要とせず、したがって同期に必要な時間オーバヘッドは、従来のソフトウェア・プロセス間通信に存在する数ミリ秒から数十ミリ秒よりも遥かに小さい。それは、複数のＤＳＰプロセッサをリアルタイムに同期させ、ＤＳＰプロセッサの同期処理速度を保証し、マルチアンテナＭＩＭＯ通信システムの通信速度を増加させる。さらに、本発明の実装には、論理積ゲートなど、数個の論理回路しか必要とせず、構造は、簡潔で効率的であり、実装が容易である。また、各論理積ゲートはカスケードによって接続されているので、システムの容量に従ってサービス・ボードまたはＤＳＰプロセッサを増加または減少させる必要がある場合、論理デバイスのカスケード接続を増加または減少させることだけが必要であり、それは、拡張にかなり好都合であり、同期のための時間オーバヘッドを増加させない。
【００５８】
上記は、同期して動作すべきかどうかが各ＤＳＰプロセッサの動作指示信号の論理積に従って判定される実施例に基づいて本発明について説明している。当然ながら、本発明は、論理積による同期に限定されず、たとえば、ＤＳＰプロセッサの動作指示信号が、ＤＳＰプロセッサが同期して動作できることを示すには論理偽を、またそれが動作できないことを示すには論理真を使用する場合、対応する論理関数は、各動作指示信号の論理ＯＲであり、論理ＯＲが偽である場合は、それぞれのＤＳＰプロセッサは同期して動作し、そうでない場合は、それぞれのＤＳＰプロセッサは同期して動作しない。論理回路は、技術的解決法を実施するために、数個のＯＲゲートのカスケードを使用することができる。本発明の命令によれば、当業者は、実際のシステム要件に基づいて構成、動作指示信号の判定論理、対応する論理回路を設計することができ、これらの解決策はすべて、本発明によって特許請求された保護の範囲内のものである。また、その説明では、不必要な詳細は示されない。
【００５９】
上記の実施形態では、互いに同期され、同じＧＰＳクロックによって駆動される各カウンタは、統一された同期開始時間、および同期終了時間を各ＤＳＰプロセッサにそれぞれ提供する。本発明は、これに限定されず、それぞれのカウンタは、原子時計など、同じソース周波数で数個の同期クロックによってそれぞれ駆動することもでき、またはそれぞれのＤＳＰプロセッサは、１つのカウンタ共有するなどであることが当業者には理解されよう。これらの方式および他の言及されない方式はすべて、本発明によって特許請求された保護の範囲内である。
【００６０】
上記は、無線通信のＭＩＭＯ通信デバイスにおける本発明の適用例によって、本発明について述べている。当然ながら、本発明は、これに限定されず、ネットワーク・プロトコル・シミュレーションに使用されるリアルタイム分散型コンピューティングやルータ・コンピューティングのためのマルチプロセッサ・コンピュータなど、リアルタイム分散型処理を必要とする任意のデバイスに適用することができる。本発明に基づいて、あらゆるリアルタイム分散型システムが、本発明の実施形態に言及されたマルチアンテナＭＩＭＯデバイスに等価であり、またそれに代わるものであり、また本発明は、これらの代替の等価物にも適用できることが当業者は当然予測されよう。
【００６１】
上記では本発明の実施形態について述べているが、本発明が、上記に言及された特定の実施形態に限定されず、当業者は、添付文書において特許請求された権利の範囲内で様々な変形および修正を行うことができることを理解されたい。
【図２】
0005250703.tif 000002
【図４】
0005250703.tif 000003
【図１】
0005250703.tif 000004
【図３】
0005250703.tif 000005