(57)【特許請求の範囲】
【請求項１】
ベースが入力端子に接続され、コレクタが出力端子に接続され、ＲＦ信号を増幅する増幅用トランジスタと、
前記増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、
カソードが第１の容量を介して前記入力端子に接続された第１のダイオードと、
アノードが第２の容量を介して前記出力端子に接続され、かつ第１のインダクタを介して第１の電源端子に接続された第２のダイオードと、
前記第１のダイオードのアノードと前記第２のダイオードのカソードとの間に接続され、前記入力端子側と前記出力端子側のインピーダンス不整合を低減し、前記ＲＦ信号を減衰する整合減衰回路と、
第２のインダクタを介して前記第１のダイオードのカソードに接続され、前記第１及び第２のダイオードを駆動する第１のカレントミラー回路と、
前記入力端子と前記増幅用トランジスタのベースとの間に直列に接続された第３のインダクタ及び第３の容量と、
前記第３のインダクタに並列に接続された第４の容量と、
前記第３のインダクタに並列に接続され、前記第４の容量に直列に接続されたスイッチとを備え、
前記第３のインダクタ及び前記第３の容量は、共振周波数が前記増幅用トランジスタの動作周波数帯に設定された直列共振回路を構成し、
前記第３のインダクタ及び前記第４の容量は、共振周波数が前記増幅用トランジスタの動作周波数帯に設定された並列共振回路を構成し、
増幅モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給し、前記第１のカレントミラー回路は前記第１及び第２のダイオードをＯＦＦにし、前記スイッチはＯＦＦし、
減衰モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給せず、前記第１のカレントミラー回路は前記第１及び第２のダイオードをＯＮにし、前記スイッチはＯＮすることを特徴とする電力増幅器。
【請求項２】
前記スイッチは、
カソードが前記第４の容量に接続された第３のダイオードと、
前記第３のダイオードのアノードと第２の電源端子との間に接続された抵抗と、
前記第３のダイオードのカソードに接続され、前記第３のダイオードを駆動する第２のカレントミラー回路とを有し、
増幅モードにおいて、前記第２のカレントミラー回路は前記第３のダイオードをＯＦＦにし、
減衰モードにおいて、前記第２のカレントミラー回路は前記第３のダイオードをＯＮにすることを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記スイッチは、
アノードが前記第３のダイオードのカソードと前記第４の容量に接続された第４のダイオードと、
前記第４のダイオードのカソードと前記第３のダイオードのアノードとの間に接続された第５の容量とを更に有することを特徴とする請求項２に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅モードにおいてＲＦ信号を増幅し、減衰モードにおいてＲＦ信号を減衰する電力増幅器に関し、特に最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができ、かつ減衰モードにおいて大きな電力が入力された場合の歪み特性の劣化を抑制することができる電力増幅器に関するものである。
【背景技術】
【０００２】
近年、ＣＤＭＡ（Code Division Multiple Access：符号分割多重接続）を行う携帯電話用の電力増幅器や、無線ＬＡＮ用の電力増幅器として、ＧａＡｓ−ＨＢＴ（ヘテロ接合バイポーラトランジスタ）電力増幅器が広く用いられている。
【０００３】
ＧａＡｓ−ＨＢＴは、負のゲートバイアス電圧を必要としないため、単一電源で動作可能であり、かつＧａＡｓ−ＦＥＴより均一なデバイス特性を得ることができる。このため、近年盛んに携帯電話や無線ＬＡＮをはじめとするＧａＡｓ系電力増幅器に適用されている。
【０００４】
しかし、通常のＧａＡｓ−ＨＢＴプロセスでＲＦ（高周波）スイッチ素子を構成する場合、ゲート電圧印加だけでチャネルをＯＮできるスイッチを形成できない。そのため、ｐ−ｉ−ｎ接合に近い接合を持つベース・コレクタ間接合のダイオード（ＢＣダイオード）を用いたスイッチが用いられる（例えば、特許文献１参照）。ベース・コレクタ間ダイオードを用いたアッテネータを増幅段に挿入することで、ステップ減衰機能を実現することができる。
【０００５】
上記のようにステップ減衰機能を有するアッテネータを増幅段に挿入する以外にも、バイパス回路を増幅段に設けてステップ減衰機能を実現してもよい。図１３は、バイパス回路を増幅段に設けた３段電力増幅器を示すブロック図である。３段の電力増幅器Ａ１〜Ａ３にそれぞれバイアス電流を供給するバイアス回路Ｂ１〜Ｂ２が設けられている。制御端子Ｖｒｅｆからバイアス回路Ｂ１，Ｂ３に制御電圧が供給され、制御端子Ｖｒｅｆ２からバイアス回路Ｂ２に制御電圧が供給される。そして、第２段の電力増幅器Ａ２に、抵抗Ｒｆ２及びキャパシタＣｆ２からなるバイパス回路が設けられている。
【０００６】
図１４は、図１３の２段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。電力増幅器は、コレクタ電源端子Ｖｃｃ２、増幅用トランジスタＴｒ２、インダクタＬ、容量Ｃを有する。バイアス回路は、コレクタ電源端子Ｖｃｂ２、トランジスタＴｒｂ１〜Ｔｒｂ５、抵抗Ｒｂｂ１〜Ｒｂｂ７を有する。そして、電力増幅器の増幅用トランジスタＴｒ２のベースとコレクタの間に、抵抗Ｒｆ２及びキャパシタＣｆ２からなるバイパス回路が設けられている。
【０００７】
図１３の回路の動作について説明する。制御端子Ｖｒｅｆ，Ｖｒｅｆ２に例えば３Ｖを印加した場合、全ての電力増幅器Ａ１〜Ａ３にバイアス電流が供給されるため、電力増幅器Ａ１〜Ａ３は通常の増幅動作を行う。一方、制御端子Ｖｒｅｆ２に０Ｖを印加すると、２段目の電力増幅器Ａ２にだけバイアス電流が供給されないので電力増幅器Ａ２はＯＦＦとなり、ＲＦ信号はバイパス回路（抵抗Ｒｆ２及びキャパシタＣｆ２）を介して３段目の電力増幅器Ａ３に伝達される。この際、抵抗Ｒｆ２の抵抗値とキャパシタＣｆ２の容量値を適当な値に設定しておくことで、ＲＦ信号は所定の減衰を受ける。
【０００８】
例えば、制御端子Ｖｒｅｆ２に３Ｖを印加した場合の電力増幅器Ａ２の利得を１０ｄＢ、電力増幅器Ａ１，Ａ３の利得を２０ｄＢ、制御端子Ｖｒｅｆ２に０Ｖを印加した場合にバイパス回路（抵抗Ｒｆ２及びキャパシタＣｆ２）を通過する信号の利得を−１０ｄＢとすると、図１３の回路は、制御端子Ｖｒｅｆ２に印加する電圧に応じて、利得３０ｄＢと利得１０ｄＢの２つの状態を実現することができる。即ち、２段目の電力増幅器Ａ２とバイパス回路は、０ｄＢと２０ｄＢのステップ減衰機能を実現することができる。
【０００９】
図１３，図１４の回路は、バイアス回路を含めて全て２Ｖｂｉ以上の電圧で動作可能なので、最低動作電圧は２Ｖｂｉ（＝２．４〜２．６Ｖ）となり、３Ｖでの動作が可能である。また、減衰モードにおいて２段目の電力増幅器Ａ２をＯＦＦするので、減衰モードにおける消費電流を、ステップ減衰機能を有するアッテネータを増幅段に挿入した回路よりも低減することができる。但し、電力増幅器Ａ２をＯＦＦしても、初段の電力増幅器Ａ１から大きな電力が入力されると、増幅用トランジスタＴｒ２の自己バイアス効果によって増幅用トランジスタＴｒ２がＯＦＦからＯＮになる。この変化は、挿入損失が変化する状態に対応する。従って、減衰状態を維持できる許容入力電力は、増幅用トランジスタＴｒ２のサイズ（エミッタ総接合面積）とＯＦＦのベースバイアス電圧に依存する。一方、ステップ減衰機能を有するアッテネータを増幅段に挿入した回路は、全ての電力増幅器がＯＮになるので、許容入力電力は減衰器の通過状態及び減衰状態におけるバイアス電流及びバイアス電圧だけに依存する。
【００１０】
【特許文献１】特開２００３−３４７８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１３，図１４の回路には次の問題がある。まず、２段目の電力増幅器Ａ２をＯＦＦした際に１−２段間及び２−３段間に大きなインピーダンス不整合が生じやすい。これは、１−２段間及び２−３段間の整合回路を受動素子だけで構成するため、増幅モードと減衰モードの両方で段間のインピーダンスを整合させることが容易ではないからである。段間のインピーダンス不整合が大きいと、負荷変動時における増幅器の発振や反射利得発生の要因になりやすく動作上好ましくない。
【００１２】
また、抵抗Ｒｆ２及びキャパシタＣｆ２は増幅モードにおいてフィードバック回路として動作するので、電力増幅器の設計とバイパス回路の設計を独立して行うことができない。つまり、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができない。
【００１３】
この問題を解決するために、発明者は図１５の回路を考案した。図１５は、電力増幅器の参考例を示す回路図である。ＲＦ信号を増幅する増幅用トランジスタＴｒ２のベースが入力整合回路Ｍ１及び容量Ｃ１を介して入力端子ＩＮに接続され、コレクタが出力整合回路Ｍ２及び容量Ｃ２を介して出力端子ＯＵＴに接続され、エミッタが接地されている。コレクタ電源端子Ｖｃｃ２と出力整合回路Ｍ２の間にインダクタＬが設けられている。バイアス回路Ｂ２は、制御端子Ｖｒｅｆ２に印加された電圧に応じて、増幅用トランジスタＴｒ２のベースにバイアス電流を供給する。
【００１４】
この基本的な増幅器の構成に加えて、整合減衰回路ＭＡ、ＢＣダイオードＤａ１，Ｄａ２、容量Ｃａ１，Ｃａ２、インダクタＬａ１，Ｌａ２、カレントミラー回路ＣＭ１、抵抗Ｒａ１、制御端子Ｖｃｎｔが設けられている。整合減衰回路ＭＡは、入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減し、ＲＦ信号を減衰する。カレントミラー回路ＣＭ１は、参照電流Ｉｃｎｔに応じてＢＣダイオードＤａ１，Ｄａ２に電流Ｉａ２を流して、ＢＣダイオードＤａ１，Ｄａ２を駆動する。
【００１５】
図１５の回路の動作について説明する。例えば、制御端子Ｖｒｅｆ２に３Ｖ、コレクタ電源端子Ｖｃｃ２に３Ｖ、制御端子Ｖｃｎｔに０Ｖを印加した場合（増幅モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒ２にバイアス電流を供給する。そして、参照電流Ｉｃｎｔが流れないため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れない。従って、ＲＦ信号は、パス１を通って、増幅用トランジスタＴｒ２により増幅される。この際、ＢＣダイオードＤａ１，Ｄａ２がＯＦＦのため、パス２へのＲＦ信号の漏洩はほとんどない。
【００１６】
一方、制御端子Ｖｒｅｆ２に０Ｖ、制御端子Ｖｃｎｔに３Ｖを印加した場合（減衰モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒ２にバイアス電流を供給しない。そして、参照電流Ｉｃｎｔが流れるため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れる。即ち、カレントミラー回路ＣＭ１はＢＣダイオードＤａ１，Ｄａ２をＯＮにする。従って、ＲＦ信号は、パス２を通って、整合減衰回路ＭＡにより減衰される。
【００１７】
図１５の回路において、整合減衰回路ＭＡは入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減するため、減衰モードにおける入出力のインピーダンス不整合を低減することができる。また、増幅モードにおいてＢＣダイオードＤａ１，Ｄａ２をＯＦＦにするため、バイパス回路の電力増幅器への影響を大幅に低減することができる。これにより、電力増幅器の設計とバイパス回路の設計を独立して行うことができる。即ち、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができる。
【００１８】
しかし、図１５の回路では、ベース電圧がＤＣ的に０Ｖで増幅用トランジスタＴｒ２がＯＦＦの状態（減衰モード）でも、大きな電力が増幅用トランジスタＴｒ２に入力されると、自己バイアス効果によってコレクタ電流が流れ、信号歪みが急激に増加するという問題があった。図１６は、図１５の回路の減衰モードにおける出力特性を示す図である。信号の歪みを第３次相互変調歪みＰｉｍ３で表している。コレクタ電流Ｉｃ２が０ｍＡから立ち上がるＡ点において、急激な信号歪みの増加が観測された。なお、Ａ点における入力電力は、増幅用トランジスタＴｒ２の総エミッタ面積にあまり依存せず、ベース電圧０Ｖにおいて１５ｄＢｍ〜１７ｄＢｍ程度である。
【００１９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができ、かつ減衰モードにおいて大きな電力が入力された場合の歪み特性の劣化を抑制することができる電力増幅器を得るものである。
【課題を解決するための手段】
【００２１】
本発明は、ベースが入力端子に接続され、コレクタが出力端子に接続され、ＲＦ信号を増幅する増幅用トランジスタと、前記増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、カソードが第１の容量を介して前記入力端子に接続された第１のダイオードと、アノードが第２の容量を介して前記出力端子に接続され、かつ第１のインダクタを介して第１の電源端子に接続された第２のダイオードと、前記第１のダイオードのアノードと前記第２のダイオードのカソードとの間に接続され、前記入力端子側と前記出力端子側のインピーダンス不整合を低減し、前記ＲＦ信号を減衰する整合減衰回路と、第２のインダクタを介して前記第１のダイオードのカソードに接続され、前記第１及び第２のダイオードを駆動する第１のカレントミラー回路と、前記入力端子と前記増幅用トランジスタのベースとの間に直列に接続された第３のインダクタ及び第３の容量と、前記第３のインダクタに並列に接続された第４の容量と、前記第３のインダクタに並列に接続され、前記第４の容量に直列に接続されたスイッチとを備え、前記第３のインダクタ及び前記第３の容量は、共振周波数が前記増幅用トランジスタの動作周波数帯に設定された直列共振回路を構成し、前記第３のインダクタ及び前記第４の容量は、共振周波数が前記増幅用トランジスタの動作周波数帯に設定された並列共振回路を構成し、増幅モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給し、前記第１のカレントミラー回路は前記第１及び第２のダイオードをＯＦＦにし、前記スイッチはＯＦＦし、減衰モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給せず、前記第１のカレントミラー回路は前記第１及び第２のダイオードをＯＮにし、前記スイッチはＯＮすることを特徴とする電力増幅器である。
【発明の効果】
【００２３】
本発明により、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができ、かつ減衰モードにおいて大きな電力が入力された場合の歪み特性の劣化を抑制することができる電力増幅器を得ることができる。
【発明を実施するための最良の形態】
【００２４】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す回路図である。この電力増幅器は、ＧａＡｓ−ＨＢＴプロセスにより形成されている。
【００２５】
ＲＦ信号を増幅する増幅用トランジスタＴｒ２のベースが入力整合回路Ｍ１及び容量Ｃ１を介して入力端子ＩＮに接続され、コレクタが出力整合回路Ｍ２及び容量Ｃ２を介して出力端子ＯＵＴに接続され、エミッタが接地されている。コレクタ電源端子Ｖｃｃ２と出力整合回路Ｍ２の間にインダクタＬが設けられている。バイアス回路Ｂ２は、制御端子Ｖｒｅｆ２に印加された電圧に応じて、増幅用トランジスタＴｒ２のベースにバイアス電流を供給する。
【００２６】
ＢＣダイオードＤａ１（第１のダイオード）のカソードが容量Ｃａ１（第１の容量）、容量Ｃ１及び入力整合回路Ｍ１を介して入力端子ＩＮに接続されている。ＢＣダイオードＤａ２（第２のダイオード）のアノードが、容量Ｃａ２（第２の容量）、出力整合回路Ｍ２及び容量Ｃ２を介して出力端子ＯＵＴに接続され、かつインダクタＬａ１（第１のインダクタ）を介してコレクタ電源端子Ｖｃｃ２（第１の電源端子）に接続されている。
【００２７】
整合減衰回路ＭＡがＢＣダイオードＤａ１のアノードとＢＣダイオードＤａ２のカソードとの間に接続されている。整合減衰回路ＭＡは、ＢＣダイオードＤａ１のアノードに接続された端子Ｖａ１と、ＢＣダイオードＤａ２のカソードに接続された端子Ｖａ２とを有する。図２は、整合減衰回路の第１の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、減衰量を設定する抵抗Ｒａ２が接続されている。そして、整合減衰回路ＭＡは、抵抗Ｒａ２の抵抗値に応じて、入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減し、ＲＦ信号を減衰する。
【００２８】
カレントミラー回路ＣＭ１（第１のカレントミラー回路）が、インダクタＬａ２（第２のインダクタ）を介してＢＣダイオードＤａ１のカソードに接続されている。抵抗Ｒａ１（第１の抵抗）は、制御端子Ｖｃｎｔに印加された電圧に応じて、カレントミラー回路ＣＭ１の参照電流Ｉｃｎｔを生成する。カレントミラー回路ＣＭ１は、トランジスタＴｒａ１，Ｔｒａ２を有する。トランジスタＴｒａ１のベース及びコレクタは抵抗Ｒａ１に接続され、エミッタは接地されている。トランジスタＴｒａ２のベースはトランジスタＴｒａ１のベースに接続され、コレクタはインダクタＬａ２に接続され、エミッタは接地されている。カレントミラー回路ＣＭ１は、参照電流Ｉｃｎｔに応じてＢＣダイオードＤａ１，Ｄａ２に電流Ｉａ２を流して、ＢＣダイオードＤａ１，Ｄａ２を駆動する。
【００２９】
増幅用トランジスタＴｒ２のベースと接地点との間に直列共振回路ＳＲＣが接続されている。直列共振回路ＳＲＣは、直列に接続されたインダクタＬｒ１と容量Ｃｒ１を有する。直列共振回路ＳＲＣの共振周波数は、増幅用トランジスタＴｒ２の動作周波数帯に設定されている。
【００３０】
直列共振回路ＳＲＣと接地点との間にスイッチＳＷが接続されている。スイッチＳＷは、アノードが直列共振回路ＳＲＣに接続され、カソードが接地点に接続されたＢＣダイオードＤｒ１（第３のダイオード）と、ＢＣダイオードＤｒ１のアノードと制御端子Ｖｃｎｔ２との間に接続された抵抗Ｒｒ１とを有する。
【００３１】
図１の回路の動作について説明する。例えば、制御端子Ｖｒｅｆ２に３Ｖ、コレクタ電源端子Ｖｃｃ２に３Ｖ、制御端子Ｖｃｎｔに０Ｖを印加した場合（増幅モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒ２にバイアス電流を供給する。そして、参照電流Ｉｃｎｔが流れないため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れない。即ち、カレントミラー回路ＣＭ１はＢＣダイオードＤａ１，Ｄａ２をＯＦＦにする。従って、ＲＦ信号は、パス１を通って、増幅用トランジスタＴｒ２により増幅される。この際、ＢＣダイオードＤａ１，Ｄａ２がＯＦＦのため、パス２へのＲＦ信号の漏洩はほとんどない。
【００３２】
一方、制御端子Ｖｒｅｆ２に０Ｖ、制御端子Ｖｃｎｔに３Ｖを印加した場合（減衰モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒ２にバイアス電流を供給しない。そして、参照電流Ｉｃｎｔが流れるため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れる。即ち、カレントミラー回路ＣＭ１はＢＣダイオードＤａ１，Ｄａ２をＯＮにする。従って、ＲＦ信号は、パス２を通って、整合減衰回路ＭＡにより減衰される。インダクタＬａ１，Ｌａ２のインダクタ値を適当な値に設定しておけば、入力端子ＩＮ及び出力端子ＯＵＴから増幅用トランジスタＴｒ２側を見た反射損失の増幅動作と減衰動作における変化を小さくすることができる。
【００３３】
以上説明したように、整合減衰回路ＭＡは入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減するため、減衰モードにおける入出力のインピーダンス不整合を低減することができる。
【００３４】
また、増幅モードにおいてＢＣダイオードＤａ１，Ｄａ２をＯＦＦにするため、バイパス回路の電力増幅器への影響を大幅に低減することができる。これにより、電力増幅器の設計とバイパス回路の設計を独立して行うことができる。即ち、電力増幅器のトランジスタサイズ（総エミッタ面積）やバイパス回路の減衰量などを自由に設計することができる。
【００３５】
また、カレントミラー回路ＣＭ１によりＢＣダイオードＤａ１，Ｄａ２を駆動するため、ＢＣダイオードＤａ１，Ｄａ２のＯＮとＯＦＦ（即ち、減衰モードと増幅モード）を、御電圧端子Ｖｃｎｔに印加する正の電圧と０Ｖで切り替えることができる。そして、２つのＢＣダイオードＤａ１，Ｄａ２の電圧Ｖｂｉと増幅用トランジスタＴｒ２のコレクタ・エミッタ間のオン電圧Ｖｃｅとの和（２Ｖｂｉ＋Ｖｃｅ）で最低動作電圧が決まるので、最低動作電圧を約２．６Ｖ〜２．８Ｖに低減することができる。このため、電源電圧３．３Ｖにおいても動作可能である。ただし、ＢＣダイオードＤａ１，Ｄａ２に電流を流すことでバイパス回路を動作させるので、減衰モードの動作電流は従来の回路（図１４）に比べて増加する。
【００３６】
以上の動作及び効果は図１５の回路と同じであるが、本実施の形態では更に以下の動作を行う。増幅モードにおいて、制御端子Ｖｃｎｔ２にＬｏｗレベルの電圧（例えば０Ｖ）が印加される。これにより、ＢＣダイオードＤｒ１がＯＦＦになり、スイッチＳＷはＯＦＦとなる。従って、増幅モードにおいて、バイパス経路だけでなく直列共振回路ＳＲＣも動作せず、ＲＣ信号に対して直列共振回路ＳＲＣはほとんど影響を与えない。
【００３７】
一方、減衰モードにおいて、制御端子Ｖｃｎｔ２にＨｉｇｈレベルの電圧（例えば３Ｖ）が印加される。これにより、ＢＣダイオードＤｒ１がＯＮになり、スイッチＳＷはＯＮとなる。従って、直列共振回路ＳＲＣが動作して、増幅用トランジスタＴｒ２のベースに入力されるＲＦ信号を抑制する。なお、減衰モードにおいて、バイパス経路へ向かうＲＦ信号も同時に直列共振回路ＳＲＣの影響を受けるが、バイパス経路に設けた整合減衰回路ＭＡの回路定数や容量Ｃａ１，Ｃａ２の容量値を調整することで、反射損失を劣化させることなく減衰モードを実現することができる。
【００３８】
図３は、図１の回路の減衰モードにおける出力特性を示す図である。図１の回路の出力特性を実線で表し、参考のために図１５の回路の出力特性を破線で表している。図１の回路では、図１５の回路に比べて、コレクタ電流Ｉｃ２が立ち上がる入力電力レベルが約２〜３ｄＢ高くなる（Ａ点からＢ点に移動）。これにより、減衰モードにおいて大きな電力が入力された場合の歪み特性（Ｐｉｍ３）の劣化を抑制することができる。なお、ＢＣダイオードＤａ１，Ｄａ２に十分なバイアス電流を与えることで、バイパス経路側で生じる歪みが図３のＡ点やＢ点の劣化に影響しないようにしている。
【００３９】
なお、整合減衰回路ＭＡを図４〜図６の何れかの回路構成としてもよい。図４は、整合減衰回路の第２の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ１、抵抗Ｒａａ１、抵抗Ｒａａ２及びインダクタＬａａ２が直列に接続されている。インダクタＬａａ１と抵抗Ｒａａ１の接続点と接地点との間に容量Ｃａａ１が接続されている。抵抗Ｒａａ１と抵抗Ｒａａ２の接続点と接地点との間に、抵抗Ｒａａ３及び容量Ｃａａ３が直列に接続されている。抵抗Ｒａａ２とインダクタＬａａ２の接続点と接地点との間に容量Ｃａａ２が接続されている。
【００４０】
図５は、整合減衰回路の第３の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ１、抵抗Ｒａａ３及びインダクタＬａａ２が直列に接続されている。インダクタＬａａ１と抵抗Ｒａａ３の接続点と接地点との間に、抵抗Ｒａａ１及び容量Ｃａａ１が直列に接続されている。抵抗Ｒａａ３とインダクタＬａａ２の接続点と接地点との間に、抵抗Ｒａａ２及び容量Ｃａａ２が直列に接続されている。
【００４１】
図６は、整合減衰回路の第４の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ２が接続されている。インダクタＬａａ２の一端と接地点との間に、抵抗Ｒａａ２及び容量Ｃａａ２が直列に接続されている。
【００４２】
整合減衰回路ＭＡを図４〜図６の何れかの回路構成とすることにより、減衰モードにおけるインピーダンス整合と減衰の両方の機能を図２の回路構成とした場合よりも確実に実現することができる。
【００４３】
実施の形態２．
図７は、本発明の実施の形態２に係る電力増幅器を示す回路図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００４４】
スイッチＳＷの構成以外は実施の形態１と同じである。スイッチＳＷは、ＢＣダイオードＤｒ１（第３のダイオード）と、抵抗Ｒｒ１，Ｒｒ２と、カレントミラー回路ＣＭ２（第２のカレントミラー回路）と、容量Ｃｒ２とを有する。ＢＣダイオードＤｒ１のアノードは直列共振回路ＳＲＣに接続されている。抵抗Ｒｒ２はＢＣダイオードＤｒ１のアノードとバイアス回路Ｂ２の電源端子Ｖｃｂ２（第２の電源端子）との間に接続されている。カレントミラー回路ＣＭ２は、ＢＣダイオードＤｒ１のカソードに接続され、ＢＣダイオードＤｒ１を駆動する。
【００４５】
抵抗Ｒｒ１は、制御端子Ｖｃｎｔ２に印加された電圧に応じて、カレントミラー回路ＣＭ２の参照電流Ｉｃｎｔ２を生成する。カレントミラー回路ＣＭ２は、トランジスタＴｒｒ１，Ｔｒｒ２を有する。トランジスタＴｒｒ１のベース及びコレクタは抵抗Ｒｒ１に接続され、エミッタは接地されている。トランジスタＴｒｒ２のベースはトランジスタＴｒｒ１のベースに接続され、コレクタはＢＣダイオードＤｒ１のカソードに接続され、エミッタは接地されている。また、トランジスタＴｒｒ２のコレクタと接地点との間に容量Ｃｒ２が接続されている。この容量Ｃｒ２はカレントミラー回路ＣＭ２のバイパス容量である。
【００４６】
カレントミラー回路ＣＭ２は、参照電流Ｉｃｎｔ２に応じてＢＣダイオードＤｒ１に電流Ｉｒ２を流して、ＢＣダイオードＤｒ１を駆動する。ここでは、増幅モードにおいて、カレントミラー回路ＣＭ２はＢＣダイオードＤｒ１をＯＦＦにし、減衰モードにおいて、カレントミラー回路ＣＭ２はＢＣダイオードＤｒ１をＯＮにする。これにより、実施の形態１と同様の効果を得ることができる。
【００４７】
また、バイアス回路Ｂ２の電源端子Ｖｃｂ２を用いてＢＣダイオードＤｒ１へバイアス電流を供給するため、制御端子Ｖｃｎｔ２に流す電流を実施の形態１よりも削減することができる。実用上、制御端子Ｖｃｎｔ２への電流供給は電流容量の小さな回路で行う場合が多いので、この電流削減は製品化する上で重要である。その他、実施の形態１と同様の効果を得ることができる。
【００４８】
実施の形態３．
図８は、本発明の実施の形態３に係る電力増幅器を示す回路図である。実施の形態１，２と同じ構成要素には同じ番号を付し、説明を省略する。
【００４９】
容量Ｃ１と増幅用トランジスタＴｒ２のベースとの間に、インダクタＬｒ１（第３のインダクタ）及び容量Ｃｒ２（第３の容量）が直列に接続されている。容量Ｃｒ１（第４の容量）がインダクタＬｒ１に並列に接続されている。スイッチＳＷが、インダクタＬｒ１に並列に接続され、容量Ｃｒ１に直列に接続されている。
【００５０】
インダクタＬｒ１及び容量Ｃｒ２は、共振周波数が増幅用トランジスタＴｒ２の動作周波数帯に設定された直列共振回路を構成する。また、インダクタＬｒ１及び容量Ｃｒ１は、共振周波数が増幅用トランジスタＴｒ２の動作周波数帯に設定された並列共振回路を構成する。
【００５１】
スイッチＳＷは、ＢＣダイオードＤｒ１（第３のダイオード）と、抵抗Ｒｒ１，Ｒｒ２と、カレントミラー回路ＣＭ２（第２のカレントミラー回路）と、インダクタＬｒ２とを有する。ＢＣダイオードＤｒ１のカソードは容量Ｃｒ１に接続され、アノードはインダクタＬｒ１及び容量Ｃｒ２に接続されている。抵抗Ｒｒ２は、ＢＣダイオードＤｒ１のアノードとバイアス回路Ｂ２の電源端子Ｖｃｂ２（第２の電源端子）との間に接続されている。カレントミラー回路ＣＭ２は、インダクタＬｒ２を介してＢＣダイオードＤｒ１のカソードに接続され、ＢＣダイオードＤｒ１を駆動する。抵抗Ｒｒ１は、制御端子Ｖｃｎｔ２に印加された電圧に応じて、カレントミラー回路ＣＭ２の参照電流Ｉｃｎｔ２を生成する。
【００５２】
増幅モードにおいて、制御端子Ｖｃｎｔ２にＬｏｗレベルの電圧（例えば０Ｖ）が印加され、カレントミラー回路ＣＭ２はＢＣダイオードＤｒ１をＯＦＦにし、スイッチＳＷはＯＦＦする。従って、ＲＦ信号は容量Ｃｒ１には流れない。そして、インダクタＬｒ１及び容量Ｃｒ２は動作周波数帯で直列共振するため、入力端子ＩＮから入力されたＲＦ信号は増幅用トランジスタＴｒ２のベースに効率良く伝達される。
【００５３】
一方、減衰モードにおいて、制御端子Ｖｃｎｔ２にＨｉｇｈレベルの電圧（例えば３Ｖ）が印加され、カレントミラー回路ＣＭ２はＢＣダイオードＤｒ１をＯＮにし、スイッチＳＷはＯＮする。従って、ＲＦ信号は容量Ｃｒ１に流れる。そして、インダクタＬｒ１及び容量Ｃｒ１は動作周波数帯で並列共振するため、増幅用トランジスタＴｒ２のベースに入力されるＲＦ信号を抑制する。これにより、実施の形態１と同様に、減衰モードにおいて大きな電力が入力された場合の歪み特性の劣化を抑制することができる。
【００５４】
また、バイアス回路Ｂ２の電源端子Ｖｃｂ２を用いてＢＣダイオードＤｒ１へバイアス電流を供給するため、制御端子Ｖｃｎｔ２に流す電流を実施の形態２と同様に削減することができる。その他、実施の形態１と同様の効果を得ることができる。
【００５５】
実施の形態４．
図９は、本発明の実施の形態４に係る電力増幅器を示す回路図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００５６】
実施の形態３との違いは、スイッチＳＷが、ＢＣダイオードＤｒ２（第４のダイオード）と容量Ｃｒ３（第５の容量）を更に有するＡＣ結合スタック型ダイオードスイッチである点である。ＢＣダイオードＤｒ２のアノードはＢＣダイオードＤｒ１のカソードと容量Ｃｒ１に接続されている。容量Ｃｒ３は、ＢＣダイオードＤｒ２のカソードとＢＣダイオードＤｒ１のアノードとの間に接続されている。
【００５７】
ＡＣ結合スタック型ダイオードスイッチの許容送信電力は、同一バイアス電流条件におけるダイオード１個の許容送信電力の４倍である。従って、減衰モードにおけるＢＣダイオードＤｒ１のバイアス電流を実施の形態３の半分に削減できるため、制御端子Ｖｃｎｔ２に流す電流も削減できる。その他、実施の形態３と同様の効果を得ることができる。
【００５８】
実施の形態５．
図１０は、本発明の実施の形態５に係る電力増幅器を示す回路図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００５９】
実施の形態１との違いは、直列共振回路ＳＲＣの代わりに、増幅用トランジスタＴｒ２のベースに負電圧発生回路ＮＶＧが接続されている点である。
【００６０】
負電圧発生回路ＮＶＧは、容量Ｃｎ０，Ｃｎ１（第３の容量）と、トランジスタＴｒｎ１（第１のトランジスタ）と、抵抗Ｒｎ０，Ｒｎ１，Ｒｎ２と、スイッチＳＷと、トランジスタＴｒｎ２（第２のトランジスタ）と、容量Ｃｎ２（第４の容量）とを有する。スイッチＳＷは、ベースが抵抗Ｒｎ３を介して制御端子Ｖｃｎｔ２に接続され、エミッタが接地されたトランジスタＴｒｎ３を有する。
【００６１】
容量Ｃｎ０は、入力整合回路Ｍ１及び容量Ｃ１を介して入力端子ＩＮに接続されている。容量Ｃｎ１及び抵抗Ｒｎ１は、容量Ｃｎ０直列に接続されている。抵抗Ｒｎ０の一端は制御端子Ｖｃｎｔ２に接続され、他端は容量Ｃｎ０，Ｃｎ１に接続されている。
【００６２】
トランジスタＴｒｎ１のベース及びコレクタは、容量Ｃｎ１及び抵抗Ｒｎ１を介して容量Ｃｎ０に接続されている。トランジスタＴｒｎ１のエミッタとバイアス回路Ｂ２の電源端子Ｖｃｂ２（第２の電源端子）との間に抵抗Ｒｎ２が接続されている。スイッチＳＷは、トランジスタＴｒｎ１のエミッタと接地点との間に接続されている。
【００６３】
トランジスタＴｒｎ２のエミッタは、抵抗Ｒｎ１を介して容量Ｃｎ１に接続されている。容量Ｃｎ２の一端は、トランジスタＴｒｎ２のベース及びコレクタに接続され、かつインダクタＬｎ１（第４のインダクタ）を介して増幅用トランジスタＴｒ２のベースに接続されている。容量Ｃｎ２の他端は接地されている。
【００６４】
図１０の回路の動作について説明する。増幅モードにおいて、制御端子Ｖｃｎｔ２にＬｏｗレベルの電圧（例えば０Ｖ）が印加され、スイッチＳＷがＯＦＦし、負電圧発生回路ＮＶＧは動作しない。
【００６５】
一方、減衰モードにおいて、制御端子Ｖｃｎｔ２にＨｉｇｈレベルの電圧（例えば３Ｖ）が印加され、スイッチＳＷがＯＮする。そして、トランジスタＴｒｎ１のベース・エミッタ間電圧を超えるＲＦ信号が入力されると、容量Ｃｎ０，Ｃｎ１に充電した電荷が反転して容量Ｃｎ２に充電される。こうして負電圧発生回路ＮＶＧは増幅用トランジスタＴｒ２のベースに負のバイアス電圧を印加する。従って、増幅用トランジスタＴｒ２の自己バイアス効果でコレクタ電流Ｉｃ２が流れるような入力電力のレベルが高くなる。これにより、実施の形態１と同様に、減衰モードにおいて大きな電力が入力された場合の歪み特性の劣化を抑制することができる。シミュレーションでは約４〜５ｄＢの改善効果を確認した。その他、実施の形態１と同様の効果を得ることができる。
【００６６】
実施の形態６．
図１１は、本発明の実施の形態６に係る電力増幅器を示す回路図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００６７】
実施の形態５との違いは、トランジスタＴｒｎ１のベースが抵抗Ｒｎ５を介して容量Ｃｎ０と容量Ｃｎ１の間に接続されている点である。これにより、トランジスタＴｒｎ１のＯＮ／ＯＦＦ動作が入力ＲＦ信号に連動して行われるので、同じ入力電力で実施の形態５よりも大きな負のバイアス電圧を発生できる。その他、実施の形態５と同様の効果を得ることができる。
【００６８】
実施の形態７．
図１２は、本発明の実施の形態７に係る電力増幅器を示す回路図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００６９】
実施の形態６との違いは、負電圧発生回路ＮＶＧの容量Ｃｎ０が容量Ｃ１を介さずに入力端子ＩＮに直接に接続されている点である。負電圧発生回路ＮＶＧは大きな電圧振幅が印加されるほど大きな負電圧を発生できるため、インピーダンスの低い増幅用トランジスタＴｒ２のベース近傍よりインピーダンスの高い入力端子ＩＮに容量Ｃｎ０を直接に接続する方が、より大きな入力振幅を負電圧発生回路ＮＶＧに入力することができる。これにより、同じ入力電力で実施の形態６よりも大きな負のバイアス電圧を発生することができる。その他、実施の形態６と同様の効果を得ることができる。
【００７０】
上記の実施の形態１〜７に係る電力増幅器は、図１３の２段目の電力増幅器、バイアス回路及びバイパス回路に適用することができる。これにより、電力増幅器Ａ２をＯＦＦした際に、初段の電力増幅器Ａ１から大きな電力が入力された場合の歪み特性の劣化を抑制することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１に係る電力増幅器を示す回路図である。
【図２】整合減衰回路の第１の例を示す回路図である
【図３】図１の回路の減衰モードにおける出力特性を示す図である。
【図４】整合減衰回路の第２の例を示す回路図である。
【図５】整合減衰回路の第３の例を示す回路図である。
【図６】整合減衰回路の第４の例を示す回路図である。
【図７】本発明の実施の形態２に係る電力増幅器を示す回路図である。
【図８】本発明の実施の形態３に係る電力増幅器を示す回路図である。
【図９】本発明の実施の形態４に係る電力増幅器を示す回路図である。
【図１０】本発明の実施の形態５に係る電力増幅器を示す回路図である。
【図１１】本発明の実施の形態６に係る電力増幅器を示す回路図である。
【図１２】本発明の実施の形態７に係る電力増幅器を示す回路図である。
【図１３】バイパス回路を増幅段に設けた３段電力増幅器を示すブロック図である。
【図１４】図１３の２段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。
【図１５】電力増幅器の参考例を示す回路図である。
【図１６】図１５の回路の減衰モードにおける出力特性を示す図である。
【符号の説明】
【００７２】
Ｂ２  バイアス回路
Ｃａ１  容量（第１の容量）
Ｃａ２  容量（第２の容量）
Ｃｒ２，Ｃｎ０，Ｃｎ１  容量（第３の容量）
Ｃｒ１，Ｃｎ２  容量（第４の容量）
Ｃｒ３  容量（第５の容量）
ＣＭ１  カレントミラー回路（第１のカレントミラー回路）
ＣＭ２  カレントミラー回路（第２のカレントミラー回路）
Ｄａ１  ＢＣダイオード（第１のダイオード）
Ｄａ２  ＢＣダイオード（第２のダイオード）
Ｄｒ１  ＢＣダイオード（第３のダイオード）
Ｄｒ２  ＢＣダイオード（第４のダイオード）
ＩＮ  入力端子
Ｌａ１  インダクタ（第１のインダクタ）
Ｌａ２  インダクタ（第２のインダクタ）
Ｌｒ１  インダクタ（第３のインダクタ）
Ｌｎ１  インダクタ（第４のインダクタ）
ＭＡ  整合減衰回路
ＮＶＧ  負電圧発生回路
ＯＵＴ  出力端子
Ｒｒ１，Ｒｒ２，Ｒｎ２  抵抗
ＳＲＣ  直列共振回路
ＳＷ  スイッチ
Ｔｒ２  増幅用トランジスタ
Ｔｒｎ１  トランジスタ（第１のトランジスタ）
Ｔｒｎ２  トランジスタ（第２のトランジスタ）
Ｖｃｃ２  コレクタ電源端子（第１の電源端子）
Ｖｃｂ２  バイアス回路の電源端子（第２の電源端子）
Ｖｃｎｔ２  制御端子
【図１】
0005141389.tif 000002
【図２】
0005141389.tif 000003
【図３】
0005141389.tif 000004
【図４】
0005141389.tif 000005
【図５】
0005141389.tif 000006
【図６】
0005141389.tif 000007
【図７】
0005141389.tif 000008
【図８】
0005141389.tif 000009
【図９】
0005141389.tif 000010
【図１０】
0005141389.tif 000011
【図１１】
0005141389.tif 000012
【図１２】
0005141389.tif 000013
【図１３】
0005141389.tif 000014
【図１４】
0005141389.tif 000015
【図１５】
0005141389.tif 000016
【図１６】
0005141389.tif 000017