(57)【特許請求の範囲】
【請求項１】
透光性の絶縁性基板上に形成された下部電極、半導体層及び透明な上部電極の積層構成からなる薄膜のフォトダイオードと、光入力に応じて前記フォトダイオードに誘起された電荷を転送する転送用ＴＦＴ（Thin Film Transistor）と、前記転送された電荷を蓄積する電荷蓄積用コンデンサと、該電荷蓄積用コンデンサに蓄積された電荷を電荷読み出し用信号線に転送する読み出し用ＴＦＴとを備えてなると共に、
前記フォトダイオードの一端は接地電位に接続され、他端は前記転送用ＴＦＴのソース／ドレイン電極に接続され、かつ、
前記絶縁性基板と前記フォトダイオードとの間には遮光膜が介挿され、前記フォトダイオードを構成する前記下部電極と前記遮光膜との間には絶縁膜が介挿されていて、前記遮光膜と前記各ＴＦＴのゲート電極が、同一材料の同一層から形成されて、駆動回路と共に撮像装置を構成する受光回路であって、
前記電荷読み出し用信号線の出力側を前記駆動回路に接続し、前記電荷蓄積用コンデンサに蓄積された電荷を、前記読み出し用ＴＦＴをオンにして前記電荷読み出し用信号線を経て前記駆動回路側に放電して、該駆動回路の動作が完了したとき、前記電荷読み出し用信号線の電位をＧＮＤ電位に戻すと共に、前記読み出し用ＴＦＴをオフにする動作を周期的に繰り返すように構成されていることを特徴とする受光回路。
【請求項２】
前記フォトダイオード及び前記各ＴＦＴが、前記絶縁性基板上に成膜されたアモルファスシリコン又はポリシリコン又は部分的に単結晶化されたポリシリコンから形成されていることを特徴とする請求項１記載の受光回路。
【請求項３】
前記絶縁性基板がガラス基板であることを特徴とする請求項１又は２記載の受光回路。
【請求項４】
前記絶縁性基板がプラスチック基板であることを特徴とする請求項１又は２記載の受光回路。
【請求項５】
前記フォトダイオードのアノード側を接地電位にしたことを特徴とする請求項１乃至４のいずれか一記載の受光回路。
【請求項６】
前記フォトダイオードのカソード側を接地電位にしたことを特徴とする請求項１乃至４のいずれか一記載の受光回路。
【請求項７】
前記各ＴＦＴがＮ型トランジスタであることを特徴とする請求項１乃至６のいずれか一記載の受光回路。
【請求項８】
前記各ＴＦＴがＰ型トランジスタであることを特徴とする請求項１乃至６のいずれか一記載の受光回路。
【請求項９】
前記各ＴＦＴがＮ型トランジスタとＰ型トランジスタとの混載からなることを特徴とする請求項１乃至６のいずれか一記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フォトダイオードに誘起された電荷を読み出すための回路構成を簡略化して部品点数を削減するとともに、受光精度を向上し受光量のダイナミックレンジを拡大した受光回路に関する。
【背景技術】
【０００２】
近年における半導体製作技術の進歩に伴って、ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）センサのような、複数の画素からなる撮像装置等を形成する半導体装置が実用化されるようになった。
図５は、従来のＣＭＯＳセンサにおける、単位の画素に対応する受光回路の構成を例示したものであって、フォトダイオード１００と、第１の蓄積容量１０１と、転送用Ｔｒ（Transistor）１０２と、第２の蓄積容量１０３と、リセット用Ｔｒ１０４と、増幅用Ｔｒ１０５と、読み出し用Ｔｒ１０６と、転送信号線１０７と、リセット信号線１０８と、読み出し信号線１０９と、垂直信号線１１０とからなる概略の構成が示されている（例えば特許文献１参照）。
【０００３】
従来の受光回路においては、図５に示すように、第１の蓄積容量１０１はフォトダイオード１００の寄生容量であり、転送用Ｔｒ１０２を介して第２の蓄積容量１０３に接続されている。第２の蓄積容量１０３は、リセット用Ｔｒ１０４を介してリセット電位ＥＲＳに接続されているとともに、さらに増幅用Ｔｒ１０５のゲートに接続されており、増幅用Ｔｒ１０５で増幅された第２の蓄積容量１０３の電位変化が、読み出し用Ｔｒ１０６を介して列方向の画素に共通に接続された垂直信号線１１０に読み込まれるようになっている。
【０００４】
図５に示された受光回路においては、入力光に基づいてフォトダイオード１００に生成された電荷は、第１の蓄積容量に蓄積され、転送信号線１０７の転送パルスφＴＸによって転送用Ｔｒ１０２がオンになったとき、第２の蓄積容量１０３に転送されて蓄積される。第２の蓄積容量１０３に蓄積された電荷に基づく電位変化は、増幅用Ｔｒ１０５でリセット電位ＥＲＳを基準として増幅され、読み出し信号線１０９の読み出しパルスφＲＤによって読み出し用Ｔｒ１０６がオンになったとき、垂直信号線１１０に読み出される。第２の蓄積容量１０３の電位は、リセット信号線１０８のリセットパルスφＲＳによってリセット用Ｔｒ１０４がオンになったとき、リセット電位ＥＲＳにリセットされる。
【０００５】
なお、特許文献２においては、信号線及び走査線が列設される画素アレイ部と、信号線を駆動する信号線駆動回路と、走査線を駆動する走査線駆動回路と、画像を取り込んで出力する検出回路及び出力回路と、画像取込み用のセンサを制御するセンサ制御回路とを備えた表示回路において、各画素ごとに複数のセンサを設けて画像取込みを行うことによって、高解像度で画像取込みを行うことができるようにするとともに、複数のセンサで取り込んだ画像データをバッファに格納することによって、複数のフォトダイオードで受光した光量を正確に検出できるようにし、さらに、アレイ基板，対向基板及びバックライトの順に配置することによって、紙面からの反射光の強弱を複数のフォトダイオードにて精度よく検出できるようにしたことが記載されている。
【０００６】
また、特許文献３においては、ホトトランジスタ，蓄積容量，画素スイッチングトランジスタからなる光感応性デバイスを一画素とし、該画素を二次元的に配列したホトセンサーアレイと、該ホトセンサーアレイの信号を順次呼び出す水平スイッチングトランジスタ列を有する二次元イメージセンサにおいて、画素スイッチングトランジスタ，水平スイッチングトランジスタの遮光膜が、各々のトランジスタごとに独立しているようにして、電気的にはフローティング状態になるようにしたことが記載されいてる。
【０００７】
さらに、特許文献４においては、複数のゲート電極を有する光センサ用薄膜トランジスタと、スイッチング用薄膜トランジスタと、光センサ用薄膜トランジスタ及びスイッチング用薄膜トランジスタに接続された蓄積容量とからなる画素とを含む薄膜光センサにおいて、光センサ用薄膜トランジスタのドレイン電極側のゲート電極と蓄積容量の電極とを接続することによって同一電位に保たれるようにしたことが記載されている。
【特許文献１】特開２０００−０９２３９６号公報
【特許文献２】特開２００４−０４５８７９号公報
【特許文献３】特開平０４−１７９２７０号公報
【特許文献４】特開平０６−１３２５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５に示された従来の受光回路は、リセット用Ｔｒ１０４，増幅用Ｔｒ１０５，リセット信号線１０８，リセット電位用配線（不図示）等、多くの回路素子や配線が必要であって、製造歩留りの低下を招く原因になっていた。
また、図５に示された従来の受光回路では、受光量を電圧信号として取り出していたため、温度変化の影響が大きく、ダイナミックレンジも狭いという問題があった。
さらに従来のＣＭＯＳセンサは、ＬＳＩ（Large Scale Integration ）プロセスによってシリコンウェハ上に形成されていたが、これをガラス基板上に形成した場合には、ＴＦＴ（Thin Film Transistor）は閾値のばらつきをはじめとして特性のばらつきが大きくなるため、ＬＳＩの回路構成をそのまま適用することが困難であるという問題があった。
【０００９】
この発明は上述の事情に鑑みてなされたものであって、フォトダイオードに誘起された電荷を蓄積用コンデンサに充電して、充電された電荷を電流として読み出す方式にして、回路構成を簡略化し部品点数を削減するとともに、閾値のばらつきが大きい増幅用ＴＦＴによる電圧読み出しから、電荷読み出しに変えることで、受光精度を向上し受光量のダイナミックレンジを拡大することを可能にした受光回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、請求項１記載の発明は、透光性の絶縁性基板上に形成された下部電極、半導体層及び透明な上部電極の積層構成からなる薄膜のフォトダイオードと、光入力に応じて前記フォトダイオードに誘起された電荷を転送する転送用ＴＦＴ（Thin Film Transistor）と、前記転送された電荷を蓄積する電荷蓄積用コンデンサと、該電荷蓄積用コンデンサに蓄積された電荷を電荷読み出し用信号線に転送する読み出し用ＴＦＴとを備えてなると共に、前記フォトダイオードの一端は接地電位に接続され、他端は前記転送用ＴＦＴのソース／ドレイン電極に接続され、かつ、前記絶縁性基板と前記フォトダイオードとの間には遮光膜が介挿され、前記フォトダイオードを構成する前記下部電極と前記遮光膜との間には絶縁膜が介挿されていて、前記遮光膜と前記各ＴＦＴのゲート電極が、同一材料の同一層から形成されて、駆動回路と共に撮像装置を構成する受光回路に係り、前記電荷読み出し用信号線の出力側を前記駆動回路に接続し、前記電荷蓄積用コンデンサに蓄積された電荷を、前記読み出し用ＴＦＴをオンにして前記電荷読み出し用信号線を経て前記駆動回路側に放電して、該駆動回路の動作が完了したとき、前記電荷読み出し用信号線の電位をＧＮＤ電位に戻すと共に、前記読み出し用ＴＦＴをオフにする動作を周期的に繰り返すように構成されていることを特徴としている。
【００１２】
また、請求項２記載の発明は、請求項１記載の受光回路に係り、前記フォトダイオード及び前記各ＴＦＴが、前記絶縁性基板上に成膜されたアモルファスシリコン又はポリシリコン又は部分的に単結晶化されたポリシリコンから形成されていることを特徴としている。
【００１４】
また、請求項３記載の発明は、請求項１又は２記載の受光回路に係り、前記絶縁性基板がガラス基板であることを特徴としている。
【００１５】
また、請求項４記載の発明は、請求項１又は２記載の受光回路に係り、前記絶縁性基板がプラスチック基板であることを特徴としている。
【００１６】
また、請求項５記載の発明は、請求項１乃至４のいずれか一記載の受光回路に係り、前記フォトダイオードのアノード側を接地電位にしたことを特徴としている。
【００１７】
また、請求項６記載の発明は、請求項１乃至４のいずれか一記載の受光回路に係り、前記フォトダイオードのカソード側を接地電位にしたことを特徴としている。
【００１８】
また、請求項７記載の発明は、請求項１乃至６のいずれか一記載の受光回路に係り、前記各ＴＦＴがＮ型トランジスタであることを特徴としている。
【００１９】
また、請求項８記載の発明は、請求項１乃至６のいずれか一記載の受光回路に係り、前記各ＴＦＴがＰ型トランジスタであることを特徴としている。
【００２０】
また、請求項９記載の発明は、請求項１乃至６のいずれか一記載の受光回路に係り、前記各ＴＦＴがＮ型トランジスタとＰ型トランジスタとの混載からなることを特徴としている。
【発明の効果】
【００２１】
本発明の受光回路によれば、回路構成が簡単であって回路素子および配線数が少なくて済み、製造歩留りを向上することができる。
また、ガラス基板上等に形成された、閾値のばらつきが大きい増幅用ＴＦＴを使用せずに、フォトダイオードの電荷を電荷蓄積用コンデンサに充電し、その電荷を直接読み出して電荷読み出し用信号線に出力するようにしたので、出力信号の温度依存性の増大を回避し、受光量のダイナミックレンジを拡大することができる。
さらに、電荷蓄積用コンデンサの電荷を電荷読み出し用信号線に読み出した後、電荷読み出し用ＴＦＴをオフにする動作を周期的に行うようにしたので、動作上、１ステップの余裕ができ、高速動作でも安定さを向上させることができる。
【発明を実施するための最良の形態】
【００２２】
受光回路を、絶縁性基板上に形成された薄膜からなるフォトダイオードと、光入力に応じてフォトダイオードに誘起された電荷を転送する転送用ＴＦＴと、転送された電荷を蓄積する電荷蓄積用コンデンサと、電荷蓄積用コンデンサに蓄積された電荷を電荷読み出し用信号線に転送する読み出し用ＴＦＴとから構成する。
【実施例１】
【００２３】
図１は、本発明の一実施例である受光回路の回路構成を示す図、図２は、本実施例におけるリセット回路の構成を示す図、図３は、本実施例の受光回路の動作を説明するためのタイミングチャート、図４は、本実施例の受光回路の製作方法を説明するための図である。
【００２４】
この例の受光回路は、図１に示すように、フォトダイオード１と、転送用ＴＦＴ２と、電荷蓄積用コンデンサ３と、読み出し用ＴＦＴ４と、転送信号線５と、読み出し信号線６と、垂直信号線７とから概略構成されている。
フォトダイオード１は薄膜からなり、転送用ＴＦＴ２を介して電荷蓄積用コンデンサ３に接続されている。電荷蓄積用コンデンサ３は、読み出し用ＴＦＴ４を介して垂直信号線７に接続されている。転送用ＴＦＴ２のゲートは、転送信号線４に接続されている。読み出し用ＴＦＴ４のゲートは、読み出し信号線６に接続されている。
フォトダイオード１及び転送用ＴＦＴ２，読み出し用ＴＦＴ４は、ガラス基板又はプラスチック基板等の絶縁性基板上に形成された、アモルファスシリコン，ポリシリコン、又は部分的に単結晶化されたポリシリコンからなっている。また、転送用ＴＦＴ２，読み出し用ＴＦＴ４の部分は遮光されている。
【００２５】
図２は、受光回路の出力側をＧＮＤ電位にリセットするためのリセット回路の構成例を示したものであって、１１はＣＭＯＳパスＴｒ、１２は反転回路である。
ＣＭＯＳパスＴｒ１１は、リセット信号がハイレベル（Ｈ）のとき、垂直信号線７の電荷をＧＮＤ線に放電して垂直信号線７の電位をＧＮＤ電位にリセットし、リセット信号がロウレベル（Ｌ）のとき、垂直信号線７をＧＮＤ線から開放して駆動回路側で垂直信号線７の電荷を検出できる状態にする。
【００２６】
図３は、この例の受光回路の動作をタイミングチャートによって示したものであって、転送期間に転送信号線５に転送用信号が印加されることによって、フォトダイオード１の電荷が転送用ＴＦＴ２を経て電荷蓄積用コンデンサ３に充電され、次の読み出し期間とリセット期間に読み出し信号線６に読み出し用信号が印加されることによって、電荷蓄積用コンデンサ３の充電電荷が読み出し用ＴＦＴ４を経て垂直信号線７に読み出され、さらにリセット期間にリセット信号が印加されることによって、電荷蓄積用コンデンサ３が読み出し用ＴＦＴ４を経て垂直信号線７を介して図２に示すリセット回路によってＧＮＤ線に接続されて、ＧＮＤ電位にリセットされる動作が周期的に行われることが示されている。
【００２７】
以下、図１乃至図３を参照して、この例の受光回路の動作を説明する。
転送期間に、転送用ＴＦＴ２のゲートに、転送信号線５から転送用ＴＦＴ２が十分にオンするようなパルス電圧φＴＸが転送用信号として印加されたとき、入力光によってフォトダイオード１に誘起された電荷は、転送用ＴＦＴ２を経て電荷蓄積用コンデンサ３に充電される。電荷転送用コンデンサ３は、前の動作サイクルにおける電荷読み出し終了時に、ＣＭＯＳパスＴｒ１１を経てＧＮＤ電位にリセットされいている。転送用ＴＦＴ２は、受光回路の露出時間を決定するためのシャッタとしても働くものであって、従ってこの例の受光回路では機械的なシャッタは必要がない。
【００２８】
次のステップで読み出し用ＴＦＴ４のゲートに、読み出し信号線６から読み出し用ＴＦＴ４が十分にオンするようなパルス電圧φＲＤが読み出し用信号として印加されたとき、電荷蓄積用コンデンサ３に蓄積された電荷は、垂直信号線７を介して図示されない駆動回路側に読み出される。垂直信号線７は、リセット信号によって通常はＧＮＤ電位に保たれていて、読み出し時のみ電荷蓄積用コンデンサ３から負電位が印加され、電荷蓄積用コンデンサ３の電荷は、垂直信号線７の電位がリセット期間にＧＮＤ電位になるまで、定電流積分回路等からなる駆動回路（不図示）に読み込まれる。
駆動回路の動作が完了して、リセット期間に垂直信号線７の電位がＧＮＤ電位に戻ったところで読み出し用信号をオフにして読み出し用ＴＦＴ４をオフさせることによって、電荷蓄積用コンデンサ３のリセットが完了する。
【００２９】
以下、図４を参照して、この例の受光回路の製作方法を説明する。
ガラス基板２０上にゲート電極２１，遮光膜２２となるクロム（Ｃｒ）を、約２０ｎｍの厚さにスパッタ法で成膜し、通常のフォトレジスト工程とエッチング工程とを経てパターニングする。次に、シリカ（ＳｉＯ２）又は窒化シリコン（ＳｉＮＸ）等からなる絶縁膜２３を、スパッタ又はプラズマＣＶＤ（Chemical Vapour Deposition）法によって、約４０ｎｍの厚さに成膜したのち、クロム（Ｃｒ）を約１０ｎｍの厚さにスパッタで成膜し、フォトレジスト工程とエッチング工程を経てパターニングして、フォトダイオードの下部電極２４を形成する。
【００３０】
次に、フォトダイオードの下部電極２４の表面をジボランを含むガスでプラズマ処理してから、ノンドープａ−Ｓｉを約２００ｎｍ、リンドープＮ＋−ａ−Ｓｉを約５０ｎｍ、ＣＶＤ法で成膜したのち、フォトレジスト工程ＲＩＥ（Reactive Ion Etching）によるドライエッチング工程によりアイランド状にパターニングして半導体層２５を形成する。
【００３１】
さらに、クロム（Ｃｒ）を１４００ｎｍの厚さにスパッタで成膜し、フォトレジスト工程及びウェットエッチング工程を経てパターニングして、ＳＤ（Source/Drain）電極２６を形成する。パッシベーションとなる窒化シリコン（ＳｉＮＸ）膜を約２０ｎｍの厚さにＣＶＤにより成膜し、保護膜２７を形成してからコンタクトホールを形成して、ＩＴＯ（Indium Tin Oxide）からなる透明導電膜を約５０ｎｍの厚さにスパッタで成膜し、フォトレジスト工程と王水系のウェットエッチングによりパターニングして、画素電極（不図示）及びフォトダイオードの上部電極２８を形成する。
【００３２】
以下、図５に示された従来の受光回路と比較した場合の、この例の受光回路の利点を説明する。
ガラス基板上に形成したＴＦＴは閾値のばらつきが大きく、特性のばらつきも大きいので、この例では図５に示す従来回路のように増幅用ＴＦＴを使用せずに、直接、電荷蓄積用コンデンサの電荷を読み出すようにしている。
そのため、回路構成が簡単になるとともに、増幅用ＴＦＴを使用したことに基づく光起電力の温度依存性の増大が回避されるので受光精度が向上する。また、増幅用ＴＦＴを使用していないので、フォトダイオードにおける受光量のダイナミックレンジを拡大することができるようになる。
【００３３】
また、従来回路のリセット用ＴＦＴとリセット信号線、及びリセット電位線が不要になり、増幅用ＴＦＴを省略したこととあいまって、回路素子と配線数とが削減され、従って製造歩留りを向上させることができるようになる。
【００３４】
さらに、アモルファスシリコン又はポリシリコン等で作成されたＴＦＴは動作速度が遅いが、この例では、読み出し用ＴＦＴを周期的にオフにしながら、電荷蓄積用コンデンサを介してフォトダイオードの電荷量を読み出すようにしたので、動作上、１ステップの余裕ができ、高速でも安定に動作させることができるようになる。
【００３５】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば上記実施例においては、フォトダイオード１のアノード側を接地電位にしたが、カソード側を接地電位にすることもできる。またＴＦＴは、Ｎ型でもＰ型でもよく、さらにＮ型とＰ型の混載であっても、この例の受光回路を構成することができる。受光回路はガラス基板上に形成する代わりに、プラスチック基板上に形成してもよい。
【産業上の利用可能性】
【００３６】
この発明の受光回路は、二次元イメージセンサやＸ線撮像素子等の場合の受光回路に利用して好適なものである。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例である受光回路の回路構成を示す図である。
【図２】同実施例におけるリセット回路の構成を示す図である。
【図３】同実施例の受光回路の動作を説明するためのタイミングチャートである。
【図４】同実施例の受光回路の製作方法を説明するための図である。
【図５】従来のＣＭＯＳセンサの受光回路を例示する図である。
【符号の説明】
【００３８】
１    フォトダイオード
２    転送用ＴＦＴ
３    電荷蓄積用コンデンサ
４    読み出し用ＴＦＴ
５    転送信号線
６    読み出し信号線
７    垂直信号線（電荷読み出し用信号線）
【図１】
0005131508.tif 000002
【図２】
0005131508.tif 000003
【図３】
0005131508.tif 000004
【図４】
0005131508.tif 000005
【図５】
0005131508.tif 000006