(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されている第１信号線と、
前記第１信号線と絶縁されて交差している第２信号線と、
前記第２信号線上に形成されている露出防止膜と、
第１端子と第２端子と第３端子とを有し、前記第１信号線と前記第２信号線に各々第１端子と第２端子とが接続されており、チャネルをなす半導体を含む薄膜トランジスタと、
前記露出防止膜と前記薄膜トランジスタの前記半導体を覆う保護膜と、
前記保護膜の上に配置されており、前記薄膜トランジスタの第３端子に接続されている画素電極と、
を含み、
前記露出防止膜は前記第２信号線及び前記薄膜トランジスタの前記第２端子及び前記第３端子のような平面形態を有する、表示装置。
【請求項２】
前記露出防止膜は、絶縁物を有している、請求項１に記載の表示装置。
【請求項３】
前記露出防止膜は、窒化ケイ素または酸化ケイ素を有している、請求項２に記載の表示装置。
【請求項４】
前記露出防止膜は、前記第２信号線を露出させるホールを有する、請求項２に記載の表示装置。
【請求項５】
前記第１信号線と前記第２信号線とを絶縁しているゲート絶縁膜をさらに含み、
前記ゲート絶縁膜は、第１部分及びその他の第２部分を有し、
前記ゲート絶縁膜の第１部分は、前記第２端子及び第３端子並びに前記第２信号線によって覆われておらず、
前記ゲート絶縁膜の第２部分は、前記第２端子及び第３端子並びに前記第２信号線によって覆われており、
前記ゲート絶縁膜の第１部分の表面粗度は、前記ゲート絶縁膜の第２部分の表面粗度より大きい、請求項１に記載の表示装置。
【請求項６】
基板と、
前記基板上に形成されているゲート電極と、
前記ゲート電極上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成されているソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極上に形成されている金属露出防止膜と、
前記金属露出防止膜と前記半導体層との上に形成されている保護膜と、
前記保護膜上に形成されている画素電極と、
を含み、
前記金属露出防止膜は前記ソース電極及び前記ドレイン電極のような平面形態を有する、表示装置。
【請求項７】
前記ゲート絶縁膜は第１部分及びその他の第２部分を有し、
前記ゲート絶縁膜の第１部分は、前記第２端子及び第３端子及び前記第２信号線によって覆われておらず、
前記ゲート絶縁膜の第２部分は、前記第２端子及び第３端子及び前記第２信号線によって覆われており、
前記ゲート絶縁膜の第１部分の表面粗度は、前記ゲート絶縁膜の第２部分の表面粗度より大きい、請求項６に記載の表示装置。
【請求項８】
前記金属露出防止膜は、絶縁物を有する、請求項６に記載の表示装置。
【請求項９】
前記露出防止膜は、窒化ケイ素または酸化ケイ素を有する、請求項８に記載の表示装置。
【請求項１０】
前記露出防止膜は、前記第２信号線を露出させるホールを有する、請求項６に記載の表示装置。
【請求項１１】
前記保護膜は、窒化シリコン膜または有機膜からなる単一膜である、請求項６に記載の表示装置。
【請求項１２】
前記保護膜は、下部窒化シリコン膜及び上部有機膜からなる二重膜構造に形成されている、請求項６に記載の表示装置。
【請求項１３】
前記保護膜及び前記露出防止膜は、前記ドレイン電極を露出させるコンタクトホールを有する、請求項６に記載の表示装置。
【請求項１４】
絶縁基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上に金属層を形成する段階と、
前記金属層上に絶縁膜を形成する段階と、
前記絶縁膜上に感光膜パターンを形成する段階と、
前記感光膜パターンをマスクとして前記絶縁膜及び前記金属層をエッチングし、金属露出防止膜及びデータ線及びドレイン電極を形成する段階と、
前記データ線及び前記ドレイン電極で覆われていない前記半導体層と前記金属露出防止膜との上に保護膜を形成する段階と、
前記保護膜上に画素電極を形成する段階と、
を含むことを特徴とする表示装置の製造方法。
【請求項１５】
前記絶縁膜及び金属層をエッチングしてデータ線及びドレイン電極を形成する段階ではドライエッチングを使用する、請求項１４に記載の表示装置の製造方法。
【請求項１６】
前記半導体層上に金属層を形成する段階では、タングステンモリブデン（ＭｏＷ）またはモリブデン（Ｍｏ）を用いて前記金属層を形成する、請求項１４に記載の表示装置の製造方法。
【請求項１７】
前記金属露出防止膜上に保護膜を形成する段階では、窒化ケイ素または酸化ケイ素を用いて前記金属露出防止膜を形成する、請求項１４に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（ＴＦＴ）は、液晶表示装置や有機発光表示装置等の平板表示装置で各画素を独立的に駆動するためのスイッチング素子として使用される。薄膜トランジスタを含む薄膜トランジスタ表示板は、薄膜トランジスタと、これに接続される画素電極の他に、薄膜トランジスタに走査信号を伝達する走査信号線（またはゲート線）と、データ信号を伝達するデータ線等を含む。
【０００３】
薄膜トランジスタは、ゲート線に接続されるゲート電極と、データ線に接続されるソース電極と、画素電極に接続されるドレイン電極及びゲート電極上に位置する半導体層等で構成され、ゲート線からの走査信号によってデータ線からのデータ信号を画素電極に伝達する。
ここで、ソース電極とドレイン電極は、タングステン（Ｗ）、タングステンモリブデン（ＭｏＷ）のような金属層を積層し、その上に感光膜を形成した後、感光膜をマスクとして金属層及び非晶質シリコン層をウェットエッチング工程でパターニングすることによって形成される。また、このような表示装置は、次第に高解像度に製造されるようになり、１．５μｍデザインルールを適用した微細パターン工程が要求されている。
【０００４】
しかし、感光膜をマスクとして金属層をエッチングする際に、マスクである感光膜も次第にエッチングされてしまい意図しないパターンに変形され、その結果、下部に存在する金属層の上部表面が空気中に露出し、金属層の下部に存在する非晶質シリコン層をエッチングする間、金属層がさらにエッチングされ、ソース電極及びドレイン電極が意図しないパターンに形成され、金属副産物が増加して薄膜トランジスタが汚染し、表示装置の信頼性が低下するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、微細パターンを形成する工程でエッチング誤差を減らし、表示装置の信頼性を向上させることである。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明１は、以下の構成を含む表示装置を提供する。
・基板と、
・前記基板上に形成されている第１信号線と、
・前記第１信号線と絶縁されて交差している第２信号線と、
・前記第２信号線上に形成されている露出防止膜と、
・第１端子と第２端子と第３端子とを有し、前記第１信号線と前記第２信号線に各々第１端子と第２端子とが接続されており、チャネルをなす半導体を含む薄膜トランジスタと、
・前記露出防止膜と前記薄膜トランジスタの前記半導体を覆う保護膜と、
・前記保護膜の上に配置されており、前記薄膜トランジスタの第３端子に接続されている画素電極と、
を含み、前記露出防止膜は前記第２信号線及び前記薄膜トランジスタの前記第２端子及び前記第３端子のような平面形態を有する。
【０００７】
本発明２は、前記発明１において、前記露出防止膜は、絶縁物を有している表示装置を提供する。
本発明３は、前記発明２において、前記露出防止膜は、窒化ケイ素または酸化ケイ素を有している、表示装置を提供する。
本発明４は、前記発明２において、前記露出防止膜は、前記第２信号線を露出させるホールを有する、表示装置を提供する。
【０００８】
本発明５は、前記発明１において、前記第１信号線と前記第２信号線とを絶縁しているゲート絶縁膜をさらに含み、前記ゲート絶縁膜は、第１部分及びその他の第２部分を有し、前記ゲート絶縁膜の第１部分は、前記第２端子及び第３端子並びに前記第２信号線によって覆われておらず、前記ゲート絶縁膜の第２部分は、前記第２端子及び第３端子並びに前記第２信号線によって覆われており、前記ゲート絶縁膜の第１部分の表面粗度は、前記ゲート絶縁膜の第２部分の表面粗度より大きい、表示装置を提供する。
【０００９】
本発明６は、以下の構成を含む表示装置を提供する。
・基板と、
・前記基板上に形成されているゲート電極と、
・前記ゲート電極上に形成されているゲート絶縁膜と、
・前記ゲート絶縁膜上に形成されている半導体層と、
・前記半導体層上に形成されているソース電極及びドレイン電極と、
・前記ソース電極及びドレイン電極上に形成されている金属露出防止膜と、
・前記金属露出防止膜と前記半導体層との上に形成されている保護膜と、
・前記保護膜上に形成されている画素電極と、
を含み、前記金属露出防止膜は前記ソース電極及び前記ドレイン電極のような平面形態を有する。
【００１０】
本発明７は、前記発明６において、前記ゲート絶縁膜は第１部分及びその他の第２部分を有し、前記ゲート絶縁膜の第１部分は、前記第２端子及び第３端子及び前記第２信号線によって覆われておらず、前記ゲート絶縁膜の第２部分は、前記第２端子及び第３端子及び前記第２信号線によって覆われており、前記ゲート絶縁膜の第１部分の表面粗度は、前記ゲート絶縁膜の第２部分の表面粗度より大きい、表示装置を提供する。
【００１１】
本発明８は、前記発明６において、前記金属露出防止膜は絶縁物を有する、表示装置を提供する。
本発明９は、前記発明８において、前記露出防止膜は、窒化ケイ素または酸化ケイ素を有する、表示装置を提供する。
本発明１０は、前記発明６において、前記露出防止膜は、前記第２信号線を露出させるホールを有する、表示装置を提供する。
【００１２】
本発明１１は、前記発明６において、前記保護膜は、窒化シリコン膜または有機膜からなる単一膜である、表示装置を提供する。
本発明１２は、前記発明６において、前記保護膜は、下部窒化シリコン膜及び上部有機膜からなる二重膜構造に形成されている、表示装置を提供する。
本発明１３は、前記発明６において、前記保護膜及び前記露出防止膜は、前記ドレイン電極を露出させるコンタクトホールを有する、表示装置を提供する。
【００１３】
本発明１４は、以下の段階を含む表示装置の製造方法を提供する。
・絶縁基板上にゲート線を形成する段階と、
・前記ゲート線上にゲート絶縁膜を形成する段階と、
・前記ゲート絶縁膜上に半導体層を形成する段階と、
・前記半導体層上に金属層を形成する段階と、
・前記金属層上に絶縁膜を形成する段階と、
・前記絶縁膜上に感光膜パターンを形成する段階と、
・前記感光膜パターンをマスクとして前記絶縁膜及び前記金属層をエッチングし、金属露出防止膜及びデータ線及びドレイン電極を形成する段階と、
・前記データ線及び前記ドレイン電極で覆われていない前記半導体層と前記金属露出防止膜との上に保護膜を形成する段階と、
・前記保護膜上に画素電極を形成する段階。
【００１４】
本発明１５は、前記発明１４において、前記絶縁膜及び金属層をエッチングしてデータ線及びドレイン電極を形成する段階ではドライエッチングを使用する、表示装置の製造方法を提供する。
本発明１６は、前記発明１４において、前記半導体層上に金属層を形成する段階では、タングステンモリブデン（ＭｏＷ）またはモリブデン（Ｍｏ）を用いて前記金属層を形成する、表示装置の製造方法を提供する。
【００１５】
本発明１７は、前記発明１４において、前記金属露出防止膜上に保護膜を形成する段階では、窒化ケイ素または酸化ケイ素を用いて前記金属露出防止膜を形成する、表示装置の製造方法を提供する。
【発明の効果】
【００１６】
本発明によれば、データ金属層上に露出防止膜を形成することによって、データ層をパターニングするときにエッチングマスクとして用いることができ、データ線及びドレイン電極が望まない形態に形成されることを防止できるという効果がある。また、本発明による露出防止膜は、データ金属層が空気中に露出しないようにすることで、データ金属層のエッチングに伴う副産物によってＴＦＴの半導体が汚染することを防止できるという効果がある。
【発明を実施するための最良の形態】
【００１７】
添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかしながら、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板等の部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
【００１８】
図１〜図３を参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一実施形態による薄膜トランジスタ表示板の配置図である。図２及び図３は、各々図１に示す薄膜トランジスタ表示板のＩＩ-ＩＩ’線及びＩＩＩ-ＩＩＩ’線に沿って切断した断面図である。
【００１９】
透明なガラスまたはプラスチック等からなる絶縁基板１１０上に、複数のゲート線１２１及び複数の維持電極線１３１が形成される。ゲート線１２１はゲート信号を伝達し、主に横方向に延在している。各ゲート線１２１は、下方に突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のために面積が広い端部１２９とを有する。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路フィルム（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されるか、基板１１０上に直接装着されるか、基板１１０に集積することもできる。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延在してこれと直接接続される。
【００２０】
維持電極線１３１は、所定の電圧の印加を受け、ゲート線１２１とほぼ並んで延在した幹線と、これから分岐された対をなして形成された複数の維持電極１３３ａと対をなして形成された複数の維持電極１３３ｂとを有する。維持電極線１３１の各々は、隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうちの下側近くに位置する。維持電極１３３ａ、１３３ｂの各々は、幹線と接続された固定端部と、その反対側の自由端部とを有している。維持電極１３３ｂの固定端部は面積が広く、その自由端部は直線部分と屈曲部分との二つに分かれる。しかし、維持電極線１３１の形状及び配置は多様に変形することができる。
【００２１】
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金等のアルミニウム系金属、銀（Ａｇ）や銀合金等の銀系金属、銅（Ｃｕ）や銅合金等の銅系金属、モリブデン（Ｍｏ）やモリブデン合金等のモリブデン系金属、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）等からなることができる。しかし、これらは物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有することも可能である。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）が低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属等からなる。これとは異なり、もう一つの導電膜は、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、チタニウム、タンタル等からなる。このような組み合わせの好ましい例としては、クロム下部膜とアルミニウム（合金）上部膜及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１及び維持電極線１３１は、この他にも多様な金属または導電体からなることもできる。
【００２２】
ゲート線１２１及び維持電極線１３１の側面は、基板１１０面に対して傾斜しており、その傾斜角は、約３０゜〜約８０゜であることが好ましい。
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）等からなるゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０の表面は粗くてもよい。
【００２３】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンはａ-Ｓｉと略称する）または多結晶シリコン等からなる複数の線状半導体１５１が形成される。線状半導体１５１は、主に縦方向に延在しており、ゲート電極１２４に向かって延在する複数の突出部１５４を含む。線状半導体１５１は、ゲート線１２１及び維持電極線１３１近傍で幅が広くなり、これらを幅広く覆っている。
【００２４】
線状半導体１５１上には、複数の線状及び島状オーミック接触部材１６１、１６５が形成される。オーミック接触部材１６１、１６５は、リン（Ｐ）等のｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコン等の物質からなるか、シリサイドからなることができる。線状オーミック接触部材１６１は、複数の突出部１６３を有し、この突出部１６３と島状オーミック接触部材１６５は対をなして線状半導体１５１の突出部１５４上に配置されている。
【００２５】
線状半導体１５１とオーミック接触部材１６１、１６５の側面も基板１１０面に対して傾斜しており、その傾斜角は３０゜〜８０゜程度である。
オーミック接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のデータ線１７１と複数のドレイン電極１７５が形成される。
データ線１７１はデータ信号を伝達し、主に縦方向に延在してゲート線１２１と交差する。また、各データ線１７１は、維持電極線１３１と交差し、対をなして形成された維持電極１３３ａの間や対をなして形成された維持電極１３３ｂの間に形成される。各データ線１７１は、ゲート電極１２４と対応する位置に複数のソース電極１７３を有し、他の層または外部駆動回路との接続のために面積が広い端部１７９とを有する。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路フィルム（図示せず）上に装着されるか、基板１１０上に直接装着されるか、基板１１０に集積することもできる。データ駆動回路が基板１１０上に集積されている場合には、データ線１７１が延びてこれと直接接続される。
【００２６】
ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心としてソース電極１７３と対向する。各ドレイン電極１７５は、面積が広い一方の端部と棒状である他側端部を有している。広い端部は、維持電極線１３１と重畳し、棒状端部は折れ曲がっているソース電極１７３で一部が囲まれている。
一つのゲート電極１２４、一つのソース電極１７３及び一つのドレイン電極１７５は、線状半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【００２７】
データ線１７１及びドレイン電極１７５は、銅、モリブデン、クロム、ニッケル、コバルト、タンタル及びチタニウム等の耐火性金属、またはこれらの合金からなることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有してもよい。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１７５は、その他にも多様な金属または導電体からなってもよい。
【００２８】
また、データ線１７１及びドレイン電極１７５は、その側面が基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
オーミック接触部材１６１、１６５は、その下の線状半導体１５１とその上のデータ線１７１又は線状半導体１５１とドレイン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くする。殆どの部分で線状半導体１５１の幅がデータ線１７１の幅より小さいが、上述のように、ゲート線１２１と重畳する部分で幅が広くなり表面のプロファイルを滑らかにすることによってデータ線１７１が断線するのを防止する。線状半導体１５１には、ソース電極１７３とドレイン電極１７５の間をはじめとし、データ線１７１及びドレイン電極１７５で覆われずに露出している部分がある。
【００２９】
データ線１７１及びドレイン電極１７５上には、金属露出防止膜５１、５５が形成される。この金属露出防止膜５１、５５は、絶縁物を有し、好ましくは窒化ケイ素（ＳｉＮｘ）または酸化ケイ素を有する。
データ線１７１、ドレイン電極１７５及び露出する半導体１５４部分上には、保護膜１８０が形成される。保護膜１８０は、窒化ケイ素や酸化ケイ素等の無機絶縁物、有機絶縁物、低誘電率絶縁物等からなる単一膜の構造を有し、その表面は平坦化することができる。有機絶縁物と低誘電率絶縁物の誘電定数は４．０以下であることが好ましく、低誘電率絶縁物の例としては、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ-Ｓｉ:Ｃ:Ｏ、ａ-Ｓｉ:Ｏ:Ｆ等が挙げられる。有機絶縁物は感光性を有することができる。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かすとともに露出している線状半導体１５１部分に害を及ぼさないように、下部無機膜と上部有機膜の二重膜構造を有してもよい。
【００３０】
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出させる複数のコンタクトホール１８２、１８５が形成される。コンタクトホール１８２、１８５は、ホールを通じて金属露出防止膜５１、５５に接続されており、金属露出防止膜５１、５５のホールは、コンタクトホール１８２、１８５の一部であってもよい。保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出させる複数のコンタクトホール１８１、維持電極１３３ｂの固定端近傍の維持電極線１３１の一部を露出させる複数のコンタクトホール１８４が形成される。
【００３１】
保護膜１８０上には複数の画素電極１９１、複数の接続ブリッジ（ｏｖｅｒｐａｓｓ）８４及び複数の接触補助部材８１、８２が形成される。これらはＩＴＯまたはＩＺＯ等の透明な導電物質やアルミニウム、銀またはその合金等の反射性金属からなることができる。
画素電極１９１は、コンタクトホール１８５を介してドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極はキャパシタ（以下、液晶キャパシタ）を構成し、薄膜トランジスタがターンオフ（ｔｕｒｎ-ｏｆｆ）された後でも印加された電圧を維持する。
【００３２】
画素電極１９１は、維持電極１３３ａ、１３３ｂをはじめとし、維持電極線１３１と重畳する。画素電極１９１及びこれと電気的に接続されるドレイン電極１７５が維持電極線１３１と重畳して構成するキャパシタをストレージキャパシタといい、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
接触補助部材８１、８２は、各々コンタクトホール１８１、１８２を介してゲート線１２１の端部１２９及びデータ線１７１の端部１７９と接続される。接触補助部材８１、８２は、データ線１７１及びゲート線１２１の端部１７９、１２９と外部装置との接着性を補完し、これらを保護する。
【００３３】
接続ブリッジ８４は、ゲート線１２１を横切り、ゲート線１２１を介在して反対側に位置するコンタクトホール１８４を介し、維持電極線１３１の露出している部分と、維持電極１３３ｂ自由端の露出している端部に接続される。維持電極１３３ａ、１３３ｂをはじめとする維持電極線１３１は、接続ブリッジ８４と共にゲート線１２１やデータ線１７１、または薄膜トランジスタの欠陥修理に用いることができる。
【００３４】
以下、図１〜図３に示す薄膜トランジスタ表示板を製造する方法について図４〜図１５を参照して詳細に説明する。
図４、図７、図１２及び図１５は、図１に示す薄膜トランジスタ表示板の本発明の一実施形態に係る製造方法を順次に示した配置図である。図５及び図６は、図４に示す薄膜トランジスタ表示板のＶ-Ｖ’線及びＶＩ-ＶＩ’線に沿って切断した断面図である。図８及び図９は、図７に示す薄膜トランジスタ表示板の各々ＶＩＩＩ-ＶＩＩＩ’線及びＩＸ-ＩＸ’線に沿って切断した断面図である。図１０及び図１１は、本発明の一実施形態による薄膜トランジスタ表示板の製造工程の一部を示した断面図である。図１３及び図１４は、図１２に示す薄膜トランジスタ表示板の各々ＸＩＩＩ-ＸＩＩＩ´線及びＸＩＶ-ＸＩＶ´線に沿って切断した断面図である。図１６及び図１７は、図１５に示す薄膜トランジスタ表示板の各々ＸＶＩ-ＸＶＩ´線及びＸＶＩＩ-ＸＩＶＩＩ´線に沿って切断した断面図である。
【００３５】
まず、図４〜図６に示すように、透明なガラス等からなる絶縁基板１１０上に金属膜をスパッタリング等により積層した後、フォトエッチングし、ゲート電極１２４及び端部１２９を含む複数のゲート線１２１と維持電極１３３ａ、１３３ｂを含む複数の維持電極線１３１を形成する。
次に、図７〜図９に示すように、ゲート線１２１及び維持電極線１３１上に、窒化ケイ素（ＳｉＮｘ）等からなるゲート絶縁膜１４０、不純物がドーピングされない真性非晶質シリコン（ａ-Ｓｉ）及び不純物がドーピングされた非晶質シリコン（ｎ+ａ-Ｓｉ）を化学気相蒸着（ＰＥＣＶＤ）で形成し、不純物がドーピングされた非晶質シリコン及び真性非晶質シリコンをフォトエッチングし、複数の突出部１５４を含む線状真性半導体層１５１及び不純物半導体層１６１を形成する。
【００３６】
次いで、図１０及び図１１に示すように、不純物半導体層１６１上にモリブデンタングステン（ＭｏＷ）及びモリブデン（Ｍｏ）のような金属からなる金属層１７０を積層し、連続的にその上に窒化シリコン膜５０を形成する。その後、窒化シリコン膜５０上に感光膜を用いたマスク（ＰＲ）を形成する。
次いで、図１２〜図１４に示すように、感光膜マスク（ＰＲ）をマスクとしてドライエッチングで窒化シリコン膜５０及び金属層１７０をエッチングし、金属露出防止膜５１、５５及びデータ線１７１及びドレイン電極１７５を形成する。このとき、空気中に露出しているゲート絶縁膜１４０の表面はドライエッチングによって粗くなる。
【００３７】
また、このような窒化シリコン膜５０及び金属層１７０のエッチング工程を行なうときに、感光膜マスク（ＰＲ）も同時に多少エッチングされることがある。そのため、変化した感光膜マスク（ＰＲ）によってデータ線及びドレイン電極が望まない形態に形成される可能性がある。
しかし、本発明の実施形態に係る製造方法では、上述のように金属層１７０上に金属露出防止膜５１、５５を形成することでドライエッチング工程を行うときに感光膜マスク（ＰＲ）が変形しても、金属露出防止膜５１、５５をパターニング中にエッチングマスクとして用いることができる。その結果、データ線及びドレイン電極が望まない形態に形成されるのを防止することができる。
【００３８】
次に、ソース電極１７３及びドレイン電極１７５で覆われずに露出している不純物半導体層１６１を除去し、複数の突出部１６３を含む複数の島状オーミック接触層１６５を完成する一方、その下の真性半導体１５４部分を露出させる。この場合、露出している真性半導体１５４部分の表面を安定化させるために酸素プラズマ処理を行なう。次いで、図１５〜図１７に示すように、金属露出防止膜５１、５５上に保護膜１８０を形成する。このとき、ゲート絶縁膜１４０の表面が粗いため、保護膜１８０とゲート絶縁膜１４０が接触する面積が広くなり、その結果、接着力が向上する。
【００３９】
その後、保護膜１８０をフォトエッチングして複数のコンタクトホール１８１、１８２、１８４、１８５を形成する。
次に、図１乃至図３に示すように、保護膜１８０上にＩＴＯまたはＩＺＯ等の透明導電層をスパッタリングで積層した後、パターニングし、第２画素電極１９１、接触補助部材８１、８２及び接続ブリッジ８４を形成する。
【００４０】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態による液晶表示装置の薄膜トランジスタ表示板の配置図である。
【図２】図１に示す薄膜トランジスタ表示板のＩＩ-ＩＩ’線に沿って切断した断面図である。
【図３】図１に示す薄膜トランジスタ表示板のＩＩＩ-ＩＩＩ’線に沿って切断した断面図である。
【図４】図１に示す薄膜トランジスタ表示板の本発明の一実施形態に係る製造方法を示した配置図である。
【図５】図４に示す薄膜トランジスタ表示板のＶ-Ｖ’線に沿って切断した断面図である。
【図６】図４に示す薄膜トランジスタ表示板のＶＩ-ＶＩ’線に沿って切断した断面図である。
【図７】図１に示す薄膜トランジスタ表示板の本発明の一実施形態に係る製造方法を示した配置図である。
【図８】図７に示す薄膜トランジスタ表示板のＶＩＩＩ-ＶＩＩＩ’線に沿って切断した断面図である。
【図９】図７に示す薄膜トランジスタ表示板のＩＸ-ＩＸ’線に沿って切断した断面図である。
【図１０】本発明の一実施形態による薄膜トランジスタ表示板の製造工程の一部を示した断面図である。
【図１１】本発明の一実施形態による薄膜トランジスタ表示板の製造工程の一部を示した断面図である。
【図１２】図１に示す薄膜トランジスタ表示板の本発明の一実施形態に係る製造方法を示した配置図である。
【図１３】図１２に示す薄膜トランジスタ表示板のＸＩＩＩ-ＸＩＩＩ´線に沿って切断した断面図である。
【図１４】図１２に示す薄膜トランジスタ表示板のＸＩＶ-ＸＩＶ´線に沿って切断した断面図である。
【図１５】図１に示す薄膜トランジスタ表示板の本発明の一実施形態に係る製造方法を示した配置図である。
【図１６】図１５に示す薄膜トランジスタ表示板のＸＶＩ-ＸＶＩ´線に沿って切断した断面図である。
【図１７】図１５に示す薄膜トランジスタ表示板のＸＶＩＩ-ＸＩＶＩＩ´線に沿って切断した断面図である。
【符号の説明】
【００４２】
１１０  絶縁基板
１２１  ゲート線
１２４  ゲート電極
１３１  維持電極線
１３３ａ、１３３ｂ  維持電極
１４０  ゲート絶縁膜
１５１  半導体
１６１  不純物非晶質シリコン層
１７１  データ線
１７３  ソース電極
１７５  ドレイン電極
１８０  保護膜
８１、８２  接触補助部材
１８１、１８２、１８５  コンタクトホール
１９１  画素電極
【図１】
0005250739.tif 000002
【図２】
0005250739.tif 000003
【図３】
0005250739.tif 000004
【図４】
0005250739.tif 000005
【図５】
0005250739.tif 000006
【図６】
0005250739.tif 000007
【図７】
0005250739.tif 000008
【図８】
0005250739.tif 000009
【図９】
0005250739.tif 000010
【図１０】
0005250739.tif 000011
【図１１】
0005250739.tif 000012
【図１２】
0005250739.tif 000013
【図１３】
0005250739.tif 000014
【図１４】
0005250739.tif 000015
【図１５】
0005250739.tif 000016
【図１６】
0005250739.tif 000017
【図１７】
0005250739.tif 000018