(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、
前記キャパシタの上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１の配線と、
前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、
前記２の絶縁膜上に形成された電極パッドと、
前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、
前記半導体基板上に、前記キャパシタを埋め込むように形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された第２の配線及び導電膜を更に有し、
前記導電体は、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に接続されている
ことを特徴とする半導体装置。
【請求項２】
半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、
前記キャパシタの上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１の配線と、
前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、
前記２の絶縁膜上に形成された電極パッドと、
前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、
前記電極パッドの下方に形成され、前記キャパシタの前記上部電極又は前記下部電極と同一導電膜より成る導電膜を更に有し、
前記導電体は、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に接続されている
ことを特徴とする半導体装置。
【請求項３】
半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、
前記キャパシタの上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１の配線と、
前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、
前記２の絶縁膜上に形成された電極パッドと、
前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、
前記電極パッドの下方における前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された導電膜を更に有し、
前記導電体は、前記第２の絶縁膜、前記第１の絶縁膜を貫いて、前記導電膜に接続されている
ことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記導電体の径は、前記第１の配線に接続された導体プラグの径より大きい
ことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記キャパシタの上方に形成され、水素又は水分の拡散を防止するバリア膜を更に有する
ことを特徴とする半導体装置。
【請求項６】
半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、
前記キャパシタの上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の配線を形成する工程と、
前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、
前記開口部内に導電体を埋め込む工程と、
前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、
前記キャパシタを形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記半導体基板上に、前記キャパシタを埋め込むように第３の絶縁膜を形成する工程と；前記第３の絶縁膜上に、第２の配線及び導電膜を形成する工程とを更に有し、
前記開口部を形成する工程では、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、
前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、
前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、
前記キャパシタの上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の配線を形成する工程と、
前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、
前記開口部内に導電体を埋め込む工程と、
前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、
前記キャパシタを形成する工程では、前記電極パッドが形成される予定の領域の下方に、前記キャパシタの前記上部電極又は前記下部電極と同一導電膜より成る導電膜を更に形成し、
前記開口部を形成する工程では、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、
前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、
前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、
前記キャパシタの上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の配線を形成する工程と、
前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、
前記開口部内に導電体を埋め込む工程と、
前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、
前記キャパシタを形成する工程の前に、電極パッドが形成される予定の領域の下方における前記半導体基板上に絶縁層を形成する工程と；前記絶縁層上に導電膜を形成する工程とを更に有し、
前記開口部を形成する工程では、前記第２の絶縁膜、前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、
前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、
前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に誘電体膜として強誘電体又は高誘電体を用いたキャパシタを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近時、誘電体膜として強誘電体や高誘電体を用いたキャパシタを有する半導体装置が提案されている。キャパシタの誘電体膜として強誘電体を用いた半導体装置としては、強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が大きな注目を集めている。かかる強誘電体メモリは、高速動作が可能である、低消費電力である、書き込み／読み出し耐久性に優れている等の特徴を有する不揮発性メモリであり、今後の更なる発展が見込まれている。【０００３】
しかしながら、誘電体膜として強誘電体や高誘電体を用いた場合には、誘電体膜を形成した後の工程において、水素や水分がキャパシタの誘電体膜に達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜を構成する金属酸化物が水素により還元されてしまい、キャパシタの電気的特性の劣化を招いてしまうこととなる。【０００４】
水素や水分による誘電体膜の劣化を防止する技術として、キャパシタを覆うように酸化アルミニウム膜を形成する技術や、キャパシタ上に形成された層間絶縁膜上に酸化アルミニウム膜を形成する技術が提案されている。酸化アルミニウム膜は、水素及び水分の拡散を防止する機能を有している。このため、提案されている技術によれば、水素や水分が誘電体膜に達するのを防止することができ、水素や水分による誘電体膜の劣化を防止することが可能となる。【０００５】
なお、本願発明の背景技術としては以下のようなものがある。
【特許文献１】特開平１１−２１４３８９号公報
【特許文献２】特開２００３−３１５７５号公報
【特許文献３】特開２００２−３２４７９７号公報
【特許文献４】特開平９−１９１０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、提案されている半導体装置では、電極パッド部２００が図４９のように構成されていた。図４９は、提案されている半導体装置の電極パッド部を示す断面図である。図４９に示すように、図示しない層間絶縁膜上には、電極２０１が形成されている。電極２０１が形成された層間絶縁膜上には、電極２０１を覆うように層間絶縁膜２０２が形成されている。層間絶縁膜２０２には、電極２０１に接続された複数の導体プラグ２０４が埋め込まれている。導体プラグ２０４が埋め込まれた層間絶縁膜２０２上には、電極２０６が形成されている。電極２０６が形成された層間絶縁膜２０４上には、電極２０６を覆うように層間絶縁膜２０８が形成されている。層間絶縁膜２０８には、電極２０６に接続された複数の導体プラグ２１０が埋め込まれている。導体プラグ２１０が埋め込まれた層間絶縁膜２０８上には、導体プラグ２１０に接続された電極パッド２１２が形成されている。電極パッド２１２が形成された層間絶縁膜２０８上には、シリコン酸化膜より成る保護膜２１４及びシリコン窒化膜より成る保護膜２１６が形成されている。保護膜２１６上には、ポリイミドより成る保護膜２１８が形成されている。保護膜２１８には、電極パッド２１０に達する開口部２２０が形成されている。このように、提案されている半導体装置では、電極パッド２１２の直下における層間絶縁膜２０２，２０８に複数の導体プラグ２０４，２１０が埋め込まれた構成となっており、電極パッド２１２にプローブ針２２２を接触させて試験等を行う際に、電極パッド２１２の破損や変形が生じてしまう場合があった。かかる場合には、電極パッド２１２の下に存在する層間絶縁膜２０８、２０２にまで亀裂が生じてしまう場合もあった。このような場合には、電極パッド部２１２から水素や水分が半導体装置の内部に浸入し、ひいてはキャパシタの誘電体膜にまで水素や水分が達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜として用いられている金属酸化物が水素により還元され、キャパシタの電気的特性が劣化してしまうこととなる。【０００７】
本発明の目的は、水素や水分による誘電体膜の劣化をより確実に防止し得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、前記キャパシタの上方に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の配線と、前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、前記２の絶縁膜上に形成された電極パッドと、前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、前記半導体基板上に、前記キャパシタを埋め込むように形成された第３の絶縁膜と、前記第３の絶縁膜上に形成された第２の配線及び導電膜を更に有し、前記導電体は、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に接続されていることを特徴とする半導体装置が提供される。
本発明の他の観点によれば、半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、前記キャパシタの上方に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の配線と、前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、前記２の絶縁膜上に形成された電極パッドと、前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、前記電極パッドの下方に形成され、前記キャパシタの前記上部電極又は前記下部電極と同一導電膜より成る導電膜を更に有し、前記導電体は、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に接続されていることを特徴とする半導体装置が提供される。
本発明の更に他の観点によれば、半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、前記キャパシタの上方に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の配線と、前記第１の絶縁膜上及び前記第１の配線上に形成された第２の絶縁膜と、前記２の絶縁膜上に形成された電極パッドと、前記電極パッドの直下における前記第２の絶縁膜に埋め込まれた単一の導電体であって、前記第２の絶縁膜を貫いて、少なくとも前記第１の絶縁膜の一部にまで埋め込まれた導電体とを有し、前記電極パッドの下方における前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電膜を更に有し、前記導電体は、前記第２の絶縁膜、前記第１の絶縁膜を貫いて、前記導電膜に接続されていることを特徴とする半導体装置が提供される。
【０００９】
本発明の更に他の観点によれば、半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、前記キャパシタの上方に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の配線を形成する工程と、前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、前記開口部内に導電体を埋め込む工程と、前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、前記キャパシタを形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記半導体基板上に、前記キャパシタを埋め込むように第３の絶縁膜を形成する工程と；前記第３の絶縁膜上に、第２の配線及び導電膜を形成する工程とを更に有し、前記開口部を形成する工程では、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込むことを特徴とする半導体装置の製造方法が提供される。
本発明の更に他の観点によれば、半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、前記キャパシタの上方に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の配線を形成する工程と、前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、前記開口部内に導電体を埋め込む工程と、前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、前記キャパシタを形成する工程では、前記電極パッドが形成される予定の領域の下方に、前記キャパシタの前記上部電極又は前記下部電極と同一導電膜より成る導電膜を更に形成し、前記開口部を形成する工程では、前記第２の絶縁膜及び前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込むことを特徴とする半導体装置の製造方法が提供される。
本発明の更に他の観点によれば、半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、前記キャパシタの上方に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の配線を形成する工程と、前記第１の絶縁膜上及び前記第１の配線上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも前記第１の絶縁層の表面より深くまで開口部を形成する工程と、前記開口部内に導電体を埋め込む工程と、前記導電体上及び前記第２の絶縁膜上に電極パッドを形成する工程とを有し、前記キャパシタを形成する工程の前に、電極パッドが形成される予定の領域の下方における前記半導体基板上に絶縁層を形成する工程と；前記絶縁層上に導電膜を形成する工程とを更に有し、前記開口部を形成する工程では、前記第２の絶縁膜、前記第１の絶縁膜を貫いて、前記導電膜に達する開口部を形成し、前記開口部を形成する工程では、前記電極パッドが形成される予定の領域に単一の前記開口部を形成し、前記導電体を埋め込む工程では、前記単一の開口部内に単一の前記導電体を埋め込むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明では、電極パッドの直下に強固な導電体が存在しているため、試験等においてプローブ針をある程度の力で電極パッドに接触させた場合であっても、電極パッドの破損や変形が生じるのを防止することが可能となる。たとえ電極パッドに破損や変形が生じたとしても、電極パッドの直下に存在する導電体が極めて強固に形成されているため、層間絶縁膜に達するような亀裂が導電体に生じることはない。従って、本発明によれば、水素や水分が層間絶縁膜等を介してキャパシタの誘電体膜に達するのを防止することができ、誘電体膜を構成する強誘電体が水素により還元されるのを防止することができる。このように、本発明によれば、キャパシタの誘電体膜が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタを有する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１実施形態による半導体装置を示す断面図である。
【図２】図２は、本発明の第１実施形態による半導体装置を示す平面図である。
【図３】図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図７】図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図８】図８は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図９】図９は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１０】図１０は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図１１】図１１は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１２】図１２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図１３】図１３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図１４】図１４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。
【図１５】図１５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。
【図１６】図１６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。
【図１７】図１７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。
【図１８】図１８は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。
【図１９】図１９は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。
【図２０】図２０は、本発明の第１実施形態による半導体装置の変形例を示す断面図である。
【図２１】図２１は、本発明の第２実施形態による半導体装置を示す断面図である。
【図２２】図２２は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２３】図２３は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２４】図２４は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図２５】図２５は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図２６】図２６は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図２７】図２７は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図２８】図２８は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図２９】図２９は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図３０】図３０は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図３１】図３１は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図３２】図３２は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図３３】図３３は、本発明の第２実施形態による半導体装置の変形例を示す断面図である。
【図３４】図３４は、本発明の第３実施形態による半導体装置を示す断面図である。
【図３５】図３５は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３６】図３６は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３７】図３７は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図３８】図３８は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図３９】図３９は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図４０】図４０は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図４１】図４１は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図４２】図４２は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図４３】図４３は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図４４】図４４は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図４５】図４５は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図４６】図４６は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。
【図４７】図４７は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。
【図４８】図４８は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。
【図４９】提案されている半導体装置を示す断面図である。
【符号の説明】
【００１２】
２…ロジック部、周辺回路領域
４…ＦｅＲＡＭセル部、メモリセル領域
６…電極パッド部
８…スクライブ領域
１０…半導体基板
１２…素子分離領域
１４…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２…ソース／ドレイン拡散層
２４…トランジスタ
２６…層間絶縁膜
２８…絶縁性バリア膜
３０…下部電極
３２…誘電体膜
３４…上部電極
３６…キャパシタ
３８…絶縁性バリア膜
４０…絶縁性バリア膜
４２…層間絶縁膜
４４…コンタクトホール
４６ａ、４６ｂ…開口部
４８…導体プラグ
５０ａ、５０ｂ…金属層
５２ａ、５２ｂ…コンタクトホール
５４ａ、５４ｂ…導体プラグ
５６ａ〜５６ｄ…配線
５６ｅ…電極
５６ｆ、５６ｇ…金属層
５８…絶縁性バリア膜
６０…層間絶縁膜
６２ａ…コンタクトホール
６２ｂ、６２ｃ…開口部
６４ａ…導体プラグ
６４ｂ、６４ｃ…金属層
６６ａ…配線
６６ｂ、６６ｃ…金属層
６８…層間絶縁膜
７０ａ…コンタクトホール
７０ｂ、７０ｃ…開口部
７２ａ…導体プラグ
７２ｂ、７２ｃ…金属層
７５ａ…内側のシールリング
７５ｂ…外側のシールリング
８８ａ…配線
８８ｂ、８８ｃ…金属層
９０…層間絶縁膜
９２…絶縁性バリア膜
９４…シリコン酸化膜
９６、９６ａ、９６ｂ…開口部
１００、１００ａ、１００ｂ…導体体
１０２…電極パッド
１０４…保護膜
１０６…保護膜
１０８…保護膜
１１０、１１０ａ…開口部
１１２…フォトレジスト膜
１１４…開口部
１１６…フォトレジスト膜
１１８…開口部
１２０…プローブ針
１２１…コンタクトホール
１２２…絶縁性バリア膜
１２３…導体プラグ
１２４…シリコン酸化膜
１２５…導電膜
１２６…絶縁性バリア膜
１２８…シリコン酸化膜
【発明を実施するための最良の形態】
【００１３】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図１９を用いて説明する。【００１４】
（半導体装置）
まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。図１において、紙面左側はロジック部（周辺回路領域）２を示しており、ロジック部２の紙面右側はＦｅＲＡＭセル部（メモリセル領域）４を示しており、ＦｅＲＡＭセル部４の紙面右側は電極パッド部６を示しており、電極パッド部６の紙面右側はスクライブ領域８を示している。図１における一点鎖線は、スクライブ領域８において半導体ウェハ１０を切断する際の切断箇所を示している。図２は、本実施形態による半導体装置を示す平面図である。図２におけるＡ−Ａ′線は、図１におけるＡ−Ａ′線に対応している。【００１５】
図１に示すように、例えばシリコンより成る半導体基板１０上には、素子領域を画定する素子分離領域１２が形成されている。素子分離領域１２が形成された半導体基板１０内には、ウェル１４が形成されている。【００１６】
ウェル１４が形成された半導体基板１０上には、例えば膜厚６〜７ｎｍのシリコン酸化膜より成るゲート絶縁膜１６を介して、例えばポリシリコンより成るゲート電極（ゲート配線）１８が形成されている。ゲート長は、例えば０．３６μｍに設定されている。ゲート電極１８上には、シリコン酸化膜が形成されている。ゲート電極１８の側壁部分には、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成されている。【００１７】
サイドウォール絶縁膜２０が形成されたゲート電極１８の両側には、ソース／ドレイン拡散層２２が形成されている。こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４が構成されている。【００１８】
なお、トランジスタ２４は、ＦｅＲＡＭ領域４内における半導体基板１０上にも形成されているが、図１においては図示されていない。ＦｅＲＡＭ領域４内における半導体基板１０上に形成されたトランジスタ２４は、例えば、キャパシタ３６の下部電極３０又は上部電極３４に電気的に接続されている。【００１９】
トランジスタ２４が形成された半導体基板１０上には、シリコン窒化酸化膜（図示せず）とシリコン酸化膜（図示せず）とシリコン酸化膜（図示せず）とから成る層間絶縁膜２６が形成されている。層間絶縁膜２６の表面は平坦になっている。【００２０】
層間絶縁膜２６上には、水素及び水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８の材料としては、例えば酸化アルミニウム（アルミナ、Ａｌ２Ｏ３）が用いられている。絶縁性バリア膜２８の膜厚は、例えば２０ｎｍ程度とする。【００２１】
層間絶縁膜２６上に絶縁性バリア膜２８を形成しているのは、以下のような理由によるものである。即ち、後述するキャパシタ３６の誘電体膜３２に水素や水分が達すると、誘電体膜３２を構成する金属酸化物が水素により還元されてしまい、誘電体膜３２の電気特性が劣化してしまう。層間絶縁膜２６上に絶縁性バリア膜２８を形成することにより、層間絶縁膜２６から誘電体膜３２に水素や水分が達するのを防止することができるため、キャパシタ３６の電気的特性の劣化を防止することが可能となる。【００２２】
絶縁性バリア膜２８上には、キャパシタ３６の下部電極３０が形成されている。下部電極３０は、例えば、膜厚１５５ｎｍのＰｔ膜により構成されている。【００２３】
下部電極３０上には、キャパシタ３６の誘電体膜３２が形成されている。誘電体膜３２は、例えば膜厚１５０〜２００ｎｍの強誘電体膜により構成されている。かかる強誘電体膜としては、例えばＰｂＺｒ１−ＸＴｉＸＯ３膜（ＰＺＴ膜）が用いられている。【００２４】
誘電体膜３２上には、キャパシタ３６の上部電極３４が形成されている。上部電極３４は、例えば、膜厚５０ｎｍのＩｒＯ２膜（図示せず）と膜厚２００ｎｍの他のＩｒＯ２膜（図示せず）とを順次積層して成る積層膜により構成されている。【００２５】
こうして、下部電極３０と誘電体膜３２と上部電極３４とから成るキャパシタ３６が構成されている。【００２６】
誘電体膜３２上及び上部電極３４上には、誘電体膜３２及び上部電極３４の上面及び側面を覆うように絶縁性バリア膜３８が形成されている。かかる絶縁性バリア膜３８としては、例えば５０ｎｍ程度の酸化アルミニウム（Ａｌ２Ｏ３）が用いられている。絶縁性バリア膜３８は、水素及び水分の拡散を防止するためのものである。キャパシタ３６の誘電体膜３２に水素や水分が達すると、上述したように、誘電体膜３２を構成する金属酸化物が水素により還元されてしまい、キャパシタ３６の電気特性が劣化してしまう。誘電体膜３２及び上部電極３４の上面及び側面を覆うように絶縁性バリア膜３８を形成することにより、誘電体膜３２に水素や水分が達するのが防止されるため、キャパシタ３６の電気的特性の劣化を防止することが可能となる。【００２７】
上面に絶縁性バリア膜３８が形成されたキャパシタ上には、絶縁性バリア膜３８及びキャパシタ３６を覆うように他の絶縁性バリア膜４０が形成されている。かかる絶縁性バリア膜４０としては、例えば２０ｎｍ程度の酸化アルミニウム膜が用いられている。絶縁性バリア膜４０は、上述した絶縁性バリア膜３８と同様に、水素及び水分の拡散を防止するためのものである。【００２８】
絶縁性バリア膜４０上には、シリコン酸化膜より成る層間絶縁膜４２が形成されている。層間絶縁膜４２の表面は平坦化されている。【００２９】
層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、ソース／ドレイン拡散層２２に達するコンタクトホール４４が形成されている。コンタクトホール４４の径は、例えば０．４５μｍ程度である。【００３０】
また、層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、金属層５０ａを埋め込むための開口部４６ａが形成されている。金属層５０ａは、内側のシールリング（耐湿リング）７５ａの一部を構成するものである。シールリング７５ａは、シールリング７５ｂと相俟って、スクライブ領域８において半導体基板１０を切断した後に、水分等が外部から浸入するのを遮断するためのものである。【００３１】
また、層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、金属層５０ｂを埋め込むための開口部４６ｂが形成されている。金属層５０ｂは、外側のシールリング（耐湿リング）７５ｂの一部を構成するものである。シールリング７５ｂは、内側のシールリング７５ａと相俟って、スクライブ領域８において半導体基板１０を切断した後に、水分等が外部から浸入するのを遮断するためのものである。開口部４６ｂは、スクライブ領域８の内側に、全体として枠状に形成されている。【００３２】
コンタクトホール４４内及び開口部４６ａ、４６ｂ内には、例えば膜厚２０ｎｍのＴｉ膜（図示せず）が形成されている。Ｔｉ膜が形成されたコンタクトホール４４内及び開口部４６ａ、４６ｂ内には、例えば膜厚５０ｎｍのＴｉＮ膜（図示せず）が形成されている。これらＴｉ膜及びＴｉＮ膜によりバリアメタル膜（図示せず）が構成されている。【００３３】
バリアメタル膜が形成されたコンタクトホール４４内には、タングステンより成る導体プラグ４８が埋め込まれている。また、バリアメタル膜が形成された開口部４６ａ、４６ｂ内には、タングステンより成る金属層５０ａ、５０ｂが埋め込まれている。【００３４】
層間絶縁膜４２、絶縁性バリア膜３８、４０には、上部電極３４に達するコンタクトホール５２ａが形成されている。また、層間絶縁膜４２、絶縁性バリア膜３８、４０には、下部電極３０に達するコンタクトホール５２ｂが形成されている。コンタクトホール５２ａ、５２ｂの径は、例えば０．５μｍ程度である。【００３５】
コンタクトホール５２ａ内及び層間絶縁膜４２上には、導体プラグ５４ａ及び配線（第１金属配線層）５６ａが一体に形成されている。また、コンタクトホール５２ｂ内及び層間絶縁膜４２上には、導体プラグ５４ｂ及び配線（第１金属配線層）５６ｂが一体に形成されている。また、層間絶縁膜４２上には、複数の配線（第１金属配線層）５６ｃ、５６ｄが形成されている。また、層間絶縁膜４２上には、電極５６ｅが形成されている。電極５６ｅは、後述する電極パッド１０２と同様の平面形状に形成されている。電極５６ｅは、図示しない配線に接続されている。配線５６ｃ、５６ｄは、例えば導体プラグ４８に接続されている。また、金属層５０ａ上には、配線５６ａ〜５６ｅと同一の膜より成る金属層５６ｇが形成されている。金属層５０ｂ上には、配線５６ａ〜５６ｄと同一の膜より成る金属層５６ｆが形成されている。金属層５６ｆは、外側のシールリング７５ｂの一部を構成するものである。金属層５６ｇは、内側のシールリング７５ａの一部を構成するものである。配線５６ａ、５６ｂ及び導体プラグ５４ａ、５４ｂは、例えば膜厚１５０ｎｍのＴｉＮ膜と、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜と、膜厚５ｎｍのＴｉ膜と、膜厚１５０ｎｍのＴｉＮ膜とを順次積層して成る積層膜により構成されている。
【００３６】
配線５６ａ〜５６ｄ、電極５６ｅ、金属層５６ｆ、５６ｇ及び導体プラグ５４ａ、５４ｂ等が形成された層間絶縁膜４２上には、配線５６ａ〜５６ｄ、電極５６ｅ、金属層５６ｆ、５６ｇを覆うように絶縁性バリア膜５８が形成されている。かかる絶縁性バリア膜５８は、上述した絶縁性バリア膜３８、４０と同様に、水素及び水分の拡散を防止するためのものである。絶縁性バリア膜５８としては、例えば膜厚２０ｎｍの酸化アルミニウムが用いられている。【００３７】
絶縁性バリア膜５８上には、例えば膜厚１００ｎｍのシリコン酸化膜より成る層間絶縁膜６０が形成されている。【００３８】
層間絶縁膜６０及び絶縁性バリア膜５８には、配線５６ａ〜５６ｄにそれぞれ達するコンタクトホール６２ａが形成されている。コンタクトホール６２ａの径は、例えば０．５μｍ程度である。また、層間絶縁膜６０及び絶縁性バリア膜５８には、金属層５６ｆに達する開口部６２ｃが形成されている。また、層間絶縁膜６０及び絶縁性バリア膜５８には、金属層５６ｇに達する開口部６２ｂが形成されている。【００３９】
コンタクトホール６２ａ内及び開口部６２ｂ、６２ｃ内には、例えば膜厚５０ｎｍのＴｉＮ膜（図示せず）が形成されている。【００４０】
ＴｉＮ膜が形成されたコンタクトホール６２ａ内には、タングステンより成る導体プラグ６４ａが埋め込まれている。また、ＴｉＮ膜が形成された開口部６２ｂ内には、タングステンより成る金属層６４ｂが埋め込まれている。また、ＴｉＮ膜が形成された開口部６２ｃ内には、タングステンより成る金属層６４ｃが埋め込まれている。金属層６４ｂは、内側のシールリング７５ａの一部を構成するものである。金属層６４ｃは、外側のシールリング７５ｂの一部を構成するものである。【００４１】
導体プラグ６４ａ及び金属層６４ｂ、６４ｃが埋め込まれた層間絶縁膜６０上には、配線（第２金属配線層）６６ａが形成されている。【００４２】
また、金属層６４ｂ上には、配線６６ａと同一導電膜より成る金属層６６ｂが形成されている。金属層６６ｂは、内側のシールリング７５ａの一部を構成するものである。【００４３】
また、金属層６４ｃ上には、配線６６ａと同一導電膜より成る金属層６６ｃが形成されている。金属層６６ｃは、シールリング７５ｂの一部を構成するものである。【００４４】
配線６６ａ、電極６６ｂ及び金属層６６ｃは、例えば、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、膜厚１５０ｎｍのＴｉＮ膜を順次積層して成る積層膜により構成されている。【００４５】
配線６６ａ、電極６６ｂ及び金属層６６ｃが形成された層間絶縁膜６０上には、例えば膜厚１００ｎｍのシリコン酸化膜より成る層間絶縁膜６８が形成されている。層間絶縁膜６８の表面は、平坦になっている。【００４６】
層間絶縁膜６８には、配線６６ａに達するコンタクトホール７０ａが形成されている。コンタクトホール７０ａの径は、例えば０．５μｍ程度である。また、層間絶縁膜６８には、金属層６６ｂに達する開口部７０ｂが形成されている。また、層間絶縁膜６８には、金属層６６ｃに達する開口部７０ｃが形成されている。金属層７０ｂは、内側のシールリング７５ａの一部を構成するものである。金属層７０ｃは、外側のシールリング７５ｂの一部を構成するものである。【００４７】
コンタクトホール７０ａ内及び開口部７０ｂ、７０ｃ内には、例えば、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜が形成されている。【００４８】
バリアメタル膜が形成されたコンタクトホール７０ａ内には、タングステンより成る導体プラグ７２ａが埋め込まれている。また、バリアメタル膜が形成された開口部７０ｂ内には、タングステンより成る金属層７２ｂが形成されている。また、バリアメタル膜が形成された開口部７０ｃ内には、タングステンより成る金属層７２ｃが形成されている。【００４９】
導体プラグ７２ａ及び金属層７２ｂ、７２ｃが埋め込まれた層間絶縁膜６８上には、配線（第３金属配線層）８８ａが形成されている。また、金属層７２ｂ上には、配線８８ａと同一導電膜より成る金属層８８ｂが形成されている。金属層８８ｂは、内側のシールリング７５ａの一部を構成するものである。また、金属層７２ｃ上には、配線８８ａと同一導電膜より成る金属層８８ｃが形成されている。金属層８８ｃは、外側のシールリング７５ｂの一部を構成するものである。【００５０】
配線８８ａ、金属層８８ｂ、８８ｃが形成された層間絶縁膜６８上には、例えば膜厚１００ｎｍのシリコン酸化膜より成る層間絶縁膜９０が形成されている。層間絶縁膜９０の表面は、平坦になっている。【００５１】
表面が平坦な層間絶縁膜９０上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜９２が形成されている。ここでは、絶縁性バリア膜９２を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜９２は、平坦化された層間絶縁膜９０上に形成されているため、平坦になっている。平坦な絶縁性バリア膜９２は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。【００５２】
絶縁性バリア膜９２上には、例えば膜厚１００ｎｍのシリコン酸化膜９４が形成されている。シリコン酸化膜９４は、電極パッド１０２等を形成する際のパターニングにおいて絶縁性バリア膜９２がエッチングされるのを防止するためのものである。【００５３】
シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８及び層間絶縁膜６０には、電極５６ｅに達する開口部９６が形成されている。【００５４】
開口部９６内の内面には、バリアメタル膜９８が形成されている。バリアメタル膜９８の材料としては、例えば膜厚１５０ｎｍのＴｉ−Ａｌ−Ｎ合金膜が用いられている。【００５５】
バリアメタル膜９８が形成された開口部９６内には、例えばＣｕより成る単一の導電体（埋設物）１００が埋め込まれている。導電体１００は複数の層間絶縁膜６０、６８、９０に亘って埋め込まれているため、導電体１００の厚さは例えば２．５μｍと非常に厚く形成されている。また、導電体１００が埋め込まれている開口部９６の径は５０μｍと比較的大きく形成されている。導電体１００の径は、配線５６ａ〜５６ｃ、６６ａ、８８ａ等に接続されているいずれの導体プラグ４８、５４ａ、５４ｂ、６４ａ、７２ａの径よりも大きく設定されている。具体的には、導電体１００の径は、導体プラグ４８、５４ａ、５４ｂ、６４ａ、７２ａの径の１００倍以上に設定されている。このように、導電体１００は極めて強固に形成されている。【００５６】
なお、ここではバリアメタル膜９８の材料としてＴｉ−Ａｌ−Ｎ合金を用いる場合を例に説明したが、バリアメタル膜９８の材料は、Ｔｉ−Ａｌ−Ｎ合金に限定されるものではない。例えば、ＴｉＮ、Ｔｉ、Ｔａ等をバリアメタル膜９８の材料として用いてもよい。また、Ｔｉ−Ａｌ−Ｎ合金とＴａとの複合物をバリアメタル膜９８の材料として用いてもよい。【００５７】
また、ここでは、導電体１００の材料としてＣｕを用いる場合を例に説明したが、導電体１００の材料はＣｕに限定されるものではない。【００５８】
例えば、Ａｌを導電体１００の材料として用いてもよい。ＡｌはＣｕより硬度が高い材料である。従って、導電体１００の材料としてＡｌを用いれば、導電体１００の材料としてＣｕを用いた場合と比較して、より強度の高い導電体１００を得ることが可能となる。導電体１００の材料としてＡｌを用いる場合、バリアメタル膜９８の材料として、ＴｉＮ、ＴｉＷ等を用いることが可能である。【００５９】
また、Ａｕを導電体１００の材料として用いてもよい。Ａｕは、Ａｌより硬度が高い材料である。従って、導電体１００の材料としてＡｕを用いれば、導電体１００の材料としてＡｌを用いた場合と比較して、より強度の高い導電体１００を得ることが可能となる。導電体１００の材料としてＡｕを用いる場合、バリアメタル膜９８の材料としては例えばＴｉＮ、ＴｉＷ等を用いることが可能である。【００６０】
また、Ａｌ−Ｃｕ合金を導電体１００の材料として用いてもよい。【００６１】
導電体１００が埋め込まれた積層膜６０、６８、９０、９２、９４上には、電極パッド１０２が形成されている。電極パッド１０２の材料としては、Ａｌ（アルミニウム）やＡｌ−Ｃｕ（アルミニウム−銅）合金等が用いられている。【００６２】
電極パッド１０２の外周は、導電体１００の外周より大きく設定されている。電極パッド１０２の外周を導電体１００の外周より大きく設定しているのは、位置合わせ余裕を十分に確保するためである。【００６３】
また、電極５６ｅの外周は、導電体１００の外周より大きく設定されている。電極５６ｅの外周を導電体１００の外周より大きく設定しているのも、位置合わせ余裕を十分に確保するためである。【００６４】
本実施形態では、電極パッド１０２の直下に強固な導電体１００が埋め込まれていることに主な特徴がある。より具体的には、導電体１００は、層間絶縁膜９０のみならず、層間絶縁膜６８にも埋め込まれており、更に、層間絶縁膜６０の一部にも埋め込まれている。【００６５】
提案されている半導体装置では、電極パッドの直下における層間絶縁膜に複数の導体プラグが埋め込まれた構成となっており、電極パッドにプローブ針を接触させて試験等を行う際に、電極パッドの破損や変形が生じてしまう場合があった。かかる場合には、電極パッドの下に存在する層間絶縁膜にまで亀裂が生じてしまう場合もあった。このような場合には、電極パッド部から水素や水分が半導体装置の内部に浸入し、ひいてはキャパシタの誘電体膜にまで水素や水分が達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜として用いられている金属酸化物が水素により還元され、キャパシタの電気的特性が劣化してしまうこととなる。【００６６】
これに対し、本実施形態では、電極パッド１０２の直下に強固な導電体１００が存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することが可能となる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００が極めて強固に形成されているため、電極パッド部６から水素や水分が半導体装置の内部に浸入するのを、導電体１００により確実に防止することができる。従って、本実施形態によれば、水素や水分が層間絶縁膜６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【００６７】
金属層５０ａ、金属層５６ｇ、金属層６４ｂ、金属層６６ｂ、金属層７２ｂ及び金属層８８ｂにより、内側のシールリング（内部耐湿リング）７５ａが構成されている。内側のシールリング７５ａは、上述したようにスクライブ領域８において半導体ウェハ１０を切断した後に、外側のシールリング７５ｂと相俟って、水分等が外部から浸入するのを遮断するためのものである。【００６８】
金属層５０ｂ、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ及び金属層８８ｃにより、外側のシールリング（外部耐湿リング）７５ｂが構成されている。外側のシールリング７５ｂは、上述したようにスクライブ領域８において半導体ウェハ１０を切断した後に、水分等が外部から浸入するのを遮断するためのものである。【００６９】
電極パッド１０２が形成されたシリコン酸化膜９４上には、例えば膜厚１００ｎｍのシリコン酸化膜より成る保護膜１０４が形成されている。【００７０】
保護膜１０４上には、例えば膜厚３５０ｎｍのシリコン窒化膜より成る保護膜１０６が形成されている。シリコン窒化膜１０６は、後述するポリイミドより成る保護膜１０８から放出される水分等を遮断するためのものである。【００７１】
保護膜１０６上には、例えばポリイミドより成る保護膜１０８が形成されている。【００７２】
保護膜１０４、保護膜１０６及び保護膜１０８には、電極パッド１０２に達する開口部１１０が形成されている。【００７３】
こうして本実施形態による半導体装置が構成されている。【００７４】
本実施形態による半導体装置は、電極パッド１０２の直下に強固な導電体１００が形成されていることに主な特徴がある。【００７５】
上述したように、電極パッドの直下における層間絶縁膜に複数の導体プラグを単に埋め込んだ場合には、電極パッドにプローブ針を接触させて試験等を行う際に、電極パッドの破損や変形が生じてしまう場合があった。かかる場合には、電極パッドの下に存在する層間絶縁膜にまで亀裂が生じてしまう場合もあった。このような場合には、電極パッド部から水素や水分が半導体装置の内部に浸入し、ひいてはキャパシタの誘電体膜にまで水素や水分が達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜として用いられている金属酸化物が水素により還元され、キャパシタの電気的特性が劣化してしまうこととなる。【００７６】
これに対し、本実施形態では、電極パッド１０２の直下に強固な導電体１００が存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することが可能となる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００が極めて強固に形成されているため、層間絶縁膜６０、６８、９０に達するような亀裂が導電体１００に生じることはない。従って、本実施形態によれば、水素や水分が層間絶縁膜６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【００７７】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図３乃至図１９を用いて説明する。図３乃至図１９は、本実施形態による半導体装置の製造方法を示す工程断面図である。【００７８】
まず、図３（ａ）に示すように、例えばシリコンより成る半導体基板１０に、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、素子領域を画定する素子分離領域１２を形成する。【００７９】
次に、イオン注入法により、ドーパント不純物を導入することにより、ウェル１４を形成する。【００８０】
次に、例えば熱酸化法により、素子領域上に膜厚６〜７ｎｍのシリコン酸化膜より成るゲート絶縁膜１６を形成する。【００８１】
次に、例えばＣＶＤ法により、膜厚１２０ｎｍのポリシリコン膜１８を形成する。ポリシリコン膜１８は、ゲート電極等となるものである。【００８２】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜より成るゲート電極１８が形成される。ゲート長は、例えば０．３６μｍとする。【００８３】
次に、ゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域（図示せず）が形成される。【００８４】
次に、全面に、例えばＣＶＤ法により、膜厚１５０ｎｍのシリコン酸化膜２０を形成する。【００８５】
次に、シリコン酸化膜２０を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成される。【００８６】
次に、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層（図示せず）が形成される。エクステンション領域と深い不純物拡散層とによりソース／ドレイン拡散層２２が構成される。【００８７】
こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４
が形成される。【００８８】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化酸化膜（ＳｉＯＮ膜）（図示せず）を形成する。【００８９】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚６００ｎｍのシリコン酸化膜（図示せず）を形成する。【００９０】
次に、例えばＣＭＰ法により、シリコン酸化膜の表層部を２００ｎｍ程度研磨することにより、シリコン酸化膜の表面を平坦化する。【００９１】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。こうして、シリコン窒化酸化膜、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜２６が形成される。【００９２】
次に、脱水処理を行うことにより、層間絶縁膜２６中から水分を除去する。脱水処理の条件は、例えば以下の通りとする。脱水処理の際の温度は、例えば６５０℃とする。脱水処理を行う際の雰囲気は、窒素雰囲気とする。脱水処理の時間は、例えば３０分とする。【００９３】
次に、図３（ｂ）に示すように、例えばＰＶＤ（Physical Vapor Deposition、物理的気相成長）法、より具体的にはスパッタリング法により、例えば膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜２８を形成する。絶縁性バリア膜２８は、層間絶縁膜２６中からキャパシタ３６に水素や水分が達するのを防止するためのものである。【００９４】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、酸素雰囲気にて、例えば６５０℃、６０秒の熱処理を行う。この熱処理は、絶縁性バリア膜２８の膜質を向上させるためのものである。この熱処理を行うことにより、後工程において絶縁性バリア膜２８上に導電膜３０を形成する際に、配向性の良好な導電膜３０を形成することが可能となる。【００９５】
次に、全面に、例えばＰＶＤ法により、膜厚１５５ｎｍのＰｔ膜より成る導電膜３０を形成する。導電膜３０は、キャパシタ３６の下部電極となるものである。【００９６】
次に、全面に、例えばＰＶＤ法により、誘電体膜３２を形成する。かかる誘電体膜３２は、キャパシタの誘電体膜となるものである。誘電体膜３２としては、例えば強誘電体膜を形成する。より具体的には、誘電体膜３２として、例えば膜厚１５０〜２００ｎｍ程度のＰＺＴ膜を形成する。【００９７】
次に、例えばＲＴＡ法により、酸素雰囲気中にて、例えば５８５℃、９０秒の熱処理を行う。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば０．０２５リットル／分とする。かかる熱処理は、誘電体膜３２の膜質を向上させるためのものである。【００９８】
次に、例えばＰＶＤ法により、例えば膜厚５０ｎｍのＩｒＯ２膜（図示せず）を形成する。【００９９】
次に、例えばＲＴＡ法により、酸素雰囲気中にて、例えば７２５℃、２０秒の熱処理を行う。この熱処理は、上部電極３６の表面に異常が生ずるのを防止するためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば０．０２５リットル／分とする。【０１００】
次に、例えばＰＶＤ法により、膜厚２００ｎｍのＩｒＯ２膜（図示せず）を形成する。こうして、ＩｒＯ２膜を２層積層して成る積層膜３４が形成される。かかる積層膜３４は、キャパシタ３６の上部電極となるものである。【０１０１】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。【０１０２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ３６の上部電極３４の平面形状にパターニングする。【０１０３】
次に、フォトレジスト膜をマスクとして、積層膜３４をエッチングする。こうして、積層膜より成る上部電極３４が形成される。この後、フォトレジスト膜を剥離する。【０１０４】
次に、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１０５】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。【０１０６】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの誘電体膜３２の平面形状にパターニングする。【０１０７】
次に、フォトレジスト膜をマスクとして、誘電体膜３２をエッチングする。この後、フォトレジスト膜を剥離する。【０１０８】
次に、酸素雰囲気中にて、例えば３５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１０９】
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜（図示せず）を形成する。絶縁性バリア膜３８は、水素や水分の拡散を防止するためのものである。【０１１０】
次に、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。この熱処理は、絶縁性バリア膜の膜質を向上させるとともに、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１１１】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。【０１１２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの下部電極３０の平面形状にパターニングする。【０１１３】
次に、フォトレジスト膜をマスクとして、絶縁性バリア膜３８及び導電膜３０をエッチングする。こうして、導電膜より成る下部電極３０が形成される。また、絶縁性バリア膜３８が、上部電極３４及び誘電体膜３２を覆うように残存する。この後、フォトレジスト膜を剥離する。【０１１４】
次に、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
【０１１５】
次に、全面に、例えばＰＶＤ法により、膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜４０を形成する。絶縁性バリア膜４０は、水素や水分の拡散を防止するためのものである。【０１１６】
次に、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。この熱処理は、絶縁性バリア膜４０の膜質を向上させるとともに、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１１７】
次に、全面に、プラズマＴＥＯＳＣＶＤ法により、例えば膜厚１５００ｎｍのシリコン酸化膜より成る層間絶縁膜４２を形成する。【０１１８】
次に、例えばＣＭＰ法により、層間絶縁膜４２の表面を平坦化する。【０１１９】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、層間絶縁膜４２の内部に存在する水分を除去するとともに、層間絶縁膜４２の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。【０１２０】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。【０１２１】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部を形成する。かかる開口部は、層間絶縁膜にコンタクトホールを形成するためのものである。【０１２２】
次に、フォトレジスト膜をマスクとして層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６をエッチングすることにより、ソース／ドレイン拡散層２２に達するコンタクトホール４４と、半導体基板１０に達する開口部４６ａ、４６ｂとを形成する（図４（ａ）参照）。【０１２３】
次に、全面に、例えばＰＶＤ法により、膜厚２０ｎｍのＴｉ膜（図示せず）と膜厚５０ｎｍのＴｉＮ膜（図示せず）とを順次成膜する。こうして、Ｔｉ膜とＴｉＮ膜とから成るバリアメタル膜（図示せず）がコンタクトホール４４内及び開口部４６ａ、４６ｂ内に形成される。【０１２４】
次に、全面に、例えばＣＶＤ法により、膜厚５００ｎｍのタングステン膜を形成する。【０１２５】
次に、例えばＣＭＰ法により、層間絶縁膜４２の表面が露出するまで、タングステン膜及びバリアメタル膜を研磨する。こうして、コンタクトホール４４内に、タングステンより成る導体プラグ４８が埋め込まれる。また、開口部４６ａ、４６ｂ内に、タングステンより成る金属層５０ａ、５０ｂが埋め込まれる。金属層５０ａ、５０ｂは、シールリングの一部となるものである。【０１２６】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、層間絶縁膜４２の内部に存在する水分を除去するとともに、層間絶縁膜４２の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。【０１２７】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１００ｎｍのシリコン窒化膜８６を形成する。シリコン窒化膜８６は、導体プラグ４８の表面にダメージが生じるのを防止するためのものである。【０１２８】
次に、図４（ｂ）に示すように、フォトリソグラフィ技術を用い、上部電極３４に達するコンタクトホール５２ａと下部電極３０に達するコンタクトホール５２ｂとを、層間絶縁膜４２及びシリコン窒化膜８６に形成する。【０１２９】
次に、酸素雰囲気中にて、例えば５００℃、６０分の熱処理を行う。この熱処理は、キャパシタ３６の誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１３０】
次に、図５（ａ）に示すように、例えば全面エッチバックにより、層間絶縁膜４２上に存在するシリコン窒化酸化膜８６を除去する。【０１３１】
次に、全面に、例えばＰＶＤ法により、膜厚１５０ｎｍのＴｉＮ膜、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、ＴｉＮ膜、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。【０１３２】
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、コンタクトホール５２ａ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ａ及び配線５６ａが一体に形成される。また、コンタクトホール５２ｂ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ｂ及び配線５６ｂが一体に形成される。また、層間絶縁膜４２上に、積層膜より成る配線５６ｃ〜５６ｄが形成される。また、層間絶縁膜４２上に電極５６ｅが形成される。また、金属層５０ｂ上に、積層膜より成る金属層５６ｆが形成される。また、金属層５０ａ上に、積層膜より成る金属層５６ｇが形成される。金属層５６ｇは、内側のシールリング７５ａの一部となるものである。金属層５６ｆは、外側のシールリング７５ｂの一部となるものである（図５（ｂ）参照）。【０１３３】
次に、窒素雰囲気中にて、例えば３５０℃、３０分の熱処理を行う。この熱処理を行うことにより、後工程において絶縁性バリア膜５８を形成する際に、絶縁性バリア膜５８の下地に対する密着性を向上させることが可能となる。熱処理の際にチャンバ内に導入する窒素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１３４】
次に、図６に示すように、全面に、例えばＰＶＤ法により、例えば膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜５８を形成する。かかる絶縁性バリア膜５８は、キャパシタ３６の誘電体膜３２に水素や水分が達するのを防止するためのものである。【０１３５】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２６００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１３６】
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。【０１３７】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。【０１３８】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１３９】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。【０１４０】
こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜６０が形成される。層間絶縁膜６０の表面は平坦になっている。【０１４１】
次に、フォトリソグラフィ技術を用い、配線５６ａ〜５６ｄに達するコンタクトホール６２ａと、金属層５６ｇに達する開口部６２ｂと、金属層５６ｆに達する開口部６２ｃとを形成する。【０１４２】
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜を形成する（図示せず）。【０１４３】
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。【０１４４】
次に、層間絶縁膜６０の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。なお、こうして、コンタクトホール６２ａ内に、タングステンより成る導体プラグ６４ａが埋め込まれる。また、開口部６２ｂ、６２ｃ内に、タングステンより成る金属層６４ｂ、６４ｃが埋め込まれる。【０１４５】
なお、ＣＭＰ法により、層間絶縁膜６０の表面が露出するまでタングステン膜及びバリアメタル膜を研磨することにより、導体プラグ６４ａ、６４及び金属層６４ｃを形成するようにしてもよい。【０１４６】
次に、全面に、例えばＰＶＤ法により、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。【０１４７】
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、積層膜より成る配線６６ａ、及び金属層６６ｂ、６６ｃが形成される。【０１４８】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２２００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１４９】
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。【０１５０】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。【０１５１】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１５２】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜６８が形成される（図７参照）。【０１５３】
次に、フォトリソグラフィ技術を用い、配線６６ａに達するコンタクトホール７０ａ、金属層６６ｂに達する開口部７０ｂ、及び、金属層６６ｃに達する開口部７０ｃを、層間絶縁膜６８に形成する。【０１５４】
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜（図示せず）を形成する。【０１５５】
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。【０１５６】
次に、層間絶縁膜の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。こうして、コンタクトホール７０ａ内に、タングステンより成る導体プラグ７２ａが埋め込まれる。また、開口部７０ｂ内に、タングステンより成る金属層７２ｂが埋め込まれる。また、開口部７０ｃ内に、タングステンより成る金属層７２ｃが埋め込まれる。【０１５７】
なお、ＣＭＰ法により、層間絶縁膜８６の表面が露出するまでタングステン膜及びバリアメタル膜を研磨するようことにより、導体プラグ７２ａ及び金属層７２ｂ、７２ｃを形成するようにしてもよい。【０１５８】
次に、全面に、例えばＰＶＤ法により、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。【０１５９】
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、積層膜より成る配線８８ａ及び金属層８８ｂ、８８ｃが形成される。【０１６０】
金属層５０ａ、金属層５６ｇ、金属層６４ｂ、金属層６６ｃ、金属層７２ｂ及び金属層８８ｂにより、内側のシールリング７５ａが構成される。金属層５０ｂ、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ及び金属層８８ｃにより、外側のシールリング７５ｂが構成される。この後、フォトレジスト膜を剥離する。【０１６１】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２２００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１６２】
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。【０１６３】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。【０１６４】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。【０１６５】
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜９０が形成される（図８参照）。【０１６６】
次に、表面が平坦化された層間絶縁膜９０上に、例えば例えばＰＶＤ法により、膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜９２を形成する。絶縁性バリア膜９２を構成する酸化アルミニウム膜の膜厚は、例えば５０ｎｍとする。平坦化された層間絶縁膜９０上に絶縁性バリア膜９２を形成するため、絶縁性バリア膜９２は平坦になっている。平坦な絶縁性バリア膜９２は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。【０１６７】
次に、絶縁性バリア膜９２上に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜９４を形成する。シリコン酸化膜９４は、電極パッド１０２等を形成する際のパターニングにおいて絶縁性バリア膜９２がエッチングされるのを防止するためのものである（図９参照）。【０１６８】
次に、全面に、例えばスピンコート法により、フォトレジスト膜１１２を形成する。【０１６９】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜１１２に開口部１１４を形成する（図１０参照）。開口部１１４は、開口部９６を形成するためのものである。
【０１７０】
次に、フォトレジスト膜１１２をマスクとし、電極５６ｅをエッチングストッパとして、シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０及び絶縁性バリア膜５８に、電極５６ｅに達する開口部９６を形成する（図１１参照）。【０１７１】
次に、開口部９６内及びシリコン酸化膜９４上に、例えば膜厚１５０ｎｍのＴｉ−Ａｌ−Ｎ合金より成るバリアメタル膜９８を形成する。バリアメタル膜９８は、導電体１００を構成する材料が層間絶縁膜６０、６８、９０中等に拡散するのを防止するとともに、導電体１００を電気めっき法により形成する際にシード層として機能するものである。【０１７２】
次に、電気めっき法により、例えば膜厚３μｍのＣｕより成る導電層１００を形成する（図１２参照）。【０１７３】
なお、ここでは、電気めっき法により導電層１００を形成する場合を例に説明したが、導体層１００の形成方法は電気めっき法に限定されるものではない。例えば、塗布法により導体層１００を形成することも可能である。例えば、塗布形導電膜を全面に形成し、かかる塗布形導電膜をエッチバックすることにより、塗布型導電膜より成る導電体１００を開口部９６内に埋め込むことが可能である。また、塗布形導電膜を全面に形成し、ＣＭＰ法により、シリコン酸化膜９４の表面が露出するまで塗布型導電膜を研磨することによっても、開口部９６内に塗布型導電膜より成る導電体１００を埋め込むことが可能である。【０１７４】
なお、ここではバリアメタル膜９８の材料としてＴｉ−Ａｌ−Ｎ合金を用いる場合を例に説明したが、バリアメタル膜９８の材料は、Ｔｉ−Ａｌ−Ｎ合金に限定されるものではない。例えば、ＴｉＮ、Ｔｉ、Ｔａ等をバリアメタル膜９８の材料として用いてもよい。また、Ｔｉ−Ａｌ−Ｎ合金とＴａとの複合物をバリアメタル膜９８の材料として用いてもよい。【０１７５】
また、ここでは、導体層１００の材料としてＣｕを用いる場合を例に説明したが、導体層１００の材料はＣｕに限定されるものではない。【０１７６】
例えば、Ａｌを導体層１００の材料として用いてもよい。ＡｌはＣｕより硬度が高い材料である。従って、導体層１００の材料としてＡｌを用いれば、導体層１００の材料としてＣｕを用いた場合と比較して、より強度の高い導電体１００を得ることが可能となる。導体層１００の材料としてＡｌを用いる場合、バリアメタル膜９８の材料として、ＴｉＮ、ＴｉＷ等を用いることが可能である。【０１７７】
また、Ａｕを導体層１００の材料として用いてもよい。Ａｕは、Ａｌより硬度が高い材料である。従って、導体層１００の材料としてＡｕを用いれば、導体層１００の材料としてＡｌを用いた場合と比較して、より強度の高い導電体１００を得ることが可能となる。導体層１００の材料としてＡｕを用いる場合、バリアメタル膜９８の材料としては例えばＴｉＮ、ＴｉＷ等を用いることが可能である。【０１７８】
次に、ＣＭＰ法により、シリコン酸化膜９４の表面が露出するまでバリアメタル膜９８及び導電層１００を研磨する。これにより、開口部９６内に、導体層より成る導電体１００が埋め込まれる（図１３参照）。【０１７９】
次に、全面に、例えばＰＶＤ法により、膜厚０．５μｍの導電膜１０２を形成する（図１４参照）。導電膜１０２は、電極パッドとなるものである。導電膜１０２の材料としては、Ａｌ（アルミニウム）やＡｌ−Ｃｕ（アルミニウム−銅）合金等を用いる。
【０１８０】
次に、フォトリソグラフィ技術を用い、導電膜１０２をパターニングする。これにより、導電膜より成る電極パッド１０２が形成される（図１５参照）。【０１８１】
次に、図１６に示すように、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜より成る保護膜１０４を形成する。【０１８２】
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚３５０ｎｍのシリコン窒化膜より成る保護膜１０６を形成する。【０１８３】
次に、全面に、スピンコート法により、フォトレジスト膜１１６を形成する。【０１８４】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜１１６に開口部１１８を形成する（図１６参照）。かかる開口部１１８は、保護膜１０４、１０６にコンタクトホール１１０ａ（図１７参照）を形成するためのものである。【０１８５】
次に、フォトレジスト膜１１６をマスクとして保護膜１０４、１０６をエッチングすることにより、電極パッド１０２に達する開口部１１０ａを形成する（図１７参照）。【０１８６】
次に、全面に、スピンコート法により、例えば感光性のポリイミドより成る保護膜８０を形成する。保護膜８０の膜厚は、例えば３μｍ程度とする。【０１８７】
次に、フォトリソグラフィ技術を用い、保護膜８０に電極パッド１０２に達する開口部１１０を形成する（図１８参照）。
【０１８８】
次に、窒素雰囲気中にて、例えば３１０℃、４０分の熱処理を行う。この熱処理は、ポリイミドより成る保護膜８０を硬化させるためのものである。熱処理の際にチャンバ内に導入する窒素ガスの流量は、例えば１００リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。【０１８９】
次に、半導体試験装置のプローブ針１２０を電極パッド１０２に接触させ、本実施形態による半導体装置に対して所定の試験等を行う。本実施形態では、電極パッド１０２の直下に強固な導電体１００が存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００が極めて強固に形成されているため、層間絶縁膜６０、６８、９０に達するような亀裂が導電体１００に生じることはない。このため、本実施形態によれば、電極パッド部６から水素や水分が半導体装置の内部に浸入するのを、導電体１００により確実に防止することができる。【０１９０】
この後、半導体ウェハ１０をスクライブ領域８において切断する。図１９における一点鎖線は、半導体ウェハ１０を切断する箇所を示している。【０１９１】
こうして本実施形態による半導体装置が製造される。【０１９２】
本実施形態によれば、電極パッド１０２の直下に強固な導電体１００が存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００が極めて強固に形成されているため、層間絶縁膜６０、６８、９０に達するような亀裂が導電体１００に生じることはない。このため、本実施形態によれば、水素や水分が層間絶縁膜６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【０１９３】
（変形例）
次に、本発明の第１実施形態による半導体装置の変形例を図２０を用いて説明する。図２０は、本変形例による半導体装置を示す断面図である。図１乃至図１９に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。【０１９４】
本変形例による半導体装置は、平坦な絶縁性バリア膜１２２、１２６、９４が適宜形成されていることに主な特徴がある。【０１９５】
図２０に示すように、表面が平坦化された層間絶縁膜６０上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜１２２が形成されている。ここでは、絶縁性バリア膜１２２を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜１２２は、平坦化された層間絶縁膜６０上に形成されているため、平坦になっている。平坦な絶縁性バリア膜１２２は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。【０１９６】
絶縁性バリア膜１２２上には、例えば膜厚１００ｎｍのシリコン酸化膜１２４が形成されている。シリコン酸化膜１２４は、配線６６ａ〜６６ｄ、金属層６６ｆ、６６ｇを形成する際のパターニングにおいて絶縁性バリア膜１２２がエッチングされるのを防止するためのものである。【０１９７】
また、表面が平坦化された層間絶縁膜６８上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜１２６が形成されている。ここでは、絶縁性バリア膜１２６を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜１２６は、平坦化された層間絶縁膜６８上に形成されているため、平坦になっている。平坦な絶縁性バリア膜１２６は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。【０１９８】
絶縁性バリア膜１２６上には、例えば膜厚１００ｎｍのシリコン酸化膜１２８が形成されている。シリコン酸化膜１２８は、配線８８ａ及び金属層８８ｂ、８８ｃを形成する際のパターニングにおいて絶縁性バリア膜１２６がエッチングされるのを防止するためのものである。【０１９９】
また、表面が平坦化された層間絶縁膜９０上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜９２が形成されている。ここでは、絶縁性バリア膜９２を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜９２は、平坦化された層間絶縁膜９０上に形成されているため、平坦になっている。平坦な絶縁性バリア膜９２は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。【０２００】
絶縁性バリア膜９２上には、例えば膜厚１００ｎｍのシリコン酸化膜９４が形成されている。シリコン酸化膜９４は、上述したように、電極パッド１０２等を形成する際のパターニングにおいて絶縁性バリア膜９２がエッチングされるのを防止するためのものである。【０２０１】
このように本変形例によれば、平坦化な絶縁性バリア膜１２２、１２６、９２が適宜形成されているため、キャパシタ３６の誘電体膜３２に水素や水分が達するのをより確実に防止することができる。【０２０２】
［第２実施形態］
本発明の第２実施形態による半導体装置を図２１乃至図３２を用いて説明する。図２１は、本実施形態による半導体装置を示す断面図である。図１乃至図２０に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。【０２０３】
本実施形態による半導体装置は、キャパシタ３６の上部電極３４と同一導電膜より成る導電膜３４ａに達するように開口部９６ａが形成されており、かかる開口部９６内に導電体１００ａが埋め込まれていることに主な特徴がある。【０２０４】
図２１に示すように、電極パッド１０２の下方には、キャパシタ３６の下部電極３０と同一導電膜より成る導電膜３０ａが形成されている。【０２０５】
また、導電膜３０ａ上には、キャパシタ３６の誘電体膜３２と同一誘電体膜より成る誘電体膜３２ａが形成されている。【０２０６】
誘電体膜３２ａ上には、キャパシタ３６の上部電極３４と同一導電膜より成る導電膜３４ａが形成されている。【０２０７】
シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０、絶縁性バリア膜５８、層間絶縁膜４２、絶縁性バリア膜４０及び絶縁性バリア膜３８には、導電膜３４ａに達する開口部９６ａが形成されている。【０２０８】
開口部９６ａ内には、バリアメタル膜９８が形成されている。【０２０９】
バリアメタル膜９８が形成された開口部９６ａ内には、導電体１００ａが埋め込まれている。【０２１０】
シリコン酸化膜９４、絶縁性バリア膜９２及び層間絶縁膜９０には、配線８８ａに達するコンタクトホール１２１が形成されている。【０２１１】
コンタクトホール１２１内には、導体プラグ１２３が埋め込まれている。【０２１２】
シリコン酸化膜９４上には、導電体１００ａに接続された電極パッド１０２と、導体プラグ１２３に接続された配線１０２ａとが形成されている。【０２１３】
電極パッド１０２は、複数形成された配線１０２ａのうちのいずれかに電気的に接続されている。【０２１４】
このように本実施形態による半導体装置は、上述したように、キャパシタ３６の上部電極３４と同一導電膜より成る導電膜３４ａに達するように開口部９６ａが形成されており、かかる開口部９６内に導電体１００ａが埋め込まれていることに主な特徴がある。このため、本実施形態によれば、導電体１００ａをより強固に形成することが可能である。本実施形態によれば、電極パッド１０２の直下にこのような極めて強固な導電体１００ａが存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００ａが極めて強固に形成されているため、層間絶縁膜４２、６０、６８、９０に達するような亀裂が導電体１００ａに生じることはない。このため、本実施形態によれば、水素や水分が層間絶縁膜４２、６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【０２１５】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２２乃至図３２を用いて説明する。図２２乃至図３２は、本実施形態による半導体装置の製造方法を示す工程断面図である。【０２１６】
まず、例えばシリコンより成る半導体基板１０に素子領域を画定する素子分離領域１２を形成する工程から、層間絶縁膜２６上に絶縁性バリア膜２８を形成する工程までは、図３（ａ）乃至図３（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。【０２１７】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、膜厚１５５ｎｍのＰｔ膜より成る導電膜３０を形成する。導電膜３０は、キャパシタ３６の下部電極となり、また、電極パッド部６における導電膜３６ａとなるものである。【０２１８】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、誘電体膜３２を形成する。かかる誘電体膜３２は、キャパシタの誘電体膜となり、また、電極パッド部６における誘電体膜３２ａとなるものである。誘電体膜３２としては、例えば強誘電体膜を形成する。より具体的には、誘電体膜３２として、例えば膜厚１５０〜２００ｎｍ程度のＰＺＴ膜を形成する。【０２１９】
次に、第１実施形態による半導体装置の製造方法と同様にして、例えばＲＴＡ法により、酸素雰囲気中にて、例えば５８５℃、９０秒の熱処理を行う。【０２２０】
次に、第１実施形態による半導体装置の製造方法と同様にして、例えばＰＶＤ法により、例えば膜厚５０ｎｍのＩｒＯ２膜（図示せず）を形成する。【０２２１】
次に、第１実施形態による半導体装置の製造方法と同様にして、例えばＲＴＡ法により、酸素雰囲気中にて、例えば７２５℃、２０秒の熱処理を行う。【０２２２】
次に、第１実施形態による半導体装置の製造方法と同様にして、例えばＰＶＤ法により、膜厚２００ｎｍのＩｒＯ２膜（図示せず）を形成する。こうして、ＩｒＯ２膜を２層積層して成る積層膜３４が形成される。かかる積層膜３４は、キャパシタ３６の上部電極となり、また、電極パッド部６における導電膜３４ａとなるものである。【０２２３】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。【０２２４】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ３６の上部電極３４の平面形状と、導電膜３４ａの平面形状とにパターニングする。【０２２５】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトレジスト膜をマスクとして、積層膜３４をエッチングする。こうして、積層膜より成る上部電極３４が形成される。また、電極パッド部６に、上部電極３４と同一導電膜より成る導電膜３４ａが形成される。この後、フォトレジスト膜を剥離する。【０２２６】
次に、第１実施形態による半導体装置の製造方法と同様にして、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。【０２２７】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、スピンコート法により、フォトレジスト膜を形成する。【０２２８】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの誘電体膜３２の平面形状にパターニングする。【０２２９】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトレジスト膜をマスクとして、誘電体膜３２をエッチングする。この際、誘電体膜３２と同一誘電体膜より成る誘電体膜３２ａが形成される。この後、フォトレジスト膜を剥離する。【０２３０】
次に、第１実施形態による半導体装置の製造方法と同様にして、酸素雰囲気中にて、例えば３５０℃、６０分の熱処理を行う。【０２３１】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、膜厚５０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜（図示せず）を形成する。【０２３２】
次に、第１実施形態による半導体装置の製造方法と同様にして、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。【０２３３】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、スピンコート法により、フォトレジスト膜を形成する。【０２３４】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの下部電極３０の平面形状と、導電膜３０ａの平面形状とにパターニングする。【０２３５】
次に、第１実施形態による半導体装置の製造方法と同様にして、フォトレジスト膜をマスクとして、絶縁性バリア膜３８及び導電膜３０をエッチングする。こうして、導電膜より成る下部電極３０が形成される。また、電極パッド部６に下部電極３０と同一導電膜より成る導電膜３０ａが形成される。また、絶縁性バリア膜３８が、上部電極３４及び誘電体膜３２を覆うように残存する。この後、フォトレジスト膜を剥離する。【０２３６】
次に、第１実施形態による半導体装置の製造方法と同様にして、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。【０２３７】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜４０を形成する。【０２３８】
次に、第１実施形態による半導体装置の製造方法と同様にして、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。【０２３９】
この後、全面に層間絶縁膜４２を形成する工程から、層間絶縁膜４２上に存在するシリコン窒化酸化膜８６を除去するまでの工程は、図３（ｂ）乃至図５（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図２２（ｂ）乃至図２４（ａ）参照）。【０２４０】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、膜厚１５０ｎｍのＴｉＮ膜、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、ＴｉＮ膜、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。【０２４１】
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、コンタクトホール５２ａ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ａ及び配線５６ａが一体に形成される。また、コンタクトホール５２ｂ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ｂ及び配線５６ｂが一体に形成される。また、層間絶縁膜４２上に、積層膜より成る配線５６ｃ〜５６ｄが形成される。また、金属層５０ｂ上に、積層膜より成る金属層５６ｆが形成される。また、金属層５０ａ上に、積層膜より成る金属層５６ｇが形成される。金属層５６ｇは、内側のシールリング７５ａの一部となるものである。金属層５６ｆは、外側のシールリング７５ｂの一部となるものである（図２４（ｂ）参照）。【０２４２】
次に、第１実施形態による半導体装置の製造方法と同様にして、窒素雰囲気中にて、例えば３５０℃、３０分の熱処理を行う。【０２４３】
次に、全面に絶縁性バリア膜５８を形成する工程から、フォトレジスト膜１１２に開口部１１４を形成する工程までは、図６乃至図１０を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図２５及び図２６参照）。【０２４４】
次に、フォトレジスト膜１１２（図２６参照）をマスクとし、導電膜３４をエッチングストッパとして、シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０及び絶縁性バリア膜５８、層間絶縁膜４２、絶縁性バリア膜４０及び絶縁性バリア膜３８に、導電膜３４に達する開口部９６ａを形成する（図２７参照）。
【０２４５】
次に、第１実施形態による半導体装置の製造方法と同様にして、開口部９６ａ内及びシリコン酸化膜９４上に、例えば膜厚１５０ｎｍのＴｉ−Ａｌ−Ｎ合金より成るバリアメタル膜９８を形成する。【０２４６】
次に、第１実施形態による半導体装置の製造方法と同様にして、電気めっき法により、例えば膜厚３μｍのＣｕより成る導電層１００を形成する（図２８参照）。なお、導体層１００のうちの開口部９６内に埋め込まれた部分は、導電体１００ａ（図２９参照）となるものである。
【０２４７】
次に、第１実施形態による半導体装置の製造方法と同様にして、ＣＭＰ法により、シリコン酸化膜９４の表面が露出するまでバリアメタル膜９８及び導電層１００を研磨する。これにより、開口部９６ａ内に、導体層より成る導電体１００ａが埋め込まれる（図２９参照）。【０２４８】
次に、シリコン酸化膜９２、絶縁性バリア膜９４及び層間絶縁膜９０に、配線８８ａに達するコンタクトホール１２１を形成する。【０２４９】
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜（図示せず）を形成する。【０２５０】
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。【０２５１】
次に、層間絶縁膜の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。こうして、コンタクトホール１２１内に、タングステンより成る導体プラグ１２３が埋め込まれる。【０２５２】
次に、第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＰＶＤ法により、膜厚１μｍの導電膜を形成する。導電膜は、電極パッド１０２となるものである。また、導電膜は、配線１０２ａとなるものである。導電膜の材料としては、Ａｌ（アルミニウム）やＡｌ−Ｃｕ（アルミニウム−銅）合金等を用いる。【０２５３】
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜より成る電極パッド１０２及び配線１０２ａが形成される。複数形成された配線１０２ａのいずれかは、電極パッド１０２に電気的に接続される（図３０参照）。【０２５４】
この後の半導体装置の製造方法は、図１６乃至図１９を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図３１及び図３２参照）。【０２５５】
こうして、本実施形態による半導体装置が製造される。【０２５６】
このように本実施形態では、電極パッド１０２の直下に導電体１００ａが極めて深くまで形成されているため、導電体１００ａをより強固に形成することが可能となる。本実施形態によれば、電極パッド１０２の直下にこのような極めて強固な導電体１００ａが存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００ａが極めて強固に形成されているため、層間絶縁膜４２、６０、６８、９０に達するような亀裂が導電体１００ａに生じることはない。このため、本実施形態によれば、水素や水分が層間絶縁膜４２、６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。【０２５７】
（変形例）
次に、本実施形態による半導体装置の変形例を図３３を用いて説明する。図３３は、本変形例による半導体装置を示す断面図である。【０２５８】
本変形例による半導体装置は、キャパシタ３６の下部電極３０と同一導電膜より成る導電膜３０ａに達するように開口部９６ｂが形成されており、かかる開口部９６ｂ内に導電体１００ｂが埋め込まれていることに主な特徴がある。【０２５９】
図３３に示すように、シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０、絶縁性バリア膜５８、層間絶縁膜４２、絶縁性バリア膜４０及び絶縁性バリア膜３８には、導電膜３０ａに達する開口部９６ｂが形成されている。【０２６０】
開口部９６ｂ内には、バリアメタル膜９８が形成されている。【０２６１】
バリアメタル膜９８が形成された開口部９６ｂ内には、導電体１００ｂが埋め込まれている。【０２６２】
シリコン酸化膜９４、絶縁性バリア膜９２及び層間絶縁膜９０には、配線８８ａに達するコンタクトホール１２１が形成されている。【０２６３】
コンタクトホール１２１内には、導体プラグ１２３が埋め込まれている。【０２６４】
シリコン酸化膜９４上には、導電体１００ａに接続された電極パッド１０２と、導体プラグ１２３に接続された配線１０２ａとが形成されている。【０２６５】
電極パッド１０２は、複数形成された配線１０２ａのうちのいずれかに電気的に接続されている。【０２６６】
このように本変形例による半導体装置は、上述したように、キャパシタ３６の下部電極３０と同一導電膜より成る導電膜３０ａに達するように開口部９６ｂが形成されており、かかる開口部９６ｂ内に導電体１００ｂが埋め込まれていることに主な特徴がある。従って、本変形例によっても、第２実施形態による半導体装置と同様に、導電体１００ｂをより強固に形成することが可能である。本変形例によれば、電極パッド１０２の直下にこのような極めて強固な導電体１００ｂが存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００ｂが極めて強固に形成されているため、層間絶縁膜４２、６０、６８、９０に達するような亀裂が導電体１００ｂに生じることはない。このため、本変形例によっても、水素や水分が層間絶縁膜４２、６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。【０２６７】
［第３実施形態］
本発明の第２実施形態による半導体装置を図３４乃至図４８を用いて説明する。図３４は、本実施形態による半導体装置を示す断面図である。図１乃至図３３に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。【０２６８】
本実施形態による半導体装置は、半導体基板１０上に素子分離領域１２を介して形成された導電膜１２５に達するように開口部９６ｂが形成されており、かかる開口部９６ｂ内に導電体１００ｂが埋め込まれていることに主な特徴がある。【０２６９】
図３４に示すように、電極パッド１０２の下方における半導体基板１０上には、素子分離領域１２を介して導電膜１２５が形成されている。導電膜１２５を半導体基板１０上に直接形成しないのは、導電膜１２５と半導体基板１０との絶縁性を確保し、ひいては、導電体１００ｂと半導体基板１０との絶縁性を確保するためである。【０２７０】
シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０、絶縁性バリア膜５８、層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、導電膜１２５に達する開口部９６ｂが形成されている。【０２７１】
開口部９６ｂ内には、バリアメタル膜９８が形成されている。【０２７２】
バリアメタル膜９８が形成された開口部９６ｂ内には、導電体１００ｂが埋め込まれている。【０２７３】
シリコン酸化膜９４上には、導電体１００ａに接続された電極パッド１０２と、導体プラグ１２３に接続された配線１０２ａとが形成されている。【０２７４】
電極パッド１０２は、複数形成された配線１０２ａのうちのいずれかに電気的に接続されている。【０２７５】
このように本実施形態による半導体装置は、上述したように、半導体基板１０上に素子分離領域１２を介して形成された導電膜１２５に達するように開口部９６ｂが形成されており、かかる開口部９６ｂ内に導電体１００ｂが埋め込まれていることに主な特徴がある。このため、本実施形態によれば、導電体１００ｂをより強固に形成することが可能である。本実施形態によれば、電極パッド１０２の直下にこのような極めて強固な導電体１００ｂが存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００ｂが極めて強固に形成されているため、層間絶縁膜２６、４２、６０、６８、９０に達するような亀裂が導電体１００ａに生じることはない。このため、本実施形態によれば、水素や水分が層間絶縁膜２６、４２、６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【０２７６】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図３５乃至図４８を用いて説明する。図３５乃至図４８は、本実施形態による半導体装置の製造方法を示す工程断面図である。【０２７７】
まず、例えば半導体基板１０に素子領域を画定する素子分離領域１２を形成する工程から、ゲート絶縁膜１６を形成する工程までは、図３（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。【０２７８】
次に、例えばＣＶＤ法により、膜厚１２０ｎｍのポリシリコン膜１８を形成する。ポリシリコン膜１８は、ゲート電極等となるものである。また、ポリシリコン膜１８は、電極パッド部６の下方に形成される導電膜１２５となるものである。【０２７９】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜より成るゲート電極１８が形成される。ゲート長は、例えば０．３６μｍとする。また、電極パッド部６においては、素子分離領域１２上に、ポリシリコン膜より成る導電膜１２５が形成される（図３５（ａ）参照）。【０２８０】
この後、ゲート電極１８をマスクとして、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域（図示せず）が形成される。【０２８１】
次に、全面に、例えばＣＶＤ法により、膜厚１５０ｎｍのシリコン酸化膜２０を形成する。【０２８２】
次に、シリコン酸化膜２０を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成される。【０２８３】
次に、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層（図示せず）が形成される。エクステンション領域と深い不純物拡散層とによりソース／ドレイン拡散層２２が構成される。【０２８４】
こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４
が形成される。【０２８５】
この後、層間絶縁膜２６を形成する工程から、フォトレジスト膜１１２に開口部１１４を形成する工程までは、図３（ｂ）乃至図１０を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図３５（ｂ）乃至図３９参照）。【０２８６】
次に、フォトレジスト膜１１２（図３９参照）をマスクとし、導電膜１２５をエッチングストッパとして、シリコン酸化膜９４、絶縁性バリア膜９２、層間絶縁膜９０、層間絶縁膜６８、層間絶縁膜６０、絶縁性バリア膜５８、層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８、及び層間絶縁膜２６に、導電膜１２５に達する開口部９６ａを形成する（図４０参照）。【０２８７】
この後の半導体装置の製造方法は、図２８乃至図３３を用いて上述した第２実施形態による半導体装置の製造方法と同様であるので説明を省略する（図４１乃至図４８参照）。【０２８８】
こうして本実施形態による半導体装置が製造される。【０２８９】
このように本実施形態では、上述したように、半導体基板１０上に素子分離領域１２を介して形成された導電膜１２５に達するように開口部９６ｂが形成されており、かかる開口部９６ｂ内に導電体１００ｂが埋め込まれていることに主な特徴がある。本実施形態によれば、電極パッド１０２の直下にこのような極めて強固な導電体１００ｂが存在しているため、試験等においてプローブ針をある程度の力で電極パッド１０２に接触させた場合であっても、電極パッド１０２の破損や変形が生じるのを防止することができる。たとえ電極パッド１０２に破損や変形が生じたとしても、電極パッド１０２の直下に存在する導電体１００ｂが極めて強固に形成されているため、層間絶縁膜２６、４２、６０、６８、９０に達するような亀裂が導電体１００ａに生じることはない。このため、本実施形態によれば、水素や水分が層間絶縁膜２６、４２、６０、６８、９０等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。【０２９０】
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。【０２９１】
例えば、第２又は第３実施形態において、平坦な絶縁性バリア膜１２２、１２６（図２０参照）を更に形成するようにしてもよい。即ち、第１金属配線層５６と第２金属配線層６６との間に平坦な絶縁性バリア膜１２２を更に形成し、第２金属配線層６６と第３金属配線層８８との間に平坦な絶縁性バリア膜１２６を更に形成するようにしてもよい。【０２９２】
また、上記実施形態では、キャパシタ３６の誘電体膜３２を構成する強誘電体膜としてＰＺＴ膜を用いる場合を例に説明したが、キャパシタ３６の誘電体膜３２を構成する強誘電体膜はＰＺＴ膜に限定されるものではなく、他のあらゆる強誘電体膜を適宜用いることができる。例えば、キャパシタ３６の誘電体膜３２を構成する強誘電体膜として、Ｐｂ１−ＸＬａＸＺｒ１−ＹＴｉＹＯ３膜（ＰＬＺＴ膜）、ＳｒＢｉ２（ＴａＸＮｂ１−Ｘ）２Ｏ９膜、Ｂｉ４Ｔｉ２Ｏ１２膜等を用いてもよい。【０２９３】
また、上記実施形態では、キャパシタ３６の誘電体膜３２として強誘電体膜を用いる場合を例に説明したが、誘電体膜３２は強誘電体膜に限定されるものではない。例えば、ＤＲＡＭ等を構成する場合には、誘電体膜３２として高誘電体膜を用いればよい。誘電体膜３２を構成する高誘電体膜としては、例えば、（ＢａＳｒ）ＴｉＯ３膜（ＢＳＴ膜）、ＳｒＴｉＯ３膜（ＳＴＯ膜）、Ｔａ２Ｏ５膜等を用いることができる。なお、高誘電体膜とは、比誘電率が二酸化シリコンより高い誘電体膜のことである。【０２９４】
また、上記実施形態では、絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６として酸化アルミニウム膜を用いる場合を例に説明したが、絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６は酸化アルミニウム膜に限定されるものではない。水素や水分拡散を防止する機能を有する膜を、絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６として適宜用いることができる。絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６としては、例えば金属酸化物より成る膜を適宜用いることができる。金属酸化物より成る絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６としては、例えば、タンタル酸化物やチタン酸化物（酸化チタン）等を用いることができる。また、絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６は、金属酸化物より成る膜に限定されるものではない。例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）やシリコン窒化酸化膜（ＳｉＯＮ膜）等を絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６として用いることもできる。但し、金属酸化物より成る膜は緻密であるため、比較的薄く形成した場合であっても、水素や水分の拡散を確実に防止することが可能である。従って、微細化の観点からは絶縁性バリア膜２８、３８、４０、５８、９２、１２２、１２６として金属酸化物より成る膜を用いることが有利である。
【産業上の利用可能性】
【０２９５】
本発明による半導体装置及びその製造方法は、電気的特性の良好なキャパシタを有する半導体装置及びその製造方法を提供するのに有用である。
【図１】
0005141550.tif 000002
【図２】
0005141550.tif 000003
【図３】
0005141550.tif 000004
【図４】
0005141550.tif 000005
【図５】
0005141550.tif 000006
【図６】
0005141550.tif 000007
【図７】
0005141550.tif 000008
【図８】
0005141550.tif 000009
【図９】
0005141550.tif 000010
【図１０】
0005141550.tif 000011
【図１１】
0005141550.tif 000012
【図１２】
0005141550.tif 000013
【図１３】
0005141550.tif 000014
【図１４】
0005141550.tif 000015
【図１５】
0005141550.tif 000016
【図１６】
0005141550.tif 000017
【図１７】
0005141550.tif 000018
【図１８】
0005141550.tif 000019
【図１９】
0005141550.tif 000020
【図２０】
0005141550.tif 000021
【図２１】
0005141550.tif 000022
【図２２】
0005141550.tif 000023
【図２３】
0005141550.tif 000024
【図２４】
0005141550.tif 000025
【図２５】
0005141550.tif 000026
【図２６】
0005141550.tif 000027
【図２７】
0005141550.tif 000028
【図２８】
0005141550.tif 000029
【図２９】
0005141550.tif 000030
【図３０】
0005141550.tif 000031
【図３１】
0005141550.tif 000032
【図３２】
0005141550.tif 000033
【図３３】
0005141550.tif 000034
【図３４】
0005141550.tif 000035
【図３５】
0005141550.tif 000036
【図３６】
0005141550.tif 000037
【図３７】
0005141550.tif 000038
【図３８】
0005141550.tif 000039
【図３９】
0005141550.tif 000040
【図４０】
0005141550.tif 000041
【図４１】
0005141550.tif 000042
【図４２】
0005141550.tif 000043
【図４３】
0005141550.tif 000044
【図４４】
0005141550.tif 000045
【図４５】
0005141550.tif 000046
【図４６】
0005141550.tif 000047
【図４７】
0005141550.tif 000048
【図４８】
0005141550.tif 000049
【図４９】
0005141550.tif 000050