(57)【特許請求の範囲】
【請求項１】
第１の面及び第２の面を有し、浮遊帯法又は磁場印加引き上げ法により形成されたシリコン基板の前記第２の面に、ｎ型又はｐ型の不純物が含まれているゲッタリング層を形成する工程と、
前記シリコン基板を熱処理することにより、前記シリコン基板中の溶存酸素を前記ゲッタリング層に捕捉する工程と、
前記シリコン基板の前記第１の面に第１導電領域を形成する工程と、
前記ゲッタリング層の一部を除去し、第２導電領域として前記ゲッタリング層を所定厚さ残す工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン基板を熱処理する工程と前記ゲッタリング層の一部を除去する工程との間に、前記第１の面上に金属配線を形成する工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲッタリング層を、不純物の拡散またはイオン注入により形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ゲッタリング層を形成する工程において、
前記浮遊帯法又は前記磁場印加引き上げ法により形成された所定厚さのウェハの両面にゲッタリング層を形成し、前記ウェハを厚さ方向に垂直な面で２分割して、前記シリコン基板を得ることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、電力半導体素子材料である高抵抗率のシリコン基板を用いた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
シリコンウェハの加工技術として、ＭＣＺ(Magnetic field applied Czochralski)法、ＦＺ（Floating Zone）法が広く用いられている。これらの方法により製造されたシリコンウェハは、種々の半導体デバイスの製造に用いられる。【０００３】
上記シリコンウェハの加工や、半導体デバイスの製造工程では、高温の酸化拡散工程により、ウェハ内部に酸素が取り込まれる。これらの酸素は溶存酸素としてウェハの内部に残留する。【０００４】
上記溶存酸素は、半導体デバイス製造工程の低温の熱処理工程でサーマルドナー化し、シリコン基板の抵抗率を変化させる。従って、上記ウェハ加工時や半導体デバイス製造工程では、シリコン基板への酸素の溶け込みを最小限に抑えることが望ましい（例えば、特許文献１参照）。【０００５】
【特許文献１】日本特開２００５−１４５７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記シリコンウェハの加工時に酸素濃度を下げるためには、ウェハ加工の工程が煩雑となり、製造コストが増加する。従って、製造コストの上昇を避けるためには、ウェハ加工後（デバイス製造工程の開始前）にウェハの溶存酸素濃度がある程度高くても、良好な素子特性が得られ、特性ばらつきを抑えられる素子構造や製造方法が必要である。【０００７】
本発明は、上記課題を解決するためになされたもので、デバイスの製造工程を開始する前にシリコンウェハ中の溶存酸素濃度がある程度高くても、良好な素子特性を得つつ、素子の特性ばらつきを抑えることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、第１の面及び第２の面を有し、浮遊帯法又は磁場印加引き上げ法により形成されたシリコン基板と、前記第１の面に設けられた第１導電領域と、前記第２の面に設けられ、前記シリコン基板中の溶存酸素又は残留金属を捕捉するゲッタリング層の少なくとも一部が切除された痕跡を含む痕跡部位とを備えたことを特徴とする。【０００９】
本発明に係る半導体装置の製造方法は、第１の面及び第２の面を有し、浮遊帯法又は磁場印加引き上げ法により形成されたシリコン基板の前記第２の面に、前記シリコン基板中の溶存酸素又は残留金属を捕捉するゲッタリング層を形成する工程と、前記シリコン基板を熱処理する工程と、前記ゲッタリング層の少なくとも一部を除去する工程とを備えたことを特徴とする。また、本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００１０】
本発明によれば、デバイス製造に用いるシリコンウェハ中の溶存酸素濃度がある程度高い場合であっても、良好な素子特性が得られ、素子の特性ばらつきを抑えることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体装置の製造方法を示す図。
【図２】金属、溶存酸素のゲッタリングの概念を示す図。
【図３】実施の形態２に係る半導体装置の製造方法を示す図。
【図４】実施の形態３に係る半導体装置の製造方法を示す図。
【図５】実施の形態４に係る半導体装置の製造方法を示す図。
【図６】実施の形態５に係る半導体装置の製造方法を示す図。
【図７】実施の形態５に係る半導体装置の製造方法の変形例を示す図。
【図８】実施の形態１〜５に係る半導体装置の変形例を示す図。
【図９】実施の形態１〜５に係る半導体装置の変形例を示す図。
【符号の説明】
【００１２】
１  シリコン基板
３ａ  ゲッタリング層
５  ゲート
６  金属配線
８  ｎ型バッファ層
９  ｐ型コレクタ層
１０  重金属
１１  溶存酸素
１２  ウェハ
１４  アノード電極
１５  カソード電極
１６  ｎ型不純物層
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。【００１４】
実施の形態１．
本実施の形態に係る半導体装置及びその製造方法について、図１を参照しながら説明する。ここで用いられる半導体装置は、浮遊帯法（Floating Zone法；以下、「ＦＺ法」という）、または磁場印加引き上げ法（Magnetic field applied Czochralski；以下、「ＭＣＺ法」という）により製造されたシリコン基板（シリコンウェハ）を用いて形成される。【００１５】
上記シリコン基板は第１の面（第１主面）及び第２の面（第２主面）を有し、デバイスの製造工程を経て、第１主面側にトランジスタ等の素子が形成される。このシリコン基板には、ｎ型不純物が添加されている。また、この基板中には、所定濃度の溶存酸素が含まれている。【００１６】
まず、図１（ａ）に示すように、シリコン基板１の第１主面にシリコン酸化膜２を形成する。次に、図１（ｂ）に示すように、シリコン基板１の第２主面にリンを拡散させ、高濃度の不純物層３を形成する。さらに、この不純物層を熱処理する。このようにして、図１（ｃ）に示すように、シリコン基板１の第２主面にゲッタリング層３ａを形成する。後述するが、ゲッタリング層３ａは、シリコン基板１中の溶存酸素又は残留金属を捕捉することができる。【００１７】
上記燐を拡散させる方法として、ホスフィン（ＰＨ３）をガスソースとして拡散を行う方法が挙げられる。この他に、液体ソースであるオキシ塩化燐（ＰＯＣｌ３）からの蒸気を使う方法、固体ソースである燐化硼素（ＢＰ）をシリコン基板１と同時に拡散炉に入れる方法などがある。【００１８】
上記不純物層３は、燐のイオン注入により形成しても良い。不純物層３を燐の拡散又は燐のイオン注入により形成することにより、ゲッタリング層３ａを所望の濃度プロファイルにできる。【００１９】
ここで、燐を不純物として用いた場合のゲッタリング層について説明する。燐を含むシリコン基板を酸化する場合、燐を高濃度に含む領域の酸化速度は、燐を含まない領域と比較して大きい。この速度は酸化条件にも依存するが、燐濃度が、１×１０１８atoms/cm2以上である場合には増速酸化が起こり、酸化速度は３〜５倍となる。燐濃度が１×１０１９atoms/cm2以上である場合には、酸化速度は１桁以上増加し得る。【００２０】
このような増速酸化が起こる場合、酸化に必要な大部分の酸素はシリコン基板の外部から取り込まれる。このとき、シリコン基板中の溶存酸素の一部も消費される。これにより、ゲッタリング層３ａを形成した後に上記増速酸化が起こると、シリコン基板中の溶存酸素がゲッタリング層３ａに捕捉（ゲッタリング）される。【００２１】
シリコン酸化膜の１cm−３中の固体中の原子数は、約５×１０２２（atoms/cm３）であり、そのうち酸素の原子数は約１．５×１０２２（atoms/cm３）である。従って、例えば１μm（１×１０−４cm）のシリコン酸化膜が形成される場合、消費される酸素濃度をドーズ換算すれば、１．５×１０２２（atoms/cm３）×１×１０−４（cm）＝１．５×１０１８（atoms/cm２）程度である。【００２２】
上述の増速酸化が生じるとき、酸化に必要な酸素の１〜１０％がシリコン基板中の溶存酸素から供給されると仮定すると、消費される溶存酸素はドーズ換算で１．５×１０１６〜１．５×１０１７（atoms/cm２）である。シリコン基板の厚さを１００μm（１×１０−２cm）とすると、上記濃度をシリコン基板の厚さで割って、シリコン基板中の１．５×１０１８〜１．５×１０１９（atoms/cm３）の溶存酸素がゲッタリングされ得ることとなる。【００２３】
上述したゲッタリング層３ａには、燐を不純物として用いた例を示した。しかし、上記ゲッタリング層３ａに含まれる不純物は、燐に限られず、砒素やアンチモンなど、他のｎ型の不純物であっても良い。また、硼素、アルミニウム、ガリウムなどのｐ型の不純物であっても良い。さらに、ゲッタリング層３ａに含まれる不純物として、珪素、ゲルマニウム、炭素などの４族元素や、アルゴンやヘリウムなどの中性元素などであっても良い。【００２４】
上述した不純物をシリコン基板１に拡散させることにより、ゲッタリング層を形成することができる。また、上述した不純物をシリコン基板１にイオン注入し、シリコン基板を熱処理して形成するようにしても良い。この方法によっても、ゲッタリング層を形成することができる。【００２５】
次に、図１（ｄ）に示すように、シリコン基板１の第１主面に、第１導電領域として、ｐ型拡散層４を形成する。これらの拡散層を形成する際には、熱拡散工程が行われる。このとき、上述した増速酸化が生じると、シリコン基板１中の溶存酸素がゲッタリング層３ａに捕捉される。これにより、シリコン基板１中の溶存酸素の濃度を低下させることができる。【００２６】
すなわち、シリコン基板１の第２主面にゲッタリング層３ａを形成した後に、シリコン基板１を熱処理することにより、上記溶存酸素のゲッタリングが行われる。この結果、シリコン基板１に含まれる溶存酸素がゲッタリング層３ａに捕捉される。これにより、シリコン基板１に含まれる溶存酸素の濃度を低下させることができる。また、シリコン基板１に含まれる溶存酸素のみならず、シリコン基板１中の残留金属をゲッタリング層３ａに捕捉することもできる。【００２７】
次に、図１（ｄ）に示すように、シリコン基板１の第１主面に、トレンチゲート構造、例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という）のゲート５（第１電極）を形成する。さらに、シリコン基板１の第１主面上に、Ａｌなどからなる金属配線６を形成する。ここで、ウェハメーカーでのウェハ製造工程中や、デバイスの製造工程中において、各種の材料純度が低かったり、偶発的に、シリコン基板１中にＦｅなどの重金属が拡散してしまう場合がある。このような金属は、シリコン基板１の結晶欠陥の発生核や、半導体のバンドギャップのキャリアトラップ準位となり、素子特性を劣化させる。【００２８】
上述したように、ゲッタリング層３ａには燐が含まれている。燐は、固体中の拡散輸送により金属を凝集させる性質を有している。このため、Ｆｅなどの重金属がシリコン基板１中に拡散してしまっている場合であっても、ゲッタリング層３ａが重金属を捕捉することができる。この結果、シリコン基板１中の電流キャリア（正孔及び電子）のキャリア寿命が短くなることを防止できる。また、耐圧保持時のリーク電流を小さく抑えることができる。【００２９】
次に、図１（ｅ）に示すようにシリコン基板１の第２主面を機械的に研削して、シリコン基板１の点線７よりも下側の部分を除去する。この結果、ゲッタリング層３ａが全て除去され、図１（ｆ）に示す構造が得られる。上記ゲッタリング層３ａを除去する工程は、ドライエッチングやウェットエッチングなどの化学的な方法により除去しても良い。このとき、シリコン基板１の第２主面側には、ゲッタリング層３ａを切除した後の痕跡部位（図示しない）が残留する。【００３０】
上述したゲッタリング層３ａの除去により、シリコン基板１に含まれる重金属、溶存酸素の濃度を低減させることができる。これにより、シリコン基板中の重金属に起因する接合リーク電流増加を防止できる。また、溶存酸素によるシリコン基板１の抵抗率の変動を抑制できる。【００３１】
次に、図１（ｇ）に示すように、シリコン基板１の第２主面に、ゲッタリング層３ａを切除した痕跡部位を覆うように、ｎ型の不純物を含むｎ型バッファ層８を形成する。例えば、燐のイオン注入および熱処理により形成する。さらにｎ型バッファ層８を覆うように、第２導電領域として、ｐ型の不純物を含むｐ型コレクタ層９を形成する。例えば、硼素のイオン注入および熱処理により形成する。【００３２】
本実施の形態では、ゲッタリング層３ａを形成した後にシリコン基板１を熱処理して、シリコン基板１に含まれる溶存酸素や残留金属をゲッタリング層３ａに捕捉するようにした。その後、金属配線（アルミニウム配線）６を形成して、ゲッタリング層３ａを除去するようにした。さらにその後、第２導電領域（ｐ型コレクタ層９）を形成するようにした。【００３３】
すなわち、本実施の形態では、シリコン基板１を熱処理する工程と、ゲッタリング層３ａを除去する工程との間に、シリコン基板１の第１主面上に金属配線６を形成する工程を行うようにした。さらにゲッタリング層３ａを除去する工程の後に、シリコン基板１の第２主面に第２導電領域を形成するようにした。上記第２導電領域を形成する工程では、シリコン基板１の第２主面側に不純物層をイオン注入等により形成した後に、金属配線（アルミニウム配線）６の融点よりも低温（３００℃〜４５０℃）の熱処理を行うことにより、不純物層の活性化が行われる。【００３４】
以上説明した製造方法により、第１の面（第１主面）及び第２の面（第２主面）を有し、ＦＺ法又はＭＣＺ法により形成されたシリコン基板１と、第１主面に設けられた第１導電領域（ｐ型拡散層４）と、第２主面に設けられ、シリコン基板１の中の溶存酸素又は残留金属を捕捉するゲッタリング層の少なくとも一部が切除された痕跡を含む痕跡部位とを備えた半導体装置を得ることができる。【００３５】
さらに、上記半導体装置の第２主面には、上記痕跡部位を覆う第２導電領域（ｐ型コレクタ層９）が設けられている。すなわち図１（ｇ）に示した構造は、第１導電領域（ｐ型拡散層４）、シリコン基板１、及び第２導電領域（ｐ型コレクタ層９）により構成される縦型デバイス構造である。【００３６】
また、上述した痕跡部位のキャリア寿命は、シリコン基板１の痕跡部位以外の部分のキャリア寿命よりも短くなっている。具体的には、上記痕跡部位のキャリア寿命は、シリコン基板１の痕跡部位以外の部分のキャリア寿命の１０分の１以下となっている。この痕跡部位は、シリコン基板１中の局所的なキャリア寿命の制御層として用いることが可能である。【００３７】
次に、上述した重金属及び溶存酸素のゲッタリングについて、図２を参照して説明する。図２（ａ）、（ｂ）に示すように、シリコン基板１の第２主面（図２（ａ）の左側）に、ゲッタリング層３ａが形成されている。シリコン基板１中に重金属１０が存在する場合、図２（ａ）に示すように、ゲッタリング層３ａは、拡散輸送により重金属１０を凝集させ、捕捉（ゲッタリング）する。また、高温の拡散工程等により増速酸化が起こった場合には、図２（ｂ）に示すように、重金属１０のゲッタリングに加えて、シリコン基板１中の溶存酸素がゲッタリング層３ａの表面に偏析する。この結果、ゲッタリング層３ａの表面に、シリコン酸化膜３ｂが形成される。このようにして、シリコン基板中の重金属及び溶存酸素のゲッタリングが行われる。【００３８】
以上説明したように、本実施の形態によれば、デバイス製造工程の開始時に、ウェハの溶存酸素濃度を非常に低くする必要がない。従って、製造コストを低減させることができる。また、デバイス製造工程において溶存酸素濃度を制御することによりシリコン基板の用途の自由度を大きくすることができる。すなわち、デバイスの製造工程を開始する前にシリコンウェハ中の溶存酸素濃度がある程度高い場合であっても、デバイスの用途に合わせて良好な素子特性が得られ、素子の特性ばらつきを抑えることができる。【００３９】
本実施の形態では、デバイス製造工程の開始後にゲッタリング層３ａを形成する例を示した。しかし、デバイス製造工程の開始前にゲッタリング層を形成し、溶存酸素を捕捉した後に、ゲッタリング層を除去するようにしても良い。これにより、デバイス製造工程の開始前に、予め溶存酸素濃度を低減させることも可能である。【００４０】
また、本実施の形態では、シリコン基板１の第１主面側にトレンチゲート構造のゲート５を形成し、シリコン基板１の第２主面側にｎ型バッファ層８、ｐ型コレクタ層９のＬＰＴ（Light Punch Through）構造を形成する例を示した。シリコン基板１の第２主面側には、上記ＬＰＴ構造の他、ＬＰＴ構造と類似のＦＳ（Field Stop）、ＳＰＴ（Soft Punch Through）などの構造を形成しても良い。また、シリコン基板１の第１主面側には、図１に示したトレンチゲート構造に置き換えて、ＩＥＧＴ（Injection Enhanced Gate Transistor）、プレーナ型ゲート構造などを形成するようにしても良い。また、ＭＯＳゲート構造の他、接合型のサイリスタ、GTO（Gate Turn-Off）サイリスタ、GCT（Gate Commutated Turn-off）、SITh（Static Induction Thyristor）などの構造であっても良い。また、制御電極を有していない単純なダイオード構造であっても良い。【００４１】
また、本実施の形態では、ゲッタリング層３ａを形成する際に用いる不純物として、燐を用いるようにした。しかし、重金属や溶存酸素に対してゲッタリング効果を有する不純物であれば、上述したように、その他の元素であっても良い。また、本実施の形態では、ｎ型シリコン基板を用いる例を示したが、ｐ型シリコン基板を用いて、その他のｐ、ｎの導電型を全て逆としても良い。さらに上記シリコン基板として、真性半導体（ｎ型またはｐ型の不純物を含まない）からなる基板を用いるようにしても良い。【００４２】
実施の形態２．
本実施の形態に係る半導体装置の製造方法について、図３を参照しながら説明する。ここでは、実施の形態１と異なる点を中心に説明する。まず、実施の形態１と同様に、シリコン基板１の第１主面にシリコン酸化膜を形成する工程から金属配線６を形成するまでの工程（図３（ａ）〜（ｄ）までの工程）を、実施の形態１と同様にして行う。【００４３】
次に、図３（ｅ）に示すように、シリコン基板１の第２主面を機械的に研削して、シリコン基板１の点線７よりも下側の部分を除去する。このとき、ゲッタリング層３ａの一部を除去し、所定厚さのゲッタリング層を残すようにする。この結果、図３（ｆ）に示す構造が得られる。これにより、実施の形態１と同様に、重金属に起因する接合リーク電流の増加を抑制できる。また、溶存酸素によるシリコン基板１の抵抗率の変動を抑制できる。【００４４】
次に、図３（ｇ）に示すように、残存したゲッタリング層３ａを覆うように、シリコン基板１の第２主面に、ｐ型の不純物を含むｐ型コレクタ層９を形成する。例えば、シリコン基板１の第２主面に硼素をイオン注入して熱処理を行う。【００４５】
ここで、ゲッタリング層３ａの一部を除去し、ゲッタリング層３ａを所定厚さ残すようにした。すなわち、実施の形態１では、ゲッタリング層３ａを全て除去するようにしたが、本実施の形態２では、ゲッタリング層３ａの一部のみを除去するようにした。これにより、実施の形態１で示したｎ型バッファ層８を形成する工程を省略できる。従って、実施の形態１の効果に加えて、工程数を削減することができる。【００４６】
本実施の形態によれば、実施の形態１の効果に加えて、工程数を削減することができる。【００４７】
実施の形態３．
本実施の形態に係る半導体装置の製造方法について、図４を参照しながら説明する。ここでは、実施の形態１と異なる点を中心に説明する。実施の形態１では、金属配線６を形成した後にゲッタリング３ａを除去するようにした。これに対して本実施の形態では、ゲッタリング層３ａを除去し、ｎ型バッファ層８、ｐ型コレクタ層９を形成した後に、金属配線６を形成する。【００４８】
例えば、シリコン基板１の第１主面にシリコン酸化膜２を形成する工程からゲート５を形成するまでの工程（図４（ａ）〜（ｄ））を実施の形態１と同様にして行う。次に、図４（ｅ）に示すように、シリコン基板１の第２主面を機械的に研削して、ゲッタリング層３ａを全て除去する。この結果、図４（ｆ）に示す構造が得られる。次に、図４（ｇ）に示すように、シリコン基板１の第２主面にｎ型バッファ層８、ｐ型コレクタ層９を順次形成する。これらの層は、それぞれイオン注入、熱処理を用いて形成する。さらに、ゲート５の上に、Ａｌなどの金属配線６を形成する。【００４９】
なお、上記の例ではゲッタリング層３ａを全て除去した後に、ｎ型バッファ層８、ｐ型コレクタ層９を形成するようにした。しかし、実施の形態２で示したように、ゲッタリング層３ａを一部除去して、残存するゲッタリング層３ａを覆うようにｐ型コレクタ層９を形成し、その後に金属配線６を形成するようにしても良い。【００５０】
すなわち、本実施の形態では、ゲッタリング層３ａを除去し、シリコン基板１の第２主面にｎ型バッファ層８、ｐ型コレクタ層９を形成した後に、シリコン基板１の第１主面上に金属配線６を形成するようにした。または、ゲッタリング層３ａを一部除去し、シリコン基板１の第２主面にｐ型コレクタ層９を形成した後に、シリコン基板１の第１主面上に金属配線６を形成するようにした。これにより、ｐ型コレクタ層９を形成する際の熱処理後に、金属配線６を形成できる。このため金属配線６に高温の熱処理が加わることを防止できる。従って、実施の形態１、２の効果に加えて、デバイス特性を良好に保つことができる。【００５１】
上記製造方法は、２５００Ｖ以上の高耐圧ＩＧＢＴなどを形成し、シリコン基板の第２主面を研削した後の基板が十分に厚く、コンタクトホールの形成前又は形成後に熱処理がかけられる場合に適用することができる。【００５２】
本実施の形態によれば、実施の形態１、２で得られる効果に加えて、デバイス特性を良好に保つことができる。【００５３】
実施の形態４．
本実施の形態に係る半導体装置の製造方法について図５を参照しながら説明する。実施の形態１〜３では、予めＦＺ法またはＭＣＺ法により製造されたシリコン基板を用いて、デバイスの製造工程を行う例を示した。本実施の形態では、デバイスの製造工程を開始する前に、シリコン基板の一方の面にゲッタリング層を形成する例について説明する。【００５４】
まず、図５（ａ）に示すように、ＦＺ法またはＭＣＺ法により形成されたシリコンのインゴットを切断し、所定厚さのウェハ１２を形成する。このウェハは、面１４ａ、１４ｂを有している。次に、これらの面に高濃度の燐を拡散させ、それぞれの面に不純物層３を形成する。これらの不純物層は、燐のイオン注入により形成しても良い。または、燐を含むシリコン酸化膜（PSG；Phospho Silicate Glass）を塗布して形成しても良い。【００５５】
次に、不純物層３を高温で熱処理して、不純物（燐）を拡散させる。この結果、図５（ｃ）に示すように、ウェハ１２の面１４ａ、１４ｂに、すなわちウェハ１２の両面に、それぞれゲッタリング層３ａが形成される。これらのゲッタリング層は、実施の形態１〜３と同様に、重金属や溶存酸素に対してゲッタリング効果を有する層である。また、これらのゲッタリング層はシリコン基板に対する固溶限を保った状態で形成されるようにする。【００５６】
次に、図５（ｄ）に示すように、ウェハ１２を厚さ方向に垂直な面で切断し、２つのウェハに２分割する。この結果、図５（ｅ）に示すように、面１４ａにゲッタリング層３ａを有するウェハ１２ａと、面１４ｂにゲッタリング層３ａを有するウェハ１４ｂが形成される。このとき、切断により形成された面１４ｃ、１４ｄには、鏡面仕上げを行う。これらの面は、ＭＯＳゲート素子などを形成するための、シリコン基板の第１主面として用いることができる。【００５７】
上記のようにゲッタリング層を形成することにより、ウェハ１２ａ、１２ｂの２枚のウェハに同時にゲッタリング層を形成することができる。これにより、実施の形態１〜３の場合と比較して、ゲッタリング層を形成する工程の処理ウェハ枚数を半分にすることができる。【００５８】
すなわち、本実施の形態４は、実施の形態１〜３に示したゲッタリング層３ａを形成する工程において、ＦＺ法又はＭＣＺ法により形成された所定厚さのウェハの両面にゲッタリング層を形成し、ウェハを厚さ方向に垂直な面で２分割して、一方の主面側にゲッタリング層が形成されたシリコン基板を得るようにしたものである。【００５９】
この後、図示しないが、ウェハ１２ａの面１４ｃ、ウェハ１２ｂの面１４ｄを第１主面として、実施の形態１〜３と同様にして、ＭＯＳゲートなどの素子を形成する。その他の構成につては、実施の形態１〜３と同様である。【００６０】
なお、上述した不純物層を形成する工程（図５（ｂ）参照）の前に、面１４ａ、１４ｂの表面に、シリコン酸化膜などの保護膜を形成するようにしても良い。また本実施の形態４では、ゲッタリング層に含まれる不純物として燐を用いるようにした。しかし、重金属や溶存酸素を捕捉するゲッタリング効果を有するものであれば、燐以外のｎ型不純物や、ｐ型不純物などであっても良い。【００６１】
本実施の形態によれば、実施の形態１〜３で得られる効果に加えて、ゲッタリング層を形成する工程の処理ウェハ枚数を削減することができる。従って、製造コストを下げられる。【００６２】
実施の形態５．
本実施の形態に係る半導体装置、特にＰＩＮ（Positive Intrinsic Negative）ダイオードの製造方法について、図６を参照しながら説明する。まず、シリコン基板１の第１主面にシリコン酸化膜２を形成する工程から、シリコン基板１の第２主面にゲッタリング層３ａを形成するまでの工程（図６（ａ）〜（ｃ）までの工程）を、実施の形態１（図１（ａ）〜（ｃ）参照）と同様にして行う。ゲッタリング層３ａは、実施の形態１〜４と同様に、シリコン基板中の溶存酸素又は重金属を捕捉するゲッタリング効果を有している。【００６３】
次に、シリコン基板１の第１主面上に、硼素のイオン注入などによりｐ型不純物層を形成し、熱処理を行う。この結果、図６（ｄ）に示すように、シリコン基板１の第１主面にｐ型のアノード電極１４が形成される。次に、図６（ｅ）に示すように、シリコン基板１の第２主面を機械的に研削して、シリコン基板１の点線７よりも下側の部分を除去する。この結果、ゲッタリング層３ａが全て除去され、図６（ｆ）に示す構造が得られる。【００６４】
なお、上述した方法では、ゲッタリング層３ａを全て除去するようにした。しかし、実施の形態２に示したように、ゲッタリング層３ａの一部のみを除去するようにしても良い。【００６５】
このように、ゲッタリング層３ａの少なくとも一部を除去することにより、シリコン基板１中に含まれる溶存酸素や重金属を除去することができる。従って、実施の形態１〜４と同様の効果を得ることができる。【００６６】
次に、シリコン基板１の第２主面に、ｎ型の不純物層を形成する。例えば、燐のイオン注入により形成する。次に、この不純物層を熱処理する。この結果、図６（ｇ）に示すように、シリコン基板１の第２主面にｎ型のカソード電極１５が形成される。【００６７】
本実施の形態では、シリコン基板１の第２主面にゲッタリング層３ａを形成し、この層を除去した後に、シリコン基板１の第２主面にｎ型のカソード電極１５を形成するようにした。このように形成することにより、高耐圧ダイオードなどのデバイスを形成する際に、カソード電極１５側のキャリア寿命を低下させる制御（τ制御）を行うことができる。この制御は、実施の形態１〜４で示したＩＧＢＴのｎ型バッファ層８のキャリア寿命を低下させることに相当する。具体的には、上記τ制御を行うことにより、他の領域と比較して、キャリア寿命が１桁以上短い領域を形成することができる。【００６８】
以上説明した製造方法により、シリコン基板１の第１主面にはｐ型のアノード電極１４が設けられ、シリコン基板１の第２主面にはｎ型のカソード電極１５が設けられた構造となる。この構造は、アノード電極１４、シリコン基板１、カソード電極１５からなる縦型ダイオード構造である。【００６９】
本実施の形態によれば、高耐圧ダイオード（Diode）などのデバイスを形成する際に、カソード電極１５側のキャリア寿命を、他の領域よりも１桁以上短くすることができる。すなわち、実施の形態１〜４で得られる効果に加えて、局所的なキャリア寿命制御（τ制御）を行うことができる。【００７０】
次に、本実施の形態５の変形例について、図７を参照しながら説明する。上記実施の形態では、シリコン基板１の第２主面にゲッタリング層３ａを形成する例（図６参照）について説明した。これに対して、本変形例では、シリコン基板１の第１主面にゲッタリング層を形成する。【００７１】
まず、図７（ａ）に示すように、シリコン基板１の第１主面にシリコン酸化膜２を形成する。次に、シリコン基板１の第１主面にｐ型の不純物層を形成し、シリコン酸化膜２を除去する。この結果、図７（ｂ）に示す構造が得られる。次に、不純物層３を熱処理して、図７（ｃ）に示すように、シリコン基板１の第１主面に、ゲッタリング層３ａを形成する。次に、シリコン基板１を熱処理する。この結果、シリコン基板１中の溶存酸素や残留金属がゲッタリング層３ａに捕捉される。【００７２】
次に、図７（ｄ）に示すように、シリコン基板１の点線７よりも上側の部分を、研削等により除去する。この結果、ゲッタリング層３ａが除去され、図７（ｅ）に示す構造が得られる。次に、図７（ｆ）に示すように、シリコン基板１の第１主面にｐ型の不純物層を形成し、熱処理を行ってアノード電極１４を形成する。このとき、アノード電極１４とシリコン基板１との間には、所定値以上の降伏電圧を有するｐｎ接合が形成される。次に、シリコン基板１の第２主面にｎ型の不純物層を形成し、熱処理を行ってカソード電極を形成する。この結果、アノード電極１４、シリコン基板１、カソード電極１５からなる縦型デバイス構造が形成される。アノード電極１４とカソード電極１５との間には、シリコン基板１を貫通する主電流が流れる。【００７３】
上記変形例の製造方法では、まず、第１主面及び第２主面を有し、ＦＺ法又はＭＣＺ法により形成されたシリコン基板１の第１主面に、シリコン基板１中の溶存酸素又は残留金属を捕捉するゲッタリング層を形成する。次に、シリコン基板１を熱処理して、シリコン基板１中の溶存酸素又は前記残留金属を捕捉するゲッタリングを行う。次に、ゲッタリング層を除去した後に、シリコン基板１の第１主面に、第１導電型の第１導電領域を形成し、シリコン基板１の第２主面に、第２導電型の第２導電領域を形成する工程を行う。【００７４】
上記製造方法により、第１主面及び第２主面を有し、ＦＺ法又はＭＣＺ法により形成されたシリコン基板１と、第１主面に設けられ、シリコン基板１中の溶存酸素又は残留金属を捕捉するゲッタリング層が切除された痕跡を含む痕跡部位と、第１主面に設けられ、上記痕跡部位を覆う第１導電型の第１導電領域と、上記第２主面に設けられた第２導電型の第２導電領域とを備え、第１主面と第２の面との間を主電流が貫通する半導体装置を得ることができる。【００７５】
なお、本実施の形態５およびその変形例では、ＰＩＮダイオード構造を形成する例を示したが、実施の形態１と同様に、シリコン基板１の第１主面にＩＧＢＴなどのゲート構造を形成するようにしても良い。【００７６】
また、実施の形態１〜５では、ｎ型の不純物を含むシリコン基板１の第１主面側に、ｐ型拡散層４を設けた構造例を示した。この構造の変形例として、図８に示すように、ｐ型拡散層４の下側に、シリコン基板１よりもｎ型不純物濃度を高くしたｎ型不純物層１６を設けた構造であっても良い。さらに、図９に示すように、シリコン基板１の第２主面側に、ｎ型バッファ層を設けない構造であっても良い。
【図１】
0005151975.tif 000002
【図２】
0005151975.tif 000003
【図３】
0005151975.tif 000004
【図４】
0005151975.tif 000005
【図５】
0005151975.tif 000006
【図６】
0005151975.tif 000007
【図７】
0005151975.tif 000008
【図８】
0005151975.tif 000009
【図９】
0005151975.tif 000010