(57)【特許請求の範囲】
【請求項１】
複数の貫通電極を有する電子機器用基板であって、前記貫通電極は、カーボンナノチューブ、及び、ナノコンポジット結晶構造の金属/合金成分を含み、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、基板。
【請求項２】
請求項１に記載された基板であって、前記ナノコンポジット結晶構造により、前記基板に対する応力を低減する、基板。
【請求項３】
複数の柱状ヒートシンクを有する電子機器用基板であって、前記柱状ヒートシンクは、炭素原子構造体を含有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、基板。
【請求項４】
請求項３に記載された基板であって、前記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有する、基板。
【請求項５】
請求項３又は４に記載された基板であって、前記柱状ヒートシンクは、ナノコンポジット結晶構造の金属/合金成分を含む、基板。
【請求項６】
複数の貫通電極と、複数の柱状ヒートシンクとを有する電子機器用基板であって、
前記貫通電極は、カーボンナノチューブ、及び、ナノコンポジット結晶構造の金属/合金成分を含む複合材料を含有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなり、
前記柱状ヒートシンクは、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、基板。
【請求項７】
請求項６に記載された基板であって、前記柱状ヒートシンクは、炭素原子構造体を含有する、基板。
【請求項８】
請求項７に記載された基板であって、前記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有する、基板。
【請求項９】
請求項６乃至８の何れかに記載された基板であって、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、ナノコンポジット結晶構造の金属/合金成分を含む、基板。
【請求項１０】
複数の貫通電極と、複数の柱状ヒートシンクとを有する電子機器用基板であって、
前記貫通電極は、前記基板に設けられたビアを鋳型とする鋳込み成形体でなり、
前記柱状ヒートシンクは、炭素原子構造体を含有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、基板。
【請求項１１】
請求項１乃至１０の何れかに記載された基板であって、無機基板、有機基板又は半導体基板の少なくとも一種を含む、基板。
【請求項１２】
請求項１１に記載された基板であって、
前記無機基板及び前記有機基板は、導電性を有しており、
前記貫通電極又は前記柱状ヒートシンクは、前記導電性の無機基板、前記導電性の有機基板又は前記半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁されている、
基板。
【請求項１３】
基板と、電子部品とを含む電子機器であって、
前記基板は、請求項１乃至１２の何れかに記載されたものであり、
前記電子部品は、前記基板に取り付けられている、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器用基板及び電子機器に関する。
【背景技術】
【０００２】
例えば、各種スケールの集積回路、各種半導体素子もしくはそのチップ等の電子機器においては、基板上に素子を配置し、その間をワイヤ・ボンディングなどの手段で接続する方法がとられてきた。しかし、この方法では、ワイヤ・ボンディング工程が必要な上に、実装面積が素子の数とともに増加し、配線長の増加から信号遅延が大きくなる。
【０００３】
そこで、基板に貫通電極を設け、従来のワイヤ・ボンディングを、この貫通電極によって置き換えるＴＳＶ（Through−Silicon−Via）技術が提案されている。特許文献１（特開平１１−２９８１３８号公報）、特許文献２（特開２０００−２２８４１０号公報）、特許文献３（特開２００２−１５８１９１号公報）及び特許文献４（特開２００３−２５７８９１号公報）には、ＴＳＶ技術に不可欠な貫通電極形成技術が開示されている。ワイヤ・ボンディングに対するＴＳＶ技術の優位性は、次のように言われている。
【０００４】
まず、ワイヤ・ボンディングでは、１００〜２００本と接続本数が限られていたが、ＴＳＶ技術を使えば、μｍオーダの間隔で接続用貫通電極を配列できるため、数千本単位での接続本数が可能となる。
【０００５】
また、接続距離が最短になるので、ノイズを受けにくくなること、寄生容量や抵抗が小さくて済むため遅延や減衰、波形の劣化が少なくなること、増幅や静電破壊保護のための余分な回路が不要になること、これらによって、回路の高速動作と低消費電力化が実現されることなどの利点が得られる。
【０００６】
ＴＳＶ技術を用いることにより、アナログやデジタルの回路、ＤＲＡＭのようなメモリ回路、ＣＰＵのようなロジック回路などを含む電子デバイスは勿論のこと、アナログ高周波回路と低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスを得ることもできる。
【０００７】
３次元集積回路（３Ｄ−ＩＣ）にＴＳＶ技術を使用すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【０００８】
ＴＳＶ技術の適用に当たっては、ビア（貫通電極）を形成しなければならない。その手段として、貫通電極を、Ｃｕ電気メッキによって形成する方法が一般的である。
【０００９】
しかし、電気めっきの処理時間がどうしても長くなるから、製造効率が悪くなる。しかも、ビアは、通常、アスペクト比が５以上にもなり、また、ビアの内壁面に凹凸が生じるのが普通であるため、めっき下地膜をビア内壁面の全面に均一に形成することが困難である。このため、ビアの内壁面と貫通電極となるめっき膜との間に空洞や隙間が発生してしまい、電気抵抗の増大、及び、信頼性低下等の原因となる。また、電気抵抗を、Ｃｕの有する電気抵抗値以下にはなしえないという限界も生じる。
【００１０】
更に、ＴＳＶ技術の適用によって、電子機器の高密度化、高性能化、高速化、小型化、薄型化及び軽量化が進展すると、動作によって発生する熱量が増大するのに加えて、その放熱構造の構築が難しくなり、いかにして放熱するかが、大きな問題となる。放熱が不十分であると、発生した熱が蓄積され、異常発熱に至り、電子部品の接合強度が失われ、電気的接続の信頼性が損なわれたり、あるいは、電子部品の電気的特性が変動し、最悪の場合には、熱暴走、熱破壊等を招きかねない。
【００１１】
このような放熱手段として、従来より種々の技術が知られている。例えば、特許文献５（特開２００８−２９４２５３号公報）は、Ａｇ粉末を含む導電性ペーストを充填して伝熱ビア導体を形成する技術を開示している。また、特許文献６（特開２００５−１５８９５７号公報）は、熱伝導率の優れた金属（銅、はんだ、金）製であるか、発光素子サブマウント構造体の上面からビアを空け、ビアの側面に金メッキを施して、はんだを充填することで、サーマルビアを形成する技術を開示している。特許文献７（特開平１０−０９８１２７号公報）は、銀ペースト、銅ペースト等の金属粉含有樹脂や、金属棒と金属粉含有樹脂の複合体等を用いた導熱体を開示している。更に、特許文献８（特開２００７−２９４８３４号公報）は、Ｃｕ、Ｎｉなどの金属を用いたサーマルビアを開示している。しかし、何れの従来技術の場合も、放熱特性の向上や、製造コスト低減等、改善すべき問題を抱えている。
【００１２】
又、貫通電極の工程時に、基板にクラックなどのダメージを与えてしまうという問題がある。原因の１つとして、柱状晶による応力が挙げられる。貫通電極中に柱状晶が形成された場合、柱状晶は、もともと大きく粒成長するものであるため、容易に亀裂の伝播経路となり得るからである。又、他の原因として、貫通電極が、製造工程における熱工程を経ている場合、金属一般が持つ正の体積変化率により、一般には、貫通電極を膨張させる方向に働き、その後、収縮するということが挙げられる。この熱膨張・収縮に伴い、基板に応力が発生し、クラックなどのダメージを与えてしまうからである。
【００１３】
原因の１つである、熱工程での金属一般が持つ正の体積変化率に対して、特許文献９（特表２０１１−５２０２８６）では、熱導電に優れたカーボンナノチューブをＴＳＶの材料として使用することが開示されている。
【００１４】
しかし、特許文献９では、もう１つの原因である柱状晶についての記載はなく、又、基板表面に放熱層を設け、発生した熱を内層部から移動させるため、必ず放熱層を設ける必要があった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平１１−２９８１３８号公報
【特許文献２】特開２０００−２２８４１０号公報
【特許文献３】特開２００２−１５８１９１号公報
【特許文献４】特開２００３−２５７８９１号公報
【特許文献５】特開２００８−２９４２５３号公報
【特許文献６】特開２００５−１５８９５７号公報
【特許文献７】特開平１０−０９８１２７号公報
【特許文献８】特開２００７−２９４８３４号公報
【特許文献９】特表２０１１−５２０２８６
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、電気抵抗の低い貫通電極構造を有する電子機器用基板及びそれを用いた電子機器を提供することである。
【００１７】
本発明のもう一つの課題は、放熱特性に優れた熱伝導路を有する電子機器用基板及びそれを用いた電子機器を提供することである。
【００１８】
本発明の更にもう一つの課題は、電気抵抗の低い貫通電極構造、及び、放熱特性に優れた熱伝導路を短時間で、効率よく形成することができる電子機器用基板及びそれを用いた電子機器を提供することである。
【００１９】
本発明の更にもう一つの課題は、基板に対する応力を低減する貫通電極を提供することである。
【課題を解決するための手段】
【００２０】
上述した課題を解決するため、本発明に係る電子機器用の基板は、複数の貫通電極を有しており、前記貫通電極は、カーボンナノチューブ、及び、ナノコンポジット結晶構造の金属/合金成分を含む。
【００２１】
上述したように、本発明に係る基板において、貫通電極は、複数であるから、基板に搭載される電子部品や電子デバイスに対して、貫通電極を、正極及び負極として活用することができる。このため、ワイヤ・ボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。
【００２２】
貫通電極は、カーボンナノチューブ（Carbon nanotube）を含有する。カーボンナノチューブは、電流密度耐性が、１０９Ａ/ｃｍ２で、銅の1、000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体の銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、カーボンナノチューブを含有する貫通電極によれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。更に、カーボンナノチューブは、その優れた弾性によって、応力低減作用を奏する。そのため、貫通電極に用いた場合、基板に亀裂・クラックが入るのを抑制することもできる。
【００２３】
貫通電極は、カーボンナノチューブ自体によって構成してもよいし、カーボンナノチューブと、ナノコンポジット結晶構造の金属/合金成分を含む複合材料によって構成してもよい。カーボンナノチューブ、及び、ナノコンポジット結晶構造の金属/合金成分を含む貫通電極は、大きさが、ナノレベルに制限された組織（結晶）を含むから、その効果として、貫通電極に発生する応力が小さくなる。
【００２４】
カーボンナノチューブと有機材料とを混合し、必要であれば、第３成分として、無機粉末を混合又はナノコンポジット結晶構造の金属/合金成分を添加して、ペースト化した複合材料で構成してもよい。
【００２５】
更に、貫通電極は、ナノコンポジット結晶構造の金属/合金成分を含有する。ナノコンポジット結晶構造の金属/合金成分を含有する貫通電極は、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状晶の発生を抑制し、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。
【００２６】
上述したように、ナノコンポジット結晶構造には、柱状晶の発生を抑制し、等軸晶化を促進する働きはあるが、柱状晶の生成は零ではない。ナノコンポジット結晶構造とともに、カーボンナノチューブを共存させる構成によれば、ナノコンポジット結晶構造に発生することのある柱状晶による応力の増大を、カーボンナノチューブの有する弾性により、緩和することができる。よって、前記基板に加わる応力、ストレス、又は、特性・劣化を、更に確実に抑制することができる。
【００２７】
上述したナノコンポジット結晶構造の有する特有の特性により、半導体基板（ウエハ）に形成された半導体回路の特性劣化が抑制される。また、半導体基板に亀裂・クラックが入るのを抑制することもできる。
【００２８】
貫通電極を支持する基板は、セラミック等の無機基板、銅張り基板等に見られる有機基板又は半導体基板の少なくとも一種を含むことができる。基板を構成する無機基板、有機基板が導電性を有する場合、及び、半導体基板でなる場合は、貫通電極は、導電性の無機基板、導電性の有機基板及び半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通孔の鋳型となる孔の内壁面を酸化又は窒化して得られた絶縁膜、孔の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁構造は、孔から微小間隔を隔ててその周りにリング状に設けてもよい。
【００２９】
本発明に係る貫通電極は、基板に設けられたビアを鋳型とする鋳込み成形体であっても良い。鋳込み成形体は、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗が小さく、電気伝導性に優れた貫通電極を有する基板が得られる。ビアの内壁面に凹凸があっても、貫通電極は、その凹凸に倣うように鋳込まれるから、ビアに対する密着強度の高い貫通電極が得られる。
【００３０】
しかも、貫通電極が、ビアの内壁面の凹凸に倣うように鋳込まれる結果、貫通電極とビアの内壁面の凹凸が、貫通電極の抜けを阻止するアンカー部として働くので、基板に対する貫通電極の接合強度が高くなる。このことは、めっきによって貫通電極を形成する場合と異なって、ビアの内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましい結果になるということを意味する。このため、ビアの形成が容易になる。
【００３１】
本発明に係る基板は、上記貫通電極とは別に、または、貫通電極とともに、複数の柱状ヒートシンクを有する。前記柱状ヒートシンクは、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる。
【００３２】
柱状ヒートシンクも、基板に設けられたビアを鋳型とする鋳込み成形体でなるから、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、熱伝導性及び放熱特性に優れた柱状ヒートシンクを有する基板が得られる。
【００３３】
しかも、めっき法等、他の方法によって形成した場合と比較して、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持つ柱状ヒートシンクを、短時間で、効率よく形成することができる。
【００３４】
柱状ヒートシンクは、熱伝導性の高い炭素原子構造体を含んでいる。このような炭素原子構造体には、ダイヤモンド、フラーレン又はカーボンナノチューブから選択された少なくとも一種が含まれる。
【００３５】
上述した柱状ヒートシンクは、炭素原子構造体の有する高い熱伝導性により、放熱性に優れたものとなる。特に、カーボンナノチューブは、銅の約１０倍の高熱伝導特性を有するから、極めて高い放熱特性を確保することができる。更に、必要であれば、第３成分として、有機成分を添加し、ペースト化した複合材料で構成してもよい。
【００３６】
柱状ヒートシンクは、炭素原子構造体とともに、ナノコンポジット結晶構造の金属/合金成分を含む複合材料で構成されてもよい。
【００３７】
本発明に係る基板は、上述した貫通電極及び柱状ヒートシンクを併せ持っていてもよい。具体的には、次のような構成になる。
（ａ）貫通電極がカーボンナノチューブを含有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなり、前記柱状ヒートシンクが前記基板に設けられたビアを鋳型とする鋳込み成形体でなる構成。
（ｂ）上記（ａ）において、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方が、ナノコンポジット結晶構造の金属/合金成分を含む構成。
（ｃ）上記（ａ）において、前記柱状ヒートシンクが、熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する構成。
（ｄ）上記（ａ）において、前記柱状ヒートシンクが、ナノコンポジット結晶構造の金属/合金成分と、熱伝導性の高い炭素原子構造体とを含有する複合材料でなる構成。
（ｅ）前記貫通電極が、前記基板に設けられたビアを鋳型とする鋳込み成形体でなり、前記柱状ヒートシンクが、熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する構成。
【００３８】
上述した基板は、電子部品と組み合わされて電子機器を構成する。この場合、電子部品は、前記基板に取り付けられる。これにより、電子部品に対して、電気抵抗の低い貫通電極による電気回路を構成するとともに、電子部品の動作によって発生した熱を、柱状ヒートシンクによって効率よく放熱し、電子部品の発熱による特性変動、誤動作、更には、熱暴走等を回避することができる。
【００３９】
本発明において、電子部品には、能動素子、受動部品またはそれらを組み合わせた複合素子を含むことができる。また、電子機器には、電子工学の技術を応用した電気製品のほとんど全てが含まれる。電子機器には、更に、ＴＳＶ技術を適用して、３次元積層構造としたもの、又は、インターポーザと各種素子と組み合わせて３次元積層構造としたものも含まれる。
【発明の効果】
【００４０】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）電気抵抗の低い貫通電極構造を有する電子機器用基板及びそれを用いた電子機器を提供することができる。
（ｂ）放熱特性に優れた熱伝導路を有する電子機器用基板及びそれを用いた電子機器を提供することができる。
（ｃ）電気抵抗の低い貫通電極構造、及び、放熱特性に優れた熱伝導路を短時間で、効率よく形成することができる電子機器用基板及びそれを用いた電子機器を提供することができる。
【００４１】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単に、例示に過ぎない。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る基板の一部を示す平面図である。
【図２】図１に示した基板の断面図である。
【図３】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図４】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図５】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図６】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図７】本発明に係る基板の断面のＳＥＭ像である。
【図８】本発明に係る基板の製造方法を示す図である。
【図９】本発明に係る基板を用いた電子機器の部分断面図である。
【図１０】本発明に係る基板の他の実施例を示す図である。
【図１１】図１０に示した基板を用いた電子機器の部分断面図である。
【図１２】本発明に係る基板の他の実施例を示す図である。
【図１３】図１２に示した基板を用いた電子機器の部分断面図である。
【図１４】本発明に係る発光デバイスの一形態を示す部分断面図である。
【図１５】図１４に示した発光デバイスに用いられている支持体の平面図である。
【図１６】図１５の１２−１２線断面図である。
【図１７】図１４に示した発光デバイスに用いられる発光素子の外観を示す図である。
【図１８】図１７に示した発光素子の底面図である。
【図１９】本発明に係る発光デバイスの他の形態を示す部分断面図である。
【図２０】本発明に係る発光デバイスの更に別の一形態を示す部分断面図である。
【図２１】本発明に係る照明装置の平面図である。
【図２２】図２１に示された照明装置の一部における拡大断面図である。
【図２３】図２２の断面図から発光素子と蛍光体とを除いた断面図である。
【図２４】他の形態に係る発光デバイスの断面図である。
【図２５】図２４の断面図から発光素子と蛍光体とを除いた断面図である。
【図２６】本発明に係る液晶ディスプレイの断面図である。
【図２７】画素の平面図である。
【図２８】本発明に係る発光ダイオードディスプレイの平面図である。
【図２９】本発明に係る基板の他の形態を示す断面図である。
【図３０】図２９に示した基板を用いた電子デバイスの部分断面図である。
【図３１】本発明に係る基板の他の形態を示す部分断面図である。
【図３２】図３１に示した基板を用いた電子デバイスの部分断面図である。
【図３３】本発明に係る電子デバイスの他の形態を示す部分断面図である。
【図３４】本発明に係る電子デバイスの他の形態を示す部分断面図である。
【図３５】本発明に係る電子デバイスの他の形態を示す部分断面図である。
【図３６】本発明に係る電子デバイスの他の形態を示す部分断面図である。
【図３７】本発明に係る放熱用基板の一部を示す断面図である。
【図３８】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図３９】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４０】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４１】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４２】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４３】本発明に係る放熱用基板の他の形態における一部を示す平面図である。
【図４４】図４３に示した放熱用基板の断面図である。
【図４５】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４６】本発明に係る放熱用基板の他の形態における一部を示す断面図である。
【図４７】車載電子機器の回路図である。
【図４８】図４７に示した車載電子機器の放熱構造を示す部分断面図である。
【図４９】パーソナル・コンピュータや携帯電話機等の電子機器に採用し得る放熱構造を示す部分断面図である。
【図５０】パーソナル・コンピュータや携帯電話機等の電子機器に採用し得る放熱構造を示す部分断面図である。
【発明を実施するための形態】
【００４３】
図１及び図２を参照すると、本発明に係る電子機器用基板１は、μｍオーダの所定ピッチをもって配置された複数の貫通電極２を有している。貫通電極２のビア径も、μｍオーダである。貫通電極２は、カーボンナノチューブを含有し、基板１に設けられたビア２０を鋳型とする鋳込み成形体でなる。
【００４４】
好ましくは、貫通電極２は、基板１に設けられたビア２０を鋳型とする鋳込み成形体である。貫通電極２が鋳込み成形体である場合、ビア２０の側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗が小さく、電気伝導性に優れた貫通電極２を有する基板１が得られる。ビア２０の内壁面に凹凸があっても、貫通電極２は、その凹凸に倣うように鋳込まれるから、ビア２０に対する密着強度の高い貫通電極２が得られる。
【００４５】
しかも、貫通電極２が、ビア２０の内壁面の凹凸に倣うように鋳込まれる結果、貫通電極２とビア２０の内壁面の凹凸が、貫通電極２の抜けを阻止するアンカー部として働くので、基板１に対する貫通電極２の結合強度が高くなる。このことは、めっきによって貫通電極２を形成する場合と異なって、ビア２０の内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましいということを意味する。このため、ビア２０の形成が容易になる。
【００４６】
ＳＥＭ像を示す図７を参照すると、基板１に設けられたビア２０内に、貫通電極２が、巣、空隙、空洞のない緻密な構造を保って充填され、ビア２０の側壁面が凹凸を有するにも関わらず、貫通電極２がビア２０の側壁面に密着している。
【００４７】
ビア２０は、レーザ、ケミカル・エッチング又はプラズマエッチング等によって穿ビアされるものであり、その内壁面に穿ビア工程に付随する凹凸が生じるのであるが、図７に示すように、貫通電極２は、ビア２０の内壁面が凹凸面となっているにも関わらず、その凹凸面を倣うように充填されて、ビア２０の内壁面に密着し、巣、空隙、空洞のない緻密な構造となっている。しかも、ビア２０の内壁面の凹凸が一種のアンカー効果を生じるので、柱状ヒートシンク３がビア２０から浮き上がったり、あるは浮動したりすることなく、ビア２０内に確実に固定される。これは、裏返せば、スパッタ及びめっきの併用によって形成する一般的技術と比較して、ビア２０の形成に当たって、その内壁面の平面度に気を使わずに済み、却って、ビア２０をある程度ラフに形成した方がよい結果を生むということでもある。
【００４８】
貫通電極２は、カーボンナノチューブ（Carbon nanotube）を含有する。カーボンナノチューブは、炭素によって作られる六員環ネットワーク（グラフェンシート）が単層あるいは多層の同軸管状になった物質である。単層のシングルウォールナノチューブ (SWNT)、多層のマルチウォールナノチューブ (MWNT) の何れを用いてもよい。具体的には、カーボンナノチューブをフィラーとして、アルミニュウム合金中に配向して添加した複合材料を用いることができる。
【００４９】
カーボンナノチューブは、電流密度耐性が、１０９Ａ/ｃｍ２で、銅の1、000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体である銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、カーボンナノチューブを含有する貫通電極２によれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。
【００５０】
貫通電極２は、カーボンナノチューブ自体によって構成してもよいし、カーボンナノチューブと、ナノコンポジット結晶構造の金属/合金成分を含む複合材料によって構成してもよい。本発明において、「ナノ」とは、１μｍ未満のサイズをいう。
【００５１】
カーボンナノチューブ及びナノコンポジット結晶構造の金属/合金成分を含む貫通電極２は、大きさが、ナノレベルに制限された組織（結晶）を含むから、その効果として、貫通電極２に発生する応力が小さくなる。
【００５２】
図３〜図６は、本発明に係るナノコンポジット結晶構造を模式的に示す図である。図３に示す形態は、第１結晶組織８０の内部に、ナノサイズである第２結晶組織８１を分散させたものである。このほか、図４〜図６に模式的に示すように、第１結晶組織８０の粒界に、ナノサイズである第２結晶組織８１を分散させたもの（図４）、これとは逆に、第２結晶組織８１の粒界に、ナノサイズである第１結晶組織８０を分散させたもの、第１結晶組織８０の内部に、ナノサイズである第２結晶組織８１を分散させるとともに、第１結晶組織８０の粒界に、ナノサイズである第２結晶組織８１を分散させたもの（図５）、第１結晶組織８０及び第２結晶組織８１の両者がナノサイズであるもの（図６）などの形態をとることができる。図示は省略するけれども、図３〜図６の形態を組み合せたものであってもよい。さらに、上述した第１結晶組織８０及び第２結晶組織８１によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【００５３】
第１結晶組織８０及び第２結晶組織８１は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第１結晶組織８０及び第２結晶組織８１の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、ナノ金属／合金粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【００５４】
第１結晶組織８０及び第２結晶組織８１の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の1つであって、たとえば２種類の金属Ａと金属Ｂを溶解して合金をつくる場合、金属Ａと金属Ｂの比率が金属Ａに対する金属Ｂの固溶限（固溶体をつくる限界）までの範囲や、金属Ｂに対する金属Ａの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Ａと金属Ｂとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属Ａ，Ｂであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第３の金属元素を添加することによっても得られる。
【００５５】
第１結晶組織８０を非共晶組織とした場合、第２結晶組織８１は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図３〜図６を参照すると明らかなように、
（ａ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、
（ｂ）非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
（ｃ）共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、
（ｄ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
（ｅ）共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【００５６】
貫通電極の材質特性を決定づける重要な因子として、柱状晶と等軸晶とがある。柱状晶は、もともと大きく粒成長するものである。そのため、容易に亀裂の伝播経路となり、基板のクラックなどを招く。
【００５７】
これに対して、等軸晶は粒成長が等方的で粒径自体も小さいから、基板に発生する応力も小さくなる。
【００５８】
又、貫通電極が、製造工程における熱工程を経ている場合、金属一般が持つ正の体積変化率により、一般には、貫通電極を膨張させる方向に働き、その後、収縮する。この熱膨張・収縮に伴い、基板に応力が発生する。等軸晶は、この金属膨張による応力発生に対しても抑制効果を奏する。
【００５９】
上述したように本発明に係るナノコンポジット結晶は、上述した構成を有するので、柱状晶化を抑制し、等軸晶化を促進する。よって、基板に加わる応力、ストレス、又は、特性・劣化を抑制する。
【００６０】
しかも、ナノコンポジット結晶構造には、縦導体の等軸晶化を促進する働きがある。上述したカーボンナノチューブ及びナノコンポジット結晶構造の有する特有の特性により、特に、半導体基板において、半導体回路の特性劣化が抑制される。また、基板に亀裂・クラックが入るのを抑制することもできる。
【００６１】
上述したように、ナノコンポジット結晶構造には、柱状晶の発生を抑制し、等軸晶化を促進する働きはあるが、柱状晶の生成は零ではない。柱状晶が発生することもある。ナノコンポジット結晶構造とともに、カーボンナノチューブを共存させる構成によれば、ナノコンポジット結晶構造に発生することのある柱状晶による応力の増大を、カーボンナノチューブの有する弾性により、緩和することができる。よって、前記基板に加わる応力、ストレス、又は、特性・劣化を、更に確実に抑制することができる。
【００６２】
ナノコンポジット結晶構造の金属/合金成分としては、Ｂｉ、Ｉｎ、Ｓｎ及びＣｕを例示することができる。特に、Ｂｉを含有させると、Ｂｉの持つ凝固時の体積膨張特性により、ビア２０の内部で、空洞や空隙を生じることのない緻密な貫通電極２を形成することができる。もっとも、Ｂｉ等を含有させると、電気抵抗が増大する傾向にあるので、要求される電気抵抗値を満たす限度で、Ｂｉを使用することが好ましい。
【００６３】
更に、カーボンナノチューブと、有機材料とを混合し、必要であれば、セラミック又はガラス等の無機粉末又はナノコンポジット結晶構造の金属/合金成分を添加した複合材料で構成してもよい。
【００６４】
貫通電極２を形成する基板１は、セラミック等の無機基板、銅張り基板等に見られる有機基板又は半導体基板の少なくとも一種を含むことができる。用い得る半導体基板には、特に制限はない。Ｓｉ基板（シリコン基板）、ＳｉＣ基板 (シリコンカーバイド基板）、ＧａＮ基板 (窒化ガリウム基板）、ＺｎＯ基板 (酸化亜鉛基板）等は勿論のこと、ＳＯＩ基板(Ｓilicon on insulator)等を用いることができる。基板１を構成する無機基板、有機基板が導電性を有する場合、及び、基板１が上述したような半導体基板でなる場合は、貫通電極２は、導電性の無機基板、導電性の有機基板及び半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通電極２の鋳型となる孔２０の内壁面を酸化又は窒化して得られた絶縁膜、孔２０の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁層は、孔２０から微小間隔を隔ててその周りにリング状に設けてもよい。
【００６５】
貫通電極２の成形にあたっては、まず、図８（Ａ）に図示するように、予め、厚み方向に貫通する微細なビア２０を多数設けた基板１を、支持台Ｓ１の上に搭載する。ビア２０の下側は、支持台Ｓ１によって閉塞されている。もっとも、ビア２０は、非貫通孔であってもよい。
【００６６】
次に、図８（Ｂ）に示すように、基板１に設けられたビア２０を鋳型として、その内部に液状、ペースト状または粉体状の電極材料２を鋳込む。その後、図８（Ｃ）に図示するように、ビア２０内に鋳込まれた電極材料２に、機械的な力Ｆ１、例えばプレス板Ｐ１を用いたプレス圧、射出圧または転圧を印加しながら凝固させる。これによって、図８（Ｄ）に示すように、巣、空隙、空洞のない緻密な構造を持ち、ビア２０の側壁面に密着した鋳込み成形体たる貫通電極２が成形される。そして、この成形体の構造は、図７のＳＥＭ像によって明らかにされている。
【００６７】
基板１に設けられたビア２０内に電極材料２を鋳込む工程は、減圧された真空チャンバ内で実行することが好ましい。この減圧と、その後の印加圧力によって、差圧充填を行うことができるからである。
【００６８】
電極材料２が、カーボンナノチューブ及びナノコンポジット結晶構造の金属/合金成分を含む複合材料を含む場合は、これらの金属/合金成分の溶融金属にカーボンナノチューブを混ぜた液状複合材料２をビア２０内に鋳込み、鋳込まれた液状複合材料２に、プレス板Ｐ１を用いたプレス圧、射出圧または転圧を印加しながら、冷却し、凝固させる。
【００６９】
また、電極材料２が、カーボンナノチューブと、有機材料と、溶剤とを含有するペースト状材料である場合には、プレス板Ｐ１を用いたプレス圧、射出圧または転圧を印加しながら、加熱硬化させる。電極材料２が粉体の場合は、溶融状態でビア２０内に注入充填するか、粉体の状態でビア２０内に注入した後、加熱溶融させるとよい。
【００７０】
図９は、図１及び図２に示した基板を、インターポーザとして用いた電子機器の一例を示している。基板１は、インターポーザとして、例えば半導体チップ等でなる電子デバイス６、６の間に配置されている。電子デバイス６、６は、電極が、接合膜４、４によって、貫通電極２にそれぞれ接続されている。
【００７１】
貫通電極２は、複数備えられているから、これらの独立する複数の貫通電極２を、基板１に搭載される電子デバイス６、６に対する正極、負極として活用することができる。このため、ワイヤ・ボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。
【００７２】
基板１は、上記貫通電極２とは別に、または、貫通電極２とともに、柱状ヒートシンクを有していてもよい。まず、図１０を参照すると、基板１は、柱状ヒートシンク３を有する。柱状ヒートシンク３は、基板１に設けられたビア３０を鋳型とする鋳込み成形体でなる。
柱状ヒートシンク３は、その両端が基板１の厚み方向に貫通し、互いに微小間隔を隔てて、例えばマトリクス状に多数配置されている。柱状ヒートシンク３は、その一端（下端）が基板１の裏面（他面）に設けられた放熱層３１によって共通に接続され、他端（上端）が、基板１の表面に導出されている。表面側にも、放熱層を設けることができる。
【００７３】
柱状ヒートシンク３も、基板１に設けられたビア３０を鋳型とする鋳込み成形体でなるから、ビア３０の側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、熱伝導性及び放熱特性に優れた柱状ヒートシンク３を有する基板１が得られる。
【００７４】
しかも、めっき法等、他の方法によって形成した場合と比較して、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持つ柱状ヒートシンク３を、短時間で、効率よく形成することができる。
【００７５】
柱状ヒートシンク３を形成する技術として、ビア３０の側面にメッキを施した上で、サーマルビアを形成するとすれば、連続しためっき膜を形成ためには、ビア３０の内壁面を、凹凸の極めて小さい平滑な面にしなければならず、ビア形成工程に長時間を費やさなければならなくなる。しかも、ビア３０のアスペクト比が高くなれば、めっきのための下地膜を連続する均質な膜として形成することが、極めて困難になる。
【００７６】
これに対して、柱状ヒートシンク３を、基板１に設けられたビア３０を鋳型とする鋳込み成形体として構成する本発明では、ビア３０の内壁面（側壁面）が凹凸面となっていても、柱状ヒートシンク３は、鋳込みの過程で、その凹凸面を倣うように充填されてゆく。したがって、巣、空隙、空洞のない緻密な構造を持ち、ビア３０の側壁面に密着した構造の柱状ヒートシンク３が得られる。よって、熱伝導性及び放熱特性に優れた柱状ヒートシンク３が実現される。
【００７７】
しかも、ビア３０の内壁面の凹凸が一種のアンカー効果を生じるので、柱状ヒートシンク３がビア３０から浮き上がったり、あるいは浮動したりすることなく、ビア３０の内部に確実に固定される。これは、裏返せば、従来技術との対比において、ビア３０の形成に当たって、その内壁面の平面度に気を使わずに済み、却って、ビア３０をある程度ラフに形成した方がよい結果を生むということでもある。
【００７８】
柱状ヒートシンク３は、複数であって、それぞれは、基板１の面内に分布させてあり、その一端（下端）が基板１の裏面（他面）に設けられた放熱層３１によって共通に接続されているから、柱状ヒートシンク３から基板１の厚み方向に伝達されてきた熱を、厚み方向と直交する面と並行な方向に拡散しながら放熱する３次元的な放熱経路が形成される。これにより、放熱性を向上させることができる。柱状ヒートシンク３を構成する材料の熱抵抗、及び、柱状ヒートシンク３の占有率を適切に選ぶことにより、電子部品又は電子デバイス６の動作によって生じた熱を、柱状ヒートシンク３によって、一層効率よく、基板１の外部に放熱しえる。
【００７９】
柱状ヒートシンク３の放熱特性は、基本的には、その組成材料の持つ熱伝導率（又は熱抵抗）と、基板１の平面積に対して、柱状ヒートシンク３の全体が占める占有率とによって定まる。例えば、柱状ヒートシンク３として、熱抵抗の低い材料を用いた場合には、占有率を低下させ、熱抵抗の高い材料を用いた場合には、占有率を上げる。即ち、柱状ヒートシンク３の占有率は、その組成材料の熱伝導率を考慮して定めることになる。逆に、占有率に制限がある場合には、求められる放熱特性を考慮して、適合する熱伝導率の材料を選択することになる。
【００８０】
柱状ヒートシンク３は、熱伝導性の高い炭素原子構造体を含んでいる。このような炭素原子構造体の具体例としては、ダイヤモンド、フラーレン又はカーボンナノチューブから選択された少なくとも一種を挙げることができる。
【００８１】
炭素原子構造体を用いた柱状ヒートシンク３は、炭素原子構造体の有する高い熱伝導性により、放熱性に優れたものとなる。特に、カーボンナノチューブは、銅の１０倍の高熱伝導特性を有するから、極めて高い放熱特性を確保することができる。具体例として、カーボンナノチューブをフィラーとして、アルミニュウム合金中に配向して添加したものを用いることができる。この複合材の熱伝導率は、アルミニュウム合金の熱伝導率の３倍を超える。この具体例に示されるように、カーボンナノチューブは、フィラーとして用いることが望ましい。カーボンナノチューブとともに、それよりも繊維が太い気相成長カーボンファイバを、フィラーとして併用してもよい。
【００８２】
柱状ヒートシンク３は、ナノコンポジット結晶構造の金属/合金成分を含むことができる。この場合、柱状ヒートシンク３は、炭素原子構造体とナノコンポジット結晶構造の金属/合金成分との複合材料でなる。
【００８３】
この複合材料でなる柱状ヒートシンク３は、炭素原子構造体を含むことによる上記効果とともに、ナノコンポジット結晶構造の金属/合金成分を含むことの効果として、柱状ヒートシンク３に発生する応力が小さくなるという効果を奏する。しかも、ナノコンポジット結晶構造には、柱状ヒートシンク３の等軸晶化を促進する働きがあるから、応力が更に小さくなる。
【００８４】
上述したナノコンポジット結晶構造の有する特有の特性により、基板１に形成された半導体回路の特性劣化が抑制される。また、基板１に亀裂・クラックが入るのを抑制することもできる。
【００８５】
柱状ヒートシンク３の構成するナノコンポジット結晶構造材料の具体例としては、限定するものではないが、Ａｌ、Ａｕ、Ｃｕ、Ａｇ、Ｓｎ等を例示することができる。もっとも、柱状ヒートシンク３は、熱抵抗ができるだけ小さいこと好ましいから、材料及び組成比等は、そのような視点から選定する必要がある。図示実施例では、柱状ヒートシンク３は、中身の詰まった中実柱状体であって、断面円形状であるが、角形状であってもよい。
【００８６】
本発明に係る放熱用基板は、電子機器への適用において、発熱を伴う電子部品を取り付け、その熱を外部に放出するために用いられる。図１１には、そのような電子機器の一例が示されている。図１０に示した基板１の一面に、発熱を伴う電子部品又は電子デバイス６が、熱伝導性結合剤層５１を介して搭載されている。放熱層３１には、好ましくは、放熱ブロックを熱結合させる。電子部品又は電子デバイス６は、例えば、半導体チップ等の能動素子、又は、コンデンサ、インダクタ等の受動部品もしくはそれらの複合素子である。電子部品又は電子デバイス６は、半導体素子と受動部品とを併せ持つものであってもよいし、メモリ素子、論理回路素子またはアナログ回路素子であってもよい。これらの素子の単層であってもよいし、積層されたものであってもよい。
【００８７】
ここで、本発明に係る基板１は、ビア３０を鋳型とする鋳込み成形体でなる柱状ヒートシンク３を有しており、柱状ヒートシンク３により、ビア３０の側壁面に密着し、巣、空隙、空洞のない緻密な構造を持ち、熱伝導性及び放熱特性に優れた放熱路が形成される。このため、電子機器への適用において、電子部品又は電子デバイス６に発生した熱を、熱伝導性及び放熱特性に優れた柱状ヒートシンク３を通して、効率よく、確実に放熱し、電子部品又は電子デバイス６の異常発熱、熱暴走、誤動作を回避することができる。
【００８８】
次に、図１２を参照すると、貫通電極２と、柱状ヒートシンク３とを併せ持つ基板１が図示されている。この場合、貫通電極２と、柱状ヒートシンク３との間には、次のような組合せが存在し得る。
（ａ）貫通電極２が、カーボンナノチューブを含有し、基板１に設けられたビア２０を鋳型とする鋳込み成形体でなり、柱状ヒートシンク３が、基板１に設けられたビア３０を鋳型とする鋳込み成形体でなる構成。
（ｂ）上記（ａ）において、貫通電極２及び柱状ヒートシンク３が、ナノコンポジット結晶構造の金属/合金成分を含む構成。
（ｃ）上記（ａ）において、柱状ヒートシンク３が、熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する構成。
（ｄ）上記（ａ）において、柱状ヒートシンク３が、ナノコンポジット結晶構造の金属/合金成分と、熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する複合材料でなる構成。
（ｅ）貫通電極２が、基板１に設けられたビア２０を鋳型とする鋳込み成形体でなり、柱状ヒートシンク３は、ナノコンポジット結晶構造の金属/合金成分を含み、基板１に設けられたビア３０を鋳型とする鋳込み成形体でなる構成。貫通電極２がカーボンナノチューブを含有することは、必ずしも必要ではない。
（ｆ）上記（ｅ）において、柱状ヒートシンク３が、熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する複合材料でなる構成。
（ｇ）貫通電極２が、基板１に設けられたビア２０を鋳型とする鋳込み成形体でなり、柱状ヒートシンク３が熱伝導性の高い炭素原子構造体（ダイヤモンド、フラーレン又はカーボンナノチューブ等）を含有する構成。貫通電極２がカーボンナノチューブを含有することは、必ずしも必要ではない。
【００８９】
上述した基板１は、図１３に図示するように、電子部品６と組み合わされて電子機器を構成する。電子部品６は、電極が貫通電極２に接合された状態で、基板１に取り付けられる。これにより、電子部品６に対して、電気抵抗の低い貫通電極２による電気回路を構成するとともに、電子部品６の動作によって発生した熱を、柱状ヒートシンク３によって効率よく放熱し、電子部品６の発熱による特性変動、誤動作、更には、熱暴走等を回避することができる。
【００９０】
本発明において、電子部品には、能動素子、受動部品またはそれらを組み合わせた複合素子を含むことができる。能動素子の代表例として、発光ダイオード、各種メモリ、各種論理ＩＣまたはアナログ回路素子等を例示することができる。受動部品には、キャパシタ、インダクタもしくは抵抗またはそれらを組み合わせた複合素子が含まれる。
【００９１】
本発明において、電子機器には、電子工学の技術を応用した電気製品のほとんど全てが含まれる。具体例としては、パーソナル・コンピュータ、携帯電話機、デジタル家電、発光ダイオードを用いた発光装置、照明装置、交通信号灯、画像処理装置、イメージ・センサまたは車載電子機器等が含まれる。更には、ＴＳＶ技術を適用して、３次元積層構造としたもの、又は、インターポーザと各種素子と組み合わせて３次元積層構造としたものも含まれる。次に、電子部品及び電子機器の具体的な実施例について説明する。例示する全ての実施例において、貫通電極及び柱状ヒートシンクは、既に述べた特徴を有し、作用効果を奏するので、それらの重複説明は省略する。
【００９２】
実施例１：発光ダイオード及び発光デバイス
図１４〜図１６に図示された発光デバイスは、基板１と、発光素子６とを含む。発光素子６は蛍光層７によって覆われている。基板１は、いわゆるパッケージとなるものであって、２つの貫通電極２、２と、複数の柱状ヒートシンク３とを含み、一面に凹部１１を有している。基板１の好ましい例は、Ｓｉを主成分とするものである。これとは異なって、基板１は、絶縁樹脂基板又は絶縁性セラミック基板で構成してもよい。基板１は、図示では、４角形状の外形を有するが、その形状は任意である。基板１の凹部１１は、貫通電極２、２を、間隔をおいて囲むように形成されていて、その内側面のほぼ全周に、例えば、Ａｌ膜、Ａｇ膜又はＣｒ膜等でなる反射膜８がスパッタ等によって形成されている。反射膜８の下側には酸化膜等の絶縁膜を設けられることがある。
【００９３】
貫通電極２、２のそれぞれは、凹部１１を形成した領域内において、基板１を厚み方向に貫通し、一端が凹部１１の内面に露出し、他端が基板１の他面に露出する。貫通電極２、２は、中身の詰まった中実柱状体であって、角形状、円形状等、任意の断面形状をとることができる。貫通電極２、２は、基板１を貫通する部分と、基板１の一面にあって、発光素子６と接合される部分との間で、その平面形状を異ならせてもよい。例えば、基板１を貫通する部分の断面形状を、角形状又は円形状等の形状とし、発光素子６と接合される部分を平面積の拡大されたパターンとするなどである。また、貫通電極２、２は、その端面形状を、接続される発光素子６の電極形状と対応させることが好ましい。このような観点から、実施例では、貫通電極２、２の一方の端面形状を、円形状とし、他方の端面形状を四角形状としてある。
【００９４】
柱状ヒートシンク３は、その両端が基板１の厚み方向に貫通し、互いに微小間隔を隔てて、マトリクス状に多数配置されている。柱状ヒートシンク３は、基板１の裏面（他面）に設けられた放熱層３１によって共通に接続されている。貫通電極２、２は、放熱層３１から独立させてある。放熱層３１の形態は、図示の膜状に限らず、拡大された放熱面積を有する３次元的構造であってもよい。
【００９５】
発光素子６は、発光ダイオードであって、図１７、図１８に例示するものは、透明結晶層６２の光出射面６０とは反対側の他面に、Ｐ型半導体層６１１及びＮ型半導体層６１３を積層した半導体積層構造６１を含んでいる。Ｐ型半導体層６１１及びＮ型半導体層６１３の間には活性層６１２が設けられる。
【００９６】
Ｐ型半導体層６１１及びＮ型半導体層６１３のうち、透明結晶層６２の側に位置するＮ型半導体層６１３は、Ｐ型半導体層６１１と重ならない部分６１４を有しており、Ｎ側電極６３が、その重ならない部分６１４の表面に設けられている。Ｐ側電極６４は、重なる部分において、Ｐ型半導体層６１１の表面に設けられている。Ｎ側電極６３は、円形状に限らず、角形状であってもよい。
【００９７】
実施例において、重ならない部分６１４に設けられたＮ側電極６３の平面積は、重なる部分に設けられたＰ側電極６４の平面積よりも小さい。より詳しくは、Ｎ側電極６３及びＰ側電極６４の配置方向で見た電極幅について、Ｎ側電極６３の電極幅がＰ側電極６４の電極幅よりも小さい。このような電極配置によれば、重ならない部分６１４の幅を小さくし、反射的に、発光領域となる重なる部分の幅及び面積を拡大できるから、発光量を増大することができる。
【００９８】
もっとも、図１７、図１８は、本発明において適用可能な発光素子６の一例を示すものであって、これに限定されるものではない。例えば、透明結晶層６２と半導体積層構造６１との上下関係が逆転した構造であってもよい。また、電極面積は電流拡散を考慮して定められる。
【００９９】
発光素子６は、図１４に示したように、基板１の凹部１１内に配置され、Ｐ型半導体層６１１のＰ側電極６４が、貫通電極２の一端に接続され、Ｎ型半導体層６１３のＮ側電極６３が、貫通電極２の一端に接続されている。発光素子６は、凹部１１の内部に配置されたとき、その上面が凹部１１の周りの基板１の表面よりも、低くなるように配置される。そして、その段差を埋めるように、蛍光層７を充填してある。
【０１００】
Ｐ側電極６４及びＮ側電極６３は、間隔を隔てて互いに対向している。Ｐ側電極６４と貫通電極２との接合、及び、Ｎ側電極６３と貫通電極２との接合にあたっては、両者の接合界面に接合膜を介在させる。接合膜は、Ｓｎ、Ｉｎ、Ｂｉ、Ｇａ又はＳｂの群から選択された少なくても１種の低融点金属成分と、Ｃｒ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、Ｎｉ−Ｂ合金の群から選択された少なくとも１種を含む高融点金属材料からなる。低融点金属は、Ｐ側電極６４及び貫通電極２、Ｎ側電極６３及び貫通電極２と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。
【０１０１】
透明結晶層６２は、代表的にはサファイアであり、その一面が光出射面６０となる。透明結晶層６２の一面上には、バッファ層（図示しない）があり、半導体積層構造６１は、バッファ層を介して、透明結晶層６２の上に成長させてある。
【０１０２】
半導体積層構造６１は、発光素子６において周知である。ＰＮ接合を持ち、代表的にはIII−Ｖ族化合物半導体が用いられる。もっとも、公知技術に限らず、これから提案されることのある化合物半導体を含むことができる。
【０１０３】
本発明において、発光素子６は、赤色発光素子、緑色発光素子、青色発光素子、橙色発光素子の何れであってもよいし、白色発光素子であってもよい。それらの発光素子において、半導体積層構造６１を構成する半導体材料及びその製造方法は既に知られている。
【０１０４】
図示の発光デバイスでは、基板１は、２つの貫通電極２、２を含み、一面に凹部１１を有している。貫通電極２、２のそれぞれは、基板１を厚み方向に貫通し、一端が凹部１１の内面に露出している。この基板１の凹部１１内に発光素子６が配置されている。発光素子６は、実施例では、透明結晶層６２の光出射面となる一面６０とは反対側の他面に、Ｐ型半導体層６１１及びＮ型半導体層６１３を積層した構造である。そして、凹部１１の内部で、Ｐ型半導体層６１１のＰ側電極６４が貫通電極２の一端に接続され、Ｎ型半導体層６１３のＮ側電極６３が、貫通電極２、２の他方の一端に接続されている。したがって、実施例によれば、発光素子６に対しては、透明結晶層６２のある側とは反対側から、電流が注入されることになり、発光素子６のための電極が、光出射面６０に現れない構造が実現されることになる。よって、発生した光を、効率よく外部に放射させ得る。
【０１０５】
基板１は、複数の柱状ヒートシンク３を含んでいる。柱状ヒートシンク３は、基板１の厚み方向に設けられている。したがって、発光素子６の発光動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に放熱し、発光素子６の電極６３、６４と貫通電極２、２とを接続する接合部分の接合強度を保存し、電気的接続の信頼性を維持することができる。また、発熱による発光素子６の発光特性の変動を回避することができる。
【０１０６】
柱状ヒートシンク３は、その一端が、基板１の他面側に導出され、基板１の他面に設けられた放熱層３１に接続されている。この構造によれば、放熱特性が更に向上する。
【０１０７】
実施例では、凹部１１の内面と発光素子６の側面との間に、反射膜８が設けられている。これにより、半導体層６１で生じた光を、透明結晶層６２における光散乱・吸収作用を抑えながら、透明結晶層６２の光出射面６０に導くことができる。
【０１０８】
反射膜８は、凹部１１の内面に付着されていてもよいし、発光素子６の側面に付着されていてもよい。図１４〜図１６の実施例では、発光素子６は、凹部１１に対して、微小なクリアランスを有して、嵌めこまれている。この構造によれば、基板１に対する発光素子６の位置決め・配置を、容易、かつ、確実に実行することができる。
【０１０９】
図示はされていないが、光出射面６０に、微細凹凸形状を有する透明光学部品を配置することができる。これにより、光出射面６０で、光を拡散又は分散させ、均一な面発光を実現することができる。透明光学部品を設ける代わりに、光出射面６０に、微細凹凸形状が形成されていてもよい。さらに、図示は省略するけれども、微細凹凸とともに、あるいは、微細凹凸を設けることなく、光出射面６０に蛍光体を設けてもよい。
【０１１０】
さらに、図１９を参照すると、図１４〜図１６の実施の形態との対比において、凹部１１の平面積を拡大した発光デバイスが図示されている。この凹部１１は、発光素子６の平面積よりもかなり大きく、発光素子６の外周と、凹部１１の内周面との間に蛍光層７等が充填されている。また、凹部１１の内壁面に反射膜８が付着されている。柱状ヒートシンク３は、一端（上端）が凹部１１の底面位置と略同じ位置で止まっていて、他端が基板１の裏面に導かれ、放熱層３１に接続されている。
【０１１１】
図２０を参照すると、図１９と略同じような構造において、凹部１１の中央部分に、突出部１２を設け、この突出部１２に発光素子６を搭載した発光デバイスが図示されている。
図１９及び図２０の実施の形態も、図１４〜図１７を参照して説明した作用効果を奏する。
【０１１２】
本発明に係る発光デバイスは、単一の発光素子である発光ダイオード、複数の発光素子を、例えばマトリクス状に配置した面発光装置、照明装置、液晶ディスプレイ用バックライト、信号灯等、広範な用途を持っている。以下に、その内の例を示す。
【０１１３】
図２１は、発光ダイオードを用いた照明装置の平面図である。図示の照明装置は、矩形状の基板１と、この基板１にマトリックス状に配列された複数の発光デバイスＱＲ、ＱＧ、ＱＢとを含む。
【０１１４】
各発光デバイスＱＲ、ＱＧ、ＱＢは、所定の色相の光を発する発光素子６と、発光素子６を電気的に接続するための２個の貫通電極２、２と、発光素子６の周囲に配置された複数の柱状ヒートシンク３とを有する。各発光素子６は、基板１の板面に形成された凹部１１内に配置されている。基板１の形状、発光デバイスＱＲ、ＱＧ、ＱＢの数、及び、配置形態、並びに柱状ヒートシンク３の数、及び配置形態は、図２１に示された形態に限られず、適宜に決定すべきものである。
【０１１５】
図２２〜図２４には上記の発光デバイスＱＲ、ＱＧ、ＱＢが詳細に示されている。基板１は、いわゆるパッケージとなるものであって、複数の貫通電極２、２と、複数の柱状ヒートシンク３とを含み、板面に凹部１１を有している。基板１は、Ｓｉを主成分とするものを採用すると好適であるが、これに限られず、絶縁樹脂基板、又は絶縁性セラミック基板を採用してもよい。更には、金属基板等の導電性基板であってもよい。本実施形態では、基板１がＳｉ基板で構成されている場合を例にとって説明する。
【０１１６】
基板１の凹部１１の形状は、図２１に示されるような直方体形状に限られることはなく、他の形状であってもよい。この凹部１１は、基板１を平面視したときに、貫通電極２、２を、間隔をおいて囲むように形成されていて、その内側面のほぼ全周に、反射膜８がスパッタ等によって形成されている。反射膜８は、上述した形態に限定されず、例えば発光素子６の側面に付着されてもよく、また、反射膜８の下側に酸化膜等の絶縁膜を設けてもよい。
【０１１７】
発光素子６は、凹部１１に、微小なクリアランスをもって嵌めこまれている。この構造によれば、基板１に対する発光素子６の位置決め・配置を、容易、かつ、確実に実行することができる。また、発光素子６は、凹部１１内において、上面を蛍光層７により覆われている。これにより、発光素子６の発する光の輝度を向上することができる。蛍光層７に用いられる蛍光物質としては、例えばリン酸カルシウムがある。また、蛍光層７の色相は、用途に応じて適宜に決定すべきものである。
【０１１８】
貫通電極２、２のそれぞれは、凹部１１の底面内において、基板１を厚み方向に貫通し、一端が凹部１１の内面に露出し、他端が基板１の他面に露出する。貫通電極２、２の端面形状を、接続される発光素子６の電極形状と対応させてもよく、この場合、貫通電極２、２の端面形状は、それぞれ円形状と四角形状になる。
【０１１９】
本実施形態における基板１は、導電性を有するＳｉ基板でなるので、貫通電極２、２は基板１から電気絶縁されている。電気絶縁の手段として、貫通電極２、２の外周面と、貫通電極２、２が配置されたビアの内周面との間に、電気絶縁層９が設けられている。電気絶縁層９は、Ｓｉ基板でなる基板１のビア内壁面を酸化または窒化して得られた酸化膜または窒化膜であってもよいし、ビア内に充填された有機絶縁物またはガラス等の無機絶縁物から構成された層であってもよい。
【０１２０】
柱状ヒートシンク３は、基板１の厚み方向に貫通し、互いに微小間隔を隔てて、マトリクス状に多数配置され、基板１の裏面（他面）に設けられた放熱層３１に接続されている。これにより、柱状ヒートシンク３は、基板１から効果的に熱を逃がすことができる。
【０１２１】
放熱層３１は、例えばアルミニウムなどの比較的に熱伝導率の高い物質からなり、基板１の裏面に、複数個に分けて設けてもよいし、あるいは、全てのヒートシンク３に対して共通に接続される単一の部材として設けてもよい。また、放熱層３１の形態は、図示の膜状に限らず、拡大された放熱面積を有する３次元的構造であってもよい。
【０１２２】
図２４には、発光デバイスＱＲ、ＱＧ、ＱＢの他の形態が示されている。本形態の発光デバイスと、先に述べた実施形態の相違点は、基板１が３つの層１０１〜１０３から構成されている点、及び、凹部１１の平面積が拡張されている点である。
【０１２３】
本実施形態において、基板１は、ＳＯＩ基板であり、第１基板層を構成する第１シリコン層１０１、絶縁層を構成する酸化層１０２、及び、第２基板層を構成する第２シリコン層１０３を、この順序で積層した構造となっている。
【０１２４】
凹部１１は、第２シリコン層１０３の表面を切り抜いて形成されており、その内側面は、開口端に向かうに従って開口面積の拡大する傾斜面となっている。この凹部１１は、発光素子６の平面積よりかなり大きい平面積を有しており、発光素子６の外周と、凹部１１の内周面との間に蛍光層７が充填されている。また、凹部１１の内壁面には、先の実施形態と同様に、反射膜８が付着されている。
【０１２５】
貫通電極２、２は、電気絶縁層９によって電気絶縁された状態で、第１シリコン層１０１を貫通しており、その凹部１１側の端部は、酸化層１０２を貫通する接続部４１、４２とそれぞれ接続されている。接続部４１、４２は、発光素子６の両端子６０１、６０２と接続される。接続部４１、４２の形状は、円柱状に限られず、四角柱などの他の形状も採り得る。
【０１２６】
柱状ヒートシンク３は、貫通電極２、２と同様に、基板１の厚み方向において、第１シリコン層１０１を貫通するように設けられて、放熱層３１に接続されている。すなわち、柱状ヒートシンク３は、基板１の裏面から第１シリコン層１０１と酸化層１０２との境界まで延在するように設けられている。この構成によると、柱状ヒートシンク３の形成にあたって、酸化層１０２をエッチング阻止層として機能させることができる。このため、柱状ヒートシンク３の深さ寸法が、第１シリコン層１０１の層厚により画定されるので、エッチングの工程管理が極めて容易になるという利点が得られる。
【０１２７】
上述した照明装置は、基板１を含んでおり、この基板１は、複数の柱状ヒートシンク３を含んでいる。柱状ヒートシンク３は、基板１の厚み方向に設けられているため、発光素子６の発光動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に放熱し、発光素子６の端子６０１、６０２と貫通電極２、２とを接続する接合部分の接合強度を保存し、電気的接続の信頼性を維持することができ、また、発熱による発光素子６の発光特性の変動を回避することもできる。
【０１２８】
柱状ヒートシンク３は、その一端が基板１の他面側に導出され、基板１の他面に設けられた放熱層３１に接続されているため、基板１の放熱特性は更に向上し得る。
【０１２９】
発光素子６は、図１７及び図１８に示したものである。したがって、発光素子６は、積層方向における透明結晶層３２の反対側から電流が注入され、発光素子６の端子６０１、６０２が光出射面に現れない構造を有するから、出射した光を効率よく外部に放射させ得る。さらに、半導体層３１で生じた光は、反射膜８によって透明結晶層６２における光散乱・吸収作用が抑制され、透明結晶層３２の光出射面に効果的に導かれる。
【０１３０】
次に、本発明に係る液晶ディスプレイを、図２６を参照して説明する。液晶ディスプレイは、液晶パネル１２０と、バックライト１３０とを含む。この液晶ディスプレイは、概念上、一般的なコンピュータ用の表示装置や汎用電化製品の液晶表示部に限られず、液晶テレビ、あるいは携帯電話機、携帯ゲーム機、携帯情報端末といった携帯型電子機器にも適用され得る。
【０１３１】
液晶パネル１２０は、偏向フィルタ、ガラス基板、及び液晶層などから構成された液晶モジュールであって、画像信号に基づき、駆動回路（図示せず）からの電気信号によって駆動される。バックライト１３０は、図２１〜図２５に示された照明装置であり、複数の発光デバイスＱＲ、ＱＧ、ＱＢにより液晶パネル１２０をその背面側から照明する。もっとも、バックライト１３０の形態は、これに限定されず、例えば図１４〜図２０に示された照明装置でもよく、本発明に係る照明装置の何れの形態も取り得ることは言うまでもない。
【０１３２】
バックライト１３０において、貫通電極２、２はバンプ電極や配線基板を介して電源部と接続され、これにより電力を供給された発光素子６が液晶パネル１２０に対して光を照射する。また、柱状ヒートシンク３は、放熱層３１と接続されて、基板１内部の熱を液晶ディスプレイの背面側へと排出する。
【０１３３】
本発明に係る液晶ディスプレイは、上述した照明装置を含むから、既に述べた作用効果を奏する。
【０１３４】
次に、本発明に係る発光ダイオードディスプレイを、図２７及び図２８を参照して説明する。発光ダイオードディスプレイは、発光素子自体を画素として用いることから、バックライトを必要とせず、消費電力を低減し得るという利点を有する。
【０１３５】
図２７には、発光ダイオードディスプレイの画素Ｑが平面視で示されており、一方、図１１には、この画素Ｑを基板１にマトリックス状に配置した発光ダイオードディスプレイが示されている。
【０１３６】
１個の画素Ｑは、３個の発光デバイスＱＲ、ＱＧ、ＱＢを有しており、これらの発光デバイスＱＲ、ＱＧ、ＱＢは、赤色光を発する発光素子６Ｒ、緑色光を発する発光素子６Ｇ、及び青色光を発する発光素子６Ｂをそれぞれ有している。本実施形態の発光ダイオードディスプレイは、フルカラー表示を前提としているため、このように３色の発光素子６Ｒ、６Ｇ、６Ｂを有するが、これに限定されるものではない。例えば、１色のみの表示を前提とする場合、画素Ｑは、３色の発光素子６Ｒ、６Ｇ、６Ｂのいずれか１個で構成すればよい。すなわち、画素Ｑは、表示機能に応じた発光素子を有する発光デバイスＱＲ、ＱＧ、ＱＢを、適宜に選択して構成される。
【０１３７】
また、本実施形態の画素Ｑは、図示されるように、３個の発光デバイスＱＲ、ＱＧ、ＱＢが三角形の各頂点の位置に配置されているが、これに限定されず、３色の発光素子６Ｒ、６Ｇ、６Ｂの特性に応じて適宜な配置態様を採り得る。
【０１３８】
本発明に係る発光ダイオードディスプレイは、各発光素子６Ｒ、６Ｇ、６Ｂの貫通電極２、２が薄膜トランジスタ（ＴＦＴ）などと接続され、これにより、各画素Ｑは、画像信号に基づき、駆動回路によって発光制御される。また、柱状ヒートシンク３は、図２２〜図２７に示された構成と同様に、放熱層３１と接続されて、基板１内部の熱をディスプレイの背面側へと放出する。
【０１３９】
本発明に係る発光ダイオードディスプレイは、上述した照明装置と同じ構成を含むから、既に述べた作用効果を奏する。
【０１４０】
また、本発明に係る信号灯は、例えば鉄道信号機や交通信号機に適用されるものであり、上述した発光ダイオードディスプレイのように、複数の発光デバイスＱＲ、ＱＧ、ＱＢ０が配列されて構成され、例えば複数色の発光素子６Ｒ、６Ｇ、６Ｂを備える。
【０１４１】
本発明に係る信号灯は、上述した照明装置と同様の構成を含むから、既に述べた作用効果を奏する。
【０１４２】
図２９に図示された基板１は、貫通電極２と、柱状ヒートシンク３と、凹部１１とを含む。実施例に示す基板１はＳＯＩ基板であり、第１基板層を構成する第１シリコン層１０１、絶縁層を構成する酸化層１０２、及び、第２基板層を構成する第２シリコン層１０３を、この順序で積層した構造となっている。
【０１４３】
ＳＯＩ基板としては、その製造法により、ＳＩＭＯＸ(Separation by IMplantation of OXygen)方式のものと、張り合わせ方式の２種類のものが知られている。何れの方式のＳＯＩ基板を用いてもよい。 ＳＩＭＯＸ方式のＳＯＩ基板として、酸素分子をイオン注入によりシリコン結晶表面から埋め込み、それを高熱で酸化させることにより、シリコン結晶中に酸化シリコンの絶縁層を形成する手法が知られている。このような絶縁層は、埋め込み酸化（ＢＯＸ；Buried  Oxide）層と称される。
【０１４４】
凹部１１は、電子素子を取り付ける部分であって、第２シリコン層１０３の表面の面内に設けられている。図示の凹部１１は、第２シリコン層１０３の中央部を切り抜いて４角形状に形成されていて、その内側面は、開口端に向かうに従って開口面積の拡大する傾斜面となっている。第２シリコン層１０３及び凹部１１の内面は、絶縁膜１３２によって覆われている。この絶縁膜１３２は、シリコン酸化膜またはシリコン窒化膜で構成することができる。
【０１４５】
貫通電極２は、第１シリコン層１０１及び酸化層１０２を貫通し、端部が凹部１１の底面から若干突出して露出している。貫通電極２は、具体的には、外部との接続部となる端子部（バンプ）２１、第１シリコン層１０１を貫通する貫通部２２、及び、電子素子の端子電極と接続される素子接続部２３を含んでいる。端子部２１は、貫通部２２の一端面に付着されており、例えば、Ｔｉ―Ａｕ等の無電解メッキ膜でなる。
【０１４６】
基板１として、ＳＯＩ基板を用いた実施例では、第１シリコン層１０１と貫通電極２との間、及び、第１シリコン層１０１の表面に、絶縁膜１１１を設けることになる。この絶縁膜１１１は、シリコン酸化膜またはシリコン窒化膜で構成することができる。
【０１４７】
素子接続部２３は、一端が貫通部２２の端部に付着され、他端が、絶縁膜１１１、酸化層１０２、及び、凹部１１の底面に付着されている絶縁膜１３２を貫通して、凹部１１の内部に突出して露出している。素子接続部２３も、端子部２１と同様に、Ｔｉ―Ａｕ等の無電解メッキ膜でなる。
【０１４８】
次に、柱状ヒートシンク３のそれぞれは、第１シリコン層１０１の厚み方向に設けたビア１１３の内部に充填されている。柱状ヒートシンク３は、その主要部をなす柱状部３０１と、その端面に付着された端子部３０２とからなる。端子部３０２は、端子部２１と同様に、Ｔｉ―Ａｕ等の無電解メッキ膜でなる。柱状部３０１のあるビア１１３は、第１シリコン層１０１を貫通して、第１シリコン層１０１と酸化層１０２との境界で止まるように設けられ、基板１を平面視して、所定の面積占有率をもって、凹部１１の周りに分布している。
【０１４９】
柱状ヒートシンク３と第１シリコン層１０１との間には、シリコン酸化膜またはシリコン窒化膜でなる絶縁膜１１１が設けられている。
【０１５０】
図３０を参照すると、図２９に示した基板１を用いた発光デバイスが図示されている。この発光デバイスでは、回路基板の凹部１１に、電子素子たる発光素子（ＬＥＤ）６が取り付けられている。発光素子６の電極は、貫通電極２を構成する素子接続部２３に接合５されている。図示はしないけれども、凹部１１内の絶縁膜１３２に光反射膜を設けることが好ましい。
【０１５１】
ここで、基板１は、凹部１１と、貫通電極２とを含んでおり、凹部１１は、第２シリコン層１０３の表面の面内に設けられ、貫通電極２は、第１シリコン層１０１及び酸化層１０２を貫通し、端部が凹部１１の底面に露出している。したがって、回路基板の凹部１１内に電子素子たる発光素子６を配置し、凹部１１の内部で、発光素子６の一面に設けられた電極を、貫通電極２の一端を構成する素子接続部２３に接合５することができる。これによって、発光素子６は、フリップ・チップ・ボンディング方式によって、貫通電極２に接続されることになる。
【０１５２】
また、本発明に係る回路基板は、柱状ヒートシンク３を含んでおり、柱状ヒートシンク３は、ビア１１３内に充填されている。このビア１１３は、第１シリコン層１０１を貫通している。したがって、発光素子６の動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に放熱し、発光素子６と貫通電極２とを接合５する部分の接合強度を保存し、電気的接続の信頼性を維持することができる。更に、発熱による発光素子６の電気的特性の変動を回避することができる。
【０１５３】
ビア１１３は、第１シリコン層１０１を貫通して、第１シリコン層１０１と酸化層１０２との境界で止まるように設けられている。このような構成であれば、ビア１１３を形成する場合に、酸化層１０２を、エッチング阻止層として機能させることができる。このため、ビア１１３の深さが、第１シリコン層１０１から酸化層１０２までの深さ、即ち、第１シリコン層１０１の層厚によって定まる画一的な値になるので、ビア１１３の深さの工程管理が極めて容易になる。
【０１５４】
ビア１１３は、基板１を平面視して、所定の面積占有率をもって凹部１１の周りに分布している。したがって、凹部１１の内部に収納された電子素子、即ち、発光素子６を、その全周から、柱状ヒートシンク３によって取り囲む放熱領域が形成されることになるから、発光素子６に発生した熱を集熱し、効率よく放熱することができる。
【０１５５】
また、柱状ヒートシンク３を構成する材料の熱抵抗、及び、柱状ヒートシンク３の占有率を適切に選ぶことにより、発光素子６の動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に効率よく放熱しえる。
【０１５６】
実施例２：電子デバイス又は電子機器
電子素子としては、上述した発光素子６に限らず、能動素子、受動部品またはそれらを組み合わせた複合素子を含むことができる。更には、ＴＳＶ技術を適用して、上述した各種素子自体を３次元積層構造としたもの、又は、インターポーザと各種素子と組み合わせて３次元積層構造としたものも含まれる。
【０１５７】
図３１を参照すると、そのような電子素子を搭載するのに適した回路基板が図示されている。図において、先に示した図面に現れた構成部分と同一または類似の構成部分には、同一の参照符号を付してある。図３１において、貫通電極２は、凹部１１の内部に搭載される電子素子の有する端子電極に合わせて、その個数を増加させてある。また、凹部１１は、内側面が略垂直に立ち上がる面となっている。
【０１５８】
図３２は、図３１に示した回路基板に電子素子６を組み込んだ電子デバイスの例を示している。電子素子６は、ＴＳＶ技術を適用した３次元積層構造であって、例えば、ＬＳＩ等の論理素子６Ａと、ＤＲＡＭ等のメモリ素子６Ｃとを、インターポーザ６Ｂを介して積層し、接合した構造となっている。このような電子デバイスは、情報処理システムの基本要素として用いられる。より具体的には、例えば、モバイル、携帯電話機、デジタル家電、サーバ等における画像処理システムの構成要素として用いることができる。その他にも、イメージ・センサ・モジュールとしての適用例も考えられる。
【０１５９】
論理素子６Ａは、所謂ロジックＩＣであって、一面に設けた電極を、基板１に設けられた貫通電極２の素子接続部２３に接合してある。論理素子６Ａは、チップ状であって、その内部にＬＳＩなどの半導体論理回路を有している。論理素子６Ａは、内蔵された半導体論理回路を、ＴＳＶ技術の適用によって、電極に導く３次元積層構造を採用することができる。
【０１６０】
インターポーザ６Ｂは、複数の貫通電極を有しており、貫通電極の一端を、論理素子６Ａの電極に接続し、貫通電極２他端をメモリ素子６Ｃの電極に接続してある。インターポーザ６Ｂは、Ｓｉ基板、樹脂基板又はセラミック基板に、回路基板の貫通電極と同様の組成、製造方法を適用し、貫通電極を形成することによって得られる。
【０１６１】
メモリ素子６Ｃは、内蔵されたメモリセルが電極に接続されている。メモリ素子６Ｃにおいても、論理素子６Ａと同様に、ＴＳＶ技術の適用によって、メモリセルを電極に導く３次元配置を採用することができる。
【０１６２】
もっとも、電子素子６を構成する素子６Ａ〜６Ｃの積層数、種類、その電極配置等は、適用される電子素子６によって、さまざまに変化するもので、図３２は、３次元積層構造の一例を概念的に示すものに過ぎない。
【０１６３】
図３２に示す電子デバイスの場合も、基本的には、図３０に示した電子デバイスと同様の作用効果を奏する。ただ、図３２の電子デバイスでは、３次元積層構造を採ることにより、高密度化、高性能化、高速化、小型化、薄型化、軽量化が図られているから、動作によって発生する熱を、いかにして放熱するかが、更に重要な課題となる。
【０１６４】
図３２に示す実施例では、基板１の厚み方向に柱状ヒートシンク３が設けられている基板１を用い、この基板に設けられた凹部１１の内部に電子素子６を配置してある。したがって、電子素子６の動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に放熱し、蓄熱による異常発熱を回避し、基板１の貫通電極２と論理素子６Ａの電極との接合強度、論理素子６Ａの電極とインターポーザ６Ｂの貫通電極との接合強度、及び、インターポーザ６Ｂの貫通電極とメモリ素子６Ｃの電極との接合強度を保存し、電気的接続の信頼性を維持することができる。また、発熱による論理素子６Ａ及びメモリ素子６Ｃの電気的特性の変動を回避することができる。
【０１６５】
基板１は、一面に凹部１１を有しており、その内部に３次元積層構造を有する電子素子６が収納されている。柱状ヒートシンク３のそれぞれは、凹部１１の周囲において、凹部１１を取り囲むように配置され、基板１の厚み方向に貫通し、互いに微小間隔を隔てて多数配置されている。したがって、平面視して、凹部１１の内部に収納された電子素子６を、その全周から、柱状ヒートシンク３によって取り囲む放熱路が形成されることになるから、電子素子６に発生した熱を集熱し、効率よく放熱することができる。
【０１６６】
図３３には、更に別の電子デバイスが図示されている。図において、先に示した図面に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は省略することがある。図示の電子デバイスにおいて、貫通電極２は、複数設けられ、それぞれは、凹部１１を形成した領域内において、基板１を厚み方向に貫通し、一端が凹部１１の内面に露出し、他端が基板１の他面に露出する。
【０１６７】
柱状ヒートシンク３は、凹部１１の周囲において、その両端が基板１の厚み方向に貫通し、互いに微小間隔を隔てて、マトリクス状に多数配置されている。柱状ヒートシンク３は、その一端（下端）が基板１の裏面（他面）に設けられた放熱層３１によって共通に接続され、他端（上端）が、基板１の表面に導出されている。放熱層３１の形態は、図示の膜状に限らず、拡大された放熱面積を有する３次元的構造であってもよい。
【０１６８】
電子素子６は、例えば、半導体チップ等の能動素子、又は、コンデンサ、インダクタ等の受動部品もしくはそれらの複合素子である。電子素子６は、半導体素子と受動部品とを併せ持つものであってもよいし、メモリ素子、論理回路素子またはアナログ回路素子であってもよい。これらの素子の単層であってもよいし、積層されたものであってもよい。
【０１６９】
図に示す電子素子６は、取り付け面となる一面に、複数の電極６０１を有するフリップ・チップの形態を有し、基板１の凹部１１内に配置され、電極６０１のそれぞれが、貫通電極２の一端に接合されている。
【０１７０】
図示の電子デバイスは、基板１を含んでおり、この基板１は、複数の柱状ヒートシンク３を含んでいる。柱状ヒートシンク３は、基板１の厚み方向に設けられている。したがって、電子素子６の動作によって生じた熱を、柱状ヒートシンク３によって、基板１の外部に放熱し、電子素子６の電極６０１と貫通電極２とを接続する接合部分の接合強度を保存し、電気的接続の信頼性を維持することができる。また、発熱による電子素子６の電気的特性の変動を回避することができる。
【０１７１】
基板１は、一面に凹部１１を有しており、その内部に電子素子６が収納されている。柱状ヒートシンク３のそれぞれは、凹部１１の周囲において、凹部１１を取り囲むように配置され、基板１の厚み方向に貫通し、互いに微小間隔を隔てて多数配置されている。したがって、凹部１１の内部に収納された電子素子６を、その全周から、柱状ヒートシンク３によって立体的に取り囲む放熱路が形成されることになるから、電子素子６に発生した熱を、３次元的に集熱し、効率よく放熱することができる。
【０１７２】
柱状ヒートシンク３は、基板１の厚み方向に貫通し、その一端が、基板１の他面側に導出され、基板１の他面に設けられた放熱層３１に接続されている。この構造によれば、放熱特性が更に向上する。
【０１７３】
図３３の実施例では、電子素子６は、凹部１１に対して、微小なクリアランスを有して、嵌めこまれている。この構造によれば、基板１に対する電子素子６の位置決め・配置を、容易、かつ、確実に実行することができる。
【０１７４】
次に、図３４を参照して説明する。図において、先に示した図面に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は省略することがある。図において、電子素子６は、ＴＳＶ技術を適用した３次元積層構造であって、例えば、ＬＳＩ等の論理素子６Ａと、ＤＲＡＭ等のメモリ素子６Ｃとを、インターポーザ６Ｂを介して積層し、接合した構造となっている。即ち、図３２に示したものと類似の構成を持つ。
【０１７５】
インターポーザ６Ｂは、間隔をおいて配置された複数の貫通電極２Ｂを有しており、貫通電極２Ｂの一端を、論理素子６Ａのもう一つの電極６１２に接続し、貫通電極２Ｂの他端をメモリ素子６Ｃの電極６３１に接続してある。インターポーザ６Ｂは、Ｓｉ基板、樹脂基板又はセラミック基板に、貫通電極２と同様の組成、製造方法を適用し、貫通電極２Ｂを形成することによって得られる。
【０１７６】
基板１は、一面に凹部１１を有しており、その内部に３次元積層構造を有する電子素子６が収納されている。柱状ヒートシンク３のそれぞれは、凹部１１の周囲において、凹部１１を取り囲むように配置され、基板１の厚み方向に貫通し、互いに微小間隔を隔てて多数配置されている。したがって、凹部１１の内部に収納された電子素子６を、その全周から、柱状ヒートシンク３によって立体的に取り囲む放熱路が形成されることになるから、電子素子６に発生した熱を、３次元的に集熱し、効率よく放熱することができる。
【０１７７】
柱状ヒートシンク３は、基板１の厚み方向に貫通し、その一端が、基板１の他面側に導出され、基板１の他面に設けられた放熱層３１に接続されている。この構造によれば、放熱特性が更に向上する。
【０１７８】
実施例３：積層電子デバイス
次に、図３５に図示された電子デバイス１は、積層された複数枚の基板１０１〜１０３を含む。図中の最下層にある第１の基板１０１は、Ｓｉ基板、セラミック基板、あるいはガラエポ（ガラス・エポキシ）基板などであり、他の基板１０２、１０３を支持するものである。また、第２の基板１０２は、第１の基板１０１と第３の基板１０３の間に位置するインターポーザであって、例えば、デカップリング・コンデンサ等のコンデンサ素子２３０を含んでいる。第３の基板１０３は、ＩＣチップであって、演算素子などの集積回路２３３を含んでいる。第２及び第３の基板１０２、１３は、Ｓｉ基板によって構成することができる。なお、図３５は、一部の積層構造を拡大して示したものであるため、一部のＩＣチップのみが示されている。
【０１７９】
第１〜第３の基板１０１〜１０３は、それぞれ、板面を重ね合わせて積層され、１以上の貫通電極２を含んでいる。貫通電極２は、第１〜第３の基板１０１〜１０３にわたって延在する連続導体である。具体的には、貫通電極２は、積層方向において第１〜第３の基板１０１〜１０３に埋設された状態で、それらを連続して貫通するように設けられている。
【０１８０】
本実施形態では、貫通電極２の全てが、第１〜第３の基板１０１〜１０３を連続して貫通しているが、そのいくつかは、一部の基板のみを貫通するものであってもよい。例えば、第１の基板１０１と第２の基板１０２を貫通するが、第３の基板１０３を貫通しないような形態の貫通電極を含んでいてもよい。
【０１８１】
貫通電極２は、コンデンサ素子２３０、及び集積回路２３３の各々と電気的に接続されている。コンデンサ素子２３０は、誘電体層２３４と、上部電極層２３２と、下部電極層２３６とを含んでいる。上部電極層２３２、及び下部電極層２３６は、誘電体層２３４を挟む込み、図中の左右にある貫通電極２までそれぞれ延在して、これと電気的に接続されている。同様に、集積回路２３３も、左右にある貫通電極２までそれぞれ延在する電極２３１、２３５が設けられており、貫通電極２と電気的に接続されている。このような接続形態は、例えば、コンデンサ素子２３０を、集積回路２３３の電源ノイズ除去用のデカップリングコンデンサとして用いる場合に採用され得る。
【０１８２】
本発明に係る電子デバイスは、このように、各基板１０１〜１０３の板面同士が重ね合わせられ、２枚以上の基板１０１〜１０３にわたって延在する連続導体である貫通電極２を備えている。即ち、本発明に係る電子デバイスは、複数枚の基板１０１〜１０３が、バンプを用いることなく、積層された構造を有している。よって、本発明によれば、バンプ接合構造を採る場合に生じていた位置合わせの困難性、接合強度の担保、及び耐熱性の担保といった問題を全て解決した高品質、高信頼度の電子デバイスを実現することができる。
【０１８３】
図３６には、別の形態が図示されている。図３６に図示された実施形態では、貫通電極２に代えて、又は、貫通電極２とともに、柱状ヒートシンク３が設けられている。柱状ヒートシンク３は、集積回路２３３の周辺に配置されている。したがって、第３の基板１０３を平面視した場合、集積回路２３３を、その全周から、柱状ヒートシンク３によって取り囲む放熱路が形成されることになるから、集積回路２３３に発生した熱を集熱し、効率よく放熱することができる。集積回路２３３が、発熱量の多いＣＰＵなどに使用される演算素子であった場合、柱状ヒートシンク３を備えることは、その動作の安定性確保等の観点から、格別の効果がある。
【０１８４】
柱状ヒートシンク３は、所定の占有率をもって分布している。したがって、柱状ヒートシンク３を構成する材料の熱抵抗を考慮したうえで、柱状ヒートシンク３の占有率を適切に選ぶことにより、集積回路２３３の動作によって生じた熱を、柱状ヒートシンク３によって、電子デバイス１の外部に効率よく放熱し、異常発熱を回避することができる。
【０１８５】
柱状ヒートシンク３も、複数枚の基板１０１〜１０３のうち、２枚以上の基板にわたって延在する連続体であるので、柱状ヒートシンク３についてバンプ接合構造を採る場合に不可避な位置合わせの困難性、接合強度の担保、及び耐熱性の担保といった問題を、全て解決し得る。
【０１８６】
実施例 ４：その他
図３７を参照すると、多数の柱状ヒートシンク３を有する基板が図示されている。この基板１では、柱状ヒートシンク３の先端を、耐熱性絶縁有機基板又は無機基板１の内部に留め、その上方に、厚みΔＨ１の絶縁層を残してある。即ち、柱状ヒートシンク３は、貫通させる必要はない。厚みΔＨ１の寸法は任意である。
【０１８７】
次に、図３８を参照すると、有機絶縁基板によって構成した基板１が図示されている。有機基板１としては、耐熱性材料で構成されたものが適している。特に、３００℃以上の耐熱性を有するものが適している。有機基板１は、少なくとも一面に、Ｃｕ箔等でなる金属層３１、３２を有している。図示の有機基板１は、その両面にＣｕ箔でなる金属層３１、３２を有する両面銅張基板である。このような両面銅張基板は、例えば、高耐熱ガラスエポキシ銅張基板、高耐熱低熱膨張ガラス布基材エポキシ樹脂銅張基板、高熱伝導性ガラスコンポジット基板、高耐熱性 紙フェノール銅張基板、紙基材フェノール樹脂銅張基板等の名称で、各基板メーカから、さまざまなタイプのものが供給され、市販されている。
【０１８８】
有機基板１を用いることの利点は、既に、回路基板して実用化され、市販されているものを利用できること、基板材料費が安価になること及び柱状ヒートシンク３のための穿ビア工程が短時間で済むこと等である。
【０１８９】
しかも、少なくとも一面に金属層３１、３２を有するので、柱状ヒートシンク形成工程に熱処理工程が含まれる一般的な工程において、金属層３１又は３２のある側から溶融金属を供給することにより、有機基板１の表面が、溶融金属に直接接触するのを回避し、その熱的ダメージを回避することができる。
【０１９０】
また、金属層３１、３２は、柱状ヒートシンク３に対して直交する面に設けられることになるから、柱状ヒートシンク３による厚み方向への放熱経路と、この放熱経路に直交する金属層３１、３２による放熱拡散面が生じる。即ち、三次元的な放熱経路が形成されるから、放熱特性が向上する。
【０１９１】
更に、図３５を参照すると、少なくとも一面に金属層３１、３２を有する複数枚の有機基板１０１を、積層面に金属層３１、３２が位置するようにして積層した構造を持つ放熱用基板が図示されている。積層される有機基板１の枚数は任意である。隣接する有機基板１は、耐熱性・熱伝導性に優れた接合材によって接合されていることが好ましい。
【０１９２】
この構造によれば、積層された有機基板１０１の中間部に放熱路となる金属層３１、３２が介在することになるから、柱状ヒートシンク３による放熱とともに、柱状ヒートシンク３から伝達される熱を、基板１の中間部で面方向に拡散する三次元的な放熱構造となる。このため、基板１の内部に熱が籠るのを回避し、基板１に搭載される電子部品の温度上昇を抑制することができる。柱状ヒートシンク３は、金属層３１、３２に連なり、直接的な熱結合関係にあることが好ましい。
【０１９３】
図３７〜図３９に図示された基板は、放熱基板として有用なものであって、図３７〜図３９に示した形態の他にも、様々な形態を採ることができる。その一例を、図４０〜図４２に示してある。図において、図３７〜図３９に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は省略する。まず、図４０は、互いに積層された２枚の有機基板１において、柱状ヒートシンク３の配置ピッチを異ならせた形態を示している。
【０１９４】
次に、図４１は、互いに積層された２枚の有機基板１の一方にのみ、柱状ヒートシンク３を設け、他方は、柱状ヒートシンクを持たない耐熱性絶縁基板とした例を示している。
【０１９５】
図４２では、両面に金属層３１、３２を有するとともに、柱状ヒートシンク３を有する複数枚の有機基板１を積層し、更に、その上に、柱状ヒートシンク３を持たない有機基板１を積層した放熱用基板を示している。
【０１９６】
本発明に係る放熱用基板は、専ら、放熱手段として用いてもよいし、マザーボード又はサブマウント・ボード等の回路基板として用いることもできる。図４３及び図４４を参照すると、両面に金属層３１、３２を有する任意複数枚（図では２枚）の有機基板１を積層し、かつ、接合した有機基板１に、電子部品を搭載する領域Ａ１、Ａ２を画定するとともに、その領域Ａ１、Ａ２内に露出する貫通電極２を、２枚の有機基板１を貫通するように設けてある。貫通電極２の少なくとも一端には、バンプが設けられる。領域Ａ１、Ａ２及び貫通電極２は、搭載すべき電子部品の種類に応じて設計される。
【０１９７】
図４５及び図４６には、更に別の形態が示されている。まず、図４５を参照すると、基板１は、導電性基板によって構成されており、柱状ヒートシンク３は、ビア３０の内壁面及び導電性基板の一面（下面）に形成された有機又は無機の絶縁膜３５によって、導電性基板１から電気絶縁されている。導電性基板１は、金属板であってもよいし、Ｓｉ基板であってもよい。
【０１９８】
次に、図４６を参照すると、柱状ヒートシンク３の他に、貫通電極２が配置されている。貫通電極２は、絶縁膜３５によって導電性基板１から電気絶縁されている。
【０１９９】
本発明の適用される電子機器には、電子工学技術を応用した電気製品のほとんど全てが含まれること、その具体例としては、車載電子機器が含まれることは先に述べたとおりである。車載電子機器としては、ＨＶ車、又は、ＥＶ車に搭載されるモータ駆動用インバータ、ＬＥＤランプ制御用大規模集積回路装置（ＬＳＩ）等を例示することができる。次に、その具体例を説明する。
【０２００】
図４７は、モータ駆動用インバータを含むモータ駆動装置の回路図である。図４７を参照すると、モータ駆動装置は、直流電源装置７１０と、インバータ７３０と、制御装置７５０とを備え、三相交流回転電機でなるモータ（またはジェネレータ）７７０を駆動する構成となっている。直流電源装置７１０は、たとえばニッケル水素電池やリチウムイオン電池などの２次電池、キャパシタ、コンデンサあるいは燃料電池などで構成される。
【０２０１】
インバータ７３０は、Ｕ相アーム７３Ｕと、Ｖ相アーム７３Ｖと、Ｗ相アーム７３Ｗとからなる。Ｕ相アーム７３Ｕは、直列接続されたスイッチング素子Ｑ１、Ｑ２からなり、Ｖ相アーム７３Ｖは、直列接続されたスイッチング素子Ｑ３、Ｑ４からなり、Ｗ相アーム７３Ｗは、直列接続されたスイッチング素子Ｑ５、Ｑ６からなる。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードＤ１〜Ｄ６がそれぞれ接続されている。
【０２０２】
各相アームの中間点は、モータ７７０の各相コイルＵ、Ｖ、Ｗの相端に接続されている。すなわち、モータ７７０は、Ｕ、Ｖ、Ｗ相の３つのコイルの一端が中性点に共通接続されて構成され、Ｕ相コイルの他端がスイッチング素子Ｑ１、Ｑ２の中間点に、Ｖ相コイルの他端がスイッチング素子Ｑ３、Ｑ４の中間点に、Ｗ相コイルの他端がスイッチング素子Ｑ５、Ｑ６の中間点にそれぞれ接続されている。
【０２０３】
インバータ７３０は、直流電源装置７１０から供給される直流電圧を、制御装置７５０からの信号Ｓ１に基づいて、交流電圧に変換し、この交流電圧によってモータ７７０を駆動する。これにより、モータ７７０は、トルク指令値に従ったトルクを発生するように駆動される。
【０２０４】
図４８は、図４７に示したモータ駆動装置のインバータを構成するスイッチング素子の実装状態を示す図である。インバータ７３０は、本発明に係る放熱用基板１の一面上に実装されている。インバータ７３０のＵ相アーム７３Ｕは、スイッチング素子Ｑ１、Ｑ２と、Ｐ電極層６３と、中間電極層６２と、Ｎ電極層６１とを含む。Ｖ相アーム７３Ｖ、Ｗ相アーム７３Ｗも同様の構成であるので、以下、Ｕ相アーム７３Ｕを中心に説明する。
【０２０５】
Ｕ相アーム７３Ｕは、スイッチング素子Ｑ１、Ｑ２と、Ｐ電極層６３と、中間電極層６２と、Ｎ電極層６１とを含み、本発明に係る放熱用基板５０の一面上に搭載されている。
【０２０６】
Ｐ電極層６３、中間電極層６２およびＮ電極層６１は、共に、放熱用基板１上にパターンとして形成される。Ｐ電極層６３は、一方端が電源ラインＬＮ１を構成するバスバーに結合される。Ｎ電極層６１は、一方端がアースラインＬＮ２を構成するバスバーに結合される。中間電極層６２は、図４７のＵ相アーム７３Ｕの中間点に相当する。図示はされていないが、バスバーも、放熱用基板る放熱用基板１の一面上に配置される。
【０２０７】
スイッチング素子Ｑ１は、コレクタが中間電極層６２に導通するように中間電極層６２に固着される。スイッチング素子Ｑ１のエミッタは、ワイヤＷＬ１によりＰ電極層６３に接続される。
【０２０８】
スイッチング素子Ｑ２は、コレクタがＮ電極層６１に導通するようにＮ電極層６１に固着される。スイッチング素子Ｑ２のエミッタは、ワイヤＷＬ１により中間電極層６２に接続される。
【０２０９】
放熱用基板１は、スイッチング素子Ｑ１、Ｑ２、Ｐ電極層６３、中間電極層６２、及び、Ｎ電極層６１を搭載する一面側（上面側）に、絶縁層を有するタイプのものが用いられ、下面側の金属層３１が、シリコングリス６２を介して放熱ブロック５０上に配置される。
【０２１０】
放熱ブロック５０は、複数の溝５０１を有する。インバータ７３０の冷却系として水冷系を採用した場合、外部に配されたラジエータ（図示せず）から供給された冷却水は、放熱ブロック５０の複数の溝５０１を紙面に垂直な方向に流れることによって、放熱用基板１を介してスイッチング素子Ｑ１、Ｑ２を冷却する。スイッチング素子Ｑ３〜Ｑ６でも、同様の冷却作用が行われる。
【０２１１】
ＨＶ自動車やＥＶ自動車では、インバータ７３０を用い、直流電源装置７１０から供給された直流電圧を交流電圧に変換してモータ７７０を駆動するので、インバータ７３０を構成するスイッチング素子Ｑ１〜Ｑ６やバスバーに、大きな電流が流れる。したがって、このような発熱部分をいかにして冷却するかが大きな問題である。
【０２１２】
本発明に係る放熱用基板１は、スイッチング素子Ｑ１、Ｑ２、Ｐ電極層６３、中間電極層６２、及び、Ｎ電極層６１等に対する電気絶縁とともに、柱状ヒートシンク３による放熱経路によって、インバータ７３０を構成するスイッチング素子Ｑ１〜Ｑ６やバスバーの熱を効率よく放熱ブロック５０に伝達し、スイッチング素子Ｑ１〜Ｑ６やバスバー等の冷却に資することができる。
【０２１３】
次に、本発明に係る放熱用基板を、パーソナル・コンピュータ、携帯電話機又はデジタル家電等の適用した例を、図４９及び図４８を参照して説明する。まず、図４８を参照すると、本発明に係る放熱用基板１の一面上に、電子部品６が搭載されている。
【０２１４】
電子部品６は、例えば、ＬＳＩ等の論理素子７Ａと、ＤＲＡＭ等のメモリ素子７Ｂとを、インターポーザ７Ｃを介して積層し、接合した構造となっている。このような電子デバイスは、情報処理システムの基本要素として用いられる。より具体的には、例えば、モバイル、携帯電話機、デジタル家電、サーバ等における画像処理システムの構成要素として用いることができる。その他にも、イメージ・センサ・モジュールとしての適用例も考えられる。
【０２１５】
論理素子７Ａは、チップ状であって、その内部にＬＳＩなどの半導体論理回路を有している。インターポーザ７Ｃは、デカップリング・コンデンサや、貫通電極を有しており、貫通電極の一端を、論理素子７Ａに接続し、貫通電極の他端をメモリ素子７Ｂに接続してある。これによって、ＴＳＶ技術を利用した３次元配置の電子部品が得られている。インターポーザ７Ｃは、Ｓｉ基板、樹脂基板又はセラミック基板に、貫通電極を形成することによって得られる。もっとも、電子部品６を構成する素子の積層数、種類、その電極配置等は、適用される電子部品６によって、さまざまに変化するもので、図４９は、３次元積層構造の一例を概念的に示すものに過ぎない。
【０２１６】
この構造によれば、積層された有機基板１０１の中間部に放熱路となる金属層３１、３２が介在することになるから、柱状ヒートシンク３による放熱とともに、柱状ヒートシンク３から伝達される熱を、基板１の中間部で面方向に拡散する三次元的な放熱構造となる。このため、基板１の内部に熱が籠るのを回避し、基板１に搭載される電子部品６の温度上昇を抑制することができる。
【０２１７】
図示はされていないが、論理素子７Ａ、メモリ素子７Ｂ及びインターポーザ７Ｃにも、同様の柱状ヒートシンクを内蔵させることができ、その柱状ヒートシンクを、一連に連続させて、マザーボード１の柱状ヒートシンク３に熱結合させることにより、更に放熱効果を上げることができる。
【０２１８】
次に、図５０を参照すると、マザーボード１Ａの一面上に、電子部品６を内蔵するサブマウント・ボード１Ｂを搭載した例が図示されている。マザーボード１Ａは、図１９に示したもので、両面に金属層３１Ａ、３２Ａを有する２枚の有機基板１Ａ、１Ａを、積層面に金属層３１Ａ、３２Ａが位置するようにして積層した構造になる。
【０２１９】
サブマウント・ボード１Ｂには、柱状ヒートシンク３Ｂの他に、貫通電極２Ｂが配置されている。サブマウント・ボード１Ｂは、その一面側に凹部１１を有しており、凹部１１の周囲の肉厚部に、絶縁層３５Ｂによって電気絶縁された柱状ヒートシンク３Ｂが備えられている。柱状ヒートシンク３Ｂは、一端が金属層３１Ｂに連続している。貫通電極２Ｂは、凹部１１の底部に備えられ、絶縁層３５Ｂによって電気絶縁されている。
【０２２０】
電子部品６は、凹部１１の内部に収納されており、論理素子７Ａの下面に備えられた電極（バンプ）が貫通電極２Ｂの一端に接合されている。
【０２２１】
図５０の場合、マザーボード１Ａ及びサブマウント・ボード１Ｂに柱状ヒートシンク３Ａ、３Ｂが設けられているから、電子部品６の動作によって生じた熱を、柱状ヒートシンク３Ａ、３Ｂによって、サブマウント・ボード１Ｂから、マザーボード１Ａに伝達し、その外部に放熱し得る。したがって、蓄熱による異常発熱を回避し、発熱による電子部品６の電気的特性の変動を回避することができる。
【０２２２】
サブマウント・ボード１Ｂは、一面に凹部１１を有しており、その内部に電子部品６が収納されている。柱状ヒートシンク３Ｂのそれぞれは、凹部１１を取り囲むように配置され、基板１の厚み方向に貫通し、互いに微小間隔を隔てて多数配置されている。したがって、凹部１１の内部に収納された電子部品６を、その全周から、柱状ヒートシンク３Ｂによって立体的に取り囲む放熱路が形成されることになるから、電子部品６に発生した熱を、３次元的に集熱し、効率よく放熱することができる。
【０２２３】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種種の変形態様を採り得ることは自明である。
【符号の説明】
【０２２４】
１              基板
２              貫通電極
３              柱状ヒートシンク
【図１】
0005250707.tif 000002
【図２】
0005250707.tif 000003
【図３】
0005250707.tif 000004
【図４】
0005250707.tif 000005
【図５】
0005250707.tif 000006
【図６】
0005250707.tif 000007
【図８】
0005250707.tif 000008
【図９】
0005250707.tif 000009
【図１０】
0005250707.tif 000010
【図１１】
0005250707.tif 000011
【図１２】
0005250707.tif 000012
【図１３】
0005250707.tif 000013
【図１４】
0005250707.tif 000014
【図１５】
0005250707.tif 000015
【図１６】
0005250707.tif 000016
【図１７】
0005250707.tif 000017
【図１８】
0005250707.tif 000018
【図１９】
0005250707.tif 000019
【図２０】
0005250707.tif 000020
【図２１】
0005250707.tif 000021
【図２２】
0005250707.tif 000022
【図２３】
0005250707.tif 000023
【図２４】
0005250707.tif 000024
【図２５】
0005250707.tif 000025
【図２６】
0005250707.tif 000026
【図２７】
0005250707.tif 000027
【図２８】
0005250707.tif 000028
【図２９】
0005250707.tif 000029
【図３０】
0005250707.tif 000030
【図３１】
0005250707.tif 000031
【図３２】
0005250707.tif 000032
【図３３】
0005250707.tif 000033
【図３４】
0005250707.tif 000034
【図３６】
0005250707.tif 000035
【図３７】
0005250707.tif 000036
【図３８】
0005250707.tif 000037
【図３９】
0005250707.tif 000038
【図４０】
0005250707.tif 000039
【図４１】
0005250707.tif 000040
【図４２】
0005250707.tif 000041
【図４３】
0005250707.tif 000042
【図４４】
0005250707.tif 000043
【図４５】
0005250707.tif 000044
【図４６】
0005250707.tif 000045
【図４７】
0005250707.tif 000046
【図４８】
0005250707.tif 000047
【図５０】
0005250707.tif 000048
【図７】
0005250707.tif 000049
【図３５】
0005250707.tif 000050
【図４９】
0005250707.tif 000051