(57)【特許請求の範囲】
【請求項１】
基板上に、開口を有する第１のハードマスクを形成する工程と、
前記第１のハードマスクの前記開口の側面に犠牲膜を形成する工程と、
前記側面に犠牲膜を有する開口に第２のハードマスクを形成する工程と、
前記第２のハードマスクを形成した後に前記犠牲膜を除去する工程と、
前記第１のハードマスクを介して第１導電型の不純物をイオン注入する工程と、
前記第１及び第２のハードマスクを介して第２導電型の不純物をイオン注入する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲膜は、少なくともポリエチレンまたはＣｘＦｙを含有するポリマーから成る
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記犠牲膜は、化学的気相成長法または物理的気相成長法により成膜される
ことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第２のハードマスクはＳｉＯ２、ＴｉＮまたはＴｉＯを含む材料から成る
ことを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
前記第２のハードマスクは化学的気相成長法またはスピン・オン・グラス法により成膜される
ことを特徴とする請求項１〜４の何れかに記載の半導体装置の製造方法。
【請求項６】
前記第１のハードマスクを形成する工程を行った後、前記犠牲膜を形成する工程の前に、前記第１導電型の不純物をイオン注入する工程を行う
請求項１〜５の何れかに記載の半導体装置の製造方法。
【請求項７】
前記第２導電型の不純物をイオン注入する工程を行った後、前記第２のハードマスクを除去する工程を行い、
前記第１導電型の不純物をイオン注入する工程では、前記第２導電型の不純物がイオン注入された基板に対して当該第１導電型の不純物をイオン注入する
請求項１〜５の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ撮像素子等の固体撮像素子において、単位画素を分離する分離技術の一つとして、不純物拡散層分離がある。単位画素を構成するフォトダイオードからなる受光センサ部をｎ型とした場合、格子状のｐ型拡散層を、単位画素間を分離する素子分離領域として形成する。このような素子分離領域は、イオン注入用マスクを介して、単位画素間にイオン注入されることにより形成される。
近年の単位画素の微細化において、受光センサ部を広げ、一つあたりに入射する光量を増やすことで、撮像素子の感度を高める目的から、高深度、狭領域の素子分離領域が求められている。
【０００３】
単位画素間に不純物をイオン注入し、より高深度の素子分離領域を形成するためには、ある程度のイオン注入エネルギーが必要である。そのために、イオン注入用マスク（以下、ＩＩ（Ion Implantation）マスク）の開口に必要なアスペクト比も必然的に高くなる。現在、フォトレジストをマスク材とした場合は、所望の高アスペクト比を持つＩＩマスク構造は達成できない為、ＲＩＥ（Reactive Ion Etching）により、所望の構造のＳｉＯ２によるＩＩハードマスクを形成する技術が一般的である。
【０００４】
図７に、従来のＩＩハードマスクを用いた固体撮像素子の製造方法における概略工程図を示す。この例は、固体撮像素子において、素子分離領域を形成する際の概略工程であり、イオン注入により素子分離領域が形成される例である。
【０００５】
先ず、図７Ａに示すように、例えばｎ型の受光センサ部が形成されたＳｉ基板２０の表面に、プラズマＣＶＤ（Chemical Vapor Deposition、化学的気相成長）法によるＳｉＮ（以下、Ｐ−ＳｉＮ）膜２１、ＳｉＯ２膜２２、及びレジストマスク２３を形成する。ここではＳｉ基板２０に形成された受光センサ部の図示を省略する。Ｓｉ基板２０上に形成されたＰ−ＳｉＮ膜２１はストッパ層として用いられ、ＳｉＯ２膜２２はＩＩハードマスクとして用いられる。ＳｉＯ２膜２２は、高アスペクト比を有するＩＩハードマスクを構成するため、膜厚は例えば５μｍとする。レジストマスク２３は、パターン露光及び現像により、スリット状の開口２５を有するパターンとして形成される。ここでの開口２５の幅は、例えば０．５μｍに形成する。
【０００６】
次に、図７Ｂに示すようにレジストマスク２３の開口２５を介して、ＳｉＯ２膜２２にエッチングを施すことにより、高アスペクト比のＩＩハードマスク２６が形成される。
【０００７】
そして、図７Ｃに示すように、高アスペクト比のＩＩハードマスク２６を介して、例えばｐ型不純物をＳｉ基板２０にイオン注入し、熱拡散することにより素子分離領域２４を形成する。高アスペクト比のＩＩハードマスク２６を介してＳｉ基板２０に不純物をイオン導入できるため、狭領域、高深度のｐ型拡散領域を素子分離領域２４として形成することができる。
【０００８】
ところで、現在、画素の微細化と共に素子分離領域に求められる狭領域化に伴い、ＩＩハードマスクの開口に要求されるスペースもより狭くなり０．３μｍ以下になりつつある。図８にアスペクト比が例えば２０であるＩＩハードマスクを有する固体撮像素子の概略構成を示す。図８において、図７に対応する部分には同一符号を付し、重複説明を省略する。図７に示すようなＩＩハードマスク２６を形成する際に、アスペクト比が２０近くになると、ＳｉＯ２膜のＲＩＥによる垂直加工は困難になる。その場合、ＩＩハードマスク２６の形状は、図８Ａに示す理想形状である垂直形状から外れ、図８Ｂに示すようなテーパー形状、もしくは図８Ｃに示すようなボーイング形状となってしまう。ＩＩハードマスク２６の開口形状がテーパー形状やボーイング形状となった場合、イオン注入は、その開口形状の一番広い幅に合わせて行われるため、不純物による拡散層分布は、図８Ｂ，Ｃに示すように、破線で示す所望の分布と比較して広がってしまう。したがって、固体撮像素子においては、素子分離領域２４が破線で示す所望の分布から広がり、隣接する受光センサ部（図示を省略する）が狭まるため、撮像素子の入射光に対する感度が低下する問題が生じる。
【０００９】
これに対し、例えば下記の特許文献１には、イオン注入法において、マスクパターンの開口部の下端縁の開口径をリフローにより縮小させて、イオン注入領域の微細な面積を調整し、所望の位置にイオン注入する方法が開示されている。
【００１０】
【特許文献１】特開平９−１６２１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に記載されたレジスト層からなるマスクパターンは、開口幅１μｍ、厚さ１〜２μｍと、そのアスペクト比は低いものである。従って、高深度のイオン注入は期待できない。
【００１２】
以上のように、高深度のイオン注入をする為に膜厚の厚いハードマスクを用いた場合、より狭い開口幅を有するマスクパターンを精度良く形成するのは困難であり、そのため、要求される狭領域へのイオン注入が達成されないという問題があった。
【００１３】
上述の点に鑑み、本発明は、不純物領域が狭領域、高深度に形成される半導体装置の製造方法及び固体撮像素子を提供するものである。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の半導体装置の製造方法は、基板上に、開口を有する第１のハードマスクを形成する工程と、第１のハードマスクの開口の側面に犠牲膜を形成する工程と、側面に犠牲膜を有する開口に第２のハードマスクを形成する工程と、第２のハードマスクを形成した後に犠牲膜を除去する工程と、第１のハードマスクを介して第１導電型の不純物をイオン注入する工程と、第１及び第２のハードマスクを介して第２導電型の不純物をイオン注入する工程とを有することを特徴とする。
【００１５】
本発明の半導体装置の製造方法では、第１のハードマスクの開口の側面に犠牲膜を形成して第２のハードマスクを形成して犠牲膜を除去することにより、第２のハードマスクをセルフアラインにより形成することができる。
【００１６】
本発明の固体撮像素子は、第１導電型の素子分離領域により、第２導電型の受光センサ部を有する単位画素セルが分離される固体撮像素子において、第１導電型の素子分離領域の両端部が、第２導電型の不純物により補償されてなることを特徴とする。
【００１７】
本発明の固体撮像素子では、第１導電型の素子分離領域の両端部が、第２導電型の不純物により補償されて形成されるので、素子分離領域が拡がることがなく、したがって受光センサ部を狭めることがない。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、第１及び第２のハードマスクを用いることにより、アスペクト比の高いマスクを用いた場合において、不純物領域の狭領域化が達成され、かつ、高深度の不純物領域が形成される。
【００１９】
また、本発明の固体撮像素子によれば、第１導電型の素子分離領域の両端部が第２導電型の不純物により補償されるので、最終的に素子分離領域が高深度、狭領域にて形成され、受光センサ部の縮小による感度低下を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施の形態を説明する。
【００２１】
図１に本発明の第１の実施形態に係る半導体装置の製造方法における概略工程を示す。本実施形態は、半導体装置におけるｐ型の不純物領域をイオン注入により形成する例である。
【００２２】
先ず、図１Ａに示すように、Ｓｉ等より成る基板１の表面に、Ｐ−ＳｉＮ膜２、ＳｉＯ２膜３、及びレジストマスク４を形成する。Ｐ−ＳｉＮ膜２はストッパ層として用いられ、ＳｉＯ２膜３はハードマスクとして用いられる膜である。Ｐ−ＳｉＮ膜２は０．３μｍ程度の膜厚に形成され、ＳｉＯ２膜３は高アスペクト比を有するハードマスクを構成するため、例えば５μｍの膜厚に形成される。レジストマスク４は、パターン露光及び現像により、スリット状の開口５を有するパターンとして形成される。ここでの開口幅（以下、ギャップ長５ａ）は、例えば０．５μｍに形成する。このギャップ長５ａは、本実施形態で最終的に形成したい不純物領域の幅よりも広く形成される。
【００２３】
次に、図１Ｂに示すように、レジストマスク４の開口５を介して、ＳｉＯ２膜３にエッチングを施すことにより、アスペクト比がおよそ１０である第１のハードマスク６を形成する。ギャップ長５ａが、所望の不純物領域の幅よりも広い為、第１のハードマスク６における開口５のアスペクト比は、所望のアスペクト比よりも低い。エッチングにより第１のハードマスク６を形成した後レジストマスク４をアッシングにより除去する。本実施形態では、レジストマスク４を除去する例としたが、除去せずに次の工程に進んでも良い。
そして、第１のハードマスク６を介して、例えば第１導電型のｐ型不純物を基板１にイオン注入し、第１導電型不純物領域７を形成する。
本実施形態のイオン注入条件の一例を以下に示す。
＜使用装置＞
イオンビーム源
＜条件＞
ドーパント：ボロン
加速電圧：２．５ＭｅＶ
【００２４】
次に、図１Ｃに示すように、第１のハードマスク６のギャップ長５ａを縮小させる為に、犠牲膜８を成膜する。犠牲膜８の材料となるシュリンク剤としては、良好な剥離性と剥離時に第１のハードマスク６の材料に対して高選択比を有し、第１のハードマスク６の側壁への被覆率が良いもの、すなわち側壁カバレッジに優れた材料であればよい。例えば、ＣＨ４、Ｃ２Ｈ４等のＣｘＨｙガスを原料ガスとして用いて、ＰＶＤ（Physical Vapor Deposition、物理的気相成長）法あるいは、ＣＶＤ法により成膜するポリエチレン、またはフルオロカーボン（ＣｘＦｙ）を含有するポリマーが挙げられる。また、具体的なシュリンク剤として、ＣＦｘ（東京エレクトロン社、プラズマＣＶＤ膜）があげられる。また、塗布により、開口パターンに沿って一層成膜されるようなシュリンク剤を用いることもできる。ＣＶＤ法、ＰＶＤ法を用いることにより、開口パターンに沿って一様な厚みを有する犠牲膜を成膜することができる。
【００２５】
本実施形態においては、犠牲膜８として、剥離の容易なフルオロカーボンポリマーを用い、第１のハードマスク６の側壁での膜厚が１００ｎｍとなるように、誘導結合型プラズマ装置にて成膜する。
本実施形態における成膜条件の一例を以下に示す。
＜使用装置＞
誘導結合型プラズマ装置
＜条件＞
圧力：５０ｍＴｏｒｒ
使用ガス及び流量：Ｃ５Ｆ８／Ａｒ＝１０／５００ｓｃｃｍ
パワー：１０００Ｗ
成膜時間：６０ｓ
【００２６】
その後、エッチバックにより図１Ｄに示すように、犠牲膜８が第１のハードマスク６の側壁にのみ成膜され、第１のハードマスク６のギャップ長５ｂは３００ｎｍ程度となる。
【００２７】
続いて、図２Ｅに示すように、第１のハードマスク６の縮小されたギャップ間（３００ｎｍ）に、ＳＯＧ（Spin On Glass）酸化膜等の材料層を成膜した後、エッチバックにより第２のハードマスク９を形成する。第２のハードマスク９の材料としては、犠牲膜８の剥離時に、高いエッチング耐性を持ち、埋め込み性の良い材料が好ましく、上述のＳＯＧ酸化膜の他、ＴｉＯ等のメタル含有シロキシ酸等が挙げられる。これらの材料より成る第２のハードマスク９は、ＣＶＤ法あるいはＳＯＧ法により成膜される。
本実施形態においては、埋め込み性がよいＳＯＧ酸化膜を第２のハードマスク９として埋め込み塗布により成膜する。
本実施形態における成膜条件の一例を以下に示す。
＜使用装置＞
スピンコータ
＜条件＞
回転数：１５００ｒｐｍ
処理時間：１０ｓ
【００２８】
そして、図２Ｆに示すように、図２Ｅで示す工程で形成した犠牲膜８をプラズマアッシング等により除去する。
本実施形態におけるアッシング条件の一例を以下に示す。
＜使用装置＞
誘導結合型アッシング
＜条件＞
圧力：２０ｍＴｏｒｒ
使用ガス及び流量：Ｎ２／Ｏ２＝４００／５０ｓｅｃ
ＩＣＰパワー：７００Ｗ
処理時間：３００ｓ
【００２９】
犠牲膜８を除去することにより、第２のハードマスク９がセルフアラインにより形成される。そして第２のハードマスク９を形成することにより、第１のハードマスク６と第２のハードマスク９の間に、新たな開口１０が形成される。すなわち、第１及び第２のハードマスク６，９により、第１導電型不純物領域７の端部に位置する部分が開口されたセルフアラインのＩＩハードマスクが完成する。
【００３０】
そして、図２Ｇに示すように、このｐ型不純物領域の端部を露出する開口１０を構成する第１及び第２のハードマスク６，９を用いて、第２導電型例えばｎ型不純物をイオン注入する。
本実施形態におけるイオン注入条件の一例を以下に示す。
＜使用装置＞
イオンビーム源
＜条件＞
ドーパント：リン
加速電圧：３．０ＭｅＶ
【００３１】
上述のように、第１及び第２のハードマスク６，９を用いることにより、第１導電型不純物領域７の両側の端部が、第２導電型不純物により補償された補償領域１１が形成される。この第２導電型不純物、例えばｎ型不純物による補償領域１１が形成されることにより、例えばｐ型の第１導電型不純物領域７の幅が狭まり、所望の狭領域、かつ高深度の第１導電型不純物領域７が形成される。
【００３２】
本実施形態によれば、ハードマスクの膜厚を十分に確保することができるので、より高深度のイオン注入が可能である。
そして、第１のハードマスクでは、本来必要な高アスペクト比の開口よりも低いアスペクト比を有する開口を形成するので、高アスペクトの開口パターン形成に起因する開口形状の不良を防ぎ、安定して不純物領域を形成することができる。また、第２のハードマスクをセルフアラインにより形成することができ、第１及び第２のハードマスクにより形成された開口１０により、補償用のドーパントを注入することができるので、第１のハードマスクにより形成された不純物領域の端部は補償され、狭領域の不純物領域を形成することができる。
【００３３】
次に、図３及び図４に本発明の第２の実施形態に係る半導体装置の製造方法における概略工程を示す。
本実施形態は、第１の実施形態と同様、半導体装置における不純物領域をイオン注入により形成する例である。
【００３４】
先ず、図３Ａに示すように、Ｓｉ等より成る基板１の表面に、Ｐ−ＳｉＮ膜２、ＳｉＯ２膜３、及びレジストマスク４を形成する。Ｐ−ＳｉＮ膜２はストッパ層として用いられ、ＳｉＯ２膜３はハードマスクとして用いられる。Ｐ−ＳｉＮ膜２は、０．３μｍ程度の膜厚に形成され、ＳｉＯ２膜３は、高アスペクト比を有するハードマスクを構成するため、例えば膜厚を５μｍに形成される。レジストマスク４では、露光が行われることにより、スリット状の開口５を有するレジストマスクパターンが形成される。ここでの開口幅（以下、ギャップ長５ａ）は、例えば０．５μｍに形成する。このギャップ長５ａは、本実施形態で最終的に形成したい不純物領域の幅よりも広く形成される。
【００３５】
次に、図３Ｂに示すように、レジストマスク４を介してＳｉＯ２膜３にエッチングを施すことにより、アスペクト比がおよそ１０である開口５を有する第１のハードマスク６を形成する。ギャップ長５ａが、所望の不純物領域の幅よりも広い為、第１のハードマスク６における開口５のアスペクト比は、所望のアスペクト比よりも低い。エッチングにより、第１のハードマスク６を形成した後、レジストマスク４をアッシング等により除去する。本実施形態では、レジストマスク４を除去する例としたが、除去せずに、次の工程へ進んでもよい。
【００３６】
続いて、図３Ｃに示すように、第１のハードマスク６のギャップ長５ａを縮小させる為に、犠牲膜８を成膜する。第１の実施形態と同様、犠牲膜８の材料となるシュリンク剤としては、良好な剥離性と剥離時に第１のハードマスク６の材料に対して高選択比を有し、第１のハードマスク６の側壁への被覆率が良いもの、すなわち側壁カバレッジに優れた材料であればよい。例えば、ＣＨ４、Ｃ２Ｈ４等のＣｘＨｙガスを原料ガスとして用いて、ＰＶＤ法、あるいはＣＶＤ法により成膜するポリエチレン系ポリマーが挙げられる。また、塗付により、開口パターンに沿って一層成膜されるようなシュリンク剤を用いることもできる。また、具体的なシュリンク剤として、ＣＦｘ（東京エレクトロン社、プラズマＣＶＤ膜）が挙げられる。
本実施形態においては、剥離の容易なフルオロカーボンポリマーを用い、第１のハードマスク６の側壁での膜厚が１００ｎｍとなるように、誘導結合型プラズマ装置にて成膜する。
本実施形態における成膜条件の一例を以下に示す。
＜使用装置＞
誘導結合型プラズマ装置
＜条件＞
圧力：５０ｍＴｏｒｒ
使用ガス及び流量：Ｃ５Ｆ８／Ａｒ＝１０／５００ｓｃｃｍ
パワー：１０００ｗ
製膜時間：６０ｓ
【００３７】
その後、図４Ｄに示すように、エッチバックを行い、犠牲膜８を第１のハードマスク６の側壁にのみ成膜されるようにする。第１のハードマスク６のギャップ長５ｂは３００ｎｍとなる。
【００３８】
続いて、図４Ｅに示すように、第１のハードマスク６の縮小されたギャップ間５ｂ（３００ｎｍ）に、ＴｉＮ等の材料を成膜し、エッチバックにより第２のハードマスク９を形成する。第２のハードマスク９の材料としては、犠牲膜８剥離時に、高いエッチング耐性を持ち、埋め込み性の良く、絶縁膜への密着性が高い材料が好ましく、例えば、上述のＴｉＮの他、ＴｉＯ等のメタル含有シロキシ酸等が挙げられる。これらの、ＴｉＮ、ＴｉＯ等のメタル含有シロキシ酸等による第２のハードマスク９はＣＶＤ法あるいはＳＯＧ法により成膜される。
また、本実施形態では、第２のハードマスク９は、第１のハードマスク６と材料特性の異なる材料により成膜する。すなわち、後述する第２のハードマスク９の薬液除去時に、第１のハードマスクを構成する例えばＳｉＯ２に対し、高選択比を有する材料により成膜する。
本実施形態においては、第１のハードマスク６に用いられたＳｉＯ２と材料特性の異なるＴｉＮを埋め込み塗布により成膜する。
本実施形態における成膜条件の一例を以下に示す。
＜使用装置＞
スパッタ製膜装置
＜条件＞
ターゲット：ＴｉＮ
圧力：５ｍＴｏｒｒ
使用ガス及び流量：Ａｒ／Ｎ２＝３０／８０ｓｃｃｍ
ＤＣ：８ｋＷ
温度：１５０℃
成膜時間：１０ｍｉｎ
【００３９】
そして、図４Ｆに示すように、図４Ｅで示す工程で形成した犠牲膜８を例えばプラズマアッシングにより除去する。
本実施形態におけるアッシング条件の一例を以下に示す。
＜使用装置＞
誘導結合型アッシング
＜条件＞
圧力：２０ｍＴｏｒｒ
使用ガス及び流量：Ｎ２／Ｏ２＝４００／５０ｓｅｃ
ＩＣＰパワー：７００Ｗ
処理時間：３００ｓ
【００４０】
犠牲膜８を除去することにより、第２のハードマスク９がセルフアラインにより形成され、第１のハードマスク６と第２のハードマスク９の間には開口１０が形成される。
【００４１】
続いて、図５Ｇに示すように、第１及び第２のハードマスク６，９によって形成された開口１０を介して、補償用として第２導電型の不純物がドーパントとしてイオン注入される。本実施形態では、第１導電型はｐ型不純物であり、この補償用のｎ型不純物としては、例えばリンが用いられる。
本実施形態におけるイオン注入条件の一例を以下に示す。
＜使用装置＞
イオンビーム源
＜条件＞
ドーパント：リン
加速電圧：３．０ＭｅＶ
【００４２】
このようにして、第１及び第２のハードマスク６，９により形成される開口１０に対応する基板１に、予め補償領域１１が形成される。
【００４３】
次に、図５Ｈに示すように、第２のハードマスク９を薬液により除去する。用いられる薬液は、第２のハードマスク９のみを除去し、第１のハードマスク６は除去しない特性のものを用いる。
本実施形態における薬液除去条件を以下に示す。
＜使用薬液＞
Ｈ２Ｏ＝５０ｍｌ，ＨＣｌ（１．１９）＝５０ｍｌ
【００４４】
そして、図５Ｉに示すように、第１のハードマスク６の再度ギャップ長が広げられた開口５を介して、第１導電型の例えばｐ型不純物がドーパントとしてイオン注入される。ｐ型不純物としては例えばリンが用いられる。
本実施形態におけるイオン注入条件の一例を以下に示す。
＜使用装置＞
イオンビーム源
＜条件＞
ドーパント：ボロン
加速電圧：２．５ＭｅＶ
【００４５】
第１のハードマスクの開口５から第１導電型例えばｐ型不純物がイオン注入されることにより、基板１の開口５に相当する領域にｐ型不純物がドープされ、第１導電型不純物領域７を形成する。ここで、本実施形態では、図５Ｉに示したように第１導電型例えばｐ型不純物がドープされた第１導電型不純物領域７の端部には、前述の工程により予め補償用の第２導電型例えばｎ型不純物がドープされており、補償領域１１が形成されている。このために、実質的な第１導電型不純物領域７は、ｐ型不純物がドープされた領域の両端部を除いた部分になる。このようにして、所望の狭領域、高深度の第１導電型不純物領域７を形成することができる。
【００４６】
本実施形態によれば、所望の領域及び深度を有する不純物領域を形成するために用いられるアスペクト比の高いハードマスクよりもアスペクト比の低いハードマスクを用いて不純物領域を形成する。そしてその両端にセルフアラインによるハードマスクを用いて補償領域を形成することで、所望の不純物領域を形成することができる。このため、従来の高アスペクト比を有するハードマスクの形状不良に起因する不純物領域の拡大を防ぎ、安定して狭領域、高深度の不純物領域を形成することができる。
【００４７】
従来の高アスペクト比のハードマスクを用いたイオン注入により不純物領域を形成する方法においては、所望の不純物領域が微細化したときに、不純物領域形成の精度に限界が生じる。
上述した本発明における第１及び第２の実施形態によれば、端部に補償領域を形成することができるため、狭領域、高深度の不純物領域を形成する場合の限界値をより高めることができる。また、補償領域の分布精度の、不純物領域の性能に対する影響は小さいと考えられる。すなわち、補償領域が多少拡がって形成されたとしても、不純物領域はその性能を十分に発揮できる。このため、補償領域によって不純物領域をより狭領域化することのできる効果は高い。
【００４８】
本実施形態の狭領域、高深度の不純物領域を形成するような半導体装置の製造方法は、例えば、ＣＣＤ固体撮像素子やＣＭＯＳイメージセンサ等の固体撮像素子の素子分離領域を形成する際に適用することができる。
【００４９】
図６に、本発明の第３の実施形態に係る固体撮像素子の要部の断面構造を示す。本実施形態は、例えばＣＣＤ固体撮像素子の素子分離領域を、第１の実施形態または第２の実施形態の不純物領域の形成方法を用いて形成した例である。
【００５０】
本実施形態のＣＣＤ等の固体撮像素子１０１は、ＨＡＤ（Hole Accumulated Diode）構造の受光センサ部１０３を有するＣＣＤ固体撮像素子であり、例えば、Ｓｉよりなる半導体基板１２０が、ｎ型サブストレイト１１１上に、第１のｐ型ウェル領域１１２が形成された構成を有し、この第１のｐ型ウェル領域１１２上にｎ型低不純物濃度領域１１３が形成され、さらに、表面に電荷蓄積領域（いわゆるｐ＋アキュミュレーション領域）１１５が形成されたフォトダイオード１１４がマトリクス状に配列され、それぞれ受光センサ部１０３の各画素が形成される。
【００５１】
また、第２のｐ型ウェル領域１２３が共通の垂直ライン上に配列された受光センサ部１０３、すなわちフォトダイオード１１４と所要の距離を隔てて形成され、この第２のｐ型ウェル領域１２３上にｎ型の電荷転送領域（いわゆる転送チャンネル領域）１２４が形成されて垂直電荷転送部１０５が構成される。
この垂直電荷転送部１０５と、対応するフォトダイオード１１４との間に、ｐ型の信号電荷の読み出し領域１２２が形成されて、読み出し部１０４が構成される。隣り合う異なる垂直転送部間には、ｐ型の素子分離領域１２５による素子分離部１０７が形成される。１つの受光センサ部１０３と読み出し部１０４と垂直電荷転送部１０５と素子分離部１０７によって、単位画素セル１０２が構成される。
【００５２】
そして、本実施形態のｐ型の素子分離領域１２５は、素子分離領域１２５の端部に、補償領域１００が形成されており、素子分離領域１２５は精度良く狭領域に形成され、素子分離領域１２５がフォトダイオード１１４の領域を妨げることがない。
半導体基板１２０の表面には、光透過性を有する、例えばＳｉＯ２よりなる絶縁膜１１６が形成され、この上に電荷転送領域１２４と読み出し領域１２２上にさし渡って耐熱性を有する多結晶シリコンによる垂直転送電極１１７が形成される。
さらに、この垂直転送電極１１７上を含んで全面的にＳｉＯ２等の層間絶縁膜１１８を介して遮光膜１１９が形成される。
そして、この遮光膜１１９には受光センサ部１０３を露出する開口１３４が形成されて、これら開口１３４を通じて受光センサ部１０３で受光を行い、この受光量に応じた信号電荷がフォトダイオード１１４において発生する。
【００５３】
このＣＣＤ固体撮像素子１０１では、各受光センサ部１０３で光電変換され蓄積された信号電荷が読み出し部１０４を通じて各対応する垂直電荷転送部１０５に読み出され、垂直電荷転送部１０５内を転送して水平ライン毎に図示しない水平電荷転送部に転送され、さらに、水平電荷転送部内を一方向に転送して、出力回路を通じて電圧変換されて出力される。
【００５４】
本実施形態のＣＣＤ等の固体撮像素子１０１によれば、素子分離領域１２５のフォトダイオード１１４側の端部に補償領域１００が形成されているので、素子分離領域１２５が拡がることがなく、すなわちフォトダイオード１１４領域を狭めることがない。すなわち、画素の微細化に伴い素子分離領域１２５も微細化がなされるが、本実施形態のＣＣＤ固体撮像素子１０１では、素子分離領域形成時において、その端部に補償領域１００が形成されるので、精度良く所望の狭領域、高深度の素子分離領域１２５を形成することができる。このため、受光センサ部１０３の縮小による感度低下が抑制される。
【００５５】
本実施形態は、端部に補償領域１００を設けた素子分離領域１２５を有する固体撮像素子１０１として、ＣＣＤ固体撮像素子の例を説明したが、このように端部に補償領域１００を設けた素子分離領域１２５は、ＣＭＯＳイメージセンサ等にも適用することができる。また、その他本発明の固体撮像素子は、上述の実施形態に限定されることなく、素子分離領域及び補償領域の材料、形状、構成を含め、本発明構成を逸脱しない範囲において、種々の変形、変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す概略工程図（その１）である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す概略工程図（その２）である。
【図３】本発明の第２の実施形態に係る半導体装置の製造方法を示す概略工程図（その１）である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を示す概略工程図（その２）である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を示す概略工程図（その３）である。
【図６】本発明の第３の実施形態に係る固体撮像素子の概略断面図である。
【図７】従来の固体撮像素子における素子分離領域の形成方法の概略工程図である。
【図８】Ａは固体撮像素子における高アスペクト比の開口を有するＩＩハードマスクを用いたときの素子分離領域の理想形状となる例を示し、Ｂ及びＣは不良な形状となる例を示す。
【符号の説明】
【００５７】
１，２０・・Ｓｉ基板、２，２１・・Ｐ−ＳｉＮ膜、３，２２・・ＳｉＯ２膜、４，２３・・レジスト膜、５，１０・・開口、６・・第１のハードマスク、７，４・・第１導電型不純物領域、９・・第２のハードマスク、１１・・補償領域、２６・・ＩＩハードマスク
【図１】
0005194645.tif 000002
【図２】
0005194645.tif 000003
【図３】
0005194645.tif 000004
【図４】
0005194645.tif 000005
【図５】
0005194645.tif 000006
【図６】
0005194645.tif 000007
【図７】
0005194645.tif 000008
【図８】
0005194645.tif 000009