(57)【特許請求の範囲】
【請求項１】
一導電型半導体基板の一面の中央部に設けられる凹部により形成される薄膜のダイアフラムを有し、該ダイアフラムに対向する他面領域内に形成される他導電型島領域に形成される一導電型領域からなる圧力ゲージを含むセンサ領域と、該センサ領域の外側の前記半導体基板に形成され、前記ダイアフラムで受けた圧力を前記圧力ゲージにより変換した電気信号を増幅する回路を含む回路領域とを備える半導体圧力センサにおいて、
前記センサ領域内の前記圧力ゲージがホイートストンブリッジを構成するピエゾ抵抗素子であって、
前記回路領域が前記センサ領域の外側であって前記ダイアフラムに対向する他面領域内に延在し、
前記半導体基板がシリコンからなり、前記ダイアフラムの厚さが１５〜２０μｍであり、前記センサ領域内の前記ピエゾ抵抗素子の端部から、圧力を変換した電気信号を処理するための前記回路領域に接続されている配線金属までの最短距離が１８０μｍ以上であることを特徴とする半導体圧力センサ。
【請求項２】
前記ダイアフラムの両面で受ける圧力の差圧を検出して電気信号に変換することを特徴とする請求項１記載の半導体圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車のエンジン制御や燃料タンク内の圧力制御などに用いられる圧力センサに関し、特には、シリコン半導体基板のダイアフラムの表面に設けられた拡散抵抗により形成されるゲージ抵抗が応力歪に比例して変化することを利用した半導体圧力センサに関する。
【背景技術】
【０００２】
図６の平面図（ａ）、断面図（ｂ）に示すように、一般的な相対圧用半導体圧力センサチップ１００は貫通孔６を有するガラスなどの台座７上に接着された厚さ約３００μｍのｐ型シリコン半導体基板１を備える。この半導体基板１は裏面側の中央部分にエッチングなどにより、平面が円形状の凹部２ｂが形成され、この凹部底面を１５〜５０μｍ程度の薄板状にしたダイアフラム２ａを備えている。このダイアフラム２ａは周囲を厚いシリコン半導体基板で保持された円形状の薄いシリコン振動板状となっているので、外部圧力８を受けると容易に応力歪を発生する。このダイアフラム２ａの表面側には、Ｎウエル領域(n型島領域)２ｃが形成され、このＮウエル領域２ｃ内の大部分にｐ型領域２−１ｄ〜２−４ｄが形成される。このｐ型領域２−１ｄ〜２−４ｄはＮウエル領域より浅い拡散領域として形成され、Ｎウエル領域２ｃ表面では、隣接する４つのｐ型領域２−１ｄ〜２−４ｄとしてＬＯＣＯＳ酸化膜３ａによって分離されるように配置されている。このｐ型領域２−１ｄ〜２−４ｄ内のそれぞれに、図示しないＬＯＣＯＳ酸化膜で分離された狭いｐ型領域内を面方向に流れる際に生じる拡散抵抗を利用したピエゾ抵抗素子Ｒ１〜Ｒ４からなる圧力ゲージ３が形成されている。圧力ゲージ３として形成される４つのピエゾ抵抗素子Ｒ１〜Ｒ４は相対圧半導体圧力センサでは感度を高くするために、通常、シリコン結晶面（１００）で最も高感度の得られる結晶軸〈１１０〉に沿って、図６（ａ）に示す半導体圧力センサチップの平面図に示すような圧力ゲージ３の位置に設置される。圧力ゲージ３は４つのピエゾ抵抗素子Ｒ１〜Ｒ４によってホイートストンブリッジを構成することにより、外部圧力（または相対圧）によりダイアフラムに発生した応力歪を検出して電気信号に変換する。以降の説明では、前記Ｎウエル領域２ｃ内に形成される圧力ゲージ３を含めた各ｐ型領域２−１ｄ〜２−４ｄ全体をセンサ領域５と称する。
【０００３】
続いて、ダイアフラム２ａに外部圧力（または相対圧）８が加わると、このダイアフラムの最大応力歪が生じる場所の近傍に設置されているピエゾ抵抗素子にも応力歪が発生し、４つのピエゾ抵抗素子の抵抗値がそれぞれ変化する。４つのピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値が等しい場合、中間点の電位差は零である。圧力により各ピエゾ抵抗素子の抵抗値が不均一に変化することで、ホイートストンブリッジの中間点に外部圧力（または相対圧）の大きさに応じた電位差が生じ、外部圧力（または相対圧）が電気信号に変換される。この電気信号がセンサ領域５の外側に位置し、通常はダイアフラム外の厚い半導体基板内および基板上に形成される回路領域９に送られ、各種補正および増幅されて出力される。回路領域９には図６（ｂ）の断面図に示されるような絶縁膜４上にポリシリコン層９ａ、絶縁膜およびコンタクト孔９ｃ、アルミニウム膜（金属膜）９ｂなどを用いた回路機能要素部分の他に、図示しないが、通常のＩＣ回路の形成技術を用いて作られたＣＭＯＳ回路など所要の回路機能領域が形成される。
このような半導体圧力センサの公知技術として、前述の相対圧センサの他に、センサチップに、ダイアフラムと出力特性調整用抵抗とを備え、このセンサチップを台座に接合し、センサチップと台座との間に形成される基準圧力室に対して外部の印加圧力を、ダイアフラムに形成したピエゾ抵抗層により検出する絶対圧センサ構成のものが知られている（特許文献１）。
【０００４】
前述のように、半導体圧力センサには、相対圧センサと絶対圧センサとがある。相対圧センサは台座の上にダイアフラムを有するセンサチップが接合され、台座に形成されている貫通孔を通して加わる圧力と大気圧との差圧をダイアフラム上に形成したピエゾ抵抗素子からなる圧力ゲージにより検出するものである。ダイアフラムの両面に対して、大気圧と外部圧のいずれを貫通孔側とするかは設計上の問題である。絶対圧センサは台座の上にダイアフラムを有するセンサチップが接合され、センサチップと台座との間に形成される基準圧力室と大気圧との差圧をダイアフラム上に形成したピエゾ抵抗素子からなる圧力ゲージにより検出するものである。
【特許文献１】特開平１０−１４２０８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、チップコスト削減のため、ダイアフラム径を変えずにチップサイズを縮小する場合、通常は、ダイアフラムの外側の厚い半導体基板上に形成されている回路領域における配線幅および回路パターンの縮小や回路間距離の短縮等を必要とする。そのためには通常、設計ルールの変更を必要とする。しかし、できれば、設計ルールの変更を伴うような回路領域の縮小をしないで、チップサイズを縮小することが望まれる。
また、相対圧センサの場合、差圧を測定するため検出圧力レベルが小さいので、圧力ゲージをダイアフラムの最大応力歪を生じる位置に設置して高感度にすることが好ましい。エッチングで形成した平面形状が円形状のダイアフラムでは通常、最大応力歪が発生する点は中央ではなく、円周辺の近傍にあることが知られている。その結果、チップサイズを縮小させるために、単に、回路領域を圧力ゲージに近づける場合、限界距離を超えて近くなると、圧力ゲージの出力電圧と環境温度との関係が、温度上昇時と温度下降時とで、圧力ゲージの出力電圧の値が異なるという温度ヒステリシスが発生するという問題のあることが分かった。この温度ヒステリシスとは、たとえば、図３（ｂ）の従来の半導体圧力センサチップの圧力ゲージ出力と環境温度との間の関係を示す出力温度特性図に示すように、２５℃から−４０℃へ下降させ、再び２５℃に上昇させると、−４０℃への下降前と−４０℃からの上昇後の、それぞれの２５℃における出力電圧に約８０ｍＶの差が生じ、正確な圧力測定ができなくなるという現象である。
【０００６】
この問題は本質的には相対圧センサに特有の問題ではなく、絶対圧センサの場合でも同様の問題が発生する。ただ、絶対圧センサの場合は、測定圧力レンジが広くて大きいため、ダイアフラム径、圧力ゲージの配置、回路パターンなどに余裕があるため、相対圧センサのようには厳しくはないというだけである。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的のひとつは同一のダイアフラム径、同一設計ルールの回路パターンを維持しながらチップサイズを縮小することのできる半導体圧力センサを提供することであり、さらには、同一のダイアフラム径、同一設計ルールの回路パターンを維持しながらチップサイズを縮小しても、環境温度とセンサ出力との間における温度ヒステリシスの発生しない半導体圧力センサを提供することである。
【課題を解決するための手段】
【０００７】
特許請求の範囲の請求項１記載の発明によれば、一導電型半導体基板の一面の中央部に設けられる凹部により形成される薄膜のダイアフラムを有し、該ダイアフラムに対向する他面領域内に形成される他導電型島領域に形成される一導電型領域からなる圧力ゲージを含むセンサ領域と、該センサ領域の外側の前記半導体基板に形成され、前記ダイアフラムで受けた圧力を前記圧力ゲージにより変換した電気信号を増幅する回路を含む回路領域とを備える半導体圧力センサにおいて、前記センサ領域内の前記圧力ゲージがホイートストンブリッジを構成するピエゾ抵抗素子であって、前記回路領域が前記センサ領域の外側であって前記ダイアフラムに対向する他面領域内に延在し、前記半導体基板がシリコンからなり、前記ダイアフラムの厚さが１５〜２０μｍであり、前記センサ領域内の前記ピエゾ抵抗素子の端部から、圧力を変換した電気信号を処理するための前記回路領域に接続されている配線金属までの最短距離が１８０μｍ以上である半導体圧力センサとすることにより、前記発明の目的は達成される。
特許請求の範囲の請求項２記載の発明によれば、前記ダイアフラムの両面で受ける圧力の差圧を検出して電気信号に変換する請求項１記載の半導体圧力センサとすることが好ましい。
【発明の効果】
【０００８】
本発明によれば、同一のダイアフラム径、同一設計ルールの回路パターンを維持しながらチップサイズを縮小した半導体圧力センサを提供することができ、さらには、同一のダイアフラム径、同一設計ルールの回路パターンを維持しながらチップサイズを縮小しても、環境温度とセンサ出力との間における温度ヒステリシスの発生しない半導体圧力センサを提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明にかかる半導体圧力センサについて、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１（ａ）、図２（ａ）、（ｂ）は本発明にかかる圧力センサチップの要部断面図である。図３（ａ）、（ｂ）は本発明にかかる圧力センサチップの圧力ゲージ出力（ｍＶ）と環境温度（℃）との間の関係を示す出力温度特性図である。図４は本発明の説明に用いる実験用ダイアフラムを有する半導体基板部分の断面図である。図５は本発明の説明に用いる圧力ゲージの温度ヒステリシス強度とゲージ−メタル間距離の関係図である。図７は図２（ａ）の断面図を拡大した圧力センサチップの要部断面図である。図８は本発明にかかるダイアフラムの表面側のセンサ領域の拡大平面図（ａ）およびセンサ領域内の圧力ゲージの等価回路図（ｂ）である。
【実施例１】
【００１０】
図１（ａ）は本発明の実施例１にかかる圧力センサチップの要部断面図であるのに対して、図１（ｂ）は、比較用として示す従来の圧力センサチップの要部断面図である。図１の（ａ）と（ｂ）とを比べると、図１（ｂ）では、回路領域１０ｂ（回路構造は図示せず）は厚さ約３００μｍの厚いｐ型半導体基板１３ｂの上に設けられているが、図１（ａ）では、回路領域１０ａは、従来とその面方向幅をほぼ同じにして、厚いｐ型半導体基板１３ａの表面だけでなく、厚さ約２０μｍの薄膜状のダイアフラム１２ａの表面側領域内にまでせり出して拡がっているところが異なる。その分、圧力ゲージ１４ａを含むセンサ領域１１ａが図１（ｂ）のセンサ領域１１ｂより狭くなり、チップサイズも従来チップより縮小されている。ｐ型領域からなるセンサ領域１１ａ、１１ｂの範囲はＮウエル領域１５ａ、１５ｂ内にほぼ同程度の領域として形成される。そのため、図１ではセンサ領域１１ａ、ｂとＮウエル領域１５ａ、ｂは同じ範囲として示されている。以降の説明でも同様である。
実施例１にかかる圧力センサチップのセンサ領域の拡大平面図である図８に示すように、破線で示すダイアフラムの範囲より内側にセンサ領域が形成されるので、破線とセンサ領域との間のダイアフラム上にも、図示しない回路領域が形成されることを示している。このセンサ領域の内側に形成される圧力ゲージには、ＬＯＣＯＳ酸化膜１７で囲まれた狭いｐ型領域におけるシート抵抗を利用したピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄが用いられる。実施例１にかかる圧力センサチップは、前記図１（ａ）の要部断面図に示すように、裏面側凹部１８の径を、図１（ｂ）に示す従来と略同径のまま、さらに回路領域１０ａの設計ルールも従来と同じのまま、ダイアフラム１２ａ上の適切な位置に圧力ゲージ１４ａを設置することが可能となっており、略同一感度を有する実施例１のセンサチップ２００を、従来の回路領域の配線金属幅プロセス（または同一設計ルール）のままでチップサイズの縮小を実現できる。以上、説明した実施例１にかかる圧力センサチップは、圧力ゲージの位置が厳しくなく、その変更が可能な相対圧センサや元々、感度的に余裕があって圧力ゲージの位置の変更にも余裕のある絶対圧センサの構成であっても、かまわない。
【実施例２】
【００１１】
次に、前記図１に示した圧力センサチップで問題が発生し易い、圧力ゲージの出力特性と環境温度との間における温度ヒステリシス問題について、その抑制対策をする前のチップの要部断面図である図２（ｂ）とヒステリシス抑制対策をしたチップの要部断面図である図２（ａ）を示す。前記図１（ａ）に示したように、従来のチップサイズより縮小サイズの圧力センサチップでは、特に、微差圧センサ（相対圧センサ）として用いると、図３（ｂ）に示すような温度ヒステリシス問題が発生し易いので、注意が必要となる。この温度ヒステリシス現象は測定圧力に対する感度を高くするために、円形状のダイアフラム中の外周近くにある最大応力歪点の近傍に圧力ゲージを配置する場合、これらの圧力ゲージとその外側に配置される回路領域に接続される配線金属（メタル）間の最短距離が小さくなり易くなって発生する。温度ヒステリシスを抑制するにはダイアフラム径はそのままにチップサイズの縮小幅を少しだけ、正確には、圧力ゲージとその外側に配置される回路領域に接続される配線金属（メタル）間の最短距離を１８０μｍ以上となるように、拡大するとよいことを見出し、特許請求の範囲の請求項３記載の発明をなした。この請求項３記載の最短距離の数値限定については後で詳述する。
図２（ａ）、（ｂ）は本発明にかかる相対圧センサ用チップであって、図１のセンサチップと同様に、厚い半導体基板部分１３ｃ、１３ｄの表面からダイアフラム１２ｃ、１２ｄ上の半導体基板表面に跨るように回路領域１０ｃ、１０ｄが広がっている。図１と異なる点は圧力ゲージ１４ｃ、１４ｄの位置が図２の場合、より高感度にするために、図１よりもさらにダイアフラムの最大応力歪点近傍の外周の表面位置に設置されていることである。そのため、図１に比べると、回路領域１０ｃ、１０ｄが圧力ゲージ１４ｃ、１４ｄに、よりいっそう近づいている点である。図２（ｂ）は図２（ａ）よりもさらに近くなっていることを示している。ところが、図２（ｂ）の圧力センサチップを用いて相対圧センサを構成すると、図３（ｂ）に示すように、温度に関して出力にヒステリシスが発生することが分かったのである。
【００１２】
図３は、前記温度ヒステリシス現象の有無を示す、圧力ゲージ出力と環境温度との間の関係を示す出力温度特性図である。図３（ｂ）は前述のように、温度ヒステリシスを示す図２（ｂ）の圧力センサチップによる出力温度特性図であり、−４０℃から１００℃間での温度ヒステリシスが大きく、たとえば、２５℃において、温度上昇時と温度下降時との間で約８０ｍＶの出力差があることを示している。一方、図３（ａ）は温度ヒステリシスを示さない図２（ａ）の圧力センサチップによる出力温度特性図であり、−４０℃から１００℃間の温度ヒステリシスが約５ｍＶ程度以下と小さく、前記温度ヒステリシスが充分に抑制されていることを示している。この結果、図２（ａ）の相対圧センサチップによれば、圧力センサチップを縮小できるだけでなく、温度ヒステリシス問題に対しても非常に有効であることがわかる。
次に、図２（ａ）に示す前記センサチップのように、サイズの縮小と温度ヒステリシスの抑制に有効な相対圧センサチップの構成について、詳しくは圧力ゲージ１４ｃと回路領域１０ｃに接続されている配線金属間の最短距離、すなわち、圧力ゲージと圧力ゲージからの出力信号を回路領域へ送るための配線金属との間の最短距離について、説明する。以降の説明では、前記最短距離を説明するために用いる配線金属という語句には、領域間を連結する配線金属そのものの意味の他に、配線金属の末端と各領域との接続点に設けられる金属膜であるコンタクトを含む。図８は図２（ａ）に示されるセンサ領域１１ｃの拡大平面図である。このセンサ領域１１ｃは、図８には図示しないＮウエル領域１５ｃ中にｐ型領域として形成され、八角形線状のＬＯＣＯＳ酸化膜１７に囲まれ、中央で交差する線からなるＬＯＣＯＳ酸化膜により４つのｐ型領域１１ｃ−１〜１１ｃ−４に区分されている。４つのピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄはそれぞれ櫛歯線状のＬＯＣＯＳ酸化膜１７により囲まれた櫛歯状の領域である。このように配置することにより、このセンサ領域内の４つのピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄは図８（ｂ）の等価回路に示すホイーストンブリッジを構成している。ピエゾ抵抗素子ＲａとＲｂ間はｐ型領域１１ｃ−１の低抵抗なシート抵抗で相互に接続され、このｐ型領域１１ｃ−１の中間に設けられるコンタクトＢ１で、回路領域に接続される配線金属１９が接続される。ピエゾ抵抗素子ＲｃとＲｄ間でも同様にコンタクトＢ２で配線金属１９が接続される。
【００１３】
図８（ａ）で、４つの三角形状の領域は圧力ゲージからの電気信号を回路領域へ送るため、回路領域中のアルミニウムなどの配線金属に接続されるアルミニウムなどからなるコンタクトＡａ、Ａｂ、Ａｃ、Ａｄである。ピエゾ抵抗素子ＲｂとＲｄ間では、センサ領域中に設けられた三角形状のコンタクトＡｂとＡｄにおいて、回路領域への配線金属２０が接続される。ピエゾ抵抗素子ＲａとＲｃ間でも同様である。前述の圧力ゲージ１４ｃ、すなわちピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄと、圧力ゲージからの出力信号を回路領域へ送るための配線金属との間の距離の一例は、具体的には、たとえば、ピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの端部と三角形状のコンタクトＡａ、Ａｂ、Ａｃ、Ａｄとの最短距離１６である。図７は図２（ａ）の圧力センサチップ３００の要部拡大断面図であり、ダイアフラム１２ｃを形成するための半導体基板の裏面凹部１８が回路領域１０ｃの下部に至っている状態を示している。この図７で、前記圧力ゲージ１４ｃと、圧力ゲージ１４ｃからの出力信号を回路領域１０ｃへ送るためのコンタクトＡとの間の距離とは両方向矢印１６で示す距離である。縦線ハッチング領域である符号１７はＬＯＣＯＳ酸化膜を示す。他の縦線ハッチング領域もＬＯＣＯＳ酸化膜である。回路領域１０ｃ中で、斜線ハッチングで示す符号２０の領域はコンタクトＡと回路領域１０ｃ中のｎＭＯＳのドレイン電極を接続するアルミニウム配線である。斜線ハッチングで示す符号２２はｎＭＯＳのポリシリコンゲート電極であり、斜線ハッチングで示す符号２１はｎＭＯＳＦＥＴのソース電極とポリシリコンコンタクトとを接続するアルミニウム配線である。横線ハッチングで示す部分はアルミニウム配線とＭＯＳＦＥＴなどの回路領域中の機能デバイスとのコンタクトを示し、コンタクトＡは回路領域に接続される配線金属と圧力ゲージとの最短距離となる配線金属端部の一例である。
【００１４】
図４は、前述の圧力ゲージと回路領域に接続されるコンタクト間距離と温度ヒステリシスとの関係を調べるために用いた実験用の半導体基板部分の断面図である。ダイアフラム径と略同じ幅のセンサ領域１１ｅ内にピエゾ抵抗素子などの圧力ゲージ１４ｅとこの圧力ゲージ１４ｅの外側に配置されるダミー金属膜９ｂとが所定の間隔を置いて設置されている。このダミー金属膜９ｂはダイアフラム上にせり出した前記回路領域１０ｃに接続されるセンサ領域内のコンタクトＡａ、Ａｂ、Ａｃ、Ａｄを想定したものである。ここではセンサ領域１１ｅ内の表面にダミー金属を形成して実験を行った。
図４（ａ）は、半径９００μｍの円形状ダイアフラムおよびセンサ領域の中心から７００μｍの半導体基板表面にピエゾ抵抗素子１４ｅの端部が来るように配置し、このピエゾ抵抗素子１４ｅの端部から７５μｍ離間させ、センサ領域端（図４（ａ）ではセンサ領域端はＮウエル領域１５ｅの端部と同じとした）から１０μｍ離間させた基板表面に幅が１１５μｍのダミー金属膜９ｂを配置させたセンサチップの断面図である。図４（ｂ）と図４（ｃ）はそれぞれダミー金属膜９ｂの幅を９０μｍと４０μｍに変え、ピエゾ抵抗素子１４ｅとダミー金属膜９ｂの離間距離をそれぞれ１００μｍと１５０μｍとしたセンサチップの要部断面図である。図４に示すように圧力ゲージ−ダミー金属膜間距離を３種類（７５μｍ、１００μｍ、１５０μｍ）変化させた場合の圧力ゲージの出力と温度との間の特性図を図５に示す。
【００１５】
図５は横軸に圧力ゲージ−ダミー金属膜間距離（μｍ）、縦軸に温度ヒステリシス強度（ｍＶ）を採り、相対圧−５ｋＰａ、０ｋＰａ、５ｋＰａをパラメータとして測定した特性図である。この図５より圧力ゲージ−ダミー金属膜間距離が１８０μｍ以下では距離が小さいほど縦軸の温度ヒステリシス強度が大きくなり、距離１８０μｍでヒステリシスがゼロになることが分かる。従って、圧力ゲージ−ダミー金属膜間距離を１８０μｍ以上離せばヒステリシスを抑制できると考えられる。具体的には、たとえば、チップサイズ３．７ｍｍ、ダイアフラム半径１．１５ｍｍ、中心からのゲージ端位置０．７０ｍｍとすれば、ゲージ端位置からさらに外側に１８０μｍ離間させた、すなわち、中心から半径０．８８ｍｍのダイアフラム上にまで回路領域を延在させても、設計ルールを従来のままで回路領域の幅を縮小せずに、温度ヒステリシス問題がおきない圧力センサチップとすることができ、その分、チップサイズを縮小でき、チップコストを削減できる。
図５のようにダミー金属膜の配置がゲージ端より１８０μｍより近い場合、圧力ゲージに近づくほど、温度ヒステリシスが大きくなる原因は、回路領域上を覆う金属膜（アルミニウム膜など）とシリコン半導体基板との熱膨張係数の差に起因する応力が影響していると思われる。特に、ダイアフラム上にまで回路領域を広げる構成を有する本発明のセンサチップでは、ダイアフラムの厚さが薄いので、金属膜との熱膨張係数の差による影響が温度ヒステリシスとなって発現し易いと考えられる。
【００１６】
図５において、横軸としたゲージ−メタル間距離という場合のメタルとは回路領域に接続される配線金属を想定したものであり、ゲージ−メタル間距離とは、圧力ゲージの外側端部と回路領域に接続される配線金属端部との間の最短距離である。その一例が、前述のコンタクトＡａ〜Ａｄとピエゾ抵抗素子Ｒａ〜Ｒｄ間の距離１６である。
以上、説明したように、同一のダイアフラム径、同一設計ルールの回路パターンを維持しながら、回路領域をダイアフラム上の表面領域に延在させれば、半導体圧力センサチップのサイズを縮小し、チップコストを低減できることが分かった。さらには、同一のダイアフラム径、同一設計ルールの回路パターンを維持しながらチップサイズを縮小しても、環境温度とセンサ出力との間における温度ヒステリシスの発生しないように、圧力ゲージ−メタル間距離を１８０μｍ以上離間させた半導体圧力センサとすればよいことがわかった。以上の実施例では、ダイアフラム１２ｃの厚さが２０μｍの場合について説明したが、１５μｍ〜２０μｍであれば、同様の効果が得られる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は本発明にかかる圧力センサチップの要部断面図であり、（ｂ）は従来の圧力センサチップの要部断面図である。
【図２】本発明にかかる温度ヒステリシス対策前（ｂ）と対策後（ａ）のそれぞれ圧力センサチップの要部断面図である。
【図３】本発明にかかる温度ヒステリシス対策前（ｂ）と対策後（ａ）のそれぞれ圧力センサチップの圧力ゲージ出力と環境温度との間の関係を示す出力温度特性図である。
【図４】本発明にかかる実験用半導体基板部分の断面図である。
【図５】本発明の説明に用いる圧力ゲージの温度ヒステリシス強度とゲージ−メタル間距離との間の関係図である。
【図６】従来の相対圧半導体圧力センサチップの平面図と断面図である。
【図７】図２（ａ）の断面図の拡大した圧力センサチップの要部断面図である。
【図８】本発明にかかるダイアフラムの表面側のセンサ領域の拡大平面図（ａ）およびセンサ領域内の圧力ゲージの等価回路図（ｂ）である。
【符号の説明】
【００１８】
１、１３ａ、１３ｂ、１３ｃ、１３ｄ    厚いシリコン半導体基板部分
２ａ、１２ａ、１２ｃ、１２ｄ  ダイアフラム
２ｂ、１８  凹部
３、１４ａ、１４ｃ、１４ｄ、１４ｅ    圧力ゲージ
４    絶縁膜
５、１１ａ、１１ｂ、１１ｃ    センサ領域
６    貫通孔
７    台座
８    外部応力（または相対圧応力）
９ｂ    金属膜
９、１０ａ、１０ｂ、１０ｃ、１０ｄ    回路領域
２ｃ、１５ａ、１５ｂ、１５ｃ、１５ｅ  Ｎウエル領域
１６      圧力ゲージと回路領域へ接続されるコンタクト間距離
１７      ＬＯＣＯＳ酸化膜
１９、２０    配線金属
１００、２００、３００    圧力センサチップ。
【図１】
0005151281.tif 000002
【図２】
0005151281.tif 000003
【図３】
0005151281.tif 000004
【図４】
0005151281.tif 000005
【図５】
0005151281.tif 000006
【図６】
0005151281.tif 000007
【図７】
0005151281.tif 000008
【図８】
0005151281.tif 000009