(57)【特許請求の範囲】
【請求項１】
レゾルバからの回転角信号を受け、ディジタル信号に変換するＲ／Ｄコンバータと、
前記Ｒ／Ｄコンバータとともに１チップ上に集積化され、モータ制御用電気角の値に基づいてモータ制御用ＰＷＭ信号を出力するマイクロコンピュータと、
前記Ｒ／Ｄコンバータおよび前記マイクロコンピュータとともに１チップ上に集積化され、前記Ｒ／Ｄコンバータおよび前記マイクロコンピュータに共用されるカウンタとを備え、
前記Ｒ／Ｄコンバータは、前記カウンタに対してカウントアップまたはカウントダウンの動作切換を行なうとともに、前記カウントアップまたは前記カウントダウンのためのクロック信号を出力し、
前記マイクロコンピュータは、前記カウンタの値を読み出して前記モータ制御用電気角として使用する、モータ制御装置。
【請求項２】
前記Ｒ／Ｄコンバータは、
前記回転角信号の示す値と前記カウンタのカウント値との誤差を検出する誤差検出部と、
前記誤差に基づいて前記カウンタのカウントアップとカウントダウンの動作切換を行なうアップダウン切換信号を前記カウンタに対して出力すると共に前記カウントアップまたは前記カウントダウンのためのクロック信号を出力する発振器とを含む、請求項１に記載のモータ制御装置。
【請求項３】
前記マイクロコンピュータは、起動されると前記カウンタのリセット解除後セットリングタイムが経過するまで待ってからモータに対するＰＷＭ制御を開始し、
前記セットリングタイムは、前記Ｒ／Ｄコンバータが前記回転角信号の示す値と前記カウンタのカウント値とを一致させるために十分な時間である、請求項２に記載のモータ制御装置。
【請求項４】
請求項１〜３のいずれか１項に記載のモータ制御装置を搭載する車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置およびそれを搭載する車両に関し、特にレゾルバを用いるモータ制御装置およびそれを搭載する車両に関する。
【背景技術】
【０００２】
モータのロータの回転角を検出するセンサとして、レゾルバが知られている。レゾルバで検出された回転角は、モータの電流の制御などに用いられる。
【０００３】
特開２００４−３２５１６６号公報（特許文献１）および特開平１１−３３７３７１号公報（特許文献２）は、レゾルバの出力に基づき回転角θを算出し、これをデジタル値として出力するＲ／Ｄコンバータ（レゾルバ／デジタルコンバータ）とＣＰＵ（Central Processing Unit）とを用いた回転角検出装置が開示されている。
【０００４】
図４は、従来の回転角検出装置の概略構成を示したブロック図である。
図４を参照して、この回転角検出装置は、レゾルバ５１２の出力に基づき回転角θを算出し、これをデジタル値として出力するＲ／Ｄコンバータ５１４と、Ｒ／Ｄコンバータ５１４の出力に基づいてモータの電流の制御を行なうＣＰＵ５４０とを含む。
【０００５】
発振器５１０は参照信号sinωｔを出力し、これがレゾルバ５１２の１次コイルに印加される。レゾルバ５１２の９０°の位相差をもって配置された二つの２次コイルには、電動機などの回転機の回転角θにより参照信号ＲＥＦが変調された電圧sinωｔsinθ，sinωｔcosθが発生し、これらがレゾルバ信号として出力される。
【０００６】
なお、レゾルバ信号の処理において、位相のみが問題となるので、前記参照信号およびレゾルバ信号は、振幅を１として説明する。
【０００７】
Ｒ／Ｄコンバータ５１４は回転角θに相当するカウント値φが設定されているカウンタ５２６を含む。レゾルバ信号は、Ｒ／Ｄコンバータ５１４に送られ、掛算器５１６でそれぞれ cosφ，sinφを乗算し、減算器５１８で減算し、sinωｔsin（θ−φ）を得る。
【０００８】
この信号と参照信号sinωｔが検波器５２０に入力され、検波器５２０は変調成分sin（θ−φ）のみ出力する。積分器５２２は、検波器５２０の出力sin（θ−φ）を積分し、この値が正の所定値を超えると、電圧制御発振器５２４はカウント値φの値を増加させる指示を行なう。また、積分器５２２の出力が、前記正の所定値と絶対値が等しい負の所定値未満であると、電圧制御発振器５２４はカウント値φの値を減少させる指示を行なう。
【０００９】
電圧制御発振器５２４の増加、減少指示により、１２ビットアップ／ダウンカウンタ５２６の値が増加、減少する。このカウンタ５２６に格納された値がカウント値φを表し、このカウント値φがＤ／Ａコンバータ（デジタル／アナログコンバータ）５２８を介して、掛算器５１６に入力され、前述の演算が行われる。
【００１０】
掛算器５１６から減算器５１８、検波器５２０、積分器５２２、電圧制御発振器５２４、カウンタ５２６、Ｄ／Ａコンバータ５２８までは、フィードバック回路を形成する。このフィードバック回路によって、位相（θ−φ）が所定値以下となるまで、すなわち回転角θとカウンタ５２６のカウント値φがほぼ一致するまで、Ｒ／Ｄコンバータ５１４は演算を繰返す。したがって、フィードバックが収束した後は、カウンタ５２６のカウント値φは、回転角θを表わすものとなる。なお、このカウンタ値φの収束に要する時間は、セットリングタイムと呼ばれる。
【００１１】
カウンタ５２６の最下位２ビットの出力に基づき、エンコーダＩ／Ｆ（エンコーダインタフェイス）５３０は、回転機の回転方向を表すＡ相信号とＢ相信号を出力する。これらの相信号は、互いに位相が９０°ずれた方形波信号であり、Ａ相の位相が進んでいる場合は回転機が正転していることを示し、逆にＢ相が進んでいる場合は逆転していることを示す。カウンタ値φがカウントアップまたはダウンされるごとにＡ相、Ｂ相信号が出力される。
【００１２】
カウンタ５２６の全ビットの出力はゼロ判定部５３２に送られ、カウンタ５２６がゼロになったことがここで判定されると、このゼロ判定部５３２からＺ相を示す信号が出力される。このＺ相信号は、回転機の１回転につき１回出力される。
【００１３】
このようなＡ，Ｂ，Ｚ相の信号は、エンコーダエミュレーション出力といい、モータ制御用のＣＰＵの入力信号として一般的に用いられているもののうちの一つである。
【００１４】
一方、回転機制御用のＣＰＵ５４０からラッチ信号ＣＳを受けると、ラッチ回路５３４は、このときのカウンタ５２６の値φをラッチし、シリアルＩ／Ｆ（シリアルインタフェイス）５３６に格納する。そして、ＣＰＵ５４０からのクロック信号ＣＬＫに従ってシリアルＩ／Ｆ５３６からデータを出力する。
【００１５】
以上のＲ／Ｄコンバータ５１４は、Ｒ／Ｄコンバータ用電源５３８からの電力により駆動される。
【００１６】
回転機制御用ＣＰＵ５４０は、シリアルＩ／Ｆ５３６からの出力を絶対値データ格納部５４２に格納する。格納されたデータは、ラッチ指示がなされたときのカウンタ値φであり、またこれは回転角θを表している。回転機の起動時にあっては、さらに絶対値データ格納部５４２のデータφを制御用データ格納部５４４に転送し、これが制御用回転角のデータαの初期値となる。シリアルＩ／Ｆ５３６からのデータの読み出しは、所定の時間経過ごとに行われ、絶対値データ格納部５４２に格納されたデータはこのたびに更新される。
【００１７】
一方、前述のＡ相、Ｂ相信号を受けたＣＰＵ５４０のエンコーダＩ／Ｆ５４６は、Ａ相、Ｂ相信号の位相に基づき制御用データ格納部５４４に格納されたデータαの値を増加、減少させて更新する。すなわち、Ａ相がＢ相に対して進んでいればデータαを増加させ、逆にＢ相が進んでいればデータαを減少させる。エンコーダＩ／Ｆ５４６は、また、Ｚ相信号が検出されると制御用データ格納部５４４をクリアしデータαを０にする。各部が正常に機能すれば、カウンタ５２６のカウント値φ、制御用回転角データαは、現実の回転角θに実質的に一致する。そして、ＣＰＵ５４０は、このデータαに基づき回転機の相電流の制御を行なう。
【００１８】
図５は、ＣＰＵ５４０が実行する処理を説明するためのフローチャートである。
図４，図５を参照して、まず処理が開始されるとステップＳ１１において、ＣＰＵ内の各種レジスタがクリアされる。そしてステップＳ１２においてＣＰＵ５４０は、Ｒ／Ｄコンバータ５１４がカウント値φを回転角θに一致させるのに必要なセットリングタイム分の時間待ちを行なう。
【００１９】
そして、ステップＳ１３において、ＣＰＵ５４０は、Ｒ／Ｄコンバータ５１４より、信号ＤＡＴＡをクロックＣＬＫで読み出すシリアル通信によってシリアルＩ／Ｆ５３６からのデータの読み出して絶対値データ格納部５４２に格納させる。
【００２０】
さらにステップＳ１４において、ＣＰＵ５４０内の制御用データ格納部５４４（モータカウンタ）にカウント値φをデータαとしてセットする。その後、ＣＰＵ５４０は、エンコーダＩ／Ｆ５４６に入力されるＡ，Ｂ，Ｚ相の信号を有効化させ（ステップＳ１５）、以降はエンコーダＩ／Ｆ５４６からのアップダウン信号に応じて制御用データ格納部５４４の保持するデータを増減させる。そしてＣＰＵ５４０は、ステップＳ１６においてデータαに基づいてモータ電流のＰＷＭ制御を実行する。その後、モータの停止指示等によってステップＳ１７において処理は終了となる。
【特許文献１】特開２００４−３２５１６６号公報
【特許文献２】特開平１１−３３７３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
このように、従来の回転角検出装置においては、初期値のみシリアルＩ／Ｆ５３６から読み出せば、以後エンコーダＩ／Ｆ５３０とゼロ判定部５３２の出力のみで回転角θ（＝データα）を算出することができる。すなわち回転角の増減の情報を示す信号により、基準値からの回転角変化を累積して推定した回転角θを用いることでＣＰＵの負担の軽減を図っている。
【００２２】
しかし、一旦、何らかの原因で制御用データ格納部５４４に格納されたデータαが、現実の回転角θからずれると、モータのロータが所定角度まで回転してＺ相信号が受信されるまで、このずれは修正されない。
【００２３】
例えば、Ｒ／Ｄコンバータ用電源５３８の電圧が、このコンバータが正常に作動する電圧未満に低下した後、電圧が正常値に復帰する場合にこのようなずれが発生する。このような電源電圧異常時のずれを修復するために、図４の従来の回転角検出装置は、Ｒ／Ｄコンバータ用電源５３８の出力をＣＰＵ５４０の電源異常判定部５４８で監視し、電圧低下が生じたときには再セット処理部５５０によってデータαの再セットを行なう。
【００２４】
しかし、使用中の経年劣化やノイズ等により、電源電圧低下時以外にもカウンタ５２６にビット化けが生ずる場合がある。
【００２５】
図６は、カウンタにビット化けが生じる様子を説明するための図である。
図６を参照して、１２ビットのカウンタの第８ビットが“０”から“１”に反転している。
【００２６】
図７は、ビット化けが発生した後のカウンタのカウント値の変化を説明するための図である。
【００２７】
図７を参照して、時刻ｔ１において図６に示したようにビット化けが発生している。ここで、３６０°を１２ビットのカウント値で表わす場合、第８ビットが反転すると、３６０°の１６分の１である２２．５°のずれが生じてしまう。
【００２８】
しかし、カウンタ５２６は、先に説明したように、掛算器５１６，減算器５１８、検波器５２０、積分器５２２、電圧制御発振器５２４、Ｄ／Ａコンバータ５２８とともに、フィードバック回路を形成している。したがって、所定のセットリングタイム（例えば２ｍｓ）経過後には、カウント値φはレゾルバからの回転角信号が示す回転角θにトラッキングされる。時刻ｔ１〜ｔ２において、トラッキングによりカウント値φは正常値に復帰する。
【００２９】
しかし、このトラッキング動作によってデータαは逆に２２．５°のずれが生じてしまう。これは、Ａ相信号、Ｂ相信号は、カウンタ５２６の最下位２ビットに基づく信号であるので、カウンタ５２６をトラッキングさせることにより変化する。このＡ相信号、Ｂ相信号の変化は、カウンタ５２６を−２２．５°分減少させたことによって生じる。したがって、エンコーダＩ／Ｆ５４６は、このＡ相信号、Ｂ相信号の変化によって、制御用データ格納部５４４であるアップダウンカウンタを正常値よりも−２２．５°分減少させてしまう。したがって、時刻ｔ２以降は、データαの値に誤差が残留する。そしてこの誤差は、モータのロータが回転してＺ相信号がエンコーダＩ／Ｆ５４６に入力されるまでまたは、再セット処理部５５０によって再セットが行なわれるまでは残留してしまう。
【００３０】
この発明の目的は、回転角のデータの誤差を抑制することができるモータ制御装置およびそれを搭載する車両を提供することである。
【課題を解決するための手段】
【００３１】
この発明は、要約すると、モータ制御装置であって、カウンタと、レゾルバからの回転角信号を受け、カウンタのカウント値を回転角信号に対応するように増減させる変換部と、カウンタのカウント値を読み出してモータの電気角として用いモータ電流を制御する制御部とを備え、制御部は、中央処理装置と、中央処理装置にデータを転送するためのデータバスとを含み、カウンタは、データバスにカウント値を出力可能に構成される。
【００３２】
好ましくは、変換部は、回転角信号の示す値とカウンタのカウント値との差を検出する誤差検出部と、誤差に基づいてカウンタのカウントアップとカウントダウンの動作切換を行なうアップダウン切換信号をカウンタに対して出力すると共にカウントアップまたはカウントダウンのためのクロック信号を出力する発振器とを含む。
【００３３】
より好ましくは、中央処理装置は、起動されるとカウンタのリセット解除後セットリングタイムが経過するまで待ってからモータに対するＰＷＭ制御を開始する。セットリングタイムは、変換部が回転角信号の示す値とカウンタのカウント値とを一致させるために十分な時間である。
【００３４】
この発明は、他の局面においては、上記いずれかのモータ制御装置を搭載する車両である。
【発明の効果】
【００３５】
本発明によれば、モータ制御時にレゾルバから送られてくる回転角の処理におけるデータの誤差の発生確率を低減させることができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００３７】
図１は、本発明のモータ制御回路が適用される車両１の構成を示すブロック図である。
図１を参照して、車両１は、インバータ装置２と、モータジェネレータ４とモータジェネレータのロータシャフトに接続されたレゾルバ１２とを含む。車両１が電気自動車、ハイブリッド自動車、燃料電池自動車の場合は、モータジェネレータ４は車輪を駆動するために使用することができる。なお、他の用途にモータジェネレータ４を使用しても良い。
【００３８】
レゾルバ１２は、楕円等の偏心形状をしたロータシャフトと、ステータに設けられた一次巻線１５と、９０°の位相差をもってステータに配置された二つの２次巻線１６，１７とを含む。ロータシャフトの外形は、ステータとのギャップが角度によって正弦波状に変化するような形状である。レゾルバの１次巻線に正弦波sinωｔの信号を入力すると、９０°の位相差をもって配置された二つの２次巻線には、それぞれモータ回転角θに応じて変調された信号sinωｔsinθ，sinωｔcosθが得られる。
【００３９】
インバータ装置２は、モータ制御回路６と、ＩＰＭ（Intelligent Power Module）７と、電流センサ８，９とを含む。ＩＰＭ７は、モータジェネレータのステータコイルに流す電流を制御するためのＩＧＢＴなどのパワースイッチング素子を含む。モータジェネレータのステータコイルはＵ相、Ｖ相、Ｗ相のコイルを含む。Ｕ相、Ｖ相、Ｗ相のコイルはＹ結線されているので、Ｖ相、Ｗ相の電流を電流センサ８，９によって測定すればＵ相の電流は演算で求めることができる。
【００４０】
モータ制御回路６は、マイコン部４０とＲ／Ｄコンバータ部１４が１チップに集積された制御ＩＣ１０と、電流センサ８，９の出力をそれぞれ増幅するアンプＡ１，Ａ２と、制御ＩＣからの励磁用参照信号Ｒｅｆに基づいてレゾルバの一次巻線を励磁するアンプＡ３とを含む。制御ＩＣ１０は、マイコン部４０と、Ｒ／Ｄコンバータ部１４とに共用される電気角＆Ｒ／Ｄ変換共用カウンタ２６を含む。
【００４１】
すなわち、マイコン部４０とＲ／Ｄコンバータ部１４は一体化され、マイコン部４０のモータ制御用電気角カウンタとＲ／Ｄコンバータ部１４の変換角度カウンタは共用化されている。マイコン部４０によりＵ，Ｖ，Ｗ相の三相ＰＷＭ信号が出力され、ＩＰＭ７内のＩＧＢＴをオンオフ制御することでモータジェネレータＭＧに通電を行なう。
【００４２】
モータジェネレータＭＧにはレゾルバ１２のロータシャフトが機械的に連結され、レゾルバ一次巻線１５には、マイコン部４０内のＤ／Ａコンバータにより生成した例えば１０ｋＨｚの励磁正弦波信号を電流増幅アンプＡ３で増幅した信号が印加される。
【００４３】
レゾルバ１２は、回転トランスであり、二次側のＳＩＮ巻線１６、ＣＯＳ巻線１７にはモータジェネレータＭＧの回転に伴い、変調された１０ｋＨｚ正弦波が誘導される。ＳＩＮ巻線１６、ＣＯＳ巻線１７からＲ／Ｄコンバータ部１４に与えられた信号は、Ｒ／Ｄコンバータ部１４によってデジタル値に変換されてデジタル角度データとなる。このデジタル角度データは電気角＆Ｒ／Ｄ変換共用カウンタ２６に格納される。
【００４４】
ＩＰＭ７のＶ相、Ｗ相電流値は電流センサ８，９で検出され、バッファアンプＡ１，Ａ２を介しマイコン部４０のＡ／Ｄ変換入力に印加される。
【００４５】
上位のＥＣＵ（たとえば、ハイブリッド車両では、ハイブリッドＥＣＵ）より通信で送られてきたトルク指令、電気角、電流値に基づいて、マイコン部４０はｄｑ軸演算を行ないＰＷＭタイマーとの比較により通電デューティー比が決定される。
【００４６】
図２は、本実施の形態の制御ＩＣ１０の構成を示すブロック図である。
図２を参照して、制御ＩＣ１０は、カウンタ２６と、レゾルバからの回転角信号を受け、カウンタ２６のカウント値を回転角信号に対応するように増減させるＲ／Ｄコンバータ部１４と、カウンタ２６のカウント値を読み出してモータの電気角として用いモータ電流を制御するマイコン部４０とを備える。マイコン部４０は、中央処理装置（ＣＰＵ）４２と、ＣＰＵ４２にデータを転送するためのデータバス５６とを含み、カウンタ２６は、データバス５６にカウント値を出力可能に構成される。
【００４７】
ＣＰＵ４２は、プログラムカウンタ（ＰＣ）８６とシフタ８８とシステムレジスタ９０と汎用レジスタ９２と、乗算器８２と、算術・論理演算ユニット（ＡＬＵ）８４とを含む。
【００４８】
マイコン部４０は、さらに、バスコントロールユニット（ＢＣＵ）４６と、メモリコントローラ（ＭＥＭＣ）４８と、ＤＭＡＣ（Direct Memory Access Controller）５０と、ＲＯＭ（Read Only Memory）５２と、ＲＡＭ（Random Access Memory）５４とを含む。
【００４９】
ＢＣＵ４６は、ＣＰＵ４２で得られた物理アドレスに基づいて必要な外部バスサイクルを起動する。ＭＥＭＣ４８は、外部拡張時にメモリや各種入出力の制御を行なう。ＤＭＡＣ５０は、ＣＰＵ４２の代わりにメモリ、Ｉ／Ｏ間でのデータ転送を行なう。
【００５０】
マイコン部４０は、さらに、割り込みコントローラ（ＩＮＴＣ）５８と、クロックジェネレータ（ＣＫＧ）７４と、タイマ回路４４と、非同期シリアルインタフェース（ＵＡＲＴ０〜ＵＡＲＴ２）６０〜６４と、クロック同期シリアルインタフェース（ＣＳＩ）６６と、汎用ポート７０と、Ａ／Ｄ変換器（ＡＤＣ）７２と、システムコントローラ７６とを含む。
【００５１】
タイマ回路４４は、タイマＴＭ０〜ＴＭ４を含む。このうちタイマＴＭ４は、Ｒ／Ｄコンバータ部１４と共用されるカウンタ２６である。
【００５２】
好ましくは、Ｒ／Ｄコンバータ部１４は、回転角信号の示す値とカウンタ２６のカウント値との差を検出する誤差検出部１９と、誤差に基づいてカウンタ２６のカウントアップとカウントダウンの動作切換を行なうアップダウン切換信号Ｕ／Ｄをカウンタに対して出力すると共にカウントアップまたはカウントダウンのためのクロック信号ＣＬＫを出力する電圧制御発振器２４とを含む。Ｒ／Ｄコンバータ部１４は、レゾルバ出力に基づき得られる回転角θに対応するデジタル値に、カウンタ２６の値を一致させる。
【００５３】
誤差検出部１９は、コサインＲＯＭ２７と、乗算型Ｄ／Ａコンバータ２８と、サインＲＯＭ３０と、乗算型Ｄ／Ａコンバータ２９と、減算器１８と、同期検波部２０と、積分器２２とを含む。
【００５４】
Ｒ／Ｄコンバータ部１４は、図１のレゾルバ１２のサイン側二次巻線１６の両端が接続される差動アンプ３２と、コサイン側二次巻線１７の両端が接続される差動アンプ３４と、差動アンプ３２および３４の出力に基づいて位相を検出して同期検波部２０に検波用の参照信号sinωｔを送信する位相検出部３６とをさらに含む。
【００５５】
差動アンプ３２には、回転角θにより参照信号Ｒｅｆが変調された電圧sinωｔsinθがレゾルバ信号として入力される。また差動アンプ３４には、回転角θにより参照信号Ｒｅｆが変調された電圧sinωｔcosθがレゾルバ信号として入力される。
【００５６】
Ｒ／Ｄコンバータ部１４は回転角θに相当するカウント値φを設定するカウンタ２６を用いる。このカウンタ２６は、マイコン部４０にタイマＴＭ４として使用される共用カウンタである。すなわち、カウンタ２６は、ＣＰＵ４２の指令によってカウント値をデータバス５６に直接出力可能に構成されている。
【００５７】
カウント値φはコサインＲＯＭ２７に入力されデジタル値のcosφに変換される。乗算型Ｄ／Ａコンバータ２８は、デジタル値のcosφをアナログ値に変換すると共に、アンプ３２の出力sinωｔsinθをさらに乗算したアナログ値sinωｔsinθcosφを出力する。
【００５８】
カウント値φは、またサインＲＯＭ３０に入力されデジタル値のsinφに変換される。乗算型Ｄ／Ａコンバータ２９は、デジタル値のsinφをアナログ値に変換すると共に、アンプ３４の出力sinωｔcosθをさらに乗算したアナログ値sinωｔcosθsinφを出力する。
【００５９】
減算器１８によって、乗算型Ｄ／Ａコンバータ２８，２９の出力の差が求められる。出力の差はsinωｔsinθcosφ−sinωｔcosθsinφ＝sinωｔ（sinθcosφ−cosθsinφ）と変形でき、結局減算器１８の出力はsinωｔsin（θ−φ）となる。
【００６０】
この信号と位相検出部３６で再生された参照信号sinωｔが同期検波部２０に入力され、同期検波部２０は変調成分sin（θ−φ）のみ出力する。積分器２２は、同期検波部２０の出力sin（θ−φ）を積分する。積分器２２の積分値が正の所定値を超えると、ＶＣＯ２４はカウント値φを増加させる指示を行なう。すなわちカウンタ２６がアップダウンカウンタであれば、ＶＣＯ２４はアップ信号ＵとクロックＣＬＫをカウンタ２６に出力する。また、積分器２２の出力が、前記正の所定値と絶対値が等しい負の所定値未満であると、ＶＣＯ２４は位相差φの値を減少させる指示を行なう。すなわちカウンタ２６がアップダウンカウンタであれば、ＶＣＯ２４はダウン信号ＤとクロックＣＬＫをカウンタ２６に出力する。
【００６１】
ＶＣＯ２４の増加、減少指示により、１２ビットアップダウンカウンタ２６の値が増加、減少する。このカウンタ２６に格納された値がカウント値φを表わし、このカウント値φと回転角θの差を小さくするように前述の演算が行われる。
【００６２】
サインＲＯＭ３０、コサインＲＯＭ２７、乗算型Ｄ／Ａコンバータ２８，２９、減算器１８、同期検波部２０、積分器２２、ＶＣＯ２４、カウンタ２６は、フィードバック回路を形成する。このフィードバック回路によって、位相（θ−φ）がほぼ０（所定値以下）となるまで、すなわち回転角θとカウンタ２６のカウント値φがほぼ一致するまで、Ｒ／Ｄコンバータ部１４は演算を繰返す。したがって、セットリングタイムが経過してフィードバックが収束した後は、カウンタ２６のカウント値φは、回転角θを表わすものとなる。
【００６３】
図３は、図２におけるＣＰＵ４２の行なう動作を説明するためのフローチャートである。
【００６４】
図３を参照して、ＣＰＵ４２は、起動されるとステップＳ１において、内部レジスタ値のクリアを行なうとともに、カウンタ２６のリセットを行なう。そしてステップＳ２において、カウンタ２６のリセット解除後セットリングタイムが経過するまで待ってからステップＳ３においてモータに対するＰＷＭ制御を開始する。
【００６５】
セットリングタイムは、Ｒ／Ｄコンバータ部１４がレゾルバからの回転角信号の示す値とカウンタ２６のカウント値とを一致させるために十分な時間である。
【００６６】
従来は、毎回シリアル転送を行なう場合に比べてＣＰＵの負担を軽減させるために、Ａ，Ｂ，Ｚ相の信号を受信して、ＣＰＵ内部のカウンタを増減させていた。しかし、図３のフローチャートを従来の図５のフローチャートと比較すると、本実施の形態においては初期のシリアル転送に関する制御が不要であるので、制御が簡単になりＣＰＵの負荷が一層低減されている。また、ＣＰＵが用いる電気角を示すカウンタとＲ／Ｄコンバータが用いるトラッキング用のカウンタとを同一のカウンタにまとめることによって、Ｒ／Ｄコンバータ部でトラッキング動作が生じたときにＣＰＵ側でずれた角度を認識するような図７で示した現象は原理的に発生しなくなる。
【００６７】
したがって、本実施の形態のモータ制御装置は、従来のＣＰＵとＲ／Ｄコンバータとを単に１チップに集積させたものよりも、回転角のデータの誤差発生の可能性を低減することができるとともにＣＰＵ負荷も低減されるという優れた効果を奏する。
【００６８】
なお、本実施の形態については、モータ制御装置は車両に適用されるものを例示したが、特に限定されるものではない。本実施の形態のモータ制御装置は、車両以外のモータにも好適に適用することができる。
【００６９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７０】
【図１】本発明のモータ制御回路が適用される車両１の構成を示すブロック図である。
【図２】本実施の形態の制御ＩＣ１０の構成を示すブロック図である。
【図３】図２におけるＣＰＵ４２の行なう動作を説明するためのフローチャートである。
【図４】従来の回転角検出装置の概略構成を示したブロック図である。
【図５】ＣＰＵ５４０が実行する処理を説明するためのフローチャートである。
【図６】カウンタにビット化けが生じる様子を説明するための図である。
【図７】ビット化けが発生した後のカウンタのカウント値の変化を説明するための図である。
【符号の説明】
【００７１】
１  車両、２  インバータ装置、４  モータジェネレータ、６  モータ制御回路、８，９  電流センサ、１０  制御ＩＣ、１２  レゾルバ、１４  コンバータ部、１５  レゾルバ一次巻線、１６，１７  レゾルバ二次巻線巻線、１８  減算器、１９  誤差検出部、２０  同期検波部、２２  積分器、２４  電圧制御発振器、２６  カウンタ、２７  コサインＲＯＭ、３０  サインＲＯＭ、２８，２９  乗算型Ｄ／Ａコンバータ、３２，３４  差動アンプ、３６  位相検出部、４０  マイコン部、４４  タイマ回路、５６  データバス、７０  汎用ポート、７６  システムコントローラ、８２  乗算器、８８  シフタ、９０  システムレジスタ、９２  汎用レジスタ、Ａ１，Ａ２，Ａ３  アンプ、ＭＧ  モータジェネレータ、ＴＭ０-ＴＭ４  タイマ。
【図１】
0005141149.tif 000002
【図２】
0005141149.tif 000003
【図３】
0005141149.tif 000004
【図４】
0005141149.tif 000005
【図５】
0005141149.tif 000006
【図６】
0005141149.tif 000007
【図７】
0005141149.tif 000008