(57)【特許請求の範囲】
【請求項１】
支持基板（１）、酸化物層（２）および薄い半導体層（３）を順番に含むセミコンダクタ−オン−インシュレータ型構造を処理する方法であって、
（ａ）前記薄い半導体層（３）上に、窒化シリコンまたは酸窒化シリコンのマスク（４）を形成して、前記層（３）の表面に、前記マスク（４）によって覆われておらず、所望のパターンに配置された、いわゆる露出エリア（３ａ）を画定するステップと、
（ｂ）中性雰囲気または制御された還元性雰囲気で、制御された温度条件および時間条件の下、熱処理を加えて、前記酸化物層（２）の酸素の少なくとも一部を前記薄い半導体層（３）を通して拡散させ、それによって前記所望のパターンに対応した前記酸化物層のエリア（２ａ）の酸化物の厚さの制御された低減を達成するステップと
を含み、ステップ（ａ）で、前記マスク（４）が、前記薄い半導体層（３）の厚さの中に少なくとも部分的に埋め込まれるように形成され、
前記マスク（４）は、前記半導体層（３）の材料を窒化することによって形成され、それにより前記半導体層の厚さの一部が消費され、
前記マスク（４）の底面（４ａ）と前記露出エリア（３ａ）の自由表面との間に含まれる前記マスク（４）の部分の厚さは、実質的に前記構造の前記酸化物層（２）の厚さの１．５倍に等しくなるように選択されることを特徴とする方法。
【請求項２】
前記マスク（４）の厚さは１ｎｍから５０ｎｍであり、前記窒化ステップは、窒素雰囲気中で、７００℃から１，０００℃の温度で前記構造をアニールすることによって実施されることを特徴とする請求項１に記載の方法。
【請求項３】
支持基板（１）、酸化物層（２）および薄い半導体層（３）を順番に含むセミコンダクタ−オン−インシュレータ型構造を処理する方法であって、
（ａ）前記薄い半導体層（３）上に、窒化シリコンまたは酸窒化シリコンのマスク（４）を形成して、前記層（３）の表面に、前記マスク（４）によって覆われておらず、所望のパターンに配置された、いわゆる露出エリア（３ａ）を画定するステップと、
（ｂ）中性雰囲気または制御された還元性雰囲気で、制御された温度条件および時間条件の下、熱処理を加えて、前記酸化物層（２）の酸素の少なくとも一部を前記薄い半導体層（３）を通して拡散させ、それによって前記所望のパターンに対応した前記酸化物層のエリア（２ａ）の酸化物の厚さの制御された低減を達成するステップと
を含み、ステップ（ａ）で、前記マスク（４）が、前記薄い半導体層（３）の厚さの中に少なくとも部分的に埋め込まれるように形成され、
前記マスク（４）は、前記半導体層（３）の表面に窒素を注入することによって形成されることを特徴とする方法。
【請求項４】
支持基板（１）、酸化物層（２）および薄い半導体層（３）を順番に含むセミコンダクタ−オン−インシュレータ型構造を処理する方法であって、
（ａ）前記薄い半導体層（３）上に、窒化シリコンまたは酸窒化シリコンのマスク（４）を形成して、前記層（３）の表面に、前記マスク（４）によって覆われておらず、所望のパターンに配置された、いわゆる露出エリア（３ａ）を画定するステップと、
（ｂ）中性雰囲気または制御された還元性雰囲気で、制御された温度条件および時間条件の下、熱処理を加えて、前記酸化物層（２）の酸素の少なくとも一部を前記薄い半導体層（３）を通して拡散させ、それによって前記所望のパターンに対応した前記酸化物層のエリア（２ａ）の酸化物の厚さの制御された低減を達成するステップと
を含み、ステップ（ａ）で、前記マスク（４）が、前記薄い半導体層（３）の厚さの中に少なくとも部分的に埋め込まれるように形成され、
前記ステップ（ａ）は、
（ｉ）前記薄い半導体層（３）をエッチングして、前記マスク（４）を形成することが想定される位置にトレンチ（３ｂ）を形成するステップと、
（ｉｉ）前記トレンチ（３ｂ）内に前記マスク（４）を形成するステップと
を含むことを特徴とする方法。
【請求項５】
ステップ（ｉ）で形成される前記トレンチ（３ｂ）は、実質的に前記構造の前記酸化物層（２）の厚さの１．５倍に等しい深さを有することを特徴とする請求項４に記載の方法。
【請求項６】
前記マスクは、前記マスクの表面（４ｂ）が、前記半導体層の前記露出エリア（３ａ）の表面と同一平面をなすように形成されることを特徴とする請求項４または５に記載の方法。
【請求項７】
前記マスクの厚さは１ｎｍから５０ｎｍであり、ステップ（ｉｉ）は、前記トレンチ（３ｂ）の窒素プラズマ処理もしくは窒化、または前記トレンチ（３ｂ）の半導体材料の表面での窒素注入を含むことを特徴とする請求項４から６のいずれかに記載の方法。
【請求項８】
前記マスク形成ステップ（ｉｉ）は、
−  ステップ（ｉ）で得た構造上に、前記トレンチ（３ｂ）の深さよりも大きな厚さにわたって窒化シリコンを付着させるステップと、
−  上記ステップで付着させた窒化シリコンを、前記半導体層の前記露出エリア（３ａ）に達するまで平坦化するステップと
を含むことを特徴とする請求項４から６のいずれかに記載の方法。
【請求項９】
前記半導体層（３）はシリコンでできており、５，０００Å未満、好ましくは２，５００Å未満の厚さを有することを特徴とする請求項１、３、または４のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板、酸化物層および薄い半導体層を順番に含むセミコンダクタ−オン−インシュレータ（ＳｅＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）型構造を処理する方法（ｐｒｏｃｅｓｓ）であって、中性雰囲気または制御された還元性雰囲気（ｎｅｕｔｒａｌ  ｏｒ  ｃｏｎｔｒｏｌｌｅｄ  ｒｅｄｕｃｉｎｇ  ａｔｍｏｓｐｈｅｒｅ）で、制御された温度条件および時間条件の下、熱処理を加えて、酸化物層の酸素の少なくとも一部を薄い半導体層を通して拡散させ、その結果として酸化物層を完全にまたは部分的に溶解（ｄｉｓｓｏｌｕｔｉｏｎ）する方法に関する。
【背景技術】
【０００２】
有利には、上述の処理は、局所的に、すなわち所望のパターンに対応するＳｅＯＩ構造の特定の領域の酸化物層を部分的にまたは完全に溶解し、同時に、初期酸化物層の残りの領域の酸化物層を保存するために、加えることができる。  
次いで、酸化物層の「局所溶解（ｌｏｃａｌ  ｄｉｓｓｏｌｕｔｉｏｎ）」を参照する。  
この結果、厚さが変動する酸化物層を有するＳｅＯＩ構造（部分溶解の場合）、またはハイブリッド（ｈｙｂｒｉｄ）構造、すなわち酸化物層が保存された「ＳｅＯＩ」エリア（ａｒｅａ）と酸化物層が完全に溶解した「バルク（ｂｕｌｋ）」層の両方を含む構造を得ることができる。  
このような構造を使用して、通常は異なる支持体上に製造される異なるタイプの電子構成部品（例えば「メモリ」構成部品と論理（ｌｏｇｉｃ）構成部品）を製造することができる。  
実際、マイクロプロセッサの製造業者はそれぞれ、論理構成部品およびメモリ構成部品を製造する技術を開発しているが、これらの２つのタイプの構成部品は一般に、異なるそれぞれの支持体（すなわちバルク基板またはＳｅＯＩ基板）上に製造される。
【０００３】
さらに、一方のタイプの支持体からもう一方のタイプの支持体への転換（ｓｈｉｆｔｉｎｇ）は、製造技術のかなりの変更を伴う。  
したがって、局所溶解の望ましい点は、その上に「論理」構成部品と「メモリ」構成部品の両方を製造することができる、「バルク」エリアと「ＳｅＯＩ」エリアとを含むプレートを、マイクロプロセッサの製造業者に提供し、同時に、マイクロプロセッサの製造業者が培った技術を維持することにある。  
実際、局所溶解技法の精度（ｐｒｅｃｉｓｉｏｎ）は、構成部品の「バルク」エリアと「ＳｅＯＩ」エリアを制御することを可能にする。
【０００４】
局所溶解は、薄い半導体層の表面にマスクを形成し、酸素の拡散を促進する熱処理を加えることによって実施することができる。  
このマスクは、酸素拡散障壁を形成する材料でできているため、酸素は、薄い半導体層の露出したエリア（以下、露出エリア）、すなわちマスクによって覆われていないエリアを通してしか拡散することができない。  
しかしながら、半導体層の下の酸素原子が消失すると、半導体層の表面が沈降（ｓｕｂｓｉｄｉｎｇ）する。
【０００５】
その結果、薄い半導体層がシリコンでできている場合には、溶解処理中に以下の２つの現象が観察される：
−  一方では、薄い半導体層を通した原子の拡散によって、酸化物層から酸素が消失する。この現象は、酸化物層の厚さのおよそ半分の沈降（ｓｕｂｓｉｄｅｎｃｅ）に寄与する。この値は、Ｓｉの体積とＳｉＯ２の体積の存在比０．４６に関連する。  
−  他方では、非常に揮発性の高いＳｉＯ複合体が溶解処理雰囲気中に混入することによって、薄い半導体層の表面からシリコンが消失する。この現象は、酸化物層の厚さの沈降に寄与する。実際、一対のＯ２原子は２原子のＳｉを消失させる。  
全体として、これらの２つの現象が組み合わさると、酸化物層の厚さの１．５倍程度の沈降が起こる。
【０００６】
半導体層の表面が平らでないことは、後の構成部品の形成にとって有害である。  
このトポグラフィ（ｔｏｐｏｇｒａｐｈｙ）は、局所溶解処理の結果得られる構造を示す図１において観察することができる。  
この構造は、基板１、１つの領域２ａが溶解した酸化物層２、およびところどころマスク４によって覆われた薄い半導体層３を含む。  
半導体層の露出エリア３ａでは、自由表面が、マスク４によって覆われたエリアの上面に対して高さの差を有する。  
これらのトポグラフィ上の欠陥は、薄い半導体層３上に構成部品を製造するのに有害である。  
そのため、特許文献１は、マスクを付着させた後に、マスクによって覆われていないシリコン表面にシリコンをエピタキシャル成長させるステップを実行することを想定している。  
露出エリアのシリコンのこの追加の厚さは、酸化物の溶解に起因する沈降を補償する。
しかしながら、このステップは、高コストであることが分かっており、処理プロセスに対して負の影響を有する。
【０００７】
さらに、半導体層の沈降に関連した高さの差を防ぐために表面を平坦化することを目指す機械化学型の研磨は、半導体層の厚さをかなりの程度に除去すると考えられ、半導体層の初期の厚さは、酸素の拡散を容易にするために薄くなるように選択されるため、このタイプの研磨を想定することは難しい。  
さらに、研磨は、半導体層の厚さの均一性を低下させる傾向を有する。  
さらに、このような研磨は、電子構成部品を製造するときにはその防止が追求される、この薄い層の表面の汚染を引き起こすであろう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−０４９７２５号公報
【非特許文献】
【０００９】
【非特許文献１】「Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ  Ｔｅｃｈｎｏｌｏｇｙ：Ｍａｔｅｒｉａｌｓ  ｔｏ  ＶＬＳＩ，２ｎｄ  Ｅｄｉｔｉｏｎ」、Ｊｅａｎ−Ｐｉｅｒｒｅ  Ｃｏｌｉｎｇｅ著、Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ社刊、５０〜５１ページ
【非特許文献２】Ｌ．Ｚｈｏｎｇ他、「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ６７」、３９５１（１９９５）
【非特許文献３】Ｏ．Ｋｏｎｏｎｃｈｕｋ他、「Ｉｎｔｅｒｎａｌ  Ｄｉｓｓｏｌｕｔｉｏｎ  ｏｆ  Ｂｕｒｉｅｄ  Ｏｘｉｄｅ  ｉｎ  ＳＯＩ  Ｗａｆｅｒｓ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｐｈｅｎｏｍｅｎａ  第１３１〜１３３巻（２００８）、１１３〜１１８ページ
【非特許文献４】Ｌｕｄｓｔｅｃｋ他、「Ｇｒｏｗｔｈ  ｍｏｄｅｌ  ｆｏｒ  ｔｈｉｎ  ｏｘｉｄｅｓ  ａｎｄ  ｏｘｉｄｅ  ｏｐｔｉｍｉｚａｔｉｏｎ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第９５巻、５号、２００４年３月
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的の１つは、処理終了後に可能な最も平坦な表面が得られるように、半導体層の表面の沈降を最小化することを可能にする、より経済的でより実施しやすい方法を明らかにすることにある。
【課題を解決するための手段】
【００１１】
本発明は、支持基板、酸化物層および薄い半導体層を順番に含むセミコンダクタ−オン−インシュレータ型構造を処理する方法であって、
ａ）薄い半導体層上に、窒化シリコンまたは酸窒化シリコンのマスクを形成して、前記層の表面に、マスクによって覆われておらず、所望のパターンに配置された、いわゆる露出エリアを画定するステップと、
ｂ）中性雰囲気または制御された還元性雰囲気で、制御された温度条件および時間条件の下、熱処理を加えて、酸化物層の酸素の少なくとも一部を薄い半導体層を通して拡散させ、それによって前記所望のパターンに対応した酸化物層のエリアの酸化物の厚さの制御された低減を達成するステップと
を含む方法に関する。
【００１２】
この方法は、ステップ（ａ）で、マスクが、薄い半導体層の厚さの中にマスクを少なくとも部分的に埋め込むように形成されることを特徴とする。なお、「少なくとも部分的に埋め込む」とは、マスクが、少なくとも部分的に、半導体層の厚さの中に形成されることを意味することが理解されよう。この構造を構成する任意の層について、その層の支持基板に最も近い面を「底面」と定義し、底面の反対側の面を「上面」と定義する。
【００１３】
一般に、ステップ（ａ）で、マスクの形成は、露出エリアに相補的なエリアの前記半導体層の厚さの少なくとも一部を消費することを含む。  
なお、「消費（ｃｏｎｓｕｍｐｔｉｏｎ）」とは、対象のエリアの半導体層の少なくとも一部の（例えばエッチングによる）消失または（別の材料への）変化（ｔｒａｎｓｆｏｒｍａｔｉｏｎ）を意味する。
【００１４】
本発明の第１の実施形態によれば、マスクは、半導体層の材料を窒化することによって形成され、その結果、半導体層の厚さの一部が消費される。  
この場合、マスクの底面と半導体層の露出エリアの自由表面との間に含まれるマスクの部分の厚さは、実質的に構造の酸化物層の厚さの１．５倍に等しくなるように選択される。
【００１５】
マスクの厚さは１ｎｍから５０ｎｍであることが好ましく、窒化ステップは、窒素雰囲気中で、７００℃から１，０００℃の温度で構造をアニールすることによって実施される。
【００１６】
窒化に代わる代替処理として、マスクは、半導体層の表面に窒素を注入することによって形成される。
【００１７】
第２の実施形態によれば、ステップ（ａ）は、
（ｉ）薄い半導体層をエッチングして、マスクを形成することが想定される位置にトレンチを形成するステップと、
（ｉｉ）前記トレンチ内にマスクを形成するステップと
を含む。
【００１８】
ステップ（ｉ）で形成されるトレンチは、実質的に構造の酸化物層の厚さの１．５倍に等しい深さを有することが好ましい。
【００１９】
特に有利な態様において、マスクは、マスクの上面が、半導体層の露出エリアの上面と同一平面をなすように形成される。  
マスクの厚さは１ｎｍから５０ｎｍであることが好ましく、ステップ（ｉｉ）は、トレンチの窒化、またはトレンチの半導体材料の表面での窒素注入を含む。
【００２０】
代替的実施形態によれば、マスク形成ステップ（ｉｉ）は、
−  ステップ（ｉ）で得た構造上に、トレンチの深さよりも大きな厚さにわたって窒化シリコンを付着させるステップと、
−  上記ステップで付着させた窒化シリコンを、半導体層の露出エリアに達するまで平坦化するステップと
を含む。  
特に有利な態様において、半導体層はシリコンでできており、５，０００Å未満、好ましくは２，５００Å未満の厚さを有する。
【００２１】
本発明の他の効果および利点は、添付された図を参照して以下の詳細な説明を読むとよりいっそう理解されよう。
【図面の簡単な説明】
【００２２】
【図１】先行技術に基づく局所化された酸化物溶解処理後のセミコンダクタ−オン−インシュレータ型構造を示す図である。
【図２Ａ】本発明の第１の実施形態の諸ステップを示す図である。
【図２Ｂ】本発明の第１の実施形態の諸ステップを示す図である。
【図２Ｃ】本発明の第１の実施形態の諸ステップを示す図である。
【図２Ｄ】本発明の第１の実施形態の諸ステップを示す図である。
【図３Ａ】本発明の第２の実施形態の諸ステップを示す図である。
【図３Ｂ】本発明の第２の実施形態の諸ステップを示す図である。
【図３Ｃ】本発明の第２の実施形態の諸ステップを示す図である。
【図３Ｄ】本発明の第２の実施形態の諸ステップを示す図である。
【図４Ａ】第２の実施形態の代替的実施形態を示す図である。
【図４Ｂ】第２の実施形態の代替的実施形態を示す図である。
【発明を実施するための形態】
【００２３】
局所溶解処理は、その底面（ｂａｓｅ）からその表面（ｓｕｒｆａｃｅ）へ、支持基板、酸化物層および半導体層を含むセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）型構造に加えられる。
【００２４】
次に、ＳｅＯＩ構造を得る手段を詳細に説明する。  
局所溶解法は、
ａ）薄い半導体層上にマスクを形成して、前記層の表面に、マスクによって覆われておらず、所望のパターンに配置された、いわゆる露出エリアを画定するステップと、
ｂ）中性雰囲気または制御された還元性雰囲気で、制御された温度条件および時間条件の下、熱処理を加えて、酸化物層の酸素の少なくとも一部を薄い半導体層を通して拡散させ、それによって前記所望のパターンに対応した酸化物層のエリアの酸化物の厚さの制御された低減を達成するステップと
を含む。
【００２５】
（初期ＳｅＯＩ構造の形成）
溶解処理は、その底面からその表面へ、支持基板、酸化物層および半導体層を順番に含むセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）構造に加えられる。
【００２６】
支持基板は実質的に、ＳｅＯＩ構造に対する補剛材（ｓｔｉｆｆｅｎｅｒ）の働きをする。  
そのために、支持基板は一般に、数百マイクロメートル程度の厚さを有する。
【００２７】
支持基板は、バルク基板または複合基板、すなわち異なる材料の少なくとも２つの層のスタック（ｓｔａｃｋ）からなる基板とすることができる。  
したがって、支持基板は、Ｓｉ、ＧａＮまたはサファイアのうちの１つを、それらの単結晶または多結晶の形で含むことができる。
【００２８】
半導体層は、Ｓｉ、Ｇｅ、ＳｉＧｅなどの少なくとも１種の半導体材料を含む。  
任意選択で、半導体層を複合層、すなわち半導体材料層のスタックからなる層とすることができる。  
半導体層の材料は、単結晶、多結晶または非晶質とすることができる。半導体層は、多孔質または無孔とすることができ、ドープまたは無ドープとすることができる。  
特に有利な態様では、半導体層が、電子構成部品を受け取るように設計される。
【００２９】
十分に迅速な酸素の拡散を可能にするため、薄い半導体層は、５，０００Å未満、好ましくは２，５００Å未満の厚さを有する。実際、半導体層が厚いほど、酸化物の溶解速度は遅い。  
このように、５，０００Åよりも大きな厚さを有する半導体層を通した酸素の拡散は非常に遅く、そのため、このような拡散は工業的に不利である。
【００３０】
酸化物層は、構造内の支持基板と半導体層の間に埋め込まれており、当技術分野の用語において、この酸化物層は一般に、頭字語ＢＯＸ（「Ｂｕｒｉｅｄ  Ｏｘｉｄｅ  Ｌａｙｅｒ（埋込み酸化物層）」）によって表される。
【００３１】
ＳｅＯＩ構造は、接合を含む、当業者に知られている任意の層転移（ｌａｙｅｒ  ｔｒａｎｓｆｅｒ）技法によって製造される。  
これらの技法の中で、ＳｍａｒｔＣｕｔ（登録商標）プロセスを参照することができ、このプロセスは主に、
（ｉ）支持基板上または半導体層を含むドナー（ｄｏｎｏｒ）基板上に酸化物層を形成するステップと、
（ｉｉ）転移させる薄い半導体層を画定する脆化（ｅｍｂｒｉｔｔｌｅｍｅｎｔ）エリアをドナー基板内に形成するステップと、
（ｉｉｉ）酸化物層を接合界面に置いてドナー基板を支持基板に接合するステップと、
（ｉｖ）薄い半導体材料を支持基板へ転移させるために、脆化エリアに沿ってドナー基板を破壊するステップと
を含む。
【００３２】
このプロセスは当業者に知られており、したがってここで詳細に説明することはしない。例えば非特許文献１を参照することができる。  
同様に、半導体層を含むドナー基板を支持基板上に接合するステップであり、一方または両方の基板が酸化物層で覆われた、ステップと、次いで、ドナー基板の裏面からドナー基板の厚さを低減させて、支持基板上に薄い半導体層だけを残すステップとからなるプロセスを使用することも可能である。
【００３３】
次に、その結果得られたＳｅＯＩ構造を従来の仕上げ処理（研磨、平坦化、清浄化．．．）にかけることができる。  
ＳｅＯＩ構造を形成するこれらのプロセスでは、例えば熱酸化（この場合、酸化物は、酸化を受けた基板の材料の酸化物である）によって、または酸化シリコン（ＳｉＯ２）を付着させることによって、ドナー基板上または支持基板上に酸化物層を形成する。  
同様に、酸化物層を、雰囲気と接触したドナー基板および／または支持基板の自然酸化（ｎａｔｕｒａｌ  ｏｘｉｄａｔｉｏｎ）に由来する自然酸化物（ｎａｔｉｖｅ  ｏｘｉｄｅ）の層とすることもできる。
【００３４】
他方、ＳＩＭＯＸプロセスによって得たＳＯＩ構造に対して実施した試験では、酸化物溶解を観察することができず、これは、酸化物を得る方法に起因するより低品質の酸化物によるものと考えられた。この点に関しては、非特許文献２を参照することができる。  
なお、接合前に、接触する一方または両方の表面に対して、当業者によく知られている清浄化ステップまたはプラズマ活性化ステップを実施して、接合エネルギーを増大させることもできる。  
溶解処理の継続時間を制限するため、ＳｅＯＩ構造の酸化物層は一般に、微細な厚さまたは超微細な厚さ、すなわち５０Åから１，０００Å、好ましくは１００Åから２５０Åの厚さを有する。
【００３５】
（溶解処理）
この説明の残りの部分の全体を通じて、記載する例は、薄い半導体層がシリコンでできた構造、すなわち「シリコン−オン−インシュレータ」（ＳＯＩ：Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）構造に溶解処理を加える例である。  
ＳＯＩ構造内の酸化物を溶解する機構については非特許文献３に詳細に記述されており、当該文献を参照することができる。  
この処理の間、ＳＯＩ構造は、中性雰囲気または還元性雰囲気を形成するためにガス流を発生させた炉の中に置かれる。  
したがって、このガス流は、アルゴン、水素および／またはアルゴンと水素の混合物を含むことができる。
【００３６】
溶解現象は、雰囲気中の酸素濃度と酸化物層の表面の酸素濃度との間に十分な勾配（ｇｒａｄｉｅｎｔ）が存在するときにしか起こらないことに留意することは重要である。
【００３７】
したがって、炉内の雰囲気の酸素含量は１０ｐｐｍ未満であるべきであり、漏れを考慮すると、ガス流中の酸素含量は１ｐｐｍ未満である必要があると求められる。  
この点に関しては、非特許文献４を参照することができる。
【００３８】
これらの条件は従来の炉（ｏｖｅｎ）では達成することができない。従来の炉は、あまりに多くの漏れを発生させるため、このような低い含量を達成することができない。炉は、最適な密封が得られるように特別に設計すべきである（接合部を回避するための部品数の低減、切れ目のない（ｓｏｌｉｄ）部品の使用．．．）。  
他方、雰囲気中の酸素濃度が１０ｐｐｍよりも大きいと、溶解が止まり、露出したシリコンの酸化が促進される。
【００３９】
ＳＯＩの場合には、１，１００℃から１，３００℃、好ましくは１，２００℃程度の温度の溶解処理を加える。  
実際、温度が高いほど、酸化物の溶解速度は大きくなる。しかしながら、処理温度は、シリコンの融解温度よりも低く維持すべきである。  
例えば、１，０００Åの薄いシリコン層の下の厚さ２０Åの酸化物を溶解するための熱処理条件は、１，１００℃で２時間、１，２００℃で１０分または１，２５０℃で４分である。しかしながら、これらの値は特に、溶解炉内の酸素の残留濃度によって変動することが強調される。その結果、より大きな厚さの溶解も観察されている。
【００４０】
（マスクの形成）
上述のとおり、半導体層上にマスクを選択的に形成して、酸化物の厚さを低減させたい酸化物層のエリアに対応する半導体層のエリアを露出させる。  
この場合、「対応する」は、半導体層の全ての露出エリアによって画定されるパターンが、酸化物の厚さを低減させたい酸化物層のエリアがその中に配置された所望のパターンと同一であることを意味することが理解されよう。  
言い換えると、マスクは、前記所望のパターンに相補的な半導体層のエリアだけを覆う。  
そのために、マスクは一般に、マスクを付着させる半導体層のエリアを画定することを可能にする従来のフォトリソグラフィ技法を使用することによって選択的に形成される。
【００４１】
このマスク形成プロセスは一般に、以下の逐次ステップを含む：
−  半導体層の表面全体に、マスクを構成する能力を有する窒化シリコンＳｉｘＮｙ層（例えばＳｉ３Ｎ４）を、付着によって形成するステップ。  
−  ＳｉｘＮｙ層の表面全体に感光性樹脂層を付着させるステップ。  
−  フォトリソグラフィマスクを通して樹脂を局所的に露光するステップ。  
−  露光したエリアを、例えば溶媒中での溶解によって選択的に排除するステップ。  
−  次に、樹脂中に形成された開口を通して、ＳｉｘＮｙ層の露出エリアをエッチングするステップ。このエッチングは一般に、樹脂が抵抗性を示すドライエッチング（プラズマ）プロセスである。他方、ＳｉｘＮｙはこのプラズマによってエッチングされる。
【００４２】
このマスクは、酸素原子の拡散を妨げる障壁を形成する材料でできている。  
このマスクはさらに、処理条件に耐えるタイプのマスクである。  
したがって、窒化シリコン（一般式はＳｉｘＮｙ、化学量論係数の対（ｘ，ｙ）はさまざまな値をとりうる）は、実施する（すなわち付着させ、次いで溶解処理後に除去する）のが容易であり、シリコンを汚染しないため、マスクを形成するための好ましい材料である。  
しかしながら、マスクの形成には、酸素の拡散を妨げる障壁を形成し、処理条件に耐える他の任意の材料を使用することができる。  
マスクの厚さは一般に１ｎｍから５０ｎｍ、好ましくは２０ｎｍ程度である。  
溶解処理後、マスクは、ドライエッチングまたはウェットエッチングによって除去することができる。
【００４３】
一般的に言えば、本発明は、半導体層の厚さの中にマスクを少なくとも部分的に埋め込むことによって、沈降に起因する高さの差を減らすことを提案する。  
この場合、用語「埋め込む」は、マスクの底面（すなわち、自由表面の反対側の、半導体層の材料と接触した面）が、半導体層の材料の厚さの中に位置することを意味すると理解されよう。言い換えると、マスクの底面の高さが、半導体層の露出エリアの表面の高さよりも低い。
【００４４】
本発明は、マスクが部分的に埋め込まれている場合、すなわちマスクの自由表面（または上面）の高さが半導体層の露出した表面の高さよりも高い場合、およびマスクの上面の高さが半導体層の露出した表面の高さと同じである場合を考慮し、このマスクは「埋込み」マスクと呼ばれる。
【００４５】
図２Ａから２Ｄに示す本発明の第１の実施形態によれば、マスクによって覆われることが意図されたシリコン層のエリアを選択的に窒化するプロセスによって、ＳｉｘＮｙマスクを形成する。
【００４６】
図２Ａを参照すると、そのために、雰囲気にさらされることが意図されたシリコン層３のエリア３ａを窒化処理から保護する。  
この点に関しては、感光性樹脂を付着させること、所望のエリアを重合させるためにマスクを通して樹脂を露光すること、および次いで重合していない樹脂を除去するためにエッチングすることを含む、当業者によく知られているフォトリソグラフィステップを実施して、エリア３ａだけを保護樹脂５で覆う。  
次に、構造の窒化処理を実施する。エリア３ａは保護樹脂５によって保護されているため、保護されていない相補的な領域だけが窒化処理を受ける。
【００４７】
上述の従来のマスク形成プロセスとは逆に、窒化は、図２Ｂに示すように、マスク４の底面４ａ（すなわちマスク４の自由表面の反対側のマスク４の面）の高さが、シリコン層の露出エリア３ａの自由表面の高さよりも低くなるような態様で、シリコン層３の材料の一部を消費する効果を有する。  
そのため、より厚いＳｉｘＮｙ層４が形成されるほど、この層の底面４ａはシリコン層３の厚さの中へより深く埋め込まれる。  
特に有利な態様では、マスクの埋め込まれた部分の厚さが実質的に酸化物層２の厚さの１．５倍に等しくなるように、窒化プロセスのパラメータを調整する。  
その結果、マスク４の厚さの下部（埋め込まれた部分）は、露出エリア３ａの自由表面の高さよりも下に位置し、上部は上に位置する。
【００４８】
図２Ｃを参照すると、マスク４を形成した後に保護樹脂５を除去して、エリア３ａを露出させる。  
次に、上述の条件で溶解を実施する。
【００４９】
溶解処理完了後、露出エリア３ａの自由表面の高さは、酸化物層２の初期の厚さの１．５倍程度低下している。溶解処理の結果得られる構造を図２Ｄに示す。  
その結果、露出エリア３ａの自由表面の高さは、マスクによって覆われたエリアの高さと実質的に同じになる。  
したがって、半導体層の表面の沈降は観察されない。  
その結果、最終シリコン層が実質的に平らな表面を有するため、構成部品の形成により好都合なトポグラフィが得られる。
【００５０】
窒化に代わる有利な代替処理として、（図２Ａに示すように）保護樹脂５によって覆われた半導体構造に窒素プラズマ処理を加えることによって、マスク４を形成することもできる。  
このようなプラズマ処理では、構造を周囲雰囲気（ａｍｂｉｅｎｔ  ａｔｍｏｓｐｈｅｒ）に戻したときに、酸窒化シリコン（一般式はＳｉＯＮ、化学量論係数はさまざまな値をとりうる）製のマスクが形成される。
【００５１】
このプラズマ処理は主に２つの効果を有する。  
第１の効果は、半導体層の表面をエッチングし、それによってこの層にトレンチを形成することである。その結果、プラズマ処理の持続時間および強度に応じた深さ５ｎｍから２０ｎｍのトレンチを形成することが可能である。  
プラズマ処理の第２の効果は、半導体層の露出したエリアの厚さ約５ｎｍから１０ｎｍの上部領域の性質を変化させ、それによってＳｉＯＮマスクを形成することである。  
この処理はしたがって、マスクを形成する非常に単純な方法を構成する。
【００５２】
より深いトレンチが必要な場合にはそのようなトレンチをエッチングするために、前記窒素プラズマ処理の前に、（強度および持続時間を調整することによって）より積極的（ａｇｇｒｅｓｓｉｖｅ）なプラズマ処理を実行することができる。  
実施が容易なことに加えて、この窒素プラズマ処理は、溶解後に都合のよいトポグラフィを与える薄い（すなわち数ナノメートル、例えば５ｎｍの）埋込みマスクを形成することを可能にする。
【００５３】
（この第１の実施形態に関連した例）
出発点は、その底面からその表面へ、基板、厚さ１０ｎｍの酸化物層および厚さ７０ｎｍの薄いシリコン層を含むＳＯＩ構造である。  
この薄いシリコン層上に、溶解熱処理の雰囲気にさらされることが意図されたエリアを保護するように、樹脂パターンを形成する。
【００５４】
次に、窒素雰囲気の下、７００℃から１，０００℃の温度でアニールを実施して、樹脂によって覆われてないシリコン層のエリア上にＳｉｘＮｙマスクを形成する。  
保護樹脂を除去した後、シリコン内に部分的に埋め込まれた全厚３０ｎｍのＳｉｘＮｙマスクが得られる。  
あるいは、樹脂によって覆われてないシリコン層のエリア上に厚さ約５ｎｍのＳｉＯＮマスクを形成するため、窒素プラズマ処理を実施する。  
次いで、シリコン層の露出エリアに対応するエリアの酸化物層の厚さ全体を溶解するため、１，２００℃、１時間の上述の溶解処理を加える。
【００５５】
図３Ａから３Ｄに示す第２の実施形態によれば、局所溶解処理の間に露出させることが意図されたエリア３ａを保護樹脂５によって保護する。そのために、当業者によく知られているフォトリソグラフィ技法を上述のとおりに実施する。
【００５６】
図３Ａを参照すると、次に、シリコン層３の表面の保護されていない領域をエッチングして、特定の深さのトレンチ３ｂを形成する。そのために、例えばプラズマエッチングなどのドライエッチングを実施する。
【００５７】
図３Ｂを参照すると、第１の実施形態で記載した窒化処理と同様の窒化処理を実施する。  
この窒化の効果は、トレンチ３ｂ内にＳｉｘＮｙマスクを形成し、同時に、同様に層３のシリコンの一部を消費することである。  
トレンチ３ｂの深さとこのようにして形成されるマスク４ｂの厚さとを適合させることによって、マスクの上面４ｂが、溶解処理の間に露出させることが意図されたエリア３ａの上面と同一平面をなすことを保証することができる。  
特に有利な態様では、マスクの埋め込まれた部分の厚さが酸化物層２の厚さの１．５倍程度となるように、トレンチ３ｂの深さを決定する。  
その結果、シリコン層の露出エリア３ａは、マスク４によって覆われたエリアに対して、酸化物層の厚さの１．５倍程度の追加された厚さを有する。  
上述の窒素プラズマ処理を実行することによって、トレンチを形成するステップとマスクを形成するステップとを同時に実行することができることを特筆することができる。この場合、マスクは酸窒化シリコンからなる。
【００５８】
図３Ｃを参照すると、溶解処理の前に保護樹脂５を除去して、エリア３ａを露出させる。  
その結果、この初期の追加された厚さは、図３Ｄに見られるように、局所溶解処理後の露出エリアの沈降を補償する。
【００５９】
図４Ａおよび４Ｂに示す第２の実施形態の代替的実施形態によれば、以下のステップを逐次的に実施することができる。  
第２の実施形態の場合と同様に、溶解処理にさらされることが意図された半導体層３のエリア３ａを保護樹脂で保護した後に（図３Ａ参照）、トレンチ３ｂを形成する。
【００６０】
図４Ａを参照すると、次に前記保護樹脂を除去し、次いでＳＯＩの表面全体、すなわちトレンチ３ｂ内と露出させることが意図されたエリア３ａ上の両方に窒化シリコンを付着させ、付着させた窒化シリコンの表面の輪郭とエッチングされたシリコン層３の表面の輪郭とが平行な構造を得る。その結果、特にトレンチ３ｂが窒化シリコン４で満たされる。
【００６１】
図４Ｂに示す後続のステップでは、ＣＭＰ（化学機械平坦化（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｌａｎａｒｉｚａｔｉｏｎ））によって、窒化シリコンの表面を、溶解処理にさらされることが意図されたシリコン層のエリア３ａの上面に達するまで平坦化する。  
次いで、その結果得られた構造に溶解処理を加えることができる。
【００６２】
（この代替的実施形態に関連した例）
出発点は、その底面からその表面へ、基板、厚さ１０ｎｍの酸化物層および厚さ７０ｎｍの薄いシリコン層を含むＳＯＩ構造である。  
この薄いシリコン層上に、溶解熱処理の雰囲気にさらされることが意図されたエリアを保護するように、樹脂パターンを形成する。  
樹脂によって保護されていないエリアに、ドライエッチングによって深さ１５ｎｍのトレンチを形成し、次いで保護樹脂を除去する。
【００６３】
次いで、その結果得られた構造の表面全体に、ＳｉｘＮｙを、トレンチの深さよりも大きな厚さにわたって付着させる。  
次に、ＣＭＰによって窒化シリコンの平坦化を実施する。  
次いで、シリコン層の露出エリアに対応するエリアの酸化物層の厚さ全体を溶解するため、１，２００℃、１時間の上述の溶解処理を加える。  
第１の実施形態および第２の実施形態で実施される窒化処理に代わる代替処理によれば、シリコン半導体層への低エネルギー窒素注入によってＳｉｘＮｙマスクを形成することができる。
【００６４】
注入前に、マスクを形成することが意図されていない半導体層のエリアにおける窒素イオンの注入に対する障害物を形成するのに十分な厚さのマスクで、半導体層の表面を覆う。  
シリコンマトリックス内に注入された窒素イオンは半導体層の表面にＳｉｘＮｙを形成する。  
当業者であれば、マスクに対する所望の厚さにわたって窒化シリコンを形成するための注入パラメータ（ドーズ量、エネルギー）を決定することができるであろう。
【図１】
0005351271.tif 000002
【図２Ａ】
0005351271.tif 000003
【図２Ｂ】
0005351271.tif 000004
【図２Ｃ】
0005351271.tif 000005
【図２Ｄ】
0005351271.tif 000006
【図３Ａ】
0005351271.tif 000007
【図３Ｂ】
0005351271.tif 000008
【図３Ｃ】
0005351271.tif 000009
【図３Ｄ】
0005351271.tif 000010
【図４Ａ】
0005351271.tif 000011
【図４Ｂ】
0005351271.tif 000012