(57)【特許請求の範囲】
【請求項１】
１つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
供給される第１電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部と、
前記バッファ部に前記第１電圧を供給する安定化電源部と、を備え、
前記安定化電源部が、前記第１電圧以上の第２電圧及び前記第１電圧以下の第３電圧を電源電圧として用いて、前記第１電圧を生成するものであり、
前記安定化電源部が、前記第２電圧または前記第３電圧が入力される入力端子と、前記第１電圧を出力する出力端子と、接地される接地端子とを有する三端子レギュレータであることを特徴とする駆動装置。
【請求項２】
１つの前記第１電圧を前記バッファ部に供給するための前記安定化電源部を、複数備えることを特徴とする請求項１に記載の駆動装置。
【請求項３】
１つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
供給される第１電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部と、
前記バッファ部に前記第１電圧を供給する安定化電源部と、を備え、
前記安定化電源部が、前記第１電圧以上の第２電圧及び前記第１電圧以下の第３電圧を電源電圧として用いて、前記第１電圧を生成するものであり、
１つの前記第１電圧を前記バッファ部に供給するための前記安定化電源部を、複数備えることを特徴とする駆動装置。
【請求項４】
前記安定化電源部に、前記バッファ部に供給すべき電圧値である第４電圧が入力され、
前記安定化電源部は、前記第４電圧と等しくなるように前記第１電圧を生成することを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記安定化電源部が、前記第４電圧が非反転入力端子に入力され、前記第２電圧及び前記第３電圧が電源端子に入力され、出力端子が出力する前記第１電圧が反転入力端子に入力されるオペアンプから成ることを特徴とする請求項４に記載の駆動装置。
【請求項６】
前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、前記第１電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプから成ることを特徴とする請求項１〜５の何れか１項に記載の駆動装置。
【請求項７】
２つの前記安定化電源部を備え、
一方の前記安定化電源部が供給する前記第１電圧が、前記バッファ部の高圧側の電源電圧であり、
他方の前記安定化電源部が供給する前記第１電圧が、前記バッファ部の低圧側の電源電圧であることを特徴とする請求項１〜６の何れか１項に記載の駆動装置。
【請求項８】
マトリクス状に配置される前記絵素のうち前記補助容量線に沿って配列されるそれぞれを構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、
さらに備えることを特徴とする請求項１〜７の何れか１項に記載の駆動装置。
【請求項９】
請求項８に記載の駆動装置を、少なくとも１つ備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はワードプロセッサやパーソナルコンピュータ、テレビジョン装置などに代表される電子機器に用いられる表示装置に関する。特に、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、高精細、薄型、軽量及び低消費電力等の優れた特長を有する液晶表示装置が、普及している。液晶表示装置の普及に伴い、様々な課題についての改善が検討されているが、その一つにγ特性（絵素の階調データと表示輝度との関係。以下同じ。）の視野角依存性がある。この課題は、液晶表示装置の正面方向観察時のγ特性と、斜方向観察時のγ特性とが異なることである。具体的に例えば、正面方向観察時の表示輝度が適正であっても、斜方向観察時の表示輝度が正面方向観察時よりも大きくなることで白っぽく見える（白浮きする）ことであり、写真やテレビ放送等を表示する際に顕著になる。
【０００３】
この課題を改善するべく、特許文献１では「マルチ絵素駆動」と呼ばれる技術が提案されている。このマルチ絵素駆動は、１つの絵素を、表示輝度を異ならせることが可能な複数の副絵素で構成することで、斜方向観察時の表示輝度を、正面方向観察時の表示輝度に近づけるものである。具体的に、マルチ絵素駆動は、１つの絵素を構成する複数の副絵素の表示輝度を異ならせるとともに、当該複数の絵素の平均の表示輝度を、目標とする（正面観察時の）表示輝度にするものである。
【０００４】
このマルチ絵素駆動について、以下図面を参照して説明する。図１１は、液晶表示装置のγ特性を示すグラフである。なお、図１１に示すグラフにおいて、横軸は絵素の階調データ（絵素に印加する電圧であり、本例では０〜２５５の２５６階調）Ｘ、縦軸は輝度比（階調データＸの輝度をＬＸとしたとき、（ＬＸ−Ｌ０）／（Ｌ２５５−Ｌ０））である。図１１に示すグラフでは、上記のマルチ絵素駆動を行わない液晶表示装置における正面方向観察時のγ特性を実線で示し、当該液晶表示装置における斜方向観察時のγ特性を破線で示している。さらに、図１１に示すグラフでは、上記のマルチ絵素駆動を行う液晶表示装置における斜方向観察時のγ特性を一点鎖線で示している。
【０００５】
図１１に示すように、上記のマルチ絵素駆動を行わない液晶表示装置では、斜方向観察時の表示輝度が、正面方向観察時の表示輝度よりも大きくなる（白浮きする）。特に、暗輝度付近（階調データＸが、最小値０の付近）及び明輝度（階調データＸが、最大値２５５の付近）から離れた中間調の表示輝度ほど、差が大きくなる（白浮きが顕著になる）。これに対して、マルチ絵素駆動を行う液晶表示装置では、中間調であっても、斜方向観察時の表示輝度が、正面方向観察時の表示輝度に近いものとなる。これは、マルチ絵素駆動では、１つの絵素を構成する複数の副絵素が、表示輝度のズレが小さい明輝度付近及び暗輝度付近の表示を行うとともに、目標とする表示輝度を当該副絵素の表示輝度の平均で表現するためである。
【０００６】
図１２は、マルチ絵素駆動を行う表示装置の１つの絵素の構成例を示す回路図である。図１２に示すように、マルチ絵素駆動を行う表示装置の１つの絵素ＰＥは、複数の副絵素ＳＰＥ１、ＳＰＥ２で構成されている。副絵素ＳＰＥ１は、液晶容量ＬＳ１と補助容量ＣＣＳ１とを備え、液晶容量ＬＳ１の一端及び補助容量ＣＣＳ１の一端に、ＴＦＴ（Thin Film Transistor）ｔ１のドレイン電極が接続される。また、液晶容量ＬＳ１の他端には対向電極ＣＯＭが接続され、対向電極電圧（以下、コモン電圧とする）が印加され得る。一方、補助容量ＣＣＳ１の他端には補助容量線ＣＳＬ１が接続され、補助容量駆動電圧（以下、ＣＳ電圧とする）が印加され得る。同様に、副絵素ＳＰＥ２は、液晶容量ＬＳ２と補助容量ＣＣＳ２とを備え、液晶容量ＬＳ２の一端及び補助容量ＣＣＳ２の一端に、ＴＦＴｔ２のドレイン電極が接続される。また、液晶容量ＬＳ２の他端には対向電極ＣＯＭが接続され、コモン電圧が印加され得る。一方、補助容量ＣＣＳ２の他端には補助容量線ＣＳＬ２が接続され、ＣＳ電圧が印加され得る。また、ＴＦＴｔ１、ｔ２のゲート電極には、共通（同一）の走査線ＧＬに接続され、ＴＦＴｔ１、ｔ２のソース電極には、共通（同一）の信号線ＳＬが接続されている。なお、以下の説明において、この図１２を随時参照する。
【０００７】
絵素ＰＥは、行方向及び列方向に複数整列して（マトリクス状に）配置される。同一行に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の走査線ＧＬが接続され、同一の走査線電圧が印加され得る。また、同一列に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の信号線ＳＬが接続され、同一の信号線電圧が印加され得る。また、全ての絵素ＰＥの液晶容量ＬＳ１，ＬＳ２には、同一の対向電極ＣＯＭが接続され、同一のコモン電圧が印加され得る。
【０００８】
これに対して、１つの絵素ＰＥが備える補助容量ＣＣＳ１，ＣＣＳ２には、異なる補助容量線ＣＳＬ１，ＣＳＬ２が接続され、異なるＣＳ電圧が印加され得る。ただし、同一行に配置される絵素ＰＥについて、それぞれの副絵素ＳＰＥ１の補助容量ＣＣＳ１には同一の補助容量線ＣＳＬ１が接続され、それぞれの副絵素ＳＰＥ２の補助容量ＣＣＳ２には同一の補助容量線ＣＳＬ２が接続される。
【０００９】
図１３は、図１２に示すそれぞれの副絵素に印加される信号線電圧及びＣＳ電圧の波形例を示すグラフである。図中上側のグラフが、図１２の副絵素ＳＰＥ１に印加される信号線電圧及びＣＳ電圧の波形例を示したものであり、図中下側のグラフが、図１２の副絵素ＳＰＥ２に印加される信号線電圧及びＣＳ電圧の波形例を示したものである。なお、図１２に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。また、図１３に示す例は、所定の期間毎に液晶に印加する電圧の極性を反転する、ＡＣ（Alternating Current）駆動を行う場合のものである。
【００１０】
上述のように、ＴＦＴｔ１、ｔ２には、同一の信号線電圧及び同一の走査線電圧が印加される。そのため、図１３に示すように、ＴＦＴｔ１、ｔ２を介して副絵素ＳＰＥ１，ＳＰＥ２に印加される信号線電圧は、同一となる。しかし、補助容量線ＣＳＬ１，ＣＳＬ２を介して補助容量ＣＣＳ１，ＣＣＳ２に印加されるＣＳ電圧は、異なり得る。そのため、図１３に示すように、副絵素ＳＰＥ１に印加される電圧Ｖａと、副絵素ＳＰＥ２に印加される電圧Ｖｂとは、異なり得る。これにより、副絵素ＳＰＥ１、ＳＰＥ２の表示輝度を、異ならせることが可能になる。このとき、マルチ絵素駆動を行わない液晶表示装置において、目標の表示輝度を得るために絵素に印加する電圧をＶｍとすると、絵素ＰＥが当該目標の表示輝度を得ようとする場合、Ｖｍ＝（Ｖａ＋Ｖｂ）／２を満たすように電圧Ｖａ，Ｖｂをそれぞれ選択すると、好ましい。
【００１１】
なお、図１３では、副絵素ＳＰＥ１に印加されるＣＳ電圧と、副絵素ＳＰＥ２に印加されるＣＳ電圧とが、等しい振幅及び周波数であるが位相が１８０度異なるものを、例示している。この場合、信号線電圧の反転に同期して、副絵素ＳＰＥ１，ＳＰＥ２のそれぞれに印加するＣＳ電圧を反転させることで、所望の電圧Ｖａ，Ｖｂが副絵素ＳＰＥ１、ＳＰＥ２に印加されるようにする。
【００１２】
ところで、高精細の画像を表示する液晶表示装置では、水平走査期間（１行の絵素ＰＥを対象として電圧を印加する期間）が短くなり、かつ補助容量ＣＣＳ１，ＣＣＳ２の数が多くなる。そのため、ＣＳ電圧の波形が、意図した波形から鈍ることが生じ得る。さらに、この波形鈍りの程度は、絵素ＰＥの配置場所によって異なる。このため、副絵素ＳＰＥ１，ＳＰＥ２に印加される実効的な電圧が、絵素ＰＥの配置場所によって異なることで、表示輝度のムラが発生し得る。
【００１３】
この問題に対して、特許文献２では、ＣＳ電圧の反転を１水平走査期間よりも長くすることで、上記の表示輝度のムラを低減する方法が提案されている。この方法について、図面を参照して説明する。図１４は、表示輝度のムラを低減するＣＳ電圧の波形例を示すグラフである。また、図１５は、図１４に示すＣＳ電圧が適用される液晶表示装置の構成例を示す回路図である。また、図１６は、図１５に示す液晶表示装置の各部の配置例を示す回路図である。なお、図１４に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００１４】
図１４は、それぞれのＣＳ電圧が、２水平走査期間毎に反転する（即ち、４水平走査期間を１周期とする）場合を例示している。本例の場合、位相が１水平走査期間（９０度）ずつずれたＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４の、４種類のＣＳ電圧を用意する必要がある。なお、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２と、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４とは、それぞれ位相が２水平走査期間（１８０度）異なる。また、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ３と、ＣＳ電圧ＣＳＶＸ２及びＣＳ電圧ＣＳＶＸ４とは、それぞれ位相が１水平走査期間（９０度）異なる。
【００１５】
また、図１５に示すように、上記のＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４は、補助容量基幹線ＣＳＬＸと当該補助容量基幹線ＣＳＬＸから引き出される上述の補助容量線ＣＳＬ１，ＣＳＬ２とを介して、各行に配置される絵素ＰＥを構成する副絵素ＳＰＥ１，ＳＰＥ２にそれぞれ印加される。ある行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２に、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２が印加される場合、当該絵素ＰＥと隣接する行の絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２には、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４が印加される。なお、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ１が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ２が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ３が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ４が印加される。
【００１６】
上述のように、補助容量線ＣＳＬ１，ＣＳＬ２は、同一行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２のそれぞれに対して同じＣＳ電圧を印加するべく、行方向に延在する。補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２が容易に引き出されるようにすべく、補助容量線ＣＳＬ１，ＣＳＬ２と直交するように（列方向に延在するように）配置される。また、補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２の両端にそれぞれ配置される。
【００１７】
また、図１６に示すように、液晶表示装置１００（特に、液晶表示パネル）は、ゲートドライバ１１０と、ソースドライバ１２０と、ガラス基板１３０と、を備える。ガラス基板１３０には、絵素ＰＥや、走査線ＧＬ、補助容量基幹線ＣＳＬＸ、補助容量線ＣＳＬ１，ＣＳＬ２、信号線ＳＬ、ゲートドライバ１１０を制御するためのゲートドライバ制御信号が印加されるゲートドライバ制御信号線ＣＧＬのそれぞれが形成される。ゲートドライバ制御信号線ＣＧＬ及び補助容量基幹線ＣＳＬＸには、例えば、不図示のコントローラが生成したゲートドライバ制御信号及びＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４が印加される。
【００１８】
ゲートドライバ１１０は、ゲートドライバ制御信号線ＣＧＬを介して入力されるゲートドライバ制御信号に基づいて、走査線電圧を生成して走査線ＧＬに印加する走査線電圧生成部１１１を備える。同様に、ソースドライバ１２０は、入力されるソースドライバ制御信号（例えば、不図示のコントローラが生成）に基づいて、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部１２１を備える。また、ゲートドライバ１１０は、列方向に沿って複数備えられ得る。図１６に示すように、１つの液晶表示装置１００にゲートドライバ１１０が複数備えられる場合、隣接するゲートドライバ１１０が接続され、前段のゲートドライバ１１０から後段のゲートドライバ１１０へと、ゲートドライバ制御信号が順次伝達される。
【００１９】
上記構成の液晶表示装置１００では、補助容量基幹線ＣＳＬＸをガラス基板１３０上に形成する必要があるが、ガラス基板１３０上の配線は、配線抵抗が大きくなる。この場合、絵素ＰＥの表示輝度のムラなどを抑制する観点から、補助容量基幹線ＣＳＬＸのそれぞれの線幅を大きくして、インピーダンスを低下させる必要がある。すると、ガラス基板１３０上で、補助容量基幹線ＣＳＬＸが占める領域が大きくなることから、ガラス基板１３０の額縁部分（絵素ＰＥが配置された部分を除く周囲の部分。以下同じ。）の狭小化が困難になる。さらに、生成及び印加するＣＳ電圧の波形の種類（上述の例では、ＣＳＶＸ１〜ＣＳＶＸ４の４種類）が多くなると、ＣＳ電圧生成のための電圧源が多数必要となるため、額縁部分の狭小化が困難になる。
【００２０】
この問題に対して、特許文献３では、ＣＳ電圧をゲートドライバに取り込むとともに、ゲートドライバに設けたバッファ部により当該ＣＳ電圧の波形を整形（例えば、波形の鈍りや雑音の低減など、補助容量を好適に駆動し得るための処理。以下同じ。）した上で、それぞれの補助容量線を介して副絵素に印加する構成が提案されている。この構成によれば、補助容量基幹線を図１６に示したように列方向に沿って延在させる必要がなくなり、それぞれ分割可能になる。したがって、補助容量基幹線の配線抵抗を抑制することで線幅を小さくすることが可能になるため、額縁部分の狭小化が可能になる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００４−６２１４６号公報
【特許文献２】特開２００５−１８９８０４号公報
【特許文献３】特開２００９−１２８５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上記構成では、バッファ部の電源電圧が不安定になると、バッファ部が補助容量線に印加するＣＳ電圧が不十分となり、表示輝度のムラが生じ得るため、問題となる。この問題について、以下図面を参照して説明する。図１７は、バッファ部を用いてＣＳ電圧を補助容量線に印加する液晶表示装置の要部構成例を模式的に示したブロック図である。また、図１８は、図１７に示すバッファ部が入出力するＣＳ電圧及び当該バッファ部の電源電圧のそれぞれの状態を示したグラフである。
【００２３】
図１７に示すように、バッファ部ＢＦには、所定の電源（例えば、上述のコントローラ）から、高圧側の電源電圧である電圧ＶＣＳＨ及び低圧側の電源電圧である電圧ＶＣＳＬが、それぞれ供給される。なお、図中のバッファ部ＢＦとそれぞれの電圧ＶＣＳＨ，ＶＣＳＬとの間に示す抵抗ＲＬは、電源とバッファ部ＢＦとの間の配線抵抗である。また、バッファ部ＢＦの４つの入力端子ＩＮ１〜ＩＮ４には、それぞれ位相が異なる４つのＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａのそれぞれが入力され、バッファ部ＢＦの４つの出力端子ＯＵＴ１〜ＯＵＴ４のそれぞれが、バッファ部ＢＦによって波形が整形されたＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂを出力する。このＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂは、それぞれ補助容量線ＣＳＬ（上述の補助容量線ＣＳＬ１,ＣＳＬ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）を介して補助容量ＣＣＳ（上述の補助容量ＣＣＳ１,ＣＣＳ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）に印加される。なお、図中の補助容量線ＣＳＬのそれぞれの中に示す抵抗ＲＣＳＬは、補助容量線ＣＳＬの配線抵抗である。
【００２４】
図１８の上段のグラフは、それぞれの入力端子ＩＮ１〜ＩＮ４に入力されるＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａの波形を示したグラフである。当該グラフにおいて、ＣＳ電圧ＣＳＶＹ１ａを太い実線で示し、他のＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶＹ４ａを細い破線で示している。図１８の下段のグラフは、上段のグラフに示すＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａがバッファ部ＢＦの入力端子ＩＮ１〜ＩＮ４に入力された場合において、出力端子ＯＵＴ１が出力するＣＳ電圧ＣＳＶＹ１ｂの状態を太い実線で示し、バッファ部ＢＦに供給される電圧ＶＣＳＨ，ＶＣＳＬの状態を破線で示したものである。なお、図１８に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００２５】
図１８に示すように、ＣＳ電圧ＣＳＶＹ１ａが立ち上がろうとすると、それに応じてＣＳ電圧ＣＳＶＹ１ｂも立ち上がろうとする。しかしながら、ＣＳＶＹ１ａに遅れてＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶ４ａが立ち上がろうとすることで、バッファ部ＢＦに供給される電圧ＶＣＳＨが不安定になり（降下し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち上がらないことが生じ得る。このことは、ＣＳ電圧ＣＳＶＹ１ａの立ち下がりでも同様に生じ得る。即ち、バッファ部ＢＦに供給される電圧ＶＣＳＬが不安定になり（上昇し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち下がらないことが生じ得る。このように、ＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂが意図した電圧値に達しない場合、副絵素の輝度が意図したものにならない可能性があり、表示輝度のムラなどの問題が生じ得る。
【００２６】
これは、補助容量ＣＣＳの容量負荷が大きいことや、狭額縁化のために線幅を小さくした結果として配線抵抗ＲＬが大きくなることなどにより、バッファ部ＢＦが多大な電流を消費することで生じ得る。配線抵抗ＲＬを小さくすることは容易であるが、そのためには線幅を大きくせざるを得ず、狭額縁化が困難になる。
【００２７】
本発明は、上記の問題点に鑑み、表示装置の狭額縁化を実現するとともに、補助容量に対して意図した電圧を精度良く印加することができる駆動装置や、当該駆動装置を備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成するため、本発明は、１つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
供給される第１電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部と、
前記バッファ部に前記第１電圧を供給する安定化電源部と、を備え、
前記安定化電源部が、前記第１電圧以上の第２電圧及び前記第１電圧以下の第３電圧を電源電圧として用いて、前記第１電圧を生成することを特徴とする駆動装置を提供する。
【００２９】
さらに、上記特徴の駆動装置は、前記安定化電源部に、前記バッファ部に供給すべき電圧値である第４電圧が入力され、
前記安定化電源部は、前記第４電圧と等しくなるように前記第１電圧を生成すると、好ましい。
【００３０】
さらに、上記特徴の駆動装置は、前記安定化電源部が、前記第４電圧が非反転入力端子に入力され、前記第２電圧及び前記第３電圧が電源端子に入力され、出力端子が出力する前記第１電圧が反転入力端子に入力されるオペアンプから成ると、好ましい。
【００３１】
さらに、上記特徴の駆動装置は、前記安定化電源部が、前記第２電圧または前記第３電圧が入力される入力端子と、前記第１電圧を出力する出力端子と、接地される接地端子とを有する三端子レギュレータであると、好ましい。
【００３２】
さらに、上記特徴の駆動装置は、１つの前記第１電圧を前記バッファ部に供給するための前記安定化電源部を、複数備えると、好ましい。
【００３３】
さらに、上記特徴の駆動装置は、前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、前記第１電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプから成ると、好ましい。
【００３４】
さらに、上記特徴の駆動装置は、２つの前記安定化電源部を備え、
一方の前記安定化電源部が供給する前記第１電圧が、前記バッファ部の高圧側の電源電圧であり、
他方の前記安定化電源部が供給する前記第１電圧が、前記バッファ部の低圧側の電源電圧であると、好ましい。
【００３５】
また、本発明は、１つの絵素を構成する複数の副絵素のそれぞれに設けられた補助容量にそれぞれ接続される異なる補助容量線の一端に接続され、当該補助容量線のそれぞれに異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
供給される第１電圧を共通の電源電圧として用いて、それぞれの前記補助容量駆動電圧の波形を整形し、前記補助容量線のそれぞれに印加するバッファ部を備え、
前記バッファ部が、波形整形前の前記補助容量駆動電圧が非反転入力端子に入力され、供給される電源電圧が電源端子に入力され、出力端子が出力する波形整形後の前記補助容量駆動電圧が反転入力端子に入力されるオペアンプを備えることを特徴とする駆動装置を提供する。
【００３６】
さらに、上記各特徴の駆動装置は、マトリクス状に配置される前記絵素のうち前記補助容量線に沿って配列されるそれぞれを構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、
さらに備えると、好ましい。
【００３７】
また、本発明は、上記特徴の駆動装置を、少なくとも１つ備えることを特徴とする表示装置を提供する。
【発明の効果】
【００３８】
上記特徴の駆動装置及び表示装置では、バッファ部の電源電圧を安定させることが可能になる。そのため、バッファ部の電源電圧を供給する配線を太くすることなく、バッファ部が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になる。したがって、表示装置の狭額縁化を実現するとともに、補助容量に対して意図した電圧を精度良く印加することが可能になる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係るゲートドライバの概略構成例について示すブロック図
【図２】図１のバッファ部の構成例について示す回路図
【図３】本発明の実施形態に係るゲートドライバの端子の配置及び内部の配線の一例を示す図
【図４】本発明の実施形態に係るゲートドライバの配置方法及び接続方法の一例を示す回路図
【図５】安定化電源部の第１例について示すブロック図
【図６】図５に示すバッファ部が出力するＣＳ電圧、バッファ部の電源電圧及びレギュレータの電源電圧のそれぞれの状態を示したグラフ
【図７】安定化電源部の第２例について示すブロック図
【図８】安定化電源部の第３例について示すブロック図
【図９】安定化電源部の第４例について示すブロック図
【図１０】バッファ部の別の構成例について示すブロック図
【図１１】液晶表示装置のγ特性を示すグラフ
【図１２】マルチ絵素駆動を行う表示装置の１つの絵素の構成例を示す回路図
【図１３】図１２に示すそれぞれの副絵素に印加される信号線電圧及びＣＳ電圧の波形例を示すグラフ
【図１４】表示輝度のムラを低減するＣＳ電圧の波形例を示すグラフ
【図１５】図１４に示すＣＳ電圧が適用される液晶表示装置の構成例を示す回路図
【図１６】図１５に示す液晶表示装置の各部の配置例を示す回路図
【図１７】バッファ部を用いてＣＳ電圧を補助容量線に印加する液晶表示装置の要部構成例を模式的に示したブロック図
【図１８】図１７に示すバッファ部が入出力するＣＳ電圧及び当該バッファ部の電源電圧のそれぞれの状態を示したグラフ
【発明を実施するための形態】
【００４０】
以下、本発明の実施形態に係る駆動装置について、図面を参照して説明する。なお、以下では説明の具体化のため、本発明の実施形態に係る駆動装置として、補助容量線及び走査線に電圧を印加するゲートドライバを例示するが、本発明の駆動装置は、補助容量線にのみ電圧を印加する駆動装置であっても良い。また、以下説明するゲートドライバは、図１２に示した絵素ＰＥを駆動する（マルチ絵素駆動を行う）ものである。
【００４１】
＜ゲートドライバ＞
最初に、ゲートドライバの全体的な構成例について、図面を参照して説明する。図１は、本発明の実施形態に係るゲートドライバの概略構成について示すブロック図である。図１に示すように、ゲートドライバ１は、コントロールロジック１１Ａ，１１Ｂと、双方向シフトレジスタ１２と、レベルシフタ１３と、出力回路１４と、バッファ部２１Ａ，２１Ｂと、各種端子（図中の白塗りの丸で示す部分）と、を備える。なお、詳細については後述するが、同名の端子は、ゲートドライバ１内の配線により接続され得る。また、図１では説明の便宜上、実際とは異なり得る位置にそれぞれの端子を配置したものを、図示している。
【００４２】
端子ＬＢＲは、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。例えば端子ＬＢＲには、Ｈ（ハイ）とＬ（ロー）の二つの状態を取り得る
信号が入力される。コントロールロジック１１Ａ，１１Ｂは、双方向シフトレジスタ１２のシフト方向が、当該制御信号の状態に応じたものになるように制御する。そして、双方向シフトレジスタ１２のシフト方向によって、絵素ＰＥの走査方向が決定される。
【００４３】
端子ＧＳＰＯＩ及び端子ＧＳＰＩＯのそれぞれは、入力端子及び出力端子の切り替えが可能なＩＯ（Input/Output）端子である。コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態に応じて、当該切替を行う。具体的に例えば、コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態がＨである場合、端子ＧＳＰＯＩを入力端子、端子ＧＳＰＩＯを出力端子とする。また例えば、コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態がＬである場合、端子ＧＳＰＯＩを出力端子、端子ＧＳＰＩＯを入力端子とする。なお、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯのうち入力端子となる端子には、双方向シフトレジスタ１２の動作を開始させるための信号（以下、走査開始信号とする）が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯのうち出力端子となる端子が、当該走査開始信号を当該後段のゲートドライバに出力する（後述の図４参照）。
【００４４】
端子ＧＣＫＯＩ及び端子ＧＣＫＩＯも、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯと同様に、入力端子及び出力端子の切り替えが可能なＩＯ端子である。コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態に応じて、当該切替を行う。具体的に例えば、コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態がＨである場合、端子ＧＣＫＯＩを入力端子、端子ＧＣＫＩＯを出力端子とする。また例えば、コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号の状態がＬである場合、端子ＧＣＫＯＩを出力端子、端子ＧＣＫＩＯを入力端子とする。なお、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯのうち入力端子となる端子は、双方向シフトレジスタ１２の駆動クロック信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯのうち出力端子となる端子が、当該駆動クロック信号を当該後段のゲートドライバに出力する（後述の図４参照）。
【００４５】
端子ＶＧＬ及び端子ＶＧＨは、出力回路１４が動作するための電源電圧が供給される端子である。なお、出力回路１４は、走査線電圧を生成し、後述する端子ＯＧ１〜ＯＧ２７２のそれぞれに出力する。端子ＶＧＬに供給される電圧の電圧値をｖｇｌ、端子ＶＧＨに供給される電圧の電圧値をｖｇｈとすると、走査線電圧は、例えば電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する電圧となり得る。
【００４６】
端子ＶＣＣは、ゲートドライバ１全体が動作するための電源電圧が供給される端子である。また、端子ＧＮＤは接地端子であり、ゲートドライバ１全体に接地電圧を供給する。
【００４７】
２７２個の端子ＯＧ１〜ＯＧ２７２には、ゲートドライバ１の外部から走査線がそれぞれ接続される。端子ＯＧ１〜ＯＧ２７２は、出力回路１４が生成する走査線電圧を、接続される当該走査線に対してそれぞれ印加する端子である。なお、端子ＯＧ１〜ＯＧｎの自然数ｎは任意の数であり、本例のｎ＝２７２は一例に過ぎない。
【００４８】
端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ及び端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａのそれぞれは、バッファ部２１Ａ，２１Ｂに入力するＣＳ電圧が供給される端子である。端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂのそれぞれは、バッファ部２１Ａ，２１Ｂが整形したＣＳ電圧を補助容量線ＣＳＬに印加する端子である。
【００４９】
端子ＣＳＶＡ１ａ及び端子ＣＳＶＢ１ａ、端子ＣＳＶＡ２ａ及び端子ＣＳＶＢ２ａ、端子ＣＳＶＡ３ａ及び端子ＣＳＶＢ３ａ、端子ＣＳＶＡ４ａ及び端子ＣＳＶＢ４ａは、それぞれ接続される。したがって、例えば端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ及び端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａの一方から入力されるＣＳ電圧は、他方から出力され得るとともに、バッファ部２１Ａ，２１Ｂのそれぞれに入力され得る。そして、バッファ部２１Ａ，２１Ｂが、入力されるＣＳ電圧の波形を整形し、波形が整形された当該ＣＳ電圧は、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂからそれぞれ出力されて補助容量線ＣＳＬに印加され、補助容量ＣＣＳを駆動する。
【００５０】
端子ＶＣＳＨ及び端子ＶＣＳＬは、バッファ部２１Ａ，２１Ｂのそれぞれの電源電圧である電圧ＶＣＳＨ及び電圧ＶＣＳＬが供給される端子である。なお、電圧ＶＣＳＨが、バッファ部２１Ａ，２１Ｂの高圧側の電源電圧であり、電圧ＶＣＳＬが、バッファ部２１Ａ，２１Ｂの低圧側の電源電圧である。
【００５１】
なお、本発明の実施形態に係るゲートドライバ１は、バッファ部２１の電源電圧である電圧ＶＣＳＨ及び電圧ＶＣＳＬの安定化を図るべく、安定化電源部をさらに備える。この安定化電源部の詳細については、別途図面を参照するとともに後述する。
【００５２】
また、ゲートドライバ１による走査線電圧の生成動作の概要について説明する。なお、以下では説明の具体化のため、端子ＬＢＲに入力される制御信号の状態がＨであり、端子ＧＳＰＯＩが入力端子、端子ＧＳＰＩＯが出力端子となる場合について例示する
【００５３】
この場合、垂直同期信号を基に生成された走査開始信号が端子ＧＳＰＯＩから入力され、双方向シフトレジスタ１２が、端子ＧＣＫＯＩから入力される水平同期信号を基に生成された駆動クロック信号に同期して（例えば、１水平走査期間毎に）シフト動作を開始する。そして、このシフト動作により、パルス信号である第１パルス信号が生成される。この第１パルス信号は、レベルシフタ１３にて電圧ｖｇｌから電圧ｖｇｈの振幅を有する走査線電圧に変換され、出力回路１４から端子ＯＧ１に出力される。
【００５４】
次に、双方向シフトレジスタ１２は、上記のシフト動作により、第１パルス信号とは別のパルス信号である第２パルス信号を生成する。この第２パルス信号は、レベルシフタ１３にて電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する走査線電圧に変換され、出力回路１４から端子ＯＧ２に出力される。
【００５５】
同様に、双方向シフトレジスタ１２が上記のシフト動作により第ｎパルス信号を順次生成し、レベルシフタ１３が当該第ｎパルス信号を電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する走査線電圧に順次変換し、出力回路１４が端子ＯＧｎを介して当該走査線電圧を順次出力する（ｎは自然数）。したがって、本例の場合、出力回路１４が出力する走査線電圧の走査方向、即ち、走査線電圧が印加される走査線の順番は、端子ＯＧ１に接続される走査線、端子ＯＧ２に接続される走査線、・・・、端子ＯＧ２７２に接続される走査線、となる。
【００５６】
上記のシフト動作が終了すると（端子ＯＧ２７２に走査線電圧が出力されると）、ゲートドライバ１は、後段のゲートドライバ１に対して、端子ＧＳＰＩＯから走査開始信号を出力するとともに、端子ＧＣＫＩＯから駆動クロック信号を出力する。これにより、当該後段のゲートドライバでは、ゲートドライバ１と同様の動作が行われ、接続される走査線に対して走査線電圧を順次印加することになる。
【００５７】
また、図１に示すバッファ部２１（上述のバッファ部２１Ａ，２１Ｂに相当し、これらを特に区別しない場合にこのように称する。以下同じ。）の構成例について、図面を参照して説明する。図２は、図１のバッファ部が備えるバッファ回路の構成例について示す回路図である。
【００５８】
図２に示すように、バッファ回路２１０は、入力端子ＩＮと、２つのインバータ２１１，２１２と、出力端子ＯＵＴとを備える。また、入力端子ＩＮ、インバータ２１１、インバータ２１２、出力端子ＯＵＴが、この順に直列的に接続される。なお、当該バッファ回路２１０は、バッファ部２１に複数備えられ得る。
【００５９】
端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａまたは端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａからゲートドライバ１に入力される、ＣＳ電圧ＣＳＶＡ１ａ〜ＣＳＶＡ４ａまたはＣＳ電圧ＣＳＶＢ１ａ〜ＣＳＶＢ４ａは、入力端子ＩＮに入力される。換言すると、ある入力端子ＩＮは端子ＣＳＶＡ１ａ及びＣＳＶＢ１ａに接続し、ある入力端子ＩＮは端子ＣＳＶＡ２ａ及びＣＳＶＢ２ａに接続し、ある入力端子ＩＮは端子ＣＳＶＡ３ａ及びＣＳＶＢ３ａに接続し、ある入力端子ＩＮは端子ＣＳＶＡ４ａ及びＣＳＶＢ４ａに接続する。これは、バッファ回路２１０をバッファ部２１Ａに適用する場合であっても、バッファ部２１Ｂに適用する場合であっても、同様である。
【００６０】
インバータ２１１は、電圧ＶＣＳＨがソースに印加されるｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）２１１Ｐと、電圧ＶＣＳＬがソースに印加されるｎチャネル型のＭＯＳＦＥＴ２１１Ｎとを備える。入力端子ＩＮに入力されるＣＳ電圧は、ＭＯＳＦＥＴ２１１Ｐ及びＭＯＳＦＥＴ２１１Ｎのそれぞれのゲートに入力される。また、ＭＯＳＦＥＴ２１１Ｐ及びＭＯＳＦＥＴ２１１Ｎのそれぞれのドレインが接続され、この接続ノードの電圧が、後段のインバータ２１２に出力される。
【００６１】
同様に、インバータ２１２は、電圧ＶＣＳＨがソースに印加されるｐチャネル型のＭＯＳＦＥＴ２１２Ｐと、電圧ＶＣＳＬがソースに印加されるｎチャネル型のＭＯＳＦＥＴ２１２Ｎとを備える。インバータ２１１が出力する電圧は、ＭＯＳＦＥＴ２１２Ｐ及びＭＯＳＦＥＴ２１２Ｎのそれぞれのゲートに入力される。また、ＭＯＳＦＥＴ２１２Ｐ及びＭＯＳＦＥＴ２１２Ｎのそれぞれのドレインが接続され、この接続ノードの電圧が、後段の出力端子ＯＵＴに出力される。
【００６２】
出力端子ＯＵＴは、波形が整形されたＣＳ電圧を、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂまたは端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂに出力する。換言すると、バッファ回路２１０をバッファ部２１Ａに適用する場合、ある出力端子ＯＵＴは端子ＣＳＶＡ１ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＡ２ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＡ３ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＡ４ｂに接続する。一方、バッファ回路２１０をバッファ部２１Ｂに適用する場合、ある出力端子ＯＵＴは端子ＣＳＶＢ１ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＢ２ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＢ３ｂに接続し、ある出力端子ＯＵＴは端子ＣＳＶＢ４ｂに接続する。
【００６３】
また、ゲートドライバ１の端子の配置や内部の配線について、図３を参照して説明する。図３は、本発明の実施形態に係るゲートドライバの端子の配置及び内部の配線の一例を示す図である。なお、この図３や後述する図４では、説明の明確化のため、ゲートドライバ１の内部において、ＣＳ電圧に関する部分（主に配線）とゲートドライバ１のカスケード接続に関する部分（主に配線）とのみを図示しており、他の部分の図示を省略している。
【００６４】
図３に示すように、ゲートドライバ１は、種々の配線が形成されるテープ部３１と、少なくともバッファ部２１Ａ，２１Ｂを備える集積回路部３２と、上述の各種端子が配置される端子部３３と、を備える。
【００６５】
端子部３３の中央には、端子ＯＧ１〜ＯＧ２７２が、この順で配置される。端子ＯＧ１からゲートドライバ１の一方の端部に向かって、端子ＣＳＶＡ４ｂ〜ＣＳＶＡ１ｂ、端子ＧＣＫＯＩ、端子ＧＳＰＯＩ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＡ４ａ〜ＣＳＶＡ１ａが、この順で配置される。また、端子ＯＧ２７２からゲートドライバ１の他方の端部に向かって、端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂ、端子ＧＣＫＩＯ、端子ＧＳＰＩＯ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａが、この順で配置される。なお、この配置例は一例に過ぎず、任意の端子の配置を適宜入れ替えても良い。ただし、後述の図４のようにゲートドライバ１を接続する場合、前段及び後段のゲートドライバ１（初段のゲートドライバ１においては、前段のゲートドライバに代えてコントローラ等の信号や電圧を出力する装置）に接続し得る端子を、ゲートドライバ１の端部側に配置すると、好ましい。
【００６６】
上述のように、同名の端子（端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ）のそれぞれは、ゲートドライバ１内の配線で接続される。また、端子ＧＰＫＯＩ及び端子ＧＣＫＩＯ、端子ＧＰＰＯＩ及び端子ＧＣＯＰＩＯも、ゲートドライバ１内の配線でそれぞれ接続される。なお、この配線は、端子間の直接的な接続または間接的な接続（例えば、当該端子間を信号や電圧が伝達される間に、当該信号や電圧に対して何らかの処理が行われる場合の接続）を示したものである。
【００６７】
端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａは、端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａのそれぞれと接続される。また、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ及び端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａは、バッファ２１Ａ，２１Ｂを介して、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂのそれぞれと間接的に接続される。なお、図３及び後述する図４において、ゲートドライバ１内のＣＳ電圧が通過する配線の一部については、図示の便宜のために複数をまとめて１本の太線で図示している。
【００６８】
また、複数のゲートドライバ１の配置や接続について、図４を参照して説明する。図４は、本発明の実施形態に係るゲートドライバの配置方法及び接続方法の一例を示す回路図である。なお、図４には、初段のゲートドライバ１Ｆと、その後段のゲートドライバ１Ｓとを示しているが、同様に３個以上のゲートドライバを接続することが可能である。また、図４に示すそれぞれの絵素ＰＥは、図１２に示した絵素ＰＥと同様の構成であり、複数の副絵素ＳＰＥ１，ＳＰＥ２を備えるものである。
【００６９】
図４に示すように、液晶表示装置４０（特に、液晶表示パネル）は、複数のカスケード接続されたゲートドライバ１Ｆ，１Ｓと、ソースドライバ４０と、コントローラ５０と、ガラス基板６０と、を備える。ガラス基板６０には、絵素ＰＥや、走査線ＧＬ、信号線ＳＬ、補助容量基幹線ＣＳＬＡ、補助容量線ＣＳＬ１，ＣＳＬ２、コントローラ５０と初段のゲートドライバ１とを接続する制御線ＣＬのそれぞれが形成される。また、ソースドライバ４０は、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部４１を備える。なお、図４において、制御線ＣＬの一部については、図示の便宜のために複数をまとめて１本の太線で図示している。
【００７０】
コントローラ５０は、ＣＳ電圧ＣＳＶＡ１ａ〜ＣＳＶＡ４ａを、制御線ＣＬを介してゲートドライバ１Ｆの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに入力する。同様に、コントローラ５０は、上述の各種電圧を、制御線ＣＬを介してゲートドライバ１Ｆの端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬに入力する。ただし、ゲートドライバ１Ｆの端子ＬＢＲには、端子ＶＣＣに供給される電圧と同じ電圧が入力される。
【００７１】
例えば、ゲートドライバ１Ｆの端子ＬＢＲに入力される電圧の状態がＨである場合（上述の例のように、ゲートドライバ１Ｆの端子ＧＳＰＯＩ及び端子ＧＣＫＯＩのそれぞれが入力端子になる場合）、コントローラ５０は、走査開始信号及び駆動クロック信号を、制御線ＣＬを介してゲートドライバ１Ｆの端子ＧＳＰＯＩ及び端子ＧＣＫＯＩにそれぞれ入力する。
【００７２】
この場合、ゲートドライバ１Ｆ，１Ｓは、ゲートドライバ１Ｆの端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａが配置される端部と、ゲートドライバ１Ｓの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａが配置される端部とが近接するように配置され、当該端部に近い双方の端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬは、ガラス基板６０に形成される配線により、同名の端子同士がそれぞれ接続される。さらに、ゲートドライバ１Ｆの端子ＧＣＫＩＯ及び端子ＧＳＰＩＯと、ゲートドライバ１Ｓの端子ＧＣＫＯＩ及び端子ＧＳＰＯＩも、ガラス基板６０に形成される配線によってそれぞれ接続される。これにより、コントローラ５０がゲートドライバ１Ｆに入力した信号や電圧が、ゲートドライバ１Ｆの後段のゲートドライバ１Ｓに伝達可能になる。
【００７３】
また、上述のように、ゲートドライバ１Ｆ，１Ｓの端子ＯＧ１〜ＯＧ２７２は、それぞれの絵素ＰＥに接続される走査線ＧＬに走査線電圧を印加する。同様に、ソースドライバ４０の信号線電圧生成部４１は、例えばコントローラ５０から入力されるソースドライバ制御信号に基づいて信号線電圧を生成し、信号線ＳＬに印加する。これにより、それぞれの絵素ＰＥが駆動されて表示動作が行われる。
【００７４】
一方、上記のようにコントローラ５０からゲートドライバ１Ｆに入力されるＣＳ電圧ＣＳＶＡ１ａ〜ＣＳＶＡ４ａは、集積回路３２内のバッファ部２１Ａ，２１Ｂで波形が整形され、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂのそれぞれから出力される。端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂのそれぞれから出力されるＣＳ電圧は、当該端子に接続される補助容量基幹線ＣＳＬＡに印加され、さらに補助容量基幹線ＣＳＬＡに接続される補助容量線ＣＳＬ１，ＣＳＬ２に印加されることで、補助容量ＣＣＳ１，ＣＣＳ２が駆動される。なお、後段のゲートドライバ１Ｓも、ゲートドライバ１ＦからＣＳ電圧ＣＳＶＡ１ａ〜ＣＳＶＡ４ａが入力される点を除き、ゲートドライバ１Ｆと同様に補助容量ＣＣＳ１，ＣＣＳ２を駆動する
【００７５】
上記の構成であれば、ゲートドライバ１Ｆ，１Ｓが備えるバッファ２１Ａ，２１Ｂの数に応じて、補助容量基幹線ＣＳＬＡを分割することが可能になる。そのため、図１５及び図１６に示す補助容量基幹線ＣＳＬＸとは異なり、補助容量基幹線ＣＳＬＡを分割して短くすることが可能になる。したがって、補助容量基幹線ＣＳＬＡの配線抵抗が低減されるため、補助容量基幹線ＣＳＬＡの線幅を細くする（狭額縁化を図る）ことが可能になる。なお、バッファ部２１Ａ，２１Ｂの大きさにも関係するため一概には言えないが、図４に示す液晶表示装置４０が４個のゲートドライバを備える構成の場合、補助容量基幹線ＣＳＬＡを８つに分割可能である。そのため、図１６に示すような従来の液晶表示装置１００と比較して、補助容量基幹線の線幅を１／８程度に細くする（狭額縁化を図る）ことが可能になる。
【００７６】
なお、ゲートドライバにバッファ部２１Ａ，２１Ｂを設ける（即ち、液晶表示装置４０全体でバッファ部２１Ａ，２１Ｂを分散して設ける）ことで、補助容量の駆動を好適に実行することが可能になる。そのため、補助容量基幹線を分割せずに線幅を細くした場合に、表示輝度のムラ等の抑制が可能になる場合がある。
【００７７】
＜安定化電源部＞
次に、上述した安定化電源部の詳細について、以下図面を参照して説明する。なお、以下に挙げる第１例〜第４例は、矛盾無き限りそれぞれ組み合わせて実行することが可能である。
【００７８】
［第１例］
図５は、安定化電源部の第１例について示すブロック図である。図５に示すように、本例では安定化電源部として、レギュレータ７１１，７１２を備える。レギュレータ７１１は、バッファ部２１の高圧側の電源電圧である電圧ＶＣＳＨを供給するものであり、レギュレータ７１２は、バッファ部２１の低圧側の電源電圧である電圧ＶＣＳＬを供給するものである。
【００７９】
レギュレータ７１１には、例えば上述のゲートドライバ１の端子ＶＣＳＨを介して供給される電圧ＶＣＳＨが、入力される。また、レギュレータ７１１は、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。
【００８０】
一方、レギュレータ７１２には、例えば上述のゲートドライバ１の端子ＶＣＳＬを介して供給される電圧ＶＣＳＬが、入力される。また、レギュレータ７１２は、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。
【００８１】
ただし、電圧ＡＶＣＨは電圧ＶＣＳＨ以上であり、電圧ＡＶＣＬは電圧ＶＣＳＬ以下である。また、図中のレギュレータ７１１，７１２とそれぞれの電圧ＡＶＣＨ，ＡＶＣＬとの間に示す抵抗ＲＬは、電源とレギュレータ７１１，７１２との間の配線抵抗である。
【００８２】
即ち、レギュレータ７１１，７１２は、電圧ＡＶＣＨ及び電圧ＡＶＣＬを電源電圧として用いて、バッファ部２１に供給する電圧ＶＣＳＨ，ＶＣＳＬの変動を抑制する（換言すると、バッファ部２１に供給する電圧ＶＣＳＨ，ＶＣＳＬが、入力される電圧ＶＣＳＨ，ＶＣＳＬと等しくなるようにする）ものである。
【００８３】
このレギュレータ７１１，７１２を用いた場合における種々の電圧の状態を、図６を参照して説明する。図６は、図５に示すバッファ部が出力するＣＳ電圧、バッファ部の電源電圧及びレギュレータの電源電圧のそれぞれの状態を示したグラフである。図６に示すグラフでは、バッファ部２１が出力するＣＳ電圧として、ＣＳ電圧ＣＳＶＡ１ｂを例示するとともに、当該電圧の状態を太い実線で示している。また、レギュレータ７１１，７１２の電源電圧の状態を破線で示し、バッファ部２１の電源電圧の状態を一点鎖線で示している。なお、図６に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００８４】
図６に示すように、レギュレータ７１１が、バッファ部２１に供給すべき電圧ＶＣＳＨ以上の電圧ＡＶＣＨと、バッファ部２１に供給すべき電圧ＶＣＳＨ以下の電圧ＡＶＣＬとを電源電圧として用いると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＨが電圧ＶＣＳＨより小さくなることが抑制される。したがって、レギュレータ７１１は、バッファ部２１に対して、電圧ＶＣＳＨを安定して供給することが可能になる。
【００８５】
また、図６に示すように、レギュレータ７１２が、バッファ部２１に供給すべき電圧ＶＣＳＬ以上の電圧ＡＶＣＨと、バッファ部２１に供給すべき電圧ＶＣＳＬ以下の電圧ＡＶＣＬとを電源電圧として用いると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＬが電圧ＶＣＳＬより大きくなることが抑制される。したがって、レギュレータ７１２は、バッファ部２１に対して、電圧ＶＣＳＬを安定して供給することが可能になる。
【００８６】
［第２例］
図７は、安定化電源部の第２例について示すブロック図である。図７に示すように、本例では安定化電源部として、オペアンプ７２１，７２２を備える。オペアンプ７２１は、バッファ部２１の高圧側の電源電圧である電圧ＶＣＳＨを供給するものであり、オペアンプ７２２は、バッファ部２１の低圧側の電源電圧である電圧ＶＣＳＬを供給するものである。
【００８７】
オペアンプ７２１の非反転入力端子には、例えば上述のゲートドライバ１の端子ＶＣＳＨを介して供給される電圧ＶＣＳＨが、入力される。また、オペアンプ７２１の電源端子には、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。さらに、オペアンプ７２１の出力端子から出力される電圧ＶＣＳＨは、オペアンプ７２１の反転入力端子に入力される。
【００８８】
一方、オペアンプ７２２の非反転入力端子には、例えば上述のゲートドライバ１の端子ＶＣＳＬを介して供給される電圧ＶＣＳＬが、入力される。また、オペアンプ７２２の電源端子には、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。さらに、オペアンプ７２２の出力端子から出力される電圧ＶＣＳＬは、オペアンプ７２２の反転入力端子に入力される。
【００８９】
ただし、第１例と同様に、電圧ＡＶＣＨは電圧ＶＣＳＨ以上であり、電圧ＡＶＣＬは電圧ＶＣＳＬ以下である。また、図中のオペアンプ７２１，７２２とそれぞれの電圧ＡＶＣＨ，ＡＶＣＬとの間に示す抵抗ＲＬは、電源とオペアンプ７２１，７２２との間の配線抵抗である。
【００９０】
第１例のレギュレータ７１１，７１２と同様に、本例におけるオペアンプ７２１，７２２も、電圧ＡＶＣＨ及び電圧ＡＶＣＬを電源電圧として用いて、バッファ部２１に供給する電圧ＶＣＳＨ，ＶＣＳＬの変動を抑制する（換言すると、バッファ部２１に供給する電圧ＶＣＳＨ，ＶＣＳＬが、入力される電圧ＶＣＳＨ，ＶＣＳＬと等しくなるようにする）ものである。
【００９１】
オペアンプ７２１が、バッファ部２１に供給すべき電圧ＶＣＳＨ以上の電圧ＡＶＣＨと、バッファ部２１に供給すべき電圧ＶＣＳＨ以下の電圧ＡＶＣＬとを電源電圧として用いると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＨの変動の影響を抑制して電圧ＶＣＳＨを出力することができる。したがって、オペアンプ７２１は、バッファ部２１に対して、電圧ＶＣＳＨを安定して供給することが可能になる。
【００９２】
また、オペアンプ７２２が、バッファ部２１に供給すべき電圧ＶＣＳＬ以上の電圧ＡＶＣＨと、バッファ部２１に供給すべき電圧ＶＣＳＬ以下の電圧ＡＶＣＬとを電源電圧として用いると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＬの変動の影響を抑制して電圧ＶＣＳＬを出力することができる。したがって、オペアンプ７２２は、バッファ部２１に対して、電圧ＶＣＳＬを安定して供給することが可能になる。
【００９３】
［第３例］
図８は、安定化電源部の第３例について示すブロック図である。図８に示すように、本例では安定化電源部として、三端子レギュレータ７３１，７３２を備える。三端子レギュレータ７３１は、バッファ部２１の高圧側の電源電圧である電圧ＶＣＳＨを供給するものであり、三端子レギュレータ７３２は、バッファ部２１の低圧側の電源電圧である電圧ＶＣＳＬを供給するものである。
【００９４】
三端子レギュレータ７３１の入力端子には、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨが入力される。また、三端子レギュレータ７３１の接地端子は、接地される。
【００９５】
一方、三端子レギュレータ７３２の入力端子には、所定の電源（例えば、上述のコントローラ５０）から、低圧側の電源電圧である電圧ＡＶＣＬが入力される。また、三端子レギュレータ７３２の接地端子は、接地される。
【００９６】
ただし、第１例と同様に、電圧ＡＶＣＨは電圧ＶＣＳＨ以上であり、電圧ＡＶＣＬは電圧ＶＣＳＬ以下である。また、図中の三端子レギュレータ７３１，７３２とそれぞれの電圧ＡＶＣＨ，ＡＶＣＬとの間に示す抵抗ＲＬは、電源と三端子レギュレータ７３１，７３２との間の配線抵抗である。
【００９７】
本例における三端子レギュレータ７３１，７３２は、バッファ部２１に供給する電圧ＶＣＳＨ，ＶＣＳＬが変動しようとした場合に、供給される電圧ＡＶＣＨまたは電圧ＡＶＣＬまでの範囲内で、当該変動を吸収するものである。
【００９８】
三端子レギュレータ７３１に、バッファ部２１に供給すべき電圧ＶＣＳＨ以上の電圧ＡＶＣＨが供給される構成にすると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＨが電圧ＶＣＳＨより小さくなることが抑制される。したがって、三端子レギュレータ７３１は、バッファ部２１に対して、電圧ＶＣＳＨを安定して供給することが可能になる。
【００９９】
また、三端子レギュレータ７３２に、バッファ部２１に供給すべき電圧ＶＣＳＬ以下の電圧ＡＶＣＬが供給される構成にすると、バッファ部２１に位相が異なる他のＣＳ電圧が入力され、配線抵抗ＲＬや補助容量ＣＣＳの容量負荷等の影響によって多大な電流が消費されたとしても、電圧ＡＶＣＬが電圧ＶＣＳＬより大きくなることが抑制される。したがって、三端子レギュレータ７３２は、バッファ部２１に対して、電圧ＶＣＳＬを安定して供給することが可能になる。
【０１００】
［第４例］
本例は、上述の第１例〜第３例の変形例に相当する。以下では説明の具体化のため、上述の第２例に本例を適用した場合について例示する。
【０１０１】
図９は、安定化電源部の第４例について示すブロック図である。図９に示すように、本例では安定化電源部として、オペアンプ７４１１，７４１２，７４２１，７４２２を備える。オペアンプ７４１１，７４１２は、バッファ部２１の高圧側の電源電圧である電圧ＶＣＳＨを共に供給するものであり、オペアンプ７４２１，７４２２は、バッファ部２１の低圧側の電源電圧である電圧ＶＣＳＬを共に供給するものである。
【０１０２】
オペアンプ７４１１，７４１２のそれぞれの非反転入力端子には、例えば上述のゲートドライバ１の端子ＶＣＳＨを介して供給される電圧ＶＣＳＨが、それぞれ入力される。また、オペアンプ７４１１，７４１２のそれぞれの電源端子には、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。さらに、オペアンプ７４１１の出力端子から出力される電圧ＶＣＳＨは、オペアンプ７４１１の反転入力端子に入力され、オペアンプ７４１２の出力端子から出力される電圧ＶＣＳＨは、オペアンプ７４１２の反転入力端子に入力される。
【０１０３】
一方、オペアンプ７４２１，７４２２のそれぞれの非反転入力端子には、例えば上述のゲートドライバ１の端子ＶＣＳＬを介して供給される電圧ＶＣＳＬが、それぞれ入力される。また、オペアンプ７４２１，７４２２のそれぞれの電源端子には、所定の電源（例えば、上述のコントローラ５０）から、高圧側の電源電圧である電圧ＡＶＣＨ及び低圧側の電源電圧である電圧ＡＶＣＬが、それぞれ供給される。さらに、オペアンプ７４２１の出力端子から出力される電圧ＶＣＳＬは、オペアンプ７４２１の反転入力端子に入力され、オペアンプ７４２２の出力端子から出力される電圧ＶＣＳＬは、オペアンプ７４２２の反転入力端子に入力される。
【０１０４】
ただし、第１例と同様に、電圧ＡＶＣＨは電圧ＶＣＳＨ以上であり、電圧ＡＶＣＬは電圧ＶＣＳＬ以下である。また、図中のオペアンプ７４１１，７４１２，７４２１，７４２２とそれぞれの電圧ＡＶＣＨ，ＡＶＣＬとの間に示す抵抗ＲＬは、電源とオペアンプ７４１１，７４１２，７４２１，７４２２との間の配線抵抗である。
【０１０５】
上記のように、複数の安定化電源部（オペアンプ７４１１，７４１２）が、共にバッファ部２１に対して電圧ＶＣＳＨを供給する構成にすると、安定化電源部を１つだけ備える場合よりも供給する電圧ＶＣＳＨを安定させることが可能になる。同様に、複数の安定化電源部（オペアンプ７４２１，７４２２）が、共にバッファ部２１に対して電圧ＶＣＳＬを供給する構成にすると、安定化電源部を１つだけ備える場合よりも供給する電圧ＶＣＳＬを安定させることが可能になる。
【０１０６】
以上の各例のように、ゲートドライバ１に安定化電源部を備えることで、バッファ部２１の電源電圧を安定させることが可能になる。そのため、バッファ部２１の電源電圧を供給する配線を太くすることなく、バッファ部２１が、期待した電圧値のＣＳ電圧を補助容量線ＣＳＬに印加することが可能になる。したがって、液晶表示装置４０の狭額縁化を実現するとともに、補助容量ＣＣＳに対して意図した電圧を精度良く印加することが可能になる。
【０１０７】
＜変形例＞
［１］  上述の各例における安定化電源部が電源電圧として用いる電圧ＡＶＣＨ，ＡＶＣＬは、上述の電圧ＶＣＳＨ，ＶＣＳＬと同様に、コントローラ５０からゲートドライバ１に供給されるものとしても良い。さらにこの場合、電圧ＶＣＳＨ，ＶＣＳＬと同様に、電圧ＡＶＣＨ，ＡＶＣＬに対応する端子をゲートドライバ１が備え、ゲートドライバ１の内外において端子ＶＣＳＨ，ＶＣＳＬと同様の配線や接続がなされることとしても良い（図４参照）。
【０１０８】
［２］  バッファ部２１の高圧側の電源電圧を供給する安定化電源部と、低圧側の電源電圧を供給する安定化電源部と、が電源電圧として同じ電圧ＡＶＣＨ，ＡＶＣＬを用いる構成について例示したが、少なくとも１つの電圧が異なっても良い。ただし、同じ電圧を用いることで、ゲートドライバ１や液晶表示装置４０の構成を簡略化することができる。
【０１０９】
［３］  バッファ部２１の電源電圧のうち、高圧側及び低圧側の双方の電源電圧を、上述の各例の安定化電源部が供給する構成について例示したが、いずれか一方の電源電圧のみを安定化電源部が供給する構成であっても良い。また、バッファ部２１の高圧側の電源電圧を供給する安定化電源部と、低圧側の電源電圧を供給する安定化電源部と、は異なるものであっても（例えば、上述の各例を組み合わせたものであっても）良い。
【０１１０】
［４］  図１、図３及び図４では、１つのゲートドライバ１，１Ｆ，１Ｓに２つのバッファ部２１Ａ，２１Ｂが備えられる構成について例示したが、バッファ部２１を１つ備える構成であっても、３つ以上備える構成であっても良い。
【０１１１】
［５］  バッファ部２１の構成として、図２に示す構成を例示したが、他の構成としても良い。バッファ部２１の別の構成例について、図１０を参照して説明する。図１０は、バッファ部の別の構成例について示すブロック図である。
【０１１２】
図１０に示すように、本例のバッファ部２１０ａは、オペアンプ２１１ａを備える。オペアンプ２１１ａの非反転入力端子には、バッファ部２１０ａの入力端子ＩＮが接続される。また、オペアンプ２１１ａの電源端子には、バッファ部２１０ａの電源電圧として供給される電圧ＶＣＳＨ及び電圧ＶＣＳＬが、それぞれ供給される。さらに、オペアンプ２１１ａの出力端子から出力されるＣＳ電圧は、オペアンプ２１１ａの反転入力端子に入力される。また、オペアンプ２１１ａの出力端子には、バッファ部２１０ａの出力端子ＯＵＴが接続される。
【０１１３】
バッファ部２１０ａとしてオペアンプ２１１ａを用いることで、電源電圧である電圧ＶＣＳＨ及び電圧ＶＣＳＬの変動の影響を抑制して、安定したＣＳ電圧を出力することが可能になる。そのため、バッファ部２１０ａの電源電圧を供給する配線を太くすることなく、バッファ部２１０ａが、期待した電圧値のＣＳ電圧を補助容量線ＣＳＬに印加することが可能になる。したがって、液晶表示装置４０の狭額縁化を実現するとともに、補助容量ＣＣＳに対して意図した電圧を精度良く印加することが可能になる。
【０１１４】
なお、本変形例のバッファ部２１０ａは、上述した各例の安定化電源部を適用しなくても、安定してＣＳ電圧を出力することができる。ただし、上述した各例の安定化電源部を備える構成にすると、バッファ部２１０ａがさらに安定したＣＳ電圧を出力することができるようになるため、好ましい。
【産業上の利用可能性】
【０１１５】
本発明は、液晶表示装置などの表示装置に備えられる補助容量を駆動する駆動装置に適用可能である。例えば、表示装置の走査線を駆動するゲートドライバに適用すると、好適である。
【符号の説明】
【０１１６】
１，１Ｆ，１Ｓ  ：  ゲートドライバ
２１，２１Ａ，２１Ｂ，２１０ａ  ：  バッファ部
２１１ａ  ：オペアンプ
７１１，７１２  ：  レギュレータ
７２１，７２２，７４１１，７４１２，７４２１，７４２２  ：  オペアンプ
７３１，７３２  ：  三端子レギュレータ
ＣＣＳ，ＣＣＳ１，ＣＣＳ２  ：  補助容量
ＣＳＬ，ＣＳＬ１，ＣＬＳ２  ：  補助容量線
ＰＥ  ：  絵素
ＳＰＥ１，ＳＰＥ２  ：  副絵素
ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ，ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ，ＣＳＶＢ１ａ〜ＣＳＶＢ４ａ，ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂ  ：補助容量駆動電圧（ＣＳ電圧）
ＶＣＳＨ，ＶＣＳＬ  ：電圧（電源電圧）
ＡＶＣＨ，ＡＶＣＬ  ：電圧（電源電圧）
【図１】
0005250072.tif 000002
【図２】
0005250072.tif 000003
【図３】
0005250072.tif 000004
【図４】
0005250072.tif 000005
【図５】
0005250072.tif 000006
【図６】
0005250072.tif 000007
【図７】
0005250072.tif 000008
【図８】
0005250072.tif 000009
【図９】
0005250072.tif 000010
【図１０】
0005250072.tif 000011
【図１１】
0005250072.tif 000012
【図１２】
0005250072.tif 000013
【図１３】
0005250072.tif 000014
【図１４】
0005250072.tif 000015
【図１５】
0005250072.tif 000016
【図１６】
0005250072.tif 000017
【図１７】
0005250072.tif 000018
【図１８】
0005250072.tif 000019