(57)【特許請求の範囲】
【請求項１】
固定電源線より駆動電流を引き込んでＥＬ表示素子に供給する駆動トランジスタと、当該駆動トランジスタのゲート電極とソース電極との間に接続される保持容量と、前記保持容量への信号電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素回路と、
全ての画素回路又は複数の画素回路単位で共通に接続される容量制御線と、
前記ＥＬ表示素子のアノード電極と前記容量制御線との間にそれぞれ配置されるカップリング容量と、
いずれかの画素回路の前記駆動トランジスタのゲート電極に閾値補正用の基準電位が印加されている期間内において、前記容量制御線の電位を低電位から高電位に立ち上げ、当該立ち上げから一定期間後に低電位に立ち下げるパルス電圧源とを備えるアクティブマトリクス駆動方式に対応したＥＬ表示パネル。
【請求項２】
前記パルス電圧源は、
前記容量制御線の電位の立ち上げと立ち下げを、１水平走査期間周期で実行する請求項１に記載のＥＬ表示パネル。
【請求項３】
前記駆動トランジスタは、Ｎチャネル型の薄膜トランジスタである請求項１又は請求項２に記載のＥＬ表示パネル。
【請求項４】
固定電源線より駆動電流を引き込んでＥＬ表示素子に供給する駆動トランジスタ、当該駆動トランジスタのゲート電極とソース電極との間に接続される保持容量、及び、前記保持容量への信号電位の書き込みを制御するサンプリングトランジスタを少なくとも有する画素回路と、全ての画素回路又は複数の画素回路単位で共通に接続される容量制御線と、前記ＥＬ表示素子のアノード電極と前記容量制御線との間にそれぞれ配置されるカップリング容量と、いずれかの画素回路の前記駆動トランジスタのゲート電極に閾値補正用の基準電位が印加されている期間内において、前記容量制御線の電位を低電位から高電位に立ち上げ、当該立ち上げから一定期間後に低電位に立ち下げるパルス電圧源と有するアクティブマトリクス駆動方式に対応したＥＬ表示パネルと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部とを備える電子機器。
【請求項５】
固定電源線より駆動電流を引き込んでＥＬ表示素子に供給する駆動トランジスタ、当該駆動トランジスタのゲート電極とソース電極との間に接続される保持容量、及び、前記保持容量への信号電位の書き込みを制御するサンプリングトランジスタを少なくとも有する画素回路と、全ての画素回路又は複数の画素回路単位で共通に接続される容量制御線と、前記ＥＬ表示素子のアノード電極と前記容量制御線との間にそれぞれ配置されるカップリング容量とを有するアクティブマトリクス駆動方式に対応したＥＬ表示パネルの駆動に当たって、
いずれかの画素回路の前記駆動トランジスタのゲート電極に閾値補正用の基準電位が印加されている期間内において、前記容量制御線の電位を低電位から高電位に立ち上げ、当該立ち上げから一定期間後に低電位に立ち下げるＥＬ表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネル及びその駆動技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネル、電子機器及びＥＬ表示パネルの駆動方法としての側面も有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である信号書込制御線駆動部５及び水平セレクタ７で構成される。なお、画素アレイ部３には、信号線ＤＴＬと書込制御線ＷＳＬの各交点に画素回路９が配置される。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。図２に、この種の画素回路９のうち最も単純な回路構成の一つを示す。この画素回路９は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
【０００４】
なお、サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電位Ｖsig
の保持容量Ｃｓへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電位Ｖsig に応じて定まるゲート・ソース間電圧Ｖgsに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図２の場合、サンプリングトランジスタＴ１は、Ｎチャネル型薄膜トランジスタで構成され、駆動トランジスタＴ２は、Ｐチャネル型薄膜トランジスタで構成される。
【０００５】
図２の場合、駆動トランジスタＴ２のソース電極は、電源電位Ｖccが固定的に印加されている電流供給線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電位Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉｄｓ＝ｋ・μ・（Ｖgs−Ｖth）2／２
【０００６】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖthは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００７】
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Ｖgsは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
【０００８】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることになる。
【００１０】
図４に、この種の画素回路の構成を示す。この場合、駆動トランジスタＴ２のソース電極は有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続される。ただし、この画素回路９の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
【００１１】
この他、各画素回路を構成する駆動トランジスタＴ２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する。
【００１２】
従って、図４に示す画素回路を採用する場合には、経時変化によらず安定した発光特性の得られる駆動方法の確立が求められる。同時に、製造コストが安価なＥＬ表示パネルの実現が求められる。
【課題を解決するための手段】
【００１３】
そこで、発明者らは、（ａ）固定電源線より駆動電流を引き込んでＥＬ表示素子に供給する駆動トランジスタと、当該駆動トランジスタのゲート電極とソース電極との間に接続される保持容量と、保持容量への信号電位の書き込みを制御するサンプリングトランジスタとを少なくとも有する画素回路と、（ｂ）全ての画素回路又は複数の画素回路単位で共通に接続される容量制御線と、（ｃ）ＥＬ表示素子のアノード電極と容量制御線との間にそれぞれ配置されるカップリング容量と、（ｄ）少なくとも１フィールド期間に１回、容量制御線の電位を低電位から高電位に立ち上げ、当該立ち上げから一定期間後に低電位に立ち下げるパルス電圧源とを有するＥＬ表示パネルを提案する。
【００１４】
因みに、ここでのパルス電圧源は、いずれかの画素回路に閾値補正用の基準電位が印加されている期間中に、容量制御線の電位を低電位から高電位に立ち上げ、基準電位の印加終了から一定期間後に容量制御線を高電位から低電位に立ち下げるように動作することが望ましい。
【００１５】
また、ここでのパルス電圧源は、容量制御線の電位を立ち上げと立ち下げを、１水平走査期間周期で実行することが望ましい。因みに、駆動トランジスタはＮチャネル薄膜トランジスタであることが望ましい。
【００１６】
また、発明者らは、前述したパネル構造を有するＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、ＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００１７】
発明者らの提案する発明では、少なくとも１フィールドに１回、全ての画素回路又は複数の画素回路単位で共通に接続される容量制御線の電位を低電位から高電位に立ち上げ、当該立ち上げから一定期間後に低電位に立ち下げることにより、ＥＬ表示素子のアノード電位及び駆動トランジスタのゲート電位をカップリング駆動する。
【００１８】
この駆動方式の採用により、駆動電流を供給する電流供給線を２値電位で駆動しなくても、ＥＬ表示素子のアノード電位と駆動トランジスタのゲート電位を適切な駆動電位に制御できる。
従って、水平ライン単位で電流供給線の電位を駆動する場合に比して、管理すべき動作タイミングの数を水平ライン数分の１に制御できる。
【００１９】
結果として、全ての水平ライン又は複数本の水平ライン単位で電流供給線の駆動信号を共通化できる。駆動信号の共用化により駆動部の回路構成を簡略化することができ、回路規模も削減することができる。かくして、ＥＬ表示パネルの製造コストを低減させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２１】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
【００２２】
図５に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル１１は、支持基板１３のうち画素アレイ部の形成領域に対向部１５を貼り合わせた構造を有している。
【００２３】
支持基板１３は、ガラス、プラスチックその他の基材で構成され、その表面に有機ＥＬ層や保護膜等を積層した構造を有している。対向部１５は、ガラス、プラスチックその他の透明部材を基材とする。なお、有機ＥＬパネル１１には、外部から支持基板１３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）１７が配置される。
【００２４】
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、駆動トランジスタＴ２の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ＥＬパネル１１のシステム構成例を示す。
図６は、有機ＥＬパネル１１のシステム構成例である。図６に示す有機ＥＬパネル１１は、画素アレイ部２１と、その駆動回路である信号書込制御線駆動部２３、電流供給線駆動部２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００２５】
画素アレイ部２１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は、有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００２６】
図７に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。また図８に、形態例１で提案する画素回路の内部構成を示す。図８に示す画素回路は、２つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２と１つの保持容量Ｃｓとで構成される。
【００２７】
この回路構成の場合も、信号書込制御線駆動部２３は、書込制御線ＷＳＬを通じてサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御する。因みに、信号書込制御線駆動部２３は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
【００２８】
電流供給線駆動部２５は、電流供給線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に接続される電流供給線ＤＳＬを２値的に制御し、他の駆動回路との協働動作により画素回路内の動作内容を制御する。ここでの動作には、有機ＥＬ素子の発光・非発光だけでなく、特性バラツキの補正動作も含まれる。この形態例の場合、特性バラツキの補正は、駆動トランジスタＴ２の閾値のバラツキや移動度のバラツキに基づくユニフォーミティの劣化の補正を意味する。
【００２９】
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 又は閾値補正用の基準電位（以下、「オフセット電位」という。）Ｖofs を印加する。なお、水平セレクタ２７は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ変換回路と、バッファ回路と、セレクタとで構成される。
タイミングジェネレータ２９は、書込制御線ＷＳＬ、電流供給線ＤＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する。
【００３０】
（Ｂ−２）駆動動作例
図９に、図８に示す画素回路の駆動動作例を示す。因みに図９では、電流供給線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
【００３１】
まず、発光状態における画素回路内の動作状態を図１０に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖgsに応じて定まる電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する（図９（ｔ１））。
【００３２】
次に、非発光状態の動作状態を説明する。このとき、電流供給線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図９（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき有機ＥＬ素子は消灯する。ただし、Ｖss＜Ｖthel＋Ｖcathを満たすものとする。
【００３３】
なお、駆動トランジスタＴ２のソース電位Ｖｓは電流供給線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図１１に、画素回路内の動作状態を示す。図１１に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電流供給線ＤＳＬへ引き出される。
【００３４】
この後、信号線ＤＴＬの電位が閾値補正用のオフセット電位Ｖofs に遷移した状態で、書込制御線ＷＳＬが高電位に変化すると、オン動作したサンプリングトランジスタＴ１を通じて駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に変化する（図９（ｔ３））。
【００３５】
図１２に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶgsはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００３６】
次に、電流供給線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図９（ｔ４））。
図１３に、この場合における画素回路内の動作状態を示す。なお図１３では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。
【００３７】
すなわち、有機ＥＬ素子ＯＬＥＤをダイオードと寄生容量Ｃelとで示す。ここで、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００３８】
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、図１４に示すように、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。この動作が閾値補正動作である。
【００３９】
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs
−Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、サンプリングトランジスタＴ１が再びオフ制御される（図９（ｔ５））。
【００４０】
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、サンプリングトランジスタＴ１は再びオン状態に制御される（図９（ｔ６））。図１５に、この場合における画素回路内の動作状態を示す。因みに、信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
【００４１】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００４２】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる（図１６）。
【００４３】
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、移動度μを補正した電圧へと変化する。
【００４４】
最後に、サンプリングトランジスタＴ１がオフ制御されて信号電位の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光期間が開始される（図９（ｔ７））。図１７に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【００４５】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【００４６】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【００４７】
（Ｂ−３）まとめ
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルを実現することができる。また、Ｎチャネル型薄膜トランジスタだけで画素回路を構成できるので、有機ＥＬパネルの製造に、アモルファスシリコン系のプロセスを採用できる。
【００４８】
（Ｃ）形態例２
（Ｃ−１）システム構成
この形態例では、有機ＥＬパネルの製造コストの更なる低価格化を実現するパネル構造と駆動方法について説明する。
【００４９】
図１８に、形態例２に係る有機ＥＬパネル１１のシステム構成例を示す。図１８には、図６との対応部分に同一符号を付して示している。
図１８に示す有機ＥＬパネル１１は、画素アレイ部４１と、その駆動回路である信号書込制御線駆動部４３、パルス電圧源４５、水平セレクタ２７、タイミングジェネレータ４７で構成される。
【００５０】
画素アレイ部４１も、アクティブマトリクス駆動方式を前提とする。従って、画素アレイ部４１の場合も、サブ画素はマトリクス状に配置される。ただし、この形態例の場合、駆動電流の供給線（電源線）の電源電位は一定電位Ｖccに固定する。これに伴い、画素アレイ部４１には、駆動トランジスタＴ２のゲート電位Ｖg と有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelを他の配線を通じて駆動できる仕組みを新たに追加する。
【００５１】
図１９に、サブ画素に対応する画素回路５１と各駆動回路との接続関係を示す。また図２０に、この形態例２で提案する画素回路５１の内部構成を示す。図２０に示す画素回路５１は、２つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２と、保持容量Ｃｓと、カップリング容量Ｃｃとで構成される。
【００５２】
図２０に示すように、薄膜トランジスタＴ１、Ｔ２と保持容量Ｃｓの接続関係は形態例１と同じである。新規な画素構造は、カップリング容量Ｃｃである。このカップリング容量Ｃｃの一方の電極は、駆動トランジスタＴ２のソース電極（有機ＥＬ素子ＯＬＥＤのアノード電極）と接続され、他方の電極は全画素に共通する容量制御線ＣＮＴＬに接続される。
【００５３】
この形態例の場合、容量制御線ＣＮＴＬは水平ラインに沿って配線されている。もっとも、容量制御線ＣＮＴＬは水平ラインに対して垂直方向に並ぶ画素列に沿って配線することもできる。いずれの場合も、各容量制御線ＣＮＴＬは一端において一本に集約され、パルス電圧源４５の出力端と電気的に接続される。
【００５４】
信号書込制御線駆動部４３は、書込制御線ＷＳＬを通じてサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御する。因みに、信号書込制御線駆動部４３は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
【００５５】
パルス電圧源４５は、個々の画素回路５１と電気的に接続された容量制御線ＣＮＴＬを２値の電位（高電位Ｖddと低電位Ｖini ）で駆動する回路デバイスである。パルス電圧源４５は、１水平走査期間を１周期とするパルス信号を発生する。
【００５６】
この形態例の場合、パルス電圧源４５は、１水平走査期間の開始から一定期間だけ高電位Ｖddを出力し、その後、同水平走査期間の終了まで低電位Ｖini を出力する。パルス電圧源４５は、この動作を電源が投入されている間、繰り返し実行する。
【００５７】
なお、高電位Ｖddを出力する期間長は、閾値補正準備動作に必要な時間長を考慮して設定する。
この形態例の場合、容量制御線ＣＮＴＬの電位変化は全ての画素に共通であり、電位変化に伴って駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓもカップリング量だけ上下に変動する。
【００５８】
因みに、駆動トランジスタＴ２のゲート電極が自由端の場合（サンプリングトランジスタＴ１がオフ動作（開動作）している場合）、駆動トランジスタＴ２のゲート電位Ｖｇは、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsを保持した状態のままソース電位Ｖｓの変位に連動して変化する。
【００５９】
一方、駆動トランジスタＴ２のゲート電極が固定端の場合（サンプリングトランジスタＴ１がオン動作（閉動作）している場合）、駆動トランジスタＴ２のソース電位Ｖｓだけ容量制御線ＣＮＴＬの電位変動に連動する。結果的に、容量制御線ＣＮＴＬの電位変動の前後で、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが変化する。
【００６０】
この形態例の場合、この容量制御線ＣＮＴＬの２値電位駆動と他の配線電位との協働動作により、閾値補正準備動作、閾値補正動作、信号電位の書込動作及び移動度補正動作を実行する。閾値補正動作及び移動度補正動作が正常に実行されることで、形態例１の場合と同様、駆動トランジスタＴ２の特性バラツキが補正され、ユニフォーミティの劣化が補正される。
【００６１】
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 又は閾値補正用のオフセット電位Ｖofs を印加する動作を実行する。水平セレクタ２７は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ回路と、バッファ回路と、セレクタとで構成される。
【００６２】
セレクタは、信号電位Ｖsigとオフセット電位Ｖofsの切り替え動作を実行する。
タイミングジェネレータ４７は、書込制御線ＷＳＬ、容量制御線ＣＮＴＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
【００６３】
（Ｃ−２）駆動動作例
図２１に、図２０に示す画素回路の駆動動作例を示す。因みに図２１では、容量制御線ＣＮＴＬに印加する２種類の電源電位のうち高電位の方をＶddで示し、低電位の方をＶini で示す。
【００６４】
まず、発光状態における画素回路内の動作状態を図２２に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。すなわち、駆動トランジスタＴ２のゲート電極は自由端である。
【００６５】
従って、容量制御線ＣＮＴＬの電位が１水平走査期間周期で変動するたびに、駆動トランジスタＴ２のゲート電位Ｖｇ（図２１（Ｄ））とソース電位Ｖｓ（図２１（Ｅ））には、正方向のカップリング波形と負方向のカップリング波形が混入する（図２１（ｔ１））。
【００６６】
なお、駆動トランジスタＴ２のゲート電極は自由端であるので、カップリング波形の混入にかかわらず、ゲート・ソース間電圧Ｖgsは一定のままである。
従って、駆動トランジスタＴ２は飽和領域での動作を継続する。結果的に、有機ＥＬ素子ＯＬＥＤは、ゲート・ソース間電圧Ｖgsに応じた電流Ｉｄｓでの発光状態を１水平走査期間の間継続する。
【００６７】
次に、非発光状態の動作状態を説明する。
非発光状態は、容量制御線ＣＮＴＬの電位が高電位Ｖddであり、かつ信号線ＤＴＬの電位がオフセット電位Ｖofs の期間に、書込制御線ＷＳＬが高電位に変化することで開始される（図２１（ｔ２））。図２３に、この時点における画素回路内の動作状態を示す。
このとき、駆動トランジスタＴ２のゲート電位Ｖｇは、オフセット電位Ｖofs に制御される（図２１（Ｄ））。
【００６８】
一方、駆動トランジスタＴ２のソース電位Ｖｓは、保持容量Ｃｓに応じたカップリング量だけ押し下げられるように遷移する（図２１（Ｅ））。
この結果、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖth以下に遷移すれば、有機ＥＬ素子ＯＬＥＤは発光状態から非発光状態に変化する。
【００６９】
このとき、駆動トランジスタＴ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電圧）が有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和以下であれば、有機ＥＬ素子ＯＬＥＤへのリーク電流もないため遷移後の電圧がそのまま保持される。
【００７０】
これに対し、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和以上である場合には、有機ＥＬ素子ＯＬＥＤを通じて電荷が放電される。結果的に、駆動トランジスタＴ２のソース電位ＶｓはＶthel＋Ｖcat に収束する。
【００７１】
図２３は、駆動トランジスタＴ２のソース電位ＶｓがＶthel＋Ｖcat に収束した状態を表している。
なお、オフセット電位Ｖofs は、カソード電圧Ｖcat と、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelと、駆動トランジスタＴ２の閾値電圧Ｖthの和以下であれば良い。
【００７２】
オフセット電位Ｖofs の書き込み動作が完了すると、サンプリングトランジスタＴ１がオフ制御される（図２１（ｔ３））。これにより、駆動トランジスタＴ２のゲート電極は自由端になる。
この後、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される。この時点における画素回路内の動作状態を図２４に示す。
【００７３】
このとき、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓには、それぞれ次式で与えられるΔＶ１のカップリング成分が重畳される。
ΔＶ１＝｛Ｃｃ／（Ｃｃ＋Ｃel）｝・（Ｖdd−Ｖini ）
因みに、Ｃｃはカップリング容量Ｃｃの容量値を示し、Ｃelは有機ＥＬ素子ＯＬＥＤの寄生容量値を示している。
【００７４】
なお、このカップリング成分ΔＶ１は、閾値補正準備期間が開始されるまでの間、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini へ、低電位Ｖini
から高電位Ｖddへと切り替わるたびに重畳される。
【００７５】
勿論、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に変化する場合には負方向のカップリング成分ΔＶ１が重畳され、容量制御線ＣＮＴＬの電位が低電位Ｖini から高電位Ｖddに変化する場合には正方向のカップリング成分ΔＶ１が重畳される。
【００７６】
やがて、閾値補正準備期間が到来する（図２１（ｔ４、ｔ５）。閾値補正準備動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini であり、かつ、信号線ＤＴＬの電位がオフセット電位Ｖofs である場合に、サンプリングトランジスタＴ１がオン制御されることで開始される（図２１（ｔ４））。この時点における画素回路内の動作状態を図２５に示す。
【００７７】
オフセット電位Ｖofs のサンプリングにより、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓが変位する。すなわち、ゲート電位Ｖｇはオフセット電位Ｖofs に、ソース電位ＶｓはＶcat ＋Ｖthel−ΔＶ１からＶcat ＋Ｖthel−ΔＶ１＋ΔＶ２に変化する。ここでの変位量ΔＶ２は、次式で与えられる。
ΔＶ２＝｛（Ｃs ＋Ｃgs）／（Ｃs ＋Ｃgs＋Ｃｃ＋Ｃel）｝・ΔＶ１＝ｇ・ΔＶ１
【００７８】
更に、閾値補正準備期間中には、サンプリングトランジスタＴ１のオン制御された状態で容量制御線ＣＮＴＬの電位が低電位Ｖini から高電位Ｖddに制御される。このカップリング成分の重畳に伴い、駆動トランジスタＴ２のソース電位Ｖｓが変位する。
すなわち、ソース電位ＶｓはＶcat ＋Ｖthel−（１−ｇ）・ΔＶ１からＶcat ＋Ｖthel−（１−ｇ）・ΔＶ１＋ΔＶ３に変化する。
【００７９】
ここでのカップリング成分ΔＶ３は、次式で与えられる。
ΔＶ３＝｛Ｃｃ／（Ｃs ＋Ｃgs＋Ｃｃ＋Ｃel）｝・（Ｖdd−Ｖini ）
このカップリング成分ΔＶ３の重畳までが閾値補正準備動作である。図２１（ｔ５）に示すように、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、カップリング成分ΔＶ３の重畳により逆バイアス状態に制御される。この時点における画素回路内の動作状態を図２６に示す。
【００８０】
さて、閾値補正準備動作が終了すると、サンプリングトランジスタＴ１がオフ制御された状態で、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される。すなわち、駆動トランジスタＴ２のゲート電極が自由端に制御された状態で、容量制御線ＣＮＴＬの電位が負方向にカップリング駆動される。
この際、負方向にカップリング成分ΔＶ１は、図２１の期間ｔ３の場合と同じである。
【００８１】
従って、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、カップリング駆動前の電圧を維持した状態のまま、ゲート電位Ｖｇとソース電位Ｖｓが、カップリング成分ΔＶ１ずつ負方向に遷移する。図２７に、この時点における画素回路内の動作状態を示す。
【００８２】
この後、閾値補正動作が開始される（図２１（ｔ７））。この動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini であり、かつ、信号線ＤＴＬの電位がオフセット電位Ｖofs である場合に、サンプリングトランジスタＴ１がオン制御されることで開始される。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、勿論、オフセット電位Ｖofs に制御される。
【００８３】
一方、駆動トランジスタＴ２のソース電位Ｖｓには、直前電位に対してｇΔＶ１で与えられるカップリング成分が重畳される。図２８に、この時点における画素回路内の動作状態を示す。図２８に示すように、駆動トランジスタＴ２のソース電位Ｖｓは、Ｖcat ＋Ｖthel−（２−２ｇ）・ΔＶ１＋ΔＶ３に変化する。
【００８４】
結果的に、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、次式で与えられる。
Ｖgs＝Ｖofs −Ｖcat −Ｖthel＋２（１−ｇ）・ΔＶ１−ΔＶ３
このゲート・ソース間電圧Ｖgsが駆動トランジスタＴ２の閾値電圧Ｖthより大きければ閾値補正動作が開始される。換言すれば、ここでのゲート・ソース間電圧Ｖgsが駆動トランジスタＴ２の閾値電圧Ｖthより大きい必要がある。
【００８５】
ゲート・ソース間電圧Ｖgsが駆動トランジスタＴ２の閾値電圧Ｖthより大きければ、図２８に示すように、電流供給線から保持容量Ｃｓの方向に電流が流れる。
なお、有機ＥＬ素子ＯＬＥＤの等価回路は、ダイオードと容量で表すことができる。従って、Ｖel≦Ｖcat+Ｖthelであれば（すなわち、有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２に流れる電流は保持容量Ｃｓを充電するのに使用される。
【００８６】
このとき、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは時間と共に、図２９に示すように徐々に上昇する。そして、一定時間経過後には、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsはその閾値電圧Ｖthに収束する。その後、サンプリングトランジスタＴ１をオフ制御して閾値補正動作を終了させる。
【００８７】
この時、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、次式を満たす状態になる。
Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthel
この後、信号線ＤＴＬが信号電位Ｖsig となった時点で、サンプリングトランジスタＴ１が再びオン制御される（図２１（ｔ８））。この時点での画素回路内の動作状態を図３０に示す。
【００８８】
信号電位Ｖsig は、各画素の階調値に応じた電圧である。このとき、駆動トランジスタＴ２のゲート電位Ｖｇは、サンプリングトランジスタＴ１を通じて与えられる信号電位Ｖsig に制御される。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線から流れ込む電流により時間とともに上昇する。
【００８９】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcatの和を越えなければ（ＥＬのリーク電流がＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２の電流は保持容量Ｃｓを充電するのに使用される。
【００９０】
なおこの時、駆動トランジスタＴ２の閾値補正動作は既に完了しているため、駆動トランジスタＴ２に流れる電流は移動度μを反映した値になる。
すなわち、移動度μが大きい駆動トランジスタＴ２では電流量が大きくなり、ソース電位Ｖｓの上昇も早くなる。一方、移動度μが小さい駆動トランジスタＴ２では電流量が小さくなり、ソース電位Ｖｓの上昇も遅くなる（図３１）。
【００９１】
これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、移動度μを反映して小さくなり、一定時間経過後には、個々の駆動トランジスタＴ２の移動度を完全に補正したゲート・ソース間電圧Ｖgsに遷移する。
【００９２】
最後に、サンプリングトランジスタＴ１がオフ制御されて信号電位Ｖsig の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光が開始される（図２１（ｔ９））。すなわち、新たな発光期間が開始される。
このとき、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgs’は一定である。従って、駆動トランジスタＴ２は一定電流Ｉds’を有機ＥＬ素子ＯＬＥＤに流す。
【００９３】
なお、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、有機ＥＬ素子ＯＬＥＤに駆動電流Ｉds’が流れる電圧Ｖxまで上昇する。これにより、有機ＥＬ素子ＯＬＤＥは発光を開始する。図３２に、この時点での画素回路内の動作状態を示す。
【００９４】
なお、最初の発光開始から一定時間が経過すると、容量制御線ＣＴＬの電位の変動のたびに、カップリング成分ΔＶが駆動トランジスタＴ２のソース電極に重畳される。ただし、発光期間中のける駆動トランジスタＴ２のゲート電極は自由端であるので、発光開始時のゲート・ソース間電圧Ｖｇｓ’が維持される。結果的に、画素回路は周期的にカップリング駆動されるが、信号電位Ｖsig に応じた発光状態が維持される。
【００９５】
なお、この画素回路の場合にも、有機ＥＬ素子ＯＬＥＤの発光時間が長くなるのに伴ってＩ−Ｖ特性に変化が発生するのは避け得ない。
従って、図中Ｂ点の電位も変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定値に保たれ続けるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化しない。
【００９６】
このように、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が劣化しても、有機ＥＬ素子ＯＬＥＤには、信号電位Ｖsig に応じた駆動電流Ｉdsが流れ続けることになる。かくして、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の経時変化にかかわらず、有機ＥＬ素子ＯＬＥＤの輝度を維持することができる。
【００９７】
（Ｃ−３）まとめ
この形態例で説明した駆動方式の採用により、電流供給線を固定電位化した状態でも、形態例１と同様の動作状態で各画素回路を駆動制御できる。
例えば全画素に共通する容量制御線ＣＴＬに高電位Ｖddを印加した状態で消光電位（オフセット電位Ｖofs ）を書き込むことにより、画素回路を発光状態から消光状態（非発光状態が継続する状態）に駆動制御できる。
【００９８】
また例えばオフセット電位の書込動作中に容量制御線ＣＴＬの電位を低電位Ｖini から高電位Ｖddに立ち上げることにより、画素回路の閾値補正準備動作を実現できる。
また例えば容量制御線ＣＴＬに低電位Ｖini が印加された状態でオフセット電位Ｖofs や信号電位Ｖsig を書き込むことにより、閾値補正動作や移動度補正動作を実現できる。
【００９９】
結果的に、電流供給線を全画素共通の固定電源として構成でき、形態例１では必須であったシフトレジスタ段構成の駆動部を無くすことができる。しかも、新たに追加する容量制御線ＣＴＬは全画素に共通する単一の制御パルスを発生するパルス電圧源４５で駆動できる。言うまでもなく、単一周波数で２値電位を発生するパルス電圧源４５にシフトレジスタ段は必要ない。
【０１００】
すなわち、駆動部の配置に必要な回路面積を形態例１の回路面積に比して小型化できる。特に、パネルサイズや表示解像度が大きい場合には、回路面積の小型化効果が高くなる。このことは、レイアウトの自由度を高める効果も期待できる。また、有機ＥＬパネルの製造コストを低下させる効果も期待できる。
勿論、形態例１の場合と同様、閾値補正動作や移動度補正動作は可能なので、ムラのない均一な画質での表示が可能である。
【０１０１】
（Ｃ−４）閾値補正動作の分割実行
前述した説明では、閾値補正動作が１水平走査期間内に完了する場合（すなわち、閾値補正動作が１回だけ実行される場合）を前提として説明した。
しかし、有機ＥＬパネルの高精細化や高速動作化に伴って、１水平走査期間は短縮化する傾向にある。
【０１０２】
この場合、閾値補正動作を複数回に分割して実行する必要が発生する。図３３に、閾値補正動作の分割実行に適した駆動動作例を示す。なお、図３３（Ａ）〜（Ｅ）は、それぞれ図２１（Ａ）〜（Ｅ）に対応する。
【０１０３】
まず、１回目の閾値補正動作が中断する時点から説明する。期間ｔ８では、信号線ＤＴＬに階調値に対応する信号電位Ｖsig が現れるので、サンプリングトランジスタＴ１がオフ制御される。すなわち、駆動トランジスタＴ２のゲート電極は自由端となる。
【０１０４】
閾値補正動作の中断時点では、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖthより大きい状態にある。従って、閾値補正動作の中断中も、駆動トランジスタＴ２はオン状態を維持し、電流供給線から流れ込む電流が保持容量Ｃｓと寄生容量Ｃelの充電に使用される。結果的に、ソース電位Ｖｓは上昇し、この上昇に伴うブートストラップ動作によりゲート電位Ｖｇも上昇する。
【０１０５】
やがて、信号線ＤＴＬへの信号電位Ｖsig の印加が終了すると、サンプリングトランジスタＴ１が再びオン制御され、閾値補正動作が再開される（期間ｔ９）。この際、駆動トランジスタＴ２のゲート電位Ｖｇは、オフセット電位Ｖofs に遷移するように押し下げ制御される。また、このゲート電位Ｖｇの押し下げに連動してソース電位Ｖｓも押し下げ制御される。
【０１０６】
このように駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に固定された状態で、容量制御線ＣＴＬの電位が低電位Ｖini から高電位Ｖddに変位させる制御と、一定期間後に高電位Ｖddから低電位Ｖini に変位させる制御とが実行される（期間ｔ１０）。
【０１０７】
結果的に、閾値補正動作期間中（期間ｔ１０）、駆動トランジスタＴ２のソース電位Ｖｓには、正方向のカップリング成分と負方向のカップリング成分が互いに打ち消し合うように重畳される。
このことは、閾値補正動作の再開後の動作は、容量制御線ＣＮＴＬの電位変動の影響を受けないことを意味する。
【０１０８】
ただし、正方向のカップリングが重畳した際のソース電位Ｖｓが、有機ＥＬ素子ＯＬＥＤをオン動作させないこと（すなわち、Ｖｓ≦Ｖthel＋Ｖcat を満たすこと）が求められる。
以上のように、閾値補正動作が複数回に分割して実行される場合でも、この形態例で説明したパネル構造及び駆動方法は効果的に動作する。
【０１０９】
（Ｄ）形態例３
（Ｄ−１）システム構成
この形態例では、前述した２つの形態例とは画素回路の構成が異なる有機ＥＬパネル１１のシステム構成例とその駆動技術について説明する。
【０１１０】
この形態例の場合、画素回路の違いと駆動方法の違いを重点的に説明するため、形態例２に対応する画素回路と駆動方法についてのみ説明する。
図３４に、有機ＥＬパネル１１のシステム構成例を示す。なお図３４には、図１８との対応部分に同一符号を付して示す。
【０１１１】
図３４に示す有機ＥＬパネル１１は、画素アレイ部６１と、その駆動回路である信号書込制御線駆動部６３、パルス電圧源４５、オフセット信号線駆動部６５、水平セレクタ６７、タイミングジェネレータ６９で構成される。
【０１１２】
画素アレイ部６１の画素配置は形態例２と同じである。すなわち、画素アレイ部６１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。ただし、この形態例の場合、信号線ＤＴＬは信号電位Ｖsig の供給専用線として使用し、オフセット電位Ｖofs の供給には専用線としてのオフセット信号線ＯＦＳＬを使用する。
【０１１３】
図３５に、サブ画素に対応する画素回路７１と各駆動回路との接続関係を示す。また、図３６に、画素回路７１の内部構成と各駆動回路との接続関係を示す。図３６に示す画素回路７１は、３つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２、Ｔ３と、保持容量Ｃｓと、カップリング容量Ｃｃとで構成される。
【０１１４】
この形態例の場合、信号書込制御線駆動部６３は、第１のサンプリングトランジスタＴ１の開閉制御を通じて、信号電位Ｖsig の保持容量Ｃｓへの書き込みを制御する。
オフセット信号線駆動部６５は、第２のサンプリングトランジスタＴ３の開閉制御を通じてオフセット電位Ｖofs の保持容量Ｃｓへの書き込みを制御する。
【０１１５】
なお、オフセット信号線駆動部６５の基本構造は、信号書込制御線駆動部６３と同じであり、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
水平セレクタ６７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig を印加する画素回路である。
【０１１６】
水平セレクタ６７は、水平解像度数分の出力段数を有するシフトレジスタと、画素データＤinをラッチするラッチ回路と、Ｄ／Ａ回路と、バッファ回路とで構成される。信号線ＤＴＬへの出力電位が信号電位Ｖsig のみである点が形態例２との違いである。
【０１１７】
タイミングジェネレータ６９は、書込制御線ＷＳＬ、オフセット信号線ＯＦＳＬ、信号線ＤＴＬ、容量制御線ＣＮＴＬの駆動動作に必要なタイミングパルスを生成する回路デバイスである。
【０１１８】
（Ｄ−２）駆動動作例
図３７に、図３６で説明した画素回路の駆動動作例を示す。図３７の場合にも、容量制御線ＣＮＴＬに印加する２種類の電源電位のうち高電位の方をＶddで示し、低電位の方をＶini で示す。
【０１１９】
なお、図３７（Ａ）は、容量制御線ＣＮＴＬの駆動波形である。図３７（Ｂ）は、オフセット信号線ＯＦＳＬの駆動波形である。図３７（Ｃ）は、書込制御線ＷＳＬの駆動波形である。図３７（Ｄ）及び（Ｅ）は、駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの各電位の遷移波形を示す。
【０１２０】
まず、発光状態における画素回路内の動作状態を図３８に示す。このとき、第１のサンプリングトランジスタＴ１と第２のサンプリングトランジスタＴ３は、いずれもオフ状態である。
【０１２１】
従って、駆動トランジスタＴ２のゲート電極は自由端として動作する。結果的に、容
量制御線ＣＮＴＬの電位が１水平走査期間周期で変動するたびに、駆動トランジスタＴ２のゲート電位Ｖｇ（図３７（Ｄ））とソース電位Ｖｓ（図３７（Ｅ））には、正方向のカップリング波形と負方向のカップリング波形が重畳する（図３７（ｔ１））。
【０１２２】
なお、駆動トランジスタＴ２のゲート電極は自由端であるので、カップリング波形の混入にかかわらず、ゲート・ソース間電圧Ｖgsは一定のままである。
従って、駆動トランジスタＴ２は飽和領域での動作を継続する。結果的に、有機ＥＬ素子ＯＬＥＤは、ゲート・ソース間電圧Ｖgsに応じた電流Ｉｄｓでの発光状態を１水平走査期間の間継続する。
【０１２３】
次に、非発光状態の動作状態を説明する。
非発光状態は、容量制御線ＣＮＴＬの電位が高電位Ｖddである状態で、第２のサンプリングトランジスタＴ３がオン状態の期間に、書込制御線ＷＳＬが高電位に変化することで開始される（図３７（ｔ２））。図３９に、この時点における画素回路内の動作状態を示す。
【０１２４】
このとき、第１のサンプリングトランジスタＴ１はオフ制御されている。これにより、駆動トランジスタＴ２のゲート電位Ｖｇは、オフセット電位Ｖofs に近づくように遷移する（図３７（Ｄ））。
【０１２５】
この際、駆動トランジスタＴ２のソース電位Ｖｓは、保持容量Ｃｓに応じたカップリングにより遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、保持容量Ｃｓに応じたカップリングにより押し下げられるように遷移する（図３７（Ｅ））。
【０１２６】
この結果、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが、その閾値電圧Ｖth以下であれば、有機ＥＬ素子ＯＬＥＤは非発光状態になる。この際、ソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電圧）が有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和以下であれば、ゲート・ソース間電圧Ｖgsは保持される。
【０１２７】
これに対し、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和以上である場合には、有機ＥＬ素子ＯＬＥＤを通じて保持容量Ｃｓの電荷の放電が継続される。結果的に、駆動トランジスタＴ２のソース電位ＶｓはＶthel＋Ｖcat に収束する。
【０１２８】
図３９は、ソース電位ＶｓがＶthel＋Ｖcat に収束した状態を表している。なお、オフセット電位Ｖofs は、カソード電圧Ｖcathと、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelと、駆動トランジスタＴ２の閾値電圧Ｖthの和以下である。
【０１２９】
このオフセット電位Ｖofs の書き込み動作が完了すると、第２のサンプリングトランジスタＴ３は再びオフ制御される（図３７（ｔ３））。これにより、駆動トランジスタＴ２のゲート電極は自由端になる。
【０１３０】
この後、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される。この際、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓには、負方向のカップリング成分ΔＶ１が重畳される。この時点における画素回路内の動作状態を図４０に示す。
【０１３１】
やがて、閾値補正準備期間が到来する（図３７（ｔ４、ｔ５）。閾値補正準備動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini である状態で、第２のサンプリングトランジスタＴ３がオン制御されることで開始される（図３７（ｔ４））。この時点における画素回路内の動作状態を図４１に示す。
【０１３２】
このとき、容量制御線ＣＮＴＬの電位が低電位Ｖini から高電位Ｖddに制御される（図３７（ｔ５））。この時点における画素回路内の動作状態を図４２に示す。
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に固定された状態で、駆動トランジスタＴ２のソース電位Ｖｓがカップリング駆動される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは逆バイアス状態に制御される。
【０１３３】
閾値補正準備動作が終了すると、第２のサンプリングトランジスタＴ３がオフ制御され、駆動トランジスタＴ２のゲート電極は再び自由端に制御される。この状態で、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される（図３７（ｔ６））。すなわち、駆動トランジスタＴ２のゲート電極が自由端に制御された状態で、容量制御線ＣＮＴＬの電位が負方向にカップリング駆動される。この状態における画素回路内の動作状態を図４３に示す。
【０１３４】
この後、閾値補正動作が開始される（図３７（ｔ７））。この動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini の状態で、第２のサンプリングトランジスタＴ３がオン制御されることで開始される。図４４に、この時点における画素回路内の動作状態を示す。
この際、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthより大きくなっている。
【０１３５】
従って、駆動トランジスタＴ２はオン動作し、図４４に示すように、電流供給線から保持容量Ｃｓの方向に電流が流れる。この電流の一部は、有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelの充電にも使用される。これにより、アノード電位Ｖelは時間の経過と共に上昇する。ただし、Ｖel≦Ｖcat+Ｖthelを満たしている。従って、有機ＥＬ素子ＯＬＥＤが発光することはない。やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖthに達すると、駆動トランジスタＴ２は自動的にカットオフする。
【０１３６】
このように閾値補正動作が終了すると、第１のサンプリングトランジスタＴ１がオン状態に制御され、信号線ＤＴＬを通じて信号電位Ｖsig の書き込みが開始される（図３７（ｔ８））。そして、信号電位の書き込み動作と移動度の補正動作とが同時に実行される。この時点における画素回路内の動作状態を図４５に示す。
【０１３７】
最後に、第１のサンプリングトランジスタＴ１がオフ制御されて信号電位Ｖsig の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光が開始される（図３７（ｔ９））。すなわち、新たな発光期間が開始される。
この時点における画素回路内の動作状態を図４６に示す。
【０１３８】
（Ｄ−３）まとめ
以上説明したように、信号電位Ｖsig の書き込みとオフセット電位Ｖofs の書き込みをそれぞれ専用の薄膜トランジスタの開閉制御を通じて実行する場合にも、形態例２と同様の駆動動作を実現できる。
【０１３９】
（Ｅ）形態例４
（Ｅ−１）システム構成
この形態例でも、形態例２の変形例を説明する。この形態例では、駆動電流の供給を専用の薄膜トランジスタで制御する駆動回路例について説明する。
【０１４０】
図４７に、有機ＥＬパネル１１のシステム構成例を示す。なお図４７には、図１８との対応部分に同一符号を付して示す。
図４７に示す有機ＥＬパネル１１は、画素アレイ部８１と、その駆動回路である信号書込制御線駆動部２３、パルス電圧源４５、駆動電流制御駆動部８３、水平セレクタ２７、タイミングジェネレータ８５で構成される。
【０１４１】
画素アレイ部８１の画素配置は形態例２と同じである。すなわち、画素アレイ部８１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。この形態例の場合も、信号線ＤＴＬには信号電位Ｖsig とオフセット電位Ｖofs が時分割で供給される。
【０１４２】
図４８に、サブ画素に対応する画素回路９１と各駆動回路との接続関係を示す。また、図４９に、画素回路９１の内部構成と各駆動回路との接続関係を示す。図４９に示す画素回路９１は、３つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２、Ｔ３と、保持容量Ｃｓと、カップリング容量Ｃｃとで構成される。
【０１４３】
このうち、薄膜トランジスタＴ３（以下、「駆動電流制御トランジスタＴ３」という。）は、電流供給線と駆動トランジスタＴ２との間に直列に配置する。この駆動電流制御トランジスタＴ３のオン・オフ制御により、有機ＥＬ素子ＯＬＥＤに対する駆動電流の供給と供給停止を切り替え替え制御できる。
【０１４４】
駆動電流制御トランジスタＴ３のオン・オフ動作は、駆動電流制御線駆動部８３によって制御される。なお、駆動電流制御トランジスタＴ３は、信号書込制御線駆動部２３と同じ回路構成で実現する。
タイミングジェネレータ８５は、書込制御線ＷＳＬ、駆動電流制御線ＩＳＬ、信号線ＤＴＬ、容量制御線ＣＮＴＬの駆動動作に必要なタイミングパルスを生成する回路デバイスである。
【０１４５】
（Ｅ−２）駆動動作例
図５０に、図４９で説明した画素回路の駆動動作例を示す。図５０の場合にも、容量制御線ＣＮＴＬに印加する２種類の電源電位のうち高電位の方をＶddで示し、低電位の方をＶini で示す。
【０１４６】
なお、図５０（Ａ）は、容量制御線ＣＮＴＬの駆動波形である。図５０（Ｂ）は、駆動電流制御線ＩＳＬの駆動波形である。図５０（Ｃ）は、信号線ＤＴＬに印加される電位の遷移を示す波形である。図５０（Ｄ）は、書込制御線ＷＳＬの駆動波形である。図５０（Ｅ）及び（Ｆ）は、駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの各電位の遷移波形を示す。
【０１４７】
まず、発光状態における画素回路内の動作状態を図５１に示す。このとき、第１のサンプリングトランジスタＴ１はオフ状態であり、駆動電流制御トランジスタＴ３はオン状態である。
【０１４８】
従って、駆動トランジスタＴ２のゲート電極は自由端として動作する一方、駆動トランジスタＴ２は電流供給線と電気的に接続された状態で動作する。
結果的に、容量制御線ＣＮＴＬの電位が１水平走査期間周期で変動するたびに、駆動トランジスタＴ２のゲート電位Ｖｇ（図５０（Ｅ））とソース電位Ｖｓ（図５０（Ｆ））には、正方向のカップリング波形と負方向のカップリング波形が重畳する（図５０（ｔ１））。
【０１４９】
なお、駆動トランジスタＴ２のゲート電極は自由端であるので、カップリング波形の混入にかかわらず、ゲート・ソース間電圧Ｖgsは一定のままである。
従って、駆動トランジスタＴ２は飽和領域での動作を継続する。結果的に、有機ＥＬ素子ＯＬＥＤは、ゲート・ソース間電圧Ｖgsに応じた電流Ｉｄｓでの発光状態を１水平走査期間の間継続する。
【０１５０】
次に、非発光状態の動作状態を説明する。
非発光状態は、駆動電流制御トランジスタＴ３がオフ制御されることで開始される（図５０（ｔ２））。図５２に、この時点における画素回路内の動作状態を示す。このとき、駆動トランジスタＴ２のソース電位Ｖｓは消灯時の電位に向かって降下する。また、このソース電位Ｖｓの降下に伴ってゲート電位Ｖｇも同様に降下する。
【０１５１】
ただし、この形態例の場合、サンプリングトランジスタＴ１がオン制御されることで、駆動トランジスタＴ２のゲート電位Ｖｇは、オフセット電位Ｖofs に制御される（図５０（Ｅ））。
なお、駆動トランジスタＴ２のソース電位ＶｓはＶthel＋Ｖcat に収束する（図５０（Ｆ））。
【０１５２】
図５２は、ソース電位ＶｓがＶthel＋Ｖcat に収束した状態を表している。なお、オフセット電位Ｖofs は、カソード電圧Ｖcathと、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelと、駆動トランジスタＴ２の閾値電圧Ｖthの和以下である。
【０１５３】
このオフセット電位Ｖofs の書き込み動作が完了すると、サンプリングトランジスタＴ１はオフ制御される（図５０（ｔ３））。これにより、駆動トランジスタＴ２のゲート電極は自由端になる。
【０１５４】
この後、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される。この際、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓには、負方向のカップリング成分ΔＶ１が重畳される。この時点における画素回路内の動作状態を図５３に示す。
【０１５５】
やがて、閾値補正準備期間が到来する（図５０（ｔ４、ｔ５））。閾値補正準備動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini である状態で、駆動電流制御トランジスタＴ３とサンプリングトランジスタＴ１が同時にオン制御されることで開始される（図５０（ｔ４））。この時点における画素回路内の動作状態を図５４に示す。
【０１５６】
なお、この時点では、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが逆バイアス状態にあるので、駆動電流制御トランジスタＴ３がオン制御されても駆動電流は流れない。従って、有機ＥＬ素子ＯＬＥＤは非発光状態のままである。
【０１５７】
このとき、容量制御線ＣＮＴＬの電位が低電位Ｖini から高電位Ｖddに制御される（図５０（ｔ５））。この時点における画素回路内の動作状態を図５５に示す。
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に固定された状態で、駆動トランジスタＴ２のソース電位Ｖｓがカップリング駆動される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは逆バイアス状態に制御される。
【０１５８】
閾値補正準備動作が終了すると、サンプリングトランジスタＴ１がオフ制御され、駆動トランジスタＴ２のゲート電極は再び自由端に制御される。この状態で、容量制御線ＣＮＴＬの電位が高電位Ｖddから低電位Ｖini に制御される（図５０（ｔ６））。すなわち、駆動トランジスタＴ２のゲート電極が自由端に制御された状態で、容量制御線ＣＮＴＬの電位が負方向にカップリング駆動される。この状態における画素回路内の動作状態を図５６に示す。
【０１５９】
この後、閾値補正動作が開始される（図５０（ｔ７））。この動作は、容量制御線ＣＮＴＬの電位が低電位Ｖini の状態で、サンプリングトランジスタＴ１がオン制御されることで開始される。図５７に、この時点における画素回路内の動作状態を示す。
この際、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthより大きくなっている。
【０１６０】
従って、駆動トランジスタＴ２はオン動作し、図５７に示すように、電流供給線から保持容量Ｃｓの方向に電流が流れる。この電流の一部は、有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelの充電にも使用される。これにより、アノード電位Ｖelは時間の経過と共に上昇する。ただし、Ｖel≦Ｖcat+Ｖthelを満たしている。従って、有機ＥＬ素子ＯＬＥＤが発光することはない。やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖthに達すると、駆動トランジスタＴ２は自動的にカットオフする。
【０１６１】
このように閾値補正動作が終了すると、サンプリングトランジスタＴ１が再びオン状態に制御され、信号線ＤＴＬを通じて信号電位Ｖsig の書き込みが開始される（図５０（ｔ８））。そして、信号電位の書き込み動作と移動度の補正動作とが同時に実行される。この時点における画素回路内の動作状態を図５８に示す。
【０１６２】
最後に、サンプリングトランジスタＴ１がオフ制御されて信号電位Ｖsig の書き込みが終了すると、有機ＥＬ素子ＯＬＥＤの発光が開始される（図５０（ｔ９））。すなわち、新たな発光期間が開始される。
この時点における画素回路内の動作状態を図５９に示す。
【０１６３】
（Ｅ−３）まとめ
以上の通り、この形態例で説明したように、駆動電流の供給と供給停止を駆動電流制御トランジスタＴ３で切り替え制御する構成のパネル構造の場合にも、形態例２と同様の駆動動作を実現できる。なお、駆動電流制御トランジスタＴ３を用いる場合には、発光期間中にも駆動電流の供給と供給停止を独立に制御できる。この機能を用いれば、１フレーム期間内の発光期間長を任意長に制御することができ、動画応答性を高めるのに用いることができる。
【０１６４】
（Ｆ）他の形態例
（Ｆ−１）配線構造
前述の形態例の場合には、全ての容量制御線ＣＮＴＬの一端を１本の配線パターンに共通化し、単一のパルス電源４５で駆動する場合について説明した。
【０１６５】
しかし、複数本単位で容量制御線ＣＮＴＬの一端を１本の配線パターンに共通化し、共通化された容量制御線ＣＮＴＬの単位でパルス電源４５を接続しても良い。
この際、各パルス電源４５は、それぞれ独立したタイミングで動作しても良いし、全てのパルス電源４５が単一の動作タイミングで同期動作しても良い。
【０１６６】
（Ｆ−２）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１６７】
図６０に、電子機器１０１の概念構成例を示す。電子機器１０１は、前述した有機ＥＬパネル１０３、システム制御部１０５及び操作入力部１０７で構成される。システム制御部１０５で実行される処理内容は、電子機器１０１の商品形態により異なる。また、操作入力部１０７は、システム制御部１０５に対する操作入力を受け付けるデバイスである。操作入力部１０７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１６８】
なお、電子機器１０１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図６１に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１１１の筐体正面には、フロントパネル１１３及びフィルターガラス１１５等で構成される表示画面１１７が配置される。表示画面１１７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１６９】
また、この種の電子機器１０１には、例えばデジタルカメラが想定される。図６２に、デジタルカメラ１２１の外観例を示す。図６２（Ａ）が正面側（被写体側）の外観例であり、図６２（Ｂ）が背面側（撮影者側）の外観例である。
【０１７０】
デジタルカメラ１２１は、保護カバー１２３、撮像レンズ部１２５、表示画面１２７、コントロールスイッチ１２９及びシャッターボタン１３１で構成される。このうち、表示画面１３１の部分が、形態例で説明した有機ＥＬパネルに対応する
【０１７１】
また、この種の電子機器１０１には、例えばビデオカメラが想定される。図６３に、ビデオカメラ１４１の外観例を示す。
ビデオカメラ１４１は、本体１４３の前方に被写体を撮像する撮像レンズ１４５、撮影のスタート／ストップスイッチ１４７及び表示画面１４９で構成される。このうち、表示画面１４９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１７２】
また、この種の電子機器１０１には、例えば携帯端末装置が想定される。図６４に、携帯端末装置としての携帯電話機１５１の外観例を示す。図６４に示す携帯電話機１５１は折りたたみ式であり、図６４（Ａ）が筐体を開いた状態の外観例であり、図６４（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１７３】
携帯電話機１５１は、上側筐体１５３、下側筐体１５５、連結部（この例ではヒンジ部）１５７、表示画面１５９、補助表示画面１６１、ピクチャーライト１６３及び撮像レンズ１６５で構成される。このうち、表示画面１５９及び補助表示画面１６１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１７４】
また、この種の電子機器１０１には、例えばコンピュータが想定される。図６５に、ノート型コンピュータ１７１の外観例を示す。
ノート型コンピュータ１７１は、下型筐体１７３、上側筐体１７５、キーボード１７７及び表示画面１７９で構成される。このうち、表示画面１７９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１７５】
これらの他、電子機器１０１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１７６】
（Ｆ−３）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０１７７】
（Ｆ−４）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１７８】
【図１】有機ＥＬパネルの機能ブロック構成を説明する図である。
【図２】画素回路と駆動回路との接続関係を説明する図である。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である。
【図４】他の画素回路例を示す図である。
【図５】有機ＥＬパネルの外観構成例を示す図である。
【図６】有機ＥＬパネルのシステム構成例を示す図である。
【図７】画素回路と駆動回路との接続関係を説明する図である。
【図８】形態例１に係る画素回路の構成例を示す図である。
【図９】形態例１に係る駆動動作例を示す図である。
【図１０】画素回路の動作状態を説明する図である。
【図１１】画素回路の動作状態を説明する図である。
【図１２】画素回路の動作状態を説明する図である。
【図１３】画素回路の動作状態を説明する図である。
【図１４】ソース電位の経時変化を示す図である。
【図１５】画素回路の動作状態を説明する図である。
【図１６】移動度の違いによる経時変化の違いを示す図である。
【図１７】画素回路の動作状態を説明する図である。
【図１８】形態例２に係る有機ＥＬパネルの構成例を示す図である。
【図１９】画素回路と駆動回路との接続関係を示す図である。
【図２０】形態例２に係る画素回路の構成例を示す図である。
【図２１】形態例２に係る駆動動作例を示す図である。
【図２２】画素回路の動作状態を説明する図である。
【図２３】画素回路の動作状態を説明する図である。
【図２４】画素回路の動作状態を説明する図である。
【図２５】画素回路の動作状態を説明する図である。
【図２６】画素回路の動作状態を説明する図である。
【図２７】画素回路の動作状態を説明する図である。
【図２８】画素回路の動作状態を説明する図である。
【図２９】ソース電位の経時変化を示す図である。
【図３０】画素回路の動作状態を説明する図である。
【図３１】移動度の違いによる経時変化の違いを示す図である。
【図３２】画素回路の動作状態を説明する図である。
【図３３】形態例２の駆動方法を閾値補正動作の分割実行にそのまま応用する場合の信号波形を示す図である。
【図３４】形態例３に係る有機ＥＬパネルの構成例を示す図である。
【図３５】画素回路と駆動回路の接続関係を示す図である。
【図３６】形態例３に係る画素回路の構成例を示す図である。
【図３７】形態例３に係る駆動動作例を示す図である。
【図３８】画素回路の動作状態を説明する図である。
【図３９】画素回路の動作状態を説明する図である。
【図４０】画素回路の動作状態を説明する図である。
【図４１】画素回路の動作状態を説明する図である。
【図４２】画素回路の動作状態を説明する図である。
【図４３】画素回路の動作状態を説明する図である。
【図４４】画素回路の動作状態を説明する図である。
【図４５】画素回路の動作状態を説明する図である。
【図４６】画素回路の動作状態を説明する図である。
【図４７】形態例４に係る有機ＥＬパネルの構成例を示す図である。
【図４８】画素回路と駆動回路との接続関係を示す図である。
【図４９】形態例４に係る画素回路の構成例を示す図である。
【図５０】形態例４に係る駆動動作例を示す図である。
【図５１】画素回路の動作状態を説明する図である。
【図５２】画素回路の動作状態を説明する図である。
【図５３】画素回路の動作状態を説明する図である。
【図５４】画素回路の動作状態を説明する図である。
【図５５】画素回路の動作状態を説明する図である。
【図５６】画素回路の動作状態を説明する図である。
【図５７】画素回路の動作状態を説明する図である。
【図５８】画素回路の動作状態を説明する図である。
【図５９】画素回路の動作状態を説明する図である。
【図６０】電子機器の概念構成例を示す図である。
【図６１】電子機器の商品例を示す図である。
【図６２】電子機器の商品例を示す図である。
【図６３】電子機器の商品例を示す図である。
【図６４】電子機器の商品例を示す図である。
【図６５】電子機器の商品例を示す図である。
【符号の説明】
【０１７９】
１１        有機ＥＬパネル
２１        画素アレイ部
２３        信号書込制御線駆動部
２５        電流供給線駆動部
２７        水平セレクタ
２９        タイミングジェネレータ
３１        画素回路
４１        画素アレイ部
４３        信号書込制御線駆動部
４５        パルス電圧源
５１        画素回路
６１        画素アレイ部
６３        信号書込制御線駆動部
６５        オフセット信号線駆動部
６７        水平セレクタ
７１        画素回路
８１        画素アレイ部
８３        駆動電流制御線駆動部
９１        画素回路
【図１】
0005186950.tif 000002
【図２】
0005186950.tif 000003
【図３】
0005186950.tif 000004
【図４】
0005186950.tif 000005
【図５】
0005186950.tif 000006
【図６】
0005186950.tif 000007
【図７】
0005186950.tif 000008
【図８】
0005186950.tif 000009
【図９】
0005186950.tif 000010
【図１０】
0005186950.tif 000011
【図１１】
0005186950.tif 000012
【図１２】
0005186950.tif 000013
【図１３】
0005186950.tif 000014
【図１４】
0005186950.tif 000015
【図１５】
0005186950.tif 000016
【図１６】
0005186950.tif 000017
【図１７】
0005186950.tif 000018
【図１８】
0005186950.tif 000019
【図１９】
0005186950.tif 000020
【図２０】
0005186950.tif 000021
【図２１】
0005186950.tif 000022
【図２２】
0005186950.tif 000023
【図２３】
0005186950.tif 000024
【図２４】
0005186950.tif 000025
【図２５】
0005186950.tif 000026
【図２６】
0005186950.tif 000027
【図２７】
0005186950.tif 000028
【図２８】
0005186950.tif 000029
【図２９】
0005186950.tif 000030
【図３０】
0005186950.tif 000031
【図３１】
0005186950.tif 000032
【図３２】
0005186950.tif 000033
【図３３】
0005186950.tif 000034
【図３４】
0005186950.tif 000035
【図３５】
0005186950.tif 000036
【図３６】
0005186950.tif 000037
【図３７】
0005186950.tif 000038
【図３８】
0005186950.tif 000039
【図３９】
0005186950.tif 000040
【図４０】
0005186950.tif 000041
【図４１】
0005186950.tif 000042
【図４２】
0005186950.tif 000043
【図４３】
0005186950.tif 000044
【図４４】
0005186950.tif 000045
【図４５】
0005186950.tif 000046
【図４６】
0005186950.tif 000047
【図４７】
0005186950.tif 000048
【図４８】
0005186950.tif 000049
【図４９】
0005186950.tif 000050
【図５０】
0005186950.tif 000051
【図５１】
0005186950.tif 000052
【図５２】
0005186950.tif 000053
【図５３】
0005186950.tif 000054
【図５４】
0005186950.tif 000055
【図５５】
0005186950.tif 000056
【図５６】
0005186950.tif 000057
【図５７】
0005186950.tif 000058
【図５８】
0005186950.tif 000059
【図５９】
0005186950.tif 000060
【図６０】
0005186950.tif 000061
【図６１】
0005186950.tif 000062
【図６２】
0005186950.tif 000063
【図６３】
0005186950.tif 000064
【図６４】
0005186950.tif 000065
【図６５】
0005186950.tif 000066