(57)【特許請求の範囲】
【請求項１】
基板上に形成された素子部と、前記基板上の前記素子部が形成されていない領域に形成されたボイド検出用モニター部と、を有する半導体装置の製造方法において、
前記基板上に絶縁膜を形成する工程と、
前記絶縁膜に複数の孔部を形成する工程と、
前記複数の孔部それぞれに埋め込まれるよう、前記絶縁膜上にメタル部を形成する工程と、
前記複数の孔部それぞれに前記メタル部を残存させ、前記ボイド検出用モニター部がディッシングにより前記素子部より窪んだ形状をなすよう、前記絶縁膜が露出するまで前記メタル部を研磨する工程と、
前記ボイド検出用モニター部の前記メタル部表面にボイドが露出しているか否かを検出する工程と、を含む、
半導体装置の製造方法。
【請求項２】
前記複数の孔部を形成する工程において、前記複数の孔部は、前記ボイド検出用モニター部の上から見た面積に対する前記ボイド検出用モニター部における前記複数の孔部の上から見た総面積の面積占有率が、前記素子部の上から見た面積に対する前記素子部における前記複数の孔部の上から見た総面積の面積占有率より大きくなるように形成される、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数の孔部を形成する工程は、前記ボイド検出用モニター部における前記複数の孔部と前記素子部における前記複数の孔部とが同じ断面形状になるよう、前記複数の孔部を形成する工程である、
請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記複数の孔部を形成する工程は、前記ボイド検出用モニター部において、前記複数の孔部がライン状またはドット状になるよう、前記複数の孔部を形成する工程である、
請求項１から３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜は層間絶縁膜を含み、
前記メタル部はヴィアプラグ部を含む、
請求項１から４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜は層間絶縁膜を含み、
前記メタル部は配線層とヴィアプラグ部とを含む、
請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜はＳｉＯ２からなり、
前記メタル部はＣｕからなる、
請求項１から６のいずれか一項記載の半導体装置の製造方法。
【請求項８】
基板上に形成された素子部と、前記基板上の前記素子部が形成されていない領域に形成されたボイド検出用モニター部と、を有する半導体装置において、
前記基板上に設けられた絶縁膜と、
前記絶縁膜を貫通する複数のメタル部と、を備え、
前記ボイド検出用モニター部の上から見た面積に対する前記ボイド検出用モニター部における前記複数のメタル部の上から見た総面積の面積占有率が、前記素子部の上から見た面積に対する前記素子部における前記複数のメタル部の上から見た総面積の面積占有率より大きく、
前記ボイド検出用モニター部は、前記素子部よりも皿状に窪んだ形状をしている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細には、配線内部に発生したボイドを検出することが可能な半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化、高集積化に伴い多層配線構造が用いられている。また、配線を流れる信号伝搬遅延を防ぐため、電気抵抗率の低いＣｕ配線が用いられている。Ｃｕ配線の形成方法としては、ダマシン法がよく用いられる。
【０００３】
ダマシン法を用いたＣｕ配線の形成において、微細形状への埋め込み能力には限界があり、Ｃｕ配線中にボイドが発生する場合がある。Ｃｕ配線中にボイドが発生した場合は、Ｃｕ配線の断線や配線抵抗の増加を招く等、Ｃｕ配線の信頼性に関わる。このため、Ｃｕ配線中のボイド検出が求められている（例えば特許文献１）。
【０００４】
従来、ボイド検出方法として、電位コントラスト欠陥装置を用いた方法や光学測定技術を用いた方法が利用されてきた。電位コントラスト欠陥装置を用いた方法は、基板表面に電子ビームを照射して、Ｃｕ配線の導通状態によって変化する二次電子の放出量を検出することで、Ｃｕ配線内部で発生したボイドを検出することができる。このため、図１に示すように、ＳｉＯ２膜１８に形成されたＣｕ配線１３の内部にボイド１０が発生し、ボイド１０によりＣｕ配線１３の導通が完全に遮断され、電気的にオープンになっている状態の場合に、ボイド１０の検出を行なうことができる。
【０００５】
また、光学測定技術を用いた方法では、図２に示すように、ボイド１０がＣｕ配線１３の表面に露出している場合に、ボイド１０の検出を行なうことができる。
【特許文献１】特開平８−２５５８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図３に示すように、ボイド１０がＣｕ配線１３の内部の一部分に発生し、Ｃｕ配線１３の導通が完全に遮断されていない状態の場合は、電位コントラスト欠陥装置を用いた方法では、ボイド１０の検出を行なうことができない。また、図３に示す状態は、ボイド１０がＣｕ配線１３の表面に露出していないため、光学測定技術を用いた方法でもボイド１０の検出を行なうことができない。しかし、図３に示すようなボイド１０が発生した半導体装置は、ストレスマイグレーションやエレクトロマイグレーション等の最終信頼性評価において不良となる場合がある。このため、図３に示すようなボイド１０も検出できることが望ましい。
【０００７】
本発明は、上記課題に鑑みなされたものであり、配線内部の一部分にボイドが発生しているような場合でも、ボイドを検出することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、素子部を有する半導体装置の製造方法において、基板上に絶縁膜を形成する工程と、前記絶縁膜に複数の孔部を形成する工程と、前記複数の孔部それぞれに埋め込まれるよう、前記絶縁膜上にメタル部を形成する工程と、前記複数の孔部それぞれに前記メタル部を残存させ、ボイド検出用モニター部がディッシングにより前記素子部より窪んだ形状をなすよう、前記絶縁膜が露出するまで前記メタル部を研磨する工程と、前記ボイド検出用モニター部の前記メタル部表面にボイドが露出しているか否かを検出する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、メタル部の内部にボイドが発生している場合は、発生したボイドをボイド検出用モニター部のメタル部表面に露出させることができる。このため、ボイド検出用モニター部のメタル部表面にボイドが露出しているか否かを従来のボイド検査方法で検出することで、素子部のメタル部にボイドが発生しているか否かを検出することが可能となる。
【０００９】
上記構成において、前記複数の孔部を形成する工程は、前記ボイド検出用モニター部の上から見た面積に対して、前記ボイド検出用モニター部における前記複数の孔部の上から見た総面積が占める面積占有率が、前記素子部の上から見た面積に対して、前記素子部における前記複数の孔部の上から見た総面積が占める面積占有率より大きくなるよう、前記複数の孔部を形成する工程である構成とすることができる。この構成によれば、メタル部を研磨する工程により生じるディッシングで、ボイド検出用モニター部のディッシング量を、素子部のディッシング量より大きくすることができる。
【００１０】
上記構成において、前記複数の孔部を形成する工程は、前記ボイド検出用モニター部における前記複数の孔部と前記素子部における前記複数の孔部とが同じ断面形状になるよう、前記複数の孔部を形成する工程である構成とすることができる。この構成によれば、ボイド検出用モニター部のメタル部表面にボイドが露出しているか否かを検出することで、素子部のメタル部にボイドが発生しているか否かをより正確に検出することができる。
【００１１】
上記構成において、前記複数の孔部を形成する工程は、前記ボイド検出用モニター部において、前記複数の孔部がライン状またはドット状になるよう、前記複数の孔部を形成する工程である構成とすることができる。
【００１２】
上記構成において、前記絶縁膜は層間絶縁膜を含み、前記メタル部はヴィアプラグ部を含む構成とすることができる。この構成によれば、シングルダマシン構造を得ることができる。
【００１３】
上記構成において、前記絶縁膜は層間絶縁膜を含み、前記メタル部は配線層とヴィアプラグ部とを含む構成とすることができる。この構成によれば、デュアルダマシン構造を得ることができる。
【００１４】
上記構成において、前記絶縁膜はＳｉＯ２膜からなり、前記メタル部はＣｕからなる構成とすることができる。
【００１５】
本発明は、素子部とボイド検出用モニター部とを有する半導体装置において、基板上に設けられた絶縁膜と、前記絶縁膜を貫通する複数のメタル部と、を具備し、前記ボイド検出用モニター部は、前記素子部より皿状に窪んだ形状をなしていることを特徴とする半導体装置である。本発明によれば、素子部のメタル部にボイドが発生しているか否かを、ボイド検出用モニター部を用いて検出することが可能となる。
【００１６】
上記構成において、前記ボイド検出用モニター部の上から見た面積に対して、前記ボイド検出用モニター部における前記複数のメタル部の上から見た総面積が占める面積占有率が、前記素子部の上から見た面積に対して、前記素子部における前記複数のメタル部の上から見た総面積が占める面積占有率より大きい構成とすることができる。
【発明の効果】
【００１７】
本発明によれば、メタル部の内部にボイドが発生している場合は、発生したボイドをボイド検出用モニター部のメタル部表面に露出させることができる。このため、ボイド検出用モニター部のメタル部表面にボイドが露出しているか否かを従来のボイド検査方法で検出することで、素子部のメタル部にボイドが発生しているか否かを検出することが可能となる。
【発明を実施するための最良の形態】
【００１８】
まず初めに、ダマシン法を用いたメタル部の形成により生じるディッシングおよびエロージョンについて説明する。
【００１９】
ダマシン法を用いたメタル部の形成は、１．基板上に絶縁膜を形成する工程、２．絶縁膜に孔部を形成する工程、３．孔部に埋め込まれるように、絶縁膜上にメタル部を形成する工程、４．孔部にメタル部を残存させ、絶縁膜の表面が露出するように、絶縁膜上のメタル部を研磨する工程、により実行される。
【００２０】
メタル部を研磨する工程は、化学機械研磨（Chemical mechanical polishing：CMP）が用いられる。ＣＭＰにおいて、使用する研磨剤、研磨装置および絶縁膜の膜特性等によって、平坦性の低下が生じる。この平坦性の低下のことを、ディッシングおよびエロージョンという。特に、ディッシングは、メタル部の線幅が広い場合に、メタル部の断面が皿状に窪む現象をいい、エロージョンは、メタル部の線幅が細い場合に、メタル部と共に絶縁膜も削れてしまう現象をいう。以下において、ディッシングとエロージョンとを総称して、ディッシングと呼ぶこととする。
【００２１】
ここで、図４に示すような、メタル部２４と絶縁膜２２とが交互に並んだパターンで、パターン面積に対するメタル部２４の面積占有率を変えることで、ＣＭＰにより生じるディッシングのディッシング量にどのような変化が生じるのか実験を行った。なお、メタル部２４の線幅は例えば０．１μｍ〜０．２μｍである。図５（ａ）はパターンの外形（Ａ×Ｂ）が８０μｍ×８０μｍの場合に、メタル部２４の面積占有率を変えたときのディッシング量の変化を示し、図５（ｂ）はパターンの外形（Ａ×Ｂ）が１５００μｍ×１５００μｍの場合に、メタル部２４の面積占有率を変えたときのディッシング量の変化を示している。なお、ディッシング量とは、ディッシングにより皿状に窪んだ部分で、最も窪みの大きい部分の窪み量をいう。
【００２２】
図５（ａ）および図５（ｂ）を参照に、横軸はパターン面積に対するメタル部２４の面積占有率を示し、縦軸はディッシング量を示している。メタル部２４の面積占有率が３２％、６８％、１００％の各場合についてディッシング量を測定した。また、図５（ａ）および図５（ｂ）の実線は、測定結果の近似式を表している。図５（ａ）および図５（ｂ）によれば、メタル部２４の面積占有率を変化させることで、ディッシング量に変化が生じることが確認できる。特に、パターンの外形が８０μｍ×８０μｍである図５（ａ）の場合は、メタル部２４の面積占有率を３２％から１００％に変化させることで、ディッシング量は３０ｎｍから７０ｎｍに変化し、パターンの外形が１５００μｍ×１５００μｍである図５（ｂ）の場合は、メタル部２４の面積占有率を３２％から１００％に変化させることで、ディッシング量は４５ｎｍから１００ｎｍに変化する。つまり、メタル部２４の面積占有率に比例して、ディッシング量も増加する。以下に、このメタル部２４の面積占有率の変化によるディッシング量の変化を利用して、メタル部２４の内部にボイド１０が発生しているか否かを検出することが可能な半導体装置およびその製造方法を説明する。
【実施例１】
【００２３】
図６は実施例１に係る半導体装置（半導体チップ）の素子部とその周辺に設けられたボイド検出用モニター部との模式的上面図である。図６を参照に、基板１２上にメモリセル領域１４ａと周辺セル領域１４ｂとからなる素子部１４が形成されている。ボイド検出用モニター部１６は、メモリセル領域１４ａや周辺セル領域１４ｂが形成されていない領域、つまり未使用領域に形成されている。
【００２４】
図７（ａ）は素子部１４におけるメタル部２４を説明するための模式的断面図であり、図７（ｂ）はボイド検出用モニター部１６におけるメタル部２４を説明するための模式的断面図である。図７（ａ）および図７（ｂ）を参照に、例えば、Ｓｉからなる半導体基板である基板１２上にＳｉＯ２膜１８とＳｉＮ膜２０とを介して層間絶縁膜として機能する、例えば、ＳｉＯ２からなる絶縁膜２２が設けられている。絶縁膜２２には絶縁膜２２を貫通する、例えば、Ｃｕからなるメタル部２４が設けられている。素子部１４におけるメタル部２４は、ヴィアプラグ部３２と配線層３４とから構成されており、このような構造をデュアルダマシン構造という。ボイド検出用モニター部１６におけるメタル部２４は、ヴィアプラグ部３２から構成されており、このような構造をシングルダマシン構造という。ボイド検出用モニター部１６は、素子部１４に比べて皿状に窪んだ形状をしており、ボイド検出用モニター部１６の上から見た面積に対して、ボイド検出用モニター部１６のメタル部２４の上から見た総面積が占める面積占有率は、素子部１４の上から見た面積に対して、素子部１４のメタル部２４の上から見た総面積が占める面積占有率より大きい。
【００２５】
次に、図８（ａ）から図８（ｆ）を用い、素子部１４におけるメタル部２４の製造工程およびボイド検出用モニター部１６におけるメタル部２４の製造工程を説明する。図８（ａ）から図８（ｃ）は素子部１４の模式的断面図を示し、図８（ｄ）から図８（ｆ）はボイド検出用モニター部１６の模式的断面図を示している。
【００２６】
図８（ａ）および図８（ｄ）を参照に、例えばＳｉからなる半導体基板である基板１２上に、ＳｉＯ２膜１８およびＳｉＮ膜２０を形成する。ＳｉＮ膜２０上に、例えばＳｉＯ２膜からなり層間絶縁膜として機能する絶縁膜２２を、例えばＣＶＤ（Chemical Vapor Deposition）法により形成する。その後、例えばエッチング法を用い、素子部１４の絶縁膜２２にヴィアホール２６と配線溝２８とから構成される孔部３０ａを、ボイド検出用モニター部１６の絶縁膜２２にヴィアホール２６からなる孔部３０ｂを形成する。この時、ボイド検出用モニター部１６の上から見た面積に対して孔部３０ｂの上から見た総面積が占める面積占有率が、素子部１４の上から見た面積に対して孔部３０ａの上から見た総面積が占める面積占有率より大きくなるよう、孔部３０ａおよび孔部３０ｂを形成する。特に、素子部１４において、孔部３０ａが密になる領域や疎になる領域が生じる場合がある。このような場合でも、孔部３０ａが密になる領域の上から見た面積に対して、密になる領域の孔部３０ａの上から見た総面積が占める面積占有率より、ボイド検出用モニター部１６の上から見た面積に対して、孔部３０ｂの上から見た総面積が占める面積占有率が大きくなるようにする。
【００２７】
図８（ｂ）および図８（ｅ）を参照に、孔部３０ａおよび孔部３０ｂにバリアメタル（不図示）とＣｕシード（不図示）とをスパッタリング（Physical Vapor Deposition）法を用い順次形成した後、電解メッキ（Electrochemical deposition）法を用い、Ｃｕからなるメタル部２４を孔部３０ａおよび孔部３０ｂに埋め込まれるように絶縁膜２２上に形成する。ボイド検出用モニター部１６の上から見た面積に対して孔部３０ｂの上から見た総面積が占める面積占有率が、素子部１４の上から見た面積に対して孔部３０ａの上から見た総面積が占める面積占有率より大きいことから、メタル部２４を形成した後においては、ボイド検出用モニター部１６の上から見た面積に対して孔部３０ｂに埋め込まれたメタル部２４の上から見た総面積が占める面積占有率が、素子部１４の上から見た面積に対して孔部３０ａに埋め込まれたメタル部２４の上から見た総面積が占める面積占有率より大きくなる。
【００２８】
図８（ｃ）および図８（ｆ）を参照に、孔部３０ａおよび孔部３０ｂにメタル部２４が残存し、絶縁膜２２の表面が露出するよう、絶縁膜２２上のメタル部２４を例えばＣＭＰにより研磨する。ここで、ボイド検出用モニター部１６の上から見た面積に対して孔部３０ｂに埋め込まれたメタル部２４の上から見た総面積が占める面積占有率が、素子部１４の上から見た面積に対して孔部３０ａに埋め込まれたメタル部２４の上から見た総面積が占める面積占有率より大きいことから、図５（ａ）および図５（ｂ）を用い説明したように、ボイド検出用モニター部１６は、素子部１４に比べてディッシング量が大きくなる。これにより、ボイド検出用モニター部１６は素子部１４に比べて皿状に窪んだ形状となる。なお、ヴィアホール２６に埋め込まれたメタル部２４をヴィアプラグ部３２といい、配線溝２８に埋め込まれたメタル部２４を配線層３４という。
【００２９】
ここで、例えば、メタル部２４の内部の一部分にボイド１０が発生している場合、素子部１４におけるメタル部２４は、図９（ａ）に示すような状態であるため、従来技術で説明したように、ボイド１０を検出することは難しい。一方、ボイド検出用モニター部１６のメタル部２４は、メタル部２４を研磨する工程により生じたディッシングにより、素子部１４より皿状に窪んだ形状をしている。このため、図９（ｂ）に示すように、メタル部２４の内部に発生したボイド１０をメタル部２４の表面から露出させることができる。これにより、ボイド検出用モニター部１６では、従来の光学測定技術を用いた方法によりボイド１０を検出することが可能となる。したがって、ボイド検出用モニター部１６の表面にボイド１０が露出しているか否かを検出することで、素子部１４におけるメタル部２４にボイド１０が発生しているか否かを検出することが可能となる。
【００３０】
図５（ａ）および図５（ｂ）を用い説明したように、８０μｍ×８０μｍの大きさのパターンに対して、メタル部２４の面積占有率を３２％から１００％に変化させると、ディッシング量は３０ｎｍから７０ｎｍに変化する。また、１５００μｍ×１５００μｍの大きさのパターンに対して、メタル部２４の面積占有率を３２％から１００％に変化させると、ディッシング量は４５ｎｍから１００ｎｍに変化する。このように、１５００μｍ×１５００μｍという大きなパターンでなく、８０μｍ×８０μｍ程度の大きさのパターンでも、メタル部２４の面積占有率を振ることで、ディッシング量を十分に変化させることができる。つまり、ボイド検出用モニター部１６の上から見た面積に対してボイド検出用モニター部１６に形成されるメタル部２４の上から見た総面積が占める面積占有率を、素子部１４の上から見た面積に対して素子部１４に形成されるメタル部２４の上から見た総面積が占める面積占有率より大きくすることで、素子部１４は平坦性を保持しつつ、ボイド検出用モニター部１６のみ大きく皿状に窪んだ形状とすることができる。特に、８０μｍ×８０μｍという大きさは、図６に示す、基板１２上における未使用領域と同程度の大きさであり、従来の半導体装置では、その未使用領域にダミーパターンを設けていた。このため、ダミーパターンの代わりにボイド検出用モニター部１６を設けるということが可能となる。
【００３１】
また、図５（ａ）を用い説明したように、８０μｍ×８０μｍの大きさのパターンであるボイド検出用モニター部１６に対して、例えば、メタル部２４の面積占有率を３２％とすると、ボイド検出用モニター部１６のディッシング量は約３０ｎｍとなる。よって、ディッシング量が０ｎｍにおけるメタル部２４表面から３０ｎｍ程度の深さの間にボイド１０が発生しているか否かを検出することができる。また例えば、メタル部２４の面積占有率を６８％とすると、ボイド検出用モニター部１６のディッシング量は約５０ｎｍとなる。よって、ディッシング量が０ｎｍにおけるメタル部２４表面から５０ｎｍ程度の深さの間にボイド１０が発生しているか否かを検出することができる。
【００３２】
特に、図１０（ａ）および図１１（ａ）に示すように、８０μｍ×８０μｍのパターン領域に、１０μｍ×８０μｍの大きさのボイド検出用モニター部１６を形成し、ボイド検出用モニター部１６が形成された領域以外のパターン領域に、例えばＣｕ膜３６を形成することで、ディッシング量をさらに増加させることができると考えられる。例えば、図１０（ａ）および図１０（ｂ）に示すように、ボイド検出用モニター部１６におけるメタル部２４の面積占有率を３２％とすると、ディッシング量を５０ｎｍ程度にすることができると考えられる。このため、ディッシング量が０ｎｍにおけるメタル部２４表面から５０ｎｍ程度の深さの間にボイド１０が発生しているか否かを検出することができる。また、図１１（ａ）および図１１（ｂ）に示すように、ボイド検出用モニター部１６におけるメタル部２４の面積占有率を６８％とすると、ディッシング量を１００ｎｍ程度にすることができると考えられる。このため、ディッシング量が０ｎｍにおけるメタル部２４表面から１００ｎｍ程度の深さの間にボイド１０が発生しているか否かを検出することができる。
【００３３】
図５（ａ）および図５（ｂ）を用い説明したように、メタル部２４の面積占有率を変化させることで、ディッシング量も変化させることができる。このため、メタル部２４の内部でボイド１０が発生しやすい位置が予め予想できる場合は、その位置がディッシングによりメタル部２４の表面に露出するように、メタル部２４の面積占有率を決定することができる。
【００３４】
また、図８（ａ）から図８（ｆ）を用い説明したように、ボイド検出用モニター部１６は素子部１４と同一の工程で製造することができる。したがって、ボイド検出用モニター部１６を別工程で製造しなくて済むため、製造工程の追加によるコスト増加や製造工程の煩雑さを抑制することができる。
【００３５】
実施例１において、図７（ａ）および図７（ｂ）に示すように、素子部１４のメタル部２４はヴィアプラグ部３２および配線層３４からなり、ボイド検出用モニター部１６のメタル部２４はヴィアプラグ部３２からなる場合、つまり、素子部１４のメタル部２４とボイド検出用モニター部１６のメタル部２４とが異なる断面形状をしている場合を示したがこれに限られない。図８（ａ）および図８（ｄ）に示す孔部３０ａおよび孔部３０ｂを形成する工程において、孔部３０ａと孔部３０ｂとが同じ断面形状になるよう、素子部１４の孔部３０ａとボイド検出用モニター部１６の孔部３０ｂとを形成し、素子部１４のメタル部２４とボイド検出用モニター部１６のメタル部２４とが同じ断面形状をしている場合が好ましい。この場合は、素子部１４のメタル部２４とボイド検出用モニター部１６のメタル部２４とに、ボイド１０が同様に発生すると考えられる。よって、ボイド検出用モニター部１６のメタル部２４にボイド１０が発生しているか否かを検出することで、素子部１４のメタル部２４にボイド１０が発生しているか否かをより正確に検出することができる。
【００３６】
したがって、素子部１４のメタル部２４と、ボイド検出用モニター部１６のメタル部２４とが、共にヴィアプラグ部３２からなる場合や、共にヴィアプラグ部３２と配線層３４とからなる場合が好ましい。また、素子部１４のメタル部２４がヴィアプラグ部３２からなり、ボイド検出用モニター部１６のメタル部２４がヴィアプラグ部３２と配線層３４とからなる場合でもよい。さらに、ボイド検出用モニター部１６のメタル部２４が複数の線幅からなる場合や複数の断面形状からなる場合でもよい。特に、ボイド検出用モニター部１６のメタル部２４は、素子部１４のメタル部２４でボイド１０が発生しているか否かを確実に検出できる断面形状である場合が好ましい。
【００３７】
さらに、ボイド検出用モニター部１６におけるメタル部２４のパターン形状は、図４、図１０（ａ）および図１１（ａ）に示すようなライン状の場合でもよく、図１２に示すような、ドット状の場合でもよい。つまり、図８（ｄ）に示す、ボイド検出用モニター部１６の孔部３０ｂを形成する工程において、孔部３０ｂをライン状に形成する場合でも、またはドット状に形成する場合でもよい。
【００３８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】図１は従来のボイド検査方法について説明するための模式的断面図（その１）である。
【図２】図２は従来のボイド検査方法について説明するための模式的断面図（その２）である。
【図３】図３は従来のボイド検査方法の課題について説明するための模式的断面図である。
【図４】図４はディッシング量の測定実験に使用したパターンを表す模式的上面図である。
【図５】図５（ａ）はパターン外形が８０μｍ×８０μｍの場合の、メタル部の面積占有率の変化に対するディッシング量の変化を示した図であり、図５（ｂ）はパターン外形が１５００μｍ×１５００μｍの場合の、メタル部の面積占有率の変化に対するディッシング量の変化を示した図である。
【図６】図６は実施例１に係る半導体装置の素子部とその周辺に設けられたボイド検出用モニター部の模式的上面図である。
【図７】図７（ａ）は実施例１に係る半導体装置の素子部におけるメタル部の模式的断面図であり、図７（ｂ）はボイド検出用モニター部におけるメタル部の模式的断面図である。
【図８】図８（ａ）から図８（ｆ）は実施例１に係る半導体装置の素子部およびボイド検出用モニター部のメタル部の製造工程を示した模式的断面図である。
【図９】図９（ａ）および図９（ｂ）はメタル部の内部に発生したボイドの検出について説明する模式的断面図である。
【図１０】図１０（ａ）はボイド検出用モニター部の周囲にＣｕ膜を形成した場合の効果を説明するための模式的上面図（その１）であり、図１０（ｂ）は図１０（ａ）におけるボイド検出用モニター部の模式的断面図である。
【図１１】図１１（ａ）はボイド検出用モニター部の周囲にＣｕ膜を形成した場合の効果を説明するための模式的上面図（その２）であり、図１１（ｂ）は図１１（ａ）におけるボイド検出用モニター部の模式的断面図である。
【図１２】図１２はボイド検出用モニター部のメタル部がドット状に形成された場合を示す模式的上面図である。
【符号の説明】
【００４０】
１０  ボイド
１２  基板
１３  Ｃｕ配線
１４  素子部
１４ａ  メモリセル領域
１４ｂ  周辺セル領域
１６  ボイド検出用モニター部
１８  ＳｉＯ２膜
２０  ＳｉＮ膜
２２  絶縁膜
２４  メタル部
２６  ヴィアホール
２８  配線溝
３０ａ  孔部
３０ｂ  孔部
３２  ヴィアプラグ部
３４  配線層
３６  Ｃｕ膜
【図１】
0005313474.tif 000002
【図２】
0005313474.tif 000003
【図３】
0005313474.tif 000004
【図４】
0005313474.tif 000005
【図５】
0005313474.tif 000006
【図６】
0005313474.tif 000007
【図７】
0005313474.tif 000008
【図８】
0005313474.tif 000009
【図９】
0005313474.tif 000010
【図１０】
0005313474.tif 000011
【図１１】
0005313474.tif 000012
【図１２】
0005313474.tif 000013