(57)【特許請求の範囲】
【請求項１】
少なくとも一対の内部電極層と、前記内部電極層の間に挟まれるサーミスタ層とを有する素子本体と、
前記素子本体の表面に形成され、前記内部電極層と電気的に接続する外部電極層とを有する積層型サーミスタ素子であって、
前記外部電極層は、
前記素子本体の表面に直接に形成される第１外部電極層と、
前記第１外部電極層の表面に形成される第２外部電極層とを有し、
前記第１外部電極層が白金粒子とセラミック粒子とを含み、前記第２外部電極層が白金粒子で構成され、
前記第１外部電極層における前記白金粒子と前記セラミック粒子との合計を１００ｖｏｌ％とした時に、前記セラミック粒子が３０〜５０ｖｏｌ％であることを特徴とする積層型サーミスタ素子。
【請求項２】
前記セラミック粒子は、前記サーミスタ層を構成するセラミック粒子と同じであることを特徴とする請求項１に記載の積層型サーミスタ素子。
【請求項３】
前記第１外部電極層は、前記白金粒子と前記セラミック粒子を含むペースト膜の焼成体であり、
前記第２外部電極層は、前記白金粒子を含むペースト膜の焼成体であることを特徴とする請求項１または２に記載の積層型サーミスタ素子。
【請求項４】
前記内部電極層と、前記サーミスタ層と、前記外部電極層は、同時焼成により形成されることを特徴とする請求項１〜３のいずれかに記載の積層型サーミスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型サーミスタ素子に関する。
【背景技術】
【０００２】
自動車の排ガスなどの温度を測定するサーミスタ素子としては、従来、８００℃までの温度を検出することができるものが主流であった。しかしながら、最近では、たとえば１１００℃までの高温を測定することができるサーミスタ素子の開発が望まれている。
【０００３】
白金は高温耐性が高いため、外部電極層に白金を含み、１０００℃までの高温で使用可能なサーミスタ素子が知られている。しかし、より高温の１１００℃付近での連続使用環境では、白金を含む外部電極層が凝集して外部電極層の平面における面積が小さくなる現象が発生することがあり、サーミスタ素子の抵抗値にばらつきが生じる虞がある。
【０００４】
なお、素子本体との密着性を向上させるために、外部電極層を、金属層と、金属およびセラミックを含む層で構成したサーミスタ素子が知られている（特許文献１参照）。
【０００５】
特許文献１に示すサーミスタ素子は積層型サーミスタ素子ではなく、内部電極層とのコンタクトを考慮する必要がない。特許文献１に示す外部電極層は、セラミックの含有量が多すぎるため、その外部電極層を積層型サーミスタ素子に適用した場合には、外部電極層と内部電極層との電気的接続が不十分となり、積層型サーミスタ素子の抵抗値にばらつきが生じる虞がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３２２４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、このような実状に鑑みてなされ、その目的は、高温での連続使用においても抵抗値にばらつきがなく、信頼性の高い積層型サーミスタ素子を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る積層型サーミスタ素子は、
少なくとも一対の内部電極層と、前記内部電極層の間に挟まれるサーミスタ層とを有する素子本体と、
前記素子本体の表面に形成され、前記内部電極層と電気的に接続する外部電極層とを有する積層型サーミスタ素子であって、
前記外部電極層は、
前記素子本体の表面に直接に形成される第１外部電極層と、
前記第１外部電極層の表面に形成される第２外部電極層とを有し、
前記第１外部電極層が白金粒子とセラミック粒子とを含み、前記第２外部電極層が白金粒子で構成され、
前記第１外部電極層における前記白金粒子と前記セラミック粒子との合計を１００ｖｏｌ％とした時に、前記セラミック粒子が３０〜５０ｖｏｌ％であることを特徴とする。
【０００９】
本発明では、第１外部電極層には、セラミック粒子が３０ｖｏｌ％以上含有されているため、１１００℃付近での連続使用に際しても、外部電極層が凝集するおそれがない。したがって、高温使用時に、外部電極層の平面における面積は一定であり、積層型サーミスタ素子の抵抗値にばらつきが発生しない。また、第１外部電極層に含まれる絶縁性のセラミック粒子が５０ｖｏｌ％以下であるため、第１外部電極層を含む外部電極層と内部電極層との電気的接続を良好に確保することができ、積層型サーミスタ素子の抵抗値にばらつきが生じることを防止できる。このように、１１００℃付近の比較的に高温の使用環境においても、積層型サーミスタ素子の抵抗値にばらつきが生じないため、信頼性を向上させることが可能となる。
【００１０】
また、第２外部電極層が白金粒子で構成されるため、第２外部電極層の構造が緻密であり、積層型サーミスタ素子の製造工程において、水分等が内部電極へ侵入するおそれが少ない。
【００１１】
好ましくは、前記セラミック粒子は、前記サーミスタ層を構成するセラミック粒子と同じである。第１外部電極層におけるセラミック粒子を、サーミスタ層におけるセラミック粒子と同じにすることで、第１外部電極層と素子本体との密着性がより良好になり、１１００℃付近での連続使用に際して、外部電極層の凝集を効果的に防止することができる。また、サーミスタ層と第１外部電極層とで、同じセラミック粒子を用いることにより、製造工程を簡略化することができる。
【００１２】
好ましくは、前記第１外部電極層は、前記白金粒子と前記セラミック粒子を含むペースト膜の焼成体であり、前記第２外部電極層は、前記白金粒子を含むペースト膜の焼成体である。好ましくは、前記内部電極層と、前記サーミスタ層と、前記外部電極層は、同時焼成により形成される。
【００１３】
同時焼成で形成されたとしても、素子本体と外部電極層（第１外部電極層＋第２外部電極層）の収縮率の差に基づくデラミネーション等の発生を極力防止することができる。また、同時焼成により、製造工程の簡略化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の一実施形態に係る積層型サーミスタ素子の要部縦断面図である。
【図２】図２は、図１に示すII−II線に沿う積層型サーミスタ素子の横断面図である。
【図３Ａ】図３Ａは、図１に示す積層型サーミスタ素子の製造工程を示す説明図である。
【図３Ｂ】図３Ｂは、図１に示す積層型サーミスタ素子の製造工程を示す説明図である。
【図４】図４は、本発明の他の実施形態に係る積層型サーミスタ素子の要部縦断面図である。
【図５】図５は、図１に示すＶ−Ｖ線に沿う積層型サーミスタ素子の横断面図である。
【図６】図６は、比較例における高温実験後の積層型サーミスタ素子の横断面図である。
【発明を実施するための形態】
【００１５】
第１実施形態
図１および図２に示すように、本発明の一実施形態に係る積層型サーミスタ素子２は、素子本体４と、一対の外部電極層１０と、平行に延びる一対のリード端子１２と、絶縁層１４とを有している。なお、一対のリード端子１２を結ぶ線に平行な方向をＸ軸とし、リード端子１２が延びる方向をＹ軸とし、Ｘ軸およびＹ軸に垂直な方向をＺ軸とする。
【００１６】
素子本体４は直方体形状をしている。素子本体４のＸ軸方向の両端面を構成する２面には、後述する内部電極層８と接続するように、一対の外部電極層１０が形成されている。各外部電極層１０は、素子本体４のＸ軸方向の両端面の全面に形成してあるが、必ずしも全面に形成する必要はない。
【００１７】
各外部電極層１０は、素子本体４のＸ軸方向の両端面にそれぞれ直接に形成される第１外部電極層１０ａと、各第１外部電極層１０ａの表面にそれぞれ形成される第２外部電極層１０ｂとを有している。外部電極層１０が形成された素子本体４を挟み込むように、一対のリード端子１２が外部電極層１０に、Ｐｔ接続層１６によって接続してある。
【００１８】
素子本体４の内部には、ＮＴＣ特性のサーミスタ層６を挟むように、内部電極層８が交互に積層してある。この実施形態では、内部電極層８の平面は、Ｘ軸およびＹ軸を含む平面に平行な方向である。サーミスタ層６を挟む一方の内部電極層８は、一方の外部電極層１０に接続してあり、他方の内部電極層８は他方の外部電極層１０に接続してあり、積層方向に隣接する内部電極層８で挟まれるサーミスタ層６が、センサ部となる。
【００１９】
図２に示すように、サーミスタ層６を介して交互に積層される内部電極層８は、素子本体４におけるＸ軸方向の両端面に形成してある一対の外部電極層１０にそれぞれ接続され、素子本体４における積層方向（Ｚ軸方向）の両端部には、センサ部としては機能しないサーミスタ層６ａが積層されている。
【００２０】
ＮＴＣ特性のサーミスタ層６（サーミスタ層６ａも含む）の材質は、半導体セラミックであれば特に制限されず、たとえば、イットリウム（Ｙ）、カルシウム（Ｃａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）などの元素の酸化物を主成分として含む材料で構成される。また、特性向上等のために副成分が含有されていてもよい。副成分として、スズ（Ｓｎ）、コバルト（Ｃｏ）などが含有されてもよい。主成分および副成分の組成および含有量は、所望の特性に応じて適宜決定すればよい。サーミスタ層６（サーミスタ層６ａも含む）におけるセラミック粒子の粒径は、０．５〜２．０μｍであることが好ましい。
【００２１】
サーミスタ層６の厚みは、特に制限されないが、本実施形態では、好ましくは１０〜１００μｍ程度である。また、外側に積層されるサーミスタ層６ａの厚みは、特に限定されないが、好ましくは４０〜６００μｍである。
【００２２】
内部電極層８を構成する導電材としては、Ｐｔで構成されることが好ましいが、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ等の貴金属およびこれらの合金（Ｐｔ−Ｐｄ合金など）などで構成されても良い。本実施形態では、内部電極層８は、Ｐｔペーストを、サーミスタ層６，６ａを構成するグリーンシートと共に同時焼成することで形成される。内部電極層８の厚みは、好ましくは０．５〜３．０μｍである。
【００２３】
外部電極層１０の厚みは、特に限定されないが、好ましくは２〜１５μｍである。第１外部電極層１０ａは、Ｐｔ粒子と、セラミック粒子とで構成される。第１外部電極層１０ａにおけるセラミック粒子の材質および粒径は、サーミスタ層６におけるセラミック粒子と同じであることが好ましいが、多少異なっていてもよい。
【００２４】
第１外部電極層１０ａにおけるＰｔ粒子とセラミック粒子との合計を１００ｖｏｌ％とした時に、セラミック粒子が３０〜５０ｖｏｌ％である。第１外部電極層１０ａは、Ｐｔ粒子とセラミック粒子を含むペースト膜を塗布して素子本体４と同時焼成することで形成される。第２外部電極層１０ｂは、Ｐｔ粒子を含むペースト膜を塗布して素子本体４と同時焼成することで形成される。
【００２５】
リード端子１２は、本実施形態では、断面が楕円形の線材で構成してあり、楕円形の短径の長さは、特に限定されないが、好ましくは０．１〜０．４μｍである。本実施形態では、リード端子１２は、Ｐｔで構成されるが、Ｆeをベースとした耐熱合金（たとえばステンレス鋼）で構成されも良く、Ｎｉをベースとした耐熱合金で構成されても良い。Ｐｔ接続層１６は、焼成後の外部電極層１０に対してリード端子１２を接続する際に、図３Ｂに示すように、Ｐｔペースト１６Ａを塗布して焼付け処理することによって形成される。なお、内部電極層８、第２外部電極層１０ｂ、Ｐｔ接続層１６は、同一のＰｔペースト１６Ａにより形成されることが好ましい。材料を共用でき、製造コストを低減できる。
【００２６】
リード端子１２の先端が外部電極層１０（第２外部電極層１０ｂ）に接続する部分を少なくとも覆うように、しかも素子本体４の全周を覆い、リード端子１２の後端部を露出させるように、絶縁層１４が素子本体４の周囲を被覆してある。
【００２７】
絶縁層１４は、１１００℃以上の耐熱性を有することが好ましい。積層型サーミスタ素子２は、金属ケース１８の内側に配置されている。金属ケース１８は、たとえばステンレス製である。
【００２８】
次に、本実施形態に係る積層型サーミスタ２の製造方法の一例を説明する。本実施形態に係る積層型サーミスタを製造する方法としては、特に制限されず、公知の方法を用いればよいが、以下の説明では、シート法を用いる場合を例示する。
【００２９】
まず、Ｐｔペーストを準備する。なお、このＰｔペーストを用いて、内部電極層８、第２外部電極層１０ｂ、Ｐｔ接続層１６を形成することとなる。
【００３０】
次に、グリーンシートを準備する。サーミスタ層を構成する材料の原料を湿式混合等の手段によって均一に混合した後、乾燥させる。サーミスタ層の原料としては、Ｙ、Ｃａ、Ｃｒ、Ａｌ、Ｃｏ、Ｓｎの酸化物、炭酸塩、硝酸塩などが用いられる。なお、この種の材料には、Ｓｉ、Ｋ、Ｎａ、Ｎｉなどの不可避的不純物が０．１重量％程度以下、含まれていてもよい。
【００３１】
次に、サーミスタ層を構成する材料を仮焼成し、仮焼粉を湿式粉砕する。仮焼成の条件としては、１１００〜１３００℃であることが好ましい。湿式粉砕されたセラミック粒子の一部は、後で第１外部電極層ペーストの材料として用いる。そして、粉砕された仮焼粉末にバインダや溶剤などを加えてスラリー化する。次に、スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化し、その後に乾燥させてグリーンシートを得る。なお、この時のセラミック粒子の粒径は、０．５〜２．０μｍであることが好ましい。
【００３２】
このようにして得られたグリーンシートの上に、Ｐｔペーストを用いてスクリーン印刷を行うことで、所定パターンのＰｔペースト膜が形成されたグリーンシートが得られる。このＰｔペースト膜は、後で内部電極層８となる。表面に所定パターンのＰｔペースト膜が形成されたグリーンシートと、Ｐｔペースト膜が形成されていないグリーンシートとを用意する。  
【００３３】
次に、これらのグリーンシートを重ね合せ、圧力を加えて圧着し、乾燥工程等の必要な工程を経た後に切断し、グリーン状態の素子本体４が得られる。
【００３４】
次に、グリーン状態の素子本体４の内部電極層８が露出する２面に、第１外部電極層１０ａとなる第１外部電極層ペーストを塗布する。第１外部電極層ペーストは、Ｐｔ粒子と、上述したセラミック粒子と、バインダと、溶剤とを含む。第１外部電極層ペーストにおけるＰｔ粒子とセラミック粒子との割合は、Ｐｔ粒子とセラミック粒子との合計を１００ｖｏｌ％とした時に、セラミック粒子が３０〜５０ｖｏｌ％であり、好ましくは４０〜５０ｖｏｌ％である。
【００３５】
素子本体４に形成された第１外部電極層ペーストの表面に、第２外部電極層１０ｂとなる第２外部電極層ペーストとして、上述したＰｔペーストを塗布する。その後、第１外部電極層ペーストおよび第２外部電極層ペーストが形成された素子本体４を、乾燥させて、素子本体４と共に一体的に同時焼成する（図３Ａに示す）。焼成条件としては、１５００℃〜１６００℃で焼成することが好ましい。このようにして、外部電極層１０が形成された素子本体４を得る。
【００３６】
次に、素子本体４に形成された外部電極層１０（第２外部電極層１０ｂ）に対して、リード端子１２の先端部を、Ｐｔペースト１６Ａを用いて接合する（図３Ｂに示す）。すなわち、リード端子１２を、Ｐｔペースト１６Ａを介して第２外部電極層１０ｂに接触させて、乾燥させ、リード端子１２の先端部を外部電極層１０に対して焼付処理する。焼付処理の条件としては、１１００〜１３００℃で焼付することが好ましい。
【００３７】
次に、リード端子１２が接合された素子本体４の周囲に、絶縁層１４を形成する。絶縁層１４の材料としては、１１００℃以上の耐熱性を有するガラス、セラミックを用いることが好ましい。好ましいセラミックとしては、たとえば、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２やその混合物等が用いられる。
【００３８】
絶縁層１４となるペーストを、リード端子１２の先端部が接合された素子本体４に、ディップ等によりコーティングする。その後、焼成を行う。焼成条件としては、１０００〜１２００℃で焼成することが好ましい。このようにして、絶縁層１４で素子本体４が被覆された目的のサーミスタ素子２が得られる。
【００３９】
なお、素子本体４が単層の絶縁層１４で覆われるように説明を行ったが、絶縁層は多層であっても良い。また、絶縁層に覆われた素子本体４は、金属ケース１８に入れなくても良い。
【００４０】
本実施形態では、第１外部電極層１０ａには、セラミック粒子が３０ｖｏｌ％以上含有されているため、１１００℃付近での連続使用に際しても、外部電極層１０が凝集するおそれがない。したがって、高温使用時に、外部電極層１０の平面における面積は一定であり、積層型サーミスタ素子２の抵抗値にばらつきが発生しない。また、第１外部電極層１０ａに含まれる絶縁性のセラミック粒子が５０ｖｏｌ％以下であるため、第１外部電極層１０ａを含む外部電極層１０と内部電極層８との電気的接続を良好に確保することができ、積層型サーミスタ素子２の抵抗値にばらつきが生じることを防止できる。このように、１１００℃付近の比較的に高温の使用環境においても、積層型サーミスタ素子２の抵抗値にばらつきが生じないため、信頼性を向上させることが可能となる。
【００４１】
また、第２外部電極層１０ｂがＰｔ粒子で構成されるため、第２外部電極層１０ｂの構造が緻密であり、積層型サーミスタ素子２の製造工程において、水分等が内部電極８の内部へ侵入するおそれが少ない。
【００４２】
第１外部電極層１０ａにおけるセラミック粒子を、サーミスタ層６，６ａにおけるセラミック粒子と同じにすることで、第１外部電極層１０ａと素子本体４との密着性がより良好になり、１１００℃付近での連続使用に際して、外部電極層１０の凝集を効果的に防止することができる。また、サーミスタ層６，６ａと第１外部電極層１０ａとで、同じセラミック粒子を用いることにより、製造工程を簡略化することができる。
【００４３】
素子本体４と外部電極層１０が同時焼成で形成されたとしても、素子本体４と外部電極層１０（第１外部電極層１０ａ＋第２外部電極層１０ｂ）の収縮率の差に基づくデラミネーション等の発生を極力防止することができる。また、同時焼成により、製造工程の簡略化を図ることができる。
【００４４】
第２実施形態
以下に示す以外は、上述した第１実施形態と同様であり、重複する説明を省略する。図４および図５に示すように、本実施形態では、リード端子１２の先端側で、少なくとも第２外部電極層１０ｂと接続している先端部１２ａは、断面矩形の平板形状をしている。リード端子１２の先端部１２ａの断面の縦横寸法は、０．１〜０．４ｍｍ×０．２〜０．５ｍｍであることが好ましい。本実施形態のリード端子１２は、断面円形の線材の先端部１２ａをプレスすることによって形成される。なお、リード端子１２は、先端から後端に至るまで平板形状であってもよい。
【実施例】
【００４５】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例１
まず、グリーンシートを準備した。Ｙ、Ｃａ、Ｃｒ、Ａｌ、Ｃｏ、Ｓｎの酸化物、炭酸塩、硝酸塩を用い、湿式混合によって均一に混合した後、乾燥させた。次に、１１００〜１３００℃の焼成条件で仮焼成し、仮焼粉を湿式粉砕して、セラミック粒子を得た。得られたセラミック粒子にバインダと溶剤を加えてスラリー化した。次に、スラリーをドクターブレード法によってシート化し、その後に乾燥させてグリーンシートを得た。
【００４６】
Ｐｔ粒子と、バインダと、溶剤を含むＰｔペースト（内部電極層ペースト）を準備し、グリーンシートの表面に、Ｐｔペースト膜をスクリーン印刷により形成した。表面にＰｔペースト膜を形成したグリーンシートと、表面にＰｔペースト膜を形成しないグリーンシートとを用意した。
【００４７】
次に、これらのグリーンシートを重ね合せ、圧力を加えて圧着し、乾燥工程を経た後に切断し、グリーン状態の素子本体４を得た。
【００４８】
次に、第１外部電極層ペーストを準備し、グリーン状態の素子本体４の内部電極層８が露出する２面に、第１外部電極層ペーストを塗布した。第１外部電極層ペーストとして、Ｐｔ粒子と、湿式粉砕後のセラミック粒子と、バインダと、溶剤を含むペーストを用いた。第１外部電極層ペーストにおけるＰｔ粒子とセラミック粒子との割合は、Ｐｔ粒子とセラミック粒子との合計を１００ｖｏｌ％とした時に、セラミック粒子が３０ｖｏｌ％であった。
【００４９】
次に、第１外部電極層ペーストの表面に、第２外部電極層ペーストとして、内部電極層ペーストと同じＰｔペーストを塗布した。その後、第１外部電極層ペーストおよび第２外部電極層ペーストが塗布された素子本体４を、乾燥させて、１６００℃の焼成条件で一体的に同時焼成した（図３Ａに示す）。このようにして、外部電極層１０（第１外部電極層１０ａ＋第２外部電極層１０ｂ）が形成された素子本体４を得た。なお、焼成後の第１外部電極層１０ａにおけるＰｔ粒子とセラミック粒子との割合は、Ｐｔ粒子とセラミック粒子との合計を１００ｖｏｌ％とした時に、セラミック粒子が３０ｖｏｌ％であった。
【００５０】
このように外部電極１０が形成された素子本体４のうち、２０個をサンプリングし、それぞれについて、外部電極層１０が内部電極層８とコンタクトできているか否かの評価を行った。なお、コンタクトが不良になると抵抗値が増大するため、コンタクト評価として抵抗値ばらつきで判定を行った。変動係数ＣＶ（％）＝標準偏差／平均値×１００とした。結果を表１に示す。
【００５１】
【表１】
0005141736.tif 000002
【００５２】
次に、上記のようにして外部電極１０が形成された素子本体４のうち、２０個をサンプリングし、これらを１１００℃の高温に１０００時間さらし、電極凝集評価を行った。なお、図６に示す素子本体４のように、外部電極層１０が凝集していると抵抗値が増大するため、電極凝集評価として抵抗値ばらつきで判定を行った。変動係数ＣＶ（％）＝標準偏差／平均値×１００とした。結果を表１に示す。
【００５３】
実施例２〜５
焼成後の第１外部電極層１０ａにおけるセラミック粒子の割合を、３５ｖｏｌ％，４０ｖｏｌ％，４５ｖｏｌ％，５０ｖｏｌ％とした以外は、上述した実施例１と同様にして素子本体４を製造し、外部電極１０を形成し、コンタクト評価および電極凝集評価を行った。結果を表１に示す。
【００５４】
比較例１
焼成後の第１外部電極層１０ａにおけるセラミック粒子の割合を、２５ｖｏｌ％とした以外は、上述した実施例１と同様にして素子本体４を製造し、外部電極１０を形成し、コンタクト評価および電極凝集評価を行った。結果を表１に示す。比較例１においては、表１に示すように、電極凝集評価における抵抗値ばらつきが大きかった。すなわち、図６に示す素子本体４のように、外部電極層１０が凝集していた。
【００５５】
比較例２
焼成後の第１外部電極層１０ａにおけるセラミック粒子の割合を、５３ｖｏｌ％とした以外は、上述した実施例１と同様にして素子本体４を製造し、外部電極１０を形成し、コンタクト評価および電極凝集評価を行った。結果を表１に示す。比較例２においては、コンタクト評価における抵抗値ばらつきが大きかった。
【００５６】
評価
表１に示すように、比較例１および２に比較して、実施例１〜３においては、凝集評価の抵抗値ばらつきとコンタクト評価の抵抗値ばらつきとの双方において優れていた。これらの結果から、焼成後の第１外部電極層１０ａにおけるセラミック粒子の割合が３０〜５０ｖｏｌ％、好ましくは４０〜５０ｖｏｌ％である場合に、１１００℃という高温に連続的にさらしても、外部電極層１０が凝集する現象はほとんど見られず、しかも外部電極層１０と内部電極層８とのコンタクトが良好であることが判明した。
【符号の説明】
【００５７】
２…積層型サーミスタ素子
４…素子本体
６…サーミスタ層
８…内部電極層
１０…外部電極層
１０ａ…第１外部電極層
１０ｂ…第２外部電極層
【図１】
0005141736.tif 000003
【図２】
0005141736.tif 000004
【図３Ａ】
0005141736.tif 000005
【図３Ｂ】
0005141736.tif 000006
【図４】
0005141736.tif 000007
【図５】
0005141736.tif 000008
【図６】
0005141736.tif 000009