(57)【特許請求の範囲】
【請求項１】
複数のセンサチップからなるイメージセンサを備えた画像読取装置であって、
前記イメージセンサから出力されるアナログデータを処理し、デジタルデータに変換して出力するＡ／Ｄ変換器を含むＡＦＥ回路と、
前記ＡＦＥ回路から出力されたデジタルデータを処理するデジタルデータ処理部と、
前記イメージセンサに対して第１の駆動クロックを供給し、前記Ａ／Ｄ変換器に対して第２の駆動クロックを供給するクロック供給部と、を備え、
前記クロック供給部は、
前記イメージセンサの最初の画素にリセットパルスが入力された後で、かつ、前記ＡＦＥ回路が各センサチップの最初のデータの読み込みを行う前に、前記第１の駆動クロックの供給を所定期間停止すると共に、第２の駆動クロックは停止させず、
前記デジタルデータ処理部は、
前記ＡＦＥ回路から出力されたデジタルデータの中から、前記第１の駆動クロックの供給停止期間に出力されたデジタルデータを除去する、
ことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置であって、
前記ＡＦＥ回路は、
前記イメージセンサから出力されるアナログデータに対して相関二重サンプリングを行うＣＤＳ回路を備え、
前記Ａ／Ｄ変換器は、前記ＣＤＳ回路から出力されたアナログデータをデジタルデータに変換し、
前記クロック供給部は、
Ｎ番目のセンサチップの全データが前記ＡＦＥ回路に入力された後で、かつ、（Ｎ＋１）番目のセンサチップの最初のデータが前記ＡＦＥ回路に入力される前に、前記第１の駆動クロックの供給を所定期間停止することを特徴とする画像読取装置。
【請求項３】
請求項２に記載の画像読取装置であって、
前記クロック供給部は、
各センサチップのデータの最初の画素に対応する波形のリファレンス部の期間が、他の画素の波形のリファレンス部の期間よりも長くなるように、前記第１の駆動クロックの供給を所定期間停止する
ことを特徴とする画像読取装置。
【請求項４】
複数のセンサチップからなるイメージセンサを備えた画像読取装置の画像読取方法であって、
前記画像読取装置は、
前記イメージセンサから出力されるアナログデータを処理し、デジタルデータに変換して出力するＡ／Ｄ変換器を含むＡＦＥ回路と、
前記ＡＦＥ回路から出力されたデジタルデータを処理するデジタルデータ処理部と、
前記イメージセンサに対して第１の駆動クロックを供給し、前記Ａ／Ｄ変換器に対して第２の駆動クロックを供給するクロック供給部と、を備え、
前記クロック供給部は、
前記イメージセンサの最初の画素にリセットパルスが入力された後で、かつ、前記ＡＦＥ回路が各センサチップの最初のデータの読み込みを行う前に、前記第１の駆動クロックの供給を所定期間停止すると共に、前記第２の駆動クロックは停止させず、
前記デジタルデータ処理部は、
前記ＡＦＥ回路から出力されたデジタルデータの中から、前記第１の駆動クロックの供給停止期間に出力されたデジタルデータを除去する、
ことを特徴とする画像読取方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置及び画像読取方法に関する。
【背景技術】
【０００２】
複数のセンサチップが主走査方向にライン状に並んだイメージセンサを備えるＣＩＳ（Contact Image Sensor）スキャナがある。かかるスキャナでは、イメージセンサから出力されるアナログデータには、リファレンス部（「フィードスルー部」とも呼ばれる。）とデータ部とがあり、Ａ／Ｄ変換器は、この差を利用して、画素値を示すデジタルデータを生成する。
【０００３】
ところで、センサチップの光電変換素子は均一ではなく、各画素に対応する波形のリファレンス部には、オフセット差が生じる。そこで、クランプ（信号波形に直流成分を加えて、波形のリファレンス部を一定の電圧に固定すること）により、各画素間でのオフセット差を減少させている。
【特許文献１】特開平5-3546号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、異なるセンサチップ間では、オフセット差が大きい場合がある。オフセット差が大きいと、クランプによる電圧の固定化が追従できず、オフセット差を十分に小さくできない。かかる場合、出力される画像データの質が劣化する。
【０００５】
本発明は、複数のセンサチップからなるイメージセンサを搭載した画像読取装置において、センサチップ間のオフセット差の影響を簡易な方法で抑制することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決すべく、本発明は、複数のセンサチップからなるイメージセンサを備えた画像読取装置であって、前記イメージセンサから出力されるアナログデータを処理しデジタルデータに変換して出力するＡＦＥ回路と、前記ＡＦＥ回路から出力されたデジタルデータを処理するデジタルデータ処理部と、前記イメージセンサに対して駆動クロックを供給するクロック供給部と、を備える。そして、前記クロック供給部は、前記ＡＦＥ回路が各センサチップの最初のデータの読み込みを行う前に、前記駆動クロックの供給を所定期間停止する。前記デジタルデータ処理部は、前記ＡＦＥ回路から出力されたデジタルデータの中から、前記駆動クロックの供給停止期間に出力されたデジタルデータを除去する。
【発明の効果】
【０００７】
本発明によれば、複数のセンサチップからなるイメージセンサを搭載した画像読取装置において、センサチップ間のオフセット差の影響を簡易な方法で抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の一実施形態について説明する。
【０００９】
図１は、本発明の一実施形態である画像読取装置１の概略構成図を示す。
【００１０】
画像読取装置１は、筐体の上面に原稿台を備えたいわゆるフラットベッド型画像読取装置である。画像読取装置１は、ＣＩＳ（Contact Image Sensor）方式のイメージセンサ１２を走査して、透明板の原稿台に固定された原稿の画像を読み取る。
【００１１】
画像読取装置１は、ＬＥＤ光源１１及びイメージセンサ１２を搭載したキャリッジ１０と、キャリッジ１０の往復移動を制御する駆動機構２０と、画像読取装置１の全体を制御し画像を読み取るための様々な処理を行う制御部３０と、を備えている。
【００１２】
イメージセンサ１２は、原稿に反射した光を受光し、受光量に応じた電荷を蓄積し、画像の読み取り信号（データ）として、制御部３０に送る。
【００１３】
図２は、イメージセンサ１２の構成を示す図である。
【００１４】
イメージセンサ１２は、主走査方向にライン状に並んだ複数のセンサチップ（Chip0,Chip1,Chip2,・・・）からなる。各センサチップは、通常のＣＣＤ（Charge Coupled Device）イメージセンサと同様の構成を備えている。すなわち、各センサチップは、光電変換素子（フォトダイオード）と、シフトゲートと、シフトレジスタとを備える。そして、光電変換素子に蓄積された電荷を、シフトゲートを開通させてシフトレジスタへ転送し、シフトレジスタにより電荷を順次移動させながら出力する。シフトゲートの開通は、シフトゲートパルスにより制御される。シフトレジスタは、駆動パルス（ＣＣＤクロック）の印加に応答して、電荷を転送する。転送された電荷は、シフトレジスタの末端の出力部（電荷電圧変換器）により、電気信号（アナログデータ）に変換されて、制御部３０に送られる。
【００１５】
図２の例では、出力側に近いセンサチップの順（Chip0,Chip1,Chip2・・・の順）に、そのアナログデータが順に制御部３０に送られる。
【００１６】
図１に戻って説明する。
【００１７】
キャリッジ１０は、イメージセンサ１２を、ＬＥＤ光源１１とともに副走査方向に運搬する。キャリッジ１０は、原稿台の盤面に対し平行なガイド用のシャフト等にスライド自在に係止されており、駆動機構２０のモータ２１により回転するベルトにより牽引され、往復移動をする。キャリッジの移動量は、モータ２１の回転量に応じてパルスを出力するエンコーダ２２の出力値により制御される。
【００１８】
制御部３０は、アナログ処理を行うＡＦＥ（アナログフロントエンド）３５と、ＡＦＥ３５から出力されたデジタルデータに対して各種補正処理を行うデジタルデータ処理部３６と、デジタルデータ処理部３６からのデータをパーソナルコンピュータなどのホストに送るための出力部３７と、制御部３０内を全体的に制御するとともに、キャリッジ１０内のＬＥＤ光源１１やイメージセンサ１２、及び駆動機構２０を制御する読取制御部３８と、を備える。
【００１９】
ＡＦＥ３５は、イメージセンサ１２からのアナログデータに対してアナログ処理を行い、最終的にデジタルデータを出力する。
【００２０】
ＡＦＥ３５は、クランプ回路３１と、アンプ回路３２と、Ａ／Ｄ変換器３３と、を備える。なお、公知のスキャナのＡＦＥ構成に含まれるその他の回路（オフセット調整ＤＡＣ、ローパスフィルタ等）を備えていてもよい。
【００２１】
クランプ回路３１は、ＣＤＳ（Correlated Double Sampling）回路と呼ばれ、アナログデータの各画素に対応する波形のリファレンス部をクランプするとともに、データ部をサンプリングして、その差を出力する。クランプ回路３１は、リセットノイズを排除するとともに、リファレンス部を一定の電圧に固定することで、オフセット差をキャンセルする役目を果たす。
【００２２】
アンプ回路３２は、ＰＧＡ（Programmable Gain Amplifier）回路と呼ばれ、Ａ／Ｄ変換器３３に対して必要なレベルの信号を供給すべく、クランプ回路３１から出力されたアナログデータに対して、読取制御部３８からの指示に従って、ゲイン調整を行う。
【００２３】
Ａ／Ｄ変換器３３は、ゲイン調整されたアナログデータを、デジタルデータに変換し、デジタルデータ処理部３６に出力する。
【００２４】
なお、イメージセンサ１２と制御部３０との間は、フレキシブルケーブルにより接続されている。
【００２５】
読取制御部３８は、駆動機構２０を制御し、モータ２１の回転を制御し、キャリッジ１０の移動を制御する。また、読取制御部３８は、ＬＥＤ光源１１の点灯・消灯を制御する。
【００２６】
また、読取制御部３８は、イメージセンサ１２の画像読み取り動作を制御する。すなわち、イメージセンサ１２が読み取ったデータのＡＦＥ３５への転送のタイミングを制御する。具体的には、読取制御部３８は、イメージセンサ１２に対して、イメージセンサ１２の動作のためのクロック（ＣＣＤクロック）の供給を行う。
【００２７】
但し、読取制御部３８は、イメージセンサ１２の各センサチップの最初のデータが出力される際、所定時間、ＣＣＤクロックの供給を停止する。すなわち、Ｎ番目のセンサチップのデータの出力完了から、（Ｎ＋１）番目のデータの出力開始までの間に、所定時間、読取クロックの供給を停止する。これにより、クランプ回路３１のリファレンス部のクランプのための時間を十分にとることができ、センサチップ間でオフセット差が大きい場合でも、アナログデータの波形のリファレンス部の固定化が遅れることなく達成される。
【００２８】
図３の波形のタイミングチャートを用いて、具体的に説明する。
【００２９】
図３（ａ）は、ＣＣＤクロック（ＣＣＤＣＬＫ）と、イメージセンサ１２の出力信号（アナログデータ）を示す。図示するように、イメージセンサ１２の出力信号の各画素の対応する波形は、リセット部と、リファレンス部と、データ部と、からなる。
【００３０】
図３（ｂ）は、リファレンス部を２Ｖにクランプした場合の波形である。なお、図３（ｂ）は、ＣＣＤクロックの供給を停止させない従来の制御方法を採用した場合を示す。ＡＤＣＬＫは、Ａ／Ｄ変換器３３の駆動クロックである。ＡＤＣＬＫ１は、リファレンス部のクランプタイミングを制御するクロックである。ＡＤＣＬＫ２は、データ部のサンプリングタイミングを制御するクロックである。
【００３１】
図３（ｂ）に示すように、同一のセンサチップ内のデータの波形については、リファレンス部がクランプされ、オフセット差が無視できる程度に、所定の電圧（２Ｖ）に固定できている。しかし、チップＮからチップ（Ｎ＋１）のように、異なるセンサチップに変わる場合、最初の画素[m]に対応する波形は、クランプが追従できす、リファレンス部の固定ができていない。
【００３２】
一般的に、同じセンサチップのデータでは、各画素の波形のリファレンス部の差（オフセット差）は小さくクランプを追従させることができる。しかし、異なるセンサチップのデータでは、オフセット差が大きい場合があり、クランプが追従できない場合がある。そうすると、Ａ／Ｄ変換した後のデジタルデータにも影響を及ぼし、画質が劣化する。
【００３３】
そこで、本実施形態では、図３（ｃ）のように、ＣＣＤクロックの供給を所定時間止める。そして、クランプの追従期間を確保する。なお、ＣＣＤクロックの供給停止時間は、リファレンス部の固定化に必要な十分な時間であり、予め登録されている。
【００３４】
さらに、本実施形態では、ＣＣＤクロックの供給停止期間においても、Ａ／Ｄ変換器３３の駆動クロックＡＤＣＣＬＫを止めない。これは以下の理由による。
【００３５】
図３（ｄ）に示すように、Ａ／Ｄ変換器３３の駆動クロックＡＤＣＬＫを止めると、その停止期間が長い場合には、クロックを止めた直前の画素（図３（ｄ）では、画素[m-1]）の出力が異常になることがある。具体的に説明すると、Ａ／Ｄ変換器３３では、入力電圧をサンプルしホールドして、その電荷量を比較することによってデジタルコードに置き換えている。このホールドしている電荷も、漏れにより時間によって減衰していく。これをドループという。途中でクロックを止めると、そのときホールドされている画素（図３（ｄ）では、画素[m-1]）のところだけ、他の画素にくらべて、ホールドされてから比較変換されるまでの時間が延びるため、ドループ量が増えて、結果として画質にレベル差が生じてしまう。以上の理由から、Ａ／Ｄ変換器３３への駆動クロックを停止させるという方法は好ましくない。
【００３６】
また、図３（ｅ）に示すように、リセット部の期間の前にＣＣＤクロックを停止させるのも好ましくない。これでは、クランプする期間を延ばすことにならないからである。
図１に戻って説明する。
【００３７】
デジタルデータ処理部３６は、Ａ／Ｄ変換器３３から出力されたデジタルデータに各種補正処理を施して、出力部３７に出力する。上述のとおり、センサチップを跨ってデータが出力されるタイミングでは、ＣＣＤクロックの供給は停止されるため、イメージセンサ１２からの有効なデータはＡ／Ｄ変換器３３に入力されない。しかしながら、Ａ／Ｄ変換器３３には、動作クロックが供給され続けるため、無効なデジタルデータ（ダミー）が生成され、デジタルデータ処理部３６に入力されてしまう（図３（ｃ）参照）。
【００３８】
そこで、デジタルデータ処理部３６は、Ａ／Ｄ変換器３３から入力されたデジタルデータの中から、ＣＣＤクロックの供給が停止した期間に入力されたデータを除去する処理を行う。
【００３９】
このような読取制御部３８及びデジタルデータ処理部３６は、主制御装置であるＣＰＵ（Central Processing Unit）と、プログラム等が記録されたＲＯＭ（Read Only Memory）と、メインメモリとしてデータ等を一時的に格納するＲＡＭ（Random Access Memory）と、ホスト等との入出力を制御するインタフェースと、各装置間の通信経路となるシステムバスとを備えたコンピュータにより達成することができる。なお、各処理を専用に行うように設計されたＡＳＩＣ（Application Specific Integrated Circuit）で構成されていてもよい。
【００４０】
次に、画像読取装置１の特徴的な動作について、フローチャートと波形のタイミングチャートにより説明する。
【００４１】
図４は、ＣＣＤクロックの供給処理及びＡＦＥ３５の動作の流れを説明するフローチャートである。
【００４２】
読取制御部３８は、次のセンサチップのデータの読み込みタイミングか否かを判定する（Ｓ１１）。なお、１つのセンサチップの全データの出力所要時間（ＣＣＤクロックの数で規定される）は、予め登録されているものとする。読取制御部３８は、Ｎ番目のセンサチップのデータの読み込みを開始してから、かかる出力所要時間が経過したか否かにより、（Ｎ＋１）番目のセンサチップの読み込み開始タイミングか否かを判定する。
【００４３】
次のセンサチップのデータの入力開始タイミングの場合（Ｓ１１でＹ）、読取制御部３８は、ＣＣＤクロックの供給を所定時間、停止する。なお、上記した理由から、イメージセンサ１２の電荷電圧変換器に対するリセットパルスが入力された後に、ＣＣＤクロックの供給を停止する。
【００４４】
ＣＣＤクロックの供給が停止している間に、クランプ回路３１は、データの波形のリファレンス部のクランプを行う。上記のとおり、通常より長い時間が確保されるので、リファレンス部の固定化が確実に達成される（図３（ｃ）参照）。
【００４５】
Ｓ１１において、次のセンサチップのデータの読み込み開始タイミングでないと判定した場合（Ｓ１１でＮ）、または、Ｓ１２の処理を行った後、読取制御部３８は、イメージセンサ１２にＣＣＤクロックを供給し、イメージセンサ１２からのデータをＡＦＥ３５に入力させる。
【００４６】
ＡＦＥ３５では、入力されたアナログデータに対して、各回路３１、３２、３３が処理を行う。
【００４７】
読取制御部３８は、全てのセンサチップからのデータがＡＦＥ３５に転送されるまで、Ｓ１１〜Ｓ１２の処理を繰り返し（Ｓ１４）、全てのデータが転送されると、図４のフローを終了する。
【００４８】
次に、デジタルデータ処理部３６のデータ読み捨て処理について説明する。
【００４９】
図５は、かかる処理のフローチャートである。このフローは、原稿の読み取り動作が開始すると開始される。
【００５０】
デジタルデータ処理部３６は、Ａ／Ｄ変換器３３から出力されたデータを順次取得（Ｓ２１）する。そして、取得したデジタルデータが、ＣＣＤクロックの供給が停止した期間のデータか否かを判定する（Ｓ２２）。
【００５１】
そして、取得したデジタルデータが、ＣＣＤクロックの供給停止期間に出力されたデータではない場合（Ｓ２２でＮ）、デジタルデータ処理部３６は、取得したデータを、有効な画像データとして保持する（Ｓ２３）。
【００５２】
一方、取得したデジタルデータが、ＣＣＤクロックの供給停止期間に出力されたデータである場合（Ｓ２２でＹ）、デジタルデータ処理部３６は、取得したデータを、読み捨て除去する（Ｓ２４）。
【００５３】
なお、読取制御部３８は、ＣＣＤクロックの供給停止期間、デジタルデータ処理部３６に対して停止期間を示すクロックを供給する。デジタルデータ処理部３６は、かかるクロックが供給されている間、Ａ／Ｄ変換器３３からのデータを読み捨てることになる。
【００５４】
デジタルデータ処理部３６は、かかる処理を、原稿の読み取り動作が終了するまで繰り返す（Ｓ２５）。
【００５５】
こうして、デジタルデータ処理部３６は、図６に示すように、Ａ／Ｄ変換器３３から入力されたデジタルデータの中から、ＣＣＤクロックの供給停止期間において入力されたデジタルデータを除去し、画素データとして取得すべき有効画素データのみとする。そして、その後、所定の補正処理を施した後、出力部３７に出力する。
【００５６】
以上、本実施形態の画像読取装置について説明した。
【００５７】
上記実施形態によれば、複数のセンサチップからなるイメージセンサを搭載した画像読取装置において、センサチップ間のオフセット差の影響を簡易な方法で抑制することができる。
【００５８】
また、ＣＣＤクロックを停止させるものの、Ａ／Ｄ変換器は動作し続けるので、無効なデータがデジタルデータ処理部３６に入力されるが、デジタルデータ処理部３６では、画像データとして有効なデータのみを選択するので、最終的に出力される画像データに無効なデータが含まれることがない。
【００５９】
なお、本発明は、ＣＩＳ方式の画像読取装置に限定されない。縮小光学方式の画像読取装置に適用することもできる。
【図面の簡単な説明】
【００６０】
【図１】画像読取装置の概略構成図。
【図２】イメージセンサの構成図。
【図３】クロック及びＣＣＤ出力の波形のタイミングチャート。
【図４】動作のフローチャート。
【図５】デジタルデータ処理部のデータ読み捨て処理のフローチャート。
【図６】デジタルデータ処理部において無効なデータを除去する処理を説明する図。
【符号の説明】
【００６１】
１…画像読取装置、１０…キャリッジ、１１…ＬＥＤ光源、１２…イメージセンサ、２０…駆動機構、２１…モータ、２２…エンコーダ、
３０…制御部、３１…クランプ回路、３２…アンプ回路、３３…Ａ／Ｄ変換器、３５…ＡＦＥ、３６…デジタルデータ処理部、３７…出力部、３８…読取制御部
【図１】
0005186969.tif 000002
【図２】
0005186969.tif 000003
【図３】
0005186969.tif 000004
【図４】
0005186969.tif 000005
【図５】
0005186969.tif 000006
【図６】
0005186969.tif 000007