(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された複数のゲート配線及び前記複数のゲート配線に接続された複数のゲート電極と、
前記ゲート配線及び前記ゲート電極と同一層に隔離して形成された複数のキャパシタ配線及び前記キャパシタ配線に接続された複数のキャパシタ電極と、
前記ゲート配線及び前記ゲート電極と前記キャパシタ配線及び前記キャパシタ電極とを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された複数のソース配線及び前記ソース配線に接続された複数のソース電極と、
前記ソース配線及び前記ソース電極の同一層に隔離して形成された複数の画素電極及び前記画素電極に接続された複数のドレイン電極と、
前記ソース電極と前記ドレイン電極との間隙に形成された複数の半導体パターンと、
前記画素電極上に形成された開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素電極に接続された上部画素電極と、を有し、
前記層間絶縁膜の前記開口部が、前記複数の画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記ゲート絶縁膜または前記層間絶縁膜が有機物であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ。
【請求項４】
基板と、
前記基板上に形成された複数のソース配線及び前記ソース配線に接続された複数のソース電極と、
前記ソース配線及び前記ソース電極と同一層に隔離して形成された複数の画素電極及び前記画素電極に接続された複数のドレイン電極と、
前記ソース電極と前記ドレイン電極との間隔に形成された複数の半導体パターンと、
前記画素電極上に形成された第１の開口部を有する複数のゲート絶縁膜と、
前記ゲート絶縁膜上に形成された複数のゲート配線及び前記ゲート配線に接続された複数のゲート電極と、
前記ゲート配線及び前記ゲート電極と同一層に隔離して形成された複数のキャパシタ配線及び前記キャパシタ配線に接続された複数のキャパシタ電極と、
前記画素電極上に形成された第２の開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素電極に接続された上部画素電極と、を有し、
前記ゲート絶縁膜の前記第１の開口部が、前記複数の画素電極にまたがって連続したストライプ形状であることを特徴とする薄膜トランジスタアレイ。
【請求項５】
前記層間絶縁膜の前記第２の開口部が、前記複数の画素電極にまたがって連続したストライプ構造であることを特徴とする請求項４に記載の薄膜トランジスタアレイ。
【請求項６】
前記ゲート絶縁膜または前記層間絶縁膜が有機物であることを特徴とする請求項４又は５に記載の薄膜トランジスタアレイ。
【請求項７】
前記半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項４乃至６のいずれかに記載の薄膜トランジスタアレイ。
【請求項８】
基板を準備し、
前記基板上にゲート配線及び前記ゲート配線に接続されたゲート電極とキャパシタ配線及び前記キャパシタ配線に接続されたキャパシタ電極を形成し、
前記ゲート配線及び前記ゲート電極と前記キャパシタ配線及び前記キャパシタ電極とを覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上にソース配線及び前記ソース配線に接続されたソース電極と画素電極及び前記画素電極に接続されたドレイン電極を形成し、
前記ソース電極と前記ドレイン電極との間隙に半導体パターンを形成し、
前記画素電極上に開口部を有する層間絶縁膜を形成し、
前記画素電極に接続された上部画素電極を形成し、
前記層間絶縁膜の前記開口部が、前記複数の画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項９】
前記ゲート絶縁膜または前記層間絶縁膜が有機物であることを特徴とする請求項８に記載の薄膜トランジスタアレイの製造方法。
【請求項１０】
前記半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項８又は９に記載の薄膜トランジスタアレイの製造方法。
【請求項１１】
前記ゲート絶縁膜または前記層間絶縁膜は、リフトオフまたは印刷法を用いて形成されることを特徴とする請求項８乃至１０のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
基板を準備し、
前記基板上に半導体パターンを形成し、
前記半導体パターンがソース電極とドレイン電極の間隙に入るようにソース配線及び前記ソース配線に接続された前記ソース電極と画素電極及び前記画素電極に接続された前記ドレイン電極を形成し、
前記画素電極上に第１の開口部を有するゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート配線及び前記ゲート配線に接続されたゲート電極とキャパシタ配線及び前記キャパシタ配線に接続されたキャパシタ電極を形成し、
前記画素電極上に第２の開口部を有する層間絶縁膜を形成し、
前記画素電極に接続された上部画素電極を形成し、
前記ゲート絶縁膜の前記第１の開口部が、前記画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項１３】
前記層間絶縁膜の前記第２の開口部が、前記画素電極にまたがって連続したストライプ形状であることを特徴とする請求項１２に記載の薄膜トランジスタアレイの製造方法。
【請求項１４】
前記ゲート絶縁膜または前記層間絶縁膜が有機物であることを特徴とする請求項１２又は１３に記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項１２乃至１４のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
前記ゲート絶縁膜または前記層間絶縁膜は、リフトオフまたは印刷法を用いて形成されることを特徴とする請求項１２乃至１５のいずれかに記載の薄膜トランジスタアレイの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ及びその製造方法に関し、特に画像表示装置等に用いる薄膜トランジスタアレイ及びその製造方法に関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐｏｌｙ−Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と呼ぶ場合がある。）が製造され、液晶ディスプレイや電子ペーパー、有機ＥＬに応用されている（非特許文献１参照）。
【０００３】
例えば図１１に示すような薄膜トランジスタアレイ５００が用いられている。薄膜トランジスタはスイッチの役割を果たしており、ゲート配線２２２に印加された選択電圧によって薄膜トランジスタをオンにした時に、ソース配線２４４に印加された信号電圧をドレイン電極２５に接続された画素電極２８に書き込む。書き込まれた電圧は、画素電極２８／ゲート絶縁膜２３／キャパシタ電極３０によって構成される蓄積キャパシタに保持される。ここで、薄膜トランジスタアレイ５００の場合、ソース電極２４とドレイン電極２５との働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソース電極２４、他方をドレイン電極２５と呼び方を統一しておく。
【０００４】
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温で薄膜トランジスタを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷法を用いて薄膜トランジスタを形成することにより、安価で大面積なディスプレイが期待されている。ディスプレイとしては、液晶ディスプレイ、電子ペーパー、有機ＥＬディスプレイ等が挙げられる。
【０００５】
ところで、液晶ディスプレイや電子ペーパーに用いる薄膜トランジスタにはボトムゲート型及びトップゲート型がある。ボトムゲート型は、基板２１、ゲート電極２２１、ゲート絶縁層２３、ソース電極２４・ドレイン電極２５及び半導体２６の順に積層される。トップゲート型は、基板２１、ソース電極２４・ドレイン電極２５及び半導体２６、ゲート絶縁層２３、ゲート電極２２１の順に積層される。いずれも半導体２６はソース電極２４・ドレイン電極２５の間隙に形成されており、ソース電極２４・ドレイン電極２５を先に付けたボトムコンタクト型と、半導体２６を先に付けたトップコンタクト型がある。通常、ゲート電極２２１はゲート配線２２２に、ソース電極２４はソース配線２４４に、ドレイン電極２５は画素電極２８に接続されている。また、ゲート電極２２と同じ層にキャパシタ電極３０が設けられ、画素電極２８との間で蓄積キャパシタを形成するとともに、キャパシタ配線１０１に接続されている。
【０００６】
上記画素電極２８の電位が、画素の表示を決定する。薄膜トランジスタの構造がトップゲート型の場合には、下層にある画素電極２８の電位を薄膜トランジスタの表面に引き出す必要がある。ゲート絶縁層２３の開口部２３ｏと、ゲート絶縁層２３の開口部２３ｏと同じ位置に開口部２９ｏを有する層間絶縁膜２９と、ゲート絶縁層２３の開口部２３ｏと層間絶縁膜２９の開口部２９ｏとの開口部で画素電極２８に接続された上部画素電極１１が必要である。薄膜トランジスタの構造がボトムゲート型の場合でも、画素の有効面積を大きくするため、画素電極２８上に開口部２９ｏを有する層間絶縁膜２９と、層間絶縁膜２９の開口部２９ｏで画素電極２８に接続された上部画素電極３１があると望ましい。半導体２６と層間絶縁膜２９の間には、半導体２６の特性変化を防止するための封止層２７を設けてもよい。
【０００７】
このように、ボトムゲート型では層間絶縁膜２９に、トップゲート型ではゲート絶縁層２３及び層間絶縁膜２９に開口部が必要である。しかし、ゲート絶縁層２３及び層間絶縁膜２９の絶縁膜は一般にパターニングが難しいという問題があった。絶縁膜のパターニングにフォトリソグラフィ法を用いる場合、緩衝フッ酸でウェットエッチングができるＳｉＯ２を除いては、ドライエッチングを用いるか、リフトオフするかしか方法がない。しかし、孤立開口を形成するために島状レジストを用いたリフトオフを行う場合、全てのレジストを除去するのが難しく、レジストが残りやすいという欠点があった。また近年、ポリビニルフェノール等の有機絶縁膜が薄膜トランジスタに用いられるようになった。しかしスピンコート等で全面に塗布することは容易であるが、パターニングは難しい。例えばゲート絶縁層２３及び層間絶縁膜２９の形成に印刷法を用いる場合、小さな孤立開口を有する膜を形成しようとすると、インクのダレによってゲート絶縁層２３及び層間絶縁膜２９の開口部が塞がりやすい。
【非特許文献１】松本正一編著、「液晶ディスプレイ技術  −アクティブマトリクスＬＣＤ−」、第３版、産業図書株式会社、２００１年６月１８日
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、開口部を有するゲート絶縁膜や層間絶縁膜を形成する際に有利な形状を有する薄膜トランジスタアレイ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る発明は、基板と、基板上に形成された複数のゲート配線及び複数のゲート配線に接続された複数のゲート電極と、ゲート配線及びゲート電極と同一層に隔離して形成された複数のキャパシタ配線及びキャパシタ配線に接続された複数のキャパシタ電極と、ゲート配線及びゲート電極とキャパシタ配線及びキャパシタ電極とを覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された複数のソース配線及びソース配線に接続された複数のソース電極と、ソース配線及びソース電極の同一層に隔離して形成された複数の画素電極及び画素電極に接続された複数のドレイン電極と、ソース電極とドレイン電極との間隙に形成された複数の半導体パターンと、画素電極上に形成された開口部を有する層間絶縁膜と、層間絶縁膜上に形成され、画素電極に接続された上部画素電極と、を有し、層間絶縁膜の開口部が、複数の画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイとしたものである。
【００１０】
本発明の請求項２に係る発明は、ゲート絶縁膜または層間絶縁膜が有機物であることを特徴とする請求項１に記載の薄膜トランジスタアレイとしたものである。
【００１１】
本発明の請求項３に係る発明は、半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイとしたものである。
【００１２】
本発明の請求項４に係る発明は、基板と、基板上に形成された複数のソース配線及びソース配線に接続された複数のソース電極と、ソース配線及びソース電極と同一層に隔離して形成された複数の画素電極及び画素電極に接続された複数のドレイン電極と、ソース電極とドレイン電極との間隔に形成された複数の半導体パターンと、画素電極上に形成された第１の開口部を有する複数のゲート絶縁膜と、ゲート絶縁膜上に形成された複数のゲート配線及びゲート配線に接続された複数のゲート電極と、ゲート配線及びゲート電極と同一層に隔離して形成された複数のキャパシタ配線及びキャパシタ配線に接続された複数のキャパシタ電極と、画素電極上に形成された第２の開口部を有する層間絶縁膜と、層間絶縁膜上に形成され、画素電極に接続された上部画素電極と、を有し、ゲート絶縁膜の第１の開口部が、複数の画素電極にまたがって連続したストライプ形状であることを特徴とする薄膜トランジスタアレイとしたものである。
【００１３】
本発明の請求項５に係る発明は、層間絶縁膜の第２の開口部が、複数の画素電極にまたがって連続したストライプ構造であることを特徴とする請求項４に記載の薄膜トランジスタアレイとしたものである。
【００１４】
本発明の請求項６に係る発明は、ゲート絶縁膜または層間絶縁膜が有機物であることを特徴とする請求項４又は５に記載の薄膜トランジスタアレイとしたものである。
【００１５】
本発明の請求項７に係る発明は、半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項４乃至６のいずれかに記載の薄膜トランジスタアレイとしたものである。
【００１６】
本発明の請求項８に係る発明は、基板を準備し、基板上にゲート配線及びゲート配線に接続されたゲート電極とキャパシタ配線及びキャパシタ配線に接続されたキャパシタ電極を形成し、ゲート配線及びゲート電極とキャパシタ配線及びキャパシタ電極とを覆うようにゲート絶縁膜を形成し、ゲート絶縁膜上にソース配線及びソース配線に接続されたソース電極と画素電極及び画素電極に接続されたドレイン電極を形成し、ソース電極とドレイン電極との間隙に半導体パターンを形成し、画素電極上に開口部を有する層間絶縁膜を形成し、画素電極に接続された上部画素電極を形成し、層間絶縁膜の開口部が、複数の画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイの製造方法としたものである。
【００１７】
本発明の請求項９に係る発明は、ゲート絶縁膜または層間絶縁膜が有機物であることを特徴とする請求項８に記載の薄膜トランジスタアレイの製造方法としたものである。
【００１８】
本発明の請求項１０に係る発明は、半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項８又は９に記載の薄膜トランジスタアレイの製造方法としたものである。
【００１９】
本発明の請求項１１に係る発明は、ゲート絶縁膜または層間絶縁膜は、リフトオフまたは印刷法を用いて形成されることを特徴とする請求項８乃至１０のいずれかに記載の薄膜トランジスタアレイの製造方法としたものである。
【００２０】
本発明の請求項１２に係る発明は、基板を準備し、基板上に半導体パターンを形成し、
半導体パターンがソース電極とドレイン電極の間隙に入るようにソース配線及びソース配線に接続されたソース電極と画素電極及び画素電極に接続されたドレイン電極を形成し、画素電極上に第１の開口部を有するゲート絶縁膜を形成し、ゲート絶縁膜上にゲート配線及びゲート配線に接続されたゲート電極とキャパシタ配線及びキャパシタ配線に接続されたキャパシタ電極を形成し、画素電極上に第２の開口部を有する層間絶縁膜を形成し、画素電極に接続された上部画素電極を形成し、ゲート絶縁膜の第１の開口部が、画素電極にまたがって連続したストライプ構造であることを特徴とする薄膜トランジスタアレイの製造方法としたものである。
【００２１】
本発明の請求項１３に係る発明は、層間絶縁膜の第２の開口部が、画素電極にまたがって連続したストライプ形状であることを特徴とする請求項１２に記載の薄膜トランジスタアレイの製造方法としたものである。
【００２２】
本発明の請求項１４に係る発明は、ゲート絶縁膜または層間絶縁膜が有機物であることを特徴とする請求項１２又は１３に記載の薄膜トランジスタアレイの製造方法としたものである。
【００２３】
本発明の請求項１５に係る発明は、半導体パターンが有機半導体または酸化物半導体であることを特徴とする請求項１２乃至１４のいずれかに記載の薄膜トランジスタアレイの製造方法としたものである。
【００２４】
本発明の請求項１６に係る発明は、ゲート絶縁膜または層間絶縁膜は、リフトオフまたは印刷法を用いて形成されることを特徴とする請求項１２乃至１５のいずれかに記載の薄膜トランジスタアレイの形成方法としたものである。
【発明の効果】
【００２５】
本発明によれば、開口部を有するゲート絶縁膜や層間絶縁膜を形成する際に有利な形状を有する薄膜トランジスタアレイ及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態について、以下に図面を参照して詳細に説明する。以下、参照する図面は、説明を判り易くするために縮尺は正確には描かれていない。なお、実施の形態において、同一構成要件には同一符号を付け、実施の形態の間において重複する説明は省略する。
【００２７】
［第１の実施の形態］
図１（ａ）に示すように本発明の第１の実施の形態に係る薄膜トランジスタアレイ１００はボトムゲート型の構造であり４画素領域を示す平面配置図である。実際には、もっと複数の薄膜トランジスタを並べたアレイとして用いられる。薄膜トランジスタアレイ１００は、基板１、ゲート電極２、ゲート配線２２、ゲート絶縁膜３、ソース電極４、ソース配線４２、ドレイン電極５、画素電極８、半導体６、封止層７、開口部９ｏを有する層間絶縁膜９、キャパシタ電極１０、キャパシタ配線２０及び上部画素電極１１を備えている。層間絶縁膜９の開口部９ｏは、複数の画素電極８にまたがるストライプ状に形成されて、層間絶縁膜９の開口部９ｏがソース配線４２に平行である。図１（ｂ）は、図１（ａ）のＡＡ−ＡＡの断面図であり、図１（ｃ）は、図１（ａ）のＡ−Ａの断面図である。
【００２８】
図２（ａ）に示すように本発明の第１の実施の形態に係る薄膜トランジスタアレイ２００はボトムゲート型の構造であり４画素領域を示す平面配置図である。実際には、もっと複数の薄膜トランジスタを並べたアレイとして用いられる。薄膜トランジスタアレイ２００は、基板１、ゲート電極２、ゲート配線２２、ゲート絶縁膜３、ソース電極４、ソース配線４２、ドレイン電極５、画素電極８、半導体６、封止層７、開口部９ｏを有する層間絶縁膜９、キャパシタ電極１０、キャパシタ配線２０及び上部画素電極１１を備えている。層間絶縁膜９の開口部９ｏは、複数の画素電極８にまたがるストライプ状に形成されて、層間絶縁膜９の開口部９ｏがゲート配線２２に平行である。層間絶縁膜９の開口部９ｏがソース配線４２と重なる部分では封止層７が絶縁層の役割を有している。図２（ｂ）は、図２（ａ）のＢＢ−ＢＢの断面図であり、図２（ｃ）は、図２（ａ）のＢ−Ｂの断面図である。
【００２９】
図１（ａ）及び図２（ａ）に示すように、本発明の第１の実施の形態に係る薄膜トランジスタアレイ１００及び２００は、層間絶縁膜９の開口部９ｏが複数の画素電極８にまたがるストライプ構造である。
【００３０】
ストライプ構造は、図１（ａ）、図２（ａ）や図５（ａ）のような直線状に限定されるものではなく、図５（ｂ）や図５（ｃ）のような形状を用いることができる。いずれにしても、層間絶縁膜９の開口部９ｏが複数画素にまたがって形成されることが特徴である。
【００３１】
従来の孤立開口では、図６に示すように開口の狭さく化や潰れが起き易い。例えばリフトオフで開口部を有するパターンを形成する場合には、露光や現像の面内分布によるレジストパターンの消失、レジストパターンの密着不良により成膜前にレジストが取れてしまうこと等によって起こる。また例えば印刷法を用いて開口部を有するパターンを形成する場合には、部分的にインクの出が良すぎると起こる。
【００３２】
それに対し、ストライプ開口ｓｏでは、リフトオフでの光量分布、現像分布、密着不良や、印刷法でのインク量分布があっても、わずかな寸法変化で済む。孤立開口では四方から影響が及ぶのに対し、ストライプでは２方向からの影響に留まるからである。このように、層間絶縁膜２９の開口部２９ｏが画素単独である従来構造（図１１参照）に比べて形成が容易であり、かつ寸法精度がよい。
【００３３】
基板１としては、表面が平坦な絶縁体であればよく、例えばガラスを用いることができるが、プラスチック、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリアミドイミド、ナイロン等を用いることにより、フレキシブルな薄膜トランジスタとすることができ、フレキシブルディスプレイの部品として用いることができる。
【００３４】
ゲート電極２、ゲート配線２２としては、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ等の各種金属やＩＴＯ等の導電材料を用いることができる。ゲート電極２、ゲート配線２２のパターニング法としては、全面成膜後にレジストパターン形成してエッチング後にレジスト除去する方法や、印刷法で直接形成する方法等がある。印刷法の場合、Ａｇインク、Ａｕインク、Ｎｉインク、Ｃｕインク等を用いることができる。
【００３５】
ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜や、ポリビニルフェノール（ＰＶＰ）、エポキシ、アクリル等の有機絶縁膜を用いることができる。図１（ａ）及び図２（ａ）の場合、電極接続部以外は全面に形成すればよいので、例えば電極接続部をテープ等で覆っておいてスパッタリング法、真空蒸着法、スピンコート法、ダイコート法等の方法で形成し、テープを剥がせばよい。
【００３６】
ソース電極４、ソース配線４２、ドレイン電極５、画素電極８としては、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ等の各種金属や、ＩＴＯ等の導電材料を用いることができる。ソース電極４、ソース配線４２、ドレイン電極５、画素電極８の形成方法としては、スクリーン印刷法、オフセット印刷法、反転印刷法等の印刷法や、全面成膜後にレジストパターンを形成しエッチング後にレジスト除去する方法等がある。ソース電極４とドレイン電極５とは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、本発明の実施の形態においては、ソース配線４２に接続されている方をソース電極４、画素電極８に接続されている方をドレイン電極５と呼ぶことにする。
【００３７】
半導体６としては、有機半導体や、酸化物半導体を用いることができる。有機半導体や酸化物半導体は、成膜温度が室温〜２００℃以下なので、前述のプラスチック基板１上に形成することができる。
【００３８】
有機半導体としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。有機半導体の形成方法としては、ディスペンス、インクジェット、オフセット、フレキソ等の印刷法や、マスク蒸着法を用いることができる。
【００３９】
酸化物半導体としては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯ、ＳｎＯ２、ＭｇＯ、ＷＯ、あるいはそれらの組み合わせ組成物、例えばＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＧａＺｎＭｇＯ系等を用いることができる。酸化物半導体の形成方法としては、スパッタリング法、真空蒸着法、レーザアブレーション法等を用いて成膜後、レジストパターンを形成してエッチングし、レジスト除去する方法や、あらかじめレジストパターンを形成しておき全面成膜後リフトオフする方法を用いることができる。また、半導体６は前述のソース電極４、ソース配線４２、ドレイン電極５、画素電極８より先に形成してもよい。
【００４０】
ここで、半導体６の表面を覆う封止層７を形成してもよい。封止層７は、半導体６が上層（例えば層間絶縁膜９）の影響によって特性変化するのを防止することができる。半導体６が有機物の場合、フッ素樹脂が好適に用いられる。また半導体６が酸化物の場合、フッ素樹脂の他に、ＳｉＯＮ等の無機膜も好適である。フッ素樹脂は、スクリーン印刷、フレキソ印刷等の印刷法により形成できる。また無機膜は、リフトオフによって形成できる。
【００４１】
次に、本発明の特徴である層間絶縁膜９を形成する。層間絶縁膜９は、配線等が表示に影響するのを防止する役割を有しており、ボトムゲート型の場合には特にソース配線４２を覆うことが必須である。しかしゲート配線２２、キャパシタ配線２０を覆うことは必須ではないので、層間絶縁膜９の開口９ｏを、ソース配線４２に平行なストライプとすることができる（図１（ａ）参照）。この場合、後述する上部画素電極１１は、ゲート配線２２上には設けないことが望ましい。また、前述の封止層７がソース配線４２の一部を覆っている場合、層間絶縁膜９の開口部９ｏを封止層７に重ねることにより、ゲート配線２２に平行なストライプとすることができる（図２（ａ）参照）。
【００４２】
層間絶縁膜９の材料としては、ポリビニルフェノール（ＰＶＰ）、エポキシ、アクリル等の樹脂や、ＳｉＯＮ等の無機膜を用いることができる。層間絶縁膜９の形成方法としては、スクリーン印刷、反転印刷、フレキソ印刷等の印刷法や、全面塗布して露光・現像する方法（樹脂が感光性を有する場合）、リフトオフ等を用いることができる。
【００４３】
最後に、上部画素電極１１を形成する。上部画素電極１１は、層間絶縁膜９の開口部９ｏを介して画素電極８に接続された電極であり、表示有効面積を大きくする役割を果たす。上部画素電極１１の材料としてはＡｌ、Ａｇ、Ａｕ、Ｎｉ、Ｔａ、Ｃｒ等の金属や、ＩＴＯ等の導電膜を用いることができる。上部画素電極１１の形成方法としては、スクリーン印刷等の印刷法や、全面成膜後にレジストパターンを形成しエッチング後にレジスト除去する方法や、リフトオフ等を用いることができる。
【００４４】
［第２の実施の形態］
図３（ａ）に示すように、本発明の実施の形態に係る薄膜トランジスタアレイ３００はトップゲート型の構造であり４画素領域を示す平面配置図を示している。実際には、もっと複数の薄膜トランジスタを並べたアレイとして用いられる。薄膜トランジスタアレイ３００は、基板１、バリア層１２、半導体６、ソース電極４兼ソース配線４２、ドレイン電極５、画素電極８、開口部３ｏを有するゲート絶縁膜３、ゲート電極２兼ゲート配線２２、キャパシタ電極１０兼キャパシタ配線２０、開口部９ｏを有する層間絶縁膜９、上部画素電極１１を備えている。ゲート絶縁膜３の開口部３ｏはストライプ状に形成されて、ゲート配線２２に平行である。層間絶縁膜９の開口部９ｏは、複数の画素電極８にまたがるストライプ状に形成されて、ゲート配線２２に平行である。図３（ｂ）は、図３（ａ）のＣＣ−ＣＣの断面図であり、図３（ｃ）は、図３（ａ）のＣ−Ｃの断面図である。
【００４５】
図４（ａ）に示すように、本発明の実施の形態に係る薄膜トランジスタアレイ４００はトップゲート型の構造であり４画素領域を示す平面配置図を示している。実際には、もっと複数の薄膜トランジスタを並べたアレイとして用いられる。薄膜トランジスタアレイ４００は、基板１、バリア層１２、半導体６、ソース電極４兼ソース配線４２、ドレイン電極５、画素電極８、開口部３ｏを有するゲート絶縁膜３、ゲート電極２兼ゲート配線２２、キャパシタ電極１０兼キャパシタ配線２０、開口部９ｏを有する層間絶縁膜９、上部画素電極１１を備えている。ゲート絶縁膜３の開口部３ｏはストライプ状に形成されて、ソース配線４２に平行である。層間絶縁膜９の開口部９ｏは、複数の画素電極８にまたがるストライプ状に形成されて、ゲート配線２２に平行である。図４（ｂ）は、図４（ａ）のＤＤ−ＤＤの断面図であり、図４（ｃ）は、図４（ａ）のＤ−Ｄの断面図である。
【００４６】
図３（ａ）及び図４（ａ）に示すように、本発明の第２の実施の形態に係る薄膜トランジスタアレイ３００及び４００は、ゲート絶縁膜３の開口部３ｏまたは層間絶縁膜９の開口部９ｏが複数の画素電極８にまたがるストライプ構造である。
【００４７】
ストライプ構造は、図３（ａ）のゲート絶縁膜３、図４（ａ）のゲート絶縁膜３及び層間絶縁膜９、図５（ａ）のような直線状に限定されるものではなく、図３（ａ）の層間絶縁膜３、図５（ｂ）や図５（ｃ）のような形状を用いることができる。いずれにしても、ゲート絶縁膜３の開口部３ｏまたは層間絶縁膜９の開口部９ｏが複数の画素電極８にまたがって形成されていることが特徴である。
【００４８】
従来の孤立開口では、図６に示すように開口の狭さく化や潰れが起き易い。例えばリフトオフで開口部を有するパターンを形成する場合には、露光や現像の面内分布によるレジストパターンの密着不良等によって起こる。また例えば印刷法を用いて開口部を有するパターンを形成する場合には、部分的にインクの出が良すぎると起こる。
【００４９】
それに対し、ストライプ開口ｓｏでは、リフトオフでの光量分布、現像分布、密着不良や、印刷法でのインク量分布があっても、わずかな寸法変化で済む。孤立開口では四方から影響が及ぶのに対し、ストライプでは２方向からの影響に留まるからである。このように、層間絶縁膜２９の開口部２９ｏが画素単独である従来構造（図１１参照）に比べて形成が容易であり、かつ寸法精度がよい。
【００５０】
基板１としては、表面が平坦な絶縁体であればよく、例えばガラスを用いることができるが、プラスチック、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリアミドイミド、ナイロン等を用いることにより、フレキシブルディスプレイの部品として用いることができる。基板１上には、バリア層１２を設けてもよい。バリア層１２としては、ＳｉＯ２等の無機膜を用いることができる。
【００５１】
ソース電極４、ソース配線４２、ドレイン電極５、画素電極８としては、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ等の各種金属や、ＩＴＯ等の導電材料を用いることができる。ソース電極４、ソース配線４２、ドレイン電極５、画素電極８の形成方法としては、スクリーン印刷、オフセット印刷、反転印刷等の印刷法や、全面形成後にレジストパターンを形成しエッチング後にレジスト除去する方法、あらかじめレジストパターンを形成しておき、全面成膜後にレジストをリフトオフする方法等がある。
【００５２】
半導体６としては、有機半導体や、酸化物半導体を用いることができる。有機半導体や酸化物半導体は、成膜温度が室温〜２００℃以下なので、前述のプラスチック基板１上に形成することができる。
【００５３】
有機半導体としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。有機半導体の形成方法としては、ディスペンス、インクジェット、フレキソ等の印刷法や、マスク蒸着法を用いることができる。
【００５４】
酸化物半導体としては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯ、ＳｎＯ２、ＭｇＯ、ＷＯ、あるいはそれらの組み合わせ組成物、例えばＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＧａＺｎＭｇＯ系等を用いることができる。酸化物半導体の形成方法としては、スパッタリング法、真空蒸着法、レーザアブレーション法等を用いて成膜後、レジストパターンを形成してエッチングし、レジスト除去する方法や、あらかじめレジストパターンを形成しておき全面成膜後リフトオフする方法を用いることができる。また、半導体６は前述のソース電極４、ソース配線４２、ドレイン電極５、画素電極８より先に形成してもよい。
【００５５】
ここで、本発明の特徴であるゲート絶縁膜３を形成する。ゲート絶縁膜３は、ソース配線４２・ゲート配線２２間及びソース配線４２・キャパシタ配線２０間を絶縁する必要がある。ゲート配線２２に平行である構造（図３参照）と、ソース配線４２に平行な構造（図４参照）の両方を用いることができる。ゲート絶縁膜３の材料としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜や、ポリビニルフェノール（ＰＶＰ）、エポキシ、アクリル等の有機絶縁膜が使用できる。ゲート絶縁膜３の形成方法としては、レジストパターンをあらかじめ形成しておき全面成膜後にレジスト除去するリフトオフ法や、スクリーン印刷、反転印刷、フレキソ印刷等の印刷法、全面成膜して露光・現像する方法（有機絶縁膜が感光性を有する場合）を用いることができる。
【００５６】
ゲート電極２、ゲート配線２２としては、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｔａ、Ｃｒ、Ｗ等の各種金属やＩＴＯ等の導電材料を用いることができる。ゲート電極２、ゲート配線２２のパターニング法としては、全面成膜後にレジストパターン形成してエッチング後にレジスト除去する方法や、印刷法を用いて直接形成する方法等がある。印刷法の場合、Ａｇインク、Ａｕインク、Ｎｉインク、Ｃｕインク等を用いることができる。
【００５７】
次に、本発明の特徴である層間絶縁膜９を形成する。層間絶縁膜９は、配線等が表示に影響するのを防止する役割を有しており、トップゲート型の場合には特にゲート配線２２やキャパシタ配線２０を覆うこと、層間絶縁膜９の開口部９ｏが画素電極８上でゲート絶縁膜３の開口部３ｏと重なることが必須である。従って、層間絶縁膜９はゲート配線２２に平行であることが望ましく、かつゲート絶縁膜３の開口部３ｏとは画素電極８付近上のみで重なることが望ましい（図３及び図４参照）。
【００５８】
層間絶縁膜９の材料としては、ポリビニルフェノール（ＰＶＰ）、エポキシ、アクリル等の有機絶縁膜や、ＳｉＯＮ等の無機絶縁膜を用いることができる。層間絶縁膜９の形成方法としては、スクリーン印刷、反転印刷、フレキソ印刷等の印刷法や、全面塗布して露光・現像する方法（有機絶縁膜が感光性を有する場合）、リフトオフ等を用いることができる。
【００５９】
最後に、上部画素電極１１を形成する。上部画素電極１１は、層間絶縁膜９の開口部９ｏ及びゲート絶縁膜３の開口部３ｏを介して画素電極８に接続された電極であり、表示有効面積を大きくする役割を果たす。上部画素電極１１の材料としてはＡｌ、Ａｇ、Ａｕ、Ｎｉ、Ｔａ、Ｃｒ等の金属や、ＩＴＯ等の導電膜を用いることができる。上部画素電極１１の形成方法としては、スクリーン印刷等の印刷法や、全面成膜後にレジストパターンを形成しエッチング後にレジスト除去する方法や、リフトオフ等を用いることができる。
【００６０】
本発明の実施の形態において、ゲート絶縁膜３の開口部３ｏまたは層間絶縁膜９の開口部９ｏを、複数の画素電極８にまたがるストライプ状にすることにより、寸法精度や歩留まりを向上できる。また、ゲート絶縁膜３または層間絶縁膜９を有機物とし、半導体６を有機半導体または酸化物半導体とすることにより、フレキシブルな薄膜トランジスタアレイとすることができる。開口部３ｏを有するゲート絶縁膜３または開口部９ｏを有する層間絶縁膜９をリフトオフまたは印刷法で形成することにより、薄膜トランジスタを容易に製造することができる。
【００６１】
本発明の実施の形態において、ディスプレイの画像表示装置に用いられる種類は、特に限定されるものではないが、例えば、電気泳動型ディスプレイ、液晶ディスプレイ及び有機エレクトロルミネッセンスディスプレイ等がある。
【実施例１】
【００６２】
図１（ａ）に示す薄膜トランジスタアレイ１００を、図７（ａ）〜（ｆ）の工程によって作製した。まず初めに、図７（ａ）に示すように、基板１であるＰＥＮ上に、真空蒸着法によってＡｌを５０ｎｍ成膜し、フォトリソグラフィ法及びウェットエッチングによってゲート電極２、ゲート配線２２、キャパシタ電極１０、キャパシタ配線２０を形成した。
【００６３】
次に、図７（ｂ）に示すように、ゲート電極接続部（図示せず）、キャパシタ電極接続部（図示せず）をポリイミドテープで覆った後、ポリビニルフェノール溶液をスピンコートし、ポリイミドテープを剥がしてから１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４２、ドレイン電極５、画素電極８として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した。
【００６４】
次に、図７（ｃ）に示すように、ポリチオフェン溶液をディスペンス、１００℃焼成することにより、半導体６を形成した。次に、図７（ｄ）に示すように、フッ素化樹脂であるサイトップをスクリーン印刷し焼成することにより封止層７を形成した。
【００６５】
ここで、図７（ｅ）に示すように、エポキシ樹脂をスクリーン印刷し焼成することにより層間絶縁膜９を形成した。この際、層間絶縁膜９の開口部９ｏは複数の画素電極８にまたがるストライプ状とし、層間絶縁膜９の開口部９ｏがソース配線４２に平行とした。
【００６６】
最後に、図７（ｆ）に示すように、上部画素電極１１としてＡｇペーストをスクリーン印刷し焼成することにより形成した。
【００６７】
こうして作製した薄膜トランジスタアレイ１００と、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、正常に表示動作することを確認した。
【実施例２】
【００６８】
図２（ａ）に示す薄膜トランジスタアレイ２００を、図８（ａ）〜（ｆ）の工程で薄膜トランジスタアレイ２００を作製した。図８（ａ）〜（ｄ）に示す工程は、図７（ａ）〜（ｄ）の工程と同一であるために省略する。図８（ｅ）に示すように、層間絶縁膜９の開口部９ｏがゲート配線２２に平行である。図８（ｆ）に示す工程は図７（ｆ）に示す工程と同一であるために省略する。層間絶縁膜９の開口部９ｏがソース配線４２と重なる部分では、封止層７が絶縁の役割を果たしている。この薄膜トランジスタアレイ２００を用いて実施例１と同様に電気泳動ディスプレイを作製し、正常に表示動作することを確認した。
【実施例３】
【００６９】
図３（ａ）に示す薄膜トランジスタアレイ３００を、図９（ａ）〜（ｆ）の工程によって作製した。まず初めに、図９（ａ）に示すように、基板１であるＰＥＮ上に、バリア層１２としてＳｉＯＮを１００ｎｍ、半導体６としてＩｎＧａＺｎＯを１００ｎｍ、連続スパッタリング法を用いて形成した。そして、フォトリソグラフィ法及び塩酸によるウェットエッチングによってＩｎＧａＺｎＯをパターニングし、レジストを除去した。
【００７０】
次に、図９（ｂ）に示すように、あらかじめレジストパターンを形成しておき、Ａｌを全面成膜してからレジストをリフトオフすることにより、ソース電極４兼ソース配線４２、ドレイン電極５、画素電極８として、厚さ５０ｎｍのパターンを形成した。
【００７１】
次に、図９（ｃ）に示すように、あらかじめレジストパターンを形成しておき、ＳｉＯＮを全面成膜後、レジストをリフトオフすることにより、厚さ５００ｎｍのゲート絶縁膜３を形成した。この際、ゲート絶縁膜３の開口部３ｏはゲート配線２２に平行とした。
【００７２】
次に、図９（ｄ）に示すように、あらかじめレジストパターンを形成しておき、Ｃｒを全面成膜後、レジストを除去することにより、ゲート電極２兼ゲート配線２２、キャパシタ電極１０兼キャパシタ配線２０として厚さ５０ｎｍのパターンを形成した。
【００７３】
ここで、図９（ｅ）に示すように、エポキシ樹脂をスクリーン印刷し焼成することにより層間絶縁膜９を形成した。この際、層間絶縁膜９の開口部９ｏは複数の画素電極８にまたがるストライプ状とし、層間絶縁膜９の開口部９ｏがゲート配線２２に平行とである。また、層間絶縁膜９の開口部９ｏは、ゲート絶縁膜３の開口部３ｏとは、画素電極８付近でのみ重なりを持ち、ソース配線４２上では重なりを持たない。
【００７４】
最後に、図９（ｆ）に示すように、ＩＴＯを全面成膜後、フォトリソグラフィ法及びウェットエッチングによって上部画素電極１１を形成した。
【００７５】
こうして作製した薄膜トランジスタアレイ３００と、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。正常に表示動作することを確認した。
【実施例４】
【００７６】
図４（ａ）に示す薄膜トランジスタアレイ４００を、図１０（ａ）〜（ｆ）の工程で作製した。図１０（ａ）〜（ｄ）に示す工程は、図９（ａ）〜（ｄ）の工程と同一であるために省略する。図１０（ｅ）に示すように、ゲート絶縁膜３の開口部３ｏがソース配線４２に平行である。図１０（ｆ）に示す工程は図９（ｆ）に示す工程と同一であるために省略する。この薄膜トランジスタアレイ４００を用いて電気泳動ディスプレイを作製し、正常に表示動作することを確認した。
【００７７】
［比較例１］
層間絶縁膜９の開口部９ｏが孤立形状である以外は、実施例１及び２と同様の薄膜トランジスタアレイを作製した。層間絶縁膜９を印刷法により形成した際に一部の層間絶縁膜９の開口部９ｏがつぶれ、その画素の表示ができなかった。
【００７８】
［比較例２］
ゲート絶縁膜３の開口部３ｏ及び層間絶縁膜９の開口部９ｏが孤立形状である以外は、実施例３及び４と同様の薄膜トランジスタアレイを作製した。ゲート絶縁膜３の形成時及び層間絶縁膜９の印刷時に一部のゲート絶縁膜３の開口部３ｏ及び層間絶縁膜９の開口部９ｏがつぶれ、その画素の表示ができなかった。
【図面の簡単な説明】
【００７９】
【図１】（ａ）は本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す平面図であり、（ｂ）はＡＡ−ＡＡの断面図であり、（ｃ）はＡ−Ａの断面図である。
【図２】（ａ）は本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す平面図であり、（ｂ）はＢＢ−ＢＢの断面図であり、（ｃ）はＢ−Ｂの断面図である。
【図３】（ａ）は本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す平面図であり、（ｂ）はＣＣ−ＣＣの断面図であり、（ｃ）はＣ−Ｃの断面図である。
【図４】（ａ）は本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す平面図であり、（ｂ）はＤＤ−ＤＤの断面図であり、（ｃ）はＤ−Ｄの断面図である。
【図５】本発明の実施の形態に係るストライプの開口部の例を示す平面図である。
【図６】従来の孤立開口の例を示す平面図である。
【図７】（ａ）〜（ｆ）は本発明の実施の形態に係る薄膜トランジスタアレイの製造工程の一例を示す平面図であり、（ｈ）はＡ−Ａの断面図である。
【図８】（ａ）〜（ｆ）は本発明の実施の形態に係る薄膜トランジスタアレイの製造工程の一例を示す平面図であり、（ｈ）はＢ−Ｂの断面図である。
【図９】（ａ）〜（ｆ）は本発明の実施の形態に係る薄膜トランジスタアレイの製造工程の一例を示す平面図であり、（ｈ）はＣＣ−ＣＣの断面図である。
【図１０】（ａ）〜（ｆ）は本発明の実施の形態に係る薄膜トランジスタアレイの製造工程の一例を示す平面図であり、（ｈ）はＤＤ−ＤＤの断面図である。
【図１１】（ａ）は従来の薄膜トランジスタアレイの構造を示す平面図であり、（ｂ）はＥＥ−ＥＥの断面図であり、（ｃ）はＥ−Ｅの断面図である。
【符号の説明】
【００８０】
１  基板
１２  バリア層
２  ゲート電極
２２  ゲート配線
３  ゲート絶縁膜
３ｏ  ゲート絶縁膜の開口部
４  ソース電極
４２  ソース配線
５  ドレイン電極
６  半導体
７  封止層
８  画素電極
９  層間絶縁膜
９ｏ  層間絶縁膜の開口部
１０  キャパシタ電極
２０  キャパシタ配線
１１  上部画素電極
ｓｏ  ストライプ開口
２１  基板
２２１  ゲート電極
２２２  ゲート配線
２３  ゲート絶縁膜
２４  ソース電極
２４４  ソース配線
２５  ドレイン電極
２６  半導体
２７  封止層
２８  画素電極
２９  層間絶縁膜
２９ｏ  層間絶縁膜の開口部
３０  キャパシタ電極
１０１  キャパシタ配線
３１  上部画素電極
１００  薄膜トランジスタアレイ
２００  薄膜トランジスタアレイ
３００  薄膜トランジスタアレイ
４００  薄膜トランジスタアレイ
５００  薄膜トランジスタアレイ
【図１】
0005292805.tif 000002
【図２】
0005292805.tif 000003
【図３】
0005292805.tif 000004
【図４】
0005292805.tif 000005
【図５】
0005292805.tif 000006
【図６】
0005292805.tif 000007
【図７】
0005292805.tif 000008
【図８】
0005292805.tif 000009
【図９】
0005292805.tif 000010
【図１０】
0005292805.tif 000011
【図１１】
0005292805.tif 000012