(57)【特許請求の範囲】
【請求項１】
光データをシリアル（ｓｅｒｉａｌ）で供給するタイミングコントローラと、
順次にイネーブルされ、前記光データの入力を受け、互いにカスケード接続された第１乃至第ｎバックライトドライバと、
前記第１乃至第ｎバックライトドライバの各々と接続され、前記光データに応答して光を放射する発光素子と、
前記光の供給を受け画像を表示する液晶パネルとを有することを特徴とする液晶表示装置。
【請求項２】
前記タイミングコントローラから出力される前記光データをシリアルで伝送するシリアルバスをさらに有し、
前記第１乃至第ｎバックライトドライバの各々は、前記シリアルバスに接続されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１バックライトドライバは、前記タイミングコントローラから開始信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第１キャリー信号を前記第２バックライトドライバに出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第ｉ（１＜ｉ＜ｎ）バックライトドライバは、前記第（ｉ−１）バックライトドライバから第（ｉ−１）キャリー信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第ｉキャリー信号を前記第（ｉ＋１）バックライトドライバに出力することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第ｉ（１＜ｉ＜ｎ）バックライトドライバは、前記第（ｉ−１）バックライトドライバから第（ｉ−１）キャリー信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第ｉキャリー信号を出力するインターフェース部と、
シリアルで入力された前記光データをパラレル（ｐａｒａｌｌｅｌ）光データに変換するシリアル−パラレル変換部と、
前記変換されたパラレル光データに応答して前記発光素子を制御する複数の制御部とを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第ｉバックライトドライバは、前記シリアル−パラレル変換部から前記変換されたパラレル光データの入力を受けて保存する複数のホールディング部と、
ロード信号に応答してイネーブルされ、前記変換されたパラレル光データを前記各制御部に伝送するスイッチング部とをさらに含むことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
第１キャリー信号の入力に応答してイネーブルされ、シリアルで供給される光データの入力を受けて、第２キャリー信号を出力するインターフェース部と、
前記各光データに応答して少なくとも１つ以上の発光素子を制御する複数の制御部とを有することを特徴とするバックライトドライバ。
【請求項８】
シリアルで供給される前記光データをパラレル光データに変換するシリアル−パラレル変換部をさらに有し、
前記制御部は、前記変換されたパラレル光データに応答して前記発光素子を制御することを特徴とする請求項７に記載のバックライトドライバ。
【請求項９】
前記シリアル−パラレル変換部から前記変換されたパラレル光データの入力を受けて保存する複数のホールディング部と、
ロード信号に応答してイネーブルされ、前記変換されたパラレル光データを前記各制御部に伝送するスイッチング部とをさらに有することを特徴とする請求項８に記載のバックライトドライバ。
【請求項１０】
前記制御部は、前記光データに応答してデューティ比が調節されるパルス幅変調（ＰＷＭ）信号を出力し、前記パルス幅変調信号を用いて前記発光素子の輝度を制御することを特徴とする請求項７に記載のバックライトドライバ。
【請求項１１】
タイミングコントローラと、
前記タイミングコントローラとシリアルインターフェースする第１乃至第ｎバックライトドライバと、
前記第１乃至第ｎバックライトドライバの各々と対応し、その各々が少なくとも１つ以上の発光素子を含む複数の発光ブロックと、
前記発光ブロックから光の供給を受け画像を表示する液晶パネルとを有し、
前記第１乃至第ｎバックライトドライバの各々は対応する前記発光ブロック単位で輝度を制御することを特徴とする液晶表示装置。
【請求項１２】
前記タイミングコントローラから出力される前記光データをシリアル（ｓｅｒｉａｌ）で伝送するシリアルバスをさらに有し、
前記第１乃至第ｎバックライトドライバの各々は前記シリアルバスに接続されることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記第１乃至第ｎバックライトドライバは、互いにカスケード接続され、順次にイネーブルされて前記光データの入力を受けることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１４】
前記第１バックライトドライバは、前記タイミングコントローラから開始信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第１キャリー信号を前記第２バックライトドライバに出力することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第ｉ（１＜ｉ＜ｎ）バックライトドライバは前記第（ｉ−１）バックライトドライバから第（ｉ−１）キャリー信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第ｉキャリー信号を第（ｉ＋１）バックライトドライバに出力することを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記第ｉ（１＜ｉ＜ｎ）バックライトドライバは、前記第（ｉ−１）バックライトドライバから第（ｉ−１）キャリー信号の入力を受けてイネーブルされ、前記光データの入力を受けて、第ｉキャリー信号を出力するインターフェース部と、
シリアルで入力された前記光データをパラレル（ｐａｒａｌｌｅｌ）光データに変換するシリアル−パラレル変換部と、
前記変換されたパラレル光データに応答して前記発光素子を制御する複数の制御部とを含むことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１７】
前記第ｉバックライトドライバは、前記シリアル−パラレル変換部から前記変換されたパラレル光データの入力を受けて保存する複数のホールディング部と、
ロード信号に応答してイネーブルされ、前記変換されたパラレル光データを前記各制御部に伝送するスイッチング部とをさらに含むことを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記タイミングコントローラは、アドレス信号をシリアルで供給し、
前記第１乃至第ｎバックライトドライバの各々は、対応する前記アドレス信号に応答してイネーブルされ、イネーブルされた時、前記光データの入力を受けることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１９】
前記光データおよび前記アドレス信号をシリアルで伝送するＩ２Ｃバス（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｕｓ）をさらに有することを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記第１乃至第ｎバックライトドライバの各々は、対応する前記アドレス信号の入力に応答してイネーブルされ、前記光データの入力を受けるインターフェース部と、
シリアルで入力された前記光データをパラレル光データに変換するシリアル−パラレル変換部と、
前記変換されたパラレル光データにに応答して前記発光素子を制御する複数の制御部とを含むことを特徴とする請求項１８に記載の液晶表示装置。
【請求項２１】
前記第１乃至第ｎバックライトドライバの各々は、前記シリアル−パラレル変換部から前記変換されたパラレル光データの入力を受けて保存する複数のホールディング部と、
ロード信号に応答してイネーブルされ、前記変換されたパラレル光データを前記各制御部に伝送するスイッチング部とをさらに含むことを特徴とする請求項２０に記載の液晶表示装置。
【請求項２２】
前記複数の発光ブロックは、行列形態で配列され、
前記第１乃至第ｎバックライトドライバの各々は前記複数の発光ブロックの列（ｃｏｌｕｍｎ）と対応し、
前記第１乃至第ｎバックライトドライバは前記発光ブロックの行（ｒｏｗ）単位でターンオン／ターンオフを制御することを特徴とする請求項１１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバックライトドライバ及びこれを含む液晶表示装置に関し、詳細には配線数を減ずることができるバックライトドライバ及びこれを含む液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置は画素電極が具備される第１表示板と、共通電極が具備される第２表示板と、第１表示板と第２表示板の間に注入された誘電率異方性（ｄｉｅｌｅｃｔｒｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する液晶層とを有する液晶パネルを含む。画素電極と共通電極の間に電界が形成され、この電界の強さが調節されることによって液晶パネルを透過する光の量が制御され望む画像が表示される。
【０００３】
このような液晶表示装置は自己が発光型表示装置ではないため、多数の発光素子が具備される（例えば、特許文献１参照）。液晶表示装置に使用される発光素子が増えるにともない、発光素子に接続される配線数が増加するという問題がある。
【０００４】
【特許文献１】特開２００５−１３５９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、配線数を減ずることができるバックライトドライバを提供するものである。
また、本発明の他の目的は、配線数を減ずることができる液晶表示装置を提供するものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による液晶表示装置は、光データをシリアル（ｓｅｒｉａｌ）で供給するタイミングコントローラと、順次にイネーブルされ、前記光データの入力を受け、互いにカスケード接続された第１乃至第ｎバックライトドライバと、前記第１乃至第ｎバックライトドライバの各々と接続され、前記光データに応答して光を放射する発光素子と、前記光の供給を受け画像を表示する液晶パネルとを有することを特徴とする。
【０００７】
上記目的を達成するためになされた本発明によるバックライトドライバは、第１キャリー信号の入力に応答してイネーブルされ、シリアルで供給される光データの入力を受けて、第２キャリー信号を出力するインターフェース部と、前記各光データに応答して少なくとも１つ以上の発光素子を制御する複数の制御部とを有することを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による液晶表示装置は、タイミングコントローラと、前記タイミングコントローラとシリアルインターフェースする第１乃至第ｎバックライトドライバと、前記第１乃至第ｎバックライトドライバの各々と対応し、その各々が少なくとも１つ以上の発光素子を含む複数の発光ブロックと、前記発光ブロックから光の供給を受け画像を表示する液晶パネルとを有し、前記第１乃至第ｎバックライトドライバの各々は対応する前記発光ブロック単位で輝度を制御することを特徴とする。
【発明の効果】
【０００９】
本発明に係るバックライトドライバ及びこれを含む液晶表示装置によれば、バックライトドライバとタイミングコントローラを接続する配線、バックライトドライバと発光素子を接続する配線の数を減ずることができるという効果がある。それによって、液晶表示装置の製造費用を減ずることができる。また、配線の短絡および断線などの問題が減少し信頼性を確保することができるという効果がある。
【発明を実施するための最良の形態】
【００１０】
次に、本発明に係るバックライトドライバ及びこれを含む液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１１】
しかし本発明は以下で開示される実施形態に限定されるものではなく互いに異なる多様な形態で具現されるものであり、単に本実施形態は本発明の開示が完全なようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。明細書全体にかけて、同一参照符号は同一構成要素を指称する。
一つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）」と指称されるのは、他の素子と直接接続またはカップリングされた場合または中間に他の素子を介在した場合をすべて含む。反面、一つの素子が他の素子と「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」と指称されるのは中間に他の素子を介在しないことを表す。明細書全体にかけて、同一参照符号は同一構成要素を指称する。「および／または」は言及されたアイテムの各々および一つ以上のすべての組合せを含む。
たとえば、「第１」、「第２」等が多様な素子、構成要素および／またはセクションを叙述するために使用されたり、これら素子、構成要素および／またはセクションはこれら用語によって制限されないのはもちろんである。これら用語は単に一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素または第１セクションは本発明の技術的思想内で第２素子、第２構成要素または第２セクションであることもあるのはもちろんである。
本明細書で使用された用語は実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。明細書で使用される「有する（ｃｏｍｐｒｉｓｅｓ）」および／または「有する（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
他の定義がないならば、本明細書で使用されるすべての用語（技術および科学的用語を含む）は本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味で使用され得るものである。また一般的に使用される事前に定義されている用語は明白に特別に定義されていない限り理想的にまたは過度に解釈されない。
【００１２】
図１〜図４を参照して、本発明の第１の実施形態によるバックライトドライバ及びこれを含む液晶表示装置を説明する。
図１は本発明の第１の実施形態による液晶表示装置を説明するためのブロック図であり、図２は一画素の等価回路図であり、図３は図１のバックライトドライバの動作を説明するための概念図であり、図４は図１の第ｉバックライトドライバを説明するためのブロック図である。
【００１３】
図１を参照すると、液晶表示装置１０は液晶パネル３００、ゲートドライバ４００、データドライバ５００、タイミングコントローラ８００、第１乃至第ｎバックライトドライバ（９００＿１〜９００＿ｎ）及び第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）各々に接続された発光素子（Ｌ１〜Ｌｎ）を含む。
【００１４】
ここでタイミングコントローラ８００は機能的に第１タイミングコントローラ６００と第２タイミングコントローラ７００に区分され得る。第１タイミングコントローラ６００は液晶パネル３００に表示される画像を制御し、第２タイミングコントローラ７００は第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）を制御し得る。第１タイミングコントローラ６００と第２タイミングコントローラ７００が物理的に分離されないこともある。
【００１５】
まず、液晶パネル３００は等価回路として見る時、多数の表示信号線（Ｇ１〜Ｇｋ、Ｄ１〜Ｄｊ）とこれらと接続された複数の画素（未図示）を含む。複数の表示信号線（Ｇ１〜Ｇｋ、Ｄ１〜Ｄｊ）は複数のゲートライン（Ｇ１〜Ｇｋ）と複数のデータライン（Ｄ１〜Ｄｊ）を含む。
【００１６】
液晶パネル３００には複数の画素を含むが、図２に、一画素に対する等価回路を示す。画素（ＰＸ）、例をあげればｆ番目（ｆ＝１〜ｉ）ゲートライン（Ｇｆ）とｇ番目（ｇ＝１〜ｊ）データ線（Ｄｇ）に接続された画素（ＰＸ）は、ゲートライン（Ｇｆ）およびデータライン（Ｄｇ）に接続されたスイッチング素子（Ｑｐ）と、これに接続された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）および維持キャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（Ｃｓｔ）を含む。液晶キャパシタ（Ｃｌｃ）は第１表示板１００の画素電極（ＰＥ）と、第２表示板２００の共通電極（ＣＥ）と、両表示板に挟まれた液晶層１５０を含む。共通電極（ＣＥ）の一部には色フィルタ（ＣＦ）が形成されている。
【００１７】
図１のデータドライバ５００は第１タイミングコントローラ６００からデータ制御信号（ＣＯＮＴ１）の入力を受け、画像データ電圧をデータライン（Ｄ１〜Ｄｊ）に印加する。データ制御信号（ＣＯＮＴ１）は赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する画像信号であるＲ、Ｇ、Ｂ信号（Ｒ、Ｇ、Ｂ）およびデータドライバ４００の動作を制御する信号を含む。データドライバ４００の動作を制御する信号はデータドライバ４００の動作を開始する水平開始信号および画像データ電圧の出力を指示する出力指示信号などを含み得る
【００１８】
ゲートドライバ４００は第１タイミングコントローラ６００からゲート制御信号（ＣＯＮＴ２）の入力を受け、ゲート信号をゲートライン（Ｇ１〜Ｇｋ）に印加する。ここでゲート信号はゲートオン／オフ電圧発生部（未図示）から供給されたゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせでなる。ゲート制御信号（ＣＯＮＴ２）はゲートドライバ５００の動作を制御するための信号であって、ゲートドライバ５００の動作を開始する垂直開始信号、ゲートオン電圧の出力時期を決定するゲートクロック信号およびゲートオン電圧のパルス幅を決定する出力イネーブル信号などを含み得る。
【００１９】
ゲートドライバ４００またはデータドライバ５００は複数の駆動集積回路チップの形態で液晶パネル３００の上に直接装着されたり、可撓性印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（未図示）の上に装着され、テープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶パネル３００に付着することもできる。これとは異なり、ゲートドライバ４００またはデータドライバ５００は表示信号線（Ｇ１〜Ｇｋ、Ｄ１〜Ｄｊ）とスイッチング素子（Ｑｐ）などと一緒に液晶パネル３００に集積され得る。
【００２０】
第１タイミングコントローラ６００は外部のグラフィック制御器（未図示）からＲ、Ｇ、Ｂ信号（Ｒ、Ｇ、Ｂ）およびこれの表示を制御する複数の制御信号を受信する。Ｒ、Ｇ、Ｂ信号（Ｒ、Ｇ、Ｂ）および制御信号に基づきデータ制御信号（ＣＯＮＴ１）およびゲート制御信号（ＣＯＮＴ２）を生成する。制御信号の例としては垂直同期信号（Ｖｓｙｎｃ）と垂直同期信号（Ｈｓｙｎｃ）、メインクロック（Ｍｃｌｋ）、データイネーブル信号（ＤＥ）等がある。また第１タイミングコントローラ６００はバックライト制御信号（ＣＯＮＴ３）を第２タイミングコントローラ７００に送信する。バックライト制御信号（ＣＯＮＴ３）は光データを含み得る。光データは各発光素子（Ｌ１〜Ｌｎ）の輝度を調節するのに利用される。
【００２１】
第２タイミングコントローラ７００は第１タイミングコントローラ６００からバックライト制御信号（ＣＯＮＴ３）の入力を受けて光データをシリアル（ｓｅｒｉａｌ）で第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）に供給する。ここで光データはシリアルバス（ＳＢ）を通して供給され得る。また第２タイミングコントローラ７００は開始信号（ＬＳ）を第１バックライトドライバ（９００＿１）に送信する。
【００２２】
第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）は互いにカスケード接続され、順次にイネーブルされシリアルで供給される光データの入力を受ける。図１および図３を参照して説明すれば、まず第２タイミングコントローラ７００が光データ（ＬＤＡＴ１〜ＬＤＡＴｉ）をシリアルで伝送すると同時に“ハイ”レベルの開始信号（ＬＳ）を送信する。第１バックライトドライバ（９００＿１）は“ハイ”レベルの開始信号（ＬＳ）の入力を受けてイネーブルされ、シリアルで供給される光データ（ＬＤＡＴ１）の入力を受ける。
【００２３】
ここで第２〜第ｎバックライトドライバ（９００＿２〜９００＿ｎ）は光データ（ＬＤＡＴ１）の入力を受けない。第１バックライトドライバ（９００＿１）は第１バックライトドライバ（９００＿１）に対応する光データ（ＬＤＡＴ１）の入力を受けた後、“ハイ”レベルの第１キャリー信号（ＣＡ＿１）を出力する。この時、開始信号（ＬＳ）は“ロー”レベルに遷移することができる。開始信号（ＬＳ）が“ロー”レベルに遷移すれば、第１バックライトドライバ（９００＿１）は光データ（ＬＤＡＴ２〜ＬＤＡＴｉ）の入力を受けない。
【００２４】
次に、第２バックライトドライバ（９００＿２）は“ハイ”レベルの第１キャリー信号（ＣＡ＿２）の入力を受けてイネーブルされ、第２バックライトドライバ（９００＿２）に対応する光データ（ＬＤＡＴ２）の入力を受けて、“ハイ”レベルの第２キャリー信号（ＣＡ＿２）を出力する。第ｉバックライトドライバ（９００＿ｉ）は“ハイ”レベルの第（ｉ−１）キャリー信号（ＣＡ＿ｉ−１）の入力を受けてイネーブルされ、第ｉバックライトドライバ（９００＿ｉ）に対応する光データ（ＬＤＡＴｉ）の入力を受け、“ハイ”レベルの第ｉキャリー信号（ＣＡ＿ｉ）を出力する。
【００２５】
第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）各々は入力された光データ（ＬＤＡＴ１〜ＬＤＡＴｉ）に応答して各発光素子（Ｌ１〜Ｌｎ）の輝度を制御する。
次に、図３および図４を参照して、第ｉバックライトドライバ（９００＿ｉ）を例にあげて、第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）をもう少し具体的に説明する。ここでは、ブーストコンバータが発光素子（Ｌ１〜Ｌｎ）の動作に必要な電源電圧を提供する場合を例にあげて説明するが、ただし、本発明がこれに限定されるものではない。
【００２６】
図４を参照すると、第ｉバックライトドライバ（９００＿ｉ）はインターフェース部（９１１＿ｉ）および制御部を含む。制御部は、パルス幅変調（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）信号生成部（９２０＿ｉ）とスイッチング素子（ＱＤ）を含み得る。
【００２７】
インターフェース部（９１０＿ｉ）は第（ｉ−１）キャリー信号（ＣＡ＿ｉ−１）の入力に応答してイネーブルされ、第ｉバックライトドライバ（９００＿ｉ）に対応する光データ（ＬＤＡＴｉ）の入力を受け、第ｉキャリー信号（ＣＡ＿ｉ−１）を出力する。例えば、インターフェース部（９１０＿ｉ）は“ハイ”レベルの第（ｉ−１）キャリー信号（ＣＡ＿ｉ−１）の入力に応答してイネーブルされ、“ハイ”レベルの第ｉキャリー信号（ＣＡ＿ｉ）を出力した後、ディセイブル（ｄｉｓａｂｌｅ）される。
【００２８】
上述のように、制御部は、パルス幅変調信号生成部（９２０＿ｉ）とスイッチング素子（ＱＤ）を含み、第ｉバックライトドライバ（９００＿ｉ）に対応する光データ（ＬＤＡＴｉ）に応答して発光素子（Ｌｉ）の輝度を制御する。
【００２９】
パルス幅変調信号生成部（９２０＿ｉ）は光データ（ＬＤＡＴｉ）に応答してデューティ比が調節されるパルス幅変調信号（ＰＷＭ＿ｉ）を出力する。スイッチング素子（ＱＤ）はパルス幅変調信号（ＰＷＭ＿ｉ）によってターンオン／ターンオフされ、発光素子（Ｌｉ）とグラウンドノード（ｇｒｏｕｎｄ  ｎｏｄｅ）を接続させたり遮断する。
【００３０】
例えば、スイッチング素子（ＱＤ）はパルス幅変調信号（ＰＷＭ＿ｉ）が“ハイ”レベルの区間でターンオンされて、発光素子（Ｌｉ）とグラウンドノードとを接続させる。この時、電流（ＩＬ）が流れるようになって発光素子（Ｌｉ）は光を放射する。またはスイッチング素子（ＱＤ）はパルス幅変調信号（ＰＷＭ＿ｉ）が“ロー”レベルの区間でターンオフされ、発光素子（Ｌｉ）とグラウンドノードを遮断させる。この時、電流（ＩＬ）が流れなくなって発光素子（Ｌｉ）はターンオフされる。
【００３１】
ここでパルス幅変調信号（ＰＷＭ＿ｉ）の“ハイ”レベルの区間と“ロー”レベルの区間とによって、発光素子（Ｌｉ）がターンオンしている時間が決定される。発光素子（Ｌｉ）がターンオンしている時間が長くなれば、輝度は増加する。整理すれば、光データ（ＬＤＡＴｉ）によってパルス幅変調信号（ＰＷＭ＿ｉ）のデューティ比が調節され、パルス幅変調信号（ＰＷＭ＿ｉ）のデューティ比によって輝度が調節される。ただし制御部は、上述したように、発光素子（Ｌｉ）のターンオン／ターンオフによって輝度が制御される方法外に発光素子（Ｌｉ）の電流の量を調節して輝度を制御し得る。
【００３２】
ブーストコンバータはインダクタ（Ｌ）、ダイオード（Ｄ）、キャパシタ（Ｃ）、スイッチング素子（ＱＢ）およびクロック信号生成部（９３０＿ｉ）を含む。ブーストコンバータはクロック信号（ＣＫ）の入力を受けて入力電圧（Ｖｉｎ）をブーストして、発光素子（Ｌｉ）の動作に必要な電源電圧を供給する。ここでクロック信号生成部（９３０＿ｉ）は第ｉバックライトドライバ（９００＿ｉ）内部に具備され得る。ブーストコンバータは広く知られたブースティング回路であるため、説明の便宜上詳細な説明は省略する。
【００３３】
このような本発明の一実施形態による第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）およびこれを含む液晶表示装置によれば、タイミングコントローラ８００がシリアルバス（ＳＢ）を通して光データをシリアルで第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）に提供するため、タイミングコントローラ８００と第１〜第ｎバックライトドライバ（９００＿１〜９００＿ｎ）間の配線数を減ずることができる。配線数が減少すれば、製造費用を減ずることができ、配線の短絡および断線によって発生する問題が減る。
【００３４】
図５を参照して、本発明の第２の実施形態による液晶表示装置を説明する。図５は本発明の第２の実施形態による液晶表示装置を説明するためのブロック図である。図１に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上、該当構成要素に対する詳細な説明は省略する。
【００３５】
図５を参照すると、前述の実施形態とは異なり、液晶表示装置１１の第１タイミングコントローラ６０１が開始信号（ＬＳ）を第１バックライトドライバ（９００＿１）に送信する。ここで開始信号（ＬＳ）はデータ制御信号（ＣＯＮＴ１）およびゲート制御信号（ＣＯＮＴ２）のうち一つであり得る。
【００３６】
例えば開始信号（ＬＳ）は、図１のゲートドライバ４００の動作を開始する垂直開始信号、ゲートオン電圧の出力時期を決定するゲートクロック信号、ゲートオン電圧のパルス幅を決定する出力イネーブル信号、図１のデータドライバ５００の動作を開始する水平開始信号、画像データ電圧の出力を指示する出力指示信号のうち何れか一つであり得る。
またはこれらのうち何れか一つに同期された信号であり得る。またはこれらの組合せであり得る。
または開始信号（ＬＳ）は垂直同期信号（Ｖｓｙｎｃ）、垂直同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）およびデータイネーブル信号（ＤＥ）のうち何れか一つであり得る。またはこれらのうち何れか一つに同期された信号であり得る。またはこれらの組合せであり得る。
【００３７】
図６および図７を参照して、本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明する。図６は本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図であり、図７は図６のシリアル−パラレル変換部の動作を説明するための概念図である。図４に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上、該当構成要素に対する詳細な説明は省略する。
【００３８】
図６を参照すると、前述の実施形態とは異なり、第ｉバックライトドライバ（９００＿ｉ）は複数の発光素子、例えば８個の発光素子（Ｌｉ＿１〜Ｌｉ＿８）を制御する。
第ｉバックライトドライバ（９００＿ｉ）は複数の発光素子（Ｌｉ＿１〜Ｌｉ＿８）を制御するためにシリアル−パラレル変換部（９４１＿ｉ）と複数の制御部をさらに含む。各制御部は、パルス幅変調信号生成部（９２１＿ｉ〜９２８＿ｉ）とスイッチング素子（ＱＤ＿１  〜ＱＤ＿８）を含む。
【００３９】
図６および図７を参照して、もう少し具体的に説明すれば、インターフェース部（９１１＿ｉ）は第（ｉ−１）キャリー信号（ＣＡ＿ｉ−１）の入力に応答してイネーブルされ、シリアルで供給される光データ（ＬＤＡＴｉ）の入力を受ける。
そして、インターフェース部（９１１＿ｉ）は第ｉキャリー信号（ＣＡ＿ｉ）を出力する。シリアル−パラレル変換部（９４１＿ｉ）はシリアルで入力された光データ（ＬＤＡＴｉ）をパラレル光データに変換する。例えば、第ｉバックライトドライバ（９００＿ｉ）が８個の発光素子（Ｌｉ＿１〜Ｌｉ＿８）を個別的に制御する場合、第ｉバックライトドライバ（９００＿ｉ）に対応する光データ（ＬＤＡＴｉ）は８個のサブ光データ（ＬＤＡＴｉ＿１〜ＬＤＡＴｉ＿８）を含む。シリアル−パラレル変換部（９４１＿ｉ）は各サブ光データ（ＬＤＡＴｉ＿１〜ＬＤＡＴｉ＿８）を並列で各パルス幅変調信号生成部（９２１＿ｉ〜９２８＿ｉ）に供給する。
【００４０】
上述したように、各制御部は、パルス幅変調信号生成部（９２１＿ｉ〜９２８＿ｉ）とスイッチング素子（ＱＤ＿１  〜ＱＤ＿８）を含み、変換されたパラレル光データに応答して発光素子（Ｌｉ＿１〜Ｌｉ＿８）の輝度を制御する。
【００４１】
図８〜図１３を参照して、本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置に対して説明する。
図８は本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図であり、図９〜図１３は、図８の発光ブロックの動作を説明するための概念図である。図１に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上該当構成要素に対する詳細な説明は省略する。
【００４２】
図８を参照すると、液晶表示装置１２はタイミングコントローラ８０２、第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）および複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）、例えば８０個の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）を含む。各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）は少なくとも一つの発光素子を含む。
【００４３】
タイミングコントローラ８０２は第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）各々とシリアルインターフェースする。ここでは、タイミングコントローラ８０２はシリアルバス（ＳＢ）を用いて第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）各々とシリアルインターフェースすることができる。
【００４４】
例えば、タイミングコントローラ８０２がシリアルバス（ＳＢ）を通して第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）各々に光データをシリアルに提供すれば、各第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）は、前述したように、キャリー信号によってイネーブルされ、第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）に対応する光データの入力を受けられる。または第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）が自身の固有のアドレスを有する場合、タイミングコントローラ８０２がシリアルバス（ＳＢ）を通して第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）のアドレス信号と光データをシリアルに提供し、第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）は自身のアドレス信号によってイネーブルされ、光データの入力を受けることができる。ただし、タイミングコントローラ８０２がシリアルバス（ＳＢ）を通して光データを第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）各々に提供する方法はこれに限定されるものではない。
【００４５】
複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）は第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）各々に対応する。例えば、第１〜第８発光ブロック（ＬＢ＿１〜ＬＢ＿８）は第１バックライトドライバ（９００＿１）と対応し、第９〜第１６発光ブロック（ＬＢ＿９〜ＬＢ＿１６）は第２バックライトドライバ（９００＿２）と対応する。すなわち、第１バックライトドライバ（９００＿１）は第１〜第８発光ブロック（ＬＢ＿１〜ＬＢ＿８）を制御し、第２バックライトドライバ（９００＿２）は第９〜第１６発光ブロック（ＬＢ＿９〜ＬＢ＿１６）を制御する。また複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）は行列形態で配列され得る。例えば複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）は８個の行（ｒｏｗ）と１０個の列（ｃｏｌｕｍｎ）（８×１０行列）（ｎ＝１０の場合）から成る行列形態であり得る。このような複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）は図１の液晶パネル３００に対向する領域（３０１）内に具備され、液晶パネル３００に光を提供する。
【００４６】
第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）は発光ブロック（ＬＢ＿１〜ＬＢ＿８０）単位で各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御する。
図８および図９を参照し、より具体的に説明すれば、第１バックライトドライバ（９００＿１）は８×１０行列の第１列の第１行及び第２行の第１及び第２発光ブロック（ＬＢ＿１、ＬＢ＿２）の輝度を低くめ、第３行〜第８行の第３〜第８発光ブロック（ＬＢ＿３〜ＬＢ＿８）の輝度を高めることができる。
第２バックライトドライバ（９００＿２）は８×１０行列の第２列の第１行及び第２行の第９及び第１０発光ブロック（ＬＢ＿９、ＬＢ＿１０）の輝度を低くめ、第３行〜第８行の第１１〜第１６発光ブロック（ＬＢ＿１１〜ＬＢ＿１６）の輝度を高めることができる。
第３〜第ｎバックライトドライバ（９０２＿３〜９００＿ｎ）は各々８×１０行列の第３〜第１０列の第１行〜第８行の発光ブロックの輝度を高めることができる。すなわち、液晶パネル３００に表示される画像によって、第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）は各々対応する発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御することができる。液晶パネル３００に表示される画像によって、各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御する場合、電力消費を減ずることができる。
【００４７】
または第１〜第ｎバックライトドライバ（９０２＿１〜９０２＿ｎ）は発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の行単位でターンオン／ターンオフを制御することができる。
図８及び図１０〜図１３を参照し、より具体的に説明すれば、例えば、ｔ＝ｔ１の時点で、８×１０行列の第１行〜第３行の発光ブロックがターンオンされ、第４行〜第８行の発光ブロックがターンオフされ得る。
次に、ｔ＝ｔ２の時点で、第２行〜第４行の発光ブロックがターンオンされて、第１行、及び第５行〜第８行の発光ブロックＢ８がターンオフされ得る。
次に、ｔ＝ｔ３の時点で、第３行〜第５行の発光ブロックがターンオンされ、第１行、第２行、及び第６行〜第８行の発光ブロックがターンオフされ得る。
次に、ｔ＝ｔ４の時点で、第４行〜第６行の発光ブロックがターンオンされ、第１行〜第３行（ＲＯＷ３）、第７行、及び第８行の発光ブロックがターンオフされ得る。
このように順次に行単位でターンオンおよびターンオフされ得る。このように、時間によって各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）をターンオフする場合、液晶パネル３００に表示される画像の間にブラック画像を挿入する効果が発生する。したがって動画が表示される場合、ＣＲＴのような優秀な表示品質を得ることができる。
【００４８】
次に、発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の動作を制御するバックライトドライバおよびこれを含む液晶表示装置を以下の各実施形態を通して具体的に説明する。
【００４９】
図１４及び図１５を参照し、本発明の第４の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明する。
【００５０】
図１４は、本発明の第４の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図であり、図１５は、図１４のバックライトドライバを説明するためのブロック図である。図６および図８に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上該当構成要素に対する詳細な説明は省略する。
【００５１】
図１４を参照すると、前述の実施形態とは異なり、液晶表示装置１３の第２タイミングコントローラ７０３が第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）にロード信号（ＬＯＡＤ）を供給する。第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）はロード信号（ＬＯＡＤ）の供給を受け入力された光データに応答して第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）に対応する各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御する。ロード信号（ＬＯＡＤ）によって、第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）は同時に光データに応答して各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御することができる。したがって第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）は、図１０〜図１３に示したように各時点（ｔ１、ｔ２、ｔ３、ｔ４）で各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御することができる。
【００５２】
図１４及び図１５を参照し、より具体的に説明すれば、第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）はインターフェース部（９１１＿ｉ）、シリアル−パラレル変換部（９４１＿ｉ）、複数のホールディング部（９５１＿ｉ〜９５８＿ｉ）、複数のスイッチング部（ＳＷ１＿ｉ〜ＳＷ８＿ｉ）および複数の制御部を含む。
各制御部はパルス幅変調信号生成部（９２１＿ｉ〜９２８＿ｉ）とスイッチング素子（ＱＤ＿１〜ＱＤ＿８）を含む。例えば複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）が８×１０の行列形態で配列される場合、バックライトドライバ（９０３＿１〜９０３＿ｎ）は１０個であり、ホールディング部（９５１＿ｉ〜９５８＿ｉ）およびスイッチング部（ＳＷ１＿ｉ〜ＳＷ８＿ｉ）は各々８個であり得る。
【００５３】
上述したようにシリアル−パラレル変換部（９４１＿ｉ）がシリアルで提供された光データ（ＬＤＡＴｉ）をパラレル光データに変換し、各ホールディング部（９５１＿ｉ〜９５８＿ｉ）はパラレル光データを保存する。各スイッチング部（ＳＷ１＿ｉ〜ＳＷ８＿ｉ）はロード信号（ＬＯＡＤ）に応答してパラレル光データを各制御部に伝送する。各制御部はパラレル光データに応答して各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御する。
【００５４】
ここで第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）が複数のホールディング部（９５１＿ｉ〜９５８＿ｉ）、複数のスイッチング部（ＳＷ１＿ｉ〜ＳＷ８＿ｉ）および複数の制御部を含むため、第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）は、図９のように各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）別に輝度を制御することができる。
【００５５】
また第２タイミングコントローラ７０３がロード信号（ＬＯＡＤ）を第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）に提供するため、ある一定の時点に複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を行単位で制御することができる。
【００５６】
本実施形態による第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）および液晶表示装置１３によれば、各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）別に輝度を制御することができ、複数の発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を行単位で制御することができる。また、タイミングコントローラ８０３がシリアルバス（ＳＢ）を通して光データ（ＬＤＡＴｉ）をシリアルで第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）に供給するため、タイミングコントローラ８０３と第１〜第ｎバックライトドライバ（９０３＿１〜９０３＿ｎ）間の配線数を減ずることができる。
【００５７】
図１６を参照し、本発明の第５の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明する。図１６は本発明の第５の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。図１４に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上該当構成要素に対する詳細な説明は省略する。
【００５８】
図１６を参照すると、前述の実施形態とは異なり、第１タイミングコントローラ６０４が開始信号（ＬＳ）とロード信号（ＬＯＡＤ）を供給する。ここでロード信号（ＬＯＡＤ）は、データ制御信号（ＣＯＮＴ１）とゲート制御信号（ＣＯＮＴ２）のうちの１つであり、例えば、開始信号（ＬＳ）は、図１のゲートドライバ５００の動作を開始する垂直開始信号、ゲートオン電圧の出力時期を決定するゲートクロック信号、ゲートオン電圧のパルス幅を決定する出力イネーブル信号、図１のデータドライバ５００の動作を開始する水平開始信号、画像データ電圧の出力を指示する出力指示信号のうち何れか一つであり得る。
あるいは、ロード信号（ＬＯＡＤ）は、これらのうち何れか一つに同期された信号か、またはこれらの組み合わせであり得る。また、あるいはロード信号（ＬＯＡＤ）は垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック（Ｍｃｌｋ）およびデータイネーブル信号（ＤＥ）のうち何れか一つであり得る。またはこれらのうちの何れか一つに同期された信号か、またはこれらの組み合わせであり得る。
【００５９】
図１７を参照し、本発明の第６の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明する。図１７は本発明の第６の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。図１４に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上該当構成要素に対する詳細な説明は省略する。
【００６０】
図１７を参照すると、前述の実施形態とは異なり、ロード信号（ＬＯＡＤ）は第ｎバックライトドライバ（９０５＿ｎ）の第ｎキャリー信号（ＣＡ＿ｎ）であり得る。
より具体的に説明すれば、第１〜第ｎバックライトドライバ（９０５＿１〜９０５＿ｎ）が順次にイネーブルされ光データの入力を受ける。第ｎバックライトドライバ（９０５＿ｎ）がイネーブルされ光データの入力を受けると第ｎキャリー信号（ＣＡ＿ｎ）を出力する。第ｎキャリー信号（ＣＡ＿ｎ）がロード信号（ＬＯＡＤ）として第１〜第ｎバックライトドライバ（９０５＿１〜９０５＿ｎ）に供給されれば第１〜第ｎバックライトドライバ（９０５＿１〜９０５＿ｎ）は入力された光データに応答して各発光ブロック（ＬＢ＿１〜ＬＢ＿８０）の輝度を制御する。
【００６１】
図１８及び図１９を参照して、本発明の第７の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明する。図１８は本発明の第７の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図であり、図１９は図１８のバックライトドライバを説明するためのブロック図である。図１４に示した構成要素と同一の機能をする構成要素に対しては同一の図面符号を使用し、説明の便宜上該当構成要素に対する詳細な説明は省略する。
【００６２】
図１８を参照すると、前述の実施形態とは異なり、タイミングコントローラ８０６は開始信号（ＬＳ）を第１バックライトドライバ（９０６＿１）に供給せず、シリアルバス（ＳＢ）を通してアドレス信号と光データを供給する。第１〜第ｎバックライトドライバ（９０６＿１〜９０６＿ｎ）は、開始信号（ＬＳ）または各キャリー信号（ＣＡ＿１〜ＣＡ＿ｎ−１）にイネーブルされず、各アドレス信号にイネーブルされ光データの入力を受ける。
タイミングコントローラ８０６は第１〜第ｎバックライトドライバ（９０６＿１〜９０６＿ｎ）に光データを供給した後、ロード信号（ＬＯＡＤ）を第１〜第ｎバックライトドライバ（９０６＿１〜９０６＿ｎ）に同時に供給し得る。ここでアドレス信号と光データは一つのシリアルバス（ＳＢ）を通して供給され得、または互いに異なるシリアルバス（ＳＢ）を通して供給され得る。例えば、アドレス信号と光データは一つのシリアルバス（ＳＢ）を通して供給されている場合、シリアルバス（ＳＢ）はＩ２Ｃバス（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｕｓ）であり得る。
【００６３】
図１９を参照すると、第ｉバックライトドライバ（９０６＿ｉ）はタイミングコントローラ８０６とＩ２Ｃインターフェース方式でシリアルインターフェースする。すなわち、シリアルバス（ＳＢ）はクロックライン（ＳＣＬ）とデータライン（ＳＤＬ）を含み、第ｉバックライトドライバ（９０６＿ｉ）に対応するアドレス信号と光データがデータライン（ＳＤＬ）を通して、第ｉバックライトドライバ（９０６＿ｉ）に供給され、アドレス信号と光データはクロックライン（ＳＣＬ）のクロックに同期され、伝送される。Ｉ２Ｃインターフェース方式は広く知られたシリアルインターフェース方式であるため、本明細書で詳細な説明は省略する。
【００６４】
第ｉバックライトドライバ（９０６＿ｉ）はタイミングコントローラ８０６とＩ２Ｃインターフェースするインターフェース部（９１６＿ｉ）を含む。すなわち、インターフェース部（９１６＿ｉ）は第ｉバックライトドライバ（９０６＿ｉ）に対応するアドレス信号が入力されれば、シリアルに伝送される光データの入力を受ける。インターフェース部（９１６＿ｉ）が第ｉバックライトドライバ（９０６＿ｉ）に対応するアドレス信号を認識するために、第ｉバックライトドライバ（９０６＿ｉ）はアドレス部（９６０＿ｉ）をさらに含み得る。
すなわち、アドレス部（９６０＿ｉ）はインターフェース部（９１６＿ｉ）に第ｉバックライトドライバ（９０６＿ｉ）の固有のアドレスを提供する。インターフェース部（９１６＿ｉ）はアドレス部（９６０＿ｉ）から第ｉバックライトドライバ（９０６＿ｉ）の固有のアドレスの入力を受け、シリアルバス（ＳＢ）を通して、第ｉバックライトドライバ（９０６＿ｉ）に対応するアドレス信号が入力されれば、光データの入力を受ける。
【００６５】
ここで、アドレス部（９６０＿ｉ）はデジタル電圧（Ｖｄｄ）に接続された複数のスイッチング素子を含み得る。例えば４個のスイッチング素子を利用してインターフェース部（９１６＿ｉ）のアドレスピン（ＰＡ〜ＰＡ４）を通して、４ビットの第ｉバックライトドライバ（９０６＿ｉ）の固有のアドレスを提供し得る。アドレス部（９６０＿ｉ）はこれに限定されず、第ｉバックライトドライバ（９０６＿ｉ）の固有のアドレスを提供するメモリであり得る。
【００６６】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００６７】
本発明はバックライトドライバおよびこれを含む液晶表示装置に利用される。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図２】一画素の等価回路図である。
【図３】図１のバックライトドライバの動作を説明するための概念図である。
【図４】図１の第ｉバックライトドライバを説明するためのブロック図である。
【図５】本発明の第２の実施形態による液晶表示装置を説明するためのブロック図である。
【図６】本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図７】図６のシリアル−パラレル変換部の動作を説明するための概念図である。
【図８】本発明の第３の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図９】図８の発光ブロックの動作を説明するための概念図である。
【図１０】図８の発光ブロックの動作を説明するための概念図である。
【図１１】図８の発光ブロックの動作を説明するための概念図である。
【図１２】図８の発光ブロックの動作を説明するための概念図である。
【図１３】図８の発光ブロックの動作を説明するための概念図である。
【図１４】本発明の第４の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図１５】図１４のバックライトドライバを説明するためのブロック図である。
【図１６】本発明の第５の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図１７】本発明の第６の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図１８】本発明の第７の実施形態によるバックライトドライバおよびこれを含む液晶表示装置を説明するためのブロック図である。
【図１９】図１８のバックライトドライバを説明するためのブロック図である。
【符号の説明】
【００６９】
１０、１１、１２、１３、１４、１５    液晶表示装置
３００    液晶パネル
４００    ゲートドライバ
５００    データドライバ
６００、６０１、６０３、６０４、６０５、６０６  第１タイミングコントローラ
７００、７０１、７０３、７０４、７０５、７０６  第２タイミングコントローラ
８００、８０１、８０２、８０３、８０４、８０５、８０６  タイミングコントローラ
（９００、９０２、９０３、９０４、９０５、９０６）＿（１〜ｎ）  （第１〜第ｎ）バックライトドライバ
（９１０、９１１、９１６）＿ｉ    インターフェース部
（９２０、９２１〜９２８）＿ｉ    パルス幅変調信号生成部
９３０＿ｉ    クロック生成部
９４１＿ｉ    シリアル−パラレル変換部
（９５１〜９５８）＿ｉ    ホールディング部
ＬＢ＿１〜ＬＢ＿８０    発光ブロック
ＳＷ（１〜８）＿ｉ    スイッチング部
【図１】
0005229718.tif 000002
【図２】
0005229718.tif 000003
【図３】
0005229718.tif 000004
【図４】
0005229718.tif 000005
【図５】
0005229718.tif 000006
【図６】
0005229718.tif 000007
【図７】
0005229718.tif 000008
【図８】
0005229718.tif 000009
【図９】
0005229718.tif 000010
【図１０】
0005229718.tif 000011
【図１１】
0005229718.tif 000012
【図１２】
0005229718.tif 000013
【図１３】
0005229718.tif 000014
【図１４】
0005229718.tif 000015
【図１５】
0005229718.tif 000016
【図１６】
0005229718.tif 000017
【図１７】
0005229718.tif 000018
【図１８】
0005229718.tif 000019
【図１９】
0005229718.tif 000020