(57)【特許請求の範囲】
【請求項１】
一次巻線および二次巻線を有する変圧器と、
直流をスイッチングして得た交流を前記一次巻線に与える第一のスイッチング素子と、
前記二次巻線に生じた交流をスイッチングして直流に変換する第二のスイッチング素子と、
前記第一および第二のスイッチング素子のオンまたはオフをそれぞれ制御する制御部と
を具備した直流‐直流変換装置であって、
前記制御部は、前記第一のスイッチング素子をオンにすると共に前記第二のスイッチング素子をオフにした後、該第二のスイッチング素子に印加される電圧が上昇しているとき、前記第一のスイッチング素子を所定時間オフにしてから再びオンにすることを特徴とする直流‐直流変換装置。
【請求項２】
前記制御部は、前記第二のスイッチング素子に印加される電圧が上昇し、非導通時における定常電圧値に達したときに該第二のスイッチング素子の出力容量に流れる電流が略零になるよう前記第一のスイッチング素子をオフするタイミングに設定するものである請求項１に記載の直流‐直流変換装置。
【請求項３】
前記制御部は、前記第一のスイッチング素子を所定時間オフにし、前記第二のスイッチング素子に印加される電圧が該第二のスイッチング素子の非導通時における定常電圧値と略等しくなった後に前記第一のスイッチング素子を再びオンするものである請求項１または２に記載の直流‐直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流‐直流変換装置に係り、特に絶縁変圧器を介して一次側および二次側に分離され、その一次側および二次側のそれぞれにスイッチング素子が接続された直流‐直流変換装置に生じる過電圧、電圧や電流の振動現象およびノイズの発生を抑制するに好適な直流‐直流変換装置に関する。
【背景技術】
【０００２】
従来、絶縁変圧器を介して一次側（電源側）と二次側（負荷側）とに分離され、その一次側および二次側のそれぞれにスイッチング素子が接続された直流‐直流変換装置が知られている（例えば、特許文献１を参照）。
この種の直流‐直流変換装置において、その一次側は、例えば図５に示されるように直流電源１、第一のスイッチング素子（ＭＯＳＦＥＴ（Ｑ1））および絶縁変圧器Ｔの一次巻線Ｗ1が直列に接続されて閉回路を構成している。一方、絶縁変圧器Ｔの二次巻線Ｗ2には、平滑用のリアクトルＬ、負荷ＲLおよびスイッチング素子（ＭＯＳＦＥＴ（Ｑ2））が直列に接続されて閉回路が構成されている。更に負荷ＲLの両端には平滑用のコンデンサＣが並列に接続されている。また二次巻線Ｗ2の一端がリアクトルＬに接続された接続点と、負荷ＲLの一端がスイッチング素子Ｑ2と接続された接続点との間には、もう一つのスイッチング素子（第二のスイッチング素子（ＭＯＳＦＥＴ（Ｑ3）））が接続されている。そしてこれら各スイッチング素子（Ｑ1〜Ｑ3）は、ゲート制御部２によってその駆動が制御されるようになっている。
なお、絶縁変圧器Ｔには、漏れインダクタンスが存在する。この漏れインダクタンスは、図５において絶縁変圧器Ｔの一次側の閉回路中にＬeとして示している。
【０００３】
このように構成された直流‐直流変換装置においてゲート制御部２によってＭＯＳＦＥＴ（Ｑ1）がオンにされると、絶縁変圧器Ｔの一次側では、直流電源１→一次巻線Ｗ1（漏れインダクタンスＬeを含む）→ＭＯＳＦＥＴ（Ｑ1）→直流電源１の経路で電流が流れて絶縁変圧器Ｔの一次巻線Ｗ1に電圧が印加される。
このとき絶縁変圧器Ｔの二次側に接続されたＭＯＳＦＥＴ（Ｑ2）がゲート制御部２によってオンにされると、二次巻線Ｗ2に生じた電圧によって、二次巻線Ｗ2→リアクトルＬ→負荷ＲLおよびコンデンサＣ→ＭＯＳＦＥＴ（Ｑ2）→二次巻線Ｗ2の経路で電流が流れる。このときリアクトルＬには、電磁エネルギーが蓄えられる。
次いでゲート制御部２は、一次側のＭＯＳＦＥＴ（Ｑ1）と二次側のＭＯＳＦＥＴ（Ｑ2）をそれぞれオフにすると共に、ＭＯＳＦＥＴ（Ｑ3）をオンにする。するとリアクトルＬに蓄えられた電磁エネルギーがリアクトルＬ→負荷ＲLおよびコンデンサＣ→ＭＯＳＦＥＴ（Ｑ3）→リアクトルＬの経路で流れる。以降、直流‐直流変換装置は、上述したスイッチング動作を繰り返す。
直流‐直流変換装置は、このようにゲート制御部２によってＭＯＳＦＥＴ（Ｑ1〜Ｑ3）のオンおよびオフのタイミングが調整され、いわゆる同期整流の動作を実行して変換の際に生じる損失の低減を図っている。
【０００４】
ところで絶縁変圧器Ｔの一次巻線Ｗ1と二次巻線Ｗ2との巻数比をＮ、変換装置に入力される入力電圧をＶin、変換装置から出力される出力電圧をＶoとし、ＭＯＳＦＥＴ（Ｑ1〜Ｑ3）および絶縁変圧器Ｔに生ずる電圧降下を無視すれば、ＭＯＳＦＥＴ（Ｑ1）の導通比Ｄは、次式で示される。
Ｄ＝Ｖo×Ｎ／Ｖin
この式に示されるように入力電圧Ｖinと出力電圧をＶoが一定であれば、ＭＯＳＦＥＴ（Ｑ1）の導通比Ｄは、一定となる。換言すれば直流‐直流変換装置は、所望の出力電圧を得るためＭＯＳＦＥＴ（Ｑ1）の制御信号をスイッチング周期Ｔc内で［Ｔc×Ｄ］の期間オンにし、残り［Ｔc（１−Ｄ）］の期間オフにする動作を繰り返している。
なお、ＭＯＳＦＥＴ（Ｑ1）がオンした直後、絶縁変圧器Ｔの二次側からみた等価回路は、図６に示すように直流電源１、ＭＯＳＦＥＴ（Ｑ1）、漏れインダクタンスＬeおよびＭＯＳＦＥＴ（Ｑ3）の出力容量（ドレイン・ソース間に存在する寄生容量成分）ＣDSが直列に接続された回路として描くことができる。この等価回路において、直流電源１の電圧は、二次側換算値の［Ｖin×Ｎ］となり、また漏れインダクタンスＬeのインダクタンス値をＬ1とすれば、その二次側換算値は［Ｌ1／Ｎ2］になる。
【特許文献１】特開２００４−１４０９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した直流‐直流変換装置は、ＭＯＳＦＥＴ（Ｑ1）をオンにしたとき図６の等価回路に示した漏れインダクタンスＬeとＭＯＳＦＥＴ（Ｑ3）の出力容量ＣDSによる直列共振が発生する。このため図７に示すように電流には振動が生じる（振動電流）。この振動電流によってＭＯＳＦＥＴ（Ｑ3）に加わる電圧は、理論的に直流電源１の二次側換算値［Ｖin×Ｎ］の２倍まで跳ね上がる。
したがって上述した直流‐直流変換装置は、ＭＯＳＦＥＴ（Ｑ1）のスイッチングに伴って生じる直列共振によってＭＯＳＦＥＴ（Ｑ3）に高い電圧が発生することになる。このためＭＯＳＦＥＴ（Ｑ3）には、高耐圧のスイッチング素子を使わなければならないという問題があった。この高耐圧のスイッチング素子は、高価であるほか、オン抵抗が高く、それ故、通電時に生じる損失も大きい。このためスイッチング素子を冷却するための冷却部品（放熱部品や冷却装置等）が大形化するという問題もあった。
また上述した直列共振に伴って生じる振動電流は、ノイズとなって空間に放射され、また他の機器に障害を与えることがある。このため直流‐直流変換装置には、放射ノイズを低減させるためのシールドを強化したり、伝導ノイズを低減させる電源フィルタを設けたりする必要があった。またこれらのノイズ対策のため直流‐直流変換装置が大形化し、延いてはコスト上昇の要因にもなっていた。
【０００６】
本発明は、このような事情を解決するべくなされたもので、その目的とするところは、スイッチング素子に過大な電圧が印加されることを防止すると共に、変換効率を向上させつつ、コスト上昇を抑えた直流‐直流変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
上述した目的を達成するため本発明の直流‐直流変換装置は、一次巻線および二次巻線を有する変圧器と、直流をスイッチングして得た交流を前記一次巻線に与える第一のスイッチング素子と、前記二次巻線に生じた交流をスイッチングして直流に変換する第二のスイッチング素子と、前記第一および第二のスイッチング素子のオンまたはオフをそれぞれ制御する制御部とを具備した直流‐直流変換装置であって特に、
前記制御部は、前記第一のスイッチング素子をオンにすると共に前記第二のスイッチング素子をオフにした後、該第二のスイッチング素子に印加される電圧が上昇しているとき、前記第一のスイッチング素子を所定時間オフにしてから再びオンにすることを特徴としている。
上述の直流‐直流変換装置は、第二のスイッチング素子に加わる電圧が大きくオーバシュートする以前に第一のスイッチング素子をオフにし、その後、再び第一のスイッチング素子をオンにする。このため第二のスイッチング素子に加わる電圧の最大値を抑えることができる。
また前記制御部は、前記第二のスイッチング素子に印加される電圧が上昇し、非導通時における定常電圧値に達したときに該第二のスイッチング素子の出力容量に流れる電流が略零になるよう前記第一のスイッチング素子をオフするタイミングに設定するものとしている。
【０００８】
上述の直流‐直流変換装置は、第一のスイッチング素子がオンし、第二のスイッチング素子に加わる電圧が上昇する途中で第一のスイッチング素子をオフし、やがて第二のスイッチング素子が非導通時における定常電圧の値、すなわち直流電源の電圧に巻数比を掛けた値に達したとき、第二のスイッチング素子の出力容量（寄生容量）に流れる電流が略零になるよう第一のスイッチング素子をオフするタイミングに設定する。
また前記制御部は、前記第一のスイッチング素子を所定時間オフにし、前記第二のスイッチング素子に印加される電圧が該第二のスイッチング素子の非導通時における定常電圧値と略等しくなった後に前記第一のスイッチング素子を再びオンするものとして構成される。
上述の直流‐直流変換装置は、直流電源の電圧に巻数比を掛けた値と、第二のスイッチング素子の加わる電圧が等しくなり、出力容量に流れる電流が略零になった後に、第一のスイッチング素子をオンにしているため、共振電流が流れない。したがって絶縁変圧器の漏れインダクタンスにも電流が流れず、漏れインダクタンスと第二のスイッチング素子の出力容量とによる直列共振が防止できる。
【発明の効果】
【０００９】
上述したように本発明の直流‐直流変換装置によれば、スイッチング時にスイッチング素子に発生する跳ね上がり電圧を低減させているので低耐圧でオン抵抗の低いスイッチング素子を用いることができる。このため本発明の直流‐直流変換装置は、スイッチング素子に生じる損失を抑えることができるので変換効率の向上を図ることができ、更にはスイッチング素子の価格も抑えることができるので変換装置の低コスト化を図ることができる。
また本発明の直流‐直流変換装置は、スイッチング時に生じる直列共振による振動電流を抑制しているので、伝導ノイズや放射ノイズが低減でき、またノイズ抑制に要する部品を小形、低コスト化することが可能であるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態に係る直流‐直流変換装置について添付図面を参照しながら説明する。なお、図１〜図４は、本発明に係る直流‐直流変換装置の一実施形態を示すものであって、これらの図面によって本発明が限定されるものではない。また基本的な構成は図５に示す従来のものと同様であるので、この図面も参照しながら説明する。
さて、本発明が従来の直流‐直流変換装置と異なるところは、第一のスイッチング素子（ＭＯＳＦＥＴ（Ｑ1））の駆動タイミングを変えたところにある。即ち本発明の直流‐直流変換装置は、第一のスイッチング素子（ＭＯＳＦＥＴ（Ｑ1））をオンにした後、第二のスイッチング素子（ＭＯＳＦＥＴ（Ｑ3））に加わる電圧が上昇しているとき、第一のスイッチング素子（ＭＯＳＦＥＴ：Ｑ1）を所定のオフ時間だけオフにした後、再びオンにしている。
具体的には図１のＭＯＳＦＥＴ（Ｑ1）に与える駆動信号（ゲート信号）のタイムチャートに示したように制御部（ゲート制御部２）がＭＯＳＦＥＴ（Ｑ1）をオンにした後、ＭＯＳＦＥＴ（Ｑ3）に加わる電圧が上昇しているとき、ＭＯＳＦＥＴ（Ｑ1）を所定のオフ時間だけオフにした後、再びＭＯＳＦＥＴ（Ｑ1）をオンにする。ここでＭＯＳＦＥＴ（Ｑ3）に加わる電圧は、それぞれ非導通時にそのドレイン・ソース間の両端に加わる電圧である。
【００１１】
つまり図６の等価回路を参照すれば、ＭＯＳＦＥＴ（Ｑ1）がオンした後、回路に流れる電流は増加し、それにつれてＭＯＳＦＥＴ（Ｑ3）の電圧が上昇する。この電圧上昇中にゲート制御部２がＭＯＳＦＥＴ（Ｑ1）をオフ（図１の（ａ）の時点）にすると回路を流れる電流は、漏れインダクタンスＬe→ＭＯＳＦＥＴ（Ｑ3）の出力容量ＣDS→直流電源１→ＭＯＳＦＥＴ（Ｑ1）の出力容量（図示せず）→漏れインダクタンスＬeの経路で各ＭＯＳＦＥＴの出力容量を充電しながら減少する。
このようなタイミングで作動するＭＯＳＦＥＴ（Ｑ1）のゲート駆動信号は、例えば図２に示す回路で実現できる。この回路は、３つのＡＮＤ回路（Ｇ1〜Ｇ3）と１つのＯＲ回路および２つの積分回路（Ｒ1，Ｃ1およびＲ2，Ｃ2）から構成される。
ＭＯＳＦＥＴ（Ｑ1）の駆動信号Ｓ1（従来の直流‐直流変換装置におけるゲート信号に相当する）は、二入力ＡＮＤ回路Ｇ1の一端の入力と抵抗器Ｒ1の一端に与えられる。この抵抗器Ｒ1の他端は、コンデンサＣ1によって接地されたＡＮＤ回路Ｇ1の他端に与えられる。この他端に与えられる信号Ｓ2は、図３に示したように抵抗器Ｒ1とコンデンサＣ1とで構成された積分回路によってその電圧が徐々に上昇する。そしてこの電圧がＡＮＤ回路Ｇ1の閾値電圧を超えると、ＡＮＤ回路Ｇ1の二つの入力電圧の論理値が一致することになる。このためＡＮＤ回路Ｇ1は、出力信号Ｓ3を出力する。
【００１２】
出力信号Ｓ3は、二入力ＡＮＤ回路Ｇ2の一端の入力と抵抗器Ｒ2の一端に与えられる。この抵抗器Ｒ2の他端は、コンデンサＣ2によって接地されたＡＮＤ回路Ｇ2の他端に与えられる。この他端に与えられる信号Ｓ4は、抵抗器Ｒ2とコンデンサＣ2とで構成された積分回路によってその電圧が徐々に上昇する。そしてＡＮＤ回路Ｇ2の閾値電圧を超えると、ＡＮＤ回路Ｇ2の二つの入力電圧の論理値が一致する。このためＡＮＤ回路Ｇ2は、出力信号Ｓ5を出力する。
また駆動信号Ｓ1とＡＮＤ回路Ｇ1の出力信号Ｓ3の論理を反転した信号は、ＡＮＤ回路Ｇ3によって論理積がとられ出力信号Ｓ6となって出力される。
そうして、ＡＮＤ回路Ｇ2，Ｇ3がそれぞれ出力する出力信号Ｓ5，Ｓ6は、ＯＲ回路Ｇ4によって論理和がとられてＭＯＳＦＥＴ（Ｑ1）のゲート信号を生成する。
ゲート制御部２は、このようにして得られたゲート信号をＭＯＳＦＥＴ（Ｑ1）に与えれば、ＭＯＳＦＥＴ（Ｑ1）をオンにした後、ＭＯＳＦＥＴ（Ｑ3）に加わる電圧値が上昇しているとき、ＭＯＳＦＥＴ（Ｑ1）を一端オフにした後、再びオンにすることができる。
このため漏れインダクタンスＬeに流れる電流が増加し過ぎることがないため、ＭＯＳＦＥＴ（Ｑ3）の両端には、電圧の高いオーバシュートが生じない。したがって本発明の直流‐直流変換装置は、ＭＯＳＦＥＴ（Ｑ3）のドレイン・ソース間に発生する電圧のピーク値を抑制することができ、ＭＯＳＦＥＴ（Ｑ3）に耐電圧が低く、オン抵抗の低い素子を適用することができる。
【００１３】
より好ましくはゲート制御部２は、ＭＯＳＦＥＴ（Ｑ3）に加わる電圧値が非導通時に印加される電圧（定常電圧：直流電源１の電圧に巻数比Ｎを掛けた値）に達したときに、出力容量CDSに流れる電流が零になるようにＭＯＳＦＥＴ（Ｑ1）をオフするタイミングを調整するとよい。
この場合は、図４のタイミング図に示すように［ａ］の時点でゲート制御部２がＭＯＳＦＥＴ（Ｑ1）をオフにすると、図示しないＭＯＳＦＥＴ（Ｑ1）の出力容量とＭＯＳＦＥＴ（Ｑ3）の出力容量ＣDSを充電しながら電流が減少していく。次いでこの電流が零になる時点と、ＭＯＳＦＥＴ（Ｑ1）の出力容量とＭＯＳＦＥＴ（Ｑ3）の出力容量ＣDSに加わる電圧が定常電圧になる時点（図４において［ｂ］の時点）とが一致するように［ａ］のタイミングを調整する。このタイミングの調整は、上述した抵抗器Ｒ1およびコンデンサＣ1で構成される積分回路の定数を変更すればよい。
このようにゲート制御部２のタイミングを調整することによって［ｂ］の時点で、出力容量ＣDSに加わる電圧と直流電源１の電圧（Ｖin×Ｎ）が等しくなり、［ｂ］の時点以降、オーバシュートや直列共振が生じない。したがって本発明の直流‐直流変換装置は、ＭＯＳＦＥＴ（Ｑ3）のドレイン・ソース間に発生する電圧のピーク値を抑制することができ、ＭＯＳＦＥＴ（Ｑ3）に耐電圧の低い素子を適用することができる。また上述したように共振現象も生じないので本発明の直流‐直流変換装置は、ノイズの発生を大幅に低減することが可能である。
【００１４】
更にゲート制御部２は、ＭＯＳＦＥＴ（Ｑ3）に加わる電圧が、直流電源１の定常電圧に達した後、例えば図４における［ｃ］の時点で再びＭＯＳＦＥＴ（Ｑ1）をオンにするとよい。このタイミングの調整は、上述した抵抗器Ｒ2およびコンデンサＣ2で構成される積分回路の定数を変更すればよい。
この場合、［ｂ］の時点で上述したように出力容量ＣDSに加わる電圧と直流電源１の電圧（Ｖin×Ｎ）が等しくなるので、ゲート制御部２が［ｃ］の時点で再びＭＯＳＦＥＴ（Ｑ1）をオンにしてもＭＯＳＦＥＴ（Ｑ1）や漏れインダクタンスＬeに電流が流れない。したがって、本発明の直流‐直流変換装置は、オーバシュートによる過電圧や共振が発生することがない。
尚、上述した実施形態は、一般的な直流‐直流変換装置（ＤＣ−ＤＣコンバータ）として１石フォワードコンバータを例示したものである。しかし本発明の直流‐直流変換装置は、一方のスイッチング素子がオンしたら、絶縁変圧器を介して他方のスイッチング素子に電圧が印加されるようなフルブリッジコンバータ、ハーフブリッジコンバータや２石フォワードコンバータ等の直流‐直流変換装置にも適用できることは言うまでもない。また上述した実施形態は、絶縁変圧器Ｔの二次巻線Ｗ2にＭＯＳＦＥＴを接続したＤＣ−ＤＣコンバータを示したものであるが、このＭＯＳＦＥＴに換えてダイオードを用い、二次側を非可制御の回路として構成したＤＣ−ＤＣコンバータにも本発明は適用できる。この場合、上述したＭＯＳＦＥＴの出力容量ＣDSに相当する成分は、ダイオードの接合容量に置き換えて考えればよい。
【００１５】
更に本発明ではＭＯＳＦＥＴ（Ｑ1）をオンにした後、所定時間オフにする期間を設けているが、スイッチング周期内で前述した導通比Ｄを満足するものであれば、所望の出力電圧を得ることができる。つまり本発明の直流‐直流変換装置は、スイッチング周期内で複数回、オンとオフとを繰り返したとしても、オン時間の合計値とオフ時間の合計値との比率を調整すれば、どのようなタイミングでオンまたはオフしても所望の出力電圧を得ることができる。
尚、本発明の直流‐直流変換装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えてもかまわない。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る第一のスイッチング素子の駆動信号と流れる電流および第二のスイッチング素子の出力容量に印加される電圧の関係を示したタイミングチャート。
【図２】本発明の一実施形態の係る第一のスイッチング素子に与えるゲート信号を生成するゲート回路の一例を示した図。
【図３】図２に示すゲート回路の作動を示すタイミングチャート。
【図４】本発明のより好ましい実施形態に係る第一のスイッチング素子の駆動信号と流れる電流および第二のスイッチング素子の出力容量に印加される電圧の関係を示したタイミングチャート。
【図５】従来および本発明の一実施形態に係る直流‐直流変換装置の概略構成を示す回路ブロック図。
【図６】図５に示す直流‐直流変換装置の等価回路を示した図。
【図７】従来の直流‐直流変換装置における第一のスイッチング素子の駆動信号と流れる電流および第二のスイッチング素子の出力容量に印加される電圧の関係を示したタイミングチャート。
【符号の説明】
【００１７】
Ｃ1，Ｃ2  コンデンサ
Ｇ1，Ｇ2，Ｇ3  ＡＮＤ回路
Ｇ4  ＯＲ回路
Ｒ1  抵抗器
Ｒ2  抵抗器
Ｓ1  ゲート駆動信号
【図１】
0005194974.tif 000002
【図２】
0005194974.tif 000003
【図３】
0005194974.tif 000004
【図４】
0005194974.tif 000005
【図５】
0005194974.tif 000006
【図６】
0005194974.tif 000007
【図７】
0005194974.tif 000008