(57)【特許請求の範囲】
【請求項１】
（ａ）シリコン基板の第１面に、不純物をドープして拡散層からなる素子部を形成する工程と、
（ｂ）前記シリコン基板の第１面に、前記素子部を被覆してパターニングされた窒化膜を形成する工程と、
（ｃ）前記窒化膜をマスクとして用い、前記素子部を保護しつつ、パターニングで形成された開口穴の位置に前記シリコン基板を厚さ方向に貫通する第１貫通孔を形成する工程と、
（ｄ）前記シリコン基板の熱酸化により、前記第１貫通孔の内壁面および前記シリコン基板の第１面とは反対側の第２面を被覆して酸化膜を形成する工程と、
（ｅ）前記酸化膜を介在させて前記第１貫通孔に第１貫通電極を形成する工程と、
（ｆ）前記（ｅ）工程後に、前記素子部の一部を前記窒化膜から露出する第１コンタクトホールを形成する工程と、
（ｇ）前記第１コンタクトホールに前記素子部の一部と電気的に接続された第１コンタクト部を形成し、前記窒化膜上に前記第１貫通電極と前記第１コンタクト部とを電気的に接続する第１配線を形成する工程と、
を含むことを特徴とするシリコンインターポーザの製造方法。
【請求項２】
前記（ｃ）工程では、パターニングされた前記窒化膜をマスクとして用いて前記シリコン基板を厚さ方向に貫通する第２貫通孔を形成し、
前記（ｄ）工程では、前記シリコン基板の熱酸化により、前記第２貫通孔の内壁面も被覆して前記酸化膜を形成し、
前記（ｅ）工程では、前記酸化膜を介在させて前記第２貫通孔に第２貫通電極を形成し、
前記（ｆ）工程では、前記シリコン基板の一部を前記窒化膜から露出する第２コンタクトホールを形成し、
前記（ｇ）工程では、前記第２コンタクトホールに前記シリコン基板の一部と電気的に接続された第２コンタクト部を形成し、前記窒化膜上に前記第２貫通電極と前記第２コンタクトホール部とを電気的に接続する第２配線を形成することを特徴とする請求項１記載のシリコンインターポーザの製造方法。
【請求項３】
前記（ｇ）工程では、前記シリコン基板の第１面に、めっきシード層を形成し、前記めっきシード層をめっき給電層とする電解めっきにより、前記第１および第２コンタクト部を形成し、前記第１および第２配線を形成することを特徴とする請求項２記載のシリコンインターポーザの製造方法。
【請求項４】
前記（ｇ）工程では、Ｔｉシード層と、前記Ｔｉシード層に積層されたＣｕシード層で前記めっきシード層を形成し、
前記Ｔｉシード層を形成する工程では、前記第１および第２コンタクトホールのそれぞれで露出する前記素子部および前記シリコン基板に接触する前記Ｔｉシード層にレーザ加熱することを特徴とする請求項３記載のシリコンインターポーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコンインターポーザおよびその製造方法に関し、より詳細には、シリコン基板の表面にダイオード等の素子部が形成されたシリコンインターポーザおよびその製造方法に関する。
【背景技術】
【０００２】
シリコンインターポーザは、半導体素子と実装用基板との間に介在し、実装用基板と半導体素子とを電気的に接続することを目的として用いられる。半導体素子と樹脂基板からなる実装用基板とは熱膨張係数が大きく異なり、動作時に発熱するような半導体素子を実装する場合は、半導体素子と実装用基板との間で大きな熱応力が作用することから、シリコンインターポーザを介して半導体素子を実装する方法は有効である。
【０００３】
また、シリコンインターポーザは、シリコンを基材としているから、シリコンインターポーザ自体にダイオード等の素子部を形成することが可能である。したがって、シリコンインターポーザに素子部を作り込むことによって、ダイオード等の素子部を備えたシリコンインターポーザとして提供することが可能である。
【特許文献１】特開２００４−１６５６０２号公報
【特許文献２】特開２００７−３１１６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シリコンインターポーザには、インターポーザの両面間で配線を電気的に接続する貫通電極が設けられる。この貫通電極は、シリコン基板に貫通孔を設け、貫通孔にめっき等により導体金属を充填して形成する。したがって、貫通電極とシリコン基板とを電気的に絶縁するために、貫通孔の内壁面を絶縁膜によって被覆する必要がある。貫通孔の内壁面を絶縁膜によって被覆する方法としては、低温CVD法を利用する方法、熱酸化によって酸化膜を形成する方法が考えられる。
【０００５】
低温CVD法によって保護膜を形成する方法は、シリコン基板に形成されている素子部が熱等によって損傷されないという利点はあるものの、酸化膜のような緻密な絶縁膜を形成することができず、アスペクト比の大きな貫通孔では均一に絶縁膜を形成することが困難であるという問題がある。一方、熱酸化を利用して酸化膜を形成する方法は、絶縁性の点では好適であるものの、熱酸化は800℃以上の高温で行う必要があるため、シリコン基板に不純物を拡散させて形成した素子部の特性に影響を及ぼすおそれがあるという問題がある。
【０００６】
本発明はこれらの課題を解決すべくなされたものであり、貫通電極とシリコン基板との電気的絶縁を確実にとることができ、また、シリコン基板に形成した素子部と配線とを確実に電気的に接続することができるシリコンインターポーザおよびこのシリコンインターポーザの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は次の構成を備える。
すなわち、本発明に係るシリコンインターポーザは、第１面およびその反対側の第２面を有するシリコン基板と、前記シリコン基板の第１面に形成された拡散層からなる素子部と、前記シリコン基板の第１面に前記素子部を被覆して形成された窒化膜と、前記窒化膜および前記シリコン基板を厚さ方向に貫通する第１貫通孔と、前記シリコン基板の前記第１貫通孔の内壁面および前記シリコン基板の第２面を被覆して形成された酸化膜と、前記酸化膜を介在させて前記第１貫通孔に形成された第１貫通電極と、前記窒化膜に前記素子部の一部を露出して形成された第１コンタクトホールと、前記第１コンタクトホールに形成され、前記素子部の一部と電気的に接続された第１コンタクト部と、前記窒化膜上に形成され、前記第１貫通電極と前記第１コンタクト部とを電気的に接続する第１配線と、を備えていることを特徴とする。
また、前記窒化膜および前記シリコン基板を厚さ方向に貫通する第２貫通孔と、前記酸化膜が前記シリコン基板の前記第２貫通孔の内壁面も被覆して形成され、前記酸化膜を介在させて前記第２貫通孔に形成された第２貫通電極と、前記窒化膜に前記シリコン基板の一部を露出して形成された第２コンタクトホールと、前記第２コンタクトホールに形成され、前記シリコン基板の一部と電気的に接続された第２コンタクト部と、前記窒化膜上に形成され、前記第２貫通電極と前記第２コンタクト部とを電気的に接続する第２配線と、を備えていることを特徴とする。
また、前記シリコン基板の第１面に搭載される半導体素子と前記素子部が並列に配置されるように、前記シリコン基板の第１面に前記第１および第２配線が形成されていることを特徴とする。
【０００８】
本発明に係るシリコンインターポーザの製造方法は、（ａ）シリコン基板の第１面に、不純物をドープして拡散層からなる素子部を形成する工程と、（ｂ）前記シリコン基板の第１面に、前記素子部を被覆してパターニングされた窒化膜を形成する工程と、（ｃ）前記窒化膜をマスクとして用い、前記素子部を保護しつつ、パターニングで形成された開口穴の位置に前記シリコン基板を厚さ方向に貫通する第１貫通孔を形成する工程と、（ｄ）前記シリコン基板の熱酸化により、前記第１貫通孔の内壁面および前記シリコン基板の第１面とは反対側の第２面を被覆して酸化膜を形成する工程と、（ｅ）前記酸化膜を介在させて前記第１貫通孔に第１貫通電極を形成する工程と、（ｆ）前記（ｅ）工程後に、前記素子部の一部を前記窒化膜から露出する第１コンタクトホールを形成する工程と、（ｇ）前記第１コンタクトホールに前記素子部の一部と電気的に接続された第１コンタクト部を形成し、前記窒化膜上に前記第１貫通電極と前記第１コンタクト部とを電気的に接続する第１配線を形成する工程と、を含むことを特徴とする。
【０００９】
また、前記（ｃ）工程では、パターニングされた前記窒化膜をマスクとして用いて前記シリコン基板を厚さ方向に貫通する第２貫通孔を形成し、前記（ｄ）工程では、前記シリコン基板の熱酸化により、前記第２貫通孔の内壁面も被覆して前記酸化膜を形成し、前記（ｅ）工程では、前記酸化膜を介在させて前記第２貫通孔に第２貫通電極を形成し、前記（ｆ）工程では、前記シリコン基板の一部を前記窒化膜から露出する第２コンタクトホールを形成し、前記（ｇ）工程では、前記第２コンタクトホールに前記シリコン基板の一部と電気的に接続された第２コンタクト部を形成し、前記窒化膜上に前記第２貫通電極と前記第２コンタクトホール部とを電気的に接続する第２配線を形成することを特徴とする。拡散層からなる素子部とシリコンウエハとに電気的に接続する配線を形成することによって、素子部としてダイオードを作り込んだような場合に、素子部を容易に電気回路に組み込むことができる。
【００１０】
また、前記（ｇ）工程では、前記シリコン基板の第１面に、めっきシード層を形成し、前記めっきシード層をめっき給電層とする電解めっきにより、前記第１および第２コンタクト部を形成し、前記第１および第２配線を形成することを特徴とする。
また、前記（ｇ）工程では、Ｔｉシード層と、前記Ｔｉシード層に積層されたＣｕシード層で前記めっきシード層を形成し、前記Ｔｉシード層を形成する工程では、前記第１および第２コンタクトホールのそれぞれで露出する前記素子部および前記シリコン基板に接触する前記Ｔｉシード層にレーザ加熱することを特徴とする。
Tiシード層を設けることによって素子部と配線との密着性を向上させることができ、Cuシード層を設けることによって容易に配線を形成することができる。
また、前記めっきシード層としてTiシード層を形成した後、前記窒化膜に形成したコンタクトホールの位置に合わせしてレーザ光を照射し、前記Tiシード層を局所的に加熱することによってTiと前記素子部とを合金化させることによって、Tiシード層と素子部とをオーミック接合とすることができ、素子部と配線とを確実に電気的に接続することができるとともに、シリコンウエハを局所的に加熱することによって、シリコンウエハに不要な熱応力を発生させずに配線を形成することが可能となる。
また、前記窒化膜がマスクとして好適に用いられるとともに、素子部の保護として好適に用いられる。
【発明の効果】
【００１１】
本発明に係るシリコンインターポーザおよびその製造方法によれば、貫通孔の内壁面に酸化膜を設けることによって、シリコン基板と貫通電極との電気的絶縁を確保することができる。また、素子部を保護膜によって被覆したことによって、貫通孔の内壁面に酸化膜を形成する熱酸化工程において素子部が損傷することを防止し、確実にシリコンインターポーザを形成することが可能となる。
【発明を実施するための最良の形態】
【００１２】
（シリコンインターポーザの製造方法）
図１は、シリコンインターポーザの基材となるシリコンウエハ１０の表面に、不純物の拡散層を形成して素子部を形成し、貫通電極を形成するための貫通孔をシリコンウエハ１０に形成するまでの工程を示す。
【００１３】
図１（ａ）は、シリコンウエハ１０を示し、図１（ｂ）は、シリコンウエハ１０の表面に、素子部を形成するためのレジストパターン１２を形成した状態を示す。シリコンインターポーザは１枚のシリコンウエハ１０から多数個形成する。レジストパターン１２は、シリコンウエハ１０に形成するシリコンインターポーザの単位領域ごとに、素子部の配置に合わせてパターニングする。なお、以下の図では、シリコンウエハ１０から形成する単位のシリコンインターポーザの構成部分を示す。
【００１４】
図１（ｃ）は、シリコンウエハ１０の一方の面に不純物をドープさせ不純物の拡散層からなる素子部１４を形成した状態を示す。この素子部１４は、レジストパターン１２に形成した開口穴１２ａから不純物をシリコンウエハ１０中に拡散させることによって形成する。例として、シリコンウエハ１０をｎ型半導体によって形成し、ｐ型となる不純物、たとえばホウ素（Ｂ）をシリコン基材中に拡散させることによってｐ型の拡散層が形成され、ｎ型領域とｐ型領域によってダイオードが形成される。
【００１５】
素子部１４を形成した後、シリコンウエハ１０の素子部１４を形成した面を、保護膜１６によって形成する。この保護膜１６は、貫通電極を形成する貫通孔の平面配置に合わせて形成するもので、貫通孔を形成する部位が開口穴１６ａとなるように形成する。保護膜１６は、シリコンウエハ１０に貫通孔を形成するマスクとしての機能と、素子部１４を保護する保護層としての機能を備える。これらの機能を備える保護膜１６としては、たとえばSiN層が好適に用いられる。
【００１６】
SiNによって保護膜１６を形成するには、レジストパターン１２を除去した後、シリコンウエハ１０の表面にCVDによってSiN層を形成し、次いで、SiN層の表面に貫通孔を形成する部位を露出させたレジストパターンを形成し、レジストパターンをマスクとしてSiN層の露出部分をドライエッチングによって除去する方法、あるいはレジストパターン１２を除去した後、シリコンウエハ１０の表面に貫通孔を形成する部位を被覆するようにレジストをパターン形成し、この状態でSiNをスパッタリングし、リフトオフによってレジストが付着した部位のSiN層をレジストとともに除去する方法によることができる。保護膜１６としてのSiN層としては、厚さ０．２μm程度に形成すればよい。
【００１７】
図１（ｅ）は、シリコンウエハ１０に貫通孔１０ａを形成する工程である。前工程で形成したSiN層等からなる保護膜１６をマスクとしてドライエッチングして貫通孔１０ａを形成する。貫通孔１０ａは、保護膜１６に形成された開口穴１６ａの位置に合わせて形成される。ドライエッチング法のかわりに、ウェットエッチング法によって貫通孔１０ａを形成することもできる。いずれの場合も、素子部１４は保護膜１６によって保護されて貫通孔１０ａが形成される。
【００１８】
図２は、シリコンウエハ１０に貫通電極を形成し、保護膜１６にコンタクトホールを形成するまでの工程を示す。
図２（ａ）は、貫通孔１０ａに電気的な絶縁膜として酸化膜１８を形成する工程である。本実施形態では、シリコンウエハ１０を大気中で1100℃、５時間加熱して酸化膜１８を形成した。酸化膜１８の膜厚は０．５μｍ程度である。
酸化膜１８はシリコンウエハ１０の外部に露出している面、具体的には、貫通孔１０ａの内壁面と、素子部１４が形成された面と反対面に形成される。酸化膜（SiO2膜）は緻密な絶縁膜として形成され、シリコンウエハ１０の露出面に均一な厚さに形成される。貫通孔１０ａが細径であったり、貫通孔１０ａのアスペクト比が大きい場合であっても、確実に酸化膜１８を形成することができるという利点がある。
【００１９】
なお、SiN膜によって保護膜１６を形成した場合は、熱酸化工程により、SiN膜の表面に薄いSiON層が形成される。このSiON膜は薄層として形成されるものであり、本製造工程において特別な作用をなすものではない。
本実施形態においては、シリコンウエハ１０の素子部１４が形成された面を保護膜１６によって被覆したことにより、酸化膜１８を形成する熱酸化工程において素子部１４を熱から保護することができるという利点がある。とくに、保護膜１６としてSiN層を使用した場合は、SiN層は耐熱性が高いことから、素子部１４を熱から保護する作用が効果的に作用するという利点がある。
【００２０】
図２（ｂ）は、貫通電極２０を形成する工程である。
貫通電極２０は、シリコンウエハ１０の素子部１４が形成された面と反対側の面（他方の面）に銅箔を張り、銅箔をめっき給電層とする電解銅めっきによって貫通孔１０ａに銅めっきを充填することによって形成することができる。別の方法としては、貫通孔１０ａの内壁面に無電解銅めっきによってめっきシード層を形成し、めっきシード層をめっき給電層とする電解銅めっきを施すことにより、貫通孔１０ａを銅めっきによって充填して形成することができる。
【００２１】
図２（ｃ）、（ｄ）は、保護膜１６にコンタクトホールを形成する工程である。
図２（ｃ）は、シリコンウエハ１０の保護膜１６によって被覆した面に、コンタクトホールを形成する部位が開口するレジストパターン２２を形成した状態を示す。レジストパターン２２には、素子部１４に接続する部位とシリコンの基材に接続する部位とに開口穴２２ａ、２２ｂを形成する。
図２（ｄ）は、ドライエッチングにより、レジストパターン２２をマスクとして保護膜１６をエッチングし、保護膜１６にコンタクトホール１６１、１６２を形成した状態を示す。コンタクトホール１６１は底面に素子部１４の表面が露出するように形成する。コンタクトホール１６２は、底面にシリコンウエハ１０の基材が露出するように形成する。
【００２２】
図３は、シリコンウエハ１０の両面に接続用の電極（配線）を形成し、電極に接続用のバンプを形成する工程を示す。
図３（ａ）は、シリコンウエハ１０の両面にめっきシード層２４を形成し、電極配置にしたがってレジストパターン２６、２７を形成し、めっきシード層２４をめっき給電層とする電解めっきにより電極２８ａ、２８ｂ、３０ａ、３０ｂを形成した状態を示す。レジストパターン２６、２７は、電極２８ａ、２８ｂ、３０ａ、３０ｂを形成する平面配置に合わせて、めっきシード層２４が底面に露出するパターンに形成する。
【００２３】
めっきシード層２４は、Tiシード層にCuシード層を積層して形成する。Tiシード層は、素子部１４と電極との密着性を向上させるために設ける。電極２８ａ、２８ｂ、３０ａ、３０ｂは、銅めっき、ニッケルめっき、金めっきをこの順に施して形成する。銅めっきによって形成される銅層は電極の主要部であり、ニッケルめっきは金めっきが銅層に拡散することを防止するバリア層とし設け、金めっきは、電極２８ａ、２８ｂ、３０ａ、３０ｂの保護めっきとして設ける。
【００２４】
図３（ｂ）は、レジストパターン２６、２７を除去した後、めっきシード層２４（Tiシード層、Cuシード層）の露出部分（不要部分）をエッチングして除去した状態を示す。
シリコンウエハ１０の素子部１４を形成した面（一方の面）には、素子部１４とコンタクト部２８１を介して電気的に接続された電極２８ａと、シリコンウエハ１０の基材とコンタクト部２８２を介して電気的に接続された電極２８ｂが形成され、他方の面には電極３０ａ、３０ｂが形成される。
シリコンウエハ１０の一方の面に形成された電極２８ａおよび電極２８ｂと、他方の面に形成された電極３０ａおよび電極３０ｂは、それぞれ貫通電極２０を介して電気的に接続される。
【００２５】
図３（ｃ）は、シリコンウエハ１０の一方の面に形成した電極２８ａ、２８ｂに接続用のバンプとして金バンプ３２ａ、３２ｂを形成した状態を示す。金バンプ３２ａ、３２ｂは金線を用いたボールボンディングによって形成することができる。接続用のバンプとしては、金バンプ以外に、はんだバンプ等を使用することもできる。
金バンプ３２ａ、３２ｂを形成した後、シリコンウエハ１０をシリコンインターポーザの単位領域ごとに切断し、個片のシリコンインターポーザ１００を得る。
【００２６】
本実施形態の製造方法によって得られるシリコンインターポーザ１００は、シリコン基板１０１の両面に電極（配線）２８ａ、２８ｂ、３０ａ、３０ｂが形成され、シリコン基材の一方の面に形成された電極２８ａ、２８ｂと他方の面に形成された電極３０ａ、３０ｂとがそれぞれ銅からなる貫通電極２０によって電気的に接続されている。
シリコン基板１０１の一方の面に形成された電極２８ａは、コンタクト部２８１を介して素子部１４に電気的に接続し、電極２８ｂは、コンタクト部２８２を介してシリコン基板１０１に電気的に接続する。電極２８ａ、２８ｂには、接続用のバンプとして金バンプ３２ａ、３２ｂが接合される。
なお、電極２８ａ、２８ｂに接続用のバンプを設けない状態でシリコンインターポーザとすることもできる。また、シリコン基板１０１の他方の面に設けた電極３０ａ、３０ｂに、あらかじめ接続用のバンプを設けてシリコンインターポーザとすることもできる。
【００２７】
図４（ａ）は、シリコンインターポーザ１００に半導体素子としてLED３４を搭載した状態を示す。LED３４の他方の面に形成された電極３６ａ、３６ｂとシリコンインターポーザ１００の一方の面に形成された電極２８ａ、２８ｂとが、金バンプ３２ａ、３２ｂを介して接続されている。電極３６ａ、３６ｂは金層によって形成され、LED３４をシリコンインターポーザ１００に超音波接合することにより、金バンプ３２ａ、３２ｂと金−金接合される。
【００２８】
図４（ｂ）は、実装基板４０に、LED３４を搭載したシリコンインターポーザ１００を実装した状態を示す。シリコンインターポーザ１００の他方の面に形成された電極３０ａ、３０ｂは、はんだ４４を介して実装基板４０に形成された配線４２ａ、４２ｂにそれぞれ接続される。
こうして、LED３４はシリコンインターポーザ１００を介して実装基板４０に電気的に接続された状態で実装される。電極２８ａには素子部１４が電気的に接続され、電気回路としては、LED３４の電極３６ａ、３６ｂと並列に素子部（ダイオード）１４が配置されたものとなる。
【００２９】
LED素子製品によっては静電気対策を施す必要があり、このようなLED素子を搭載する場合には、本実施形態のように、ダイオード（ツェナーダイオード）を形成したシリコンインターポーザ１００を用いることによって、別部品としてダイオードを搭載することなく、静電気対策されたシリコンインターポーザとして提供される。これによって、装置の組み立て工程を簡易とし、装置をコンパクトに形成することができる。
【００３０】
（他の製造工程例）
図５は、保護膜１６にコンタクトホール１６１、１６２を形成した後、シリコンウエハ１０の両面に電極２８ａ、２８ｂ、３０ａ、３０ｂを形成する工程における他の工程例を示す。
図５（ａ）は、シリコンウエハ１０の両面にめっきシード層の下層としてTiシード層２４ａを形成した状態を示す。前述したように、このTiシード層２４ａは、素子部１４と電極２８ａとの電気的接続を確実にするために設けられる。素子部１４と電極２８ａとはオーミック接合する必要があり、Tiシード層２４ａはTiと素子部１４とを合金化させてオーミック接合となるために設けている。Tiシード層と素子部（不純物拡散層）とを合金化させるには、５００℃程度に加熱してアニール処理する必要がある。
【００３１】
しかしながら、アニール処理のためにシリコンウエハ１０全体を５００℃程度に加熱すると、シリコンウエハ１０にはシリコンとは熱膨張係数がかなり異なる貫通電極（Cu）２０が形成されているため、貫通電極２０とシリコンウエハ１０との間で熱応力が生じ、シリコンウエハ１０の表面に形成するシード層や電極が剥離するといった問題が生じる可能性がある。
本実施形態は、このようにシリコンウエハ１０全体を加熱することを回避するため、図５（ｂ）に示すように、シリコンウエハ１０とTiシード層２４ａとが接触する部位、すなわち、コンタクトホール１６１、１６２を形成した部位のみを局所的にレーザ加熱してアニールする。
【００３２】
このようにコンタクトホール１６１、１６２を形成した部位のみを局所的に加熱してアニールする方法によれば、シリコンウエハ１０とTiシード層２４ａとを合金化させてオーミック接合することができ、貫通電極２０等が配置されている他の領域については加熱しないことによって、シリコンウエハ１０に生じる熱応力を回避することができる。コンタクトホール１６１、１６２にレーザ光を照射する方法によれば、局所的に５００℃程度に加熱することは容易であり、シリコンウエハ１０に形成したすべてのコンタクトホールに熱処理を施すことも容易である。
【００３３】
図５（ｃ）は、レーザ加熱処理を行った後、めっきシード層としてCuシード層を形成し電極形成用のレジストパターンを形成し、めっきシード層をめっき給電層とするめっきを施して電極２８ａ、２８ｂ、３０ａ、３０ｂを形成し、レジストパターンおよびめっきシード層の不要部分を除去した状態を示す。
電極２８ａ、２８ｂ、３０ａ、３０ｂを形成した後の工程は、前述した図３、４に示す工程と変わらない。
【００３４】
上記実施形態において説明したシリコンインターポーザはLEDを搭載する製品であるが、シリコンインターポーザはLEDに限らず一般的な半導体チップ、CSP(チップサイズパッケージ）等の半導体素子を搭載するものとして適用可能である。
また、シリコンインターポーザに形成する素子部も、上記例のようにpn構造からなるダイオードを形成する場合に限らず、不純物拡散層を適宜構成とすることによって受光素子などを形成することも可能であり、キャパシタ構造、抵抗体構造を作り込むことも可能である。
また、シリコンインターポーザの基材の表面に形成する電極（配線）についても、シリコンインターポーザに搭載する半導体素子製品に応じて、適宜設計することができる。
【００３５】
シリコンインターポーザは、シリコンウエハを基材としているから基材自体に受動素子や能動素子を作り込むことが可能であり、シリコンウエハの素材としての特徴を生かした製品として提供することができる。また、シリコンインターポーザ自体にダイオード等の回路部品の機能を付与したことにより、製品のアセンブリ工程を簡素化して、製造コストを低減させることが可能となる。また、効果的に製品の小型化を図ることが可能になるから、小型製品が求められる製品分野に好適に利用することが可能となる。
前述した発明の製造工程は、不純物がドープされたシリコンインターポーザに熱酸化膜を形成したい場合にとくに有効である。また、熱酸化膜は絶縁信頼性を向上させる上で有効であるという特徴がある。
【図面の簡単な説明】
【００３６】
【図１】シリコンインターポーザの製造工程を示す断面図である。
【図２】シリコンインターポーザの製造工程を示す断面図である。
【図３】シリコンインターポーザの製造工程を示す断面図である。
【図４】シリコンインターポーザを介してLEDを実装基板に実装する工程を示す断面図である。
【図５】シリコンインターポーザの他の製造工程を示す断面図である。
【符号の説明】
【００３７】
１０  シリコンウエハ
１０ａ  貫通孔
１２  レジストパターン
１２ａ  開口穴
１４  素子部
１６  保護膜
１６ａ  開口穴
１８  酸化膜
２０  貫通電極
２２  レジストパターン
２２ａ、２２ｂ  開口穴
２４  めっきシード層
２４ａ  Tiシード層
２６、２７  レジストパターン
２８ａ、２８ｂ、３０ａ、３０ｂ  電極
３２ａ、３２ｂ  金バンプ
３６ａ、３６ｂ  電極
４０  実装基板
４２ａ、４２ｂ  配線
１００  シリコンインターポーザ
１０１  シリコン基板
１６１、１６２  コンタクトホール
２８１、２８２  コンタクト部
【図１】
0005343245.tif 000002
【図２】
0005343245.tif 000003
【図３】
0005343245.tif 000004
【図４】
0005343245.tif 000005
【図５】
0005343245.tif 000006