(57)【特許請求の範囲】
【請求項１】
少なくとも一部が互いに近接して対向する２つの電極と、
少なくとも前記２つの電極の近接対向領域内に形成され、かつ前記２つの電極に電圧を印加することにより前記２つの電極の間に生じる電場の向きに応じて抵抗値が変化する可変抵抗層と
を備え、
前記２つの電極の近接対向部分は、Ｕ字形状、蛇行形状、環形状または渦巻形状となっており、かつ、前記２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、前記２つの電極の近接対向部分を前記２つの電極の近接対向部分の面積と等しい面積を有する真円形または正方形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような形状および大きさとなっている
可変抵抗素子。
【請求項２】
少なくとも一部が互いに近接して対向する２つの電極と、少なくとも前記２つの電極の近接対向領域内に形成され、かつ前記２つの電極に電圧を印加することにより前記２つの電極の間に生じる電場の向きに応じて抵抗値が変化する可変抵抗層とを有する可変抵抗素子と、
前記可変抵抗素子の一方の電極に電気的に接続された第１配線と、
前記可変抵抗素子の他方の電極に電気的に接続された第２配線と、
前記第１配線に直列挿入され、かつ前記２つの電極の間に印加する電圧を制御するスイチング素子と
を備え、
前記２つの電極の近接対向部分は、Ｕ字形状、蛇行形状、環形状または渦巻形状となっており、かつ、前記２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、前記２つの電極の近接対向部分を前記２つの電極の近接対向部分の面積と等しい面積を有する真円形または正方形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような形状および大きさとなっている
記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加された電場の向きに応じて抵抗値の変化する可変抵抗層を有する可変抵抗素子およびそれを備えた記憶装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、高速動作の可能な高密度のＤＲＡＭ（Dynamic Random Access Memory）が広く用いられている。しかし、ＤＲＡＭにおいては、電子機器に用いられる一般的な論理回路や信号処理回路などと比較して製造プロセスが複雑なため、製造コストが高いという問題がある。また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作を行う必要がある。
【０００３】
そこで、電源を切っても情報の消えない不揮発性メモリとして、例えば、ＦｅＲＡＭ（Ferroelectric Random Access Memory；強誘電体メモリ）や、ＭＲＡＭ（Magnetoresistive Random Access Memory；磁気記憶素子）などが提案されている。これらのメモリでは、電力を供給しなくても書き込んだ情報を長時間保持し続けることが可能であり、また、リフレッシュ動作を行う必要がないので、その分だけ消費電力を低減することができる。しかし、ＦｅＲＡＭにおいては微細化が容易ではないという問題があり、ＭＲＡＭにおいては書き込み電流が大きいという問題があった（例えば、非特許文献１参照。）。
【０００４】
そこで、データの書込み速度の高速化に適したメモリとして、例えば、図１１、図１２に示したような新しいタイプの記憶装置が提案されている。
【０００５】
図１１は、新しいタイプの記憶装置のメモリセル１００を拡大して表したものである。このメモリセル１００は、可変抵抗素子１１０と、トランジスタ１２０（スイッチング素子）とを備えている。図１２は、可変抵抗素子１１０の断面構成を表したものである。可変抵抗素子１１０は、電極１１１、導体膜１１２、絶縁体膜１１３および電極１１４をこの順に積層して形成されたものである。電極１１１がソース線Ｓに電気的に接続され、電極１１４がトランジスタ１２０のドレイン（図示せず）に電気的に接続されている。トランジスタ１２０のソース（図示せず）がビット線Ｂに電気的に接続され、トランジスタ１２０のゲート（図示せず）がワード線Ｗに電気的に接続されている。
【０００６】
この記憶装置では、導体膜１１２から絶縁体膜１１３に向かって電流が流れるように電極１１４および電極１１１に電圧を印加すると、絶縁体膜１１３が低抵抗に変化してデータが書き込まれ、絶縁体膜１１３から導体膜１１２に向かって電流が流れるように電極１１４および電極１１１に電圧を印加すると、絶縁体膜１１３が高抵抗に変化してデータが消去される。
【０００７】
この記憶装置では、従来の不揮発性メモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。また、抵抗変化によるデータ書込み速度を例えば５ナノ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
【０００８】
【非特許文献１】日経エレクトロニクス，２００７．７．１６号，ｐ．９８
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記した新しいタイプの記憶装置では、導体膜１１２および絶縁体膜１１３の材料や製法によっては、書換え可能回数が少なくなる場合がある。ここで、書換え回数とは、可変抵抗素子１１０に対して書込および消去を繰り返し行うことを指しており、書換え可能回数とは、例えば、図１３に示したように、書込抵抗Ｒｗと、消去抵抗Ｒｅとの差が急激に減少したときの書換え回数を指している。もっとも、上記のような場合には、図１４に示したように、セル面積を大きくする（図１４の横軸の右側に変位させる）ことにより、書換え可能回数を増やすことが可能ではあるが、ただ漫然と面積を大きくすると消去時間が極端に増大してしまうという問題があった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、書換え繰返し回数を大きくするためにセル面積を大きくした場合であっても、消去時間の増大量を少なくすることの可能な可変抵抗素子およびそれを備えた記憶装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の可変抵抗素子は、少なくとも一部が互いに近接して対向する２つの電極と、少なくとも２つの電極の近接対向領域内に形成され、かつ２つの電極に電圧を印加することにより２つの電極の間に生じる電場の向きに応じて抵抗値が変化する可変抵抗層とを備えたものである。ここで、２つの電極の近接対向部分は、Ｕ字形状、蛇行形状、環形状または渦巻形状となっている。さらに、２つの電極の近接対向部分は、２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、２つの電極の近接対向部分を２つの電極の近接対向部分の面積と等しい面積を有する真円形または正方形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような形状および大きさとなっている。
【００１２】
本発明の記憶装置は、上記可変抵抗素子と、上記可変抵抗素子の一方の電極に電気的に接続された第１配線と、上記可変抵抗素子の他方の電極に電気的に接続された第２配線と、第１配線に直列挿入され、かつ２つの電極の間に印加する電圧を制御するスイッチング素子とを備えたものである。
【００１３】
本発明の可変抵抗素子および記憶装置では、２つの電極の近接対向部分は、Ｕ字形状、蛇行形状、環形状または渦巻形状となっており、さらに、２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、２つの電極の近接対向部分を２つの電極の近接対向部分の面積と等しい面積を有する真円形または正方形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような形状および大きさとなっている。これにより、２つの電極の端縁への電界集中が緩和するので、可変抵抗層に印加される電界の面内強度分布がより均一となり、かつ可変抵抗層に印加される電界の強度の平均値がより大きくなる。
【発明の効果】
【００１４】
本発明の可変抵抗素子および記憶装置によれば、可変抵抗層に印加される電界の面内強度分布がより均一となり、かつ可変抵抗層に印加される電界の強度の平均値がより大きくなるようにしたので、書換え繰返し回数を大きくするためにセル面積を大きくした場合であっても、消去時間の増大量を少なくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
本発明の一実施の形態に係る記憶装置は、メモリセル１を記憶単位としてマトリクス状に配置したものである。図１は、この記憶装置のメモリセル１を拡大して表したものである。このメモリセル１は、可変抵抗素子１０と、トランジスタ２０（スイッチング素子）とを備えている。
【００１７】
図２は、可変抵抗素子１０の断面構成を表したものである。可変抵抗素子１０は、電極１１、導体膜１２、絶縁体膜１３（可変抵抗層）および電極１４をこの順に積層して形成されたものである。電極１１がソース線Ｓに電気的に接続され、電極１４がトランジスタ２０のドレイン（図示せず）に電気的に接続されている。トランジスタ２０のソース（図示せず）がビット線Ｂに電気的に接続され、トランジスタ２０のゲート（図示せず）がワード線Ｗに電気的に接続されている。
【００１８】
ここで、電極１１，１４は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）などの金属材料により構成されている。絶縁体膜１３は、例えば、金属材料、希土類元素、これらの混合物の酸化物あるいは窒化物、または半導体材料からなり、後述するように２つの電極（電極１１，１４）に電圧を印加することにより２つの電極の間に生じる電場の向きに応じて抵抗値が変化する機能を有している。
【００１９】
導体膜１２は、例えば、Ｃｕ、ＡｇおよびＺｎのうち少なくとも一種類の金属元素と、Ｔｅ、ＳおよびＳｅのうち少なくとも一種類のカルコゲン元素とを含んで構成されており、例えば、ＣｕＴｅＳｉ、ＧｅＳｂＴｅＳｉ、ＣｕＧｅＴｅＳｉ、ＡｇＧｅＴｅＳｉ、ＡｇＴｅＳｉ、ＺｎＴｅＳｉ、ＺｎＧｅＴｅＳｉ、ＣｕＳＳｉ、ＣｕＧｅＳＳｉ、ＣｕＳｅＳｉ、ＣｕＧｅＳｅＳｉ等からなる。
【００２０】
ここで、Ｃｕ、Ａｇ、Ｚｎは、陽イオンとなったときに、導体膜１２内や、絶縁体膜１３内を移動しやすい元素である。また、Ｔｅは、導体膜１２の抵抗値を、可変抵抗素子１０がオンしたときの絶縁体膜１３の抵抗値よりも小さくすることの可能な元素である。そのため、導体膜１２において、カルコゲン元素としてＴｅを用いた場合には、抵抗値が大きく変化する部分を絶縁体膜１３に限定することができ、メモリ動作の安定性を向上させることができる。また、導体膜１２において、陽イオンとなる元素としてＣｕを用い、さらに、カルコゲン元素としてＴｅを用いた場合には、導体膜１２の抵抗値を、可変抵抗素子１０がオンしたときの絶縁体膜１３の抵抗値よりも十分に小さくすることができるので、メモリ動作の安定性をより向上させることができる。
【００２１】
また、Ｓｉは、導体膜１２を非晶質化し、導体膜１２の結晶化温度を上昇させることの可能な元素である。そのため、導体膜１２にＳｉを適当量含有させた場合には、プロセス時に受ける熱などによる結晶化等の状態変化が抑制され、メモリ動作の安定性を向上させることができる。
【００２２】
本実施の形態の記憶装置（メモリセル１）の動作について説明する。
【００２３】
（書き込み）
電極１４に負電位（−電位）を印加すると共に、電極１１に正電位（＋電位）またはゼロ電位を印加して、導体膜１２から絶縁体膜１３に向かって電流を流すと、導体膜１２から、Ｃｕ、ＡｇおよびＺｎのうち少なくとも一種類の金属元素がイオン化して絶縁体膜１３内を拡散していき、電極１４側で電子と結合して析出したり、あるいは、絶縁体膜１３の内部に拡散した状態で留まる。その結果、絶縁体膜１３の内部に、Ｃｕ、ＡｇおよびＺｎのうち少なくとも一種類の金属元素を多量に含む電流パスが形成されたり、もしくは、絶縁体膜１３の内部に、Ｃｕ、ＡｇおよびＺｎのうち少なくとも一種類の金属元素による欠陥が多数形成され、絶縁体膜１３の抵抗値が低くなる。このとき、導体膜１２の抵抗値は、絶縁体膜１３の記録前の抵抗値に比べて元々低いので、絶縁体膜１３の抵抗値が低くなることにより、可変抵抗素子１０全体の抵抗値も低くなる（つまり、可変抵抗素子１０がオンする）。なお、このときの可変抵抗素子１０全体の抵抗が書込抵抗となる。
【００２４】
その後、電極１１，１４に印加されている電圧をゼロにして、可変抵抗素子１０にかかる電圧をゼロにすると、可変抵抗素子１０の抵抗値が低くなった状態で保持される。このようにして、情報の記録（書き込み）が行われる。
【００２５】
（消去）
次に、電極１４に正電位（＋電位）を印加すると共に、電極１１に負電位（−電位）またはゼロ電位を印加して、絶縁体膜１３から導体膜１２に向かって電流を流すと、絶縁体膜１３内に形成されていた電流パス、あるいは不純物準位を構成する、Ｃｕ、ＡｇおよびＺｎのうち少なくとも一種類の金属元素がイオン化して、絶縁体膜１３内を移動して導体膜１２側に戻る。その結果、絶縁体膜１３内から、電流パス、もしくは、欠陥が消滅して、絶縁体膜１３の抵抗値が高くなる。このとき、導体膜１２の抵抗値は元々低いので、絶縁体膜１３の抵抗値が高くなることにより、可変抵抗素子１０全体の抵抗値も高くなる（つまり、可変抵抗素子１０がオフする）。なお、このときの可変抵抗素子１０全体の抵抗が消去抵抗となる。
【００２６】
その後、電極１１，１４に印加されている電圧をゼロにして、可変抵抗素子１０にかかる電圧をゼロにすると、可変抵抗素子１０の抵抗値が高くなった状態で保持される。このようにして、記録された情報の消去が行われる。
【００２７】
そして、このような過程を繰返し行うことにより、可変抵抗素子１０に情報の記録（書き込み）と、記録された情報の消去を繰り返し行うことができる。
【００２８】
このとき、例えば、可変抵抗素子１０全体の抵抗が書込抵抗となっている状態（抵抗値の低い状態）を「１」の情報に、可変抵抗素子１０全体の抵抗が消去抵抗となっている状態（抵抗値の高い状態）を「０」の情報に、それぞれ対応させると、電極１４に負電位（−電位）を印加することによって、可変抵抗素子１０の情報を「０」から「１」に変え、電極１４に正電位（＋電位）を印加することによって、可変抵抗素子１０の情報を「１」から「０」に変えることができる。
【００２９】
このように、本実施の形態では、電極１１、導体膜１２、絶縁体膜１３および電極１４をこの順に積層しただけの簡易な構造からなる可変抵抗素子１０を用いて、情報の記録および消去を行うようにしたので、可変抵抗素子１０を微細化していった場合であっても、情報の記録および消去を容易に行うことができる。また、電力の供給がなくても、絶縁体膜１３の抵抗値を保持することができるので、情報を長期に渡って保存することができる。また、読み出しによって絶縁体膜１３の抵抗値が変化することはなく、フレッシュ動作を行う必要がないので、その分だけ消費電力を低減することができる。
【００３０】
ところで、本実施の形態では、２つの電極（電極１１，１４）の近接対向部分（図２では２つの電極の対向面全体）は、真円形および正方形とは異なる形状となっており、例えば、長方形状（図２参照）や、楕円形状（図３参照）、Ｕ字形状（図４参照）、環形状（図５、図６参照）、渦巻形状（図７参照）、または蛇行形状（図８参照）となっている。なお、各図において、短軸側の長さをＬ１、長軸側の長さをＬ２として示した。さらに、２つの電極（電極１１，１４）の近接対向部分は、２つの電極（電極１１，１４）の近接対向領域内に生じる電場（導体膜１２に印加される電場）の面内強度分布の上限値と下限値との差が、２つの電極（電極１１，１４）の近接対向部分を２つの電極（電極１１，１４）の近接対向部分の面積と等しい面積を有する真円形または正方形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような形状および大きさとなっている。
【００３１】
例えば、図２に示したように、電極１１，１４の近接対向部分が、短軸側の長さがＬ１、長軸側の長さがＬ２の長方形状となっている場合には、図９に示したように、電極１１，１４の近接対向領域内に生じる電場の面内強度分布の上限値Ｅ２と下限値Ｅ１との差（Ｅ２−Ｅ１）が、電極１１，１４の近接対向部分を電極１１，１４の近接対向部分の面積と等しい面積を有する真円形状に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値Ｅ３（＞Ｅ２）と下限値Ｅ０（＜Ｅ１）との差（Ｅ３−Ｅ０）よりも小さくなっている。
【００３２】
ここで、図９の二点鎖線は、電極１１，１４の近接対向部分を電極１１，１４の近接対向部分の面積と等しい面積を有する直径ｃの真円形状に変形したときの、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の一例を表している。また、図９の一点鎖線は、電極１１，１４の近接対向領域の短軸側の長さＬ１がｂ（＜ｃ）となっているときの、電極１１，１４の近接対向領域内に生じる電場の面内強度分布の一例を表している。また、図９の実線は、電極１１，１４の近接対向領域の短軸側の長さＬ１がａ（＜ｂ，ｃ）となっているときの、電極１１，１４の近接対向領域内に生じる電場の面内強度分布の一例を表している。
【００３３】
図９から、２つの電極の近接対向部分の端縁（セルの境界部分）には電界が集中し易く、長さＬ１をｂよりも大きくすると、端縁への電界集中が顕著となり、端縁以外の部分では電界強度が端縁の電界強度よりも極端に小さくなることがわかる。一方、長さＬ１をｂよりも小さくすると、端縁への電界集中が緩和し、長さＬ１をｂよりも大きくしたときに端縁に生じる電界強度Ｅ３とあまり変わらない強度（Ｅ１，Ｅ２）の電界が２つの電極の近接対向部分の全体に渡って生じていることがわかる。
【００３４】
これにより、例えば、図１０に示したように、セル面積を一定（例えばαｍ２）とした上で、電極１１，１４の近接対向部分の形状および大きさを、電極１１，１４の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、電極１１，１４の近接対向部分を電極１１，１４の近接対向部分の面積と等しい面積を有する真円形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような長方形状および寸法とすることにより、消去速度（時間）を大幅に短縮することができることがわかる。なお、この場合には、セル面積を一定（例えばαｍ２）としたので、書換え繰返し回数は特に変化しない。
【００３５】
また、例えば、図１０に示したように、書換え繰返し回数を大きくするために、セル面積をβｍ２（＜αｍ２）からαｍ２に大きくした場合には、電極１１，１４の近接対向部分の形状および大きさを、電極１１，１４の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差が、電極１１，１４の近接対向部分を電極１１，１４の近接対向部分の面積と等しい面積を有する真円形に変形したときに、その変形した２つの電極の近接対向領域内に生じる電場の面内強度分布の上限値と下限値との差よりも小さくなるような長方形状および寸法とすることにより、消去時間の極端な増大を低減することができる。つまり、面積を大きくして書換え繰返し回数を増大させた場合であっても、消去時間の増大量を少なくすることができる。
【００３６】
なお、上記の効果は、電極１１，１４の近接対向部分を、電極１１，１４の近接対向部分の面積と等しい面積を有する真円形に変形したときだけでなく、電極１１，１４の近接対向部分の面積と等しい面積を有する正方形に変形したときにも得ることができる。
【００３７】
以上、実施の形態を挙げて本発明の可変抵抗素子および記憶装置について説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の可変抵抗素子および記憶装置の構成は、上記実施の形態と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施の形態に係る記憶装置の回路構成図である。
【図２】図１の可変抵抗素子の斜視図である。
【図３】図１の電極の一の形状を表す概略図である。
【図４】図１の電極の他の形状を表す概略図である。
【図５】図１の電極のその他の形状を表す概略図である。
【図６】図１の電極のその他の形状を表す概略図である。
【図７】図１の電極のその他の形状を表す概略図である。
【図８】図１の電極のその他の形状を表す概略図である。
【図９】図１の可変抵抗素子内の電界強度分布について説明するための概念図である。
【図１０】図１の可変抵抗素子の消去特性について説明するための特性図である。
【図１１】従来の記憶装置の回路構成図である。
【図１２】図１１の可変抵抗素子の断面構成図である。
【図１３】書き換え回数について説明するための特性図である。
【図１４】書き換え可能回数について説明するための特性図である。
【符号の説明】
【００３９】
１…メモリセル、１０…可変抵抗素子、１１，１４…電極、１２…導体膜、１３…絶縁体膜、２０…トランジスタ。
【図１】
0005194667.tif 000002
【図２】
0005194667.tif 000003
【図３】
0005194667.tif 000004
【図４】
0005194667.tif 000005
【図５】
0005194667.tif 000006
【図６】
0005194667.tif 000007
【図７】
0005194667.tif 000008
【図８】
0005194667.tif 000009
【図９】
0005194667.tif 000010
【図１０】
0005194667.tif 000011
【図１１】
0005194667.tif 000012
【図１２】
0005194667.tif 000013
【図１３】
0005194667.tif 000014
【図１４】
0005194667.tif 000015