(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜の下層側に前記重元素イオンを導入するとともに前記アモルファスシリコン膜の上層側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアモルファスシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備し、
前記不純物イオンは、前記ゲート電極の下層側に導入された重元素の不純物イオンと、前記ゲート電極の上層側に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係わり、特に長期使用によるゲート絶縁膜または、ゲート絶縁膜界面への電子捕獲を抑制することができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図９（ａ）〜（ｃ）は従来の多結晶シリコン（ポリシリコン）膜の製造工程を示す断面図である。
【０００３】
まず、図９（ａ）に示すように、シリコン基板５１の表面上にゲート絶縁膜５２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜５２上にポリシリコン膜５８を形成する。
【０００４】
次に、図９（ｂ）に示すように、不純物イオン５４をポリシリコン膜５８にイオン注入する。この際に、イオン注入する不純物イオン５４にはボロンまたは、リンなどの比較的軽元素を用いている。不純物イオン５４をゲート電極材となるポリシリコン膜５８へイオン注入することにより、低抵抗化を行っている。
【０００５】
その後、図９（ｃ）に示すように、イオン注入後のポリシリコン膜５８に熱処理を行うことによって、ポリシリコン膜５８内に不純物イオン５４が熱拡散される。（例えば特許文献１参照）
【０００６】
その後、図９（ｄ）に示すように、ポリシリコン膜５８をフォトリソグラフィー法及びドライエッチング法を用いて加工し、ゲート電極５８ａを形成する。次いで、シリコン基板５１に低濃度不純物層によるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域５６を形成する。次いで、ゲート電極５８ａの側壁にサイドウォール５５を形成し、シリコン基板５１にソース・ドレイン領域５７を形成する。
【０００７】
【特許文献１】特開２００４−５５７９３号公報（段落０００３〜０００５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＭＯＳトランジスタのゲート電極に電荷を印加して、高温で試験を行うと、Ｖｔｈシフト（閾値電圧）が観察される。つまり、ＭＯＳトランジスタを長期使用すると、ゲート電極及びソース・ドレインの電界の影響によりゲート電極中のイオンがゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲され、トランジスタ特性の劣化や変動の原因となる。その為、トランジスタの長期特性安定のためにこの現象の抑制が課題となっている。
【０００９】
本発明に係る幾つかの態様は、長期使用によるゲート絶縁膜中または、ゲート絶縁膜界面へ不純物イオンが捕獲されることを抑制することによって、トランジスタ特性を長期安定化して使用することができる半導体装置及びその製造方法である。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする。
【００１１】
上記半導体装置の製造方法によれば、ゲート電極材としてアモルファスシリコン膜を使用することにより、ゲート電極中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜に不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
【００１３】
上記半導体装置の製造方法によれば、ゲート電極材にアモルファスシリコン膜及びポリシリコン膜を使用し、ゲート絶縁膜に接するゲート電極の下層部をアモルファスシリコン膜によって形成することにより、ゲート絶縁膜付近のアモルファスシリコン膜中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。また、ゲート電極を全てアモルファスシリコン膜で形成した場合よりゲート電極を低抵抗化することが可能となる。
【００１４】
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に重元素の不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜に前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
【００１５】
上記半導体装置の製造方法によれば、ゲート絶縁膜に接するゲート電極の下層部分のアモルファスシリコン膜に、軽元素イオンよりゲート絶縁膜中に捕獲されにくい重元素イオンをイオン注入している。それにより、アモルファスシリコン膜に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
【００１６】
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜側に前記重元素イオンを導入するとともに前記ポリシリコン膜側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
【００１７】
なお、前記アモルファスシリコン膜及び前記ポリシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することは、軽元素の不純物イオン及び重元素の不純物イオンを同時にイオン注入する場合も含むし、軽元素の不純物イオン及び重元素の不純物イオンを別々にイオン注入する場合も含む意味であり、イオン注入する手順は軽元素の不純物イオン及び重元素の不純物イオンのどちらが先でも良い。
【００１８】
また、本発明に係る半導体装置の製造方法において、前記アモルファスシリコン膜は前記ポリシリコン膜より薄く形成されることが好ましい。これにより、アモルファスシリコン膜を成膜する成膜時間はポリシリコン膜の成膜時間と比較して長い為、ゲート電極の形成工程の短縮化が可能となる。
【００１９】
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜の下層側に前記重元素イオンを導入するとともに前記アモルファスシリコン膜の上層側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする。
【００２０】
上記半導体装置の製造方法によれば、アモルファスシリコン膜の下層側にゲート絶縁膜又はゲート絶縁膜の界面に捕獲されにくい重元素イオンのイオン注入を行っている。それにより、アモルファスシリコン膜の下層側に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
【００２１】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアモルファスシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備することを特徴とする。
【００２２】
上記半導体装置によれば、ゲート電極材としてアモルファスシリコン膜を使用することにより、ゲート電極中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
【００２３】
また、本発明に係る半導体装置において、前記不純物イオンは、前記ゲート電極の下層側に導入された重元素の不純物イオンと、前記ゲート電極の上層側に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することが好ましい。
【００２４】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、下層側がアモルファスシリコン膜からなり上層側がポリシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備することを特徴とする。
【００２５】
また、本発明に係る半導体装置において、前記不純物イオンは、前記アモルファスシリコン膜に導入された重元素の不純物イオンと、前記ポリシリコン膜に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することが好ましい。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施形態について説明する。
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。
【００２７】
まず、図１（ａ）に示すように、シリコン基板１の表面上にゲート絶縁膜２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ法により、ゲート絶縁膜２上にアモルファスシリコン膜３を形成する。この際に、アモルファスシリコン膜３の形成は、例えば２００℃〜４００℃程度の低温でシランまたはシランジシラン等の熱分解により行うことができる。
【００２８】
次いで、図１（ｂ）に示すように、アモルファスシリコン膜３に不純物イオン４をイオン注入する。この際に、アモルファスシリコン膜３に注入する不純物イオン４は軽元素イオンとし、軽元素イオンには例えばボロン又は、リンを用いる。その後、図１（ｃ）に示すように、シリコン基板１に熱処理を施すことにより、アモルファスシリコン膜３に注入された不純物イオン４を拡散させる。
【００２９】
次いで、図１（ｄ）に示すように、アモルファスシリコン膜３をフォトリソグラフィー法及びドライエッチング法を用いて加工することにより、ゲート絶縁膜２上にはゲート電極３ａが形成される。次いで、シリコン基板１に低濃度不純物層によるＬＤＤ領域６を形成する。次いで、ゲート電極３ａの側壁にサイドウォール５を形成する。その後、シリコン基板１に不純物層によるソース・ドレイン領域７の拡散層を形成する。
【００３０】
以上、本発明の第１の実施形態によれば、ゲート電極材としてアモルファスシリコン膜３を使用することにより、ゲート電極３ａ中のイオン移動度を低減させている。その為、ゲート電極３ａ中の不純物イオン４はゲート絶縁膜２中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
【００３１】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図２（ａ）〜（ｃ）及び、図３（ａ）、（ｂ）を参照しつつ説明する。
【００３２】
まず、図２（ａ）に示すように、シリコン基板１１の表面上にゲート絶縁膜１２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ法により、ゲート絶縁膜１２上にアモルファスシリコン膜１３を薄く形成する。この際に、アモルファスシリコン膜１３は３０ｎｍ〜５０ｎｍ程度の膜厚で成膜することが望ましい。
【００３３】
次いで、図２（ｂ）に示すように、アモルファスシリコン膜１３上にＣＶＤ法によりポリシリコン膜１８を形成する。この際に、ポリシリコン膜１８の形成は、例えば４００℃〜７５０℃の温度でモノシランの熱分解により行うことができる。また、ポリシリコン膜１８の膜厚は、アモルファスシリコン膜１３と合わせて１５０ｎｍ〜３００ｎｍになるように成膜することが望ましい。
【００３４】
その後、図２（ｃ）に示すように、アモルファスシリコン膜１３及びポリシリコン膜１８に不純物イオン１４をイオン注入する。この際に、アモルファスシリコン膜１３及びポリシリコン膜１８に注入する不純物イオン１４は軽元素イオンとし、軽元素イオンには例えばボロン又は、リンを用いる。その後、図３（ａ）に示すように、シリコン基板１１に熱処理を施すことにより、不純物イオン１４をアモルファスシリコン膜１３及びポリシリコン膜１８内に拡散させる。
【００３５】
次いで、図３（ｂ）に示すように、アモルファスシリコン膜１３及びポリシリコン膜１８をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜１２上にはアモルファスシリコン膜１３ａ及びポリシリコン膜１８ａの２層構造からなるゲート電極が形成される。次いで、シリコン基板１１に低濃度不純物層によるＬＤＤ領域１６を形成する。次いで、ゲート電極の側壁にサイドウォール１５を形成する。その後、シリコン基板１１に不純物層によるソース・ドレイン領域１７の拡散層を形成する。
【００３６】
以上、本発明の第２の実施形態においても第１の実施形態と同様の効果を得ることができる。詳細には、ゲート絶縁膜１２に接するゲート電極の下層部をアモルファスシリコン膜１３ａによって形成することにより、ゲート絶縁膜１２付近のアモルファスシリコン膜１３ａ中のイオン移動度を低減させることができる。その結果、アモルファスシリコン膜１３ａ中の不純物イオン１４がゲート絶縁膜１２中もしくはゲート絶縁膜界面に捕獲されるのを抑制できる。
【００３７】
さらに、ゲート電極はアモルファスシリコン膜１３ａ及びポリシリコン膜１８ａの２層構造を有している。その結果、ゲート電極の上層部においてポリシリコン膜１８ａを形成することにより、ゲート電極を全てアモルファスシリコン膜で形成した場合よりゲート電極を低抵抗化することができる。
【００３８】
また、アモルファスシリコン膜を成膜する成膜時間はポリシリコン膜の成膜時間と比較して長い為、アモルファスシリコン膜を３０ｎｍ〜５０ｎｍ程度の薄膜としている。その結果、ゲート電極の形成工程の短縮化が可能となる。
【００３９】
次に、本発明の第３の実施形態に係る半導体装置の製造方法について図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しつつ説明する。
【００４０】
まず、図４（ａ）に示すように、シリコン基板２１の表面上にゲート絶縁膜２２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ法により、ゲート絶縁膜２２上にアモルファスシリコン膜２３を薄く形成する。この際に、アモルファスシリコン膜２３は３０ｎｍ〜５０ｎｍ程度の膜厚で成膜することが望ましい。
【００４１】
次いで、図４（ｂ）に示すように、アモルファスシリコン膜２３に不純物イオン２９をイオン注入する。この際に、アモルファスシリコン膜２３に注入する不純物イオン２９は重元素イオン２９とし、重元素イオン２９には例えばインジウム又は、アンチモンを用いる。
【００４２】
次いで、図４（ｃ）に示すように、アモルファスシリコン膜２３上にＣＶＤ法によりポリシリコン膜２８を形成する。その後、図５（ａ）に示すように、ポリシリコン膜２８に不純物イオン２４をイオン注入する。この際に、ポリシリコン膜２８に注入する不純物イオン２４は軽元素イオン２４とし、軽元素イオン２４には例えばボロン又は、リンを用いる。
【００４３】
その後、図５（ｂ）に示すように、シリコン基板２１に熱処理を施すことにより、アモルファスシリコン膜２３及びポリシリコン膜２８に注入された軽元素イオン２４及び重元素イオン２９を拡散させる。この熱処理により、軽元素イオン２４は主にポリシリコン膜２８側で熱拡散され、重元素イオン２９は主にアモルファスシリコン膜２３側で熱拡散される。
【００４４】
次いで、図５（ｃ）に示すように、アモルファスシリコン膜２３及びポリシリコン膜２８をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜２２上にはアモルファスシリコン膜２３ａ及びポリシリコン膜２８ａの２層構造からなるゲート電極が形成される。次いで、シリコン基板２１に低濃度不純物層によるＬＤＤ領域２６を形成する。次いで、ゲート電極の側壁にサイドウォール２５を形成する。その後、シリコン基板２１に不純物層によるソース・ドレイン領域２７の拡散層を形成する。
【００４５】
以上、本発明の第３の実施形態においても第２の実施形態と同様の効果を得ることができる。
【００４６】
さらに、ゲート電極の下層部分であるアモルファスシリコン膜に重元素イオンをイオン注入後、ゲート電極の上層部分であるポリシリコン膜に軽元素イオンをイオン注入している。つまり、ゲート絶縁膜に接するゲート電極の下層部分のアモルファスシリコン膜に、軽元素イオンよりゲート絶縁膜中に捕獲されにくい重元素イオンをイオン注入している。その為、アモルファスシリコン膜に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。
【００４７】
次に、本発明の第４の実施形態に係る半導体装置の製造方法について図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）を参照しつつ説明する。
【００４８】
まず、図６（ａ）に示すように、シリコン基板３１の表面上にゲート絶縁膜３２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ法により、ゲート絶縁膜３２上にアモルファスシリコン膜３３を薄く形成する。この際に、アモルファスシリコン膜３３は３０ｎｍ〜５０ｎｍ程度の膜厚で成膜することが望ましい。
【００４９】
次いで、図６（ｂ）に示すように、アモルファスシリコン膜３３上にＣＶＤ法によりポリシリコン膜３８を形成する。この際に、アモルファスシリコン膜３３及びポリシリコン膜３８は工程を分けることなく同一のＣＶＤ装置で連続して形成することも可能である。
【００５０】
その後、図６（ｃ）に示すように、アモルファスシリコン膜３３及びポリシリコン膜３８に軽元素イオン３４、重元素イオン３９による不純物イオンを同時にイオン注入する。この際に、導入イオンガスを複数のイオン種にし、重元素イオン３９はアモルファスシリコン膜３３に深くイオン注入し、軽元素イオン３４はポリシリコン膜３８に浅くイオン注入する。なお、本実施形態では、軽元素イオン３４及び重元素イオン３９を同時にイオン注入しているが、軽元素イオン３４及び重元素イオン３９は分けてイオン注入することも可能であり、イオン注入する手順は軽元素イオン３４及び重元素イオン３９のどちらが先でも良い。
【００５１】
その後、図７（ａ）に示すように、シリコン基板３１に熱処理を施すことにより、アモルファスシリコン膜３３及びポリシリコン膜３８に注入された軽元素イオン３４及び重元素イオン３９を拡散させる。この熱処理により、軽元素イオン３４は主にポリシリコン膜３８側で熱拡散され、重元素イオン３９は主にアモルファスシリコン膜３３側で熱拡散される。
【００５２】
次いで、図７（ｂ）に示すように、アモルファスシリコン膜３３及びポリシリコン膜３８をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜３２上には、アモルファスシリコン膜３３ａ及びポリシリコン膜３８ａの２層構造からなるゲート電極が形成される。次いで、シリコン基板３１に低濃度不純物層によるＬＤＤ領域３６を形成する。次いで、ゲート電極の側壁にサイドウォール３５を形成する。その後、シリコン基板３１に不純物層によるソース・ドレイン領域３７の拡散層を形成する。
【００５３】
以上、本発明の第４の実施形態においても第３の実施形態と同様の効果を得ることができる。さらに、アモルファスシリコン膜及びポリシリコン膜にそれぞれ重元素イオン及び軽元素イオンを同時にイオン注入を行っている。その為、工程を分ける必要がない。
【００５４】
次に、本発明の第５の実施形態に係る半導体装置の製造方法について図８（ａ）〜（ｄ）を参照しつつ説明する。
【００５５】
まず、図８（ａ）に示すように、シリコン基板４１の表面上にゲート絶縁膜４２となるゲート酸化膜を熱酸化法にて形成する。次いで、ＣＶＤ法により、ゲート絶縁膜４２上にアモルファスシリコン膜４３を形成する。
【００５６】
次いで、図８（ｂ）に示すように、アモルファスシリコン膜４３内に重元素イオン４９及び軽元素イオン４４による不純物イオンを同時に注入する。この際に、導入イオンガスを複数のイオン種にし、重元素イオン４９はアモルファスシリコン膜４３に深くイオン注入し、軽元素イオン４４はアモルファスシリコン膜４３に浅くイオン注入する。なお、本実施形態では、軽元素イオン４４及び重元素イオン４９を同時にイオン注入しているが、軽元素イオン４４及び重元素イオン４９は分けてイオン注入することも可能であり、イオン注入する手順は軽元素イオン４４及び重元素イオン４９のどちらが先でも良い。
【００５７】
その後、図８（ｃ）に示すように、シリコン基板４１に熱処理を施すことにより、アモルファスシリコン膜４３に注入された軽元素イオン４４及び重元素イオン４９を拡散させる。これにより、アモルファスシリコン膜４３内の軽元素イオン４４による不純物は上層側で主に熱拡散され、重元素イオン４９による不純物イオンは下層側で主に熱拡散される。その結果、アモルファスシリコン膜４３内に拡散された不純物は、アモルファスシリコン膜４３の上層側は軽元素イオン４４の比率が高くなり、アモルファスシリコン膜４３の下層側は重元素イオン４９の比率が高くなり、軽元素イオン４４と重元素イオン４９からなる２層構造となる。
【００５８】
次いで、図８（ｄ）に示すように、アモルファスシリコン膜４３をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜４２上には、ゲート電極４３ａが形成される。次いで、シリコン基板４１に低濃度不純物層によるＬＤＤ領域４６を形成する。次いで、ゲート電極４３ａの側壁にサイドウォール４５を形成する。その後、シリコン基板４１に不純物層によるソース・ドレイン領域４７の拡散層を形成する。
【００５９】
以上、本発明の第５の実施形態においても第１の実施形態と同様の効果を得ることができる。
【００６０】
さらに、アモルファスシリコン膜４３に不純物をイオン注入する工程において、下層側にゲート絶縁膜４２又はゲート絶縁膜４２の界面に捕獲されにくい重元素イオン４９のイオン注入を行っている。その為、アモルファスシリコン膜の下層側に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。
【００６１】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記第１〜第５の実施形態では、アモルファスシリコン膜形成後に不純物イオンのイオン注入を行っているが、アモルファスシリコン形成ガスと、導入したいイオン種のガスを同時に反応させるＣＶＤ法により成膜することにより、アモルファスシリコン成膜と同工程において不純物イオンのイオン導入を行うことが可能である。また、同様にしてポリシリコン成膜と同工程において不純物イオンのイオン導入を行うことが可能である。
【図面の簡単な説明】
【００６２】
【図１】（ａ）、（ｂ）、（ｃ）及び（ｄ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】（ａ）、（ｂ）及び（ｃ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図３】（ａ）及び（ｂ）は図２の次の工程を説明する為の断面図。
【図４】（ａ）、（ｂ）及び（ｃ）は第３の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図５】（ａ）、（ｂ）及び（ｃ）は図４の次の工程を説明する為の断面図。
【図６】（ａ）、（ｂ）及び（ｃ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図７】（ａ）及び（ｂ）は図６の次の工程を説明する為の断面図。
【図８】（ａ）、（ｂ）、（ｃ）及び（ｄ）は第５の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図９】（ａ）、（ｂ）、（ｃ）及び（ｄ）は従来の半導体装置の製造方法を説明する為の断面図。
【符号の説明】
【００６３】
１，１１，２１，３１，４１，５１・・・シリコン基板、２，１２，２２，３２，４２，５２・・・ゲート絶縁膜、３，１３，２３，３３，４３，３ａ，１３ａ，２３ａ，３３ａ，４３ａ・・・アモルファスシリコン膜（ゲート電極）、４，１４，２４，３４，４４，５４・・・不純物イオン（軽元素イオン）、５，１５，２５，３５，４５，５５・・・サイドウォール、７，１７，２７，３７，４７，５７・・・ソース・ドレイン領域、１８，２８，３８，５８，１８ａ，２８ａ，３８ａ，５８ａ・・・ポリシリコン膜（ゲート電極）、２９，３９，４９・・・不純物イオン（重元素イオン）、６，１６，２６，３６，４６，５６・・・ＬＤＤ領域
【図１】
0005277733.tif 000002
【図２】
0005277733.tif 000003
【図３】
0005277733.tif 000004
【図４】
0005277733.tif 000005
【図５】
0005277733.tif 000006
【図６】
0005277733.tif 000007
【図７】
0005277733.tif 000008
【図８】
0005277733.tif 000009
【図９】
0005277733.tif 000010