(57)【特許請求の範囲】
【請求項１】
一方の面が（０００−１）Ｃ面でその反対の面が（０００１）Ｓｉ面からなる単結晶の炭化珪素基板にて構成される第１、第２基板（１１、１２）を有し、
前記第１基板（１１）の（０００１）Ｓｉ面と前記第２基板（１２）の（０００１）Ｓｉ面同士が向かい合わされた状態で前記第１、第２基板（１１、１２）が直接貼り合わされることで、露出している両面が（０００−１）Ｃ面で構成されていることを特徴とする化合物半導体基板。
【請求項２】
一方の面が（０００１）Ｇａ面でその反対の面が（０００−１）Ｎ面からなる単結晶の窒化ガリウム基板にて構成される第１、第２基板（３１、３２）を有し、
前記第１基板（３１）の（０００−１）Ｎ面と前記第２基板（３２）の（０００−１）Ｎ面同士が向かい合わされた状態で前記第１、第２基板（３１、３２）が直接貼り合わされることで、露出している両面が（０００１）Ｇａ面で構成されていることを特徴とする化合物半導体基板。
【請求項３】
一方の面が（０００−１）Ｃ面でその反対の面が（０００１）Ｓｉ面からなる単結晶の炭化珪素基板にて構成される第１、第２基板（１１、１２）を有し、
前記第１基板（１１）の（０００１）Ｓｉ面と前記第２基板（１２）の（０００１）Ｓｉ面同士が向かい合わされた状態で前記第１、第２基板（１１、１２）が導電性接着剤（１６）を介して貼り合わされることで、露出している両面が（０００−１）Ｃ面で構成されていることを特徴とする化合物半導体基板。
【請求項４】
一方の面が（０００１）Ｇａ面でその反対の面が（０００−１）Ｎ面からなる単結晶の窒化ガリウム基板にて構成される第１、第２基板（３１、３２）を有し、
前記第１基板（３１）の（０００−１）Ｎ面と前記第２基板（３２）の（０００−１）Ｎ面同士が向かい合わされた状態で前記第１、第２基板（３１、３２）が導電性接着剤（１６）を介して貼り合わされることで、露出している両面が（０００１）Ｇａ面で構成されていることを特徴とする化合物半導体基板。
【請求項５】
一方の面が（０００−１）Ｃ面でその反対の面が（０００１）Ｓｉ面からなる単結晶の炭化珪素基板にて構成される第１、第２基板（１１、１２）を用意する工程と、
前記第１基板（１１）の（０００１）Ｓｉ面と前記第２基板（１２）の（０００１）Ｓｉ面同士を向かい合わせた状態で前記第１、第２基板（１１、１２）を直接貼り合わせる工程と、
前記第１基板（１１）を所定厚さ分除去し、該第１基板（１１）の薄膜と前記第２基板（１２）とにより、露出している両面が（０００−１）Ｃ面で構成される化合物半導体基板を形成する工程と、を含んでいることを特徴とする化合物半導体基板の製造方法。
【請求項６】
一方の面が（０００１）Ｇａ面でその反対の面が（０００−１）Ｎ面からなる単結晶の窒化ガリウム基板にて構成される第１、第２基板（３１、３２）を用意する工程と、
前記第１基板（３１）の（０００−１）Ｎ面と前記第２基板（３２）の（０００−１）Ｎ面同士を向かい合わせた状態で前記第１、第２基板（３１、３２）を直接貼り合わせる工程と、
前記第１基板（３１）を所定厚さ分除去し、該第１基板（３１）の薄膜と前記第２基板（３２）とにより、露出している両面が（０００１）Ｇａ面で構成される化合物半導体基板を形成する工程と、を含んでいることを特徴とする化合物半導体基板の製造方法。
【請求項７】
前記第１基板（１１、３１）と前記第２基板（１２、３２）のうち向かい合わされて貼り合わされる側の面を平坦化したのち、前記第１、第２基板（１１、１２、３１、３２）を直接貼り合わせる工程を行うことを特徴とする請求項５または６に記載の化合物半導体基板の製造方法。
【請求項８】
前記第１、第２基板（１１、１２、３１、３２）を直接貼り合わせる工程では、加熱しながら同時に前記第１、第２基板（１１、１２、３１、３２）の両側から加圧することで、前記第１、第２基板（１１、１２、３１、３２）を貼り合わせることを特徴とする請求項５ないし７のいずれか１つに記載の化合物半導体基板の製造方法。
【請求項９】
前記第１基板（１１、３１）のうち前記第２基板（１２、３２）と貼り合わされる側の面側から所定深さの位置において濃度が最大となるように水素もしくは希ガスイオンを注入してダメージ層（１３）を形成する工程を有し、
前記化合物半導体基板を形成する工程では、前記第１基板（１１、３１）を所定厚さ分除去する際に、前記ダメージ像（１３）において、前記第１基板（１１、３１）を剥離させることを特徴とする請求項５ないし８のいずれか１つに記載の化合物半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（以下、ＳｉＣという）半導体基板や窒化ガリウム（以下、ＧａＮという）半導体基板などの化合物半導体基板およびその製造方法に関するもので、特に、基板の縦方向に電流を流すタイプの縦型パワー素子の形成が可能となるＳｉＣ半導体基板に適用すると好適である。
【背景技術】
【０００２】
Ｓｉよりも大きな物性値を持つＳｉＣ半導体基板に形成したパワー半導体素子は、Ｓｉに形成したパワー半導体素子よりも優れた性能を実現できる。具体的には、広いエネルギーギャップ（Ｓｉに対して約３倍）によって高温まで半導体として機能できること、高い絶縁破壊耐圧（Ｓｉに対して約１０倍）によって高耐圧化が可能なこと、高い熱伝導率（Ｓｉに対して約３倍）によって放熱性に優れていることから、さらなる大電流化を図ることが可能となる。
【０００３】
このようなＳｉＣ半導体基板では、Ｓｉ面（（０００１）Ｓｉ面）とＣ面（（０００−１）Ｃ面）という極性面が存在し、極性面によって物性が異なっている。したがって、ＳｉＣ半導体基板を用いてデバイス作成を行う場合には、極性面の選択が重要になる。
【０００４】
なお、極性面とは、欠陥などが存在しない理想的な面について、化合物半導体を構成する原子（ＳｉＣの場合は、ＳｉとＣ）の基板表面からの露出確率が同一ではない面のことを指す。すなわち、ＳｉＣ半導体基板におけるＣ面では、基板表面から主にＣが露出していてＳｉよりもＣの露出確率が高くなっており、Ｓｉ面では、基板表面から主にＳｉが露出していてＣよりもＳｉの露出確率が高くなっている。
【０００５】
例えば、ＳｉＣ半導体基板の場合、Ｃ面は、Ｓｉ面に対してコンタクト抵抗が低くなり（例えば特許文献１参照）、熱酸化速度が速い（例えば特許文献２参照）という特性を有している。また、Ｃ面上にＭＯＳＦＥＴなどを形成すると、チャネル移動度が高いという特性も有している（例えば、非特許文献１参照）。
【０００６】
また、窒化ガリウム（以下、ＧａＮという）半導体基板についても、ＳｉＣ半導体基板と同様のことが言える。具体的には、ＧａＮ半導体基板では、Ｇａ面とＮ面という極性面が存在する。ＧａＮ半導体基板では、Ｇａ面上での成長が良質な結晶品質をもたらすことが分かっており、良質なエピタキシャル層が形成できるようにＧａ面を表面側として用いて素子形成することが一般的である（例えば、特許文献３参照）。その反面、ＧａＮ半導体基板では、Ｇａ面の方がＮ面よりも接触抵抗が低いため、裏面電極との接触抵抗を低くするのであれば、裏面側をＧａ面とするのが好ましい（例えば、非特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２０１５５号公報
【特許文献２】特開２０１０−８０７８７号公報
【特許文献３】特開２００７−８８００８号公報
【非特許文献】
【０００８】
【非特許文献１】荒井和夫、吉田貞史著、「ＳｉＣ素子の基礎と応用」の第８９頁、オーム社出版、平成１５年３月２６日発行
【非特許文献２】Joon Seop Kwak, 他著、"Crystal-polarity dependence of Ti/Al contacts to freestanding n-GaN substrate"、APPLIED PHYSICS LETTERS、12 November 2001、Volume 79, Number 20、pp.3254-3256
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＳｉＣ半導体基板やＧａＮ半導体基板では、表面と裏面において極性面が異なるため、縦型デバイスを作製する場合には、表裏面共に同じ極性面を選択することはできない。このため、ＳｉＣ半導体基板の場合には、Ｓｉ面を表面側とした場合にはＣ面を裏面側にするしかなく、Ｃ面を表面側とした場合にはＳｉ面を裏面側にするしかない。したがって、例えばＣ面を表面側として縦型ＭＯＳＦＥＴを作製する場合には、ドレイン電極をＳｉ面上に形成するしかなく、接触抵抗が高くなる。同様に、ＧａＮ半導体基板では、Ｇａ面を表面側とした場合にはＮ面を裏面側にするしかなく、Ｎ面を表面側とした場合にはＧａ面を裏面側にするしかない。このように、表面と裏面のいずれか一方のみでしか、良好な極性面を用いることができなかった。
【００１０】
本発明は上記点に鑑みて、表面と裏面の双方において、所望の極性面を用いることができる化合物半導体基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、一方の面が（０００−１）Ｃ面でその反対の面が（０００１）Ｓｉ面からなる単結晶の炭化珪素基板にて構成される第１、第２基板（１１、１２）を有し、第１基板（１１）の（０００１）Ｓｉ面と第２基板（１２）の（０００１）Ｓｉ面同士が向かい合わされた状態で第１、第２基板（１１、１２）が直接貼り合わされることで、露出している両面が（０００−１）Ｃ面で構成されていることを特徴としている。
【００１２】
このように、第１基板（１１）の（０００１）Ｓｉ面と第２基板（１２）の（０００１）Ｓｉ面同士が向かい合わされた状態で第１、第２基板（１１、１２）が直接貼り合わされることで、露出している両面が（０００−１）Ｃ面で構成されるようにすることができる。これにより、表面と裏面の双方において、所望の極性面を用いることができる化合物半導体基板とすることができる。
【００１３】
このような両面が（０００−１）Ｃ面の化合物半導体基板を用いれば、例えば、縦型パワーＭＯＳＦＥＴを形成する際に、表面側においてはエピ成長で形成されるドリフト層の表面が平坦で欠陥の少ない高品質な表面が得られ、それに伴い、高チャネル移動度特性が得られる。また、裏面側においてはドレイン電極とＳｉＣ接触面とのコンタクト抵抗を低くすることができる。
【００１４】
請求項２に記載の発明では、一方の面が（０００１）Ｇａ面でその反対の面が（０００−１）Ｎ面からなる単結晶の窒化ガリウム基板にて構成される第１、第２基板（３１、３２）を有し、第１基板（３１）の（０００−１）Ｎ面と第２基板（３２）の（０００−１）Ｎ面同士が向かい合わされた状態で第１、第２基板（３１、３２）が直接貼り合わされることで、露出している両面が（０００１）Ｇａ面で構成されていることを特徴としている。
【００１５】
このように、第１基板（３１）の（０００−１）Ｎ面と第２基板（３２）の（０００−１）Ｎ面同士が向かい合わされた状態で第１、第２基板（３１、３２）が直接貼り合わされることで、露出している両面が（０００１）Ｇａ面で構成されるようにすることができる。これにより、表面と裏面の双方において、所望の極性面を用いることができる化合物半導体基板とすることができる。
【００１６】
このような両面が（０００１）Ｇａ面の化合物半導体基板を用いれば、例えば、縦型ショットキーバリアダイオードを形成する際に、表面側では良質な結晶品質のエピタキシャル層を成長させることができ、裏面側では裏面電極とＧａＮ表面とのコンタクト抵抗をより小さくすることが可能となる。
【００１７】
第１基板（１１、３１）と第２基板（１２、３２）とは、請求項３、４に記載したように導電性接着剤（１６）を介して貼り合わされていても良い。
【００１８】
請求項５ないし９に記載の発明は、請求項１または２に記載の化合物半導体基板の製造方法に関する発明である。
【００１９】
例えば、請求項１に記載の化合物半導体基板については、請求項５に記載したように、一方の面が（０００−１）Ｃ面でその反対の面が（０００１）Ｓｉ面からなる単結晶の炭化珪素基板にて構成される第１、第２基板（１１、１２）を用意する工程と、第１基板（１１）の（０００１）Ｓｉ面と第２基板（１２）の（０００１）Ｓｉ面同士を向かい合わせた状態で第１、第２基板（１１、１２）を直接貼り合わせる工程と、第１基板（１１）を所定厚さ分除去し、該第１基板（１１）の薄膜と第２基板（１２）とにより、露出している両面が（０００−１）Ｃ面で構成される化合物半導体基板を形成する工程とを含む製造方法により、製造することができる。
【００２０】
また、請求項２に記載の化合物半導体基板については、請求項６に記載したように、一方の面が（０００１）Ｇａ面でその反対の面が（０００−１）Ｎ面からなる単結晶の窒化ガリウム基板にて構成される第１、第２基板（３１、３２）を用意する工程と、第１基板（３１）の（０００−１）Ｎ面と第２基板（３２）の（０００−１）Ｎ面同士を向かい合わせた状態で第１、第２基板（３１、３２）を直接貼り合わせる工程と、第１基板（３１）を所定厚さ分除去し、該第１基板（３１）の薄膜と第２基板（３２）とにより、露出している両面が（０００１）Ｇａ面で構成される化合物半導体基板を形成する工程とを含む製造方法により、製造することができる。
【００２１】
請求項７に記載の発明では、第１基板（１１、３１）と第２基板（１２、３２）のうち向かい合わされて貼り合わされる側の面を平坦化したのち、第１、第２基板（１１、１２、３１、３２）を直接貼り合わせる工程を行うことを特徴としている。
【００２２】
このように、第１、第２基板（１１、１２、３１、３２）のうち貼り合せ面側を平坦化していれば、加熱を行わなくても貼り合せが可能であるため、加熱工程を省略できる。
【００２３】
請求項８に記載の発明では、第１、第２基板（１１、１２、３１、３２）を直接貼り合わせる工程では、加熱を行いながら第１、第２基板（１１、１２、３１、３２）の両側から加圧することで、第１、第２基板（１１、１２、３１、３２）を貼り合わせることを特徴としている。
【００２４】
このように、加熱を行いながら同時に第１、第２基板（１１、１２、３１、３２）の両側から加圧することで、第１、第２基板（１１、１２、３１、３２）を直接貼り合わせることができる。この加圧の際に、第１、第２基板（１１、１２、３１、３２）の加熱も同時に行うようにすれば、より強固に第１、第２基板（１１、１２、３１、３２）の貼り合せが行え、後工程で行われる素子形成のための各種工程の際に、貼り合せ面で剥離することをより確実に防ぐことが可能となる。
【００２５】
請求項９に記載の発明では、第１基板（１１、３１）のうち第２基板（１２、３２）と貼り合わされる側の面側から所定深さの位置において濃度が最大となるように水素もしくは希ガスイオンを注入してダメージ層（１３）を形成する工程を有し、化合物半導体基板を形成する工程では、第１基板（１１、３１）を所定厚さ分除去する際に、ダメージ層（１３）において、第１基板（１１、３１）を剥離させることを特徴としている。
【００２６】
このように、第１基板（１１、３１）のうち第２基板（１２、３２）と貼り合わされる側の面側から所定深さの位置において濃度が最大となるように水素もしくは希ガスイオンを注入してダメージ層（１３）を形成しておき、このダメージ層（１３）で第１基板（１１、３１）を剥離させることができる。
【００２７】
なお、このようなダメージ層（１３）を形成しておいて第１基板（１１、３１）を剥離させる場合、請求項７に記載したように、貼り合わされる側の面の平坦化を行い、加熱工程を行わなくても済むようにしておけば、加熱工程を行ったときにダメージ層（１３）で再結合することを防止でき、確実にダメージ層（１３）にて第１基板（１１、３１）の剥離が行えるようにできる。
【００２８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態にかかるＳｉＣ半導体基板を用いて縦型パワーＭＯＳＦＥＴを形成したＳｉＣ半導体装置の断面図である。
【図２】ＳｉＣ半導体基板の製造工程中の断面図である。
【図３】（ａ）は、４Ｈ−ＳｉＣの結晶構造を表した模式図であり、（ｂ）は、貼り合せ後のｎ+型ＳｉＣ基板１の結晶構造を表した模式図である。
【図４】本発明の第２実施形態にかかるＧａＮ半導体基板を用いて縦型ショットキーバリアダイオードを形成したＧａＮ半導体装置の断面図である。
【図５】ＧａＮ半導体基板の製造工程中の断面図である。
【図６】本発明の第３実施形態にかかるＳｉＣ半導体基板を用いて縦型パワーＭＯＳＦＥＴを形成したＳｉＣ半導体装置の断面図である。
【図７】ＳｉＣ半導体基板の製造工程中の断面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００３１】
（第１実施形態）
図１は、本発明の第１実施形態にかかるＳｉＣ半導体基板を用いて縦型パワーＭＯＳＦＥＴを形成したＳｉＣ半導体装置の断面図である。
【００３２】
図１に示すように、縦型パワーＭＯＳＦＥＴは、ｎ+型ＳｉＣ基板１を用いて形成されている。このｎ+型ＳｉＣ基板１は、表面側と裏面側の両面ともに面方位が（０００−１）Ｃ面とされており、窒素等のｎ型不純物濃度が例えば１．０×１０18／ｃｍ3とされ、厚さが３００μｍ程度とされている。ｎ+型ＳｉＣ基板１は、後述するように二枚のｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面同士を向かい合わせて貼り合わせることで形成され、露出している両面が共に（０００−１）Ｃ面となるようにしてある。
【００３３】
このｎ+型ＳｉＣ基板１の表面にＳｉＣからなるｎ-型ドリフト層２がエピタキシャル成長させられている。このｎ-型ドリフト層２は、窒素等のｎ型不純物濃度が例えば５．０×１０15／ｃｍ3〜２．０×１０16／ｃｍ3、厚さ８〜１５μｍ程度のＳｉＣで構成され、（０００−１）Ｃ面のｎ+型ＳｉＣ基板１の表面に形成されていることから、表面の面方位が（０００−１）Ｃ面となっている。
【００３４】
ｎ-型ドリフト層２の表層部における所定領域には、所定深さを有するｐ型ベース領域３が離間して形成されている。また、ｐ型ベース領域３の表層部には、ｐ型ベース領域３よりも浅い高不純物濃度のｎ+型ソース領域４が形成され、さらに、ｐ型ベース領域３の上層部分にはｎ+型ソース領域４およびｐ+型コンタクト層５が形成されている。
【００３５】
ｐ型ベース領域３は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度で構成されている。ｎ+型ソース領域４は、表層部におけるリン等のｎ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｐ+型コンタクト層５は、例えば表層部におけるボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｎ+型ソース領域４は、１セルごとに２つずつ所定間隔離間して対向配置されており、ｐ+型コンタクト層５は、対向配置されたｎ+型ソース領域４を真ん中に挟んでその両側に備えられている。
【００３６】
ｐ型ベース領域３やｎ+型ソース領域４は、ｎ-型ドリフト層２の表層部に対してイオン注入を行うこと、もしくは、ｎ-型ドリフト層２の上にエピタキシャル成長させることによって形成されているが、いずれの場合であってもｎ-型ドリフト層２と同じく、ｎ+型ＳｉＣ基板１の表面の面方位である（０００−１）Ｃ面を受け継いでおり、表面の面方位が（０００−１）Ｃ面となっている。
【００３７】
さらに、ｎ+型ソース領域４とｎ-型ドリフト層２の間におけるｐ-型ベース領域３の表面部およびｎ-型ドリフト層２の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６が形成され、ゲート絶縁膜６の上にはゲート電極７が形成されている。また、ゲート電極７が層間絶縁膜８によって覆われており、この層間絶縁膜８の上にソース電極９が形成されている。ソース電極９は、層間絶縁膜８に形成したコンタクトホールを通じてｎ+型ソース領域４およびｐ+型コンタクト領域５に電気的に接続されている。そして、ｎ+型ＳｉＣ基板１の裏面側には、ドレイン電極１０が形成されている。このような構成により、縦型パワーＭＯＳＦＥＴが構成されている。
【００３８】
なお、図１は、ＳｉＣ半導体装置における縦型パワーＭＯＳＦＥＴの１セル分を図示したものであり、実際には図１に示す断面構造と同様のものが複数セル連続的に並べられることでＳｉＣ半導体装置が構成されている。
【００３９】
このように構成される縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置は、表面側と裏面側の両面ともに面方位が（０００−１）Ｃ面とされたｎ+型ＳｉＣ基板１を用いて形成されている。このため、ソース電極９と接触するｎ+型ソース領域４およびｐ+型コンタクト領域５やドレイン電極１０と接触するｎ+型ＳｉＣ基板１の接触表面の面方位がすべて（０００−１）Ｃ面となる。したがって、ｎ+型ＳｉＣ基板１のいずれか一方の面が（０００１）Ｓｉ面である場合と比較し、ドレイン電極１０とのコンタクト抵抗を小さくすることが可能となるし、ゲート絶縁膜６を熱酸化によって形成する場合の熱酸化速度が速く、かつ、チャネル移動度も高くすることが可能となる。
【００４０】
次に、上記のように構成されるＳｉＣ半導体装置の製造に用いることができるＳｉＣ半導体基板の製造方法について説明する。図２に、本実施形態のＳｉＣ半導体基板の製造工程中の断面図を示し、この図を参照して説明する。
【００４１】
〔図２（ａ）に示す工程〕
まず、高品位かつ表面が平坦で、一面側の面方位が（０００１）Ｓｉ面で他面側の面方位が（０００−１）Ｃ面とされた４Ｈ−ＳｉＣからなる単結晶の二枚のｎ+型ＳｉＣ基板１１、１２を用意する。具体的には、図３（ａ）に示す４Ｈ−ＳｉＣの結晶構造を表した模式図のように、４Ｈ−ＳｉＣは、六方晶構造とされており、ＳｉとＣとが交互に結合されて六角形状をなしている。このため、４Ｈ−ＳｉＣでは、２つの極性面を有しており、一方がＣ原子が主に基板表面から露出させられる（０００−１）Ｃ面、他方がＳｉ原子が主に基板表面から露出させられる（０００１）Ｓｉ面となる。
【００４２】
なお、ｎ+型ＳｉＣ基板１１、１２としては、表面の面方位や裏面の面方位が（０００１）Ｓｉ面や（０００−１）Ｃ面のジャスト面とされたオン基板だけでなく、これらのジャスト面に対してオフ角を有したオフ基板もｎ+型ＳｉＣ基板１１、１２として使用することができる。また、オフ基板の場合において、ｎ+型ＳｉＣ基板１１とｎ+型ＳｉＣ基板１２とで、オフ方向やオフ角度が違っていても良い。
【００４３】
これら二枚のｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面側の表面粗度Ｒａを５ｎｍ以下まで平坦化したのち、ＨＦで表面処理をする。そして、一方のｎ+型ＳｉＣ基板１１の両表面のうち平坦化およびＨＦで表面処理した側の面から水素もしくは希ガスイオンを注入する工程を行う。例えば、加速エネルギー２００ｋｅＶ、ドーズ量２．０×１０17／ｃｍ2でｎ+型ＳｉＣ基板１１の（０００１）Ｓｉ面側に水素もしくは希ガスイオンを注入する。このイオン注入によって、所定深さの位置において水素もしくは希ガスイオンの濃度が最大となるようにすることで、水素もしくは希ガスイオンと結晶欠陥が高密度に偏析するダメージ層１３を形成する。加速エネルギーとドーズ量は必要なダメージ層１３の形成深さによって設定され、上記条件の場合には１．３μｍ程度の深さにダメージ層１３を形成することができる。その後、二枚のｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面同士を向かい合わせて配置する。
【００４４】
なお、イオン注入時にチャネリング防止用のキャップ酸化膜をｎ+型ＳｉＣ基板１１の表面に形成しておき、イオン注入後に除去するようにしても良い。
【００４５】
〔図２（ｂ）に示す工程〕
次に、例えばカーボン製の型を構成する中空円柱状のダイ１４と、ダイ１４の中空部と同径とされた円柱状のパンチ１５を用意する。そして、ダイ１４の中空部内にダメージ層１３を形成しておいたｎ+型ＳｉＣ基板１１ともう一枚のｎ+型ＳｉＣ基板１２を配置する。この後、パンチ１５をｎ+型ＳｉＣ基板１１、１２の両側に配置したのち、１００ｋｇｆ／ｃｍ2の圧力で加圧することで、ｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面同士が貼り合わされる。この加圧の際に、ｎ+型ＳｉＣ基板１１、１２の加熱も同時に行うようにすれば、より強固にｎ+型ＳｉＣ基板１１、１２の貼り合せが行え、後工程で行われる素子形成のための各種工程の際に、貼り合せ面で剥離することをより確実に防ぐことが可能となる。ただし、本実施形態のように、貼り合せ面側を平坦化していれば、加熱を行わなくても貼り合せが可能であるため、加熱工程を省略できるし、加熱工程を行ったときにダメージ層１３で再結合することを防止でき、次の分離工程で確実にダメージ層１３にてｎ+型ＳｉＣ基板１１の剥離が行えるようにできる。
【００４６】
〔図２（ｃ）に示す工程〕
ダイ１４およびパンチ１５にて構成された型から貼り合せ後のｎ+型ＳｉＣ基板１１、１２を取り外す。そして、ｎ+型ＳｉＣ基板１１の一部を分離する分離工程を行う。例えば、取り外したｎ+型ＳｉＣ基板１１、１２を加熱炉に設置し、加熱炉にて９００℃、３０分間の熱処理を行うと、水素イオンが注入されることで結晶欠陥が析出したダメージ層１３においてｎ+型ＳｉＣ基板１１が剥離する。これにより、ｎ+型ＳｉＣ基板１１、１２の厚みが所望の厚さとなり、両面が（０００−１）Ｃ面とされたｎ+型ＳｉＣ基板１が完成する。
【００４７】
具体的には、図３（ｂ）に示す貼り合せ後のｎ+型ＳｉＣ基板１の結晶構造を表した模式図のように、結合界面ではＳｉ原子同士が結合され、露出させられる表面側にＣ原子が配置された構造となる。
【００４８】
〔図２（ｄ）に示す工程〕
このようにして完成したｎ+型ＳｉＣ基板１の一方の表面の上に、低不純物濃度のＳｉＣをエピタキシャル成長して半導体素子の活性領域となるｎ-型ドリフト層２を形成する。このとき、単結晶のｎ+型ＳｉＣ基板１の表面にｎ-型ドリフト層２を形成しているため、ｎ-型ドリフト層２の結晶性はｎ+型ＳｉＣ基板１の結晶性が引き継がれ、ｎ-型ドリフト層２の表面も（０００−１）Ｃ面となる。
【００４９】
このような工程を経て、ｎ+型ＳｉＣ基板１の表面にｎ-型ドリフト層２を形成したのち、周知のデバイス形成プロセスを実施することにより、図１に示した縦型パワーＭＯＳＦＥＴを製造する。すなわち、ｎ-型ドリフト層２に対してマスクを用いた不純物のイオン注入および活性化熱処理を行うことでｐ型ベース領域３およびｎ+型ソース領域４を形成したのち、熱酸化等によってゲート絶縁膜６を形成し、その後、ドープトＰｏｌｙ−Ｓｉの成膜およびパターニングによりゲート電極７を形成する。そして、層間絶縁膜の形成工程、コンタクトホールの形成工程、ソース電極９やゲート配線のパターニング工程、ドレイン電極１０の形成工程等を経ることで、図１に示す縦型パワーＭＯＳＦＥＴが完成する。
【００５０】
以上説明したように、本実施形態では、二枚のｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面同士を貼り合せることにより、両面が（０００−１）Ｃ面のｎ+型ＳｉＣ基板１を製造することができる。これにより、表面と裏面の双方において、所望の極性面を用いることができる化合物半導体基板とすることができる。
【００５１】
また、このように両面が（０００−１）Ｃ面のｎ+型ＳｉＣ基板１を用いて、縦型パワーＭＯＳＦＥＴなどの縦型素子を形成することにより、ｎ+型ＳｉＣ基板１の表面側においては高チャネル移動度が得られ、裏面側においてはドレイン電極１０とＳｉＣ接触面とのコンタクト抵抗を低くすることができる。
【００５２】
（第２実施形態）
本発明の第２実施形態について説明する。図４は、本発明の第２実施形態にかかるＧａＮ半導体基板を用いて縦型ショットキーバリアダイオードを形成したＧａＮ半導体装置の断面図である。
【００５３】
図４に示すように、縦型ショットキーバリアダイオードは、ＧａＮ半導体基板としてｎ+型ＧａＮ基板２１を用いて形成されている。このｎ+型ＧａＮ基板２１は、表面側と裏面側の両面ともに面方位が（０００１）Ｇａ面とされており、第１実施形態で説明したｎ+型ＳｉＣ基板１と同様に、後述するように二枚のｎ+型ＧａＮ基板３１、３２の（０００−１）Ｎ面同士を向かい合わせて貼り合わせることで形成され、露出している両面が共に（０００１）Ｇａ面となるようにしてある。
【００５４】
このｎ+型ＧａＮ基板２１の表面にＧａＮからなるｎ-型エピタキシャル層２２が形成されている。このｎ-型エピタキシャル層２２は、（０００１）Ｇａ面のｎ+型ＧａＮ基板２１の表面に形成されていることから、表面の面方位が（０００１）Ｇａ面となっている。
【００５５】
そして、このｎ-型エピタキシャル層２２の表面に、例えばＡｕにて構成されたショットキー電極２３が形成されており、ｎ+型ＧａＮ基板２１の裏面にはオーミック接触させられたＴｉにて構成された裏面電極２４が形成されている。このような構成により、縦型ショットキーバリアダイオードを備えたＧａＮ半導体装置が構成されている。
【００５６】
このように構成される縦型ショットキーバリアダイオードを備えたＧａＮ半導体装置は、表面側と裏面側の両面ともに面方位が（０００１）Ｇａ面とされたｎ+型ＧａＮ基板２１を用いて形成されている。このため、ｎ+型ＧａＮ基板２１の表面側では良質な結晶品質のｎ-型エピタキシャル層２２を成長させることができ、裏面側では裏面電極２４とＧａＮ表面とのコンタクト抵抗をより小さくすることが可能となる。
【００５７】
次に、上記のように構成されるＧａＮ半導体装置の製造に用いることができるＧａＮ半導体基板の製造方法について説明する。図５に、本実施形態のＧａＮ半導体基板の製造工程中の断面図を示し、この図を参照して説明する。なお、本実施形態のＧａＮ半導体基板の製造方法は、第１実施形態のＳｉＣ半導体基板の製造方法をほぼ共通しているため、異なる部分について主に説明する。
【００５８】
〔図５（ａ）に示す工程〕
まず、高品位かつ表面が平坦で、一面側の面方位が（０００１）Ｇａ面で他面側の面方位が（０００−１）Ｎ面とされた単結晶の二枚のｎ+型ＧａＮ基板３１、３２を用意する。単結晶のＧａＮでは、２つの極性面を有しており、一方がＧａ原子が主に基板表面から露出させられる（０００１）Ｇａ面、他方がＮ原子が主に基板表面から露出させられる（０００−１）Ｎ面となる。
【００５９】
なお、ｎ+型ＧａＮ基板３１、３２としては、表面の面方位や裏面の面方位が（０００１）Ｇａ面や（０００−１）Ｎ面のジャスト面とされたオン基板だけでなく、これらのジャスト面に対してオフ角を有したオフ基板もｎ+型ＧａＮ基板３１、３２として使用することができる。
【００６０】
これら二枚のｎ+型ＧａＮ基板３１、３２の（０００−１）Ｎ面側を表面粗度Ｒａを５ｎｍ以下まで平坦化したのち、ＨＦで表面処理をする。その後、二枚のｎ+型ＧａＮ基板３１、３２の（０００−１）Ｎ面同士を向かい合わせて配置する。
【００６１】
〔図５（ｂ）に示す工程〕
次に、第１実施形態と同様のダイ１４およびパンチ１５を有する型を用いて、ｎ+型ＧａＮ基板３１、３２を（０００−１）Ｎ面同士を向かい合わせた状態で型内に配置する。この後、パンチ１５をｎ+型ＧａＮ基板３１、３２の両側に配置したのち、１０００℃の温度下において、１００ｋｇｆ／ｃｍ2の圧力で加圧することで、ｎ+型ＧａＮ基板３１、３２の（０００−１）Ｎ面同士が貼り合わされる。
【００６２】
〔図５（ｃ）に示す工程〕
ダイ１４およびパンチ１５にて構成された型から貼り合せ後のｎ+型ＧａＮ基板３１、３２を取り外す。そして、ｎ+型ＧａＮ基板３１、３２のうちのいずれか一方の基板を１０μｍ程度の厚さまで研磨することで、ｎ+型ＧａＮ基板３１、３２を合わせた厚みが所望の厚さとなり、両面が（０００１）Ｇａ面とされたｎ+型ＧａＮ基板２１が完成する。
【００６３】
〔図５（ｄ）に示す工程〕
このようにして完成したｎ+型ＧａＮ基板２１の一方の表面の上に、低不純物濃度のＧａＮをエピタキシャル成長してｎ-型エピタキシャル層２２を形成する。このとき、（０００１）Ｇａ面とされたｎ+型ＧａＮ基板２１の表面にｎ-型エピタキシャル層２２を形成しているため、良質な結晶品質でｎ-型エピタキシャル層２２を形成できる。
【００６４】
このような工程を経て、ｎ+型ＧａＮ基板２１の表面にｎ-型エピタキシャル層２２を形成したのち、周知のデバイス形成プロセスを実施することにより、図４に示した縦型ショットキーバリアダイオードを製造する。すなわち、ｎ-型エピタキシャル層２２の表面にＡｕ層を成膜したのちパターニングすることでショットキー電極２３を形成し、さらにｎ+型ＧａＮ基板２１の裏面にＴｉからなる裏面電極２４を形成する。このとき、ｎ+型ＧａＮ基板２１の裏面も（０００１）Ｇａ面にて構成されていることから、裏面電極２４はＧａＮ接触面に対してよりコンタクト抵抗の少ないオーミック接触とすることが可能となる。このようにして、図４に示す縦型ショットキーバリアダイオードが完成する。
【００６５】
以上説明したように、本実施形態では、二枚のｎ+型ＧａＮ基板３１、３２の（０００−１）Ｎ面同士を貼り合せることにより、両面が（０００１）Ｇａ面のｎ+型ＧａＮ基板２１を製造することができる。これにより、表面と裏面の双方において、所望の極性面を用いることができる化合物半導体基板とすることができる。
【００６６】
また、このように両面が（０００１）Ｇａ面のｎ+型ＧａＮ基板２１を用いて、縦型ショットキーバリアダイオードなどの縦型素子を形成することにより、ｎ+型ＧａＮ基板１の表面側では良質な結晶品質のｎ-型エピタキシャル層２２を成長させることができ、裏面側では裏面電極２４とＧａＮ表面とのコンタクト抵抗をより小さくすることが可能となる。
【００６７】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してｎ+型ＳｉＣ基板１の構成および製造方法を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６８】
図６は、本発明の第３実施形態にかかるＳｉＣ半導体基板を用いて縦型パワーＭＯＳＦＥＴを形成したＳｉＣ半導体装置の断面図である。
【００６９】
図６に示すように、本実施形態でも第１実施形態と同様の構造の縦型パワーＭＯＳＦＥＴとしているが、ｎ+型ＳｉＣ基板１として、ｎ+型ＳｉＣ基板１１とｎ+型ＳｉＣ基板１２とを高導電率の導電性接着剤１６にて接着した構造としている。導電性接着剤１６としては、例えば体積抵抗率が１．０×１０-2Ω・ｃｍ程度のカーボン性接着剤を用いることができ、例えば１μｍ程度の厚みとされる。この他の構成については、第１実施形態と同様である。
【００７０】
図７は、本実施形態のＳｉＣ半導体基板の製造工程中の断面図である。この図に示すように、図７（ａ）に示す工程において、第１実施形態で説明した図２（ａ）に示す工程を行う。そして、図７（ｂ）に示す工程において、ｎ+型ＳｉＣ基板１１、１２のうちの一方の（０００１）Ｓｉ面に導電性接着剤１６を塗布したのち、二枚のｎ+型ＳｉＣ基板１１、１２の（０００１）Ｓｉ面同士を向かい合わせて配置し、導電性接着剤１６を介して二枚のｎ+型ＳｉＣ基板１１、１２を貼り合せる。
【００７１】
その後、図７（ｃ）の工程において、第１実施形態で説明した図２（ｃ）に示す工程を行うことで、ｎ+型ＳｉＣ基板１１の一部を分離することで、所望の厚さで、両面が（０００−１）Ｃ面とされたｎ+型ＳｉＣ基板１が完成する。
【００７２】
このように、ｎ+型ＳｉＣ基板１１とｎ+型ＳｉＣ基板１２との間に導電性接着剤１６が配置されたものをｎ+型ＳｉＣ基板１として用いても、第１実施形態と同様の効果を得ることができる。
【００７３】
（他の実施形態）
上記第１、第３実施形態では、４Ｈ−ＳｉＣで構成されたｎ+型ＳｉＣ基板１１、１２を用いる場合について説明したが、４Ｈ−ＳｉＣに限るものではなく、他の結晶構造のＳｉＣを用いても良い。また、ｎ+型ＳｉＣ基板１１が４Ｈ−ＳｉＣ、ｎ+型ＳｉＣ基板１２が６Ｈ−ＳｉＣのように結晶構造が異なるようにしても良い。
【００７４】
上記第１、第３実施形態では、ＳｉＣ半導体基板に対して縦型の半導体素子として縦型パワーＭＯＳＦＥＴを形成する場合について説明したが、他の縦型の半導体素子、例えば第２実施形態で説明したような縦型ショットキーバリアダイオード等を形成することもできる。逆に、第２実施形態では、ＧａＮ半導体基板に対して縦型の半導体素子として縦型ショットキーバリアダイオードを形成する場合について説明したが、他の縦型の半導体素子、例えば第１実施形態で説明したような縦型パワーＭＯＳＦＥＴ等を形成することもできる。
【００７５】
また、上記実施形態では、ｎチャネル型の縦型パワーＭＯＳＦＥＴを例に挙げたため、ｎ+型ＳｉＣ基板１の上にｎ-型ドリフト層２を形成した構造について説明したが、ｎチャネル型の縦型ＩＧＢＴの場合にはｐ+型ＳｉＣ基板とされる。この場合には、ｐ+型ＳｉＣ基板として、両面が（０００−１）Ｃ面となるものを上記のような製造方法によって製造すれば良い。
【００７６】
また、上記第１、第３実施形態ではｎチャネルタイプの縦型パワーＭＯＳＦＥＴを例に挙げたが、各部の導電型を逆にしたｐチャネルタイプの縦型パワーＭＯＳＦＥＴを製造しても良い。勿論、ＩＧＢＴなどの他の縦型の半導体素子についても、２枚の基板それぞれの導電型に拘わらず、上記のような製造方法によってＳｉＣ半導体基板を製造し、それを用いて製造することができる。この際、ｎ+型ＳｉＣ基板１１、１２のいずれか一方をｐ+型ＳｉＣ基板に変更し、導電型が異なるＳｉＣ基板を貼り合わせるようにしても良い。
【００７７】
また、上記第１、第３実施形態では、熱処理によってダメージ層１３の部分でｎ+型ＳｉＣ基板１１の一部を剥離させるようにしたが、何らかの外力を加えることでダメージ層１３からｎ+型ＧａＮ基板３１の一部を分離させることもできる。さらに、ｎ+型ＳｉＣ基板１１にダメージ層１３を形成してこのダメージ層１３で剥離させる場合について説明したが、第２実施形態のようにｎ+型ＧａＮ基板３１の剥離についても、水素もしくは希ガスイオンを注入してダメージ層を形成することで行うことができる。
【００７８】
なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
【符号の説明】
【００７９】
１          ｎ+型ＳｉＣ基板
２          ｎ-型ドリフト層
３          ｐ型ベース領域
４          ｎ+型ソース領域
６          ゲート絶縁膜
７          ゲート電極
９          ソース電極
１０        ドレイン電極
１１、１２  ｎ+型ＳｉＣ基板（第１、第２基板）
１３        ダメージ層
２１        ｎ+型ＧａＮ基板
２２        ｎ-型エピタキシャル層
２３        ショットキー電極
２４        裏面電極
３１、３２  ｎ+型ＧａＮ基板（第１、第２基板）
【図１】
0005343984.tif 000002
【図２】
0005343984.tif 000003
【図３】
0005343984.tif 000004
【図４】
0005343984.tif 000005
【図５】
0005343984.tif 000006
【図６】
0005343984.tif 000007
【図７】
0005343984.tif 000008