(57)【特許請求の範囲】
【請求項１】
主としてセラミックスからなる焼結した素体の表面にガラス粉体層を形成する工程と、
焼成炉内において所定の焼成温度で前記ガラス粉体層を焼成する焼成工程と、
を有し、
前記焼成工程においては、前記所定の焼成温度における焼成炉内の圧力を、室温における焼成炉内の圧力の２．２倍以上３倍以下にして、前記ガラス粉体層を焼成する、
セラミック積層電子部品の製造方法。
【請求項２】
焼成炉内の雰囲気を密封した状態で前記ガラス粉体層を焼成する、
請求項１に記載のセラミック積層電子部品の製造方法。
【請求項３】
前記素体の焼結密度が９０％以下である、
請求項１又は２に記載のセラミック積層電子部品の製造方法。
【請求項４】
酸化性ガスの雰囲気下で前記ガラス粉体層を焼成する、
請求項１〜３のいずれかに記載のセラミック積層電子部品の製造方法。
【請求項５】
前記焼成工程においては、前記焼成炉内の圧力を温度上昇に比例して直線的に上昇させる、
請求項１〜４のいずれかに記載のセラミック積層電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックスを主組成（主成分）とした素体を備えるセラミック積層電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタやそれらの複合体からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。通常、素体の端面には内部電極が露出しており、その素体の端面に、内部電極に接続する下地電極を形成した後に、下地電極上に、めっきにより例えばＮｉ層およびＳｎ層からなる端子電極が形成される。セラミック積層電子部品の（焼結後又は焼成後の）素体は、例えば積層セラミックＰＴＣ、低誘電率フェライト材料のように多孔質状であることがあり、この場合素体の端面の下地電極に端子電極をめっきにより形成する際に、めっき液がその素体に侵入し、内部電極から給電されて多孔質体である素体の空隙内部にめっきが付着して絶縁抵抗（ＩＲ）が低下するという問題がある。
【０００３】
このような素体が多孔質であることに起因する問題を解消するための技術の１つとして、素体の表面をガラスにより被覆する技術が提案されている（特許文献１参照）。この特許文献１に開示された技術は、ガラス水溶液中にセラミックＰＴＣ素子を浸漬して液状のガラス被膜を形成した後、当該ガラス被膜を大気中にて６００℃で焼成して、セラミックＰＴＣ素子の素体の表層にガラス層を形成せしめるものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１２８４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、この方法では、焼成時の熱により、ガラス水溶液中の水分が蒸発して多孔質状の素体の空隙にたまり、またこれが膨張して液状のガラス被膜を突き破って外部へ放出されてしまい、焼成後のガラス層にピンホールが発生する可能性があり、こうしてガラス層に生じたピンホールは、めっき液の侵入経路となり得るので、ＩＲ不良の原因となる。
【０００６】
そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、ピンホールを生じること無くガラス層を形成することができるセラミック積層電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明のセラミック積層電子部品の製造方法は、主としてセラミックスからなる焼結した素体の表面にガラス粉体層を形成する工程と、焼成炉内において所定の焼成温度でガラス粉体層を焼成する焼成工程とを有し、焼成工程においては、所定の焼成温度における焼成炉内の圧力を、室温における焼成炉内の圧力の２．２倍以上にしてガラス粉体層を焼成する。
【０００８】
本願発明者らは、焼成工程において、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の２．２倍以上にしてガラス粉体層を焼成することにより、ガラス層へのピンホールの発生を有意に抑制することができることを見出した。これは以下の理由によるものと考えられる。すなわち、多孔質の素体の焼成を行う場合、素体の空隙内部にあるガスの圧力が温度上昇と共に増大する。焼成時のガラス層は高粘度ではあるが溶融しており、素体内部のガス圧力が大きくなるとガラス層を突き破ってガスが噴出し、ピンホールが形成されるものと考えられる。これに対し、本発明では、焼成温度での炉内圧力を一定値以上に高めることにより、空隙内部のガスの噴出が防止され、その結果、ピンホールの生成が抑制されるものと考えられる（但し、作用はこれに限定されない）。
【０００９】
例えば、焼成炉内の雰囲気を密封した状態でガラス粉体層を焼成する。これにより、通常ガラスの焼成温度は３５０℃以上であるので、ボイルシャルルの法則により焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の２．２倍以上にすることができ、ガラス層へのピンホールの生成が有意に抑制され得る。
【００１０】
本発明の効果は、素体の焼結密度が低い多孔質体の場合に特に顕著であり、例えば、素体の焼結密度が９０％以下である。
【００１１】
好ましくは、酸化性ガスの雰囲気下で焼成する。これにより、焼成工程においてセラミック積層電子部品の素体が還元されることが防止され、セラミック積層電子部品の特性の変動が抑制される。酸化性ガスの例として酸素ガス、酸素と窒素の混合ガス、酸素とＡｒ等の不活性ガスの混合ガス、オゾンガス、ＮＯｘ（ｘ＞１）、ＳＯｘ（ｘ＞２）、水蒸気等が挙げられる。
【発明の効果】
【００１２】
本発明のセラミック積層電子部品の製造方法によれば、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の２．２倍以上にして焼成することにより、素体の空隙内部のガスの噴出を防止して、ガラス層へのピンホールの発生を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態のセラミックＰＴＣ素子の概略構造を示す断面図である。
【図２】本実施形態のセラミックＰＴＣ素子の概略構造を示す断面図である。
【図３】セラミックＰＴＣ素子を製造する手順の一例を示す工程図である。
【図４】セラミックＰＴＣ素子の素体表面の空隙を示す平面図である。
【図５】セラミックＰＴＣ素子を製造する手順の一例を示す工程図である。
【図６】セラミックＰＴＣ素子を製造する手順の一例を示す工程図である。
【図７】焼成炉の構成を示す図である。
【図８】焼成温度での炉内圧力とピンホール密度との関係を示す図である。
【図９】焼成温度での炉内圧力とピンホール密度との関係を示す図である。
【図１０】焼成温度での炉内圧力とピンホール密度との関係を示す図である。
【図１１】焼成温度での炉内圧力とピンホール密度との関係を示す図である。
【図１２】焼成温度での炉内圧力とピンホール密度との関係を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１５】
図１は、セラミック積層電子部品の概略構造を示す断面図である。セラミック積層電子部品１は、セラミックスからなる素体２と、素体２内に形成された複数の内部電極３とを含む積層体４を有するＰＴＣサーミスタであり、換言すれば、素体２と内部電極３が積層された単位構造を少なくとも１つ備えたものである。より具体的には、積層体４の一方の側面に露出した端部を有する内部電極３と、積層体４の他方の側面に露出した端部を有する内部電極３とが交互に積層されている。
【００１６】
積層体４の両側面を除く表面にはガラス層５が形成されている。図示はしないが、ガラス層５のガラス成分の一部は積層体４の表層に浸透している。
【００１７】
積層体４の両側面には、それらの側面を覆うように下地電極６が設けられており、各下地電極６は、積層体４の一方の側面から露出した内部電極３の群、あるいは積層体４の他方の面から露出した内部電極３の群に電気的に接続されている。
【００１８】
下地電極６の外側には、さらに、めっきにより端子電極７が形成されている。これらの端子電極７と、例えば、配線基板上の電極とがはんだ等により接合される。各端子電極７は、例えば、下地電極６側から積層形成されたＮｉ層７ａおよびＳｎ層７ｂを含む２層構造を有する。Ｎｉ層７ａは、Ｓｎ層７ｂと下地電極６との接触を防止して、Ｓｎによる下地電極６の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば２μｍ程度である。また、Ｓｎ層７ｂは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度とされる。
【００１９】
素体２はセラミックスからなり、具体的には、半導体セラミックス、誘電体セラミックス及び磁性体セラミックスからなるものである。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、チタン酸ストロンチウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。
【００２０】
素体２を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。
【００２１】
一方、内部電極３には、素体２との間での確実なオーミック接触を可能とする点から、Ａｇ、Ｎｉ、Ｃｕ、またはＡｌ等を主成分とする材料が用いられ、これらの合金または複合材料であってもよい。
【００２２】
他方、下地電極６は、例えば、積層体４の側面への導電性ペーストの塗布および焼成により得られる。下地電極６を形成するための導電性ペーストとしては、主として、ガラス粉末と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極６が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。
【００２３】
例えば、下地電極６は、金属成分としてＡｇ、および、Ｚｎを含むものであり、このＺｎが、内部電極３の構成成分であるＮｉ、Ｃｕ、またはＡｌと、下地電極６に含まれるＡｇとの接合部位に介在して双方と合金を形成することにより、接触抵抗が減少し、内部電極３と下地電極６との間の接合面積が増大され、これにより、接続抵抗を十分に低下させることができるとともに、内部電極３と下地電極６との機械的な接合強度をも高めることが可能となる。
【００２４】
また、図２に示すように、下地電極６を２層化することも好ましく行われる。上記のＡｇ及びＺｎからなる下地電極層６ａの上にＡｇ単体からなる緻密な下地電極層６ｂを形成することが好ましく行われる。Ａｇ及びＺｎ層からなる下地電極層６ａは焼成時に合金化するが、この段階でカーケンダル現象により空隙（カーケンダルボイド）が発生する傾向にあり、このまま湿式めっきを行って端子電極７を形成すると空隙よりめっき液が素体内部に浸入し、これが多孔質体内部に残留して信頼性に重大な不具合を発生させる。Ａｇ及びＺｎからなる下地電極層６ａの上にＡｇ単体からなる緻密な下地電極層６ｂを形成すると、たとえＡｇ及びＺｎからなる下地電極層６ａに開口を持つ空隙部が発生していても端子電極のめっき中に素体内部にめっき液が浸入することを防止することが可能であり、信頼性に優れたセラミック積層電子部品を構成することができる。下地電極層６ｂのフリット量は緻密性を確保する為にできるだけ少ないほうが好ましく、８％以下、さらに好ましくは５％以下、最も好ましいのは３％以下である。また銀粉の平均粒径は電極の緻密性を向上させる為に１μm以下が好ましい。
【００２５】
次に、上記の本実施形態に係るセラミック積層電子部品１の製造方法について、図３〜図６を参照して説明する。図３〜図６は、セラミック積層電子部品１を製造する手順の一例を示す工程図である。
【００２６】
まず、図３に示すように、素体２と内部電極３との積層構造からなる積層体４を形成する。積層体４は、例えば以下のようにして製造される。セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。続いて、セラミックグリーンシート上に、金属粉と、バインダ樹脂と、溶剤とを含有する導電性ペーストを印刷することにより、内部電極３のパターンを形成する。さらに、続いて、内部電極３が形成された複数の素体２と内部電極３が形成されていない複数の素体２とを交互に積層し、それを更に加圧して積層構造体を得る。それから、積層構造体を切断することにより個々の積層体４に分割する。これにより、切断後の積層体４の側面からは、内部電極３の端部が露出した状態となる。次に、積層体４を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体４が得られる。
【００２７】
図４は、素体２の表面を示す平面図である。焼結体となった素体２は、積層セラミックＰＴＣ、低誘電率フェライト素体のように多孔質状である場合があり、その表面および内部には、多数の空隙２ａが形成されている。
【００２８】
次に、図５に示すように、素体２の全面に、ガラス粉末、バインダ樹脂及び溶剤を含むガラススラリーを塗布して積層体４の表層にガラス粉末層５ａを形成する。
【００２９】
続いて、図６に示すように、ガラス粉末層５ａを焼成する。この焼成により、素体２上には、緻密で高密度のガラス層５が形成される。ガラス粉末層５ａの焼成工程において、ガラス粉体層５ａが形成された素体２を焼成炉に搬入し、焼成炉内の温度を上昇させて所定の焼成温度でガラス粉体層を焼成する。本実施形態では、この焼成工程において、焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の２．２倍以上にして焼成する。
【００３０】
図７は、焼成炉の概略構成を示す図である。
図７に示すように、焼成炉１０１には、流量調整バルブ１０２を介してガス供給源１０３が接続されている。また、圧力調整バルブ１０４を介して排気ポンプ１０５が接続されている。さらに、焼成炉１０１には、焼成炉内の圧力を計測する圧力計１０６が設けられている。
【００３１】
ガス供給源１０３は、所望の圧力のガスを供給するものであり、ガス供給源１０３により供給されるガスの流量は流量調整バルブ１０２により調整される。ガス供給源１０３は、好ましくは、酸化性ガスを供給する。酸化性ガスの例として酸素ガス、酸素と窒素の混合ガス、酸素とＡｒ等の不活性ガスの混合ガス、オゾンガス、ＮＯｘ（ｘ＞１）、ＳＯｘ（ｘ＞２）、水蒸気等が挙げられる。
【００３２】
排気ポンプ１０５は、例えば、メカニカルブースターポンプからなる。排気ポンプ１０５による排気量は、圧力調整バルブ１０４の開度を調整することにより調整される。
【００３３】
上記構成の焼成炉１０１では、流量調整バルブ１０２及び圧力調整バルブ１０４を調整することにより、焼成炉１０１内に酸化性ガスを供給しつつ、焼成炉１０１内の圧力が所望の圧力に調整される。
【００３４】
本実施形態では、上述した焼成炉１０１を用いて、焼成温度での焼成炉内の圧力が室温での焼成炉内の圧力に対して一定値以上になるように調整して、ガラス粉末層５ａを焼成し、ガラス層５を形成する。
【００３５】
以降の工程としては、素体２の側面に形成されたガラス層５を除去した後に、素体２の側面に下地電極６を形成する（図１参照）。下地電極６の形成では、素体２の側面に、金属粉と、有機バインダと、ガラスフリットと、溶剤とを含む導電性ペーストを塗布し乾燥した後に焼成する。このときの焼成により、下地電極に含まれる有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極６が形成される。
【００３６】
続いて、下地電極６の表面に、電気めっきによりＮｉ層７ａおよびＳｎ層７ｂを順次堆積させて端子電極７を形成する。例えば、Ｎｉ層７ａの形成では、バレルめっき方式を採用し、ワット系の浴を用いてＮｉを２μｍ析出させる。また、Ｓｎ層７ｂの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Ｓｎを４μｍ析出させる。以上により、セラミック積層電子部品１が製造される（図１参照）。
【００３７】
以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。下記の実施例では、セラミック積層電子部品１として積層ＰＴＣを形成した。
【００３８】
（実施例１）
Φ２００のバレルスプレー装置で、外形が１．６×０．８×０．８ｍｍであり、素体の焼結密度が８０，８５，９０，９５％の積層ＰＴＣのガラスコーティングを行った。まず、ガラス転移温度：４５０℃、軟化温度：５２０℃であり平均粒径が１．２μｍのガラス粉末を作製し、当該ガラス粉末とポリビニルアルコール樹脂とを９５：５の重量比で混合した。さらに、得られた固形成分（ガラス粉末及びポリビニルアルコールの混合物）と溶剤とを２．５：９７．５の重量比で混合し、１６時間ボールミルでかき混ぜた。溶剤としては、水とエタノールを８：２で混合したものを用いた。次に、バレルスプレー装置にチップを９００ｇ投入し、チップ表面にガラス塗膜（ガラス粉末層）を形成した。温風温度７０℃、バレルの回転スピードは５ｒｐｍ（周速０．０５ｍ／ｓ）でスラリー吐出量、コーティング時間は適宜調整した。コーティング後にチップの固着及びコーナー部の露出は発生しなかった。このときチップ表面の平坦部のガラス粉末層の厚さは平均で７μｍであった。
【００３９】
次に得られたチップを１００個づつ５５０℃で焼成した。温度上昇及び降下の速さは５ｄｅｇ／ｍｉｎであり、５５０℃で１０分間、この温度を保持している。ここで室温での炉内の圧力は１気圧にして、焼成温度（５５０℃）での炉内の圧力を１〜３気圧まで０．２気圧きざみに変化させた。炉内の圧力は温度上昇に比例して直線的に上昇させ、焼成温度で規定の圧力になるように調整した。炉内の圧力調整は排気側を排気ポンプ１０５で排気した状態で、ガス供給源１０３の圧力を５５０℃での炉内留部圧力より高くして、流量調整バルブ１０２を調整することによりエアーを１００ｍｌ／ｍｉｎの割合で供給し、排気側の圧力調整バルブ１０４の開度を自動調節することで行った（図７参照）。焼成後のガラス層の厚さは５μｍであった。焼成後のチップを各５個ランダムに選び各チップの平坦面で１ｍｍ2の面積を５００倍のＳＥＭで観察し、ピンホール数を調査した。結果を表１及び図８に示す。
【００４０】
【表１】
0005218499.tif 000002
【００４１】
表１及び図８に示すように、焼成温度での炉内圧力／室温での炉内圧力が２．２を下回るとピンホールが発生し、焼成温度での炉内圧力が小さくなるにつれて急速に増大することが判明した。また素体の焼結密度が９０％を下回るとピンホールの発生が急増することが判明した。また焼成温度での炉内圧力が１気圧の場合が焼成炉の一部を開放して焼成を行う最もよく知られた場合であるがこの場合はピンホールの発生が最も激しいことが判明した。
【００４２】
次に内部電極が露出している面にブラスト処理を施してこの面のガラス層を除去し、次にこの面にＡｇ６０ｗｔ％、Ｚｎ３０ｗｔ％、残部ガラスの導電性ペーストを塗布して５００℃で焼成して下地電極を形成した。そののちにこのチップの下地電極上に湿式バレルめっき法にて２μｍのＮｉ層、４μｍのＳｎ層を形成した。めっき後のチップの外観を調査するとガラス層にピンホールの発生する焼成条件でガラス層を形成したサンプルには素体上にめっき付着が見られたが、ピンホールの発生しない条件で焼成したサンプルには見られなかった。
【００４３】
（実施例２）
実施例１で室温での炉内の圧力を０．５気圧にして同様の検討を行った。結果を表２及び図９に示す。
【００４４】
【表２】
0005218499.tif 000003
【００４５】
表２及び図９に示すように、実施例１と同様に焼成温度での炉内圧力／室温での炉内圧力が２．２を下回るとピンホールが発生し、焼成温度の炉内圧力が小さくなるにつれて急速に増大することが判明した。また素体の焼結密度が９０％を下回るとピンホールの発生が急増することが判明した。
【００４６】
（実施例３）
焼成炉を密封して状態で焼成した以外は実施例１と同様にして積層ＰＴＣを製造した。この場合焼成温度での炉内の圧力は２．８気圧であった。この場合、素体の焼結密度が８０，８５，９０，９５％の積層ＰＴＣ全てにおいてピンホールの発生は見られなかった。
【００４７】
（比較例１）
ガラス層の厚さが焼成後に２μｍになるように調整した以外は、実施例１と同様にして積層ＰＴＣを製造した。この場合全てのサンプルでピンホールが発生した。これは多孔質体の場合、焼成時にガラスが一部素体内部に吸収される為に、膜厚が２μｍ以下であると、ガラス層の連続性が保証されないことによると考えられる。
【００４８】
（比較例２）
積層ＰＴＣのチップをＮａ−Ｓｉ−Ｏ2系のガラス水溶液中に６０分間浸漬した後、大気中で６００℃で焼成した。この場合素体表面を観察すると１μｍ以下の微細なピンホールが多数発生しており、チップを湿式めっきすると素体の全面にめっきが付着した。これは加熱時に素体内部に浸透したガラス成分から水分が蒸発するがこのときの水蒸気のガス抜けの経路がピンホールになっていること、また表層のガラス層の厚さが１μｍ以下であり、連続性に乏しいことによると考えられる。
【００４９】
（比較例３）
真空中で焼成した以外は、実施例１と同様にして積層ＰＴＣを製造した。この場合どのサンプルにもピンホールの発生は見られなかったが、焼成後の全てのサンプルで抵抗ジャンプが１．５桁以下になっていた。これは真空中で加熱したので多孔質体である素体の表面が還元されたことによると考えられる。
【００５０】
（実施例４）
実施例１でガラスをＡ：ビスマス系の軟化温度が４７０℃のもの、Ｂ：亜鉛系の軟化温度が５７０℃のもの、Ｃ：シリカ系で軟化温度が６７０℃のものの３種類を用意し、それぞれ５００℃、６００℃、７００℃で焼成した。Ａの結果を表３及び図１０に示し、Ｂの結果を表４及び図１１に示し、Ｃの結果を表５及び図１２に示す。
【００５１】
【表３】
0005218499.tif 000004
【００５２】
【表４】
0005218499.tif 000005
【００５３】
【表５】
0005218499.tif 000006
【００５４】
表３〜表５及び図１０〜図１２に示すように、ガラスの焼成温度が変わっても同様の結果が得られた。
【００５５】
以上のように、本実施例により、以下の知見が得られる。
【００５６】
焼成温度での焼成炉内の圧力を室温での焼成炉内の圧力の２．２倍以上にして焼成することにより、ガラス層へのピンホールの発生を有意に抑制することができる。これは以下の理由によるものと考えられる。多孔質の素体の焼成を行う場合、素体の空隙内部にあるガスの圧力が温度上昇と共に増大する。焼成時のガラス層は高粘度ではあるが溶融しており、素体内部のガス圧力が大きくなるとガラス層を突き破ってガスが噴出し、ピンホールが形成されるものと考えられる。焼成温度での炉内圧力を一定値以上に高めることにより、空隙内部のガスの噴出を防止して、ピンホールの生成を抑制していると考えられる。
【００５７】
そして、上記の本実施例の効果は素体の焼結密度が低く多孔質体の場合に特に顕著であることが判明した。
【００５８】
さらに、焼成温度での炉内圧力は室温での炉内圧力の１０倍以下にすることが好ましいことが判明した。焼成温度での焼成炉内の圧力が室温での焼成炉内の圧力の１０倍を超えると、焼成時にガラスが素体内部に深く浸透しすぎて、表面のガラス厚が２μｍを切り、ピンホールが発生してしまうからである。
【００５９】
また、ガラス層の膜厚は２より大きく１０μｍ以下が好ましいことが判明した。膜厚が２μｍ以下になるとピンホールが増加する。またガラス層の膜厚が１０μｍを越えるとガラスと素体の熱応力が大きくなり、ガラス層もしくは素体にクラックが発生することがある。またガラス層の膜厚が１０μｍを超えると生産性が低下するという不利益がある。
【産業上の利用可能性】
【００６０】
本発明のセラミック積層電子部品の製造方法は、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品の製造に広く利用することができる。
【符号の説明】
【００６１】
１…セラミック積層電子部品、２…素体、２ａ…空隙、３…内部電極、４…積層体（焼結体）、５ａ…ガラス粉末層、５…ガラス層、６…下地電極、６ａ…下地電極層、６ｂ…下地電極層、７…端子電極、７ａ…Ｎｉ層、７ｂ…Ｓｎ層、１０１…焼成炉、１０２…流量調整バルブ、１０３…ガス供給源、１０４…圧力調整バルブ、１０５…排気ポンプ、１０６…圧力計。
【図１】
0005218499.tif 000007
【図２】
0005218499.tif 000008
【図３】
0005218499.tif 000009
【図４】
0005218499.tif 000010
【図５】
0005218499.tif 000011
【図６】
0005218499.tif 000012
【図７】
0005218499.tif 000013
【図８】
0005218499.tif 000014
【図９】
0005218499.tif 000015
【図１０】
0005218499.tif 000016
【図１１】
0005218499.tif 000017
【図１２】
0005218499.tif 000018