(57)【特許請求の範囲】
【請求項１】
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス発光部を駆動するための駆動回路を用いて、
（ａ）第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を、少なくとも１回行い、その後、
（ｃ）書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程を備えており、
前記工程（ａ）乃至工程（ｃ）を、少なくとも連続した３つの走査期間に亙って行うと共に、
各走査期間において、データ線に、第１ノード初期化電圧を印加し、次いで、第１ノード初期化電圧に代えて映像信号を印加し、
前記工程（ａ）において、オン状態の書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、
前記工程（ｂ）において、オン状態の書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を保った状態とする、
有機エレクトロルミネッセンス発光部の駆動方法であって、
前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に、前記工程（ｂ）において第１ノードに印加される第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、１走査期間に亙り書込みトランジスタをオフ状態とし、以て、第２ノードの電位を上昇させ、併せて、浮遊状態の第１ノードの電位を上昇させる補助ブートストラップ処理を、少なくとも１回行う、
ことを特徴とする有機エレクトロルミネッセンス発光部の駆動方法。
【請求項２】
前記工程（ａ）において、駆動トランジスタを介して、電源部から第２ノード初期化電圧を第２ノードに印加し、以て、第２ノードの電位を初期化することを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項３】
駆動回路は、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１トランジスタ、並びに、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２トランジスタ、
を更に備えており、
第１トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第１トランジスタ制御線に接続されており、
第２トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２トランジスタ制御線に接続されており、
前記工程（ａ）において、第１トランジスタ制御線からの信号により第１トランジスタのオフ状態を保った状態で、第２トランジスタ制御線からの信号によりオン状態とされた第２トランジスタを介して、第２ノード初期化電圧供給線から第２ノード初期化電圧を第２ノードに印加し、次いで、第２トランジスタ制御線からの信号により第２トランジスタをオフ状態とし、以て、第２ノードの電位を初期化し、
前記工程（ｂ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電源部と導通させる、
ことを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項４】
駆動回路は、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１トランジスタ、
を更に備えており、
第１トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第１トランジスタ制御線に接続されており、
前記工程（ａ）において、第１トランジスタ制御線からの信号により第１トランジスタのオフ状態を保った状態で、第１ノードに印加される第１ノード初期化電圧の値を変化させ、以て、第１ノードの電位の変化に応じて第２ノードの電位を変化させることにより第２ノードの電位を初期化し、
前記工程（ｂ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電源部と導通させる、
ことを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と呼ぶ場合がある）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）を駆動するための回路として、５つのトランジスタと１つの容量部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。５Ｔｒ／１Ｃ駆動回路は、図２２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲD、第１トランジスタＴＲ1、第２トランジスタＴＲ2、第３トランジスタＴＲ3の５つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。ここで、駆動トランジスタＴＲDの片側のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
例えば、各トランジスタはｎチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰのアノード電極は、駆動トランジスタＴＲDの片側のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの容量を表す。
【０００５】
有機ＥＬ表示装置は、図２３に概念図を示すように、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている有機ＥＬ素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
（６）電源部１００、
（７）第１トランジスタ制御回路１１１、
（８）第２トランジスタ制御回路１１２、並びに、
（９）第３トランジスタ制御回路１１３、
を備えている。尚、図２３においては、便宜のため３×３個の有機ＥＬ素子１０を示したが、これは単なる例示に過ぎない。
【０００６】
各有機ＥＬ素子１０における駆動のタイミングチャートを模式的に図２４に示し、各トランジスタのオン／オフ状態等を模式的に図２５の（Ａ）〜（Ｄ）及び図２６の（Ａ）〜（Ｅ）に示す。図２４に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第２トランジスタ制御回路１１２及び第３トランジスタ制御回路１１３の動作に基づき、第２トランジスタ制御線ＡＺ2及び第３トランジスタ制御線ＡＺ3をハイレベルとする。これにより、図２５の（Ｂ）に示すように、第２トランジスタＴＲ2及び第３トランジスタＴＲ3をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の電位差が、駆動トランジスタＴＲDの閾値電圧Ｖth（例えば、３ボルト）以上となる。駆動トランジスタＴＲDはオン状態である。
【０００７】
次いで、図２４に示すように、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。［期間−ＴＰ（５）1］の完了以前において、第２トランジスタ制御線ＡＺ2をローレベルとすることによって、図２５の（Ｃ）に示すように、第２トランジスタＴＲ2をオフ状態とする。第３トランジスタＴＲ3のオン状態を維持したまま、［期間−ＴＰ（５）2］の始期において第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1をハイレベルとする。これにより、図２５の（Ｄ）に示すように、第１トランジスタＴＲ1をオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第３トランジスタＴＲ3のオン状態を維持したまま、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1をローレベルとし、図２６の（Ａ）に示すように、第１トランジスタＴＲ1をオフ状態とする。次に、［期間−ＴＰ（５）4］において、第３トランジスタ制御回路１１３の動作に基づき第３トランジスタ制御線ＡＺ3をローレベルとすることによって、図２６の（Ｂ）に示すように、第３トランジスタＴＲ3をオフ状態とする。
【０００８】
次いで、図２４に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴＲDに対する書込み処理を行う。具体的には、図２６の（Ｃ）に示すように、第１トランジスタＴＲ1、第２トランジスタＴＲ2、及び、第３トランジスタＴＲ3のオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDにおけるゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの容量ＣELの容量の値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの容量ＣELの容量の値は、容量部Ｃ1の容量の値及び駆動トランジスタＴＲDの寄生容量の容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
【０００９】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）    （Ａ）
【００１０】
その後、図２４に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの発光部ＥＬＰ側のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図２６の（Ｄ）に示すように書込みトランジスタＴＲWのオン状態を維持したまま、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタＴＲ1をオン状態とし、次いで、所定の時間（ｔ0）が経過した後、書込みトランジスタＴＲWをオフ状態とする。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの発光部ＥＬＰ側のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの発光部ＥＬＰ側のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１１】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１２】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、書込みトランジスタＴＲWがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極は浮遊状態となる一方、第１トランジスタＴＲ1はオン状態を維持しており、第１トランジスタＴＲ1の一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電源部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、図２４に示すように、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、以下の式（Ｃ）で表すことができる。図２６の（Ｅ）に示すように、発光部ＥＬＰにはドレイン電流Ｉdsが流れる。そして、発光部ＥＬＰは、ドレイン電流Ｉdsの値に応じた輝度で発光する。
【００１３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （Ｃ）
【００１４】
【特許文献１】特開２００６−２１５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
閾値電圧キャンセル処理を終了させる迄に、駆動回路を構成するトランジスタのオン状態／オフ状態の切替えが必要である。しかしながら、トランジスタのオン状態／オフ状態の切替の回数に応じて、走査回路等で消費される電力が増加する。また、図２２に示す駆動回路は、発光部ＥＬＰを発光させるために必要な駆動トランジスタと映像信号書込みトランジスタの他、更に３つのトランジスタを必要とし、駆動回路の構成が複雑である。有機ＥＬ表示装置の製造の容易化や歩留まりの向上等を図る観点からは、有機ＥＬ素子の駆動回路の構成は簡単であることが望ましい。
【００１６】
従って、本発明の目的は、駆動回路の構成を簡便なものとすることができ、閾値電圧キャンセル処理に支障を与えることなく駆動回路を構成するトランジスタのオン状態／オフ状態の切替えの回数を削減することができる有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法である。
【００１８】
本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
（ａ）第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を、少なくとも１回行い、その後、
（ｃ）書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程を備えており、
前記工程（ａ）乃至工程（ｃ）を、少なくとも連続した３つの走査期間に亙って行うと共に、
各走査期間において、データ線に、第１ノード初期化電圧を印加し、次いで、第１ノード初期化電圧に代えて映像信号を印加し、
前記工程（ａ）において、オン状態の書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、
前記工程（ｂ）において、オン状態の書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を保った状態とする、
有機エレクトロルミネッセンス発光部の駆動方法である。
【００１９】
そして、本発明の有機エレクトロルミネッセンス発光部の駆動方法は、前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に、前記工程（ｂ）において第１ノードに印加される第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、１走査期間に亙り書込みトランジスタをオフ状態とし、以て、第２ノードの電位を上昇させ、併せて、浮遊状態の第１ノードの電位を上昇させる補助ブートストラップ処理を、少なくとも１回行うことを特徴とする。
【００２０】
そして、本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、単に、本発明の駆動方法と呼ぶ場合がある）にあっては、前記工程（ａ）において、駆動トランジスタを介して、電源部から第２ノード初期化電圧を第２ノードに印加し、以て、第２ノードの電位を初期化する構成とすることができる。
【００２１】
あるいは又、本発明の駆動方法にあっては、
駆動回路は、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１トランジスタ、並びに、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２トランジスタ、
を更に備えており、
第１トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第１トランジスタ制御線に接続されており、
第２トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２トランジスタ制御線に接続されている、
構成とすることができる。
【００２２】
そして、前記工程（ａ）において、第１トランジスタ制御線からの信号により第１トランジスタのオフ状態を保った状態で、第２トランジスタ制御線からの信号によりオン状態とされた第２トランジスタを介して、第２ノード初期化電圧供給線から第２ノード初期化電圧を第２ノードに印加し、次いで、第２トランジスタ制御線からの信号により第２トランジスタをオフ状態とし、以て、第２ノードの電位を初期化し、
前記工程（ｂ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電源部と導通させる構成とすることができる。
【００２３】
あるいは又、本発明の駆動方法にあっては、
駆動回路は、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１トランジスタ、
を更に備えており、
第１トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第１トランジスタ制御線に接続されている、
構成とすることができる。
【００２４】
そして、前記工程（ａ）において、第１トランジスタ制御線からの信号により第１トランジスタのオフ状態を保った状態で、第１ノードに印加される第１ノード初期化電圧の値を変化させ、以て、第１ノードの電位の変化に応じて第２ノードの電位を変化させることにより第２ノードの電位を初期化し、
前記工程（ｂ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電源部と導通させる構成とすることができる。
【００２５】
本発明の駆動方法にあっては、前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に、補助ブートストラップ処理を少なくとも１回行う。補助ブートストラップ処理においては１走査期間に亙り書込みトランジスタをオフ状態とする。従って、後述するように、補助ブートストラップ処理を含まない駆動方法に対して、駆動回路を構成するトランジスタのオン状態／オフ状態の切替えの回数を削減することができる。また、補助ブートストラップ処理の後に閾値電圧キャンセル処理を行うと、第２ノードの電位は、基本的には補助ブートストラップ処理により上昇した電位に引き続き、目標とする電位（より具体的には、前記工程（ｂ）において第１ノードに印加される第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に対応する電位）に向かって変化する。従って、補助ブートストラップ処理によって必要以上に第２ノードの電位が上昇しない限り、閾値電圧キャンセル処理の動作に支障を来すことはない。尚、補助ブートストラップ処理においては浮遊状態の第１ノードの電位も上昇する。しかしながら、閾値電圧キャンセル処理においてはデータ線から第１ノードに第１ノード初期化電圧を印加する。従って、補助ブートストラップ処理において浮遊状態の第１ノードの電位が上昇しても、閾値電圧キャンセル処理の動作に支障を来すことはない。
【００２６】
閾値電圧キャンセル処理にあっては、第１ノードの電位（換言すれば、第１ノード初期化電圧）から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧（例えば２０ボルト）が電源部から駆動トランジスタの一方のソース／ドレイン領域に印加される。補助ブートストラップ処理においても、同様の電圧が電源部から駆動トランジスタの一方のソース／ドレイン領域に印加される。ここで、第１ノードに第１ノード初期化電圧（例えば０ボルト）といった低い電圧が印加された状態における第２ノードの電位の上昇の速さと、第１ノードが浮遊状態にあるときの第２ノードの電位の上昇の速さを比較すると、定性的には、後者の方が速い。従って、補助ブートストラップ処理を行うことにより、第２ノードの電位をより速く上昇させることができるので、結果としてより短い時間で閾値電圧キャンセル処理を行うことができるといった利点も有する。
【００２７】
本発明の駆動方法にあっては、前記工程（ａ）乃至工程（ｃ）を、連続した３つの走査期間に亙って行う構成であってもよいし、連続した３つの走査期間を越える期間に亙って行う構成であってもよい。前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に行う補助ブートストラップ処理の回数は、例えば、本発明の駆動方法が適用される有機エレクトロルミネッセンス表示装置の設計に応じて適宜設定すればよい。また、補助ブートストラップ処理を複数回行う構成にあっては、補助ブートストラップ処理を複数回連続して行う構成であってもよいし、補助ブートストラップ処理と補助ブートストラップ処理との間に、他の処理を行う構成であってもよい。例えば、初期化の後に１回目の閾値電圧キャンセル処理を行い、次いで、補助ブートストラップ処理を２回続けて行い、その後、書込み処理の直前に行う閾値電圧キャンセル処理を施す、という構成とすることができる。あるいは又、初期化の後に１回目の閾値電圧キャンセル処理を行い、次いで、補助ブートストラップ処理を１回行い、その後、２回目の閾値電圧キャンセル処理を行い、次いで、補助ブートストラップ処理を１回行い、その後、書込み処理の直前に行う閾値電圧キャンセル処理を施すといった構成を例示することができる。どのような順序で補助ブートストラップ処理を複数回行うかは、本発明の駆動方法が適用される有機エレクトロルミネッセンス表示装置の設計に応じて適宜設定すればよい。
【００２８】
本発明の駆動方法が適用される有機エレクトロルミネッセンス表示装置は、例えば、
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備えている構成とすることができる。本発明の駆動方法にあっては、所定の走査期間において、データ線に、第１ノード初期化電圧を印加し、次いで、第１ノード初期化電圧に代えて映像信号を印加する。前記工程（ａ）を行うにあたり、データ線に印加される電圧が第１ノード初期化電圧に切り替わるのを待って書込みトランジスタをオン状態とする構成とすることができる。あるいは又、前記工程（ａ）が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程（ａ）を行う構成とすることもできる。後者の構成によれば、データ線に第１ノード初期化電圧が印加されると直ちに第１ノードの電位が初期化される。データ線に印加される電圧が第１ノード初期化電圧に切り替わるのを待って書込みトランジスタをオン状態とする前者の構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。一方、後者の構成においては、切り替えを待つ時間が不要であり、前処理をより短い時間で行うことができる。これにより、前処理に引き続き行われる閾値電圧キャンセル処理等により長い時間を配分することができる。
【００２９】
本発明の駆動方法にあっては、書込み処理の直前に行う閾値電圧キャンセル処理によって、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタはオフ状態となる。一方、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に至らない場合には、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない。本発明の駆動方法にあっては、書込み処理の直前に行う閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。尚、書込み処理は、閾値電圧キャンセル処理が終了した後直ちに行う構成であってもよいし、間をおいて行う構成であってもよい。
【００３０】
本発明の駆動方法にあっては、工程（ｄ）において、走査線からの信号により書込みトランジスタをオフ状態とする。この時期と、有機エレクトロルミネッセンス発光部に電流を流すために、所定の電圧（以下、単に、駆動電圧と呼ぶ場合がある）を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加する時期との先後関係は、特に限定するものではない。例えば、書込みトランジスタをオフ状態とした後、直ちに、あるいは、所定の間隔を空けて、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加する態様であってもよいし、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態で、書込みトランジスタをオフ状態とする態様であってもよい。後者の態様にあっては、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態で、データ線から映像信号が第１ノードに印加する期間が存在する。この期間において、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理の動作が行われる。
【００３１】
上述した駆動電圧と、工程（ｂ）において駆動トランジスタの一方のソース／ドレイン領域に印加する電圧とは異なる値の電圧であってもよいが、電源部から印加する電圧の種類を削減する観点からは、工程（ｂ）及び工程（ｄ）において、電源部は駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加する構成であることが好ましい。
【００３２】
また、本発明の駆動方法にあっては、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧が印加された状態で、工程（ｃ）を行う構成とすることもできる。この構成にあっては、書込み処理において上述した移動度補正処理が併せて行なわれる。
【００３３】
駆動回路の詳細は後述するが、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）、３つのトランジスタと１つの容量部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）、４つのトランジスタと１つの容量部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。いずれの回路も図２２に示す駆動回路に対してトランジスタの個数が削減されており、駆動回路の構成が簡略化されている。
【００３４】
上述したように、本発明の駆動方法が適用される有機エレクトロルミネッセンス表示装置は、
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備えている構成とすることができる。そして、各有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と呼ぶ場合がある）は、駆動トランジスタ、書込みトランジスタ、及び、容量部を具備した駆動回路、並びに、有機エレクトロルミネッセンス発光部から構成されている。
【００３５】
本発明の駆動方法における有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と呼ぶ場合がある）にあっては、所謂モノクロ表示の構成であってもよいし、１つの画素は複数の副画素から構成されている構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている形態とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３６】
本発明の有機ＥＬ表示装置にあっては、走査回路、信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電源部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは有機ＥＬ素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成する等、駆動トランジスタにおいてＬＤＤ構造を非対称に形成した構成とすることもできる。尚、場合によっては、例えば、書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。
【００３８】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【発明の効果】
【００３９】
本発明の駆動方法にあっては、前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に、補助ブートストラップ処理が少なくとも１回存在する。補助ブートストラップ処理においては１走査期間に亙り書込みトランジスタをオフ状態とする。従って、補助ブートストラップ処理を含まない駆動方法に対して、駆動回路を構成するトランジスタのオン状態／オフ状態の切替えの回数を削減することができる。また、補助ブートストラップ処理の後に閾値電圧キャンセル処理を行うと、第２ノードの電位は、基本的には補助ブートストラップ処理により上昇した電位に引き続き、目標とする電位に向かって変化する。従って、補助ブートストラップ処理によって必要以上に第２ノードの電位が上昇しない限り、閾値電圧キャンセル処理の動作に支障を来すことはない。尚、補助ブートストラップ処理においては浮遊状態の第１ノードの電位も上昇する。しかしながら、閾値電圧キャンセル処理においてはデータ線から第１ノードに第１ノード初期化電圧を印加する。従って、補助ブートストラップ処理において浮遊状態の第１ノードの電位が上昇しても、閾値電圧キャンセル処理の動作に支障を来すことはない。
【００４０】
閾値電圧キャンセル処理にあっては、第１ノードの電位（換言すれば、第１ノード初期化電圧）から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧（例えば２０ボルト）が電源部から駆動トランジスタの一方のソース／ドレイン領域に印加される。補助ブートストラップ処理においても、同様の電圧が電源部から駆動トランジスタの一方のソース／ドレイン領域に印加される。ここで、第１ノードに第１ノード初期化電圧（例えば０ボルト）といった低い電圧が印加された状態における第２ノードの電位の上昇の速さと、第１ノードが浮遊状態にあるときの第２ノードの電位の上昇の速さを比較すると、定性的には、後者の方が速い。従って、補助ブートストラップ処理を行うことにより、第２ノードの電位をより速く上昇させることができるので、結果としてより短い時間で閾値電圧キャンセル処理を行うことができるといった利点も有する。
【発明を実施するための最良の形態】
【００４１】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる有機ＥＬ表示装置の概要を説明する。
【００４２】
各実施例での使用に適した有機ＥＬ表示装置は、複数の画素を備えた有機ＥＬ表示装置である。そして１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されており、各副画素は、駆動回路１１と、この駆動回路１１に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機ＥＬ素子１０から構成されている。実施例１における駆動回路の等価回路図を図１に示し、有機ＥＬ表示装置の概念図を図２に示す。実施例２における駆動回路の等価回路図を図１０に示し、有機ＥＬ表示装置の概念図を図１１に示す。実施例３における駆動回路の等価回路図を図１６に示し、有機ＥＬ表示装置の概念図を図１７に示す。尚、図１に示す駆動回路は、２トランジスタ／１容量部から基本的に構成された駆動回路、図１０に示す駆動回路は、４トランジスタ／１容量部から基本的に構成された駆動回路、図１６に示す駆動回路は、３トランジスタ／１容量部から基本的に構成された駆動回路である。
【００４３】
ここで、各実施例における有機ＥＬ表示装置は、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向（実施例においては水平方向）にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、実施例においては垂直方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電源部１００、
を備えている。尚、図２、図１１及び図１７においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００４４】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。また、図１１及び図１７に示す第１トランジスタ制御回路１１１、第１トランジスタ制御線ＣＬ1、図１１に示す第２トランジスタ制御回路１１２、第２トランジスタ制御線ＡＺ2の構成、構造も、周知の構成、構造とすることができる。
【００４５】
駆動回路の最小構成要素を挙げると、この駆動回路は、最低、（Ａ）駆動トランジスタＴＲD、（Ｂ）書込みトランジスタＴＲW、並びに、（Ｃ）一対の電極を備えた容量部Ｃ1を備えている。駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲWをｐチャネル型のＴＦＴから形成してもよい。
【００４６】
ここで、駆動トランジスタＴＲDにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４７】
また、書込みトランジスタＴＲWにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４８】
図３に、有機ＥＬ素子１０の一部分の模式的な断面図を示す。有機ＥＬ素子１０の駆動回路を構成する各トランジスタ及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成する各トランジスタ及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００４９】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図３においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５０】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている。各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００５１】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の有機ＥＬ素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（より具体的には、現表示フレームにおける第ｍ番目の水平走査期間、以下、単に、第ｍ番目の水平走査期間と呼ぶ場合がある）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、基本的に第ｍ番目の水平走査期間内に行われる必要がある。一方、閾値電圧キャンセル処理やこれに伴う前処理については、第ｍ番目の水平走査期間よりも先行して行うことができる。
【００５２】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００５３】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００５４】
各実施例における駆動方法は、上述した駆動回路を用いて、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧（後述するＶth）を越え、且つ、第２ノードＮＤ2と有機エレクトロルミネッセンス発光部ＥＬＰに備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部ＥＬＰの閾値電圧（後述するＶth-EL）を越えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を、少なくとも１回行い、その後、
（ｃ）書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ）書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電源部１００から駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部ＥＬＰに流す、
工程を備えている。
【００５５】
そして、前記工程（ａ）乃至工程（ｃ）を、少なくとも連続した３つの走査期間に亙って行うと共に、
各走査期間において、データ線ＤＴＬに、第１ノード初期化電圧（後述するＶOfs等）を印加し、次いで、第１ノード初期化電圧に代えて映像信号（後述するＶSig）を印加し、
前記工程（ａ）において、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧を印加し、以て、第１ノードＮＤ1の電位を初期化し、
前記工程（ｂ）において、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧を印加した状態を保ち、以て、第１ノードＮＤ1の電位を保った状態とする。
【００５６】
そして、各実施例における駆動方法は、前処理が完了した後から書込み処理の直前に行う閾値電圧キャンセル処理が開始される迄の間に、前記工程（ｂ）において第１ノードＮＤ1に印加される第１ノード初期化電圧から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を電源部から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、１走査期間に亙り書込みトランジスタＴＲWをオフ状態とし、以て、第２ノードＮＤ2の電位を上昇させ、併せて、浮遊状態の第１ノードＮＤ1の電位を上昇させる補助ブートストラップ処理を、少なくとも１回行う。
【００５７】
尚、各実施例においては、前記工程（ａ）が行われる走査期間の直前の走査期間において書込みトランジスタＴＲWをオン状態として、前記工程（ａ）を行うが、これに限るものではない。
【００５８】
以下、実施例に基づき、発光部ＥＬＰの駆動方法を説明する。
【実施例１】
【００５９】
実施例１は、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例１にあっては、駆動回路は２Ｔｒ／１Ｃ駆動回路から構成されている。実施例１及び後述する他の実施例にあっては、工程（ａ）乃至工程（ｃ）を連続した３つの走査期間に亙って行うとして説明する。
【００６０】
２Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、有機ＥＬ表示装置の概念図を図２に示し、駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）〜（Ｆ）、図６の（Ａ）〜（Ｅ）及び図７の（Ａ）及び（Ｂ）に示す。また、比較例の駆動のタイミングチャートを図８に示し、比較例における各トランジスタのオン／オフ状態等を模式的に図９の（Ａ）及び（Ｂ）に示す。
【００６１】
この２Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００６２】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、上述のとおり、電源部１００に接続されている。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００６３】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig、更には、第１ノード初期化電圧ＶOfsが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSigやＶOfs以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの信号によって制御される。
【００６４】
駆動トランジスタＴＲDは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６５】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６６】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００６７】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６８】
各実施例の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６９】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧としての第１の電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧としての第２の電圧
・・・−１０ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００７０】
以下、２Ｔｒ／１Ｃ駆動回路を用いた発光部ＥＬＰの駆動方法の説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する他の実施例の説明においても同様である。
【００７１】
［期間−ＴＰ（２）-1］（図４、図５の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、書込みトランジスタＴＲWはオフ状態であり、駆動トランジスタＴＲDはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００７２】
尚、背景技術において参照した図２４に示す［期間−ＴＰ（５）-1］も、実質的に、［期間−ＴＰ（２）-1］と同様の動作である。
【００７３】
図４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。
【００７４】
実施例１においては、工程（ａ）乃至工程（ｃ）を複数の走査期間、より具体的には、第（ｍ−２）番目の水平走査期間乃至第ｍ番目の水平走査期間に亙って行う。
【００７５】
尚、説明の便宜のため、［期間−ＴＰ（２）2］の始期及び［期間−ＴＰ（２）4］の終期は、それぞれ、第（ｍ−２）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（２）5］の始期及び［期間−ＴＰ（２）6］の終期は、それぞれ、第（ｍ−１）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（２）7］の始期及び［期間−ＴＰ（２）9］の終期は、それぞれ、第ｍ番目の水平走査期間の始期及び終期に一致するものとする。
【００７６】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）9］の各期間について、説明する。尚、［期間−ＴＰ（２）1］の始期や、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）9］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００７７】
［期間−ＴＰ（２）0］（図４、図５の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−３）番目の水平走査期間の途中までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として非発光状態にある。［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電源部１００から供給される電圧を、第１の電圧ＶCC-Hから第２の電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴＲDのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【００７８】
後述するように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに代えて映像信号ＶSigを印加する。より具体的には、現表示フレームにおける第（ｍ−３）番目の水平走査期間に対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに代えて第（ｎ，ｍ−３）番目の副画素に対応する映像信号（便宜のため、ＶSig_m-3と表す。他の映像信号においても同様である。）が印加される。従って、［期間−ＴＰ（２）0］における第（ｍ−３）番目の水平走査期間においては、図５の（Ｂ）に示すようにデータ線ＤＴＬには第１ノード初期化電圧ＶOfsが印加され、次いで、図５の（Ｃ）に示すようにデータ線ＤＴＬには映像信号ＶSig_m-3が印加された状態となる。書込みトランジスタＴＲWはオフ状態であるので、データ線ＤＴＬの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。図４においては記載を省略したが、現表示フレームにおける第（ｍ−３）番目の水平走査期間よりも前の各水平走査期間においても、データ線ＤＴＬには第１ノード初期化電圧ＶOfsと映像信号ＶSigとが印加される。
【００７９】
尚、背景技術において参照した図２４に示す［期間−ＴＰ（５）0］は、上述した［期間−ＴＰ（２）0］に対応する期間である。図２４においては、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、第１トランジスタＴＲ1がオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴＲDのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【００８０】
［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］（図４、図５の（Ｄ）及び（Ｅ）参照）
後述するように、［期間−ＴＰ（２）2］において、上記の工程（ａ）、即ち、上述した前処理が行われる。前記工程（ａ）が行われる走査期間（即ち、第（ｍ−２）番目の水平走査期間）の始期よりも先行して走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態として、前記工程（ａ）を行う。より具体的には、第（ｍ−２）番目の水平走査期間の直前の走査期間（即ち、第（ｍ−３）番目の水平走査期間）において書込みトランジスタＴＲWをオン状態として前記工程（ａ）を行う。以下、詳しく説明する。
【００８１】
［期間−ＴＰ（２）1］（図４、図５の（Ｄ）参照）
第（ｍ−３）番目の水平走査期間の終期以前に、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとする。これにより、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから電圧が第１ノードＮＤ1に印加される。実施例１においては、データ線ＤＴＬに映像信号ＶSig_m-3が印加されている期間に書込みトランジスタＴＲWがオフ状態からオン状態となるとして説明する。
【００８２】
その結果、第１ノードＮＤ1の電位はＶSig_m-3となるが、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）である。従って、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。よって、発光部ＥＬＰは発光しない。
【００８３】
［期間−ＴＰ（２）2］から、現表示フレームにおける第（ｍ−２）番目の水平走査期間が開始する。［期間−ＴＰ（２）2］の始期から後述する［期間−ＴＰ（２）3］の終期迄、信号出力回路１０２の動作に基づき、データ線ＤＴＬに第１ノード初期化電圧ＶOfsを印加する。
【００８４】
［期間−ＴＰ（２）2］（図４、図５の（Ｅ）参照）
上述したように、この［期間−ＴＰ（２）2］において、上記の工程（ａ）、即ち、上述した前処理が行われる。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２の電圧ＶCC-Lを印加した状態を維持し、且つ、走査線ＳＣＬからの信号により書込みトランジスタＴＲWのオン状態を維持した状態で、［期間−ＴＰ（２）2］の始期においてデータ線ＤＴＬの電圧が映像信号ＶSig_m-3から第１ノード初期化電圧ＶOfsに切り替わる。データ線ＤＴＬの電圧変化に先行して書込みトランジスタＴＲWがオン状態にあるので、データ線ＤＴＬに第１ノード初期化電圧ＶOfsが印加されると直ちに第１ノードＮＤ1の電位が初期化される。その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）である。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【００８５】
［期間−ＴＰ（２）3］（図４、図５の（Ｆ）参照）
この［期間−ＴＰ（２）3］において、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線ＳＣＬからの信号によりオン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で、電源部１００から供給される電圧を、第２の電圧ＶCC-Lから第１の電圧ＶCC-Hに切り替える。これにより、第１ノードＮＤ1の電位を保った状態で、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に、第１ノードＮＤ1の電位（ＶOfs）から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧として、第１の電圧ＶCC-Hを印加する。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。
【００８６】
仮にこの［期間−ＴＰ（２）3］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、実施例１における［期間−ＴＰ（２）3］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）3］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜ＶA＜（ＶOfs−Ｖth）という関係を満たす或る電位ＶAに達する。
【００８７】
［期間−ＴＰ（２）4］（図４、図６の（Ａ）参照）
この［期間−ＴＰ（２）4］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-2に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-2が印加されるのを避けるため、この［期間−ＴＰ（２）4］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）は浮遊状態となる。
【００８８】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第１の電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位ＶAから或る電位ＶBに上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【００８９】
尚、後述する［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6］におけるブートストラップ動作により、図４に示すように、第２ノードＮＤ1の電位は［期間−ＴＰ（２）6］の終期において、或る電位ＶDに達する。基本的には、ブートストラップ動作を行う時間が長い程、第２ノードＮＤ2の電位は上昇する。しかしながら、後述する［期間−ＴＰ（２）7］における動作の前提として、［期間−ＴＰ（２）6］の終期において、第２ノードＮＤ2の電位ＶDがＶOfs-L−Ｖthよりも低いことが必要となる。［期間−ＴＰ（２）4］の始期から［期間−ＴＰ（２）6］の終期までの長さは、ＶD＜ＶOfs-L−Ｖthの条件を満たすように、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００９０】
［期間−ＴＰ（２）4］におけるブートストラップ動作、［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6］におけるブートストラップ動作、並びに、後述する［期間−ＴＰ（２）10］におけるブートストラップ動作は、基本的には同様な動作である。従って、上記各期間における第１ノードＮＤ1等の電位の時間的な変化も、基本的には同様なものとなる。しかしながら、図示の都合上、図４においては、［期間−ＴＰ（２）4］〜［期間−ＴＰ（２）6］における第１ノードＮＤ1等の電位の時間的な変化と、［期間−ＴＰ（２）10］における第１ノードＮＤ1等の電位の時間的な変化との整合性を考慮せずに示した。後述する図８、図１２及び図１８においても同様である。
【００９１】
［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6］（図４、図６の（Ｂ）及び（Ｃ）参照）
後述するように、これらの期間において、前記工程（ｂ）において第１ノードＮＤ1に印加される第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、１水平走査期間に亙り書込みトランジスタＴＲWをオフ状態とし、以て、第２ノードＮＤ2の電位を上昇させ、併せて、浮遊状態の第１ノードＮＤ1の電位を上昇させる補助ブートストラップ処理を行う。以下、詳しく説明する。
【００９２】
［期間−ＴＰ（２）5］（図４、図６の（Ｂ）参照）
走査回路１０１の動作に基づき走査線ＳＣＬをローレベルに保ち、書込みトランジスタＴＲWのオフ状態を維持する。この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-2から第１ノード初期化電圧ＶOfsに切り替わるが、書込みトランジスタＴＲWはオフ状態であるので駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）は浮遊状態を保つ。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第１の電圧ＶCC-Hが印加されているので、［期間−ＴＰ（２）4］に引き続きブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生じ、第２ノードＮＤ2の電位は、電位ＶBから或る電位ＶCに上昇し、併せて、浮遊状態の第１ノードＮＤ1の電位も上昇する。
【００９３】
［期間−ＴＰ（２）6］（図４、図６の（Ｃ）参照）
走査回路１０１の動作に基づき走査線ＳＣＬをローレベルに保ち、書込みトランジスタＴＲWのオフ状態を維持する。この［期間−ＴＰ（２）6］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-1に切り替わるが、書込みトランジスタＴＲWはオフ状態であるので駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）は浮遊状態を保つ。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第１の電圧ＶCC-Hが印加されているので、［期間−ＴＰ（２）6］に引き続きブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生じ、第２ノードＮＤ2の電位は、電位ＶCから或る電位ＶDに上昇し、併せて、浮遊状態の第１ノードＮＤ1の電位も上昇する。
【００９４】
以上説明したように、第（ｍ−１）番目の水平走査期間を構成する［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6］に亙り書込みトランジスタＴＲWはオフ状態である。そして、第（ｍ−１）番目の水平走査期間に亙ってブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずることによって、補助ブートストラップ処理が行われる。
【００９５】
［期間−ＴＰ（２）7］（図４、図６の（Ｄ）参照）
この［期間−ＴＰ（２）7］においても、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。この期間に行う閾値電圧キャンセル処理は、書込み処理の直前に行う閾値電圧キャンセル処理に該当する。
【００９６】
この［期間−ＴＰ（２）7］の動作は、基本的には［期間−ＴＰ（２）3］で説明したと同様である。この［期間−ＴＰ（２）7］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-1から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）7］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。
【００９７】
その結果、第１ノードＮＤ1は、オン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第１の電圧ＶCC-Hが印加されているので、［期間−ＴＰ（２）3］において説明したと同様に、第２ノードＮＤ2の電位は、［期間−ＴＰ（２）6］においてブートストラップ動作により上昇した電位に引き続き、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００９８】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００９９】
この［期間−ＴＰ（２）7］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１００】
以上、書込み処理の直前に行う閾値電圧キャンセル処理迄の工程を説明した。ここで、図８に示す比較例１の動作と、上述した実施例１の動作とを対比して説明する。比較例１は実施例１に対し、第（ｍ−１）番目の水平走査期間にも閾値電圧キャンセル処理を行う点が相違する。具体的には、図８に示す［期間−ＴＰ（２）’5］〜［期間−ＴＰ（２）’6］の動作を除き、比較例１の動作は、実施例１と同様である。図８に示す［期間−ＴＰ（２）’5］〜［期間−ＴＰ（２）’6］は、それぞれ、図４に示す［期間−ＴＰ（２）5］〜［期間−ＴＰ（２）6］に対応する。
【０１０１】
比較例１では、［期間−ＴＰ（２）’5］の始期において、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルからハイレベルとし、書込みトランジスタＴＲWをオフ状態からオン状態とする（図８、図９の（Ａ）参照）。即ち、走査線ＳＣＬからの信号によりオン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態とする。これにより、［期間−ＴＰ（２）4］におけるブートストラップ動作で上昇した第１ノードＮＤ1の電位は、ＶOfs（＝０ボルト）に低下する。
【０１０２】
［期間−ＴＰ（２）’5］の間、書込みトランジスタＴＲWのオン状態は維持される。また、電源部１００から供給される電圧は第１の電圧ＶCC-Hである。したがって、実施例１の［期間−ＴＰ（２）3］において説明したと同様に、第１ノードＮＤ1の電位を保った状態で、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に、第１ノードＮＤ1の電位（ＶOfs）から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧として、第１の電圧ＶCC-Hを印加される。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。
【０１０３】
［期間−ＴＰ（２）’6］の始期において、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルからローレベルとし、書込みトランジスタＴＲWをオン状態からオフ状態とする（図８、図９の（Ｂ）参照）。書込みトランジスタＴＲWはオフ状態であるので駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）は浮遊状態となる。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第１の電圧ＶCC-Hが印加されているので、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生じ、第２ノードＮＤ2の電位は上昇し、併せて、浮遊状態の第１ノードＮＤ1の電位もＶOfsから上昇する。
【０１０４】
上述した比較例１の動作においても、［期間−ＴＰ（２）7］以降の動作に特に支障は生じない。しかしながら、第（ｍ−１）番目の水平走査期間において書込みトランジスタＴＲWのオン状態／オフ状態の切替えが必要となり、走査回路等で消費される電力は、上述した実施例１の動作に対して増加する。
【０１０５】
［期間−ＴＰ（２）8］（図４、図６の（Ｅ）参照）
引き続き実施例１について説明する。この［期間−ＴＰ（２）8］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）8］においてもブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。図４は、ブートストラップ動作が生じないとして記した。
【０１０６】
［期間−ＴＰ（２）9］（図４、図７の（Ａ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わった後、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）8］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）8］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
【０１０７】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量を値ｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの容量の値ｃELは、容量部Ｃ1の容量の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。従って、上述した説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮していない。また、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の実施例においても同様である。尚、後述する図１８を除き、駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【０１０８】
実施例１の駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から第１の電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）9］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図４に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１０９】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【０１１０】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１１】
次いで、上述した［期間−ＴＰ（２）9］における第２ノードＮＤ2の電位の上昇について説明する。実施例１の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【０１１２】
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１１３】
上述したように、実施例１の駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から第１の電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）9］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１１４】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１１５】
尚、書き込み処理を実行するための所定の時間（図４においては、［期間−ＴＰ（２）9］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）9］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（２）9］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１６】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１１７】
［期間−ＴＰ（２）10］（図４、及び、図７の（Ｂ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から第１の電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１１８】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１１９】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１２０】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （５）
【０１２１】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴＲDの他方のソース／ドレイン領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１２２】
しかも、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１２３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１２４】
以上によって、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の発光の動作が完了する。
【実施例２】
【０１２５】
実施例２も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例２にあっては、駆動回路は４Ｔｒ／１Ｃ駆動回路から構成されている。
【０１２６】
４Ｔｒ／１Ｃ駆動回路の等価回路図を図１０に示し、有機ＥＬ表示装置の概念図を図１１に示し、駆動のタイミングチャートを模式的に図１２に示し、各トランジスタのオン／オフ状態等を模式的に図１３の（Ａ）〜（Ｆ）、図１４の（Ａ）〜（Ｆ）、図１５の（Ａ）及び（Ｂ）に示す。
【０１２７】
４Ｔｒ／１Ｃ駆動回路も、上述した２Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタ、１つの容量部Ｃ1を備えている。そして、４Ｔｒ／１Ｃ駆動回路においては、第１トランジスタＴＲ1、並びに、第２トランジスタＴＲ2を更に備えている。
【０１２８】
第１トランジスタＴＲ1は、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、第２トランジスタＴＲ2も、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、第１トランジスタＴＲ1や第２トランジスタＴＲ2をｐチャネル型のＴＦＴから形成してもよい。
【０１２９】
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、電源部１００に接続されており、他方のソース／ドレイン領域は、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続されている。ゲート電極は、第１トランジスタ制御線ＣＬ1に接続されている。
【０１３０】
第１トランジスタＴＲ1のオン状態／オフ状態は、第１トランジスタ制御線ＣＬ1からの信号により制御される。より具体的には、第１トランジスタ制御線ＣＬ1は、第１トランジスタ制御回路１１１に接続されている。そして、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1をローレベルあるいはハイレベルとし、第１トランジスタＴＲ1をオン状態あるいはオフ状態とする。
【０１３１】
［第２トランジスタＴＲ2］
第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、第２ノード初期化電圧供給線ＰＳND2に接続されており、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。ゲート電極は、第２トランジスタ制御線ＡＺ2に接続されている。オン状態とされた第２トランジスタＴＲ2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノードＮＤ2の電位を初期化するための電圧ＶSSが印加される。電圧ＶSSについては後述する。
【０１３２】
第２トランジスタＴＲ2のオン状態／オフ状態は、第２トランジスタ制御線ＡＺ2からの信号により制御される。より具体的には、第２トランジスタ制御線ＡＺ2は、第２トランジスタ制御回路１１２に接続されている。そして、第２トランジスタ制御回路１１２の動作に基づき、第２トランジスタ制御線ＡＺ2をローレベルあるいはハイレベルとし、第２トランジスタＴＲ2をオン状態あるいはオフ状態とする。
【０１３３】
実施例１においては、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２の電圧ＶCC-Lを印加することにより、第２ノードＮＤ2の電位を初期化した。一方、実施例２においては、後述するように、第２トランジスタＴＲ2を用いて第２ノードＮＤ2の電位を初期化する。従って、実施例２においては、第２ノードＮＤ2の電位の初期化のために、電源部１００から第２の電圧ＶCC-Lを印加する必要はない。また、実施例２においては、電源部１００と駆動トランジスタＴＲDの一方のソース／ドレイン領域とは、第１トランジスタＴＲ1を介して接続され、発光部ＥＬＰの発光／非発光を第１トランジスタＴＲ1を用いて制御する。以上の理由により、実施例２においては、電源部１００は一定の電圧ＶCCを印加する。
【０１３４】
以下の説明において、電圧ＶCCの値、及び、電圧ＶSSの値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【０１３５】
ＶCC   ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶSS   ：第２ノードＮＤ2の電位を初期化するための第２ノード初期化電圧
・・・−１０ボルト
【０１３６】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、２Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。
【０１３７】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、２Ｔｒ／１Ｃ駆動回路において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。
【０１３８】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、２Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１３９】
以下、４Ｔｒ／１Ｃ駆動回路を用いた発光部ＥＬＰの駆動方法の説明を行う。
【０１４０】
［期間−ＴＰ（４）-1］（図１２、図１３の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、実施例１において説明した［期間−ＴＰ（２）-1］と同じ動作である。
【０１４１】
図１２に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）9］は、図４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］に対応する期間であり、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）9］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。尚、［期間−ＴＰ（４）3］の始期及び［期間−ＴＰ（４）5］の終期は、それぞれ、第（ｍ−２）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（４）6］の始期及び［期間−ＴＰ（４）7］の終期は、それぞれ、第（ｍ−１）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（４）8］の始期及び［期間−ＴＰ（４）10］の終期は、それぞれ、第ｍ番目の水平走査期間の始期及び終期に一致するものとする。
【０１４２】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）10］の各期間について、説明する。尚、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）10］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１４３】
［期間−ＴＰ（４）0］（図１２、図１３の（Ｂ）参照）
上述したように、この［期間−ＴＰ（４）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。書込みトランジスタＴＲW、第２トランジスタＴＲ2はオフ状態である。また、［期間−ＴＰ（４）-1］から［期間−ＴＰ（４）0］に移る時点で、第１トランジスタＴＲ1がオフ状態となるが故に、第２ノードＮＤ2の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1の電位も低下する。尚、［期間−ＴＰ（４）0］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームの映像信号ＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１４４】
［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）3］（図１２、図１３の（Ｃ）〜（Ｆ）参照）
後述するように、［期間−ＴＰ（４）3］において、上記の工程（ａ）、即ち、上述した前処理が行われる。前記工程（ａ）が行われる走査期間（即ち、第（ｍ−２）番目の水平走査期間）の始期よりも先行して走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態として、前記工程（ａ）を行う。実施例２においては、実施例１において説明したと同様に、第（ｍ−２）番目の水平走査期間の直前の走査期間（即ち、第（ｍ−３）番目の水平走査期間）において書込みトランジスタＴＲWをオン状態として前記工程（ａ）を行う。以下、詳しく説明する。
【０１４５】
［期間−ＴＰ（４）1］（図１２、図１３の（Ｃ）及び（Ｄ）参照）
書込みトランジスタＴＲW及び第１トランジスタＴＲ1のオフ状態を維持したまま、第（ｍ−３）番目の水平走査期間内に、第２トランジスタ制御回路１１２の動作に基づき、第２トランジスタ制御線ＡＺ2をハイレベルとすることによって、第２トランジスタＴＲ2をオン状態とする。実施例２においては、データ線ＤＴＬに第１ノード初期化電圧ＶOfsが印加されている期間内に第２トランジスタＴＲ2がオフ状態からオン状態となり、その後、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-3に切り替わるとして説明する。第２ノードＮＤ2の電位は、ＶSS（−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位により左右されるので、一定の値をとるものではない。
【０１４６】
［期間−ＴＰ（４）2］（図１２、図１３の（Ｅ）参照）
第１トランジスタＴＲ1のオフ状態を維持したまま、第（ｍ−３）番目の水平走査期間の終期以前に、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとする。これにより、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから電圧が第１ノードＮＤ1に印加される。実施例２においては、実施例１と同様に、データ線ＤＴＬに映像信号ＶSig_m-3が印加されている期間に書込みトランジスタＴＲWがオン状態とされるとして説明する。
【０１４７】
その結果、第１ノードＮＤ1の電位はＶSig_m-3となるが、第２ノードＮＤ2の電位はＶSS（−１０ボルト）である。従って、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。よって、発光部ＥＬＰは発光しない。
【０１４８】
［期間−ＴＰ（４）3］（図１２、図１３の（Ｆ）参照）
この［期間−ＴＰ（４）3］において、上記の工程（ａ）、即ち、上述した前処理が行われる。実施例２においては、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1からの信号により第１トランジスタＴＲ1のオフ状態を保った状態で、第２トランジスタ制御回路１１２の動作に基づき、第２トランジスタ制御線ＡＺ2からの信号によりオン状態とされた第２トランジスタＴＲ2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノード初期化電圧ＶSSを第２ノードＮＤ2に印加し、次いで、［期間−ＴＰ（４）3］の終期において第２トランジスタ制御線ＡＺ2からの信号により第２トランジスタＴＲ2をオフ状態とし、以て、第２ノードＮＤ2の電位を初期化する。
【０１４９】
一方、実施例１において説明したと同様に、走査線ＳＣＬからの信号により書込みトランジスタＴＲWのオン状態を維持した状態で、［期間−ＴＰ（４）3］の始期においてデータ線ＤＴＬの電圧が映像信号ＶSig_m-3から第１ノード初期化電圧ＶOfsに切り替わる。データ線ＤＴＬの電圧変化に先行して書込みトランジスタＴＲWがオン状態にあるので、データ線ＤＴＬに第１ノード初期化電圧ＶOfsが印加されると直ちに第１ノードＮＤ1の電位が初期化される。その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位はＶSS（−１０ボルト）である。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【０１５０】
実施例１において説明したと同様に、データ線ＤＴＬの電圧変化に先行して書込みトランジスタＴＲWがオン状態にあるので、データ線ＤＴＬに第１ノード初期化電圧ＶOfsが印加されると直ちに第１ノードＮＤ1の電位が初期化される。これにより、前処理をより短い時間で行うことができるので、前処理に引き続き行われる閾値電圧キャンセル処理等により長い時間を配分することができる。
【０１５１】
［期間−ＴＰ（４）4］（図１２、図１４の（Ａ）参照）
この［期間−ＴＰ（４）4］において、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線ＳＣＬからの信号によりオン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1からの信号によりオン状態とされた第１トランジスタＴＲ1を介して駆動トランジスタＴＲDの一方のソース／ドレイン領域を電源部１００と導通させる。そして、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に、第１ノードＮＤ1の電位（ＶOfs）から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧として、電圧ＶCCを印加する。尚、電圧ＶCCは、第（ｍ＋ｍ’−１）番目の水平走査期間の終期まで印加される。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。
【０１５２】
実施例１の［期間−ＴＰ（２）3］について説明したと同様に、仮にこの［期間−ＴＰ（４）4］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、実施例２における［期間−ＴＰ（４）4］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（４）4］の終期において、第２ノードＮＤ2の電位は、ＶSS＜ＶA＜（ＶOfs−Ｖth）という関係を満たす或る電位ＶAに達する。
【０１５３】
［期間−ＴＰ（４）5］以降の動作は、実施例１の［期間−ＴＰ（２）4］〜［期間−ＴＰ（２）10］についてした説明において、電圧ＶCC-Hを電圧ＶCCと読み替えたものと実質的に同様である。以下、各期間について説明する。
【０１５４】
［期間−ＴＰ（４）5］（図１２、図１４の（Ｂ）参照）
この［期間−ＴＰ（４）5］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-2に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-2が印加されるのを避けるため、この［期間−ＴＰ（４）5］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。この［期間−ＴＰ（４）5］の動作は、実施例１の［期間−ＴＰ（２）4］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶAから或る電位ＶBに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１５５】
［期間−ＴＰ（４）6］及び［期間−ＴＰ（４）7］（図１２、図１４の（Ｃ）及び（Ｄ）参照）
これらの期間において、第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、１水平走査期間に亙り書込みトランジスタＴＲWをオフ状態とし、以て、第２ノードＮＤ2の電位を上昇させ、併せて、浮遊状態の第１ノードＮＤ1の電位を上昇させる補助ブートストラップ処理を行う。
【０１５６】
［期間−ＴＰ（４）6］の動作は、実施例１の［期間−ＴＰ（２）5］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶBから或る電位ＶCに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。［期間−ＴＰ（４）7］の動作は、実施例１の［期間−ＴＰ（２）6］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶCから或る電位ＶDに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１５７】
［期間−ＴＰ（４）8］（図１２、図１４の（Ｅ）参照）
この［期間−ＴＰ（４）8］においても、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。この期間に行う閾値電圧キャンセル処理は、書込み処理の直前に行う閾値電圧キャンセル処理に該当する。この［期間−ＴＰ（４）8］の動作は、実施例１の［期間−ＴＰ（２）7］において説明したと同様の動作であり、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、前述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１５８】
この［期間−ＴＰ（４）8］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１５９】
［期間−ＴＰ（４）9］（図１２、図１４の（Ｆ）参照）
この［期間−ＴＰ（４）9］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（４）9］においてもブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。図１２は、ブートストラップ動作が生じないとして記した。
【０１６０】
［期間−ＴＰ（４）10］（図１２、図１５の（Ａ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。この［期間−ＴＰ（４）10］の動作は、実施例１において［期間−ＴＰ（２）9］について説明したと同様であるので、説明を省略する。実施例１において説明したと同様に、実施例２の駆動方法においても、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【０１６１】
尚、実施例１において説明したと同様に、場合によっては、［期間−ＴＰ（４）9］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（４）9］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
【０１６２】
［期間−ＴＰ（４）11］（図１２、図１５の（Ｂ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を行う。即ち、書込みトランジスタＴＲWはオフ状態であり、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極は浮遊状態となる。第１トランジスタＴＲ1のオン状態を維持し、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCCが印加された状態を維持する。従って、以上の結果として、第２ノードＮＤ2の電位は上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。
【０１６３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１６４】
以上によって、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の発光の動作が完了する。
【実施例３】
【０１６５】
実施例３も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例３にあっては、駆動回路は３Ｔｒ／１Ｃ駆動回路から構成されている。
【０１６６】
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１６に示し、有機ＥＬ表示装置の概念図を図１７に示し、駆動のタイミングチャートを模式的に図１８に示し、各トランジスタのオン／オフ状態等を模式的に図１９の（Ａ）〜（Ｅ）、図２０の（Ａ）〜（Ｆ）、及び、図２１の（Ａ）〜（Ｄ）に示す。
【０１６７】
３Ｔｒ／１Ｃ駆動回路も、上述した２Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタ、１つの容量部Ｃ1を備えている。そして、３Ｔｒ／１Ｃ駆動回路においては、第１トランジスタＴＲ1を更に備えている。
【０１６８】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、実施例１において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。但し、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、第１ノードＮＤ1の電位を初期化するために、第１ノード初期化電圧として、２種類の電圧（より具体的には、後述する電圧ＶOfs-H及び電圧ＶOfs-L）も供給される。この点が、実施例１や実施例２において説明した書込みトランジスタＴＲWの動作と相違している。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。尚、後述するように、電圧ＶOfs-Hはあくまで第２ノードＮＤ2の電位を初期化する目的で印加されるにすぎない。上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理は、データ線ＤＴＬに電圧ＶOfs-Lが印加されているときに行われる。
【０１６９】
［ＣELとＣ1の値の関係］
後述するように、実施例３においては、第１ノードＮＤ1の電位の変化に応じて第２ノードＮＤ2の電位を変化させ、以て、第２ノードの電位を初期化する。上述した各実施例においては、発光部ＥＬＰにおける容量ＣELの容量の値ｃELは、容量部Ｃ1の容量の値ｃ1及び駆動トランジスタＴＲDのゲート電極とソース領域との間の寄生容量の容量の値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位の変化に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った。一方、実施例３においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、実施例３の説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図１８に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１７０】
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1の構成は、実施例２において説明した第１トランジスタＴＲ1の構成と同様である。即ち、第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、電源部１００に接続されており、他方のソース／ドレイン領域は、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続されている。ゲート電極は、第１トランジスタ制御線ＣＬ1に接続されている。
【０１７１】
第１トランジスタＴＲ1のオン状態／オフ状態は、第１トランジスタ制御線ＣＬ1からの信号により制御される。より具体的には、第１トランジスタ制御線ＣＬ1は、第１トランジスタ制御回路１１１に接続されている。そして、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1をローレベルあるいはハイレベルとし、第１トランジスタＴＲ1をオン状態あるいはオフ状態とする。
【０１７２】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、実施例１において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。尚、実施例２と同様に、電源部１００と駆動トランジスタＴＲDの一方のソース／ドレイン領域とは、第１トランジスタＴＲ1を介して接続され、発光部ＥＬＰの発光／非発光を第１トランジスタＴＲ1を用いて制御する。実施例２と同様に、電源部１００は一定の電圧ＶCCを印加する。
【０１７３】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１７４】
以下、３Ｔｒ／１Ｃ駆動回路を用いた発光部ＥＬＰの駆動方法の説明を行う。
【０１７５】
［期間−ＴＰ（３）-1］（図１８、図１９の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、実施例１において説明した［期間−ＴＰ（２）-1］と同じ動作である。
【０１７６】
図１８に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）10］は、図４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）10］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。尚、［期間−ＴＰ（３）2］の始期及び［期間−ＴＰ（３）5］の終期は、それぞれ、第（ｍ−２）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（３）6］の始期及び［期間−ＴＰ（３）7］の終期は、それぞれ、第（ｍ−１）番目の水平走査期間の始期及び終期に一致するものとする。［期間−ＴＰ（３）8］の始期及び［期間−ＴＰ（３）11］の終期は、それぞれ、第ｍ番目の水平走査期間の始期及び終期に一致するものとする。
【０１７７】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）11］の各期間について、説明する。尚、［期間−ＴＰ（３）1］の始期や、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）11］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１７８】
［期間−ＴＰ（３）0］（図１８、図１９の（Ｂ））
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、実質的に、実施例２において説明した［期間−ＴＰ（４）0］と同じ動作である。
【０１７９】
［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）3］（図１８、図１９の（Ｃ）〜（Ｅ）参照）
後述するように、［期間−ＴＰ（３）3］において、上記の工程（ａ）、即ち、上述した前処理が行われる。前記工程（ａ）が行われる走査期間（即ち、第（ｍ−２）番目の水平走査期間）の始期よりも先行して走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態として、前記工程（ａ）を行う。実施例３においては、実施例１において説明したと同様に、第（ｍ−２）番目の水平走査期間の直前の走査期間（即ち、第（ｍ−３）番目の水平走査期間）において書込みトランジスタＴＲWをオン状態として前記工程（ａ）を行う。以下、詳しく説明する。
【０１８０】
［期間−ＴＰ（３）1］（図１８、図１９の（Ｃ）参照）
第１トランジスタＴＲ1のオフ状態を維持したまま、第（ｍ−３）番目の水平走査期間の終期以前に、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとする。これにより、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから電圧が第１ノードＮＤ1に印加される。実施例３においては、実施例１と同様に、データ線ＤＴＬに映像信号ＶSig_m-3が印加されている期間に書込みトランジスタＴＲWがオン状態とされるとして説明する。第１ノードＮＤ1の電位はＶSig_m-3となる。
【０１８１】
［期間−ＴＰ（３）2］（図１８、図１９の（Ｄ）参照）
［期間−ＴＰ（３）2］から、現表示フレームにおける第（ｍ−２）番目の水平走査期間が開始する。第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1からの信号により第１トランジスタＴＲ1のオフ状態を保った状態で、［期間−ＴＰ（３）2］の始期において、信号出力回路１０２の動作に基づき、データ線ＤＴＬの電圧を映像信号ＶSig_m-3から第１ノード初期化電圧としてのＶOfs-H（３０ボルト）に切り替える。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、容量部Ｃ1の容量の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。尚、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えると、発光部ＥＬＰは導通状態となるが、駆動トランジスタＴＲDのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで低下する。この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴＲDのゲート電極は電圧ＶOfs-Hを保持する。
【０１８２】
［期間−ＴＰ（３）3］（図１８、図１９の（Ｅ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1からの信号により第１トランジスタＴＲ1のオフ状態を保った状態で、第１ノードＮＤ1に印加される第１ノード初期化電圧の値をＶOfs-HからＶOfs-Lに変化させ、以て、第１ノードＮＤ1の電位の変化に応じて第２ノードＮＤ2の電位を変化させることにより第２ノードＮＤ2の電位を初期化する。具体的には、データ線ＤＴＬの電位を、電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-H（３０ボルト）からＶOfs-L（０ボルト）となる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）4］における動作の前提として、［期間−ＴＰ（３）3］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴＲDはオン状態となる。
【０１８３】
［期間−ＴＰ（３）4］（図１８、図２０の（Ａ）参照）
この［期間−ＴＰ（３）4］において、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線ＳＣＬからの信号によりオン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfs-Lを印加した状態で、第１トランジスタ制御回路１１１の動作に基づき、第１トランジスタ制御線ＣＬ1からの信号によりオン状態とされた第１トランジスタＴＲ1を介して駆動トランジスタＴＲDの一方のソース／ドレイン領域を電源部１００と導通させる。そして、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に、第１ノードＮＤ1の電位（ＶOfs-L）から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧として、電圧ＶCCを印加する。尚、電圧ＶCCは、第（ｍ＋ｍ’−１）番目の水平走査期間の終期まで印加される。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。
【０１８４】
実施例１の［期間−ＴＰ（２）3］について説明したと同様に、仮にこの［期間−ＴＰ（３）4］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。しかしながら、実施例３における［期間−ＴＰ（３）4］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（３）4］の終期において、第２ノードＮＤ2の電位は、ＶA＜（ＶOfs-L−Ｖth）という関係を満たす或る電位ＶAに達する。
【０１８５】
［期間−ＴＰ（３）5］以降の動作は、後述する［期間−ＴＰ（３）8］において書込みトランジスタＴＲWがオフ状態とされることが相違する他は、実施例１の［期間−ＴＰ（２）4］〜［期間−ＴＰ（２）11］についてした説明において、電圧ＶCC-Hを電圧ＶCCと読み替え、電圧ＶOfsを適宜ＶOfs-H／ＶOfs-Lと読み替えたものと実質的に同様である。以下、各期間について説明する。
【０１８６】
［期間−ＴＰ（３）5］（図１８、図２０の（Ｂ）参照）
この［期間−ＴＰ（３）5］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfs-Lから映像信号ＶSig_m-2に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-2が印加されるのを避けるため、この［期間−ＴＰ（３）5］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。この［期間−ＴＰ（３）5］の動作は、実施例１の［期間−ＴＰ（２）4］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶAから或る電位ＶBに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１８７】
［期間−ＴＰ（３）6］及び［期間−ＴＰ（３）7］（図１８、図２０の（Ｃ）〜（Ｅ）参照）
これらの期間において、前記工程（ｂ）において第１ノードＮＤ1に印加される第１ノード初期化電圧ＶOfs-Lから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、１水平走査期間に亙り書込みトランジスタＴＲWをオフ状態とし、以て、第２ノードＮＤ2の電位を上昇させ、併せて、浮遊状態の第１ノードＮＤ1の電位を上昇させる補助ブートストラップ処理を行う。
【０１８８】
［期間−ＴＰ（３）6］の動作は、実施例１の［期間−ＴＰ（２）5］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶBから或る電位ＶCに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。［期間−ＴＰ（３）7］の動作は、実施例１の［期間−ＴＰ（２）6］において説明したと同様の動作であり、第２ノードＮＤ2の電位は、電位ＶCから或る電位ＶDに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１８９】
［期間−ＴＰ（３）8］（図１８、図２０の（Ｆ）参照）
この［期間−ＴＰ（３）8］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-1から第１ノード初期化電圧としてのＶOfs-Hに切り替わる。上述したように、電圧ＶOfs-Hは、上記の工程（ａ）、即ち、上述した前処理において第２ノードＮＤ2の電位を初期化するために印加される電圧である。前処理完了の後において電圧ＶOfs-Hを第１ノードＮＤ1に印加する必要はない。そこで、第１ノードＮＤ1に電圧ＶOfs-Hが印加されるのを避けるため、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルに保ち、書込みトランジスタＴＲWのオフ状態を維持する。従って、この［期間−ＴＰ（３）8］においてもブートストラップ動作が維持され、第２ノードＮＤ2の電位は、電位ＶDから或る電位ＶEに上昇する。また、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１９０】
尚、後述する［期間−ＴＰ（３）9］における動作の前提として、［期間−ＴＰ（３）9］の始期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。基本的には、［期間−ＴＰ（３）8］の終期における第２ノードＮＤ2の電位ＶEが、ＶOfs-L−Ｖthよりも低ければ、［期間−ＴＰ（３）9］の動作に支障を与えることはない。実施例１において説明したと同様に、［期間−ＴＰ（３）5］の始期から［期間−ＴＰ（３）8］の終期までの長さは、ＶE＜ＶOfs-L−Ｖthの条件を満たすように、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１９１】
［期間−ＴＰ（３）9］（図１８、図２１の（Ａ）参照）
この［期間−ＴＰ（３）9］においても、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。この期間に行う閾値電圧キャンセル処理は、書込み処理の直前に行う閾値電圧キャンセル処理に該当する。この［期間−ＴＰ（３）9］の動作は、実施例１の［期間−ＴＰ（２）7］において説明したと同様の動作であり、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、前述した式（２）においてＶOfsをＶOfs-Lと読みかえた式が保証されていれば、云い換えれば、前述した式（２）においてＶOfsをＶOfs-Lと読みかえた式を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１９２】
この［期間−ＴＰ（３）9］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１９３】
［期間−ＴＰ（３）10］（図１８、図２１の（Ｂ）参照）
この［期間−ＴＰ（３）10］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfs-Lから映像信号ＶSig_mに切り替わる。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（３）10］においてもブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。図１８は、ブートストラップ動作が生じないとして記した。
【０１９４】
［期間−ＴＰ（３）11］（図１８、図２１の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。この［期間−ＴＰ（３）11］の動作は、実施例１において［期間−ＴＰ（２）9］について説明したと同様であるので、説明を省略する。実施例１において説明したと同様に、実施例３の駆動方法においても、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【０１９５】
尚、実施例１において説明したと同様に、場合によっては、［期間−ＴＰ（３）10］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（３）10］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfs-Lから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
【０１９６】
［期間−ＴＰ（３）12］（図１８、図２１の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を行う。即ち、書込みトランジスタＴＲWはオフ状態であり、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極は浮遊状態となる。第１トランジスタＴＲ1のオン状態を維持し、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCCが印加された状態を維持する。従って、以上の結果として、第２ノードＮＤ2の電位は上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）におけるＶOfsをＶOfs-Lとした式で得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。
【０１９７】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１９８】
以上によって、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の発光の動作が完了する。
【０１９９】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【０２００】
実施例１においては、［期間−ＴＰ（２）2］において前処理を行った後、［期間−ＴＰ（２）3］において閾値電圧キャンセル処理を行ったが、これに限るものではない。場合によっては、［期間−ＴＰ（２）3］において書込みトランジスタＴＲWをオフ状態とする構成とすることもできる。この構成にあっては、閾値電圧キャンセル処理は、書込み処理の直前に１回行われる。実施例２や実施例３においても同様である。
【０２０１】
また、実施例２及び実施例３においては、実施例１と同様に、書込み処理において移動度補正処理を併せて行ったが、これに限るものではない。書込み処理と移動度補正を別個に行う構成とすることもできる。具体的には、第１トランジスタＴＲ1をオフ状態とし、オン状態の書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードに印加して書込み処理を行う。次いで、第１トランジスタＴＲ1をオン状態とし、映像信号ＶSig_mが第１ノードに印加された状態を所定の期間維持して移動度補正を行えばよい。
【図面の簡単な説明】
【０２０２】
【図１】図１は、２トランジスタ／１容量部から構成された駆動回路の等価回路図である。
【図２】図２は、有機ＥＬ表示装置の概念図である。
【図３】図３は、有機ＥＬ素子の一部分の模式的な一部断面図である。
【図４】図４は、有機ＥＬ素子における駆動のタイミングチャートを模式的に示した図である。
【図５】図５の（Ａ）〜（Ｆ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６の（Ａ）〜（Ｅ）は、図５の（Ｆ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）及び（Ｂ）は、図６の（Ｅ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８は、比較例の駆動のタイミングチャートを模式的に示した図である。
【図９】図９の（Ａ）及び（Ｂ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１０】図１０は、４トランジスタ／１容量部から構成された駆動回路の等価回路図である。
【図１１】図１１は、有機ＥＬ表示装置の概念図である。
【図１２】図１２は、有機ＥＬ素子における駆動のタイミングチャートを模式的に示した図である。
【図１３】図１３の（Ａ）〜（Ｆ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１４】図１４の（Ａ）〜（Ｆ）は、図１３の（Ｆ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１５】図１５の（Ａ）及び（Ｂ）は、図１４の（Ｆ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１６】図１６は、３トランジスタ／１容量部から構成された駆動回路の等価回路図である。
【図１７】図１７は、有機ＥＬ表示装置の概念図である。
【図１８】図１８は、有機ＥＬ素子における駆動のタイミングチャートを模式的に示した図である。
【図１９】図１９の（Ａ）〜（Ｅ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２０】図２０の（Ａ）〜（Ｆ）は、図１９の（Ｅ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２１】図２１の（Ａ）〜（Ｄ）は、図２０の（Ｆ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２２】図２２は、５トランジスタ／１容量部から構成された駆動回路の等価回路図である。
【図２３】図２３は、有機ＥＬ表示装置の概念図である。
【図２４】図２４は、有機ＥＬ素子における駆動のタイミングチャートを模式的に示した図である。
【図２５】図２５の（Ａ）〜（Ｄ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２６】図２６の（Ａ）〜（Ｅ）は、図２５の（Ｄ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【符号の説明】
【０２０３】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、ＴＲ3・・・第３トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬ1・・・第１トランジスタ制御線、ＡＺ2・・・第２トランジスタ制御線、ＡＺ3・・・第３トランジスタ制御線、ＰＳND2・・・第２ノード初期化電圧供給線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１１１・・・第１トランジスタ制御回路、１１２・・・第２トランジスタ制御回路、１１３・・・第３トランジスタ制御回路
【図１】
0005141192.tif 000002
【図２】
0005141192.tif 000003
【図３】
0005141192.tif 000004
【図４】
0005141192.tif 000005
【図５】
0005141192.tif 000006
【図６】
0005141192.tif 000007
【図７】
0005141192.tif 000008
【図８】
0005141192.tif 000009
【図９】
0005141192.tif 000010
【図１０】
0005141192.tif 000011
【図１１】
0005141192.tif 000012
【図１２】
0005141192.tif 000013
【図１３】
0005141192.tif 000014
【図１４】
0005141192.tif 000015
【図１５】
0005141192.tif 000016
【図１６】
0005141192.tif 000017
【図１７】
0005141192.tif 000018
【図１８】
0005141192.tif 000019
【図１９】
0005141192.tif 000020
【図２０】
0005141192.tif 000021
【図２１】
0005141192.tif 000022
【図２２】
0005141192.tif 000023
【図２３】
0005141192.tif 000024
【図２４】
0005141192.tif 000025
【図２５】
0005141192.tif 000026
【図２６】
0005141192.tif 000027