(57)【特許請求の範囲】
【請求項１】
第１画像を表示する第１表示パネルと、
前記第１表示パネルに形成され、外部装置から原始画像信号及び原始制御信号を受信し、前記原始画像信号及び原始制御信号に応答して、第１表示パネルに前記第１画像に対応する第１データ電圧及び第１駆動電圧を出力する第１駆動部と、
第２画像を表示する第２表示パネルと、
前記第２表示パネルに形成され、前記第１駆動部経由で前記原始画像信号及び原始制御信号を受信し、前記原始画像信号及び原始制御信号に応答して、第２表示パネルに前記第２画像に対応する第２データ電圧及び第２駆動電圧を出力する第２駆動部と、
前記第１表示パネルと第２表示パネルとを電気的に接続する連結部とを有し、
前記第１表示パネルと前記第２表示パネルは、物理的に離隔されて形成され、
前記第１表示パネルは、前記第１画像を表示する第１表示領域と、前記第１表示領域を囲み、第１領域と第２領域とを含む第１周辺領域に区画され、
前記第１周辺領域の第１領域に集積され、前記第１表示パネルにゲート信号を出力する第１ゲート駆動部を更に有し、
前記第１周辺領域の第２領域に前記第１駆動部が集積され、
前記第１駆動部は、前記第１表示パネルに前記第１データ電圧を出力する第１ソース駆動部と、前記第１ソース駆動部及び第１ゲート駆動部に前記第１駆動電圧をそれぞれ提供する第１電圧発生部を更に含み、
前記第２表示パネルは、前記第２画像を表示する第２表示領域と、前記第２表示領域を囲み、第１領域と第２領域と第３領域とを含む第２周辺領域に区画され、
前記第２周辺領域の第１領域に集積され、前記第２表示パネルにゲート信号を出力する第２ゲート駆動部を更に有し、
前記第２周辺領域の第２領域には、前記第２駆動部が集積され、
前記第２駆動部は、前記第２表示パネルに前記第２データ電圧を出力する第２ソース駆動部を含み、
前記第２周辺領域の第３領域に集積され、前記第２ソース駆動部と第２ゲート駆動部に前記第２駆動電圧をそれぞれ提供する第２電圧発生部を更に有することを特徴とするデュアル表示装置。
【請求項２】
前記第１駆動部は、外部から提供される第１及び第２データ信号を保存するメモリ部と、
前記外部から提供される原始制御信号に基づいて前記第１ソース駆動部及び第１ゲート駆動部を制御する第１タイミング制御部とをさらに含み、
前記第１ソース駆動部は、前記第１データ信号をアナログ形態の前記第１データ電圧に変換して前記第１表示パネルに出力し、
前記第２駆動部は、原始制御信号に基づいて前記第２ソース駆動部、第２ゲート駆動部、及び第２電圧発生部を制御する第２タイミング制御部を含み、
前記第２ソース駆動部は、前記第２データ信号をアナログ形態の前記第２データ電圧に変換して前記第２表示パネルに出力することを特徴とする請求項１に記載のデュアル表示装置。
【請求項３】
前記第１駆動部は、統合チップとして前記第１周辺領域の第２領域に装着されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項４】
第１駆動信号に応答して第１画像を表示する第１表示パネルと、
第２駆動信号に応答して第２画像を表示する第２表示パネルと、
前記第１表示パネルに形成され、受信した原始画像信号を保存するメモリ部を含み、前記原始画像信号の同期信号に応答して原始画像信号に基づく第１画像信号と、該第１画像信号が前記第１表示パネルに提供されるタイミングを制御する第１制御信号とを生成する前記第１駆動信号を生成する第１駆動部と、
前記第１表示パネルと第２表示パネルとを電気的に接続する連結部と、
前記第２表示パネルに形成され、前記連結部を通じて前記メモリ部から伝達された前記原始画像信号及び前記同期信号に応答して、第２画像信号と、該第２画像信号が前記第２表示パネルに提供されるタイミングを制御する第２制御信号とを含む前記第２駆動信号を生成する第２駆動部とを有し、
前記第１表示パネルと前記第２表示パネルは、物理的に離隔されて形成され、
前記第１駆動部は、前記第１制御信号及び第１画像信号に応答して前記第１表示パネルに第１ソース信号を出力する第１ソース駆動部と、
前記第１制御信号に応答して前記第１表示パネルに第１ゲート信号を出力する第１ゲート駆動部と、
前記同期信号に応答して、前記第１制御信号および第１画像信号を前記第１ソース駆動部に出力し、前記第１制御信号を前記第１ゲート駆動部に出力する第１タイミング制御部と、
前記第１タイミング制御部から提供された第１電圧制御信号に応答して、前記第１タイミング制御部、第１ソース駆動部、第１ゲート駆動部、及び第１表示パネルに印加する第１駆動電圧を提供する第１電圧発生部とを含み、
前記第２駆動部は、前記第２表示パネルに集積され、
前記第２制御信号及び第２画像信号に応答して前記第２表示パネルに第２ソース信号を出力する第２ソース駆動部と、
前記第２制御信号に応答して前記第２表示パネルに第２ゲート信号を出力する第２ゲート駆動部と、
前記原始画像信号の同期信号に応答して、前記第２制御信号及び第２画像信号を前記第２ソース駆動部に出力し、前記第２制御信号を前記第２ゲート駆動部に出力する第２タイミング制御部と、
前記第２タイミング制御部から提供された第２電圧制御信号に応答して、前記第２タイミング制御部、第２ソース駆動部、第２ゲート駆動部、及び第２表示パネルに印加する第２駆動電圧を提供する第２電圧発生部とを含むことを特徴とするデュアル表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアル表示装置に関し、より詳細には、メイン表示パネルとサブ表示パネルとを電気的に接続させる信号配線の数を減少させたデュアル表示装置に関する。
【背景技術】
【０００２】
一般的に、携帯電話端末は、画像を表示する表示パネルが外部に露出されたフリップ型と、表示パネルがキーの入力部によってカバーされる折り畳み型がある。
折り畳み型携帯電話端末は、表示パネルの数によって通常表示装置の携帯電話端末とデュアル表示装置の携帯電話端末に分ける。デュアル表示装置は、画像および文字情報などのメイン情報を表示するメイン表示パネル及びメイン情報以外の情報を表示するサブ表示パネルを含む。
【０００３】
メイン表示パネルは、待受時には、キー入力部と対向するように結合して外部に露出されなく、サブ表示パネルが外部に露出されて、使用者がメイン表示パネルを確認しなくても待機情報を確認することができる。
【０００４】
一方、表示装置のサイズを減少し、コストを低減するために、携帯電話端末及び小型液晶表示装置の駆動部は一つの駆動チップからなる。駆動チップは、ＴＡＢ（ｔａｐｅ  ａｕｔｏｍａｔｅｄ  ｂｏｎｄｉｎｇ）やＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）工程を通じてメインパネルに装着される。
【０００５】
なお、メイン表示パネルとサブ表示パネルとを電気的に接続する可撓性印刷回路基板フィルムにはメイン表示パネルからサブ表示パネルに延長されるデータ配線および駆動部からサブ表示パネルに延長される複数のゲート配線が形成される。
【０００６】
このように、メイン表示パネルからサブ表示パネルに複数の信号配線が延長することによって、メイン表示パネル及びサブ表示パネルの幅が増加し、複数の信号配線を形成することによってメイン表示パネル及びサブ表示パネルの設計が複雑になるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は上記従来のデュアル表示装置における問題点に鑑みてなされたものであって、本発明の目的は、メイン表示パネルとサブ表示パネルとの間に形成される信号配線を減少させたデュアル表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明によるデュアル表示装置は、第１画像を表示する第１表示パネルと、前記第１表示パネルに形成され、外部装置から原始画像信号及び原始制御信号を受信し、前記原始画像信号及び原始制御信号に応答して、第１表示パネルに前記第１画像に対応する第１データ電圧及び第１駆動電圧を出力する第１駆動部と、第２画像を表示する第２表示パネルと、前記第２表示パネルに形成され、前記第１駆動部経由で前記原始画像信号及び原始制御信号を受信し、前記原始画像信号及び原始制御信号に応答して、第２表示パネルに前記第２画像に対応する第２データ電圧及び第２駆動電圧を出力する第２駆動部と、前記第１表示パネルと第２表示パネルとを電気的に接続する連結部とを有し、前記第１表示パネルと前記第２表示パネルは、物理的に離隔されて形成され、前記第１表示パネルは、前記第１画像を表示する第１表示領域と、前記第１表示領域を囲み、第１領域と第２領域とを含む第１周辺領域に区画され、前記第１周辺領域の第１領域に集積され、前記第１表示パネルにゲート信号を出力する第１ゲート駆動部を更に有し、前記第１周辺領域の第２領域に前記第１駆動部が集積され、前記第１駆動部は、前記第１表示パネルに前記第１データ電圧を出力する第１ソース駆動部と、前記第１ソース駆動部及び第１ゲート駆動部に前記第１駆動電圧をそれぞれ提供する第１電圧発生部を更に含み、前記第２表示パネルは、前記第２画像を表示する第２表示領域と、前記第２表示領域を囲み、第１領域と第２領域と第３領域とを含む第２周辺領域に区画され、前記第２周辺領域の第１領域に集積され、前記第２表示パネルにゲート信号を出力する第２ゲート駆動部を更に有し、前記第２周辺領域の第２領域には、前記第２駆動部が集積され、前記第２駆動部は、前記第２表示パネルに前記第２データ電圧を出力する第２ソース駆動部を含み、前記第２周辺領域の第３領域に集積され、前記第２ソース駆動部と第２ゲート駆動部に前記第２駆動電圧をそれぞれ提供する第２電圧発生部を更に有することを特徴とする。
【０００９】
前記第１駆動部は、外部から提供される第１及び第２データ信号を保存するメモリ部と、前記外部から提供される原始制御信号に基づいて前記第１ソース駆動部及び第１ゲート駆動部を制御する第１タイミング制御部とをさらに含み、前記第１ソース駆動部は、前記第１データ信号をアナログ形態の前記第１データ電圧に変換して前記第１表示パネルに出力し、前記第２駆動部は、原始制御信号に基づいて前記第２ソース駆動部、第２ゲート駆動部、及び第２電圧発生部を制御する第２タイミング制御部を含み、前記第２ソース駆動部は、前記第２データ信号をアナログ形態の前記第２データ電圧に変換して前記第２表示パネルに出力することが好ましい。
前記第１駆動部は、統合チップとして前記第１周辺領域の第２領域に装着されることが好ましい。
【００１１】
また、上記目的を達成するためになされた本発明によるデュアル表示装置は、第１駆動信号に応答して第１画像を表示する第１表示パネルと、第２駆動信号に応答して第２画像を表示する第２表示パネルと、前記第１表示パネルに形成され、受信した原始画像信号を保存するメモリ部を含み、前記原始画像信号の同期信号に応答して原始画像信号に基づく第１画像信号と、該第１画像信号が前記第１表示パネルに提供されるタイミングを制御する第１制御信号とを生成する前記第１駆動信号を生成する第１駆動部と、前記第１表示パネルと第２表示パネルとを電気的に接続する連結部と、前記第２表示パネルに形成され、前記連結部を通じて前記メモリ部から伝達された前記原始画像信号及び前記同期信号に応答して、第２画像信号と、該第２画像信号が前記第２表示パネルに提供されるタイミングを制御する第２制御信号とを含む前記第２駆動信号を生成する第２駆動部とを有し、前記第１表示パネルと前記第２表示パネルは、物理的に離隔されて形成され、前記第１駆動部は、前記第１制御信号及び第１画像信号に応答して前記第１表示パネルに第１ソース信号を出力する第１ソース駆動部と、前記第１制御信号に応答して前記第１表示パネルに第１ゲート信号を出力する第１ゲート駆動部と、前記同期信号に応答して、前記第１制御信号および第１画像信号を前記第１ソース駆動部に出力し、前記第１制御信号を前記第１ゲート駆動部に出力する第１タイミング制御部と、前記第１タイミング制御部から提供された第１電圧制御信号に応答して、前記第１タイミング制御部、第１ソース駆動部、第１ゲート駆動部、及び第１表示パネルに印加する第１駆動電圧を提供する第１電圧発生部とを含み、前記第２駆動部は、前記第２表示パネルに集積され、前記第２制御信号及び第２画像信号に応答して前記第２表示パネルに第２ソース信号を出力する第２ソース駆動部と、前記第２制御信号に応答して前記第２表示パネルに第２ゲート信号を出力する第２ゲート駆動部と、前記原始画像信号の同期信号に応答して、前記第２制御信号及び第２画像信号を前記第２ソース駆動部に出力し、前記第２制御信号を前記第２ゲート駆動部に出力する第２タイミング制御部と、前記第２タイミング制御部から提供された第２電圧制御信号に応答して、前記第２タイミング制御部、第２ソース駆動部、第２ゲート駆動部、及び第２表示パネルに印加する第２駆動電圧を提供する第２電圧発生部とを含むことを特徴とする。
【００１２】
前記第１駆動部は、前記第１制御信号及び第１画像信号に応答して前記第１表示パネルに第１ソース信号を出力する第１ソース駆動部と、前記第１制御信号に応答して前記第１表示パネルに第１ゲート信号を出力する第１ゲート駆動部と、前記同期信号に応答して、前記第１制御信号および第１画像信号を前記第１ソース駆動部に出力し、前記第１制御信号を前記第１ゲート駆動部に出力する第１タイミング制御部と、前記第１タイミング制御部から提供された第１電圧制御信号に応答して、前記第１タイミング制御部、第１ソース駆動部、第１ゲート駆動部、及び第１表示パネルに印加する第１駆動電圧を提供する第１電圧発生部とを含むことが好ましい。
前記第２駆動部は、前記第２表示パネルに集積され、前記第２制御信号及び第２画像信号に応答して前記第２表示パネルに第２ソース信号を出力する第２ソース駆動部と、前記第２制御信号に応答して前記第２表示パネルに第２ゲート信号を出力する第２ゲート駆動部と、前記原始画像信号の同期信号に応答して、前記第２制御信号及び第２画像信号を前記第２ソース駆動部に出力し、前記第２制御信号を前記第２ゲート駆動部に出力する第２タイミング制御部と、前記第２タイミング制御部から提供された第２電圧制御信号に応答して、前記第２タイミング制御部、第２ソース駆動部、第２ゲート駆動部、及び第２表示パネルに印加する第２駆動電圧を提供する第２電圧発生部とを含むことが好ましい。
【発明の効果】
【００１３】
本発明に係るデュアル表示装置によれば、第２表示パネルには、タイミング制御部、電圧発生部、ゲート駆動部、およびソース駆動部が低温ポリシリコン形成技術を用いて集積される。したがって、第１表示パネルに形成されたデータ配線は、第２表示パネルに延長する必要がない。なお、第２表示パネルに形成された複数のゲート配線にゲート信号を印加するために、第１駆動部から引き出された複数の信号配線が第２表示パネルに延長する必要がない。
したがって、第１表示パネルと第２表示パネルとを電気的に接続させる信号配線の個数が減少して、第１表示パネルおよび第２表示パネルのサイズが減少するという効果があり、また、デュアル表示装置の製造生産性が向上するという効果がある。
【発明を実施するための最良の形態】
【００１４】
次に、本発明に係るデュアル表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１５】
〔デュアル表示装置〕
図１は、本発明の一実施形態によるデュアル表示装置のブロック図である。
図１を参照すると、デュアル表示装置１００は第１表示パネル１１０、第１駆動部１３０、第２表示パネル２１０、および第２駆動部２３０を含む。
【００１６】
第１表示パネル１１０および第２表示パネル２１０は、画素がスイッチング素子によってオンオフされるアクティブマトリクス方式で駆動される。第１表示パネル１１０は、画像情報と文字情報などのような第１画像（メイン情報）を表示し、第２表示パネル２１０は、時間、日付、バッテリー状態などのような第２画像（付加情報）を表示する。第２表示パネル２１０は、連結部、例えば、コネクティング（ｃｏｎｎｅｃｔｉｎｇ）可撓性印刷回路基板を通じて第１表示パネル１１０と電気的に接続される。
【００１７】
第１駆動部１３０は、第１表示パネル１１０に形成され、外部装置（ＣＰＵ）から原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）を受信する。第１駆動部１３０は、原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）に応答して、第１画像に対応する第１データ電圧（１Ｓ−ＤＡＴＡ）を第１表示パネル１１０に出力する。デュアル表示装置１００は、第１ゲート駆動部１７０を更に含む。第１ゲート駆動部１７０は、第１駆動部１３０によって制御され、第１表示パネル１１０に第１ゲート信号（１Ｓ−ＧＡＴＥ）を出力する。
【００１８】
第２駆動部２３０は、コネクティング可撓性印刷回路基板を通じて伝達された原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）に応答して、第２画像に対応する第２データ電圧（２Ｓ−ＤＡＴＡ）を第２表示パネル２１０に出力する。デュアル表示装置１００は、第２ゲート駆動部２７０を更に含む。第２ゲート駆動部２７０は、第２駆動部２３０によって制御され、第２表示パネル２１０に第２ゲート信号（２Ｓ−ＧＡＳ）を出力する。
【００１９】
第２駆動部２３０および第２ゲート駆動部２７０は、第２表示パネル２１０に集積される。例えば、第２駆動部２３０および第２ゲート駆動部２７０は、第２表示パネル２１０が損傷しない温度にて第２表示パネル２１０上にポリシリコン（ＰＳ）を形成する技術（以下、‘低温ポリシリコン（ＬＴＰＳ）’形成技術と称する）を通じて第２表示パネル２１０に集積される。この場合、第２表示パネル２１０の画素に形成されたスイッチング素子および第２駆動部２３０に形成されたスイッチング素子はポリシリコンからなるアクティブ層を含む。
【００２０】
上述したように、第２駆動部２３０が第２データ電圧（２Ｓ−ＤＡＴＡ）を出力し、第２ゲート駆動部２７０が第２ゲート信号（２Ｓ−ＧＡＳ）を出力する。したがって、コネクティング可撓性印刷回路基板にはデータ配線およびゲート配線が省略され、原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）を第２駆動部２３０に印加するための信号配線が形成される。
【００２１】
図２は、図１に示したデュアル表示装置の平面図である。
図２に示すように、第１表示パネル１１０は、下部基板、上部基板、及び下部基板と上部基板との間に介在される液晶層を含む。第１表示パネル１１０は、第１表示領域（１Ｓ−ＤＡ）と第１表示領域（１Ｓ−ＤＡ）を囲む第１周辺領域（１Ｓ−ＰＡ）に区画される。
【００２２】
第１表示領域（１Ｓ−ＤＡ）に対応する下部基板には複数のデータ配線（ＤＬ１）とデータ配線（ＤＬ１）と交差する複数のゲート配線（ＧＬ１）が形成される。データ配線（ＤＬ１）とゲート配線（ＧＬ）によって複数の画素部（Ｐ１）が定義され、それぞれ画素部（Ｐ１）には、スイッチング素子（ＴＦＴ１）とスイッチング素子（ＴＦＴ１）に電気的に接続された液晶キャパシタ（ＣＬＣ１）およびストレージキャパシタ（ＣＳＴ１）が形成される。
【００２３】
第１周辺領域（１Ｓ−ＰＡ）は、第１領域（１Ｓ−ＰＡ１）および第２領域（１Ｓ−ＰＡ２）を含む。第１周辺領域の第１領域（１Ｓ−ＰＡ１）は、ゲート配線（ＧＬ１）が延長する方向に沿って第１表示領域（１Ｓ−ＤＡ）に隣接して位置し、第１周辺領域の第２領域（１Ｓ−ＰＡ２）は、データ配線（ＤＬ１）が延長する方向に沿って第１表示領域（１Ｓ−ＤＡ）に隣接して位置する。
【００２４】
第１表示パネル１１０は、入力可撓性印刷回路基板１０５を通じて外部装置（ＣＰＵ）と電気的に接続される。第１ゲート駆動部１７０は、第１周辺領域の第１領域（１Ｓ−ＰＡ１）に形成され、第１駆動部１３０の制御によってゲート配線（ＧＬ１）に第１ゲート信号（１Ｓ−ＧＡＴＥ）を出力する。第１駆動部１３０は、第１周辺領域の第２領域（１Ｓ−ＰＡ２）に形成され、原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）を受信し、データ配線（ＤＬ１）に第１データ電圧（１Ｓ−ＤＡＴＡ）を出力する。
【００２５】
本実施形態では、第１ゲート駆動部１７０および第１駆動部１３０は別個のチップとして第１周辺領域の第１領域（１Ｓ−ＰＡ１）および第２領域（１Ｓ−ＰＡ２）にそれぞれ装着される。これとは異なる実施形態として、第１駆動部１３０と第１ゲート駆動部１７０を、一つのチップとして構成することもできる。また、更に他の実施形態として、第１駆動部１３０および第１ゲート駆動部１７０を、低温ポリシリコン（ＬＴＰＳ）形成技術を用いて第１表示パネル１１０、具体的には、下部基板に集積させてもよい。
【００２６】
第２表示パネル２１０は、下部基板、上部基板、及び下部基板と上部基板との間に介在する液晶層を含み、第２表示領域（２Ｓ−ＤＡ）と第２表示領域（２Ｓ−ＤＡ）を囲む第２周辺領域（２Ｓ−ＰＡ）に区画される。
【００２７】
第２表示領域（２Ｓ−ＤＡ）に対応する下部基板には複数のデータ配線（ＤＬ２）とデータ配線（ＤＬ２）と交差する複数のゲート配線（ＧＬ２）が形成される。データ配線（ＤＬ２）とゲート配線（ＧＬ２）によって複数の画素部（Ｐ２）が定義され、それぞれの画素部（Ｐ２）にはスイッチグ素子（ＴＦＴ２）とスイッチング素子（ＴＦＴ２）に電気的に接続された液晶キャパシタ（ＣＬＣ２）およびストレージキャパシタ（ＣＳＴ２）が形成される。
【００２８】
第２周辺領域（２Ｓ−ＰＡ）は、第１乃至第３領域（２Ｓ−ＰＡ１、２Ｓ−ＰＡ２、２Ｓ−ＰＡ３）を含む。第２周辺領域の第１領域（２Ｓ−ＰＡ１）は、ゲート配線（ＧＬ２）が延長する方向に沿って第２表示領域（２Ｓ−ＤＡ）に隣接して位置し、第２周辺領域の第２領域（２Ｓ−ＰＡ２）は、データ配線（ＤＬ２）が延長する方向に沿って第２表示領域（２Ｓ−ＤＡ）に隣接して位置する。第２周辺領域の第３領域（２Ｓ−ＰＡ３）は、ゲート配線（ＧＬ２）が延長する第２周辺領域の第１領域（２Ｓ−ＰＡ１）と対向する方向に沿って第２表示領域（２Ｓ−ＤＡ）に隣接して位置する。
【００２９】
コネクティング可撓性印刷回路基板１２０には、第１駆動部１３０と第２駆動部２３０とを電気的に接続させる信号配線（ＳＬ）が形成される。
第２ゲート駆動部２７０は、第２周辺領域の第１領域（２Ｓ−ＰＡ１）に集積され、第２駆動部２３０の制御によってゲート配線（ＧＬ２）に第２ゲート信号（２Ｓ−ＧＡＳ）を出力する。第２駆動部２３０は、第２周辺領域の第２領域（２Ｓ−ＰＡ２）に形成され、コネクティング可撓性印刷回路基板１２０を通じて伝達された原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）を受信し、データ配線（ＤＬ２）に第２データ電圧（２Ｓ−ＤＡＴＡ）を出力する。
【００３０】
本実施形態で、第２ゲート駆動部２７０および第２駆動部２３０は、第２表示パネル２１０の下部基板にデータ配線（ＤＬ２）、ゲート配線（ＧＬ２）、およびスイッチング素子（ＴＦＴ２）を形成する工程において、第２周辺領域（２Ｓ−ＰＡ）に集積される。具体的には、ポリシリコン（ｐｏｌｙ−Ｓｉ）を用いて画素部（Ｐ２）を形成するとき、第２周辺領域（２Ｓ−ＰＡ）に対応する下部基板上に第２駆動部２３０および第２ゲート駆動部２７０を同時に集積させる。
【００３１】
図３は、図２に示した第１駆動部のブロック図である。
図３を参照すると、第１駆動部１３０は、第１タイミング制御部１３１、メモリ部１３３、第１電圧発生部１３５、及び第１ソース駆動部１３７を含む。
【００３２】
第１タイミング制御部１３１は、外部装置（ＣＰＵ）から原始画像信号（Ｏ−ＤＡＴＡ）および原始制御信号（ＯＣＳ）を受信し、メモリ部１３３に保存する（書き込む）（ＷＲＩＴＥ−ＤＡＴＡ）。原始画像信号（Ｏ−ＤＡＴＡ）は、第１画像に対応する第１データ信号および第２画像に対応する第２データ信号を含む。その後、第１タイミング制御部１３１は、原始制御信号（ＯＣＳ）に応答して適切な時期にメモリ部１３３から第１データ信号を、例えば、ライン単位で読み出す（ＲＥＡＤ−ＤＡＴＡ）。
【００３３】
メモリ部１３３は、メイン保存領域とサブ保存領域を含む。メモリ部１３３は、第１タイミング部１３１から提供される第１データ信号（１Ｓ−ＤＡＳ）をメイン保存領域に保存し、第２データ信号をサブ保存領域に選択的に保存する。
【００３４】
一方、第１タイミング制御部１３１は、原始制御信号（ＯＣＳ）に基づいて第１乃至第３メイン制御信号（１４１、１４３、１４５）を生成して出力する。具体的には、第１タイミング制御部１３１は、第１メイン制御信号１４１を第１電圧発生部１３５に提供し、第２メイン制御信号１４３を第１ゲート駆動部１７０に提供し、第３メイン制御信号１４５および第１データ信号（１Ｓ−ＤＡＳ）を第１ソース駆動部１３７に提供し、それぞれの駆動を制御する。
【００３５】
第１電圧発生部１３５は、第１メイン制御信号１４１によってデュアル表示装置１００を駆動するための駆動電圧を出力する。具体的には、第１電圧発生部１３５は、第１ゲート駆動部１７０に第１メイン駆動電圧１５１を出力し、第１ソース駆動部１３７に第２メイン駆動電圧１５３を出力し、第１表示パネル１１０に第３メイン駆動電圧（図示せず）をそれぞれ出力する。
【００３６】
第１メイン駆動電圧１５１は、第１ゲート信号（１Ｓ−ＧＡＴＥ）を生成するためのゲートオン電圧（ＶＤＤ）及びゲートオフ電圧（ＶＳＳ）を含む。第２メイン駆動電圧１５３は、アナログ駆動電圧（ＡＶＤＤ）、デジタル駆動電圧（ＤＶＤＤ）、基準ガンマ電圧（ＶＲＥＦ）を含む。第３メイン駆動電圧は、液晶およびストレージキャパシタ（ＣＬＣ１、ＣＳＴ１）に提供される共通電圧（ＶＣＯＭ、ＶＳＴ）を含む。
【００３７】
第１ゲート駆動部１７０は、第１駆動部１３０から提供された第２メイン制御信号１４３及び第１メイン駆動電圧１５１を用いて、第１ゲート信号（１Ｓ−ＧＡＴＥ）生成し、ゲート配線（ＧＬ１）に出力する。
【００３８】
第１ソース駆動部１３７は、第１駆動部１３０から提供された第３メイン制御信号１４５及び第２メイン駆動電圧１５３を用いて、第１データ信号（１Ｓ−ＤＡＳ）をアナログ形態の第１データ電圧（１Ｓ−ＤＡＴＡ）に変換し、データ配線（ＤＬ１）に出力する。
【００３９】
一方、第１駆動部１３０は、原始制御信号（ＯＣＳ）及び原始画像信号（Ｏ−ＤＡＴＡ）を第２駆動部２３０に伝達する。原始制御信号（ＯＣＳ）及び原始画像信号（Ｏ−ＤＡＴＡ）は、コネクティング可撓性印刷回路基板１２０に形成された信号配線（ＳＬ）を通じて第２駆動部２３０に伝達する。
【００４０】
図４は、図２に示した第２駆動部のブロック図である。
図４を参照すると、第２駆動部２３０は、第２タイミング制御部２３１及び第２ソース駆動部２３７を含む。
【００４１】
第２タイミング制御部２３１は、コネクティング可撓性印刷回路基板１２０を通じて伝達された原始画像信号（Ｏ−ＤＡＴＡ）及び原始制御信号（ＯＣＳ）を受信する。具体的には、第２タイミング制御部２３１は、原始制御信号（ＯＣＳ）に応答して適切な時期にメモリ部１３３から第２データ信号（２Ｓ−ＤＡＳ）を読み出す（ＲＥＡＤ−ＤＡＴＡ）。
【００４２】
図２及び図４を参照すると、デュアル表示装置１００は、第２電圧発生部２９０を更に含む。第２電圧発生部２９０は、第２周辺領域の第３領域（２Ｓ−ＰＡ３）に集積される。第２電圧発生部２９０は、第２タイミング制御部２３１の制御によってデュアル表示装置１００を駆動するための駆動電圧を出力する。
【００４３】
一方、第２タイミング制御部２３１は、原始制御信号（ＯＣＳ）に基づいて第１乃至第３サブ制御信号（２４１、２４３、２４５）を生成して出力する。具体的には、第２タイミング制御部２３１は、第１サブ制御信号２４１を第２電圧発生部２９０に提供し、第２サブ制御信号２４３を第２ゲート駆動部２７０に提供し、第３サブ制御信号２４５及び第２データ信号（２Ｓ−ＤＡＳ）を第２ソース駆動部２３７に提供し、それぞれの駆動を制御する。
【００４４】
原始制御信号（ＯＣＳ）は、水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）、メインクロック信号（ＭＣＫ）およびデータイネーブル信号（ＤＥ）を含み、第１サブ制御信号２４１は、メインクロック信号（ＭＣＫ）を含み、第２サブ制御信号２４３は、垂直開示信号（ＳＴＶ）を含む。第３サブ制御信号２４５は、水平開示信号（ＳＴＨ）、ラッチ信号（ＬＯＥ）、およびロード信号（ＴＰ）などを含む。
【００４５】
第２電圧発生部２９０は、第１サブ制御信号２４１によって第１乃至第３サブ駆動電圧（２５１、２５３、図示せず）を出力する。具体的には、第２電圧発生部２９０は、第２ゲート駆動部２７０に第１サブ駆動電圧２５１を出力し、第２ソース駆動部２３７に第２サブ駆動電圧２５３を出力し、第２表示パネル２１０に第３サブ駆動電圧（図示せず）を出力する。
【００４６】
第１サブ駆動電圧２５１は、第２ゲート信号（２Ｓ−ＧＡＳ）を生成するためのゲートオン電圧（ＶＤＤ）およびオフ電圧（ＶＳＳ）を含む。第２サブ駆動電圧２５３は、アナログ駆動電圧（ＡＶＤＤ）、デジタル駆動電圧（ＤＶＤＤ）、基準ガンマ電圧（ＶＲＥＦ）を含む。第３サブ駆動電圧は、第２表示パネル２１０の液晶およびストレージキャパシタ（ＣＬＣ、ＣＳＴ）に提供される共通電圧（ＶＣＯＭ、ＶＳＴ）を含む。
【００４７】
第２ゲート駆動部２７０は、第２駆動部２３０から提供された第２サブ制御信号２４３及び第２電圧発生部２９０から提供された第１サブ駆動電圧２５１を用いて、第２ゲート信号（２Ｓ−ＧＡＳ）を生成し、第２表示パネル２１０の第２表示領域（２Ｓ−ＤＡ）に形成されたゲート配線（ＧＬ２）に出力する。
【００４８】
第２ソース駆動部２３７は、第２駆動部２３０から提供された第３サブ制御信号２４５及び第２サブ駆動電圧２５３を用いて、第２データ信号（２Ｓ−ＤＡＳ）をアナログ形態の第２データ電圧（２Ｓ−ＤＡＴＡ）に変換してソース配線（ＤＬ２）に出力する。
【００４９】
図５は、図４に示した第２ソース駆動部のブロック図である。
図５を参照すると、第２ソース駆動部２３７は、サンプリング部２３７ａ、ラッチ部２３７ｂ、デジタルアナログ変換部２３７ｃ、レベルシフタ２３７ｄ、及び出力バッファ部２３７ｅを含む。
サンプリング部２３７ａは、原始制御信号（ＯＣＳ）および第３サブ制御信号２４５に応答して第２データ信号（２Ｓ−ＤＡＳ）をサンプリングする。
【００５０】
ラッチ部２３７ｂは、ラッチ信号（ＬＯＥ）が入力されると、サンプリングされた第２データ信号（２Ｓ−ＤＡＳ）を一定時間ラッチする。ラッチ部２３７ｂは、ロード信号（ＬＯＡＤ）が入力されると、第２データ信号（２Ｓ−ＤＡＳ）をデジタルアナログ変換部２３７ｃに出力する。
【００５１】
デジタルアナログ変換部２３７ｃは、第２電圧発生部２９０から提供された基準ガンマ電圧を用いて第２データ信号（２Ｓ−ＤＡＳ）をアナログ形態の第２データ電圧（２Ｓ−ＤＡＴＡ）に変換して出力する。
【００５２】
レベルシフタ２３７ｄは、デジタルアナログ変換部２３７ｃから出力された第２データ電圧（２Ｓ−ＤＡＴＡ）を選択的に出力する。出力バッファ部２３７ｅは、第２データ電圧（２Ｓ−ＤＡＴＡ）を一定レベルに増幅して第２表示パネル２１０に出力する。
【００５３】
本実施形態では、第２ゲート駆動部２７０、第２駆動部２３０、及び第２電圧発生部２９０が第２周辺領域の第１乃至第３領域（２Ｓ−ＰＡ１、２Ｓ−ＰＡ２、２Ｓ−ＰＡ３）にそれぞれ集積することを開示したが、第２ゲート駆動部２７０、第２駆動部２３０、及び第２電圧発生部２９０は、一つの領域に全て統合され集積されるか、もしくは集積される位置は多様に変更することができる。
【００５４】
図６は、図２に示したデュアル表示装置の断面図である。
図６を参照すると、コネクティング可撓性印刷回路基板１２０は折り曲げられ、第１表示パネル１１０および第２表示パネル２１０は互いに対向するように配置される。ここで、第１表示パネル１１０の第１表示領域（１Ｓ−ＤＡ）と第２表示パネル２１０の第２表示領域（２Ｓ−ＤＡ）の各々の表示面は、互いに反対方向（外側）を向くように配置される。
【００５５】
デュアル表示装置１００は、バックライトアセンブリ３００を更に含む。バックライトアセンブリ３００は、第１表示パネル１１０と第２表示パネル２１０との間に配置され、第１表示パネル１１０および第２表示パネル２１０にそれぞれ第１画像および第２画像表示の基になる光を提供する。
【００５６】
バックライトアセンブリ３００は、光源３１０、光ガイドユニット３３０、第１光学シート３５０、および第２光学シート３７０を含む。光源３１０は、例えば、発光ダイオードである。光ガイドユニット３３０は、側面を通じて光源３１０が出射した光の入射を受け、入射された光をガイドして第１表示パネル１１０および第２表示パネル２１０に向かって出射する。
【００５７】
第１光学シート３５０は、第１表示パネル１１０と光ガイドユニット３３０との間に配置され、光ガイドユニット３３０から出射された光の光学特性、例えば、輝度均一性および正面輝度を向上させる。
【００５８】
第２光学シート３７０は、第２表示パネル２１０と光ガイドユニット３３０との間に配置され、光ガイドユニット３３０から出射された光の光学特性、例えば、輝度均一性および正面輝度を向上させる。
【００５９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態によるデュアル表示装置のブロック図である。
【図２】図１に示したデュアル表示装置の平面図である。
【図３】図２に示した第１駆動部のブロック図である。
【図４】図２に示した第２駆動部のブロック図である。
【図５】図４に示した第２ソース駆動部のブロック図である。
【図６】図２に示したデュアル表示装置の断面図である。
【符号の説明】
【００６１】
１００        デュアル表示装置
１１０        第１表示パネル
１２０        コネクティング可撓性印刷回路基板
１３０        第１駆動部
１３１        第１タイミング制御部
１３３        メモリ部
１３５        第１電圧発生部
１３７        第１ソース駆動部
１７０        第１ゲート駆動部
２１０        第２表示パネル
２３０        第２駆動部
２３１        第２タイミング制御部
２３７        第２ソース駆動部
２７０        第２ゲート駆動部
２９０        第２電圧発生部
３００        バックライトアセンブリ
【図１】
0005229605.tif 000002
【図２】
0005229605.tif 000003
【図３】
0005229605.tif 000004
【図４】
0005229605.tif 000005
【図５】
0005229605.tif 000006
【図６】
0005229605.tif 000007