(57)【特許請求の範囲】
【請求項１】
高周波電力増幅器であって、
高周波信号を増幅する第１アンプと、
前記高周波信号を増幅する第２アンプと、
前記高周波信号を増幅する第３アンプと、
前記第１アンプの出力ノードに接続された第１整合回路と、
前記第２アンプの出力ノードに接続された第２整合回路と、
前記第３アンプの出力ノードに接続された第３整合回路と、
前記第１整合回路の出力ノードに接続された出力端子と、
一端が前記第２整合回路の出力ノードに接続された第１スイッチ素子と、
一端が前記第３整合回路の出力ノードに接続された第２スイッチ素子と、
前記第１スイッチ素子の他端と第２スイッチ素子の他端との間に接続され、前記第１スイッチ素子および第２整合回路を介して前記第２アンプに電源を供給し、前記第２スイッチ素子および第３整合回路を介して前記第３アンプに電源を供給するための第１電源ラインと、
を具備し、
前記第１スイッチ素子の前記他端は、前記第１整合回路の入力ノードと接続され、
前記第２スイッチ素子の前記他端は、前記第１電源ラインを介して、前記第１整合回路の入力ノードと接続され、
前記第３アンプの出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスが、前記第２アンプの出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスより高い高周波電力増幅器。
【請求項２】
前記高周波電力増幅器は、さらに、
前記第１アンプの出力ノードと第１スイッチ素子の前記他端の間に接続された第２電源ラインと、
を具備し、
前記第１スイッチ素子の前記他端は、前記第２電源ラインを介して、前記第１整合回路の入力ノードと接続されており、
前記第２スイッチ素子の前記他端は、前記第１電源ラインと第２電源ラインを介して、前記第１整合回路の入力ノードと接続される
請求項１記載の高周波電力増幅器。
【請求項３】
前記第１アンプを構成するトランジスタのセルサイズは、前記第２アンプを構成するトランジスタのセルサイズより大きく、
前記第２アンプを構成するトランジスタのセルサイズは、前記第３アンプを構成するトランジスタのセルサイズより大きい
請求項２記載の高周波電力増幅器。
【請求項４】
前記第１電源ラインと前記第２電源ラインは、それぞれインダクタ部品を含む
請求項２記載の高周波電力増幅器。
【請求項５】
前記第１電源ラインと前記第２電源ラインは、基板上に構成されたマイクロストリップ線路により構成されている
請求項２記載の高周波電力増幅器。
【請求項６】
前記第１アンプは、ベースに入力される前記高周波信号を増幅する第１トランジスタと、前記第１トランジスタのベースにバイアス電流の供給をオンまたはオフする第１バイアス回路とを有し、
前記第２アンプは、ベースに入力される前記高周波信号を増幅する第２トランジスタと、前記第２トランジスタのベースにバイアス電流の供給をオンまたはオフする第２バイアス回路とを有し、
前記第３アンプは、ベースに入力される前記高周波信号を増幅する第３トランジスタと、前記第３トランジスタのベースにバイアス電流の供給をオンまたはオフする第３バイアス回路とを有し、
第１の動作モードにおいて、前記第１バイアス回路をオン、前記第２バイアス回路をオフ、前記第３バイアス回路をオフ、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオフであり、
第２の動作モードにおいて、前記第１バイアス回路をオフ、前記第２バイアス回路をオン、前記第３バイアス回路をオフ、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフであり、
第３の動作モードにおいて、前記第１バイアス回路をオフ、前記第２バイアス回路をオフ、前記第３バイアス回路をオン、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンである
請求項１〜５の何れか１項に記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話端末をはじめとする移動体通信の送信用に用いられる高周波電力増幅器に関するものである。
【背景技術】
【０００２】
携帯電話端末の小型、軽量および長時間通話を実現するために、バッテリーの小型化に加えて、電力消費量のウエイトが高い送信用電力増幅器の高効率化（省電力化）が重要とされている。携帯電話端末用の送信用電力増幅器はＰＡモジュール（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒモジュール）と呼ばれ、高周波特性と電力変換効率に優れるＧａＡｓ高周波トランジスタが主に用いられている。このＧａＡｓ高周波トランジスタには大別して、電界効果型トランジスタ（以下、ＦＥＴと記す。）とヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴと記す。）がある。
【０００３】
Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）をはじめとするＣＤＭＡ方式では、基地局に到達する高周波電力がほぼ等しくなるように、基地局までの距離や周辺環境に応じて、携帯端末のアンテナから出力する高周波電力を制御する手法が用いられている。一般的には、基地局までの距離が遠い場合には、アンテナからの出力は高く、逆にその距離が近い場合には、アンテナからの出力は低い。アンテナからの出力は、ＰＡモジュールの出力を制御することにより行われる。アンテナからの出力は、相対的に低く抑えられて使用される場合が多く、低出力条件におけるＰＡモジュールの高効率化を実現することは、電力消費量を低減するために極めて重要なことである。しかしながら、電力増幅器においては、高出力時に電力効率が最も高くなるように設計されている。このために、その出力電力以下においては電力効率が低下する。
【０００４】
中出力時および低出力時の効率を改善する手段として、要求される出力電力に応じて使用する出力経路を切替えるＰＡモジュールが提案されている（特許文献１）。図７は、特許文献１に示されているＰＡモジュールのブロック図である。
【０００５】
以下、この図を参照しながら従来のＰＡモジュールを説明する。なお、以降、同じ要素には同一の符号を付与して説明を行う。
【０００６】
まず、高出力用経路の動作を説明する。入力端子７２１から入力された高周波電力は入力整合回路７１１を通過して高出力用アンプ７０１に入力される。高出力用アンプ７０１で増幅された高周波電力は、出力整合回路７１４を通過して出力端子７２２から出力される。
【０００７】
次に、中出力経路の動作を説明する。入力端子７２１から入力された高周波電力は入力整合回路７１２を通過して中出力用アンプ７０２に入力される。中出力用アンプ７０２で増幅された高周波電力は、整合回路７１５、スイッチ７０４、出力整合回路７１４を順に通過して出力端子７２２から出力される。
【０００８】
次に、低出力経路の動作を説明する。入力端子７２１から入力された高周波電力は入力整合回路７１３を通過して低出力用アンプ７０３に入力される。低出力用アンプ７０３で増幅された高周波電力は、整合回路７１６、スイッチ７０５、整合回路７１５、スイッチ７０４、出力整合回路７１４を順に通過して出力端子７２２から出力される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００７／０２２２５２３号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図７に示す、従来の回路構成では、整合回路７１５や整合回路７１６は、高出力経路の非常に低い出力インピーダンスに応じて、各出力経路における出力インピーダンスを最適化するために整合回路を構成しなければならず、各々の整合回路（７１５、７１６）には最低でも２つ以上の部品が必要であり、回路規模が増大するといった問題がある。また、各経路と他経路とのアイソレーション確保のためにスイッチを設けているが、図７のような従来回路の構成では、低出力経路の出力はスイッチ７０４およびスイッチ７０５と２つのスイッチを通過しなければいけないため、スイッチのＲＦ損失により効率が劣化してしまう。
【００１１】
本発明は、前記課題に鑑み、信号を増幅する複数の経路から、要求される出力電力に応じた１つを選択して使用する高周波電力増幅器において、回路規模を大きくすることなく、電力効率を改善する高周波増幅器を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため本発明の一実施形態における高周波電力増幅器は、高周波信号を増幅する第１アンプと、前記高周波信号を増幅する第２アンプと、前記高周波信号を増幅する第３アンプと、前記第１アンプの出力ノードに接続された第１整合回路と、前記第２アンプの出力ノードに接続された第２整合回路と、前記第３アンプの出力ノードに接続された第３整合回路と、前記第１整合回路の出力ノードに接続された出力端子と、一端が前記第２整合回路の出力ノードに接続された第１スイッチ素子と、一端が前記第３整合回路の出力ノードに接続された第２スイッチ素子と、前記第１スイッチ素子の他端と第２スイッチ素子の他端との間に接続され、前記第１スイッチ素子および第２整合回路を介して前記第２アンプに電源を供給し、前記第２スイッチ素子および第３整合回路を介して前記第３アンプに電源を供給するための第１電源ラインとを具備し、前記第１スイッチ素子の前記他端は、前記第１整合回路の入力ノードと接続され、前記第２スイッチ素子の前記他端は、前記第１電源ラインを介して、前記第１整合回路の入力ノードと接続され、前記第３アンプの出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスが、前記第２アンプの出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスより高い。
【００１３】
この構成によれば、第２アンプ、第３アンプの出力高周波信号はそれぞれ第１スイッチ素子、第２スイッチ素子を介して、さらに、第１電源ラインを介して第１整合回路の入力ノードに接続される。このように、第１電源ラインを出力高周波信号の伝送パスとして利用することにより回路の小型化および各整合回路の部品数を削減することができ、小型化および低コスト化をはかることができる。また、第２アンプおよび第３アンプの出力信号が通過するスイッチ素子をそれぞれ１段だけなので、スイッチ素子の通過損失を減らして電力効率を改善することができる。
【００１４】
ここで、前記高周波電力増幅器は、さらに、前記第１アンプの出力ノードと第１スイッチ素子の前記他端の間に接続された第２電源ラインとを具備し、前記第１スイッチ素子の前記他端は、前記第２電源ラインを介して、前記第１整合回路の入力ノードと接続されており、前記第２スイッチ素子の前記他端は、前記第１電源ラインと第２電源ラインを介して、前記第１整合回路の入力ノードと接続される構成としてもよい。
【００１５】
この構成によれば、第２電源ラインも出力信号の伝送線路として利用することにより回路の小型化および各整合回路の部品数を削減することができ、小型化および低コスト化と電力効率改善を図ることができる。
【００１６】
ここで、前記第１アンプを構成するトランジスタのセルサイズは、前記第２アンプを構成するトランジスタのセルサイズより大きく、前記第２アンプを構成するトランジスタのセルサイズは、前記第３アンプを構成するトランジスタのセルサイズより大きい構成としてもよい。
【００１７】
この構成によれば、第１、第２、第３アンプの順に高周波電力が大きく、最も高周波電力の大きい第１アンプの出力信号はスイッチ素子を介さないので、第２アンプおよび第３アンプの出力信号の損失に比べて、損失を小さくすることができる。
【００１８】
ここで、前記第１電源ラインと前記第２電源ラインは、それぞれインダクタ部品を含む構成としてもよい。
【００１９】
この構成によれば、第１、第２電源ラインを伝送パスの一部として利用することができる。
【００２０】
ここで、前記第１電源ラインと前記第２電源ラインは、基板上に構成されたマイクロストリップ線路により構成されてもよい。
【００２１】
この構成によれば、第１、第２電源ラインを整合回路の一部として利用し、設計および小型化を容易にすることができる。
【００２２】
ここで、前記第１アンプは、ベースに入力される前記高周波信号を増幅する第１トランジスタと、前記第１トランジスタのベースにバイアス電流の供給をオンまたはオフする第１バイアス回路とを有し、前記第２アンプは、ベースに入力される前記高周波信号を増幅する第２トランジスタと、前記第２トランジスタのベースにバイアス電流の供給をオンまたはオフする第２バイアス回路とを有し、前記第３アンプは、ベースに入力される前記高周波信号を増幅する第３トランジスタと、前記第３トランジスタのベースにバイアス電流の供給をオンまたはオフする第３バイアス回路とを有し、第１の動作モードにおいて、前記第１バイアス回路をオン、前記第２バイアス回路をオフ、前記第３バイアス回路をオフ、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオフであり、第２の動作モードにおいて、前記第１バイアス回路をオフ、前記第２バイアス回路をオン、前記第３バイアス回路をオフ、前記第１スイッチ素子をオン、前記第２スイッチ素子をオフであり、第３の動作モードにおいて、前記第１バイアス回路をオフ、前記第２バイアス回路をオフ、前記第３バイアス回路をオン、前記第１スイッチ素子をオフ、前記第２スイッチ素子をオンであるように構成してもよい。
【００２３】
この構成によれば、高周波信号電力を切替可能な高周波増幅器において、損失を抑制し小型化および低コスト化ができる。
【発明の効果】
【００２４】
本発明は、要求される出力電力に応じて、高出力経路と中出力経路と低出力経路を切替えて動作する高周波電力増幅器において、回路規模を大きくすることなく、中・低出力時の電力効率を改善することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態に係るＰＡモジュールのブロック図である。
【図２Ａ】本発明の第１の実施形態に係るＰＡモジュールの回路図である。
【図２Ｂ】本発明の第１の実施形態に係るＰＡモジュールの動作状態を示す図である。
【図３】本発明の第２の実施形態に係るＰＡモジュールのブロック図である。
【図４】本発明の第２の実施形態に係るＰＡモジュールの回路図である。
【図５】本発明の第３の実施形態に係るＰＡモジュールの回路図である。
【図６】本発明の第４の実施形態に係るＰＡモジュールの回路図である。
【図７】従来技術のＰＡモジュールのブロック図である。
【発明を実施するための形態】
【００２６】
以下、本発明に係る高周波電力増幅器の実施の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施形態）
図１は本発明の第１の実施形態に係る高周波増幅器（ＰＡモジュールとも呼ぶ）のブロック図であり、図２Ａは第１の実施形態に係るＰＡモジュールの回路構成の一例を示す図である。
【００２８】
図１に示すように、高周波電力増幅器は、入力端子１２１と、第１アンプ１０１と、第２アンプ１０２と、第３アンプ１０３と、入力整合回路１１１〜１１３と、第１整合回路１１４と、第２整合回路１１５と、第３整合回路１１６と、出力端子１２２と、スイッチ（第１スイッチ素子）１０４と、スイッチ（第２スイッチ素子）１０５と、電源ライン１３１と、コンデンサ４１とを備える。
【００２９】
入力端子１２１には、高周波信号が印加される。入力整合回路１１１は入力端子１２１と第１アンプ１０１とのインピーダンスを整合とる。入力整合回路１１２は、入力端子１２１と第２アンプ１０２とのインピーダンス整合をとる。入力整合回路１１３は、入力端子１２１と第３アンプ１０３とのインピーダンスを整合する。
【００３０】
第１アンプ１０１は、入力整合回路１１１からの高周波信号を増幅する。第２アンプ１０２は、入力整合回路１１２からの高周波信号を増幅する。第３アンプ１０３は、入力整合回路１１３からの高周波信号を増幅する。第１アンプ１０１、第２アンプ１０２、第３アンプ１０３は、この順に高周波信号電力が大きく、択一的に切り換えられる。
【００３１】
第１整合回路１１４は、第１アンプの出力ノードに接続され、出力端子１２２を介して高周波信号を出力する。この第１整合回路は、例えば、マイクロストリップ線路１４４、シャントコンデンサ１４５、直列コンデンサ１４６から構成される。
【００３２】
第２整合回路１１５は、第２アンプの出力ノードに接続される。
【００３３】
第３整合回路１１６は、第３アンプの出力ノードに接続される。
【００３４】
出力端子１２２は、第１整合回路１１４の出力ノードに接続される。
【００３５】
第１スイッチ素子１０４は、一端が第２整合回路の出力ノードに接続され、他端が第１整合回路１１４の入力ノードと接続される。
【００３６】
第２スイッチ素子１０５は、一端が第３整合回路の出力ノードに接続され、他端が第１電源ライン１３３を介して、第１整合回路の入力ノードと接続される。
【００３７】
電源ライン１３１は、第１アンプ１０１に電源を供給し、第１スイッチ素子１０４および第２整合回路を介して第２アンプ１０２に電源を供給し、第２スイッチ素子１０５および第３整合回路を介して第３アンプ１０３に電源を供給するための電源配線である。第１電源ライン１３３を含む。電源ライン１３１は、第１電源ライン１３３は、第１スイッチ素子１０４の他端と第２スイッチ素子１０５の他端との間に接続され、第１スイッチ素子１０４および第２整合回路１１５を介して第２アンプ１０２に電源を供給し、第２スイッチ素子１０５および第３整合回路１１６を介して第３アンプ１０３に電源を供給するための電源配線である。
【００３８】
このように第２アンプ１０２、第３アンプ１０３の出力高周波信号はそれぞれ第１スイッチ素子１０４、第２スイッチ素子１０５を介して、さらに、第１電源ライン１３３を介して第１整合回路の入力ノードに接続される。また、第１アンプ１０１も電源ライン１３１から電源を供給されるラインを、高周波信号の伝送パスとして利用している。このように、第１電源ラインは、電源供給用だけでなく、高周波信号の伝送パスとしても利用されている。これにより回路の小型化および各整合回路の部品数を削減することができ、小型化および低コスト化を図ることができる。
【００３９】
第３アンプ１０３の出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスが、第２アンプ１０２の出力ノードから当該高周波電力増幅器の出力側をみたインピーダンスより高くなっている。例えば、第１アンプ１０１を構成するトランジスタのセルサイズは、第２アンプ１０２を構成するトランジスタのセルサイズより大きく、第２アンプ１０２を構成するトランジスタのセルサイズは、第３アンプ１０３を構成するトランジスタのセルサイズより大きくなっている。
【００４０】
これにより、第１アンプ１０１、第２アンプ１０２、第３アンプ１０３の順に高周波電力が大きく、最も高周波電力の大きい第１アンプの出力信号はスイッチ素子を介さないので、第２アンプおよび第３アンプの出力信号の損失に比べて、損失を小さくすることができる。また、第２アンプおよび第３アンプの出力信号が通過するスイッチ素子はそれぞれ１段だけなので、スイッチ素子を通過する損失をできるだけ抑制することができる。
【００４１】
図２Ａにおいて第１アンプ１０１を含む伝送パスを高出力経路、第２アンプ１０２を含む伝送パスを中出力経路、第３アンプ１０３を含む伝送パスを低出力経路と呼ぶ。
【００４２】
以下、図２Ａを用いてより詳細に説明する。まず、高出力経路の動作を説明する。入力端子１２１から入力された高周波電力は、入力整合回路１１１を通過して高出力用の第１アンプ１０１に入力される。入力整合回路１１１は、入力端子１２１から順に、直列コンデンサ１４１とシャントコンデンサ１４２と直列インダクタ１４３から構成されている。高出力用の第１アンプ１０１で増幅された高周波電力は、第１整合回路１１４を通過して出力端子１２２から出力される。コレクタ電源端子１２３は、電源ライン１３１を介して、高出力用の第１アンプ１０１のコレクタに接続されている。コレクタ電源端子１２３には、他端が接地されたグランド用コンデンサ４１が接続されている。ベース電源端子１２４は、バイアス回路１０６ｂを介して、高出力用の第１アンプ１０１内のトランジスタ１０６ａのベースに接続されている。このバイアス回路１０６ｂは、トランジスタ１０６ａのベースに電流を供給する回路として機能する。
【００４３】
次に、中出力経路の動作を説明する。入力端子１２１から入力された高周波電力は入力整合回路１１２を通過して中出力用の第２アンプ１０２に入力される。入力整合回路１１２は、入力端子１２１から順に、直列コンデンサ１５１とシャントコンデンサ１５２と直列インダクタ１５３から構成されている。中出力用の第２アンプ１０２で増幅された高周波電力は、第２整合回路１１５、スイッチ１０４、第１整合回路１１４を順に通過して出力端子１２２から出力される。第２整合回路１１５は、中出力用の第２アンプ１０２から順にシャントコンデンサ１５４、直列インダクタ１５５で構成される。スイッチ１０４はＧａＡｓＦＥＴを用いたＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ  Ｓｉｎｇｌｅ Ｔｈｒｏｗ）である。ベース電源端子１２５は、バイアス回路１０７ｂを介して、中出力用の第２アンプ１０２内のトランジスタ１０７ａのベースに接続されている。このバイアス回路１０７ｂは、トランジスタ１０７ａのベースに電流を供給する回路として機能する。また、中出力用の第２アンプ内のトランジスタ１０７ａのセルサイズは、出力に応じて最適されており、高出力用の第１アンプ１０１内のトランジスタ１０６ａに比べて小さい。
【００４４】
次に、低出力経路の動作を説明する。入力端子１２１から入力された高周波電力は入力整合回路１１３を通過して低出力用の第３アンプ１０３に入力される。入力整合回路１１３は、入力端子１２１から順に、直列コンデンサ１６１とシャントコンデンサ１６２と直列インダクタ１６３から構成されている。低出力用の第３アンプ１０３で増幅された高周波電力は、第３整合回路１１６、スイッチ１０５を介して、電源ライン１３１の一部である電源ライン１３３、第１整合回路１１４を順に通過して出力端子１２２から出力される。電源ライン１３１の電源ライン１３３以外の部分を形成する電源ライン１３２は、電源のチョークインダクタとして機能する。スイッチ１０５はＧａＡｓＦＥＴを用いたＳＰＳＴである。ベース電源端子１２６は、バイアス回路１０８ｂを介して、低出力用の第３アンプ１０３のベースに接続されている。このバイアス回路１０８ｂは、低出力用の第３アンプ１０３内のトランジスタ１０８ａのベースに電流を供給する回路として機能する。
【００４５】
図２Ｂは、ＰＡモジュールの動作状態を示す図である。同図では、高出力経路、中出力経路、低出力経路それぞれの動作時におけるバイアス回路１０６ｂ、１０７ｂ、１０８ｂ、第１スイッチ素子１０４および第２スイッチ素子１０５の動作状態（オンかオフか）と、端子１２４〜１２８に印加される電圧の一例とを示す。ここでは、一例として、ベース電源端子１２４、１２５、１２６は、ＯＮ時に２．８Ｖを印加し、ＯＦＦ時に０Ｖを印加する。一方、スイッチ制御端子１２７、１２８は、ＯＮ時に３．５Ｖを印加し、ＯＦＦ時に０Ｖを印加している。
【００４６】
本発明の図２Ａに示す第１の実施形態は、低出力経路の出力インピーダンスが中出力経路および高出力経路の出力インピーダンスより大きくなるように電源ライン１３２と電源ライン１３３、シャントコンデンサ１６４の値を最適に設計することにより、低出力経路の効率改善の効果が得られる。さらに電源ライン１３３を低出力経路の出力整合回路の一部として使用しているために、第３整合回路１１６内の部品数を削減することができ、小型・低コスト化に有効である。
【００４７】
さらに、従来構成のＰＡモジュールと比べて、低出力経路の高周波出力が通過するスイッチが、１つのスイッチ１０５しか存在せず、スイッチを通過することにより生じるＲＦ損失を抑制でき、低出力時における電力効率を改善できる。
【００４８】
また、低出力用の第３アンプ１０３を構成するトランジスタ１０８ａのセルサイズは、出力に応じて最適化されており、中出力用の第２アンプ１０２を構成するトランジスタ１０７ａに比べて小さい。
【００４９】
（第２の実施形態）
図３は本発明の第２の実施形態に係るＰＡモジュールのブロック図であり、図４は第２の実施形態に係るＰＡモジュールの回路構成の一例を示す図である。
【００５０】
図２に示した第１の実施形態に係るＰＡモジュールとの違いは、中出力経路のスイッチ１０４の出力ノードが、電源ライン１３１を形成している電源ライン１３３と電源ライン１３４の間に接続されている点である。つまり、高周波電力増幅器は、第１アンプ１０１の出力ノードとスイッチ（第１スイッチ素子）１０４の他端の間に接続された第２電源ライン１３４とを具備する。ここで、スイッチ１０４の他端は、第２電源ライン１３４を介して、第１整合回路１１４の入力ノードと接続される。スイッチ（第２スイッチ素子）１０５の他端は、第１電源ラインと第２電源ラインを介して、第１整合回路１１４の入力ノードと接続される。このように、中出力用の第２アンプ１０２で増幅された高周波電力は、第２整合回路１１５、スイッチ１０４、電源ライン１３１を形成している電源ライン１３４、第１整合回路１１４を順に通過して出力端子１２２から出力される。低出力経路の出力インピーダンスが中出力経路および高出力経路の出力インピーダンスより大きくなるように電源ライン１３３および電源ライン１３４と、シャントコンデンサ１６４の値とを調整することにより、低出力経路の効率改善の効果が得られる。また、電源ライン１３４を中出力経路の出力整合回路の一部として使用しているために、第２整合回路１１５の構成は、シャントコンデンサ１５４のみで構成することができ、部品数を削減することができ、小型・低コスト化に有効である。
【００５１】
（第３の実施形態）
図５は本発明の第３の実施形態に係るＰＡモジュールの回路図である。図４に示した第２の実施形態に係るＰＡモジュールの具体的構成例を示している。図４に示した第２の実施形態に係るＰＡモジュールとの違いは、電源ライン１３２、１３３、１３４をそれぞれインダクタ部品（例えばチップインダクタ）１３５、１３６、１３７で構成し、樹脂基板１８１上に搭載されており、ＧａＡｓチップ上のワイヤーパッド１７１、１７３、１７５と、樹脂基板１７７上のワイヤーパッド１７２、１７４、１７６とは、それぞれ、ボンディングワイヤー１７７、１７８、１７９で接続されている。電源ラインを低損失なチップ部品で形成することにより、ＲＦ特性を向上することができる。
【００５２】
（第４の実施形態）
図６は本発明の第４の実施形態に係るＰＡモジュールの回路図である。図５に示した第３の実施形態に係るＰＡモジュールとの違いは、図５のインダクタ部品１３５、１３６、１３７を樹脂基板１７７上のマイクロストリップ線路１３８を用いて形成していることであり、マイクロストリップ上のワイヤーパッド１７２、１７４、１７６を利用することで、小型化を図ることが可能である。
【００５３】
以上の実施形態では、高周波トランジスタにＧａＡｓＨＢＴを用いた場合を検討したが、他の高周波トランジスタでも同様の効果が得られる。また、トランジスタの段数によらず効果を得ることができる。
【００５４】
また、以上の実施形態では、出力経路は３経路の場合を検討したが、出力経路は２経路であっても４経路以上であっても同様の効果を得ることができる。
【００５５】
また、以上の実施形態であげた整合回路はこの構成に限らない。
【００５６】
また、以上の実施形態であげた電源ラインの構成は、チップインダクタとマイクロストリップ線路との組合せでも構わない。
【産業上の利用可能性】
【００５７】
本発明にかかる高周波電力増幅器は、中・低出力条件においても高効率化を実現することができ、携帯電話端末をはじめとする移動体通信の送信装置に用いられる技術として有用である。
【符号の説明】
【００５８】
１０１  第１アンプ
１０２  第２アンプ
１０３  第３アンプ
１０４、１０５  スイッチ
１０６ａ、１０７ａ、１０８ａ  トランジスタ
１０６ｂ、１０７ｂ、１０８ｂ  バイアス回路
１１１、１１２、１１３  入力整合回路
１１４  第１整合回路
１１５  第２整合回路
１１６  第３整合回路
１２１  入力端子
１２２  出力端子
１２３  コレクタ電源端子
１２４、１２５、１２６  ベース電源端子
１２７、１２８  スイッチ制御端子
１３１、１３２、１３３、１３４  電源ライン
１３５、１３６、１３７  インダクタ部品
１３８、１４４  マイクロストリップ線路
１４１、１４６、１５１、１６１  直列コンデンサ
１４２、１４５、１５２、１５４  シャントコンデンサ
１６２、１６４  シャントコンデンサ
１４３、１５３、１５５、１６３  直列インダクタ
１７１〜１７６  ワイヤーパッド
１７７〜１７９  ボンディングワイヤー
１８１          樹脂基板
【図１】
0005313970.tif 000002
【図２Ａ】
0005313970.tif 000003
【図２Ｂ】
0005313970.tif 000004
【図３】
0005313970.tif 000005
【図４】
0005313970.tif 000006
【図５】
0005313970.tif 000007
【図６】
0005313970.tif 000008
【図７】
0005313970.tif 000009