(57)【特許請求の範囲】
【請求項１】
制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給手段と、
前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動手段と、
前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出手段と、
前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整手段と、
を有する圧電ヘッド駆動制御装置であって、
前記検出手段の前記検出電圧は、前記オン抵抗を検出するオン抵抗検出電圧であることを特徴とする圧電ヘッド駆動制御装置。
【請求項２】
制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給手段と、
前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動手段と、
前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出手段と、
前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整手段と、
を有する圧電ヘッド駆動制御装置であって、
前記検出手段の前記検出電圧は、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化に基づいて、圧電ヘッド周辺の温度を検出する温度検出電圧であることを特徴とする圧電ヘッド駆動制御装置。
【請求項３】
前記基板電圧調整手段が、前記オン抵抗検出電圧又は前記温度検出電圧である入力情報に相関して、前記基板電圧を調整することを特徴とする請求項１又は請求項２に記載の圧電ヘッド駆動制御装置。
【請求項４】
前記入力情報が、前記圧電ヘッド周辺の温度検出データであり、前記基板電圧調整手段が、前記圧電ヘッド周辺の温度と前記圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係、並びに、前記圧電ヘッドの液滴吐出中の充電立ち上がり時間と前記検出電圧との相関関係に基づいて調整されることを特徴とする請求項３記載の圧電ヘッド駆動制御装置。
【請求項５】
前記圧電ヘッド周辺の温度と前記圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係が、前記圧電ヘッド周辺の温度の上昇により、前記圧電ヘッドの液滴吐出中の充電立ち上がり時間が冗長する特性があり、
前記圧電ヘッドの前記充電立ち上がり時間と前記検出電圧との相関関係が、前記基板電圧を下げることで、前記圧電ヘッドの前記充電立ち上がり時間を短くする特性がある、
ことを特徴とする請求項４記載の圧電ヘッド駆動制御装置。
【請求項６】
前記圧電ヘッドの液滴吐出中に前記駆動回路に供給される電源電圧は予め設定されており、前記基板電圧は前記電源電圧よりも高くすることを特徴とする請求項１から請求項５のいずれか１項記載の圧電ヘッド駆動制御装置。
【請求項７】
前記入力情報が、前記圧電ヘッドの液滴吐出開始直前の充電時か否かの情報であり、当該充電時である場合に、前記圧電ヘッドの液滴吐出中に前記駆動回路に供給される電源電圧は予め設定されており、前記基板電圧は前記電源電圧よりも高くすることを特徴とする請求項３記載の圧電ヘッド駆動制御装置。
【請求項８】
前記基板電圧調整手段は、前記圧電ヘッドの液滴吐出中又は前記基板電圧の充電中の２種類の設定に分けられており、前記液滴吐出中又は前記充電中のいずれか一方を選択することを特徴とする請求項７記載の圧電ヘッド駆動制御装置。
【請求項９】
制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給工程と、
前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動工程と、
前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出工程と、
前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整工程と、
をコンピュータに実行させる圧電ヘッド駆動制御プログラムであって、
前記検出工程の前記検出電圧は、前記オン抵抗を検出するオン抵抗検出電圧であることを特徴とする圧電ヘッド駆動制御プログラム。
【請求項１０】
制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給工程と、
前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動工程と、
前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出工程と、
前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整工程と、
をコンピュータに実行させる圧電ヘッド駆動制御プログラムであって、
前記検出工程の前記検出電圧は、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化に基づいて、圧電ヘッド周辺の温度を検出する温度検出電圧であることを特徴とする圧電ヘッド駆動制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、圧電ヘッド駆動制御装置及び圧電ヘッド駆動制御プログラムに係り、特に、駆動信号補償機能を含む圧電ヘッドの駆動回路及び液滴吐出装置に関する。
【背景技術】
【０００２】
液滴吐出装置では、インクジェットプリンタは小型化及び低価格化が進んでいる。圧電ヘッド駆動回路もアナログ駆動から、回路の小型化が望める矩形波駆動方式が数多く提案されている。
【０００３】
ところで、複数の圧電素子に１対１で対応するように複数設けられた駆動回路において、圧電素子に接続された充電用プラス電流源、及び放電用マイナス電流源から電流が流れる時間に依存して圧電素子の充放電電荷量が制御されるので、インク滴着弾位置の誤差を抑制できる構成が提案されている（特許文献１参照）。
【０００４】
また、インク滴を同時に吐出するノズル開口の数に対応して最適な条件で圧力発生手段を駆動させるので、印字品質の低下を防止できる構成が提案されている（特許文献２参照）。
【０００５】
さらに、容量性素子への電圧印加方法を複数種類選択可能とし、容量性素子の充放電に係る駆動を選択可能な容量性素子駆動回路を実現するため、駆動用と充放電用で、スイッチングＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と負荷抵抗を切り換え、時定数を変える方法が提案されている（特許文献３参照）。
【０００６】
また、移動速度パラメータ、経路パラメータ、移動基準パラメータ等の組み合わせを設定し、探索した作業ロボットの動作経路に対し、各パラメータの組み合わせによる作業ロボットの移動時間を求め、その移動時間を最短とする最適移動速度を自動的に設定し、サイクルタイムの短縮を図ることのできる構成が提案されている（特許文献４参照）。
【０００７】
さらに、圧電素子に印加する駆動信号の非飽和領域でオン（ＯＮ）又はオフ（ＯＦＦ）を切り替えることにより、圧電素子に印加される電圧を変化させ、擬似的にアナログ制御し、各ノズルから吐出されるインク量を一定にする方法が提案されている（特許文献５参照）。
【０００８】
また、被駆動体に力学的作用を与える静電容量型アクチュエータの駆動方法において、静電容量が大きな充電初期には時間変化率の低い駆動電圧ｖ１を印加して突入電流を抑え、かつ、電圧Ｖ１に到達して静電容量が低下した段階で電圧変化率の高い駆動電圧ｖ２により充電して所定電圧Ｖ２に到達するまでの時間を一定とする構成が提案されている（特許文献６参照）。
【特許文献１】特開２００２−３１６４１４号公報
【特許文献２】特開２００２−１７８５１０号公報
【特許文献３】特開２００３−２７６１８８号公報
【特許文献４】特開２００３−０９４３６４号公報
【特許文献５】特開平０６−００８４２８号公報
【特許文献６】特開平１０−２９１３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本願発明は、部品点数を増加させずに簡単な回路構成を用い、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗を調整することができるヘッド駆動制御装置及びヘッド駆動制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給手段と、前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動手段と、前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出手段と、前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整手段と、を有する圧電ヘッド駆動制御装置であって、前記検出手段の前記検出電圧は、前記オン抵抗を検出するオン抵抗検出電圧であることを特徴としている。
【００１１】
請求項２に記載の発明は、制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給手段と、前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動手段と、前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出手段と、前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整手段と、を有する圧電ヘッド駆動制御装置であって、前記検出手段の前記検出電圧は、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化に基づいて、圧電ヘッド周辺の温度を検出する温度検出電圧であることを特徴としている。
【００１２】
請求項３に記載の発明は、請求項１又は請求項２において、前記基板電圧調整手段が、前記オン抵抗検出電圧又は前記温度検出電圧である入力情報に相関して、前記基板電圧を調整することを特徴としている。
【００１３】
請求項４に記載の発明は、請求項３において、前記入力情報が、前記圧電ヘッド周辺の温度検出データであり、前記基板電圧調整手段が、前記圧電ヘッド周辺の温度と前記圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係、並びに、前記圧電ヘッドの液滴吐出中の充電立ち上がり時間と前記検出電圧との相関関係に基づいて調整されることを特徴としている。
【００１４】
請求項５に記載の発明は、請求項４において、前記圧電ヘッド周辺の温度と前記圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係が、前記圧電ヘッド周辺の温度の上昇により、前記圧電ヘッドの液滴吐出中の充電立ち上がり時間が冗長する特性があり、前記圧電ヘッドの前記充電立ち上がり時間と前記検出電圧との相関関係が、前記基板電圧を下げることで、前記圧電ヘッドの前記充電立ち上がり時間を短くする特性がある、ことを特徴としている。
【００１５】
請求項６に記載の発明は、請求項１から請求項５のいずれか１項において、前記圧電ヘッドの液滴吐出中に前記駆動回路に供給される電源電圧は予め設定されており、前記基板電圧は前記電源電圧よりも高くすることを特徴としている。
【００１６】
請求項７に記載の発明は、請求項３において、前記入力情報が、前記圧電ヘッドの液滴吐出開始直前の充電時か否かの情報であり、当該充電時である場合に、前記圧電ヘッドの液滴吐出中に前記駆動回路に供給される電源電圧は予め設定されており、前記基板電圧は前記電源電圧よりも高くすることを特徴としている。
【００１７】
請求項８に記載の発明は、請求項７において、前記基板電圧調整手段は、前記圧電ヘッドの液滴吐出中又は前記基板電圧の充電中の２種類の設定に分けられており、前記液滴吐出中又は前記充電中のいずれか一方を選択することを特徴としている。
【００１８】
請求項９に記載の発明は、制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給工程と、前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動工程と、前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出工程と、前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整工程と、をコンピュータに実行させる圧電ヘッド駆動制御プログラムであって、前記検出工程の前記検出電圧は、前記オン抵抗を検出するオン抵抗検出電圧であることを特徴としている。
【００１９】
請求項１０に記載の発明は、制御用の電圧を調整する基板電圧が供給される基板電極を備えた集積回路において、前記集積回路に所定の前記基板電圧を供給する電圧供給工程と、前記集積回路で構成されたインバータ回路を実装した駆動回路を駆動する駆動工程と、前記インバータ回路の状態を示す電圧信号である検出電圧を検出する検出工程と、前記検出電圧に基づいて、前記基板電圧を前記駆動回路により可変させ、前記インバータ回路に含まれているトランジスタのオン抵抗を、前記基板電圧により調整する基板電圧調整工程と、をコンピュータに実行させる圧電ヘッド駆動制御プログラムであって、前記検出工程の前記検出電圧は、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化に基づいて、圧電ヘッド周辺の温度を検出する温度検出電圧であることを特徴としている。
【発明の効果】
【００２１】
以上説明したように、請求項１によれば、部品点数を増加させずに簡単な回路構成を用い、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗を基にして基板電圧の調整を行うことができるので、コストを抑制し、かつ、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぎ、さらに、圧電ヘッド充電時の誤吐出も防ぐことができるという効果が得られる。
【００２２】
また、請求項２によれば、コストを抑え、かつ、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化により、圧電ヘッド周辺の温度変化を基にして基板電圧の調整を行うことができるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【００２３】
さらに、請求項３によれば、オン抵抗検出電圧である入力情報に相関して、基板電圧を調整できるので、コストを抑え、かつ、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【００２４】
また、請求項４によれば、コストを抑え、かつ、圧電ヘッド周辺の温度と圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係、並びに、圧電ヘッドの液滴吐出中の充電立ち上がり時間と検出電圧との相関関係に基づいて調整されるので、圧電ヘッド周辺の温度変化を基に、基板電圧の調整を行い、液滴吐出速度低下が抑えられ、液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【００２５】
さらに、請求項５によれば、コストを抑え、かつ、圧電ヘッド周辺の温度と圧電ヘッドの液滴吐出中の充電立ち上がり時間との相関関係が、圧電ヘッド周辺の温度の上昇により、圧電ヘッドの液滴吐出中の充電立ち上がり時間が冗長する特性があり、圧電ヘッドの充電立ち上がり時間と検出電圧との相関関係が、基板電圧を下げることで、前記圧電ヘッドの前記充電立ち上がり時間を短くする特性があるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【００２６】
また、請求項６によれば、コストを抑え、ラッチアップを防ぎ、さらに、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【００２７】
さらに、請求項７によれば、コストを抑え、かつ、圧電ヘッド充電時の誤吐出も防ぐことができるという効果が得られる。
【００２８】
また、請求項８によれば、コストを抑制し、かつ、圧電ヘッド充電時の誤吐出も防ぐことができるという効果が得られる。
【００２９】
さらに、請求項９によれば、部品点数を増加させずに簡単な回路構成を用い、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗を基にして基板電圧の調整を行うことができるので、コストを抑制し、かつ、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぎ、さらに、圧電ヘッド充電時の誤吐出も防ぐことができるという効果が得られる。
【００３０】
また、請求項１０によれば、コストを抑え、かつ、圧電ヘッドに設けられたダミーの圧電素子からの電圧信号の変化によるパルス幅の変化により、圧電ヘッド周辺の温度変化を基にして基板電圧の調整を行うことができるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができるという効果が得られる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照して、本願発明の第１の実施の形態を詳細に説明する。
【００３３】
図１は、本願発明の第１の実施の形態に係る液滴吐出装置１０の構成図を示している。
【００３４】
この液滴吐出装置１０は、インクを吐出して画像を記録する液滴吐出ヘッドアレイ１２を備えている。液滴吐出ヘッドアレイ１２は、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各色に対応して４つの液滴吐出ヘッド１４Ｃ、１４Ｍ、１４Ｙ、１４Ｋから構成されている。なお、以下の説明では、各色を区別する場合に符号に各色に対応する頭文字を付加し、特に区別しない場合には各色に対応する頭文字を省略して説明する。また、図１では、ＣＭＹＫ４色の各液滴吐出ヘッド１４でフルカラープリンターを構成した例であるが、サーマル方式及び圧電方式等の公知の方式を適用したプリンターであってもよい。
【００３５】
各液滴吐出ヘッド１４は、記録領域が記録媒体の幅以上ある長尺ヘッドとされている。なお、長尺ヘッドである液滴吐出ヘッド１４の構成は従来の長尺ヘッドと同様に、複数のノズルが配列されており、各ノズルからインクを吐出することによって画像を記録するようになっている。また、ノズルの配列は、本願発明の第１の実施の形態では、２列に配列して各列を千鳥状にずらした配列とするが、これに限定されるものではない。さらに、使用するインクとしては、公知の各種インクを適用することができる。例えば、水性インク、油性インク、溶剤系インク等を適用可能である。
【００３６】
各液滴吐出ヘッド１４に対応してインクタンク１６Ｃ、１６Ｍ、１６Ｙ、１６Ｋが設けられている。インクタンク１６に貯蔵されたインクは、図示しない配管を通して各色に対応する液滴吐出ヘッド１４に供給される。
【００３７】
液滴吐出ヘッドアレイ１２の近傍には、ダミージェット受け部材、ワイピング部材、キャップ部材等を含んで構成されているメンテナンスユニット１５が設けられている。メンテナンスユニット１５は、液滴吐出ヘッドアレイ１２の各液滴吐出ヘッド１４に対応して設けられており、所定のタイミング、例えば、液滴吐出装置１０の起動時等の非画像記録タイミング等で、各液滴吐出ヘッド１４のインクの詰まりを防止するための清掃又は吸引回復動作等を行う。
【００３８】
メンテナンスユニット１５は、画像記録時には、図１に示すように、液滴吐出ヘッドアレイ１２の両側に位置し、メンテナンス時には、図２に示すように、液滴吐出ヘッドアレイ１２の各ノズルに対向する位置に移動するように構成されている。なお、メンテナンスユニット１５の構成はこれに限るものではなく、メンテナンス時に、液滴吐出ヘッドアレイ１２の各ノズルに対向可能に配置できればよく、他の構成とすることもできる。なお、図２では、本願発明の第１の実施の形態に係る液滴吐出装置のメンテナンス時の構成図を示しており、４色の液滴吐出ヘッドアレイ１２に対し、２色分のメンテナンスユニット１５が左右に配置されている。
【００３９】
また、液滴吐出装置１０は、記録媒体を格納する給紙トレイ１８を備えており、給紙トレイ１８から供給された記録媒体は、複数のローラ対２０によって搬送されて、液滴吐出ヘッドアレイ１２へ供給される。液滴吐出ヘッドアレイ１２に対向する位置には、ローラ２２Ａ、２２Ｂに巻き掛けられた無端ベルト状搬送体２４が設けられており、ローラ２２Ａ、２２Ｂの回転によって無端ベルト状搬送体２４が回転し、複数のローラ対２０によって搬送されてきた記録媒体が、無端ベルト状搬送体２４により液滴吐出ヘッドアレイ１２に対向する位置まで搬送される。
【００４０】
ローラ２２Ｂに対向する位置には、吸着ローラ２６が設けられている。複数のローラ対２０によって搬送されてきた記録媒体は、吸着ローラ２６から電荷を与えられると共に無端ベルト状搬送体２４に押圧されることで、無端ベルト状搬送体２４に吸着される。詳細には、吸着には静電吸着力を使用し、吸着ローラ２６で記録媒体を無端ベルト状搬送体２４に押圧すると共に記録媒体に電荷を与え、吸着力を発生させる。
【００４１】
無端ベルト状搬送体２４の記録媒体搬送方向下流側には、複数のローラ対２８及び搬送ローラ３０が設けられている。液滴吐出ヘッドアレイ１２によって画像が記録された記録媒体は、これら複数のローラ対２８及び搬送ローラ３０により搬送され、排紙トレイ３２に排出される。
【００４２】
また、液滴吐出装置１０は、両面記録用の反転パス３３を備えている。反転パス３３は、複数のローラ対３５で構成されており、液滴吐出ヘッドアレイ１２により片面に画像が記録された記録媒体が、反転パス３３で反転されて再び液滴吐出ヘッドアレイ１２に対向する位置まで搬送される。これにより、記録媒体の両面に画像を記録することが可能となる。
【００４３】
なお、図１及び図２において図示しないが、液滴吐出装置１０の制御手段は、画像信号に応じて液滴の吐出タイミング及び使用するノズルを決定し、ノズルに駆動信号を印加する液滴吐出ヘッド制御手段と、液滴吐出装置１０全体の動作を制御する液滴吐出システム制御手段を有する。また、液滴吐出ヘッド制御手段として、本願発明に示す図４、図１２、図１３、及び図１８の構成を用いることで、省電力、高速、及び高精度な液滴吐出ヘッドへ駆動波形を出力させる。さらに、図１に示すように、破線で示した矢印のように記録媒体は搬送され、その一部の経路（パス）には両面印字用反転パス（記録媒体の両面に記録するための経路）がある。
【００４４】
図３は、本願発明の第１の実施の形態に係る液滴吐出装置１０（図１参照）の第１の回路ブロック３００の構成図を示している。
【００４５】
第１の回路ブロック３００は、電圧制御回路３１０、電圧供給回路３２０、駆動制御回路３３０、及び圧電ヘッド３４０を含んで構成されている。また、電圧制御回路３１０は電圧供給回路３２０及び駆動制御回路３３０と接続されており、電圧供給回路３２０は駆動制御回路３３０と接続されており、駆動制御回路３３０は圧電ヘッド３４０と接続されている。
【００４６】
電圧制御回路３１０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央処理装置）３０２、制御メモリ３０４、画像メモリ３０６、Ａ／Ｄコンバータ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）３１２、及びＤ／Ａコンバータ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）３１４を含んで構成されている。
【００４７】
また、ＣＰＵ３０２、制御メモリ３０４、画像メモリ３０６、Ａ／Ｄコンバータ３１２、及びＤ／Ａコンバータ３１４は、バス３１６を介してそれぞれ接続されている。
【００４８】
なお、制御メモリは、読み出し専用記憶装置であるＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、又は、外部記憶装置（読み書き可能）であるＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等を使用してもよい。また、画像メモリは、主記憶装置であるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、又はＨＤＤ等を使用してもよい。
【００４９】
電圧供給回路３２０は、トランジスタ３２２、誤差検出回路（演算増幅器）３２４、及び分圧抵抗Ｒ１、Ｒ２を含んで構成されている。また、誤差検出回路３２４では、マイナス側（−側）の入力側に分圧抵抗Ｒ１、Ｒ２が接続されており、プラス側（＋側）の入力側に電圧制御回路３１０から供給される基準電圧ＶＲＥＦを入力するための配線が接続されており、出力側にトランジスタ３２２のゲート端子に接続されている。さらに、トランジスタ３２２の一方には、外部から外部基板電圧ＶＤＤ０を供給する基板電源用端子から配線が接続され、トランジスタ３２２の他方には駆動制御回路３３０と接続されている。
【００５０】
圧電ヘッド３４０は、圧電素子４１０を用いた液滴吐出装置の１吐出素子４００（図４参照）がＮ個分（Ｎは１以上の整数）を含んで構成されている。なお、ここでは、圧電ヘッド３４０の１吐出素子分（図４参照）の１つ１つを、圧電素子Ｃ１、…、ＣＮと称する。さらに、圧電素子Ｃ１、…、ＣＮは、圧電体に加えられた力を電圧に変換する、あるいは電圧を力に変換する、圧電効果を利用した受動素子で、ピエゾ素子とも言われている。
【００５１】
また、駆動制御回路３３０のＣＭＯＳインバータ３６０（１）、…、３６０（Ｎ）の出力側と圧電素子Ｃ１、…、ＣＮが、図３に図示されているようそれぞれ１対１にＮ個分対応して接続されている。なお、圧電素子Ｃ１から圧電素子ＣＮを総称して圧電素子Ｃと称する。
【００５２】
圧電ヘッド３４０の詳細構成については、図４の説明をすることによって、圧電素子４１０を用いた液滴吐出装置１０（図１参照）の１吐出素子４００について説明する。
【００５３】
図４は、本願発明の第１の実施の形態に係る圧電素子４１０を用いた液滴吐出装置の１吐出素子４００を示している。
【００５４】
圧電素子４１０を用いた液滴吐出装置の１吐出素子４００は、圧力室４６０にインクを供給するためのインク供給路４５０、インクが充填される圧力室４６０、圧力室４６０からインク滴を噴射させるノズル４７０、及び圧力室４６０に圧力を加える圧電素子（ピエゾアクチュエータ）４１０を有している。
【００５５】
圧電素子４１０で圧力室４６０内を加圧し、矢印４２０の方向に向かって、二点鎖線４３０のように膨らんだ構成に圧電素子４１０が膨張し、ノズル４７０からインク滴４８０を吐出するようになっている。
【００５６】
また、吐出素子では、インクが充填されたインクタンク１６（図１参照）から、インク供給路４５０を介して圧力室４６０にインクが充填され、圧力室４６０に連通したノズル４７０にインクが供給される。
【００５７】
さらに、圧力室４６０の壁面の一部は振動板４４０からなり、振動板４４０に圧電素子４１０が設けられており、圧電素子４１０によって振動板４４０を変形させて振動させることで、圧力室４６０内に圧力を加える。詳細には、圧電素子４１０の振動によって加えられる圧力によって、圧力室４６０内に充填されたインクがインク滴４８０としてノズル４７０から吐出され、圧力室４６０にはインク供給路４５０を介してインクタンク１６（図１参照）からインクが補充されるようになっている。
【００５８】
また、圧電素子４１０には、駆動回路（図３に示す電圧制御回路３１０、電圧供給回路３２０、及び駆動制御回路３３０を含んで構成されている）が接続されており、駆動回路は、圧電素子４１０毎に設けられている。また、圧電素子４１０は振動板４４０を介して接地されている。
【００５９】
駆動制御回路３３０は、第１の温度検出回路３５０、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補形金属酸化膜半導体）インバータ３６０、及び第１のピエゾ選択回路３３２を含んで構成されている。なお、ＣＭＯＳインバータ３６０（１）、…、３６０（Ｎ）のいずれかを称してＣＭＯＳインバータ３６０と呼ぶ。
【００６０】
また、ＣＭＯＳインバータ３６０は、Ｐ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタと称する）及びＮ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタと称する）で構成されており、バックゲート（基板電極であり、基板ゲート電極とも呼ばれる）を含むＣＭＯＳインバータである。詳細には、ＣＭＯＳインバータ３６０は、ＰＭＯＳトランジスタＱ１１及びＮＭＯＳトランジスタＱ２１、…、ＰＭＯＳトランジスタＱ１Ｎ及びＮＭＯＳトランジスタＱ２Ｎのように２つのトランジスタ（ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ）をＮセット分組み合わせて構成されている。なお、ＰＭＯＳトランジスタは、ＰＭＯＳＦＥＴ（Ｐチャンネル型  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とも呼ばれている。また、ＮＭＯＳトランジスタは、ＮＭＯＳＦＥＴ（Ｎチャンネル型  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とも呼ばれている。さらに、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのそれぞれは、集積回路と対応しており、ＣＭＯＳインバータ３６０を構成している。
【００６１】
さらに、第１の温度検出回路３５０は、ダイオードＤＳ及び検出抵抗ＲＳで構成されている。
【００６２】
そして、ＣＭＯＳインバータ３６０では、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）及びＮＭＯＳトランジスタＱ２１、…、Ｑ２Ｎ（図３参照）のゲート電極側に第１のピエゾ選択回路３３２からの配線を介して接続されている。また、基板電圧ＶＤＤを生成する電圧供給回路３２０からバックゲート電極側に配線を介して接続されており、外部からのソース電圧ＶＨを供給する外部ソース電源用端子と、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）のソース電極側が、配線を介して接続されている。さらに、ＮＭＯＳトランジスタＱ２１、…、Ｑ２Ｎのソース電極側及びバックゲート電極側は、グランド（ＧＮＤ）に配線を介して接続されている。そして、複数のＣＭＯＳインバータ３６０の出力側は、圧電ヘッド３４０が持つ複数の圧電素子Ｃ１、…、ＣＮにそれぞれ図３のように対応して接続されている。
【００６３】
また、第１の温度検出回路３５０では、ダイオードＤＳのアノード側と、基板電圧ＶＤＤが供給されている配線（駆動制御回路３３０内）とが接続されている。さらに、ダイオードＤＳのカソード側には検出抵抗ＲＳの一方及び電圧制御回路３１０が接続され、検出抵抗ＲＳの他方はグランドに接続されている。
【００６４】
そして、外部ソース電源用端子からの配線が、ダイオードＤＬを介して電圧供給回路３２０と駆動制御回路３３０を接続する配線の間に接続されている。
【００６５】
なお、ダイオードＤＬは、基板電圧ＶＤＤとソース電圧ＶＨとの間でラッチアップを起こさないようにするためのラッチアップ保護用ダイオードである。
【００６６】
図３の駆動制御回路３３０のＣＭＯＳインバータ３６０（１）、…、３６０（Ｎ）に使用されているＰＭＯＳトランジスタの構造及び特性は、図５における図５（ａ）及び図５（ｂ）に示している。
【００６７】
図５は、本願発明の第１の実施の形態に係るＰＭＯＳトランジスタの構造及び特性を示している。
【００６８】
詳細には、図５は、ＰＭＯＳトランジスタの構造（図５（ａ）参照）、及びＰＭＯＳトランジスタのドレインに流れる電流とドレイン・ソース間電圧との特性図（図５（ｂ）参照）を示している。
【００６９】
図５（ａ）に示すようにＰＭＯＳトランジスタは、ゲート電極Ｇ（以下、ゲートＧと呼ぶ）、ソース電極Ｓ（以下、ソースＳと呼ぶ）、ドレイン電極Ｄ（以下、ドレインＤと呼ぶ）、及びバックゲート電極Ｂ（以下、バックゲートＢと呼び、基板ゲートＢ又は基板電極Ｂとも呼ぶこともある）で構成されている。
【００７０】
ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）では、ゲートＧに所定の電圧（ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎを駆動させるＬｏｗレベル電圧、以下、Ｌレベル電圧と呼ぶ）を印加することによってトランジスタがアクティブ状態（動作状態、又はオン状態と呼ばれる）となった際、ソースＳからドレインＤへ電流が流れる。そのとき、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）でのソースＳとドレインＤとの間の抵抗値をオン抵抗ＲＯＮと呼ぶ。
【００７１】
なお、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）であるＭＯＳＦＥＴは、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構造の一種で、ゲート電極が、金属（Ｍｅｔａｌ）−半導体酸化物（Ｏｘｉｄｅ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の三層構造になっているものである。
【００７２】
また、図９の電圧波形９００において、立ち下がり動作においては、ＮＭＯＳトランジスタＱ２１、…、Ｑ２Ｎ（図３参照）がオンし、出力電圧がＬレベル電圧になるまで立ち下がる。さらに、立ち上がり動作においては、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）がオンし、出力電圧がハイレベル電圧（ＮＭＯＳトランジスタＱ２１、…、Ｑ２Ｎ（図３参照）が出力するＨｉレベル電圧、以下、Ｈレベル電圧と呼ぶ）になるまで立ち上がる。そこで、液滴が吐出する速度（以下、滴速と呼ぶ）への影響が大きいのは、立ち上がる方向に動作するＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）である。
【００７３】
図５（ｂ）では、図５（ａ）のＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）の１つ１つの特性を示しており、詳細には、ＰＭＯＳトランジスタのドレインに流れる電流とドレイン・ソース間電圧との特性を示している。
【００７４】
駆動制御回路３３０（図３参照）では、図５（ｂ）に図示されている非飽和領域にて動作し、この部分の特性は以下の（１）式によって表される。
【００７５】
【数１】
0005277592.tif 000002
（Ｋ：定数、ＶＴ：閾値電圧、ＩＤ：ドレインＤに流れる電流、ＶＧＳ：ゲートＧ・ソースＳ間電圧、ＶＤＳ：ドレインＤ・ソースＳ間電圧）
ここで、閾値電圧ＶＴは、基板電圧ＶＤＤ（バックゲートＢに印加される電圧であり、バルク電圧とも呼ばれる）によって変化し、以下の基板効果と呼ばれる（２）式で表される。
【００７６】
【数２】
0005277592.tif 000003
（γ：定数、φ：定数、ＶＴ０：バックゲートＢに印加するバックバイアスが０Ｖの時の閾値電圧、ＶＴ：閾値電圧、ＶＳＢ：ソースＳ・バックゲートＢ間電圧）
そして、バックゲートＢに供給する電源ＶＤＤ、ソースＳに供給する電源ＶＨに接続されているならば、オン抵抗ＲＯＮは以下に示すようなＶＤＤ及びＶＨを含んだ関数の（３）式として表される。
【００７７】
【数３】
0005277592.tif 000004
図６は、本願発明の第１の実施の形態に係るＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）のオン抵抗ＲＯＮの特性を示している。
【００７８】
詳細には、図６は、オン抵抗ＲＯＮとバックゲートＢに供給する電源ＶＤＤ（以下、基板電圧ＶＤＤと呼ぶ）、オン抵抗とソースＳに供給する電源ＶＨ（以下、ソース電圧ＶＨと呼ぶ）の関係を示している。
【００７９】
図６（ａ）は、本願発明の第１の実施の形態に係るＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）の構成図を示している。図６（ｂ）では、図６（ａ）に示されたＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）のオン抵抗ＲＯＮと基板電圧ＶＤＤとの関係を示している。図６（ｃ）では、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）のオン抵抗ＲＯＮとソース電圧ＶＨとの関係を示している。
【００８０】
図６（ａ）に図示されているＰＭＯＳトランジスタのバックゲートＢには基板電圧ＶＤＤが供給される配線を介して接続され、バックゲートＢに基板電圧ＶＤＤが供給されている。また、このＰＭＯＳトランジスタのソースＳにはソース電圧ＶＨが供給される配線を介して接続され、ソースＳにソース電圧ＶＨが供給されている。さらに、このＰＭＯＳトランジスタのゲートＧにはグランドが配線を介して接続され、Ｌレベル電圧（例えば、０Ｖ）が常時供給されており、常にこのＰＭＯＳトランジスタはオン状態（アクティブな状態）になっている。
【００８１】
図６（ｂ）に示されているように、ＰＭＯＳトランジスタの基板電圧ＶＤＤが上昇すれば、ＰＭＯＳトランジスタのオン抵抗ＲＯＮも共に上昇することが示されている。
【００８２】
図６（ｃ）に示されているように、ＰＭＯＳトランジスタのソース電圧ＶＨが上昇すれば、ＰＭＯＳトランジスタのオン抵抗ＲＯＮは低下することが示されている。
【００８３】
従って、ＰＭＯＳトランジスタのオン抵抗ＲＯＮを低下させるには、ＰＭＯＳトランジスタの基板電圧ＶＤＤを下げるか、又は、ＰＭＯＳトランジスタのソース電圧ＶＨを上げればよい。なお、ラッチアップを起こさないように、基板電圧ＶＤＤはソース電圧ＶＨより大きくなるようにしておく必要がある（基板電圧ＶＤＤ＞ソース電圧ＶＨ）。
【００８４】
ここで、ＰＭＯＳトランジスタのソース電圧ＶＨを上げると図９に示されている電圧波形９００の振幅は大きくなるが、このため、圧電素子４１０（図４参照）への供給エネルギーが増加するので、駆動制御回路３３０（図３参照）の発熱も増加する。しかしながら、バックゲートＢを含む基板では、インピーダンスが高いので基板電圧ＶＤＤからはほとんど電流が流れないので、発熱しにくい。なお、バックゲートＢを含む基板の構成について、簡単な回路で構成してもよい。
【００８５】
従って、駆動制御回路３３０（図３参照）に実装するトランジスタを増加させずにＰＭＯＳトランジスタのオン抵抗ＲＯＮを制御するように、第１の回路ブロック３００（図３参照）は構成されている。
【００８６】
図７は、本願発明の第１の実施の形態に係る温度検出電圧ＶＳを検出するための温度検出特性を示している。
【００８７】
駆動制御回路３３０（図３参照）に実装されるダイオードＤＳの温度特性を用いて温度検出を行う際、シリコンダイオード（ＰＮ結合）の電流及び電圧は温度によって変化する。以下に、電流Ｉを関数に表す（４）式を示す。
【００８８】
【数４】
0005277592.tif 000005
（Ｔ：温度、ｋ：ボルツマン定数、ｑ：電荷素量、ＥＧ：バンドギャップ、Ａ：定数、Ｉ：電流、Ｖ：電圧）
このときの温度係数は、以下の（５）式で与えられる。例えば、Ｔ＝３００［Ｋ］、Ｖ＝０．６［Ｖ］、ＥＧ＝１．２［ｅＶ］のときの温度係数は、−２［ｍＶ／Ｋ］である。
【００８９】
【数５】
0005277592.tif 000006
本回路では、温度検出電圧ＶＳは以下の電流Ｉを求めるための（６）式、及び温度検出電圧ＶＳを求めるための（７）式の解として与えられる。
【００９０】
【数６】
0005277592.tif 000007
【００９１】
【数７】
0005277592.tif 000008
なお、図７の温度検出特性では、温度Ｔ２（温度Ｔ１より高温）における電圧Ｖと電流Ｉとの関係（特性）を示した第１の関数７１０、温度Ｔ１（温度Ｔ２より低温）における電圧Ｖと電流Ｉとの関係（特性）を示した第２の関数７２０、以下に示す（８）式を電圧Ｖと電流Ｉとの関係（特性）として示した第３の関数７３０が示されている。
【００９２】
【数８】
0005277592.tif 000009
従って、温度検出電圧ＶＳ［Ｖ］は図７に示すように２つの関数（第２の関数７２０及び第３の関数７３０）の交点として与えられ、温度が上がると順方向電圧が下がるのでＶ０は上がる方向となる。
【００９３】
図８は、本願発明の第１の実施の形態に係る第１の温度検出回路３５０（図３参照）の温度検出特性を示している。
【００９４】
詳細には、図８（ａ）は、本願発明の第１の実施の形態に係る第１の温度検出回路３５０（図３参照）の構成を示している。図８（ｂ）は、本願発明の第１の実施の形態に係る第１の温度検出回路３５０（図３参照）におけるダイオードＤＳの順方向電圧ＶＦ［Ｖ］と温度Ｔ［Ｋ］との関係を示している。図８（ｃ）は、本願発明の第１の実施の形態に係る第１の温度検出回路３５０（図３参照）における温度検出電圧ＶＳ［Ｖ］と温度Ｔ［Ｋ］との関係を示している。
【００９５】
図８（ａ）では、第１の温度検出回路３５０（図３参照）の詳細な構成を示しており、基板電圧ＶＤＤが配線を介してダイオードＤＳのアノード側から供給されている。また、検出抵抗ＲＳの一方は配線を介し、グランドに接続されて、接地されており、検出抵抗ＲＳの他方は、ダイオードＤＳのカソード側に接続されている。さらに、ダイオードＤＳ（カソード側）及び検出抵抗ＲＳ（グランドに接続していない他方）の接点（ノード）から温度検出電圧ＶＳが出力される。そして、ダイオードＤＳの順方向電圧ＶＦは、図７での説明で示したように負の係数を持っており、温度検出電圧ＶＳは、図８（ａ）により、次の（９）式により与えられる。
【００９６】
【数９】
0005277592.tif 000010
図８（ｂ）の示している温度検出特性により、温度Ｔの上昇に伴い、ダイオードＤＳの順方向電圧ＶＦは下降する。
【００９７】
図８（ｃ）の示している温度検出特性により、温度Ｔの上昇に伴い、温度検出電圧ＶＳは上昇する（温度Ｔの上昇に伴い、ダイオードＤＳの順方向電圧ＶＦは下降するため）。
【００９８】
以下、本願発明の第１の実施の形態の作用を説明する。
【００９９】
第１の回路ブロック３００（図３参照）の外部の基板電源用端子から基板電圧ＶＤＤ０を電圧供給回路３２０に供給する。電圧供給回路３２０は、基板電源用端子から入力された外部基板電圧ＶＤＤ０を基板電圧ＶＤＤに変換し、駆動制御回路３３０に出力する。また、外部ソース電源用端子からソース電圧ＶＨを駆動制御回路３３０のＣＭＯＳインバータ３６０に供給する。
【０１００】
さらに、基板電圧ＶＤＤは第１の温度検出回路３５０（図３参照）にも供給されるので、ダイオードＤＳのアノード側へ入力され、検出抵抗ＲＳを介して温度検出電圧ＶＳを出力する。なお、温度検出電圧ＶＳはＰＭＯＳトランジスタのオン抵抗ＲＯＮを検出するための電圧であり、オン抵抗検出電圧と呼んでもよい。
【０１０１】
詳細には、第１の温度検出回路３５０（図３参照）では、ダイオードＤＳの温度特性を用いて温度検出を行い、検出抵抗ＲＳに基づいて温度検出電圧ＶＳを温度検出信号として出力する。そして、出力された温度検出電圧ＶＳが電圧制御回路３１０のＡ／Ｄコンバータ３１２に入力され、バス３１６を介して温度検出電圧ＶＳの情報がＣＰＵ３０２に伝達される。ＣＰＵ３０２は、Ａ／Ｄコンバータ３１２を介してオン抵抗検出電圧（温度検出電圧ＶＳ）を入力し、制御メモリ３０４に格納されている温度Ｔと温度検出電圧ＶＳの関係図を示すテーブル（図８（ｃ））を基に温度に変換する。次に、制御メモリ３０４に格納されており、オン抵抗ＲＯＮを一定にするために必要な駆動制御回路３３０の温度Ｔと基板電圧ＶＤＤのテーブル（図８（ｂ）参照）により、オン抵抗ＲＯＮを一定にする基板電圧ＶＤＤを算出する。そして、その算出された結果は、Ｄ／Ａコンバータ３１４が、基板電圧ＶＤＤを調整するために基準電圧ＶＲＥＦ（電圧設定値）として出力する。なお、図６（ｂ）及び図６（ｃ）には、基板電圧ＶＤＤを低くするか、又はソース電圧ＶＨを高くすることで、オン抵抗ＲＯＮを下げられることが示されている。または、図６（ｂ）及び図６（ｃ）には、基板電圧ＶＤＤ又はソース電圧ＶＨを可変にすることで、オン抵抗ＲＯＮを調整できることが示されている。
【０１０２】
基準電圧ＶＲＥＦは、電圧供給回路３２０の誤差検出回路３２４に入力され、また、同時に分圧抵抗Ｒ１、Ｒ２を介して入力された基板電圧ＶＤＤ０と比較する。誤差検出回路３２４から出力される出力信号である電圧信号をトランジスタ３２２のゲートに入力し、外部基板電圧ＶＤＤ０を基板電圧ＶＤＤに変換（調整）される。
【０１０３】
そして、基板電圧ＶＤＤは温度変化に応じて変換されてＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎ（図３参照）のバックゲートに印加される電圧となり、変化させることができないソース電圧ＶＨからの電圧を調整し、図９に図示している第１の電圧波形９１０のような圧電素子を駆動させるための駆動波形を生成する。なお、基板電圧ＶＤＤをかける部分のインピーダンスは高いため、かける電圧が大きくとも熱の変動に対してほとんど影響はない。
【０１０４】
また、第１のピエゾ選択回路３３２は、電圧制御回路３１０の画像メモリ３０６に格納されている画像データを基に、ＣＭＯＳインバータ３６０を用い、圧電ヘッド３４０を構成する複数の圧電素子（ピエゾ素子である圧電素子Ｃ１、…、ＣＮ）の中のいくつかを選択する。
【０１０５】
そこで、図９に図示している第１の電圧波形９１０のような圧電素子を駆動させるための駆動波形を用い、第１のピエゾ選択回路３３２からの画像データを基に、圧電ヘッド３４０（圧電素子Ｃ１、…、ＣＮ）を選択し、画像を形成する。
【０１０６】
図９は、本願発明の第１の実施の形態に係るＣＭＯＳインバータ３６０（図３参照）が出力する電圧波形９００を示している。
【０１０７】
詳細には、図９は、本願発明の第１の実施の形態に係るＣＭＯＳインバータ３６０（図３参照）が出力する電圧波形９００（ＣＭＯＳインバータ３６０（図３参照）において、時間と出力される電圧との関係を示す電圧波形を示している。
【０１０８】
第１の地点（Ａ）では、ＣＭＯＳインバータ３６０（図３参照）が出力する電圧波形９００のＨレベル電圧の際の状態が示されている。
【０１０９】
第２の地点（Ｂ）では、ＣＭＯＳインバータ３６０（図３参照）が出力する電圧波形９００がＨレベル電圧からＬレベル電圧まで立ち下がった際の状態が示されている。
【０１１０】
第３の地点（Ｃ）では、ＣＭＯＳインバータ３６０（図３参照）が出力する電圧波形９００がＬレベル電圧からＨレベル電圧まで立ち上がった際の状態が示されている。
【０１１１】
なお、ＣＭＯＳインバータ３６０（図３参照）が出力する第１の電圧波形９１０は、本願発明の第１の実施の形態に係る第１の回路ブロック３００（図３参照）によって出力された電圧波形である。また、第２の電圧波形９２０は従来技術の形態に係る回路を用いて出力した電圧波形であり、本願発明の第１の実施の形態に係るＣＭＯＳインバータ３６０（図３参照）が出力する第１の電圧波形９１０に比べて波形がなまって（遅れて）いる。
【０１１２】
図１０は、本願発明の第１の実施の形態に係るノズル４７０（図４参照）が、図９に示された第１の電圧波形９１０に合わせて動作する様子を示している。
【０１１３】
詳細には、図１０は、本願発明の第１の実施の形態に係るノズル４７０（図４参照）が、図９に示された第１の電圧波形９１０に合わせて動作している様子を、詳細に時間的な遷移動作１０００として示している。
【０１１４】
第１の状態（Ａ）では、図９の第１の地点（Ａ）での電圧波形９００のＨレベル電圧の際の状態において、ノズル４７０から吐出される液滴１０００ａの状態を示している。
【０１１５】
第２の状態（Ｂ）では、図９の第２の地点（Ｂ）での電圧波形９００がＨレベル電圧からＬレベル電圧まで立ち下がった際の状態において、ノズル４７０から吐出される液滴１０００ｂの状態を示している。
【０１１６】
第３の状態（Ｃ）では、図９の第３の地点（Ｃ）での電圧波形９００がＬレベル電圧からＨレベル電圧まで立ち上がった際の状態において、ノズル４７０から吐出される液滴１０００ｃの状態を示している。
【０１１７】
なお、破線１０１０は、ノズル４７０の先端部分を示した破線であり、どのくらいの液滴が、ノズル４７０の中でどのような動作をしているかを測定する目安となっている。また、第３の状態（Ｃ）において、液滴１０００ｃは、目安となっている破線１０１０を越え、液滴４８０を吐出している様子を示している。
【０１１８】
従って、温度変化によって、基板電圧ＶＤＤを調整するので、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎのオン抵抗ＲＯＮを変化させることができる。なお、基板電圧ＶＤＤはインピーダンスの大きいバックゲートに印加する電圧であり、温度変化を促すことはない（温度の上下変動に影響はほとんどない）。また、これだけの構成でオン抵抗ＲＯＮを変化させることができるので、部品点数を増加させずに簡単な回路構成を用い、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗ＲＯＮを調整することができる。さらに、部品点数が増加しないのでコストを抑制できる。そして、図９の第１の電圧波形９１０のように温度変化によってなまることのない駆動波形を生成することができるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ことができる。なお、ラッチアップを防止することもできる。
【０１１９】
図１１は、本願発明の第２の実施の形態に係る液滴吐出装置１０（図１参照）の第２の回路ブロック１１００の構成図を示している。
【０１２０】
第２の回路ブロック１１００と第１の回路ブロック３００（図３参照）とでは、第２の温度検出回路１１２０と第１の温度検出回路３５０（図３参照）だけ違う点であり、それ以外は本願発明の第１の実施の形態の第１の回路ブロック３００（図３参照）と同じである。
【０１２１】
従って、第１の実施の形態と同一の構成及び作用については、第１の実施の形態と同符号を付してその説明を省略する。
【０１２２】
第２の回路ブロック１１００には、ＰＭＯＳトランジスタＱＳ及び検出抵抗ＲＳで構成された第２の温度検出回路１１２０が含まれて構成されている点に違いがある（第１の温度検出回路３５０にはダイオードＤＳ及び検出抵抗ＲＳで構成されている）。
【０１２３】
図１２は、本願発明の第２の実施の形態に係る液滴吐出装置１０（図１参照）の第２の温度検出回路１１２０の温度検出特性を示している。
【０１２４】
詳細には、図１２（ａ）は、本願発明の第２の実施の形態に係る抵抗検出回路１１２０の構成を示している。また、図１２（ｂ）は、ＰＭＯＳトランジスタＱｓのオン抵抗ＲＯＮ［Ω］と温度Ｔ［Ｋ］との関係を示している。さらに、図１２（ｃ）は、抵抗検出電圧ＶＳ［Ｖ］と温度Ｔ［Ｋ］との関係を示している。
【０１２５】
図１２（ａ）では、第２の温度検出回路１１２０（図１１参照）の詳細な構成を示しており、基板電圧ＶＤＤが配線を介してＰＭＯＳトランジスタＱＳのバックゲート側から供給されている。また、第２の温度検出回路１１２０（図１１参照）では、ソース電圧ＶＨが配線を介してＰＭＯＳトランジスタＱＳのソース側から供給されている。さらに、第２の温度検出回路１１２０（図１１参照）では、ＰＭＯＳトランジスタＱＳのゲート側には配線を介してグランドが接続されており、Ｌレベル電圧（例えば、０Ｖ）が供給されている。そして、検出抵抗ＲＳの一方は配線を介し、グランドに接続されており、検出抵抗ＲＳの他方は、ＰＭＯＳトランジスタＱＳのドレイン側に接続されている。さらに、ＰＭＯＳトランジスタＱＳ（ドレイン側）及び検出抵抗ＲＳ（グランドに接続していない他方）の接点（ノード）から温度検出電圧ＶＳが出力される。そして、ＰＭＯＳトランジスタＱＳのチャンネルでは、温度上昇に伴いキャリアが衝突する確率が高くなるため、移動度が低下する。具体的には、ドレイン・ソース間の電流が減少することによりＰＭＯＳトランジスタＱＳのオン抵抗ＲＯＮが大きくなる。そこで、図１２（ａ）により、温度検出電圧ＶＳは、次の（１０）式により与えられる。
【０１２６】
【数１０】
0005277592.tif 000011
従って、図１２（ｂ）の示している温度検出特性により、温度Ｔの上昇に伴い、ＰＭＯＳトランジスタＱＳのオン抵抗ＲＯＮは上昇する。
【０１２７】
また、図１２（ｃ）の示している温度検出特性により、温度Ｔの上昇に伴い、温度検出電圧ＶＳは低下する（温度Ｔの上昇に伴い、ＰＭＯＳトランジスタＱＳのオン抵抗ＲＯＮが上昇するため）。
【０１２８】
以下、本願発明の第２の実施の形態の作用を説明する。
【０１２９】
第２の温度検出回路１１２０（図１１参照）では、ＰＭＯＳトランジスタＱＳの温度特性を用いて温度検出を行い、検出抵抗ＲＳに基づいて温度検出電圧ＶＳを温度検出信号として出力する。そして、出力された温度検出電圧ＶＳが電圧制御回路３１０のＡ／Ｄコンバータ３１２に入力され、バス３１６を介して温度検出電圧ＶＳがＣＰＵ３０２に伝達される。ＣＰＵ３０２は、Ａ／Ｄコンバータ３１２を介して温度検出電圧ＶＳを入力し、制御メモリ３０４に格納されている温度Ｔと温度検出電圧ＶＳの関係図を示すテーブル（図１２（ｃ）参照）を基に温度に変換する。次に、制御メモリ３０４に格納されている温度Ｔとオン抵抗ＲＯＮのテーブル（図１２（ｂ）参照）により、オン抵抗ＲＯＮを一定にする基板電圧ＶＤＤを算出する。そして、その算出された結果は、Ｄ／Ａコンバータ３１４が、基板電圧ＶＤＤを調整するために基準電圧ＶＲＥＦ（電圧設定値）として出力する。
【０１３０】
なお、ＰＭＯＳトランジスタＱＳは、駆動用のＣＭＯＳインバータ３６０のＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎと同じ設計で作られており、同じチップに実装されるので、抵抗は同じ挙動を示すと考えてよい。また、第２の温度検出回路１１２０（図１１参照）は、このことからも抵抗検出手段ともいえる。
【０１３１】
従って、ＰＭＯＳトランジスタＱＳのゲートはＬレベル電圧（０Ｖ）であるので、ＰＭＯＳトランジスタＱＳとしては常にオン状態であるため、図５及び図６に従う抵抗器として動作する。さらに、温度検出電圧ＶＳはオン抵抗ＲＯＮと検出抵抗ＲＳの分圧比で決まるので、温度検出電圧ＶＳを検出すれば、オン抵抗ＲＯＮを検知することができる。なお、オン抵抗ＲＯＮはジュール熱で変化するので、第２の温度検出回路１１２０（図１１参照）も温度を検出する手段となる。
【０１３２】
従って、図９の第１の電圧波形９１０を基に、図１０のように液滴を吐出させることができる。さらに、温度変化によって、基板電圧ＶＤＤを調整し、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎのオン抵抗ＲＯＮを変化させることができる。また、簡単な回路構成でオン抵抗ＲＯＮを変化させることができるので、部品点数を増加させず、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗ＲＯＮを調整することができる。さらに、部品点数が増加しないのでコストを抑制できる。そして、ランジスタのオン抵抗を基に、基板電圧の調整を行うことができるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができる。なお、ラッチアップも防止できる。
【０１３３】
図１３は、本願発明の第３の実施の形態に係る液滴吐出装置１０（図１参照）の第３の回路ブロック１３００の構成図を示している。
【０１３４】
第３の回路ブロック１３００と、第１の実施の形態の第１の回路ブロック３００（図３参照）では、第３の温度検出回路１３２０と第１の温度検出回路３５０（図３参照）が違う。また、第３の回路ブロック１３００には、テスト用に第３の回路ブロック１３００と接続されたダミーの圧電素子Ｃ０がある点も第１の実施の形態の第１の回路ブロック３００（図３参照）とは違う。さらに、第１の実施の形態の電圧制御回路３１０のＡ／Ｄコンバータ３１２（図３参照）が、電圧制御回路３１０のパルス幅検出回路１２４０となっている点が違う。以上の点以外の構成において、第３の回路ブロック１３００は、本願発明の第１の実施の形態の第１の回路ブロック３００（図３参照）と同じである。
【０１３５】
従って、第１の実施の形態と同一の構成及び作用については、第１の実施の形態と同符号を付してその説明を省略する。
【０１３６】
第３の回路ブロック１３００は、コンパレータ１３３０及び検出抵抗ＲＳで構成された第３の温度検出回路１３２０を含んで構成されている。また、第３の回路ブロック１３００には、テスト用に第３の温度検出回路１３２０と接続されたダミーの圧電素子Ｃ０が圧電ヘッド３４０の中に含まれて構成されている。
【０１３７】
図１４は、本願発明の第３の実施の形態に係る液滴吐出装置１０（図１参照）の第３の回路ブロック１３００の温度検出回路１３２０（圧電ヘッド３４０も含む）の動作を表す電圧波形１４００を示している。
【０１３８】
圧電ヘッド３４０には、吐出動作を行わないダミーの圧電素子Ｃ０が実装されている。このダミーの圧電素子Ｃ０は、他の圧電素子Ｃ１、…、ＣＮと同一に設計されているので静電容量も同じである。
【０１３９】
圧電素子Ｃ０の誘電率εと温度Ｔの関係はキュリー・ワイス則（Ｃｕｒｉｅ−Ｗｅｉｓｓ則）として知られており、温度Ｔの上昇に伴って誘電率ε、すなわち静電容量は増加する。上記の法則を数式化すると、以下のような（１１）式として表せる。
【０１４０】
【数１１】
0005277592.tif 000012
（Ｔ：温度、ＴＣ：キュリー点（Ｃｕｒｉｅ点）、ＣＷ：定数、ε：誘電率）
ここで、テスト信号に矩形波信号を用いると、検出抵抗ＲＳと圧電素子Ｃ０の静電容量による低域通過フィルタによってなまった波形（第１の矩形波信号波形１４１０又は第２の矩形波信号波形１４２０）となる。なお、圧電ヘッド３４０の高温時の矩形波信号は、第１の矩形波信号波形１４１０であり、圧電ヘッド３４０の低温時の矩形波信号は、第２の矩形波信号波形１４２０である。
【０１４１】
また、コンパレータ１３３０は、温度検出電圧ＶＳと予め設定された閾値電圧ＶＴＨと比較してパルス（第１のパルス１４０４又は第２のパルス１４０６）を出力する。このときのパルス幅は圧電ヘッド３４０の温度よって変化する。なお、圧電ヘッド３４０の高温時のパルスは、第１のパルス１４０４であり、圧電ヘッド３４０の低温時のパルスは、第２のパルス１４０６である。
【０１４２】
詳細には、圧電ヘッド３４０が低温のときの第１のパルス１４０４のＬｏｗレベル（以下、Ｌレベルと呼ぶ）のパルス幅ｔ１は、圧電ヘッド３４０が高温のときの第２のパルス１４０６のＬレベルのパルス幅ｔ２よりも長くなる。
【０１４３】
従って、このパルス幅の変化から圧電ヘッド３４０（詳細には、圧電素子Ｃ０、Ｃ１、…、ＣＮの温度）の温度を検知することができる。
【０１４４】
以下、本願発明の第３の実施の形態の作用を説明する。
【０１４５】
第３の温度検出回路１３３０（図１３参照）では、第３の回路ブロック１３００（図１３参照）の外部に設置されている外部テスト端子からテスト用の電圧であるテスト電圧ＶＴＥＳＴを印加する。また、第３の温度検出回路１３３０（図１３参照）では、第３の回路ブロック１３００（図１３参照）の外部に設置されている外部閾値端子から閾値用の電圧である閾値電圧ＶＴＨを印加する。
【０１４６】
テスト電圧ＶＴＥＳＴは、検出抵抗ＲＳ（図１３参照）を介してダミーの圧電素子Ｃ０（図１３参照）及びコンパレータ１３３０（図１３参照）のマイナス側に入力される。ここで、図１４での説明であるように、テスト信号であるテスト電圧ＶＴＥＳＴに矩形波信号を用いると、検出抵抗ＲＳ（図１３参照）及び静電容量となる圧電素子Ｃ０（図１３参照）によるローパスフィルタによって温度検出電圧ＶＳは高温時の第１の矩形波信号波形１４１０（図１３参照）又は低温時の第２の矩形波信号波形１４２０（図１３参照）のようになる。そして、コンパレータ１３３０（図１３参照）のマイナス側に温度検出電圧ＶＳ（第１の矩形波信号波形１４１０（図１４参照）又は第２の矩形波信号波形１４２０（図１４参照））が入力され、コンパレータ１３３０（図１３参照）のプラス側に閾値電圧ＶＴＨ（図１４参照）が入力される。そこで、コンパレータ１３３０（図１３参照）では、温度検出電圧ＶＳと閾値電圧ＶＴＨを比較してパルス（図１４に図示されている高温時の第１のパルス１４０４、又は低温時の第２のパルス１４０６）を出力する。このときの第１のパルス１４０４（図１４参照）のパルス幅ｔ１、又は第２のパルス１４０６（図１４参照）のパルス幅ｔ２は圧電ヘッド３４０（詳細には、圧電素子Ｃ０）の温度Ｔよって変化する。このパルス幅ｔ１、ｔ２の変化によって、圧電ヘッド３４０の温度Ｔを知ることができるともいえる。
【０１４７】
そして、出力された第１のパルス１４０４（図１４参照）又は第２のパルス１４０６（図１４参照）が電圧制御回路３１０のパルス幅検出回路１２４０に入力されて、入力された第１のパルス１４０４（図１４参照）のパルス幅ｔ１、又は第２のパルス１４０６（図１４参照）のパルス幅ｔ２を出力する。そこで、パルス幅検出回路１２４０からは、バス３１６を介してパルス幅ｔ１（図１４参照）又はパルス幅ｔ２（図１４参照）がＣＰＵ３０２に伝達される。ＣＰＵ３０２は、パルス幅検出回路１２４０を介してパルス幅ｔ１（図１４参照）又はパルス幅ｔ２（図１４参照）を入力し、制御メモリ３０４に格納されている圧電ヘッド３４０の温度Ｔとパルス幅の関係図を示すテーブルを基に温度に変換する。次に、制御メモリ３０４に格納されている温度Ｔとオン抵抗ＲＯＮのテーブル（図１２（ｂ）参照）により、オン抵抗ＲＯＮを一定にする基板電圧ＶＤＤを算出する。そして、その算出された結果は、Ｄ／Ａコンバータ３１４が、基板電圧ＶＤＤを調整するために基準電圧ＶＲＥＦ（電圧設定値）として出力する。
【０１４８】
従って、パルス幅ｔ１（図１４参照）又はパルス幅ｔ２（図１４参照）を基に、温度変化を計測し、図９の第１の電圧波形９１０のように温度変化によってなまることのない駆動波形を生成することにより、図１０のように液滴を吐出させることができる。さらに、パルス幅によって温度を計測し、温度変化に基づいて基板電圧ＶＤＤを調整し、ＰＭＯＳトランジスタＱ１１、…、Ｑ１Ｎのオン抵抗ＲＯＮを変化させることができる。また、これだけの構成でオン抵抗ＲＯＮを変化させることができるので、部品点数を増加させずに簡単な回路構成を用い、圧電素子の電圧信号を必要に応じて随時変更することにより、トランジスタのオン抵抗ＲＯＮを調整することができる。さらに、部品点数が増加しないのでコストを抑制できる。そして、ダミーの圧電素子からの電圧信号の変化によるパルス幅の変化により、圧電ヘッド周辺の温度変化を基にして基板電圧の調整を行うことができるので、液滴吐出速度低下が抑えられて液滴の着弾による位置ずれを防ぐことができる。なお、ラッチアップを防止することもできる。
【０１４９】
図１５は、本願発明の第４の実施の形態に係る液滴吐出装置１０（図１参照）の第４の回路ブロック１５００の構成図を示している。
【０１５０】
第４の回路ブロック１５００は、昇圧回路１５１０、スイッチングＩＣ１５２０、バックゲート電圧供給源１５３０、発信器１５４０、ＡＮＤ回路１５５０、抵抗素子Ｒ、ソース用高電圧供給源１５６０、駆動データ送信部１５７０、及びピエゾ素子１５９０（１）、…、１５９０（Ｎ）で構成されている。なお、スイッチングＩＣ１５２０は、以下、ＳＷＩＣ（ＳＷｉｔｃｈｉｎｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１５２０と称する。また、ピエゾ素子１５９０（１）、…、１５９０（Ｎ）は、１つ１つのどれかを単体で示すとき、ピエゾ素子１５９０と称し、まとめて呼ぶ場合はピエゾノズル１５９２と総称する。さらに、Ｎは１以上の整数である。そして、発振器１５４０は０Ｖから５Ｖで矩形波を生成する動作（矩形動作）しているものとする。
【０１５１】
充電信号ＣＨＧ＋が送信される配線、及び発信器から出力される信号が送信される配線がＡＮＤ回路１５５０の入力側（２入力）に接続されている。また、ＡＮＤ回路１５５０の出力側から信号が抵抗素子Ｒを介して出力される配線、及びバックゲート電圧ＶＤＤを出力するバックゲート電圧供給源１５３０が、配線を介して昇圧回路１５１０の入力側に接続されている。さらに、高圧電源ＶＨを出力するソース用高電圧供給源１５６０の出力側、駆動データを送信する駆動データ送信部１５７０の出力側、及び昇圧されたバックゲート電圧ＶＤＤを供給する昇圧回路１５１０の出力側とＳＷＩＣ１５２０が接続されている。そして、ＳＷＩＣ１５２０の出力側とピエゾ素子１５９０（１）、…１５９０（Ｎ）の一方が配線を介して接続されており、ピエゾ素子１５９０（１）、…１５９０（Ｎ）の他方が配線を介してグランドに接続されている。
【０１５２】
昇圧回路１５１０は、チャージポンプ回路であり、ＮＰＮ形トランジスタＴｒ１、ＰＮＰ形トランジスタＴｒ２、ダイオードＤ１、Ｄ２、電解コンデンサＣ１、Ｃ２で構成されている。なお、昇圧回路１５１０は、チャージポンプ回路を示したが、電圧を昇圧できる回路であるならばどのような回路でもよい。
【０１５３】
ＡＮＤ回路１５５０の出力側が抵抗素子Ｒを通り、ＮＰＮ形トランジスタＴｒ１及びＰＮＰ形トランジスタＴｒ２の両方のベース側と配線を介して接続されている。また、バックゲート電圧供給源の出力側と、ＰＮＰ形トランジスタＴｒ２のエミッタ側及びダイオードＤ１のアノード側とが配線を介して接続されている。さらに、ＮＰＮ形トランジスタＴｒ１のエミッタ側がグランドに接続されている。また、ＰＮＰ形トランジスタＴｒ２のコレクタ側、ＮＰＮ形トランジスタＴｒ１のコレクタ側、及び電解コンデンサＣ１のマイナス側と配線を介して接続されている。さらに、ダイオードＤ１のカソード側、電解コンデンサＣ１のプラス側、及びダイオードＤ２のアノード側と配線を介して接続されている。また、電解コンデンサＣ２のマイナス側はグランドに接続されている。さらに、ダイオードＤ２のカソード側、及び電解コンデンサＣ２のプラス側を接続している配線が、ＳＷＩＣ１５２０に接続されている。
【０１５４】
ＳＷＩＣ１５２０は、ＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）、ＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）、及び第２のピエゾ選択回路１５８０で構成されている。なお、ＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）、及びＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）は、それぞれ対応するトランジスタ同士でＣＭＯＳインバータ１６１０（図１６参照）を構成している。例えば、図１５に図示されているようにＰＭＯＳトランジスタ１５２２（１）のドレインとＮＭＯＳトランジスタ１５２４（１）のドレインとを接続してＣＭＯＳインバータ１６１０（図１６参照）を構成している。また、同様に、順次、ＰＭＯＳトランジスタ１５２２（Ｎ）のドレインと、ＮＭＯＳトランジスタ１５２４（Ｎ）のドレインとを接続してＣＭＯＳインバータ１６１０（図１６参照）を構成している。また、ＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）、及びＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）は、バックゲートを持つＣＭＯＳトランジスタである。
【０１５５】
ソース用高電圧供給源１５６０の出力側は、ＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）のソース側と配線を介して接続されている。また、昇圧回路１５１０の出力側は、ＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）のバックゲート側と配線を介して接続されている。さらに、ＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）のソース側及びバックゲート側は、グランドと配線を介して接続されている。また、駆動データ送信部１５７０の出力側は、第２のピエゾ選択回路１５８０の入力側に配線を介して接続され、ピエゾ選択回路の出力側に配線を介してＰＭＯＳトランジスタ１５２２（１）、…、１５２２（Ｎ）及びＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）の両方のゲート側と配線を介して接続されている。さらに、トランジスタ１５２２（１）、…、１５２２（Ｎ）のドレイン側、及びＮＭＯＳトランジスタ１５２４（１）、…、１５２４（Ｎ）のドレイン側は、ピエゾ素子１５９０（１）、…、１５９０（Ｎ）の一方に配線を介して接続されている。また、ピエゾ素子１５９０（１）、…、１５９０（Ｎ）の他方は、グランドに配線を介して接続されている。ダイオードＤＬはバックゲート電圧ＶＤＤとソース用高電圧ＶＨとの間でラッチアップを起こさないようにするための保護ダイオードである。
【０１５６】
図１６は、本願発明の第４の実施の形態に係る液滴吐出装置１０（図１参照）のＣＭＯＳインバータ１６１０を含んで構成されている駆動回路１６００を示している。
【０１５７】
駆動回路１６００は、ＣＭＯＳインバータ１６１０及びピエゾ素子１６２０で構成されている。また、ＣＭＯＳインバータ１６１０は、ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２で構成されている。なお、この駆動回路１６００は、図１５に図示しているＳＷＩＣ１５２０のＣＭＯＳインバータを構成しているＰＭＯＳトランジスタ１５２２とＮＭＯＳトランジスタ１５２４、及びピエゾ素子１５９０の詳細な構成である。例えば、この駆動回路１６００は、図１５のＳＷＩＣ１５２０に図示しているＰＭＯＳトランジスタ１５２２（ＰＭＯＳトランジスタＱ１に対応）、ＮＭＯＳトランジスタ１５２４（ＮＭＯＳトランジスタＱ２に対応）、及びピエゾ素子１５９０（ピエゾ素子１６２０に対応）を差している。
【０１５８】
バックゲート電圧ＶＤＤを供給する昇圧回路１５１０の出力側は、ＰＭＯＳトランジスタＱ１のバックゲート側と配線を介して接続されており、ソース用高電圧ＶＨを供給するソース用高電圧供給源１５６０の出力側は、ＰＭＯＳトランジスタＱ１のソース側と配線を介して接続されている。また、ＮＭＯＳトランジスタＱ２のソース側及びバックゲート側は、グランドと配線を介して接続されている。さらに、第２のピエゾ選択回路１５８０（図１５参照）の出力側は、ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２の両方のゲート側と配線を介して接続されている。そして、ＰＭＯＳトランジスタＱ１のドレイン側及びＮＭＯＳトランジスタＱ２のドレイン側は配線にて接続されており、そこからＣＭＯＳインバータ１６１０の出力側として、ピエゾ素子１６２０の一方に配線を介して接続され、ピエゾ素子１６２０の他方は、配線を介してグランドに接続されている。
【０１５９】
以下、本願発明の第４の実施の形態の作用を説明する。
【０１６０】
図１６は、駆動回路１６００の１ノズル分を示している。通常、ピエゾノズル１５９２（図１５参照）のピエゾ素子１６２０を充電状態にする場合、ＰＭＯＳトランジスタＱ１をオン状態にし、ＮＭＯＳトランジスタＱ２をオフ状態にして充電を開始する。
【０１６１】
ピエゾ素子１６２０にかかる電圧は、ＰＭＯＳトランジスタＱ１のオン抵抗ＲＯＮとピエゾ素子の静電容量Ｃｐで決まる時定数（ＲＯＮ×Ｃｐ）に従い、ソース用高電圧ＶＨまで上昇する。
【０１６２】
図１７は、本願発明の第４の実施の形態に係る液滴吐出装置１０（図１参照）のピエゾ素子１５９０の充電特性及び突入電流特性を示す。
【０１６３】
図１７（ａ）では、ピエゾ素子１５９０の充電特性を示す。
【０１６４】
時定数の速い場合の第１の特性波形１７１０は、早い時間で充電が完了するように波形が立ち上がるのが早い。
【０１６５】
時定数の遅い場合の第２の特性波形１７２０は、第１の特性波形１７１０と比べて時間がかかって充電するように波形が立ち上がる。
【０１６６】
図１７（ｂ）では、ピエゾ素子１５９０の突入電流特性を示す。
【０１６７】
時定数の速い場合の第１の特性波形１７１０は、早い時間で突入電流の低下するように波形が立ち下がるのが早い。
【０１６８】
時定数の遅い場合の第２の特性波形１７２０は、第１の特性波形１７１０と比べて時間がかかって突入電流が低下するように波形が立ち下がる。
【０１６９】
ピエゾノズル１５９２におけるピエゾ素子１５９０の寿命を考慮すると、非吐出時には、ピエゾ素子１５９０に余計な力がかからない放電状態で待機する方がよい。そのため、充放電毎に誤吐出を考慮しなければならないので時定数を制御し、遅くする必要がある。
【０１７０】
時定数を制御する方法として、まず、図６（ｃ）に示しているＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮとソース用高電圧ＶＨの関係図、及び図６（ｂ）に示しているＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮとバックゲート電圧ＶＤＤとの関係図に着目する。
【０１７１】
図６（ｂ）及び図６（ｃ）に着目すると、ＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮを上げる方法として、ソース用高電圧ＶＨを下げるか、バックゲート電圧ＶＤＤを上げればよい。ソース用高電圧ＶＨは吐出に必要な充電電圧であるから可変できないが、バックゲート電圧ＶＤＤを上げればＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮを上がり、充電の際の時定数の制御が可能になる。
【０１７２】
なお、バックゲート電圧ＶＤＤが接続されるＰＭＯＳトランジスタＱ１（図１６参照）のバックゲート側では一般的にインピーダンスが高く、電流はほとんど流れない（温度もほとんど上昇しない）特性を持つ。従って、簡単な電源回路（バックゲート電圧ＶＤＤを昇圧するための電源回路）で充電の際の時定数の制御が実現するので、例えば、ソース用高電圧ＶＨを２種類切り替えるような方法と比べて安価に回路を組み込むことができる。
【０１７３】
充電信号ＣＨＧ＋がＬレベルの場合、昇圧回路１５１０には、発振器１５４０からの出力信号は入力されない（ＡＮＤ回路１５５０では、２入力の両方Ｈレベル以外、全てＬレベルを出力するため）。そのため、ＮＰＮ形トランジスタＴｒ１がオフ、ＰＮＰ形トランジスタＴｒ２がオンの固定となり、バックゲート電圧ＶＤＤは、電解コンデンサＣ１、Ｃ２を充電する昇圧動作はしない。そこで、ＳＷＩＣ１５２０に供給されるバックゲート電圧ＶＤＤは、バックゲート電圧ＶＤＤに固定される。そして、ＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮは、吐出に必要とされる通常より低いＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮとなる。従って、駆動データ送信部１５７０から送信される駆動データに従った通常の吐出動作をピエゾ素子１５９０（１）、…、１５９０（Ｎ）が行う。
【０１７４】
充電信号ＣＨＧ＋がＨレベルの場合、昇圧回路１５１０では、発振器１５４０からの出力信号が入力され（ＡＮＤ回路１５５０では、２入力の両方がＨレベルのときに、信号を出力するため）、昇圧動作を開始する。その昇圧動作は、発振器１５４０（図１５参照）の出力がＨレベル時は、ＮＰＮ形トランジスタＴｒ１がオン状態となり、ダイオードＤ１を介してバックゲート電圧ＶＤＤが電解コンデンサＣ１にかかって充電する。また、発振器１５４０（図１５参照）の出力がＬレベル時は、ＰＮＰ形トランジスタＴｒ２がオン状態となり、バックゲート電圧ＶＤＤ及び電解コンデンサＣ１から放電された電荷を加えてダイオードＤ２を介し、電解コンデンサＣ２を充電する。そこで、昇圧動作を繰り返すことにより、ＳＷＩＣ１５２０のバックゲート電圧ＶＤＤは、元の電圧（バックゲート電圧ＶＤＤ）の約２倍のバックゲート電圧２＊ＶＤＤとなる。従って、ＰＭＯＳトランジスタＱ１（図１６参照）のオン抵抗ＲＯＮは通常のとき（バックゲート電圧ＶＤＤのとき）よりも大きくなる。この状態で、ＰＭＯＳトランジスタＱ１（図１６参照）をオン状態、及びＮＭＯＳトランジスタＱ２（図１６参照）をオフ状態とし、ピエゾノズル１５９２を充電することにより、通常の場合の充電時の時定数は長くなり、誤吐出を防止することができる。
【０１７５】
図１８は、本願発明の第４の実施の形態に係る液滴吐出装置１０（図１参照）の駆動回路１６００（図１６参照）の充電時、印刷時、印刷停止時の駆動波形１８００を示している。
【０１７６】
駆動波形１８００は、ソース用高電圧ＶＨの駆動波形の変化を示す第１の駆動波形図１８１０、バックゲート電圧ＶＤＤ（又はバックゲート電圧２＊ＶＤＤ）の駆動波形の変化を示す第２の駆動波形図１８２０、ピエゾ素子１５９０（図１５参照）における突入電流の駆動波形の変化を示す第３の駆動波形図１８３０を含んでいる。
【０１７７】
まず、充電時においての説明を行う。
【０１７８】
時間ｔが”０”から第１の時間１８４０において、バックゲート電圧波形１８２２が示すようにバックゲート電圧ＶＤＤが約２倍のバックゲート電圧２＊ＶＤＤとなるように立ち上がる（第２の駆動波形図１８２０参照）。そして、第２の時間１８５０まで、ソース用高電圧ＶＨがソース用高電圧波形１８１２のようにゆっくり立ち上がっていく。ソース用高電圧ＶＨがソース用高電圧波形１８１２のようにゆっくり立ち上がっていくことによって、ピエゾ素子１５９０（図１５参照）の突入電流が突入電流波形１８３２のようにゆっくりなまって低下していく（エネルギー低下）。なお、このとき、時定数は通常の場合のときよりのびている。
【０１７９】
次に、印刷時においての説明を行う。
【０１８０】
第２の時間１８５０の後（充電が終了した後）、印刷が開始され、第３の時間１８６０まで印刷が行われる。第２の時間１８５０の後、約２倍になっているバックゲート電圧２＊ＶＤＤは、元のバックゲート電圧ＶＤＤに戻る。そして、印刷データに基づいた駆動データ送信部１５７０（図１５参照）からの駆動データに従って、第２のピエゾ選択回路１５８０（図１５参照）がピエゾノズル１５９２（図１５参照）を制御する。そこで、駆動データに従って制御されたソース用高電圧ＶＨは印刷時のソース用高電圧波形１８１２のように吐出波形を形成し、その吐出波形の変化に応じて、突入電流が突入電流波形１８３２のように変動する。なお、第３の時間１８６０までは、ソース用高電圧波形１８１２のように吐出波形、及びその吐出波形に応じた突入電流波形１８３２の変動は繰り返される。
【０１８１】
最後に、印刷停止時においての説明を行う。
【０１８２】
第３の時間１８６０以降では、ソース用高電圧波形１８１２は放電終了し、充電前の状態に戻り、バックゲート電圧波形１８２２はバックゲート電圧ＶＤＤのまま保持し、突入電流波形１８３２の変動はなくなり、突入電流もなくなる。
【０１８３】
そこで、駆動回路１６００（図１６参照）の充電時には、バックゲート電圧ＶＤＤは約２倍のバックゲート電圧２＊ＶＤＤに昇圧され、充電時の時定数は伸び、突入電流は印刷時と比べて低減され、誤吐出動作は起こらない。また、印刷時には、約２倍となっていたバックゲート電圧２＊ＶＤＤが、元のバックゲート電圧ＶＤＤと下がることにより、吐出動作に必要な吐出波形（ソース用高電圧波形１８１２）をえることができる。
【０１８４】
従って、簡単な構成であるため、コストを抑制し、かつ、圧電ヘッド充電時の誤吐出も防ぐこともできる
【図面の簡単な説明】
【０１８５】
【図１】本願発明の第１の実施の形態に係る液滴吐出装置の構成図を示している。
【図２】本願発明の第１の実施の形態に係る液滴吐出装置のメンテナンス時の構成図を示している。
【図３】本願発明の第１の実施の形態に係る液滴吐出装置の第１の回路ブロックの構成図を示している。
【図４】本願発明の第１の実施の形態に係る圧電素子を用いた液滴吐出装置の１吐出素子を示している。
【図５】本願発明の第１の実施の形態に係るＰＭＯＳトランジスタの構造及び特性を示している。
【図６】本願発明の第１の実施の形態に係るＰＭＯＳトランジスタのオン抵抗の特性を示している。
【図７】本願発明の第１の実施の形態に係る温度検出電圧を検出するための温度検出特性を示している。
【図８】本願発明の第１の実施の形態に係る第１の温度検出回路の温度検出特性を示している。
【図９】本願発明の第１の実施の形態に係るＣＭＯＳインバータが出力する電圧波形を示している。
【図１０】本願発明の第１の実施の形態に係るノズルが、図９に示された第１の電圧波形に合わせて動作する様子を示している。
【図１１】本願発明の第２の実施の形態に係る液滴吐出装置の第２の回路ブロックの構成図を示している。
【図１２】本願発明の第２の実施の形態に係る液滴吐出装置の第２の温度検出回路の温度検出特性を示している。
【図１３】本願発明の第３の実施の形態に係る液滴吐出装置の第３の回路ブロックの構成図を示している。
【図１４】本願発明の第３の実施の形態に係る液滴吐出装置の第３の回路ブロックの温度検出回路の動作を表す電圧波形を示している。
【図１５】本願発明の第４の実施の形態に係る液滴吐出装置の第４の回路ブロックの構成図を示している。
【図１６】本願発明の第４の実施の形態に係る液滴吐出装置のＣＭＯＳインバータを含んで構成されている駆動回路を示している。
【図１７】本願発明の第４の実施の形態に係る液滴吐出装置のピエゾ素子の充電特性及び突入電流特性を示す。
【図１８】本願発明の第４の実施の形態に係る液滴吐出装置の駆動回路の充電時、印刷時、印刷停止時の駆動波形を示している。
【符号の説明】
【０１８６】
１０    液滴吐出装置
３１０    電圧制御回路（基板電圧調整手段）
３２０    電圧供給回路（電圧供給手段）
３３０    駆動制御回路（駆動手段）
３５０    第１の温度検出回路（検出手段）
１１２０    抵抗検出回路（検出手段）
１３２０    第２の温度検出回路（検出手段）
Ｃ０    圧電素子（検出手段）
１５１０    昇圧回路（基板電圧調整手段）
１５２０    ＳＷＩＣ（駆動手段）
１５３０    バックゲート電圧供給源（基板電圧調整手段）
１５５０    ＡＮＤ回路（検出手段）
１５６０    ソース用高電圧供給源（電圧供給手段）
【図１】
0005277592.tif 000013
【図２】
0005277592.tif 000014
【図３】
0005277592.tif 000015
【図４】
0005277592.tif 000016
【図５】
0005277592.tif 000017
【図６】
0005277592.tif 000018
【図７】
0005277592.tif 000019
【図８】
0005277592.tif 000020
【図９】
0005277592.tif 000021
【図１０】
0005277592.tif 000022
【図１１】
0005277592.tif 000023
【図１２】
0005277592.tif 000024
【図１３】
0005277592.tif 000025
【図１４】
0005277592.tif 000026
【図１５】
0005277592.tif 000027
【図１６】
0005277592.tif 000028
【図１７】
0005277592.tif 000029
【図１８】
0005277592.tif 000030