(57)【特許請求の範囲】
【請求項１】
互いに対応する電極同士で接合される一対の基体の一方の基体上に磁化を有する第１のバンプを形成し、前記一方の基体と対をなす他方の基体上に磁化を有する第２のバンプを形成するバンプ形成工程と、
前記第２のバンプの磁化を残しつつ、前記第１のバンプを加熱して、前記第１のバンプの磁化を消失させる工程と、
磁化を消失した前記第１のバンプと、磁化を有する前記第２のバンプとの間に働く磁力により、前記一方の基体における電極の位置を、該電極に対応した前記他方の基体における電極との接合位置に合わせる位置決め工程と、
前記一方の基体における前記電極と、前記他方の基体における前記電極とを接合する電極接合工程とを少なくとも含み、
前記位置決め工程が、前記一方の基体の複数個に対して一括して行われることを特徴とする半導体装置の製造方法。
【請求項２】
一方の基体が半導体チップであり、他方の基体が半導体チップ及び回路基板のいずれかである請求項１に記載の半導体装置の製造方法。
【請求項３】
電極接合工程が、一方の基体が複数個配列された基体列の一列毎に行われる請求項１から２のいずれかに記載の半導体装置の製造方法。
【請求項４】
電極接合工程が、互いに対応する電極同士を接合した状態にて、一方の基体を他方の基体と共にリールに巻き取ることを含む請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の基体（例えば、半導体チップと回路基板、半導体チップと半導体チップとの組合せなど）における電極同士を短時間で接続し、低コストで効率的に半導体装置を得る半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化、小型化に伴い、当該電子機器に於いては搭載される電子部品の高密度実装の要求が高まっている。
この為、半導体素子（半導体チップ）をその支持基板に実装する方法として、当該半導体チップの主面を支持基板に対向させ、当該半導体チップの電極を支持基板上の電極に接続する所謂フリップチップ（フェイスダウン）実装が採用されている。
フリップチップ実装に於いては、半導体チップの電極パッド上に外部接続用突起電極が形成され、当該突起電極が支持基板上の電極配線と機械的・電気的に接続される。
【０００３】
半導体チップが支持基板上にフリップチップ実装された、所謂ＢＧＡ（ボール・グリッド・アレイ）型半導体装置の一例を図７Ａに示す。また当該半導体装置の製造方法の一例を図７Ｂ〜図７Ｉに示す。
図７Ａに示されるように、当該ＢＧＡ型半導体装置にあっては、支持基板（インターポーザー、回路基板とも称される）７の表面上に、半導体チップ１Ａがフリップチップ実装されており、当該半導体チップ１Ａにおける電極パッド上のバンプ１Ｂと支持基板７における電極７Ｂとが機械的・電気的に接続された状態にて、モールド樹脂８により封止されている。
そして、支持基板７の裏面（他方の主面）には、外部接続端子としての半田ボール９が配設されている。
【０００４】
この様なＢＧＡ型半導体装置を形成するには、図７Ｂに示す様に、所定のウエハープロセスにより一方の主面に複数個の半導体素子（半導体チップ）が形成され、且つ当該半導体チップのそれぞれの電極パッド上にバンプが形成された半導体基板１を、図７Ｃに示すように、ＷＦリング(ウェーハリング)２に貼られたダイシングテープ３に貼り付ける。
次いで、ダイシングブレードＢを用いるブレードダイシングなどの方法により、半導体基板１を半導体チップ１Ａに個片化した後、図７Ｄに示すように、ダイシングテープ３を拡張して半導体チップ１Ａ相互の間隔を大きくする。
その後、突上げ用ピン（図示せず）を用いて、ダイシングテープ３の下側から半導体チップを突き上げることにより、当該半導体チップ１Ａをダイシングテープ３から剥離すると共に、当該半導体チップ１Ａの上方に待機させた吸着ツールＴ１を用いて半導体チップ１Ａをピックアップし、当該半導体チップ１Ａをチップトレー４に移送して収納する。
次に、図７Ｅに示すように、吸着ツールＴ２を用いて、半導体チップ１Ａをチップトレー４からピックアップする。このとき、吸着位置を正確に合わせるために、チップトレー４内の半導体チップ１Ａを、半導体チップ１Ａの上方に配置したカメラ５により認識し、位置補正を行ってからピックアップする。
その後、半導体チップ１Ａを吸着・保持した吸着ツールＴ２を上下反転させ、上方に待機させた他の吸着ツールＴ３に半導体チップ１Ａを受け渡す。
次いで、図７Ｆに示すように、当該吸着ツールＴ３に保持された半導体チップ１Ａに於けるパッドの位置を下方に配置された下カメラ６Ａによって認識する一方、当該半導体チップ１Ａが搭載される支持基板７に於ける電極の位置を、上方に配置された上カメラ６Ｂで認識し、これらのカメラ６Ａ及び６Ｂの認識結果から、電極同士を正確な位置に対応させるために、吸着ツールＴ３のＸ・Ｙ・θ位置を補正する。
そして、図７Ｇに示すように、ペースト状又はフィルム状のアンダーフィル材７Ａが予め塗布された支持基板７上に、複数個の半導体チップ１Ａを順次搭載する。
次いで、図７Ｈに示すように、支持基板７の半導体チップ１Ａ搭載面をモールド樹脂８により一括してモールド処理する。
次いで当該支持基板７の裏面に、外部接続用端子となる半田ボール９を配設する。
しかる後、図７Ｉに示すように、第二のダイシングブレードＢを用いたブレードダイシングにより、モールド樹脂８及び支持基板７を切断し、前記図７Ａに示す個片化された半導体装置を得る。
【０００５】
このような製造工程により半導体装置を形成する場合、電極同士の接続に際して、半導体チップ上の電極の位置、及び支持基板上の電極の位置を、それぞれ認識し、認識された位置情報に基づいて、位置補正が行われた後、フリップチップボンディングを行うこととなる。しかも、これら総ての処理は、半導体チップ単位で行うため、膨大な時間を要し、製造コストが上昇するという問題がある。
【０００６】
一方、従来、半導体チップに於ける電極と支持基板に於ける電極とを、磁力を利用して位置合わせし、しかる後両電極を接続する方法が提案されている（特許文献１〜４参照）。
例えば、特許文献１には、スルーホールの内部に充填した磁性体により位置合わせを行う方法が開示され、また特許文献２には、チップに磁石を配設し、基板上に配設された磁性体と相互に引き合うことによりチップを基板上に実装する方法が開示されている。
一方、特許文献３には、プリント配線板上に形成された磁性体からなる突起部を有する電極と、基材上に形成された磁性層を有する電極とを、磁力により位置合わせして接続する方法が、更に特許文献４には、ＩＣチップの磁性体片と回路基板の磁性体層とを磁力により位置合わせすることにより、電極同士を接続する方法が記載されている。
しかしながら、これらの方法においては、磁力によって簡易に電極同士の位置合わせを行うことができるものの、その処理はいずれもチップ単位で行うため生産性が悪い。
【０００７】
従って、一対の基体（例えば、半導体チップと支持基板（回路基板）、或いは半導体チップと半導体チップ等）などに於ける電極同士を短時間で接続し、低コストで効率的に半導体装置を形成する製造方法は未だ提供されておらず、高速処理によって製造コストの低減を実現することができる技術の開発が望まれている。
【０００８】
【特許文献１】特開昭６２−００１２５７号公報
【特許文献２】特開２００２−０５７４３３号公報
【特許文献３】特開平１１−２６６０７６号公報
【特許文献４】特開平１０−１１２４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、
本発明は、一対の基体（例えば、半導体チップと支持基板（回路基板）、或いは半導体チップと半導体チップ等）における電極同士を短時間に接続し、低コストで効率的に半導体装置を得ることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するための手段としては、後述の付記に記載の通りである。即ち、
本発明の半導体装置の製造方法は、互いに対応する電極同士で接合される一対の基体のうち、少なくとも一方の基体上に磁性バンプを形成するバンプ形成工程と、前記一方の基体上に形成された前記磁性バンプの磁力により、前記一方の基体における電極の位置を、該電極に対応した他方の基体における電極との接合位置に合わせる位置決め工程と、前記一方の基体における前記電極と、前記他方の基体における前記電極とを接合する電極接合工程とを少なくとも含み、前記位置決め工程が、前記一方の基体の複数個に対して一括して行われることを特徴とする。
該半導体装置の製造方法では、前記バンプ形成工程において、互いに対応する電極同士で接合される前記一対の基体のうち、少なくとも前記一方の基体上に前記磁性バンプが形成される。前記位置決め工程において、前記一方の基体上に形成された前記磁性バンプの磁力により、前記一方の基体における前記電極の位置が、該電極に対応した前記他方の基体における前記電極との接合位置に合わせられる。このとき、前記位置決め工程が、前記一方の基体の複数個に対して一括して行われる。前記電極接合工程において、前記一方の基体における前記電極と、前記他方の基体における前記電極とが接合される。
その結果、前記一対の基体における電極同士が容易かつ短時間で接合され、低コストで効率的に半導体装置が製造される。
【発明の効果】
【００１１】
本発明によれば、前記従来技術における問題を解決することができ、一対の基体（例えば、半導体チップと支持基板（回路基板）、或いは半導体チップと半導体チップ等）における電極同士を短時間で接続することができ、もって低コストで効率的に半導体装置を形成することができる製造方法が提供される。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の半導体装置の製造方法について、実施例をもって詳細に説明する。但し、本発明は下記実施例に何ら限定されるものではない。
【００１３】
（実施例１）
本発明による半導体装置の製造方法の第１の実施例を、図面を用いて説明する。
本実施例にあっては、図２Ａに示す半導体基板１０に形成された複数個の半導体チップ１０Ａそれぞれの表面に、磁性バンプを形成する。一方、図２Ｆに示す支持基板４０上にも、各半導体チップ１０Ａに於ける磁性バンプと対応する磁性バンプを形成する。
なお、ここでは、半導体チップ１０Ａを前記一方の基体と称し、支持基板４０を前記他方の基体と称する。これらの基体に形成された電極を相互に接続することにより、一対の基体としての半導体装置を製造する。
【００１４】
ここで、磁性バンプの形成方法の一例を、図１Ａ〜図１Ｊを用いて説明する。
なお、図１Ａ〜図１Ｊは、一枚の半導体基板（半導体ウェーハ）１０に形成された複数個の半導体チップのうち、一つの半導体チップを特徴的に示すものであり、それぞれに於いて、右側の図は当該半導体チップの平面図を示し、左側の図は当該平面図に於けるＡ−Ａ’断面を示す。
【００１５】
図１Ａに示すように、半導体チップ１０Ａは、シリコン(Ｓｉ)半導体基板１１の一方の主面に、ＭＯＳトランジスタ等の機能素子、容量素子などの受動素子並びに配線層等を用いて電子回路が構成されており(図示せず)、当該半導体基板１１の前記一方の主面を覆って配設された酸化シリコン等からなる絶縁層１２、該絶縁層１２に選択的に形成された開口１２Ａ、該開口１２Ａ内に表出された複数個の金属層１３を具備している。
当該金属層１３の材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）或いはタングステン（Ｗ）等、及びこれらの合金が挙げられ、目的に応じて適宜選択される。
【００１６】
次に、図１Ｂに示すように、前記絶縁層１２、金属層１３などを覆ってポリイミド等の感光性樹脂層３１を形成した後、所定の金属層１３上に相当する部位に開口３２Ａが形成されたフォトマスク３２を用いて、感光性樹脂層３１に対し選択露光処理を施す。
そして、当該感光性樹脂層３１を現像し、図１Ｃに示すように、感光性樹脂層３１に、所定の金属層１３を露出する開口３１Ａを形成する。本例では、半導体チップ１０Ａ上の２箇所に、それぞれ隣接する２つの金属層１３上に跨がる開口３１Ａを形成する。
【００１７】
そして、感光性樹脂層３１をキュアーした後、図１Ｄに示すように、開口３１Ａ内に表出された金属層１３上に、ニッケル（Ｎｉ）及び金（Ａｕ）を、例えば無電解メッキ法を用いて順次堆積して金属パッド１４を形成する。
【００１８】
次いで、図１Ｅに示すように、前記感光性樹脂層３１上に、第１の金属マスク（メタルマスク）３３を配置する。
当該第１のメタルマスク３３には、前記感光性樹脂層３１に於いて開口３１Ａが形成されていない部位に対応して開口３３Ａ及び３３Ｂが形成されている。当該開口３３Ａ及び３３Ｂは半導体チップ１０Ａのほぼ対角に位置し、且つ互いに異なる形状を有する。
尚、図１Ｅにあっては、第１のメタルマスク３３の外形、並びに開口３３Ａ及び３３Ｂを、その平面形状を示す右側の図に於いて、破線で示している。
【００１９】
次に、図１Ｆに示すように、前記第１のメタルマスク３３をマスクとし、スキージ３５を使用した印刷法により、当該第１のメタルマスク３３の開口３３Ａ及び３３Ｂ内に磁性体ペースト３４を充填し、当該開口３３Ａ及び３３Ｂ内に表出している感光性樹脂層３１上に磁性体ペースト３４を被着する。
当該磁性体ペースト３４は、磁石に引き寄せられる微粒子を、接着性を有する樹脂に練入してペースト状にしたものであり、当該微粒子は、目的に応じて適宜選択することができるが、例えば、磁化を消失するキュリー点（Ｔｃ）が、樹脂を半硬化させるためのキュアー温度以下、例えば、１００℃以下であるのが好ましい。
このような微粒子としては、例えば、ニッケル（Ｎｉ）−亜鉛（Ｚｎ）系のソフトフェライト（「ＸＳ１」；ＦＤＫ株式会社製）を使用することができる。
【００２０】
次いで、図１Ｇに示すように、前記第１のメタルマスク３３を除去し、前記磁性体ペースト３４を８０〜１１０℃程度の温度下で半硬化（所謂Ｂステージキュアー）させて、感光性樹脂層３１上に磁性体パターン３４Ａ及び３４Ｂを形成する。
ここで、磁性体パターン３４Ａは、開口３３Ａ内に充填された磁性体ペースト３４から形成されたものであり、磁性体パターン３４Ｂは、開口３３Ｂ内に充填された磁性体ペースト３４から形成されたものである。なお、磁性体パターン３４Ａ及び３４Ｂは、半硬化のための熱処理により磁化を消失する。
【００２１】
次に、図１Ｈに示すように、感光性樹脂層３１上に、第２のメタルマスク３６を配置する。
当該第２のメタルマスク３６には、感光性樹脂層３１に於ける二つの開口３１Ａに相当する部位に当該開口３１Ａよりも大なる開口３６Ａが配設され、一方、磁性パターン３４Ａ及び３４Ｂの形成領域には、前記磁性体パターン３４Ａ及び３４Ｂよりも大なる開口３６Ｂ及び３６Ｃが形成されている。
このとき、開口３６Ａ内に前記金属層１４が表出され、また開口３６Ｂ及び３６Ｃ内に磁性体パターン３４Ａ及び３４Ｂがそれぞれ表出されるように、当該第２のメタルマスク３６を位置合わせする。
尚、図１Ｈにあっても、第２のメタルマスク３６の外形並びに開口３６Ａを、その平面形状を示す右側の図に於いて、破線で示している。
【００２２】
そして、当該第２のメタルマスク３６をマスクとして、スキージ３５を使用した印刷法により、当該第２のメタルマスク３６の開口３６Ａ乃至３６Ｃ内に、銀（Ａｇ）ペースト３７を充填する。
しかる後、当該Ａｇペースト３７を、８０〜１１０℃程度の温度下で半硬化（所謂Ｂステージキュアー）させ、感光性樹脂層３１の開口３１Ａ内の金属パッド１４と電気的に接続されてなる電極１５を形成する。
なお、前記磁性体ペースト３４と銀（Ａｇ）ペースト３７の半硬化温度が互いに近い場合、銀（Ａｇ）ペースト３７の半硬化処理と磁性体ペースト３４の半硬化処理とを同時に行ってもよい。
【００２３】
次いで、図１Ｉに示すように、接着性を有する絶縁材料を用い、電極１５及び磁性体パターン３４Ａ及び３４Ｂなどを覆って絶縁膜１６を形成する。
当該接着性を有する絶縁材料としては、常温では固体であり接着性を示さず、例えば、約１１０℃以上の温度で軟化し、これよりも高温の温度、例えば約１３０℃以上で硬化する性質を有するものであり、該一端硬化した後は常温でも硬化した状態を保つ必要がある。
当該絶縁材料としては、エポキシ樹脂系のフィルム状接着剤、及びＢステージ接着剤を用いることができ、目的に応じて適宜選択される。
当該絶縁材料を用いることにより、後の工程に於ける支持基板と半導体チップとの間にアンダーフィル材を充填する工程を省略することができ、製造工程の簡略化を図ることができる。
【００２４】
次いで、ダイヤモンド等からなる硬質のバイト（図示せず）を用い、半導体チップ１０Ａ上の電極１５、磁性体パターン３４Ａ及び３４Ｂ、並びに絶縁膜１６それぞれの表面に対して連続して切削加工を施し、図１Ｊに示すように、これらの表面を平坦化する。
この結果、電極１５、磁性体パターン３４Ａ及び３４Ｂ、並びに絶縁膜１６はその高さがほぼ均一となり連続する平面を形成する。この様な表面形態により、後のボンディング時の荷重或いは加熱温度等の条件が緩和される。
【００２５】
かかる切削加工工程に於いては、その工程の全体を通して電極１５及び絶縁膜１６を軟化させずに、即ち固体状態を維持しつつ切削する。
即ち、被処理半導体基板１１の温度を、電極１５、磁性体パターン３４Ａ及び３４Ｂ、並びに絶縁膜１６の軟化（半硬化）温度のうちの低値である約８０℃よりもより低温（例えば、５０℃）に設定・保持する。そしてバイトを用いた切削加工により上昇する電極１５及び絶縁膜１６の温度を、８０℃よりも低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低い温度範囲を保持しながら平坦化処理する。
このような平坦化処理により、半導体チップ１０Ａ上には、絶縁膜１６に囲まれた電極１５、磁性体パターン３４Ａ及び３４Ｂ（以下、「磁性バンプ３４」と総称することがある）の被切削面が表出する。
【００２６】
このとき、電極１５、磁性体パターン３４Ａ及び３４Ｂ、並びに絶縁膜１６は、反射率測定装置及び／或いはカメラ装置を用いて、各表面の反射率及び色相の相違から相対的に識別することができる。従って、絶縁膜１６の絶縁材料として、不透明なものを用いることができる。
尚、絶縁膜１６が不透明であると、平坦化された半導体チップ１０Ａの表面から絶縁膜１６の内部を覗うことができず、ＲＯＭ内容の書き換え等の記憶情報の不正な改ざん等を防止することができる。
【００２７】
この様に、電極１５、磁性体パターン３４Ａ及び３４Ｂ、並びに絶縁膜１６の表面平坦化がなされた半導体チップを複数個含む半導体基板１０は、タイシング処理、即ち個片化がなされる。
かかるタイシング処理及びダイシング処理により個片化された半導体チップを、支持基板に接続・搭載する工程を図２Ａ乃至図２Ｏをもって示す。
尚、図２Ａ〜図２Ｏに示す工程に於いては、電極１５及び磁性バンプ３４などの形成位置が、前記図１Ａ〜図１Ｊに示す態様とは異なる。
【００２８】
まず、図２Ａに示すように、前記半導体基板１０を、ＷＦリング(ウェーハリング)５０に支持されたダイシングテープ５１上に貼り付ける。
そして、ダイシングブレード（図示せず）によりダイシング処理し、図２Ｂに示されるように半導体基板１０を個々の半導体チップ１０Ａに分割・個片化する。当該個片化処理は、ブレード法に代えて、レーザーを用いた光加工或いはエッチング等の化学処理などにより行ってもよい。
尚、図２Ｂは、ダイシングテープ５１上の半導体基板１０の垂直断面を示し、破線で囲まれた領域Ｘに於ける、個片化された半導体チップ１０Ａを図２Ｃに示す。
【００２９】
一方、回路基板等の支持基板４０は、複数個の半導体チップ１０Ａが搭載される形状・寸法を有し、個々の半導体チップ搭載領域には、それぞれ半導体チップ１０Ａの電極１５と接続される電極４１が予め配設されている。
また、個々の半導体チップ１０Ａが搭載される領域には、当該半導体チップ１０Ａに於ける磁性体パターン３４Ａ及び３４Ｂ（磁性バンプ３４）に対応して、磁性体パターン４４Ａ及び４４Ｂ（以下、「磁性バンプ４４」と総称することがある）が配設される。
即ち、当該支持基板４０上の磁性体パターン４４Ａ及び４４Ｂは、半導体チップ１０Ａ上の磁性体パターン３３Ａ及び３３Ｂと対向し互いに吸着する際に、半導体チップ１０Ａ上の電極１５と、支持基板４０上の電極４１とが接続されるように選択的に配置されている。
当該磁性体パターン４４Ａ及び４４Ｂを形成する磁性体としては、後の工程に於いて電極１５の樹脂及び絶縁膜１６の樹脂を硬化するための熱処理の際の温度よりも低い、例えば１５０℃のキュリー点（Ｔｃ）を有する磁性体を適用するのが好ましい。このような磁性体としては、例えば、バナジウム（Ｂａ）系のハードフェライト（「ＸＨ１」；ＦＤＫ株式会社製）が挙げられる。
尚、半導体チップ１０Ａを搭載・接続する前の支持基板４０に於いては、磁性体パターン４４Ａ及び４４Ｂは磁化を有している。
以上が、本発明の前記半導体装置の製造方法における前記バンプ形成工程に相当する。
【００３０】
前記半導体チップ１０Ａの個片化終了後、図２Ｄ及び図２Ｅに示すように、ダイシングテープ５１を拡張し、複数の半導体チップ１０Ａの相互の間隔を拡げる。このとき、図２Ｅに矢印Ｓにて示すように、ＷＦリング５０を、拡張リング５２の外周面に沿って下方に押し下げることにより、ダイシングテープ５１を拡張させることができる。
尚、半導体チップ１０Ａの相互の間隔を、支持基板４０上の半導体チップ搭載部のレイアウトに対応する寸法にまで拡げるのが望ましい。
【００３１】
その後、図２Ｆに示すように、支持基板４０を基板保持台４５に保持し、図２Ｇに示すように当該支持基板４０の表面、即ち半導体チップ搭載面を、ダイシングテープ５１上にあって相互に間隔が拡げられた複数個の半導体チップ１０Ａの上方に対向して配置する。尚、ここでは厳密な位置合わせは必要とされない。
尚、図２Ｈに示すように、基板保持台４５には加熱用ヒーター４６が埋設されており、支持基板４０を必要に応じて加熱することができる。
【００３２】
一方、図２Ｈに示すように、個片化された半導体チップ１０Ａをその上面に保持するダイシングテープ５１の下には、拡張リング５２の内側にあって、ＷＦテーブル（ウェーハテーブル）５３が配設されている。
当該ＷＦテーブル５３の下には、多数の突上げ用ピン５４が配設されており、当該突上げ用ピン５４は、ＷＦテーブル５３に設けられた孔５３Ａを通して上方向即ち半導体チップ１０Ａ側に移動し突出可能とされている。
尚、ＷＦテーブル５３表面には、吸着装置（図示せず）に接続された複数個の真空吸引孔５３Ｂが配設されており、ダイシングテープ５１は当該真空吸引孔５３Ｂを通しては吸引され、ＷＦテーブル５３上に固定される。
【００３３】
次に、図２Ｉ及び図２Ｊに示すように、半導体チップ１０Ａをダイシングテープ５１から剥離し、支持基板４０に接続する。
図２Ｊに示すように、複数の半導体チップ１０Ａの上方に、前記支持基板４０を配置した状態にて、前記突上げピン５４を上昇させる。これにより半導体チップ１０Ａは、ダイシングテープ５１から剥離される。
ここで、突上げピン５４の上昇量は、磁性バンプ３４と磁性バンプ４４との間に働く磁力、或いは半導体チップ１０Ａのサイズなどに応じて適宜選択され、半導体チップ１０Ａをダイシングテープ５１から剥離することができれば足りる。従って当該突上げピン５４がダイシングテープ５１を突き破る必要は無い。
【００３４】
かかる半導体チップ１０Ａの上昇の際、半導体チップ１０Ａに於ける前記磁性バンプ３４と支持基板４０に於ける磁性バンプ４４との間に働く磁力により、半導体チップ１０Ａの磁性バンプ３４と支持基板４０の磁性バンプ４４とが互いに引き寄せ合う。
その結果、半導体チップ１０Ａは、支持基板４０に対応した適切な位置に自己整列される。
突上げピン５４は半導体基板１０の全面を網羅する範囲に配設されており、かかる剥離処理を半導体基板１０に形成された複数個の半導体チップ１０Ａについて同時に行うため、全ての半導体チップ１０Ａは支持基板４０に位置合わせが略同時になされる。
【００３５】
図２Ｊ中、破線で囲まれたＸ部分における、半導体チップ１０Ａが支持基板４０に接続された状態を図２Ｋに示す。図２Ｋに示すように、半導体チップ１０Ａの電極１５は支持基板４０の電極４１に接続されている。
以上が、本発明の前記半導体装置の製造方法に於ける前記位置決め工程に相当する。
尚、かかる工程に於いて、図２Ｉ或いは図２Ｋに示される如く、支持基板４０に微小な振動を加えることにより、その効果を向上せしめることができる。
【００３６】
次いで、基板保持台４５のヒーター４６の電源をＯＮとし、支持基板４０を加熱して絶縁膜１６が粘着性を生ずる温度まで加熱することにより、支持基板４０に対して半導体チップ１０Ａを仮接続する。ここでは、絶縁膜１６が粘着性を生ずる温度まで加熱すればよい。
しかる後、支持基板４０の表裏を反転させ、当該支持基板４０の半導体チップ１０Ａの被搭載面を上とする。
【００３７】
そして、図２Ｌに示すように、当該支持基板４０上に加圧ツール５５を配置する。当該加圧ツール５５内にはヒーター５６が埋設されており、必要に応じて発熱させることができる。
当該加圧ツール５５を下降させ、図２Ｍに示すように半導体チップ１０Ａに接触させた後、一定時間加圧すると共に加熱する。
この結果、半導体チップ１０Ａと支持基板４０とは、それぞれ対向する位置関係で位置決めされた状態にて、電極間（電極１５及び電極４１間）で接続される。
以上が、本発明の前記半導体装置の製造方法における前記電極接続工程に相当する。
【００３８】
その後、支持基板４０を基板保持台４５から取り外し、図２Ｎに示すように、支持基板４０の半導体チップ１０Ａ搭載面に対し、封止樹脂５７を用いてモールド処理を行う。
しかる後、支持基板４０の裏面に外部接続端子となる半田ボール５８を形成する。これらは総て前記半導体ウェーハ単位で一括して処理する。
しかる後、図２Ｏに示すように、当該支持基板４０を、ＷＦリング５０に貼られたダイシングテープ５１上に貼り付ける。
そして、ダイシングブレード５９によるダイシングにより、半導体チップ１０Ａの間の封止樹脂部及び支持基板４０をダイシングし、図３Ａに示す個片化された半導体装置１００を形成する。当該半導体装置１００は、ＢＧＡ型半導体装置と称される。
【００３９】
この様に、本実施例１にあっては、半導体チップに於ける電極と、支持基板に於ける電極との位置決め及び電気的接続をする際、当該半導体チップ及び支持基板のそれぞれに配設された磁性体を用いて位置合わせを行うことにより、当該半導体チップが形成されていた半導体基板単位で一括して支持基板に対応することができる。
従って、製造に要する時間を大幅に短縮することができ、製造コストの低減を実現することができる。
【００４０】
この様な本発明の半導体装置の製造方法によれば、更に以下に示す如く種々の態様の半導体装置を容易に製造することができる。
本発明の半導体装置の製造方法を用いて製造した、２段スタック型マルチチップ構造を有する半導体装置の一例を図３Ｂに示す。
同図に示す、２段スタック型マルチチップ構造半導体装置２００に於いては、支持基板４０の一方の主面（上面）上に２個の半導体チップ１０Ａ及び１０Ｂが積層されて搭載されている。
下段（１段目）の半導体チップ１０Ａは、当該半導体チップ１０Ａ表面に形成された磁性バンプ３４（３４Ａ及び３４Ｂ）と、支持基板４０に形成された磁性バンプ４４（４４Ａ及び４４Ｂ）との間に働く磁力により、当該支持基板４０に引き寄せられて位置合わせされ、半導体チップ１０Ａ表面に形成された電極１５と、支持基板４０に於ける電極４１とが接続された状態、即ち半導体チップ１０Ａがフリップチップ（フェイスダウン）接続された状態とされて、アンダーフィル材１６により固着されている。
また、上段（２段目）の半導体チップ１０Ｂは、電子回路、配線パターンなどが形成されている面を上面にして、１段目（下段）の半導体チップ１０Ａにて搭載され、ダイアタッチ１７にて固着されている。
支持基板４０の他方の主面（下面）には、外部接続用端子として半田ボール５８が配設されており、当該半田ボール５８は電極４１に固着されている。
そして、前記半導体チップ１０Ｂの電極にワイヤＷの一端が結合され、該ワイヤＷの他端は支持基板４０に於ける電極４１を介して外部接続用端子に接続されて、支持基板４０、半導体チップ１０Ａ及び半導体チップ１０Ｂが相互に電気的に接続され、かかる状態にて封止樹脂５７により封止されている。
【００４１】
また、本発明の半導体装置の製造方法を用いて製造した、２段スタック型マルチチップ構造を有する半導体装置の他の例を図３Ｃ示す。
同図に示す２段スタック型マルチチップ構造半導体装置３００に於いては、支持基板４０の一方の主面（上面）上に、２個の半導体チップ１０Ｃ及び１０Ａが互いの電子回路・配線パターンなどが形成されている面を対向させて搭載されている。
即ち、下段（１段目）の半導体チップ１０Ｃは、配線パターンが形成されている面を上面にして、支持基板４０上にダイアタッチ１７を用いて固着されている。
また、上段（２段目）の半導体チップ１０Ａは、半導体チップ１０Ａに形成された磁性バンプ３４（３４Ａ及び３４Ｂ）と、半導体チップ１０Ｃに形成された磁性バンプ４４（４４Ａ及び４４Ｂ）との間に働く磁力により、当該半導体チップ１０Ｃに引き寄せられて位置合わせされ、半導体チップ１０Ａに於ける電極１５と、半導体チップ１０Ｃにおける電極４１とが接続された状態、即ち半導体チップ１０Ｃに対しフリップチップ（フェイスダウン）接続された状態とされて、アンダーフィル材１６により固着されている。
また、支持基板４０の他方の主面（下面）には、外部接続用端子として半田ボール５８が配設されている。
そして、半導体チップ１０Ｃの電極にワイヤＷの一端が結合され、当該ワイヤＷの他端は支持基板４０に於ける電極（図示せず）を介して外部接続用端子に接続され、支持基板４０、半導体チップ１０Ａ及び半導体チップ１０Ｂが相互に電気的に接続され、かかる状態にて封止樹脂５７により封止されている。
【００４２】
更に、本発明の半導体装置の製造方法を用いて製造した、２段スタック型マルチチップ構造を有する半導体装置の他の例を図３Ｄ示す。
同図に示す２段スタック型マルチチップ構造を有する半導体装置４００に於いては、支持基板４０の一方の主面（上面）上に、外形寸法の異なる２個の半導体チップ１０Ａ及び１０Ｄが、互いの電子回路・配線パターンなどが形成されている面を対向させずに重ねられ、当該支持基板４０の一方の主面に対しそれぞれがフリップチップ（フェイスダウン）接続された状態とされている。
下段（１段目）の半導体チップ１０Ａは、当該半導体チップ１０Ａに形成された磁性バンプ３４ａ及び３４ｂと、支持基板４０上に形成された磁性バンプ４４ａ及び４４ｂとの間に働く磁力により、支持基板４０に引き寄せられて位置合わせされ、当該半導体チップ１０Ａにおける電極１５と、支持基板４０における電極４１とが接続された状態にて、アンダーフィル材１６により固着されている。
また、上段（２段目）の半導体チップ１０Ｄは、下段（１段目）の半導体チップ１０Ａよりも外形寸法が大きく、当該半導体チップ１０Ｄに形成された磁性バンプ３４Ａ及び３４Ｂと、支持基板４０に形成された磁性バンプ４４Ａ及び４４Ｂとの間に働く磁力により、支持基板４０に引き寄せられて位置合わせされ、当該半導体チップ１０Ｄに於ける電極１５と、支持基板４０に於ける電極４１とが接続されている。
更に、支持基板４０の他方の主面（下面）には、外部接続用端子として半田ボール５８が配設されている。
そして、支持基板４０、半導体チップ１０Ａ及び半導体チップ１０Ｄが電気的に接続された状態にて、封止樹脂５７により封止されている。
尚、磁性バンプの大きさは、半導体チップの形状、配置される位置に応じて適宜選択される。
【００４３】
（実施例２）
本発明の半導体装置の製造方法の第２の実施例を、以下に図面を用いて説明する。
本実施例にあっては、半導体チップが前記一方の基体に相当し、短冊状基板が前記他方の基体に相当する。
また、前記位置決め工程が、前記半導体チップ上に形成された磁性バンプと、トレー板上に形成された磁性バンプとの間に働く磁力により行われ、その後、前記半導体チップと前記短冊状基板とを接続することにより、前記一対の基体としての半導体装置（パッケージ）を製造することができる。
また、本実施例２にあっては、前記電極接続工程が、実施例１のような半導体基板単位の一括処理ではなく、半導体チップが複数個列状に配置されたチップ列を対象として、その複数列を単位として一括処理を行う。
【００４４】
本実施例にあっては、図４Ａに示す半導体基板１０に形成された複数個の半導体チップ１０Ａのそれぞれに、磁性バンプを形成する。
一方、トレー板６０上にも、前記半導体チップ１０Ａ上に形成された磁性バンプに対応する磁性バンプを形成する（図４Ｆ参照）。
当該磁性バンプの形成は、前記実施例１にて適用した方法と同様な方法により実施することができる。
【００４５】
本実施例にあっては、先ず図４Ａに示すように、複数個の半導体チップが形成された半導体基板１０を、ＷＦリング５０に支持されたダイシングテープ５１上に貼り付ける。そして、図示されないダイシングブレードにより、ダイシング処理し、当該半導体基板１０を個々の半導体チップ１０Ａに個片化する。
尚、ダイシングテープ５１上に於いてダイシング処理された半導体基板１０の垂直断面図を図４Ｂに示し、図４Ｂ中、破線で囲まれたＸ部分に於ける個片化された半導体チップ１０Ａの拡大図を図４Ｃに示す。
図４Ｃに於いて、半導体チップ１０Ａの半導体基板１１上には、電極１５、絶縁膜１６、磁性バンプ３４Ａ及び３４Ｂが配設されている。
【００４６】
半導体チップ１０Ａの個片化の後、図４Ｄ及び図４Ｅに示すように、ダイシングテープ５１を拡張し、複数の半導体チップ１０Ａ相互の間隔を拡大する。このとき、図４Ｅに矢印Ｓにて示すように、拡張リング５２の外周面に沿って、ＷＦリング５０を下方に押し下げることにより、ダイシングテープ５１を容易に拡張することができる。
【００４７】
一方、図４Ｆ（及び図４Ｉ）に示すトレー板６０の一方の表面には、図４Ｇに示すように、絶縁性樹脂層６０Ａが形成され、且つ半導体チップ１０Ａ上に形成された磁性体パターン３４Ａ及び３４Ｂ（磁性バンプ３４）に対応して磁性体パターン６４Ａ及び６４Ｂ（以下、「磁性バンプ６４」と総称することがある）が形成されている。なお、図４Ｇ中、破線で囲まれたＸ部分の拡大図を図４Ｈに示す。
前記磁性体パターン６４Ａ及び６４Ｂの材料は、目的に応じて適宜選択することができ、実施例１において支持基板４０上に形成した、磁性体パターン４４Ａ及び４４Ｂと同様なものを使用することができる。
以上が、本発明の前記半導体装置の製造方法に於ける前記バンプ形成工程に相当する。
【００４８】
その後、図４Ｉに示すように、前記トレー板６０をトレー台６１に載せ、更に半導体基板１０の表裏を反転してトレー板６０上に配置する。
そして、当該半導体基板１０上には、チップ剥離部Ｙをセットする。
当該チップ剥離部Ｙは、図４Ｊに示すように、ＷＦテーブル５３及び突上げピン５４を具備している。
そして、図４Ｌに示すように、当該チップ剥離部Ｙに於ける突上げピン５４を下方に押し下げ、図４Ｋに示すように、半導体チップ１０Ａをダイシングテープ５１から剥離して、トレー板６０の一方の主面上に吸着せしめる。
図４Ｌに於いて、破線で囲まれたＸ部分における、個片化された半導体チップ１０Ａの拡大図を図４Ｍに示す。
図４Ｍに示すように、半導体チップ１０Ａの真下には、トレー板６０に形成された、磁性体パターン６４Ａ及び６４Ｂ（磁性バンプ６４）が配置されており、磁性バンプ３４と磁性バンプ６４との間に働く磁力により、半導体チップ１０Ａにおける磁性バンプ３４とトレー板６０における磁性バンプ６４とが互いに引き寄せられ合う。その結果、半導体チップ１０Ａが、トレー板６０上の適度な位置に自己整列される。ここで、トレー板６０に微小な振動を加えると、よりその効果が向上する。
【００４９】
この様にして、ダイシングテープ５１上の半導体チップ１０Ａを、トレー板６０上に移動（転写）し、保持する（図４Ｍ参照）。
以上が、本発明の前記半導体装置の製造方法に於ける前記位置決め工程に相当する。
【００５０】
次いで、支持基板として短冊状基板６５を用意し、該短冊状基板６５上に、前記トレー板上に保持された半導体チップ１０Ａを載置する。
即ち、図４Ｎ及び図４Ｏに示すように、トレー板６０上に自己整列して保持された複数個の半導体チップ１０Ａのうち、列状に並ぶ複数個の半導体チップを同時に、接続ツール６６により吸着する。
ここで、当該接続ツール６６は、複数個の吸着ヘッドを具備し、各吸着ヘッドは独立しており、そのヘッド間隔も伸縮させることが可能とされている。従って、トレー板６０上に保持された複数個の半導体チップ１０Ａを吸着する際には、当該半導体チップの搭載された間隔に対応させることができる。
この様な接続ツール６６を用い、トレー板６０上に保持された複数個の半導体チップ１０Ａを真空吸着する。
トレー板６０上に保持された半導体チップ１０Ａは、前述の如く、当該半導体チップ１０Ａに形成された磁性バンプ３４と、トレー板６０上に形成された磁性バンプ６４との間に働く磁力により保持されているが、接続ツール６６には該磁力を上回る吸着力を発揮させることにより、半導体チップ１０Ａは容易にピックアップされる。
尚、接続ツール６６には、図４Ｏに示すように、ヒーター６７が埋設されており、必要に応じて半導体チップ１０Ａを加熱することができる。
【００５１】
次いで、図４Ｐに示すように、半導体チップ１０Ａを保持した接続ツール６６を、基板保持台４５上に載置された短冊状基板６５上に移動する。
上述の如く、トレー板６０と半導体チップ１０Ａとの位置合わせは既に行われており、接続ツール６６の移動精度は保たれているので、半導体チップ１０Ａと短冊状基板６５との位置合わせに、認識等の特別な処理は必要とされない。
【００５２】
移動が完了したら、図４Ｐ及び図４Ｑに示すように、半導体チップ１０Ａの上方から、一定時間加圧すると共に、接続ツール６６内に埋設されたヒーター６７の電源をＯＮにして加熱する。
その結果、半導体チップ１０Ａと短冊状基板６５とは、それぞれ対向する位置関係で位置決めされた状態にて、電極間（電極１５及び電極４１）で本接続される。これらは総て半導体チップ１０Ａが複数個列状に配置されたチップ列の複数列単位で一括処理する。
以上が、本発明の前記半導体装置の製造方法における電極接続工程に相当する。
【００５３】
その後、図４Ｒに示すように、封止樹脂５７を用いてモールド処理を行った後、短冊状基板６５の裏面に半田ボール５８（図３Ａ参照）を配設する。
そして、図４Ｓに示すように、短冊状基板６５を、ＷＦリング５０に貼られたダイシングテープ５１に貼り付ける。
しかる後、ブレード５９によるパッケージダイシングによって、樹脂部と短冊状基板６５を個片化することにより、図３Ａに示す半導体装置１００が形成される。
【００５４】
このように、本発明の実施例２にあっては、短冊状の支持基板を用い、半導体チップに於ける電極と、当該短冊状の支持基板に於ける電極との電気接続を、半導体チップ１０Ａが複数個列状に配置されたチップ列の複数列単位で一括して行うことにより、前記実施例１同様、製造時間を短縮し、製造コストの低下を実現することができる。
また、前記実施例１にあっては支持基板として円形状基板を用いたのに対し、実施例２では短冊状基板を用いている。本発明の前記半導体装置の製造方法によれば、支持基板の形状に合わせて電極間を効率よく接続することができる。
【００５５】
（実施例３）
本発明の半導体装置の製造方法の第３の実施例を、以下に図面を用いて説明する。
本実施例３では、半導体チップが前記一方の基体に相当し、帯状基板が前記他方の基体に相当する。
また、前記位置決め工程が、前記半導体チップ上に形成された磁性バンプと、前記帯状基板上に形成された磁性バンプとの間に働く磁力により行われ、その後、前記電極接続工程により、互いに対応する前記半導体チップに於ける電極と、前記帯状基板に於ける電極とを接続した状態にて、前記半導体チップを前記帯状基板と共に、リールに巻き取って収納する。
また、本実施例３にあっては、電極接続工程が、前記半導体チップが複数個列状に配置されたチップ列の一列毎に、一括して処理される。
【００５６】
まず、実施例１と同様の方法により、図５Ａに示す半導体基板１０に於ける各半導体チップ１０Ａ上に、磁性バンプを形成する。一方、図５Ｂに示す帯状基板７０上にも、各半導体チップ１０Ａ上に形成した磁性バンプと対応する磁性バンプを同様に形成する。なお、帯状基板７０は、形状が帯状であること以外、その機能等については、従前の支持基板と何ら異なることはない。
ここで、前記磁性バンプの形成は、図１Ａ〜図１Ｊに示す、実施例１と同様な方法により行うことができる。
また、帯状基板７０の一方の表面には、半導体チップ１０Ａ上に形成された磁性体パターン３４Ａ及び３４Ｂ（磁性バンプ３４）に対して鏡像をなすように、磁性体パターン７４Ａ及び７４Ｂ（以下、「磁性バンプ７４」と総称することがある）を形成する（図５Ｆ参照）。
以上が、本発明の前記半導体装置の製造方法における前記バンプ形成工程に相当する。
【００５７】
次いで、図５Ａに示すように、半導体基板１０を、ＷＦリング５０に貼られたダイシングテープ５１上に貼り付ける。
そして、図示しないブレードによりダイシングし、半導体基板１０から、半導体チップ１０Ａに個片化する。
該個片化後、ダイシングテープ５１を拡張し、図５Ｃに示すように、半導体チップ１０Ａの相互の間隔を拡大する。
その後、図５Ｄに示すように、先に準備しておいた帯状基板７０を、半導体チップ１０Ａの上方に配置する。ここでは、正確な位置合わせは必要とせず、大体の位置が合っていればよい。
【００５８】
そして、図５Ｅ及び図５Ｆに示すように、半導体チップ１０Ａに於ける電極１５と帯状基板に於ける電極７５とを接続した状態にて、当該帯状基板７０をリール７１に巻き取る。
ここで、図５Ｆに示すように、半導体チップ１０Ａの下方には、２〜５程度の複数チップ分の突上げピン５４が配置されている。該突上げピン５４は、上方向に移動可能に設けられており、このため、ＷＦテーブル５３には、突上げピン５４の逃げ穴が設けられている。また、ＷＦテーブル５３には、真空吸着孔５３Ａが設けられており、図示しないバキューム源により吸引され、ダイシングテープ５１は、ＷＦテーブル５３上に吸着固定される。
この状態にて、突上げピン５４を上昇させることにより、半導体チップ１０Ａがダイシングテープ５１から剥離される。
【００５９】
一方、半導体チップ１０Ａの上方には、帯状基板７０が配置されており、該帯状基板７０には電極７５が形成されている。そして、先に形成した磁性バンプ３４及び７４の間に働く磁力により、半導体チップ１０Ａの磁性バンプ３４と帯状基板７０の磁性バンプ７４とが互いに引き寄せられ合う。その結果、半導体チップ１０Ａが適度な位置に自己整列される。このとき、半導体チップ１０Ａに微小な振動を加えると、よりその効果が向上する。
これらの処理は、２〜５程度の複数チップ単位で行われるが、突上げピン５４の位置を固定し、これに合わせて剥離する半導体チップ１０Ａが、突上げピン５４の位置の上方に配置されるように、半導体チップ１０Ａの位置を動かす。
以上が、本発明の前記半導体装置の製造方法における前記位置決め工程に相当する。
【００６０】
また、突上げピン５４の上面には、ヒーターブロック７２が配置されており、該ヒーターブロック７２には、加熱するためのヒーター７２Ａ及び帯状基板７０を吸着するためのバキューム穴が形成されている。自己整列された半導体チップ１０Ａは、アンダーフィル（絶縁膜）１６が粘着性を有する適度な温度に加熱し、半導体チップ１０Ａが動かないように、仮接続する。
【００６１】
更に、ヒーターブロック７２よりも下流側（図５Ｅ及び図５Ｆ中、右側）には、ヒーターブロック７３が配置されている。該ヒーターブロック７３は、ヒーターブロック７２同様、加熱するためのヒーター７３Ａ及び帯状基板７０を吸着するためのバキューム穴を有している。また、ヒーターブロック７３の下側には、帯状基板７０を介して加圧ツール７６が配置されており、加圧ツール７６も同様に、ヒーター７６Ａを有している。
【００６２】
次いで、ヒーターブロック７２で仮接続された半導体チップ１０Ａが、ヒーターブロック７３を通過する際、半導体チップ１０Ａを下方から加圧ツール７６を用いて加圧及び加熱する。その結果、半導体チップ１０Ａと帯状基板７０とは、それぞれ対向する位置関係で位置決めされた状態にて、電極間（電極１５及び電極７５）で本接続される。
その後、半導体チップ１０Ａが接続された帯状基板７０は、リール７１に巻回される。このとき、半導体チップ１０Ａの背面とリール７１とが、直接接触しないように挿間紙Ｓを挿入する。
以上が、本発明の前記半導体装置の製造方法に於ける前記電極接続工程に相当する。
【００６３】
実施例３では、前記電極接続工程が、半導体チップを複数個列状に配置したチップ列単位での処理となるため、半導体基板単位の一括処理を行う実施例１の製造方法ほどではないものの、従来必要とされた、支持基板及び半導体チップの認識位置合わせ、ツールによるチップピックアップ、及び反転受渡しといった処理を削減することができ、製造時間の短縮を図ることができる。
また、実施例３では、帯状の支持基板を用いて処理するので、厚さの薄い、例えばＦＰＣ（フレキシブルプリント回路）基板を用いた半導体装置の製造に好適である。
その応用例として、図６Ａ及び図６Ｂに、イメージセンサモジュールの一例を示す。なお、図６Ａは、イメージセンサモジュールの上面図を示し、図６Ｂは、図６Ａ中、破線で囲まれたＸ部分におけるセンサチップ部の垂直断面拡大図を示す。実施例３の半導体装置の製造方法を用い、前記帯状基板７０としてのＦＰＣ基板と、前記半導体チップ１０Ａとしての、受光部１０ａを有するイメージセンサチップとを、これらの電極（電極７５及び電極１５）間で接続し、更に必要に応じて、受動部品を搭載すると、図６Ａ及び図６Ｂに示す、前記半導体装置としてのセンサモジュール５００が完成する。
当該センサモジュール５００は、携帯電話等の最終製品の実装基板に実装される。
もちろん、帯状基板を短冊状に分離し、その後、封止樹脂によりモールド処理し、更に半田ボールを配設して、更にダイシングにより個片化することにより、前記ＢＧＡ型半導体装置を形成することもできる。
【００６４】
以上、本発明の半導体装置の製造方法によれば、電極同士が接続される際、半導体チップ上の電極の位置及び基板上の電極の位置を認識する必要がなく、両者を自己整列により位置合わせすることができる。特に、実施例１の半導体装置の製造方法によれば、個々の工程をウェーハレベルで行うことができるため、大幅な処理時間の短縮が可能となる。
例えば、フリップチップボンディングでは、現状、一つの半導体チップ当たり３０〜６０秒間所要する処理が、本発明の半導体装置の製造方法を用いると、チップサイズが６ｍｍ□の場合、７００個程度の半導体チップを一括してピックアップし、それぞれの電極に移動してサイクル２０秒で処理することも可能となり、０．０２８秒／チップの速度を実現することができる。
【００６５】
本発明の好ましい態様を付記すると、以下の通りである。
（付記１）  互いに対応する電極同士で接合される一対の基体のうち、少なくとも一方の基体上に磁性バンプを形成するバンプ形成工程と、
前記一方の基体上に形成された前記磁性バンプの磁力により、前記一方の基体における電極の位置を、該電極に対応した他方の基体における電極との接合位置に合わせる位置決め工程と、
前記一方の基体における前記電極と、前記他方の基体における前記電極とを接合する電極接合工程とを少なくとも含み、
前記位置決め工程が、前記一方の基体の複数個に対して一括して行われることを特徴とする半導体装置の製造方法。
（付記２）  一方の基体上に形成された磁性バンプの磁力が、磁化を有する磁性バンプにより発現される付記１に記載の半導体装置の製造方法。
（付記３）  一方の基体が半導体チップであり、他方の基体が半導体チップ及び回路基板のいずれかである付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４）  位置決め工程が、一方の基体上に形成された磁性バンプと、他方の基体上に形成された磁性バンプとの間に働く磁力により行われる付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）  位置決め工程が、一方の基体上に形成された磁性バンプと、トレー板上に形成された磁性バンプとの間に働く磁力により行われる付記１から３のいずれかに記載の半導体装置の製造方法。
（付記６）  一方の基体の複数個が、トレー板上に配列されることを含む付記５に記載の半導体装置の製造方法。
（付記７）  一方の基体が配列された基体列の数が複数である付記６に記載の半導体装置の製造方法。
（付記８）  電極接合工程が、一方の基体からなる基体列の複数に対して同時に行われる付記７に記載の半導体装置の製造方法。
（付記９）  他方の基体が、短冊状基板である付記８に記載の半導体装置の製造方法。
（付記１０）  電極接合工程が、一方の基体が複数個配列された基体列の一列毎に行われる付記１から７のいずれかに記載の半導体装置の製造方法。
（付記１１）  他方の基体が、帯状基板である付記１０に記載の半導体装置の製造方法。
（付記１２）  電極接合工程が、互いに対応する電極同士を接合した状態にて、一方の基体を他方の基体と共にリールに巻き取ることを含む付記１１に記載の半導体装置の製造方法。
【産業上の利用可能性】
【００６６】
本発明の半導体装置の製造方法は、一対の基体（例えば、半導体チップと回路基板、半導体チップと半導体チップとの組合せなど）における電極同士を短時間で接合し、低コストで効率的に半導体装置を製造することができる。
【図面の簡単な説明】
【００６７】
【図１Ａ】半導体装置の製造方法に於けるバンプ形成工程（その１）を示す工程図。
【図１Ｂ】半導体装置の製造方法に於けるバンプ形成工程（その２）を示す工程図。
【図１Ｃ】半導体装置の製造方法に於けるバンプ形成工程（その３）を示す工程図。
【図１Ｄ】半導体装置の製造方法に於けるバンプ形成工程（その４）を示す工程図。
【図１Ｅ】半導体装置の製造方法に於けるバンプ形成工程（その５）を示す工程図。
【図１Ｆ】半導体装置の製造方法に於けるバンプ形成工程（その６）を示す工程図。
【図１Ｇ】半導体装置の製造方法に於けるバンプ形成工程（その７）を示す工程図。
【図１Ｈ】半導体装置の製造方法に於けるバンプ形成工程（その８）を示す工程図。
【図１Ｉ】半導体装置の製造方法に於けるバンプ形成工程（その９）を示す工程図。
【図１Ｊ】半導体装置の製造方法に於けるバンプ形成工程（その１０）を示す工程図。
【図２Ａ】第１の実施例の半導体装置の製造方法の工程（その１）を示す斜視図。
【図２Ｂ】第１の実施例の半導体装置の製造方法の工程（その１）を示す垂直断面図。
【図２Ｃ】図２Ｂ中、個片化された半導体チップを示す垂直断面拡大図。
【図２Ｄ】第１の実施例の半導体装置の製造方法の工程（その２）を示す斜視図。
【図２Ｅ】第１の実施例の半導体装置の製造方法の工程（その２）を示す垂直断面図。
【図２Ｆ】第１の実施例の半導体装置の製造方法の工程（その３）を示す斜視図。
【図２Ｇ】第１の実施例の半導体装置の製造方法の工程（その４）を示す斜視図。
【図２Ｈ】第１の実施例の半導体装置の製造方法の工程（その４）を示す垂直断面図。
【図２Ｉ】第１の実施例の半導体装置の製造方法の工程（その５）を示す斜視図。
【図２Ｊ】第１の実施例の半導体装置の製造方法の工程（その５）を示す垂直断面図。
【図２Ｋ】図２Ｊ中、個片化された半導体チップを示す垂直断面拡大図。
【図２Ｌ】第１の実施例の半導体装置の製造方法の工程（その６）を示す斜視図。
【図２Ｍ】第１の実施例の半導体装置の製造方法の工程（その６）を示す垂直断面図。
【図２Ｎ】第１の実施例の半導体装置の製造方法の工程（その７）を示す斜視図。
【図２Ｏ】第１の実施例の半導体装置の製造方法の工程（その８）を示す斜視図。
【図３Ａ】第１の実施例の半導体装置の製造方法により製造される半導体装置の一例を示す垂直断面概略図。
【図３Ｂ】第１の実施例の半導体装置の製造方法により製造される半導体装置の変形例（その１）を示す垂直断面概略図。
【図３Ｃ】第１の実施例の半導体装置の製造方法により製造される半導体装置の変形例（その２）を示す垂直断面概略図。
【図３Ｄ】第１の実施例の半導体装置の製造方法により製造される半導体装置の変形例（その３）を示す垂直断面概略図。
【図４Ａ】第２の実施例の半導体装置の製造方法の工程（その１）を示す斜視図。
【図４Ｂ】第２の実施例の半導体装置の製造方法の工程（その１）を示す垂直断面図。
【図４Ｃ】図４Ｂ中、個片化された半導体チップの垂直断面拡大図。
【図４Ｄ】第２の実施例の半導体装置の製造方法の工程（その２）を示す斜視図。
【図４Ｅ】第２の実施例の半導体装置の製造方法の工程（その２）を示す垂直断面図。
【図４Ｆ】第２の実施例の半導体装置の製造方法の工程（その３）を示す斜視図。
【図４Ｇ】第２の実施例の半導体装置の製造方法の工程（その３）を示す垂直断面図。
【図４Ｈ】図４Ｇ中、個片化された半導体チップを示す垂直断面拡大図。
【図４Ｉ】第２の実施例の半導体装置の製造方法の工程（その４）を示す斜視図。
【図４Ｊ】第２の実施例の半導体装置の製造方法の工程（その４）を示す垂直断面図。
【図４Ｋ】第２の実施例の半導体装置の製造方法の工程（その５）を示す斜視図。
【図４Ｌ】第２の実施例の半導体装置の製造方法の工程（その５）を示す垂直断面図。
【図４Ｍ】図４Ｌ中、個片化された半導体チップを示す垂直断面拡大図。
【図４Ｎ】第２の実施例の半導体装置の製造方法の工程（その６）を示す斜視図。
【図４Ｏ】第２の実施例の半導体装置の製造方法の工程（その６）を示す垂直断面。
【図４Ｐ】第２の実施例の半導体装置の製造方法の工程（その７）を示す斜視図。
【図４Ｑ】第２の実施例の半導体装置の製造方法の工程（その７）を示す垂直断面図。
【図４Ｒ】第２の実施例の半導体装置の製造方法の工程（その８）を示す斜視図。
【図４Ｓ】第２の実施例の半導体装置の製造方法の工程（その９）を示す斜視図。
【図５Ａ】第３の実施例の半導体装置の製造方法の工程（その１）を示す斜視図。
【図５Ｂ】第３の実施例の半導体装置の製造方法の工程（その２）を示す斜視図。
【図５Ｃ】第３の実施例の半導体装置の製造方法の工程（その３）を示す斜視図。
【図５Ｄ】第３の実施例の半導体装置の製造方法の工程（その４）を示す斜視図。
【図５Ｅ】第３の実施例の半導体装置の製造方法の工程（その５）を示す斜視図。
【図５Ｆ】第３の実施例の半導体装置の製造方法の工程（その５）を示す垂直断面図。
【図６Ａ】第３の実施例の半導体装置の製造方法により製造される半導体装置の応用例を示す上面図。
【図６Ｂ】図６Ａ中、破線で囲まれたＸ部分におけるセンサチップ部の垂直断面拡大図。
【図７Ａ】従来の製造方法により製造される半導体装置を示す垂直断面概略図。
【図７Ｂ】従来の半導体装置の製造方法の一例の工程（その１）を示す斜視図。
【図７Ｃ】従来の半導体装置の製造方法の一例の工程（その２）を示す斜視図。
【図７Ｄ】従来の半導体装置の製造方法の一例の工程（その３）を示す斜視図。
【図７Ｅ】従来の半導体装置の製造方法の一例の工程（その４）を示す斜視図。
【図７Ｆ】従来の半導体装置の製造方法の一例の工程（その５）を示す斜視図。
【図７Ｇ】従来の半導体装置の製造方法の一例の工程（その６）を示す斜視図。
【図７Ｈ】従来の半導体装置の製造方法の一例の工程（その７）を示す斜視図。
【図７Ｉ】従来の半導体装置の製造方法の一例の工程（その８）を示す斜視図。
【符号の説明】
【００６８】
１０        ウェーハ
１０Ａ      半導体チップ
１５        電極
１６        絶縁膜（アンダーフィル）
３４        磁性バンプ（磁性体パターン３４Ａ及び３４Ｂ）
４０        支持基板
４１        電極
４４        磁性バンプ（磁性体パターン４４Ａ及び４４Ｂ）
４５        基板保持台
４６，５６  ヒーター
５０        ＷＦリング
５１        ダイシングテープ
５３        ウェーハテーブル
５４        突上げピン
５５        加圧ツール
５７        封止樹脂
５８        ボール
５９        ブレード
６０        トレー板
６４        磁性バンプ（磁性体パターン６４Ａ及び６４Ｂ）
６５        短冊状基板
６６        吸着ツール
６７        ヒーター
７０        帯状基板
７１        リール
７２，７３  ヒーターブロック
７４        磁性バンプ（磁性体パターン７４Ａ及び７４Ｂ）
７５        電極
７６        加圧ツール
１００      パッケージ（半導体装置）
Ｓ          挿間紙
Ｗ          ワイヤ
【図１Ａ】
0005151053.tif 000002
【図１Ｂ】
0005151053.tif 000003
【図１Ｃ】
0005151053.tif 000004
【図１Ｄ】
0005151053.tif 000005
【図１Ｅ】
0005151053.tif 000006
【図１Ｆ】
0005151053.tif 000007
【図１Ｇ】
0005151053.tif 000008
【図１Ｈ】
0005151053.tif 000009
【図１Ｉ】
0005151053.tif 000010
【図１Ｊ】
0005151053.tif 000011
【図２Ａ】
0005151053.tif 000012
【図２Ｂ】
0005151053.tif 000013
【図２Ｃ】
0005151053.tif 000014
【図２Ｄ】
0005151053.tif 000015
【図２Ｅ】
0005151053.tif 000016
【図２Ｆ】
0005151053.tif 000017
【図２Ｇ】
0005151053.tif 000018
【図２Ｈ】
0005151053.tif 000019
【図２Ｉ】
0005151053.tif 000020
【図２Ｊ】
0005151053.tif 000021
【図２Ｋ】
0005151053.tif 000022
【図２Ｌ】
0005151053.tif 000023
【図２Ｍ】
0005151053.tif 000024
【図２Ｎ】
0005151053.tif 000025
【図２Ｏ】
0005151053.tif 000026
【図３Ａ】
0005151053.tif 000027
【図３Ｂ】
0005151053.tif 000028
【図３Ｃ】
0005151053.tif 000029
【図３Ｄ】
0005151053.tif 000030
【図４Ａ】
0005151053.tif 000031
【図４Ｂ】
0005151053.tif 000032
【図４Ｃ】
0005151053.tif 000033
【図４Ｄ】
0005151053.tif 000034
【図４Ｅ】
0005151053.tif 000035
【図４Ｆ】
0005151053.tif 000036
【図４Ｇ】
0005151053.tif 000037
【図４Ｈ】
0005151053.tif 000038
【図４Ｉ】
0005151053.tif 000039
【図４Ｊ】
0005151053.tif 000040
【図４Ｋ】
0005151053.tif 000041
【図４Ｌ】
0005151053.tif 000042
【図４Ｍ】
0005151053.tif 000043
【図４Ｎ】
0005151053.tif 000044
【図４Ｏ】
0005151053.tif 000045
【図４Ｐ】
0005151053.tif 000046
【図４Ｑ】
0005151053.tif 000047
【図４Ｒ】
0005151053.tif 000048
【図４Ｓ】
0005151053.tif 000049
【図５Ａ】
0005151053.tif 000050
【図５Ｂ】
0005151053.tif 000051
【図５Ｃ】
0005151053.tif 000052
【図５Ｄ】
0005151053.tif 000053
【図５Ｅ】
0005151053.tif 000054
【図５Ｆ】
0005151053.tif 000055
【図６Ａ】
0005151053.tif 000056
【図６Ｂ】
0005151053.tif 000057
【図７Ａ】
0005151053.tif 000058
【図７Ｂ】
0005151053.tif 000059
【図７Ｃ】
0005151053.tif 000060
【図７Ｄ】
0005151053.tif 000061
【図７Ｅ】
0005151053.tif 000062
【図７Ｆ】
0005151053.tif 000063
【図７Ｇ】
0005151053.tif 000064
【図７Ｈ】
0005151053.tif 000065
【図７Ｉ】
0005151053.tif 000066