(57)【特許請求の範囲】
【請求項１】
制御信号に応じてオンオフ状態を制御され、オン状態の場合に、ドレインに接続された第１オペアンプから入力される正の電流を半導体光増幅器に出力する第１トランジスタと、
前記第１トランジスタのソースに接続され、オンオフ状態が前記第１トランジスタに対して反転する第２トランジスタと、
直流電源の出力を反転増幅して所定値未満の電圧を出力する第２オペアンプを含み、前記第２トランジスタのソースに接続され、前記第２トランジスタがオン状態の場合に、前記第２トランジスタのソースを介して、該第２トランジスタのドレインに接続された前記半導体光増幅器に前記所定値未満の電圧を出力する負電圧回路と、
を備えたことを特徴とする駆動回路。
【請求項２】
前記第１オペアンプと前記第１トランジスタとを結ぶ伝送線路に抵抗器を設置し、前記負電圧回路と前記第２トランジスタとを結ぶ伝送線路に抵抗器を設置したことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記第１トランジスタと前記半導体光増幅器との間に、所定のインピーダンス成分を有する分圧回路を設置したことを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
入力される電流に基づいて光信号のオンオフ状態を制御する半導体増幅器と、
制御信号に応じてオンオフ状態を制御され、オン状態の場合に、ドレインに接続された第１オペアンプから入力される正の電流を前記半導体光増幅器に出力する第１トランジスタと、
前記第１トランジスタのソースに接続され、オンオフ状態が前記第１トランジスタに対して反転する第２トランジスタと、
直流電源の出力を反転増幅して所定値未満の電圧を出力する第２オペアンプを含み、前記第２トランジスタのソースに接続され、前記第２トランジスタがオン状態の場合に、前記第２トランジスタのソースを介して、該第２トランジスタのドレインに接続された前記半導体光増幅器に前記所定値未満の電圧を出力する負電圧回路と、
を備えたことを特徴とする光スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体光増幅器を駆動する駆動回路等に関し、特に立ち下がりおよび立ち上がりのリンギングを抑制することができる駆動回路および光スイッチに関するものである。
【背景技術】
【０００２】
光通信ネットワークでは、将来のマルチメディアネットワークの構築を目指し、高速かつ大容量の光通信装置が要求されている。この高速かつ大容量化を実現する方式として、ナノ秒（ｎｓ）オーダの高速光スイッチを用いた光パケットスイッチングシステムの研究開発が進められている。ＳＯＡ（Semiconductor  Optical  Amplifier）は、ｎｓオーダの高速切り替えが可能なデバイスであり、光パケットスイッチングシステムのマトリクス型光スイッチ等への適用が期待されている。
【０００３】
図３は、光パケットスイッチングシステムを説明するための図である。図３に示すように、この光パケットスイッチングシステムは、エッジノード１〜１０と、コアノード１１〜１４を有する。このうち、エッジノード１〜１０は、他のアクセスネットワークと、光パケットスイッチングネットワークとの間で送受信される光パケット信号を中継する装置である。
【０００４】
コアノード１１〜１４は、マトリクス光スイッチ機能を有し、このマトリクス光スイッチ機能によって光パケット信号の方路（光路）を切り替える装置である。図４は、従来のコアノード１１の構成を示す機能ブロック図である（コアノード１２〜１４の構成は、コアノード１１の構成と同様である）。同図に示すように、このコアノード１１は、波長変換部２０〜２３と、マトリクス光スイッチ２４と、制御部（Reservation  manager）２５と、Ｏ／Ｅ／Ｏ（Optical  to  Electrical  to  Optical）変換部２６とを有する。
【０００５】
このうち、波長変換部２０〜２３は、光パケット信号の波長を変換する手段である。マトリクス光スイッチ２４は、制御部（Reservation  manager）２５から入力される制御信号にしたがって、光パケット信号の方路を切り替える手段である。
【０００６】
制御部２５は、Ｏ／Ｅ／Ｏ変換部２６から入力されるラベル信号に基づいて、マトリクス光スイッチ２４を制御する手段である。このラベル信号には、光パケット信号の方路情報が含まれている。
【０００７】
Ｏ／Ｅ／Ｏ変換部２６は、外部から入力される光信号を電気信号に変換し、変換した信号に含まれるラベル信号を制御部２５に出力する手段である。なお、Ｏ／Ｅ／Ｏ変換部２６は、電気信号を再度光信号に変換した後に、変換した光信号を外部に出力する。
【０００８】
図５は、光パケット信号の切り替えタイミングを説明するための図である。同図は、右方向に向かって進行する光信号を模式的に表している。同図に示すように、ラベル信号から一定のオフセット時間後にマトリクス光スイッチ２４の切り替えが行われる。なお、マトリクス光スイッチが切り替えを行う場合には、光パケット信号Ａの通過時間と光パケット信号Ｂの通過時間との間の時間（約１０ｎｓ；光スイッチ切替時間）に完了させる必要がある。
【０００９】
続いて、図４に示したマトリクス光スイッチ２４の構成について説明する。図６は、従来のマトリクス光スイッチの構成を示す図である。同図に示すように、このマトリクス光スイッチ２４は、分配カプラ３０ａ〜３０ｃと、合波カプラ４０ａ〜４０ｃと、ＳＯＡ（ＳＯＡゲート型光スイッチ）４０とを有する。
【００１０】
このうち、分配カプラ３０ａ〜３０ｃは、入力される各光パケット信号を分配するカプラであり、合波カプラ４０ａ〜４０ｃは、入力される各光パケット信号を合波するカプラである。ＳＯＡ４０は、外部から入力される駆動電流のオン／オフによって、所望の光パケット信号の方路の切り替えを行う手段である。
【００１１】
図６において、入力ポート＃１の分配カプラ３０ａに入力された光パケット信号＃ｎを、出力ポート＃ｎに出力する場合について説明する。かかる光パケット信号＃ｎは、分配カプラ３０ａにおいてｎ分岐され、ｎ分岐された各光パケット信号は、出力ポート単位に用意された各ＳＯＡ４０に入力される。
【００１２】
そして、光パケット信号＃ｎは、出力ポート＃ｎに出力される光パケット信号であるため、分配カプラ３０ａの出力が入力されるＳＯＡ４０のうち、出力のポート＃ｎ部に用意されたＳＯＡ４０のみをオンとし、その他の出力ポートに用意されたＳＯＡ４０を、全てオフの状態とすることで、光パケット信号＃ｎは、入力ポート＃１から出力ポート＃ｎに出力される。
【００１３】
続いて、図６に示したＳＯＡ４０の動作について説明する。図７は、ＳＯＡ４０の動作を説明する図である。図７には、ＳＯＡ４０と、ＳＯＡ４０を駆動する駆動回路４５とが示してある。また、図７の（ａ）は、ＳＯＡ４０に入力される光パケット信号である。図７の（ｂ）は、駆動回路４５からＳＯＡ４０に与えられる駆動電流である。図７の（ｃ）は、ＳＯＡ４０から出力される光パケット信号である。
【００１４】
駆動回路４５には、制御信号が入力される。駆動回路４５は、制御信号に応じて、図７の（ｂ）に示すような駆動電流をＳＯＡ４０に出力する。ＳＯＡ４０は、駆動回路４５からの駆動電流が光信号増幅領域に注入されることにより、増幅領域を伝播する光信号を増幅する。ＳＯＡ４０は、駆動電流を図７の（ｂ）に示すようにオン／オフすることにより、光信号のゲート素子として使用される。
【００１５】
例えば、ＳＯＡ４０は、図７の（ｂ）に示すようなタイミングの駆動電流が与えられると、図７の（ａ）に示す＃１〜＃３の光パケット信号のうち、＃１，＃３の光パケット信号をゲートオンし、＃２の光信号をゲートオフする。これにより、ＳＯＡ４０からは、図７の（ｃ）に示すような光パケット信号が出力される。
【００１６】
ここで、ＳＯＡ４０の駆動電流と光増幅率との関係について説明する。図８は、ＳＯＡ４０の駆動電流と光増幅率との関係を示す図である。ＳＯＡ４０は、半導体光増幅器であり、駆動電流により光増幅率が変化する特性を有する。図８において、例えば、駆動電流を約３００ｍＡ流すことで、光増幅率約１０ｄＢが得られ、増幅率はほぼ飽和状態になる。一方、駆動電流が少なくなると、ＳＯＡ４０の特性は、光の減衰特性を示す。
【００１７】
続いて、ＳＯＡ４０の駆動電圧と光増幅率との関係について説明する。図９は、ＳＯＡ４０の駆動電圧と光増幅率との関係を示す図である。ＳＯＡ４０は、電流駆動型であるが、電流３００ｍＡ以上流せる電圧源から電圧を印加することで、電圧駆動することも可能である。図９において、約１．５Ｖの電圧ソースを与えたときに駆動電流として約３００ｍＡ流れることになる。一方、駆動電圧を小さくすると、ＳＯＡ４０の特性は光の減衰特性を示す。
【００１８】
続いて、ＳＯＡ４０の駆動電圧と消光比（半導体光増幅型ゲートスイッチ間の消光比）との関係について説明する。図１０は、ＳＯＡ４０の駆動電圧と消光比との関係を示す図である。マトリクス型光スイッチ２４の構成（図６参照）において、合波カプラ４０ａ〜４０ｃには、それぞれ入力ポートの数と同数のＳＯＡ４０が接続されており、一つの合波カプラに接続するＳＯＡ４０のうち、ある一つのＳＯＡ４０がオンしたとき、残りのＳＯＡ４０は全てオフの状態となる。
【００１９】
しかしながら、ＳＯＡ４０がオフ状態であっても、漏れ光があるため、合波カプラで光のクロストークとなる。この光のクロストークを消光比特性としてグラフ化したものが図１０である。例えば、８×８のマトリクス光スイッチを構成しようとすると、オンとオフ状態間の消光比特性として約５８ｄＢが要求されている（５８ｄＢ以上の場合にクロストークが発生する）。この消光比特性を得るためには、オフ状態にするＳＯＡ４０の駆動電流を０．６５Ｖ以下に設定する必要がある（０．６５Ｖ以下に設定することで、消光比が５８ｄＢ以上となる）。
【００２０】
ここで、図７に示した駆動回路４５の回路例について説明する。図１１は、従来の駆動回路４５の回路例を示す図である。同図に示すように、この駆動回路４５は、抵抗Ｒ５１〜５３と、オペアンプ（演算増幅器）ＯＰ５１〜５３と、バッファＢＵＦ５１，５２と、インバータＩＮＶ５１と、トランジスタ（高速トランジスタ）ＦＥＴ５１，５２と、寄生インダクタンスＬ５１，５２とを有する。
【００２１】
また、図１１に示すＶＳＥＴ１は、直流電源、ＶＣＯＮＴは、制御信号電圧、Ｖ１は、オペアンプＯＰ５１の出力電圧、ＶＯＵＴは、トランジスタＦＥＴ５１，５２の結合電圧、ＶＣＣは、＋５Ｖの電源電圧、Ｖｅｅは、−５Ｖの電源電圧、Ｖｄｄは、＋１．５Ｖの電源電圧、ＶＳＯＡは、ＳＯＡのアノード電圧、ＩＳＯＡは、ＳＯＡの電流を示す。
【００２２】
オペアンプＯＰ５１は、非反転増幅回路を有している。このオペアンプＯＰ５１は、３００ｍＡ以上の出力電流容量を持ち、帯域約１ＧＨｚ、スルーレート約５０００Ｖ／μｓ、セットリングタイム２ｎｓ程度の高速のオペアンプである。
【００２３】
オペアンプＯＰ５１の入力端子には、０．８２５Ｖの直流電源ＶＳＥＴ１を設けており、オペアンプＯＰ５１により、ＶＳＥＴ１の電圧は、１．６５Ｖに増幅される（Ｖ１が１．６５Ｖとなる）。オペアンプＯＰ５１の出力には、トランジスタＦＥＴ５１のドレインが接続されている。
【００２４】
トランジスタＦＥＴ５１、５２は、高速トランジスタであり、トランジスタＦＥＴ５１のドレインには、オペアンプＯＰ５１の出力に接続されており、トランジスタＦＥＴ５１のソースには、トランジスタＦＥＴ５２のドレインに接続されている。また、トランジスタＦＥＴ５２のドレインには、トランジスタＦＥＴ５１のソースが接続されており、トランジスタ５２のソースは、グランドに接続されている。
【００２５】
また、トランジスタＦＥＴ５１，５２の接続点は、インダクタンスＬ５１，５２を介して、ＳＯＡ４０（半導体増幅型ゲートスイッチモジュール）に接続される。ここで、寄生インダクタンスＬ５１は、接続点からＳＯＡ４０までの基板の伝送線路の寄生インダクタンスであり、寄生インダクタンスＬ５２は、ＳＯＡ４０内の伝送線路の寄生インダクタンスである。
【００２６】
ＣＯＮＴ（制御信号）は、ＳＯＡ４０をオン／オフするための制御信号である。バッファＢＵＦ５２は、反転器ＩＮＶと同等の遅延特定を持つバッファである。
【００２７】
なお、オペアンプＯＰ５２，５３は、トランジスタＦＥＴ５１，５２を駆動するためのＦＥＴ駆動コンパレータ型のアンプであり、性能は、オペアンプＯＰ５１と同程度の性能を有する。
【００２８】
ＣＯＮＴの制御信号にＨＩＧＨレベルが設定されると、トランジスタＦＥＴ５１がオンされ、トランジスタＦＥＴ５２がオフされる。トランジスタＦＥＴ５１がオンされ、トランジスタＦＥＴ５２がオフされることにより、オペアンプＯＰ５１の出力電圧がトランジスタＦＥＴ５１、寄生インダクタンスＬ５１，５２を経由して、ＳＯＡ４０に与えられる（ＳＯＡ４０がオンの状態となる）。
【００２９】
トランジスタＦＥＴ５１は、０．５Ωの内部抵抗を持つため、３００ｍＡの電流を流した場合に、０．１５Ｖの電圧低下が発生する。この電圧低下により、ＶＯＵＴには、１．５Ｖが設定される。
【００３０】
一方、ＣＯＮＴの制御信号にＬＯＷレベルが設定されると、トランジスタＦＥＴ５１がオフされ、トランジスタＦＥＴ５２がオンされる。トランジスタＦＥＴ５１がオフされ、トランジスタＦＥＴ５２がオンされることにより、ＶＯＵＴには、グランドレベルの電圧が設定される。そして、ＶＯＵＴにグランドレベルの電圧が設定されることにより、ＳＯＡ４０に電流が流れなくなり、ＳＯＡ４０はオフの状態となる。
【００３１】
なお、特許文献１では、オペアンプを用いた終端回路において、抵抗によるフィードバックを採用することにより、消費電力を低減すると共に、信号線終端における反射を抑制することで、誤動作を防止するという技術が公開されている。
【００３２】
【特許文献１】特開２０００−２６１５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
しかしながら、上述した従来の技術では、立ち下がり時のリンギングおよび立ち上がり時のリンギングを抑制することができず、光スイッチの高速化を図ることができないという問題があった。
【００３４】
ここで、駆動回路４５のリンギングについて説明する。図１２は、従来の駆動回路４５のリンギングを説明する図である。図１２において、ＶＯＵＴは、トランジスタＦＥＴ５１のソース電圧波形であり、ＶＳＯＡは、ＳＯＡ４０のアノード電圧波形であり、ＩＳＯＡは、ＳＯＡ４０の電流波形を示す（図１２の電圧波形に対する表示単位は「Ｖ」、電流波形に対する表示単位は「Ａ」とする）。
【００３５】
図１２の波形を参照すると、立ち下がりにリンギングが発生している。これは、ＳＯＡ４０自体が持つ接合容量（７０ｐＦ程度）に蓄積された電荷が放電するためである。立ち下がりリンギングが発生することにより、ＶＳＯＡが０．６５Ｖを上回ってしまうため、ＳＯＡ４０の消光比が５８ｄＢ以下となり、光信号に悪影響を与えてしまう。リンギング部分を含めると、立ち下がりまでの時間は、約５．２ｎｓかかるため、光スイッチの高速化の妨げとなる。
【００３６】
一方、ＶＯＵＴの立ち上がり時にも、リンギングがＩＳＯＡに表れており、その影響で、ＳＯＡ４０の光出力にリンギングを発生する。そのため、光サージを引き起こし、光受信器の劣化を引き起こす可能性がある。また、光に重畳される主信号に対してもリンギングによりノイズが発生するため、エラーを引き起こす可能性がある。更に、リンギング波形が落ち着くまでに約１４ｎｓかかっており、立ち上がり速度が遅延する結果となっている。
【００３７】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、立ち下がり時のリンギングおよび立ち上がり時のリンギングを抑制し、光スイッチの高速化を図ることができる駆動回路および光スイッチを提供することを目的とする。
【課題を解決するための手段】
【００３８】
上述した課題を解決し、目的を達成するため、この駆動回路は、制御信号に応じてオンオフ状態を制御され、オン状態の場合に、ドレインに接続された第１オペアンプから入力される正の電流を半導体光増幅器に出力する第１トランジスタと、前記第１トランジスタのソースに接続され、オンオフ状態が前記第１トランジスタに対して反転する第２トランジスタと、前記第２トランジスタのソースに接続され、前記第２トランジスタがオン状態の場合に、負の電流を前記半導体光増幅器に出力する負電圧回路と、を備えたことを要件とする。
【発明の効果】
【００３９】
この駆動回路は、負電圧回路を、第２トランジスタのソースに接続し、第１トランジスタがオフ、第２トランジスタがオンに設定された場合（半導体光増幅器をオフにする場合）に、負電圧回路の負の電流（負の電位）を半導体光増幅器に出力するので、立ち下がりリンギングを抑え、半導体光増幅器の切り替えを高速化することができる。
【発明を実施するための最良の形態】
【００４０】
以下に添付図面を参照して、この発明に係る駆動回路および光スイッチの好適な実施の形態を詳細に説明する。
【実施例】
【００４１】
本実施例にかかる光パケットスイッチングシステム、コアノードの構成、ＳＯＡの動作の説明、ＳＯＡの駆動電流と光増幅率との関係、ＳＯＡの駆動電圧と光増幅率との関係、ＳＯＡの駆動電圧と消光比との関係は、図３〜図１０において説明した内容と同様であるため、ここでは説明を省略する。
【００４２】
図１は、本発明にかかる駆動回路１００とＳＯＡモジュール２００の回路図を示す図である。ここで、ＳＯＡモジュール２００は、図７等に示したＳＯＡ４０に対応する。同図に示すように、駆動回路１００は、抵抗Ｒ１０１〜１１２と、オペアンプ（演算増幅器）ＯＰ１０１〜１０５と、バッファＢＵＦ１０１，１０２と、インバータＩＮＶ１０１と、トランジスタ（高速トランジスタ）ＦＥＴ１０１，１０２と、寄生インダクタンスＬ１０１〜１０２と、インダクタＬ１０３とを有する。
【００４３】
また、図１に示すＶＳＥＴ１，ＶＳＥＴ２は、直流電源、ＶＣＯＮＴは、制御信号を流すための制御信号電圧、Ｖ１は、オペアンプＯＰ１０１の出力電圧、Ｖ２は、オペアンプＯＰ１０５の出力電圧、ＶＯＵＴ１は、トランジスタＦＥＴ１０１，１０２の結合電圧、ＶＯＵＴ２は、オペアンプＯＰ１０４の入力電圧（分圧回路の分圧電圧；分圧回路の説明は後述する）、ＶＯＵＴ３は、オペアンプＯＰ１０４の出力電圧、ＶＣＣは、＋５Ｖの電源電圧、Ｖｅｅは、−５Ｖの電源電圧、Ｖｄｄは、＋１．５Ｖの電源電圧、ＶＳＯＡは、ＳＯＡモジュール２００のアノード電圧、ＩＳＯＡは、ＳＯＡモジュール２００の電流を示す。
【００４４】
抵抗Ｒ１０１〜１１２は、抵抗器であり、抵抗Ｒ１０１は、３６０Ω、抵抗Ｒ１０２は、３６０Ω、抵抗Ｒ１０３は、１ｋΩ、抵抗Ｒ１０４は、５１０Ω、抵抗Ｒ１０５は、５１０Ω、抵抗Ｒ１０６は、５１Ω、抵抗Ｒ１０７は、５１Ω、抵抗Ｒ１０８は、１８０Ω、抵抗Ｒ１０９は、３６０Ω、抵抗Ｒ１１０は、１ｋΩ、抵抗Ｒ１１１は、５Ω、抵抗Ｒ１１２は、５Ωである。
【００４５】
なお、図１に示すように、抵抗Ｒ１１１を、オペアンプＯＰ１０１とトランジスタＦＥＴ１０１との間に設置することで、オペアンプＯＰ１０１とトランジスタＦＥＴ１０１とを結ぶ伝送線路で生じる電流立ち上がり波形のなまりを補償することができる。
【００４６】
また、抵抗Ｒ１１２を、オペアンプＯＰ１０５とトランジスタＦＥＴ１０２との間に設置することで、オペアンプＯＰ１０５とトランジスタＦＥＴ１０２とを結ぶ伝送線路で生じる電流立ち上がり波形のなまりを補償することができる。このように、抵抗Ｒ１１１，１１２を設置することにより、伝送線路で生じる電流立ち上がり波形のなまりを補償することができるので、ＳＯＡモジュール２００のスイッチ切り替え速度を高速化することができる。
【００４７】
オペアンプＯＰ１０１は、非反転増幅回路を有している。オペアンプＯＰ１０１は、約０．７９Ｖの直流電源ＶＳＥＴ１に接続される。ＶＳＥＴ１の電圧は、オペアンプＯＰ１０１により約１．５８Ｖに増幅される。オペアンプＯＰ１０１の出力には、抵抗Ｒ１１１を介して、トランジスタＦＥＴ１０１のドレインが接続されている。
【００４８】
オペアンプＯＰ１０２，１０３は、トランジスタＦＥＴ１０１，１０２を駆動するためのアンプであり、性能は、オペアンプＯＰ１０１と同程度の性能を有する。オペアンプＯＰ１０４は、３００ｍＡの出力電流容量を持ち、帯域約１ＧＨｚ、スルーレート約５０００Ｖ／μｓ、セットリングタイム２ｎｓ程度の性能を持つ。
【００４９】
オペアンプＯＰ１０５は、ＶＳＥＴ２に設定する電圧０．７９Ｖを反転増幅して負電位を生成するアンプである。ＶＳＥＴ２の電圧は、オペアンプＯＰ１０５により約−１．５８Ｖに反転増幅される。オペアンプＯＰ１０５の出力は、抵抗Ｒ１１２を介して、トランジスタＦＥＴ１０２のソースに接続されている。
【００５０】
オペアンプＯＰ１０５から出力される負電位が抵抗Ｒ１１２を介してトランジスタＦＥＴ１０２のソースに接続されているため、ＳＯＡモジュール２００がオフになった場合（トランジスタＦＥＴ１０１がオフ、トランジスタＦＥＴ１０２がオンとなった場合）、かかる負電位の影響で（ＶＳＯＡが負電位に引っ張られるので）、ＶＳＯＡの立ち下がりリンギングが抑えられ、立下がるまでの時間（ＶＳＯＡが０．６５Ｖ以下になるまでの時間）が大幅に短縮される。
【００５１】
トランジスタＦＥＴ１０１，１０２は、高速トランジスタであり、トランジスタＦＥＴ１０１のドレインは、抵抗１１１を介して、オペアンプＯＰ１０１の出力に接続されている。また、トランジスタＦＥＴ１０１のソースには、トランジスタＦＥＴ１０２のドレインが接続されている。
【００５２】
一方、トランジスタＦＥＴ１０２のソースは、抵抗Ｒ１１２を介して、オペアンプＯＰ１０５の出力が接続されている。また、トランジスタＦＥＴ１０２のソースは、負電圧回路が接続されている。
【００５３】
トランジスタＦＥＴ１０１，１０２の接続点からグランドに対して、抵抗Ｒ１０６、抵抗Ｒ１０７、インダクタＬ１０３（７０ｎＨ）からなる分圧回路が接続される。トランジスタＦＥＴ１０２がオンで、トランジスタＦＥＴ１０１がオフの場合、ＶＯＵＴ１に負荷電圧として約−１．５Ｖが用意される。
【００５４】
ＶＯＵＴ１に負荷電圧−１．５Ｖ（約−１．５Ｖ）が用意されると、分圧回路の分圧電圧ＶＯＵＴ２は、約−０．７５Ｖとなる。分圧電圧ＶＯＵＴ２は、オペアンプＯＰ１０４によって２倍に増幅され、ＶＳＯＡに−１．５Ｖが与えられる。
【００５５】
一方、トランジスタＦＥＴ１０１がオンで、トランジスタＦＥＴ１０２がオフの場合には、分圧電圧ＶＯＵＴ２は、約０．７５Ｖとなる。なお、抵抗Ｒ１０６、抵抗Ｒ１０７の合成抵抗値からすると、トランジスタＦＥＴ１０１の内部抵抗（０．５Ω程度）とＲ１１１は十分小さいので、トランジスタＦＥＴ１０１とＲ１１１による電圧降下分を無視する。ＶＯＵＴ２の電圧（約０．７５Ｖ）は、オペアンプＯＰ１０４によって２倍になるため、ＶＯＵＴ３は、１．５Ｖとなる。
【００５６】
オペアンプＯＰ１０４の出力電圧ＶＯＵＴ３は、寄生インダクタンスＬ１０１，１０２を介して、ＳＯＡモジュール２００に与えられる。寄生インダクタンスＬ１０１は、オペアンプＯＰ１０４の出力端子からＳＯＡモジュール２００までの基板の伝送線路の寄生インダクタンスであり、寄生インダクタンスＬ１０２は、ＳＯＡモジュール２００内の伝送線路の寄生インダクタンスである。
【００５７】
ＣＯＮＴ（制御信号）は、ＳＯＡモジュール２００をオン／オフするための制御信号である。インバータＩＮＶ１０１は、信号を反転させるインバータである。バッファＢＵＦ１０２は、反転器ＩＮＶと同等の遅延特性を持つバッファである。
【００５８】
ＣＯＮＴの制御信号にＨＩＧＨレベルが設定されると、トランジスタＦＥＴ１０１がオンされ、トランジスタＦＥＴ１０２がオフされる。トランジスタＦＥＴ１０１がオンされ、トランジスタＦＥＴ１０２がオフされることにより、オペアンプＯＰ１０１の出力電圧が、トランジスタＦＥＴ１０１、寄生インダクタンスＬ１０１，１０２等を経由して、ＳＯＡモジュール２００に与えられる（ＳＯＡモジュール２００がオンの状態となる）。
【００５９】
一方、ＣＯＮＴの制御信号にＬＯＷレベルが設定されると、トランジスタＦＥＴ１０１がオフされ、トランジスタＦＥＴ１０２がオンされる。トランジスタＦＥＴ１０１がオフされ、トランジスタＦＥＴ１０２がオンされることにより、ＶＯＵＴ１に負電圧約−１．５Ｖが用意され、ＳＯＡモジュール２００がオフの状態となる。ここで、負電圧−１．５Ｖの影響により、ＶＳＯＡの立ち下がりリンギングが抑えられる。
【００６０】
図２は、本実施例にかかる駆動回路１００のリンギングを説明するための図である。まず、図１２と図２とを比較すると、図２におけるＶＯＵＴ１の波形は、従来技術のＶＯＵＴの波形と比べて速い立ち上がりと安定動作を示している。
【００６１】
従来の駆動回路４５では、負荷が寄生インダクタンスＬ５１，５２と寄生容量を持つＳＯＡ負荷であるのに対して、本実施例にかかる駆動回路１００では、負荷が、抵抗Ｒ１０６、抵抗Ｒ１０７、インダクタＬ１０３からなる高いインピーダンス成分で構成されているからである。
【００６２】
更に、ＶＯＵＴ１の電位は、−１．５Ｖから＋１．５Ｖと言う電位差３Ｖで急速に変動するため、高いインピーダンス抗成分により反射が発生し、大きく鋭くオーバーシュートする。このオーバーシュート（強調成分）は、オペアンプＯＰ１０４の高速化広帯域化の効果をもたらす。
【００６３】
オペアンプＯＰ１０４の高速化広帯域化によって、オペアンプＯＰ１０４の出力に強調波形が生じる。この強調波形は、寄生インダクタンスＬ１０１，１０２、ＳＯＡモジュール２００からなる回路時定数（約３ｎｓ）に対して十分短いため、ＳＯＡの電圧および電流波形に対して高速化の効果をもたらす。その結果、従来技術における立ち上がり時のリンギングが抑制される。
【００６４】
また、立ち上がり時に、ＳＯＡモジュール２００のアノード電位が負電位から正電位に大振幅で遷移するため、単位時間あたりの電位の上昇が大きくなり、ＩＳＯＡは目標となる電流に達するまでの時間を短縮することができる。図２に示す例では、ＳＯＡモジュール２００のＩＳＯＡが、約１．５ｎｓで立ち上がっている。
【００６５】
また、ＳＯＡモジュール２００をオフした状態におけるＶＳＯＡの電位は、負電圧回路（負電圧回路は、抵抗Ｒ１０８〜１１０、オペアンプＯＰ１０５を有する）により負電位になる。
【００６６】
ＶＳＯＡの電位が負電位になるので、立ち下がり時にリンギングが発生しても、ＳＯＡモジュール２００のＶＳＯＡが０．６５Ｖ以下となるため（消光比が５８ｄＢ以上となるため）、光信号に悪影響を与えてしまうという問題を解消することができる。
【００６７】
図２に示す例では、ＶＳＯＡの立ち下がりリンギングのピークは約０．２７Ｖに抑えられており、約１．２ｎｓで立ち下がっている。また、立ち下がり速度についても負電位側に大振幅で降下するため、ＳＯＡモジュール２００を高速化することができる。
【００６８】
上述してきたように、本実施例にかかる駆動回路１００は、抵抗Ｒ１０８〜１１０と、オペアンプＯＰ１０５とを有する負電圧回路を、トランジスタＦＥＴ１０２のソースに接続し、トランジスタＦＥＴ１０１がオフ、トランジスタＦＥＴ１０２がオンに設定された場合（ＳＯＡモジュール２００をオフにする場合）に、負電圧回路の負の電流（負の電位）をＳＯＡモジュール２００に出力するので、立ち下がり時のリンギングを０．６５Ｖ以下に抑え、ＳＯＡモジュール２００を高速化することができる。
【００６９】
また、本実施例にかかる駆動回路１００は、抵抗Ｒ１１１を、オペアンプＯＰ１０１とトランジスタＦＥＴ１０１との間に設置し、抵抗Ｒ１１２を、オペアンプＯＰ１０５とトランジスタＦＥＴ１０２との間に設置するので、伝送線路で生じる電流立ち上がり波形のなまりを補償することができるので、ＳＯＡモジュール２００のスイッチ切り替え速度を高速化することができる。
【００７０】
また、本実施例にかかる駆動回路１００は、負電圧回路を備えると共に、トランジスタＦＥＴ１０１とＳＯＡモジュール２００との間に分圧回路を備えているので、立ち上がり時間を短縮することができる。
【００７１】
また、本実施例にかかる駆動回路１００は、トランジスタＦＥＴ１０１において必要となる電流を少なくできるので、ドレイン−ソース間の電流容量の小容量化を図ることができると共に、トランジスタＦＥＴ１０１素子の小型化を図ることができる。
【００７２】
ところで、図１に示した駆動回路は、本発明にかかる駆動回路の一実施形態であり、必ずしも物理的に図示の如く構成されていることを要しない。
【００７３】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
【００７４】
（付記１）制御信号に応じてオンオフ状態を制御され、オン状態の場合に、ドレインに接続された第１オペアンプから入力される正の電流を半導体光増幅器に出力する第１トランジスタと、
前記第１トランジスタのソースに接続され、オンオフ状態が前記第１トランジスタに対して反転する第２トランジスタと、
前記第２トランジスタのソースに接続され、前記第２トランジスタがオン状態の場合に、負の電流を前記半導体光増幅器に出力する負電圧回路と、
を備えたことを特徴とする駆動回路。
【００７５】
（付記２）前記負電圧回路は、直流電源の出力を増幅して負電圧を出力する第２オペアンプを含んでいることを特徴とする付記１に記載の駆動回路。
【００７６】
（付記３）前記第１オペアンプと前記第１トランジスタとを結ぶ伝送線路に抵抗器を設置し、前記負電圧回路と前記第２トランジスタとを結ぶ伝送線路に抵抗器を設置したことを特徴とする付記１または２に記載の駆動回路。
【００７７】
（付記４）前記第１トランジスタと前記半導体光増幅器との間に、所定のインピーダンス成分を有する分圧回路を設置したことを特徴とする付記１、２または３に記載の駆動回路。
【００７８】
（付記５）入力される電流に基づいて光信号のオンオフ状態を制御する半導体増幅器と、
制御信号に応じてオンオフ状態を制御され、オン状態の場合に、ドレインに接続された第１オペアンプから入力される正の電流を前記半導体光増幅器に出力する第１トランジスタと、
前記第１トランジスタのソースに接続され、オンオフ状態が前記第１トランジスタに対して反転する第２トランジスタと、
前記第２トランジスタのソースに接続され、前記第２トランジスタがオン状態の場合に、負の電流を前記半導体光増幅器に出力する負電圧回路と、
を備えたことを特徴とする光スイッチ。
【００７９】
（付記６）前記負電圧回路は、直流電源の出力を反転増幅して負電圧を出力する第２オペアンプを含んでいることを特徴とする付記５に記載の光スイッチ。
【００８０】
（付記７）前記第１オペアンプと前記第１トランジスタとを結ぶ伝送線路に抵抗器を設置し、前記負電圧回路と前記第２トランジスタとを結ぶ伝送線路に抵抗器を設置したことを特徴とする付記５または６に記載の光スイッチ。
【００８１】
（付記８）前記第１トランジスタと前記半導体光増幅器との間に、所定のインピーダンス成分を有する分圧回路を設置したことを特徴とする付記５、６または７に記載の光スイッチ。
【図面の簡単な説明】
【００８２】
【図１】本発明にかかる駆動回路とＳＯＡモジュールの回路図を示す図である。
【図２】本実施例にかかる駆動回路のリンギングを説明するための図である。
【図３】光パケットスイッチングシステムを説明するための図である。
【図４】従来のコアノードの構成を示す機能ブロック図である。
【図５】光パケット信号の切り替えタイミングを説明するための図である。
【図６】従来のマトリクス光スイッチの構成を示す図である。
【図７】ＳＯＡの動作を説明する図である。
【図８】ＳＯＡの駆動電流と光増幅率との関係を示す図である。
【図９】ＳＯＡの駆動電圧と光増幅率との関係を示す図である。
【図１０】ＳＯＡの駆動電圧と消光比との関係を示す図である。
【図１１】従来の駆動回路の回路例を示す図である。
【図１２】従来の駆動回路のリンギングを説明する図である。
【符号の説明】
【００８３】
１，２，３，４，５，６、７，８，９，１０    エッジノード
１１，１２，１３，１４    コアノード
４０    ＳＯＡモジュール
４５，１００    駆動回路
２００    ＳＯＡモジュール
Ｒ５１，Ｒ５２，Ｒ５３，Ｒ１０１，Ｒ１０２，Ｒ１０３，Ｒ１０４，Ｒ１０５，Ｒ１０６，Ｒ１０７，Ｒ１０８，Ｒ１０９，Ｒ１１０，Ｒ１１１，Ｒ１１２  抵抗器
ＯＰ５１，ＯＰ５２，ＯＰ５３，ＯＰ１０１，ＯＰ１０２，ＯＰ１０３，ＯＰ１０４，ＯＰ１０５  オペアンプ
ＦＥＴ５１，ＦＥＴ５２，ＦＥＴ１０１，ＦＥＴ１０２  トランジスタ
Ｌ５１，Ｌ５２，Ｌ１０１，Ｌ１０２，Ｌ１０３  寄生インダクタンス
ＢＵＦ５１，ＢＵＦ５２，ＢＵＦ１０１，ＢＵＦ１０２  バッファ
ＩＮＶ５１，ＩＮＶ１０１  インバータ
【図１】
0005151695.tif 000002
【図２】
0005151695.tif 000003
【図３】
0005151695.tif 000004
【図４】
0005151695.tif 000005
【図５】
0005151695.tif 000006
【図６】
0005151695.tif 000007
【図７】
0005151695.tif 000008
【図８】
0005151695.tif 000009
【図９】
0005151695.tif 000010
【図１０】
0005151695.tif 000011
【図１１】
0005151695.tif 000012
【図１２】
0005151695.tif 000013