(57)【特許請求の範囲】
【請求項１】
第１データと第２データと第３データと第４データとを含む複数のデータを所定のサンプリング周期で配列したデータ系列を生成するデータ生成手段と、
前縁の時点が前記第１データに応じて設定されるとともに後縁の時点が前記第２データに応じて設定されたパルスを前記サンプリング周期よりも長いパルス周期で配置した第１パルス幅変調信号を生成する第１信号生成手段と、
前縁の時点が前記第３データに応じて設定されるとともに後縁の時点が前記第４データに応じて設定されたパルスを前記第１パルス幅変調信号の各パルスの間に配置した第２パルス幅変調信号を生成する第２信号生成手段と、
前記第１パルス幅変調信号のパルスと前記第２パルス幅変調信号のパルスとが重複する場合に前記第１パルス幅変調信号および前記第２パルス幅変調信号の論理レベルを相違させる調整手段と
を具備する信号生成装置。
【請求項２】
前記第１信号生成手段は、前記第１データまたは前記第２データの数値が大きいほどパルス幅が増加するように前記第１パルス幅変調信号を生成し、
前記第２信号生成手段は、前記第３データまたは前記第４データの数値が大きいほどパルス幅が減少するように前記第２パルス幅変調信号を生成する
請求項１の信号生成装置。
【請求項３】
請求項１または請求項２の信号生成装置と、
負荷回路に対する電力の供給を前記第１パルス幅変調信号に応じて制御する第１駆動手段と、
前記負荷回路に対する電力の供給を前記第２パルス幅変調信号に応じて制御する第２駆動手段と
を具備するＤ級増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデータの時系列に応じてパルス幅が設定された信号（以下「パルス幅変調信号」という）を生成する技術に関する。
【背景技術】
【０００２】
デジタル形式のデータの時系列からパルス幅変調信号を生成する信号生成装置（ＰＷＭ変調回路）は例えばＤ級増幅装置に好適に利用される。特許文献１には、パルス幅変調信号の各パルスにおける前縁および後縁の時点を２個のデータに応じて制御することで、パルス幅変調信号にてパルスが配置される周期（以下「パルス周期」という）をデータのサンプリング周期の２倍の時間長とする技術が開示されている。また、特許文献１には、同位相の関係にある２系統のパルス幅変調信号（ｗ1(t)，ｗ2(t)）を、両信号の差分に相当する２個のパルスが２個のデータに応じたパルス幅となるように生成する構成も記載されている。
【特許文献１】特開２００６−５４８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に開示された何れの構成においてもパルス周期毎に２個のデータの変調が実行されるに過ぎないから、サンプリング周期をパルス周期の半分を下回る時間長に設定できないという制約がある。以上の事情に鑑みて、本発明は、サンプリング周期をパルス周期に対して充分に短い時間に設定する（すなわち、サンプリング周波数を充分に上昇させる）ことを目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る信号生成装置は、第１データと第２データと第３データと第４データとを含む複数のデータを所定のサンプリング周期で配列したデータ系列を生成するデータ生成手段（例えば図１のノイズシェーピングフィルタ１２）と、前縁の時点が第１データに応じて設定されるとともに後縁の時点が第２データに応じて設定されたパルスをサンプリング周期よりも長いパルス周期で配置した第１パルス幅変調信号を生成する第１信号生成手段（例えば図３の信号生成部５４[1]）と、前縁の時点が第３データに応じて設定されるとともに後縁の時点が第４データに応じて設定されたパルスを第１パルス幅変調信号の各パルスの間に配置した第２パルス幅変調信号を生成する第２信号生成手段（例えば図３の信号生成部５４[2]）と、第１パルス幅変調信号のパルスと第２パルス幅変調信号のパルスとが重複する場合に第１パルス幅変調信号および第２パルス幅変調信号の論理レベルを相違させる調整手段（例えば図３の調整部５６）とを具備する。
【０００５】
以上の構成においては、第１パルス幅変調信号のパルスが第１データと第２データとに応じて規定されるとともに第２パルス幅変調信号のパルスが第３データと第４データとに応じて規定されるから、サンプリング周期をパルス周期に対して充分に短い時間に設定する（すなわちデータ系列のサンプリング周波数を充分に上昇させる）ことが可能である。したがって、第１パルス幅変調信号および第２パルス幅変調信号に応じて負荷回路に供給される電力を高い分解能（刻み幅）で制御するとともに当該電力のダイナミックレンジを容易に確保する（ＳＮ比を向上させる）ことができる。また、相前後するデータの数値が大幅に変化することで第１パルス幅変調信号のパルスと第２パルス幅変調信号のパルスとが重複した場合であっても、データ系列に応じて負荷回路を適切に駆動することが可能である。なお、本発明の好適な態様において、第１パルス幅変調信号における各パルスの間隔と第２パルス幅変調信号における各パルスの間隔とは等しい。
【０００６】
なお、データ生成手段の典型例は、量子化雑音を抑制するノイズシェーピングフィルタである。ただし、例えば、上位装置から供給されるデータ系列を所定のサンプリング周期でオーバーサンプリングするオーバーサンプリング回路もデータ生成手段として採用され得る。すなわち、データ生成手段は、複数のデータが所定のサンプリング周期で配列されたデータ系列を出力する手段であればよく、具体的な構成の如何は不問である。また、３系統以上のパルス幅変調信号を生成する構成も本発明の範囲に包含される。３系統以上のパルス幅変調信号を生成する構成においては、３系統以上のなかから選択されたひとつのパルス幅変調信号が本発明の第１パルス幅変調信号と把握され、他のひとつのパルス幅変調信号が本発明の第２パルス幅変調信号と把握される。
【０００７】
本発明の好適な態様において、第１信号生成手段は、第１データまたは第２データの数値が大きいほどパルス幅が増加するように第１パルス幅変調信号を生成し、第２信号生成手段は、第３データまたは第４データの数値が大きいほどパルス幅が減少するように第２パルス幅変調信号を生成する。以上の態様によれば、第１パルス幅変調信号のパルスと第２パルス幅変調信号のパルスとの重複の可能性が低減される。
【０００９】
以上の各態様に係る信号処理装置はＤ級増幅装置に好適に採用される。本発明のひとつの態様に係るＤ級増幅装置は、前述の何れかの態様に係る信号生成装置と、負荷回路に対する電力の供給を第１パルス幅変調信号に応じて制御する第１駆動手段（例えば図１の駆動部２１）と、負荷回路に対する電力の供給を第２パルス幅変調信号に応じて制御する第２駆動手段（例えば図１の駆動部２２）とを具備する。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施の形態に係るＤ級増幅装置の構成を示すブロック図である。図１に示すように、Ｄ級増幅装置１００は、信号生成装置１０と駆動装置２０とを具備する。信号生成装置１０には上位装置からデータ系列ＤTaが供給される。データ系列ＤTaは、サンプリング周波数ｆsで生成されたＮsビットのデータの時系列である。信号生成装置１０は、データ系列ＤTaから２系統のパルス幅変調信号Ｓ1およびＳ2を生成する。なお、以下の説明において、パルス幅変調信号Ｓ1に関連する要素とパルス幅変調信号Ｓ2に関連する要素とで説明が共通する場合には、当該要素の符号に添字ｉ（ｉ＝１，２）を付加することで個別の説明を省略する。
【００１１】
駆動装置２０は、パルス幅変調信号Ｓ1およびＳ2に基づいて負荷回路３０をＢＴＬ（Bridge Tied Load）方式で駆動するフルブリッジ型の駆動回路である。図１にはスピーカ装置を負荷回路３０とした場合が例示されている。駆動装置２０は、駆動部２１および２２を具備する。駆動部２１および２２の各々は、スイッチング素子ＳＷaおよびＳＷbとインバータ回路INVとで構成される。スイッチング素子ＳＷaおよびＳＷbは、電源線間に直列に接続されたＮチャネル型の電界効果型トランジスタである。インバータ回路INVの出力端はスイッチング素子ＳＷbのゲートに接続される。パルス幅変調信号Ｓ1は、駆動部２１のスイッチング素子ＳＷaのゲートと駆動部２１のインバータ回路INVの入力端とに供給され、パルス幅変調信号Ｓ2は、駆動部２２のスイッチング素子ＳＷaのゲートと駆動部２２のインバータ回路INVの入力端とに供給される。
【００１２】
以上の構成において、パルス幅変調信号Ｓ1がハイレベルに設定されるとともにパルス幅変調信号Ｓ2がローレベルに設定されると、駆動部２１のスイッチング素子ＳＷaから負荷回路３０を経由して駆動部２２のスイッチング素子ＳＷbに至る経路に駆動電流ＩDRが流れる。一方、パルス幅変調信号Ｓ1がローレベルに設定されるとともにパルス幅変調信号Ｓ2がハイレベルに設定されると、駆動部２２のスイッチング素子ＳＷaから負荷回路３０を経由して駆動部２１のスイッチング素子ＳＷbに至る経路に駆動電流ＩDRが流れる。
【００１３】
図１に示すように、信号生成装置１０は、ノイズシェーピングフィルタ１２とパルス幅変調回路１４とを具備する。ノイズシェーピングフィルタ１２は、可聴域での量子化雑音を抑制（ノイズシェーピング）しながらデータ系列ＤTaからデータ系列ＤTbを生成する。データ系列ＤTbは、データ系列ＤTaの各データのビット数Ｎsを下回るビット数ＮnsのデータＸの時系列である。データ系列ＤTbのサンプリング周波数ｆnsは、データ系列ＤTaのサンプリング周波数ｆsを上回る。
【００１４】
パルス幅変調回路１４は、データ系列ＤTbの各データＸをパルス幅変調することでパルス幅変調信号Ｓ1およびＳ2を生成する。図２は、パルス幅変調回路１４の動作を説明するためのタイミングチャートである。図２に示すように、パルス幅変調信号Ｓ1は、単位期間Ｔ1毎にパルスＰ1を配置した信号である。一方、パルス幅変調信号Ｓ2は、単位期間Ｔ2毎にパルスＰ2を配置した信号である。単位期間Ｔ1とＴ2とは共通の時間長（パルス周期）ＴPに設定される。パルス幅変調信号Ｓ1とパルス幅変調信号Ｓ2との位相差は180度である。したがって、パルス幅変調信号Ｓ2の各パルスＰ2は、パルス幅変調信号Ｓ1において相前後するパルスＰ1の間に位置する。
【００１５】
図３は、パルス幅変調回路１４の具体的な構成を例示するブロック図である。図３に示すように、パルス幅変調回路１４は、変換部５２と信号生成部５４[1]および５４[2]と調整部５６とを具備する。変換部５２には、図２に示すように、サンプリング周波数ｆnsに対応したサンプリング周期Ｔns毎にデータ系列ＤTbの各データＸ（Ｘ[1]，Ｘ[2]，Ｘ[3]，……）がノイズシェーピングフィルタ１２から順次に供給される。相連続する４個のデータＸの集合（以下「単位系列」という）Ｕを単位としてデータ系列ＤTbを便宜的に区分する。
【００１６】
図３の信号生成部５４[1]はパルス幅変調信号Ｓ1を生成し、信号生成部５４[2]はパルス幅変調信号Ｓ2を生成する。パルス幅変調信号Ｓ1のひとつのパルスＰ1とパルス幅変調信号Ｓ2のひとつのパルスＰ2とはひとつの単位系列Ｕの４個のデータＸ（例えばＸ[1]〜Ｘ[4]）に応じて規定される。さらに詳述すると、信号生成部５４[1]は、パルスＰ1の前縁の時点を単位系列Ｕの第１番目のデータＸ（Ｘ[1]，Ｘ[5]，……）に応じて設定し、パルスＰ1の後縁の時点を単位系列Ｕの第２番目のデータＸ（Ｘ[2]，Ｘ[6]，……）に応じて設定する。また、信号生成部５４[2]は、パルスＰ2の前縁の時点を単位系列Ｕの第３番目のデータＸ（Ｘ[3]，Ｘ[7]，……）に応じて設定し、パルスＰ2の後縁の時点を単位系列Ｕの第４番目のデータＸ（Ｘ[4]，Ｘ[8]，……）に応じて設定する。
【００１７】
図３の変換部５２は、パルスＰ1およびＰ2を規定するためのパルス規定データ（ＤON1，ＤOFF1，ＤON2，ＤOFF2）を単位系列Ｕ内の４個のデータＸから生成する。パルス規定データＤONiは、パルスＰiの前縁（立上がり）の時点を規定するデータであり、パルス規定データＤOFFiは、パルスＰiの後縁（立下がり）の時点を規定するデータである。
【００１８】
パルス規定データ（ＤON1，ＤOFF1，ＤON2，ＤOFF2）の生成には２種類の変換関数Ｆ1およびＦ2が使用される。図４は、変換関数Ｆ1およびＦ2の内容を例示するグラフである。図４に示すように、変換関数Ｆ1は、データＸの数値が最小値（-x）である場合に関数値Ｆ1(X)がゼロとなり、データＸの数値の増加とともに関数値Ｆ1(X)が直線的に増加して、データＸの数値が最大値（x）である場合に関数値Ｆ1(X)が所定値ｐとなるように定義される。一方、変換関数Ｆ2は、データＸの数値が最小値（-x）である場合に関数値Ｆ2(X)が所定値ｐとなり、データＸの数値の増加とともに関数値Ｆ2(X)が直線的に減少して、データＸの数値が最大値(x)である場合に関数値Ｆ2(X)がゼロとなるように定義される。
【００１９】
図３の変換部５２は、単位系列Ｕの第１番目のデータＸ[1]を変換関数Ｆ1に代入した関数値Ｆ1(X[1])を所定値ｐから減算した数値（ｐ−Ｆ1(X[1])）をパルス規定データＤON1に設定し、単位系列Ｕの第２番目のデータＸ[2]を変換関数Ｆ1に代入した関数値Ｆ1(X[2])と所定値ｐとの加算値（ｐ＋Ｆ1(X[2])）をパルス規定データＤOFF1に設定する。さらに、変換部５２は、単位系列Ｕの第３番目のデータＸ[3]を変換関数Ｆ2に代入した関数値Ｆ2(X[3])を所定値ｐから減算した数値（ｐ−Ｆ2(X[3])）をパルス規定データＤON2に設定し、単位系列Ｕの第４番目のデータＸ[4]を変換関数Ｆ2に代入した関数値Ｆ2(X[4])と所定値ｐとの加算値（ｐ＋Ｆ2(X[4])）をパルス規定データＤOFF2に設定する。なお、以上においてはデータＸ[1]〜Ｘ[4]の単位系列Ｕを例示したが、他の単位系列Ｕ（例えばデータＸ[5]〜Ｘ[8]で構成される単位系列Ｕ）についても同様の規則によってパルス規定データ（ＤON1，ＤOFF1，ＤON2，ＤOFF2）が順次に生成される。
【００２０】
信号生成部５４[i]は、保持部６２A[i]および６２B[i]と計数部６４[i]と比較部６６A[i]および６６B[i]と波形生成部６８[i]とで構成される。保持部６２A[i]および６２B[i]には信号ＴRGiが供給される。図２に示すように、信号ＴRG1とＴRG2とは、位相差が180度でパルス周期ＴPと同周期の信号である。すなわち、信号ＴRG1は各単位期間Ｔ1の始点（終点）にて立下がり、信号ＴRG2は各単位期間Ｔ2の始点（終点）にて立下がる。図２に示すように、保持部６２A[i]は、変換部５２が生成したパルス規定データＤONiを信号ＴRGiの立下がりの時点で保持および出力する回路（ラッチ回路）である。同様に、保持部６２B[i]は、変換部５２が生成したパルス規定データＤOFFiを信号ＴRGiの立下がりの時点で保持および出力する。
【００２１】
図３の計数部６４[i]は計数値Ｃiを生成するカウンタである。図２に示すように、計数値Ｃiは、単位期間Ｔiの始点にてゼロに初期化されるとともに時間の経過とともに直線的に増加して単位期間Ｔiの終点で所定値２ｐに到達する。したがって、計数値Ｃiは、パルス周期ＴPを周期とする鋸歯状の波形を表す。
【００２２】
図５は、ひとつの単位期間Ｔi内における計数値Ｃiとパルス幅変調信号Ｓiとの関係を示すタイミングチャートである。比較部６６A[i]は、保持部６２A[i]が出力するパルス規定データＤONiと計数部６４[i]が出力する計数値Ｃiとを比較し、図５に示すように計数値Ｃiがパルス規定データＤONiの数値を超えた時点でセット信号ＰSETを出力する。一方、比較部６６B[i]は、保持部６２B[i]が出力するパルス規定データＤOFFiと計数部６４[i]が出力する計数値Ｃiとを比較し、図５に示すように計数値Ｃiがパルス規定データＤOFFiの数値を超えた時点でリセット信号ＰRESを出力する。
【００２３】
図３の波形生成部６８[i]は、比較部６６A[i]からセット信号ＰSETが出力された時点でパルス幅変調信号Ｓiをローレベルからハイレベルに変化させ（すなわちパルスＰiの前縁を形成し）、比較部６６B[i]からリセット信号ＰRESが出力された時点でパルス幅変調信号Ｓiをハイレベルからローレベルに変化させる（すなわちパルスＰiの後縁を形成する）。したがって、図５に示すように、パルスＰiは、単位期間Ｔiを２等分する時点ｔcからパルス規定データＤONiに応じた時間長だけ手前の時点を前縁とし、中点ｔcからパルス規定データＤOFFiに応じた時間長が経過した時点を後縁とした形状となる。
【００２４】
データＸの数値が大きいほどパルス規定データＤON1の数値（ｐ−Ｆ1(X)）は減少するから、データＸの数値が大きいほどパルスＰ1の前縁は手前の時点となる。また、データＸの数値が大きいほどパルス規定データＤOFF1の数値（ｐ＋Ｆ1(X)）は増加するから、データＸの数値が大きいほどパルスＰ1の後縁は遅延した時点となる。すなわち、単位系列Ｕの第１番目または第２番目のデータＸの数値が大きいほどパルス幅変調信号Ｓ1におけるパルスＰ1のパルス幅は増加する。例えば、単位系列ＵのデータＸ[1]およびＸ[2]の数値が最大値(x)である場合に関数値Ｆ1(X[1])およびＦ1(X[2])は所定値ｐとなるから（図４参照）、パルス規定データＤON1の数値（ｐ−Ｆ1(X[1])）はゼロに設定されるとともにパルス規定データＤOFF1の数値（ｐ＋Ｆ1(X[2])）は所定値２ｐに設定される。したがって、単位期間Ｔ1におけるパルス幅変調信号Ｓ1のデューティ比は100％となる。
【００２５】
一方、データＸの数値が大きいほどパルス規定データＤON2の数値（ｐ−Ｆ2(X)）は増加するから、データＸの数値が大きいほどパルスＰ2の前縁は遅延した時点となる。また、データＸの数値が大きいほどパルス規定データＤOFF2の数値（ｐ＋Ｆ2(X)）は減少するから、データＸの数値が大きいほどパルスＰ2の後縁は手前の時点となる。すなわち、単位系列Ｕの第３番目または第４番目のデータＸの数値が大きいほどパルス幅変調信号Ｓ2におけるパルスＰ2のパルス幅は減少する。例えば、単位系列ＵのデータＸ[3]およびＸ[4]の数値が最大値(x)である場合に関数値Ｆ2(X[3])およびＦ2(X[4])はゼロとなるから（図４参照）、パルス規定データＤON2の数値（ｐ−Ｆ1(X[3])）およびパルス規定データＤOFF2の数値（ｐ＋Ｆ2(X[4])）は何れも所定値ｐに設定される。したがって、単位期間Ｔ2におけるパルス幅変調信号Ｓ2のデューティ比は０％となる。
【００２６】
ところで、データＸの数値の大小とパルス幅の長短との関係がパルスＰ1とＰ2とで逆転しているとは言っても、例えば単位系列Ｕ内でデータＸの数値が大幅に変化した場合には、パルスＰ1およびＰ2の双方がハイレベルに遷移する（すなわちパルスＰ1とＰ2とが重複する）可能性がある。例えば、単位系列ＵのデータＸ[2]が充分に大きい数値であってデータＸ[3]が充分に小さい数値である場合、パルスＰ1およびＰ2の双方のパルス幅が増加して両者が重複する。図３の調整部５６は、以上のようなパルスの重複を回避するための手段である。すなわち、調整部５６は、パルスＰ1とＰ2とが重複する場合に、パルス幅変調信号Ｓ1およびＳ2の論理レベルを相違させる。例えば、調整部５６は、パルスＰ1およびＰ2の一方をハイレベルに維持するとともに他方を強制的にローレベルに変化させる。以上の構成によれば、駆動部２１のスイッチング素子ＳＷaと駆動部２２のスイッチング素子ＳＷaとが同時に導通する可能性が排除されるから、データ系列ＤTbの各データＸに応じて負荷回路３０を適切に駆動することが可能である。
【００２７】
以上に説明したように、パルス幅変調信号Ｓ1は、単位系列Ｕのうち前半の２個のデータＸをパルス幅変調したパルスＰ1を単位期間Ｔ1毎に配列した信号となり、パルス幅変調信号Ｓ2は、単位系列Ｕのうち後半の２個のデータＸをパルス幅変調したパルスＰ2を単位期間Ｔ2毎に配列した信号となる。したがって、１個のデータでパルス幅変調信号の１個のパルスのパルス幅が制御される構成と比較して、パルス幅変調信号Ｓ1およびＳ2の分解能（駆動電流ＩDRの電流量の刻み幅）を向上することが可能である。
【００２８】
また、以上のように単位系列Ｕの４個のデータＸがパルス周期ＴP内にてパルス幅変調されるから、図２に示すようにパルス周期ＴPはサンプリング周期Ｔnsの４周期分の時間長に設定される。換言すると、サンプリング周波数ｆnsを、パルス幅変調信号Ｓ1およびＳ2のパルス周期ＴPに対応した周波数（以下「キャリア周波数」という）ｆpの４倍に設定することができる。図６の部分(A)および部分(B)は、ノイズシェーピングフィルタ１２が出力するデータ系列ＤTbが表す信号成分ＣSと量子化雑音ＣNとの関係を示す概念図である。図６の部分(A)においては、サンプリング周波数ｆnsをキャリア周波数ｆpと同じ周波数に設定した従来の構成が想定され、図６の部分(B)においては、サンプリング周波数ｆnsをキャリア周波数ｆpの４倍に設定した本形態の構成が想定されている。同図に示すように、本形態においては、サンプリング周波数ｆnsの上昇によって、量子化雑音ＣNの分布する帯域が拡大する一方、量子化雑音ＣNの強度（特に信号成分ＣSの分布する帯域に重畳された量子化雑音ＣNの強度）は図６の部分(A)の場合の約1/4に低減される。したがって、駆動電流ＩDRの電流量のダイナミックレンジを充分に確保する（駆動電流ＩDRのＳＮ比を向上する）ことが可能である。
【００２９】
なお、以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下に例示する態様を組合わせてもよい。
【００３０】
（１）変形例１  
データ系列ＤTbの各データＸの数値と関数値Ｆ1(X)およびＦ2(X)との関係は図４の例示に限定されない。例えば、図７に示すように、データＸの数値が所定値（-x0）を下回る場合に関数値Ｆ1(X)がゼロとなり、データＸの数値が所定値(x0)を上回る場合に関数値Ｆ2(X)がゼロとなるように変換関数Ｆ1およびＦ2を定義してもよい。図７の態様においては、データＸの数値が所定値(-ｘ0)を下回る場合にはパルスＰ1のパルス幅がゼロとなり、データＸの数値が所定値ｘ0を上回る場合にはパルスＰ2のパルス幅がゼロとなる。したがって、負荷回路３０に流れる駆動電流ＩDRの電流量を抑制することが可能である。ただし、図７の態様においては、図８に例示するように、データＸの数値と駆動電流ＩDRの電流量（level）との関係が直線とならない。そこで、変換関数Ｆ1およびＦ2を図９のように定義することで、駆動電流ＩDRの電流量をデータＸの数値に応じて直線的に変化させる構成も好適に採用される。
【００３１】
（２）変形例２  
以上の形態においては、信号生成装置１０が２系統のパルス幅変調信号Ｓ1およびＳ2を生成したが、パルス幅変調信号Ｓの総数は適宜に変更される。図１０は、信号生成装置１０が３系統のパルス幅変調信号Ｓ1〜Ｓ3を生成する動作を説明するためのタイミングチャートである。データ系列ＤTbを区分した単位系列Ｕは６個のデータＸ（Ｘ[1]〜Ｘ[6]）を含む。パルス幅変調信号Ｓ1およびＳ2は、単位系列Ｕ内のデータＸ[1]〜Ｘ[4]に応じて前述の形態と同様に生成される。一方、パルス幅変調信号Ｓ3のパルスＰ3は、単位系列Ｕ内の第５番目のデータＸ[5]に応じて前縁の時点が設定されるとともに第６番目のデータＸ[6]に応じて後縁の時点が設定される。以上の構成によれば、サンプリング周期Ｔnsをパルス周期ＴPに対してさらに短縮することが可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態に係るＤ級増幅装置の構成を示すブロック図である。
【図２】パルス幅変調回路の動作を説明するためのタイミングチャートである。
【図３】パルス幅変調回路の構成を示すブロック図である。
【図４】変換部が使用する変換関数の内容を示すグラフである。
【図５】計数値とパルスとの関係を示すタイミングチャートである。
【図６】本形態による効果を説明するための概念図である。
【図７】変形例に係る変換関数の内容を示すグラフである。
【図８】変形例に係るデータと駆動電流の電流量との関係を示すグラフである。
【図９】変形例に係る変換関数の内容を示すグラフである。
【図１０】変形例に係るパルス幅変調回路の動作を示すタイミングチャートである。
【符号の説明】
【００３３】
１００……Ｄ級増幅装置、１０……信号生成装置、１２……ノイズシェーピングフィルタ、１４……パルス幅変調回路、２０……駆動装置、２１，２２……駆動部、３０……負荷回路、５２……変換部、５４[1]，５４[2]……信号生成部、５６……調整部、６２A[1]，６２B[1]，６２A[2]，６２B[2]……保持部、６４[1]，６４[2]……計数部、６６A[1]，６６B[1]，６６A[2]，６６B[2]……比較部、６８[1]，６８[2]……波形生成部。
【図１】
0005141182.tif 000002
【図２】
0005141182.tif 000003
【図３】
0005141182.tif 000004
【図４】
0005141182.tif 000005
【図５】
0005141182.tif 000006
【図６】
0005141182.tif 000007
【図７】
0005141182.tif 000008
【図８】
0005141182.tif 000009
【図９】
0005141182.tif 000010
【図１０】
0005141182.tif 000011