(57)【特許請求の範囲】
【請求項１】
保護対象の半導体素子と並列に接続されて、過電圧から該半導体素子を保護するスナバ回路であって、
前記スナバ回路は、所定電圧の直流電圧源と、
その両端に印加される電圧が高くなるとその静電容量が減少する一方、印加される電圧が低くなると静電容量が増加する可変容量コンデンサと
が直列に接続された直列回路を具備し、
前記直流電圧源は、前記可変容量コンデンサより静電容量が大きい静電容量を有するコンデンサと、
このコンデンサを所定電圧に充電する充電手段と
を備えることを特徴とするスナバ回路。
【請求項２】
前記直流電圧源は、前記半導体素子に印加される直流電圧の最大値と略等しい電圧を出力するものである請求項１に記載のスナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に加わる過電圧から、この半導体素子を保護するスナバ回路に関する。
【背景技術】
【０００２】
従来、半導体素子を用いた電力変換装置において、スイッチング動作時に生じる過電圧から、半導体素子を保護するスナバ回路が知られている（例えば、特許文献１を参照）。
この種のスナバ回路には、最も簡易な回路の一つとして抵抗器（制動抵抗器）とコンデンサとを直列に接続した直列回路を保護対象素子の半導体素子と並列に接続したＲＣスナバ回路がある。このＲＣスナバ回路は、特に図示しないが保護対象素子の半導体素子（例えば、ＩＧＢＴ）と並列に接続される。そしてＩＧＢＴに過電圧が生じた場合、ＲＣスナバ回路は、この過電圧の原因となる電流を分流させて過電圧を抑制する。
例えば図６には、ＲＣスナバ回路が適用されたＤＣ−ＤＣコンバータを示す。この図に示されるＤＣ−ＤＣコンバータは、電源側である一次側と、負荷側である二次側とを分離する変圧器Ｔ（絶縁変圧器）を備え、直流電源１の電力をスイッチング素子によって高速でスイッチングし、変圧器Ｔの一次巻線Ｔ1に与える。ちなみにスイッチング素子ＱをＭＯＳＦＥＴで構成した場合、直流電源１と一次巻線Ｔ1とが接続される電流ラインには、ＭＯＳＦＥＴ（Ｑ）が直列に介装される。具体的には、一次巻線Ｔ1の一端（図６では、一次巻線Ｔ1の巻始め：黒丸で表示）が直流電源１の正極に、他端（一次巻線Ｔ1の巻終り）がＭＯＳＦＥＴ（Ｑ）を介して直流電源１の負極に接続される。そしてＭＯＳＦＥＴ（Ｑ）のドレインは一次巻線Ｔ1に、ソースは直流電源１にそれぞれ接続される。
【０００３】
またツェナダイオードＺDとダイオードＤ1との互いのカソードを接続した直列回路が構成され、ツェナダイオードＺDのアノードは、直流電源１の正極と接続されている一次巻線Ｔ1に、ダイオードＤ1は、ＭＯＳＦＥＴ（Ｑ）のドレインと接続されている一次巻線Ｔ1にそれぞれ接続される。
このように構成されたＤＣ−ＤＣコンバータは、ＭＯＳＦＥＴ（Ｑ）がオンしているとき、一次巻線Ｔ1の巻終りに対して巻始めは正の電圧をもつ。次いでＭＯＳＦＥＴ（Ｑ）をオフすると、一次巻線Ｔ1に蓄えられた電磁エネルギーによって誘起された電流が一次巻線Ｔ1の巻終りからダイオードＤ1からツェナダイオードＺDを通り、一次巻線Ｔ1の巻始めに至る経路に流れる。このとき一次巻線Ｔ1に生じる電圧は、ＭＯＳＦＥＴ（Ｑ）がオンの状態と極性が逆になる。
つまりＭＯＳＦＥＴ（Ｑ）のスイッチング動作を行うことで、一次巻線Ｔ1の両端には極性が時間的に変化する電圧、すなわち交流が生じる。ちなみにＭＯＳＦＥＴ（Ｑ）のスイッチング動作の周期（スイッチング周波数）は、変圧器Ｔの小型化、騒音防止の観点から数十kHz以上とするのが一般的である。なお図６には、ＭＯＳＦＥＴ（Ｑ）のゲートに接続されて、このＭＯＳＦＥＴ（Ｑ）を制御するオン・オフ制御回路を図示していない。
【０００４】
一方、変圧器Ｔの二次側巻線（以下、二次巻線Ｔ2と称する）には、二次電圧をダイオードＤ2で整流した後、負荷ＲLに至る電流ラインに直列に介装された直流リアクトルＤＣＬおよび、負荷ＲLと並列に接続されたコンデンサＣ3による平滑回路が設けられている。
この図において平滑回路の二次巻線Ｔ2側に並列に接続されたダイオードＤ3は、還流ダイオードまたはフリーホイリングダイオードと呼ばれる。このダイオードＤ3は、スイッチング素子Ｑがオフされたとき、直流リアクトルＤＣＬ、負荷ＲLおよびダイオードＤ3で形成される閉回路に沿う電流経路を形成する。つまりダイオードＤ3は、直流リアクトルＤＣＬに蓄えら得た電磁エネルギーを負荷ＲLに与え、負荷ＲLに印加される電圧を一定にする役割を担っている。
またダイオードＤ3には、ＲＣスナバ回路２が並列に接続されている。このスナバ回路２は、スナバキャパシタＣと抵抗器Ｒとを直列に接続した直列回路として構成される。そして、このスナバ回路２がダイオードＤ3と並列に接続される。
このＲＣスナバ回路２は、保護対象のダイオードＤ3に印加される過電圧を効果的に抑制するためダイオードＤ3に存在する寄生容量Ｃｐに比べてスナバキャパシタＣの静電容量を十分大きく（例えば１０倍程度）している。
【０００５】
このように構成されたＤＣ−ＤＣコンバータにおいて、まずＲＣスナバ回路２を設けなかった場合を考察する。
ＤＣ−ＤＣコンバータのＭＯＳＦＥＴ（Ｑ）がスイッチング動作すると、図７（ａ）に示すように二次巻線Ｔ2にステップ状の電圧が誘起される。このとき二次巻線Ｔ2に誘起される起電力を［Ｅ］とする。変圧器Ｔの二次巻線Ｔ2には、漏れリアクタンスＬｅが存在するので、二次巻線Ｔ2にステップ状の電圧が生じると、漏れリアクタンスＬｅと寄生容量Ｃｐとによる電圧振動が生じる。この電圧振動によって寄生容量Ｃｐの両端の電圧は、図７（ｂ）に示すように二次巻線Ｔ2に誘起される起電力［Ｅ］の２倍［２Ｅ］まで達する。したがってダイオードＤ3は、この電圧に耐えるだけの高い耐電圧を有する素子を選定する必要がある。
そこで保護対象のダイオードＤ3と並列にＲＣスナバ回路２を接続し、上述した過電圧からダイオードＤ3を保護するとともに、過剰に高い耐電圧のダイオードＤ3を不要としている。ちなみにスナバ回路２を構成する抵抗器Ｒは、二次巻線Ｔ2に存在する漏れリアクタンスＬｅとスナバキャパシタＣとの間に生じる共振現象を抑制する共振抑制素子（制動抵抗器）として作用する。
【特許文献１】特開平９−５６１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したＲＣスナバ回路において保護対象の半導体素子に印加される過電圧の電圧抑制効果を高めるには静電容量の大きいスナバキャパシタＣを用いればよい。しかしながら、静電容量の大きなスナバキャパシタＣを有するスナバ回路をスイッチング周波数が高い回路に適用した場合、制動抵抗Ｒで生じる電力損失が大きくなるという問題がある。これはＲＣスナバ回路の損失は、スナバキャパシタＣの静電容量に比例し、印加電圧の２乗に比例して増加するからである。
あるいは前述した特許文献１に記載の電力変換装置には、直流電圧源と見なせるクランプコンデンサと、可変容量コンデンサとを組み合わせたスナバ回路が開示されている。しかしながらこのスナバ回路は、可変容量コンデンサで吸収したエネルギーをクランプコンデンサで受とり、そしてこのエネルギーを直流電源に回生するものであって、回生先となる直流電圧源が存在しない回路部分には適用できないという問題があった。
本発明のスナバ回路は、上述した事情を解決するべくなされたものであり、その目的とするところは、簡単な回路でありながら電圧抑制効果が高く、電力損失が少ないだけでなくスナバエネルギーの回生先となる直流電圧源が存在しない回路部分にも適用可能なスナバ回路を提供することにある。
【課題を解決するための手段】
【０００７】
上述した目的を達成するべく本発明のスナバ回路は、保護対象の半導体素子と並列に接続されて、過電圧から該半導体素子を保護するスナバ回路であって特に、
前記スナバ回路は、所定電圧の直流電圧源と、その両端に印加される電圧が高くなるとその静電容量が減少する一方、印加される電圧が低くなると静電容量が増加する可変容量コンデンサとが直列に接続された直列回路を具備し、前記直流電圧源は、所定容量のコンデンサと、このコンデンサを所定電圧に充電する充電手段とを備えて構成される。特にこの直流電圧源を構成する前記コンデンサの静電容量は、前記可変容量コンデンサの静電容量よりも大きいことを特徴としている。
また、上記直流電圧源は、前記半導体素子に印加される直流電圧の最大値と略等しい電圧を出力するものとして構成される。
上述のスナバ回路は、保護対象の半導体素子に印加される電圧が低いとき、前記直流電圧源が出力する電圧と、前記可変容量コンデンサの電圧が略等しい。このため可変容量コンデンサの静電容量は、小さくなる。したがって充放電による損失を低減する作用が得られる。逆に保護対象の半導体素子に印加される直流電圧が高く、ほぼ最大電圧のとき、直流電圧源の電圧は、該半導体素子の電圧と略等しい一方、可変容量コンデンサの電圧は、ほぼ零になる。このため可変容量コンデンサの静電容量は、大きくなり、保護対象の半導体素子に加わる過電圧の抑制効果を高める作用が得られる。
【０００８】
また上述のスナバ回路は、直流電圧源にコンデンサと、これを充電する充電手段、例えば整流用ダイオード等を用いて保護対象の半導体素子に印加される直流電圧の最大値と略等しい電圧にコンデンサを充電しつつ、その放電を防止する構成としているので、簡易な回路構成でありながら直流電圧源を実現でき、上述の作用を得ることができる。
【発明の効果】
【０００９】
上述したように本発明のスナバ回路によれば、保護対象の半導体素子に印加される直流電圧の最大値と略等しい電圧を出力する直流電圧源と、その両端に印加される電圧によって静電容量が変化する可変容量コンデンサとを直列に接続した構成としているので半導体素子の電圧が高いとき、可変容量コンデンサに印加される電圧がほぼ零、すなわちその静電容量が大きくなり、それゆえ、保護対象の半導体素子に印加される過電圧を効果的に抑制することができる。
また本発明のスナバ回路に係る直流電圧源は、所定容量のコンデンサと、このコンデンサを所定電圧に充電する充電手段とから構成され、特に、この直流電圧源を構成するコンデンサの静電容量を可変容量コンデンサの静電容量より大きいものとして構成している。より具体的に本発明のスナバ回路における充電手段は、前記スナバ回路に電圧が印加されているときは、直流電圧源を構成するコンデンサを充電し、前記スナバ回路に電圧が印加されていないときには、前記可変容量コンデンサに蓄えられた電荷を例えば抵抗器（放電手段）によって放電している。よって本発明のスナバ回路は、簡易な回路構成でありながら保護対象の半導体素子に印加される過電圧を効果的に抑制するだけでなく、充放電に伴う損失を抑えることができる。
【００１０】
つまり本発明のスナバ回路における直流電圧源を構成するコンデンサは、整流素子を介して保護対象の半導体素子に印加される電圧のピーク値に充電されるとともに、その放電が整流素子によって制限されるので高周波電流に対して直流電圧源と見なすことができる。したがって本発明のスナバ回路は、上述した特許文献１に記載される電力変換装置と異なり、直流電圧源を構成するコンデンサが単に直流バイアスを与えているのみであってエネルギーの授受には関与していない。このため本発明のスナバ回路は、スナバエネルギーの回生先となるべき直流電圧源をもたない回路部分にも適用可能である等の実用上多大なる効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について添付図面を参照しながら説明する。なお、図１，２，４，５は、本発明の一実施形態に係るスナバ回路を例示するものであって、これらの図によって限定されるものではない。
【実施例１】
【００１２】
さて図１は本発明の実施例１に係るスナバ回路を示すものであって、図中、図１と同一の符号を付した部分は同一物を表わし、基本的な構成は、図６に示す従来のものと同様であるので、その説明を省略する。
この実施例１は、本発明のスナバ回路をＤＣ−ＤＣコンバータに適用したものである。
図１において保護対象のダイオードＤ3には、スナバ回路１０が並列に接続される。このスナバ回路１０は、その両端に印加される電圧が高くなるとその静電容量が減少し、逆に印加される電圧が低くなるとその静電容量が増加する可変容量コンデンサＣ1と、この可変容量コンデンサＣ1より静電容量が大きい所定の静電容量を有するコンデンサＣ2および可変容量コンデンサＣ1に蓄えられた電荷を放電する抵抗器Ｒ1が直列に接続される。
また、ダイオードＤ3の通流方向と逆方向に接続されたダイオードＤ4は、可変容量コンデンサＣ1と抵抗器Ｒ1とで構成される直列回路に並列に接続される。
概略的には上述したように構成されたＤＣ−ＤＣコンバータ回路において、本発明のスナバ回路が特徴とするところは、その両端に印加される電圧が高くなるとその静電容量が減少し、逆に印加される電圧が低くなるとその静電容量が増加する可変容量コンデンサを用いた点にある。
【００１３】
この可変容量コンデンサは、例えばセラミックコンデンサの一種や、半導体の寄生キャパシタンスとして知られている。またこの可変容量コンデンサは、図２の電圧−静電容量特性図に示されるように、その両端に印加される電圧が低いときには、静電容量（キャパシタンス）が大きくなる一方、印加される電圧が高くなると静電容量が小さくなるという特性を備えている。
このような特徴ある本発明のスナバ回路について、より詳細に説明する。
保護対象の半導体素子であるダイオードＤ3に電圧Ｖが印加されると、スナバ回路１０のコンデンサＣ2は、ダイオードＤ4を介して電圧Ｖに略等しい電圧に充電される。このときコンデンサＣ2に蓄えられた電荷は、ダイオードＤ4によって放電が阻止される。したがってコンデンサＣ2の両端の電圧Ｖs2は、ほぼ電圧Ｖに近い一定値を保つ。このためコンデンサＣ2は、高周波電流に対して直流電圧源とみなすことができる。
ちなみにコンデンサＣ2には、別の充放電回路として抵抗器Ｒ1と可変容量コンデンサＣ1とが接続されている。しかし抵抗器Ｒ1と可変容量コンデンサＣ1には、直流電流が流れ得ないのでコンデンサＣ2の電圧値を変化させることはない。
またこのスナバ回路２において、コンデンサＣ2と可変容量コンデンサＣ1は、電気的に直列に接続された状態にある。したがってこれらコンデンサＣ1，Ｃ2の合成静電容量Ｃ０は、コンデンサＣ2の静電容量をＣｓ２、可変容量コンデンサＣ1の静電容量をＣｓ１とすれば、
Ｃ０＝１／｛（１／Ｃｓ１）＋（１／Ｃｓ２）｝
となる。
【００１４】
ところで本発明のスナバ回路において直流電圧源を構成するコンデンサＣ2の静電容量Ｃｓ２は、可変容量コンデンサＣ1の静電容量Ｃｓ１に対して十分大きくとっている。このため合成静電容量Ｃ０は、近似的に
Ｃ０≒Ｃｓ２
と見なすことができる。
ここに可変容量コンデンサＣ1の両端の電圧Ｖs1は、コンデンサＣ2両端の電圧Ｖs2と、保護対象のダイオードＤ3における両端の電圧Ｖとの差電圧に等しい。すなわち可変容量コンデンサＣ1の両端の電圧Ｖs1は、
Ｖs1＝Ｖs2−Ｖ
である。
一方、上述したようにコンデンサＣ2の両端の電圧Ｖs2は、ほぼダイオードＤ3の両端の電圧Ｖに等しい。したがってダイオードＤ3の両端の電圧Ｖが［０Ｖ］のときは、
Ｖs2＝Ｖs1
となる。このとき可変容量コンデンサＣ1に印加される電圧が高くなるので、図２の電圧−静電容量特性図からわかるようにその静電容量Ｃｓ１は、小さな値となる。よって本発明のスナバ回路は、保護対象のダイオードＤ3に電圧が印加されるタイミングで可変容量コンデンサＣ1の静電容量Ｃｓ１が小さくなるため充放電による損失を抑えることができる。
【００１５】
一方、スナバ回路１０が電圧抑制効果を発揮すべきダイオードＤ3の両端の電圧Ｖがピーク値になる近傍では、上述したように可変容量コンデンサＣ1に印加される電圧が低くなるので、その静電容量Ｃｓ１は、大きくなる。したがって、これらコンデンサＣ1，Ｃ2の合成静電容量Ｃ０が大きくなるので本発明のスナバ回路は、高い電圧抑制効果を得ることができる。
ここで本発明のスナバ回路が、前述した従来のＲＣスナバ回路に比べて高い電圧抑制効果が得られる点をより詳細に説明する。
まず、図６に示す従来のＤＣ−ＤＣコンバータにおいて、従来のＲＣスナバ回路を適用したときを考察する。
変圧器Ｔの二次巻線Ｔ2に起電力Ｅが発生した直後、スナバキャパシタＣは、充電されていないためその電圧は［０Ｖ］である。よって、漏れリアクタンスＬeの両端には、起電力Ｅに等しい電圧が印加され、図３に示すようにＲＣスナバ回路に流れる電流Ｉｓが増加する。この電流Ｉｓの増加率は、スナバキャパシタＣの充電に伴い減少するものの、保護対象の半導体素子（ダイオードＤ3）の電圧Ｖが起電力Ｅを上回るまで続く。また、抵抗器Ｒの制動作用を無視すると、ＬＣ共振の原理から電流Ｉｓのピーク値Ｉｐは、
Ｉｐ＝Ｅ・（Ｃｓ／Ｌ）1/2・・・（１）
で求めることができる。この式において、Ｌは、漏れリアクタンスＬeのインダクタンス、Ｃｓは、スナバキャパシタＣの静電容量である。なお、ここではダイオードＤ3に存在する寄生容量Ｃpの作用は、スナバキャパシタＣの静電容量Ｃｓに比べて十分小さいものとして無視する。
【００１６】
そしてダイオードＤ3の両端における電圧Ｖが起電力Ｅを上回ると、漏れリアクタンスＬeに印加される電圧の極性が逆転して電流Ｉｓは減少する。しかしダイオードＤ3の両端の電圧Ｖは、漏れリアクタンスＬeが保有するエネルギーがすべてスナバキャパシタＣに移行し、電流Ｉｓが［０Ａ］になるまで増加し続ける。したがって上述したように抵抗器Ｒの制動作用を無視すると、ダイオードＤ3両端における電圧Ｖの起電力Ｅに対する増加分△Ｖは、
△Ｖ＝Ｉｐ・（Ｌ／Ｃｓ）1/2
となる。つまりこの場合、［△Ｖ＝Ｅ］となり、ダイオードＤ3の両端における電圧Ｖの
ピーク値は、起電力Ｅの２倍程度に達する。このため、ダイオードＤ3は、高い耐電圧を有する必要がある。
次に本発明のスナバ回路をＤＣ−ＤＣコンバータに適用した場合を考察する。ここでは理解をしやすくするため、近似的にダイオードＤ3の両端における電圧Ｖが変圧器Ｔの二次巻線Ｔ2に生じる起電力Ｅを超えたとき、可変容量コンデンサＣ1の静電容量Ｃｓ１が増加し始めるものとする。また、ダイオードＤ3の両端の電圧Ｖが起電力Ｅに達する前の静電容量Ｃｓ１は、前述したスナバキャパシタＣの１／４の静電容量であるとする。
【００１７】
さて、スナバ回路１０に流れる電流Ｉｓは、ダイオードＤ3の両端における電圧Ｖの増加が速いため抑制される。したがって、電流Ｉｓのピーク値Ｉｐは、式（１）から導かれるようにＲＣスナバ回路の１／２となる。
次いでダイオードＤ3の両端の電圧Ｖが起電力Ｅを超えると、可変容量コンデンサＣ1の静電容量Ｃｓ１は、増加し始め、最終的にスナバキャパシタＣと同じ静電容量Ｃｓに達する。このときスナバ回路１０に流れる電流Ｉｓのピーク値Ｉｐは、図４に示すように小さい。このためダイオードＤ3の両端における電圧Ｖを起電力Ｅに対する増加分△Ｖとし
て示せば、ＲＣスナバ回路に比べてその増加分△Ｖは、小さくなることが理解できる。つ
まり電圧のピーク値が低くなることによってスナバ回路１０に蓄積されるエネルギーが小さくなり、それゆえ最終的に制動抵抗Ｒ等で消費されるエネルギーは、小さくなることがわかる。
かくして本発明の実施例１に係るスナバ回路は、抵抗器Ｒ1と直列に接続されるコンデンサに可変容量コンデンサＣ1を用いているので、保護対象の半導体素子に印加される電圧が低いとき可変容量コンデンサＣ1の静電容量は、小さくなり充放電による損失を抑えることが可能となる。また保護対象の半導体素子の電圧が高いとき、可変容量コンデンサＣ1の電圧は、ほぼ零になるので、その静電容量が大きくなる。それゆえ、本発明のスナバ回路は、効果的に半導体素子に印加される過電圧を抑制することができる。
【００１８】
なお、本発明のスナバ回路は、回路の損失成分に抵抗器Ｒ1の役割を代行させることで上述した抵抗器Ｒ1を省略し、いわゆるＣスナバ回路として構成することもできる。あるいは直流電圧源を構成するコンデンサは、所定の静電容量を有する固定容量コンデンサでもよいし、印加される電圧によってその静電容量が変化する可変容量コンデンサのいずれでもかまわない。これは本発明において直流電圧源を構成するコンデンサは、最初の１回を除いて充放電動作を行わないため、たとえコンデンサの静電容量が変化したとしても本発明におけるスナバ回路の作動に影響を与えないからである。
【実施例２】
【００１９】
次に本発明の実施例２に係るスナバ回路について図５を参照しながら説明する。この実施例２が上述した実施例１と異なるところは、２個の半導体スイッチング素子を用いて構成したプッシュ・プル型ＤＣ−ＤＣコンバータに本発明に係るスナバ回路を適用した点にある。
さて、図５においてＴは、電源側と負荷側とを絶縁する変圧器（絶縁変圧器）Ｔである。この変圧器Ｔの一次巻線Ｔ1および二次巻線Ｔ2は、それぞれ中間タップを備える。
一次巻線Ｔ1の巻始めおよび巻終りには、２つのＭＯＳＦＥＴ（Ｑ1，Ｑ2）のドレインが接続される。そしてこれらＭＯＳＦＥＴ（Ｑ1，Ｑ2）のソースは、互いに直流電源１の負極に接続される。そして直流電源１の正極は、一次巻線Ｔ1の中間タップに接続される。
一方、二次巻線Ｔ2の巻始めおよび巻終りには、コンデンサＣ4を充電するための２個の整流用ダイオードＤ1，Ｄ2のアノードがそれぞれ接続される。また二次巻線Ｔ2の中間タップには、負荷ＲLに至る直流リアクトルＤＣＬが直列に介装されている。一方、負荷ＲLの他端には、二つのダイオードＤ3，Ｄ4のアノードが接続される。この二つのダイオードＤ3，Ｄ4のカソードは、それぞれ二次巻線Ｔ2の巻始めおよび巻終りにそれぞれ接続される。これらのダイオードＤ3，Ｄ4は、整流ダイオードであると同時にＭＯＳＦＥＴ（Ｑ1，Ｑ2）が共にオフしたときには還流ダイオードの役割を担う。なお、負荷ＲLの両端には、平滑用コンデンサＣ3が並列に接続される。
【００２０】
また実施例１で説明した直流電圧源とみなせるコンデンサＣ4の一端は、２個の整流用ダイオードＤ1，Ｄ2のカソードと接続され、その他端は、ダイオードＤ3，Ｄ4のアノードにそれぞれ接続される。
そして可変容量コンデンサＣ1，Ｃ2は、それぞれ制動抵抗器の機能を司る抵抗器Ｒ1，Ｒ2と接続された直列回路を構成し、それぞれ２個の整流用ダイオードＤ1，Ｄ2のカソードと、二つのダイオードＤ3，Ｄ4のカソードとの間に接続される。
このように構成されたプッシュ・プル型ＤＣ−ＤＣコンバータは、２個のＭＯＳＦＥＴ（Ｑ1，Ｑ2）を排他的にオン・オフ制御することによって変圧器Ｔの二次巻線Ｔ2に電圧を生じさせる。この電圧は、二つの整流用ダイオードＤ1，Ｄ2によって整流された後、直流リアクトルＤＣＬおよび平滑用コンデンサＣ3とによって平滑されて負荷ＲLに与えられる。
かくして本発明の実施例２に係るスナバ回路は、還流ダイオード（保護対象の半導体素子）の役割を担う二つのダイオードＤ3，Ｄ4に印加される電圧が高いときは、上述した実施例１と同様に可変容量コンデンサＣ1，Ｃ2の静電容量が大きくなるので、高い電圧抑制効果を得ることができる。また本発明の実施例２に係るスナバ回路は、二つのダイオードＤ3，Ｄ4に印加される電圧が低いときには、可変容量コンデンサＣ1，Ｃ2の静電容量が小さくなるので充放電による損失を少なく抑えることができる等の実用上多大なる効果を奏する。
【００２１】
尚、本発明のスナバ回路は、上記した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えても勿論かまわない。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１に係るスナバ回路を適用したＤＣ−ＤＣコンバータの概略構成を示す回路図。
【図２】図１に示す本発明のスナバ回路に適用される可変容量コンデンサの電圧−静電容量（キャパシタンス）特性を示すグラフ。
【図３】従来のＲＣスナバ回路に流れる電流と保護対象半導体素子の電圧変化を示すグラフ。
【図４】図１に示す本発明のスナバ回路に流れる電流と保護対象半導体素子の電圧変化を示すグラフ。
【図５】本発明の実施例２に係るスナバ回路を適用したＤＣ−ＤＣコンバータの概略構成を示す回路図。
【図６】従来のＲＣスナバ回路が適用されるＤＣ−ＤＣコンバータの概略構成を示す回路図。
【図７】図６に示すＲＣスナバ回路を適用したＤＣ−ＤＣコンバータにおける変圧器の二次側電圧と保護対象の半導体素子に印加される電圧との関係を示すグラフ。
【符号の説明】
【００２３】
１０  スナバ回路
Ｃ1    可変容量コンデンサ
Ｃ4    平滑用コンデンサ
Ｄ4    ダイオード
Ｒ1    抵抗器
【図１】
0005151286.tif 000002
【図２】
0005151286.tif 000003
【図３】
0005151286.tif 000004
【図４】
0005151286.tif 000005
【図５】
0005151286.tif 000006
【図６】
0005151286.tif 000007
【図７】
0005151286.tif 000008