(57)【特許請求の範囲】
【請求項１】
直流入力電圧の電圧端子にトランスの１次巻線を介して接続されたスイッチング素子と、
前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す整流平滑回路と、
前記スイッチング素子のオン／オフを制御する制御回路と、
所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、
前記制御回路は、前記直流入力電圧に重畳するリップル電圧の波高値を検出し、該波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記直流入力電圧に重畳するリップル電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、
出力端子が前記遅延回路の入力端子に接続され且つ負荷が過負荷状態か否かを検出し負荷の過負荷状態を検出したとき前記遅延回路へタイマーセット信号を出力する過負荷検出回路を備え、
前記制御回路は、前記過負荷検出回路からの前記タイマーセット信号に基づき過負荷状態の検出期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とするスイッチング電源装置。
【請求項２】
交流電源の交流電圧を整流平滑して直流入力電圧を出力する入力整流平滑回路と、
前記入力整流平滑回路の出力端にトランスの１次巻線を介して接続されたスイッチング素子と、
前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す出力整流平滑回路と、
前記スイッチング素子のオン／オフを制御する制御回路と、
所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、
前記制御回路は、前記交流電源の交流電圧の波高値を検出し、前記交流電圧の波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記交流電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、
出力端子が前記遅延回路の入力端子に接続され且つ負荷が過負荷状態か否かを検出し負荷の過負荷状態を検出したとき前記遅延回路へタイマーセット信号を出力する過負荷検出回路を備え、
前記制御回路は、前記過負荷検出回路からの前記タイマーセット信号に基づき過負荷状態の検出期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とするスイッチング電源装置。
【請求項３】
直流入力電圧の電圧端子にトランスの１次巻線を介して接続されたスイッチング素子と、
前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す整流平滑回路と、
前記スイッチング素子のオン／オフを制御する制御回路と、
所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、
前記制御回路は、前記直流入力電圧に重畳するリップル電圧の波高値を検出し、該波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記直流入力電圧に重畳するリップル電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、
前記遅延回路のカウンタ出力信号を出力するデジタル出力端子に接続された発振器を備え、
前記発振器は、前記遅延回路からのカウンタ出力信号に応じて、生成される信号の発振周波数をカウンタ出力信号の周期毎に段階的に変化させることを特徴とするスイッチング電源装置。
【請求項４】
交流電源の交流電圧を整流平滑して直流入力電圧を出力する入力整流平滑回路と、
前記入力整流平滑回路の出力端にトランスの１次巻線を介して接続されたスイッチング素子と、
前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す出力整流平滑回路と、
前記スイッチング素子のオン／オフを制御する制御回路と、
所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、
前記制御回路は、前記交流電源の交流電圧の波高値を検出し、前記交流電圧の波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記交流電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、
前記遅延回路のカウンタ出力信号を出力するデジタル出力端子に接続された発振器を備え、
前記発振器は、前記遅延回路からのカウンタ出力信号に応じて、生成される信号の発振周波数をカウンタ出力信号の周期毎に段階的に変化させることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源のアブノーマル試験であるブラウン・アウト試験（交流電圧を定格電圧からゆっくり下降させる試験）やブラウン・イン試験（交流電圧を低電圧から定格電圧までゆっくり上昇させる試験）、あるいは劣悪な電源の事情により交流入力端子に低電圧が印加された際にスイッチング素子のオンデューティが過度に広がりスイッチング素子が破壊するのを防ぐために、交流電圧の波高値を正確に検出し、交流電圧が低い時にスイッチング動作を停止することでスイッチング素子の保護を行うスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置として、ＡＣ／ＤＣコンバータの交流電圧が低くオンデューティ幅が過度に広がった際のスイッチング素子の破壊防止対策を行うものがある。この装置は、入力電圧を検出し、入力電圧がしきい値未満となった時に低入力状態と判断し、スイッチング素子のオン動作を停止することでスイッチング素子の保護を行う。
【０００３】
図９は従来のスイッチング電源装置の一例を示す回路図である。図９に示すスイッチング電源装置は、入力整流平滑回路１０、トランス２０、１次巻線２１、ドライブ巻線２３、起動回路３０、整流平滑回路４０、低電圧誤動作防止回路５０、基準電圧回路６０、帰還制御回路７０、スイッチング素子８０、電流検出抵抗９０、ローパスフィルタ（ＬＰＦ）１００、第１発振器１１０、ＰＷＭ制御回路１３０、ノア回路１４０ａ、ドライブ回路１５０、コンパレータ１６０、低入力保護回路２００ｂ、遅延回路２１０ａ、整流平滑回路１７０、出力電圧検出回路１８０、負荷回路１９０を有している。
【０００４】
トランス２０の１次巻線２１の一端には、起動回路３０及び整流平滑回路４０を介してトランス２０のドライブ巻線２３が接続されている。
【０００５】
低入力保護回路２００ｂは、ブラウン・アウト試験やブラウン・イン試験、あるいは劣悪な電源の事情により交流入力端子に低電圧が印加された際にスイッチング素子８０のオンデューティが過度に広がりスイッチング素子８０が破壊するのを防ぐ。
【０００６】
低入力保護回路２００ｂは、直流入力電圧Ｖ２を分圧する分圧抵抗２０１，２０２と、直流入力電圧Ｖ２に重畳される交流リップル電圧を平均化するコンデンサ２０８と、直流入力分圧電圧Ｖ１６としきい値Ｖ１７とを比較するコンパレータ２０３とを有する。
【０００７】
図１０に示すタイミングチャートを用いて各部の構成及び動作を説明する。入力整流平滑回路１０は、交流電源の交流電圧Ｖ１をダイオード１１〜１４で整流し平滑コンデンサ１５で平滑して直流入力電圧Ｖ２をトランス２０の１次巻線２１を介してスイッチング素子８０に供給する。
【０００８】
スイッチング素子８０は、オン／オフすることにより直流入力電圧Ｖ２を交流電圧に変換しトランス２０の１次側から２次側にエネルギーを伝達する。整流平滑回路１７０は、トランス２０の２次巻線２２に発生した電圧を整流平滑して負荷１９０に電力を供給する。
【０００９】
起動回路３０は、直流入力電圧Ｖ２が上昇して該電圧Ｖ２がツェナーダイオード３１のブレークダウン電圧ＶBDに達すると、ツェナーダイオード３１がブレークダウンし、起動電流Ｉ５が流れる。整流平滑回路４０は、起動電流Ｉ５によりコンデンサ４２を充電し、電源電圧Ｖ３を上昇させる。
【００１０】
基準電圧回路（ＲＥＧ）６０は、電源電圧Ｖ３が低電圧誤動作防止回路５０の第１しきい値Ｖ２５ａに達すると動作して、基準電圧Ｖ４を各回路ブロックへ供給すると同時に、起動回路３０内のスイッチ３３をオフすることで、起動電流Ｉ５を停止させる。
【００１１】
次に、交流電圧Ｖ１を低い状態（電源停止状態）から上昇させる時の動作について説明する。電源停止状態では、直流入力電圧Ｖ２には負荷１９０による交流リップル電圧成分が殆どない。
【００１２】
低入力保護回路２００ｂは、直流入力電圧Ｖ２を分圧抵抗２０１と分圧抵抗２０２により分圧し、交流電圧Ｖ１に比例した直流入力分圧電圧Ｖ１６を検出する。コンパレータ２０３は、直流入力分圧電圧Ｖ１６と第１しきい値Ｖ１７ａを比較し、直流入力分圧電圧Ｖ１６が第１しきい値Ｖ１７ａ以上になった時に定常入力状態と判断し、第１動作停止信号Ｖ１８をＨレベルからＬレベルへ切替え、ノア回路１４０ａに出力する。これにより、スイッチング素子８０のスイッチング動作が開始される（定常動作期間）。
【００１３】
次に、交流電圧Ｖ１を高い状態（電源動作状態）から下降させる時の動作について説明する。電源動作状態では、直流入力電圧Ｖ２には、１次側負荷電流により、交流電圧Ｖ１の周期に同期した、交流リップル電圧が重畳している。交流リップル電圧は、２次側負荷電流Ｉ２に応じて変化し、負荷電流Ｉ２が大きい程大きくなる。交流リップル電圧成分を含む直流入力電圧Ｖ２は、分圧抵抗２０１と分圧抵抗２０２により分圧される。
【００１４】
コンパレータ２０３は、コンデンサ２０８により平均化された直流入力分圧電圧Ｖ１６と第２しきい値Ｖ１７ｂとを比較し、直流入力分圧電圧Ｖ１６が第２しきい値Ｖ１７ｂ未満となった時に低入力状態と判断し、ノア回路１４０ａにＨレベルの動作停止信号Ｖ１８を出力する。これにより、スイッチング素子８０のスイッチング動作が停止されて保護される。
【００１５】
また、従来の技術の関連技術として、特許文献１に記載されたスイッチングレギュレータ制御回路が知られている。この制御回路は、入力電圧の第１の電圧値を検出する第１の低電圧時動作停止回路と、入力電圧の第１の低電圧時動作停止回路の第１の電圧値よりも低い第２の電圧値を検出する第２の低電圧時動作停止回路を備え、第１、第２の低電圧時動作停止回路の検出出力により動作を停止するスイッチングレギュレータ制御回路において、第１の低電圧時動作停止回路と第２の低電圧時動作停止回路のどちらか一方が必ず動作し、入力電圧の電圧値を監視するものである。
【特許文献１】特開２００５−３２８５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図９に示すスイッチング電源装置では、交流電圧Ｖ１の下降時における直流入力分圧電圧Ｖ１６は、平滑コンデンサ２０８により交流リップル電圧成分が平均化されているため、交流電圧Ｖ１の変化に対して非線形であり、交流電圧Ｖ１の波高値を精度良く検出できない。また、２次側負荷電流Ｉ２に応じて、直流入力電圧Ｖ２の交流リップル電圧量は変化するため、さらに、入力電圧検出レベルの精度が悪化してしまう。
【００１７】
このように、従来の低入力保護回路では、入力電圧検出レベルが直流入力電圧に重畳する交流リップル電圧の大小に影響されてしまい、正確に入力電圧を検出できない。
【００１８】
また、特許文献１では、第１及び第２の低電圧時動作停止回路からなる２つの入力電圧検出回路を備えているため、回路構成が複雑化し、高価なものとなっていた。
【００１９】
本発明は、直流入力電圧に重畳する交流リップル電圧に依存することなく正確に入力電圧を検出して、精度の良い低入力保護回路を構成でき、しかも簡単な回路構成で安価なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、請求項１の発明は、直流入力電圧の電圧端子にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す整流平滑回路と、前記スイッチング素子のオン／オフを制御する制御回路と、所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、前記制御回路は、前記直流入力電圧に重畳するリップル電圧の波高値を検出し、該波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記直流入力電圧に重畳するリップル電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、出力端子が前記遅延回路の入力端子に接続され且つ負荷が過負荷状態か否かを検出し負荷の過負荷状態を検出したとき前記遅延回路へタイマーセット信号を出力する過負荷検出回路を備え、前記制御回路は、前記過負荷検出回路からの前記タイマーセット信号に基づき過負荷状態の検出期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とする。
【００２１】
請求項２の発明は、交流電源の交流電圧を整流平滑して直流入力電圧を出力する入力整流平滑回路と、前記入力整流平滑回路の出力端にトランスの１次巻線を介して接続されたスイッチング素子と、前記トランスの２次巻線に誘起する電圧を整流平滑して直流出力電圧を取り出す出力整流平滑回路と、前記スイッチング素子のオン／オフを制御する制御回路と、所定の遅延時間をカウンタを用いて生成する遅延回路とを備え、前記制御回路は、前記交流電源の交流電圧の波高値を検出し、前記交流電圧の波高値がしきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記交流電圧の波高値が前記しきい値未満になり且つ前記しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止し、出力端子が前記遅延回路の入力端子に接続され且つ負荷が過負荷状態か否かを検出し負荷の過負荷状態を検出したとき前記遅延回路へタイマーセット信号を出力する過負荷検出回路を備え、前記制御回路は、前記過負荷検出回路からの前記タイマーセット信号に基づき過負荷状態の検出期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とする。
【００２２】
請求項３の発明は、請求項１記載のスイッチング電源装置において、前記しきい値は、第１しきい値と第２しきい値とからなり、前記制御回路は、前記直流入力電圧が前記第１しきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記直流入力電圧が前記第２しきい値未満になり且つ前記第２しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とする。
【００２３】
請求項４の発明は、請求項２記載のスイッチング電源装置において、前記しきい値は、第１しきい値と第２しきい値とからなり、前記制御回路は、前記交流電圧の波高値が前記第１しきい値以上になった時に前記スイッチング素子のスイッチング動作を開始し、前記交流電圧の波高値が前記第２しきい値未満になり且つ前記第２しきい値未満になっている期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とする。
【００２４】
請求項５の発明は、請求項１又は請求項２記載のスイッチング電源装置において、前記遅延回路の入力端に接続され且つ負荷が過負荷状態か否かを検出する過負荷検出回路を備え、前記制御回路は、前記過負荷検出回路が負荷の過負荷状態を検出し且つ過負荷状態の検出期間が前記遅延回路で生成される前記所定の遅延時間に達した時に前記スイッチング素子のスイッチング動作を停止することを特徴とする。
【００２５】
請求項６の発明は、請求項１又は請求項２記載のスイッチング電源装置において、前記遅延回路のデジタル出力端子に接続された発振器を備え、前記発振器は、前記遅延回路からのデジタル出力信号に応じて、生成される信号の発振周波数を段階的に変化させることを特徴とする。
【００２６】
請求項７の発明は、請求項１又は請求項２記載のスイッチング電源装置において、前記遅延回路の遅延時間は、商用電源周期よりも長いことを特徴とする。
【００２７】
請求項８の発明は、請求項２記載のスイッチング電源装置において、前記交流電源の交流電圧を半波整流する整流素子を備え、前記制御回路は、前記整流素子を介して前記交流電圧の波高値を検出することを特徴とする。
【発明の効果】
【００２８】
本発明によれば、制御回路は、直流入力電圧に重畳するリップル電圧の波高値を検出し、該波高値がしきい値以上になった時にスイッチング素子のスイッチング動作を開始し、過負荷検出回路からのタイマーセット信号に基づき過負荷状態の検出期間が遅延回路で生成される所定の遅延時間に達した時にスイッチング素子のスイッチング動作を停止する。
【００２９】
従って、交流電圧を高い状態から下降させる時には、例えば商用電源周期よりも長い所定の遅延時間を持たせることで、直流入力電圧に重畳する交流リップル電圧に依存することなく正確に交流電圧を検出してスイッチング動作を停止できる。
【００３０】
また、交流電圧を低い状態から上昇させる時には、所定の遅延時間を持たせることなく遅延時間内にスイッチング動作を開始することで、２次側出力電圧が誤上昇するのを防止でき、入力電圧検出レベルが直流入力電圧に重畳する交流リップル電圧に影響されない、精度の良い低入力保護回路を構成できる。また、従来の低入力保護回路に設けられた平滑コンデンサが不要となるので、簡単な回路構成で安価なスイッチング電源装置を提供できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明のスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００３２】
図１は実施例１のスイッチング電源装置の回路図である。図１に示すスイッチング電源装置は、入力整流平滑回路１０、トランス２０、１次巻線２１、ドライブ巻線２３、起動回路３０、整流平滑回路４０、低電圧誤動作防止回路５０、基準電圧回路６０、帰還制御回路７０、スイッチング素子８０、電流検出抵抗９０、ローパスフィルタ（ＬＰＦ）１００、第１発振器１１０、ＰＷＭ制御回路１３０、ノア回路１４０、ドライブ回路１５０、コンパレータ１６０、低入力保護回路２００、遅延回路２１０、整流平滑回路１７０、出力電圧検出回路１８０、負荷回路１９０を有している。
【００３３】
図１に示す回路構成は、図９に示す従来の回路構成に対して、低入力保護回路２００、遅延回路２１０、ノア回路１４０が異なる。
【００３４】
以下、各部の構成を説明する。入力整流平滑回路１０は、交流電源の交流電圧Ｖ１をダイオード１１〜１４で整流し平滑コンデンサ１５で平滑して直流入力電圧Ｖ２をトランス２０の１次巻線２１を介してスイッチング素子８０に供給する。
【００３５】
スイッチング素子８０は、オン／オフすることにより直流入力電圧Ｖ２を交流電圧に変換しトランス２０の１次側から２次側にエネルギーを伝達する。整流平滑回路１７０は、トランス２０の２次巻線２２に発生した電圧を整流平滑して負荷１９０に電力を供給する。
【００３６】
起動回路３０は、直流入力電圧Ｖ２が上昇して該電圧Ｖ２がツェナーダイオード３１のブレークダウン電圧ＶBDに達すると、ツェナーダイオード３１がブレークダウンし、起動電流Ｉ５が流れる。整流平滑回路４０は、起動電流Ｉ５によりコンデンサ４２を充電し、電源電圧Ｖ３を上昇させる。
【００３７】
基準電圧回路（ＲＥＧ）６０は、電源電圧Ｖ３が低電圧誤動作防止回路５０の第１しきい値Ｖ２５ａに達すると動作して、基準電圧Ｖ４を各回路ブロックへ供給すると同時に、起動回路３０内のスイッチ３３をオフすることで、起動電流Ｉ５を停止させる。
【００３８】
低入力保護回路２００は、分圧抵抗２０１，２０２と、コンパレータ２０３と、オア回路２０４と、ワンショット回路２０５、インバータ２０６と、ＲＳフリップフロップ２０７を有している。
【００３９】
コンパレータ２０３は、直流入力分圧電圧Ｖ１６としきい値Ｖ１７とを比較する。オア回路２０４は、コンパレータ２０３，１６０の出力に基づき低入力時及び過負荷時に遅延回路２１０のセット端子ＳにＨレベルのタイマーセット信号Ｖ１３を出力する。インバータ２０６は、コンパレータ２０３の出力を反転してその反転出力をＳＲフリップフロップ２０７のリセット端子Ｒに出力する。
【００４０】
ワンショット回路２０５は、電源起動時にＳＲフリップフロップ２０７のセット端子Ｓに対してＨレベルのトリガ信号を供給する。ＳＲフリップフロップ２０７は、ノア回路１４０に動作停止信号Ｖ２６を出力する。ノア回路１４０は、ＳＲフリップフロップ２０７の出力とＰＷＭ制御回路１３０の出力と遅延回路２１０の出力とのノアをとる。
【００４１】
交流電圧Ｖ１が定常動作電圧である場合には、コンパレータ２０３は、Ｌレベルを出力し、インバータ２０６は、Ｈレベルを出力し、ＲＳフリップフロップ２０７は、Ｌレベルを出力する。即ち、低入力保護回路２００からの第１動作停止信号Ｖ２６がＬレベルとなるため、スイッチング素子８０がスイッチング動作を開始する。
【００４２】
このため、スイッチング素子８０がオフ期間に、整流平滑回路１７０は、２次巻線２２に誘起される電圧を整流平滑して、直流出力電圧Ｖ１５を生成する。これと同時に、ドライブ巻線２３は、１次側制御回路に電源を供給することで定常動作が開始される。
【００４３】
出力電圧検出回路１８０は、整流平滑回路１７０からの出力電圧Ｖ１５を検出し、直流出力電圧Ｖ１５と基準電圧とを比較し、その誤差電圧を増幅した誤差増幅信号をフォトカプラ１８１ａを介して１次側のフォトカプラ１８１ｂに伝達する。
【００４４】
ローパスフィルタ１００は、スイッチング素子８０のオン期間に流れる三角波状の電流Ｉ１を電流検出抵抗９０により電圧で検出し、検出電圧の低域周波成分のみを通過させて過電流信号Ｖ６をコンパレータ７３に出力する。
【００４５】
帰還制御回路７０は、出力電圧検出回路１８０からの誤差増幅信号に基づき制御電圧Ｖ５を生成し、コンパレータ７３により制御電圧Ｖ５と過電流信号Ｖ６とを比較し、過電流信号Ｖ６が制御電圧Ｖ５以上となった時にスイッチング素子８０のオフ・トリガー信号をＰＷＭ制御回路１３０に出力することでスイッチング素子８０のＰＷＭ制御を行う。
【００４６】
コンパレータ１６０（過負荷検出回路）は、制御電圧Ｖ５と過電流しきい値Ｖ１４を比較し、負荷電流Ｉ２の増加に伴って制御電圧Ｖ５が過電流しきい値Ｖ１４に達すると負荷が過負荷状態と判断し、オア回路２０４を介して遅延回路２１０のセット端子Ｓに対してタイマーセット信号Ｖ１３を供給する。
【００４７】
遅延回路２１０は、コンパレータ１６０からのタイマーセット信号Ｖ１３に基づき、過負荷状態の期間が遅延回路２１０内部のカウンタによって決まる遅延時間に達した時に、ノア回路１４０に第２動作停止信号Ｖ１２を出力する。これにより、スイッチング素子８０のスイッチング動作が停止されて、スイッチング電源装置を保護できる。
【００４８】
次に、図２に示す遅延回路の詳細な回路図及び図４に示すタイミングチャートを参照しながら遅延回路の詳細な動作を説明する。
【００４９】
遅延回路２１０は、縦続接続されたカウンタ２１２〜２１７と、カウンタ２１２に対してクロック信号を供給する第２発振器２１１と、カウンタ２１５〜２１７に対応して設けられたアンド回路２１８〜２２０と、ＳＲフリップフロップ２２１と、電源起動時にＳＲフリップフロップ２２１のリセット端子Ｒに対してＨレベルのトリガ信号を供給するワンショット回路２２２と、カウンタ２１５〜２１７のリセット端子Ｒに接続されたインバータ２２３を有している。
【００５０】
カウンタ２１２〜２１４は、常時セット状態（リセット端子ＲがＧＮＤに接続）となり、第２発振器２１１から供給されるクロック信号を受けて、カウンタ２１５のクロック入力端子に常にクロック信号を供給すると同時に、第１発振器１１０のデジタル信号入力端子に制御信号Ｖ９、Ｖ１０、Ｖ１１を供給する。
【００５１】
カウンタ２１５，２１６，２１７は、負荷が過負荷状態又は入力電圧が低入力状態となり、タイマーセット端子電圧Ｖ１３がＬレベルからＨレベルに切替ると（図４の時刻ｔ１）、インバータ２２３は、Ｈレベルのタイマーセット端子電圧Ｖ１３を反転させてＬレベルにする。
【００５２】
インバータ２２３からのＬレベルがカウンタ２１５，２１６，２１７のリセット端子Ｒに入力されるため、カウンタ２１５，２１６，２１７は、カウントを開始する。
【００５３】
フリップフロップ２２１は、セット端子Ｓに入力されるカウンタ出力Ｖ２４がＬレベルからＨレベルに切替った時（図４の時刻ｔ２）に、Ｈレベルの第２動作停止信号Ｖ１２をノア回路１４０に供給する。従って、時刻ｔ１から時刻ｔ２までの期間が遅延回路２１０による所定の遅延時間である。
【００５４】
第１発振器１１０は、遅延回路２１０からのデジタル入力信号Ｖ９，Ｖ１０，Ｖ１１に基づき、発振周波数が時間と共に変化するクロック信号Ｖ８（スイッチング素子８０のオン・トリガー信号）を生成し、ＰＷＭ制御回路１３０のクロック入力端子に出力する。
【００５５】
ＰＷＭ制御回路１３０は、ＲＳフリップフロップ１３１、インバータ１３２、オア回路１３３で構成され、クロック信号Ｖ８に従ってノア回路１４０及びドライブ回路１５０を介してスイッチング素子８０のオンタイミングを制御する。これにより、スイッチング素子８０の発振周波数を、発振周期毎に変化させることで、スイッチング素子８０のスイッチング動作により発生するノイズの分散化を実現できる。
【００５６】
次に、図３に示す第１発振器の詳細な回路図及び図５に示すタイミングチャートを参照しながら第１発振器の詳細な動作を説明する。
【００５７】
第１発振器１１０において、ＤＡコンバータ２３０は、直列に接続されたＰ型のＭＯＳＦＥＴ２３１〜２３３と、ＭＯＳＦＥＴ２３１のドレイン−ソース間に接続された分圧抵抗２３４と、ＭＯＳＦＥＴ２３２のドレイン−ソース間に接続された分圧抵抗２３５と、ＭＯＳＦＥＴ２３３のドレイン−ソース間に接続された分圧抵抗２３６と、分圧抵抗２３７，２３８とを有し、直列に接続された分圧抵抗２３４〜２３８の両端間に電源ＲＥＧが印加されている。
【００５８】
ＤＡコンバータ２３０は、遅延回路２１０からのデジタル入力信号Ｖ９，Ｖ１０，Ｖ１１に基づきＭＯＳＦＥＴ２３１，２３２，２３３をオン・オフさせ、抵抗２３４，２３５，２３６を導通・非導通させることで分圧抵抗比を変化させることにより、時間と共に変化する第１しきい値Ｖ１９を生成する。
【００５９】
分圧抵抗１１１と分圧抵抗１１２とは、電源ＲＥＧを分圧することで第２しきい値Ｖ２０を生成する。コンデンサ１１３は、定電流源Ｉ３の定電流によって充電され、鋸波電圧Ｖ２１を生成する。
【００６０】
第１コンパレータ１１４は、コンデンサ１１３のコンデンサ電圧Ｖ２１が時間と共に変化する第１しきい値Ｖ１９以上となった時に反転して、Ｈレベルのトリガ信号をＳＲフリップフロップ１１６のリセット端子Ｒに出力することで、ＳＲフリップフロップ１１６のクロック出力Ｖ８はＬレベルに切替る。インバータ１１７は、Ｌレベルを反転したＨレベルによりスイッチ１１８をオンさせる。定電流源Ｉ４は、コンデンサ１１３をスイッチ１１８を介して放電させる。
【００６１】
次に、コンデンサ１１３は、定電流源Ｉ４の定電流と定電流源Ｉ３の定電流との差電流によって放電される。第２コンパレータ１１５は、コンデンサ電圧Ｖ２１が第２しきい値Ｖ２０以下になった時に反転して、Ｈレベルのトリガ信号をＳＲフリップフロップ１１６のセット端子Ｓに出力する。これにより、ＳＲフリップフロップ１１６のクロック出力Ｖ８はＨレベルに切替る。
【００６２】
この時、インバータ１１７は、Ｈレベルを反転したＬレベルによりスイッチ１１８をオフさせる。これにより、コンデンサ１１３が充電動作に移行する。この繰り返しにより、時間と共に変化するクロック信号Ｖ８が生成される。
【００６３】
以上の一連の動作により、スイッチング素子８０の発振周波数をクロック信号Ｖ８に従って、発振周期毎に変化させることで、スイッチング動作により発生するノイズの平均化を図り、ノイズピークレベルの低減を実現できる。
【００６４】
次に、図１に示す回路図及び図６に示すタイミングチャートを参照しながら低入力保護回路２００の詳細な動作を説明する。
【００６５】
まず、交流電圧Ｖ１を低い状態から上昇させる時の動作について説明する。交流電圧Ｖ１の上昇に従って直流入力電圧Ｖ２が上昇し、起動回路３０内のツェナーダイオード３１がブレークダウン電圧ＶBDでブレークダウンする。すると、起動電流Ｉ５により、整流平滑回路４０内の平滑コンデンサ４２が充電されて、電源電圧Ｖ３が上昇し始める。
【００６６】
電源電圧Ｖ３が低電圧誤動作防止回路５０の第１しきい値Ｖ２５ａに達すると、基準電圧回路６０が基準電圧Ｖ４を各ブロックに供給することで、１次側制御回路がアクティブ状態となり、同時に起動回路３０内のスイッチ３３をオフすることで、起動電流Ｉ５を停止させる。
【００６７】
この時、コンパレータ２０３は、直流入力電圧Ｖ２を分圧抵抗２０１と分圧抵抗２０２とで分圧した直流入力分圧電圧Ｖ１６と第１しきい値Ｖ１７ａを比較する。ＳＲフリップフロップ２０７は、直流入力分圧電圧Ｖ１６が第１しきい値Ｖ１７ａより低い状態では、ノア回路１４０にＨレベルの第１動作停止信号Ｖ２６を出力する。これにより、スイッチング素子８０はオフ状態となっている。
【００６８】
ドライブ巻線２３からのバイアス供給がないため、電源電圧Ｖ３は低下し、電源電圧Ｖ３が低電圧誤動作防止回路５０の第２しきい値Ｖ２５ｂまで低下した時に、再度、起動回路３０を動作させることで、電源電圧Ｖ３が上昇する。
【００６９】
その後、交流電圧Ｖ１がさらに上昇し、再び、起動電流Ｉ５によるコンデンサ４２への充電により、電源電圧Ｖ３が低電圧誤動作防止回路５０の第１しきい値Ｖ２５ａに達する。その時に、コンパレータ２０３は、直流入力分圧電圧Ｖ１６が第１しきい値Ｖ１７ａ以上になっている場合には、定常入力状態と判断し、Ｌレベルをオア回路２０４及びインバータ２０６に出力する。このため、遅延回路２１０のタイマーセット端子ＳにはＬレベルが入力されるので、遅延回路２１０は、遅延させない。
【００７０】
そして、インバータ回路２０６によりコンパレータ２０３からのＬレベルが反転されてＨレベルがＲフリップフロップ２０７のリセット端子Ｒに入力される。このため、第１動作禁止信号Ｖ２６はＨレベルからＬレベルに切替えられ、ノア回路１４０からのＨレベルによりスイッチング素子８０のスイッチング動作が開始される。
【００７１】
次に、交流電圧Ｖ１を高い状態から下降させる時の動作について説明する。定常動作時においては、直流入力電圧Ｖ２には、負荷電流Ｉ２に応じて変化し且つ交流電圧Ｖ１の周期に同期した交流リップル電圧が重畳している。コンパレータ２０３の反転入力端子には、交流リップル電圧成分を含んだ直流入力分圧電圧Ｖ１６が入力される。
【００７２】
コンパレータ２０３は、直流入力分圧電圧Ｖ１６がしきい値Ｖ１７ｂ未満となった時に、Ｈレベルの電圧Ｖ１８をオア回路２０４に出力する。オア回路２０４は、コンパレータ２０３からのＨレベルにより遅延回路２１０のセット端子ＳにＨレベルのタイマーセット信号Ｖ１３を供給する。
【００７３】
遅延回路２１０は、交流電源の商用電源周期２０ｍｓに対して十分長く設定された遅延時間を生成する。遅延回路２１０は、直流入力分圧電圧Ｖ１６がしきい値Ｖ１７未満である時間が遅延時間以上である場合、即ち、Ｈレベルのタイマーセット信号Ｖ１３がＲＳフリップフロップ２１５，２１６，２１７に遅延時間だけ入力された場合には、低入力状態と判断し、ノア回路１４０にＨレベルの第２動作禁止信号Ｖ１２を出力する。これにより、スイッチング素子８０のスイッチング動作を停止する。
【００７４】
なお、直流入力分圧電圧Ｖ１６がしきい値Ｖ１７ｂ未満である時間が遅延時間未満である場合、即ち、遅延時間内にＬレベルのタイマーセット信号Ｖ１３がＲＳフリップフロップ２１５，２１６，２１７に入力された場合には、アンド回路２１８〜２２０の出力はＬレベルとなり、ＬレベルがＲＳフリップフロップ２２１のセット端子Ｓに入力される。このため、ノア回路１４０にＨレベルの第２動作禁止信号Ｖ１２は出力されない。
【００７５】
以上の一連の動作により、交流電圧Ｖ１を高い状態から下降させる場合には、遅延回路２１０を有効とすることで、直流入力電圧Ｖ２に重畳される交流リップル電圧に影響されることなく、交流電圧Ｖ１の波高値に比例した電圧を精度良く検出の上、スイッチング動作を確実に停止できる。
【００７６】
また、交流電圧Ｖ１を低い状態から上昇させる際には、遅延回路２１０を無効にして、遅延時間内にスイッチング動作を開始して直流出力電圧Ｖ１５が誤上昇するのを防ぐことができる。このため、入力電圧検出レベルが負荷電流Ｉ２の変化に影響されない精度の良い低入力保護回路が構成できる。
【００７７】
さらに、従来の低入力保護回路に必要であった平滑コンデンサを不要とし、遅延回路を既存の過負荷保護回路及び発振器と共用することで大幅に回路規模を縮小でき、スイッチング電源の低コスト化・省スペース化に貢献できる。
【実施例２】
【００７８】
図７は実施例２のスイッチング電源装置の回路図である。図７に示す実施例２は、図１に示す実施例１に対して、分圧抵抗２０１の入力端子を、直接、交流電圧の電圧端子及びダイオード１２とダイオード１４との接続点に接続した点が異なり、図７に示すその他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付する。
【００７９】
このような構成によれば、分圧抵抗２０１と分圧抵抗２０２により分圧した半波整流電圧をコンパレータ２０３の非反転端子に入力し、コンパレータ２０３により交流電圧の波高値を検出する構成でも低入力保護機能を実現することができる。
【００８０】
図７に示す実施例２では、交流電圧を検出するために、分圧抵抗２０１と分圧抵抗２０２での電力損失は、交流損失の平均値であり、直流電圧を検出する図１に示す実施例１に対して、約１／π≒３１．８％となり、スイッチング電源装置の低待機電力化に貢献できる。
【実施例３】
【００８１】
図８は実施例３のスイッチング電源装置の回路図である。図８に示す実施例３は、図７に示す実施例２に対して、さらに、ダイオード１２とダイオード１４との接続点と分圧抵抗２０１の入力端子との間にダイオード２４０を接続した点が異なり、図８に示すその他の構成は、図７に示す構成と同一であるので、同一部分には同一符号を付する。
【００８２】
このような構成によれば、交流電圧Ｖ１をダイオード２４０により半波整流し、半波整流電圧を分圧抵抗２０１と分圧抵抗２０２とにより分圧した半波分圧電圧を、コンパレータ２０３の非反転端子に入力し、コンパレータ２０３により交流電圧の波高値を検出する構成でも低入力保護機能を実現することができる。即ち、図７に示す実施例２と同様にスイッチング電源装置の低待機電力化に貢献できる。
【図面の簡単な説明】
【００８３】
【図１】実施例１のスイッチング電源装置の回路図である。
【図２】実施例１のスイッチング電源装置に設けられた遅延回路の回路図である。
【図３】実施例１のスイッチング電源装置に設けられた第１発振器の回路図である。
【図４】実施例１のスイッチング電源装置に設けられた遅延回路の動作を示すタイミングチャートである。
【図５】実施例１のスイッチング電源装置に設けられた第１発振器の動作を示すタイミングチャートである。
【図６】実施例１のスイッチング電源装置の入力検出動作を示すタイミングチャートである。
【図７】実施例２のスイッチング電源装置の回路図である。
【図８】実施例３のスイッチング電源装置の回路図である。
【図９】従来のスイッチング電源装置の一例を示す回路図である。
【図１０】従来のスイッチング電源装置の入力検出動作を示すタイミングチャートである。
【符号の説明】
【００８４】
１０  入力整流平滑回路
１１〜１４，４１，１７１，２４０  ダイオード
１５，４２，１１３，１７２，２０８  コンデンサ
２０  トランス
２１  １次巻線
２２  ２次巻線
２３  ドライブ巻線
３０  起動回路
３１，１８３  ツェナーダイオード
３２  定電流源
３３，１１８  スイッチ
４０，１７０  整流平滑回路
５０  低電圧誤動作防止回路
６０  基準電圧回路
７０  帰還制御回路
７１  位相補償コンデンサ
７２  位相補償抵抗
７３，１１４，１１５，１６０，２０３  コンパレータ
８０  スイッチング素子
９０  電流検出抵抗
１００  ローパスフィルタ（ＬＰＦ）
１１０  第１発振器
１１１，１１２，２０１，２０２，２３４〜２３８  分圧抵抗
１１６，１３１，２０７，２２１  ＳＲフリップフロップ
１１７，１３２，２０６，２２３  インバータ
１３０  ＰＷＭ制御回路
１３３，２０４  オア回路
１４０  ノア回路
１５０  ドライブ回路
１８０  出力検出回路
１８１ａ，１８１ｂ  フォトカプラ
１８２  電流制限抵抗
１９０  ２次側負荷回路
２００，２００ｂ  低入力保護回路
２０５，２２２  ワンショット回路
２１０  遅延回路
２１１  第２発振器
２１２〜２１７  カウンタ
２１８〜２２０  アンド回路
２３０  ＤＡコンバータ
２３１〜２３３  ＭＯＳＦＥＴ
【図１】
0005343341.tif 000002
【図２】
0005343341.tif 000003
【図３】
0005343341.tif 000004
【図４】
0005343341.tif 000005
【図５】
0005343341.tif 000006
【図６】
0005343341.tif 000007
【図７】
0005343341.tif 000008
【図８】
0005343341.tif 000009
【図９】
0005343341.tif 000010
【図１０】
0005343341.tif 000011