(57)【特許請求の範囲】
【請求項１】
シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ、
複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ、
前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。
【請求項２】
シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ、
前記グラフェンをドライエッチングによりアイソレーションするステップ、
前記アイソレーションにより形成された溝に絶縁膜を形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェンを含む非線形素子を有するグラフェン集積回路の製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ集積回路は、エレクトロニクスの基盤技術であるが、その半導体の集積度の向上を、ムーアの法則に示されるように維持することが困難になりつつある。具体的には、増大を続ける消費電力に伴う発熱が抑えられない状態にまで達していることがある。さらに、微細化に伴うショートチャンネル効果などの問題を抑えることと、寄生抵抗を低減することが相容れないため、微細化が行き詰まっていることがある。そのため、新しい材料を含めて様々な方法でこれを解決する努力が続けられている。それにより、カーボンナノチューブトランジスタが開発されたが、カーボンナノチューブトランジスタを集積化することは、本質的に困難である。
【０００３】
一方、カーボンナノチューブトランジスタをある意味で、たとえばコンタクト抵抗などの点で凌駕するデバイスポテンシャルを有するグラフェントランジスタが考えられている。従って、グラフェントランジスタを任意の部位に集積化できる技術があれば、半導体の集積度の向上が期待できる。
【０００４】
グラファイト（グラフェン超薄膜）を形成する技術としては、６Ｈ-シリコンカーバイドの（０００１）シリコン面を熱処理することによって、シリコンを脱離させて超薄膜のエピタキシャルグラファイトを形成させることが報告されている（非特許文献１参照）。
【０００５】
一方、微傾斜面を有するシリコンカーバイドを特定の方法でエッチング処理すると、クリアなステップ／テラス構造となることが報告されている（非特許文献２参照）。
【非特許文献１】J. Phys. Chem. B 2004, 108, 19912-19916
【非特許文献２】Physical Review Letters. Volume 91, Number 22, 226107
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、グラフェンを含む非線形素子を集積化する技術を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、シリコンカーバイド基板の表面の所望の部位に、グラフェンを形成することができる手段を新たに見いだすことにより完成された。
【０００８】
本発明の第一は以下に示すグラフェン集積回路に関する。
［１］シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路。
［２］前記シリコンカーバイドのポリタイプは、４Ｈまたは６Ｈである、［１］に記載のグラフェン集積回路。
［３］前記シリコン面は、４Ｈシリコンカーバイド（０００１）のシリコン面、または６Ｈシリコンカーバイド（０００１）のシリコン面である、［１］に記載のグラフェン集積回路。
［４］前記シリコンカーバイド基板のシリコン面は微傾斜面である、［１］に記載のグラフェン集積回路。
［５］複数の前記非線形素子を有する、［１］に記載のグラフェン集積回路。
［６］チップに集積された、［１］に記載のグラフェン集積回路。
【０００９】
本発明の第二は以下に示すグラフェン集積回路の製造方法に関する。
［７］シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ；複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ；前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ；および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
［８］シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ；前記グラフェンをドライエッチングによりアイソレーションするステップ；前記アイソレーションにより形成された溝に絶縁膜を形成するステップ；および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
【発明の効果】
【００１０】
本発明により、グラフェン非線形素子が集積化された回路が提供されるので、さらなるデバイスの集積度の向上が達せられる。
【発明を実施するための最良の形態】
【００１１】
１．本発明のグラフェン集積回路
本発明のグラフェン集積回路は、グラフェンを含む複数の非線形素子、およびこれらの非線形素子を接続する配線を有する。さらに抵抗やキャパシタなどの他の回路素子を有していてもよい。
【００１２】
本発明の集積回路が有するグラフェンを含む非線形素子は、グラフェンをチャネル（伝導チャネル）とする素子であればよく、二端子素子であっても、三端子素子であっても、それ以上の多端子素子であってもかまわない。
【００１３】
非線形素子に含まれるグラフェンは、単原子層のカーボン結晶構造であってもよく、複数の原子層のカーボン結晶構造であってもよい。複数の原子層とは、例えば一桁数の原子層である。複数原子層のカーボン結晶構造は、一般にグラフェン多層膜（multi-layer graphene）またはグラフェン積層膜（stacked graphene）と称されることもある。
【００１４】
非線形素子に含まれるグラフェンは、シリコンカーバイド基板の表面に形成されている。シリコンカーバイドのポリタイプは、４Ｈ-シリコンカーバイドまたは６Ｈ-シリコンカーバイドが好ましく、６Ｈ-シリコンカーバイドがより好ましい。平坦なグラフェンが形成されうるからである。さらにグラフェンが形成されたシリコンカーバイドの表面は、カーボン面でもよいがシリコン面の方がよいと考えられ、４Ｈ-シリコンカーバイドの（０００１）シリコン面、または６Ｈ-シリコンカーバイドの（０００１）シリコン面であることが好ましく、６Ｈ-シリコンカーバイドの（０００１）シリコン面であることがより好ましい。熱力学的に安定したグラフェンが形成されうるからである。
【００１５】
非線形素子に含まれるグラフェンは、高温アニールにより表面処理されたシリコンカーバイド基板を、真空中で熱処理して表面層のシリコン原子を乖離させ、かつ炭素原子を遊離させることで形成される。
【００１６】
グラフェンが形成されるシリコンカーバイド基板は、ジャスト基板であっても傾斜基板であってもよい。シリコンカーバイド基板の傾斜面は、前処理することにより原子ステップがバンチングを起こし、ステップ／テラス構造を形成する。ここで「前処理」とは、例えばH２/HClガスエッチングであり、これらは前述の非特許文献２などを参照して行われる。ステップ／テラス構造を有する傾斜面に形成されたグラフェンは、ストライプ状に形成されうる。微傾斜基板の傾斜角度（オフ角度）に応じてストライプ幅を調整することができるので、所望のストライプ幅のグラフェンを形成することができる。
【００１７】
シリコンカーバイドの微傾斜基板の傾斜方向を調整することによって、微傾斜基板上に形成されるグラフェンの電気伝導特性を変化させることができる。つまり、グラフェンの電気伝導特性に方向依存性を発現させることがある。また、半導体性または金属性などのさまざまな特性を自在に付与することもできる。
【００１８】
本発明の集積回路は、所望の部位に非線形素子が形成されていることを特徴とするが、これはグラフェンをシリコンカーバイド基板の表面の所望の位置に形成することができるためである。グラフェンを所望の位置に形成する手段の例には、例えば以下の二通りの手段が挙げられる（プロセス１および２）。
【００１９】
（プロセス１）
プロセス１のフローが図１に示される。シリコンカーバイド基板１（図１（ａ））の表面を、絶縁膜２で覆った後、グラフェンを形成させる露出部３−１を設け（図１（ｂ））、そのシリコンカーバイド基板を熱処理して、グラフェン３を形成すればよい（図１（ｃ））。グラフェン３を形成させる露出部３−１以外を絶縁膜２で覆うには、基板１の表面全体に絶縁膜２をデポジションにより形成して、形成された絶縁膜２の所望の部位をエッチングなどにより除去すればよい。絶縁膜２は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
【００２０】
（プロセス２）
プロセス２のフローが図２に示される。シリコンカーバイド基板１（図２（ａ））を熱処理して、基板表面全体にグラフェン３の膜を形成し（図２（ｂ））；所望の部位以外のグラフェン膜を、ドライエッチングにより除去して（アイソレーション）；さらにエッチングされた部位には絶縁膜２を形成すればよい（図２（ｃ））。絶縁膜２は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
【００２１】
所望の位置に形成されたグラフェン上には、オーミック電極４が形成されて非線形素子が形成される（図１（ｄ）および図２（ｄ））。オーミック電極４は、クロム、チタン、ニッケル、パラジウムなどの金属膜などの積層体であることが好ましく、それにより低抵抗化が実現される。形成されたオーミック電極は、ソース電極およびドレイン電極となる。
【００２２】
非線形素子は、さらにゲート電極６が形成されることが好ましい（図１（ｅ）および図２（ｅ））。ゲート電極６は、例えばグラフェン上にゲート酸化膜５を介して形成されればよい。ゲート電極６は、例えばチタン/金（Ti/Au）、またはクロム/金 (Cr/Au)の積層体である。これにより、ゲート変調されるトランジスタが得られる。
【００２３】
非線形素子（好ましくはトランジスタ）には、適宜保護膜が形成されていてもよい。各非線形素子を金属配線７により接続して集積回路とすればよい（図３（ｆ））。図３（ｆ）には、２つのインバータが順列接続された構造が示される。本発明の集積回路はチップ上に形成され、集積回路が形成されたチップ全体を、ボンディングパッドを除いて覆うことにより、デバイスとしての安定化を図ることができる。
【００２４】
本発明のグラフェン集積回路は、メモリ回路として用いられうる。すなわち、グラフェンを含むトランジスタは、炭素原子Ｃ１２の同位元素であるＣ１３を用いて、グラフェンからなるチャネル中の核スピンに、電子スピンの情報を転写することにより情報を保持することができる。
【００２５】
また本発明のグラフェン集積回路は、各非線形素子のグラフェンに、複数（通常２つ）の強磁性電極を配置されることで、ラテラル型のMR素子（巨大磁気抵抗素子）を構成することもできる。
【実施例】
【００２６】
６Ｈ-シリコンカーバイドの（０００１）面（オフ角度：０°、ジャスト基板）に、グラフェンを形成し、三端子型の非線形素子（トランジスタ）を形成した。得られた非線形素子のソース−ドレイン電流と、ソース−ドレイン電圧との関係を図４に示した（ゲート電圧＝０）。Ｙ軸がドレイン電流の値を示し、Ｘ軸がソース-ドレイン電圧を示す。各曲線は、ゲート電圧を変化させた場合の電流−電圧曲線を示している。図４に示されるように、電圧と電流が比例していないことがわかる。
これらの非線形素子を配線で接続させれば、グラフェン集積回路が作製される。
【産業上の利用可能性】
【００２７】
本発明のグラフェン集積回路によりデバイスの集積度のさらなる向上が達成され、また新たなメモリが提供される。
【図面の簡単な説明】
【００２８】
【図１】本発明のグラフェン集積回路における非線形素子の製造プロセスのフローの一例を示す図である。
【図２】本発明のグラフェン集積回路における非線形素子の製造プロセスのフローの別の一例を示す図である。
【図３】本発明のグラフェン集積回路の製造プロセスのフローの一例を示す図である。
【図４】本発明のグラフェン集積回路における非線形素子（三端子型）の、ドレイン電流とソース-ドレイン電圧の関係を示す図である。
【符号の説明】
【００２９】
１：シリコンカーバイド基板
２：絶縁膜
３：グラフェン
３−１：グラフェンを形成するためのシリコン面の露出部
４：オーミック電極
５：ゲート酸化膜
６：ゲート電極
７：金属配線
【図１】
0005167479.tif 000002
【図２】
0005167479.tif 000003
【図３】
0005167479.tif 000004
【図４】
0005167479.tif 000005