(57)【特許請求の範囲】
【請求項１】
回折格子を有する半導体素子の製造方法であって、
基板上に光ガイド層を形成する工程と、
前記光ガイド層上にキャップ層を形成する工程と、
前記光ガイド層の一部が前記回折格子を形成するように前記光ガイド層と前記キャップ層の一部に開口部を形成する工程と、
前記基板を前記キャップ層の成長温度未満かつ前記キャップ層のマストランスポートが起こる温度以上に昇温し、前記開口部において露出している前記光ガイド層の側面を前記キャップ層の一部で覆うマストランスポート工程と、
前記マストランスポート工程後に、前記基板を前記キャップ層の成長温度以上まで昇温し前記基板の表面を平坦化する工程と、
前記平坦化する工程後に、前記基板上に前記回折格子の埋め込み層を形成する工程とを備え、
前記マストランスポート工程における前記基板の温度は、前記光ガイド層のマストランスポートが起こる温度より低いことを特徴とする半導体素子の製造方法。
【請求項２】
前記光ガイド層はＩｎＧａＡｓＰ層であり、
前記キャップ層はＩｎＰ層であり、
前記埋め込み層はＩｎＰ層であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記マストランスポート工程と前記平坦化する工程はリン雰囲気中で行うことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記キャップ層を形成する工程で形成される前記キャップ層の層厚を、下記式１を満足するように定めることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
ｄ−ｇ＞ｃ＞ｒｄ／（１＋ｒ）  ・・・式１
ここで、
ｃ：前記キャップ層の層厚
ｄ：前記開口部の深さ
ｇ：前記ガイド層の層厚
ｒ：前記開口部の幅を、前記開口部同士間の凸部の幅で除算した値
【請求項５】
前記光ガイド層と前記キャップ層にキャリア濃度差を持たせ、
前記キャリア濃度差を、前記光ガイド層と前記キャップ層が前記キャリア濃度差を有しない場合よりも前記半導体素子を導波する光と前記回折格子との光結合係数が高くなるように定めることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回折格子を備える半導体素子の製造方法に関し、特に該回折格子の形状を所望の形状に維持できる半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体レーザの共振器構造は、発光波長を単一化するために活性層の近傍に回折格子を備えることがある。この回折格子は活性層から発せられたある特定の波長を選択的に発振させるように周期的構造を備える。回折格子を備える共振器構造は分布帰還型（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）と呼ばれる。
【０００３】
一般に回折格子は、ガイド層とよばれる層を形成しその一部をエッチングすることにより形成される矩形の周期構造からなる。前述の回折格子の形状は、活性層を導波する光と回折格子の結合度合いを示す光結合係数を決めるパラメータの1つである。ここで、光結合係数は半導体レーザの発振波長や伝送特性への寄与が大きく半導体レーザにとって重要なパラメータである。従って回折格子は所望の形状で（前述の例では矩形で）安定して形成されることが望ましい。
【０００４】
典型的な回折格子の形成方法は以下の通りである。すなわち、まず回折格子となるべき光ガイド層と呼ばれる層が形成される。次いで光ガイド層上にキャップ層と呼ばれる層が形成される。その後光ガイド層とキャップ層の一部に対して写真製版技術およびエッチング技術を用いて開口部を形成する。開口部の形成は光ガイド層が回折格子を形成するように行われる。次いで前述の開口部を埋め込むための埋め込み成長が行われ回折格子が完成する。
【０００５】
【特許文献１】特開２０００−２６１１０４号公報
【特許文献２】特開２００３−２４３７６７号公報
【特許文献３】特開平８−２７４４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に上述の埋め込み成長の際における基板温度は、キャップ層やガイド層の成長温度と同等である。すなわち、埋め込み成長の際の基板温度はキャップ層や光ガイド層がマストランスポートを起す温度より十分高く、マストランスポートが活発である。よって埋め込み成長の際に光ガイド層の回折格子を構成する部分の形状が崩れてしまうことがあった。そのため、例えば矩形で形成されるべき回折格子の形状が埋め込み成長中に変化してしまい、光結合係数に影響を与え所望のレーザ発振波長や伝送特性を得られないという問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、埋め込み成長などの工程後にも回折格子の形状が変化せず所望の形状を維持できる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明にかかる半導体素子の製造方法は、回折格子を有する半導体素子の製造方法
であって、基板上に光ガイド層を形成する工程と、該光ガイド層上にキャップ層を形成す
る工程と、該光ガイド層の一部が該回折格子を形成するように該光ガイド層と該キャップ
層の一部に開口部を形成する工程と、該基板を該キャップ層の成長温度未満かつ該キャッ
プ層のマストランスポートが起こる温度以上に昇温し、該開口部において露出している該
光ガイド層の側面を該キャップ層の一部で覆うマストランスポート工程と、該マストランスポート工程後に、該基板を該キャップ層の成長温度以上まで昇温し該基板の表面を平坦化する工程と、該平坦化する工程後に、該基板上に該回折格子の埋め込み層を形成する工程とを備え、該マストランスポート工程における該基板の温度は、該光ガイド層のマストランスポートが起こる温度より低いことを特徴とする。
【発明の効果】
【０００９】
本発明により回折格子の形状を維持できる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１
本実施形態は回折格子を所望の形状を維持して形成できる半導体素子の製造方法に関する。本実施形態では回折格子を有する半導体素子として分布帰還型半導体レーザについて説明する。以後本実施形態の製造方法を説明するフローチャートである図１を参照して説明する。まずステップ１０で、基板上又は基板上にバッファ層が形成された表面上に光ガイド層が形成される。本実施形態では光ガイド層はＩｎＧａＡｓＰからなり膜厚は５０ｎｍである。光ガイド層の形成は例えばＭＯＶＰＥ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法などによって６００℃程度の基板温度で行われる。光ガイド層には後述の工程において回折格子が形成される。
【００１１】
ステップ１０では更に、前述の光ガイド層上にキャップ層が形成される。キャップ層は本実施形態ではＩｎＰからなり膜厚は８０ｎｍである。キャップ層の形成は例えばＭＯＶＰＥ法などによって６００℃程度の基板温度で行われる。ステップ１０の処理を終えた積層構造の模式図は図３に示す。ステップ１０を終えると基板２０、バッファ層２２、光ガイド層２４、キャップ層２６が積層する積層構造が得られる。
【００１２】
ステップ１０の処理を終えるとステップ１２へと処理が進められる。ステップ１２では図４に示す開口部３０を形成するべくキャップ層２６、光ガイド層２４、バッファ層２２の一部がエッチングされる。このエッチングは光ガイド層２４に回折格子を形成するためのものである。以後、光ガイド層２４が形成されていた層全体については「光ガイド層２４」と称し、光ガイド層２４のうち前述のエッチング後に回折格子として残存した部分を「回折格子２８」と称する。
【００１３】
図４から把握されるようにステップ１２で形成される開口部３０はキャップ層２６、光ガイド層２４の一部がエッチングされ、光ガイド層は回折格子２８を構成する。  さらにバッファ層も所定の深さまでエッチングされる。本実施形態では開口部３０の深さは１５０ｎｍである。そして、開口部３０の幅と開口部間に挟まれた凸部の幅は共に１００ｎｍでありその比が１：１となる。
【００１４】
開口部３０を形成するエッチングは例えば絶縁膜成膜、写真製版技術を経たあとに行われる。ステップ１２を終えると開口部３０では回折格子２８の構成要素の側面が露出する（以後、ステップ１２により露出した光ガイド層２４の側面、すなわち回折格子２８の構成要素の側面を露出側面と称する）。図４のように断面図で見ると、露出側面は各開口部に２箇所ずつ形成される。このようにステップ１２を終えると開口部３０において光ガイド層２４が露出することとなる。
【００１５】
本発明においては回折格子が形成され、埋め込まれる過程における基板の昇温シーケンスが重要である。そこで、ステップ１２から後述するステップ１４、１６、１８に渡る昇温シーケンスを図２にまとめる。図２において区間１２、１４、１６、１８はそれぞれ図１のステップ１２、１４、１６、１８に対応する。なお、ステップ１２ではエッチング、アッシングが行われるがそれぞれ２００℃、２５０℃程度の基板温度であり本発明の範囲では低温とみなせる。よって図２では区間１２を一定として記載している。また、回折格子形成のエッチングやアッシングは、結晶成長とは別の装置で実施することが一般的である。
【００１６】
ステップ１２の処理を終えるとステップ１４へと処理が進められる。ステップ１４では基板を加熱してキャップ層２６のマストランスポートを行う工程（以後、マストランスポート工程と称する）である。すなわち、ステップ１４では、露出側面が前述したマストランスポートにより覆われる。
【００１７】
より詳細には以下の通りである。まず図４で説明した多層膜が形成された基板がＭＯＶＰＥ装置へ導入される。そしてチャンバ内にフォスフィン（ＰＨ３）などのリンの原料および、水素（Ｈ２）又は窒素（Ｎ２）が供給される。このようなリン雰囲気下で基板を加熱する。本実施形態においてこの加熱は連続無段階的に昇温していくものである。すなわち図２の区間１４に示されるように一定の昇温レートで昇温される。ここで、図２においてＴｍとはキャップ層２６のＩｎＰ（の主にＩｎ）がマストランスポートを開始する温度であり、標準的には４００℃程度である。また、図２におけるＴｍとはキャップ層２６の成長温度であり、標準的には６００℃程度である。
【００１８】
そしてステップ１４では基板２０がＴｍ以上Ｔｇより低い範囲内のいずれかの温度まで昇温される。このような処理を行うとＩｎＰからなるキャップ層２６（の主にＩｎ）がマストランスポートし開口部３０へ流れ込む。開口部３０へ流れ込むＩｎは前述のＰＨ３と反応しＩｎＰとなって露出側面を覆う。
【００１９】
ここで、ステップ１４における加熱時間は、少なくとも露出側面がＩｎＰで覆われるために要する時間以上である。ステップ１４を終えると図５に示すような半導体積層構造が得られる。すなわち、キャップ層２６の一部がマストランスポートして、露出側面を覆い、かつ開口部を埋める。なお、図５における破線部はマストランスポートが開始される前の形状を示すものであり説明の便宜上記載したものにすぎない（以後図６、図７、図１０、図１３、図１４における破線も説明用に付されたものである）。
【００２０】
ステップ１４の処理を終えるとステップ１６へと処理が進められる。ステップ１６では基板温度をさらに昇温しキャップ層の成長温度（Ｔｇ）まで到達させる。基板温度がＴｇまで高められるとキャップ層２６（の主にＩｎ）のマストランスポートは促進される。ステップ１６開始時点においてすでに回折格子はキャップ層２６によって覆われているが、依然として開口部３０は凹部を形成しており表面のラフネスが大きい。そして、ステップ１６によってさらにマストランスポートが促進されることにより表面ラフネスを緩和でき、表面の平坦化が行われる（図６）。
【００２１】
ここで、この平坦化に寄与するのはキャップ層２６である。すなわち回折格子２８は既にキャップ層に覆われているためマストランスポートに寄与せずその形状を維持する。
【００２２】
ステップ１６の処理を終えるとステップ１８へと処理が進められる。ステップ１８ではＩｎＰ層の埋め込み成長が行われる。ＩｎＰの成長は例えば、ＭＯＰＶＥ装置の反応炉にトリメチルインジウム（ＴＭＩｎ）などのＩｎの原料を導入することにより行われる。またフォスフィン（ＰＨ３）などのＰの原料も適宜導入される。ステップ１６を終えると図７に示すように埋め込み層２９が形成される（図７）。ステップ１８を終えると本実施形態のルーチンを終了する。
【００２３】
例えば、回折格子を埋め込むための埋め込み成長直前に露出側面がある場合、埋め込み成長中に回折格子を構成する成分がマストランスポートすることがあった。埋め込み成長直前に露出側面がある構成として図１３と図１４を例示する。なお、図１３、１４の構成およびそれらで採用される半導体素子の製造方法は本発明の効果を説明するための比較例である。
【００２４】
図１３は、キャップ層１００のマストランスポートを行う温度がキャップ層成長温度と同等程度に高く回折格子１０２までマストランスポートを起してしまった例を図示するものである。すわわち、矩形形状の周期構造を有するべき回折格子１０２が形状崩れを起している。さらに、このようなマストランスポートが行われた後でも回折格子１０２がキャップ層１００で覆われるには至らず、埋め込み成長直前においても露出側面が存在する。
【００２５】
このような構成では埋め込み成長の過程において特に露出側面近傍で回折格子のマストランスポートが起こり、回折格子の形状崩れはより顕著となってしまう。この場合、キャップ層をマストランスポートさせることにより、表面の平坦性を高めることはできるものの、回折格子の形状崩れが起こってしまう問題があった。また、埋め込み成長により回折格子の形状崩れがさらに顕著となってしまう問題もあった。
【００２６】
一方、図１４の例は、キャップ層１１０を厚膜化して埋め込み成長の開始温度を低温化するものである。埋め込み成長の開始温度を低温化するのは埋め込み成長による回折格子の形状崩れを抑制するためである。この場合回折格子１１２の形状は矩形を維持し得るが、埋め込み成長開始温度を低温化することにより半導体の結晶性を悪化させる問題があった。半導体の結晶性が悪化すると光素子としての特性が悪化することがある。また、キャップ層１１０の厚膜化は開口部１１６のアスペクト比の増大すなわち、回折格子深さの増大となるため埋め込み成長による埋め込みが困難となる問題もあった。また、この場合、埋め込み成長後の表面平坦性も悪化してしまう。
【００２７】
つまり、比較例における問題点は以下の２点に集約される。第１点目は、表面の平坦性向上のみを目的としてキャップ層のマストランスポートを高温で行うため、回折格子層までもが有意なマストランスポートを起してしまうことである。第２点目は埋め込み成長直前に露出側面があるために埋め込み成長において回折格子の形状が崩れてしまうことである。これらを防止できず図１４の例のように複数の弊害を伴う構造および製造方法を採用せざるを得ないという問題があった。
【００２８】
本実施形態の方法によれば上述の諸問題を解決できる。すなわち、本実施形態では、マストランスポート工程において露出側面を覆う。そしてマストランスポート工程はキャップ層のマストランスポート開始温度（Ｔｍ）以上かつキャップ層の成長温度（Ｔｇ）未満の温度で行われる。よってキャップ層の成長温度まで昇温させる場合と比較して低温で露出側面を覆うことができる。すなわちマストランスポート工程は、埋め込み工程と比較して低温で行われるから、回折格子（光ガイド層）の形状崩れが起こりにくい。
【００２９】
また、ＩｎＰのマストランスポート開始温度（Ｔｍ）はＩｎＧａＡｓＰのマストランスポート開始温度よりも低い。従って、基板温度がＴｍ程度の段階であればＩｎＧａＡｓＰすなわち回折格子の有意なマストランスポートは起こらない。そこで、本実施形態では基板温度がＴｍ程度で露出側面を覆うように十分に昇温スピードを緩やかにする。そしてマストランスポート工程を終えたあとに基板をキャップ層の成長温度（Ｔｇ）まで昇温させると、回折格子はＩｎＰにより覆われているから回折格子の形状崩れを起すこと無く、所望の表面平坦化ができる。
【００３０】
同じく、埋め込み成長開始直前には露出側面は存在しないため埋め込み成長中にキャップ層（ＩｎＰ）の成長温度まで昇温しても回折格子の形状崩れはない。
【００３１】
さらに本発明は、ステップ１０で形成するキャップ層の層厚にも特徴がある。このことについて図８、９、１０を用いて説明する。まず本実施形態のステップ１２により開口部を形成した後の積層構造を示す図９で各構成部分の寸法等を定義する。キャップ層２６の層厚はｃ［ｎｍ］であり本実施形態では８０ｎｍとした。同じく光ガイド層２８の層厚はｇ［ｎｍ］であり本実施形態では５０ｎｍである。マストランスポート工程前の開口部の深さはｄ［ｎｍ］であり本実施形態では１５０ｎｍである。
【００３２】
さらに、開口部の幅はＸ１［ｎｍ］であり本実施形態では１００ｎｍである。そして開口部間の凸部の幅はＸ２［ｎｍ］であり本実施形態では１００ｎｍである。また、マストランスポート工程前後のキャップ層の層厚変化量を△ｃとする（図１０）。
【００３３】
このように各構成部分の寸法を定義すると、マストランスポート工程および平坦化する工程（ステップ１６）で埋め込まれるべき開口部の断面積Ｓ１はＸ１（ｄ−△ｃ）である。ここでＳ１はキャップ層２６の減少分であるＸ２×△ｃと等しいからＳ１とＳ２は一致し以下の式１が成り立つ。
Ｘ１（ｄ−△ｃ）＝Ｘ２×△ｃ  ・・・式１
さらにＸ１／Ｘ２をデューティ比ｒと定義すると式２が成り立つ。
ｒ（ｄ−△ｃ）＝△ｃ        ・・・式２
ここで、マストランスポート工程および平坦化する工程（ステップ１６）で回折格子が崩れないための条件を式３に示す。
ｃ−△ｃ＞０                ・・・式３
【００３４】
式２と式３から、式４を導くことができる。
ｃ＞ｒ／（１＋ｒ）ｄ        ・・・式４
また、開口部の深さはｃとｇの和よりも大きくなければならないから式５が成り立つ。
ｄ＞ｃ＋ｇ                  ・・・式５
式５は式６のように変形できる。
ｃ＜ｄ−ｇ                  ・・・式６
式４と式６とを満たすのは図８の斜線で囲まれた領域である。本実施形態ではこのようにしてキャップ層２６の層厚はｃを定めるから、開口部を埋め込むためのキャップ層を過不足なく形成できる。
【００３５】
本実施形態においてはマストランスポート工程における昇温を連続無段階的に行うこととしたが本発明はこれに限定されない。例えば、昇温の過程において基板温度をキャップ層のマストランスポート開始温度（Ｔｍ）近傍にて一定時間保持しより確実に露出側面を覆うこととすると回折格子の形状崩れを抑制する効果が高まる。
【００３６】
このように、マストランスポート工程における昇温シーケンスはキャップ層のマストランスポートにより露出側面を覆うことができる限りにおいて特に限定されない。同様に、平坦化する工程および埋め込み成長を行う工程においては回折格子の形状崩れの懸念が無いため所望の基板温度で処理を行うことができる。よって、例えば、平坦化する工程で基板温度をＩｎＰ（キャップ層）成長温度（Ｔｇ）より高く保持しても本発明の効果を失うことはないため本実施形態に示した基板温度に限定されない。
【００３７】
本実施形態においてはキャップ層をＩｎＰ、光ガイド層をＩｎＧａＡｓＰとしたが本発明はこれに限定されない。すなわち、本発明の特徴は埋め込み成長を行う前に、マストランスポート工程を行い埋め込み成長温度未満の温度で露出側面を覆うことにより回折格子の形状崩れを抑制するものである。従って、本発明の範囲を逸脱しない限りにおいては半導体素子の材料は特に限定されない。同様にして積層構造の極性、ドーピング材料、ドーピング量（キャリア濃度）なども任意である。
【００３８】
本実施形態では基板上に、バッファ層、光ガイド層、キャップ層の順に各層が形成された構造において回折格子を形成、埋め込むこととしたが本発明はこれに限定されない。例えば、半導体レーザ構造において活性層の上層に回折格子を形成する場合にも本発明は実施可能であるから、回折格子を形成する場合にその下層の構成は特に限定されるものではない。
【００３９】
本実施形態はステップ１６で説明した表面を平坦化する工程を備えるが本発明はこれに限定されない。すなわちこの平坦化は後続の工程において活性層の形成などの「表面平坦性」が要求される工程に備えるためであり、特にこのような要請がない場合にまで行う必要がないという意味において必須の工程ではない。
【００４０】
本実施形態の半導体素子の製造方法によれば、平坦化する工程（ステップ１６）を備えるため、この工程の処理後には開口部であった部分は埋め込まれる。そこでキャップ層５０と回折格子５２との間にキャリア濃度をつけておき（図１１）、マストランスポート工程および平坦化する工程を実施してもよい。この場合平坦化する工程を終えると図１２に示すように、光ガイド層において、回折格子５２とキャップ層５８とが交互に並ぶ構成となる。
【００４１】
このような横方向（光ガイド層が形成された平面平行方向）のキャリア濃度の周期的分布は、活性層を導波する光と前記回折格子との光結合係数を左右するパラメータである。よってこのキャリア濃度差を制御することにより光結合係数を最適化できる。
【図面の簡単な説明】
【００４２】
【図１】実施の形態の半導体素子の製造方法を説明するフローチャートである。
【図２】実施の形態の昇温シーケンスを説明するグラフである。
【図３】成膜後の積層構造を説明する断面図である。
【図４】開口部形成後の断面を説明する断面図である。
【図５】マストランスポート工程後の断面を説明する図である。
【図６】平坦化する工程後の断面を説明する図である。
【図７】埋め込み工程後の断面を説明する図である。
【図８】キャップ層が形成される際のキャップ層層厚について説明するグラフである。
【図９】図８の説明に必要な各構成部分の寸法等を定義する図である。
【図１０】図８の説明に必要な各構成部分の寸法等を定義する図である。
【図１１】キャップ層と回折格子との間に不純物濃度差をつけた場合の製造方法を説明する図である。
【図１２】キャップ層と回折格子との間に不純物濃度差をつけた場合の製造方法を説明する図である。
【図１３】比較例を説明する図である。
【図１４】比較例を説明する図である。
【符号の説明】
【００４３】
２４  光ガイド層、２６  キャップ層、２８  回折格子
【図１】
0005181787.tif 000002
【図２】
0005181787.tif 000003
【図３】
0005181787.tif 000004
【図４】
0005181787.tif 000005
【図５】
0005181787.tif 000006
【図６】
0005181787.tif 000007
【図７】
0005181787.tif 000008
【図８】
0005181787.tif 000009
【図９】
0005181787.tif 000010
【図１０】
0005181787.tif 000011
【図１１】
0005181787.tif 000012
【図１２】
0005181787.tif 000013
【図１３】
0005181787.tif 000014
【図１４】
0005181787.tif 000015