(57)【特許請求の範囲】
【請求項１】
基準抵抗を有する電流源回路（212、214、216、400）であって、前記基準抵抗の製造上のバラツキによって変動する第１、第２、及び第３のバイアス電流を生成する電流源回路と、
入力増幅段（205）であって、
ｉ）前記第１のバイアス電流によるバイアスがかけられるトランスコンダクタンス段（202）と、
ii）前記第２のバイアス電流によるバイアスがかけられる第１のトランスインピーダンス増幅器（ＴＩＡ）（204）
とを含み、前記第１のＴＩＡ（204）がその入力（208）とその出力（210）との間に結合された第１のフィードバック抵抗を有しており、及び、前記第１のＴＩＡ（204）の入力（208）が前記トランスコンダクタンス段（202）の出力に結合されていることからなる、入力増幅段と、
前記第３のバイアス電流によるバイアスがかけられる出力増幅段（206）であって、前記第１のＴＩＡ（204）の出力に結合された入力（210）を有する出力増幅段と、
第２のＴＩＡ（200）を形成するために、前記出力増幅段（206）の出力と前記トランスコンダクタンス段（202）の入力との間に結合された第２のフィードバック抵抗
とを備えた増幅器回路であって、
前記電流源回路が、平衡カレントミラーを構成する第１、第２、第３、及び第４の金属酸化物半導体（ＭＯＳ）トランジスタ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４）と前記基準抵抗とを有したマスタ電流源回路（400）と、前記バイアス電流を生成する第５、第６、及び第７のＭＯＳトランジスタ（Ｍ７、Ｍ８、Ｍ９）とを含み、該第５、第６、及び第７のＭＯＳトランジスタが、該マスタ電流源回路から出力された電圧（ＶＸ）を各ゲートにおいて共通に受けて、それぞれ、前記第１、第２、第３のバイアス電流を生成し、
前記基準抵抗、前記第１のフィードバック抵抗、及び前記第２のフィードバック抵抗は、各回路に実装される前に、共通の製造プロセスを用いて製造されたものであり、
前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）がそれぞれ、単一のＭＯＳトランジスタを含み、及び、
前記電流源回路（212、214、216、400）、前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）上に実装されたＭＯＳトランジスタは全て、各回路に実装される前に、共通の製造プロセスを用いて製造されたものであることからなる、増幅器回路。
【請求項２】
前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）のＭＯＳトランジスタのゲートがその段の入力としての役割を果たし、及び、そのＭＯＳトランジスタのドレインがその段の出力としての役割を果たすことからなる、請求項１に記載の増幅器回路。
【請求項３】
光検出器（108）と、
基準抵抗を有する電流源回路（212、214、216、400）であって、前記基準抵抗の製造上のバラツキによって変動する第１、第２、及び第３のバイアス電流を生成する電流源回路と、
入力増幅段（205）であって、
ｉ）前記第１のバイアス電流によるバイアスがかけられるトランスコンダクタンス段（202）であって、前記光検出器（108）の出力に結合された入力を有するトランスコンダクタンス段（202）と、
ii）前記第２のバイアス電流によるバイアスがかけられる第１のトランスインピーダンス増幅器（ＴＩＡ）（204）
とを含み、前記第１のＴＩＡ（204）がその入力（208）とその出力（210）との間に結合された第１のフィードバック抵抗を有しており、及び、前記第１のＴＩＡ（204）の入力（208）が前記トランスコンダクタンス段（202）の出力に結合されていることからなる、入力増幅段と、
前記第３のバイアス電流によるバイアスがかけられる出力増幅段（206）であって、前記第１のＴＩＡ（204）の出力に結合された入力（210）を有する、出力増幅段（206）と、
第２のＴＩＡ（200）を形成するために、前記出力増幅段（206）の出力と前記トランスコンダクタンス段（202）の入力との間に結合された第２のフィードバック抵抗
とを備える光検出システムであって、
前記電流源回路が、平衡カレントミラーを構成する第１、第２、第３、及び第４の金属酸化物半導体（ＭＯＳ）トランジスタ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４）と前記基準抵抗とを有したマスタ電流源回路（400）と、前記バイアス電流を生成する第５、第６、及び第７のＭＯＳトランジスタ（Ｍ７、Ｍ８、Ｍ９）とを含み、該第５、第６、及び第７のＭＯＳトランジスタが、該マスタ電流源回路から出力された電圧（ＶＸ）を各ゲートにおいて共通に受けて、それぞれ、前記第１、第２、第３のバイアス電流を生成し、
前記基準抵抗、前記第１のフィードバック抵抗、及び前記第２のフィードバック抵抗は、各回路に実装される前に、共通の製造プロセスを用いて製造されたものであり、
前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）がそれぞれ、単一のＭＯＳトランジスタを含み、及び、
前記電流源回路（212、214、216、400）、前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）上に実装されたＭＯＳトランジスタは全て、各回路に実装される前に、共通の製造プロセスを用いて製造されたものであることからなる、光検出システム。
【請求項４】
前記光検出器（108）がフォトダイオードである、請求項３に記載の光検出システム。
【請求項５】
前記トランスコンダクタンス段（202）、前記第１のＴＩＡ（204）、及び前記出力増幅段（206）のＭＯＳトランジスタのゲートがその段の入力としての役割を果たし、及び、そのＭＯＳトランジスタのドレインがその段の出力としての役割を果たすことからなる、請求項３に記載の光検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器回路、及び増幅器回路を内蔵するシステムに関する。
【背景技術】
【０００２】
多くの集積回路（ＩＣ）設計は、帯域幅の制限に直面し、望ましい電力よりも多い電力を消費する（特に、所与の業界は、より高い帯域幅及びより低い電力設計に移行する傾向がある）。ほぼ全てのオプトカプラＩＣの初段を形成するトランスインピーダンス増幅器（ＴＩＡ）は、ＩＣの供給電流の大部分を消費する可能性がある。この結果、ＩＣのＴＩＡの帯域幅および電力消費の改善は、常に望まれている。
【特許文献１】米国特許第４，４５８，２１２号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、本発明の課題は、上述した技術的な問題を克服、又は少なくとも緩和することにある。
【課題を解決するための手段】
【０００４】
一実施形態において、増幅器回路は、基準抵抗を有する電流源回路を含む。電流源回路は、基準抵抗の製造上のバラツキにより異なる第１、第２、及び第３のバイアス電流を生成する。増幅器回路は、入力増幅段、及び出力増幅段を更に含む。入力増幅段は、１）第１のバイアス電流によりバイアスをかけられるトランスコンダクタンス段、及び２）第２のバイアス電流によりバイアスをかけられる第１のトランスインピーダンス増幅器（ＴＩＡ）を含む。出力増幅段は、第３のバイアス電流によりバイアスをかけられる。第１のＴＩＡは、第１のＴＩＡの入力と出力との間に結合された第１のフィードバック抵抗を有する。第１のＴＩＡの入力は、トランスコンダクタンス段の出力に結合され、第１のＴＩＡの出力は、出力増幅段の入力に結合される。第２のフィードバック抵抗が、出力増幅段の出力とトランスコンダクタンス段の入力との間に結合されて、第２のＴＩＡを形成する。基準抵抗、第１のフィードバック抵抗、及び第２のフィードバック抵抗は全て、共通の製造プロセスを用いて形成される。
【０００５】
他の実施形態も開示される。
【発明の効果】
【０００６】
本発明によれば、トランスインピーダンス増幅器（ＴＩＡ）の帯域幅および電力消費が改善される。
【発明を実施するための最良の形態】
【０００７】
本発明の例示的な実施形態を添付図面に示す。
【０００８】
本明細書において、ＴＩＡは、増幅器の信号入力と信号出力との間に結合されたフィードバック抵抗（Ｒｆ）を有する反転電圧利得増幅器として定義される。そのフィードバック抵抗（Ｒｆ）により、ＴＩＡは、入力電流（ｉ）を出力電圧（Ｖｏ）に変換する。
【０００９】
例示的な三段の、ダイオードが負荷されたＴＩＡ１００が、図１に示される。ＴＩＡ１００は、信号入力（ＶＩＮ）と信号出力（Ｖｏ）との間に延在する第１、第２、及び第３のトランジスタ増幅器１０１、１０３、１０５のチェーン（回路）を含む。一例として示されるように、第１の増幅器１０１は、ｎチャネル金属酸化物半導体（ＭＯＳ）駆動トランジスタＭ１、ダイオードが負荷されたｎチャネルトランジスタ（Ｍ４）、及び電流源１０２を含むことができる。トランジスタＭ１とＭ４のソース端子は接地に結合され、トランジスタＭ１とＭ４のドレイン端子は電流源１０２に結合される。この構造は、第２の増幅器１０３（トランジスタＭ２とＭ５、及び電流源１０４からなる）と第３の増幅器１０５（トランジスタＭ３とＭ６、及び電流源１０６からなる）の双方に対して繰り返される。
【００１０】
各駆動トランジスタ（Ｍ１、Ｍ２、Ｍ３）のゲートは、その各々の増幅器に対する信号入力として働き、各駆動トランジスタ（Ｍ１、Ｍ２、Ｍ３）のドレインは、その各々の増幅器の信号出力の働きをする。これに関連して、第２の増幅器１０３の入力は、第１の増幅器１０１の出力に接続され、第３の増幅器１０５の入力は、第２の増幅器１０３の出力に接続される。第３の増幅器１０５の出力（Ｖｏ）、及び第１の増幅器１０１の入力は（ＶＩＮ）、フィードバック抵抗（Ｒｆ）により互いに結合される。
【００１１】
電流源１０２、１０４、１０６の各々は、ＴＩＡの電源（ＶＤＤ）と駆動トランジスタ（Ｍ１、Ｍ２、Ｍ３）のそれぞれのドレインとの間に結合される。電流源１０２、１０４、１０６はそれぞれ、電流Ｉ１、Ｉ２、及びＩ３を生成する。
【００１２】
ＴＩＡ１００の動作中、入力電流（ｉ）は、例えば光検出器１０８（フォトダイオード等）により、ＴＩＡの信号入力（ＶＩＮ）において生じる。次いで、この電流は、増幅器１０１、１０３、及び１０５のチェーンからなる複合反転増幅器と共働してフィードバック抵抗（Ｒｆ）を介して安定した出力電圧（Ｖｏ）に変換される。
【００１３】
第３段の増幅器１０５の出力電圧の変化に対応するために、第３段の増幅器１０５の入力（即ち、トランジスタＭ３のゲート）において、入力基準電圧変化が存在する。同じ電圧変化は、第１及び第２の増幅器１０１、１０３の入力において生じる。理論上の理想的な条件下で、信号入力ＶＩＮ（即ち、トランジスタＭ１のゲート）での電圧スイング（振れ）は、複合増幅器１０１、１０３、１０５が無限大に向かう利得を有する場合、ゼロに近づくはずである。しかしながら、実際の状況下では、利得は、増幅器１０１、１０３、及び１０５のそれぞれの有限の利得の結果として小さい。
【００１４】
交流（ＡＣ）動作条件の下で、バイアス電流Ｉ１、Ｉ２、及びＩ３の一部は、ＡＣ電流としてｇｍ接続された負荷（Ｍ４、Ｍ５、Ｍ６）に分流され、それによりＡＣ電圧を生じる。これらＡＣ電圧は、利得、増幅器の時定数、及び電力の中で、困難な設計のトレードオフにつながる。小さい増幅器の時定数を特徴とする高速回路設計の場合、増幅器１０１、１０３、及び１０５の利得は、減少する場合が多く、ＴＩＡ１００の電力は、増加する（即ち、バイアス電流Ｉ１、Ｉ２、及びＩ３を増加させることにより）。これにより、増幅器１０１、１０３、及び１０５により形成された複合増幅器は、より速くなるが、より大きな電力消費、及びＴＩＡ１００の入力（ＶＩＮ）及び出力（Ｖｏ）に関連した容量性寄生効果の不満足な抑制につながる（即ち、増幅器１０１、１０３、及び１０５のチェーンによってもたらされる有限の利得という理由により）。従って、ＴＩＡ１００は、電力−帯域幅が効率的でなく、不十分な設計のトレードオフを欠点としてもつ。更に、ＴＩＡ１００は、電流Ｉ１、Ｉ２、及びＩ３を変化させるプロセスのバラツキの結果として、不十分な性能を被る可能性がある。
【００１５】
図２は、ダイオードが負荷されたＴＩＡ１００の代替案として使用され得る、プロセスに依存しない例示的なＴＩＡ２００を示す。ＴＩＡ２００は、入力増幅段２０５、出力増幅段２０６、及びフィードバック抵抗（Ｒｆ）を含む。フィードバック抵抗（Ｒｆ）は、出力増幅段２０６の出力（Ｖｏ）と入力増幅段の入力（ＶＩＮ）との間に結合される。ＴＩＡ２００の入力増幅段２０５は非反転であり、出力増幅段２０６は反転である。
【００１６】
入力増幅段２０５は、トランスコンダクタンス段２０２及びＴＩＡ２０４を含む。トランスコンダクタンス段２０２の出力２０８は、ＴＩＡ２０４の入力に結合され、ＴＩＡ２０４の出力２１０は出力増幅段２０６の入力に結合される。
【００１７】
ＴＩＡ２０４は、ＴＩＡの入力２０８と出力２１０との間に結合されたフィードバック抵抗（Ｒｃ）を含む。留意すべきは、フィードバック抵抗Ｒｃを含むＴＩＡ２０４は、フィードバック抵抗Ｒｆを含むＴＩＡ２００内にネスト化（入れ子）される。
【００１８】
一例として、入力トランスコンダクタンス段２０２、ＴＩＡ２０４、及び出力増幅段２０６はそれぞれ、ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含むことができる。各ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）のゲートは、それぞれの段の入力としての機能を果たし、各ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）のドレインは、それぞれの段の出力（２０８、２１０、Ｖｏ）としての機能を果たす。ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）のそれぞれは、複数の電流源２１２、２１４、２１６の１つと接地との間でソースとドレインを介して接続される。
【００１９】
ＴＩＡ２００の各段２０２、２０４、２０６は、それぞれの電流源２１２、２１４、２１６の電流（Ｉ１、Ｉ２、又はＩ３）によりバイアスをかけられる（又は「作動状態にされる（armed）」）。即ち、トランスコンダクタンス段２０２は、第１の電流源２１２によりバイアスをかけられ、ＴＩＡ２０４は第２の電流源２１４によりバイアスをかけられ、出力増幅段２０６は第３の電流源２１６によりバイアスをかけられる。
【００２０】
ＴＩＡ２００の動作中、入力電流（ｉ）は、例えば光検出器１０８（フォトダイオード等）により、ＴＩＡの信号入力（ＶＩＮ）において生じる。次いで、この電流は、増幅段２０２、２０４、及び２０６のチェーンからなる複合反転増幅器と共働してフィードバック抵抗（Ｒｆ）を介して安定した出力電圧（Ｖｏ）に変換される。
【００２１】
図３に示されるように、電流源２１２、２１４、２１６のそれぞれは、電源（ＶＤＤ）とトランジスタＭ１、Ｍ２、又はＭ３の各ドレインとの間に結合されたＭＯＳトランジスタ（Ｍ７、Ｍ８、Ｍ９）からなることができる。電流源トランジスタ（Ｍ７、Ｍ８、Ｍ９）のゲートは、マスタ電流源回路４００（図４に示される）のノードＶＸの電圧により駆動され得る。マスタ電流源回路４００のカレントミラートランジスタＭ１４を基準として電流源トランジスタ（Ｍ７、Ｍ８、Ｍ９）の比を適切な大きさにすることにより、電流源トランジスタ（Ｍ７、Ｍ８、Ｍ９）は、適切な比の電流Ｉ１、Ｉ２、及びＩ３を生成する。
【００２２】
ノードＶＸの電圧に関連づけられるマスタ電流源回路４００の基準電流（Ｉ）は、様々な態様で生成され得る。しかしながら、重要な点は、マスタ電流源回路４００には、基準電流（Ｉ）の値、ひいては電流Ｉ１、Ｉ２、及びＩ３の値に影響を及ぼす基準抵抗（Ｒ）が設けられていることである。このように、電流Ｉ１、Ｉ２、及びＩ３は、基準抵抗Ｒの製造上のバラツキによって異なる可能性がある。また、共通の製造プロセスを用いて抵抗Ｒ、Ｒｆ及びＲｃを形成することにより、第１及び第２のネスト化されたＴＩＡ２００、２０４の性能のバラツキは、電流Ｉ１、Ｉ２及びＩ３のバラツキに追従され得る。また、ネスト化されたＴＩＡ２００、２０４、電流源２１２、２１４、２１６、及びマスタ電流源回路４００の性能のバラツキは、共通の製造プロセスを用いてそれぞれのトランジスタを形成することにより、互いに追従され得る。このように、ＴＩＡ２００の性能は、実質的にプロセスに依存しない。ＴＩＡ１００のｇｍ接続された負荷（Ｍ４、Ｍ５、Ｍ６）を除去することにより、ＴＩＡ２００が吸い込む電流が小さくなり、使用する電力も小さくなる。これは、ＴＩＡ２０４の入力と出力に関連したインピーダンスを低減する、ひいては１）非反転入力増幅段２０５に増幅器のより小さい時定数を与えつつ、２）ＴＩＡ２００のより高い利得を可能にし、３）ＴＩＡ２００の安定性を著しく脅かさない、ネスト化されたＴＩＡ２０４のネガティブ並列フィードバックにより説明され得る。従って、ＴＩＡ２０４により、入力増幅段２０５のより高い利得を可能にすると同時に、ＴＩＡの電流バイアス要件も低減される。複合ＴＩＡ２００の高利得および高い帯域幅に起因して、その入力と出力に関連した寄生容量が良好に抑制される。この結果、ＴＩＡ２００によって、より高い利得−帯域幅の製品が提供され、ダイオードが負荷されたＴＩＡ１００よりも良好な電力−帯域幅のトレードオフが提供される。
【００２３】
マスタ電流源回路４００の１つの例示的な具現化形態が図４に示される。図４に示されるように、マスタ電流源回路４００は、スタートアップ回路４０２、及び平衡カレントミラー（トランジスタＭ１１、Ｍ１２、Ｍ１３及びＭ１４からなる）を含むことができる。スタートアップ回路４０２は、種々の形態をとることができるが、１つの形態において、Brehmer他による特許文献１に開示されたスタートアップ回路を含む。
【００２４】
電流Ｉ１、Ｉ２、及びＩ３を生成する電流源２１２、２１４、２１６、及び電流Ｉを生成する電流源回路４００は、それらが別個の電流源であるように説明されたが、これらの電流源間の境界は、いくぶん漠然としている。従って、特許請求の範囲において、これらの電流源の全ての組み合わせは概して、「電流源回路」と呼ばれる場合がある。
【００２５】
増幅器２００は、光検出器（フォトダイオード１０８等）を含む光検出システムに特に有用となることができる。これは、増幅器２００がプロセスに不変の態様で比較的小さい光電流（ｉ）を増幅でき、増幅器１００に比べてより少ない電力を用いて極めて迅速に（即ち、高い帯域幅で）増幅できるからである。
【００２６】
本発明を要約すると以下の通りである。即ち、一実施形態において、基準抵抗を有する電流源回路(212,214,216,400)は、電流補償抵抗の製造上のバラツキにより異なる第１、第２、第３のバイアス電流を生成する。入力増幅段（205）は、第１のバイアス電流によりバイアスをかけられるトランスコンダクタンス段(202)、第２のバイアス電流によりバイアスをかけられる第１のトランスインピーダンス増幅器(TIA)(204)、及び第１のTIAの入力(208)と出力(210)との間に結合された第１のフィードバック抵抗を含む。第１のTIA(204)の入力(208)は、トランスコンダクタンス段(202)の出力に結合される。出力増幅段(206)は、第３のバイアス電流によりバイアスをかけられ、第１のTIA(204)の出力に結合された入力(210)を有する。第２のフィードバック抵抗が、出力増幅段(206)の出力とトランスコンダクタンス段(202)の入力との間に結合される。基準抵抗、及び第１と第２のフィードバック抵抗は、共通の製造プロセスを用いて形成される。
【図面の簡単な説明】
【００２７】
【図１】例示的な三段の、ダイオードが負荷されたＴＩＡを示す図である。
【図２】プロセスに依存しない例示的なＴＩＡを示す図である。
【図３】それぞれゲート電圧ＶＸにより制御される複数の電流源トランジスタにより、図２に示された電流Ｉ１、Ｉ２、及びＩ３が如何にして生成され得るかを示す図である。
【図４】図３に示された電流源トランジスタを制御するための電圧ＶＸを生成するマスタ電流源を示す図である。
【符号の説明】
【００２８】
108  光検出器
200、204  ＴＩＡ
202  入力トランスコンダクタンス段
205  入力増幅段
206  出力増幅段
212、214、216  電流源
400  マスタ電流源回路
【図１】
0005345755.tif 000002
【図２】
0005345755.tif 000003
【図３】
0005345755.tif 000004
【図４】
0005345755.tif 000005