(57)【特許請求の範囲】
【請求項１】
高周波信号の包絡線に応じた出力電圧を生成する包絡線追跡電源回路であって、
前記包絡線に対応する包絡線信号が入力されて、該包絡線信号に応じた電圧を出力するボルテージフォロア回路部と、
前記ボルテージフォロア回路の出力と前記出力電圧の出力端子との間に並列に接続された第１及び第２の並列抵抗と、
前記第１及び第２の並列抵抗におけるそれぞれの電圧降下を検出して、該電圧降下に応じた電圧を生成する第１及び第２のヒステリシスコンパレータ部と、
前記第１及び第２のヒステリシスコンパレータ部のそれぞれが出力する電圧に応じてスイッチングして、前記出力端子に電圧を出力する第１及び第２のスイッチングコンバータ部と、
を備えることを特徴とする包絡線追跡電源回路。
【請求項２】
前記第１及び第２のスイッチングコンバータ部は、それぞれ、前記第１及び第２のヒステリシスコンパレータ部の出力する電圧に応じてオン／オフする第１及び第２のスイッチと、前記第１及び第２のスイッチを流れる電流を受ける第１及び第２のインダクタとを有し、
前記第１のインダクタのインダクタンスは、前記第２のインダクタのインダクタンスよりも小さい、
ことを特徴とする請求項１記載の包絡線追跡電源回路。
【請求項３】
前記第１のヒステリシスコンパレータ部のヒステリシス幅は、前記第２のヒステリシスコンパレータ部のヒステリシス幅よりも大きい、
ことを特徴とする請求項２記載の包絡線追跡電源回路。
【請求項４】
請求項１〜３のいずれか１項に記載の包絡線追跡電源回路と、
前記包絡線追跡電源回路の前記出力端子からの出力電圧の供給を受けて、前記高周波信号を増幅する増幅器と、
を備えることを特徴とする高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包絡線追跡電源回路及びそれを含む高周波増幅器に関するものである。
【背景技術】
【０００２】
近年、移動通信用の無線基地局等において使用される高周波増幅器の高効率化、および広帯域化に対する要望が高まっている。高周波パワーアンプの効率化を図るための電源回路の一例としては、高周波増幅器に入力される無線信号の包絡線に追随して高周波増幅器に印加する電源電圧を変化させる包絡線追跡電源回路が知られている（下記非特許文献１〜４参照）。包絡線追跡電源回路は、パワーアンプの入力信号の包絡線に対応する信号が入力され、広帯域な電源であるオペアンプを含む部分と、狭帯域であるがオペアンプに比較して高効率な電源であるスイッチングコンバータを含む部分とからなる。このような包絡線追跡電源回路は、ＷＣＤＭＡ（Wideband Code Division Multiple Access）やOFDM（Orthogonal Frequency Division Multiplexing）などの通信方式に使用する場合であって、平均電力に対してピーク電力が高い信号を増幅する無線基地局用パワーアンプとして使用する場合に効果的である。
【非特許文献１】D. F. Kimball, et al., “High-Efficiency Envelope-Tracking W-CDMABase-Station Amplifier Using GaN HFETs”, IEEE Trans. on Microwave Theory andTechniques, vol.54, no.11, November 2006
【非特許文献２】F. Wang, “High Efficiency Linear Envelope Tracking and EnvelopeElimination and Restoration Power Amplifier for WLAN OFDM Applications”, Ph.D.Dissertation, University of California, San  Diego, 2006
【非特許文献３】P. Draxler, S. Lanfranco, et al., “High Efficiency Envelope TrackingLDMOS Power Amplifier for W-CDMA”, IEEE MTT-S International MicrowaveSymposium, pp.1534-1537, June 2006
【非特許文献４】P. Asbeck, D. Kimball, et al., “Next Genaration High-Efficiency RFTransmitter Technology for Basestations”, Extended Abstracts of 2007International Conference on Solid Sate Devices and Materials, pp. 146-147,Tsukuba, September 2007
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、一般に入力される包絡線信号のスルーレートは広く分布しており、上述した従来の包絡線追跡電源回路においてはスルーレートの平均値に対して最適化されるように設計されているため、平均スルーレートから外れるような多くの時間帯では効率が低下してしまう。すなわち、包絡線信号のスルーレートがスイッチングコンバータで対応できるスルーレートを超えた場合、オペアンプから全ての交流電流を賄うため効率が低下する。これに対して、包絡線信号のスルーレートがスイッチングコンバータで対応できるスルーレートを下回る場合、スイッチングコンバータを平均スルーレートに合わせて設計した分だけ効率が低下しており、どんなに包絡線信号のスルーレートが小さくてもその低い効率で一定に保たれてしまう。
【０００４】
そこで、本発明は、かかる課題に鑑みて為されたものであり、広帯域な包絡線を有する高周波信号に対しても効率を高く維持することが可能な包絡線追跡電源回路及び高周波増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の包絡線追跡電源回路は、高周波信号の包絡線に応じた出力電圧を生成する包絡線追跡電源回路であって、包絡線に対応する包絡線信号が入力されて、該包絡線信号に応じた電圧を出力するボルテージフォロア回路部と、ボルテージフォロア回路の出力と出力電圧の出力端子との間に並列に接続された第１及び第２の並列抵抗と、第１及び第２の並列抵抗におけるそれぞれの電圧降下を検出して、該電圧降下に応じた電圧を生成する第１及び第２のヒステリシスコンパレータ部と、第１及び第２のヒステリシスコンパレータ部のそれぞれが出力する電圧に応じてスイッチングして、出力端子に電圧を出力する第１及び第２のスイッチングコンバータ部と、を備える。
【０００６】
このような包絡線追跡電源回路によれば、ボルテージフォロア回路部から第１の並列抵抗を介して出力される電流と、その電流の第１のヒステリシスコンパレータ部による検出に応じてスイッチングする第１のスイッチングコンバータ部から出力される電流と、ボルテージフォロア回路部から第２の並列抵抗を介して出力される電流と、その電流の第２のヒステリシスコンパレータ部による検出に応じてスイッチングする第２のスイッチングコンバータ部から出力される電流とが合成されて出力端子に出力される。これにより、出力端子には包絡線信号のレベルに応じた出力が得られるとともに、第１のヒステリシスコンパレータ部と第１のスイッチングコンバータ部とからなる回路部と、第２のヒステリシスコンパレータ部と第２のスイッチングコンバータ部とからなる回路部とを包絡線信号の帯域に対する応答特性が異なるように設計することで、２つの回路部を広い帯域で補完しながら動作させることができる。その結果、広帯域な包絡線入力に対して全体の効率を高く維持することができる。
【０００７】
第１及び第２のスイッチングコンバータ部は、それぞれ、第１及び第２のヒステリシスコンパレータ部の出力する電圧に応じてオン／オフする第１及び第２のスイッチと、第１及び第２のスイッチを流れる電流を受ける第１及び第２のインダクタとを有し、第１のインダクタのインダクタンスは、第２のインダクタのインダクタンスよりも小さい、ことが好ましい。
【０００８】
この場合、第１のスイッチングコンバータ部は包絡線に対して応答する帯域が広くなる一方、第２のスイッチングコンバータ部は包絡線に対して応答する帯域が狭いが、第１のスイッチングコンバータ部に比較して効率が高くなる。その結果、包絡線のスルーレートに対応して第１及び第２のスイッチングコンバータ部が補完しながら出力電流を供給するので、ボルテージフォロア回路部からの出力電流が増大することがなく、広帯域な包絡線入力に対して全体の効率を高く維持することができる。
【０００９】
また、第１のヒステリシスコンパレータ部のヒステリシス幅は、第２のヒステリシスコンパレータ部のヒステリシス幅よりも大きい、ことも好ましい。
【００１０】
かかる構成を採れば、包絡線のスルーレートが大きいときに動作する第１のスイッチングコンバータ部のスイッチング周波数と、包絡線のスルーレートが小さいときに動作する第２のスイッチングコンバータ部のスイッチング周波数とを近づけることができるので、スイッチングコンバータを構成する回路素子の共通化により回路設計を容易にすることができる。
【００１１】
或いは、本発明の高周波増幅器は、上述した包絡線追跡電源回路と、包絡線追跡電源回路の出力端子からの出力電圧の供給を受けて、高周波信号を増幅する増幅器と、を備える。このような高周波増幅器によれば、広帯域な包絡線を有する高周波信号入力に対して全体の効率を高く維持することができる。
【発明の効果】
【００１２】
本発明の包絡線追跡電源回路によれば、広帯域な包絡線を有する高周波信号に対しても効率を高く維持することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しつつ本発明に高周波増幅器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１４】
［第１実施形態］
図１は、本発明の好適な一実施形態にかかる高周波増幅器１の概略構成を示す回路図である。同図に示す高周波増幅器１は、移動通信用の無線基地局において無線信号を増幅するためのものであり、包絡線検出部３と包絡線追跡電源回路５とパワーアンプ４とによって構成されている。
【００１５】
パワーアンプ４は、包絡線追跡電源回路５からの電力の供給を受けて、入力された高周波の無線信号（以下、ＲＦ信号という）を増幅して出力する。包絡線検出部３は、検波等により包絡線を検出し包絡線信号を包絡線追跡電源回路５に入力する。図２には、パワーアンプ４の出力ＲＦ信号の電圧Ｓｏｕｔ０及び包絡線追跡電源回路５の出力電圧Ｓｏｕｔ１の時間変化の一例を示す。このように、包絡線追跡電源回路５は、ＲＦ信号の包絡線の時間変化に応じた出力電圧を生成する。これにより、パワーアンプ４に固定電圧の電源回路を接続した場合に比較して、全体の消費電力を削減することが可能になる。
【００１６】
以下、本実施形態にかかる包絡線追跡電源回路５の構成を説明する前に、包絡線追跡方式の原理について説明する。図３は、包絡線追跡方式の原理を説明するための基本回路図である。
【００１７】
包絡線追跡方式の基本回路９０５は、包絡線信号ＳＥが入力されるオペアンプからなるボルテージフォロア回路９０７と、ボルテージフォロア回路９０７と基本回路９０５の出力との間に接続された抵抗素子Ｒｓｅｎｓｅと、抵抗素子Ｒｓｅｎｓｅにおける電圧降下を検出してその両端の電位を比較するヒステリシスコンパレータ９０９と、このヒステリシスコンパレータ９０９の出力を受けてスイッチングするスイッチングコンバータ９１１によって構成されている。スイッチングコンバータ９１１は、ドレイン端子にバイアス電圧Ｖｄｄが印加され、ゲート端子にヒステリシスコンパレータ９０９の出力が接続されたパワーＭＯＳＦＥＴ等の半導体スイッチ９１３と、アノード端子が接地され、カソード端子が半導体スイッチ９１３のソース端子に接続されたダイオード９１５と、半導体スイッチ９１３のソース端子と基本回路９０５の出力との間に接続されたインダクタ９１７とから構成されている。同図においては、パワーアンプ４を負荷抵抗Ｒｌｏａｄに等価的に置き換えている。
【００１８】
このような基本回路９０５は、ボルテージフォロア回路９０７から負荷抵抗Ｒｌｏａｄに供給される電流と、スイッチングコンバータ９１１から負荷抵抗Ｒｌｏａｄに供給される電流が合成されることによって、包絡線信号ＳＥに対応した出力電圧を負荷抵抗Ｒｌｏａｄに生成して出力する。
【００１９】
具体的には、ヒステリシスコンパレータ９０９の出力電圧がハイであり半導体スイッチ９１３がオン状態にある場合は、スイッチングコンバータ９１１からの電流が増加し、それに伴ってボルテージフォロア回路９０７から負荷抵抗Ｒｌｏａｄに流れる電流が減少する。その結果、抵抗素子Ｒｓｅｎｓｅの電圧降下が低下してヒステリシスコンパレータ９０９の出力がローになることにより、半導体スイッチ９１３がオフ状態となる。半導体スイッチ９１３がオフ状態にある場合は、スイッチングコンバータ９１１からの電流が減少し、それに伴ってボルテージフォロア回路９０７から負荷抵抗Ｒｌｏａｄに流れる電流が増加する。その結果、抵抗素子Ｒｓｅｎｓｅの電圧降下が上昇してヒステリシスコンパレータ９０９の出力電圧がハイになることにより、半導体スイッチ９１３がオン状態となる。
【００２０】
上記のような動作を繰り返すことにより、スイッチングコンバータ９１１における出力電圧の高周波成分（リップル）がボルテージフォロア回路９０７の出力電圧によって補完（キャンセル）されて、包絡線信号ＳＥに対応した出力電圧が負荷抵抗Ｒｌｏａｄに生成される。このとき、オペアンプからなるボルテージフォロア回路９０７は、広帯域であるが低効率な電源である一方、スイッチングコンバータ９１１は、狭帯域であるが高効率な電源である。ここで、図４に示すように、ＷＣＤＭＡの移動通信方式における包絡線信号のスペクトル分布は、直流成分を含む低周波帯に集中している。従って、包絡線の直流成分および低周波成分に対しては、高効率なスイッチングコンバータ９１１から電力を供給し、包絡線の高周波成分に対しては、広帯域なボルテージフォロア回路９０７から電力を供給することにより、電源回路全体で効率を維持する。
【００２１】
次に、基本回路９０５の動作について各回路部が出力する信号波形を参照しながら、より詳細に説明する。今、基本回路９０５のインダクタ９１７のインダクタンスをＬ、ヒステリシスコンパレータ９０９のヒステリシス幅をｈとする。
【００２２】
図５には、（ａ）スイッチングコンバータ９１１からの出力電圧ＶＯ（ｔ）、及び（ｂ）スイッチングコンバータ９１１からの出力電流ＩＯ（ｔ）を簡略化して示している。ここで、図５（ａ）におけるＤはデューティ比であり、包絡線信号の直流成分を電源電圧Ｖｄｄで除した値を意味している。このように、時間ｔ＝０で半導体スイッチ９１３がオンすると出力電流ＩＯが増え始め、ヒステリシスコンパレータ９０９のヒステリシス幅ｈによって決まる上限値ｈ／Ｒｓｅｎｓｅに達すると、ヒステリシスコンパレータ９０９の出力が反転し、半導体スイッチ９１３がオフになる（時間ｔ＝Ｔ１）。半導体スイッチ９１３がオフになると、スイッチングコンバータ９１１からの出力電流ＩＯが減り始め、ヒステリシス幅ｈによって決まる下限値−ｈ／Ｒｓｅｎｓｅに達すると、ヒステリシスコンパレータ９０９の出力が反転し、半導体スイッチ９１３がオンになる（時間ｔ＝Ｔ２）。
【００２３】
図６は、基本回路９０５における包絡線信号ＳＥの電圧ＶＥ、ボルテージフォロア回路９０７からの出力電流ＩＯＰ、ヒステリシスコンパレータ９０９からの出力電圧ＶＣ、スイッチングコンバータ９１１の出力電流ＩＯ、及び負荷抵抗Ｒｌｏａｄへの出力電流Ｉｏｕｔの時間変化の測定結果を示している。このように、基本回路９０５は内部発振を起こすが、出力電流Ｉｏｕｔにおいてはリップルが除去されている。このときのスイッチングコンバータ９１１のスイッチング周波数は、インダクタンスＬとヒステリシス幅ｈによって決まり、それぞれに反比例する。
【００２４】
次に、本実施形態にかかる包絡線追跡電源回路５の構成について説明する。図７は、包絡線追跡電源回路５の構成を示す回路図である。
【００２５】
同図に示すように、包絡線追跡電源回路５は、ヒステリシスコンパレータ及びスイッチングコンバータを含む回路を２系統有している。具体的には、包絡線追跡電源回路５は、包絡線信号ＳＥの電圧ＶＥに応じた電圧を出力するボルテージフォロア回路７と、ボルテージフォロア回路７の出力と負荷抵抗Ｒｌｏａｄに繋がる出力端子ＰＯとの間に接続された２つの並列抵抗Ｒｓｅｎｓｅと、２つの並列抵抗Ｒｓｅｎｓｅのそれぞれに対応して設けられた２系統の電力発生部１９ａ，１９ｂとを備えている。
【００２６】
この電力発生部１９ａは、ヒステリシスコンパレータ９ａとスイッチングコンバータ１１ａとから構成されている。ヒステリシスコンパレータ９ａは、その入力端子が一方の並列抵抗Ｒｓｅｎｓｅの両端に接続されて、その並列抵抗Ｒｓｅｎｓｅにおける電圧降下を検出して、その電圧降下に応じてハイ状態またはロー状態の電圧を生成する。なお、ヒステリシスコンパレータ９ａは、ヒステリシス幅がｈ１に設定されている。
【００２７】
スイッチングコンバータ１１ａは、ヒステリシスコンパレータ９ａの出力する電圧に応じてスイッチング駆動されることにより、出力端子ＰＯに電圧を出力する電源回路である。このスイッチングコンバータ１１ａは、ドレイン端子にバイアス電圧Ｖｄｄ１が印加され、ゲート端子にヒステリシスコンパレータ９ａの出力が接続されたパワーＭＯＳＦＥＴ等の半導体スイッチ１３ａと、アノード端子が接地され、カソード端子が半導体スイッチ１３ａのソース端子に接続されたダイオード１５ａと、半導体スイッチ１３ａのソース端子と出力端子ＰＯとの間に接続されたインダクタ１７ａとから構成されている。半導体スイッチ１３ａは、ヒステリシスコンパレータ９ａの出力電圧に応じてオン／オフし、インダクタ１７ａは、半導体スイッチ１３ａを流れる電流を受けてその電流の変化を抑制するように機能する。なお、インダクタ１７ａのインダクタンスはＬ１に設定されている。
【００２８】
また、電力発生部１９ｂは、電力発生部１９ａと同様な構成を有し、他方の並列抵抗Ｒｓｅｎｓｅの両端に接続されたヒステリシスコンパレータ９ｂと、ヒステリシスコンパレータ９ｂによってスイッチング駆動されるスイッチングコンバータ１１ｂとを備えている。スイッチングコンバータ１１ｂは、ドレイン端子にバイアス電圧Ｖｄｄ２が印加され、ゲート端子にヒステリシスコンパレータ９ｂの出力が接続された半導体スイッチ１３ｂと、アノード端子が接地され、カソード端子が半導体スイッチ１３ｂのソース端子に接続されたダイオード１５ｂと、半導体スイッチ１３ｂのソース端子と出力端子ＰＯとの間に接続されたインダクタ１７ｂとから構成されている。なお、ヒステリシスコンパレータ９ｂのヒステリシス幅ｈ２はヒステリシスコンパレータ９ａのヒステリシス幅ｈ１よりも小さい値に設定されており、インダクタ１７ｂのインダクタンスＬ２は、インダクタ１７ａのインダクタンスＬ１よりも大きい値に設定されている。
【００２９】
以下、本実施形態にかかる高周波増幅器１の作用効果について、基本回路９０５を用いた場合と比較しながら述べる。
【００３０】
基本回路９０５を用いる場合に回路設計時に調整可能なパラメータとしては、インダクタンスＬとヒステリシス幅ｈが考えられる。ここで、負荷抵抗Ｒｌｏａｄへの電流の供給はなるべくスイッチングコンバータから行う方が効率が良いので、インダクタンスＬを小さくすれば帯域を広く確保することができる。しかしながら、インダクタンスＬを小さくするとスイッチング周波数が上がってしまい、スイッチングコンバータにおける上限値を超えてしまう場合がある。これに対して、Ｌの値に対応してヒステリシス幅ｈを大きくするとボルテージフォロア回路から供給する電流が増加して効率が低下する。従って、回路全体の効率と帯域とはトレードオフの関係になっていることがわかる。
【００３１】
そこで、基本回路９０５を用いる場合は、包絡線信号ＳＥの平均スルーレートとスイッチングコンバータのスルーレートが一致するときが最も効率が高いという条件を利用して、下記式（１）； 
【数１】
0005119961.tif 000002
により、インダクタンスＬの最適値を決定する。式（１）において、Ｖｓ＿ｄｃは、包絡線信号ＳＥの直流成分を示し、Ｄは、Ｖｓ＿ｄｃ／Ｖｄｄで計算される平均デューティ比を示し、分母は、包絡線信号ＳＥの時間変化量を平均化したものを示している。また、このときのスイッチング周波数は、下記式（２）；
【数２】
0005119961.tif 000003
により表される。式（２）において、Ｖｓ＿ｒｍｓは、包絡線信号ＳＥの２乗平均を示している。これにより、ヒステリシス幅ｈ以外は既知であるので、スイッチング周波数を決めるとヒステリシス幅ｈの最適値を決定できる。
【００３２】
上記のような設計手法を用いてヒステリシス幅ｈ及びインダクタンスＬを設計した場合でも、包絡線信号ＳＥのスルーレートは広く分布しているので（図４参照）、基本回路９０５は平均スルーレートに対してのみ最適化されているだけであり、平均スルーレートから外れる多くの時間帯では効率が大幅に低下する。また、包絡線信号ＳＥのスルーレートがスイッチングコンバータのスルーレートを下回る場合は、広帯域にするためにインダクタンスＬを小さくした分だけ効率が低下しており、入力スルーレートがどんなに小さくてもその低い効率で一定に保たれてしまう。
【００３３】
それに対して、本実施形態の包絡線追跡電源回路５においては、ヒステリシスコンパレータ９ａとスイッチングコンバータ１１ａとからなる電力発生部１９ａと、ヒステリシスコンパレータ９ｂとスイッチングコンバータ１１ｂとからなる電力発生部１９ｂとを、包絡線信号ＳＥの帯域に対する応答特性が異なるように設計することで、２つの電力発生部１９ａ，１９ｂを広い帯域で互いに補完しながら動作させることができる。その結果、広帯域な包絡線入力に対して全体の効率を高く維持することができる。
【００３４】
すなわち、電力発生部１９ａのインダクタンスＬ１は電力発生部１９ｂのインダクタンスＬ２よりも小さく、電力発生部１９ａのヒステリシス幅ｈ１は、電力発生部１９ｂのヒステリシス幅ｈ２よりも大きくなっている。これにより、電力発生部１９ａは、広帯域で低効率な電源として動作し、電力発生部１９ｂは、狭帯域で高効率な電源として動作するとともに、それぞれのスイッチング周波数を近づけることもできる。
【００３５】
図８は、包絡線信号ＳＥのスルーレートが低い場合の包絡線追跡電源回路５における出力波形の測定結果を示す図であり、ＩＯＰはボルテージフォロア回路７からの出力電流、ＶＣ１，ＶＣ２はそれぞれヒステリシスコンパレータ９ａ，９ｂからの出力電圧、ＩＯ１，ＩＯ２はスイッチングコンバータ１１ａ，１１ｂの出力電流を示している。このように、動作開始から時間が経過するとインダクタンスが大きくヒステリシス幅が小さい狭帯域／高効率の電力発生部１９ｂのみの動作に切り替わることが分かる。その際、インダクタンスが小さくヒステリシス幅が大きい広帯域／低効率の電力発生部１９ａは動作しなくなる。
【００３６】
一方、図９は、包絡線信号ＳＥのスルーレートが高い場合の包絡線追跡電源回路５における出力波形の測定結果を示す図であり、この場合は電力発生部１９ａ，１９ｂの両方が動作するが、出力電流が大きいのはインダクタンスが小さくヒステリシス幅の大きい電力発生部１９ａのほうになる。
【００３７】
これらの測定結果を見てもわかるように、入力スルーレートが小さいときは狭帯域／高効率のスイッチングコンバータに切り替え、入力スルーレートが大きいときは広帯域なスイッチングコンバータが動作して最も低効率なボルテージフォロア回路からの電流が増大することを防げるので、入力スルーレートによらず一定の低効率となる基本回路９０５に比較して、効率の大幅な改善が実現される。
【００３８】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、本実施形態の包絡線追跡電源回路５は２系統の電力発生部１９ａ，１９ｂを備えていたが、インダクタンス及びヒステリシス幅を多段階に変化させた３系統以上の電力発生部を備えていてもよい。
【００３９】
また、本実施形態の電力発生部１９ａ，１９ｂは、インダクタンスＬ１がインダクタンスＬ２より小さく、ヒステリシス幅ｈ１がヒステリシス幅ｈ２よりも大きければ、様々なインダクタンス及びヒステリシス幅に設定してもよいが、スイッチング周波数を近づけて半導体スイッチ１３ａ，１３ｂ等に同一のデバイスを採用して設計を容易にするという点では、インダクタンスＬとヒステリシス幅ｈとの積がほぼ同一となるように設定することが好ましい。
【図面の簡単な説明】
【００４０】
【図１】本発明の好適な一実施形態にかかる高周波増幅器の概略構成を示す回路図である。
【図２】図１のパワーアンプの出力ＲＦ信号の電圧及び包絡線追跡電源回路の出力電圧の時間変化を示すグラフである。
【図３】包絡線追跡方式の原理を説明するための基本回路図である。
【図４】ＷＣＤＭＡの移動通信方式における包絡線信号のスペクトル分布を示すグラフである。
【図５】（ａ）は、図３のスイッチングコンバータからの出力電圧の時間変化を示すグラフ、（ｂ）は、図３のスイッチングコンバータからの出力電流の時間変化を示すグラフである。
【図６】図３の基本回路における入出力波形を示すグラフである。
【図７】図１の包絡線追跡電源回路の構成を示す回路図である。
【図８】図７の包絡線追跡電源回路における出力波形を示すグラフである。
【図９】図７の包絡線追跡電源回路における出力波形を示すグラフである。
【符号の説明】
【００４１】
１…高周波増幅器、５…包絡線追跡電源回路、７…ボルテージフォロア回路、９ａ，９ｂ…ヒステリシスコンパレータ、１１ａ，１１ｂ…スイッチングコンバータ、１３ａ，１３ｂ…半導体スイッチ、１７ａ，１７ｂ…インダクタ、１９ａ，１９ｂ…電力発生部、Ｒｓｅｎｓｅ…並列抵抗。
【図１】
0005119961.tif 000004
【図２】
0005119961.tif 000005
【図３】
0005119961.tif 000006
【図４】
0005119961.tif 000007
【図５】
0005119961.tif 000008
【図６】
0005119961.tif 000009
【図７】
0005119961.tif 000010
【図８】
0005119961.tif 000011
【図９】
0005119961.tif 000012