(57)【特許請求の範囲】
【請求項１】
磁気コアと、前記磁気コアを収納する絶縁体よりなるコアケースと、前記コアケースに被覆導線を巻回してなるコイルと、前記コアケースと別体に設けられ、前記コイルの少なくとも一部に接触して設けられた誘電体と、前記磁気コアとは電気的に絶縁され、前記誘電体の少なくとも一部に接触して設けられ、前記コイルとキャパシタを形成する導体とを備え、前記導体はグランド端子を有するインダクタンス素子であって、
前記被覆導線は、前記磁気コアを分割してなる複数の区域にそれぞれ分割して巻回されていることを特徴とするインダクタンス素子。
【請求項２】
前記磁気コアがトロイダルコアであることを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】
前記磁気コアの複数の各区域にそれぞれ分割して巻回されている前記被覆導線が、隣り合う区域どうしの間に空隙を設けられて巻回されていることを特徴とする請求項１または請求項２に記載のインダクタンス素子。
【請求項４】
前記磁気コアの複数の各区域にそれぞれ分割して巻回されている前記被覆導線が、隣り合う区域どうしの間に空隙を設けられることなく、双方の区域に巻回された前記被覆導線どうしが互いに接触して巻回されていることを特徴とする請求項１または請求項２に記載のインダクタンス素子。
【請求項５】
前記インダクタンス素子が、１の磁気コアと、被覆導線を巻回してなる２のコイルとをそれぞれ備え、
２の前記コイルを構成するそれぞれの前記被覆導線が、１の前記磁気コアを分割してなる複数の区域にそれぞれ分割して巻回されていることを特徴とする請求項１ないし４のいずれか１項に記載のインダクタンス素子。
【請求項６】
２の前記コイルを構成するそれぞれの前記被覆導線が巻回される、１の前記磁気コアの各々の領域がそれぞれ２の区域に分割されており、前記被覆導線が合計４の区域にそれぞれ分割して巻回されていることを特徴とする請求項５に記載のインダクタンス素子。
【請求項７】
２の前記コイルを構成するそれぞれの前記被覆導線が巻回される、１の前記磁気コアの各々の領域がそれぞれ４の区域に分割されており、前記被覆導線が合計８の区域にそれぞれ分割して巻回されていることを特徴とする請求項５に記載のインダクタンス素子。
【請求項８】
前記コイルの外側に前記誘電体が取り付けられ、前記誘電体のさらに外側に前記導体が取り付けられていることを特徴とする請求項１ないし７のいずれか１項に記載のインダクタンス素子。
【請求項９】
前記コイルの内側に前記誘電体が取り付けられ、前記誘電体のさらに内側に前記導体が取り付けられていることを特徴とする請求項１ないし７のいずれか１項に記載のインダクタンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として交流線（ＡＣライン）において、ノイズフィルタなどに用いられるインダクタンス素子に関する。
【背景技術】
【０００２】
ノイズ抑制のためのインダクタ（磁気コアを有するコイル）を高周波領域にて用いる際に、インダクタを構成するコイルの線間容量がノイズ抑制の機能に与える悪影響を排除するために、磁気コアを接地するとともに、接地された磁気コアに被覆導線を直接巻回してコイルを形成したインダクタの技術が提案されている。特許文献１および特許文献２はそのようなインダクタの例であり、ノーマルモードノイズを減衰させるチョークコイルとしてインダクタを構成したものである。
【０００３】
一方、被覆導線における被覆の耐電圧などを問題として、接地導体が形成された磁気コアの面上に、さらに誘電体および近接導体を順に形成してその面上に被覆導線を巻回してコイルを形成することにより、磁気コアと被覆導線とを離間させ、それによって被覆導線の耐電圧などを高める構成としたものも提案されている（特許文献３参照）。
【０００４】
交流線用のノイズフィルタとして使用される素子としては、トロイダル形状の磁気コアを有し、２本の被覆導線を磁気コアの半分の領域にそれぞれ巻回してコイルとした構成を有するインダクタンス素子が一般に用いられてきた。この２本の被覆導線は同相信号に対して磁気コア内の磁束が互いに強め合うように巻回されている。このようなインダクタンス素子を交流線に配置することによって、電流に重畳している異相のノイズ（ノーマルモードノイズ）は、２つのコイルによって磁気コア内に励起されるそれぞれ逆向きの磁束に変換されて互いに打ち消し合うことになる。一方、交流線内を流れる電流に重畳している同相のノイズ（コモンモードノイズ）は、インダクタンス素子に巻回された２つのコイルがそれぞれ有するインピーダンスによって減衰する。
【０００５】
このインピーダンスは、各コイルの線間容量によるコンデンサ成分と、インダクタ成分とによる共振周波数の領域で最大となり、それよりも高周波の領域ではコンデンサ成分の存在のために次第に小さくなる。つまりこのようなインダクタンス素子をノイズフィルタとして用いた場合には、高周波領域においてコモンモードノイズの減衰量が小さいという問題があった。その解決のために別のチョークコイルなどを挿入するなどの必要があり、インダクタンス素子を含むノイズフィルタの大型化やコスト上昇の原因となっていた。
【０００６】
この問題を解決し、トロイダル形状の磁気コアを有する１つのインダクタンス素子を用いてコモンモードノイズを高周波まで減衰可能とするインダクタンス素子が提案されている。図１２および図１３は、このような参考例のインダクタンス素子について記載したものである。ここで図１２はインダクタンス素子の例の正面図を示したものであり、また図１３は、図１２の例とは異なるインダクタンス素子の例の正面図を示したものである。なお、これら図１２、図１３に示すインダクタンス素子の例はいずれも本願の出願人の発明に係るものであり、公知技術となっているものではない。
【０００７】
図１２に示したインダクタンス素子の例にて使用されている部材は、磁気コアを収納してその全体を被覆する絶縁体からなるコアケース２２、前記コアケース２２に巻回されてコイルを形成する被覆導線２５，２６、前記コアケース２２の外周面上に配置されてグランド端子２７が接続された導体２３、前記被覆導線２５，２６と前記導体２３の間に配置され、両者を絶縁する誘電体２４である。図１２の例では、被覆導線２６はコアケース２２に巻き順２８に従って１往復半の巻回がなされている。また、被覆導線２５も被覆導線２６と同様にコアケース２２に巻回されている。導体２３はコアケース２２の外周面上に箔状の導体を貼り付けるなどの方法により形成される。一方、図１３に示したインダクタンス素子の例の構成は図１２の例の場合と同様であり、両者の構成上の相違は、図１２の例の場合には、誘電体２４がコアケース２２の外周面上ではなく被覆導線２５，２６からなるコイルの外周面上にあり、さらにその外周面上にグランド端子２７が接続された導体２３が設けられていることである。
【０００８】
図１２に示した例の場合は、インダクタンス素子の作製時には、まず磁気コアを収納したコアケース２２の外周面に導体２３および誘電体２４を配置し、次いでこれらを巻き込むように被覆導線２５，２６によるコイルをコアケース２２の周囲に形成する。一方、図１３に示した例の場合は、コアケース２２にまず被覆導線２５，２６を巻回してコイルを形成し、その後にコイルの外周面上に誘電体２４および導体２３を配置することとなる。なおいずれの場合も導体２３には最後にグランド端子２７が接続される。
【０００９】
ここで図１２および図１３に示したいずれの例の場合であっても、導体２３および誘電体２４は、インダクタンス素子におけるコモンモードノイズの高周波領域での減衰量（高周波特性）を改善するために設けられたものである。導体２３は、被覆導線２５との間、および被覆導線２６との間に一時的に電荷を蓄積するキャパシタ機能、即ち接地容量を生じさせるためのものである。この接地容量によって被覆導線２５の間、および被覆導線２６の間に生じる線間容量を打ち消すことができる。それにより各コイルの線間容量によるコンデンサ成分を小さくして共振周波数の領域を高周波領域に移行させ、インダクタンス素子のコモンモードノイズに対する高周波領域のインピーダンスを増加させることができる。
【００１０】
【特許文献１】特開平９−１０２４２６号公報
【特許文献２】特開２００４−３１１８６６号公報
【特許文献３】特開２００４−２３５７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１２および図１３に記載のインダクタンス素子の例において、コモンモードノイズに対する高周波特性を良好なものとするためには、被覆導線が形成するコイルにおける線間容量の値と、導体と被覆導線によって形成される接地容量の値の比率を適当な値に設定する必要がある。一般に図１２および図１３に記載の形状のインダクタンス素子において、被覆導線によるコイルと導体との間に形成される接地容量によってコイル間の線間容量を打ち消して十分な高周波特性を得るためには、インダクタンス素子の線間容量に対して数倍の値の接地容量が必要となる。そのため、必要な値の接地容量を作り出すための導体、誘電体の使用量が多くなってしまい、これはインダクタンス素子の製造コストを押し上げる要因となる。とくにコイルと導体の間に配置される誘電体としてはシリコーンシートが好適に用いられるが、シリコーンシートは比較的高価であり、この使用量が大きくなることがインダクタンス素子の製造コストの低減のための障害となる。
【００１２】
本発明は、インダクタンス素子のコモンモードノイズに対する高周波特性を低下させることなく、その製造コストを低減させる課題を解決するものである。
【課題を解決するための手段】
【００１３】
本発明における課題解決手段は、インダクタンス素子のコイル間の線間容量を減少させることにより、コモンモードノイズに対する十分な高周波特性を得るために必要となる接地容量の低減を図ることである。このコイル間の線間容量を減少させるために、本発明ではコイルを形成するために磁気コアに巻回される被覆導線の巻線の方法を、図１２および図１３に記載の場合とは変更して、分割巻きを行うこととする。
【００１４】
ここで分割巻きとは、被覆導線を巻回する磁気コアの巻回領域を複数の区域に分割し、被覆導線を各々の区域に重ね巻きした後で他の区域（多くの場合は隣り合う区域）に移動させて巻回を行う方法である。一度巻回を行って他の区域に移動した後には、もとの区域に戻って再び巻回を行うことはない。従って巻回を行う１つの区域と次に巻回を行う区域とは、１本の被覆導線のみで巻線どうしが接続されることとなる。また巻線の際には１つの区域内で被覆導線を往復移動させながら何度も重ね巻きを行うことになるので、巻線が積み重ねられた状態となる。隣り合う区域どうしの間には、巻線を行わない空隙の領域を設けてもいいし、また空隙を設けずに、巻線どうしが互いに接触して巻回されるように構成しても構わない。
【００１５】
一般に磁気コアに被覆導線による巻線を行ってコイルを形成する際に分割巻きを実施すると、コイルにおける線間容量が減少することは従来から知られていた。しかしこの方法では線間容量は減少するだけで打ち消されることはないので、単に分割巻きのみを行ったインダクタンス素子を交流線などのノイズフィルタとして用いた場合は、線間容量が減少した分、共振周波数が高周波側に移行するので、高周波特性が多少改善した程度だった。
【００１６】
本発明は、この分割巻きの技術を図１２および図１３に記載の誘電体と導体とを有するインダクタンス素子の技術に適用することにより、１個のインダクタンス素子のみによって交流線などのノイズフィルタを構成可能にするとともに、用いられる誘電体と導体との使用量を減少させてインダクタンス素子の製造コストの低減を図るものである。なおインダクタンス素子のコストは導体よりも主に誘電体の使用量に依存しているので、使用する導体の面積を変えずに誘電体の使用量のみを減少させることができるなら、その製造コストの低減のためには効果的である。しかし誘電体は導体と被覆導線の間を絶縁するために用いられているので、その面積を導体よりも小さくすることができない。従って、持つべき接地容量を低減し、それにより導体と誘電体の両方の使用量を減少させることが、インダクタンス素子の低コスト化を図るためには必要である。
【００１７】
即ち、本発明は、磁気コアと、前記磁気コアを収納する絶縁体よりなるコアケースと、前記コアケースに被覆導線を巻回してなるコイルと、前記コアケースと別体に設けられ、前記コイルの少なくとも一部に接触して設けられた誘電体と、前記磁気コアとは電気的に絶縁され、前記誘電体の少なくとも一部に接触して設けられ、前記コイルとキャパシタを形成する導体とを備え、前記導体はグランド端子を有するインダクタンス素子であって、前記被覆導線は、前記磁気コアを分割してなる複数の区域にそれぞれ分割して巻回されていることを特徴とするインダクタンス素子である。
【００１８】
また、本発明は、前記磁気コアがトロイダルコアであることを特徴とするインダクタンス素子である。
【００１９】
さらに、本発明は、前記磁気コアの複数の各区域にそれぞれ分割して巻回されている前記被覆導線が、隣り合う区域どうしの間に空隙を設けられて巻回されていることを特徴とするインダクタンス素子である。
【００２０】
さらに、本発明は、前記磁気コアの複数の各区域にそれぞれ分割して巻回されている前記被覆導線が、隣り合う区域どうしの間に空隙を設けられることなく、双方の区域に巻回された前記被覆導線どうしが互いに接触して巻回されていることを特徴とするインダクタンス素子である。
【００２１】
さらに、本発明は、前記インダクタンス素子が、１の磁気コアと、被覆導線を巻回してなる２のコイルとをそれぞれ備え、２の前記コイルを構成するそれぞれの前記被覆導線が、１の前記磁気コアを分割してなる複数の区域にそれぞれ分割して巻回されていることを特徴とするインダクタンス素子である。
【００２２】
さらに、本発明は、２の前記コイルを構成するそれぞれの前記被覆導線が巻回される、１の前記磁気コアの各々の領域がそれぞれ２の区域に分割されており、前記被覆導線が合計４の区域にそれぞれ分割して巻回されていることを特徴とするインダクタンス素子である。
【００２３】
さらに、本発明は、２の前記コイルを構成するそれぞれの前記被覆導線が巻回される、１の前記磁気コアの各々の領域がそれぞれ４の区域に分割されており、前記被覆導線が合計８の区域にそれぞれ分割して巻回されていることを特徴とするインダクタンス素子である。
【００２４】
さらに、本発明は、前記コイルの外側に前記誘電体が取り付けられ、前記誘電体のさらに外側に前記導体が取り付けられていることを特徴とするインダクタンス素子である。
【００２５】
さらに、本発明は、前記コイルの内側に前記誘電体が取り付けられ、前記誘電体のさらに内側に前記導体が取り付けられていることを特徴とするインダクタンス素子である。
【発明の効果】
【００２８】
本発明によれば、磁気コア、コイル、誘電体、導体を備えたインダクタンス素子において、磁気コアに被覆導線を巻回してなるコイルが、磁気コアを分割してなる複数の区域にそれぞれ分割して巻回された構成の素子を得ることができる。この分割巻きの結果としてインダクタンス素子のコイルにおける線間容量が小さくなる。これにより、コイルにおける線間容量を打ち消して、十分な高周波特性を得るために必要となる誘電体や導体の使用量を減少させることができ、インダクタンス素子の製造コストの低減を図ることが可能となった。
【００２９】
従って、本発明によれば、交流線においてノイズフィルタなどの用途に用いられるインダクタンス素子に関して、他のインダクタなどを併用しなくても、コモンモードノイズに対して高周波領域で十分に大きな減衰量を得ることができるインダクタンス素子を、低コストで提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について図１〜図１１をもとに詳細に説明する。以下に説明する実施の形態におけるインダクタンス素子は、ノイズフィルタなどの用途を念頭に、被覆導線を２本備えて構成したものであり、コモンモードノイズを高周波領域にまで十分に減衰させる機能を有するものである。しかし本発明の技術は、被覆導線を１本のみ備えたノーマルモード用のインダクタンス素子に対しても、問題なく適用することができる。
【００３１】
ここで図１および図２は、本発明の第１の実施の形態に係るインダクタンス素子の形状の例について示したものである。このうち図１（ａ）は第１の実施の形態に係るインダクタンス素子の例の正面図、図１（ｂ）はその側面図、図１（ｃ）は図１（ａ）のＡ−Ａにおける径方向の断面図、図２は図１（ｂ）のＢ−Ｂにおける円周方向の断面図である。本発明の第１の実施の形態に係るインダクタンス素子は、磁気コア１１と、それを収納してその全体を被覆する絶縁体からなるコアケース１２、前記コアケース１２に巻回されてコイルを形成する被覆導線１５，１６、前記コアケース１２の外周面上に配置されてグランド端子１７が接続された導体１３、前記被覆導線１５，１６と前記導体１３の間に配置され、両者を絶縁する誘電体１４から構成されている。導体１３はコアケース１２の外周面上に箔状の導体を貼り付けるなどの方法により形成され、一般には金属箔が用いられる。導体１３のさらに外周面には誘電体１４が配置される。誘電体１４は絶縁体からなり、樹脂製シートなどが好適に用いられる。
【００３２】
図１（ａ）に示されるように、コアケース１２の左右の領域にそれぞれ巻回されている被覆導線１５，１６は、それぞれの巻線の領域が複数の区域に分割されており、区域ごとにそれぞれ分割巻きが行われている。図１（ａ）の例では、被覆導線１５，１６は４ヶ所の区域に分割されて巻線されている。このうち被覆導線１６の分割巻きでは、巻き順１８として記載されているように、４ヶ所の区域の中間位置である中央の２ヶ所の区域の端部の位置からそれぞれ巻き始めを開始する。そして１つの区域に巻線の集合体を作製したところで隣の区域に移動し、両端の２ヶ所の区域の端部に達すると、それぞれ巻き終わりとなる。この被覆導線１５，１６の分割巻きにより、各区域には全体の巻き数のほぼ１／４の巻線の集合体がそれぞれ作製されることとなる。なお中央の２ヶ所の区域の端部の被覆導線の巻き始め部分どうしは互いに接続されており、被覆導線１６は１本の導線（ライン）のみからなるものである。また上記の分割巻きに関する一連の説明は、被覆導線１５についても全く同様である。
【００３３】
図１（ａ）の例では被覆導線１５，１６の巻き数はそれぞれ３８ターンであり、各区域は端から順に、９ターン、１０ターン、１０ターン、９ターンの巻き数構成としている。各区域ではそれぞれ一度巻き込んだ後に重ね巻きにより一度戻り、もう一度巻き込んで計１回半の往復の巻き込みを行っている。各区域の巻線の集合体どうしの外周隣接部には、巻線１ターン分以上の空隙を設けている。このような分割巻きを行うことで、線間容量の観点からは、各々の分割された区域どうしの巻線の集合体がそれぞれ独立したキャパシタと見なされることとなる。そしてこれらの巻線の集合体が互いに直列に接続されていることから、１つのコイル全体での線間容量の合計は、各区域の巻線の集合体による４つのキャパシタが直列に接続された場合と同等となり、１つの巻線の集合体による線間容量の約１／４となる。このように、コアに巻回されるコイルに分割巻きを導入することにより、インダクタンス素子のコイルにおける線間容量を小さく抑えることが可能となる。
【００３４】
図１（ｃ）に示されるように、コアケース１２の外周面に配置された箔状の導体１３は誘電体１４を挟んで被覆導線１５，１６からなるコイルと非接触でなおかつ近接して配置されており、この導体１３とコイルとの間にはキャパシタとして接地容量（以下ＣＧ）が形成される。一方、被覆導線１５，１６からなるコイルの巻線間には線間容量（以下ＣＬ）が発生しており、この接地容量ＣＧと線間容量ＣＬとの大きさの比である、ＣＧ／ＣＬの値が特定の値より大きい場合に、線間容量ＣＬは接地容量ＣＧによって十分に打ち消されることとなり、このときにインダクタンス素子はコモンモードノイズを高周波領域まで十分に減衰させる機能を有することとなる。また図２に示されるように、分割巻きされた被覆導線１５，１６の巻線の集合体の間にはそれぞれ巻線１〜２ターン分の幅に相当する空隙が設けられている。
【００３５】
図２において、導体１３の図の下方にはグランド端子１７が取り付けられており、グランド端子１７をインダクタンス素子の外部に導出するために、誘電体１４の下方の領域は一部が切り取られている。一方、導体１３の図の上方にも一部切り取られた領域があるが、この領域は導体１３をコアケース１２の円周上に配置する際に、シワやヨレが生じることを防ぐために設けられたものである。この導体１３の切り取られた領域を設ける際には、被覆導線１５，１６による巻線が形成されない領域に配置する必要がある。
【００３６】
また図３および図４は、本発明の第２の実施の形態に係るインダクタンス素子の形状の例について示したものである。このうち図３（ａ）は第２の実施の形態に係るインダクタンス素子の例の正面図、図３（ｂ）はその側面図、図３（ｃ）は図３（ａ）のＡ−Ａにおける径方向の断面図、図４は図３（ｂ）のＢ−Ｂにおける円周方向の断面図である。この第２の実施の形態に係るインダクタンス素子の形状および構成は、図１および図２に示した第１の実施の形態に係るインダクタンス素子とほぼ同一であり、このインダクタンス素子に用いられる部材も、磁気コア１１、コアケース１２、被覆導線１５，１６、導体１３およびそれに接続されたグランド端子１７、誘電体１４であって、第１の実施の形態の場合と同一である。また被覆導線１５，１６は複数の区域ごとにそれぞれ分割巻きされており、図３（ａ）の例では被覆導線１５，１６は４ヶ所の区域に分割されて巻線されている。このうち被覆導線１６の分割巻きの順序は、図３（ａ）および図４に巻き順１８として記載されている通りである。
【００３７】
ここで第１および第２の実施の形態におけるインダクタンス素子どうしの構成上の違いは被覆導線１５，１６を巻回してなるコイルの形状のみであり、第２の実施の形態の場合は複数の巻回領域に分割された磁気コアの各区域で巻線の集合体どうしの間に空隙が設けられていない。隣り合う巻線の集合体どうしはその外周隣接部で互いに接しているので、外観上は被覆導線に分割巻きが行われていない場合と一見して見分けがつかないものとなっている。しかし外観上はそう見えなくても、被覆導線１５，１６は実際には本発明の第１の実施の形態の場合と同じく、４ヶ所の区域にそれぞれ分割されて巻線されている。
【００３８】
また図５および図６は、本発明の第３の実施の形態に係るインダクタンス素子の形状の例について示したものである。このうち図５（ａ）は第３の実施の形態に係るインダクタンス素子の例の正面図、図５（ｂ）はその側面図、図５（ｃ）は図５（ａ）のＡ−Ａにおける径方向の断面図、図６は図５（ｂ）のＢ−Ｂにおける円周方向の断面図である。この第３の実施の形態に係るインダクタンス素子の形状および構成は、図１および図２に示した第１の実施の形態に係るインダクタンス素子とほぼ同一であり、またこのインダクタンス素子に用いられる部材も、磁気コア１１、コアケース１２、被覆導線１５，１６、導体１３およびそれに接続されたグランド端子１７、誘電体１４であって、第１の実施の形態の場合と同一である。一方、被覆導線１５，１６は複数の区域ごとにそれぞれ分割巻きされているものの、図５（ａ）の例では被覆導線１５，１６は４ヶ所ではなく、２ヶ所の区域のみに分割されて巻線されている。このうち被覆導線１６の分割巻きの順序は、図５（ａ）および図６に巻き順１８として記載されている通りである。
【００３９】
ここで、第１および第３の実施の形態におけるインダクタンス素子の構成上の違いは被覆導線１５，１６を巻回してなるコイルの形状のみであり、被覆導線１５，１６の分割巻きの区域が各々４ヶ所ずつではなく、２ヶ所ずつの区域に分割巻きされている。また第３の実施の形態の場合は、第１の実施の形態の場合と同じく、磁気コアの複数の区域に分割巻きされた巻線の集合体どうしの間にそれぞれ空隙が設けられており、図６に示されるように、分割巻きされた被覆導線１５，１６の巻線の集合体の間には、巻線１〜２ターン分の幅に相当する空隙がそれぞれ１ヶ所ずつ設けられている。
【００４０】
前記第１〜第３の実施の形態におけるインダクタンス素子では、いずれも磁気コアを収納するコアケースの外周面上に箔状の導体を配置し、次いでその外周面上にさらに絶縁体である誘電体を配置した上で、磁気コア、コアケース、導体、誘電体の四者の外側を被覆導線にて巻回し、分割巻きしたコイルとしている。一方、図１３に示した例の場合と同様に、導体および誘電体を被覆導線によるコイルの外周面上に設けることとして、コイルは磁気コアおよびコアケースのみを巻回した構成とすることもできる。この場合に誘電体を挟んで導体とコイルの間に生成される接地容量の大きさは、第１〜第３の実施の形態の場合と同様に、主として導体および誘電体の使用量により決定され、導体はコイルの内側にあるか、外側にあるかという形状の違いには左右されない。従って、分割巻きされたコイルの形状、およびインダクタンス素子に使用する導体および誘電体の面積が同一の場合には、導体および誘電体の配置に関わらず、インダクタンス素子における周波数特性はほぼ同じとなる。
【００４１】
なお、これら第１〜第３の実施の形態においては、インダクタンス素子への入力電圧に対する出力電圧の比を周波数を変化させながら測定することで、コモンモードノイズの減衰量の周波数特性（スペクトラム）を得ることができる。ＡＣラインフィルタに用いられるインダクタンス素子では、一般に１００ｋＨｚ〜１ＭＨｚの範囲もしくはその近傍に共振周波数があり、共振周波数よりも低い周波数領域では素子のインダクタンスの値によって周波数特性が決定される。一方、共振周波数よりも高い、１ＭＨｚ〜１０ＭＨｚの範囲もしくはその近傍の周波数領域では、被覆導線によるコイルの巻線間に生じる線間容量によって周波数特性が決まり、線間容量が大きいほど、また周波数が大きいほど周波数特性が低下して、コモンモードノイズの減衰量が小さくなる傾向となる。このコモンモードノイズの減衰量の低下は、図１２および図１３の例の場合と同様に、インダクタンス素子の内部に導体および誘電体からなる構成を導入し、十分に大きな接地容量を形成してこの線間容量を打ち消すことにより、防止することができる。
【００４２】
ここで、被覆導線によるコイルに分割巻きを実施すると、コイルの巻線間に生じる線間容量をある程度小さくすることができるので、接地容量を形成するためにインダクタンス素子に導入する導体および誘電体の使用量を、周波数特性を低下させずに減少させることができる。発明者らはコイルの分割巻きの方法と、それによる線間容量の変動を測定するとともに、合わせて使用する導体および誘電体の面積を変更したインダクタンス素子を作製し、各々の周波数特性の測定を行った。その結果、分割巻きを行った場合は導体および誘電体の使用量を減少させても良好な周波数特性が得られることを確認した。
【実施例】
【００４３】
（実施例１：インダクタンス素子の作製）
磁気コアとして外径２５ｍｍ、内径１５ｍｍ、厚さ１２ｍｍのフェライト製のトロイダルコアを用い、このトロイダルコアを、肉厚０．５ｍｍのナイロン樹脂製のコアケースに収納した。コアケースの内径の内側部分は円形の空隙となっているが、この円形の空隙の中心を横切るように１本のアーム状の構造体が設けられている。なお以下の記述では、アーム状の構造体の長手方向が上下方向となるように向きを定めるものとする。次いでコアケースの外周面上に、導体として幅８ｍｍ、厚さ７０μｍの銅箔を１周分巻回した。巻き始めと巻き終わりの地点はいずれもコアケースの上方となるようにし、巻き始めと巻き終わりの地点の間には空隙を設けている。コアケースの外周面上に設けた導体の長さは７８ｍｍであり、巻き始めと巻き終わりの地点の間の空隙の幅は３．６ｍｍである。この導体はコアケースの外周面上でその厚さ方向の中央に帯状に配置されており、コアケースの外側の厚さは１６ｍｍなので、導体の両側にはコアケースの表面が露出している。
【００４４】
さらに導体の外周面上に、幅１２ｍｍ、厚さ０．５ｍｍのシリコーンシートによる誘電体を１周分巻回した。誘電体の巻き始めと巻き終わりの地点はいずれもコアケースの下方となるようにし、その長さは銅箔と同じく７８ｍｍとしている。巻き始めと巻き終わりの地点の間の空隙は４．０ｍｍである。空隙以外の場所では誘電体が導体を完全に被覆するように設けており、誘電体の幅はコアケースの外側の厚さよりも狭いために、誘電体の両側にはコアケースの表面が露出している。
【００４５】
この磁気コア、コアケース、導体、誘電体の外側に、被覆導線として線径０．８ｍｍの樹脂被覆を有する２本の銅線をそれぞれ巻回してコイルとした。各銅線は、アーム状の構造体によって仕切られたコアケースの左右の領域にそれぞれ１本ずつ配置し、コアケースの左右の中央部から、上下の両方向にそれぞれ巻回を進めている。銅線の巻回は４ヶ所の区域を有する分割巻きであり、コアケースの左右の領域に、それぞれ４ヶ所ずつの分割巻きの区域を設けている。左右の領域の総ターン数は３８ターンずつであり、４ヶ所ずつの区域に対して上方から順に、９ターン、１０ターン、１０ターン、９ターンの巻き数としている。各区域において、一度コアケース上を巻き進んでからその巻線の外側を逆向きに戻るように巻き進め、もう一度巻線の外側を巻き進むという、１往復半の巻き込みを行い、この巻回が終了した後に隣の区域に巻き進むようにしている。区域どうしの間には、巻線１ターン分以上の空隙を空けて巻回を行っている。なおコアケースの最上部および最下部の、導体もしくは誘電体に空隙を設けた領域には巻回を行っていない。
【００４６】
この被覆導線の一連の巻回によるコイルの形成が終了した後、コアケースの左右の下方から被覆導線の端部を取り出すように構成した。このインダクタンス素子には２本の被覆導線が巻回されているので、取り出される被覆導線の端部は４本である。コアケースの左右からそれぞれ取り出された被覆導線の端部のうち、一方を入力端子、一方を出力端子とした。この入力端子、出力端子はコアケースの左右からそれぞれ１本ずつ取り出されている。さらに、コアケース下方の誘電体の空隙から露出している導体にグランド端子を接続した。以上の方法によりインダクタンス素子を計１０個作製し、これらの素子を実施例１とした。その形状は、図１および図２に記した第１の実施の形態における本発明のインダクタンス素子と同一である。
【００４７】
なお、誘電体を挟んで対向するコイルと導体の間に形成される接地容量は、コンデンサを形成することから導体の対向面積に比例し、誘電体の厚さに反比例すると考えられる。しかし、シリコーンシートなどを誘電体として用いる場合はシリコーンシートの成型性や巻き作業の作業性、導体とコイルとの間の絶縁性の確保などのために、シリコーンシートを薄くすることには限界がある。とくに、コイルの巻線による圧迫に耐えて導体とコイルの間での絶縁性を確保するためには、安全規格の点からも実施例１にて用いた０．５ｍｍ程度の厚さが不可欠である。従って、インダクタンス素子の低コスト化のために誘電体の使用量を減少させるためには、現実には厚さ０．５ｍｍのシリコーンシートを用いた上で、その使用面積を減少させることが条件となる。
【００４８】
（実施例１：線間容量の評価）
作製した実施例１のインダクタンス素子の電気的特性の評価として、その線間容量の測定を行った。グランド端子には何も接続せずに、コアケースの左右のいずれかからそれぞれ取り出された入力端子と出力端子をスペクトラムアナライザに接続し、両端子間のインピーダンスを周波数を変化させながら測定した。その結果を図７に実施例１のグラフとして示す。ここで図７は各インダクタンス素子の、周波数とそのときの線間容量との関係を示すグラフである。横軸は周波数（ＭＨｚ）、縦軸は線間容量の値（ｐＦ）である。グラフにおける周波数の測定範囲は０．１ＭＨｚ〜４０ＭＨｚの間である。なお図７のグラフの値は、１０個の実施例１におけるインダクタンス素子の測定値のうち、平均的な特性となった測定結果の１つを示したものである。インダクタンス素子間での測定値のバラツキは実際にはほとんど存在せず、１０個の全ての測定値は図７の実施例１のグラフとほぼ等しいものであった。
【００４９】
図７のグラフから分かるように、１ＭＨｚ〜１０ＭＨｚの周波数域では実施例１のインダクタンス素子の線間容量は１０ｐＦ以下という非常に小さな値を示した。このように線間容量が小さくなった理由は、被覆導線によるコイルを分割巻きにより形成したことにあると考えられる。
【００５０】
（実施例１：減衰特性の評価）
作製した実施例１のインダクタンス素子の電気的特性の評価として、減衰特性の測定を行った。最初にインダクタンス素子のグランド端子を接地し、コアケースの左右からそれぞれ取り出された入出力端子をインピーダンスアナライザに接続し、その減衰量（出力電圧／入力電圧）を、周波数０．０１ＭＨｚ〜１００ＭＨｚの領域に渡り測定した。その結果を図８のグラフに導体幅８ｍｍの測定値として実線にて示す。ここで図８は各インダクタンス素子の、周波数とそのときの減衰特性の関係を示すグラフである。横軸は周波数（ＭＨｚ）、縦軸は減衰特性である、出力電圧／入力電圧の値（ｄＢ）である。
【００５１】
グラフにおける測定範囲の周波数は０．０１ＭＨｚ〜１００ＭＨｚの間である。図８において、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域では導体幅８ｍｍの場合のグラフでの減衰特性は十分に低く、良好な減衰特性が得られていることが分かる。なお図８のグラフの値は、実施例１の１０個のインダクタンス素子による合計１０回の測定値のうち、平均的な特性となった測定結果の１つを示したものである。ただしインダクタンス素子間での測定値のバラツキは実際にはほとんど存在しなかったので、１０回の全ての測定値はいずれも図８の実施例１のグラフとほぼ等しいものとなっている。
【００５２】
（実施例２）
実施例１の場合とは導体および誘電体の幅の値のみが異なるインダクタンス素子を１０個作製し、実施例２とした。実施例２における導体の幅は５ｍｍ、誘電体の幅は９ｍｍである。インダクタンス素子の製造方法は実施例１の場合と全く同じであり、被覆導線を巻回して作製したコイルも４ヶ所の分割巻きである。作製した実施例２におけるインダクタンス素子の電気的特性の評価として、減衰特性の測定を行った。その結果を図８のグラフに導体幅５ｍｍの測定値として点線にて示す。測定方法は実施例１の場合と全く同じであり、このグラフの値は１０個のインダクタンス素子による合計１０回の測定値のうち、平均的な特性となった測定結果の１つを示したものである。なお１０回の各測定値のバラツキは非常に小さいものであった。
【００５３】
図８のグラフより、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域において、導体幅５ｍｍの場合のグラフでの減衰特性は実施例１の場合（導体幅８ｍｍの測定値）とほぼ同等であり、実施例１の場合と同じく良好な減衰特性が得られていることが分かる。このことは、コイルの分割巻きによって実施例２の場合の線間容量が十分に低くなっているために、導体や誘電体の面積を小さくしてその使用量を減少させた場合でも、ノーマルモードノイズを減衰させるインダクタンス素子として十分な減衰特性が得られることを示している。なお実施例２の場合の線間容量の測定値はグラフとして示していないが、インダクタンス素子における線間容量には導体や誘電体の寸法の違いはとくに関与しないことから、実施例２における線間容量の周波数特性は、実施例１の場合と同一であるとして構わない。
【００５４】
（実施例３）
実施例１、実施例２の場合とは導体および誘電体の幅の値のみが異なるインダクタンス素子を１０個作製し、実施例３とした。実施例３における導体の幅は３ｍｍ、誘電体の幅は７ｍｍである。インダクタンス素子の製造方法は実施例１の場合と全く同じであり、被覆導線を巻回して作製したコイルも４ヶ所の分割巻きである。作製した実施例２におけるインダクタンス素子の電気的特性の評価として、減衰特性の測定を行った。その結果を図８のグラフに導体幅３ｍｍの測定値として一点鎖線にて示す。測定方法は実施例１の場合と全く同じであり、このグラフの値は１０個のインダクタンス素子による合計１０回の測定値のうち、平均的な特性となった測定結果の１つを示したものである。なお１０回の各測定値のバラツキは非常に小さいものであった。
【００５５】
図８のグラフより、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域において、導体幅３ｍｍの場合のグラフでの減衰特性は実施例１、実施例２の場合とやはりほぼ同等であり、実施例１や、実施例２の場合と同じく良好な減衰特性が得られていることが分かる。このことは、コイルの分割巻きによって実施例３の場合の線間容量が十分に低くなっているために、導体や誘電体の面積を実施例２の場合よりもさらに小さくし、その使用量を減少させた場合でも、コモンモードノイズを減衰させるインダクタンス素子としては依然として十分な減衰特性が得られることを示している。なお実施例３の場合の線間容量の周波数特性は、実施例２の場合と同様に、実施例１の場合と同一であるとして構わない。
【００５６】
（実施例４〜６）
前記実施例１〜３と同様の方法によってそれぞれインダクタンス素子を作製し、各々実施例４〜６とした。実施例４のインダクタンス素子に導体として用いた銅箔の幅は８ｍｍ、シリコーンシートである誘電体の幅は１２ｍｍであり、実施例１の場合と同一である。同様に、実施例５の場合は導体が幅５ｍｍ、誘電体が幅９ｍｍであり、実施例６では導体が幅３ｍｍ、誘電体が幅７ｍｍであって、それぞれ実施例２、実施例３の場合と同一である。これら各インダクタンス素子における実施例１〜３との違いは、被覆導線を分割巻きして形成されたコイルにおいて、左右両側に設けられた４ヶ所ずつの巻線の区域のうち、互いに隣り合う区域どうしの間に空隙を設けていないことのみである。４ヶ所の区域に分割巻きを行っている点は実施例１〜３の場合と同様であるが、分割された区域間には空隙が設けられていないので、外観上はコイルに分割巻きが行われているようには見えない。その形状は、図３および図４に記した第２の実施の形態における本発明のインダクタンス素子と同一である。
【００５７】
以上記した形状にて、実施例４〜６の各インダクタンス素子をそれぞれ１０個作製し、その電気的特性の評価として、線間容量および減衰特性の評価を行った。このうち線間容量については実施例４のインダクタンス素子に対して実施例１の場合と全く同じ評価を行い、実施例ごとに１０個のインダクタンス素子の測定を行った。その結果を図７にグラフとして示す。このグラフは実施例４の測定結果のうち、平均的な特性となった１つを示すものである。このグラフは図７に実線にて示される実施例１のグラフとほとんど一致する結果であった。そのため図７では実施例１と実施例４のグラフが互いに重なっていて、グラフでは両者の差が分からない。
【００５８】
図７のグラフによると、インダクタンス素子における分割巻きを行った場合の線間容量の周波数特性は、コイルの区域どうしの間に空隙を設けない場合も、空隙がある場合と比べてほとんど変化しない。つまりインダクタンス素子におけるコイルの巻線における線間容量は、分割巻きの区域間に空隙を設けるかどうかには依存しないことが分かる。なお実施例４〜６の各インダクタンス素子における相違は導体および誘電体の幅のみであり、導体や誘電体の寸法の違いは線間容量にはとくに関与しない。従って、実施例５，６における各インダクタンス素子の線間容量の周波数特性は、実施例４の場合といずれも同一であるとして構わない。
【００５９】
次いで、１０個ずつの実施例４〜６におけるインダクタンス素子に対して減衰特性の評価を行った。評価方法は前記実施例１の場合と全く同じ方法であり、実施例ごとに各１０個のインダクタンス素子に対して各々周波数測定を実施した。その結果を図９にグラフとして示す。ここで図９は実施例４〜６における各インダクタンス素子の、周波数とそのときの減衰特性の関係を示すグラフである。横軸は周波数（ＭＨｚ）、縦軸は減衰特性である、出力電圧／入力電圧の値（ｄＢ）である。グラフにおける測定範囲の周波数領域は、０．０１ＭＨｚ〜１００ＭＨｚである。なおこれらのグラフは実施例４〜６における各々の測定結果のうち、平均的な特性となった１つをそれぞれ示すものである。
【００６０】
図９のグラフの値は、図８に示す実施例１〜３のグラフの値とほぼ一致する。即ち図９に導体幅８ｍｍのグラフとして実線にて示す実施例４、同じく導体幅５ｍｍのグラフとして点線にて示す実施例５、導体幅３ｍｍのグラフとして一点鎖線にて示す実施例６の各周波数特性は、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域において、実施例１〜３の場合と同程度の十分に低い値となっている。このことから、実施例４〜６においてはいずれもインダクタンス素子として十分な、良好な減衰特性が得られていることが分かる。
【００６１】
（実施例７，８、比較例１）
前記実施例１〜３と同様の方法によってそれぞれインダクタンス素子を作製し、各々実施例７，８および比較例１とした。実施例７のインダクタンス素子に導体として用いた銅箔の幅は８ｍｍ、シリコーンシートである誘電体の幅は１２ｍｍであり、実施例１の場合と同一である。同様に、実施例８の場合は導体が幅５ｍｍ、誘電体が幅９ｍｍであり、比較例１では導体が幅３ｍｍ、誘電体が幅７ｍｍであって、それぞれ実施例２、実施例３の場合と同一である。これら各インダクタンス素子における実施例１〜３との違いは、被覆導線の分割巻きの区域を左右各４ヶ所ではなく、２ヶ所ずつとしたことである。２ヶ所ずつの巻線の区域の間には、巻線１ターン分以上の空隙を設けている。その形状は、図５および図６に記した第３の実施の形態における本発明のインダクタンス素子と同一である。
【００６２】
以上記した形状にて、実施例７，８および比較例１の各インダクタンス素子をそれぞれ１０個作製し、その電気的特性の評価として、線間容量および減衰特性の評価を行った。このうち線間容量については実施例７のインダクタンス素子に対して実施例１の場合と全く同じ評価を行い、実施例ごとに１０個のインダクタンス素子の測定を行った。その結果を図７に点線として示す。このグラフは実施例７の測定結果のうち、平均的な特性となった１つを示すものである。実施例７のグラフは図７に実線にて示される実施例１、実施例４のグラフと比較して、周波数１ＭＨｚ〜１０ＭＨｚの領域で線間容量の値が２倍程度となっている。
【００６３】
つまりインダクタンス素子における分割巻きの区域を１つのコイルにつき４ヶ所から２ヶ所に半減させたことにより、その線間容量は周波数１ＭＨｚ〜１０ＭＨｚの領域で倍増したことになる。従ってインダクタンス素子におけるコイルの巻線における線間容量は、分割巻きの方法によって増減することが分かる。なお実施例７，８および比較例１の各インダクタンス素子における相違は導体および誘電体の幅のみであり、導体や誘電体の寸法の違いは線間容量にはとくに関与しない。従って、実施例８および比較例１における各インダクタンス素子の線間容量の周波数特性は、実施例７の場合といずれも同一であるとして構わない。
【００６４】
次いで、１０個ずつの実施例７，８および比較例１におけるインダクタンス素子に対して減衰特性の評価を行った。評価方法は前記実施例１の場合と全く同じ方法であり、実施例ごとに各１０個のインダクタンス素子に対して各々周波数測定を実施した。その結果を図１０にグラフとして示す。ここで図１０は実施例７，８および比較例１における各インダクタンス素子の、周波数とそのときの減衰特性の関係を示すグラフである。横軸は周波数（ＭＨｚ）、縦軸は減衰特性である、出力電圧／入力電圧の値（ｄＢ）である。グラフにおける測定範囲の周波数は、０．０１ＭＨｚ〜１００ＭＨｚの間である。なおこれらのグラフは実施例７，８および比較例１における各々の測定結果のうち、平均的な特性となった１つをそれぞれ示すものである。
【００６５】
この図１０のグラフの値と図８に示す実施例１〜３のグラフの値とを比較すると、実施例７および実施例８の場合は実施例１〜３の場合と同様の特性値が得られている。即ち図１０に導体幅８ｍｍのグラフとして実線にて示される実施例７、同じく導体幅５ｍｍのグラフとして点線にて示される実施例８の各周波数特性は、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域において、実施例１〜３の場合と同程度の十分に低い値となっている。このことから、実施例７，８においてはいずれもインダクタンス素子として十分な、良好な減衰特性が得られていることが分かる。実施例７，８の場合はインダクタンス素子の線間容量が実施例１〜３の場合よりも高いものの、幅８ｍｍもしくは幅５ｍｍの導体とそのときの誘電体によって、この線間容量を十分に打ち消すことが可能であり、これにより良好な減衰特性が得られていると考えられる。
【００６６】
一方、比較例１の場合は、図１０によると周波数１ＭＨｚ〜１０ＭＨｚの領域において実施例１〜３の場合よりも減衰特性がやや高い値となっている。これは、比較例１におけるインダクタンス素子の線間容量を、幅３ｍｍの導体とそのときの誘電体では十分に打ち消すことができず、このためインダクタンス素子の線間容量の影響が残存してしまい、これによって実施例７，８の場合に比べて減衰量がやや小さくなってしまうものと考えられる。つまり被覆導線の分割巻きの区域を２ヶ所とした場合は導体幅を３ｍｍまで減少させることはできず、使用量の低減の範囲を幅５ｍｍまでに留めておくことが必要である。従って導体や誘電体の使用量を減少させてインダクタンス素子の低コスト化を図ることは分割巻きの区域が２ヶ所の場合にも可能ではあるが、この場合には導体や誘電体の削減量に一定の限界があることが分かる。
【００６７】
（比較例２〜４）
前記実施例１〜３と同様の方法によってそれぞれインダクタンス素子の作製を行い、各々比較例２〜４とした。ただしこの比較例２〜４では、被覆導線によるコイルに分割巻きを実施していない。このうち比較例２に導体として用いた銅箔の幅は８ｍｍ、シリコーンシートである誘電体の幅は１２ｍｍであり、実施例１の場合と同一である。同様に、比較例３の場合は導体が幅５ｍｍ、誘電体が幅９ｍｍであり、比較例４では導体が幅３ｍｍ、誘電体が幅７ｍｍであって、それぞれ実施例２、実施例３の場合と同一である。これらのインダクタンス素子の形状は、図１２に記したインダクタンス素子の例と同一である。このうち比較例２は、導体および誘電体に十分な幅を確保したインダクタンス素子の場合に相当する。
【００６８】
以上記した形状にて、比較例２〜４の各インダクタンス素子をそれぞれ１０個作製し、その電気的特性の評価として、線間容量および減衰特性の評価を行った。このうち線間容量については比較例２のインダクタンス素子に対して実施例１の場合と全く同じ評価を行い、実施例ごとに１０個のインダクタンス素子の測定を行った。その結果を図７に一点鎖線として示す。このグラフは比較例２の測定結果のうち、平均的な特性となった１つを示すものである。比較例２のグラフは図７に実線にて示される実施例１、実施例４のグラフと比較して、周波数１ＭＨｚ〜１０ＭＨｚの領域で線間容量の値が４倍程度となっている。
【００６９】
つまりインダクタンス素子の巻線に分割巻きを行わない（１つの区域のみとする）ことにより、その線間容量は周波数１ＭＨｚ〜１０ＭＨｚの領域で、４つの区域に分割巻きを行った場合に比べて４倍増となったことになる。従って実施例７の場合も合わせ、インダクタンス素子におけるコイルの巻線における線間容量は、分割巻きの区域の数を減少させるほど大きくなることが分かる。なお比較例２〜４の各インダクタンス素子における違いは導体および誘電体の幅のみであり、導体や誘電体の違いは線間容量にはとくに関与しない。従って、比較例３および比較例４における各インダクタンス素子の線間容量の周波数特性は、比較例２の場合といずれも同一であるとして構わない。
【００７０】
次いで、１０個ずつの比較例２〜４におけるインダクタンス素子に対して減衰特性の評価を行った。評価方法は前記実施例１の場合と全く同じ方法であり、実施例ごとに各１０個のインダクタンス素子に対して各々周波数測定を実施した。その結果を図１１にグラフとして示す。ここで図１１は各インダクタンス素子の、周波数とそのときの減衰特性の関係を示すグラフである。横軸は周波数（ＭＨｚ）、縦軸は減衰特性である、出力電圧／入力電圧の値（ｄＢ）である。グラフにおける、測定範囲の周波数は０．０１ＭＨｚ〜１００ＭＨｚの間である。なおこれらのグラフは比較例２〜４における各々の測定結果のうち、平均的な特性となった１つをそれぞれ示すものである。
【００７１】
図１１のグラフの値と図８に示す実施例１〜３のグラフの値とを比較すると、比較例２の場合にのみ、実施例１〜３の場合と同様の周波数測定の値が得られている。即ち図１１に導体幅８ｍｍのグラフとして実線にて示される比較例２の場合の各周波数特性は、共振周波数よりも高い周波数領域である周波数１ＭＨｚ〜１０ＭＨｚの領域において、実施例１〜３の場合と同程度の十分に低い値となっている。比較例２の場合はインダクタンス素子の線間容量が実施例１〜３の場合よりも高いものの、幅８ｍｍの導体とそのときの誘電体によって、この線間容量を十分に打ち消すことが可能であり、これにより良好な減衰特性が得られていると考えられる。
【００７２】
一方、比較例３の場合は、図１１によると周波数１ＭＨｚ〜１０ＭＨｚの領域において実施例１〜３の場合よりも減衰特性のグラフの値がやや高く、比較例４の場合はかなり高い値となっている。これは、比較例３，４におけるインダクタンス素子の線間容量を、幅３ｍｍもしくは幅５ｍｍの導体とそのときの誘電体では十分に打ち消すことができず、このためにインダクタンス素子の線間容量の影響が残存してしまい、これによって比較例２の場合に比べて減衰量が小さくなってしまうものと考えられる。従って被覆導線に分割巻きを導入しないインダクタンス素子の場合においては、良好な減衰特性を得るには導体幅を８ｍｍよりも減少させることができず、従って、比較例２の場合よりも導体や誘電体の使用量を減少させて、インダクタンス素子の低コスト化を図ることはできない。
【００７３】
表１に前記実施例１〜８、比較例１〜４における各インダクタンス素子の、それぞれコイルの分割巻きの数、分割巻きされた各区域の巻線の集合体の間での空隙の有無、厚さを除く導体の寸法（幅×長さおよび面積（ｍｍ2））、誘電体の寸法（幅×長さおよび面積（ｍｍ2））およびそれらの減衰特性の判定結果を示す。なお分割巻きが行われていない場合は、空隙の項目には「−」を記した。減衰特性の判定は、周波数１ＭＨｚ〜１０ＭＨｚの領域における減衰特性が、導体および誘電体に十分な幅を確保した場合に相当する比較例２と同等の場合を「○」、比較例２よりも劣る場合を「×」にて表示している。なお各インダクタンス素子における導体および誘電体の厚さはそれぞれ同一であり、導体が厚さ７０μｍ、誘電体が０．５ｍｍである。
【００７４】
【表１】
0005182925.tif 000002
【００７５】
表１によれば、分割巻きの区域を４分割とした実施例１〜６の場合には、導体の幅を３ｍｍまで低減しても、比較例２の場合と同等の優れた減衰特性が得られることが分かる。この場合に分割された区域間に空隙を設けるかどうかは、インダクタンス素子の減衰特性にとくに影響しない。一方、分割巻きの区域を２分割とした実施例７，８および比較例１の場合には、導体の幅が５ｍｍの場合には良好な減衰特性が得られるものの、導体の幅を３ｍｍまで低減した場合には減衰特性の値が高くなり、この場合には十分な減衰特性が得られないこととなる。ただし導体の幅が５ｍｍの場合に減衰特性が良好なことから、分割巻きの区域を４分割とした場合ほどではないものの、分割巻きによってある程度の減衰特性の向上の効果は得られることとなる。従って分割巻きの区域を２分割とした場合にも、使用する導体や誘電体の面積をそれなりに減少させてインダクタンス素子のコスト低減を図ることが可能であることが分かる。
【００７６】
一方、分割巻きを実施しない比較例２〜４の場合には、導体および誘電体に十分な幅を確保した場合である比較例２以外では十分な減衰特性の値が得られていないことが分かる。即ち、分割巻きを行わない場合は比較例２の場合よりも導体や誘電体の使用量を削減することはできず、インダクタンス素子のコスト低減を図ることができないことが分かる。
【００７７】
以上示したように、本発明の実施の形態に基づき、インダクタンス素子の被覆導線によるコイルを分割巻きとすることにより、減衰特性の向上のために必要となる導体および誘電体の使用量を削減し、それによりインダクタンス素子の低コスト化を図ることが可能となる。さらに、上記説明は、本発明の実施の形態に係る場合の効果について説明するためのものであって、これによって特許請求の範囲に記載の発明を限定し、あるいは請求の範囲を減縮するものではない。また、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施の形態に係るインダクタンス素子の例。図１（ａ）は正面図、図１（ｂ）は側面図、図１（ｃ）は図１（ａ）のＡ−Ａにおける径方向の断面図。
【図２】本発明の第１の実施の形態に係るインダクタンス素子の、図１（ｂ）のＢ−Ｂにおける円周方向の断面図。
【図３】本発明の第２の実施の形態に係るインダクタンス素子の例。図３（ａ）は正面図、図３（ｂ）は側面図、図３（ｃ）は図３（ａ）のＡ−Ａにおける径方向の断面図。
【図４】本発明の第２の実施の形態に係るインダクタンス素子の、図３（ｂ）のＢ−Ｂにおける円周方向の断面図。
【図５】本発明の第３の実施の形態に係るインダクタンス素子の例。図５（ａ）は正面図、図５（ｂ）は側面図、図５（ｃ）は図５（ａ）のＡ−Ａにおける径方向の断面図。
【図６】本発明の第３の実施の形態に係るインダクタンス素子の、図５（ｂ）のＢ−Ｂにおける円周方向の断面図。
【図７】本発明および比較例の各インダクタンス素子の周波数と線間容量の関係を示すグラフ。横軸は周波数（ＭＨｚ）、縦軸は線間容量の値（ｐＦ）。
【図８】本発明の各インダクタンス素子の周波数と減衰特性の関係を示すグラフ。横軸は周波数（ＭＨｚ）、縦軸は減衰特性（ｄＢ）。
【図９】本発明の各インダクタンス素子の周波数と減衰特性の関係を示すグラフ。横軸は周波数（ＭＨｚ）、縦軸は減衰特性（ｄＢ）。
【図１０】本発明および比較例の各インダクタンス素子の周波数と減衰特性の関係を示すグラフ。横軸は周波数（ＭＨｚ）、縦軸は減衰特性（ｄＢ）。
【図１１】比較例の各インダクタンス素子の周波数と減衰特性の関係を示すグラフ。横軸は周波数（ＭＨｚ）、縦軸は減衰特性（ｄＢ）。
【図１２】参考例のインダクタンス素子の正面図。
【図１３】参考例のインダクタンス素子の正面図。
【符号の説明】
【００７９】
１１   磁気コア
１２，２２    コアケース
１３，２３    導体
１４，２４    誘電体
１５，１６，２５，２６    被覆導線
１７，２７    グランド端子
１８，２８    巻き順
【図１】
0005182925.tif 000003
【図２】
0005182925.tif 000004
【図３】
0005182925.tif 000005
【図４】
0005182925.tif 000006
【図５】
0005182925.tif 000007
【図６】
0005182925.tif 000008
【図７】
0005182925.tif 000009
【図８】
0005182925.tif 000010
【図９】
0005182925.tif 000011
【図１０】
0005182925.tif 000012
【図１１】
0005182925.tif 000013
【図１２】
0005182925.tif 000014
【図１３】
0005182925.tif 000015