(57)【特許請求の範囲】
【請求項１】
キャパシタを形成する方法であって、該方法は、
最上部面を有する複数のキャパシタ蓄積ノードと、第２絶縁材料層からなり前記最上部面上に横たわる絶縁材料とを形成する過程と、
前記キャパシタ蓄積ノードと前記横たわる絶縁材料とを形成した後、前記キャパシタ蓄積ノード及び前記横たわる絶縁材料を覆うように、前記キャパシタ蓄積ノードの少なくとも一部分に近接したキャパシタ誘電体機能領域を形成する過程と、
個々の前記キャパシタ誘電体機能領域と前記横たわる絶縁材料の上にセル電極層を形成する過程と、
前記セル電極層を形成した後、ほぼ垂直な側面上にのみ前記セル電極層を構成するセル電極材料を残すように前記セル電極層をマスクレスエッチングすることで、前記キャパシタ蓄積ノードの側面に互いに独立なセル電極バンドを形成する過程と、
を具備することを特徴とするキャパシタ形成方法。
【請求項２】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を完全に充填するよりも少ない量で前記開口内に導電性材料を充填する過程と、
からなることを特徴とするキャパシタ形成方法。
【請求項３】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記開口を完全に充填するよりも少なくなるように、前記導電性材料を十分に除去する過程と、
からなることを特徴とするキャパシタ形成方法。
【請求項４】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上にほぼ平坦外側面を有する第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容され、且つ前記ほぼ平坦外側面よりも高さにおいて下に位置する上部面を有する蓄積ノードを形成する過程と、
からなることを特徴とするキャパシタ形成方法。
【請求項５】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を完全に充填するよりも少ない量で前記開口内に導電性材料の層を形成する過程とからなり、
前記横たわる絶縁材料を形成する過程は、開口の残っている部分を第２絶縁性材料層で充填する過程であることを特徴とするキャパシタ形成方法。
【請求項６】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上にほぼ平坦外側面を有する第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容され、且つ前記ほぼ平坦外側面よりも高さにおいて下に位置する上部面を有する蓄積ノードを形成する過程とからなり、
前記横たわる絶縁材料を形成する過程は、前記第１絶縁材料層のほぼ平坦外側面とほぼ同一平面となる絶縁材料面を有するように、前記蓄積ノード上に十分な量の第２絶縁材料層を形成する過程であることを特徴とするキャパシタ形成方法。
【請求項７】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を完全に充填するよりも少ない量で前記開口内に導電性材料の層を形成する過程とからなり、
前記キャパシタ誘電体機能領域の形成に先立ち、前記横たわる絶縁材料に対して選択的に前記第１絶縁材料層をエッチングし、前記蓄積ノードの側部面を露出させる過程を有することを特徴とするキャパシタ形成方法。
【請求項８】
請求項７に記載の方法であって、該方法は更に、前記蓄積ノードの露出された側部面上に粗面状ポリシリコンの層を形成する過程を有することを特徴とするキャパシタ形成方法。
【請求項９】
請求項１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、前記ノードを容器のような構造のキャパシタ蓄積ノードとして形成する過程であることを特徴とするキャパシタ形成方法。
【請求項１０】
キャパシタ形成方法であって、該方法は、
最上部面と該最上部面と接合した側部面とを有する複数のキャパシタ蓄積ノードを形成する過程と、
前記最上部面上に保護キャップを形成する過程と、
前記側部面及び保護キャップ上にキャパシタ誘電体層を形成する過程と、
前記キャパシタ誘電体層の上にセル電極層を形成する過程と、
前記セル電極層を形成した後に、ほぼ垂直な側面上にのみ前記セル電極層を構成するセル電極材料を残すように前記セル電極層をマスクレスエッチングすることで、個々の前記キャパシタ蓄積ノードの前記側部面上に互いに独立なセル電極バンドを形成する過程と、
を具備することを特徴とするキャパシタ形成方法。
【請求項１１】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口内に導電材料を形成する過程と、
からなることを特徴とするキャパシタ形成方法。
【請求項１２】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口内を導電材料で充填する過程と、
からなることを特徴とするキャパシタ形成方法。
【請求項１３】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
基板上に第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口内を導電材料で完全には充填しない程度に充填する過程とからなり、
前記保護キャップを形成する過程は、少なくとも前記開口の空きとして残っている部分内にキャップを形成する過程であることを特徴とするキャパシタ形成方法。
【請求項１４】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、第１絶縁材料層の横方向に近接して導電性材料を形成する過程であり、更に、前記保護キャップの形成過程の後に、前記横方向近傍の前記第１絶縁材料層の材料を除去し、前記蓄積ノードの側部面を露出させる過程を有することを特徴とするキャパシタ形成方法。
【請求項１５】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、第１絶縁材料層の横方向に近接して導電性材料を形成する過程であり、更に、前記保護キャップの形成過程の後に、前記保護キャップに対して前記横方向近傍の前記第１絶縁材料層の材料を選択的にエッチングし、前記キャパシタ蓄積ノードの側部面を露出させる過程を有することを特徴とするキャパシタ形成方法。
【請求項１６】
請求項１０に記載の方法において、前記セル電極バンドの形成過程は、マスクを用いず、前記セル電極層を異方性にエッチングする過程からなることを特徴とするキャパシタ形成方法。
【請求項１７】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、第１絶縁材料層の横方向隣に導電性材料を形成する過程であり、更に、前記保護キャップの形成過程の後に、前記横方向隣の前記第１絶縁材料層の材料を除去し、前記蓄積ノードの側部面を露出させる過程を有し、
前記セル電極バンドの形成過程は、前記セル電極層を異方性にエッチングする過程であることを特徴とするキャパシタ形成方法。
【請求項１８】
請求項１０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、第１絶縁材料層の横方向隣に導電性材料を形成する過程であり、更に、前記保護キャップの形成過程の後に、前記保護キャップに対して前記横方向隣の前記第１絶縁材料層の材料を選択的にエッチングし、前記蓄積ノードの側部面を露出させる過程を有し、
前記セル電極バンドの形成過程は、前記セル電極層を異方性にエッチングする過程であることを特徴とするキャパシタ形成方法。
【請求項１９】
請求項１０に記載の方法において、前記保護キャップの形成過程は、前記保護キャップを絶縁材料から形成する過程であることを特徴とするキャパシタ形成方法。
【請求項２０】
複数のキャパシタを形成する方法であって、該方法は、列状に配置された複数のキャパシタ蓄積ノードを形成する過程と、
前記キャパシタ蓄積ノードの少なくとも一部分上にキャパシタ誘電体層を形成する過程と、
前記複数のキャパシタ蓄積ノード上の前記キャパシタ誘電体層上に共通セル電極層を形成する過程と、
前記列と列の間から前記共通セル電極層を構成するセル電極材料を除去し、それぞれのキャパシタ蓄積ノード上のそれぞれの前記セル電極材料をマスクレスエッチングで分離して前記キャパシタ蓄積ノードの側面にセル電極バンドを形成する過程と、
前記セル電極材料の除去後、前記セル電極バンドとして残っている前記セル電極材料の一部分上に導電性材料を形成し、それぞれの前記セル電極バンドの幾つかを互いに電気的に接続された状態とする過程と、
を具備することを特徴とする複数キャパシタ形成方法。
【請求項２１】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
絶縁材料層を形成する過程と、
前記絶縁材料層内に収容される開口を形成する過程と、
前記開口内に収容される導電性材料を形成する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項２２】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
絶縁材料層を形成する過程と、
前記絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記導電性材料の一部分を除去し、前記開口内の前記キャパシタ蓄積ノードを分離する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項２３】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記導電性材料の一部分を、前記第１絶縁材料層の外側面よりも低くなるまで除去する過程と、
少なくとも前記開口の空きとして残っている部分に、異なった材料の第２絶縁材料層を形成する過程と、
前記第２絶縁材料層の材料に対して選択的に前記第１絶縁材料層の材料を除去し、前記導電性材料の側部面を露出させる過程と、
を具備することを特徴とする複数キャパシタ形成方法。
【請求項２４】
請求項２０に記載の方法において、前記セル電極材料の除去過程は、前記セル電極材料を異方性にエッチングする過程であることを特徴とする複数キャパシタ形成方法。
【請求項２５】
請求項２０に記載の方法において、前記残っているセル電極材料部分上への前記導電性材料の形成過程は、
前記残っているセル電極材料上に絶縁材料層を形成する過程と、
前記絶縁材料層を通して、前記残っているセル電極材料部分の少なくとも幾らかを露出させる過程と、
前記残っているセル電極材料部分上に導電性材料を形成する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項２６】
請求項２０に記載の方法において、前記残っているセル電極材料部分上への前記導電性材料の形成過程は、
前記残っているセル電極材料上に絶縁材料層を形成する過程と、
前記絶縁材料層内にトレンチをエッチング形成し、前記残っているセル電極材料部分の少なくとも幾らかを露出させる過程と、
前記トレンチ内に導電性材料を形成する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項２７】
請求項２０に記載の方法において、前記残っているセル電極材料部分上への前記導電性材料の形成過程は、
前記残っているセル電極材料上に絶縁層を形成する過程と、
前記絶縁層内にトレンチをエッチング形成し、前記残っているセル電極材料部分の少なくとも幾らかを露出させる過程と、
前記トレンチ内に導電性材料を形成する過程と、
前記トレンチ内の前記導電性材料を絶縁層外側面に対応するように平坦化する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項２８】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記導電性材料の一部分を、前記第１絶縁材料層の外側面よりも低くなるまで除去する過程と、
少なくとも前記開口の空きとして残っている部分に、異なった材料の第２絶縁材料層を形成する過程と、
前記第２絶縁材料層の材料に対して選択的に前記第１絶縁材料層の材料を除去し、前記導電性材料の側部面を露出させる過程とからなり、
前記セル電極材料の除去過程は、前記セル電極材料を異方性にエッチングする過程であることを特徴とする複数キャパシタ形成方法。
【請求項２９】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記導電性材料の一部分を、前記第１絶縁材料層の外側面よりも低くなるまで除去する過程と、
少なくとも前記開口の空きとして残っている部分に、異なった材料の第２絶縁材料層を形成する過程と、
前記第２絶縁材料層の材料に対して選択的に前記第１絶縁材料層の材料を除去し、前記導電性材料の側部面を露出させる過程とからなり、
前記残っているセル電極材料部分上への導電性材料の形成過程は、
前記残っているセル電極材料上に第３絶縁材料層を形成する過程と、
前記第３絶縁材料層を通して、前記残っているセル電極材料部分の少なくとも幾らかを露出させる過程と、
前記残っているセル電極材料部分上に導電性材料を形成する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項３０】
請求項２０に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、
第１絶縁材料層を形成する過程と、
前記第１絶縁材料層内に収容される開口を形成する過程と、
前記開口を導電性材料で過剰充填する過程と、
前記導電性材料の一部分を、前記第１絶縁材料層の外側面よりも低くなるまで除去する過程と、
少なくとも前記開口の空きとして残っている部分に、異なった材料の第２絶縁材料層を形成する過程と、
前記第２絶縁材料層の材料に対して選択的に前記第１絶縁材料層の材料を除去し、前記導電性材料の側部面を露出させる過程とからなり、
前記残っているセル電極材料部分上への導電性材料の形成過程は、
前記残っているセル電極材料上に第３絶縁材料層を形成する過程と、
前記第３絶縁材料層にトレンチをエッチング形成し、前記残っているセル電極材料部分の少なくとも幾らかを露出させる過程と、
前記トレンチ内に導電性材料を形成する過程と、
からなることを特徴とする複数キャパシタ形成方法。
【請求項３１】
複数のキャパシタを形成する方法であって、該方法は、
列状に配置された複数のキャパシタ蓄積ノードを形成し、該複数のキャパシタ蓄積ノード上に設けられたそれぞれのキャパシタ誘電体層を形成する過程と、
前記複数のキャパシタ蓄積ノード上の前記キャパシタ誘電体層上に共通セル電極層を形成する過程と、
マスクを用いず、それぞれのキャパシタ蓄積ノードの側面上にそれぞれのセル電極バンドとして電気的に分離するために、前記共通セル電極層をエッチングする過程と、
選択された電気的に分離されたそれぞれの前記セル電極バンドを列状に電気的に接続する過程と、
を具備することを特徴とする複数キャパシタ形成方法。
【請求項３２】
請求項３１記載の方法において、前記キャパシタ蓄積ノードの形成過程は、各蓄積ノード上部面とこれに接合した側部面とを形成する工程であって、各側部面は当該各側面を取り囲むとともに当該各側面の一部分を露出させるように除去された隣の絶縁材料上部面よりも高さにおいて高い位置の第１部分と、前記隣の絶縁材料上部面よりも高さにおいて低い位置の第２部分とを有し、
前記共通セル電極層の形成過程は、前記各側部面の前記第１部分の横方向に近接した層を形成する過程であることを特徴とする複数キャパシタ形成方法。
【請求項３３】
請求項３１記載の方法であって、該方法は更に、前記共通セル電極層の形成過程の前に、
前記キャパシタ蓄積ノードの上にそれぞれ絶縁材料キャップを形成する過程を有することを特徴とする複数キャパシタ形成方法。
【請求項３４】
請求項３１に記載の方法において、前記キャパシタ蓄積ノードの形成過程は、各蓄積ノード上部面とこれに接合した側部面とを形成する工程であって、各側部面は当該各側面を取り囲むとともに当該各側面の一部分を露出させるように除去された隣の絶縁材料上部面よりも高さにおいて高い位置の第１部分と、前記隣の絶縁材料上部面よりも高さにおいて低い位置の第２部分とを有し、
前記キャパシタ蓄積ノードの形成過程の後に、前記キャパシタ蓄積ノードの上部面の上にそれぞれ絶縁材料キャップを形成する過程を有し、前記共通セル電極層の形成過程は前記各側部面の前記第１部分の横方向に近接した層を形成する過程であることを特徴とする複数キャパシタ形成方法。
【請求項３５】
請求項３１に記載の方法において、前記複数のキャパシタ蓄積ノードの形成過程は、
絶縁層を形成する過程と、
前記絶縁層内に収容されるそれぞれの蓄積ノードを形成する過程と、
前記絶縁層の材料を除去し、各蓄積ノード部分を部分的に露出させる過程とを有し、
前記共通セル電極層をエッチングする過程は、予め露出されたノード部分の周囲にそれぞれの前記セル電極バンドを形成する過程であることを特徴とする複数キャパシタ形成方法。
【請求項３６】
請求項３１に記載の方法において、前記複数のキャパシタ蓄積ノードの形成過程は、
絶縁層を形成する過程と、
前記絶縁層内に収容されるそれぞれの蓄積ノードを形成する過程と、
前記キャパシタ蓄積ノード上に保護キャップを形成する過程と、
前記保護キャップに対して絶縁層の材料を選択的に除去し、各蓄積ノード部分を部分的に露出させる過程とを有し、
前記共通セル電極層をエッチングする過程は、予め露出されたノード部分と前記保護キャップの部分の周囲にそれぞれの前記セル電極バンドを形成する過程であることを特徴とする複数キャパシタ形成方法。
【請求項３７】
キャパシタオーバビットラインメモリ回路を形成する方法であって、該方法は、
第１絶縁材料内に複数の開口を形成する過程と、
前記開口の少なくとも一部分内に導電性キャパシタ蓄積ノードを形成する過程と、
前記キャパシタ蓄積ノード上に第２絶縁材料を形成する過程と、
前記第２絶縁材料に対して前記第１絶縁材料の一部分を選択的に除去し、前記導電性キャパシタ蓄積ノードの一部分を露出させる過程と、
前記導電性キャパシタ蓄積ノードの露出部分に近接してキャパシタ誘電体層及びセル電極層を形成する過程と、
個々の前記導電性キャパシタ蓄積ノード毎に、マスクレスエッチングで前記セル電極層を分離して前記導電性キャパシタ蓄積ノードの側面を取り囲むセル電極バンドを形成する過程と、
を具備することを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項３８】
請求項３７に記載の方法において、前記導電性キャパシタ蓄積ノードの形成過程は、前記開口を導電性材料で部分的に充填する過程であり、
前記第２絶縁性材料の形成過程は、前記開口の空きとして残っている部分を第２絶縁性材料で充填する過程である、
ことを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項３９】
請求項３７に記載の方法において、前記導電性キャパシタ蓄積ノードの形成過程は、前記開口を導電性材料で部分的にのみ充填する過程であり、
前記第２絶縁性材料の形成過程は、前記開口の空きとして残っている部分を第２絶縁性材料で充填する過程である、
ことを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項４０】
請求項３７に記載の方法において、前記導電性キャパシタ蓄積ノードの形成過程は、前記開口を導電性材料で部分的に充填する過程であり、
前記第２絶縁性材料の形成過程は、前記開口の空きとして残っている部分を第２絶縁性材料で充填する過程であり、
前記第１絶縁性材料の部分的除去過程は、前記蓄積ノードの側部面を露出させる過程である、
ことを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項４１】
請求項３７に記載の方法において、前記第１絶縁性材料の部分的除去過程は、前記蓄積ノードの側部面を露出させる過程であり、
前記セル電極バンドの形成過程は、予め露出された前記側部面の周囲にセル電極層材料のバンドを形成する過程である、
ことを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項４２】
請求項３７に記載の方法において、前記導電性キャパシタ蓄積ノードの形成過程は、前記開口を導電性材料で部分的に充填する過程であり、
前記第２絶縁性材料の形成過程は、前記開口の空きとして残っている部分を第２絶縁性材料で充填する過程であり、
前記第１絶縁性材料の部分的除去過程は、前記蓄積ノードの側部面を露出させる過程であり、
前記セル電極バンドの形成過程は、予め露出された前記側部面の周囲にセル電極層材料のバンドを形成する過程である、
ことを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項４３】
キャパシタオーバビットラインメモリ回路を形成する方法であって、該方法は、
第１絶縁材料内に複数の開口を形成する過程と、
前記開口をキャパシタ蓄積ノードからなる導電性材料で完全に充填するよりは少ない程度に充填する過程と、
前記開口の残りの部分を第２絶縁性材料で充填する過程と、
前記それぞれのキャパシタ蓄積ノードの一部分を露出させるために、前記第１絶縁性材料を前記第２絶縁性材料の如何なるものよりも早くエッチングする過程と、
予め露出された導電性キャパシタ蓄積ノードの一部分に近接してキャパシタ誘電体層と共通セル電極層を形成する過程と、
前記共通セル電極層を異方性にエッチングし、マスクを用いずにそれぞれのキャパシタ蓄積ノードの側面上のそれぞれのセル電極バンドに分離する過程と、
前記分離されたそれぞれのセル電極バンドの幾つかを、導電性材料で電気的に接続する過程と、
を具備することを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項４４】
請求項４３に記載の方法において、前記完全充填ではない程度に前記開口を充填する過程は、前記開口を導電性材料で過剰充填し、そして前記導電性材料の過剰充填部分を除去する過程であることを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項４５】
請求項４３に記載の方法において、前記共通セル電極層のエッチング過程は、予め露出されたそれぞれの蓄積ノード部分の周囲にそれぞれの前記セル電極バンドを形成する過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項４６】
請求項４３に記載の方法において、前記分離されたセル電極バンドの接続過程は、
前記分離されたセル電極バンド上に第３絶縁性材料を形成する過程と、
前記第３絶縁性材料内にトレンチをエッチング形成し、前記分離されたそれぞれのセル電極バンドの一部を露出させる過程と、
前記トレンチを導電性材料で充填する過程と、
からなることを特徴とするキャパシタオーバビットラインメモリ回路を形成する方法。
【請求項４７】
請求項４３に記載の方法において、前記共通セル電極層のエッチング過程は、予め露出されたそれぞれの蓄積ノード部分の周囲にそれぞれのバンドを形成する過程であり、
前記分離されたセル電極バンドを接続する過程は、
前記分離されたセル電極バンド上に第３絶縁性材料を形成する過程と、
前記第３絶縁性材料内にトレンチをエッチング形成し、前記それぞれの蓄積ノード部分の前記セル電極バンド部分の幾つかを露出させる過程と、
前記トレンチを導電性材料で充填する過程と、
からなることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項４８】
キャパシタオーバビットラインメモリ回路を形成する方法であって、該方法は、
列状に配置された蓄積ノードのアレイを形成する過程と、
前記蓄積ノードのアレイを、キャパシタ誘電体層および共通セル電極層で順に覆う過程と、
前記共通セル電極層の選択された部分を除去しそれぞれの前記蓄積ノードの側面上のセル電極バンドとして分離するために、前記共通セル電極層のマスクレスエッチングを実施する過程と、
前記分離されたセル電極バンドの幾つかを導電性材料により電気的接続する過程と、
を具備することを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項４９】
請求項４８に記載の方法において、前記蓄積ノードのアレイを前記共通セル電極層で覆う過程は、前記蓄積ノード上に横方向に近接するように前記蓄積ノードの形状に倣うように前記共通セル電極層を形成する過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項５０】
請求項４８に記載の方法において、前記マスクレスエッチングの実施過程は、前記セル電極層を異方性にエッチングする過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項５１】
請求項４８に記載の方法において、前記マスクレスエッチングの実施過程は、前記各蓄積ノードの部分の周囲にセル電極層材料の前記セル電極バンドを形成する過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項５２】
請求項４８に記載の方法において、前記蓄積ノードのアレイを形成する過程は、絶縁性キャップを、前記蓄積ノードをなす導電性材料の横方向には近接して設けないが、その上に形成する過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【請求項５３】
請求項４８に記載の方法において、前記蓄積ノードのアレイを形成する過程は、絶縁性キャップを、前記蓄積ノードをなす導電性材料の横方向には近接して設けないが、その上に形成する過程であり、
前記マスクレスエッチング実施過程は、前記各蓄積ノードの部分及びそれに関連した絶縁性キャップの部分の周囲にセル電極層材料の前記セル電極バンドを形成する過程であることを特徴とするキャパシタオーバビットラインメモリ回路形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタの形成方法、キャパシタオーバビットラインメモリ回路の形成方法に関する。
【背景技術】
【０００２】
集積回路のサイズが小さくなるにつれて、現在用いられている方法及びその方法によって形成される構造を改善する、集積回路構造及びこれに関連した集積回路を形成するための新しい方法を見つける努力が現在継続して行われている。
【０００３】
集積回路の一つの形式はメモリ回路である。そのような回路では、過去及び現在においても、回路のサイズを小さくするための努力、その回路が動作するスピードを高めるための努力、及びその回路がメモリ機能を実行する能力を維持又は高めるための努力が集中的に行われている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明は、集積回路、特にメモリ集積回路を形成するための方法を改善することに鑑みてなされたものである。本発明はまた、改良された集積回路構造を提供することに鑑みてなされたものである。
【課題を解決するための手段】
【０００５】
本明細書には、キャパシタの形成方法、キャパシタオーバビットラインメモリ回路の形成方法、及びそれらに関連した集積回路構成が開示されている。一つの実施例において、キャパシタ蓄積ノードは、最上部面及びその最上部面上に横たわる絶縁材料を有するものとして形成される。続いて、キャパシタ誘電体機能領域が、横たわった絶縁材料とは別に、キャパシタ蓄積ノードの少なくとも一部分の近傍作動的に形成される。セル電極層が、キャパシタ誘電体機能領域及び横たわった絶縁材料の上に形成される。他の実施例では、キャパシタ蓄積ノードは、最上部面及びそれと接続した側部面を有するものとして形成される。保護キャップが最上部面上に形成され、そしてキャパシタ誘電体層が前記側部面及び保護キャップ上に形成される。セル電極層は、キャパシタ蓄積ノードの側部面上に形成される。更に他の実施例では、複数のキャパシタ蓄積ノードが、列状に配列されて形成される。共通セル電極層が、複数のキャパシタ蓄積ノード上に形成される。セル電極層材料は列と列の間から除去され、それぞれのキャパシタ蓄積ノード上のそれぞれのセル電極を分離する。セル電極層材料が除去された後、残っているセル電極材料の一部分上に導電性材料が形成され、これにより、それぞれのセル電極の幾つかは、相互に電気的に接続された状態に置かれる。
【発明の効果】
【０００６】
本発明による利点として、メモリアレイのキャパシタ間のスイング電圧の向上と、従来の共通・分担型セルプレート層を有したアレイによって生じる差動信号に比較して差動電圧信号の向上とが達成できる。他の利点もあるが、これは当業者には明らかなことである。
【発明を実施するための最良の形態】
【０００７】
図１を参照すると、ここには処理中の半導体ウェーハ片が参照番号２０で示されており、このウェーハ片２０は半導体基板２２を含む。本明細書では、用語“半導体基板”は、半導体ウェーハ（これの単体からなるもの又は他の材料が組合されているものの何れでもよい）等のバルク半導体材料を含み、これに限定されるものではないが、半導体材料からなる如何なる構成をも意味するものとして定義される。また、用語“基板”は、これに限定されるものではないが、上で述べた半導体基板を含む、如何なる支持構造体をも意味するものである。
【０００８】
導電ライン２４，２６，２８，３０が基板２２上に形成され、これは、ゲート酸化層（具体的には図示せず）、導電性ポリシリコン層３２、シリサイド層３４、絶縁性キャップ３６及び側壁スペーサ３８を含んでなる。他の導電ライン構造も勿論用いることができる。絶縁酸化領域４０は、フィールド酸化領域の形状で設けられる。絶縁領域４０は、浅いトレンチ絶縁技法などの他の技術的方法によっても提供することが可能である。拡散領域４２，４４，４６は、基板２２内の各導電ラインの間に形成される。拡散領域は、典型的には、適当な不純物が注入された基板の一部分領域からなる。
【０００９】
図２を参照すると、ボロフォスフォシリケイトグラス（ＢＰＳＧ）４８などの絶縁層が基板２２上に形成され、そしてその中には開口５０，５２が形成される。開口は、各拡散領域４２，４６上にこれらと繋がって形成される。例えば導電性ドープトポリシリコンである導電性材料が、基板上且つ開口５０，５２内に形成される。導電性材料５４は、次に、分離の目的で平坦化されても良い。導電性材料５４は、該材料がその上に形成された各拡散領域との電気的接続を達成し、また以下に説明するように形成されるキャパシタ蓄積ノードとの間の電気的接続をもたらす。
【００１０】
図３を参照すると、材料層５６が基板２２上に形成され、これはほぼ平坦な外側表面５８を有する。以下に行う説明の都合上、層５６は第１絶縁材料層からなる。例示的な材料はＢＰＳＧである。
【００１１】
図４を参照すると、例示的な開口が参照番号６０，６２で示される複数の開口が、層５６上又はその中に形成される。図示の好適実施例では、開口６０，６２は、導電性材料５４の最上部部分を露出させるように形成される。
【００１２】
図５を参照すると、導電性材料６４が、基板２２上且つ開口６０，６２内に受容されて形成される。図示実施例では、導電材料６４は開口を十分に過剰充填するように形成される。しかしながら、以下で明らかになるある目的のために、開口を部分的にだけ充填したり、完全には充填しないようにすることも可能である。
【００１３】
図６を参照すると、平坦化又は他の方法により、導電性材料６４の一部は、絶縁層５６内で且つこれに隣接して形成された複数の開口内の絶縁材料を相互に電気的に分離・孤立化させるために除去される。こうすることにより、本実施例では、複数のキャパシタ蓄積ノードが形成される。例示的蓄積ノードが、参照番号６６，６８で示されている。このようにして形成された蓄積ノードは、図６が描写された紙面の内側及び外側に向かって設けられた列の状態に配置されることになる。具体的には、本実施例では、蓄積ノード６６は、紙面の内側及び外側に延在する一つの列に配置された複数の蓄積ノードの一つを構成し、また、蓄積ノード６８は、紙面の内側及び外側に延在する異なる列に配置される複数の蓄積ノードの他の一つを構成する。各列は蓄積ノードの一つのアレイを構成する。蓄積ノードは、容器又はカップのような構造に形成することもでき、ほぼ以下に説明するような処理が続けて行われる。
【００１４】
図７を参照すると、導電性材料６４の一部分は、各開口６６，６８を完全に満たすよりも十分に低い位置まで除去されている。したがって、そうすることにより、一つの方法ではあるが、各開口は導電性材料で完全に充填された状態よりは少ない状態で充填されることができる。上で述べた通り、各開口は他の方法によっても導電材料によって完全充填よりも少ない充填状態にすることができる。例えば、ポリシリコン等の導電材料の形状が制御された堆積によって、開口を完全に充填するよりも少ない状態とすることができる。
【００１５】
本実施例では、導電材料６４の過剰部分は第１絶縁材料層５６の外側面５８よりも低くなるように除去することにより、各開口を部分的に充填するようになっている。したがって、層５６内に受け入れられる各蓄積ノードは、高さ的に外側面５８より下に位置する上部面６６ａ，６８ａをそれぞれ有することになる。図示の上部面６６ａ，６８ｂは最上部面を構成し、そして各蓄積ノードは、それに関連した上部面に接合した側部面６６ｂ，６８ｂをそれぞれ有する。
【００１６】
図８を参照すると、横たわる絶縁材料７０が、各蓄積ノード６６，６８の上部面６６ａ，６８ａの上に形成されている。図示実施例では、絶縁材料７０の形成により、開口内の残っている部分が絶縁材料で完全に充填されることになる。絶縁材料７０の材料は、以下の説明で明らかになるように、層５６の材料とは異なったものであることが好ましい。例示的材料は、ＴＥＯＳの分解によって形成される酸化物である。本実施例の場合、そして以後の説明の目的では、絶縁材料７０は、その少なくとも一部分が空きとして残っている開口部分内に設けられる、異なった材料の第２絶縁層である。そのような材料は、開口の空きとして残っている部分を一旦過剰充填し、そして層５６の外側面５８に対応するようにその材料を平坦化することによって形成される。これに代わる他の方法としては、層は、時限エッチングによるエッチバックによって形成することもできる。
【００１７】
一つの実施例において、絶縁材料表面７０ａがほぼ平坦な外側面５８とほぼ共通平面となるように、各蓄積ノード上に、十分な量の絶縁材料が形成される。これに代わる他の方法としては、各開口の少なくとも空間が残っている部分内に形成される保護キャップ７２が、最上部面６６ａ，６８ａ上に形成されることである。保護キャップは完全に絶縁性であり、本実施例では、各蓄積ノードを構成する導電性材料の横方向近傍ではなく、その上に形成される。
【００１８】
図９を参照すると、第１絶縁材料層５６の一部は、側部面６６ａ，６８ｂの一部分をそれぞれ露出させるように除去されている。一つの実施例では、層５６の材料は、絶縁材料７０に対して選択的にエッチングされる。そうすることにより、各蓄積ノードの横に接した材料を、各蓄積ノードの横側部分を十分に露出させるために除去することとなる。本実施例では、蓄積ノード部分は、材料層５６の除去によって部分的に露出されることになる。したがって、側部面６６ｂ，６８ｂは、隣の絶縁材料上部面７４よりも高さにおいて高い位置の各第１部分（参照番号なし）と、隣の絶縁材料上部面７４よりも高さにおいて低い位置の各第２部分（参照番号なし）とを有する。他の実施例では、層５６の材料の除去は、各キャパシタノードの一部分を十分に露出させるために、その層５６の材料を、如何なる第２絶縁材料７０よりも早い速度でエッチングすることである。
【００１９】
図１０を参照すると、例えば半球粒状（ＨＳＧ）ポリシリコン又は円柱粒状ポリシリコン等の粗面状ポリシリコン層７６が、各蓄積ノードの露出部分上に形成される。キャパシタ誘電体層７８は、各蓄積ノードの露出された側部面と各ノードの保護キャップ７２の対応する部分上に形成される。そうすることにより、横たわる絶縁材料７０とは分離した、キャパシタ蓄積ノードの少なくとも一部分と動作上近接したキャパシタ誘電体機能領域を形成する。
【００２０】
共通セル電極層８０が、キャパシタ誘電体層７８、絶縁材料層７０及び蓄積ノードの予め露出された側部面上に形成される。本実施例では、層８０は、予め露出されたそれぞれの側部面第１部分に横方向に近接して形成される。これに代わるものとして、蓄積ノードのアレイは、先ず最初に、共通セル電極層８０によってキャパシタアレイ構成に接続されることである。
【００２１】
図１１を参照すると、ここでは多数の処理過程が実行されている。第１に、共通セル電極層８０の材料が、それぞれの蓄積ノードによって画定される列と列の間から除去されている。共通セル電極層材料はまた、それぞれの保護キャップ上から除去されることが好ましい。一つの実施例において、セル電極材料は、ほぼ垂直な面の上にのみ残される。そうすることにより、それぞれのキャパシタ蓄積ノード上のそれぞれのセル電極を分離させるように機能する。一つの実施例では、共通セル電極層８０の材料の除去は、そのような層を異方性エッチングし、そして予め露出されたノード部分の周囲にそれぞれのバンド又はリング８２，８４を形成することである。横たわった絶縁層７０はセル電極層８０の除去の間は保護膜として機能するので、ポリシリコン７６の横の層７８が露出されること及びそれが除去されるリスクは、仮に無くならないとしても、大幅に減少させることができる。さらに、セルプレートと蓄積ノードとの間の短絡という次のリスクを、仮に無くならないとしても、大幅に減少させることができる。好適実施例では、そのようなバンドは、図示の通り、保護キャップの一部分上にも形成される。好適実施例では、そのようなことは、マスクレスエッチングによって達成することができる。本明細書において、用語“マスクレス”とは、基板上の如何なる場所の層へマスキングしないことを要求することなく、層を分離するための目的で、エッチングされている層の領域をマスキングしないことのみを意味するものと理解されるべきである。
【００２２】
第３絶縁材料８６が、分離されたセル電極又はバンド８２，８４を含む基板上に形成される。その例示的材料はＢＰＳＧである。そのような材料は、残っているセル電極材料上に形成される。開口８８が層８６内にパターンエッチングされ、これは、残っているセル電極材料又はリング８２，８４の少なくとも幾らかを露出させることが好ましい。例えば導電性ドープトポリシリコンである導電性材料９０が開口８８内に形成され、これは、好ましくは分離されたそれぞれのセル電極の少なくとも幾つかを電気的に接続する。材料９０は、材料８６の上部面と同一平面であるほぼ平坦上部面を有するように平坦化することができる。これに代わるものとして考えられるのは、開口８８の形成は、第３絶縁材料内に複数のトレンチをエッチングし、分離されたそれぞれのセル電極を露出することである。これに続いて、導電材料９０が基板上に形成され、トレンチを充填する。こうすることにより、分離されたセル電極の幾つかは、導電材料により第２番目に電気的に接続されることになる。ここで“第２番目の電気的接続”とは、セル電極層が基板上全面に設けられたとき、それぞれの蓄積キャパシタのセル電極は、最初に（第１番目に）電気的に接続されると考えることに基づく表現である。セル電極層の導電性材料が整列された蓄積キャパシタの列と列の間から除去されたとき、それは、それぞれの蓄積キャパシタの蓄積電極が電気的に切り離されたものと考えることができる。したがって、導電材料９０が選択され且つ分離されたセル電極材料上に形成されたとき、それは、セル電極材料の幾つかを第２回目に電気的に接続すると考えられ、これにより、それらのセル電極材料は相互に電気的に接続された状態になる。
【００２３】
次に、導電材料９２が基板上に形成され、そして外部回路に延びる導電ラインとなるようにパターンニングされる。例示的外部回路には、センス回路が含まれる。
【００２４】
図１１及び図１２を参照すると、集積回路が提供されている。一つの実施例において、キャパシタ蓄積ノードが提供され、これは、最上部面６６ａとそれに接続した側部面６６ｂを有する。保護キャップ７０が上部面６６ａ上に設けられ、また、キャパシタ誘電体層７８が側部面６６ｂ上に設けられている。セル電極バンド８２が蓄積ノード側部面６６ｂの少なくとも一部分に近接して設けられるが、蓄積ノード最上部面６６ａ上には設けられない。保護キャップ７０は側部面（特に参照番号は付してない）を有し、一つの実施例では、セル電極バンド８２が、保護キャップ側部面の少なくとも一部分に横方向非常に近接して設けられる。他の実施例では、セル電極バンド８２は、蓄積ノード側部面６６ｂの全体面よりは少ない面上に設けられる。さらに他の実施例では、セル電極バンド８２は、キャパシタ蓄積ノード６６の如何なる材料よりも、高さにおいて高く延在する最上部部分を有する。
【００２５】
他の実施例では、集積回路は、最上部面６６ａを有したキャパシタ蓄積ノード６６を有する。絶縁材料７０が、最上部面６６ａの上に横たわっている。横たわる絶縁材料７０とは分離したキャパシタ誘電性機能領域が、キャパシタ蓄積ノードの少なくとも一部分と作動的に近接して設けられている。セル電極層８２は、キャパシタ誘電体機能領域及び横たわる絶縁材料７０に横方向に近接して設けられる。一つの実施例では、誘電体機能領域の殆どの部分は、キャパシタ蓄積ノードの横方向にのみ近接して設けられる。他の実施例では、誘電体機能領域は、横たわる絶縁材料７０上に延び、非誘電体機能領域を画定する誘電体材料の層からなる。他の実施例では、誘電体機能領域は、蓄積ノード６６の少なくとも一部分を横方向に取り囲む誘電性材料のバンド（図１２参照）を画定する。更に他の実施例では、セル電極層８２は、蓄積ノード６６の少なくとも一部分を横方向に取り囲む導電性材料のバンドを画定する。更に他の実施例では、セル電極層８２は、蓄積ノード最上部面６６ａより高さにおいて高くまで延在する最上部バンド部分を有する。
【００２６】
他の実施例では、キャパシタオーバビットラインメモリアレイが提供され、これは、その上に一対の間隔を置いた導電ライン２６，２８を有した基板２２を含む。一対の拡散領域４２，４６が、導電ライン２６，２８に動作上近接して基板２２内に受け入れられている。導電性材料５４が拡散領域２６，２８のそれぞれの上にこれと電気的に接続状態で設けられ、且つそこから伸長又は延在している。一対のキャパシタ蓄積ノード６６，６８が設けられており、これらはそれぞれ、拡散領域のそれぞれの一つの上に、その上に設けられた導電性材料を通してこれと電気的に接続された状態で設けられる。各蓄積電極は、最上部面６６ａ，６８ａと、これに接続した各側部面６６ｂ，６８ｂを有する。保護キャップ７０が各最上部面６６ａ，６８ａ上に設けられ、またキャパシタ誘電体層７８が各側部面６６ｂ，６８ｂ上に設けられている。セル電極バンド８２，８４はそれぞれ、関連した蓄積ノード側部面６６ｂ，６８ｂの少なくとも一部分に近接して設けられるが、関連した蓄積ノード最上部面６６ａ，６８ａ上には設けられない。説明したキャパシタオーバビットライン回路は、上で説明した何れの構成を採っても構わない。
【００２７】
図１３を参照すると、アクセストランジスタ，ビットラインＢＬ，蓄積キャパシタＣ，分割されたフィールドプレートコラムラインＰＬを有したＤＲＡＭを表わした回路図が示されている。好適実施例では、分割されたフィールドプレートコラムラインＰＬは、導電性材料９０，９２（図１１参照）の何れか一方又は両方によって画定される。過去においては、フィールトプレート又はセル電極は、ＤＲＡＭのメモリアレイ内の全てのキャパシタによって共有・分担されていたが、本発明により、分離されたキャパシタの列を、センシングの際に、個別且つ直接的に選択的に使用できる列状に接続することができる方法が提供された。
【図面の簡単な説明】
【００２８】
【図１】図１は本発明の第１実施例により処理中の半導体ウェーハ片の概略側断面図である。
【図２】図２は図１の処理過程に続く処理過程における図１のウェーハ片の図である。
【図３】図３は図２の処理過程に続く処理過程における図１のウェーハ片の図である。
【図４】図４は図３の処理過程に続く処理過程における図１のウェーハ片の図である。
【図５】図５は図４の処理過程に続く処理過程における図１のウェーハ片の図である。
【図６】図６は図５の処理過程に続く処理過程における図１のウェーハ片の図である。
【図７】図７は図６の処理過程に続く処理過程における図１のウェーハ片の図である。
【図８】図８は図７の処理過程に続く処理過程における図１のウェーハ片の図である。
【図９】図９は図８の処理過程に続く処理過程における図１のウェーハ片の図である。
【図１０】図１０は図９の処理過程に続く処理過程における図１のウェーハ片の図である。
【図１１】図１１は図１０の処理過程に続く処理過程における図１のウェーハ片の図である。
【図１２】図１２は図１１の線１２−１２における断面図である。
【図１３】図１３は本発明の方法によって製造された電子回路の回路図である。
【符号の説明】
【００２９】
２０              半導体ウェーハ
２２              半導体基板
３２              導電性ポリシリコン層
３４              シリサイド層
３６              絶縁性キャップ
５４              絶縁層
６６，６８        蓄積ノード
７０              絶縁材料
７６              粗面状ポリシリコン層
７８              キャパシタ誘電体層
【図１】
0005181263.tif 000002
【図２】
0005181263.tif 000003
【図３】
0005181263.tif 000004
【図４】
0005181263.tif 000005
【図５】
0005181263.tif 000006
【図６】
0005181263.tif 000007
【図７】
0005181263.tif 000008
【図８】
0005181263.tif 000009
【図９】
0005181263.tif 000010
【図１０】
0005181263.tif 000011
【図１１】
0005181263.tif 000012
【図１２】
0005181263.tif 000013
【図１３】
0005181263.tif 000014