(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板の活性領域上に酸化膜を形成する工程と、
（ｂ）前記酸化膜の表面側から活性窒素を導入し、前記酸化膜を窒化処理して窒化酸化膜にする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板をＮ２Ｏガスを含む雰囲気中で熱処理する第１の熱処理工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板をＮＯガスを含む雰囲気中で熱処理する第２の熱処理工程と、
（ｅ）前記窒化酸化膜上に、ゲート電極用のシリコン膜を堆積する工程と、
を含み、前記工程（ｃ）は、前記工程（ｄ）よりも高い温度で行われる半導体装置の製造方法。
【請求項２】
前記工程（ｂ）は、プラズマにより活性化した窒素を用いる請求項１記載の半導体装置の製造方法。
【請求項３】
前記工程（ｃ）および（ｄ）は、前記工程（ｂ）よりも高い温度で行われる請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記工程（ｃ）および（ｄ）の少なくとも一方の雰囲気は、Ｎ２，Ａｒ，Ｈｅのいずれかも含む請求項１〜３のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に窒化酸化膜を含むゲート絶縁膜を有するＭＯＳトランジスタを有する半導体装置の製造方法に関する。
【０００２】
なお、半導体基板上に絶縁膜を介して導電体ゲート電極を備えるトランジスタをＭＯＳトランジスタと呼ぶ。
【背景技術】
【０００３】
半導体装置の高集積化、高速度化のためのＭＯＳトランジスタの微細化に伴い、ゲート絶縁膜の薄膜化が進んでいる。ゲート絶縁膜が薄くなると、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタのゲート電極にイオン注入したｐ型不純物であるボロンがゲート絶縁膜を突き抜け、チャネル領域に達してしまう現象が生じる。ｎ型領域であるチャネル領域にボロンが注入されると、閾値を変動させるのみでなく、キャリアの移動度が劣化する。ゲート絶縁膜に窒素を導入することがボロンの突き抜けを抑制するために有効であることが知られている。
【０００４】
特開２００４−２２９０２号は、半導体基板上にシリコン酸化膜、シリコン窒化膜を形成した後、２０℃〜６００℃の温度でシリコン窒化膜をプラズマ窒化処理することを提案する。
【０００５】
プラズマで発生した活性窒素を酸化シリコン膜又は窒化酸化シリコン膜に導入することにより、窒素濃度分布は絶縁膜表面又は膜中にピークを持つ。このプラズマ窒化処理は、基板との界面における窒素濃度を抑えつつ、より多くの窒素を導入可能である。高い窒素濃度はボロンの突き抜け抑制に有効である。窒素プラズマを基板から離れた場所で発生させ、活性窒素を基板に導入するリモートプラズマ窒化技術は基板にダメージを与えないダメージフリーなプロセスと言われていた。リモートプラズマ窒化では、基板を収容した処理室とは別のプラズマ発生室内でマイクロ波等により窒素プラズマを発生させ、活性窒素を処理室に搬送して窒化を行う。しかし、プラズマで発生した活性窒素をプラズマから離して配置したシリコン基板の絶縁膜中に導入しても、基板に何らかのダメージを与える可能性がある。
【０００６】
ゲート絶縁膜が薄くなると、ゲート電極とチャネル領域との間にトンネル電流が流れ、ゲートリーク電流が増加する現象も知られている。酸化シリコンのゲート絶縁膜（の一部）に代え、誘電率がより高い高誘電率絶縁膜を用いると、反転容量換算膜厚を薄く抑えつつ、物理的膜厚を厚くし、ゲートリーク電流を抑制することができる。窒化酸化シリコンは、一般的に酸化シリコンより誘電率が高く、反転容量換算膜厚を抑えつつ、物理的膜厚を厚くするのにも有効である。
【０００７】
しかし、より多くの窒素をゲート絶縁膜に導入すると、ゲート絶縁膜とチャネル領域との界面にまで窒素が到達することになりやすい。ゲート絶縁膜−チャネル領域界面に達した窒素は、トランジスタのキャリアの移動度を低下させ、閾値を変動させる。ゲート絶縁膜−チャネル領域界面の制御と、ゲート絶縁膜全体の信頼性を確保することが難しくなっている。
【０００８】
特開２００２‐１９８５３１号は、シリコン基板上に形成した酸化シリコンのゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入し、次いで８００℃〜１１００℃、Ｎ２Ｏ雰囲気中でゲート絶縁膜を酸化窒化アニールすることにより、窒素を再分布させ、均一な窒素濃度を有するゲート絶縁膜を形成することを提案している。このプロセスでは、表面では窒素が除去され、基板との界面においては窒素を組み込むと述べている。
【０００９】
ＷＯ２００４／９７９２５号は、熱酸化等により活性領域上にゲート絶縁膜を形成し、ゲート絶縁膜に窒素プラズマ等から導出した活性窒素により窒素を導入し、ＮＯガス雰囲気中で、例えば９５０℃で半導体基板をアニール処理することを提案する。ＮＯガス雰囲気中でのアニール処理に続き、例えば窒素ガス等の不活性ガス中でより高温のアニール処理を行なう。このアニール処理では、ＮＯガス雰囲気中でアニール処理を行なった場合、Ｏ２ガス雰囲気中でアニール処理を行った比較例と較べると、相互コンダクタンスの向上が認められた。
【００１０】
【特許文献１】特開２００２‐１９８５３１号公報
【特許文献２】特開２００４−２２９０２号公報
【特許文献３】ＷＯ２００４／９７９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
活性窒素導入による特性改善効果を更に向上することが求められている。
【課題を解決するための手段】
【００１２】
本発明の１観点によれば、
（ａ）半導体基板の活性領域上に酸化膜を形成する工程と、
（ｂ）前記酸化膜の表面側から活性窒素を導入し、前記酸化膜を窒化処理して窒化酸化膜にする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板をＮ２Ｏガスを含む雰囲気中で熱処理する第１の熱処理工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板をＮＯガスを含む雰囲気中で熱処理する第２の熱処理工程と、
（ｅ）前記窒化酸化膜上に、ゲート電極用のシリコン膜を堆積する工程と、
を含み、前記工程（ｃ）は、前記工程（ｄ）よりも高い温度で行われる半導体装置の製造方法
が提供される。
【発明の効果】
【００１３】
活性窒素導入工程に続き、Ｎ２Ｏガスを含む雰囲気中のアニール工程を行い、続いてＮＯガスを含む雰囲気中のアニール工程を行うと、ゲート絶縁膜中の窒素濃度は減少するが、ゲート絶縁膜−チャネル領域界面の欠陥密度が減少し、信頼性が向上し、リーク電流は減少した。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例を、本発明者が行った実験に沿って説明する。
【００１５】
図１Ａに示すように、シリコン基板１にシャロートレンチをエッチングし、酸化シリコン膜を埋め込んで、活性領域を取り囲む、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２を形成する。活性領域に選択的に不純物をイオン注入し、ｐ型ウェルＰＷ，ｎ型ウェルＮＷを形成する。
【００１６】
図１Ｂに示すように、シリコン基板１表面をＲＣＡ洗浄した後、圧力５ｔｏｒｒの酸素雰囲気中で、９００℃、５秒間ドライ酸化処理し、厚さ約０．９ｎｍの酸化シリコン膜３を形成する。ゲート絶縁膜の基礎となる酸化膜である。
【００１７】
図１Ｃに示すように、窒素プラズマ４からの活性窒素により酸化シリコン膜３に窒素を導入する。プラズマダメージを抑える観点からは、リモートプラズマ窒化がよいが、リモートプラズマ窒化はチャンバ横からリモートプラズマにより発生した活性窒素を導入する。この装置構成では、３００ｍｍ以上のウェハを扱えるチャンバになると、ウェハ全面で均一な分布を得ることが困難になる。均一な窒化分布を得るためには、構造上ウエハ表面の上方でプラズマを生成する方が有利である。そこで、ＤＰＮ（decoupled plasma nitridation,減結合プラズマ窒化）装置を使用した。プラズマダメージは極力抑える必要があるので、プラズマ発生装置は並行平板タイプではなく、誘導コイルタイプがよい。更に、リアクティブイオンエッチング（ＲＩＥ）装置などと異なり、ウエハを支持するサセプタはバイアスを印加しないタイプを用いた。これらの要件を満足する装置として、例えば、アプライドマテリアル社のＤＰＮ装置、東京エレクトロン社のＳＰＡ装置が該当する。ウエハ直上で誘導コイルにより窒素をプラズマ化して、発生させた活性窒素はウエハに導入される。ウエハを載せるサセプタにはイオン引き込みを促すバイアス電源は使用していないので、プラズマにより活性化した窒素は拡散によりウエハに到達する。
【００１８】
プラズマ４は、窒素ガスの圧力２０ｍｔｏｒｒ下で励起され、シリコン基板１を１０秒間処理し、活性窒素を導入する。ゲート絶縁膜３の酸化シリコン（の少なくとも一部）が窒化酸化シリコンとなる。プラズマパワーは、５００Ｗ，７００Ｗ，１０００Ｗ，１３００Ｗ，１５００Ｗに変化させた。
【００１９】
図１Ｄに示すように、第１反応性アニールは、圧力１Ｔｏｒｒの（Ｎ２Ｏ＋Ｎ２）混合ガス雰囲気中で、１０５０℃または１１００℃で、３０秒間行なう。Ｎ２Ｏは、構成元素として窒素、酸素を含み、分解すると種々の種を生じ得る。なお、Ｎ２等の不活性ガスの添加は必須ではなく、Ｎ２Ｏの分圧を下げてＮ２Ｏの反応による膜厚増加を抑えるように添加している。Ｎ２Ｏのみを用いた実験も行い、膜厚増加はあるが、同様の効果があることを確認している。
【００２０】
図１Ｅに示すように、圧力５ＴｏｒｒのＮＯガス雰囲気中で９５０℃、２０秒間の第２反応性アニールを行う。ＮＯは、窒化性を有するガスである。この場合はＮＯガスのみを用いたが、ＮＯガスによる膜厚増加を抑えたい時など、不活性ガスを添加することもできる。装置構成の制約から圧力が下限にある場合等に有効である。
【００２１】
図１Ｆに示すように、さらに圧力５ＴｏｒｒのＮ２ガス雰囲気７中で１０５０℃、１０秒間のアニールを行う。不活性ガス中でのアニールである。
【００２２】
以上の工程を行った実施例サンプルを作成した。反応性アニールとして、１１００℃、（Ｎ２Ｏ＋Ｎ２）雰囲気中の第１反応性アニール、および９５０℃、ＮＯ中の第２反応性アニールを行ったものが実施例サンプルである。比較例として、図１Ｄに示す（Ｎ２Ｏ＋Ｎ２）混合ガス雰囲気中の第１反応性アニールを行なわず、図１Ｅに示すＮＯ中の第２反応性アニールを温度９５０℃で行った比較例サンプルも作成した。プラズマパワーを、５００Ｗ，７００Ｗ，１０００Ｗ，１３００Ｗ，１５００Ｗに変化させてサンプルを作成し、プラズマパワーに対する、ゲート絶縁膜の窒素濃度の変動及び界面欠陥密度の変動を測定した。
【００２３】
図２Ａは、プラズマパワーの変化に対する窒素濃度の変化を示すグラフである。●が実施例サンプルの測定値を示し、■が比較例サンプルの測定値を示す。窒素濃度は、プラズマパワー７００Ｗの比較例サンプルの値で規格化している。実施例サンプル、比較例サンプル共通に、プラズマパワーを増大すると窒素濃度が増大することを示している。
【００２４】
さらに、ＮＯ雰囲気中の第２反応性アニールのみを行った比較例サンプルと較べて、１１００℃、（Ｎ２Ｏ＋Ｎ２）雰囲気中の第１反応性アニール、９５０℃、ＮＯ中の第２反応性アニールを行った実施例サンプルにおいては、窒素濃度は減少することを示している。窒素濃度の減少は、Ｎ２Ｏガスによる酸化と共に窒素抜けが生じることを示すと考えられる。
【００２５】
図２Ｂは、プラズマパワーの変化に対する、界面欠陥密度の変化を示すグラフである。界面欠陥密度は、ゲート絶縁膜をＳＤＩ社製ＦＡａＳＴ  ＳｙｓｔｅｍでＣＶ測定して求めた。●が実施例サンプルの測定値を示し、■が比較例サンプルの測定値を示す。プラズマパワー７００Ｗの比較例サンプルの値で規格化している。ＮＯ雰囲気中の第２反応性アニールのみを行った比較例サンプルにおいては、プラズマパワーの増大と共に、界面欠陥密度も増大している。すなわち、プラズマパワーを上げると、シリコン基板に与えるダメージも増大することを示すと考えられる。ところが、１１００℃、（Ｎ２Ｏ＋Ｎ２）雰囲気中の第１反応性アニール、９５０℃、ＮＯ中の第２反応性アニールを行った実施例サンプルにおいては、プラズマパワーを強くしても界面欠陥密度は余り増加していない。比較例サンプルと較べると、界面欠陥密度は明らかに減少している。１３００Ｗ，１５００Ｗの強いプラズマパワーにおいても、界面欠陥密度は、プラズマパワーが低い場合の比較例サンプルよりも低い。１１００℃、（Ｎ２Ｏ＋Ｎ２）雰囲気中の第１反応性アニール、９５０℃、ＮＯ中の第２反応性アニールが、一旦生じた欠陥を回復していることが考えられる。このような欠陥回復機能は、ＮＯ雰囲気中の第２反応性アニールのみを行った場合には、期待できないと考えられる。
【００２６】
以下、通常の工程を行って、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタを作成する。例えば、特開２００４−２２９０２号、ＷＯ２００４／９７９２５号の実施態様の製造工程を用いることもできる。
【００２７】
図１Ｇに示すように、ゲート絶縁膜３上に、温度６１０℃で、厚さ１００ｎｍの多結晶シリコン膜８をＣＶＤ法で堆積する。
【００２８】
図１Ｈに示すように、リソグラフィとエッチングを用い、多結晶シリコン膜８をＮＭＯＳ用ゲート電極Ｇｎ、ＰＭＯＳ用ゲート電極Ｇｐにパターニングする。ｎ型ウェルＮＷ，ｐ型ウェルＰＷに対して、選択的にｐ型不純物、ｎ型不純物を浅くイオン注入し、ｐ型エクステンションＥｘｔｐ，ｎ型エクステンションＥｘｔｎを形成する。
【００２９】
図１Ｉに示すように、厚さ３０ｎｍの酸化シリコン膜９をＣＶＤ法で堆積し、ＲＩＥで異方性エッチングし、サイドウォールスペーサＳＷに加工する。ｎ型ウェルＮＷ，ｐ型ウェルＰＷに対して、選択的にｐ型不純物、ｎ型不純物を高濃度で、深くイオン注入し、ｐ型低抵抗ソース／ドレイン領域ＳＤｐ，ｎ型低抵抗ソース／ドレイン領域ＳＤｎを形成する。
【００３０】
トランジスタを完成した実施例サンプル、比較例サンプルも作成した。トランジスタを作成したサンプルを用いて、ＮＢＴＩ（negative bias temperature instability）特性等の信頼性、動作特性、リーク特性等を測定した。
【００３１】
図３は、比較例サンプルと実施例サンプルにおけるＮＢＴＩ信頼性より求めた寿命（ライフタイム）を示すグラフである。比較例サンプルに対して、実施例サンプルでは寿命が約５倍に延び、信頼性が大幅に向上することが判る。
【００３２】
図４は、実施例サンプルのＮＭＯＳトランジスタと比較例サンプルのＮＭＯＳトランジスタの、ゲート電圧の変化に対する相互コンダクタンスＧｍを比較して示すグラフである。横軸はゲート電圧を単位Ｖで示し、縦軸は比較例サンプルの相互コンダクタンスＧｍで規格化した値（相互コンダクタンスＧｍとみなせる）を示す。ゲート電圧が低い領域では、実施例サンプルの相互コンダクタンスは、比較例サンプルの相互コンダクタンスとほぼ同一であるが、ゲート電圧が高くなると実施例サンプルの相互コンダクタンスは比較例サンプルの相互コンダクタンスより明らかに大きくなる。相互コンダクタンスが最大となるゲート電圧において、相互コンダクタンスが約５％向上している。
【００３３】
図５は、比較例サンプルと比較した、実施例サンプルのＮＭＯＳトランジスタとＰＭＯＳトランジスタにおける相互コンダクタンス（最大値）の向上率を示すグラフである。ＮＭＯＳトランジスタは上述のように約５％の向上率であるが、ＰＭＯＳトランジスタは更に高く約１０％の向上率である。動作特性そのものも向上していることが判る。
【００３４】
図６は、比較例サンプルに対する、ゲートリーク電流の値を示すグラフである。ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ共に、ゲートリーク電流は比較例サンプルの約６０％に減少している。図２Ｂの界面欠陥密度の減少が寄与していることが考えられるが、更に他の要因が寄与していることも考えられる。性能向上と共に、電力消費の低減が可能となる。
【００３５】
図７は、ゲート絶縁膜−活性領域界面の窒素濃度に対するＮＢＴＩ信頼性寿命の関係を示すグラフである。実施例サンプルは、（Ｎ２Ｏ＋Ｎ２）雰囲気中のアニールを１１００℃で行ったサンプルの測定値を○で示し、（Ｎ２Ｏ＋Ｎ２）雰囲気中のアニールを１０５０℃で行ったサンプルの測定値を●で示す。比較例サンプルの測定値は■で示す。比較例の測定値は、界面における窒素濃度が高くなるにつれ、ＮＢＴＩ寿命は短くなることを示す。１１００℃の実施例サンプルの測定プロット○も同様の傾向を示す。いずれの実施例サンプルのＮＢＴＩ信頼性寿命も、比較例サンプルのＮＢＴＩ信頼性寿命より大幅に長い。アニールをより高温で行ったほうが寿命が長くなるようである。
【００３６】
図８は、ＴＤＤＢ（time dependent dielectric breakdown）によるゲート絶縁膜破壊試験の結果を示すグラフである。横軸は絶縁破壊までの時間を示し、縦軸は確率分布％を示す。プロットは図７と同様である。実施例サンプルは、（Ｎ２Ｏ＋Ｎ２）雰囲気中のアニールを１０５０℃で行った時は、比較例サンプルと較べてＴＤＤＢ寿命が向上している。（Ｎ２Ｏ＋Ｎ２）雰囲気中のアニールを１１００℃で行うと、ゲート絶縁膜破壊までの時間が短くなる。この結果から、（Ｎ２Ｏ＋Ｎ２）雰囲気中のアニールは高温で行う方が好ましいが、１１００℃未満で行うことが好ましいことが判る。更に、反応性アニールを、ＮＯガス雰囲気のみ、Ｎ２Ｏガス雰囲気のみ、Ｎ２Ｏガス雰囲気とＮＯガス雰囲気の２ステップで行って、ゲートリーク電流の確率分布を求めた。
【００３７】
図９は、３種類のサンプルのゲートリーク電流の確率分布を示すグラフである。□はＮ２Ｏ雰囲気のアニールのみを行なった場合、○はＮＯ雰囲気のアニールのみを行なった場合、●と■は温度を振ってＮ２Ｏ雰囲気のアニールを行い、続いて、ＮＯ雰囲気のアニールを行なった場合を示す。Ｎ２Ｏ雰囲気のアニールのみの場合、リーク電流のバラツキが大きく、リーク電流の大きなサンプルは、４０％くらいの初期不良が生じている。これに対して、ＮＯ雰囲気のアニール、Ｎ２Ｏ雰囲気のアニールとＮＯ雰囲気のアニールの２ステップアニールの場合、初期不良は殆どない。
【００３８】
以上の実験結果から、シリコン酸化膜にプラズマで発生した活性窒素を導入して窒化酸化膜とした後、１０５０℃、（Ｎ２Ｏ＋Ｎ２）雰囲気中の第１反応性アニール、９５０℃、ＮＯ中の第２反応性アニールを行なうと、窒化酸化膜中の窒素濃度は減少するが、欠陥密度は減少し、相互コンダクタンスなどの動作特性は向上し、寿命などの信頼性も向上することが判る。活性窒素導入後、より高温で、Ｎ２Ｏガスを含む雰囲気中の第１反応性アニール、ＮＯガスを含む雰囲気の第２反応性アニールを行うことが有効と考えられ、更に第１反応性アニールを第２反応性アニールより高温で行うことが有効と考えられる。また、第２の反応性アニールの後、より高温の不活性ガス中のアニールを行うことが好ましいであろう。
【００３９】
なお、Ｎ２Ｏガスを含む雰囲気中の第１反応性アニールの温度は、１０００℃以上、１１００℃未満で行なうのが好ましいであろう。ＮＯガスを含む雰囲気の第２反応性アニールの温度は、第１反応性アニールの温度より低く、８００℃ー１０００℃の範囲で行うのが好ましいであろう。活性窒素導入後の第１の反応性ガス雰囲気中のアニールを、（Ｎ２Ｏ＋Ｎ２）雰囲気中で行ったが、不活性ガスとして、Ｎ２の代わりにＡｒ，Ｈｅ等の不活性ガスを用いても同様の結果が期待できるであろう。第２の反応性アニールの雰囲気をＮＯガス雰囲気としたが、ＮＯガスをＮ２，Ａｒ，Ｈｅのいずれか、又はこれらの混合ガスで希釈したガスを用いても、同様の効果が期待できるであろう。
【００４０】
試作サンプルでは、１．０Ｖ動作を前提として、ゲート絶縁膜として厚さ約０．９ｎｍの酸化シリコン膜を出発材料としたが、より厚い酸化シリコン膜を用いても同様の効果は期待できるであろう。高速動作を目的とした、１．０Ｖ動作のＭＯＳトランジスタのゲート絶縁膜の出来上がり膜厚は、１．０ｎｍ〜１．２ｎｍであるが、ゲートリーク電流を大きく減少させたＭＯＳトランジスタのゲート絶縁膜として、１．５ｎｍ〜１．８ｎｍの出来上がり膜厚を有する酸化窒化膜を用いることもできる。１．０ｎｍ〜１．８ｎｍの出来上がり膜厚を有するゲート絶縁膜に、適用する時、実施例の方法が特に有効であろう。
【００４１】
図１０は、本発明の実施例による半導体集積回路装置の平面形状を概略的に示す。チップ２０上に、入出力回路２１，２２、論理回路２３、ＳＲＡＭ回路２４，２５が配置されている。論理回路２３、ＳＲＡＭ２４，２５を構成するＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ（ＣＭＯＳ回路）を実施例に応じた方法で作成する。高性能トランジスタにより、高性能の回路が形成できる。
【００４２】
なお、半導体装置を形成するときの、ゲート絶縁膜以外の構成要件としては公知の種々の要素を用いることができる。
【００４３】
以下、本発明の特徴を付記する。
【００４４】
（付記１）
（ａ）半導体基板の活性領域上に酸化膜を形成する工程と、
（ｂ）前記酸化膜の表面側から活性窒素を導入し、前記酸化膜を窒化処理して酸化窒化膜にする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板をＮ２Ｏガスを含む雰囲気中で熱処理する第１の熱処理工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板をＮＯガスを含む雰囲気中で熱処理する第２の熱処理工程と、
（ｅ）前記酸化窒化膜上に、ゲート電極用のシリコン膜を堆積する工程と、
を含む半導体装置の製造方法。
【００４５】
（付記２）
前記工程（ｂ）は、プラズマにより活性化した窒素を用いる付記１記載の半導体装置の製造方法。
【００４６】
（付記３）
前記工程（ｂ）は、ウエハ直上でプラズマを励起する付記２記載の半導体装置の製造方法。
【００４７】
（付記４）
前記工程（ｂ）は、誘導コイルを用いてプラズマを励起する付記３記載の半導体装置の製造方法。
【００４８】
（付記５）
前記工程（ｂ）は、ウエハを支持するサセプタにバイアスを印加せずに行う付記３または４記載の半導体装置の製造方法。
【００４９】
（付記６）
前記工程（ｃ）および（ｄ）は、前記工程（ｂ）よりも高い温度で行われる付記１〜５のいずれか１項記載の半導体装置の製造方法。
【００５０】
（付記７）
前記工程（ｃ）および（ｄ）の少なくとも一方の雰囲気は、Ｎ２，Ａｒ，Ｈｅのいずれかも含む付記１〜６のいずれか１項記載の半導体装置の製造方法。
【００５１】
（付記８）
前記工程（ｃ）は、前記工程（ｄ）よりも高い温度で行われる付記１〜７のいずれか１項記載の半導体装置の製造方法。
【００５２】
（付記９）
（ｆ）前記工程（ｄ）と（ｅ）との間に、前記半導体基板を不活性ガス雰囲気中で熱処理する第３の熱処理工程、
を含む付記１〜８のいずれか１項記載の半導体装置の製造方法。
【００５３】
（付記１０）
前記工程（ｆ）の不活性ガス雰囲気が、Ｎ２，Ａｒ，Ｈｅの内の１種類、又はこれらの混合ガスの雰囲気である付記９記載の半導体装置の製造方法。
【００５４】
（付記１１）
前記工程（ｂ）で得られる酸化窒化膜が、１．０ｎｍ〜１．９ｎｍの厚さを有する付記１〜１０のいずれか１項記載の半導体装置の製造方法。
【００５５】
（付記１２）
前記活性領域がＮＭＯＳ用活性領域、ＰＭＯＳ用活性領域を含み、
（ｇ）活性領域に応じてｎ型不純物、ｐ型不純物をイオン注入し、ＣＭＯＳ型回路を形成する、
付記１〜１１のいずれか１項記載の半導体装置の製造方法。
【００５６】
（付記１３）
前記ＣＭＯＳ型回路がロジック回路、またはＳＲＡＭ回路を構成する付記１２記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５７】
【図１−１】／
【図１−２】／
【図１−３】図１Ａ−１Ｉは、実施例による半導体装置の製造方法の主要工程を示す半導体基板の断面図である。
【図２】図２Ａ，２Ｂは、図１Ａ−１Ｆの工程を行った実施例サンプルのプラズマパワーに対するゲート絶縁膜中窒素濃度の変化、界面欠陥密度の変化を、比較例サンプルのそれらと共に示すグラフである。
【図３】図３は、実施例サンプルのＮＢＴＩ信頼性を比較例サンプルのＮＢＴＩ寿命と共に示すグラフである。
【図４】図４は、実施例サンプルのＮＭＯＳトランジスタの相互コンダクタンスを比較例サンプルのＮＭＯＳトランジスタの相互コンダクタンスと共に示すグラフである。
【図５】図５は、比較例サンプルの相互コンダクタンスを基準とした時の、実施例サンプルのＮＭＯＳトランジスタ、ＰＭＯＳトランジスタの相互コンダクタンスを相対値で示すグラフである。
【図６】図６は、比較例サンプルのゲートリーク電流を基準とした時の、実施例サンプルのＮＭＯＳトランジスタ、ＰＭＯＳトランジスタのゲートリーク電流を相対値で示すグラフである。
【図７】図７は、Ｎ濃度の変化に対する実施例サンプル及び比較例サンプルのＮＢＴＩ信頼性寿命を示すグラフである。
【図８】図８は、実施例サンプル及び比較例サンプルの絶縁破壊までの時間の確率分布を示すグラフである。
【図９】図９は、実施例サンプルと２種類の比較例サンプルにおけるゲートリーク電流の確率分布を示すグラフである。
【図１０】図１０は、実施例による半導体装置の構成を概略的に示す平面図である。
【符号の説明】
【００５８】
１    半導体基板、
２    素子分離領域、
３    ゲート絶縁膜、
４    窒素プラズマ、
５    （Ｎ２Ｏ＋Ｎ２）ガス雰囲気、
６    ＮＯガス雰囲気、
７    Ｎ２ガス雰囲気、
８    ポリシリコン膜。
【図１−１】
0005119904.tif 000002
【図１−２】
0005119904.tif 000003
【図１−３】
0005119904.tif 000004
【図２】
0005119904.tif 000005
【図３】
0005119904.tif 000006
【図４】
0005119904.tif 000007
【図５】
0005119904.tif 000008
【図６】
0005119904.tif 000009
【図７】
0005119904.tif 000010
【図８】
0005119904.tif 000011
【図９】
0005119904.tif 000012
【図１０】
0005119904.tif 000013