(57)【特許請求の範囲】
【請求項１】
トランスと、このトランスの二次巻線の電流を整流する同期整流素子とを備え、前記トランスの一次巻線に断続的に電圧を印加することで前記二次巻線側に電圧出力を行うフライバック方式の電源装置において、
前記二次巻線の端子電圧に生じる電圧振動を検出し、この検出に基づいて前記同期整流素子の動作制御を行う同期整流制御回路を備え、
前記同期整流制御回路は、
前記二次巻線の端子電圧から直流成分を除去するＤＣカット回路と、
該ＤＣカット回路を通過した信号としきい値電圧とを比較する比較回路と、
を備え、
前記比較回路の出力を、前記同期整流素子をオフさせるトリガ信号とすることを特徴とする電源装置。
【請求項２】
前記同期整流制御回路は、
前記トランスの二次巻線に現れるリーケージインダクタンスと出力端子側に接続される平滑コンデンサとの結合回路に、前記トランスの一次側の動作の切り換わりに起因して生じる電圧振動を検出する構成であることを特徴とする請求項１記載の電源装置。
【請求項３】
前記同期整流制御回路は、
前記トランスに流れる電流が連続となる電流連続モードの際に、前記電圧振動の検出に基づく前記同期整流素子の動作制御を行うことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの二次側に同期整流素子を有するフライバック方式の電源装置に関する。
【背景技術】
【０００２】
図４に示すように、トランスＴ５１の二次側に同期整流素子ＳＷ５２を設けたフライバック方式の電源装置５０が一般にある。フライバック方式の電源装置５０においては、一次側のスイッチング素子ＳＷ５１のオン期間に、二次側の同期整流素子ＳＷ５２がオンしてしまうと、二次巻線Ｎ５２と同期整流素子ＳＷ５２とを通じて出力端子間を短絡させてしまうことになるため、一次側のスイッチング素子ＳＷ５１と同期整流素子ＳＷ５２とが同時にオンしないように同期整流素子ＳＷ５２を制御する必要がある。また、トランスＴ５１の一次側と二次側とを絶縁するために、一次側の制御信号を直接二次側に供給できないという事情もある。
【０００３】
従来の同期整流素子の制御方式としては、例えば、電流トランスにより二次側に流れる電流の極性を検出し、この検出に基づいて同期整流素子のオン・オフを切り換える方式がある。
【０００４】
また、図５に示すように、同期整流素子ＳＷ５２と直列にインダクタＬ５１を挿入し、これら同期整流素子ＳＷ５２およびインダクタＬ５１の両端電圧から二次側に流れる電流の極性を検出し、順方向電流の特性を検知したときに同期整流素子ＳＷ５２をオフし、逆方向電流の特性を検知したときに同期整流素子ＳＷ５２をオンする方式も提案されている（例えば特許文献１）。
【特許文献１】特開平１０−７４９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の電流トランスを用いる方式では、同期整流素子を制御するための回路構成が複雑であり、また、部品点数も多く回路の実装面積が大きくなるという課題があった。
【０００６】
また、同期整流素子と直列にインダクタを挿入する方式においても、インダクタの追加が必要であり、部品点数が増すという課題があった。
【０００７】
また、同期整流素子ＳＷ５２と直列に挿入するインダクタＬ５１の代わりに、同期整流素子ＳＷ５２や配線に生じる寄生インダクタンスを利用して、このインダクタンス成分の両端電圧に基づいて電流極性を検知する方式も考えられたが、この場合、寄生インダクタンスの値が非常に小さくなるため、寄生インダクタンスに発生する電圧から電流極性を検出することは非常に難しいと考えられた。
【０００８】
この発明の目的は、二次側に同期整流素子を用いたフライバック方式の電源装置において、部品点数の削減や実装面積の低減を図るとともに、一次側の動作の切り換わりに同期させて確実に同期整流素子の動作制御を行えるようにすることにある。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するため、トランスと、このトランスの二次巻線の電流を整流する同期整流素子とを備え、前記トランスの一次巻線に断続的に電圧を印加することで前記二次巻線側に電圧出力を行うフライバック方式の電源装置において、前記二次巻線の端子電圧に生じる電圧振動を検出し、この検出に基づいて前記同期整流素子の動作制御を行う同期整流制御回路を備えたことを特徴としている。
【００１０】
具体的には、前記同期整流制御回路は、前記二次巻線の端子電圧から直流成分を除去するＤＣカット回路と、該ＤＣカット回路を通過した信号としきい値電圧とを比較する比較回路とを備え、前記比較回路の出力を前記同期整流素子をオフさせるトリガ信号とするように構成すると良い。
【００１１】
また、具体的には、前記同期整流制御回路は、前記トランスの二次巻線に現れるリーケージインダクタンスと出力端子側に接続される平滑コンデンサとの結合回路に、前記トランスの一次側の動作の切り換わりに起因して生じる電圧振動を検出する構成とすると良い。
【００１２】
好ましくは、前記同期整流制御回路は、前記トランスに流れる電流が連続となる電流連続モードの際に、前記電圧振動の検出に基づく前記同期整流素子の動作制御を行うように構成すると良い。
【発明の効果】
【００１３】
本発明に従うと、トランスの一次側のスイッチング素子がオンした際など二次巻線の電流が急激に変化するときに、トランスの二次巻線が有しているリーケージインダクタンス（漏れ磁束によるインダクタンス成分）に誘導起電力が発生し、トランスの二次巻線の端子間に電圧振動が発生する。また、リーケージインダクタンスはトランジスタや配線の寄生インダクタンスに比べてそのインダクタンス値が大きいので、上記の電圧振動は比較的に大きなものとなる。したがって、この電圧振動の検出に基づいて、一次側の動作の切り換わりタイミングに同期させて同期整流素子を確実に制御することができる。
【００１４】
また、上記手段の構成によれば、二次側の電流極性を検出するために、電流トランスや、同期整流素子と直列に接続するインダクタンスなどを必要としないので、部品点数の削減や実装面積の低減を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
図１は、本発明の実施の形態のフライバック方式の電源装置を示す構成図である。
【００１７】
この実施形態のフライバック方式の電源装置１０は、一次巻線Ｎ１１と二次巻線Ｎ１２との極性を反転しコアに磁束エネルギーが蓄えられるように構成されたフライバックトランスＴ１１と、入力電圧Ｖｉを一次巻線Ｎ１１に印加したり遮断したりするスイッチング素子（例えばＮチャネルパワーＭＯＳＦＥＴ）ＳＷ１１と、このスイッチング素子ＳＷ１１の動作を制御する一次側制御回路１１と、入力側の電圧を平滑する平滑コンデンサＣ１１と、二次巻線Ｎ１２に流れる電流を一方向に整流する同期整流素子（例えばＮチャネルパワーＭＯＳＦＥＴ）ＳＷ１２と、この同期整流素子を制御する二次側制御回路２０と、出力端子間に接続される平滑コンデンサＣ１２等を備えている。
【００１８】
一次側制御回路１１は、詳細は省略するが、例えば、フォトカプラを介して出力電圧を検出したり、或いはトランスＴ１１に補助巻線を設けて出力側の電圧を検出しながら、所定の電圧出力が行われるようにスイッチング素子ＳＷ１１をオン・オフ制御するものである。一次側制御回路１１としては、自励式の制御回路を適用したり、他励式の制御回路を適用したりできる。
【００１９】
二次側制御回路２０は、同期整流素子ＳＷ１２のオフタイミングを検出するオフタイミング検出回路２１と、同期整流素子ＳＷ１２のオンタイミングを検出するオンタイミング検出回路２２と、両検出回路２１，２２から出力されるトリガ信号に基づいて同期整流素子ＳＷ１２をオン／オフ制御する制御回路２３と、制御回路２３の出力に基づき同期整流素子ＳＷ１２のゲート端子を駆動するドライバ２５等から構成される。
【００２０】
オンタイミング検出回路２２は、詳細は省略するが、例えば、同期整流素子ＳＷ１２の両端電圧を検出して、同期整流素子ＳＷ１２のボディダイオード（寄生ダイオード）に電流が流れたときにオントリガ信号を出力するように構成することができる。一次側のスイッチング素子ＳＷ１１がオンからオフに切り換わると、同期整流素子ＳＷ１２の両端電圧は逆電圧が印加されている状態から、順方向に電流が流れてボディダイオードの順方向電圧が生じた状態に変化するので、この変化を検知してオントリガ信号を出力するように構成できる。その他、種々の公知技術によりオンタイミングを検出する構成を適用しても良い。
【００２１】
オフタイミング検出回路２１は、トランスＴ１１の二次巻線Ｎ１２の端子電圧からＤＣ成分を除去するＤＣカットコンデンサＣ２１と、所定のしきい値電圧Ｖｔｈを生成する基準電圧生成回路２１３と、ＤＣカットコンデンサＣ２１を通過した信号としきい値電圧Ｖｔｈとを比較するアナログコンパレータ２１１と、コンパレータ２１１の出力を所定の検出期間のみにオフトリガ信号として制御回路２３に出力させる論理ゲート（例えばＡＮＤ回路）２１２等を備えている。
【００２２】
制御回路２３は、オンタイミング検出回路２２からのオントリガ信号の入力に基づいてドライバ２５にハイレベル出力を行わせる一方、オフタイミング検出回路２１からのオフトリガ信号の入力に基づいてドライバ２５にローレベル出力を行わせる。また、制御回路２３は、同期整流素子ＳＷ１２がオンされている期間（ドライバ２５にハイレベル出力を行わせている期間）で、且つ、同期整流素子ＳＷ１２をオンに切り換えたタイミングから所定の最小オン時間Ｔ０１（図３（ｃ）を参照）を除外した期間に、検出イネーブル信号を出力して、コンパレータ２１１の出力をオフトリガ信号として取り込むように構成されている。
【００２３】
次に、上記のように構成された電源装置１０の動作について説明する。
【００２４】
図２には、図１の回路の寄生成分を等価回路で表わした回路図を、図３には、電源装置１０の動作を説明するタイムチャートを示す。
【００２５】
図３において（ａ）は一次側のスイッチング素子ＳＷ１１の制御信号Ｖｇｓ１（例えばゲート・ソース間電圧）、（ｂ）は一次巻線Ｎ１１に流れる電流Ｉ１と二次巻線Ｎ１２に流れる電流Ｉ２を、（ｃ）は二次側の同期整流素子ＳＷ１２の制御信号Ｖｇｓ２（例えばゲート・ソース間電圧）を、（ｄ）はオフタイミング検出回路２１のＤＣカットコンデンサを通過した電圧Ｖｔ２を、（ｅ）は論理ゲート２１２から出力されるオフトリガ信号を、それぞれ示す。
【００２６】
上記のように構成された電源装置１０によれば、先ず、一次側のスイッチング素子ＳＷ１１の制御信号Ｖｇｓ１がネゲートされてスイッチング素子ＳＷ１１がオフするタイミングＡと、スイッチング素子ＳＷ１１の制御信号Ｖｇｓ１がアサートされてスイッチング素子ＳＷ１１がオンするタイミングＢにおいて、二次巻線Ｎ１２に流れる電流Ｉ２がゼロから急激に増加したり（タイミングＡ）、電流Ｉ２が急激に減少したりして（タイミングＢ）、二次巻線Ｎ１２に流れる電流Ｉ２の時間的変化（ｄ（Ｉ２）／ｄ（ｔ）：ｔは時間）の傾きが変化する。そして、この電流変化（ｄ（Ｉ２）／ｄ（ｔ））の傾きの変化によって二次巻線Ｎ１２の端子間に電圧振動Ｓ１，Ｓ２が発生する。
【００２７】
この振動電圧は、図２に示すようなトランスＴ１１と平滑コンデンサＣ１２の寄生成分によって発生するものである。すなわち、トランスＴ１１の二次巻線Ｎ１２には、漏れ磁束により一次巻線Ｎ１１と結合されていないリーケージインダクタンスＬｌ２を有している。また、平滑コンデンサＣ１２には、直列等価抵抗ＥＳＲ１２や直列等価インダクタンスＥＳＬ１２が形成されている。そのため、上記の電流Ｉ２の時間的変化の傾きの変化が生じることで、リーケージインダクタンスＬｌ２に誘導起電力が発生し、この誘導起電力がリーケージインダクタンスＬｌ２と平滑コンデンサＣ１２との結合回路に印加されて二次巻線Ｎ１２の端子電圧を上下に振動させる。
【００２８】
より具体的には、一次側のスイッチング素子ＳＷ１１がオフに切り換わるタイミングＡのときには、二次巻線Ｎ１２の端子間電圧は一端上昇する方向へ大きく変動し、その後、減衰振動する。また、一次側のスイッチング素子ＳＷ１１がオンに切り換わるタイミングＢにおいては、二次巻線Ｎ１２の端子間電圧は一端下降する方向へ大きく変動し、その後、減衰振動する。
【００２９】
二次側制御回路２０のオフタイミング検出回路２１においては、先ず、タイミングＡにおいて上記の二次巻線Ｎ１２に生じる電圧振動Ｓ１が、ＤＣカットコンデンサＣ２１を通過してコンパレータ２１１の一方の入力端子に入力される。そして、コンパレータ２１１において、負電圧に設定されたしきい値電圧Ｖｔｈと比較されて、電圧振動Ｓ１の電圧がしきい値電圧Ｖｔｈを下回ったときに、コンパレータ２１１から検出信号が出力される。しかしながら、この検出信号が出力されるタイミンは、同期整流素子ＳＷ１２がオフしている期間か、或いは、同期整流素子ＳＷ１２がオンした直後の最小オン時間Ｔ０１の期間に含まれるため、制御回路２３から出力される検出イネーブル信号はネゲートになっており、それゆえ、オフトリガ信号は出力されない。
【００３０】
一方、このタイミングＡにおいて、一次側のスイッチング素子ＳＷ１１がオフされることで、二次側制御回路２０のオンタイミング検出回路２２がこれを検出し、この検出に基づいて同期整流素子ＳＷ１２の制御信号Ｖｇｓ２がアサートされて同期整流素子ＳＷ１２がオンされる。このような制御により、同期整流素子ＳＷ１２での電力消費をダイオードに電流を流す場合よりも少なくして、効率の高い電圧出力が実現される。
【００３１】
次に、タイミングＢにおいて一次側のスイッチング素子ＳＷ１１がオンすると、タイミングＢから僅かに遅延したタイミングＣにおいて、スイッチング素子ＳＷ１１のオン動作に起因したる電圧振動Ｓ２が、ＤＣカットコンデンサＣ２１を通過してコンパレー他２１１の一方の入力端子に入力される。そして、コンパレータ２１１において、負電圧に設定されたしきい値電圧Ｖｔｈと比較されて、電圧振動Ｓ２の電圧がしきい値電圧Ｖｔｈを下回ったときに、コンパレータ２１１から検出信号が出力される。さらに、このタイミングＣにおいては、同期整流素子ＳＷ１２がオン状態にされ且つ最小オン時間Ｔ０１を経過したタイミングであるため、制御回路２３から出力される検出イネーブル信号はアサートされている。それゆえ、コンパレータ２１１の検出信号は、論理ゲート２１２を通過してオフトリガ信号として制御回路２３に出力される。
【００３２】
オフトリガ信号が制御回路２３に出力されると、このオフトリガ信号により制御回路２３から同期整流素子ＳＷ１２をオフさせる信号が出力されてドライバ２５を介して同期整流素子ＳＷ１２がオフされる。これにより、一次側のスイッチング素子ＳＷ１１と同期整流素子ＳＷ１２が同時にオンして、二次巻線Ｎ１２に短絡電流が流れてしまうことが防止される。また、同期整流素子ＳＷ１２に短絡電流が流れないぎりぎりのタイミングＤまで同期整流素子ＳＷ１２がオン状態にされるので、それより早いタイミングで同期整流素子ＳＷ１２がオフされ、ボディダイオードを介して二次側の電流Ｉ２が流れる場合と比較して、同期整流素子ＳＷ１２での消費電力が最小になって効率のより高い電圧出力が実現される。
【００３３】
なお、図３の例は、トランスＴ１１に流れる電流Ｉ１，Ｉ２がともにゼロとなる期間が生じない電流連続モードのときの動作を示すものであり、電流Ｉ１，Ｉ２がともにゼロとなる期間が生じる電流不連続モードのときには、一次側のスイッチング素子ＳＷ１１がオンされたときに二次巻線Ｎ１２の端子に生じる電圧振動は比較的に小さなものとなる。
【００３４】
従って、二次側制御回路２０に、例えば、同期整流素子ＳＷ１２をオン状態としている期間に、二次巻線Ｎ１２や同期整流素子ＳＷ１２に流れる電流Ｉ２がゼロになったことを検出する検出回路を設け、電流不連続モードの際には、この検出回路の検出に基づいて同期整流素子ＳＷ１２をオフさせる制御を行うようにしても良い。このような構成においては、電圧振動Ｓ２に基づいて同期整流素子ＳＷ１２をオフさせる制御は、電流連続モード時にのみ行われることとなる。
【００３５】
以上のように、この実施形態のフライバック方式の電源装置１０によれば、一次側のスイッチング素子ＳＷ１１のターンオンに起因して生じる二次巻線Ｎ１２の電圧振動を検出することで、同期整流素子ＳＷ１２をオフさせる制御を行うので、部品点数を増加させたり、実装面積を大きくしたりすることなく、適宜なタイミングで確実に同期整流素子ＳＷ１２をターンオフさせることができる。すなわち、上記の電圧振動は、トランスＴ１１の二次巻線Ｎ１２に生じるリーケージインダクタンスＬｌ２の誘導起電力によって発生するものであり、リーケージインダクタンスＬｌ２のインダクタンス値は比較的大きなものなので、比較的大きな電圧振動が発生することとなり、その検出は確実なものとなる。さらに、二次巻線Ｎ１２に寄生するリーケージインダクタンスＬｌ２を利用しているので、二次側の電流極性を検出するのに新たに電流トランスやインダクタを挿入する必要がなく、部品手数の削減や実装面積の低減を図ることができる。
【００３６】
また、オフタイミング検出回路として、二次巻線Ｎ１２の端子電圧からＤＣ成分を除去するＤＣカットコンデンサＣ２１と、該コンデンサＣ２１を通過した電圧としきい値電圧Ｖｔｈとを比較するコンパレータ２１１とを備えているので、電圧が大きく変動する二次巻線Ｎ１２の端子電圧に生じる電圧振動を簡単な回路構成で確実に検出することができる。
【００３７】
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記の実施形態では、二次巻線Ｎ１２の端子電圧に生じる電圧振動を、同期整流素子ＳＷ１２をターンオフするタイミング生成に利用する例を示したが、同期整流素子ＳＷ１２をターンオンするタイミング生成に利用するようにしても良い。
【００３８】
また、上記の実施形態では、一次側のスイッチング素子ＳＷ１１や二次側の同期整流素子ＳＷ１２として、ＮチャネルパワーＭＯＳＦＥＴを用いた例を示したが、種々のパワートランジスタに変更することもできる。また、本発明の電源装置は、フライバック方式の電源装置であれば、他励式のものであっても自励式のものであっても同様に適用することができる。その他、実施形態で具体的に示した回路構成などは発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態のフライバック方式の電源装置を示す構成図である。
【図２】図１の回路の寄生成分を表わした等価回路図である。
【図３】図１の回路の動作を説明するタイムチャートである。
【図４】従来のフライバック方式の電源回路の基本構成を示す回路図である。
【図５】従来の同期整流素子のオフタイミングの検出方式の一例を説明する回路図である。
【符号の説明】
【００４０】
１０    電源装置
Ｔ１１  トランス
Ｎ１１  一次巻線
Ｎ１２  二次巻線
ＳＷ１１  スイッチング素子
ＳＷ１２  同期整流素子
Ｃ１２    平滑コンデンサ
２０    二次側制御回路
２１    オフタイミング検出回路
Ｃ２１  ＤＣカットコンデンサ
２１１    コンパレータ
２１２    論理ゲート
２１３    基準電圧生成回路
２３    制御回路
２５    ドライバ
Ｌｌ２  リーケージインダクタンス
ＥＳＬ１２  直列等価インダクタンス
ＥＳＲ１２  直列等価抵抗
【図１】
0005167941.tif 000002
【図２】
0005167941.tif 000003
【図３】
0005167941.tif 000004
【図４】
0005167941.tif 000005
【図５】
0005167941.tif 000006