(57)【特許請求の範囲】
【請求項１】
導体層と絶縁層とが積層されて形成された積層基板と、
弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、
前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備し、
前記能動部品の全体が前記投影領域の内側に位置することを特徴とする回路基板。
【請求項２】
導体層と絶縁層とが積層されて形成された積層基板と、
弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、
前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備し、
前記フィルタチップと前記能動部品とを接続する配線のうち、前記積層基板の面方向に延びる第１配線は、前記積層基板の厚さ方向に延びる第２配線より短いことを特徴とする回路基板。
【請求項３】
前記フィルタチップと前記能動部品とは、別の部品を介さず直接接続されていることを特徴とする請求項１又は２記載の回路基板。
【請求項４】
複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含むことを特徴とする請求項１から３いずれか一項記載の回路基板。
【請求項５】
前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、
前記能動部品は、前記送信フィルタチップと接続され、かつ前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と重なることを特徴とする請求項４記載の回路基板。
【請求項６】
前記積層基板は金属からなるコアを含み、
前記フィルタチップは前記コアに形成された開口部に内蔵されていることを特徴とする請求項１から５いずれか一項記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板に関する。
【背景技術】
【０００２】
高周波特性に優れたフィルタとして、弾性表面波（Surface Acoustic Wave：ＳＡＷ）フィルタ、圧電薄膜共振器（Film Bulk Acoustic Resonator：ＦＢＡＲ）フィルタ等の弾性波フィルタがある。携帯電話等の移動体通信端末の普及に伴い、弾性波フィルタを含む部品の小型化が要求されている。小型化のため、弾性波フィルタと、例えばパワーアンプ、ＩＣ（Integrated Circuit：集積回路）等の電子部品とを同一の基板に組み込んだ回路基板が利用される。特許文献１には基板上面にＳＡＷフィルタチップを設け、基板の内部配線によりフィルタを形成する発明が開示されている。特許文献２には基板上面にトランジスタ及びＳＡＷフィルタを設けた発明が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８９６０５号公報
【特許文献２】特開２０１１−１７６０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の技術では、弾性波フィルタと電子部品とを接続する配線が長くなる。この結果、ノイズの影響が増大する。この結果、弾性波フィルタの高周波特性が悪化することがあった。さらに回路基板を十分に小型化することも難しかった。本発明は上記課題に鑑み、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、導体層と絶縁層とが積層されて形成された積層基板と、弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備し、前記能動部品の全体が前記投影領域の内側に位置する回路基板である。
【０００６】
上記構成において、前記能動部品の全体が前記投影領域の内側に位置する構成とすることができる。
【０００７】
上記構成において、前記フィルタチップと前記能動部品とは、別の部品を介さず直接接続されている構成とすることができる。
【０００８】
上記構成において、複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含む構成とすることができる。
【０００９】
上記構成において、前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、前記能動部品は、前記送信フィルタチップと接続され、かつ前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と重なる構成とすることができる。
【００１０】
本発明は、導体層と絶縁層とが積層されて形成された積層基板と、弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続された能動部品と、を具備し、前記フィルタチップと前記能動部品とを接続する配線のうち、前記積層基板の面方向に延びる第１配線は、前記積層基板の厚さ方向に延びる第２配線より短い回路基板である。
【００１１】
上記構成において、前記積層基板は金属からなるコアを含み、前記フィルタチップは前記コアに形成された開口部に内蔵されている構成とすることができる。
【発明の効果】
【００１２】
本発明によれば、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１（ａ）は弾性波フィルタを含むモジュールを例示する模式図である。図１（ｂ）はラダー型フィルタを例示する回路図である。
【図２】図２（ａ）は比較例に係る回路基板を例示する上面図である。図２（ｂ）は図２（ａ）のＢ−Ｂに沿った断面図である。
【図３】図３（ａ）は実施例１に係る回路基板を例示する上面図である。図３（ｂ）は図３（ａ）のＢ−Ｂに沿った断面図である。
【図４】図４（ａ）は実施例２に係る回路基板を例示する上面図である。図４（ｂ）は図４（ａ）のＢ−Ｂに沿った断面図である。
【図５】図５（ａ）は実施例３に係る回路基板を例示する上面図である。図５（ｂ）は図５（ａ）のＢ−Ｂに沿った断面図である。
【図６】図６は実施例４に係る回路基板を例示する断面図である。
【発明を実施するための形態】
【００１４】
まず弾性波フィルタを含むモジュールについて説明する。図１（ａ）は弾性波フィルタを含むモジュールを例示する模式図である。
【００１５】
図１（ａ）に示すように、分波器１０は、例えばＳＡＷフィルタである送信フィルタ１０Ｔｘ及び受信フィルタ１０Ｒｘを含む。送信フィルタ１０Ｔｘは、アンテナノードＡｎｔ（共通ノード）と送信ノードＴｘ１との間に接続されている。受信フィルタ１０Ｒｘは、アンテナノードＡｎｔと受信ノードＲｘ１の間に接続されている。なお送信フィルタ１０Ｔｘ及び受信フィルタ１０Ｒｘは不図示の接地端子に接続されている。受信フィルタ１０ＲｘとＲＦＩＣ（Radio Frequency Integrated Circuit）１８（電子部品）との間に受信ノードＲｘ、及びＰＡ１６とＲＦＩＣ１８との間に送信ノードＴｘ２が設けられている。
【００１６】
ＢＢＩＣ（Base Band Integrated Circuit）２０からＲＦＩＣ１８にベースバンドの送信信号が入力される。ＲＦＩＣ１８は送信信号をベースバンドから高周波数にアップコンバートする。送信信号はパワーアンプ（Power Amp：ＰＡ）１６において増幅され、送信フィルタ１０Ｔｘに入力される。送信フィルタ１０Ｔｘは、送信信号のうち送信フィルタ１０Ｔｘの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。図１（ａ）では図示を省略しているが、スイッチ１２には、分波器１０、ＰＡ１６、ＲＦＩＣ１８及びＢＢＩＣ２０を含む複数のシステムが接続されている。例えば通信帯域（バンド）に応じて、スイッチ１２は複数のシステムから１つを選択し、信号をアンテナ１４に入出力させる。送信信号はスイッチ１２を通じてアンテナ１４に入力され、アンテナ１４から送信される。アンテナ１４が受信した受信信号はスイッチ１２を通じて受信フィルタ１０Ｒｘに入力される。受信フィルタ１０Ｒｘは、受信信号のうち受信フィルタ１０Ｒｘの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。受信信号はＲＦＩＣ１８に入力され、ＲＦＩＣ１８に含まれるローノイズアンプにより増幅される。ＲＦＩＣ１８は受信信号をベースバンドにダウンコンバートする。ＢＢＩＣ２０はベースバンドの受信信号を処理する。良好な高周波特性を得るためには、分波器１０、ＰＡ１６、スイッチ１２、アンテナ１４、ＲＦＩＣ１８及びＢＢＩＣ２０間のインピーダンスを整合することが要求される。
【００１７】
送信フィルタ１０Ｔｘ及び受信フィルタ１０Ｒｘには例えばラダー型フィルタが採用される。図１（ｂ）はラダー型フィルタを例示する回路図である。入力端子Ｉｎと出力端子Ｏｕｔとの間に直列共振子Ｓ１〜Ｓ３が直列接続されている。直列共振子Ｓ１〜Ｓ２間に並列共振子Ｐ１が接続され、直列共振子Ｓ２〜Ｓ３間に並列共振子Ｐ２が接続されている。並列共振子Ｐ１及びＰ２は接地端子に接続されている。送信フィルタ１０Ｔｘの入力端子Ｉｎは図１（ａ）の送信ノードＴｘ１と接続され、出力端子ＯｕｔはアンテナノードＡｎｔと接続されている。受信フィルタ１０Ｒｘの入力端子ＩｎはアンテナノードＡｎｔと接続され、出力端子Ｏｕｔは受信ノードＲｘと接続されている。送信フィルタ１０Ｔｘ及び受信フィルタ１０Ｒｘとして、ラダー型フィルタ以外に例えば多重モードフィルタ等を用いてもよい。
【００１８】
次に比較例として、モジュールのうち四角Ａで囲んだ構成を１つの回路基板に組み込む例について説明する。図２（ａ）は比較例に係る回路基板１００Ｒを例示する上面図である。図２（ｂ）は図２（ａ）のＢ−Ｂに沿った断面図である。図２（ａ）ではソルダーレジスト１２４及び導体層１４０の図示は省略した。図２（ｂ）では複数のビア配線１５０のうち一部のみに符号を付した。
【００１９】
図２（ａ）及び図２（ｂ）に示すように、絶縁層１３０、１３２，１３４、１３６及び１３８、並びに導体層１４０、１４２、１４４、及び１４６が積層されている。各導体層間は、絶縁層１３０、１３２，１３４、１３６及び１３８を貫通するビア配線１５０により接続されている。導体層１４６は、積層基板１２２と、アンテナ１４、ＲＦＩＣ１８及びＢＢＩＣ２０といった外部の部品とを接続するためのフットパッドとして機能する。図２（ｂ）に示した導体層１４６の送信端子１４６ａは図１（ａ）の送信ノードＴｘ２に対応する。図１（ａ）の受信ノードＲｘに対応する受信端子、及びアンテナノードＡｎｔに対応するアンテナ端子の図示は省略した。
【００２０】
送信フィルタチップ１１０ａは例えば図１（ａ）の送信フィルタ１０Ｔｘが形成されたＳＡＷフィルタチップであり、受信フィルタチップ１１０ｂは例えば受信フィルタ１０Ｒｘが形成されたＳＡＷフィルタチップである。能動部品１１６ａは図１（ａ）のＰＡ１６を含む。
【００２１】
送信フィルタチップ１１０ａ及び受信フィルタチップ１１０ｂは、積層基板１２２の上面の導体層１４０にフリップチップ実装されている。送信フィルタチップ１１０ａの接地端子ＧＮＤ１、及び能動部品１１６ａの接地端子ＧＮＤ２は、接地端子１４６ｂに接続されている。送信フィルタチップ１１０ａの出力端子Ｏｕｔ１は、導体層１４６に含まれるアンテナ端子に接続されている。アンテナ端子は図１（ａ）に示したスイッチ１２と接続される。送信フィルタチップ１１０ａの入力端子Ｉｎ１は、導体層１４０に含まれる配線を通じて能動部品１１６ａの出力端子Ｏｕｔ２と接続されている。能動部品１１６ａの入力端子Ｉｎ２は送信端子１４６ａと接続されている。送信端子１４６ａは、ＲＦＩＣ１８（図１（ａ）参照）と接続される。
【００２２】
フィルタチップ（送信フィルタチップ１１０ａ及び受信フィルタチップ１１０ｂ）と能動部品１１６ａとが積層基板１２２の上面に設けられているため、積層基板１２２が大型化する。また導体層１４０に含まれる配線のような、積層基板１２２の面方向に延びる配線は長くなり、例えば１５０μｍ以上の長さを有する。このため、配線を流れる高周波信号は電気的なノイズの影響を受けやすくなる。この結果、回路基板１００Ｒの高周波特性が劣化する。またフィルタチップ、及び能動部品１１６ａの配置、並びに配線の経路が制約される。このため、配線がより長くなり、高周波特性が大きく劣化することもある。次に実施例１について説明する。
【実施例１】
【００２３】
実施例１はフィルタチップ（送信フィルタチップ及び受信フィルタチップ）が積層基板に内蔵され、能動部品は積層基板の上面（表面）に実装された例である。図３（ａ）は実施例１に係る回路基板１００を例示する上面図である。図３（ｂ）は図３（ａ）のＢ−Ｂに沿った断面図である。
【００２４】
図３（ａ）及び図３（ｂ）に示すように、送信フィルタチップ１０ａ及び受信フィルタチップ（不図示）は、例えばタンタル酸リチウム（ＬｉＴａＯ３）又はニオブ酸リチウム（ＬｉＮｂＯ３）等の圧電体からなる圧電基板上にＩＤＴ（Interdigital Transducer）が形成されたＳＡＷフィルタチップであり、積層基板２２に内蔵されている。弾性波を励振するＩＤＴは不図示であるが、各フィルタチップの上面に設けられている。
【００２５】
能動部品１６ａは積層基板２２の上面にフリップチップ実装され、送信フィルタチップ１０ａを積層基板２２の厚さ方向（図３（ｂ）の上下方向）に投影して形成される投影領域１０ｃ（図中の破線参照）、及び受信フィルタチップ（不図示）を積層基板２２の厚さ方向に投影して形成される投影領域１０ｄ（図中の破線参照）と重なる。このため比較例に比べ、積層基板２２の面積を小さくすることができる。従って回路基板１００の小型化が可能である。
【００２６】
図３（ｂ）に示すように、送信フィルタチップ１０ａの入力端子Ｉｎ１は、ビア配線５０、導体層４０及び４２を介して、能動部品１６ａの出力端子Ｏｕｔ２と接続されている。入力端子Ｉｎ１と出力端子Ｏｕｔ２との間のビア配線５０、導体層４０及び４２は、図１（ａ）の送信ノードＴｘ１が設けられた配線に対応する。送信フィルタチップ１０ａの出力端子Ｏｕｔ１は、ビア配線５０及び導体層４２を介して、導体層４４に含まれるアンテナ端子４４ａと接続されている。アンテナ端子４４ａは、図１（ａ）のアンテナノードＡｎｔに対応し、スイッチ１２及びアンテナ１４と接続される。能動部品１６ａの端子１６ｂ及び１６ｃは、電源と接続される端子、接地端子、及び入力端子のいずれか２つに対応する。
【００２７】
送信フィルタチップ１０ａと接続されている能動部品１６ａが投影領域１０ｃと重なるため、送信フィルタチップ１０ａと能動部品１６ａとを接続する配線は面方向に延びる配線を含まず、ビア配線５０により構成される。絶縁層３０及び３２それぞれの厚さは例えば３０μｍ程度であり、送信フィルタチップ１０ａと能動部品１６ａとを接続する２つのビア配線５０の長さの合計Ｌ１は例えば６０μｍ程度である。このように、実施例１においては比較例に比べ、送信フィルタチップ１０ａと能動部品１６ａとを接続する配線が短くなる。この結果、ノイズの影響を低減することができる。さらに配線の寄生容量、及び寄生インダクタンス等の寄生成分も低減される。従って、回路基板１００の高周波特性が改善する。高周波特性を効果的に改善するために、送信フィルタチップ１０ａと能動部品１６ａとは、例えばインダクタ等の部品を介さず直接接続されていることが好ましい。
【００２８】
フィルタチップが内蔵されているため、能動部品１６ａの配置、並びに配線の経路の自由度が高まる。この結果、回路基板１００を小型化し、かつ面方向に伸びる配線をより短くすることができる。
【００２９】
積層基板２２に含まれる絶縁層の数及び導体層の数は変更可能である。回路基板１００は、図１（ａ）の四角Ａで囲んだ回路要素以外に、スイッチ１２、アンテナ１４、ＢＢＩＣ２０及びＲＦＩＣ１８の少なくとも１つを含んでもよいし、全てを含んでもよい。能動部品１６ａは、例えば図１（ａ）に示したスイッチ１２、ＲＦＩＣ１８及びＢＢＩＣ２０を含んでもよい。能動部品１６ａが、スイッチ１２及びＲＦＩＣ１８のように受信フィルタチップと接続されているものを含む場合、能動部品１６ａは投影領域１０ｄの内側に位置し、かつ受信フィルタチップとビア配線５０により接続されることが好ましい。能動部品１６ａは、図１（ａ）に示したもの以外に、電源が入力される部品とすることができる。
【００３０】
絶縁層３０、３２、３４、３６及び３８は、例えばガラスエポキシ樹脂等の樹脂又はセラミックス等からなる。各絶縁層が樹脂からなることにより、フィルタチップの内蔵が容易になる。送信フィルタチップ１０ａに含まれる端子、導体層４０、４２、及び４４は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属、又はこれらの金属を含む合金からなる。図３（ｂ）に示したソルダーレジスト２４は、フリップチップ実装に用いられる半田ボールが積層基板２２及び導体層４０の不要な箇所に付着することを抑制する。
【実施例２】
【００３１】
実施例２は能動部品１６ａの全体が投影領域１０ｃ内に設けられている例である。図４（ａ）は実施例２に係る回路基板２００を例示する上面図である。図４（ｂ）は図４（ａ）のＢ−Ｂに沿った断面図である。
【００３２】
図４（ａ）及び図４（ｂ）に示すように、能動部品１６ａの全体は投影領域１０ｃの内側に位置する。このため、回路基板２００をより小さくすることができる。また実施例１と同様に配線が短くなるため、高周波特性が改善する。
【実施例３】
【００３３】
実施例３は面方向の配線を用いる例である。図５（ａ）は実施例３に係る回路基板３００を例示する上面図である。図５（ｂ）は図５（ａ）のＢ−Ｂに沿った断面図である。
【００３４】
図５（ａ）及び図５（ｂ）に示すように、送信フィルタチップ１０ａと能動部品１６ａとは、導体層４０に含まれる配線４０ａ（第１配線、図５（ｂ）の格子斜線参照）とビア配線５０ａ（第２配線）とにより接続されている。配線４０ａの長さＬ２は例えば３０μｍである。ビア配線５０ａの長さの合計Ｌ１は例えば６０μｍである。ビア配線５０ａが能動部品１６ａと重なる位置に設けられていなくても、面方向に延びる配線４０ａがビア配線５０ａより短いため、高周波特性は改善する。配線４０ａの長さは、積層基板２２の上面のレイアウトに応じて変更可能であるが、ビア配線５０ａより短いことが好ましい。実施例１〜３に示したように、能動部品１６ａの少なくとも一部が投影領域１０ｃと重なればよく、能動部品１６ａのサイズに応じて実施例１〜３を使い分けることができる。
【実施例４】
【００３５】
実施例４はコアを用いる例である。図６は実施例４に係る回路基板４００を例示する断面図である。
【００３６】
図６に示すように、積層基板２２は、絶縁層３２〜３８間にコア５２を含む。コア５２は、例えば２５０μｍ程度の厚さを有し、Ｃｕ等の金属からなり、接地電位を有する。コア５２に形成された開口部５２ａには、送信フィルタチップ１０ａが内蔵されている。開口部５２ｂには、導体層４２と導体層４４との間を接続するビア配線５０が貫通する。コア５２により、コア５２より上側の導体層４０及び４２と、下側の導体層４４との間における信号の干渉は抑制される。この結果、高周波特性がより改善する。コア５２は金属からなり、かつ他の導体層より厚いため、回路基板３００の強度及び放熱性が向上する。
【００３７】
フィルタチップのＩＤＴ、及び端子は、フィルタチップの上面に設けられてもよいし、下面に設けられてもよい。フィルタチップはＳＡＷフィルタチップ以外に、例えば弾性境界波フィルタチップ、ＦＢＡＲフィルタチップ等、他の弾性波フィルタチップでもよい。送信フィルタと受信フィルタとを１つのチップに設けた分波器チップを積層基板２２に内蔵してもよい。このとき分波器チップを積層基板２２の厚さ方向に投影した投影領域と重なるように能動部品１６ａを設ける。また実施例１〜３は分波器ではなく、フィルタ単体が積層基板２２に内蔵される例にも適用可能である。
【００３８】
図１（ａ）の分波器１０とスイッチ１２との間、受信フィルタ１０ＲｘとＲＦＩＣ１８との間、及び送信フィルタ１０ＴｘとＰＡ１６との間に、インピーダンス整合のためのマッチング回路が設けられることがある。マッチング回路は、例えばキャパシタ及びインダクタ等のチップ部品で構成され、チップ部品は投影領域１０ｃ又は１０ｄと重なるように、積層基板２２の上面に実装されることが好ましい。配線が短くなるからである。
【００３９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４０】
１０                                            分波器
１０ａ                                          送信フィルタチップ
１０ｂ                                          受信フィルタチップ
１０ｃ、１０ｄ                                  投影領域
１６                                            ＰＡ
１６ａ                                          能動部品
２２                                            積層基板
３０、３２、３４、３６、３８                    絶縁層
４０、４２、４４                                導体層
４０ａ                                          配線
５０，５０ａ                                    ビア配線
５２                                            コア
５２ａ、５２ｂ                                  開口部
１００、２００、３００、４００                  回路基板
Ａｎｔ                                          アンテナノード
Ｒｘ                                            受信ノード
Ｔｘ１、Ｔｘ２                                  送信ノード
【図１】
0005241910.tif 000002
【図２】
0005241910.tif 000003
【図３】
0005241910.tif 000004
【図４】
0005241910.tif 000005
【図５】
0005241910.tif 000006
【図６】
0005241910.tif 000007