(57)【特許請求の範囲】
【請求項１】
ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成するパルス生成回路と、該パルスに応じて充放電動作して所定の信号波形を生成する波形生成回路と、生成された波形と所定の参照電圧とを比較してパルスの有無を示す信号を出力する第１コンパレータとを備え、
前記パルス生成回路は、ＡＣ電源からの交流入力電圧を整流素子により整流した電圧と所定の参照電圧とを比較してパルス信号を出力する第２コンパレータを備え、
前記波形生成回路は、定電流を流す定電流源と、該定電流源からの電流によって充電可能な容量素子と、前記第２コンパレータの出力によってオン、オフ制御されて前記容量素子の充放電を制御可能なスイッチ手段と、を備えてなることを特徴とするＡＣ検出回路。
【請求項２】
前記パルス生成回路と前記波形生成回路と前記第１コンパレータは１つの半導体チップ上に半導体集積回路として形成され、前記容量素子は外付けの素子であって、前記半導体集積回路には前記第２コンパレータの一方の入力端子に接続された外部端子が設けられ、該外部端子に前記容量素子が接続可能にされてなることを特徴とする請求項１に記載のＡＣ検出回路。
【請求項３】
ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成し、パルスがなくなるとＡＣ電源の遮断と判定して出力を変化させるパルス検知回路と、
ＡＣ電圧を監視しＡＣ電圧が所定レベル以下になった場合に出力を変化させる低電圧検知回路と、
を備え、前記パルス検知回路の出力と前記低電圧検知回路の出力の論理和をとった信号を出力するように構成され、
前記パルス検知回路は、ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成するパルス生成回路と、該パルスに応じて充放電動作して所定の信号波形を生成する波形生成回路と、生成された波形と所定の参照電圧とを比較してパルスの有無を示す信号を出力する第１コンパレータと、を備え、
前記パルス生成回路は、ＡＣ電源からの交流入力電圧を整流素子により整流した電圧と所定の参照電圧とを比較してパルス信号を出力する第２コンパレータを備え、
前記波形生成回路は、定電流を流す定電流源と、該定電流源からの電流によって充電可能な容量素子と、前記第２のコンパレータの出力によってオン、オフ制御されて前記容量素子の充放電を制御可能なスイッチ手段と、を備えてなることを特徴とするＡＣ検出回路。
【請求項４】
外部からの設定によって、前記パルス検知回路および前記低電圧検知回路のうち少なくとも低電圧検知回路の動作が停止可能に構成されていることを特徴とする請求項３に記載のＡＣ検出回路。
【請求項５】
前記低電圧検知回路は、ＡＣ電源からの交流入力電圧を整流素子により整流した電圧を入力とするバッファアンプと、該バッファアンプの出力側に接続され入力波形を平滑するための容量素子と、該容量素子により平滑された電圧と所定の参照電圧とを比較する第３コンパレータとを備えてなることを特徴とする請求項４に記載のＡＣ検出回路。
【請求項６】
請求項１〜５のいずれかに記載のＡＣ検出回路と、トランスを有しＡＣ電源からの交流入力電圧を受けて直流電圧に変化して出力するＡＣ−ＤＣコンバータとを備え、前記ＡＣ検出回路が前記トランスの一次側に設けられていることを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧の低下を検出するＡＣ検出回路に関し、例えば交流電源から直流電圧を発生するＡＣ−ＤＣコンバータを備えＡＣ検出機能を有する直流電源装置に利用して有効な技術に関する。
【背景技術】
【０００２】
マイクロプロセッサを内蔵したパーソナルコンピュータなどの電子機器には、ＡＣ１００Ｖからマイクロプロセッサの動作に必要なＤＣ５Ｖや３Ｖのような直流電圧を発生するＡＣ−ＤＣコンバータが搭載されている。ＡＣ−ＤＣコンバータを搭載した電子機器では、停電や雷などでＡＣ電圧が遮断して二次側の直流電圧が低下するとシステムが暴走したり、重要なデータが失われたりするおそれがある。そこで、ＡＣ電圧の低下を検出する電圧監視手段を備えた直流電源装置に関する発明が提案されている（例えば特許文献１参照）。
【特許文献１】特開平６−１１３４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１の発明における電圧監視手段は、ＡＣ−ＤＣコンバータの二次側コイルのセンタタップから電圧を取り出して整流し、波形整形して矩形波パルスとしてマイクロコンピュータに入力し、マイクロコンピュータはパルスが抜けた場合に速やかにＡＣ電圧遮断と判定できるようにしたものである。しかしながら、特許文献１の発明は、二次側の電圧を監視しているためどうしても検出が遅れてしまうという課題がある。
【０００４】
そこで、一次側の電圧を監視してＡＣ電圧遮断を検出するようにした技術が開発された。一次側の電圧を監視してＡＣ電圧遮断を検出するようにした技術としては、例えば図８に示すように、整流用のダイオードＤ１，Ｄ２と分圧用の抵抗Ｒ１，Ｒ２と、整流後の電圧を保持するコンデンサＣ２を設け、コンデンサＣ２の電圧低下をフォトカプラＰＣでマイクロコンピュータ（ＣＰＵ）へ知らせるようにしたものがある。
【０００５】
図８のＡＣ電圧遮断検出回路は、電源ラインＬ１−Ｌ２間の容量Ｃ０が放電するまでＡＣ電圧の低下を検出できないため、Ｃ０が十分に充電されている状態でＡＣ電源の遮断が発生すると検出までに時間を要してしまうという不具合がある。
【０００６】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、ＡＣ電源の遮断やＡＣ電圧低下を速やかに検出して知らせることができるＡＣ検出回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成し、パルスがなくなるとＡＣ電源の遮断と判定して出力を変化させるパルス検知回路を設けたものである。より具体的には、ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成するパルス生成回路と、該パルスに応じて充放電動作して所定の信号波形を生成する波形生成回路と、生成された波形と所定の参照電圧とを比較してパルスの有無を示す信号を出力するコンパレータとを備えるパルス検知回路によりＡＣ検出回路を構成するようにしたものである。
【０００８】
上記のような構成によれば、ＡＣ電源が遮断されると直ちに電源の遮断を知らせる信号を出力することができる。そのため、ＡＣ−ＤＣコンバータを有する直流電源装置では、一次側でＡＣ電源の遮断を検出して速やかにマイクロコンピュータ等へ知らせることができるようになる。
【０００９】
ここで、望ましくは、上記パルス検知回路に加えて、ＡＣ電圧を監視しＡＣ電圧が所定レベル以下になった場合に出力を変化させる低電圧検知回路を設けて、前記パルス検知回路の出力と前記低電圧検知回路の出力の論理和をとった信号を出力するように構成する。これにより、ＡＣ電源の遮断はもちろんＡＣ電圧低下を検出して、速やかに知らせることができるようになる。
【００１０】
また、前記低電圧検知回路は、ＡＣ入力電圧を整流する素子により両波整流あるいは半波整流された電圧を入力とするバッファアンプと、該バッファアンプの出力側に接続され入力波形を平滑するための容量素子と、該容量素子により平滑された電圧と所定の参照電圧とを比較するコンパレータとにより構成することができる。
【発明の効果】
【００１１】
本発明に従うと、ＡＣ電源の遮断やＡＣ電圧低下を速やかに検出して知らせることができるＡＣ検出回路を実現できるようになるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１３】
図１および図２は、本発明を適用したＡＣ検出回路の第１の実施形態を示すもので、図２は図１に用いられているＩＣ（半導体集積回路）２０の内部回路の具体例を示す。
【００１４】
図１に示すように、本実施形態のＡＣ検出回路は、ＡＣ電源に接続されるプラグ１０の一方の電源ラインＬ１に抵抗Ｒ３を介してアノード端子が接続された整流用ダイオードＤ１と、他方の電源ラインＬ２に抵抗Ｒ４を介してアノード端子が接続された整流用ダイオードＤ２と、ダイオードＤ１，Ｄ２の共通カソード端子と接地点との間に直列に接続された分圧用抵抗Ｒ１，Ｒ２と、抵抗Ｒ１とＲ２との結合ノードに電圧入力端子ＩＮが接続されたＡＣ検出用ＩＣ２０と、ＩＣ２０の出力端子ＯＵＴと電源電圧ＶＤＤとの間に接続されたプルアップ抵抗Ｒ０などから構成されている。
【００１５】
３０は、ダイオードブリッジ回路やトランスなどからなりＡＣ１００Ｖから５Ｖあるいは３Ｖのような直流電圧を発生するＡＣ-ＤＣコンバータである。電源ラインＬ１−Ｌ２間の容量Ｃ０は、ＡＣ−ＤＣコンバータ３０の一次側回路の等価容量（一次側の平滑容量＋寄生容量等）を示したものである。ＡＣ-ＤＣコンバータ３０とＡＣ検出回路（ＩＣ２０，Ｒ１〜Ｒ４，Ｄ１，Ｄ２）は、共通のプリント配線基板（電源ボード）上に実装されて、直流電源装置を構成する。
【００１６】
ＡＣ検出用ＩＣ２０は、図２に示すように、入力電圧Ｖｉｎが反転入力端子に印加されたヒステリシス特性を有する第１コンパレータＣＭＰ１と、該コンパレータＣＭＰ１の出力端子にゲート端子が接続されたスイッチＭＯＳＦＥＴ  Ｑ１と、該ＭＯＳＦＥＴ  Ｑ１と電源電圧端子ＶＤＤとの間に接続された定電流源Ｉ１と、Ｑ１とＩ１との結合ノードＮ１と接地点との間に接続された容量Ｃ１を有する。定電流源Ｉ１はＱ１がオフの期間に容量Ｃ１を定電流で充電する。これにより、ノードＮ１の電位Ｖ１が徐々に上昇し、Ｑ１がオンされると容量Ｃ１の電荷を放電して電位Ｖ１を急速に立ち下げることで、鋸歯を生成する。従って、上記スイッチＭＯＳＦＥＴ  Ｑ１と定電流源Ｉ１と容量Ｃ１は、パルスに応じて充放電動作して所定の信号波形を生成する波形生成回路を構成する。
【００１７】
さらに、ＡＣ検出用ＩＣ２０は、電位Ｖ１が非反転入力端子に印加されたヒステリシス特性を有する第２コンパレータＣＭＰ２と、該コンパレータＣＭＰ２の出力端子にゲート端子が接続されたオープンドレインの出力ＭＯＳＦＥＴ  Ｑ２と、前記第１コンパレータＣＭＰ１の非反転入力端子に印加される参照電圧Ｖref1および第２コンパレータＣＭＰ２の反転入力端子に印加される参照電圧Ｖref2を生成する定電流源Ｉ２、ダイオードＤ３、分圧抵抗Ｒ５，Ｒ６を有し、Ｑ２のドレイン端子が出力端子ＯＵＴに接続されている。特に限定されるものではないが、この実施形態では、参照電圧Ｖref1は参照電圧Ｖref2を抵抗Ｒ５，Ｒ６で分圧することにより生成される。
【００１８】
第１コンパレータＣＭＰ１は、入力電圧Ｖｉｎと参照電圧Ｖref1とを比較し、入力電圧ＶｉｎがＶref1よりも高くなると出力がロウレベルに立ち下がってＭＯＳＦＥＴ  Ｑ１をオフさせ、ＶｉｎがＶref1よりも低くなると出力がハイレベルに立ち上がってＱ１をオンさせるように動作する。Ｑ１がオンすると、Ｑ１とＩ１との結合ノードＮ１に接続されている容量Ｃ１の電荷を引き抜くため、ノードＮ１の電位Ｖ１が接地電位に変化する。第２コンパレータＣＭＰ２は、ノードＮ１の電位Ｖ１と参照電圧Ｖref2とを比較し、Ｖ１がＶref2よりも高くなると出力がロウレベルに立ち下がるように動作する。従って、上記第１コンパレータＣＭＰ１は、ＡＣ電源からの入力電圧の交流波形を検出してパルスを生成するパルス生成回路として機能する。容量Ｃ１はＩＣチップに内蔵して接続するように構成しても良い。
【００１９】
図３は、図１のＡＣ検出回路の動作タイミングチャートを示す。（Ａ）はＡＣ入力電圧、（Ｂ）はＩＣ２０へ入力される全波整流後の電圧Ｖｉｎ、（Ｃ）は第１コンパレータＣＭＰ１の出力、（Ｄ）はＱ１とＩ１との結合ノードＮ１の電位Ｖ１、（Ｅ）はＩＣの出力Ｖｏｕｔ（第２コンパレータＣＭＰ２の出力と同じ）である。
【００２０】
この実施形態のＡＣ検出回路は、図３（Ｂ）の期間Ｔ１のように、多少ＡＣ電圧が低下しても第１コンパレータＣＭＰ１がＡＣ波形を検出してパルスを出力し続けるので、容量Ｃ１の電荷が周期的にリセットされてノードＮ１の電位Ｖ１がＶref2よりも高くならず、出力Ｖｏｕｔはハイレベルのままである。一方、期間Ｔ２のようにＡＣ波形がなくなると、第１コンパレータＣＭＰ１がパルスを出力しなくなり、容量Ｃ１の電荷がリセットされなくなる。そのため、Ｖ１がＶref2よりも高くなり、出力Ｖｏｕｔがロウレベルに変化して、ＡＣ電源の遮断をＣＰＵ（マイクロコンピュータやマイクロプロセッサ）等へ知らせることができる。
【００２１】
図４および図５には、ＡＣ検出用ＩＣ２０の第２の実施形態が示されている。
【００２２】
この実施形態は、ＡＣ検出用ＩＣ２０内に、図２に示されているような構成を有するパルス検知回路２１に加えて、低電圧検知回路２２およびパルス検知回路２１の出力と低電圧検知回路２２の出力の論理和をとって出力ＭＯＳＦＥＴ  Ｑ２のゲート端子に供給するＯＲゲート回路２３を追加したものである。また、特に限定されるものではないが、パルス検知回路２１の容量Ｃ１と低電圧検知回路２２の容量Ｃ２は、外付け素子として接続されるように外部端子Ｐ１，Ｐ２がＩＣ２０に設けられている。容量Ｃ２は両波整流したＡＣ電圧を平滑するためのものである。
【００２３】
上記低電圧検知回路２２は、入力電圧Ｖｉｎが非反転入力端子に印加されるバッファアンプＡＭＰ１と、該アンプＡＭＰ１の出力端子にゲート端子が接続されたＭＯＳＦＥＴ  Ｑ３と、該ＭＯＳＦＥＴ  Ｑ３と接地点ＧＮＤとの間に接続された抵抗Ｒ７と、Ｑ３とＲ７との結合ノードＮ２と接地点との間に接続された容量素子Ｃ２を有する。
【００２４】
さらに、低電圧検知回路２２は、結合ノードＮ２の電位Ｖ２が反転入力端子に印加されたヒステリシス特性を有する第３コンパレータＣＭＰ３を備え、該コンパレータＣＭＰ３の非反転入力端子に参照電圧Ｖref2が印加され出力信号がＯＲゲート回路２３に入力され、ＯＲゲート回路２３の出力がオープンドレインの出力ＭＯＳＦＥＴ  Ｑ２のゲート端子に印加されている。
【００２５】
上記バッファアンプＡＭＰ１は、その反転入力端子にＱ３とＲ７との結合ノードＮ３の電位Ｖ３がフィードバックされることにより、電位Ｖ３を入力電圧Ｖｉｎと一致させるようにＭＯＳＦＥＴ  Ｑ３を動作させる。それによって、バッファアンプＡＭＰ１の反転入力端子には、入力電圧Ｖｉｎと同一の電圧が入力されるように動作する。このとき、ノードＮ３に接続されたノードＮ２には容量Ｃ２が接続されているため、ノードＮ２には平滑された図６（Ｃ）のような電圧Ｖ２が現われる。そして、この電圧Ｖ２が第３コンパレータＣＭＰ３の反転入力端子に入力される。
【００２６】
低電圧検知回路２２は、この電圧Ｖ３と参照電圧Ｖref2とを第３コンパレータＣＭＰ３で比較しているため、図６（Ｂ）の期間Ｔ１のように、ＡＣ電圧が少し低下した状態を検出して図６（Ｆ）のように出力Ｖｏｕｔをロウレベルに変化させることができる。また、第２実施形態のＡＣ検出回路では、図６（Ｂ）の期間Ｔ２のように、ＡＣ電圧が変化しなくなるとパルス検知回路２１がそれを検知して出力Ｖｏｕｔをロウレベルに変化させることができるため、ＡＣ電圧の低下および遮断のいずれも検出することができる。
【００２７】
なお、低電圧検知回路２２だけであればバッファアンプＡＭＰ１がなくて第３コンパレータＣＭＰ３と容量Ｃ２のみで同様な動作が可能であるが、パルス検知回路２１を設けているため、バッファアンプＡＭＰ１を省略するとパルス検知回路２１の入力も平均化されてパルスを検出できなくなる。従って、本実施形態ではバッファアンプＡＭＰ１は不可欠である。また、図５の回路では、ノードＮ２とＮ３を直接接続しているが、抵抗を介して接続して該抵抗と容量Ｃ２とでロウパスフィルタを構成するようにしてもよい。
【００２８】
さらに、図５のＡＣ検出用ＩＣ２０では、容量Ｃ１とＣ２を外付け素子として接続するように構成したものを示したが、これらの容量としてコンパレータやアンプと同一の半導体チップ上に形成された素子を使用するようにしても良い。
【００２９】
また、図６にはパルス検知回路２１と低電圧検知回路２２の両方が動作している場合のタイミングが示されているが、外部からいずれか一方の検知回路を選択する信号を入力するための端子あるいはレジスタを設けて、選択的に動作させるように構成しても良いし、ヒューズ素子を設けていずれか一方の検知回路が動作しないよう設定できるように構成しても良い。なお、図６のＴ１のようなＡＣ電圧が低下した期間であってもＡＣ−ＤＣコンバータはある程度二次側にエネルギーを供給できるので、低電圧検知回路２２のみその動作を停止できるように構成することも可能である。
【００３０】
図５のＡＣ検出用ＩＣでは、容量Ｃ１とＣ２を外付け素子として接続するための端子Ｐ１，Ｐ２が設けられているため、プルダウン抵抗を用いて端子Ｐ１を接地電位に接続してやることで、パルス検知回路２１を動作させないように設定することができる。また、プルアップ抵抗を用いて端子Ｐ２を電源電圧に接続してやることで、低電圧検知回路２２を動作させないように設定することができる。
【００３１】
図７には、上記ＡＣ検出回路の変形例が示されている。この変形例は、電源ラインＬ２に接続される抵抗Ｒ４およびダイオードＤ２を省略して半波整流としたものである。このようにしてもＡＣ電圧の低下および遮断を検出することができる。ＡＣ検出用ＩＣ２０の構成は、図５のものと同じでよい。図７と同様に半波整流型としかつＡＣ検出用ＩＣ２０として図２と同じものを使用する変形例も考えられる。
【００３２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、図２や図５のＡＣ検出用ＩＣにおいては、ＩＣ内に参照電圧Ｖref2を発生する回路が設けられているが、チップ外部で生成された参照電圧Ｖref2を受ける端子を設けるように構成しても良い。
【００３３】
また、前記実施形態のＡＣ検出用ＩＣにおいては、定電流源Ｉ１で容量Ｃ１を充電しスイッチ素子Ｑ１のオンでＣ１を放電することでコンパレータＣＭＰ２に入力される波形信号（鋸波）を生成しているが、スイッチ素子Ｑ１のオンで容量Ｃ１を急速充電し、定電流源Ｉ１で徐々に容量Ｃ１の電荷を放電させて逆三角波形の信号を生成するように構成しても良い。
【産業上の利用可能性】
【００３４】
以上の説明では、本発明をＡＣ−ＤＣコンバータを含む直流電源装置に適用した例を説明したが、本発明にそれに限定されるものではなく、ＡＣ電圧の低下を検出したい装置に広く利用することができる。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明を適用したＡＣ検出回路の第１の実施形態を示す概略構成図である。
【図２】図２は、図１のＡＣ検出回路を構成するＡＣ検出用ＩＣの具体例を示す回路図である。
【図３】図３は、図１のＡＣ検出回路の動作を示すタイミングチャートである。
【図４】図４は、本発明を適用したＡＣ検出回路の第２の実施形態を示す概略構成図である。
【図５】図５は、図４のＡＣ検出回路を構成するＡＣ検出用ＩＣの具体例を示す回路図である。
【図６】図６は、図４のＡＣ検出回路の動作を示すタイミングチャートである。
【図７】図７は、本発明を適用したＡＣ検出回路の変形例を示す概略構成図である。
【図８】図８は、従来のＡＣ検出回路の一例を示す概略構成図である。
【符号の説明】
【００３６】
１０  プラグ
２０  ＡＣ検出用ＩＣ
２１  パルス検知回路
２２  低電圧検知回路
３０  ＡＣ−ＤＣコンバータ
Ｄ１，Ｄ２  整流素子（整流用ダイオード）
ＣＭＰ１〜ＣＭＰ３  コンパレータ
ＡＭＰ１  バッファアンプ
Ｉ１，Ｉ２  定電流源
【図１】
0005176551.tif 000002
【図２】
0005176551.tif 000003
【図３】
0005176551.tif 000004
【図４】
0005176551.tif 000005
【図５】
0005176551.tif 000006
【図６】
0005176551.tif 000007
【図７】
0005176551.tif 000008
【図８】
0005176551.tif 000009