(57)【特許請求の範囲】
【請求項１】
トレンチ部内にゲート電極を配したトレンチゲート型半導体装置の製造方法であって、
半導体基板内に前記トレンチ部を形成する第一の工程と、
前記トレンチ部の壁面に第１絶縁体を形成する第二の工程と、
前記第１絶縁体の内側における所定の深さまで第２絶縁体を形成すると共に、該所定の深さよりも深い位置まで前記第１絶縁体を除去して窪みを形成する第三の工程と、
前記第三の工程において前記第１絶縁体が除去された部分において、前記第１絶縁体を再形成する第四の工程と、
前記第２絶縁体が形成され前記第１絶縁体が再形成された前記トレンチ部の内部にゲート電極を形成する第五の工程と、を含み、
前記第四の工程において、再形成された前記第１絶縁体の前記ゲート電極の側面と接する部分の厚さは、前記第二の工程で形成された後除去されていない前記第１絶縁体の厚さよりも厚く形成されることを特徴とするトレンチゲート型半導体装置の製造方法。
【請求項２】
前記第三の工程は、前記第１の絶縁体と前記第２の絶縁体のウエットエッチングレートの差を利用して、前記所定の深さよりも深い位置まで前記第１絶縁体を除去する工程を含む、請求項１に記載のトレンチゲート型半導体装置の製造方法。
【請求項３】
前記第三の工程において、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において再形成する前記第１絶縁体の前記ゲート電極の側面と接する一定の厚さ部分の厚さの０．５６倍以下とすることを特徴とする、
請求項１又は２に記載のトレンチゲート型半導体装置の製造方法。
【請求項４】
熱酸化により前記第１絶縁体に変化する物質を前記第２絶縁体として選択して、前記第四の工程において熱酸化により前記第１絶縁体を再形成し、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において再形成する前記第１絶縁体の前記ゲート電極の側面と接する一定の厚さ部分の厚さの１．１２倍以下とすることを特徴とする、
請求項１又は２に記載のトレンチゲート型半導体装置の製造方法。
【請求項５】
前記第三の工程において、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において再形成する前記第１絶縁体の前記ゲート電極の側面と接する一定の厚さ部分の厚さの０．１６倍以上とすることを特徴とする、
請求項３又は４に記載のトレンチゲート型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ部の壁面に第１絶縁体を形成し、その内側における所定の深さまで第２絶縁体を、第２絶縁体よりも表面側にゲート電極をそれぞれ配したトレンチゲート型半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、トレンチゲート型半導体装置の製造方法であって、Ｎ＋ドレイン領域となるＮ＋基板上にエピタキシャル成長およびイオン注入によりＮ−ドリフト領域、Ｐ−ボディ領域およびＮ＋ソース領域を形成し、底部がＮ−ドリフト領域にまで到達するトレンチを形成し、トレンチの底部からイオン注入および熱拡散処理を行うことでＰ−フローティング領域を形成し、トレンチ内部に絶縁物を堆積してエッチングすることで堆積絶縁層を形成し、トレンチの壁面に絶縁体である酸化膜を形成し、堆積絶縁層の上部に導体を堆積することでゲート電極を形成するトレンチゲート型半導体装置の製造方法が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００５−１１６８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の製造方法により製造された半導体装置では、トレンチの壁面に酸化膜を形成する際に、圧縮応力の発生により堆積絶縁層の上面にかけて酸化膜が部分的に薄くなり、ゲート耐圧や信頼性が低下するという問題がある。
【０００４】
本発明はこのような課題を解決するためのものであり、絶縁体の薄膜化によるゲート耐圧や信頼性の低下という不都合を抑制することを、主たる目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明の一態様は、
トレンチ部内にゲート電極を配したトレンチゲート型半導体装置の製造方法であって、
半導体基板内に前記トレンチ部を形成する第一の工程と、
前記トレンチ部の壁面に第１絶縁体を形成する第二の工程と、
前記第１絶縁体の内側における所定の深さまで第２絶縁体を形成すると共に、該所定の深さよりも深い位置まで前記第１絶縁体を除去して窪みを形成する第三の工程と、
前記第三の工程において前記第１絶縁体が除去された部分において、前記第１絶縁体を再形成する第四の工程と、
前記第２絶縁体が形成され前記第１絶縁体が再形成された前記トレンチ部の内部にゲート電極を形成する第五の工程と、を含み、
前記第四の工程において、再形成された前記第１絶縁体の前記ゲート電極の側面と接する部分の厚さは、前記第二の工程で形成された後除去されていない前記第１絶縁体の厚さよりも厚く形成されることを特徴とするトレンチゲート型半導体装置の製造方法である。
【０００６】
この本発明の一態様によれば、熱酸化法等により第１絶縁体を形成する際に圧縮応力を受けることによって第１絶縁体が薄膜化する部分が、第２絶縁体の上面よりも底側に位置することとなり、第２絶縁体とゲート電極の境界面付近においては第１絶縁体が各半導体層とゲート電極との間を埋めるため、ゲート電極と各半導体層との絶縁性が確保され、絶縁体の薄膜化によるゲート耐圧や信頼性の低下という不都合を抑制することができる。
【０００７】
本発明の一態様において、
前記第三の工程は、例えば、前記第１の絶縁体と前記第２の絶縁体のウエットエッチングレートの差を利用して、前記所定の深さよりも深い位置まで前記第１絶縁体を除去する工程を含む。
【０００８】
また、本発明の一態様において、
前記第三の工程において、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において前記第１絶縁体を再形成する際に目標とする前記第１絶縁体の厚さの０．５６倍以下とすることを特徴とするものとすると、好適である。
【０００９】
こうすれば、第２絶縁体とゲート電極の境界付近においては第１絶縁体が各半導体層とゲート電極との隙間を完全に閉塞させるため、ゲート耐圧や信頼性の低下という不都合を更に抑制することができる。
【００１０】
また、本発明の一態様において、
熱酸化により前記第１絶縁体に変化する物質を前記第２絶縁体として選択し、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において前記第１絶縁体を再形成する際に目標とする前記第１絶縁体の厚さの１．１２倍以下とすることを特徴とするものとしてもよい。
【００１１】
こうすれば、第２絶縁体とゲート電極の境界付近においては第１絶縁体が各半導体層とゲート電極との隙間を完全に閉塞させるため、ゲート耐圧や信頼性の低下という不都合を更に抑制することができる。この場合、第２絶縁体が熱酸化して第１絶縁体に変化する分を考慮して、第２絶縁体が熱酸化して第１絶縁体に変化しない場合に比して窪みを大きくするのが適切である。
【００１２】
また、本発明の一態様において、
前記第三の工程において、
前記窪みの入口部における前記トレンチ部の壁面と前記第２絶縁体の間隔を、前記第四の工程において前記第１絶縁体を再形成する際に目標とする前記第１絶縁体の厚さの０．１６倍以上とすることを特徴とするものすると、好適である。
【００１３】
こうすれば、再形成された第１絶縁体が、窪みの入口部付近で薄くなりすぎることを防止することができる。
【発明の効果】
【００１４】
本発明によれば、絶縁体の薄膜化によるゲート耐圧や信頼性の低下という不都合を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００１６】
＜第１実施例＞
以下、本発明の第１実施例に係るトレンチゲート型半導体装置の製造方法について説明する。
【００１７】
［半導体装置について］
まずは、本発明の製造方法により製造される半導体装置１について説明する。図１は、半導体装置１の断面図である。半導体装置１は、例えば、トレンチタイプのゲート部を有するトレンチゲート型の縦型パワーＭＯＳである。
【００１８】
図１に示す如く、半導体装置１は、入出力電極としてソース電極２、ドレイン電極３、及び複数のゲート電極４（図１においては単独のものとして表した）を備える。ソース電極２及びドレイン電極３は、例えばアルミニウムであり、ゲート電極４は、例えばポリシリコンが堆積したものである。
【００１９】
ソース電極２側には、Ｎ＋ソース領域５、及びＰ−ボディ領域６が形成されている。そして、ドレイン電極３に向けてＮ−ドリフト領域７及びＮ＋ドレイン領域８が形成されている。これらの半導体層は、シリコン等の真性半導体に不純物を添加（ドーピング）した不純物半導体として構成される。Ｐ型半導体を構成するための不純物（アクセプタ）は、例えばボロンである。また、Ｎ型半導体を構成するための不純物（ドナー）は、例えば砒素やリンである。
【００２０】
また、半導体装置１は、Ｐ−ボディ領域６を貫通してＮ−ドリフト領域７に達するトレンチ部１０を有している。トレンチ部１０は、半導体基板に所定の間隔・配列で穿たれた溝（紙面奥行き方向に延在する溝）、ないし穴である。トレンチ部１０の壁面には第１絶縁体１１が形成され、トレンチ部の底から所定の深さまでは、第２絶縁体が形成されている。そして、第２絶縁体の上側（ソース電極２側）に、ゲート電極４が配された構成となっている。従って、ゲート電極４は、第１絶縁体１１及び第２絶縁体１２によって各半導体層と電気的に絶縁されている。係る構成においてゲート電極４に電圧が印可されると、Ｐ−ボディ領域６がＮチャネル化し、Ｎ＋ソース領域５とＮ＋ドレイン領域８の間が導通することとなる。図２は、Ｐ−ボディ領域６がＮチャネル化してＮ＋ソース領域５とＮ＋ドレイン領域８の間が導通する様子を示す図である。
【００２１】
更に、トレンチ部１０の先端（ドレイン電極３側）には、Ｎ−ドリフト領域７に囲まれたＰ−フローティング領域９が形成されている。
【００２２】
係る構成により、半導体装置１は、以下の如き特性を有する。まず、ゲート電極４に電圧が印加されていないときには、ソース電極１とドレイン電極２の間の電圧によって、Ｎ−ドリフト領域７内ではＰ−ボディ領域６との間の接合部から空乏層が形成され、接合部付近が電界強度のピークとなる。そして、空乏層がＰ−フローティング領域９に達すると、Ｐ−ボディ領域６との接合部からＰ−フローティング領域９までのＮ−ドリフト領域７が空乏層となり、Ｐ−フローティング領域９がパンチスルー状態となってその電位が固定される。次いで、ソース電極１とドレイン電極２の間の電圧が高くなると、Ｎ−ドリフト領域７内において空乏層がＰ−フローティング領域９の下端部からも形成され、Ｐ−フローティング領域９の下端部も電界強度のピークとなる。これにより、電界のピークが分散され、装置の高耐圧化を図ることができ、ひいてはＮ−ドリフト領域７の不純物濃度を上げて低オン抵抗化を図ることができる。
【００２３】
また、半導体装置１は、トレンチ部１０内に第２絶縁体１２が形成されているため、イオン注入等によって生じるトレンチ部１０の底部の損傷による影響を回避し、素子特性の劣化や信頼性の低下を防止することができる。また、第２絶縁体１２の存在により、ゲート電極４とＰ−フローティング領域９との対面による影響を緩和し、Ｐ−ボディ領域６内のオン抵抗を低減することができる。また，第２絶縁体１２が形成されていない場合に比して、ゲート電極４を小さくすることができるため、ゲートドレイン間容量を小さくすることができ、スイッチングスピードを速くすることができる。
【００２４】
［半導体装置の製造方法について］
以下、本発明の特徴的な製造方法について説明する。まずは、エピタキシャル成長等により、Ｎ＋ドレイン領域上に、Ｎ−ドリフト領域を形成する。そして、イオン注入等によりＰ−ボディ領域を形成する。
【００２５】
次に、所望のパターンを転写したＳｉＯ2−ＣＶＤ膜（３００［ｎｍ］）等のマスク材を用いて、上記各領域が形成されたＳｉ基板表面にトレンチ部を形成する。図３は、トレンチ部を形成する工程を説明するための説明図である。本工程のプロセス条件は、例えば、トレンチ深さ：２．０［μｍ］、トレンチ幅：０．５［μｍ］、トレンチテーパ：８６．５［°］〜８９．０［°］である。なお、本工程が、特許請求の範囲における「第一の工程」に相当する。
【００２６】
次に、トレンチ部の壁面にインプラスルー酸化膜を形成する。図４（Ａ）は、インプラスルー酸化膜を形成する工程を説明するための説明図である。本工程のプロセス条件は、例えば、酸化温度：９００［℃］、ガス種：Ｏ2，又はＨ2ＯをＮ2で希釈したもの、膜厚：２０［ｎｍ］である。そして、トレンチ部１０の底からＮ−ドリフト領域７に不純物を注入し、Ｐ型拡散層を形成する。図４（Ｂ）は、Ｐ型拡散層を形成する工程を説明するための説明図である。本工程のプロセス条件は、例えば、不純物：Ｂ（ボロン）、加速電圧：２０［ＫｅＶ］、ドーズ：１×１０13［／ｃｍ2］である。
【００２７】
そして、インプラスルー酸化膜をウエットエッチングで除去した後に、トレンチ部の壁面に、熱酸化法によってＳｉＯ2膜からなる第１絶縁体を形成する。インプラスルー酸化膜は、Ｂ（ボロン）が混入しており絶縁体として用いるのに適さないため、これを除去した後に改めて第１絶縁体を形成する。図５は、第１絶縁体を形成する工程を説明するための説明図である。本工程のプロセス条件は、例えば、酸化温度：１０００［℃］、ガス種：Ｏ2、膜厚（トレンチ側壁部）：４０［ｎｍ］である。なお、本工程が、特許請求の範囲における「第二の工程」に相当する。
【００２８】
次に、第１絶縁体上に、ＳｉＯ0.8Ｎ0.2膜からなる第２絶縁体を堆積させ、トレンチ部の内部を閉塞させる。図６は、第２絶縁体を堆積させる工程を説明するための説明図である。本工程のプロセス条件は、成膜温度：７００［℃］、ガス種：ＳｉＨ4，Ｎ2Ｏ，ＮＨ3の混合をＮ2で２０％まで希釈したもの、膜厚：６００［ｎｍ］である。
【００２９】
そして、所望の深さまで、反応性イオンエッチング（RIE  ;  Reactive  Ion  Etching）によって第１絶縁体及び第２絶縁体をエッチバックする。図７は、第１絶縁体及び第２絶縁体をエッチバックする工程を説明するための説明図である。本工程のプロセス条件は、ガス種：Ｃ4Ｆ8＋Ｏ2，又はＣＦ4＋Ｏ2、第２絶縁体残り（第１絶縁体の底部から第２絶縁体の上面までの長さをいい、第２絶縁体の上面の位置が特許請求の範囲における「所定の深さ」に相当する）：１．０［μｍ］である。
【００３０】
続いて、第１絶縁体と第２絶縁体のウエットエッチングレートの差を利用して、ウエットエッチング法により第１絶縁体を選択的に除去する。係る手法により第１絶縁体を除去するためには、第１絶縁体が第２絶縁体に比してウエットエッチングレートが大きい物質であることを要する。本実施例で例示したＳｉＯ2とＳｉＯ0.8Ｎ0.2の関係では、ＳｉＯ2のウエットエッチングレートがＳｉＯ0.8Ｎ0.2の３０分の１であるため、ＳｉＯ2が選択的に除去される。図８は、第１絶縁体を選択的に除去する工程を説明するための説明図である。この際に、トレンチ部の壁面と第２絶縁体とで挟まれた窪みが生じることとなる。
【００３１】
次に、犠牲酸化膜を形成した後に、ウエットエッチング法によりこれを除去する。図９は、係る工程を説明するための説明図である。本工程は、反応性イオンエッチングを行なうことにより、荒れた状態（第１絶縁体の再形成に不適切な状態）となっているトレンチ部の壁面を整えると共に、上記窪みを所望の大きさに調整することを目的としている。犠牲酸化膜を形成する工程のプロセス条件は、例えば、酸化温度：１０００［℃］、ガス種：Ｏ2、膜厚：５０［ｎｍ］である。また、この時点におけるトレンチ部の壁面は、最初に形成されたトレンチ部の壁面に比して、表面側（ソース電極側）に向けて若干広がった形状となる。窪みの適切な大きさ等に関する考慮については、後述する。
【００３２】
なお、第２絶縁体を堆積させる工程から犠牲酸化膜を形成して除去する工程までが、特許請求における「第三の工程」に相当する。
【００３３】
こうして適切な大きさの窪みが形成されると、第１絶縁体が除去された部分において熱酸化法により第１絶縁体を再形成する。図１０は、第１絶縁体を再形成する工程を説明するための説明図である。第１絶縁体を再形成する工程のプロセス条件は、例えば、酸化温度：１０００［℃］、ガス種：Ｏ2、膜厚：８０［ｎｍ］である。なお、本工程が、特許請求の範囲における「第四の工程」に相当する。
【００３４】
そして、トレンチ部の内部にゲート電極としてＰドープＰｏｌｙシリコン膜等を埋め込み、Ｎ＋ソース領域を形成し、アルミニウム配線等を行なって、主な工程が終了することとなる。
【００３５】
ここで、半導体装置１の如きトレンチゲート型の半導体装置を、通常考え得る製造方法により製造した場合に生じる問題について述べる。通常考え得る製造方法とは、トレンチ部を形成し、Ｐ型拡散層を形成し、第１絶縁体を形成し、第２絶縁体を堆積させ、所望の深さまで第２絶縁体をエッチバックし、第１絶縁体を再形成するものである。また、必要に応じて犠牲酸化膜が形成及び除去される。従って、上記説明した本発明の製造方法から、第１絶縁体を選択的に除去する工程を省いたものが、通常考え得る製造方法となる。
【００３６】
この場合、第１絶縁体を再形成する際に、底側（ドレイン電極側）から圧縮応力を受けることによって、第２絶縁体とゲート電極の境界面の直ぐ上側（ソース電極側）において、第１絶縁体が薄くなる（図１１参照）。係る現象は、熱酸化法により第１絶縁体を再形成する際に、第１絶縁体及び第２絶縁体の表面がトレンチ部の側壁に対して垂直であるため、形成された熱酸化膜が底側（ドレイン電極側）から圧縮応力を受け、成長速度が低下することに起因する。従って、第１絶縁体が局所的に薄膜化し、ゲート耐圧や信頼性の低下という不都合を生じる場合がある。
【００３７】
この点、本実施例の製造方法を用いて製造された半導体装置１は、底側（ドレイン電極側）から圧縮応力を受けることによって第１絶縁体が薄膜化する部分が、第２絶縁体の上面よりも底側（ドレイン電極側）に位置することとなり、第２絶縁体とゲート電極の境界面付近においては第１絶縁体が各半導体層とゲート電極との間を埋めているため、ゲート電極と各半導体層との絶縁性が確保され、ゲート耐圧や信頼性の低下という不都合を抑制している。図１２は、図１０の一部を拡大した図であり、本実施例の製造方法により製造された半導体装置１がゲート耐圧や信頼性の低下という不都合を抑制している様子を示す図である。
【００３８】
係る効果を十分なものにするために、犠牲酸化膜が除去された後の窪みの入口部（＝第２絶縁体とゲート電極の境界面付近である）におけるトレンチ部の壁面と第２絶縁体の間隔ｄ１は、その後に第１絶縁体が再形成される際に目標とする膜厚ｄｏｘに対して次式（１）の関係を満たすように形成することが好ましい。なお、間隔ｄ１は、最初に第１絶縁体を形成した際の膜厚、ウエットエッチング法により第１絶縁体を選択的に除去する際の温度や反応時間（これにより第２絶縁体が内側に若干量、削られるため）、犠牲酸化膜を形成して除去する際の温度や反応時間等によって決定される。従って、次式（１）を満たすように、これらの要素を予め決定しておく必要がある。
【００３９】
０．１６ｄｏｘ≦ｄ1≦０．５６ｄｏｘ    …（１）
【００４０】
図１３（Ａ）は、犠牲酸化膜が除去された時点における、窪み付近の状態を拡大して示す図である。この状態で熱酸化を行なうと、図１３（Ｂ）の如く、元々のトレンチ部壁面であるＳｉが酸化されて、内側と外側の双方にＳｉＯ2が成長することとなる。その成長比は、凡そ、内側：外側＝０．５６：０．４４となることが判っている。
【００４１】
従って、第１絶縁体が最終的に形成される際の目標膜厚であるｄｏｘに対してｄ１が０．５６倍を超えると、トレンチ部の壁面から第２絶縁体に向かって成長するＳｉＯ2が第２絶縁体に到達できないこととなり、窪みの入口部において第１絶縁体と第２絶縁体の隙間が生じてしまう（図１４（Ａ）参照）。よって、ｄ1≦０．５６ｄｏｘが好ましいのである。
【００４２】
一方、余りｄ１が小さいと、窪みの入口部において第１絶縁体と第２絶縁体の隙間は生じないが、当該部分における第１絶縁体の厚みが不十分となってしまう（図１４（Ｂ）参照）。よって、ｄ１について、ある程度の下限値が必要となる。そこで、前述した通常考え得る製造方法によって半導体装置を製造した場合に第２絶縁体とゲート電極の境界面において第１絶縁体が約６０％まで薄膜化することに鑑み、これに比して第２絶縁体とゲート電極の境界面における絶縁性が向上することを担保するためには、第２絶縁体とゲート電極の境界面における第１絶縁体の厚さが目標膜厚ｄｏｘの６０％以上であることが必要である。第２絶縁体とゲート電極の境界面における第１絶縁体の厚さは０．４４×ｄｏｘ＋ｄ１である。これらに基づき式を整理すると、０．１６ｄｏｘ≦ｄ1となり、上式（１）の左側部分が導出される。なお、ｄ１の下限については、０．１６ｄｏｘ≦ｄ1の条件を設定せず、例えば（所定値）≦ｄ１等と定めてもよい。
【００４３】
以上のように隙間ｄ１を形成することにより、第２絶縁体とゲート電極の境界付近において、第１絶縁体がトレンチ部壁面と第２絶縁体との隙間を完全に閉塞させると共に、十分な厚みを有することとなるため、ゲート耐圧や信頼性の低下という不都合を更に抑制することができる。
【００４４】
本実施例の半導体装置の製造方法によれば、ゲート耐圧や信頼性の低下という不都合を抑制することができる。
【００４５】
＜第２実施例＞
以下、本発明の第１実施例に係るトレンチゲート型半導体装置の製造方法について説明する。本実施例によって製造される半導体装置は、第１実施例により製造される半導体装置１と同様であるため、各構成要素について同様の符号を付し、詳細な説明を省略する。また、エピタキシャル成長やイオン注入等によりＮ＋ドレイン領域、Ｎ−ドリフト領域、Ｐ−ボディ領域を形成する工程についても第１実施例と同様である。
【００４６】
続いて、第１実施例と同様に、所望のパターンを転写したマスク材を用いてトレンチ部を形成する（図３参照）。特許請求の範囲における「第一の工程」に相当するものである。
【００４７】
次に、第１実施例と同様に、トレンチ部の壁面にインプラスルー酸化膜を形成し、トレンチ部の底からＮ−ドリフト領域７に不純物を注入し、Ｐ型拡散層を形成する（図４参照）。なお、インプラスルー酸化膜形成する際の酸化温度は、８００［℃］〜１０００［℃］であってよい。
【００４８】
そして、第１実施例と同様に、インプラスルー酸化膜をウエットエッチングで除去した後に、トレンチ部の壁面に、ＳｉＯ2膜からなる第１絶縁体を形成する（図５参照）。特許請求の範囲における「第二の工程」に相当するものである。
【００４９】
次に、第１絶縁体上に、高抵抗Ｐｏｌｙシリコン膜（ＳＩＰＯＳ膜）からなる第２絶縁体を堆積させ、トレンチ部の内部を閉塞させる。図１５は、第２絶縁体を堆積させる工程を説明するための説明図である。本工程のプロセス条件は、成膜温度：６５０［℃］、ガス種：ＳｉＨ4とＮ2Ｏの１：１混合、膜厚：６００［ｎｍ］である。
【００５０】
そして、所望の深さまで、反応性イオンエッチング（RIE）によって第２絶縁体をエッチバックする。図１６は、第２絶縁体をエッチバックする工程を説明するための説明図である。本工程のプロセス条件は、ガス種：Ｃｌ2／ＨＢｒ、第２絶縁体残り（第１実施例と同義）：１．０［μｍ］である。
【００５１】
続いて、ウエットエッチング法により第１絶縁体を選択的に除去する。図１７は、第１絶縁体を選択的に除去する工程を説明するための説明図である。本工程は、例えば、バッファードフッ酸を用い、熱酸化膜６０［ｎｍ］相当のエッチング量で行なう。
【００５２】
次に、犠牲酸化膜を形成した後に、ウエットエッチング法によりこれを除去する。図１８は、係る工程を説明するための説明図である。犠牲酸化膜を形成する工程のプロセス条件は、例えば、酸化温度：１０００［℃］、ガス種：Ｏ2、膜厚：４０［ｎｍ］である。
【００５３】
なお、第２絶縁体を堆積させる工程から犠牲酸化膜を形成して除去する工程までが、特許請求における「第三の工程」に相当する。
【００５４】
こうして適切な大きさの窪みが形成されると、第１絶縁体が除去された部分において熱酸化法により第１絶縁体を再形成する。図１９は、第１絶縁体を再形成する工程を説明するための説明図である。本工程のプロセス条件は、例えば、酸化温度：１０５０［℃］、ガス種：Ｏ2、膜厚：７５［ｎｍ］である。特許請求の範囲における「第四の工程」に相当するものである。図２０は、第１絶縁体が再形成された状態を拡大して表したものである。図示する如く、本実施例で第２絶縁体として用いた高抵抗Ｐｏｌｙシリコン膜は、熱酸化により第１絶縁体に変化する物質であるため、トレンチ部壁面と第２絶縁体の双方からＳｉＯ2が成長して窪みを埋めることとなる。
【００５５】
そして、トレンチ部の内部にゲート電極としてＰドープＰｏｌｙシリコン膜を埋め込んで、Ｎ＋ソース領域を形成し、主な工程を終了する。図１９は、ＰドープＰｏｌｙシリコン膜を埋め込む工程を説明するための説明図である。本工程のプロセス条件は、例えば、成膜温度：６２０［℃］、ガス種：１００％ＳｉＨ4／４％ＰＨ3、膜厚：５００［ｎｍ］である。
【００５６】
この点、本実施例の製造方法を用いて製造された半導体装置も、第１実施例の製造方法を用いて製造された半導体装置１と同様、第２絶縁体とゲート電極の境界付近においては第１絶縁体が各半導体層とゲート電極との間を埋めているため、ゲート耐圧や信頼性の低下という不都合を抑制している（図２０参照）。
【００５７】
なお、前述した如く本実施例ではトレンチ部壁面と第２絶縁体の双方からＳｉＯ2が成長するため、上式（１）に代えて、次式（２）を条件として設定する。
【００５８】
０．１６ｄｏｘ≦ｄ1≦１．１２ｄｏｘ    …（２）
【００５９】
以上のように隙間ｄ１を形成することにより、第２絶縁体とゲート電極の境界付近において、第１絶縁体がトレンチ部壁面と第２絶縁体との隙間を完全に閉塞させると共に、十分な厚みを有することとなるため、ゲート耐圧や信頼性の低下という不都合を更に抑制することができる。
【００６０】
本実施例の半導体装置の製造方法によれば、ゲート耐圧や信頼性の低下という不都合を抑制することができる。
【００６１】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００６２】
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
【図面の簡単な説明】
【００６３】
【図１】半導体装置１の断面図である。
【図２】Ｐ−ボディ領域６がＮチャネル化してＮ＋ソース領域５とＮ＋ドレイン領域８の間が導通する様子を示す図である。
【図３】トレンチ部を形成する工程を説明するための説明図である。
【図４】インプラスルー酸化膜を形成し、Ｐ型拡散層を形成する工程を説明するための説明図である。
【図５】第１絶縁体を形成する工程を説明するための説明図である。
【図６】第２絶縁体を堆積させる工程を説明するための説明図である。
【図７】第１絶縁体及び第２絶縁体をエッチバックする工程を説明するための説明図である。
【図８】第１絶縁体を選択的に除去する工程を説明するための説明図である。
【図９】犠牲酸化膜を形成した後に、ウエットエッチング法によりこれを除去する工程を説明するための説明図である。
【図１０】第１絶縁体を再形成する工程を説明するための説明図である。
【図１１】第１絶縁体が局所的に薄膜化し、ゲート耐圧や信頼性の低下という不都合を生じる様子を説明するための説明図である。
【図１２】本実施例の製造方法により製造された半導体装置１がゲート耐圧や信頼性の低下という不都合を抑制している様子を示す図である。
【図１３】犠牲酸化膜が除去された時点から熱酸化が行なわれてＳｉＯ2が成長する様子を示す図である。
【図１４】間隔ｄ１を適切に決定するために考慮すべき問題を説明するための説明図である。
【図１５】第２絶縁体を堆積させる工程を説明するための説明図である。
【図１６】第２絶縁体をエッチバックする工程を説明するための説明図である。
【図１７】第１絶縁体を選択的に除去する工程を説明するための説明図である。
【図１８】犠牲酸化膜を形成した後に、ウエットエッチング法によりこれを除去する工程を説明するための説明図である。
【図１９】第１絶縁体を再形成する工程を説明するための説明図である。
【図２０】第１絶縁体が再形成された状態を拡大して表したものである。
【図２１】ＰドープＰｏｌｙシリコン膜を埋め込む工程を説明するための説明図である。
【符号の説明】
【００６４】
１  半導体装置
２  電極
３  ドレイン電極
４  ゲート電極
５  Ｎ＋ソース領域
６  Ｐ−ボディ領域
７  Ｎ−ドリフト領域
８  Ｎ＋ドレイン領域
９  Ｐ−フローティング領域
１０  トレンチ部
１１  第１絶縁体
１２  第２絶縁体
【図１】
0005266738.tif 000002
【図２】
0005266738.tif 000003
【図３】
0005266738.tif 000004
【図４】
0005266738.tif 000005
【図５】
0005266738.tif 000006
【図６】
0005266738.tif 000007
【図７】
0005266738.tif 000008
【図８】
0005266738.tif 000009
【図９】
0005266738.tif 000010
【図１０】
0005266738.tif 000011
【図１１】
0005266738.tif 000012
【図１２】
0005266738.tif 000013
【図１３】
0005266738.tif 000014
【図１４】
0005266738.tif 000015
【図１５】
0005266738.tif 000016
【図１６】
0005266738.tif 000017
【図１７】
0005266738.tif 000018
【図１８】
0005266738.tif 000019
【図１９】
0005266738.tif 000020
【図２０】
0005266738.tif 000021
【図２１】
0005266738.tif 000022