(57)【特許請求の範囲】
【請求項１】
検体による光学的情報を取得する光計測機能と、前記検体に直接接触して又は容量結合を介して該検体による電気的情報を取得する電気計測機能と、を同一半導体基体上に搭載したイメージセンサであって、該イメージセンサは前記半導体基体上に設けられた複数の画素セルを備え、各画素セルは、
a)前記半導体基体の表層に設けられた光計測機能のための光電変換部と、
b)前記半導体基体の表層を被覆するように設けられ、少なくとも最上層が導電体層であって前記光電変換部への光の導入のための非遮光領域を有する複数層の遮光層と、
c)前記遮光層の最上層の導電体層を利用して形成された電気計測機能のための計測電極と、
d)前記半導体基体の表層であって、前記非遮光領域を除く前記複数層の遮光層の下に位置するように設けられた、前記光電変換部で得られた信号を読み出すための回路部と、
を備えることを特徴とするイメージセンサ。
【請求項２】
前記遮光層の表層には保護膜層が形成され、前記計測電極上で前記保護膜層には開口部が設けられていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記計測電極は保護膜層で被覆され、該保護膜層上に載置される検体と該保護膜層を挟んで容量結合することで前記計測電極に電気信号が発生するものであることを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記半導体基体上に前記複数の画素セルがｎ行ｍ列の二次元状に多数配置され、前記各画素セルはさらに、前記光電変換部で得られた電気信号を選択的に読み出すための第１読み出し回路と、前記計測電極で得られた電気信号を読み出すための第２読み出し回路と、を含むことを特徴とする請求項１〜３のいずれかに記載のイメージセンサ。
【請求項５】
各画素セルにおいて前記第１読み出し回路と前記第２読み出し回路とは独立して設けられ、列内に配置される複数の画素セルに共通の信号読み出し線は光計測用と電気計測用とで独立していることを特徴とする請求項４に記載のイメージセンサ。
【請求項６】
各画素セルにおいて前記第１読み出し回路と前記第２読み出し回路との少なくとも一部は共用化され、列内に配置される複数の画素セルに共通の信号読み出し線は光計測用と電気計測用とで共用されることを特徴とする請求項４に記載のイメージセンサ。
【請求項７】
各画素セル内に前記光電変換部であるフォトダイオードをリセットするためのトランジスタ素子を有し、該トランジスタ素子を用いて同一画素セル内の前記計測電極をリセット可能としたことを特徴とする請求項４に記載のイメージセンサ。
【請求項８】
前記複数の画素セルはｎ行ｍ列の二次元状に配列され、前記計測電極は容量結合を介して検体による電気信号を取得するものであって、
前記各計測電極毎に設けられ、該計測電極で得られた電気信号を読み出すためのＭＯＳトランジスタ回路と、
前記各計測電極毎に設けられ、該計測電極の蓄積電位をリセットするためのＭＯＳトランジスタ回路と、をさらに備えることを特徴とする請求項１に記載のイメージセンサ。
【請求項９】
前記複数の画素セルはｎ行ｍ列の二次元状に配列され、前記計測電極は検体に直接接触して該検体による電気信号を取得するものであって、
前記各計測電極毎に設けられ、該計測電極で得られた電気信号を読み出すための読み出し用ＭＯＳトランジスタ回路と、
前記各計測電極毎に設けられ、該計測電極を介して前記検体に電流を供給するための電流注入用ＭＯＳトランジスタ回路と、
列内に配置される複数の計測電極に対応した前記電流注入用ＭＯＳトランジスタ回路に共通に接続され、且つ列毎に独立して設けられた電流供給線、及び電流供給回路と、
をさらに備えることを特徴とする請求項１に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検体（測定対象物）に由来する光学的情報や電気的情報を検出してその測定対象試料に関連した二次元画像を再現するためのイメージセンサに関し、特に、主として生化学、分子生物学、臨床医学等の分野において、ＤＮＡ、ｍＲＮＡ、タンパク質、ペプチド、糖類などの各種生体組織の測定・観察を行うために好適なイメージセンサに関する。
【背景技術】
【０００２】
近年、生化学、分子生物学、臨床医学等の分野において、生物の遺伝子情報の利用が進んでおり、それに伴いＤＮＡの構造解析の技術は急速に進歩している。従来より、ＤＮＡ構造を解明するためにＤＮＡマイクロアレイ（ＤＮＡチップともいう）が用いられている。ＤＮＡマイクロアレイでは、スライドガラス等の基板上に複数種類の既知の塩基配列を有するＤＮＡプローブが固定されており、この基板上に検体であるサンプルＤＮＡを流すと、ハイブリダイゼーションによりサンプルＤＮＡは対応する特定のＤＮＡプローブと相補的に結合して基板上に固定される。したがって、サンプルＤＮＡが結合したＤＮＡプローブを特定することによりサンプルＤＮＡの塩基配列に関する情報を得ることができる。【０００３】
サンプルＤＮＡが結合したＤＮＡプローブを特定する方法として、大別して、光学計測によるものと電気計測によるものとがある。前者の方法では、予め蛍光標識を施したサンプルＤＮＡをマイクロアレイ基板上に流し、ＤＮＡプローブと相補結合させる。その状態で、所定波長の励起光をマイクロアレイに照射するとサンプルＤＮＡと結合したＤＮＡプローブのみが蛍光発光する。したがって、この蛍光強度を光検出器により検出し、いずれのＤＮＡプローブが発光しているのかを調べることでサンプルＤＮＡの塩基配列に関する情報を得ることができる。一般的には、例えば近接場顕微鏡などの微弱な蛍光を検出可能な装置を用いる必要があるが、ＤＮＡマイクロアレイと二次元検出器とを一体化した装置も提案されている（例えば特許文献１、２など参照）。【０００４】
一方、電気計測においてもＤＮＡマイクロアレイと検出用のセンサとを一体化する試みがなされており、計測対象のスポットに直接接触する電極によりハイブリダイゼーションに伴う電気化学特性の変化を検出する方法と、絶縁膜等を挟んで計測対象のスポットと容量結合する電極によりスポットの静電的特性の変化を検出する方法とが提案されている。【０００５】
上記のようなＤＮＡマイクロアレイを用いたＤＮＡ構造解析において、光学計測による検出と電気計測による検出とを並行的に進めることが可能であれば、それぞれの検出漏れや不確定性を補って解析精度の大幅な向上が望める。しかしながら、従来、こうした解析を実現可能なセンサは存在しなかった。【０００６】
また上記のようなＤＮＡマイクロアレイに限らず、生体組織等の生体試料の観察や測定を行う上で、光学計測と電気計測とを並行して実行することは非常に有効である。こうした観点から、本願出願人は、生体試料についての光学計測と電気計測とを同時に行えるようにしたイメージセンサを特許文献３において提案している。この文献に記載のイメージセンサによれば、二次元状に配列された光電変換部の一部で、画素に代えて保護膜から上方に突出する電極を設けており、この電極を保護膜上に載置された試料に接触させるようにして試料の電気信号を取り出すとともに光電変換部で試料から発せられた蛍光などを検出することが可能となっている。【０００７】
しかしながら、上記構成では、電気計測はあくまで補助的なものであることを想定しているため、電気計測による二次元画像の空間分解能を上げるために電極の数を増加しようとすると光電変換部の数を減らさなければならず、光学計測による二次元画像の空間分解能が低下する。即ち、両方の二次元画像の空間分解能をともに高くすることはできず、必ずしも相補的に利用できるような結果を得ることは難しいという問題がある。【０００８】
【特許文献１】特開２００２−２０２３０３号公報
【特許文献２】特開２００６−４９９１号公報
【特許文献３】特開２００５−２２７１５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記課題に鑑みて成されたものであり、その第１の目的とするところは、同一の試料に対し蛍光等の光学計測による高分解能の二次元画像の取得と電気計測による高分解能の二次元画像の取得とを同時並行的に或いは時分割で以て行うことができるイメージセンサを提供することにある。【００１０】
また上記のようなイメージセンサを実現するためには電気計測を行うための計測電極をＬＳＩ技術により実現することが必要であるが、容量結合型の構成では、ＬＳＩ製造プロセスの過程で発生する残留電荷が蓄積し、これがバックグラウンドノイズとなる可能性がある。【００１１】
本発明の第２の目的とするところは、こうした残留電荷を容易に除去することができ、バックグラウンドノイズを抑制することができるイメージセンサを提供することにある。【００１２】
さらにまた、本発明の第３の目的とするところは、ＬＳＩ技術を利用することで従来の電気計測では困難であった高機能な計測を可能とするイメージセンサを提供することにある。
【課題を解決するための手段】
【００１３】
上記第１の目的を達成するために成された第１発明は、検体による光学的情報を取得する光計測機能と、前記検体に直接接触して又は容量結合を介して該検体による電気的情報を取得する電気計測機能と、を同一半導体基体上に搭載したイメージセンサであって、該イメージセンサは前記半導体基体上に設けられた複数の画素セルを有し、各画素セルは、
a)前記半導体基体の表層に設けられた光計測機能のための光電変換部と、
b)前記半導体基体の表層を被覆するように設けられ、少なくとも最上層が導電体層であって前記光電変換部への光の導入のための非遮光領域を有する複数層の遮光層と、
c)前記遮光層の最上層の導電体層を利用して形成された電気計測機能のための計測電極と、
d)前記半導体基体の表層であって、前記非遮光領域を除く前記複数層の遮光層の下に位置するように設けられた、前記光電変換部で得られた信号を読み出すための回路部と、
を備えることを特徴としている。
【００１４】
ここで導電体層は典型的には金属層であるが、金属以外の導電性物質から成る層でもよい。【００１５】
上記第１発明に係るイメージセンサの一態様として、前記半導体基体上に前記複数の画素セルがｎ行ｍ列の二次元状に多数配置され、前記各画素セルはさらに、前記光電変換部で得られた電気信号を選択的に読み出すための第１読み出し回路と、前記計測電極で得られた電気信号を読み出すための第２読み出し回路と、を含む構成とすることが好ましい。ここで光電変換部は典型的にはフォトダイオードである。
【００１６】
一般的なＣＭＯＳイメージセンサ等のＬＳＩ回路では２層以上の多層配線が利用されるから、前記遮光層としてこの多層配線のために半導体基体上に積層される金属配線層を用いることができる。また、金属配線層以外に、ＭＯＳトランジスタのゲート電極やコンデンサを形成するために用いられる多結晶シリコン層などを含んでもよいが、少なくとも遮光層の最上層は金属等の導電体層である。【００１７】
基本的に、遮光層は光電変換部以外の、例えば読み出し回路等を構成するＭＯＳトランジスタなどに、光が入射することにより不要な電荷が発生することを防止するためのものであり、上述したような多層配線のパターンを適宜に設計することにより遮光領域と非遮光領域が設定される。第１発明に係るイメージセンサでは、この遮光層の中で最上層の導電体層を例えば画素セル毎に区画することで分離し、これを計測電極として利用する。但し、画素セル毎に分離するために導電体層が除去された部分は遮光のために機能しなくなるから、その部分について下層の金属配線層等のパターンで遮光が行われるように配慮することが望ましい。
【発明の効果】
【００１８】
第１発明に係るイメージセンサによれば、各画素毎にそれぞれ光電変換部とともに計測電極を配置することができるため、光電変換部による電気信号に基づく光学的現象を捉えた二次元画像と計測電極による電気信号に基づく電気的現象を捉えた二次元画像とをともに高い空間分解能とすることができる。また、両二次元画像を同時並行的に又は時分割で取得することができる。これにより、例えば光学的情報と電気的情報とを適宜組み合わせて又は補い合うようにして測定対象物の観察・測定精度を大幅に向上させることができる。【００１９】
上記第１発明に係るイメージセンサでは、遮光層の表層に保護膜層を設ける構成とすることにより計測電極の形態として２つのいずれかを選択することができる。即ち、遮光層の表層には保護膜層が形成されるが、計測電極上で保護膜層に開口部を設けることで計測電極が露出するようにすれば、検体に計測電極を接触させて直接的に電気信号を計測することができる。また、絶縁体である保護膜層で計測電極を被覆して計測電極が露出しないようにした構成では、保護膜層上に載置される検体と該保護膜層を挟んで容量結合することで該計測電極に発生する電気信号を計測することができる。【００２０】
即ち、計測電極上を被覆する保護膜層を除去するかどうかにより、同じ電気計測でも直接計測と容量結合計測とを選択することが可能となる。もちろん、一個のイメージセンサにおいて、複数の画素セルの中の所定個数を直接計測型にし、他を容量結合計測型にするように両者を混在させることも可能である。【００２１】
また、第１発明に係るイメージセンサでは、各画素セルにおいて光学計測用の第１読み出し回路と電気的計測用の第２読み出し回路とが独立して設けられ、列内に配置される複数の画素セルに共通の信号読み出し線を光計測用と電気計測用とで独立して設ける構成とすることにより、光学計測と電気計測とを同時に行うことができる。【００２２】
一方、各画素セルにおいて第１読み出し回路と第２読み出し回路との少なくとも一部を共用化し、列内に配置される複数の画素セルに共通の信号読み出し線は光計測用と電気計測用とで共用する構成とすることにより、完全な同時計測はできないものの、各画素セルのサイズを縮小化して画素セルの密度を高めることができる。【００２３】
上記第２の目的を達成するために成された第２発明は、第１発明に係るイメージセンサにおいて、
前記複数の画素セルはｎ行ｍ列の二次元状に配列され、前記計測電極は容量結合を介して検体による電気信号を取得するものであって、
前記各計測電極毎に設けられ、該計測電極で得られた電気信号を読み出すためのＭＯＳトランジスタ回路と、
各計測電極毎に設けられ、該計測電極の蓄積電位をリセットするためのＭＯＳトランジスタ回路と、
をさらに備えることを特徴としている。
【００２４】
第２発明に係るイメージセンサによれば、リセット用のＭＯＳトランジスタ回路を通して各計測電極を所定電位にリセットすることができるので、ＬＳＩ製造プロセスの過程等で計測電極付近の接合部などに蓄積される電荷を簡単に除去することができる。これにより、残留電荷によるバックグラウンドノイズを軽減して、取得される二次元画像の精度を向上させることができる。【００２５】
また、光電変換部による電気信号に基づく光学的現象を捉えた二次元画像と計測電極による電気信号に基づく電気的現象を捉えた二次元画像とをともに高い空間分解能とし、しかも後者の二次元画像の精度を向上させることができる。
【００２６】
上記第３の目的を達成するために成された第３発明は、第１発明に係るイメージセンサにおいて、
前記複数の画素セルはｎ行ｍ列の二次元状に配列され、前記計測電極は検体に直接接触して該検体による電気信号を取得するものであって、
前記各計測電極毎に設けられ、該計測電極で得られた電気信号を読み出すための読み出し用ＭＯＳトランジスタ回路と、
前記各計測電極毎に設けられ、該計測電極を介して前記検体に電流を供給するための電流注入用ＭＯＳトランジスタ回路と、
列内に配置される複数の計測電極に対応した前記電流注入用ＭＯＳトランジスタ回路に共通に接続され、且つ列毎に独立した設けられた電流供給線、及び電流供給回路と、
をさらに備えることを特徴としている。
【００２７】
第３発明に係るイメージセンサによれば、例えば電流注入用ＭＯＳトランジスタ回路を介して検体に所定の電流を流したりその電流値を制御したりしながら読み出し用ＭＯＳトランジスタ回路を介して検体の局所的な電位変化を計測することができる。また、所定の電圧を検体に印加しながら検体に局所的に流れる電流を計測することもできる。このように、電流と電圧のいずれか一方を制御量、他方を計測量として多様な計測が可能となる。【００２８】
また、光電変換部による電気信号に基づく光学的現象を捉えた二次元画像と計測電極による電気信号に基づく電気的現象を捉えた二次元画像とをともに高い空間分解能とし、しかも計測電極を用いた計測において、電流と電圧のいずれか一方を制御量、他方を計測量として多様な計測が行える。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例（第１実施例）によるイメージセンサの全体構成を示すブロック図。
【図２】第１実施例のイメージセンサにおける１個の画素セルの回路構成図。
【図３】第１実施例のイメージセンサにおける画素レイアウトの平面図。
【図４】第１実施例のイメージセンサにおける１個の画素セルの概略縦断面図。
【図５】第１実施例のイメージセンサにおけるカラム回路の構成図。
【図６】本発明の他の実施例（第２実施例）によるイメージセンサにおける１個の画素セルの概略縦断面図。
【図７】本発明の他の実施例（第３実施例）によるイメージセンサにおける１個の画素セルの回路構成図。
【図８】本発明の他の実施例（第４実施例）によるイメージセンサにおける１個の画素セルの回路構成図。
【符号の説明】
【００３０】
１…イメージセル部
２…行スキャナ
３…カラム回路部
４…出力回路部
５…列スキャナ
６…タイミング制御回路
７…出力端子
１０…画素セル
１０ａ…光計測部
１０ｂ…電気計測部
１１…フォトダイオード
１２、１３、１４、１６、１７、１８、４０、４１、４２、４３、５０、５１…ＭＯＳトランジスタ
１５…計測電極
２０…光計測リセット信号線
２１…電気計測リセット信号線
２２…電圧信号線
２３…行選択信号線
２４…列リセット信号線
２５…光計測出力信号線
２６…電気計測出力信号線
２７…光計測選択信号線
２８…電気計測選択信号線
３０…Ｓｉ基板
３１…回路部
３２、３２１〜３２４…金属配線層
３３…絶縁層間膜
３４…保護膜層
３５…開口部
３６…窓開口
４３…スイッチ部
４４…Ｉ／Ｖ変換用アンプ
４５…スイッチ部
４６…抵抗部
【発明を実施するための最良の形態】
【００３１】
［第１実施例］
本発明に係るイメージセンサの一実施例（第１実施例という）について図面を参照して説明する。図１は本実施例によるイメージセンサの全体構成を示すブロック図、図２は１個の画素セルの回路構成図、図３は画素レイアウトの平面図、図４は１個の画素セルの概略縦断面図、図５は各列に設けられるカラム回路の構成図である。【００３２】
図１に示すように、本実施例によるイメージセンサは、ｎ行×ｍ列の二次元アレイ状に画素セル１０が配置されたイメージセル部１と、イメージセル部１内の各行のｍ個の画素セル１０毎に各種制御信号を設定する行スキャナ２と、イメージセル部１内の各列に対応して設けられたカラム回路部３とカラム回路部３で得られた各列毎の信号をパラレル−シリアル変換して出力するための出力回路部４と、イメージセル部１内の各列のｎ個の画素セル１０毎に各種制御信号を設定する列スキャナ５と、各部に所定の制御信号を供給するタイミング制御回路６と、を備える。各画素セル１０は、測定対象物からの光学的情報を取り込むための光計測部１０ａと電気的情報を取り込むための電気計測部１０ｂとを備える。【００３３】
この第１実施例のイメージセンサでは、図２に示すように、１個の画素セル１０において光計測部１０ａと電気計測部１０ｂとは独立して設けられている。光計測部１０ａは１個のフォトダイオード１１と３個のＭＯＳトランジスタ１２、１３、１４とから成り、電気計測部１０ｂは１個の計測電極１５と３個のＭＯＳトランジスタ１６、１７、１８とから成る。光計測部１０ａと電気計測部１０ｂとは、フォトダイオード１１と計測電極１５とが入れ替わっているだけで他は同じ構造となっている。【００３４】
光計測部１０ａにおいて、フォトダイオード１１はアノード端子が接地され、カソード端子はリセット用の第１ＭＯＳトランジスタ１２のソース端子とソースホロアアンプとして機能する第２ＭＯＳトランジスタ１３のゲート端子とに接続されている。第１ＭＯＳトランジスタ１２のゲート端子及びドレイン端子はそれぞれ光計測リセット信号線２０及び列リセット信号線２４に接続され、第２ＭＯＳトランジスタ１３のドレイン端子は電圧信号線２２に接続され、そのソース端子は出力選択用スイッチである第３ＭＯＳトランジスタ１４を介して光計測出力信号線２５に接続されている。この第３ＭＯＳトランジスタ１４のゲート端子は行選択信号線２３に接続されている。
【００３５】
一方、電気計測部１０ｂにおいて、計測電極１５は第４ＭＯＳトランジスタ１６のソース端子とソースホロアアンプとして機能する第５ＭＯＳトランジスタ１７のゲート端子とに接続されている。第４ＭＯＳトランジスタ１６のゲート端子及びドレイン端子はそれぞれ電気計測リセット信号線２１及び列リセット信号線２４に接続され、第５ＭＯＳトランジスタ１７のドレイン端子は電圧信号線２２に接続され、そのソース端子は出力選択用スイッチである第６ＭＯＳトランジスタ１８を介して電気計測出力信号線２６に接続されている。この第６ＭＯＳトランジスタ１８のゲート端子は行選択信号線２３に接続されている。【００３６】
光計測リセット信号線２０、電気計測リセット信号線２１、及び行選択信号線２３はイメージセル部１内で同一行に属するｍ個の画素セル１０に共通であり、一方、列リセット信号線２４、光計測出力信号線２５及び電気計測出力信号線２６はイメージセル部１内で同一列に属するｎ個の画素セル１０に共通である。こうした構成は従来の一般的なイメージセンサの画素構成と同様である。【００３７】
上述のように本実施例のイメージセンサでは、各画素セル１０にそれぞれ光電変換部としてのフォトダイオード１１と電気計測用の計測電極１５とが設けられているが、計測電極１５を設けるために特徴的な画素構造を有している。即ち、図３に示すように、１個の画素セル１０の中にはフォトダイオード１１の受光領域１１ａと、それを取り囲むように広く計測電極１５が占める領域１５ａとが設けられ、隣接する画素セル１０の計測電極１５の領域１５ａは格子状に分離されている。【００３８】
図４に示すように、半導体基体であるＳｉ基板３０の表層には、フォトダイオード１１やフォトダイオード１１で得られた信号を読み出すためのＭＯＳトランジスタや計測電極１５で得られた信号を読み出すためのＭＯＳトランジスタから成る回路部３１が形成されている。その表層の上には、それぞれＳｉＯ２などによる絶縁層間膜３３を挟んで４層の金属配線層３２が形成され、その最上層の上には保護膜層３４が形成されている。金属配線層３２は形成の順番に、下層から第１金属配線層３２１、第２金属配線層３２２、第３金属配線層３２３、第４金属配線層３２４となっている。一般的には、第１金属配線層３２１及び第２金属配線層３２２が回路内や回路間の信号配線に利用され、第３金属配線層３２３や第４金属配線層３２４はほぼベタパターンの電源やグラウンドに利用されることが多い。【００３９】
金属配線は光を遮るため、光を検出する必要のあるフォトダイオード１１の直上において各金属配線層３２１〜３２４は金属配線が全く存在しない領域（つまり非遮光領域）となっており、これによりフォトダイオード１１に光を入射させるための略筒状の絶縁層間膜３３及び保護膜層３４のみから成る窓開口３６が形成されている。これにより、図４に示すように上方から入射して来る光はフォトダイオード１１に到達してフォトダイオード１１で光電変換される。一方、フォトダイオード１１以外の回路部３１や各画素で得られた信号を保持・転送する図示しないレジスタ回路などに光が入射すると、これがノイズとなって誤動作や画質劣化の一因となる。そこで、フォトダイオード１１直上以外の部分は金属配線層３２で被覆して遮光を行うようにしている。【００４０】
このように金属配線層３２は配線の機能とともに遮光の機能を有しているが、本実施例では、さらに最上層の第４金属配線層３２４が計測電極１５として利用されている。即ち、従来、このような４層配線の場合、第４金属配線層３２４は電気的には電源又はグラウンド電位に利用され、特に遮光のためにフォトダイオード１１以外の領域を広く覆うようなパターンとされるが、本実施例のイメージセンサでは、図４に示すように第４金属配線層３２４のパターンを各画素セル１０毎に分離し、さらに第４金属配線層３２４の表層を被覆する保護膜層３４に開口部３５を設けることで、各画素セル１０毎に外部に露出する計測電極１５を形成するようにしている。もちろん、この計測電極１５自体も回路部３１などに光が到達することを妨げる遮光層として機能する。【００４１】
但し、画素セル１０間の計測電極１５を分離するために第４金属配線層３２４には上述のように格子状の非配線領域が存在し、その領域では第４金属配線層３２４に遮光性がない。そこで、その下層の第１〜３金属配線層３２１〜３２３の金属配線パターンで以てその領域をカバーすることにより、上記非配線領域の直下における遮光性も十分に確保している。これにより、全体としての遮光性は損なわれない。【００４２】
以上のように、本実施例のイメージセンサの画素構造では、従来、主として遮光のために利用している最上層の第４金属配線層３２４を利用することで、各画素セル１０毎にそれぞれ計測電極１５を設けることができる。【００４３】
図５はカラム回路部３の中の１列分の回路構成を示しているが、左側の回路は光計測出力信号線２５と電気計測出力信号線２６とでそれぞれ設けられているものの１つを省略している。この光計測出力信号線２５又は電気計測出力信号線２６の末端に接続される出力用回路は直列接続される２個のＭＯＳトランジスタ４０、４１と、アンプとして機能する１個のＭＯＳトランジスタ４２を含む。一方、列リセット信号線２４の末端に接続されるリセット／電流供給用回路は、スイッチ部４３と、Ｉ／Ｖ変換用アンプ４４と、該アンプ４４の帰還経路に挿入される複数のスイッチを含むスイッチ部４５と複数の異なる値の抵抗を含む抵抗部４６とを含む。【００４４】
次に、上記構成のイメージセンサを用いた計測の際の動作について説明する。このイメージセンサを用いて検体の光学的二次元画像及び電気的二次元画像を取得する際には、全体としてイメージセンサの表層を覆う保護膜層３４の上に直接検体を載せるようにする。【００４５】
光計測の場合、画像信号を取得するための１サイクル（例えば１フレーム）の最初に、まず各画素セル１０内のフォトダイオード１１をリセットする。即ち、このときにはカラム回路部３においてスイッチ４３はａがオン、ｂがオフされ、列リセット信号線２４には所定のリセット電圧ＶＲＳが与えられている。この状態で光計測リセット信号線２０にリセット信号ＯＲＳを印加することにより画素セル１０内の第１ＭＯＳトランジスタ１２がオンすると、フォトダイオード１１のカソード側の電位はリセット電圧ＶＲＳに一旦リセットされる。その後、第１ＭＯＳトランジスタ１２がオフした状態でフォトダイオード１１に光が入射すると、その受光強度に応じた電流がフォトダイオード１１に流れ、その電流による放電のためにフォトダイオード電位は徐々に低下する。このときの電位の低下速度は受光強度に依存しており、受光強度が大きいほど低下速度が速くなる。【００４６】
第３ＭＯＳトランジスタ１４がオフしている間、第２ＭＯＳトランジスタ１３は光計測出力信号線２５と実質的には切り離されているが、行選択信号線２３に供給される選択信号ＳＥＬによって第３ＭＯＳトランジスタ１４がオンすると、そのときのフォトダイオード電位に応じてソースホロアアンプである第２ＭＯＳトランジスタ１３に流れる電流信号が光計測出力信号線２５に供給される。上述のようにフォトダイオード電位の低下速度は受光強度が大きいほど速いため、所定の受光期間内の受光量が大きいほどフォトダイオード電位は小さい。【００４７】
光計測出力信号線２５に供給された電流信号はカラム回路部３において負荷抵抗として機能するＭＯＳトランジスタ４１、４２により電圧信号に変換され、次段のＭＯＳトランジスタ４３により増幅されて出力回路部４に送られる。そして、出力回路部４では、行スキャナ２により読み出し列が順次１つずつ選択され、１行のｍ個の画素セル１０の中でその選択された列に属する画素セル１０に対応した電圧信号が出力端子７に出力される。これにより、各画素セル１０のフォトダイオード１１で受光した受光量に対応した電圧信号が順番に出力されることになる。【００４８】
一方、電気計測の場合、単純に測定対象物の電圧計測を行う場合には光計測のようにリセットを行う必要はなく、第４ＭＯＳトランジスタ１６をオフさせた状態で第６ＭＯＳトランジスタ１８をオンし、計測電極１５に発生した電位に応じて電気計測出力信号線２６に流れる電流信号をカラム回路部３で電圧信号に変換して出力回路部４を通して読み出すようにすればよい。【００４９】
また、電気計測の場合で、観察対象物に電流を注入しながら電流計測を行う場合には列リセット信号線２４を利用して次のような計測を行うことができる。即ち、このときにはカラム回路部３においてスイッチ４３はｂがオン、ａがオフされ、Ｉ／Ｖ変換用アンプ４４の反転入力端子に所定の制御電圧ＶＣＴを印加し、スイッチ４５でいずれかをオンしてＩ／Ｖ変換用アンプ４４のゲインを設定する。この状態で第４ＭＯＳトランジスタ１６をオンさせると計測電極１５に接触している測定対象物に第４ＭＯＳトランジスタ１６、列リセット信号線２４、スイッチ４３ｂ、スイッチ部４５、抵抗部４６を通して計測電流が流れ、Ｉ／Ｖ変換用アンプ４４の出力ではその計測電流に応じた電圧信号が得られる。【００５０】
これにより、１行のｍ個の画素セル１０に含まれるｍ個の計測電極１５で同時並行的にそれぞれ異なる制御電圧の下での電流信号を計測することができる。【００５１】
［第２実施例］
第１実施例のイメージセンサでは、電気計測は観察対象物に直接に接触する計測電極１５により得た電圧信号又は電流信号を取り出すものであったが、上記第１実施例の構造を少し変更するだけで間接的な容量結合型計測を行うものに変更することができる。図６はこの第２実施例の画素セルの縦断面図であり、第１実施例で示した図４と基本的には同じ構造である。異なるのは、第１実施例では計測電極１５を被覆する保護膜層３４に開口部３５が形成されていたために計測電極１５が露出していたのに対し、この第２実施例では、計測電極１５の全面が保護膜層３４で被覆されたままとされていることである。【００５２】
上記と同様に、測定対象物である検体は保護膜層３４の上に直接載置されるが、計測電極１５と検体との間には一種の誘電体である保護膜層３４が存在するため、計測電極１５はその直上の検体と容量結合してそれにより電位が発生する。この第２実施例の構成の場合、このようにして計測電極１５に発生した電位をＭＯＳトランジスタ１７、１８を通して電気計測出力信号線２６に取り出して検出することになる。【００５３】
この場合、第１実施例の構成とは異なり計測電極１５から検体に電流を流すことはできないため、図５に示したカラム回路においてＩ／Ｖ変換用アンプ４４やその帰還回路は不要である。一方、スイッチ部４３を通したリセットは重要である。【００５４】
即ち、図２に示す回路においてリセット用のＭＯＳトランジスタ１６が無い場合を考えると、この第２実施例の構成では計測電極１５が露出していないため、ＬＳＩ製造プロセス等においてＭＯＳトランジスタ１７のゲート−ソース／ドレイン接合に電荷が蓄積されると、この電荷が抜ける経路がなく残留電荷となってバックグラウンドノイズの原因となる可能性がある。これに対し、この第２実施例の構成では、リセット用のＭＯＳトランジスタ１６と列リセット信号線２４を介して全ての画素セル１０の計測電極１５をリセットすることが可能である。これにより、上記のように蓄積される電荷を抜いてノイズの少ない状態で電気計測を行うことが可能である。【００５５】
［第３実施例］
上記第１実施例のイメージセンサでは、各画素セル１０において光計測部１０ａと電気計測部１０ｂとが独立して設けられており、光計測と電気計測とを同時に実行できる反面、各画素セル１０に６個のＭＯＳトランジスタが必要になり画素セル１０の小型化には不利である。第３実施例及び第４実施例のイメージセンサは、光計測と電気計測とが同時に実行できない代わりに画素セル１０のトランジスタ数を減らすことができる構成を有している。【００５６】
図７は第３実施例のイメージセンサにおける１個の画素セルの回路構成図である。この構成では、リセット用、ソースホロアアンプ用、及び出力スイッチ用のＭＯＳトランジスタ１２、１３、１４は光計測と電気計測とで共用化されており、出力信号線２５も１本だけである。一方、光計測と電気計測とを選択するために光計測選択用のＭＯＳトランジスタ５０と電気計測選択用のＭＯＳトランジスタ５１が設けられ、各ＭＯＳトランジスタのゲート端子は光計測選択信号線２７、電気計測選択信号線２８に接続されている。【００５７】
即ち、この構成では、光計測選択信号線２７及び電気計測選択信号線２８により択一的にオン駆動されるＭＯＳトランジスタ５０、５１に応じてフォトダイオード１１のカソード端子又は計測電極１５のいずれかがＭＯＳトランジスタ１２、１３等に接続され、前述のような計測のための動作が可能となる。【００５８】
［第４実施例］
図８は第４実施例のイメージセンサにおける１個の画素セルの回路構成図である。この構成では、第３実施例における画素セル１０の構成から、さらにＭＯＳトランジスタ５０が取り除かれている。この場合、ＭＯＳトランジスタ５１がオフ状態であれば計測電極１５は切り離され、フォトダイオード１１による光計測が可能である。一方、ＭＯＳトランジスタ５１をオン状態とすれば計測電極１５がＭＯＳトランジスタ１３のゲート端子に接続され、計測電極１５による電気計測が可能である。但し、この場合にはフォトダイオード１１も接続されたままであるので、フォトダイオード１１に対する入射光の変動が無視できる条件の下で電気計測を行うことが望ましい。【００５９】
もちろん、第３、第４実施例においては、第１実施例のような直接計測型、第２実施例のような容量結合計測型のいずれの構成も採ることができる。【００６０】
なお、上記各実施例は一例であって、本発明の趣旨の範囲で適宜変形や修正を行っても、本願の特許請求の範囲に包含されることは明らかである。
【図１】
0005119534.tif 000002
【図２】
0005119534.tif 000003
【図４】
0005119534.tif 000004
【図５】
0005119534.tif 000005
【図６】
0005119534.tif 000006
【図７】
0005119534.tif 000007
【図８】
0005119534.tif 000008
【図３】
0005119534.tif 000009