(57)【特許請求の範囲】
【請求項１】
直流電源と、
設定電圧に応じて二次側の負荷に電力供給するトランスと、
前記トランスの一次巻線に対して直列に接続されたスイッチング素子と、
前記設定電圧と前記負荷への出力電圧との差を増幅したフィードバック信号を前記トランスの一次側に出力するフィードバック回路と、
前記フィードバック信号に基づいて前記スイッチング素子をオン・オフ制御するスイッチング電源制御手段と、
前記スイッチング素子に流れる電流値を、該電流値が大きくなるほど前記スイッチング電源制御手段の基準電位に対して低下する極性の電圧信号として検出する電流検出手段と、
を備え、前記直流電源が前記トランスの前記一次巻線に接続され、前記直流電源から入力された直流電圧を前記スイッチング素子によってオン・オフして脈流電流を発生させ、前記設定電圧に応じて前記負荷に所望の出力電力を供給するスイッチング電源装置において、
前記スイッチング電源制御手段は、
前記電圧信号が入力される電流検出用の信号入力端子と、
前記フィードバック回路からのフィードバック信号と前記電圧信号を比較する電流コンパレータと、
前記フィードバック信号の大きさによって前記負荷が軽負荷であると判断したとき前記スイッチング素子のスイッチング周期を長くするように動作周波数が低減される発振回路と、
前記発振回路の動作周波数および前記電流コンパレータでの比較結果に応じた周波数とパルス幅を有する制御信号を生成して前記スイッチング素子を駆動する制御回路と、
前記制御信号を出力する出力端子と、
を有し、さらに前記スイッチング素子のオン期間のみで作用し、前記電流検出手段から出力される電圧信号に対してプラスのオフセット電圧を加える補正回路を有することを特徴とするスイッチング電源装置。
【請求項２】
前記補正回路は、前記出力端子と前記電流検出用の信号入力端子との間に接続された抵抗であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記補正回路は、前記出力端子と前記電流検出用の信号入力端子との間に接続されたキャパシタであることを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記補正回路は、前記出力端子と前記電流検出用の信号入力端子との間に接続された抵抗およびキャパシタの直列回路であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記補正回路は、前記スイッチング電源制御手段を構成する集積回路に対して外付けされていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項６】
前記補正回路は、前記スイッチング電源制御手段を構成する集積回路に内蔵されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
前記補正回路は、抵抗とキャパシタとの直列回路、および前記抵抗の一端と前記キャパシタの一端との接続点にカソードを接続したツェナーダイオードによって構成され、
前記抵抗の他端を前記出力端子に接続し、前記キャパシタの他端を前記電流検出用の信号入力端子に接続し、かつ前記ツェナーダイオードのアノードを前記スイッチング電源制御手段の基準電位に接続したことを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定電圧に応じて負荷に所定の出力電力を供給するスイッチング電源装置に関し、特に軽負荷時や無負荷時または待機時（以下、単に軽負荷時ともいう。）にスイッチング素子のスイッチング周波数を低減して、軽負荷時や無負荷時の消費電力または待機時の待機電力の低電力化を実現したスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、スイッチング電源におけるスイッチング損失を減少させる目的で、軽負荷時にスイッチング周波数を低くすることで電力効率を改善するスイッチング電源制御用のＩＣ回路が利用されている（例えば、特許文献１参照）。特許文献１には、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのスイッチング素子に流れる電流値を、プラスの電圧信号として検出するカレントモード制御方式（プラス検出方式）のスイッチング電源制御回路が開示されている。
【０００３】
図９は、特許文献１に開示されている擬似共振型のスイッチング電源の制御回路を示すブロック図である。なお、図９の擬似共振型のスイッチング電源は、従来のスイッチング電源の単なる一例として示すものである。本発明は擬似共振型に限定するものではなく、擬似共振型以外のスイッチング電源にも広く適用できるものである。
【０００４】
電源制御回路１０は、ゼロ電流検出（Zero Current Detection）用の入力端子ＺＣＤにボトム検出回路（Valley Detection）１１が接続されている。ボトム検出回路１１は、入力端子ＺＣＤへの印加電圧と０Ｖに近い電圧レベルの基準電圧（スレッシュ）とを比較するコンパレータであって、このボトム検出回路１１の出力端子はアンド回路１２の一方の入力端子に接続され、さらにアンド回路１２を介してワンショット回路１３と接続されている。アンド回路１２の他方の入力端子には、電圧制御発振器（ＶＣＯ）１４の出力端子が接続されている。電圧制御発振器１４は、そこに入力される電圧（ＶＣＯ電圧）の大きさに依存して出力周波数を変える発振器であって、電圧信号入力端子ＶＣＯとリセット信号入力端子Ｒｅｓｅｔを備えている。電圧制御発振器１４は、ＶＣＯ電圧の入力端子がフィードバック信号ＶＦＢ検出用の入力端子ＦＢと接続され、リセット信号Ｒｅｓｅｔの入力端子がワンショット回路１３の出力端子と接続されている。
【０００５】
フィードバック信号ＶＦＢ検出用の入力端子ＦＢは、コンパレータ１５の反転入力端子（−）と接続されている。コンパレータ１５は、その非反転入力端子（＋）が０．５Ｖの基準電源Ｅ１を介して接地され、その出力端子からインバータ回路１６にディスエイブル信号Ｄｉｓａｂｌｅを出力している。インバータ回路１６の出力は、ワンショット回路１３のクリア端子（ＣＬＲ）と接続されている。なお、入力端子ＦＢには抵抗ＲとダイオードＤとの直列回路を介して５Ｖの基準電源Ｅ２が接続され、このＦＢ端子電圧を決定している。
【０００６】
電流検出用の信号入力端子ＩＳには電流コンパレータ１７が接続され、電流コンパレータ１７の４つの入力端子のうち非反転入力端子（＋）に電流検出信号が供給されている。残りの３つの反転入力端子（−）は、それぞれフィードバック信号ＶＦＢ検出用の入力端子ＦＢ、１Ｖの基準電源Ｅ３、およびソフトスタート回路１８の出力端子と接続されている。電流コンパレータ１７の出力端子は、フリップフロップ回路１９のリセット端子Ｒと接続されている。また、フリップフロップ回路１９のセット端子Ｓには、ワンショット回路１３の出力端子が接続されている。フリップフロップ回路１９のＱ出力端子は、アンド回路２０を介して出力端子ＯＵＴと接続され、フリップフロップ回路１９の出力信号Ｑが出力端子ＯＵＴからスイッチング信号として、外部接続されたパワーＭＯＳＦＥＴなどのスイッチング素子Ｑ１（後述する図１０参照）に出力されている。なお、ソフトスタート回路１８は、スイッチング電源の起動時にスイッチング素子Ｑ１のターンオン期間を制限するソフトスタート信号を生成するものである。
【０００７】
過負荷検知（Overload）用のコンパレータ２１は、反転入力端子（−）がフィードバック信号ＶＦＢ検出用の入力端子ＦＢと接続され、非反転入力端子（＋）が３．３Ｖの基準電源Ｅ４を介して接地されている。コンパレータ２１の出力端子は、タイマ回路２２のリセット端子Ｒｅｓｅｔと接続されている。タイマ回路２２は、２つの遅延時間を設定するためのもので、その第１の出力信号（ロウ：Low）がコンパレータ２１で過負荷状態が検出されてから１００ｍｓ後にアンド回路２０に出力され、スイッチング素子Ｑ１へのスイッチング信号を強制的に停止させている。
【０００８】
なお、タイマ回路２２の第２の出力信号は、過負荷状態が検出されてから８００ｍｓ後に出力され、電源制御回路１０内に設けられた図示しない起動回路にリセット信号として供給される。
【０００９】
こうした特許文献１に開示されているスイッチング電源の電源制御回路１０は、ゼロクロス検出のときにスイッチング素子Ｑ１に印加される電圧が共振波形の極小点となっていて、このタイミングでスイッチング素子Ｑ１をオンさせて、つぎのスイッチングサイクルを開始するものであり、一般に擬似共振型、あるいは部分共振型のスイッチング電源制御方式と呼ばれているものである。
【００１０】
図９に示す制御回路においては、通常動作時には、入力端子ＩＳにスイッチング素子Ｑ１の電流信号を入力し、電流コンパレータ１７によりこの電流信号を入力端子ＦＢに入力されるフィードバック信号ＶＦＢと比較し、負荷が軽い場合にはスイッチング素子Ｑ１の電流を小さく、負荷が重い場合にはスイッチング素子Ｑ１の電流を大きくすることで二次側に供給される電力を制御し、出力電圧を設定電圧とほぼ等しくなるように制御する。
【００１１】
ここで、入力端子ＦＢに入力されるフィードバック信号ＶＦＢは、負荷が軽く出力電圧が高くなると小さくなり、負荷が重く出力電圧が低下すると大きくなる信号である。電圧制御発振器１４は、ＶＣＯ電圧であるフィードバック信号ＶＦＢが小さいほど周波数を低くするから、電圧制御発振器１４の発振周波数は軽負荷ほど低く、重負荷ほど高くなる。詳細な説明は省略するが、電源制御回路１０の出力端子ＯＵＴから出力されるスイッチング信号の周波数（スイッチング周波数）は電圧制御発振器１４の発振周波数に律速されるため、スイッチング周波数は基本的に軽負荷ほど低くなる。これは、軽負荷では全体のロスに占めるスイッチングロスの比率が大きくなるため、軽負荷でのスイッチングロスを軽減させるという目的を実現させるためのものである。こうした軽負荷でスイッチング周波数を低減させる技術は、擬似共振型以外のスイッチング電源にも広く適用されている。
【００１２】
また、電流コンパレータ１７に接続される基準電圧Ｅ３（１Ｖ）は、スイッチング素子Ｑ１の過電流を制限するための基準電圧である。過負荷などの場合に、電源回路や負荷を保護するため、電流信号の最大値を基準電圧Ｅ３（１Ｖ）に制限するものである。
【００１３】
図１０は、従来のプラス検出方式のスイッチング電源装置の一例を示すブロック図である。
図１０のスイッチング電源装置は、設定電圧に応じてトランスＴ１の一次側の直流の入力電源ＶINから二次側の負荷（図示せず）に電力供給するものである。トランスＴ１は、その一次巻線Ｌｐのインダクタンス（Ｌｐ）とパワーＭＯＳＦＥＴなどのスイッチング素子Ｑ１に並列接続された共振用のコンデンサＣｒのキャパシタンス（これは、スイッチング素子Ｑ１の寄生容量だけで構成することもできる。）からなるＬＣ共振回路を備えている。入力電圧ＶINは平滑コンデンサＣ１の一端とトランスＴ１の一次巻線Ｌｐの一端に供給され、一次巻線Ｌｐの他端がスイッチング素子Ｑ１のドレインと接続されている。スイッチング素子Ｑ１のソースはセンス抵抗Ｒｓを介して平滑コンデンサＣ１の他端に接続され、ゲートは抵抗Ｒ１を介して集積回路ＩＣの出力端子ＯＵＴに接続されている。
【００１４】
図１０のスイッチング電源回路における集積回路ＩＣは、例えば図９の電源制御回路１０に相当するものであって、図９にはゼロ電流検出用の入力端子ＺＣＤ、フィードバック信号検出用の入力端子ＦＢ、電流検出信号の入力端子ＩＳ、およびスイッチング素子Ｑ１に制御信号を出力するための出力端子ＯＵＴだけが示されている。
【００１５】
トランスＴ１の一次巻線Ｌｐ、二次巻線Ｌｓおよび補助巻線Ｌｂは、いずれもトランスＴ１の同一コアに巻かれている。なお、二次巻線ＬｓのインダクタンスをＬｓとし、補助巻線ＬｂのインダクタンスをＬｂとする。共振用のコンデンサＣｒは、スイッチング素子Ｑ１とセンス抵抗Ｒｓの直列回路に並列接続されているが、一次巻線Ｌｐと並列に取り付けてもよい。補助巻線Ｌｂには、集積回路ＩＣの電源を作るための整流用ダイオードＤ２と平滑コンデンサＣ２が接続されている。抵抗Ｒ２はスイッチング素子Ｑ１とセンス抵抗Ｒｓとの接続点電圧を電流検出用の信号入力端子ＩＳに供給するもの、抵抗Ｒ３は補助巻線Ｌｂの電圧を整流せずにそのまま集積回路ＩＣの入力端子ＺＣＤに入力するために設けられている。また、センス抵抗Ｒｓは電流検出素子として機能するものである。
【００１６】
トランスＴ１の二次巻線Ｌｓには、二次巻線Ｌｓに発生した電圧を整流するためのダイオードＤ３、平滑コンデンサＣ３が設けられている。ダイオードＤ３のアノードは二次巻線Ｌｓの一端に接続され、カソードは電源出力端子Ｖｏｕｔに接続されるとともに平滑コンデンサＣ３の一端に接続されている。平滑コンデンサＣ３の他端は二次巻線Ｌｓの他端に接続されるとともに、接地端子Ｇｎｄに接続されている。
【００１７】
集積回路ＩＣは、その出力端子ＯＵＴのハイ／ロウ（High/Low）レベルが変化してスイッチング素子Ｑ１のゲートを駆動し、スイッチング素子Ｑ１をオン／オフさせることにより、トランスＴ１の二次巻線Ｌｓ側で平滑された所望の直流電圧を電源出力端子Ｖｏｕｔと接地端子Ｇｎｄ間に生成する。このときスイッチング素子Ｑ１には、そのオン期間にドレイン電流が流れ、そこに接続されたトランスＴ１の一次巻線Ｌｐ側に電流が流れてエネルギーが貯えられる。スイッチング素子Ｑ１はその後にオフするが、このトランスＴ１に蓄えられたエネルギーにより、スイッチング素子Ｑ１のオフ期間にトランスＴ１の二次巻線Ｌｓ側でダイオードＤ３を通して平滑コンデンサＣ３に電流を流す。こうして、電源出力端子Ｖｏｕｔと接地（グラウンド）端子Ｇｎｄ間には、トランスＴ１の二次巻線Ｌｓ側で平滑された直流電圧が生成される。
【００１８】
電源出力端子Ｖｏｕｔと接地端子Ｇｎｄの間には、抵抗Ｒ５，Ｒ６の直列回路と、抵抗Ｒ７、フォトトランジスタＰＴとフォトカプラを構成する発光ダイオードＰＤ、コンデンサＣ４およびシャントレギュレータＤ４からなる出力検知回路が構成されている。ここでは、発光ダイオードＰＤに出力電圧に応じた電流が流れて（出力電圧が設定電圧より高いほど流れる電流は大きくなる。）、発光ダイオードＰＤがこの電流に応じた光量の発光を行い、集積回路ＩＣのフィードバック信号検出用の入力端子ＦＢと接地端子Ｇｎｄとの間に接続されているフォトトランジスタＰＴにフィードバック信号が供給される。発光ダイオードＰＤの発光量が多いほど、フォトトランジスタＰＴには大きな電流が流れ、この電流が抵抗Ｒに流れて抵抗Ｒの電圧ドロップが大きなものになる。すなわち、出力電圧が高いほどフォトトランジスタＰＴには大きな電流が流れ、フィードバック信号ＶＦＢが小さな値となる。このフィードバック機能により、スイッチング電源装置が図示しない負荷の変動に対応する電力を供給できるようにしている。なお、破線で囲んだ部分によってフィードバック回路２５が構成されている。
【００１９】
図１０に示すプラス検出方式のスイッチング電源装置は、電流検出素子としてセンス抵抗Ｒｓを有し、このセンス抵抗Ｒｓによって検出した電流検出信号（信号の形態は電圧）に対して抵抗Ｒ４，Ｒ２によりバイアスをかけた信号を利用する過電流制限回路によって、負荷への過電流を防止する過負荷保護機能（ＯＬＰ：Over load Protection、またはＯＣＰ：Over Current Protectionともいう。）を備えている点に特徴がある。そして、最近になって電源制御回路１０自体での低消費電力化が求められるようになり、入力電源ＶINから抵抗Ｒ４，Ｒ２，Ｒｓの経路で流れる電流を低減する方法が考えられている。その方法の説明の前に、以下では、まず抵抗Ｒ４，Ｒ２の機能について説明する。
【００２０】
最初に、抵抗Ｒ４，Ｒ２を備えていない状態を考える。この過電流制限回路は、負荷電流をトランスＴ１の二次側で直接監視するのではなく、一次巻線Ｌｐ側での電流変化を監視することによって負荷への過電流を検知し、スイッチング動作を停止させるようにしている。二次側の負荷電流を直接監視する場合には、一次側へ信号を帰還させるための回路が必要になるからである。具体的には、図１０の電流検出素子であるセンス抵抗Ｒｓの電圧が過電流保護（ＯＬＰ）の判定基準となる基準電圧（以下、判定基準電圧Ｖｔｈという。）と比較され、センス抵抗Ｒｓの電圧が当該基準電圧に達すると過電流であると判断している。
【００２１】
図１１は、異なる入力電圧に対応する一次側電流波形を示す図である。ここでは、それぞれ入力電圧ＶINがＶ１，Ｖ２として印加されたとき、抵抗Ｒｓに生じるプラス検出方式の電流検出信号を、トランスＴ１の一次巻線Ｌｐに流れるインダクタ電流ＩLに対応する電流波形として示している。
【００２２】
一次巻線Ｌｐには、スイッチング素子Ｑ１であるＮチャネルＭＯＳトンランジスタがオンするタイミングでインダクタ電流ＩLが流れ始め、それが入力電圧ＶINに比例する傾き（ｄＩL／ｄｔ＝ＶIN／Ｌｐ）で増大している。そして、この電流検出信号が過電流制限（ＯＬＰ）の判定基準電圧Ｖｔｈに達すると、図９の電源制御回路１０（集積回路ＩＣ）では過電流が流れていると判断して、スイッチング素子Ｑ１をオフさせる。
【００２３】
ところが、図１０に示すプラス検出方式のスイッチング電源装置では、実際に集積回路ＩＣで過電流であると判断してからスイッチング素子Ｑ１をオフするまでに、応答の遅れ時間Δｔが生じる。そのため、同図（Ａ），（Ｂ）に示すように、実際にスイッチング素子Ｑ１に流れる過電流制限動作時のインダクタ電流ＩLには、判定基準を超えるオーバーシュートが生じる。ここで、インダクタ電流ＩLの傾きが入力電圧ＶINに比例する一方、制御系の動作によって決まる応答の遅れ時間Δｔは、電源制御回路１０（図１０の集積回路ＩＣ）の電源電圧がレギュレートされていることから、入力電圧ＶINには影響されない。そこで、図１１（Ａ）に示す入力電圧ＶINが小さい値（Ｖ１）の場合、および同図（Ｂ）に示す値Ｖ２（＞Ｖ１）の場合について、それぞれセンス抵抗Ｒｓからの電流検出信号を比較すると、上述のオーバーシュート量ΔＶは入力電圧ＶINが高いほど大きい値（ΔＶ１＜ΔＶ２）となる。
【００２４】
図１２は、図１０のスイッチング電源装置における過電流制限動作時のインダクタ電流の変化を示す図である。スイッチング素子Ｑ１が遅れ時間後に遮断された時、すなわち過電流制限動作時にトランスＴ１の一次巻線Ｌｐに流れるインダクタ電流ＩLは、図１１において説明したように、入力電圧ＶINに比例して増加している。従来のプラス検出方式のスイッチング電源装置では、それが例えばパソコンの電源として使用される場合、日本では１００ボルトの商用交流電源を整流・平滑して直流の入力電源として利用されている。また、外国では２００ボルトの交流電源が用いられるところもある。これに対してトランスＴ１の二次巻線Ｌｓ、あるいは補助巻線Ｌｂからの出力電圧は、高々１０〜２０Ｖ程度が要求されているにすぎない。商用交流電源の電圧、すなわち入力電圧ＶINに幅がある中、入力電圧ＶINが高いほどスイッチング素子Ｑ１をオフする際に大きなインダクタ電流ＩLが流れるというのでは、電源の安全性に問題がある。
【００２５】
そこで、図１０に示すスイッチング電源装置には、こうしたオーバーシュートを補正する目的で、抵抗Ｒ２，Ｒ４を直列に接続した抵抗回路が設けられている。この抵抗回路によって、センス抵抗Ｒｓの電圧がプラス方向にレベルシフトされる。このときのレベルシフト量は入力電圧ＶINが高いほど大きいものになることから、入力電圧ＶINが高いほど、センス抵抗Ｒｓの電圧が過電流制限の判定基準電圧Ｖｔｈに達する前の段階で、早めに過電流状態の判断ができる。したがって、スイッチング素子Ｑ１が実際にオフする際のオーバーシュート量ΔＶをこの抵抗回路によって補償することができる。
【００２６】
しかし、抵抗回路によってレベルシフトするプラス検出方式では、近年電源システムで課題となっている軽負荷時や無負荷時の消費電力、または待機時での待機電力の削減の観点から見た場合、この入力電源ＶIN（通常の電源システムでは、入力電源ＶINが最も高い電圧である。）から抵抗Ｒ４，Ｒ２，Ｒｓの直列回路を経由してグラウンド（Ｇｎｄ）に流れる電流による電力消費が問題となる。そこで、スイッチング電源装置に無駄な電流を流さないで、図１２に示すように入力電圧ＶINが大きいほど、スイッチング素子Ｑ１がオフされる際の過電流が大きくなるという現象を補償するため、電流検出信号をマイナス方向にレベルシフトさせて、その低消費電力化を実現する方法が知られている（例えば、特許文献２参照）。
【００２７】
図１３は、従来のマイナス検出方式のスイッチング電源装置の一例を示すブロック図である。
マイナス検出方式のスイッチング電源装置は、例えば特許文献２に記載されたスイッチング電源装置のように、電流検出手段がトランスの一次巻線、またはスイッチング素子に流れる電流をセンス抵抗Ｒｓにより負電圧として検出するように構成される。そのため、図１３に示すスイッチング電源装置では、電流検出用の信号入力端子ＩＳとセンス抵抗Ｒｓとが抵抗Ｒａを介して接続されている。また、信号入力端子ＩＳは補助巻線Ｌｂと整流用ダイオードＤ２の接続点および集積回路ＩＣに電源を供給する電源端子ＶＣＣに、それぞれ抵抗Ｒｂおよび補正抵抗Ｒｃを介して接続されている。
【００２８】
まず、抵抗Ｒａ，Ｒｂの機能について説明する（補正抵抗Ｒｃの機能については後述する）。図１３の回路構成から分かるように、一次側の電流が大きいほど絶対値が大きくなる負電圧が電流検出信号となる。抵抗Ｒａ，Ｒｂは、それぞれ図１０に示すプラス検出方式の抵抗Ｒ２，Ｒ４に対応するものであり、電流検出信号にマイナスのバイアスをかけるためのものである。スイッチング素子Ｑ１がオンしている期間、補助巻線Ｌｂと整流用ダイオードＤ２の接続点にはマイナスの電位が発生する。このマイナス電位は、整流用ダイオードＤ２により平滑コンデンサＣ２から絶縁されているので、入力電圧ＶINに比例（但し、符号は反転している。）したものになる。したがって、プラス検出方式で正電圧の電流検出信号にプラスのバイアスをかけたように、マイナス検出方式でも負電圧の電流検出信号に入力電圧ＶINに比例したマイナスのバイアスをかけることができる。
【００２９】
プラス検出方式とマイナス検出方式では、抵抗Ｒ４，Ｒ２，Ｒｓと抵抗Ｒｂ，Ｒａ，Ｒｓとで消費される電力が大きく異なる。すなわち、抵抗で消費される電力は抵抗に印加される電圧の２乗に比例する（（電圧）2／抵抗値）が、その印加電圧が大きく異なるからである。上述のように、商用交流電源を整流・平滑して入力電圧ＶINを得る場合、その値は１００〜２００Ｖ程度になるのに対し、補助巻線Ｌｂからの出力電圧（絶対値）は高々１０〜２０Ｖ程度であり、これより２桁程度消費電力を削減することができる。
【００３０】
図１３の電源制御回路１０（ＩＣ回路）では、回路を構成する要素の一部のみを示している。ここで、電圧制御発振器１４、電流コンパレータ１７、フリップフロップ回路１９は、図９に示す制御回路に対応する回路であり、フィードバック信号ＶＦＢ検出用の入力端子ＦＢから電流コンパレータ１７の非反転入力端子（＋）に信号を供給するために信号反転回路２３が配置され、電流検出用の入力端子ＩＳと電流コンパレータ１７の反転入力端子（−）との間には、レベルシフト回路２４が設けられている。図１３では図示を省いているが、電源制御回路１０はゼロ電流検出用の入力端子ＺＣＤ、起動電流が供給されるＶＨ端子なども備えている。
【００３１】
電圧制御発振器１４は、スイッチング周波数を決定するための発振器であって、フィードバック回路２５から出力される負荷への出力電圧と設定電圧との差を増幅したフィードバック信号ＶＦＢ（この信号はいわゆる誤差信号に相当する信号である。）によって発振周波数が制御されている。その周波数特性は、負荷が軽くなったと判断される範囲（例えば、フィードバック信号ＶＦＢが０．９ボルト以下）ではフィードバック信号ＶＦＢの電圧に比例して、ほぼリニアに最低周波数まで低下する。負荷が重い状態では、一定周波数（最高周波数）となる。また、フィードバック回路２５は図１０に示すものと同じものである。
【００３２】
フィードバック信号ＶＦＢが大きいほど、出力電流が大きくて出力電圧が目標とする設定電圧に達しづらい重負荷と判断し、スイッチング周波数を高くして負荷電流の大きい変化に即応できるようにする。また、フィードバック信号ＶＦＢが小さいほど、出力電流が小さい軽負荷であると判断して、スイッチング周波数を低く設定する。
【００３３】
また、フィードバック信号ＶＦＢが所定値（例えば、０．４ボルト）より小さいと、スイッチングをやめてフィードバック信号電圧ＶＦＢが上記所定値の０．４Ｖより大きくなるのを待つ。スイッチングをしていないので、二次側の出力コンデンサＣ３には電荷が供給されず、負荷に電流を供給するだけになるため、出力電圧は下がっていく。これにより出力電圧と設定電圧との差が広がるため、フィードバック信号ＶＦＢの電圧値が大きくなる。
【００３４】
図１４は、図１３に示すスイッチング電源装置の信号反転回路２３の構成を示す図である。信号反転回路２３は、図１４に示すように演算増幅回路２６と、抵抗Ｒ１１，Ｒ１２と、基準電圧源Ｅ５から構成される。
【００３５】
ここでは、フィードバック信号ＶＦＢはプラス検出方式に適した１〜２ボルトの電圧信号としてフィードバック回路２５から入力端子ＦＢを介して供給されている。そこで、信号反転回路２３により反転増幅させて、マイナス検出方式に合わせた２〜１．５ボルトの内部信号ＶＦＢ２に変換している。なお、この信号反転回路２３で使用される電圧値は、それぞれの信号の取り得る範囲を説明するための一例であって、これらに限定する趣旨ではない。
【００３６】
図１５は、図１３に示すスイッチング電源装置のレベルシフト回路２４の構成を示す図である。レベルシフト回路２４は、内部基準電圧Ｅ６と電流検出用の信号入力端子ＩＳとの間を接続する静電気保護用の抵抗Ｒ１３および分圧用の抵抗Ｒ１４，Ｒ１５の直列回路と、抵抗Ｒ１３と抵抗Ｒ１４の接続点を接地するツェナーダイオードＤ５，Ｄ６とから構成されている。ここでは、信号入力端子ＩＳに印加された負電圧の電流検出信号（信号の形態は電圧）ＶＩＳが、抵抗Ｒ１４と抵抗Ｒ１５の接続点から正電位にレベルシフトされた内部信号ＶＩＳ２として、電流コンパレータ１７に対して出力される。
【００３７】
このように電流検出信号ＶＩＳは負電圧（０〜−１ボルト）として電流検出用の信号入力端子ＩＳに供給されるが、実際は負電圧源をもっていないＩＣ回路では、負電圧の信号を処理できないので、図１５のレベルシフト回路２４でプラス電位（２〜１．５ボルト）の信号にレベルシフトさせている。
【００３８】
このとき、フィードバック信号ＶＦＢに対する信号反転回路２３でも、この電流検出信号に合わせた出力レベルとなるように、抵抗Ｒ１１，Ｒ１２などの抵抗値の大きさが調整される。
【００３９】
つぎに、補正抵抗Ｒｃの機能について説明する。補正抵抗Ｒｃは、電流検出信号ＶＩＳにプラス（正電圧）のオフセット電圧（バイアス）を加えることにより、基本的には集積回路ＩＣによって規定されるスイッチング周波数を低減させて、軽負荷時や無負荷時の消費電力または待機時の待機電力を削減させるためのものである。以下、補正抵抗Ｒｃがどのようにスイッチング周波数を低減させるかについて説明する。
【００４０】
図１６は、スイッチング電源装置における電流検出信号ＶＩＳの補正動作を説明する信号波形図である。ここで信号ＶＦＢ３は説明のための仮想信号であり、動作範囲が正電圧（例えば、２〜１．５ボルト）である上述の内部信号ＶＦＢ２を、負電圧である電流検出信号ＶＩＳの動作範囲に合わせて上限が０ボルトの信号にレベルシフトさせたものに相当する。フィードバック信号ＶＦＢを反転させたものと考えてもよい。
【００４１】
ここでは、電源制御回路１０に供給されるフィードバック信号ＶＦＢによって、電圧制御発振器１４の発振周波数が制御されていることを前提としている。
最初に、同図（Ａ）に示すように、補正抵抗Ｒｃによる補正が行われないときについて考える。このとき、負荷への出力電圧Ｖｏｕｔが設定電圧となるように、スイッチング素子Ｑ１のオン時比率とフィードバック信号ＶＦＢの値がバランスされた状態となっている。そして、スイッチング周波数はフィードバック信号ＶＦＢの大きさで決定されている。
【００４２】
つぎに、図１６（Ａ）の状態に対し、補正抵抗Ｒｃが付加されて突然に補正がかけられたとする。この場合、電流検出信号ＶＩＳは、同図（Ａ）の場合より大きい正の電圧から低減を開始する信号となる。一方、フィードバック信号ＶＦＢすなわち図中の信号ＶＦＢ３は急変できないので、当面は同じレベルの電圧値が継続する。スイッチング素子Ｑ１は、電流検出信号ＶＩＳがＶＦＢ３に達するまではオフしないので、同図（Ｂ）に示すように、スイッチング素子Ｑ１のオン時間ｔｏｎが長くなる（オン時間ｔｏｎは、電流検出信号ＶＩＳが低減を開始してから信号ＶＦＢ３に達するまでの時間。）。このとき、スイッチング周波数が元のままであれば、一周期内のオフ時間は短くなって、スイッチング素子Ｑ１のオン時比率が大きくなる。これによって、負荷への出力電圧は上昇し、フィードバック信号ＶＦＢが小さくなり、フィードバック信号ＶＦＢ３の絶対値も小さくなる。
【００４３】
フィードバック信号ＶＦＢが小さくなると、スイッチング周波数も下がり、これにより時比率が下がって、図１６（Ａ）に示す当初のオン時比率に近づく。したがって、図１６（Ｃ）に示すように、新しいスイッチング周波数のもとでバランスされ、最終的には同図（Ａ）と同じオン時比率となる。このとき、フィードバック信号ＶＦＢとシフトされた電圧値ＶＦＢ３の絶対値は、補正前の値より小さくなっている。こうして、電圧制御発振器１４で制御される周波数が低くなり、電流コンパレータ１７によって規定されるオン時間も長くなる。
【特許文献１】特開２００７−２１５３１６号公報（段落番号［０００２］〜［００２５］、図４、図５）
【特許文献２】特開２００３−２９９３５１号公報（段落番号［００１６］〜［００１８］、図２）
【発明の開示】
【発明が解決しようとする課題】
【００４４】
上述したマイナス検出方式のスイッチング電源装置は、省エネを促進していくうえで、さらに軽負荷時における補正抵抗Ｒｃに流れる電流が問題となる。すなわち、従来のスイッチング電源装置における補正抵抗Ｒｃは電源端子ＶＣＣに接続されていたため、電源端子ＶＣＣから補正抵抗Ｒｃ、抵抗Ｒａ，Ｒｓの直列回路、および補正抵抗Ｒｃ、抵抗Ｒｂ、補助巻線Ｌｂの直列回路を経由してグラウンド（ＧＮＤ）に常時電流が流れて、電力損失が発生するという問題があった。
【００４５】
また、電流検出信号ＶＩＳには、抵抗Ｒｂを介して補助巻線Ｌｂの出力電圧から、および補正抵抗Ｒｃを介して電源端子ＶＣＣの電圧からと、２つのソースからオフセットが加わることになる。電源端子ＶＣＣの電圧は出力電圧Ｖｏｕｔに比例し、出力電圧Ｖｏｕｔは定電圧になるよう制御されているから、電源端子ＶＣＣの電圧も定電圧である。一方、補助巻線Ｌｂの出力電圧は入力電圧ＶINに比例するから、基本的にその値は変動する。したがって、補正抵抗Ｒｃは過電流の検出に複雑な影響を与えるという問題もあった。
【００４６】
すなわち、過電流の検出は電流検出用の入力端子ＩＳからの電圧信号をある基準電圧と比較することにより行われるが、入力電圧ＶINがどのような値をとってもその比較が一定の結果を与えるように、回路定数を調整することが困難になる。抵抗Ｒｂには入力電圧ＶINに比例する補助巻線Ｌｂの電圧が一端に印加され、この抵抗Ｒｂと一定電圧（レギュレートされた電圧である電源制御回路１０の電源電圧ＶＣＣ）が一端に印加される補正抵抗Ｒｃとが並列に入力端子ＩＳに接続される形になっていて、両者が電流検出信号ＶＩＳに影響するために、回路定数の調整がしにくくなるからである。
【００４７】
本発明はこのような点に鑑みてなされたものであり、外部の補正回路を追加して軽負荷時のスイッチング周波数を外部から調整する場合に、補正回路における損失を従来よりも小さくするとともに、過電流制限など他の特性に影響を与えずに調整可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００４８】
本発明では、上記問題を解決するために、直流電源と、設定電圧に応じて二次側の負荷に電力供給するトランスと、前記トランスの一次巻線に対して直列に接続されたスイッチング素子と、前記設定電圧と前記負荷への出力電圧との差を増幅したフィードバック信号を前記トランスの一次側に出力するフィードバック回路と、前記フィードバック信号に基づいて前記スイッチング素子をオン・オフ制御するスイッチング電源制御手段と、前記スイッチング素子に流れる電流値を、該電流値が大きくなるほど前記スイッチング電源制御手段の基準電位に対して低下する極性の電圧信号として検出する電流検出手段と、を備え、前記直流電源が前記トランスの前記一次巻線に接続され、前記直流電源から入力された直流電圧を前記スイッチング素子によってオン・オフして脈流電流を発生させ、前記設定電圧に応じて前記負荷に所望の出力電力を供給するスイッチング電源装置において、前記スイッチング電源制御手段は、前記電圧信号が入力される電流検出用の信号入力端子と、前記フィードバック回路からのフィードバック信号と前記電圧信号を比較する電流コンパレータと、前記フィードバック信号の大きさによって前記負荷が軽負荷であると判断したとき前記スイッチング素子のスイッチング周期を長くするように動作周波数が低減される発振回路と、前記発振回路の動作周波数および前記電流コンパレータでの比較結果に応じた周波数とパルス幅を有する制御信号を生成して前記スイッチング素子を駆動する制御回路と、前記制御信号を出力する出力端子と、を有し、さらに前記スイッチング素子のオン期間のみで作用し、前記電流検出手段から出力される電圧信号に対してプラスのオフセット電圧を加える補正回路を有することを特徴とするスイッチング電源装置が提供される。
【００４９】
このスイッチング電源装置では、スイッチング信号がスイッチング素子をオンさせる期間だけ、補正回路で電流値を検出する電圧信号にオフセットを加えて補正する。
【発明の効果】
【００５０】
本発明によれば、補正回路で発生する損失が制御信号のオン期間のみとなるため、従来方式のものに比べて電力損失を小さくすることができる。
【発明を実施するための最良の形態】
【００５１】
以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
図１は本発明に係るスイッチング電源装置の一例を示すブロック図、図２は補正回路を抵抗によって構成した実施の形態１のスイッチング電源装置を示すブロック図である。
【００５２】
最初に、図２に示すような抵抗Ｒ０のみで補正回路２を構成したスイッチング電源装置について説明する。ここでは、補正回路２は集積回路ＩＣの外付け回路として接続されている。
【００５３】
電源制御回路（電源制御手段）を構成する集積回路ＩＣは、図２に示すように、フィードバック回路２５からのフィードバック信号ＶＦＢと電流検出用の入力端子ＩＳからの電圧信号を比較する電流コンパレータ１７、フィードバック信号ＶＦＢの大きさによって負荷が軽負荷であると判断したときスイッチング素子Ｑ１のスイッチング周期を長くするように動作周波数が低減される電圧制御発振器１４、および電圧制御発振器１４の動作周波数および電流コンパレータ１７での比較結果に応じた周波数およびパルス幅を有する制御信号を生成してスイッチング素子Ｑ１を駆動するフリップフロップ回路１９を有している。また、電源制御回路１０は、信号反転回路２３およびレベルシフト回路２４も有している。これらは、図１３に示すものと同じであるので、詳細な説明は省略する。補正回路２としての抵抗Ｒ０は、電源制御回路１０の出力端子ＯＵＴと電流検出用の信号入力端子ＩＳとの間に接続されている。
【００５４】
なお、図１のスイッチング電源装置は、図１３に示すものと同様に、マイナス検出方式のスイッチング電源装置となっている。一方、図１３に示すスイッチング電源装置とは、電流検出手段であるセンス抵抗Ｒｓから出力される電流検出信号ＶＩＳに対してプラスのオフセット電圧を加えるように補正回路１が接続され、それがスイッチング素子Ｑ１のオン期間のみで作用するように構成されている点が異なっている。その他の構成は、図１３について説明した通りであって、以後、対応する部分には同じ参照番号を付けてそれらの説明を省く。また、図１の電源制御回路１０自体は、従来方式のものと同じ構成の集積回路ＩＣを用いている。
【００５５】
図２に示す実施の形態１のスイッチング電源装置の場合、スイッチング素子Ｑ１のオン期間、すなわち、出力端子ＯＵＴから出力されるスイッチング信号がハイの期間にだけ補正抵抗Ｒ０に電流が流れ、オフ期間には電流が流れない。（厳密に言えば、オフ期間における抵抗Ｒｓと抵抗Ｒ０の接続点の電位は、補助巻線Ｌｂの出力電圧を抵抗Ｒｂ，Ｒａ，Ｒｓで分圧したものになるため、オン期間のものより小さいものの、若干の電流が流れる。）したがって、従来の方式に比べ損失を小さくすることができる。特に、軽負荷時になるほどオン時比率が小さくなるため、補正抵抗Ｒ０に流れる電流による電力損失を一層小さなものとすることができる。
【００５６】
図３は、図２のスイッチング電源装置の電流コンパレータ１７の入力信号の動作波形を示す図である。
同図（Ａ）には、重負荷時における電流検出信号（電圧信号）を示している。この電流検出信号は、スイッチング素子Ｑ１に流れる電流値が大きくなるほどスイッチング電源装置の基準電位（この場合は接地電位）に対して低下する極性の電圧信号であって、これが電流コンパレータ１７の判定基準電圧ＶＦＢ３（図１６で説明した仮想信号ＶＦＢ３と同じもの）に達すると、スイッチング素子Ｑ１をオフさせる。スイッチング素子Ｑ１をオンさせるスイッチング信号が出力されたもののスイッチング素子Ｑ１がまだオンしていない瞬間は、電流検出信号に抵抗Ｒ０による補正がかかって電流検出信号が正の値となるが、スイッチング素子がオンして重負荷に対応する絶対値が大きい電流検出信号が発生すると、補正された電流検出信号ＶＩＳは初期の段階で負の信号となる。
【００５７】
図３（Ｂ）には軽負荷時における電流検出信号を示している。同図（Ａ）と同様に、スイッチング素子Ｑ１がオンした瞬間に電流検出信号に抵抗Ｒ０による補正がかかって電流検出信号ＶＩＳが正の値となる。軽負荷で電流検出信号の絶対値が大きくないため、補正された電流検出信号ＶＩＳが正の期間の割合が相対的に大きくなる。
【００５８】
ここでは、判定基準電圧ＶＦＢ３の絶対値が小さくなるだけでなく、軽負荷時のスイッチング周期Ｔ２は、重負荷時のスイッチング周期Ｔ１と比較して長くなる。
また、スイッチング素子Ｑ１がオフしている期間は抵抗Ｒ０による補正がないため、電流検出信号ＶＩＳは接地電位（０Ｖ）となっている。なお、抵抗Ｒｂの抵抗値が他の抵抗Ｒ０，Ｒａ，Ｒｓより高く、電流値や消費電力に与える影響が他の抵抗より小さいこともあり、説明の簡単化のために、抵抗Ｒｂの効果は無視している（以下の図４、図６においても同様）。また、補正回路１は外付け回路としてではなく、集積回路ＩＣに内蔵されていてもよい。
【００５９】
（実施の形態２）
図４は、補正回路を抵抗およびキャパシタによって構成した実施の形態２のスイッチング電源装置を示すブロック図、図５は、図４のスイッチング電源装置の電流コンパレータ１７の入力信号の動作波形を示す図である。
【００６０】
ここでは、補正回路３が抵抗Ｒ０とコンデンサＣ０の直列回路によって構成されている。この場合、抵抗Ｒ０とコンデンサＣ０で決まる時定数は、電源制御回路１０に設定されたスイッチング周期Ｔ１よりも短くしておく。
【００６１】
図５（Ａ）には、重負荷時における電流検出信号（電圧信号）、同図（Ｂ）には軽負荷時における電流検出信号を示している。スイッチング素子Ｑ１がオンする際、スイッチング信号がロウからハイへと変化し、補正回路３のコンデンサＣ０と抵抗Ｒ０を通して電流が流れ、電流検出信号にオフセットが発生する。その後、コンデンサＣ０の充電が終って、補正回路３には電流が流れなくなる。このように、補正回路３にはコンデンサＣ０の充電電流しか流れないことによって（見方を変えれば、補正回路３が微分回路もしくはハイパスフィルタを構成していることによって）、制御信号のオン期間に発生する補正回路３での電力損失をさらに小さくすることができる。
【００６２】
なお、過電流検出は、補正回路３によって補正された電流検出信号ＶＩＳを過電流保護（ＯＬＰ）の判定基準となる基準電圧（判定基準電圧Ｖｔｈ）と比較することによって行われるが、補正回路３の補正期間Ｔｃは、スイッチング素子Ｑ１のターンオン直後に補正回路３が微分回路として動作する一定期間だけであるから、過電流制限作用には影響しない。
【００６３】
（実施の形態３）
図６は、図１における補正回路をキャパシタによって構成した実施の形態３のスイッチング電源装置を示すブロック図である。
【００６４】
補正回路４のようにコンデンサＣ０のみで構成された場合は、その動作は抵抗Ｒ０とコンデンサＣ０を直列接続した補正回路３とほぼ等しい。実際の補正回路４において、抵抗分として回路上の寄生的な抵抗分や、センス抵抗Ｒｓ、あるいは直列に接続された抵抗Ｒａ，Ｒｂなどが等価的に同じ作用を行うからである。
【００６５】
以上に説明した実施の形態２、および実施の形態３のスイッチング電源装置では、過電流が問題となるような重負荷時にはオン時間が長くなるため、図４、あるいは図６に示すような補正回路３，４のように、コンデンサＣ０を含む構成であれば、その時定数をオン時間より短いものにすることにより、電流検出信号が判定基準電圧Ｖｔｈに達する前に補正回路３，４の影響をなくすることができる。これにより、過電流の検出レベルに関しては、補正回路３，４の影響を考える必要がなくなり、抵抗Ｒｓ，Ｒａ，Ｒｂだけで考えればよいことになるから、回路定数の調整が簡単になる。ただし、実施の形態１のように、抵抗Ｒ０だけで構成された補正回路２（図２）の場合は別である。
【００６６】
（実施の形態４）
図７は、補正回路を抵抗、キャパシタおよびツェナーダイオードによって構成した実施の形態４のスイッチング電源装置を示すブロック図である。
【００６７】
ここでは、補正回路５は抵抗Ｒ０とコンデンサＣ０とツェナーダイオードＺＤ０によって構成されている。この場合、抵抗Ｒ０とコンデンサＣ０で決まる時定数は、電源制御回路１０に設定されたスイッチング周期Ｔ１と同程度、あるいはＴ１以下の長さに設定することが望ましいが、スイッチング周期Ｔ１より長くても良い。また、ツェナーダイオードＺＤ０のツェナー電圧ＶＺＤは、出力端子ＯＵＴから出力される駆動信号Ｑ１のハイレベルよりも低く設定しておく。
【００６８】
図８は、図７のスイッチング電源装置各部の動作波形を示す図である。
同図（Ａ）に示すように、スイッチング素子Ｑ１がオンする際、電源制御回路１０の出力端子ＯＵＴからのスイッチング信号の電圧はロウからハイへと変化する（時刻ｔ１）。すると、前述した補正回路３（図４参照）の場合と同様に、補正回路５のコンデンサＣ０には抵抗Ｒ０を通して電流ＩＣ０が流れ、この電流ＩＣ０が抵抗Ｒｓ，Ｒａ，Ｒｂからなる直列回路の途中から注入されることにより、電流検出信号ＶＩＳにオフセットが発生する。その後、コンデンサＣ０は充電されて、図７のＡ点の電圧が上昇していく（図８（Ｂ）参照）。
【００６９】
その後、Ａ点の電圧がツェナーダイオードＺＤ０のツェナー電圧ＶＺＤに達すると、抵抗Ｒ０に流れる電流がコンデンサＣ０からツェナーダイオードＺＤ０へ移り、図８（Ｃ）に示すように、コンデンサＣ０には流れなくなる。この結果、図８（Ｄ）に示すように、抵抗Ｒ０を流れる電流がツェナーダイオードＺＤ０に移る時刻ｔ２以降には、補正回路５によって電流検出信号ＶＩＳに発生していたオフセットが発生しなくなる。
【００７０】
このように実施の形態４では、ツェナーダイオードＺＤ０のツェナー電圧ＶＺＤを調整することで、補正回路５によって電流検出信号ＶＩＳにオフセットが発生する時間を任意に調整することができる。したがって、抵抗Ｒ０とコンデンサＣ０で決まる時定数がスイチング周期Ｔ１よりも長くなるように選択されていても、ツェナー電圧ＶＺＤを適当に選ぶことによって、補正回路５によるオフセットが発生する期間をスイッチング素子Ｑ１のターンオン直後に設定でき、これにより過電流制限作用には影響しない。このため、図４に示す補正回路３に較べて、抵抗Ｒ０とコンデンサＣ０がより広い抵抗値あるいは容量値の範囲から選択可能となり、調整がより容易になる。
【図面の簡単な説明】
【００７１】
【図１】本発明に係るスイッチング電源装置の一例を示すブロック図である。
【図２】補正回路を抵抗によって構成した実施の形態１のスイッチング電源装置を示すブロック図である。
【図３】図２のスイッチング電源装置の電流コンパレータの入力信号の動作波形を示す図である。
【図４】補正回路を抵抗およびキャパシタによって構成した実施の形態２のスイッチング電源装置を示すブロック図である。
【図５】図４のスイッチング電源装置の電流コンパレータの入力信号の動作波形を示す図である。
【図６】補正回路をキャパシタによって構成した実施の形態３のスイッチング電源装置を示すブロック図である。
【図７】補正回路を抵抗、キャパシタおよびツェナーダイオードによって構成した実施の形態４のスイッチング電源装置を示すブロック図である。
【図８】図７のスイッチング電源装置の各部の動作波形を示す図である。
【図９】特許文献１に開示されている擬似共振型のスイッチング電源の制御回路を示すブロック図である。
【図１０】従来のプラス検出方式のスイッチング電源装置の一例を示すブロック図である。
【図１１】異なる入力電圧に対応する一次側電流波形を示す図である。
【図１２】図１０のスイッチング電源装置における過電流制限動作時のインダクタ電流の変化を示す図である。
【図１３】従来のマイナス検出方式のスイッチング電源装置の一例を示すブロック図である。
【図１４】図１３に示すスイッチング電源装置の信号反転回路の構成を示す図である。
【図１５】図１３に示すスイッチング電源装置のレベルシフト回路の構成を示す図である。
【図１６】スイッチング電源装置における電流検出信号ＶＩＳの補正動作を説明する信号波形図である。
【符号の説明】
【００７２】
１〜５  補正回路
１０  電源制御回路
１４  電圧制御発振器
１７  電流コンパレータ
１９  フリップフロップ回路
２５  フィードバック回路
Ｃ０  コンデンサ
Ｑ１  スイッチング素子
Ｒ０，Ｒａ，Ｒｂ  抵抗
Ｒｃ  補正抵抗
Ｒｓ  センス抵抗
Ｔ１  トランス
ＶIN  入力電源
ＺＤ０  ツェナーダイオード
【図１】
0005167929.tif 000002
【図２】
0005167929.tif 000003
【図３】
0005167929.tif 000004
【図４】
0005167929.tif 000005
【図５】
0005167929.tif 000006
【図６】
0005167929.tif 000007
【図７】
0005167929.tif 000008
【図８】
0005167929.tif 000009
【図９】
0005167929.tif 000010
【図１０】
0005167929.tif 000011
【図１１】
0005167929.tif 000012
【図１２】
0005167929.tif 000013
【図１３】
0005167929.tif 000014
【図１４】
0005167929.tif 000015
【図１５】
0005167929.tif 000016
【図１６】
0005167929.tif 000017