(57)【特許請求の範囲】
【請求項１】
受光面全体に対して光束を通過させる第１開口部が設けられた撮像用画素と、所定の配列パターンで配置され、前記第１開口部の開口面積よりも小さい開口面積を有し、遮光により受光面の一部分に対してのみ光束を通過させる第２開口部が設けられた焦点検出用画素とが２次元に配列された光電変換部と、
前記画素の行を選択する垂直走査回路と、
前記垂直走査回路によって選択された行の各画素から出力される信号を読み出す読み出し回路と、
前記読み出し回路によって読み出された各信号のうち、いずれかの信号を前記画素の列に対応付けて選択し、選択した信号を前記読み出し回路から出力させる水平走査回路とを備えた固体撮像装置であって、
前記画素のうち予め設定された焦点検出領域に対応する画素は、焦点検出に用いるための信号を出力する前記焦点検出用画素を含み、
前記垂直走査回路は、前記焦点検出領域に対応する前記焦点検出用画素の行を優先して選択可能であり、
前記水平走査回路は、前記焦点検出領域に対応する前記焦点検出用画素の列に対応する信号を優先して選択可能であることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記読み出し回路として、前記垂直走査回路によって選択された行の各画素から出力される信号を互いに異なる前記画素の列についてそれぞれ読み出す第１の読み出し回路と第２の読み出し回路とを有し、
前記水平走査回路は、前記第１の読み出し回路および前記第２の読み出し回路に対して、前記画素の異なる列に対応する信号をそれぞれ選択して出力させることを特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
一対の前記焦点検出領域が前記画素の行方向に並べて設定されており、
前記第１の読み出し回路は、前記垂直走査回路によって選択された行の各画素から出力される信号を、一対の前記焦点検出領域のうち一方に対応する画素を含む前記画素の列について読み出し、
前記第２の読み出し回路は、前記垂直走査回路によって選択された行の各画素から出力される信号を、一対の前記焦点検出領域のうち他方に対応する画素を含む前記画素の列について読み出し、
前記水平走査回路は、一対の前記焦点検出領域にそれぞれ対応する前記画素の二列に対応する二つの信号を同時に選択し、選択した信号を前記第１の読み出し回路と前記第２の読み出し回路からそれぞれ出力させることを特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記光電変換部には、前記焦点検出領域に対応して、前記焦点検出用画素と、撮像に用いるための信号を出力する撮像用画素とが所定の配列パターンで配列されており、
一対の前記焦点検出領域の各々における前記焦点検出用画素と前記撮像用画素との配列が反転するように前記配列パターンが構成され、
前記水平走査回路は、前記配列が反転された前記画素の二列に対応する二つの信号を同時に選択することを特徴とする固体撮像装置。
【請求項５】
請求項２〜４のいずれか一項に記載の固体撮像装置において、
前記画素の行方向に等分な位置で前記焦点検出領域を二つの領域に分割し、
前記第１の読み出し回路は、前記垂直走査回路によって選択された行の各画素から出力される信号を、前記二つの領域のうち一方に対応する画素を含む前記画素の列について読み出し、
前記第２の読み出し回路は、前記垂直走査回路によって選択された行の各画素から出力
される信号を、前記二つの領域のうち他方に対応する画素を含む前記画素の列について読み出し、
前記水平走査回路は、前記二つの領域にそれぞれ対応する前記画素の二列に対応する二つの信号を同時に選択し、選択した信号を前記第１の読み出し回路と前記第２の読み出し回路からそれぞれ出力させることを特徴とする固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記光電変換部には、前記焦点検出領域に対応して、前記焦点検出用画素と、撮像に用いるための信号を出力する撮像用画素とが所定の配列パターンで配列されており、
前記二つの領域の各々における前記焦点検出用画素と前記撮像用画素との配列が反転するように前記配列パターンが構成され、
前記水平走査回路は、前記配列が反転された前記画素の二列に対応する二つの信号を同時に選択することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部分読み出しが可能な固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラが広く一般に普及している。これらのカメラには、ＣＣＤ型やＣＭＯＳ型の固体撮像装置が使用されている。これらの固体撮像装置には、入射光の光量に応じて信号電荷を生成する画素がマトリクス状に複数配置されている。各画素において生成された信号電荷、又は、信号電荷に応じた電気信号は、タイミングジェネレータの指示の下に走査回路から出力される駆動信号に従って、ＣＣＤや信号線を介して外部に出力される。
【０００３】
上記のような固体撮像装置において、予め設定された焦点検出領域に対応して焦点検出用画素が配置され、この焦点検出用画素から出力される信号に基づいて、撮影レンズの異なる位置を通過した光束による一対の像のずれ量を検出することにより、瞳分割位相差方式の焦点検出を行うことができるようにしたものが知られている（特許文献１参照）。
【０００４】
【特許文献１】特開２０００−１５６８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される固体撮像装置は、焦点検出領域に対応する画素からの信号を優先して出力することができないため、焦点検出のみを行いたいときであっても、他の画素からの出力も合わせて読み出す必要がある。したがって、高速に焦点検出を行うことができないという問題がある。
【課題を解決するための手段】
【０００６】
受光面全体に対して光束を通過させる第１開口部が設けられた撮像用画素と、所定の配列パターンで配置され、第１開口部の開口面積よりも小さい開口面積を有し、遮光により受光面の一部分に対してのみ光束を通過させる第２開口部が設けられた焦点検出用画素とが２次元に配列された光電変換部と、画素の行を選択する垂直走査回路と、垂直走査回路によって選択された行の各画素から出力される信号を読み出す読み出し回路と、読み出し回路によって読み出された各信号のうち、いずれかの信号を画素の列に対応付けて選択し、選択した信号を読み出し回路から出力させる水平走査回路とを備えた固体撮像装置であって、画素のうち予め設定された焦点検出領域に対応する画素は、焦点検出に用いるための信号を出力する焦点検出用画素を含み、垂直走査回路は、焦点検出領域に対応する焦点検出用画素の行を優先して選択可能であり、水平走査回路は、焦点検出領域に対応する焦点検出用画素の列に対応する信号を優先して選択可能であることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、焦点検出領域に対応する画素からの信号を優先して出力することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明による固体撮像装置について、図面を参照して説明する。
【０００９】
−第１の実施の形態−
図１は、本発明の第１の実施の形態による固体撮像装置を示す概略構成図である。図２は、図１中の画素１１を示す回路図である。図３は、図１中の垂直駆動回路１６を示す回路図である。図４は、図１中の読み出し回路１９を示す回路図である。図５は、図１中の垂直シフトレジスタ回路１４を示す回路図である。
【００１０】
本実施の形態による固体撮像装置は、デジタルカメラ等に搭載され、撮影レンズからの入射光束によって結像される被写体像を撮像するために用いられる。さらに、オートフォーカス時には、予め設定された焦点検出領域に対応する部分に配列された焦点検出用画素により、撮影レンズの異なる位置を通過した光束による一対の像のずれ量を検出して、瞳分割方式の位相差検出を行う。
【００１１】
本実施の形態による固体撮像装置は、図１に示すように、ＣＭＯＳ型のイメージセンサ２と、タイミングジェネレータ３と、制御回路４とを備えている。タイミングジェネレータ３は、後述するように、イメージセンサ２の各部に駆動パルス等を供給する。また、制御回路４は、後述するように、垂直シフトレジスタ回路１４及び水平シフトレジスタ回路１８に制御信号ＣＯＮＶ１〜ＣＯＮＶｊ，ＣＯＮＨ１〜ＣＯＮＨｋを供給する。
【００１２】
イメージセンサ２は、図１に示すように、複数の画素１１がｎ行ｍ列に２次元マトリクス状に配列された光電変換部１０と、垂直走査回路を構成している垂直シフトレジスタ回路１４及び垂直駆動回路１６と、水平走査回路を構成している水平シフトレジスタ回路１８と、読み出し回路１９とを備えている。
【００１３】
光電変換部１０の各画素１１は、入射光を光電変換して入射光に応じた信号を生成する。なお、光電変換部１０には、画素１１として、後述するように、被写体像を撮像するための信号を出力する通常の撮像用画素と、オートフォーカス時の焦点検出に用いるための信号を出力する焦点検出用画素とがある。
【００１４】
本実施の形態では、各画素１１は、図２に示すように、選択トランジスタＴａと、ソースフォロアの増幅トランジスタＴｂと、リセットトランジスタＴｃと、転送トランジスタＴｄと、フォトダイオードＰＤとから構成されている。これらのトランジスタＴａ〜Ｔｄは、ＮチャネルＭＯＳトランジスタであるものとする。よって、トランジスタＴａ，Ｔｃ，Ｔｄは、そのゲートがＨレベルとなると、オンする。なお、図２において、Ｖｃｃは電源である。
【００１５】
本実施の形態では、各画素１１は、当該画素が撮像用画素及び焦点検出用画素のいずれであっても、図２に示す回路構成を有している。なお、撮像用画素では、フォトダイオードＰＤによる受光面の全体に対して、光束を通過させるための開口部が設けられている。これに対して、焦点検出用画素では後述するように、フォトダイオードＰＤによる受光面の一部分に対してのみ開口部が設けられており、それ以外の部分は遮光されている。
【００１６】
図１及び図２に示すように、画素１１の選択トランジスタＴａのゲートは、行毎に選択線２０に共通に接続されている。画素１１のリセットトランジスタＴｃのゲートは、行毎にリセット線２１に共通に接続されている。画素１１の転送トランジスタＴｄのゲートは、行毎に転送線２２に共通に接続されている。画素１１の増幅トランジスタＴｂのソースは、列毎に垂直信号線３２−１〜３２−ｍに共通に接続されている。図１に示すように、垂直信号線３２−１〜３２−ｍには、ソースフォロワ読み出し用定電流源３３−１〜３３−ｍが接続されている。なお、図２に示す画素１１は、ｎ行目でかつ１列目の画素１１を示している。
【００１７】
画素１１の各行の選択線２０には選択パルスφｓｅｌ１〜φｓｅｌｎが、画素１１の各行のリセット線２１にはリセットパルスφｒｓｔ１〜φｒｓｔｎが、画素１１の各行の転送線２２には転送パルスφｔｘ１〜φｔｘｎが、それぞれ画素行駆動パルスとして、垂直駆動回路１６から供給される。画素行駆動パルスが供給された行の各画素１１は、対応する垂直信号線３２−１〜３２−ｍへの信号読み出し動作を行う。
【００１８】
垂直シフトレジスタ回路１４は、タイミングジェネレータ３から垂直スタートパルスφＳＴＶ及び２相のクロック信号φＶ１、φＶ２を駆動パルスとして受け取るとともに、制御回路４から制御信号ＣＯＮＶ１〜ＣＯＮＶｊを受け取り、これらに従って、行を選択する期間及びタイミングをＨレベルによって規定する信号として、画素１１の行毎に、垂直シフトパルスφＳＶ１〜φＳＶｎを出力する。垂直シフトレジスタ回路１４の構成については、後に詳述する。
【００１９】
垂直駆動回路１６は、図３に示すように、画素１１の行毎に設けられた単位回路６０で構成されている。各単位回路６０は、アンドゲート６１と、レベルシフト回路６２と、ナンドゲート６３と、アンドゲート６４とから構成されている。各単位回路６０は、前述した選択パルスφｓｅｌ１〜φｓｅｌｎの元になる選択パルスφＳＥＬ、前述したリセットパルスφｒｓｔ１〜φｒｓｔｎの元になるリセットパルスφＲＳＴ、及び、転送パルスφｔｘ１〜φｔｘｎの元になる転送パルスφＴＸを、駆動パルスとしてタイミングジェネレータ３から受ける。
【００２０】
各単位回路６０は、アンドゲート６１によって、垂直シフトレジスタ回路１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスと転送パルスφＴＸとのアンドを取って、その出力のレベルをレベルシフト回路６２で必要なレベルに変えることで、その行の画素行駆動パルスを構成する転送パルス（例えば、その行が２行目ならば、φｔｘ２）を作成し、これをその行の転送線２２に供給する。また、各単位回路６０は、ナンドゲート６３によって、垂直シフトレジスタ回路１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスとリセットパルスφＲＳＴとのナンドを取ることで、その行の画素行駆動パルスを構成するリセットパルス（例えば、その行が２行目ならば、φｒｓｔ２）を作成し、これをその行のリセット線２１に供給する。また、各単位回路６０は、アンドゲート６４によって、垂直シフトレジスタ回路１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスと選択パルスφＳＥＬとのアンドを取ることで、その行の画素行駆動パルスを構成する選択パルス（例えば、その行が２行目ならば、φｓｅｌ２）を作成し、これをその行の選択線２０に供給する。
【００２１】
水平シフトレジスタ回路１８は、タイミングジェネレータ３から水平スタートパルスφＳＴＨ及び２相のクロック信号φＨ１、φＨ２を駆動パルスとして受け取るとともに、制御回路４から制御信号ＣＯＮＨ１〜ＣＯＮＨｋを受け取り、これらに従って、列を選択する期間及びタイミングを規定する信号として、水平シフトパルスφＳＨ１〜φＳＨｍを出力する。
【００２２】
読み出し回路１９は、例えば特開平８−２９３５９１号公報の図５に開示された固体撮像装置で採用されている読み出し回路と同一である。簡単に説明すると、読み出し回路１９は、図４に示すように、信号出力線３８、暗出力線３９、出力アンプ３８ａ，３９ａ、光信号用クロックライン４１ａ、暗出力用クロックライン４２ａ、水平読出し選択用ＭＯＳトランジスタＴＨＳ１，ＴＨＳ２，ＴＨＳ３，ＴＨＤ１，ＴＨＤ２，ＴＨＤ３、暗光信号転送用ＭＯＳトランジスタＴＳ１，ＴＳ２，ＴＳ３、暗出力転送用ＭＯＳトランジスタＴＤ１，ＴＤ２，ＴＤ３、光信号出力蓄積用コンデンサＣＳ１，ＣＳ２，ＣＳ３、暗出力蓄積用コンデンサＣＤ１，ＣＤ２，ＣＤ３などを有している。ＣＨＳ，ＣＨＤ，は、それぞれ信号出力線３８，暗出力線３９の寄生容量を示している。読み出し回路１９は、タイミングジェネレータ３から供給される駆動パルスφＲＨ，φＴＳ，φＴＤに従って作動する。
【００２３】
ここで、垂直シフトレジスタ回路１４の構成について、図５を参照して詳述する。説明の便宜上、図５では、画素１１の行数ｎが９であるものとしているが、これに限定されるものではないことは言うまでもない。
【００２４】
本実施の形態では、垂直シフトレジスタ回路１４は、縦続接続されたｎ段（図５では、９段）の単位回路７０を備えている。各段の単位回路７０の出力が、画素１１の行毎の垂直シフトパルスφＳＶ１〜φＳＶｎである。例えば、２段目の単位回路７０の出力は、画素１１の２行目の垂直シフトパルスφＳＶ２である。
【００２５】
各段の単位回路７０は、クロック信号φＶ１，φＶ２に従うシフト動作によって、当該単位回路７０に対する入力信号に対応する信号を当該単位回路からの出力信号として伝達する第１の動作モードと、クロック信号φＶ１，φＶ２とは無関係に直ちに、当該単位回路７０に対する入力信号に対応する信号を当該単位回路７０からの出力信号として伝達する第２の動作モードとを、選択的に行い得るように構成されている。
【００２６】
本実施の形態では、各段の単位回路７０は、図５に示すように、前記入力信号が入力される入力部ａと、前記出力信号が出力される出力部ｆと、一方の相のクロック信号φＶ１が入力されるクロック入力部ｂと、他方の相のクロック信号φＶ２が入力されるクロック入力部ｃと、クロック信号φＶ１の反転信号が入力されるクロック入力部ｄと、クロック信号φＶ２の反転信号が入力されるクロック入力部ｅとを有している。
【００２７】
単位回路７０の構成の一例を図６に示している。図６に示す例では、単位回路７０は、クロックドインバータを使用したダイナミック型のＤ型フリップフロップとして構成され、入力部ａから出力部ｆにかけて順次縦続接続されたクロックドインバータ７１，７２で構成されている。図６中のＣ１，Ｃ２は寄生容量である。
【００２８】
図７は、図６に示す単位回路７０の構成の更に具体的な構成を示す回路図である。図７において、図６中の要素と同一又は対応する要素には同一符号を付している。本例では、クロックドインバータ７１は、図７に示すように、電源Ｖｃｃと接地との間に直列接続されたＰチャネルＭＯＳＦＥＴＱ１，Ｑ２及びＮチャネルＭＯＳＦＥＴＱ３，Ｑ４で構成されている。同様に、クロックドインバータ７２は、電源Ｖｃｃと接地との間に直列接続されたＰチャネルＭＯＳＦＥＴＱ５，Ｑ６及びＮチャネルＭＯＳＦＥＴＱ７，Ｑ８で構成されている。Ｑ４，Ｑ８，Ｑ１，Ｑ５の各ゲートがクロック入力部ｂ，ｃ，ｄ，ｅにそれぞれ接続され、Ｑ２，Ｑ３のゲートが共通して入力部ａに接続され、Ｑ６，Ｑ７のゲートが共通してＱ２，Ｑ３との間の接続中点に接続され、Ｑ６，Ｑ７との間の接続中点が出力部ｆに接続されている。
【００２９】
図６及び図７に示す例では、クロック入力部ｂ，ｄに一方の相のクロック信号φＶ１及びその反転信号をそれぞれ入力させるとともに、クロック入力部ｃ，ｅに他方の相のクロック信号φＶ２及びその反転信号をそれぞれ入力させると、単位回路７０は、クロック信号φＶ１，φＶ２に従うシフト動作によって、当該単位回路７０に対する入力信号（入力部ａに入力する信号）に対応する信号を当該単位回路からの出力信号（出力部ｆから出力する信号）として伝達する第１の動作モードを行うことになる。一方、クロック入力部ｂ，ｃをＨレベルにするとともにクロック入力部ｄ，ｅをＬレベルにすると、単位回路７０は、クロックドインバータ７１，７２がそれぞれ単なるインバータとして作動して、クロック信号φＶ１，φＶ２とは無関係に直ちに、当該単位回路７０に対する入力信号（入力部ａに入力する信号）に対応する信号を当該単位回路７０からの出力信号（出力部ｆから出力する信号）として伝達する第２の動作モードを行うことになる。
【００３０】
単位回路７０の構成の他の各例を図８乃至図１０にそれぞれ示している。図８に示す例では、単位回路７０は、トランスミッションゲートを使用したダイナミック型のＤ型フリップフロップとして構成され、入力部ａから出力部ｆにかけて順次縦続接続されたトランスミッションゲート７３、インバータ７４、トランスミッションゲート７５及びインバータ７６で構成されている。図８中のＣ３，Ｃ４は寄生容量である。
【００３１】
図９に示す例では、単位回路７０は、クロックドインバータを使用したスタティック型のＤ型フリップフロップとして構成され、入力部ａから出力部ｆにかけて順次縦続接続されたクロックドインバータ７７、インバータ７８、クロックドインバータ７９及びインバータ８０と、インバータ７８に逆並列接続されたクロックドインバータ８１と、インバータ８０に逆並列接続されたクロックドインバータ８２で構成されている。
【００３２】
図１０に示す例では、単位回路７０は、トランスミッションゲートを使用したスタティック型のＤ型フリップフロップとして構成され、入力部ａから出力部ｆにかけて順次縦続接続されたトランスミッションゲート８３、インバータ８４、トランスミッションゲート８５及びインバータ８６と、インバータ８７及びトランスミッションゲート８８の直列回路からなる第１の帰還回路であってインバータ８４に並列接続された第１の帰還回路と、インバータ８９及びトランスミッションゲート９０の直列回路からなる第２の帰還回路であってインバータ８６に並列接続された第２の帰還回路とから構成されている。
【００３３】
なお、各段の単位回路７０は、全て同じ構成の回路であってもよいし、一部の単位回路７０が他の単位回路７０と異なる構成の回路であってもよい。例えば、全ての単位回路７０を図６及び図７に示す構成の回路で構成してもよいし、一部の単位回路７０を図６及び図７に示す構成の回路で構成するとともに他の単位回路７０を図８に示す構成の回路で構成してもよい。
【００３４】
本実施の形態では、図５に示すように、垂直シフトレジスタ回路１４において、９段の単位回路７０が、複数のブロックＢＶ１〜ＢＶｊに分けられている。図５では、そのブロックの数ｊを３としているが、これに限定されるものではない。また、図５に示す例では、いずれのブロックＢＶ１〜ＢＶｊも３段の単位回路７０からなるが、各ブロックに属する単位回路７０の数は１段以上の任意の数でよいし、ブロック毎に当該ブロックに属する単位回路７０の数が異なっていてもよい。
【００３５】
本実施の形態では、垂直シフトレジスタ回路１４は、図５に示すように、全てのブロックＢＶ１〜ＢＶｊの各々に関して、当該ブロックの各段の単位回路７０が行う動作モードを、他のブロックから独立して、制御信号ＣＯＮＶ１〜ＣＯＮＶｊに応じて前記第１及び第２の動作モードのいずれかに切り替えて設定する切替設定部を、備えている。
【００３６】
本実施の形態では、この切替設定部は、ブロックＢＶ１〜ＢＶｊに対して１対１に設けられた個別切替設定部Ｓ１〜Ｓｊで構成されている。各個別切替設定部Ｓ１〜Ｓｊは、図５に示すように、オアゲート９１，９２及びノットゲート９３，９４で構成されている。これにより、各個別切替設定部Ｓ１〜Ｓｊは、対応するブロックの各段の単位回路７０を第１のモードに設定することをＬレベルで示すとともに第２のモードに設定することをＨレベルで示す制御信号（制御回路４からの制御信号ＣＯＮＶ１〜ＣＯＮＶｊのうちの対応する制御信号）を受け、この制御信号がＬレベルの場合に、対応するブロックの各段の単位回路７０のクロック入力部ｂ，ｄに一方の相のクロック信号φＶ１及びその反転信号をそれぞれ入力させるとともに、対応するブロックの各段の単位回路７０のクロック入力部ｃ，ｅに他方の相のクロック信号φＶ２及びその反転信号をそれぞれ入力させ、前記制御信号がＨレベルの場合に、クロック信号φＶ１，φＶ２と無関係に、クロック入力部ｂ，ｃをＨレベルにするとともにクロック入力部ｄ，ｅをＬレベルにするようになっている。
【００３７】
なお、図５において、ノットゲート９３，９４は、各ブロックＢＶ１〜ＢＶｊに１組ずつ配置する構成となっている。しかし、この構成に限定される訳ではない。単位回路７０については、ｂ入力の反転信号をｄに接続し、ｃ入力の反転信号をｅに接続する規則になっている。そのため、例えば単位回路７０それぞれについて、ノットゲート９３，９４を１組ずつ配置する構成としても良い。この場合、必要なノットゲート数は増加するが、ノットゲート１つ当たりの駆動負荷は小さくて済むので、サイズも小さくて良い。図５の回路の様に、各ブロックごとにノットゲート９３，９４を１組ずつ（但し、多数の単位回路７０を駆動する必要があるので、大サイズで駆動能力の高いノットゲートが必要）配置するか、単位回路７０それぞれに対して小さなサイズのノットゲート９３，９４を配置するかは、レイアウトの都合により任意に選んで良い。
【００３８】
水平シフトレジスタ回路１８の構成については図面に示していないが、水平シフトレジスタ回路１８は、垂直シフトレジスタ回路１４と同様に構成されている。水平シフトレジスタ回路１８の構成については、垂直シフトレジスタ回路１４に関する図５及びその説明において、垂直シフトレジスタ回路１４を水平シフトレジスタ回路１８と、垂直スタートパルスφＳＴＶを水平スタートパルスφＳＴＨと、クロック信号φＶ１、φＶ２をクロック信号φＨ１、φＨ２と、垂直シフトパルスφＳＶ１〜φＳＶｎを水平シフトパルスφＳＨ１〜φＳＨｍと、ｎ段をｍ段と、ブロック数ｊをブロック数ｋ、ブロックＢＶ１〜ＢＶｊをブロックＢＨ１〜ＢＨｋ（図示せず）と、制御信号ＣＯＮＶ１〜ＣＯＮＶｊを制御信号ＣＯＮＨ１〜ＣＯＮＨｋと、それぞれ読み替えられたい。
【００３９】
次に、本実施の形態による固体撮像装置の動作例について、垂直シフトレジスタ回路１４の動作を中心にして説明する。
【００４０】
図１１は、通常の全画素読み出し時において垂直シフトレジスタ回路１４に入出力される各信号を示すタイミングチャートである。
【００４１】
図１１は、垂直シフトレジスタ回路１４の構成が図５に示す段数（ｎ＝９）及びブロック数（ｊ＝３）であることを前提にしている。また、図１１では、スタートパルスφＳＴＶは、クロック信号φＶ１の立ち下がりで確定し、垂直シフトパルスφＳＶ１〜φＳＶｎはクロック信号φＶ２の立ち上がりで確定するものとしている。この点は、後述する図１２及び図１３についても同様である。
【００４２】
通常の全画素読み出し時においては、図１１に示すように、全ての制御信号ＣＯＮＶ１〜ＣＯＮＶｊがＬレベルにされる。その結果、垂直シフトレジスタ回路１４の全てのブロックＢＶ１〜ＢＶｊの各段の単位回路７０がクロック信号φＶ１，φＶ２に従うシフト動作による第１の動作モードを行い、垂直シフトパルスφＳＶ１〜φＳＶｎが順次、行選択を示すＨレベルとなる。また、通常の全画素読み出し時においては、同様に、全ての制御信号ＣＯＮＨ１〜ＣＯＮＨｊがＬレベルにされる。その結果、水平シフトレジスタ回路１８の全てのブロックＢＨ１〜ＢＨｋの各段の単位回路７０がクロック信号φＨ１，φＨ２に従うシフト動作による第１の動作モードを行い、水平シフトパルスφＳＨ１〜φＳＨｎが順次、列選択を示すＨレベルとなる。なお、図面には示していないが、タイミングジェネレータ３からの各パルスは従来の固体撮像装置と同様のタイミングで供給される。この点は、全画素読み出し時のみならず部分読み出し時においても同様である。
【００４３】
したがって、通常の全画素読み出し時には、順次全画素１１の読み出しが行われる。
【００４４】
図１２は、部分読み出し時において垂直シフトレジスタ回路１４に入出力される各信号の一例を示すタイミングチャートである。
【００４５】
部分読み出し時においては、例えば、図１２に示すように、垂直シフトレジスタ回路１４のブロックＢＶ１〜ＢＶｊのうちの読み飛ばしを行う画素範囲に対応するブロックの制御信号（制御信号ＣＯＮＶ１〜ＣＯＮＶｊのうちの対応する制御信号）をＨレベルにするとともに、読み出しを行う画素範囲に対応するブロックの制御信号（制御信号ＣＯＮＶ１〜ＣＯＮＶｊのうちの対応する制御信号）をＬレベルとする。図１２は、読み飛ばしを行う画素範囲が４行目〜６行目である例を示している。よって、図１２では、４行目〜６行目に対応する２番目のブロックＢＶ２の制御信号ＣＯＮＶ２をＨレベルとし、他の行に対応するブロックＢＶ１，ＢＶ３の制御信号ＣＯＮＶ１，ＣＯＮＶ３をＬレベルとしている。その結果、図１２に示すように、垂直シフトレジスタ回路１４の１番目及び３番目のブロックＢＶ１，ＢＶ３の各段の単位回路７０が前記第１の動作モードを行う一方、２番目のブロックＢＶ２の各段の単位回路７０が前記第２の動作モードを行うため、１番目のブロックＢＶ１の最後の段の垂直シフトパルスφＳＶ３から３番目のブロックＢＶ３の最初の段の垂直シフトパルスφＳＶ７へ飛び越す飛び越し動作が行われる。
【００４６】
また、部分読み出し時においては、水平シフトレジスタ回路１８のブロックＢＨ１〜ＢＨｋ（図示せず）のうちの読み飛ばしを行う画素範囲に対応するブロックの制御信号（制御信号ＣＯＮＨ１〜ＣＯＮＨｋのうちの対応する制御信号）をＨレベルにするとともに、読み出しを行う画素範囲に対応するブロックの制御信号（制御信号ＣＯＮＨ１〜ＣＯＮＨｋのうちの対応する制御信号）をＬレベルとする。その結果、読み飛ばしを行う画素範囲に対応する水平シフトレジスタ回路１８のブロックの各段の単位回路７０が前記第１の動作モードを行う一方、他のブロックの各段の単位回路７０が前記第２の動作モードを行うため、垂直シフトレジスタ回路１４の場合と同様の飛び越し動作が行われる。
【００４７】
このようにして、クロック信号φＶ１，φＶ２及びクロック信号φＨ１，φＨ２の周波数を全画素読み出し時と同じにしたまま、読み出さない画素についての飛び越し走査が行われ、全ての画素のうちの一部の画素についてのみ読み出しが行われる。
【００４８】
ところで、図１２に示すように、部分読み出し時の全期間に渡って、読み飛ばしを行う画素範囲に対応するブロックＢＶ２の制御信号ＣＯＮＶ２をＨレベルにしてしまうと、対応するブロックＢＶ２の各段の単位回路７０の出力である垂直シフトパルスφＳＶ４〜φＳＶ６も、前段のブロックＢＶ１の最終段の単位回路７０の出力であるシフトパルスφＳＶ３と同時にＨレベルになってしまい、３行目の選択時に４行目〜６行目も同時に選択した状態となってしまう。したがって、図１２に示すように制御信号ＣＯＮＶ２を部分読み出し時の全期間に渡ってＨレベルにしてしまうと、実際には、正常に画素を読み出すことができなくなってしまう。
【００４９】
そこで、これを防ぐために、実際には、読み飛ばしを行う画素範囲に対応するブロックの各段の単位回路７０の出力である垂直シフトパルスが同時にＨレベルとなっても、読み出しを行う画素の読み出しが正常に行われるように、読み飛ばしを行う画素範囲に対応するブロックの制御信号のＨレベルのタイミングが設定される。具体的には、例えば、読み飛ばしを行う画素範囲に対応するブロックの制御信号は、当該読み飛ばしブロックの前側で最も近い読み出しブロックの最終段の単位回路７０に対応する行の画素の読み出し期間はＬレベルとし、その読み出し期間後の期間において当該読み飛ばしブロックの後側で最も近い読み出しブロックの最前段の単位回路７０に信号（Ｈレベル）を伝達するのに必要な期間はＨレベルとして、残りの期間はＨレベル及びＬレベルのいずれかにすればよい。
【００５０】
その例を図１３に示す。図１３では、読み飛ばしを行う画素範囲に対応するブロックＢ
Ｖ２の制御信号ＣＯＮＶ２は、当該読み飛ばしブロックＢＶ２の前側で最も近い読み出しブロックＢＶ１の最終段の単位回路７０に対応する３行目の画素の読み出し期間Ｐの開始時点ｔ１より若干早い時点でＬにされ、ブロックＢＶ１の最終段の単位回路７０に対応する３行目の画素のシフトパルスφＳＶ３の立ち下がり時点と前記期間Ｐの終了時点との間の時点でＨレベルにされ、シフトパルスφＳＶ３の立ち下がり時点から若干遅い時点までＨレベルのままにされている。その他の期間（図１３中のハッチングを付した期間）は、Ｈレベル及びＬレベルのいずれでもよい。
【００５１】
このように制御信号ＣＯＮＶ２のＨレベルのタイミングを設定すれば、読み飛ばしを行う画素範囲に対応するブロックＢＶ２の各段の単位回路７０の出力である垂直シフトパルスφＳＶ４〜φＳＶ６がＨレベルになっても、その時点では、前段のブロックＢＶ１の最終段の単位回路７０に対応する３行目の画素の読み出しが終了しているので、その読み出しに何ら影響を与えることがなく、その読み出しを正常に行うことができる。
【００５２】
以上、垂直シフトレジスタ回路１４の制御信号ＣＯＮＶ１〜ＣＯＮＶｊの実際のタイミングについて説明したが、水平シフトレジスタ回路１８の制御信号ＣＯＮＨ１〜ＣＯＮＨｋの実際のタイミングについても同様である。
【００５３】
ここで、光電変換部１０の各領域と、垂直シフトレジスタ回路１４の単位回路７０のブロック分割方法及び水平シフトレジスタ回路１８の単位回路７０のブロック分割方法との関係の一例を、図１４に示す。
【００５４】
図１４に示す例では、光電変換部１０の画素１１が２次元に配置された領域には、６個の焦点検出領域Ｒ１〜Ｒ６が予め設定されている。この焦点検出領域Ｒ１〜Ｒ６に対応する画素１１は、通常の撮像用の画素に加えて、焦点検出用の画素を含んでいる。一方、焦点検出領域Ｒ１〜Ｒ６以外の領域に対応する画素１１は、焦点検出用の画素を含まず、撮像用の画素のみによって構成されている。
【００５５】
焦点検出領域Ｒ３およびＲ４には、たとえば図１５に示すような配列パターンにより、各画素１１が配列されている。焦点検出領域Ｒ３において、左側の列には焦点検出用画素１１ａと撮像用画素１１ｅが交互に配置されており、右側の列には撮像用画素１１ｅと焦点検出用画素１１ｂが交互に配置されている。
【００５６】
焦点検出用画素１１ａおよび１１ｂには、マイクロレンズ１１０と開口部１１１がそれぞれ設けられている。開口部１１１は、各画素の受光面のうち一部分に対してのみ設けられている。これにより、撮影レンズから入射されてマイクロレンズ１１０により集光された入射光の一部が、開口部１１１を通過して受光面に到達する。なお、開口部１１１が設けられていない部分については遮光され、入射光が受光面に到達しない。
【００５７】
開口部１１１を通過した入射光は、各焦点検出用画素において光電変換され、受光信号として各焦点検出用画素から読み出し回路１９へ出力される。ここで図１５に示すように、焦点検出用画素１１ａと焦点検出用画素１１ｂでは、開口部１１１の位置が上下逆になっている。したがって、それぞれの受光面において、互いに撮影レンズの異なる位置を通過した光束による一対の像が結像される。また、図１５の配列において、左側の列にある各焦点検出用画素１１ａと、右側の列にある各焦点検出用画素１１ｂとでは、ほとんど同一ラインとして近似の像がそれぞれ結像される。
【００５８】
したがって、撮影レンズのピント位置が光電変換部１０の撮像面上に合っている場合は、左側の列にある各焦点検出用画素１１ａにおいて結像される像と、右側の列にある各焦点検出用画素１１ｂにおいて結像される像とがほぼ一致するため、受光信号には位相差が生じない。しかし、ピント位置が撮像面よりも前方にある場合（前ピン）または後方にある場合（後ピン）では、左側の列にある各焦点検出用画素１１ａにおいて結像される像と、右側の列にある各焦点検出用画素１１ｂにおいて結像される像との間にずれが生じる。このとき、前ピンの場合と後ピンの場合とでは、像のずれる方向が逆になる。この像ずれの量および方向を受光信号の位相差として検出することにより、撮影レンズの焦点調節状態が検出される。
【００５９】
一方、焦点検出領域Ｒ４では、上側の行に焦点検出用画素１１ｃと撮像用画素１１ｅが交互に配置されており、下側の列に撮像用画素１１ｅと焦点検出用画素１１ｄが交互に配置されている。焦点検出用画素１１ｃと焦点検出用画素１１ｄでは、開口部１１１の位置が左右逆になっている。これにより、上記で説明したのと同様に、撮影レンズの焦点調節状態が各焦点検出用画素１１ｃおよび１１ｄによる受光信号の位相差として検出される。
【００６０】
これ以外の焦点検出領域Ｒ１、Ｒ２、Ｒ５およびＲ６においても、上記の焦点検出画素Ｒ３またはＲ４と同様に、焦点検出用画素と撮像用画素とが交互に配列されており、撮影レンズの焦点調節状態が受光信号の位相差として検出される。
【００６１】
オートフォーカス時には、焦点検出領域Ｒ１〜Ｒ６のうちの１つ又は複数を選択し、選択した焦点検出領域に対応する画素を部分読み出しする。すなわち、垂直シフトレジスタ回路１４および垂直駆動回路１６により、Ｒ１〜Ｒ６のいずれかの焦点検出領域に対応する画素１１の行を優先して選択する。これにより、当該行の各画素１１から出力される受光信号が読み出し回路１９によって読み出される。そして、水平シフトレジスタ回路１８により、読み出し回路１９によって読み出された各受光信号、すなわち上記のようにして選択された行の各画素１１からの受光信号のうち、いずれかの受光信号を画素１１の列に対応付けて選択する。こうして選択された受光信号が読み出し回路１９から出力される。このような読み出し動作を選択した焦点検出領域の各画素１１に対して順次行い、読み出された受光信号のうち焦点検出用画素からの受光信号における位相差を検出することにより、撮影レンズの焦点調節状態を検出し、その検出結果に応じて焦点調節を行うことができる。
【００６２】
図１４に示す例では、垂直シフトレジスタ回路１４における単位回路７０のブロック分割は、図１４中の各領域Ｒ１〜Ｒ６の垂直方向の境界で行う。すなわち、垂直シフトレジスタ回路１４の単位回路７０は、図１４中のブロックＢＶ１〜ＢＶ９に従って分ければよい。また、水平シフトレジスタ回路１８における単位回路７０のブロック分割は、図１４中の各領域Ｒ１〜Ｒ６の水平方向の境界で行う。すなわち、水平シフトレジスタ回路１８の単位回路７０は、図１４中のブロックＢＨ１〜ＢＨ９に従って分ければよい。
【００６３】
上記のようにブロック分割を行うことで、Ｒ１〜Ｒ６のいずれかの焦点検出領域を任意に選択して部分読み出しすることができる。たとえば、焦点検出領域Ｒ１を部分読み出しする場合は、行方向についてブロックＢＶ１〜ＢＶ３を読み飛ばすと共に、列方向についてブロックＢＨ１を読み飛ばす。そして、ブロックＢＶ４〜ＢＶ６と、ブロックＢＨ２とによって特定される範囲の画素を順次選択して読み出す。
【００６４】
本実施の形態によれば、垂直シフトレジスタ回路１４および垂直駆動回路１６により、光電変換部１０の画素１１の行を選択し、選択された行の各画素から出力される信号を読み出し回路１９により読み出す。そして、水平シフトレジスタ回路１８により、読み出し回路１９によって読み出された各信号のうち、いずれかの信号を画素１１の列に対応付けて選択し、選択した信号を読み出し回路１９から出力させる。このとき、垂直シフトレジスタ回路１４および垂直駆動回路１６により、焦点検出領域に対応する画素の行を優先して選択可能とし、さらに水平シフトレジスタ回路１８により、焦点検出領域に対応する画素の列に対応する信号を優先して選択可能とした。したがって、当該画素からの信号を読み出し回路１９により優先して読み出して出力することができる。このようにしたので、焦点検出領域に対応する画素からの信号を優先して固体撮像装置から出力することができる。
【００６５】
−第２の実施の形態−
図１６は、本発明の第２の実施の形態による固体撮像装置の概略構成図である。図１６において、図１に示した第１の実施の形態による固体撮像装置と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図１６では、図１に示した信号線の一部を省略している。また、光電変換部１０における画素１１の配列を５行６列に省略しているが、実際には図１と同様に、多数の画素が２次元マトリクス状に配列されている。
【００６６】
本実施の形態による固体撮像装置は、図１の水平シフトレジスタ回路１８と読み出し回路１９に替えて、二つの水平シフトレジスタ回路１８ａおよび１８ｂと、二つの読み出し回路１９ａおよび１９ｂとを有している。さらに、読み出し回路１９ａまたは１９ｂに接続する画素１１の列をそれぞれ選択するための列選択スイッチ５１ａおよび５１ｂと、この列選択スイッチ５１ａ、５１ｂによってオンオフ制御される列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とを有している。なお、本実施形態による固体撮像装置では、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とにより、水平走査回路が構成される。
【００６７】
列選択スイッチ５１ａにより、たとえば列選択用トランジスタ５３−１、５３−３および５３−５の各ゲートにＨレベルの信号が印加されると、信号線３２−１、３２−３および３２−５に接続されている画素１１が、水平シフトレジスタ１８ａおよび読み出し回路１９ａと接続される。このとき、列選択用トランジスタ５４−１、５４−３および５４−５の各ゲートには、列選択スイッチ５１ｂによってＬレベルの信号が印加される。これにより、当該画素１１と水平シフトレジスタ１８ｂおよび読み出し回路１９ｂとは切断される。
【００６８】
また、列選択用トランジスタ５３−２、５３−４および５３−６の各ゲートには、列選択スイッチ５１ａによってＬレベルの信号が印加され、列選択用トランジスタ５４−２、５４−４および５４−６の各ゲートには、列選択スイッチ５１ｂによってＨレベルの信号が印加される。これにより、信号線３２−２、３２−４および３２−６に接続されている画素１１と、水平シフトレジスタ１８ｂおよび読み出し回路１９ｂとが接続される。
【００６９】
上記のような接続状態のときに、垂直シフトレジスタ回路１４、垂直駆動回路１６および水平シフトレジスタ回路１８ａ、１８ｂにおいて第１の実施の形態で説明したのと同様の動作を行うと、いずれかの画素１１の行が選択され、その行の各画素からの受光信号が読み出し回路１９ａおよび１９ｂにより読み出される。このとき、水平シフトレジスタ回路１８ａにより、読み出し回路１９ａによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１からの受光信号のうち、信号線３２−１、３２−３または３２−５に接続されている画素１１の列に対応する各受光信号のいずれかが選択され、読み出し回路１９から出力される。また、水平シフトレジスタ回路１８ｂにより、読み出し回路１９ｂによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１からの受光信号のうち、信号線３２−２、３２−４または３２−６に接続されている画素１１の列に対応する各受光信号のいずれかが選択され、読み出し回路１９から出力される。なお、水平シフトレジスタ回路１８ａおよび１８ｂによる二つの受光信号の選択は、同時に行うことができる。また、読み出し回路１９ａおよび１９ｂによる受光信号の読み出しおよび出力も、同時に行うことができる。
【００７０】
以上説明したように、読み出し回路１９ａおよび１９ｂは、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される受光信号を、互いに異なる画素１１の列についてそれぞれ読み出す。そして、水平シフトレジスタ回路１８ａおよび１８ｂによってそれぞれ選択された画素１１の異なる列に対応する受光信号を、それぞれ出力することができる。
【００７１】
なお、列選択スイッチ５１ａおよび５１ｂから列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６の各ゲートにそれぞれ印加する信号のレベルを反転させると、上記とは逆の動作が行われる。このとき、水平シフトレジスタ回路１８ａにより、読み出し回路１９ａによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１からの受光信号のうち、信号線３２−２、３２−４または３２−６に接続されている画素１１の列に対応する各受光信号のいずれかが選択され、読み出し回路１９から出力される。また、水平シフトレジスタ回路１８ｂにより、読み出し回路１９ｂによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１からの受光信号のうち、信号線３２−１、３２−３または３２−５に接続されている画素１１の列に対応する各受光信号のいずれかが選択され、読み出し回路１９から出力される。こうした動作の切り替えは、画素１１の行ごとに行うことができる。
【００７２】
本実施の形態による固体撮像装置では、垂直シフトレジスタ回路１４および水平シフトレジスタ回路１８ａ、１８ｂにおいて、第１の実施の形態と同じように単位回路７０のブロックを分割することができる。すなわち、たとえば図１４に示したように、予め設定された焦点検出領域Ｒ１〜Ｒ６に対応してブロック分割を行う。
【００７３】
本実施形態において、画素１１の行方向に並べて設定された一対の焦点検出領域Ｒ１およびＲ６には、たとえば図１７に示すような配列パターンで各画素１１がそれぞれ配列されている。焦点検出領域Ｒ１における配列は、図１５に示す焦点検出領域Ｒ３における配列と同様である。すなわち、左側の列ｎ１には焦点検出用画素１１ａと撮像用画素１１ｅが交互に配置されており、右側の列ｎ２には撮像用画素１１ｅと焦点検出用画素１１ｂが交互に配置されている。一方、焦点検出領域Ｒ６では、焦点検出領域Ｒ１における配列と反転するように画素１１の配列パターンが構成されている。すなわち、左側の列ｎ３には列ｎ１と逆の順序で撮像用画素１１ｅと焦点検出用画素１１ａが交互に配置されており、右側の列ｎ４には列ｎ２と逆の順序で焦点検出用画素１１ｂと撮像用画素１１ｅが交互に配置されている。
【００７４】
図１７のような配列パターンの画素１１から信号を読み出すときには、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、各列に対応する列選択用トランジスタとは、焦点検出領域Ｒ１とＲ６の各々に対応する、互いに配列が反転された画素１１の二列に対応する二つの信号を、同時に選択する。
【００７５】
たとえば、行ｍ１が選択されているときには、列選択スイッチ５１ａにより、列ｎ１に対応する列選択用トランジスタをオンして列ｎ２に対応する列選択用トランジスタをオフすると共に、列選択スイッチ５１ｂにより、列ｎ４に対応する列選択用トランジスタをオンして列ｎ３に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路１８ａによって列ｎ１に対応する受光信号を選択すると同時に、水平シフトレジスタ回路１８ｂによって列ｎ４に対応する受光信号を選択する。これにより、読み出し回路１９ａによって座標（ｍ１，ｎ１）に位置する焦点検出用画素１１ａからの受光信号が出力されると共に、読み出し回路１９ｂによって座標（ｍ１，ｎ４）に位置する焦点検出用画素１１ｂからの受光信号が出力される。
【００７６】
一方、行ｍ２が選択されているときには、列選択スイッチ５１ａおよび５１ｂからの信号レベルを反転させる。すなわち、列選択スイッチ５１ａにより、列ｎ２に対応する列選択用トランジスタをオンして列ｎ１に対応する列選択用トランジスタをオフすると共に、列選択スイッチ５１ｂにより、列ｎ３に対応する列選択用トランジスタをオンして列ｎ４に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路１８ａによって列ｎ２に対応する受光信号を選択すると同時に、水平シフトレジスタ回路１８ｂによって列ｎ３に対応する受光信号を選択する。これにより、読み出し回路１９ａによって座標（ｍ２，ｎ２）に位置する焦点検出用画素１１ｂからの受光信号が出力されると共に、読み出し回路１９ｂによって座標（ｍ２，ｎ３）に位置する焦点検出用画素１１ａからの受光信号が出力される。
【００７７】
以上説明したような動作を画素１１の行ごとに交互に切り替えて行うことで、焦点検出領域Ｒ１およびＲ６にそれぞれ対応する各焦点検出用画素からの信号を、素早く読み出して出力することができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
【００７８】
また、焦点検出領域Ｒ２には、たとえば図１８に示すような配列パターンで各画素１１がそれぞれ配列されている。上側の行ｍ１１には、中心より左側の領域では焦点検出用画素１１ｃと撮像用画素１１ｅが交互に配置されており、中心より右側の領域では撮像用画素１１ｅと焦点検出用画素１１ｄが交互に配置されている。これとは反対に、下側の行ｍ１２には、中心より左側の領域では撮像用画素１１ｅと焦点検出用画素１１ｄが交互に配置されており、中心より右側の領域では焦点検出用画素１１ｃと撮像用画素１１ｅが交互に配置されている。このように、行方向に等分な位置で焦点検出領域Ｒ２を二つの領域に分割したときに、その各々の領域における焦点検出用画素と撮像用画素との配列が反転するように、画素１１の配列パターンが構成されている。
【００７９】
図１８のような配列パターンの画素１１から信号を読み出すときには、画素１１の行方向に等分な位置で、焦点検出領域Ｒ２を二つの領域に分割する。水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、各列に対応する列選択用トランジスタとは、こうして分割された領域の各々に対応する、互いに配列が反転された画素１１の二列に対応する二つの信号を、同時に選択する。
【００８０】
たとえば、行ｍ１１が選択されているときには、始めに列選択スイッチ５１ａにより、左側の領域では列ｎ１１に対応する列選択用トランジスタをオンして列ｎ１２に対応する列選択用トランジスタをオフすると共に、列選択スイッチ５１ｂにより、右側の領域では列ｎ２２に対応する列選択用トランジスタをオンして列ｎ２１に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路１８ａによって列ｎ１１に対応する受光信号を選択すると同時に、水平シフトレジスタ回路１８ｂによって列ｎ２２に対応する受光信号を選択する。これにより、読み出し回路１９ａによって座標（ｍ１１，ｎ１１）に位置する焦点検出用画素１１ｃからの受光信号が出力されると共に、読み出し回路１９ｂによって座標（ｍ１１，ｎ２２）に位置する焦点検出用画素１１ｄからの受光信号が出力される。
【００８１】
これと同様の動作を画素１１の各列に対して行うことにより、行ｍ１１では、焦点検出領域Ｒ２を左右二つに分割した左側の領域については、一列おきに配列された焦点検出用画素１１ｃからの受光信号が読み出し回路１９ａによって読み出され、出力される。また、右側の領域については、一列おきに配列された焦点検出用画素１１ｄからの受光信号が読み出し回路１９ｂによって読み出され、出力される。
【００８２】
一方、行ｍ１２が選択されているときには、列選択スイッチ５１ａおよび５１ｂからの信号レベルを反転させる。すなわち、始めに列選択スイッチ５１ａにより、左側の領域では列ｎ１２に対応する列選択用トランジスタをオンして列ｎ１１に対応する列選択用トランジスタをオフすると共に、列選択スイッチ５１ｂにより、右側の領域では列ｎ２１に対応する列選択用トランジスタをオンして列ｎ２２に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路１８ａによって列ｎ１２に対応する受光信号を選択すると同時に、水平シフトレジスタ回路１８ｂによって列ｎ２１に対応する受光信号を選択する。これにより、読み出し回路１９ａによって座標（ｍ１２，ｎ１２）に位置する焦点検出用画素１１ｄからの受光信号が出力されると共に、読み出し回路１９ｂによって座標（ｍ１２，ｎ２１）に位置する焦点検出用画素１１ｃからの受光信号が出力される。
【００８３】
これと同様の動作を画素１１の各列に対して行うことにより、行ｍ１２においても、焦点検出領域Ｒ２を左右二つに分割した左側の領域については、一列おきに配列された焦点検出用画素１１ｄからの受光信号が読み出し回路１９ａによって読み出され、出力される。また、右側の領域については、一列おきに配列された焦点検出用画素１１ｃからの受光信号が読み出し回路１９ｂによって読み出され、出力される。
【００８４】
以上説明したような動作を行うことで、焦点検出領域Ｒ２に対応する各焦点検出用画素からの信号についても、素早く読み出して出力することができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
【００８５】
なお、焦点検出領域Ｒ２以外の焦点検出領域Ｒ１およびＲ３〜Ｒ６についても、上記と同様の方法を用いて各画素からの信号を読み出すことができる。このとき、焦点検出領域Ｒ２と同様に横長の形状を有する焦点検出領域Ｒ４およびＲ５だけでなく、縦長の形状を有する焦点検出領域Ｒ１、Ｒ３およびＲ５についても同様である。さらには、縦横の長さがほぼ等しい焦点検出領域であっても同様である。
【００８６】
あるいは、行方向に等分な位置で焦点検出用画素と撮像用画素との配列が反転するように画素１１の配列パターンを構成する代わりに、列選択用トランジスタの動作を反転させるようにしてもよい。このようにしても、上記と同様に各画素からの信号を読み出すことができる。
【００８７】
本実施の形態によれば、次のような作用効果を奏する。
（１）読み出し回路１９ａおよび１９ｂにより、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される信号を互いに異なる列についてそれぞれ読み出す。水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とは、読み出し回路１９ａおよび１９ｂに対して、画素１１の異なる列に対応する信号をそれぞれ選択して出力させることとしたので、信号の読み出しを素早く行うことができる。
【００８８】
（２）読み出し回路１９ａは、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される信号を、一対の焦点検出領域Ｒ１、Ｒ６のうち一方の焦点検出領域Ｒ１に対応する画素を含む列ｎ１、ｎ２について読み出す。また、読み出し回路１９ｂは、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される信号を、他方の焦点検出領域Ｒ６に対応する画素を含む列ｎ３、ｎ４について読み出す。そして、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とにより、一対の焦点検出領域Ｒ１、Ｒ６にそれぞれ対応する画素１１の二列に対応する二つの信号を同時に選択し、選択した信号を読み出し回路１９ａと読み出し回路１９ｂからそれぞれ出力させることとした。このようにしたので、一対の焦点検出領域に対応する各画素からの信号を並行して読み出すことができる。したがって、カメラにおいて一対の焦点検出領域を用いてオートフォーカス制御を行うときなどに、素早い制御が可能となる。
【００８９】
（３）光電変換部１０には、予め設定された焦点検出領域Ｒ１〜Ｒ６に対応して、焦点検出用画素と撮像用画素とが所定の配列パターンで配列されている。この配列パターンは、一対の焦点検出領域Ｒ１、Ｒ６の各々における焦点検出用画素と撮像用画素との配列が反転するように構成されている。この配列が反転された画素１１の二列に対応する二つの信号を、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とにより、同時に選択することとした。このようにしたので、一対の焦点検出領域の各々について、焦点検出用画素からの信号のみをそれぞれ読み出すことができる。
【００９０】
（４）焦点検出領域Ｒ２に対応する画素１１からの信号を読み出すときには、画素１１の行方向に等分な位置で焦点検出領域Ｒ２を二つの領域に分割する。このとき、読み出し回路１９ａは、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される信号を、上記の二つの領域のうち一方に対応する画素を含む列ｎ１１、ｎ１２等について読み出す。また、読み出し回路１９ｂは、垂直シフトレジスタ回路１４および垂直駆動回路１６によって選択された行の各画素１１から出力される信号を、上記の二つの領域のうち他方に対応する画素を含む列ｎ２１、ｎ２２等について読み出す。そして、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とにより、上記の二つの領域にそれぞれ対応する画素１１の二列に対応する二つの信号を同時に選択し、選択した信号を読み出し回路１９ａと読み出し回路１９ｂからそれぞれ出力させることとした。このようにしたので、一つの焦点検出領域に対応する各画素からの信号を素早く読み出すことができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
【００９１】
（５）光電変換部１０には、予め設定された焦点検出領域Ｒ１〜Ｒ６に対応して、焦点検出用画素と撮像用画素とが所定の配列パターンで配列されている。この配列パターンは、焦点検出領域Ｒ２を二つに分割した領域の各々における焦点検出用画素と撮像用画素との配列が反転するように構成されている。この配列が反転された画素１１の二列に対応する二つの信号を、水平シフトレジスタ回路１８ａおよび１８ｂと、列選択スイッチ５１ａおよび５１ｂと、列選択用トランジスタ５３−１〜５３−６および５４−１〜５４−６とにより、同時に選択することとした。このようにしたので、分割された領域の各々について、焦点検出用画素からの信号のみをそれぞれ読み出すことができる。
【００９２】
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。例えば、前述した各実施の形態等では、単位回路７０は２相駆動の回路であったが、本発明では、単位回路７０として例えば１相駆動の回路を採用してもよい。また、上記の各実施の形態において、垂直走査回路と水平走査回路の動作を入れ替えてもよい。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施の形態による固体撮像装置を示す概略構成図である。
【図２】図１中の画素を示す回路図である。
【図３】図１中の垂直駆動回路を示す回路図である。
【図４】図１中の読み出し回路を示す回路図である。
【図５】図１中の垂直シフトレジスタ回路を示す回路図である。
【図６】図５中の単位回路の一例を示す回路図である。
【図７】図６に示す単位回路の更に具体的な構成を示す回路図である。
【図８】図５中の単位回路の他の例を示す回路図である。
【図９】図５中の単位回路の更に他の例を示す回路図である。
【図１０】図５中の単位回路の更に他の例を示す回路図である。
【図１１】通常の全画素読み出し時において図５に示す垂直シフトレジスタ回路に入出力される各信号を示すタイミングチャートである。
【図１２】部分読み出し時において図５に示す垂直シフトレジスタ回路に入出力される各信号を示すタイミングチャートである。
【図１３】部分読み出し時において図５に示す垂直シフトレジスタ回路に入出力される各信号を示す他のタイミングチャートである。
【図１４】光電変換部の各領域とブロック分割方法との関係の一例を示す図である。
【図１５】焦点検出領域における画素の配列パターンの一例を示す図である。
【図１６】本発明の第２の実施の形態による固体撮像装置を示す概略構成図である。
【図１７】一対の焦点検出領域における画素の配列パターンの一例を示す図である。
【図１８】焦点検出領域における画素の配列パターンの他の例を示す図である。
【符号の説明】
【００９４】
２  イメージセンサ
３  タイミングジェネレータ
４  制御回路
１０  光電変換部
１１  画素
１４  垂直シフトレジスタ回路
１８  水平シフトレジスタ回路
７０  単位回路
ＢＶ１〜ＢＶｊ  ブロック
ＣＯＮＶ１〜ＣＯＮＶｊ，ＣＯＮＨ１〜ＣＯＮＨｋ  制御信号
Ｓ１〜Ｓｊ  個別切替設定部
Ｒ１〜Ｒ６  焦点検出領域
【図１】
0005266704.tif 000002
【図２】
0005266704.tif 000003
【図３】
0005266704.tif 000004
【図４】
0005266704.tif 000005
【図５】
0005266704.tif 000006
【図６】
0005266704.tif 000007
【図７】
0005266704.tif 000008
【図８】
0005266704.tif 000009
【図９】
0005266704.tif 000010
【図１０】
0005266704.tif 000011
【図１１】
0005266704.tif 000012
【図１２】
0005266704.tif 000013
【図１３】
0005266704.tif 000014
【図１４】
0005266704.tif 000015
【図１５】
0005266704.tif 000016
【図１６】
0005266704.tif 000017
【図１７】
0005266704.tif 000018
【図１８】
0005266704.tif 000019