(57)【特許請求の範囲】
【請求項１】
磁気ランダムアクセスメモリの書込み方法であって、
ここで、磁気ランダムアクセスメモリは、
第１方向へ伸びる複数の第１配線と、
前記第１方向と略垂直な第２方向へ伸びる複数の第２配線と、
非磁性層を介して反強磁性的に結合した複数の磁性層を積層したフリー磁性層を含み、前記複数の第１配線と前記複数の第２配線とが交叉する点の各々に対応して設けられた複数のメモリセルと
を備え、
前記フリー磁性層の磁化容易軸の方向が、前記第１方向及び前記第２方向とは異なり、
（ａ）前記複数のメモリセルから選択された選択セルにおいて蓄えられた第１情報を読み出すステップと、
（ｂ）前記選択セルへ書き込むべき第２情報と前記第１情報を比較するステップと、
（ｃ）前記第１情報と前記第２情報が異なる場合、
前記第２情報が第１特定情報の場合、前記複数の第１配線のうちの前記選択セルに対応する選択第１配線の第１向きへ第１書込み電流を流し、且つ前記複数の第２配線のうちの前記選択セルに対応する選択第２配線に、第２向きへ第２書込み電流を流し、
前記第２情報が第１特定情報とは異なる第２特定情報の場合、前記選択第１配線の前記第１向きとは逆の第３向きに第３書込み電流を流し、且つ前記選択第２配線の前記第２向きとは逆の第４向きに第４書込み電流を流すステップと
を具備する
磁気ランダムアクセスメモリの書込み方法。
【請求項２】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記（ｃ）ステップは、
（ｃ１）前記第２情報が第１特定情報の場合、前記選択第１配線の第１向きへ第１書込み電流を流し、次に、前記選択第２配線の第２向きに第２書込み電流を流し、続いて、前記第１書込み電流を停止し、その後、前記第２書込み電流を停止するステップと、
（ｃ２）前記第２情報が前記第１特定情報とは異なる第２特定情報の場合、前記選択第１配線の前記第１向きとは逆の第３向きに前記第１書込み電流を流し、次に、前記選択第２配線の前記第２向きとは逆の第４向きに前記第２書込み電流を流し、続いて、前記第１書込み電流を停止し、その後、前記第２書込み電流を停止するステップと
を備える
磁気ランダムアクセスメモリの書込み方法。
【請求項３】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の自発磁化Ｍ１及び膜厚ｔ１と、前記第２磁性膜の自発磁化Ｍ２及び膜厚ｔ２とは、Ｍ１×ｔ１≠Ｍ２×ｔ２、を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項４】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の自発磁化Ｍ１と、第２磁性膜の自発磁化Ｍ２とは、
【数３２】
0005181672.tif 000033
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項５】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の膜厚ｔ１と、第２磁性膜の膜厚ｔ２とは、
【数３３】
0005181672.tif 000034
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項６】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の一軸異方性定数ＫＵ１と、前記第２磁性膜の一軸異方性定数ＫＵ２とは、
【数３４】
0005181672.tif 000035
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項７】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の自発磁化Ｍｓ２ｐ−１及び膜厚ｔ２ｐ−１と、２ｐ層目の前記磁性層の自発磁化Ｍｓ２ｐ及び膜厚ｔ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数３５】
0005181672.tif 000036
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項８】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の膜厚ｔ２ｐ−１と、２ｐ層目の前記磁性層の膜厚ｔ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数３６】
0005181672.tif 000037
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項９】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の自発磁化Ｍｓ２ｐ−１と、２ｐ層目の前記磁性層の自発磁化Ｍｓ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数３７】
0005181672.tif 000038
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項１０】
請求項１に記載の磁気ランダムアクセスメモリの書込み方法において、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の一軸異方性定数ＫＵ２ｐ−１と、２ｐ層目の前記磁性層の一軸異方性定数ＫＵ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数３８】
0005181672.tif 000039
を満足する
磁気ランダムアクセスメモリの書込み方法。
【請求項１１】
第１方向へ伸びる複数の第１配線と、
第１方向と略垂直な第２方向へ伸びる複数の第２配線と、
非磁性層を介して反強磁性的に結合した複数の磁性層を積層したフリー磁性層を含み、前記複数の第１配線と前記複数の第２配線とが交叉する点の各々に対応して設けられ、前記フリー磁性層の磁化容易軸の方向が前記第１方向及び前記第２方向とは異なる複数のメモリセルと、
前記複数の第１配線から選択された選択第１配線と前記複数の第２配線から選択された選択第２配線とにより前記複数のメモリセルうちから選択された選択セルへ第２情報を書き込むとき、前記選択セルに蓄えられた第１情報と前記第２情報とを比較する読出し判定部と、
前記比較の結果前記第１情報と前記第２情報とが異なる場合であって、前記第２情報が第１特定情報の場合、前記複数の第１配線のうちの前記選択セルに対応する選択第１配線の第１向きへ第１書込み電流を流し、且つ前記複数の第２配線のうちの前記選択セルに対応する選択第２配線に、第２向きへ第２書込み電流を流し、前記比較の結果前記第１情報と前記第２情報とが異なる場合であって、前記第２情報が第１特定情報とは異なる第２特定情報の場合、前記選択第１配線の前記第１向きとは逆の第３向きに第３書込み電流を流し、且つ前記選択第２配線の前記第２向きとは逆の第４向きに第４書込み電流を流す電流制御部と
を具備する
磁気ランダムアクセスメモリ。
【請求項１２】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記電流制御部は、
前記第２情報が第１特定情報の場合、前記選択第１配線の第１向きへ第１書込み電流を流し、次に、前記選択第２配線の第２向きに第２書込み電流を流し、続いて、前記第１書込み電流を停止し、その後、前記第２書込み電流を停止し、
前記第２情報が前記第１特定情報とは異なる第２特定情報の場合、前記選択第１配線の前記第１向きとは逆の第３向きに前記第１書込み電流を流し、次に、前記選択第２配線の前記第２向きとは逆の第４向きに前記第２書込み電流を流し、続いて、前記第１書込み電流を停止し、その後、前記第２書込み電流を停止する
磁気ランダムアクセスメモリ。
【請求項１３】
請求項１１又は１２に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層の磁化容易軸の方向は、前記第１方向及び前記第２方向と略４５°の角度をなす
磁気ランダムアクセスメモリ。
【請求項１４】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記電流制御部は、
前記第２情報が第１特定情報の場合、前記選択第１配線の第１向きへ第１書込み電流を流し、前記選択第２配線の第２向きに第２書込み電流を流すように前記第１書込み電流及び前記第２書込み電流を出力する第１電流方向制御部と、
前記第２情報が前記第１特定情報とは異なる第２特定情報の場合、前記選択第１配線の前記第１向きとは逆の第３向きに前記第１書込み電流を流し、前記選択第２配線の前記第２向きとは逆の第４向きに前記第２書込み電流を流すように前記第１書込み電流及び前記第２書込み電流を出力する第２電流方向制御部と
を備える
磁気ランダムアクセスメモリ。
【請求項１５】
請求項１４に記載の磁気ランダムアクセスメモリにおいて、
前記電流制御部は、
前記第１電流方向制御部及び前記第２電流方向制御部の一方へ前記第１書込み電流を供給する第１電流源と、
前記第１電流方向制御部及び前記第２電流方向制御部の一方へ前記第２書込み電流を供給する第２電流源と、
前記第１電流源及び前記第２電流源の電流供給のタイミングを制御する書込み制御部と
を更に備える
磁気ランダムアクセスメモリ。
【請求項１６】
請求項１５に記載の磁気ランダムアクセスメモリにおいて、
前記書込み制御部は、前記第１電流源及び前記第２電流源のオン／オフで前記タイミングを制御する
磁気ランダムアクセスメモリ。
【請求項１７】
請求項１５に記載の磁気ランダムアクセスメモリにおいて、
前記複数の第１配線の一端が接続され、前記選択第１配線を選択する第１Ｘセレクタと、
前記複数の第１配線の他端が接続され、前記選択第１配線を選択する第２Ｘセレクタと、
前記複数の第２配線の一端が接続され、前記選択第２配線を選択する第１Ｙセレクタと、
前記複数の第２配線の他端が接続され、前記選択第２配線を選択する第２Ｙセレクタと、
を更に具備し、
前記第２情報が前記第１特定情報の場合、
前記第１電流源は、前記第１電流方向制御部へ前記第１書込み電流を出力し、
前記第２電流源は、前記第１電流方向制御部へ前記第２書込み電流を出力し、
前記第１電流方向制御部は、前記第１Ｘセレクタへ前記第１書込み電流を出力し、前記第１Ｙセレクタへ前記第２書込み電流を出力し、
前記第２情報が前記第２特定情報の場合、
前記第１電流源は、前記第２電流方向制御部へ前記第１書込み電流を出力し、
前記第２電流源は、前記第２電流方向制御部へ前記第２書込み電流を出力し、
前記第２電流方向制御部は、前記第２Ｘセレクタへ前記第１書込み電流を出力し、前記第２Ｙセレクタへ前記第２書込み電流を出力する
磁気ランダムアクセスメモリ。
【請求項１８】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層であり、前記第１磁性膜の自発磁化Ｍ１及び膜厚ｔ１と、前記第２磁性膜の自発磁化Ｍ２及び膜厚ｔ２とは、Ｍ１×ｔ１≠Ｍ２×ｔ２を満足する
磁気ランダムアクセスメモリ。
【請求項１９】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の自発磁化Ｍ１と、第２磁性膜の自発磁化Ｍ２とは、
【数３９】
0005181672.tif 000040
を満足する
磁気ランダムアクセスメモリ。
【請求項２０】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の膜厚ｔ１と、第２磁性膜の膜厚ｔ２とは、
【数４０】
0005181672.tif 000041
を満足する
磁気ランダムアクセスメモリ。
【請求項２１】
請求項１１のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、前記第１磁性膜の一軸異方性定数ＫＵ１と、前記第２磁性膜の一軸異方性定数ＫＵ２とは、
【数４１】
0005181672.tif 000042
磁気ランダムアクセスメモリ。
【請求項２２】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の自発磁化Ｍｓ２ｐ−１及び膜厚ｔ２ｐ−１と、２ｐ層目の前記磁性層の自発磁化Ｍｓ２ｐ及び膜厚ｔ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数４２】
0005181672.tif 000043
を満足する
磁気ランダムアクセスメモリ。
【請求項２３】
請求項１１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の膜厚ｔ２ｐ−１と、２ｐ層目の前記磁性層の膜厚ｔ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数４３】
0005181672.tif 000044
を満足する
磁気ランダムアクセスメモリ。
【請求項２４】
請求項１１又は２１に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の自発磁化Ｍｓ２ｐ−１と、２ｐ層目の前記磁性層の自発磁化Ｍｓ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数４４】
0005181672.tif 000045
を満足する
磁気ランダムアクセスメモリ。
【請求項２５】
請求項１１のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
前記フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の前記磁性層の一軸異方性定数ＫＵ２ｐ−１と、２ｐ層目の前記磁性層の一軸異方性定数ＫＵ２ｐとは、前記（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとすれば、
【数４５】
0005181672.tif 000046
を満足する
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に関し、特に、積層フェリ構造を有する磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭでは、ＡＭＲ（Ａｎｉｓｏｔｒｏｐｉｃ  ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果、ＧＭＲ（Ｇｉａｎｔ  ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果、及びＴＭＲ（Ｔｕｎｎｅｌ  ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果のような磁気抵抗効果を示す磁気抵抗素子が利用される。【０００３】
米国特許ＵＳ５，６４０，３４３号には、一般的なＭＲＡＭが開示されている。このＭＲＡＭでは、書込み動作時に半選択セルに対する誤書込み（書込みディスターブ）が発生しないように、書込み電流の値を所定の書込みマージン内に収める。ただし、ＭＲＡＭの各メモリセルの有する磁気抵抗素子では、特性にバラツキが存在する。磁気抵抗素子の特性のバラツキが大きくなるにつれ、書込みマージンは小さくなる。その結果、書込みディスターブの可能性が高くなる。
このような誤書込みを抑制するための技術として人工的反強磁性自由層構造（ＳＡＦ：ｓｙｎｔｈｅｔｉｃ  ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ  ｍａｔｅｒｉａｌ）が提案されている。例えば、米国特許ＵＳ６，５４５，９０６号には、ＳＡＦ構造を有するＭＲＡＭが開示されている。ＳＡＦ構造を有するＭＲＡＭでは、互いに反強磁性的に結合したＮ層（Ｎは２以上の整数）の磁性膜が用いられる。米国特許ＵＳ６，５４５，９０６号では、Ｎ＝２とＮ＝３の場合が示されている。【０００４】
図１及び図２は、従来技術におけるＭＲＡＭの磁気抵抗素子のＳＡＦ構造を示す概念図である。この磁気抵抗素子１０１は、下部電極層１１１、反強磁性層１１２、固定磁性層（ピン層）１１３、バリア層１１４、自由磁性層（フリー層）１１５及び上部電極層１１６を含んでいる。自由磁性層１１５は、薄い非磁性膜１２３を介して反強磁性的に結合した第１磁性膜１２１と第２磁性膜１２２とを含んでいる（Ｎ＝２）。この反強磁性結合により、図１及び図２中の矢印で示されているように、第１磁性膜１２１及び第２磁性膜１２２の自発磁化の向きは、安定状態において反平行となる。自由磁性層（フリー層）１１５中の第１磁性膜１２１及び第２磁性膜１２２の自発磁化の向きは反転可能である。一方の自発磁化が反転した場合、反平行状態を保つように、他方の自発磁化も反転する。
自由磁性層１１５中の第１磁性膜１２１は、バリア層１１４を介して固定磁性層１１３上に積層されている。図１は、第１磁性膜１２１の自発磁化の向きと固定磁性層１１３の自発磁化の向きが「反平行」である「第１状態」を示し、図２は、第１磁性膜１２１の自発磁化の向きと固定磁性層１１３の自発磁化の向きが「平行」である「第２状態」を示している。磁気抵抗効果により、第１状態における磁気抵抗素子１０１の抵抗値（Ｒ＋ΔＲ）は、第２状態における抵抗値（Ｒ）よりも大きくなる。ＳＡＦ構造を用いたＭＲＡＭは、この磁気抵抗素子１０１をメモリセルとして用い、抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、図１に示される第１状態は、データ「１」に対応付けられ、図２に示される第２状態は、データ「０」に対応付けられる。【０００５】
図３は、ＳＡＦ構造のＭＲＡＭにおける自発磁化の向きを示す平面図である。書込みワード線１５３及びビット線１５５は、互いに直交するＳ方向及びＴ方向に沿ってそれぞれ形成されている。書込みワード線１５３には書込み電流ＩＷＬが、ビット線１５５には書込み電流ＩＢＬがそれぞれ流れる。メモリセル（磁気抵抗素子１０１）は、書込みワード線１５３とビット線１５５に挟まれて配置されている。ここで、磁気抵抗素子１０１の自由磁性層１１５における「磁化容易軸方向」をＸ方向とし、「磁化困難軸方向」をＹ方向とする。ＳＡＦ構造のＭＲＡＭでは、磁化容易軸方向（Ｘ方向）がＳ方向あるいはＴ方向と４５度の角をなすように、メモリセルが配置される。安定状態において、第１磁性膜１２１の自発磁化（太矢印）と第２磁性膜１２２の自発磁化（細矢印）とは、互いに反平行であり、且つ、磁化容易軸方向に向いている。【０００６】
米国特許ＵＳ６，５４５，９０６号のＳＡＦ構造を用いたＭＲＡＭは、「ダイレクト書込み方式」と「トグル書込み方式」という二つの方式で書込みが行われる。
「トグル書込み方式」は、第１磁性膜１２１と第２磁性膜１２２とでそれらの自発磁化Ｍｓ、膜厚ｔ、及び一軸異方性磁界Ｈｋがほぼ等しい場合に用いられる。すなわち、第１磁性膜１２１の自発磁化Ｍｓ１と膜厚ｔ１との積Ｍｓ１×ｔ１と第２磁性膜１２２の自発磁化Ｍｓ２と膜厚ｔ２との積Ｍｓ２×ｔ２とが以下の関係にある。
【数１】
0005181672.tif 000002
【０００７】
図４Ａと図４Ｂは、トグル書込み方式のＭＲＡＭにおける書込み動作を示すタイミングチャートである。まず、時刻ｔ１で、書込みワード線１５３に書込み電流ＩＷＬが供給され、時刻Ｔ２で、ビット線１５５に書込み電流ＩＢＬが供給される。続いて、時刻Ｔ３で、書込み電流ＩＷＬの供給が停止し、時刻Ｔ４で、書込み電流ＩＢＬの供給が停止する。このような電流制御を行うことによって、第１磁性膜１２１及び第２磁性膜１２２における自発磁化の向きが反転する。つまり、トグル書込み方式によれば、自由磁性層１１５の磁化状態は、書込み動作の度に、「第１状態」と「第２状態」の間でトグルスイッチのように変化する。【０００８】
以上のようにトグル書込み方式のＭＲＡＭにおいては、書込み動作の度に状態が変化するため、データの書込みの前に、対象メモリセルに格納されているデータ（格納データ）の読み出しが行われる。格納データと書込みデータが異なっている場合にのみ、書込み動作が実行される。【０００９】
図５は、トグル書込み方式のＭＲＡＭにおける閾値特性を示す図である。図５において、縦軸、横軸は、それぞれ書込み電流ＩＷＬ、ＩＢＬを示す。データが書き込まれる「選択セル」に対応する書込みワード線１５３及びビット線１５５には、図中の「ｔｏｇｇｌｅ」と示された領域（トグル動作領域）に対応する書込み電流ＩＷＬ、ＩＢＬが供給される。これにより、その選択セルにおいてトグル動作が行われる。ここで、このトグル動作領域はＸ切片、Ｙ切片を持たない。よって、書込みワード線１５３及びビット線１５５のいずれか一方が選択セルと共通である「半選択セル」には、いずれかの書込み電流による磁界しか印加されない。従って、その半選択セルにおいてトグル動作は起こらない。このように、トグル書込み方式のＭＲＡＭによれば、米国特許ＵＳ５，６４０，３４３号に示される一般的なＭＲＡＭと比較して、誤書込みが大幅に低減される。また、書込み電流の値を厳密に制御する必要がないので、書込みマージンは飛躍的に向上する。【００１０】
トグル書込み方式のＭＲＡＭの動作領域は、次のように規定される。図６は、トグル書込み方式のＭＲＡＭの閾値特性を詳細に示すグラフである。縦軸、横軸は、それぞれ書込み電流ＩＷＬ、ＩＢＬによって生成されるワード線垂直磁界ＨＷＬ、ビット線垂直磁界ＨＢＬを示す。図７は、トグル書込み方式のＭＲＡＭにおける自由磁性層１１５の磁気抵抗特性を示すグラフである。横軸は磁化容易軸（Ｘ）方向の磁界ＨＸを示し、縦軸は抵抗値を示す。
トグル動作に必要な最小の磁界であって、磁化容易軸（Ｘ）方向の磁界が、「フロップ磁界（Ｓｐｉｎ  Ｆｌｏｐ  Ｆｉｅｌｄ）ＨＳｆ」と定義される。すなわち、フロップ磁界ＨＳｆの大きさは、図６において原点から点ａまでの距離で定義される。自由磁性層１１５が２層の等価な磁性膜から構成される場合、フロップ磁界ＨＳｆは、「一軸異方性磁界ＨＫ」と「反強磁性結合磁界ＨＩ」を用いて、次の式で表される。
【数２】
0005181672.tif 000003
また、書込み動作時の磁界がある値よりも大きくなった場合、自由磁性層１１５に含まれる各磁性膜の自発磁化は完全に同じ方向を向いてしまう。この時、動作が不安定になってしまう。不安定にならない限界の磁界は、図６において曲線ｃで示されている。その限界の磁界であって、磁化容易軸（Ｘ）方向の磁界が、「飽和磁界（Ｓａｔｕｒａｔｉｏｎ  Ｆｉｅｌｄ）ＨＳａｔ」と定義される。すなわち、飽和磁界ＨＳａｔの大きさは、図６において原点から曲線ｃまでの距離で定義される。
このように、トグル動作領域の上限及び下限は、それぞれフロップ磁界ＨＳｆ及び飽和磁界ＨＳａｔで規定される。書込み動作時に印加される磁化容易軸方向の磁界ＨＸは、図７に示されるように、フロップ磁界ＨＳｆから飽和磁界ＨＳａｔまでの範囲に入る必要がある。トグル書込み方式のＭＲＡＭにおいて、このトグル動作領域を更に拡大することができる技術が望まれている。【００１１】
また、トグル書込み方式のＭＲＡＭにおいて、消費電力を低減することができる技術が望まれている。それは、トグル書込み方式のＭＲＡＭによる書込み電流は、一般的なＭＲＡＭによる書込み電流よりも大きくなる傾向があるからである。一例として、図１に示された２層の磁性膜から構成された自由磁性層１１５に対するフロップ磁界ＨＳｆと、第２磁性膜１２２及び磁性膜１２３のない単層の自由磁性層１１５に対する書込み磁界との比較を行う。両自由磁性層において、一軸異方性磁界ＨＫは同じと仮定する。単層の自由磁性層１１５に対する書込み磁界は、約ＨＫである。一方、反強磁性結合磁界ＨＩがＨＩ＝４ＨＫで与えられる時、上記式により、フロップ磁界ＨＳｆは次式で与えられる。
【数３】
0005181672.tif 000004
【００１２】
このように、トグル書込み方式のＭＲＡＭは、一般的な単層の自由磁性層を有するＭＲＡＭと比較して、約ルート５倍の書込み磁界、すなわち書込み電流が必要となる。従って、トグル書込み方式のＭＲＡＭにおいて、書込み電流を低減することができる技術が望まれている。そのためには、フロップ磁界ＨＳｆが小さいことが望ましい。たたし、熱擾乱により自由磁性層１１５の自発磁化の向きが乱れることに対する耐性（熱擾乱耐性）を確保するために、一軸異方性磁界ＨＫをむやみに小さくすることはできない。【００１３】
一方「ダイレクト書込み方式」は、第１磁性膜１２１と第２磁性膜１２２とでそれらの自発磁化Ｍｓ、膜厚ｔ、一軸異方性磁界ＨＫが異なる場合に用いられる。ここでは話を単純化するために、第１磁性膜１２１の自発磁化と膜厚との積Ｍｓ１×ｔ１と、第２磁性膜１２２の自発磁化と膜厚との積Ｍｓ２×ｔ２とが以下の関係にあるとする。
【数４】
0005181672.tif 000005
【００１４】
図８Ａと８Ｂと、図９Ａから９Ｅは、ダイレクト書込み方式のＭＲＡＭにおける「１」書込み動作を示す図である。図８Ａと８Ｂは、書込み電流ＩＷＬ及び書込み電流ＩＢＬのタイミングチャートである。図９Ａから９Ｅは、タイミングチャートの各時刻における第１磁性膜１２１及び第２磁性膜１２２の自発磁化の向きを示す。ここで、「１」書込みとは、メモリセル（磁気抵抗素子１０１）へ「１」を書き込むことである。具体的には、第１磁性膜１２１の自発磁化を−Ｘ方向に向かせることを示す。「０」書込みとは、メモリセル（磁気抵抗素子１０１）へ「０」を書き込むことである。具体的には、第１磁性膜１２１の自発磁化を＋Ｘ方向に向かせることを示す。
図８Ａと８Ｂと、図９Ａから９Ｅは、「０」が書き込まれた状態（「０」状態）の磁気抵抗素子１０１に、「１」書込みを行い、「１」が書き込まれた状態（「１」状態）にする例を示す。初期状態において、第１磁性膜１２１の自発磁化は＋Ｘ方向、第２磁性膜１２２の自発磁化は−Ｘ方向へ向いているとする。まず、時刻Ｔ１で、書込みワード線１５３に書込み電流＋ＩＷＬが供給され、時刻Ｔ２で、ビット線１５５に書込み電流＋ＩＢＬが供給される。続いて、時刻Ｔ３で、書込み電流＋ＩＷＬの供給が停止し、時刻Ｔ４で、書込み電流＋ＩＢＬの供給が停止する。このような電流制御を行うことによって、第１磁性膜１２１と第２磁性膜１２２における自発磁化の向きが反転する。そして、第１磁性膜１２１の自発磁化は−Ｘ方向へ向き、「１」書込み状態となる。なお、同じ書込みシーケンスをおこなっても、初期状態が「１」状態ならば、「０」状態に変化すること無く、「１」状態は保持される。【００１５】
図１０Ａと１０Ｂと、図１１Ａ乃至１１Ｅは、ダイレクト書込み方式のＭＲＡＭにおける「０」書込み動作を示す図である。図１０Ａと１０Ｂは、書込み電流ＩＷＬ及び書込み電流ＩＢＬのタイミングチャートである。図１１Ａ乃至１１Ｅは、タイミングチャートの各時刻における第１磁性膜１２１及び第２磁性膜１２２の自発磁化の向きを示す。この図では、「１」状態の磁気抵抗素子１０１に、「０」書込みを行い、「０」状態にする例を示す。初期状態において、第１磁性膜１２１の自発磁化は−Ｘ方向、第２磁性膜１２２の自発磁化は＋Ｘ方向を向いているとする。まず、時刻Ｔ１で、書込みワード線１５３に書込み電流−ＩＷＬが供給され、時刻Ｔ２で、ビット線１５５に書込み電流−ＩＢＬが供給される。続いて、時刻Ｔ３で、書込み電流−ＩＷＬの供給が停止し、時刻Ｔ４で、書込み電流−ＩＢＬの供給が停止する。このような電流制御を行うことによって、第１磁性膜１２１と第２磁性膜１２２における自発磁化の向きが反転する。そして、第１磁性膜１２１の自発磁化は＋Ｘ方向へ向き、「０」状態となる。同じ書込みシーケンスをおこなっても、初期状態が「０」状態ならば、「１」状態に変化することなく、「０」状態は保持される。【００１６】
以上のように、ダイレクト書込み方式のＭＲＡＭにおいては、書込み動作により、書込み状態が決定される。そのため、データの書込みの前に、対象メモリセルの格納データの読み出しが不要であり、書き込むべきメモリセルをすべて書き込めばよい。【００１７】
図１２は、ダイレクト書込み方式のＭＲＡＭにおける閾値特性を示すグラフ図である。図１２において、縦軸、横軸は、それぞれ書込み電流ＩＷＬ、ＩＢＬを示す。データが書き込まれる「選択セル」に対応する書込みワード線１５３及びビット線１５５には、図中の「ｄｉｒｅｃｔ」と示された領域（ダイレクト領域）に対応する書込み電流ＩＷＬ、ＩＢＬが供給される。これにより、その選択セルにおいてダイレクト書込み動作が行われる。ここで、図１２に示されるように、このダイレクト領域はＸ切片、Ｙ切片を持たない。よって、書込みワード線１５３及びビット線１５５のいずれか一方が選択セルと共通である「半選択セル」には、いずれかの書込み電流による磁界しか印加されない。従って、その半選択セルにおいてダイレクト書込み動作は起こらない。このように、ダイレクト書込み方式のＭＲＡＭによれば、一般的なＭＲＡＭと比較して、誤書込みが大幅に低減される。また、トグル書込み方式に比べ、少ないワード電流、ビット電流で書込みが可能である。【００１８】
ダイレクト書込み方式のＭＲＡＭの動作領域は、次のように規定される。図１３は、ダイレクト書込み方式のＭＲＡＭの閾値特性を詳細に示すグラフ図である。図１３において、縦軸、横軸は、それぞれ書込み電流ＩＷＬ、ＩＢＬによって生成されるワード線垂直磁界ＨＷＬ、ビット線垂直磁界ＨＢＬを示す。図１４は、ダイレクト書込み方式のＭＲＡＭにおける自由磁性層１１５の自発磁化特性を示すグラフである。横軸は磁化容易軸（Ｘ）方向の磁界ＨＸを示し、縦軸はＸ方向での自由磁性層１１５の合成自発磁化の値を示す。
ダイレクト動作に必要な最小の磁界であって、磁化容易軸（Ｘ）方向の磁界が、「ダイレクト書込み磁界Ｈｄｉｒ」と定義される。すなわち、ダイレクト書込み磁界Ｈｄｉｒの大きさは、図１３において原点から点ｂまでの距離で定義される。第１磁性膜１２１の自発磁化と膜厚との積Ｍｓ１×ｔ１と、第２磁性膜１２２の自発磁化と膜厚の積Ｍｓ２×ｔ２とが異なる場合、ダイレクト書込み磁界Ｈｄｉｒはフロップ磁界ＨＳｆよりも小さい。曲線ａ、曲線ｃについては、図６及び図７と同様である。【００１９】
このように、ダイレクト書込み動作領域の上限及び下限は、それぞれダイレクト書込み磁界Ｈｄｉｒ及びフロップ磁界ＨＳｆで規定される。書込み動作時に印加される磁化容易軸方向の磁界ＨＸは、図１４に示されるように、ダイレクト書込み磁界Ｈｄｉｒからフロップ磁界ＨＳｆまでの範囲に入る必要がある。ダイレクト書込み磁界Ｈｄｉｒはフロップ磁界ＨＳｆよりも小さい。つまりダイレクト書込み方式では、トグル書込み方式に比べ、少ない書込み電流で書込みが行え、低消費電力化が可能である。一方、図からも明らかなように、ダイレクト書込み方式のＭＲＡＭでは、書込み動作領域が狭く、この動作領域を更に拡大することができる技術が望まれている。【００２０】
尚、トグル書込み方式ではない一般的なＭＲＡＭの技術として、以下が知られている。
特開２００２−１５１７５８号公報には、強磁性トンネル磁気抵抗素子が開示されている。この強磁性トンネル磁気抵抗素子のフリー層において、強磁性層と中間層が少なくとも５層以上積層されている。中間層を介して隣接する２層の強磁性層の磁化は、反強磁性的に配列されている。
特開２００３−２９８０２３号公報に開示された磁気メモリは、２つの磁気抵抗素子と、それらの間に介在した共通配線を備える。第１の磁気抵抗素子は、第１のピン層と第１のフリー層を有する。第１のピン層は、非磁性層を介して積層された偶数層の強磁性層を含む。第１のフリー層は、単層の強磁性層、あるいは非磁性層を介して積層された複数の強磁性層を含む。第２の磁気抵抗素子は、第２のピン層と第２のフリー層を有する。第２のピン層は、単層の強磁性層、あるいは非磁性層を介して積層された３層以上の強磁性層を含む。第２のフリー層は、単層の強磁性層、あるいは非磁性層を介して積層された複数の強磁性層を含む。
特開２００３−３３１５７４号公報には、ＭＲＡＭの書込み方法が開示されている。この書込み方法は、（１）容易軸及び困難軸を有する磁気抵抗効果素子に、困難軸に平行な第１磁界を作用させるステップと、（２）その後、第１磁界より弱く困難軸に平行な第２磁界と、容易軸に平行な第３磁界とを、同時に磁気抵抗効果素子に作用させるステップとを有する。
特開２００４−８７８７０号公報に開示された磁気抵抗効果素子によれば、ピン層が、フリー層に静磁界を印加するための磁界印加部材としての機能を有している。その静磁界を印加するために、ピン層からの漏洩磁界の強さが、所定の値以上になるように設定されている。
特開平５−２６６６５１号公報には、磁性薄膜メモリ素子が開示されている。この磁性薄膜メモリ素子は、磁性薄膜の磁化の向きによって情報を記憶する。この磁性薄膜は、積層構造を有している。具体的には、この磁性薄膜において、保磁力の大きな磁性層ａと保磁力の小さな磁性層ｂが、非磁性層ｃを介して、ａ／ｃ／ｂ／ｃ／ａ／ｃ／ｂ／ｃ・・・というように積層されている。
【発明の開示】
【００２１】
本発明の目的は、ディスターブを抑制することができるＳＡＦ構造を用いたＭＲＡＭであって、書込みの動作領域を拡大することができるＭＲＡＭを提供することにある。
本発明の他の目的は、ディスターブを抑制することができるＳＡＦ構造のＭＲＡＭであって、書込み電流を低減することができるＭＲＡＭを提供することにある。
本発明の更に他の目的は、ディスターブを抑制することができるＳＡＦ構造のＭＲＡＭであって、製造歩留まりを向上することが可能なＭＲＡＭを提供することにある。
【００２２】
上記課題を解決するために本発明の磁気ランダムアクセスメモリの書込み方法は、以下のとおりである。
ここで、磁気ランダムアクセスメモリは、複数の第１配線と、複数の第２配線と、複数のメモリセルとを備えている。複数の第１配線は、第１方向へ伸びている。複数の第２配線は、第１方向と略垂直な第２方向へ伸びている。複数のメモリセルは、非磁性層を介して反強磁性的に結合した複数の磁性層を積層したフリー磁性層を含み、複数の第１配線と複数の第２配線とが交叉する点の各々に対応して設けられている。フリー磁性層の磁化容易軸の方向が、第１方向及び第２方向とは異なっている。書込み方法は、（ａ）複数のメモリセルから選択された選択セルにおいて蓄えられた第１情報を読み出すステップと、（ｂ）選択セルへ書き込むべき第２情報と第１情報とを比較するステップと、（ｃ）複数の第１配線のうちの選択セルに対応する選択第１配線に、第２情報に基づく向きで、第１書込み電流を流し、複数の第２配線のうちの選択セルに対応する選択第２配線に、第２情報に基づく向きで、第２書込み電流を流すステップとを具備する。本発明のＭＲＡＭでは、フリー磁性層における各磁性層同士の自発磁化や膜厚の関係に関わらず、トグル書込み領域及びダイレクト書き込み領域のいずれかにおいて書込みを行うことができる。すなわち、動作領域を拡大することができる。加えて、ダイレクト書込み領域を用いれば書込み電流を小さくすることができる。すなわち、電力消費量を低減できる。また、書込み電流を小さくできるので、書込み電流に関わるトランジスタの面積を小さくすることができる。すなわち、ＭＲＡＭのチップ面積を相対的に小さくする、又はメモリセルの領域を相対的に広くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、（ｃ）ステップは、（ｃ１）第２情報が第１特定情報の場合、選択第１配線の第１向きへ第１書込み電流を流し、次に、選択第２配線の第２向きに第２書込み電流を流し、続いて、第１書込み電流を停止し、その後、第２書込み電流を停止するステップと、（ｃ２）第２情報が第１特定情報とは異なる第２特定情報の場合、選択第１配線の第１向きとは逆の第３向きに第１書込み電流を流し、次に、選択第２配線の第２向きとは逆の第４向きに第２書込み電流を流し、続いて、第１書込み電流を停止し、その後、第２書込み電流を停止するステップとを備える。本発明では、事前の情報の読出し、及び、書込み電流の向きの制御を組み合わせることで、誤書込みを発生させること無く、トグル書込み領域とダイレクト書き込み領域とを併せた広い動作領域で書込みを実行することが可能となる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の自発磁化Ｍ１及び膜厚ｔ１と、第２磁性膜の自発磁化Ｍ２及び膜厚ｔ２とは、Ｍ１×ｔ１≠Ｍ２×ｔ２、を満足する。本発明では、自発磁化と膜厚との積の値を磁性膜同士で等しく合わせる必要がないので、磁性膜の製造マージンを広く取ることができる。すなわち、ＭＲＡＭの製造歩留まりを高くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の自発磁化Ｍ１と、第２磁性膜の自発磁化Ｍ２とは、以下の関係
【数５】
0005181672.tif 000006
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の膜厚ｔ１と、第２磁性膜の膜厚ｔ２とは、以下の関係
【数６】
0005181672.tif 000007
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の一軸異方性定数ＫＵ１と、第２磁性膜の一軸異方性定数ＫＵ２とは、以下の関係式
【数７】
0005181672.tif 000008
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の自発磁化Ｍｓ２ｐ−１及び膜厚ｔ２ｐ−１と、２ｐ層目の磁性層の自発磁化Ｍｓ２ｐ及び膜厚ｔ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、以下の式
【数８】
0005181672.tif 000009
を満足する。本発明では、自発磁化と膜厚との積の値を磁性膜同士で等しく合わせる必要がないので、磁性膜の製造マージンを広く取ることができる。すなわち、ＭＲＡＭの製造歩留まりを高くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の膜厚ｔ２ｐ−１と、２ｐ層目の磁性層の膜厚ｔ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、以下の式
【数９】
0005181672.tif 000010
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。  上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の自発磁化Ｍｓ２ｐ−１と、２ｐ層目の磁性層の自発磁化Ｍｓ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、以下の式
【数１０】
0005181672.tif 000011
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。
上記の磁気ランダムアクセスメモリの書込み方法において、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の一軸異方性定数ＫＵ２ｐ−１と、２ｐ層目の磁性層の一軸異方性定数ＫＵ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、以下の式
【数１１】
0005181672.tif 000012
を満足する。本発明では、このような範囲にすることで、半選択セルの誤書込みを発生させることなく、トグル書込み領域単独及びダイレクト書き込み領域単独の場合と比較して書込み領域を広くすることができる。
【００２３】
上記課題を解決するために本発明の磁気ランダムアクセスメモリは、複数の第１配線と、複数の第２配線と、複数のメモリセルと、読出し判定部と、電流制御部とを具備する。複数の第１配線は、第１方向へ伸びている。複数の第２配線は、第１方向と略垂直な第２方向へ伸びている。複数のメモリセルは、非磁性層を介して反強磁性的に結合した複数の磁性層を積層したフリー磁性層を含み、複数の第１配線と複数の第２配線とが交叉する点の各々に対応して設けられ、フリー磁性層の磁化容易軸の方向が第１方向及び第２方向とは異なっている。読出し判定部は、複数の第１配線から選択された選択第１配線と複数の第２配線から選択された選択第２配線とにより複数のメモリセルうちから選択された選択セルへ第２情報を書き込むとき、選択セルに蓄えられた第１情報と第２情報とを比較する。電流制御部は、第１情報と第２情報とが異なるとき、選択第１配線へ流す第１書込み電流の向きと、選択第２配線へ流す第２書込み電流の向きとを、第２情報に基づいて制御する。
上記の磁気ランダムアクセスメモリにおいて、電流制御部は、第２情報が第１特定情報の場合、選択第１配線の第１向きへ第１書込み電流を流し、次に、選択第２配線の第２向きに第２書込み電流を流し、続いて、第１書込み電流を停止し、その後、第２書込み電流を停止する。第２情報が第１特定情報とは異なる第２特定情報の場合、選択第１配線の第１向きとは逆の第３向きに第１書込み電流を流し、次に、選択第２配線の第２向きとは逆の第４向きに第２書込み電流を流し、続いて、第１書込み電流を停止し、その後、第２書込み電流を停止する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層の磁化容易軸の方向は、第１方向及び第２方向と略４５°の角度をなす。
上記の磁気ランダムアクセスメモリにおいて、電流制御部は、第１電流方向制御部と、第２電流方向制御部とを備える。第１電流方向制御部は、第２情報が第１特定情報の場合、選択第１配線の第１向きへ第１書込み電流を流し、選択第２配線の第２向きに第２書込み電流を流すように第１書込み電流及び第２書込み電流を出力する。第２電流方向制御部は、第２情報が第１特定情報とは異なる第２特定情報の場合、選択第１配線の第１向きとは逆の第３向きに第１書込み電流を流し、選択第２配線の第２向きとは逆の第４向きに第２書込み電流を流すように第１書込み電流及び第２書込み電流を出力する。
上記の磁気ランダムアクセスメモリにおいて、電流制御部は、第１電流源と、第２電流源と、書込み制御部とを更に備える。第１電流源は、第１電流方向制御部及び第２電流方向制御部の一方へ第１書込み電流を供給する。第２電流源は、第１電流方向制御部及び第２電流方向制御部の一方へ第２書込み電流を供給する。書込み制御部は、第１電流源及び第２電流源の電流供給のタイミングを制御する。
上記の磁気ランダムアクセスメモリにおいて、書込み制御部は、第１電流源及び第２電流源のオン／オフでタイミングを制御する。
上記の磁気ランダムアクセスメモリにおいて、第１Ｘセレクタと、第２Ｘセレクタと、第１Ｙセレクタ）と、第２Ｙセレクタとを更に具備する。第１Ｘセレクタは、複数の第１配線の一端が接続され、選択第１配線を選択する。第２Ｘセレクタは、複数の第１配線の他端が接続され、選択第１配線を選択する。第１Ｙセレクタは、複数の第２配線の一端が接続され、選択第２配線を選択する。第２Ｙセレクタは、複数の第２配線の他端が接続され、選択第２配線を選択する。第２情報が第１特定情報の場合、第１電流源は、第１電流方向制御部へ第１書込み電流を出力する。第２電流源は、第１電流方向制御部へ第２書込み電流を出力する。第１電流方向制御部は、第１Ｘセレクタへ第１書込み電流を出力し、第１Ｙセレクタへ第２書込み電流を出力する。第２情報が第２特定情報の場合、第１電流源は、第２電流方向制御部へ第１書込み電流を出力する。第２電流源は、第２電流方向制御部へ第２書込み電流を出力する。第２電流方向制御部は、第２Ｘセレクタへ第１書込み電流を出力し、第２Ｙセレクタへ第２書込み電流を出力する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、第１磁性膜及び第２磁性膜の２層であり、第１磁性膜の自発磁化Ｍ１及び膜厚ｔ１と、第２磁性膜の自発磁化Ｍ２及び膜厚ｔ２とは、Ｍ１×ｔ１≠Ｍ２×ｔ２、を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の自発磁化Ｍ１と、第２磁性膜の自発磁化Ｍ２とは、以下の式
【数１２】
0005181672.tif 000013
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の膜厚ｔ１と、第２磁性膜の膜厚ｔ２とは、以下の式
【数１３】
0005181672.tif 000014
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、第１磁性膜及び第２磁性膜の２層を有し、第１磁性膜の一軸異方性定数ＫＵ１と、第２磁性膜の一軸異方性定数ＫＵ２とは、以下の式
【数１４】
0005181672.tif 000015
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の自発磁化Ｍｓ２ｐ−１及び膜厚ｔ２ｐ−１と、２ｐ層目の磁性層の自発磁化Ｍｓ２ｐ及び膜厚ｔ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、以下の式
【数１５】
0005181672.tif 000016
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の膜厚ｔ２ｐ−１と、２ｐ層目の磁性層の膜厚ｔ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、
【数１６】
0005181672.tif 000017
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の自発磁化Ｍｓ２ｐ−１と、２ｐ層目の磁性層の自発磁化Ｍｓ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、
【数１７】
0005181672.tif 000018
を満足する。
上記の磁気ランダムアクセスメモリにおいて、フリー磁性層は、（２ｎ＋１）層（ｎ：１以上の整数）及び２ｎ層のいずれか一方の磁性層を含み、（２ｐ−１）層目の磁性層の一軸異方性定数ＫＵ２ｐ−１と、２ｐ層目の磁性層の一軸異方性定数ＫＵ２ｐとは、（２ｎ＋１）層のときｑ＝ｎ＋１とし、２ｎ層のときｑ＝ｎとすれば、
【数１８】
0005181672.tif 000019
を満足する。
【図面の簡単な説明】
【００２４】
【図１】図１は、従来技術におけるＭＲＡＭの磁気抵抗素子のＳＡＦ構造を示す概念図である。
【図２】図２は、従来技術におけるＭＲＡＭの磁気抵抗素子のＳＡＦ構造を示す概念図である。
【図３】図３は、ＳＡＦ構造のＭＲＡＭにおける自発磁化の向きを示す平面図である。
【図４】図４Ａと図４Ｂは、トグル書込み方式のＭＲＡＭにおける書込み動作を示すタイミングチャートである。
【図５】図５は、トグル書込み方式のＭＲＡＭにおける閾値特性を示すグラフである。
【図６】図６は、トグル書込み方式のＭＲＡＭの閾値特性を詳細に示すグラフである。
【図７】図７は、トグル書込み方式のＭＲＡＭにおける自由磁性層１１５の磁気抵抗特性を示すグラフである。
【図８】図８Ａと図８Ｂは、ダイレクト書込み方式のＭＲＡＭにおける「１」書込み動作を示すタイミングチャートである。
【図９】図９Ａから９Ｅは、ダイレクト書込み方式のＭＲＡＭにおける「１」書込み動作を示す図である。
【図１０】図１０Ａと１０Ｂは、ダイレクト書込み方式のＭＲＡＭにおける「０」書込み動作時におけるタイミングチャートである。
【図１１】図１１Ａから１１Ｅは、ダイレクト書込み方式のＭＲＡＭにおける「０」書込み動作を示す図である。
【図１２】図１２は、ダイレクト書込み方式のＭＲＡＭにおける閾値特性を示すグラフである。
【図１３】図１３は、ダイレクト書込み方式のＭＲＡＭの閾値特性を詳細に示すグラフである。
【図１４】図１４は、ダイレクト書込み方式のＭＲＡＭにおける自由磁性層１１５の自発磁化特性を示すグラフである。
【図１５】図１５は、本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）の実施例の構成を示すブロック図である。
【図１６】図１６は、本発明のＭＲＡＭの実施例における磁気抵抗素子に関わる構成を示す平面図である。
【図１７】図１７は、本発明のＭＲＡＭの実施例における磁気抵抗素子の構造を示す断面図である。
【図１８】図１８は、各書込み方式の特徴を示す表である。
【図１９】図１９は、トグル書込み方式及びダイレクト書込み方式での書込み可能領域を示すグラフである。
【図２０】図２０は、本発明による書込み方式での書込み可能領域を示すグラフである。
【図２１】図２１は、本発明のＭＲＡＭの実施例における書込み方法を示すフローチャートである。
【図２２】図２２は、本計算に用いたＳＡＦ構造のレイアウトを示す図である。磁気抵抗素子１の断面図を示している。
【図２３】図２３は、構造Ａを有する磁気抵抗素子を示す断面図である。
【図２４】図２４は、構造Ａを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。
【図２５】図２５は、図２２のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図２６】図２６は、図２２のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図２７】図２７は、構造Ｂを有する磁気抵抗素子を示す断面図である。
【図２８】図２８は、構造Ｂを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。
【図２９】図２９は、図２６のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図３０】図３０は、図２６のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図３１】図３１は、構造Ｃを有する磁気抵抗素子を示す概念図である。
【図３２】図３２は、構造Ｃを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。
【図３３】図３３は、図３０のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図３４】図３４は、図３０のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。
【図３５】図３５は、本発明のＭＲＡＭの実施例における磁気抵抗素子の他の構造を示す断面図である。
【発明を実施するための最良の形態】
【００２５】
本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）について、添付図面を参照して説明する。本発明のＭＲＡＭは、ＳＡＦ構造を有する磁気抵抗素子を含み、新規な書込み方式を用いるＭＲＡＭである。【００２６】
まず、本発明の実施例による磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成について説明する。図１５は、本発明の実施例による磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成を示すブロック図である。ＭＲＡＭ４０は、第１Ｘセレクタ４１、第２Ｘセレクタ４２、第１Ｙセレクタ４３、第２Ｙセレクタ４４、第１書込み電流源４５、第２書込み電流源４６、センスアンプ４７、読出し判定回路４８、参照電圧発生回路４９、書込みコントローラ５０、メモリアレイ５１、第１電流方向制御回路５８、第２電流方向制御回路５９を具備する。【００２７】
メモリアレイ５１は、複数のメモリセル５２、複数の書込みワード線５３、複数の読出しワード線５４、複数のビット線５５を備える。複数の書込みワード線５３は、Ｓ方向へ延びるように形成されている。一端を第１Ｘセレクタ４１に、他端を第２Ｘセレクタ４２に接続されている。複数の読出しワード線５４は、Ｓ方向へ延びるように形成されている。一端を第１Ｙセレクタ４３、他端を第２Ｙセレクタ４４に接続されている。一本の書込みワード線５３と一本の読出しワード線５４とは組になっている。複数のビット線５５は、Ｔ方向に延びるように形成されている。一端を第１Ｙセレクタ４３に、他端を第２Ｙセレクタに接続されている。なお、ここでは、ビット線５５は、書き込み動作及び読み出し動作に共通であるが、書き込みビット線と書き込みワード線とに分けていても良い。Ｓ方向とＴ方向とは、図に示すように互いに直交する。複数のメモリセル５２の各々は、磁気抵抗素子１（後述）を含み、複数の書込みワード線５３と複数のビット線５５との交叉する点の各々に対応して設けられている。【００２８】
第１Ｘセレクタ４１は、書込み動作時に、Ｘアドレスの入力に基づいて、複数の書込みワード線５３のうちから選択書込みワード線５３ｓを選択する。読出し動作時に、Ｘアドレスの入力に基づいて、複数の読出しワード線５４のうちから選択読出しワード線５４ｓを選択する。第２Ｘセレクタ４２は、書込み動作時に、Ｘアドレスの入力に基づいて、複数の書込みワード線５３のうちから選択書込みワード線５３ｓを選択する。第１Ｘセレクタ４１及び第２Ｘセレクタ４２に選択された選択書込みワード線５３ｓには、書込み電流±ＩＷＬが流れる。【００２９】
第１Ｙセレクタ４３は、書込み動作時及び読出し動作時に、Ｙアドレスの入力に基づいて、複数のビット線５５のうちから選択ビット線５５ｓを選択する。第２Ｙセレクタ４４は、書込み動作時に、Ｙアドレスの入力に基づいて、複数のビット線５５のうちから選択ビット線５５ｓを選択する。第１Ｙセレクタ４３及び第２Ｙセレクタ４４に選択された選択ビット線５５ｓには、書込み電流±ＩＢＬが流れる。
各セレクタにより、書込み動作時に、選択書込みワード線５３ｓと選択ビット線５５ｓとの交叉する点に対応するメモリセル５２が、書込みを行う選択セル５２ｓとして選択される。同様に、各セレクタにより、読出し動作時に、選択読出しワード線５４ｓと選択ビット線５５ｓとの交叉する点に対応するメモリセル５２が、読出しを行う選択セル５２ｓとして選択される。【００３０】
第１書込み電流源４５は、書込み動作時に、電流出力信号ＴＯＧ１に基づいて、第１電流方向制御回路５８及び第２電流方向制御回路５９へ書込み電流ＩＷＬを出力する。電流出力信号ＴＯＧ１でＯＮ／ＯＦＦされるようにしても良い。第２書込み電流源４６は、書込み動作時に、電流出力信号ＴＯＧ２に基づいて、第１電流方向制御回路５８及び第２電流方向制御回路５９へ書込み電流ＩＢＬを出力する。電流出力信号ＴＯＧ２でＯＮ／ＯＦＦされるようにしても良い。【００３１】
第１電流方向制御回路５８は、書込み動作時に、書込み制御信号Ａに基づいて、書込み電流＋ＩＷＬ（＋Ｓ方向）を流すとき、第１書込み電流源４５からの書込み電流ＩＷＬを第１Ｘセレクタ４１へ出力する。これにより、選択書込みワード線５３ｓに＋Ｓ方向の書込み電流＋ＩＷＬが流れる。このとき、第２電流方向制御回路５９は、第２Ｘセレクタ４２を介して書込み電流＋ＩＷＬを終端する。また、第１電流方向制御回路５８は、書込み動作時に、書込み制御信号Ａに基づいて、書込み電流＋ＩＢＬ（＋Ｔ方向）を流すとき、第２書込み電流源４６からの書込み電流ＩＢＬを第１Ｙセレクタ４３へ出力する。これにより、選択ビット線５５ｓに＋Ｔ方向の書込み電流＋ＩＢＬが流れる。このとき、第２電流方向制御回路５９は、第２Ｙセレクタ４４を介して書込み電流＋ＩＢＬを終端する。
第２電流方向制御回路５９は、書込み動作時に、書込み制御信号Ａに基づいて、書込み電流−ＩＷＬ（−Ｓ方向）を流すとき、第１書込み電流源４５からの書込み電流ＩＷＬを第２Ｘセレクタ４２へ出力する。これにより、選択書込みワード線５３ｓに−Ｓ方向の書込み電流−ＩＷＬが流れる。このとき、第１電流方向制御回路５８は、第１Ｘセレクタ４１を介して書込み電流−ＩＷＬを終端する。また、第２電流方向制御回路５９は、書込み動作時に、書込み制御信号Ａに基づいて、書込み電流−ＩＢＬ（−Ｔ方向）を流すとき、第２書込み電流源４６からの書込み電流ＩＢＬを第２Ｙセレクタ４４へ出力する。これにより、選択ビット線５５ｓに−Ｔ方向の書込み電流−ＩＢＬが流れる。このとき、第１電流方向制御回路５８は、第１Ｙセレクタ４３を介して書込み電流−ＩＢＬを終端する。【００３２】
参照電圧発生回路４９は、読出し動作時に、センスアンプ４７へ参照電圧を出力する。センスアンプ４７は、読出し動作時に、選択セル５２ｓの磁気抵抗素子の状態を反映して選択ビット線５５ｓに流れる電流を変換した電圧と参照電圧とを比較し、選択セル５２ｓに書き込まれているデータＤｏｕｔ（「１」又は「０」）を出力する。
読出し判定回路４８は、選択セル５２ｓに書き込まれているデータＤｏｕｔと書き込むべきデータＤｉｎ（「１」又は「０」）とを比較する。比較結果に基づいて、書込み指示信号Ｂを出力する。書込み指示信号Ｂは、データＤｏｕｔとデータＤｉｎとが一致しなければ書込みを行うことを示す信号であり、両者が一致した場合は書込みを行わないことを示す信号である。なお、本図における上記以外の読出しに関わる回路は省略している。【００３３】
書込みコントローラ５０は、書込み動作時に、アドレス信号とデータＤｉｎを供給される。そして、まず、アドレス信号に基づいて、Ｘアドレス信号を第１Ｘセレクタ４１へ、Ｙアドレスを第１Ｙセレクタ４３へ出力し、アドレス信号の示すメモリセル５２（選択セル５２ｓ）からデータＤｏｕｔを読み出す動作を行う。そして、読出し判定回路４８からの書込み指示信号Ｂが書込みを行わないことを示す信号であれば、そこで書込み動作を終了する。書込みを行うことを示す信号であれば、データＤｉｎの値が「１」か「０」かに基づいて、第１電流方向制御回路５８及び第２電流方向制御回路５９のいずれか一方へ書込み電流を流すことを示す書込み制御信号Ａを、他方へ書込み電流を終端することを示す書込み制御信号Ａをそれぞれ出力する。そのとき、所定の第１タイミングで第１書込み電流源４５へ電流出力信号ＴＯＧ１を出力する。同様に、所定の第２タイミングで第２書込み電流源４６へ電流出力信号ＴＯＧ２を出力する。【００３４】
このＭＲＡＭ４０は、ダイレクト書込み動作を実現するために、選択ビット線５５ｓ及び選択書込みワード線５３ｓの書込み電流の方向を、第１電流方向制御回路５８及び第２電流方向制御回路５９を用いて、データＤｉｎに応じて両方とも変更している。一方、トグル書込み動作を実現するために、所定の第１タイミングで出力される電流出力信号ＴＯＧ１と所定の第２タイミングで出力される電流出力信号ＴＯＧ２とにより、第１書込み電流源４５及び第２書込み電流源４６の出力のタイミングを調整している。【００３５】
図１６は、本発明のＭＲＡＭの実施例における磁気抵抗素子に関わる構成を示す平面図である。メモリセル５２の磁気抵抗素子１は、書込みワード線５３とビット線５５とに挟まれて配置されている。ここで、磁気抵抗素子１の自由磁性層１５（後述）における「磁化容易軸方向」をＸ方向とし、「磁化困難軸方向」をＹ方向とする。書込みワード線５３には書込み電流ＩＷＬ（図の例では＋ＩＷＬ）が、ビット線５５には書込み電流ＩＢＬ（図の例では＋ＩＢＬ）がそれぞれ流れる。ＳＡＦ構造のＭＲＡＭでは、磁化容易軸方向（Ｘ方向）がＳ方向あるいはＴ方向と４５度の角をなすように、磁気抵抗素子１が配置される。安定状態において、第１磁性膜２１−１の自発磁化（太矢印）と第２磁性膜２１−２の自発磁化（細矢印）とは、互いに反平行であり、且つ、磁化容易軸方向に向いている。【００３６】
「１」書込みの書込み動作時には、書込みワード線５３には書込み電流＋ＩＷＬが供給される。この書込み電流＋ＩＷＬにより、−Ｔ方向の書込み磁界−ＨＷＬが生成される。また、ビット線５５には書込み電流＋ＩＢＬが供給される。この書込み電流＋ＩＢＬにより、−Ｓ方向の書込み磁界−ＨＢＬが生成される。
一方「０」書込みの書込み動作時には、書込みワード線５３には書込み電流−ＩＷＬが供給される。この書込み電流−ＩＷＬにより、＋Ｔ方向の書込み磁界＋ＨＷＬが生成される。また、ビット線５５には書込み電流−ＩＢＬが供給される。この書込み電流−ＩＢＬにより、＋Ｓ方向の書込み磁界＋ＨＢＬが生成される。【００３７】
書込みワード線５３とビット線５５の交点には、メモリセル４の磁気抵抗素子１が設けられている。磁気抵抗素子１は、書込みワード線５３とビット線５５に挟まれるように配置されている。上記書込み磁界±ＨＷＬ、±ＨＢＬは、この磁気抵抗素子１に作用する。磁気抵抗素子１に含まれる自由磁性層（フリー層）１５の磁化容易軸方向はＸ方向と定義され、その磁化困難軸方向はＹ方向と定義される。図１６に示されるように、Ｘ方向は、Ｓ方向及びＴ方向に対して略４５度の角をなす。つまり、磁化容易軸と書込みワード線５３及びビット線５５とのなす角が略４５度になるように、磁気抵抗素子１は配置されている。【００３８】
図１７は、本発明のＭＲＡＭの実施例における磁気抵抗素子の構造を示す断面図である。この磁気抵抗素子１は、下部電極層１１、反強磁性層１２、固定磁性層（ピン層）１３、バリア層１４、自由磁性層（フリー層）１５及び上部電極層１６を含んでいる。固定磁性層１３と自由磁性層１５とは、いずれも、自発磁化を有する強磁性層を含んでいる。固定磁性層１３の自発磁化の向き（ｏｒｉｅｎｔａｔｉｏｎ）は所定の方向に固定されている。一方、自由磁性層１５の自発磁化の向きは反転可能である。バリア層１４は、絶縁膜あるいは金属膜を含む非磁性層であり、固定磁性層１３と自由磁性層１５とに挟まれている。バリア層１４は、例えば、トンネル絶縁膜である。この時、固定磁性層１３、バリア層１４、及び自由磁性層１５によって、磁気トンネル接合（ＭＴＪ；  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）が形成される。【００３９】
自由磁性層１５は互いに反強磁性結合した２層の磁性膜２１−１、２１−２を含んでいる。つまり、自由磁性層１５は、２層の磁性膜より構成され、それらは互いに反強磁性結合している。２層の磁性膜の間には、反強磁性結合を実現するための非磁性膜（反強磁性結合膜）２３が形成されている。ここで第１磁性膜２０−１の自発磁化Ｍｓ１と膜厚ｔ１との積Ｍｓ１×ｔ１と第２磁性膜２０−２の自発磁化Ｍｓ２と膜厚ｔ２との積Ｍｓ２×ｔ２とが以下の式（１）の関係を有する。
【数１９】
0005181672.tif 000020
【００４０】
磁性膜２１（２１−１、２１−２）の材料として、Ｎｉ、Ｆｅ、Ｃｏ、Ｍｎ及びこれらのうちの少なくとも一つを含む化合物から構成されるグループのうちから選択される材料が例示される。磁性膜２０の膜厚として、１．５ｎｍ〜１０ｎｍが例示される。非磁性層２３の材料として、Ｒｕ、Ｏｓ、Ｒｅ、Ｔｉ、Ｃｒ、Ｒｈ、Ｃｕ、Ｐｔ、Ｐｄ及びこれらのうちの少なくとも一つを含む化合物から構成されるグループから選択される材料が例示される。非磁性膜３０の膜厚として、０．４ｎｍ〜３ｎｍが例示される。【００４１】
この磁気抵抗素子１は、２つの安定状態を有する。「第１の状態」では、図１７中の矢印で示されるように、バリア層１４に隣接する磁性膜２０−１における自発磁化の向きは、固定磁性層１３における自発磁化の向きに対して“反平行”である。一方、「第２の状態」では、磁性膜２０−１における自発磁化の向きは、固定磁性層１３における自発磁化の向きに対して“平行”である。磁気抵抗効果により、第１状態における磁気抵抗素子１の抵抗値（Ｒ＋ΔＲ）は、第２状態における抵抗値（Ｒ）よりも大きくなる。ＭＲＡＭ４０は、この抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、図１７に示される第１状態はデータ「１」に対応付けられ、第２状態はデータ「０」に対応付けられる。【００４２】
あるメモリセル５２に格納されたデータの読み出しは、この磁気抵抗素子１の抵抗値の大きさを検出することによって行われる。具体的には、下部電極１１と上部電極１６の間に所定の電圧を印加し、磁気抵抗素子１０を流れる電流の大きさを検出することによって、抵抗値の大きさが検出される。検出さえた抵抗値の大きさによって、対象メモリセル４に格納されているデータが判定される。またデータの書込みは、自由磁性層１５に含まれる磁性膜２０−１、２０−２における自発磁化の向きを反転させることによって行われる。ＳＡＦ構造における書込み方式として、（１）トグル書込み方式、（２）ダイレクト書込み方式、（３）本発明の書込み方式がある。【００４３】
図１８は、各書込み方式の特徴を示す表である。この図に示すように、（１）トグル書込み方式（ｔｏｇｇｌｅ）では、書込み前の読出しが有り、読み出したデータと書き込むデータとが異なる場合に書き込みを行う。書込み電流は、＋ＩＷＬと＋ＩＢＬ（又は、−ＩＷＬと−ＩＢＬ）である。（２）ダイレクト書込み方式では、書込み前の読出しが無く、全ての場合において書き込みを行う。書込み電流は、「１」書込みの場合に＋ＩＷＬと＋ＩＢＬ、「０」書込みの場合に−ＩＷＬと−ＩＢＬである。（３）本発明の書込み方式では、書込み前の読出しが有り、読み出したデータと書き込むデータとが異なる場合に書き込みを行う。書込み電流は、「１」書込みの場合に＋ＩＷＬと＋ＩＢＬ、「０」書込みの場合に−ＩＷＬと−ＩＢＬである。【００４４】
図１９は、トグル書込み方式及びダイレクト書込み方式での書込み可能領域を示す図である。トグル書込み方式では、フロップ磁界ＨＳｆに対応する電流値から飽和磁界ＨＳａｔに対応する電流値まで書込みが可能である。従って、ダイレクト書込み方式に比べて、書込み可能領域（図中、「ｔｏｇｇｌｅ」）が広い、つまり、動作マージンが広い。一方、ダイレクト書込み方式に比べて、書込み電流（ＩＷＬ、ＩＢＬ）の最小値が大きい、つまり、書込み電流の最小値が大きい。また、トグル書込み方式では、式（１）を条件としている。この条件では、図１３又は図１４のダイレクト書込み磁界Ｈｄｉｒとフロップ磁界ＨＳｆとが一致し、ダイレクト書込み領域が無くなる。
ダイレクト書込み方式では、ダイレクト書込み磁界Ｈｄｉｒに対応する書込み電流（ＩＷＬ、ＩＢＬ）からフロップ磁界ＨＳｆに対応する書込み電流（ＩＷＬ、ＩＢＬ）まで書込みが可能である。しかし、トグル書込み方式に比べて、書込み可能領域（図中、「ｄｉｒｅｃｔ」）が狭い、つまり動作マージンが狭い。一方、トグル書込み方式に比べて、書込み電流（ＩＷＬ、ＩＢＬ）の最小値が小さい、つまり、書込み電流値の最小値が小さく、低消費電力化が可能であることがわかる。【００４５】
図２０には、本発明による書込み方式での書込み可能領域を示す。本発明による書込み方式では、ダイレクト書込み磁界Ｈｄｉｒに対応する書込み電流（ＩＷＬ、ＩＢＬ）から飽和磁界ＨＳａｔに対応する書込み電流（ＩＷＬ、ＩＢＬ）まで書込みが可能であり、書込み可能領域（図中、「ｄｉｒｅｃｔ」＋「ｔｏｇｇｌｅ」）がトグル書込み方式（「ｔｏｇｇｌｅ」）より広いことがわかる。つまり動作マージンが広いことがわかる。さらに本発明による書込み方式では書込み電流（ＩＷＬ、ＩＢＬ）の最小値が小さい、つまり、書込み電流値の最小値が小さく、低消費電力化が可能であることがわかる。【００４６】
次に、書込み動作について説明する。
図２１は、本発明の実施例によるＭＲＡＭにおける書込み方法を示すフローチャートである。
（１）ステップＳ０１
書込みコントローラ５０は、アドレス信号とデータＤｉｎを供給される。アドレス信号は、データを書き込むメモリセル５２（選択セル５２ｓ）のアドレスを示し、Ｘアドレス及びＹアドレスを含む。データＤｉｎは、選択セル５２ｓに書き込むべきデータ（「１」又は「０」）を示す。そして、そのアドレス信号に基づいて、Ｘアドレス信号を第１Ｘセレクタ４１へ、Ｙアドレスを第１Ｙセレクタ４３へ出力する。第１Ｘセレクタ４１は、Ｘアドレス信号に基づいて、選択読出しワード線５４ｓを選択する。第１Ｙセレクタ４３は、Ｙアドレス信号に基づいて、選択ビット線５５ｓを選択する。それにより、選択セル５２ｓが選択される。読出し用の電源回路（図示されず）は、選択ビット線５５ｓ及び選択読出しワード線５４ｓに所定の電圧を印加する。選択読出しワード線５４ｓ−選択セル５２ｓ−選択ビット線５５ｓに、選択セル５２ｓの磁気抵抗素子の状態を反映した電流が流れる。センスアンプ４７は、その電流を電圧に変換した電位と、参照電圧発生回路４９の参照電圧とに基づいて、選択セル５２ｓに書き込まれているデータＤｏｕｔ（「１」又は「０」）を出力する。【００４７】
（２）ステップＳ０２
読出し判定回路４８は、書込みコントローラ５０から書き込むべきデータＤｉｎ（「１」又は「０」）を受け取る。読出し判定回路４８は、読み出したデータＤｏｕｔと書き込むデータＤｉｎとが一致するか否かを判定する。
一致する場合（ステップＳ０２：Ｙ）、読出し判定回路４８は、書込みを行わないことを示す書込み指示信号Ｂを出力する。書込みコントローラ５０は、その書込み指示信号Ｂに基づいて、書込み動作を終了する。一致しない場合（ステップＳ０２：Ｎ）、読出し判定回路４８は、書込みを行うことを示す書込み指示信号Ｂを出力する。
（３）ステップＳ０３
書込みコントローラ５０は、書込み指示信号Ｂに基づいて、データＤｉｎが「１」の場合にステップＳ０４の動作を、データＤｉｎが「０」の場合にステップＳ０５の動作をそれぞれ実行する。
（４）データＤｉｎが「１」の場合
書込みコントローラ５０は、第１電流方向制御回路５８へ書込み電流を流すことを示す書込み制御信号Ａを、第２電流方向制御回路５９へ書込み電流を終端することを示す書込み制御信号Ａをそれぞれ出力する。
また、書込みコントローラ５０は、Ｘアドレス信号を第１Ｘセレクタ４１及び第２Ｘセレクタ４２へ、Ｙアドレスを第１Ｙセレクタ４３及び第２Ｙセレクタ４４へ出力する。第１Ｘセレクタ４１及び第２Ｘセレクタ４２は、Ｘアドレス信号に基づいて、選択書込みワード線５３ｓを選択する。第１Ｙセレクタ４３及び第２Ｙセレクタ４４は、Ｙアドレス信号に基づいて、選択ビット線５５ｓを選択する。それにより、選択セル５２ｓが選択される。
その後、書込みコントローラ５０は、所定の第１タイミングで第１書込み電流源４５へ電流出力信号ＴＯＧ１を出力する。同様に、所定の第２タイミングで第２書込み電流源４６へ電流出力信号ＴＯＧ２を出力する。これらのタイミングは、書込み電流ＩＷＬ、ＩＢＬが図８Ａと８Ｂのタイムチャートとなるタイミングである。
これら制御により、第１書込み電流源４５−第１電流方向制御回路５８−第１Ｘセレクタ４１−選択書込みワード線５３ｓ−第２Ｘセレクタ４２のように書込み電流＋ＩＷＬが供給される。この書込み電流＋ＩＷＬにより、−Ｔ方向の書込み磁界−ＨＷＬが生成される。同時に、第２書込み電流源４６−第１電流方向制御回路５８−第１Ｙセレクタ４３−選択ビット線５５ｓ−第２Ｙセレクタ４４のように書込み電流＋ＩＢＬが供給される。この書込み電流＋ＩＢＬにより、−Ｓ方向の書込み磁界−ＨＢＬが生成される。すなわち、時刻Ｔ１で選択書込みワード線５３ｓに書込み電流＋ＩＷＬが供給され、時刻Ｔ２で選択ビット線５５ｓに書込み電流＋ＩＢＬが供給される。続いて、時刻Ｔ３で書込み電流＋ＩＷＬの供給が停止し、時刻Ｔ４で書込み電流＋ＩＢＬの供給が停止する。ここで時刻Ｔ１＜時刻Ｔ２＜時刻Ｔ３＜時刻Ｔ４である。このような電流制御を行うことによって、第１磁性膜２０−１と第２磁性膜２０−２における自発磁化の向きが反転する。
以上の動作により、「１」書込みの書込み動作が完了する。
（５）データＤｉｎが「０」の場合
書込みコントローラ５０は、第２電流方向制御回路５９へ書込み電流を流すことを示す書込み制御信号Ａを、第１電流方向制御回路５８へ書込み電流を終端することを示す書込み制御信号Ａをそれぞれ出力する。
また、書込みコントローラ５０は、Ｘアドレス信号を第１Ｘセレクタ４１及び第２Ｘセレクタ４２へ、Ｙアドレスを第１Ｙセレクタ４３及び第２Ｙセレクタ４４へ出力する。第１Ｘセレクタ４１及び第２Ｘセレクタ４２は、Ｘアドレス信号に基づいて、選択書込みワード線５３ｓを選択する。第１Ｙセレクタ４３及び第２Ｙセレクタ４４は、Ｙアドレス信号に基づいて、選択ビット線５５ｓを選択する。それにより、選択セル５２ｓが選択される。その後、書込みコントローラ５０は、所定の第１タイミングで第１書込み電流源４５へ電流出力信号ＴＯＧ１を出力する。同様に、所定の第２タイミングで第２書込み電流源４６へ電流出力信号ＴＯＧ２を出力する。これらのタイミングは、書込み電流ＩＷＬ、ＩＢＬが図９のタイムチャートとなるタイミングである。
これら制御により、第１書込み電流源４５−第２電流方向制御回路５９−第２Ｘセレクタ４２−選択書込みワード線５３ｓ−第１Ｘセレクタ４１のように書込み電流−ＩＷＬが供給される。この書込み電流−ＩＷＬにより、＋Ｔ方向の書込み磁界＋ＨＷＬが生成される。同時に、第２書込み電流源４６−第２電流方向制御回路５９−第２Ｙセレクタ４４−選択ビット線５５ｓ−第１Ｙセレクタ４３のように書込み電流−ＩＢＬが供給される。この書込み電流−ＩＢＬにより、＋Ｓ方向の書込み磁界＋ＨＢＬが生成される。すなわち、時刻Ｔ１で選択書込みワード線５３ｓに書込み電流−ＩＷＬが供給され、時刻Ｔ２で選択ビット線５５ｓに書込み電流−ＩＢＬが供給される。続いて、時刻Ｔ３で書込み電流−ＩＷＬの供給が停止し、時刻Ｔ４で書込み電流−ＩＢＬの供給が停止する。ここで時刻Ｔ１＜時刻Ｔ２＜時刻Ｔ３＜時刻Ｔ４である。このような電流制御を行うことによって、第１磁性膜２０−１と第２磁性膜２０−２における自発磁化の向きが反転する。
以上の動作により、「０」書込みの書込み動作が完了する。【００４８】
本発明による書込み方式での「１」書込み動作及び「０」書込み動作において、書込み電流がトグル書込み領域にあるとすると、上記の操作でメモリ状態が初期状態から変化するため書込みが可能である。書込み電流がダイレクト書込み領域にある場合、基本動作はダイレクト書込み動作と同様であるため書込みが可能である。すなわち、図２０に示したように、本発明による書込み方式は、動作マージンが広くなり動作の安定性を向上させることができる。また、動作領域がトグル書込み領域に限らないので、書込み電流の最小値を小さくでき、消費電力を低くすることが可能となる。
更に、書込み電流の値を小さくできるので、書込み電流に関わるトランジスタの面積を小さくできる。それにより、ＭＲＡＭの半導体チップ内のメモリセルの面積を相対的に広くすることができる。又は、ＭＲＡＭの半導体チップの大きさを小さくすることができる。【００４９】
更に、式（１２）に示すように第１磁性膜２０−１のＭｓ１×ｔ１と第２磁性膜２０−２のＭｓ２×ｔ２とを等しくする必要がない。従って、トグル書込み方式のＭＲＡＭに比較して、製造マージンが広くなり、製造歩留まりを向上することが可能となる。すなわち、本発明の書込み方式では、高動作マージン、低消費電力化、高製造歩留まりが可能となる。【００５０】
本願発明者らは、このような書込み方式によってＭＲＡＭ４０の動作領域が拡大することを発見し、実証した。更に、本願発明者らは、このような書込み方式によってＭＲＡＭ４０の書込み電流が低減されることを発見し、実証した。以下、その根拠となるデータを詳細に説明する。
一般的な二層の自由磁性層（第１磁性膜２１−１、第２磁性膜２１−２）を有するＳＡＦ構造を考える。各自由磁性層（第１磁性膜２１−１、第２磁性膜２１−２）の自発磁化は、面内での印加磁界に対してどのように振舞うかについて、Ｓｔｏｎｅｒ−Ｗｏｈｌｆａｒｔｈモデルを適用して調べる。ここで、以下のように仮定する。第１磁性膜２１−１及び第２磁性膜２１−２は、それぞれ膜厚ｔ１、ｔ２、自発磁化Ｍ１、Ｍ２、一軸異方性定数ＫＵ１、ＫＵ２を有している。二層の磁化容易軸は、お互いに平行である。
このとき、単位領域あたりのエネルギー密度Ｗは以下の式（２）のように表される。
【数２０】
0005181672.tif 000021
【００５１】
図２２は、本計算に用いたＳＡＦ構造のレイアウトを示す図である。磁気抵抗素子１の断面図を示している。ここでθ１、θ２は、それぞれ第１磁性膜２１−１、第２磁性膜２１−２の自発磁化Ｍ１、Ｍ２と磁化容易軸方向（図中、Ｘ方向）とのなす角度を示す。Ｈｘ、Ｈｙは、印加磁界の容易軸方向成分、困難軸方向（図中、Ｙ方向）を示す。Ｊは、第１磁性膜２１−１と第２磁性膜２１−２との間の反強磁性結合エネルギーをそれぞれ示す。Ｗを２ＫＵ１ｔ１で規格化することにより、以下の関係が得られる。
【数２１】
0005181672.tif 000022
ここで、
【数２２】
0005181672.tif 000023
（４）
上記式（２）から系の安定条件、
【数２３】
0005181672.tif 000024
そして、
【数２４】
0005181672.tif 000025
より、臨界磁界曲線を求めることができる。以下では、本書込み方式を実際の系に適用した場合について考察する。【００５２】
（第１例）
図２３は、構造Ａを有する磁気抵抗素子を示す断面図である。この磁気抵抗素子は、基板上に順に積層されたシード層１７、反強磁性層１２、固定磁性層１３、バリア層１４、自由磁性層１５、及びキャップ層１８を備えている。シード層１７は、２０ｎｍの膜厚を有するＴａ膜である。反強磁性層１２は、２０ｎｍの膜厚を有するＰｔＭｎ膜である。固定磁性層１３は、２．５ｎｍの膜厚を有するＣｏＦｅ膜、０．８８ｎｍの膜厚を有するＲｕ膜と２．５ｎｍの膜厚を有するＣｏＦｅ膜から構成されている。バリア層１４は、１ｎｍの膜厚を有するＡｌ膜が酸化された膜である。自由磁性層１５は、交互に積層された２層の磁性膜と１層の非磁性膜とを有する。第１磁性膜２１−１は、４ｎｍの膜厚を有するＮｉＦｅ膜と０．５ｎｍの膜厚を有するＣｏＦｅ膜とから構成されている。非磁性膜（反強磁性結合膜）２３は、２．１ｎｍの膜厚を有するＲｕ膜である。第２磁性膜２１−２は、２．８ｎｍの膜厚を有するＮｉＦｅ膜と０．３５ｎｍの膜厚を有するＣｏＦｅ膜とから構成されている。キャップ層１８は、０．７ｎｍの膜厚を有する酸化されたＡｌ膜と１００ｎｍの膜厚を有するＴａ膜から構成されている。この構造Ａは、第１磁性膜２１−１及び第２磁性膜２１−２において、自発磁化及び一軸異方性定数が同じである。一方、第１磁性膜２１−１の膜厚ｔ１と第２磁性膜２１−２の膜厚ｔ２との間に、
ｔ２＝０．７×ｔ１        （７）
の関係がある。【００５３】
図２４は、構造Ａを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。この実験値は、式（３）においてｍ＝ｋ＝１、ｔ＝０．７、ｈｊ＝２でのシミュレーション結果と対応した。図中、曲線ＨＳａｔは、図１３における曲線ｃに対応し、飽和磁界ＨＳａｔを示す。曲線Ｈｄｉｒは、図１３における曲線ｂに対応し、ダイレクト書込み磁界Ｈｄｉｒを示す。書き込みワード線５３及びビット線５５の各々により発生した磁界は、それぞれＴ方向及びＳ方向に平行とする。
ダイレクト書込み磁界Ｈｄｉｒは、図に示されるようにＳ切片、Ｔ切片を持たない。すなわち、書込みワード線５３とビット線５５のいずれか一方が選択セルと共通である「半選択セル」には、いずれかの書込み電流による磁界しか印加されない。従って、その半選択セルにおいては書込み動作は起こらない。このように、ＳＡＦ構造のＭＲＡＭで膜厚差を付けた第１例の場合、従来の単層自由磁性層ＭＲＡＭと比較して、誤書込みが大幅に低減される。【００５４】
本シミュレーションより、０．９＜ｔ≦１では、ダイレクト書込み領域がほとんど形成されず、ほとんどがトグル書き込み領域であった。すなわち、書込み領域の増加はほとんど無かった。一方、０＜ｔ＜０．５では、ダイレクト書込み磁界ＨｄｉｒがＳ切片、Ｔ切片を持ち、誤書込みの発生する恐れが生じた。すなわち、０．５≦ｔ≦０．９の範囲が好ましい。ここで、ｔｂｒを以下の式（８）ように定義すれば、ｔ＝ｔ２／ｔ１であるから、ｔｂｒの値の範囲は以下のようになる。
【数２５】
0005181672.tif 000026
図２５及び図２６は、図２４のダイレクト書込み磁界Ｈｄｉｒの領域を拡大した図である。図２５は従来の書込み方法による動作領域を示し、図２６は本書込み方式による動作領域を示している。曲線ＨＳａｔは飽和磁界ＨＳａｔを示す。曲線ＨＳｆは、フロップ磁界ＨＳｆを示す。曲線Ｈｄｉｒは、ダイレクト書込み磁界Ｈｄｉｒを示す。実験例１の実験パラメータでは、磁化容易軸方向の規格化された磁界の値は、それぞれｈｄｉｒ＝１．９、ｈＳｆ＝２．９、ｈＳａｔ＝３．９となった。ただし、ｈｄｉｒ、ｈＳｆ、ｈＳａｔは、式（３）で規格化された値であり、ｈｄｉｒ＝Ｈｄｉｒ／ＨＫ、ｈＳｆ＝ＨＳｆ／ＨＫ、ｈＳａｔ＝ＨＳａｔ／ＨＫである。【００５５】
図２５において、曲線ＨＳａｔと曲線ＨＳｆと曲線Ｈｄｉｒとで囲まれた領域がダイレクト書込み領域である。曲線ＨＳａｔと曲線ＨＳｆとで囲まれた領域がトグル書込み領域を示す。図２４において、曲線ＨＳａｔと曲線Ｈｄｉｒとで囲まれた領域が本書込み領域である。
本書込み領域では、ダイレクト書込み領域、トグル書込み領域の両領域で書込み可能である。そのため、動作領域としては、ダイレクト書込み領域とトグル書込み領域を足したものとなる。すなわち、動作領域は、ダイレクト書込み領域単独、及び、トグル書込み領域単独よりも広い。また、トグル書込みでは規格化された最低書込み磁界がｈＳｆ＝２．９であるのに対し、本書込み方式では規格化された最低書込み磁界はｈｄｉｒ＝１．９程度となる。すなわち、本書込み方式はトグル書込み方式と比べ、約６５％の書込み電流値で書込みを行うことができる。
以上のように本書込み方式を採用することにより、動作領域を拡大することができ、また書込み電流値を低減することができる。【００５６】
（第２例）
図２７は、構造Ｂを有する磁気抵抗素子を示す断面図である。この磁気抵抗素子は、基板上に順に積層されたシード層１７、反強磁性層１２、固定磁性層１３、バリア層１４、自由磁性層１５、及びキャップ層１８を備えている。シード層１７は、２０ｎｍの膜厚を有するＴａ膜である。反強磁性層１２は、２０ｎｍの膜厚を有するＰｔＭｎ膜である。固定磁性層１３は、２．５ｎｍの膜厚を有するＣｏＦｅ膜、０．８８ｎｍの膜厚を有するＲｕ膜と２．５ｎｍの膜厚を有するＣｏＦｅ膜から構成されている。バリア層１４は、１ｎｍの膜厚を有するＡｌ膜が酸化された膜である。自由磁性層１５は、交互に積層された２層の磁性膜と１層の非磁性膜とを有する。第１磁性膜２１−１は、２ｎｍの膜厚を有するＣｏ７５Ｆｅ２５膜と２．５ｎｍの膜厚を有するＣｏＦｅＢ膜とから構成されている。非磁性膜（反強磁性結合膜）２３は、１．８ｎｍの膜厚を有するＲｕ膜である。第２磁性膜２１−２は、４．５ｎｍの膜厚を有するＣｏＦｅＢ膜から構成されている。キャップ層１８は、０．７ｎｍの膜厚を有する酸化されたＡｌ膜と１００ｎｍの膜厚を有するＴａ膜から構成されている。この構造Ｂは、第１磁性膜２１−１と第２磁性膜２１−２において、膜厚、一軸異方性定数が同じである。一方、第１磁性膜２１−１の合成自発磁化Ｍ１と第２磁性膜２１−２の自発磁化Ｍ２との間に、
Ｍ２＝０．６×Ｍ１
の関係がある。【００５７】
図２８は、構造Ｂを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。この実験値は、式（３）においてｋ＝ｔ＝１、ｍ＝０．６、ｈｊ＝３でのシミュレーション結果と対応した。図中、曲線ＨＳａｔ、曲線Ｈｄｉｒについては、図２４の場合と同様である。書き込みワード線５３及びビット線５５の各々により発生した磁界は、それぞれＴ方向及びＳ方向に平行とする。
この場合にも、ダイレクト書込み磁界Ｈｄｉｒは、図に示されるようにＳ切片、Ｔ切片を持たない。すなわち、書込みワード線５３とビット線５５のいずれか一方が選択セルと共通である「半選択セル」には、いずれかの書込み電流による磁界しか印加されない。従って、その半選択セルにおいては書込み動作は起こらない。このように、ＳＡＦ構造のＭＲＡＭで自発磁化の差を付けた実施例２の場合、従来の単層自由磁性層ＭＲＡＭと比較して、誤書込みが大幅に低減される。【００５８】
本シミュレーションより、０．９＜ｍ≦１では、ダイレクト書込み領域がほとんど形成されず、ほとんどがトグル書き込み領域であった。すなわち、書込み領域の増加はほとんど無かった。一方、０＜ｍ＜０．５では、ダイレクト書込み磁界ＨｄｉｒがＳ切片、Ｔ切片を持ち、誤書込みの発生する恐れが生じた。すなわち、０．５≦ｍ≦０．９の範囲が好ましい。ここで、Ｍｂｒを以下の式（９）ように定義すれば、ｍ＝Ｍ２／Ｍ１であるから、Ｍｂｒの値の範囲は以下のようになる。
【数２６】
0005181672.tif 000027
【００５９】
図２９及び図３０は、図２８のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。図２９は従来の書込み方法による動作領域を示し、図３０は本書込み方式による動作領域を示している。曲線ＨＳａｔ、曲線ＨＳｆ、曲線Ｈｄｉｒについては、図２５及び図２６と同様である。実験例２の実験パラメータでは、磁化容易軸方向の規格化された磁界の値は、それぞれｈｄｉｒ＝２．２、ｈＳｆ＝５．０、ｈＳａｔ＝６．５５となった。【００６０】
図２９において、曲線ＨＳａｔと曲線ＨＳｆと曲線Ｈｄｉｒとで囲まれた領域がダイレクト書込み領域である。曲線ＨＳａｔと曲線ＨＳｆとで囲まれた領域がトグル書込み領域を示す。図３０において、曲線ＨＳａｔと曲線Ｈｄｉｒとで囲まれた領域が本書込み領域である。
本書込み領域では、ダイレクト書込み領域、トグル書込み領域の両領域で書込み可能である。そのため、動作領域としては、ダイレクト書込み領域とトグル書込み領域を足したものとなる。すなわち、動作領域は、ダイレクト書込み領域単独、及び、トグル書込み領域単独よりも広い。また、トグル書込みでは規格化された最低書込み磁界がｈＳｆ＝５．０であるのに対し、本書込み方式では規格化された最低書込み磁界はｈｄｉｒ＝２．２程度となる。すなわち、本書込み方式はトグル書込み方式と比べ、約４４％の書込み電流値で書込みを行うことができる。
以上のように本書込み方式を採用することにより、動作領域を拡大することができ、また書込み電流値を低減することができる。【００６１】
（第３例）
図３１は、構造Ｃを有する磁気抵抗素子を示す概念図である。この磁気抵抗素子は、基板上に順に積層されたシード層１７、反強磁性層１２、固定磁性層１３、バリア層１４、自由磁性層１５、及びキャップ層１８を備えている。シード層１７は、２０ｎｍの膜厚を有するＴａ膜である。反強磁性層１２は、２０ｎｍの膜厚を有するＰｔＭｎ膜である。固定磁性層１３は、２．５ｎｍの膜厚を有するＣｏＦｅ膜、０．８８ｎｍの膜厚を有するＲｕ膜と２．５ｎｍの膜厚を有するＣｏＦｅ膜から構成されている。バリア層１４は、１ｎｍの膜厚を有するＡｌ膜が酸化された膜である。自由磁性層１５は、交互に積層された２層の磁性膜と１層の非磁性膜を有する。第１磁性膜２１−１は、３．１ｎｍの膜厚を有するＣｏＦｅＢ膜と１．４ｎｍの膜厚を有するＣｏＦｅ膜とから構成されている。非磁性膜（反強磁性結合膜）２３は、２．１ｎｍの膜厚を有するＲｕ膜である。第２磁性膜２１−２は、４ｎｍの膜厚を有するＮｉＦｅ膜と０．５ｎｍの膜厚を有するＣｏＦｅ膜とから構成されている。キャップ層１８は、０．７ｎｍの膜厚を有する酸化されたＡｌ膜と１００ｎｍの膜厚を有するＴａ膜から構成されている。この構造Ｃは、第１磁性膜２１−１と第２磁性膜２１−２において、膜厚、自発磁化の値が同じである。一方、第１磁性膜２１−１の一軸異方性定数ＫＵ１と第２磁性膜２１−２の一軸異方性定数ＫＵ２との間に、
ＫＵ２＝０．４×ＫＵ１            （１０）
の関係がある。【００６２】
図３２は、構造Ｃを有する磁気抵抗素子の臨界磁界曲線を示すグラフである。この実験値は、式（３）においてｍ＝ｔ＝１、ｋ＝０．４、ｈｊ＝２でのシミュレーション結果と対応した。図中、曲線ＨＳａｔ、曲線Ｈｄｉｒについては、図２４の場合と同様である。書き込みワード線５３及びビット線５５の各々により発生した磁界は、それぞれＴ方向及びＳ方向に平行とする。  【００６３】
この場合にも、ダイレクト書込み磁界Ｈｄｉｒは、図に示されるようにＳ切片、Ｔ切片を持たない。すなわち、書込みワード線５３とビット線５５のいずれか一方が選択セルと共通である「半選択セル」には、いずれかの書込み電流による磁界しか印加されない。従って、その半選択セルにおいては書込み動作は起こらない。このように、ＳＡＦ構造のＭＲＡＭで自発磁化の差を付けた実施例２の場合、従来の単層自由磁性層ＭＲＡＭと比較して、誤書込みが大幅に低減される。【００６４】
本シミュレーションより、０．９＜ｋ≦１では、ダイレクト書込み領域がほとんど形成されず、ほとんどがトグル書き込み領域であった。すなわち、書込み領域の増加はほとんど無かった。一方、０＜ｋ＜０．１では、書込みを行えない領域が増加し、実効的な書込み領域の増加はほとんど無かった。すなわち、０．１≦ｋ≦０．９の範囲が好ましい。ここで、ＫＵｂｒを以下の式（１１）ように定義すれば、ｋ＝ＫＵ２／ＫＵ１であるから、ＫＵｂｒの値の範囲は以下のようになる。
【数２７】
0005181672.tif 000028
【００６５】
図３３及び図３４は、図３０のダイレクト書込み磁界Ｈｄｉｒの領域を拡大したグラフである。図３２は従来の書込み方法による動作領域を示し、図３３は本書込み方式による動作領域を示している。曲線ＨＳａｔ、曲線ＨＳｆ、曲線Ｈｄｉｒについては、図２５及び図２６と同様である。実験例３の実験パラメータでは、磁化容易軸方向の規格化された磁界の値は、それぞれｈｄｉｒ＝１．５、ｈＳｆ＝２．０、ｈＳａｔ＝３．３となった。【００６６】
図３３において、曲線ＨＳａｔと曲線ＨＳｆと曲線Ｈｄｉｒとで囲まれた領域がダイレクト書込み領域である。曲線ＨＳａｔと曲線ＨＳｆとで囲まれた領域がトグル書込み領域を示す。図３２において、曲線ＨＳａｔと曲線Ｈｄｉｒとで囲まれた領域が本書込み領域である。
本書込み領域では、ダイレクト書込み領域、トグル書込み領域の両領域で書込み可能である。そのため、動作領域としては、ダイレクト書込み領域とトグル書込み領域を足したものとなる。すなわち、動作領域は、ダイレクト書込み領域単独、及び、トグル書込み領域単独よりも広い。また、トグル書込みでは規格化された最低書込み磁界がｈＳｆ＝２．０であるのに対し、本書込み方式では規格化された最低書込み磁界はｈｄｉｒ＝１．５程度となる。すなわち、本書込み方式はトグル書込み方式と比べ、約７５％の書込み電流値で書込みを行うことができる。
以上のように本書込み方式を採用することにより、動作領域を拡大することができ、また書込み電流値を低減することができる。【００６７】
以上のように、本発明のＭＲＡＭは、書込み方式がメモリセルの読出しと書込みにより構成される。この方式を用いることにより、動作領域が拡大する。また、書込み電流が削減され、消費電力が低減される。加えて、ＭＲＡＭ内のメモリセルの面積を相対的に広くすること、又は、ＭＲＡＭの大きさを小さくすることができる。更に、自発磁化や膜厚の製造マージンが広がり、ＭＲＡＭの製造歩留まりを向上することができる。【００６８】
なお、図２４、図２８及び図３２において、ダイレクト書込み磁界Ｈｄｉｒの曲線は、誤書込み防止のためにＳ切片及びＴ切片を有しないようにしている。しかし、ワード線垂直磁界ＨＷＬ及びビット線垂直磁界ＨＢＬよりもＳ切片及びＴ切片が大きければ、Ｓ切片及びＴ切片を有していてもよい。ワード線垂直磁界ＨＷＬ及びビット線垂直磁界ＨＢＬのいずれか一方が印加される半選択セルに対して、誤書込みが生じないからである。【００６９】
上記説明では、自由磁性層１５は非磁性層を介して互いに反強磁性結合した２層の磁性膜２１−１、２１−２を含んでいる。ただし、自由磁性層１５が含む磁性膜は、２ｎ層（ｎ：１以上の整数）であれば良い。すなわち、自由磁性層１５において、互いに隣接する２層の磁性膜が非磁性層を介して互いに反強磁性結合している場合についても成立する。図３５は、本発明のＭＲＡＭの実施例における磁気抵抗素子の他の構造を示す断面図である。この磁気抵抗素子１は、下部電極層１１、反強磁性層１２、固定磁性層１３、バリア層１４、自由磁性層１５及び上部電極層１６を含んでいる。自由磁性層１５は、（２ｎ＋１）層（ｎ：１以上の整数）及び（２ｎ）層のいずれか一方の磁性層を含んでいる。図では（２ｎ）層の場合を示している。
（２ｎ＋１）層の場合、奇数番目の（２ｐ−１）層（ｐ＝１〜ｎ＋１：整数）の磁性膜２１−（２ｐ−１）、偶数番目の（２ｐ）層（ｐ＝１〜ｎ：整数）の磁性膜２１−（２ｐ）、及び各磁性層の間に設けられた非磁性膜２３−（２ｐ−１）、（２ｐ）（ｐ＝１〜ｎ：整数）とを含む。
一方、（２ｎ）層の場合、奇数番目の（２ｐ−１）層（ｐ＝１〜ｎ：整数）の磁性膜２１−（２ｐ−１）、偶数番目の（２ｐ）層（ｐ＝１〜ｎ：整数）の磁性膜２１−（２ｐ）、及び磁性層と交互に設けられた（２ｎ）層の非磁性膜２３−（２ｐ−１）、（２ｐ）（ｐ＝１〜（ｎ−１）：整数）とを含む。この場合、以下の式（１）、（９）、（８）、（１１）は、以下の式（１２）、（１３）、（１４）、（１５）のようになる。ただし、Ｍｓ２ｐ−１、Ｍｓ２ｐは、それぞれ（２ｐ−１）層目、２ｐ層目の磁性層の自発磁化を示す。ｔ２ｐ−１、ｔ２ｐは、それぞれ（２ｐ−１）層目、２ｐ層目の磁性層の膜厚を示す。ＫＵ２ｐ−１、ＫＵ２ｐは、それぞれ（２ｐ−１）層目、２ｐ層目の磁性層の一軸異方性定数を示す。ｑは整数で、（２ｎ＋１）層のときｑ＝ｎ＋１とし、前記２ｎ層のときｑ＝ｎとする。
【数２８】
0005181672.tif 000029
【数２９】
0005181672.tif 000030
【数３０】
0005181672.tif 000031
【数３１】
0005181672.tif 000032
【００７０】
また、ここでは、自由磁性層１５における磁性膜の層数が偶数の場合について説明しているが、奇数の場合でも上記各式は成立し、上記実施例と同様の効果を得ることができる。この場合のＭＲＡＭも、自由磁性層の磁性膜が２層の場合と同様の効果を得ることができる。【００７１】
本発明により、ＳＡＦ構造のＭＲＡＭでの書込み動作領域が拡大する。本発明により、ＳＡＦ構造のＭＲＡＭでの書込み電流が低減される。本発明により、ＳＡＦ構造のＭＲＡＭの製造歩留まりが向上する。
【図１】
0005181672.tif 000047
【図２】
0005181672.tif 000048
【図３】
0005181672.tif 000049
【図４】
0005181672.tif 000050
【図５】
0005181672.tif 000051
【図６】
0005181672.tif 000052
【図７】
0005181672.tif 000053
【図８】
0005181672.tif 000054
【図９】
0005181672.tif 000055
【図１０】
0005181672.tif 000056
【図１１】
0005181672.tif 000057
【図１２】
0005181672.tif 000058
【図１３】
0005181672.tif 000059
【図１４】
0005181672.tif 000060
【図１５】
0005181672.tif 000061
【図１６】
0005181672.tif 000062
【図１７】
0005181672.tif 000063
【図１８】
0005181672.tif 000064
【図１９】
0005181672.tif 000065
【図２０】
0005181672.tif 000066
【図２１】
0005181672.tif 000067
【図２２】
0005181672.tif 000068
【図２３】
0005181672.tif 000069
【図２４】
0005181672.tif 000070
【図２５】
0005181672.tif 000071
【図２６】
0005181672.tif 000072
【図２７】
0005181672.tif 000073
【図２８】
0005181672.tif 000074
【図２９】
0005181672.tif 000075
【図３０】
0005181672.tif 000076
【図３１】
0005181672.tif 000077
【図３２】
0005181672.tif 000078
【図３３】
0005181672.tif 000079
【図３４】
0005181672.tif 000080
【図３５】
0005181672.tif 000081