(57)【特許請求の範囲】
【請求項１】
基板上にて、透明導電膜に直接接続する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｇｅを０．１〜０．５原子％含有し、かつＮｉ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を合計で０．１〜０．５原子％含有し、残部Ｃｕおよび不可避不純物であることを特徴とする表示装置用Ｃｕ合金膜。
【請求項２】
ガラス基板と直接接続する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、ＧｅおよびＮｉを合計で０．２〜１原子％含有することを特徴とする表示装置用Ｃｕ合金膜。
【請求項３】
請求項１または２に記載の表示装置用Ｃｕ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置用Ｃｕ合金膜が、薄膜トランジスタのゲート電極および走査線に用いられ、透明導電膜に直接接続されている請求項３に記載の表示装置。
【請求項５】
請求項１に記載の表示装置用Ｃｕ合金膜が、薄膜トランジスタのソース電極および／またはドレイン電極並びに信号線に用いられ、透明導電膜に直接接続されている請求項３または４に記載の表示装置。
【請求項６】
前記透明導電膜が、酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）である請求項４または５に記載の表示装置。
【請求項７】
請求項３に記載の薄膜トランジスタがボトムゲート型構造を有するものであって、
請求項２に記載の表示装置用Ｃｕ合金膜が、薄膜トランジスタのゲート電極および走査線に用いられ、ガラス基板に直接接続されている請求項３に記載の表示装置。
【請求項８】
請求項１に記載のＣｕ合金膜の形成に用いるスパッタリングターゲットであって、Ｇｅを０．１〜０．５原子％含むと共に、Ｎｉ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を合計で０．１〜０．５原子％含み、残部Ｃｕおよび不可避不純物であるＣｕ合金からなることを特徴とするスパッタリングターゲット。
【請求項９】
請求項２に記載のＣｕ合金膜の形成に用いるスパッタリングターゲットであって、ＧｅおよびＮｉを合計で０．２〜１原子％含有するＣｕ合金からなることを特徴とするスパッタリングターゲット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびこれに用いるＣｕ合金膜に関するものであり、特に、表示装置の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶことがある。）において、透明導電膜に直接接続する表示装置用Ｃｕ合金膜、および該Ｃｕ合金膜が上記薄膜トランジスタに用いられた、例えば液晶ディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイ（表示装置）、並びに上記Ｃｕ合金膜の形成に用いられるスパッタリングターゲットに関する。尚、以下では、表示装置のうち、液晶ディスプレイを例に説明するが、これに限定する意図ではない。
【背景技術】
【０００２】
例えば液晶ディスプレイは、小型の携帯電話から３０インチを超す大型テレビに至るまで様々な分野に用いられている。この液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分けられる。このうち、スイッチング素子としてＴＦＴを組み込んだアクティブマトリックス型液晶ディスプレイは、画質が高品質で高速の動画にも対応できるため、液晶ディスプレイの主流となっている。
【０００３】
図１は、アクティブマトリックス型液晶ディスプレイに適用される代表的な液晶ディスプレイの構成を示したものである。この液晶ディスプレイの構成および動作原理を、図１を参照しながら説明する。
【０００４】
まず、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。
【０００５】
ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、画素電極（透明導電膜）５、走査線や信号線を含む配線部６を有している。
【０００６】
また、対向基板２は、ガラス板の全面に形成された共通電極７と、ＴＦＴ基板１側の画素電極（透明導電膜）５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は更に、液晶層に含まれる液晶分子を所定の向きに配向させるための配向膜１１を有している。
【０００７】
ＴＦＴ基板１および対向基板２の外側（液晶層の反対側）には、それぞれ偏光板１０ａ、１０ｂが配置されている。
【０００８】
液晶ディスプレイ１００では、各画素において、対向基板２と画素電極（透明導電膜）５との間の電界が、ＴＦＴ４によって制御され、この電界によって液晶層３における液晶分子の配向が変化し、液晶層３を通過する光が変調（遮光や透光）される。これにより、対向基板２を透過する光の透過量が制御されて、画像として表示される。
【０００９】
液晶ディスプレイ１００の下部にはバックライト２２が設置され、この光が図１の下部から上部へと通過する。
【００１０】
また、ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３および制御回路１４によって駆動される。
【００１１】
図２は、図１中、Ａの要部拡大図である。図２では、ガラス基板１ａ上に走査線（ゲート配線）２５が形成されており、走査線２５の一部はＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（ＳｉＮ）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２９として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル層（活性半導体膜）３３、信号線（ソース−ドレイン配線）３４、層間絶縁膜（ＳｉＮ）３０が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。
【００１２】
ゲート絶縁膜２７上の画素領域には、例えば（Ｉｎ2Ｏ3）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（ＩＴＯ）膜や、（Ｉｎ2Ｏ3）中に酸化亜鉛を含むＩＺＯ膜によって形成された画素電極（透明導電膜）５が配置されており、図２において、ＴＦＴのドレイン電極２８は、画素電極（透明導電膜）５に直接コンタクトして電気的に接続される構造となっている。
【００１３】
このＴＦＴ基板に、走査線を経由してゲート電極２６にゲート電圧を印加すると、ＴＦＴ４がオン状態となり、あらかじめ信号線に印加されていた駆動電圧がソース電極２９からドレイン電極２８を経由して画素電極（透明導電膜）５に印加される。そして、この様に画素電極（透明導電膜）５に所定レベルの駆動電圧が印加されると、対向基板２との間に十分な電位差を生じ、液晶層３に含まれる液晶分子が配向して光変調が生じる。
【００１４】
またＴＦＴ構造の上部には、輝度向上のために反射電極（図示せず）が設置される場合がある。
【００１５】
上記ソース−ドレイン配線３４や走査線２５、ゲート電極２６は、加工が容易であるなどの理由により、Ａｌ−ＮｄなどのＡｌ合金（以下、これらをＡｌ系合金と呼ぶ。）の薄膜から形成されている。
【００１６】
しかしながら、近年は、液晶ディスプレイの大型化や動作周波数が６０ｋＨｚから１２０ｋＨｚへと変更する等の事情により、配線の電気抵抗の低減が必須課題となっており、より低い電気抵抗率を有する配線材料へのニーズが高まっている。そこで、純ＡｌやＡｌ合金などのＡｌ系材料に比べて電気抵抗率が低く、また、ヒロック耐性に優れたＣｕ系材料が注目されている（金属［バルク材］の電気抵抗率は、純Ａｌが２．７×１０-6Ω・ｃｍであるのに対し、純Ｃｕは１．８×１０-6Ω・ｃｍ）。
【００１７】
しかし、Ｃｕ系材料を配線に適用した場合、耐酸化性が低いという技術課題が残されている。例えばＣｕ系材料をゲート配線やソース−ドレイン配線に適用する場合、該ゲート配線はゲートパッドで透明導電膜（ＩＴＯ膜）と接続され、またソース−ドレイン配線はソースパッドで透明導電膜（ＩＴＯ膜）と接続される。該構造を形成する工程では、上記ゲート配線やソース−ドレイン配線の形成後に約３００℃で大気に曝される工程があり、該工程で、ゲート配線やソース−ドレイン配線を構成するＣｕ系配線の表面に酸化皮膜が形成される。この様な酸化皮膜が形成されたＣｕ系配線上に、透明導電膜（ＩＴＯ膜）を形成すると、該酸化皮膜がショットキーバリアとなるため、透明導電膜と良好なコンタクト性が得られないという課題がある。
【００１８】
またＣｕ系材料を配線に適用した場合、ガラス基板（通常ＳｉＯ2、Ａｌ2Ｏ3、ＢａＯ、Ｂ2Ｏ3を主成分とするガラス）や絶縁膜との密着性が悪いという課題もある。液晶ディスプレイのゲート配線はガラス基板上に、ソース−ドレイン配線は絶縁膜上に形成される。しかしこれら配線にＣｕ系材料を使用すると、Ｃｕ系配線がガラス基板から剥離するため、Ｃｕ系配線を単独でゲート配線に適用できないという課題がある。
【００１９】
上記課題を解決するために、従来は、ソース電極２９、ドレイン電極２８、信号線３４、ゲート電極２６および走査線２５の上部や下部に、それぞれＭｏ、Ｃｒ、Ｔｉ、Ｗなどの高融点金属からなる薄膜（以下、バリアメタル層ということがある）が形成することが行われてきた。
【００２０】
しかしＣｕ系配線／バリアメタル層のような２層構造では、電気抵抗率の高いバリアメタル（Ｍｏ等）があるため、２層全体として配線抵抗（実効的配線抵抗）が高くなるという問題がある。さらにこのような２層構造では、材質の異なる薄膜を積層しているため、（１）プロセスが複雑になる、（２）配線形状にパターニングする際のウェットエッチング（エッチングレートの確保、テーパー制御などの配線断面形状制御など）が難しくなるという問題があり、液晶ディスプレイの大量生産に伴う低コスト化が進むにつれて、バリアメタル層の形成にともなう製造コストの上昇や生産性の低下が軽視できなくなっている。そのため、バリアメタル層の形成を省略して、透明導電膜と直接接続し得る配線材料が切望されている。
【００２１】
これまでにも、バリアメタル層の形成を省略することのできるＣｕ合金膜が提案されており、例えば特許文献１には、Ｚｎおよび／またはＭｇを総量で０．１〜３．０原子％含むか、Ｎｉおよび／またはＭｎを総量で０．１〜０．５原子％含むＣｕ合金膜、更には、Ｆｅおよび／またはＣｏを総量で０．０２〜１．０原子％とＰを０．００５〜０．５原子％含むＣｕ合金膜が示されている。
【００２２】
しかし、上述した液晶ディスプレイの大型化等に伴うＣｕ合金膜の更なる電気抵抗率低減に対応するには、Ｃｕ合金膜の成分組成について更に検討する必要がある。
【００２３】
また特許文献２では、大規模集積回路（ＬＳＩ）の配線に用いるべくＣｕ−Ｇｅ合金を提案し、その組成を規定している。ＬＳＩ用配線としてはその実効電気抵抗率が５μΩ・ｃｍ以下のものが望ましく、この場合には、上記Ｃｕ−Ｇｅ合金でも該電気抵抗率を実現することができる。しかし、液晶ディスプレイの配線に用いる場合には、配線の実効電気抵抗率が２．５〜３．０μΩ・ｃｍ以下とより低いことが望まれるが、上記Ｃｕ−Ｇｅ合金では該低電気抵抗率を実現することが難しい。
【００２４】
さらに上記特許文献１および２は、Ｃｕ合金膜とガラス基板との密着性を向上させることは検討していない。
【特許文献１】特開２００７−０１７９２６号公報
【特許文献２】特開２００５−１９１３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は上記のような事情に着目してなされたものであり、本発明の第１の目的は、Ｃｕ合金膜の特徴である低電気抵抗率を更に改善し、バリアメタル層の形成を省略して透明導電膜（ＩＴＯ膜，ＩＺＯ膜など）と直接接続した場合に良好なコンタクト性の得られるＣｕ合金膜を提供することにある。
【００２６】
本発明の第２の目的は、Ｃｕ合金膜の特徴である低電気抵抗率を維持しつつ、ガラス基板との密着性に優れ、ガラス基板との間のバリアメタル層を省略できる（即ち単層で使用できる）Ｃｕ合金膜を提供することにある。
【００２７】
さらに本発明は、（１）上記Ｃｕ合金膜をＴＦＴに用いた、例えば液晶ディスプレイに代表されるフラットパネルディスプレイ（表示装置）；および（２）上記の様な優れた性能を有するＣｕ合金膜を形成するためのスパッタリングターゲット；を提供することも目的とする。
【課題を解決するための手段】
【００２８】
第１の目的を達成し得た本発明の表示装置用Ｃｕ合金膜とは、基板上にて、透明導電膜に直接接続する表示装置用Ｃｕ合金膜であって、Ｇｅを０．１〜０．５原子％（ａｔ％）含有し、かつＮｉ、Ｚｎ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を合計で０．１〜０．５原子％含有するところに特徴を有する。
【００２９】
本発明は、前記Ｃｕ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものであり、その態様として、前記Ｃｕ合金膜が、薄膜トランジスタのゲート電極および走査線に用いられ、透明導電膜に直接接続されているものや、前記Ｃｕ合金膜が、薄膜トランジスタのソース電極および／またはドレイン電極並びに信号線に用いられ、透明導電膜に直接接続されているものが挙げられる。
【００３０】
前記透明導電膜としては、酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）で形成されているものが挙げられる。
【００３１】
また本発明には、前記Ｃｕ合金膜の形成に用いるスパッタリングターゲットであって、Ｇｅを０．１〜０．５原子％含むと共に、Ｎｉ、Ｚｎ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を合計で０．１〜０．５原子％含むＣｕ合金からなることを特徴とするスパッタリングターゲットも含まれる。
【００３２】
第２の目的を達成し得た本発明の表示装置用Ｃｕ合金膜とは、ガラス基板と直接接続する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、（１）ＧｅおよびＮｉを合計で０．２〜１原子％（即ち、Ｇｅが０原子％またはＮｉが０原子％である場合を含まない）；又は（２）ＧｅおよびＺｎを合計で０．２〜１原子％（即ち、Ｇｅが０原子％またはＺｎが０原子％である場合を含まない）；含有するところに特徴を有する。
【００３３】
本発明は、前記Ｃｕ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものであり、その態様として、前記薄膜トランジスタがボトムゲート型構造を有するものであって、前記Ｃｕ合金膜が、該薄膜トランジスタのゲート電極および走査線に用いられ、ガラス基板に直接接続されているものが挙げられる。
【００３４】
また本発明には、前記Ｃｕ合金膜の形成に用いるスパッタリングターゲットであって、（１）ＧｅおよびＮｉを合計で０．２〜１原子％含有する（即ち、Ｇｅが０原子％またはＮｉが０原子％である場合を含まない）Ｃｕ合金；又は（２）ＧｅおよびＺｎを合計で０．２〜１原子％含有する（即ち、Ｇｅが０原子％またはＺｎが０原子％である場合を含まない）Ｃｕ合金；からなることを特徴とするスパッタリングターゲットも含まれる。
【発明の効果】
【００３５】
本発明によれば、液晶ディスプレイの大型化や動作周波数の高域化に対応することのできる低電気抵抗率のＣｕ合金膜を有する表示装置を実現できる。また第１の目的を達成し得た本発明（以下「第１発明」と略称することがある）によれば、Ｃｕ合金膜とＩＴＯやＩＺＯなどの透明導電膜を、低い接触抵抗で直接コンタクトさせることができる。さらに第２の目的を達成し得た本発明（以下「第２発明」と略称することがある）によれば、Ｃｕ合金膜とガラス基板とを直接接続させることができる。その結果、高融点金属薄膜（バリアメタル層）の省略を可能にした高性能の表示装置を安価に提供できる。
【発明を実施するための最良の形態】
【００３６】
まず第１発明から説明する。本発明者らは、Ｃｕ合金膜の特徴である低電気抵抗率が更に改善されると共に、バリアメタル層を省略して透明導電膜（ＩＴＯ膜，ＩＺＯ膜など）と直接接続した場合も、良好なコンタクト性の得られるＣｕ合金膜、およびこれをＴＦＴに用いた表示装置を実現すべく鋭意研究を行った。
【００３７】
まず、耐酸化性に優れ、透明導電膜（ＩＴＯ膜，ＩＺＯ膜など）と直接接続した場合に良好なコンタクト性の得られるＣｕ−Ｇｅ合金膜に着目した。Ｃｕ−Ｇｅ合金膜は、特許文献２に記載の通り、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態（スパッタリングで形成した直後の状態をいう。以下同じ）では、ＣｕにＧｅが均一に固溶しており、Ｇｅの濃度分布は厚み方向にわたって均一である。しかし、このＣｕ−Ｇｅ合金膜を、酸素分圧が存在する状態で加熱すると、ＧｅがＣｕ薄膜表面に拡散・濃化し、表面に強固な酸化皮膜（ＧｅＯ2含有比率の高い酸化皮膜）を形成する。そしてこの酸化皮膜が、酸素の拡散バリア性に極めて優れていることから、高温（３００℃程度）大気暴露後に、Ｃｕ合金膜表面に厚い酸化皮膜が形成されず（結果としてショットキーバリアが形成されず）、透明導電膜との良好なコンタクト性を確保することができる。そこで、この様に高温耐酸化性を実現できると共に、ある程度の低電気抵抗率も実現することのできるＣｕ−Ｇｅ合金膜をベースに、電気抵抗率を更に低下させることのできる第３元素の種類と含有量の検討を行った。その結果、第３元素として、Ｎｉ、Ｚｎ、Ｆｅ、Ｃｏを採用することが有効であることを見出した。
【００３８】
以下、低電気抵抗率を確保できると共に、透明導電膜と直接接続させたときに良好なオーミックコンタクト性の得られる本発明のＣｕ合金膜の成分・組成を規定した理由について詳述する。
【００３９】
まず、本発明のＣｕ合金膜はＧｅを必須成分とする。このＧｅを含有させることにより、上述の通り、純Ｃｕの場合やＧｅ以外の元素を含む２元系Ｃｕ合金と比較して、耐酸化性が著しく向上し、例えば３００℃程度の大気暴露工程を経た後でも、Ｃｕ合金膜の上部に形成された透明導電膜との良好なオーミックコンタクト性を確保することができる。
【００４０】
この様な効果を十分に発揮させるには、Ｇｅを０．１原子％以上含有させる。Ｃｕ薄膜に対するＧｅの絶対量が少ないと、上記酸化皮膜（ＧｅＯ2）を均一に連続膜として形成することが困難となり、結果として、酸素の拡散バリア層として有効に作用せず、高温耐酸化性が十分に発揮されないからである。好ましくはＧｅを０．２原子％以上含有させる。Ｇｅの含有量が多いほどＣｕ合金膜の高温耐酸化性は向上するが、Ｃｕ合金膜の電気抵抗率が増加することから、Ｇｅの含有量は０．５原子％以下（好ましくは０．３原子％以下）に抑える必要がある。
【００４１】
しかしＣｕ−Ｇｅの２元系Ｃｕ合金膜は、Ｇｅ含有量が増加するほど電気抵抗率が増加する傾向にあり、純Ｃｕ膜と比較して電気抵抗率が高い。しかもＣｕ−Ｇｅ合金膜は、熱処理（好ましくは４５０℃以下、より好ましくは４００℃以下）を施した場合にも電気抵抗率の低下傾向が小さく、熱履歴による低電気抵抗率化を期待することもできない。
【００４２】
そこで、第３元素として、Ｎｉ、Ｚｎ、Ｆｅ、及びＣｏよりなる群から選択される１種以上（以下、Ｘと称することがある）を、合計で０．１〜０．５原子％を含有させ、Ｃｕ−Ｇｅ−Ｘ合金膜とすれば、該合金膜を熱処理したときに、Ｇｅの析出が促進されて、電気抵抗率がＣｕ−Ｇｅ合金膜よりも十分に低くなることが分かった。
【００４３】
この様にＣｕ−Ｇｅ−Ｘ合金膜を熱処理することで電気抵抗率が低下するのは、例えばＣｕ−Ｇｅ−Ｎｉ合金膜の場合には、Ｎｉ3ＧｅやＮｉＧｅが析出し、Ｃｕ−Ｇｅ−Ｚｎ合金膜の場合にはＣｕ15Ｇｅ4Ｚｎが析出し、Ｃｕ−Ｇｅ−Ｆｅ合金膜の場合には、Ｆｅ2Ｇｅ、ＦｅＧｅ2が析出し、またＣｕ−Ｇｅ−Ｃｏ合金膜の場合には、Ｃｏ2Ｇｅ、ＣｏＧｅ、Ｃｏ2Ｇｅ3、ＣｏＧｅ2がそれぞれ析出して、Ｇｅおよび第３元素の固溶量が低減するためと考えられる。
【００４４】
複数のＸを組み合わせたものとしては、Ｃｕ−Ｇｅ−Ｎｉ−Ｚｎ、Ｃｕ−Ｇｅ−Ｚｎ−Ｃｏ、Ｃｕ−Ｇｅ−Ｎｉ−Ｃｏが挙げられるが、この様に複数のＸを組み合わせた場合にも、上記ＸとＧｅの析出物がそれぞれ形成される。よって、この場合も、それぞれの元素添加の効果が相殺されることなく電気抵抗率低減効果が発揮される。
【００４５】
上記効果を発揮させるには、Ｘの含有量を総量で０．１原子％以上とするのがよい。好ましくは０．２原子％以上である。しかし総量が０．５原子％を超えると、Ｇｅ含有量以上に第３元素が過剰に存在することとなり、Ｇｅと反応しきれない第３元素（Ｇｅと反応して金属間化合物を形成しきれない第３元素）が余剰元素（Ｃｕ合金膜中への固溶元素）として残り、Ｃｕ合金膜の電気抵抗率をかえって増加させてしまうので好ましくない。この様な観点からは、Ｇｅ含有量（原子％）／Ｘ含有量（原子％）の比率が１〜２であることが好ましいと考えられる。
【００４６】
次に第２発明を説明する。第２発明のＣｕ合金膜も、第１発明のＣｕ合金膜と同様に、Ｃｕ−Ｇｅ−Ｘ（第３元素）合金からなるが、ＸとしてＮｉまたはＺｎを選択している点で第１発明と相違する。
【００４７】
第２の目的を達成する、即ち、Ｃｕ合金膜の特徴である低電気抵抗を確保しつつ、Ｃｕ配線とガラス基板との密着性を向上させるには、Ｃｕ配線とガラス基板との間で結合エネルギーの大きな化学的な結合を形成させることが望ましい。つまり、「物理吸着などによる物理的な結合」に比べて、結合エネルギー（結合力）が大きい「化学吸着や界面反応層の形成などによる化学的な結合」を形成させることができれば、より強い密着力を実現できる。しかし、Ｃｕ配線とガラス基板とは化学的な結合が形成しにくいことから、Ｃｕ配線はガラス基板との密着性が劣る。
【００４８】
そこで本発明者らは、Ｃｕに所定の合金元素を添加し、該合金元素とガラス基板の構成元素の間で化学的な結合を形成させることによって、ガラス基板との密着性を向上させることを着想した。この化学的な結合の形成には、Ｇｅが有効に作用する。Ｇｅは酸素との親和性が強く（酸化物を形成しやすく）、ガラス基板の主成分であるＳｉＯ2と反応し、ガラス基板界面で酸素を介した結合（Ｓｉ−Ｏ−Ｇｅ）を形成できる。また、ＧｅはＣｕ中での拡散係数が大きいため、Ｃｕ膜中に少量添加してもガラス基板界面に拡散濃化し、界面で酸素を介した結合を形成し、密着性を飛躍的に向上させる。
【００４９】
このような密着性向上作用を有するＧｅに加えて、ＮｉまたはＺｎを複合添加することによって、ガラス基板へのＣｕ合金膜の密着性はさらに向上する。この（Ｇｅ，Ｎｉ）または（Ｇｅ，Ｚｎ）複合添加の作用は明確ではないが、Ｃｕ中にＮｉまたはＺｎを添加することによって、Ｇｅの界面への拡散濃化が促進されるものと考えられる。
【００５０】
また、通常Ｃｕ中に合金元素を添加すると電気抵抗率の増加を招くが、Ｃｕ中にＮｉまたはＺｎを添加しても、Ｃｕ合金の電気抵抗率をほとんど増加させない。Ｃｕ−Ｎｉ合金は全率固溶系であり、ＮｉはＣｕに全率固溶するため、電気抵抗率増加の寄与が少ないと思われる。一方、Ｃｕ−Ｚｎ合金は包晶系であるが、Ｃｕ中でのＺｎの固溶限が約３０％と広いことから、電気抵抗率増加の寄与が少ないと思われる。さらに上述したように、Ｃｕ−Ｇｅ−Ｎｉ合金では熱処理によってＮｉ3Ｇｅ、ＮｉＧｅを、Ｃｕ−Ｇｅ−Ｚｎ合金配線では熱処理によってＣｕ15Ｇｅ4Ｚｎを金属間化合物として析出することから、Ｃｕ−Ｇｅ合金中へのＮｉまたはＺｎの添加は、電気抵抗率の低減にも有効に作用する。
【００５１】
上述のようなガラス基板との良好な密着性および低い電気抵抗率を両立するために、（Ｎｉ，Ｇｅ）または（Ｚｎ，Ｇｅ）の合計量は、いずれも、０．２原子％以上（好ましくは０．３原子％以上）、１原子％以下（好ましくは０．６原子％以下）である。これらの合計量が少なすぎると、合金元素のガラス基板界面への濃化の程度も少なく、界面での化学結合形成の程度も小さくなり、高密着性を良好に発揮できなくなる。またこれらの合計量が過剰になると、密着性は向上するが、Ｃｕ合金膜自体の電気抵抗率が増加する。また第２発明における好ましいＧｅ含有量（原子％）／Ｘ含有量（原子％）の比率は、０．５〜２．０である。
【００５２】
第２発明において、Ｃｕ合金膜の高温耐酸化性を向上させて透明導電膜との良好なコンタクト性を実現し、その上さらに電気抵抗率を低減するためには、第１発明の元素量の要件も満たすことが好ましい。即ち第２発明でも、Ｇｅ量は、好ましくは０．１原子％以上（より好ましくは０．２原子％以上）、好ましくは０．５原子％以下（より好ましくは０．３原子％以下）であり、Ｎｉ、Ｚｎの各量は、好ましくは０．１原子％以上（より好ましくは０．２原子％以上）、好ましくは０．５原子％以下（より好ましくは０．４原子％以下）である。
【００５３】
上記（即ち第１発明および第２発明の）Ｃｕ−Ｇｅ−Ｘ合金膜は、上記規定量のＧｅおよび第３元素（Ｘ）を含み、残部Ｃｕおよび不可避不純物である。前記不可避不純物としては、酸素、窒素、炭素、アルゴン等が挙げられ、これらは合計で０．１原子％以下である。また他の特性（例えば耐食性など）を向上させるために、Ｃｕ−Ｇｅ−Ｘ合金膜にさらに他の元素を含有させても良い。
【００５４】
上記Ｃｕ−Ｇｅ−Ｘ合金膜の形成には、スパッタリング法を採用することが望ましい。スパッタリング法とは、真空中にＡｒ等の不活性ガスを導入し、基板とスパッタリングターゲット（以後、ターゲットと称する場合がある）との間でプラズマ放電を形成し、該プラズマ放電によりイオン化したＡｒを上記ターゲットに衝突させて、該ターゲットの原子をたたき出し基板上に堆積させて薄膜を作製する方法である。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも成分や膜厚の膜面内均一性に優れた薄膜を容易に形成でき、かつＡｓ−ｄｅｐｏｓｉｔｅｄ状態で合金元素が均一に固溶した薄膜を形成できるため、高温耐酸化性などを効果的に発現できるからである。スパッタリング法としては、例えばＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、反応性スパッタリング法等のいずれのスパッタリング法を採用してもよく、その形成条件は、適宜設定すればよい。
【００５５】
また上記スパッタリング法で、上記Ｃｕ−Ｇｅ−Ｘ合金膜を形成するには、所望のＣｕ−Ｇｅ−Ｘ合金膜と同一の成分・組成のＣｕ−Ｇｅ−Ｘ合金スパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分・組成のＣｕ−Ｇｅ−Ｘ合金膜を形成することができる。即ち、第１発明のＣｕ−Ｇｅ−Ｘ合金膜を形成するには、Ｇｅを０．１〜０．５原子％、およびＮｉ、Ｚｎ、Ｆｅ、及びＣｏよりなる群から選択される１種以上を０．１〜０．５原子％含有するＣｕ合金からなるものであって、所望のＣｕ−Ｇｅ−Ｘ合金膜と同一の成分・組成のＣｕ−Ｇｅ−Ｘ合金スパッタリングターゲットを用いればよい。また第２発明のＣｕ−Ｇｅ−Ｘ合金膜を形成するには、（１）ＧｅおよびＮｉを合計で０．２〜１原子％含有するＣｕ合金；または（２）ＧｅおよびＺｎを合計で０．２〜１原子％含有するＣｕ合金；からなるものであって、所望のＣｕ−Ｇｅ−Ｘ合金膜と同一の成分・組成のＣｕ−Ｇｅ−Ｘ合金スパッタリングターゲットを用いればよい。
【００５６】
ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。
【００５７】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ｃｕ基合金からなるインゴットを製造して得る方法や、Ｃｕ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法などが挙げられる。
【００５８】
上記Ｃｕ−Ｇｅ−Ｘ合金膜をスパッタリング法などで形成した後に、熱処理を施すことが望ましい。熱処理によって第１発明のＣｕ合金膜では電気抵抗率（配線抵抗）が低減し、第２発明のＣｕ合金膜では、ガラス基板との密着性が向上するとともに、電気抵抗率も低減する。これらのＣｕ合金膜で電気抵抗率が低減するのは、上述したようにＮｉ3Ｇｅ等が析出して、Ｇｅおよび第３元素（Ｘ）の固溶量が低減するためであると考えられる。また第２発明のＣｕ合金膜でガラス基板との密着性が向上するのは、熱処理（熱エネルギー）により、Ｃｕ合金膜およびガラス基板界面への合金元素の濃化が促進され、界面での化学的な結合の形成も促進されるためであると考えられる。
【００５９】
熱処理温度が高く、熱処理時間（保持時間）が長いほど、電気抵抗率の低減および密着性の向上に有効であると考えられる。しかし熱処理の温度および時間が過剰であると、ガラス基板に悪影響を及ぼしたり、生産性が低下する。従って熱処理温度は、好ましくは３５０℃以上、好ましくは４５０℃以下（より好ましくは４００℃以下）であり、熱処理時間は、好ましくは３０分以上、好ましくは１２０分以下である。
【００６０】
本発明のＣｕ−Ｇｅ−Ｘ合金膜は、表示装置のＴＦＴに特に用いられるものである。
その中でも第１発明のＣｕ−Ｇｅ−Ｘ合金膜を、特に
・ＴＦＴのゲート電極および走査線、および／または
・ソース電極および／またはドレイン電極、並びに信号線
に用いると、その特性が十分に発揮されるのでよい。
また第２発明のＣｕ−Ｇｅ−Ｘ合金膜が、バリアメタル層を省略して、特にボトムゲート型構造を有する前記ＴＦＴのゲート電極および走査線に、単層で用いられていることが好ましい。
【００６１】
尚、本発明のＣｕ−Ｇｅ−Ｘ合金膜が、上記ＴＦＴのゲート電極および走査線、ソース電極および／またはドレイン電極、並びに信号線の複数に用いられる場合には、これらを構成するＣｕ−Ｇｅ−Ｘ合金膜の成分・組成が一致していてもよいし、また規定範囲内で成分・組成が相違していてもよい。
【００６２】
以下、図面を参照しながら、本発明の表示装置の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００６３】
前記図２において、ソース電極２９やドレイン電極２８、信号線（図２に表示されていない）、および／または走査線（ゲート配線）２５やゲート電極２６を、本発明のＣｕ合金膜（例えばＣｕ−０．３原子％Ｇｅ−０．３原子％Ｎｉ合金）とすることが一態様として挙げられる。
【００６４】
本実施形態（第１発明）によれば、従来のように、ソース−ドレイン電極の上部にＭｏ等からなるバリアメタル層を介在させることなく、Ｃｕ合金膜を透明導電膜と直接接続することができ、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例を参照）。また第２発明によれば、走査線（ゲート配線）やゲート電極の下部にバリアメタル層を介在させることなく、Ｃｕ合金膜をガラス基板と直接接続することができる。
【００６５】
次に、図３〜７を参照しながら、図２に示す本実施形態に係るＴＦＴ基板の製造方法を説明する。図３〜７には図２と同じ参照符号を付している。
【００６６】
まず、図３に示すように、ガラス基板（透明基板）１ａに、スパッタリング法を用いて厚さ２００ｎｍ程度のＣｕ合金膜（例えば、Ｃｕ−０．３原子％Ｇｅ−０．３原子％Ｎｉ合金）を成膜する。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する。このとき、後記する図４において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記積層薄膜の側面を傾斜角約３０°〜６０°のテーパー状にエッチングしておくのがよい。
【００６７】
次いで、図４に示すように、例えばプラズマＣＶＤ法などの方法を用いて、約３００ｎｍ程度のゲート絶縁膜（ＳｉＮ）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とすればよい。
【００６８】
続いて、図５に示す様に、例えばプラズマＣＶＤ法などの方法を用いて、ゲート絶縁膜（ＳｉＮ）２７の上に、厚さ２００ｎｍ程度のアンドープト水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）、および厚さ５０ｎｍ程度のリンをドーピングしたｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ：Ｈ）からなるアモルファスシリコンチャネル膜（活性半導体膜）３３を形成し、この膜３３をパターニングする。そしてその上に、スパッタリング法を用いて、厚さ３００ｎｍ程度のＣｕ合金膜（例えば、Ｃｕ−０．３原子％Ｇｅ−０．３原子％Ｎｉ合金）を形成してからパターニングすることにより、図６に示す様に、信号線と一体のソース電極２９と、画素電極（透明導電膜）５に直接接続されるドレイン電極２８とが形成される。尚、上記スパッタリングの成膜温度は約１５０℃とすればよい。
【００６９】
次に、図７に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ３００ｎｍ程度の層間絶縁膜３０を形成する。次いで、層間絶縁膜３０上にフォトレジスト（図示せず）を形成した後、層間絶縁膜３０をパターニングし、例えばドライエッチング等によって層間絶縁膜３０にコンタクトホールを形成する。同時に、パネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホールを形成する。
【００７０】
そして最後に、例えば保管時間（８時間程度）の範囲内で、前記図２に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって画素電極（透明導電膜）５を形成する。同時に、パネル端部のゲート電極のＴＡＢとの接続部分に、ＴＡＢとのボンディングのためのＩＴＯ膜４１をパターニングすると、ＴＦＴアレイ基板１が完成する。
【００７１】
このようにして作製されたＴＦＴ基板は、ドレイン電極２８と画素電極（透明導電膜）５が直接コンタクトされており、また走査線２５とＴＡＢ接続用のＩＴＯ膜も直接コンタクトされている。
【００７２】
上記では、画素電極（透明導電膜）５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系導電性酸化膜）を用いてもよい。また、活性半導体膜として、アモルファスシリコンの代わりにポリシリコンを用いてもよい。
【００７３】
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶ディスプレイを作製する。
【００７４】
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
【００７５】
一方、対向基板２は、ガラス基板上に、例えばＣｒをマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
【００７６】
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面と夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
【００７７】
このようにして得られる空セルを真空中におき、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０ａ、１０ｂを貼り付けて液晶パネルを完成させる。
【００７８】
次に、前記図１に示したように、液晶ディスプレイを駆動するドライバ回路１３を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶ディスプレイを完成させる。
【００７９】
本発明の表示装置は、配線・電極部が規定のＣｕ合金膜で形成されているため、格段に優れた性能と信頼性を実現することが可能である。
【実施例】
【００８０】
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
【００８１】
〈第１発明〉
まず実験例１および２によって、第１発明を説明する。
【００８２】
（試料の作製）
ＤＣマグネトロンスパッタリング法（成膜条件は下記の通り）によって、室温にて、ガラス基板（コーニング社製  Ｅａｇｌｅ＃２０００、直径５０ｍｍ×厚さ０．７ｍｍ）上に、所定成分・組成のＣｕ合金膜を０．３μｍ形成した。この際、スパッタリングターゲットとして、真空溶解法で作製した種々の組成のＣｕ−Ｇｅ合金ターゲットを用いて、Ｃｕ−Ｇｅ合金膜を形成した。また、前記Ｃｕ−Ｇｅ合金ターゲット上に、第３元素：Ｘの純金属チップまたはＸ以外の第３元素（Ｎｂ、Ｈｆ、ＺｒまたはＳｂ）を含むチップを設置して組成調整を行い、種々の成分・組成のＣｕ−Ｇｅ−Ｘ合金膜やＣｕ−Ｇｅ−（Ｘ以外の第３元素）合金膜を形成した。
【００８３】
得られたＣｕ−Ｇｅ合金膜やＣｕ−Ｇｅ−Ｘ合金膜、Ｃｕ−Ｇｅ−（Ｘ以外の第３元素）合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」）を用いて定量分析した。
【００８４】
（成膜条件）
・背圧：１．０×１０-6Ｔｏｒｒ以下
・Ａｒガス圧：２．０×１０-3Ｔｏｒｒ
・Ａｒガス流量：３０ｓｃｃｍ
・スパッタパワー：３．２Ｗ／ｃｍ2
・極間距離：５０ｍｍ
・基板温度：室温
【００８５】
［実験例１］
上記種々のＣｕ−Ｇｅ合金膜、Ｃｕ−Ｇｅ−Ｘ合金膜またはＣｕ−Ｇｅ−（Ｘ以外の第３元素）合金膜を用いて、下記に示す通り電気抵抗率を測定し、その評価を行った。
【００８６】
（電気抵抗率の測定）
Ｃｕ−Ｇｅ合金膜またはＣｕ−Ｇｅ−Ｘ合金膜に対して、フォトリソグラフィーおよびウェットエッチングを施し、幅１００μｍ、長さ１０ｍｍのストライプ状パターン（電気抵抗率測定用パターン）に加工してから、該パターンの電気抵抗率を、プローバーを使用した直流４探針法で室温にて測定した。
【００８７】
尚、電気抵抗率の測定は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のストライプ状パターン、および、Ｃｕ合金膜成膜後の熱処理を模擬して、真空中（≦１×１０-6Ｔｏｒｒ）にて４００℃で３０分間の熱処理を上記Ｃｕ合金膜に施した後のストライプ状パターンについて行った。
【００８８】
（Ｃｕ−Ｇｅ合金膜の電気抵抗率）
Ｇｅ含有量を変えた種々のＣｕ−Ｇｅ合金膜について、上記電気抵抗率を測定した結果を図８にまとめた。
【００８９】
図８は、Ｃｕ−Ｇｅ合金膜の電気抵抗率とＧｅ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。この図８より、Ｃｕ−Ｇｅ合金膜の電気抵抗率は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態では、Ｇｅ含有量の増加に伴いほぼ直線的に増加していく。上記熱処理を施した試料は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態の試料と比較して電気抵抗率の絶対値は若干低下するが、上記熱処理を施した試料についても、電気抵抗率は、Ｇｅ含有量の増加に伴い直線的に増加する傾向を示すことがわかる。
【００９０】
（Ｃｕ−０．１原子％Ｇｅ−Ｘ合金膜の電気抵抗率）
Ｘ含有量を変えた種々のＣｕ−０．１原子％Ｇｅ−Ｘ合金膜について、上記電気抵抗率を測定した結果を図９にまとめた。
【００９１】
図９は、Ｃｕ−０．１原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。この図９より次の様に考察できる。即ち、Ｃｕ−０．１原子％Ｇｅ−Ｘ合金膜の電気抵抗率は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のものは、第３元素：Ｘの含有量の増加に伴いほぼ直線的に増加し、電気抵抗率の増加に及ぼす影響は、第３元素：Ｘの種類（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）によって異なり、Ｃｏ＞Ｆｅ＞Ｎｉ＞Ｚｎの順に電気抵抗率増加に及ぼす影響が大きくなることがわかる。
【００９２】
一方、４００℃真空熱処理後の試料の電気抵抗率は、同一Ｘ含有量においてＡｓ−ｄｅｐｏｓｉｔｅｄ状態のものよりも著しく小さく、上記第３元素：Ｘの添加に伴い、Ｃｕ−０．１原子％Ｇｅ合金膜の電気抵抗率よりも低下または維持する傾向が認められる。４００℃真空熱処理後の電気抵抗率の絶対値は、第３元素：Ｘの種類（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）や含有量によって異なるが、Ｃｕ−０．１原子％Ｇｅ２元系成分に第３元素として（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）のいずれかを０．５原子％まで添加した場合には、Ｃｕ−０．１原子％Ｇｅ合金膜よりも低い電気抵抗率を示すことがわかる。
【００９３】
（Ｃｕ−０．３原子％Ｇｅ−Ｘ合金膜の電気抵抗率）
Ｘ含有量を変えた種々のＣｕ−０．３原子％Ｇｅ−Ｘ合金膜について、上記電気抵抗率を測定した結果を図１０にまとめた。
【００９４】
図１０は、Ｃｕ−０．３原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。この図１０より次の様に考察できる。即ち、Ｃｕ−０．３原子％Ｇｅ−Ｘ合金膜の電気抵抗率は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のものは、第３元素：Ｘの含有量の増加に伴いほぼ直線的に増加していく。このとき、電気抵抗率の増加に及ぼす影響は、第３元素：Ｘの種類（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）によって異なり、Ｃｏ＞Ｆｅ＞Ｚｎ＞Ｎｉの順に電気抵抗率増加に及ぼす影響が（特にＣｏとＦｅで）大きくなることがわかる。
【００９５】
一方、４００℃真空熱処理後の試料の電気抵抗率は、同一Ｘ含有量においてＡｓ−ｄｅｐｏｓｉｔｅｄ状態のものよりも著しく小さく、上記第３元素：Ｘの添加に伴い、Ｃｕ−０．３原子％Ｇｅ合金膜の電気抵抗率よりも低下または維持する傾向が認められる。４００℃真空熱処理後の電気抵抗率の絶対値は、第３元素：Ｘの種類（Ｃｏ, Ｆｅ, Ｎｉ, Ｚｎ）や含有量によって異なるが、Ｃｕ−０．３原子％Ｇｅ２元系成分に第３元素として（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）のいずれかを０．５原子％まで添加した場合には、Ｃｕ−０．３原子％Ｇｅ合金膜よりも低い電気抵抗率を示すことがわかる。
【００９６】
（Ｃｕ−０．５原子％Ｇｅ−Ｘ合金膜の電気抵抗率）
Ｘ含有量を変えた種々のＣｕ−０．５原子％Ｇｅ−Ｘ合金膜について、上記電気抵抗率を測定した結果を図１１にまとめた。
【００９７】
図１１は、Ｃｕ−０．５原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示したものである。この図１１より次の様に考察できる。即ち、Ｃｕ−０．５原子％Ｇｅ−Ｘ合金膜の電気抵抗率は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のものは、第３元素：Ｘの含有量の増加に伴いほぼ直線的に増加していく。このとき、電気抵抗率の増加に及ぼす影響は、第３元素：Ｘの種類（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）によって異なり、Ｃｏ＞Ｆｅ＞Ｎｉ＞Ｚｎの順に電気抵抗率増加に及ぼす影響が（特にＣｏとＦｅで）大きくなることがわかる。
【００９８】
一方、４００℃真空熱処理後の試料の電気抵抗率は、同一Ｘ含有量においてＡｓ−ｄｅｐｏｓｉｔｅｄ状態のものよりも著しく小さく、上記第３元素：Ｘの添加に伴い、Ｃｕ−０．５原子％Ｇｅ合金膜の電気抵抗率よりも低下または維持する傾向が認められる。４００℃真空熱処理後の電気抵抗率の絶対値は、第３元素：Ｘの種類（Ｃｏ, Ｆｅ, Ｎｉ, Ｚｎ）や含有量によって異なるが、Ｃｕ−０．５原子％Ｇｅ２元系成分に第３元素として（Ｃｏ，Ｆｅ，Ｎｉ，Ｚｎ）のいずれかを０．５原子％まで添加した場合には、Ｃｕ−０．５原子％Ｇｅ合金膜よりも低い電気抵抗率を示すことがわかる。
【００９９】
比較例として、第３元素にＸ以外の元素（Ｎｂ、Ｈｆ、Ｚｒ、Ｓｂ）を用いた場合についても調べた。図１２は、Ｃｕ−０．５原子％Ｇｅ−（Ｘ以外の第３元素）合金膜の電気抵抗率とＸ以外の第３元素の含有量との関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。この図１２より、４００℃での真空熱処理を行なうことで電気抵抗率は下がっているが、前記図８に示すＣｕ−０．５原子％Ｇｅ合金膜の電気抵抗率と同程度もしくはこれより大きくなっており、Ｘ以外の元素を第３元素として添加しても、第３元素の添加による電気抵抗率の低減効果が得られないことがわかる。
【０１００】
［実験例２］
上記種々のＣｕ−Ｇｅ合金膜またはＣｕ−Ｇｅ−Ｘ合金膜を用いて、下記に示す通りコンタクト抵抗を測定して、透明導電膜（ＩＴＯ膜）との直接接続によるオーミックコンタクト性を評価した。
【０１０１】
（コンタクト抵抗の測定）
まず、図１３に示す様なケルビンパターンを以下の通り作製した。詳細には、種々のＣｕ−Ｇｅ合金膜またはＣｕ−Ｇｅ−Ｘ合金膜に対してフォトリソグラフィーおよびウェットエッチングを施し、図１３に示す形状のパターン（ケルビンパターンの下部配線パターン）に加工した。次に、ＣＶＤ法によって、ＳｉＮ薄膜（膜厚：０．３μｍの絶縁膜）を形成し、フォトリソグラフィーおよびドライエッチングにより該パターン上にサイズ：１０μｍ角のコンタクトホール（接続孔）を形成した。次に、その上部に透明導電膜（ＩＴＯ膜）を、ＤＣマグネトロンスパッタリング法により室温で０．２μｍ形成し、フォトリソグラフィーおよびウェットエッチングにより、図１３に示す形状のパターン（ケルビンパターンの上部配線パターン）に加工した。
【０１０２】
このようにして作製したケルビンパターン（評価素子）を用いて、Ｃｕ合金膜とＩＴＯ膜の界面の電気抵抗（コンタクト抵抗）を測定した。
【０１０３】
コンタクト抵抗の測定には、四端子のマニュアルプローバーと半導体パラメータアナライザー「ＨＰ４１５６Ａ」（ヒューレットパッカード社製）を用いた。この測定では、図１３に示す様に、Ｃｕ合金膜の１端子（Ｉ１）とＩＴＯの１端子（Ｉ２）の間に電流Ｉを流し、Ｖ１−Ｖ２間の電圧Ｖをモニターすることにより、接続部Ｃのコンタクト抵抗Ｒを［Ｒ＝Ｖ／Ｉ］として求めた。
【０１０４】
尚、コンタクト抵抗の測定は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のケルビンパターン、および、Ｃｕ合金膜成膜後の熱処理を模擬してケルビンパターン（評価素子）の作製において、コンタクトホール（接続孔）の形成後で透明導電膜（ＩＴＯ膜）形成前に、大気酸化処理（２５０℃×５分）を行ったケルビンパターンについて行った。
【０１０５】
（Ｃｕ−Ｇｅ合金膜とＩＴＯ膜の界面のコンタクト抵抗）
Ｇｅ含有量を変えた種々のＣｕ−Ｇｅ合金膜について、上記ＩＴＯ膜との界面のコンタクト抵抗を測定した結果を図１４にまとめた。
【０１０６】
図１４は、Ｃｕ−Ｇｅ合金膜のＩＴＯ膜との界面におけるコンタクト抵抗と、Ｇｅ含有量との関係を、大気酸化熱処理なしの場合と大気酸化熱処理後のそれぞれについて示したものである。
【０１０７】
この図１４より、大気酸化処理を行わない場合には、Ｇｅ含有量がゼロであってもコンタクト抵抗は約２０Ωと小さい。大気酸化処理を行わない場合、Ｇｅ含有量が増加するにしたがってコンタクト抵抗は更に低下していき、Ｃｕ−０．５原子％Ｇｅ合金膜ではコンタクト抵抗は約６Ωまで低下する。一方、大気酸化処理を施した場合、Ｇｅ含有量がゼロのＣｕ膜（純Ｃｕ膜）ではコンタクト抵抗が約１３８Ωと大きい。しかし、Ｇｅを添加することによってコンタクト抵抗は著しく低下し、Ｃｕ−０．５原子％Ｇｅ合金膜ではコンタクト抵抗は約７６Ωにまで低下する。
【０１０８】
このことから、Ｃｕ合金膜成膜後の熱処理を模擬して大気酸化処理を行った場合でも、Ｃｕ膜にＧｅを少量添加し合金化することによって、高温耐酸化性が向上し、透明導電膜との良好なコンタクト性が確保できることがわかる。
【０１０９】
（Ｃｕ−Ｇｅ−Ｘ合金膜とＩＴＯ膜の界面のコンタクト抵抗）
本発明にかかるＣｕ合金膜は、Ｇｅを規定量含むことにより、優れたオーミックコンタクト性を確保できるものであるが、第３元素を含有させた場合にも、Ｃｕ−Ｇｅと同等もしくはそれ以上の優れたコンタクト抵抗性を確保できることを確認する実験を行った。
【０１１０】
Ｇｅ含有量およびＸの種類と含有量を変えた種々のＣｕ−Ｇｅ−Ｘ合金膜について、上記の通り上記ＩＴＯ膜との界面のコンタクト抵抗を測定した。尚、この実験では、いずれの場合にも、ケルビンパターン（評価素子）の作製において、コンタクトホール（接続孔）の形成後で透明導電膜（ＩＴＯ膜）形成前に、大気酸化処理（２５０℃×５ 分）を行った。
【０１１１】
図１５は、Ｃｕ−Ｇｅ−Ｘ合金膜のＩＴＯ膜との界面におけるコンタクト抵抗と、Ｇｅ含有量との関係を、Ｘの種類・含有量別に示したものである。
【０１１２】
この図１５より次の様に考察できる。即ち、Ｃｕ−Ｇｅ合金膜に第３元素；ＸとしてＦｅ、Ｃｏ、Ｚｎをそれぞれ０．１原子％、０．２原子％、０．３原子％添加した場合のコンタクト抵抗は、Ｇｅ量が同一である場合、上記第３元素を添加しない場合（Ｃｕ−Ｇｅ合金膜）のコンタクト抵抗と同等かもしくはやや低めとなっている。これに対し、Ｃｕ−Ｇｅ合金膜に第３元素としてＮｉを０．５原子％添加した場合には、コンタクト抵抗値は著しく低下し、Ｃｕ−Ｇｅ合金膜に比べて、良好なオーミックコンタクト性を示すことがわかる。
【０１１３】
〈第２発明〉
次に実験例３〜６によって、第２発明を説明する。
【０１１４】
（試料の作製）
ＤＣマグネトロンスパッタリング法（成膜条件は上記（実験例１及び２）の通り）によって、室温で、ガラス基板（コーニング社製  Ｅａｇｌｅ＃２０００上に、所定成分・組成のＣｕ合金配線薄膜を０．３μｍ形成した。この際、ターゲットとして、純Ｃｕに添加元素をチップオンしたスパッタリングターゲットを用いて、Ｃｕ合金膜を成膜した。成膜後に真空雰囲気中で３５０℃×３０分の熱処理を行い、試料を作製した。得られたＣｕ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」）を用いて定量分析した。
【０１１５】
［実験例３］
Ｃｕ−Ｇｅ−Ｎｉ合金膜とガラス基板との密着性を、テープ剥離試験で評価した。詳しくは、まずＣｕ合金膜表面に、カッター・ナイフを用いて１ｍｍ間隔で碁盤目状の切り込みを入れた。次いで、３Ｍ社製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記成膜表面上にしっかりと貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に引き剥がした。そして上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率（密着率＝膜残存率）を得た。なお比較のために、純Ｃｕ膜、Ｃｕ−Ｇｅ合金膜およびＣｕ−Ｎｉ合金膜の密着性も評価した。
【０１１６】
Ａｓ−ｄｅｐｏｓｉｔｅｄ状態および成膜後に熱処理（３５０℃×３０分）した純Ｃｕ膜および上記Ｃｕ合金膜の密着率を、それぞれ図１６および図１７にまとめた。なおこの実験例では、Ｇｅ添加量およびＮｉ添加量を、それぞれ０〜１．０原子％の範囲で変化させた。この図１６および図１７から、本発明の要件を満たすＣｕ−Ｇｅ−Ｎｉ合金膜は、熱処理を施すことによって、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のものよりも、２０％以上と格段に優れた密着性を示すことがわかる。
【０１１７】
［実験例４］
実験例３と同様の方法により、Ｃｕ−Ｇｅ−Ｚｎ合金膜とガラス基板との密着性を、テープ剥離試験で評価した。Ａｓ−ｄｅｐｏｓｉｔｅｄ状態および成膜後に熱処理（３５０℃×３０分）した上記Ｃｕ合金膜の密着率を、それぞれ図１８および図１９にまとめた。なおこの実験例では、Ｇｅ添加量およびＺｎ添加量を、それぞれ０〜１．０原子％の範囲で変化させた。この図１８および図１９から、本発明の要件を満たすＣｕ−Ｇｅ−Ｚｎ合金膜は、熱処理を施すことによって、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のものよりも、２０％以上と格段に優れた密着性を示すことがわかる。
【０１１８】
［実験例５］
Ｃｕ−Ｇｅ−Ｎｉ合金膜の電気抵抗率を、実験例１と同様の方法によって測定した。なお比較のために、純Ｃｕ膜、Ｃｕ−Ｇｅ合金膜およびＣｕ−Ｎｉ合金膜の電気抵抗率も測定した。Ａｓ−ｄｅｐｏｓｉｔｅｄ状態および成膜後に熱処理（３５０℃×３０分）した上記Ｃｕ合金膜の電気抵抗率を、それぞれ図２０および図２１にまとめた。電気抵抗率は合金元素の添加総量に比例して増加する傾向が認められる。また、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態に比べて熱処理後の状態では、電気抵抗率が低減しており、本発明の要件を満たすＣｕ−Ｇｅ−Ｎｉ合金膜は、熱処理後に、４．５μΩｃｍ以下という低い電気抵抗率を示していることがわかる（図２１）。
【０１１９】
［実験例６］
Ｃｕ−Ｇｅ−Ｚｎ合金膜の電気抵抗率を、実験例１と同様の方法によって測定した。Ａｓ−ｄｅｐｏｓｉｔｅｄ状態および成膜後に熱処理（３５０℃×３０分）した上記Ｃｕ合金膜の電気抵抗率を、それぞれ図２２および図２３にまとめた。電気抵抗率は合金元素の添加総量に比例して増加する傾向が認められる。また、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態に比べて熱処理後の状態では、電気抵抗率が低減しており、本発明の要件を満たすＣｕ−Ｇｅ−Ｚｎ合金膜は、熱処理後に、４．５μΩｃｍ以下という低い電気抵抗率を示していることがわかる（図２３）。
【図面の簡単な説明】
【０１２０】
【図１】図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。
【図２】図２は、本発明の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図であり、図１中のＡの要部拡大図である。
【図３】図３は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図４】図４は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図５】図５は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図６】図６は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図７】図７は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。
【図８】図８は、Ｃｕ−Ｇｅ合金膜の電気抵抗率とＧｅ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。
【図９】図９は、Ｃｕ−０．１原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。
【図１０】図１０は、Ｃｕ−０．３原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。
【図１１】図１１は、Ｃｕ−０．５原子％Ｇｅ−Ｘ合金膜の電気抵抗率とＸ含有量の関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。
【図１２】図１２は、Ｃｕ−０．５原子％Ｇｅ−（Ｘ以外の第３元素）合金膜の電気抵抗率とＸ以外の第３元素の含有量との関係を、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態と４００℃真空熱処理後のそれぞれについて示した図である。
【図１３】図１３は、Ｃｕ−Ｇｅ合金膜またはＣｕ−Ｇｅ−Ｘ合金膜と透明導電膜との間のコンタクト抵抗の測定に用いたケルビンパターンを示す図である。
【図１４】図１４は、Ｃｕ−Ｇｅ合金膜のＩＴＯ膜との界面におけるコンタクト抵抗と、Ｇｅ含有量との関係を、大気酸化熱処理の有無別に示した図である。
【図１５】図１５は、Ｃｕ−Ｇｅ−Ｘ合金膜のＩＴＯ膜との界面におけるコンタクト抵抗と、Ｇｅ含有量との関係を、Ｘの種類・含有量別に示した図である。
【図１６】図１６は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＣｕ−Ｇｅ−Ｎｉ合金膜について、組成と密着率との関係を示した図である。
【図１７】図１７は、３５０℃真空熱処理後のＣｕ−Ｇｅ−Ｎｉ合金膜について、組成と密着率との関係を示した図である。
【図１８】図１８は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＣｕ−Ｇｅ−Ｚｎ合金膜について、組成と密着率との関係を示した図である。
【図１９】図１９は、３５０℃真空熱処理後のＣｕ−Ｇｅ−Ｚｎ合金膜について、組成と密着率との関係を示した図である。
【図２０】図２０は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＣｕ−Ｇｅ−Ｎｉ合金膜について、組成と電気抵抗率との関係を示した図である。
【図２１】図２１は、３５０℃真空熱処理後のＣｕ−Ｇｅ−Ｎｉ合金膜について、組成と電気抵抗率との関係を示した図である。
【図２２】図２２は、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＣｕ−Ｇｅ−Ｚｎ合金膜について、組成と電気抵抗率との関係を示した図である。
【図２３】図２３は、３５０℃真空熱処理後のＣｕ−Ｇｅ−Ｚｎ合金膜について、組成と電気抵抗率との関係を示した図である。
【符号の説明】
【０１２１】
１  ＴＦＴ基板
１ａ  ガラス基板
２  対向基板（対向電極）
３  液晶層
４  薄膜トランジスタ（ＴＦＴ）
５  画素電極（透明導電膜）
６  配線部
７  共通電極
８  カラーフィルタ
９  遮光膜
１０ａ、１０ｂ  偏光板
１１  配向膜
１２  ＴＡＢテープ
１３  ドライバ回路
１４  制御回路
１５  スペーサー
１６  シール材
１７  保護膜
１８  拡散板
１９  プリズムシート
２０  導光板
２１  反射板
２２  バックライト
２３  保持フレーム
２４  プリント基板
２５  走査線（ゲート配線）
２６  ゲート電極
２７  ゲート絶縁膜
２８  ドレイン電極
２９  ソース電極
３０  層間絶縁膜
３３  アモルファスシリコンチャネル膜（活性半導体膜）
３４  信号線（ソース−ドレイン配線）
４１  接続用ＩＴＯ膜
【図２】
0005374111.tif 000002
【図３】
0005374111.tif 000003
【図４】
0005374111.tif 000004
【図５】
0005374111.tif 000005
【図６】
0005374111.tif 000006
【図７】
0005374111.tif 000007
【図８】
0005374111.tif 000008
【図９】
0005374111.tif 000009
【図１０】
0005374111.tif 000010
【図１１】
0005374111.tif 000011
【図１２】
0005374111.tif 000012
【図１４】
0005374111.tif 000013
【図１５】
0005374111.tif 000014
【図１６】
0005374111.tif 000015
【図１７】
0005374111.tif 000016
【図１８】
0005374111.tif 000017
【図１９】
0005374111.tif 000018
【図２０】
0005374111.tif 000019
【図２１】
0005374111.tif 000020
【図２２】
0005374111.tif 000021
【図２３】
0005374111.tif 000022
【図１】
0005374111.tif 000023
【図１３】
0005374111.tif 000024