(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と、
前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、
前記炭化珪素ドリフト層の表層部に所定の幅だけ離間して設けられた第１導電型の一対のソース領域と、
一対の前記ソース領域の間隔方向に向けて前記ソース領域より第１の幅だけ外側の間隔方向まで、前記ソース領域より深く、設けられ、第２導電型の第１不純物と前記第１不純物より炭化珪素中の拡散係数が大きい第２導電型の第２不純物とを含有する第２導電型の一対の第１ベース領域と、
一対の前記第１ベース領域の間隔方向に向けて前記第１ベース領域より第２の幅だけ外側まで、前記第２不純物を拡散させて、設けられ、前記第１ベース領域に含有される第２導電型の不純物の濃度より低い濃度の第２導電型の不純物を含有する一対の第２導電型の第２ベース領域と
を備えたことを特徴とする炭化珪素半導体装置。
【請求項２】
前記第１不純物はアルミニウムであり、前記第２不純物はホウ素であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１ベース領域の前記第１不純物の不純物濃度は、深さ方向に増大していることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記第２ベース領域は、炭化珪素の前記ドリフト層の表層部において前記第１ベース領域から離間するに従って前記第２不純物の不純物濃度が徐々に減少することを特徴とする
請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第１ベース領域の前記第１不純物の不純物濃度は、１×１０17ｃｍ−3以上１×１０19ｃｍ−3以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記第２ベース領域の前記第２不純物の不純物濃度は、５×１０17ｃｍ−3以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項７】
前記第１の幅が０．０１μｍ以上０．５μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項８】
前記第２の幅が２μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項９】
第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、前記炭化珪素ドリフト層の表面側に所定の幅の第１注入マスクを形成する工程と、
前記第１注入マスクを表面に形成した前記炭化珪素ドリフト層に第２導電型の第１不純物をイオン注入して第１ベース領域を形成する工程と、
前記第１注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２不純物をイオン注入する工程と、
前記第１注入マスクを自己整合的に第１の幅だけ拡幅して第２注入マスクを形成する工程と、
前記第２注入マスクを表面に形成した前記炭化珪素ドリフト層に第１導電型の第３不純物をイオン注入して前記第１ベース領域内にソース領域を形成する工程と、
前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置である炭化珪素縦型電界効果型トランジスタに関し、より詳しくは、オン抵抗の低下を図った大電力用の炭化珪素縦型電界効果型トランジスタおよびその製造方法に係るものである。
【背景技術】
【０００２】
炭化珪素半導体装置の一種である炭化珪素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）において、大電力の高速スイッチング用途のためにオン抵抗を低減させることが有効である。オン抵抗の中で最も大きな割合を占めるチャネル抵抗を低減するためには、チャネル領域の幅、すなわち、チャネル長を短くし、チャネル領域を通過するキャリアの移動度、すなわち、チャネル移動度を大きくすることが望ましい。
【０００３】
チャネル長を短くするためには、自己整合的にチャネル領域を形成する方法が有効である。自己整合的なチャネル領域の形成法は、複数のフォトリソグラフィー工程による寸法精度の制約がないため、チャネル長を精度よく短くすることができる。例えば、同じ注入マスクを使用して拡散係数の小さなｎ型不純物と拡散係数の大きなｐ型不純物とをｎ型の炭化珪素ドリフト層にイオン注入し、ｐ型不純物をアニールにより拡散させることによって、ｎ型の炭化珪素ドリフト層内でｐ型になった領域をチャネル領域とする、自己整合的なチャネル領域形成法があった（例えば、特許文献１参照）。
また、チャネル長を短くすると、短チャネル効果と呼ばれる閾値電圧の低下やチャネル領域のパンチスルー破壊などの特性劣化が生じる場合があるので、短チャネル効果による特性劣化の発生を防止するためにチャネル領域の不純物濃度をある程度高くする必要があった。
【０００４】
【特許文献１】特表２００２−５１８８２８号公報（第２３〜２４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のような従来の炭化珪素半導体装置においては、拡散させるｐ型不純物の濃度を増加させると、クーロン散乱のため、キャリアである電子の移動度が低下する問題が発生した。一方、拡散させるｐ型不純物の濃度を減少させると、キャリアである電子の移動度を高くすることはできるが、短チャネル効果による特性劣化の発生を防止するため、チャネル長をある程度までしか短くすることができなかった。
このように、従来の炭化珪素半導体装置においては、短いチャネル長と高いチャネル領域のキャリアの移動度の両立は困難であった。
【０００６】
この発明は、上記のような問題を解決するためになされたものであり、短チャネル効果による特性劣化を発生させることなく、チャネル領域のキャリアの移動度が高くチャネル長が短い炭化珪素半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の表層部に所定の幅だけ離間して設けられた第１導電型の一対のソース領域と、一対の前記ソース領域の間隔方向に向けて前記ソース領域より第１の幅だけ外側の間隔方向まで、前記ソース領域より深く、設けられ、第２導電型の第１不純物と前記第１不純物より炭化珪素中の拡散係数が大きい第２導電型の第２不純物とを含有する第２導電型の一対の第１ベース領域と、一対の前記第１ベース領域の間隔方向に向けて前記第１ベース領域より第２の幅だけ外側まで、前記第２不純物を拡散させて、設けられ、前記第１ベース領域に含有される第２導電型の不純物の濃度より低い濃度の第２導電型の不純物を含有する一対の第２導電型の第２ベース領域とを備えたものである。
【０００８】
また、この発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、前記炭化珪素ドリフト層の表面側に所定の幅の第１注入マスクを形成する工程と、前記第１注入マスクを表面に形成した前記炭化珪素ドリフト層に第２導電型の第１不純物をイオン注入して第１ベース領域を形成する工程と、前記第１注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２不純物をイオン注入する工程と、前記第１注入マスクを自己整合的に第１の幅だけ拡幅して第２注入マスクを形成する工程と、前記第２注入マスクを表面に形成した前記炭化珪素ドリフト層に第１導電型の第３不純物をイオン注入して前記第１ベース領域内にソース領域を形成する工程と、前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたものである。
【発明の効果】
【０００９】
この発明によれば、短チャネル効果による特性劣化を発生させることなく、チャネル長が短くキャリアの移動度が高い炭化珪素半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、この発明を実施するための実施の形態１における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
【００１１】
図１において、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の、炭化珪素基板１０の第一の主面上に、ｎ型の炭化珪素ドリフト層２０が形成されている。炭化珪素ドリフト層２０の表面側のある幅だけ離間した部位には、第１不純物であるアルミニウム（Ａｌ）と第２不純物であるホウ素（Ｂ）とをｐ型不純物として含有するｐ型の第１ベース領域３０が形成されている。また、第１ベース領域３０を取り囲むように、Ｂをｐ型不純物として含有するｐ型の第２ベース領域３１が炭化珪素ドリフト層２０中に形成されている。ここで、第１ベース領域３０のｐ型不純物濃度、つまり、Ａｌの不純物濃度とＢの不純物濃度の合計は、第２ベース領域３１のｐ型不純物濃度、つまり、Ｂの不純物濃度より多く設定されている。さらに、第１ベース領域３０のそれぞれの断面方向の内側の表層部には、第３不純物である窒素（Ｎ）をｎ型不純物として含有する、ｎ型のソース領域４０が、第１ベース領域３０のより浅く形成されている。
【００１２】
また、第１ベース領域３０、第２ベース領域３１、および、ソース領域４０を含む炭化珪素ドリフト層２０の表面側には、ソース領域４０の表面側の一部を除き酸化珪素で構成されるゲート絶縁膜５０が形成されている。さらに、ゲート絶縁膜５０上の、一対のソース領域４０間の領域を含む部位に対向する位置にはゲート電極６０が形成されている。また、ゲート絶縁膜５０が形成されていないソース領域４０の表面にはソース電極７０が、また、炭化珪素基板１０の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８０がそれぞれ形成されている。
【００１３】
ここで、図１において、第１ベース領域３０および第２ベース領域３１のうちゲート絶縁膜５０を介してゲート電極６０と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、炭化珪素ドリフト層２０の表層部でイオン注入されていない領域とソース領域４０との間でチャネル領域を挟む距離をチャネル長という。図１に示す縦型ＭＯＳＦＥＴにおいては、第１ベース領域３０に含まれるチャネル領域である第１のチャネル領域のチャネル長が第１の幅に、また、第２ベース領域３１に含まれるチャネル領域である第２のチャネル領域のチャネル長が第２の幅に相当し、全体のチャネル長は第１の幅と第２の幅とを合わせたものになる。
【００１４】
次に、本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの動作を簡単に説明する。図１に示す縦型ＭＯＳＦＥＴのゲート電極６０に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、ｎ型のソース領域４０とｎ型の炭化珪素ドリフト層２０との間にキャリアである電子が流れる経路が形成される。ソース領域４０から炭化珪素ドリフト層２０へ流れ込む電子は、ドレイン電極８０に印加されるプラス電圧により形成される電界に従って炭化珪素ドリフト層２０および炭化珪素基板１０を経由してドレイン電極８０に到達する。したがって、ゲート電極６０にプラス電圧を印加することにより、ドレイン電極８０からソース電極７０に電流が流れる。この状態をオン状態と呼ぶ。オン状態のチャネル領域の抵抗を低下させることにより縦型ＭＯＳＦＥＴのオン抵抗を低減できるが、チャネル領域の抵抗は、チャネル長が短くチャネル領域の電子の移動度が高いほど低くできる。
【００１５】
反対に、ゲート電極６０に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極８０からソース電極７０に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極８０に印加されるプラスの電圧のために、炭化珪素ドリフト層２０と第２ベース領域３１との間のｐｎ接合から空乏層が伸びる。このｐｎ接合から第２ベース領域３１側に向けて伸びた空乏層がソース領域４０に達するとパンチスルー破壊が発生する。しかし、本実施の形態においては、第１ベース領域３０の不純物濃度をパンチスルー破壊が発生しないように１×１０17ｃｍ-3以上と高めに設定しているため、パンチスルー破壊が発生しない。ただし、第１ベース領域３０の不純物濃度は、イオン注入による炭化珪素結晶の品質低下を招くほど高くないように１×１０19ｃｍ-3以下に設定している。
【００１６】
つづいて、実施の形態１の炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法について、図２〜図１１を用いて順に説明する。図２〜図１１は、縦型ＭＯＳＦＥＴの各製造工程における断面模式図である。
【００１７】
まず、図２に示すように、炭化珪素基板１０の表面上に化学気相堆積（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、１×１０15ｃｍ-3〜１×１０17ｃｍ-3のｎ型の不純物濃度、５〜５０μｍの厚さの炭化珪素ドリフト層２０をエピタキシャル成長する。
次に、図３に示すように、炭化珪素ドリフト層２０の表面に多結晶珪素で構成される第１注入マスク１００を形成し、表面に第１注入マスク１００が形成された炭化珪素ドリフト層２０にｐ型の第１不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。ここで、炭化珪素ドリフト層２０のＡｌがイオン注入された領域でｐ型になる領域が第１ベース領域３０となる。
【００１８】
つづいて、図４に示すように、Ａｌのイオン注入に用いた第１注入マスク１００を表面に形成した炭化珪素ドリフト層２０に、ｐ型の第２不純物であるＢをイオン注入する。ここでも、炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度の深さに、第１不純物であるＡｌのイオン注入の深さと同程度にＢを注入する。また、イオン注入したＢの不純物濃度は、１×１０16ｃｍ-3〜１×１０18ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。
【００１９】
次に、図５に示すように、多結晶珪素で構成される第１注入マスク１００を熱酸化することにより第１注入マスク１００を拡幅した第２注入マスク１１０を形成する。この熱酸化工程は、第１注入マスク１００の多結晶珪素が熱酸化され炭化珪素ドリフト層２０がほとんど熱酸化されない条件で行う。このとき、図５に示す拡幅幅Ｌch1は、短チャネル効果による特性劣化を抑制するのに必要な０．０１μｍ以上で、チャネル移動度を低下させない程度の０．５μｍ以下とする。
【００２０】
つづいて、図６に示すように、第２注入マスク１１０が形成された炭化珪素ドリフト層２０の表面に、ｎ型の第３不純物であるＮをイオン注入する。Ｎのイオン注入深さは第１ベース領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲で第１ベース領域３０のｐ型不純物濃度を超えるものとする。炭化珪素ドリフト層２０内のＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。
【００２１】
次に、図７に示すように第２注入マスク１１０を除去後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたＮ、Ａｌ、Ｂが活性化するとともに、炭化珪素中の拡散係数の大きなＢが炭化珪素ドリフト層２０内に拡散し、図８に示すように、ｐ型の第２ベース領域３１が形成される。ＡｌおよびＮの炭化珪素中の拡散係数は小さいため、ＡｌおよびＮの拡散は無視できる。Ｂが拡散してｐ型になった第２ベース領域３１の幅Ｌch2は、チャネル長が長くなりチャネル領域の抵抗が増加しすぎないように２μｍ以下、例えば０．８μｍとする。また、拡散後の第２ベース領域３１中のＢの不純物濃度は、クーロン散乱によるチャネル領域の電子の移動度の低下を防止するため、５×１０17ｃｍ-3以下とする。
【００２２】
つづいて、図９に示すように、ソース領域４０、第１ベース領域３０、および、第２ベース領域３１を含む炭化珪素ドリフト層２０の表面を熱酸化して所望の厚みのゲート絶縁膜５０を形成する。次に、図１０に示すように、ゲート絶縁膜５０の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。その後、図１１に示すように、ゲート絶縁膜５０に開口する。最後に、ソース領域４０に電気的に接続されるソース電極７０を形成し、また、炭化珪素基板１０の裏面側にドレイン電極８０を形成して、図１に示す縦型ＭＯＳＦＥＴが完成する。ここで、ソース電極７０およびドレイン電極８０となる材料としてはＡｌ合金などが挙げられる。
【００２３】
以上のように、この発明の実施の形態１に係る炭化珪素半導体装置である縦型ＭＯＳＦＥＴは、チャネル領域に、第１ベース領域３０内に形成された比較的高濃度の不純物を含有する第１のチャネル領域と、第２ベース領域３１内に形成された低濃度の不純物を含有する第２のチャネル領域と有するため、第１のチャネル領域があるために短チャネル効果の発生を抑制でき、第２のチャネル領域があるためにキャリアの移動度を高くすることができる。したがって、本実施の形態における炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、キャリアの移動度が高く、チャネル長が短い縦型ＭＯＳＦＥＴ、つまり、オン抵抗の低い縦型ＭＯＳＦＥＴを得ることができる。さらに、高濃度のｐ型不純物を有する第１ベース領域３０を備えているため、パンチスルー破壊の発生を抑制でき、高耐圧の縦型ＭＯＳＦＥＴを実現できる。
【００２４】
なお、ここまで、イオン注入によって形成する第１ベース領域３０のＡｌの深さ方向の不純物濃度分布は深さ方向に一定として説明したが、Ａｌの深さ方向の不純物濃度分布は深さ方向に一定でなくてもよい。図１２は、第１ベース領域３０のＡｌの深さ方向の不純物濃度分布の２つの例を示す、不純物濃度と炭化珪素ドリフト層表面からの距離との関係図である。図１２の第１プロファイルでは、第１ベース領域３０のＡｌの不純物濃度が深さ１μｍ程度まで２×１０18ｃｍ-3程度で一定である。一方、第２プロファイルでは、第１ベース領域３０のＡｌの不純物濃度は、深い領域ではおおよそ２×１０18ｃｍ-3であるのに対して、浅い領域で２×１０17ｃｍ-3程度と低い値を示しており、深さ方向に増加する不純物濃度分布を有している。第２のプロファイルのように第１ベース領域３０のＡｌをイオン注入することにより、深い領域ではパンチスルー破壊を起こさせない高い不純物濃度とし、浅い領域では短チャネル効果を生じさせない範囲で、チャネル領域で移動度低下を生じさせない程度の低めの不純物濃度とすることができる。このように、第１ベース領域３０のＡｌの深さ方向の不純物濃度を調整することにより、より一層の低オン抵抗化、高耐圧化を実現できる。
【００２５】
また、第２ベース領域３１のＢの不純物濃度は、注入されるＢの不純物濃度およびアニール温度、アニール時間によって調整できる。Ｂの拡散と第２ベース領域３１の不純物濃度の関係について以下に詳しく説明する。
図１３は、Ｂを炭化珪素膜に１×１０16ｃｍ-3注入した後、１６００℃、３０秒、および、１９００℃、３０秒のアニールをした場合の＜０００１＞軸に平行方向へのＢの拡散分布を示す、不純物濃度と拡散距離の関係図である。図１３に示すように、Ｂ注入後のアニールを１６００℃で行うより１９００℃で行う方がＢの拡散量が多くなる。また、図１３中に点線で示したＢの不純物濃度２×１０16ｃｍ-3のレベルは、炭化珪素ドリフト層２０のｎ型の不純物濃度が例えば２×１０16ｃｍ-3であった場合に、Ｂの不純物濃度がこのレベルを超えた部分だけがｐ型になり第２ベース領域３１になることを説明するためのものである。図１３の例では、１６００℃、１９００℃のアニールの場合の第２ベース領域３１の幅Ｌch2はそれぞれ、約０．５μｍ、約０．８μｍとなる。
このように、Ｂのイオン注入量および注入後のアニール条件を調整することによって、所望のチャネル領域の不純物濃度とチャネル長を得ることができる。また、Ｌch2を２μｍ以下とすることにより、チャネル領域の抵抗を低減することができ、オン抵抗を下げることができる。
【００２６】
なお、図１２および図１３に示したｐ型不純物の深さ方向のプロファイルは、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）や荷電粒子放射化分析法（ＣＰＡＡ：Ｃｈａｒｇｅｄ−Ｐａｒｔｉｃｌｅ  Ａｃｔｉｖａｔｉｏｎ  Ａｎａｌｙｓｉｓ）により測定することができる。
【００２７】
また、本実施の形態においては、第１注入マスク１００を拡幅して第２注入マスク１１０を形成する方法として、多結晶珪素を熱酸化する例を示したが、マスク材料および拡幅の方法はこれに限るものではない。例えば、第１注入マスク１００の上にＣＶＤ法により無機膜をソース領域４０の表面を含む全面に形成し、無機膜越しにＮのイオン注入を行ってもよい。図１４と図１５を用いて、無機膜形成による第１注入マスク１００の拡幅方法について説明する。
【００２８】
図４に示したように、第１注入マスク１００を介して炭化珪素ドリフト層２０にｐ型不純物であるＢをイオン注入後、図１４に示すように、第１注入マスク１００および炭化珪素ドリフト層２０の表面に、ＣＶＤ法により酸化珪素膜などの無機膜１１１を形成する。無機膜１１１は第１注入マスク１００および炭化珪素ドリフト層２０の表面に均一な膜厚Ｌch1で形成される。ここでは、第１注入マスク１００とこの周囲に形成された無機膜１１１とをあわせたものが第２注入マスクとなる。つづいて、図１５に示すように、第２注入マスクが形成された炭化珪素ドリフト層２０の表面に、ｎ型不純物であるＮをイオン注入する。Ｎイオンは無機膜１１１を通して注入されるが、無機膜１１１の膜厚Ｌch1は０．０１μｍ以上、０．５μｍ以下と小さいので、Ｎイオンは無機膜１１１を透過して炭化珪素ドリフト層２０に注入され、ソース領域４０が形成される。
また、第１注入マスク１００を拡幅させる別の方法として、第１注入マスク１００をレジスト材料などで形成しこれを熱処理することによって膨張させ拡幅させてもよい。
【００２９】
また、図１の縦型ＭＯＳＦＥＴにおいて、一対の第２ベース領域３１の下端にはさまれた炭化珪素ドリフト層２０内の領域近傍をＪＦＥＴ領域というが、このＪＦＥＴ領域に比較的高濃度のｎ型不純物を注入してもよい。ＪＦＥＴ領域に比較的高濃度のｎ型不純物を注入することにより、オン状態の場合に炭化珪素ドリフト層２０内部にチャネル領域から炭化珪素基板１０に向けて形成される電流経路の抵抗値を低減することができ、縦型ＭＯＳＦＥＴ全体のオン抵抗を低減できる。
【００３０】
また、炭化珪素ドリフト層２０のｎ型の不純物濃度を断面深さ方向に一定にするのではなく、炭化珪素ドリフト層２０の表面側を高濃度にしてもよい。つまり、エピタキシャル成長する際に、炭化珪素ドリフト層２０の表面からある深さまでの領域のｎ型不純物の濃度を高くしておく。このようにすると、ＪＦＥＴ領域の不純物濃度が高くなり、イオン注入によってＪＦＥＴ領域を高濃度化するよりも、結晶の品質を損なうことなくＪＦＥＴ抵抗を低減できる。
【００３１】
なお、Ｂのイオン注入は、図６に示したＮのイオン注入の前後に、第２注入マスク１１０が形成された炭化珪素ドリフト層２０に行ってもよい。この場合、Ｂはソース領域４０から拡散するため、さらにチャネル長を短くでき、チャネル抵抗を低減することができる。
【００３２】
さらに、本実施の形態においては、ｎ型の不純物としてＮを用いた例を示したが、これに限るものではなく燐（Ｐ）などの他の不純物であってもよい。また、ｐ型の不純物として炭化珪素中の拡散係数の大きなＢと、拡散係数の小さなＡｌの例を示したが、両者はこれに限るものではなく、Ｂ、Ａｌおよびベリリウム（Ｂｅ）などの他のｐ型不純物の中から選択された拡散係数が大きなものと小さなものと組み合わせであればどの組み合わせであってもよい。
【００３３】
なお、本実施の形態においては、図３および図４に示したように、ＡｌとＢとのイオン注入はＡｌの注入を先に行った例を示したが、この順序は逆であってもよい。また、ここまでは、炭化珪素半導体装置がｎチャネル型のＭＯＳＦＥＴの例で説明したが、ｐチャネル型のＭＯＳＦＥＴであっても、拡散係数の大きなｎ型不純物と拡散係数の小さなｎ型不純物を用いれば、同様の効果を得ることができる。
【００３４】
また、本実施の形態においては、炭化珪素基板１０の第一の主面の面方位は（０００１）面の例を示したが、第一の主面の面方位は、（０００−１）面、（１１−２０）面、または、これらにオフ角のついた面であってもよい。第一の主面の面方位が異なると不純物の拡散が異なるので、拡散のためのアニールの条件は、各面方位に合わせて調整すればよい。また、炭化珪素基板１０のポリタイプは４Ｈとしたが、ポリタイプは４Ｈ、６Ｈ、３Ｃのいずれのポリタイプであってもよい。
【００３５】
さらに、本実施の形態においては、図１のソース電極７０およびドレイン電極８０となる材料としてＡｌ合金の例を示したが、ソース電極７０およびドレイン電極８０となる材料としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）やこれらの化合物であってもよい。また、ソース領域４０とソース電極７０との間、および、炭化珪素基板１０とドレイン電極８０との間の接触抵抗を低減するために、ソース電極７０およびドレイン電極８０を形成した後に１０００℃程度の熱処理を行ってもよい。
また、ゲート電極６０となる材料としては、ｎ型またはｐ型の多結晶珪素でもよいし、ｎ型またはｐ型の多結晶炭化珪素、あるいは、Ａｌ、Ｎｉ、Ｔｉ、モリブデン（Ｍｂ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）などの金属やその窒化物であってもよい。
さらに、ゲート絶縁膜５０の材料としては熱酸化法で形成した酸化珪素の例を示したが、これに限るものではなく、ＣＶＤ法や物理気相堆積（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法により形成された窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウムなどであってもよい。また、ゲート絶縁膜５０形成後にＡｒや窒素、一酸化窒素、二酸化窒素などのガス雰囲気中で熱処理してもよい。
【００３６】
また、本実施の形態における炭化珪素半導体装置の製造方法においては、第１注入マスク１００を形成してのＡｌおよびＢのイオン注入を行う際に、図１６に示すようにイオン注入される第１ベース領域３０の表面にゴミやレジスト残などの不本意なマイクロマスク１２０があった場合であっても、マイクロマスク１２０の径によってはソース電極７０とドレイン電極８０との間が導通状態になることを回避できる効果もある。
不本意なマイクロマスク１２０の径が第２ベース領域３１の幅Ｌch2の２倍以下であれば、図１６に示したように、本来ｐ型の第１ベース領域３０になるべき部位でマイクロマスク１２０のためにｎ型になっているところが、アニールによるＢの拡散により、図１７に示すようにｐ型になるため、ドレイン電極８０につながる炭化珪素ドリフト層２０とソース電極７０につながるソース領域４０とが導通状態になることを回避できる。
したがって、本実施の形態における炭化珪素半導体装置の製造方法によれば、不本意なマイクロマスク１２０による不良の発生を低減できる。
【００３７】
実施の形態２．
図１８は、この発明を実施するための実施の形態２における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においても、第１導電型をｎ型、第２導電型をｐ型として説明する。
【００３８】
図１８において、第２ベース領域３１が第１ベース領域３０の断面横方向にのみ形成されていること以外は実施の形態１の縦型ＭＯＳＦＥＴと同様である。その製造方法は、実施の形態１におけるＢのイオン注入の深さをＡｌのイオン注入の深さより浅くすること以外は、実施の形態１における製造方法と同様である。
【００３９】
本実施の形態の縦型ＭＯＳＦＥＴを実施の形態１の縦型ＭＯＳＦＥＴと比較すると、本実施の形態の縦型ＭＯＳＦＥＴにおいては、オン状態の場合にチャネル領域から炭化珪素基板１０に向けて炭化珪素ドリフト層２０に形成される電流経路であるｎ型のＪＦＥＴ領域の断面方向の幅がより大きくなるため、ＪＦＥＴ領域の抵抗が低下し、オン抵抗をさらに小さくすることができる。
【００４０】
したがって、本実施の形態における炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、オン抵抗がさらに低い縦型ＭＯＳＦＥＴである炭化珪素半導体装置を得ることができる。
【００４１】
実施の形態３．
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法においては、実施の形態１で第１イオン注入マスク１００を拡幅させて第２イオン注入マスク１１０を形成したところを、先に実施の形態１の第２イオン注入マスク１１０に相当するマスクを形成し、このマスクの幅を縮小することにより実施の形態１の第１イオン注入マスク１００に相当するマスクを形成するものである。また、これに伴い、ｎ型不純物のイオン注入、ｐ型不純物のイオン注入の順序も変更している。
【００４２】
以下、図１９〜図２２を用いて、実施の形態１の図３〜図７に対応する工程を順に説明する。その他の工程については、実施の形態１と同様とする。
実施の形態１と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図１９に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第３注入マスク１３０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２０に示すように、第３注入マスク１３０を酸素ガスなどを使用したプラズマ処理により第３注入マスク１３０の周囲を厚さＬch1分除去して幅を縮小した第４注入マスク１４０を形成する。次に、図２１、図２２に示すように、第４注入マスク１４０を形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌとＢとを順にイオン注入する。このとき、ＡｌとＢのイオン注入の順序は、どちらが先であってもよい。これらのイオン注入後に第４注入マスク１４０を除去した後は、実施の形態１と同様となる。
【００４３】
なお、本実施の形態においては、第３注入マスク１３０の材料としてレジスト材料の例を示したが、第３注入マスク１３０の材料は酸化珪素、窒化珪素、多結晶珪素などであってもよく、その幅の縮小はそれぞれの材料に適したウエットエッチングなどの方法で行えばよい。
【００４４】
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１の炭化珪素半導体装置と同様の炭化珪素半導体装置を得ることができ、同様の効果を奏する。また、実施の形態１の炭化珪素半導体装置の製造方法と比較して、無機膜の形成や除去を行う工程数を減らし、形成および除去が容易なイオン注入のマスクを用いることができるため、製造工程を簡略化できる。
【００４５】
実施の形態４．
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法は、実施の形態４の第３イオン注入マスク１３０に相当するマスクの幅を減少させず、第３イオン注入マスク１３０に相当するマスクを使用してＡｌイオンを斜め方向からイオン注入するものである。
【００４６】
以下、図２３〜図２５を用いて、実施の形態３の図１９〜図２２に対応する工程を順に説明する。その他の工程については、実施の形態３と同様とする。
実施の形態３と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図２３に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第５注入マスク１５０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２４に示すように、第５注入マスク１５０を表面に形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌを斜め方向からイオン注入する。次に、図２５に示すように、Ａｌのイオン注入と同様にＢを斜め方向からイオン注入する。また、ＡｌおよびＢのイオン注入は、炭化珪素基板１０ごと回転させながら行うものとする。ここで、Ａｌ、ＢおよびＮのイオン注入の順序は、どの順番であってもよい。これらのイオン注入後に第５注入マスク１５０を除去した後は、実施の形態３と同様となる。
【００４７】
なお、本実施の形態においては、Ｂのイオン注入は斜め方向から行う例を示したが、Ｂのイオン注入は斜め方向からではなく垂直方向からであっても、アニールによるＢの拡散距離がＡｌの斜め注入による断面横方向の進入幅より大きければよい。
【００４８】
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１の炭化珪素半導体装置と同様の炭化珪素半導体装置を得ることができ、同様の効果を奏する。また、実施の形態３の炭化珪素半導体装置の製造方法と比較して、イオン注入のマスクの断面形状を変更する工程が必要なくなり、製造工程を簡略化できる。
【図面の簡単な説明】
【００４９】
【図１】この発明の実施の形態１における炭化珪素半導体装置の断面模式図である。
【図２】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図３】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図４】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図５】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図６】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図７】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図８】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図９】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１０】この発明の実施の形態１における炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法を示す断面模式図である。
【図１１】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１２】この発明の実施の形態１におけるＡｌの深さ方向の不純物濃度分布例を示す、不純物濃度と炭化珪素ドリフト層表面からの距離との関係図である。
【図１３】この発明の実施の形態１におけるＢのイオン注入後のアニールによる拡散の様子を示す不純物濃度と拡散距離の関係図である。
【図１４】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１５】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１６】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１７】この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図１８】この発明の実施の形態２における炭化珪素半導体装置の断面模式図である。
【図１９】この発明の実施の形態３における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図２０】この発明の実施の形態３における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図２１】この発明の実施の形態３における炭化珪素半導体装置製造方法を示す断面模式図である。
【図２２】この発明の実施の形態３における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図２３】この発明の実施の形態４における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図２４】この発明の実施の形態４における炭化珪素半導体装置の製造方法を示す断面模式図である。
【図２５】この発明の実施の形態４における炭化珪素半導体装置の製造方法を示す断面模式図である。
【符号の説明】
【００５０】
１０  炭化珪素基板、２０  炭化珪素ドリフト層、３０  第１ベース領域、３１  第２ベース領域、４０  ソース領域、５０  ゲート絶縁膜、６０  ゲート電極、７０  ソース電極、８０  ドレイン電極、１００  第１注入マスク、１１０  第２注入マスク、１１１  無機膜、１２０  マイクロマスク、１３０  第３注入マスク、１４０  第４注入マスク、１５０  第５注入マスク。
【図１】
0005119806.tif 000002
【図２】
0005119806.tif 000003
【図３】
0005119806.tif 000004
【図４】
0005119806.tif 000005
【図５】
0005119806.tif 000006
【図６】
0005119806.tif 000007
【図７】
0005119806.tif 000008
【図８】
0005119806.tif 000009
【図９】
0005119806.tif 000010
【図１０】
0005119806.tif 000011
【図１１】
0005119806.tif 000012
【図１２】
0005119806.tif 000013
【図１３】
0005119806.tif 000014
【図１４】
0005119806.tif 000015
【図１５】
0005119806.tif 000016
【図１６】
0005119806.tif 000017
【図１７】
0005119806.tif 000018
【図１８】
0005119806.tif 000019
【図１９】
0005119806.tif 000020
【図２０】
0005119806.tif 000021
【図２１】
0005119806.tif 000022
【図２２】
0005119806.tif 000023
【図２３】
0005119806.tif 000024
【図２４】
0005119806.tif 000025
【図２５】
0005119806.tif 000026