(57)【特許請求の範囲】
【請求項１】
低圧電源の電圧を昇圧して正負の電圧を生成する高圧固定電源部と、
該高圧固定電源部と接続され、超音波の送受信を行なう超音波振動子を切り替えるスイッチへバイアス電圧を出力するバイアス電圧出力部と、
前記高圧固定電源部と接続され、前記超音波振動子側へ超音波の送信電力を供給する送信用電源部であって、前記送信電力を前記高圧固定電源部側へ回生電力として回生可能な送信用電源部と、
前記高圧固定電源部と前記送信用電源部との間に設けられて、前記送信用電源部からの回生電力を蓄電する回生電力蓄電部と、
を備えることを特徴とする超音波画像表示装置用電源回路。
【請求項２】
前記バイアス電圧出力部は、ローパスフィルタであることを特徴とする請求項１に記載の超音波画像表示装置用電源回路。
【請求項３】
前記バイアス電圧出力部は、電流制限回路であることを特徴とする請求項１に記載の超音波画像表示装置用電源回路。
【請求項４】
前記高圧固定電源部の出力電圧の大きさは、前記バイアス電圧と等しいことを特徴とする請求項１〜３のいずれか一項に記載の超音波画像表示装置用電源回路。
【請求項５】
前記送信用電源部は、超音波振動子側と前記高圧固定電源部側の双方向への電力の供給が可能であることを特徴とする請求項１〜４のいずれか一項に記載の超音波画像表示装置用電源回路。
【請求項６】
前記送信用電源部は、シンクロナスバック回路であることを特徴とする請求項５に記載の超音波画像表示装置用電源回路。
【請求項７】
前記送信用電源部は、前記送信電力として、正負の送信電圧を生成することを特徴とする請求項６に記載の超音波画像表示装置用電源回路。
【請求項８】
前記シンクロナスバック回路は、正の送信電圧を生成する正側シンクロナスバック回路と、負の送信電圧を生成する負側シンクロナスバック回路とで構成されることを特徴とする請求項７に記載の超音波画像表示装置用電源回路。
【請求項９】
前記回生電力蓄電部は、直列に接続されたダイオード及びコンデンサで構成され、前記回生電力は前記コンデンサに蓄電されることを特徴とする請求項１〜８のいずれか一項に記載の超音波画像表示装置用電源回路。
【請求項１０】
前記ダイオード及び前記コンデンサは、前記高圧固定電源部とグランドとの間に設けられており、前記ダイオードは前記高圧固定電源部側に設けられ、前記コンデンサは前記グランド側に設けられていることを特徴とする請求項９に記載の超音波画像表示装置用電源回路。
【請求項１１】
前記ダイオードと前記コンデンサの間に前記送信用電源部が接続されていることを特徴とする請求項１０に記載の超音波画像表示装置用電源回路。
【請求項１２】
前記ダイオードは、前記送信用電源部から回生される電流が前記高圧固定電源部へ逆流することを防止できる向きで設けられていることを特徴とする請求項１１に記載の超音波画像表示装置用電源回路。
【請求項１３】
前記回生電力蓄電部は、前記正側シンクロナスバック回路からの回生電力を蓄電する正側回生電力蓄電部と、前記負側シンクロナスバック回路からの回生電力を蓄電する負側回生電力蓄電部とで構成されることを特徴とする請求項８に記載の超音波画像表示装置用電源回路。
【請求項１４】
前記回生電力蓄電部の電圧を検出し、検出された電圧が所定の電圧以上になると、前記送信用電源部の運転を停止させる運転停止部を備えることを特徴とする請求項１〜１３のいずれか一項に記載の超音波画像表示装置用電源回路。
【請求項１５】
請求項１〜１４のいずれか一項に記載の超音波画像表示装置用電源回路を有することを特徴とする超音波画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波画像表示装置用電源回路及び超音波画像表示装置に関する。
【背景技術】
【０００２】
超音波を送信して得られたエコー信号に基づく超音波画像を表示させる超音波画像表示装置では、圧電材料からなる超音波振動子に電圧を印加してこれを振動させることにより、超音波を送信している。従って、前記超音波画像表示装置には、超音波の送信電力を供給する電源回路が設けられている（例えば、特許文献１参照）。
【０００３】
また、前記超音波画像表示装置では、超音波プローブに設けられた複数の超音波振動子のうち、一部の超音波振動子を用いて超音波の送信を行なっている。このため、超音波の送信に用いる超音波振動子を選択するためのアナログスイッチが設けられている。従って、前記超音波画像表示装置には、アナログスイッチ用のバイアス電圧を供給する電源回路も設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２９６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、超音波の送信電力用の電源回路とバイアス電源用の電源回路とは別々に設けられていることが多く、このことは回路の小型化を妨げる原因になっている。
【０００６】
また、前記超音波診断装置用の電源回路としては、例えばフライバックコンバータが用いられることが多い。しかし、フライバックコンバータを用いた電源回路は、高電圧から低電圧へ移行する時に、抵抗負荷によって無駄に電力を消費している。また、フライバックコンバータを用いた電源回路は、高電圧から低電圧へ移行する時の電力を消費させるための回路を設けることが必要な場合もあり、回路の小型化を妨げる原因になっている。また、前記フライバックコンバータは、使用できる周波数が低いという制限がある。
【課題を解決するための手段】
【０００７】
上述の課題を解決するためになされた一の観点の発明は、低圧電源の電圧を昇圧して正負の電圧を生成する高圧固定電源部と、該高圧固定電源部と接続され、超音波の送受信を行なう超音波振動子を切り替えるスイッチへバイアス電圧を出力するバイアス電圧出力部と、前記高圧固定電源部と接続され、前記超音波振動子側へ超音波の送信電力を供給する送信用電源部であって、前記送信電力を前記高圧固定電源部側へ回生電力として回生可能な送信用電源部と、前記高圧固定電源部と前記送信用電源部との間に設けられて、前記送信用電源部からの回生電力を蓄電する回生電力蓄電部と、を備えることを特徴とする超音波画像表示装置用電源回路である。
【０００８】
また、他の観点の発明は、前記一の観点の発明において、前記送信用電源部は、シンクロナスバック回路であることを特徴とする超音波画像表示装置用電源回路である。
【０００９】
さらに、他の観点の発明は、前記一の観点の発明において、前記回生電力蓄電部の電圧を検出し、検出された電圧が所定の電圧以上になると、前記送信用電源部の運転を停止させる運転停止部を備えることを特徴とする超音波画像表示装置用電源回路である。
【発明の効果】
【００１０】
上記一の観点の発明によれば、前記高圧固定電源部に前記バイアス電圧出力部と前記送信用電源部とが接続されており、前記バイアス電圧出力部と前記送信用電源部とでそれぞれ独自の電源を有さないので、回路を小型化することができる。また、前記送信用電源部からの回生電力が前記回生電力蓄電部に蓄電されるので、無駄な電力消費を抑制することができる。さらに、電力を回生することにより、高い電圧から低い電圧に高速に電圧を変更することができる。
【００１１】
また、前記送信用電源部がシンクロナスバック回路であると、フライバックコンバータを用いる場合と比べて、使用する周波数を高くし、小型化することができる。
【００１２】
また、他の発明によれば、前記回生電力蓄電部の電圧を検出し、検出された電圧が所定の電圧以上になると、前記送信用電源部の運転を停止させる運転停止部を備えるので、回路の電圧破壊を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る超音波画像表示装置の実施の形態の一例を示すブロック図である。
【図２】図１に示す超音波画像表示装置におけるアナログスイッチ部の概略構成を示す図である。
【図３】図１に示す超音波画像表示装置における送受信部を示すブロック図である。
【図４】図１に示す超音波画像表示装置における電源回路を示すブロック図である。
【図５】図４に示す電源回路における高圧固定電源部を示す回路図である。
【図６】図４に示す電源回路における正側シンクロナスバック回路を示す回路図である。
【図７】図４に示す電源回路における負側シンクロナスバック回路を示す回路図である。
【図８】送信用電源部における指示電圧、正側シンクロナスバック回路及び負側シンクロナスバック回路の入力ラインと出力ラインの電圧の時間変化を示す図である。
【図９】第二実施形態の電源回路を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面に基づいて詳細に説明する。
（第一実施形態）
先ず、第一実施形態について図１〜図７に基づいて説明する。図１に示すように、超音波画像表示装置１００は、超音波プローブ１０１、アナログスイッチ部１０２、送受信部１０３、超音波画像処理部１０４、表示制御部１０５、表示部１０６、操作部１０７及び制御部１０８を有している。また、前記超音波画像表示装置１００は、電源回路１を有している。この電源回路１は、本発明に係る超音波画像表示装置用電源回路の実施の形態の一例である。
【００１５】
前記超音波プローブ１０１には、超音波の送受信を行なう超音波振動子１０１ａが複数設けられている。超音波の送受信を行なう超音波振動子１０１ａは、前記アナログスイッチ部１０２により選択される。
【００１６】
前記アナログスイッチ部１０２は、前記送受信部１０３に接続される超音波振動子１０１ａの切替えを行なうことにより、超音波の送受信を行なう超音波振動子１０１ａを選択する。前記アナログスイッチ部１０２の構成について、図２に基づいて説明する。前記アナログスイッチ部１０２は、複数のアナログスイッチ（ａｎａｌｏｇ  ｓｗｉｔｃｈ）１０２ａを有している。このアナログスイッチ１０２ａは、ハイボルテージスイッチ（ｈｉｇｈ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈ）である。例えば、前記送受信部１０３のチャンネル（ｃｈａｎｎｅｌ）数が「６４」（０ｃｈ〜６３ｃｈ）であり、前記超音波プローブ１０１が１２８個（０ｃｈ〜１２７ｃｈ）の超音波振動子１０１ａを有する場合、前記アナログスイッチ１０２ａの個数は１２８個である。前記アナログスイッチ１０２ａがオンされることにより、前記超音波振動子１０１ａが前記送受信部１０３と接続され、超音波の送受信を行なう超音波振動子１０１が選択される。
【００１７】
前記アナログスイッチ１０２ａには、前記電源回路１からバイアス電圧±ＨＶ１が供給される。このバイアス電圧±ＨＶ１に基づいて、、前記アナログスイッチ１０２ａのスイッチング動作が行なわれる。前記アナログスイッチ１０２ａはハイボルテージスイッチ（ｈｉｇｈ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈ）であり、前記バイアス電圧±ＨＶ１は、例えば±５０Ｖ〜±１００Ｖである。
【００１８】
前記送受信部１０３は、図３に示すように、送信ビームフォーマ１０３１、送信部１０３２、受信部１０３３及び受信ビームフォーマ１０３４を有している。前記送信ビームフォーマ１０３１は、前記制御部１０８からの制御信号に基づいて、所定の送信ビームが形成されるように前記送信部１０３２へ信号を出力する。前記送信部１０３２は、前記送信ビームフォーマ１０３１からの信号に基づいて、超音波振動子１０１ａを駆動する信号を前記アナログスイッチ部１０２を介して前記超音波振動子１０１ａへ出力する。前記送信部１０３２には、前記電源回路１から送信電圧±ＨＶ２が供給されている。
【００１９】
前記受信部１０３３は、前記超音波振動子１０１ａで受信されたエコー信号の初段増幅を行なう。前記受信ビームフォーマ１０３４は、前記受信部１０３３から入力されたエコー信号の整相加算を行ない、音線毎のエコー信号を形成する。
【００２０】
前記超音波画像処理部１０４は、前記送受信部１０３からのエコー信号に対し、超音波画像を作成するための処理を行なう。例えば、前記超音波画像処理部１０４は、対数圧縮処理、包絡線検波処理などからなるＢモード処理や、直交検波処理、フィルタ処理などからなるカラードプラ（ｃｏｌｏｒ  ｄｏｐｐｌｅｒ）処理などを行なう。
【００２１】
前記表示制御部１０５は、前記超音波画像処理部１０４で処理された信号を、スキャンコンバータ（ｓｃａｎ  ｃｏｎｖｅｒｔｅｒ）によって走査変換して、超音波画像データを作成する。そして、前記表示制御部１０５は、前記超音波画像データに基づく超音波画像を前記表示部１０６に表示させる。
【００２２】
前記表示部１０６は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）やＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）などで構成される。前記操作部１０７は、操作者が指示や情報を入力するためのキーボード及びポインティングデバイス（図示省略）などを含んで構成されている。
【００２３】
前記制御部１０８は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を有して構成される。この制御部１０８は、図示しない記憶部に記憶された制御プログラムを読み出し、前記超音波画像表示装置１００の各部における機能を実行させる。
【００２４】
次に、前記電源回路１について、図４〜図８に基づいて説明する。図４に示すように、前記電源回路１は、高圧固定電源部２、バイアス（ｂｉａｓ）電圧出力部３、送信用電源部４及び回生電力蓄電部５を含んで構成される。
【００２５】
前記高圧固定電源部２は、前記低圧電源６から供給された電圧を昇圧して正負の電圧±ＨＶを生成する。前記低圧電源６から供給される電圧は、例えば１０Ｖ〜５０Ｖである。また、電圧±ＨＶは、前記バイアス電圧±ＨＶ１と同じ大きさであり（±ＨＶ＝±ＨＶ１）、例えば±５０Ｖ〜±１００である。前記高圧固定電源部２は、本発明における高圧固定電源部の実施の形態の一例であり、前記低圧電源６は、本発明における低圧電源の実施の形態の一例である。
【００２６】
前記高圧固定電源部２の出力ライン（ｌｉｎｅ）ａ，ｂには、前記バイアス電圧出力部３が接続されている。また、前記出力ラインａには、グランド（ｇｒｏｕｎｄ）と接続されたラインｃが接続され、前記出力ラインｂには、グランドと接続されたラインｄが接続されている。前記ラインｃには、前記出力ラインａ側から順にダイオードＤ１及びコンデンサＣ１が設けられている。また、前記ラインｄには、前記出力ラインｂ側から順にダイオードＤ２及びコンデンサＣ２が設けられている。前記ダイオードＤ１，Ｄ２及び前記コンデンサＣ１，Ｃ２は、前記回生電力蓄電部５を構成する。
【００２７】
前記ラインｃには、前記ダイオードＤ１と前記コンデンサＣ１の間に入力ラインｅが接続され、前記ラインｄには、前記ダイオードＤ２と前記コンデンサＣ２の間に入力ラインｆが接続されている。前記入力ラインｅには、前記送信用電源部４の正側シンクロナスバック（ｓｙｎｃｈｒｏｎｏｕｓ  ｂｕｃｋ）回路４１が接続され、前記入力ラインｆには、前記送信用電源部４の負側シンクロナスバック回路４２が接続されている。そして、前記正側シンクロナスバック回路４１には出力ラインｇが接続され、前記負側シンクロナスバック回路４２には出力ラインｈが接続されている。
【００２８】
前記高圧固定電源部２について、図５に基づいて詳しく説明する。前記高圧固定電源部２は、ＳＥＰＩＣ（Ｓｉｎｇｌｅ  Ｅｎｄｅｄ  Ｐｒｉｍａｒｙ  Ｃｏｎｖｅｒｔｅｒ）回路で構成されている。具体的には、前記高圧固定電源部２は、トランジスタＴｒ１、ダイオードＤ１１，Ｄ１２、インダクタＬ１〜Ｌ３、コンデンサＣ１０〜Ｃ２０、抵抗Ｒ１〜Ｒ７、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コントローラＩ１を含んで構成される。
【００２９】
前記高圧固定電源部２では、前記ＰＷＭコントローラＩ１が、前記トランジスタＴｒ１のスイッチング動作を制御することにより、前記低圧電源６から供給された電圧が昇圧され、前記出力ラインａ，ｂの電圧±ＨＶが所望の電圧になる。より詳細には、前記高圧固定電源部２では、前記出力ラインａの電圧+ＨＶが前記ＰＷＭコントローラＩ１にフィードバックされる。前記ＰＷＭコントローラＩ１は、フィードバックされた電圧＋ＨＶに基づいて、前記出力ラインａ，ｂの電圧±ＨＶが所定の電圧になるように、前記トランジスタＴｒ１へ信号を出力してこのトランジスタＴｒのスイッチング動作を制御する。
【００３０】
前記高圧固定電源部２と前記出力ラインａ，ｂを介して接続された前記バイアス電圧出力部３は、前記アナログスイッチ部１０２へバイアス電圧±ＨＶ１を出力する。前記バイアス電力出力部３は、本発明におけるバイアス電圧出力部の実施の形態の一例である。
【００３１】
前記バイアス電圧出力部３は、ローパスフィルタ（ｌｏｗ  ｐａｓｓ  ｆｉｌｔｅｒ）で構成され、このローパスフィルタにより、前記高圧固定電源部２で発生するスイッチングノイズが除去される。
【００３２】
なお、前記バイアス電圧出力部３は、例えば再生可能なヒューズ（ｆｕｓｅ）を含んで構成される電流制限回路であってもよい。
【００３３】
前記送信用電源部４は、前記出力ラインａ，ｂ、前記ラインｃ，ｄ及び前記入力ラインｅ，ｆを介して前記高圧固定電源部２と接続されている。前記送信用電源部４は、前記高圧固定電源部２から供給される電力（前記電圧±ＨＶ）に基づいて、超音波の送信電力（前記送信電圧±ＨＶ２）を生成する。前記送信用電源部４は、本発明における送信用電源部の実施の形態の一例である。
【００３４】
前記送信用電源部４は、前記入力ラインｅ，ｆ側（前記高圧固定電源２側）と前記出力ラインｇ，ｈ側（前記超音波振動子１０１ａ側）の双方向への電力の供給が可能な回路である。
【００３５】
具体的には、前記送信用電源部４は、本例ではシンクロナスバック回路であり、正側シンクロナスバック回路４１及び負側シンクロナスバック回路４２で構成される。前記正側シンクロナスバック回路４１及び前記負側シンクロナスバック回路４２は、生成された送信電力を、回生電力として前記入力ラインｅ，ｆ側へ回生することができる。回生電力は、後述するように前記回生電力蓄電部５に蓄電される。
【００３６】
前記正側シンクロナスバック回路４１について図６に基づいて説明する。この正側シンクロナスバック回路４１は、トランジスタＴｒ１０，Ｔｒ１１、インダクタＬ１０、コンデンサＣ３０〜Ｃ３７、抵抗Ｒ１０〜Ｒ１８、ＰＷＭコントローラＩ２、ハーフブリッジＭＯＳ−ＦＥＴドライバ（Ｈａｌｆ  Ｂｒｉｄｇｅ  ＭＯＳ−ＦＥＴ  Ｄｒｉｖｅｒ）Ｉ３、オペアンプＯｐ１、インバータ（ｉｎｖｅｒｔｅｒ）Ｉｎ１を含んで構成される。
【００３７】
前記正側シンクロナスバック回路４１では、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ３が、前記トランジスタＴｒ１０，Ｔｒ１１のスイッチング動作を制御することにより、前記入力ラインｅから供給された電圧＋ＨＶを、所定の電圧にして前記出力ラインｇに出力する。具体的に説明すると、前記正側シンクロナスバック回路４１では、前記出力ラインｇの送信電圧＋ＨＶ２が前記ＰＷＭコントローラＩ２の入力側にフィードバックされる。より詳細には、前記出力ラインｇの送信電圧＋ＨＶ２は、前記出力ラインｅと前記ＰＷＭコントローラＩ２とを接続するフィードバックラインｆｌ１に設けられた前記オペアンプＯｐ１の非反転入力（＋）へ入力される。また、前記オペアンプＯｐ１の反転入力（−）には、指示電圧ＩＶが入力される。この指示電圧ＩＶは、前記送信電圧＋ＨＶ２として設定されたプラスの値（例えば＋３〜＋９５Ｖ）である。前記オペアンプＯｐ１からは、前記出力ラインｇの送信電圧＋ＨＶ２と前記指示電圧ＩＶとの比較結果が出力され、この比較結果が前記ＰＷＭコントローラＩ２へ入力される。
【００３８】
前記ＰＷＭコントローラＩ２は、前記比較結果に基づいて前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ３へ信号を出力する。そして、このハーフブリッジＭＯＳ−ＦＥＴドライバＩ３は、前記ＰＷＭコントローラＩ２から入力された信号に基づいて前記トランジスタＴｒ１０，Ｔｒ１１のスイッチング動作（オンオフ）を制御する。前記トランジスタＴｒ１０，Ｔｒ１１は交互にオンになる。
【００３９】
前記ＰＷＭコントローラＩ２は、前記トランジスタＴｒ１０，Ｔｒ１１のスイッチング動作により、前記出力ラインｇの送信電圧＋ＨＶ２が前記指示電圧ＩＶになるように、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ３へ信号を出力する。前記ＰＷＭコントローラＩ２からハーフブリッジＭＯＳ−ＦＥＴドライバＩ３へ信号は二つ入力されるようになっており、一方の信号は前記インバータＩｎ１を介して前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ３へ入力される。
【００４０】
前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ３は、前記トランジスタＴｒ１０，Ｔｒ１１のデューティー（ｄｕｔｙ）比が所定のデューティー比になるように、前記トランジスタＴｒ１０，Ｔｒ１１へ信号を出力する。前記所定のデューティー比は、前記出力ラインｇの送信電圧＋ＨＶ２が前記指示電圧ＩＶになるデューティー比である。従って、前記出力ラインｇには、前記送信電圧＋ＨＶ２として前記指示電圧ＩＶが出力される。
【００４１】
次に、前記負側シンクロナスバック回路４２について図７に基づいて説明する。この負側シンクロナスバック回路４２は、トランジスタＴｒ２０，Ｔｒ２１、インダクタＬ２０、コンデンサＣ４０〜Ｃ５０、抵抗Ｒ２０〜Ｒ３３、ＰＷＭコントローラＩ４、ハーフブリッジＭＯＳ−ＦＥＴドライバ（Ｈａｌｆ  Ｂｒｉｄｇｅ  ＭＯＳ−ＦＥＴ  Ｄｒｉｖｅｒ）Ｉ５、フォトカプラＩ６，Ｉ７、オペアンプＯｐ２，Ｏｐ３、インバータ（ｉｎｖｅｒｔｅｒ）Ｉｎ２を含んで構成される。
【００４２】
前記負側シンクロナスバック回路４２においても、前記正側シンクロナスバック回路４１と同様に、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ５が、前記トランジスタＴｒ２０，Ｔｒ２１のスイッチング動作を制御することにより、前記入力ラインｆから供給された電圧−ＨＶを、所定の電圧にして前記出力ラインｈに出力する。具体的に説明すると、前記負側シンクロナスバック回路４２では、前記出力ラインｈの送信電圧−ＨＶ２が前記ＰＷＭコントローラＩ４の入力側にフィードバックされる。より詳細には、前記出力ラインｈの送信電圧−ＨＶ２は、前記出力ラインｈと前記ＰＷＭコントローラＩ４とを接続するフィードバックラインｆｌ２に設けられた前記オペアンプＯｐ２でマイナスからプラスに反転されて前記オペアンプＯｐ３の非反転入力（＋）へ入力される。前記オペアンプＯｐ３の反転入力（−）には、前記指示電圧ＩＶが入力される。前記オペアンプＯｐ３からは、前記出力ラインｈの送信電圧−ＨＶ２が反転された電圧（＋ＨＶ）と前記指示電圧ＩＶとの比較結果が出力され、この比較結果が前記ＰＷＭコントローラＩ４へ入力される。
【００４３】
前記ＰＷＭコントローラＩ４は、前記比較結果に基づいて前記フォトカプラＩ６，Ｉ７へ信号を出力する。これらフォトカプラＩ６，Ｉ７は、前記ＰＷＭコントローラＩ４から入力された信号に基づいて、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ５へ信号を出力する。そして、このハーフブリッジＭＯＳ−ＦＥＴドライバＩ５は、前記フォトカプラＩ６，Ｉ７から入力された信号に基づいて前記トランジスタＴｒ２０，Ｔｒ２１のスイッチング動作（オンオフ）を制御する。前記トランジスタＴｒ２０，Ｔｒ２１は交互にオンになる。
【００４４】
ちなみに、前記フォトカプラＩ６，Ｉ７の駆動電圧は、例えば（−ＨＶ＋５）Ｖである。また、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ５の駆動電圧は、（−ＨＶ＋１０）Ｖである。
【００４５】
前記ＰＷＭコントローラＩ４は、前記トランジスタＴｒ２０，Ｔｒ２１のスイッチング動作により、前記出力ラインｈの送信電圧−ＨＶ２が前記指示電圧ＩＶとは符号が逆である電圧−ＩＶになるように、フォトカプラＩ６，Ｉ７へ信号を出力する。ちなみに、前記電圧−ＩＶは、前記送信電圧−ＨＶとして設定された値（例えば−３〜−９５Ｖ）である。
【００４６】
前記ＰＷＭコントローラＩ４からは二つの信号が出力される。一方の信号は前記フォトカプラＩ６へ入力され、他方の信号は前記インバータＩｎ２を介して前記フォトカプラＩ７へ入力される。
【００４７】
前記ＰＷＭコントローラＩ４から出力される二つの信号は、例えば０〜＋５Ｖである。前記フォトカプラＩ６，Ｉ７は、前記ＰＷＭコントローラＩ４から入力された信号の電圧をマイナス側へシフトさせるレベルシフトを行なう。前記フォトカプラＩ６，Ｉ７においてマイナス側へシフトされた信号は、前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ５へ入力される。
【００４８】
前記ハーフブリッジＭＯＳ−ＦＥＴドライバＩ５は、前記トランジスタＴｒ２０，Ｔｒ２１のデューティー（ｄｕｔｙ）比が所定のデューティー比になるように、前記トランジスタＴｒ２０，Ｔｒ２１へ信号を出力する。前記所定のデューティー比は、前記出力ラインｈの送信電圧−ＨＶ２が前記電圧−ＩＶになるデューティー比である。従って、前記出力ラインｈには、前記送信電圧−ＨＶ２として前記電圧−ＩＶが出力される。
【００４９】
前記回生電力蓄電部５は、上述の図４に示すように、前記高圧固定電源部２と前記送信用電源部４との間に設けられ、前記送信用電源部４から回生された前記送信電力を蓄電する。前記回生電力蓄電部５は、本発明における回生電力蓄電部の実施の形態の一例である。
【００５０】
前記回生電力蓄電部５は、正側回生電力蓄電部５１と負側回生電力蓄電部５２とからなる。前記正側回生電力蓄電部５１は、前記ラインｃに直列に接続された前記ダイオードＤ１及び前記コンデンサＣ１からなり、前記負側回生電力蓄電部５２は、前記ラインｄに直列に接続された前記ダイオードＤ２及び前記コンデンサＣ２からなる。
【００５１】
前記ラインｃにおいて、前記ダイオードＤ１は前記高圧固定電源部２側に設けられ、前記コンデンサＣ１はグランド側に設けられている。前記正側シンクロナスバック回路４１は前記ダイオードＤ１と前記コンデンサＣ１との間に接続されている。前記正側シンクロナスバック回路４１から回生された回生電力は、前記コンデンサＣ１にチャージされる。
【００５２】
また、ラインｄにおいて、前記ダイオードＤ２は前記高圧固定電源部２側に設けられ、前記コンデンサＣ２はグランド側に設けられている。前記負側シンクロナスバック回路４２は前記ダイオードＤ２と前記コンデンサＣ２との間に接続されている。前記正側シンクロナスバック回路４２から回生された回生電力は、前記コンデンサＣ２にチャージされる。
【００５３】
ちなみに、前記ダイオードＤ１，Ｄ２は、前記送信用電源部４から前記コンデンサＣ１，Ｃ２へのチャージが行なわれる時に、前記高圧電源部２側へ電流を逆流させない向きになっている。
【００５４】
さて、前記電源回路１の作用について説明する。前記高圧電源部２は、前記低圧電源６から供給される電圧に基づいて、電圧±ＨＶを生成する。前記バイアス電圧出力部３は、前記電圧±ＨＶに基づいてバイアス電圧±ＨＶ１を前記アナログスイッチ部１０２へ出力する。また、前記送信用電源部４は、前記電圧±ＨＶに基づいて送信電圧±ＨＶ２を生成して前記送信部１０３２へ出力する。
【００５５】
前記電源回路１においては、超音波の送信条件が変わることにより、前記送信電圧±ＨＶ２の値が小さくなると、前記送信用電源部４で生成された送信電力が、前記回生電力蓄電部５に回生電力として蓄電される。具体的に図８に基づいて説明する。
【００５６】
図８に示すように、前記指示電圧ＩＶが時刻ｔ１においてｖ１になると、前記出力ラインｇ，ｈの送信電圧±ＨＶ２は、徐々に±ｖ１に近づき、時刻ｔ１から所定時間経過後の時刻ｔ２において±ｖ１に達する。
【００５７】
次に、前記指示電圧ＩＶが時刻ｔ２から所定時間経過後の時刻ｔ３においてｖ２になると、前記出力ラインｇ，ｈの送信電圧±ＨＶ２は徐々に±ｖ２に近づき、時刻ｔ３から所定時間経過後の時刻ｔ４において±ｖ２に達する。ちなみに、｜ｖ１｜＞｜ｖ２｜であるものとする。
【００５８】
一方、前記入力ラインｅ，ｆの電圧は、前記ダイオードＤ１，Ｄ２を理想ダイオードと仮定した場合、時刻ｔ３までは、前記高圧固定電源部２の電圧±ＨＶと同じ電圧±ｖ３である（但し時刻ｔ１〜ｔ２を除く）。
【００５９】
そして、指示電圧ＩＶが±ｖ１から±ｖ２になるまでの間である時刻ｔ３から時刻ｔ４までの間においては、前記正側シンクロナスバック回路４１及び前記負側シンクロナスバック回路４２から前記コンデンサＣ１，Ｃ２へ電力が供給されてこれらコンデンサＣ１，Ｃ２が充電される（回生電力の蓄電）。これにより、時刻ｔ３から時刻ｔ４までの間においては、前記入力ラインｅ，ｆの電圧は、±ｖ３から±ｖ４（｜ｖ３｜＜（｜ｖ４｜）へ向かい、時刻ｔ４で±ｖ４になる。
【００６０】
そして、時刻ｔ４において前記出力ラインｇ，ｈの電圧（送信電圧±ＨＶ２）が±ｖ２になると、前記コンデンサＣ１，Ｃ２からの放電が開始される。この放電は、時刻ｔ５まで継続する。前記入力ラインｅ，ｆの電圧は、±ｖ４から±ｖ３に近づき、時刻ｔ５で放電が終了すると、±ｖ３になる。
【００６１】
以上説明した本例の電源回路１によれば、前記送信用電源部４として、シンクロナスバック回路を用いたので、フライバックコンバータと比べて使用する周波数を高くすることができる。
【００６２】
また、前記高圧固定電源部２に前記バイアス電圧出力部３と前記送信用電源部４とが接続されており、前記バイアス電圧出力部３と前記送信用電源部４とでそれぞれ独自の電源を有さないので、回路を小型化することができる。
【００６３】
ここで、上述のように、シンクロナスバック回路では、送信電圧±ＨＶ２の変動により、入力側へ電力が供給されることがある。前記高圧固定電源部２に前記バイアス電圧出力部３と前記送信用電源部４とが接続されている場合、前記送信用電源部４から入力側への電力の供給が問題となる。しかし、前記送信用電源部４から入力側へ供給される電力は、前記回生電力蓄電部５に逐電されるので、問題は生じないばかりか有効利用することができ、電力の無駄な消費を抑制することができる。
【００６４】
また、電力を回生することにより、±ｖ１から±ｖ２に高速に送信電圧±ＨＶ２を変更することができる。
【００６５】
（第二実施形態）
次に、第二実施形態について図９に基づいて説明する。ただし、前記第一実施形態と同一の構成については、同一の符号を付して説明を省略する。
【００６６】
本例の電源回路１′は、運転停止部１０を備えている。この運転停止部１０は、前記回生電力蓄電部５の電圧を検出する。そして、前記運転停止部１０は、検出された電圧が所定の電圧以上になると、前記正側シンクロナスバック回路４１及び負側シンクロナスバック回路４２へ信号を出力して、これら前記正側シンクロナスバック回路４１及び負側シンクロナスバック回路４２の運転を停止させる。前記運転停止部１０は、本発明における運転停止部１０の実施の形態の一例である。
【００６７】
前記運転停止部１０は、前記正側回生電力蓄電部５１及び前記負側回生電力蓄電部５２の電圧を検出する。より詳細には、前記運転停止部１０は、前記ダイオードＤ１及び前記コンデンサＣ１の間の電圧と、前記ダイオードＤ２及び前記コンデンサＣ２の間の電圧とを検出する。これにより、前記コンデンサＣ１，Ｃ２の電圧が検出される。
【００６８】
以上説明した本例の電源回路１′によれば、前記回生電力蓄電部５の電圧が、所定の電圧以上になった時に、前記正側シンクロナスバック回路４１及び負側シンクロナスバック回路４２の運転が停止されるので、回路の電圧破壊を防止することができる。
【００６９】
以上、本発明を前記実施形態によって説明したが、本発明はその主旨を変更しない範囲で種々変更実施可能なことはもちろんである。例えば、前記高圧固定電源部２は、ＳＥＰＩＣ回路に限られるものではなく、例えばフライバックコンバータでもよい。
【００７０】
また、前記電源回路１，１′は、前記送信用電源部４を複数備えていてもよい。この場合も、前記送信用電源部４は、前記ダイオードＤ１，Ｄ２と前記コンデンサＣ１，Ｃ２の間の前記ラインｃ，ｄと接続される。
【符号の説明】
【００７１】
１，１′  電源回路
２  高圧固定電源部
３  バイアス電圧出力部
４  送信用電源部
５  回生電力蓄電部
１０  運転停止部
４１  正側シンクロナスバック回路
４２  負側シンクロナスバック回路
５１  正側回生電力蓄電部
５２  負側回生電力蓄電部
１００  超音波画像表示装置
１０１ａ  超音波振動子
１０２  アナログスイッチ部
１０２ａ  アナログスイッチ
Ｄ１，Ｄ２  ダイオード
Ｃ１，Ｃ２  コンデンサ
【図１】
0005184663.tif 000002
【図２】
0005184663.tif 000003
【図３】
0005184663.tif 000004
【図４】
0005184663.tif 000005
【図５】
0005184663.tif 000006
【図６】
0005184663.tif 000007
【図７】
0005184663.tif 000008
【図８】
0005184663.tif 000009
【図９】
0005184663.tif 000010