(57)【特許請求の範囲】
【請求項１】
一次側及び二次側を有して、パルス幅変調信号により該一次側に対して電力を選択的に入力したり入力しなかったりすることができるスイッチング電源に適用可能であり、該パルス幅変調信号の開始パルスを発生させるために用いる同期タイミングパルス発生回路であって、
所定時間だけ前記開始パルスを遅延させてから制御信号を出力する時間遅延部と、
前記制御信号に従って定電流源によって選択的に充電され、それに応じてタイミングパルス信号を出力するタイミングパルス調整部と、
前記二次側の立ち下がり端を有する放電時間信号及び立ち上がり端を有する前記タイミングパルス信号に従って、前記パルス幅変調信号のパルス開始時間を決定するために用いられる前記開始パルスを出力して、該開始パルスのトリガ時間を、前記タイミングパルス信号の立ち上がり端と前記放電時間信号の立ち下がり端のうち同じ期間において遅く発生する方と同期させる同期制御部と、を備える同期タイミングパルス発生回路。
【請求項２】
前記タイミングパルス調整部は、
前記制御信号及び前記定電流源に従って表示信号を出力する充放電回路と、
前記表示信号を参照電圧と比較して、それに応じて前記タイミングパルス信号を出力するコンパレータと、を備える請求項１に係る同期タイミングパルス発生回路。
【請求項３】
前記充放電回路は、
前記定電流源とアースとの間に接続されるコンデンサと、
コンデンサと前記アースとの間に電気的に接続され、前記制御信号によってＯＮ又はＯＦＦが制御されて前記定電流源が前記コンデンサを充電するかどうかを制御するスイッチ素子と、
前記コンデンサにより出力された信号のレベルを制限して前記表示信号を出力するレベル制限回路と、を備える請求項２に係る同期タイミングパルス発生回路。
【請求項４】
前記同期制御部は、
前記放電時間信号を受け取り、反転放電時間信号を出力するインバータと、
前記タイミングパルス信号及び前記反転放電時間信号を受け取り、それに応じて前記開始パルスを出力するＡＮＤロジックゲートと、を備える請求項１に係る同期タイミングパルス発生回路。
【請求項５】
前記同期制御部は、
前記タイミングパルス信号を受け取り、ワンショットタイミングパルス信号を出力するワンショット回路と、
前記所定時間だけ前記開始パルスを遅延させてから前記制御信号を出力する前記時間遅延部と、
前記ワンショットタイミングパルス信号及び前記制御信号を受け取り、それに応じて前記タイミングパルス信号を出力するフリップフロップと、を更に備える請求項４に係る同期タイミングパルス発生回路。
【請求項６】
一次側及び二次側を有して、パルス幅変調信号によって該一次側に対して電力を選択的に入力したり入力しなかったりすることができるスイッチング電源に適用可能な回路レギュレータであって、
前記一次側の一次側スイッチング電流信号及び前記二次側の放電時間信号に従って、開始パルスを有する前記パルス幅変調信号を出力するパルス幅変調信号発生回路と、
前記パルス幅変調信号のパルス開始時間を決定するために用いる前記開始パルスを出力する前に、前記パルス幅変調信号及び前記放電時間信号に対する時間遅延、タイミングパルス調整及び同期制御の信号処理を行う同期タイミングパルス発生回路と、を備え、
前記開始パルスを受け取り、所定時間だけ前記開始パルスを遅延させてから制御信号を出力する時間遅延部と、
前記制御信号に従って定電流源によって選択的に充電され、それに応じてタイミングパルス信号を出力するタイミングパルス調整部と、
立ち下がり端を有する前記放電時間信号及び立ち上がり端を有する前記タイミングパルス信号に従って前記開始パルスを出力して、該開始パルスのトリガ時間を、前記タイミングパルス信号の立ち上がり端と前記放電時間信号の立ち下がり端のうち同じ期間において遅く発生する方と同期させる同期制御部と、を備える回路レギュレータ。
【請求項７】
前記タイミングパルス調整部は、
前記制御信号及び前記定電流源に従って表示信号を出力する充放電回路と、
前記表示信号を参照電圧と比較して、それに応じて前記タイミングパルス信号を出力するコンパレータと、を備える請求項６に係る回路レギュレータ。
【請求項８】
前記充放電回路は、
前記定電流源とアースとの間に接続されたコンデンサと、
コンデンサと前記アースとの間に電気的に接続され、前記制御信号によってＯＮ又はＯＦＦが制御されて前記定電流源が前記コンデンサを充電するかどうかを制御するスイッチ素子と、
前記コンデンサにより出力された信号のレベルを制限して前記表示信号を出力するレベル制限回路と、を備える請求項７に係る回路レギュレータ。
【請求項９】
前記同期制御部は、
前記放電時間信号を受け取り、反転放電時間信号を出力するインバータと、
前記タイミングパルス信号及び前記反転放電時間信号を受け取り、それに応じて前記開始パルスを出力するＡＮＤロジックゲートと、を備える請求項６に係る回路レギュレータ。
【請求項１０】
前記同期制御部は、
前記タイミングパルス信号を受け取り、ワンショットタイミングパルス信号を出力するワンショット回路と、
前記所定時間だけ前記開始パルスを遅延させてから前記制御信号を出力する前記時間遅延部と、
前記ワンショットタイミングパルス信号及び前記制御信号を受け取り、それに応じて前記タイミングパルス信号を出力するフリップフロップと、を更に備える請求項９に係る回路レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路レギュレータ及びその同期タイミングパルス発生回路に関し、特に、パルス幅変調信号のパルス開始時間を同期的に制御することができ、インダクタ電流が連続導通モード（Ｃｏｎｔｉｎｕｏｕｓ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ；ＣＣＭ）に入ることを防止することができる回路レギュレータ及びその同期タイミングパルス発生回路に関する。
【背景技術】
【０００２】
現在電源には、様々な電子装置に対して安定した出力電圧や出力電流を提供するだけではなく、電子装置の安全性の規定に関する要件を満たすことも要求されている。電源は、設計技術によりリニア電源とスイッチング電源とに分類することができる。
【０００３】
しかしながら、リニア電源は、調整のために大型で重量のある絶縁変圧器及び大型コンデンサを必要とするため、大型化と重量化が問題となってしまう。しかも悪いことに、リニア電源の変換効率は非常に低いため、実際の応用レベルにおいてリニア電源と比較すると、より小型な電力電子スイッチと、より軽量な絶縁変圧器と、より小型なコンデンサと、ダイオードとから形成されるスイッチング電源の方が、その産業的な利用性が高く、スイッチング電源が主として使用されている。
【０００４】
一般的に、スイッチング電源の動作周波数は、２０ＫＨｚから１００ＫＨｚの間である。スイッチング電源をゼロ電圧スイッチング（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ；ＺＶＳ）と共に用いる場合、スイッチング周波数を２００ＫＨｚよりも更に高くすることができるため、より高い電力変換効率とＡＣ／ＤＣアプリケーションにおける力率が高い小型軽量化した設計が得られる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング電源の操作モードはより複雑である。予想外の操作が発生している間に回路が予想外の操作モードに入ってしまい、変換器が出力電流を一定に保つことができなくなってしまう虞がある。
【０００６】
例えば、図１は、従来型スイッチング電源の簡単な回路構成図である。スイッチング電源が、磁気インダクタＬを通して絶縁変圧器の磁気コアの充放電処理を行うことによって電力を一次側から二次側に切り替えると、スイッチング電源は、一次側スイッチング電流ＩP及び二次側スイッチング電流ＩSを変換器の２つの側のそれぞれにおいて発生させる。一次側スイッチング電流ＩPが不適切な制御のもとインダクタＬ上で連続導通モード（ＣＣＭ）に入ると、変換器の充放電処理においてインダクタ電流が非常に容易に連続して蓄積されてしまうため、磁気コアが飽和してしまう問題が起こる。この場合、コアの電力損失は増加する。また、スイッチング電流が高くなり、トランジスタ及びダイオードを切り替える際のスイッチング損失も大きくなる虞がある。そのため、スイッチング電源の更なる電力消費が負担となってしまう。特に、一次側制御を用いるコンバータにとって、連続導通モード（ＣＣＭ）が有効である場合に正確で安定した定出力電流を得ることがより困難なものとなってしまう。
【課題を解決するための手段】
【０００７】
上記に照らして、本発明は、コンバータの性能を向上させるためにスイッチング電源に適用可能な多目的同期タイミングパルス発生回路である。同期タイミングパルス発生回路は、パルス幅変調信号のパルス開始時間を制御する前に、時間遅延、タイミングパルス調整及び、二次側の放電時間信号及びタイミングパルス信号の両方によってトリガされるパルス幅変調信号同期制御等の信号処理を行う。更に、回路レギュレータ及びその同期タイミングパルス発生回路により、スイッチング電源のインダクタ電流が連続導通モード（ＣＣＭ）に入ることを効果的に防止している。
本発明は、パルス幅変調信号を用いて電源スイッチの導通時間を決定するスイッチング電源に適用可能な同期タイミングパルス発生回路を提供する。そのような用途において、スイッチング電源は、一次側及び二次側を有し、パルス幅変調信号によって電力を一次側に選択的に入力したり入力しなかったりすることができる。同期タイミングパルス発生回路を用いてパルス幅変調信号の開始パルスを発生させ、同期タイミングパルス発生回路は、時間遅延部、タイミングパルス調整部及び同期制御部を備える。
時間遅延部は、所定時間だけ開始パルスを遅延させてから制御信号を出力する。タイミングパルス調整部は、定電流源が制御信号に従ってタイミングパルス調整部を選択的に充電できるようにして、それに応じてタイミングパルス信号を出力する。同期制御部は、二次側の放電時間信号及びタイミングパルス信号に従って開始パルスを出力する。タイミングパルス信号の立ち上がり端及び放電時間信号の立ち下がり端を検出することによって、開始パルスのトリガ時間をタイミングパルス信号の立ち上がり端と放電時間信号の立ち下がり端のうち同じ期間において遅く発生する方と同期させ、開始パルスを用いてパルス幅変調信号のパルス開始時間を決定する。
回路レギュレータは、一次側及び二次側を有し、パルス幅変調信号により電力を一次側に選択的に入力したり入力しなかったりすることができるスイッチング電源に適用可能である。回路レギュレータは、パルス幅変調信号発生回路及び同期タイミングパルス発生回路を備える。
パルス幅変調信号発生回路は、一次側の一次側スイッチング電流信号及び二次側の放電時間信号に従ってパルス幅変調信号を出力する。パルス幅変調信号は、開始パルスを有する。同期タイミングパルス発生回路は、開始パルスを出力する前に、パルス幅変調信号及び放電時間信号に対する時間遅延、タイミングパルス調整及び同期制御の信号処理を行う。開始パルスを用いてパルス幅変調信号のパルス開始時間を決定する。
従って、本発明に係る回路レギュレータ及びその同期タイミングパルス発生回路をスイッチング電源に適用することにより、パルス幅変調信号のパルス開始時間が、二次側の放電時間信号及びタイミングパルス信号の両方によって決定される。
【発明の効果】
【０００８】
本発明に係る回路レギュレータ及びその同期タイミングパルス発生回路によって、スイッチング電源のインダクタ電流が連続導通モード（ＣＣＭ）に入ることを防止する。
【図面の簡単な説明】
【０００９】
【図１】図１は、従来型スイッチング電源の簡単な回路構成図である。
【図２Ａ】図２Ａは、本発明の実施形態に係る一次側レギュレータ（Ｐｒｉｍａｒｙ  Ｓｉｄｅ  Ｒｅｇｕｌａｔｏｒ；ＰＳＲ）に適用した同期タイミングパルス発生回路のアプリケーション構成の概略図である。
【図２Ｂ】図２Ｂは、本発明の実施形態に係る定電圧制御下において二次側レギュレータ（Ｓｅｃｏｎｄａｒｙ  Ｓｉｄｅ  Ｒｅｇｕｌａｔｏｒ；ＳＳＲ）に適用した同期タイミングパルス発生回路のアプリケーション構成の概略図である。
【図２Ｃ】図２Ｃは、本発明の実施形態に係る定電流制御下において二次側レギュレータ（Ｓｅｃｏｎｄａｒｙ  Ｓｉｄｅ  Ｒｅｇｕｌａｔｏｒ；ＳＳＲ）に適用した同期タイミングパルス発生回路のアプリケーション構成の概略図である。
【図３Ａ】図３Ａは、本発明の実施形態に係る一次側レギュレータ（ＰＳＲ）の回路ブロック図である。
【図３Ｂ】図３Ｂは、本発明の実施形態に係る開始パルス、調整信号及びパルス幅変調信号の相対的タイミング図である。
【図３Ｃ】図３Ｃは、本発明の他の実施形態に係る一次側レギュレータ（ＰＳＲ）の回路ブロック図である。
【図４】図４は、本発明の実施形態に係るタイミングパルス調整部の内部回路配置図である。
【図５】図は、本発明の実施形態に係る同期タイミングパルス発生回路の各端子の相対的タイミング波形図である。
【図６Ａ】図６Ａは、本発明の実施形態に係る同期制御部の内部回路配置図である。
【図６Ｂ】図６Ｂは、本発明の第２の実施形態に係る同期制御部の内部回路配置図である。
【図７】図７は、本発明の第３の実施形態に係る同期タイミングパルス発生回路の回路ブロック図である。
【図８Ａ】図８Ａは、本発明の第４の実施形態に係る同期タイミングパルス発生回路を含む電圧モード制御型一次側レギュレータ（ＰＳＲ）のアプリケーション構成の回路ブロック図である。
【図８Ｂ】図８Ｂは、本発明の第５の実施形態に係る同期タイミングパルス発生回路を含む電圧モード制御型二次側レギュレータ（ＳＳＲ）のアプリケーション構成の回路ブロック図である。
【図８Ｃ】図８Ｃは、本発明の第６の実施形態に係る同期タイミングパルス発生回路を含む電流モード制御型二次側レギュレータ（ＳＳＲ）のアプリケーション構成の回路ブロック図である。
【発明を実施するための形態】
【００１０】
本発明は、本明細書の以下に示した詳細な説明から更によりよく理解されるが、詳細な説明は、単なる例示に過ぎず本発明を制限するものではない。
【００１１】
図２Ａから図２Ｃは、それぞれ本発明の実施形態に係る同期タイミングパルス発生回路のアプリケーション構成の概略図である。
【００１２】
本発明の実施形態に係る同期タイミングパルス発生回路は、スイッチング電源１０００の一次側１１又は二次側２２に適用可能である。図２Ａにおいて、同期タイミングパルス発生回路は、一次側レギュレータ（Ｐｒｉｍａｒｙ  Ｓｉｄｅ  Ｒｅｇｕｌａｔｏｒ；ＰＳＲ）１０に適用されている。図２Ｂ及び図２Ｃにおいて、同期タイミングパルス発生回路は、定電圧制御下の二次側レギュレータ（Ｓｅｃｏｎｄａｒｙ  Ｓｉｄｅ  Ｒｅｇｕｌａｔｏｒ；ＳＳＲ）２０及び定電流制御下の二次側レギュレータ（ＳＳＲ）２０ａのそれぞれに適用されている。
【００１３】
スイッチング電源１０００は、フライバックコンバータ、フォワードコンバータ、ハーフブリッジコンバータ、フルブリッジコンバータ、プッシュプルコンバータ等であってもよいが、それらに限定されるものではない。
以下の実施方法において、一次側レギュレータ（ＰＳＲ）１０に適用された同期タイミングパルス発生回路は、実施形態を説明するために用いるものであって、本発明の特許請求の範囲を限定するために用いるものではない。
【００１４】
一次側レギュレータ（ＰＳＲ）１０は、スイッチング電源１０００の一次側１１に配置され、スイッチング電源１０００の出力電圧は、Ｖ0、出力電流は、Ｉ0及び入力電圧は、Ｖinである。
【００１５】
変圧器１００は、補助巻線ＮA、一次側巻線ＮP及び二次側巻線ＮSを備える。通常、一次側１１は、入力電圧Ｖinの接地端子において接地され、二次側２２は、出力電圧Ｖ0の接地端子において接地される。
【００１６】
一次側レギュレータ１０は、電源供給端子ＶＤＤ、接地端子ＧＮＤ、出力端子ＶＯＵＴ、放電時間検出端子ＶＤＥＴ及びスイッチング電流感知端子ＶＳを有する。一次側レギュレータ（ＰＳＲ）１０は、放電時間検出端子ＶＤＥＴによって反射電圧ＶWを、スイッチング電流感知端子ＶＳによって一次側スイッチング電流ＩPに対応する一次側スイッチング電流信号ＶCSを検出することができ、それに応じてパルス幅変調信号ＶPWMを出力することができる。
【００１７】
パルス幅変調信号ＶPWMは、出力端子ＶＯＵＴを通してトランジスタＳＷのゲートに接続される。従って、一次側レギュレータ（ＰＳＲ）１０は、パルス幅変調信号ＶPWMによってトランジスタＳＷを切り替えることにより、一次側１１に対して電力を入力するか入力しないかを制御することができる。一次側スイッチング電流信号ＶCSは、励磁電流信号であってもよい。反射電圧ＶWは、整流器ＤDDを通してコンデンサＣDDを充電することができ、一次側レギュレータ（ＰＳＲ）１０にエネルギーを提供することができる。
【００１８】
図３Ａは、本発明の実施形態に係る一次側レギュレータ（ＰＳＲ）の回路ブロック図である。一次側レギュレータ（ＰＳＲ）１０は、パルス幅変調信号発生回路１２及び同期タイミングパルス発生回路１４を備える。パルス幅変調信号発生回路１２の２つの入力端子は、それぞれ一次側レギュレータ（ＰＳＲ）１０の放電時間検出端子ＶＤＥＴ及びスイッチング電流感知端子ＶＳに接続される。図２Ａ及び図３Ａを参照すると、反射電圧ＶWは、放電時間検出端子ＶＤＥＴにより検出することができ、二次側スイッチング電流ＩSに対応する。反射電圧ＶWは、二次側スイッチング電流ＩSがゼロに低下すると急落する。従って、パルス幅変調信号発生回路１２は、放電時間検出端子ＶＤＥＴに接続された放電時間検出器２０２によって反射電圧ＶWを検出することができ、それに応じて二次側スイッチング電流ＩSに対応する放電時間信号ＶDSC出力する。
【００１９】
変圧器１００に蓄積されたエネルギーが二次側２２に対して放出されると、放電時間信号ＶDSCは高レベルとなる。変圧器１００に蓄積されたエネルギーの放出が一旦完了する（すなわち、二次側スイッチング電流ＩSがゼロに低下する）と、放電時間信号ＶDSCは、低レベルになる。
【００２０】
図３Ａに示したように、パルス幅変調信号発生回路１２は、まず調整済みの信号ＶModを出力する前に、放電時間信号ＶDSC、一次側スイッチング電流信号ＶCS及び臨界電圧Ｖref2に対して出力波形再形成回路、フィルタ、増幅器及びコンパレータの信号処理を行う。そして更に、同期タイミングパルス発生回路１４からの開始パルスＶsyncに従って、パルス幅変調信号ＶPWMを、ＳＲ型フリップフロップ２０４を通して出力する。
【００２１】
図３Ｂを例に取ると、開始パルスＶsyncを用いてパルス幅変調信号ＶPWMを高レベルに切り替える時間を決定し、調整済み信号ＶModを用いてパルス幅変調信号ＶPWMを低レベルに切り替える時間を決定する。
【００２２】
同期タイミングパルス発生回路１４を用いてパルス幅変調信号ＶPWMの開始パルスＶsyncを出力し、同期タイミングパルス発生回路１４は、時間遅延部１１０、タイミングパルス調整部１２０及び同期制御部１３０を備える。時間遅延部１１０は、開始パルスＶsyncを受け取り、所定時間だけ開始パルスＶsyncを遅延させてから制御信号ＴＲを出力する。所定時間の時間間隔は、実際の回路仕様に基づいて設計することができる。例えば、所定時間は、５０ナノ秒から１００ナノ秒であってもよいし、ＳＲ型フリップフロップ２０４の保持時間よりも長く設定してもよい。
【００２３】
タイミングパルス調整部１２０は、制御信号ＴＲに従ってタイミングパルス信号ＴENDを出力する。
【００２４】
図４は、本発明の実施形態に係るタイミングパルス調整部の内部回路配置図である。タイミングパルス調整部１２０は、充放電回路３００及びコンパレータ３１０を備える。充放電回路３００は、コンデンサ３０２、スイッチ素子３０４、レベル制限回路３０６及び定電流源３２０を備える。
【００２５】
制御信号ＴＲを用いて、スイッチ素子３０４のＯＮ又はＯＦＦを制御することができる。例えば、制御信号ＴＲが低レベルであり、スイッチ素子３０４の電源が切れると、回路３００は、電源ＶＣＣに接続された定電流源３２０を通してコンデンサ３０２を充電することができる。制御信号ＴＲが高レベルである（スイッチ素子３０４がＯＮである）間は、コンデンサ３０２は、アースに接続されたスイッチ素子３０４を通して放電することができる。レベル制限回路３０６は、それぞれ充電処理後には電圧信号を高レベルの電圧値ＶHに制限し、放電処理後には電圧信号を低レベルの電圧値ＶLに制限する（すなわち、電圧信号のレベル値を、最大電圧値ＶHと最小電圧値ＶLの間で制限する）ことができ、それに応じて表示信号Ｖtriを出力することができる。表示信号Ｖtriのタイミング波形図を図５（Ａ）に示す。
【００２６】
レベル制限回路３０６は、高レベルの電圧値ＶHと低レベルの電圧値ＶLが逆並列に接続された２つのダイオードによって制限される図４に示されるものに制限されない。
【００２７】
コンパレータ３１０は、表示信号Ｖtriを受け取ってから表示信号Ｖtriを参照電圧Ｖref1と比較し、それに応じてタイミングパルス信号ＴENDを出力する。高レベルの電圧値ＶH、低レベルの電圧値ＶL及び参照電圧Ｖref1は、実際の回路仕様に基づいて自己作動型の方法で設計することもできる。
【００２８】
図５（Ａ）及び図５（Ｂ）はそ、表示信号Ｖtriとタイミングパルス信号ＴENDの相対的タイミング波形図であり、高レベルの電圧値ＶHが参照電圧Ｖref1よりも大きい実施形態の動作を説明するものである。しかしながら、ユーザの事前設定に基づいて参照電圧Ｖref1と高レベルの電圧値ＶHは、等しくてもよいが、これは、本発明の特許請求の範囲を制限するために用いられるものではない。
【００２９】
図６Ａは、本発明の実施形態に係る同期制御部の機能ブロック図である。同期制御部１３０は、インバータ５０２及びＡＮＤロジックゲート５０４を備える。インバータ５０２は、放電時間信号ＶDSCを受け取り、放電時間信号ＶDSCを反転させてから反転放電時間信号Ｖ’DSCを出力する。ＡＮＤロジックゲート５０４の２つの入力端子は、反転放電時間信号Ｖ’DSC及びタイミングパルス信号ＴENDをそれぞれ受け取り、それに応じて開始パルスＶsyncを出力する。
【００３０】
図５（Ｂ）から図５（Ｅ）は、放電時間信号ＶDSC、反転放電時間信号Ｖ’DSC、タイミングパルス信号ＴEND及び開始パルスＶsyncの相対的時間波形図を示す。
【００３１】
従って換言すると、ＡＮＤロジックゲート５０４は、反転放電時間信号Ｖ’DSC及びタイミングパルス信号ＴENDの両方のレベルが高い場合のみ、開始パルスＶsyncのレベルを高くすることができるということである。よって、開始パルスＶsyncのトリガ時間は、タイミングパルス信号ＴEND又は反転放電時間信号Ｖ’DSCの一方に同期させることができる。
【００３２】
より具体的には、第１期間Ｔ1を例に取ると、タイミングパルス信号ＴENDの立ち上がり端ＲT1が、反転放電時間信号Ｖ’DSCの立ち上がり端ＲV1よりも遅く発生すると、開始パルスＶsyncのトリガ時間は、タイミングパルス信号ＴENDの立ち上がり端ＲT1（すなわち、遅い方）に同期される。第２期間Ｔ2に関しては、タイミングパルス信号ＴENDの立ち上がり端ＲT2が、反転放電時間信号Ｖ’DSCの立ち上がり端ＲV2よりも早く発生する場合でも、開始パルスＶsyncのトリガ時間は、反転放電時間信号Ｖ’DSCの立ち上がり端ＲV2（すなわち、同じく遅い方）に同期される。
【００３３】
上記から分かることは、本発明の実施形態に係る同期制御部１３０においては、開始パルスＶsyncのトリガ時間を、タイミングパルス信号ＴENDの立ち上がり端及び反転放電時間信号Ｖ’DSCの立ち上がり端のうち同じ期間において遅く発生する方（すなわち、放電時間信号ＶDSCの立ち下がり端）と選択的に同期させることができるということである。
【００３４】
上記に照らして、図５（Ｆ）に示したように、開始パルスＶsyncを用いてパルス幅変調信号ＶPWMのパルス開始時間（すなわち、パルス幅変調信号ＶPWMを高レベルに切り替える時間）を決定し、パルス幅変調信号ＶPWMのパルス開始時間も、タイミングパルス信号ＴENDの立ち上がり端及び反転放電時間信号Ｖ’DSCの立ち上がり端のうち同じ期間において遅く発生する方と同期させることができるため、パルス幅変調信号ＶPWMのパルス開始時間を変調するという目的を達成することができる。
【００３５】
図２Ａを参照すると、高レベル及び低レベルのパルス幅変調信号ＶPWMを用いてトランジスタＳＷを切り替えて、一次側１１に対して電力を入力するか入力しないか（すなわち、一次側スイッチング電流ＩPを発生させるか発生させないか）を制御する。
【００３６】
従って、図５（Ｃ）、図５（Ｆ）及び図５（Ｇ）を参照すると、第１期間Ｔ1において、放電時間信号ＶDSCが低レベルに戻る（すなわち、二次側スイッチング電流ＩSがゼロに戻る）としても、パルス幅変調信号ＶPWMがトリガされているので、一次側スイッチング電流ＩPは、一次側スイッチング電流ＩPの不連続導通モード（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ；ＤＣＭ）を形成するまでは直ぐには形成されない。
【００３７】
次に、本発明の実施形態について図５（Ａ）から図５（Ｇ）を参照すると、第２期間Ｔ2の後、パルス幅変調信号ＶPWMのパルス開始時間（すなわち、開始パルスＶsyncのトリガ点）を調整して放電時間信号ＶDSCの立ち下がり端（すなわち、反転放電時間信号Ｖ’DSCの立ち上がり端）と同期させる。そのためスイッチング電源は、二次側での放電を完了した後で効率的かつ即時に切り替えを戻し、一次側において充電される（一次側スイッチング電流ＩPを形成する）ので、境界導通モード（Ｂｏｕｎｄａｒｙ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ；ＢＣＭ）を形成し、一次側巻線ＮPを流れるインダクタ電流が連続導通モード（ＣＣＭ）に入ることを防止する。
【００３８】
次に、図２Ａ及び図３Ｃを参照する。図３Ｃは、本発明の他の実施形態に係る一次側レギュレータ（ＰＳＲ）の回路ブロック図である。
【００３９】
放電時間検出端子ＶＤＥＴは、バレー検出器２０６とも接続可能であり、バレー検出器２０６は、放電時間検出端子ＶＤＥＴを通して反射電圧ＶWを検出することができ、それに応じてバレー信号ＶVLYを出力して、トランジスタＳＷのターンオフインターバルにおける共振の最も低いポイントを決定する。そのため、同期タイミングパルス発生回路１４は、時間遅延、タイミングパルス調整及び同期制御の信号処理をバレー信号ＶVLY及び開始パルスＶsyncに従って行うことができ、パルス幅変調信号ＶPWMのパルス開始時間（すなわち、開始パルスＶsync）を変調することができる。バレー検出器２０６を本発明の実施形態に係る同期タイミングパルス発生回路１４に適用して、開始パルスＶsyncを変調する目的を達成するだけでなく、トランジスタＳＷのスイッチング損失（すなわち、トランジスタＳＷをバレーにおいてのみ導通させるように制限するので、その最大周波数も制限されること）を減らし、コンバータの電磁波障害（ＥＭＩ）を低減させる。
【００４０】
図６Ｂは、本発明の第２の実施形態に係る同期制御部の内部回路配置図である。インバータ５０２及びＡＮＤロジックゲート５０４に加えて、同期制御部１３０ａは、ワンショット回路５０６、ＳＲ型フリップフロップ５０８及び時間遅延部５１０を更に備えることができる。
【００４１】
ワンショット回路５０６は、タイミングパルス信号ＴENDを受け取り、それを変換してワンショットタイミングパルス信号ＶOSを求める。ＳＲ型フリップフロップ５０８の１つの入力端子は、ワンショット回路５０６と時間遅延部５１０の出力端子にそれぞれ接続される。時間遅延部５１０は、所定時間だけ開始パルスＶsyncを遅延させてから遅延信号をＳＲ型フリップフロップ５０８に対して出力する。そのため、ＳＲ型フリップフロップ５０８は、ワンショットタイミングパルス信号ＶOS及び開始パルスＶsyncを所定時間だけ遅延させられてから受け取り、それに応じてタイミングパルス信号ＴENDを発生させて、それに応じて引き続きＡＮＤロジックゲート５０４に開始パルスＶsyncを出力させることができるようになる。
【００４２】
次に、図７は、本発明の第３の実施形態に係る同期タイミングパルス発生回路の回路ブロック図である。同期タイミングパルス発生回路１４ａの時間遅延部１１０が受け取った開始パルスＶsyncは、ワンショット回路１４０によって処理されたパルス幅変調信号ＶPWMの後に発生させることもできる。換言すると、時間遅延部１１０が他の外部回路に電気的に接続されている実際の接続方法は、本発明の特許請求の範囲を制限するために用いるものではないということである。本発明の実施形態によると、時間遅延部１１０がパルス幅変調信号ＶPWMの開始パルスＶsyncを受け取って、タイミングパルス調整部１２０及び同期制御部１３０が次の信号処理を行うので、本発明の一般性を損なうことなく、タイミングパルス信号ＴEND又は反転放電時間信号Ｖ’DSCのどちらか一方の立ち上がり端の同じ期間における遅い方に開始パルスＶsyncを同期させることが可能となる。
【００４３】
図８Ａは、本発明の第４の実施形態に係る同期タイミングパルス発生回路１４を含む電圧モード制御一次側レギュレータ（ＰＳＲ）のアプリケーション構成の回路ブロック図である。図８Ｂ及び図８Ｃは、本発明の第５の実施形態及び第６の実施形態にそれぞれ係る同期タイミングパルス発生回路１４を含む電圧モード制御型二次側レギュレータ（ＳＳＲ）及び電流モード制御型二次側レギュレータ（ＳＳＲ）の回路ブロック図である。
従って、本発明の実施形態に係る同期タイミングパルス発生回路は、定電圧モード又は定電流モードに限らず一次側レギュレータ（ＰＳＲ）又は二次側レギュレータ（ＳＳＲ）に選択的に配置することができる。
【００４４】
次に、本発明の実施形態に係る同期タイミングパルス発生回路をスイッチング電源の回路レギュレータに適用して、変調可能なパルス開始時間を有するパルス幅変調信号を更に制御し出力することにより、スイッチング電源のインダクタ電流が連続導通モード（ＣＣＭ）に入ることを防止する。
【図１】
0005181014.tif 000002
【図２Ａ】
0005181014.tif 000003
【図２Ｂ】
0005181014.tif 000004
【図２Ｃ】
0005181014.tif 000005
【図３Ａ】
0005181014.tif 000006
【図３Ｂ】
0005181014.tif 000007
【図３Ｃ】
0005181014.tif 000008
【図４】
0005181014.tif 000009
【図５】
0005181014.tif 000010
【図６Ａ】
0005181014.tif 000011
【図６Ｂ】
0005181014.tif 000012
【図７】
0005181014.tif 000013
【図８Ａ】
0005181014.tif 000014
【図８Ｂ】
0005181014.tif 000015
【図８Ｃ】
0005181014.tif 000016