(57)【特許請求の範囲】
【請求項１】
第１の絶縁層と、
前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、
前記第２の絶縁層に埋設された、端子パッドを有する半導体チップと、
前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記半導体チップ用の実装用ランドを含む配線パターンと、
前記半導体チップの前記端子パッドと前記配線パターンの前記実装用ランドとの間に挟設され、該端子パッドと該実装用ランドとを電気的、機械的に接続する導電性バンプと、
前記半導体チップと前記第１の絶縁層および前記配線パターンとの間に設けられた樹脂と、を具備し、
前記配線パターンが、前記導電性バンプとの接続信頼性を増すように前記実装用ランドの部位における前記導電性バンプの側の表面が粗化されており、かつ前記第２の絶縁層との接着性を増すように前記第２の絶縁層側の表面が粗化されていること
を特徴とする部品内蔵配線板。
【請求項２】
前記第２の絶縁層が、少なくとも２つの絶縁層の積層であり、
前記少なくとも２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、
前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第２の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
【請求項３】
前記配線パターンが、その材料としてＣｕを有し、前記導電性バンプが、その材料としてＡｕを有することを特徴とする請求項１または２記載の部品内蔵配線板。
【請求項４】
前記配線パターンの前記表面が、十点表面粗さＲｚの評価で０．４５μｍを超える表面粗さであることを特徴とする請求項３記載の部品内蔵配線板。
【請求項５】
第１の絶縁板上に積層された金属箔をパターニングし、半導体チップを実装するためのランドを含む配線パターンを形成する工程と、
前記配線パターンの表面を前記ランドの部分を含めて粗化する工程と、
端子パッドを有し該端子パッド上に導電性バンプが形設された半導体チップを、前記粗化がされた配線パターンの前記ランドの位置に前記導電性バンプの位置を合わせてフリップ接続する工程と、
前記第１の絶縁板とは異なる第２の絶縁板中に、前記フリップ接続がされた前記半導体チップを埋め込むように、前記配線パターンの前記表面が粗化されたことによる前記表面との接着性向上を利用しつつ前記第１の絶縁板に積層状に前記第２の絶縁板を一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
【請求項６】
前記第２の絶縁板が、少なくとも２つの絶縁層の積層であり、かつ、該少なくとも２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、該第２の配線パターンの面に接し、かつ該第２の絶縁板の積層方向一部を貫通して頭部が露出し、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とを有し、
前記第１の絶縁板に積層状に前記第２の絶縁板を一体化する前記工程が、前記第２の絶縁板の前記層間接続体の前記頭部が、前記粗化がされた前記配線パターンに接触するようになされること
を特徴とする請求項５記載の部品内蔵配線板の製造方法。
【請求項７】
前記金属箔が、その材料としてＣｕを有し、前記導電性バンプが、その材料としてＡｕを有することを特徴とする請求項５または６記載の部品内蔵配線板の製造方法。
【請求項８】
前記粗化が、十点表面粗さＲｚの評価で０．４５μｍを超える表面粗さになるようになされることを特徴とする請求項７記載の部品内蔵配線板の製造方法。
【請求項９】
前記粗化が、Ｃｕを黒化還元処理することによりなされることを特徴とする請求項７記載の部品内蔵配線板の製造方法。
【請求項１０】
前記粗化が、Ｃｕをマイクロエッチングすることによりなされることを特徴とする請求項７記載の部品内蔵配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、半導体チップがフリップ接続により埋設、実装された部品内蔵配線板に関する。
【背景技術】
【０００２】
半導体チップがフリップ接続により埋設、実装された部品内蔵配線板の例として、下記特開２００３−１９７８４９号公報に記載のものがある。半導体チップ（ベアチップ）をフリップ接続すればその実装で生じる厚さは最小限近くに節約され、よってフリップ接続は半導体素子を配線板中に内蔵する場合の有力な方法になる。
【０００３】
フリップ接続は、例えば、半導体チップ上に形成された端子パッド上にさらにＡｕバンプを形成し、これを接着剤（アンダーフィル樹脂）を介して配線板上に形成された配線パターンに圧接することでなすことができる。ここで考慮点は、Ａｕバンプと配線パターンとの低抵抗接続およびその接続信頼性の確保である。このため配線パターン表面には高い洗浄度が求められ、よく行われる方法として、配線パターンの表層にもＡｕめっき層を形成しておく。
【０００４】
一般には、配線板の主面上に半導体チップをフリップ接続する場合には、配線パターンのうち接続に供する部位のみを残してはんだレジストのような保護層を形成し、そのあと、接続に供する部位にＡｕめっき層を形成している。これにより、安価とは言えないＡｕめっきを最小限の面積に留めて施すことができる。
【０００５】
半導体チップを配線板中に埋設する場合であって、これをフリップ接続する場合には、上記のような主面上への半導体チップのフリップ接続とはいくつか事情が異なってくる。まず、はんだレジストが内層の絶縁層の一部になってしまうことの影響である。一般的に、はんだレジストと配線板で使用される絶縁板材料との密着性は、絶縁板材料同士のそれほどには強くない。そこで、内層としてのはんだレジストを省略した構成を採用すると、Ａｕめっきを広い面積で施す必要があり製造コストに影響する。Ａｕめっき層と絶縁板材料との接着性も強いとは言えず、この点でも課題が残る。
【特許文献１】特開２００３−１９７８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記した事情を考慮してなされたもので、絶縁板中に半導体チップがフリップ接続で埋設、実装された部品内蔵配線板において、フリップ接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明に係る部品内蔵配線板は、第１の絶縁層と、前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、前記第２の絶縁層に埋設された、端子パッドを有する半導体チップと、前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記半導体チップ用の実装用ランドを含む配線パターンと、前記半導体チップの前記端子パッドと前記配線パターンの前記実装用ランドとの間に挟設され、該端子パッドと該実装用ランドとを電気的、機械的に接続する導電性バンプと、前記半導体チップと前記第１の絶縁層および前記配線パターンとの間に設けられた樹脂と、を具備し、前記配線パターンが、前記導電性バンプとの接続信頼性を増すように前記実装用ランドの部位における前記導電性バンプの側の表面が粗化されており、かつ前記第２の絶縁層との接着性を増すように前記第２の絶縁層側の表面が粗化されていることを特徴とする。
【０００８】
すなわち、半導体チップをその端子パッド上の導電性バンプを介して配線板にフリップ接続で良好に埋設、実装するため、配線板上のランドを含む配線パターンは表面が粗化された状態になっている。実験によれば、表面が粗化された配線パターンと導電性バンプとの電気的接続は、粗化がされていない配線パターンの場合より、顕著に低抵抗接続およびその接続信頼性の向上が実現される。表面粗化がされた配線パターンと絶縁層との接着性もよく配線板としての機能性に悪影響も生じない。
【０００９】
また、本発明に係る部品内蔵配線板の製造方法は、第１の絶縁板上に積層された金属箔をパターニングし、半導体チップを実装するためのランドを含む配線パターンを形成する工程と、前記配線パターンの表面を前記ランドの部分を含めて粗化する工程と、端子パッドを有し該端子パッド上に導電性バンプが形設された半導体チップを、前記粗化がされた配線パターンの前記ランドの位置に前記導電性バンプの位置を合わせてフリップ接続する工程と、前記第１の絶縁板とは異なる第２の絶縁板中に、前記フリップ接続がされた前記半導体チップを埋め込むように、前記配線パターンの前記表面が粗化されたことによる前記表面との接着性向上を利用しつつ前記第１の絶縁板に積層状に前記第２の絶縁板を一体化する工程とを具備することを特徴とする。
【００１０】
この製造方法は、上記の部品内蔵配線板を製造するひとつの例である。
【発明の効果】
【００１１】
本発明によれば、絶縁板中に半導体チップがフリップ接続で埋設、実装された部品内蔵配線板において、フリップ接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施態様として、前記第２の絶縁層が、少なくとも２つの絶縁層の積層であり、前記少なくとも２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第２の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、とすることができる。
【００１３】
この層間接続体は、半導体チップを埋め込んでいる第２の絶縁層の積層方向一部を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。この層間接続体は、第２の配線パターンと配線パターンとの間に挟設されるが、配線パターンの表面が粗化されているため、この配線パターンと層間接続体との接続信頼性の向上ももたらされることになり好ましい。
【００１４】
また、実施態様として、前記配線パターンが、その材料としてＣｕを有し、前記導電性バンプが、その材料としてＡｕを有する、とすることができる。配線パターンとしてＣｕはもっとも一般的でローコストであり、導電性バンプがＡｕであるとＣｕとの接続相性がよく好ましい。
【００１５】
ここで、前記配線パターンの前記表面が、十点表面粗さＲｚの評価で０．４５μｍを超える表面粗さである、とすることができる。実験によれば、配線パターンの表面粗さが０．４５μｍを超えると、初期導通試験で導電性バンプとの導通が不良と判定されるサンプルの発生がなくなる。
【００１６】
また、製造方法としての実施態様として、前記第２の絶縁板が、少なくとも２つの絶縁層の積層であり、かつ、該少なくとも２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、該第２の配線パターンの面に接し、かつ該第２の絶縁板の積層方向一部を貫通して頭部が露出し、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とを有し、前記第１の絶縁板に積層状に前記第２の絶縁板を一体化する前記工程が、前記第２の絶縁板の前記層間接続体の前記頭部が、前記粗化がされた前記配線パターンに接触するようになされる、とすることができる。
【００１７】
ここでの層間接続体は、半導体チップを埋め込んでいる第２の絶縁層の積層方向一部を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。この層間接続体は、第２の配線パターンと配線パターンとの間に挟設されることになり、これによれば、配線パターンの表面が粗化されているため、この配線パターンと層間接続体との接続信頼性の向上ももたらされ好ましい。
【００１８】
また、実施態様として、前記金属箔が、その材料としてＣｕを有し、前記導電性バンプが、その材料としてＡｕを有する、とすることができる。配線パターンとしてＣｕはもっとも一般的でローコストであり、導電性バンプがＡｕであるとＣｕとの接続相性がよく好ましい。
【００１９】
ここで、前記粗化が、十点表面粗さＲｚの評価で０．４５μｍを超える表面粗さになるようになされる、とすることができる。実験によれば、配線パターンの表面粗さが０．４５μｍを超えると、初期導通試験で導電性バンプとの導通が不良と判定されるサンプルの発生がなくなる。
【００２０】
ここで、前記粗化が、Ｃｕを黒化還元処理することによりなされる、とすることができる。また、前記粗化が、Ｃｕをマイクロエッチングすることによりなされる、とすることもできる。これらの粗化方法は、一般的に採用され得る粗化の方法例である。
【００２１】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層１１（第１の絶縁層）、同１２、同１３、同１４、同１５（１２、１３、１４、１５で第２の絶縁層）、配線層２１、同２２（配線パターン）、同２３（第２の配線パターン）、同２４、同２５、同２６（＝合計６層）、層間接続体３１、同３２、同３４、同３５、スルーホール導電体３３、半導体チップ４１、導電性バンプ４２、アンダーフィル樹脂５１（樹脂）を有する。
【００２２】
半導体チップ４１は、フリップ接続により導電性バンプ４２を介して内層の配線層２２に電気的、機械的に接続されている。この接続のため、半導体チップ４１が有する端子パッド（不図示）上にあらかじめ導電性バンプ４２が形設され、この導電性バンプ４２に位置を合わせて配線層２２には内蔵部品実装用ランドがパターン形成されている。導電性バンプ４２は、材質として例えばＡｕであり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体チップ４１と配線層２２および絶縁層１１との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂５１が満たされている。
【００２３】
導電性バンプ４２との接続に供せられる部分を含めて配線層２２の絶縁層１２側の表面は、表面粗さが適度に大きくなるように処理がされた粗化表面２２ａになっている。粗化表面２２ａを設けることで、導電性バンプ４２との接続の低抵抗性およびその信頼性を確保する。こうすれば、配線層２２の絶縁層１２側の表面の洗浄度を増すためＡｕめっきを施すことや、そのめっき面積をなるべく増加させないようにはんだレジスト層を形成することなどは考慮する必要がない。したがって、より低コストが実現され、また、絶縁層１２とＡｕめっき層やはんだレジスト層との密着が不全で配線板としての機能が損なわれるおそれも回避できる。
【００２４】
配線層２２の表面を粗化表面２２ａにすること以外の構造、すなわち、半導体チップ４１、導電性バンプ４２、配線層２２および絶縁層１１、アンダーフィル樹脂５１がなす構造自体については、一般的に多用されているフリップ接続で得られる構造でよく、したがって大きなコスト増は生じない。粗化表面２２ａは、さらに、配線層２２と絶縁層１２との接着性の向上、および配線層２２と層間接続体３２との電気的接続の信頼性の向上にも貢献しており副次的にも好ましい。
【００２５】
ここで、半導体チップ４１と配線層２２との接続部分の微細な構造について図２を参照して説明する。図２は、図１に示した部品内蔵配線板における半導体チップ４１と配線層２２との接続部分をやや詳細にかつ模式的に示す断面構造図である。図２において、図１中に示した構成と同一のものには同一符号を付してある。図２に示すように、微細な構造として、導電性バンプ４２が配線層２２に圧接された状態で配線層２２の粗化表面２２ａの凹凸がつぶされ、これにより配線層２２の新生面が露出して導電性バンプ４２に接触している。したがって良好な接続が実現される。
【００２６】
図１に戻り部品内蔵配線板としてのほかの構造について述べると、外側の配線層２１、２６とは別の配線層２２、２３、２４、２５はそれぞれ内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、配線層２４と配線層２５との間に絶縁層１４が、配線層２５と配線層２６との間に絶縁層１５が、それぞれ位置しこれらの配線層２１〜２６を隔てている。各配線層２１〜２６は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
【００２７】
各絶縁層１１〜１５は、絶縁層１３を除き例えばそれぞれ厚さ１００μｍ、絶縁層１３のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１３は、内蔵された半導体チップ４１に相当する位置部分が開口部となっており、半導体チップ４１を内蔵するための空間を提供する。絶縁層１２、１４は、内蔵された半導体チップ４１のための絶縁層１３の上記開口部および絶縁層１３のスルーホール導電体３３内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
【００２８】
配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、絶縁層１３を貫通して設けられたスルーホール導電体３３により導通し得る。配線層２４と配線層２５とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間接続体３４により導通し得る。配線層２５と配線層２６とは、それらのパターンの面の間に挟設されかつ絶縁層１５を貫通する層間接続体３５により導通し得る。
【００２９】
層間接続体３１、３２、３４、３５は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。
【００３０】
以上のように、この実施形態に係る部品内蔵配線板は、半導体チップ４１をその端子パッド上に設けられた導電性バンプ４２を介してフリップ接続で良好に埋設、実装するため、ランドを含む内層の配線層２２の絶縁層１２側の表面が粗化されていることに特徴がある。これにより、半導体チップ４１と配線層２２との低抵抗接続およびその接続信頼性向上がなされる。粗化表面２２ａを有する配線層２２と絶縁層１２との接着性もよく配線板としての機能性に悪影響も生じない。また、配線層２２と層間接続体３２との電気的接続の信頼性も向上している。
【００３１】
次に、図１に示した部品内蔵配線板の製造工程を図３ないし図５を参照して説明する。図３ないし図５は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００３２】
図３から説明する。図３は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図３（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１の印刷後これを乾燥させて硬化させる。
【００３３】
次に、図３（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。）。続いて、図３（ｃ）に示すように、プリプレグ１１Ａ上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１と電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる。
【００３４】
次に、図３（ｄ）に示すように、片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランドを含む配線層２２に加工する。そしてさらに、パターニングされた配線層２２の表面を粗化処理して粗化表面２２ａにする。これには、具体的に、例えば、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、ＣＺ処理（メック社商品名）やボンドフィルム処理（アトテック社商品名）がある。
【００３５】
なお、銅箔の表面を粗化する処理は、一般的に、銅箔上に積層される絶縁樹脂との密着性を向上するため行われているので、この処理と同時の処理として上記粗化処理を行うようにしてもよい。これによれば、新たな処理として上記粗化処理を行う必要がなく効率よく製造が可能である。ただし、粗化の程度についてはフリップ接続での低抵抗性およびその信頼性を考慮し適当な程度を指向すべきである（後述する）。
【００３６】
次に、図３（ｅ）に示すように、半導体チップ４１が実装されるべき絶縁層１１上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂５１Ａを適用する。続いて、図３（ｆ）に示すように、導電性バンプ４２を伴った半導体チップ４１を例えばフリップチップボンダを用いて、配線層２２の実装用ランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂５１Ａを硬化するため、加熱工程を行う。以上により、導電性バンプ４２を介して半導体チップ４１が配線層２２の実装用ランド上に接続され、かつ半導体チップ４１と配線層２２および絶縁層１１との間にアンダーフィル樹脂５１が満たされた状態の配線板素材１が得られる。この配線板素材１を用いる後の工程については図５で後述する。
【００３７】
次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１３および同１２を中心とした部分の製造工程を示している。まず、図４（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２３Ａ、２４Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１３を用意し、その所定位置にスルーホール導電体を形成するための貫通孔７２をあけ、かつ内蔵する半導体チップ４１に相当する部分に開口部７１を形成する。
【００３８】
次に、無電解めっきおよび電解めっきを行い、図４（ｂ）に示すように、貫通孔７２の内壁にスルーホール導電体３３を形成する。このとき開口部７１の内壁にも導電体が形成される。さらに、図４（ｃ）に示すように、金属箔２３Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２３、２４を形成する。配線層２３、２４のパターニング形成により、開口部７１の内壁に形成された導電体も除去される。
【００３９】
次に、図４（ｄ）に示すように、配線層２３上の所定の位置に層間接続体３２となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図４（ｅ）に示すように、絶縁層１２とすべきＦＲ−４のプリプレグ１２Ａ（公称厚さ例えば１００μｍ）を配線層２３側にプレス機を用い積層する。プリプレグ１２Ａには、絶縁層１３と同様の、内蔵する半導体チップ４１に相当する部分の開口部をあらかじめ設けておく。
【００４０】
この積層工程では、層間接続体３２の頭部をプリプレグ１２Ａに貫通させる。なお、図４（ｅ）における層間接続体３２の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層２３はプリプレグ１２Ａ側に沈み込んで位置する。以上により得られた配線板素材を配線板素材２とする。
【００４１】
なお、以上の図４に示した工程は、以下のような手順とすることも可能である。図４（ａ）の段階では、貫通孔７２のみ形成し内蔵部品用の開口部７１を形成せずに続く図４（ｂ）から図４（ｄ）までの工程を行う。次に、図４（ｅ）に相当する工程として、プリプレグ１２Ａ（開口のないもの）の積層を行う。そして、絶縁層１３およびプリプレグ１２Ａに部品内蔵用の開口部を同時に形成する、という工程である。
【００４２】
次に、図５を参照して説明する。図５は、上記で得られた配線板素材１、２などを積層する配置関係を示す図である。
【００４３】
図５において、図示上側の配線板素材３は、下側の配線板素材１と同様な工程を適用し、かつそのあと層間接続体３４およびプリプレグ１４Ａを図示中間の配線板素材２における層間接続体３２およびプリプレグ１２Ａと同様にして形成し得られたものである。ただし、部品（半導体チップ４１）およびこれを接続するための部位（実装用ランド）のない構成であり、さらにプリプレグ１４Ａには半導体チップ４１用の開口部も設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである。
【００４４】
図５に示すような配置で各配線板素材１、２、３を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ１２Ａ、１４Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１４Ａの流動性により、半導体チップ４１の周りの空間およびスルーホール導電体３３内部の空間にはプリプレグ１２Ａ、１４Ａが変形進入し空隙は発生しない。また、配線層２２、２４は、層間接続体３２、３４にそれぞれ電気的に接続される。この積層工程では、配線層２２の表面に粗化表面２２ａが設けられていることにより、絶縁層１２と配線層２２の密着性が向上し、また層間接続体３２と配線層２２との電気的接続の信頼性が向上する。これについてはすでに述べた通りである。
【００４５】
図５に示す積層工程の後、上下両面の金属箔２６Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。
【００４６】
変形例として、中間の絶縁層１３に設けられたスルーホール導電体３３については、層間接続体３１や同３２と同様なものとする構成も当然ながらあり得る。また、外側の配線層２１、２６は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材１、３の段階で（例えば図３（ｄ）の段階で）形成するようにしてもよい。
【００４７】
また、図５に示した積層工程において、配線板素材１、２については、プリプレグ１２Ａおよび層間接続体３２の部分を配線板素材２の側ではなく配線板素材１の側に設けておくようにしてもよい。すなわち、層間接続体３２の形成およびプリプレグ１２Ａの積層を、配線板素材１の配線層２２上（絶縁層１１上）であらかじめ行うようにする。この場合、実装された半導体チップ４１が、一見、層間接続体３２をスクリーン印刷で形成するときに干渉要因となるように見えるが、半導体チップ４１として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ１２Ａの積層工程のときには、半導体チップ４１の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ１２Ａを積層できる。
【００４８】
次に、図１に示した部品内蔵配線板をサンプルとして実際に製造し機能評価した結果について図６を参照して述べる。図６は、図１に示した部品内蔵配線板をサンプルとして実際に製造し機能評価した結果を示す表である。前提として図６（ａ）には、内蔵した半導体チップ４１の諸元を示す。使用した半導体チップ４１は、評価のためのテストチップであり、図６（ａ）に示すように、サイズとして３．０ｍｍ×３．０ｍｍ、厚さが２００μｍ、端子数が３０ピン、端子ピッチが３００μｍの各諸元であり、導電性バンプ４２としてＡｕスタッドバンプが形設されたものである。
【００４９】
図６（ｂ）に示すように、比較のため、配線層２２に粗化処理を行った場合、行わない場合、それぞれについて部品内蔵配線板として１００サンプルを製造、用意し、これらのバンプごとの接続抵抗、初期導通評価、熱衝撃試験実施後の導通評価を行った。
【００５０】
バンプごとの接続抵抗としては、１バンプあたり１０ｍΩ以上の接続抵抗のバンプを有するサンプルを導通ＮＧ（導通不良）と判定した。この結果、表に示すように、配線層２２に粗化処理を行ったサンプルでは、初期導通評価でＮＧ発生率は０％であったのに対して、粗化処理を行わないサンプルでは、１５％のＮＧ発生率であった。さらに、初期導通評価でＮＧと判定されなかったサンプルについて、表に示すような熱衝撃試験を行った後に同様の導通評価を行ったところ、粗化処理を行ったサンプルでは、引き続きＮＧ発生率は０％であったのに対して、粗化処理を行わないサンプルでは、熱衝撃試験前にＮＧでなかった７５サンプル中１５サンプルがＮＧ（ＮＧ発生率２０％）になった。
【００５１】
したがって、配線層２２表面の粗化処理は、半導体チップ４１と配線層２２との低抵抗接続の実現およびその接続信頼性の向上に大きく寄与していることがデータ上で確かめられた。
【００５２】
次に、図７は、図６に示した評価において、特に粗化後の表面粗さの違いによる不良発生頻度の違いの結果（初期導通評価）を示す表である。ここで表面粗さは、ＪＩＳで規定された十点平均粗さＲｚで示している。図７におけるＲｚ＝０．２μｍは、図６の粗化処理なしの場合に相当し、図７におけるＲｚ＝０．７５μｍは、図６の粗化処理ありの場合に相当している。図７に示すように、配線層２２の粗化処理後の表面粗さＲｚが０．４５μｍまで大きくなると、初期導通評価としてほぼＮＧ発生がなくなり、よってこの値を超えるようなＲｚにすることが好ましいと考えられる。Ｒｚが２．５μｍまで大きくなっても初期導通評価として問題ないことも判明した。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図２】図１に示した部品内蔵配線板における半導体チップ４１と配線層２２との接続部分をやや詳細にかつ模式的に示す断面構造図。
【図３】図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図４】図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。
【図５】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図６】図１に示した部品内蔵配線板をサンプルとして実際に製造し機能評価した結果を示す表。
【図７】図６に示した評価において、特に粗化後の表面粗さの違いによる不良発生頻度の違いの結果を示す表。
【符号の説明】
【００５４】
１…配線板素材、２…配線板素材、３…配線板素材、１１…絶縁層、１１Ａ…プリプレグ、１２…絶縁層、１２Ａ…プリプレグ、１３…絶縁層、１３Ａ…プリプレグ、１４…絶縁層、１４Ａ…プリプレグ、１５…絶縁層、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２２…配線層（配線パターン）、２２ａ…粗化表面、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、２５…配線層（配線パターン）、２６…配線層（配線パターン）、２６Ａ…金属箔（銅箔）、３１、３２、３４、３５…層間接続体（導電性組成物印刷による導電性バンプ）、３３…スルーホール導電体、４１…半導体チップ、４２…導電性バンプ（Ａｕスタッドバンプ）、５１…アンダーフィル樹脂、５１Ａ…アンダーフィル樹脂（硬化前）、６１、６２…はんだレジスト、７１…部品用開口部、７２…貫通孔。
【図１】
0005176500.tif 000002
【図２】
0005176500.tif 000003
【図３】
0005176500.tif 000004
【図４】
0005176500.tif 000005
【図５】
0005176500.tif 000006
【図６】
0005176500.tif 000007
【図７】
0005176500.tif 000008