(57)【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネルの信号線を駆動する表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
減色処理回路と、
前記表示パネルの或る水平ラインに位置する第１画素と、前記或る水平ラインに位置し、且つ、前記第１画素に水平方向に隣接する第
２画素とを駆動する動作を実行可能に構成された駆動部
とを具備し、
第１入力画像データが、第１フォーマットの画像として供給された場合、前記減色処理回路は、前記第１入力画像データから第１誤差値を用いて誤差拡散処理を行うことにより第１減色画像データを生成し、前記第１入力画像データから前記第１誤差値と別に用意された第２誤差値を用いて誤差拡散処理を行うことにより第２減色画像データを生成し、前記駆動部は、前記第１画素を前記第１減色画像データに応答して駆動するとともに前記第２画素を前記第２減色画像データに応答して駆動し、
前記第１画素に対応する第２入力画像データと前記第２画素に対応する第３入力画像データが、前記第１フォーマットと異なる第２フォーマットの画像として供給された場合、前記減色処理回路は、前記第２入力画像データに対して誤差拡散処理を行うことにより第３減色画像データを生成すると共に、前記第３入力画像データに対して誤差拡散処理を行うことにより第４減色画像データを生成し、前記駆動部は、前記第１画素を前記第３減色画像データに応答して駆動するとともに前記第２画素を前記第４減色画像データに応答して駆動し、
前記第２フォーマットの画像の前記水平方向の画素数は、前記第１フォーマットの画像の前記水平方向の画素数の２倍である
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記減色処理回路は、
前記第１入力画像データから前記第１誤差値を用いて誤差拡散処理を行うことによって前記第１減色画像データと前記第２誤差値を生成するための第１回路部分と、
前記第１入力画像データから前記第２誤差値を用いて誤差拡散処理を行うことによって前記第２減色画像データを生成するための第２回路部分
とを具備する
表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記第２回路部分は、前記第２誤差値を用いた前記誤差拡散処理によって、前記第２減色画像データに加えて第３誤差値を生成するように構成され、
前記減色処理回路は、更に、
前記第２誤差値と前記第３誤差値の一方を選択して出力する第１セレクタと、
前記第１セレクタから出力される誤差値をラッチするラッチと、
初期値を出力する初期値設定回路と、
前記ラッチから出力される誤差値と前記初期値との一方を、前記第１誤差値として選択する第２セレクタ
とを備え、
前記第１セレクタは、前記第１入力画像データが前記第１フォーマットの画像として供給された場合、前記第３誤差値を選択し、前記第２入力画像データ及び前記第３入力画像データが前記第２フォーマットの画像として供給された場合、前記第２誤差値を選択する
表示装置。
【請求項４】
請求項１乃至３のいずれかに記載の表示装置であって、
前記駆動部は、前記或る水平ラインに隣接する次水平ラインに位置し、且つ、前記第１画素に垂直方向に隣接する第３画素を、前記第２減色画像データに応答して駆動し、且つ、前記次水平ラインに位置し、且つ、前記第２画素に垂直方向に隣接する第４画素を、前記第１減色画像データに応答して駆動する動作を実行可能に構成されている
表示装置。
【請求項５】
請求項４に記載の表示装置であって、
前記駆動部は、
前記第１減色画像データをラッチする第１ラッチと、前記第２減色画像データをラッチする第２ラッチとを備えるラッチ回路と、
第１入力と第２入力とを有し、前記第１入力に供給されたデータに応答して前記第１画素に対応する第１信号線を駆動し、前記第２入力に供給されたデータに応答して前記第２画素に対応する第２信号線を駆動する信号線駆動回路と、
前記第１ラッチ及び前記第２ラッチと、前記信号線駆動回路の前記第１入力及び前記第２入力との間の接続関係を切り替え可能に構成されたデータ切り替え回路
とを備える
表示装置。
【請求項６】
請求項１乃至３のいずれかに記載の表示装置であって、
前記第１入力画像データが前記第１フォーマットの画像として供給された場合、前記駆動部は、前記或る水平ラインに隣接する次水平ラインに位置し、且つ、前記第１画素に垂直方向に隣接する第３画素を、前記第２減色画像データに応答して駆動し、且つ、前記次水平ラインに位置し、且つ、前記第２画素に垂直方向に隣接する第４画素を、前記第１減色画像データに応答して駆動する動作を実行し、
前記第３画素に対応する第４入力画像データ及び前記第４画素に対応する第５入力画像データが前記第２フォーマットの画像として供給された場合、前記減色処理回路は、前記第４入力画像データに対して誤差拡散処理を行うことにより第５減色画像データを生成すると共に、前記第５入力画像データに対して誤差拡散処理を行うことにより第６減色画像データを生成し、前記駆動部は、前記第３画素を前記第５減色画像データに応答して駆動するとともに前記第４画素を前記第６減色画像データに応答して駆動する
表示装置。
【請求項７】
請求項５に記載の表示装置であって、
前記駆動部は、
ラッチ信号に応答して動作する第１及び第２ラッチを備えるラッチ回路と、
第１入力と第２入力とを有し、前記第１入力に供給されたデータに応答して前記第１画素及び前記第３画素に対応する第１信号線を駆動し、前記第２入力に供給されたデータに応答して前記第２画素及び前記第４画素に対応する第２信号線を駆動する信号線駆動回路と、
前記第１ラッチ及び前記第２ラッチと、前記信号線駆動回路の前記第１入力及び前記第２入力との間の接続関係を切り替え可能に構成されたデータ切り替え回路
とを備え、
前記第１入力画像データが前記第１フォーマットの画像として供給されたとき、前記第１ラッチ及び前記第２ラッチは、それぞれ前記第１減色画像データ及び前記第２減色画像データを受け取り、前記データ切り替え回路は、前記或る水平ラインの画素の駆動の際には前記第１減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第２減色画像データを前記第２ラッチから前記第２入力に供給し、前記次水平ラインの画素の駆動の際には前記第２減色画像データを前記第１ラッチから前記第２入力に供給すると共に前記第２減色画像データを前記第２ラッチから前記第１入力に供給し、
前記第２乃至第５入力画像データが前記第２フォーマットの画像として供給されたとき、前記第１ラッチは、前記第３減色画像データ及び第５減色画像データを受け取り、前記第２ラッチは、前記第４減色画像データ及び第６減色画像データを受け取り、前記データ切り替え回路は、前記或る水平ラインの画素の駆動の際には前記第３減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第４減色画像データを前記第２ラッチから前記第２入力に供給し、前記次水平ラインの画素の駆動の際には前記第５減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第６減色画像データを前記第２ラッチから前記第２入力に供給する
表示装置。
【請求項８】
請求項６又は７に記載の表示装置であって、
前記第２フォーマットの画像の垂直方向の画素数は、前記第１フォーマットの画像の前記垂直方向の画素数の２倍である
表示装置。
【請求項９】
表示パネルの信号線を駆動する表示パネルドライバであって、
第１入力画像データから第１誤差値を用いて誤差拡散処理を行うことにより第１減色画像データを生成し、前記入力画像データから前記第１誤差値と別に用意された第２誤差値を用いて誤差拡散処理を行うことにより第２減色画像データを生成するように構成された減色処理回路と、
前記表示パネルの或る水平ラインに位置する第１画素を前記第１減色画像データに応答して駆動し、前記或る水平ラインに位置し、且つ、前記第１画素に水平方向に隣接する第２画素を前記第２減色画像データに応答して駆動する動作を実行可能に構成された駆動部
とを具備し、
前記第１入力画像データが、第１フォーマットの画像として供給された場合、前記減色処理回路は、前記第１入力画像データから前記第１誤差値を用いて誤差拡散処理を行うことにより第１減色画像データを生成し、前記第１入力画像データから前記第１誤差値と別に用意された第２誤差値を用いて誤差拡散処理を行うことにより第２減色画像データを生成し、前記駆動部は、前記第１画素を前記第１減色画像データに応答して駆動するとともに前記第２画素を前記第２減色画像データに応答して駆動し、
第２入力画像データと第３入力画像データが、前記第１フォーマットと異なる第２フォーマットの画像として供給された場合、前記減色処理回路は、前記第２入力画像データに対して誤差拡散処理を行うことにより第３減色画像データを生成すると共に、前記第３入力画像データに対して誤差拡散処理を行うことにより第４減色画像データを生成し、前記駆動部は、前記第１画素を前記第３減色画像データに応答して駆動するとともに前記第２画素を前記第４減色画像データに応答して駆動し、
前記第２フォーマットの画像の前記水平方向の画素数は、前記第１フォーマットの画像の前記水平方向の画素数の２倍である
表示パネルドライバ。
【請求項１０】
請求項９に記載の表示パネルドライバであって、
前記駆動部は、前記或る水平ラインに隣接する次水平ラインに位置し、且つ、前記第１画素に垂直方向に隣接する第３画素を、前記第２減色画像データに応答して駆動し、且つ、前記次水平ラインに位置し、且つ、前記第２画素に垂直方向に隣接する第４画素を、前記第１減色画像データに応答して駆動する動作を実行可能に構成されている
表示パネルドライバ。
【請求項１１】
請求項９に記載の表示パネルドライバであって、
前記減色処理回路は、
前記入力画像データから前記第１誤差値を用いて誤差拡散処理を行うことによって前記第１減色画像データと前記第２誤差値を生成するための第１回路部分と、
前記入力画像データから前記第２誤差値を用いて誤差拡散処理を行うことによって前記第２減色画像データを生成するための第２回路部分
とを具備する
表示パネルドライバ。
【請求項１２】
請求項１１に記載の表示パネルドライバであって、
前記第２回路部分は、前記第２誤差値を用いた前記誤差拡散処理によって、前記第２減色画像データに加えて第３誤差値を生成するように構成され、
前記減色処理回路は、更に、
前記第２誤差値と前記第３誤差値の一方を選択して出力する第１セレクタと、
前記第１セレクタから出力される誤差値をラッチするラッチと、
初期値を出力する初期値設定回路と、
前記ラッチから出力される誤差値と前記初期値との一方を、前記第１誤差値として選択する第２セレクタ
とを備え、
前記第１セレクタは、前記第１入力画像データが前記第１フォーマットの画像として供給された場合、前記第３誤差値を選択し、前記第２入力画像データ及び前記第３入力画像データが前記第２フォーマットの画像として供給された場合、前記第２誤差値を選択する
表示パネルドライバ。
【請求項１３】
請求項１１又は１２に記載の表示パネルドライバであって、
前記第１入力画像データが前記第１フォーマットの画像として供給された場合、前記駆動部は、前記或る水平ラインに隣接する次水平ラインに位置し、且つ、前記第１画素に垂直方向に隣接する第３画素を、前記第２減色画像データに応答して駆動し、且つ、前記次水平ラインに位置し、且つ、前記第２画素に垂直方向に隣接する第４画素を、前記第１減色画像データに応答して駆動する動作を実行し、
前記第３画素に対応する第４入力画像データ及び前記第４画素に対応する第５入力画像データが前記第２フォーマットの画像として供給された場合、前記減色処理回路は、前記第４入力画像データに対して誤差拡散処理を行うことにより第５減色画像データを生成すると共に、前記第５入力画像データに対して誤差拡散処理を行うことにより第６減色画像データを生成し、前記駆動部は、前記第３画素を前記第５減色画像データに応答して駆動するとともに前記第４画素を前記第６減色画像データに応答して駆動する
表示パネルドライバ。
【請求項１４】
請求項１３に記載の表示パネルドライバであって、
前記駆動部は、
ラッチ信号に応答して動作する第１及び第２ラッチを備えるラッチ回路と、
第１入力と第２入力とを有し、前記第１入力に供給されたデータに応答して前記第１画素及び前記第３画素に対応する第１信号線を駆動し、前記第２入力に供給されたデータに応答して前記第２画素及び前記第４画素に対応する第２信号線を駆動する信号線駆動回路と、
前記第１ラッチ及び前記第２ラッチと、前記信号線駆動回路の前記第１入力及び前記第２入力との間の接続関係を切り替え可能に構成されたデータ切り替え回路
とを備え、
前記第１入力画像データが前記第１フォーマットの画像として供給されたとき、前記第１ラッチ及び前記第２ラッチは、それぞれ前記第１減色画像データ及び前記第２減色画像データを受け取り、前記データ切り替え回路は、前記或る水平ラインの画素の駆動の際には前記第１減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第２減色画像データを前記第２ラッチから前記第２入力に供給し、前記次水平ラインの画素の駆動の際には前記第２減色画像データを前記第１ラッチから前記第２入力に供給すると共に前記第２減色画像データを前記第２ラッチから前記第１入力に供給し、
前記第２乃至第４入力画像データが前記第２フォーマットの画像として供給されたとき、前記第１ラッチは、前記第３減色画像データ及び第５減色画像データを受け取り、前記第２ラッチは、前記第４減色画像データ及び第６減色画像データを受け取り、前記データ切り替え回路は、前記或る水平ラインの画素の駆動の際には前記第３減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第４減色画像データを前記第２ラッチから前記第２入力に供給し、前記次水平ラインの画素の駆動の際には前記第５減色画像データを前記第１ラッチから前記第１入力に供給すると共に前記第６減色画像データを前記第２ラッチから前記第２入力に供給する
表示パネルドライバ。
【請求項１５】
請求項１３又は１４に記載の表示パネルドライバであって、
前記第２フォーマットの画像の前記水平方向の画素数は、前記第１フォーマットの画像の前記水平方向の画素数の２倍であり、
前記第２フォーマットの画像の垂直方向の画素数は、前記第１フォーマットの画像の前記垂直方向の画素数の２倍である
表示パネルドライバ。
【請求項１６】
（ａ）第１入力画像データが第１フォーマットの画像として供給された場合に、第１水平ラインに位置する第１画素と、前記第１水平ラインに位置し、且つ、前記第１画素に水平方向に隣接する第２画素とを前記第１入力画像データに応答して駆動するステップと、
（ｂ）第２入力画像データ及び第３入力画像データが前記第１フォーマットとは異なる第２フォーマットの画像として供給された場合に、前記第１画素を前記第２入力画像データに応答して駆動し、前記第２画素を前記第３入力画像データに応答して駆動するステップ
とを具備し、
前記第２フォーマットの画像の前記水平方向の画素数は、前記第１フォーマットの画像の前記水平方向の画素数の２倍であり、
前記（ａ）ステップは、
（ａ１）第１入力画像データに対して第１誤差値を用いて誤差拡散処理を行うことにより第１減色画像データを生成するステップと、
（ａ２）前記第１入力画像データに対して前記第１誤差値と別に用意された第２誤差値を用いて誤差拡散処理を行うことにより第２減色画像データを生成するステップと、
（ａ３）前記第１減色画像データに応答して前記第１画素を駆動するステップと、
（ａ４）前記第２減色画像データに応答して前記第２画素を駆動するステップ
とを備え、
前記（ｂ）ステップは、
（ｂ１）前記第２入力画像データに対して誤差拡散処理を行うことにより第３減色画像データを生成するステップと、
（ｂ２）前記第３入力画像データに対して誤差拡散処理を行うことにより第４減色画像データを生成するステップと、
（ｂ３）前記第３減色画像データに応答して前記第１画素を駆動するステップと、
（ｂ４）前記第４減色画像データに応答して前記第２画素を駆動するステップ
とを備える
表示パネル駆動方法。
【請求項１７】
請求項１６に記載の表示パネル駆動方法であって、
前記第２誤差値は、前記第１入力画像データから前記第１誤差値を用いて誤差拡散処理を行う際に、前記第１減色画像データともに生成される
表示パネル駆動方法。
【請求項１８】
請求項１６又は１７に記載の表示パネル駆動方法であって、
更に、
（ｃ１）前記第１入力画像データが前記第１フォーマットの画像として供給された場合に、前記第１水平ラインに隣接する第２水平ラインに位置し、且つ、前記第１画素に垂直方向に隣接する第３画素を前記第２減色画像データに応答して駆動するステップと、
（ｃ２）前記第１入力画像データが前記第１フォーマットの画像として供給された場合に、前記第２水平ラインに位置し、且つ、前記第２画素に垂直方向に隣接する第４画素を前記第１減色画像データに応答して駆動するステップ
とを具備する
表示パネル駆動方法。
【請求項１９】
請求項１８に記載の表示パネル駆動方法であって、
（ｄ）第４入力画像データ及び第５入力画像データが前記第２フォーマットの画像として供給された場合に、前記第３画素を前記第４入力画像データに応答して駆動し、前記第４画素を前記第５入力画像データに応答して駆動するステップ
を更に具備し、
前記（ｄ）ステップは、
（ｄ１）前記第４入力画像データに対して誤差拡散処理を行うことにより第５減色画像データを生成するステップと、
（ｄ２）前記第５入力画像データに対して誤差拡散処理を行うことにより第６減色画像データを生成するステップと、
（ｄ３）前記第５減色画像データに応答して前記第３画素を駆動するステップと、
（ｄ４）前記第６減色画像データに応答して前記第４画素を駆動するステップ
とを備える
表示パネル駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示パネルドライバ、及び表示パネル駆動方法に関し、特に、減色処理と画像の拡大とを同時に行うための表示パネルの駆動技術に関する。
【背景技術】
【０００２】
携帯端末に搭載されるＬＣＤパネル（液晶表示パネル）への一つの要求は、表示色数の増加であり、この要求を満足させるために、ＬＣＤパネルを駆動するＬＣＤドライバは、多階調表示に対応することが求められている。一つの問題は、ＬＣＤドライバの表示可能な階調数を増加させると、チップサイズが増加することである。表示可能な階調数を増加させるためには、信号線を駆動するために使用されるＤ／Ａコンバータを多数の階調数に対応するように構成する必要があり、これは、チップサイズの増加の要因となる。
【０００３】
階調数の増加に伴うチップサイズの増加を抑制するための一つの手法は、ＬＣＤドライバに減色処理回路を搭載し、疑似階調表示によって実質的に多階調表示を実現することである。例えば、特許３７３５５２９号公報及び特開平９−９０９０２号公報は、誤差拡散によって減色処理を行い、更に、ＦＲＣ（frame rate control）による疑似階調表示を実現する技術を開示している。
【０００４】
携帯端末に搭載されるＬＣＤパネルへのもう一つの要求は、画素数の増加である。近年では、ＶＧＡ（video graphic array）に規定される画素数以上の画素数を持つＬＣＤパネルも登場してきている。しかし、画素数の増加は、ＣＰＵやＤＳＰ（digital signal processor）のような画像処理装置からＬＣＤドライバへのデータ転送量を増加させ、従って、ＬＣＤドライバの消費電力やＥＭＩ（electromagnetic interference）を増加させる。
【０００５】
発明者は、画素数の増加による消費電力やＥＭＩの増大の問題を解消するための一つの手法として、表示させようとする画像の種類に応じて画像データの大きさ（例えば、ＶＧＡやＱＶＧＡ（quarter VGA）等）を選択するとともに、拡大駆動、即ち、画像を拡大するような駆動を行わせる機能をＬＣＤドライバに持たせることを検討している。例えば、ＬＣＤパネルがＶＧＡに対応する画素数を有している場合を考えよう。写真などの高画質表示が求められる画像の表示では、ＶＧＡの画像データがＬＣＤドライバに送信され、画像が等倍で表示される。一方、ゲームやメールの表示画面のような比較的解像度が低いことが許容される画像の表示では、ＱＶＧＡの画像データがＬＣＤドライバに送信され、ＬＣＤドライバで画像が水平方向、垂直方向のいずれについても２倍に拡大されるような拡大駆動が行われる。水平方向の画像の拡大は、最も簡便には、水平方向に並んだ２つの画素を同一の画像データに基づいて駆動することによって行われ、垂直方向の画像の拡大は、信号線が所望の駆動電圧に駆動された状態で、隣接する２つの走査線を順次に（又は同時に）駆動することによって行われる。このような手法で画像表示を行うことにより、ＬＣＤドライバへのデータ転送量を低減し、消費電力やＥＭＩを低減することができる。
【特許文献１】特許３７３５５２９号公報
【特許文献２】特開平９−９０９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
多階調表示への対応と、消費電力及びＥＭＩの低減とを同時に実現するためには、減色処理と拡大駆動とを併用することが望ましい。しかしながら、発明者の検討によれば、減色処理と拡大駆動を単純に組み合わせると、フリッカの発生等の画像の劣化を起こし得る。例えば、図１Ａ、図１Ｂは、ＶＧＡの画像についてはそのまま、ＱＶＧＡの画像については縦横２倍の拡大処理を行うＬＣＤドライバの動作の例を示す図である。
【０００７】
まず、全ての画像データの階調値が１８であるようなＶＧＡの画像データが入力された場合を考えよう。この場合、図１Ａに示されているように、減色処理によって例えば階調値が１６の画素と階調値が２０の画素とが交互に繰り返される減色画像データが生成され、この減色画像データに基づいてＬＣＤパネルが駆動される。
【０００８】
一方、全ての画像データの階調値が１８であるようなＱＶＧＡの画像データが入力された場合を考えよう。ＱＶＧＡの画像データに対して減色処理を行った後、画像が縦横２倍されるように拡大駆動を行うと、図１Ｂに示されているように、ＬＣＤパネル上では、階調値が１６である２×２画素のマトリックスと、階調値が２０である２×２画素のマトリックスとが市松模様状に配置される。このように、減色処理と拡大駆動とを単純に併用すると、輝度変化の空間周波数が低下し、従って、フリッカが発生する原因になる。
【０００９】
したがって、本発明の課題は、減色処理と画像を拡大するような駆動とを組み合わせても、画像の劣化が起こらないような駆動技術を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付記されている。但し、付記された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１１】
本発明の表示装置は、表示パネル（２）と、前記表示パネル（２）を駆動する表示パネルドライバ（３）とを具備する。前記表示パネルドライバ（３）は、減色処理回路（１２）と駆動部（１３−１７）とを備えている。減色処理回路（１２）は、第１入力画像データ（Ｄｉｎ）から第１誤差値（ＤｅｒｒＣ）を用いて第１減色画像データ（Ｄｆｒｃ１）を生成し、前記入力画像データ（Ｄｉｎ）から前記第１誤差値（ＤｅｒｒＣ）とは別に用意された第２誤差値（ＤｅｒｒＮ１）を用いて第２減色画像データ（Ｄｆｒｃ２）を生成することができるように構成されている。駆動部（１３−１７）は、前記表示パネル（２）の或る水平ラインに位置する第１画素を前記第１減色画像データ（Ｄｆｒｃ１）に応答して駆動し、前記或る水平ラインに位置し、且つ、前記第１画素に水平方向に隣接する第２画素を前記第２減色画像データ（Ｄｆｒｃ２）に応答して駆動する動作を実行可能に構成されている。
【００１２】
このような構成の表示装置では、水平方向に２倍の拡大表示を行うために同一の入力画像データに応答して第１画素と第２画素とを駆動する場合に、第１画素と第２画素とが、別に用意された誤差値を用いて生成された第１減色画像データ、第２減色画像データによって駆動可能である。したがって、本発明の表示装置によれば、輝度変化の空間周波数の低下を抑制し、フリッカの発生を有効に抑制することができる。
【００１３】
本発明の表示装置の構成は、画像のフォーマットに応じて、より具体的には画像のサイズにより、等倍表示を行い、又は水平方向に２倍の拡大表示を行う場合に特に好ましい。具体的には、前記第１入力画像データ（Ｄｉｎ）が、第１フォーマットの画像として供給された場合、前記減色処理回路（１２）は、前記第１入力画像データ（Ｄｉｎ）から前記第１誤差値（ＤｅｒｒＣ）を用いて誤差拡散処理を行うことにより第１減色画像データ（Ｄｆｒｃ１）を生成し、前記第１入力画像データ（Ｄｉｎ）から前記第１誤差値（ＤｅｒｒＣ）と別に用意された第２誤差値（ＤｅｒｒＮ１）を用いて誤差拡散処理を行うことにより第２減色画像データ（Ｄｆｒｃ２）を生成し、前記駆動部（１３−１７）は、前記第１画素を前記第１減色画像データ（Ｄｆｒｃ１）に応答して駆動するとともに前記第２画素を前記第２減色画像データ（Ｄｆｒｃ２）に応答して駆動する。一方、前記第１画素に対応する第２入力画像データ（Ｄｉｎ）と前記第２画素に対応する第３入力画像データ（Ｄｉｎ）が、前記第１フォーマットと異なる第２フォーマットの画像として供給された場合、前記減色処理回路（１２）は、前記第２入力画像データ（Ｄｉｎ）に対して誤差拡散処理（Ｄｉｎ）を行うことにより第３減色画像データ（Ｄｆｒｃ１）を生成すると共に、前記第３入力画像データに対して誤差拡散処理を行うことにより第４減色画像データ（Ｄｆｒｃ１）を生成し、前記駆動部（１３−１７）は、前記第１画素を前記第３減色画像データ（Ｄｆｒｃ１）に応答して駆動するとともに前記第２画素を前記第４減色画像データ（Ｄｆｒｃ１）に応答して駆動する。
【発明の効果】
【００１４】
本発明によれば、減色処理と拡大駆動とを組み合わせても、画像の劣化が起こらないような駆動技術を提供することができる。
【発明を実施するための最良の形態】
【００１５】
（液晶表示装置の構成）
図２は、本発明の一実施形態に係る液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、ＬＣＤパネル２と、ＬＣＤドライバ３とを備えている。本実施形態では、ＬＣＤパネル２がＶＧＡに対応しており、且つ、画像の種類に応じて、ＶＧＡの画像データとＱＶＧＡの画像データがＬＣＤドライバ３に供給されるものとして説明が行われる。
【００１６】
ＬＣＤパネル２には、ｍ行ｎ列の画素が行列に並べられている。ＬＣＤパネル２の水平方向に並んだ一行の画素を、１水平ラインの画素と呼ぶことがある。画素のそれぞれは、水平方向に並べられた３つのサブピクセルで構成されている。３つのサブピクセルのうちの１つは、赤色（Ｒ）を表示するＲサブピクセルであり、他の一つは緑色（Ｇ）を表示するＧサブピクセルであり、最後の一つは、青色（Ｂ）を表示するＢサブピクセルである。各サブピクセルには、薄膜トランジスタ（ＴＦＴ）と画素電極とが設けられている。ｍ行ｎ列の画素を駆動するために、ＬＣＤパネル２には、水平方向に延伸するｍ本の走査線（ゲート線）と、垂直方向に延伸する３ｎ本の信号線（データ線）とが設けられ、画素は、それらが交差する位置に設けられる。
【００１７】
詳細には、ＬＣＤドライバ３は、外部から、より具体的には、画像描画装置４から入力画像データＤｉｎを受け取り、入力画像データＤｉｎに応答してＬＣＤパネル２の信号線を駆動する機能を有している。画像描画装置４としては、ＣＰＵやＤＳＰ（Digital Signal Processor）が例示される。本実施形態では、入力画像データＤｉｎは、各画素の３つサブピクセルの階調をそれぞれ８ビットで表す、２４ビットデータである。以下では、入力画像データＤｉｎのうち、Ｒサブピクセルの階調を示す８ビットをＲ画像データＤｉｎＲ、Ｇサブピクセルの階調を示す８ビットをＧ画像データＤｉｎＧ、Ｂサブピクセルの階調を示す８ビットをＢ画像データＤｉｎＢと記載する。加えて、ＬＣＤドライバ３は、ＬＣＤパネル２のｍ本の走査線を順次に駆動してする機能も有している。ＬＣＤドライバ３には、同期信号５、ドットクロック信号ＤＣＫその他の制御信号が画像描画装置４から供給されており、ＬＣＤドライバ３は、供給された制御信号に応答して動作する。ＬＣＤドライバ３に供給される同期信号５は、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含んでいる。
【００１８】
以下に詳細に記載されるように、ＬＣＤドライバ３は、画像データＤｉｎのフォーマットに応じて、異なる動作を行う。画像データＤｉｎがＶＧＡのフォーマットで供給された場合、入力画像データＤｉｎに対して減色処理を行って減色画像データを生成し、その減色画像データに応答して画像が元の大きさで表示されるようにＬＣＤパネル２を駆動する。一方、入力画像データＤｉｎがＱＶＧＡのフォーマットで供給された場合、ＬＣＤドライバ３は、画像データＤｉｎに対して減色処理を行い、減色処理後の画像データに応答して、画像が縦横２倍されるように拡大駆動を行う。ただし、本実施形態の液晶表示装置１では、入力画像データＤｉｎがＱＶＧＡのフォーマットで供給された場合に特別な減色処理と拡大駆動が行われ、これにより、画像の劣化が有効に抑制される。
【００１９】
以下では、ＬＣＤドライバ３の構成について説明する。ＬＣＤドライバ３は、制御回路１１と、減色処理回路１２と、シフトレジスタ回路１３と、データレジスタ回路１４と、ラッチ回路１５と、データ切り替え回路１６と、信号線駆動回路１７と、階調電圧発生回路１８と、走査線駆動回路１９と、タイミング制御回路２０とを備えている。本実施形態では、これらの回路が１つの半導体チップにモノリシックに集積化される。ただし、一部又は全部の回路が、別の半導体チップやＬＣＤパネル２に集積化されてもよい。例えば、走査線駆動回路１９は、別の半導体チップとして集積化されてもよいし、ＬＣＤパネル２に集積化されてもよい。また、ＬＣＤドライバ３が、ＳＯＧ（semiconductor on glass）技術を用いてＬＣＤパネル２の上に集積化されてもよい。
【００２０】
制御回路１１は、以下の３つの機能を有している。第１に、制御回路１１は、画像描画装置４から送られてくる入力画像データＤｉｎを減色処理回路１２に転送する機能を有している。第２に、制御回路１１は、同期信号５とドットクロック信号ＤＣＫに応答してタイミング信号２２を生成し、タイミング制御回路２０に供給する機能を有している。第３に、制御回路１１は、各フレーム期間において、入力画像データＤｉｎが、ＶＧＡのフォーマットで送られてくるか、ＱＶＧＡのフォーマットで送られてくるかを判断し、判断結果に応じて拡大処理信号２３を生成する機能を有している。本実施形態では、制御回路１１は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合に拡大処理信号２３をネゲートし（即ち、拡大処理信号２３の値を”０”に設定し）、ＱＶＧＡのフォーマットで送られてくる場合に拡大処理信号２３をアサートする（即ち、拡大処理信号２３の値を”１”に設定する）。
【００２１】
減色処理回路１２は、入力画像データＤｉｎに対して誤差拡散による減色処理を行う回路である。減色処理回路１２は、ドットクロックＤＣＫの１クロック周期において一画素分の入力画像データＤｉｎに対して減色処理を行う機能を有している。各画素の入力画像データＤｉｎが順次に入力されると、減色処理回路１２は、入力された入力画像データＤｉｎに対して順次に減色処理を行う。本実施形態の減色処理回路１２は、同一の入力画像データＤｉｎから、２つの誤差値を別々に用意し、この２つの誤差値をそれぞれに用いて２種類の減色画像データＤｆｒｃ１、Ｄｆｒｃ２を作成する機能を有している。ここで、減色画像データＤｆｒｃ１、Ｄｆｒｃ２のそれぞれは、各画素の３つサブピクセルの階調をそれぞれ６ビットで表す、１８ビットデータである。
【００２２】
ただし、減色処理回路１２は、常に入力画像データＤｉｎから２種類の減色処理画像データＤｆｒｃ１、Ｄｆｒｃ２を作成するわけではないことに留意されたい。減色処理回路１２は、拡大処理信号２３がネゲートされている場合（即ち、送られてくる画像データＤｉｎのフォーマットがＶＧＡである場合）、画像データＤｉｎに対して誤差拡散処理を行い、減色処理画像データＤｆｒｃ１を生成する。一方、拡大処理信号２３がアサートされている場合（即ち、送られてくる画像データＤｉｎのフォーマットがＱＶＧＡである場合）、別々に用意された誤差値を用いて２つの減色画像データＤｆｒｃ１、Ｄｆｒｃ２を生成する。減色処理回路１２の構成については、後に詳細に説明する。
【００２３】
シフトレジスタ回路１３、データレジスタ回路１４、ラッチ回路１５、データ切り替え回路１６、及び信号線駆動回路１７は、減色処理画像データＤｆｒｃ１、Ｄｆｒｃ２に応答してＬＣＤパネル２の信号線を駆動する駆動部として機能する回路群である。詳細には、データレジスタ回路１４は、シフトレジスタ回路１３による制御の下、減色処理回路１２から減色処理画像データＤｆｒｃ１、Ｄｆｒｃ２を順次に受け取って保存する。詳細には、図３に示されているように、シフトレジスタ回路１３は、拡大処理信号２３と水平スタート信号２４とに応答してデータレジスタ回路１４を制御するシフトレジスタ出力信号ＳＲ１〜ＳＲｎを生成する。データレジスタ回路１４は、それぞれが１画素分の減色画像データを保存するレジスタ３１−１〜３１−ｎを備えている。データレジスタ回路１４のレジスタ３１−１〜３１−ｎの動作は、シフトレジスタ回路１３から供給されるシフトレジスタ出力信号ＳＲ１〜ＳＲｎと制御回路１１から供給される拡大処理信号２３に応じて制御される。レジスタ３１−１〜３１−ｎの動作は、奇数番目のレジスタ３１−（２ｋ−１）と、偶数番目のレジスタ３１−（２ｋ）とで異なる。奇数番目のレジスタ３１−（２ｋ−１）は、拡大処理信号２３の状態に関係なく、対応するシフトレジスタ出力信号ＳＲ（２ｋ−１）がプルアップされると減色処理画像データＤｆｒｃ１をラッチする。一方、偶数番目のレジスタ３１−（２ｋ）は、対応するシフトレジスタ出力信号ＳＲ（２ｋ−１）のプルアップに応答して、拡大処理信号２３がネゲートされている場合には減色処理画像データＤｆｒｃ１をラッチし、拡大処理信号２３がアサートされている場合には減色処理画像データＤｆｒｃ２をラッチする。
【００２４】
ラッチ回路１５は、タイミング制御回路２０から送られてくるラッチ信号２５に応答してデータレジスタ回路１４から減色画像データをラッチする。図３に示されているように、ラッチ回路１５は、それぞれが１画素分の減色画像データを保存するラッチ３２−１〜３２−ｎを備えており、１水平ライン分の減色画像データを同時にラッチするための構成を有している。ラッチ３２−１〜３２−ｎは、ラッチ信号２５がアサートされると、それぞれ、レジスタ３１−１〜３１−ｎから減色画像データをラッチする。
【００２５】
データ切り替え回路１６は、タイミング制御回路２０から送られてくる切り替え信号２６に応答して、ラッチ回路１５から出力される減色画像データを、そのまま信号線駆動回路１７に転送し、又は、空間的順序を入れ替えて信号線駆動回路１７に転送する。詳細には、データ切り替え回路１６は、図３に示されているように、ストレートスイッチ３３−１〜３３−ｎと、クロススイッチ３４−１〜３４−ｎとを備えている。ストレートスイッチ３３−１〜３３−ｎは、それぞれ、ラッチ回路１５のラッチ３２−１〜３２−ｎと信号線駆動回路１７の入力ＩＮ１〜ＩＮｎとの間に接続される。ストレートスイッチ３３−１〜３３−ｎは、減色画像データを、そのまま信号線駆動回路１７に転送するときに使用される。切り替え信号２６がネゲートされると、ストレートスイッチ３３−１〜３３−ｎがオン状態にされ、ラッチ３２−１〜３２−ｎに保存されている減色画像データは、それぞれ、ストレートスイッチ３３−１〜３３−ｎを介して信号線駆動回路１７の入力ＩＮ１〜ＩＮｎに転送される。一方、クロススイッチ３４−１〜３４−ｎは、減色画像データを、その空間的順序を入れ替えて信号線駆動回路１７に転送するために使用される。詳細には、クロススイッチ３４−（２ｋ−１）は、ラッチ回路１５のラッチ３２−（２ｋ）と信号線駆動回路１７の入力ＩＮ（２ｋ−１）との間に接続され、クロススイッチ３４−（２ｋ）は、ラッチ回路１５のラッチ３２−（２ｋ−１）と信号線駆動回路１７の入力ＩＮ（２ｋ）との間に接続されている。切り替え信号２６がアサートされると、奇数番目のラッチ３２−１、３２−３、・・・に保存されている減色画像データが信号線駆動回路１７の偶数番目の入力ＩＮ２、ＩＮ４、・・・に転送され、偶数番目のラッチ３２−２、３２−４、・・・に保存されている減色画像データが信号線駆動回路１７の奇数番目の入力ＩＮ１、ＩＮ３、・・・に転送される。
【００２６】
信号線駆動回路１７は、ラッチ回路１５から送られてくる１水平ライン分の減色画像データに応答してＬＣＤパネル２の信号線を駆動する。より具体的には、信号線駆動回路１７は、階調電圧発生回路１８から供給される複数の階調電圧のうちから減色画像データに示された階調の階調電圧を選択し、対応するＬＣＤパネル２の信号線を選択された階調電圧に駆動する。本実施形態では、階調電圧発生回路１８から供給される階調電圧の数は６４（＝２６）本である。信号線駆動回路１７に供給される減色画像データは、１画素の３つのサブピクセルの階調を示すデータであり、従って、一の減色画像データに応答して３本の信号線が駆動されることに留意されたい。即ち、信号線駆動回路１７には、１つの入力に対応して３つの出力が用意され、その３つの出力には３本の信号線が接続される。図３では、入力ＩＮｋに対応する３つの出力は、まとめて記号「ＯＵＴｋ」として記載されている。信号線駆動回路１７には、出力イネーブル信号２７がタイミング制御回路２０から供給されており、出力イネーブル信号２７がプルアップされると、ＬＣＤパネル２の信号線の駆動を開始する。
【００２７】
図２に戻り、走査線駆動回路１９は、タイミング制御回路２０から供給される走査線制御信号２８に応答してＬＣＤパネル２の走査線を駆動する回路である。
【００２８】
タイミング制御回路２０は、ＬＣＤドライバ３全体のタイミング制御を行う役割を有している。詳細には、タイミング制御回路２０は、水平スタート信号２４、ラッチ信号２５、切り替え信号２６、出力イネーブル信号２７、及び走査線制御信号２８を生成し、それぞれシフトレジスタ回路１３、ラッチ回路１５、データ切り替え回路１６、信号線駆動回路１７、及び走査線駆動回路１９に供給する。ＬＣＤドライバ３のタイミング制御は、水平スタート信号２４、ラッチ信号２５、切り替え信号２６、出力イネーブル信号２７、及び走査線制御信号２８によって行われる。
【００２９】
（減色処理回路の構成）
以下では、減色処理回路１２の構成を詳細に説明する。図４Ａは、減色処理回路１２の構成を示すブロック図である。図４Ａに示されているように、減色処理回路１２は、Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂとを備えている。Ｒ誤差拡散回路４０Ｒは、入力画像データＤｉｎのうちＲ画像データＤｉｎＲに対して誤差拡散による減色処理を行い、Ｒ減色画像データＤｆｒｃ１Ｒ、Ｄｆｒｃ２Ｒを生成する機能を有している。同様に、Ｇ誤差拡散回路４０Ｇは、Ｇ画像データＤｉｎＧに対して誤差拡散による減色処理を行ってＧ減色画像データＤｆｒｃ１Ｇ、Ｄｆｒｃ２Ｇを生成する機能を有しており、Ｂ誤差拡散回路４０Ｂは、Ｂ画像データＤｉｎＢに対して誤差拡散による減色処理を行ってＢ減色画像データＤｆｒｃ１Ｂ、Ｄｆｒｃ２Ｂを生成する機能を有している。減色画像データＤｆｒｃ１は、Ｒ減色画像データＤｆｒｃ１Ｒ、Ｇ減色画像データＤｆｒｃ１Ｇ及びＢ減色画像データＤｆｒｃ１Ｂで構成され、減色画像データＤｆｒｃ２は、Ｒ減色画像データＤｆｒｃ２Ｒ、Ｇ減色画像データＤｆｒｃ２Ｇ及びＢ減色画像データＤｆｒｃ２Ｂで構成される。上述されているように、減色画像データＤｆｒｃ２は、拡大処理信号２３がアサートされている場合にしか生成されない。即ち、Ｒ減色画像データＤｆｒｃ２Ｒ、Ｇ減色画像データＤｆｒｃ２Ｇ及びＢ減色画像データＤｆｒｃ２Ｂは、拡大処理信号２３がアサートされている場合にしか生成されない。
【００３０】
図４Ｂは、Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂの構成を示すブロック図である。Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂは、同一の回路構成を有している。したがって、図４Ｂでは、Ｒ画像データＤｉｎＲ、Ｇ画像データＤｉｎＧ、及びＢ画像データＤｉｎＢを区別せずに画像データＤｉｎｋと表記する。同様に、Ｒ減色画像データＤｆｒｃ１Ｒ、Ｇ減色画像データＤｆｒｃ１Ｇ、Ｂ減色画像データＤｆｒｃ１Ｂを区別せずに減色画像データＤｆｒｃ１ｋと表記し、Ｒ減色画像データＤｆｒｃ２Ｒ、Ｇ減色画像データＤｆｒｃ２Ｇ、Ｂ減色画像データＤｆｒｃ２Ｂを区別せずに減色画像データＤｆｒｃ２ｋと表記する。
【００３１】
Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂのそれぞれは、加算回路４１〜４４と、セレクタ４５、４６と、Ｄラッチ４７と、初期値設定回路４８と、スイッチ４９を備えている。
【００３２】
加算回路４１、４２は、画像データＤｉｎｋと、セレクタ４６から出力される誤差値ＤｅｒｒＣとから、減色画像データＤｆｒｃ１ｋと誤差値ＤｅｒｒＮ１を算出するための回路部分である。ここで、誤差値ＤｅｒｒＣは、対象のサブピクセルの減色画像データＤｆｒｃ１ｋの生成に使用される誤差値である。詳細には、加算回路４２は、画像データＤｉｎｋの下位２ビットと誤差値ＤｅｒｒＣとの加算を行い、データ出力ｃ＋ｄから誤差値ＤｅｒｒＮ１を出力し、キャリー出力ｃｒｙから１ビットのキャリーを出力する。加算回路４１は、画像データＤｉｎｋの上位６ビットと加算回路４２から受け取ったキャリーとの加算を行って減色画像データＤｆｒｃ１ｋを生成する。
【００３３】
加算回路４３、４４は、画像データＤｉｎｋと、加算回路４２から出力される誤差値ＤｅｒｒＮ１とから、減色画像データＤｆｒｃ２ｋと誤差値ＤｅｒｒＮ２を算出するための回路部分である。詳細には、加算回路４４は、画像データＤｉｎｋの下位２ビットと誤差値ＤｅｒｒＮ１との加算を行い、データ出力ｃ＋ｄから誤差値ＤｅｒｒＮ２を出力し、キャリー出力ｃｒｙから１ビットのキャリーを出力する。加算回路４３は、画像データＤｉｎｋの上位６ビットと加算回路４４から受け取ったキャリーとの加算を行って減色画像データＤｆｒｃ２ｋを生成する。
【００３４】
まとめれば、加算回路４１〜４４は、減色画像データＤｆｒｃ１ｋ、Ｄｆｒｃ２ｋ、及び誤差値ＤｅｒｒＮ１、ＤｅｒｒＮ２を、画像データＤｉｎｋと誤差値ＤｅｒｒＣとから、下記の式によって算出するように構成されている。
Ｄｆｒｃ１ｋ＝（Ｄｉｎｋ［７：２］＋（Ｄｉｎｋ［１：０］＋ＤｅｒｒＣ））＞＞２，
ＤｅｒｒＮ１＝（Ｄｉｎｋ［１：０］＋ＤｅｒｒＣ）％４
Ｄｆｒｃ２ｋ＝（Ｄｉｎｋ［７：２］＋（Ｄｉｎｋ［１：０］＋ＤｅｒｒＮ１））＞＞２，
ＤｅｒｒＮ２＝（Ｄｉｎｋ［１：０］＋ＤｅｒｒＮ１）％４，
ここで、Ｄｉｎｋ［１：０］は、画像データＤｉｎｋの下位２ビットであり、Ｄｉｎｋ［７：２］は、画像データＤｉｎｋの上位６ビットである。また、「＞＞２」は、下位２ビットを切り捨てる処理であり（即ち、この場合には、キャリーが発生した場合にそのキャリーだけを残す処理）、「％４」は、４で割った余りを求める処理（即ち、この場合には、キャリーが発生した場合にそのキャリーを捨てる処理）である。
【００３５】
また、（図４Ｂには記載されていないが）減色画像データＤｆｒｃ１ｋ、Ｄｆｒｃ２ｋについては、以下の処理が行われる。
Ｄｆｒｃ１ｋ≧６３の時  →  Ｄｆｒｃ１ｋ＝６３，
Ｄｆｒｃ２ｋ≧６３の時  →  Ｄｆｒｃ２ｋ＝６３．
【００３６】
セレクタ４５は、拡大処理信号２３に応答して誤差値ＤｅｒｒＮ１、ＤｅｒｒＮ２の一方を選択し、選択された誤差値をＤラッチ４７に供給する。拡大処理信号２３がネゲートされた場合（即ち、入力画像データＤｉｎがＶＧＡのフォーマットで送られる場合）、セレクタ４５は、誤差値ＤｅｒｒＮ１を選択する。一方、拡大処理信号２３がアサートされた場合（即ち、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られる場合）、セレクタ４５は、誤差値ＤｅｒｒＮ２を選択する。
【００３７】
Ｄラッチ４７は、セレクタ４５によって選択された誤差値をドットクロックＤＣＫに同期してラッチする。
【００３８】
セレクタ４６は、誤差初期値読み出し信号ＤＥ＿ＰＯＳに応答して、Ｄラッチ４７から出力される誤差値と、初期値設定回路４８によって発生された初期値ＤｅｒｒＩＮＩの一方を、誤差値ＤｅｒｒＣとして選択する。各水平ラインの最も左端の画素の駆動においては、誤差初期値読み出し信号ＤＥ＿ＰＯＳがアサートされ、初期値ＤｅｒｒＩＮＩが誤差値ＤｅｒｒＣとして選択される。一方、他の画素の駆動においては、誤差初期値読み出し信号ＤＥ＿ＰＯＳはネゲートされ、Ｄラッチ４７から出力される誤差値が誤差値ＤｅｒｒＣとして選択される。
【００３９】
初期値設定回路４８は、誤差拡散処理において使用される誤差の初期値ＤｅｒｒＩＮＩを与える回路である。初期値設定回路４８には、減色処理の対象のフレームの番号を示すフレームカウントと、対象のラインの番号を示すラインカウントが与えられており、初期値設定回路４８は、フレーム及びラインによって異なる初期値ＤｅｒｒＩＮＩを発生する。
【００４０】
スイッチ４９は、拡大処理信号２３に応じて加算回路４３、４４への画像データＤｉｎｋの供給を制御する。拡大処理信号２３がネゲートされた場合（即ち、入力画像データＤｉｎがＶＧＡのフォーマットで送られる場合）、スイッチ４９はオフ状態にされ、加算回路４３、４４への画像データＤｉｎｋの供給が停止される。一方、拡大処理信号２３がアサートされた場合（即ち、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られる場合）、スイッチ４９はオン状態にされ、加算回路４３、４４に画像データＤｉｎｋが供給される。
【００４１】
このように構成されたＲ誤差拡散回路４０Ｒ、Ｇ誤差拡散回路４０Ｇ、Ｂ誤差拡散回路４０Ｂでは、拡大処理信号２３の状態に応じて異なる動作を行う。拡大処理信号２３がネゲートされると、スイッチ４９がオフになり、更に、セレクタ４５は誤差値ＤｅｒｒＮ１を選択する。この場合、Ｒ誤差拡散回路４０Ｒ、Ｇ誤差拡散回路４０Ｇ、Ｂ誤差拡散回路４０Ｂは、一般的な減色処理回路と同様に動作し、画像データＤｉｎｋと誤差値ＤｅｒｒＣから減色画像データＤｆｒｃ１ｋを生成する。Ｄラッチ４７にラッチされる誤差値（即ち、次の画素の駆動に使用される誤差値）としては、誤差値ＤｅｒｒＮ１が選択される。減色画像データＤｆｒｃ２ｋは生成されない。一方、拡大処理信号２３がアサートされると、スイッチ４９がオンになり、更に、セレクタ４５は誤差値ＤｅｒｒＮ２を選択する。この場合、Ｒ誤差拡散回路４０Ｒ、Ｇ誤差拡散回路４０Ｇ、Ｂ誤差拡散回路４０Ｂは、画像データＤｉｎｋから誤差値ＤｅｒｒＣを用いて減色画像データＤｆｒｃ１ｋを生成し、誤差値ＤｅｒｒＮ１を用いて減色画像データＤｆｒｃ２ｋを生成する。Ｄラッチ４７にラッチされる誤差値（即ち、次の画素の駆動に使用される誤差値）としては、誤差値ＤｅｒｒＮ２が選択される。
【００４２】
加算回路４２によって生成された誤差値ＤｅｒｒＮ１が、加算回路４３、４４による減色画像データＤｆｒｃ２ｋの生成に使用されることは、回路規模の削減に寄与していることに留意されたい。ハードウェアの削減を考慮しなければ、Ｄラッチ４７、初期値設定回路４８とは別に、加算回路４３、４４に対する専用のＤラッチ及び初期値設定回路を設ける構成も可能である。しかし、特に初期値設定回路は大きな回路規模を要するので、このような構成は可能であるが好ましくない。本実施形態のように、誤差値ＤｅｒｒＮ１を、加算回路４３、４４による減色画像データＤｆｒｃ２ｋの生成に使用することにより、単一の初期値設定回路により、２つの誤差値を生成し、その２つの誤差値から２つの減色画像データを生成可能である。
【００４３】
（液晶表示装置の動作）
以下では、液晶表示装置の動作について詳細に説明する。
制御回路１１は、各フレーム期間の初期に、当該フレーム期間において入力画像データＤｉｎが、ＶＧＡのフォーマットで送られてくるかＱＶＧＡのフォーマットで送られてくるかを判断する。図５は、判断のアルゴリズムを示すフローチャートであり、図６は、判断に関連する垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、ドットクロックＤＣＫの波形を示す図である。図６において、”Ｔｈ＿ｖｇａ”は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合の１水平期間の長さを示しており、”Ｔｄｃｋ＿ｖｇａ」は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合のドットクロック信号の１クロック周期の長さを示している。また、”Ｔｈ＿ｑｖｇａ”は、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくる場合の１水平期間の長さを示しており、「Ｔｄｃｋ＿ｑｖｇａ」は、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくる場合のドットクロック信号の１クロック周期の長さを示している。本実施形態では、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃは、いずれも、ローアクティブであることに留意されたい。
【００４４】
図５を参照して、制御回路１１は、垂直同期ブランキング期間の水平同期信号Ｈｓｙｎｃが”Ｈｉｇｈ”である期間におけるドットクロック信号ＤＣＫのクロックパルス数をカウントする（ステップＳ０１）。更に、制御回路１１は、カウントされたクロックパルス数と、ＱＶＧＡに規定された１水平ラインの画素の数とを比較する（ステップＳ０２）。カウントされたクロックパルス数が、ＱＶＧＡに規定された１水平ラインの画素の数よりも大きい場合、制御回路１１は、当該フレーム期間において入力画像データＤｉｎがＶＧＡのフォーマットで送られてくると判断し（ステップＳ０３）、拡大処理信号２３をネゲートする（ステップＳ０４）。そうでない場合、制御回路１１は、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくると判断し（ステップＳ０５）、拡大処理信号２３をアサートする（ステップＳ０６）。
【００４５】
ＬＣＤドライバ３の動作は、拡大処理信号２３の状態、即ち、入力画像データＤｉｎが、ＶＧＡのフォーマットで送られてくる場合と、ＱＶＧＡのフォーマットで送られてくる場合とで異なる。入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合、減色処理回路１２は、（一般的な減色処理回路と同様に）画像データＤｉｎから減色画像データＤｆｒｃ１を生成する一方、ＬＣＤドライバ３は、全体としては、送られた画像を、そのままの大きさで表示するようにＬＣＤパネル２を駆動するように動作する。
【００４６】
図７は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合のＲ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂの動作を示す概念図である。この場合、拡大処理信号２３がネゲートされることに留意されたい。拡大処理信号２３のネゲートに応答して、Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂのそれぞれにおいてスイッチ４９がオフになり、更に、セレクタ４５は初期値ＤｅｒｒＮ１を選択する。この結果、減色処理回路１２は、画像データＤｉｎから減色画像データＤｆｒｃ１を生成する。減色画像データＤｆｒｃ２は生成されない。
【００４７】
ＬＣＤパネル２は、減色画像データＤｆｒｃ１に応答して駆動される。図８は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合のシフトレジスタ回路１３、データレジスタ回路１４、ラッチ回路１５、データ切り替え回路１６、及び信号線駆動回路１７の動作を示すタイミングチャートである。本実施形態では、第（ｊ−１）水平期間に、第ｊ水平期間における画素の駆動に使用される入力画像データＤｉｎ（即ち、第ｊ水平ラインの画素の駆動に使用される入力画像データＤｉｎ）が供給される。その入力画像データＤｉｎから第ｊ水平期間における画素の駆動に使用される減色画像データＤｆｒｃ１が生成されてデータレジスタ回路１４に順次に格納される。
【００４８】
詳細には、第ｊ−１水平期間のブランキング期間が終了して水平スタート信号２４がアサートされると、シフトレジスタ回路１３は、シフトレジスタ出力信号ＳＲ１〜ＳＲｎを順次にアサートする。シフトレジスタ出力信号ＳＲ１〜ＳＲｎのアサートに応答して、データレジスタ回路１４のレジスタ３１−１〜３１−ｎは、減色画像データＤｆｒｃ１を順次に取り込んで保存する。図８において、記号「Ｄｊ，ｋ」は、第ｊ水平ラインの左からｋ番目の画素の減色画像データＤｆｒｃ１を示していることに留意されたい。
【００４９】
続いて、第ｊ水平期間が開始されると、第ｊ水平期間のブランキング期間においてラッチ信号２５がアサートされ、これにより、ラッチ回路１５のラッチ３２−１〜３２−ｎに、第ｊ水平期間における画素の駆動に使用される減色画像データＤｆｒｃ１がラッチされる。このとき、切り替え信号２６がネゲートされるため、図９に示されているように、データ切り替え回路１６は、ラッチ３２−１〜３２−ｎにラッチされた減色画像データを、そのまま（即ち、順番を入れ替えずに）それぞれ信号線駆動回路１７の入力ＩＮ１〜ＩＮｎに転送する。更に、出力イネーブル信号２７がアサートされ、これにより、信号線駆動回路１７は、信号線を減色画像データに応じて駆動する。信号線の駆動に同期して第ｊ水平ラインに対応する走査線が走査線駆動回路１９によって駆動され、これにより、第ｊ水平ラインの画素が駆動される。図８において、Ｖ（Ｄｊ，ｋ）は、第ｊ水平ラインの左からｋ番目の画素の減色画像データＤｆｒｃ１に対応する駆動電圧を示している。
【００５０】
このような駆動手順によれば、画像データＤｉｎから生成された減色画像データＤｆｒｃ１に応答して、ＬＣＤパネル２は、送られた画像を、そのままの大きさで表示するように駆動される。
【００５１】
一方、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくる場合、減色処理回路１２は、画像データＤｉｎから減色画像データＤｆｒｃ１、Ｄｆｒｃ２を生成する一方、ＬＣＤドライバ３は、送られた画像を、縦横２倍に拡大して表示するようにＬＣＤパネル２を駆動するように動作する。
【００５２】
図１０は、入力画像データＤｉｎがＶＧＡのフォーマットで送られてくる場合のＲ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂの動作を示す概念図である。この場合、拡大処理信号２３がアサートされることに留意されたい。拡大処理信号２３のアサートに応答して、Ｒ誤差拡散回路４０Ｒと、Ｇ誤差拡散回路４０Ｇと、Ｂ誤差拡散回路４０Ｂのそれぞれにおいてスイッチ４９がオンになり、更に、セレクタ４５は初期値ＤｅｒｒＮ２を選択する。この場合、減色処理回路１２は、画像データＤｉｎから、それぞれ、誤差値ＤｅｒｒＣ、ＤｅｒｒＮ１を用いて減色画像データＤｆｒｃ１、Ｄｆｒｃ２を生成する。
【００５３】
ＬＣＤパネル２は、減色画像データＤｆｒｃ１、Ｄｆｒｃ２に応答して、画像が縦横２倍に拡大されるように駆動される。図１１は、入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくる場合のシフトレジスタ回路１３、データレジスタ回路１４、ラッチ回路１５、データ切り替え回路１６、及び信号線駆動回路１７の動作を示すタイミングチャートである。第（ｊ−１）水平期間に、第ｊ水平期間における画素の駆動に使用される入力画像データＤｉｎが供給されると、その入力画像データＤｉｎから第ｊ水平期間における画素の駆動に使用される減色画像データＤｆｒｃ１、Ｄｆｒｃ２が生成されてデータレジスタ回路１４に順次に格納される。図１１において、記号「Ｄｊ，ｋ」は、ＱＶＧＡ画像において第ｊ水平ラインの左からｋ番目の画素の画像データＤｉｎから生成された減色画像データＤｆｒｃ１を示しており、記号「Ｄｊ，ｋ’」は、同じ画素の画像データＤｉｎから生成された減色画像データＤｆｒｃ２を示していることに留意されたい。
【００５４】
詳細には、減色画像データＤｆｒｃ１がデータレジスタ回路１４の奇数番目のレジスタ３１−（２ｋ−１）に格納され、減色画像データＤｆｒｃ２がデータレジスタ回路１４の偶数番目のレジスタ３１−（２ｋ）に格納される。２つのレジスタ３１が、同時に減色画像データＤｆｒｃ１、Ｄｆｒｃ２をラッチすることに留意されたい。図１１に示されているように、例えば、シフトレジスタ出力信号ＳＲ１、ＳＲ２が同時にアサートされ、レジスタ３１−１、３１−２は、同時に減色画像データＤｆｒｃ１、Ｄｆｒｃ２をラッチする。続いて、シフトレジスタ出力信号ＳＲ３、ＳＲ４が同時にアサートされ、レジスタ３１−３、３１−４は、同時に減色画像データＤｆｒｃ１、Ｄｆｒｃ２をラッチする。以下、同様の手順で他の奇数番目のレジスタ３１に減色画像データＤｆｒｃ１が格納され、他の偶数番目のレジスタ３１に減色画像データＤｆｒｃ２が格納される。
【００５５】
減色画像データＤｆｒｃ１、Ｄｆｒｃ２が、同一の画像データＤｉｎから生成されるのであるから、上記の動作により、画像が横方向に２倍に拡大される。しかしながら、横方向に隣接する画素は、別々に用意された誤差値を用いて生成された減色画像データに応じて駆動されるから、輝度変化の空間周波数は低下しない。
【００５６】
続いて、第ｊ水平期間が開始されると、第ｊ水平期間のブランキング期間においてラッチ信号２５がアサートされる。これにより、ラッチ回路１５の奇数番目のラッチ３２−（２ｋ−１）に、第ｊ水平期間における画素の駆動に使用される減色画像データＤｆｒｃ１がラッチされ、偶数番目のラッチ３２−（２ｋ）に、減色画像データＤｆｒｃ２がラッチされる。
【００５７】
入力画像データＤｉｎがＱＶＧＡのフォーマットで送られてくる場合には、第ｊ水平期間の前半と後半で別の水平ラインの画素が駆動され、これにより、画像が縦方向に２倍に拡大されるようにＬＣＤパネル２が駆動される。即ち、第ｊ水平期間の前半では、ＬＣＤパネル２の第（２ｊ−１）水平ラインの画素が駆動され、第ｊ水平期間の前半では、第（２ｊ）水平ラインの画素が駆動される。ただし、第ｊ水平期間の前半と後半とで、データ切り替え回路１６の状態が切り替えられ、これにより、縦方向に隣接する画素が、別々の誤差値を用いて生成された別々の減色画像データによって駆動される。
【００５８】
詳細には、第ｊ水平期間の前半においては、切り替え信号２６がネゲートされ、図１２Ａに示されているように、データ切り替え回路１６は、ラッチ３２−１〜３２−ｎにラッチされた減色画像データを、そのまま（即ち、順番を入れ替えずに）それぞれ信号線駆動回路１７の入力ＩＮ１〜ＩＮｎに転送する。図１１に示されているように、出力イネーブル信号２７がアサートされると、信号線駆動回路１７は、入力ＩＮ１〜ＩＮｎに転送された減色画像データに応じて信号線を駆動する。信号線の駆動に同期して第（２ｊ−１）水平ラインに対応する走査線が走査線駆動回路１９によって駆動され、これにより、第（２ｊ−１）水平ラインの画素が駆動される。図１１において、Ｖ（Ｄｊ，ｋ）は、第ｊ水平ラインの左からｋ番目の画素の減色画像データＤｆｒｃ１に対応する駆動電圧を示し、Ｖ（Ｄｊ，ｋ’）は、第ｊ水平ラインの左からｋ番目の画素の減色画像データＤｆｒｃ２に対応する駆動電圧を示し手いることに留意されたい。
【００５９】
一方、第ｊ水平期間の後半においては、切り替え信号２６がアサートされ、図１２Ｂに示されているように、データ切り替え回路１６は、ラッチ３２−１〜３２−ｎにラッチされた減色画像データを、順番を入れ替えた上で、信号線駆動回路１７の入力ＩＮ１〜ＩＮｎに転送する。詳細には、信号線駆動回路１７の奇数番目の入力ＩＮ（２ｋ−１）には、偶数番目のラッチ３２−（２ｋ）から減色画像データが転送され、偶数番目の入力ＩＮ（２ｋ）には、奇数番目のラッチ３２−（２ｋ−１）から減色画像データが転送される。図１１に示されているように、出力イネーブル信号２７がアサートされると、信号線駆動回路１７は、入力ＩＮ１〜ＩＮｎに転送された減色画像データに応じて信号線を駆動する。信号線の駆動に同期して第（２ｊ）水平ラインに対応する走査線が走査線駆動回路１９によって駆動され、これにより、第（２ｊ）水平ラインの画素が駆動される。
【００６０】
上述のような動作によれば、横方向、縦方向のいずれについても、隣接する画素が別々に用意された誤差値を用いて生成された別々の減色画像データによって駆動される。例えば、図１３に示されているように、全ての画像データの階調値が１８であるようなＱＶＧＡの画像データが入力された場合を考えよう。本実施形態では、ＱＶＧＡの画像データに対して減色処理を行った後、画像が縦横２倍されるように拡大駆動を行うと、ＬＣＤパネル２上では、階調値が１６である画素と階調値が２０である画素とが、縦方向、横方向のいずれについても交互に配置される。したがって、輝度変化の空間周波数の低下が起こらず、フリッカの発生が有効に抑制される。
【００６１】
なお、上記は好ましい実施形態について述べられたに過ぎず、本発明は、様々に変更され得ることに留意されたい。例えば、好適ではないものの、データ切り替え回路１６が除去され、ラッチ３２−１〜３２−ｎが、信号線駆動回路１７の入力ＩＮ１〜ＩＮｎに直接に接続されることも可能である。この場合、縦方向に隣接する画素が同一の減色画像データによって駆動されるため、縦方向については輝度変化の空間周波数の低下が発生する。しかし、横方向については輝度変化の空間周波数の低下が起こらず、フリッカの発生の抑制の効果が得られる。
【００６２】
また、上述の実施形態では、入力画像データＤｉｎが各画素の３つサブピクセルの階調をそれぞれ８ビットで表す２４ビットデータであり、減色画像データＤｆｒｃ１、Ｄｆｒｃ２が各画素の３つサブピクセルの階調をそれぞれ６ビットで表す１８ビットデータであると記載されているが、入力画像データＤｉｎ、減色画像データＤｆｒｃ１、Ｄｆｒｃ２のビット数は、適宜に変更可能であることは自明的である。
【００６３】
更に、本実施形態では、入力画像データＤｉｎが、ＶＧＡ又はＱＶＧＡから選ばれたフォーマットで入力されるとして説明されているが、本発明は、一般に、第１のフォーマットの画像と、縦方向、横方向のいずれについても第１のフォーマットの画像の２倍である大きさの第２のフォーマットの画像が選択的に表示パネルドライバに供給される場合に適用可能である。
【００６４】
更に、上記の実施形態では、本発明がＬＣＤパネルの駆動について適用されている場合について記述されているが、本発明が、プラズマディスプレイパネル等の他の表示パネルについても適用可能であることは、当業者には自明的であろう。
【図面の簡単な説明】
【００６５】
【図１Ａ】図１Ａは、全画素の階調値が１８であるＶＧＡの画像データが供給された場合に当該画像データに対して減色処理を行った場合のＬＣＤパネルの表示の例を示す概念図である。
【図１Ｂ】図１Ｂは、全画素の階調値が１８であるＱＶＧＡの画像データが供給された場合について、当該画像データに対して減色処理を行い、且つ、拡大駆動を行った場合におけるＬＣＤパネルの表示の例を示す概念図である。
【図２】図２は、本発明の一実施形態における液晶表示装置の構成を示すブロック図である。
【図３】図３は、図２の液晶表示装置のＬＣＤドライバの構成を詳細に示すブロック図である。
【図４Ａ】図４Ａは、減色処理回路の構成を示すブロック図である。
【図４Ｂ】図４Ｂは、Ｒ誤差拡散回路、Ｇ誤差拡散回路、及びＢ誤差拡散回路の構成を示すブロック図である。
【図５】図５は、入力画像データがＶＧＡのフォーマットで送られているか、ＱＶＧＡのフォーマットで送られているかを判断するアルゴリズムの例を示すフローチャートである。
【図６】図６は、入力画像データがＶＧＡのフォーマットで送られているか、ＱＶＧＡのフォーマットで送られているかを判断するアルゴリズムを説明するタイミングチャートである。
【図７】図７は、入力画像データがＶＧＡのフォーマットで送られた場合のＲ誤差拡散回路、Ｇ誤差拡散回路、及びＢ誤差拡散回路の動作を示す概念図である。
【図８】図８は、入力画像データがＶＧＡのフォーマットで送られた場合の液晶表示装置の動作を示すタイミングチャートである。
【図９】図９は、入力画像データがＶＧＡのフォーマットで送られた場合のデータ切り替え回路の動作を示す概念図である。
【図１０】図１０は、入力画像データがＱＶＧＡのフォーマットで送られた場合のＲ誤差拡散回路、Ｇ誤差拡散回路、及びＢ誤差拡散回路の動作を示す概念図である。
【図１１】図１１は、入力画像データがＱＶＧＡのフォーマットで送られた場合の液晶表示装置の動作を示すタイミングチャートである。
【図１２Ａ】図１２Ａは、入力画像データがＱＶＧＡのフォーマットで送られた場合における、第（２ｊ−１）水平ラインの画素を駆動するときのデータ切り替え回路の動作を示す概念図である。
【図１２Ｂ】図１２Ｂは、入力画像データがＱＶＧＡのフォーマットで送られた場合における、第（２ｊ）水平ラインの画素を駆動するときのデータ切り替え回路の動作を示す概念図である。
【図１３】図１３は、入力画像データがＱＶＧＡのフォーマットで送られた場合における、ＬＣＤパネルの表示の例を示す概念図である。
【符号の説明】
【００６６】
１：液晶表示装置
２：ＬＣＤパネル
３：ＬＣＤドライバ
４：画像描画装置
５：同期信号
１１：制御回路
１２：減色処理回路
１３：シフトレジスタ回路
１４：データレジスタ回路
１５：ラッチ回路
１６：データ切り替え回路
１７：信号線駆動回路
１８：階調電圧発生回路
１９：走査線駆動回路
２０：タイミング制御回路
２１：制御信号
２２：タイミング信号
２３：拡大処理信号
２４：水平スタート信号
２５：ラッチ信号
２６：切り替え信号
２７：出力イネーブル信号
２８：走査線制御信号
３１：レジスタ
３２：ラッチ
３３：ストレートスイッチ
３４：クロススイッチ
４０Ｒ：Ｒ誤差拡散回路
４０Ｇ：Ｇ誤差拡散回路
４０Ｂ：Ｂ誤差拡散回路
４１、４２、４３、４４：加算回路
４５、４６：セレクタ
４７：Ｄラッチ
４８：初期値設定回路
４９：スイッチ
【図１Ａ】
0005311447.tif 000002
【図１Ｂ】
0005311447.tif 000003
【図２】
0005311447.tif 000004
【図３】
0005311447.tif 000005
【図４Ａ】
0005311447.tif 000006
【図４Ｂ】
0005311447.tif 000007
【図５】
0005311447.tif 000008
【図６】
0005311447.tif 000009
【図７】
0005311447.tif 000010
【図８】
0005311447.tif 000011
【図９】
0005311447.tif 000012
【図１０】
0005311447.tif 000013
【図１１】
0005311447.tif 000014
【図１２Ａ】
0005311447.tif 000015
【図１２Ｂ】
0005311447.tif 000016
【図１３】
0005311447.tif 000017