(57)【特許請求の範囲】
【請求項１】
絶縁層の両面に内層基板側導体配線回路用の導体層を有する内層基板に、接着剤を介して絶縁層及び導体層からなる第１及び第２の積層体をその順に貼り合わせ、前記内層基板に内層基板側導体配線回路を形成し、前記内層基板、前記第１、第２の積層体にビアホール及び積層体側導体配線回路を形成してなる多層回路基板の製造方法にあって、
前記内層基板の幅方向の端縁に、導体配線回路形成用貫通孔と、この導体配線回路形成用貫通孔を中心にして前記内層基板の幅方向と直交する方向に点対象に配置された一対のビアホール形成用貫通孔を形成し、
前記ビアホール形成用貫通孔をアライメントマークとして用いて前記内層基板に前記ビアホールを形成し、かつ前記導体配線回路形成用貫通孔をアライメントマークとして用いて前記内層基板の前記導体層に前記内層基板側導体配線回路を形成すると同時に前記第１の積層体へのビアホール形成用の第１のアライメントマークと前記第２の積層体へのビアホール形成用の第２のアライメントマークを前記各ビアホール形成用貫通孔に隣接して前記内層基板に形成し、
前記内層基板に貼り合わされる前記第１の積層体に前記第１のアライメントマークを用いて前記ビアホールを形成すると同時に前記第１の積層体の幅方向の端縁に導体配線回路形成用アライメントマークを形成し、かつ該導体配線回路形成用アライメントマークを用いて前記第１の積層体に前記積層体側導体配線回路を形成し、
前記第１の積層体に貼り合わされる前記第２の積層体に前記第２のアライメントマークを用いて前記ビアホールを形成すると同時に前記第２の積層体の幅方向の端縁に導体配線回路形成用アライメントマークを形成し、かつ該導体配線回路形成用アライメントマークを用いて前記第２の積層体に前記積層体側導体配線回路を形成し、
前記第１の積層体は前記第１のアライメントマークが露出するように前記内層基板上に貼り付けられ、
前記第２の積層体は前記第２のアライメントマークが露出するように前記第１の積層体上に貼り付けられ、
前記内層基板側導体配線回路の形成時において、前記第２のアライメントマークが配置される領域の前記導体層を予め除去して前記絶縁層を露出する、
ことを特徴とする多層回路基板の製造方法。
【請求項２】
前記内層基板、前記第１、第２の積層体及び前記接着剤がそれぞれテープ状のシート材として供給され、リール・ツー・リール方式によって、前記内層基板、前記第１、第２の積層体をそれぞれ前記シート材からなる接着剤で貼り合わせることを特徴する請求項１記載の多層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビルドアップ法による多層回路基板の製造方法に関し、特に多層回路基板を製造するための分割前の半製品である長尺配線基板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化、小型化、軽薄化の要求に伴い、半導体の高密度集積化や動作クロックの高速化が進んでいる。一方、半導体を搭載する半導体パッケージやプリント配線板においても、高密度化、高速化、小型化等が望まれており、配線回路パターンの微細化、コア基材の軽薄化や絶縁層の低誘電率化等の開発が進んでいる。例えば、配線回路では、サブトラクティブ法からセミアディティブ法へ移行することで２０μｍ以下の配線幅が可能となっている。また、銅張積層板の絶縁層厚（コア層厚）は８００μｍ程度のコア基板から２００μｍ程度の薄コア基板、さらに２０μｍ程度のコアレス基板の開発が行われている。このように、半導体の進歩とともに回路基板においても、高密度化、多層化、高伝送化を目指した開発が行われている状況にある。
【０００３】
また、このような回路基板の多層化技術として、いわゆるビルドアップ法が一般的に知られており、内層コア基板に外層として絶縁樹脂層及び導体層を交互に１層ずつ積層し、ブラインドビアにより内層の回路パターンと外層の回路パターンを電気的に接続させる技術である。この場合、ビアホールの形成方法は非感光性絶縁樹脂にレーザを用いてビアホールを形成する方法と感光性絶縁樹脂を用いるフォトビアの２つに大別できる。前者の場合、レーザ光源としてエキシマレーザ、炭酸ガスレーザ、ＵＶレーザ等が挙げられ、機器の開発速度が早く、孔あけ速度も大きくなっていることから炭酸ガスレーザの適用が普及しているが、回路基板の高密度化に伴いＵＶレーザによる孔加工の開発も進んでいる。
【０００４】
また、このようなビルドアップ法において、内層の回路パターンのランド部に対する外層のビアホール形成は位置合わせを精度良く行う必要がある。特に、高密度化が進むにつれて、位置合わせ精度はますます厳しくなっている。特にランド部とビアホールの位置精度が悪い場合、電気的に接続されていたとしても、過酷な条件下で評価を行う信頼性試験において、ランド部とビアホールの接続部が破断してしまう。この破断原因の１つに、ランド部とビアホールの中心位置が大きくずれてしまうことで、ランド部とビアホールの接続部に発生する応力に耐えられず破断してしまうことが挙げられる。したがって、上記の位置合わせ精度を良く行うために、いくつかの発明や考案が開示されている。
【０００５】
例えば一例として、内層回路基板に形成されたアライメントマークが被覆しないように、絶縁層、導体層の順で外層を積層し、内層回路基板に形成されたアライメントマークを基準としてビアホール及び外層回路パターンを形成することが容易なビルドアップ多層回路基板の製造方法が開示されている(例えば特許文献１「多層回路配線板の製造方法」参照)。
この開示内容によれば、内層回路基板の端部に金型により打ち抜かれた貫通孔を形成し、内層基板上に作製するビアホール及び導体回路パターン、さらに、内層回路基板の表裏に逐次積み上げられる積層体上に作製するビアホール及び導体回路パターンの形成に、貫通孔をアライメントマークとして使用することを特徴としている。上記の方法により、回路の密度を高めることができ、位置誤差の蓄積が発生せず、内層回路配線と外層回路配線の位置合わせ精度が高められ、良好な層間接続が可能である。
【０００６】
また、他の方法として、「多層プリント配線板の製造方法」という名称で、外層のブラインドビアホールと内層のボトムランドとの位置合わせを高精度に行うことが可能なビルドアップ法による多層プリント配線板の製造方法が提案されている(例えば特許文献２参照)。
この特許文献２によれば、内層回路基板に絶縁層を積層する前にあらかじめアライメントマークをフィルム状部材により被覆し、導体層の積層後に外表面からフィルム状部材まで貫通する切り込み溝をレーザ加工し、絶縁層及び導体層をフィルム状部材とともに除去し、積層する前に形成したアライメントマークを露出させることを特徴としている。上記の方法により、アライメントマークを露出させる際に絶縁層を掘削せず、フィルム状部材を剥離するだけで良いため、アライメントマークの視認性が低下せず、絶縁層及び導体層の不要部分を容易に除去して、アライメントマークを正確に露出することが出来るため、高精度の位置合わせを行うことが可能である。
【０００７】
さらに、他の方法として、「多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板」という名称で、内層回路基板に対し、積層する回路パターンの位置を精度良く形成できることが可能なビルドアップ法による多層配線基板の製造方法が提案されている(例えば特許文献３参照)。
特許文献３によれば、第１の積層体に回路パターンと共に第１のアライメントマークを形成し、第１の積層体に第１のアライメントが露出するように第２の積層体を積層した後、第１のアライメントを使用して第２の積層体上に第２のビアアライメント及びビアホールを形成し、第２のアライメントを使用して第２の積層体に回路パターンを形成することを特徴としている。上記の方法により、下層で形成されたアライメントマークを使用して、上層のビアホールを形成し、そのビアホールをアライメントマークとして上層の回路パターンを形成するので、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度良く形成することが可能である。
【特許文献１】特開２００４−７１７４９号公報
【特許文献２】特開２００６−２３７０８８号公報
【特許文献３】特開２００７−２９９８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１に開示された発明において、あらかじめ内層基材に作製されたスルーホールは積層するたびに回路パターン及びビアホールを形成するためのアライメントマークとなるので、回路パターン形成時のエッチングに晒される回数が多くなる。そのため、スルーホールのエッジ部の銅箔が過剰にエッチングされてしまい、加工装置におけるアライメント認識時に誤認識が発生してしまい、位置精度が低下してしまうという課題があった。
【０００９】
また、特許文献２に開示された発明において、アライメントマークをマスキング材で被覆する工程、外層のブライドビアホールを形成する際に、マスキング材とそれに積層された絶縁層及び導体層を除去してアライメントマークを露出する工程が加わることで、製造プロセスが複雑化されてしまうという課題があった。
【００１０】
さらに、特許文献３に開示された発明において、下層に作製されたアライメントマークを露出するように積層を行っていくために、積層数が多くなるほどに積層体の幅（搬送方向に対して垂直方向の長さ）を徐々に狭めることが必要となるために、多層回路基板として使用できる有効エリアが少なくなってしまうため、積層数に制限がある、かつ、生産性低下という課題があった。
【００１１】
本発明は上記の点に対処してなされたものであり、高多層化が進んだ多層回路基板において、内層回路基板上に作製されたアライメントマークを使用して、内層回路基板に積層される積層体（上層）のビアホールと内層（下層）の回路パターンのランド部との位置合わせ精度を高精度に行うことができ、かつ、同じ幅を持つ積層体を貼り合わせても、上層のビアホールと下層のボトムランドとの位置合わせ精度を高精度に保つことが可能な多層回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は、絶縁層の両面に内層基板側導体配線回路用の導体層を有する内層基板に、接着剤を介して絶縁層及び導体層からなる第１及び第２の積層体をその順に貼り合わせ、前記内層基板に内層基板側導体配線回路を形成し、前記内層基板、前記第１、第２の積層体にビアホール及び積層体側導体配線回路を形成してなる多層回路基板の製造方法にあって、前記内層基板の幅方向の端縁に、導体配線回路形成用貫通孔と、この導体配線回路形成用貫通孔を中心にして前記内層基板の幅方向と直交する方向に点対象に配置された一対のビアホール形成用貫通孔を形成し、前記ビアホール形成用貫通孔をアライメントマークとして用いて前記内層基板に前記ビアホールを形成し、かつ前記導体配線回路形成用貫通孔をアライメントマークとして用いて前記内層基板の前記導体層に前記内層基板側導体配線回路を形成すると同時に前記第１の積層体へのビアホール形成用の第１のアライメントマークと前記第２の積層体へのビアホール形成用の第２のアライメントマークを前記各ビアホール形成用貫通孔に隣接して前記内層基板に形成し、前記内層基板に貼り合わされる前記第１の積層体に前記第１のアライメントマークを用いて前記ビアホールを形成すると同時に前記第１の積層体の幅方向の端縁に導体配線回路形成用アライメントマークを形成し、かつ該導体配線回路形成用アライメントマークを用いて前記第１の積層体に前記積層体側導体配線回路を形成し、前記第１の積層体に貼り合わされる前記第２の積層体に前記第２のアライメントマークを用いて前記ビアホールを形成すると同時に前記第２の積層体の幅方向の端縁に導体配線回路形成用アライメントマークを形成し、かつ該導体配線回路形成用アライメントマークを用いて前記第２の積層体に前記積層体側導体配線回路を形成し、前記第１の積層体は前記第１のアライメントマークが露出するように前記内層基板上に貼り付けられ、前記第２の積層体は前記第２のアライメントマークが露出するように前記第１の積層体上に貼り付けられ、前記内層基板側導体配線回路の形成時において、前記第２のアライメントマークが配置される領域の前記導体層を予め除去して前記絶縁層を露出することを特徴とする。
【００１３】
また本発明においては、内層基材に第１の積層体を貼り合わせたときに内層基材上の第１のアライメントパターンマークを露出させることで、第１の積層体上にビアホールが形成されることを可能としている。
【００１４】
また本発明においては、第１の積層体に第２の積層体を貼り合わせたときに内層基材上の第２のアライメントマークを露出させることで、第２の積層体上にビアホールが形成されることを可能としている。また、第２の積層体は第１の積層体と同等もしくはそれ以上の幅を有する積層体が使用できることを可能となる。
【００１５】
また本発明においては、第２のアライメントマークが配置される領域の導体層が予め除去されるので、内層基材に第２のアライメントマークが形成されることが可能となり、かつ、マーク形状が変形することを防ぎ、第２の積層体上にビアホール加工を実施する際、第２のアライメントマークの認識が高精度で行われることを可能となる。
【００１６】
また本発明においては、第１のアライメントマークを使用して、第１の積層体上にビアホールが形成され、第１の積層体上の配線回路パターンを形成するためのアライメントマークは第１の積層体上に形成されているので、第１の積層体上に作製されたビアホールの位置に合わせた配線回路パターンを形成することが可能となる。
【００１７】
また本発明においては、第２のアライメントマークを使用して、第２の積層体上にビアホールが形成され、第２の積層体上の配線回路パターンを形成するためのアライメントマークは第２の積層体上に形成されているので、第２の積層体上に作製されたビアホールの位置に合わせた配線回路パターンを形成することが可能となる。
【００１８】
また本発明において、前記内層基板、前記積層体及び前記接着剤がテープ状の長尺基板により供給され、リール・ツー・リール方式によって、内層基板上に接着剤を介して逐次積層体を貼り合わせることを特徴する請求項１に記載の多層回路基板の製造方法としたものである。
【発明の効果】
【００１９】
本発明によれば、多層回路基板を製造する過程で、逐次内層基板に貼り合わされる積層体上におけるビアホールの加工の位置決めに、内層基板に形成されたアライメントマークを用いるため、同じ幅を有する積層基材を逐次貼り合わせて多層回路基板を作製することが可能となる。また、各層ごとにアライメントマークが作製されるため、各層に作製されるビアホールと配線回路パターンの位置及び下層の配線回路パターンに対する上層のビアホールの位置が精度よく形成することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について図１及び図２を参照しながら詳細に説明する。
図１は長尺配線基板にて、シート状の内層基材にシート状の第２の積層体を貼り合わせた状態を示す平面図である。なお、図中の矢線で示す直交するＸ方向とＹ方向とは、それぞれ長尺配線基板の長さ方向（図中横方向）と、長尺配線基板の幅方向（図中上下方向）とする。また、図２は図１の長尺配線基板を幅方向に切断したときの断面図(図１のＹＹ線断面図)である。
【００２１】
まず、内層基材Ａは、図２に示すように、可撓性を有する絶縁層３の表裏にそれぞれ導体層２ａ、２ｂを形成して構成されており、導体配線回路パターン２ａ、２ｂが形成されている。この回路パターン２ａ、２ｂはビアホール４により電気的な接続が成される。内層基材ＡのＹ方向における両端部には、表面から裏面に貫通する孔１ａ及び１ｂが形成されており、少なくとも多層回路基板１９のＸ方向の中心を通る線上に貫通孔１ａから構成され、例えば、図１では多層回路基板１９のＸ方向中心を通る線上に貫通孔１ａ及び多層回路基板１９の中心を基準にして点対称な位置に形成されている。
アライメントマーク６ａは、内層基材Ａの回路パターン形成時に多層回路基板１９の中心を基準にして点対称な位置に形成される。さらに、アライメントマーク１２ａは第１の積層体Ｂａ上の回路パターン形成時に多層回路基板１９の中心を基準にして点対称な位置に形成される。なお、下層面側のアライメントマーク６ｂ及び１２ｂは上述した上層面側と同様に形成される。
【００２２】
内層基材Ａの表裏に貼り合わされる積層体Ｂａ、Ｂｂは、接着剤７ａ、７ｂを介して、可撓性を有する絶縁層８ａ、８ｂ及び導体層９ａ、９ｂより構成されており、導体層は回路パターンが形成されている。また、積層体Ｂａ、Ｂｂにはそれぞれビアホール１０ａ、１０ｂが作製され、ホール内部に金属が充填されており、回路パターン９ａ、９ｂと内層基材Ａの回路パターン２ａ、２ｂはそれぞれ電気的な接続が成されている。表裏の積層体Ｂａ、Ｂｂのアライメントマーク１１ａ、１１ｂは、ビアホール１０ａ、１０ｂを形成すると同時に、接着剤７ａ、７ｂ及び積層体Ｂａ、Ｂｂを貫通させたものであり、多層回路基板１９のＸ方向の中心を通る線上に形成されている。また、アライメントマーク１２ａ、１２ｂは、積層体Ｂａ、Ｂｂの回路パターン形成時に多層回路基板１９の中心を基準にして点対称な位置に、あらかじめ内層基材Ａの導体層２ａ、２ｂをエッチング等により除去し、絶縁層３を露出させた領域５ａ、５ｂ上に形成される。
【００２３】
積層体Ｂａ、Ｂｂにそれぞれ貼り合わされる積層体Ｃａ、Ｃｂは、接着剤１３ａ、１３ｂを介して、可撓性を有する絶縁層１４ａ、１４ｂ及び導体層１５ａ、１５ｂより構成されており、導体層は回路パターンが形成されている。また、積層体Ｃａ、Ｃｂはビアホール１６ａ、１６ｂが作製され、ホール内部に金属が充填されており、回路パターン１５ａ、１５ｂと積層体Ｂａ、Ｂｂの回路パターン９ａ、９ｂは電気的な接続が成されている。表裏の積層体Ｃａ、Ｃｂのアライメントマーク１７ａ、１７ｂは、ビアホール１６ａ、１６ｂを形成すると同時に、接着剤１３ａ、１３ｂ及び積層体Ｃａ、Ｃｂを貫通させたものであり、多層回路基板１９のＸ方向の中心を通る線上に形成されている。
なお、図２において、内層基板の回路パターン２ａ、２ｂ、積層体Ｂａ、Ｂｂの回路パターン９ａ、９ｂ、積層体Ｃａ、Ｃｂの回路パターン１５ａ、１５ｂは異なるパターンで形成されてもよい。
【００２４】
多層回路基板１９は、Ｙ方向で最も内側に形成されたアライメントマーク１７ａ、１７ｂよりも内側の矩形の領域であり、長尺配線基板から個片化して使用される。
【００２５】
次に、多層回路基板１９の製造方法について説明する。
初めに、内層基板Ａの加工を行う。図３に示すように、内層基板Ａの表裏に回路パターン２ａ、２ｂ形成するためのアライメントマークの作製を行う。金型を用いた打ち抜き加工により、内層基板Ａを貫通する貫通孔１ａを形成し、これをアライメントマークとして使用する。また、同時に貫通孔１ｂを形成し、内層基板Ａの表裏の配線回路パターンの導通をとるビアホール４を形成するためのアライメントマークとして使用する。
【００２６】
貫通孔１ｂを用いて、内層基板Ａにビアホール４を形成し、メッキによりビアホール４内に金属を充填させ表裏の導通をとった後、貫通孔１ａを用いて回路パターン２ａ、２ｂを形成する。同時に、内層基板Ａの表裏に積層体Ｃａ、Ｃｂの加工時に使用するアライメントマーク１２ａ、１２ｂが形成される領域５ａ、５ｂには絶縁層３が露出するように、導体層２ａ、２ｂを除去する。これは、後に形成されるアライメントマーク１２ａ、１２ｂの形状が崩れることを防止するために行う。
【００２７】
内層基板Ａのビアホール加工及びパターン回路形成が完成した後、接着剤７を介して、絶縁層８及び導体層９から成る積層体Ｂａ、Ｂｂを、内層基材Ａに形成されたアライメントマーク６ａ、６ｂが露出するようにそれぞれ表裏に貼り合わせる。アライメントマーク６ａ、６ｂにより、積層体Ｂａ、Ｂｂにビアホール１０ａ、１０ｂを形成すると同時に、積層体Ｂａ、Ｂｂの回路パターン形成用アライメントマーク１１ａ、１１ｂを形成する。ビアホールを加工した後、メッキによりビアホール１０ａ、１０ｂに金属を充填させ積層体Ｂと内層基材Ａとの導通をとる。その際、絶縁層３が露出していた領域５ａ、５ｂにおいてもメッキが施されており、積層体Ｂａ、Ｂｂと同じ導体厚となる。
【００２８】
積層体上Ｂａ、Ｂｂの回路パターンの形成は、アライメントマーク１１ａ、１１ｂを使用して行う。アライメントマーク１１ａ、１１ｂは積層体Ｂａ、Ｂｂのビアホール加工によりそれぞれ形成されているため、回路パターン９ａ、９ｂとビアホール１０ａ、１０ｂの位置精度は良い。さらに、ビアホール１０ａ、１０ｂの加工はアライメントマーク６ａ、６ｂを使用しており、アライメントマーク６ａ、６ｂは内層基材Ａの回路パターン形成と同時に形成されている。ゆえに、積層体Ｂａ、Ｂｂにそれぞれ形成されたビアホール１０ａ、１０ｂと内層基材Ａの回路パターン２の位置精度も良好である。
一方、回路パターン９ａ、９ｂを形成すると同時に、領域５ａ、５ｂ内にアライメントマーク６ａ、６ｂと重ならないようにアライメントマーク１２ａ、１２ｂの形成を行う。アライメントマーク１２ａ、１２ｂはそれぞれ領域５ａ、５ｂ内であればどこに形成してもよいが、Ｘ方向に対してアライメントマーク６ａ、６ｂの隣に形成することが好ましい。
【００２９】
積層体Ｂａ、Ｂｂのビアホールの加工及び配線回路パターンの形成が完成した後、接着剤１３ａ、１３ｂを介して、絶縁層１４ａ、１４ｂ及び導体層１５ａ、１５ｂから成る積層体Ｃａ、Ｃｂを、内層基材Ａに形成されたアライメントマーク１２ａ、１２ｂが露出するようにそれぞれ表裏に貼り合わせる。アライメントマーク１２ａ、１２ｂより、積層体Ｃａ、Ｃｂにビアホール１６ａ、１６ｂを形成する。ビアホールを加工した後、両面にメッキを施し、ビアホール１６ａ、１６ｂに金属を充填させ積層体Ｃａ、Ｃｂと積層体Ｂａ、Ｂｂとの導通をとる。ここで、アライメントマーク１２ａ、１２ｂはアライメントマーク６ａ、６ｂの隣に形成されていることから、積層体Ｂａ、Ｂｂと同じ幅のものを使用することができる。
【００３０】
積層体Ｃａ、Ｃｂの回路パターンの形成は、それぞれアライメントマーク１7ａ、１７ｂを使用して行う。アライメントマーク１7ａ、１７ｂは積層体Ｂａ、Ｂｂのビアホール加工により形成されているため、回路パターン１５ａ、１５ｂとビアホール１６ａ、１６ｂのそれぞれの位置精度は良い。さらに、ビアホール１６ａ、１６ｂの加工はアライメントマーク１２ａ、１２ｂを使用しており、アライメントマーク１２ａ、１２ｂは積層体Ｂａ、Ｂｂの回路パターン形成と同時に形成されている。ゆえに、積層体Ｃａ、Ｃｂに形成されたビアホール１６ａ、１６ｂと積層体Ｂａ、Ｂｂの回路パターン９ａ、９ｂの位置精度もそれぞれ良好である。
【００３１】
各積層体のビアホールの加工を行うめのアライメントマークを形成する内層基板の領域５ａ、５は、あらかじめ絶縁層３を露出させた領域を作製しておくことにより、積層体Ｂａ、Ｂｂの導体厚以下の導体層を得ることが出来る。よって、積層体上Ｂａ、Ｂｂの回路パターンを形成すると同時にアライメントマーク１２ａ、１２ｂを形成することが可能となる。一方で、本発明における絶縁層３を露出した領域５ａ、５ｂが形成しない場合、領域５ａ、５ｂは積層体Ｂａ、Ｂｂの導体厚よりも厚い導体層が形成されるため、積層体Ｂａ、Ｂｂの回路パターンを形成すると同時のアライメントマーク１２ａ、１２ｂの形成は困難になる。
よって、本発明では、アライメントマーク形状崩れを起こさずに、内層基材にアライメントマークを形成することが出来る。さらに、積層体の幅を狭めることなく積層することが可能となり、製品部として使用できる有効領域を維持することができるために、積層数を増やした場合でも図４に示すように多層回路基板１９を効率良く生産することが可能となる。また、常に下層の回路パターン時に形成されたアライメントマークを使用して、上層のビアホールの加工を行うため、上下層の回路パターンを正確に接続することが出来る。
【００３２】
なお、内層基板Ａ上に積層する絶縁層フィルム８ａ、８ｂ及び導体層フィルム９ａ、９ｂからなる積層体の上下方向幅は特に限定されるものでなく、内層基材Ａの上下方向幅の両端部に形成されるアライメントマークが被覆しないように積層すればよい。
回路パターンを形成するときや、ビアホールを加工するときに使用するアライメントマークは、任意の形状のものを使用でき、例えば、円形、ドーナツ型、四角型、井形等、中心部又は特定位置部分が確認できる形状であれば良い。特に、円形、ドーナツ型が好ましい。
アライメントマークの形成方法は、フォトリソ法、孔あけ加工法等を使用できる。フォトリソ法としては、フォトレジストによるアライメントマークの形成や、アディティブ法、セミアディティブ法、サブトラクティブ法によるアライメントマーク形成方法が挙げられる。この方式では、アライメントマークの形状を任意に設計することが可能である。また、工程によっては、回路パターンとアライメントマークを同時に形成することも可能であり、この場合には工程数を削減できる。孔あけ加工は、ドリル加工、レーザ加工又は金型による打ち抜き加工等が挙げられるが、アライメントマークとなる孔の形状は円形に限定される。
多層回路基板１９の製造方法は、枚葉の内層基板に限定されるものでなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用できる。
多層回路基板１９は、回路パターンが上下３層の場合であるが、上下４層、５層等のさらに多層の回路基板にも広く適用することが可能である。
【実施例１】
【００３３】
次に、図５及び図６を参照して、本発明による多層回路基板の製造方法の実施例について説明する。
図５（ａ）に示すように、幅１０５ｍｍのテープ状の両面銅箔付ポリイミド基材（絶縁層３としてポリイミドに、導体層２ａ、２ｂの銅箔を両面に貼り付けた内層基材Ａ）に、金型にて打ち抜き加工を施し、貫通孔であるスルーホール１を形成し、ビアホール加工及び回路パターン形成のアライメントマークとした。
【００３４】
スルーホールアライメント１を基準として位置合わせを行い、銅箔からポリイミドと下側の銅箔の境界までレーザ照射を施し、ビアホール４を形成した。そして、このビアホール４を形成した際に発生した樹脂スミアを除去するデスミア処理を行った後、無電解メッキ、電解メッキを行い、ビアホール内をメッキで充填するフィルドビアとし、導体層２ａと２ｂの電気的な接続を行った。また、このときの導体層２ａ、２ｂの厚さは２５μｍである。この際、無電解メッキは、絶縁体表面上に導電性を付与し、電解メッキが可能となるようにするために行うものである。硫酸と過酸化水素水の混合液により化学研磨を行い、導体層２ａ、２ｂを１５μｍと薄くした後、内層基材Ａの表面に回路パターン形成用のポジ型レジストを塗布し、スルーホールアライメント１とフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液を上下にスプレー噴射し、エッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図５（ｂ）に示すように導体層２ａ及び２ｂに回路パターンを形成した。これと同時に、積層体Ｂａ及びＢｂのビアホール加工に使用するアライメントマーク６ａ及び６ｂを作製し、さらに、後の積層体にビアホール加工での位置合わせとして使用するアライメントマークを形成する領域５ａ及び５ｂは銅箔をエッチングし、絶縁層３を露出させた状態にした。
【００３５】
内層基材Ａの回路パターン形成後、接着剤を介してそれぞれ積層体であるテープ状の片面銅箔付ポリイミド基材Ｂａ及びＢｂをラミネートにて、貼り合せを行った。その際、内層基材Ａの両面に作製したアライメントマーク６ａ、６ｂが被覆しないようにした。次に、アライメントマーク６ａ、６ｂを基準として位置合わせを行い、積層体Ｂａ、Ｂｂの銅箔からポリイミドと内層基材の銅箔の境界までレーザ照射を施し、図５（ｃ）に示すようにビアホール１０ａ及び１０ｂを形成した。その後、ビアホール１０ａ、１０ｂを形成した際に発生した樹脂スミアを除去するデスミア処理を行った。同時に、積層体Ｂａ及びＢｂにレジスト回路パターンを形成するために使用するアライメントマーク１１ａ及び１１ｂを形成した。
【００３６】
図５（ｄ）に示すように、無電解メッキ、電解メッキを行い、ビアホール１０ａ及び１０ｂはビアホール内をメッキで充填するフィルドビアとし、内層基材Ａとの電気的な接続を行った。また、このときの導体層９ａ、９ｂは２５μｍとし、さらに内層基板Ａに形成されている領域５ａ、５ｂの導体厚を２５μｍとした。この際、無電解メッキは、絶縁体表面上に導電性を付与し、電解メッキが可能となるようにするために行うものである。硫酸と過酸化水素水の混合液により化学研磨を行い、導体層９ａ、９ｂの厚さを１５μｍと薄くした。また、このときの内層基板Ａに形成された領域５ａ、５ｂの導体厚も１５μｍとなる。そして、積層体Ｂａ及びＢｂの表面に回路パターン形成用のポジ型レジストを塗布し、ビアアライメント１１ａとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液を上下にスプレー噴射し、エッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図５（ｅ）に示すように導体層９ａ及び９ｂに回路パターンを形成した。これと同時に、積層体Ｃａ及びＣｂのビアホール加工に使用するアライメントマーク１２ａ及び１２ｂを作製した。
【００３７】
さらに、積層体Ｂａ及びＢｂの回路パターン形成後、接着剤を介してそれぞれ積層体であるテープ状の片面銅箔付ポリイミド基材Ｃａ及びＣｂをラミネートにて、貼り合せを行った。その際、内層基材Ａの両面に作製したアライメントマーク１２ａ、１２ｂが被覆しないように、かつ、積層体Ｂａ及びＢｂと同じ幅の片面銅箔付ポリイミド基材を使用した。次に、アライメントマーク１２ａ、１２ｂを基準として位置合わせを行い、積層体Ｃａ及びＣｂの銅箔からポリイミドと積層体Ｂａ及びＢｂの銅箔の境界までレーザ照射を施し、図６（ｆ）に示すように、ビアホール１６ａ及び１６ｂを形成した。その後、ビアホール１６ａ、１６ｂを形成した際に発生した樹脂スミアを除去するデスミア処理を行った。同時に、積層体Ｃａ及びＣｂにレジスト回路パターンを形成するために使用するビアアライメント１７ａ及び１７ｂを形成した。
無電解メッキ、電解メッキを行い、ビアホール１６ａ及び１６ｂはビアホール内をメッキで充填するフィルドビアとし、積層体Ｂａ及びＢｂとの導通をとる。また、このときの導体層１５ａ、１５ｂは２５μｍとした。この際、無電解メッキは、絶縁体表面上に導電性を付与し、電解メッキが可能となるようにするために行うものである。硫酸と過酸化水素水の混合液により化学研磨を行い、導体層１５ａ、１５ｂの厚さを１５μｍと薄くした後、積層体Ｃａ及びＣｂの表面に回路パターン形成用のポジ型レジストを塗布し、積層体Ｃａ及びＣｂのそれぞれにおいて、ビアアライメント１７ａ及び１７ｂとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液を上下にスプレー噴射し、エッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図６（ｇ）に示すように導体層１５ａ及び１５ｂに回路パターンを形成した。
【００３８】
図６（ｈ）に示すように、最外層Ｃａは半導体チップとの接続、最外層Ｃｂはプリント配線板との接続されるため、最外層Ｃａ及びＣｂの回路パターン上に開口パッドが形成されるようにソルダーレジストパターン１８ａ、１８ｂを形成した。以上より、積層方向に上下に３層ずつ、合計６層の配線構造を有する長尺配線基板が完成した。この値に所定の位置で個片化すると、多層回路を有する半導体パッケージ１９が得られた。
【産業上の利用の可能性】
【００３９】
以上説明したように、本発明の請求項１及び２に記載された発明は、ビルドアップによる多層回路基板製造方法として、多層プリント配線板や半導体パッケージのような少なくとも絶縁層の表裏に配線パターンを有する２層以上の多層回路を有する長尺配線基板を製造する場合にも適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係る長尺配線基板を示す平面図である。
【図２】図１に示す長尺配線基板及び多層回路基板の構成を示す図１のＹ−Ｙ線断面図である。
【図３】（ａ）から（ｃ）は多層回路基板の製造方法を示す図であり、内層基板にアライメントマークを形成する工程を説明する平面図である。
【図４】長尺配線基板の平面図であり、本発明を活用したときに考えられる製造方法の一例を示す平面図である。
【図５】（ａ）から（ｅ）は多層回路基板の製造方法を説明する断面図である。
【図６】（ｆ）から（ｈ）は多層回路基板の製造方法を説明する断面図である。
【符号の説明】
【００４１】
１ａ、１ｂ……貫通孔（スルーホールアライメント）、２ａ、２ｂ……導体層もしくは導体配線回路（内層基材上）、３、８ａ、８ｂ、１４ａ、１４ｂ……絶縁層、４、１０ａ、１０ｂ、１６ａ、１６ｂ……ビアホール、５ａ、５ｂ……絶縁層が露出される領域、６ａ、６ｂ……アライメントマーク（第１の積層体上のビアホール加工用アライメントマーク）、７ａ、７ｂ、１３ａ、１３ｂ……接着剤、９ａ、９ｂ……導体層もしくは導体配線回路（第１の積層体上）、１１ａ、１１ｂ……ビアホール（第１の積層体上の回路パターン形成用アライメントマーク）、１２ａ、１２ｂ……アライメントマーク（第２の積層体上のビアホール加工用アライメントマーク）、１５ａ、１５ｂ……導体層もしくは導体配線回路（第２の積層体上）、１７ａ、１７ｂ……ビアホール（第２の積層体上の回路パターン形成用アライメントマーク）、１８ａ、１８ｂ……ソルダーレジスト、１９……多層回路基板、Ａ……内層基板、Ｂａ，Ｂｂ……第１の積層体、Ｃａ，Ｃｃ……第２の積層体。
【図１】
0005176643.tif 000002
【図２】
0005176643.tif 000003
【図３】
0005176643.tif 000004
【図４】
0005176643.tif 000005
【図５】
0005176643.tif 000006
【図６】
0005176643.tif 000007