(57)【特許請求の範囲】
【請求項１】
負荷比率計算回路と、ＬＥＤの制御回路と、調光回路と、を有し、
前記負荷比率計算回路は、パルス幅変調（ＰＷＭ）信号を受信し、負荷入力信号を発生させ、前記ＰＷＭ信号のデジタル負荷比率を表示し、
前記ＬＥＤの制御回路は、前記負荷入力信号を受信し、ノイズを濾過、負荷出力信号を発生させ、
前記調光回路は、前記負荷出力信号を受信し、調光信号を発生させ、ＬＥＤ回路を制御し、
前記負荷入力信号の変動値はヒステリシス限界値ほど大きくない時、前記負荷出力信号が変化せず、
前記負荷入力信号の変動値は前記ヒステリシス限界値より大きい時、前記負荷出力信号が前記負荷入力信号に従って変化することを特徴とするＬＥＤコントローラ。
【請求項２】
前記ＬＥＤの制御回路は、判断回路と、出力発生回路と、を有し、
前記判断回路は、前記負荷入力信号を受信し、前記負荷入力信号の変動値は前記ヒステリシス限界値より大きいかどうかを判断し、判断信号を発生させ、
前記出力発生回路は、前記判断信号で制御され、前の時点の負荷出力信号のまま保持するか、あるいは前記負荷入力信号と同じ信号を出力することを特徴とする請求項１に記載のＬＥＤコントローラ。
【請求項３】
前記出力発生回路は、選択回路を有し、
前記選択回路は、第一入力端が前記負荷入力信号を受信し、第二入力端が前記負荷出力信号、或いは前記負荷出力信号の値と等しい信号を受信し、前記判断信号で制御され、出力を選択することを特徴とする請求項２に記載のＬＥＤコントローラ。
【請求項４】
前記ＬＥＤの制御回路は、ラッチ回路を有し、
前記ラッチ回路は、前記判断信号がイネイブル信号の場合、前記負荷入力信号を保存し、
前記ラッチ回路の出力端は、前記選択回路の第二入力端と接続されることを特徴とする請求項３に記載のＬＥＤコントローラ。
【請求項５】
前記出力発生回路は、ラッチ回路を有し、
前記ラッチ回路は、前記判断信号がイネイブル信号の場合、前記負荷入力信号を保存し、
前記ラッチ回路の出力信号を前記負荷出力信号とすることを特徴とする請求項２に記載のＬＥＤコントローラ。
【請求項６】
前記判断回路は、差分絶対値回路、及びヒステリシス限界値比較回路を有し、
前記差分絶対値回路は、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号と、を受信し、前記二つの信号の差によって差分絶対値信号を発生させ、
前記ヒステリシス限界値比較回路は、前記差分絶対値信号と前記ヒステリシス限界値とを比較し、前記比較の結果によって判断信号を発生させることを特徴とする請求項２に記載のＬＥＤコントローラ。
【請求項７】
前記差分絶対値回路は、数値比較回路と、減算回路と、選択回路と、を有し、
前記数値比較回路は、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とを比較し、
前記減算回路は、第一端は被減数を受信し、第二端は減数を受信し、前記減算回路の出力は前記差分絶対値信号を発生させ、
前記選択回路は、前記数値比較回路の前記比較結果によって、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とのうち、どれを前記減算回路の第一端に被減数として入力し、どれを前記減算回路の第二段に減数として入力することを決定することを特徴とする請求項６に記載のＬＥＤコントローラ。
【請求項８】
前記出力発生回路は、上下カウンタを有し、
前記判断信号がイネイブル信号の場合、前記上下カウンタは、前記数値比較回路の前記比較結果に基づき、上下計数し、前記上下カウンタの出力信号を前記負荷出力信号とすることを特徴とする請求項７に記載のＬＥＤコントローラ。
【請求項９】
ヒステリシス限界値設定回路を有し、前記ヒステリシス限界値を動的に変えることを特徴とする請求項１に記載のＬＥＤコントローラ。
【請求項１０】
前記ヒステリシス限界値設定回路は、周期計算回路、及びヒステリシス決定回路を有し、
前記周期計算回路は、前記ＰＷＭ信号を受信し、かつ前記ＰＷＭ信号の周期を計算し、前記ＰＷＭ信号の周期を示す周期信号を発生させ、
前記ヒステリシス決定回路は、前記周期信号を受信し、前記周期信号と対応するヒステリシス限界値を決定することを特徴とする請求項９に記載のＬＥＤコントローラ。
【請求項１１】
前記ヒステリシス限界値設定回路は、ヒステリシス決定回路を有し、前記負荷入力信号を受信し、前記負荷入力信号に従って、ヒステリシス限界値を決定することを特徴とする請求項９に記載のＬＥＤコントローラ。
【請求項１２】
前記ヒステリシス決定回路は、ルックアップテーブル回路、或いはデコーダ回路、又は読込回路であることを特徴とする請求項１０又は１１に記載のＬＥＤコントローラ。
【請求項１３】
パルス幅変調（ＰＷＭ）信号による負荷入力信号を受信し、ノイズを濾過し、負荷出力信号を発生させるＬＥＤの制御回路であって、
判断回路及び出力発生回路を有し、
前記判断回路は、前記負荷入力信号を受信し、前記負荷入力信号の変動値はヒステリシス限界値より大きいかどうかを判断し、判断信号を発生させ、
前記出力発生回路は、前記判断信号で制御され、前記負荷出力信号のまま保持するか、あるいは前記負荷入力信号と同じ信号を出力することを選択し、
前記負荷入力信号の変動値は前記ヒステリシス限界値ほど大きくない時、前記負荷出力信号が前の時点の負荷出力信号のまま、変化せず、
前記負荷入力信号の変動値は前記ヒステリシス限界値より大きい時、前記負荷出力信号が前記負荷入力信号に従って変化し、
負荷出力信号の変動値が小さくなり、前記ヒステリシス限界値ほど大きくない時に、前記負荷出力信号は安定して、次の負荷出力信号の変動値は前記ヒステリシス限界値より大きくなるまでに変更しないことを特徴とするＬＥＤの制御回路。
【請求項１４】
前記出力発生回路は、選択回路を有し、
前記選択回路は、判断信号によって制御され、出力を選択し、
前記選択回路の第一入力端は前記負荷入力信号を受信し、第二入力端は前記負荷出力信号を受信することを特徴とする請求項１３に記載のＬＥＤの制御回路。
【請求項１５】
ラッチ回路を有し、
前記ラッチ回路は、前記判断信号がイネイブル信号の場合、前記負荷入力信号を保存し、
前記ラッチ回路の出力端は、前記選択回路の第二入力端と接続されることを特徴とする請求項１４に記載のＬＥＤの制御回路。
【請求項１６】
前記出力発生回路は、ラッチ回路を有し、
前記ラッチ回路は、前記判断信号がイネイブル信号の場合、前記負荷入力信号を保存し、
前記ラッチ回路の出力信号を前記負荷出力信号とすることを特徴とする請求項１３に記載のＬＥＤの制御回路。
【請求項１７】
前記判断回路は、差分絶対値回路、及びヒステリシス限界値比較回路を有し、
前記差分絶対値回路は、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号と、を受信し、前記二つの信号の差によって差分絶対値信号を発生させ、
前記ヒステリシス限界値比較回路は、前記差分絶対値信号と前記ヒステリシス限界値とを比較し、前記比較の結果によって判断信号を発生させることを特徴とする請求項１３に記載のＬＥＤの制御回路。
【請求項１８】
前記差分絶対値回路は、数値比較回路と、減算回路と、選択回路と、を有し、
前記数値比較回路は、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とを比較し、
前記減算回路は、第一端は被減数を受信し、第二端は減数を受信し、前記減算回路の出力は前記差分絶対値信号を発生させ、
前記選択回路は、前記数値比較回路の前記比較結果によって、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とのうち、どれを前記減算回路の第一端に被減数として入力し、どれを前記減算回路の第二段に減数として入力することを決定することを特徴とする請求項１７に記載のＬＥＤの制御回路。
【請求項１９】
前記出力発生回路は、上下カウンタを有し、
前記判断信号がイネイブル信号の場合、前記上下カウンタは、前記数値比較回路の前記比較結果に基づき、上下計数し、前記上下カウンタの出力信号を前記負荷出力信号とすることを特徴とする請求項１８に記載のＬＥＤの制御回路。
【請求項２０】
ヒステリシス限界値設定回路を有し、前記ヒステリシス限界値を動的に変えることを特徴とする請求項１３に記載のＬＥＤの制御回路。
【請求項２１】
前記ヒステリシス限界値設定回路は、周期計算回路、及びヒステリシス決定回路を有し、
前記周期計算回路は、前記ＰＷＭ信号を受信し、かつ前記ＰＷＭ信号の周期を計算し、前記ＰＷＭ信号の周期を示す周期信号を発生させ、
前記ヒステリシス決定回路は、前記周期信号を受信し、前記周期信号と対応するヒステリシス限界値を決定することを特徴とする請求項２０に記載のＬＥＤの制御回路。
【請求項２２】
前記ヒステリシス限界値設定回路は、ヒステリシス決定回路を有し、前記負荷入力信号を受信し、前記負荷入力信号に従って、ヒステリシス限界値を決定することを特徴とする請求項２０に記載のＬＥＤの制御回路。
【請求項２３】
前記ヒステリシス決定回路は、ルックアップテーブル回路、或いはデコーダ回路、又は読込回路であることを特徴とする請求項２１又は２２に記載のＬＥＤの制御回路。
【請求項２４】
パルス幅変調（ＰＷＭ）信号を受信し、前記ＰＷＭ信号の負荷比率を計算し、負荷入力信号を発生させ、前記ＰＷＭ信号のデジタル負荷比率を表示し、
前記負荷入力信号を受信し、ノイズを濾過し、負荷出力信号を発生させ、
前記負荷出力信号を受信し、調光信号を発生させ、ＬＥＤ回路を制御し、
前記負荷入力信号の変動値は前記ヒステリシス限界値ほど大きくない時、前記負荷出力信号が前の時点の負荷出力信号のまま、変化せず、
前記負荷入力信号の変動値は前記ヒステリシス限界値より大きい時、前記負荷出力信号が前記負荷入力信号に従って変化し、
負荷出力信号の変動値が小さくなり、前記ヒステリシス限界値ほど大きくない時に、前記負荷出力信号は安定して、次の負荷出力信号の変動値は前記ヒステリシス限界値より大きくなるまでに変更しないことを特徴とするＬＥＤの制御方法。
【請求項２５】
前記負荷入力信号を受信し、かつ前記負荷出力信号を発生させるプロセスは、前記負荷入力信号を保存するプロセスを有することを特徴とする請求項２４に記載のＬＥＤの制御方法。
【請求項２６】
前記負荷入力信号を受信し、かつ前記負荷出力信号を発生させるプロセスは、
前記負荷入力信号を受信し、前記負荷入力信号の変動値は前記ヒステリシス限界値より大きいかどうかを判断し、判断信号を発生させるプロセスと、
前記判断信号に基づき、前記負荷出力信号のまま保持するか、あるいは前記負荷入力信号と同じ信号を出力すること、を選択するプロセスと、
を有することを特徴とする請求項２４に記載のＬＥＤの制御方法。
【請求項２７】
前記負荷入力信号を受信し、前記負荷入力信号の変動値は前記ヒステリシス限界値より大きいかどうかを判断し、判断信号を発生させるプロセスは、
前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号と、を受信し、前記二つの信号の差によって差分絶対値信号を発生させるプロセスと、
前記差分絶対値信号と前記ヒステリシス限界値とを比較し、前記比較の結果によって判断信号を発生させるプロセスと、
を有することを特徴とする請求項２６に記載のＬＥＤの制御方法。
【請求項２８】
前記差分絶対値信号を発生させるプロセスは、
前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とを比較し、数値比較信号を発生させるプロセスと、
前記数値比較信号に基づき、前記負荷入力信号と、前記負荷出力信号或いは前記負荷出力信号の値と等しい信号とのうち、どれを前記減算回路の第一端に被減数として入力し、どれを前記減算回路の第二段に減数として入力することを決定するプロセスと、
を有することを特徴とする請求項２７に記載のＬＥＤの制御方法。
【請求項２９】
上下カウンタによって、前記数値比較信号に基づき、上下計数し、前記上下カウンタの出力信号を前記負荷出力信号とする方法を有することを特徴とする請求項２８に記載のＬＥＤの制御方法。
【請求項３０】
前記ヒステリシス限界値を動的に変える方法を有することを特徴とする請求項２４に記載のＬＥＤの制御方法。
【請求項３１】
前記ヒステリシス限界値を動的に変えるプロセスは、
前記ＰＷＭ信号の周期、或いは前記負荷入力信号に基づき、前記ヒステリシス限界値を設定するプロセスを含むことを特徴とする請求項３０に記載のＬＥＤの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤコントローラに関し、特にヒステリシス効果を利用したＬＥＤコントローラに関する。本発明はさらに、ＬＥＤの制御回路及び制御方法に関する。
【背景技術】
【０００２】
図１に示す従来技術の回路は、ＬＥＤコントローラ１でＬＥＤ回路４を制御する。ＬＥＤの明るさは、ＰＷＭ信号２の負荷比率で調節される。負荷比率が高いほど高ければ、ＬＥＤは明るい。図１の回路において、負荷比率計算回路１１０は、周波数の高いクロック信号ＣＬＫ３を利用し、ＰＷＭ信号２のパルス幅及び周期をカウントし、負荷比率（ｎ乗のデジタル信号で示す）を計算する。調光回路１１は、前記ｎ乗のデジタル信号によって調光信号を発生させ、ＬＥＤ回路４の明るさを調節する。
なお、ＬＥＤコントローラは例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１２３２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図２に示すように、回路の導通と遮断されるとき、ＰＷＭ信号２の歪曲が発生する。さらに、クロック信号ＣＬＫ３のジッターが発生する。ＰＷＭ信号２の歪曲及びクロック信号ＣＬＫ３のジッターは、負荷比率の計算誤差を招く。その計算誤差によって調光信号の不安定性が発生し、ＬＥＤ回路４がちらつく。
【０００５】
上記問題を解決するため、本発明は上記の従来技術の欠点に対し、ちらつき除く機能を持つＬＥＤコントローラと、ＬＥＤのちらつき除く制御回路及びＬＥＤのちらつきを除く制御方法とを提供する。
【０００６】
本発明の一つの目的は、ＬＥＤコントローラを提供することである。
本発明の他一つの目的は、ＬＥＤの制御回路を提供することである。
本発明の更に一つの目的は、ＬＥＤの制御方法を提供することである。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明によるＬＥＤコントローラは負荷比率計算回路、ＬＥＤの制御回路、及び調光回路を有する。負荷比率計算回路は、パルス幅変調（ＰＷＭ）信号を受信し、負荷入力信号を発生させ、ＰＷＭ信号のデジタル負荷比率を表示する。ＬＥＤの制御回路は、負荷入力信号を受信し、ノイズを濾過し、負荷出力信号を発生させる。調光回路は、負荷出力信号を受信し、調光信号を発生させ、ＬＥＤ回路を制御する。負荷入力信号の変動値はヒステリシス限界値ほど大きくない時、当該負荷出力信号が変化しない。負荷入力信号の変動値はヒステリシス限界値より大きい時、当該負荷出力信号が負荷入力信号に従って変化する。負荷出力信号の変動値が小さくなり、ヒステリシス限界値ほど大きくない時に、負荷出力信号は安定して、次の負荷出力信号の変動値はヒステリシス限界値より大きくなるまでに変更しない。
【０００８】
本発明によるＬＥＤコントローラは、ヒステリシス限界値を動態に設定する回路を有する。前記ヒステリシス限界値の設定回路は、ヒステリシス決定回路を有し、ＰＷＭ信号の周期、又は負荷入力信号に基づいてヒステリシス限界値を決定する。
【０００９】
また、本発明によるＬＥＤの制御回路は、負荷入力信号を受信し、ノイズを濾過し、負荷出力信号を発生させる。そのＬＥＤの制御回路は、判断回路及び出力発生回路を有する。判断回路は、負荷入力信号を受信し、その負荷入力信号の変動値はヒステリシス限界値より大きいかどうかを判断し、判断信号を発生させる。出力発生回路は、判断信号で制御され、前の時点の負荷出力信号のまま保持するか、あるいは負荷入力信号と同じ信号を出力する。
【００１０】
負荷入力信号の変動値はヒステリシス限界値ほど大きくない時、当該負荷出力信号が前の時点の負荷出力信号のまま、変化しない。負荷入力信号の変動値はヒステリシス限界値より大きい時、当該負荷出力信号が負荷入力信号に従って変化する。負荷出力信号の変動値が小さくなり、ヒステリシス限界値ほど大きくない時に、負荷出力信号は安定して、次の負荷出力信号の変動値はヒステリシス限界値より大きくなるまでに変更しない。
【００１１】
上記ＬＥＤの制御回路において、出力発生回路は、選択回路を有してもよい。選択回路は、第一入力端が（一）負荷入力信号を受信し、第二入力端が（二）負荷出力信号、または当該負荷出力信号の値と等しい信号を受信し、判断信号で制御され、出力を選択する。ラッチ回路で負荷出力信号を保存することで、当該負荷出力信号の値と等しい信号を得る。
【００１２】
当該出力発生回路は、ラッチ回路を有してもよい。ラッチ回路は、判断信号で制御され、判断信号がイネイブル信号の場合、負荷入力信号を保存する。ラッチ回路の出力端は、選択回路の第二入力端と接続され、ラッチ回路の出力信号を負荷出力信号とする。
【００１３】
当該出力発生回路は、上下カウンタを有してもよい。上記（一）、（二）の信号を比較した結果に基づき、上下計数し、上下カウンタの出力信号を負荷出力信号とする。
【００１４】
上記ＬＥＤの制御回路において、判断回路は、差分絶対値回路及びヒステリシス限界値比較回路を有してもよい。差分絶対値回路は、上記（一）、（二）の信号を受信し、（一）、（二）の信号の差によって差分絶対値信号を発生させる。ヒステリシス限界値比較回路は、差分絶対値信号とヒステリシス限界値とを比較し、比較の結果により判断信号を発生させる。
【００１５】
上記差分絶対値回路は、数値比較回路、減算回路、及び選択回路を有する。数値比較回路は、上記（一）、（二）の信号を比較する。減算回路の第一端は被減数を受信し、第二端は減数を受信し、減算回路の出力は前記差分絶対値信号を発生させる。選択回路は、数値比較回路の比較結果によって、前記（一）、（二）の信号のうち、どれを減算回路の第一端に被減数として入力し、どれを減算回路の第二段に減数として入力することを決定する。
【００１６】
さらに、本発明による制御方法は、パルス幅変調（ＰＷＭ）信号を受信し、ＰＷＭ信号の負荷比率を計算し、負荷入力信号を発生させ、ＰＷＭ信号の負荷比率を表示する方法と、当該負荷入力信号を受信し、ノイズを濾過し、負荷出力信号を発生させる方法と、当該負荷出力信号を受信し、調光信号を発生させ、ＬＥＤ回路を制御する方法と、を有する。負荷入力信号の変動値はヒステリシス限界値ほど大きくない時、負荷出力信号が前の時点の負荷出力信号のまま、変化しない。負荷入力信号の変動値はヒステリシス限界値より大きい時、負荷出力信号が負荷入力信号に従って変化する。負荷出力信号の変動値が小さくなり、ヒステリシス限界値ほど大きくない時に、負荷出力信号は安定して、次の負荷出力信号の変動値はヒステリシス限界値より大きくなるまでに変更しない。
【図面の簡単な説明】
【００１７】
【図１】従来技術のＬＥＤコントローラ回路のブロック図である。
【図２】回路が導通と遮断されるとき、図１のＰＷＭ信号の歪曲、及びクロック信号ＣＬＫのジッターを示す波形図である。
【図３】本発明の第１実施形態によるＬＥＤコントローラのブロック図である。
【図４】本発明の第１実施形態によるＬＥＤの制御回路の主な構造を示すブロック図である。
【図５】本発明の第２実施形態によるＬＥＤの制御回路のブロック図である。
【図６】本発明の第３実施形態によるＬＥＤの制御回路のブロック図である。
【図７】図６のラッチ回路１２１をＤ型フリップフロップにしたブロック図である。
【図８】本発明の第４実施形態によるＬＥＤの制御回路のブロック図である。
【図９】図８の判断回路１２２をハードウエアにしたブロック図である。
【図１０】図９のヒステリシス限界値比較回路１２５を一比較器にしたブロック図である。
【図１１】図９の差分絶対値回路１２４をハードウエアにした回路図である。
【図１２】図１１の差分絶対値回路１２４をより具体的に示す回路図である。
【図１３】本発明の第５実施形態によるＬＥＤの制御回路のブロック図である。
【図１４】ヒステリシス限界値ＨＹＳを、動的に変えることを示すブロック図（その一）である。
【図１５】ヒステリシス限界値ＨＹＳを、動的に変えることを示すブロック図（その二）である。
【図１６】本発明の第６実施形態によるＬＥＤの制御回路のヒステリシス限界値設定回路のブロック図である。
【図１７】本発明の第７実施形態によるＬＥＤの制御回路のヒステリシス決定回路のブロック図である。
【図１８】本発明の第８実施形態によるＬＥＤの制御回路のヒステリシス決定回路のブロック図である。
【図１９】本発明の第９実施形態によるＬＥＤの制御回路のヒステリシス決定回路のブロック図である。
【発明を実施するための形態】
【００１８】
以下、実施形態に基づいて、本発明の技術内容、特徴及び効果を詳しく説明する。
（第１実施形態）
図３に、本発明の第１実施形態によるＬＥＤコントローラを示す。
図３のように、ＬＥＤコントローラ１０にある負荷比率計算回路１１０に、ＰＷＭ信号２を入力する。負荷比率計算回路１１０は、クロック信号ＣＬＫ３（図２参照、内部生成か外部入力、どちらもよい）によってＰＷＭ信号２の負荷比率を計算し、その負荷比率をｎ乗のデジタル信号で表示する。その負荷比率は負荷入力信号Ｄｕｔｙ−ＩＮである。例えば、ＰＷＭ信号の時間がｔであり、周期がＴである。そうすると、負荷入力信号Ｄｕｔｙ−ＩＮ＝（ｔ／Ｔ）×２n。
【００１９】
その負荷入力信号Ｄｕｔｙ−ＩＮをＬＥＤの制御回路１２０に入力する。ＬＥＤの制御回路１２０は、負荷入力信号Ｄｕｔｙ−ＩＮに対する負荷出力信号Ｄｕｔｙ−ＯＵＴを出力し、負荷出力信号Ｄｕｔｙ−ＯＵＴがｎ乗のデジタル信号である。負荷入力信号Ｄｕｔｙ−ＩＮと負荷出力信号Ｄｕｔｙ−ＯＵＴとはヒステリシスを有する。負荷出力信号Ｄｕｔｙ−ＯＵＴは、ＬＥＤの制御回路１２０によって制御される。負荷入力信号Ｄｕｔｙ−ＩＮの変動値は、設定したヒステリシス限界値ＨＹＳほど大きくない時、負荷出力信号Ｄｕｔｙ−ＯＵＴが前の時点の負荷出力信号のまま、変化しない。
【００２０】
負荷入力信号Ｄｕｔｙ−ＩＮの変動値はヒステリシス限界値ＨＹＳより大きい時、負荷出力信号Ｄｕｔｙ−ＯＵＴが負荷入力信号Ｄｕｔｙ−ＩＮに従って変化する。負荷入力信号Ｄｕｔｙ−ＩＮの変動値が小さくなり、ヒステリシス限界値ＨＹＳほど大きくない時に、負荷出力信号Ｄｕｔｙ−ＯＵＴは安定して、次の負荷出力信号の変動値はヒステリシス限界値ＨＹＳより大きくなるまでに変更しない。
【００２１】
例えば、ヒステリシス限界値ＨＹＳを１にすると、負荷出力信号が表１のようになる。
【表１】
0005334927.tif 000002
【００２２】
言い換えれば、負荷入力信号Ｄｕｔｙ−ＩＮの変動値がヒステリシス限界値ＨＹＳより大きい場合のみ、負荷出力信号Ｄｕｔｙ−ＯＵＴはその負荷入力信号Ｄｕｔｙ−ＩＮに従って変化する（時間Ｔ２、Ｔ５、Ｔ６参照）。
【００２３】
ＬＥＤコントローラ１０の調光回路１１は、ＬＥＤの制御回路１２０の負荷出力信号Ｄｕｔｙ−ＯＵＴを受信し、デジタル調光信号或いはアナログ調光信号を発生させ、ＬＥＤ回路４の明るさを調節する。調光信号はデジタル信号の場合、ＬＥＤ回路４の平均導通時間を制御する。調光信号はアナログ信号の場合、ＬＥＤ回路４の電流を制御する。いずれもＬＥＤ回路４の明るさを調節することは可能である。
【００２４】
図４に、本発明の第１実施形態によるＬＥＤの制御回路の構造を示す。
制御回路１２０は、判断回路１２２と、出力発生回路１２３を有する。判断回路１２２は、負荷入力信号Ｄｕｔｙ−ＩＮを受信し、その負荷入力信号Ｄｕｔｙ−ＩＮの変動値はヒステリシス限界値ＨＹＳより大きいかどうかを判断し、判断信号を発生させる。出力発生回路１２３は、その判断信号により制御され、負荷入力信号Ｄｕｔｙ−ＩＮと同じ信号を出力するか、或いは前の時点の負荷出力信号Ｄｕｔｙ−ＯＵＴのまま保持する。
【００２５】
ヒステリシス限界値ＨＹＳは、設定された固定値にしてもよいし、動的に変える数値にしてもよい。ヒステリシス限界値ＨＹＳを動的に変えることを第６実施形態で詳しく説明する。
（第２実施形態）
【００２６】
図５に、本発明の第２実施形態によるＬＥＤの制御回路を示す。
制御回路１２０は、判断回路１２２と、選択回路１２３１を有する。選択回路１２３１は判断信号によって制御され、出力を選択する。選択回路１２３１の第一入力端は負荷入力信号Ｄｕｔｙ−ＩＮを受信し、第二入力端は負荷出力信号Ｄｕｔｙ−ＯＵＴを受信する。
【００２７】
判断回路１２２は、負荷入力信号Ｄｕｔｙ−ＩＮと、負荷出力信号Ｄｕｔｙ−ＯＵＴとを受信し、その二つの信号の差と、ヒステリシス限界値ＨＹＳとを比較し、判断信号を出力するかどうかを決定する。
【００２８】
本実施形態において、負荷出力信号Ｄｕｔｙ−ＯＵＴを、判断回路１２２及び選択回路１２３１に入力し、前の時点の負荷出力信号Ｄｕｔｙ−ＯＵＴを変動値計算の基準値とする。その変動値計算の基準値は、必ずしも前の時点の負荷出力信号Ｄｕｔｙ−ＯＵＴに限定されることではない。
（第３実施形態）
【００２９】
図６に、本発明の第３実施形態によるＬＥＤの制御回路を示す。
制御回路１２０は、ラッチ回路１２１と、判断回路１２２と、選択回路１２３１と、を有する。図６のように、負荷入力信号Ｄｕｔｙ−ＩＮをラッチ回路１２１に入力し、ラッチ回路１２１の出力信号ＤＴ０を基準値とし、その出力信号ＤＴ０を判断回路１２２及び選択回路１２３１に入力する。判断信号がイネイブル信号の場合のみ、ラッチ回路１２１は負荷入力信号Ｄｕｔｙ−ＩＮを保存する。言い換えれば、出力信号ＤＴ０が前の時点の負荷出力信号Ｄｕｔｙ−ＯＵＴと相当する。
【００３０】
本実施形態において、ラッチ回路１２１をＤ型フリップフロップにする。
図７のように、負荷入力信号Ｄｕｔｙ−ＩＮをＤ型フリップフロップの入力ピンに入力し、判断信号をクロックピンに入力し、Ｄ型フリップフロップの出力信号はＤＴ０。クロックピンは判断信号により駆動される場合、Ｄ型フリップフロップは負荷入力信号Ｄｕｔｙ−ＩＮを保存する。
（第４実施形態）
【００３１】
図８に、本発明の第４実施形態によるＬＥＤの制御回路を示す。
制御回路１２０は、判断回路１２２と、ラッチ回路１２３２と、を有する。本実施形態において、ラッチ回路１２３２をＤ型フリップフロップにする。判断信号がイネイブル信号の場合、ラッチ回路１２３２は負荷入力信号Ｄｕｔｙ−ＩＮを保存し、ラッチ回路１２３２の出力信号を負荷出力信号Ｄｕｔｙ−ＯＵＴとする。
【００３２】
ラッチ回路１２３２とラッチ回路１２１との構造、及び接続方法が似っているが、効果が違う。ラッチ回路１２１は、負荷入力信号Ｄｕｔｙ−ＩＮを保存し、基準値とする。ラッチ回路１２３２は、負荷出力信号を制御、選択し、負荷出力信号を当時の負荷入力信号Ｄｕｔｙ−ＩＮにするか、或いは前の時点の負荷出力信号Ｄｕｔｙ−ＯＵＴのまま保持する。
【００３３】
本実施形態において、判断回路１２２をハードウエアにする。図９のように、判断回路１２２は、差分絶対値回路１２４、ヒステリシス限界値比較回路１２５を有する。差分絶対値回路１２４は、（一）負荷入力信号Ｄｕｔｙ−ＩＮと、（二）（ａ）当該負荷出力信号Ｄｕｔｙ−ＯＵＴ或いは（ｂ）当該負荷出力信号Ｄｕｔｙ−ＯＵＴの値と等しい出力信号ＤＴ０を受信し、（一）と（二）との差によって差分絶対値信号ＤＩＦを発生させる。
【００３４】
ヒステリシス限界値比較回路１２５は、その差分絶対値信号ＤＩＦと、ヒステリシス限界値ＨＹＳとを比較し、結果によって判断信号を発生させる。本実施形態において、ヒステリシス限界値比較回路１２５を図１０の比較器１２５１にする。
【００３５】
図１１のように、本実施形態において、差分絶対値回路１２４をハードウエアにする。差分絶対値回路１２４は、比較器１２４１、選択回路１２４２、及び減算回路１２４３を有する。比較器１２４１は前記信号（一）と（二）を比較する。その比較の結果に基づいて、選択回路１２４２は、信号（一）と（二）の内、どれを減算回路１２４３の正入力端に入力し、どれを減算回路１２４３の負入力端に入力することを決める。減算回路１２４３の出力は差分絶対値信号ＤＩＦである。
【００３６】
図１２に、図１１の差分絶対値回路１２４をより具体的に示す。
図１２のように、選択回路１２４２は、第一セレクタ１２４４、及び第二セレクタ１２４５を有する。負荷入力信号Ｄｕｔｙ−ＩＮが負荷出力信号Ｄｕｔｙ−ＯＵＴより大きい場合、比較器１２４１の出力信号基づき、第一セレクタ１２４４は、負荷入力信号Ｄｕｔｙ−ＩＮを選択し、第一セレクタ１２４４の出力信号とし、第二セレクタ１２４５は、負荷出力信号Ｄｕｔｙ−ＯＵＴを選択し、第二セレクタ１２４５の出力信号とする。負荷入力信号Ｄｕｔｙ−ＩＮが負荷出力信号Ｄｕｔｙ−ＯＵＴより小さい場合、第一セレクタ１２４４は、負荷出力信号Ｄｕｔｙ−ＯＵＴを選択し、第一セレクタ１２４４の出力信号とし、第二セレクタ１２４５は、負荷入力信号Ｄｕｔｙ−ＩＮを選択し、第二セレクタ１２４５の出力信号とする。
【００３７】
減算回路１２４３は、インバータ１２４６、及び加算器１２４８を有する。第二セレクタ１２４５の出力信号がインバータ１２４６を通し、加算器１２４８によって、第一セレクタ１２４４の出力信号と加算され、負荷入力信号Ｄｕｔｙ−ＩＮと負荷出力信号Ｄｕｔｙ−ＯＵＴとの差分絶対値信号ＤＩＦが出力される。
（第５実施形態）
【００３８】
図１３に、本発明の第５実施形態によるＬＥＤの制御回路を示す。
本実施形態において、出力発生回路１２３は、上下カウンタ１２３３を有する。判断信号がイネイブル信号の場合、上下カウンタ１２３３は、比較器１２４１の出力信号に基づき、上下計数し、上下カウンタ１２３３の出力信号を負荷出力信号Ｄｕｔｙ−ＯＵＴにする。
【００３９】
本実施形態において、負荷入力信号Ｄｕｔｙ−ＩＮが劇的に変化するとき、負荷出力信号Ｄｕｔｙ−ＯＵＴは、即時に反応せず、徐々に変化する。これにより、ＬＥＤ回路４の明るさは劇的に変化しない。
【００４０】
表２に、負荷出力信号の変化を例として説明する。
【表２】
0005334927.tif 000003
【００４１】
上下カウンタ１２３３は、全体回路のクロック信号と同じクロック信号を受信してもよいし、違うクロック信号を受信してもよい。全体回路のクロック信号と違うクロック信号を受信する場合、上表に示した毎時間単位内、負荷出力信号Ｄｕｔｙ−ＯＵＴの変化値は１ではない。
（第６実施形態）
【００４２】
ヒステリシス限界値ＨＹＳを動的に変える数値にする場合、例えば、図１４のように、ヒステリシス限界値設定回路１３０を介してＰＷＭ信号２の周期を測定することから設定するか、又は図１５のように、ヒステリシス限界値設定回路１３０を介して負荷入力信号Ｄｕｔｙ−ＩＮに従って設定する。
【００４３】
以下、ヒステリシス限界値ＨＹＳを動的に変える理由を詳しく説明する。
ＰＷＭ信号２の周期が長い場合、ＰＷＭ信号２の歪曲及びクロック信号ＣＬＫ３のジッターは、ＬＥＤのちらつきに対する影響が小さい。ＰＷＭ信号２の周期が短い場合、ＰＷＭ信号２の歪曲及びクロック信号ＣＬＫ３のジッターは、ＬＥＤのちらつきに対する影響が大きい。そのため、ＰＷＭ信号の周期が短い時、ヒステリシス限界値ＨＹＳを高く変える。
【００４４】
或いは、肉眼は、特定の明るさ範囲内の識別能力が弱い。そのため、負荷入力信号Ｄｕｔｙ−ＩＮの範囲に対応して、ヒステリシス限界値ＨＹＳを変更する。例えば、肉眼の識別能力が強い信号範囲内、ヒステリシス限界値ＨＹＳを高く変える。
【００４５】
図１６のように、ヒステリシス限界値設定回路１３０は、周期計算回路１３１、及びヒステリシス決定回路１３２を有する。周期計算回路１３１は、ＰＷＭ信号２を受信し、クロック信号ＣＬＫ３ａ（内部生成する、或いは外部入力される）に基づいて、ＰＷＭ信号２の周期を計算し、ＰＷＭ信号２の周期を示す周期信号ＰＲＤを発生させる。クロック信号ＣＬＫ３ａは、クロック信号ＣＬＫ３とは同じ信号であってもよいし、違う信号であってもよい。
【００４６】
ヒステリシス決定回路１３２は、周期信号ＰＲＤを受信し、周期信号ＰＲＤと対応するヒステリシス限界値ＨＹＳを決定する。
【００４７】
例えば、ＰＷＭ信号の時間がｔであり、周期がＴである。
そうすると、負荷入力信号Ｄｕｔｙ−ＩＮ＝（ｔ／Ｔ）×２n。
【００４８】
クロック信号ＣＬＫ３ａで計算する時、周期Ｔのクロック周波数をＭとし、以下のように設定する。
Ｍ＞２n+1の場合、ＨＹＳ＝１
２n＜Ｍ≦２n+1の場合、ＨＹＳ＝２
２n-1＜Ｍ≦２nの場合、ＨＹＳ＝４
など。
【００４９】
ヒステリシス限界値設定回路は、負荷入力信号Ｄｕｔｙ−ＩＮに従って、ヒステリシス限界値ＨＹＳを決定する場合、周期計算回路の必要がなし、ヒステリシス決定回路のみを有する。
（第７実施形態）
【００５０】
図１７に、本発明の第７実施形態によるＬＥＤの制御回路のヒステリシス決定回路を示す。
本実施形態において、ヒステリシス決定回路は、ルックアップテーブル回路１３２１である。
（第８実施形態）
【００５１】
図１８に、本発明の第８実施形態によるＬＥＤの制御回路のヒステリシス決定回路を示す。
本実施形態において、ヒステリシス決定回路は、デコーダ回路１３２２である。
（第９実施形態）
【００５２】
図１９に、発明の第９実施形態によるＬＥＤの制御回路のヒステリシス決定回路を示す。
本実施形態において、ヒステリシス決定回路は、読込回路１３２３である。
ルックアップテーブル回路１３２１と、デコーダ回路１３２２とには、入力信号と出力信号の対応関係を設定する。読込回路１３２３には、周期信号ＰＲＤ或いは負荷入力信号Ｄｕｔｙ−ＩＮ（或いは最も重要な一部のビット）をアドレスにし、それに対応するヒステリシス限界値ＨＹＳを取り出す。
【００５３】
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
【００５４】
例えば、以下のように変動してもよい。
立ち上がりエッジとハイスタンダードとで表示した信号を、立ち下りエッジとロースタンダードとで表示する。それに対し、対応する回路要素を変更すればできる。
【００５５】
カウンタの上下計数を逆にしてもよい。
ヒステリシス限界値を複数に設定してもよい。
各回路に、信号を影響しなければ、他の回路要素（例、スイッチ）を追加してもよい。
【００５６】
各比較器の正入力端と負入力端とは交換してもよい。交換した場合、回路の信号処理方法を対応して修正する。
第３実施形態では、ラッチ回路１２１をＤ型フリップフロップにしたが、本発明では、このラッチ回路について、Ｄ型フリップフロップに限らない。
第４実施形態では、ラッチ回路１２３２をＤ型フリップフロップにしたが、本発明では、このラッチ回路について、Ｄ型フリップフロップに限らない。
【００５７】
第４実施形態では、判断回路１２２をハードウエアにしたが、本発明では、この判断回路について、プロセッサとソフトウエアのセットにしてもよい。
第４実施形態では、ヒステリシス限界値比較回路１２５を図１０の比較器１２５１にしたが、本発明では、このヒステリシス限界値比較回路について、比較器１２５１に限らない。
【００５８】
本発明では、比較器について、ヒステリシス比較器であっても、一般的な比較器であってもよい。
第６実施形態では、ヒステリシス限界値ＨＹＳを動的に変える数値にするとき、ヒステリシス限界値設定回路１３０を介して、ＰＷＭ信号２の周期を測定することから設定するか、又は、負荷入力信号Ｄｕｔｙ−ＩＮに従って設定することにしたが、本発明では、このヒステリシス限界値ＨＹＳについて、使用者はＬＥＤコントローラ１０の外部から人工的に設定してもよい。
【００５９】
第６実施形態では、ヒステリシス決定回路１３２は、ルックアップテーブル回路１３２１、或いはデコーダ回路１３２２、又は読込回路１３２３であることにしたが、本発明では、このヒステリシス決定回路について、他の回路にしてもよい。
上記変動とそれ以外の変動は、すべて本発明の保護範囲に適用することを釈明する。
【符号の説明】
【００６０】
１  ・・・ＬＥＤコントローラ
２  ・・・ＰＷＭ信号
３  ・・・クロック信号
３ａ・・・クロック信号
４  ・・・ＬＥＤ回路
１０  ・・・ＬＥＤコントローラ
１１  ・・・調光回路
１１０  ・・・負荷比率計算回路
１２０  ・・・ＬＥＤの制御回路
１２１  ・・・ラッチ回路
１２２  ・・・判断回路
１２３  ・・・出力発生回路
１２３１・・・選択回路
１２３２・・・ラッチ回路
１２３３・・・上下カウンタ
１２４  ・・・差分絶対値回路
１２４１・・・比較器
１２４２・・・選択回路
１２４３・・・減算回路
１２４４・・・第一セレクタ
１２４５・・・第二セレクタ
１２４６・・・インバータ
１２４８・・・加算器
１２５  ・・・ヒステリシス限界値比較回路
１２５１・・・比較器
１３０  ・・・ヒステリシス限界値設定回路
１３１  ・・・周期計算回路
１３２  ・・・ヒステリシス決定回路
１３２１・・・ルックアップテーブル回路
１３２２・・・デコーダ回路
１３２３・・・読込回路
ＤＩＦ  ・・・差分絶対値信号
ＤＴ０  ・・・出力信号
ＰＲＤ  ・・・周期信号
ＨＹＳ  ・・・ヒステリシス限界値
Ｄｕｔｙ−ＩＮ  ・・・負荷入力信号
Ｄｕｔｙ−ＯＵＴ・・・負荷出力信号
【図１】
0005334927.tif 000004
【図２】
0005334927.tif 000005
【図３】
0005334927.tif 000006
【図４】
0005334927.tif 000007
【図５】
0005334927.tif 000008
【図６】
0005334927.tif 000009
【図７】
0005334927.tif 000010
【図８】
0005334927.tif 000011
【図９】
0005334927.tif 000012
【図１０】
0005334927.tif 000013
【図１１】
0005334927.tif 000014
【図１２】
0005334927.tif 000015
【図１３】
0005334927.tif 000016
【図１４】
0005334927.tif 000017
【図１５】
0005334927.tif 000018
【図１６】
0005334927.tif 000019
【図１７】
0005334927.tif 000020
【図１８】
0005334927.tif 000021
【図１９】
0005334927.tif 000022