(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上に、単結晶半導体層を形成し、
前記単結晶半導体層に加熱処理を施し、
前記加熱処理が施された単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項３】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された絶縁層を介して、前記単結晶半導体基板を、絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項４】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された絶縁層を介して、前記単結晶半導体基板を、絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層に加熱処理を施し、
前記加熱処理が施された単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項５】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
絶縁表面を有する基板上に絶縁層を形成し、
前記絶縁層を介して、前記単結晶半導体基板を、前記絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項６】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
絶縁表面を有する基板上に絶縁層を形成し、
前記絶縁層を介して、前記単結晶半導体基板を、前記絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層に加熱処理を施し、
前記加熱処理が施された単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項３乃至６のいずれか一において、
前記絶縁層は、有機シランガスを用いた化学気相成長法により形成されることを特徴とする半導体装置の作製方法。
【請求項８】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された第１の絶縁層及び前記第１の絶縁層上に形成された第２の絶縁層を介して、前記単結晶半導体基板を、絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項９】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された第１の絶縁層及び前記第１の絶縁層上に形成された第２の絶縁層を介して、前記単結晶半導体基板を、絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層に加熱処理を施し、
前記加熱処理が施された単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された第１の絶縁層及び絶縁表面を有する基板上に形成された第２の絶縁層を介して、前記単結晶半導体基板を、前記絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
単結晶半導体基板の表面から所定の深さに損傷領域を形成し、
前記単結晶半導体基板上に形成された第１の絶縁層及び絶縁表面を有する基板上に形成された第２の絶縁層を介して、前記単結晶半導体基板を、前記絶縁表面を有する基板に接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層に加熱処理を施し、
前記加熱処理が施された単結晶半導体層の一部の領域にレーザー光を照射し、
前記単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、
前記単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項８乃至１１のいずれか一において、
前記損傷領域を形成した後に、前記第１の絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項８乃至１１のいずれか一において、
前記第１の絶縁層を形成した後に、前記損傷領域を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項８乃至１３のいずれか一において、
前記第１の絶縁層は、積層構造で形成されることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項８乃至１４のいずれか一において、
前記第１の絶縁層は、酸化窒化シリコン層と窒化酸化シリコン層の積層構造で形成され、
前記酸化窒化シリコン層は、前記単結晶半導体基板と接するように形成されることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項８乃至１５のいずれか一において、
前記第２の絶縁層は、有機シランガスを用いた化学気相成長法により形成されることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一において、
前記画素部に発光素子を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
絶縁表面を有する基板と、
前記絶縁表面を有する基板上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、
前記第２の単結晶半導体層を用いて形成された画素部の回路と、
前記第１の単結晶半導体層を用いて形成された前記画素部の回路を駆動する駆動回路と、を有することを特徴とする半導体装置。
【請求項１９】
絶縁表面を有する基板と、
前記絶縁表面を有する基板上の絶縁層と、
前記絶縁層上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、
前記第２の単結晶半導体層を用いて形成された画素部の回路と、
前記第１の単結晶半導体層を用いて形成された前記画素部の回路を駆動する駆動回路と、を有することを特徴とする半導体装置。
【請求項２０】
絶縁表面を有する基板と、
前記絶縁表面を有する基板上の第１の絶縁層と、
前記第１の絶縁層上の第２の絶縁層と、
前記第２の絶縁層上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、
前記第２の単結晶半導体層を用いて形成された画素部の回路と、
前記第１の単結晶半導体層を用いて形成された前記画素部の回路を駆動する駆動回路と、を有することを特徴とする半導体装置。
【請求項２１】
請求項２０において、
前記第２の絶縁層は、積層構造を有することを特徴とする半導体装置。
【請求項２２】
請求項２０又は２１において、
前記第２の絶縁層は、酸化窒化シリコン層と窒化酸化シリコン層の積層構造を有し、
前記酸化窒化シリコン層は、前記単結晶半導体層と接することを特徴とする半導体装置。
【請求項２３】
請求項１８乃至２２のいずれか一において、
前記レーザー光が照射された第１の単結晶半導体層のラマンピークの半値全幅は２．５ｃｍ−１以上３．５ｃｍ−１以下であり、前記レーザー光が照射されていない第２の単結晶半導体層のラマンピークの半値全幅は３．５ｃｍ−１より大きいことを特徴とする半導体装置。
【請求項２４】
請求項１８乃至２３のいずれか一において、
前記レーザー光が照射された第１の単結晶半導体層のラマンピークのピーク波数は５２０．０ｃｍ−１以上５２１．０ｃｍ−１以下であり、前記レーザー光が照射されていない第２の単結晶半導体層のラマンピークのピーク波数は５２０．０ｃｍ−１未満であることを特徴とする半導体装置。
【請求項２５】
請求項１８乃至２４のいずれか一において、
前記レーザー光が照射された第１の単結晶半導体層を用いて形成されたトランジスタのＳ値は、前記レーザー光が照射されていない第２の単結晶半導体層を用いて形成されたトランジスタのＳ値の１／２以下であることを特徴とする半導体装置。
【請求項２６】
請求項１８乃至２５のいずれか一において、
前記画素部に発光素子を有することを特徴とする半導体装置。
【請求項２７】
請求項１８乃至２６のいずれか一に記載の半導体装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電子機器、及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置などのフラットパネルディスプレイが注目を集めている。
【０００３】
フラットパネルディスプレイの駆動方式としては、パッシブマトリクス方式とアクティブマトリクス方式とがある。アクティブマトリクス方式は、パッシブマトリクス方式と比較して、低消費電力化、高精細化、基板の大型化等が可能になるというメリットを有する。
【０００４】
ここで、アクティブマトリクス方式の液晶パネルの構成例を、図１５を用いて簡単に説明する。図１５（Ａ）は、駆動回路をＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式を用いて設ける構成の一例を示している。
【０００５】
図１５（Ａ）では、絶縁表面を有する基板１５００上に画素１５０２をマトリクス状に配列させた画素部１５０１が形成されている。画素１５０２は、走査線側入力端子１５０３から延在する走査線と、信号線側入力端子１５０４から延在する信号線とが交差することで、マトリクス状に配設される。画素部１５０１の画素それぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース又はドレイン側が信号線と接続される。また、駆動回路を構成するＩＣ１５５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１５５０と接続されている。
【０００６】
図１５（Ａ）のように、パネルの外部に駆動回路を設ける構成においては、駆動回路として、単結晶シリコンを用いたＩＣを用いることが可能であるため、駆動回路の速度に起因した問題は生じない。しかしながら、このようにＩＣを設ける場合には、パネルとＩＣを別々に用意する必要があること、パネルとＩＣとの接続工程が必要であること等から、十分にコストを低減することができなかった。また、ＩＣを接続する分だけ厚みが増し、額縁領域が大きくなってしまうという問題もあった。
【０００７】
そこで、コスト低減、パネルサイズ縮小等の観点から、画素部と駆動回路部とを一体に形成する方法が用いられるようになった（例えば、特許文献１参照）。図１５（Ｂ）は、画素部と駆動回路部を一体に形成した場合の構成の一例である。
【０００８】
図１５（Ｂ）に示す場合、駆動回路１５６０の半導体層としては、画素部と同様に非晶質シリコンや微結晶シリコン、多結晶シリコンなどの非単結晶シリコンが用いられている。しかしながら、非晶質シリコンはもとより、微結晶シリコンや多結晶シリコンを用いる場合であっても、その特性は単結晶シリコンを用いる場合には遠く及ばないという問題が存在する。特に、従来の駆動回路一体型のパネルに用いられる半導体層では、必要かつ十分な特性が得られておらず、駆動回路という高速動作が求められる半導体装置を作製するに当たって大きな問題となっていた。
【０００９】
上述の如き問題を解決するために、近年ではＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術を用いたパネルが試作されている。特に、スマートカット（登録商標）法を用いた場合、非常に簡便な方法でキャリア移動度の高い単結晶シリコン薄膜を得ることができる（例えば、特許文献２参照）。
【特許文献１】特開平８−６０５３号公報
【特許文献２】特開平１１−１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のＳＯＩ技術によって、駆動回路に求められる特性を満たした半導体層は得られるようになった。しかしながら、駆動回路と画素部の回路とに要求される特性は同じではないため、駆動回路と画素部の回路とを同質の単結晶シリコン薄膜を用いて形成した場合には、それぞれに要求される特性を十分に満たしたパネルを作製することができないという問題がある。
【００１１】
上記の如き問題点に鑑み、本発明は、要求される特性を満たした半導体装置及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明では、絶縁表面を有する基板上に低温の加熱処理により単結晶半導体層を形成し、その後、該単結晶半導体層に選択的にレーザー光の照射を行う。具体的には、画素部の回路となる領域の単結晶半導体層に対してはレーザー光の照射を行わず、それ以外の領域についてレーザー光の照射を行う。これにより、回路毎に要求される特性を満たした半導体装置を作製することができる。なお、レーザー光の照射の領域の分け方については、上記の構成に限られない。駆動回路となる領域のみについてレーザー照射を行う構成としても良い。
【００１３】
本発明により形成される半導体装置としては、発光材料を電極間に介在させた発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）や、液晶材料を光シャッターとして用いる半導体装置（液晶表示装置）等がある。なお、半導体装置は半導体基板のみからなる構成であっても良いし、それ以外の構成を含んでいても良い。例えば、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）等を含んでいても良いし、偏光板や位相差板などの光学シートを含んでいても良い。もちろん、バックライト等の光源を含んでいても良い。なお、本明細書中では、半導体材料を有する基板を半導体基板と言うものとする。
【００１４】
本発明の半導体装置の作製方法の一は、絶縁表面を有する基板上に、単結晶半導体層を形成し、単結晶半導体層の一部の領域にレーザー光を照射し、単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、単結晶半導体層のレーザー光が照射された領域を用いて、画素部の回路を駆動する駆動回路を形成することを特徴としている。
【００１５】
本発明の半導体装置の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに損傷領域を形成し、単結晶半導体基板上に絶縁層を形成し、絶縁層を介して、単結晶半導体基板を、絶縁表面を有する基板に接合させ、単結晶半導体基板を、損傷領域において分離することにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にレーザー光を照射し、単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴としている。
【００１６】
本発明の半導体装置の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに損傷領域を形成し、絶縁表面を有する基板上に絶縁層を形成し、絶縁層を介して、単結晶半導体基板を、絶縁表面を有する基板に接合させ、単結晶半導体基板を、損傷領域において分離することにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にレーザー光を照射し、単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴としている。
【００１７】
上記において、絶縁層は、有機シランガスを用いた化学気相成長法により形成されると好ましい。
【００１８】
本発明の半導体装置の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに損傷領域を形成し、単結晶半導体基板上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層を介して、単結晶半導体基板及び第１の絶縁層を、絶縁表面を有する基板に接合させ、単結晶半導体基板を、損傷領域において分離することにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にレーザー光を照射し、単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、単結晶半導体層のレーザー光が照射された領域を用いて、画素部の回路を駆動する駆動回路を形成することを特徴としている。
【００１９】
本発明の半導体装置の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに損傷領域を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁表面を有する基板上に第２の絶縁層を形成し、第２の絶縁層を介して、単結晶半導体基板及び第１の絶縁層を、絶縁表面を有する基板に接合させ、単結晶半導体基板を、損傷領域において分離することにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にレーザー光を照射し、単結晶半導体層のレーザー光が照射されていない領域を用いて画素部の回路を形成し、単結晶半導体層のレーザー光が照射された領域を用いて、前記画素部の回路を駆動する駆動回路を形成することを特徴としている。
【００２０】
上記において、損傷領域を形成した後に、第１の絶縁層を形成する構成としてもよいし、第１の絶縁層を形成した後に、損傷領域を形成する構成としてもよい。
【００２１】
また、上記において、第１の絶縁層は、積層構造で形成されても良い。また、第１の絶縁層は、酸化窒化シリコン層と窒化酸化シリコン層の積層構造で形成され、酸化窒化シリコン層は、単結晶半導体基板と接するように形成されても良い。また、第２の絶縁層は、有機シランガスを用いた化学気相成長法により形成されると好ましい。
【００２２】
また、上記において、レーザー光の照射を伴わない加熱処理を施した後に、レーザー光を照射する構成としても良い。
【００２３】
本発明の半導体装置の一は、絶縁表面を有する基板と、絶縁表面を有する基板上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、第２の単結晶半導体層を用いて形成された画素部の回路と、第１の単結晶半導体層を用いて形成された画素部の回路を駆動する駆動回路と、を有することを特徴としている。
【００２４】
本発明の半導体装置の他の一は、絶縁表面を有する基板と、絶縁表面を有する基板上の絶縁層と、絶縁層上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、第２の単結晶半導体層を用いて形成された画素部の回路と、第１の単結晶半導体層を用いて形成された画素部の回路を駆動する駆動回路と、を有することを特徴としている。
【００２５】
本発明の半導体装置の他の一は  絶縁表面を有する基板と、絶縁表面を有する基板上の第１の絶縁層と、第１の絶縁層上の第２の絶縁層と、第２の絶縁層上のレーザー光が照射された第１の単結晶半導体層と、レーザー光が照射されていない第２の単結晶半導体層と、を有し、第２の単結晶半導体層を用いて形成された画素部の回路と、第１の単結晶半導体層を用いて形成された画素部の回路を駆動する駆動回路と、を有することを特徴としている。
【００２６】
上記において、第２の絶縁層は、積層構造を有していても良い。また、第２の絶縁層は、酸化窒化シリコン層と窒化酸化シリコン層の積層構造を有し、酸化窒化シリコン層は、単結晶半導体層と接していても良い。
【００２７】
また、上記において、レーザー光が照射された領域のラマンピークの半値全幅は２．５ｃｍ−１以上３．５ｃｍ−１以下である。一方、レーザー光が照射されていない領域のラマンピークの半値全幅は３．５ｃｍ−１より大きい。また、レーザー光が照射された領域のラマンピークのピーク波数は５２０．０ｃｍ−１以上５２１．０ｃｍ−１以下である。一方、レーザー光が照射されていない領域のラマンピークのピーク波数は５２０．０ｃｍ−１未満である。
【００２８】
また、レーザー光が照射された領域を用いて作製された半導体装置（トランジスタ）のＳ値は、レーザー光が照射されていない領域を用いて作製された半導体装置（トランジスタ）のＳ値の１／２以下である。
【００２９】
また、上記の半導体装置を用いて様々な電子機器を提供することができる。
【発明の効果】
【００３０】
本発明の作製方法を用いることにより、コストを低減しつつ、必要かつ十分な特性を有する半導体層を用いた駆動回路を作製することができる。これにより、完全なモノリシック型の半導体装置を作製することができるため、パネル外にＩＣを接続することに起因して生じる厚みを低減することができる。また、額縁部分の面積を低減した半導体装置を作製することができる。さらに、本発明を用いることにより、ガラス基板等の耐熱性が低い基板を用いて高性能な半導体装置を作製することができる。
【００３１】
また、本発明の作製方法を用いることにより、周辺回路領域と画素領域とに適した単結晶半導体層を用いた半導体装置を提供することができる。レーザー光を照射していない単結晶半導体層を用いて画素領域を形成することで、レーザー光を照射した単結晶半導体層を用いて画素領域を形成する場合と比較して、画素間の輝度のばらつきが少ない半導体装置を得ることができる。また、レーザー光を照射した単結晶半導体層を用いて周辺回路領域を形成することで、駆動回路などを高速に動作させることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００３３】
（実施の形態１）
本実施の形態では、本発明の半導体装置に用いる半導体基板の製造方法の一例について、図１乃至３を参照して説明する。
【００３４】
はじめに、単結晶半導体基板１００を用意する。そして、単結晶半導体基板１００の表面から所定の深さにイオンを打ち込み、損傷領域１０２及び単結晶半導体層１０４を形成する（図１（Ａ）参照）。損傷領域１０２の形成方法としては、半導体層への不純物元素の添加に用いられる方法（イオンドーピング法）や、イオン化したガスを質量分離して選択的に半導体層に注入する方法（イオン注入法）等が挙げられる。イオンの照射は、形成される単結晶半導体層１０４の厚さを考慮して行えば良い。該単結晶半導体層１０４の厚さは５ｎｍ乃至５００ｎｍ程度とすればよく、１０ｎｍ乃至２００ｎｍの厚さとするとより好ましい。イオンを照射する際の加速電圧は上記の厚さを考慮して決定することができる。
【００３５】
単結晶半導体基板１００は、単結晶半導体材料からなる基板であれば特に限られないが、一例として、単結晶シリコン基板を用いることができる。その他、ゲルマニウム基板や、ガリウムヒ素、インジウムリンなどの化合物半導体による基板を適用することもできる。
【００３６】
上記のイオンとしては、フッ素に代表されるハロゲンや、水素、ヘリウム等のイオンを用いることができる。ハロゲンのイオンとしてフッ素イオンを用いる場合には、原料ガスとしてＢＦ３を用いれば良い。たとえば、単結晶半導体基板１００として単結晶シリコン基板を用いて、該単結晶シリコン基板にフッ素イオンのようなハロゲンイオンを打ち込んだ場合には、損傷領域１０２には微小な空洞が形成される。これは、打ち込まれたハロゲンイオンがシリコン結晶格子内のシリコン原子を追い出すためである。このようにして形成された微小な空洞の体積を変化させることにより、単結晶シリコン基板を分離させることができる。具体的には、低温の熱処理によって微小な空洞の体積変化を誘起する。なお、フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。
【００３７】
また、同一の原子から成り、質量数の異なる複数のイオンを照射してもよい。例えば、水素イオンを用いる場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと良い。Ｈ３＋イオンの割合を高めることでイオン照射効率を高めることができるため、イオン照射に要する時間を短縮することができる。
【００３８】
損傷領域１０２の形成に際しては、イオンを高ドーズ条件で照射することになる。このため、単結晶半導体層１０４の表面が粗くなってしまう場合がある。これを防止するために、イオンが照射される表面に保護膜を設けておいても良い。保護膜は、窒化シリコンや窒化酸化シリコンを用いて形成することができる。保護膜の厚さは５０ｎｍ乃至２００ｎｍ程度とすることが好ましい。
【００３９】
次に、単結晶半導体層１０４の、絶縁表面を有する基板と接合を形成する面に、接合層１０６を形成する（図１（Ｂ）参照）。接合層１０６としては、酸化シリコン膜を、有機シランガスを用いて化学気相成長法により形成すると良い。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法を用いる場合には、損傷領域１０２から脱ガスが起こらない温度条件で成膜する必要がある。なお、単結晶半導体基板１００から単結晶半導体層１０４を剥離する熱処理には、成膜温度よりも高い温度が適用される。また、接合層１０６は絶縁性材料より形成されるため、絶縁層と呼ぶこともできる。
【００４０】
接合層１０６は平滑に形成され、親水性表面を有する。この接合層１０６としては酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（（ＣＨ３）４Ｓｉ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００４１】
上記接合層１０６は、５ｎｍ乃至５００ｎｍ程度の厚さで設けられる。この程度の厚さであれば、被成膜表面を平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。なお、後の絶縁表面を有する基板１１０にも同様の接合層を設けておくことができる。このように、接合を形成する面の一方又は双方を、有機シランを原材料として成膜した酸化シリコン膜とすることで、接合を非常に強固なものとすることができる。
【００４２】
なお、単結晶半導体層１０４と接合層１０６の間に窒素含有絶縁層を設ける構成としてもよい。窒素含有絶縁層は窒化シリコン、窒化酸化シリコン又は酸化窒化シリコンから選ばれた一又は複数の材料を用いて形成することができる。なお、窒素含有絶縁層は単層構造でも良いし積層構造でも良い。例えば、単結晶半導体層１０４側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層とすることができる。窒素含有絶縁層は、アルカリ金属、アルカリ土類金属のような可動イオンや水分等の不純物が単結晶半導体層１０４に侵入することを防ぐために設けられる。なお、不純物の侵入を防ぐことができるのであれば、窒素含有絶縁層以外の絶縁層を設けても良い。
【００４３】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００４４】
なお、本実施の形態においては、イオンを照射した後に接合層１０６を設ける構成としているが、本発明はこれに限られるものではない。接合の強度を一定以上に保つことができるのであれば、接合層１０６を形成した後にイオンを照射する構成としてもよい。また、窒素含有絶縁層を設ける場合についても同様に、イオンを照射する前に設けてもよいし、イオンを照射した後に設けてもよい。イオンを照射する前に設ける場合には、イオンの照射による単結晶半導体基板１００の表面の荒れを防ぐことができる。
【００４５】
次に、絶縁表面を有する基板１１０と、接合層１０６とを密接させる（図１（Ｃ）参照）。絶縁表面を有する基板１１０と接合層１０６とを密接させて圧力をかけることで、水素結合や共有結合により強固な接合を形成することが可能である。なお、接合層１０６を介して絶縁表面を有する基板１１０と単結晶半導体基板１００を貼り合わせた後には、加熱処理を行うことが好ましい。加熱処理を行うことで接合強度をより向上させることができる。
【００４６】
良好な接合を形成するために、接合が形成される表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム又はイオンビームを照射する。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス原子ビーム又は不活性ガスイオンビームを用いることができる。その他に、プラズマ処理又はラジカル処理を行う。このような表面処理により、２００℃乃至４００℃程度の低温で異種材料間の接合を形成することができる。
【００４７】
なお、絶縁表面を有する基板１１０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。好ましくはガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることもできる。大面積のマザーガラス基板を絶縁表面を有する基板１１０として用いることで、半導体基板の大面積化が実現できる。なお、絶縁表面を有する基板１１０は上記の基板に限定されるものではない。例えば、耐熱温度が許せば樹脂材料からなる基板を用いることも可能である。
【００４８】
次に、加熱処理を行い、損傷領域１０２を分離面として単結晶半導体層１０４を単結晶半導体基板１００から剥離する（図１（Ｄ）参照）。例えば、４００℃乃至６００℃の熱処理を行うことにより、損傷領域１０２に形成された微小な空洞の体積変化を誘起して分離させることができる。接合層１０６は絶縁表面を有する基板１１０と接合しているので、絶縁表面を有する基板１１０上には単結晶半導体基板１００と同じ結晶性の単結晶半導体層１０４が残存することとなる。
【００４９】
絶縁表面を有する基板１１０としてガラス基板を用いる場合には、ガラス基板の歪み点近傍、具体的には歪み点±５０℃で加熱を行えば良い。より具体的には、５８０℃以上６８０℃以下で行えばよい。なお、ガラス基板は加熱によって収縮するという性質を有する。このため、あらかじめガラス基板を歪み点近傍、具体的には歪み点±５０℃程度（又はそれ以上）で加熱しておくと、その後の加熱処理における収縮を抑制することができる。これにより、熱膨張率の異なる単結晶半導体層を接合したガラス基板に加熱処理を行う場合であっても、ガラス基板からの単結晶半導体層の剥離を防ぐことができる。また、ガラス基板及び単結晶半導体層の反りなどの変形を防止することもできる。
【００５０】
なお、ガラス基板を用いる場合には、加熱終了時の急速な冷却を避けることが好ましい。具体的には２℃／分以下、好ましくは０．５℃／分以下、より好ましくは０．３℃／分以下の速度で、歪み点以下の温度まで冷却するとよい。降温速度を小さくすることにより、ガラス基板が縮む際に生じる局所的な応力を緩和することができる。該加熱処理は大気圧下で行っても良いし、減圧下で行っても良い。雰囲気も窒素雰囲気、酸素雰囲気など、適宜設定することができる。なお、該加熱処理は、加熱後に収縮する性質を有する基板を用いる場合であればガラス基板に限らず適用することができる。
【００５１】
なお、接合の工程に係る加熱と、剥離の工程に係る加熱とを同時に行うこともできる。この場合、１度の加熱で二つの工程を行うことができるため、低コストに半導体基板を作製することができる。
【００５２】
上記の工程によって得られた単結晶半導体層１０４については、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。単結晶半導体層１０４の平坦性を向上することにより、後に形成する回路の素子特性のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程は省略してもかまわない。
【００５３】
次に、絶縁表面を有する基板１１０側に接合層１０６を設ける場合について、図２を用いて説明する。
【００５４】
はじめに、単結晶半導体基板１００上に酸化シリコン膜２００を形成し、損傷領域１０２及び単結晶半導体層１０４を形成する（図２（Ａ）参照）。イオンの照射は図１（Ａ）の場合と同様に行うことができるため、詳細については省略する。単結晶半導体基板１００の表面に酸化シリコン膜２００を形成することで、イオン照射による表面のダメージを防ぐことができる。つまり、表面の平坦性を保つことができる。
【００５５】
次に、バリア層２０２及び接合層１０６が形成された絶縁表面を有する基板１１０と、単結晶半導体基板１００とを密着させる（図２（Ｂ）参照）。具体的には、接合層１０６と酸化シリコン膜２００とを密着させ、接合させる。なお、バリア層２０２は、単結晶半導体層１０４へのアルカリ金属やアルカリ土類金属のような不純物の侵入を防ぐために設けている。絶縁表面を有する基板１１０から単結晶半導体層１０４への不純物の侵入が問題とならない場合には、バリア層２０２を設けない構成としても良い。
【００５６】
バリア層２０２は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。バリア層２０２は単層構造でも良いし積層構造でも良い。なお、不純物の侵入を防ぐことができるのであれば、上記材料を用いて形成することに限られない。
【００５７】
その後、単結晶半導体基板１００を剥離する（図２（Ｃ）参照）。単結晶半導体基板１００を剥離する際の熱処理は、図１（Ｄ）の場合と同様にして行うことができるため、詳細については省略する。このようにして、図２（Ｃ）に示す半導体基板を得ることができる。
【００５８】
次に、上述の工程により作製した単結晶半導体層１０４の特性を回復させる処理について、図３を用いて説明する。上述の工程では、単結晶半導体層１０４を損傷領域１０２において分離するものであるが、損傷領域１０２を形成する際のイオン照射によって、単結晶半導体層１０４はダメージを受けている。したがって、このままでは単結晶半導体の性能を十分に発揮することはできない。そこで、本発明では、単結晶半導体層１０４にレーザー光を照射することにより特性を回復させる。なお、ここでは簡単のため、図１の方法にて作製した単結晶半導体層１０４の特性を回復する処理について説明するが本発明はこれに限られるものではない。図２の方法にて作製した単結晶半導体層１０４について適用することもできるし、その他の方法にて作製した単結晶半導体層を対象としても良い。
【００５９】
まず、単結晶半導体層１０４の一部の領域３００のみにレーザー光を照射する（図３（Ａ）参照）。該レーザー光の照射には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）等を用いることができる。
【００６０】
具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を用いることができる。
【００６１】
また擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのようなパルス発振レーザーを用いることができる。このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことができる。
【００６２】
ここで、一部の領域のみにレーザー光を照射するのは、後に作製する回路の特性を満たした単結晶半導体層を提供するためである。例えば、駆動回路のトランジスタには高速動作が求められるから、レーザー光の照射により特性が改善された領域３００を用いることが好ましい。一方で、画素部のトランジスタには、高速性より、ばらつきの少なさが求められる。画素毎に特性がばらつくということは、画素毎の輝度がばらつくということに他ならないためである。
【００６３】
レーザー光の照射には、出力の時間変化やレーザー光の均質性等、制御が困難なパラメータが多数存在している。これら制御が困難なパラメータが存在する以上、目的とするレーザー光の照射は難しい。すなわち、レーザー光を照射する以上は、ある程度のばらつきを許容しなくてはならないことになる。そこで、本発明では、ばらつきが許容できる回路を形成するための半導体層についてはレーザー照射を行い、ばらつきが深刻な問題となる回路を形成するための半導体層についてはレーザー照射を行わない構成とする。より具体的には、表示装置の画素部となる領域にはレーザー光を照射せず、それ以外の領域（例えば、駆動回路等）にはレーザー光を照射する。これにより、求められる特性に見合った単結晶半導体層を有する半導体基板を作製することができる。
【００６４】
なお、選択的にレーザー光を照射する方法としては、照射領域の狭いレーザー光を用いて必要な部分のみに選択的に照射する方法や、単結晶半導体層１０４上にメタルマスクを設置し、その後、レーザー光を照射することにより照射領域と照射しない領域とを選択する方法、単結晶半導体層１０４上にレーザー光に対してマスクとして機能する膜（マスク膜）を形成した後、該マスク膜をパターニングすることにより照射領域と照射しない領域とを選択する方法などがある。照射領域が狭いレーザーを用いる場合には、メタルマスクの設置や、マスク膜の形成が不要であるため、工程を簡略化することができる。メタルマスクやマスク膜を形成する方法では、単結晶半導体層１０４の全面にレーザー光を照射することができるため、スループットが向上する。また、マスクを用いる場合には、レーザー光の照射位置の精度を高めることが可能である。
【００６５】
次に、単結晶半導体層１０４を所望の島状の形状となるようにパターニングする。この際、レーザー光を照射した領域３００とそれ以外の領域とは分断される（図３（Ｂ）参照）。以上により、レーザー光を照射した単結晶半導体層３０２及びレーザー光を照射しない単結晶半導体層３０４を有する半導体基板が完成する。なお、図３では、レーザー光を照射した後にパターニングを行う構成としたが、本発明はこれに限られるものではない。パターニングを行った後にレーザー光を照射する構成としても良いことは言うまでもない。
【００６６】
（実施の形態２）
本実施の形態においては、本発明の半導体基板の製造方法の別の一例について、図４を参照して説明する。
【００６７】
なお、図１（Ｄ）（又は図２（Ｃ））までの工程は実施の形態１と同様であるためここでは省略する。また、ここでは簡単のため、図１の方法にて作製した単結晶半導体層１０４をその対象として説明するが、本発明はこれに限られるものではない。図２の方法にて作製した単結晶半導体層１０４について適用することもできるし、その他の方法にて作製した単結晶半導体層を対象としても良い。
【００６８】
はじめに、実施の形態１に示す工程にしたがって、絶縁表面を有する基板１１０上に単結晶半導体層１０４を形成する（図１（Ｄ）参照）。
【００６９】
次に、単結晶半導体層１０４に対して熱処理を加える（図４（Ａ）参照）。実施の形態１に示す工程にしたがって単結晶半導体層１０４を作製した場合には、単結晶半導体層１０４はイオン照射時にダメージを受けている。このため、このままの状態では、単結晶半導体本来の特性を発揮することが困難である。そこで本実施の形態においては、単結晶半導体層１０４に対して加熱処理を行うことにより、イオン照射時のダメージを回復させた単結晶半導体層４００を形成する。
【００７０】
このときの加熱温度は絶縁表面を有する基板１１０の耐熱温度に従って決定すれば良い。例えば、絶縁表面を有する基板１１０としてガラス基板を用いる場合には、ガラス基板の歪み点近傍の温度とすることができる。より具体的には歪み点±５０℃、即ち、５８０℃以上６８０℃以下の温度となるように加熱処理を行えば良い。ガラス基板を用いて６００℃程度に加熱する場合には、１時間以上の加熱を行うことにより単結晶半導体層１０４のダメージを回復させることができる。なお、該加熱処理は、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法をはじめとするＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法を用いて行っても良い。ここで、ＧＲＴＡ法とは高温のガスを用いて加熱処理を行う方法を言う。
【００７１】
なお、加熱処理による特性のばらつきは、レーザー光を照射した際のばらつきと比較して十分に小さいものである。したがって、単結晶半導体層１０４の全面に対して加熱処理を行い、ダメージを回復させることが好ましい。
【００７２】
次に、単結晶半導体層４００の一部の領域４０２のみにレーザー光を照射する（図４（Ｂ）参照）。該レーザー光の照射には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）等を用いることができる。
【００７３】
具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を用いることができる。
【００７４】
また擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのようなパルス発振レーザーを用いることができる。このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことができる。
【００７５】
ここで、一部の領域のみにレーザー光を照射するのは、後に作製する回路の特性を満たした単結晶半導体層を提供するためである。例えば、駆動回路のトランジスタには高速動作が求められるから、レーザー光の照射により特性が改善された領域４０２を用いることが好ましい。一方で、画素部のトランジスタには、高速性より、ばらつきの少なさが求められる。画素毎に特性がばらつくということは、画素毎の輝度がばらつくということに他ならないためである。
【００７６】
レーザー光の照射には、出力の時間変化やレーザー光の均質性等、制御が困難なパラメータが多数存在している。これら制御が困難なパラメータが存在する以上、目的とするレーザー光の照射は困難である。すなわち、レーザー光を照射する以上は、ある程度のばらつきを許容しなくてはならない。そこで、本発明では、ばらつきが許容できる回路を形成するための半導体層についてはレーザー照射を行い、ばらつきが深刻な問題となる回路を形成するための半導体層についてはレーザー照射を行わない構成とする。より具体的には、表示装置の画素部となる領域にはレーザー光を照射せず、それ以外の領域（駆動回路等）にはレーザー光を照射する。これにより、求められる特性に見合った単結晶半導体層を有する半導体基板を作製することができる。
【００７７】
なお、選択的にレーザー光を照射する方法としては、照射領域の狭いレーザー光を用いて必要な部分のみに選択的に照射する方法や、単結晶半導体層４００上にメタルマスクを設置し、その後、レーザー光を照射することにより照射領域と照射しない領域とを選択する方法、単結晶半導体層４００上にレーザー光に対してマスクとして機能する膜（マスク膜）を形成した後、該マスク膜をパターニングすることにより照射領域と照射しない領域とを選択する方法などがある。照射領域が狭いレーザーを用いる場合には、メタルマスクの設置や、マスク膜の形成が不要であるため、工程を簡略化することができる。メタルマスクやマスク膜を形成する方法では、単結晶半導体層４００の全面にレーザー光を照射することができるため、スループットが向上する。また、マスクを用いる場合には、レーザー光の照射位置の精度を高めることが可能である。
【００７８】
次に、単結晶半導体層４００を所望の島状の形状となるようにパターニングする。この際、レーザー光を照射した領域４０２とそれ以外の領域とは分断される（図４（Ｃ）参照）。以上により、レーザー光を照射した単結晶半導体層４０４及びレーザー光を照射しない単結晶半導体層４０６を有する半導体基板が完成する。なお、図４では、レーザー光を照射した後にパターニングを行う構成としたが、本発明はこれに限られるものではない。パターニングを行った後にレーザー光を照射する構成としても良いし、パターニングを行った後に加熱処理を行い、レーザー光を照射しても良い。また、加熱処理、レーザー光の照射、パターニングの工程は適宜順序を入れ替えることが可能である。
【００７９】
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
【００８０】
（実施の形態３）
本実施の形態では、本発明の半導体装置の製造方法の一例について、図５乃至８を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、本発明の半導体装置は液晶表示装置に限られるものではない。
【００８１】
はじめに、実施の形態１や実施の形態２などに示した方法を用いて、絶縁表面を有する基板上に単結晶半導体層を形成する。ここでは、絶縁表面を有する基板５００の上にバリア層５０２、接合層５０４、単結晶半導体層５０６を順に設けた構成（図５（Ａ）参照）を用いて説明するが、本発明はこれに限られるのもではない。なお、図５（Ａ）には、レーザー光の照射とパターニングを行った後の構成を示している。また、レーザー光を照射した単結晶半導体層を周辺駆動回路領域５８０に用い、レーザー光を照射しない単結晶半導体層を画素領域５９０に用いることとする。
【００８２】
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッチング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【００８３】
ここで、単結晶半導体層５０６にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。
【００８４】
絶縁表面を有する基板５００上には、バリア層５０２として窒化シリコン層と酸化シリコン層が積層構造で形成されている。バリア層５０２を設けることで、単結晶半導体層５０６の可動イオンによる汚染を防止できる。なお、窒化シリコン層に換えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
【００８５】
次に、単結晶半導体層５０６を覆うゲート絶縁層５０８を形成する（図５（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層５１０、単結晶半導体層５１２、単結晶半導体層５１４と呼ぶことにする。ゲート絶縁層５０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。具体的には、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層５０８は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、より好ましくは２〜５ｎｍの薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＲＴＡ法等を用いて熱酸化膜を形成する方法が挙げられる。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
【００８６】
次に、ゲート絶縁層５０８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０〜１００ｎｍ程度、第２の導電膜の膜厚は１００〜４００ｎｍ程度とすれば良い。また、第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造を用いて説明しているが、本発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
【００８７】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク５１６ａ、マスク５１６ｂ、マスク５１６ｃ、マスク５１６ｄ、及びマスク５１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層５１８ａ、第１のゲート電極層５１８ｂ、第１のゲート電極層５１８ｃ、第１のゲート電極層５１８ｄ、第１の導電層５１８ｅ、導電層５２０ａ、導電層５２０ｂ、導電層５２０ｃ、導電層５２０ｄ、及び導電層５２０ｅを形成する（図５（Ｃ）参照）。
【００８８】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
【００８９】
次に、マスク５１６ａ、マスク５１６ｂ、マスク５１６ｃ、マスク５１６ｄ、及びマスク５１６ｅを用いて、導電層５２０ａ、導電層５２０ｂ、導電層５２０ｃ、導電層５２０ｄ、及び導電層５２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層５２２ａ、第２のゲート電極層５２２ｂ、第２のゲート電極層５２２ｃ、第２のゲート電極層５２２ｄ、及び第２の導電層５２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極層５１８ａ、第１のゲート電極層５１８ｂ、第１のゲート電極層５１８ｃ、第１のゲート電極層５１８ｄ、及び第１の導電層５１８ｅの有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
【００９０】
以上の工程によって、周辺駆動回路領域５８０に、ゲート電極層５２４ａ、ゲート電極層５２４ｂ、画素領域５９０に、ゲート電極層５２４ｃ、ゲート電極層５２４ｄ、及び導電層５２４ｅを形成することができる（図５（Ｄ）参照）。なお、マスク５１６ａ、マスク５１６ｂ、マスク５１６ｃ、マスク５１６ｄ、及びマスク５１６ｅは、上記工程の後に除去する。
【００９１】
次に、ゲート電極層５２４ａ、ゲート電極層５２４ｂ、ゲート電極層５２４ｃ、ゲート電極層５２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域５２６ａ、第１のｎ型不純物領域５２６ｂ、第１のｎ型不純物領域５２８ａ、第１のｎ型不純物領域５２８ｂ、第１のｎ型不純物領域５３０ａ、第１のｎ型不純物領域５３０ｂ、第１のｎ型不純物領域５３０ｃを形成する（図６（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるようにする。
【００９２】
次に、単結晶半導体層５１０、単結晶半導体層５１４の一部を覆うマスク５３２ａ、マスク５３２ｂ、マスク５３２ｃを形成する。そして、マスク５３２ａ、マスク５３２ｂ、マスク５３２ｃ、及び第２のゲート電極層５２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域５３４ａ、第２のｎ型不純物領域５３４ｂ、第３のｎ型不純物領域５３６ａ、第３のｎ型不純物領域５３６ｂ、第２のｎ型不純物領域５４０ａ、第２のｎ型不純物領域５４０ｂ、第２のｎ型不純物領域５４０ｃ、第３のｎ型不純物領域５４２ａ、第３のｎ型不純物領域５４２ｂ、第３のｎ型不純物領域５４２ｃ、第３のｎ型不純物領域５４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるようにする。第３のｎ型不純物領域５３６ａ、第３のｎ型不純物領域５３６ｂには、第３のｎ型不純物領域５４２ａ、第３のｎ型不純物領域５４２ｂ、第３のｎ型不純物領域５４２ｃ、第３のｎ型不純物領域５４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域５３８、チャネル形成領域５４４ａ及びチャネル形成領域５４４ｂが形成される（図６（Ｂ）参照）。
【００９３】
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域５３６ａ、第３のｎ型不純物領域５３６ｂは、第１のゲート電極層５１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域５４２ａ、第３のｎ型不純物領域５４２ｂ、第３のｎ型不純物領域５４２ｃ、第３のｎ型不純物領域５４２ｄはゲート電極層５２４ｃ、ゲート電極層５２４ｄと重なっておらず、オフ電流を低減する効果がある。
【００９４】
次に、マスク５３２ａ、マスク５３２ｂ、マスク５３２ｃを除去し、単結晶半導体層５１２、単結晶半導体層５１４を覆うマスク５４６ａ、マスク５４６ｂを形成する。そして、マスク５４６ａ、マスク５４６ｂ、ゲート電極層５２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域５４８ａ、第１のｐ型不純物領域５４８ｂ、第２のｐ型不純物領域５５０ａ、第２のｐ型不純物領域５５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素であるボロン（Ｂ）が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるようにする。また、チャネル形成領域５５２が形成される（図６（Ｃ）参照）。
【００９５】
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。
【００９６】
その後、マスク５４６ａ、マスク５４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
【００９７】
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜５５４と絶縁膜５５６の積層構造とする（図７（Ａ）参照）。絶縁膜５５４として窒化酸化珪素膜を膜厚１００ｎｍにて形成し、絶縁膜５５６として酸化窒化珪素膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜５５４及び絶縁膜５５６をプラズマＣＶＤ法を用いて連続的に形成する。なお、絶縁膜５５４及び絶縁膜５５６は上記材料に限定されるものではない。
【００９８】
絶縁膜５５４、絶縁膜５５６は他に、酸化珪素や窒化珪素、酸化アルミニウム、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでいてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料、ポリシラザン等の有機絶縁性材料を用いることもできる。
【００９９】
次いで、レジスト材料からなるマスクを用いて絶縁膜５５４、絶縁膜５５６、ゲート絶縁層５０８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜５５６と、窒化酸化珪素膜である絶縁膜５５４及びゲート絶縁層５０８と選択比が取れる条件で、第１のエッチングを行い、絶縁膜５５６を除去する。次に、第２のエッチングによって、絶縁膜５５４及びゲート絶縁層５０８を除去し、ソース又はドレインに達する開口部を形成する。
【０１００】
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層５５８ａ、ソース電極層又はドレイン電極層５５８ｂ、ソース電極層又はドレイン電極層５６０ａ、ソース電極層又はドレイン電極層５６０ｂ、ソース電極層又はドレイン電極層５６２ａ、ソース電極層又はドレイン電極層５６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
【０１０１】
以上の工程で周辺駆動回路領域５８０にｐチャネル型薄膜トランジスタ５６４、及びｎチャネル型薄膜トランジスタ５６６を、画素領域５９０にｎチャネル型薄膜トランジスタ５６８、容量配線５７０が形成される（図７（Ｂ）参照）。
【０１０２】
次に第２の層間絶縁層として絶縁膜５７２を形成する。絶縁膜５７２としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料等の有機絶縁性材料を用いることもできる。
【０１０３】
本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるため、スピンコート法に代表される塗布法を用いて形成することが好ましい。
【０１０４】
次に、画素領域５９０の絶縁膜５７２にコンタクトホールを形成し、画素電極層５７４を形成する（図７（Ｃ）参照）。画素電極層５７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属又はその合金、又はその金属窒化物を用いて形成することができる。
【０１０５】
また、画素電極層５７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１０６】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等があげられる。
【０１０７】
共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１０８】
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。
【０１０９】
なお、有機樹脂は、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
【０１１０】
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
【０１１１】
アクセプタ性のドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸が挙げられる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げることができる。
【０１１２】
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、３級アミン化合物等が挙げられる。
【０１１３】
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法により画素電極層５７４となる薄膜を形成することができる。
【０１１４】
次に、画素電極層５７４及び絶縁膜５７２を覆うように、配向膜と呼ばれる絶縁層８０２を形成する（図８（Ｂ）参照）。絶縁層８０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図８は、半導体装置の平面図及び断面図を示しており、図８（Ａ）は半導体装置の平面図、図８（Ｂ）は図８（Ａ）のＣ−Ｄにおける断面図である。半導体装置には、外部端子接続領域５７６、封止領域５７８、周辺駆動回路領域５８０、画素領域５９０が設けられる。
【０１１５】
絶縁層８０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層８０６についても、絶縁層８０２と同様にして形成することができる。
【０１１６】
その後、対向基板８００と、絶縁表面を有する基板５００とを、シール材８１４及びスペーサ８１６を介して貼り合わせ、その空隙に液晶層８０４を設ける。なお、対向基板８００には、配向膜として機能する絶縁層８０６、対向電極として機能する導電層８０８、カラーフィルターとして機能する着色層８１０、偏光子８１２（偏光板ともいう）等が設けられている。なお、絶縁表面を有する基板５００にも偏光子８１８（偏光板）を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
【０１１７】
続いて、画素領域と電気的に接続されている端子電極層８２０に、異方性導電体層８２２を介して、ＦＰＣ８２４を接続する。ＦＰＣ８２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。
【０１１８】
本発明では、レーザー光を照射した単結晶半導体層と、レーザー光を照射しない単結晶半導体層を用いて半導体装置を作製した。これにより、周辺回路領域と画素領域とに適した単結晶半導体層を用いた半導体装置を提供することができる。
【０１１９】
つまり、レーザー光を照射した単結晶半導体層を用いて画素領域を形成する場合と比較して、画素間の輝度のばらつきが少ない半導体装置を得ることができる。さらに、周辺回路領域には、高い移動度と優れたスイッチング特性を有する単結晶半導体層を用いるため、半導体装置の額縁部分の面積を低減し、表示領域を有効に活用した半導体装置を提供することができる。また、ＩＣチップを外付けで設ける必要が無いため、製造コストと厚みを低減した半導体装置を提供することができる。
【０１２０】
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態１及び２と適宜組み合わせて用いることができる。
【０１２１】
（実施の形態４）
本実施の形態では、発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態３を参照することができるため、詳細については省略する。
【０１２２】
なお、レーザー光を照射した単結晶半導体層を用いてトランジスタを作製した場合には、ドレイン電流（Ｉｄ）‐ゲート電圧（Ｖｇ）曲線における立ち上がりが急峻となる。一方、レーザー光を照射しない単結晶半導体層を用いる場合には、立ち上がりは緩やかである。本実施の形態では、この特性の差を用いて、最適な単結晶半導体層を用いたエレクトロルミネッセンス表示装置を提供する。
【０１２３】
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図９を用いて説明するが、本発明はこれに限られるものではない。
【０１２４】
図９の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図９（Ａ）は半導体装置の平面図であり、図９（Ｂ）は、図９（Ａ）のＥ−Ｆにおける断面図である。図９において半導体装置は、外部端子接続領域９３０、封止領域９３２、駆動回路領域９３４、画素領域９３６を有している。
【０１２５】
図９に示す半導体装置は、素子基板９００、絶縁膜９０２、薄膜トランジスタ９５０、薄膜トランジスタ９５２、薄膜トランジスタ９５４、薄膜トランジスタ９５６、発光素子９６０、絶縁層９６８、充填材９７０、シール材９７２、配線層９７４、端子電極層９７６、異方性導電層９７８、ＦＰＣ９８０、封止基板９９０によって構成されている。なお、発光素子９６０は、第１の電極層９６２と発光層９６４と第２の電極層９６６とを含む。
【０１２６】
第１の電極層９６２としては、発光層９６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層９６６としては、発光層９６４より放射する光を反射することができる導電性材料を用いる。
【０１２７】
第１の電極層９６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。
【０１２８】
また、第１の電極層９６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態３を参照することができるため、ここでは省略する。
【０１２９】
第２の電極層９６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
【０１３０】
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層９６２を形成し、光透過性を有する材料を用いて第２の電極層９６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層９６２及び第２の電極層９６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造にて、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
【０１３１】
なお、光透過性を有さない金属膜のような材料であっても、膜厚を薄く（５ｎｍ〜３０ｎｍ程度）することにより、光を透過する状態にすることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
【０１３２】
封止基板９９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
【０１３３】
本発明により、レーザー光を照射した単結晶半導体層と、レーザー光を照射しない単結晶半導体層を用いたエレクトロルミネッセンス表示装置を提供することができる。エレクトロルミネッセンス表示装置では、発光素子の電流の大きさを制御するために、ドレイン電流（Ｉｄ）‐ゲート電圧（Ｖｇ）曲線における立ち上がりの領域の特性を用いることがある。この場合、画素領域のトランジスタとしては、立ち上がりが緩やかであること（つまり、Ｓ値（Ｉｄ‐Ｖｇ曲線において、Ｉｄを一桁増加させるために必要なＶｇ）が大きいこと）が好ましい。立ち上がりが急峻である場合（つまり、Ｓ値が小さい場合）には、ゲート電圧の僅かな変動によりドレイン電流が大きく変動してしまうためである。つまり、立ち上がりがあまりに急峻である場合には、正確な階調の表現が困難となる。
【０１３４】
この点、本発明のレーザー光を照射しない単結晶半導体層は、画素領域のトランジスタに非常に適している。一方、レーザー光を照射した単結晶半導体層からは、立ち上がりが急峻なトランジスタが得られるため、駆動回路等には最適である。このように、要求される特性を満たした単結晶半導体層を用いることができるため、階調表現に優れた半導体装置を簡便な方法にて提供することができる。
【０１３５】
また、画素領域にレーザー光を照射しない単結晶半導体層を用いることにより、画素領域のトランジスタ特性のばらつきを低減した半導体装置を提供することができる。これにより、レーザー光を照射した単結晶半導体層を用いて画素領域を形成する場合と比較して、画素間の輝度のばらつきが少ない半導体装置を得ることができる。さらに、周辺回路領域には、高い移動度と優れたスイッチング特性を有する単結晶半導体層を用いるため、半導体装置の額縁部分の面積を低減し、表示領域を有効に活用した半導体装置を提供することができる。また、ＩＣチップを外付けで設ける必要が無いため、製造コストと厚みを低減した半導体装置を提供することができる。
【０１３６】
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
【０１３７】
（実施の形態５）
本発明の半導体装置を用いた電子機器について、図１０を参照して説明する。
【０１３８】
本発明の半導体装置を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０１３９】
図１０（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１００１、支持台１００２、表示部１００３、スピーカー部１００４、ビデオ入力端子１００５等を含む。表示部１００３には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０１４０】
図１０（Ｂ）はデジタルカメラである。本体１０１１の正面部分には受像部１０１３が設けられており、本体１０１１の上面部分にはシャッターボタン１０１６が設けられている。また、本体１０１１の背面部分には、表示部１０１２、操作キー１０１４、及び外部接続ポート１０１５が設けられている。表示部１０１２には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質なデジタルカメラを提供することができる。
【０１４１】
図１０（Ｃ）はノート型パーソナルコンピュータである。本体１０２１には、キーボード１０２４、外部接続ポート１０２５、ポインティングデバイス１０２６が設けられている。また、本体１０２１には、表示部１０２３を有する筐体１０２２が取り付けられている。表示部１０２３には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質なノート型パーソナルコンピュータを提供することができる。
【０１４２】
図１０（Ｄ）はモバイルコンピュータであり、本体１０３１、表示部１０３２、スイッチ１０３３、操作キー１０３４、赤外線ポート１０３５等を含む。表示部１０３２にはアクティブマトリクス表示装置が設けられている。表示部１０３２には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質なモバイルコンピュータを提供することができる。
【０１４３】
図１０（Ｅ）は画像再生装置である。本体１０４１には、表示部１０４４、記録媒体読み込み部１０４５及び操作キー１０４６が設けられている。また、本体１０４１には、スピーカー部１０４７及び表示部１０４３それぞれを有する筐体１０４２が取り付けられている。表示部１０４３及び表示部１０４４それぞれには、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質な画像再生装置を提供することができる。
【０１４４】
図１０（Ｆ）は電子書籍である。本体１０５１には操作キー１０５３が設けられている。また、本体１０５１には複数の表示部１０５２が取り付けられている。表示部１０５２には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質な電子書籍を提供することができる。
【０１４５】
図１０（Ｇ）はビデオカメラであり、本体１０６１には外部接続ポート１０６４、リモコン受信部１０６５、受像部１０６６、バッテリー１０６７、音声入力部１０６８、操作キー１０６９が設けられている、また、本体１０６１には、表示部１０６２を有する筐体１０６３が取り付けられている。表示部１０６２には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質なビデオカメラを提供することができる。
【０１４６】
図１０（Ｈ）は携帯電話であり、本体１０７１、筐体１０７２、表示部１０７３、音声入力部１０７４、音声出力部１０７５、操作キー１０７６、外部接続ポート１０７７、アンテナ１０７８等を含む。表示部１０７３には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質な携帯電話を提供することができる。
【０１４７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。
【実施例１】
【０１４８】
本実施例では、レーザー光を照射した単結晶半導体層と、レーザー光を照射しない単結晶半導体層との特性の差異について、図１１及び１２に示す実験データを用いて説明する。なお、本実施例ではレーザー光としてエキシマレーザー光を用いた実験を行っているが、本発明はこれに限られるものではない。
【０１４９】
本実施例においては、エキシマレーザー光を照射した単結晶シリコン層と、エキシマレーザー光を照射しない単結晶シリコン層をガラス基板上に作製した後、それぞれの単結晶シリコン層を用いた薄膜トランジスタを作製した。つまり、レーザー光照射の有無のみを異ならせた薄膜トランジスタを作製して、特性の比較を行った。以下に、具体的な条件を示す。
【０１５０】
単結晶シリコン基板から単結晶シリコン層を剥離する際の加熱条件は、６００℃、２時間であった。単結晶シリコン層の形成後には、窒素雰囲気下にて、６００℃、２４時間の加熱処理を行っている。上記加熱処理の終了後に、単結晶シリコン層の一部にエキシマレーザー光を照射することで、エキシマレーザー光を照射した単結晶シリコン層と、エキシマレーザー光を照射しない単結晶シリコン層とを作り分けた。なお、エキシマレーザー光の照射は窒素雰囲気下にて行った。また、レーザー光の照射工程の後、窒素雰囲気下にて、５５０℃、４時間の加熱処理を行った。上記の単結晶シリコン層を用いて作製した薄膜トランジスタはいずれもｎチャネル型であり、ゲート絶縁膜の膜厚は１１０ｎｍ、チャネル長は１０μｍ、チャネル幅は８μｍであった。
【０１５１】
図１１（Ａ）は、エキシマレーザー光の照射を行った領域を用いて作製したｎチャネル型トランジスタ（以下「レーザー光照射ありのトランジスタ」という）と、エキシマレーザー光の照射を行わなかった領域を用いて作製したｎチャネル型トランジスタ（以下「レーザー光照射なしのトランジスタ」という）の、ドレイン電流（Ｉｄ）‐ゲート電圧（Ｖｇ）曲線である。これらのｎチャネル型トランジスタは上記の条件にて作製したものであり、ゲート絶縁膜の膜厚は１１０ｎｍ、チャネル長は１０μｍ、チャネル幅は８μｍである。図１１（Ａ）のデータは、ドレイン電圧（Ｖｄ）を１Ｖとして測定を行うことにより得られたものである。図からも分かるように、レーザー光照射ありのトランジスタ（図中の黒丸）では、急峻な立ち上がりを見せているのに対して、レーザー光照射なしのトランジスタ（図中の白丸）では、緩やかな立ち上がりとなっている。なお、レーザー光照射ありのトランジスタのＳ値は０．２１Ｖ／ｄｅｃ．であり、レーザー光照射なしのトランジスタのＳ値は１．１０Ｖ／ｄｅｃ．であった。
【０１５２】
図１１（Ｂ）は、図１１（Ａ）と同様の測定を、ドレイン電圧（Ｖｄ）が５Ｖの条件にて行ったものである。該条件においても、レーザー光照射ありのトランジスタ（図中の黒丸）では、急峻な立ち上がりを見せている。また、レーザー光照射なしのトランジスタ（図中の白丸）では、緩やかな立ち上がりとなっている。なお、ドレイン電圧（Ｖｄ）を５Ｖとした場合には、１Ｖとした場合と比較してドレイン電流（Ｉｄ）が大きくなるが、Ｓ値や、立ち上がりのしきい値電圧は同程度である。
【０１５３】
図１１より、レーザー光照射ありのトランジスタでは、Ｉｄ‐Ｖｇ曲線の立ち上がりが急峻となり、高速なスイッチング動作に適した単結晶シリコン層が得られていることが分かる。一方で、レーザー光照射なしのトランジスタでは、Ｉｄ‐Ｖｇ曲線の立ち上がりが緩やかとなり、アナログ的な電流制御に適した単結晶シリコン層が得られることが分かる。
【０１５４】
図１２は、レーザー光照射ありのトランジスタと、レーザー光照射なしのトランジスタにおけるキャリアの移動度をプロットしたものである。レーザー光照射ありのトランジスタは黒丸にて、レーザー光照射なしのトランジスタは白丸にて示している（単位はｃｍ２／Ｖｓｅｃ）。なお、図１２のデータを得るに当たっては、ドレイン電圧（Ｖｄ）を１Ｖとして測定を行った。図からも分かるように、レーザー光照射ありのトランジスタでは移動度の最大値が約３７０ｃｍ２／Ｖｓｅｃ程度と大きいのに対して、レーザー光照射なしのトランジスタでは移動度の最大値が９０ｃｍ２／Ｖｓｅｃ程度と小さい。なお、本実施例では単結晶シリコン層を作製した後の平坦化処理（ＣＭＰ等）を省略している。単結晶シリコン層作製後に平坦化処理を施す場合には、さらに特性が向上すると考えられる。
【０１５５】
本発明では、レーザー光の照射を行わない単結晶半導体層を画素領域のトランジスタに用いることで、正確な階調が表現できる半導体装置を実現した。なお、移動度という点においては、レーザー照射を行わない単結晶シリコンは、微結晶シリコンや、多結晶シリコン等に近い特性を有しているが、半導体層の劣化という点から見れば、これらの半導体層より優れており、作製された半導体装置の信頼性は高い。
【０１５６】
本実施例における測定結果より、ゲート絶縁膜の膜厚が１００ｎｍ程度（７０ｎｍ〜１３０ｎｍ程度）であれば、レーザー光照射の効果が得られたと見なせるトランジスタのＳ値は０．１５〜０．３Ｖ／ｄｅｃ．程度ということができる。一方、レーザー光を照射しない半導体層を用いたトランジスタのＳ値は０．６〜１．６Ｖ／ｄｅｃ．程度ということができる。したがって、レーザー光を照射した半導体層を用いたトランジスタのＳ値は、レーザー光を照射しない半導体層を用いたトランジスタのＳ値の１／２以下ということができる。
【０１５７】
本実施例は、実施の形態１乃至５と適宜組み合わせて用いることができる。
【実施例２】
【０１５８】
本実施例では、図１３及び１４を用いて、加熱処理の有無及びレーザー光照射の有無により単結晶シリコン層のラマンスペクトルが変化する様子について説明する。なお、本実施例では単結晶シリコン層に照射するレーザー光として、エキシマレーザー光を用いているが、本発明はこれに限られるものではない。
【０１５９】
図１３には、４つの処理条件における単結晶シリコン層のラマンスペクトルと、単結晶シリコン基板（以下、単に「ウエハ」ともいう）のラマンスペクトルを比較して示している。横軸は波数、縦軸は強度（任意単位）である。４つの処理条件とは、「剥離における熱処理（６００℃、２時間）のみ」、「剥離における熱処理（６００℃、２時間）＋６００℃、１２時間の熱処理」、「剥離における熱処理（６００℃、２時間）＋６００℃、２４時間の熱処理」、「剥離における熱処理（６００℃、２時間）＋６００℃、２４時間の熱処理＋エキシマレーザー光の照射」というものである。
【０１６０】
図１３から分かるように、６００℃、１２時間以上の熱処理を加えた単結晶シリコン層では、剥離における熱処理のみの単結晶シリコン層と比較してピークの波数が高波数側にシフトし、ウエハに近づいている。ラマンスペクトルは、入射光に対する散乱光（ラマン散乱光）の波数ずれを測定するものであり、該波数ずれは原子間の振動エネルギーに対応するから、ラマンピークの波数がウエハに近づくということは、ウエハと同様の結合状態が増加しているということになる。つまり、熱処理を加えた単結晶シリコン層の特性は、ウエハに近づいているといえる。
【０１６１】
図１４は、図１３の測定結果を簡単にまとめたものである。ここでは、ラマンピークのピーク波数（白丸）と、ラマンピークの半値全幅（黒丸）をそれぞれ示している。ピーク波数について詳細に見てみると、１２時間の加熱では５２０．３ｃｍ−１程度、２４時間の加熱では５２０．５ｃｍ−１程度の波数であることが分かる。一方で、剥離における熱処理のみの場合には、５１９．８ｃｍ−１程度のピーク波数であるから、測定誤差が±０．２ｃｍ−１程度であることを考慮すれば、加熱処理の効果が得られたと見なすことができるピーク波数は５２０．０ｃｍ−１以上といえる。波数の上限はウエハを基準にすることができる。つまり、同様に測定誤差を考慮すれば、５２１．０ｃｍ−１以下である。なお、ウエハの波数を基準として、加熱処理の効果が得られたと見なすことができるピーク波数を定義するならば、（（ウエハのピーク波数）−１．０）ｃｍ−１以上（ウエハのピーク波数）ｃｍ−１以下とできる。
【０１６２】
加熱温度及び加熱時間については、温度条件の誤差が±２０℃程度であることを考慮すれば、５８０℃以上６２０℃以下における加熱処理の時間は１２時間以上であることが好ましいといえる。加熱処理時間の上限は任意であるが、スループット等を考慮すると７２時間以内、より好ましくは４８時間以内である。
【０１６３】
図１４より、半値全幅については、エキシマレーザー光の照射の有無にて大きく変化することが分かる。半値全幅が小さいということは、原子間結合の多くが同じ状態にあることを意味するから、エキシマレーザー光を照射した単結晶シリコン層は、より単結晶的な特性になっているといえる。一方で、エキシマレーザー光の照射を行わない単結晶シリコン層では半値全幅が大きく、原子間結合が一様ではない。つまり、ウエハと比較した場合には、多結晶的・微結晶的・アモルファス的であるといえる。
【０１６４】
図１４に示す測定結果より、レーザー光照射の効果が得られたと見なせる半導体層の半値全幅は３．５ｃｍ−１以下である。なお、ウエハの半値全幅を参考にすれば、半値全幅の下限は２．５ｃｍ−１といえる（つまり、２．５ｃｍ−１以上３．５ｃｍ−１以下）。一方で、半値全幅が３．５ｃｍ−１より大きければ、レーザー光の照射を行っていないとみなすことができる。
【０１６５】
本実施例は、実施の形態１乃至５、及び実施例１と適宜組み合わせて用いることができる。
【図面の簡単な説明】
【０１６６】
【図１】本発明の半導体基板の作製工程を示す図である。
【図２】本発明の半導体基板の作製工程を示す図である。
【図３】本発明の半導体基板の作製工程を示す図である。
【図４】本発明の半導体基板の作製工程を示す図である。
【図５】本発明の半導体装置の作製工程を示す図である。
【図６】本発明の半導体装置の作製工程を示す図である。
【図７】本発明の半導体装置の作製工程を示す図である。
【図８】本発明の半導体装置の平面図及び断面図である。
【図９】本発明の半導体装置の平面図及び断面図である。
【図１０】本発明の半導体装置を用いた電子機器を示す図である。
【図１１】本発明の半導体装置の特性を示す図である。
【図１２】本発明の半導体装置の特性を示す図である。
【図１３】実施例における半導体膜の特性を比較した図である。
【図１４】実施例における半導体膜の特性を比較した図である。
【図１５】従来の半導体装置を示す図である。
【符号の説明】
【０１６７】
１００    単結晶半導体基板
１０２    損傷領域
１０４    単結晶半導体層
１０６    接合層
１１０    絶縁表面を有する基板
２００    酸化シリコン膜
２０２    バリア層
３００    領域
３０２    単結晶半導体層
３０４    単結晶半導体層
４００    単結晶半導体層
４０２    領域
４０４    単結晶半導体層
４０６    単結晶半導体層
５００    絶縁表面を有する基板
５０２    バリア層
５０４    接合層
５０６    単結晶半導体層
５０８    ゲート絶縁層
５１０    単結晶半導体層
５１２    単結晶半導体層
５１４    単結晶半導体層
５１６ａ    マスク
５１６ｂ    マスク
５１６ｃ    マスク
５１６ｄ    マスク
５１６ｅ    マスク
５１８ａ    ゲート電極層
５１８ｂ    ゲート電極層
５１８ｃ    ゲート電極層
５１８ｄ    ゲート電極層
５１８ｅ    導電層
５２０ａ    導電層
５２０ｂ    導電層
５２０ｃ    導電層
５２０ｄ    導電層
５２０ｅ    導電層
５２２ａ    ゲート電極層
５２２ｂ    ゲート電極層
５２２ｃ    ゲート電極層
５２２ｄ    ゲート電極層
５２２ｅ    導電層
５２４ａ    ゲート電極層
５２４ｂ    ゲート電極層
５２４ｃ    ゲート電極層
５２４ｄ    ゲート電極層
５２４ｅ    導電層
５２６ａ    ｎ型不純物領域
５２６ｂ    ｎ型不純物領域
５２８ａ    ｎ型不純物領域
５２８ｂ    ｎ型不純物領域
５３０ａ    ｎ型不純物領域
５３０ｂ    ｎ型不純物領域
５３０ｃ    ｎ型不純物領域
５３２ａ    マスク
５３２ｂ    マスク
５３２ｃ    マスク
５３４ａ    ｎ型不純物領域
５３４ｂ    ｎ型不純物領域
５３６ａ    ｎ型不純物領域
５３６ｂ    ｎ型不純物領域
５３８    チャネル形成領域
５４０ａ    ｎ型不純物領域
５４０ｂ    ｎ型不純物領域
５４０ｃ    ｎ型不純物領域
５４２ａ    ｎ型不純物領域
５４２ｂ    ｎ型不純物領域
５４２ｃ    ｎ型不純物領域
５４２ｄ    ｎ型不純物領域
５４４ａ    チャネル形成領域
５４４ｂ    チャネル形成領域
５４６ａ    マスク
５４６ｂ    マスク
５４８ａ    ｐ型不純物領域
５４８ｂ    ｐ型不純物領域
５５０ａ    ｐ型不純物領域
５５０ｂ    ｐ型不純物領域
５５２    チャネル形成領域
５５４    絶縁膜
５５６    絶縁膜
５５８ａ    ドレイン電極層
５５８ｂ    ドレイン電極層
５６０ａ    ドレイン電極層
５６０ｂ    ドレイン電極層
５６２ａ    ドレイン電極層
５６２ｂ    ドレイン電極層
５６４    ｐチャネル型薄膜トランジスタ
５６６    ｎチャネル型薄膜トランジスタ
５６８    ｎチャネル型薄膜トランジスタ
５７０    容量配線
５７２    絶縁膜
５７４    画素電極層
５７６    外部端子接続領域
５７８    封止領域
５８０    周辺駆動回路領域
５９０    画素領域
８００    対向基板
８０２    絶縁層
８０４    液晶層
８０６    絶縁層
８０８    導電層
８１０    着色層
８１２    偏光子
８１４    シール材
８１６    スペーサ
８１８    偏光子
８２０    端子電極層
８２２    異方性導電体層
８２４    ＦＰＣ
９００    素子基板
９０２    絶縁膜
９３０    外部端子接続領域
９３２    封止領域
９３４    駆動回路領域
９３６    画素領域
９５０    薄膜トランジスタ
９５２    薄膜トランジスタ
９５４    薄膜トランジスタ
９５６    薄膜トランジスタ
９６０    発光素子
９６２    電極層
９６４    発光層
９６６    電極層
９６８    絶縁層
９７０    充填材
９７２    シール材
９７４    配線層
９７６    端子電極層
９７８    異方性導電層
９８０    ＦＰＣ
９９０    封止基板
【図１】
0005322520.tif 000002
【図２】
0005322520.tif 000003
【図３】
0005322520.tif 000004
【図４】
0005322520.tif 000005
【図５】
0005322520.tif 000006
【図６】
0005322520.tif 000007
【図７】
0005322520.tif 000008
【図８】
0005322520.tif 000009
【図９】
0005322520.tif 000010
【図１０】
0005322520.tif 000011
【図１１】
0005322520.tif 000012
【図１２】
0005322520.tif 000013
【図１３】
0005322520.tif 000014
【図１４】
0005322520.tif 000015
【図１５】
0005322520.tif 000016