(57)【特許請求の範囲】
【請求項１】
第一の入力端子に入力される第一の入力信号に対し外部から供給される所定の対を成す電流制御信号によって規定される所定の演算を施して出力端子に出力する第一の演算回路と、第二の入力端子に入力される第二の入力信号と第三の入力端子に入力される第三の入力信号との差分値と既知の関係を有する信号に基づいて前記第一の演算回路に供給する当該対を成す電流制御信号を生成する電流制御回路と、を備えた演算回路であって、
前記第一の演算回路は、一端側が前記第一の入力端子に接続され他端側が前記出力端子に接続された所定の抵抗の前記一端側および他端側に各接続され外部から供給される電流制御信号によって規定される電流を発生する可変電流源を含む各所定の電流源から電流が供給されて前記抵抗の両端に所定の演算に相応する電位差を得るように構成され、
前記電流制御回路は、前記第一の演算回路と同様の回路構成を有する第二の演算回路と、前記第三の入力端子に入力される第三の入力信号を前記第二の演算回路の入力側に供給することによって得られる該第二の演算回路の出力信号と前記第二の入力端子に入力される第二の入力信号とが入力端に供給されるように配され前記対を成す電流制御信号を発生する電流制御信号生成回路と、を備え、前記第二の演算回路、電流制御信号生成回路は、前記第二の演算回路の出力信号と前記第二の入力信号とが等しくなる関係を持って前記電流制御信号生成回路から前記対を成す電流制御信号を発生して前記第一の演算回路とともに第二の演算回路に供給し、
前記電流制御信号生成回路は、前記第二の演算回路の出力と前記第二の入力信号とを差動増幅して第一の電流制御信号を生成する差動増幅器と、前記差動増幅器の出力信号に基づいて第二の電流制御信号を生成する電流制御信号発生器とを備えていることを特徴とする演算回路。
【請求項２】
前記電流制御信号発生器は、導電形式を異にする２つのＭＯＳトランジスタが双方の各ドレインが接続され一方のソースおよび他方のソースが各対応する電源端子に接続され、一方のトランジスタのゲートに前記差動増幅器の出力信号が印加され、他方のトランジスタのゲートとドレインを接続することで、双方のトランジスタの各ゲートに当該対を成す電流制御信号を得るように構成されていることを特徴とする請求項１に記載の演算回路。
【請求項３】
前記第一の入力端子と前記第一の演算回路の入力端との間および前記第三の入力端子と前記第二の演算回路の入力端との間の少なくとも一方にバッファ回路が介挿されて前記第一の演算回路および前記第二の演算回路の少なくとも一方の入力インピーダンスを高くしたことを特徴とする請求項１または２に記載の演算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に対して無調整で高い精度の信号を加減算する演算回路に関するものである。
【背景技術】
【０００２】
従来より加減算の実行に適用可能な演算回路は多岐にわたり種々提案されている。
図７は、一般的なソースフォロワ回路を表す回路図である。図７のソースフォロワ回路は代表的な加算回路（或は減算回路）として機能する（非特許文献１等を参照）。
図示のように、このソースフォロワ回路はＭＯＳトランジスタ７１，７２と、入力端子７３と出力端子７４と、バイアス端子７７と、を備えている。
【０００３】
入力端子７３は、ＭＯＳトランジスタ７１のゲートに接続し、ＭＯＳトランジスタ７１のドレインは正の電源端子７５に接続し、電圧Ｖｄｄが供給されている。ＭＯＳトランジスタ７１のソースは出力端子７４に接続するとともに、ＭＯＳトランジスタ７２のドレインに接続している。
ＭＯＳトランジスタ７２のソースは負の電源端子７６に接続し、電圧Ｖｓｓが供給されている。バイアス端子７７はＭＯＳトランジスタ７２のゲートに接続し、バイアス電圧Ｖｂが供給されているので、ＭＯＳトランジスタ７２は一定電流Ｉｃを流す定電流源として作用する。これによって同じ一定電流ＩｃがＭＯＳトランジスタ７１にも流れている。
【０００４】
入力電圧Ｖ１と出力電圧Ｖ２の関係はＳａｈの式によって次式のように表すことができる。
Ｉｃ＝Ｋ（Ｖ１−Ｖ２−Ｖｔｈ）2  ………（１）
ここでＫは定数、ＶｔｈはＭＯＳトランジスタ７１の閾値電圧である。（１）を書き直すと次式のようになる。
Ｖ２＝Ｖ１−Ｖｔｈ−√（Ｉｃ／Ｋ）………（２）
即ち、出力電圧は入力電圧からＶｔｈ＋√（Ｉｃ／Ｋ）だけ減算した値になる。
Ｉｃを大きくすると減算量は大きくなり、逆にＩｃを小さくすると減算量は小さくなる。
尚、閾値電圧が負であるデバイス即ちデプレッション型のＭＯＳトランジスタを用いると減算でなく加算にすることもできる。
しかしながら、Ｖｔｈはプロセス条件に大きく依存し、また温度によってもＶｔｈは変動するため、減算量を精度よく制御することは困難である。
【０００５】
図８は従来の演算増幅器を表す回路図である（特許文献１）。図８の演算増幅器において、電流源８１と抵抗８０によって、トランジスタＴｒ２のベース電圧Ｖ１とトランジスタＴｒ４のエミッタ電圧Ｖ２との間の電圧差を形成している。即ち電流源の電流値をＩ８、抵抗８０の抵抗値をＲ１０とすると
Ｖ１−Ｖ２＝Ｉ８・Ｒ１０………（３）
となる。
【０００６】
図８は、演算増幅器回路の一部に加減算（図示の形では減算）を行う回路を適用している場合の例であるが、任意の回路においても、ある端子の電圧と任意の電圧とを加算または減算するといった演算を、所定の抵抗に一定の電流を流す回路を適用することによって実現できる。
しかしながら、抵抗素子における抵抗値はプロセス条件に依存し、また温度依存性が顕著であることはよく知られている通りであり、これらの現象に起因して加算または減算する電圧値が変動し、精度の良い演算結果を得ることが困難であるという問題があった。
【非特許文献１】Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｒ．Ｇ．メイヤー著  浅田邦博、永田譲監訳  アナログ集積回路設計技術  上巻、第４版  培風館  ４１８ページ
【特許文献１】特開平５−３２７３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上述のような問題点に鑑みてなされたものであり、入力信号に対して無調整で正確な電圧を加減算することが可能な演算回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するべく、本願では次に列記するような演算回路を提案する。
本発明の請求項１の演算回路は：
第一の入力端子に入力される第一の入力信号に対し外部から供給される所定の対を成す電流制御信号によって規定される所定の演算を施して出力端子に出力する第一の演算回路と、第二の入力端子に入力される第二の入力信号と第三の入力端子に入力される第三の入力信号との差分値と既知の関係を有する信号に基づいて前記第一の演算回路に供給する当該対を成す電流制御信号を生成する電流制御回路と、を備えた演算回路であって、
前記第一の演算回路は、一端側が前記第一の入力端子に接続され他端側が前記出力端子に接続された所定の抵抗の前記一端側および他端側に各接続され外部から供給される電流制御信号によって規定される電流を発生する可変電流源を含む各所定の電流源から電流が供給されて前記抵抗の両端に所定の演算に相応する電位差を得るように構成され、
前記電流制御回路は、前記第一の演算回路と同様の回路構成を有する第二の演算回路と、前記第三の入力端子に入力される第三の入力信号を前記第二の演算回路の入力側に供給することによって得られる該第二の演算回路の出力信号と前記第二の入力端子に入力される第二の入力信号とが入力端に供給されるように配され前記対を成す電流制御信号を発生する電流制御信号生成回路と、を備え、前記第二の演算回路、電流制御信号生成回路は、前記第二の演算回路の出力信号と前記第二の入力信号とが等しくなる関係を持って前記電流制御信号生成回路から前記対を成す電流制御信号を発生して前記第一の演算回路とともに第二の演算回路に供給し、
前記電流制御信号生成回路は、前記第二の演算回路の出力と前記第二の入力信号とを差動増幅して第一の電流制御信号を生成する差動増幅器と、前記差動増幅器の出力信号に基づいて第二の電流制御信号を生成する電流制御信号発生器とを備えていることを特徴とする。
【００１１】
本発明の請求項２の演算回路は：
上記請求項１の演算回路において特に、前記電流制御信号発生器は、導電形式を異にする２つのＭＯＳトランジスタが双方の各ドレインが接続され一方のソースおよび他方のソースが各対応する電源端子に接続され、一方のトランジスタのゲートに前記差動増幅器の出力信号が印加され、他方のトランジスタのゲートとドレインを接続することで、双方のトランジスタの各ゲートに当該対を成す電流制御信号を得るように構成されていることを特徴とする。
【００１２】
本発明の請求項３の演算回路は：
上記請求項１または２の演算回路において特に、前記第一の入力端子と前記第一の演算回路の入力端との間および前記第三の入力端子と前記第二の演算回路の入力端との間の少なくとも一方にバッファ回路が介挿されて前記第一の演算回路および前記第二の演算回路の少なくとも一方の入力インピーダンスを高くしたことを特徴とする。
【発明の効果】
【００１３】
このような構成からなる本発明によれば、プロセスの変動および温度の変動があっても無調整で正確な信号を加減算できる演算回路を提供できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
［第１実施形態］
図１は、本発明の演算回路の第一の実施形態の構成を示すブロック図である。
この実施形態の演算回路１００は、図１に示すように、第一の演算回路１０１と、第二の演算回路１０２と、差動増幅器１０３と、トランジスタＭ２６およびＭ２７から構成される電流制御信号発生器１５０と、第一の入力端子１１０と、第二の入力端子１２０と、第三の入力端子１３０と、出力端子１４０と、電流制御信号を供給する電流制御端子８および９と、を備えている。ここで電流制御信号発生器１５０と差動増幅器１０３によって、電流制御信号生成回路１７０が形成されている。第一の演算回路１０１は、入力端子１１０と出力端子１４０ならびに電流制御端子８０、９０を有しており、入力端子１１０に入力される第一の入力電圧Ｖ１０に演算を施してその結果である出力電圧Ｖｏｕｔを出力端子に出力する。
【００１５】
第二の演算回路１０２は、第一の演算回路１０１と同じ回路構成になっており、第三の入力電圧Ｖ３０を入力する入力端子１３０と出力端子１３１ならびに第一の演算回路１０１と共通の電流制御端子８０、９０を有している。
差動増幅器１０３は、その非反転入力端子１２０に第二の入力電圧Ｖ２０が入力され、反転入力端子１３１は第二の演算回路の出力端子１３１と共通に接続されており、その出力端子はＭＯＳトランジスタＭ２６のゲート端子に接続されている。
【００１６】
差動増幅器１０３の出力端子は、さらに、上述の電流制御端子９に接続されている。既述の説明および図より明らかなとおり、電流制御端子９に接続されているということは、第二の演算回路１０２の電流制御端子９０、および、第一の演算回路１０１の電流制御端子９０に接続されているということである。
ＭＯＳトランジスタＭ２７のソース端子は正の電源電圧を供給する端子に接続されて電源Ｖｄｄが供給され、ゲートとドレインとが電流制御端子８に共通に接続されている。
【００１７】
既述の説明および図より明らかなとおり、電流制御端子８に接続されているということは、ＭＯＳトランジスタＭ２６のドレイン端子およびゲート端子に接続されていると共に第二の演算回路１０２の電流制御端子８０、および、第一の演算回路１０１の電流制御端子８０に接続されているということである。
また、図示のとおり、ＭＯＳトランジスタＭ２６のソース端子は負の電源電圧を供給する端子に接続されて電源Ｖｓｓが供給されている。
【００１８】
以上の構成において、第二の入力端子１２０に入力される第二の入力信号Ｖ２０と第三の入力端子１３０に入力される第三の入力信号Ｖ３０との差分値と既知の関係（第二の演算回路１０２と差動増幅器１０３により規定される関係）を有する信号に基づいて電流制御信号発生器１５０の電流制御端子８および９から第一の演算回路１０１に供給する当該対を成す電流制御信号を生成する電流制御回路１６０が構成される。
【００１９】
次に、図１における上述の第一の演算回路１０１および第二の演算回路１０２として用いるのに適した回路の構成について図２ないし図４を参照して説明する。
図２は、図１の第一の演算回路１０１として適用可能な回路構成の一例を説明の便宜上一般的に表した図である。図２に例示した第一の演算回路１０１は、図示のとおり、高電位Ｖｄｄ側の端子２７と低電位Ｖｓｓ側の端子１３０との間に、４つの可変電流源２３，２４，２５，２６と、１つの抵抗Ｒ２０を備えて構成されている。
【００２０】
この構成の演算回路の場合、抵抗Ｒ２０を挟んで配置される可変電流源２３、２４の電流は同じ値であるＩ１に、また抵抗Ｒ２０を挟んで配置するもう一組の可変電流源２５，２６の電流は同じ値であるＩ２になっている。
次に演算回路の動作について説明する。仮に電流源２５，２６がゼロの場合、電流は正の電源端子２７から可変電流源２３を通って端子２１に流れ、続いて抵抗Ｒ２０を通って、端子２２に流れ、さらに可変電流源２４を通って電流は負の電源端子２８に流れる。ここで端子２１と端子２２のそれぞれの電圧をＶ１，Ｖ２とするとオームの法則より次の式が成立する。
Ｖ１−Ｖ２＝Ｉ１・Ｒ………（４）
【００２１】
即ち、演算回路の入力端子２１と出力端子２２の間に発生する電圧差は抵抗Ｒ２０の抵抗値Ｒと可変電流源２３，２４の電流値に比例することがわかる。
即ち、図２の演算回路では、可変電流源の電流値を制御することによって任意の値の電圧差即ちレベルシフト量が実現できる。但し、この場合はいつも入力端子２１の電圧が出力端子２２の電圧よりも高くなる。逆の極性のレベルシフト量を実現するには、電流源２３，２４の電流をゼロにしておいて、電流が正の電源端子２７から可変電流源２５を通って端子２２に流れ、続いて抵抗Ｒ２０を通って、端子２１に流れ、さらに可変電流源２６を通って負の電源端子２８に電流が流れるようにすると良い。
【００２２】
図２の回路の場合、制御すべき可変電流源が４つと多いため、電流制御するために回路がかなり複雑になる場合がある。図１の演算回路としてより簡便に制御できる演算回路を図３に示す。
図３は、図１の第一の演算回路１０１として適用可能な回路構成の他の例を説明の便宜上一般的に表した図である。
図３に例示した第一の演算回路１０１は、図示のとおり、高電位Ｖｄｄ側の端子３７と低電位Ｖｓｓ側の端子３８との間に、２つの可変電流源３５、３６と、２つの固定電流源３３，３４と１つの抵抗Ｒ３０を備えて構成されている。また入力端子３１、出力端子３２と可変電流源３５，３６の電流値を制御するための電流制御端子８、９を有している。
【００２３】
図３の演算回路の場合、固定電流源３３、３４の電流は同じ値であるＩ１に、可変電流源３５，３６の電流は同じ値であるＩ２になっている。この場合、抵抗Ｒ３０を端子３１から端子３２の方向へ流れる電流はＩ１−Ｉ２であるので、端子３１と端子３２の電圧差Ｖ１−Ｖ２は次式のようになる。
Ｖ１−Ｖ２＝（Ｉ１−Ｉ２）・Ｒ………（５）
ここで、固定電流値Ｉ１に対して、可変電流値Ｉ２の範囲を０から２・Ｉ１にしておけば、レベルシフト量は正方向、負方向共に同じ値となる。実際に設計する際には、電源電圧、必要な出力電流に応じて最適なＩ１に対する最適なＩ２の範囲を決定すると良い。
尚、実施例の回路では固定電流源を３３，３４、可変電流源を３５，３６としたが、逆に固定電流源を３５，３６、可変電流源を３３，３４とすることもできる。
【００２４】
上述のように図３の演算回路は正負に関わらず任意の電圧レベルシフト量を与えることができるという特徴がある。またレベルシフトの符号がいつも正または負で良い場合には、図２の回路において、電流源２３、２４を除去するか、或は電流源２５，２６を除去すれば良い。
図２および図３の回路において、電流源の具体的な回路はＭＯＳトランジスタで容易に実現できる。即ち、ＭＯＳトランジスタのゲート端子に一定電圧を与えると定電流源回路になるし、ＭＯＳトランジスタのゲート端子に可変電圧を与えるとその電圧に応じて可変電流源回路となる。
【００２５】
図４は、図２および図３に一般的な形式で表記した回路についてそれらのより具体的な構成例を表す図である。
図４に例示した第一の演算回路１０１は、図示のとおり、高電位Ｖｄｄ側の端子４７と低電位Ｖｓｓ側の端子４８との間に、２つの可変電流源４５、４６と、２つの固定電流源４３，４４と１つの抵抗Ｒ４０を備えて構成されている。また入力端子４１、出力端子４２と可変電流源４５，４６の電流値を制御するための電流制御端子８、９を有している。
【００２６】
即ち、図２における電流源２３，２５、および、図３における電流源３３，３５は、図４に示す電流源４３，４５のようにＰ型のＭＯＳトランジスタに置き換えられている。また、図２における電流源２４，２６、および、図３における電流源３４，３６は、図４に示す電流源４４，４６のようにＮ型のＭＯＳトランジスタに置き換えられている。
ここで再び図１を参照して、演算回路１００の動作について説明する。ここで第二の演算回路１０２と第一の演算回路１０１は相対的にデバイスサイズが一致していれば構わないが、説明を容易にするため完全に同じものであるとする。従って、同じ電流制御端子８０，９０によって制御される第一および第二の演算回路１０１，１０２の入力端子と出力端子の各電圧差は全く同じになる。
【００２７】
次に、第二の演算回路１０２の入力端子と出力端子の電圧差について説明する。差動増幅器１０３の２つの入力信号において、非反転入力側の端子１２０の電圧Ｖ２０が反転入力側の端子１３１の電圧Ｖ３１よりも高いとき、差動増幅器１０３の出力９は高いレベルになる。
この結果、トランジスタＭ２６のゲート電圧は高くなるので、トランジスタＭ２６のソース・ドレイン間は相対的に低インピーダンスとなってトランジスタＭ２６およびＭ２７に流れる電流は大きくなり、トランジスタＭ２６のドレイン電圧と同電位である制御端子８の電圧は低くなる。この結果、第二の演算回路１０２の制御端子８０に印加される電圧は低くなる。
【００２８】
他方、上述のように制御端子９の電圧は高くなるので（即ち、制御端子８の電圧は低くなり、制御端子９の電圧は高くなるので）、図４の構成を有する第二の演算回路１０２のＭＯＳトランジスタで形成されている可変電流源４５および４６の電流も大きくなる。
このため、正の電源端子４７から可変電流源４５→端子４２→抵抗Ｒ４０→端子４１→可変電流源４６を経由して流れる電流が増加するので、図４における端子４２と端子４１、即ち、図１における端子１３１と端子１３０との電圧差Ｖ３１−Ｖ３０は相対的に大きくなる。この結果、図１の端子１３１の電圧Ｖ３１はより高い電圧になる。
【００２９】
上述したところとは逆に差動増幅器１０３の２つの入力信号において、端子１３１の電圧Ｖ３１が端子１２０の電圧Ｖ２０よりも高いとき、差動増幅器１０３の出力である制御端子９の電圧は低いレベルになる。
この結果、トランジスタＭ２６のゲート電圧は低くなるので、トランジスタＭ２６およびＭ２７に流れる電流は小さくなる。同時に、制御端子８および９によって制御される第二の演算回路１０２のＭＯＳトランジスタで形成されている可変電流源４５および４６の電流も小さくなる。
【００３０】
このため、正の電源端子４７から可変電流源４５→端子４２→抵抗Ｒ４０→端子４１→可変電流源４６を経由して流れる電流が減少するので、図４における端子４２と端子４１、即ち図１における端子１３１と端子１３０の電圧差Ｖ３１−Ｖ３０は相対的に小さくなる。
この結果、図１の端子１３１の電圧Ｖ３１はより低い電圧になる。このようにして最終的には差動増幅器１０３の利得が十分高ければ、端子１３１の電圧Ｖ３１と端子１２０の電圧Ｖ２０は同じになる。即ち次式が成立する。
Ｖ２０＝Ｖ３１………（６）
【００３１】
また、第二の演算回路１０２と第一の演算回路１０１は全く同じ仕様の回路であるので、上述の（５）式で求められている入力端子および出力端子間の各電圧差は同じであるので次式が成立する。
Ｖ３１−Ｖ３０＝Ｖｏｕｔ−Ｖ１０………（７）
また差動増幅器１０３の非反転入力端子の電圧Ｖ２０と反転入力端子の電圧Ｖ３１は同じになるので
Ｖ２０−Ｖ３０＝Ｖｏｕｔ−Ｖ１０………（８）
となる。
従って、出力電圧Ｖｏｕｔは（９）式のようになる。
Ｖｏｕｔ＝Ｖ１０＋（Ｖ２０−Ｖ３０）………（９）
即ち、演算回路の出力電圧Ｖｏｕｔは、第一の入力電圧Ｖ１０に第二の入力電圧Ｖ２０を加算して、さらに第三の入力電圧Ｖ３０を減算したものになる。
【００３２】
尚、第一の演算回路１０１の抵抗値を第二の演算回路１０２の抵抗のα倍にした場合は、第一の演算回路１０１の入力端子と出力端子の電圧差はα倍になるので（７）式の代わりに（１０）式が成立する。
α（Ｖ３１−Ｖ３０）＝Ｖｏｕｔ−Ｖ１０………（１０）
従って、出力電圧Ｖｏｕｔは（１１）式のようになる。
Ｖｏｕｔ＝Ｖ１０＋α（Ｖ２０−Ｖ３０）………（１１）
即ち、演算回路１００の出力電圧は、第一の入力電圧Ｖ１０に第二の入力電圧Ｖ２０と第三の入力電圧Ｖ３０の差電圧をα倍したものを加算したものになる。
【００３３】
尚、抵抗をα倍する代わりに第一の演算回路１０１の電流源２３〜２６（図２）の電流値を第二の演算回路１０２の電流源２３〜２６（図２）の電流値のα倍にしても（１１）式の結果を得ることができる。
このような構成からなる本発明によれば、上掲の（９）或は（１１）の関係式は電源電圧のパラメータであるＶｄｄ、Ｖｓｓが含まれていないので電源の変動には影響されない。
【００３４】
また温度に依存する移動度、閾値のパラメータがないので環境温度に依存せず、さらには移動度、閾値、ゲート酸化膜等のパラメータがないのでプロセス条件にも依存せず成立する。
即ち、本発明の演算回路は、調整することなく、プロセスおよび温度変動に関係なく正確に電圧を加減算できる。
【００３５】
次に具体的な信号の入力例について説明する。図１において、端子１３０をグランドにした場合は（９）式において、Ｖ２８＝０となるので、２つの信号Ｖ１とＶ２の加算が実現できる。またある信号Ｖａをある第一の基準電圧Ｖｒｅｆ１から第二の基準電圧Ｖｒｅｆ２にレベルをシフトさせたい場合は、図１において端子１にＶａを、端子１２０にＶｒｅｆ２を、端子１３０にＶｒｅｆ１を印加すると（９）式より
Ｖｏｕｔ＝Ｖａ＋（Ｖｒｅｆ２−Ｖｒｅｆ１）………（１２）
となり、Ｖａは所望どおりレベルシフトできる。
【００３６】
［第２実施形態］
図５は、本発明の演算回路の第二の実施形態の構成を示すブロック図である。この実施形態である演算回路５００は、図５に示すように、第一の演算回路１０１と、第二の演算回路１０２と、差動増幅器１０３と、トランジスタＭ２６、Ｍ２７から構成される電流制御信号発生器１５１と、第一の入力端子１１０と、第二の入力端子１２０と、第三の入力端子１３０と、出力端子１４０と、電流制御信号を供給する電流制御端子８および９と、を備えている。ここで電流制御信号発生器１５１と差動増幅器１０３によって、電流制御信号生成回路１７１が形成されている。
即ち、図５の構成要素は図１のものと同じであり、図１との相違点はその接続のみである。図５において図１との対応部は同一の参照符号を附して示し、それら各個の説明は省略する。
【００３７】
次に、図５と図１との相違点について説明する。第一に相違点はトランジスタＭ２６、Ｍ２７から構成される電流制御信号発生器１５１である。ＭＯＳトランジスタＭ２７のゲート端子は、差動増幅器１０３の出力端子８に接続されている。電流制御端子８に接続されているということは、第二の演算回路１０２の電流制御端子８０、および、第一の演算回路１０１の電流制御端子８０に接続されているということである。
【００３８】
ＭＯＳトランジスタＭ２７のドレインは、ＭＯＳトランジスタ２６のゲートとドレインを共通接続した端子９に接続されている。図より明らかなとおり、電流制御端子９に接続されているということは、第二の演算回路１０２の電流制御端子９０、および、第一の演算回路１０１の電流制御端子９０に接続されているということである。
図１の実施形態との第二の相違点は差動増幅器１０３の反転入力端子１２０に第二の入力電圧Ｖ２０を入力し、非反転入力端子１３１に第二の演算回路の出力Ｖ３１を入力していることである。即ち、図１と比較して差動増幅器の極性を反転させていることになる。
【００３９】
以上の構成において、第二の入力端子１２０に入力される第二の入力信号Ｖ２０と第三の入力端子１３０に入力される第三の入力信号Ｖ３０との差分値と既知の関係（第二の演算回路１０２と差動増幅器１０３により規定される関係）を有する信号に基づいて電流制御信号発生器１５１の電流制御端子８および９から第一の演算回路１０１に供給する当該対を成す電流制御信号を生成する電流制御回路１６１が構成される。
【００４０】
次に図５の演算回路５００の動作について説明する。ここで第二の演算回路１０２と第一の演算回路１０１は相対的にデバイスサイズが一致していれば構わないが、説明を容易にするため完全に同じものであるとする。
従って、同じ電流制御端子８，９によって制御される第一および第二の演算回路１０１および１０２の入力端子と出力端子の電圧差は全く同じになる。次に、第二の演算回路１０２の入力端子と出力端子の電圧差について説明する。差動増幅器１０３の２つの入力信号において、反転入力側の端子１２０の電圧Ｖ２０が非反転入力側の端子１３１の電圧Ｖ３１よりも高いとき、差動増幅器１０３の出力は低いレベルになる。
【００４１】
この結果、トランジスタＭ２７のゲート電圧は低くなるので、トランジスタＭ２６およびＭ２７に流れる電流は大きくなる。同時に、制御端子８０および９０によって制御される第二の演算回路のＭＯＳトランジスタで形成されている可変電流源４５および４６の電流も大きくなる。
このため、正の電源端子４７から可変電流源４５→端子４２→抵抗Ｒ４０→端子４１→可変電流源４６を経由して流れる電流が増加するので、図４における端子４２と端子４１、即ち、図１における端子１３１と端子１３０との電圧差Ｖ３１−Ｖ３０は相対的に大きくなる。この結果、図１の端子１３１の電圧Ｖ３１はより高い電圧になる。
【００４２】
上述したところとは逆に、差動増幅器１０３の２つの入力信号において、端子１３１の電圧Ｖ３１が端子１２０の電圧Ｖ２０よりも高いとき、差動増幅器１０３の出力である制御端子８の電圧は高いレベルになる。
この結果、トランジスタＭ２７のゲート電圧は高くなるので、トランジスタＭ２６およびＭ２７に流れる電流は小さくなる。同時に、制御端子８および９によって制御される第二の演算回路１０２のＭＯＳトランジスタで形成されている可変電流源４５および４６の電流も小さくなる。
【００４３】
このため、正の電源端子４７から可変電流源４５→端子４２→抵抗Ｒ４０→端子４１→可変電流源４６を経由して流れる電流が減少するので、図４における端子４２と端子４１、即ち図１における端子１３１と端子１３０の電圧差Ｖ３１−Ｖ３０は相対的に小さくなる。
この結果、図１の端子１３１の電圧Ｖ３１はより低い電圧になる。このようにして最終的には差動増幅器１０３の利得が十分高ければ、端子１３１の電圧Ｖ３１と端子１２０の電圧Ｖ２０は同じになる。
【００４４】
即ち、図１の実施形態と同様に上掲の（６）〜（９）式が成立する。即ち、演算回路５００の出力電圧Ｖｏｕｔは、第一の入力電圧Ｖ１０に第二の入力電圧Ｖ２０を加算して、さらに第三の入力電圧Ｖ３０を減算したものになる。
尚、第一の演算回路１０１の抵抗値を第二の演算回路１０２の抵抗のα倍にした場合は、第一の演算回路１０１の入力端子と出力端子の電圧差はα倍になるので（９）式の代わりに先に示した（１０）、（１１）式が成立する。
【００４５】
即ち、演算回路５００の出力電圧Ｖｏｕｔは、第一の入力電圧Ｖ１０に第二の入力電圧と電圧Ｖ２０第三の入力電圧Ｖ３０の差電圧をα倍したものを加算したものになる。
尚、抵抗をα倍する代わりに第一の演算回路１０１の電流源２３〜２６（図２）の電流値を第二の演算回路１０２の電流源２３〜２６（図２）の電流値のα倍にしても（１１）式の結果を得ることができる点も図１の実施形態におけると同様である。
【００４６】
従って、本発明の第二実施形態の演算回路５００においても、図１の実施形態について上述したところと同様の作用・効果を奏する。
即ち、上掲の（７）〜（１１）の関係式には電源電圧のパラメータであるＶｄｄ、Ｖｓｓが含まれていないので電源の変動に影響されない。また温度に依存する移動度、閾値のパラメータがないので環境温度に依存せず、さらには移動度、閾値、ゲート酸化膜等のパラメータがないのでプロセス条件にも依存せず成立する。
即ち、本発明の演算回路は、調整することなく、プロセスおよび温度変動に関係なく正確に電圧を加減算できる。
【００４７】
［第３実施形態］
図６は、本発明の演算回路の第三の実施形態を表すブロック図である。図６の回路構成については第一の実施形態である図１の回路との相違点についてのみ説明する。図６の演算回路は図１の回路と比較して、バッファ回路６０が入力端子１１０と第一の演算回路１０１の間に追加されていること以外は図１と同じである。
即ち、バッファ回路６０の入力端子を演算回路の入力端子１１０と接続し、バッファ回路６０の出力端子を第一の演算回路の入力端子に接続している。
【００４８】
次に図６の実施形態の演算回路の動作について説明する。ここで用いているバッファ回路６０は１倍のゲインを有したもので、例えばボルテージフォロワ回路、或はソースフォロワ回路をバッファ回路として用いることができる。
バッファ回路としてボルテージフォロワを用いる場合、バッファ回路６０の入力端子の電圧Ｖ１０と出力端子の電圧Ｖ６０は同じである。従って、図１と完全に同じ動作を行う。但し、第一の演算回路１０１は図３或は図４のように４組の電流源と１つの抵抗から構成されている。これらが動作する前提として、電流源３３（４３）と３４（４４）の電流値が同じであり、かつ電流源３５（４５）と３６（４６）の電流値が同じであるとして説明してきた。
【００４９】
然しながら、実際の回路においては製造ばらつきに伴ういわゆる製造ミスマッチによって、それぞれの電流値が完全に一致することはない。このため、入力側から第一の演算回路１０１を見た場合、ミスマッチによる誤差電流が入力端子に流れるという問題がある。
この誤差電流が大きい場合、図１の入力端子１１０に電流が流れるので、入力端子１１０に設置する回路の出力インピーダンスが大きい場合、電圧誤差を発生させる原因となる。
これに対して図６の回路の場合は、電流源に例えミスマッチがあって誤差電流が存在しても、ボルテージフォロワに誤差電流が流れるだけで、入力端子１１０側に設置する回路の出力インピーダンスが例え高くても入力端子１１０の電圧に影響を与えることがない。
【００５０】
一方、バッファ回路としてソースフォロワ回路を用いる場合、バッファ回路６０の入力端子と出力端子の電圧は異なる値になる。然しながら、図1の第一の演算回路１０１と第二の演算回路１０２の前段にそれぞれ同じソースフォロワ回路を使用するとそれぞれのソースフォロワ回路の入力電圧、出力電圧の差は同じであるので、ソースフォロワ回路によって電圧がシフトしても図１の実施形態における場合と同様に作動し、且つ、ボルテージフォロワを適用した上述の場合と同様に、電流源に例えミスマッチがあって誤差電流が存在しても、ソースフォロワ回路に誤差電流が流れるだけで、入力端子１１０に設置する回路に影響を与えることがない。
【産業上の利用可能性】
【００５１】
本発明の演算回路は、１つの抵抗と少なくとも１対の電流源から構成される第一および第二の演算回路を用いているので、製造プロセス変動、温度変動に関係なく、入力信号に対して正確な電圧を加減算して出力する演算回路の実現に寄与することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の演算回路の第一の実施形態の構成を示すブロック図である。
【図２】図１の第一の演算回路として適用可能な回路構成を一般的に表した図である。
【図３】図１の第一の演算回路として適用可能な回路構成を一般的に表した図である。
【図４】図２および図３の回路の具体的な構成例を表す図である。
【図５】本発明の演算回路の第二の実施形態を表すブロック図である。
【図６】本発明の演算回路の第三の実施形態を表すブロック図である。
【図７】一般的なソースフォロワ回路を表す回路図である。
【図８】従来の演算増幅器を表す回路図である。
【符号の説明】
【００５３】
８…電流制御端子
９…電流制御端子
２１，３１，４１…端子
２２，３２，４２…端子
２３，２４，２５，２６…可変電流源
２７，２８，３７，３８…端子
３３，３４，４３，４４…固定電流源
３５，３６，４５，４６…可変電流源
６０…バッファ回路
１００，５００，６００…演算回路
１０１…第一の演算回路
１０２…第二の演算回路
１１０…第一の入力端子
１２０…第二の入力端子
１３０…第三の入力端子
１４０…出力端子
１５０，１５１…電流制御信号発生器
１６０，１６１…電流制御回路
１７０，１７１…電流制御信号生成回路
【図１】
0005210026.tif 000002
【図２】
0005210026.tif 000003
【図３】
0005210026.tif 000004
【図４】
0005210026.tif 000005
【図５】
0005210026.tif 000006
【図６】
0005210026.tif 000007
【図７】
0005210026.tif 000008
【図８】
0005210026.tif 000009