(57)【特許請求の範囲】
【請求項１】
電力変換回路を備える高電圧回路と、前記電力変換回路を操作する手段を含んで且つ前記高電圧回路よりもその動作電圧の低い低電圧回路とを備えて構成される電力変換装置において、
前記低電圧回路および前記高電圧回路の少なくとも一部は、単一の基板上に形成され、
前記基板には、前記高電圧回路の周囲に絶縁領域が設けられ、
前記電力変換回路の入力電圧を前記低電圧回路を構成する電圧検出手段の入力可能なアナログ電圧に変換する電圧変換回路を備え、
前記電圧変換回路の周囲に設けられた絶縁領域を、他の高電圧回路の周囲に設けられた前記絶縁領域および前記基板の端部の少なくとも一方と共有したことを特徴とする電力変換装置。
【請求項２】
前記電力変換回路は、車載主機としての回転機に接続されることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記高電圧回路と前記低電圧回路とは、絶縁手段を介して通信することを特徴とする請求項１または２記載の電力変換装置。
【請求項４】
前記電圧変換回路の一対の入力端子が前記基板上に形成され、
該一対の入力端子を、前記絶縁領域および前記端部の少なくとも一方に沿って形成したことを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項５】
前記電力変換回路は、回転機に接続される直流交流変換回路と、直流電圧源の電圧を昇圧して前記直流交流変換回路に出力する昇圧回路とを備え、
前記電圧変換回路は、前記直流交流変換回路の入力電圧を変換する第１電圧変換回路と、前記昇圧回路の入力電圧を変換する第２電圧変換回路とを備え、
前記第１電圧変換回路の高電位側の入力端子、および前記第２電圧変換回路の高電位側の入力端子を、前記絶縁領域および前記端部の少なくとも一方に沿って形成したことを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
前記電圧変換回路は、一対の入力端子のいずれかの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、
前記複数の抵抗体は、少なくともその一部且つ複数が前記絶縁領域および前記端部の少なくとも一方に沿って形成されていることを特徴とする請求項１〜５のいずれか１項に記載の電力変換装置。
【請求項７】
前記電圧変換回路の周囲に設けられた絶縁領域を、他の高電圧回路の周囲に設けられた絶縁領域と共有したことを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。
【請求項８】
前記電圧変換回路の周囲に設けられた絶縁領域を、前記基板の端部と共有したことを特徴とする請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備え、
前記電圧変換回路の一方の入力端子を、前記基板に挿入された前記高電位側のスイッチング素子の端子であって且つその入力端子と同電位の端子および前記基板に挿入された前記低電位側のスイッチング素子の端子であって且つその出力端子と同電位の端子のいずれかとすることを特徴とする請求項１〜３，６〜８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記電力変換回路の一対の入力端子には、コンデンサが接続されており、
前記電圧変換回路の前記一方の入力端子とされる前記同電位の端子は、該同電位の端子のうち前記コンデンサに最近接するものであることを特徴とする請求項９記載の電力変換装置。
【請求項１１】
前記電圧変換回路の入力端子は、前記基板に局所フローによって接続されるものであり、
前記局所フローによる部品の配置禁止区域に前記絶縁領域および前記端部の少なくとも一方についての少なくとも一部が含まれることを特徴とする請求項１〜１０のいずれか１項に記載の電力変換装置。
【請求項１２】
前記電圧変換回路は、一対の入力端子のそれぞれの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、
前記一対の入力端子のそれぞれに接続される前記抵抗体は、前記接地電位側のもの同士が対向するように前記絶縁領域および前記端部の少なくとも一方に沿って一列に配置されていることを特徴とする請求項１〜１１のいずれか１項に記載の電力変換装置。
【請求項１３】
前記電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備えて且つ、これら高電位側のスイッチング素子と低電位側のスイッチング素子とが互いに平行に配置されており、
前記電圧変換回路は、一対の入力端子のそれぞれの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、
前記一対の入力端子のそれぞれに接続される前記複数の抵抗体の組は、前記高電位側のスイッチング素子の列および前記低電位側のスイッチング素子の列の間に互いに並列に配置されるとともに、前記接地電位側のものほど、前記低電圧回路の配置箇所に近づくようにして配置されていることを特徴とする請求項１〜１２のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路を備える高電圧回路と、前記電力変換回路を操作する手段を含んで且つ前記高電圧回路よりもその動作電圧の低い低電圧回路とを備えて構成される電力変換装置に関する。
【背景技術】
【０００２】
この種の電力変換装置としては、たとえば下記特許文献１に見られるように、車載主機として回転機に接続されるインバータの一対の入力端子間の電圧を、インバータの制御回路に入力するものも提案されている。詳しくは、この装置では、インバータを構成するＩＧＢＴのうち高電位側のもののコレクタ端子や低電位側のもののエミッタ端子を、ワイヤーハーネスを使って制御回路の構成される基板に接続している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１１９２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ただし、上記装置では、制御回路が構成される基板において、ワイヤーハーネスと制御回路とをコネクタを介して接続するために、基板の大型化の要因となる。
【０００５】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電力変換回路を備える高電圧回路と、前記電力変換回路を操作する手段を含んで且つ、前記高電圧回路よりもその動作電圧の低い低電圧回路とを備えて構成される新たな電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００７】
請求項１記載の発明は、電力変換回路を備える高電圧回路と、前記電力変換回路を操作する手段を含んで且つ前記高電圧回路よりもその動作電圧の低い低電圧回路とを備えて構成される電力変換装置において、前記低電圧回路および前記高電圧回路の少なくとも一部は、単一の基板上に形成され、前記基板には、前記高電圧回路の周囲に絶縁領域が設けられ、前記電力変換回路の入力電圧を前記低電圧回路を構成する電圧検出手段の入力可能なアナログ電圧に変換する電圧変換回路を備え、前記電圧変換回路の周囲に設けられた絶縁領域を、他の高電圧回路の周囲に設けられた前記絶縁領域および前記基板の端部の少なくとも一方と共有したことを特徴とする。
【０００８】
高電圧回路と低電圧回路との動作電圧が大きく相違する場合、これらの間の電位差が大きくなるため、絶縁破壊を回避する等の理由から、ある程度の距離を設けることが必要である。また、高電圧回路同士であっても、その動作に伴って電位が大きく相違するもの同士ではある程度の距離を確保することが必要である。このため、基板上に絶縁領域が確保されることとなる。一方、電圧変換回路は、低電圧回路および高電圧回路の双方に接続されるものであるため、低電圧回路との距離を確保したり、他の高電圧回路との距離を確保したりする必要が生じる部分を備える。ここで電圧検出回路のこの部分の周囲の絶縁領域を、他の高電圧回路の周囲の絶縁領域と共有するなら、基板上における絶縁領域の占める割合を低減することができる。
【０００９】
また、基板は、通常、その端部に回路素子を配置することができない。このため、電圧検出回路の周囲の絶縁領域を、基板の端部と共有するなら、基板上における絶縁領域の占める割合を低減することができる。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、前記電力変換回路は、車載主機としての回転機に接続されることを特徴とする。
【００１１】
車載主機に接続される電力変換回路を備える高電圧回路は、電力変換回路を操作する手段を含む低電圧回路と比較して、その動作電圧が非常に大きい。このため、高電圧回路と低電圧回路との間や、高電圧回路同士の間には、大きな電位差が生じる。
【００１２】
請求項３記載の発明は、請求項１または２記載の発明において、前記高電圧回路と前記低電圧回路とは、絶縁手段を介して通信することを特徴とする。
【００１３】
高電圧回路と低電圧回路とが絶縁手段を介して通信する場合、高電圧回路は、低電圧回路と比較して、その動作電圧が非常に大きい。このため、高電圧回路と低電圧回路との間や、高電圧回路同士の間には、大きな電位差が生じる。
【００１４】
請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記電圧変換回路の一対の入力端子が前記基板上に形成され、該一対の入力端子を、前記絶縁領域および前記端部の少なくとも一方に沿って形成したことを特徴とする。
【００１５】
上記一対の入力端子は、電力変換回路の動作電圧が印加されるものであることから、他の回路との距離を確保する必要のある部材である。
【００１６】
請求項５記載の発明は、請求項１〜４のいずれか１項に記載の発明において、前記電力変換回路は、回転機に接続される直流交流変換回路と、直流電圧源の電圧を昇圧して前記直流交流変換回路に出力する昇圧回路とを備え、前記電圧変換回路は、前記直流交流変換回路の入力電圧を変換する第１電圧変換回路と、前記昇圧回路の入力電圧を変換する第２電圧変換回路とを備え、前記第１電圧変換回路の高電位側の入力端子、および前記第２電圧変換回路の高電位側の入力端子を、前記絶縁領域および前記端部の少なくとも一方に沿って形成したことを特徴とする。
【００１７】
上記入力端子は、電力変換回路の動作電圧が印加されるものであることから、他の回路との距離を確保する必要のある部材である。
【００１８】
請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記電圧変換回路は、一対の入力端子のいずれかの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、前記複数の抵抗体は、少なくともその一部且つ複数が前記絶縁領域および前記端部の少なくとも一方に沿って形成されていることを特徴とする。
【００１９】
上記複数の抵抗体は、高電圧回路の動作電位と低電圧回路の接地電位との間の電位差が印加されるものであるため、高電圧が印加される部材である。このため、他の回路との距離を確保する必要のある部材である。
【００２０】
請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記電圧変換回路の周囲に設けられた絶縁領域を、他の高電圧回路の周囲に設けられた絶縁領域と共有したことを特徴とする。
【００２１】
請求項８記載の発明は、請求項１〜７のいずれか１項に記載の発明において、前記電圧変換回路の周囲に設けられた絶縁領域を、前記基板の端部と共有したことを特徴とする。
【００２２】
請求項９記載の発明は、請求項１〜３，６〜８のいずれか１項に記載の発明において、前記電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備え、前記電圧変換回路の一方の入力端子を、前記基板に挿入された前記高電位側のスイッチング素子の端子であって且つその入力端子と同電位の端子および前記基板に挿入された前記低電位側のスイッチング素子の端子であって且つその出力端子と同電位の端子のいずれかとすることを特徴とする。
【００２３】
スイッチング素子の開閉制御端子の電位を操作することでスイッチング素子をオン・オフ操作するものの場合、この電位は、スイッチング素子の入力端子および出力端子のいずれか一方の電位を基準とすることとなる。したがって、このいずれか一方と同電位の端子が、低電圧回路との接続を取るべく、基板上の配線に接続される傾向がある。上記発明では、この点に鑑み、この端子を利用する。
【００２４】
請求項１０記載の発明は、請求項９記載の発明において、前記電力変換回路の一対の入力端子には、コンデンサが接続されており、前記電圧変換回路の前記一方の入力端子とされる前記同電位の端子は、該同電位の端子のうち前記コンデンサに最近接するものであることを特徴とする。
【００２５】
上記発明では、コンデンサに最近接するものを用いるために、コンデンサと電圧変換回路との間のインピーダンスを低減することができる。このため、電圧変換回路の入力電圧とコンデンサの電圧との差を好適に低減することができる。
【００２６】
請求項１１記載の発明は、請求項１〜１０のいずれか１項に記載の発明において、前記電圧変換回路の入力端子は、前記基板に局所フローによって接続されるものであり、前記局所フローによる部品の配置禁止区域に前記絶縁領域および前記端部の少なくとも一方についての少なくとも一部が含まれることを特徴とする。
【００２７】
局所フローによって基板に部品を接続する場合、その周囲に部品を配置することのできない領域（配置禁止区域）が生じる。上記発明では、この点に鑑み、この領域と絶縁領域や端部とを共有することで、基板上におけるこれらのスペースの占める割合を低減することができる。
【００２８】
請求項１２記載の発明は、請求項１〜１１のいずれか１項に記載の発明において、前記電圧変換回路は、一対の入力端子のそれぞれの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、前記一対の入力端子のそれぞれに接続される前記抵抗体は、前記接地電位側のもの同士が対向するように前記絶縁領域および前記端部の少なくとも一方に沿って一列に配置されていることを特徴とする。
【００２９】
請求項１３記載の発明は、請求項１〜１２のいずれか１項に記載の発明において、前記電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備えて且つ、これら高電位側のスイッチング素子と低電位側のスイッチング素子とが互いに平行に配置されており、前記電圧変換回路は、一対の入力端子のそれぞれの電位と前記低電圧回路の接地電位との電位差を分圧するための複数の抵抗体を備え、前記一対の入力端子のそれぞれに接続される前記複数の抵抗体の組は、前記高電位側のスイッチング素子の列および前記低電位側のスイッチング素子の列の間に互いに並列に配置されるとともに、前記接地電位側のものほど、前記低電圧回路の配置箇所に近づくようにして配置されていることを特徴とする。
【００３０】
高電位側のスイッチング素子と低電位側のスイッチング素子との間には、絶縁領域を備えることが要求されることに加えて、これらのパッケージ等の制約からこれらの間の距離が大きくなることがある。このため、この領域に上記抵抗体を配置するなら、この領域を有効利用することができる。また、複数の抵抗体は徐々に接地電位に近づく。このため、接地電位に近いものを他の低電圧回路側に配置するなら、抵抗体と他の低電圧回路との絶縁が不要となる。
【図面の簡単な説明】
【００３１】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかる半導体基板の平面図。
【図３】同実施形態にかかるパワーデバイスを半導体基板に接続する手法を示す図。
【図４】同実施形態の効果を説明するための平面図。
【図５】第２の実施形態にかかる半導体基板の平面図。
【図６】第３の実施形態にかかる半導体基板の平面図。
【図７】第４の実施形態にかかるシステム構成図。
【図８】第５の実施形態にかかる半導体基板上のレイアウトを示す平面図。
【図９】第６の実施形態にかかる半導体基板上のレイアウトを示す平面図。
【図１０】第７の実施形態にかかる半導体基板上のレイアウトを示す平面図。
【発明を実施するための形態】
【００３２】
＜第１の実施形態＞
以下、本発明にかかる電力変換回路の駆動装置をパラレルシリーズハイブリッド車に適用した一実施形態について、図面を参照しつつ説明する。
【００３３】
図１に、本実施形態にかかる電力変換回路の構成を示す。
【００３４】
図示される第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂは、動力分割装置を介して駆動輪や内燃機関に機械的に連結されている。第１モータジェネレータ１０ａは、インバータＩＶ１に接続され、第２モータジェネレータ１０ｂは、インバータＩＶ２に接続される。ここで、インバータＩＶ１，ＩＶ２は、高電圧バッテリ１２の電圧を昇圧する昇圧コンバータＣＶの出力電圧を入力電圧とするものである。ここで、高電圧バッテリ１２は、端子電圧がたとえば１００Ｖ以上の高電圧となるものである。なお、昇圧コンバータＣＶの入力端子には、電圧の変動を抑制するコンデンサＣ１が接続されている。
【００３５】
上記インバータＩＶ１，ＩＶ２はそれぞれ、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの直列接続体が３つ並列接続されて構成されている。そして、これら各スイッチング素子Ｓｗｐおよびスイッチング素子Ｓｗｎの接続点が、第１モータジェネレータ１０ａや第２モータジェネレータ１０ｂの各相にそれぞれ接続されている。また、上記高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎのそれぞれの入出力端子間（コレクタおよびエミッタ間）には、高電位側のフリーホイールダイオードＦＤｐおよび低電位側のフリーホイールダイオードＦＤｎのカソードおよびアノードが接続されている。一方、昇圧コンバータＣＶは、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの直列接続体と、これに並列接続されるコンデンサＣ２と、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの接続点と高電圧バッテリ１２とを接続するインダクタＬとを備えている。
【００３６】
なお、上記インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶを構成するスイッチング素子Ｓｗ＃（＃＝ｐ，ｎ）は、いずれもパワー半導体であり、詳しくは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００３７】
一方、マイクロコンピュータ（マイコン４０）は、上記インバータＩＶ１，ＩＶ２を操作することで、第１モータジェネレータ１０ａや第２モータジェネレータ１０ｂの制御量を制御するためのデジタル処理手段である。また、マイコン４０は、昇圧コンバータＣＶのスイッチング素子Ｓｗ＃を操作することで、昇圧コンバータＣＶの出力電圧を操作する。詳しくは、マイコン４０は、フォトカプラ等の絶縁手段を備えるインターフェース４２を介してインバータＩＶ１，ＩＶ２や昇圧コンバータＣＶの各スイッチング素子Ｓｗ＃に操作信号を出力することで、インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶを操作する。ここで、インターフェース４２に絶縁手段を備えるのは、インバータＩＶ１，ＩＶ２や高電圧バッテリ１２を備える高電圧システムと、マイコン４０を備える低電圧システムとを絶縁するためである。
【００３８】
マイコン４０は、上記操作信号を生成するに際して、昇圧コンバータＣＶやインバータＩＶ１，ＩＶ２の入力電圧を参照する。これは、インバータＩＶ１，ＩＶ２の入力電圧や昇圧コンバータＣＶの入力電圧をマイコン４０内のアナログデジタル変換器の入力可能電圧に変換する差動増幅回路２０，３０を備えることで行なわれる。
【００３９】
差動増幅回路２０，３０は、いずれも一対の入力端子の電位をマイコン４０を備える低電圧システムの接地基準での電位に変換する機能を備える。これは、本実施形態では、高電圧システムの基準電位と低電圧システムの基準電位とが相違するためである。具体的には、基準電位となる昇圧コンバータＣＶやインバータＩＶ１，ＩＶ２の負極側の入力端子の電位ＶＮは、低電圧システムにおける基準電位よりも低くなっている。これは、本実施形態では、コンデンサＣ１の正極電位と負極電位との中央値を低電圧システムの基準電位としているためである。これは、コンデンサＣ１の両端の電圧を抵抗によって分圧したものを低電圧システムの基準電位とすることで実現することができる。なお、低電圧システムの基準電位は、接地電位（車体電位）である。
【００４０】
差動増幅回路２０は、インバータＩＶ１，ＩＶ２の正極側の入力端子の電位（コンデンサＣ２の正極側の端子ＴＨの電位ＶＨ）と、負極側の入力端子の電位（コンデンサＣ１の負極側の端子ＴＮの電位ＶＮ）との電位差を変換する手段であり、オペアンプ２１を備えて構成される。ここで、端子ＴＨの電位ＶＨと接地電位との電位差は、複数の高抵抗体２３と、低抵抗体２４によって分圧された後、オペアンプ２１の反転入力端子に印加される。また、端子ＴＮの電位ＶＮと接地電位との電位差は、複数の高抵抗体２５と、低抵抗体２６とによって分圧され、オペアンプ２１の非反転入力端子に印加される。オペアンプ２１の反転入力端子と出力端子とは抵抗体２２によって接続されている。
【００４１】
差動増幅回路３０は、昇圧コンバータＣＶの正極側の入力端子の電位（コンデンサＣ１の正極側の端子ＴＬの電位ＶＬ）と、端子ＴＮの電位ＶＮとの電位差を変換する手段であり、オペアンプ３１を備えて構成される。ここで、端子ＴＬの電位ＶＬと接地電位との電位差は、複数の高抵抗体３３と、低抵抗体３４によって分圧された後、オペアンプ３１の反転入力端子に印加される。また、端子ＴＮの電位ＶＮと接地電位との電位差は、複数の高抵抗体３５と、低抵抗体３６とによって分圧され、オペアンプ３１の非反転入力端子に印加される。オペアンプ３１の反転入力端子と出力端子とは抵抗体３２によって接続されている。
【００４２】
図２に、本実施形態にかかるインバータＩＶ１，ＩＶ２や昇圧コンバータＣＶ、差動増幅回路２０，３０等が搭載される基板（半導体基板５０）を示す。
【００４３】
図示される半導体基板５０は、マイコン４０の備える中央処理装置（ＣＰＵ４０ａ）が搭載される低電圧回路領域ＬＶＣＡと、インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶに接続される高電圧回路領域ＨＶＣＡとの双方を有する。ここで、基本的には、図中、右側の領域が低電圧回路領域ＬＶＣＡであり、左側の領域が高電圧回路領域ＨＶＣＡである。ただし、高電圧回路領域ＨＶＣＡ内には、フォトカプラのように、低電圧システムと高電圧システムとの双方を構成する部品も混在している。また、インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶの各スイッチング素子Ｓｗ＃のドライブ回路の電源となるフライバックコンバータ用のトランス６０，６２も低電圧システムおよび高電圧システムの双方を構成するものであるが、これらは図中左側に配置されている。
【００４４】
図中、コネクタ６６は、低電圧システムの接地（車体のボディ）や、たとえば端子電圧が十数Ｖの低電圧バッテリの電源線、ＣＡＮ通信線等を半導体基板５０上の低電圧回路に接続するためのものである。ちなみに、ＣＰＵ４０ａは、コネクタ６６を介して外部にある上位の電子制御装置（ＥＣＵ）から第１モータジェネレータ１０ａや第２モータジェネレータ１０ｂのトルク指令値等を受け取ることで、これらを制御する。
【００４５】
上記インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶの各スイッチング素子Ｓｗ＃は、図３に示すように、半導体基板５０の裏面（図示された面の裏面）側から半導体基板５０に差し込まれて接続されている。ここで、スイッチング素子Ｓｗ＃のそれぞれは、パワーカードＰＷＣに収納されることでパッケージ化されている。パワーカードＰＷＣには、フリーホイールダイオードＦＤ＃や感温ダイオードＳＤも収納されているが、図３では、フリーホイールダイオードＦＤ＃の記載を省略している。
【００４６】
パワーカードＰＷＣは、高電位側のスイッチング素子Ｓｗｐが収納されたものと、低電位側のスイッチング素子Ｓｗｎが収納されたものとで互いに同一構造であり、いずれも開閉制御端子（ゲートＧ）、ケルビンエミッタ電極ＫＥ、センス端子ＳＥ、感温ダイオードＳＤのアノードＡおよびカソードＫの各端子が、半導体基板５０に挿入され接続されている。ここで、ケルビンエミッタ電極ＫＥとは、スイッチング素子Ｓｗ＃のエミッタと同電位の電極であり、センス端子ＳＥとは、スイッチング素子Ｓｗ＃を流れる電流と相関を有する微小電流を出力するための端子である。
【００４７】
先の図２に示すように、スイッチング素子Ｓｗ＃は、高電圧システムを構成するものであるため、これら各スイッチング素子Ｓｗ＃を他の回路と絶縁すべく、半導体基板５０には、絶縁領域ＩＡが設けられている。絶縁領域ＩＡは、回路（素子や配線）が配置されない領域である。ここで、図中下の列は、低電位側のスイッチング素子Ｓｗｎを備えるパワーカードＰＷＣの端子を示している。これらの間に絶縁領域ＩＡが設けられていないのは、これら低電位側のスイッチング素子Ｓｗｎに対応するケルビンエミッタ電極ＫＥが、いずれも同一の基準電位（端子ＴＮの電位ＶＮ）であるからである。このため、これら低電位側のスイッチング素子Ｓｗｎを駆動する駆動回路は、この電位を基準にして所定の電圧幅で動作することとなる。ここで、これら駆動回路の構成部品の動作電圧自体は、必ずしも低電圧回路領域ＬＶＣＡ内の部品と比較して大きいわけではない。このため、これら互いに相違する低電位側のスイッチング素子Ｓｗｎの駆動回路同士は、半導体基板５０上において必ずしも絶縁領域ＩＡを設ける必要がない。
【００４８】
これに対し、図中上の列は、高電位側のスイッチング素子Ｓｗｐを備えるパワーカードＰＷＣの端子を示しており、これらは互いに絶縁領域ＩＡによって隔離されている。これは、各高電位側のスイッチング素子Ｓｗｐ同士のケルビンエミッタ電極ＫＥの電位が、対応する低電位側のスイッチング素子Ｓｗｎがオン状態であるかオフ状態であるかに応じて、大きく変動するからである。このため、これらの駆動回路の動作電圧自体は小さいとはいえ、これら同士を絶縁する必要が生じる。ただし、高電位側のパワーカードＰＷＣの列の右端の２つについては絶縁領域ＩＡによって隔離されていない。これは、昇圧コンバータＣＶを構成するスイッチング素子Ｓｗｐの出力電流の最大値を大きくすべく、これを一対のスイッチング素子Ｓｗｐとしたことに対応している。この場合、一対のスイッチング素子は同電位となるため、これらを絶縁領域ＩＡによって隔離する必要はない。
【００４９】
上記絶縁領域ＩＡの幅は、法規による要請や、絶縁破壊等を回避する観点から定められる。なお、図では、便宜上、上記絶縁領域ＩＡによって隔離された領域内にパワーカードＰＷＣの５つの端子が設けられていることのみを示し、これら各端子に接続され、スイッチング素子Ｓｗ＃をオン・オフ操作するための駆動回路の構成部品についてはその記載を省略している。
【００５０】
ここで、本実施形態では、上記端子ＴＨ，ＴＬ，ＴＮを絶縁領域ＩＡに沿って配置した。これは、半導体基板５０の集積度を向上させるための設定である。すなわち、端子ＴＨ，ＴＬ，ＴＮも高電圧システムを構成するものであるため、これらと別の部材とを隔離する必要がある。図４に、端子ＴＨ，ＴＬ，ＴＮの配置によって、他の部材を配置できない領域を破線で囲って示した。この領域と、パワーカードＰＷＣ等の配置によって必要となった絶縁領域ＩＡとを共有することで、半導体基板５０の集積度を向上させることができる。
【００５１】
なお、先の図２においては、差動増幅回路２０を構成する抵抗体のみが示されているが、これは、半導体基板５０が両面基板であるためであり、差動増幅回路３０を構成する抵抗体は、半導体基板５０の裏面に配置されている。ちなみに、高抵抗体２３，２５が複数の抵抗体からなるのは、絶縁距離を確保するための設定である。すなわち、高抵抗体２３，２５を単一の抵抗体にて構成する場合、その両端の距離を十分に長くする必要が生じるが、これを満たす部材を構成することが困難であるため、複数の抵抗体にて構成した。また、端子ＴＨ，ＴＬ，ＴＮ間に間隙を設けているのも、これら端子ＴＨ，ＴＬ，ＴＮ同士の絶縁を確保するためである。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５２】
図５に、本実施形態にかかる半導体基板５０を示す。なお、図５において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。
【００５３】
図示されるように、本実施形態では、高抵抗体２３を絶縁領域ＩＡに沿って配置し、高抵抗体２５を高抵抗体２３に沿って配置した。さらに、本実施形態では、端子ＴＨ，ＴＬ，ＴＮを、半導体基板５０の端部に沿って配置した。ここで、半導体基板５０の端部は、通常、部品を配置することができない領域である（図中、絶縁領域ＩＡよりも希薄な領域で示す）。一方、端子ＴＨ，ＴＬ，ＴＮの周囲についても部品を配置することができない。このため、端子ＴＨ，ＴＬ，ＴＮとの絶縁を取るべくその周囲に設けられる絶縁領域と、半導体基板５０の端部の部品の配置不可能領域とを共有することで、半導体基板５０の集積度を向上させることができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５４】
図６に、本実施形態にかかる半導体基板５０を示す。なお、図６において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。
【００５５】
本実施形態では、端子ＴＨ，ＴＬ，ＴＮを絶縁領域に沿って配置して且つ、高抵抗体２３を半導体基板５０の端部に沿って配置した。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５６】
図７に、本実施形態にかかるシステム構成を示す。なお、図７において、先の図１に示した部材に対応するものについては、便宜上同一の符号を付している。
【００５７】
本実施形態では、差動増幅回路２０，３０の負極側の入力端子を、低電位側のスイッチング素子Ｓｗｎのケルビンエミッタ電極ＫＥによって代用する。特に、本実施形態では、差動増幅回路２０の負極側の入力端子を、コンデンサＣ２に最近接するスイッチング素子Ｓｗｎのケルビンエミッタ電極ＫＥによって代用し、差動増幅回路３０の負極側の入力端子を、コンデンサＣ１に最近接するスイッチング素子Ｓｗｎのケルビンエミッタ電極ＫＥによって代用する。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５８】
図８に、本実施形態にかかる半導体基板５０の一部を示す。なお、図８において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。
【００５９】
本実施形態では、端子ＴＨ，ＴＬ，ＴＮを半導体基板５０に局所フロー８０によって接続する。ここで、局所フロー８０は、半導体基板５０にＣＰＵ４０ａ等の小型部品をリフロー方式の自動はんだ付け工法等によって接続した後、比較的大型の部品を半導体基板５０に接続する際に用いられるものである。詳しくは、半導体基板５０を予備加熱した後に、接続箇所を溶融はんだに浸すことで行なわれるものである。局所フロー８０は、周囲の部品を保護すべくパレットを配置する等の理由から、図中、破線にて囲って示すように、その周囲に部品を配置できない領域ができる。本実施形態では、この領域と絶縁領域ＩＡとを共有することで、半導体基板５０の集積度を向上させる。
【００６０】
また、高抵抗体２５を、図中、破線にて囲って示した領域に沿って配置することで、さらに半導体基板５０の集積度を向上させる。なお、高抵抗体２３については絶縁領域ＩＡに沿って配置した。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６１】
図９に、本実施形態にかかる半導体基板５０の一部を示す。なお、図９において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。
【００６２】
本実施形態では、絶縁領域ＩＡに沿って高抵抗体２３，２５を配置するに際し、高抵抗体２３，２５のうち接地電位に近いものほど、高抵抗体２３，２５同士が近接するように配置する。
＜第７の実施形態＞
以下、第７の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６３】
図１０に、本実施形態にかかる半導体基板５０の一部を示す。なお、図１０において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。
【００６４】
図示されるように、本実施形態では、上側アームと下側アームとによって挟まれる領域に高抵抗体２３，２５を配置する。これは、上側アームのパワーカードＰＷＣと下側アームのパワーカードＰＷＣとのパッケージの体格によって必然的に生じる領域を有効利用したものである。すなわち、先の図３に示すように、上側アームのパワーカードＰＷＣの５つの端子が挿入される箇所と、下側アームのパワーカードＰＷＣの５つの端子が挿入される箇所との間には、空き領域が生じる。このため、この領域を利用する。
【００６５】
詳しくは、高抵抗体２３，２５を上側アームの列と下側アームの列とに平行に、各１列で配置する。そして、高抵抗体２３，２５のうち接地電位に近いものほど低電圧回路領域ＬＶＣＡに近づける。これにより、高抵抗体２３，２５の先端とオペアンプ２１とを近接させることができる。
【００６６】
なお、端子ＴＨ，ＴＬ，ＴＮについては、上側アームと下側アームとによって挟まれる領であって且つ、高抵抗体２３，２５の端部のうちの低電圧回路領域ＬＶＣＡとは逆側に配置する。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６７】
「電圧検出回路について」
たとえば高電圧システムの基準電位を低電圧システムの接地電位に一致させるなら、差動増幅回路２０，３０の高抵抗体２５，３５と低抵抗体２６，３６とによる分圧をする必要がない。
【００６８】
差動増幅回路２０，３０に限らない。たとえば、先の図１におけるオペアンプ２１，３１の一対の入力端子間の電圧をマイコン４０に直接入力してもよい。またたとえば、高電圧システムの基準電位を低電圧システムの接地電位に一致させるなら、高抵抗体２３と低抵抗体２４とによって分圧された電圧をマイコン４０に直接出力する手段であってもよい。
【００６９】
「電力変換回路について」
一対のインバータＩＶ１，ＩＶ２と、昇圧コンバータＣＶとからなるものに限らない。たとえば昇圧コンバータＣＶを削除してもよい。またたとえば、車載主機として単一の回転機のみを備えるものにあっては、直流交流変換回路（インバータ）を１つのみ備えるものであってもよい。
【００７０】
「電圧検出回路の入力端子について」
コンデンサＣ１の負極端子に代えて、コンデンサＣ２の負極端子を用いてもよい。また、コンデンサＣ１の端子に代えて、高電圧バッテリ１２の一対の端子であってもよい。
【００７１】
「高電圧システムの基準電位と低電圧システムの接地電位について」
上記各実施形態において例示したものに限らず、たとえば、高電圧バッテリ１２の正極電位を低電圧システムの接地電位としてもよい。このほかにも、「電圧検出回路について」の欄に記載したものであってもよい。
【００７２】
「電力変換回路について」
直流交流変換回路としては、駆動輪に機械的に連結される回転機に接続されるものに限らない。たとえば、高電圧バッテリ１２を直接の電源とする空調装置のコンプレッサに内蔵される回転機等に接続されるものであってもよい。また、高電圧バッテリ１２に、上記コンプレッサ用インバータと主機用インバータとが並列接続される場合、コンプレッサ用インバータの入力端子の電圧の検出結果を、主機用インバータの操作手段に送信するようにしてもよい。この場合、主機用インバータの基板と、コンプレッサ用インバータの基板とが別の基板であるなら、コンプレッサ用インバータの基板側から主機用インバータの基板へと検出結果を送信する。
【００７３】
またたとえば高電圧バッテリ１２の電圧を降圧して低電圧システム内のバッテリに出力するＤＣＤＣコンバータであってもよい。
【００７４】
「電力変換回路を操作する手段について」
半導体基板５０上に備えられるものに限らず、たとえば、コネクタ６６を介して入力電圧の検出結果を半導体基板５０上の回路から受信するものであってもよい。
【００７５】
「高電位側、低電位側のスイッチング素子について」
ＩＧＢＴに限らない。たとえばパワーＭＯＳ電界効果トランジスタ等の電界効果トランジスタであってもよい。ここではＮチャネルに限らず、Ｐチャネルであってもよい。ただし、この場合、上記第４の実施形態においては、スイッチング素子の入力端子（ソース端子）を、差動増幅回路の入力端子として利用することが望ましい。
【００７６】
「そのほか」
インバータＩＶ１およびインバータＩＶ２間に、昇圧コンバータＣＶを設けてもよい。この場合、インバータＩＶ１およびインバータＩＶ２のいずれか一方は、昇圧コンバータＣＶのスイッチング素子Ｓｗ＃よりもコンデンサＣ２に近接するが、他方は、昇圧コンバータＣＶのコンデンサＣ２よりもそのスイッチング素子Ｓｗ＃に近接することとなる。
【００７７】
上記第４の実施形態において、差動増幅回路の入力端子とされるケルビンエミッタ電極ＫＥとしては、最近接するスイッチング素子のものに限らない。
【００７８】
ハイブリッド車としては、パラレルシリーズハイブリッド車に限らない。また、ハイブリッド車に限らず、たとえば車載主機の駆動エネルギをうるための手段として内燃機関を備えない電気自動車や燃料電池車等であってもよい。
【符号の説明】
【００７９】
２０，３０…差動増幅回路（電圧変換回路の一実施形態）、４０…マイコン、ＩＶ１，ＩＶ２…インバータ、Ｓｗｐ，Ｓｗｎ…スイッチング素子。
【図１】
0005278490.tif 000002
【図２】
0005278490.tif 000003
【図３】
0005278490.tif 000004
【図４】
0005278490.tif 000005
【図５】
0005278490.tif 000006
【図６】
0005278490.tif 000007
【図７】
0005278490.tif 000008
【図８】
0005278490.tif 000009
【図９】
0005278490.tif 000010
【図１０】
0005278490.tif 000011