(57)【特許請求の範囲】
【請求項１】
分解能に応じた複数の電圧値を出力する抵抗部と、
前記複数の電圧値の出力毎に接続され、内部に設けられた複数のスイッチからなるスイッチ群を有し、複数のチャンネルの各々に対応して入力される電圧データにより、抵抗部の出力する複数の電圧値の各々を、前記スイッチ群内部の前記チャンネルの各々に対応する前記スイッチを介して、前記チャンネルの前記電圧データのＤ／Ａ変換結果として、前記チャンネルの各々に対応した出力端子それぞれに対し、選択的に出力する出力選択部と、
前記出力選択部の前記チャンネルに対応する出力端子と、前記チャンネルの前記電圧データに対応する前記電圧値の出力とを接続する前記スイッチ群の各々における前記スイッチから、前記電圧データ及び入力される前記チャンネルを示すデータに対応する前記出力端子と前記電圧値の出力とを接続する前記スイッチを選択するデコーダと
を有し、
前記デコーダが、
前記出力選択部の前記スイッチ群毎に設けられ、当該スイッチ群内の前記スイッチの各々に対して制御信号を出力することにより、当該スイッチ群内の前記スイッチの中から前記チャンネルに対応するスイッチを選択するサブデコーダを有し、
前記出力端子毎に対応して設けられ、当該出力端子から出力する前記電圧データを設定し、前記サブデコーダを制御するレジスタを備える
ことを特徴とする多チャンネルＤ／Ａコンバータ。
【請求項２】
前記出力選択部が前記チャンネル毎に、前記抵抗部の各電圧値を出力する電圧出力端子各々と、前記チャンネルの出力端子とを接続させるスイッチを有することを特徴とする請求項１記載の多チャンネルＤ／Ａコンバータ。
【請求項３】
前記抵抗部がラダー抵抗にて形成されており、各抵抗の接続点が前記電圧出力端子であることを特徴とする請求項２に記載の多チャンネルＤ／Ａコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に形成されるＤ／Ａコンバータであり、特に複数チャンネルの出力を有するＤ／Ａコンバータに関する。
【背景技術】
【０００２】
従来からＤ／Ａコンバータは、入力されたデジタルデータを、このデジタルデータが示す電圧のアナログ信号に変換するために用いられている。
近年、半導体試験装置などのように、複数の電圧値を出力する用途などにおいて、複数の出力を有する多チャンネルＤ／Ａコンバータが必要とされている（例えば、特許文献１参照）。
この特許文献１の構成においては、図３に示すように、抵抗部をチャンネル毎に設け、Ｄ／Ａ変換を各チャンネルの出力に対して１対１にて行い、アンプＡ1〜Ａm（ｍチャンネル）を介して出力している。
【特許文献１】特開平０９−３２６７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に示すコンバータにあっては、チャンネル毎に設けられた抵抗部間の製造バラツキが生じ、各チャンネルから出力されるアナログ信号の間にバラツキが生じてしまい、高い精度にてチャンネル間のアナログ信号の電圧値を制御することができないという問題がある。
また、特許文献１に示すＤ／Ａコンバータにあっては、チャンネルが増加していく場合、そのチャンネルの数だけ抵抗部を設ける必要があり、チップサイズが大きくなり、生産コストが増加するという問題がある。
【０００４】
本発明は、このような事情に鑑みてなされたもので、製造バラツキによるチャンネル間の電圧変動を無くし、従来例に比較してチップサイズを低減するＤ／Ａコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の多チャンネルＤ／Ａコンバータは、分解能に応じた複数の電圧値を出力する抵抗部と、前記複数の電圧値の出力毎に接続され、内部に設けられた複数のスイッチからなるスイッチ群を有し、複数のチャンネルの各々に対応して入力される電圧データにより、抵抗部の出力する複数の電圧値の各々を、前記スイッチ群内部の前記チャンネルの各々に対応する前記スイッチを介して、前記チャンネルの前記電圧データのＤ／Ａ変換結果として、前記チャンネルの各々に対応した出力端子それぞれに対し、選択的に出力する出力選択部と、前記出力選択部の前記チャンネルに対応する出力端子と、前記チャンネルの前記電圧データに対応する前記電圧値の出力とを接続する前記スイッチ群の各々における前記スイッチから、前記電圧データ及び入力される前記チャンネルを示すデータに対応する前記出力端子と前記電圧値の出力とを接続する前記スイッチを選択するデコーダとを有し、前記デコーダが、前記出力選択部の前記スイッチ群毎に設けられ、当該スイッチ群内の前記スイッチの各々に対して制御信号を出力することにより、当該スイッチ群内の前記スイッチの中から前記チャンネルに対応するスイッチを選択するサブデコーダを有し、前記出力端子毎に対応して設けられ、当該出力端子から出力する前記電圧データを設定し、前記サブデコーダを制御するレジスタを備える。
【０００６】
本発明の多チャンネルＤ／Ａコンバータは、前記出力選択部が前記チャンネル毎に、前記抵抗部の各電圧値を出力する電圧出力端子各々と、前記チャンネルの出力端子とを接続させるスイッチを有することを特徴とする。
【０００７】
本発明の多チャンネルＤ／Ａコンバータは、前記抵抗部がラダー抵抗にて形成されており、各抵抗の接続点が前記電圧出力端子であることを特徴とする。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、１つの抵抗部から出力される複数の電圧値のいずれかを、いずれのチャンネルかを示すチャンネルデータと電圧データ（デジタル値）とにより選択し、かつチャンネルデータに対応するチャンネルの出力端子に出力する構成のため、同一、すなわち共通の抵抗部から、各チャンネルに対して電圧値を出力選択部にて選択して出力するため、複数の抵抗部を用いて形成された多チャンネルＤ／Ａコンバータのように、各チャンネル間にて電圧値のバラツキが無く、高精度な多チャンネルＤ／Ａコンバータを構成することができる。
【００１０】
また、本発明によれば、チャンネル数が増加しても、そのチャンネルに対応するスイッチを設けるのみで構成できるため、従来の様にチャンネル数が増加しても、１つの抵抗部を共通に用いるため、チップ面積を大幅に増加させず、生産コストを低下させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態による多チャンネルＤ／Ａコンバータを図面を参照して説明する。図１は同実施形態による多チャンネルＤ／Ａコンバータの構成例を示すブロック図である。
この図において、抵抗部１は、入力される電源電圧を分解能に応じて分圧することにより複数の電圧値を生成し、それぞれの電圧値の対応した電圧出力端子から、各電圧値の電圧信号を出力する。例えば、分解能ｎであれば、入力される電源電圧をｎ分圧し、それぞれの分圧した電圧値の電圧信号を、対応する電圧出力端子に出力する。
出力選択部２は、上記抵抗部１の各電圧値Ｖ1〜Ｖnの電圧出力端子のいずれかと、各チャンネルの出力端子Tc1からＴcm各々とを接続するスイッチ機能を有している。
【００１２】
デコーダ３は、外部から入力されるデジタル値、例えばビット値により入力される電圧データと、その電圧データに対応する電圧値の電圧信号をいずれのチャンネルから出力するかを示すチャンネルデータとにより、上記抵抗部１の電圧出力端子と、チャンネルのチャンネル出力端子とを接続させる、出力選択部２におけるスイッチをオンオフ制御する制御信号Ｓ1,1〜Ｓn,mを出力する。ここで、制御信号Ｓn,mのｎは電圧値Ｖ1〜Ｖnの電圧値のいずれかを意味し、ｍはチャンネルの出力端子Tc1からＴcmのいずれかを意味する。例えば、制御信号Ｓ2,4が入力されると、出力選択部２は、電圧値Ｖ2を出力端子Ｔc4から出力する制御信号であり、電圧値Ｖ2の電圧出力端子を出力端子Ｔc4に接続するスイッチをオン状態とする。
【００１３】
図２に図１に示す抵抗部１と出力選択部２とを詳細に示すブロック図である。
抵抗部１は、抵抗Ｒ1，Ｒ2，Ｒ3，Ｒ4，…，Ｒn-2，Ｒn-1，Ｒnが直列に接続されたラダー構造をしており、各抵抗の接続点が電圧出力端子となっている。
ここで、電源電圧ＶHと電源電圧ＶLとが入力されており、電源電圧ＶH及びＶLの差電圧が、抵抗Ｒ１〜抵抗Ｒnにより分圧され、分圧された電圧値Ｖ1〜Ｖnがそれぞれ対応する電圧出力端子Ｔv1〜Ｔvnから各々出力されている。
【００１４】
出力選択部２は、各抵抗の接続点に対応するスイッチ群ＳＷ1、ＳＷ2、ＳＷ3、ＳＷ4、…、ＳＷn-2、ＳＷn-1、ＳＷnと、アンプＡ1、Ａ2〜Ａmとから構成されている。
そして、スイッチ群ＳＷ1、ＳＷ2、ＳＷ3、ＳＷ4、…、ＳＷn-2、ＳＷn-1、ＳＷn各々は、抵抗列の接続点である電圧出力端子Ｔv1〜Ｔvnそれぞれを、各チャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。
すなわち、スイッチ群ＳＷ1は、スイッチＳＷ1,1、ＳＷ1,2、…、ＳＷ1,mから構成されている。ここで、スイッチＳＷ1,1、ＳＷ1,2、…、ＳＷ1,m各々は、電圧出力端子Ｔv1を、それぞれチャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。
【００１５】
同様に、スイッチ群ＳＷ2はスイッチＳＷ2,1、ＳＷ2,2、…、ＳＷ2,mから構成され、スイッチ群ＳＷ3はＳＷ3,1、ＳＷ3,2、…、ＳＷ3,mから構成され、スイッチ群ＳＷ4はＳＷ4,1、ＳＷ4,2、…、ＳＷ4,mから構成され、…、スイッチ群ＳＷn-2はＳＷn-2,1、ＳＷn-2,2、…、ＳＷn-2,mから構成され、スイッチ群ＳＷn-1はＳＷn-1,1、ＳＷn-1,2、…、ＳＷn-1,mから構成され、スイッチ群ＳＷnはスイッチＳＷn,1、ＳＷn,2、…、ＳＷn,mから構成されている。
【００１６】
ここで、スイッチＳＷ2,1、ＳＷ2,2、…、ＳＷ2,m各々は、電圧出力端子Ｔv2を、それぞれチャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。スイッチＳＷ3,1、ＳＷ3,2、…、ＳＷ3,m各々は、電圧出力端子Ｔv3を、それぞれチャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。スイッチＳＷ4,1、ＳＷ4,2、…、ＳＷ4,m各々は、電圧出力端子Ｔv4を、それぞれチャンネル出力端子Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。スイッチＳＷn-2,1、ＳＷn-2,2、…、ＳＷn-2,m各々は、電圧出力端子Ｔvn-2を、それぞれチャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。スイッチＳＷn-1,1、ＳＷn-1,2、…、ＳＷn-1,m各々は、電圧出力端子Ｔvn-1を、それぞれチャンネル出力端子、Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。スイッチＳＷn,1、ＳＷn,2、…、ＳＷn,m各々は、電圧出力端子Ｔvnを、それぞれチャンネル出力端子Ｔc1、Ｔc2、…、Ｔcmのいずれかとを接続させる。
【００１７】
アンプＡ1〜Ａm各々は、それぞれのチャンネルに対応した出力端子Ｔc1からＴcmに対応して設けられ、出力する電圧信号を電圧値を変化させずに、電流量を増幅し、すなわち電力増幅して出力する。
デコーダ３は、スイッチ群ＳＷ１、ＳＷ2、ＳＷ3、ＳＷ4、…、ＳＷn-2、ＳＷn-1、ＳＷn各々に対して、それぞれのスイッチ群において、スイッチ群が有するスイッチを選択するサブデコーダから構成され、それぞれのサブデコーダが対応するスイッチ群ＳＷ１、ＳＷ2、ＳＷ3、ＳＷ4、…、ＳＷn-2、ＳＷn-1、ＳＷn各々へ、制御信号Ｓ1、Ｓ2、Ｓ3、…、Ｓn-2、Ｓn-1、Ｓnを出力する。このサブデコーダは、各々のチャネル出力端子に対応して設けられたレジスタ（出力する電圧値を設定する）により制御される。
【００１８】
制御信号Ｓ1は、制御信号Ｓ1,1、Ｓ1,2、…、Ｓ1,mからなり、スイッチＳＷ1,1、ＳＷ1,2、…、ＳＷ1,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓ2は、制御信号Ｓ2,1、Ｓ2,2、…、Ｓ21,mからなり、スイッチＳＷ2,1、ＳＷ2,2、…、ＳＷ2,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓ3は、制御信号Ｓ3,1、Ｓ3,2、…、Ｓ3,mからなり、スイッチＳＷ3,1、ＳＷ3,2、…、ＳＷ3,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓ4は、制御信号Ｓ4,1、Ｓ4,2、…、Ｓ4,mからなり、スイッチＳＷ4,1、ＳＷ4,2、…、ＳＷ4,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓn-2は、制御信号Ｓn-2,1、Ｓn-2,2、…、Ｓn-2,mからなり、スイッチＳＷn-2,1、ＳＷn-2,2、…、ＳＷn-2,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓn-1は、制御信号Ｓn-1,1、Ｓn-1,2、…、Ｓn-1,mからなり、スイッチＳＷn-1,1、ＳＷn-1,2、…、ＳＷn-1,m各々をオン／オフのいずれの状態とするかの制御信号である。
制御信号Ｓnは、制御信号Ｓn,1、Ｓn,2、…、Ｓn,mからなり、スイッチＳＷn,1、ＳＷn,2、…、ＳＷn,m各々をオン／オフのいずれの状態とするかの制御信号である。
【００１９】
例えば、デコーダ３からスイッチ群ＳＷ１に対して、スイッチＳＷ1,1及びＳＷ1,2をオン状態とし、スイッチＳＷ1,3〜ＳＷ1,mをオフ状態とする制御信号Ｓ１を出力すると、スイッチＳＷ1,1及びＳＷ1,2をオン状態とし、電圧出力端子Ｔv1を、それぞれチャンネル出力端子Ｔc1、Ｔc2へ接続し、チャンネル出力端子Ｔc1、Ｔc2から電圧Ｖ1が出力される。一方、スイッチＳＷ1,3〜ＳＷ1,mはオフ状態となるため、電圧出力端子Ｔv1と、チャンネル出力端子Ｔc3〜Ｔcmとは接続されていない。
他のスイッチ群ＳＷ２〜ＳＷnに対しても、それぞれ同様とする。
【００２０】
ここで、デコーダ３は、外部から入力される電圧データとチャンネル選択信号とから、出力選択部２におけるスイッチ群ＳＷ1〜ＳＷnの各スイッチを制御する制御信号Ｓ1〜Ｓnを出力する。
上記デコーダ３には、各チャンネル出力端子Ｔc1〜Ｔcmに対応したレジスタが設けられており、各チャンネル出力端子Ｔc1〜Ｔcmに対応したレジスタに、出力する電圧値、すなわちＤ／Ａ変換を行うデジタルデータを書き込むことにより、各チャンネル出力端子に接続されているスイッチをオン状態あるいはオフ状態とするかを示す制御信号Ｓn,mからなる制御信号Ｓ1〜Ｓnが生成されて出力される。
【００２１】
すなわち、デコーダ３は、上記各チャンネルに対応するレジスタにデジタルの電圧値が書き込まれると、各スイッチ群に１つずつ含まれる上記レジスタに対応するチャネルのチャンネル出力端子に接続されたスイッチのグループが特定され、この電圧値によりグループにおいて対応する電圧の電圧値出力端子に接続されたスイッチを選択する。
これにより、デコーダ３は、それぞれのチャンネル出力端子に対応するレジスタに、電圧値が書き込まれることにより、対応するチャネルのチャネル出力端子と電圧値出力端子との間に介挿されたスイッチを選択し、オン状態とする制御信号ＳＷn,mを生成して出力する。
【００２２】
ここで、デコーダ３は、上記スイッチグループにてオン状態とする、レジスタに設定された電圧値の示すスイッチ以外のスイッチを全てオフ状態とする制御信号ＳＷn,mを生成して出力する。
例えば、チャンネル２のチャンネル出力端子Ｔc2に対応するレジスタに対して、デジタルの電圧値Ｖ１を書き込むと、デコーダ３は、抵抗部１における電圧値Ｖ1の電圧出力端子Ｔv1と、チャンネル出力端子Ｔc2とを接続させるため、電圧出力端子Ｔv1に対応するスイッチ群ＳＷ1におけるスイッチＳＷ1,2をオン状態とさせる情報を含む制御信号Ｓ1を、また、他のスイッチ群ＳＷ2〜ＳＷnにおけるスイッチＳＷ2,2、…、ＳＷ2,nをオフ状態とする情報を含む制御信号Ｓ2〜Ｓnを生成し、それぞれスイッチ群ＳＷ2〜ＳＷnに対して出力する。
【００２３】
上述したように、例えば、チャンネル出力端子Ｔc2に対応するレジスタに電圧値を書き込むことにより、デコーダ３は、チャンネル出力端子Ｔc2及び電圧値Ｖ1の電圧出力端子Ｔv1を接続するスイッチＳＷ1,2と、チャンネル出力端子Ｔc2及び電圧値Ｖ2の電圧出力端子Ｔv2を接続するスイッチＳＷ2,2と、チャンネル出力端子Ｔc2及び電圧値Ｖ3の電圧出力端子Ｔv3を接続するスイッチＳＷ3,2と、…、チャンネル出力端子Ｔc2及び電圧値Ｖnの電圧出力端子Ｔvnを接続するスイッチＳＷn,2とのいずれをオン状態とし、他をオフ状態とするかを設定する制御信号Ｓ1,2を、設定された電圧値に応じて生成する。
すなわち、デコーダ３は、各スイッチ群それぞれに１個ずつ含まれる同一のチャンネル出力端子に接続されたスイッチＳＷのグループにおいて、上記レジスタに設定された電圧データにより、この電圧データが示す電圧値に対応する電圧出力端子に対し、チャンネル出力端子を接続するスイッチＳＷを選択してオン状態とする制御信号を出力する。
【００２４】
例えば、電圧値Ｖ3の電圧信号を、チャンネル２の出力端子Ｔc2から出力させる制御信号Ｓn,mを生成させる場合、チャンネル２を選択するチャンネル選択信号を入力し、電圧値Ｖ3を示す電圧データを、多チャンネルＤ／Ａコンバータのデコーダ３へ入力する。
これにより、デコーダ３は、チャンネル２に対応するレジスタに電圧値Ｖ3を示す電圧データを書き込む。
このチャンネル２に対応するレジスタは、チャンネル出力端子Ｔc2と、電圧値Ｖ1〜電圧値Ｖnそれぞれとを接続するスイッチＳＷ1,2、ＳＷ2,2、ＳＷ3,2、ＳＷ4,2、…、ＳＷn-2,2、ＳＷn-1,2、ＳＷn,2のグループに対応した制御信号Ｓ1,2、Ｓ2,2、Ｓ3,2、Ｓ4,2、…、Ｓn-2,2、Ｓn-1,2、Ｓn,2のいずれかを出力するデコーダに対応している。
【００２５】
そして、上記レジスタに入力された電圧値Ｖ3を示す電圧データにより、デコーダは、上記スイッチＳＷ1,2、ＳＷ2,2、ＳＷ3,2、ＳＷ4,2、…、ＳＷn-2,2、ＳＷn-1,2、ＳＷn,2から、スイッチＳＷ3,2をオン状態とする制御信号Ｓ3,2を選択して出力することとなる。  また、電圧値Ｖ4の電圧信号を、チャンネル２の出力端子Ｔc2から出力させるため、チャンネル２を選択するチャンネル選択信号を入力し、電圧値Ｖ4を示す電圧データを、多チャンネルＤ／Ａコンバータのデコーダ３へ入力すると、チャンネル２に対応するレジスタに電圧値Ｖ4を示す電圧データが書き込まれる。
これにより、上記デコーダは、制御信号Ｓ3,2を選択して出力することとなるため、制御信号Ｓ3,2の出力が無くなり、スイッチＳＷ3,2がオフ状態となり、スイッチＳＷ4,2がオン状態となり、出力端子Ｔc2から電圧値Ｖ4の電圧信号が出力される。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による多チャンネルＤ／Ａコンバータの構成例を示すブロック図である。
【図２】図１における抵抗部１及び出力選択部２の構成例を詳細に示すブロック図である。
【図３】従来の多チャンネルＤ／Ａコンバータの構成を示すブロック図である。
【符号の説明】
【００２７】
１…抵抗部
２…出力選択部
３…デコーダ
Ａ1，Ａ2，Ａm…アンプ
Ｒ1，Ｒ2，Ｒ3，Ｒ4，Ｒn-2，Ｒn-1，Ｒn…抵抗
ＳＷ1,1，ＳＷ1,2，ＳＷ1,m，ＳＷ2,1，ＳＷ2,2，ＳＷ2,m…スイッチ
ＳＷ3,1，ＳＷ3,2，ＳＷ3,m，ＳＷ4,1，ＳＷ4,2，ＳＷ4,m…スイッチ
ＳＷn-2,1，ＳＷn-2,2，ＳＷn-2,m，ＳＷn-1,1，ＳＷn-1,2，ＳＷn-1,m…スイッチ
ＳＷn,1，ＳＷn,2，ＳＷn,m…スイッチ
Ｔc1，Ｔc2，Ｔcm…出力端子
【図１】
0005119908.tif 000002
【図２】
0005119908.tif 000003
【図３】
0005119908.tif 000004