(57)【特許請求の範囲】
【請求項１】
第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における前記第２の電源の切断を前記第１の装置に通知する電源状態通知方法であって、
前記第１の装置は前記第１の電源の電源電圧で駆動される複数のドライバを有し、
前記第２の装置は前記第２の電源の電源電圧で駆動され前記複数のドライバからの信号を受信する複数のレシーバを有し、
前記１の電源の電源電圧は前記第２の電源の電源電圧とは異なり、
前記第２の電源の電源電圧が一定電圧以下に下がると前記第２の電源が切断されたことを示すローレベルの通知信号を前記第１の装置へ通知し、
前記一定の電圧を、前記通知信号が供給される前記第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定する、電源状態通知方法。
【請求項２】
前記ローレベルの通知信号を前記第２の装置から前記第１の装置に供給する、請求項１記載の電源状態通知方法。
【請求項３】
前記ローレベルの通知信号を、前記第１の装置と前記第２の装置を接続する第３の装置から第１の装置に供給する、請求項１記載の電源状態通知方法。
【請求項４】
前記第１の装置の前記複数のドライバから前記第２の装置の前記複数のレシーバへのハイレベルのドライブ信号の出力を、前記ローレベルの通知信号に応答して前記第１の装置の制御回路で抑制する、請求項１乃至３のいずれか１項記載の電源状態通知方法。
【請求項５】
第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における前記第２の電源の切断を前記第１の装置に通知する電源状態通知回路であって、
前記第１の装置は前記第１の電源の電源電圧で駆動される複数のドライバを有し、
前記第２の装置は前記第２の電源の電源電圧で駆動され前記複数のドライバからの信号を受信する複数のレシーバを有し、
前記１の電源の電源電圧は前記第２の電源の電源電圧とは異なり、
前記第２の電源の電源電圧が一定電圧以下に下がると前記第２の電源が切断されたことを示すローレベルの通知信号を前記第１の装置へ通知するリセット回路を備え、
前記一定の電圧は、前記通知信号が供給される前記第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定されている、電源状態通知回路。
【請求項６】
前記第１の装置の前記複数のドライバから前記第２の装置の前記複数のレシーバへのハイレベルのドライブ信号の出力は、前記ローレベルの通知信号に応答して前記第１の装置の制御回路により抑制される、請求項５記載の電源状態通知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源状態通知方法及び電源状態通知回路に係り、特に互いに異なる電源で動作する回路間で一方の回路の電源の状態を他方の回路へ通知する電源状態通知方法及び電源状態通知回路に関する。
【背景技術】
【０００２】
互いに異なる電源で動作する大規模集積回路（ＬＳＩ：Large Scale Integrated
circuit）等を搭載したボード等の装置間では、一方のボードの電源が切断されると他方のボードに電源の切断を通知する。この通知は、電源が切断されたボード上のＬＳＩ等の素子がラッチアップ現象によるダメージを受けないようにするために行われる。一般的には、パワーレディ（Power Ready）信号と呼ばれる信号で一方のボードの電源の状態を他方のボードへ通知する。
【０００３】
図１は、従来の電源状態通知回路の一例を示す回路図である。図１中、第１の電源で動作するボード１と、第２の電源で動作するボード２は、インタフェース３により接続されている。第１の電源の電源電圧ＶＡは、第２の電源の電源電圧ＶＢとは異なる。以下の説明では、ＶＡは第１の電源とその電源電圧を指し、ＶＢは第２の電源とその電源電圧を指す。ボード１上には、制御回路１１とドライバ１２等が搭載されている。ボード２上には、電源状態通知回路２１とレシーバ２２等が搭載されている。ここでは説明の便宜上、ボード１のドライバ１２がボード２のレシーバ２２にドライブ信号IF_ABを供給するものとする。
【０００４】
電源状態通知回路２１は、第２の電源ＶＢが切断されると、第２の電源ＶＢが切断されたことを通知するローレベルのパワーレディ信号PRDY_B_Aをボード１の制御回路１１に供給する。制御回路１１は、第２の電源ＶＢが切断されたことを通知するパワーレディ信号PRDY_B_Aを供給されると、ドライバ１２の出力を抑止する。これにより、第２の電源ＶＢが切断された状態で、ボード２上のレシーバ２２がボード１のドライバ１２からのハイレベルのドライブ信号IF_ABにより駆動されることはなく、ラッチアップ現象によるレシーバ２２へのダメージが防止される。
【０００５】
図２は、抵抗を用いる電源状態通知回路を示す回路図である。図２中、図１と同一部分には同一符号を付し、その説明は省略する。図２では、制御回路１１が複数のアンド（ＡＮＤ）回路１１−１〜１１−Ｎを有し、ボード１上にはＮ個のドライバ１２−１〜１２−Ｎが搭載されている。ここで、Ｎは２以上の自然数である。各ドライバ１２−１〜１２−Ｎへの入力信号は、ボード２の電源状態通知回路２１からのパワーレディ信号PRDY_B_Aが供給されるアンド回路１１−１〜１１−Ｎを介して入力される。一方、ボード２上には、プルアップ抵抗Ｒを有する電源状態通知回路２１とＮ個のレシーバ２２−１〜２２−Ｎが搭載されている。IF_AB#1〜IF_AB#Nは、ドライバ１２−１〜１２−Ｎが対応するレシーバ２２−１〜２２−Ｎに供給されるドライブ信号である。
【０００６】
ボード２の第２の電源ＶＢが切断されたときに電源状態通知回路２１が出力するパワーレディ信号PRDY_B_Aのローレベル電位は、理想的には略０Ｖまで低下している必要がある。しかし、プルアップ抵抗Ｒを用いる電源状態通知回路２１の場合、特にＮが大きな値の場合にインタフェース３の信号線からの電流回り込み現象により、電源電圧ＶＢの中間電位程度までしか低下しないことがある。図２の場合、ボード１，２間はドライバ１２−１〜１２−Ｎとレシーバ２２−１〜２２−Ｎを経由してある抵抗値で接続されており、第２の電源ＶＢが切断された状態であっても、第１の電源ＶＡからの回り込みにより電源電圧ＶＢが上昇してしまう。このような電流回り込み現象は、インタフェース３の信号線の数Ｎに比例して増大する。例えばＮ＝３２のときに電流回り込み現象により電源電圧ＶＢが約２００ｍＶ上昇すると仮定すると、Ｎ＝１２８のときには電源電圧ＶＢが最大で約８００ｍＶ上昇することになる。電源電圧ＶＢが約８００ｍＶ上昇すると、パワーレディ信号PRDY_B_Aを供給される制御回路１１（アンド回路１１−１〜１１−Ｎ）が信号のハイレベルを認識する閾値レベル近傍であるため、制御回路１１が本来であればローレベルのパワーレディ信号PRDY_B_Aをハイレベルと誤認識する可能性がある。
【０００７】
図３は、シャント抵抗を用いる電源状態通知回路を示す回路図である。一般的にシャント抵抗とは、電流測定を目的とした抵抗値が少ない高精度の精密抵抗器である。図３中、図２と同一部分には同一符号を付し、その説明は省略する。図３では、電源状態通知回路２１が抵抗Ｒと複数の並列接続されたシャント抵抗２１０を有する。シャント抵抗２１０は、インタフェース３の信号線からの電流回り込み現象を抑制するために、第２の電源ＶＢと接地の間に接続されている。インタフェース３の信号線からの電流回り込み現象を抑制して切断された電源電圧ＶＢの電源電圧ＶＢの上昇を十分抑制するためには、例えば３０Ωの比較的抵抗値の低いシャント抵抗２１０を多数設ける必要がある。しかし、シャント抵抗２１０を多数設けると、シャント抵抗２１０がボード２上の比較的大きな実装面積を占有してしまう。又、シャント抵抗２１０を多数設けると、ボード２内で定常的に流れる電流が増大してしまう。
【０００８】
電源より電力の供給を受け、ホストコンピュータに画像データの出力を許可する信号を出力するデータ出力装置が、例えば特許文献１にて提案されている。又、パワーオンリセット信号を生成する回路は、例えば特許文献２にて提案されている。
【特許文献１】特開平１−２５７０８０号公報
【特許文献２】特表２００２−５１０８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の電源状態通知回路は、出力するパワーレディ信号のローレベルの電位が上記電流回り込み現象により十分下がらない場合があり、この電流回り込み現象を抑制するためにシャント抵抗を設けると、その分実装面積が増大すると共に定常的に流れる電流が増大する。
【００１０】
そこで、本発明は、実装面積を増大することなく電流回り込み現象を抑制可能な電源状態通知方法及び電源状態通知回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における前記第２の電源の切断を前記第１の装置に通知する電源状態通知方法であって、前記第１の装置は前記第１の電源の電源電圧で駆動される複数のドライバを有し、前記第２の装置は前記第２の電源の電源電圧で駆動され前記複数のドライバからの信号を受信する複数のレシーバを有し、前記１の電源の電源電圧は前記第２の電源の電源電圧とは異なり、前記第２の電源の電源電圧が一定電圧以下に下がると前記第２の電源が切断されたことを示すローレベルの通知信号を前記第１の装置へ通知し、前記一定の電圧を、前記通知信号が供給される前記第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定する電源状態通知方法が提供される。
【００１２】
本発明の一観点によれば、第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における前記第２の電源の切断を前記第１の装置に通知する電源状態通知回路であって、前記第１の装置は前記第１の電源の電源電圧で駆動される複数のドライバを有し、前記第２の装置は前記第２の電源の電源電圧で駆動され前記複数のドライバからの信号を受信する複数のレシーバを有し、前記１の電源の電源電圧は前記第２の電源の電源電圧とは異なり、前記第２の電源の電源電圧が一定電圧以下に下がると前記第２の電源が切断されたことを示すローレベルの通知信号を前記第１の装置へ通知するリセット回路を備え、前記一定の電圧は、前記通知信号が供給される前記第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定されている電源状態通知回路が提供される。
【発明の効果】
【００１３】
開示の電源状態通知方法及び電源状態通知回路によれば、実装面積を増大することなく電流回り込み現象を抑制可能とすることができる。
【発明を実施するための最良の形態】
【００１４】
開示の電源状態通知方法及び電源状態通知回路は、第１の電源を用いる回路が搭載された第１の装置と、第１の電源とは異なる第２の電源を用いる回路が搭載された第２の装置とが第３の装置を介して接続されている場合に適用される。第１の装置に搭載された回路からのドライブ信号は、第３の装置を介して第２の装置の回路に供給される。電源状態通知回路は、第２の電源電圧が一定の電圧以下に下がると、第２の電源が切断されたことを示すローレベルの通知信号を第１の装置へ通知する。この一定の電圧は、通知信号が供給される第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定される。第１の装置の回路は、ローレベルの通知信号に応答してハイレベルのドライブ信号の出力を抑制する。
【００１５】
電源状態通知回路は、第１の装置に搭載されていても、第３の装置に搭載されていても良い。
【００１６】
電源状態通知回路の構成は比較的簡単であり、第１装置又は第３の装置の実装面積を増大することなく電流回り込み現象を抑制可能である。
【実施例１】
【００１７】
図４は、実施形態の一例のうち、第１実施例を示す回路図である。図４中、第１の電源で動作するボード５１と、第２の電源で動作するボード５２は、インタフェース５３により接続されている。第１の電源の電源電圧ＶＡは、第２の電源の電源電圧ＶＢとは異なる。以下の説明では、ＶＡは第１の電源とその電源電圧を指し、ＶＢは第２の電源とその電源電圧を指す。ボード５１上には、制御回路６１とドライバ６２−１〜６２−Ｎ等が搭載されている。制御回路６１は、アンド（ＡＮＤ）回路６１−１〜６１−Ｎを有する。ここで、Ｎは２以上の自然数である。ボード５２上には、リセット回路７１とレシーバ７２−１〜７２−Ｎ等が搭載されている。各ドライバ６２−１〜６２−Ｎへの入力信号は、ボード５２のリセット回路７１からのパワーレディ信号PRDY_B_Aが供給されるアンド回路６１−１〜６１−Ｎを介して入力される。ここでは説明の便宜上、ボード５１のドライバ６２−１〜６２−Ｎがボード５２の対応するレシーバ７２−１〜７２−Ｎにドライブ信号IF_AB#1〜IF_AB#Nを供給するものとする。
【００１８】
リセット回路７１は、電源状態通知回路として機能し、電源電圧ＶＢが一定の電圧以下に下がるとローレベルのパワーレディ信号PRDY_B_Aを通知信号として出力する。この一定の電圧は、パワーレディ信号PRDY_B_Aが供給されるボード５１側の回路、即ち、この場合はアンド回路６１−１〜６１−Ｎがローレベルを認識する閾値レベルより高い値に設定される。リセット回路７１がローレベルのパワーレディ信号PRDY_B_Aをアンド回路６１−１〜６１−Ｎに供給すると、アンド回路６１−１〜６１−Ｎはドライバ６２−１〜６２−Ｎのハイレベルのドライブ信号IF_AB#1〜IF_AB#Nの出力を抑制するので、ボード５２上のレシーバ７２−１〜７２−Ｎがハイレベルのドライブ信号IF_AB#1〜IF_AB#Nを供給されることはない。
【００１９】
尚、リセット回路７１が出力するパワーレディ信号PRDY_B_Aは、例えばボード５２上に搭載された他のＬＳＩ（図示せず）の初期化等に使用することができる。
【００２０】
図５は、リセット回路７１を示す回路図である。図６は、リセット回路７１の動作を説明する波形図であり、図７は、リセット回路７１の動作状態を説明する図である。
【００２１】
リセット回路７１は、図５に示す如く接続された電流源８１、コンパレータ８２、シュミットトリガ回路８３、Ｎチャンネルトランジスタ８４〜８６、Ｐチャンネルトランジスタ８７、抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ及びコンデンサＣを有する。ＶＤＤは電源端子、ＧＮＤは接地端子、ＯＵＴは出力端子を示す。尚、コンデンサＣは外付けであっても良く、コンデンサＣは省略しても良い。ここで、一般的にシュミットトリガ回路は、閾値にヒステリシス特性を有する波形整形回路を言う。
【００２２】
図６及び図７において、Ｓ１〜Ｓ５は、リセット回路７１の動作状態を示す。図６中、（ａ）は電源端子ＶＤＤに供給される電源電圧（図４の場合、ＶＢ）を示し、（ｂ）は出力端子ＯＵＴから出力されるパワーレディ信号（図４の場合、PRDY_B_A）を示す。又、図７は、コンパレータ８２の反転入力（−）端子の入力電圧、コンパレータ８２の出力信号レベル、トランジスタ８４，８５のオン／オフ状態、及び出力段のトランジスタ８６，８７のオン／オフ状態を示す。図７中、Ｉは｛（Ｒｂ＋Ｒｃ）／（Ｒａ＋Ｒｂ＋Ｒｃ）｝×ＶＤＤで表される入力電圧、ＩＩは｛Ｒｂ／（Ｒａ＋Ｒｂ）｝×ＶＤＤで表される入力電圧、Ｌはローレベル、Ｈはハイレベル、ＯＦＦはオフ状態、ＯＮはオン状態、不定は動作が不定であることを示す。
【００２３】
動作状態Ｓ１では、出力端子ＯＵＴから出力されるパワーレディ信号は、電源電圧ＶＤＤ（出力段にＮチャンネルオープンドレイントランジスタを用いる場合にはプルアップ電圧）と等しくなる。
【００２４】
動作状態Ｓ２では、電源電圧ＶＤＤが点Ａで検出電圧−ＶＤＥＴまで下がると、コンパレータ８２の非反転入力（＋）端子に入力される基準電圧ＶｒｅｆはＶｒｅｆ≧ＶＤＤ×｛（Ｒｂ＋Ｒｃ）／（Ｒａ＋Ｒｂ＋Ｒｃ）｝を満足し、コンパレータ８２の出力信号がローレーベル（Ｌ）からハイレベル（Ｈ）に反転し、パワーレディ信号はＧＮＤとなる。
【００２５】
動作状態Ｓ３では、電源電圧ＶＤＤが最小動作電圧ＶＤＤＬより低いときには出力段のトランジスタ８６，８７の動作が不定となる（出力段にＮチャンネルオープンドレイントランジスタを用いる場合にはプルアップ電圧がパワーレディ信号として出力される）。
【００２６】
動作状態Ｓ４では、パワーレディ信号がＧＮＤと等しくなる。
【００２７】
動作状態Ｓ５では、電源電圧ＶＤＤが点Ｂの解除電圧＋ＶＤＥＴより高くなると、基準電圧ＶｒｅｆはＶｒｅｆ≦ＶＤＤ×｛Ｒｂ／（Ｒａ＋Ｒｂ）｝を満足し、コンパレータ８２の出力信号が信号のハイレベルを認識する閾値電圧まで達して、シュミットトリガ回路８３の出力信号がハイレベルからローレベルに反転し、パワーレディ信号は電源電圧ＶＤＤ（出力段にＮチャンネルオープンドレイントランジスタを用いる場合にはプルアップ電圧）と等しくなる。尚、解除電圧＋ＶＤＥＴと検出電圧−ＶＤＥＴの差が、ヒステリシス幅となる。図６の（ｂ）中、遅延時間とは、動作状態Ｓ４の終了点又は動作状態Ｓ５の開始点から点Ｂまでの時間を示す。
【００２８】
例えば、株式会社リコー製のR3112Qシリーズの半導体チップをリセット回路７１として使用することが可能である。例えば、検出電圧−ＶＤＥＴが２．３Ｖであれば、株式会社リコー製のR3112Q231A-TR-Fを使用することができる。
【００２９】
尚、リセット回路７１の構成は、図５に示す構成に限定されるものではないことは、言うまでもない。
【００３０】
本実施例によれば、リセット回路７１が出力するパワーレディ信号PRDY_B_Aのローレベルの電位が電流回り込み現象により十分下がらないような不都合は生じない。又、比較的簡単な回路構成を有するリセット回路７１により電流回り込み現象を抑制するので、リセット回路７１を設けることによる実装面積の増大も抑制でき、ボード５２内で定常的に流れる電流が増大することもない。従って、確実、且つ、正確にボード５２の電源状態をボード５１に通知することが可能となる。
【実施例２】
【００３１】
図８は、実施形態の一例のうち、第２実施例を示す回路図である。図８中、図４と同一部分には同一符号を付し、その説明は省略する。図８では、ボード５３Ａがインタフェース５３の代わりに設けられており、リセット回路７１はこのボード５３Ａ上に搭載されている。ボード５２Ａ上には、リセット回路７１は搭載されていない。
【００３２】
本実施例によれば、リセット回路７１が出力するパワーレディ信号PRDY_B_Aのローレベルの電位が電流回り込み現象により十分下がらないような不都合は生じない。又、比較的簡単な回路構成を有するリセット回路７１により電流回り込み現象を抑制するので、リセット回路７１を設けることによる実装面積の増大も抑制でき、ボード５２内で定常的に流れる電流が増大することもない。従って、確実、且つ、正確にボード５２の電源状態をボード５１に通知することが可能となる。又、リセット回路７１は、電源電圧をボード５２Ａから供給されるので、リセット回路７１が搭載されるボード５３Ａには電源を別途設ける必要がない。更に、ボード５２Ａにはリセット回路７１を設ける必要がないため、上記第１実施例におけるボード５２と比較するとリセット回路７１が搭載されていない分消費電力を低減することができ、リセット回路７１がボード５２Ａ上の実装面積を専有することもない。
【００３３】
上記各実施例において、ボード５１，５２，５２Ａは、ＬＳＩ等の回路が搭載されるユニットやモジュール等と呼ばれることもある互いに別体の装置である。ボード５３，５３Ａには電源を設ける必要がなく、コネクタやアダプタ等と呼ばれることもある装置であっても良い。
【００３４】
尚、実施形態の例には、以下の付記をも包含するものである。
（付記１）
第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における該第２の電源の切断を該第１の装置に通知する電源状態通知方法であって、
該１の電源の電源電圧は該第２の電源の電源電圧とは異なり、
該第２の電源の電源電圧が一定電圧以下に下がると該第２の電源が切断されたことを示すローレベルの通知信号を第１の装置へ通知し、
該一定の電圧を、該通知信号が供給される該第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定する、電源状態通知方法。
（付記２）
該ローレベルの通知信号を該第２の装置から該第１の装置に供給する、付記１記載の電源状態通知方法。
（付記３）
該ローレベルの通知信号を、該第１の装置と該第２の装置を接続する第３の装置から第１の装置に供給する、付記１記載の電源状態通知方法。
（付記４）
該第１の装置に搭載された回路から該第２の装置に搭載された回路へのハイレベルのドライブ信号の出力を、該ローレベルの通知信号に応答して抑制する、付記１乃至３のいずれか１項記載の電源状態通知方法。
（付記５）
該ローレベルの通知信号は、該第２の電源電圧が該一定電圧以下に下がると該第２の電源電圧を検出するリセット回路により出力される、付記１乃至４のいずれか１項記載の電源状態通知方法。
（付記６）
第１の装置が用いる第１の電源とは異なる第２の電源を用いる第２の装置における該第２の電源の切断を該第１の装置に通知する電源状態通知回路であって、
該１の電源の電源電圧は該第２の電源の電源電圧とは異なり、
該第２の電源の電源電圧が一定電圧以下に下がると該第２の電源が切断されたことを示すローレベルの通知信号を第１の装置へ通知するリセット回路を備え、
該一定の電圧は、該通知信号が供給される該第１の装置の回路がローレベルを認識する閾値レベルより高い値に設定されている、電源状態通知回路。
（付記７）
該リセット回路は、該第２の装置に搭載されている、付記６記載の電源状態通知回路。
（付記８）
該リセット回路は、該第１の装置と該第２の装置を接続する第３の装置に搭載されている、付記６記載の電源状態通知回路。
（付記９）
該第１の装置に搭載された回路から該第２の装置に搭載された回路へのハイレベルのドライブ信号の出力は、該ローレベルの通知信号に応答して抑制される、付記６乃至８のいずれか１項記載の電源状態通知回路。
【００３５】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００３６】
【図１】従来の電源状態通知回路の一例を示す回路図である。
【図２】抵抗を用いる電源状態通知回路を示す回路図である。
【図３】シャント抵抗を用いる電源状態通知回路を示す回路図である。
【図４】第１実施例を示す回路図である。
【図５】リセット回路を示す回路図である。
【図６】リセット回路の動作を説明する波形図である。
【図７】リセット回路の動作状態を説明する図である。
【図８】第２実施例を示す回路図である。
【符号の説明】
【００３７】
５１，５２，５２Ａ，５３Ａ      ボード
５３      インタフェース
６１      制御回路
６１−１〜６１−Ｎ      アンド回路
６２−１〜６２−Ｎ      ドライバ
７１      リセット回路
７２−１〜７２−Ｎ      レシーバ
【図１】
0005181777.tif 000002
【図２】
0005181777.tif 000003
【図３】
0005181777.tif 000004
【図４】
0005181777.tif 000005
【図５】
0005181777.tif 000006
【図６】
0005181777.tif 000007
【図７】
0005181777.tif 000008
【図８】
0005181777.tif 000009