(57)【特許請求の範囲】
【請求項１】
両面に端子が形成されたＩＣチップ・パッケージと、
１又は２以上の前記ＩＣチップ・パッケージが当該ＩＣチップ・パッケージにおける片面の前記端子を介して電気的に接続されて実装された第１のプリント基板部と、
前記ＩＣチップ・パッケージが収納される孔を有し、前記第１のプリント基板部の片面に積層される第２のプリント基板部と、
を有する接合体が、複数積層されており、
下層の前記接合体に収納されるＩＣチップ・パッケージは、
当該ＩＣチップ・パッケージにおける他面の前記端子が、上層の前記接合体における前記第１のプリント基板部の他面に電気的に接続されること
を特徴とする多層プリント基板。
【請求項２】
前記ＩＣチップ・パッケージは、
両面に端子が形成された単一のＩＣチップ、または、片面に端子が形成されたＩＣチップの他面同士を貼り合わせたものであることを特徴とする請求項１に記載の多層プリント基板。
【請求項３】
請求項１又は２に記載の多層プリント基板を用いたことを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の電気回路基板において、小型薄型化に優れ、信頼性に優れたＩＣチップを多層プリント基板に実装する構造に関する。
【背景技術】
【０００２】
１つのパッケージの中に複数個のＩＣを搭載させるＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）と呼ばれる技術が考案されている。
このＳｉＰを達成させる従来例の構造を図５に示す。図５において、６はＩＣチップ、１０１はボンディングワイヤー、１０２は樹脂封止、１０３はパッケージ基板、１０４ははんだボールである。図５（ａ）に示すようにＩＣチップ６は、ボンディングワイヤーによりパッケージ基板１０３に電気的に接合され、機械的には接着剤やはんだでＩＣチップ６の裏面とパッケージ基板１０３が接着される。図５（ａ）のパッケージは、はんだボール１０４によって外部のプリント基板と接続する。図５（ｂ） においては、ＩＣチップ６とパッケージ基板１０３ははんだボール１０４によってフリップチップ実装により接続される。また、図５の（ａ），（ｂ）ともに、ワイヤー保護、ＩＣチップ保護のために樹脂封止１０２によってパッケージされる。
これらの方法によれば、ＩＣチップを比較的容易に実装可能であるものの、複数のＩＣチップを搭載すると実装面積が広くなるという問題があった。さらに、これらの方法では、ワイヤーを配線するスペース、ワイヤーやＩＣチップを保護するための樹脂封止によりパッケージが大きくなるという問題があった。
【０００３】
また、ＳｉＰを達成するＩＣチップを３次元的に配置する方法が提案されている。特開２００６−２９５１３６号公報（特許文献１）には、ＩＣチップを３次元的に配置した積層型半導体パッケージが記載されている。ＩＣチップを３次元的に配置した積層型半導体パッケージの断面図を図６に示す。
【０００４】
図６において２０１は積層型半導体パッケージ２００が実装されているプリント基板である。積層型半導体パッケージ２００は第１層半導体パッケージ２１０と第２層半導体パッケージ２２０の２段構成をなしている。
第１層半導体パッケージ２１０は、第１層パッケージ基板２１１、及びＩＣチップ６、及びはんだボール群２１２により構成されている。ＩＣチップ６は、第１層パッケージ基板２１１の上面に、フリップチップ方式により実装されている。また第１層パッケージ基板２１１の下面は、プリント基板２０１と電気的に接続するためのはんだボール群２１２が設けられている。
第２層半導体パッケージ２２０は、第２層パッケージ基板２２１、及び２枚のＩＣチップ６、及びはんだボール群２１３により構成されている。第２層パッケージ基板２２１の面積は、第１層パッケージ基板２１１の面積よりも大きくなっている。はんだボール群２１３のはんだボールの直径は、はんだボール群２１２の直径よりも大きくなっている。
【特許文献１】特開２００６−２９５１３６号公報（第１４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６に示した積層型半導体パッケージ２００は、最終的にシステムを組む際にはプリント基板２０１上に複数個の積層型半導体パッケージ２００を２次元的に配置することになるため実装面積が大きくなる。
また、積層型半導体パッケージ２００は、プリント基板２０１の表面に実装されるため、ＩＣチップを外界から保護する樹脂封止などが必要になる。また、第２層パッケージ基板２２１とプリント基板２０１間を接合するはんだボール群２１３には、パッケージ外部から加えられる力による応力が集中するため、パッケージの信頼性に問題がある。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、高密度実装をするとともに電子機器の小型薄型化を達成することができ、さらに高信頼性を備えた３次元的実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するため、本発明は、次のような構成及び製造方法としたものである。
本発明は、多層プリント基板において、１又は２以上のＩＣチップ・パッケージが内部に実装された基板の接合体が、複数積層されたものである。
また、本発明は、上記した多層プリント基板において、前記接合体は、一面に前記１又は２以上のＩＣチップ・パッケージが実装された第1のプリント基板部と、前記ＩＣチップ・パッケージが収納される孔を有し、前記第１のプリント基板の前記一面に積層される第２のプリント基板部と、を有することを特徴とするものである。
また、本発明は、上記した多層プリント基板をインバータ装置に適用したものである。
【発明の効果】
【０００８】
本発明によると、複数個のＩＣチップ・パッケージが、多層プリント基板内に内蔵されるため、ＩＣチップ・パッケージを保護するための樹脂封止が必要なくなり、またＩＣチップ・パッケージ接合部であるはんだボールに掛かる応力をプリント基板に逃がすことができ、高い信頼性の電子回路基板を提供できる。
【０００９】
本発明によると、ＩＣチップ・パッケージ内蔵タイプの多層プリント基板を用いて、ＩＣチップ・パッケージを積み重ねＩＣチップ・パッケージ間を最短距離で配線しインバータ装置に用いれば、ＩＣチップ・パッケージの２次元配置分とワイヤー配線分の省スペースが可能になる。さらに、三相交流のＵ相、Ｖ相、Ｗ相分の回路を多層プリント基板内に用意することで、小型薄型化することができる。
また、電気回路の配線も短くすることが可能で高周波のキャリア信号によるノイズを減少させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図１〜図４を参照して説明する。
【実施例】
【００１１】
図１は、本発明の実施例を示すＩＣチップ内蔵タイプの多層基板パッケージの断面図である。図１において、１は多層プリント基板、２はＩＣチップ・パッケージ、３はプリント基板の絶縁層、４はプリント基板の導体層、５は４の各導体層間を上下方向に配線する導体層である。
また、図２（ａ），（ｂ）は、図１のように多層プリント基板１内にＩＣチップを内蔵するために１枚のＩＣチップ、または２枚のＩＣチップを貼り合わせたものの表裏面に、電極を配置したＩＣチップ・パッケージ２の断面図である。図２において、６はＩＣチップ、７はＩＣチップ上面に配置した電極、８はＩＣチップ下面に配置した電極、９は２枚のＩＣチップを接着する半導体チップ用接着剤である。
【００１２】
図１において多層プリント基板１は、ＩＣチップ・パッケージ２を内蔵するためのスペース分だけ基板を刳り貫いている。内蔵されるＩＣチップ・パッケージ２は、その上下面に配置された電極７，８を上下の多層プリント基板の導体層４に、フリップチップ実装法により電気的に、さらに機械的に接合される。このとき用いるフリップチップ実装には、電極材として導電性接着剤を用いるものやはんだを用いるものが考えられるが特に限定しない。
また、図１では、簡略化のために、ＩＣチップ・パッケージ２を２個、多層プリント基板１を５層しか示していないが、その個数と層数には、特に制限はない。
【００１３】
このようなＩＣチップ内蔵タイプの多層基板パッケージでは、ＩＣチップが多層プリント基板内に搭載されるためＩＣチップを外部環境から保護することができ、ＩＣチップ・パッケージ接合部であるはんだボールに掛かる応力をプリント基板に逃がすことができる。    また、ＩＣチップ・パッケージ２間の配線も上下方向を配線する導体層５を使用することで配線を短くすることができ、高速信号の伝播の及ぼす悪影響を低減することができる。さらに、使用する多層プリント基板１はＩＣチップ分のスペースを刳り貫くだけであり、用いるＩＣチップ自身も特殊な加工が必要なく、内蔵するためのＩＣチップ・パッケージ２も従来の電極配置方法や接着方法を使用することで、図１のＩＣチップ内蔵タイプの多層基板パッケージを構成することができる。
【００１４】
つぎに、本実施例のＩＣチップ内蔵タイプの多層基板パッケージ構築例を、図３を用いて説明する。
まず、両面に電極を配置したＩＣチップ・パッケージ２を用意する。ＩＣチップ・パッケージ製作後、図３（ａ）に示すようにフリップチップ実装法により、その片面側の電極をプリント基板２２に実装する。その後、ＩＣチップ・パッケージ２を内蔵するスペース２０だけ刳り貫いたプリント基板２１を積層する。このときのプリント基板２１の層数には、特に限定しない。さらに図３（ｂ）に示すように、図３（ａ）の工程で出来たＩＣチップ・パッケージ２を片面実装したプリント基板２３を積み重ねることで、図１のＩＣチップ内蔵タイプの多層基板パッケージを構築することができる。
【００１５】
このようにして構築されたＩＣチップ内蔵タイプの多層基板パッケージを、モータを駆動制御するインバータ装置のパワー回路部に適用した場合の構成例を、図４を用いて説明する。
図４（ａ）はＩＣチップ内蔵タイプの多層基板パッケージを用いて構成したインバータ装置のパワー回路基板部（１相分）の断面図、図４（ｂ）は図４（ａ）の等価回路図である。ここで３０′はパワーＭＯＳＦＥＴやＩＧＢＴ、３１′はフリーホイールダイオード、３２′は正側電極、３３′は負側電極、３４′は出力電極、３５′はゲート電極である。
図４（ａ）で示すパワー回路基板部は、図２（ａ）のＩＣチップ1枚のときのもので、３０はパワーＭＯＳＦＥＴやＩＧＢＴのＩＣチップ、３１はフリーホイールダイオードのＩＣチップである。３２は正側電極、３３は負側電極、３４は出力電極、３５はゲート電極である。
【００１６】
本発明との比較を容易にするため、従来のインバータ装置に搭載されているパワー回路の例を示すと、図５（ａ）のＩＣチップ６の部分がパワーＭＯＳＦＥＴ, ＩＧＢＴなどのＩＣチップに相当し、配線基板上に２次元的に配置されている。また、配線基板上に配置されたＩＣチップはアルミワイヤによって配線されている。
【００１７】
そこで図４に示すように、ＩＣチップ内蔵タイプの多層基板パッケージを用いて、ＩＣチップを積み重ねＩＣチップ間を最短距離で配線しパワー回路を組めば、ＩＣチップの２次元配置分とワイヤー配線分の省スペース化が可能になる。さらに、三相交流のＵ相、Ｖ相、Ｗ相分の回路を多層プリント基板内に用意することで、小型薄型化することができる。
また、電気回路の配線も短くすることができ、高周波のキャリア信号によるノイズを減少させることができる。加えてモータや、その他の駆動源からの振動による外力に対しても強いインバータ装置のパワー回路基板を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例を示すＩＣチップ内蔵タイプの多層基板パッケージの側断面図
【図２】本発明の実施例を示す多層基板内に内蔵するＩＣチップ・パッケージの断面図
【図３】本発明の実施例を示すＩＣチップ内蔵タイプの多層基板パッケージの製作方法を示す図
【図４】本発明の実施例を示すＩＣチップ内蔵タイプの多層基板パッケージのインバータ回路基板への適用例を示す図
【図５】従来の複数のＩＣチップを搭載したパッケージの側断面図
【図６】従来の積層型半導体パッケージの側断面図
【符号の説明】
【００１９】
１  多層プリント基板
２  ＩＣチップ・パッケージ
３  プリント基板の絶縁層
４  プリント基板の導体層
５  ４の各導体層間を上下方向に配線する導体層
６  ＩＣチップ
７  ＩＣチップ上面に配置した電極
８  ＩＣチップ下面に配置した電極
９  半導体チップ用接着剤
２０  ＩＣチップ・パッケージを内蔵するスペース
２１  ＩＣチップ・パッケージを内蔵するスペースを刳り貫いたプリント基板
２２  プリント基板
２３  ＩＣチップ・パッケージを片面実装したプリント基板
３０  パワーＭＯＳＦＥＴ、またはＩＧＢＴのＩＣチップ
３１  フリーホイールダイオードのＩＣチップ
３２  正側電極
３３  負側電極
３４  出力電極
３５  ゲート電極
３０′  パワーＭＯＳＦＥＴ、またはＩＧＢＴ
３１′  フリーホイールダイオード
３２′  正側電極
３３′  負側電極
３４′  出力電極
３５′  ゲート電極
１０１  ボンディングワイヤー
１０２  樹脂封止
１０３  パッケージ基板
１０４  はんだボール
２００  積層型半導体パッケージ
２０１  プリント基板
２１０  第１層半導体パッケージ
２１１  第１層パッケージ基板
２１２  はんだボール群（小）
２１３  はんだボール群（大）
２２０  第２層半導体パッケージ
２２１  第２層パッケージ基板
【図１】
0005181626.tif 000002
【図２】
0005181626.tif 000003
【図３】
0005181626.tif 000004
【図４】
0005181626.tif 000005
【図５】
0005181626.tif 000006
【図６】
0005181626.tif 000007