(57)【特許請求の範囲】
【請求項１】
外部電極端子を有する電気素子を準備するステップと、
前記外部電極端子が露出されないように、前記外部電極端子を覆う保護膜を形成するステップと、
上面及び下面を有し、上下部が開けられたチップ実装キャビティを有する回路基板を準備するステップと、
前記チップ実装キャビティの開けられた上部が閉じられるように、前記回路基板の前記上面に離型フィルムを付着するステップと、
前記保護膜が前記離型フィルムに密着されるように、前記電気素子を前記チップ実装キャビティ内に位置させるステップと、
前記チップ実装キャビティの開けられた下部を通じて、前記チップ実装キャビティの余り空きを満たすと共に前記回路基板の前記下面を覆う絶縁膜を形成するステップと、
前記回路基板から前記離型フィルムを分離するとともに前記外部電極端子から前記保護膜を除去するステップと、
前記回路基板に前記外部電極端子と電気的に接続される金属回路構造物を形成するステップ
とを含み、
前記保護膜と前記離型フィルムとの間の接着力は、前記外部電極端子と前記保護膜との間の接着力に比べて大きい、埋め込み回路基板の製造方法。
【請求項２】
前記保護膜を形成するステップは、前記外部電極端子に絶縁テープを付着するステップを含む請求項１に記載の埋め込み回路基板の製造方法。
【請求項３】
前記保護膜を形成するステップは、前記外部電極端子に絶縁膜を塗布するステップを含む請求項１に記載の埋め込み回路基板の製造方法。
【請求項４】
前記金属回路構造物を形成するステップは、
前記回路基板を貫通する導電性ビアを形成するステップと、
一部が前記外部電極端子に接続し、他部が前記回路基板の前記導電性ビアに接続する外部回路パターンを形成するステップ
とを備える請求項１に記載の埋め込み回路基板の製造方法。
【請求項５】
前記電気素子を準備するステップは、一面に前記外部電極端子が備わる半導体集積回路チップ（ＩＣ）を準備するステップを備える請求項１に記載の埋め込み回路基板の製造方法。
【請求項６】
前記電気素子を準備するステップは、両側に前記外部電極端子が備わる積層セラミックキャパシタ（ＭｕｌｔｉＬａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：ＭＬＣＣ）を準備するステップを含み、
前記保護膜を形成するステップは、前記離型フィルムと接触される前記外部電極端子の部分だけ選択的に露出されないようにする請求項１に記載の埋め込み回路基板の製造方法。
【請求項７】
前記絶縁膜を形成するステップは、前記回路基板にプリプレグ膜（ｐｒｅｐｒｅｇ  １ａｙｅｒ）を形成するステップを含み、
前記回路基板を製造する方法は、前記プリプレグ膜に銅薄膜を積層するステップをさらに含む請求項１に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込み回路基板の製造方法に関するもので、より詳しくは、基板の製造過程で電気素子と回路パターンとの電気的な接続不良を防止できる埋め込み回路基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体パッケージ技術は、製造された半導体集積回路チップ（ＩＣ）を外部環境から保護して、該半導体集積回路チップを外部電子装置に装着させるために提供される。通常、半導体パッケージは少なくとも１つの回路基板及び該回路基板に備わる集積回路チップを含むことができる。このような回路基板のうち埋め込み印刷回路基板（Ｅｍｂｅｄｄｅｄ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：Ｅｍｂｅｄｄｅｄ  ＰＣＢ）は半導体パッケージの集積度を上げるために、回路基板内に電気素子を組み込んだ構造を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
前述のような埋め込み回路基板は、能動素子及び受動素子のような電気素子を準備して該回路基板のキャビティ内に配設し、所定の絶縁材で該キャビティの余り空きを満たした後、該電気素子の電極端子と該回路基板の回路パターンとを電気的に接続する工程を行って製造されている。しかし、絶縁材で該キャビティの空きを満たす過程において、該絶縁材のうちの一部が電気素子の電極端子を覆うという現象が生じる。この場合、該電気素子の外部電極端子と該回路基板の回路パターンとを電気的に接続させる後続工程で、該電極端子を覆う絶縁材料によって該電気素子と該回路パターンとの間の電気的接続に不良が発生するという不都合がある。
【０００４】
本発明は上記の問題点に鑑みて成されたものであって、製造工程効率を向上させた埋め込み回路基板の製造方法を提供することに、その目的がある。
【０００５】
また、製造過程において電気素子と回路パターンとの電気的な接続信頼性が低下するのを防止する埋め込み回路基板の製造方法を提供することに、その目的がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特許第１０−０７８２９３５号公報
【特許文献２】韓国特許第１０−０８３６６５１号公報
【０００７】
〔課題を解決するための手段〕
上記目的を解決するために、本発明の好適な実施の形態による埋め込み回路基板の製造方法は、外部電極端子を有する電気素子を準備するステップと、前記外部電極端子が露出されないように、前記外部電極端子を覆う保護膜を形成するステップと、上面及び下面を有し、上下部が開けられたチップ実装キャビティを有する回路基板を準備するステップと、前記チップ実装キャビティの開けられた上部が閉じられるように、前記回路基板の前記上面に離型フィルムを付着するステップと、前記保護膜が前記離型フィルムに密着されるように、前記電気素子を前記チップ実装キャビティ内に位置させるステップと、前記チップ実装キャビティの開けられた下部を通じて、前記チップ実装キャビティの余り空きを満たすと共に前記回路基板の前記下面を覆う絶縁膜を形成するステップと、前記回路基板から前記離型フィルムを分離するステップと、前記外部電極端子が露出するように前記保護膜を除去するステップと、前記回路基板に前記外部電極端子と電気的に接続する金属回路構造物を形成するステップとを含むことができる。
【０００８】
本発明の実施形態によれば、前記保護膜を形成するステップは、前記外部電極端子に絶縁テープを付着するステップを含むことができる。
【０００９】
本発明の実施形態によれば、前記保護膜を形成するステップは、前記外部電極端子に絶縁膜を塗布するステップを含むことができる。
【００１０】
本発明の実施形態によれば、前記保護膜を除去するステップは、前記回路基板から前記離型フィルムを分離するステップで行なわれることができる。
【００１１】
本発明の実施形態によれば、前記保護膜と前記離型フィルムとの間の接着力は、前記外部電極端子と前記保護膜との間の接着力に比べて大きくなることができる。
【００１２】
本発明の実施形態によれば、前記金属回路構造物を形成するステップは、前記回路基板を貫通する導電性ビアを形成するステップと、一部が前記外部電極端子に接続し、他部が前記回路基板の前記導電性ビアに接続する外部回路パターンを形成するステップとを含むことができる。
【００１３】
本発明の実施形態によれば、前記電気素子を準備するステップは、一面に前記外部電極端子が備わる半導体集積回路チップ（ＩＣ）を準備するステップを含むことができる。
【００１４】
本発明の実施形態によれば、前記電気素子を準備するステップは、両側に前記外部電極端子が備わる積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：ＭＬＣＣ）を準備するステップを含み、前記保護膜を形成するステップは、前記離型フィルムと接触される前記外部電極端子の部分だけ選択的に露出されないようにすることができる。
【００１５】
本発明の実施形態によれば、前記絶縁膜を形成するステップは、前記回路基板にプリプレグ膜（ｐｒｅｐｒｅｇ  １ａｙｅｒ）を形成するステップを含み、前記回路基板を製造する方法は、前記プリプレグ膜に銅薄膜を積層するステップをさらに含むことができる。
〔発明の効果〕
【００１６】
本発明の実施形態による埋め込み回路基板の製造方法によれば、電気素子の外部電極端子に保護膜を形成し、該電気素子を回路基板のチップ実装キャビティに組み込ませ、前記チップ実装キャビティ内部を絶縁膜で満たし、該保護膜を除去して該外部電極端子を選択的に露出させた後、該回路基板に前記外部電極端子と接続する回路パターンを形成することができる。該絶縁膜の形成に際に、該絶縁膜が外部電極端子を覆うように形成しても該保護膜を除去することによって該外部電極端子を覆う絶縁膜を除去することができる。これにより、外部電極端子が絶縁膜により覆われて該外部電極端子に接続する回路パターンを形成する後続工程で前記回路パターンが前記外部電極端子に効果良く接続されない現象を防止することによって、前記電気素子と前記回路パターンとの電気的な接続信頼性が低下するのを防止ことができる。
【００１７】
本発明の実施形態による埋め込み回路基板の製造方法は、回路基板に電気素子を実装する前に前記電気素子の外部電極端子に簡単に保護膜を形成した後、埋め込み製造工程を行うことによって、前記電気素子とこれに接続する回路パターンとの電気的な接続信頼性が低下するのを防止できるので、埋め込み回路基板の製造工程効率を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態による埋め込み回路基板の製造方法を示す順序図である。
【図２ａ】本発明の実施形態による埋め込み回路基板の製造過程を説明するための図面である。
【図２ｂ】本発明の実施形態による埋め込み回路基板の製造過程を説明するための図面である。
【図３】同じく、埋め込み回路基板の製造過程を説明するための図面である。
【図４】同じく、埋め込み回路基板の製造過程を説明するための図面である。
【図５】同じく、埋め込み回路基板の製造過程を説明するための図面である。
【図６】同じく、埋め込み回路基板の製造過程を説明するための図面である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００２０】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップと、動作及び／又は素子は、一つ以上の他の構成要素、ステップと、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００２１】
以下、添付図面を参照して本発明の実施形態による埋め込み回路基板の製造方法について詳細に説明する。
【００２２】
図１は、本発明の実施形態による埋め込み回路基板の製造方法を示す順序図で、図２〜図６は、本発明の実施形態による埋め込み回路基板の製造過程を説明するための図面である。
【００２３】
図１、及び、図２ａおよび図２ｂを参照して、外部電極端子１１２を有する電気素子１１０を準備する（Ｓ１１０）。一例として、図２ａに示すように、該電気素子１１０を準備するステップは、一面に前記外部電極端子１１２が備わる半導体集積回路チップ（ＩＣ）を準備するステップを含むことができる。該外部電極端子１１２は前記半導体集積回路チップの一面に露出されるように備わるプラス端子及びマイナス端子であってもよい。
【００２４】
続いて、前記外部電極端子に保護膜１２０を形成する（Ｓ１２０）。該保護膜１２０を形成するステップは、多様な方法で行われることができる。一例として、前記保護膜１２０を形成するステップは、前記外部電極端子１１２に絶縁テープを付着させて行われることができる。他の例として、前記保護膜１２０を形成するステップは、前記外部電極端子１１２に絶縁膜を塗布して行われることができる。前記絶縁膜の塗布は、スピンコーティング法で行われてもよい。
【００２５】
本実施形態では、電気素子が半導体集積回路チップの場合を例に挙げて説明したが、多様な種類の能動素子及び受動素子のうちの少なくともいずれか一つであってもよい。例えば、本発明の他の実施形態では、図２ｂに示すように、電気素子１１０ａを準備するステップは、両側に前記外部電極端子１１２ａが備わる積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：ＭＬＣＣ）を準備するステップを含むことができる。この場合、前記外部電極端子１１２ａは前記電気素子１１０ａの両側に備わる構造を有することができ、前記保護膜１２０は今後離型フィルム１４０と接触される前記外部電極端子１１２ａの接触領域１１２ａ’に選択的に形成されることができる。
【００２６】
続いて、図１及び図３を参照して、チップ実装キャビティ１３６を有する回路基板１３０を準備する（Ｓ１３０）。例えば、前記回路基板１３０を準備するステップは、上面１３２及び下面１３４を有するベース基板を準備するステップと、該ベース基板を上下に貫通する貫通ホールを形成するステップとを含むことができる。これにより、開けられた上部１３６ａ及び下部１３６ｂを有するチップ実装キャビティ１３６が形成された前記回路基板１３０が製造されることができる。ここで、前記チップ実装キャビティ１３６は前記電気素子１１０に比べて、その幅が多少大きいように形成されることができる。これは、今後前記電気素子１１０を前記チップ実装キャビティ１３６内に容易に実装するためである。
【００２７】
続いて、前記回路基板１３０に離型フィルム１４０を付着する（Ｓ１４０）。前記離型フィルム１４０は前記チップ実装キャビティ１３６の開けられた上部１３６ａが閉じられるように、前記回路基板１３０の前記上面１３２に付着されることができる。
【００２８】
続いて、前記チップ実装キャビティ１３６内に前記電気素子１１０を位置させる（Ｓ１５０）。前記電気素子１１０を位置させるステップは、前記外部電極端子１１２に付着された保護膜１２０が前記離型フィルム１４０に密着されるように、前記電気素子１１０を前記チップ実装キャビティ１３６内に実装させて行われることができる。
【００２９】
図１、図３及び図４を参照して、前記回路基板１３０に絶縁膜１５２を形成する（Ｓ１６０）。一例として、前記絶縁膜１５２を形成するステップは、前記回路基板１３０の下面１３４に対向するフィルム形状の絶縁材１５０を準備するステップと、前記絶縁材１５０を前記回路基板１３０に押圧するステップとを含むことができる。前記絶縁材１５０としては、所定の絶縁材料から成る絶縁フィルムが用いられることができる。該絶縁材１５０の一部は、前記電気素子１１０により満たされない前記チップ実装キャビティ１３６の余り空きに充填されることができる。これにより、前記回路基板１３０には前記チップ実装キャビティ１３６の余り空きを満たすと共に、前記回路基板１３０の前記下面１３４を均一に覆う絶縁膜１５２が形成されることができる。
【００３０】
他の例として、前記絶縁膜１５２を形成するステップは、前記回路基板１３０の下面１３４に対してプリプレグ膜（ｐｒｅｐｒｅｇ  １ａｙｅｒ）を形成するステップを含むことができる。該プリプレグ膜は、前記チップ実装キャビティ１３６の余り空きを充填すると共に、前記回路基板１３０の前記下面１３４を均一に覆うことができる。
【００３１】
一方、前記絶縁膜１５２を形成する過程において、前記絶縁膜１５２に金属薄膜を積層するステップが行われることができる。例えば、前記絶縁膜１５２が樹脂膜（ｒｅｓｉｎ  ｌａｙｅｒ）またはプリプレグ膜である場合、前記絶縁膜１５２を形成する過程で、前記樹脂膜または前記プリプレグ膜上に金属薄膜を積層するステップが付加されることができる。前記金属薄膜としては、銅（Ｃｕ）から成る銅薄膜であってもよい。このような銅薄膜は、前記絶縁膜１５２を前記回路基板１３０に形成する前に、前記絶縁膜１５２上に予め形成されることができる。この場合、フィルム形態の前記絶縁膜１５２上に銅薄膜を積層した状態で、前記絶縁膜１５２を前記回路基板１３０に付着することによって、前記回路基板１３０上に所定の金属回路パターンを形成することができる。
【００３２】
続いて、図１及び図５を参照して、回路基板１３０から離型フィルム１４０を除去する（Ｓ１７０）。一例として、前記離型フィルム１４０を除去するステップは、電気素子１１０の外部電極端子１１２を覆う保護膜１２０が除去されるように、前記回路基板１３０から前記離型フィルム１４０を分離して行われることができる。このために、前記保護膜１２０と前記外部電極端子１１２との間の接着力に比べて、前記離型フィルム１４０と前記保護膜１２０との間の接着力がより大きくなるように、前記離型フィルム１４０の接着力を調節することが望ましい。
【００３３】
他の例として、前記離型フィルム１４０を除去するステップは、前記保護膜１２０が除去されない条件で、前記回路基板１３０から分離されることができる。この場合、前記保護膜１２０の除去のための別途のエッチング工程が付加されることができる。該エッチング工程としては、前記保護膜１２０に対してエッチング選択性を有する湿式エッチング工程、レーザー加工工程などが用いられることができる。
【００３４】
前述の方法を行って、前記電気素子１１０の前記外部電極端子１１２が選択的に露出されることができる。
【００３５】
続いて、図１及び図６を参照して、前記回路基板１３０に金属回路構造物１６０を形成する（Ｓ１８０）。該金属回路構造物１６０を形成するステップは、前記回路基板１３０にビアホール１３８を形成するステップと、前記回路基板１３０の上面１３２、下面１３４及び前記ビアホール１３８に対してメッキ膜を形成するステップと、前記メッキ膜の一部を除去するステップとを順に行うことができる。これにより、前記回路基板１３０には、前記ビアホール１３８を満たす導電性ビア１６２と、電気素子１１０の外部電極端子１１２及び前記導電性ビア１６２に電気的に接続される回路パターン１６４とが形成されることができる。
【００３６】
前述のように、本発明の実施形態による埋め込み回路基板の製造方法は、電気素子１１０の外部電極端子１１２に保護膜１２０を形成し、前記電気素子１１０を前記回路基板１３０のチップ実装キャビティ１３６に組み込ませ、前記チップ実装キャビティ１３６内部を満たす絶縁膜１５２を形成し、前記保護膜１２０を除去して前記外部電極端子１１２を選択的に露出させた後、前記回路基板１３０に前記外部電極端子１１２と電気的に接続される金属回路構造物１６０を形成することができる。前記絶縁膜１５２を形成する過程で、前記外部電極端子１１２は保護膜１２０により保護されるので、前記絶縁膜１５２が前記外部電極端子１１２を覆う現象を防止することができる。これにより、本発明による埋め込み回路基板の製造方法は、製造過程において前記外部電極端子１１２が前記絶縁膜１５２により覆われて、前記金属回路構造物１６０の形成時に前記外部電極端子１１２に効果良く接続されないという現象を防止することによって、前記電気素子１１０と前記金属回路構造物１６０との電気的な接続の信頼性が低下するのを防止することができる。
【００３７】
また、本発明の実施形態による埋め込み回路基板の製造方法は、前記電気素子１１０の外部電極端子１１２に簡単に保護膜１２０を形成した後に工程を行うことによって、前記電気素子１１０とこれに接続される回路パターン１６４との電気的な接続信頼性が低下するのを防止して、埋め込み回路基板の製造工程の効率を向上させることができる。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００３９】
１１０  電気素子
１１２  外部電極端子
１２０  保護膜
１３０  回路基板
１３２  上面
１３４  下面
１３６  チップ実装キャビティ
１３８  ビアホール
１４０  離型フィルム
１５０  絶縁材
１５２  絶縁膜
１６０  金属回路構造物
１６２  導電性ビア
１６４  回路パターン
【図１】
0005265650.tif 000002
【図２ａ】
0005265650.tif 000003
【図２ｂ】
0005265650.tif 000004
【図３】
0005265650.tif 000005
【図４】
0005265650.tif 000006
【図５】
0005265650.tif 000007
【図６】
0005265650.tif 000008