(57)【特許請求の範囲】
【請求項１】
互いにスリットにより分離された複数の電源プレーンが形成された電源層と、前記電源層の一方の面に対向して、絶縁層を介して配置されたグラウンド層と、前記電源層の前記グラウンド層のある側とは反対側に絶縁層を介して前記スリット上を覆うように形成されたグラウンドプレーンと、前記グラウンド層と前記グラウンドプレーンとを接続する複数のビアと、を有するプリント配線基板において、前記ビアは、前記電源層の前記スリットに沿って前記スリットの両側を通って形成され、かつ、同一電源層を通るビア同士の間隔は対象周波数帯域の上限周波数に対応した実効波長の６分の１以下であることを特徴とするプリント配線基板。
【請求項２】
前記ビアは、前記スリットの中心を通る中心線に対し線対称に配置されていることを特徴とする請求項１に記載のプリント配線基板。
【請求項３】
前記スリットの両側のビアに加え、前記グラウンド層と前記グラウンドプレーンとを接続するビアが前記スリットの内部を通って形成されていることを特徴とする請求項１または２のいずれかに記載のプリント配線基板。
【請求項４】
前記スリットと同様のパターンのスリットが前記グラウンド層にも形成されていることを特徴とする請求項１から３のいずれかに記載のプリント配線基板。
【請求項５】
前記グラウンドプレーンは、前記スリットに沿って局在的に形成されていることを特徴とする請求項１から４のいずれかに記載のプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域でのプリント基板内部における特に電源層とグラウンド層に関連した電磁干渉抑制・低減を可能にするプリント配線基板に関するものである。
【背景技術】
【０００２】
近年、電子機器を構成するプリント配線基板において、より高周波化され高密度実装化される傾向にある。それに伴って、IC等に供給される電源の一部は低電圧化されるとともに、他のロジックとの整合性のために、複数電源が必要になっている。また、近年は無線回路を内蔵した装置も増加しており、デジタル回路とアナログ回路が混在したプリント基板が装置に使用され、そのようなプリント基板ではデジタル系とアナログ系の電源を分離することが一般的である。
【０００３】
電子機器に搭載されたプリント基板において、複数の電源系が存在する場合、従来、同一電源層に複数の電源プレーンを形成しそれらをスリットにより分離することが一般的であった（例えば、特許文献１参照）。従前の機器においては、現在の回路ほどの高周波化されておらず、比較的低周波領域では電源系をスリットなどで分離すればそれほど問題でなく、これまでそれほど大きな問題は見られなかった。しかし、近年、特にデジタル系回路において、より高周波化が進み、無線のアナログ系回路の動作周波数帯域でアナログ回路とデジタル回路間において大きな影響が出現しつつあり、機器内の電磁干渉として問題となっている。
【０００４】
プリント基板内のデジタル系回路を構成するLSIやICの電源スイッチングノイズ成分は動作周波数が増加するにつれ、高周波成分の強度が増加する。その強度が増加した周波数成分はデジタル回路の電源系に流れ込み、アナログ電源系へ直接伝播したり、プリント基板のデジタル電源層の端部から放射したノイズがアナログ系へ影響を及ぼす。
【特許文献１】特開平１１−２６１２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
通常、アナログ系回路とデジタル系回路の干渉抑制としては、アナログ回路部をメタルシールドカバー等で囲んでしまう方法が一般的である。基板のRF部から放射されるノイズは、メタルシールドカバー等で抑制・低減するのは可能である。しかし、基板内部におけるデジタル回路部とアナログ回路部の相互の電磁干渉によるノイズの影響は、表面実装のメタルシールドカバーでは抑制することは難しい。現状の基板の構成において、基板内部のデジタル電源系とアナログ電源系の分離は、電源あるいはグラウンドの分離を用いている。すなわち、アナログ電源系とデジタル電源系の電源層あるいはグラウンド層にスリットを入れて分離していることがほとんどである。また、異なる電源系間の干渉ノイズを抑制しながら接続する手法として、グラウンド層にも電源層と同様なスリットを形成し、グラウンド層間を接続するためにコンデンサやフェライトビーズのような部品を用いる場合もある。異なる電源系間を接続するために部品を用いる手法では、部品特性に依存し、一般的には高周波領域になるほど寄生の容量やインダクタンスが増加し、希望の特性を得られなくなる可能性が高くなる。
従来、よく用いられているスリットのみを用いた電源系分離の手法では、以下に示すように、アナログとデジタルの電源系間の高周波ノイズによる電磁干渉に対する抑制効果は限定的になるという問題点があった。電源層にスリットを設けて２つ以上の電源系が形成されたプリント基板においては、1GHz以下の周波数帯域では、スリット間隔を広げることによって、電源系同士の干渉を低減できるが、より高周波領域では、電源とグラウンド間に発生する共振現象やグラウンド層におけるコモンモード共振現象によって、電源系同士の電磁干渉が抑制できない帯域が生じ、その周波数帯域が無線機器の信号帯域にかかる場合には、電磁干渉ノイズの低減はできないという問題が生じる。
【０００６】
本発明者等による解析の結果、1GHz以上の高周波領域において、電源層に設けられた電源配線パターン間を分離するためのスリットの間隔を大きくすると、干渉度を抑制可能な複数の周波数領域とスリット間隔を変化させても干渉度に変化が無い複数の周波数領域が存在し、それらの周波数領域は主に基板のサイズ（正確には電源層とグラウンド層のサイズ）に依存することが判明した。スリット間隔の変化に対して、電磁干渉の度合いが変化しない周波数領域では、電源系同士の干渉により、電源系が合体したサイズでの共振現象が、高周波領域で生じやすくなることを示している。従って、基板のサイズあるいは電源系配線パターンのサイズによっては、特にマイクロ波やミリ波帯域といった高周波領域においては、必要な周波数帯域において電磁干渉が通常の手法では抑制ができないことになる。
【０００７】
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、複数種類の電源系が存在する場合やデジタル電源とアナログ電源が混在している場合のプリント基板において、電源層の同一層内にある複数の電源配線パターンとグラウンド層が存在する場合には、従来用いられている電源層間スリットによる分離の構造のみの場合に比べて、同一層内の複数電源配線パターン間の干渉ノイズに対する抑制効果が得られるようにすることである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明によれば、互いにスリットにより分離された複数の電源プレーンが形成された電源層と、前記電源層の一方の面に対向して、絶縁層を介して配置されたグラウンド層と、前記電源層の前記グラウンド層のある側とは反対側に絶縁層を介して前記スリット上を覆うように形成されたグラウンドプレーンと、前記グラウンド層と前記グラウンドプレーンとを接続する複数のビアと、を有するプリント配線基板において、前記ビアは、前記電源層の前記スリットに沿って前記スリットの両側を通って形成され、かつ、同一電源層を通るビア同士の間隔は対象周波数帯域の上限周波数に対応した実効波長の６分の１以下であることを特徴とするプリント配線基板、が提供される。
【発明の効果】
【００１０】
本発明に係わるプリント配線基板においては、グラウンド層に対向して、内層の同一層内にスリットにより分離されて２種類以上の電源プレーンを有し、その異なる電源プレーンを分割するスリットの四方は、グラウンド層と同電位の導電体により包囲されている。本発明の実施の形態によれば、前記スリットの上方にはスリットを覆うようにグラウンドプレーンが形成され、グラウンド層とグラウンドプレーンとは、スリットに沿って形成されたビアによって接続されている。この構成によれば、ある波長以上の電磁波（たとえば共振ノイズ）が電源プレーン間相互に伝播することを抑制することが可能になる。従って、複数の電源種類からなる電源−グラウンド層間の共振ノイズが他方に影響すること、すなわち他の電源系との干渉度を抑制する場合に大きな効果が得られ、高周波領域での異なる電源プレーン間を分離するために設けられたスリットのみが形成された構造に比べて、より大きい電源系間干渉抑制が可能となるプリント配線基板を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明のプリント配線基板に係る実施の形態について図を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るプリント配線基板における電源系の構造を分解して示す斜視図である。但し、図１において、ビア９は実際には図示された部位には存在はしておらず、単に投影されたビアの存在位置を示しているに過ぎない。図２（ａ）、（ｂ）は、それぞれ図１のプリント配線基板における同一層内の異なる電源配線パターンを分離するために設けられたスリットの近傍におけるプリント配線基板の上面図（第３絶縁層７を透視して示す。この点は他の上面図においても同様である。）と断面図である。図３は、従来の複数の電源系（図では２種類の電源系が存在する場合を想定）を有するプリント配線基板における電源系（電源層とグラウンド層）のみを記載した斜視図である。
【００１２】
図１〜図３において、１は第１絶縁層、２はグラウンド層、３は第２絶縁層、４は第１電源プレーン、５は第２電源プレーン、６は、第１電源プレーン４と第２電源プレーン５とを分離するスリット、７は第３絶縁層、８は、スリット６上にあってスリット６を完全に覆うように形成されたグラウンドプレーン、９は、スリット６の両側にスリット６に沿って形成された、グラウンド層２とグラウンドプレーン８とを接続するビアである。図３に示すように、従来の電源系において、異なる電源系を分離するために電源プレーン４、５間にスリット６のみが設けられている。一方、図１、図２に示した本実施の形態のプリント配線基板では、電源層のグラウンド層２とは反対側に、電源層のスリット６を完全に覆うようにグランドプレーン８が設けられ、グラウンド層２とグランドプレーン８とを接続するビア９が、スリット６の両側に一定間隔で配置されている。隣接するビア間の最大間隔は、使用する周波数帯に対応した基板内での実効波長の少なくとも６分の１以下にすることが、より高い干渉度の抑制効果を得るために必要である。
本実施の形態において、ビア９は、スリット６を挟んで同じように形成されている。すなわち、ビア９は、スリット６の中心を通る中心線に対し線対称に配置されている。
図１、図２において、信号配線の図示は省略されているが、信号配線は、第１絶縁層１の裏面側、および、第３絶縁層７の表面側のグラウンドプレーン８の形成されていない領域に形成されている。他の実施の形態においても同様である。
【００１３】
本発明のプリント配線基板について、その効果を確かめるために、３次元電磁界解析を行なった結果を以下に示す。図４は、従来の手法で電源系を分離するために設けられたスリット間隔を0.2mmとした場合において、異なる電源系間の干渉度を評価するために解析により求めたＳパラメータのＳ２１振幅の計算結果である。図４において、干渉度を問題にする場合には、Ｓ２１振幅のピーク値が重要となるので、Ｓ２１振幅におけるピーク値で干渉度を評価することにした。
【００１４】
図５は、複数の電源系が存在する場合に電源系間を分離するために従来用いられている電源配線パターン間に形成されるスリットのみが存在する場合のモデルにおいて、そのスリット間隔を0.2mm、0.5mmと1.0mmとしたとき、一方の電源系と他方の電源系への干渉度（ここでは電源系間のＳパラメータの透過特性）に関して、ピークとなっている各周波数での値を図示したものである。図５からスリット間隔を変化させたときに、1GHz以下の領域や一部（たとえば1.5GHz付近）の周波数では、スリット間隔が大きいほど、干渉度が低減される傾向を示している。一方、他の周波数領域（たとえば1GHz付近、2.5GHz付近や3-4GHz領域）では、スリットの幅を変化させても、干渉度の変化が極めて小さいことが分かる。従って、従来の方法を利用した場合には、基板サイズや電源系のサイズによっては電磁干渉が問題となる領域に対して、比較的大きな干渉が生じる可能性が高くなる。
【００１５】
図６は、図１、図２に示した本発明の第１の実施の形態に係る構造において、隣接ビアの最大間隔を変化させたときの２つの電源系間に対する干渉度の解析結果を示した図である。隣接ビアの最大間隔が広い場合は、周波数領域を固定すればスリットのみの場合と比べて干渉度を抑制できる場合もあるが、逆に増加する周波数領域も存在しており、5GHz以下の全周波数領域に対しての干渉度の最大となるピーク値はほとんど変化が無い結果となっている。一方、ビア間隔を狭くした場には、図中の周波数領域において、約5GHz以下の全領域で干渉度がスリットのみの場合に比べて低減されていることに加え、最大ピーク値も抑制できていることが分かる。更なる解析の結果、隣接ビアの最大間隔を低減したい周波数範囲の上限に対する基板内における実効波長に対して、ほぼ６分の１以下にすれば、その周波数範囲において干渉度に対する抑制効果が期待できることが分かった。
【００１６】
［第２の実施の形態］
図７（ａ）、（ｂ）は、本発明の第２の実施の形態に係るプリント配線基板の、異なる電源プレーンを分離するために設けられているスリット部付近を示す上面図と断面図である。本実施の形態に係るプリント配線基板の構成は、基本的には第１の実施の形態のそれと同様で、異なる点はビアが追加配置されていることである。すなわち、本実施の形態に係るプリント配線基板においては、グラウンド層２とグラウンドプレーン８とを接続するビア９は、スリット６の両側に配置されたものに加え、スリット内部にも配置されている。
【００１７】
第２の実施の形態を示した図７の構造を有するプリント配線基板に対して、その効果を確認するため３次元電磁界解析を行なった結果を以下に示す。プリント配線基板の構造としては、図２に示した第１の実施の形態と同様であって、電源層を中心としてグラウンド層とは反対側に配置された配線パターンとグラウンド層とを接続するビアの配置だけが異なり、この場合には一例として電源層のスリット中心に複数のビアを設けた構造となっている。図７に示したプリント配線基板の同一層内の２種類の電源層とグラウンド層を含めた電源系間の干渉度を計算したところ、図８に示す結果が得られた。図８には電源層に形成されたスリット中心のみにビアを設けた構造のモデルを用いた計算結果も示しているが、その場合には干渉度の抑制効果が不十分であった。一方、図８に示すように、第１の実施の形態の構成に加えて、ビア９をスリット６の内部（計算ではスリット中心）に追加することによって、更なる干渉度の抑制効果が得られることが分かる。このように、図７の構造を用いれば、第１の実施の形態とほぼ同じ周波数範囲で、干渉度の低減効果が期待できることが分かった。
【００１８】
［第３の実施の形態］
図９（ａ）、（ｂ）は、本発明の第３の実施の形態に係るプリント配線基板の、異なる電源プレーンを分離するために設けられているスリット部付近を示す上面図と断面図である。本実施の形態に係るプリント配線基板は、図２に示す第１実施の形態と同様の構造で、異なる点は、本実施の形態においてはグラウンド層２にスリット２ａが設けられていることである。すなわち、本実施の形態に係るプリント配線基板では、電源層に形成されたスリット６と投影的に見て同じ位置に同じ幅のスリット２ａが電源層２に形成されており、それ以外は、第１の実施の形態と同様である。
【００１９】
第３の実施の形態を示した図９の構造を有するプリント配線基板に対して、その効果を確認するため３次元電磁界解析を行なった結果を以下に示す。プリント配線基板の構造としては、図２に示す第１の実施の形態と同様であるが、電源層と同じようにグラウンド層にもスリットが形成された構造のモデルについて解析した。図９に示した、同一層内に形成された２種類の電源層とグラウンド層を含めた電源系間の干渉度を計算したところ、図１０に示すように、干渉度の抑制効果が第１、第２の実施の形態と同様に得られ、第３の実施の形態である図９の構造でも、同様の周波数範囲で、干渉度の低減効果が期待できることが分かった。
【００２０】
なお、電源層を中心としてグラウンド層とは反対側に電源層に対して第３の絶縁層７を隔てて配置されたグラウンドプレーン８の幅を電源プレーン間のスリットの両側に同様に配置された複数のビア位置よりも十分大きな寸法にした場合の３次元電磁界解析も行なったが、その場合には干渉度が第１、第２の実施の形態に示した構造の配線パターン幅の場合に比べて、干渉度に対する抑制効果が悪化する周波数領域存在することが分かった。従って、より干渉度の抑制効果を有効にするためには、電源層をグラウンド層とで挟む位置に形成されるグラウンドプレートの幅がすべてビアの位置を覆う程度の大きさにすることが望ましい。
【００２１】
［第４の実施の形態］
図１１（ａ）、（ｂ）は、本発明の第４の実施の形態に係るプリント配線基板の、異なる電源プレーンを分離するために設けられているスリット部付近を示す上面図と断面図である。本実施の形態に係るプリント配線基板の、第１の実施の形態のそれと異なる点は、ビアの平面形状であって、それ以外は変わるところはない。図２に示される第１の実施の形態では、ビア９は円柱状の形状をしていたが、本実施の形態のプリント配線基板では、ビアは、平面形状が細長い形状の長方形ビア１０になされている。
図１１に示す第４の実施の形態の構造を有するプリント配線基板に対して３次元電磁界解析を行なったところ、第１の実施の形態のビア間隔を狭くした場合と同様の効果が得られることが分かった。
なお、図１１に示される第４の実施の形態は、第１の実施の形態に対して変更を加えたものであったが、第２、第３の実施の形態のビアについて、同様の変更を加えてもよい。更に、ビアの平面形状は、長方形に代え、楕円形状や長方形の四隅を丸めた形状などであってもよい。
【００２２】
［第５、第６の実施の形態］
図１２は、本発明の第５の実施の形態に係るプリント配線基板の、異なる電源プレーンを分離するために設けられているスリット部付近を示す上面図とその部分拡大図である。また、図１３は、本発明の第６の実施の形態に係るプリント配線基板の、異なる電源プレーンを分離するために設けられているスリット部付近を示す上面図である。第４の実施の形態までは、プリント配線基板内の電源層内の異なる電源プレーン間を分離するために設けられるスリットが基板を横切る構造のみを示してきたが、基板の一部の領域を別電源層にする際に、スリットが基板を直線的に横切らないことは、実際上多く見られる。
図１２に示す第５の実施の形態に係るプリント配線基板では、Ｌ字状に形成されたスリット６によって、第１電源プレーン４と第２電源プレーン５とが分離されている。そして、電源層上には絶縁層を介してＬ字状のグラウンドプレーン８がスリット６を完全に覆うように形成されおり、グラウンドプレーン８とグラウンド層を接続するビア９は、Ｌ字状のスリット６の両側に形成されている。また、図１３に示す第６の実施の形態に係るプリント配線基板では、Ｔ字状に形成されたスリット６によって、第１電源プレーン４と第２電源プレーン５と第３電源プレーン１１が分離されている。そして、電源層上には絶縁層を介してＴ字状のグラウンドプレーン８がＴ字状のスリット６を完全に覆うように形成されおり、グラウンドプレーン８とグラウンド層を接続するビア９は、Ｔ字状のスリット６の両側に形成されている。
【００２３】
なお、上記実施の形態においては、本発明の形態としてプリント配線基板に関する例を示したが、同様の構造はＳＩＰ（System in Package）やＳＯＰ（System on Package）といった半導体パッケージ内の配線構造やＳＯＣ（System on Chip）等のチップレベルの配線構造においても適用可能で、有効であることはいうまでもない。
また、上記実施の形態においては、グラウンド層と電源層の対が一対で、４層程度の多層配線基板について説明したが、本発明は、グラウンド層と電源層の対が複数存在し数十層の多層配線基板にも適用が可能なものである。その場合に、一対のグラウンド層と電源層の対についてのみ本発明を適用することもでき、また複数対のグラウンド層と電源層について本発明を適用することもできる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態に係るプリント配線基板の構成を示す概略斜視図。
【図２】本発明の第１の実施の形態に係るプリント配線基板の構成を示す概略上面図と断面図。
【図３】従来用いられている複数の電源系を分離するためのプリント回路基板の構成を示す概略斜視図。
【図４】従来用いられている複数の電源系を分離するためのプリント回路基板の構成での２つの電源系間の電磁干渉度の計算結果を示す図。
【図５】従来用いられている複数の電源系を分離するためのプリント回路基板の構成で、２つの電源系間のスリット間隔を変化させた場合の電磁干渉度の計算結果を示す図。
【図６】本発明の第１の実施の形態に係るプリント回路基板の構成での２つの電源系間の電磁干渉度を示す図。
【図７】本発明の第２の実施の形態に係るプリント配線基板のスリット部近傍における上面図と断面図。
【図８】本発明の第２の実施の形態に係るプリント回路基板の構成での２つの電源系間の電磁干渉度を示す図。
【図９】本発明の第３の実施の形態に係るプリント配線基板のスリット部近傍における上面図と断面図。
【図１０】本発明の第３の実施の形態に係るプリント回路基板の構成での２つの電源系間の電磁干渉度を示す図。
【図１１】本発明の第４の実施の形態に係るプリント配線基板のスリット部近傍における上面図と断面図。
【図１２】本発明の第５の実施の形態に係るプリント配線基板のスリット部近傍における上面図。
【図１３】本発明の第６の実施の形態に係るプリント配線基板のスリット部近傍における上面図。
【符号の説明】
【００２５】
１  第１絶縁層
２  グラウンド層
２ａ  スリット
３  第２絶縁層
４  第１電源プレーン
５  第２電源プレーン
６  スリット
７  第３絶縁層
８  グラウンドプレーン
９  ビア
１０  長方形ビア
１１  第３電源プレーン
【図１】
0005353042.tif 000002
【図２】
0005353042.tif 000003
【図３】
0005353042.tif 000004
【図４】
0005353042.tif 000005
【図５】
0005353042.tif 000006
【図６】
0005353042.tif 000007
【図７】
0005353042.tif 000008
【図８】
0005353042.tif 000009
【図９】
0005353042.tif 000010
【図１０】
0005353042.tif 000011
【図１１】
0005353042.tif 000012
【図１２】
0005353042.tif 000013
【図１３】
0005353042.tif 000014