(57)【特許請求の範囲】
【請求項１】
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有することを特徴とする帯電量評価素子。
【請求項２】
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有する
複数の単位素子と、
導体による外部との接続電極となる接続パッドと、
前記単位素子の前記基板と導通する前記電極パッド間と前記接続パッドとを接続する導
体パターンと、
前記単位素子の他の前記電極パッド間と前記接続パッドとを接続する導体パターンと
により構成されることを特徴とする帯電量評価素子。
【請求項３】
請求項１に記載の帯電量評価素子と、請求項２に記載の帯電量評価素子との両
方を基板上に有する
ことを特徴とする帯電量評価素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因である帯電の発生を検出するための帯電量評価素子の構造に関するものである。
【背景技術】
【０００２】
磁気ヘッドの小型化、高密度化が進むにつれ、静電気や電気的ストレスによる損傷が多発するようになっている。磁気ディスクヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッド素子そのものが損傷を受ける。このことが磁気ヘッドの小型化に伴って歩留まり低下の主要因の一つとなっている。これを防止するために、組み立て工程では、帯電防止措置として帯電プレートモニターや表面電位計による評価が行われる。
【０００３】
磁気ディスクの磁気ヘッド素子は、基板上に導電膜や絶縁膜、MR膜を始めとする磁性膜などを積層した断面構造を持っている。
【０００４】
磁気ヘッド素子の製造工程では、各種の絶縁膜やシールド膜、磁性膜などを、スパッタ法などを用いて成膜する工程、フォトリソグラフィによるパターニング工程、イオンミリングやドライエッチングによるエッチング工程を何度も繰り返す。
【０００５】
これらの過程、例えばイオンミリングによるエッチング工程において、過剰な静電気が発生することにより導電性の電極部分にイオンや電子が流入し、素子を破壊する原因となっている。
【０００６】
静電気の影響について同様に問題となっている半導体分野では、半導体集積回路のボンディングパッドに近接して導電材料のヒューズ部を設け、ボンディングパッドに静電気が印加されたときに誘導された電荷がヒューズ部を流れてヒューズが破損することによって、静電気の印加履歴を記録する方法が提案されている。
【特許文献１】特開昭６４−１２５６５号公報  組み立て工程以前の、磁気ヘッド素子の製造工程（イオンエッチングプロセス）における損傷の問題については、プローブを用いたプロセス装置内の帯電量評価を行なう方法がある。
【０００７】
図１０はこの方法の説明図であって、一般的なラングミュアプローブによるプロセス装置内の電流値を測定する手法である。チャンバ２００内のプラズマに対し電位エネルギを与えたプローブ２０１を直接挿入し、電子２０２やイオン２０３の衝突による電流値からプラズマ中の電子やイオンの密度や温度の情報を得る。従って、この方法は、直接イオンによる過剰静電気の発生を検出するものではない。実際の損傷程度を検出・判定できるものではないので、有効な対策ではなかった。
【非特許文献１】ラングミュアプローブ      http://www.kobelco.co.jp/p109/cvd/l2p.htm
【発明の開示】
【発明が解決しようとする課題】
【０００８】
静電気の発生は特定の工程でのみ発生するものではなく、上記の対策では、磁気ヘッド素子の製造プロセス（洗浄工程などを含む）の過程全体にわたる帯電・損傷の評価ができないということや、正確な評価が不可能であるという問題があった。
【０００９】
磁気ヘッド素子の不良モードには、大別して、素子に過大電流が流れて焼損するモード（電流モード）と、上下シールドと素子間に電位差が生じその絶縁破壊によって素子が損傷するモード（電圧モード）の２つのモードがあることがわかっているが、従来の半導体製造装置用の評価素子では感度不足（電位差が５V以上を対象とする）であることや、磁気ヘッド素子に特有の不良モードを検出できない問題があった。特に、磁気ヘッド素子で問題となる不良は、５V以下の非常に小さな電位差で発生し、その検出が困難になっているのが現状である。
【００１０】
従来の半導体分野で使われている方法は、構造上、検出感度が少なくとも電位差１０V以上であり、磁気ディスクヘッド製造工程で問題となっている５V以下、特に１〜３V程度で発生する不良検出には適用できないことが分かっている。
【００１１】
このように、５V以下の電気的ストレスを検出できる高感度で、かつ、プロセス装置内で発生する帯電量を直接検出できるか、磁気ヘッド素子が形成されるウエハが受ける損傷を直接的に検出することが可能な、帯電量評価手法が求められる。
【００１２】
本発明は、製造工程内の磁気ヘッド素子に損傷を与える静電気や電気的ストレスを検出することを目的とする。
【課題を解決するための手段】
【００１３】
１  表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、導体による２つの電極パッドと、電極パッドの片方と基板とを導通させる構造と、電極パッド間を接続するヒューズ配線とを形成し、帯電量評価素子とする。（図１参照）
２  前記の構成において、２つの電極パッド間に、ヒューズ配線とは別の電気配線を構成し、（すなわち同様の配線を２組構成し、）片方の配線（ヒューズ配線）のみを覆う保護レジストを形成する。（図３参照）
３  表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、電極パッドの片方と基板とを導通させる構造と、電極パッド間を接続するヒューズ配線と、ヒューズ配線を覆う保護レジストとによる単位素子を複数設ける。更に、導体による外部との接続電極となる接続パッドと、単位素子の基板と導通する電極パッド間と接続パッドとを接続する導体パターンと、単位素子の他の電極パッド間と接続パッドとを接続する導体パターンとを設けることにより帯電量評価素子として構成する。（図４参照）
以上の構成は電流モードによる損傷を検出するための構成（電流型）である。ヒューズ両端の電極パッドに流入するイオンや電子により、電極パッド間に電位差が発生し、ヒューズを電流が流れる。このとき発生する熱によって起こるヒューズの抵抗変化を測定することにより、ＭＲヘッドのピン反転不良モードのＥＳＤ現象の発生の可能性を検出する。
１の構成は、その基本構成である。２および３の構成は、エッチング過程で保護レジストのない配線が切断されたとき、ヒューズ配線に不安定な電流が流れることによるヒューズの抵抗変化を検出する。
４  表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、導体による２つの電極パッドを設ける。電極パッドの片方と基板とを導通させる構造とし、電極パッドの間にギャップ構造を設ける。
５  さらに、両電極パッドのギャップ構造の下に、その下にある基板の絶縁膜より表面抵抗の低い材料による高抵抗膜を配置する。材料としては半導体などが考えられる。（図２参照）
以上、４と５の構成は、電圧モードによる損傷を検出するための構成（電圧型）である。
電気的に浮いた電極に電荷が蓄積され間隙部の絶縁が破壊されることによる、磁気ヘッド素子の絶縁破壊モードのＥＳＤ現象を検出することを狙いとする。５の構成は、両電極パッド間の間隙に表面抵抗の低い膜を配置することにより、電位差が低くても対応できるようにした、感度を高くする構成である。
６  請求項１または請求項２記載の帯電量評価素子（電流型）と、請求項３に記載の帯電量評価素子（電圧型）との両方を基板上に設ければ両方の破壊モードを検出できる。
７  以上の帯電量評価素子を基板上に寸法・形状を変えて複数形成すれば（図５参照）、帯電量（損傷程度）を定量的に判定できる。
８  これらの帯電量評価素子を、磁気ディスクヘッド用ウエハと同サイズのウエハ上に形成（図６参照）すれば、プロセス装置におけるイオン濃度の分布や強度の調整に利用できる。また、適宜、磁気ディスクヘッド用ウエハに混在させることにより、磁気ヘッド素子製造過程のどこで異常が発生するかを、また、プロセス装置等の時間的変動を検出できる。
９  磁気ヘッド素子を形成する過程の初期段階に、磁気ヘッド素子の形成と並行して（あるいはその前に）、磁気ディスクヘッド用ウエハ内の一部に帯電量評価素子を形成する（図７参照）ならば、直接的に磁気ヘッド素子の製造過程における帯電量、ひいては損傷程度を検出できる。
【発明の効果】
【００１４】
本発明は、実際の磁気ヘッド素子の製造時に起きている現象を捉えることにより、ウエハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、磁気ヘッド素子を高歩留まりで生産するための指針を得ることができる。すなわち、磁気ヘッド素子製造工程において、磁気ヘッド素子に特有の二つの破壊モード（電流モードと電圧モード）を正確に捉えることができる。そのためプロセス条件のフィードバックを短期間で行うことができる。その結果、歩留まりを高め、大幅なコスト削減が可能となる。
【００１５】
平面素子として構成できるため製造が容易である。また、磁気ヘッド素子製造プロセスとの互換性があることから、磁気ヘッド素子のウエハ内に帯電評価素子を作りこむことが可能である。すなわち、磁気ヘッド素子の製造時に直接的に静電気損傷を評価することが可能となる。
【００１６】
さらに、帯電量評価素子が表面に露出しているため、損傷が大きい場合は、静電気損傷による素子の変化を光学顕微鏡で観察可能であり、評価工数の削減、短縮が可能となる。
【発明を実施するための最良の形態】
【００１７】
【実施例１】
【００１８】
帯電量評価素子の構造例１
ヒューズタイプ（電流型）の構造例を図１により説明する。
【００１９】
図１に示すように、左右に二つの電極パッド３１，３２が形成されており、それを接続するようにヒューズ形状の電気配線４１が形成されている。電極パッドの一方３２はSiO2絶縁膜２に開けたコンタクトホール５を介してシリコン基板１と電気的に導通され、もう一方の電極パッド３１はSiO2絶縁膜２によりシリコン基板１とは電気的に絶縁されている。例えば、ヒューズ配線材としてはAlを用い、二つの電極パッド３１，３２は200-300μm、300-800μm程度の大きさとし、材料はAuを使用すればよい。これらは磁気ヘッド素子の形成プロセスで普通に使われる材料である。同様に基板１は磁気ヘッド素子用の導体を用いてもよい。電極パッドにはCuやAlを用いてもよい。
【００２０】
以下に、電流型の帯電量評価素子における動作について説明する。
【００２１】
この帯電量評価素子をプラズマ装置などのプロセスチャンバー内に導入すると、二つの電極パッド３１，３２に電子やイオンが流入する。基板１と電気的に導通されている図中左側の電極パッド３２に流入した電子やイオンはコンタクトホール５を介して基板１に流れ込む。また、基板１とは電気的に絶縁されている右側の電極パッド３１に流入した電子やイオンはヒューズ状の電気配線４１を通して左側の電極パッド３２に流入し、さらにコンタクトホール５を介して基板１に流れ込む。このときの電流量に応じて、ヒューズ状の電気配線４１の抵抗が変化する。これは発熱により形状や膜質が変わるためである。さらに、過大電流が流れた時にはヒューズ状の電気配線４１が切断される。
【００２２】
プローブにより、電極パッド３１，３２を介して、ヒューズ状の電気配線４１の抵抗値（変化）を測定することにより、流入した電子やイオンの量を観測・判定することができる。
【００２３】
ヒューズ状電気配線４１の長さや幅、厚さ、材料などを調整することで所望の感度に設定することが可能である。また、左右の電極パッド形状や寸法、面積比を調整することで、同じく感度の調整が可能となる。
【００２４】
以下に、本構造の作製手順について説明する。
【００２５】
1)SiO2絶縁膜付きシリコン基板を用意する
2)コンタクトホールパターンを形成し、フッ酸で開口を形成する
3)ヒューズ材料としてAl膜を蒸着法、スパッタ法などにより300Å程度成膜する
4)レジストを用いてヒューズパターンを形成し、塩素系ガスを用いたドライエッチングにてヒューズ形状を形成する
5)電極パッドリフトオフ用のレジストパターンを形成する
6)電極パッド材料としてAu膜を3000Å程度、その下地材料としてTi膜を100Å程度、蒸着法、スパッタ法などにより成膜する
7)リフトオフ用レジストを除去し、素子が完成する
8)必要に応じて裏面の導通処理やヒューズ上や片側電極パッド上への保護レジスト形成を行う。
【００２６】
このようにして、図１に示す構造の帯電量評価素子が完成する。
【実施例２】
【００２７】
帯電量評価素子の構造例２
ギャップタイプ（電圧型）の構造例を図２により説明する。
【００２８】
図２に示すように、左右に二つの電極パッド３１，３２が形成されており、そのパッド間距離が数μmとなるようにAlによるギャップ構造３３が形成されている。また、ギャップ構造３３の下には高抵抗Si膜６が形成されている。二つの電極パッド３１，３２はAu/Tiで出来ており、電極パッドの一方３２はコンタクトホール５によりシリコン基板１と電気的に導通され、もう一方の電極パッド３１はSiO2絶縁膜２を介してシリコン基板１とは電気的に絶縁されている。
【００２９】
続いて、ギャップタイプの帯電量評価素子における動作について説明する。
【００３０】
この帯電量評価素子をプロセスチャンバー内に導入すると、二つの電極パッド３１，３２に電子やイオンが流入する。基板１と電気的に導通されている左側の電極パッド３２に流入した電子やイオンはコンタクトホール５を介して基板に流れ込み、さらにはそれがアースを介してグラウンド電位に流れ込むため、電位はほぼ０Ｖとなる。また、基板１とは電気的に絶縁されている右側の電極パッド３１に流入した電子やイオンは次第に蓄積され、ある電位を持つようになる。このため、左側の電極パッド３２と右側の電極パッド３１間には電位差が発生することになる。この時、高抵抗Si膜６上に形成されている微少なギャップ３３間の表面抵抗を通して電流が流れてギャップ間の抵抗すなわち両電極パッド間の抵抗が変化する。流入した電子やイオンの量が多ければ、ついには導通状態となる。この抵抗変化を測定すれば、プロセスチャンバー内で発生した電位を観測することができる。ギャップ構造部分の間隔、形状や高抵抗Si領域の材料、抵抗率などを調整することで所望の感度に設定が可能である。また、左右の電極パッド３１，３２の形状や寸法、大きさの比を調整することで、同じく感度の調整が可能となる。
【００３１】
本構造の作製手順について説明する。
【００３２】
1)SiO2付きシリコン基板を用意する
2)高抵抗Si層をCVD法などにより2000Å程度成膜する。
【００３３】
3)レジストを用いて高抵抗Siパターンを形成し、硝酸系エッチャントを用いたウェットエッチングにて高抵抗Siパターン形状を形成する。
【００３４】
4)コンタクトホールパターンを形成し、フッ酸で開口を形成する。
【００３５】
5)電極パッド材料としてAu膜を3000Å程度、その下地材料としてTi膜を100Å程度、蒸着法、スパッタ法などにより成膜する。
【００３６】
6)レジストを用いて電極パッドパターンを形成し、王水、フッ硝酸を用いたウェットエッチングにて電極パッドパターン形状を形成する。
【００３７】
7)ギャップ構造を、Alを材料として蒸着法、スパッタ法などにより300Å程度の膜を成膜する。
【００３８】
8)レジストを用いてギャップパターン形状を形成し、塩素系ガスを用いたドライエッチングにてギャップ構造形状を形成する。
【００３９】
9)必要に応じて裏面の導通処理やギャップ上や片側電極パッド上への保護レジスト形成を行う
このようにして、図２に示す構造の帯電量評価素子が完成する。
【実施例３】
【００４０】
帯電量評価素子の構造例３
ヒューズタイプの帯電量評価素子において、ヒューズ状配線の他に左右の電極パッド間に導通配線を持つ場合の構造例を説明する。
【００４１】
図３に示すように、左右に二つの電極パッドが形成され、それを接続するようにAl製のヒューズ状の電気配線４１が形成されているところまでは実施例１(図１)と同様の構造である。これに加えて、左右の電極を接続する導通パターン(電気配線2)４２が形成されることが特徴であり、この導通パターンもAlでよい。抵抗変化を検出するためのヒューズ状配線パターン(電気配線１)部にはレジストによる保護膜７が形成され、もう一方の導通パターン(電気配線２)４２は露出したままになっている。
【００４２】
この形状の帯電量評価素子をエッチング系のプロセス装置のプロセスチャンバー内に導入する。各材料のエッチングが進行すると電気配線２が切断される。この瞬間に不安定な電荷移動が発生することが経験上知られており、本評価素子では、この時の挙動を検出することができる。
【実施例４】
【００４３】
帯電量評価素子の構造例４
ヒューズタイプの帯電量評価素子において、複数の電極パッドが互いに接続され、これらがウエハ外部と電気的に導通するような配線パターン形状を持つ場合の構造例を説明する。
【００４４】
図４に示すように、左右に二つの電極パッドが形成され、それを接続するようにAl製のヒューズが形成されているところまでは実施例１（図１）と同様の構造である。この構造が複数あり、これに加えて、各左右それぞれの電極パッド同士を接続する導通パターン９１，９２が形成され、外部との電気的導通をとるための外部接続用パッド８まで導通パターンが接続されていることが特徴であり、この導通パターンもAlで作製されている。
【００４５】
この形状の帯電量評価素子をプロセスチャンバー内に導入すると、外部接続用パッド８がプロセス装置内でアース電位の抑え治具と接触し、グラウンド電位に落ちることになる。エッチング系のプロセス装置では各材料のエッチングが進行すると導通パターンが切断される。この瞬間に不安定な電荷移動が発生する。本評価素子では、この時の挙動を検出することができる。
【実施例５】
【００４６】
帯電量評価素子の構造例５
図５は、実施例１及び実施例２で示した、ヒューズ型（電流型）評価素子とギャップ型（電圧型）評価素子とを同一基板上に形成し、電流モード、電圧モードの二つの不良モードを同一基板で捉えることが出来るようにしたレイアウトの例である。(a)〜(e)はヒューズ型素子、(f)〜(j)はギャップ型素子を示している。
【００４７】
ここで、ヒューズ型素子のうち(a)〜(c)は、左右の電極パッドの大きさの比（アンテナ比）をそれぞれ1:4、1:2、1:1と変更し感度を変化させている。同様にギャップ型素子のうち(f)〜(h)も、アンテナ比を変更して感度を変更させている例である。また、ヒューズ型素子のうち(c)〜(e)は、ヒューズ幅をそれぞれ0.8μm、1.0μm、0.6μmと変更し、感度を変化させており、同様にギャップ型素子のうち(h)〜(j)は、ギャップ間隔をそれぞれ1.5μm、2.0μm、1.0μmと変更し、感度を変化させている。
【００４８】
このように、素子寸法や形状、材質をそれぞれ変化させることで感度調節が可能となり、基板に与える損傷の大きさの測定が可能となる。
【実施例６】
【００４９】
帯電量評価素子の構造例７
構造例５に示したものを１組とし、図６に示すようにウエハW上に配置することで、ウエハ面内での不良発生分布を観測することが可能となる。このような評価用ウエハを磁気ヘッド素子を形成するためのウエハに適宜混在させることにより磁気ヘッド素子の製造プロセス全体の時間的変化を調べることができる。
【００５０】
以上の例はウエハ単位でプロセスの状況を調べるための素子構成を示した。従って、基板はシリコンを用いる例を示したが、これに限られるものではない。磁気ヘッド用のウエハ、すなわち導体基板であってもよい。
【実施例７】
【００５１】
帯電量評価素子の構造例７
図７は、実施例５で示した１組の素子を、磁気ヘッド素子形成用ウエハW上に形成した例である。
【００５２】
磁気ヘッド素子は一定数ごとにまとめられローバーＲと呼ばれる。磁気ヘッド素子が並ぶローバーＲ内に本発明の帯電量評価素子が組み込まれており、ローバーＲはウエハ上に多数形成されている。これにより、磁気ヘッド素子がプロセス中に受けるダメージの評価がローバー単位で可能となる。
【００５３】
以上のいずれの実施例の評価素子の場合にも、作製手順、材料や形状、寸法などはここで示した例に限定されるものではないことは言うまでも無い。
・抵抗変化のデータ
ヒューズタイプの検出感度測定結果の一例を図８に示す。電極パッド間に1V, 50nsパルスを印加したとき破壊が確認されており、ESD検出に十分な感度を持っていることが確認できている。
【００５４】
図９にヒューズタイプの帯電量評価素子を装置に投入した場合の抵抗値変化の例を示す
。いずれのグラフも、横軸が装置投入前の抵抗値、縦軸が装置投入後の抵抗値を示している。(a)は、プロセス装置内での異常帯電が見られず、素子の抵抗に変化が見られなかった例である。装置投入前後で抵抗値に違いがないため、グラフは直線を示す。一方、(b)はプロセス装置内で異常帯電が見られたため、素子の抵抗に変化が見られた例である。装置投入前に比べて投入後では抵抗値が大きくなっており、抵抗値が最大値を示しているものは、ヒューズが完全に切断されてしまった例を示している。このように、抵抗値が電流により変化する他、最終的には溶断に到る場合など、素子設計寸法によってさまざまな現象を捉えることができる。
「以上の実施例１〜７を含む実施形態に関し、更に以下の付記を開示する。」
〔付記１〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有することを特徴とする帯電量評価素子。
〔付記２〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有する
複数の単位素子と、
導体による外部との接続電極となる接続パッドと、
前記単位素子の前記基板と導通する前記電極パッド間と前記接続パッドとを接続する導体パターンと、
前記単位素子の他の前記電極パッド間と前記接続パッドとを接続する導体パターンと
により構成されることを特徴とする帯電量評価素子。
〔付記３〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による２つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記両電極パッドの間のギャップ構造と、
前記ギャップ構造の下に、前記基板に前記絶縁膜より表面抵抗の低い材料による膜と
を有することを特徴とする帯電量評価素子。
〔付記４〕
付記１または２の記載の帯電量評価素子と、付記３に記載の帯電量評価素子との両方を基板上に有する
ことを特徴とする帯電量評価素子。
〔付記５〕
付記１ないし付記３に記載の帯電量評価素子が、基板上に寸法・形状を変えて複数形成されていることを特徴とする帯電量評価素子。
〔付記６〕
付記１ないし付記５に記載の帯電量評価素子が形成されているウエハ。
〔付記７〕
磁気ディスクヘッド用ウエハに、磁気ヘッド素子を形成する過程と並行して付記１ないし付記５に記載の帯電量評価素子を形成する
ことを特徴とする製造方法。
【図面の簡単な説明】
【００５５】
【図１】電流型帯電評価素子の構造例（実施例１）
【図２】電圧型帯電評価素子の構造例（実施例２）
【図３】電流型帯電評価素子の構造例（実施例３）
【図４】電流型帯電評価素子の構造例（実施例４）
【図５】帯電評価素子を多数形成した例（実施例５）
【図６】帯電評価素子を多数ウエハ上に形成した例（実施例６）
【図７】帯電評価素子を磁気ヘッドウエハ上に形成した例（実施例７）
【図８】電流型帯電評価素子の検出感度データ例
【図９】電流型帯電評価素子の抵抗変化データ例
【図１０】ラングミュアプローブによる電流モニタ例
【符号の説明】
【００５６】
１    基板
２    絶縁膜
３１、３２    電極パッド
３３    電極パッドの間隙構造
４、４１    ヒューズ配線
４２    電気配線
５    コンタクトホール
６    高抵抗膜
７    保護レジスト
８    外部接続パッド
９１，９２    導通パターン
Ｒ    ローバー
W    ウエハ
【図１】
0005140917.tif 000002
【図２】
0005140917.tif 000003
【図３】
0005140917.tif 000004
【図４】
0005140917.tif 000005
【図５】
0005140917.tif 000006
【図６】
0005140917.tif 000007
【図７】
0005140917.tif 000008
【図８】
0005140917.tif 000009
【図９】
0005140917.tif 000010
【図１０】
0005140917.tif 000011