(57)【特許請求の範囲】
【請求項１】
ｈｉｇｈ−ｋゲート誘電体を形成する方法であって、
半導体基板を準備する工程と、
該半導体基板を洗浄する工程であって、ＨＦ−ｌａｓｔ処理を含む工程と、
１０５０℃より高い温度で該半導体基板の熱処理を行う工程であって、所定の割合のＨ２が加えられた非酸化雰囲気中で行われ、非酸化雰囲気は不活性ガスを含み、該緒半導体基板上に薄い界面層を形成する工程と、
該薄い界面層の上に、ｈｉｇｈ−ｋ誘電体材料を原子層成長により堆積する工程とを含み、
該半導体基板と該ｈｉｇｈ−ｋ誘電体材料との間の該薄い界面層の膜厚は１０Åより小さい方法。
【請求項２】
Ｈ２ガスの割合は、体積パーセントで、１０％より少なく、好適には、１％と１０％の間に含まれる請求項１に記載の方法。
【請求項３】
Ｎ２は、非酸化雰囲気から排除される請求項１または２のいずれかに記載の方法。
【請求項４】
熱処理の期間は、２分より短い請求項１〜３のいずれかに記載の方法。
【請求項５】
熱処理の期間は、４０秒より短い請求項１〜４のいずれかに記載の方法。
【請求項６】
熱処理に続いて、薄い化学酸化物層が形成される請求項１〜５のいずれかに記載の方法。
【請求項７】
薄い化学酸化物層は、湿式Ｏ３／ＤＩＷ−ｌａｓｔ処理、またはＵＶ強化酸化物成長法により形成される請求項６に記載の方法。
【請求項８】
ｈｉｇｈ−ｋ誘電体材料は、ＳｉＯ２の誘電率より大きい誘電率ｋを有する誘電体材料である請求項１〜７のいずれかに記載の方法。
【請求項９】
ｈｉｇｈ−ｋ誘電体材料の成長に続いて、ポスト堆積アニールが行われる請求項１〜８のいずれかに記載の方法。
【請求項１０】
薄い界面層は、０．６ｎｍより薄い請求項１〜９のいずれかに記載の方法。
【請求項１１】
請求項１〜１０のいずれかの方法により得られたｈｉｇｈ−ｋゲート誘電体を含む半導体デバイス。
【請求項１２】
０．６ｎｍより薄い界面層を含む請求項１１に記載のｈｉｇｈ−ｋゲート誘電体を含む半導体デバイス。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、集積回路（ＩＣ）の製造の分野に関する。
【０００２】
より正確には、本発明は、ｈｉｇｈ−ｋ（高誘電率）誘電体材料を基板上に形成し、これにより、ｈｉｇｈ−ｋ誘電体材料を形成するための適当な界面を提供する方法に関する。
【０００３】
特に、本発明は、ゲート誘電体構造を形成する場合に、ｈｉｇｈ−ｋ誘電体材料を形成する方法に関する。
【発明の背景】
【０００４】
現在、より速く、消費電力の低い、半導体チップ上で高密度化されたデバイスを提供するために、半導体デバイスを小型化することが強く望まれている。
【０００５】
ＳｉＯ２は、最も使用される半導体デバイスのゲート誘電体材料である。しかしながら、ゲート誘電体のためのＳｉＯ２の膜厚を薄くすると、酸化プロセスが厳格に制限される。ウエハを横切るサブオングストロームの均一性や膜厚制御が、それらの誘電体材料を用いるために必要となる。
【０００６】
更に、誘電体層の膜厚が減少した場合、量子トンネル効果が大きくなる傾向にあり、ゲートとチャネルとの間に電流が流れるようになる。このトンネル電流は望まれない。
【０００７】
デバイスの小型化を含む最近の努力は、例えば小型化されたＳｉＯ２層より薄く形成でき、かつ同じ電界効果特性を有する代替えの誘電体材料に集中している。それらの材料は、しばしばｈｉｇｈ−ｋ材料と呼ばれる。なぜならば、それらの誘電率はＳｉＯ２の誘電率（ＳｉＯ２の誘電率は３．９）より高いからである。
【０００８】
そのようなｈｉｇｈ−ｋ材料の相対的な特性は、等価酸化膜厚（ＥＯＴ）として表される。なぜなら、代わりの材料層はより厚いが、同時にずっと薄いＳｉＯ２の層と等価な電気的効果を示すからである。
【０００９】
しかしながら、より高いｋ誘電体材料を用いる欠点は、低品質の界面となることである。より高いｋ誘電体材料がシリコン基板の上に直接形成された場合、この低品質の界面は、合成されたゲート電極の微細構造の電気的特性を低下させる。
【００１０】
それゆえに、従来の特許技術ＷＯ２００５／０１３３４９に記載されたように、ＳｉＯ２等のような誘電体材料は、半導体ウエハとｈｉｇｈ−ｋ誘電体材料との間のバッファ（または界面またはブリッジ）を提供し、ｈｉｇｈ−ｋ誘電体材料を使用した場合の電気的特性を改良する。
【００１１】
残念ながら、所望の均一性を有する（例えば、約１０オングストロームより薄い）極めて薄い界面層を形成することは、非常に困難であった。
【００１２】
均一性の欠如は、結果のデバイスの電気的特性を低下させる。
【００１３】
ｈｉｇｈ−ｋ誘電体材料を現状のＣＭＯＳプロセススキームに組み込むために、良好な品質（平坦で、滑らかで、均一）で、連続した界面酸化物成長を示す界面層は、半導体基板と堆積したｈｉｇｈ−ｋ材料との間で有益である。
【００１４】
ここでの１つの挑戦は、半導体ウエハ基板（特にシリコンウエハ基板）とｈｉｇｈ−ｋ誘電体材料との間の、この界面の品質を最適化することであり、この界面に、結果のトランジスタの特性や信頼性が依存する。
【発明の目的】
【００１５】
本発明の目的は、従来技術の欠点の無い、改良したおよび代替えの方法を提供することである。
【００１６】
本発明の目的は、高誘電率の誘電体材料（即ち、ｈｉｇｈ−材料）の堆積に適した均一で非常に薄い界面層の製造に特に適した方法を提供することである。
【００１７】
更に、本発明の目的は、半導体基板（またはウエハ）と誘電体層との間の界面、特にｈｉｇｈ−ｋ誘電体材料がその上に形成される界面を改良することである。
【本発明の主な特徴】
【００１８】
本発明は、ｈｉｇｈ−ｋ誘電体を形成するための方法であって、
半導体基板を準備する工程と、
基板を洗浄する工程と、
熱処理を行う工程と、
ゲート電極を形成するために、ｈｉｇｈ−ｋ誘電体材料を堆積する工程とを含み、
熱処理工程は非酸化雰囲気中で行われて、ｈｉｇｈ−ｋ誘電体材料と半導体基板との間に薄い界面層を形成することを特徴とする。
【００１９】
好適には、基板を洗浄する工程は、ＨＦ−ｌａｓｔ処理（ＩＭＥＣ−ｆｏｏｄ処理ともいう）を含む。
【００２０】
好適には、本発明の方法において、熱処理工程は７００℃より高い温度で行われる。好適には、熱処理工程は、１０００℃より高い温度で行われる。より好適には、熱処理工程は１０５０℃より高い温度で行われる。
【００２１】
好適には、本発明の方法では、非酸化雰囲気は、不活性ガスを含む。好適には、非酸化雰囲気は、Ｈｅおよび／またはＡｒを含む。
【００２２】
好適には、本発明の方法では、所定の割合のＨ２が、非酸化雰囲気に加えられる。
【００２３】
好適には、本発明の方法では、Ｈ２ガスの割合は、体積パーセントで、１０％より少ない。好適には、Ｈ２ガスの割合は、１％と１０％の間に含まれる。
【００２４】
好適には、Ｎ２は、非酸化雰囲気から排除される。
【００２５】
好適には、本発明の方法では、熱処理工程の期間は、２分より短い。好適には、熱処理工程の期間は、１分より短い。更に好適には、熱処理工程の期間は、４０秒より短い。
【００２６】
好適には、本発明の方法では、熱処理工程に続いて、薄い化学酸化物層を形成する工程が行われる。
【００２７】
好適には、薄い化学酸化物層は、湿式Ｏ３／ＤＩＷ−ｌａｓｔ処理（ＩＭＥＣ洗浄処理とも呼ばれる）、またはＵＶ強化酸化物成長法により形成される。
【００２８】
好適には、本発明では、ｈｉｇｈ−ｋ誘電体材料は、ＳｉＯ２の誘電率より大きい誘電率ｋを有する誘電体材料である。
【００２９】
好適には、ｈｉｇｈ−ｋ誘電体材料は、原子層成長（ＡＬＤ）により形成される。
【００３０】
好適には、本発明の方法では、ｈｉｇｈ−ｋ誘電体材料の成長工程に続いて、ポスト堆積アニールが行われる。
【００３１】
好適には、薄い界面層の膜厚は、０．６ｎｍより薄い。
【００３２】
本発明にかかる方法は、ｈｉｇｈ−ｋゲート誘電体を含む半導体デバイスの作製に使用される。
【００３３】
好適には、半導体デバイスは、０．６ｎｍより薄い界面層を含むｈｉｇｈ−ｋゲート誘電体を含む。
【００３４】
本発明は、不活性ガスを含む非酸化雰囲気での熱処理を含む本発明の方法を行うことで、薄い界面層（ＩＬ）を形成できるという驚くべき観察に基づく。
【００３５】
本発明で使用される「非酸化雰囲気」の用語は、酸素の無い雰囲気を意味する。雰囲気は好ましくは不活性ガスまたは混合雰囲気であり、選択的に他の付加物を含む。
【００３６】
特に、不活性ガスまたは混合雰囲気を含む、非酸化雰囲気にＨ２を加えると、薄い界面層の表面の平坦性が増加する。
【００３７】
本発明の方法では、基板が洗浄された後で、ｈｉｇｈ−ｋ誘電体材料の堆積前に、熱処理が行われる。
【００３８】
本発明で使用される「ｈｉｇｈ−ｋ誘電体」の用語は、（ＳｉＯ２の誘電率である）３．９より高い、特に８．０より高い（真空に比較した）誘電率ｋを有する誘電体材料を示す。
【００３９】
不活性ガスを含む非酸化雰囲気で熱処理を行うと、薄い界面層を形成できる。
【００４０】
界面層は、シリコン酸化物とサブオキサイド（ＳｉＯｘで０＜ｘ≦２）を含んでも良い。
【００４１】
本方法の独創性は、均一（平滑または平坦）な薄い（約１０オングストロームより薄い膜厚）界面層が、適当なリークを示し、電荷キャリアの移動度を増加して形成されることであり、一方、従来技術を用いると、（（平坦でない、または平滑でない、または均一でない）粗さで、連続しない界面酸化物成長を示す）低品質の界面層が形成され、高いリークと高い界面トラップ密度（Ｄｉｔ）を示し、低い性能の半導体デバイスとなる。
【００４２】
酸素を含む周辺雰囲気中に露出すると、ベアのＳｉ基板の上に自然酸化物が形成されることが知られている。
【００４３】
自然酸化層は、本質的にＳｉＯとＳｉＯ２の異種混合である。
【００４４】
自然酸化層の品質および膜厚は、基板表面を横切って一貫せず、例えば、それらのＳｉ基板上の自然酸化膜は、極めて薄いゲート酸化膜の正確な制御を妨げる。
【００４５】
それゆえに、汚染を避け、優れた電気的特性を得るために、とりわけ、基板は自然酸化膜が除去される。
【００４６】
通常、基板の洗浄は、ＨＦ−ｌａｓｔ疎水性処理を含み、酸素ラジカルがシリコンと結合するのを抑制する。
【００４７】
ＨＦ−ｌａｓｔ疎水性処理は、ＩＭＥＣ−ｆｏｏｂとも呼ばれ、オゾンと脱イオン水（Ｏ３／ＤＩＷ）を用いる酸化工程と、これに続く（ＨＦ／ＨＣｌを用いた）酸化物除去工程に基づく。最後に脱イオン水リンス（ＨＣｌ添加のＤＩＷ）を行い、続いてイソプロピールアルコールと窒素（ＩＰＡ／Ｎ２）を用いたマランゴーニ（Marangoni）乾燥が行われる。
【００４８】
ＨＦ−ｌａｓｔ（ＩＭＥＣ−ｆｏｏｂ）処理により、酸化物の無い表面が得られる。
【００４９】
しかし、ＨＦ−ｌａｓｔ（ＩＭＥＣ−ｆｏｏｂ）洗浄の後に形成された酸化物の無い表面は、更なるｈｉｇｈ−ｋ材料の形成に適した適当なＯＨボンドの終端を有さない。
【００５０】
本発明では、基板の洗浄工程後に、非酸化雰囲気中での熱処理が提案されている。
【００５１】
熱処理は、ゲート誘電体と半導体基板との間に配置される、均一で薄い、酸化物および／またはサブオキサイドの界面層を形成する。
【００５２】
非酸化雰囲気で熱処理を行った結果の、薄い界面の酸化物および／またはサブオキサイド層は、不活性雰囲気中での薄い界面層として規定される。
【００５３】
図１において、フローチャートは、本発明の方法にかかる半導体装置の製造プロセスの、一連の異なる工程を示す。
【００５４】
この方法は、半導体ボディ中に、浅いトレンチ分離（ＳＴＩ）のような分離構造を形成する工程を含む。
【００５５】
ゲート形成は、非酸化雰囲気での熱処理が行われる前に、半導体ボディの上面を洗浄するためにＨＦ−ｌａｓｔ（ＩＭＥＣ−ｆｏｏｂ）処理が行われるところから始まる。
【００５６】
不活性ガスを含む非酸化雰囲気中で熱処理工程を行うと、半導体ボディの上に形成された高品質の薄い界面層を得ることができる。
【００５７】
次に、湿式Ｏ３／ＤＩＷ洗浄処理（ＩＭＥＣ洗浄とも呼ばれる）またはＵＶ強化酸化物成長方法を用いて、化学酸化物が選択的に形成され、薄い化学酸化物層を有する表面が得られる。
【００５８】
界面層が形成された後、ｈｉｇｈ−ｋゲート誘電体を界面層の上に形成する方法が行われる。ｈｉｇｈ−ｋゲート誘電体は、１またはそれ以上の、ｈｉｇｈ−ｋゲート誘電体材料の層を含んでも良い。
【００５９】
ｈｉｇｈ−ｋゲート誘電体材料の堆積の後に、選択的にポスト堆積アニールが行われる。
【００６０】
導電性の金属ゲートコンタクト（またはゲート電極）が、続いてｈｉｇｈ−ｋゲート誘電体の上に形成され、これによりゲート構造またはゲートスタックが形成される。
【００６１】
ゲート電極は、１またはそれ以上の導電性材料を含んでも良い。
【００６２】
更に、ポリシリコンキャップ層が、ゲートコンタクトの上に形成されても良い。
【００６３】
ゲートコンタクト、（ｈｉｇｈ−ｋ）ゲート誘電体、および界面層は、続いてパターニングされ、ゲート構造となる。
【００６４】
適当なｎまたはｐドーパントを有する半導体ボディのソース／ドレイン領域が、注入と拡散により形成され、相互結合処理が行われる。
【００６５】
浅いトレンチ分離の場合、ドライエッチングにより基板に形成された溝は、電気的絶縁性を有する誘電体材料で埋められる。
【００６６】
ゲート誘電体は、酸化ハフニウム、酸化アルミニウム、または酸化ジルコニウムのようなｈｉｇｈ−ｋ誘電体材料である。
【００６７】
ゲート電極（またはゲートコンタクト）は、例えばポリシリコン、シリコンゲルマニウム、ゲルマニウム、金属シリサイドのような半導体材料、または、金属、窒化金属、炭窒化金属、およびそれらの組み合わせからなる組から選択される金属材料（例えば、Ｔｉ、Ｔａ、Ｗ、Ｒｕ、Ｔｉ（Ｃ）Ｎ、Ｔａ（Ｃ）Ｎ、Ｗ（Ｃ）Ｎ）から形成される。
【００６８】
ゲート構造は、チャネル領域の対向する両横に接合されるソース電極とドレイン電極を、横方向に分離する。
【００６９】
ゲート構造に対して、誘電体サイドウォールは、チャネル領域からソース領域とドレイン領域をオフセットするために形成される。サイドウォールスペーサは、例えばシリコン酸化物、シリコン窒化物、および／またはシリコン炭化物から形成される。
【００７０】
好ましい具体例では、ｈｉｇｈ−ｋ誘電体材料を形成する方法は、半導体基板を提供する工程と、基板を洗浄する工程と、非酸化雰囲気中で熱処理を行い、続いてｈｉｇｈ−ｋ誘電体材料を堆積する工程とを含む。
【００７１】
本発明の方法では、更には、不活性ガスを含む、非酸化雰囲気で熱処理を行う工程は、薄い界面層を形成する。
【００７２】
更に、熱処理を行った結果の、均一で薄い界面層は、適当な表面終端を有し、これにより、表面はｈｉｇｈ−ｋ材料の堆積と親和性を有し、ＥＯＴを最小にする。
【００７３】
均一で薄い界面層は、シリコン基板と、続く堆積工程で形成されたｈｉｇｈ−ｋ誘電体材料との間の界面特性を改良する。
【００７４】
不活性ガスを含む非酸化雰囲気中での熱処理は、好適には高速熱処理（ＲＴＡ）チャンバで行われる。
【００７５】
熱処理は、好適には、７００℃より高い温度で、より好適には１０００℃より高い温度で、更に好適には１０５０℃より高い温度で行われる。
【００７６】
熱処理の継続期間は、２分より短い。好適には、熱処理の継続期間は、１分より短い。更に好適には、熱処理の継続期間は、４０秒より短い。
【００７７】
本発明にかかる方法では、熱処理は、また、炉（例えば、ＬＰＣＶＤ低圧化学気相成長炉）またはスパイクアニールを用いて行われる。ＬＰＣＶＤリアクタで行われた場合、熱処理はより長い継続期間（少なくとも１０分から数時間まで）を必要とし、一方、スパイクアニールは、一般には約１０５０℃で１秒行われる。
【００７８】
熱処理中、シリコンの酸化物やサブオキサイド（ＳｉＯｘで０＜ｘ≦２）を含む均一で薄い層は、基板表面上で解体される。
【００７９】
熱処理中に使用される非酸化雰囲気中の不活性ガスは、好適にはＨｅおよび／またはＡｒである。
【００８０】
Ｎ２ガスは、非酸化雰囲気に加えるには適していない。なぜなら、それは界面に組み込まれ、界面状態密度を増加させてチャネルの移動度を低下させ、これによってデバイスの電気的特徴に影響するからである。
【００８１】
好適には、所定の割合のＨ２が、不活性ガスを含む非酸化雰囲気に加えられる。
【００８２】
好適には、Ｈ２の割合は、体積パーセントで１０％より小さく、より好適には、１％と１０％との間である。
【００８３】
好適には、非酸化雰囲気の圧力は、１０ｔｏｒｒと２０ｔｏｒｒとの間に含まれる。
【００８４】
このように、本発明の方法は、０．６ｎｍより薄い膜厚の界面層を得るために使用される。
【００８５】
更に、本発明の方法は、平坦（又は平滑又は均一）で、連続した界面酸化物成長を示す、高品質の界面層を得るために使用される。
【００８６】
本発明の方法では、薄い界面層の形成に続いて、ｈｉｇｈ−ｋ誘電体材料の堆積が行われる。
【００８７】
ｈｉｇｈ−ｋ誘電体材料は、公知の堆積技術を用いて行われ、好ましくは、原子層成長（ＡＬＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、化学気相成長（ＣＶＤ）、または物理気相成長（ＰＶＤ）が用いられる。
【００８８】
ｈｉｇｈ−ｋ材料の例は、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３、ＴｉＯ２を含む二元金属酸化物やこれらのシリケイトおよびアルミネイト、ＡｌＯＮ、ＺｒＯＮ、ＨｆＯＮ、ＬａＯＮ、ＹＯＮを含む金属酸窒化物や、ＺｒＳｉＯＮ、ＨｆＳｉＯＮ、ＬａＳｉＯＮ、ＹＳｉＯＮ等のこれらのシリケイトおよびアルミネイト、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム（ＢａＳｒ）ＴｉＯ３（ＢＳＴ）のようなチタン酸塩系材料を含むペロブスカイト型酸化物を含むが、これらに限定されるものではない。
【００８９】
好適には、ｈｉｇｈ−ｋ材料の堆積工程に続いて、選択的に更に界面トラップ密度（Ｄｉｔ）を低減するポスト堆積アニールが行われる。
【００９０】
１の具体例では、ｈｉｇｈ−ｋ材料の堆積工程は、非酸化雰囲気中での熱処理を行った直後に行われる。
【００９１】
他の具体例では、化学酸化物成長工程が、非酸化雰囲気中での熱処理を行った後に行われる。
【００９２】
化学的な酸化物の成長は、ベア半導体基板より好適には薄い界面層を、表面を酸化する液体および／または気体の化学種に接触する工程を含む。
【００９３】
本発明によれば、化学酸化物は、好適には、Ｏ３／ＤＩＷ−ｌａｓｔ（ＩＭＥＣ洗浄）処理のような湿式洗浄処理、またはＵＶ強化酸化物成長のいずれかを行って形成され、ここで双方は、薄い化学酸化物層の成長するための代替えとして使用される。
【００９４】
ＩＭＥＣ洗浄としても知られる、湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄は、オゾンと脱イオン水（Ｏ３／ＤＩＷ）を用いた酸化工程に基づき、続いて、（ＨＦ／ＨＣｌを用いた）酸化物除去工程が行われる。最後に、オゾン化された脱イオン水リンス（ＨＣｌを添加したＯ３／ＤＩＷ）に続いて、イソプロピールアルコールと窒素（ＩＰＡ／Ｎ２）を用いたマランゴーニ乾燥が行われる。
【００９５】
湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）は、非常に清浄な薄い化学酸化物層を有する表面を形成する。
【００９６】
ＵＶ強化酸化物成長法は、空気中でＵＶ照射して薄い酸化物層を成長させる。アルゴンが、基板上に連続して流され、空気中での酸化物の成長速度を遅くする。
【００９７】
ＵＶ強化酸化物成長法は、湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）処理中に形成される酸化層より薄い化学酸化層を形成する。
【００９８】
湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）またはＵＶ強化酸化物成長により形成された化学酸化層は、熱処理を行うことによる効果に加えて、続くｈｉｇｈ−ｋ材料の堆積を可能とする好ましい終端（例えばＯＨボンド）を有する表面を提供する。
【００９９】
このように、２つの寄与に分割される、全酸化層が形成される。一方は、非酸化雰囲気で熱処理により形成された界面層で、他方は、湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）またはＵＶ強化酸化物成長法のいずれかにより形成された化学酸化層である。
【０１００】
（プレ）熱処理を行うことなく化学酸化物成長工程のみを行うと、リークがあり、低品質の化学酸化物が得られ（以下で検討する図３および図６参照）、更にｈｉｇｈ−ｋ材料の堆積には適しておらず、この結果、低品質の半導体デバイスとなる。
【０１０１】
次に、選択的な化学酸化物形成工程の後に、ＡＬＤｈｉｇｈ−ｋ材料堆積工程が行われる。
【０１０２】
半導体基板は好適にはシリコン基板、またはシリコン・オン・インシュレータ（ＳＯＩ）基板であり、ポリシリコン、エピタキシャルシリコン、またはアモルファスシリコンのようなシリコンウエハやシリコン層を含み、電気的導電性のためのドーパントを含んでも含まなくても良い。
【０１０３】
半導体基板は、本発明にかかる、使用される必要な高温に耐えるいずれの半導体基板でも良い。
【０１０４】
基板は、それぞれが基板中やその表面上に形成された、浅いトレンチ分離（ＳＴＩ）領域、ＬＯＣＯＳ（Local oxidation of silicon）領域、または他の分離領域のような、様々な分離領域を含んでも良い。
【０１０５】
図２は、ＡＲ−ＸＰＳにより測定された膜厚であり、本発明の方法にかかる異なった表面処理工程に対する、界面層、堆積されたｈｉｇｈ−ｋ誘電体材料ＨｆＯ２の膜厚を示す。
【０１０６】
図２の界面層（ＩＬ）は、非酸化雰囲気での熱処理の結果として形成され、または先の熱処理を行う／行わず成長された化学酸化物層である。
【０１０７】
熱処理について、非酸化雰囲気の成分および温度に関する異なった条件が、図２に示されている。
【０１０８】
化学酸化物が、湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄とも呼ばれる）またはＵＶ強化酸化物成長法（図２ではＵＶ／Ａｉｒ／Ａｒと表示）のいずれかで形成される。
【０１０９】
図２は、界面層と堆積されたｈｉｇｈ−ｋ誘電体ＨｆＯ２層について、熱処理のみを行った場合に非常に良好な結果を示している。
【０１１０】
例えば、Ｈ２／Ｈｅ／１０５０℃熱処理およびＨｅ／１０５０℃熱処理は、それぞれ０．４ｎｍと０．５ｎｍの極めて薄い界面層を形成する。
【０１１１】
更に、図２に示すように、Ｈ２／Ｈｅ／１０５０℃熱処理は、続く化学酸化物成長を制限するのを助ける。
【０１１２】
このように、本発明のかかる方法は、ＥＴＯを小さくするために使用される。
【０１１３】
ＵＶ強化酸化物成長法による化学酸化物成長と組み合わせて熱処理を行った結果として界面層を形成した場合、全酸化物層の膜厚は、ＵＶ強化酸化物成長法のみで化学酸化物層を形成した場合に比較して薄くなる。
【０１１４】
しかし、図３に示すように、ＵＶ強化酸化物成長法は、ＵＶ強化酸化物成長法と組み合わせて熱処理を行う場合に比べて、低いＨｆＯ２被覆率を示す。可能な説明として、ＵＶ強化酸化物は、表面上で十分に適当な活性したグループの終端（例えば、ＯＨボンド）を示さず、これにより、これに続くｈｉｇｈ−ｋ材料堆積工程に対して粗くて低品質の核形成層となり、このように結果のデバイスの電気的特性に問題を生じることが考えられる。
【０１１５】
実際に、図３は、本発明にかかる、ＨｆＯ２被覆率（原子／ｃｍ２）と酸化膜の膜厚の関係を示す。
【０１１６】
界面層は、熱処理のより形成され、続いて選択的に（ＵＤ強化酸化物成長法または湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄処理（ＩＭＥＣ洗浄）により行われる）化学酸化物形成が行われる。
【０１１７】
界面層の形成に続いて、例えば５サイクルのＡＬＤＨｆＯ２モノレイヤ成長が行われる。
【０１１８】
一般的なＡＬＤ技術や特別なＨｆＯ２のＡＬＤは、界面層の表面状態に敏感であり、例えばＨｆＯ２のＡＬＤにより、界面層の品質が、その粗さ、その表面の活性グループ（例えばＯＨバンド）の終端、および界面層の連続性／均一性（例えばアイランド状でない）に従って評価できる。
【０１１９】
このように、表面上でのより多くのＯＨグループの終端や、より平滑な（粗さの少ない）界面層が、ＨｆＯ２のＡＬＤに好ましい。
【０１２０】
図３に示すように、（ＵＶ強化酸化物成長法と組み合わせて、または組み合わさずに）熱処理を行って界面層を形成する工程は、最良のＨｆＯ２被覆率と、これにより良好な品質で平坦な界面層を提供する。
【０１２１】
ＨｆＯ２被覆率は、また、（熱処理による界面層形成工程と組み合わせ、または組み合わさない）Ｏ３／ＤＩＷ化学酸化物成長を行うことで得られるものより高く、特に、ＵＶ強化酸化物成長法のみで形成された劣った被覆率を、特に改良する。
【０１２２】
図４は、本発明の方法にかかる異なった表面処理工程に対する、（エリプソメトリで測定された）ステップ・バイ・ステップ酸化物膜厚を表す。
【０１２３】
それぞれの場合、洗浄工程（ＩＭＦＯＯＢ）に続いて、非酸化雰囲気中での熱処理、または化学酸化物成長（湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）またはＵＶ／Ａｉｒ／Ａｒ）のいずれか、またはそれらの組み合わせが行われる。
【０１２４】
熱処理の結果の界面層の形成については、非酸化雰囲気の成分や温度に関して、異なった条件が示されている。
【０１２５】
化学酸化物は、ＵＶ強化酸化物成長法、または湿式Ｏ３／ＤＩＷ−ｌａｓｔ処理（ＩＭＥＣ洗浄）により形成される。
【０１２６】
図４に示された全酸化層は、非酸化雰囲気中で熱処理することにより得られた界面層と、湿式Ｏ３／ＤＩＷ−ｌａｓｔ洗浄（ＩＭＥＣ洗浄）またはＵＶ強化酸化物成長法のいずれかにより得られる化学酸化層の形成後に測定される。
【０１２７】
ここで、光学的エリプソメトリは、薄層の酸化膜の膜厚を測定するために、ＡＰ−ＸＰＳのように正確ではないことに注意すべきである。
【０１２８】
実際に、エリプソメトリで測定された膜厚は、ＡＲ−ＸＰＳにより測定された対応物より薄くなる。
【０１２９】
しかし、図４に示された傾向は、図２に示された結果と一致する。
【０１３０】
図５は、原子力顕微鏡（ＡＦＭ）による表面粗さ測定を示す。
【０１３１】
熱処理が行われた場合、界面層および／または化学酸化物が成長する。
【０１３２】
熱処理の結果として界面層を形成するにあたり、非酸化雰囲気の組成および温度により、異なった条件が示される。
【０１３３】
化学酸化物は、ＵＶ強化酸化物成長法により、または湿式Ｏ３／ＤＩＷ処理（ＩＭＥＣ洗浄）により形成される。
【０１３４】
図５に示すように、ＵＶ強化酸化物成長法のみを用いて、または湿式Ｏ３／ＤＩＷ処理のみを用いて成長させた化学酸化物層は、このように、界面層を形成する（プレ）熱処理を行わない処理であり、比較的粗い表面の酸化層となる。例えば、湿式Ｏ３／ＤＩＷ−ｌａｓｔ処理（ＩＭＥＣ洗浄）により形成した化学酸化物では、Ｒｍｓ＝０．１８ｎｍであり、一方、ＵＶ強化の化学酸化物では、Ｒｍｓ＝０．１４ｎｍである。ここでＲｍｓは、それぞれ１×１μｍの寸法で測定された。
【０１３５】
一方、Ｈ２／Ｈｅ／１０５０℃の熱処理を行って界面層を形成すると、薄い界面層の表面やその上に形成された化学酸化物の表面を平坦にし、１×１μｍの寸法で、０．０８〜０．０９ｎｍの値のＲｍｓが得られる。
【０１３６】
更に、より低温（例えば７００℃）での処理は、表面の平坦性を劣化させる（１×１μｍの寸法で、Ｒｍｓ＝０．１４６ｎｍ）。
【０１３７】
熱処理のみ、化学酸化物成長のみ、または熱処理と化学酸化物成長の組み合わせ（ＵＶ／Ａｉｒ／Ａｓ／１ｓと表記されたＵＶ強化酸化物）について、キャパシティと電圧曲線との関係が図６に示される。
【０１３８】
キャパシテタ（ＭＯＳ）は、ＴａＮ／ＴｉＮ金属ゲート電極を有するｐ型基板である。
【０１３９】
Ｈ２／Ｈｅ／１０５０℃の熱処理、および／またはＵＶ強化酸化物成長法が行われ、続いて４０サイクルのＡＬＤＨｆＯ２モノレイヤ堆積が行われる。
【０１４０】
図６から、ＵＶ強化酸化物性成長法のみを行った場合、非常にリークのある、薄い酸化層となることが分かる。
【０１４１】
ＵＶ強化酸化膜成長法を用い、または用いずに、最初に界面層を形成することにより、リークが抑制される。
【０１４２】
図７は、薄い界面層の形成のメカニズムを模式的に示す。洗浄工程は、水素終端表面（Ｓｉ−Ｈボンド、図７ａ）を残すＨＦ−ｌａｓｔ疎水性処理を含み、これは、酸素ラジカルがシリコン表面層と結合するのを抑制する。（リンス工程中に）水が存在すると、溶解したＯ２および／またはＯＨ−ラジカルが、Ｓｉ−Ｈボンドを破壊することなく内部のＳｉ−Ｓｉボンドを攻撃し、（酸素の無い）表面の下にＳｉＯｘサブオキサイドを形成する。熱処理中、シリコンの酸化物やサブオキサイド（ＳｉＯｘで０＜ｘ≦２）を含む薄い層は、シリコン表面上で解体される（図７ｂ）。薄い層は、連続（アイランドは形成されない）、均一、および疎水性であり、基板と、ＡＬＤで形成されるｈｉｇｈ−ｋ材料（例えばＨｆ酸化物）との間で、適当な界面となる。
【０１４３】
このように、本発明によれば、高誘電率誘電体（即ちｈｉｇｈ−ｋ材料）の下に、均一で極めて薄い界面層を形成する方法が提供される。
【０１４４】
このように、本発明にかかる方法は、適当な終端（例えば、ＯＨボンド）を有する、均一で薄い界面層の形成に使用され、続いて行われるｈｉｇｈ−ｋ材料の堆積工程と親和性を有する。
【０１４５】
更に、本発明の方法を行うことにより、界面層の粗さおよび品質が改良される。
【０１４６】
同時に、本発明の枠組みで、半導体デバイス中での荷電キャリアの移動度を大きくできる。
【図面の簡単な説明】
【０１４７】
【図１】本発明にかかる表面準備のためのプロセスフローを示す。
【図２】角度分解Ｘ線光電子分光法（ＡＲ−ＸＰＳ）により測定された、異なった成長条件による界面層、堆積されたｈｉｇｈ−ｋ誘電体材料ＨｆＯ２の膜厚を示す。
【図３】ＨｆＯ２被覆率と酸化物膜厚との関係を示す。
【図４】エリプソメトリで測定されたステップ・バイ・ステップ酸化物成長を示す。
【図５】原子間力顕微鏡（ＡＦＭ）により調査された表面粗さを示す。
【図６】異なった表面処理についての、容量と電圧カーブの関係を示す。
【図７】薄い界面層形成のための可能なメカニズムを模式的に示す。
【図１】
0005203133.tif 000002
【図２】
0005203133.tif 000003
【図３】
0005203133.tif 000004
【図４】
0005203133.tif 000005
【図５】
0005203133.tif 000006
【図６】
0005203133.tif 000007
【図７】
0005203133.tif 000008