(57)【特許請求の範囲】
【請求項１】
基板上に島状に形成された第１の半導体膜及び第２の半導体膜と、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を介して形成されたゲート電極として機能する導電膜とを有し、
前記第１の半導体膜は、
前記ゲート絶縁膜を介して前記導電膜と重なる領域に設けられた第１のチャネル形成領域と、
前記第１のチャネル形成領域と隣接して設けられたソース領域又はドレイン領域を形成する第１の不純物領域と、
前記第１のチャネル形成領域及び前記第１の不純物領域と隣接して設けられた第２の不純物領域とを有し、
前記第２の半導体膜は、
前記ゲート絶縁膜を介して前記導電膜と重なる領域に設けられた第２のチャネル形成領域と、
ソース領域又はドレイン領域を形成する第３の不純物領域と、
前記チャネル形成領域と前記第３の不純物領域との間に隣接して設けられた第４の不純物領域とを有し、
前記第１の不純物領域は、前記第２の不純物領域、第３の不純物領域及び第４の不純物領域と導電型が異なり、
前記第２の不純物領域と前記第４の不純物領域は、概略同一の濃度の不純物元素を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
第１のチャネル形成領域と前記第２の不純物領域は導電型が異なることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第２の不純物領域は、前記第１の半導体膜の端部であって前記導電膜が重なる領域に隣接して設けられていることを特徴とする半導体装置。
【請求項４】
基板上に島状に形成された第１の半導体膜及び第２の半導体膜と、
前記第１の半導体膜と前記第２の半導体膜上にゲート絶縁膜を介して前記第１の半導体膜と第２の半導体膜を横断して形成されたゲート電極として機能する導電膜とを有し、
前記第１の半導体膜は、
前記ゲート絶縁膜を介して前記導電膜と重なる領域に設けられた第１のチャネル形成領域と、
ソース領域又はドレイン領域を形成する第１の不純物領域と、
前記第１のチャネル形成領域と前記第１の不純物領域との間に隣接して設けられたＬＤＤ領域を形成する第２の不純物領域と、
前記第１のチャネル形成領域、前記第１の不純物領域及び前記第２の不純物領域と隣接して設けられた第３の不純物領域とを有し、
前記第２の半導体膜は、
前記ゲート絶縁膜を介して前記導電膜と重なる領域に設けられた第２のチャネル形成領域と、
ソース領域又はドレイン領域を形成する第４の不純物領域と、
前記第２のチャネル形成領域と前記第４の不純物領域との間に隣接して設けられたＬＤＤ領域を形成する第５の不純物領域と、
前記第２のチャネル形成領域、前記第４の不純物領域及び前記第５の不純物領域と隣接して設けられた第６の不純物領域とを有し、
前記第１の不純物領域、前記第２の不純物領域及び前記第６の不純物領域は同一の導電型であり、
前記第３の不純物領域、前記第４の不純物領域及び前記第５の不純物領域は同一の導電型であり、
前記第３の不純物領域と前記第５の不純物領域は、概略同一の濃度の不純物元素を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第２の不純物領域と前記第６の不純物領域は、概略同一の濃度の不純物元素を有することを特徴とする半導体装置。
【請求項６】
請求項４又は請求項５において、
前記第３の不純物領域は、前記第１の半導体膜の端部であって前記導電膜が重なる領域に隣接して設けられ、
前記第６の不純物領域は、前記第２の半導体膜の端部であって前記導電膜が重なる領域に隣接して設けられていることを特徴とする半導体装置。
【請求項７】
基板上に第１の半導体膜と第２の半導体膜を島状に形成し、
前記第１の半導体膜と前記第２の半導体膜を横断するようにゲート絶縁膜を介してゲート電極として機能する導電膜を形成し、
前記第１の半導体膜と前記第２の半導体膜に前記導電膜をマスクとして第１の不純物元素を導入し、
前記第１の半導体膜の端部と前記第２の半導体膜を覆うように第１のレジストを形成し、
前記第１のレジストと前記導電膜をマスクとして前記第１の半導体膜に前記第１の不純物元素と導電型が異なる第２の不純物元素を導入することによって、前記第１の半導体膜において、前記導電膜と重なる領域に第１のチャネル形成領域を形成し、前記第１のチャネル形成領域と隣接するように前記第２の不純物元素と導電型が同一である第１の不純物領域を形成し、前記第１のチャネル形成領域と前記第１の不純物領域と隣接するように前記第１の不純物元素と導電型が同一である第２の不純物領域を形成し、
前記導電膜の側面と接するように絶縁膜を形成し、
前記第１の半導体膜を覆うように第２のレジストを形成し、
前記導電膜と前記絶縁膜をマスクとして、前記第２の半導体膜に前記第２の不純物元素と導電型が異なる第３の不純物元素を導入することによって、前記第２の半導体膜において、前記導電膜と重なる領域に第２のチャネル形成領域を形成し、前記第２のチャネル形成領域と隣接し且つ前記絶縁膜と重なる領域に前記第１の不純物元素と導電型が同一である第４の不純物領域を形成し、前記第４の不純物領域と隣接するように前記第３の不純物元素と導電型が同一である第３の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、
前記第２の不純物領域と前記第４の不純物領域が、概略同一の濃度の不純物元素を含むように形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は請求項８において、
前記第２の不純物領域は、前記第１の半導体膜の端部であって前記導電膜が重なる領域に隣接して形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成し、当該薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われている。当該薄膜トランジスタは、絶縁表面を有する基板上にＣＶＤ法、フォトリソグラフィ工程等を用いて島状の半導体膜を形成し、当該島状の半導体膜の一部をトランジスタのチャネル形成領域として利用するように設けられている。（例えば特許文献１）
【０００３】
一般的な薄膜トランジスタの模式図を図１７に示す。まず、薄膜トランジスタは、基板９０１上に下地膜として機能する絶縁膜９０２を介して島状の半導体膜９０３を有し、当該島状の半導体膜９０３を横断するようにゲート絶縁膜９０４を介してゲート電極として機能する導電膜９０５が設けられている。また、半導体膜９０３は、導電膜９０５と重なる領域に形成されたチャネル形成領域９０３ａとソース領域又はドレイン領域を形成する不純物領域９０３ｂを有している。また、当該不純物領域９０３ｂに電気的に接続されるようにソース電極又はドレイン電極を形成する導電膜９０７が設けられている。なお、図１７（Ｂ）、（Ｃ）は、それぞれ図１７（Ａ）におけるＣ１−Ｄ１間、Ｃ２−Ｄ２間の断面構造を示している。
【特許文献１】特開平０８−０１８０５５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体膜を島状に設けた場合には当該半導体膜の端部に段差が生じるため、ゲート絶縁膜による被覆が十分に行えない問題が生じる。特に、近年、薄膜トランジスタの低消費電力や動作速度を向上させるため、ゲート絶縁膜の薄膜化が望まれており、ゲート絶縁膜を薄く設けた際には、半導体膜の端部の被覆不良がより顕著な問題となる。半導体膜の端部におけるゲート絶縁膜の被覆が十分に行えない場合、半導体膜の端部においてゲート電極を形成する導電膜と半導体膜が接触しショートが生じる場合がある。また、半導体膜のチャネル形成領域の端部におけるゲート絶縁膜の薄膜化によって、ゲート電極と半導体膜のチャネル形成領域の端部において電流がリークすることによりトランジスタの特性が劣化する等の問題が発生する。
【０００５】
また、ゲート絶縁膜の破壊や作製プロセスの処理に起因して半導体膜の端部に固定電荷がトラップされた場合、半導体膜の中央部と比較して端部におけるチャネル形成領域の特性が変化し、薄膜トランジスタの特性に影響が生じる問題が発生する。
【０００６】
本発明は上記問題を鑑み、半導体膜のチャネル形成領域の端部の特性がトランジスタの特性へ及ぼす影響を低減する半導体装置および当該半導体装置の作製方法の提供を課題とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、基板上に形成された島状の半導体膜と、当該半導体膜上にゲート絶縁膜を介して設けられたゲート電極を形成する導電膜とを有しており、半導体膜は、チャネル形成領域と、ソース領域又はドレイン領域を形成する第１の不純物領域と、第２の不純物領域を有していることを特徴としている。チャネル形成領域は、島状の半導体膜を横断しているゲート電極と重なる領域に形成されている。第１の不純物領域はチャネル形成領域と隣接して設けられており、第２の不純物領域はチャネル形成領域及び第１の不純物領域と隣接して設けられている。また、第１の不純物領域と第２の不純物領域の導電型は異なっており、且つ第２の不純物領域とチャネル形成領域は導電型が異なるか又は導電型が同じ場合であっても第２の不純物領域とチャネル形成領域に含まれる不純物元素の濃度が異なることを特徴としている。
【０００８】
また、上記構成において、第２の不純物領域は、半導体膜の端部であって、ゲート電極と重なる領域に隣接して設けられていることを特徴としている。第２の不純物領域は、ゲート電極と重ならない領域に設けてもよいし、重ならない領域及び重なる領域に設けてもよい。
【０００９】
また、本発明の半導体装置は、基板上に島状に形成された第１の半導体膜と第２の島状の半導体膜と、第１の半導体膜及び第２の半導体膜上にゲート絶縁膜を介して形成されたゲート電極とを有し、第１の半導体膜は、ゲート絶縁膜を介してゲート電極と重なる領域に設けられた第１のチャネル形成領域と、第１のチャネル形成領域と隣接して設けられたソース領域又はドレイン領域を形成する第１の不純物領域と、第１のチャネル形成領域及び第１の不純物領域と隣接して設けられた第２の不純物領域とを有し、第２の島状の半導体膜は、ゲート絶縁膜を介してゲート電極と重なる領域に設けられた第２のチャネル形成領域と、ソース領域又はドレイン領域を形成する第３の不純物領域と、第２のチャネル形成領域と第３の不純物領域との間に隣接して設けられた第４の不純物領域とを有していることを特徴としている。また、第１の不純物領域と、第２の不純物領域、第３の不純物領域及び第４の不純物領域とは導電型が異なり、第２の不純物領域と第４の不純物領域は、概略同一の濃度の不純物元素を有することを特徴としている。
【００１０】
また、本発明の半導体装置の作製方法は、基板上に島状の半導体膜を形成し、半導体膜を横断するようにゲート絶縁膜を介してゲート電極として機能する導電膜を形成し、半導体膜に導電膜をマスクとして第１の不純物元素を導入し、半導体膜の端部に選択的にレジストを形成し、レジストと導電膜をマスクとして半導体膜に第１の不純物元素と導電型が異なる第２の不純物元素を導入することによって、半導体膜において、導電膜と重なる領域にチャネル形成領域を形成し、チャネル形成領域と隣接するように第２の不純物元素と導電型が同一である第１の不純物領域を形成し、チャネル形成領域と第１の不純物領域と隣接するように第１の不純物元素と導電型が同一である第２の不純物領域を形成することを特徴としている。また、第２の不純物領域は、半導体膜の端部であって導電膜が重なる領域に隣接して形成することを特徴としている。
【００１１】
また、本発明の半導体装置の作製方法は、基板上に第１の半導体膜と第２の半導体膜を島状に形成し、第１の半導体膜と第２の半導体膜を横断するようにゲート絶縁膜を介してゲート電極として機能する導電膜を形成し、第１の半導体膜と第２の半導体膜に導電膜をマスクとして第１の不純物元素を導入し、第１の半導体膜の端部と第２の半導体膜の全面を覆うように第１のレジストを形成し、第１のレジストと導電膜をマスクとして第１の半導体膜に第１の不純物元素と導電型が異なる第２の不純物元素を導入することによって、第１の半導体膜において、導電膜と重なる領域に第１のチャネル形成領域を形成し、第１のチャネル形成領域と隣接するように第２の不純物元素と導電型が同一である第１の不純物領域を形成し、第１のチャネル形成領域と第１の不純物領域と隣接するように第１の不純物元素と導電型が同一である第２の不純物領域を形成し、導電膜の側面と接するように絶縁膜を形成し、第１の半導体膜の全面を覆うように第２のレジストを形成し、導電膜と絶縁膜をマスクとして、第２の半導体膜に第２の不純物元素と導電型が異なる第３の不純物元素を導入することによって、第２の半導体膜において、導電膜と重なる領域に第２のチャネル形成領域を形成し、第２のチャネル形成領域と隣接し且つ絶縁膜と重なる領域に第１の不純物元素と導電型が同一である第４の不純物領域を形成し、第４の不純物領域と隣接するように第３の不純物元素と導電型が同一である第３の不純物領域を形成することを特徴としている。
【発明の効果】
【００１２】
ゲート電極として機能する導電膜と重なる島状の半導体膜の端部において、当該端部に隣接してソース領域又はドレイン領域と異なる導電型の不純物領域を設けることによって、半導体膜のチャネル形成領域端部の特性によるトランジスタに及ぼす影響を低減することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１４】
（実施の形態１）
本実施の形態では、本発明の半導体装置の一例に関して図面を参照して説明する。
【００１５】
本実施の形態で示す半導体装置を図１に示す。なお、図１（Ａ）は本実施の形態で示す半導体装置の上面図を示し、図１（Ａ）のＡ１−Ｂ１における断面図を図１（Ｂ）に、Ａ２−Ｂ２における断面図を図１（Ｃ）に、Ａ３−Ｂ３における断面図を図１（Ｄ）に示している。
【００１６】
本実施の形態で示す半導体装置は、基板１０１上に絶縁膜１０２を介して島状に設けられた半導体膜１０３と、当該半導体膜１０３の上方にゲート絶縁膜１０４を介して設けられたゲート電極を形成する導電膜１０５と含む薄膜トランジスタと、ゲート絶縁膜１０４と導電膜１０５を覆って設けられた絶縁膜１０６と、当該絶縁膜１０６上に設けられたソース電極又はドレイン電極を形成する導電膜１０７とを有している（図１（Ａ）〜（Ｄ））。
【００１７】
ゲート電極を形成する導電膜１０５は、島状の半導体膜１０３を横断するように設けられている。なお、ここでは、導電膜１０５を第１の導電膜１０５ａと第２の導電膜１０５ｂとの積層構造で設けた場合を示しているが、これに限られず単層又は３層以上の積層構造で設けてもよい。
【００１８】
島状に設けられた半導体膜１０３は、導電膜１０５とゲート絶縁膜１０４を介して重なる領域に設けられたチャネル形成領域１０３ａと、導電膜１０５と重ならない領域であって当該チャネル形成領域１０３ａと隣接して設けられたソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂと、導電膜１０５と重ならない領域であってチャネル形成領域１０３ａと第１の不純物領域１０３ｂと隣接して設けられた第２の不純物領域１０３ｃを有している。
【００１９】
また、ソース電極又はドレイン電極を形成する導電膜１０７は、絶縁膜１０６に形成された開口部を介して第１の不純物領域１０３ｂと電気的に接続するように設けられている。
【００２０】
第１の不純物領域１０３ｂと第２の不純物領域１０３ｃは、異なる導電型を有するように設ける。例えば、第１の不純物領域をｎ型の導電型を有するように設けた場合には第２の不純物領域をｐ型の導電型を有するように設け、第１の不純物領域をｐ型の導電型を有するように設けた場合には第２の不純物領域をｎ型の導電型を有するように設ける。
【００２１】
このように、導電膜１０５と重なる半導体膜の端部のチャネル形成領域と隣接して第１の不純物領域１０３ｂと導電型が異なる第２の不純物領域１０３ｃを設けることにより、第１の不純物領域１０３ｂと第２の不純物領域１０３ｃの隣接する部分はｐｎ接合により抵抗が高くなる。その結果、導電膜１０５と重なる半導体膜の端部に形成されるチャネル形成領域の電気的特性がトランジスタの電気的特性へ及ぼす影響を低減することが可能となる。
【００２２】
従来の薄膜トランジスタでは、導電膜１０５と重なる半導体膜の端部において、ゲート絶縁膜の被覆不良や作製プロセスに伴う何らかの電荷の蓄積により、半導体膜１０３の端部をチャネル形成領域とするトランジスタ１５１（以下、「エッジトランジスタ１５１」とも記す）と半導体膜１０３の中央部をチャネル形成領域とするトランジスタ１５２（以下、「メイントランジスタ１５２」とも記す）が並列に接続された構造とみなすことができる。従って、等価回路は図１８（Ａ）に示すようになり、トランジスタ全体（エッジトランジスタ１５１＋メイントランジスタ１５２）の特性はメイントランジスタ１５２の特性だけでなく、エッジトランジスタ１５１の特性も影響するという問題があった。
【００２３】
一方、本実施の形態で示した構造でも、メイントランジスタ１５２及びエッジトランジスタ１５１が並列に接続された構造とみなすことができるが、第２の不純物領域１０３ｃを設けることによって、等価回路は図１８（Ｂ）に示すようになる。第１の不純物領域１０３ｂと第２の不純物領域１０３ｃの間の抵抗が高くなるため、エッジトランジスタ１５１の特性がトランジスタ全体の特性に及ぼす影響を低減することが可能となる。
【００２４】
なお、上記構成において、第２の不純物領域１０３ｃとチャネル形成領域１０３ａは、異なる導電型となるように設けてもよい。この場合、導電膜１０５と重なる半導体膜の端部のチャネル形成領域１０３ａと第２の不純物領域１０３ｃとが隣接する部分がｐｎ接合により抵抗が高くなり、エッジトランジスタ１５１の特性がトランジスタ全体の特性に及ぼす影響を低減することが可能となる。
【００２５】
また、第２の不純物領域１０３ｃは、島状の半導体膜１０３の端部に設けられたチャネル形成領域１０３ａと隣接するように設けられていればよい。図１では、第２の不純物領域１０３ｃを、矩形状の半導体膜１０３の端部であって導電膜１０５と重なる側の端部（図１（Ａ）におけるＡ１−Ｂ１と平行な両端部）において導電膜１０５と重ならない領域全てに形成しているが、これに限られない。例えば、半導体膜１０３の端部であって導電膜１０５と重なる領域の近傍に選択的に形成してもよい（図１２（Ａ））。ここでは、第２の不純物領域１０３ｃを、半導体膜１０３の端部であって導電膜１０５と重なる領域に隣接して設けた構成とする。また、他にも、第２の不純物領域１０３ｃを、導電膜１０５と重ならない領域及び重なる領域に形成してもよい（図１２（Ｂ））。
【００２６】
次に、上記図１で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図２は図１（Ａ）のＡ１−Ｂ１の断面図を示し、図３は、図１（Ａ）のＡ３−Ｂ３の断面図を示している。
【００２７】
まず、基板１０１上に絶縁膜１０２を介して島状の半導体膜１０３を形成し、当該島状の半導体膜１０３を覆ってゲート絶縁膜１０４を形成する（図２（Ａ）、図３（Ａ））。
【００２８】
基板１０１は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリルなどの基板を選択することもできる。また、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。
【００２９】
絶縁膜１０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１０２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜１０２を形成することによって、基板１０１からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１０１として石英を用いるような場合には絶縁膜１０２を省略してもよい。
【００３０】
半導体膜１０３は、非晶質半導体膜又は結晶質半導体膜で形成する。結晶性半導体膜は、絶縁膜１０２上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたもの、絶縁膜１０２上に形成した結晶性半導体膜を非晶質化した後、再結晶化させたものなどが含まれる。また、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いて、島状の単結晶半導体膜を設けてもよい。
【００３１】
レーザー光の照射によって結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。また、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
【００３２】
ゲート絶縁膜１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を適用する。このような絶縁層は、気相成長法やスパッタリング法で形成する。また、半導体膜１０３に酸素を含む雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または酸素と水素（Ｈ２）と希ガス雰囲気下）または窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）で高密度プラズマ処理を行い半導体膜１０３の表面を酸化処理または窒化処理することによって、ゲート絶縁膜１０４を形成することもできる。
【００３３】
高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１０１上に形成された被処理物（ここでは、半導体膜１０３）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。高密度プラズマ処理により半導体膜１０３の表面を酸化または窒化することによってゲート絶縁膜１０４を形成することにより、電子やホールのトラップとなる欠陥準位密度を低減することができる。また、半導体膜１０３の端部においても、ゲート絶縁膜１０４の段切れ等を低減することができる。
【００３４】
なお、半導体膜１０３にしきい値等を制御するため、あらかじめ低濃度の不純物元素を導入しておいてもよい。この場合は、半導体膜１０３において、後にチャネル形成領域となる領域にも不純物元素が導入されることとなる。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を５×１０１５〜５×１０１７／ｃｍ３の濃度で含まれるように半導体膜１０３の全面にあらかじめ導入する。
【００３５】
次に、ゲート絶縁膜１０４上に導電膜１２５を形成する。ここでは、導電膜１２５として、第１の導電膜１２５ａと第２の導電膜１２５ｂとを積層して形成した例を示している（図２（Ｂ）、図３（Ｂ））。もちろん、導電膜１２５は、単層又は３層以上の積層構造で形成してもよい。
【００３６】
導電膜１２５は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電膜１２５として、第１の導電膜１２５ａと第２の導電膜１２５ｂとの積層構造で設け、第１の導電膜１２５ａとして窒化タンタルを用い、第２の導電膜１２５ｂとしてタングステンを用いて形成する。なお、導電膜１２５を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
【００３７】
次に、導電膜１２５（ここでは、第１の導電膜１２５ａと第２の導電膜１２５ｂの積層構造）を選択的にエッチングすることにより、ゲート電極として機能する導電膜１０５（ここでは、導電膜１０５ａと導電膜１０５ｂの積層構造）を形成し、その後、当該導電膜１０５をマスクとして半導体膜１０３に不純物元素１２１を導入することによって、半導体膜１０３に不純物領域１２３を形成する（図２（Ｃ）、図３（Ｃ））。ここでは、導電膜１０５を島状の半導体膜１０３を横断するように形成した後に不純物元素を導入するため、導電膜１０５と重ならない半導体膜１０３の領域に不純物領域１２３が形成される。
【００３８】
不純物元素１２１としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素１２１として、リン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜１０３に導入し、ｎ型を示す不純物領域１２３を形成する。
【００３９】
次に、島状に設けられた半導体膜１０３の端部の一部に選択的にレジスト１０８を設けた後、当該レジスト１０８と導電膜１０５をマスクとして半導体膜１０３に不純物元素１２２を導入することによって、半導体膜にチャネル形成領域１０３ａ、第１の不純物領域１０３ｂ及び第２の不純物領域１０３ｃを形成する（図２（Ｄ）、図３（Ｄ））。その結果、薄膜トランジスタが形成される。
【００４０】
チャネル形成領域１０３ａは、ゲート電極を形成する導電膜１０５と半導体膜１０３が重なる領域に形成され、当該チャネル形成領域１０３ａと隣接してソース領域又はドレイン領域として機能する第１の不純物領域１０３ｂが形成され、半導体膜１０３の端部であってチャネル形成領域１０３ａ及び第１の不純物領域１０３ｂと隣接して第２の不純物領域１０３ｃが形成される。なお、ここでは、不純物元素１２２が導入されなかった部分が第２の不純物領域１０３ｃとなる。
【００４１】
具体的には、第２の不純物領域１０３ｃは、導電膜１０５が半導体膜１０３を横断する際に重なる両方の端部に形成され、両方の端部に形成された第２の不純物領域１０３ｃ間に第１の不純物領域１０３ｂが隣接するように形成されている。なお、第２の不純物領域１０３ｃは、必ずしも半導体膜１０３の端部の全てに形成する必要はなく、上記図１２（Ａ）に示したようにチャネル形成領域１０３ａ及び第１の不純物領域１０３ｂに接するように端部の一部に設けることも可能である。この場合、レジスト１０８を選択的に形成し、半導体膜１０３へ不純物元素１２２を打ち込む位置を制御することにより、第２の不純物領域１０３ｃを所望の形状で形成することが可能となる。
【００４２】
不純物元素１２２としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素１２２として、不純物元素１２１と異なる導電型の不純物元素を用いる。ここでは、不純物元素１２２として、ボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１０３に導入し、ｐ型を示す第１の不純物領域１０３ｂを形成する。
【００４３】
次に、導電膜１０５、ゲート絶縁膜１０４等を覆うように絶縁膜１０６を形成し、当該絶縁膜１０６上にソース電極又はドレイン電極として機能する導電膜１０７を選択的に形成する（図２（Ｅ）、図３（Ｅ））。導電膜１０７は、半導体膜１０３のソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂと電気的に接続されるように設ける。
【００４４】
絶縁膜１０６は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ：ｔｈｅｒｍａｌ  ｇｒａｖｉｔｙ  ａｎａｌｙｓｉｓ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。ここでは、絶縁膜１０６として、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）を単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成してもよい。
【００４５】
導電膜１０７は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジウムから選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、チタンを含有したアルミニウム合金、ネオジウムを含有したアルミニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても良い。
【００４６】
以上の工程により、半導体装置を作製することができる。
【００４７】
なお、本実施の形態では、ゲート電極を形成する導電膜１０５が半導体膜１０３の端部を被覆して横断する場合を示したが、導電膜１０５が半導体膜１０３の端部を被覆せずに横断して当該半導体膜１０３上に設けられた構造としてもよい（図１２（Ｃ））。この場合、導電膜１０５と重なる半導体膜１０３にチャネル形成領域１０３ａが形成され、当該チャネル形成領域１０３ａと隣接するようにソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂが形成され、チャネル形成領域１０３ａ及び第１の不純物領域１０３ｂと隣接して第２の不純物領域１０３ｃが形成されている。第２の不純物領域１０３ｃは、半導体膜１０３の端部であって、第１の不純物領域１０３ｂを挟んで設けられている。また、第２の不純物領域１０３ｃとチャネル形成領域１０３ａは、異なる導電型となるように設けてもよい。
【００４８】
本実施の形態で示したように半導体膜の端部において、ゲート絶縁膜の被覆不良やプロセスに起因する固定電荷が形成される場合であっても、ソース領域又はドレイン領域に隣接して異なる導電型の不純物領域を設けることによって、エッジトランジスタが及ぼす影響を低減することができる。
【００４９】
（実施の形態２）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図面を参照して説明する。具体的には、導電型が異なる複数のトランジスタを有する場合に関して説明する。
【００５０】
本実施の形態で示す半導体装置を図４に示す。なお、図４（Ａ）は本実施の形態で示す半導体装置の上面図を示し、図４（Ａ）におけるａ１−ｂ１の断面図を図４（Ｂ）に、ａ２−ｂ２における断面図を図４（Ｃ）に、ａ３−ｂ３における断面図を図４（Ｄ）に示している。
【００５１】
本実施の形態で示す半導体装置は、基板２０１上に絶縁膜２０２を介して島状に設けられた半導体膜２０３、２１３と、当該半導体膜２０３、２１３の上方にゲート絶縁膜２０４を介して設けられたゲート電極を形成する導電膜２０５と、当該導電膜２０５を覆うように半導体膜２０３、２１３の上方に設けられた絶縁膜２０６ａ、２０６ｂと、当該絶縁膜２０６上に設けられたソース電極又はドレイン電極を形成する導電膜２０７とを有している（図４（Ａ）〜（Ｄ））。
【００５２】
ゲート電極を形成する導電膜２０５は、島状の半導体膜２０３、２１３を横断するように設けられている。また、導電膜２０５の側面に接して絶縁膜２１１（サイドウォールともいう）が設けられている。なお、ここでは、導電膜２０５を第１の導電膜２０５ａと第２の導電膜２０５ｂとの積層構造で設けた場合を示しているが、これに限られず単層又は３層以上の積層構造で設けてもよい。
【００５３】
島状に設けられた半導体膜２０３は、導電膜２０５とゲート絶縁膜２０４を介して重なる領域に設けられたチャネル形成領域２０３ａと、導電膜２０５と重ならない領域であって当該チャネル形成領域２０３ａと隣接して設けられたソース領域又はドレイン領域を形成する第１の不純物領域２０３ｂと、導電膜２０５と重ならない領域であってチャネル形成領域２０３ａと第１の不純物領域２０３ｂと隣接して設けられた第２の不純物領域２０３ｃを有している。
【００５４】
島状に設けられた半導体膜２１３は、導電膜２０５とゲート絶縁膜２０４を介して重なる領域に設けられたチャネル形成領域２１３ａと、導電膜２０５と重ならない領域であって当該チャネル形成領域２１３ａと隣接して設けられた第４の不純物領域２１３ｃと、導電膜２０５と重ならない領域であって当該第４の不純物領域２１３ｃと隣接して設けられたソース領域又はドレイン領域を形成する第３の不純物領域２１３ｂとを有している。
【００５５】
第４の不純物領域２１３ｃは、ＬＤＤ領域を形成しており、チャネル形成領域２１３ａと第３の不純物領域２１３ｂとの間に設けられ且つ導電膜２０５の側面に接して設けられた絶縁膜２１１の下方に形成されている。
【００５６】
また、導電膜２０５を第１の導電膜２０５ａと第２の導電膜２０５ｂとの積層構造で設ける場合に、下方に形成される第１の導電膜２０５ａを上方に形成される第２の導電膜２０５ｂより幅が広くなるように形成し、第４の不純物領域２１３ｃを第１の導電膜２０５ａと重なり且つ第２の導電膜２０５ｂとは重ならない構造とすることも可能である。このような構造とした場合、トランジスタのオン電流の特性を向上させることができる。
【００５７】
本実施の形態において、半導体膜２０３に形成される第１の不純物領域２０３ｂは、第２の不純物領域２０３ｃと異なる導電型の不純物領域となるように形成する。また、半導体膜２０３に形成される第１の不純物領域２０３ｂは、半導体膜２１３に形成される第３の不純物領域２１３ｂ及び第４の不純物領域２１３ｃと異なる導電型の不純物領域となるように形成する。
【００５８】
つまり、半導体膜２０３に形成される第２の不純物領域２０３ｃと半導体膜２１３に形成される第３の不純物領域２１３ｂ及び第４の不純物領域２１３ｃは同一の導電型となる。この場合、第２の不純物領域２０３ｃと第３の不純物領域２１３ｂ、又は、第２の不純物領域２０３ｃと第４の不純物領域２１３ｃに含まれる不純物元素の濃度が同一となるように形成してもよい。その結果、作製工程において、第２の不純物領域２０３ｃと第３の不純物領域２１３ｂ、又は、第２の不純物領域２０３ｃと第４の不純物領域２１３ｃとを同一に形成することが可能となるため、工程を簡略化することが可能となる。
【００５９】
例えば、半導体膜２０３のソース領域又はドレイン領域を形成する第１の不純物領域２０３ｂをｐ型の導電型で設け、第２の不純物領域２０３ｃをｎ型の導電型で設け、半導体膜２１３のソース又はドレインを形成する第３の不純物領域２１３ｂをｎ型の導電型で設け、ＬＤＤ領域を形成する第４の不純物領域２１３ｃを第３の不純物領域２１３ｂより濃度が低いｎ型の導電型で設けることができる。さらに、第２の不純物領域２０３ｃと第４の不純物領域２１３ｃを同一の濃度で設けることができる。もちろん、第２の不純物領域２０３ｃと第３の不純物領域２１３ｂとを同一の濃度で設けることも可能である。なお、半導体膜２０３に形成される第１の不純物領域２０３ｂをｎ型の導電型で設ける場合には、導電型を逆にすればよい。
【００６０】
ソース電極又はドレイン電極を形成する導電膜２０７は、絶縁膜２０６ａ、２０６ｂに形成された開口部を介して半導体膜２０３のソース領域又はドレイン領域を形成する第１の不純物領域２０３ｂ、半導体膜２１３のソース領域又はドレイン領域を形成する第３の不純物領域２１３ｂと電気的に接続するように設けられている。また、図４に示すように、第１の不純物領域２０３ｂと第３の不純物領域２１３ｂが導電膜２０７を介して電気的に接続することによりＣＭＯＳ回路を形成してもよい。
【００６１】
次に、上記図４で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図５は図６の上面図を示し、図６は図４（Ａ）のａ１−ｂ１の断面図を示し、図７は図４（Ａ）のａ３−ｂ３の断面図を示している。
【００６２】
まず、基板２０１上に絶縁膜２０２を介して島状の半導体膜２０３、２１３を形成し、当該島状の半導体膜２０３、２１３を覆ってゲート絶縁膜２０４、導電膜２１５を積層して形成する（図６（Ａ）、図７（Ａ））。基板２０１、絶縁膜２０２、半導体膜２０３、２１３、ゲート絶縁膜２０４、導電膜２１５は、それぞれ上記実施の形態１で示した作製方法及び材料等を本実施の形態でも適用することができる。なお、ここでは、導電膜２１５は第１の導電膜２１５ａと第２の導電膜２１５ｂとの積層構造で形成されている。
【００６３】
なお、半導体膜２０３、２１３にしきい値等を制御するため、あらかじめ低濃度の不純物元素を導入しておいてもよい。この場合は、半導体膜２０３、２１３において、後にチャネル形成領域となる領域にも不純物元素が導入されることとなる。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素として、ボロン（Ｂ）を５×１０１５〜５×１０１７／ｃｍ３の濃度で含まれるように半導体膜２０３、２１３の全面にあらかじめ導入しておくことが可能である。もちろん、半導体膜２０３と半導体膜２１３に異なる濃度の不純物元素を導入してもよいし、異なる導電型の不純物元素を導入してもよい。
【００６４】
次に、導電膜２１５（ここでは、第１の導電膜２１５ａと第２の導電膜２１５ｂの積層構造）を選択的にエッチングすることにより、ゲート電極として機能する導電膜２０５（ここでは、導電膜２０５ａと導電膜２０５ｂの積層構造）を形成し（図５（Ａ）、その後、当該導電膜２０５をマスクとして半導体膜２０３、２１３に不純物元素２２４を導入することによって、半導体膜２０３、２１３に不純物領域２２３を形成する（図５（Ｂ）、図６（Ｂ）、図７（Ｂ））。ここでは、導電膜２０５を島状の半導体膜２０３、２１３をそれぞれ横断するように形成した後に不純物元素２２４を導入するため、導電膜２０５と重ならない半導体膜２０３、２１３の領域に不純物領域２２３が形成される。
【００６５】
不純物元素２２４としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素２２４として、リン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜２０３、２１３に導入し、ｎ型を示す不純物領域２２３を形成する。
【００６６】
次に、半導体膜２０３の端部の一部と、半導体膜２１３の全面を覆うように選択的にレジスト２２１を設けた後、当該レジスト２２１と半導体膜２０３の上方に形成された導電膜２０５とをマスクとして、半導体膜２０３に不純物元素２２５を導入することによって、半導体膜２０３にチャネル形成領域２０３ａ、第１の不純物領域２０３ｂ及び第２の不純物領域２０３ｃを形成する（図５（Ｃ）、図６（Ｃ）、図７（Ｃ））。チャネル形成領域２０３ａは、ゲート電極を形成する導電膜２０５と半導体膜２０３が重なる領域に形成され、当該チャネル形成領域２０３ａと隣接してソース領域又はドレイン領域として機能する第１の不純物領域２０３ｂが形成され、半導体膜２０３の端部であってチャネル形成領域２０３ａ及び第１の不純物領域２０３ｂと隣接して第２の不純物領域２０３ｃが形成される。なお、ここでは、不純物元素２２５が導入されなかった部分が第２の不純物領域２０３ｃとなる。
【００６７】
具体的には、第２の不純物領域２０３ｃは、導電膜２０５が半導体膜２０３を横断する際に重なる両方の端部に形成され、両方の端部に形成された第２の不純物領域２０３ｃ間に第１の不純物領域２０３ｂが隣接するように形成されている。なお、第２の不純物領域２０３ｃは、必ずしも半導体膜２０３の端部の全てに形成する必要はなく、上記図１２（Ａ）に示したようにチャネル形成領域２０３ａ及び第１の不純物領域２０３ｂに接するように端部の一部に設けることも可能である。この場合、レジスト２２１を選択的に形成し、半導体膜２０３へ不純物元素２２５を打ち込む位置を制御することにより、第２の不純物領域２０３ｃを所望の形状で形成することが可能となる。
【００６８】
不純物元素２２５としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素２２５として、不純物元素２２４と異なる導電型の不純物元素を用いる。ここでは、不純物元素２２５として、ボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜２０３に導入し、ｐ型を示す第１の不純物領域２０３ｂを形成する。
【００６９】
次に、導電膜２０５の側面に接するように絶縁膜２１１を形成する（図６（Ｄ）、図７（Ｄ）。絶縁膜２１１は、サイドウォールとよばれることがあり、後の工程において、半導体膜に高濃度のｎ型不純物をドーピングし、絶縁膜２１１の下部に低濃度不純物領域を形成する際のマスクとして機能する。
【００７０】
絶縁膜２１１は、プラズマＣＶＤ法やスパッタリング法等を用いて、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、全面に形成した絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして形成することができる。
【００７１】
次に、半導体膜２０３の全面を覆うように選択的にレジスト２２２を設けた後、半導体膜２１３の上方に形成された導電膜２０５と絶縁膜２１１とをマスクとして、半導体膜２１３に不純物元素２２６を導入することによって、半導体膜２１３にチャネル形成領域２１３ａ、第３の不純物領域２１３ｂ及び第４の不純物領域２１３ｃを形成する（図５（Ｄ）、図６（Ｅ）、図７（Ｅ））。チャネル形成領域２１３ａは、ゲート電極を形成する導電膜２０５と半導体膜２１３が重なる領域に形成され、当該チャネル形成領域２１３ａと隣接し且つ絶縁膜２１１と半導体膜２１３が重なる領域にＬＤＤ領域として機能する第４の不純物領域２１３ｃが形成され、当該第４の不純物領域２１３ｃと隣接してソース領域又はドレイン領域として機能する第３の不純物領域２１３ｂが形成される。なお、ここでは、不純物元素２２６が導入されなかった部分が第４の不純物領域２１３ｃとなる。
【００７２】
不純物元素２２６としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素２２６として、不純物元素２２５と異なる導電型の不純物元素を用いる。ここでは、不純物元素２２６として、リン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜２１３に導入し、ｐ型を示す第３の不純物領域２１３ｂを形成する。
【００７３】
なお、本実施の形態において、不純物元素２２５と不純物元素２２６を半導体膜２０３、２１３に導入する順番を逆にしてもよい。この場合、先に、半導体膜２１３に第３の不純物領域２１３ｂ及び第４の不純物領域２１３ｃが形成され、その後、半導体膜２０３に第１の不純物領域２０３ｂ及び第２の不純物領域２０３ｃが形成される。
【００７４】
次に、導電膜２０５、半導体膜２０３、２１３等を覆うように絶縁膜２０６ａ及び絶縁膜２０６ｂを積層して形成し、当該絶縁膜２０６ｂ上にソース電極又はドレイン電極として機能する導電膜２０７を選択的に形成する（図６（Ｆ）、図７（Ｆ））。導電膜２０７は、半導体膜２０３のソース領域又はドレイン領域を形成する第１の不純物領域２０３ｂと、半導体膜２１３のソース領域又はドレイン領域を形成する第３の不純物領域２１３ｂと電気的に接続されるように設ける。なお、本実施の形態では、第１の不純物領域２０３ｂに電気的に接続された導電膜２０７と第３の不純物領域２１３ｂに電気的に接続された導電膜２０７とを電気的に接続することによって、ｐチャネル型薄膜トランジスタとｎチャネル型薄膜トランジスタを有するＣＭＯＳ回路を形成することができる。
【００７５】
絶縁膜２０６ａ及び絶縁膜２０６ｂ、導電膜２０７は、それぞれ上記実施の形態１で示した作製方法及び材料等を本実施の形態でも適用することができる。ここでは、絶縁膜２０６ａとして、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）を形成し、絶縁膜２０６ｂとして、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を形成する。
【００７６】
以上の工程により、半導体装置を作製することができる。
【００７７】
本実施の形態で示したように半導体装置を設けることによって、島状の半導体膜をゲート絶縁膜が横断する場合であっても、段差部におけるゲート電極と半導体膜とのリークやショートを防止することができる。また、半導体膜の端部にプロセスに起因する固定電荷が形成される場合であっても、半導体膜端部のチャネル形成領域に起因するトランジスタへの特性の影響を低減することが可能となる。また、ｐチャネル型の薄膜トランジスタとｎチャネル型の薄膜トランジスタを同一基板上に設ける場合に、一方の薄膜トランジスタに形成する不純物領域（例えば、本実施の形態におけるＬＤＤ領域として機能する第４の不純物領域２１３ｃ）と他方の薄膜トランジスタに形成する不純物領域（例えば、本実施の形態における第２の不純物領域２０３ｃ）を同一濃度の不純物元素を導入して設けることによって、工程の簡略化を図ることができる。
【００７８】
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【００７９】
（実施の形態３）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図面を参照して説明する。
【００８０】
本実施の形態で示す半導体装置を図８に示す。なお、図８（Ａ）は本実施の形態で示す半導体装置の上面図を示し、図８（Ａ）におけるａ１−ｂ１の断面図を図８（Ｂ）に、ａ２−ｂ２における断面図を図８（Ｃ）に、ａ３−ｂ３における断面図を図８（Ｄ）に示している。
【００８１】
本実施の形態で示す半導体装置は、基板３０１上に絶縁膜３０２を介して島状に設けられた半導体膜３０３、３１３と、当該半導体膜３０３、３１３の上方にゲート絶縁膜３０４を介して設けられたゲート電極を形成する導電膜３０５と、当該導電膜３０５を覆うように半導体膜３０３、３１３の上方に設けられた絶縁膜３０６ａ、３０６ｂと、当該絶縁膜３０６上に設けられたソース電極又はドレイン電極を形成する導電膜３０７とを有している（図８（Ａ）〜（Ｄ））。
【００８２】
ゲート電極を形成する導電膜３０５は、島状の半導体膜３０３、３１３を横断するように設けられている。また、導電膜３０５の側面に接して絶縁膜３１１（サイドウォールともいう）が設けられている。なお、ここでは、導電膜３０５を単層構造で設けた場合を示しているが、上記実施の形態で示したように、複数の導電膜を積層して設けてもよい。
【００８３】
島状に設けられた半導体膜３０３は、導電膜３０５と重なる領域に設けられたチャネル形成領域３０３ａと、導電膜３０５と重ならない領域であって、当該チャネル形成領域３０３ａと隣接して設けられたＬＤＤ領域を形成する第２の不純物領域３０３ｃと、ソース領域又はドレイン領域を形成する第１の不純物領域３０３ｂ及び第３の不純物領域３０３ｄとを有している。
【００８４】
第１の不純物領域３０３ｂは、第２の不純物領域３０３ｃと隣接して設けられており、当該第２の不純物領域３０３ｃはチャネル形成領域３０３ａと第１の不純物領域３０３ｂの間に設けられている。また、第３の不純物領域３０３ｄは、半導体膜３０３の端部のうち導電膜３０５が重なる部分の近傍であって、チャネル形成領域３０３ａと第１の不純物領域３０３ｂと第２の不純物領域３０３ｃと隣接するように設けられている。
【００８５】
島状に設けられた半導体膜３１３は、導電膜３０５と重なる領域に設けられたチャネル形成領域３１３ａと、導電膜３０５と重ならない領域であって、当該チャネル形成領域３１３ａと隣接して設けられたＬＤＤ領域を形成する第５の不純物領域３１３ｃと、ソース領域又はドレイン領域を形成する第４の不純物領域３１３ｂ及び第６の不純物領域３１３ｄとを有している。
【００８６】
第４の不純物領域３１３ｂは、第５の不純物領域３１３ｃと隣接して設けられており、当該第５の不純物領域３１３ｃはチャネル形成領域３１３ａと第４の不純物領域３１３ｂの間に設けられている。また、第６の不純物領域３１３ｄは、半導体膜３１３の端部のうち導電膜３０５が重なる部分の近傍であって、チャネル形成領域３１３ａと第４の不純物領域３１３ｂと第５の不純物領域３１３ｃと隣接するように設けられている。
【００８７】
本実施の形態において、半導体膜３０３に形成される第１の不純物領域３０３ｂと第２の不純物領域３０３ｃは、第３の不純物領域３０３ｄと異なる導電型の不純物領域となるように形成し、半導体膜３１３に形成される第４の不純物領域３１３ｂと第５の不純物領域３１３ｃは、第６の不純物領域３１３ｄと異なる導電型の不純物領域となるように形成する。また、半導体膜３０３に形成される第１の不純物領域３０３ｂは、半導体膜３１３に形成される第４の不純物領域３１３ｂと異なる導電型の不純物領域となるように形成する。
【００８８】
つまり、半導体膜３０３に形成される第３の不純物領域３０３ｄと半導体膜３１３に形成される第４の不純物領域３１３ｂ及び第５の不純物領域３１３ｃは同一の導電型となる。この場合、第３の不純物領域３０３ｄと第４の不純物領域３１３ｂ、又は、第３の不純物領域３０３ｄと第５の不純物領域３１３ｃに含まれる不純物元素の濃度が同一となるように形成してもよい。その結果、作製工程において、第３の不純物領域３０３ｄと第４の不純物領域３１３ｂ、又は、第３の不純物領域３０３ｄと第５の不純物領域３１３ｃとを同一に形成することが可能となるため、工程を簡略化することが可能となる。
【００８９】
また、半導体膜３１３に形成される第６の不純物領域３１３ｄと半導体膜３０３に形成される第１の不純物領域３０３ｂ及び第２の不純物領域３０３ｃは同一の導電型となる。この場合、第６の不純物領域３１３ｄと第１の不純物領域３０３ｂ、又は、第６の不純物領域３１３ｄと第２の不純物領域３０３ｃに含まれる不純物元素の濃度が同一となるように形成してもよい。その結果、作製工程において、第６の不純物領域３１３ｄと第１の不純物領域３０３ｂ、又は、第６の不純物領域３１３ｄと第２の不純物領域３０３ｃとを同一に形成することが可能となるため、工程を簡略化することが可能となる。
【００９０】
例えば、半導体膜３０３のソース領域又はドレイン領域を形成する第１の不純物領域３０３ｂとＬＤＤ領域を形成する第２の不純物領域３０３ｃをｐ型の導電型で設け、第３の不純物領域３０３ｄをｎ型の導電型で設けることができる。この場合、半導体膜３１３のソース領域又はドレイン領域を形成する第４の不純物領域３１３ｂ及びＬＤＤ領域を形成する第５の不純物領域３１３ｃをｎ型の導電型で設け、第６の不純物領域３１３ｄをｐ型の導電型で設ける。さらに、第２の不純物領域３０３ｃと第６の不純物領域３１３ｄとを同一の濃度で設け、第３の不純物領域３０３ｄと第５の不純物領域３１３ｃとを同一の濃度で設けることができる。もちろん、第１の不純物領域３０３ｂと第６の不純物領域３１３ｄとを同一の濃度で設け、第３の不純物領域３０３ｄと第４の不純物領域３１３ｂとを同一の濃度で設けることも可能である。
【００９１】
ソース電極又はドレイン電極を形成する導電膜３０７は、絶縁膜３０６ａ、３０６ｂに形成された開口部を介して半導体膜３０３のソース領域又はドレイン領域を形成する第１の不純物領域３０３ｂ、半導体膜３１３のソース領域又はドレイン領域を形成する第４の不純物領域３１３ｂと電気的に接続するように設けられている。また、図８に示すように、第１の不純物領域３０３ｂと第４の不純物領域３１３ｂが導電膜３０７を介して電気的に接続することによりＣＭＯＳ回路を形成してもよい。
【００９２】
次に、上記図８で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、図９は図８の上面図を示し、図１０は図８（Ａ）のａ１−ｂ１の断面図を示し、図１１は図８（Ａ）のａ３−ｂ３の断面図を示している。
【００９３】
まず、基板３０１上に絶縁膜３０２を介して島状の半導体膜３０３、３１３を形成し、当該島状の半導体膜３０３、３１３の上方にゲート絶縁膜３０４を介してゲート電極を形成する導電膜３０５を形成する（図９（Ａ）、図１０（Ａ）、図１１（Ａ））。基板３０１、絶縁膜３０２、半導体膜３０３、３１３、ゲート絶縁膜３０４、導電膜３０５は、それぞれ上記実施の形態で示した作製方法及び材料等を本実施の形態でも適用することができる。なお、ここでは、導電膜３０５を単層構造で設けた場合を示しているが、上記実施の形態で示したように、複数の導電膜を積層して設けてもよい。
【００９４】
次に、半導体膜３０３、３１３の上方に選択的にレジスト３２１を形成し、当該レジスト３２１と導電膜３０５をマスクとして半導体膜３０３、３１３に不純物元素３２５を導入することによって、半導体膜３０３、３１３に不純物領域３３１を形成する（図９（Ｂ）、図１０（Ｂ）、図１１（Ｂ））。ここでは、半導体膜３０３の端部の少なくとも一部が露出するようにレジスト３２１を形成し、半導体膜３１３の端部を覆うようにレジスト３２１を形成する。
【００９５】
不純物元素３２５としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素３２５として、リン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜３０３、３１３に導入し、ｎ型を示す不純物領域３３１を形成する。
【００９６】
次に、半導体膜３０３、３１３の上方に選択的にレジスト３２２を形成し、当該レジスト３２２と導電膜３０５をマスクとして半導体膜３０３、３１３に不純物元素３２６を導入することによって、半導体膜３０３、３１３に不純物領域３３２を形成する（図９（Ｃ）、図１０（Ｃ）、図１１（Ｃ））。ここでは、半導体膜３０３の端部を覆うようにレジスト３２２を形成し、半導体膜３１３の端部の少なくとも一部（導電膜３０５と重なる側の半導体膜３１３の端部の近傍）が露出するようにレジスト３２２を形成する。
【００９７】
不純物元素３２６としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。不純物元素３２６は、不純物元素３２５と異なる導電型のものを用いる。ここでは、不純物元素３２６として、ボロン（Ｂ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜３０３、３１３に導入し、ｎ型を示す不純物領域３３１を形成する。
【００９８】
次に、導電膜３０５の側面に接するように絶縁膜３１１を形成し、その後、半導体膜３０３の端部の一部と、半導体膜３１３の全面を覆うように選択的にレジスト３２３を設けた後、当該レジスト３２３と導電膜３０５と絶縁膜３１１をマスクとして、半導体膜３０３に不純物元素３２７を導入することによって、半導体膜３０３にチャネル形成領域３０３ａ、第１の不純物領域３０３ｂ、第２の不純物領域３０３ｃ及び第３の不純物領域３０３ｄを形成する（図９（Ｄ）、図１０（Ｄ）、図１１（Ｄ））。絶縁膜３１１は、サイドウォールとよばれることがあり、絶縁膜３１１の下部に低濃度不純物領域（ここでは、第２の不純物領域）を形成する際のマスクとして機能する。
【００９９】
チャネル形成領域３０３ａは、ゲート電極を形成する導電膜３０５と半導体膜３０３が重なる領域に形成され、当該チャネル形成領域３０３ａと隣接し且つ絶縁膜３１１と半導体膜３０３が重なる領域にＬＤＤ領域として機能する第２の不純物領域３０３ｃが形成され、当該第２の不純物領域３０３ｃと隣接してソース領域又はドレイン領域として機能する第１の不純物領域３０３ｂが形成される。なお、ここでは、不純物領域３３２のうち不純物元素３２７が導入されなかった部分が第３の不純物領域３０３ｄとなる。
【０１００】
不純物元素３２７としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素３２７として、不純物元素３２５と異なる導電型の不純物元素を用いる。ここでは、不純物元素３２７として、ボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜３０３に導入し、ｐ型を示す第１の不純物領域３０３ｂを形成する。
【０１０１】
次に、半導体膜３０３の全面と、半導体膜３１３の端部の一部を覆うように選択的にレジスト３２４を設けた後、当該レジスト３２４と導電膜３０５と絶縁膜３１１をマスクとして、半導体膜３１３に不純物元素３２８を導入することによって、半導体膜３１３にチャネル形成領域３１３ａ、第４の不純物領域３１３ｂ、第５の不純物領域３１３ｃ及び第６の不純物領域３１３ｄを形成する（図９（Ｅ）、図１０（Ｅ）、図１１（Ｅ））。
【０１０２】
チャネル形成領域３１３ａは、ゲート電極を形成する導電膜３０５と半導体膜３１３が重なる領域に形成され、当該チャネル形成領域３１３ａと隣接し且つ絶縁膜３１１と半導体膜３１３が重なる領域にＬＤＤ領域として機能する第５の不純物領域３１３ｃが形成され、当該第５の不純物領域３１３ｃと隣接してソース領域又はドレイン領域として機能する第４の不純物領域３１３ｂが形成される。なお、ここでは、不純物領域３３１のうち不純物元素３２８が導入されなかった部分が第６の不純物領域３１３ｄとなる。
【０１０３】
不純物元素３２８としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素３２８として、不純物元素３２７と異なる導電型の不純物元素を用いる。ここでは、不純物元素３２８として、リン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜３１３に導入し、ｐ型を示す第４の不純物領域３１３ｂを形成する。
【０１０４】
なお、本実施の形態において、不純物元素３２５と不純物元素３２６を半導体膜３０３、３１３に導入する順番を逆にしてもよく、この場合、先に半導体膜３０３、３１３に不純物領域３３２が形成され、その後、半導体膜３０３、３１３に不純物領域３３１が形成される。また、不純物元素３２７と不純物元素３２８を半導体膜３０３、３１３に導入する順番を逆にしてもよい。この場合、先に、半導体膜３１３に第４の不純物領域３１３ｂ、第５の不純物領域３１３ｃ及び第６の不純物領域３１３ｄが形成され、その後、半導体膜３０３に第１の不純物領域３０３ｂ、第２の不純物領域３０３ｃ及び第３の不純物領域３０３ｄが形成される。
【０１０５】
次に、導電膜３０５、半導体膜３０３、３１３等を覆うように絶縁膜３０６ａ及び絶縁膜３０６ｂを積層して形成し、当該絶縁膜３０６ｂ上にソース電極又はドレイン電極として機能する導電膜３０７を選択的に形成する（図１０（Ｆ）、図１１（Ｆ））。導電膜３０７は、半導体膜３０３のソース領域又はドレイン領域を形成する第１の不純物領域３０３ｂと、半導体膜３１３のソース領域又はドレイン領域を形成する第４の不純物領域３１３ｂと電気的に接続されるように設ける。なお、本実施の形態では、第１の不純物領域３０３ｂに電気的に接続された導電膜３０７と第４の不純物領域３１３ｂに電気的に接続された導電膜３０７とを電気的に接続することによって、ｐチャネル型薄膜トランジスタとｎチャネル型薄膜トランジスタを有するＣＭＯＳ回路を形成することができる。
【０１０６】
絶縁膜３０６ａ及び絶縁膜３０６ｂ、導電膜３０７は、それぞれ上記実施の形態１で示した作製方法及び材料等を本実施の形態でも適用することができる。ここでは、絶縁膜３０６ａとして、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）を形成し、絶縁膜３０６ｂとして、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を形成する。
【０１０７】
以上の工程により、半導体装置を作製することができる。
【０１０８】
なお、本実施の形態において、半導体膜３０３、３１３にしきい値等を制御するため、ゲート電極として機能する導電膜３０５を形成する前に低濃度の不純物元素を導入しておいてもよい。この場合、半導体膜３０３、３１３において、チャネル形成領域３０３ａ、３１３ａにも不純物元素が含まれることとなる。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、あらかじめ不純物元素を導入することにより形成した不純物領域を第３の不純物領域３０３ｄ又は第６の不純物領域３１３ｄとして利用することができる。この場合、上記図９（Ｂ）又は図９（Ｃ）の工程を省略することができる。
【０１０９】
本実施の形態で示したように半導体装置を設けることによって、島状の半導体膜をゲート絶縁膜が横断する場合であっても、段差部におけるゲート電極と半導体膜とのリークやショートを防止することができる。また、半導体膜の端部にプロセスに起因する固定電荷が形成される場合であっても、半導体膜端部のチャネル形成領域に起因するトランジスタへの特性の影響を低減することが可能となる。また、ｐチャネル型の薄膜トランジスタとｎチャネル型の薄膜トランジスタを同一基板上に設ける場合に、一方の薄膜トランジスタに形成するＬＤＤ領域として機能する不純物領域（例えば、本実施の形態における第２の不純物領域３０３ｃ、第４の不純物領域３１３ｃ）と他方の薄膜トランジスタに形成する不純物領域（例えば、本実施の形態における第６の不純物領域３１３ｄ、第３の不純物領域３０３ｄ）を同一濃度の不純物元素を導入して設けることによって、工程の簡略化を図ることができる。
【０１１０】
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０１１１】
（実施の形態４）
本実施の形態では、上記実施の形態で示した作製方法を用いて得られた半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０１１２】
まず、本実施の形態で示す半導体装置の上面構造の一例について、図１３（Ａ）を参照して説明する。図１３に示す半導体装置８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路１３１と、アンテナとして機能する導電膜１３２を含んでいる。アンテナとして機能する導電膜１３２は、薄膜集積回路１３１に電気的に接続されている。
【０１１３】
また、薄膜集積回路１３１に薄膜トランジスタを設ける場合には、上記実施の形態で示した構造を適用することができる。
【０１１４】
また、図１３（Ｂ）、（Ｃ）に図１３（Ａ）の断面の模式図を示す。アンテナとして機能する導電膜１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した構造の上方に、絶縁膜１３０を介してアンテナとして機能する導電膜１３２を設けることができる（図１３（Ｂ））。他にも、アンテナとして機能する導電膜１３２を基板１３３に別に設けた後、薄膜集積回路１３１と貼り合わせて設けることができる（図１３（Ｃ））。ここでは、絶縁膜１３０上に設けられた導電膜１３６とアンテナとして機能する導電膜１３２とが、接着性を有する樹脂１３５中に含まれる導電性粒子１３４を介して電気的に接続されている。
【０１１５】
なお、本実施の形態では、アンテナとして機能する導電膜１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電膜１３２の形状を適宜決めればよい。
【０１１６】
例えば、半導体装置８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ（図１４（Ａ））、平坦な形状（例えば、パッチアンテナ（図１４（Ｂ））またはリボン型の形状（図１４（Ｃ）、（Ｄ））等に形成することができる。また、アンテナとして機能する導電膜１３２の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１１７】
アンテナとして機能する導電膜１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１１８】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１１９】
次に、本実施の形態で示す半導体装置の動作について説明する。
【０１２０】
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１５（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０１２１】
図１５（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
【０１２２】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１２３】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１２４】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１２５】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１５（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１５（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０１２６】
なお、上述した以外にも本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１６を用いて説明する。
【０１２７】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１６（Ａ））。証書類とは、運転免許証、住民票等を指す（図１６（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１６（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１６（Ｄ））。書籍類とは、書物、本等を指す（図１６（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１６（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１６（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１６（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１２８】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【０１２９】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１３０】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【実施例１】
【０１３１】
本実施例では、上記実施の形態で示した半導体装置に含まれるトランジスタの電気的特性に関して図面を参照して説明する。具体的には、トランジスタを動作させた場合の電気的特性について検証（シミュレーション）を行った結果を示す。
【０１３２】
検証としては、半導体膜の端部に何らかの原因により電荷がトラップされた場合のトランジスタの電流−電圧特性（以下、「電気的特性」とも記す）に関し、上記図１で示した第２の不純物領域の有無による電気的特性の比較を行った。なお、本実施例では、半導体膜の端部にマイナス（負）の電荷が蓄積された場合を仮定して検証を行った。
【０１３３】
まず、導電膜１０５と重なる半導体膜１０３の端部にマイナスの固定電荷の蓄積を仮定し、当該蓄積される固定電荷の面密度に伴うトランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性について検証を行った（図１９（Ａ）〜（Ｄ））。これは、実験により半導体膜１０３の端部には、作製工程において何らかの固定電荷がトラップされていると考えられるためである。
【０１３４】
ここでは、半導体膜１０３の端部を４５°のテーパー形状とし、当該半導体膜１０３の端部にＱｆｅのマイナスの固定電荷の蓄積を仮定し、端部以外の半導体膜１０３の界面及びその近傍にＱｆｍ（１×１０１１／ｃｍ２）のマイナスの固定電荷の蓄積を仮定した。また、トランジスタのチャネル長Ｌを１μｍ、チャネル幅Ｗを１０μｍとして検証を行った。なお、実施例では、Ｑｆｅの濃度として、（ａ）：１×１０１２／ｃｍ２、（ｂ）：２×１０１２／ｃｍ２、（ｃ）：３×１０１２／ｃｍ２とした場合について検証を行った。
【０１３５】
この時の、トランジスタの電流−電圧特性の検証結果を図１９（Ｃ）、（Ｄ）に示す。なお、図１９（Ｃ）はｐチャネル型のトランジスタの電流−電圧特性を示しており、図１９（Ｄ）はｎチャネル型のトランジスタの電流−電圧特性を示している。なお、ｐチャネル型のトランジスタの場合には、ソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂをｐ型の導電型（濃度は、１×１０２０／ｃｍ３）とし、ｎチャネル型のトランジスタの場合には、第１の不純物領域１０３ｂをｎ型の導電型（濃度は、１×１０２０／ｃｍ３）と仮定した。
【０１３６】
ｐチャネル型のトランジスタの場合、半導体膜１０３の端部の固定電荷（Ｑｆｅ）の濃度が増加するに伴いトランジスタの電流−電圧特性が変化する結果が得られた。また、Ｑｆｅの濃度が変化するに伴いしきい値電圧が変化し、より顕著にトランジスタの電流−電圧特性に影響が生じることが分かった。一方、ｎチャネル型のトランジスタの場合、半導体膜の端部の固定電荷（Ｑｆｅ）の濃度が変化した場合であっても、トランジスタの電流−電圧特性に影響は生じなかった。
【０１３７】
この原因としては、ｐチャネル型のトランジスタでは、半導体膜１０３の端部と中央部に、エッジトランジスタとメイントランジスタがそれぞれ形成され、しきい値がそれぞれ異なるエッジトランジスタとメイントランジスタが並列接続されることによって、トランジスタの電流−電圧特性９２０に影響が生じたと考えられる（図２０（Ａ））。特に、ｐチャネル型のトランジスタにおいて半導体膜１０３の端部にマイナスの固定電荷が蓄積されるため、エッジトランジスタの電流−電圧特性９２２とメイントランジスタの電流−電圧特性９２１によって、トランジスタ全体の電流−電圧特性９２０に顕著に影響が生じ、こぶ（ｋｉｎｋ）９２５が生じた。
【０１３８】
一方、ｎチャネル型のトランジスタでは、同様にエッジトランジスタとメイントランジスタとが形成されるが、半導体膜１０３の端部に蓄積される固定電荷がマイナスであるため、エッジトランジスタの電流−電圧特性９２１がメイントランジスタの電流−電圧特性に隠され、トランジスタ全体の電流−電圧特性９２０に影響が生じなかったと考えられる（図２０（Ｂ））。なお、半導体膜１０３に形成される固定電荷がプラスの場合には、ｐチャネル型のトランジスタとｎチャネル型のトランジスタの電流−電圧特性が反対となる。
【０１３９】
次に、上記実施の形態で示したように、導電膜１０５と重なる半導体膜１０３の端部にチャネル形成領域１０３ａ及び第１の不純物領域１０３ｂと接するように第２の不純物領域１０３ｃを設けた場合のトランジスタの電流（Ｉｄ）−電圧（Ｖｇ）特性に関して検証を行った（図２１（Ａ）〜（Ｃ））。ここでは、半導体膜１０３の端部を４５°のテーパー形状とし、当該半導体膜１０３の端部にＱｆｅのマイナスの固定電荷の蓄積を仮定し、端部以外の半導体膜１０３の界面及びその近傍にＱｆｍ（１×１０１１／ｃｍ２）のマイナスの固定電荷の蓄積を仮定した。また、トランジスタのチャネル長Ｌを１μｍ、チャネル幅Ｗを１０μｍ、第２の不純物領域１０３ｃの幅ｄ（導電膜１０５と概略水平な方向に対する第２の不純物領域１０３ｃの長さ）を１μｍとして検証を行った。なお、実施例では、Ｑｆｅの濃度として、（ａ）：１×１０１２／ｃｍ２、（ｂ）：２×１０１２／ｃｍ２、（ｃ）：３×１０１２／ｃｍ２とした場合について検証を行った。
【０１４０】
この時の、ｐチャネル型のトランジスタの電流−電圧特性を図２１（Ｃ）に示す。なお、ここでは、ソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂをｐ型の導電型（１×１０２０／ｃｍ３）とし、第２の不純物領域１０３ｃをｎ型の導電型（１×１０１７／ｃｍ３）とした。
【０１４１】
図２１（Ｃ）より、ｐチャネル型のトランジスタであっても、半導体膜１０３の端部にマイナスの固定電荷がトラップされた場合であっても、トランジスタの電流−電圧特性に影響は生じなかった。また、半導体膜の端部の固定電荷（Ｑｆｅ）の濃度が増加した場合であっても、トランジスタの電流−電圧特性に影響は生じなかった。これは、ソース領域又はドレイン領域を形成する第１の不純物領域１０３ｂと逆の導電型を有する第２の不純物領域１０３ｃを、導電膜１０５と重なる半導体膜１０３の端部に設けることによって、当該第２の不純物領域１０３ｃが端部に形成される寄生チャネルのストッパとして機能するためであると考えられる。その結果、本発明で示した構造を用いることによって、半導体膜の端部に作製工程等によって何らかの原因により電荷がトラップされた場合であっても、トランジスタの電流−電圧特性が変化することを抑制することができることが分かった。
【０１４２】
次に、図２２（Ａ）〜（Ｃ）に上記図２１に示した構造において、第２の不純物領域１０３ｃの濃度を変化させた場合のトランジスタの電流−電圧特性の検証結果を示す。なお、Ｑｆｅの濃度として、（ａ）：１×１０１２／ｃｍ２、（ｂ）：２×１０１２／ｃｍ２、（ｃ）：３×１０１２／ｃｍ２とした場合ついて検証を行った。
【０１４３】
図２２（Ａ）は第２の不純物領域１０３ｃの濃度が１×１０１７／ｃｍ３（ｎ型）、図２２（Ｂ）は第２の不純物領域１０３ｃの濃度が１×１０１８／ｃｍ３（ｎ型）、図２２（Ｃ）は第２の不純物領域１０３ｃの濃度が１×１０１９／ｃｍ３（ｎ型）の場合のｐチャネル型トランジスタの電流−電圧特性の測定結果を示している。
【０１４４】
図２２（Ａ）〜（Ｃ）より、第２の不純物領域１０３ｃの濃度が増加するに伴いトランジスタのオフ電流の増加がみられた。この原因としては、第２の不純物領域１０３ｃの濃度を増やすほど、第２の不純物領域１０３ｃを経由するオフ電流が流れやすくなるからであると考えられる。従って、第２の不純物領域１０３ｃの濃度は、１×１０１７／ｃｍ３以上１×１０１８／ｃｍ３未満とすることが好ましい。
【０１４５】
次に、図２３（Ａ）〜（Ｄ）に第２の不純物領域１０３ｃの幅ｄを変化させた場合のトランジスタの電流−電圧特性の検証結果を示す。なお、Ｑｆｅの濃度として、（ａ）：１×１０１２／ｃｍ２、（ｂ）：２×１０１２／ｃｍ２、（ｃ）：３×１０１２／ｃｍ２とした場合について検証を行った。
【０１４６】
図２３（Ａ）はｄ＝０．３μｍ、図２３（Ｂ）はｄ＝０．５μｍ、図２３（Ｃ）はｄ＝１．０μｍ、図２３（Ｄ）はｄ＝１．５μｍの場合のトランジスタの電流−電圧特性の測定結果を示している。第２の不純物領域の幅ｄが十分でない時には、上記図１９で示した構造と同様に、半導体膜の端部の固定電荷（Ｑｆｅ）の濃度が増加するに伴いトランジスタの電流−電圧特性が変化する結果が得られた（図２３（Ａ））。また、Ｑｆｅの濃度が変化するに伴いしきい値電圧が変化し、トランジスタの電流−電圧特性に影響が生じることが分かった。
【０１４７】
以上の結果より、ｐチャネル型のトランジスタとｎチャネル型のトランジスタを含む半導体装置を設ける場合であっても、上記実施の形態２で示したように、一方のトランジスタにのみ寄生チャネルのストッパとして機能する不純物領域（例えば、第２の不純物領域１０３ｃ（図１）、第２の不純物領域２０３ｃ（図４））を設けることによって、半導体膜のチャネル形成領域の端部の特性によりトランジスタの特性へ及ぼす影響を低減することができる。
【図面の簡単な説明】
【０１４８】
【図１】本発明の半導体装置の一例を示す図。
【図２】本発明の半導体装置の作製方法の一例を示す図。
【図３】本発明の半導体装置の作製方法の一例を示す図。
【図４】本発明の半導体装置の一例を示す図。
【図５】本発明の半導体装置の作製方法の一例を示す図。
【図６】本発明の半導体装置の作製方法の一例を示す図。
【図７】本発明の半導体装置の作製方法の一例を示す図。
【図８】本発明の半導体装置の一例を示す図。
【図９】本発明の半導体装置の作製方法の一例を示す図。
【図１０】本発明の半導体装置の作製方法の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の一例を示す図。
【図１３】本発明の半導体装置の使用形態の一例を示す図。
【図１４】本発明の半導体装置の使用形態の一例を示す図。
【図１５】本発明の半導体装置の使用形態の一例を示す図。
【図１６】本発明の半導体装置の使用形態の一例を示す図。
【図１７】従来の半導体装置の一例を示す図。
【図１８】本発明の半導体装置の等価回路図の一例を示す図。
【図１９】本発明の半導体装置の実施例を説明する図。
【図２０】本発明の半導体装置の実施例を説明する図。
【図２１】本発明の半導体装置の実施例を説明する図。
【図２２】本発明の半導体装置の実施例を説明する図。
【図２３】本発明の半導体装置の実施例を説明する図。
【符号の説明】
【０１４９】
８０    半導体装置
８１    高周波回路
８２    電源回路
８３    リセット回路
８４    クロック発生回路
８５    データ復調回路
８６    データ変調回路
８７    制御回路
８８    記憶回路
８９    アンテナ
９１    コード抽出回路
９２    コード判定回路
９３    ＣＲＣ判定回路
９４    出力ユニット回路
１０１    基板
１０２    絶縁膜
１０３    半導体膜
１０４    ゲート絶縁膜
１０５    導電膜
１０６    絶縁膜
１０７    導電膜
１０８    レジスト
１２１    不純物元素
１２２    不純物元素
１２３    不純物領域
１２５    導電膜
１３０    絶縁膜
１３１    薄膜集積回路
１３２    導電膜
１３３    基板
１３４    導電性粒子
１３５    樹脂
１３６    導電膜
１５１    トランジスタ
１５２    トランジスタ
２０１    基板
２０２    絶縁膜
２０３    半導体膜
２０４    ゲート絶縁膜
２０５    導電膜
２０６    絶縁膜
２０７    導電膜
２１１    絶縁膜
２１３    半導体膜
２１５    導電膜
２２１    レジスト
２２２    レジスト
２２３    不純物領域
２２４    不純物元素
２２５    不純物元素
２２６    不純物元素
３０１    基板
３０２    絶縁膜
３０３    半導体膜
３０４    ゲート絶縁膜
３０５    導電膜
３０６    絶縁膜
３０７    導電膜
３１１    絶縁膜
３１３    半導体膜
３２１    レジスト
３２２    レジスト
３２３    レジスト
３２４    レジスト
３２５    不純物元素
３２６    不純物元素
３２７    不純物元素
３２８    不純物元素
３３１    不純物領域
３３２    不純物領域
９００    特性
９０１    基板
９０２    絶縁膜
９０３    半導体膜
９０４    ゲート絶縁膜
９０５    導電膜
９０７    導電膜
９２０    特性
９２１    特性
９２２    特性
１０３ａ    チャネル形成領域
１０３ｂ    不純物領域
１０３ｃ    不純物領域
１０５ａ    導電膜
１０５ｂ    導電膜
１２５ａ    導電膜
１２５ｂ    導電膜
２０３ａ    チャネル形成領域
２０３ｂ    不純物領域
２０３ｃ    不純物領域
２０３ｄ    不純物領域
２０５ａ    導電膜
２０５ｂ    導電膜
２０６ａ    絶縁膜
２０６ｂ    絶縁膜
２１３ａ    チャネル形成領域
２１３ｂ    不純物領域
２１３ｃ    不純物領域
２１３ｃ    領域
２１５ａ    導電膜
２１５ｂ    導電膜
３０３ａ    チャネル形成領域
３０３ｂ    不純物領域
３０３ｃ    不純物領域
３０３ｄ    不純物領域
３０６ａ    絶縁膜
３０６ｂ    絶縁膜
３１３ａ    チャネル形成領域
３１３ｂ    不純物領域
３１３ｃ    不純物領域
３１３ｄ    不純物領域
３２００    リーダ／ライタ
３２１０    表示部
３２２０    品物
３２３０    半導体装置
３２４０    リーダ／ライタ
３２５０    半導体装置
３２６０    商品
９０３ａ    チャネル形成領域
９０３ｂ    不純物領域
９５３ｂ    不純物領域
【図１】
0005137424.tif 000002
【図２】
0005137424.tif 000003
【図３】
0005137424.tif 000004
【図４】
0005137424.tif 000005
【図５】
0005137424.tif 000006
【図６】
0005137424.tif 000007
【図７】
0005137424.tif 000008
【図８】
0005137424.tif 000009
【図９】
0005137424.tif 000010
【図１０】
0005137424.tif 000011
【図１１】
0005137424.tif 000012
【図１２】
0005137424.tif 000013
【図１３】
0005137424.tif 000014
【図１４】
0005137424.tif 000015
【図１５】
0005137424.tif 000016
【図１６】
0005137424.tif 000017
【図１７】
0005137424.tif 000018
【図１８】
0005137424.tif 000019
【図１９】
0005137424.tif 000020
【図２０】
0005137424.tif 000021
【図２１】
0005137424.tif 000022
【図２２】
0005137424.tif 000023
【図２３】
0005137424.tif 000024