(57)【特許請求の範囲】
【請求項１】
ダマシン配線構造を有する半導体装置であって、
フッ素添加カーボン膜からなる層間絶縁膜と、
前記層間絶縁膜に埋め込まれた銅配線と、を備え、
前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成され、
前記フッ素バリア膜は、ａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜のいずれかであり、
当該フッ素バリア膜の成膜時後半において酸素（Ｏ）又は窒素（Ｎ）を導入する、半導体装置。
【請求項２】
前記フッ素バリア膜の厚さは５ｎｍ以上である、請求項１に記載の半導体装置。
【請求項３】
ダマシン配線構造を有する半導体装置の製造方法であって、
フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、
前記層間絶縁膜に配線溝を形成する工程と、
前記配線溝にフッ素バリア膜を形成する工程と、
前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、
前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備え、
前記フッ素バリア膜は、ａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜のいずれかであり、
前記フッ素バリア膜を形成する工程では、成膜時後半において酸素（Ｏ）又は窒素（Ｎ）を導入する、半導体装置の製造方法。
【請求項４】
前記フッ素バリア膜の厚さは５ｎｍ以上である、請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線は、低抵抗化および高信頼化を目的として、Ｃｕ配線を用いるようになっている。Ｃｕ配線は、ドライエッチングによる形成が困難なため、配線を多層に形成したダマシン配線構造を有する。ダマシン配線構造は、層間絶縁膜上に形成された配線パターンの溝にＣｕ膜を堆積させ、その後、溝以外に堆積させたＣｕをケミカルメカニカルポリッシング（以下、ＣＭＰ法とも呼称する）によって除去する方法で作られる。
【０００３】
ここで、微細なＣｕ配線が形成される場合に、Ｃｕは拡散しやすい元素であり、Ｃｕの拡散によって層間絶縁膜中の絶縁性が低下することなどから、Ｃｕ配線と層間絶縁膜との間には、Ｃｕの拡散防止のためのバリアメタルを介在させることが知られている。このバリアメタルは、例えばＴａ（タンタル）やその化合物であるＴａＮ（窒化タンタル）等が用いられる。
【０００４】
一方、層間絶縁膜としては、炭素（Ｃ）とフッ素（Ｆ）の化合物であるＣＦ膜（フッ素添加カーボン膜）が用いられることが知られている。ところで、半導体装置におけるＣｕ配線の形成では、アニール処理等の熱を負荷する処理工程が行われる。これら熱処理工程では、例えば半導体装置は２５０℃〜３５０℃程度に加熱され、熱処理工程において層間絶縁膜であるＣＦ膜からフッ素がバリアメタル中に拡散し、例えばバリアメタルがＴａ（あるいはその化合物）である場合にはＴａＦ５（フッ化タンタル）がバリアメタル中に生成されることとなる。
【０００５】
これらＴａＦ５は蒸気圧が非常に高く、上述した熱処理工程中に蒸発してしまい、バリアメタルにおけるＴａの密度が低下し、バリアメタルの役割であるＣｕの拡散防止効果が低下してしまう恐れがある。これにより半導体装置におけるリーク電流が増加し、装置不良が生じてしまう場合がある。また、ＣＦ膜である層間絶縁膜とバリアメタルとの密着性が低下してしまう恐れもある。
【０００６】
そこで、例えば特許文献１には、バリアメタルをＣＦ膜からのフッ素の拡散を防止するための例えばＴｉ（チタン）膜である第１の膜と、Ｃｕ配線からのＣｕの拡散を防止するための例えばＴａ（タンタル）膜である第２の膜から構成した半導体装置が開示されている。また、例えば特許文献２には、ＴａＮやＴｉＮ等からなるバリア層と、ＴａやＴｉ等からなる接着層とを備えたダマシン型Ｃｕ配線構造が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４８４１号公報
【特許文献２】ＵＳ２００６／０１１３６７５Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、本発明者らが鋭意研究を行った結果、半導体装置の製造に際し、上記特許文献１、２において用いられているＴｉ膜やＴｉＮ膜と、ＣＦ膜である層間絶縁膜とを接触させた状態でアニール処理等の熱処理工程を行った場合には、Ｔｉ膜やＴｉＮ膜にＣＦ膜からフッ素が拡散し、Ｔｉ膜あるいはＴｉＮ膜内においてＴｉＦ４（フッ化チタン）が生成され、半導体装置のリーク電流が増加し、装置不良が発生してしまうことを知見した。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、ダマシン構造のＣｕ配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるＣＦ膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明によれば、ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成され、前記フッ素バリア膜は、ａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜のいずれかであり、当該フッ素バリア膜の成膜時後半において酸素（Ｏ）又は窒素（Ｎ）を導入する、半導体装置が提供される。
【００１１】
上記半導体装置において、前記フッ素バリア膜の厚さは５ｎｍ以上であっても良い。
【００１２】
また、別の観点からの本発明によれば、ダマシン配線構造を有する半導体装置の製造方法であって、フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜に配線溝を形成する工程と、前記配線溝にフッ素バリア膜を形成する工程と、前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備え、前記フッ素バリア膜は、ａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜のいずれかであり、前記フッ素バリア膜を形成する工程では、成膜時後半において酸素（Ｏ）又は窒素（Ｎ）を導入する、半導体装置の製造方法が提供される。
【００１３】
上記半導体装置の製造方法において、前記フッ素バリア膜の厚さは５ｎｍ以上であっても良い。
【発明の効果】
【００１４】
本発明によれば、ダマシン構造のＣｕ配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるＣＦ膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の表面に配線溝が形成された状態を示している。
【図２】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、フッ素バリア膜とバリアメタル膜が層間絶縁膜上に連続して形成された状態を示している。
【図３】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Ｃｕ導電層が基板の表面全体に形成された状態を示している。
【図４】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の上方からＣｕ導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図５】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、封止膜が基板の表面全体に形成された状態を示している。
【図６】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第１層のＣｕ配線構造の上面に層間絶縁膜が形成された状態を示している。
【図７】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層の層間絶縁膜の表面に配線溝が形成された状態を示している。
【図８】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層においてフッ素バリア膜が層間絶縁膜上に形成された状態を示している。
【図９】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層において配線溝の底面に形成されたフッ素バリア膜の除去が行われた状態を示している。
【図１０】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層においてバリアメタル膜が形成された状態を示している。
【図１１】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層においてＣｕ導電層が基板の表面全体に形成された状態を示している。
【図１２】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層において層間絶縁膜の上方からＣｕ導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図１３】本発明の第２の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第２層において封止膜が基板の表面全体に形成された状態を示している。
【図１４】層間絶縁膜としてＣＦ膜を用いて製造した半導体装置と、層間絶縁膜としてＢＤを用いて製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【図１５】フッ素バリア膜を形成せずに製造した半導体装置、１０ｎｍの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置及び１５ｎｍの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１７】
図１〜図５は、Ｃｕ配線構造を製造する製造工程を示す説明図である。即ち、Ｓｉ等からなる基板Ｗにおいて、基板本体１の上面にＣｕ配線が形成される過程を図示している。
【００１８】
先ず、図１に示すように、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって、ＣＦ膜（フッ素添加カーボン膜）である層間絶縁膜２が基板本体１の上に形成される。続いて、フォトリソグラフィおよび反応性イオンエッチング（ＲＩＥ）により、層間絶縁膜２の表面に配線溝４が形成される。
【００１９】
次に、図２に示すように、配線溝４の内面を被覆するように、フッ素バリア膜５とバリアメタル（以下、ＢＭとも呼称する）膜６が層間絶縁膜２上に連続して形成される。フッ素バリア膜５は、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜が例示される。このフッ素バリア膜５成膜時の成膜条件としては、例えば温度３５０℃以下、μ波パワー２．５ｋＷ、圧力５０ｍＴｏｒｒの条件下において、ＴＭＳ（トリメチルシラン）、Ｏ２（酸素）及びＣ４Ｈ６（ブチン）を、ラジアルラインスロットアンテナを備えるプラズマ成膜装置に導入し、成膜を行うことで形成される。なお、シリコン系絶縁膜は密着性の点でも優れており、フッ素バリア膜５は高い密着性を保ちつつ層間絶縁膜２上に形成される。
【００２０】
また、ＢＭ膜６は、フッ素バリア膜５の全面に例えばＴｉ膜やＴａ膜をスパッタリングして形成される。ＢＭ膜６としては、Ｔｉ膜、Ｔｉ化合物膜、Ｔｉ合金膜の単層膜やこれらの２種以上の積層膜あるいは、Ｔａ膜、Ｔａ化合物膜、Ｔａ合金膜の単層膜やこれらの２種以上の積層膜が挙げられる。
【００２１】
ここで、図２に示すように成膜されるフッ素バリア膜５の厚さは、５ｎｍ以上であることが好ましい。これは、フッ素バリア膜５の厚さが５ｎｍ未満の場合には、フッ素（Ｆ）のバリア性を十分に保つことができないためである。
【００２２】
次に、図３に示すように、Ｃｕ導電層１０が、ＢＭ膜６の上から配線溝４を埋め込むように、基板Ｗの表面全体に形成される。Ｃｕ導電層１０は、純Ｃｕに限らずＣｕ合金であってもよく、合金Ｃｕめっき、スパッタリング等で形成される。
【００２３】
次に、図４に示すように、配線溝４の内部にあるＣｕ導電層１０、ＢＭ膜６及びフッ素バリア膜５の部分を残して、層間絶縁膜２の上方からＣｕ導電層１０、ＢＭ膜６及びフッ素バリア膜５がＣＭＰ法により除去される。こうして、配線溝４の内部に層間絶縁膜２側から順に形成されたフッ素バリア膜５、ＢＭ膜６によって囲まれた状態で、Ｃｕ配線１５（Ｃｕ導電層１０）が形成される。そして、図５に示すように、層間絶縁膜２、Ｃｕ配線１５の上面（上方）を封止するための封止膜１７が形成され、ダマシン配線構造を有するＣｕ配線構造１８が製造される。なお、封止膜１７は例えばＳｉＣＮ膜、ＳｉＣＯ膜等である。
【００２４】
ここで、Ｃｕ配線構造１８の製造において、フッ素バリア膜５として、ａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜を例示したが、これらシリコン系絶縁膜の成膜時には、ＣＦ膜である層間絶縁膜２との密着性を担保する観点から、酸素（Ｏ）あるいは窒素（Ｎ）を成膜時の後半に導入することが好ましい。即ち、図２に示すように、例えばフッ素バリア膜５としてａＣＳｉＯ膜を成膜する場合に、層間絶縁膜２近傍側の成膜時（成膜時の前半）には、酸素を導入しない状態でａＣＳｉ膜を形成させ、ＢＭ膜６近傍側の成膜時（成膜時の後半）には、酸素を導入してａＣＳｉＯ膜を形成させ、ＣＦ膜である層間絶縁膜２との密着性が高いフッ素バリア膜５が成膜される。なお、同様にａＣＳｉＯＮ膜あるいはＳｉＣＮ膜をフッ素バリア膜５として成膜する場合にも酸素あるいは窒素を成膜時の後半に導入することで、層間絶縁膜２との密着性が高いフッ素バリア膜５を成膜することができる。
【００２５】
以上、図１〜図５を参照して説明したＣｕ配線構造の製造工程においては、結晶構造の安定化を図るために製造工程中に、２５０℃〜３５０℃の温度に加熱しアニール処理が行われることが一般的である。ここでＣｕ配線構造におけるバリアメタル層（上記ＢＭ膜６に相当）としては、例えばＴｉやＴａ（あるいはその化合物）が用いられている。この場合、金属からなるバリアメタル層によってＣｕ導電層１０から層間絶縁膜２へのＣｕの拡散は防止されるものの、ＣＦ膜である層間絶縁膜２からバリアメタル層へフッ素が拡散し、ＴｉＦ４やＴａＦ５が生成され、バリアメタル層におけるＴｉやＴａの密度が低下する。即ち、従来のＣｕ配線構造の製造工程においては、バリアメタル層のＣｕ拡散を防止するバリア性が低下し、Ｃｕ配線構造におけるリーク電流が増加してしまう恐れがあることを本発明者らは知見した。なお、本知見については後述する実施例において詳細に説明する。
【００２６】
上記知見に基づき、本実施の形態においては図２〜図５に示すように、層間絶縁膜２とＢＭ膜６との間にシリコン系絶縁膜であるフッ素バリア膜５を形成する構成としたため、アニール処理等、配線構造に熱を負荷する処理を行った場合にも、ＣＦ膜である層間絶縁膜２からＢＭ膜６にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダマシン型のＣｕ配線構造１８が製造され、装置不良の発生等が抑制される。
【００２７】
以上、本発明の実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００２８】
例えば、上記実施の形態においては、単一のＣｕ配線構造１８が製造される場合について説明したが、一般的に半導体装置におけるダマシン型Ｃｕ配線構造は、所謂デュアルダマシン構造と呼ばれるＣｕ配線が複数層重なりあった構成とされる。そこで、以下には本発明の第２の実施の形態として、２つのＣｕ配線構造がビア配線を介して接続し、２層重ねて設けられる場合（所謂ダブルダマシン配線構造）について説明する。
【００２９】
図６〜図１３は、２層に配置されたＣｕ配線構造１８ａ（第１層）１８ｂ（第２層）がビア接続される場合のＣｕ配線構造の製造工程を示す説明図である。なお、第２の実施の形態では、上記実施の形態に説明したように製造されるＣｕ配線構造１８（即ち、ここでの１８ａ）を第１層として、その上方に第２層のＣｕ配線構造１８ｂが形成される場合を図示して説明する。
【００３０】
先ず、図６に示すように、上記実施の形態に説明した製造方法によって製造された（第１層の）Ｃｕ配線構造１８ａの表面にＣＦ膜である層間絶縁膜３０が、例えばラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成される。
【００３１】
続いて、図７に示すように、フォトリソグラフィおよび反応性イオンエッチング（ＲＩＥ）により、層間絶縁膜３０の表面にダマシン構造のトレンチ溝３２ａ及びビアホール３２ｂからなる配線溝３２が形成される。なお、この配線溝３２は、第１層のＣｕ配線構造１８ａの上面に形成された封止膜１７を貫通させるように形成される。
【００３２】
続いて、図８に示すように、配線溝３２の内面を被覆するように、フッ素バリア膜３５が形成される。フッ素バリア膜３５は、上記実施の形態と同様に、ラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばａＣＳｉＯ（アモルファスカーボンシリコンオキサイド）膜、ａＣＳｉＯＮ（アモルファスカーボンシリコンオキサイドナイトライド）膜又はＳｉＣＮ（シリコンカーボンナイトライド）膜が例示される。
【００３３】
次に、図９に示すように、パンチングによって配線溝３２の底面に形成されたフッ素バリア膜３５の除去が行われる。即ち、配線溝３２において、トレンチ溝３２ａの底面とビアホール３２ｂの底面に形成されたフッ素バリア膜３５が除去され、トレンチ溝３２ａ及びビアホール３２ｂの側面（側壁）にのみフッ素バリア膜３５が残存することとなる。
【００３４】
図９には、ビアホール３２ｂ底部のフッ素バリア膜３５を除去した状態が示されている。パンチングによるフッ素バリア膜３５の除去は、ビアホール３２ｂの底面に形成されたフッ素バリア膜３５を除去するためのものである。上述したように、フッ素バリア膜３５はシリコン系絶縁膜であるため、仮にフッ素バリア膜３５をビアホール３２ｂの底面に形成したままの状態で、第２層のＣｕ配線構造１８ｂを形成してしまうと、第１層のＣｕ配線構造１８ａと第２層のＣｕ配線構造１８ｂとを電気的に接続するためのビア配線（即ち、ビアホール３２ｂ内に形成されるＣｕ配線）の底部（下部）にシリコン系絶縁膜が形成された状態となり、最終的に製造されるダブルダマシン構造のＣｕ配線において第１層のＣｕ配線構造１８ａと第２層のＣｕ配線１８ｂが電気的に導通しない構造となってしまう。そこで、ビアホール３２ｂの底面においては、フッ素バリア膜３５の除去を行うことが必要となる。
【００３５】
続いて、図１０に示すように、配線溝３２の内面を被覆するように、ＢＭ膜３６が形成される。ＢＭ膜３６は、上記実施の形態と同様、フッ素バリア膜３５の全面に例えばＴｉ膜やＴａ膜をスパッタリングして形成される。ＢＭ膜３６としては、Ｔｉ膜、Ｔｉ化合物膜、Ｔｉ合金膜の単層膜やこれらの２種以上の積層膜あるいは、Ｔａ膜、Ｔａ化合物膜、Ｔａ合金膜の単層膜やこれらの２種以上の積層膜が挙げられる。
【００３６】
次に、図１１に示すように、Ｃｕ導電層４０が、ＢＭ膜３６の上から配線溝３２を埋め込むように、基板の表面全体に形成される。Ｃｕ導電層４０は、純Ｃｕに限らずＣｕ合金であってもよく、合金Ｃｕめっき、スパッタリング等で形成される。
【００３７】
次に、図１２に示すように、配線溝３２の内部にあるＣｕ導電層４０、ＢＭ膜３６及びフッ素バリア膜３５の部分を残して、層間絶縁膜３０の上方からＣｕ導電層４０、ＢＭ膜３６及びフッ素バリア膜３５がＣＭＰ法により除去される。こうして、配線溝３２の内部に層間絶縁膜３０側から順に形成された側壁部のフッ素バリア膜３５（所謂サイドライナーとも呼称される）、ＢＭ膜６によって囲まれた状態で、Ｃｕ配線４５（Ｃｕ導電層４０）が形成される。そして、図１３に示すように、層間絶縁膜３０及びＣｕ配線４５の上面（上方）を封止するための封止膜４７が形成され、所謂ダブルダマシン構造を有するＣｕ配線構造４８が製造される。
【００３８】
以上、図６〜図１３を参照して説明した製造工程によって製造されるダブルダマシン構造を有するＣｕ配線構造４８においては、層間絶縁膜２とＢＭ膜６との間にシリコン系絶縁膜であるフッ素バリア膜５を形成し、さらに、層間絶縁膜３０とＢＭ膜３６との間にもフッ素バリア膜３５を形成する構成としたため、アニール処理等、配線構造に加熱処理を行った場合にも、ＣＦ膜である層間絶縁膜２、３０からＢＭ膜６、３６にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダブルダマシン型のＣｕ配線構造４８が製造され、装置不良の発生等が抑制される。
【００３９】
なお、上記実施の形態においては単層構造のＣｕ配線構造に本発明を適用する場合について説明し、第２の実施の形態においては所謂ダブルダマシン（２層）構造のＣｕ配線構造に本発明を適用する場合について説明したが、当然複数層のＣｕ配線を重ねて構成する場合についても本願発明は適用可能である。
【実施例】
【００４０】
層間絶縁膜としてＣＦ膜を用いた場合に、従来のＣｕ配線構造の製造工程においては、バリアメタル層のＣｕ拡散を防止するバリア性が低下し、Ｃｕ配線構造におけるリーク電流が増加してしまう恐れがあることを知見した。以下では実施例として本知見について説明する。
【００４１】
先ず、本発明者らは、層間絶縁膜としてＣＦ膜を用いた場合と、層間絶縁膜としてＢＤ（Ｂｌａｃｋ  Ｄｉａｍｏｎｄ）を用いた場合におけるアニール処理時のリーク電流の変化について評価を行った。図１４は、層間絶縁膜としてＣＦ膜（グラフ中のｓｔｄ）を用いて製造した半導体装置と、層間絶縁膜としてＢＤ（グラフ中のＢｌａｃｋ  Ｄｉａｍｏｎｄ）を用いて製造した半導体装置において、３５０℃の条件下でアニール処理した場合のリーク電流の変化（２０Ｖの電圧負荷時）を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはＴｉ（チタン）を用いている。
【００４２】
図１４に示されたように、層間絶縁膜としてＣＦ膜を用いて製造された半導体装置においては、アニール処理時間が経過するに従ってリーク電流が増加することが分かった。一方、層間絶縁膜としてＢＤを用いて製造された半導体装置においては、アニール処理時間が経過するに従って、アニール処理による結晶構造の安定化が図られ、リーク電流が減少していることが分かった。即ち、半導体装置において層間絶縁膜がＣＦ膜であることにより、アニール処理時にリーク電流が増加してしまうことが分かった。これは、バリアメタル膜として用いられるＴｉに対して層間絶縁膜であるＣＦ膜からフッ素が拡散し、ＴｉＦ４が生成され、バリアメタル膜内のＴｉ密度が低下したことが原因であると推察された。
【００４３】
続いて、本発明の特徴であるフッ素バリア膜をＣＦ膜である層間絶縁膜とバリアメタル膜との間に形成した場合のリーク電流の変化について評価を行った。図１５は、フッ素バリア膜を形成せずに製造した半導体装置（図中のｓｔｄ）、ａＣＳｉＯである１０ｎｍの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置（図中のＳＷ  ａＣＳｉＯ  １０ｎｍ）及びａＣＳｉＯである１５ｎｍの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置（図中のＳＷ  ａＣＳｉＯ  １５ｎｍ）において３５０℃の条件下でアニール処理した場合のリーク電流の変化（２０Ｖの電圧負荷時）を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはＴｉを用いている。
【００４４】
図１５に示されたように、アニール処理時（熱負荷処理時）において、半導体装置製造時にフッ素バリア膜を形成した場合には、フッ素バリア膜を形成しない場合に比べリーク電流の増加が抑えられていることが分かった。また、フッ素バリア膜を厚くすることで、よりリーク電流の増加が抑えられることが分かった。
【００４５】
以上説明した実施例から、ＣＦ膜を用いた半導体装置の製造時に、フッ素バリア膜を層間絶縁膜（ＣＦ膜）とバリアメタル膜との間に形成することにより、従来の半導体装置において発生していた、ＣＦ膜からバリアメタル膜へのフッ素の拡散が抑えられ、半導体装置に例えばアニール処理等の熱処理工程が行われた際のリーク電流の増加が抑制され、装置不良等が回避されることが分かった。
【産業上の利用可能性】
【００４６】
本発明は、半導体装置及び半導体装置の製造方法に適用できる。
【符号の説明】
【００４７】
１…基板本体
２…層間絶縁膜
４…配線溝
５…フッ素バリア膜
６…バリアメタル（ＢＭ）膜
１０…Ｃｕ導電層
１５…Ｃｕ配線
１７…封止膜
１８…Ｃｕ配線構造
１８ａ…Ｃｕ配線構造（第１層）
１８ｂ…Ｃｕ配線構造（第２層）
３０…層間絶縁膜
３２…配線溝
３２ａ…トレンチ溝
３２ｂ…ビアホール
３５…フッ素バリア膜
３６…バリアメタル（ＢＭ）膜
４０…Ｃｕ導電層
４５…Ｃｕ配線
４８…Ｃｕ配線構造
Ｗ…基板
【図１】
0005364765.tif 000002
【図２】
0005364765.tif 000003
【図３】
0005364765.tif 000004
【図４】
0005364765.tif 000005
【図５】
0005364765.tif 000006
【図６】
0005364765.tif 000007
【図７】
0005364765.tif 000008
【図８】
0005364765.tif 000009
【図９】
0005364765.tif 000010
【図１０】
0005364765.tif 000011
【図１１】
0005364765.tif 000012
【図１２】
0005364765.tif 000013
【図１３】
0005364765.tif 000014
【図１４】
0005364765.tif 000015
【図１５】
0005364765.tif 000016