(57)【特許請求の範囲】
【請求項１】
情報系列の符号化出力として、前記情報系列を符号化した情報符号系列と、前記情報符号系列を入力とする第１畳込み符号器から出力される第１の冗長情報系列と、前記情報符号系列をインタリーブした系列を入力とする第２畳込み符号器から出力される第２の冗長情報系列とを順次出力するターボ符号器であって、
インタリーブされた前記情報符号系列のテールビットを保持する保持手段を有し、
前記保持手段に保持した前記インタリーブした情報符号系列のテールビットを、前記情報符号系列と、前記第１の冗長情報系列と、前記第２の冗長情報系列とをそれぞれ出力した後に出力し、
前記符号化出力に対するビット分離処理において、前記情報符号系列と、前記第１の冗長情報系列と、前記第２の冗長情報系列とのシーケンスに分離する際、最後に出力された前記インタリーブした情報符号系列のテールビットを、前記情報符号系列の最後に付加すること特徴とするターボ符号器。
【請求項２】
前記符号化出力に対するビット分離処理において、前記インタリーブした系列におけるテールビットを全て前記情報符号系列に付加し、前記第１の冗長情報系列におけるテールビットを全て前記第１の冗長情報系列に付加し、前記第２の冗長情報系列におけるテールビットを全て前記第２の冗長情報系列に付加すること特徴とする請求項１に記載のターボ符号器。
【請求項３】
前記符号化出力に対して第１のレートマッチング処理を行う際に、そのレートマッチングパラメータの計算に前記テールビットにインタリーブを施した情報を用いることを特徴とする請求項１又は請求項２に記載のターボ符号器。
【請求項４】
前記テールビットにインタリーブを施した情報を用いて計算されたレートマッチングパラメータにて前記第１及び第２の冗長情報系列の除去位置を決定することを特徴とする請求項３に記載のターボ符号器。
【請求項５】
情報系列の符号化出力として、前記情報系列を符号化した情報符号系列と、前記情報符号系列を入力とする第１畳込み符号器から出力される第１の冗長情報系列と、前記情報符号系列をインタリーブした系列を入力とする第２畳込み符号器から出力される第２の冗長情報系列とを順次出力するターボ符号器に用いるＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）処理方法であって、
インタリーブされた前記情報符号系列のテールビットを保持し、
前記保持した前記インタリーブした情報符号系列のテールビットを、前記情報符号系列と、前記第１の冗長情報系列と、前記第２の冗長情報系列とをそれぞれ出力した後に出力し、
前記符号化出力に対するビット分離処理において、前記情報符号系列と、前記第１の冗長情報系列と、前記第２の冗長情報系列とのシーケンスに分離する際、最後に出力された前記インタリーブした情報符号系列のテールビットを、前記情報符号系列の最後に付加することを特徴とするＨＡＲＱ処理方法。
【請求項６】
前記符号化出力に対するビット分離処理において、前記インタリーブした系列におけるテールビットを全て前記情報符号系列に付加し、前記第１の冗長情報系列におけるテールビットを全て前記第１の冗長情報系列に付加し、前記第２の冗長情報系列におけるテールビットを全て前記第２の冗長情報系列に付加すること特徴とする請求項５に記載のＨＡＲＱ処理方法。
【請求項７】
前記符号化出力に対して第１のレートマッチング処理を行う際に、そのレートマッチングパラメータの計算に前記テールビットにインタリーブを施した情報を用いることを特徴とする請求項５又は請求項６に記載のＨＡＲＱ処理方法。
【請求項８】
前記テールビットにインタリーブを施した情報を用いて計算されたレートマッチングパラメータにて前記第１及び第２の冗長情報系列の除去位置を決定することを特徴とする請求項７に記載のＨＡＲＱ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はターボ符号器及びそれに用いるＨＡＲＱ処理方法に関し、特にターボ符号器におけるＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）処理方法に関する。
【背景技術】
【０００２】
現在、３ＧＰＰ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）においては、第３世代移動通信システムの一つの方式であるＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式の標準化が進められている。そして、標準化のテーマの１つとして下りリンクで最大約１４Ｍｂｐｓの伝送速度を提供するＨＳＤＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｏｗｎｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）が規定されている。【０００３】
ＨＳＤＰＡは、適応符号化変調方式を採用しており、例えば、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式と１６ＱＡＭ（１６  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）方式を基地局と移動局との間の無線環境に応じて適応的に切替えることを特徴としている。また、ＨＳＤＰＡは、ＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）方式を採用している。【０００４】
ＨＳＤＰＡでは、移動局が基地局からの受信データについて誤りを検出した場合に、移動局からの要求によって基地局からデータの再送が行われ、移動局が既に受信済みのデータと、再送された受信データとの双方を用いて誤り訂正復号化を行うことで特徴付けられる。このように、ＨＡＲＱでは、誤りがあっても既に受信したデータを有効に利用することで、誤り訂正復号の利得を高め、再送回数を抑えている。【０００５】
ＨＳＤＰＡに用いられる主なトランスポートチャネルはＨＳ−ＤＳＣＨ（Ｈｉｇｈ  Ｓｐｅｅｄ−Ｄｏｗｎｌｉｎｋ  Ｓｈａｒｅｄ  Ｃｈａｎｎｅｌ）である。ＨＳ−ＤＳＣＨでは、ＴＴＩ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｔｉｍｅ  Ｉｎｔｅｒｖａｌ）毎に最大１つの送信ブロック（Ｔｒａｎｓｐｏｒｔ  Ｂｌｏｃｋ）として、データが符号器（Ｃｏｄｉｎｇ  ｕｎｉｔ）に到着する。ＨＳ−ＤＳＣＨの符号化（Ｃｏｄｉｎｇ）処理としては、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）付加、ターボ符号化、ＨＡＲＱ、復調（１６ＱＡＭ／ＱＰＳＫ）等がある（例えば、非特許文献１参照）。【０００６】
上述した従来（３ＧＰＰの標準）のターボ符号の出力装置は、図４に示すように、二つの畳込み符号器［第１畳込み符号器（１ｓｔ  ｃｏｎｓｔｉｔｕｅｎｔ  ｅｎｃｏｄｅｒ）１００及び第２畳込み符号器（２ｎｄ  ｃｏｎｓｔｉｔｕｅｎｔ  ｅｎｃｏｄｅｒ）２００］を持っている。ここで、第１畳込み符号器１００及び第２畳込み符号器２００はスイッチ１０１，２０１と、演算器（加算器）１０２〜１０５，２０２〜２０５と、遅延回路（Ｄ）１０６〜１０８，２０６〜２０８とから構成されている。【０００７】
一方の畳込み符号器（第１畳込み符号器１００）には、情報符号系列Ｘk そのまま入力し、他方の畳込み符号器（第２畳込み符号器２００）には、インタリーバ（Ｔｕｒｂｏ  Ｃｏｄｅ  ｉｎｔｅｒｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）３００によって情報符号系列を交錯化したもの（情報符号系列Ｘ’k ）を入力する。【０００８】
具体的には、情報系列の符号化出力は、情報符号系列（Ｓｙｓｔｅｍａｔｉｃ  Ｂｉｔｓ）Ｘk 自体、二つの畳込み符号器（第１畳込み符号器１００及び第２畳込み符号器２００）から出力される冗長情報系列Ｚk ，Ｚ’k である。情報符号系列Ｘk にインタリーブ処理を施した情報Ｘ’k は出力しない。これは復号側で、情報符号系列Ｘk を復号できれば、これにインタリーブ処理を施すことによって、インタリーブ処理を施した情報Ｘ’k を得ることができるからである。【０００９】
テールビットは情報系列符号化が終了した後、各畳込み符号器（第１畳込み符号器１００及び第２畳込み符号器２００）に保持されているビットをゼロに戻すための末尾ビットである。ターボ符号はレート（Ｒａｔｅ）が１／３で、出力順は、Ｘ1 ，Ｚ1 ，Ｚ’1 ，Ｘ2 ，Ｚ2 ，Ｚ’2 ，・・・，Ｘn ，Ｚn ，Ｚ’n の順である［ここで、ｎ＝ターボ符号のコードブロックサイズ（Ｃｏｄｅ  Ｂｌｏｃｋ  Ｓｉｚｅ）］。但し、テールビットの符号化の場合には、通常の情報系列の符号化にあたっては３種類の符号が出力されるのに対し、テールビットの符号化にあたっては４種類の符号が出力される。すなわち、図４の点線で示される信号線の経路によって、Ｘn+1 ，Ｚn+1 ，Ｘn+2 ，Ｚn+2 ，Ｘn+3 ，Ｚn+3 ，Ｘ’n+1 ，Ｚ’n+1 ，Ｘ’n+2 ，Ｚ’n+2 ，Ｘ’n+3 ，Ｚ’n+3 の順で出力される。【００１０】
ＨＡＲＱのビット分離（ｂｉｔ  ｓｅｐａｒａｔｉｏｎ）では、図５に示すように、ターボ符号後のデータ系列が、第１情報符号ビット（１ｓｔ  ｓｙｓｔｅｍａｔｉｃ  ｂｉｔ）、第１パリティ１ビット（１ｓｔ  Ｐａｒｉｔｙ１  ｂｉｔ）、第１パリティ２ビット（１ｓｔ  Ｐａｒｉｔｙ２  ｂｉｔ）、第２パリティ１ビット（２ｎｄ  Ｐａｒｉｔｙ１  ｂｉｔ）、第２パリティ２ビット（２ｎｄ  Ｐａｒｉｔｙ２  ｂｉｔ）、第３情報符号系列（３ｒｄ  Ｓｙｓｔｅｍａｔｉｃ  ｂｉｔ）、・・・、テールビットという順番で並んでいるので、ビット分離部４００にて順番に分離（ｓｅｐａｒａｔｉｏｎ）していき、
・第１シーケンス（１ｓｔ  ｓｅｑｕｅｎｃｅ）４０１：（全てのＳｙｓｔｅｍａｔｉｃ  ｂｉｔｓ）＋（Ｓｏｍｅ  ｔａｉｌ  ｂｉｔｓ  ｏｆ  Ｓｙｓｔｅｍａｔｉｃ  ＆  Ｐａｒｉｔｙ１  ＆  Ｐａｒｉｔｙ２）
・第２シーケンス（２ｎｄ  ｓｅｑｕｅｎｃｅ）４０２：（全てのＰａｒｉｔｙ１  ｂｉｔｓ）＋（Ｓｏｍｅ  ｔａｉｌ  ｂｉｔｓ  ｏｆ  Ｓｙｓｔｅｍａｔｉｃ  ＆  Ｐａｒｉｔｙ１  ＆  Ｐａｒｉｔｙ２）
・第３シーケンス（３ｒｄ  ｓｅｑｕｅｎｃｅ）４０３：（全てのＰａｒｉｔｙ２  ｂｉｔｓ）＋（Ｓｏｍｅ  ｔａｉｌ  ｂｉｔｓ  ｏｆ  Ｓｙｓｔｅｍａｔｉｃ  ＆  Ｐａｒｉｔｙ１  ＆  Ｐａｒｉｔｙ２）という３つのシーケンスに分ける。【００１１】
ＨＡＲＱ処理は、ターボ符号の出力ビット数を、ＨＳ−ＤＳＣＨにマッピングされる物理チャネルのトータルビット数にマッチングすることである。【００１２】
Ｈｙｂｒｉｄ  ＡＲＱ  ｆｕｎｃｔｉｏｎａｌｉｔｙは、図６に示すように、２つのＲａｔｅ−ｍａｔｃｈｉｎｇ  ｓｔａｇｅ（第１レートマッチング６２０及び第２レートマッチング６４０）と１つの仮想バッファ（Ｖｉｒｔｕａｌ  ｂｕｆｆｅｒ）［仮想ＩＲバッファ（Ｖｉｒｔｕａｌ  ＩＲ  ｂｕｆｆｅｒ）６３０］とから構成されている。【００１３】
また、第１レートマッチング６２０はレートマッチング（ＲＭ＿Ｐ１＿１）６２１とレートマッチング（ＲＭ＿Ｐ２＿１）６２２とを備え、第２レートマッチング６４０はレートマッチング（ＲＭ＿Ｓ）６４１とレートマッチング（ＲＭ＿Ｐ１＿２）６４２とレートマッチング（ＲＭ＿Ｐ２＿２）６４３とを備えている。【００１４】
第１レートマッチング６２０（Ｆｉｒｓｔ  ｒａｔｅ  ｍａｔｃｈｉｎｇ  ｓｔａｇｅ）では、入力ビット数を仮想ＩＲバッファ６３０のビット数（上位レイヤにより与えられる）にマッチングさせる。但し、入力ビット数が仮想ＩＲバッファ６３０の容量（ビット数）を超えない場合には、この第１レートマッチング６２０は透過（ｔｒａｎｓｐａｒｅｎｔ）して何も処理されない。【００１５】
第２レートマッチング６４０（Ｓｅｃｏｎｄ  ｒａｔｅ  ｍａｔｃｈｉｎｇ  ｓｔａｇｅ）では、第１レートマッチング６２０の処理後のビット数を、そのＴＴＩで物理チャネルビット数にマッチングする。【００１６】
ＨＡＲＱの第１レートマッチング６２０では、仮想ＩＲバッファ６３０の容量（ビット数）を超える場合、パリティ１（Ｐａｒｉｔｙ１）（２ｎｄ  Ｓｅｑｕｅｎｃｅ）とパリティ２（Ｐａｒｉｔｙ２）（３ｒｄ  Ｓｅｑｕｅｎｃｅ）との系列における適当な位置のビットを除去する。除去位置は、レートマッチングパラメータ（Ｒａｔｅ  Ｍａｔｃｈｉｎｇ  Ｐａｒａｍｅｔｅｒ）による計算で決められる。情報符号系列（１ｓｔ  Ｓｅｑｕｅｎｃｅ）はＰｕｎｃｔｕｒｅされないで、そのまま仮想ＩＲバッファ６３０に入る。Ｐｕｎｃｔｕｒｅとはビット系列から一定周期でビットを抜き取る処理である。【００１７】
次に、従来方法の第１レートマッチングパラメータ（１ｓｔ  Ｒａｔｅ  Ｍａｔｃｈｉｎｇ  Ｐａｒａｍｅｔｅｒ）の算出方法について説明する。【００１８】
（１）ＮIR＜ＮTTI の場合には、ｐｕｎｃｔｕｒｅすべきビット数
【数１】
0005170441.tif 000002
を計算する。ここで、ＮTTI はターボ符号器から入力されるトータルビット数である。
（２）Ｓｅｔ  ａ＝２  ｗｈｅｎ  ｂ＝２；
ａ＝１  ｗｈｅｎ  ｂ＝３
パリティ１ビットのＰｕｎｃｔｕｒｅを行う場合、ｂ＝２
パリティ２ビットのＰｕｎｃｔｕｒｅを行う場合、ｂ＝３
となる。【００１９】
（３）Ｓｅｔ
【数２】
0005170441.tif 000003
ここで、【００２０】
【数３】
0005170441.tif 000004
（４）レートマッチングパラメータの計算、
Ｋi ＝ＮTTI ／３
ｅini ＝Ｋi
ｅplus＝α×Ｋi
ｅminus ＝α×｜ΔＮi ｜【００２１】
図７には図４に示すターボ符号器の出力に対し、ＨＡＲＱの第１レートマッチング処理の一例を示す。この例では、チャネル符号化（Ｃｈａｎｎｅｌ  ｃｏｄｉｎｇ）後のビット数ＮTTI が１５００ビット、仮想ＩＲバッファ６３０に配分されたＮIR＝１２００ビットの時の、ＨＡＲＱ処理の第１レートマッチングの処理例を示している。【００２２】
ターボ符号化されたデータをＨＡＲＱ  ｂｉｔ  ｓｅｐａｒａｔｉｏｎにおいて、情報符号系列（Ｓｙｓｔｅｍａｔｉｃ）、パリティ１系列（１ｓｔ  ｐａｒｉｔｙ）、パリティ２系列（２ｎｄ  ｐａｒｉｔｙ）の３つの系列に分離する。情報符号系列、パリティ１系列、パリティ２系列は、それぞれ４９６ビットの符号情報と４ビットのテールビット情報とから構成される。各系列の４ビットテールビット情報には一部の情報符号系列、パリティ１系列、パリティ２系列各々のテールビットを混ぜている。【００２３】
次に、ＨＡＲＱ  ｆｉｒｓｔ  ｒａｔｅ  ｍａｔｃｈｉｎｇにおいて、仮想ＩＲバッファ６３０の容量ＮIR＝１５００にレートマッチングする（ｐｕｎｃｔｕｒｅするのはパリティビットのみ）。【００２４】
従来の方法で第１レートマッチングパラメータを計算すると、【００２５】
【数４】
0005170441.tif 000005
Ｋi ＝１５００／３＝５００
パリティ１のレートマッチングパラメータは以下の通りとなる：
ｅini ＝５００
ｅplus＝２×５００＝１０００
ｅminus ＝２×｜ΔＮi ｜＝２×１５０＝３００
そして、パリティ２のレートマッチングパラメータは以下の通りとなる：
ｅini ＝５００
ｅplus＝５００
ｅminus ＝｜ΔＮi ｜＝１５０【００２６】
【非特許文献１】“Ｍｕｌｔｉｐｌｅ  ａｎｄ  ｃｈａｎｎｅｌ  ｃｏｄｉｎｇ  ４．２．３．２  Ｔｕｒｂｏ  ｃｏｄｉｎｇ”［３ＧＰＰ  ＴＳ  ２５．２１２  Ｖ７．０．０（２００６−０３）  ｐ．１６−２１］
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上述した従来のＨＡＲＱ処理方法では、パリティ１とパリティ２との系列の中に、一部、情報符号系列のテールビットが存在しているため、第１レートマッチング処理時、レートマッチングパラメータによっては、そのテールビットが除去される可能性があるという問題がある。【００２８】
従来の方法では、この情報符号系列のテールビットが失われることによって、ターボ復号の時に、復号トレリスの終端（Ｔｒｅｌｌｉｓ  ｔｅｒｍｉｎａｔｉｏｎ）ができなくなり、復号性能が劣化する。特に、符号冗長度が低い（パリティが多数Ｐｕｎｃｔｕｒｅされる場合）時に、性能の劣化が顕著となる。これに対して、ビット分離及びＨＡＲＱの第１レートマッチングを行う時、ターボ符号器の全ての情報符号系列のテールビットがＰｕｎｃｔｕｒｅされないような構成が必要となる。【００２９】
そこで、本発明の目的は上記の問題点を解消し、冗長度が低い場合、符号器の性能を改良することができるターボ符号器及びそれに用いるＨＡＲＱ処理方法を提供することにある。
【課題を解決するための手段】
【００３０】
本発明によるターボ符号器は、情報系列の符号化出力として、前記情報系列を符号化した情報符号系列と、前記情報符号系列を入力とする第１畳込み符号器から出力される第１の冗長情報系列と、前記情報符号系列をインタリーブした系列を入力とする第２畳込み符号器から出力される第２の冗長情報系列とを順次出力するターボ符号器であって、
前記情報符号系列をインタリーブした系列を保持する保持手段を備え、
前記保持手段に保持した前記インタリーブした系列において前記第１畳込み符号器及び前記第２畳込み符号器に保持されているビットをゼロに戻すための末尾ビットであるテールビットを前記符号化出力の最後に付加している。【００３１】
本発明によるＨＡＲＱ処理方法は、情報系列の符号化出力として、前記情報系列を符号化した情報符号系列と、前記情報符号系列を入力とする第１畳込み符号器から出力される第１の冗長情報系列と、前記情報符号系列をインタリーブした系列を入力とする第２畳込み符号器から出力される第２の冗長情報系列とを順次出力するターボ符号器に用いるＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）処理方法であって、
前記情報符号系列をインタリーブした系列において前記第１畳込み符号器及び前記第２畳込み符号器に保持されているビットをゼロに戻すための末尾ビットであるテールビットを、前記符号化出力の最後に付加している。【００３２】
すなわち、本発明のターボ符号器は、情報符号系列（Ｓｙｓｔｅｍａｔｉｃ系列）の末尾に付加されるテールビットの出力処理と、ＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）を行う時、第１レートマッチング（１ｓｔ  Ｒａｔｅ  Ｍａｔｃｈｉｎｇ）処理方法を改良することで、ターボ符号の性能を改良することを特徴とする。【００３３】
つまり、本発明のターボ符号器では、その出力装置において、第１畳込み符号器が情報符号系列Ｘk をそのまま入力し、冗長情報系列Ｚk を出力し、第２畳込み符号器が、インタリーバによって情報符号系列を交錯化した情報符号情報Ｘ’k を入力し、冗長情報系列Ｚ’k を出力し、バッファがインタリーバによって情報符号系列を交錯化した情報符号情報Ｘ’k を保持しておく。これによって、上記の出力装置からは情報符号系列Ｘk 、冗長情報系列Ｚk ，Ｚ’k 、バッファ４に保持された情報符号情報Ｘ’k が、その順番で出力される。【００３４】
本発明のターボ符号器では、インタリーブを施していない情報符号系列のテールビット、パリティ１のテールビット、パリティ２のテールビットが正常の符号化出力の順序と同じで、インタリーブを施した情報符号系列のテールビットを最後に出力している。この場合、インタリーブを施した情報符号系列のテールビットは、バッファ（Ｂｕｆｆｅｒ）に保存されて、符号化出力の最後に付加される。【００３５】
また、本発明のターボ符号器では、ターボ符号化の後処理であるビット分離（Ｂｉｔ  Ｓｅｐａｒａｔｉｏｎ）において、全ての情報符号系列のテールビットが情報符号系列に付加され、全てのパリティ１のテールビットがパリティ１系列に付加され、全てのパリティ２のテールビットがパリティ２系列に付加されている。【００３６】
さらに、本発明のターボ符号器では、ＨＡＲＱの第１レートマッチング（１ｓｔ  Ｒａｔｅ  Ｍａｔｃｈｉｎｇ）を行う時、レートマッチングパラメータ（Ｒａｔｅ  Ｍａｔｃｈｉｎｇ  Ｐａｒａｍｅｔｅｒ）を計算している。【００３７】
さらにまた、本発明のターボ符号器では、ＨＡＲＱの第１レートマッチングを行う時、上記のレートマッチングパラメータを計算する方法をしたがって、除去するパリティビットの位置を決めている。【００３８】
これによって、本発明のターボ符号器では、情報符号系列のテールビットがＨＡＲＱの第１レートマッチングを行う時にＰｕｎｃｔｕｒｅされないことによって、特に冗長度が低い場合［パリティビット（ｐａｒｉｔｙ  ｂｉｔ）が多数Ｐｕｎｃｔｕｒｅされる場合）、符号器の性能を改良することが可能となる。【００３９】
また、本発明のターボ符号器では、上記の処理を簡単的な回路の付加で実現可能なため、符号器の性能改良を容易に実現可能となる。このような復号処理は、携帯電話機のような誤り訂正能力が厳格に要求される機器にターボ符号／復号装置を搭載した場合に、特に要求されるものである。
【発明の効果】
【００４０】
本発明は、上記のような構成及び動作とすることで、冗長度が低い場合（パリティビットが多数Ｐｕｎｃｔｕｒｅされる場合）、符号器の性能を改良することができるという効果が得られる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施例によるターボ符号器の構成を示すブロック図である。
【図２】本発明の一実施例によるビット分離処理方法を示す図である。
【図３】図１に示すターボ符号器の出力に対してＨＡＲＱ処理の第１レートマッチング処理の一例を示す図である。
【図４】従来のターボ符号器の構成を示すブロック図である。
【図５】従来のビット分離処理方法を示す図である。
【図６】ＨＳＤＰＡにおけるＨＡＲＱの処理フローを示す図である。
【図７】ＨＡＲＱ処理における第１レートマッピングの処理例を示す図である。
【符号の説明】
【００４２】
１  第１畳込み符号器
２  第２畳込み符号器
３  インタリーバ
４  バッファ
５  ビット分離部
６  第１レートマッチングユニット
１１，２１  スイッチ
１２〜１５，２２〜２５  演算器
１６〜１８，２６〜２８  遅延回路
５１  第１シーケンス
５２  第２シーケンス
５３  第３シーケンス
【発明を実施するための最良の形態】
【００４３】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるターボ符号器の出力装置の構成を示すブロック図である。図１において、本発明の一実施例によるターボ符号器の出力装置は、第１畳込み符号器（１ｓｔ  ｃｏｎｓｔｉｔｕｅｎｔ  ｅｎｃｏｄｅｒ）１と、第２畳込み符号器（２ｎｄ  ｃｏｎｓｔｉｔｕｅｎｔ  ｅｎｃｏｄｅｒ）２と、インタリーバ（Ｔｕｒｂｏ  Ｃｏｄｅ  ｉｎｔｅｒｎａｌ  ｉｎｔｅｒｌｅａｖｅｒ）３と、バッファ（Ｂｕｆｆｅｒ）４とから構成されている。【００４４】
第１畳込み符号器１及び第２畳込み符号器２はスイッチ１１，２１と、演算器（加算器）１２〜１５，２２〜２５と、遅延回路（Ｄ）１６〜１８，２６〜２８とから構成されている。【００４５】
本発明の一実施例によるターボ符号器は、情報系列のターボ符号化が終了後、各畳込み符号器（第１畳込み符号器１及び第２畳込み符号器２）に保持されているビットをゼロに戻すための末尾ビット（テールビットという）における情報符号系列（Ｓｙｓｔｅｍａｔｉｃ系列）のテールビットがレートマッチング（Ｒａｔｅ  Ｍａｔｃｈｉｎｇ）を行う時にＰｕｎｃｔｕｒｅされないような処理によって、ターボ符号器の性能を改良している。Ｐｕｎｃｔｕｒｅとはビット系列から一定周期でビットを抜き取る処理である。【００４６】
本実施例では、ターボ符号器のテールビット処理によって、ＨＡＲＱ（Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）を行う時のビット分離（Ｂｉｔ  Ｓｅｐａｒａｔｉｏｎ）処理や、第１レートマッチング（１ｓｔ  Ｒａｔｅ  Ｍａｔｃｈｉｎｇ）処理手法について述べている。まず、本発明の一実施例によるターボ符号器の構成について説明する。【００４７】
ターボ符号器は、二つの畳込み符号器（第１畳込み符号器１及び第２畳込み符号器２）を持つ。一方の畳込み符号器（第１畳込み符号器１）には、情報符号系列をそのまま入力し、他方の畳込み符号器（第２畳込み符号器２）には、インタリーバ３によって情報符号系列を交錯化したものを入力する。【００４８】
具体的には、情報系列の符号化出力は、情報符号系列（Ｓｙｓｔｅｍａｔｉｃ  Ｂｉｔｓ）Ｘk 自体、二つ畳込み符号器（第１畳込み符号器１及び第２畳込み符号器２）から出力される冗長情報系列Ｚk ，Ｚ’k である。情報符号系列にインタリーブ処理を施した情報符号情報Ｘ’k は出力しない。これは復号側で、情報系列Ｘk を復号することができれば、その復号結果にインタリーブ処理を施すことによって、Ｘ’k を得ることができるからである。但し、テールビットの符号化の場合には、テールビットにインタリーブを施した情報Ｘ’k も出力する必要がある。【００４９】
この時、後のＨＡＲＱ処理を容易に行うため、インタリーブを施した情報Ｘ’k のテールビット情報がいったんバッファ４に保存される。ターボ符号のコードレート（Ｃｏｄｅ  Ｒａｔｅ）は１／３で、出力順は、Ｘ1 ，Ｚ1 ，Ｚ’1 ，Ｘ2 ，Ｚ2 ，Ｚ’2 ，・・・，Ｘn ，Ｚn ，Ｚ’n の順である［ここで、ｎ＝ターボ符号のコードブロックサイズ（Ｃｏｄｅ  Ｂｌｏｃｋ  Ｓｉｚｅ）］。但し、テールビットの符号化の場合には、図１の点線で示される信号線の経路によって、Ｘn+1 ，Ｚn+1 ，Ｚ’n+1 ，Ｘn+2 ，Ｚn+2 ，Ｚ’n+2 ，Ｘn+3 ，Ｚn+3 ，Ｚ’n+3 ，Ｘ’n+1 ，Ｘ’n+2 ，Ｘ’n+3 の順で出力される。すなわち、バッファ４で保存されたテールビットにインタリーブを施した情報Ｘ’k （図１の例で、Ｘ’n+1 ，Ｘ’n+2
，Ｘ’n+3 ）が最後に出力される。【００５０】
図２は本発明の一実施例によるビット分離（Ｂｉｔ  Ｓｅｐａｒａｔｉｏｎ）処理方法を示す図である。図２においては、ＨＡＲＱ処理時のビット分離処理を示している。図２において、このビット分離処理は、第１レートマッチングユニット（１ｓｔ  Ｒａｔｅ  Ｍａｔｃｈｉｎｇ  Ｕｎｉｔ）６の処理の前にビット分離部５にて行われる。ビット分離部５では、第１シーケンス５１、第２シーケンス５２、第３シーケンス５３の処理が行われる。【００５１】
ターボ符号後のデータ系列は、基本的に、情報符号ビット（Ｓｙｓｔｅｍａｔｉｃ  ｂｉｔ）、パリティ１ビット（Ｐａｒｉｔｙ１  ｂｉｔ）、パリティ２ビット（Ｐａｒｉｔｙ２  ｂｉｔ）という順番で並んでいるため、順番に分離していくと、情報符号、パリティ１、パリティ２という三つのシーケンスに分けることができる。但し、データ系列の最後のＸ’テールビット情報は情報符号系列の最後に並ぶ。【００５２】
すなわち、
・第１シーケンス（１ｓｔ  ｓｅｑｕｅｎｃｅ）５１：（全てのＳｙｓｔｅｍａｔｉｃ  ｂｉｔｓ）＋（全てのＳｙｓｔｅｍａｔｉｃテールビット）
・第２シーケンス（２ｎｄ  ｓｅｑｕｅｎｃｅ）５２：（全てのｐａｒｉｔｙ１  ｂｉｔｓ）＋（全てのＰａｒｉｔｙ１テールビット）
・第３シーケンス（３ｒｄ  ｓｅｑｕｅｎｃｅ）５３：（全てのｐａｒｉｔｙ２  ｂｉｔｓ）＋（全てのＰａｒｉｔｙ２テールビット）
となる。【００５３】
次に、ＨＡＲＱ処理の第１レートマッチング処理について説明する。第１レートマッチング処理では、ターボ符号化後のＴＴＩ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｔｉｍｉｎｇ  Ｉｎｔｅｒｖａｌ）あたりのビット数ＮTTI を、そのＨＡＲＱ処理で利用することができる仮想ＩＲバッファ（Ｖｉｒｔｕａｌ  ＩＲ  ｂｕｆｆｅｒ）（図示せず）のビット数ＮIRにマッチングさせる。
・ＮIR≧ＮTTI の場合には，第１レートマッチングステージ（Ｆｉｒｓｔ  ｒａｔｅ  ｍａｔｃｈｉｎｇ  ｓｔａｇｅ）を透過（ｔｒａｎｓｐａｒｅｎｔ）して何も処理しない。
・ＮIR＜ＮTTI の場合には、ｐｕｎｃｔｕｒｅすべきビット数【００５４】
【数５】
0005170441.tif 000006
を計算し、ｐｕｎｃｔｕｒｉｎｇを行う。【００５５】
パリティ１ビット及びパリティ２ビットのレートマッチングパラメータ（ｒａｔｅ  ｍａｔｃｈｉｎｇ  Ｐａｒａｍｅｔｅｒ）は以下のように計算する：
（１）Ｓｅｔ  ａ＝２  ｗｈｅｎ  ｂ＝２；
ａ＝１  ｗｈｅｎ  ｂ＝３
パリティ１ビットのＰｕｎｃｔｕｒｅを行う場合、ｂ＝２
パリティ２ビットのＰｕｎｃｔｕｒｅを行う場合、ｂ＝３
となる。【００５６】
（２）Ｓｅｔ
【数６】
0005170441.tif 000007
ここで、【００５７】
【数７】
0005170441.tif 000008
（３）レートマッチングパラメータの計算、
Ｋi ＝（ＮTTI −Ｌ）／３
ｅini ＝Ｋi
ｅplus＝α×Ｋi
ｅminus ＝α×｜ΔＮi ｜
ここで、Ｌはテールビットにインタリーブを施した情報符号情報であり、図１に示すターボ符号器の場合、Ｌ＝３となる（すなわち、Ｘ’n+1 ，Ｘ’n+2 ，Ｘ’n+3 ）。【００５８】
上記のレートマッチングパラメータにしたがって、ＨＡＲＱ処理の第１レートマッチング処理を行う。本実施例では、上述した従来の方法と同じように、ターボ符号器からの入力ビットを、仮想ＩＲバッファに配分されたビット数（ＮIR）にマッチングさせる。ＨＡＲＱ処理の第２レートマッチング処理でも、上述した従来の方法と同じように、第１レートマッチング処理後のビット数をそのＴＴＩでのＨＳ−ＤＳＣＨ（Ｈｉｇｈ  Ｓｐｅｅｄ−Ｄｏｗｎｌｉｎｋ  Ｓｈａｒｅｄ  Ｃｈａｎｎｅｌ）がマッピングされるＨＳ−ＰＤＳＣＨ（Ｈｉｇｈ  Ｓｐｅｅｄ−Ｐｈｙｓｉｃａｌ  Ｄｏｗｎｌｉｎｋ  Ｓｈａｒｅｄ  Ｃｈａｎｎｅｌ）のトータルビット数にマッチングする。【００５９】
図３は図１に示すターボ符号器の出力に対してＨＡＲＱ処理の第１レートマッチング処理の一例を示す図である。図３においては、チャネル符号化（Ｃｈａｎｎｅｌ  ｃｏｄｉｎｇ）後のビット数ＮTTI が１５００ビット、仮想ＩＲバッファに配分されたＮIR＝１２００ビットの時のＨＡＲＱ処理の第１レートマッチングの処理例を示している。【００６０】
ターボ符号化されたデータは、ＨＡＲＱ処理のビット分離において、情報符号（Ｓｙｓｔｅｍａｔｉｃ）系列、パリティ１（Ｐａｒｉｔｙ１）系列、パリティ２（Ｐａｒｉｔｙ２）系列という３つの系列に分離される。この場合、情報符号系列が４９６ビットの符号情報と６ビットのテールビット情報とから構成され、パリティ１系列及びパリティ２系列がそれぞれ４９６ビットの符号情報と３ビットのテールビット情報とから構成される。【００６１】
次に、ＨＡＲＱ処理の第１レートマッチングにおいて，仮想ＩＲバッファの容量ＮIR＝１５００にレートマッチングする（ｐｕｎｃｔｕｒｅするのはパリティビットのみ）。【００６２】
上述した方法で第１レートマッチングパラメータを計算すると、【００６３】
【数８】
0005170441.tif 000009
Ｋi ＝（１５００−３）／３＝４９９
パリティ１のレートマッチングパラメータは以下の通りとなる：
ｅini ＝４９９
ｅplus＝２×４９９＝９９８
ｅminus ＝２×｜ΔＮi ｜＝２×１５０＝３００
そして、パリティ２のレートマッチングパラメータは以下の通りとなる：
ｅini ＝４９９
ｅplus＝４９９
ｅminus ＝｜ΔＮi ｜＝１５０【００６４】
上記のレートマッチングパラメータにしたがって、パリティ１及びパリティ２の除去ビットの位置が決められる。【００６５】
このように、本実施例では、情報符号系列のテールビットがＨＡＲＱ処理の第１レートマッチングを行う時にＰｕｎｃｔｕｒｅされないことによって、特に冗長度が低い場合（パリティビットが多数Ｐｕｎｃｔｕｒｅされる場合）、符号器の性能を改良することができる。【００６６】
また、本実施例では、符号器の性能改良が簡単的な回路の付加で実現することができるため、符号器の性能改良を容易に実現することができる。このような復号処理は、携帯電話機のような誤り訂正能力が厳格に要求される機器にターボ符号／復号装置を搭載した場合に、特に要求されるものである。【００６７】
尚、本発明は、上記のように、例示的な実施形態及び使用方法に関連して開示しているが、それらの多くの代替例や改変例、及び変形例が本発明から逸脱することなく可能である。例えば、本発明のテールビット処理とその後のレートマッチング処理はＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）におけるＨＳＤＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｏｗｎｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）機能を搭載した無線通信システムと想定しているが、全てのターボ符号化を利用する無線通信システムに適用可能である。【００６８】
本出願は、２００６年５月１７日に出願された日本出願特願２００６−１３７１４５号を基礎とする優先権を主張し、その開示の全てをここに含む。
【図１】
0005170441.tif 000010
【図２】
0005170441.tif 000011
【図３】
0005170441.tif 000012
【図４】
0005170441.tif 000013
【図５】
0005170441.tif 000014
【図６】
0005170441.tif 000015
【図７】
0005170441.tif 000016