(57)【特許請求の範囲】
【請求項１】
シリアル・データ・リンクからのアナログ波形信号のサンプルの取込みからデジタル化波形記録を発生するオシロスコープにおいてトレーニング・シーケンス検出による等化シミュレータであって、
上記デジタル化波形記録を受け、上記シリアル・データ・リンクのチャネル影響を除去した処理済みデジタル化波形記録を発生する入力信号プロセッサと、
上記処理済みデジタル化波形記録を受け、トレーニング・シーケンスを発生するシーケンス検出器と、
上記デジタル化波形記録及び上記トレーニング・シーケンスを受け、イコライザ・タップを生成する等化アダプタと、
上記イコライザ・タップ及び上記デジタル化波形記録を受け、等化されたデジタル化波形記録を発生するイコライザと
を具え、
上記等化アダプタが、
上記アナログ波形信号のビット・レートに等しいクロック・レートを有する上記デジタル化波形記録からクロックを回復する手段と、
上記デジタル化波形記録及び上記回復したクロックを受け、上記回復したクロックを用いて上記アナログ波形信号のサンプリング・ビット・レートに従って、再サンプリング済みデジタル化記録を発生する再サンプラと、
上記再サンプリング済みデジタル化波形記録を上記トレーニング・シーケンスとアライメントして、上記再サンプリング済みデジタル化波形記録にアライメントしたトレーニング・シーケンスを発生する手段と、
上記再サンプリング済みデジタル化波形記録及び上記アライメントしたトレーニング・シーケンスを受け、上記イコライザ・タップを生成する手段と
を有していることを特徴とする等化シミュレータ。
【請求項２】
オシロスコープを用いて等化シミュレーションを行う方法であって、
上記オシロスコープを用いてデジタル化波形記録用にアナログ波形信号のサンプルを取り込むステップと、
上記デジタル化波形記録からトレーニング・シーケンスを検出するステップと、
上記デジタル化波形記録のビット・レートに等しいクロック・レートを有する上記デジタル化波形記録からクロック信号を回復するステップと、
上記回復したクロック信号を用いて上記アナログ波形信号のビット・レートに応じて上記デジタル化波形記録を再サンプリングするステップと、
上記再サンプリングしたデジタル化波形記録のビットの中央にデエンファシスを適用するステップと、
上記デエンファシスし再サンプリングしたデジタル化波形記録に上記検出されたトレーニング・シーケンスをアライメントするステップと、
上記アライメントしたトレーニング・シーケンスと上記再サンプリングしたデジタル化波形記録とを用いてイコライザ・タップを生成するステップと
生成された上記イコライザ・タップをイコライザにおいて用いて上記デジタル化波形記録を等化するステップと
を具える等化シミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル・データ・リンクからのアナログ波形信号のサンプルの取込みからデジタル化波形記録を行うオシロスコープにおいてトレーニング・シーケンスの検出による等化シミュレータ及びシミュレーション方法に関する。
【背景技術】
【０００２】
高速シリアル・データ・リンク・システム１０は、図１に示すように、トランスミッタ（Ｔｘ）１２と、チャネル１４と、レシーバ（Ｒｘ）１６とから構成されている。シリアル・データ速度が６Ｇｂ／ｓ以上に達すると、チャネル損失、反射、クロストーク、ノイズ、システム性能を低下させるその他の要因であるチャネル影響が存在する中で、システム性能を維持するために、等化（イコライゼーション）技術が必要となる。システム性能は、ビット・エラー・レート、アイ・オープニング、ジッタの測定を含む種々の方法にて測定できる。業界標準では、SAS-2 6Gスタンダード・コミティに提案されている方法などの等化測定又はシミュレーションに基づいた測定を定義し始めている。
【０００３】
ある等化方法又はシミュレーション方法は、トレーニング・シーケンスを知り、平均化されたサンプリング済みアナログ・データ波形を等化することに基づいている。等化（ＥＱ）適応アルゴリズム２０は、図２に示すように、両方の入力（平均化しサンプリングしたアナログ・パターン波形と既知のトレーニング・シーケンス）を用いて、イコライザ（等価器：equalizer）タップ（ＥＱタップ）を最適化している。しかし、この方法は、イコライザ・タップ最適化のための周期的及びランダムのジッタ／ノイズの如く、データ・パターンに相関していない信号成分を明らかに考慮していない。
【０００４】
オシロスコープにおける等化シミュレーションの他の解法は、図３に示すように、イコライザ適応のためにサンプリングされたアナログ波形のみを用いる。波形が非常に深刻なシンボル間干渉（ＩＳＩ）及び大きなノイズのとき、タップが正しく最適化されるという保証がないので、ブラインド・イコライザ適応アプローチ２２は失敗をする。ビット・シーケンスが不正確に分類される。
【０００５】
実時間オシロスコープは、エリアシングなしに信号を捕捉するので、総ての周波数依存情報が失われない。イコライザ適応アルゴリズムが実時間サンプルを直接的に用いると、総ての周波数依存情報が考慮されるという意味では、イコライザ・タップが最適化される。例えば、正弦ノイズが異なる周波数に集中したエネルギーを有するとき、最適化タップは、異なる値を有するので、特定の正弦ノイズ分布により最適なシステム性能を達成する。
【０００６】
実時間オシロスコープでは、トリガを正確に求めるのが困難又は不可能なときでも、任意の波形を捕捉するという柔軟性がある。トリガがなくても、実時間オシロスコープは、長い記録のシングル・ショット取り込みを行って波形を記録でき、等化シミュレーションにより波形を処理できる。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】２００４年にKluwer Academic Publishersから発行されたJohn R. Barry、Edward A. Lee及びDavid G. Messerschmitt著「デジタル通信（Digital communication）」
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、シリアル・データ・リンクからアナログ波形信号のサンプルを取り込んでデジタル化した波形（デジタル化波形）記録を発生するオシロスコープにおいて、トレーニング・シーケンスを検出して等化をシミュレーションすることが求められている。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題を解決するために、次のように構成される。
（１）シリアル・データ・リンクからのアナログ波形信号のサンプルの取込みからデジタル化波形記録を発生するオシロスコープにおいてトレーニング・シーケンス検出による等化シミュレータであって；デジタル化波形記録を受け、シリアル・データ・リンクのチャネル影響を除去した処理済みデジタル化波形記録を発生する入力信号プロセッサと；処理済みデジタル化波形記録を受け、トレーニング・シーケンスを発生するシーケンス検出器と；デジタル化波形記録及びトレーニング・シーケンスを受け、イコライザ・タップを生成する等化アダプタと；イコライザ・タップ及びデジタル化波形記録を受け、等化されたデジタル化波形記録を発生するイコライザとを具える等化シミュレータ。
（２）入力信号プロセッサは、シリアル・データ・リンクのチャネル特性を表し、デジタル化波形記録を受け、シーケンス検出器に供給するデエンベッド（de-embed）処理したデジタル化波形記録を発生するデエンベッド・フィルタを具える（１）の等化シミュレータ。
（３）入力信号プロセッサは、デジタル化波形記録を受け、シーケンス検出器に供給する等化の処理済みデジタル化波形記録を発生する検出イコライザを具える（１）の等化シミュレータ。
（４）等化アダプタは、アナログ波形信号のビット・レートに等しいクロック・レートを有するデジタル化波形記録からクロックを回復する手段と；デジタル化波形記録及び回復クロックを受け、回復クロック信号を用いてアナログ波形信号のサンプリング・ビット・レートにより、再サンプリング済みデジタル化記録を発生する再サンプラと；再サンプリングしたデジタル化波形記録をトレーニング・シーケンスとアライメント（正しい位置関係に）して、再サンプリングしたデジタル化波形記録にアライメントしたトレーニング・シーケンスを発生する手段と；再サンプリングしたアナログ波形及びアライメントしたトレーニング・シーケンスを受け、イコライザ・タップを生成する手段とを具える（１）の等化シミュレータ。
（５）オシロスコープを用いて等化シミュレーションを行う方法であって；オシロスコープを用いてデジタル化波形記録用にアナログ波形信号のサンプルを取り込み；デジタル化波形記録からトレーニング・シーケンスを検出し；デジタル化波形記録のビット・レートに等しいクロック・レートを有するデジタル化波形記録からクロック信号を回復し；回復したクロック信号を用いてアナログ波形信号のビット・レートに応じてデジタル化波形記録を再サンプリングし；再サンプリングしたデジタル化波形記録のビットの中央にデエンファシスを適用し；デエンファシスし再サンプリングしたデジタル化波形記録に検出されたトレーニング・シーケンスをアライメントし；アライメントしたトレーニング・シーケンスと再サンプリングしたデジタル化波形記録とを用いてイコライザ・タップを生成する等化シミュレーション方法。
（６）トレーニング・シーケンスを検出するステップは；チャネル特性に応じてチャネル・デエンベッド・フィルタを生成し；デジタル化波形記録をデエンベッド・フィルタに供給して、トレーニング・シーケンスを検出するためにデエンベッドされたデジタル化波形記録を発生する（５）の等化シミュレーション方法。
（７）トレーニング・シーケンスを検出するステップは；多数のタップを有するイコライザを用いてトレーニング・シーケンスを検出するために、等化済みデジタル化波形記録を発生する（５）の等化シミュレーション方法。
（８）トレーニング・シーケンスを検出するステップは；アナログ波形信号のビット・レートを低下させ；オシロスコープを用いて、低下したビット・レートのサンプルを取り込んで、トレーニング・シーケンスを検出するためにデジタル化波形を発生し；アナログ波形信号のビット・レートを増加し；オシロスコープを用いて、増加したビット・レートのアナログ波形信号のサンプルを取り込んで、クロック信号を回復し、他のデジタル化波形記録を再サンプリングするために他のデジタル化波形記録を発生する（５）の等化シミュレーション方法。
（９）トレーニング・シーケンスを検出するステップは；測定プローブをチャネルのトランスミッタ端部に接続し；オシロスコープを用いて、チャネルのトランスミッタ端部にてアナログ波形信号のサンプルを取り込んで、トレーニング・シーケンスを検出するためのデジタル化波形記録を発生し；チャネルのレシーバ端部に測定プローブを接続し；オシロスコープを用いて、チャネルのレシーバ端部にてアナログ波形信号のサンプルを取り込んで、クロック信号を回復し他のデジタル化波形記録を再サンプリングするために他のデジタル化波形記録を発生する（５）の等化シミュレーション方法。
（１０）デエンファシスを行うステップは；検出されたトレーニング・シーケンスのトランジション密度に近似したデエンファシス済みで再サンプリングしたデジタル化波形記録のトランジション密度の関数としてデエンファシス値を定め、最小平均自乗誤差を生じる（５）の等化シミュレーション方法。
（１１）アライメントのステップは；更に、検出したトレーニング・シーケンスをデエンファシスし再サンプリングしたデジタル化波形記録と相互相関をとって、正しいアライメントを決めるためのピーク値を見つける（５）の等化シミュレーション方法。
（１２）更に、イコライザにて生成したイコライザ・タップを用いてデジタル化波形記録を等化する（５）の等化シミュレーション方法。
【００１０】
本発明では、等化シミュレータは、デジタル化波形記録を受けてトレーニング・シーケンスを発生するトレーニング・シーケンス検出器と、デジタル化波形記録及びトレーニング・シーケンスを受けてイコライザ・タップを生成する等化アダプタと、イコライザ・タップ及びデジタル化波形記録を受けてアナログ波形信号の等化済みデジタル化波形記録を発生するイコライザとを有する。
【００１１】
トレーニング・シーケンス検出器は、デジタル化波形を受け、シリアル・データ・リンクの影響をチャネルから除去する処理済みデジタル化波形記録を生じる入力信号プロセッサを有する。この入力信号プロセッサは、シリアル・データ・リンクのチャネル特性を表すＳ又はＴパラメータを用いて生成したデエンベッド（de-embed）フィルタでもよい。デエンベッド・フィルタは、デジタル化波形記録を受け、デエンベッドした処理済みデジタル化波形記録を発生する。入力信号プロセッサは、デジタル化波形を受け、等化され処理されたデジタル化波形記録を発生する検出イコライザでもよい。入力信号プロセッサの出力は、シーケンス検出器に供給される。
【００１２】
等化アダプタは、アナログ波形信号のビット・レートに等しいクロック・レートを有するデジタル化波形記録からクロックを回復する手段と、デジタル化波形記録及び回復したクロックを受け、アナログ波形信号のビット・レートにより、回復されたクロック信号を用いて、デジタル化波形記録を再サンプリングする手段とを具えている。等化アダプタは、再サンプリングしたデジタル化波形記録をトレーニング・シーケンスとアライメント（正しい位置関係に）して、再サンプリングしたデジタル波形記録にアライメントしたトレーニング・シーケンスを発生する手段と、再サンプリングしたデジタル化波形記録及びアライメントしたトレーニング・シーケンスを用いてイコライザ・タップを生成する手段とを更に具えている。
【００１３】
オシロスコープを用いてトレーニング・シーケンス検出器による等化シミュレータを行う方法は、オシロスコープを用いて、デジタル化波形記録用のアナログ波形信号のサンプルの取り込みから開始する。トレーニング・シーケンスをデジタル化波形記録から検出する。クロック信号は、アナログ波形信号のビット・レートに等しいクロック・レートを有するデジタル化波形記録から回復され、デジタル化波形記録は、回復されたクロック信号を用いて、アナログ波形信号のビット・レートに応じて再サンプリングされる。再サンプリングしたデジタル化波形記録のビットの中心にデエンファシスを適用し、検出されたトレーニング・シーケンスを、デエンファシスし再サンプリングしたデジタル化波形記録とアライメントさせる。再サンプリングしたデジタル化波形記録及びアライメントしたトレーニング・シーケンスを用いて、イコライザ・タップを生成する。生成したイコライザ・タップをイコライザで用いて、デジタル化波形記録を等化する。
【００１４】
トレーニング・シーケンスを検出するステップは、デエンベッド、事前等化、アナログ波形信号のビット・レートの低減、デジタル化波形記録用にチャネルのトランスミッタ端部でのアナログ波形信号のサンプルの取り込みの少なくとも１つを含んでいる。チャネル・デエンベッド・フィルタをチャネル特性の関数で生成し、デジタル化波形記録をデエンベッド・フィルタに供給することによりデエンベッドされたデジタル化波形記録を発生する。マルチタップ・イコライザは、デジタル化波形記録を入力として用いて、等化されたデジタル化波形記録を発生する。デエンベッドされた又は等化されたデジタル化波形記録をシーケンス検出器に適用して、トレーニング・シーケンスを検出する。トレーニング・シーケンスを検出するステップは、アナログ波形信号のビット・レートを下げ、オシロスコープを用いて、低減したビット・レートのアナログ波形信号のサンプルを取り込んで、トレーニング・シーケンスを検出するステップを含んでもよい。アナログ波形信号のビット・レートを高くし、オシロスコープを用いて、高くしたビット・レートのアナログ波形信号のサンプルを取り込み、他のデジタル化波形記録を発生して、クロック信号を回復すると共に他のデジタル化波形記録を再サンプリングする。トレーニング・シーケンスを検出するステップは、チャネルのトランスミッタ端部に測定プローブを接続し、オシロスコープを用いて、チャネルのトランスミッタ端部でアナログ波形信号のサンプルを取り込んで、トレーニング・シーケンスを検出するステップを含んでもよい。測定プローブをチャネルのレシーバ端部に接続し、オシロスコープを用いて、チャネルのレシーバ端部にてアナログ波形信号のサンプルを取り込んで、他のデジタル化波形記録を発生して、クロック信号を回復すると共に他のデジタル化波形記録を再サンプリングする。
【００１５】
再サンプリングしたデジタル化波形記録内のビットの中心にデエンファシスを適用するステップは、検出したトレーニング・シーケンスのトランジション密度に近似するデエンファシス済みで再サンプリングしたデジタル化波形記録のトランジション密度の関数としてデエンファシス値を定め、最小平均自乗エラーを提供するステップを含む。アライメント・ステップは、更に、検出したトレーニング・シーケンスをデエンファシスし再サンプリングしたデジタル化波形記録と相互相関させて、正確なアライメントを決めるためのピーク値を見つける。
【００１６】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【００１７】
【図１】高速シリアル・データ・リンク・システムを示す図である。
【図２】等化タップ（イコライザ・タップ）を生成するイコライザ適応の１つの方法を示す図である。
【図３】等化タップを生成するイコライザ適応の他の方法を示す図である。
【図４】本発明によりイコライザ適応用のトレーニング・シーケンス検出を用いるオシロスコープの斜視図である。
【図５】本発明によりイコライザ適応用のトレーニング・シーケンス検出を用いるオシロスコープの代表的なブロック図である。
【図６】本発明によりレシーバ等化用の広いステップを示す図である。
【図７】高速シリアル・データ・リンク・システムのレシーバにおける大きなシンボル間干渉（ＩＳＩ）を有する波形信号の例を示す図である。
【図８】本発明によるトレーニング・シーケンス検出の方法の１つを示す図である。
【図９】本発明によるトレーニング・シーケンス検出の他の方法を示す図である。
【図１０】本発明によるマルチタップＦＦＥイコライザ（フィード・フォワード・イコライザ）を用いた等化波形を示す図である。
【図１１】本発明によりトレーニング・シーケンス検出を作動させ、トレーニング・シーケンスをセーブするユーザ・インタフェースを示す図である。
【図１２】本発明によるイコライザ適応の手順を示す図である。
【図１３】本発明により、サンプリング済みアナログ波形と関連する回復クロックを示す図である。
【図１４】本発明により、適切にデエンファシスされたサンプリング済み波形信号とアライメントしたトレーニング・シーケンスを示す図である。
【図１５】等化の前のサンプリング済みアナログ信号の閉じたアイ・ダイアグラムと、等化の後でサンプリング済みアナログ信号の開いたアイ・ダイアグラムを示す図である。
【発明を実施するための形態】
【００１８】
図４を参照する。図示されたオシロスコープ４０は、例えば、テクトロニクス社が製造販売しているＤＰＯ７１０００シリーズ又はＴＤＳ７１０００シリーズ実時間オシロスコープである。オシロスコープ４０は、多数のアクセサリ用インタフェース４２を有し、例えば、テクトロニクス社が製造販売しているＰ７３１３、Ｐ７３１３ＳＭＡ差動プローブ及びＰ７５００シリーズ・トライモード（商標）プローブの如き１個以上のアクセサリ装置４４をオシロスコープに接続できる。アクセサリ用インタフェース４２は、オシロスコープ４０からの電圧パワーを測定プローブ４４に供給すると共に、オシロスコープ４０及びプローブ４４の間で双方向の通信を行う。差動測定プローブ４４は、Ｐ７３１３ＳＭＡプローブの場合、ＳＭＡ同軸ケーブル４８を介して被試験装置（ＤＵＴ）４６に結合される。この被試験装置４６は、例えば、高速シリアル・データ・リンク・システムにおけるチャネルとして動作するＳＡＳ６Ｇケーブル５０に結合されたテスト・フィクスチャ（試験取り付け具）である。測定プローブ４４は、オシロスコープに接続される制御ボックスと、信号ケーブルにより制御ボックスに結合されるプローブ・ヘッドとを具えてもよい。Ｐ７３１３プローブは、プローブ接点を用いてプローブ・ヘッドがテスト・フィクスチャ４６に結合される測定プローブである。オシロスコープ４０は、表示器５２を具えており、この表示器５２には、グラフィック・ユーザ・インタフェースが表示されると共に、被試験装置４６からの信号が処理されて表示される。一般的に、測定試験機器４０は、機器の設定を制御するために回転摘み、押しボタンなどのフロント・パネル制御器５４を含んでいる。代わりに、フロント・パネル制御器が表示器５２上にグラフィック的に発生されて表示され、ユーザにとって制御可能でもよい。
【００１９】
図５は、本発明により、トレーニング・シーケンス検出による等化シミュレータを用いる実時間オシロスコープ４０の代表的なブロック図を示す。オシロスコープ４０は、図５にて２チャネルで示されるアクセサリ用インタフェース４２に結合された個別の信号チャネル６０を有する。各信号チャネル６０は、ＤＵＴ４６からのアナログ波形信号を受ける個別の取り込みシステム６２を有する。信号チャネル６０に供給されたアナログ波形信号の各々は、オシロスコープ４０のトリガ回路６４にも供給される。取り込みシステム６２及びトリガ回路６４は、システム・バス６８を介して制御器６６に結合される。システム・バス６８は、メモリ７０にも結合される。このメモリ７０は、ＲＡＭと、ＲＯＭと、ＲＡＭ用キャッシュ・メモリとを表し、取り込みシステム６２が生じたアナログ波形信号のデジタル化サンプルの波形記録の如き揮発性データを蓄積する。システム・バス６８は、表示器５２を制御する表示回路７２と、１個又は複数の蓄積ユニット７４と、フロント・パネル制御器５４とにも結合される。ストレージ・ユニット７４は、ハード・ディスク・ドライブ、ＣＤ−ＲＯＭドライブ、テープ・ドライブ、フロッピー（登録商標）ドライブなどであり、適切な大容量蓄積媒体に書き込みや読出しを行う。任意の数の信号チャネル６０をオシロスコープ４０内に設けてもよく、各チャネルが個別の取り込みシステム６２を具えることが理解できよう。
【００２０】
オシロスコープ４０を制御したり、トレーニング・シーケンス検出により等化シミュレータを実現したりするプログラム・インストラクションを蓄積し、マス・ストレージ・ユニット７４のマス・ストレージ媒体、又はＲＯＭ７０から読み出して、アクセスできる。オシロスコープの制御器６６は、米国カリフォルニア州サンタ・クララのインテル社が製造販売している１個以上のマイクロプロセッサと、米国ワシントン州レッドモンドのマイクロソフト社が製造販売しているWindows（登録商標）XPの如きWindows（登録商標）オペレーティング・システムを用いて制御される。オシロスコープ制御器６６は、多数の制御器及びデジタル信号処理装置を用いて実現してもよい。例えば、米国イリノイ州シャムバーグのモトローラ社が製造販売しているPower PCマイクロプロセッサの如き第２制御器も含めて、電気信号の取り込み及び処理を制御してもよい。表示回路７２は、オシロスコープ制御器６６から表示インストラクションを受け、デジタル信号処理装置から表示データを受ける表示制御器を含んでもよい。バス制御器を設けて、接続された測定プローブ４４用のレセプタクル・インタフェース４２をモニタし、双方向通信用のＩ２Ｃバス、ＩＥＥＥ１４９４バス、ＵＳＢバスなどの通信バス７６を介して測定プローブ４４及びオシロスコープ制御器６６の間で通信を行ってもよい。電源（ＰＳ）７８は、制御器６６から制御信号を受けて、電圧ライン８０及びアクセサリ用インタフェース４２を介して、プローブ４４に電力を供給する。
【００２１】
高速シリアル・データ・リンク・システム１０内のトランスミッタ１２は、アナログ波形信号を発生する。このアナログ波形信号は、ＳＡＳケーブルの形式のチャネル１４を介して、テスト・フィクスチャ４６及び測定プローブ４４によりオシロスコープ４０に供給される。取り込みシステム６２がアナログ波形信号をサンプリングし、デジタル化する。デジタル化アナログ波形は、システム・バス６８を介して、メモリ７０に波形記録として蓄積される。デジタル化波形記録を処理して、等化（イコライザ）タップを発生する。この等化タップは、レシーバ１６内のイコライザに供給されて、チャネル損失、反射、クロストーク、ノイズ、シンボル間干渉（ＩＳＩ）、システム性能を低下させるその他の要因に対するオフセットを行う。
【００２２】
図６は、提案されている（SAS-2 6G）標準（Serial Attached SCSI）が定義するレシーバ１６の如きレシーバ等化用のトレーニング・シーケンス検出によるイコライザ・シミュレータの代表的な例を示す。トレーニング・シーケンス検出８０は、アルゴリズム又はハードウェア回路を用いて、デジタル化波形記録から検出されたトレーニング・シーケンスを発生する（シーケンス検出器の機能を果たす）。等化適応（ＥＱ）８２は、アルゴリズム又はハードウェア回路を用いて、レシーバ１６用のイコライザ・タップを生成することができ（等化アダプタの機能）、これには、デジタル化波形記録及び検出されたトレーニング・シーケンスを用いる。トレーニング・シーケンスが検出されて利用可能になったときに、イコライザ適応８２は、より良好な成功のチャンスがある。この解決法が実時間オシロスコープのターゲットになるが、この解決法の概念は、サンプリング・オシロスコープにも同様に適用できる。これらの機能は、制御器６６により達成できる。また、必要に応じて、別途、ハードウェア回路で実現してもよい。
【００２３】
図６に示すトレーニング・シーケンス検出８０は、デジタル化波形記録を入力とし、検出されたトレーニング・ビット・シーケンスを出力する。チャネルの損失が非常に大きいとき、チャネル１４のレシーバ端部で取り込まれたデジタル化波形記録は、大幅に劣化しているので、そのビット・シーケンスは明瞭には現れない。デジタル化波形記録を用いて発生された図７に示す波形は、大きなシンボル間干渉（ＩＳＩ）を有するチャネル１４のレシーバ端部での信号の例である。ビット・シーケンスを検出できると、等化適応８２は、トレーニング・ビット・シーケンスを用いることができ、チャネル劣化の影響が大幅に低減される。すなわち、デジタル化波形記録を受け、シリアル・データ・リンクのチャネル影響を除去した処理済みデジタル化波形記録を発生する入力信号プロセッサの機能を果たす。
【００２４】
トレーニング・シーケンスを検出する１つの方法は、入力信号プロセッサを用いて、シーケンス検出の前にチャネル１４のチャネル影響を除去することである。入力信号プロセッサは、図８に示すようにチャネル１４を特徴付けるデエンベッド・フィルタ８４でもよい。チャネル１４のＳ又はＴパラメータを用いてチャネル１４を特徴付けてもよいし、このチャネル特徴に基づいてデエンベッド・フィルタを生成してもよい。デエンベッド・フィルタを用いて、デジタル化波形記録をデエンベッドして（８４）、チャネルの影響を除くので、トレーニング・シーケンスを容易に識別できる。デエンベッドしたデジタル化波形記録をシーケンス検出器８６に供給して、トレーニング・シーケンスを検出する。チャネルが大きなシンボル間干渉（ＩＳＩ）を誘導した際に、この方法が最適に動作する。
【００２５】
他の入力信号プロセッサは、検出イコライザ（検出ＥＱ）８８であり、等化されたデジタル化波形記録を発生する。図９に示すように、シーケンス検出器８６は、等化されたデジタル化波形記録を受け、検出されたトレーニング・シーケンスを出力する。この方法は、チャネル１４の特性の知識を必要としない。検出イコライザ８８は、等化された波形出力を処理するために、フィード・フォワード・イコライザ（ＦＦＥ）、デシジョン・フィードバック・イコライザ（ＤＦＥ）、連続時間線形イコライザ（ＣＴＬＥ：Continuous-Time Linear Equalizer）などを用いる。検出イコライザ８８用のＦＦＥ、ＤＦＥ又はＣＴＬＥの種々の組合せを用いる自由度により、ビット・シーケンスを確実に検出するチャンスが大幅に改善する。検出イコライザ８８が図６のトレーニング・シーケンス８０の検出の一部であり、ＥＱ適応ブロック８２内のイコライザではないことに留意することが重要である。例えば、SAS-2 6G標準は、レシーバ・イコライザとして３タップのＤＦＥを要求するが、これは、ＥＱ適応ブロック８２の出力タップを定める。しかし、図９に示す検出イコライザ８８は、マルチタップＦＦＥ／ＤＦＥを有することができ、これは、パターン・シーケンスを正確に検出できるようにチャネルを保証する良好な機能がある。図１０は、マルチタップＦＦＥにより等化された波形を示し、ここからシーケンスを確実に検出する。
【００２６】
テスト設定が可能ならば、トレーニング・シーケンスを検出するために別な方法でもよい。オプションの１つは、低いビット・レートのアナログ波形信号を用いることである。いくつかのトランスミッタ・チップ１２は、６Ｇｂ／ｓから３Ｇｂ／ｓまでのように切換が可能である。同じ損失の大きいチャネル１４にて、６Ｇｂ／ｓアナログ波形信号から同じトレーニング・シーケンスを検出するよりも、３Ｇｂ／ｓアナログ波形信号からトレーニング・シーケンスを検出する方が通常は非常に容易である。アナログ波形信号を低いビット・レートでオシロスコープによりサンプリングして、デジタル化波形記録を発生する。トランスミッタ・チップ１２を高いビット・レートに切り替えて、アナログ波形信号の他のデジタル化波形記録を取り込む。高いビット・レートのデジタル化波形記録を等化適応８２に供給して、回復クロック及び再サンプリングしたデジタル化波形記録器を発生する。
【００２７】
他のオプションは、シリアル・データ・リンク・システム１０のトランスミッタ端部にてアナログ波形信号を探査するが、ここでは、トレーニング・シーケンスを検出するのがしばしば容易である。測定プローブ４４をチャネル１４のトランスミッタ１２の端部に接続し、オシロスコープによりアナログ波形信号のサンプルを取り込んで、デジタル化波形記録を発生する。トランスミッタで取込んだアナログ波形信号のデジタル化波形記録を用いて、トレーニング・シーケンスを検出する。測定プローブ４４をチャネル１４のレシーバ１６の端部に接続し、アナログ波形信号のサンプルをオシロスコープにより取り込んで、他のデジタル化波形記録を発生する。チャネル１４のレシーバ１６の端部にて取込んだデジタル化波形記録を等化適応アルゴリズム又はハードウェア回路８２に供給して、回復クロック及び再サンプリングしたデジタル化波形記録を発生する。
【００２８】
上述の方法の１つ又は複数の組合せを用いて、トレーニング・シーケンスの検出（８０）用にデジタル化波形記録を処理し、検出されたトレーニング・シーケンスを発生する。シーケンス検出処理は、当業者に周知であるので、これ以上の説明を省略する。検出したトレーニング・シーケンスを、その後の利用のためにセーブする。トレーニング・シーケンスの検出を作動し、検出したトレーニング・シーケンスをセーブするユーザ・インタフェース９０を図１１に示す。マウスのクリック又は指のタッチにより、インタフェース９０上に検出アイコン９２が表示され、トレーニング・シーケンスを検出（Train Seq Detection）する検出アルゴリズムが作動する。検出したビット・シーケンス（Bit Sequence）をボックス９４に表示し、パターン長（Pattern Length）は表示ボックス９６に表示される。ファイル名（Sequence file）ボックス９８を設けて、検出したトレーニング・シーケンスのファイル名（例えば、64bitPattern.txt）をユーザが入力する。ロード（Load）アイコン１００をクリックするかタッチして、検出したトレーニング・シーケンスを、ユーザ定義のファイル名のファイルにロードする。セーブ（Save）アイコン１０２をクリック又はタッチして、オシロスコープ４０のメモリ７０にトレーニング・シーケンス・ファイルをセーブする。
【００２９】
トレーニング・シーケンスを検出し、利用可能とした後に、イコライザ適応アルゴリズム又はハードウェア回路８２は、トレーニング・シーケンスを利用でき、図７に示すようなデジタル化波形記録を用いて発生した波形上に、SAS-2 6Gイコライザ標準のＤＦＥタップ又はＦＦＥの如き他のイコライザのタップを適応させる。イコライザ適応（等化適応）アルゴリズム又は図６のハードウェア回路８２を図１２により詳細に示す。等化適応アルゴリズム又はハードウェア回路８２は、初め、デジタル化波形記録のクロック１１０を回復させる。クロック回復アルゴリズムは、非線形スペクトル・ライン技法に基づいたクロック回復の如く、オシロスコープ４０にて実現してもよい。ソフトウェア・クロック回復を設計して、種々のＰＬＬをエミュレーションできる。図１３は、図７に示す波形に沿った回復クロック１１２を示す（点で示す）。クロック回復の点の間の距離は、クロック周期、又はデジタル化波形記録の１単位のインターバルを示す。
【００３０】
信号ビット・レートに応じて、デジタル化波形記録信号が再サンプリングされる（１１４）。実時間オシロスコープは、通常、信号ビット・レートと同期していない固定のサンプル・レートでサンプリングを行う。回復クロック１１２が利用可能になり、デジタル化波形記録の帯域がオシロスコープにより制限されるので、デジタル化波形記録の再サンプリングを正確に行える。
【００３１】
トレーニング・シーケンスを用いる一般的な等化適応アルゴリズムは、アナログ波形信号の入力デジタル化サンプルがトレーニング・シーケンスとアライメントされている必要がある。デジタル化サンプル及びトレーニング・シーケンス１１６をアライメントするのに、相互相関が最も一般的な方法である。しかし、アナログ波形信号が、図１３に示す波形のようにチャネル損失による重大なシンボル間干渉（ＩＳＩ）を被ると、ビット中心におけるデジタル化波形記録のデジタル化サンプルとトレーニング・シーケンスとの間での直接計算による相互相関によっては、頑強なシーケンス・アライメントを生じない。デエンファシスを再サンプリングしたデジタル化波形記録に追加して、シーケンス・アライメントの頑強性を改善する。波形記録のデジタル化サンプリングにビット中心でデエンファシスを追加するが、適切なデエンファシス値は、次の条件に基づく。すなわち、条件１によれば、デエンファシスされたデジタル化波形記録のトランジション密度は、トレーニング・シーケンスのトランジション密度を近似しなければならない。条件２によれば、小さな平均自乗エラーを与えるデエンファシス値が良好である。これら条件１及び２により、適切なデエンファシス・レベルを決めた後、デジタル化波形記録を再サンプリングしデエンファシスしたデジタル・サンプルは、アライメントしたトレーニング・シーケンスと相互相関であり、正確なアライメントを求めるためにピークを見つける。図１４は、適切にデエンファシスされたデジタル化波形記録の再サンプリングしたデジタル・サンプルとアライメントしているトレーニング・シーケンスを示す。デエンファシスされたデジタル化波形サンプル（星印で示す）は、アライメントしたトレーニング・ビット・シーケンス（点で示す）と良好な相関関係にある。
【００３２】
トレーニング・シーケンスがデジタル化波形記録の入力再サンプリングしたデジタル・サンプルとアライメントした後、ＬＭＳアルゴリズムの如き標準等化適応アルゴリズム１１８を実行して、提案されているSAS-2 6G標準にて定義された３タップＤＦＥイコライザの如く、イコライザ・タップを最適化する。イコライザ適応８２が完了すると、オシロスコープ４０は、ＤＦＥイコライザの適応したタップを用いて、取込んだデジタル化波形記録を等化できる。図１５は、図７に示すデジタル化波形記録の閉じているアイ・ダイアグラム１２０と、最適化されたタップを用いてイコライザにより開いたアイ・ダイアグラム１２２とを示す。提案されているSAS-2 6G標準にて定義されたＤＦＥイコライザ用のイコライザ・タップの係数をオシロスコープに蓄積して、ＤＦＥイコライザの設計に用いる。
【００３３】
実時間オシロスコープを用いるトレーニング・シーケンス検出の手順について説明した。この手順は、チャネルに関する情報を用い、又は、柔軟な等化技術を用い、又は利用可能なテスト設定を用いて、特別なデータ処理がないとトレーニング・シーケンスの認識が困難であっても、トレーニング・シーケンスを検出する。次に、等化適応手順を導入して、検出したトレーニング・シーケンスを用い、デエンファシス技法を用いて、シーケンスのアライメントを援助する。これら２つの手順により、実時間オシロスコープが、等化を扱えるようになる。
【００３４】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部において多くの変更を可能なことが当業者には明らかであろう。例えば、本発明を、オシロスコープ内のマイクロプロセッサの制御下で動作するアルゴリズムとして実現してもよい。しかし、そのアルゴリズムに関連して上述した動作を実行するハードウェア回路を用いて、本発明を完全に又は部分的に実現できる。
【符号の説明】
【００３５】
１０  高速シリアル・データ・リンク・システム
１２  トランスミッタ
１４  チャネル
１６  レシーバ
２０  等化適応アルゴリズム
２２  ブラインド・イコライザ適応アプローチ
４０  オシロスコープ
４２  アクセサリ用インタフェース
４４  アクセサリ装置
４６  被試験装置（テスト・フィクスチャ）
４８  ＳＭＡ同軸ケーブル
５０  ＳＡＳ６Ｇケーブル
５２  表示器
５４  フロント・パネル制御器
６０  信号チャネル
６２  取り込みシステム
６４  トリガ回路
６６  制御器
６８  システム・バス
７０  メモリ
７２  表示回路
７４  マス・ストレージ
７８  電源
８０  電圧ライン
８２  等化適応（ＥＱ）
８４  デエンベッド・フィルタ
８６  シーケンス検出器
８８  検出イコライザ
１１０  クロック回復
１１４  ビット・レートでの再サンプリング
１１６  シーケンスのアライメント
１１８  標準等化適応アルゴリズム
【図１】
0005344342.tif 000002
【図２】
0005344342.tif 000003
【図３】
0005344342.tif 000004
【図４】
0005344342.tif 000005
【図５】
0005344342.tif 000006
【図６】
0005344342.tif 000007
【図７】
0005344342.tif 000008
【図８】
0005344342.tif 000009
【図９】
0005344342.tif 000010
【図１０】
0005344342.tif 000011
【図１１】
0005344342.tif 000012
【図１２】
0005344342.tif 000013
【図１３】
0005344342.tif 000014
【図１４】
0005344342.tif 000015
【図１５】
0005344342.tif 000016