(57)【特許請求の範囲】
【請求項１】
映像信号の垂直同期信号を除いて、前記映像信号の水平同期信号と、前記水平同期信号に同期して２値のうちで値が変化しかつ前記映像信号の隣り合うフレームの開始値が異なる２値制御信号とを、タイミングコントローラから受信して表示パネルの複数のソース信号ラインに駆動電圧を印加するソースドライバにおける駆動制御方法であって、
前記水平同期信号のパルスを計数して前記映像信号のブランキング期間を示すブランキング判定信号を生成するブランキング期間判定工程と、
前記ブランキング判定信号が示す前記ブランキング期間内における前記２値制御信号に基づいて前記映像信号の垂直周期を分析する分析工程と、
前記垂直周期に基づいて擬似垂直同期信号を生成する擬似垂直同期信号生成工程と、
前記擬似垂直同期信号に基づいて前記駆動電圧のオフセット電圧成分のキャンセル動作を行うオフセットキャンセル工程と、を備えることを特徴とする駆動制御方法。
【請求項２】
前記オフセットキャンセル工程では、前記オフセット電圧成分のキャンセル動作を、４回以上の垂直周期を一単位として行うことを特徴とする請求項１記載の駆動制御方法。
【請求項３】
前記ソースドライバは、差動入力の第１及び第２トランジスタを有し、前記第１トランジスタに前記映像信号に応じた入力信号が供給されるとき第１オフセット電圧を含む駆動電圧を生成し、前記第２トランジスタに前記映像信号に応じた入力信号が供給されるとき前記第１オフセット電圧とは逆極性の第２オフセット電圧を含む駆動電圧を生成する第１オペアンプと、
差動入力の第３及び第４トランジスタを有し、前記第３トランジスタに前記映像信号に応じた入力信号が供給されるとき第３オフセット電圧を含む駆動電圧を生成し、前記第４トランジスタに前記映像信号に応じた入力信号が供給されるとき前記第３オフセット電圧とは逆極性の第４オフセット電圧を含む駆動電圧を生成する第２オペアンプと、
前記第１オペアンプの前記第１トランジスタと前記第２トランジスタとの入出力関係及び前記第２オペアンプの前記第３トランジスタと前記第４トランジスタとの入出力関係を切り換える第１スイッチ手段と、
前記２値制御信号に応じて前記第１オペアンプの出力と第２オペアンプの出力とを切り換えて２つの前記ソース信号ライン出力する第２スイッチ手段と、を備え、
前記オフセットキャンセル工程では、前記映像信号の４フレームで前記第１〜第４オフセット電圧が相殺されるように前記擬似垂直同期信号に応じてフレーム毎に切り換えを指示するオフセットキャンセル制御信号を前記第１スイッチ手段に供給することを特徴とする請求項１記載の駆動制御方法。
【請求項４】
前記オフセットキャンセル工程では、前記擬似垂直同期信号生成工程にて前記擬似垂直同期信号が生成されない場合には、前記第１スイッチ手段が予め定められた順番で切り替わるように前記水平同期信号に基づいて前記オフセットキャンセル制御信号が生成されることを特徴とする請求項３記載の駆動制御方法。
【請求項５】
前記ブランキング期間判定工程は、前記ブランキング期間を前記水平同期信号のパルス計数に基づいて判定し、
前記擬似垂直同期信号生成工程は、前記２値制御信号が示す値が所定の規則性で変化したか否かを前記ブランキング期間の判別結果に基づいて判定する工程を有し、前記２値制御信号が示す値が前記所定の規則性で変化していないと判定したとき前記２値制御信号に基づいて前記擬似垂直同期信号を生成することを特徴とする請求項１記載の駆動制御方法。
【請求項６】
前記分析工程は、前記水平同期信号のパルス数を計数して前記映像信号の前記ブランキング期間を含む１フレーム期間を検出し、
前記擬似垂直同期信号生成工程は、その１フレーム期間の検出結果に応じて前記擬似垂直同期信号を生成することを特徴とする請求項１記載の駆動制御方法。
【請求項７】
映像信号の垂直同期信号を除いて、前記映像信号の水平同期信号と、前記水平同期信号に同期して２値のうちで値が変化しかつ前記映像信号の隣り合うフレームの開始値が異なる２値制御信号とを、タイミングコントローラから受信して表示パネルの複数のソース信号ラインに駆動電圧を印加するソースドライバであって、
前記水平同期信号のパルスを計数して前記映像信号のブランキング期間を示すブランキング判定信号を生成するブランキング期間判定手段と、
前記ブランキング判定信号が示す前記ブランキング期間内における前記２値制御信号に基づいて前記映像信号の垂直周期を分析する分析手段と、
前記垂直周期に基づいて擬似垂直同期信号を生成する擬似垂直同期信号生成手段と、
前記擬似垂直同期信号に基づいて前記駆動電圧のオフセット電圧成分のキャンセル動作を行うオフセットキャンセル手段と、を備えることを特徴とするソースドライバ。
【請求項８】
前記ソースドライバは、差動入力の第１及び第２トランジスタを有し、前記第１トランジスタに前記映像信号に応じた入力信号が供給されるとき第１オフセット電圧を含む駆動電圧を生成し、前記第２トランジスタに前記映像信号に応じた入力信号が供給されるとき前記第１オフセット電圧とは逆極性の第２オフセット電圧を含む駆動電圧を生成する第１オペアンプと、
差動入力の第３及び第４トランジスタを有し、前記第３トランジスタに前記映像信号に応じた入力信号が供給されるとき第３オフセット電圧を含む駆動電圧を生成し、前記第４トランジスタに前記映像信号に応じた入力信号が供給されるとき前記第３オフセット電圧とは逆極性の第４オフセット電圧を含む駆動電圧を生成する第２オペアンプと、
前記第１オペアンプの前記第１トランジスタと前記第２トランジスタとの入出力関係及び前記第２オペアンプの前記第３トランジスタと前記第４トランジスタとの入出力関係を切り換える第１スイッチ手段と、
前記２値制御信号に応じて前記第１オペアンプの出力と第２オペアンプの出力とを切り換えて２つの前記ソース信号ライン出力する第２スイッチ手段と、を備え、
前記オフセットキャンセル手段は、前記映像信号の４フレームで前記第１〜第４オフセット電圧が相殺されるように前記第１スイッチをフレーム毎に切り換えることを特徴とする請求項７記載のソースドライバ。
【請求項９】
前記オフセットキャンセル手段は、前記擬似垂直同期信号生成手段において前記擬似垂直同期信号が生成されない場合には、前記第１スイッチ手段が予め定められた順番で切り替わるように前記水平同期信号に基づいて前記オフセットキャンセル制御信号を生成することを特徴とする請求項８記載のソースドライバ。
【請求項１０】
前記ブランキング期間判定手段は、前記ブランキング期間を前記水平同期信号のパルス計数に基づいて判定し、
前記擬似垂直同期信号生成手段は、前記２値制御信号が示す値が所定の規則性で変化したか否かを前記ブランキング期間の判別結果に基づいて判定する手段を有し、前記２値制御信号が示す値が前記所定の規則性で変化していないと判定したときには前記２値制御信号に基づいて前記擬似垂直同期信号を生成することを特徴とする請求項７記載のソースドライバ。
【請求項１１】
前記分析手段は、前記水平同期信号のパルス数を計数して前記映像信号の前記ブランキング期間を含む１フレーム期間を検出し、
前記擬似垂直同期信号生成手段は、その１フレーム期間の検出結果に応じて前記擬似垂直同期信号を生成することを特徴とする請求項７記載のソースドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型の液晶パネル等の表示パネルのソースドライバ及びその駆動制御方法に関する。
【背景技術】
【０００２】
液晶パネルの長期信頼性を確保するために、交流駆動する必要があることが知られている。このため、従来のアクティブマトリックス型の液晶表示装置においては、液晶パネルの各セル（画素）の液晶素子の電極間にソースドライバによって印加される駆動電圧の極性を映像信号のフレーム毎に反転することが行われている（特許文献１参照）。また、液晶パネルの全てのセルを同時に同極性にするのではなく、列及び行各々において隣り合うセルが互いに逆極性になるようにしたドット反転駆動方式、或いは列において隣り合うセルが互いに逆極性になり、行においては２ライン毎に反転するようにした２ラインドット反転方式が採用されている。
【０００３】
そのような正極性及び負極性の駆動電圧を生成するためにソースドライバには液晶パネルの奇数番目のソース信号ラインと偶数番目のソース信号ラインとを１組として例えば、２つのＮチャンネルＭＯＳトランジスタ及び２つのＰチャンネルＭＯＳトランジスタによる２つの差動増幅回路（オペアンプ）が設けられ、奇数番目のソース信号ラインに接続されるソースドライバの出力端子と偶数番目のソース信号ラインに接続される出力端子とにフレーム毎に極性反転しかつ互いに逆極性の駆動電圧が生成されるようにしている。しかしながら、その２つの差動増幅回路の各トランジスタの製造上の特性誤差があるので、各駆動電圧にはオフセット電圧成分が含まれることが通常である。
【０００４】
オフセット電圧が駆動電圧に含まれると表示むらが発生する等の表示画質に悪影響を与えるため、オフセット電圧をキャンセルすることが行われている（特許文献１参照）。例えば、上記の奇数番目の出力端子に出力される駆動電圧については、連続する４フレームのうちの第１フレームでは２つの差動増幅回路の一方の差動増幅回路の２つのトランジスタの一方をオンとしてオフセット電圧＋Ａを含む正極性の駆動電圧を生成し、第２フレームでは他方の差動増幅回路の一方のトランジスタをオンとしてオフセット電圧＋Ｂを含む負極性の駆動電圧を生成し、第３フレームでは一方の差動増幅回路の他方のトランジスタをオンとしてオフセット電圧−Ａを含む正極性の駆動電圧を生成し、第４フレームでは他方の差動増幅回路の他方のトランジスタをオンとしてオフセット電圧−Ｂを含む負極性の駆動電圧を生成し、その４フレームでそのオフセット電圧は＋Ａ＋Ｂ−Ａ−Ｂ＝０の如く相殺されるのである。
【特許文献１】特開２００２−１０８３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
かかる従来の液晶表示装置においては、フレーム間を正確に検出して２つの差動増幅回路の出力との奇数及び偶数出力端子各々との間の接続切り換えを制御する交流駆動制御信号等の制御信号を生成するためにソースドライバに映像信号の垂直同期信号の入力が必要となる。しかしながら、既存の液晶パネルによってはソースドライバに対して垂直同期信号が供給されないことがあり、フレーム間を正確に検出することが困難であった。
【０００６】
そこで、本発明の目的は、ソースドライバに垂直同期信号が供給されない場合でもオフセット電圧を相殺して良好な表示画質を得ることができる表示パネルのソースドライバ及びその駆動制御方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明のソースドライバの駆動制御方法は、映像信号の垂直同期信号を除いて、前記映像信号の水平同期信号と、前記水平同期信号に同期して２値のうちで値が変化しかつ前記映像信号の隣り合うフレームの開始値が異なる２値制御信号とを、タイミングコントローラから受信して表示パネルの複数のソース信号ラインに駆動電圧を印加するソースドライバにおける駆動制御方法であって、前記水平同期信号のパルスを計数して前記映像信号のブランキング期間を示すブランキング判定信号を生成するブランキング期間判定工程と、前記ブランキング判定信号が示す前記ブランキング期間内における前記２値制御信号に基づいて前記映像信号の垂直周期を分析する分析工程と、前記垂直周期に基づいて擬似垂直同期信号を生成する擬似垂直同期信号生成工程と、前記擬似垂直同期信号に基づいて前記駆動電圧のオフセット電圧成分のキャンセル動作を行うオフセットキャンセル工程と、を備えることを特徴としている。
【０００８】
本発明のソースドライバは、映像信号の垂直同期信号を除いて、前記映像信号の水平同期信号と、前記水平同期信号に同期して２値のうちで値が変化しかつ前記映像信号の隣り合うフレームの開始値が異なる２値制御信号とを、タイミングコントローラから受信して表示パネルの複数のソース信号ラインに駆動電圧を印加するソースドライバであって、前記水平同期信号のパルスを計数して前記映像信号のブランキング期間を示すブランキング判定信号を生成するブランキング期間判定手段と、前記ブランキング判定信号が示す前記ブランキング期間内における前記２値制御信号に基づいて前記映像信号の垂直周期を分析する分析手段と、前記垂直周期に基づいて擬似垂直同期信号を生成する擬似垂直同期信号生成手段と、前記擬似垂直同期信号に基づいて前記駆動電圧のオフセット電圧成分のキャンセル動作を行うオフセットキャンセル手段と、を備えることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、映像信号の垂直同期信号がソースドライバに供給されることがなくても、疑似垂直同期信号を生成することができ、疑似垂直同期信号に応じて駆動電圧のオフセット電圧成分のキャンセルを行うことができる。よって、オフセット電圧による表示むら等の画質の低下を招くことなく良好な表示画質を得ることができる
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照しつつ詳細に説明する。
【００１１】
図１は本発明の実施例として液晶表示装置を示している。この液晶表示装置は、タイミングコントローラ１、複数のソースドライバ２、複数のゲートドライバ３、駆動電源４及びＴＦＴ液晶パネル５を備えている。
【００１２】
ＴＦＴ液晶パネル５は列方向に延びた複数のソース信号ライン５２と行方向に延びた複数のゲート信号ライン５３とを備え、ソース信号ライン５２とゲート信号ライン５３との交差部分にセル（画素）が各々形成されている。各セルは図１では概略的に示されているが、ＴＦＴ（薄膜トランジスタ）５１及び液晶素子５６を備えている。ＴＦＴ５１のソースはソース信号ライン５２に接続され、ゲートはゲート信号ライン５３に接続されている。また、ＴＦＴ５１のドレインに液晶素子５６の一端（素子電極）５４が接続され、液晶素子５６の他端（共通電極）５５は共通電極電位のラインに共通接続されている。
【００１３】
タイミングコントローラ１はグラフィックプロセッサ等の外部回路から供給された映像信号を受け取り、その映像信号に応じてゲートドライバ３各々へ垂直同期信号を出力し、ソースドライバ２には垂直同期信号に同期して水平同期信号及びソース制御信号を出力する。ソース制御信号として後述する交流駆動制御信号ＰＯＬ（２値制御信号）が含まれる。タイミングコントローラ１は映像信号を表示ライン毎のディジタル化してＲＧＢの表示データ（輝度を示すデータ）とし、その表示データをソースドライバ２に順次供給し、また走査信号を生成するためのゲート制御信号をゲートドライバ３へ出力する。
【００１４】
ゲートドライバ３各々は同一のＩＣチップからなり、ゲート制御信号に応じて液晶パネル５の複数のゲート信号ライン５３のいずれか１を選択し、その選択ゲート信号ラインに駆動電源４の出力電圧に基づいた走査信号を出力する。
【００１５】
ソースドライバ２各々は同一のＩＣチップからなり、駆動電源４から得た基準電圧を元に生成し、表示データに応じた階調表示用電圧を選択して液晶パネル５のソース信号ライン５２に印加することにより、ゲートドライバ３で走査信号が供給されたライン５３上のセルのＴＦＴ５１をオン駆動して液晶素子５６に電圧を印加させ、これにより液晶素子５６の光透過率が変化する。その変化がセル毎の液晶素子５６において生じることにより液晶パネル４に画像を映し出すことが行われる。
【００１６】
液晶素子５６に印加される電圧は、素子電極５４と共通電極５５の電位差であり、液晶パネル５は長期信頼性を確保するために、液晶素子５６に対して、交流にて電圧を印加する必要がある。すなわち、各ゲートドライバ３の出力はＴＦＴ５１をオンさせ、ソースドライバ２の出力は素子電極５４へ共通電極５５に対して正極性又は負極性の電圧が印加される。このように、液晶素子５６に加わる電圧を交流化して駆動することが可能となる。
【００１７】
各ソースドライバ２は、図２に示すように、シフトレジスタ８、表示データラッチ９、第１ラッチ１０、第２ラッチ１１、レベルシフタ１２、基準電圧発生回路１４、Ｄ／Ａコンバータ１３及び出力回路１５によって構成されている。
【００１８】
入力されたディジタル信号の表示データ(Ｒ、Ｇ、Ｂ)は、シフトレジスタ８の動作に基づいて時分割で、順次に第１ラッチ１０に記憶される。シフトレジスタ８の動作は、タイミングコントローラ１からのスタートパルス及びクロックに基づいている。第２ラッチ１１は、第１ラッチ１０からの表示データを保持し、水平同期信号に応答して、一斉にＤ／Ａコンバータ１３に出力する。基準電圧発生回路１４は駆動電源４から供給される電圧に基づいて多数の基準電圧を発生する。Ｄ／Ａコンバータ１３は、基準電圧発生回路１４によって発生された多数のアナログ電圧から、ディジタル表示データに対応する階調表示用電圧を出力回路１５に出力させる。出力回路１５は交流駆動制御信号に応じてその階調表示用電圧を液晶駆動出力端子に与え、その電圧はソース信号ライン５２、そしてＴＦＴ５１を介して素子電極５４に印加される。この液晶駆動出力端子に生成される電圧が交流化される。電圧の交流化としてはフレーム毎に正極性の電圧（正電圧）と負極性の電圧（負電圧）とが交互に切り替えられる。このために図２には図示していないが、第２ラッチ１１とレベルシフタ１２との間に出力交流化スイッチが挿入され、更に、出力回路１５にも出力交流化スイッチが含まれる。
【００１９】
図３はドット反転駆動方式の交流化を示しており、図４は２ラインドット反転駆動方式の交流化を示している。ドット反転駆動方式の場合においては、１フレーム内では正極性＋と負極性−とが上下１行（ライン）毎に、及び左右１列毎に交互に配列され、次のフレームではその極性＋と−とが反転され、これがフレーム毎に繰り返される。一方、２ラインドット反転駆動方式の場合においては、１フレーム内では正極性＋と負極性−とが上下２ライン毎に、及び左右１列毎に交互に配列され、次のフレームでは極性＋と−とが反転され、これがフレーム毎に繰り返される。これら２つの方式では、ソースドライバ２においては、奇数番目の出力端子が正極性の電圧を出力しているときには、偶数番目の出力端子は負極性の電圧を出力し、逆に、奇数番目の出力端子が負極性の電圧を出力しているときには、偶数番目の出力端子は正極性の電圧を出力する。
【００２０】
図５及び図６はソースドライバ２内の１つの奇数番目の出力端子１８１及びその隣の１つの偶数番目の出力端子１８２に関する部分を具体的に示している。奇数番目の出力端子１８１側には、第２ラッチ１１１、スイッチ１７１、レベルシフタ１２１、正極性Ｄ／Ａコンバータ１３１、出力回路１５としての電圧フォロワ１５１及び交流化スイッチ１６１が配置されている。偶数番目の出力端子１８２側には、第２ラッチ１１２、スイッチ１７２、レベルシフタ１２２、負極性Ｄ／Ａコンバータ１３２、出力回路１５としての電圧フォロワ１５２及び交流化スイッチ１６２が配置されている。交流駆動制御信号ＰＯＬに応じてスイッチ１７１，１７２は連動し、交流化スイッチ１６１，１６２も連動する。図５に示すように、交流駆動制御信号ＰＯＬが低レベルＬであるためスイッチ１７１が第２ラッチ１１１の出力データをレベルシフタ１２１に中継供給するときスイッチ１７２は第２ラッチ１１２の出力データをレベルシフタ１２２に中継供給する。同時にスイッチ１６１は電圧フォロワ１５１の正極性電圧を奇数番目の出力端子１８１に中継供給し、スイッチ１６２は電圧フォロワ１５２の負極性電圧を偶数番目の出力端子１８２に中継供給する。すなわち、図５に破線で示すようにデータ又は電圧が流れる。
【００２１】
一方、図６に示すように、交流駆動制御信号ＰＯＬが高レベルＨであるためスイッチ１７１が切り換えられて第２ラッチ１１２の出力データをレベルシフタ１２１に中継供給するときスイッチ１７２は第２ラッチ１１１の出力データをレベルシフタ１２２に中継供給する。同時にスイッチ１６１は電圧フォロワ１５２の負極性電圧を奇数番目の出力端子１８１に中継供給し、スイッチ１６２は電圧フォロワ１５１の正極性電圧を偶数番目の出力端子１８２に中継供給する。すなわち、図６に破線で示すようにデータ又は電圧が流れる。
【００２２】
このように、図５の状態と図６の状態とを出力交流化スイッチ１６１，１６２及び１７１，１７２を用いて交互に切り替えることにより、液晶パネル５を交流駆動することができる。交流化にした駆動電圧波形は、各フレームにおいて走査ライン毎に図７に示すように変化する。奇数番目出力端子１８１又は偶数番目液晶出力端子１８２は、常に共通電極５５に対して、正又は負の階調電圧（駆動電圧）が交互に印加され、かつ表示フレーム毎に正負を反転する。これにより同一な液晶透過率が得られる上、共通電極との電位差の絶対値が等しい正極性及び負極性の階調電圧を与えることができる。
【００２３】
図５又は図６の回路構成において、１つの出力端子は、正極性電圧の出力の場合は常に電圧フォロワ１５１の出力に接続され、負極性電圧の出力の場合は常に電圧フォロワ１５２の出力に接続される。図８に示すように、電圧フォロワ１５１はＮチャンネルＭＯＳ入力オペアンプ１５１１（第１オペアンプ）及びスイッチ回路１５１２で構成され、電圧フォロワ１５２はＰチャンネルＭＯＳ入力オペアンプ１５２１（第２オペアンプ）及びスイッチ回路１５２２で構成されている。スイッチ回路１５１２，１５２２が第１スイッチ手段に相当する。
【００２４】
オペアンプ１５１１内には差動入力の２つのＮチャンネルＭＯＳトランジスタＮdiff1及びＮdiff2が備えられている。スイッチ回路１５１２には正極性Ｄ／Ａコンバータ１３１から正極性の階調電圧(駆動電源４の出力電圧の約２分の１以上の電圧)が印加される。スイッチ回路１５１２はオフセットキャンセル制御信号ＯＳＣに応じてオペアンプ同相入力端（ボルテージフォロワ１５１の正相入力）としてＮdiff1及びＮdiff2のいずれか一方を選択すると共に、オペアンプ逆相入力端(ボルテージフォロワ１５１の負帰還入力)としてＮdiff1及びＮdiff2の他方を選択する。
【００２５】
オペアンプ１５２１内には差動入力の２つのＰチャンネルＭＯＳトランジスタＰdiff1及びＰdiff2が備えられている。スイッチ回路１５２２には負極性Ｄ／Ａコンバータ１３２から負極性の階調電圧(駆動電源４の出力電圧の約２分の１以下の電圧)が印加される。スイッチ回路１５２２はオフセットキャンセル制御信号ＯＳＣに応じてオペアンプ同相入力端（ボルテージフォロワ１５２の正相入力）としてＰdiff1及びＰdiff2のいずれか一方を選択すると共に、オペアンプ逆相入力端(ボルテージフォロワ１５２の負帰還入力)としてＰdiff1及びＰdiff2の他方を選択する。
【００２６】
交流化スイッチ１６１は、交流駆動制御信号ＰＯＬに応じてオペアンプ１５１１の出力電圧、すなわち正極性の階調電圧を奇数番目の出力端子１８１及び偶数番目の出力端子１８２のいずれか一方に供給し、交流化スイッチ１６２は、交流駆動制御信号ＰＯＬに応じてオペアンプ１５２１の出力電圧、すなわち負極性の階調電圧を奇数番目の出力端子１８１及び偶数番目の出力端子１８２の他方に供給する。交流化スイッチ１６１，１６２は第２スイッチ手段に相当する。
【００２７】
オペアンプ１５１１及び１５２１内の各トランジスタＮdiff1，Ｎdiff2，Ｐdiff1及びＰdiff2の製造上の特性誤差により、その出力電圧である階調電圧にはオフセット電圧成分が含まれることが通常である。ここで、図８に示した構成を有するＮチャンネルＭＯＳ入力のオペアンプ１５１１においては、トランジスタＮdiff1の選択時には期待値電圧にオフセット電圧＋Ａを含む階調電圧が生成され、トランジスタＮdiff2の選択時には期待値電圧にオフセット電圧−Ａを含む階調電圧が生成され、ＰチャンネルＭＯＳ入力のオペアンプ１５２１において、トランジスタＰdiff1の選択時には期待値電圧にオフセット電圧＋Ｂを含む階調電圧が生成され、トランジスタＰdiff2の選択時には期待値電圧にオフセット電圧−Ｂを含む階調電圧が生成されるとする。
【００２８】
入力映像信号の連続する４フレームのうちの第１フレームにおいては、オフセットキャンセル制御信号ＯＳＣが低レベルＬにあり、交流駆動制御信号ＰＯＬは高レベルＨとされる。図９(a)に示すように、ＯＳＣ＝Ｌの時にはスイッチ回路１５１２により正極性Ｄ／Ａコンバータ１３１の出力電圧はトランジスタＮdiff1のゲートに供給され、トランジスタＮdiff2のゲートはオペアンプ１５１１の出力に接続され、更に、スイッチ回路１５２２により負極性Ｄ／Ａコンバータ１３２の出力電圧はトランジスタＰdiff1のゲートに供給され、トランジスタＰdiff2のゲートはオペアンプ１５２１の出力に接続される。ＰＯＬ＝Ｈの時には交流化スイッチ１６１によりオペアンプ１５１１の出力は奇数番目の出力端子１８１に接続され、交流化スイッチ１６２によりオペアンプ１５２１の出力は偶数番目の出力端子１８２に接続される。よって、奇数番目の出力端子１８１に生じる階調電圧にはオフセット電圧＋Ａが含まれ、偶数番目の出力端子１８２にはオフセット電圧＋Ｂが含まれる。
【００２９】
第２フレームにおいては、オフセットキャンセル制御信号ＯＳＣが低レベルＬにあり、交流駆動制御信号ＰＯＬは低レベルＬとされる。図９(b)に示すように、ＯＳＣ＝Ｌの時にはスイッチ回路１５１２により正極性Ｄ／Ａコンバータ１３１の出力電圧はトランジスタＮdiff1のゲートに供給され、トランジスタＮdiff2のゲートはオペアンプ１５１１の出力に接続され、更に、スイッチ回路１５２２により負極性Ｄ／Ａコンバータ１３２の出力電圧はトランジスタＰdiff1のゲートに供給され、トランジスタＰdiff2のゲートはオペアンプ１５２１の出力に接続される。ＰＯＬ＝Ｌの時には交流化スイッチ１６１によりオペアンプ１５１１の出力は偶数番目の出力端子１８２に接続され、交流化スイッチ１６２によりオペアンプ１５２１の出力は奇数番目の出力端子１８１に接続される。よって、奇数番目の出力端子１８１に生じる階調電圧にはオフセット電圧＋Ｂが含まれ、偶数番目の出力端子１８２にはオフセット電圧＋Ａが含まれる。
【００３０】
第３フレームにおいては、オフセットキャンセル制御信号ＯＳＣが高レベルＨにあり、交流駆動制御信号ＰＯＬは高レベルＨとされる。図９(c)に示すように、ＯＳＣ＝Ｈの時にはスイッチ回路１５１２により正極性Ｄ／Ａコンバータ１３１の出力電圧はトランジスタＮdiff2のゲートに供給され、トランジスタＮdiff1のゲートはオペアンプ１５１１の出力に接続され、更に、スイッチ回路１５２２により負極性Ｄ／Ａコンバータ１３２の出力電圧はトランジスタＰdiff2のゲートに供給され、トランジスタＰdiff1のゲートはオペアンプ１５２１の出力に接続される。ＰＯＬ＝Ｈの時には交流化スイッチ１６１によりオペアンプ１５１１の出力は奇数番目の出力端子１８１に接続され、交流化スイッチ１６２によりオペアンプ１５２１の出力は偶数番目の出力端子１８２に接続される。よって、奇数番目の出力端子１８１に生じる階調電圧にはオフセット電圧−Ａが含まれ、偶数番目の出力端子１８２にはオフセット電圧−Ｂが含まれる。
【００３１】
第４フレームにおいては、オフセットキャンセル制御信号ＯＳＣが高レベルＨにあり、交流駆動制御信号ＰＯＬは低レベルＬとされる。図９(d)に示すように、ＯＳＣ＝Ｈの時にはスイッチ回路１５１２により正極性Ｄ／Ａコンバータ１３１の出力電圧はトランジスタＮdiff2のゲートに供給され、トランジスタＮdiff1のゲートはオペアンプ１５１１の出力に接続され、更に、スイッチ回路１５２２により負極性Ｄ／Ａコンバータ１３２の出力電圧はトランジスタＰdiff2のゲートに供給され、トランジスタＰdiff1のゲートはオペアンプ１５２１の出力に接続される。ＰＯＬ＝Ｌの時には交流化スイッチ１６１によりオペアンプ１５１１の出力は偶数番目の出力端子１８２に接続され、交流化スイッチ１６２によりオペアンプ１５２１の出力は奇数番目の出力端子１８１に接続される。よって、奇数番目の出力端子１８１に生じる階調電圧にはオフセット電圧−Ｂが含まれ、偶数番目の出力端子１８２にはオフセット電圧−Ａが含まれる。
【００３２】
上記のことから、交流駆動制御信号ＰＯＬのＬ，Ｈと奇数番目及び偶数番目の出力端子に出力される駆動電圧の極性との関係は次の表１のようになる。
【００３３】
【表１】
0005271604.tif 000002
【００３４】
また、オペアンプ１５１１のトランジスタＮdiff1，Ｎdiff2及びオペアンプ１５２１のトランジスタＰdiff1，Ｐdiff2のオフセット電圧とオフセットキャンセル制御信号との関係は次の表２のようになる。
【００３５】
【表２】
0005271604.tif 000003
【００３６】
例えば、奇数番目の出力端子１８１と接続されたソース信号ライン５２上の１つのゲート信号ライン５３に位置するセルにおいて、図１０に示すように、第１フレームではオフセット電圧＋Ａを含む階調電圧が印加され、第２フレームではオフセット電圧＋Ｂを含む階調電圧が印加され、第３フレームではオフセット電圧−Ａを含む階調電圧が印加され、第４フレームではオフセット電圧−Ｂを含む階調電圧が印加される。この第１〜第４フレームにおいてオフセット電圧は互いに＋Ａ＋Ｂ−Ａ−Ｂ＝０の如く相殺されることになる。この４フレームの動作が繰り替えされるので、オフセット電圧成分は４フレーム周期でキャンセルされることになる。よって、人の目に表示むらとして認識されることはなく、良質な表示を行うことができる。
【００３７】
図１１は、ドット反転駆動方式において、４フレーム毎にオフセットキャンセルを行う場合の液晶パネル５上の各セルのオフセット電圧を示している。また、図１２は、２ラインドット反転駆動方式において、４フレーム毎にオフセットキャンセルを行う場合の液晶パネル５上の各セルのオフセット電圧を示している。
【００３８】
このように、４フレーム毎にオフセットキャンセルを行うためには、オフセットキャンセル制御信号ＯＳＣに応じてスイッチ回路１５１２及び１５２２を制御する必要がある。
【００３９】
次に、オフセットキャンセル制御信号ＯＳＣを発生するＯＳＣ発生回路について説明する。ＯＳＣ発生回路はソースドライバ２内に形成される回路である。
【００４０】
ＯＳＣ発生回路は図１３に示すように、ブランキング期間カウンタ１００、１フレーム期間カウンタ１０１、２フレーム期間カウンタ１０２、ＰＯＬ信号不規則性判定回路１０３、交流駆動反転方式判定回路１０４、フレーム識別信号発生回路１０５、セレクタ１０６，１０７、及びオフセットキャンセル制御回路１０８を備えている。
【００４１】
ブランキング期間カウンタ１００、１フレーム期間カウンタ１０１、２フレーム期間カウンタ１０２、交流駆動反転方式判定回路１０４、フレーム識別信号発生回路１０５、及びオフセットキャンセル制御回路１０８には水平同期信号が供給される。
【００４２】
ブランキング期間カウンタ１００は入力される水平同期信号のパルス（水平同期パルス）を計数して映像信号のブランキング期間を表す信号BLK_CNTを生成する。この信号BLK_CNTは、所定回数の水平同期信号の立ち上がり又は立下りに対して単発のパルスを出力するものである。例えば６ビットカウンタであれば６４回の水平同期信号の入力に対して１度の出力を行うものである。
【００４３】
１フレーム期間カウンタ１０１は入力される水平同期信号の水平同期パルスを計数して映像信号の１フレーム期間（ブランキング期間を含む）を表す信号1FRM_CNT_GSPを生成する。２フレーム期間カウンタ１０２はカウンタ１０１の出力信号を２分周して２フレーム期間を得てその２フレーム期間の水平同期パルス数をカウントして２フレーム期間を表す信号2FRM_CNTを生成する。タイミングコントローラの情報を基にブランキング期間を含む１フレーム期間を設定することが望ましいが、例えばFull HD規格であれば、１０８０回を擬似的に設定することで代用することも可能である。更に簡易的に作成するのであれば、１０ビットカウンタの１０２４回にすることなども考えられる。
【００４４】
交流駆動反転方式判定回路１０４は、水平同期信号、ブランキング期間を表す信号BLK_CNT及び交流駆動制御信号ＰＯＬを入力し、交流駆動制御信号ＰＯＬの方式を判定する。方式としてはドット反転駆動方式と２ラインドット反転駆動方式とのうちのいずれであるかが判別される。ドット反転駆動方式の場合には出力信号IS_1DOTが真を示す高レベルＨとなり、出力信号IS_2Lineが偽を示す低レベルＬとなる。２ラインドット反転駆動方式の場合には出力信号IS_1DOTが偽を示す低レベルＬとなり、出力信号IS_2Lineが真を示す高レベルＨとなる。所定回数の信号BLK_CNTの入力を判定期間とし、判定期間経過後は、IS_1DOT及びIS_2Lineを固定し、判定動作を止めることで低消費電力化が図れる。
【００４５】
フレーム識別信号発生回路１０５は、水平同期信号、ブランキング期間を表す信号BLK_CNT、出力信号IS_1DOT及び出力信号IS_2Lineを受け入れ、それらの信号に基づいて垂直同期信号のパルス（垂直同期パルス）の発生時を示すフレーム識別信号IRG_GSP（疑似垂直同期信号）を発生する。すなわち、ブランキング期間を表す信号BLK_CNTに応じてブランキング期間において交流駆動制御信号ＰＯＬの不規則性を検出してそれによりフレーム識別信号IRG_GSPを発生する。交流駆動制御信号ＰＯＬの不規則性については後述する。フレーム識別信号IRG_GSPはＰＯＬ信号不規則性判定回路１０３及びセレクタ１０６に供給される。一つのブランキング期間に交流駆動制御信号ＰＯＬの不規則性を複数回検出してフレーム識別信号IRG_GSPの変化が数回存在するケースも考えられる。その場合は、最初の交流駆動制御信号ＰＯＬの不規則性のみをフレーム識別信号IRG_GSPとして出力する。１フレーム期間カウンタを利用し、最初の交流駆動制御信号ＰＯＬの不規則性からカウンタ分の所定期間出力を固定することで実現できる。
【００４６】
ＰＯＬ信号不規則性判定回路１０３は２フレーム期間カウンタ１０２の出力信号2FRM_CNTとフレーム識別信号発生回路１０５の出力信号IRG_GSPとを入力し、交流駆動制御信号ＰＯＬの不規則性発生時に高レベルＨの切り換え信号EN_IREGを発生する。切り換え信号EN_IREGはセレクタ１０６に供給される。交流駆動制御信号ＰＯＬの不規則性発生の判定は、所定期間内にフレーム識別信号IRG_GSPの変化を検知することで行われる。ここで２フレーム期間カウンタ１０２の出力信号2FRM_CNTを入力とするのは、不規則性が無いことを判定する期間に少なくとも２フレーム要するからである。不規則性については後述する。交流駆動反転方式判定回路１０４と同様に交流駆動制御信号ＰＯＬの不規則性の判定が終了した場合、出力を固定して、判定動作を停止することで低消費電力化を可能とする。
【００４７】
セレクタ１０６は１フレーム期間カウンタ１０１の出力信号1FRM_CNT_GSPをINER_GSPとしてセレクタ１０７に出力し、ＰＯＬ信号不規則性判定回路１０３から高レベルＨの切り換え信号EN_IREGが供給されると、信号1FRM_CNT_GSPに代えてフレーム識別信号IRG_GSPをINER_GSPとしてセレクタ１０７に出力する。
【００４８】
セレクタ１０７にはセレクタ１０６の出力信号INER_GSPの他に、外部から垂直同期信号GSP及びイネーブル信号EN_GSPが供給される。イネーブル信号EN_GSPは偽を示す場合には外部から垂直同期信号GSPが供給されるならば、それを受け入れ、その場合にはセレクタ１０７は垂直同期信号GSPを垂直同期信号GSP_OUTとしてオフセットキャンセル制御回路１０８に出力する。イネーブル信号EN_GSPは真を示す場合には垂直同期信号GSPを受け入れないので、セレクタ１０７はセレクタ１０６の出力信号INER_GSPをGSP_OUTとしてオフセットキャンセル制御回路１０８に出力する。セレクタ１０７はソースドライバ２のＩＣチップに垂直同期信号GSPの入力端子を設けない場合には特に備える必要がないが、汎用のソースドライバとしてはその入力端子の有無に拘わらず設けられる。
【００４９】
オフセットキャンセル制御回路１０８には水平同期信号の他に、出力信号IS_1DOT、出力信号IS_2Line、セレクタ１０７の出力信号GSP_OUT及びオフセットキャンセルイネーブル信号EN_OSCが供給される。オフセットキャンセル制御回路１０８はセレクタ１０７の出力信号GSP_OUTを垂直同期信号として水平同期信号に同期してオフセットキャンセル制御信号ＯＳＣを生成する。また、そのオフセットキャンセル制御信号ＯＳＣの生成に当たっては出力信号IS_1DOT及びIS_2Lineに応じてドット反転駆動方式の場合と２ラインドット反転駆動方式の場合とが区別される。オフセットキャンセルイネーブル信号EN_OSCはオフセットキャンセル制御回路１０８によるオフセットキャンセル制御動作を可能にさせる信号である。この実施例ではオフセットキャンセルイネーブル信号EN_OSCに応じてオフセットキャンセル制御動作可能状態にあるとする。
【００５０】
ここで、交流駆動制御信号ＰＯＬの不規則性について説明する。交流駆動制御信号ＰＯＬはタイミングコントローラ１から水平同期信号に同期して出力され、低レベルＬと高レベルＨとを繰り返す信号であり、ブランキング期間においても生成される。ところが、映像信号のブランキング期間には４種類ある。すなわち、ブランキング期間の水平同期信号のパルスカウント数が４ｎ＋３，４ｎ＋２，４ｎ＋１，４ｎ（ｎは０以上の整数）に分けることができる。
【００５１】
図１４(a)〜図１４(d)は１フレームが４ゲート信号ラインとしてドット反転駆動方式で４ｎ＋３，４ｎ＋２，４ｎ＋１，４ｎ各々の場合における交流駆動制御信号ＰＯＬの変化及び水平同期信号に同期したオフセットキャンセル制御信号ＯＳＣの変化例を示している。
【００５２】
なお、交流駆動制御信号ＰＯＬと、オフセットキャンセル制御信号ＯＳＣと、奇数番目及び偶数番目の出力端子に出力される駆動電圧に含まれるオフセット電圧との関係は次の表３のようになる。
【００５３】
【表３】
0005271604.tif 000004
【００５４】
図１４(a)〜図１４(d)の各々場合において交流駆動制御信号ＰＯＬは水平同期信号に同期してＬ，Ｈ，Ｌ，Ｈ，……の如くＬＨ反転を繰り返す。オフセットキャンセル制御信号ＯＳＣは水平同期信号に同期してＬ，Ｌ，Ｈ，Ｈ，……の如く２Ｌと２Ｈとの反転を繰り返す。このようにオフセットキャンセルのために規則通りの反転動作をフリーラン動作と称する。図１４(a)〜図１４(d)では各フレーム間がブランキング期間であり、そのブランキング期間の水平同期信号に同期した交流駆動制御信号ＰＯＬ及びオフセットキャンセル制御信号ＯＳＣの変化を示している。ところが、交流駆動制御信号ＰＯＬは第１フレームでは低レベルＬから始まった場合には次の第２フレームでは高レベルＨから始まる。第３フレームでは低レベルＬから始まり、第４フレームでは高レベルＨから始まる。よって、図１４(b)の４ｎ＋２の場合と図１４(d)の４ｎの場合各々の第２フレーム〜第５フレームにおいては破線で示したブランキング期間の終了からフレーム期間の開始に亘って交流駆動制御信号ＰＯＬは同一レベルを続けることが生じる。これが交流駆動制御信号ＰＯＬの不規則性である。
【００５５】
図１５(a)〜図１５(d)は１フレームが４ゲート信号ラインとして２ラインドット反転駆動方式で４ｎ＋３，４ｎ＋２，４ｎ＋１，４ｎ各々の場合における交流駆動制御信号ＰＯＬの変化及び水平同期信号に同期したオフセットキャンセル制御信号ＯＳＣの変化例を示している。その各々場合において交流駆動制御信号ＰＯＬは水平同期信号に同期してＬ，Ｌ，Ｈ，Ｈ，……の如く２Ｌと２Ｈとの反転を繰り返す。オフセットキャンセル制御信号ＯＳＣは水平同期信号に同期してＬ，Ｈ，Ｌ，Ｈ，……の如くＬＨ反転を繰り返す。これも上記したフリーラン動作である。図１５(a)〜図１５(d)においても各フレーム間のブランキング期間の水平同期信号に同期した交流駆動制御信号ＰＯＬ及びオフセットキャンセル制御信号ＯＳＣの変化を示している。ところが、ドット反転駆動方式の場合と同様に、交流駆動制御信号ＰＯＬは第１フレームでは低レベルＬから始まった場合には次の第２フレームでは高レベルＨから始まる。第３フレームでは低レベルＬから始まり、第４フレームでは高レベルＨから始まる。よって、図１５(a)の４ｎ＋３の場合、及び図１５(d)の４ｎの場合各々の第２フレーム〜第５フレームにおいては破線で示したブランキング期間の終了からフレーム期間の開始に亘って交流駆動制御信号ＰＯＬは同一レベルを続けることが生じる。また、図１５(c)の４ｎ＋１の場合には交流駆動制御信号ＰＯＬは破線で示した部分でブランキング期間に１つのＬ又は１つのＨだけでフレーム期間に入るとそれが反転してしまうことが起きる。これらが交流駆動制御信号ＰＯＬの不規則性である。
【００５６】
このように垂直同期信号が入力されない場合、フレーム期間が判別できないためと、上記したオフセット電圧成分の４フレーム周期でのキャンセルが適正に行われないことになる。
【００５７】
これに対処するために、図１３のＯＳＣ発生回路においては、交流駆動制御信号ＰＯＬの不規則性が検出される。すなわち、フレーム識別信号発生回路１０５は、ブランキング期間カウンタ１００から供給されるブランキング期間を表す信号BLK_CNTに応じてブランキング期間の終了と次のフレームの開始とを判別することができ、また、出力信号IS_1DOT及び出力信号IS_2Lineに応じて交流駆動制御信号ＰＯＬがドット反転駆動方式と２ラインドット反転駆動方式とのうちのいずれの信号であるかを判別することができるので、交流駆動制御信号ＰＯＬを水平同期信号に応じて監視することにより上記の不規則性の発生を判別することができる。交流駆動制御信号ＰＯＬの不規則性が検出されると、フレーム識別信号発生回路１０５は、ブランキング期間中に垂直同期信号の垂直同期パルス時にフレーム識別信号IRG_GSPを生成する。
【００５８】
ＰＯＬ信号不規則性判定回路１０３は２フレーム期間カウンタ１０２の出力信号2FRM_CNTとフレーム識別信号発生回路１０５の出力信号IRG_GSPとに応じて不規則な交流駆動制御信号ＰＯＬであると判定すると、高レベルＨの切り換え信号EN_IREGを発生する。その切り換え信号EN_IREGはセレクタ１０６に供給され、イネーブル信号EN_GSPは偽を示す場合には１フレームを示す信号1FRM_CNT_GSPに代えてフレーム識別信号IRG_GSPがセレクタ１０６及び１０７を介してGSP_OUTとしてオフセットキャンセル制御回路１０８に供給される。
【００５９】
オフセットキャンセル制御回路１０８においてはセレクタ１０７の出力信号GSP_OUTを垂直同期信号として水平同期信号に同期してオフセットキャンセル制御信号ＯＳＣが生成される。
【００６０】
例えば、１フレームが４ゲート信号ラインとしてドット反転駆動方式で４ｎ＋２，４ｎ各々の場合に単に水平同期信号に同期した交流駆動制御信号ＰＯＬに対応してオフセットキャンセル制御信号ＯＳＣのレベルは図１６(a)及び図１６(b)のように変化される。
【００６１】
同様に、１フレームが４ゲート信号ラインとして２ラインドット反転駆動方式で４ｎ＋３，４ｎ＋１，４ｎ各々の場合に単に水平同期信号に同期した交流駆動制御信号ＰＯＬに対応してオフセットキャンセル制御信号ＯＳＣのレベルは図１７(a)〜図１７(c)のように変化される。
【００６２】
これにより、第１フレーム〜第４フレームにおいてオフセット電圧は互いに＋Ａ＋Ｂ−Ａ−Ｂ＝０の如く相殺されることになる。すなわち、４フレーム毎のオフセットキャンセルが可能となる。
【００６３】
このように、交流駆動制御信号ＰＯＬの不規則性が検出された場合に、しかも垂直同期信号がソースドライバ２に供給されることがなくても、オフセットキャンセル制御信号ＯＳＣに応じて４フレーム毎のオフセットキャンセルを行うことができる。また、垂直同期信号GSPをソースドライバ２に入力しない既存の液晶パネルにおいても、ソースドライバに実装されるプリント基板のコストを増加することなく、表示フレーム間のオフセット電圧を相殺させ、人の目に表示むらとして認識されることはなく良質な表示を行うことができる。
【００６４】
一方、交流駆動制御信号ＰＯＬの不規則性が検出されない場合、例えば、ドット反転駆動方式で図１４(a)の４ｎ＋３の場合及び図１４(c)の４ｎ＋１の場合には、上記の切り換え信号EN_IREGは偽を示す低レベルＬである。この場合にはイネーブル信号EN_GSPは偽を示して外部の垂直同期信号の入力可能状態であっても、垂直同期信号が供給されずセレクタ１０７の出力信号GSP_OUTがない状態にされる。例えば、フレーム識別信号発生回路１０５において判断される交流駆動制御信号ＰＯＬの不規則性の内容に応じてセレクタ１０７からオフセットキャンセル制御回路１０８への経路を遮断するようにしても良い。
【００６５】
よって、オフセットキャンセル制御回路１０８は水平同期信号と、出力信号IS_1DOT又は出力信号IS_2Lineだけでオフセットキャンセル制御信号ＯＳＣを規則通りに生成して、フリーラン動作とする。オフセットキャンセル制御信号ＯＳＣのＬ及びＨは図１４(a)及び図１４(c)に示されたように常に２ライン毎に順次反転される。すなわち、図１６(a)及び図１６(b)で示されたように途中で４ラインに亘って同一レベルにする必要はない。
【００６６】
このように、交流駆動制御信号ＰＯＬの不規則性が検出されない場合で、しかも垂直同期信号がソースドライバ２に供給されることがなくても、オフセットキャンセル制御信号ＯＳＣをフリーランさせることができるので、４フレーム毎のオフセットキャンセルを行うことができる。また、垂直同期信号GSPをソースドライバ２に供給しない既存の液晶パネルにおいても、ソースドライバ実装されるプリント基板のコストを増加することなく、表示フレーム間のオフセット電圧を相殺させ、人の目に表示むらとして認識されることはなく良質な表示を行うことができる。
【００６７】
また、交流駆動制御信号ＰＯＬの不規則性が検出されない別の場合、例えば、２ラインドット反転駆動方式で図１５(b)の４ｎ＋２の場合には、上記の切り換え信号EN_IREGは偽を示す低レベルＬである。この場合には、１フレーム期間カウンタ１０１からの１フレーム期間を表す信号1FRM_CNT_GSPがセレクタ１０６，１０７を介してGSP_OUTとしてオフセットキャンセル制御回路１０８に供給される。オフセットキャンセル制御回路１０８においてはセレクタ１０７の出力信号GSP_OUT、すなわち信号1FRM_CNT_GSPを垂直同期信号として水平同期信号に同期してオフセットキャンセル制御信号ＯＳＣが生成される。信号1FRM_CNT_GSPはフレーム期間＋ブランキング期間に等しい期間を水平同期パルスの計数により発生されるので、垂直同期信号に等しい疑似垂直同期信号とみなすことができる。
【００６８】
例えば、１フレームが４ゲート信号ラインとして２ラインドット反転駆動方式で４ｎ＋２の場合に単に水平同期信号に同期した交流駆動制御信号ＰＯＬに対応してオフセットキャンセル制御信号ＯＳＣのレベルは図１８のように変化される。
【００６９】
よって、かかる交流駆動制御信号ＰＯＬの不規則性が検出されない別の場合においては、垂直同期信号がソースドライバ２に供給されることがなくても、フレーム期間(ブランキング期間を含む)中の水平同期信号を計数することにより、垂直同期信号と同等な信号を生成するので、４フレーム毎のオフセットキャンセルを行うことができる。また、垂直同期信号GSPのソースドライバ２への供給がない既存の液晶パネルにおいても、ソースドライバに実装されるプリント基板のコストを増加することなく、表示フレームを識別し、表示フレーム間のオフセット電圧を相殺させ、人の目に表示むらとして認識されることはなく良質な表示を行うことができる。
【００７０】
上記した実施例においては、汎用のタイミングコントローラから供給される不規則な交流駆動制御信号ＰＯＬを用い、垂直同期信号と同等のタイミングの信号を生成する装置について説明したが、本発明は交流駆動制御信号ＰＯＬに限定されることなく、ソースドライバに供給される不規則性を持つあらゆる制御信号にも適用することができる。また、上記した実施例では、ドット反転駆動方式及び2ライン反転駆動方式について、説明したが、３ライン以上の複数ラインドット反転駆動方式や水平２ドット反転駆動方式等の他の駆動方式にも適用することができる。
【００７１】
また、本発明は液晶パネルに限らず、他の有機ＥＬ表示パネル等の表示パネルのソースドライバに適用することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明が適用された液晶表示装置の構成を示すブロック図である。
【図２】図１の装置中のソースドライバの構成を示すブロック図である。
【図３】ドット反転駆動方式の場合の連続する２フレーム各々の各セルの駆動電圧の極性を示す図である。
【図４】２ラインドット反転駆動方式の場合の連続する２フレーム各々の各セルの駆動電圧の極性を示す図である。
【図５】ソースドライバの奇数番目及び偶数番目の出力端子に関するスイッチを含む部分の具体的な構成及びスイッチの切り換え状態による信号の流れを示す図である。
【図６】ソースドライバの奇数番目及び偶数番目の出力端子に関するスイッチを含む部分の具体的な構成及びスイッチの切り換え状態による信号の流れを示す図である。
【図７】連続する２フレームのライン走査毎の奇数番目及び偶数番目の出力端子の駆動電圧波形を示す図である。
【図８】ソースドライバ内の各オペアンプ及び各スイッチ回路を示す回路図である。
【図９】第１フレーム〜第４フレーム各々における各スイッチ回路の切り換え状態に応じたオペアンプの接続構成を示す回路図である。
【図１０】第１フレーム〜第４フレームでのオフセット電圧の相殺を説明する図である。
【図１１】ドット反転駆動方式の場合の第１フレーム〜第４フレーム各々の各セルの駆動電圧中のオフセット電圧を示す図である。
【図１２】２ラインドット反転駆動方式の場合の第１フレーム〜第４フレーム各々の各セルの駆動電圧中のオフセット電圧を示す図である。
【図１３】ソースドライバ内のＯＳＣ発生回路の構成を示すブロック図である。
【図１４】ドット反転駆動方式の場合の連続する５フレームにおける交流駆動制御信号ＰＯＬの変化、水平同期信号に同期したオフセットキャンセル制御信号ＯＳＣの変化及びオフセット電圧の変化例を示す図である。
【図１５】２ラインドット反転駆動方式の場合の連続する５フレームにおける交流駆動制御信号ＰＯＬの変化、水平同期信号に同期したオフセットキャンセル制御信号ＯＳＣの変化及びオフセット電圧の変化例を示す図である。
【図１６】ドット反転駆動方式の場合に疑似垂直同期信号としてフレーム識別信号を用いたときのオフセットキャンセル制御信号ＯＳＣの変化及びオフセット電圧の変化を示す図である。
【図１７】２ラインドット反転駆動方式の場合に疑似垂直同期信号としてフレーム識別信号を用いたときのオフセットキャンセル制御信号ＯＳＣの変化及びオフセット電圧の変化を示す図である。
【図１８】２ラインドット反転駆動方式の場合に疑似垂直同期信号として１フレーム期間を示す信号を用いたときのオフセットキャンセル制御信号ＯＳＣの変化及びオフセット電圧の変化を示す図である。
【符号の説明】
【００７３】
１  タイミングコントローラ
２  ソースドライバ
３  ゲートドライバ
５  液晶パネル
１００  ブランキング期間カウンタ
１０１  １フレーム期間カウンタ
１０２  ２フレーム期間カウンタ
１０３  ＰＯＬ信号不規則性判定回路
１０４  交流駆動反転方式判定回路
１０５  フレーム識別信号発生回路
１０８  オフセットキャンセル制御回路
１５１，１５２  電圧フォロワ
【図１】
0005271604.tif 000005
【図２】
0005271604.tif 000006
【図３】
0005271604.tif 000007
【図４】
0005271604.tif 000008
【図５】
0005271604.tif 000009
【図６】
0005271604.tif 000010
【図７】
0005271604.tif 000011
【図８】
0005271604.tif 000012
【図９】
0005271604.tif 000013
【図１０】
0005271604.tif 000014
【図１１】
0005271604.tif 000015
【図１２】
0005271604.tif 000016
【図１３】
0005271604.tif 000017
【図１４】
0005271604.tif 000018
【図１５】
0005271604.tif 000019
【図１６】
0005271604.tif 000020
【図１７】
0005271604.tif 000021
【図１８】
0005271604.tif 000022