(57)【特許請求の範囲】
【請求項１】
基板と埋め込み絶縁層と活性層が順に積層されている積層基板を用いて、トレンチによって絶縁分離されている複数の半導体素子を備えている半導体装置を製造する方法であり、
底部範囲形成工程と不純物注入工程と熱処理工程とトレンチ形成工程と絶縁膜形成工程を備えており、
底部範囲形成工程では、埋め込み絶縁層に接する活性層の底面に臨む範囲に高濃度不純物を含有する底部範囲を形成し、
不純物注入工程では、活性層表面に第１導電型半導体領域と第２導電型半導体領域が隣接して出現する関係に不純物の注入範囲を管理して、活性層の所定範囲に少なくとも第１導電型不純物を注入し、
不純物注入工程ではさらに、
第１導電型不純物の注入範囲内の局所的範囲に、第２導電型不純物の注入密度が第１導電型不純物の注入密度よりも高くなるように第２導電型不純物を注入し、
熱処理工程では、積層基板を加熱して活性層に注入した不純物を活性化し、
トレンチ形成工程では、活性層表面に隣接して出現している第１導電型半導体領域と第２導電型半導体領域の双方を分断して一巡するととともに活性層表面から活性層を貫通して埋め込み絶縁層に達するトレンチを形成し、
絶縁膜形成工程では、トレンチ内に絶縁膜を形成し、
第１導電型半導体領域と第２導電型半導体領域が、高濃度不純物を含有する底部範囲に達していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。特に、複数の半導体素子を備えている半導体装置に関するものであり、その半導体装置のサイズを小さくする技術に関する。
【背景技術】
【０００２】
図１２に、従来の半導体装置２１０の断面図を示す。半導体装置２１０は、複数の半導体素子２１８ａ〜２１８ｃを備えている。半導体素子２１８ａ〜２１８ｃは、基板２０２と埋め込み絶縁層２０４と活性層２０７が順に積層されているＳＯＩ基板２０９の活性層２０７内に形成されている。半導体素子２１８ａ〜２１８ｃは、同一の構造を有している。半導体素子２１８ａ〜２１８ｃは、ｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４を有しており、ダイオードとして機能する。各々の半導体素子２１８ａ〜２１８ｃは、素子分離用トレンチ２１６で取り囲まれている。素子分離用トレンチ２１６は絶縁性を有しており、各々の半導体素子２１８ａ〜２１８ｃ同士の間を電気的に絶縁している。素子分離用トレンチ２１６とｎ型不純物の注入範囲２１２の間に隙間Ｌ１が存在し、素子分離用トレンチ２１６とｐ型不純物の注入範囲２１４の間に隙間Ｌ２が存在している。
ここで半導体装置２１０の製造方法を、図１３、１４を参照して説明する。
まず図１３に示すように、活性層２０７の表面におけるｎ型不純物の注入範囲とｐ型不純物の注入範囲を選択しておいて、ｎ型不純物とｐ型不純物をイオン注入する。この結果、ｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４が形成される。ｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４を形成するときに、半導体素子２１８ａを形成するためのｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４と、半導体素子２１８ｂを形成するためのｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４と、半導体素子２１８ｃを形成するためのｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４の各々を、別の範囲に形成する。
次に、図１４に示すように、ＳＯＩ基板２０９を熱処理し、活性層２０７内に注入した不純物を活性化させる。不純物が活性層２０７内で拡散し、活性層２０７内に占めるｎ型不純物の注入範囲２１２とｐ型不純物の注入範囲２１４の大きさが拡大する。次に、半導体素子２１８ａ、２１８ｂ及び２１８ｃを分離するためにトレンチ２１５を形成する。その後、トレンチ２１５内に絶縁膜等を形成することによって、半導体装置２１０が完成する。
【０００３】
特許文献１に、ｎ−型の半導体基板にトレンチを形成し、そのトレンチの側壁に向けてｎ型不純物を注入する技術が開示されている。トレンチの側壁から注入された不純物によって、半導体基板内にｎ＋型不純物の注入範囲が形成される。ｎ−型の半導体基板とｎ＋型不純物の注入範囲によって、半導体素子（ダイオード）が形成される。特許文献１は、半導体基板内に複数のダイオード形成する技術を開示している。
【０００４】
【特許文献１】特開２００４−５５６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体基板に不純物を注入した後に熱処理を行うと、不純物の注入範囲の大きさが拡大する。１つの半導体素子を形成するために注入した不純物が、隣接する半導体素子を形成する範囲にまで拡散してしまうと、半導体素子が所望する動作をしないことがある。そこで１つの半導体素子を形成するために注入した不純物が、隣接する半導体素子を形成する範囲にまで拡散しないようにする必要がある。しかしながら、半導体基板内において不純物が拡散する範囲は、熱処理の温度や時間によって変化する。そのため、半導体基板に不純物を注入するときは、隣接する不純物同士の間隔を、実際に必要とする間隔よりも広く確保する必要がある。その結果、素子分離用トレンチと不純物の注入範囲の間に、図１２を参照して説明した隙間Ｌ１，Ｌ２が生じてしまう。その隙間Ｌ１，Ｌ２の分だけ、半導体装置のサイズが大きくなってしまう。
特許文献１の技術では、トレンチの側壁に向けて不純物を注入するために、上記の問題は生じない。しかしながら、半導体基板の表面において、マスク等を用いて各種不純物の注入範囲を管理することによって、所望の半導体構造を実現する通常の方法が使えない。信頼性が高くて既存の設備で実行できる普通の方法が使えない。
本発明では、マスク等を用いて不純物の注入範囲を管理することによって所望の半導体構造を実現する通常の方法を活用する。通常の方法を使用するとともに、複数個の半導体素子を備えている半導体装置から無駄なスペースを除去することによってその半導体装置のサイズを小さくする技術を提供する。
【課題を解決するための手段】
【０００６】
本発明で製造する半導体装置は、複数の半導体素子と、各々の半導体素子を他の半導体素子から電気的に絶縁する素子分離用トレンチを有している。各々の半導体素子は、ｎ型半導体領域とｐ型半導体領域を有している。本発明では、半導体基板の表面から不純物を注入した後に、半導体基板表面において隣接して出現している第１導電型半導体領域と第２導電型半導体領域の双方を分断して伸びるトレンチを形成することを特徴とする。
この場合、素子分離用トレンチに取り囲まれている範囲内に、ｎ型半導体領域とｐ型半導体領域の双方が形成され、所望の半導体構造を実現することができる。従来とは異なり、不純物の注入範囲とトレンチの間に間隔を確保する必要がなく、半導体装置のサイズを小さくすることができる。
ここでいう「第１導電型半導体領域」とは、半導体装置が完成したときに半導体基板内で第１導電型を呈している範囲のことをいう。「第２導電型半導体領域」とは、半導体装置が完成したときに半導体基板内で第２導電型を呈している範囲のことをいう。また、「第１導電型不純物の注入範囲」とは、半導体基板に対して第１導電型不純物を注入する範囲のことをいう。「第２導電型不純物の注入範囲」とは、半導体基板に対して第２導電型不純物を注入する範囲のことをいう。
第１導電型半導体領域と、第１導電型不純物の注入範囲は必ずしも等しくない。第１導電型の半導体基板を用いる場合、第１導電型不純物を注入しなくても、第１導電型半導体領域が出現する。同様に、第２導電型の半導体基板を用いる場合、第２導電型不純物を注入しなくても、第２導電型半導体領域が出現する。第１導電型の半導体基板に第２導電型不純物を注入した場合には、「第２導電型半導体領域」と「第２導電型不純物の注入範囲」が等しくなる。第１導電型不純物の注入範囲内に第２導電型不純物を注入した場合も、第１導電型不純物の注入範囲と第１導電型半導体領域は相違することになる。不純物を注入してから熱処理すると不純物の注入範囲は拡大する。本明細書では、特に断らない限り、熱処理前の注入範囲も熱処理後の注入範囲も、ともに注入範囲という。
【０００７】
本発明で創作された製造方法は、不純物注入工程と熱処理工程とトレンチ形成工程と絶縁膜形成工程を備えている。
不純物注入工程では、半導体基板表面に第１導電型半導体領域と第２導電型半導体領域が隣接して出現する関係に不純物の注入範囲を管理しておいて、少なくとも、半導体基板の導電型と異なる導電型の不純物を半導体基板に注入する。半導体基板表面に第１導電型半導体領域と第２導電型半導体領域が隣接して出現する関係が得られるものであれば、半導体基板の導電型と異なる導電型の不純物に加えて、半導体基板の導電型と同一導電型の不純物を注入してもよい。
熱処理工程では、半導体基板を加熱して半導体基板に注入した不純物を活性化する。
トレンチ形成工程では、半導体基板表面に隣接して出現している第１導電型半導体領域と第２導電型半導体領域の双方を分断して一巡するととともに、半導体基板表面から半導体基板裏面に向けて不純物の注入範囲を貫通する深さにまで伸びているトレンチを形成する。トレンチは、半導体基板表面において一巡している必要があり、不純物が注入されていない範囲を通過していてもよい。
絶縁膜形成工程では、トレンチ内に絶縁膜を形成する。
【０００８】
従来の製造方法では、隣接して存在する不純物の注入範囲同士の間を素子分離用トレンチが通過する構造を採用しており、素子分離用トレンチと不純物の注入範囲の間に隙間を確保する必要があった。
本発明の製造方法では、不純物注入工程で不純物が注入された範囲を分断する素子分離用トレンチによって、異なる半導体素子を形成する不純物の注入範囲同士の間を絶縁分離している。本発明の製造方法によると、素子分離用トレンチと不純物の注入範囲の間に隙間を確保する必要がない。実際に、素子分離用トレンチと不純物注入工程で不純物が注入された範囲との間に、隙間がない半導体装置が製造される。半導体装置のサイズを小さくすることができる。
第１導電型半導体領域と第２導電型半導体領域の双方を分断して一巡するトレンチを形成するために、一巡するトレンチの内側の範囲に第１導電型半導体領域と第２導電型半導体領域の双方が確保される。半導体素子を形成するのに必要な半導体構造を実現することができる。そのトレンチが、不純物の注入範囲を貫通する深さにまで伸びていれば、隣接する半導体素子のための不純物の注入範囲同士が絶縁分離される。実質的に隣接する半導体素子同士を絶縁分離することができる。
この発明は、静電気保護回路を備えている半導体装置に適用するのに特に有用である。静電気保護回路は、半導体装置の全ての端子に設ける必要があり、１つの半導体装置内に多くの静電気保護回路が必要とされる。本発明の技術を利用すると、多くの半導体素子を有しているにも係わらず、コンパクトな半導体装置を製造することができる。
【０００９】
本発明の製造方法では、第１導電型不純物と第２導電型不純物の双方を半導体基板に注入する場合、第１導電型不純物の注入範囲と第２導電型不純物の注入範囲がオーバラップしないようにすることもできるが、オーバラップさせてもよい。例えば、図１１に例示するように、ｎ型基板にｐ型不純物を注入し（１）、ｐ型不純物の注入範囲内の局所的範囲にｎ型不純物を注入することがある（２）。上記に例示したように、半導体基板の所定範囲に第１導電型不純物を注入する工程と、第１導電型不純物の注入範囲内の局所的範囲に第２導電型不純物を注入する工程を備えている場合、第２導電型不純物の注入密度を第１導電型不純物の注入密度よりも高くすることによって、第２導電型不純物の注入範囲を第２導電型半導体領域とすることができる。
上記製造方法によると、複雑な半導体構造を利用する半導体素子を形成することができる。例えば、複数のバイポーラトランジスタ（ｎｐｎトランジスタ又はｐｎｐトランジスタ）を備えている半導体装置や、複数のユニポーラトランジスタ（ＦＥＴ等）を備えている半導体装置等を製造することができる。
【００１０】
上記の製造方法では、第１導電型不純物の注入範囲内の局所的範囲に、第２導電型不純物を注入する。さらにこれを繰り返してもよい。例えば、図１１の（２）から（３）に例示するように、ｎ型不純物の注入範囲内の局所的範囲にｐ型不純物の注入範囲を形成してもよい。図１１の（２）から（３）に例示する場合、第１導電型をｎ型とし、第２導電型をｐ型とすると、やはり、半導体基板の所定範囲に第１導電型不純物を注入し（２）、第１導電型不純物の注入範囲内の局所的範囲に第２導電型不純物を注入する（３）ということができる。図１１の（１）から（３）の全体を評価すると、半導体基板の所定範囲に第１導電型不純物を注入し、その第１導電型不純物の注入範囲内の局所的範囲に第２導電型不純物を注入する工程を繰返しているということがいえる。
第１導電型不純物の注入範囲内の局所的範囲に第２導電型不純物の注入範囲を形成する工程を繰返すと、ｎｐｎトランジスタとｐｎｐトランジスタの双方を備えている半導体装置や、第１導電型のチャネルを利用するＦＥＴ等と第２導電型のチャネルを利用するＦＥＴ等の双方を備えている半導体装置を製造することもできる。さらに、ＩＧＢＴ等のように、半導体素子が動作するときに半導体素子内に第１導電型のキャリアと第２導電型のキャリアの両方が導入されるタイプの半導体素子の複数個を備えている半導体装置も製造することもできる。
【００１１】
本発明の製造方法では、基板と埋め込み絶縁層と活性層が順に積層されている積層基板を用いることが好ましい。この場合は、不純物注入工程で、活性層内に第１導電型半導体領域と第２導電型半導体領域が隣接して出現するパターンを形成し、トレンチ形成工程で、活性層の表面から活性層を貫通して埋め込み絶縁層に達するトレンチを形成することが好ましい。
上記の製造方法では、活性層の表面から活性層を貫通して埋め込み絶縁層に達するトレンチを形成する。埋め込み絶縁層に達するトレンチによって、各々の半導体素子が、他の半導体素子から電気的に絶縁される。半導体基板の裏面（不純物を注入する表面とは反対側の面）を絶縁する工程を省略することができる。各々の半導体素子を他の半導体素子から電気的に絶縁する構造を容易に得ることができる。
【００１２】
本発明の製造方法では、埋め込み絶縁層に接する活性層の底面に臨む範囲に、高濃度不純物を含有する底部範囲を形成する工程を備えており、第１導電型半導体領域と第２導電型半導体領域が、高濃度不純物を含有する底部範囲に達することが好ましい。
各々の半導体素子がオンすると、活性層内において、第１導電型半導体領域から第２導電型半導体領域に向けて電流が流れる。又は、第２導電型半導体領域から第１導電型半導体領域に向けて電流が流れる。このとき、電流が活性層内の最短経路を流れようとする。そのため、電流が活性層内の表面側に集中して流れやすく、活性層内の表面側が発熱しやすくなる。活性層が過度に発熱してしまうと、半導体素子が破壊に至る虞がある。
【００１３】
上記の製造方法によると、活性層の底部に不純物を高濃度に含有する底部範囲が形成された半導体装置を製造することができる。電流は、不純物を低濃度に含有する範囲よりも不純物を高濃度に含有する範囲の方を流れやすい。活性層の底部に高濃度不純物を含有する底部範囲（抵抗が小さい範囲）が形成されていると、電流をその底部範囲に流すことができる。各々の半導体素子がオンしているときに、電流が活性層の表面のみならず活性層の底面側にも流れる半導体装置を製造することができる。活性層内の電流が流れる範囲が分散されるため、活性層が過度に発熱することを抑制できる。発熱によって半導体素子が破壊されるといった不具合を抑制することができる。
【発明の効果】
【００１４】
本発明によると、複数の半導体素子が形成された半導体装置において、その半導体装置のサイズを小さくすることができる。さらに、発熱によって半導体素子が破壊されることが抑制された半導体装置を提供することもできる。
【発明を実施するための最良の形態】
【００１５】
実施例の主要な特徴を列記する。
（第１特徴）トレンチ形成工程では、第１導電型不純物の注入範囲の中間部分と第２導電型不純物の注入範囲の中間部分の双方を分断して一巡するとともに半導体基板表面から半導体基板裏面に向けて第１導電型不純物の注入範囲と第２導電型不純物の注入範囲の双方を貫通するトレンチを形成する。
（第２特徴）トレンチの側壁に絶縁膜を形成し、絶縁膜が形成されたトレンチ内にポリシリコンを充填することによって素子分離用トレンチを形成する。
（第３特徴）積層基板を用意する工程において、裏面に高濃度不純物を含有する底部範囲が形成された半導体層と、表面に絶縁層が形成された基板を用意し、高濃度不純物を含有する底部範囲と絶縁層が接する関係で半導体層と基板を貼り合わせる。
【実施例】
【００１６】
（第１実施例）
図１に、半導体装置１０の断面図を示す。半導体装置１０は、半導体基板９内に複数の半導体素子を備えている。図１は、半導体素子１８ａ〜１８ｅを例示している。半導体基板９は、基板２と埋め込み絶縁層４と活性層７が順に積層されているＳＯＩ基板（積層基板）９である。活性層７は、もともと低濃度のｎ型不純物を含んでいる。半導体素子１８ａ〜１８ｅは活性層７内に形成されている。活性層７の埋め込み絶縁層４に接する範囲に、高濃度のｎ型不純物（高濃度不純物の一例）を含有する底部範囲６が形成されている。なお、活性層７内の底部範囲６が形成されていない部分をｎ型半導体領域８と称することがある。
半導体素子１８ａ〜１８ｅの各々は、ｎ型（第１導電型の一例）半導体領域１３と、ｐ型（第２導電型の一例）半導体領域１４を備えており、ダイオードとして機能する。ｎ型半導体領域１３は、ｎ型不純物の注入範囲１２と、不純物が注入されていない範囲のｎ型半導体領域８（もともとｎ型不純物を含んでいる）で構成されている。ｐ型半導体領域１４は、ｐ型不純物の注入範囲１４に等しい。ｎ型半導体領域１３と、ｐ型半導体領域１４は、活性層７内に形成されている。
各々の半導体素子１８ａ〜１８ｅは、素子分離用トレンチ１６で取り囲まれている。素子分離用トレンチ１６は、活性層７を貫通して埋め込み絶縁層４に達している。素子分離用トレンチ１６は絶縁性を有しており、各々の半導体素子１８ａ〜１８ｅ同士の間を電気的に絶縁している。なお、図示を省略しているが、ｎ型不純物の注入範囲１２の表面にカソード電極が形成されており、ｐ型不純物の注入範囲１４の表面にアノード電極が形成されている。
上記したように、埋め込み絶縁層４に接する活性層７の底面に臨む範囲に、高濃度のｎ型不純物を含有する底部範囲６が形成されている。ｎ型半導体領域１３とｐ型半導体領域１４の双方が底部範囲６に接している。
【００１７】
図２に、半導体装置１０の平面図を示す。半導体素子１８ａ〜１８ｅの各々は、素子分離用トレンチ１６に取り囲まれている活性層７内に形成されている。素子分離用トレンチ１６は、ｎ型不純物の注入範囲１２を分断して伸びており、不純物が注入されていない範囲のｎ型半導体領域８を分断して伸びており、さらにｐ型不純物の注入範囲１４を分断して伸びており、一巡している。すなわち、素子分離用トレンチ１６は、ｎ型半導体領域１３（１２、８）とｐ型半導体領域１４の双方を分断して一巡している。
その結果、半導体素子１８ａのｎ型不純物の注入範囲１２と半導体素子１８ｂのｎ型不純物の注入範囲１２が、素子分離用トレンチ１６を介して対向している。半導体素子１８ｂのｐ型不純物の注入範囲１４と半導体素子１８ｃのｐ型不純物の注入範囲１４が、素子分離用トレンチ１６を介して対向している。半導体素子１８ｃのｎ型不純物の注入範囲１２と半導体素子１８ｄのｎ型半不純物の注入範囲１２が、素子分離用トレンチ１６を介して対向している。半導体素子１８ｄのｐ型不純物の注入範囲１４と半導体素子１８ｅのｐ型不純物の注入範囲１４が、素子分離用トレンチ１６を介して対向している。
なお、ｎ型不純物の注入範囲１２は、図２の紙面上下方向に伸びている素子分離用トレンチ１６を介してのみ対向している。図２の紙面左右方向に伸びている素子分離用トレンチ１６は、不純物が注入されていない範囲８を通過している。そのため、ｎ型不純物の注入範囲１２と紙面左右方向に伸びている分離用トレンチ１６の間には隙間が形成されている。ｎ型不純物の注入範囲１２は、紙面上下方向に伸びている素子分離用トレンチ１６に加えて、紙面左右方向に伸びている素子分離用トレンチ１６を介して対向していてもよい。ｐ型不純物の注入範囲１４も、紙面上下方向に伸びている素子分離用トレンチ１６に加えて、紙面左右方向に伸びている素子分離用トレンチ１６を介して対向していてもよい。後記する図９（Ｂ）に示すように、一つの不純物注入範囲内を素子分離用トレンチが格子状のパターンに沿って伸びていてもよい。
【００１８】
図３〜図５を参照し、半導体装置１０の製造方法を説明する。
まず、図３に示すように、半導体基板（ＳＯＩ基板）９を用意する。なお、半導体基板９は、絶縁層４を介して半導体層７と基板２を貼り合わせて用意することができる。まず、半導体基板９の製造方法を説明する。
半導体層７と基板２を貼り合わせるのに先立って、ｎ−型の半導体層７の裏面（後に絶縁層４に接する面）にｎ型不純物を注入し、ｎ＋型の底部範囲６を形成する。半導体層７内に、ｎ型不純物を低濃度に含んでいるｎ型半導体領域８とｎ型不純物を高濃度に含んでいるｎ＋型の底部範囲６が形成される。さらに半導体層７とは別に、表面に絶縁層（例えば、酸化膜等）４が形成された基板２を用意する。その後、底部範囲６と絶縁層４が接する関係で半導体層７と基板２を貼り合わせる。基板２と埋め込み絶縁層４と活性層７が順に積層されているＳＯＩ基板９を得ることができる。
【００１９】
次に、図４に示すように、ＳＯＩ基板９の活性層７内に、ｎ型不純物とｐ型不純物を注入し、ｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４を形成する。本実施例では、ｎ型不純物の注入範囲１２にはｎ型不純物のみをイオン注入し、ｐ型不純物の注入範囲１４にはｐ型不純物のみをイオン注入している。ｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４がオーバラップしない。なお、ｎ型不純物の注入範囲１２を形成するときには、活性層７の表面に所定部（ｎ型不純物の注入範囲１２が形成される部位）に開口を有するマスク層（図示省略）を形成し、活性層７の表面に向けてｎ型不純物をイオン注入する。ｐ型不純物の注入範囲１４を形成するときには、活性層７の表面に所定部（ｐ型不純物の注入範囲１４が形成される部位）に開口を有するマスク層（図示省略）を形成し、活性層７の表面に向けてｐ型不純物をイオン注入する。本実施例では、ｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４をオーバラップさせていない。ｎ型不純物も注入されていなければｐ型不純物も注入されていない半導体領域８はｎ−型であり、ｎ型不純物の注入範囲１２とあいまって、ｎ型半導体領域１３を形成している。図２に示すように、活性層７の表面において、ｎ型半導体領域１３とｐ型半導体領域１４は、交互に出現している。
なお、活性層７にｎ型不純物とｐ型不純物を注入した結果、活性層７の表面にｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４のみが交互に出現していてもよい。すなわち、活性層７の表面に、ｎ型不純物も注入されていなければｐ型不純物も注入されていない領域がなくなってしまってもよい。
ここで重要なことは、図１に示すように、ｎ型半導体領域１３とｐ型半導体領域１４が隣接して出現する関係に不純物の注入範囲１２，１４を管理することである。例えば、活性層７の全面にｐ型不純物をイオン注入した後に、ｎ型半導体領域１３のみに局所的にｎ型不純物をイオン注入してもよい。また、活性層７の全面にｎ型不純物をイオン注入した後に、ｐ型半導体領域１４のみに局所的にｐ型不純物をイオン注入してもよい。先に局所的に不純物をイオン注入し、その後に活性層７の全面に反対導電型の不純物をイオン注入してもよい。後述するように、ｐ型不純物を含む活性層７に対して、ｎ型不純物のみを局所的にイオン注入してもよい。ｎ型不純物を含む活性層７に対して、ｐ型不純物のみを局所的にイオン注入してもよい。
【００２０】
次に、図５に示すように、半導体基板９を加熱して熱処理する。熱処理をすることによって、活性層７に注入された不純物を活性化させる。半導体基板９を熱処理すると、ｎ型半導体領域１３とｐ型半導体領域１４が完成する。なおこのとき、ｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４が拡大する（図４も参照）。換言すると、半導体基板９を熱処理することによって、ｎ型不純物とｐ型不純物が活性層７内に拡散する。なお、本実施例では、熱処理後のｎ型不純物の注入範囲１２と熱処理後のｐ型不純物の注入範囲１２の双方が、底部範囲６に接している。
次に、図２に示すように、活性層７の表面において、ｎ型半導体領域１３とｐ型半導体領域１４の双方を分断して一巡するトレンチ１５を形成する。このときに、図１に示すように、トレンチ１５を、活性層７の表面から活性層７の裏面に向けて伸び、ｎ型不純物の注入範囲１２とｐ型不純物の注入範囲１４の双方を貫通して埋め込み絶縁層４に達するまで形成する。なお、本実施例では、トレンチ１５が、ｎ型不純物の注入範囲１２内の中間部分とｐ型不純物の注入範囲１４の中間部分の双方を分断して形成されている。
次に、トレンチ１５内に絶縁膜（図示省略）を形成し、その後、そのトレンチ１５内にポリシリコンを充填することによって素子分離用トレンチ１６を形成する。以上の工程によって、半導体装置１０が完成する。
【００２１】
上記したように、半導体装置１０では、活性層７の表面においてｎ型半導体領域１３とｐ型半導体領域１４の双方を分断して一巡するトレンチ１５を形成している。異なる半導体素子１８ａ〜１８ｅを形成するｎ型半導体領域１３同士の間をトレンチ１５によって絶縁分離している。また、異なる半導体素子１８ａ〜１８ｅを形成するｐ型半導体領域１４同士の間をトレンチ１５によって絶縁分離している。換言すると、不純物注入工程で不純物が注入された範囲１４、１２の双方を分断して一巡するトレンチ１５を形成している。そのため、半導体素子１８ａ〜１８ｅでは、不純物の注入範囲１２、１４と、素子分離用トレンチ１６の間に隙間が生じない。サイズの小さい半導体装置１０を実現することができる。
なお、本実施例では、ＳＯＩ基板９の活性層７内に半導体素子１８ａ〜１８ｅを形成する方法について説明した。しかしながら、半導体素子１８ａ〜１８ｅが形成される半導体基板は、ＳＯＩ基板以外の半導体基板でもよい。
【００２２】
ここで半導体装置１０が有する他の特徴について説明する。
上記したように、半導体装置１０では、ｎ型半導体領域１２とｐ型半導体領域１４の双方が、ｎ＋型の底部範囲６に接している。そのため、半導体装置１０が動作するときに、各々の半導体素子１８ａ〜１８ｅの発熱を抑制することができる。その理由について図６を参照して説明する。
図６に、図１に示している半導体素子１８ａ〜１８ｅのうちの１つの半導体素子１８を拡大して示している。上記したように、ｐ型半導体領域１４の表面にアノード電極が接続されており、ｎ型半導体領域１２の表面にカソード電極が接続されている。半導体素子１８が動作すると、活性層７内において、ｐ型半導体領域１４からｎ型半導体領域１２に向けて電流が流れる。このときに、ｐ型半導体領域１４とｎ型半導体領域１２が底部範囲６に接していないと、電流が図６の破線Ｂの経路に集中して流れる。電流が最短距離を通過しようとするためである。活性層７の表面部分に電流が集中して流れるため、半導体素子１８が発熱しやすくなってしまう。
それに対して半導体素子１８では、ｐ型半導体領域１４が底部範囲６に接している。そのため、破線Ｂの経路だけでなく、ｐ型半導体領域１４から底部範囲６に向けて破線Ｃの経路にも電流が流れる。ｎ型半導体領域１２も底部範囲６に接している。そのため、電流は底部範囲６の破線Ｄの経路を流れた後、底部範囲６からｎ型半導体領域１２に向けて破線Ｅの経路を流れる。電流が抵抗の小さい経路（不純物濃度が高い半導体領域）を通過しようとするためである。活性層７の表面部分だけでなく、活性層７の裏面側にも電流が流れる。電流が活性層７の表面部分に集中して流れることを抑制することができるため、半導体素子１８が過剰に発熱することを抑制することができる。
【００２３】
（第２実施例）
図７に、半導体装置１１０の断面図を示している。半導体装置１１０は半導体装置１０の変形例であり、半導体装置１０と同じ構成については同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略することがある。
半導体素子１１８ａ、１１８ｃ、１１８ｅでは、ｎ型不純物の注入範囲１２内に、ｐ型不純物の局所的注入範囲１１４（以下、ｐ型半導体領域１１４ともいう）が形成されている。半導体素子１１８ａ、１１８ｃ、１１８ｅは、ｐｎｐトランジスタとして機能する。半導体素子１１８ｂ、１１８ｄでは、ｐ型不純物の注入範囲１４内に、ｎ型不純物の局所的注入範囲１１２（以下、ｎ型半導体領域１１２ともいう）が形成されている。半導体装置１１８ｂ、１１８ｄは、ｎｐｎトランジスタとして機能する。すなわち、半導体装置１１０は、複数のｎｐｎトランジスタと複数のｐｎｐトランジスタを備えている。
なお本実施例では、半導体装置１１０内に、ｐｎｐトランジスタ１１８ａ、１１８ｃ、１１８ｅと、ｎｐｎトランジスタ１１８ｂ、１１８ｄが交互に形成されている。複数のｐｎｐトランジスタが連続して形成されていてもよいし、複数のｎｐｎトランジスタが連続して形成されていてもよい。
【００２４】
半導体装置１１０の製造方法について説明する。
活性層７の表面に、ｎ型半導体領域１２を超えて広がる範囲にｎ型不純物を注入する。より正確にいうと、ｎ型半導体領域１２とｐ型不純物の局所的注入範囲１１４が形成される範囲にｎ型不純物を注入する。その後、ｐ型半導体領域１１４のみに局所的にｐ型不純物を注入する。なお、ｐ型半導体領域１１４のみに局所的にｐ型不純物を注入し、その後、ｎ型半導体領域１２とｐ型半導体領域１１４が形成される範囲にｎ型不純物注入してもよい。局所的注入範囲１１４を形成するときに重要なことは、ｐ型不純物を局所的注入範囲１１４に注入するときのｐ型不純物の注入密度が、ｎ型不純物をｎ型半導体領域１２に注入するときのｎ型不純物の注入密度よりも高いということである。
同様に、ｐ型半導体領域１４とｎ型不純物の局所的注入範囲１１２が形成される範囲にｐ型不純物注入する。その後、ｎ型半導体領域１１２のみに局所的にｎ型不純物を注入する。ｎ型半導体領域１１２のみに局所的にｎ型不純物を注入し、その後、ｐ型半導体領域１４とｎ型半導体領域１１２が形成される範囲にｐ型不純物を注入してもよい。
なお、局所的に不純物を注入するタイミングは、熱処理工程の前でもよいし、熱処理工程の後でもよい。すなわち、ｎ型半導体領域１２の不純物とｐ型半導体領域１４の不純物を活性化させる前に、半導体領域１２，１４内に局所的に不純物を注入してもよい。また、ｎ型半導体領域１２の不純物とｐ型半導体領域１４の不純物を活性化させた後に、半導体領域１２，１４内に局所的に不純物を注入してもよい。熱処理工程の後に局所的に不純物を注入する場合、トレンチ１５を形成する前のタイミングでもよいし、トレンチ１５を形成した後のタイミングでもよい。
【００２５】
ｎ型半導体領域１２の不純物とｐ型半導体領域１４の不純物を活性化させるための熱処理工程の前に、不純物を局所的に注入する場合について説明する。図４に示す工程の後に、ｎ型不純物の注入範囲１２内に局所的にｐ型不純物を注入する。また、ｐ型不純物の注入範囲１４内に局所的にｎ型不純物を注入する。次に、半導体基板９を熱処理する。熱処理することによって、ｎ型不純物の注入範囲１２内のｎ型不純物とｎ型不純物の注入範囲１２内に局所的に注入されたｐ型不純物が活性化する。そのときに、局所的に注入されたｐ型不純物が、ｎ型不純物の注入範囲１２内のｎ型不純物とともに活性層７内に拡散する。同様に、熱処理することによって、ｐ型不純物の注入範囲１４内のｐ型不純物とｐ型不純物の注入範囲１４内に局所的に注入されたｎ型不純物が活性化する。局所的に注入されたｎ型不純物が、ｐ型不純物の注入範囲１４内のｐ型不純物とともに活性層７内に拡散する。その後、トレンチ１５を形成し、トレンチ１５内に絶縁膜等を形成して素子分離用トレンチ１６を完成させる。以上の工程によって、半導体装置１１０が完成する。
熱処理工程の後、トレンチ１５形成するのに先立って不純物を局所的に注入する場合について説明する。図５に示す工程の後に、ｎ型半導体領域１２内に局所的にｐ型不純物を注入する。また、ｐ型半導体領域１４内に局所的にｎ型不純物を注入する。次に、半導体基板９を再度熱処理し、局所的に注入したｎ型不純物とｐ型不純物を活性化させる。その後、トレンチ１５を形成し、レンチ１５内に絶縁膜等を形成して素子分離用トレンチ１６を完成させる。以上の工程によって、半導体装置１１０が完成する。
トレンチ１５を形成した後に不純物を局所的に注入する場合、図１に示す半導体装置１０が完成した後に、ｎ型半導体領域１２内に局所的にｐ型不純物を注入する。また、ｐ型半導体領域１４内に局所的にｎ型不純物を注入する。その後、半導体基板９を再度熱処理することによって、半導体装置１１０が完成する。
【００２６】
（第３実施例）
図８に、半導体装置３１０の断面図を示している。半導体装置３１０は半導体装置１０の変形例であり、半導体装置１０と同じ構成については同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略することがある。
半導体素子３１８ａ〜３１８ｅの各々は、素子分離用トレンチ１６に取り囲まれている活性層７内に形成されている。ｎ型半導体領域１２、１２の間にｐ型半導体領域８が形成されている。より正確にいうと、活性層７内の不純物が注入されていない範囲がｐ型半導体領域８を形成している。活性層７の埋め込み絶縁層４に接する範囲に、高濃度のｐ型不純物を含有する底部範囲６が形成されている。半導体素子３１８ａ〜３１８ｅの各々は、ｎｐｎトランジスタとして機能する。素子分離用トレンチ１６は、ｎ型半導体領域１２を分断して伸びており、一巡している。
半導体装置３１０の製造方法について説明する。
ｐ型不純物を含んでいる活性層７の裏面に、高濃度のｎ型不純物を含有する底部範囲６を形成する。その後、活性層７の表面に、ｎ型不純物を不連続に注入する。すなわち、活性層７の表面に、ｎ型不純物が注入されない範囲を確保しつつｎ型不純物を注入する。その後、半導体基板９を熱処理してｎ型不純物を活性化させる。熱処理をすることによって、ｎ型不純物が活性層７内に拡散する。上記したように、ｎ型半導体領域１２以外の活性層７がｐ型半導体領域８になる。
次に、ｎ型半導体領域１２、１２の双方を分断して一巡するトレンチ１５を形成する。その後、そのトレンチ１５内にポリシリコンを充填することによって素子分離用トレンチ１６を形成する。以上の工程によって、半導体装置３１０が完成する。
【００２７】
（第４実施例）
図９（Ａ）、（Ｂ）を参照して半導体装置４１０について説明する。図９（Ａ）は半導体装置４１０の断面図を示しており、図９（Ｂ）は半導体装置４１０の平面図を示している。半導体装置４１０は半導体装置１０の変形例であり、半導体装置１０と同じ構成については同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略することがある。図中の矢印は座標を示している。なお、ここでは図１０（Ａ）、（Ｂ）に示している従来の半導体装置５１０と比較しながら、半導体装置４１０の特長を説明する。なお、図１０（Ａ）は半導体装置５１０の断面図を示しており、図１０（Ｂ）は半導体装置５１０の平面図を示している。
半導体装置４１０は、複数個の半導体素子４１８ａ〜４１８ｅを備えている。各々の半導体素子４１８ａ〜４１８ｄは、半導体基板９の表面にｎ型半導体領域４１２とｐ型半導体領域８が隣接して出現しており、ダイオードとして機能する。半導体装置４１０では、活性層７に対してｎ型不純物のみを注入している。素子分離用トレンチ１６は、ｎ型不純物の注入範囲４１２内をＹ方向に伸びており、不純物が注入されていない範囲のｐ型半導体領域８をＸ方向に伸びており、不純物が注入されていない範囲のｐ型半導体領域８をＹ方向に伸びており、一巡している。素子分離トレンチ１６は、ｎ型半導体領域４１２とｐ型半導体領域４１３の双方を分断して一巡している。半導体装置４１０では、一つの不純物注入範囲４１２内を素子分離用トレンチ１６が格子状のパターンに沿って伸びている。
【００２８】
上記したように、半導体装置４１０では、ｎ型半導体領域（ｎ型不純物の注入範囲に等しい）４１２内を素子分離用トレンチが伸びている。そのため、ｎ型半導体領域４１２内をＹ方向に伸びている素子分離トレンチ１６とｎ型半導体領域４１２の間に隙間が生じない。それに対して、図１０（Ａ）、（Ｂ）に示すように、従来の半導体装置５１０は、ｎ型半導体領域５１２の近傍をＹ方向に伸びている素子分離トレンチ１６とｎ型半導体領域５１２の間に隙間が生じてしまう。半導体装置４１０では、各々の半導体素子４１８ａ〜４１８ｅのＸ方向の距離Ｌ３を、半導体素子５１８ａ〜５１８ｃのＸ方向の距離Ｌ４よりも小さくすることができる。
なお、図９（Ｂ）に示しているように、半導体装置４１０では、活性層７内に、ｎ型不純物の注入範囲４１２がＹ方向にストライプ状に形成されている。そのため、ｎ型半導体領域４１２とＸ軸方向に伸びる素子分離トレンチの間にも隙間が形成されない。各々の半導体素子４１８ａ〜４１８ｅのＸ方向の距離Ｌ５を、半導体素子５１８ａ〜５１８ｃのＹ方向の距離Ｌ６（図１０（Ｂ）を参照）よりも小さくすることができる。
上記したように、半導体装置４１０の半導体素子４１８ａ〜４１８ｅのサイズは、半導体装置５１０の半導体素子５１８ａ〜５１８ｃのサイズよりも小さい。そのため、半導体基板内に同じ個数の半導体素子を形成する場合、半導体装置４１０のサイズを半導体装置５１０のサイズよりも小さくすることができる。
【００２９】
上記実施例１〜４では、複数のダイオード１８ａ〜１８ｅを備えている半導体装置１０と、複数のｐｎｐトランジスタ１１８ａ、１１８ｃ、１１８ｅと複数のｎｐｎトランジスタ１１８ｂ、１１８ｄを備えている半導体装置１１０と、複数のｎｐｎトランジスタ３１８ａ〜３１８ｅを備えている半導体装置３１０と、複数のダイオード４１８ａ〜４１８ｅを備えている半導体装置４１０について説明した。しかしながら、半導体装置１１０の変形例として、ｐ型半導体領域１４内にのみｎ型不純物の局所的注入範囲１１２を形成することによって、複数のｎｐｎトランジスタのみを備えている半導体装置を製造することもできる。さらに半導体装置１１０の変形例として、ｎ型半導体領域１２内にのみｐ型不純物の局所的注入範囲１１４を形成することによって、複数のｐｎｐトランジスタのみを備えている半導体装置を製造することもできる。さらに、ダイオードと、ｎｐｎトランジスタ及び／又はｐｎｐトランジスタを有する半導体装置を製造することもできる。
半導体装置１１０の変形例として、ｎ型不純物の局所的注入範囲１１２とｎ型半導体領域８の間において、ｐ型半導体領域１４の表面に対向する位置にゲート電極を形成してもよい。電子をキャリアとするＭＯＳトランジスタを形成することができる。さらに半導体装置１１０の変形例として、ｐ型不純物の局所的注入範囲１１４とｎ型半導体領域８の間において、ｎ型半導体領域１２の表面に対向する位置にゲート電極を形成してもよい。正孔をキャリアとするＭＯＳトランジスタを形成することができる。
なお、上記実施例では、第１導電型不純物がｎ型不純物であり、第２導電型不純物がｐ型不純物である半導体装置について説明した。第１導電型不純物がｐ型不純物であり、第２導電型不純物がｎ型不純物であっても、上記実施例で説明した内容と同様の効果が得られる。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３１】
【図１】第１実施例の半導体装置の断面図を示す。
【図２】第１実施例の半導体装置の平面図を示す。
【図３】第１実施例の半導体装置の製造工程を示す。
【図４】第１実施例の半導体装置の製造工程を示す。
【図５】第１実施例の半導体装置の製造工程を示す。
【図６】図１の半導体装置の部分拡大図を示す。
【図７】第２実施例の半導体装置の部分断面図を示す。
【図８】第３実施例の半導体装置の部分断面図を示す。
【図９】第４実施例の半導体装置の断面図と平面図を示す。
【図１０】従来の半導体装置の断面図と平面図を示す。
【図１１】不純物注入範囲内に局所的注入範囲を形成する説明図を示す。
【図１２】従来の半導体装置の部分断面図を示す。
【図１３】従来の半導体装置の製造工程を示す。
【図１４】従来の半導体装置の製造工程を示す。
【符号の説明】
【００３２】
４、２０４：埋め込み絶縁膜
６：底部範囲
７、２０７：活性層
９、２０９：ＳＯＩ基板（積層基板）
１０、１１０、２１０、３１０、４１０、５１０：半導体装置
１２、２１２、４１２、５１２：ｎ型不純物の注入範囲
１４、２１４、５１２：ｐ型不純物の注入範囲
１５、２１５：トレンチ
１６、２１６：素子分離用トレンチ
１８、１１８、２１８、３１８、４１８、５１８：半導体素子
１１２：ｎ型不純物の局所的注入範囲
１１４：ｐ型不純物の局所的注入範囲
【図１】
0005162186.tif 000002
【図２】
0005162186.tif 000003
【図３】
0005162186.tif 000004
【図４】
0005162186.tif 000005
【図５】
0005162186.tif 000006
【図６】
0005162186.tif 000007
【図７】
0005162186.tif 000008
【図８】
0005162186.tif 000009
【図９】
0005162186.tif 000010
【図１０】
0005162186.tif 000011
【図１１】
0005162186.tif 000012
【図１２】
0005162186.tif 000013
【図１３】
0005162186.tif 000014
【図１４】
0005162186.tif 000015