(57)【特許請求の範囲】
【請求項１】
２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した超接合構造をドリフト層として有するパワーエレクトロニクス用の半導体素子において、
上記超接合構造における上記ヘテロ接合の界面に、分極により発生する正及び負の固定電荷による第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有し、該分極接合は、分極による正及び負の固定電荷量よりも各半導体層の分極以外の正及び負の固定電荷の総量をはるかに低く抑えるように形成したことを特徴とする半導体素子。
【請求項２】
上記分極接合は、意図的なドーピングを行わずに形成することにより、分極による正及び負の固定電荷よりも各半導体層の分極以外の正及び負の固定電荷の総量をはるかに低く抑え、これにより半導体中の正及び負の固定電荷量を等しくしたことを特徴とする請求項１に記載の半導体素子。
【請求項３】
上記分極接合は、異なる種類の半導体の接合において、接合界面における半導体の組成を積層方向に段階的に変化させることにより、前記半導体層の積層方向に対する、分極電荷の空間的な分布を段階的に変化させることを特徴とする請求項１に記載の半導体素子。
【請求項４】
上記分極接合は、異なる種類の半導体の接合において、一方の種類の半導体層の組成から他方の種類の半導体層の組成へ組成をなだらかに変化させるように作製されることを特徴とする請求項1に記載の半導体素子。
【請求項５】
上記ヘテロ接合は、組成の異なるIII−V族化合物半導体により、形成された請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
上記III−V族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される請求項５に記載の半導体素子。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
【請求項７】
上記III族窒化物半導体は、ｃ軸方向に積層されたことを特徴とする請求項６に記載の半導体素子。
【請求項８】
上記ヘテロ接合は、組成の異なるII−VI族酸化物半導体により、形成された請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項９】
上記ヘテロ接合は、結晶構造の異なるＳｉＣ化合物半導体により、形成された請求項１乃至４のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に半導体の分極接合を有する半導体素子に関するものである。
【背景技術】
【０００２】
半導体素子及びそれらを用いた集積回路は、現代社会において必要不可欠なものとなっている。近年において、半導体の応用範囲はますますの広がりを見せており、今後も重要な役割を担っていくことは間違いない。とくに、これからさらに大きな課題となっていくであろうエネルギー問題及び環境問題においても、半導体素子の研究開発がキーテクノロジーとなっている。例えば、発電所で発生させた電力が、一般家庭や工場などで消費されるまでに、電力は様々な形態に変換・制御される。この大電力を扱う半導体の分野は、パワーエレクトロニクスと呼ばれる。限りある資源を有効に利用するためには、この変換・制御における損失をできる限り低減することが必要である。この変換・制御の効率に最も大きな影響を与えるのは、半導体素子のオン抵抗と耐圧である。そのため、より低いオン抵抗をもち、かつ、より高い耐圧をもつ半導体素子が必要とされている。しかし、オン抵抗と耐圧の間には、一般にトレードオフの関係が存在し、片方を改善すると他方が犠牲になる傾向にある。そのため、素子性能の向上には限界がある。
【０００３】
このトレードオフの関係を打破し、半導体素子の特性を向上させる方法として、大きく分けて２種類が考えられる。まず一つ目として、もっとも根本的な解決策は、これまで一般的に用いられてきたＳｉを、ワイドバンドギャップ半導体に置き換えて半導体素子を作る方法である。ワイドバンドギャップ半導体とはバンドギャップエネルギーがＳｉ（１．１ｅＶ）に比べて大きな半導体のことであり、現在最も注目されているのは、ＳｉＣ（〜３．０  ｅＶ）、III族窒化物半導体（〜６．２  ｅＶ）、及びII−ＶI族酸化物半導体（〜７．８  ｅＶ）である。バンドギャップエネルギーが大きいほど絶縁破壊電圧が高くなるため、これらの半導体を用いることで、同じ逆方向耐圧を持ちながら、オン抵抗がＳｉを使った整流ダイオードに比べ数百分の一に抑えられると予想されている。
【０００４】
もう一つの方法は、近年大きな注目を集めている超接合という新しい技術を用いる方法である。超接合とは、従来のｐｎ接合の改良型であり、半導体中にｐ型領域とｎ型領域を作りこみ、この二つの領域の総電荷量をほぼ等しく設計することにより、キャリア補償の効果を発生させ、空乏層内の電界分布を一定に保つ技術である。この超接合を用いると、それまで考えられていたＳｉの材料限界を超える性能が実現できることが分かっている。例えば、整流ダイオードであるＭＲ−ＪＢＳ (Ｍｕｌｔｉ  ＲＥＳＵＲＦ  Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ)、及び電界効果型トランジスタであるＣｏｏｌＭｏｓＴＭなどが報告されている。
【０００５】
しかし、この超接合の作製には精密な半導体プロセス技術、又は成長技術が必要とされるため、現在のところＳｉを用いた半導体素子でしか実用化されていない。例えば、ＭＲ−ＪＢＳでは、一旦エッチングによりｎ型Ｓｉ基板に深い溝（トレンチ構造）を形成し、その後、結晶成長によりｐ型Ｓｉでこの溝を埋め込む方法などが取られる。このとき、形成する溝には高いアスペクト比（溝の幅と深さの比）が要求される。また、理想的な超接合を作るためには、正電荷と負電荷のドーピング総量を完全に等しく保つ必要がある。超接合構造は、この関係が崩れると、使用できる素子耐圧が制限されてしまう。しかし、そのようなことは原理的に不可能であり、実用上は、例えば特開２００１−１１１０４１号公報に公開されているように、正電荷と負電荷のドーピング総量の誤差を数％以内に抑えて超接合を形成する。
【０００６】
以上、オン抵抗と耐圧のトレードオフを改善するためには、大きく分けてワイドバンドギャップ半導体を用いる方法と、超接合を用いる方法があることを述べた。つまり、この二つの方法を同時に用い、ワイドバンドギャップ半導体において超接合を持った素子を作製することができれば、理想的なパワーエレクトロニクス用の半導体素子を作ることができる。しかし、上述のように超接合の作製には高度な精度の半導体プロセス技術及び成長技術を要し、これをＳｉ以外の半導体に適用するのは、従来技術でははなはだ困難であった。
【０００７】
これまでに発明された様々な半導体素子の基本構造は、ドーピングによるｐ型及びｎ型の導電性制御、及びヘテロ接合によるバンド構造の制御であり、これらを組み合わせることで、それぞれの特徴を持った動作を実現している。もちろん、超接合を有するＳｉ半導体素子もこれらの技術により製作される。
【０００８】
一方で、半導体の分極を用いて、導電型を制御することも可能であることが知られている。分極とは、ヘテロ接合の界面において固定電荷が発生する現象であり、結晶が無歪でも発生する自発分極と、歪により発生するピエゾ分極がある。この固定電荷に引き寄せられ、ヘテロ接合界面の近傍に電子又は正孔が生じる。
【０００９】
ドーピングによって形成されたキャリアに比べ、この分極によるキャリアは、様々な異なった特徴を持つ。まず、第一に、ドーピング技術では不可能な高濃度の固定電荷を空間的に集中させて発生させることができる。例えばIII族窒化物半導体のヘテロ接合では、１０１３  ｃｍ−２程度の面密度で分極電荷が得られる。このとき、界面の急峻性を１  ｎｍと仮定すると、固定電荷密度は約１０２０  ｃｍ−３となり、非常に高密度になる。これによりドーピング技術のみでは困難なキャリアの空間的な分布を実現することができる。
【００１０】
第二に、原理的にキャリアの活性化エネルギーが無視できるという特徴をもつ。ここでいう活性化エネルギーとは、キャリアを発生させるための熱エネルギーのことである。ワイドバンドギャップ半導体では、ドーピングによる導電性の制御において、この活性化エネルギーが室温における熱エネルギーに比べ大きくなってしまう傾向にあり、問題となっている。しかし、分極を用いれば、この問題は生じない。つまりドーピングではｐ型、ｎ型の制御が困難な半導体においても、導電性を制御できる可能性がある。
【００１１】
第三に、このとき発生するキャリアは、上述のように空間的に集中しており、また、イオン化不純物散乱の影響も低いので、高い移動度を持つことができる。ドーピングによりキャリアを発生させた場合、例えば、バルクＧａＮの移動度は２００  ｃｍ２／Ｖｓ程度であるが、分極による2次元電子ガスにすることにより１０００  ｃｍ２／Ｖｓ以上の移動度が容易に得られる。
【００１２】
第四に、半導体中に分布する正及び負の電荷の総量を、制御することが容易であるということである。例えば２種類の半導体のヘテロ接合を考えた場合、そこに発生する固定電荷の総量は、接合する半導体の種類で決定される。つまり、接合の急峻性を変化させたり、界面に別の半導体層を挿入しても、固定電荷の総量には影響を与えない。
【００１３】
以上のように、分極により発生するキャリアは、様々な特徴を持っている。そのため、ドーピングによるｐ型又はｎ型の制御技術、及びヘテロ接合によるバンドラインナップの制御に加えて、上述の分極現象を積極的に利用すれば、これまでにない半導体素子を実現できる。
【００１４】
この分極という現象は、多くの半導体で見られる。しかし、上述のような観点にたった半導体素子は、これまであまり注目されてこなかった。その理由の一つとして、ＧａＡｓなどの、立方晶系の結晶構造をもつ半導体では、分極が小さいことがある。一方で、近年において高品質な単結晶が得られるようになった六方晶系の結晶構造をもつIII族窒化物半導体は、非常に大きな分極を生じることが知られている。
【００１５】
III族窒化物半導体は、光デバイスとして１９９０年代から注目され始めたIII−Ｖ族化合物半導体である。化学式としてはＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される。III族窒化物半導体を用いた発光デバイスにおいて、この大きな分極は、量子閉じ込めシュクタル効果による発光効率の減少をまねくため、欠点とされてきた。これまでに、分極を積極的に利用した半導体素子として、III族窒化物半導体を用いた高電子移動度トランジスタがある。これは、分極により発生する正の固定電荷を利用したものである。しかし、正及び負の両方の固定電荷を利用し、それにより発生する電子及び正孔を積極的に利用した半導体素子は、これまで報告されていない。
【特許文献１】特開平９−２６６３１１号公報
【特許文献２】特開２００１−１１１０４１号公報
【特許文献３】特開２００２−７６３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の解決しようとする課題は、分極による正及び負の両方の固定電荷を積極的に利用し、それにより形成される分極接合を利用した半導体素子を提供することである。
【課題を解決するための手段】
【００１７】
本発明は、分極により生じる正及び負の固定電荷を積極的に利用するものであり、次のような半導体素子を提供することにより課題は解決される。
（１）２種類以上の半導体を、少なくとも２個以上の半導体のヘテロ接合を形成するように３層以上積層した超接合構造をドリフト層として有するパワーエレクトロニクス用の半導体素子において、
上記超接合構造における上記ヘテロ接合の界面に、分極により発生する正及び負の固定電荷による第一の導電型のキャリア及び第二の導電型のキャリアを同時に発生させるようにした分極接合を有し、該分極接合は、分極による正及び負の固定電荷量よりも各半導体層の分極以外の正及び負の固定電荷の総量をはるかに低く抑えるように形成したことを特徴とする半導体素子。
（２）上記分極接合は、意図的なドーピングを行わずに形成することにより、分極による正及び負の固定電荷よりも各半導体層の分極以外の正及び負の固定電荷の総量をはるかに低く抑え、これにより半導体中の正及び負の固定電荷量を等しくしたことを特徴とする半導体素子。
（３）上記分極接合は、異なる種類の半導体の接合において、接合界面における半導体の組成を段階的に変化させることにより、前記半導体層の積層方向に対する、分極電荷の空間的な分布を段階的に変化させることを特徴とする半導体素子。
（４）上記分極接合は、異なる種類の半導体の接合において、一方の種類の半導体層の組成から他方の種類の半導体層の組成へ組成をなだらかに変化させるように作製されることを特徴とする半導体素子。
（５）上記ヘテロ接合は、組成の異なるIII−V族化合物半導体により、形成された半導体素子。
（６）上記III−V族化合物半導体は、III族窒化物半導体であり、その化学式はＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮで表される半導体素子。
（式中ｘ、ｙ及びｚは、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１を満足させる数値を持つものとする。）
（７）上記III族窒化物半導体は、ｃ軸方向に積層されたことを特徴とする半導体素子。
（８）上記ヘテロ接合は、組成の異なるII−VI族酸化物半導体により、形成された半導体素子。
（９）上記ヘテロ接合は、結晶構造の異なるＳｉＣ化合物半導体により、形成された半導体素子。
【発明の効果】
【００１８】
本発明によれば耐圧を犠牲にせずに、分極により発生したキャリアの分だけオン抵抗を低減することができるため、この分極接合を、整流ダイオードや電界効果型トランジスタなどに応用すれば、オン抵抗と耐圧のトレードオフを改善することができる。
また分極による正又は負の固定電荷により発生する、少なくとも第一の導電型のキャリア又は第二の導電型のキャリアの高い移動度を用いることにより上記半導体素子のオン抵抗がさらに低減され、高周波特性も向上させることができる。
【００１９】
次に上記（２）〜（３）記載の半導体素子では、接合の性能は、半導体中の正及び負の固定電荷量の誤差が小さいほど向上するため、これにより上記半導体素子の耐圧をさらに向上させることができる。
次に上記（４）記載の半導体素子では、前記半導体層の積層方向に対する、分極電荷の空間的な分布を調整することができる。
次に上記（５）記載の半導体素子では、異なる種類の半導体の接合において、半導体の組成を緩やかに変化させることで空間的な電荷の集中を低下させることができる。
【発明を実施するための最良の形態】
【００２０】
図1に、2種類の半導体である半導体Ａ１と半導体Ｂ２を交互に積層した場合の、分極の様子を示す。積層した半導体の種類や、その結晶方位、結晶歪の有無にもよるが、分極が起こるような半導体の場合、電荷量が同じで符号が逆の固定電荷が、面密度ｐｐ  ｃｍ−２の大きさで、交互に発生する。半導体の結晶歪及び結晶方位の影響を無視すれば、面密度ｐｐは、半導体Ａと半導体Ｂの種類で一義的に決定する。例えば、図２のように半導体Ａ１と半導体Ｂ２の界面において、その組成をなだらかに変化させたとする。その場合、分極電荷は、組成をなだらかに変化させた層３に広がって分布するため固定電荷の体積密度は減少する。しかし、面密度ｐｐは、変化しない。
【００２１】
また、図３のように半導体Ａと半導体Ｂの間に、これらとは種類の異なった半導体Ｃ４を挿入し、半導体Ａと半導体Ｃの界面、及び半導体Ｂと半導体Ｃの界面にそれぞれ分極電荷が現れたとする。この場合でも、半導体Ｃによる結晶歪の影響を無視した場合、固定電荷の面密度ｐｐは、図３に示すように一定である。これらの分極の特徴と、既存のドーピング技術を組み合わせることで、様々な電荷分布の分極接合を作製することができる。特に、図１〜図３に示した、正及び負の固定電荷が、大きさが等しく交互に現れるという特徴は、分極接合を作るのには非常に便利である。
【００２２】
ここで、III族窒化物半導体の一種であるＧａＮ、及びＡｌｙＧａ１−ｙＮを積層した場合を例に、実際の電子と正孔の発生の様子を説明する。図4は、真性半導体であるＧａＮ、及びＡｌｙＧａ１−ｙＮをｃ軸方向に積層した場合のバンドラインナップの模式図である。このように、ＡｌｙＧａ１−ｙＮ（０００−１）／ＧａＮ（０００１）及びＡｌｙＧａ１−ｙＮ（０００１）／ＧａＮ（０００−１）界面に、正及び負の分極による固定電荷による、電子及び正孔を、それぞれ発生させることができる。このように分極を用いて、電子及び正孔を交互に発生させた半導体のｐｎ接合を、本明細書では「分極接合」と定義する。
【００２３】
電子及び正孔を発生させ、分極接合を実現するためには、いくつかの固有の設計条件がある。図５は、半導体A７、及び半導体B８を積層した場合のバンドラインナップの概略図である。現実の半導体において、完全な真性半導体を実現することは不可能であり、アンドープで成長させても、必ずわずかなｎ型又はｐ型になってしまう。例えば、III族窒化物半導体の場合は、アンドープの成長においてｎ型になりやすい。そのため、図５に示すように、電子と正孔の面密度に差が生じる。場合によっては、電子又は正孔のうち、どちらか一方のキャリアしか生じず、分極接合を形成できない場合もありうる。
【００２４】
以下では、図５をもとに分極接合の基本的な設計方法を説明する。まず、量子効果及び熱の影響を無視し、かつドーピング及び結晶欠陥に起因するキャリアはすべて活性化しているものとした。また、半導体A及び半導体Bの各層の厚さに比べ、分極電荷及びキャリアの厚さ方向への広がりは無視できるとし、かつ正及び負の分極電荷をもつ半導体界面において、フェルミ準位ＥＦはバンドギャップエネルギーの小さい半導体Ａの伝導帯下端及び価電子帯上端にそれぞれ固定されているとした場合、半導体A及び半導体Bの各層の1サイクル分の、積層方向から見た電子及び正孔の面密度ｎ及びｐは、それぞれ次式で表される。
【００２５】
【数１】
0005344445.tif 000002
【００２６】
ここで、ｐｐは各界面の分極電荷の面密度の大きさ、EgAは半導体Aのバンドギャップエネルギー、ｄＡ及びｄＢは半導体A及び半導体Bの各層の厚さ、eA及びeBは半導体A及び半導体Bの誘電率、及びｐA及びｐBは半導体A及び半導体Bの分極以外の原因による固定電荷の面密度を、それぞれ表す。
式(1)及び式(2)は、変数が多く複雑なので、ｄＡ≒ｄＢ＝ｄ、eＡ≒eＢ＝e、及びｐＡ≒ｐＢ＝ｐｂａｃｋと近似すると次式が得られる。
【００２７】
【数２】
0005344445.tif 000003
【００２８】
この式(3)及び(4)をもとに、分極接合の設計指針をいくつか示す。まず、半導体各層がｎ型でありｐｂａｃｋが正の定数とし、ｐｐは一定として、ｄに対するｎ及びｐの変化を見積もった。図６がその概略図である。電子及び正孔を同時に発生させ、分極接合を実現するためには、ｄの最小値ｄｍｉｎとｄの最大値ｄｍａｘが存在することが分かる。また、理想に近い超接合の効果を発揮させるためには電子と正孔の比ｎ／ｐは、1に近いことが望ましいが、そのための最適な接合距離ｄｏｐｔがあることも分かる。
【００２９】
次に、d及びｐｐを一定に保ち、ｐｂａｃｋを変化させた場合に、ｎとｐに与える影響を図7に示す。同図からｐｂａｃｋの変化に対してｎ及びｐが、直線的に増加又は減少することが分かる。やはり、ｎ及びｐを同時に発生させ、分極接合を実現するためには、ｐｂａｃｋに許容範囲があることが分かる。また、ｎ／ｐ比を1に近づけるためには、ｐｂａｃｋが小さいほど望ましいことが分かる。式(3)及び(4)から分かるように、ｐbackの影響を小さくするためにはｐｐ>> ｐｂａｃｋｄであることが望ましい。つまり、分極接合を形成するためには、分極により界面に発生する固定電荷に対し、各半導体層に含まれる固定電荷の総量を、小さくする必要がある。また、そのためには、各半導体層は意図的なドーピングを行わずに形成することが望ましい。
【００３０】
また、分極接合における各界面の分極電荷密度を積層方向に対して変化させることでｎ／ｐ比を1に近づける手法が考えられる。図８は、この手法をＧａＮとＡｌｙＧａ１−ｙＮを用いた分極接合に適用した場合の概略図である。アンドープのIII族窒化物半導体はｎ型になりやすいため、図８のように段階的にＡｌ組成を変化させて、分極による正及び負の固定電荷量に差をもうけ、それにより分極以外の固定電荷を補償し、ｎ／ｐ比を１に近づけている。
【００３１】
ところで、良好な分極接合を実現するためには、ｐｐが大きいことが望ましいことは、ここまでに述べた。しかし、ｐｐが大きい半導体の接合は、一般に格子不整合率も大きくなる場合が多い傾向にある。その原因は、分極が発生する原理の一つであるピエゾ分極は、格子不整合などによる格子歪によるものであり、その場合、歪により大きな分極電荷が得られることによる。
【００３２】
一方で、格子不整合系の半導体の成長には、臨界膜厚を超えると格子緩和が起こってしまう。臨界膜厚は様々な要因により決定されるが、格子不整合率が大きいほど薄くなる傾向にある。格子緩和が起きると結晶歪が低減されるため、それにより分極電荷ｐｐが低下する可能性があり、また、半導体にミスフィット転位や貫通転位などの結晶欠陥が導入されてしまうため、それにより移動度など様々な半導体の特性が劣化するため、望ましくない。そのため、分極接合を形成するヘテロ接合が格子不整合系である場合、図９の設計条件が加わる。臨界膜厚は、MatthewsやPeopleの理論式からある程度予測できる。
【００３３】
分極接合は、半導体の多層構造であるため、格子歪が蓄積し、格子緩和が起きやすい。そのため、各半導体層が格子歪によるエネルギーの蓄積を補償するような系が適している。図１０は、III族窒化物半導体の分極接合において、この手法を適用した場合の概略図である。各ＡｌｙＧａ１−ｙＮ層とＧａｚＩｎ１−ｚＮ層が、応力を補償しあうことで、積層を重ねたときの歪エネルギーが蓄積を抑制することができる。また、この構造は、ＡｌｙＧａ１−ｙＮ層とＧａＮ層を積層した場合に比べて、分極電荷密度を大きくすることもできる。
【００３４】
また、半導体四元混晶を用いれば、格子整合を保ちながらｐｐを変化させることができるため、図９に示した臨界膜厚の制約は無くなり、分極接合の設計が容易になる。図１１は、III族窒化物半導体の分極接合において、この手法を適用した場合の概略図である。ＧａＮに対して格子整合するＡｌｙ１Ｇａｚ１Ｉｎ１−ｙ１−ｚ１Ｎ層１４及びＡｌｙ２Ｇａｚ２Ｉｎ１−ｙ２−ｚ２Ｎ層１５を用いることで、臨界膜厚を無視して分極接合を設計することが可能になる。
【００３５】
次に本発明を適用した分極接合を有するｐｎ接合ダイオードと、本発明を適用していない通常のpn接合ダイオードとの特性の比較を行う。図１２は、本発明を適用していない通常のpn接合ダイオードの構造の概略図である。ドリフト層であるｎ−ＧａＮ層1９の両端にｐ＋ＧａＮ層1８及びｎ＋ＧａＮ層２０を形成したｐｉｎ構造である。そして、ｎ−ＧａＮ層1９のドナー濃度ｐｂａｃｋ及び、その長さｄｄｒｉｆｔを変化させてその特性を調べた。
【００３６】
図１３は、本発明を適用したpn接合ダイオードの構造の概略図である。分極接合領域２２は、Al組成９％のｎ−Ａｌ０．０９Ｇａ０．９１Ｎ層及びｎ−ＧａＮ層の積層構造により形成した。各層の厚さは、１００  ｎｍとした。各へテロ界面の分極電荷密度ｐｐの大きさは、理論値より５×１０１２  ｃｍ−２とした。分極接合領域の両端にはアクセプタ及びドナー不純物をドーピングし、p型化分極接合領域２１及びn型化分極接合領域２３を形成した。そして、分極接合領域２２のドナー濃度ｐｂａｃｋ及び、その長さｄｄｒｉｆｔを変化させてその特性を調べた。
【００３７】
まず、図１２の構造に逆バイアスをかけたときの素子の耐圧を、アバランシェモデルにより求めた。図１４はそのシミュレーション結果である。まず、ｄｄｒｉｆｔにより決定されるＧａＮ固有の耐圧限界があることが分かる。つまり、不純物や欠陥のまったく存在しない完全な真性半導体であれば、耐圧はｄｄｒｉｆｔのみで決定され、これを長くすれば、いくらでも耐圧は大きくなることを示している。一方で、現実の半導体では、必ず有限のｐｂａｃｋが存在し、これも耐圧の限界を決定する。同図からｐｂａｃｋが小さいほど、耐圧の限界が向上することが分かる。
【００３８】
図１５は、本発明を適用した図１３の構造の逆方向耐圧のシミュレーション結果である。耐圧の限界はＧａＮの材料限界と、ｐｂａｃｋの大きさでほぼ決定されており、図１４と見比べてみると分かるように、本発明を適用していないｐｎ接合ダイオードの結果とほとんど一致した。図１４及び図１５の結果は、分極による固定電荷は、耐圧にほとんど影響を与えず、ｐｂａｃｋの大きさで耐圧が決定されることを示している。つまり、正及び負の分極電荷はお互いに補償しあい、その結果残ったｐｂａｃｋが絶縁破壊を起こしていることが分かる。よって、本発明を適用した接合ダイオードでは、耐圧を犠牲にせずに、分極により発生したキャリアの分だけオン抵抗を低減することができる。このため、この分極接合を、整流ダイオードや電界効果型トランジスタなどの半導体素子に応用すれば、オン抵抗と耐圧のトレードオフを改善することができる。
【００３９】
また、分極接合の性能を向上させるためには、正及び負の固定電荷量をできるだけ等しく保つ必要がある。例えば、ｐｐ=  １×１０１３ｃｍ−２、ｐｂａｃｋ＝  １×１０１６ｃｍ−３とし、分極接合の各層の厚さを１００ｎｍとすると、正及び負の固定電荷の大きさの誤差はわずか２％となる。
【００４０】
次に、図１６はIII族窒化物半導体によるショットキー接合ダイオードに、本発明を適用した場合の効果を確認したシミュレーション結果である。正及び負の固定電荷の大きさの誤差は、ｐｂａｃｋ＝  １×１０１７、１×１０１６、及び１×１０１５ｃｍ−３において、それぞれ４０%、４．０%、及び０．４％である。この結果から、既存のショットキー接合ダイオードの一部に本発明による分極接合を用いることで、オン抵抗と耐圧のトレードオフを大きく改善できることが分かる。正及び負の固定電荷の大きさの誤差が４０％と大きい場合でも、本発明の効果は得られる。ただし、上述のｐｎ接合の場合と同様に、ｐｂａｃｋの大きさにより、実現できる素子耐圧が制限される。そのため、本発明の適用にはｐｐが大きく、かつｐｂａｃｋが小さいほど望ましい。また、図１６から、本発明の効果は、高耐圧にいくほど向上することが分かる。例えば、１０ｋＶ以上の高耐圧領域において、本発明を適用することで１／１００以下にオン抵抗が改善されることが期待できる。
【００４１】
なお本発明の適用素子として、整流ダイオード及びショットキー接合ダイオードについて説明したが、本発明は、ｐｎ接合の一種である分極接合に関するものである。そのため既存のｐｎ接合を、本発明による分極接合に置き換えることで、既存の半導体素子の全てに応用が可能である。例えば、整流ダイオード及びショットキー接合ダイオードに加えて電界効果型トランジスタなどの半導体素子に応用することができる。さらに、発光ダイオード、レーザー・ダイオード、及び受光素子などの光デバイスにも、基本はｐｎ接合であるため、本発明の半導体素子を適用することができる。
【００４２】
また、本明細書は分極接合の効果についてIII族窒化物半導体を例に挙げて説明を行ったが、本発明は、分極の発生する全ての半導体において適用可能である。例えば、ＺｎＯに代表されるII−ＶI族酸化物半導体のヘテロ接合は、大きな分極による固定電荷が発生するため、本発明を適用することができる。ＺｎＯ／ＺｎｍＭｇ１−ｍＯなどのヘテロ接合がその一例である。II−ＶI族酸化物半導体は、非常に大きなバンドギャップをもつ半導体であり、パワー半導体素子として大きな可能性をもつ。また、ポリタイプの異なるＳｉＣのヘテロ接合も、大きな分極を発生することが知られており、本発明を適用することができる。４Ｈ−ＳｉＣ／３Ｃ−ＳｉＣ、及び６Ｈ−ＳｉＣ／３Ｃ−ＳｉＣなどのヘテロ接合がその例である。ＳｉＣもワイドバンドギャップ半導体であり、また、Ｓｉと同じ四族元素からなるため、Ｓｉで確立された既存の多くの技術を適用できるという利点がある。
【図面の簡単な説明】
【００４３】
【図１】２種類の半導体を積層した場合に界面に発生する分極電荷の空間的分布の概略図
【図２】２種類の半導体を積層し、その界面における半導体の組成をなだらかに変化させたときの分極電荷の空間的分布の概略図
【図３】３種類の半導体を積層した場合に界面に発生する分極電荷の空間的分布の概略図
【図４】２種類のIII族窒化物半導体を積層したときのバンドダイヤグラムの概略図
【図５】２種類の半導体を積層した分極接合のバンドダイヤグラムの概略図
【図６】分極接合における接合距離に対する電子濃度及び正孔濃度の変化の概略図
【図７】分極接合における分極以外の固定電荷濃度に対する電子濃度及び正孔濃度の変化の概略図
【図８】III族窒化物半導体による分極接合において分極以外の固定電荷を補償して全体の固定電荷の大きさを小さくするための構造の概略図
【図９】接合距離に対する臨界膜厚による制限の概略図
【図１０】III族窒化物半導体における分極接合において歪エネルギーの蓄積を低減した構造の概略図
【図１１】III族窒化物半導体の格子整合系による積層構造により形成した分極接合の概略図
【図１２】シミュレーションに用いた本発明を適用していないｐｎ接合ダイオードの構造の概略図
【図１３】シミュレーションに用いた本発明を適用したｐｎ接合ダイオードの構造の概略図
【図１４】本発明を適用していないｐｎ接合ダイオードのシミュレーション結果
【図１５】本発明を適用したｐｎ接合ダイオードのシミュレーション結果
【図１６】ショットキー接合ダイオードにおけるオン抵抗と耐圧のシミュレーション結果
【符号の説明】
【００４４】
１  半導体Ａ層
２  半導体Ａ層と種類の異なる半導体Ｂ層
３  半導体Ａと半導体Ｂの組成をなだらかに変化させた層
４  半導体Ａ及び半導体Ｂと種類の異なる半導体Ｃ層
５  ｉ−ＧａＮ層
６  ｉ−ＡｌｙＧａ１−ｙＮ層
７  半導体Ａ層
８  半導体Ｂ層
９−１  Ａｌ組成の異なるｎ―ＡｌｙＧａ１−ｙＮ
９−２  Ａｌ組成の異なるｎ―ＡｌｙＧａ１−ｙＮ
９−３  Ａｌ組成の異なるｎ―ＡｌｙＧａ１−ｙＮ
９−４  Ａｌ組成の異なるｎ―ＡｌｙＧａ１−ｙＮ
９−５  Ａｌ組成の異なるｎ―ＡｌｙＧａ１−ｙＮ
１０  ｎ―ＧａＮ層
１１  無歪ＧａＮ
１２  圧縮歪ＧａｚＩｎ１−ｚＮ層
１３  引っ張り歪ＡｌｙＧａ１−ｙＮ層
１４  ＧａＮに格子整合したＡｌｙ１Ｇａｚ１Ｉｎ１−ｙ１−ｚ１Ｎ層
１５  ＧａＮに格子整合したＡｌｙ２Ｇａｚ２Ｉｎ１−ｙ２−ｚ２Ｎ層
１６  アノード電極
１７  カソード電極
１８  ｐ＋ＧａＮ層
１９  ｎ―ＧａＮ層
２０  ｎ＋ＧａＮ層
２１  ｐ型化分極接合領域
２２  分極接合領域
２３  ｎ型化分極接合領域
【図１】
0005344445.tif 000004
【図２】
0005344445.tif 000005
【図３】
0005344445.tif 000006
【図４】
0005344445.tif 000007
【図５】
0005344445.tif 000008
【図６】
0005344445.tif 000009
【図７】
0005344445.tif 000010
【図８】
0005344445.tif 000011
【図９】
0005344445.tif 000012
【図１０】
0005344445.tif 000013
【図１１】
0005344445.tif 000014
【図１２】
0005344445.tif 000015
【図１３】
0005344445.tif 000016
【図１４】
0005344445.tif 000017
【図１５】
0005344445.tif 000018
【図１６】
0005344445.tif 000019