(57)【特許請求の範囲】
【請求項１】
直列接続された複数の蓄電セルの各電圧を均等化させるために、直列接続順で前後して２直列セルをなす第１のセルと第２のセルの中間接続点に一端が接続するインダクタと、上記２直列セルの一方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第１のスイッチング素子と、上記２直列セルの他方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第２のスイッチング素子とを備え、
第１と第２のスイッチング素子を交互にオン・オフ動作させることにより、一方のセルから上記インダクタにインダクタ電流を充電させる充電期間と、そのインダクタ電流を、他方のセルを充電する経路で放電させる放電期間とを交互に切換設定するようにした直列セルの電圧バランス補正回路であって、
周期的にトリガー駆動されて第１の単発パルス信号を出力する第１のワンショットマルチバイブレータと、上記第１の単発パルス信号の立ち下がりでトリガー駆動されて第２の単発パルス信号を出力する第２のワンショットマルチバイブレータを備え、
上記第１の単発パルス信号と上記第２の単発パルス信号を用いて上記第１のスイッチング素子と上記第２のスイッチング素子を交互にオン・オフ制御するとともに、上記２つのセル間の電圧差を検出し、この検出値の増大に応じて各単発パルス信号のパルス幅を拡大させるように上記ワンショットマルチバイブレータの動作条件を上記検出値で可変制御することを特徴とする直列セルの電圧バランス補正回路。
【請求項２】
請求項１において、上記２つのセル間の電圧差の絶対値を出力する絶対値検出回路を備え、この絶対値検出回路の出力電圧で上記ワンショットマルチバイブレータの単発パルス信号のパルス幅を制御することを特徴とする直列セルの電圧バランス補正回路。
【請求項３】
請求項１または２において、上記２つのセル間の電圧差の極性を検出する極性検出回路と、この極性検出回路の検出出力で第１のスイッチング素子と第２のスイッチング素子のオン／オフ動作順を切替設定する信号切替回路を備えたことを特徴とする直列セルの電圧バランス補正回路。
【請求項４】
請求項１〜３のいずれかにおいて、上記ワンショットマルチバイブレータは、所定の電源電圧と可変設定される制御電圧との間に抵抗素子を介して接続されることにより両電圧の電圧差で定常的に充電される容量素子と、この容量素子の高電位側端子に現れる電圧が所定のしきい値以上のときにオン駆動されるトランジスタとを有し、上記容量素子の低電位側端子を基準電位に一時的にスイッチ接続することにより、上記トランジスタが、上記電圧差を可変要素とする時間だけオフとなるトリガーが行われて単発パルス信号が生成されることを特徴とする直列セルの電圧バランス補正回路。
【請求項５】
請求項１〜４のいずれかにおいて、上記インダクタに流れる電流を検出し、この電流が所定の制限値を超えないように上記第１のワンショットマルチバイブレータの単発パルス信号幅を短縮または制限するようなフィードバック制御を行うことを特徴とする直列セルの電圧バランス補正回路。
【請求項６】
請求項１〜５のいずれかにおいて、上記２つのセル間の電圧差を差動増幅器で増幅し、この差動増幅出力電圧の絶対値を検出して上記ワンショットマルチバイブレータのパルス幅制御電圧を得るとともに、上記差動増幅出力を高利得の単一入力増幅器で飽和増幅することにより上記電圧差の極性検出信号を得ることを特徴とする直列セルの電圧バランス補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列セルの電圧バランス補正回路に関し、とくに、二次電池やキャパシタ等の蓄電セルを多数直列接続して使用する場合に用いて有効な技術に関する。
【背景技術】
【０００２】
二次電池やキャパシタなどの蓄電セルは多数を直列に接続して使用する場合が多い。たとえば電気自動車の動力電源あるいや負荷平準化用の蓄電システムなどでは、数十〜数百のセルを直列接続して使用する場合が多い。
【０００３】
このような場合、セル間に電圧バラツキが生じると、最も電圧の高いセルで充電が制限され、最も電圧の低いセルで放電が制限され、結果として電池の利用効率が悪化する。この問題は直列接続数が多くなるほど顕著になる。したがって、蓄電セルの直列接続使用では、各セルの電圧の均等化が重要な課題となる。
【０００４】
直列接続された蓄電セルの電圧を均等化させる有効な手段としては、図７の（ａ）に示すように、インダクタＬ１、第１および第２のスイッチング素子Ｓ１，Ｓ２、および２相パルス発生器１１を用いた電圧バランス補正回路が知られている（たとえば特許文献１，２参照）。
【０００５】
同図において、インダクタＬ１は、その一端が、２直列セルをなす第１のセルＥ１と第２のセルＥ２の中間接続点Ｎ１に接続されている。第１のスイッチング素子Ｓ１は、上記インダクタＬ１の他端と２つのセルＥ１，Ｅ２の一方の直列接続端との間に介在して開閉回路を形成する。
【０００６】
同様に、第２のスイッチング素子Ｓ２は、上記インダクタＬ１の他端と２つのセルＥ１，Ｅ２の他方の直列接続端との間に介在して開閉回路を形成する。２相パルス発生器１１は、互いに相補の方形波パルス信号＋Φ１，−Φ１（正負符号は論理または位相極性を示す、以下同じ。）を発生して第１と第２のスイッチング素子Ｓ１，Ｓ２を相補的にオン・オフさせる。
【０００７】
同図の（ｂ）は上記電圧バランス補正回路の主要部における動作波形チャートを示す。同図において、第１のセルＥ１の電圧が第２のセルＥ２よりも高い場合（Ｅ１＞Ｅ２）は、Ｓ１がオンのときに、第１のセルＥ１からインダクタＬ１に、Ｅ１−Ｓ１−Ｌ１−Ｎ１の電流経路でインダクタ電流Ｌｉが実線矢印方向に充電（蓄積）される。
【０００８】
この後、Ｓ１がオフでＳ２がオンになると、インダクタＬ１に充電されたインダクタ電流Ｌｉが、Ｎ１−Ｅ２−Ｓ２−Ｌ１の電流経路で放電される。この放電は、第２のセルＥ２を充電しながら行われる。
【０００９】
上記とは反対に、第２のセルＥ２の電圧が第１のセルＥ１のそれよりも高い場合（Ｅ１＜Ｅ２）は、Ｓ２がオンのときに、第２のセルＥ２からインダクタＬ１に、Ｅ２−Ｎ１−Ｌ１−Ｓ２の電流経路でインダクタ電流Ｌｉが破線矢印方向に充電される。
【００１０】
この後、Ｓ２がオフでＳ１がオンになると、インダクタＬ１に充電されたインダクタ電流Ｌｉが、Ｓ１−Ｅ１−Ｎ１−Ｌ１の電流経路で放電される。この放電は、第１のセルＥ１を充電しながら行われる。
【００１１】
上記のように、２つのセルＥ１，Ｅ２間では、インダクタＬ１を介した電気エネルギーの授受が行われる。これにより、各セルＥ１，Ｅ２の電圧が均等化される。
【００１２】
この均等化動作において、インダクタ電流ｉＬは放電により時間と共に減少するが、この放電電流がゼロになると、今度はその放電電流とは逆方向の充電電流が流れるようになる。したがって、２つのセルＥ１，Ｅ２の電圧がほぼ等しいバランス状態（Ｅ１≒Ｅ２）にある場合、Ｓ１，Ｓ２のオン期間ごとに、インダクタ電流ｉＬの放電と充電がほぼ等量ずつ行われるようになる。つまり、インダクタＬ１を介して行われる電気エネルギーの授受が、２つのセルＥ１，Ｅ２間でほぼ等量ずつ行われる。これにより、電圧バランス状態が維持される。
【００１３】
ところが、上述した電圧バランス補正回路には次のような問題があった。  
すなわち、上述した電圧バランス補正回路では、たとえば図７の（ｂ）に示すように、２つのセルＥ１，Ｅ２の電圧がほぼ等しくなるバランス状態になった場合でも、インダクタ電流ｉＬの充電と放電が、そのバランス状態になる前と同じように行われている。つまり、電圧バランス補正回路は、バランス補正の必要性の有無あるいは程度にかかわらず、常にフル稼動状態にある。
【００１４】
このインダクタ電流ｉＬの充電と放電には、たとえばインダクタＬ１やスイッチング素子Ｓ１，Ｓ２に寄生する抵抗等のインピーダンス成分等により、何がしかの電力損失をともなう。このため、バランス補正の必要性に関係なく常に同じように動作する上記電圧バランス補正回路では、無駄な電力損失が多いという問題があった。
【００１５】
そこで、本発明者は、図８に示すように、第１と第２のスイッチング素子Ｓ１，Ｓ２のオン期間（ｔｗ）をバランス補正の必要性の有無あるいは程度に応じて可変設定することにより、そのバランス補正に伴う電力損失を低減させる技術を検討した。
【００１６】
この技術は、特許文献３として開示されているが、同図に示すように、第１と第２のスイッチング素子Ｓ１，Ｓ２の制御パルス信号Φ１，Φ２のデューティ幅ｔｗ（Ｓ１およびＳ２のオン期間）を、２直列セルをなす第１のセルＥ１と第２のセルＥ２の電圧差Ｖｘに応じて可変制御することにより、電力損失を増大させる過剰動作を回避させることができる。
【００１７】
図８は、特許文献３に開示されたバランス補正回路の要部における動作波形チャートを示したものであって、（ａ）と（ｅ）は、第１のセルＥ１と第２のセルＥ２間に比較的大きな電圧差が現れた場合の動作（Ｅ１＞Ｅ２またはＥ１＜Ｅ２）を示す。
【００１８】
この場合、第１のスイッチング素子Ｓ１，Ｓ２は一定周期（ｔｗ＋ｔｄ）で交互にオン・オフさせられる。これにより、一方のセルＥ１（またはＥ２）からインダクタＬ１にインダクタ電流ｉＬを充電させる充電期間と、そのインダクタ電流ｉＬで他方のセルＥ２（またはＥ１）を充電する放電期間とが交互に切換設定される。
【００１９】
さらに、Ｓ１，Ｓ２のいずれかがオンとなる充放電期間（ｔｗ）が、Ｓ１，Ｓ２が共にオフとなる休止期間ｔｄに比べて十分に長くなるように設定される。これにより、インダクタＬ１を介して行われるセルＥ１（またはＥ２）からセルＥ２（またはＥ１）への充電量（電気エネルギー）が大きくなって、両セルＥ１，Ｅ２間の電圧が急速に均等化されるようになる。
【００２０】
（ｂ）と（ｄ）はそれぞれ、２つのセルＥ１，Ｅ２の電圧差が縮小した場合（Ｅ１≒Ｅ２）の動作を示す。この場合、スイッチング素子Ｓ１，Ｓ２は一定周期でオン・オフされるが、Ｓ１，Ｓ２のいずれかがオンとなる充放電期間（ｔｗ）は短縮され、代わりに、Ｓ１，Ｓ２が共にオフとなる休止期間ｔｄが長く設定される。
【００２１】
（ｃ）は、セルＥ１，Ｅ２の電圧が完全にバランスした場合の動作（Ｅ１＝Ｅ２）を示す。この場合、スイッチング素子Ｓ１，Ｓ２は共にオフ状態を継続し、インダクタＬ１への充放電がまったく行われない休止期間ｔｄだけとなる。
【００２２】
上記ように、２つのセルＥ１，Ｅ２間の電圧差Ｖｘが縮小したときに、第１および第２のスイッチング素子Ｓ１，Ｓ２を共にオフにさせる休止期間ｔｄを置くことにより、電力損失を増大させる過剰動作を回避させることができる。これにより、直列接続された複数の蓄電セルの電圧を、大きな電力損失をともなうことなく、効率良く均等化させることができる。
【特許文献１】特開２００１−１８５２２９
【特許文献２】特開２００６−６７７４２
【特許文献３】特開２００８−１７６０５
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上述した従来の技術では、上記スイッチング素子Ｓ１，Ｓ２を、２つのセルＥ１，Ｅ２間の電圧差Ｖｘに応じて上記のようにオン／オフ制御させるためのパルス信号Φ１，Φ２を作成する必要がある。このためには、特許文献３に記載のように、三角波形発生、アナログゲート制御、レベルシフトおよび位相反転などの複雑な波形処理操作を行うアナログ処理システムが必要となる。このようなアナログ処理システムは、構成が複雑であるとともにＩＣ化が困難であるという問題がある。
【００２４】
本発明は、以上のような問題を解決するものであって、その目的は、直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でＩＣ化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる直列セルの電圧バランス補正回路を提供することにある。
【００２５】
本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。
【課題を解決するための手段】
【００２６】
本発明が提供する解決手段は以下のとおりである。 
（１）直列接続された複数の蓄電セルの各電圧を均等化させるために、直列接続順で前後して２直列セルをなす第１のセルと第２のセルの中間接続点に一端が接続するインダクタと、上記２直列セルの一方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第１のスイッチング素子と、上記２直列セルの他方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第２のスイッチング素子とを備え、
第１と第２のスイッチング素子を交互にオン・オフ動作させることにより、一方のセルから上記インダクタにインダクタ電流を充電させる充電期間と、そのインダクタ電流を、他方のセルを充電する経路で放電させる放電期間とを交互に切換設定するようにした直列セルの電圧バランス補正回路であって、
周期的にトリガー駆動されて第１の単発パルス信号を出力する第１のワンショットマルチバイブレータと、上記第１の単発パルス信号の立ち下がりでトリガー駆動されて第２の単発パルス信号を出力する第２のワンショットマルチバイブレータを備え、
上記第１の単発パルス信号と上記第２の単発パルス信号を用いて上記第１のスイッチング素子と上記第２のスイッチング素子を交互にオン・オフ制御するとともに、上記２つのセル間の電圧差を検出し、この検出値の増大に応じて各単発パルス信号のパルス幅を拡大させるように上記ワンショットマルチバイブレータの動作条件を上記検出値で可変制御することを特徴とする直列セルの電圧バランス補正回路。
【００２７】
（２）上記手段（１）において、上記２つのセル間の電圧差の絶対値を出力する絶対値検出回路を備え、この絶対値検出回路の出力電圧で上記ワンショットマルチバイブレータの単発パルス信号のパルス幅を制御することを特徴とする直列セルの電圧バランス補正回路。
【００２８】
（３）上記手段（１）または（２）において、上記２つのセル間の電圧差の極性を検出する極性検出回路と、この極性検出回路の検出出力で第１のスイッチング素子と第２のスイッチング素子のオン／オフ動作順を切替設定する信号切替回路を備えたことを特徴とする直列セルの電圧バランス補正回路。
【００２９】
（４）上記手段（１）〜（３）のいずれかにおいて、上記ワンショットマルチバイブレータは、所定の電源電圧と可変設定される制御電圧との間に抵抗素子を介して接続されることにより両電圧の電圧差で定常的に充電される容量素子と、この容量素子の高電位側端子に現れる電圧が所定のしきい値以上のときにオン駆動されるトランジスタとを有し、上記容量素子の低電位側端子を基準電位に一時的にスイッチ接続することにより、上記トランジスタが、上記電圧差を可変要素とする時間だけオフとなるトリガーが行われて単発パルス信号が生成されることを特徴とする直列セルの電圧バランス補正回路。
【００３０】
（５）上記手段（１）〜（４）のいずれかにおいて、上記インダクタに流れる電流を検出し、この電流が所定の制限値を超えないように上記第１のワンショットマルチバイブレータの単発パルス信号幅を短縮または制限するようなフィードバック制御を行うことを特徴とする直列セルの電圧バランス補正回路。
【００３１】
（６）上記手段（１）〜（５）のいずれかにおいて、上記２つのセル間の電圧差を差動増幅器で増幅し、この差動増幅出力電圧の絶対値を検出して上記ワンショットマルチバイブレータのパルス幅制御電圧を得るとともに、上記差動増幅出力を高利得の単一入力増幅器で飽和増幅することにより上記電圧差の極性検出信号を得ることを特徴とする直列セルの電圧バランス補正回路。
【発明の効果】
【００３２】
直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でＩＣ化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。
【００３３】
上記以外の作用／効果については、本明細書の記述および添付図面にてあきらかにする。
【発明を実施するための最良の形態】
【００３４】
図１は、本発明の技術が適用された電圧バランス補正回路の第１実施形態を示す。同図に示す電圧バランス補正回路は、直列接続された複数の蓄電セルの各電圧を均等化させるものであって、インダクタＬ１、第１および第２のスイッチング素子Ｓ１，Ｓ２、および補正制御回路２０を備える。
【００３５】
インダクタＬ１は、その一端が、直列接続順で前後して２直列セルをなす第１のセルＥ１と第２のセルＥ２の中間接続点Ｎ１に接続する。その他端は、第１および第２の２つのスイッチング素子Ｓ１，Ｓ２の共通接続点に接続されている。
【００３６】
第１のスイッチング素子Ｓ１は、上記２つのセルＥ１，Ｅ２の一方の直列接続端と上記インダクタＬ１の他端との間に介在して開閉回路を形成する。第２のスイッチング素子Ｓ２は、上記２つのセルＥ１，Ｅ２の他方の直列接続端と上記インダクタＬ１の他端との間に介在して開閉回路を形成する。
【００３７】
補正制御回路２０は、上記２つのセルＥ１，Ｅ２の電圧バランス補正を行うために、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２を交互にオン・オフ動作させる制御を行う。この補正制御回路２０は、抵抗Ｒ１，Ｒ２、パルス発振器２１、第１および第２の２つのワンショットマルチバイブレータ２２，２３、インバータ（極性反転回路）２４、アナログ加算器２５、差動増幅回路２６，２７、絶対値検出回路２８、信号切替回路３０などによって構成される。
【００３８】
抵抗Ｒ１，Ｒ２は、上記２つのセルＥ１，Ｅ２の直列電圧を等分割する分圧回路を形成する。このため、抵抗Ｒ１とＲ２は等値に設定されている。差動増幅回路２６，２７は、セルＥ１，Ｅ２の中間接続点Ｎ１に現れる電圧Ｖｍと抵抗Ｒ１，Ｒ２の分圧電圧Ｖｎとの電圧差（Ｖｍ−Ｖｎ）を所定利得でリニア増幅する。
【００３９】
差動増幅回路２６の出力電圧Ｖｘは絶対値検出回路で２８で直流化された後、ワンショットマルチバイブレータ２２，２３にパルス幅制御電圧として印加される。絶対値検出回路２８は、たとえばダイオードの全波整流回路を用いて構成され、上記出力電圧Ｖｘの絶対値レベルを反映する直流化電圧を出力する。
【００４０】
今一つの差動増幅回路２７は上記電圧差（Ｖｍ−Ｖｎ）を十分に大きな利得で飽和増幅することにより、上記電圧差（Ｖｍ−Ｖｎ）の極性検出信号ａを出力する。この極性検出信号ａはプラスまたはマイナスの一定値（飽和値）をとる一種の２値化信号である。
【００４１】
ワンショットマルチバイブレータ２２，２３は単安定マルチバイブレータまたモノマルチバイブレータなどとも呼ばれているが、図２に示すように、トリガー入力があったときに所定パルス幅ｔ１，ｔ２の単発パルス信号ｐ１，ｐ２を出力する。  
この場合、第１のワンショットマルチバイブレータ２２は、パルス発振器２１が発生する一定周期の基準パルス信号ＣＫによって周期的にトリガー駆動され、所定パルス幅ｔ１を有する第１の単発パルス信号ｐ１を出力する。
【００４２】
第２のワンショットマルチバイブレータ２２は、上記第１の単発パルス信号ｐ１の立ち下がりでトリガー駆動され、所定パルス幅ｔ２を有する第２の単発パルス信号ｐ２を出力する。  
第２の単発パルス信号ｐ２はインバータ２４で極性反転された後、アナログ加算器２５により、第１の単発パルス信号ｐ１とアナログ加算される。
【００４３】
この加算により、図２に示すように、プラス側に振幅するパルス信号ｐ１とマイナス側に振幅するパルス信号ｐ２とが連続して現れる複合パルス信号ｐ３が得られる。この複合パルス信号ｐ３が信号切替回路３０を介して、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２を交互にオン／オフ制御させるパルス信号Φ１，Φ２となる。
【００４４】
第１および第２の単発パルス信号ｐ１，ｐ２のパルス幅ｔ１，ｔ２は、絶対値検出回路２８の出力電圧によって可変制御されるが、この可変制御は、２つのパルス幅ｔ１，ｔ２の合計時間幅（ｔ１＋ｔ２）が上記基準パルス信号ＣＫの周期Ｔよりも常に短くなる範囲で行われる。つまり、第１の単発パルス信号ｐ１と第２の単発パルス信号ｐ２は必ず、互いに部分的にでも重なり合うことなく交互に生成される。このためには、各単発パルス信号ｐ１，ｐ２のパルス幅ｔ１，ｔ２が上記周期Ｔの半分未満となるように、各ワンショットマルチバイブレータ２２，２３を構成するとよい。
【００４５】
信号切替回路３０はアナログ乗算器３１と論理インバータ３２によって構成され、上記極性検出信号ａのプラス／マイナス極性に応じて、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２のオン／オフ動作順を切替設定する。
【００４６】
すなわち、図２に示すように、セルＥ１，Ｅ２の電圧がＥ２＞Ｅ１であった場合、極性検出信号ａはプラス極性（ａ＞０）となる。この場合、上記複合パルス信号ｐ３は、プラス側に振幅する第１の単発パルス信号ｐ１の後にマイナス側に振幅する第２の単発パルス信号ｐ２が続く複合パルス波形となる。
【００４７】
プラス側に振幅する第１の単発パルス信号ｐ１は、第２のスイッチング素子Ｓ２をオンさせるパルス信号Φ２となる。これにより、Ｅ２からインダクタＬ１にインダクタ電流ｉＬが流れる。
【００４８】
この第１の単発パルス信号ｐ１が立ち下がって第１のスイッチング素子Ｓ１がオフに復帰すると、第２の単発パルス信号ｐ２がインバータ３２で極性反転されることにより、第１のスイッチング素子Ｓ１をオンさせるパルス信号Φ１となる。これにより、上記インダクタ電流ｉＬはＥ１の充電経路を通って放電される。  
上記の動作サイクルにより、Ｅ２からＥ１への充電によるバランス補正が行われる。
【００４９】
一方、図２に示すように、セルＥ１，Ｅ２の電圧がＥ１＞Ｅ２であった場合、極性検出信号ａはマイナス極性（ａ＜０）となる。この場合、上記複合パルス信号ｐ３は、マイナス側に振幅する第１の単発パルス信号ｐ１の後にプラス側に振幅する第２の単発パルス信号ｐ２が続く複合パルス波形となる。
【００５０】
マイナス側に振幅する第１の単発パルス信号ｐ１はインバータ３２で極性反転されることにより、第１のスイッチング素子Ｓ１をオンさせるパルス信号Φ１となる。これにより、Ｅ２からインダクタＬ１にインダクタ電流ｉＬが流れる。
【００５１】
この第１の単発パルス信号ｐ１が立ち下がって第１のスイッチング素子Ｓ１がオフに復帰すると、第２の単発パルス信号ｐ２が第２のスイッチング素子Ｓ２をオンさせるパルス信号Φ２となる。これにより、上記インダクタ電流ｉＬはＥ２の充電経路を通って放電される。  
上記の動作サイクルにより、Ｅ１からＥ２への充電によるバランス補正が行われる。
【００５２】
上述した電圧バランス補正回路は、その主要部分が２つのワンショットマルチバイブレータ２２，２３を用いて構成されているが、三角波形発生、アナログゲート制御、レベルシフトおよび位相反転などの複雑な処理操作を行うアナログ処理システムは不要である。
【００５３】
したがって、直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でＩＣ化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。
【００５４】
また、図示の実施形態では、２つのセルＥ１，Ｅ２間の電圧差の絶対値を出力する絶対値検出回路２８を備え、この絶対値検出回路２８の出力電圧（Ｖｘ）で上記ワンショットマルチバイブレータ２２，２３の単発パルス信号ｐ１，ｐ２のパルス幅ｔ１，ｔ２を制御するようにしているが、これより、セルＥ１，Ｅ２間の電圧差に基づくスイッチング素子Ｓ１，Ｓ２のオン期間ｔｗ（＝ｔ１＋ｔ２）制御を簡単かつ確実に行わせることができる。
【００５５】
同様に、２つのセルＥ１，Ｅ２間の電圧差の極性を検出するために、差動増幅器２７による極性検出回路を設けるとともに、この極性検出回路の検出出力（ａ）で第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２のオン／オフ動作順を切替設定する信号切替回路３０を備えたが、これも回路構成の簡略化に大きく寄与している。
【００５６】
図３は、本発明の電圧バランス補正回路に用いてとくに有効なワンショットマルチバイブレータ２２，２３の具体的回路例を示す。
【００５７】
同図に示すワンショットマルチバイブレータ２２，２３は、ｎｐｎ型バイポーラ・トランジスタＱ１，Ｑ２、トリガー用スイッチング素子Ｓｘ、時定数素子をなす容量素子Ｃ１，Ｃ２、抵抗素子Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ２３、およびダイオードＤ１１等によって構成される。
【００５８】
同図において、容量素子Ｃ１，Ｃ２はそれぞれ、所定の電源電圧＋Ｖｃｃと、可変設定される制御電圧Ｖｘとの間に、抵抗素子Ｒ１１−Ｒ１２，Ｒ２１−Ｒ２２を介して接続されることにより、両電圧の電圧差（Ｖｃｃ−Ｖｘ）で定常的に充電されるようになっている。
【００５９】
トリガー用スイッチング素子Ｓｘがオフを維持する定常状態では、容量素子Ｃ１の高電位側端子に現れる電圧が所定のしきい値以上となることにより、第１のワンショットマルチバイブレータ２２を形成するトランジスタＱ１に抵抗Ｒ１２を介してベース電流が供給される。これにより、トランジスタＱ１は定常的にオンとなり、そのコレクタから取り出される単発パルス信号ｐ１はロウレベルを維持する。つまり、単発パルス信号ｐ１は出力されない。
【００６０】
第２のワンショットマルチバイブレータ２３を形成するトランジスタＱ２は、容量素子Ｃ１の高電位側端子に現れる電圧が所定のしきい値以上となることにより、抵抗Ｒ２２を介してベース電流が供給される。これにより、トランジスタＱ２は定常的にオンとなり、そのコレクタから取り出される単発パルス信号ｐ２はロウレベルを維持する。まり、単発パルス信号ｐ２は出力されない。
【００６１】
ここで、トリガー用スイッチング素子Ｓｘが外部からの信号（ＣＫ）によって一時的にオン駆動されると、容量素子Ｃ１の低電位側端子がシグナルグランドに接続するとともに、Ｃ１があらかじめＶｘに低電位側が＋の方向に充電されていることから、電圧差（Ｖｃｃ＋Ｖｘ）を可変要素とする時間だけオフとなるトリガーが行われて、そのオフ期間だけ単発パルス信号ｐ１がハイレベルに立ち上がる。つまり、単発パルス信号ｐ１が出力される。
【００６２】
この後、容量素子Ｃ１が充電されてＱ１のベース・エミッタ間の電圧（Ｖｂｅ）がオンする電圧に到達すると、トランジスタＱ１はオフからオンの定常状態に復帰する。このＱ１のオンにより、容量素子Ｃ２の低電位側端子がシグナルグランドにスイッチ接続されて、今度は、トランジスタＱ２が、上記電圧差（Ｖｃｃ＋Ｖｘ）を可変要素とする時間だけオフとなるトリガーが行われて、そのオフ期間だけ単発パルス信号ｐ２がハイレベルに立ち上がる。つまり、単発パルス信号ｐ２が出力される。
【００６３】
上記のように、本発明では、その主要部に第１と第２の２つのワンショットマルチバイブレータ２２，２３を使用するが、これらは、図３に示したような回路とすることで、少ない素子数および非常に簡単な回路で構成することができる。
【００６４】
なお、図３中のダイオードＤ１１は、制御電圧（Ｖｘ）を電源電圧（＋Ｖｃｃ）以下に抑えるクランプ回路として動作する。
【００６５】
また、図１に示した回路では、スイッチング素子Ｓ１，Ｓ２にそれぞれ、電流方向に応じてスイッチング動作する整流ダイオードＤ１，Ｄ２が並列接続されている。このダイオードＤ１，Ｄ２は、セルＥ１，Ｅ２の電圧に対しては逆方向となるが、インダクタ電流ｉＬに対しては順方向となる。
【００６６】
スイッチング素子Ｓ１，Ｓ２が共にオフとなった期間にインダクタ電流ｉＬが残留していた場合、その残留インダクタ電流ｉＬはダイオードＤ１またはＤ２を通して流れ続けることができる。これにより、インダクタＬ１にいったん生じたインダクタ電流ｉＬを電圧均等化動作に無駄なく利用できるとともに、そのインダクタ電流ｉＬを遮断した場合に生じるサージ電圧の発生を確実に抑えることができる。
【００６７】
スイッチング素子Ｓ１，Ｓ２としてはパワーＭＯＳ−ＦＥＴの使用が好適である。パワーＭＯＳ−ＦＥＴには通常、そのソース・ドレインに並列なダイオードが等価的に形成されている。このダイオードは寄生ダイオードまたは内部ダイオードなどと呼ばれているが、このダイオードを上記ダイオードＤ１，Ｄ２として利用することにより、回路構成の簡単化および素子数の低減が可能になる、
図４は本発明の第２実施形態を示す。上述した実施形態との相違に着目すると、同図に示す実施形態では、インダクタＬ１に直列に電流検出用抵抗Ｒｓを挿入し、この抵抗Ｒｓの両端に分圧される電流検出電圧を差動増幅器３３で増幅し、この増幅電圧を絶対値検出回路３４で直流化した後、バッファ回路３５を介して第１のワンショットマルチバイブレータ２２にパルス幅制御信号として与える。
【００６８】
この場合、そのパルス幅制御信号は、上記インダクタ電流ｉＬが所定の制限値を超えないように第１のワンショットマルチバイブレータ２２の単発パルス信号幅ｔ１を短縮させるようなフィードバック制御信号として与えられる。
【００６９】
これにより、セルＥ１，Ｅ２の電圧差が異常に大きく拡大したような場合でも、インダクタＬ１に過大なインダクタ電流ｉＬが流れるのを阻止し、電流容量の小さな小型のインダクタＬ１も使用可能となる。
【００７０】
上記構成においては、インダクタ電流ｉＬの検出経路に一定の検出しきい値要素を介在させ、上記インダクタ電流ｉＬが所定の制限値を越えそうになったときだけ、単発パルス信号幅ｔ１の短縮または拡大阻止を行わせるようにするとよい。
【００７１】
図５は本発明の第３実施形態を示す。上述した実施形態との相違に着目すると、同図に示す実施形態では、２つのセルＥ１，Ｅ２間の電圧差を差動増幅器２６で増幅し、この差動増幅出力電圧の絶対値を検出して上記ワンショットマルチバイブレータ２２，２３のパルス幅制御電圧を得るとともに、上記差動増幅出力電圧を高利得の単一入力増幅器２７１で飽和増幅することにより上記電圧差の極性検出信号ａを得るようにしている。
【００７２】
このような構成により、差動増幅器よりも構成および動作が単純な単一入力増幅器を用いることができ、これにより、回路の構成をさらに簡単化することができる。
【００７３】
図６は、上述してきた電圧バランス補正回路を３個以上の多直列セルＥ１〜Ｅ６，・・・に適用する場合の結線例を示す。同図に示すように、３個以上の多直列セルＥ１〜Ｅ６，・・・における電圧バランス補正は、セル間の接続点ごとにインダクタＬ１を設置するとともに、インダクタＬ１ごとに第１および第２のスイッチング素子Ｓ１，Ｓ２を設置し、さらに各スイッチング素子Ｓ１，Ｓ２の組ごとに上述した補正制御回路２０を設けることにより、すべてのセルＥ１〜Ｅ６，・・・間で電圧バランス補正を行わせることができる。
【００７４】
以上、本発明をその代表的な実施形態に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。
【産業上の利用可能性】
【００７５】
直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でＩＣ化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。
【図面の簡単な説明】
【００７６】
【図１】本発明による電圧バランス補正回路の第１実施形態を示す回路図である。
【図２】図１に示したバランス補正回路の要部における動作波形チャートである。
【図３】本発明の電圧バランス補正回路に用いて有効なワンショットマルチバイブレータの具体的回路図である。
【図４】本発明による電圧バランス補正回路の第２実施形態を示す回路図である。
【図５】本発明による電圧バランス補正回路の第３実施形態を示す回路図である。
【図６】本発明の電圧バランス補正回路を３個以上の多直列セルに適用する場合を示す回路図である
【図７】従来の電圧バランス補正回路の第１構成例を示す回路図および動作波形チャートである。
【図８】従来の電圧バランス補正回路の第２構成例を示す要部波形チャートである。
【符号の説明】
【００７７】
２０  補正制御回路
２１  パルス発振器
２２  第１のワンショットマルチバイブレータ
２３  第２のワンショットマルチバイブレータ
２４  インバータ（極性反転）
２５  アナログ加算器
２６，２７  差動増幅回路
２７１  高利得の単一入力増幅器
２８  絶対値検出回路
３０  信号切替回路
３１  アナログ乗算器
３２  論理インバータ
３３  差動増幅器
３４  絶対値検出回路
３５  バッファ回路
ａ  極性検出信号
Ｃ１，Ｃ２  時定数素子をなす容量素子
ＣＫ  基準パルス信号
Ｄ１，Ｄ２，Ｄ１１  ダイオード
Ｅ１〜Ｅ６  セル
ｉＬ  インダクタ電流
Ｌ１  インダクタ
Ｎ１  中間接続点
ｐ１  第１の単発パルス信号
ｐ２  第２の単発パルス信号
ｐ３  複合パルス信号
Ｑ１，Ｑ２  トランジスタ
Ｒ１，Ｒ２  抵抗（分圧回路）
Ｒ１１〜Ｒ２３  抵抗
Ｓ１  第１のスイッチング素子
Ｓ２  第２のスイッチング素子
Ｓｘ  トリガー用スイッチング素子
Ｖｘ  セル間の検出電圧（パルス幅制御電圧）
＋Ｖｃｃ  電源電圧
Φ１，Φ２  パルス信号
【図１】
0005140470.tif 000002
【図２】
0005140470.tif 000003
【図３】
0005140470.tif 000004
【図４】
0005140470.tif 000005
【図５】
0005140470.tif 000006
【図６】
0005140470.tif 000007
【図７】
0005140470.tif 000008
【図８】
0005140470.tif 000009