(57)【特許請求の範囲】
【請求項１】
１フレームを複数のサブフレームで構成し、表示パネル上を移動する入力画像を複数のサブフレームを用いてフレーム内時間分割法で階調表示する表示装置の駆動方法であって、
前記入力画像を表示する画素Ａに対応する入力信号における輝度レベルａを表示する際に、
フレームの先頭から各サブフレームの発光中心までの時間と前記入力画像の移動速度を乗算して得られる距離を前記入力画像の移動方向に対する前記表示パネルの画素ピッチで除した値の整数部分の値を用い、
前記画素Ａ及び前記画素Ａの周辺画素に属する各サブフレームのうち、各画素から前記移動方向と逆方向に前記整数部分の値に前記表示パネルの画素ピッチを乗算した距離に位置する画素に属する各サブフレームを前記画素Ａに対応する新たなサブフレームとし、
前記輝度レベルａに最も近くなるように、前記新たなサブフレームの内から、点灯させるサブフレームを選択することを特徴とする表示装置の駆動方法。
【請求項２】
請求項１に記載の表示装置の駆動方法において、
前記複数のサブフレームのうち輝度が等しいサブフレームが複数あり、
表現すべき階調を表示する際に、前記輝度が等しい複数のサブフレームの一部を点灯させる場合に、前記フレームの先頭から各サブフレームの発光中心までの時間と画像の移動速度を乗算して得られる距離を画像の移動方向の画素ピッチで除した値の小数部分が小さいもの或いは大きいものから順に点灯させることを特徴とする表示装置の駆動方法。
【請求項３】
１フレームを複数のサブフレームで構成し、表示パネル上を移動する入力画像を複数のサブフレームを用いてフレーム内時間分割法で階調表示する表示装置の駆動方法であって、
前記入力画像は、前記表示パネルの画素数の２倍の画素データを有し、前記入力画像の移動方向に対して前記表示パネルの画素ピッチの１／２のピッチで画面を区画して前記入力画像の画素データを対応付け、
前記入力画像を表示する画素Ａに対応する入力信号における輝度レベルａを表示する際に、
フレームの先頭から各サブフレームの発光中心までの時間と前記入力画像の移動速度を乗算して得られる距離を前記入力画像の移動方向に対する前記表示パネルの画素ピッチの１／２で除した値の整数部分の値を用い、
前記画素Ａ及び前記画素Ａの周辺画素に属する各サブフレームのうち、各画素から前記移動方向と逆方向に前記整数部分の値に前記表示パネルの画素ピッチの１／２を乗算した距離に位置する画素に属する各サブフレームを前記画素Ａに対応する新たなサブフレームとし、
前記輝度レベルａに最も近くなるように、前記新たなサブフレームの内から、点灯させるサブフレームを選択することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置の駆動方法に関し、特に、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のような時分割表示方式（フレーム内時間分割法）を用いて階調を表現する表示装置の駆動方法に関する。
近年、表示装置の大型化に伴って薄型の表示装置が要求され、各種類の薄型の表示装置が提供されている。例えば、ディジタル信号のままで表示するマトリックスパネル、すなわち、ＰＤＰ等のガス放電パネルや、ＤＭＤ（Digital Micromirror Device）、ＥＬ表示素子、蛍光表示管、液晶表示素子等のマトリックスパネル等が提供されている。このような薄型の表示装置のうち、ガス放電パネルは、簡易なプロセスのため大画面化が容易であること、自発光タイプで表示品質が良いこと、並びに、応答速度が速いこと等の理由から大画面で直視型のＨＤＴＶ（高品位テレビ）用表示デバイスの最有力候補として考えられている。しかしながら、このような表示装置においては、動画像部の中間調表示に乱れが生じて表示品位を損ねるという動画偽輪郭（色偽輪郭）の問題があり、これに対して、正また負の等化パルスを原信号に重畳して偽輪郭を低減することも提案されている。このような表示装置において、さらに画質を改善すると共に、高精細な映像表示を可能とする表示装置の駆動方法の提供が要望されている。
【０００２】
【従来の技術】
従来、ＰＤＰの中間調表示方法は、例えば、フレーム（フィールド）内時間分割法で行われており、１フレーム（フィールド）は、輝度の重みの異なるＮ個のサブフレーム（サブフィールド：発光ブロック）ＳＦ１〜ＳＦＮにより構成される。ここで、インターレース動作を行っている場合、例えば、１フレームが偶数よび奇数の２つのフィールドで構成されることになるが、本質的にはフレームと同等のものであり、本明細書では、このようなフィールドも含めてフレームなる語を使用する。また、本明細書において、１画素（pixel）は、Ｒ（赤），Ｇ（緑），Ｂ（青）の３個のサブピクセル（sub-pixel）で構成されるものとして説明する。さらに、以下の説明では、ＰＤＰを例として説明するが、本発明は、ＰＤＰに限定されるものではなく、フレーム内時間分割法を用いて階調表示を行う表示装置に対して幅広く適用することができる。
【０００３】
ＰＤＰ等の表示装置の階調表示方式としては、通常、フレーム内時間分割法が使用されるが、このフレーム内時間分割法は、各画素の１ＴＶフレーム当たりの発光期間が最大で１ＴＶフレームまで広がるという特徴を持つ。そのため、画像が移動し、表示装置の観測者（ユーザ）の視点がその移動する像を追従すると、画素の発光は１ＴＶフレームで移動する画素分だけ観測者の網膜上で広がることになる。
【０００４】
【発明が解決しようとする課題】
従来、ＰＤＰで動画を表示する際、表示画像のエッジ部分が不鮮明になるという課題がある。これは、観測者の視点がその移動する像を追従する時、その観測者の目の残像効果によるものである。この乱れは、前述したように、動画偽輪郭と呼ばれ、ＰＤＰの大きな問題の発生原理と同じである。
【０００５】
この動画偽輪郭を低減する手法としては、従来、階調数を減少させて発光ブロックの数を増やす方法や、発光重心の移動を抑制するために重ね合わせ処理を行うといった手法が提案されている。すなわち、従来、日本国特開平１０−０３９８２８号公報、特開平１０−１３３６２３号公報、特開平１１−２４９６１７号公報、特開２０００−１０５５６５号公報、および、特開２０００−１６３００４号公報等が提案されている。ここで、後述する網膜上の画素の想定方法は、例えば、特開２０００−１０５５６５号公報等に詳述されている。
【０００６】
しかしながら、このような従来の方式を用いると、画像のエッジ部分の不鮮明さがさらに強調されることにもなる。そこで、自然な映像表現を行うために、階調数を落とすことなく動画偽輪郭を低減する必要がある。
また、より高精細なパネルを実現するためには、アドレス速度を上げることはもちろん、洗練された製造技術も要求される。そのため、現状技術のままＰＤＰの解像度を上げることは容易ではない。さらに、高解像度は、放電セルの縮小による発光効率の低下を招くことにもなる。
【０００７】
本発明の目的は、動画像のエッジ部分の不鮮明さを改善するだけでなく、さらに、従来のパネルの仕様を変更することなく、より一層高精細な映像表示を可能とする表示装置の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明によれば、１フレームを複数のサブフレームで構成し、表示パネル上を移動する入力画像を表示する表示装置の駆動方法が提供される。この表示装置の駆動方法は、入力画像により網膜上に結像される特定の網膜上画素を想定し、この特定の網膜上画素の輝度が入力画像における対応する画素の輝度と概略等しくなるように各サブフレームによる発光を制御するものである。
【０００９】
このように、本発明の表示装置の駆動方法によれば、入力画像と網膜上に結像する映像とを一致させて、動画偽輪郭を低減することができ、さらに、動画像の発光の広がりを利用することで、パネル自体の精細度を上げることなく入力画像の精細度よりもさらに高精細な表示を実現することができる。
例えば、ＰＤＰ等の表示装置は、通常、階調表示方式としてフレーム内時間分割法を使用するが、この場合、画像が移動して観測者の視点がその移動する像を追従すると、画素の発光は１ＴＶフレームで移動する画素分だけ観測者の網膜上で広がる。本発明は、この観測者の網膜上における画素の発光の広がりを制御して、パネル上の１画素に対応する網膜上の１画素内に、仮想的に複数の画素（例えば、２つの画素）作ることにより、画像の移動方向に対して解像度を複数倍（例えば、２倍）に向上する。すなわち、本発明は、動画像の発光の広がりを利用して解像度を向上する表示装置の駆動方法（仮想画素法）を提供するものである。
【００１０】
【発明の実施の形態】
以下、本発明に係る表示装置の駆動方法（仮想画素法）の実施例を図面に従って詳述する。なお、本発明に係る表示装置の駆動方法の適用は、ＰＤＰに限定されるものでなく、フレーム内時間分割法を用いて階調を表現する表示装置、すなわち、１フレーム期間を複数の種々の発光期間を有する複数のサブフレームに分割して階調表示を行う様々な表示装置に対して幅広く適用することができる。
【００１１】
図１は表示したい画素とそれに対応して網膜上に想定した画素（静止画の場合）を示す図であり、図２は網膜上に想定した画素Ｓ′の表現のために使用するパネル（表示パネル）上の画素の発光の軌跡（理想的な場合）を示す図である。ここで、図１（ａ）は表示装置（ＰＤＰ）に対する入力画素（表示したい画素）を示し、また、図１（ｂ）は入力画素により表示装置の観測者（ユーザ）の網膜上に想定される画素を示す。なお、各画素（pixel）は、それぞれＲ，Ｇ，Ｂの３個のサブピクセル（sub-pixel）含んでいる。
【００１２】
図１（ａ）および図１（ｂ）に示されるように、静止画の場合、入力した画素Ｑ，Ｒ，Ｓ，Ｔの輝度は、そのまま網膜上に想定した画素Ｑ´，Ｒ´，Ｓ´、Ｔ´の輝度となる。すなわち、表示装置（ＰＤＰ）上の輝度２５５の画素Ｓは、観測者の網膜上においても輝度２５５の画像Ｓ´となる。
しかしながら、図２に示されるように、１フレーム期間（１Ｆ）に画像がＰＤＰ（パネル）上を右から左方向へ移動（移動速度Ｖが、Ｖ＝−３［Ｐ／Ｆ：Pixel/Frame（Pixel/Field）］で移動）した場合、観測者の網膜上における画素Ｑ´，Ｒ´，Ｓ´、Ｔ´の発光は、何も処理をしなければ図２の破線に示すような軌跡を網膜上に残す。ここで、画像がパネル上を右から左方向へ移動する場合、観測者の目は、そのパターンを追うため、網膜上に投影される画像は、相対的に網膜上を左から右方向へ移動することになる。そこで、時間軸を考慮し、表示パネル上を逆方向に移動させた画素を網膜上の画素と規定して以下説明する。なお、像がパネル上を左から右方向へ移動するのを正（＋）とし、像がパネル上を右から左方向へ移動するのを負（−）とする。
【００１３】
このように画像が移動する場合、網膜上に想定した画素の輝度を入力画素と一致させるためには、軌跡を利用する。例えば、網膜上に想定した画素Ｓ′を表現する場合、図２の太線で示す軌跡のように、画素Ｓ′の幅内にある軌跡を発光させれば、その画素Ｓ′に対して入力画素と同じ輝度を点灯させることができる。これは、本来の画素の軌跡の長さ（時刻＝０の時、Ｓ′が左端から右斜め下方向に延びる破線の総延長）と太線部の長さの合計とが一致しているからである。
【００１４】
これにより、網膜上の位置と輝度が入力画素の位置と合致し、その結果、動画偽輪郭が低減されることになる。なお、このとき、元の画素Ｓが全てのサブフレーム（ＳＦ１〜ＦＮ：発光ブロックＡ，Ｄ，Ｄ，Ｄ，Ｄ，Ｄ，Ｄ，Ｄ）で発光する輝度であれば、太線部全てについて発光させ、また、画素Ｓが特定のサブフレームで発光する輝度であれば、太線部内の任意の部分を発光させ、その総和がＳの輝度と一致するよう制御を行うことになる。
【００１５】
図３は網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。図３において、参照符号Ａは、例えば、図２９における非冗長性発光ブロック（階調レベル１，２，４，８，１６のサブフレームを合わせたもの：サブフレームＳＦ１〜ＳＦ５を合計したもの）を示し、また、参照符号Ｄは、例えば、図２９における冗長性がある発光ブロック（各階調レベル３２のサブフレームＳＦ６〜ＳＦ１２のそれぞれ）を示す。さらに、参照符号Ｑ′，Ｒ′，Ｓ′，Ｔ′は、ＰＤＰ上の画素Ｑ，Ｒ，Ｓ，Ｔに対応する網膜上の画素を示す。ここで、図３において、縦軸は時刻（１Ｆ：１フレーム）を示し、また、横軸は網膜上の位置を示している。なお、像の移動速度Ｖが負の場合（例えば、Ｖ＝−３［Ｐ／Ｆ］）、網膜上に想定した画素Ｓ′の始点は、図２および図３における画素Ｓ′の領域の左上端とする。
【００１６】
実際に使用できる発光の軌跡は、サブフレーム発光期間に制限されるため、例えば、後述する図２９に示すような１２個のＳＦ（サブフレーム）を使用した場合には、図３の太線部を選択する。
図３において、画素Ｓ′を構成する３本の斜め線（太線部）の内、一番上の太線の右下部は少しだけ隣接する画素Ｔ′の領域に侵入している。これは、画素Ｓ′に対応する発光ブロック（Ｄ）が１発光ブロック＝１サブフレームとなっており（図２９のＤ参照）、そのため、１つのサブフレーム内において途中で画素Ｔ′の領域にはみ出したからといって、途中から発光を止めるといった制御ができないことに起因している。同様に、一番下の太線も左上部が少し隣接する画素Ｒ′の領域に侵入している。
【００１７】
従って、理想的には図２の様に輝度を一致させたいのであるが、サブフレームの関係で完全に一致させることができない場合には、できるだけ元の画素Ｓの輝度に一番近くなるように、各発光ブロックでの発光／非発光を制御することになる。この場合の具体的な発光ブロックの決定方法を図６〜図９に示す。
図６はパネル上の画素Ｐn における注目発光ブロックの発光の軌跡の中心までの時間と距離を示す図であり、図７はａ＝０の場合、図８はａ＝１の場合、そして、図９はａ＝２の場合を示す図である。なお、網膜上に想定した画素Ｐn ′の始点は、各図における画素Ｐn ′の領域の左上端である。
【００１８】
図６は、パネル（ＰＤＰ：表示装置）上の画素Ｐn の構成発光ブロックがどの画素で使用されるかを決定する原理を示すものである。図６において、混乱を避けるために、パネル上の画素をＰn （＝パネル上のｎ番目に位置する画素）とし、それに対応する網膜上の想定画素をＰn ′としている。なお、網膜上の想定画素Ｐn-1 ′，Ｐn+1 ′およびＰn+2 ′は、それぞれパネル上の画素Ｐn-1，Ｐn+1およびＰn+2に対応するものである。なお、以下の説明において、参照符号ａは、ａ＝ｉｎｔ（ｄｘ／網膜上の１画素幅）により求められる値である。
【００１９】
まず、パネル上の画素Ｐn の発光の始点から注目する発光ブロックの発光の中心までの時間ｔ、および、位置ｄｘを計算する。すなわち、１フレーム期間（１Ｆ）に、像がパネル上を右から左方向へ移動（移動速度Ｖ＝−３［Ｐ／Ｆ］で移動）し、且つ、ａ＝０の場合、図７に示されるように、その発光ブロックは網膜上の画素Ｐn ′において使用される。また、図８に示されるように、像がＶ＝−３［Ｐ／Ｆ］で移動し、且つ、ａ＝１の場合には、その発光ブロックは網膜上の画素Ｐn+1 ′において使用される。さらに、図９に示されるように、像が移動速度Ｖ＝−３［Ｐ／Ｆ］で移動し、且つ、ａ＝２の場合には、その発光ブロックは網膜上の画素Ｐn+2 ′において使用される。
【００２０】
図１０は網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合）を示す図であり、図１１は網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。これら図１０および図１１は、前述した図２および図３に対応するものであり、１フレ−ム期間（１Ｆ）に、画像がＰＤＰ（パネル）上を左から右方向へ移動（移動速度Ｖが、Ｖ＝３［Ｐ／Ｆ］で移動）した場合を示すもので、観測者の網膜上における画素Ｑ′，Ｒ′，Ｓ′，Ｔ′，Ｕ′の発光は、何も処理をしなければ図１０の破線に示すような軌跡を網膜上に残す。なお、像の移動速度Ｖが正の場合（例えば、Ｖ＝３［Ｐ／Ｆ］）、網膜上に想定した画素Ｓ′の始点は、図１０および図１１における画素Ｓ′の領域の右上端とする。
【００２１】
このように画像がパネル上を正の方向（左から右方向）に移動する場合も前述した画像の負の方向への移動と同様に、網膜上に想定した画素の輝度を入力画素と一致させるために軌跡を利用する。例えば、網膜上に想定した画素Ｓ′を表現する場合、図１０の太線で示す軌跡のように、画素Ｓ′の幅内にある軌跡を発光させれば、その画素Ｓ′に対して入力画素と同じ輝度を点灯させることができる。これにより、網膜上の位置と輝度が入力画素の位置と合致し、その結果、動画偽輪郭が低減されることになる。
【００２２】
図１１において、前述した図３と同様に、画素Ｓ′を構成する３本の斜め線（太線部）は、それぞれ画素Ｓ′の領域に完全に収まってはいないが、サブフレームの関係で完全に一致させることができない場合には、できるだけ元の画素Ｓの輝度に一番近くなるように、各発光ブロックでの発光／非発光を制御する。
図１２はパネル上の画素Ｐn における注目発光ブロックの発光の軌跡の中心までの時間と距離を示す図であり、図１３はａ＝０の場合、図１４はａ＝１の場合、そして、図１５はａ＝２の場合を示す図である。なお、網膜上に想定した画素Ｐn ′の始点は、各図における画素Ｐn ′の領域の右上端である。
【００２３】
図１２は、前述した図６に対応するものであり、パネル上の画素Ｐn の構成発光ブロックがどの画素で使用されるかを決定する原理を示している。まず、パネル上の画素Ｐn の発光の始点から注目する発光ブロックの発光の中心までの時間ｔ、および、位置ｄｘを計算する。
そして、１フレーム期間（１Ｆ）に、像がパネル上を左から右方向へ移動（移動速度Ｖ＝３［Ｐ／Ｆ］で移動）し、且つ、ａ＝０の場合、図１３に示されるように、その発光ブロックは網膜上の画素Ｐn′において使用される。また、図１４に示されるように、像が移動速度Ｖ＝３［Ｐ／Ｆ］で移動し、且つ、ａ＝１の場合には、その発光ブロックは網膜上の画素Ｐn-1 ′において使用される。さらに、図１５に示されるように、像が移動速度Ｖ＝３［Ｐ／Ｆ］で移動し、且つ、ａ＝２の場合には、その発光ブロックは網膜上の画素Ｐn-2 ′において使用される。
【００２４】
ところで、図２９に示すように、１フレームが１２個のサブフレームＳＦ１〜ＳＦ１２で構成される場合、すなわち、ＳＦ１が階調レベル１、ＳＦ２が階調レベル２、ＳＦ３が階調レベル４、ＳＦ４が階調レベル８、ＳＦ５が階調レベル１６、そして、ＳＦ６〜１２がそれぞれ階調レベル３２の場合、発光期間の等しい（階調レベル３２の）発光ブロック（Ｄブロック：冗長発光ブロック）は、ＳＦ６〜ＳＦ１２の７つある。なお、Ａブロック（非冗長発光ブロック）は、ＳＦ１〜ＳＦ５を合わせたもので、階調レベルは３１である。
【００２５】
このように、発光ブロック選択パターンがいくつも有る場合には、解像度を向上させるために、例えば、位置的に左側に在るものから使用する。
図１６は冗長発光ブロックの選択順序（移動方向左：Ｖ＝−３［Ｐ／Ｆ］）を示す図であり、図１７は冗長発光ブロックの選択順序（移動方向右：Ｖ＝３［Ｐ／Ｆ］）を示す図である。
【００２６】
図１６に示されるように、網膜上の画素Ｓ´を表現する場合、括弧数字の順に優先的に選択する。すなわち、（１）：画素ＱのＳＦ１０の発光ブロックＤ→（２）：画素ＲのＳＦ８の発光ブロックＤ→（３）：画素ＱのＳＦ１１の発光ブロックＤ→（４）：画素ＳのＳＦ６の発光ブロックＤ→（５）：画素ＲのＳＦ９の発光ブロックＤ→（６）：画素ＱのＳＦ１２の発光ブロックＤ→（７）：画素ＳのＳＦ７の発光ブロックＤとなるように、冗長発光ブロックＤの選択を行う。
【００２７】
これは、図１６における太線部（発光ブロック）の中心位置と画素Ｓ′の左端との距離（＝ｄＸ）が（１）→（２）→…→（７）の順に短いからである。なお、一番上にある発光ブロックＡは、他に同じ発光期間の発光ブロック（＝冗長発光ブロック）がないため、発光ブロックの選択の対象とはならない。
ここで、以上の説明では、図１６における発光ブロックＤの中心位置と画素Ｓ′の左端との距離（＝ｄＸ）が短い順で優先的に選択を行う場合を説明したが、これは、発光ブロックＤの中心位置と画素Ｓ′の左端との距離（＝ｄＸ）が長い順で優先的に選択を行うようにしてもよい。すなわち、上述と全く逆の（７）→（６）→…→（１）の順で優先的に選択を行ってもよい。ただし、発光ブロックＡ（サブフレームＳＦ１〜ＳＦ５）が使用されている場合には、画素Ｓ′の左端との距離が短い順に選ぶ（（１）→（２）→…→（７））方が好ましい。
【００２８】
このように、発光ブロック（冗長発光ブロックＤ）を１画素全体に分散させるのではなく、画素の一部に発光を集中させる（一方に偏らせる）ことにより、実質的な解像度を向上させることが可能となる。
図１７に示されるように、像の移動方向が図１６と逆の場合網膜上の画素Ｓ′を表現する場合、括弧数字の順に優先的に選択する。すなわち、図１７における発光ブロックＤの中心位置と画素Ｓ′の右端との距離（＝ｄＸ）が短い順に、（１）：ＳＦ１０の発光ブロックＤ→（２）：ＳＦ８の発光ブロックＤ→（３）：ＳＦ１１の発光ブロックＤ→（４）：ＳＦ６の発光ブロックＤ→（５）：ＳＦ９の発光ブロックＤ→（６）：ＳＦ１２の発光ブロックＤ→（７）：ＳＦ７の発光ブロックＤとなるように、優先的に冗長発光ブロックＤの選択を行う。この場合も、発光ブロックＤの中心位置と画素Ｓ′の右端との距離（＝ｄＸ）が長い順で優先的に選択を行うように、すなわち、（７）→（６）→…→（１）の順で優先的に選択を行ってもよい。ただし、発光ブロックＡ（サブフレームＳＦ１〜ＳＦ５）が使用されている場合には、画素Ｓ′の右端との距離が短い順に選ぶ（（１）→（２）→…→（７））方が好ましい。このように、冗長性のある発光ブロックＤを画素の一部に偏らせることにより、実質的な解像度を向上させることが可能となる。
【００２９】
図１８は網膜上の位置が等しい冗長発光ブロックの選択順序（移動方向左：Ｖ＝−４［Ｐ／Ｆ］）を示す図であり、図１９は網膜上の位置が等しい冗長発光ブロックの選択順序（移動方向右：Ｖ＝４［Ｐ／Ｆ］）を示す図である。
図１８および図１９に示されるように、移動速度により複数の冗長発光ブロックＤの位置が一致する場合（ｄｘの値が等しい場合）、すなわち、ＳＦ７，ＳＦ９およびＳＦ１１の各発光ブロックＤの距離ｄｘの値が等しく、また、ＳＦ６，ＳＦ８，ＳＦ１０およびＳＦ１２の各発光ブロックＤの距離ｄｘの値が等しい場合には、それぞれ時間的に早い方から順に選択する。これは、発光を時間的に前詰めにすることにより、フリッカ防止するためである。ここでいうフリッカとは、画素間で発光状態が異なる際に発生するフリッカ（ラインフリッカ）であり、これは大きな発光ブロック（冗長性のある発光ブロックＤ）の発光を時間的に揃えることで抑制することができる。
【００３０】
なお、上記のラインフリッカの抑制は、上述のように時間的に前詰めすることにより抑制することができるだけでなく、時間的に後詰めしても抑制の効果がある。すなわち、冗長性のある発光ブロックＤの距離ｄｘの値が等しい場合には、時間的に早い方から順に選択するのではなく、時間的に遅い方から順に選択するようにしてもよい。ただし、発光ブロックＡ（サブフレームＳＦ１〜ＳＦ５）が使用されている場合には、発光を時間的に前詰めにする方が好ましい。
【００３１】
この網膜上に想定する画素は、上述した本発明の表示装置の駆動方法を応用することにより、実際の画素よりも高精細にすることができる。
図４はパネル上の画素とそれより細かく網膜上に想定した画素（仮想画素）を示す図であり、図５はパネル上の画素とそれを１／２分割して網膜上に想定した画素（仮想画素）を示す図である。ここで、図４（ａ）および図５（ａ）はパネル上の画素を示し、また、図４（ｂ）および図５（ｂ）は網膜上に想定した画素（仮想画素）を示す。
【００３２】
図４（ａ）および図４（ｂ）に示されるように、本発明の表示装置の駆動方法を応用することにより、パネル上の画素Ｑ，Ｒ，Ｓ，Ｔは、より高精細化された（１／ｎ分割した）網膜上に想定した仮想画素Ｑ′，Ｒ′，Ｓ′，Ｔ′とされ得る。すなわち、各仮想画素Ｑ′，Ｒ′，Ｓ′，Ｔ′は、それぞれｎ個に分割された画素（ｎ分割仮想画素）Ｑ1 ′〜Ｑn ′，Ｒ1 ′〜Ｒn ′，Ｓ1 ′〜Ｓn ′，Ｔ1 ′〜Ｔn ′により構成することが可能となる。
【００３３】
ここで、１つの仮想画素を分割し得る数ｎ（高精細化の条件）は、像のパネル上を移動する速度が速い程、また、冗長性サブフレームの数が多い程、増大することができる。
図５（ａ）および図５（ｂ）に示されるように、パネル上の画素Ｑ，Ｒ，Ｓ，Ｔを２倍に高精細化する場合には、網膜上に想定した仮想画素Ｑ′，Ｒ′，Ｓ′，Ｔ′は、それぞれ２個の分割画素Ｑ1 ′，Ｑ2 ′；Ｒ1 ′，Ｒ2 ′；Ｓ1 ′，Ｓ2 ′；Ｔ1 ′，Ｔ2 ′により構成される。ここで、例えば、像がパネル上を４［Ｐ／Ｆ］の速度で移動し、このとき、１フレームがＡ＋７Ｄの発光ブロックにより構成される場合（図２９に示される場合）に網膜上に想定された仮想画素Ｑ′，Ｒ′，Ｓ′，Ｔ′が２倍に高精細化されたとすると、同様に、像がパネル上を４［Ｐ／Ｆ］の速度で移動し且つ１フレームがＡ＋１５Ｄの発光ブロックにより構成される場合には、網膜上に想定された仮想画素Ｑ′，Ｒ′，Ｓ′，Ｔ′を４倍に高精細化することが可能となる。
【００３４】
例えば、ＰＤＰで階調表示方式として使用されるフレーム内パルス数変調方式（時分割表示方式）は、各画素の１ＴＶフレームあたりの発光期間が最大で１ＴＶフレームまで広がるという特徴を持つ。このため、画像が移動し、観測者（ユーザ）の視点が像を追従すると、画素の発光は１ＴＶフレームで移動する画素分だけ網膜上で広がる。この広がりを制御して、パネル上の１画素に対応する網膜上の１画素内に、仮想的に画素を２つ作れば、画像の移動方向に対し解像度を２倍にすることができる。
【００３５】
観測者の視点が移動する画像を追従すると、網膜がパネル上の各画素より受ける発光の刺激は、１ＴＶフレームで像が移動する画素分だけ広がる。画像の移動速度をＶ［Ｐ／Ｆ，pixel/field］、１ＴＶフレームを構成するそれぞれのサブフレーム発光期間をｔ、そして、表示する階調数を２５６とすると、各サブフレーム発光期間が網膜上で広がる幅は、網膜上の１画素の（Ｖｔ／２５５＋１／３）倍となる。なお、ここで使用する単位"pixel"は、表示パネル上のＲ，Ｇ，Ｂの３つのサブピクセルで構成する１画素の幅である。
【００３６】
図４は、実際の画素（＝パネル上の画素）Ｑ，Ｒ，Ｓ，Ｔに対して、網膜上に想定される画素Ｑ′，Ｒ′，Ｓ′，Ｔ′を各々ｎ分割させる例であり、また、図５は同じく２分割させる例を示している。例えば、パネル（表示パネル）上にＱ，Ｒ，Ｓ，Ｔの４画素がある場合、通常の表示では、網膜上の画素も同じくＱ，Ｒ，Ｓ，Ｔの４画素となる。一方、仮想画素法を用いると、例えば、図５の例では、網膜上に仮想画素を８個形成し、ＰＤＰ上の画素の２倍の解像度の画像が表現できる。つまり、動画像に対しては、パネル特性がＶＧＡ仕様（例えば、６４０×４８０）のＰＤＰでＳＸＧＡ表示（例えば、１２８０×１０２４）が可能となる。
【００３７】
図２０は仮想画素Ｓ1 ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合：解像度を２倍にする場合）を示す図であり、図２１は仮想画素Ｓ1 ′およびＳ2 ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。ここで、図２０および図２１は、画像がパネル上を右から左方向へ移動した場合の観測者の網膜上に想定した画素Ｑ′，Ｒ′，Ｓ′，Ｔ′を示す。
【００３８】
網膜上に想定される画素の数を、実際のパネル（表示パネル）上の画素数の２倍にするために、パネル上の１画素に対応する網膜上の１画素（Ｓ′）幅内に仮想画素を２つ（Ｓ1 ′，Ｓ2 ′）形成させる場合、仮想画素Ｓ1 ′を形成するのに使用する理想的な発光の軌跡は、図２０の太線部となる。
本発明に係る表示装置の駆動方法を適用するには、まず、画像がパネル上で動いていること、および、その動きの方向と速度が分かっていることが必要である。
【００３９】
図２４は本発明に係る表示装置の駆動方法（仮想画素法）で用いるサブフレーム配列の例を示す図である。
ここで、図２４（ｃ）は、前述した図２９に示す１フレームを１２個のサブフレームＳＦ１〜ＳＦ１２で構成したものを２組、すなわち、０Ｆから０．５Ｆと０．５Ｆから１Ｆに対してそれぞれ１２個のサブフレームＳＦ１〜ＳＦ１２（ＳＦ２４〜ＳＦ１３）を対称的に２４個のサブフレームを設けたものである。なお、図２４（ａ）は冗長ブロックの無い１６個のサブフレーム（発光ブロック）を０．５Ｆを中心に左右対称に配列したものであり、図２４（ｂ）は４つの冗長ブロックを有する２０個のサブフレームを０．５Ｆを中心に左右対称に配列したものであり、そして、図２４（ｄ）は８つ（９つ）の冗長ブロックを有する２８個のサブフレームを０．５Ｆを中心に左右対称に配列したものである。
【００４０】
図２４（ｃ）に示すような１フレームを２４個のサブフレームＳＦ１〜ＳＦ２４で構成した場合、選択される発光ブロックは図２１のようになる。
ここで、一例として、図２４（ｃ）に示すような２４ＳＦを用い、画像が右から左方向へ移動する場合（Ｖ＝−３［Ｐ／Ｆ］）を考える。図２１における斜めの破線は、パネル上の同色の画素Ｑ，Ｒ，Ｓ，Ｔの発光の軌跡を示している。画像の移動と視点の追従により、各サブフレームの発光期間は網膜上に分散している。この発光位置を制御して網膜上の１画素幅内に２画素分のデータを配置すれば、解像度を２倍にすることができる。すなわち、太線部の左半分で示される発光ブロックを選択すると、網膜上で受ける発光の刺激は画素（１／２画素）Ｓ1 ′となり、また、太線部の右半分で示される発光ブロックを選択すると、網膜上で受ける発光の刺激は画素Ｓ2 ′となって、それぞれ本来の網膜上の１仮想画素（Ｑ′）の１／２の幅の画素を制御できることになる。
【００４１】
なお、太線部の左半分および右半分の各々には、Ａの発光ブロック１個（サブフレームＳＦ１〜ＳＦ５の組およびＳＦ２０〜ＳＦ２４の組）とＤの発光ブロック７個（各ＳＦ６〜ＳＦ１２および各ＳＦ１３〜ＳＦ１９）が含まれているため、それらの組み合わせで各画素Ｓ1 ′およびＳ2 ′で２５６階調を表示することができる。
【００４２】
このように、パネル上の画素はＱ，Ｒ，Ｓ，Ｔであっても、本発明の仮想画素法を用いると、視認される画素はＱ1 ′，Ｑ2 ′，Ｒ1 ′，Ｒ2 ′，Ｓ1 ′，Ｓ2 ′，Ｔ1 ′，Ｔ2 ′と２倍の解像度を持たせることが可能とある。ただし、画素間の輝度は０とはならず、重なることになる。
図２２は仮想画素Ｓ1 ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合：解像度を２倍にする場合）を示す図であり、図２３は仮想画素Ｓ1 ′およびＳ2 ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。図２２および図２３は、画像がパネル上を左から右方向へ移動した場合の観測者の網膜上に想定した画素Ｑ′，Ｒ′，Ｓ′，Ｔ′を示し、この場合も図２０および図２１の画像がパネル上を左から右方向へ移動した場合と同様である。
【００４３】
前述したように、図２４（ａ）〜図２４（ｄ）に示すサブフレーム配列（発光ブロック配列）は０．５Ｆを中心に左右対称となっており、網膜上の１／２画素毎に２５６階調表示するため、１フレーム（１ＴＶフレーム）内に２５６階調分のサブフレームを２セット作成するようになっている。これは、１画素を２つに分割した仮想画素を用いる場合、仮想画素それぞれで左右対称に発光パターンを選択することができるため、使用発光ブロック決定時に有効である。なお、１フレームを構成するサブフレーム（ＳＦ）の数は、基本的には多いほど好ましく、発光ブロックの選択に冗長性のある場合には、図１６〜図１９を参照して説明したのと同様に、空間的に選択可能な時には画素（１／２画素Ｓ1 ′，Ｓ2 ′等）の端部から、或いは、時間的に選択可能な時には時間的に早い（または、遅い）発光ブロックから優先して選択するのが好ましい。
【００４４】
図２５は仮想画素Ｓ1 ′における冗長発光ブロックの選択順序（移動方向左）の一例を説明するための図であり、図２６は仮想画素Ｓ2 ′における冗長発光ブロックの選択順序（移動方向左）の一例を説明するための図である。ここで、図２５および図２６はそれぞれ前述した図１６に対応する。
図２５に示されるように、網膜上の１／２画素Ｓ1 ′を表現する場合、例えば、図２５における太線部（発光ブロック）の中心位置と画素Ｓ1 ′の左端との距離（＝ｄＸ）が短い順に、括弧数字の順で優先的に選択する。すなわち、（１）：ＳＦ１０の発光ブロックＤ→（２）：ＳＦ１６の発光ブロックＤ→（３）：ＳＦ１１の発光ブロックＤ→（４）：ＳＦ６の発光ブロックＤ→（５）：ＳＦ１７の発光ブロックＤ→（６）：ＳＦ１２の発光ブロックＤ→（７）：ＳＦ７の発光ブロックＤとなるように、冗長発光ブロックＤの選択を行う。
【００４５】
また、図２６に示されるように、網膜上の１／２画素Ｓ2 ′を表現する場合、には、例えば、図２６における太線部（発光ブロック）の中心位置と画素Ｓ2 ′の左端との距離（＝ｄＸ）が短い順に、（１）：ＳＦ１８の発光ブロックＤ→（２）：ＳＦ１３の発光ブロックＤ→（３）：ＳＦ８の発光ブロックＤ→（４）：ＳＦ１９の発光ブロックＤ→（５）：ＳＦ１４の発光ブロックＤ→（６）：ＳＦ９の発光ブロックＤ→（７）：ＳＦ１５の発光ブロックＤとなるように、冗長発光ブロックＤの選択を行う。
【００４６】
ここで、以上の説明では、図２５（図２６）における発光ブロックＤの中心位置と画素Ｓ1 ′（Ｓ2 ′）の左端との距離（＝ｄＸ）が短い順で優先的に選択を行う場合を説明したが、これは、発光ブロックＤの中心位置と画素Ｓ1 ′（Ｓ2 ′）の左端との距離（＝ｄＸ）が長い順で、換言すると、発光ブロックＤの中心位置と画素Ｓ1 ′（Ｓ2 ′）の右端との距離（＝ｄＸ）が短い順で、優先的に選択を行うようにしてもよいのはもちろんである。
【００４７】
図２７は仮想画素Ｓ1 ′における冗長発光ブロックの選択順序（移動方向右）の一例を説明するための図であり、図２８は仮想画素Ｓ2 ′における冗長発光ブロックの選択順序（移動方向右）の一例を説明するための図である。ここで、図２７および図２８はそれぞれ前述した図１７に対応する。
図２７および図２８に示されるように、像のパネル上の移動方向が図２５および図２６と逆方向の場合には、例えば、網膜上の１／２画素Ｓ1 ′およびＳ2 ′の右端と発光ブロックの中心位置との距離（＝ｄＸ）が短い順に、括弧数字の順で優先的に選択することになる。
【００４８】
図３５は像の表示パネル上における移動速度とコントラストの関係を示す図であり、図２４（ａ）〜図２４（ｄ）に示す４種類のサブフレーム配列に対して、本発明に係る仮想画素法（表示装置の駆動方法）を適用し、表示パネルの解像度ＶＧＡ（水平画素数：６４０）の２倍のＳＸＧＡ（水平画素数：１２８０）の解像度で階調レベルが０−２５５−０−２５５という縞模様パターンを、移動速度が１［Ｐ／Ｆ］から１９［Ｐ／Ｆ］で表示した際のコントラスト（Ｂmax −Ｂmin ）／（Ｂmax ＋Ｂmin ）を計算した結果を示すものである。
【００４９】
図３５から明らかなように、像の表示パネル上の移動速度が大きくなるに従ってコントラストは低下する。これは、移動速度に比例してサブフレーム発光の位置的広がりが大きくなるためである。
図３６は像の表示パネル上における移動速度とサブフレーム数の関係を示す図であり、各サブフレーム配列に対してコントラストが０．２以上および０．５以上となる像の移動速度の範囲を示すものである。
【００５０】
ところで、一般的なテレビ信号において、動画の出現頻度は移動速度の増加に伴って減少し、例えば、１０［Ｐ／Ｆ］の画像の出現頻度は１［Ｐ／Ｆ］の出現頻度の約１割である。
図３６に示されるように、速度が１［Ｐ／Ｆ］〜１０［Ｐ／Ｆ］の間でコントラスト０．５以上を表現をするには、２４ＳＦ以上必要であることがわかる。なお、発光の広がりは１ＴＶフレームを構成する中で最も発光期間の長いサブフレームに依存するため、十分な効果を得るにはこれがなるべく短い方がよい。
【００５１】
ここで、入力画像がＳＸＧＡで、画像を表示するパネル（ＰＤＰ）がＶＧＡの場合、通常の方式では、ＳＸＧＡ→ＶＧＡの画像変換を経てＰＤＰに表示し、従って、視認される画像はＶＧＡとなる。一方、本発明に係る仮想画素法を用いると、移動方向に対してＳＸＧＡの画像データをそのまま入力することができ、表示で用いるＰＤＰはＶＧＡでありながら、視認される画像は移動方向に対してＳＸＧＡとなるのである。
【００５２】
図３７は本発明の表示装置の駆動方法の適用による解像度の向上を説明するためのシミュレーション結果を示す図であり、本発明に係る仮想画素法の適用をコンピュータシミュレーションにより確かめた結果を示すものである。ここで、図３７における数字（０或いは２５５）は階調レベルを示している。
まず、入力画像がＳＸＧＡの単色で０−１−０−１（０−２５５−０−２５５）というパターンであった場合（図３７（ａ）参照）、通常の方式ではサンプリングのタイミングにより０〜１の間の値、例えば、０．５といった一様なパターンとなって縞模様を再現できない（図３７（ｂ）参照）。しかしながら、本発明に係る仮想画素法（表示装置の駆動方法）を用いることにより、図３７（ｃ）に示されるように、原画像を正しく再現することが可能となる。
【００５３】
図３８は本発明の表示装置の駆動方法に対して補間法を併用した場合のシミュレーション結果を示す図である。
入力がＶＧＡであった場合（図３８（ａ））、補間法を用いて入力画像の情報を増やし（図３８（ｂ））、その補間法が適用された入力画像の情報に対して本発明に係る仮想画素法を用いて表示を行うと、視認される画像は移動方向に対してＳＸＧＡの表現が可能となる（図３８（ｃ））。すなわち、本発明に係る仮想画素法に対して補間法を併用することにより、ＶＧＡの１画素幅中に２つデータ入力することができ、より細部の表現が可能となる。
【００５４】
このように、本発明に係る仮想画素法を適用することにより、実際に画像を表示するＰＤＰの特性がＶＧＡであっても、移動方向に対して２倍の情報量を入力することができる。また、入力がＳＸＧＡであった場合には、そのＳＸＧＡの情報をＶＧＡのＰＤＰで正確に再現することができ、さらに、入力がＶＧＡである場合にも、補間法等を用いて情報量を増やすことで、視認画像の情報量を増大することができる。
【００５５】
本発明に係る表示装置の駆動方法（仮想画素法）は、水平、垂直および隣接する斜め画素方向の８移動方向に対し有効である。また、本発明の仮想画素法は、パネル構造の変更を必要とすることなく、信号処理のみで動画像の解像度を向上させることができる。ここで、十分な階調表示特性を得るためには、例えば、１ＴＶフレームに５１２階調を得ることのできるサブフレーム数が必要であり、通常の２倍のスイッチング速度が要求される。なお、現時点においても、ＮＴＳＣダブルスキャン方式で３２ＳＦ駆動が実証されており、例えば、前述した２４ＳＦは適用することができる。
【００５６】
次に、色に関して本発明の仮想画素法の適用を説明する。
図３０は規則的に３つ並んだＲＧＢによる白色表現を説明するための図である。図３０において、参照符号Ｒは赤色のサブピクセル、Ｇは緑色のサブピクセル、そして、Ｂは青色のサブピクセルを示している。
図３０に示されるように、白色を表現する場合、通常、位置的に水平方向に並んだ３つのサブピクセルＲ，Ｇ，Ｂを用いるが、本発明の仮想画素法を用いることにより、「時間的に並んだ」３つのサブピクセルＲ，Ｇ，Ｂにより白色を表現することができる。これにより、白色を表現するために必要な幅を狭くすることが可能となり、解像度は大幅に向上する。
【００５７】
なお、図３０では、ＲＧＢの各色についてそれぞれ１つの発光ブロックを選んでいるが、複数の発光ブロックを各色について選択することも可能である。また、ＲＧＢの割合を変化させることにより、全ての色に対応させることも可能となる。
図３１は本発明が適用される一例としてのプラズマディスプレイパネル（ＰＤＰ）の構造を概略的に示す断面図である。図３１において、参照符号１００はＰＤＰ、１０１は前面基板、１０１ａは発光取り出し面、そして、１０２は背面基板を示している。さらに、参照符号１１０は非透光性黒色誘電体、１２０は非透光性白色誘電体、１３０はスリット、１３５は紫外線励起蛍光体（蛍光体）、１４０はスペーサ、そして、１５０は放電空間を示している。
【００５８】
図３１に示されるように、スリット１３０は、前面基板１０１の内面（放電空間１５０側）に設けた非透光性黒色誘電体１１０および非透光性白色誘電体１２０に空隙を設けることにより形成するようになっている。また、非透光性白色誘電体１２０の内壁面には蛍光体１３５が前面に塗布されており、より一層蛍光体１３５からの発光を増大するようになっている。なお、図３１では、前面基板１０１および背面基板１０２の内面に形成される電極（例えば、Ｘ電極、Ｙ電極およびアドレス電極）および保護膜等は省略されている。
【００５９】
図３２はＰＤＰに対して縦方向にスリットを設けた場合を示す図、図３３はＰＤＰに対して横方向にスリットを設けた場合を示す図、そして、図３４はＰＤＰに対して十文字型にスリットを設けた場合を示す図である。ここで、図３２〜図３４はそれぞれＰＤＰの正面図を示すものである。なお、参照符号１６０はサブピクセルを示し、１３１〜１３３はそれぞれスリットを示している。
【００６０】
図３２〜図３４に示されるように、本発明の仮想画素法を用いて解像度を上げる手法では、放電セルの発光取りだし部分にスリット１３０（１３１〜１３３）を設けることにより、一層高精細化の効果を増大することができる。これは、スリットを設けることにより実際のパネルから出る光の幅がスリットを設けない場合に比べ細くなるため、仮想画素数をそれだけ増やすことが可能となる。
【００６１】
スリットとしては、図３２に示されるように、サブピクセル１６０の中央垂直方向に設けてもよく、また、図３３に示されるように、サブピクセル１６０の中央水平方向に設けてもよく、さらに、図３４に示されるように、サブピクセル１６０の中央に十文字形状に設けてもよい。
ここで、例えば、図３２や図３３のようなスリットは、元の幅を１として、そのスリット幅を１／ｋとなるように設定すれば、理論上仮想画素数はｋ倍まで可能となる。また、図３４のように、スリットを縦および横の各々に入れて十文字形状とした場合には、縦および横の各々について仮想画素の増大が可能となる。
なお、スリットを設ける場合には、放電セルに面している部分に蛍光体を塗布し、輝度を向上する方法も有力である。さらに、図３１に示すように、スリットを黒白二重構造（非透光性黒色誘電体１１０および非透光性白色誘電体１２０）とし、内部反射を利用して輝度を向上させることもできる。また、仮想画素の寸法をスリット幅にほぼ等しくすることもできる。
【００６２】
（付記１）  １フレームを複数のサブフレームで構成し、表示パネル上を移動する入力画像を表示する表示装置の駆動方法であって、
前記入力画像により網膜上に結像される特定の網膜上画素を想定し、該特定の網膜上画素の輝度が前記入力画像における対応する画素の輝度と概略等しくなるように前記各サブフレームによる発光を制御することを特徴とする表示装置の駆動方法。
【００６３】
（付記２）  付記１に記載の表示装置の駆動方法において、前記各サブフレームによる発光を、前記表示パネル上を移動する前記入力画像の移動方向および移動速度に従って制御することを特徴とする表示装置の駆動方法。
（付記３）  付記２に記載の表示装置の駆動方法において、前記入力画像の移動に応じて各網膜上画素が網膜に与える軌跡を想定し、前記特定の網膜上画素の領域内に概略含まれる軌跡に対応する各サブフレームによる発光を制御することを特徴とする表示装置の駆動方法。
【００６４】
（付記４）  付記３に記載の表示装置の駆動方法において、前記特定の網膜上画素に対する発光は、当該特定の網膜上画素，または，それに隣接或いは近接する網膜上画素の軌跡に含まれ、且つ、前記特定の網膜上画素の領域内に概略含まれる軌跡に対応するサブフレームによる発光であることを特徴とする表示装置の駆動方法。
【００６５】
（付記５）  付記３に記載の表示装置の駆動方法において、前記特定の網膜上画素を表示するのに使用する各サブフレームによる発光領域の網膜上画素ピッチを、前記表示パネルの画素ピッチよりも短くすることを特徴とする表示装置の駆動方法。
（付記６）  付記５に記載の表示装置の駆動方法において、前記網膜上画素ピッチを、前記表示パネルの画素ピッチの１／２に選ぶことを特徴とする表示装置の駆動方法。
【００６６】
（付記７）  付記６に記載の表示装置の駆動方法において、前記網膜上画素の１フレームをＮ個のサブフレームで構成するとき、前記表示パネルの画素に対して１フレーム期間当たり前記Ｎ個のサブフレームを２組設けることを特徴とする表示装置の駆動方法。
（付記８）  付記７に記載の表示装置の駆動方法において、前記表示パネルの画素に対して、前記１フレーム期間の前半および後半それぞれに前記Ｎ個のサブフレームの各１組を配置することを特徴とする表示装置の駆動方法。
【００６７】
（付記９）  付記５に記載の表示装置の駆動方法において、前記網膜上画素ピッチは、前記表示パネルを移動する画像の移動速度、および、前記１フレームを構成するサブフレームの冗長性のある発光ブロックの数により制限されることを特徴とする表示装置の駆動方法。
（付記１０）  付記９に記載の表示装置の駆動方法において、前記冗長性のある発光ブロックは、前記特定の網膜上画素の一端の近くまたは遠くに偏って優先的に選ばれることを特徴とする表示装置の駆動方法。
【００６８】
（付記１１）  付記９に記載の表示装置の駆動方法において、前記冗長性のある発光ブロックは、前記特定の網膜上画素を表示する１フレーム期間の初めまたは終わりに偏って優先的に選ばれることを特徴とする表示装置の駆動方法。
（付記１２）  付記１〜１２のいずれか１項に記載の表示装置の駆動方法において、前記特定の網膜上画素の発光色が前記入力画像における対応する画素の発光色と概略等しくなるように、前記サブフレームによる発光を制御することを特徴とする表示装置の駆動方法。
【００６９】
（付記１３）  付記１〜１２のいずれか１項に記載の表示装置の駆動方法を適用することを特徴とする表示装置。
（付記１４）  付記１３に記載の表示装置の駆動方法において、前記表示パネルを構成する各発光セルの発光取り出し部分にスリットを設け、実効的な発光取り出し部分の面積を制限することを特徴とする表示装置。
【００７０】
（付記１５）  付記１４に記載の表示装置において、前記スリットを、前記発光セルに対してほぼ水平方向に形成することを特徴とする表示装置。
（付記１６）  付記１４に記載の表示装置において、前記スリットを、前記発光セルに対してほぼ垂直方向に形成することを特徴とする表示装置。
【００７１】
（付記１７）  付記１４に記載の表示装置において、前記スリットを、前記発光セルに対してほぼ水平および垂直方向を組み合わせて十文字形状に形成することを特徴とする表示装置。
（付記１８）  付記１３〜１７のいずれか１項に記載の表示装置において、前記スリットを形成するために、前面基板に遮光性誘電体を設け、該遮光性誘電体の観測者側を黒色とし、且つ、該遮光性誘電体の観測者と反対側を白色とすることを特徴とする表示装置。
【００７２】
（付記１９）  付記１８に記載の表示装置において、前記遮光性誘電体の内壁面に紫外線励起蛍光体を塗布することを特徴とする表示装置。
（付記２０）  付記１３〜１９のいずれか１項に記載の表示装置において、該表示装置は、プラズマディスプレイ表示装置であることを特徴とする表示装置。
【００７３】
【発明の効果】
本発明によれば、仮想画素方式（Virtual pixel technique）を用いることにより、動画偽輪郭を低減し、高解像度表示を得ることができる。また、明室コントラストを向上させることもできる。さらに、蛍光体塗布面積の増大により、輝度および発光効率を向上させることができる。
【図面の簡単な説明】
【図１】表示したい画素とそれに対応して網膜上に想定した画素（静止画の場合）を示す図である。
【図２】網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合）を示す図である。
【図３】網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。
【図４】パネル上の画素とそれより細かく網膜上に想定した画素（仮想画素）を示す図である。
【図５】パネル上の画素とそれを１／２分割して網膜上に想定した画素（仮想画素）を示す図である。
【図６】パネル上の画素Ｐn における注目発光ブロックの発光の軌跡の中心までの時間と距離を示す図である。
【図７】図６において、ａ＝０の場合を示す図である。
【図８】図６において、ａ＝１の場合を示す図である。
【図９】図６において、ａ＝２の場合を示す図である。
【図１０】網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合）を示す図である。
【図１１】網膜上に想定した画素Ｓ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。
【図１２】パネル上の画素Ｐn における注目発光ブロックの発光の軌跡の中心までの時間と距離を示す図である。
【図１３】図１２において、ａ＝０の場合を示す図である。
【図１４】図１２において、ａ＝１の場合を示す図である。
【図１５】図１２において、ａ＝２の場合を示す図である。
【図１６】冗長発光ブロックの選択順序（移動方向左）を示す図である。
【図１７】冗長発光ブロックの選択順序（移動方向右）を示す図である。
【図１８】網膜上の位置が等しい冗長発光ブロックの選択順序（移動方向左）を示す図である。
【図１９】網膜上の位置が等しい冗長発光ブロックの選択順序（移動方向右）を示す図である。
【図２０】仮想画素Ｓ1 ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合）を示す図である。
【図２１】仮想画素Ｓ1 ′およびＳ2 ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。
【図２２】仮想画素Ｓ1 ′の表現のために使用するパネル上の画素の発光の軌跡（理想的な場合）を示す図である。
【図２３】仮想画素Ｓ1 ′およびＳ2 ′の表現のために使用するパネル上の画素の発光の軌跡（発光ブロックを考慮した場合）を示す図である。
【図２４】本発明に係る表示装置の駆動方法（仮想画素法）で用いるサブフレーム配列の例を示す図である。
【図２５】仮想画素Ｓ1 ′における冗長発光ブロックの選択順序（移動方向左）の一例を説明するための図である。
【図２６】仮想画素Ｓ2 ′における冗長発光ブロックの選択順序（移動方向左）の一例を説明するための図である。
【図２７】仮想画素Ｓ1 ′における冗長発光ブロックの選択順序（移動方向右）の一例を説明するための図である。
【図２８】仮想画素Ｓ2 ′における冗長発光ブロックの選択順序（移動方向右）の一例を説明するための図である。
【図２９】本発明に適用されるサブフレーム配列の例を示す図である。
【図３０】規則的に３つ並んだＲＧＢによる白色表現を説明するための図である。
【図３１】本発明が適用される一例としてのプラズマディスプレイパネル（ＰＤＰ）の構造を概略的に示す断面図である。
【図３２】ＰＤＰに対して縦方向にスリットを設けた場合を示す図である。
【図３３】ＰＤＰに対して横方向にスリットを設けた場合を示す図である。
【図３４】ＰＤＰに対して十文字型にスリットを設けた場合を示す図である。
【図３５】像の表示パネル上における移動速度とコントラストの関係を示す図である。
【図３６】像の表示パネル上における移動速度とサブフレーム数の関係を示す図である。
【図３７】本発明の表示装置の駆動方法の適用による解像度の向上を説明するためのシミュレーション結果を示す図である。
【図３８】本発明の表示装置の駆動方法に対して補間法を併用した場合のシミュレーション結果を示す図である。
【符号の説明】
１００…プラズマディスプレイパネル（ＰＤＰ）
１０１…前面基板
１０１ａ…発光取り出し面
１０２…背面基板
１１０…非透光性黒色誘電体
１２０…非透光性白色誘電体
１３０，１３１，１３２，１３３…はスリット
１３５…紫外線励起蛍光体（蛍光体）
１４０…スペーサ
１５０…放電空間
Ｑ，Ｒ，Ｓ，Ｔ…表示パネル上の画素（入力画素）
Ｑ′，Ｒ′，Ｓ′，Ｔ′…網膜上に想定した画素（仮想画素）
Ｓ1 ′，Ｓ2 ′…Ｓ′を１／２に分割した仮想画素（１／２画素）
Ｑ１′〜Ｑｎ′，Ｒ１′〜Ｒｎ′，Ｓ１′〜Ｓｎ′，Ｔ１′〜Ｔｎ′…ｎ個の分割された画素（ｎ分割仮想画素）
【図１】
0005191621.tif 000002
【図２】
0005191621.tif 000003
【図３】
0005191621.tif 000004
【図４】
0005191621.tif 000005
【図５】
0005191621.tif 000006
【図６】
0005191621.tif 000007
【図７】
0005191621.tif 000008
【図８】
0005191621.tif 000009
【図９】
0005191621.tif 000010
【図１０】
0005191621.tif 000011
【図１１】
0005191621.tif 000012
【図１２】
0005191621.tif 000013
【図１３】
0005191621.tif 000014
【図１４】
0005191621.tif 000015
【図１５】
0005191621.tif 000016
【図１６】
0005191621.tif 000017
【図１７】
0005191621.tif 000018
【図１８】
0005191621.tif 000019
【図１９】
0005191621.tif 000020
【図２０】
0005191621.tif 000021
【図２１】
0005191621.tif 000022
【図２２】
0005191621.tif 000023
【図２３】
0005191621.tif 000024
【図２４】
0005191621.tif 000025
【図２５】
0005191621.tif 000026
【図２６】
0005191621.tif 000027
【図２７】
0005191621.tif 000028
【図２８】
0005191621.tif 000029
【図２９】
0005191621.tif 000030
【図３０】
0005191621.tif 000031
【図３１】
0005191621.tif 000032
【図３２】
0005191621.tif 000033
【図３３】
0005191621.tif 000034
【図３４】
0005191621.tif 000035
【図３５】
0005191621.tif 000036
【図３６】
0005191621.tif 000037
【図３７】
0005191621.tif 000038
【図３８】
0005191621.tif 000039