(57)【特許請求の範囲】
【請求項１】
複数のボンディングパッドを備えた半導体チップのボンディングパッド配置方法であって、
前記半導体チップの周縁部である第１の領域に第１の電気信号を入出力するための第１のボンディングパッドを配置し、
前記第１の領域の内側の第２の領域に前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドを配置し、
前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能であることを特徴とするボンディングパッド配置方法。
【請求項２】
前記第１の電気信号は、外部装置と所定データ量のアクセスをするために必要な電気信号であり、前記第２の電気信号は、外部装置と前記所定データ量よりも大きいデータ量のアクセスをするために必要な電気信号であることを特徴とする請求項１に記載のボンディングパッド配置方法。
【請求項３】
前記第１の電気信号及び前記第２の電気信号は、前記外部装置とのアクセスに必要な制御信号及びデータ信号であることを特徴とする請求項２に記載のボンディングパッド配置方法。
【請求項４】
前記第２の領域に電源用パッド及びグランドパッドを更に配置することを特徴とする請求項１〜３のいずれか１項に記載のボンディングパッド配置方法。
【請求項５】
前記第２のボンディングパッドを、電源用パッド及びグランドパッドに置き換えることができるようにしたことを特徴とする請求項１〜３のいずれか１項に記載のボンディングパッド配置方法。
【請求項６】
複数のボンディングパッドを備えた半導体チップであって、
前記半導体チップの周縁部である第１の領域に配置され、第１の電気信号を入出力するための第１のボンディングパッドと、
前記第１の領域の内側の第２の領域に配置され、前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドとを有し、
前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能であることを特徴とする半導体チップ。
【請求項７】
前記第１の電気信号は、外部装置と所定データ量のアクセスをするために必要な電気信号であり、前記第２の電気信号は、外部装置と前記所定データ量よりも大きいデータ量のアクセスをするために必要な電気信号であることを特徴とする請求項６に記載の半導体チップ。
【請求項８】
前記第１の電気信号及び前記第２の電気信号は、前記外部装置とのアクセスに必要な制御信号及びデータ信号であることを特徴とする請求項７に記載の半導体チップ。
【請求項９】
前記第２の領域に電源用パッド及びグランドパッドを更に配置したことを特徴とする請求項６〜８のいずれか１項に記載の半導体チップ。
【請求項１０】
前記第２のボンディングパッドを、電源用パッド及びグランドパッドに置き換えることができるようにしたことを特徴とする請求項６〜８のいずれか１項に記載の半導体チップ。
【請求項１１】
ＳＤＲＡＭと、前記ＳＤＲＡＭを制御するためのメモリコントローラを有する半導体チップとを備えるシステムであって、
前記半導体チップは、
前記半導体チップの周縁部である第１の領域に配置され、第１の電気信号を入出力するための第１のボンディングパッドと、
前記第１の領域の内側の第２の領域に配置され、前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドとを有し、
前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能であることを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のボンディングパッドを備えた半導体チップのボンディングパッド配置方法に関する。
【背景技術】
【０００２】
従来、半導体チップのボンディングパッドは、主にペリフェラルエリア（半導体チップの周縁部に位置する領域）に配置されていた。また、半導体チップをパッケージと接合する代表的な接合方法としては、ワイヤボンディング接合が主に用いられていた。
【０００３】
しかし近年、半導体チップの高集積化に伴い、入出力端子数の多端子化、端子間ピッチの微細化が進行し、ペリフェラルエリア内のボンディングパッドだけでは、端子全てに対応しきれない場合が増加していた。
【０００４】
そこで多端子化等に対応するため、半導体チップ表面のアレイエリア（半導体チップの周縁部よりも内側の領域）にボンディングパッドを配置し、これをはんだバンプによってパッケージに接合するフリップチップ接合が開発された（特許文献１等を参照のこと）。
【０００５】
【特許文献１】特開２００２−２８９６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
複数の半導体チップをパッケージに接合して一つのシステムを構成する場合においては、半導体チップの一部の機能（回路）だけを使用すれば十分な場合がある。この場合、製造の容易さやコスト等を考慮すると、半導体チップにおける一部の機能に対応するボンディングパッドを用いてワイヤボンディング接合してパッケージするのが好ましい。
しかしながら、フリップチップ接合によりパッケージと接合することを目的として製造された半導体チップは、アレイエリアのみにボンディングパッドを配置しているため、パッケージにワイヤボンディング接合することはできない。そのため、このような半導体チップでは、半導体チップの一部の機能だけを使用したい場合においてもフリップチップ接合せざるを得ず、製造に手間がかかり、またコストが高くなってしまうという問題があった。
【０００７】
本発明は係る実情に鑑みてなされたものであり、用途に応じてボンディングパッドの機能を変えることができるボンディングパッド配置方法を提供することにより、半導体チップをパッケージに接合する際の製造の手間及びコストを軽減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のボンディングパッド配置方法は、複数のボンディングパッドを備えた半導体チップのボンディングパッド配置方法であって、前記半導体チップの周縁部である第１の領域に第１の電気信号を入出力するための第１のボンディングパッドを配置し、前記第１の領域の内側の第２の領域に前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドを配置し、前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能である。
また、本発明の半導体チップは、複数のボンディングパッドを備えた半導体チップであって、前記半導体チップの周縁部である第１の領域に配置され、第１の電気信号を入出力するための第１のボンディングパッドと、前記第１の領域の内側の第２の領域に配置され、前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドとを有し、前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能である。
また、本発明のシステムは、ＳＤＲＡＭと、前記ＳＤＲＡＭを制御するためのメモリコントローラを有する半導体チップとを備えるシステムであって、前記半導体チップは、前記半導体チップの周縁部である第１の領域に配置され、第１の電気信号を入出力するための第１のボンディングパッドと、前記第１の領域の内側の第２の領域に配置され、前記第１の電気信号と異なる第２の電気信号を入出力するための第２のボンディングパッドとを有し、前記第１のボンディングパッドを用いてワイヤボンディング接合をすることが可能であるとともに、前記第１のボンディングパッド及び前記第２のボンディングパッドを用いてフリップチップ接合をすることが可能である。
【発明の効果】
【０００９】
本発明では、半導体チップの周縁部の領域と、該周縁部の内側の領域にボンディングパッドを配置して、各領域にそれぞれ異なる信号を割り当てるようにした。これにより、例えばＤＲＡＭ等の外部装置との接続の際に、用途に応じてボンディングパッドの機能を変えることができ、選択的にワイヤボンディング接合及びフリップ接合することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態を図面を用いて説明する。
図１は本発明の実施の形態に係る半導体チップ２００を説明する図である。図１（ａ）は半導体チップ２００の機能モジュールについて図示したものである。
【００１１】
半導体チップ２００は、データビット数「１６」、「３２」、「６４」に対応可能なメモリコントローラ１００と、説明の簡単のため図示されない複数の機能モジュールを備えている。半導体チップ２００がパッケージに接合されて、その他の装置、例えばＤｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ  Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ（以下、ＤＤＲＳＤＲＡＭ）等にアクセスする場合、メモリコントローラ１００は複数の信号を用いてアクセスを行う。
【００１２】
複数の信号には、データビット数に依存しない信号として、差動クロック及びクロック用制御信号（ＣＫ、ＣＫＢ、ＣＫＥ）、アドレス及び制御信号（Ａ０〜Ａ１１、ＢＡ０〜ＢＡ１、ＣＳＢ、ＲＡＳＢ、ＣＡＳＢ、ＷＥＢ）に代表される共通信号１６０がある。
また、データビット数に依存する信号として、データ信号（ＤＱ０〜ＤＱ６３）１１０、１２０、１４０、及び１５０がある。また、ＤＤＲＤＲＡＭを制御するためのデータ用制御信号（ＤＱＳ０〜ＤＱＳ７、ＤＭ０〜ＤＭ７）１１２、１２２、１４２、１５２がある。データ信号１１０、１２０、１４０、及び１５０はそれぞれ１６ビット単位でデータを扱うための信号であり、データ用制御信号１１２、１２２、１４２、及び１５２はそれぞれ２ビット単位でデータ量に応じてＤＤＳＤＲＡＭを制御するための信号である。
以上のような信号を用いて、半導体チップ２００は、ＤＲＡＭ等の外部装置とアクセスを行う。
【００１３】
図１（ｂ）は半導体チップ２００のボンディングパッド配置の一例を図示したものである。ここで示すボンディングパッドは、半導体チップ２００がＤＤＲＳＤＲＡＭにアクセスする際に用いる複数の信号を入出力するためのものである。
【００１４】
図１（ｂ）において、２６０はデータビット数に依存しない共通信号１６０をＤＤＲＳＤＲＡＭと接続するためのボンディングパッドである。
【００１５】
２４０及び２５０はデータ信号１４０及び１５０と、２４２及び２５２はデータ用制御信号１４２及び１５２と接続し、それぞれデータビット数「６４」のＤＤＲＳＤＲＡＭの上位３２ビットと接続するためのボンディングパッドである。
【００１６】
２１０はデータ信号１１０と、２１２はデータ用制御信号１１２と接続し、それぞれデータビット数「６４」、「３２」、「１６」のＤＤＲＳＤＲＡＭの下位１６ビットと接続するためのボンディングパッドである。
【００１７】
２２０はデータ信号１２０と、２２２はデータ用制御信号１２２と接続し、それぞれデータビット数「６４」、「３２」のＤＤＲＳＤＲＡＭの上記以外（すなわち、上位３２ビット及び下位１６ビット以外）のビットと接続するためのボンディングパッドである。
【００１８】
以上で説明したようなボンディングパッドの配置を、ペリフェラルエリアとアレイエリアとに分類して説明すると、半導体チップ２００における周縁部に対応する領域であるペリフェラルエリアには、ボンディングパッド２１０、２１２、２６０が配置されている。また、上記周縁部よりも内側のアレイエリアには、ボンディングパッド２２０、２２２、２４０、２４２、２５０、２５２が配置されている。このように、半導体チップ２００は、ペリフェラルエリアとアレイエリアとに分類してボンディングパッドを配置し、それぞれに異なる信号を割り当てるようにしている。
【００１９】
なお、本実施の形態において、ボンディングパッド２２０、２２２、２４０、２４２、２５０、２５２は、ＤＤＲＳＤＲＡＭと接続しない場合、ＩＯ電源及びコア電源用の電源用パッド、グランドパッド等に置き換えることができように構成されている。
【００２０】
また、半導体チップ２００は、説明の簡単のため図示されないその他接続用ボンディングパッドを有している。また、説明の簡単のためボンディングパッド１つにつき、複数の信号を表しているものとするが、実際には、各信号につき１つ以上のボンディングパッドを有している。
【００２１】
次に、下記の表１は、半導体チップ２００とデータビット数「１６」、「３２」、「６４」のＤＤＲＳＤＲＡＭとの接続において用いる上述複数の信号を入出力する端子について、必要端子を○、不要端子を×としてデータビット数毎にまとめたものである。
【００２２】
【表１】
0005288783.tif 000002
【００２３】
データビット数「１６」のＤＤＲＳＤＲＡＭと半導体チップ２００は差動クロック及びクロック用制御信号３端子、アドレス及び制御信号１８端子、ＤＱ０〜ＤＱ１５の１６端子、ＤＱＳ０、ＤＱＳ１の２端子、ＤＭ０、ＤＭ１の２端子、計４１端子で接続される。
【００２４】
データビット数「３２」のＤＤＲＳＤＲＡＭと半導体チップ２００は、上記４１端子に加え、ＤＱ１６〜ＤＱ３１の１６端子、ＤＱＳ２、ＤＱＳ３の２端子、ＤＭ２、ＤＭ３の２端子、計６１端子で接続される。
【００２５】
データビット数「６４」のＤＤＲＳＤＲＡＭと半導体チップ２００は、上記６１端子に加え、ＤＱ３２〜ＤＱ６３の３２端子、ＤＱＳ４〜ＤＱＳ７の４端子、ＤＭ４〜ＤＭ７の４端子、計１０１端子で接続される。
【００２６】
以上のように、半導体チップ２００とＤＤＲＳＤＲＡＭとの接続にあたっては、共通信号１６０、データ信号１１０、及びデータ用制御信号１１２が最低限必要となる。また、データビット数を増加させて接続するにあたっては、データ信号１２０、１４０、１５０、データ用制御信号１２２、１４２、１５２を拡張的に用いる必要がある。
【００２７】
次に、以上で説明したような本発明に係る半導体チップ２００とデータビット数「１６」、「３２」、「６４」のＤＤＲＳＤＲＡＭとを接続した状態を、図２Ａ〜Ｃを用いて説明する。なお、以下で説明する半導体チップ２０３〜２０５は、半導体チップ２００を、「１６」、「３２」、「６４」のそれぞれのデータビット数で用いたものである。
【００２８】
図２Ａはデータビット数「１６」の半導体チップ２０３にデータビット数「１６」のＤＤＲＳＤＲＡＭ３１１を接続した状態を説明する図である。
【００２９】
半導体チップ２０３はメモリコントローラ１００と、ボンディングパッド２１０、２１２、２２０、２２２、２４０、２４２、２５０、２５２、２６０とを有している。
【００３０】
半導体チップ２０３は、メモリコントローラ１００の共通信号１６０とボンディングパッド２６０、データ信号１１０とボンディングパッド２１０、データ用制御信号１１２とボンディングパッド２１２とを介して、ＤＤＲＳＤＲＡＭ３１１に接続される。この場合、ボンディングパッド２２０、２２２、２４０、２４２、２５０、２５２は未接続状態となる。
【００３１】
図２Ｂはデータビット数「３２」の半導体チップ２０４にデータビット数「１６」のＤＤＲＳＤＲＡＭ３１１及び３１２を接続した状態を説明する図である。
【００３２】
半導体チップ２０４は図２Ａの接続に加え、データ信号１２０とボンディングパッド２２０、データ用制御信号１２２とボンディングパッド２２２とを介して、ＤＤＲＳＤＲＡＭ３１１、３１２に接続される。この場合、ボンディングパッド２４０、２４２、２５０、２５２は未接続状態となる。
【００３３】
図２Ｃはデータビット数「６４」の半導体チップ２０５にデータビット数「１６」のＤＤＲＳＤＲＡＭ３１１、３１２、３１３、３１４を接続した状態を説明する図である。
【００３４】
半導体チップ２０５は図２Ｂの接続に加え、データ信号１４０とボンディングパッド２４０、データ信号１５０とボンディングパッド２５０、データ用制御信号１４２とボンディングパッド２４２、データ用制御信号１５２とボンディングパッド２５２とを介して、ＤＤＲＳＤＲＡＭ３１１、３１２、３１３、３１４に接続される。
【００３５】
つまり、以上で説明したような本発明に係る半導体チップ２００では、周縁部であるペリフェラルエリア内のボンディングパッドに、ＤＤＲＳＤＲＡＭと接続するために最低限必要（最小限）な信号が割り当てられる構成となっている。なお、割り当てられている信号は、共通信号１６０、データ信号１１０、データ用制御信号１１２である。そして周縁部よりも内側のアレイエリア内のボンディングパッドには、データビット拡張用の信号が割り当てられる構成となっている。なお、割り当てられる信号は、データ信号１２０、１４０、１５０、更にはデータ用制御信号１２２、１４２、１５２である。
【００３６】
このようなボンディングパッドの配置とすることで、用途に応じてボンディングパッドの機能を変えることができ、選択的にワイヤボンディング接合及びフリップ接合することができる。そして、必要なデータビット数のＤＤＲＳＤＲＡＭと接続することができ、接続しないパッドを未使用パッドとすることができる。以下、本発明に係る半導体チップをパッケージにワイヤボンディング接合及びフリップ接合した具体例を図３及び４を用いて説明する。
【００３７】
図３はデータビット数「１６」の上述の半導体チップ２０３にデータビット数「１６」のＤＤＲＳＤＲＡＭ３１１を接続した場合の実装例を示した図である。
【００３８】
ＤＤＲＳＤＲＡＭ３１１はワイヤ４６を介して、インターポーザ４２にワイヤボンディング接合する。更に、ＤＤＲＳＤＲＡＭ３１１はインターポーザ４２とはんだボール４７を介して、基板４５１と接合する。半導体チップ２０３はペリフェラルエリア内のボンディングパッドとワイヤ４６を介して、インターポーザ４１２にワイヤボンディング接合する。更に、半導体チップ２０３はインターポーザ４１２とはんだボール４７を介して、基板４５１と接合することで、ＤＤＲＳＤＲＡＭ３１１と接続する。
【００３９】
このように半導体チップ２０３は、ペリフェラルエリア内のボンディングパッドだけでＤＤＲＳＤＲＡＭ３１１と接続する場合、インターポーザ４１２にワイヤボンディング接合することができる。
【００４０】
図４はデータビット数「３２」の上述の半導体チップ２０４にデータビット数「１６」のＤＤＲＳＤＲＡＭ３１１及び３１２を接続した場合の実装例を示した図である。なお、図３の説明と同一の構成要素については同一符号で表す。
【００４１】
ＤＤＲＳＤＲＡＭ３１１及び３１２はワイヤ４６を介して、インターポーザ４２にワイヤボンディング接合する。半導体チップ２０４は、ペリフェラルエリア内のボンディングパッド及びアレイエリアのボンディングパッドを介してインターポーザ４１１にフリップチップ接合する。更に、半導体チップ２０４は、インターポーザ４１１と、はんだボール４８を介してインターポーザ４２と接合することで、ＤＤＲＳＤＲＡＭ３１１及び３１２と接続する。更に、半導体チップ２０４はインターポーザ４１１とはんだボール４７を介して基板４５１と接合する。
【００４２】
このように半導体チップ２０４は、ペリフェラルエリア内のボンディングパッド及びアレイエリア内のボンディングパッドを使用してＤＤＲＳＤＲＡＭと接続する場合、インターポーザ４１１にフリップチップ接合することができる。
【００４３】
以上、本発明に係る半導体チップでは、ペリフェラルエリア内のボンディングパッドにＤＤＲＳＲＡＭとのアクセスに最低限必要な信号を割り当て、アレイエリア内のボンディングパッドには拡張機能によるアクセスに必要な信号を割り当てた。
これにより、用途に応じてボンディングパッドの機能を変えることができ、選択的にワイヤボンディング接合及びフリップ接合することができる。
そして、半導体チップを拡張接続して使用する場合には、フリップチップ接合によりパッケージと接合することで、パッケージの実装面積を小さくすることができ、また、配線が短いため電気的特性を向上させることができる。また、拡張接続しない場合には、ペリフェラルエリア内のボンディングパッドを使用して、ワイヤボンディング接合によりパッケージと接合することで、コストを軽減することができる。
【００４４】
なお、以上の実施の形態の説明においては、本発明に係る半導体チップとデータビット数「１６」、「３２」、「６４」のＤＤＲＳＤＲＡＭへの接続を例に説明したが、データビット数はこれに限定するものではない。例えば「８」、「２４」、「１２８」、その他のデータビット数のＤＤＲＳＤＲＡＭ等の外部装置とも接続可能である。
【００４５】
また、以上の説明においては、本発明に係る半導体チップと接続するＤＤＲＳＤＲＡＭの最小のデータビット数（本発明でいう所定データ量に対応する）を「１６」として説明したが、最小データビット数はこれに限定するものではない。例えば「８」、「３２」等、その他のデータビット数を最小データビット数としてもよい。例えば、最小データビット数を「３２」にした場合には、ペリフェラルエリア内のボンディングバッドに共通信号１６０、データ信号１１０及び１２０、データ用制御信号１１２及び１２２を割り当てるようにすればよい。
【００４６】
また、以上の説明においては、本発明に係る半導体チップとＤＤＲＳＤＲＡＭへの接続を例に説明したが、外部装置はこれに限定するものではなく、ＳＤＲＳＤＲＡＭ等の外部装置においても接続可能である。
【００４７】
また、以上の説明においては、半導体チップのアレイエリア内のボンディングパッドにＤＤＲＳＤＲＡＭへの接続用パッドが配置されない場合、未使用パッドとしているが、未使用パッドを利用して、コア電源、グランド、その他電源用のパッドとしてもよい。特にコア電源を配置した場合は、コア電源の配線抵抗が下がり、ＩＲドロップを軽減することができるため、電気的特性を良くすることができる。
なお、以上の説明において、ペリフェラルエリアは本発明でいう第１の領域に対応する。そしてペリフェラルエリアに配置されたボンディングパッド２１０、２１２、２６０は本発明でいう第１のボンディングパッドに対応し、共通信号１６０、データ信号１１０、データ用制御信号１１２は本発明でいう第１の電気信号に対応する。また、アレイエリアは本発明でいう第２の領域に対応する。そしてアレイエリアに配置されたボンディングパッド２２０、２２２、２４０、２４２、２５０、２５２は本発明でいう第２のボンディングパッドに対応する。また、データ信号１２０、１４０、１５０及びデータ用制御信号１２２、１４２１５２は本発明でいう第２の電気信号に対応する。
【００４８】
次に図５は、本発明の他の実施の形態として、データビット数「１６」のＤＤＲＳＤＲＡＭと接続する半導体チップ２０６のボンディングパッドの配置について図示したものである。
【００４９】
半導体チップ２０６は、ペリフェラルエリア内のボンディングパッド２１０、２１２、２６０のみでＤＤＲＳＤＲＡＭとの接続が可能である。そのため、アレイエリア内のボンディングパッドを削除することが可能であり、削除した部分の内部配線にコア電源及びグランド配線５０を配置することができる。
【００５０】
すなわち、内部配線の配置に余裕ができるため、電源用又はグランド用の配線領域として使用することにより、半導体チップ内部のコア用電源、グランド配線を強化することができ、配線抵抗等を軽減することで、電気的特性を向上することができる。
【００５１】
また、本実施の形態では未接続のボンディングパッドと内部信号を未接続として定義しているが、未使用のボンディングパッドと内部信号を接続する構成としても良い。この場合、未使用のボンディングパッドはインターポーザ上で未接続とすれば良い。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係る半導体チップを説明する図である。
【図２Ａ】本発明の実施の形態に係る半導体チップとＤＤＲＳＤＲＡＭとを接続した状態を説明する図である。
【図２Ｂ】本発明の実施の形態に係る半導体チップとＤＤＲＳＤＲＡＭとを接続した状態を説明する図である。
【図２Ｃ】本発明の実施の形態に係る半導体チップとＤＤＲＳＤＲＡＭとを接続した状態を説明する図である。
【図３】本発明の実施の形態に係る半導体チップをワイヤボンディング接合した実装例を示す図である。
【図４】本発明の実施の形態に係る半導体チップをフリップチップ接合した実装例を示す図である。
【図５】本発明の実施の形態に係る半導体チップのボンディングパッド配置変形例を示す図である。
【符号の説明】
【００５３】
１００  メモリコントローラ
２００、２０３、２０４、２０５、２０６  半導体チップ
２１０、２２０、２４０、２４２、２５０、２５２、２６０  ボンディングパッド
３１１、３１２、３１３、３１４  ＤＤＲＳＤＲＡＭ
４２、４１２  インターポーザ
４５１  基板
４６  ワイヤ
４７、４８  はんだボール
５０  コア電源又はグランド配線
【図１】
0005288783.tif 000003
【図２Ａ】
0005288783.tif 000004
【図２Ｂ】
0005288783.tif 000005
【図２Ｃ】
0005288783.tif 000006
【図３】
0005288783.tif 000007
【図４】
0005288783.tif 000008
【図５】
0005288783.tif 000009