(57)【特許請求の範囲】
【請求項１】
二つ以上の同じ個数のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、
前記ブロックデータをフレームまたはフィールドモードで移動補償処理する場合に、連続する偶数ラインデータが相異なるメモリの相異なるバンクに書き込まれ、且つ連続する奇数ラインデータが相異なるメモリの相異なるバンクに書き込まれるようにメモリをマッピングするステップを含むことを特徴とするメモリマッピング方法。
【請求項２】
二つ以上の同じ偶数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、
（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込むステップと、
（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップと、
（ｃ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込むステップと、
（ｄ）前記（ａ）ステップないし（ｃ）ステップを反復するステップと、を含み、
前記（ａ）ステップないし（ｄ）ステップのラインデータの書き込みは、書き込むラインデータが存在しなければ停止することを特徴とするメモリマッピング方法。
【請求項３】
三つ以上の同じ奇数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、
（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込むステップと、
（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第２メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップと、
（ｃ）前記第２メモリの最後の書き込みバンクに１ラインデータを書き込むステップと、
（ｄ）前記第２メモリの最初の書き込みバンクに１ラインデータを書き込むステップと、
（ｅ）第１メモリ、第２メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップと、
（ｆ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込むステップと、
（ｇ）前記（ａ）ステップないし（ｆ）ステップを反復するステップと、を含み、
前記（ａ）ステップないし（ｇ）ステップのラインデータの書き込みは、書き込むラインデータが存在しなければ停止することを特徴とするメモリマッピング方法。
【請求項４】
請求項１ないし３のうちいずれか一項に記載の方法でメモリに書き込まれたブロックデータが、ラインデータに分割されて前記ブロックデータの用途によって順次に読み取られるようにメモリをマッピングする方法。
【請求項５】
前記ブロックデータの用途は、フレームまたはフィールドモードでの移動補償処理用であることを特徴とする請求項４に記載のメモリマッピング方法。
【請求項６】
二つ以上の同じ個数のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置であって、
前記ブロックデータをフレームまたはフィールドモードで移動補償処理する場合に、連続する偶数ラインデータが相異なるメモリの相異なるバンクに書き込まれ、且つ連続する奇数ラインデータが相異なるメモリの相異なるバンクに書き込まれるようにメモリをマッピングすることを特徴とするメモリマッピング装置。
【請求項７】
請求項２に記載の方法を行って、二つ以上の同じ偶数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置。
【請求項８】
請求項３に記載の方法を行って、三つ以上の同じ奇数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置。
【請求項９】
請求項６ないし８のうちいずれか一項に記載の装置を通じてメモリに書き込まれたブロックデータが、ラインデータに分割されて前記ブロックデータの用途によって順次に読み取られるようにメモリをマッピングする装置。
【請求項１０】
前記ブロックデータの用途は、フレームまたはフィールドモードに移動補償処理用であることを特徴とする請求項９に記載のメモリマッピング装置。
【請求項１１】
請求項１ないし３のうちいずれか一項に記載の方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み取り可能な記録媒体。
【請求項１２】
請求項４に記載の方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み取り可能な記録媒体。
【請求項１３】
請求項５に記載の方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリマッピング方法及び装置に係り、特にバス利用効率とメモリチャンネル利用効率とを同時に改善できるメモリマッピング方法及び装置に関する。
【背景技術】
【０００２】
最近、ＨＤ級ビデオ環境で、デコーダは、さらに多くの外部メモリアクセスを必要とするので、さらに効率的なリアルタイム処理のためには、デコーダの高いバス利用効率が要求されている。
【０００３】
図１は、従来のマルチフォーマットデコーダの概略的な構造を示す図である。図１に示すように、従来のマルチフォーマットデコーダは、シンタックス処理部ＳＰ、変換処理部ＴＰ及び移動ベクトル処理部ＭＰの三つの処理部からなっている。各処理部の詳細な構造や動作は、本発明が属する技術分野で既に周知の技術内容に該当するので、その具体的な説明は省略する。
【０００４】
前述した三つの処理部のうち、移動ベクトル処理部は、画面間の移動補償やループフィルタリングを行う部分であって、多量のデータを、バスを通じて外部メモリＭ０，Ｍ１から読み取り、また、多量のデータを外部メモリＭ０，Ｍ１に書き込まねばならない。したがって、移動ベクトル処理部の外部メモリアクセスタイムは、マルチフォーマットデコーダの全体の処理時間を決定する重要な要素となる。すなわち、移動ベクトル処理部のインターリードモジュール（図示せず）は、外部メモリに保存されている参照データを読み取る役割を行う。したがって、インターリードモジュールとメモリとの間のバス利用効率及びメモリチャンネル利用効率を改善することは、マルチフォーマットデコーダの処理時間の短縮に非常に重要である。
【０００５】
図２は、従来の複数のバンクを備えるメモリの概略的な構造を示す図である。図２に示したように、各メモリＭ０，Ｍ１は、４個のバンク（バンク１ないし４）を備えている。現在としては、４個のバンクを備えるメモリが一般的であり、８個のバンクを備えるメモリも開発されている。このようにメモリを複数のバンクに区分することによって、相異なるバンクに／からデータを書き込み／読み取る場合、データのアドレスを伝送するコマンド伝送区間ＣＭＤとデータを伝送するデータ伝送区間とのオーバーラッピングが可能である。したがって、いわゆる‘バンクインターリビング’を通じてバンク利用効率を改善できる。かかる内容は、図３を通じてさらに詳細に説明する。
【０００６】
図３Ａ乃至図３Ｃは、バンクインターリビングが発生しない場合と発生した場合との動作タイミングを比較する図である。図３Ａは、バンクインターリビングが発生しない場合の動作タイミングであり、図３Ｂは、バンクインターリビングが発生した場合の動作タイミングである。
【０００７】
図３Ａに示すように、一つのバンクに／からデータを書き込み／読み取る場合、連続的にデータを書き込み／読み取れば、データ伝送区間の間にコマンド伝送区間ＣＭＤが挿入される。したがって、これがデータ伝送区間の間で一種のギャップとして作用して、バス利用効率を低下させる。
【０００８】
しかし、図３Ｂのように、二つ以上のバンクに／からデータを書き込み／読み取る場合には、連続的にデータを書き込み／読み取っても、バンク１のデータ伝送区間とバンク２のコマンド伝送区間とがオーバーラッピングされ、バンク１のコマンド伝送区間とバンク２のデータ伝送区間とがオーバーラッピングされうる。結局、複数のバンク間にバンクインターリビングが適用されて、データ伝送区間の間にギャップがなくなる。したがって、連続的なデータ伝送が可能になってバス利用効率が向上する。
【０００９】
図４Ａ乃至図４Ｃは、ビデオフレーム内のブロックデータを移動ベクトル処理部ＭＰでフレームまたはフィールドモードで移動補償処理する場合を説明する図である。
【００１０】
図４Ａは、バスで連結されている移動ベクトル処理部ＭＰ及びメモリＭ０，Ｍ１を示す図であり、図４Ｂは、ビデオフレーム内にある複数のラインデータ（ライン０，１，２，３，４．．．）からなるブロックデータを示す図である。そして、図４Ｃは、ブロックデータを構成するラインデータが二つのメモリに書き込まれる従来のメモリマッピング形態を示す図である。
【００１１】
まず、図４Ｃに示すように、ブロックデータを構成する各ラインデータのうち、偶数ライン（ライン０，２，４，６，８，１０，１２．．．）は、メモリＭ０に書き込まれ、奇数ライン（ライン１，３，５，７，９，１１，１３．．．）は、メモリＭ１に書き込まれる。
【００１２】
したがって、図４Ａにおいて、移動ベクトル処理部ＭＰとメモリＭ０との間の左側バスを通じては偶数ラインデータ（ライン０，２，４，６，８，１０，１２．．．）のみが書き込み／読み取られ、移動ベクトル処理部ＭＰとメモリＭ１との間の右側バスを通じては奇数ラインデータ（ライン１，３，５，７，９，１１，１３．．．）のみが書き込み／読み取られる。
【００１３】
しかし、フィールドモードで移動補償が処理される場合には、偶数ラインデータのみあるいは奇数ラインデータのみがアクセスされる。したがって、偶数ラインデータのみがアクセスされる場合には、移動ベクトル処理部ＭＰとメモリＭ１との間の右側バスは活用されない状態となる。そして、奇数ラインデータのみがアクセスされる場合には、移動ベクトル処理部ＭＰとメモリＭ０との間の左側バスは活用されない状態となる。したがって、メモリチャンネル利用効率が低下するという問題が発生する。
【特許文献１】韓国特許公開第１９９９−００６０４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明が解決しようとする課題は、二つのメモリに／から複数のラインデータからなるブロックデータを書き込み／読み取るとき、それぞれのメモリチャンネルでバンクインターリビングが可能であり、かつ二つのメモリチャンネルを同時に利用可能にすることによって、バス利用効率とメモリチャンネル利用効率とを同時に改善できるメモリマッピング方法及び装置を提供するところにある。そして、前記メモリマッピング方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み取り可能な記録媒体を提供するところにある。
【課題を解決するための手段】
【００１５】
前記課題を解決するための本発明によるメモリマッピング方法は、二つ以上の同じ個数のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、前記ブロックデータをフレームまたはフィールドモードで移動補償処理する場合に、連続する偶数ラインデータと連続する奇数ラインデータとが相異なるメモリの相異なるバンクに書き込まれるようにメモリをマッピングするステップを含むことを特徴とする。
【００１６】
前記課題を解決するための本発明によるメモリマッピング方法は、二つ以上の同じ偶数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込むステップ、（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップ、（ｃ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込むステップ、及び（ｄ）前記（ａ）ステップないし（ｃ）ステップを反復するステップを含み、前記（ａ）ステップないし（ｄ）ステップのラインデータの書き込みは、書き込むラインデータが存在しなければ停止することを特徴とする。
【００１７】
前記課題を解決するための本発明によるメモリマッピング方法は、三つ以上の同じ奇数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法であって、（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込むステップ、（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第２メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップ、（ｃ）前記第２メモリの最後の書き込みバンクに１ラインデータを書き込むステップ、（ｄ）前記第２メモリの最初の書き込みバンクに１ラインデータを書き込むステップ、（ｅ）第１メモリ、第２メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させるステップ、（ｆ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込むステップ、及び（ｇ）前記（ａ）ステップないし（ｆ）ステップを反復するステップを含み、前記（ａ）ステップないし（ｇ）ステップのラインデータの書き込みは、書き込むラインデータが存在しなければ停止することを特徴とする。
【００１８】
前記課題を解決するための本発明によるメモリマッピング装置は、二つ以上の同じ個数のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置であって、前記ブロックデータをフレームまたはフィールドモードで移動補償処理する場合に、連続する偶数ラインデータと連続する奇数ラインデータとが相異なるメモリの相異なるバンクに書き込まれるようにメモリをマッピングすることを特徴とする。
【００１９】
前記課題を解決するための本発明によるメモリマッピング装置は、二つ以上の同じ偶数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置であって、（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込み、（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させ、（ｃ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込み、（ｄ）前記（ａ）動作ないし（ｃ）動作を反復し、書き込むラインデータが存在しなければラインデータの書き込み動作を停止することを特徴とする。
【００２０】
前記課題を解決するための本発明によるメモリマッピング装置は、三つ以上の同じ奇数個のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする装置であって、（ａ）第１メモリの最初の書き込みバンクに１ラインデータを書き込み、（ｂ）第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第２メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させ、（ｃ）前記第２メモリの最後の書き込みバンクに１ラインデータを書き込み、（ｄ）前記第２メモリの最初の書き込みバンクに１ラインデータを書き込み、（ｅ）第１メモリ、第２メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込んで、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させ、（ｆ）前記第１メモリの最後の書き込みバンクに１ラインデータを書き込み、（ｇ）前記（ａ）動作ないし（ｆ）動作を反復し、書き込むラインデータが存在しなければラインデータの書き込み動作を停止することを特徴とする。
【００２１】
前記課題を解決するために、本発明は、前記したメモリマッピング方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み取り可能な記録媒体を提供する。
【発明の効果】
【００２２】
本発明によれば、二つのメモリに複数のラインデータからなるブロックデータを書き込むとき、それぞれのメモリチャンネルでバンクインターリビングが可能であってバス利用効率を改善する。
【００２３】
また、本発明によれば、二つのメモリに複数のラインデータからなるブロックデータを書き込むとき、二つのメモリチャンネルを同時に利用できるので、チャンネル利用効率を改善する。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の望ましい実施形態を詳細に説明する。
【００２５】
図５は、本発明の望ましい一実施形態によってブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピングの形態を示す図である。図５Ａは、各メモリが二つのバンクを備える場合を例示したものであり、図５Ｂは、各メモリが四つのバンクを備える場合を例示したものであり、図５Ｃは、各メモリが三つのバンクを備える場合を例示したものである。
【００２６】
図５Ａに示すように、メモリＭ０は、バンクＢ０１及びバンクＢ０２の二つのバンクを備えており、メモリＭ１は、バンクＢ１１及びバンクＢ１２の二つのバンクを備えている。ブロックデータをなすそれぞれのラインデータがメモリにマッピングされる形態を見れば、ライン０，１，２，３，４，５，６，７は、バンクＢ０１，Ｂ１１，Ｂ１２，Ｂ０２，Ｂ０１，Ｂ１１，Ｂ１２，Ｂ０２の順にマッピングされるということが分かる。したがって、かかるマッピング結果を図４Ａに代入して見れば、メモリＭ０には、ライン０，３，４，７．．．が書き込まれ、メモリＭ１には、ライン１，２，５，６．．．が書き込まれる。したがって、フレームまたはフィールドモードで移動補償が処理される場合に、偶数ラインデータのみまたは奇数ラインデータのみがアクセスされても、移動ベクトル処理部ＭＰとメモリＭ１との間の右側バス及び移動ベクトル処理部ＭＰとメモリＭ０との間の左側バスをいずれも活用できる。したがって、バス利用効率が向上する。そして、この場合にも、各ラインデータを書き込み／読み取るときにアクセスされるバンクが変更され続けるので、バンクインターリビングが可能であってバス利用効率も向上する。
【００２７】
図５Ｂに示すように、メモリＭ０は、バンクＢ０１、バンクＢ０２、バンクＢ０３及びバンクＢ０４の四つのバンクを備えており、メモリＭ１は、バンクＢ１１、バンクＢ１２、バンクＢ１３及びバンクＢ１４の四つのバンクを備えている。ブロックデータをなすそれぞれのラインデータがメモリにマッピングされる形態を見れば、ライン０，１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５は、バンクＢ０１，Ｂ１１，Ｂ１２，Ｂ０２，Ｂ０３，Ｂ１３，Ｂ１４，Ｂ０４，Ｂ０１，Ｂ１１，Ｂ１２，Ｂ０２，Ｂ０３，Ｂ１３，Ｂ１４，Ｂ０４の順にマッピングされるということが分かる。したがって、かかるマッピング結果を図４Ａに代入して見れば、メモリＭ０には、ライン０，３，４，７，８，１１，１２．．．が書き込まれ、メモリＭ１には、ライン１，２，５，６，９，１０，１３，１４．．．が書き込まれる。したがって、フレームまたはフィールドモードで移動補償が処理される場合に、偶数ラインデータのみまたは奇数ラインデータのみがアクセスされても、移動ベクトル処理部ＭＰとメモリＭ１との間の右側バス及び移動ベクトル処理部ＭＰとメモリＭ０との間の左側バスがいずれも活用される。したがって、バス利用効率が向上する。そして、この場合にも、各ラインデータを書き込み／読み取るときにアクセスされるバンクが変更され続けるので、バンクインターリビングが可能であってバス利用効率も向上する。
【００２８】
図５Ｃに示すように、メモリＭ０は、バンクＢ０１、バンクＢ０２及びバンクＢ０３の三つのバンクを備えており、メモリＭ１は、バンクＢ１１、バンクＢ１２及びバンクＢ１３の三つのバンクを備えている。ブロックデータをなすそれぞれのラインデータがメモリにマッピングされる形態を見れば、ライン０，１，２，３，４，５，６，７，８，９，１０，１１は、バンクＢ０１，Ｂ１１，Ｂ１２，Ｂ０２，Ｂ０３，Ｂ１３，Ｂ１１，Ｂ０１，Ｂ０２，Ｂ１２，Ｂ１３，Ｂ０３の順にマッピングされるということが分かる。したがって、かかるマッピング結果を図４Ａに代入して見れば、メモリＭ０には、ライン０，３，４，７，８，１１．．．が書き込まれ、メモリＭ１には、ライン１，２，５，６，９，１０．．．が書き込まれる。したがって、フレームまたはフィールドモードで移動補償が処理される場合に、偶数ラインデータのみまたは奇数ラインデータのみがアクセスされても、移動ベクトル処理部ＭＰとメモリＭ１との間の右側バス及び移動ベクトル処理部ＭＰとメモリＭ０との間の左側バスがいずれも活用される。したがって、バス利用効率が向上する。そして、この場合にも、各ラインデータを書き込み／読み取るときにアクセスされるバンクが変更され続けるので、バンクインターリビングが可能であってバス利用効率も向上する。
【００２９】
図５Ａ、図５Ｂ及び図５Ｃでは、メモリＭ０，Ｍ１が二つ、三つ、四つのバンクを備える場合を例示したが、これは、単純な例示に過ぎず、メモリが備えるバンクの数は、これに限定されず、偶数、奇数に関係なく二つ以上のバンクが提供される場合、本発明の構成が適用されうる。
【００３０】
図６は、本発明の望ましい一実施形態によるメモリマッピング方法のフローチャートであって、二つ以上の同じ個数のバンクを備える第１及び第２メモリに複数のラインデータからなるブロックデータが書き込まれるようにメモリをマッピングする方法を示している。
【００３１】
図６Ａは、第１及び第２メモリが偶数個のバンクを備えた場合のメモリマッピング方法のフローチャートであり、図６Ｂは、第１及び第２メモリが奇数個のバンクを備えた場合のメモリマッピング方法のフローチャートである。
【００３２】
まず、図６Ａを参照して、第１及び第２メモリが偶数個のバンクを備えた場合のメモリマッピング方法を詳細に説明する。
【００３３】
ステップＳ６０１では、第１メモリの最初の書き込みバンクに１ラインデータを書き込む（最初の書き込みバンクとは、該当メモリでラインデータが最初に書き込まれるバンクを意味し、図５Ｂでは、バンクＢ０１がこれに該当する）。これを図５Ｂのメモリマッピング形態に代入してみれば、バンクＢ０１にライン０を書き込むことである。
【００３４】
ステップＳ６０３では、第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込む。これにより、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させる（最後の書き込みバンクとは、該当メモリでラインデータが最後に書き込まれるバンクを意味し、図５Ｂでは、バンクＢ０４がこれに該当する）。これを図５Ｂのメモリマッピング形態に代入してみれば、ライン１，２，３，４，５，６をバンクＢ１１，Ｂ１２，Ｂ０２，Ｂ０３，Ｂ１３，Ｂ１４に順次に書き込むことである。
【００３５】
ステップＳ６０５では、第１メモリの最後の書き込みバンクに１ラインデータを書き込む。これを図５Ｂのメモリマッピング形態に代入してみれば、ライン７をバンクＢ０４に書き込むことである。
【００３６】
ステップＳ６０７では、ステップＳ６０１ないしステップＳ６０５を反復するが、書き込むラインデータが存在するまで反復する。これを図５Ｂのメモリマッピング形態に代入してみれば、ライン８，９，１０，１１，１２，１３，１４，１５．．．をバンクＢ０１，Ｂ１１，Ｂ１２，Ｂ０２，Ｂ０３，Ｂ１３，Ｂ１４，Ｂ０４．．．に順次に書き込むことである。
【００３７】
ステップＳ６０１ないしステップＳ６０７のラインデータの書き込みは、書き込むラインデータが存在しなくなるまで続くことは当然である。
【００３８】
次に、図６Ｂを参照して、第１及び第２メモリが奇数個のバンクを備えた場合のメモリマッピング方法を詳細に説明する。
【００３９】
ステップＳ６１１では、第１メモリの最初の書き込みバンクに１ラインデータを書き込む。これを図５Ｃのメモリマッピング形態に代入してみれば、バンクＢ０１にライン０を書き込むことである。
【００４０】
ステップＳ６１３では、第２メモリ、第１メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込む。これにより、前記第２メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させる。これを図５Ｃのメモリマッピング形態に代入してみれば、ライン１，２，３，４をバンクＢ１１，Ｂ１２，Ｂ０２，Ｂ０３に順次に書き込むことである。
【００４１】
ステップＳ６１５では、第２メモリの最後の書き込みバンクに１ラインデータを書き込む。これを図５Ｃのメモリマッピング形態に代入してみれば、バンクＢ１３にライン５を書き込むことである。
【００４２】
ステップＳ６１７では、第２メモリの最初の書き込みバンクに１ラインデータを書き込む。これを図５Ｃのメモリマッピング形態に代入してみれば、バンクＢ１１にライン６を書き込むことである。
【００４３】
ステップＳ６１９では、第１メモリ、第２メモリの順に交互に二つのラインデータずつを順次に書き込むが、各メモリの相異なる二つのバンクにそれぞれ１ラインデータずつを書き込む。これにより、前記第１メモリの最後の書き込みバンクを除いた第１及び第２メモリに備えられているあらゆるバンクにラインデータを均等に配分させる。これを図５Ｃのメモリマッピング形態に代入してみれば、ライン７，８，９，１０をバンクＢ０１，Ｂ０２，Ｂ１２，Ｂ１３に順次に書き込むことである。
【００４４】
ステップＳ６２１では、第１メモリの最後の書き込みバンクに１ラインデータを書き込む。これを図５Ｃのメモリマッピング形態に代入してみれば、バンクＢ０３にライン１１を書き込むことである。
【００４５】
ステップＳ６２３では、ステップＳ６１１ないしステップＳ６２１を反復するが、書き込むラインデータが存在するまで反復する。
【００４６】
ステップＳ６１１ないしステップＳ６２３のラインデータの書き込みは、書き込むラインデータが存在しなくなるまで続くことは当然である。
【００４７】
図７Ａは、本発明の望ましい一実施形態によってＨＤ級映像のブロックデータを構成するラインデータが二つの５１２Ｍｂｙｔｅ以上級のメモリに書き込まれるメモリマッピング形態を示す図であり、図７Ｂは、本発明の望ましい一実施形態によってＨＤ級映像のブロックデータを構成するラインデータが二つの５１２Ｍｂｙｔｅ未満級のメモリに書き込まれるメモリマッピング形態を示す図である。図７Ａ及び図７Ｂでは、メモリが四つのバンクを備える場合を例示した。
【００４８】
図７Ａの５１２Ｍｂｙｔｅ以上級のメモリは、２０４８ｂｙｔｅのページサイズを有する。しかし、ＨＤ級映像の場合、１ラインのデータが１９２０ｂｙｔｅのサイズを有するので、１ラインデータが５１２Ｍｂｙｔｅ以上級のメモリのページサイズを超えない。したがって、図７Ａに示したように、図５Ｂと同じマッピング形態にブロックデータが二つのメモリに書き込まれる。結局、フレームまたはフィールドモードで移動補償が処理される場合に、偶数ラインデータのみまたは奇数ラインデータのみがアクセスされても、移動ベクトル処理部ＭＰとメモリＭ１との間のバス及び移動ベクトル処理部ＭＰとメモリＭ０との間のバスがいずれも活用されるので、バス利用効率が向上する。そして、各ラインデータを書き込み／読み取るときにアクセスされるバンクも変更され続けるので、バンクインターリビングが可能であってバス利用効率も向上する。
【００４９】
図７Ｂの５１２Ｍｂｙｔｅ未満級のメモリは、１０２４ｂｙｔｅのページサイズを有するので、ＨＤ級映像の１ラインデータサイズ（１９２０ｂｙｔｅ）がメモリのページサイズを超える。したがって、図７Ｂに示したように、１０２４ｂｙｔｅ×１０８０ラインのブロックデータを先に保存し、その下部に８９６ｂｙｔｅ×１０８０ラインのブロックデータを保存する。しかし、８９６ｂｙｔｅ×１０８０ラインのブロックデータの一部に１２８ｂｙｔｅ×１０８０ラインほどデータが書き込まれないという点を除いては、図５Ｂと同じマッピング形態にブロックデータが二つのメモリに書き込まれる。結局、フレームまたはフィールドモードで移動補償が処理される場合に、偶数ラインデータのみまたは奇数ラインデータのみがアクセスされても、移動ベクトル処理部ＭＰとメモリＭ１との間のバス及び移動ベクトル処理部ＭＰとメモリＭ０との間のバスがいずれも活用されるので、バス利用効率が向上する。そして、各ラインデータを書き込み／読み取るときにアクセスされるバンクも変更され続けるので、バンクインターリビングが可能であってバス利用効率も向上する。
【００５０】
これまで、本発明について、その望ましい実施形態を中心に述べた。当業者は、本発明が、本発明の本質的な特性から逸脱しない範囲で、変形された形態に具現可能であるということを理解できるであろう。したがって、開示された実施形態は、限定的な観点ではなく、説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明ではなく、特許請求の範囲に表れており、それと同等な範囲内にあるあらゆる差異点は、本発明に含まれていると解釈されねばならない。
【産業上の利用可能性】
【００５１】
本発明は、メモリマッピング方法及び装置関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５２】
【図１】従来のマルチフォーマットデコーダの概略的な構造を示す図である。
【図２】従来の複数のバンクを備えるメモリの概略的な構造を示す図である。
【図３Ａ】バンクインターリビングが発生しない場合と発生した場合との動作タイミングを比較する図である。
【図３Ｂ】バンクインターリビングが発生しない場合と発生した場合との動作タイミングを比較する図である。
【図３Ｃ】バンクインターリビングが発生しない場合と発生した場合との動作タイミングを比較する図である。
【図４Ａ】ビデオフレーム内のブロックデータを移動ベクトル処理部でフレームまたはフィールドモードで移動補償処理する場合を説明する図である。
【図４Ｂ】ビデオフレーム内のブロックデータを移動ベクトル処理部でフレームまたはフィールドモードで移動補償処理する場合を説明する図である。
【図４Ｃ】ビデオフレーム内のブロックデータを移動ベクトル処理部でフレームまたはフィールドモードで移動補償処理する場合を説明する図である。
【図５Ａ】本発明の望ましい一実施形態によってブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピング形態を示す図である。
【図５Ｂ】本発明の望ましい一実施形態によってブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピング形態を示す図である。
【図５Ｃ】本発明の望ましい一実施形態によってブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピング形態を示す図である。
【図６Ａ】本発明の望ましい一実施形態によるメモリマッピング方法のフローチャートである。
【図６Ｂ】本発明の望ましい一実施形態によるメモリマッピング方法のフローチャートである。
【図７Ａ】本発明の望ましい一実施形態によってＨＤ級映像のブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピング形態を示す図である。
【図７Ｂ】本発明の望ましい一実施形態によってＨＤ級映像のブロックデータを構成するラインデータが二つのメモリに書き込まれるメモリマッピング形態を示す図である。
【図１】
0005137374.tif 000002
【図２】
0005137374.tif 000003
【図３Ａ】
0005137374.tif 000004
【図３Ｂ】
0005137374.tif 000005
【図３Ｃ】
0005137374.tif 000006
【図４Ａ】
0005137374.tif 000007
【図４Ｂ】
0005137374.tif 000008
【図４Ｃ】
0005137374.tif 000009
【図５Ａ】
0005137374.tif 000010
【図５Ｂ】
0005137374.tif 000011
【図５Ｃ】
0005137374.tif 000012
【図６Ａ】
0005137374.tif 000013
【図６Ｂ】
0005137374.tif 000014
【図７Ａ】
0005137374.tif 000015
【図７Ｂ】
0005137374.tif 000016