(57)【特許請求の範囲】
【請求項１】
フォトダイオードと薄膜トランジスタをマトリクス状に配置したアクティブマトリクス型のＴＦＴアレイを備えたフォトセンサーアレイ基板であって、前記薄膜トランジスタは、ゲート電極を有する複数本のゲート配線、前記ゲート電極にゲート絶縁膜を介して設けられた半導体層、前記半導体層に接続するソース電極およびドレイン電極、を備えており、さらに、前記ＴＦＴアレイは、前記ドレイン電極と電気的に一体の下部電極と、前記薄膜トランジスタと前記下部電極との上部に設けられたパッシベーション膜と、前記パッシベーション膜に開口されたコンタクトホールと、前記コンタクトホールを介して前記下部電極と接続するアモルファスシリコンからなるフォトダイオードと、を備えており、前記下部電極は２層以上の異種の層からなり、前記コンタクトホール内では少なくとも最上の１層が除去されていることを特徴とするフォトセンサーアレイ基板。
【請求項２】
前記コンタクトホール上を横切るバイアス線をさらに備え、前記バイアス線が前記コンタクトホールを横切る領域においては、前記コンタクトホールが前記下部電極を内包することを特徴とする請求項１に記載のフォトセンサーアレイ基板。
【請求項３】
前記パッシベーション膜よりも上層にシンチレーターが形成されており、少なくとも低ノイズアンプとＡ／Ｄコンバーターを有するデジタルボード、前記薄膜トランジスタを駆動するドライバーボード、および電荷を読み出す読み出しボードが接続されていることを特徴とする請求項１または２のいずれかに記載のフォトセンサーアレイ基板。
【請求項４】
Ｘ線を前記シンチレーターにより可視光に変換することによりＸ線撮像表示を行う機能を有することを特徴とする請求項３に記載のフォトセンサーアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可視光を電荷へ変換するフォトダイオードとスイッチング素子に用いる薄膜トランジスタ（以後、ＴＦＴとも呼ぶ）をマトリクス状に配置したフォトセンサーアレイ基板（以後、ＦＰＤアレイ基板とも呼ぶ）に関するものであり、当該ＦＰＤアレイ基板は主にフォトセンサーに用いられる。
【背景技術】
【０００２】
可視光を光電変換するフォトダイオードとＴＦＴとを配置したＦＰＤアレイ基板を備えたフラットパネルであるフォトセンサーは、密着イメージセンサーやＸ線撮像表示装置などに適用され広く用いられている。特に、ＦＰＤアレイ基板上にＸ線を可視光に変換するシンチレーターを設けることにより構成されるフラットパネルＸ線撮像表示装置（以後、ＦＰＤとも呼ぶ）は医療産業等への適用が有望な装置である。
【０００３】
Ｘ線画像診断の分野では精密画像（静止画）とリアルタイム画像観察（動画）が使い分けられている。静止画の撮影には主にＸ線フィルムが今尚使用されている。一方、動画の撮影には光電子増倍管とＣＣＤを組み合わせた撮像管（イメージインテンシファイア）が使用されている。Ｘ線フィルムは空間分解能が高い反面、感度が低く静止画しか撮影できない、撮影後に現像処理を必要とし、即時性に欠けるといった欠点がある。一方、撮像管は感度が高く動画の撮影が可能である反面、空間分解能が低い、真空デバイスであるため大型化に限界があるといった欠点がある。
【０００４】
ＦＰＤにはＣｓＩなどのシンチレーターによってＸ線を光に変換後、フォトダイオードにより電荷へ変換する間接変換方式と、Ｓｅを代表とするＸ線検出素子によりＸ線を直接電荷へ変換する直接変換方式がある。間接変換方式の方が量子効率が高く、シグナル／ノイズ比に優れ、少ない被爆線量で透視、撮影が可能である。間接変換方式のＦＰＤアレイ基板に関する構造や製造方法については従来から開示がなされている。（例えば、特許文献１〜３参照）
【０００５】
ＦＰＤアレイ基板においては、フォトセンサーの感度やノイズ等に影響を与えるフォトダイオードの形成は重要である。フォトダイオードの形成は、下部電極上にアモルファスシリコン層を成膜した後にパターニングすることによりなされる。このフォトダイオードのアモルファスシリコン層の厚みは１．５μｍ程度あり、パターニング時のエッチングには長時間を要する。薄膜トランジスタにもアモルファスシリコン層が形成されるが、バックチャネル型の場合、その厚みは０．１〜０．３μｍ程度しかない。したがって、フォトダイオードの形成は、薄膜トランジスタの形成工程とは分離して行われることが多い。すなわち、薄膜トランジスタのチャネルとなるアモルファスシリコン層やドレイン電極やソース電極を形成した後に、薄膜トランジスタを覆うための絶縁膜を成膜した後に、フォトダイオードを形成することが多い。（例えば、特許文献４参照）
【０００６】
ここで、フォトダイオードの下部電極は電気的に薄膜トランジスタのドレイン電極かソース電極と電気的に接続させる必要があるので、薄膜トランジスタを覆う絶縁膜には接続用のコンタクトホールを開口させておく必要がある。コンタクトホールの開口は、薄膜トランジスタを覆うための絶縁膜を成膜した後であって、フォトダイオードのアモルファスシリコン層を成膜する前に行う。さらに、この開口の際には薄膜トランジスタを覆う絶縁膜に適したエッチング法を用いる。通常、絶縁膜にはＳｉＯ２やＳｉＮが用いられ、そのエッチング方法としてはドライエッチング法が用いられることが多い。
【０００７】
【特許文献１】特開２００４−６３６６０号公報（図９）
【特許文献２】特開２００４−４８０００号公報（図４）
【特許文献３】特開２００３−１５８２５３号公報（図１）
【特許文献４】特開２００５−１２９８９２号公報（図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
コンタクトホールを形成する際にドライエッチング法を用いた場合、エッチング条件によってはエッチングガスの成分がポリマーを形成し、コンタクトホールを開口した後の下部電極上に再付着する場合がある。このような状態下で下部電極上にフォトダイオードを構成するアモルファスシリコン層を成膜すると、フォトダイオードの下部電極との密着性が悪く、アモルファスシリコン膜の膜はがれが発生することがある。
【課題を解決するための手段】
【０００９】
この発明にかかるフォトセンサーアレイ基板は、フォトダイオードの下部電極の形成に２層以上の異種の層からなる積層膜が用いられ、コンタクトホール開口部において前記積層膜の少なくとも最上の１層が除去されていることを特徴とするものである。
【発明の効果】
【００１０】
コンタクトホールの開口部において、フォトダイオードの下部電極の少なくとも最上の１層が除去されているので、フォトダイオードを構成するアモルファスシリコン層の剥れを抑制できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、本発明の実施の形態を示す図面に基づき具体的に説明する。図１は、本実施の形態にかかるフォトセンサーアレイ基板の平面図を示したものである。図２は、図１においてＡ−Ａで示された個所における断面図である。
【００１２】
絶縁性基板であるガラス基板１上に、アルミを主成分とする金属を含むゲート電極２が形成されている。アルミを主成分とする金属としてはＡｌＮｉＮｄ、ＡｌＮｉＳｉ、ＡｌＮｉＭｇ等のＮｉを含むＡｌ合金、すなわちＡｌ−Ｎｉ合金を用いたが他のアルミ合金でもよい。また、Ａｌ以外にも低抵抗金属材料としては、Ｃｕを用いてもよい。さらにゲート電極２は金属膜を積層されて構成されてもよい。ゲート電極２を覆うように形成されるゲート絶縁膜３上に、ゲート電極２と対向するように半導体層４が形成されている。この半導体層は、例えばアモルファスシリコンからなるが、ＩＧＺＯ（Indium Gallium Zinc Oxide）等の透明導電材料であってもよい。この半導体層４上に形成されるｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を介して半導体層４と接続するソース電極６とドレイン電極７とがある。
【００１３】
ソース電極６は下層６ａと上層６ｂとの積層構造からなる。また、ドレイン電極７は下層７ａと上層７ｂとの積層構造からなる。これらを覆うようにして第一のパッシベーション膜８が形成されている。そして、第一のパッシベーション膜８には、ドレイン電極７に達するようにコンタクトホールＣＨ１が形成されている。ここで、コンタクトホールＣＨ１の底部においては、ドレイン電極７の上層７ｂは除去されている。なお、本実施の形態におけるドレイン電極は２層だが、それ以上の多層構造でもよく、さらに、コンタクトホールＣＨ１の底部においては、少なくとも最上の１層が除去されていればよい。
【００１４】
第一のパッシベーション膜８に開口したコンタクトホールＣＨ１を介してドレイン電極７の下層７ａと接続するように、Ｐドープしたアモルファスシリコン膜９とその上層のイントリンシックのアモルファスシリコン膜１０とＢドープしたアモルファスシリコン膜１１との３層積層構造からなるフォトダイオード１００が形成されており、さらにその上層にはＩＴＯ、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ、ＩＧＺＯ等からなる透明電極１２が形成されている。本発明においては、フォトダイオード１００の下部電極に相当するのはドレイン電極７の下層７ａということになる。つまり、積層からなるドレイン電極７の少なくとも１層を除去した後の層である下層７ａ上に、フォトダイオードが形成されていることを特徴としている。また、フォトダイオード１００の下部電極としては、図２のようにドレイン電極７を延在させたものでもよいし、ドレイン電極７と接続する導電層でもよい。ドレイン電極７と電気的に一体の導電層であればよい。
【００１５】
コンタクトホールＣＨ１はフォトダイオード１００のエッジを内包するような形状に開口されている。言い換えれば、コンタクトホールＣＨ１の開口エッヂの内部にフォトダイオード１００が形成されていることになり、フォトダイオード１００はコンタクトホールＣＨ１の開口エッヂをまたがないようにして配置されている。さらに、フォトダイオード１００はドレイン電極７のパターン内にも内包されている。したがって、フォトダイオード１００を構成するアモルファスシリコン積層膜には、コンタクトホールＣＨ１の開口エッヂ部やドレイン電極７における段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオードを形成することができる。なお、ここで開口エッヂとは図１でほぼ四角形で表示されているコンタクトホールＣＨ１の開口周囲における線状の領域であり、コンタクトホールＣＨ１がテーパー形状をなしている場合は特にそのボトム部を指す。
【００１６】
これらを覆うように形成される第二のパッシベーション膜１３はコンタクトホールＣＨ２、ＣＨ３を有し、第二のパッシベーション膜１３上のデータ線１４はコンタクトホールＣＨ２を介してソース電極６と接続され、第二のパッシベーション膜１３上のバイアス線１５はコンタクトホールＣＨ３を介して透明電極１２と接続するように形成されている。なお、ここでデータ線１４とバイアス線１５は、少なくともその最上層もしくは最下層にＡｌ−Ｎｉ合金膜を有している。Ａｌ−Ｎｉ合金膜の単層でもよい。最上層にＡｌ−Ｎｉ合金膜がある場合、さらに表面を窒化層としてもよい。また、図示しないが、データ線１４は３層積層構造からなるフォトダイオード１００において変換された電荷を読み出すための配線であり、バイアス線１５は光が当たらないときにｏｆｆ状態を作るために３層積層構造からなるフォトダイオードに逆バイアスをかけるための配線である。
【００１７】
さらに、第二のパッシベーション膜１３上には遮光層１６も形成されている。そして、これらを覆うようにして第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。ここで、第四のパッシベーション膜１８は表面が平坦な膜であり、例えば有機樹脂などからなる。
【００１８】
次に、図３、図４を参照して端子部に関する説明を以下に行う。図３は、ゲート電極２から延在してなるゲート配線の端部に形成される端子部の断面図である。図４は、データ線１４もしくはバイアス線１５から延在されてなる配線の端部に形成される端子部の断面図である。
【００１９】
図３において、ガラス基板１上にゲート電極２と同時に形成されるゲート配線の端部２０が形成されている。その上層には、ゲート絶縁膜３と第一のパッシベーション膜８と第二のパッシベーション膜１３とが積層されており、さらにその上層には、データ線１４と同時に形成された導電パターン２１が形成されている。導電パターン２１はコンタクトホールＣＨ４を介してゲート配線の端部２０と接続されている。ここで、ＣＨ４はＣＨ２やＣＨ３と同じエッチング工程において形成してもよい。また、ＣＨ４をテーパー形状とすることにより導電パターン２１の被覆性が向上するので断線を防止できる。
【００２０】
また、導電パターン２１の上層には第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。第三のパッシベーション膜１７、第四のパッシベーション膜１８上に形成される端子引き出し電極２２と、導電パターン２１とは第三のパッシベーション膜１７、第四のパッシベーション膜１８に開口されたコンタクトホールＣＨ５を介して接続されている。なお、端子引き出し電極２２は透明な導電性酸化物からなるが、下層に高融点金属膜が形成された積層膜でもよい。
【００２１】
図４において、ガラス基板１上にゲート電極２と同時に形成されるショートリング配線２３が形成されている。その上層には、ゲート絶縁膜３と第一のパッシベーション膜８と第二のパッシベーション膜１３とが積層されており、さらにその上層には、データ線１４もしくはバイアス線１５から延在されてなる配線の端部２４が形成されている。配線の端部２４はコンタクトホールＣＨ６を介してショートリング配線２３と接続されている。ここで、ＣＨ６はＣＨ２やＣＨ３と同じエッチング工程において形成してもよい。また、ＣＨ６をテーパー形状とすることにより配線の端部２４の被覆性が向上するので断線を防止できる。
【００２２】
また、配線の端部２４の上層には第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。第三のパッシベーション膜１７、第四のパッシベーション膜１８上に形成される端子引き出し電極２２と、配線の端部２４とは第三のパッシベーション膜１７、第四のパッシベーション膜１８に開口されたコンタクトホールＣＨ７を介して接続されている。なお、端子引き出し電極２２は例えば透明な導電性酸化物からなる上層と高融点金属からなる下層との積層であってもよい。
【００２３】
図１、図２に示すフォトセンサーアレイ基板を用いて、公知の方法によりＸ線撮像装置などのようなフォトセンサーを製造することも可能である。図示しないが、図1に示す第四のパッシベーション膜１８の上に例えばＣｓＩからなるＸ線を可視光に変換するシンチレーターを蒸着し、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタルボード、ＴＦＴを駆動するドライバーボード、および電荷を読み出す読み出しボードを接続することにより、Ｘ線撮像装置を作成することが出来る。
【００２４】
本実施の形態にかかるフォトセンサーアレイ基板では、コンタクトホールＣＨ１を介してドレイン電極７の下層７ａと接続するようにフォトダイオード１００が形成されている。すなわち、コンタクトホールＣＨ１を開口する際にエッチングの汚染やダメージを受けた上層７ｂが除去されている。したがって、フォトダイオード１００を構成するアモルファスシリコン膜との密着力の低下という問題は生じないという効果を奏する。なお、上層７ｂの表面の汚染層さえ除去できれば、同様の効果を奏するので、たとえば、コンタクトホールＣＨ１内の上層７ｂの表面層のみを除去してもいい。すなわち、コンタクトホールＣＨ１内における上層７ｂの厚みが、第一のパッシベーション膜８で覆われた上層７ｂの厚みより少なくても同様の効果を奏することができる。
【００２５】
次に、図５（ａ）〜（ｃ）、図６（ａ）（ｂ）を用いて本実施の形態にかかるフォトセンサーアレイ基板の製造方法について説明する。なお、図５、図６とも、図２に対応する個所における工程ごとの断面図である。
【００２６】
最初にガラス基板１上に第一の導電性薄膜として、アルミを主成分とする金属、たとえばＮｉを含むＡｌ合金、例えばＡｌＮｉＮｄをスパッタリング法により形成する。成膜条件は、圧力０．２〜０．５Ｐａ、ＤＣパワー１．０〜２．５ｋＷ  パワー密度で言うなれば０．１７〜０．４３Ｗ／ｃｍ２、成膜温度は室温〜１８０℃ぐらいまでの範囲を適用する。膜厚は１５０〜３００ｎｍ形成する。現像液との反応を抑えるためにＡｌＮｉＮｄの上に、ＡｌＮｉＮｄを窒化したＡｌＮｉＮｄＮ層を形成しても良い。ＡｌＮｉＮｄの代わりにＡｌＮｉＳｉやＡｌＮｉＭｇなどを使用しても良い。さらに、データ線１４やバイアス線１５に同じ材料を用いてもよく、その場合は生産効率が向上する。また、Ａｌ以外にも低抵抗金属材料としてＣｕもしくはＣｕ合金を用いることができ、この場合もＡｌと同様にスパッタリング法で成膜することができる。さらに、金属膜は積層を形成してもよい。
【００２７】
次に第一のフォトリソ工程でゲート電極形状のレジストを形成し、エッチング工程で例えば燐酸・硝酸・酢酸の混酸を用いて第一の導電性薄膜をパターニングしてゲート電極２を形成する。尚、ゲート電極の断面形状をテーパー形状にすると、後続の膜形成における断線などの不良を低減できる。さらに、エッチングは燐酸と硝酸と酢酸との混酸を挙げたがエッチング液の種類はこの限りではない。また、ドライエッチを用いても良い。本実施の形態においては、フォトダイオードの形成の際にゲート電極２が露出しない構造となっているので、ゲート電極２としてダメージにそれほど強くないアルミや銅を主成分とする金属を用いることができる。そのため、低抵抗な配線を形成できるので、大型のフォトセンサーを形成することが可能となる。
【００２８】
次にゲート絶縁膜３を２００〜４００ｎｍ、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４を１００〜２００ｎｍ、ｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を２０〜５０ｎｍの膜厚でプラズマＣＶＤ法で積層する。なお、フォトセンサーは高い電荷読み出し効率が求められ駆動能力の高いトランジスタが求められる為、ａ−Ｓｉ：Ｈ半導体層４を２ステップに分割して成膜してトランジスタの高性能化を図っても良い。その場合の成膜条件として、1層目はデポレート（成膜速度）が５〜２０ｎｍ／分の低速のデポレートで良質な膜を形成し、その後の残りを３０ｎｍ／分以上のデポレートで成膜する。また、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を成膜温度が２５０〜３５０℃で成膜する。
【００２９】
次に第二のフォトリソ工程でチャネル形状のレジストを形成しエッチング工程で半導体層４とオーミックコンタクト層５を、チャネルを形成する部分を残すようにアイランド状にパターニングする。エッチングでは例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いて行う。尚、チャネルの断面形状をテーパー形状にすると、後続の膜形成における断線などの不良を低減できる。さらに、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがガス種はこの限りではない。
【００３０】
次に第二の導電性薄膜を成膜する。第二の導電性薄膜は、例えばスパッタリング法を用いて、異種の導電膜が積層するように連続して成膜を行うことにより形成される。たとえば、Ｃｒなどの高融点金属膜である下層と、Ｍｏ膜、あるいはＭｏ合金膜たとえばＭｏ−Ｎｂ膜である上層とを連続で成膜することにより行う。膜厚はおのおの５０〜３００ｎｍ形成する。Ｍｏ合金膜としては、Ｍｏ−Ｃｒ膜等でもよい。
【００３１】
次に第三のフォトリソ工程でソース電極とドレイン電極に対応するレジスト（図示せず）を形成し、エッチング工程にて第二の導電性薄膜をパターニングしてソース電極６、ドレイン電極７を形成する。ここで、ドレイン電極７は、下層７ａと上層７ｂとからなる。エッチング工程は第二の導電性薄膜の材料に適した公知のエッチング方法を用いる。例えば、下層７ａがＣｒ膜で上層７ｂがＭｏ膜の場合を説明すると、まず硝酸、燐酸、酢酸の混酸を用いて、上層７ｂのＭｏ膜を除去し、その後、硝酸セリウムアンモニウムと硝酸の混酸を用いて下層７ａのＣｒ膜を除去する。その後、形成した電極をマスクにして、例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いてオーミックコンタクト層５をエッチングして薄膜トランジスタを形成する。この状態の断面図を図５（ａ）に示す。
【００３２】
ここまでの工程で３枚のマスクを使用しているが、シリコンアイランド化とソース電極６、ドレイン電極７およびオーミックコンタクト層５の形成という第二、第三のフォトリソ工程における形成には、グレートーンマスク等を利用した処理工程を行う１枚のマスク工程で形成する方法を用いても良い。また、ソース電極６とドレイン電極７の形成のエッチング液として燐酸と硝酸と酢酸の混酸や、硝酸セリウムアンモニウムと硝酸の混酸を挙げ、オーミックコンタクト層５のエッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがこの限りではない。さらに、本実施の形態においては下層７ａにＭｏを用いる形態について説明したが、Ｍｏの他にもＳｉとのオーミックコンタクトが取れる金属であってもよい。Ｍｏ−Ｃｒ等のＭｏ合金を用いてもよい。また、下層７ａと上層７とは互いにエッチング選択性を有することが望ましい。
【００３３】
次にプラズマＣＶＤ等の方法で第一のパッシベーション膜８を形成する。なお、この形成の前に、薄膜トランジスタの特性を向上させるために、水素ガスを用いたプラズマ処理を行い、バックチャネル側、すなわち半導体層４の表面を荒らしてもよい。さらに、第四のフォトリソ工程において、ドレイン電極７とＰドープしたアモルファスシリコン膜９とのコンタクトをとるためのコンタクトホールＣＨ１をレジスト（図示せず）にて形成する。その後、例えばＣＦ４とＯ２の混合ガスのプラズマを用いて第一のパッシベーション膜８をエッチングすることによりコンタクトホールＣＨ１を開口する。この状態の断面図を図５（ｂ）に示す。
【００３４】
第一のパッシベーション膜８としては、誘電率の低い酸化珪素（ＳｉＯ２）膜を膜厚２００〜４００ｎｍで形成する。酸化珪素膜の成膜条件はＳｉＨ４流量が１０〜５０ｓｃｃｍ、Ｎ２Ｏ流量が２００〜５００ｓｃｃｍ、成膜圧力は５０Ｐａ、ＲＦパワーが５０〜２００Ｗ、パワー密度で言うなれば０．０１５〜０．６７Ｗ／ｃｍ２、成膜温度は２００〜３００℃とした。尚、エッチングガスにＣＦ４とＯ２の混合ガスを挙げたがこの限りでは無い。さらには、第一のパッシベーション膜８として酸化珪素を挙げたがこの限りでは無い。ＳｉＮやＳｉＯＮでもよく、この場合は、上記ガスに水素、窒素、ＮＨ３を加えて形成する。また、第四のフォトリソ工程において、コンタクトホールＣＨ１の開口エッジは、ドレイン電極７とフォトダイオード１００とが接続する領域のエッジより外側に配置されるマスクにより形成する。
【００３５】
コンタクトホールＣＨ１を開口した後に、露出するドレイン電極７の上層７ｂのエッチングを行う。この状態の断面図を図５（ｃ）に示す。ここでのエッチングには、プラズマにより強固なポリマーが生じ得るドライエッチングよりも、ウエットエッチングを用いるほうがよい。また、コンタクトホールＣＨ１を開口した後に引き続いて、コンタクトホールＣＨ１を開口する際のエッチングよりも低い電力でドライエッチングを行った後に、薬液を用いたウエットエッチングを行ってもよい。これは、コンタクトホールＣＨ１を開口した際に生じたポリマーの除去が、ウエットエッチングのみによっては困難な場合に有効な製造方法である。さらに、ドレイン電極７は２層以上の多層構造でもよく、この場合、コンタクトホールＣＨ１内部においては、ドレイン電極７は少なくとも最上の１層が除去されていればよい。また、ドレイン電極の下層７ａは電気的に接続するのに十分な５０ｎｍ以上の膜厚が残存していれば、一部除去されてもよい。さらに、上層７ｂの表面の汚染層を除去するために、コンタクトホールＣＨ１内部における上層７ｂの膜厚を減じて上層７ｂを残してもよい。
【００３６】
次にプラズマＣＶＤ法でフォトダイオード１００を形成する為のＰドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を一度も真空を破らずに同一成膜室で順番に成膜する。この時に得られるシリコン積層膜の各膜厚はＰドープしたアモルファスシリコン膜９の膜厚が３０〜８０ｎｍ、イントリンシックのアモルファスシリコン膜１０の膜厚が０．５〜２．０μｍ、Ｂドープしたアモルファスシリコン膜１１の膜厚が１０〜８０ｎｍである。イントリンシックのアモルファスシリコン膜１０は例えばＳｉＨ４流量が１００〜２００ｓｃｃｍ、Ｈ２流量が１００〜３００ｓｃｃｍ、成膜圧力は１００〜３００Ｐａ、ＲＦパワーが３０〜１５０Ｗ、パワー密度で言うなれば０．０１〜０．０５Ｗ／ｃｍ２、成膜温度は２００〜３００℃で成膜する。ＰあるいはＢのドープトシリコンはそれぞれ０．２〜１．０％のＰＨ３あるいはＢ２Ｈ６を上記成膜条件のガスに混合した成膜ガスで成膜する。
【００３７】
Ｂドープしたアモルファスシリコン膜１１は、イオンシャワードーピング方法またはイオン注入方法により、イントリンシックのアモルファスシリコン膜１０の上層部にＢを注入して形成しても良い。尚、イオン注入を用いてＢドープしたアモルファスシリコン膜１１を形成する場合、それに先立ってイントリンシックのアモルファスシリコン膜１０の表面に膜厚５〜４０ｎｍのＳｉＯ２膜を形成してもよい。これは、Ｂを注入する際のダメージを軽減させるためである。その場合、イオン注入後にＳｉＯ２膜をＢＨＦ等により除去してもよい。
【００３８】
次に例えばＩＴＯ、ＩＺＯ、ＩＴＺＯ、ＩＴＳＯ、ＩＧＺＯのいずれかのターゲットを用いたスパッタ法により非結晶透明導電膜を成膜する。成膜条件は０．３〜０．６Ｐａ、ＤＣパワーは３〜１０ｋＷ、パワー密度で言うなれば０．６５〜２．３Ｗ／ｃｍ２、Ａｒ流量５０〜１５０ｓｃｃｍ、酸素流量１〜２ｓｃｃｍ、成膜温度は室温から１８０℃くらいまでで成膜する。非結晶透明導電膜の成膜後、第五のフォトリソ工程でレジスト（図示せず）を形成し例えばシュウ酸を用いてエッチングを行い、パターニングし、透明電極１２を形成する。この状態の断面図を図５（ｄ）に示す。
【００３９】
尚、エッチング液としてシュウ酸を挙げたがこの限りではない。本実施の形態においては、透明電極１２としてＩＺＯ、ＩＴＺＯ、ＩＴＳＯのいずれかを含む膜を用いたので、下層のＢドープシリコンしたアモルファスシリコン膜１１上に微小な結晶粒をほとんど含まない非結晶状態で成膜を行うことができる。したがってエッチング残渣を生じないという効果を奏する。さらに、透明電極１２は上記材料を混合した膜を用いてもよいし、それぞれの材料からなる膜を積層させた構造でもよいし、混合させた膜を積層させてもよい。
【００４０】
次に第六のフォトリソ工程で透明電極１２のパターンより一回り大きく、かつ、コンタクトホールＣＨ１の開口エッヂより内側になるようなレジストパターンを形成し、次に例えばＳＦ６とＨＣｌの混合ガスのプラズマを用いてアモルファスシリコン層すなわち、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１の３層をパターニングする。尚、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがこの限りではない。これにより、３層積層構造からなるフォトダイオードが形成される。この状態の断面図を図６（ａ）に示す。
【００４１】
Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１の３層から構成されるフォトダイオードは、コンタクトホールＣＨ１の開口エッヂよりも内側に形成されている。したがってドレイン電極７のパターン端よりも内側にも形成されていることになる。このため、フォトダイオードがコンタクトホールＣＨ１の開口エッヂやドレイン電極７のパターン端をまたがることは無いので、段差に起因するリーク電流の増大を抑制できる。すなわち、段差部でのＳｉ成膜の不均一な成長を無くすと共に、段差による膜応力の発生を防止でき、フォトダイオードを構成するＳｉ層は均質な膜質となり、開口エッヂの段差に起因するリーク電流の増大を抑制することができる。なお、本発明の実施例においては、フォトダイオード１００の下部電極として、ドレイン電極７の下層７ａを用いたので、アモルファスシリコン膜の剥れを抑制することができることを特徴としている。
【００４２】
次に、フォトダイオードを保護する為の第二のパッシベーション膜１３を成膜した後、第七のフォトリソ工程でソース電極６とデータ配線１４とを接続するコンタクトホールＣＨ２、およびフォトダイオードの透明電極１２とバイアス線１５とを接続するコンタクトホールＣＨ３に対応するレジストパターン（図示せず）を形成し、ＣＦ４とＡｒの混合ガスを用いたプラズマを用いてコンタクトホールをパターニングする。この時、ゲート配線の端部２０と導電パターン２１とを接続するコンタクトホールＣＨ４やコンタクトホールＣＨ６を開口してもよい。
【００４３】
第二のパッシベーション膜１３はデータ配線１４とバイアス線１５にかかる付加容量を小さくする為に誘電率の低い酸化珪素膜を０．５〜１．５μｍの厚膜で成膜する。酸化珪素膜の成膜条件はＳｉＨ４流量が１０〜５０ｓｃｃｍ、Ｎ２Ｏ流量が２００〜５００ｓｃｃｍ、成膜圧力は５０Ｐａ、ＲＦパワーが５０〜２００Ｗ、パワー密度で言うなれば０．０１５〜０．６７Ｗ／ｃｍ２、成膜温度は２００〜３００℃とした。尚、第二のパッシベーション膜１３の材料として酸化珪素膜を挙げたがこの限りではない。ＳｉＮ等でもよい。また、コンタクトホールの開口の際には、その断面がテーパー形状となるように加工すると上層の被覆性が向上し、断線等を低減できる。
【００４４】
また、本実施の形態では、第二のパッシベーション膜１３を成膜した後にコンタクトホールＣＨ２、ＣＨ３を開口する製造方法について記載したが、必ずしもこれに限定されるものではない。たとえば、あらかじめコンタクトホールＣＨ１を開口する際に同時に、コンタクトホールＣＨ２やコンタクトホールＣＨ４、ＣＨ６に相当する個所に開口しておいてもよい。この場合、第一のパッシベーション膜８が除去できるので、第二のパッシベーション膜１３を成膜した後の開口のエッチング時間を短縮できる効果を奏する。
【００４５】
次に、データ線１４、バイアス線１５、および遮光層１６を形成する為に、第三の導電性薄膜を成膜する。第三の導電性薄膜としては、抵抗が低く、かつ耐熱性に優れ、かつ透明導電膜とのコンタクト特性に優れたＮｉを含むＡｌ合金で例えばＡｌＮｉＮｄを膜厚０．５〜１．５μｍで成膜する。データ線１４、およびバイアス線１５はＡｌＮｉＮｄ単層でも良く、ＡｌＮｉＮｄとＭｏやＭｏ合金、あるいはＣｒなどの高融点金属との積層でも良く、また、現像液との反応を抑えるためにＡｌＮｉＮｄの上に窒化したＡｌＮｉＮｄＮを形成しても良い。例えばスパッタリング法により下地をＭｏ合金、その上にＡｌＮｉＮｄを連続成膜する。成膜条件は圧力０．２〜０．５Ｐａ、ＤＣパワー１．０〜２．５ｋＷ、パワー密度で言うなれば０．１７〜０．４３Ｗ／ｃｍ２、成膜温度は室温から１８０℃ぐらいまでの範囲で行う。
【００４６】
次に、第八のフォトリソ工程でデータ線１４、バイアス線１５、および遮光層１６に対応するレジストを形成し、ＡｌＮｉＮｄとＭｏの積層膜の場合は例えば燐酸、硝酸、酢酸の混酸を用いてパターニングする。この状態の断面図を図６（ｂ）に示す。なお、エッチング液としては燐酸と硝酸と酢酸の混酸を挙げたがエッチング液の種類はこの限りではない。ここで、データ線１４はＣＨ２を介してソース電極６と接続し、バイアス線１５はＣＨ３を介して透明電極１２と接続している。バイアス線１５としては先の通り、Ｎｉを含むＡｌ合金、もしくは高融点金属を最下層に用いているので下層の透明電極１２との間のコンタクト抵抗は低く、良好な接続を得ることができる。
【００４７】
次に、データ線１４、およびバイアス線１５を保護する為に第三のパッシベーション膜１７、第四のパッシベーション膜１８を形成する。例えば、第三のパッシベーション膜１７にＳｉＮを用い、第四のパッシベーション膜１８に平坦化膜を用いる。
【００４８】
第九のフォトリソ工程で、端子との接続を取る為のコンタクトホールＣＨ５やＣＨ７をレジストにて形成し、ＣＦ４とＯ２の混合ガスのプラズマを用いてパターニングする。エッチングガスとしてＣＦ４とＯ２の混合ガスを挙げたがこの限りでは無い。なお、第四のパッシベーション膜１８として感光性を持つ平坦化膜を用いることにより、第九のフォトリソ工程における第四のパッシベーション膜１８のパターニングは、露光と現像処理によって行ってもよい。
【００４９】
次に端子引き出し電極２２となる導電膜を成膜する。電極材料は信頼性を確保する為に例えばアモルファスＩＴＯなどの透明導電膜を成膜する。次に第１０のフォトリソ工程にて端子形状のレジストを形成し、例えばシュウ酸を用いてエッチングして端子引き出し電極２２を形成する。その後、アニールによりＩＴＯを結晶化する。ここで、端子引き出し電極２２は、図３、４に示すように、コンタクトホールＣＨ５やＣＨ７を介して、導電パターン２１や配線の端部２４と接続される。
【００５０】
実施の形態２
本実施の形態１に示したように、バイアス線１５はフォトダイオード１００上を横断するが、この構造においては、ドレイン電極７のパターン端部でバイアス線１５の被覆性が低下するという問題がある。被覆性の低下に起因して、バイアス線１５が断線する可能性もある。以下、この理由について図７を用いて説明する。図７は、図１においてＢ−Ｂで示した箇所の断面図である。
【００５１】
図７において示すように、コンタクトホールＣＨ１の開口後にドレイン上層７ｂをウエットエッチングによって除去する際に、サイドエッチングが入ってしまい、第一のパッシベーション膜８がドレイン電極７の上層７ｂよりも庇状に突き出してしまうことがある。そのため、この庇の上層を横切る配線であるバイアス配線１５の被覆性が劣化する可能性がある。ここで、バイアス線１５は、この庇の上層に形成された第二のパッシベーション膜１３の上層に形成されている。そのため、第二のパッシベーション膜１３の膜厚やカバレッヂによっては、バイアス線１５の被覆性低下は緩和されることもあるが、完全に解消されるわけではない。
【００５２】
本実施の形態２においては以下、上記のような被覆性の劣化を改善するための構造を図８、図９に基づき説明する。図８は、本実施の形態２にかかるフォトセンサーアレイ基板の平面図を示したものである。図９は、図８においてＡ−Ａで示された個所における断面図である。また、後述するように本実施の形態２は、コンタクトホールＣＨ１とドレイン電極７のパターン形状以外は実施の形態１と同様であり、対応する付番も同様であるので、それらの点についての詳細な説明や、製造方法についての説明は省略する。
【００５３】
本実施の形態２においては、コンタクトホールＣＨ１の開口エッヂは、フォトダイオード１００が形成される領域近辺のドレイン電極７を内包することを特徴としている。本実施の形態２に係る構造により、図７で示した課題がいかに改善されるかについて、図１０（ａ）を用いて説明する。図１０（ａ）は、図８において、Ｂ−Ｂで示した箇所の断面図である。
【００５４】
図１０（ａ）においては、図７にあるような第一のパッシベーション膜８の庇は生じない。これは、本実施の形態２の場合、コンタクトホールＣＨ１を開口した後においてはドレイン電極７の上層７ｂ、下層７ａともコンタクトホールＣＨ１の開口部近辺で露出していないため、引き続き行われるウエットエッチングによってもサイドエッチングが生じないことによる。そして、これが実施の形態１との相違点による効果である。
【００５５】
本実施の形態２において、コンタクトホールＣＨ１を開口する際には、ドレイン電極７が形成されていない領域も開口することになるため、ゲート絶縁膜３との選択性を持ったエッチング条件で行うと、ゲート絶縁膜３が削れない点で良い。エッチングの選択比が低いと、コンタクトホールＣＨ１内において、下地であるゲート絶縁膜３も若干エッチング除去されてしまうこともある。しかし、バイアス線１５の被覆性の観点からみると、実施の形態１で生じ得る庇よりは、はるかに影響が少ない。
【００５６】
また、コンタクトホールＣＨ１内のゲート絶縁膜３は完全に除去されて、ガラス基板１が露出してもよい。このように、ゲート絶縁膜３を完全に除去した場合の断面図を図１０（ｂ）に示す。特に、ゲート絶縁膜３が窒化シリコンからなる場合、コンタクトホールＣＨ１内にゲート絶縁膜３を残存させないように除去しておくと、後のフォトダイオード１００のアモルファスシリコン膜を成膜する際に、ドレイン電極７の上層７ｂとの密着性が向上するため、アモルファスシリコン膜の剥離をさらに抑制できる。
【００５７】
さらに、本実施の形態２においては、コンタクトホールＣＨ１はドレイン電極７をほぼ内包する形態につき説明したが、必ずしもそれに限定される必要はない。たとえば、バイアス線１５がコンタクトホールＣＨ１を横切る箇所、すなわち、バイアス線１５とコンタクトホールＣＨ１の開口部とが交叉する箇所さえ、コンタクトホールＣＨ１がドレイン電極７を内包していてもよい。このような形態でも、バイアス線１５の被覆を改善し、歩留まりが向上するという本発明の効果を得ることができる。
【００５８】
尚、本実施例のＴＦＴはアモルファスシリコンを用いた逆スタガ型のチャネルエッチタイプについて記述したが、ポリシリコンＴＦＴやクリスタルシリコンを用いたＭＯＳを用いても良く、さらにはスイッチング機能をもつ素子とフォトダイオードを組み合わせても良い。
【００５９】
上記の様に得られるフォトセンサーアレイ基板を用いて、公知の方法によりＸ線撮像装置などのようなフォトセンサーを製造することも可能である。図示しないが、図２に示す第四のパッシベーション膜１８上、もしくはそれよりも上層に例えばＣｓＩからなるＸ線を可視光に変換するシンチレーターを蒸着により形成し、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタルボード、ＴＦＴを駆動するドライバーボード、および電荷を読み出す読み出しボードを接続し、Ｘ線撮像装置を作成することが出来る。
【図面の簡単な説明】
【００６０】
【図１】実施の形態１に係るフォトセンサーアレイ基板の平面図
【図２】実施の形態１に係るフォトセンサーアレイ基板の断面図
【図３】実施の形態１に係る端子部の断面図
【図４】実施の形態１に係る端子部の断面図
【図５】実施の形態１に係るフォトセンサーアレイ基板の断面図
【図６】実施の形態１に係るフォトセンサーアレイ基板の断面図
【図７】実施の形態１における被覆状態の断面図
【図８】実施の形態２に係るフォトセンサーアレイ基板の平面図
【図９】実施の形態２に係るフォトセンサーアレイ基板の断面図
【図１０】実施の形態２における被覆状態の断面図
【符号の説明】
【００６１】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体層
５  オーミックコンタクト層
６  ソース電極
７  ドレイン電極
７ａ  上層、７ｂ  下層
７ａ  接続部分
８  第一のパッシベーション膜
９  Ｐドープしたアモルファスシリコン膜
１０  アモルファスシリコン膜
１１  Ｂドープしたアモルファスシリコン膜
１２  透明電極
１３  第二のパッシベーション膜
１４  データ線
１５  バイアス線
１６  遮光層
１７  第三のパッシベーション膜
１８  第四のパッシベーション膜
２０  配線の端部、２１  導電パターン
２２  端子引き出し電極、２３  ショートリング配線
２４  配線の端部
２６、２７  領域
ＣＨ１〜ＣＨ７  コンタクトホール
【図１】
0005262212.tif 000002
【図２】
0005262212.tif 000003
【図３】
0005262212.tif 000004
【図４】
0005262212.tif 000005
【図５】
0005262212.tif 000006
【図６】
0005262212.tif 000007
【図７】
0005262212.tif 000008
【図８】
0005262212.tif 000009
【図９】
0005262212.tif 000010
【図１０】
0005262212.tif 000011