(57)【特許請求の範囲】
【請求項１】
基板の表面に絶縁層を介して導電パターンが形成された電極構造であって、
前記絶縁層は、前記導電パターン直下を除いた領域の少なくとも一部に、前記基板表面からの厚みが前記導電パターン直下よりも相対的に薄く形成された領域を有することを特徴とする電極構造。
【請求項２】
請求項１に記載の電極構造を備えた基板上に、前記電極構造の導電パターンと電気的に接続されるように電子部品を実装して成ることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極構造、及び電子デバイスに関するものである。
【背景技術】
【０００２】
従来、基板の表面に絶縁層を介して導電パターンが形成された電極構造が知られている。（例えば、特許文献１、２参照）
【０００３】
図４は、従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図である。尚、図４（ｂ）上面図においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材）を透かして見た状態を示してある。ここに示す従来の電子デバイスにおいては、シリコン（Ｓｉ）などの半導体材料から成る基板１の一主面側に箱型の凹部１ａが設けられ、その凹部１ａの内面全体と凹部１ａを囲繞する壁部１ｂの上端面にポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第一の絶縁層２が形成されている。第一の絶縁層２の表面には、圧電振動片３を実装するための二つの実装端子４ａ、４ｂが形成され、それら二つの実装端子４ａ、４ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３が図示しない導電性接着剤を介して実装されている。
【０００４】
基板１の凹部１ａ底面上に配設された二つの実装端子４ａ、４ｂの直下には、凹部１ａ底面からそれと対向する基板１の下面に向かって直線的に貫通する二つの貫通電極５ａ、５ｂが設けられている。それら二つの貫通電極５ａ、５ｂは、基板１の凹部１ａ底面と下面との間の肉厚部に設けられた円柱状の貫通孔に、第一の絶縁層２を介して金（Ａｕ）などの導電材料が充填、又はその内面全体に薄膜状に堆積されることで形成されている。
【０００５】
基板１の下面には、ポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第二の絶縁層６と第三の絶縁層７がその全面にわたって順次積層され、それらのうち第三の絶縁層７の表面には、圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子８ａ、８ｂが形成され、また、第二の絶縁層６と第三の絶縁層７との間には、二つの外部接続端子８ａ、８ｂの間を跨ぐように延在する一筋の引回し配線９が形成されている。
【０００６】
二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａと一方の貫通電極５ａとの間には、第二の絶縁層６と第三の絶縁層７を貫通して外部接続端子８ａと貫通電極５ａとを連通させる接続電極１０ａが貫通電極５ａと一体的に形成され、一方で他方の外部接続端子８ｂと引回し配線９との間には、第三の絶縁層７を貫通して外部接続端子８ｂと引回し配線９とを連通させる接続電極１０ｂが外部接続端子８ｂと一体的に形成されている。
【０００７】
基板１の下面に配設された二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａは、貫通電極５ａと接続電極１０ａを介して一方の実装端子４ａと接続され、他方の外部接続端子８ｂは、貫通電極５ｂと接続電極１０ｂと引回し配線９を介して他方の実装端子４ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子８ａ、８ｂと電気的に接続されている。
【０００８】
また、基板１の凹部１ａを囲繞する壁部１ｂ上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され、これにより圧電振動片３が凹部１ａ内に気密封止された状態となっている。
【特許文献１】特開２００６−２７９８７２号公報
【特許文献２】特開２００７−２６７１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上説明した従来の電子デバイスにおいては、基板の表面に形成された各導電パターンの相互間やそれら導電パターンと外部の回路基板の導電パターンとの間、また、基板が半導体基板などの比誘電率が高い材質である場合には、基板自体とその表面に形成された導電パターンとの間に不要な静電容量（寄生容量）が発生し、それが圧電振動子の電気的特性（発振周波数等）に悪影響を及ぼすという問題がある。
【００１０】
以上の静電容量を減少させる一つの手段としては、基板の表面に形成された絶縁層全体の厚みを増加させることで、各導電パターンや基板の相互間の距離を拡大することが挙げられるが、絶縁層を厚くすることで絶縁層の内部応力が増大し、基板に反りが生じるという問題が発生する。基板に反りが生じると、基板の表面に形成された導電パターンに応力が作用し、導電パターンが剥離したり断線する虞があるだけでなく、基板の平行度が失われることで基板を外部の回路基板に安定して実装することができなくなる虞があり、製品としての品質が低下する。即ち、絶縁膜の厚みを増加させることと基板に反りを生じさせないこととは、互いに相容れない状況である。
【００１１】
本発明は、以上の問題点を鑑みてなされたものであり、不要な静電容量（寄生容量）を減少させながらも基板の反りを最小限に抑えた電極構造、及び電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１２】
基板の表面に絶縁層を介して導電パターンが形成された電極構造であって、前記絶縁層は、前記導電パターン直下を除いた領域の少なくとも一部に、前記基板表面からの厚みが前記導電パターン直下よりも相対的に薄く形成された領域を有する電極構造とする。
【００１４】
以上の電極構造を備えた基板上に、前記電極構造の導電パターンと電気的に接続されるように電子部品を実装して成る電子デバイスとする。
【発明の効果】
【００１５】
本発明によれば、基板とその表面に形成された導電パターンとの間に介在する絶縁層の厚みを、導電パターン直下を除いた領域の少なくとも一部においては、その導電パターン直下の領域よりも相対的に薄くすることで、各導電パターンの相互間や外部の回路基板との間に発生する不要な静電容量（寄生容量）を減少させながらも、絶縁層の内部応力による基板の反りを最小限に抑えることができる。
【発明を実施するための最良の形態】
【００１６】
基板の表面に絶縁層を介して導電パターンが形成された電極構造であって、絶縁層は、導電パターン直下を除いた領域の少なくとも一部に、導電パターン直下の厚みよりも相対的に薄く形成された領域、又は非形成領域を有する電極構造とする。
【実施例１】
【００１７】
図１は、本発明の電極構造を備えた電子デバイスの一実施例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図である。尚、図１（ｂ）においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、シリコン（Ｓｉ）から成る基板２１の一主面側に箱型の凹部２１ａが設けられ、その凹部２１ａの内面全体と凹部２１ａを囲繞する壁部２１ｂの上端面にシリコン酸化物（ＳｉＯ2）から成る第一の絶縁層２２が形成されている。第一の絶縁層２２の表面には、圧電振動片３を実装するための二つの実装端子２３ａ、２３ｂが形成され、それら二つの実装端子２３ａ、２３ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３が図示しない導電性接着剤を介して実装されている。
【００１８】
基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂの直下には、凹部２１ａ底面からそれと対向する基板２１の下面に向かって直線的に貫通する二つの貫通電極２４ａ、２４ｂが設けられている。それら二つの貫通電極２４ａ、２４ｂは、基板２１の凹部２１ａ底面と下面との間の肉厚部に設けられた円柱状の貫通孔に、第一の絶縁層２２を介して金（Ａｕ）などの導電材料が充填、又はその内面全体に薄膜状に堆積されることで形成されている。
【００１９】
基板２１の下面には、シリコン酸化物（ＳｉＯ2）から成る第二の絶縁層２５とポリイミドから成る第三の絶縁層２６がその全面にわたって順次積層され、それらのうち第三の絶縁層２６の表面には、圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子２７ａ、２７ｂが形成され、また、第二の絶縁層２５と第三の絶縁層２６との間には、二つの外部接続端子２７ａ、２７ｂの間を跨ぐように延在する一筋の引回し配線２８が形成されている。
【００２０】
二つの外部接続端子２７ａ、２７ｂのうち一方の外部接続端子２７ａと一方の貫通電極２４ａとの間には、第二の絶縁層２５と第三の絶縁層２６を貫通して外部接続端子２７ａと貫通電極２４ａとを連通させる接続電極２９ａが貫通電極２４ａと一体的に形成され、一方で他方の外部接続端子２７ｂと引回し配線２８との間には、第三の絶縁層２６を貫通して外部接続端子２７ｂと引回し配線２８とを連通させる接続電極２９ｂが外部接続端子２７ｂと一体的に形成されている。
【００２１】
ここで、本発明の最たる特徴として、基板２１の下面に形成された第三の絶縁層２６は、二つの外部接続端子２７ａ、２７ｂの直下においては、それらを除いた領域よりも厚く形成されている。
【００２２】
このように第三の絶縁層２６が厚く形成された領域は、即ち、不要な静電容量（寄生容量）が大きく発生する導電パターンの面積が広い領域であり、その領域の第三の絶縁層２６の厚みが増加することで、不要な静電容量を発生させている擬似的なコンデンサーの電極間距離、例えば、互いに電気的極性の異なる実装端子２３ｂと外部接続端子２７ａとの距離や半導体材質である基板２１自体と外部接続端子２７ａ、２７ｂとの距離、また、電子デバイスを外部の回路基板に実装した場合には、その回路基板の導電パターンと引回し配線２８との距離が拡大し、それに伴って静電容量が減少する。
【００２３】
しかしながら、その一方で、第三の絶縁層２６が厚く形成されているのは、以上のように面積が広く不要な静電容量が大きく発生する必要最小限の領域であるため、第三の絶縁層２６の総量が不要に増加することはなく、第三の絶縁層２６の内部応力による基板２１の反りが最小限に抑えられている。
【００２４】
尚、厚く形成する第三の絶縁層２６の厚みは、それによって減ぜられる静電容量の大きさと、第三の絶縁層２６が厚くなることで増大する基板２１の反り量を考慮し、それらが製品として許容される範囲内となるように適宜選択される。
【００２５】
また、本実施例１では、不要な静電容量を減ずるために第三の絶縁層２６の厚みを増加させているが、厚く形成する絶縁層は第二の絶縁層２５であってもよく、また、実装端子２３ａ、２３ｂ直下の第一の絶縁層２２や引回し配線２８直下の第二の絶縁層２５を厚く形成するようにしてもよく、更に、それらの各構成を互いに組み合わせて実施するようなことも可能である。
【００２６】
また、本実施例１において第三の絶縁層２６は、必ずしも基板２１の下面全体に形成されている必要はなく、少なくとも外部接続端子２７ａ、２７ｂの直下と引回し配線２８を覆う領域にのみ形成されていればよく、そうすることで不要な第三の絶縁層２６が削減され、第三の絶縁層２６の内部応力による基板２１の反りがより効果的に抑えられる。
【００２７】
以上の構成において、基板２１の下面に配設された二つの外部接続端子２７ａ、２７ｂのうち一方の外部接続端子２７ａは、貫通電極２４ａと接続電極２９ａを介して一方の実装端子２３ａと接続され、他方の外部接続端子２７ｂは、貫通電極２４ｂと接続電極２９ｂと引回し配線２８を介して他方の実装端子２３ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子２７ａ、２７ｂと電気的に接続されている。
【００２８】
また、基板２１の壁部２１ｂ上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され、これにより圧電振動片３が凹部２１ａ内に気密封止された状態となっている。
【００２９】
図２は、図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ断面図である。図１に示した電極構造を製造する際には、まず、図２（ａ）に示すように、予めエッチングなどにより一主面側に箱型の凹部２１ａが形成された基板２１の下面全体に、ＳｉＯ2から成る第二の絶縁層２５をＣＶＤ法により形成し、次いで、その第二の絶縁層２５の表面全体にスパッタ法により金（Ａｕ）から成る導電層３０を形成し、更に、その導電層３０の表面全体に任意のフォトレジスト材料をスピンコート法により塗布した上で露光及び現像処理を行い、引回し配線２８を形成すべき位置に引回し配線２８の形状に対応したレジストパターン３１を形成する。
【００３０】
その後、図２（ｂ）に示すように、レジストパターン３１をエッチングマスクとして、露出領域の導電層３０をエッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより第二の絶縁層２５が露出するまで除去し、引回し配線２８を形成する。
【００３１】
その後、図２（ｃ）に示すように、使用後のレジストパターン３１を剥離した上で、引回し配線２８の表面を含む第二の絶縁層２５の表面全体に、感光性ポリイミドから成る絶縁材料をスピンコート法により塗布した上で露光及び現像処理を行い、引回し配線２８と接続される接続電極２９ｂを形成すべき位置に円柱状の貫通孔３２を有する第三の絶縁層２６を、通常よりも厚い所定の厚さに形成する。尚、第三の絶縁層２６の厚みは、低減すべき静電容量の大きさに応じて適宜決定される。
【００３２】
その後、図２（ｄ）に示すように、貫通孔３２の内面を含む第三の絶縁層２６の表面全体に金（Ａｕ）から成る導電層３３をスパッタ法により形成し、その導電層３３の表面全体に任意のフォトレジスト材料をスピンコート法により塗布した上で露光及び現像処理を行い、二つの外部接続端子２７ａ、２７ｂを形成すべき位置に外部接続端子２７ａ、２７ｂの形状に対応した開口部を有するレジストパターン３４を形成する。
【００３３】
その後、図２（ｅ）に示すように、レジストパターン３４をメッキマスクとして、開口部から露出された領域にＡｕメッキ液を用いてＡｕメッキ層を堆積させ、外部接続端子２７ａ、２７ｂの肉厚部と接続電極２９ｂを形成し、続いて、使用後のレジストパターン３４をアセトンなどにより剥離した上で、エッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより、外部接続端子２７ａ、２７ｂの表層を含む導電層３３全体を、外部接続端子２７ａ、２７ｂを除いた領域の導電層３３が完全に消滅するまで除去し、基板２１の下面に外部接続端子２７ａ、２７ｂを形成する。
【００３４】
その後、図２（ｆ）に示すように、二つの外部接続端子２７ａ、２７ｂをエッチングマスクとして、露出領域の第三の絶縁層２６をエッチャントにＯ2ガスを用いたドライエッチングにより、下層の引回し配線２８が露出しない程度に一定量除去し、第三の絶縁層２６を部分的に薄膜化する。
【００３５】
尚、以上のようにして第三の絶縁層２６を部分的に薄膜化した後は、基板２１の上面に対して同様のフォトリソグラフィーを用いた任意のプロセスを実行し、基板２１の表面に第一の絶縁層２２を介して実装端子２３ａ、２３ｂ、貫通電極２４ａ、２４ｂ、及び接続電極２９ａを形成し、続いて、実装端子２３ａ、２３ｂの上に導電性接着剤を用いて圧電振動片３を実装した上で、真空雰囲気中において基板２１の壁部２１ｂ上端部にシリコン（Ｓｉ）やガラスなどから成る蓋部材１１を接合して電子デバイスが完成する。
【００３６】
尚、以上の製造方法は、あくまで一つの実施例であり、本発明の主旨を逸脱しない範囲で種々の変更が可能である。
【実施例２】
【００３７】
図３は、本発明の電子デバイスの他の実施例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図である。尚、図３（ｂ）上面図においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、前述の図１に示した実施例１と同様の基本構成を備え、その最たる特徴として、実施例１において基板２１の下面に配設されていた引回し配線２８が基板２１の凹部２１底面上に配設されると共に、基板２１の下面に配設された二つの外部接続端子２７ａ、２７ｂの直下を除いた領域の第二の絶縁層２５と第三の絶縁層２６が全て省略されている。
【００３８】
即ち、前述の実施例１においては、引回し配線２８が基板２１の下面に配設されていることから、引回し配線２８が外部へ露出して劣化したり、他の導電パターンとショートするのを避けるため、引回し配線２８を第三の絶縁膜２６で保護しておく必要があったのに対し、本実施例２においては、引回し配線２８が気密封止された基板２１の凹部２１ａ内に配置されていることから、引回し配線２８を保護する第三の絶縁層２６は不要とされ、加えて、基板２１の下面は必ずしも保護しておく必要がないことから、第二の絶縁層２５も不要とされている。
【００３９】
尚、引回し配線２８が実施例１のように基板２１の下面に配設されていた場合であっても、特に引回し配線２８を外部から保護する必要がない場合には、引回し配線２８の上に第三の絶縁層２６を形成する必要はなく、また、基板２１の下面を外部から保護しておきたい場合には、第二の絶縁層２５を基板２１の下面全体に形成するようにしてもよい。
【００４０】
本実施例２においては、不要な静電容量（寄生容量）を減少させるために、外部接続端子２７ａ、２７ｂ直下の第二の絶縁層２５や第三の絶縁層２６を通常より厚く形成したとしても、それによって絶縁材料の総量が増加するのは二つの外部接続端子２７ａ、２７ｂ直下の限られた領域であるため、第二の絶縁層２５や第三の絶縁層２６の内部応力による基板２１の反りを最小限に抑えることができる。
【００４１】
以上、幾つかの実施例を示して本発明について説明したが、基板はシリコン基板などの半導体基板に限らずセラミック基板などの絶縁性基板などであってもよく、また、本発明の電子デバイスは、凹部内に電子部品を気密封止したパッケージ部品に限らず単に平板状の基板に電子部品が実装されたものであってもよく、更に電子部品についても圧電振動片に限らずその他種々のものが対象となる。
【００４２】
また、本発明において、絶縁層が薄膜化される領域や省略される領域（非形成領域）は、必ずしも実施例で示したように導電パターン直下を除いた領域の全体にわたって設けられていなくてもよく、少なくともその領域の一部に設けられていれば、本発明の効果が得られる。尚、絶縁層が薄膜化される領域と省略される領域（非形成領域）は、互いに組み合わせて設けられていてもよい。
【００４３】
また、基板がセラミック基板などの絶縁性基板である場合には、以上の実施例で示したような半導体基板とその表面の導電パターンとを電気的に隔絶する役割のみを果たす絶縁層は必ずしも必要ではなく、省略することが可能である。
【００４４】
また、導電パターンが形成される面は、実施例で示したような基板の上面と下面に限るものではなく、基板の側面などであってもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の電極構造を備えた電子デバイスの一実施例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図（実施例１）
【図２】図１に示す電極構造の製造方法を示す工程毎のＡ−Ａ断面図
【図３】本発明の電子デバイスの他の実施例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図（実施例２）
【図４】従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ断面図
【符号の説明】
【００４６】
１      基板
１ａ    凹部
１ｂ    壁部
２      第一の絶縁層
３      圧電振動片
４ａ    実装端子
４ｂ    実装端子
５ａ    貫通電極
５ｂ    貫通電極
６      第二の絶縁層
７      第三の絶縁層
８ａ    外部接続端子
８ｂ    外部接続端子
９      引回し配線
１０ａ  接続電極
１０ｂ  接続電極
１１    蓋部材
２１    基板
２１ａ  凹部
２１ｂ  壁部
２２    第一の絶縁層
２３ａ  実装端子
２３ｂ  実装端子
２４ａ  貫通電極
２４ｂ  貫通電極
２５    第二の絶縁層
２６    第三の絶縁層
２７ａ  外部接続端子
２７ｂ  外部接続端子
２８    引回し配線
２９ａ  接続電極
２９ｂ  接続電極
３０    導電層
３１    レジストパターン
３２    貫通孔
３３    導電層
３４    レジストパターン
【図１】
0005301182.tif 000002
【図２】
0005301182.tif 000003
【図３】
0005301182.tif 000004
【図４】
0005301182.tif 000005