(57)【特許請求の範囲】
【請求項１】
第１ゲート信号を伝達する第１ゲート線と、
第２ゲート信号を伝達する第２ゲート線と、
第１データ電圧を伝達する第１データ線と、
第１電圧を有する第１維持電極線と、
前記第１電圧と異なる第２電圧を有する第２維持電極線と、
前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１スイッチング素子に接続される第１液晶キャパシタ、及び第１端子及び第２端子を有する第１ストレージキャパシタを含む第１副画素と、前記第１ゲート線及び前記第１データ線に接続される第２スイッチング素子、前記第２スイッチング素子に接続される第２液晶キャパシタ、及び前記第１ストレージキャパシタと異なる静電容量を有し、第１端子及び第２端子を有する第２ストレージキャパシタを含む第２副画素と、からなり、前記第１ゲート線、前記第１維持電極線、そして前記第１及び第２ストレージキャパシタの第２端子に接続される第３スイッチング素子、及び前記第２ゲート線、前記第２維持電極線、前記第１及び第２ストレージキャパシタの第２端子に接続される第４スイッチング素子をさらに含む第１画素と、
を含み、
前記第１ストレージキャパシタの第１端子は、前記第１スイッチング素子に接続されており、前記第２ストレージキャパシタの第１端子は、前記第２スイッチング素子に接続されており、前記第１ストレージキャパシタの第２端子と前記第２ストレージキャパシタの第２端子は互いに接続されており、前記第１ストレージキャパシタの第１端子の電圧及び第２ストレージキャパシタの第１端子の電圧が変化することを特徴とする液晶表示装置。
【請求項２】
前記第１及び第２ストレージキャパシタの第２端子の電圧は、前記第１及び第２スイッチング素子がターンオンして前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタが充電される間は一定であり、前記充電が完了した後に変化する、請求項１に記載の液晶表示装置。
【請求項３】
前記第１及び第２ストレージキャパシタの第２端子の電圧は、
前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに正極性の電圧が充電される場合は、低い値から高い値に変化し、
前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに負極性の電圧が充電される場合は、高い値から低い値に変化する、請求項２に記載の液晶表示装置。
【請求項４】
前記第１及び第２ストレージキャパシタの第２端子には常に外部電圧が印加される、請求項３に記載の液晶表示装置。
【請求項５】
周期的に変化する電圧を有し、前記第１及び第２ストレージキャパシタの第２端子に接続される第１維持電極線をさらに含む、請求項４に記載の液晶表示装置。
【請求項６】
前記第１維持電極線の電圧と逆極性の電圧を有する第２維持電極線と、
第２データ電圧を伝達する第２データ線と、
前記第１ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記第３スイッチング素子に接続される第３液晶キャパシタ、そして前記第３スイッチング素子と前記第２維持電極線の間に接続される第３ストレージキャパシタを含む第３副画素と、前記第１ゲート線及び前記第２データ線に接続される第４スイッチング素子、前記第４スイッチング素子に接続される第４液晶キャパシタ、そして前記第３ストレージキャパシタと異なる静電容量を有し、前記第４スイッチング素子と前記第２維持電極線の間に接続される第４ストレージキャパシタを含む第４副画素とからなる第２画素と、
をさらに含む、請求項５に記載の液晶表示装置。
【請求項７】
前記第１及び第２ストレージキャパシタの第２端子は、電圧印加状態と浮遊状態を反復する請求項３に記載の液晶表示装置。
【請求項８】
前記第３スイッチング素子は、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタの充電中に前記第１電圧を伝達し、
前記第４スイッチング素子は、前記第３スイッチング素子がターンオフした後にターンオンし、前記第２電圧を伝達する、請求項７に記載の液晶表示装置。
【請求項９】
第３ゲート信号を伝達する第３ゲート線と、
前記第２ゲート線及び前記第１データ線に接続される第７スイッチング素子、前記第７スイッチング素子に接続される第３液晶キャパシタ、及び前記第５スイッチング素子と前記第７スイッチング素子の間に接続される第３ストレージキャパシタとを含む第３副画素、前記第２ゲート線及び前記第１データ線に接続される第８スイッチング素子、前記第８スイッチング素子に接続される第４液晶キャパシタ、及び前記第３ストレージキャパシタと異なる静電容量を有して前記第６スイッチング素子と前記第８スイッチング素子の間に接続される第４ストレージキャパシタを含む第４副画素、前記第２ゲート線及び前記第２維持電極線に接続される第５スイッチング素子及び前記第３ゲート線及び前記第１維持電極線に接続される第６スイッチング素子を含む第２画素とをさらに含む、
請求項８に記載の液晶表示装置。
【請求項１０】
前記第５スイッチング素子は、前記第３及び第４液晶キャパシタと前記第３及び第４ストレージキャパシタの充電中に前記第２電圧を伝達し、前記第６スイッチング素子は、前記第５スイッチング素子がターンオフした後にターンオンし、前記第１電圧を伝達する、請求項９に記載の液晶表示装置。
【請求項１１】
前記第１、第２、第３ゲート線は順次に電圧が変化する、請求項１０に記載の液晶表示装置。
【請求項１２】
請求項１に記載の液晶表示装置の駆動方法であって、
第１及び第２液晶キャパシタ、そして第１ストレージキャパシタと第２ストレージキャパシタを同一電圧で充電する段階と、
前記第１液晶キャパシタの第１端子とこれに接続された前記第１ストレージキャパシタの第１端子、そして前記第２液晶キャパシタの第１端子とこれに接続された前記第２ストレージキャパシタの第１端子を浮遊状態にする段階と、
前記第１及び第２ストレージキャパシタの第２端子の電圧を同一大きさだけ変化させて、前記第１液晶キャパシタの第１端子の電圧と前記第２液晶キャパシタ第１端子の電圧を互いに異なるように変化させる段階とを含む、液晶表示装置の駆動方法。
【請求項１３】
前記第１ストレージキャパシタの静電容量と前記第２ストレージキャパシタの静電容量は互いに異なる、請求項１２に記載の液晶表示装置の駆動方法。
【請求項１４】
前記充電段階において、前記第１及び第２ストレージキャパシタの第２端子の電圧は一定である請求項１３に記載の液晶表示装置の駆動方法。
【請求項１５】
前記電圧を変化させる段階において、
前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに正極性の電圧が充電される場合は、前記第１及び第２ストレージキャパシタの第２端子の電圧を低い値から高い値で変え、
前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに負極性の電圧が充電される場合は、前記第１及び第２ストレージキャパシタの第２端子の電圧を高い値から低い値に変える請求項１４に記載の液晶表示装置の駆動方法。
【請求項１６】
前記第１及び第２ストレージキャパシタの第２端子には常に外部電圧が印加される、請求項１５に記載の液晶表示装置の駆動方法。
【請求項１７】
前記電圧を変化させる段階後に、前記第１及び第２ストレージキャパシタの第２端子を浮遊状態にする段階をさらに含む、請求項１５に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は現在最も広く用いられているフラットパネルディスプレイの１つであって、画素電極と共通電極で構成される電場生成電極が形成されている２枚の表示板と、その間に挟持された液晶層とからなり、電場生成電極に電圧を印加して液晶層に電場を生成し、これによって液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって画像を表示する。
【０００３】
また、液晶表示装置は、各画素電極に接続されているスイッチング素子及びスイッチング素子を制御して、画素電極に電圧を印加するためのゲート線とデータ線等の複数の信号線を含む。
【０００４】
このような液晶表示装置の中でも、電場が印加されない状態で液晶分子の長軸を表示板に対して垂直になるように配列した垂直配向方式（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｍｏｄｅ）の液晶表示装置は、コントラスト比が大きく、基準視野角が広いので脚光を浴びている。ここで基準視野角とは、コントラスト比が１:１０の視野角、或いは階調間輝度反転の限界角度を意味する。
【０００５】
このような方式の液晶表示装置の場合、側面視認性を正面視認性に近づけるために、１つの画素を２つの副画素に分割し、２つの副画素に異なる電圧を印加することにより、透過率を異ならせる方法が提示されている。このような方法としては、２つの副画素の電圧をストレージキャパシタを用いて調節する方法があるが、この方法は構造及び駆動方法が複雑であり、適用が難しい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、簡単な構造及び方法で２つの副画素の電圧を調節することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明の一実施例に係る液晶表示装置は、第１ゲート信号を伝達する第１ゲート線と、第１データ電圧を伝達する第１データ線と、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１スイッチング素子に接続される第１液晶キャパシタ、及び第１端子及び第２端子を有する第１ストレージキャパシタを含む第１副画素と前記第１ゲート線及び前記第１データ線に接続される第２スイッチング素子、前記第２スイッチング素子に接続される第２液晶キャパシタ、及び前記第１ストレージキャパシタと異なる静電容量を有し、第１端子及び第２端子を有する第２ストレージキャパシタを含む第２副画素とからなる第１画素とを含み、前記第１ストレージキャパシタの第１端子は、前記第１スイッチング素子に接続されており、前記第２ストレージキャパシタの第１端子は、前記第２スイッチング素子に接続されており、前記第１ストレージキャパシタの第２端子と前記第２ストレージキャパシタの第２端子は互いに接続されており、前記第１ストレージキャパシタの第１端子の電圧及び第２ストレージキャパシタの第１端子の電圧が変化する。
【０００８】
前記第１及び第２ストレージキャパシタの第２端子の電圧は、前記第１及び第２スイッチング素子がターンオンして、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタの充電中は一定であり、前記充電完了後に変化するように構成できる。
【０００９】
前記第１及び第２ストレージキャパシタの第２端子の電圧は、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに正極性の電圧が充電されると低い値から高い値に変化し、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに負極性の電圧が充電されると高い値から低い値に変化されるように構成できる。
【００１０】
前記第１及び第２ストレージキャパシタの第２端子には常時外部電圧が印加されるように構成できる。
【００１１】
前記液晶表示装置は、周期的に変化する電圧を有し、前記第１及び第２ストレージキャパシタの第２端子に接続される第１維持電極線をさらに含むように構成できる。
【００１２】
前記液晶表示装置は、前記第１維持電極線の電圧と逆極性の電圧を有する第２維持電極線と、第２データ電圧を伝達する第２データ線と、前記第１ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記第３スイッチング素子に接続される第３液晶キャパシタ、そして前記第３スイッチング素子と前記第２維持電極線の間に接続される第３ストレージキャパシタを含む第３副画素と、前記第１ゲート線及び前記第２データ線に接続される第４スイッチング素子、前記第４スイッチング素子に接続される第４液晶キャパシタ、そして前記第３ストレージキャパシタと異なる静電容量を有し、前記第４スイッチング素子と前記第２維持電極線の間に接続される第４ストレージキャパシタを含む第４副画素とからなる第２画素とをさらに含むように構成できる。
【００１３】
前記第１及び第２ストレージキャパシタの第２端子は、電圧印加状態と浮遊状態を反復するように構成できる。
【００１４】
前記液晶表示装置は、第１電圧を有する第１維持電極線と、前記第１電圧と異なる第２電圧を有する第２維持電極線と、そして第２ゲート信号を伝達する第２ゲート線とをさらに含み、前記第１画素は、前記第１ゲート線、前記第１維持電極線、及び前記第１及び第２ストレージキャパシタの第２端子に接続される第３スイッチング素子、そして前記第２ゲート線、前記第２維持電極線、前記第１及び第２ストレージキャパシタの第２端子に接続される第４スイッチング素子をさらに含むように構成できる。
【００１５】
前記第３スイッチング素子は、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタの充電中に前記第１電圧を伝達し、前記第４スイッチング素子は、前記第３スイッチング素子がターンオフした後にターンオンし、前記第２電圧を伝達するように構成できる。
【００１６】
前記液晶表示装置は、第３ゲート信号を伝達する第３ゲート線と、前記第２ゲート線及び前記第１データ線に接続される第７スイッチング素子、前記第７スイッチング素子に接続される第３液晶キャパシタ、及び前記第５スイッチング素子と前記第７スイッチング素子の間に接続される第３ストレージキャパシタとを含む第３副画素、前記第２ゲート線及び前記第１データ線に接続される第８スイッチング素子、前記第８スイッチング素子に接続される第４液晶キャパシタ、及び前記第３ストレージキャパシタと異なる静電容量を有して前記第６スイッチング素子と前記第８スイッチング素子の間に接続される第４ストレージキャパシタを含む第４副画素、前記第２ゲート線及び前記第２維持電極線に接続される第５スイッチング素子及び前記第３ゲート線及び前記第１維持電極線に接続される第６スイッチング素子を含む第２画素とをさらに含むように構成できる。
【００１７】
前記第５スイッチング素子は、前記第３及び第４液晶キャパシタと前記第３及び第４ストレージキャパシタの充電中に前記第２電圧を伝達し、前記第６スイッチング素子は、前記第５スイッチング素子がターンオフした後にターンオンし、前記第１電圧を伝達するように構成できる。
【００１８】
前記第１、第２、第３ゲート線は、順次電圧変化するように構成できる。
【００１９】
本発明の一実施例に係る液晶表示装置の駆動方法は、第１及び第２液晶キャパシタ、そして第１ストレージキャパシタと第２ストレージキャパシタを同一電圧で充電する段階、前記第１液晶キャパシタの第１端子とこれに接続された前記第１ストレージキャパシタの第１端子、そして前記第２液晶キャパシタの第１端子とこれに接続された前記第２ストレージキャパシタの第１端子を浮遊状態にする段階、そして前記第１及び第２ストレージキャパシタの第２端子の電圧を同一大きさだけ変化させて、前記第１液晶キャパシタの第１端子の電圧と前記第２液晶キャパシタ第１端子の電圧を互いに異なるように変化させる段階を含む。
【００２０】
ここで、前記第１ストレージキャパシタの静電容量と前記第２ストレージキャパシタの静電容量とが互いに異なるように構成できる。
【００２１】
前記充電段階で前記第１及び第２ストレージキャパシタの第２端子の電圧は一定であるように構成することができる。
【００２２】
前記電圧を変化させる段階において、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに正極性の電圧が充電される場合は、前記第１及び第２ストレージキャパシタの第２端子の電圧を低い値から高い値で変え、前記第１及び第２液晶キャパシタと前記第１及び第２ストレージキャパシタに負極性の電圧が充電される場合は、前記第１及び第２ストレージキャパシタの第２端子の電圧を高い値から低い値に変えるように構成できる。
【００２３】
前記第１及び第２ストレージキャパシタの第２端子には常に外部の電圧が印加されるように構成できる。
【００２４】
前記駆動方法は、前記電圧を変化させる段階の後に、前記第１及び第２ストレージキャパシタの第２端子を浮遊状態にする段階をさらに含むことを特徴とする。
【００２５】
上記のように簡単な構造及び方法で２つの副画素の電圧を調節することで、正面視認性に側面視認性を近づけるように構成できる。
【発明の効果】
【００２６】
本発明によれば、簡単な構造及び方法で２つの副画素の電圧を調節して、側面視認性を正面視認性に近づけることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例に係る液晶表示装置のブロック図である。
【図２】本発明の一実施例に係る液晶表示装置の構造と３副画素に対する等価回路図である。
【図３】本発明の一実施例に係る液晶表示装置の２つの画素に対する等価回路図である。
【図４】本発明の一実施例に係る液晶表示装置の駆動電圧を示した波形図である。
【図５】本発明の他の実施例に係る液晶表示装置の２つの画素に対する等価回路図である。
【図６】図５に示す液晶表示装置の駆動電圧を示した波形図である。
【発明を実施するための形態】
【００２８】
添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
【００２９】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板等の部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
【００３０】
次に、本発明の一実施例に係る液晶表示装置について図１〜３を参照して詳細に説明する。
【００３１】
図１は本発明の一実施例に係る液晶表示装置のブロック図である。図２は本発明の一実施例に係る液晶表示装置の構造と３つの副画素に対する等価回路図である。図３は本発明の一実施例に係る液晶表示装置の２つの画素に対する等価回路図である。
【００３２】
図１に示すように、本発明の一実施例に係る液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）３００、ゲート駆動部４００、データ駆動部５００、維持電極駆動部（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｄｒｉｖｅｒ）７００、階調電圧生成部８００及び信号制御部６００を含む。
【００３３】
液晶表示板組立体３００は、等価回路によれば、複数の信号線（ＧＬ、ＤＬ１、ＤＬ２、ＳＬ１、ＳＬ２、図３参照）と、これに接続されておりほぼ行列状に配列された複数の画素（ｐｉｘｅｌ）（ＰＸ）を含む。また、図２に示される構造によれば、液晶表示板組立体３００は互いに対向する下部表示板１００と上部表示板２００及びその間に介在された液晶層３を含む。
【００３４】
図３を参照すれば、信号線はゲート信号（走査信号とも言う）を伝達する複数のゲート線（ＧＬ）と、データ電圧（Ｖｄ）を伝達する複数のデータ線（ＤＬ１、ＤＬ２）及び維持電極信号（Ｖｓｔ１、Ｖｓｔ２）を伝達する複数対の第１及び第２維持電極線（ＳＬ１、ＳＬ２）を含む。第１及び第２維持電極線（ＳＬ１、ＳＬ２）には互いに逆位相を有する周期信号である第１及び第２維持電極信号（Ｖｓｔ１、Ｖｓｔ２）がそれぞれ印加される。ゲート線（ＧＬ）と第１及び第２維持電極線（ＳＬ１、ＳＬ２）はほぼ行方向に延長されており互いにほぼ平行である。また、データ線（ＤＬ１、ＤＬ２）はほぼ列方向に延長されており互いにほぼ平行である。
【００３５】
各画素（ＰＸ）は２つの副画素を含み、各副画素はスイッチング素子、液晶キャパシタ及びストレージキャパシタを含む。例えば図３において、画素（ＰＸ１）は２つの副画素（ＰＸａ、ＰＸｂ）を含み、各副画素（ＰＸａ、ＰＸｂ）はそれぞれスイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。同様に、画素（ＰＸ２）は２つの副画素（ＰＸｃ、ＰＸｄ）を含み、各副画素（ＰＸｃ、ＰＸｄ）はそれぞれスイッチング素子（Ｑｃ、Ｑｄ）、液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）を含む。
【００３６】
スイッチング素子（Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ）は下部表示板１００に設けられた薄膜トランジスタ等の三端子素子とすることができ、その制御端子はゲート線（ＧＬ）に接続されており、入力端子はデータ線（ＤＬ１、ＤＬ２）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ、Ｃｌｃｃ、Ｃｌｃｄ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ、Ｃｓｔｃ、Ｃｓｔｄ）に接続されている。
【００３７】
図２を参照すれば、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）は、それぞれ下部表示板１００の副画素電極（ＰＥａ、ＰＥｂ）と、上部表示板２００の共通電極２７０とを２つの端子とし、副画素電極（ＰＥａ、ＰＥｂ）と共通電極２７０の間の液晶層３は誘電体として機能する。２つの副画素電極（ＰＥａ、ＰＥｂ）は互いに分離されており、１つの画素電極（ＰＥ）をなす。共通電極２７０は、上部表示板２００の内面側に形成されており、共通電圧（Ｖｃｏｍ）の印加を受ける。液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が２つの表示板の表面に対して垂直をなすように配向されている。
【００３８】
液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）も同じ構造を有する。
【００３９】
ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、それぞれスイッチング素子（Ｑａ、Ｑｂ）及び第１維持電極線（ＳＬ１）に接続されており、下部表示板１００に設けられた維持電極線（ＳＬ１）と副画素電極（ＰＥａ）が絶縁体を介在して重畳することで形成される。同様に、ストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）は、それぞれスイッチング素子（Ｑｃ、Ｑｄ）及び第２維持電極線（ＳＬ２）に接続されており、下部表示板１００に設けられた維持電極線（ＳＬ２）と副画素電極（ＰＥｂ）が絶縁体を介在して重畳することで形成される。
【００４０】
画素（ＰＸ１）の２つの副画素（ＰＸａ、ＰＸｂ）のストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は互いに異なる静電容量を有し、同一の維持電極線（ＳＬ１）に接続されている。また、画素（ＰＸ２）の２つの副画素（ＰＸｃ、ＰＸｄ）のストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）は互いに異なる静電容量を有し、同一の維持電極線（ＳＬ２）に接続されている。このように、隣接した画素（ＰＸ１）、（ＰＸ２）のストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）、（Ｃｓｔｃ、Ｃｓｔｄ）はそれぞれ異なる維持電極線（ＳＬ１）、（ＳＬ２）に接続されている。
【００４１】
一方、色表示を実現するためには、各画素（ＰＸ）が基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示（空間分割）するか、各画素（ＰＸ）が時間によって交互に基本色を表示（時間分割）することによって、基本色の空間的、時間的な作用で所望の色相が認識されるようにする。
【００４２】
基本色の例としては、赤色、緑色、青色などの三原色がある。図２は空間分割の一例であって、各画素（ＰＸ）が上部表示板２００の領域に基本色のうち１つを対応するカラーフィルタ２３０を備えている。図２の構成とは異なり、カラーフィルタ２３０を下部表示板１００の副画素電極（ＰＥａ、ＰＥｂ）の上または下に形成することも可能である。
【００４３】
表示板（１００、２００）の外側面には偏光子（ｐｏｌａｒｉｚｅｒ）（図示せず）が設けられており、２つの偏光子の偏光軸は直交している。反射型液晶表示装置の場合は、２つの偏光子（１２、２２）のうちの１つは省略してもよい。直交偏光子の場合、電場のない液晶層３に入射する入射光を遮断する。
【００４４】
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸ）の透過率に関連する複数の階調電圧（又は基準階調電圧）を生成する。
【００４５】
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（ＧＬ）に接続され、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号（Ｖｇ）をゲート線（ＧＬ）に印加する。
【００４６】
データ駆動部５００は、液晶表示板組立体３００のデータ線（ＤＬ１、ＤＬ２）に接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧（Ｖｄ）としてデータ線（ＤＬ１、ＤＬ２）に印加する。また、階調電圧生成部８００がすべての階調に対応する電圧を生成するのではなく、所定数の基準階調電圧のみを生成し、データ駆動部５００が、階調電圧生成部８００から提供された基準階調電圧を分圧して全体階調に対応する各階調電圧を生成し、この中からデータ電圧（Ｖｄ）を選択するように構成できる。
【００４７】
維持電極駆動部７００は、液晶表示板組立体３００の第１及び第２維持電極線（ＳＬ１、ＳＬ２）に接続されており、逆位相の１対の維持電極信号（Ｖｓｔ１、Ｖｓｔ２）をそれぞれ第１及び第２維持電極線（ＳＬ１、ＳＬ２）に印加する。維持電極駆動部７００は、ゲート駆動部４００とともに１つのチップで構成することができる。信号制御部６００は、ゲート駆動部４００、データ駆動部５００及び維持電極駆動部７００等を制御する。
【００４８】
このような駆動装置（４００、５００、６００、７００、８００）の各々は、少なくとも１つの集積回路チップの形態で液晶表示板組立体３００の上に直接装着するか、フレキシブル印刷回路フィルム（図示せず）の上に装着してＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に取り付けるか、別の印刷回路基板（図示せず）の上に取り付けることもできる。また、これら駆動装置（４００、５００、６００、７００、８００）を液晶表示板組立体３００に集積することもできる。さらに、駆動装置（４００、５００、６００、７００、８００）は単一チップで集積することもでき、この場合、これらのうちの少なくとも１つ又はこれらをなす少なくとも１つの回路素子が単一チップの外側に位置してもよい。
【００４９】
次に、このような液晶表示装置の動作について図４及び上記の図１〜図３を参照して詳細に説明する。
【００５０】
図４は、本発明の一実施例に係る液晶表示装置の駆動電圧を示す波形図である。
【００５１】
まず、図１を参照すれば、信号制御部６００は外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度（ｌｕｍｉｎａｎｃｅ）情報を含み、輝度は所定の数、例えば、１０２４（＝２１０）、２５６（＝２８）又は６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）等がある。
【００５２】
信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理し、ゲート制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）及び維持電極制御信号（ＣＯＮＴ３）等を生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送り、データ制御信号（ＣＯＮＴ２）と処理した画像信号（ＤＡＴ）をデータ駆動部５００に送り、維持電極制御信号（ＣＯＮＴ３）を維持電極駆動部７００に送る。出力画像信号（ＤＡＴ）は、デジタル信号として所定数の値（又は階調）を有する。
【００５３】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に従って、データ駆動部５００は１つの画素行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）を受信し、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによってデジタル画像信号（ＤＡＴ）をアナログデータ電圧に変換した後、これを当該データ線（ＤＬ１、ＤＬ２）に印加する。
【００５４】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に従ってゲートオン電圧（Ｖｏｎ）をゲート線（ＧＬ）に印加して、このゲート線（ＧＬ）に接続されたスイッチング素子（Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ）を導通状態にする。以下、データ線（ＤＬ１、ＤＬ２）に印加されたデータ電圧（Ｖｄ）が導通したスイッチング素子（Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ）を介して当該副画素（ＰＸａ、ＰＸｂ、ＰＸｃ、ＰＸｄ）に印加される。
【００５５】
この場合、１つの画素（ＰＸ１、ＰＸ２）を構成する２つの副画素（ＰＸａ、ＰＸｂ、ＰＸｃ、ＰＸｄ）は、同じ時間に同一のデータ線（ＤＬ１、ＤＬ２）を介して、同一のデータ電圧（Ｖｄ）の印加を受け、隣接した２つの画素（ＰＸ１、ＰＸ２）には共通電圧（Ｖｃｏｍ）を基準に逆極性のデータ電圧（Ｖｄ）が印加される。これに対し、隣接した２つの画素（ＰＸ１、ＰＸ２）に印加されるデータ電圧（Ｖｄ）の極性は同一であってもよく、この場合は、２つの画素（ＰＸ１、ＰＸ２）が同一の維持電極線（ＳＬ１、ＳＬ２）に接続されてもよく、これにより、維持電極線（ＳＬ１、ＳＬ２）のうちの１つは省略してもよい。
【００５６】
説明の便宜上、各キャパシタ（Ｃｌｃａ〜Ｃｌｃｄ、Ｃｓｔａ〜Ｃｓｔｄ）の二端子のうち、スイッチング素子（Ｑ１〜Ｑ４）に接続されたものを第１端子、反対側を第２端子と仮定する。上述のように、液晶キャパシタ（Ｃｌｃａ〜Ｃｌｃｄ）とこれらに対応するストレージキャパシタ（Ｃｓｔａ〜Ｃｓｔｄ）の第１端子はそれぞれ互いに接続されている。
【００５７】
図４を参照すれば、画素（ＰＸ１）において各キャパシタ（Ｃｌｃａ、Ｃｓｔａ、Ｃｌｃｂ、Ｃｓｔｂ）の第１端子電圧（Ｐａ、Ｐｂ）は、一定水準までほぼ同様に上昇する。反対に、画素（ＰＸ２）の各キャパシタ（Ｃｌｃｃ、Ｃｓｔｃ、Ｃｌｃｄ、Ｃｓｔｄ）の第１端子電圧（Ｐｃ、Ｐｄ）は一定水準までほぼ同様に下降する。
【００５８】
その後、スイッチング素子（Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ）がターンオフすると、各キャパシタ（Ｃｌｃａ〜Ｃｌｃｄ、Ｃｓｔａ〜Ｃｓｔｄ）の第１端子が浮遊（ｆｌｏａｔｉｎｇ）状態となる。この際、ゲート電圧（Ｖｇ）がゲートオン電圧（Ｖｏｎ）からゲートオフ電圧（Ｖｏｆｆ）に変わるので、第１端子電圧（Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ）は全てキックバック電圧（Ｖｋｂ）だけ下降する。
【００５９】
次に、第１維持電極線（ＳＬ１）の電圧が変化すると、この電圧変化に伴って、第１端子電圧（Ｐａ、Ｐｂ）も変化して互いに異なる電圧となる。同様に、第２維持電極線（ＳＬ２）の電圧が変化すると、この変化によって第２端子電圧（Ｐｃ、Ｐｄ）も変化して互いに異なる電圧になる。  より詳細には、画素（ＰＸ１）において２つのストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の第２端子は同様に電圧変化する。しかし、２つのストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の静電容量が互いに異なるため、第１端子電圧（Ｐａ、Ｐｂ）が互いに異なる電圧になる。同様に、画素（ＰＸ２）において２つのストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の第２端子は同様に電圧変化するが、２つのストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の静電容量が互いに異なるため、第１端子電圧（Ｐｃ、Ｐｄ）が互いに異なる電圧になる。  第１端子電圧（Ｐｋ）（ｋ＝ａ、ｂ、ｃ、ｄ）の変化量（ΔＰｋ）は、Ｃｓｔｋ／（Ｃｔ＋Ｃｓｔｋ）（但し、Ｃｔは第１端子に接続された他のキャパシタの静電容量）と比例する。例えば、Ｃｓｔａ＞Ｃｓｔｂである場合、Ｃｓｔａ／（Ｃｔ＋Ｃｓｔａ）＞Ｃｓｔｂ／（Ｃｔ＋Ｃｓｔｂ）であるので、ΔＰａ＞ΔＰｂとなり、図４に示すような状態となる。同様にＣｓｔｃ＞Ｃｓｔｄである場合は、図４のようにΔＰｃ＞ΔＰｄとなる。
【００６０】
このような過程を通じて、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ、Ｃｌｃｃ、Ｃｌｃｄ）の電圧（Ｖｐａ１、Ｖｐｂ１、Ｖｐｃ１、Ｖｐｄ１）が変化する。
【００６１】
このように液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ、Ｃｌｃｃ、Ｃｌｃｄ）の両端に電位差が生じると液晶層３に電場が生成される。この結果、液晶層３の液晶分子は電場に応答してその長軸が傾斜し、液晶分子が傾く程度に応じて液晶層３に入射した入射光の偏光の変化程度が変わる。このような偏光の変化は、偏光子によって透過率の変化として現れ、これによって液晶表示装置が画像を表示する。
【００６２】
液晶分子が傾く角度は電場の強さにより変わるが、１つの画素の２つの副画素にそれぞれ設けられる２つの液晶キャパシタの電圧が互いに異なるので、副画素毎に液晶分子が傾く角度が異なり、これによって２つの副画素の輝度が異なることになる。従って、２つの副画素のストレージキャパシタの静電容量を適宜調整することによって、側面から見る画像を正面から見る画像に最大限近づけることができ、即ち、側面ガンマ曲線を正面ガンマ曲線に最大限近づけることができ、そのようにすることで側面視認性を向上させることができる。
【００６３】
１水平周期（１Ｈともいい、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）を単位として、このような過程を繰り返すことによって、すべての画素（ＰＸ）にデータ電圧（Ｖｄ）を印加して、１フレーム（ｆｒａｍｅ）の画像を表示する。
【００６４】
１フレームが終了すると次のフレームが開始され、各画素（ＰＸ）に印加されるデータ電圧（Ｖｄ）の極性が直前フレームでの極性と逆になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される。
【００６５】
図４を参照すれば、次のフレームで各画素（ＰＸ１、ＰＸ２）に印加されるデータ電圧（Ｖｄ）の極性が逆転し、維持電極信号（Ｖｓｔ１、Ｖｓｔ２）の極性も逆転するので、電圧変化（ΔＰａ、ΔＰｂ、ΔＰｃ、ΔＰｄ）の方向も逆になり、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ、Ｃｌｃｃ、Ｃｌｃｄ）の両端電圧はＶｐａ２、Ｖｐｂ２、Ｖｐｃ２、Ｖｐｄ２となる。
【００６６】
次に、図５及び図６を参照して、本発明の他の実施例に係る液晶表示装置及びその駆動方法について詳細に説明する。
【００６７】
図５は、本発明の他の実施例に係る液晶表示装置の２つの画素に対する等価回路図である。図６は、図５に示す液晶表示装置の駆動電圧を示した波形図である。
【００６８】
図５を参照すれば、本実施例に係る液晶表示装置は、複数のゲート線（ＧＬ１、ＧＬ２、ＧＬ３）、複数のデータ線（ＤＬ）、第１及び第２維持電極線（ＳＬ１、ＳＬ２）を含む。第１維持電極線（ＳＬ１）と第２維持電極線（ＳＬ２）は互いに異なる電圧を有し、一定の電圧を維持できる。
【００６９】
図３と同様に、各画素（ＰＸ３、ＰＸ４）はそれぞれ２つの副画素を含んでいる。画素（ＰＸ３）は、副画素（ＰＸａ、ＰＸｂ）を含み、各副画素（ＰＸａ、ＰＸｂ）は対応するゲート線（ＧＬ１、）及びデータ線（ＤＬ）に接続されているスイッチング素子（Ｑａ１、Ｑｂ１）とこれに接続される液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の静電容量は互いに異なっている。また、画素（ＰＸ４）は、副画素（ＰＸｃ、ＰＸｄ）を含み、各副画素（ＰＸｃ、ＰＸｄ）は対応するゲート線（ＧＬ２）及びデータ線（ＤＬ）に接続されているスイッチング素子（Ｑｃ１、Ｑｄ１）とこれに接続される液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）を含む。ストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の静電容量は互いに異なっている。
【００７０】
図３で示した例と異なる点は、各画素（ＰＸ３）は互いに異なるゲート線（ＧＬ１、ＧＬ２）及び互いに異なる維持電極線（ＳＬ１、ＳＬ２）に接続されている２つのスイッチング素子（Ｑａ２、Ｑｂ２）をさらに含んでおり、同様に画素（ＰＸ４）は互いに異なるゲート線（ＧＬ２、ＧＬ３）及び互いに異なる維持電極線（ＳＬ１、ＳＬ２）に接続されている２つのスイッチング素子（Ｑｃ２、Ｑｄ２）をさらに含むことである。例えば、画素（ＰＸ３）の１つのスイッチング素子（Ｑａ２）は、スイッチング素子（Ｑａ１、Ｑｂ１）が接続されているゲート線（以下、自己ゲート線という）（ＧＬ１）、第１維持電極線（ＳＬ１）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）にそれぞれ制御端子、入力端子及び出力端子が接続されている。他のスイッチング素子（Ｑｂ２）は下側ゲート線（以下、後段ゲート線という）（ＧＬ２）、第２維持電極線（ＳＬ２）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）にそれぞれ制御端子、入力端子及び出力端子が接続されている。
【００７１】
その下に位置する画素（ＰＸ４）の１つのスイッチング素子（Ｑｃ２）は、自己ゲート線（ＧＬ２）、第２維持電極線（ＳＬ２）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）にそれぞれ制御端子、入力端子及び出力端子が接続されている。他のスイッチング素子（Ｑｄ２）は、後段ゲート線（ＧＬ３）、第１維持電極線（ＳＬ１）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）にそれぞれ制御端子、入力端子及び出力端子が接続されている。
【００７２】
このような液晶表示装置は、画素（ＰＸ３）において液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）が充電される間、２つのスイッチング素子（Ｑａ２、Ｑｂ２）のうちの一つのスイッチング素子（Ｑａ２）がターンオン状態になりストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の第２端子側の電圧を一定に維持する。同様に、画素（ＰＸ４）において液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）が充電される間、２つのスイッチング素子（Ｑｃ２、Ｑｄ２）のうちの一つのスイッチング素子（Ｑｃ２）がターンオン状態になりストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の第２端子側の電圧を一定に維持する。
【００７３】
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の充電が完了し、スイッチング素子（Ｑａ２）がターンオフすると、次いで２つのスイッチング素子（Ｑａ２、Ｑｂ２）のうちの１つのスイッチング素子（Ｑｂ２）がターンオン状態になり、第１端子電圧（Ｐａ、Ｐｂ）を所定値（ΔＰａ、ΔＰｂ）だけ変化させることによって、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）両端の電圧（Ｖｐａ、Ｖｐｂ）を変える。その後、スイッチング素子（Ｑｂ２）もターンオフし、ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）の第２端子側の接続点（ＡＢ）が浮遊状態になって電圧を維持する。同様に、液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）及びストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の充電が完了し、スイッチング素子（Ｑｃ２）がターンオフすると、次いで２つのスイッチング素子（Ｑｃ２、Ｑｄ２）のうちの１つのスイッチング素子（Ｑｄ２）がターンオン状態になり、第１端子電圧（Ｐｃ、Ｐｄ）を所定値（ΔＰｃ、ΔＰｄ）だけ変化させることによって、液晶キャパシタ（Ｃｌｃｃ、Ｃｌｃｄ）両端の電圧（Ｖｐｃ、Ｖｐｄ）を変える。その後、スイッチング素子（Ｑｄ２）もターンオフし、ストレージキャパシタ（Ｃｓｔｃ、Ｃｓｔｄ）の第２端子側の接続点（ＣＤ）が浮遊状態になって電圧を維持する。
【００７４】
図６において、ｇ１、ｇ２、ｇ３はゲート線（ＧＬ１、ＧＬ２、ＧＬ３）に流れるゲート信号を示し、ＶＡＢは図５の接続点（ＡＢ）の電圧、ＶＣＤは図５の接続点（ＣＤ）の電圧を示す。
【００７５】
このようにすることで、１画素に含まれる２つの副画素のストレージキャパシタに同一の電圧を与えると同時に、２つの副画素の輝度が異なるように構成することができる。
【００７６】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【００７７】
３    液晶層
１００、２００    表示板
３００    液晶表示板組立体
４００    ゲート駆動部
５００    データ駆動部
６００    信号制御部
７００    維持電極駆動部
８００    階調電圧生成部
【図１】
0005349977.tif 000002
【図２】
0005349977.tif 000003
【図３】
0005349977.tif 000004
【図４】
0005349977.tif 000005
【図５】
0005349977.tif 000006
【図６】
0005349977.tif 000007