(57)【特許請求の範囲】
【請求項１】
予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものである遊技機において、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力され、
前記ＣＰＵは、前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められた不正リセットフラグをオンし、
前記電源断退避処理において前記不正リセットフラグをオフし、
前記電源立ち上げ時処理において前記不正リセットフラグをチェックし、前記不正リセットフラグがオンであるときに不正行為と判定する、ことを特徴とする遊技機。
【請求項２】
前記電源断退避処理において前記不正リセットフラグをチェックし、前記不正リセットフラグがオンでないとき、前記不正リセットフラグのチェックを繰り返し、前記不正フラグがオンであるとき、前記不正リセットフラグをオフする、ことを特徴とする請求項１記載の遊技機。
【請求項３】
予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものである遊技機において、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力され、
前記ＣＰＵは、前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められたリセットフラグをオンし、
前記電源断退避処理において前記第２メモリの予め定められたバックアップフラグをオンし、
前記電源立ち上げ時処理において前記リセットフラグ及び前記バックアップフラグをチェックし、前記リセットフラグがオンで、かつ、前記バックアップフラグがオフのときに不正行為と判定する、ことを特徴とする遊技機。
【請求項４】
前記遅延回路による遅延時間は、前記割り込み端子に前記リセット信号が入力されてから前記リセット端子に前記リセット信号が入力されるまでの間において、前記ＣＰＵが、前記不正リセットフラグ又は前記リセットフラグをオンする処理を実行可能な時間であることを特徴とする請求項１乃至請求項３いずれかに記載の遊技機。
【請求項５】
予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものであり、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力される遊技機のプログラムであって、
前記ＣＰＵに、
前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められた不正リセットフラグをオンするステップと、
前記電源断退避処理において前記不正リセットフラグをオフするステップと、
前記電源立ち上げ時処理において前記不正リセットフラグをチェックするステップと、
前記不正リセットフラグがオンであるときに不正行為と判定するステップと、を実行させるための遊技機の制御プログラム。
【請求項６】
予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものであり、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力される遊技機のプログラムであって、
前記ＣＰＵに、
前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められたリセットフラグをオンするステップと、
前記電源断退避処理において前記第２メモリの予め定められたバックアップフラグをオンするステップと、
前記電源立ち上げ時処理において前記リセットフラグ及び前記バックアップフラグをチェックするステップと、
前記リセットフラグがオンで、かつ、前記バックアップフラグがオフのときに不正行為と判定するステップと、を実行させるための遊技機の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パチンコ機やスロットマシンなどの遊技機に関し、特に、遊技機に内蔵されているＣＰＵに対して不正にリセットを行う不正行為を抑止できる遊技機に関する。
【背景技術】
【０００２】
パチンコ店などの遊技場に設置して使用されるパチンコ機やスロットマシン等の遊技機は、パチンコ球やメダル等の遊技媒体に一定の価値が与えられて、ゲームを行って獲得した遊技媒体を種々の景品に交換することができる。遊技機には、その筐体内部に、遊技媒体の供給に基づいて作動させるランプ装置や音声発生装置などの様々な各種駆動装置及びこれら駆動装置を制御させるために対応させた制御回路装置を備えており、遊技者が遊技を行う際にこれらを適宜作動させることによって遊技を興趣に溢れたものとしている。また、近年では、所定の識別情報（図柄）を変動表示し得るリール表示装置または液晶画像表示装置等の図柄可変表示装置を内蔵し、所定条件を満たしたときに識別情報を変動させた後に停止表示させるように図柄可変表示装置を作動させるものが主流となっている。これらの装置は制御回路装置によって制御されている。
【０００３】
最近の遊技機の内部に配設されている制御回路装置は、基板上に設けられたＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）が、制御プログラムに従って電子制御を行うものが一般的である。制御プログラムは、マスクＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）のような基板上に装着されたＩＣチップにデータとして記憶されており、ＣＰＵは、遊技状態に応じてＩＣチップから制御プログラムのデータを逐次読み出して実行することによって制御を行っている。
【０００４】
ところで、遊技機に対する不正行為が大きな問題になっている。不正行為にはさまざまなものがある。ＲＯＭを交換したり、メイン基板（制御部）そのものを交換することのほか、ＣＰＵにリセット信号を送り、大当たり判定用乱数を初期化し、大当たりを狙い打つ不正行為（ぶら下がりゴト）が存在する。
【０００５】
メイン基板を制御するＣＰＵは電源断において次の動作を行う。
・電源断信号の入力を契機として、電源断退避処理を実行する。
・リセット信号の入力により、プログラム実行番地を所定番地（００００番地）とする。
【０００６】
上記２つの動作により、電源オフ前の状態のバックアップとこれに基づく電源オン後の復帰が実現される。
【０００７】
ところで、電圧を低下させずにリセット信号のみを強制的にＣＰＵに入力した場合、電源断退避処理を実行することがないので、リセット解除後（電源立ち上げ時処理後）は初期起動状態（ＲＷＭクリア）となる。前記不正行為（ぶら下がりゴト）は、そのことを悪用したものである。
すなわち、遊技店（ホール）の営業中において、意図的に素早く初期起動状態とし、大当たり判定用乱数の更新処理を初期化させることで乱数値更新の開始タイミングを把握し、その後に更新される大当たり乱数値の更新タイミングを狙って該大当たり乱数値を取得する（パチンコ機であれば始動入賞させる、スロットマシンであればスタートレバーを押下する）ことで、不正に大当たり状態へ移行させようとするのである。
【０００８】
電源オフ時のバックアップ及びＣＰＵのリセットに関する先行技術は、例えば以下のものがある。
【特許文献１】特開２００４−８３１３号公報  ＣＰＵがリセットされた場合に、それ以前のバックアップ処理による実行結果と整合するデータが得られるか否かを判定する第１処理部と、整合するデータが得られないと判定された場合には、ＲＡＭエリアを初期設定するとともに、乱数値をランダムな初期値に設定する第２処理部とを設けた。
【特許文献２】特開２００６−２４７４２５号公報  遊技制御手段は、電力供給停止時処理にて、バックアップフラグをＲＡＭに設定し、ＲＡＭのデータに基づく演算によりチェックサムを生成してＲＡＭに格納し、電力供給が開始されたときに、バックアップフラグがＲＡＭに格納されているか否かの判定を実行し、バックアップフラグがＲＡＭに格納されていると判定されたとき、チェックサムに基づいてＲＡＭの記憶内容が正常か否かの判定を実行し、ＲＡＭの記憶内容が正常であると判定されたことを条件にＲＡＭに保存されていた記憶内容に基づいて制御状態を復旧させる状態復旧処理を行い、バックアップフラグがＲＡＭに格納されていないと判定されたときに、チェックサムに基づく判定を実行することなくＲＡＭ領域の記憶内容を初期化する。
【特許文献３】特開２００３−１２６５１０号公報  電源投入時に、リセットは、所定時間だけ出力をローレベルにしたあと出力をハイレベルにして各電気部品制御基板におけるＣＰＵを動作可能状態とする。このとき、遅延回路は、主基板のＣＰＵに対するリセット信号の立ち上げを遅延させる。従って、電源投入時に、主基板のＣＰＵが備えるリセット端子の入力信号は、「他の電気部品制御基板のＣＰＵ」に供給されるリセット信号が立ち上がるときよりも遅く立ち上がる。動作可能状態となった各ＣＰＵは、メイン処理を実行し、クリアスイッチ信号を受信せず、かつバックアップフラグがバックアップありを示していた場合には、状態復旧処理を実行する。
【特許文献４】特開２００３−２６５７１４号公報  メインＣＰＵは、ＲＡＭクリアの指示が行われたと判定すると、システムリセット指示信号をリセット調整回路へ出力する。これにより、リセット調整回路からメインＣＰＵにシステムリセット信号が出力され（リセットタイミングがランダム化する）、メインＣＰＵはシステムリセット状態になる。
【特許文献５】特開２００６−１３０３５３号公報  バッテリーバックアップで記憶を保持する場合、ＮＭＩ割り込みとユーザーリセット割り込みとがハードウエア的に競合しないようにする。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明は、上記先行技術とは異なるやり方で、不正なリセットを検出し所定のエラー処理を行うことで、斯かる不正行為を抑止することのできる遊技機及びその制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものである遊技機において、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力され、
前記ＣＰＵは、前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められた不正リセットフラグをオンし、
前記電源断退避処理において前記不正リセットフラグをオフし、
前記電源立ち上げ時処理において前記不正リセットフラグをチェックし、前記不正リセットフラグがオンであるときに不正行為と判定する、ものである。
なお、電源断退避処理には、大当たり判定用乱数の更新処理の初期化を含む。
【００１１】
前記電源断退避処理において前記不正リセットフラグをチェックし、前記不正リセットフラグがオンでないとき、前記不正リセットフラグのチェックを繰り返し、前記不正フラグがオンであるとき、前記不正リセットフラグをオフする、ようにしてもよい。
【００１２】
この発明は、予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものである遊技機において、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力され、
前記ＣＰＵは、前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められたリセットフラグをオンし、
前記電源断退避処理において前記第２メモリの予め定められたバックアップフラグをオンし、
前記電源立ち上げ時処理において前記リセットフラグ及び前記バックアップフラグをチェックし、前記リセットフラグがオンで、かつ、前記バックアップフラグがオフのときに不正行為と判定する、ものである。
【００１３】
前記遅延回路による遅延時間は、前記割り込み端子に前記リセット信号が入力されてから前記リセット端子に前記リセット信号が入力されるまでの間において、前記ＣＰＵが、前記不正リセットフラグ又は前記リセットフラグをオンする処理を実行可能な時間である。
【００１４】
この発明は、予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものであり、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力される遊技機のプログラムであって、
前記ＣＰＵに、
前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められた不正リセットフラグをオンするステップと、
前記電源断退避処理において前記不正リセットフラグをオフするステップと、
前記電源立ち上げ時処理において前記不正リセットフラグをチェックするステップと、
前記不正リセットフラグがオンであるときに不正行為と判定するステップと、を実行させるためのものである。
【００１５】
この発明は、予め定められたプログラムが記憶されている第１メモリと、読み出し及び書き込み可能で、バックアップ電源等により電源オフ時も書き込まれたデータが保持される第２メモリと、前記第１メモリ及び前記第２メモリにアクセス可能なＣＰＵとを含み、
前記ＣＰＵは、前記プログラムに従って、生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理と、遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理と、遊技機の電源がオンになったときに行われる電源立ち上げ時処理と、を実行するものであり、
前記ＣＰＵは、リセットスイッチ又はリセット回路から電源立ち上げ時処理を行わせるリセット信号を受けるリセット端子及び割り込み端子とを備えるものであり、
予め定められた時間だけ信号を遅延させる遅延回路を備え、
前記割り込み端子には前記リセット信号が直接入力され、
前記リセット端子には、前記遅延回路を経由して前記リセット信号が入力される遊技機のプログラムであって、
前記ＣＰＵに、
前記リセット信号を前記割り込み端子で受けたとき、前記第２メモリの予め定められたリセットフラグをオンするステップと、
前記電源断退避処理において前記第２メモリの予め定められたバックアップフラグをオンするステップと、
前記電源立ち上げ時処理において前記リセットフラグ及び前記バックアップフラグをチェックするステップと、
前記リセットフラグがオンで、かつ、前記バックアップフラグがオフのときに不正行為と判定するステップと、を実行させるためのものである。
【００１６】
この発明に係るプログラムは、例えば、記録媒体に記録される。
媒体には、例えば、ＥＰＲＯＭデバイス、フラッシュメモリデバイス、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、ＣＤ（ＣＤ−ＲＯＭ、Ｖｉｄｅｏ−ＣＤを含む）、ＤＶＤ（ＤＶＤ−Ｖｉｄｅｏ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭを含む）、ＲＯＭカートリッジ、バッテリバックアップ付きのＲＡＭメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性ＲＡＭカートリッジ等を含む。
【００１７】
媒体とは、何等かの物理的手段により情報（主にデジタルデータ、プログラム）が記録されているものであって、コンピュータ、専用プロセッサ等の処理装置に所定の機能を行わせることができるものである。
【発明の効果】
【００１８】
この発明によれば、遅延回路を備え、最初に、ＣＰＵの割り込み端子にリセット信号が入ることで割り込み処理により不正リセットフラグがオンにされるようにし、その後、リセット端子にリセット信号が入るようにし、そして、電源断退避処理で不正リセットフラグをオフにするとともに、電源立ち上げ時処理において不正リセットフラグがオンのとき、不正行為と判定するようにしたので、電源断を介さずにリセット信号が入力されるという不正なリセットを、不正リセットフラグを通じて検知することができる。
【発明を実施するための最良の形態】
【００１９】
発明の実施の形態１．
弾球遊技機（パチンコ機）の構造概略について図１及び図２を参照して説明を加える。
【００２０】
まず、図１を参照して本発明の実施の形態に係る遊技機の外部的構造につき説明する。
外枠５０は、遊技機設置営業店に設けられた設置場所（島設備など）へと固定させるための縦長方形状からなる木製の枠部材である。
本体部材５１は、外枠５０の内部に備えられ、ヒンジ部５１ａを介して外枠に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。この本体部材５１は、枠状に形成されその内側に空間部を有している。
開口枠扉５２は、遊技機の前面側となる前記本体部材５１の前面に、ロック機能付きで且つ開閉自在となるように装着され、枠状に構成されることでその内側を開口部とした扉部材である。
なお、開口枠扉５２の開口部にガラス製又は樹脂製からなる透明板部材が設けられ、開口部近傍に電飾５２ａ、スピーカ５２ｂ、などが取り付けられている。
後述する遊技盤（図１では示していない）は、本体部材５１の空間部に臨むように、本体部材５１に所定の固定部材を用いて着脱自在に装着されている。遊技盤の本体部材５１への装着後は、その遊技領域を前記開口部より観察することができる。
【００２１】
球受皿付き扉５３は、遊技機前面において本体部材５１の下側に対し、ロック機能付きで且つ開閉自在となるように装着され、遊技球を貯留する球受皿を少なくとも備えた扉部材である。なお、本実施形態における球受皿付き扉には、以下の部材が取り付けられている。
（1）複数の遊技球が貯留可能で且つ発射駆動装置４８へと遊技球を案内させる通路が設けられた球受皿。
（2）該貯留され発射駆動装置４８へと案内された遊技球を前記遊技盤１０の盤面１１に設けられた遊技領域へと打出す操作を行う回動式操作ハンドル４８ｂ。なお、一般的には、「盤面」は遊技領域の形成される遊技盤１０の表面を意味するが、本発明の実施の形態では、遊技盤１０を構成する部材（例えば、アクリル等でできた透明な板であって、その中に後述の電飾基板１０２を含むもの）そのものも意味する。以下の説明において、両者を特に区別する必要のないときは「盤面」と記し、遊技盤１０の表面ではなく、上記部材全体を指すときは「盤面体」と記すことにする。
（3）ブリペイドカード読込み処理関係及び借り受ける遊技球の貸出し処理関係の指示をするボタンを備えた球貸し関係の操作部。
（4）球受皿に貯留させた遊技球を遊技球収集容器（俗称、ドル箱）へと排出解除するための球受皿用の貯留球排出操作ボタン。
【００２２】
次に、図２を参照して本発明の実施の形態に係る遊技機の内部的構成を説明する。
４０は、前述したように、本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。
４０ｂは、前記本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、前記制御部４０にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御装置である。
４２は、賞球の払い出し制御を行う払出制御部である。
４３は、遊技球を払い出す遊技球払出装置である。
４４は、図示しないランプや電飾５２ａを制御するランプ制御部である（後の説明の役物装置制御部５５）。
４６は、スピーカ５２ｂを制御駆動して音響を発生させる音響制御部である。
４９は発射駆動装置４８を制御する制御装置であって、回動式操作ハンドル４８ｂを介して遊技球を盤面（遊技盤の表面）に設けられた遊技領域へと打出し制御を行うための発射制御装置である。
【００２３】
図３は遊技機の遊技盤の正面図である。
図３において、１１は遊技盤１０の盤面（盤面体）である。
盤面１１は、誘導レール１２と、誘導レール１２で区画された略円形の遊技領域を落下した遊技球を外部へ導く排出口（アウト口）１３と、遊技領域を移動する遊技球の方向を変化せしめる釘１４や風車１４ａなどの障害物を複数個備える矩形の盤面である。
【００２４】
前述した盤面１１の遊技領域は、誘導レール１２（遊技球を滑走させる滑走部と遊技球を規制する規制部を含む）により略円形状となるように区画形成され、打出された遊技球の移動範囲を規制する領域である。前記滑走部に規制部が続くように設けられている。前記滑走部は全体として螺旋をなして盤面１１に配設されている。
【００２５】
前記排出口（アウト口）１３は、遊技領域に投入された遊技球が集束する位置に設けられた回収開口部である。
【００２６】
障害物１４としての遊技釘は、遊技球と接触させることにより移動方向を不規則にし、又は移動方向を規制するために、盤面１１の適宜な位置に打込まれる複数の棒状部材である。
【００２７】
３０ａは、遊技領域の中央やや上側に設けられ、演出用表示ランプやＬＣＤ（液晶表示装置）などの可変表示部をひとつ又は複数有する可変表示装置（センター役物）である。
３０ｂは、入賞部としてスルーチャッカー（入賞チャッカー）である。
３０ｃは、普通入賞口を有する普通入賞装置である。
３０ｄは、始動入賞口を有するスタートチャッカー（始動入賞装置）である。
３０ｅは、大入賞口を有するアタッカーである。
以下の説明で、３０ｂ乃至３０ｅをまとめて入賞口３０などと記すことがある。
３１は、ＬＥＤなどの発光素子からなる電飾装置である。電飾装置３１はそれ単体で盤面１１に設けられるほか、普通入賞装置３０ｃや排出口１３に併せて設けられている。なお、電飾装置３１は、後述の役物装置５６の下位概念である。
なお、図示されていないが、上記３０ｂ、３０ｃ、３０ｄ、３０ｅの内部には球通過検出器２０ｂ、２０ｃ、２０ｄ、２０ｅが設けられている（同図の括弧内の符号はそのことを意味する）。
【００２８】
スタートチャッカー３０ｄの始動入賞装置は特定入賞装置と、アタッカー３０ｅの大入賞装置は特別入賞装置とも呼ばれる。
スタートチャッカー（始動入賞装置）３０ｄは、入賞口の開口範囲の拡縮を行わせる可動片をその両側に備え、遊技球を入賞させることにより可変表示を行わせると共に賞球を遊技者に獲得させる入賞装置である。スルーチャッカー３０ｂを遊技球が通過したことを契機に抽選がなされ、それが当たりとなったときに入賞を容易にするために、スタートチャッカー３０ｄの可動片が開放され、その入賞口が拡大される。
アタッカー（大入賞装置）３０ｅは、入賞口を露出させる開口状態と入賞口を閉鎖する閉口状態となる可動扉が駆動制御されるものであり、遊技球を入賞させることにより他の入賞装置と比較してより多くの賞球を獲得させる入賞装置である。スタートチャッカー３０ｄに遊技球が入ったことを契機に抽選がなされ、それが当たりとなったときに入賞を著しく容易にするために、アタッカー３０ｅの可動扉が開口状態になる。
可変表示装置３０ａ、スタートチャッカー３０ｄ及びアタッカー３０ｅは、盤面１１において可動する可動役物である。可動役物は、後述の役物装置５６の下位概念である。なお、可動役物には、前後左右に動いたり回転したりするフィギュア等の可動式の演出役物も含む。
以下の説明において、電飾装置３１と可動役物３０ａ，３０ｄ，３０ｅを併せて、役物装置５６と記すことにする。電飾装置３１と可動役物３０ａ等を区別する必要があるときは、その旨記載する。
【００２９】
図４は本発明の実施の形態に係る遊技機の機能ブロック図である。同図において、副制御部の表示は省略している。
４０は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。制御部４０は遊技領域を移動（流下）して入賞口３０ｂ〜３０ｅを通過した遊技球をそれぞれ検出する球通過検出器２０ｂ〜２０ｅの信号を入力とし、入賞口３０ｂ〜３０ｅの遊技球通過に応じた抽選・判定を行う入賞判定部４０ａを含む。入賞判定部４０ａは、予め定められた手順により抽選用乱数を発生させており、発生された乱数（具体的には、遊技球の通過タイミングなどの所定のタイミングで抽出された乱数）に基づき当選したかどうかの判定を行っている。
【００３０】
５６は、電飾装置３１と可動役物３０ａ，３０ｄ，３０ｅを含む役物装置である。役物装置には発光素子（ＬＥＤなど）を含むのと、可動部（ソレノイドなど）を含むものがある。
５５は、役物装置５６に発光動作及び／又は可変動作を行わせる役物装置制御部である。発光動作とは、役物装置５６に内蔵されている発光素子（ＬＥＤなど）を点滅させることであり、可変動作とは、可動装置（ソレノイドなど）を動かすこと（いわゆる電動チューリップの一対の可動片を動かして入賞口を開放すること、アタッカー３０ｅの開放扉を開放すること、など）である。すなわち、役物装置制御部５５は、制御部４０からの制御信号に基づき、可変表示装置（センター役物）３０ａの演出用表示ランプを点灯させたり、ＬＣＤ（液晶表示装置）に演出に係る画像を表示させるとともに、スタートチャッカー３０ｄの可動片を開放したり、アタッカー３０ｅの可動扉を開口状態にする。
言い換えれば、役物装置制御部５６は、制御部４０に設けられた入賞判定部４０ａにおける所定条件の成立（例えば、始動入賞装置３０ｄヘの遊技球の入賞等）に基づく電子的な当否抽選の結果に応じて、その識別表示情報（可変表示装置（センター役物）３０ａのＬＣＤに演出表示される）を可変表示させた後に停止表示を行う表示制御装置でもある。さらに、役物装置制御部５６は、入賞判定部４０ａにおける所定条件の成立（例えば、予め定められた通過口ヘの遊技球の通過）に基づく電子的な当否抽選の結果に応じて、識別点灯情報（可変表示装置（センター役物）３０ａの演出用表示ランプに点灯表示される）を可変表示させた後に停止表示を行う表示制御装置でもある。
【００３１】
可変表示装置（センター役物）３０ａのＬＣＤ（図示せず）は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。スタートチャッカー（始動入賞装置）３０ｄを遊技球が通過したことが検出されると、表示される図柄が所定時間だけ変動し、遊技球のスタートチャッカー（始動入賞装置）３０ｄの通過時点において抽選された抽選用乱数値により決定される停止図柄をＬＣＤに表示して停止するようになっている。アタッカー３０ｅは、前方に開放可能な開閉板を備える。ＬＣＤの変動停止後の図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、アタッカー３０ｅの開閉板が予め定めた回数だけ開放されるようになっている。アタッカー３０ｅの開閉板が開放された後、所定時間が経過し、又は所定数の遊技球が入賞すると開閉板が閉じる。
【００３２】
４２は、入賞判定部４０ａの信号を受けて入賞口３０ｂ〜３０ｅの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた遊技球払出装置４３を制御する払出制御部である。
４３は、入賞条件の達成により遊技利益として入賞口３０ｂ〜３０ｅの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた所定数の遊技球を払出す駆動源を備えた遊技球払出装置である。
４６は、遊技盤１０あるいは遊技機筐体に設けられたスピーカ５２ｂを通じて効果音・音声を発生させる音響制御部である。
【００３３】
遊技球が遊技領域に設けられた入賞装置３０ｂ〜３０ｅには、それぞれ内部に球通過検出器（例えばスイッチ）２０ｂ〜２０ｅが設けられ、遊技球の通過を検出できるようになっている。いずれかの入賞装置３０ｂ〜３０ｅの位置を通過すると、これを球通過検出器２０ｂ〜２０ｅが検出し、これを受けて入賞判定部４０ａが所定の抽選・判定処理を行う。例えば、球通過検出器２０ｂがスルーチャッカー（入賞チャッカー）３０ｂを通過した遊技球を検知したとき、所定の抽選を行い、当選したときはスタートチャッカー（始動入賞装置）３０ｄを所定時間開放する。すなわち、スタートチャッカー（始動入賞装置）３０ｄの左右両側に互いに対向して設けられた一対の可動片を、それぞれ外側へ開放させる。併せて当選の旨を可変表示装置（センター役物）３０ａに表示する。そして、遊技球がスタートチャッカー（始動入賞装置）３０ｄを通過したことを検知したとき、所定の抽選を行い、当選したときはアタッカー３０ｅの大入賞装置を開放する。
【００３４】
制御部４０は、ＣＰＵ、読み出し専用メモリ（ＲＯＭ）、読み出し及び書き込みメモリ（ＲＷＭ）及び入出力ユニット（Ｉ／Ｏ）を含む。当該ＣＰＵは、ＲＯＭに予め記憶されているプログラムに従って所定の処理を行う。実際には、入賞判定部４０ａは、ＣＰＵがプログラムを実行することにより実現されている。
【００３５】
図５は、制御部４０のハードウエアの内部接続の説明図である。ＣＰＵ、ＲＯＭ、ＲＷＭ及びＩ／ＯがＢＵＳに接続されている。ＲＯＭ（第１メモリ）には、予め定められたプログラムが記憶されている。同図では２つのＲＷＭを備えるが、その一方のＲＷＭ（第２メモリ）にはバックアップ電源ＢＫが接続されていて、遊技機の電源がオフのときでもその内容が保持されるようになっている（なお、ＲＷＭはバックアップ電源の接続されたものひとつでもよい。）。なお、以下の説明において特に断らない限り、「ＲＷＭ」はバックアップ電源ＢＫの接続されたもの（第２メモリ）を意味するものとする。
【００３６】
ＲＷＭには、バックアップフラグ、ＲＷＭチェックサム、不正リセットフラグなどが記憶されている。これらフラグについては後に説明する。Ｉ／ＯにはＲＷＭクリアスイッチＣＳＷや電源断信号が入力される。ＲＷＭクリアスイッチＣＳＷは、ＲＷＭの内容を消去するためのものである。ＲＷＭにはバックアップ電源が接続されているので、遊技機の電源オフオンではＲＷＭの内容は消去されないが、電源オン時にＲＷＭクリアスイッチＣＳＷをオンにすることでＲＷＭの内容を消去することができる。電源断信号は、遊技機の図示しない電源スイッチがオンからオフにされたことを示す信号である。電源スイッチがオンからオフにされても電源電圧はすぐには低下せず、電源スイッチのオフからしばらく時間が経ってから電源電圧がゼロになる。したがって、ＣＰＵは電源断信号を受けてから電圧低下により動作を停止するまでの間に、一定の処理を行うことができる（例えば、後述の電源断退避処理）。
【００３７】
図６（ａ）は、発明の実施の形態に係る制御部４０のＣＰＵの接続の説明図である。
同図からわかるように、ＣＰＵは、リセット信号を受けるリセット端子（ＸＳＲＳＴ）及び割り込み端子（ＸＩＮＴ）とを含む。これら以外の端子の表示は省略している。ＸＳＲＳＴ端子とはシステムリセットのトリガとなる信号を受ける端子であり、ＸＩＮＴ端子とはマスカブル割り込みのトリガとなる信号を受ける端子である（なお、ＸＩＮＴ端子に代えてノンマスカブル割り込み（ＮＭＩ）端子を使用することができる）。
【００３８】
さらに、制御部４０は、予め定められた時間だけ信号を遅延させる遅延回路ＤＬを備える。同図の例では、遅延回路ＤＬは、抵抗ＲとコンデンサＣからなる積分回路と、その出力を受けるシュミットトリガ型のバッファＢＵＦとを備えるが、遅延回路ＤＬは、この回路には限定されないのは言うまでもない。
【００３９】
リセット信号はＣＰＵの手前で２つに分岐され、ＣＰＵの割り込み端子（ＸＩＮＴ）とリセット端子（ＸＳＲＳＴ）に入力するような構成となっている。ここでリセット端子（ＸＳＲＳＴ）への入力は割り込み端子（ＸＩＮＴ）への入力に比べて遅延している。すなわち、割り込み端子（ＸＩＮＴ）にはリセット信号が直接入力され、リセット端子（ＸＳＲＳＴ）には、遅延回路ＤＬを経由したリセット信号が入力されている（図６（ａ）では、バッファＢＵＦの出力端がリセット端子（ＸＳＲＳＴ）に接続されている）。したがって、まず、割り込み端子（ＸＩＮＴ）に割り込み信号（リセット信号）が現われ、次に、リセット端子（ＸＳＲＳＴ）にリセット信号が現われる。割り込み端子（ＸＩＮＴ）に割り込み信号が入力されると予め定められた割り込みプログラムが実行される。リセット端子（ＸＳＲＳＴ）にリセット信号が入力されると、ＣＰＵは所定の番地（００００番地）からプログラムを実行する。リセット信号は後述の電源立ち上げ時処理を行わせるための信号であって、図示しないリセットスイッチ又は図示しないリセット回路から出力される。
【００４０】
なお、図６（ｂ）は従来のＣＰＵの接続を示す。従来は、割り込み端子（ＸＩＮＴ）は使用されていなかった。遅延回路もなかった。
【００４１】
ＣＰＵは、ＲＯＭ（第１メモリ）に記憶されたプログラムに従って、以下の処理を実行する。
（１）生成された乱数値に基づいて行う抽選処理と遊技媒体の払出処理とを含む遊技処理
これについては前述した。
（２）割り込み端子（ＸＩＮＴ）に割り込み信号（リセット信号）が現われたときに実行する割り込み処理
（３）遊技機の電源電圧が予め定められた値を下回るときに起動されて予め定められた退避処理を行う電源断退避処理
（４）遊技機の電源がオンになったときに行われる電源立ち上げ時処理
【００４２】
上記（２）〜（４）について、図７〜図９を参照して説明を加える。
【００４３】
図７は、上記（２）の（マスカブル）割り込み処理フローチャートである。割り込み端子（ＸＩＮＴ）に割り込み信号が現われたとき、ＣＰＵは他の処理を中断して、不正リセットフラグをオンする（Ｓ１）。前述のように遅延回路ＤＬにより割り込み端子（ＸＩＮＴ）に先にリセット信号が到達するようになっているので、その時間を利用してＳ１の処理を実行する。遅延回路ＤＬの遅延時間を数ｍｓ〜数十ｍｓとすれば、その実行は可能である。言い換えれば、遅延回路ＤＬによる遅延時間は、割り込み端子（ＸＩＮＴ）にリセット信号が入力されてからリセット端子（ＸＳＲＳＴ）にリセット信号が入力されるまでの間において、不正リセットフラグをセットする処理を実行可能な程度に設定されている。
【００４４】
図８は、上記（３）の電源断退避処理である。同図のＳ１４〜Ｓ１７ａ，ｂ以外の処理は、従来の遊技機でも実行されていたものである。
【００４５】
ＣＰＵが電源断信号を検出すると、図８の処理が実行される。遊技機の図示しない電源スイッチがオンのとき、電源電圧は規定値である。電源スイッチがオンからオフにされたときでも、制御部４０等に供給される電源電圧はすぐには低下せず、電源スイッチのオフからしばらく時間が経ってから電源電圧がゼロになる。この間で制御部４０のＣＰＵは図８の処理を行うことができる。電源スイッチがオンからオフにされたとき、その直後にその旨を示す電源断信号が有効になるので、ＣＰＵは電源断信号を契機に図８の処理を実行する。
【００４６】
Ｓ１０：出力をオフにする。電源スイッチのオフと同時に遊技処理を停止するためである。
【００４７】
Ｓ１１：バックアップフラグを設定する。電源断退避処理（バックアップ処理）の実行を開始した旨のフラグを設定する。
【００４８】
Ｓ１２：ＲＷＭ（バックアップ電源の接続されていないものも含む）のチェックサムを求め、求めたチェックサムをＲＷＭ（第２メモリ、バックアップ電源の接続されたもの）の任意のアドレス（予めアドレスは決めておく）に記憶する。
【００４９】
Ｓ１３：バックアップフラグを設定する。チェックサムの記憶した旨のフラグを設定する。
【００５０】
Ｓ１７ａ：一定時間電源断信号を監視する。この処理は、以下に説明するＳ１４〜Ｓ１６の不正リセットフラグの監視とともに実行される。すなわち、Ｓ１４〜Ｓ１６を含むＳ１７ａとＳ１７ｂの間において、一定時間電源断信号の監視処理が実行されている。一定時間の経過に伴い、電源断信号の監視処理は終了するが、上記（２）の割り込み処理は、当該一定時間内に完了するはずなので（当該一定時間はそのように設定されている）、当該一定時間が経過しているときには不正リセットフラグの監視処理も終了していることになる。言い換えれば、当該一定時間内において不正リセットフラグがオンにならなければ、Ｓ１７ｂ以降にオンになることはない。したがって、Ｓ１７ａ，ｂの一定時間電源断信号の監視処理があるために不正リセットフラグのチェックを行えないということはない。
Ｓ１７ａ，ｂの一定時間電源断信号の監視処理は、不正リセットフラグのオンを待ち続けることでＣＰＵが無限ループに陥ることを防止するためのものである。例えば、送電系統に問題（例えば落雷など）が生じて瞬間的に電圧低下が生じたようなイレギュラーな場合にはリセット信号が発生せず、上記（２）の割り込み処理が行われないにもかかわらず、図８のＳ１４とＳ１５の処理が実行されることが有り得る。このような場合でも、Ｓ１７ａ，ｂの一定時間電源断信号の監視処理を行うことで、無限ループの発生を防止することができる。
【００５１】
Ｓ１４：不正リセットフラグをチェックする。前述のように、リセット端子（ＸＳＲＳＴ）によるリセットの前に不正リセットフラグがセットされるから、電源断信号よりも前にリセット信号が発生していれば、不正リセットフラグはオン（Ｓ１５でＹＥＳ）のはずである。不正リセットフラグがオフであれば（Ｓ１５でＮＯ）、現在不正フラグのセット中と考えられるので、Ｓ１４とＳ１５の処理を繰り返す。
【００５２】
Ｓ１４とＳ１５の処理を繰り返すことにより、遅延回路ＤＬの遅延時間内で不正リセットフラグをオンにできなかったときでも、電源立ち上げ処理において不正なリセットかどうか判定することができる。Ｓ１４とＳ１５はいわばウエイト処理である。
【００５３】
Ｓ１６：不正リセットフラグをクリア（オフ）にする。図８の電源断退避処理が実行されているということは、遊技機が正常に電源オフにされたことを意味するので、不正リセットフラグをオフにする。
【００５４】
そして、電源オンとともに電源立ち上げ時処理を実行する。
【００５５】
図９は、上記（３）の電源立ち上げ時（リセット解除）処理である。同図のＳ２０〜Ｓ２２以外の処理は、従来の遊技機でも実行されていたものである。
【００５６】
Ｓ２０：不正リセットフラグをチェックする。不正リセットフラグがオンのとき（Ｓ２１でＹＥＳ）、不正行為と考えられるので、Ｓ２２のリセットエラー処理を実行する。例えば、音響を発生させたり、照明を点滅させることでエラーを報知したり、外部のホールコンピュータへエラー信号を出力したり、上記（１）遊技処理の実行を禁止する。
【００５７】
Ｓ２３：ＲＷＭクリアスイッチをチェックする。同スイッチがオンであれば、ＲＷＭの内容をクリアすることを含む初期起動処理（Ｓ３０）を実行する。
【００５８】
Ｓ２５：バックアップフラグをチェックする。バックアップが正常に行われていない場合（Ｓ２６でＮＯ）、初期起動処理（Ｓ３０）を実行する。
【００５９】
Ｓ２７：ＲＷＭチェックサムを算出する。
【００６０】
Ｓ２８：算出されたチェックサムを、図８のＳ１２で設定されたチェックサムと比較する。両者が一致しない場合（Ｓ２８でＮＯ）、バックアップが正常に行われていないと考えられるので、初期起動処理（Ｓ３０）を実行する。
【００６１】
ＲＷＭクリアスイッチがオフ、バックアップが正常、かつ、チェックサムが一致した場合は、ＣＰＵのフラグなどを電源オフ時の状態に戻す復電起動処理（Ｓ２９）を実行する。
【００６２】
発明の実施の形態１によれば、遊技機の電源立ち上げ時に不正リセットフラグを確認することにより、不正なリセットが行われたかどうか判定し、不正なリセットが行われたと判定されたときリセットエラー処理を実行するので、斯かる不正なリセットによる不正な利益の供与を防止できる。すなわち、ぶら下がり基板等によって、電源断を介さずにリセット信号が入力されたという不正なリセットを検知することができ、動作停止や報知等のリセットエラー処理を実行することができる。
【００６３】
実際の遊技機において次のケースが想定される。
（Ａ）電源断−＞電源断退避処理−＞電源入−＞電源立ち上げ処理
（Ｂ）リセット−＞電源立ち上げ処理
ただし、（Ａ）のシーケンスにリセットが含まれてもよい。
【００６４】
上記（Ａ）は問題がないが、上記（Ｂ）は不正行為と考えられる。上記（Ｂ）は、不正に追加した基板などを使用して、電圧を低下させずにリセット信号のみを強制的にＣＰＵに入力した場合が該当する。従来の遊技機では、上記（Ｂ）のケースでは電源断退避処理を実行することがなく、リセット解除後は初期起動状態（ＲＷＭクリア）となっていた。電圧が低下していなかったので電源断退避処理が行われず、バックアップフラグがオフなので初期起動処理が実行されてしまう（図９のＳ２６でＮＯ，Ｓ３０を実行）。このことを悪用して、意図的に初期起動状態とすることにより大当たり判定用乱数を初期化し、大当たりを狙い打つ不正行為（ぶら下がりゴト）が存在した。
【００６５】
発明の実施の形態１においては、遅延回路ＤＬにより、リセット端子（ＸＳＲＳＴ）よりも、割り込み端子（ＸＩＮＴ）の方に先にリセット信号が到達するようになっているとともに、ソフトウエアにおいてマスカブル割り込みが発生した場合に、「不正リセットフラグをオン」とする。他方、電源断退避処理実行時に「不正リセットフラグをオフ」とする。そして、電源立ち上げ時処理において不正リセットフラグをチェックする。
【００６６】
発明の実施の形態１によれば、上記（Ｂ）のケースでは、電源断退避処理が実行されていないので不正リセットフラグがオンのままであり、不正行為と判定することができる（図９のＳ２１でＹＥＳ、Ｓ２２を実行）。したがって、発明の実施の形態１によれば、いわゆるぶら下がりゴトを効果的に防止することができる。
【００６７】
発明の実施の形態２．
発明の実施の形態２は、起動時にリセットフラグとバックアップフラグの組み合わせを確認するものである。発明の実施の形態２は、電源断退避処理が従来と同じである点（図８のＳ１４〜Ｓ１６の不正リセットフラグのチェックとそのクリア(オフ）がない）と、電源立ち上げ処理の最初においてバックアップフラグのチェックを行う点で、発明の実施の形態１とは異なる。
【００６８】
以下、相違点について説明を加える。
【００６９】
図１０に示すマスカブル割り込み処理では、リセットフラグをオンにする（Ｓ１ａ）。発明の実施の形態１では不正リセットフラグであり、この点で相違するが、これは単なるフラグの意味付けの相違であり、処理の点で実質的な違いはない。
【００７０】
図１１の電源断退避処理では、発明の実施の形態１（図８）のＳ１４〜Ｓ１６の不正リセットフラグのチェックとそのクリア(オフ）がない。図１１の処理は、従来の電源断退避処理と同じである。
【００７１】
図１２に示す電源立ち上げ（リセット解除）処理では、最初にバックアップフラグがチェックされる（Ｓ２５）。バックアップフラグがオンであれば（Ｓ２６でＹＥＳ）、ＲＷＭクリアスイッチのチェック（Ｓ２３）以降の処理が行われる。バックアップフラグがオフであれば（Ｓ２６でＮＯ）、リセットフラグがチェックされる（Ｓ２０ａ）。リセットフラグがオフであれば（Ｓ２１ａでＮＯ）、ＲＷＭクリアスイッチのチェック（Ｓ２３）以降の処理が行われる。リセットフラグがオンであれば（Ｓ２１ａでＹＥＳ）、バックアップフラグがオフであることと相俟って、電源電圧が低下することなくリセットされたことを意味するから、不正行為と判定してリセットエラー処理を実行する（Ｓ２２）。
【００７２】
これ以降の処理は、発明の実施の形態１と同じであるのでその説明は省略する。
【００７３】
発明の実施の形態２は、発明の実施の形態１と同様の作用効果を奏する。すなわち、電源立ち上げ時において、リセットフラグがオンかつバックアップフラグがオフの場合（これは上記（Ｂ）のケース）は、電源断を介さない不正なリセットであると判断できる。
【００７４】
なお、以上の説明において、パチンコ機を例にとり説明を加えたが、本発明は、ＣＰＵを内蔵するスロットマシン（回胴式遊技機）などの遊技機にも適用することができる。
【００７５】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【図面の簡単な説明】
【００７６】
【図１】遊技機の表面構造を示す斜視図である。
【図２】遊技機の裏面構造を示す斜視図である。
【図３】遊技者から見た盤面体の様子を示す図（正面図）である。
【図４】遊技機の機能ブロック図である。
【図５】発明の実施の形態に係る制御部のハードウエアブロック図である。
【図６】図６（ａ）は発明の実施の形態に係る割り込み端子とリセット端子に関する接続図、図６（ｂ）は従来の割り込み端子とリセット端子の接続図である。
【図７】発明の実施の形態１に係る割り込み処理フローチャートである。
【図８】発明の実施の形態１に係る電源断退避処理フローチャートである。
【図９】発明の実施の形態１に係る電源立ち上げ処理フローチャートである。
【図１０】発明の実施の形態２に係る割り込み処理フローチャートである。
【図１１】発明の実施の形態２に係る電源断退避処理フローチャートである。
【図１２】発明の実施の形態２に係る電源立ち上げ処理フローチャートである。
【符号の説明】
【００７７】
４０    制御部
４０ａ  入賞判定部
ＢＫ    バックアップ電源
ＢＵＦ    バッファ
ＣＳＷ    ＲＷＭクリアスイッチ
ＤＬ    遅延回路
Ｒ，Ｃ  積分回路（ローパスフィルタ）
【図１】
0005204525.tif 000002
【図２】
0005204525.tif 000003
【図３】
0005204525.tif 000004
【図４】
0005204525.tif 000005
【図５】
0005204525.tif 000006
【図６】
0005204525.tif 000007
【図７】
0005204525.tif 000008
【図８】
0005204525.tif 000009
【図９】
0005204525.tif 000010
【図１０】
0005204525.tif 000011
【図１１】
0005204525.tif 000012
【図１２】
0005204525.tif 000013