(57)【特許請求の範囲】
【請求項１】
第１のインダクタと第２のインダクタとを結合したカップリングインダクタと、
前記第１のインダクタに流入する電流を断続的にオン・オフする第１のパワー半導体スイッチング素子と、
前記第２のインダクタに流入する電流を断続的にオン・オフする第２のパワー半導体スイッチング素子と、
前記第１のパワー半導体スイッチング素子がオフ時に前記第１のインダクタから流出する電流を循環させるとともに、前記第２のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定する第１のダイオードと、
前記第１のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定するとともに、前記第２のパワー半導体スイッチング素子がオフ時に前記第２のインダクタから流出する電流を循環させる第２のダイオードと、
前記第１のパワー半導体スイッチング素子に並列に付帯する第１のボディーダイオードと、
前記第２のパワー半導体スイッチング素子に並列に付帯する第２のボディーダイオードと、
前記第１のダイオードのアノードと前記第２のダイオードのアノードの接続点と、前記第１のインダクタの第２極性端子および前記第２のインダクタの第１極性端子の接続点との間に接続された出力コンデンサと、
を備え、
前記第１のインダクタの第１極性端子と前記第１のパワー半導体スイッチング素子の第２端子と前記第１のダイオードのカソードとが接続され、
前記第２のインダクタの第２極性端子と前記第２のパワー半導体スイッチング素子の第２端子と前記第２のダイオードのカソードとが接続され、
前記第１のインダクタと前記第１のパワー半導体スイッチング素子と前記第１のダイオードと前記第２のダイオードと前記第２のボディーダイオードと前記出力コンデンサとによって、第１の降圧コンバータが構成され、
前記第２のインダクタと前記第２のパワー半導体スイッチング素子と前記第２のダイオードと前記第１のダイオードと前記第１のボディーダイオードと前記出力コンデンサとによって、第２の降圧コンバータが構成され、
前記第１のパワー半導体スイッチング素子の第１端子と前記第２のパワー半導体スイッチング素子の第１端子との間に入力した交流電力から前記出力コンデンサの両端子間に直流電力を出力することを特徴とする電源装置。
【請求項２】
第１のインダクタと第２のインダクタとを結合したカップリングインダクタと、
前記第１のインダクタに流入する電流を断続的にオン・オフする第１のパワー半導体スイッチング素子と、
前記第２のインダクタに流入する電流を断続的にオン・オフする第２のパワー半導体スイッチング素子と、
前記第１のパワー半導体スイッチング素子がオフ時に前記第１のインダクタから流出する電流を循環させるとともに、前記第２のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定する第１のダイオードと、
前記第１のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定するとともに、前記第２のパワー半導体スイッチング素子がオフ時に前記第２のインダクタから流出する電流を循環させる第２のダイオードと、
前記第１のパワー半導体スイッチング素子に並列に付帯する第１のボディーダイオードと、
該第１のボディーダイオードの電流を流す方向とは逆方向の特性で前記第２のパワー半導体スイッチング素子に並列に付帯する第２のボディーダイオードと、
前記第１のダイオードのアノードと前記第２のダイオードのアノードの接続点と、前記第１のインダクタの第２極性端子および前記第２のインダクタの第１極性端子の接続点との間に接続された出力コンデンサと、
を備え、
前記第１のパワー半導体スイッチング素子と前記第２のパワー半導体スイッチング素子とが直列に接続され、
前記第１のインダクタの第１極性端子と前記第２のパワー半導体スイッチング素子の第２端子と前記第１のダイオードのカソードとが接続され、
前記第２のインダクタの第２極性端子と前記第２のダイオードのカソードとが接続され、
前記第１のインダクタと前記第１のパワー半導体スイッチング素子と前記第１のダイオードと前記第２のダイオードと前記第２のボディーダイオードと前記出力コンデンサとによって、第１の降圧コンバータが構成され、
前記第２のインダクタと前記第２のパワー半導体スイッチング素子と前記第２のダイオードと前記第１のダイオードと前記第１のボディーダイオードと前記出力コンデンサとによって、第２の降圧コンバータが構成され、
前記第１のパワー半導体スイッチング素子の第１端子と前記第２のインダクタの第２極性端子との間に入力した交流電力から前記出力コンデンサの両端子間に直流電力を出力することを特徴とする電源装置。
【請求項３】
第１のインダクタと第２のインダクタとを結合したカップリングインダクタと、
逆素子機能を有し、前記第１のインダクタに流入する電流を断続的にオン・オフする第１のパワー半導体スイッチング素子と、
逆素子機能を有し、前記第２のインダクタに流入する電流を断続的にオン・オフする第２のパワー半導体スイッチング素子と、
前記第１のパワー半導体スイッチング素子がオフ時に前記第１のインダクタから流出する電流を循環させるとともに、前記第２のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定する第１のダイオードと、
前記第１のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定するとともに、前記第２のパワー半導体スイッチング素子がオフ時に前記第２のインダクタから流出する電流を循環させる第２のダイオードと、
前記第１のダイオードのアノードと前記第２のダイオードのアノードの接続点と、前記第１のインダクタの第２極性端子および前記第２のインダクタの第１極性端子の接続点との間に接続された出力コンデンサと、
を備え、
前記第１のパワー半導体スイッチング素子と前記第２のパワー半導体スイッチング素子が電流を流す極性とが互いに逆極性で並列に接続され、
前記第１のインダクタの第１極性端子と前記第２のパワー半導体スイッチング素子の第２端子と前記第１のダイオードのカソードとが接続され、
前記第２のインダクタの第２極性端子と前記第２のダイオードのカソードとが接続され、
前記第１のインダクタと前記第１のパワー半導体スイッチング素子と前記第１のダイオードと前記第２のダイオードと前記出力コンデンサとによって、第１の降圧コンバータが構成され、
前記第２のインダクタと前記第２のパワー半導体スイッチング素子と前記第２のダイオードと前記第１のダイオードと前記出力コンデンサとによって、第２の降圧コンバータが構成され、
前記第１のパワー半導体スイッチング素子の第１端子と前記第２のインダクタの第２極性端子との間に入力した交流電力から前記出力コンデンサの両端子間に直流電力を出力することを特徴とする電源装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のインダクタと前記第２のインダクタとのカップリングインダクタの結合係数が０．９以上であることを特徴とする電源装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記第１の降圧コンバータは、交流入力電圧の正の半サイクル期間に動作させ、また前記第２の降圧コンバータは、前記交流入力電圧の負の半サイクル期間に動作させるようにしたことを特徴とする電源装置。
【請求項６】
請求項５において、
前記交流入力電圧の正の半サイクル期間における前記第１の降圧コンバータの前記第１のパワー半導体スイッチング素子と、前記交流入力電圧の負の半サイクル期間における前記第２の降圧コンバータの前記第２のパワー半導体スイッチング素子のスイッチング動作は、ＰＷＭパルスによって制御されることを特徴とする電源装置。
【請求項７】
請求項５において、
前記第１のパワー半導体スイッチング素子、および前記第２のパワー半導体スイッチング素子のスイッチング動作は、前記交流入力電圧の正、または負の半サイクル期間に拘らず、常にＰＷＭパルスによって制御されることを特徴とする電源装置。
【請求項８】
請求項５において、
前記第１の降圧コンバータの前記第２のパワー半導体スイッチング素子の動作、および前記第２の降圧コンバータの前記第１のパワー半導体スイッチング素子の動作は、前記交流入力電圧と直流出力電圧とを比較して、前記交流入力電圧の値が前記直流出力電圧の値以上にあるときにＰＷＭパルスによって制御されることを特徴とする電源装置。
【請求項９】
請求項６乃至請求項８のいずれか一項において、
前記電源装置の入出力電圧関係を制御する前記ＰＷＭパルスの発生に必要な電流情報の取り込みは、前記２つのインダクタと前記出力コンデンサとの間にカレントトランスを備えるか、または前記出力コンデンサの低電位側の電流経路にセンス抵抗を備えることを特徴とする電源装置。
【請求項１０】
請求項６乃至請求項８のいずれか一項において、
さらに、
第３のパワー半導体スイッチング素子と、
第４のパワー半導体スイッチング素子と、
を備え、
前記第１ダイオードに並列に前記第３のパワー半導体スイッチング素子が接続され、前記第２ダイオードに並列に前記第４のパワー半導体スイッチング素子が接続され、
前記交流入力電圧の正の半サイクル期間には前記第４のパワー半導体スイッチング素子が、前記交流入力電圧の負の半サイクル期間には前記第３のパワー半導体スイッチング素子が、前記ＰＷＭパルスのオン・オフを反転したパルスによって制御されることを特徴とする電源装置。
【請求項１１】
請求項１０において、
前記第１のパワー半導体スイッチング素子、および前記第２のパワー半導体スイッチング素子のスイッチング動作は、前記交流入力電圧の正、または負の半サイクル期間に拘らず、常に前記ＰＷＭパルスによって制御され、
前記第３と第４のパワー半導体スイッチング素子のスイッチング動作は、前記交流入力電圧の正の半サイクル期間には前記第４のパワー半導体スイッチング素子が、前記交流入力電圧の負の半サイクル期間には前記第３のパワー半導体スイッチング素子が、前記ＰＷＭパルスのオン・オフを反転したパルスによって制御されることを特徴とする電源装置。
【請求項１２】
第１のインダクタと、
第２のインダクタと、
出力コンデンサと、
前記第１のインダクタの第１端子と一端を接続され前記第１のインダクタに流入する電流を断続的にオン・オフする第１のパワー半導体スイッチング素子と、
前記第２のインダクタの第１端子と一端を接続され前記第２のインダクタに流入する電流を断続的にオン・オフする第２のパワー半導体スイッチング素子と、
前記第１のインダクタの第２端子と前記出力コンデンサの一端との間をオン・オフする第３のパワー半導体スイッチング素子と、
前記第２のインダクタの第２端子と前記出力コンデンサの一端との間をオン・オフする第４のパワー半導体スイッチング素子と、
前記第１のパワー半導体スイッチング素子と前記第３のパワー半導体スイッチング素子がオフ時に前記第１のインダクタから流出する電流を循環させるとともに、前記第２のパワー半導体スイッチング素子と前記第４のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定する第１のダイオードと、
前記第１のパワー半導体スイッチング素子と前記第３のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定するとともに、前記第２のパワー半導体スイッチング素子と前記第４のパワー半導体スイッチング素子がオフ時に前記第２のインダクタから流出する電流を循環させる第２のダイオードと、
前記第１のパワー半導体スイッチング素子に並列に付帯する第１のボディーダイオードと、
前記第２のパワー半導体スイッチング素子に並列に付帯する第２のボディーダイオードと、
前記第３のパワー半導体スイッチング素子に並列に付帯する第３のボディーダイオードと、
前記第４のパワー半導体スイッチング素子に並列に付帯する第４のボディーダイオードと、
を備え、
前記第１のダイオードのアノードと前記第２のダイオードのアノードとは互いに接続されて、該接続点は、前記出力コンデンサの他端と接続され、
前記第１のインダクタの第１端子と前記第１のパワー半導体スイッチング素子の第２端子と前記第１のダイオードのカソードとが接続され、
前記第２のインダクタの第１端子と前記第２のパワー半導体スイッチング素子の第２端子と前記第２のダイオードのカソードとが接続され、
前記第１のインダクタと前記第１のパワー半導体スイッチング素子と前記第３のパワー半導体スイッチング素子と前記第１のダイオードと前記第２のダイオードと前記第２のボディーダイオードと前記第４のボディーダイオードと前記出力コンデンサとによって、第１の降圧コンバータが構成され、
前記第２のインダクタと前記第２のパワー半導体スイッチング素子と前記第４のパワー半導体スイッチング素子と前記第２のダイオードと前記第１のダイオードと前記第１のボディーダイオードと前記第３のボディーダイオードと前記出力コンデンサとによって、第２の降圧コンバータが構成され、
前記第１のパワー半導体スイッチング素子の第１端子と前記第２のパワー半導体スイッチング素子の第１端子との間に入力した交流電力から前記出力コンデンサの両端子間に直流電力を出力することを特徴とする電源装置。
【請求項１３】
請求項１２において、
前記第１の降圧コンバータは、交流入力電圧の正の半サイクル期間に動作し、
前記第２の降圧コンバータは、前記交流入力電圧の負の半サイクル期間に動作し、
前記第１のパワー半導体スイッチング素子と、前記第２のパワー半導体スイッチング素子のスイッチング動作は、ＰＷＭパルスによって制御され、
前記第３のパワー半導体スイッチング素子の動作は、前記交流入力電圧の正の半サイクル期間はＰＷＭパルスによって制御され、前記交流入力電圧の負の半サイクル期間はオフ状態となり、
前記第４のパワー半導体スイッチング素子の動作は、前記交流入力電圧の正の半サイクル期間はオフ状態となり、前記交流入力電圧の負の半サイクル期間はＰＷＭパルスによって制御されることを特徴とする電源装置。
【請求項１４】
請求項６乃至請求項１１のいずれか一項、または請求項１３において、
前記電源装置を２つ並列に設け、これら２つの電源装置のＰＷＭパルスによる制御を互いに位相を１８０度ずらしたタイミングで行い、２つの電源装置をインターリーブ動作させるようにしたことを特徴とする電源装置。
【請求項１５】
請求項１４において、
前記２つの電源装置の出力コンデンサが前記２つの電源装置で共用されていることを特徴とする電源装置。
【請求項１６】
複数の直列に接続したＬＥＤと、該複数の直列に接続したＬＥＤに一定電流を供給する電源装置とを有するＬＥＤ照明器具であって、
前記電源装置は、請求項１乃至請求項１５のいずれか一項において記載の電源装置であることを特徴とするＬＥＤ照明器具。
【請求項１７】
磁気記録ディスクと、磁気ヘッドと、磁気ディスク回転駆動装置と、磁気ヘッド駆動装置と、磁気ヘッド位置制御装置と、入出力信号制御装置と、当該装置に電力を供給する電源装置とを具備するハードディスク装置であって、
前記電源装置は、請求項１乃至請求項１５のいずれか一項において記載の電源装置であることを特徴とするハードディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ−ＤＣコンバータの電源装置に関する。特にダイオードブリッジの無い低コストの電源装置に関するものである。
【背景技術】
【０００２】
従来知られているＡＣ−ＤＣコンバータの電源装置においては、力率改善コンバータがダイオードブリッジによる整流器と昇圧コンバータで構成されるのが主流である。
また特許文献１では、ダイオード、スイッチ、インダクタ、コンデンサからそれぞれ成る第１の降圧コンバータと第２の降圧コンバータを備え、交流入力電圧の正の半サイクル期間は第１の降圧コンバータを動作させ、交流入力電圧の負の半サイクル期間は第２の降圧コンバータを動作させて、それぞれの出力のコンデンサの両端電圧の和電圧を直流出力電圧として得る降圧コンバータを用いた電源装置の技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ  ２００９／０３０３７６２  Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、力率改善コンバータにダイオードブリッジを用いる方法は、素子数が多くなり、コストの上昇を招く。
また、特許文献１の降圧コンバータを用いた電源装置においては、交流入力電圧の正の半サイクル期間に、降圧コンバータのスイッチに付帯しているボディーダイオードを介して、交流入力電圧に戻る経路が形成されるため、過電流により素子の破損の虞がある。この対策として、２個の入力ダイオードが必要になる。また、この方法は、インダクタが２個、２つの降圧コンバータをそれぞれ制御するために電流センスが２組、出力のコンデンサが２個と、それぞれ２倍に増加する等、低コストを図る上では部品点数の削減が不充分であるという課題がある。
【０００５】
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、降圧コンバータを用いたＡＣ−ＤＣコンバータの電源装置において、部品点数が削減でき、低コストの電源装置を提供することである。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の電源装置は、第１のインダクタと第２のインダクタとを結合したカップリングインダクタと、前記第１のインダクタに流入する電流を断続的にオン・オフする第１のパワー半導体スイッチング素子と、前記第２のインダクタに流入する電流を断続的にオン・オフする第２のパワー半導体スイッチング素子と、前記第１のパワー半導体スイッチング素子がオフ時に前記第１のインダクタから流出する電流を循環させるとともに、前記第２のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定する第１のダイオードと、前記第１のパワー半導体スイッチング素子がオン時に電流の帰還経路を限定するとともに、前記第２のパワー半導体スイッチング素子がオフ時に前記第２のインダクタから流出する電流を循環させる第２のダイオードと、前記第１のパワー半導体スイッチング素子に並列に付帯する第１のボディーダイオードと、前記第２のパワー半導体スイッチング素子に並列に付帯する第２のボディーダイオードと、前記第１のダイオードのアノードと前記第２のダイオードのアノードの接続点と、前記第１のインダクタの第２極性端子および前記第２のインダクタの第１極性端子の接続点との間に接続された出力コンデンサと、を備え、前記第１のインダクタの第１極性端子と前記第１のパワー半導体スイッチング素子の第２端子と前記第１のダイオードのカソードとが接続され、前記第２のインダクタの第２極性端子と前記第２のパワー半導体スイッチング素子の第２端子と前記第２のダイオードのカソードとが接続され、前記第１のインダクタと前記第１のパワー半導体スイッチング素子と前記第１のダイオードと前記第２のダイオードと前記第２のボディーダイオードと前記出力コンデンサとによって、第１の降圧コンバータが構成され、前記第２のインダクタと前記第２のパワー半導体スイッチング素子と前記第２のダイオードと前記第１のダイオードと前記第１のボディーダイオードと前記出力コンデンサとによって、第２の降圧コンバータが構成され、前記第１のパワー半導体スイッチング素子の第１端子と前記第２のパワー半導体スイッチング素子の第１端子との間に入力した交流電力から前記出力コンデンサの両端子間に直流電力を出力することを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、降圧コンバータを用いたＡＣ−ＤＣコンバータの電源装置において、部品点数が削減でき、低コストの電源装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の電源装置の構成を示す回路図である。
【図２】本発明の第１実施形態の電源装置における各部の電圧波形のタイムチャートである。
【図３】本発明の第１実施形態の電源装置におけるもう１つの各部の電圧波形のタイムチャートである。
【図４】本発明の第１実施形態の電源装置におけるさらにもう１つの各部の電圧波形のタイムチャートである。
【図５】本発明の第２実施形態の電源装置の構成を示す回路図である。
【図６】本発明の第３実施形態の電源装置の構成を示す回路図である。
【図７】本発明の第１実施形態の電源装置におけるカレントトランスによる電流センスを示した回路図である。
【図８】本発明の第１実施形態の電源装置におけるセンス抵抗による電流センスを示した回路図である。
【図９】本発明の第４実施形態の電源装置の構成を示す回路図である。
【図１０】本発明の第４実施形態の電源装置における各部の電圧波形のタイムチャートである。
【図１１】本発明の第５実施形態の電源装置の構成を示す回路図である。
【図１２】本発明の第５実施形態の電源装置における各部の電圧波形のタイムチャートである。
【図１３】本発明の第６実施形態の電源装置の構成を示す回路図である。
【図１４】本発明の第６実施形態の電源装置における各部の電圧波形のタイムチャートである。
【図１５】本発明の第７実施形態のＬＥＤ照明器具用の電源装置の回路図である。
【図１６】本発明の第８実施形態のＨＤＤ装置用の電源装置の説明図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態を、図面を参照して説明する。
【００１０】
(第１実施形態)
本発明の第１実施形態を説明する。
図１は、本発明の第１実施形態の電源装置の構成を示す回路図である。
図１において、ＶｉＨ、ＶｉＬは入力端子であり、ＶｏＨ（Ｈｉｇｈ側）、ＶｏＬ（Ｌｏｗ側）は出力端子である。
入力端子ＶｉＨには、スイッチＱ１を介して、ダイオードＤ３のカソードとインダクタＬ１の一端（黒丸印側、図１）とが接続されている。
もう一方の入力端子ＶｉＬには、スイッチＱ２を介して、ダイオードＤ４のカソードとインダクタＬ２の一端（黒丸印の反対側、図１）とが接続されている。
【００１１】
また、出力端子ＶｏＨには、出力コンデンサＣｏの一端（＋極性側、極性は図示せず）と、インダクタＬ１の他端（黒丸印の反対側、図１）と、インダクタＬ２の他端（黒丸印側、図１）とが接続されている。
もう一方の出力端子ＶｏＬには、出力コンデンサＣｏの他端（−極性側、極性は図示せず）と、ダイオードＤ３とダイオードＤ４のそれぞれのアノードとが接続されている。
【００１２】
さらに、入力端子ＶｉＨ、ＶｉＬの両端にはＡＣ（Alternating Current、交流）入力電圧ＶＡＣが接続され、交流電力が供給される。
また、出力端子ＶｏＨ、ＶｏＬの両端には、ＤＣ（Direct Current、直流）出力電圧Ｖｏが得られ、負荷（図示せず）が接続されている。
なお、半導体素子、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成されているスイッチＱ１、Ｑ２に、並列に接続されているダイオードＤ１、Ｄ２は、スイッチＱ１、Ｑ２にそれぞれ付帯（寄生）しているボディーダイオードのことである。
【００１３】
また、インダクタＬ１とインダクタＬ２は、結合してカップリングインダクタＬｏが形成されており、カップリングインダクタＬｏの極性は、図１にドット（黒丸印）で付した通りである。また、インダクタＬ１、Ｌ２において、ドットを付した端子を第１極性端子、反対側の端子を第２極性端子とする。さらに、ダイオードＤ３とダイオードＤ４はフライホイールダイオード（還流ダイオード）としての機能をする。
なお、図１において、カップリングインダクタＬｏのＬｏに下線を引いてあるのはカップリングインダクタであることを示している。
【００１４】
ここで、第１の降圧コンバータとは、本来の降圧コンバータ動作に必要なスイッチＱ１（第１のパワー半導体スイッチング素子）と、ダイオードＤ３（第１のダイオード）と、インダクタＬ１（第１のインダクタ）と、出力コンデンサＣｏとの基本的な構成に、さらにダイオードＤ４（第２のダイオード）と、ダイオードＤ２（第２のボディーダイオード）とを加えて構成される回路である。
また、第２の降圧コンバータとは、本来の降圧コンバータ動作に必要なスイッチＱ２（第２のパワー半導体スイッチング素子）と、ダイオードＤ４（第２のダイオード）と、インダクタＬ２（第２のインダクタ）と、出力コンデンサＣｏとの基本的な構成に、さらにダイオードＤ３（第１のダイオード）と、ダイオードＤ１（第１のボディーダイオード）とを加えて構成される回路である。
【００１５】
なお、第１の降圧コンバータと第２の降圧コンバータとからなる図１の回路は、力率改善コンバータの機能も有している。後記するように、降圧コンバータとして、スイッチＱ１とスイッチＱ２をオン・オフ（ＯＮ・ＯＦＦ）すると、入力端子ＶｉＨ、ＶｉＬから流入する入力電流における高調波成分の電流も変化するが、スイッチＱ１、Ｑ２のオン・オフの期間や比率を適切に選択することにより、入力電流から高調波成分を排除して、入力電流を正弦波に近づける、つまり力率を改善することも併せて行うことができる。
【００１６】
＜電源装置の動作とタイムチャート＞
次に、本発明の電源装置の第１実施形態の動作を、図２のタイムチャートを参照して説明する。
図２において、スイッチＱ１、Ｑ２（図１）に与える制御信号は、制御信号Ｑ１、Ｑ２の制御信号波形で示されている。これらの制御信号波形がＨｉｇｈ（高電位）にあるときスイッチ（Ｑ１、Ｑ２、図１）はオン（ＯＮ）、Ｌｏｗ（低電位）にあるときにオフ（ＯＦＦ）となっている。制御信号Ｑ１、Ｑ２は、ＰＷＭ（Pulse Width Modulation）パルスによって制御され、ＡＣ入力電圧ＶＡＣから前記した２つの降圧コンバータを用いて、出力コンデンサＣｏの両端にＤＣ出力電圧Ｖｏを得るようにしている。
【００１７】
このため、制御信号Ｑ１によって、ＡＣ入力電圧ＶＡＣの正の半サイクル期間は第１の降圧コンバータのスイッチＱ１が降圧動作をする。
また制御信号Ｑ２によって、ＡＣ入力電圧ＶＡＣの負の半サイクル期間は第２の降圧コンバータのスイッチＱ２が、ＰＷＭ制御による降圧動作を受け持っている。
なお、図２において、ＰＷＭパルスは一定間隔のように図示されているが、オンパルス幅は制御状態によって変化する。
【００１８】
≪ＡＣ入力電圧ＶＡＣが正の半サイクル期間の動作≫
まず、ＡＣ入力電圧ＶＡＣが正の半サイクル期間の動作について説明する。この場合は、入力端子ＶｉＨの電位は入力端子ＶｉＬの電位より高い状態にある。
この期間は、図２のように、スイッチＱ１はＰＷＭパルスによって制御されるためオンとオフの状態を交互にとる。まず、スイッチＱ１がオン状態にされると、ＡＣ入力電圧ＶＡＣによって供給されるエネルギー（電気的なエネルギー、以下において単に「エネルギー」と表記する）は、入力端子ＶｉＨからスイッチＱ１、インダクタＬ１、出力コンデンサＣｏ、ダイオードＤ４、ダイオードＤ２、入力端子ＶｉＬを経由して流れる。したがって、そのエネルギーは出力コンデンサＣｏに蓄積され、出力コンデンサＣｏの両端電圧を上昇させる。
【００１９】
このとき、インダクタＬ１を流れるエネルギーは、｛（ＶＡＣ−Ｖｏ）／Ｌ１｝の傾斜で増加していくため、インダクタＬ１とはカップリングインダクタの関係にあるインダクタＬ２にも、同様にエネルギーが伝達される。このエネルギーの方向（電位、電圧）は、出力コンデンサＣｏの両端電圧を上昇させる方向なので、このエネルギーはダイオードＤ４を経由して循環（還流）することになる。
【００２０】
次に、スイッチＱ１がオフ状態にされると、インダクタＬ１に蓄積されたエネルギーは、出力コンデンサＣｏ、ダイオードＤ３の経由で循環される。このため、インダクタＬ１の蓄積エネルギーは（Ｖｏ／Ｌ１）の傾斜で減少していき、出力コンデンサＣｏの両端電圧を減少させる。このとき、インダクタＬ１とはカップリングインダクタＬｏの関係にあるインダクタＬ２にも、同様にエネルギーが伝達される。
このインダクタＬ２に伝達されたエネルギーの方向は、出力コンデンサＣｏの両端電圧を減少させる方向なので、このエネルギーは、ダイオードＤ４を経由して循環することになる。
【００２１】
このようにして、スイッチＱ１がオンとオフ状態を交互に繰返すことにより、定常状態において、出力端子ＶｏＨ、ＶｏＬ間に得られるＤＣ出力電圧Ｖｏは、Ｖｏ＝Ｄ・ＶＡＣの関係で得られる。ただし、入力端子ＶｉＨ、ＶｉＬ間に印加されるＡＣ入力電圧をＶＡＣとし、スイッチＱ１のＰＷＭパルスによって制御されるデューティをＤとする。
なお、以上においては、スイッチＱ１はオン・オフの動作を繰り返しているが、スイッチＱ２はオフのままである。したがって、第１の降圧コンバータのみが動作し、第２の降圧コンバータは停止している期間である。
【００２２】
≪ＡＣ入力電圧ＶＡＣが負の半サイクル期間の動作≫
次は、ＡＣ入力電圧ＶＡＣが、負の半サイクル期間の動作について説明する。この場合は、入力端子ＶｉＬの電圧が入力端子ＶｉＨの電位より高い状態である。
この期間は、図２に示すように、スイッチＱ２はＰＷＭパルスによって制御されるため、オンとオフの状態を交互にとる。
まず、スイッチＱ２がオン状態にされると、ＡＣ入力電圧ＶＡＣによって供給されるエネルギーは、入力端子ＶｉＬからスイッチＱ２、インダクタＬ２、出力コンデンサＣｏ、ダイオードＤ３、ダイオードＤ１、入力端子ＶｉＨを経由して流れるため、そのエネルギーは出力コンデンサＣｏに蓄積され、出力コンデンサＣｏの両端電圧を上昇させる。
【００２３】
このとき、インダクタＬ２を流れるエネルギーは、｛（ＶＡＣ−Ｖｏ）／Ｌ２｝の傾斜で増加していくため、インダクタＬ２とはカップリングインダクタの関係にあるインダクタＬ１にも、同様にエネルギーが伝達される。このインダクタＬ１に伝達されたエネルギーの方向は、出力コンデンサＣｏの両端電圧を上昇させる方向なので、このエネルギーはダイオードＤ３を経由して循環（還流）することになる。
【００２４】
次に、スイッチＱ２がオフ状態にされると、インダクタＬ２に蓄積されたエネルギーは、出力コンデンサＣｏ、ダイオードＤ４の経由で循環される。このため、インダクタＬ２の蓄積エネルギーは（Ｖｏ／Ｌ２）の傾斜で減少していくため、出力コンデンサＣｏの両端電圧を減少させる。
このとき、インダクタＬ２とはカップリングインダクタＬｏの関係にあるインダクタＬ１にも、同様にエネルギーが伝達される。このエネルギーの方向は出力コンデンサＣｏの両端電圧を減少させる方向なので、このエネルギーはダイオードＤ４を経由して循環することになる。
【００２５】
このようにして、スイッチＱ２がオンとオフ状態を交互に繰返すことにより、定常状態において、出力端子ＶｏＨ、ＶｏＬ間に得られるＤＣ出力電圧Ｖｏは、前述の式と同様にＤを前記したデューティとして、Ｖｏ＝Ｄ・ＶＡＣの関係で得られる。
なお、以上においては、スイッチＱ２はオン・オフの動作を繰り返しているが、スイッチＱ１はオフのままである。したがって、第２の降圧コンバータのみが動作し、第１の降圧コンバータは停止している期間である。
【００２６】
ここでは、インダクタＬ１とインダクタＬ２を独立に使用した場合に代えて、インダクタＬ１とインダクタＬ２を結合し、カップリングインダクタＬｏとして使用する場合のメリットを、ＡＣ入力電圧ＶＡＣが正の半サイクル期間の動作を使って説明する。
【００２７】
≪インダクタＬ１とインダクタＬ２を独立に使用する場合≫
まず、インダクタＬ１とインダクタＬ２を独立に使用する場合は、ＡＣ入力電圧ＶＡＣによって供給されるエネルギーは、図２に示すように、スイッチＱ１がオン状態にされると次の経路で電流が流れる。
その経路は、図１において、入力端子ＶｉＨからスイッチＱ１、インダクタＬ１、出力コンデンサＣｏ、ダイオードＤ４、ダイオードＤ２、入力端子ＶｉＬを経由して流れるものであり、これらの素子によって、通常の第１の降圧コンバータが形成される。
しかし、それのみならず、入力端子ＶｉＨからスイッチＱ１、インダクタＬ１、インダクタＬ２、ダイオードＤ２、入力端子ＶｉＬを経由して流れる回路が形成される。
【００２８】
このため、インダクタＬ２には入力端子ＶｉＬに戻る方向にエネルギーが蓄積されることになる。このインダクタＬ２の蓄積エネルギーは、スイッチＱ１がオフ状態にされても同じ方向に流れようとするが、この流れはスイッチＱ１がオフによって、さらにはこの流れに対して逆向きのスイッチＱ１に付帯するダイオードＤ１によっても阻止される。
このため、インダクタＬ２の蓄積エネルギーの流れる経路がなくなると云う問題が発生する。
なお、インダクタＬ２を含む通常の第２の降圧コンバータでも同様のことが起こり、インダクタＬ１の蓄積エネルギーの流れる経路がなくなると云う問題が発生する。
【００２９】
≪インダクタＬ１とインダクタＬ２を結合して使用する場合≫
次に、インダクタＬ１とインダクタＬ２を結合してカップリングインダクタＬｏとして使用する場合は、スイッチＱ１がオン状態にされたときに、インダクタＬ２に蓄積されるエネルギーの方向を、インダクタＬ１とＬ２を独立に使用した場合の蓄積エネルギーの方向と反対方向に変えることができる。
また、スイッチＱ２がオン状態にされたときに、インダクタＬ１に蓄積されるエネルギーの方向を、インダクタＬ１とＬ２を独立に使用した場合の蓄積エネルギーの方向と反対方向に変えることができる。
このような対応策を採ることで、常にインダクタＬ２とインダクタＬ１の蓄積エネルギーの経路を確保することができるようになる。
【００３０】
以上の方法は、インダクタＬ２、Ｌ１の蓄積エネルギーの経路を確保すると云う方法であり、これを達成するためには、インダクタＬ１とインダクタＬ２のカップリングインダクタとしての結合係数は、０．９以上であることが望ましい。この値は、カップリングインダクタとしては密結合の部類に入り，製造がし易いと云う利点がある。
【００３１】
本実施形態では、ダイオードブリッジを持たずに、ＡＣ入力電圧ＶＡＣの正、負のサイクル期間に拘らず、常に出力コンデンサＣｏにはＤＣ出力電圧Ｖｏが得られるので、ダイオードブリッジが削除できるほか、インダクタの磁性部品を１個にできるなど、大幅な部品点数削減ができる。したがって、低コストの電源装置が提供できることになる。
【００３２】
≪電源装置を動作させるためのもう１つのタイムチャート≫
図３は、図１の本発明の電源装置の第１実施形態を動作させるためのもう１つのタイムチャートである。
この動作タイミングは、制御信号Ｑ１と制御信号Ｑ２を、ＡＣ入力電圧ＶＡＣの正、負のサイクル期間に拘らず、ＰＷＭパルスによって制御して、常にスイッチＱ１とスイッチＱ２を動作させることにある。
これにより、ＡＣ入力電圧ＶＡＣの正の半サイクル期間は、図２でスイッチＱ２がオフ状態にあって、ダイオードＤ２に総て流れていた電流が、スイッチＱ２をオン・オフすることにより、スイッチＱ２に断続的に流れるようになる。
ダイオードＤ２とスイッチＱ２との導通（オン）時の抵抗を比較すれば、スイッチＱ２の方が低抵抗であるので、導通損が低減でき、低損失化を図ることができる。
また、ダイオードＤ２とスイッチＱ２の併用により側路ができて、より低抵抗となるので、さらに導通損が低減できる。
【００３３】
同様にして、ＡＣ入力電圧ＶＡＣの負の半サイクル期間の場合は、スイッチＱ１に断続的に流れるようになる。このように、図２の制御でダイオードＤ２、またはダイオードＤ１に総て流れていた電流は、前記したように図３の制御により低オン抵抗のスイッチＱ２、またはＱ１に流れる。したがって、スイッチとダイオードの併用により導通損が低減でき、低損失化を図ることができる。
また、更なるダイオードＤ２、Ｄ１の導通損の削減には、ダイオードＤ２、Ｄ１の導通期間は、スイッチＱ２、Ｑ１をずっとオン状態にすることで、効果がより大にできる。
【００３４】
≪さらにもう１つのタイムチャート≫
図４は、図１の本発明の電源装置の第１実施形態を動作させるための、さらにもう１つのタイムチャートである。
図３のタイムチャートによる制御では、スイッチＱ１とスイッチＱ２が、常にＰＷＭパルスによって制御されているため、ＡＣ入力電圧ＶＡＣの値がＤＣ出力電圧Ｖｏの値より小さい場合に、出力コンデンサＣｏに蓄積されたＤＣ出力電圧をＡＣ入力側に放出する虞がある。
【００３５】
このような現象は、インダクタＬ１、またはインダクタＬ２の値が小さい場合には顕著である。この現象の解消のため、図４のタイムチャートによる制御が有効となる。
図４では、図２の制御でダイオードＤ２、またはＤ１の導通期間に、ＡＣ入力電圧ＶＡＣがＤＣ出力電圧Ｖｏに達しない場合は、スイッチＱ１とスイッチＱ２とをオフ状態にし、ＡＣ入力電圧ＶＡＣがＤＣ出力電圧Ｖｏより大きい場合には、スイッチＱ１とスイッチＱ２とをＰＷＭパルスによって制御するようにしている。
この制御方法により、ＡＣ入力電圧ＶＡＣがＤＣ出力電圧Ｖｏに達しない場合において、出力コンデンサＣｏに蓄積されたＤＣ出力電圧がＡＣ入力側へ放出することを避けることができる。
【００３６】
(第２実施形態)
図５に、本発明を適用した電源装置の第２実施形態を示す。図１の第１実施形態と異なる点は、スイッチＱ２を図５に示す向きにスイッチＱ１と直列に設けるようにしたことにある。スイッチＱ２以外については、図１と同様であるので説明は省略する。
図５において、ＡＣ入力電圧ＶＡＣが正の半サイクルにおいては、スイッチＱ１のオン・オフ動作により、入力端子ＶｉＨより入力する正の電圧は、ダイオードＤ２が順方向で作用する。したがって、入力端子ＶｉＨより供給されるエネルギーは、入力端子ＶｉＨ、スイッチＱ１、ダイオードＤ２、インダクタＬ１、出力コンデンサＣｏ、ダイオードＤ４、入力端子ＶｉＬの経路で流れ、図１におけるスイッチＱ１のオン・オフ動作と同様の第１の降圧コンバータの動作、機能を有する。
【００３７】
また、ＡＣ入力電圧ＶＡＣが負の半サイクルにおいて、スイッチＱ２のオン・オフ動作により、入力端子ＶｉＨより入力する負の電圧は、ダイオードＤ１が順方向で作用する。
したがって、入力端子ＶｉＬより供給されるエネルギーは、入力端子ＶｉＬ、インダクタＬ２、出力コンデンサＣｏ、ダイオードＤ３、スイッチＱ２、ダイオードＤ１、入力端子ＶｉＨの経路で流れ、図１におけるスイッチＱ２のオン・オフ動作と同様の第２の降圧コンバータの動作、機能を有する。
このようにしても、図２〜図４の何れかの制御でスイッチＱ１、Ｑ２を動作させることができ、図１と同様の効果が得られる。また、スイッチＱ１、Ｑ２をまとめて一箇所に配置できるので、駆動が容易になる。
【００３８】
(第３実施形態)
図６は、本発明の電源装置の第３実施形態の構成を示す回路図である。
図６が図１と異なる点は、スイッチＱ１とスイッチＱ２を互い違いに配置して並列に接続するようにしたことにある。
図６は、スイッチＱ１とスイッチＱ２を逆阻止ＩＧＢＴ（Insulated Gate Bipolar Transistor）に変えて、ダイオードＤ１、ダイオードＤ２を削除したこと以外は図１もしくは図５と同様の構成である。したがって、スイッチＱ１とスイッチＱ２以外の説明は省略する。
【００３９】
図６において、ＡＣ入力電圧ＶＡＣが正の半サイクルにおいては、スイッチＱ１のオン・オフ動作により、入力端子ＶｉＨより供給されるエネルギーは、入力端子ＶｉＨ、スイッチＱ１、インダクタＬ１、出力コンデンサＣｏ、ダイオードＤ４、入力端子ＶｉＬの経路で流れ、図１におけるスイッチＱ１のオン・オフ動作と同様の第１の降圧コンバータの動作、機能を有する。
また、ＡＣ入力電圧ＶＡＣが負の半サイクルにおいては、入力端子ＶｉＬより供給されるエネルギーは、入力端子ＶｉＬ、インダクタＬ２、出力コンデンサＣｏ、ダイオードＤ３、スイッチＱ２、入力端子ＶｉＨの経路で流れ、図１におけるスイッチＱ２のオン・オフ動作と同様の第２の降圧コンバータの動作、機能を有する。
【００４０】
図６に示した回路構成においても、図２〜図４の何れかの制御でスイッチＱ１、Ｑ２を動作させることができ、図１と同様の効果が得られる。この場合、スイッチＱ１、Ｑ２には、前記した逆阻止ＩＧＢＴをはじめ、逆阻止機能を持ったパワー半導体スイッチング素子が使用できる。
【００４１】
＜電流、電圧の検出情報の取得方法＞
次に、第１実施形態において、スイッチＱ１、Ｑ２の動作タイミングの発生に必要な電流や電圧の検出情報の取得方法を説明する。
図７は、本発明の第１実施形態の電源装置におけるカレントトランス（変流器）ＣＴによる電流センス（電流検出）を示した回路図である。
図７に示すように、出力端子ＶｏＨとカップリングインダクタＬｏの間にカレントトランスＣＴを設けてセンス（検出）電流Ｉｓｎｓを、出力端子ＶｏＨ、ＶｏＬ間からＤＣ出力電圧Ｖｏを検出して、制御回路ＣＯＮＴに供給する。
【００４２】
制御回路ＣＯＮＴで、図２〜図４に示すようなＰＷＭパルスのタイミングを発生する。
また、制御回路ＣＯＮＴには、力率改善を制御する機能を併せて有している。
なお、図２〜図４では、ＰＷＭパルスは一定のオンパルス幅（オン時のパルス幅）で図示しているが、実際のＰＷＭパルスは入力がＡＣ電圧（正弦波）なのでオンパルス幅は変化する。表記上の理由により、概略のＰＷＭパルスを示している。
【００４３】
図８は本発明の第１実施形態の電源装置におけるセンス抵抗（検出抵抗）による電流センスを示した回路図である。
センス電流Ｉｓｎｓの検出法は、図８に示すように、カレントトランスＣＴの代わりにセンス抵抗Ｒｓｎｓを用いてセンス電流Ｉｓｎｓを電圧換算で検出してもよい。
図８において、センス抵抗Ｒｓｎｓを出力コンデンサの負側の端子とダイオードＤ３、Ｄ４のアノード端子の間（コンデンサの低電位側の電流経路）に備える。
このように、ＡＣ電圧を扱っているにも拘らず、ダイオードブリッジによる整流回路がなくても、電流の検出が１箇所で済むので、検出回路が簡単にでき、低コストを図ることができる。
以上については、第１実施形態で述べたが、後述の実施形態（第２〜第４）においても同様の検出情報を用いて必要なスイッチの動作タイミングを発生することは容易である。
【００４４】
(第４実施形態)
図９は、本発明の電源装置の第４実施形態の構成を示す回路図である。
図９が、図１と異なる点は、ダイオードＤ３、Ｄ４にそれぞれスイッチＱ３、Ｑ４を並列に接続していることである。そして、この構成により、ダイオードＤ３、Ｄ４による整流動作に代えてスイッチＱ３、Ｑ４を用いて同期整流動作をさせることにある。この場合、ダイオードＤ３、Ｄ４は、スイッチＱ３、Ｑ４にそれぞれ付帯するボディーダイオードを代用してもよい。
それ以外は図１と同じ構成であり、図１と同じ構成要素には同じ符号を付している。同じ構成要素については説明を省略する。
【００４５】
図１０は、本発明の第４実施形態の電源装置における各部の電圧波形のタイムチャートである。
図９において、スイッチＱ３とスイッチＱ４は同期整流動作を行う。この同期整流動作は、図１０の制御信号Ｑ３、Ｑ４のタイムチャートで行われる。即ち、図１のダイオードＤ３、またはダイオードＤ４が導通する期間のみ、スイッチＱ３、またはスイッチＱ４がオンされる必要がある。このため、スイッチＱ３、Ｑ４を図１０の制御信号Ｑ３、Ｑ４のタイミングで動作させる。
【００４６】
ここで、制御信号Ｑ３、Ｑ４には降圧コンバータの入出力電圧関係を決定するＰＷＭパルスのオン・オフを反転したパルスを用いられる。
このようにして、ダイオードＤ３、Ｄ４が順方向で電流を流すタイミングでスイッチＱ３、Ｑ４がオンする構成としているので、図９の第４実施形態の回路は図１の回路と機能的には実質的に同一となり、同じ動作をする。
このように、ダイオードＤ３、Ｄ４が順方向で機能するタイミングで、スイッチＱ３、Ｑ４がオンするので、導通時のオン抵抗は図１よりも図９の方が低くなり、導通損が低減できて、さらに低損失化を図ることができる。
【００４７】
(第５実施形態)
図１１は、本発明の電源装置の第５実施形態の構成を示す回路図である。
図１１の回路構成は、図１におけるスイッチＱ１、Ｑ２、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、インダクタＬ１、Ｌ２、Ｌｏからなる基本的な電源装置の回路を２系統、備え、第１の回路と第２の回路の動作タイミングの位相を１８０度ずらして、インターリーブ動作させるようにしたことにある。ただし、出力コンデンサＣｏ、入力する交流電力（ＡＣ入力電圧ＶＡＣ）、入力端子ＶｉＨ、ＶｉＬ、出力端子ＶｏＨ、ＶｏＬは共通としている。
このため、図１の回路に、新たにスイッチＱ５、Ｑ６と、ダイオードＤ５、Ｄ６と、ダイオードＤ７、Ｄ８と、インダクタＬ３とＬ４を結合したカップリングインダクタＬｏ２で形成される第３、第４の降圧コンバータを追加した。
なお、ダイオードＤ５、Ｄ６は、スイッチＱ５、Ｑ６にそれぞれ付帯（寄生）するボディーダイオードである。
【００４８】
図１２は、本発明の第５実施形態の電源装置における各部の電圧波形のタイムチャートである。
図１２において、ＡＣ入力電圧ＶＡＣが正の半サイクルの期間では、制御信号であるＱ１とＱ５の正負のタイミングは１８０度逆位相になっている。また、ＡＣ入力電圧ＶＡＣが負の半サイクルの期間では、制御信号であるＱ２とＱ６の正負のタイミングは１８０度逆位相になっている。
図１１のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６を、図１２に示したタイミングで動作させることにより、前記した２系統の電源装置は、インターリーブ動作するので、出力リップルを低減できる効果がある。
なお、ここで、図１２のタイミングは、図２のタイミングの制御をベース（基）に示しているが、図３、図４のタイミングの制御を用いることも可能である。
【００４９】
また、図１１において、出力コンデンサＣｏは共通に用いるとしたが、必ずしも１個のコンデンサである必要はない。例えば、２個の出力コンデンサＣｏをインダクタＬ１とインダクタＬ２を結合したカップリングインダクタＬｏ側に１個、インダクタＬ３とインダクタＬ４を結合したカップリングインダクタＬｏ２側に１個、それぞれ設け、出力端子ＶｏＨ、ＶｏＬ間にそれぞれ接続する構成としてもよい。これによって、２個の出力コンデンサＣｏが並列に接続された関係となり、電気的には１個の共通の出力コンデンサＣｏを構成することになる。
【００５０】
(第６実施形態)
次に、電源装置の第６の実施形態を示す。
図１３は、本発明の電源装置の第６実施形態の構成を示す回路図である。
第６実施形態の方法は、前述したようなインダクタの蓄積エネルギーの方向を変える方法ではなく、インダクタにエネルギーを蓄積させないと云う方法での対応である。
図１３が図１と異なる点は、インダクタＬ１に代わってインダクタＬ１とスイッチＱ９（第５のパワー半導体スイッチング素子）の直列回路を設け、インダクタＬ２に代わってインダクタＬ２とスイッチＱ１０（第６のパワー半導体スイッチング素子）の直列回路を設けるようにしたことにある。
ここで、ダイオードＤ９、Ｄ１０は、スイッチＱ９、Ｑ１０にそれぞれ付帯するボディーダイオードのことである。
他の素子の構成は図１と同じであるので説明は省略する。
【００５１】
図１４は、本発明の第６実施形態の電源装置における各部の電圧波形のタイムチャートである。
図１３の構成において、スイッチＱ１、Ｑ２、Ｑ９、Ｑ１０を図１４の制御信号で動作させる。このとき、ＡＣ入力電圧ＶＡＣの正の半サイクル期間は、スイッチＱ１０がオフの状態になるので、インダクタＬ２へのエネルギーの蓄積がない。
またＡＣ入力電圧ＶＡＣの負の半サイクル期間は、スイッチＱ９がオフ状態になるので、インダクタＬ１へのエネルギーの蓄積がない。
したがって、図１と同様の降圧動作が確保でき、同様の効果が得られる。
また、本実施形態においても、ダイオードに代えて同期整流スイッチを用いることにより、これまでと同様に導通損失が低減できるので、低損失化が図れる。
また、図１の第１実施形態を用いて、第５実施形態で述べた、インターリーブ構成を、図１３の第６実施形態においても適用可能である。
【００５２】
(第７実施形態)
次に本発明の電源装置を用いたＬＥＤ照明器具の実施形態を第７実施形態として示す。
図１５は、本発明の第７実施形態のＬＥＤ（Light Emitting Diode）照明器具における電源装置と負荷（ＬＥＤ照明器具）の構成を示す回路図である。
図１５において、ＬＥＤ１〜ＬＥＤｎの直列回路を負荷として、図７で示した電源装置の回路に接続したものである。
電源装置としては図７、図１で既に説明しているので、重複する説明は省略する。
【００５３】
図１５においては、ＡＣ入力の商用電源から前述の実施形態に示した電源装置を用いて出力したＤＣ電力を、ＬＥＤ照明器具に用いられるＬＥＤ（ＬＥＤ１〜ＬＥＤｎ）の直列回路に供給して、ＬＥＤ（ＬＥＤ１〜ＬＥＤｎ）の直列回路に流れる電流が一定になるように制御回路ＣＯＮＴで制御する。この回路と制御により、ＬＥＤ（ＬＥＤ１〜ＬＥＤｎ）を所望の一定の照度で発光させることができるようにしている。
なお、図１５では、図７で示した電源装置の回路で表記しているが、前記した第１〜第６実施形態の電源装置がどれでも適用できる。
【００５４】
本実施形態のように前述の第１〜第６実施形態で説明したような電源装置を用いたＬＥＤ照明器具によれば、部品点数の削減による低コスト化や導通損の低減による低損失化が図ることができるので、小型で、安価なＬＥＤ照明器具を提供することできる。
【００５５】
(第８実施形態)
次に本発明の電源装置を用いたＨＤＤ（Hard Disk Drive）装置の実施形態を第８実施形態として示す。
図１６は、ＨＤＤ装置へ前記した本実施形態の電源装置を適用したものである。
ＨＤＤ装置における電源システムは、並列冗長構成の電源システムを構築しており、ＡＣ電圧を受電して、前述の第１〜第６実施形態の電源装置である力率改善コンバータＰＦＣ１、ＰＦＣ２と絶縁型ＤＣ−ＤＣコンバータ（Ｉｓｏ ＤＣ−ＤＣ１）、（Ｉｓｏ ＤＣ−ＤＣ２）を介してＤＣ電圧Ｖ１を出力している。
なお、力率改善コンバータＰＦＣ１、ＰＦＣ２に供給されるＡＣ電源の供給ライン（ＡＣライン）はＡＣ−１、ＡＣ−２の別系統であり、ＡＣ電圧が異なることもある。また、力率改善コンバータＰＦＣ１、ＰＦＣ２のそれぞれの出力電圧ＶＤＣ１、ＶＤＣ２の直流電圧が異なることもある。
【００５６】
ＤＣ電圧Ｖ１には、電池を搭載したバックアップ電源ＢＵＰＳを接続して、停電対策を行っている。また、このＤＣ電圧Ｖ１は、非絶縁型ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１１〜ＤＣ−ＤＣ１ｍ）を介してＨＤＤ装置（ＨＤＤ１〜ＨＤＤｍ）に電力を供給したり、非絶縁型ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１〜ＤＣ−ＤＣｎ）を介して、ＨＤＤ装置にデータを記憶したりするための制御を司るプロセッサＣＰＵや、高速大容量メモリＤＲＡＭ、ＳＲＡＭ、また、ＩＣ、ＡＳＩＣなどで構成されるボードに、対象毎にそれぞれに適した電圧の電力を供給している。
【００５７】
本（第８）実施形態のように、前述の第１〜第６実施形態で説明したような電源装置を用いた電源システムや装置によれば、部品点数の削減による低コスト化や導通損の低減による低損失化が図ることができるので、小型な電源システムや装置を得ることが可能となる。
また、本発明の電源装置である力率改善コンバータを降圧型出力とすることは、後段の絶縁型ＤＣ−ＤＣコンバータのパワー半導体スイッチング素子耐圧を低圧化し、後段の絶縁型ＤＣ−ＤＣコンバータ部の損失の削減にも寄与する。このため、電源システムや装置として見たときには、小型、低コスト化のほかに、高効率化が期待できる。
【００５８】
（その他の実施形態）
なお、本発明の電源装置の第５実施形態においては、図１の第１実施形態で示した回路構成を２系統用いてインターリーブ動作をする構成を示したが、インターリーブ動作を適用できる回路構成は、図１の第１実施形態のみではない。
第１実施形態で示した回路構成のみならず、第２（図５）、第３（図６）、第４（図９）、第６（図１３）実施形態で示した回路構成をそれぞれ２系統用いてインターリーブ動作をする構成も可能である。
また、第１、第２、第３、第４、第６実施形態における異なる回路構成を組み合わせて２系統として、インターリーブ動作をする構成も可能である。
【００５９】
また、本発明の電源装置の第１〜第６実施形態において、ＤＣ出力電圧の制御は、図７、図８で示したように検出情報を基に制御回路ＣＯＮＴ（図７、図８）がＰＷＭパルスを発生して行っているが、このＰＷＭ制御に加えてスイッチング周波数を変える制御を用いることも可能である。
このようにＰＷＭ制御に加えてスイッチング周波数を変える制御をすることにより、軽負荷になってインダクタ電流が不連続モードになった場合でも、スイッチング周波数を上げる方向に変えることができるので、負荷状態に拘らず常に臨界モードで制御できるようになり、回路の導通損削減による低損失化を図ることができる。
【００６０】
さらに、制御回路ＣＯＮＴ（図７、図８）で発生するスイッチＱ１、Ｑ２の動作タイミングは、アナログ制御による演算は勿論のこと、ディジタル制御によって演算を実現してもよい。
ディジタル制御には、マイコン、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、等を使用することができる。
【００６１】
また、本発明の電源装置の第１、第２、第４〜第６実施形態において用いられる、スイッチＱ１〜Ｑ６は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor、金属−酸化物−半導体電界効果型トランジスタ）の場合で説明したが、第３実施形態で用いられた前述のＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラトランジスタ）でもよく、またＢＪＴ（Bipolar Junction Transistor、バイポーラ接合型トランジスタ）、あるいは、他の適切なトランジスタを用いても良い。
【００６２】
また、本実施形態では、スイッチＱ１〜Ｑ１０の導通損の削減のためには、低オン抵抗のスイッチを用いる必要があり、そのためにＳｉＣ（Silicon Carbide）、ＧａＮ（Gallium Nitride）などのパワー半導体トランジスタを用いても良い。
【００６３】
また、第７実施形態において、第１〜第６実施形態の電源装置を用いたＬＥＤ照明器具を示したが、本実施形態の電源装置の各種器具への搭載はこれにとどまらない。
本実施形態の電源装置は、降圧コンバータの応用であるため、ＡＣ入力より低いＤＣ出力電圧を得ることのできるコンバータである。したがって、ＬＥＤ照明器具以外の電気製品においても、非絶縁のＡＣ−ＤＣコンバータの電源装置の用途には適している。
【００６４】
また、第８実施形態において、第１〜第６実施形態の電源装置を用いたＨＤＤ装置を示したが、本実施形態の電源装置の各種装置、機器への搭載はこれにとどまらない。
低コストの電源装置として、各種産業応用機器用電源装置、通信情報機器用電源装置、あるいは汎用の絶縁型ＡＣ−ＤＣコンバータ、などへの応用展開ができる。
【００６５】
（本実施形態の補足）
本実施形態の電源装置は、２つのインダクタを結合したカップリングインダクタと出力コンデンサを有する２つの降圧コンバータで構成した電源装置において、前記２つの降圧コンバータのうち、ＡＣ入力電圧の正の半サイクル期間は、第１の降圧コンバータを動作させ、またＡＣ入力電圧の負の半サイクル期間は、第２の降圧コンバータを動作させることにより、ＡＣ入力電圧から前記出力コンデンサの両端にＤＣ出力電圧を得る。
この構成と動作により、ダイオードブリッジを不要とし、さらに他の部品点数も削減している。
【００６６】
また、スイッチに付帯するボディーダイオードの導通期間は、前記スイッチをＰＷＭパルスによって制御する。さらに、ダイオードに代えて同期整流スイッチを用いることにより、ダイオードの導通期間は、前記同期整流スイッチを前記ＰＷＭパルスのオン・オフを反転したパルスで制御する。この制御により、ボディーダイオードやダイオードと低オン抵抗のスイッチが併用できるので、電力に係る導通損を低減して、低損失化している。
以上のことから、本実施形態においては、低コストで低損失の電源装置が提供できる。
【符号の説明】
【００６７】
ＡＣ−１、ＡＣ−２  ＡＣライン
ＢＵＰＳ  バックアップ電源
ＣＯＮＴ  制御回路
Ｃｏ  出力コンデンサ
ＣＴ  カレントトランス
ＤＣ−ＤＣ１〜ＤＣ−ＤＣｎ、ＤＣ−ＤＣ１１〜ＤＣ−ＤＣ１ｍ  非絶縁型ＤＣ−ＤＣコンバータ
Ｄ１、Ｄ２、Ｄ５、Ｄ６、Ｄ９、Ｄ１０  ダイオード、ボディーダイオード
Ｄ３、Ｄ４、Ｄ７、Ｄ８  ダイオード
ＧＮＤ  グランド
ＨＤＤ１〜ＨＤＤｍ  ＨＤＤ装置
Ｉｓｎｓ  センス電流
Ｉｓｏ ＤＣ−ＤＣ１、Ｉｓｏ ＤＣ−ＤＣ２  絶縁型ＤＣ−ＤＣコンバータ
Ｌ１〜Ｌ４  インダクタ
ＬＥＤ１〜ＬＥＤｎ  ＬＥＤ
Ｌｏ、Ｌｏ２  カップリングインダクタ
Ｑ１〜Ｑ６、Ｑ９、Ｑ１０  スイッチ、制御信号、（パワー半導体スイッチング素子）
Ｒｓｎｓ  センス抵抗
ＰＦＣ１、ＰＦＣ２  力率改善コンバータ
ＶＡＣ  ＡＣ入力電圧
ＶｉＨ、ＶｉＬ  入力端子
Ｖｏ  ＤＣ出力電圧
ＶｏＨ、ＶｏＬ  出力端子
【図１】
0005337138.tif 000002
【図２】
0005337138.tif 000003
【図３】
0005337138.tif 000004
【図４】
0005337138.tif 000005
【図５】
0005337138.tif 000006
【図６】
0005337138.tif 000007
【図７】
0005337138.tif 000008
【図８】
0005337138.tif 000009
【図９】
0005337138.tif 000010
【図１０】
0005337138.tif 000011
【図１１】
0005337138.tif 000012
【図１２】
0005337138.tif 000013
【図１３】
0005337138.tif 000014
【図１４】
0005337138.tif 000015
【図１５】
0005337138.tif 000016
【図１６】
0005337138.tif 000017