(57)【特許請求の範囲】
【請求項１】
半導体レーザ素子を駆動するＤＣ結合型レーザ駆動回路であって、
データ信号により変調された電圧信号の振幅を調整するプリドライバと、
ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続され、エミッタ端子が定電流源を介してグランドに接続されたトランジスタを含むメインドライバであって、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、
上記プリドライバに電力を供給する電源と上記プリドライバとの間に挿入された電圧降下器であって、電圧降下量可変な電圧降下器と、
上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御部と、を備えており、
上記電圧降下量制御部は、上記プリドライバにより振幅が調整された電圧信号の値が予め定められた基準電圧以下となるように、かつ、上記プリドライバにより振幅が調整された電圧信号の値から上記トランジスタのベース・エミッタ間電圧の値を引いた差が上記定電流源の動作条件を満足するように、上記電圧降下器における電圧降下量を制御するものであり、
上記半導体レーザ素子のバイアス電圧は、上記基準電圧よりも大きい、
ことを特徴とするＤＣ結合型レーザ駆動回路。
【請求項２】
上記電圧降下器は、ソース端子が上記電源に接続され、ドレイン端子が上記プリドライバに接続された電界効果トランジスタを備えており、
上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を非反転入力とし、上記基準電圧を反転入力とするオペアンプであって、出力端子が上記電界効果トランジスタのゲート端子に接続されたオペアンプを備えている、
ことを特徴とする請求項１に記載のＤＣ結合型レーザ駆動回路。
【請求項３】
上記電圧降下器は、一端が上記電源に接続され、他端が上記プリドライバに接続された抵抗を備えており、
上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を非反転入力とし、上記基準電圧を反転入力とするオペアンプと、ゲート端子に上記オペアンプの出力端子が接続され、ドレイン端子が上記電圧降下器と上記プリドライバとの中間点に接続され、ソース端子がグランドに接続された電界効果トランジスタを備えている、
ことを特徴とする請求項１に記載のＤＣ結合型レーザ駆動回路。
【請求項４】
半導体レーザ素子を駆動するＤＣ結合型レーザ駆動回路であって、
データ信号により変調された電圧信号の振幅を調整するプリドライバと、
ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続され、エミッタ端子が定電流源を介してグランドに接続されたトランジスタを含むメインドライバであって、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、
上記プリドライバに電力を供給する電源と上記プリドライバとの間に挿入された電圧降下器であって、電圧降下量可変な電圧降下器と、
上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御部と、を備えており、
上記電圧降下量制御部は、上記プリドライバにより振幅が調整された電圧信号の値が上記半導体レーザ素子のバイアス電圧以下となるように、かつ、上記プリドライバにより振幅が調整された電圧信号の値から上記トランジスタのベース・エミッタ間電圧の値を引いた差が上記定電流源の動作条件を満足するように、上記電圧降下器における電圧降下量を制御する、
ことを特徴とするＤＣ結合型レーザ駆動回路。
【請求項５】
上記電圧降下器は、一端が上記電源に接続され、他端が上記プリドライバに接続された抵抗を備えており、
上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を非反転入力とし、上記半導体レーザ素子のバイアス電圧を反転入力とするオペアンプと、ゲート端子に上記オペアンプの出力端子が接続され、ドレイン端子が上記電圧降下器と上記プリドライバとの中間点に接続され、ソース端子が接地された電界効果トランジスタを備えている、
ことを特徴とする請求項４に記載のＤＣ結合型レーザ駆動回路。
【請求項６】
上記電圧降下器は、ソース端子が上記電源に接続され、ドレイン端子が上記プリドライバに接続された電界効果トランジスタを備えており、
上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を非反転入力とし、上記半導体レーザ素子のバイアス電圧を反転入力とするオペアンプであって、出力端子が上記電界効果トランジスタのゲート端子に接続されたオペアンプを備えている、
ことを特徴とする請求項４に記載のＤＣ結合型レーザ駆動回路。
【請求項７】
上記半導体レーザ素子のバイアス電圧は、他の電圧降下器を介して上記電圧降下量制御部に入力される、
ことを特徴とする請求項４から６までの何れか１項に記載のＤＣ結合型レーザ駆動回路。
【請求項８】
ＤＣ結合型レーザ駆動回路を用いて半導体レーザ素子を駆動する駆動方法であって、
上記ＤＣ結合型レーザ駆動回路は、データ信号により変調された電圧信号の振幅を調整するプリドライバと、ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続され、エミッタ端子が定電流源を介してグランドに接続されたトランジスタを含むメインドライバであって、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、上記プリドライバに電力を供給する電源と上記プリドライバとの間に挿入された電圧降下器であって、電圧降下量可変な電圧降下器とを備えており、
当該駆動方法は、上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御工程であって、上記プリドライバにより振幅が調整された電圧信号の値が予め定められた基準電圧以下となるように、かつ、上記プリドライバにより振幅が調整された電圧信号の値から上記トランジスタのベース・エミッタ間電圧の値を引いた差が上記定電流源の動作条件を満足するように、上記電圧降下器における電圧降下量を制御する電圧降下量制御工程を含んでおり、
上記半導体レーザ素子のバイアス電圧は、上記基準電圧よりも大きい、
ことを特徴とする駆動方法。
【請求項９】
ＤＣ結合型レーザ駆動回路を用いて半導体レーザ素子を駆動する駆動方法であって、
上記ＤＣ結合型レーザ駆動回路は、データ信号により変調された電圧信号の振幅を調整するプリドライバと、ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続され、エミッタ端子が定電流源を介してグランドに接続されたトランジスタを含むメインドライバであって、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、上記プリドライバに電力を供給する電源と上記プリドライバとの間に挿入された電圧降下器であって、電圧降下量可変な電圧降下器とを備えており、
当該駆動方法は、上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御工程であって、上記プリドライバにより振幅が調整された電圧信号の値が上記半導体レーザ素子のバイアス電圧以下となるように、かつ、上記プリドライバにより振幅が調整された電圧信号の値から上記トランジスタのベース・エミッタ間電圧の値を引いた差が上記定電流源の動作条件を満足するように、上記電圧降下器における電圧降下量を制御する電圧降下量制御工程を含んでいる、
ことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子を駆動するＤＣ結合型レーザ駆動回路に関する。また、ＤＣ結合型レーザ駆動回路を用いた半導体レーザ素子の駆動方法に関する。
【背景技術】
【０００２】
光通信に用いる信号光を発する光源として、半導体レーザ素子が広く用いられている。半導体レーザ素子は、通常、その半導体レーザ素子に駆動電流を供給するレーザ駆動回路により駆動される。このようなレーザ駆動回路は、ＤＣ結合型レーザ駆動回路と、ＡＣ結合型レーザ駆動回路とに大別される。
【０００３】
従来のＤＣ結合型レーザ駆動回路の典型的な構成を図７（ａ）に示す。図７（ａ）は、従来のＤＣ結合型レーザ駆動回路１００の概略構成を示すブロック図である。
【０００４】
ＤＣ結合型レーザ駆動回路１００は、入力信号（データ信号により変調された電圧信号）の電圧値（電位差）に応じた駆動電流ＩＬＤを半導体レーザ素子ＬＤに供給するための回路であり、図７（ａ）に示すように、入力バッファ１１０と、プリドライバ１２０と、メインドライバ１３０と、電圧降下器１４０と、定電流源１５０とを備えている。
【０００５】
入力バッファ１１０は、ＤＣ結合型レーザ駆動回路１００の入力インピーダンス（負荷インピーダンス）を伝送路の特性インピーダンスと整合させるための回路である。プリドライバ１２０は、入力バッファ１１０を介して入力された入力信号の振幅を調整するための回路である。メインドライバ１３０は、プリドライバ１２０により振幅が調整された入力信号を電流信号に変換するための回路である。電圧降下器１４０は、固定抵抗やダイオードなどの電圧降下器であり、電圧ＶＣＣの電源とプリドライバ１２０との間に挿入される。
【０００６】
メインドライバ１３０には、定電流源１５０と半導体レーザ素子ＬＤとが接続され、半導体レーザ素子ＬＤには、定電流源１５０より流出する流出電流Ｉｄｃからメインドライバ１３０に流入する流入電流Ｉｍｏｄを減じた駆動電流ＩＬＤ＝Ｉｄｃ−Ｉｍｏｄが供給される。入力信号の電圧値がローレベルのときには、流入電流Ｉｍｏｄの電流値がハイレベルとなり、その結果、駆動電流ＩＬＤの電流値はローレベルになる。逆に、入力信号の電圧値がハイレベルのときには、流入電流Ｉｍｏｄの電流値がローレベルとなり、その結果、駆動電流ＩＬＤの電流値はハイレベルになる。
【０００７】
なお、定電流源１５０より流出する流出電流Ｉｄｃの大きさは、バイアス電流Ｉｂｉａｓの大きさがレーザ閾値電流Ｉｔｈよりも大きくなるように調整されている。ここで、バイアス電流Ｉｂｉａｓとは、入力信号の電圧値がローレベルのときに半導体レーザ素子ＬＤに供給される駆動電流ＩＬＤの電流値のことを指す。
【０００８】
従来のＡＣ結合型レーザ駆動回路の典型的な構成を図７（ｂ）に示す。図７（ｂ）は、従来のＡＣ結合型レーザ駆動回路２００の概略構成を示すブロック図である。
【０００９】
図７（ｂ）に示すＡＣ結合型レーザ駆動回路２００は、上述したＤＣ結合型レーザ駆動回路１００と同様、データ信号の値に応じた駆動電流ＩＬＤを半導体レーザ素子ＬＤに供給するための回路であり、図７（ｂ）に示すように、入力バッファ２１０と、プリドライバ２２０と、メインドライバ２３０と、電圧降下器２４０と、定電流源２５０とを備えている。
【００１０】
図７（ｂ）に示す入力バッファ２１０、プリドライバ２２０、メインドライバ２３０、電圧降下器２４０、及び定電流源２５０は、それぞれ、図７（ａ）に示す入力バッファ１１０、プリドライバ１２０、メインドライバ１３０、電圧降下器１４０、及び定電流源１５０と同様の機能を有する。
【００１１】
ＡＣ結合型レーザ駆動回路２００は、メインドライバ２３０と半導体レーザ素子ＬＤとの間にコンデンサ２６０が介在する点で、ＤＣ結合型レーザ駆動回路１００と異なる。このため、ＡＣ結合型レーザ駆動回路２００においては、メインドライバ２３０の出力電圧ＶｏｕｔがＤＣ成分を有していても、そのＤＣ成分が半導体レーザ素子ＬＤに印加されることがない。
【００１２】
ＤＣ結合型レーザ駆動回路１００は、ＡＣ結合型レーザ駆動回路２００と比べて以下の長所を有している。
【００１３】
（１）ＡＣ結合型レーザ駆動回路２００においては、コンデンサ２６０として、０．１μＦ程度の容量を持つ大型のコンデンサを用いる必要がある。したがって、ＡＣ結合型レーザ駆動回路２００は、省スペース化が困難である。一方、ＤＣ結合型レーザ駆動回路１００は、このようなコンデンサを要さないので、省スペース化が容易である。
【００１４】
（２）ＡＣ結合型レーザ駆動回路２００においては、コンデンサ２６０が駆動電流ＩＬＤの低周波成分を遮断する。したがって、ＡＣ結合型レーザ駆動回路２００は、ブロードバンド化が困難である。一方、ＤＣ結合型レーザ駆動回路１００は、このようなコンデンサを要さないので、ブロードバンド化が容易である。
【００１５】
（３）ＡＣ結合型レーザ駆動回路２００においては、メインドライバ２３０の出力インピーダンスを低く抑える必要があるため、駆動電流ＩＬＤの損失が大きくなり易い。このため、ＡＣ結合型レーザ駆動回路２００は、省電力化が困難である。一方、ＤＣ結合型レーザ駆動回路１００は、メインドライバ１３０の出力インピーダンスを低く抑える必要がないので、省電力化が容易である。
【００１６】
例えば、ＡＯＣ（Active Optical Cable）に搭載するレーザ駆動回路は、省スペース化が必要であるため、ＤＣ結合型であることが望ましい。また、ＰＯＮ(Passive Optical Network)等において、バースト信号を生成するために用いるレーザ駆動回路は、低周波成分を遮断することのないＤＣ結合型でなければならない。
【００１７】
ＤＣ結合型レーザ駆動回路を開示した文献としては、例えば、特許文献１がある。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１０−２６７７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、図７（ａ）に示す従来のＤＣ結合型レーザ駆動回路１００においては、メインドライバ１３０を構成する各素子の動作条件を満たすために、プリドライバ１２０の電源電圧に対して厳しい制約が課されるという問題があった。
【００２０】
以下、この問題について、図８を参照して、もう少し詳しく説明する。図８は、図７（ａ）に示すＤＣ結合型レーザ駆動回路１００の具体例を示す回路図である。
【００２１】
入力バッファ１１０は、一対の終端抵抗を備えている。一方の終端抵抗は、一端が電圧Ｖｔの電源に接続され、他端が入力端子ＤＡＴＡ＿Ｐに接続される。他方の終端抵抗は、一端が電圧Ｖｔの電源に接続され、他端が入力端子ＤＡＴＡ＿Ｎに接続される。例えば、伝送路の特性インピーダンスが５０Ωである場合、これら２つの終端抵抗として、５０Ωの固定抵抗が用いられる。これにより、ＤＣ結合型レーザ駆動回路１００の入力インピーダンス（負荷インピーダンス）が伝送路の特性インピーダンスに整合する。
【００２２】
プリドライバ１２０は、差動増幅回路１２０ａとエミッタフォロワ回路１２０ｂとにより構成される。差動増幅回路１２０ａは、入力信号を差動増幅するための構成であり、エミッタフォロワ回路１２０ｂは、プリドライバ１２０の出力インピーダンスを、メインドライバ１３０の入力インピーダンスよりも低くするための構成である。
【００２３】
差動増幅回路１２０ａは、１対の抵抗Ｒ１，Ｒ２と、１対のトランジスタＱ１，Ｑ２と、定電流源Ｉ１とを備えており、入力信号の振幅をＲ１×Ｉ１（Ｒ２×Ｉ１と同一）に変換して出力する。抵抗Ｒ１は、一端が抵抗Ｒ２に接続され、他端がトランジスタＱ１のコレクタ端子に接続される。同様に、抵抗Ｒ２は、一端が抵抗Ｒ１に接続され、他端がトランジスタＱ２のコレクタ端子に接続される。抵抗Ｒ１と抵抗Ｒ２との中間点は、電圧降下器１４０を介して電圧ＶＣＣの電源に接続される。電圧降下器１４０における電圧降下量をＶとした場合、抵抗Ｒ１と抵抗Ｒ２との中間点には、電圧Ｖｄｃ＝ＶＣＣ−Ｖが印加される。また、トランジスタＱ１は、ベース端子が入力端子ＤＡＴＡ＿Ｐに接続され、エミッタ端子がトランジスタＱ２のエミッタ端子に接続される。同様に、トランジスタＱ２は、ベース端子が入力端子ＤＡＴＡ＿Ｎに接続され、エミッタ端子がトランジスタＱ１のエミッタ端子に接続される。トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との中間点は、定電流源Ｉ１を介して電圧ＶＥＥのグランドに接続される。
【００２４】
エミッタフォロワ回路１２０ｂは、一対のトランジスタＱ３，Ｑ４と、一対の定電流源Ｉ２，Ｉ３とを備えている。トランジスタＱ３は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子が差動増幅回路１２０ａの一方の出力点（トランジスタＱ２のコレクタ端子）に接続され、エミッタ端子が定電流源Ｉ２を介して電圧ＶＥＥのグランドに接続される。同様に、トランジスタＱ４は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子が差動増幅回路１２０ａの他方の出力点（トランジスタＱ１のコレクタ端子）に接続され、エミッタ端子が定電流源Ｉ３を介して電圧ＶＥＥのグランドに接続される。
【００２５】
メインドライバ１３０は、一対のトランジスタＱ５，Ｑ６と、定電流源Ｉ４とを備えている。トランジスタＱ５は、コレクタ端子が定電流源１５０を介して電圧ＶＣＣの電源に接続され、ベース端子がプリドライバ１２０の出力点（トランジスタＱ４のエミッタ端子）に接続され、エミッタ端子がトランジスタＱ６のエミッタ端子に接続される。同様に、トランジスタＱ６は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子がプリドライバ１２０の他方の出力点（トランジスタＱ３のエミッタ端子）に接続され、エミッタ端子がトランジスタＱ５のエミッタ端子に接続される。トランジスタＱ５のエミッタ端子とトランジスタＱ６のエミッタ端子との中間点は、定電流源Ｉ４を介して電圧ＶＥＥのグランドに接続される。
【００２６】
ＤＣ結合型レーザ駆動回路１００の出力端子ＯＵＴは、定電流源１５０とメインドライバ１３０の出力点（トランジスタＱ５のコレクタ端子）との中間点に設けられる。したがって、この出力端子ＯＵＴから半導体レーザＬＤに供給される駆動電流ＩＬＤは、定電流源１５０から流出する流出電流ＩｄｃからトランジスタＱ５に流入する流入電流Ｉｍｏｄを減じたＩｄｃ−Ｉｍｏｄとなる。
【００２７】
以上のように構成されたＤＣ結合型レーザ駆動回路１００においては、トランジスタＱ５の動作条件と、定電流源Ｉ４の動作条件とを両立させることが極めて困難である。ここで、トランジスタＱ５の動作条件とは、トランジスタＱ５のベース電圧がトランジスタＱ５のコレクタ電圧以下になることを指す。また、定電流源Ｉ４の動作条件とは、定電流源Ｉ４に印加される電圧が０．５Ｖ以上になることを指す。これらの条件を満たさないと、トランジスタＱ５及び定電流源Ｉ４を正常に動作させることができない。
【００２８】
以下、半導体レーザ素子ＬＤのバイアス電圧の変動範囲を１．５Ｖ以上２．５以下（２．０Ｖ±２５％）、電源電圧ＶＣＣの変動範囲を２．９７Ｖ以上３．６３Ｖ以下（３．３Ｖ±１０％）とした場合を例にとり、これら２つの動作条件が両立し得ないことを説明する。
【００２９】
まず、トランジスタＱ５の動作条件を満たすためには、電圧降下器１４０における電圧降下量Ｖを１．１３Ｖ以上に設定する必要がある。なぜなら、電源電圧ＶＣＣが３．６３Ｖ、半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔが１．５Ｖである場合、トランジスタＱ５のベース電圧は、３．６３Ｖ（電源電圧）−Ｖ（電圧降下器１４０における電圧降下量）−０．２Ｖ（抵抗Ｒ１における電圧降下量）−０．８Ｖ（トランジスタＱ４のベース・エミッタ間電圧）となり、トランジスタＱ５のコレクタ電圧は、１．５Ｖ（半導体レーザ素子ＬＤのバイアス電圧）に一致するからである。実際、不等式３．６３−Ｖ−０．２−０．８≦１．５を解けば、Ｖ≧１．１３が得られる。
【００３０】
ところが、電圧降下器１４０における電圧降下量Ｖを１．１３Ｖ以上に設定すると、例えば、電源電圧ＶＣＣが２．９７Ｖであるときに定電流源Ｉ４の動作条件が満たされない。なぜなら、定電流源Ｉ４に印加される電圧、すなわち、トランジスタＱ５，Ｑ６のエミッタ電圧Ｖｅは、２．９７Ｖ（電源電圧）−１．１３Ｖ（電圧降下器１４０における電圧降下量の下限値）−０．２Ｖ（抵抗Ｒ１，Ｒ２における電圧降下量）−０．８Ｖ（トランジスタＱ４，Ｑ３のベース・エミッタ間電圧）−０．８Ｖ（トランジスタＱ５，Ｑ６のベース・エミッタ間電圧）＝０．０４Ｖよりも小さくなるためである。この電圧が０．５Ｖ以下である場合、定電流源Ｉ４の動作条件を満足せず、定電流源Ｉ４が正常に動作しなくなることは、上述したとおりである。
【００３１】
このように、電源電圧ＶＣＣの変動範囲を２．９７Ｖ以上３．６３Ｖ以下とすると、トランジスタＱ５の動作条件と定電流源Ｉ４の動作条件とを両立させることができない。換言すると、これら２つの動作条件を両立させるためには、電源電圧ＶＣＣの変動範囲をこれよりも厳しく制限する必要がある。
【００３２】
なお、従来のＤＣ結合型レーザ駆動回路１００において、電圧降下器１４０は、上述したように固定抵抗やダイオードなどによって構成され、その電圧降下量は一定であった。
【００３３】
本発明は、以上の問題に鑑みてなされたものであり、その目的は、メインドライバを構成する各素子の動作条件を満たすために、プリドライバの電源電圧に対して厳しい制約が課されることのないＤＣ結合型レーザ駆動回路を実現することにある。
【課題を解決するための手段】
【００３４】
上記課題を解決するために、本発明に係るＤＣ結合型レーザ駆動回路は、半導体レーザ素子を駆動するＤＣ結合型レーザ駆動回路であって、データ信号により変調された電圧信号の振幅を調整するプリドライバと、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、上記プリドライバに電力を供給する電源と上記プリドライバとの間に挿入された電圧降下器であって、電圧降下量可変な電圧降下器と、上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御部と、を備えている、ことを特徴とする。
【００３５】
上記の構成によれば、上記電圧降下器における電圧降下量が上記プリドライバにより振幅が調整された電圧信号の値に応じて設定される。したがって、上記電源の電圧が下がり、その結果、上記プリドライバの出力電圧（上記プリドライバにより振幅が調整された電圧信号の値）が小さくなり過ぎているときには、これに応じて上記電圧降下量を小さくすることができる。また、上記電源の電圧が上がり、その結果、上記プリドライバの出力電圧が大きくなり過ぎているときには、これに応じて上記電圧降下量を大きくすることができる。
【００３６】
このため、従来のＤＣ駆動型レーザ駆動回路が抱えていた問題、すなわち、プリドライバの電源電圧が最大のときに、或る素子（例えば、トランジスタ）の動作条件を満たすように電圧降下量を設定した結果、プリドライバの電源電圧が最低のときに、他の素子（例えば、定電流源）の動作条件を満たすことができなくなるという問題を回避することができる。したがって、プリドライバの電源電圧に対して厳しい制約を課す必要のないＤＣ型レーザ駆動回路を実現することができる。
【００３７】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下量制御部は、上記プリドライバにより振幅が調整された電圧信号の値が上記半導体レーザ素子のバイアス電圧以下となるように、上記電圧降下器における電圧降下量を制御する、ことが好ましい。
【００３８】
上記の構成によれば、上記メインアンプを構成する素子のうち、ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続されるトランジスタの動作条件を満たすことができる。特に、上記半導体レーザ素子のバイアス電圧にばらつきがある場合であっても、上記トランジスタの動作条件を満たすことができる。すなわち、プリドライバの電源電圧に対して厳しい制約を課す必要のないことに加え、上記半導体レーザ素子のバイアス電圧に対しても厳しい制約を課す必要のないＤＣ結合型レーザ駆動回路を実現することができる。
【００３９】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下器は、一端が上記電源に接続され、他端が上記プリドライバに接続された抵抗を備えており、上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を反転入力とし、上記半導体レーザ素子のバイアス電圧を非反転入力とするオペアンプと、ゲート端子に上記オペアンプの出力端子が接続され、ドレイン端子が上記電圧降下器と上記プリドライバと中間点に接続され、ソース端子が接地された電界効果トランジスタを備えている、ことが好ましい。
【００４０】
上記の構成によれば、電圧降下器及び電圧降下量制御回路を簡単な構成により実現することができる。
【００４１】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下器は、ソース端子が上記電源に接続され、ドレイン端子が上記プリドライバに接続された電界効果トランジスタを備えており、上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を反転入力とし、上記半導体レーザ素子のバイアス電圧を非反転入力とするオペアンプであって、出力端子が上記電界効果トランジスタのゲート端子に接続されたオペアンプを備えている、ことが好ましい。
【００４２】
上記の構成によれば、電圧降下器及び電圧降下量制御回路を簡単な構成により実現することができる。しかも、電圧降下器を抵抗により構成した場合のように、電流の損失を生じることがないので、消費電力を削減することができる。
【００４３】
本発明に係るＤＣ結合型レーザ駆動回路において、上記半導体レーザ素子のバイアス電圧は、他の電圧降下器を介して上記電圧降下量制御部に入力される、ことが好ましい。
【００４４】
上記の構成によれば、ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続されるトランジスタの動作条件をより確実に満たすことができる。なぜなら、当該トランジスタのベース電圧を、上記他の電圧降下器における電圧降下量分だけ当該トランジスタのコレクタ電圧よりも低くすることができるからである。
【００４５】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下量制御部は、上記プリドライバにより振幅が調整された電圧信号の値が予め定められた基準電圧以下となるように、上記電圧降下器における電圧降下量を制御する、ことが好ましい。
【００４６】
上記の構成によれば、上記半導体レーザ素子のバイアス電圧が上記基準値よりも大きい場合に、上記メインアンプを構成する素子のうち、ベース端子が上記プリドライバに接続され、コレクタ端子が上記半導体レーザ素子に接続されるトランジスタの動作条件を満たすことができる。特に、上記半導体レーザ素子のバイアス電圧にばらつきがある場合であっても、上記基準値をその下限値よりも小さく設定しておけば、上記トランジスタの動作条件を満たすことができる。すなわち、プリドライバの電源電圧に対して厳しい制約を課す必要のないことに加え、上記半導体レーザ素子のバイアス電圧に対しても厳しい制約を課す必要のないＤＣ結合型レーザ駆動回路を実現することができる。
【００４７】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下器は、一端が上記電源に接続され、他端が上記プリドライバに接続された抵抗を備えており、上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を反転入力とし、上記基準電圧を非反転入力とするオペアンプと、ゲート端子に上記オペアンプの出力端子が接続され、ドレイン端子が上記電圧降下器と上記プリドライバと中間点に接続され、ソース端子がグランドに接続された電界効果トランジスタを備えている、ことが好ましい。
【００４８】
上記の構成によれば、電圧降下器及び電圧降下量制御回路を簡単な構成により実現することができる。
【００４９】
本発明に係るＤＣ結合型レーザ駆動回路において、上記電圧降下器は、ソース端子が上記電源に接続され、ドレイン端子が上記プリドライバに接続された電界効果トランジスタを備えており、上記電圧降下量制御部は、上記プリドライバの非反転出力と反転出力との平均電圧を反転入力とし、上記基準電圧を非反転入力とするオペアンプであって、出力端子が上記電界効果トランジスタのゲート端子に接続されたオペアンプを備えている、ことが好ましい。
【００５０】
上記の構成によれば、電圧降下器及び電圧降下量制御回路を簡単な構成により実現することができる。しかも、電圧降下器を抵抗により構成した場合のように、電流の損失を生じることがないので、消費電力を削減することができる。
【００５１】
上記課題を解決するために、ＤＣ結合型レーザ駆動回路を用いて半導体レーザ素子を駆動する駆動方法であって、上記ＤＣ結合型レーザ駆動回路は、データ信号により変調された電圧信号の振幅を調整するプリドライバと、上記プリドライバにより振幅が調整された電圧信号を、上記半導体レーザ素子に供給する電流信号に変換するメインドライバと、上記プリドライバに電力を供給する電源と上記プリドライバとの間に介在する電圧降下器であって、電圧降下量可変な電圧降下器とを備えており、当該駆動方法は、上記プリドライバにより振幅が調整された電圧信号の値に応じて、上記電圧降下器における電圧降下量を制御する電圧降下量制御工程を含んでいる、ことを特徴とする。
【００５２】
上記の構成によれば、上記のＤＣ結合型レーザ駆動回路と同様の効果を奏する。
【発明の効果】
【００５３】
本発明によれば、プリドライバの電源電圧に対して厳しい制約を課す必要のないＤＣ型レーザ駆動回路を実現することができる。また、プリドライバの電源電圧に対して厳しい制約を課す必要のない半導体レーザ素子の駆動方法を実現することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態に係るＤＣ結合型レーザ駆動回路の概略構成を示すブロック図である。
【図２】図１に示すＤＣ結合型レーザ駆動回路の第１の具体例を示す回路図である。
【図３】図１に示すＤＣ結合型レーザ駆動回路の第２の具体例を示す回路図である。
【図４】本発明の第２の実施形態に係るＤＣ結合型レーザ駆動回路の概略構成を示すブロック図である。
【図５】図４に示すＤＣ結合型レーザ駆動回路の第１の具体例を示す回路図である。
【図６】図４に示すＤＣ結合型レーザ駆動回路の第２の具体例を示す回路図である。
【図７】従来のレーザ駆動回路の概略構成を示すブロック図である。（ａ）は、従来のＤＣ結合型レーザ駆動回路の概略構成を示し、（ｂ）は、従来のＡＣ結合型レーザ駆動回路の概略構成を示す。
【図８】図７（ａ）に示す従来のＤＣ結合型レーザ駆動回路の具体例を示す回路図である。
【発明を実施するための形態】
【００５５】
〔第１の実施形態〕
本発明に係るＤＣ結合型レーザ駆動回路の第１の実施形態について、図１を参照して説明する。図１は、本実施形態に係るＤＣ結合型レーザ駆動回路１の概略構成を示すブロック図である。
【００５６】
ＤＣ結合型レーザ駆動回路１は、入力信号（データ信号により変調された電圧信号）の電圧値（電位差）に応じた駆動電流ＩＬＤを半導体レーザ素子ＬＤに供給するための回路であり、図１に示すように、入力バッファ１１と、プリドライバ１２と、メインドライバ１３と、電圧降下器１４と、定電流源１５と、電圧降下量制御部１６とを備えている。
【００５７】
入力バッファ１１は、ＤＣ結合型レーザ駆動回路１の入力インピーダンス（負荷インピーダンス）を伝送路の特性インピーダンスと整合させるための回路である。プリドライバ１２は、入力バッファ１１を介して入力された入力信号の振幅を調整するための回路である。ここで、入力信号（電圧信号）の振幅を調整するとは、入力信号の振幅を規定値に一致させることを指す。メインドライバ１３は、プリドライバ１２により振幅が調整された入力信号を電流信号に変換するための回路である。電圧降下器１４は、電圧降下量可変な電圧降下器であり、電圧ＶＣＣの電源とプリドライバ１２との間に挿入される。
【００５８】
メインドライバ１３には、定電流源１５と半導体レーザ素子ＬＤとが接続される。なお、本実施形態においては、半導体レーザ素子ＬＤのカソード端子を接地し、半導体レーザ素子ＬＤのアノード端子をメインドライバ１３に接続する構成を採用しているが、本発明はこれに限定されない。すなわち、半導体レーザ素子ＬＤのアノード端子を定電圧源に接続し、半導体レーザ素子ＬＤのカソード端子をメインドライバ１３に接続する構成を採用してもよい。
【００５９】
半導体レーザ素子ＬＤには、定電流源１５より流出する流出電流Ｉｄｃからメインドライバ１３に流入する流入電流Ｉｍｏｄを減じた駆動電流ＩＬＤ＝Ｉｄｃ−Ｉｍｏｄが供給される。入力信号の電圧値がローレベルのときには、流入電流Ｉｍｏｄの電流値がハイレベルとなり、その結果、駆動電流ＩＬＤの電流値はローレベルになる。逆に、入力信号の電圧値がハイレベルのときには、流入電流Ｉｍｏｄの電流値がローレベルとなり、その結果、駆動電流ＩＬＤの電流値はハイレベルになる。
【００６０】
なお、定電流源１５より流出する流出電流Ｉｄｃの大きさは、バイアス電流Ｉｂｉａｓの大きさがレーザ閾値電流Ｉｔｈよりも大きくなるように調整されている。ここで、バイアス電流Ｉｂｉａｓとは、入力信号の電圧値がローレベルのときに半導体レーザ素子ＬＤに供給される駆動電流ＩＬＤの電流値のことを指す。
【００６１】
ＤＣ結合型レーザ駆動回路１において特徴的な構成は、電圧降下量制御部１６である。電圧降下量制御部１６は、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎに応じて、電圧降下器１４における電圧降下量Ｖを制御するための回路である。本実施形態においては、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔ以下となるように、電圧降下器１４における電圧降下量を制御する構成が採用されている。
【００６２】
このような構成を採用することによって、電源電圧ＶＣＣが下がり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎの中間値（Ｖ３ｐ＋Ｖ３ｎ）／２が小さくなり過ぎているときには、これに応じて電圧降下量Ｖを小さくすることができる。逆に、電源電圧ＶＣＣが上がり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎの中間値が大きくなり過ぎているときには、これに応じて電圧降下量Ｖを大きくすることができる。
【００６３】
このため、従来のＤＣ駆動型レーザ駆動回路１００（図８参照）が抱えていた問題、すなわち、電源電圧ＶＣＣが最大のときに、トランジスタＱ５の動作条件を満たすように電圧降下量Ｖを設定した結果、電源電圧ＶＣＣが最低のときに、定電流源Ｉ４の動作条件を満たすことができなくなるという問題を回避することができる。
【００６４】
例えば、図８に示す従来のＤＣ結合型レーザ駆動回路１００において、電源電圧ＶＣＣが３．６Ｖの条件でバイアス電圧Ｖｏｕｔ＝１．５Ｖの半導体レーザ素子ＬＤを駆動するために、Ｖ３ｎ＝１．５Ｖとしたい場合、電圧降下量Ｖを１．３Ｖ程度に設定する必要がある。しかし、電圧降下量Ｖが１．３Ｖに設定された状態で、電源電圧ＶＣＣが３．０Ｖに低下すると、定電流源Ｉ４に印加される電圧は０．１Ｖ程度になる。したがって、定電流源Ｉ４が正常に動作しなくなる。
【００６５】
一方、図１に示すＤＣ結合型レーザ駆動回路１においては、電源電圧ＶＣＣが３．６Ｖのとき、Ｖ３ｐがバイアス電圧Ｖｏｕｔ＝１．５Ｖと一致するように電圧降下量Ｖが１．３Ｖに制御され、電源電圧ＶＣＣが３．０Ｖのとき、Ｖ３ｐがバイアス電圧Ｖｏｕｔ＝１．５Ｖと一致するように電圧降下量Ｖが０．７Ｖに制御される。このように、電圧降下量Ｖをプリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎに応じて変化させることによって、Ｖ３ｐを好ましい値に保つことができる。
【００６６】
（具体例１）
本実施形態に係るＤＣ結合型レーザ駆動回路１のより具体的な回路構成について、図２を参照して説明する。図２は、ＤＣ結合型レーザ駆動回路１の第１の具体例を示す回路図である。なお、入力バッファ１１については、従来のＤＣ結合型レーザ駆動回路１００の入力バッファ１１０と同様に構成することが可能であるので、ここでは図示を省略している。
【００６７】
プリドライバ１２は、差動増幅回路１２ａとエミッタフォロワ回路１２ｂとにより構成される。差動増幅回路１２ａは、入力信号を差動増幅するための構成であり、エミッタフォロワ回路１２ｂは、プリドライバ１２の出力インピーダンスを、メインドライバ１３の入力インピーダンスよりも低くするための構成である。なお、差動増幅回路１２ａのゲインは、その出力信号の振幅が規定値に一致するように設定される（０ｄＢ以上の値に設定されることもあるし、０ｄＢ以下の値に設定されることもある）。
【００６８】
差動増幅回路１２ａは、１対の抵抗Ｒ２，Ｒ２’と、１対のトランジスタＱ１，Ｑ２と、１対の定電流源Ｉ１，Ｉ１’とを備えており、入力信号の振幅を規定値Ｒ２×（Ｉ１＋Ｉ１’）＝Ｒ２’×（Ｉ１＋Ｉ１’）に変換して出力する。抵抗Ｒ２は、一端が抵抗Ｒ２’に接続され、他端がトランジスタＱ１のコレクタ端子に接続される。同様に、抵抗Ｒ２’は、一端が抵抗Ｒ２に接続され、他端がトランジスタＱ２のコレクタ端子に接続される。抵抗Ｒ２と抵抗Ｒ２’との中間点は、電圧降下器１４を介して電圧ＶＣＣの電源に接続される。電圧降下器１４における電圧降下量をＶとした場合、抵抗Ｒ２と抵抗Ｒ２’との中間点には、電圧Ｖｄｃ＝ＶＣＣ−Ｖが印加される。また、トランジスタＱ１は、ベース端子が入力端子ＤＡＴＡ＿Ｐに接続され、エミッタ端子がトランジスタＱ２のエミッタ端子に接続される。同様に、トランジスタＱ２は、ベース端子が入力端子ＤＡＴＡ＿Ｎに接続され、エミッタ端子がトランジスタＱ１のエミッタ端子に接続される。トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との中間点は、互いに並列に接続された定電流源Ｉ１，Ｉ１’を介して電圧ＶＥＥのグランドに接続される。
【００６９】
エミッタフォロワ回路１２ｂは、一対のトランジスタＱ３，Ｑ４と、一対の定電流源Ｉ２，Ｉ２’とを備えている。トランジスタＱ３は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子が差動増幅回路１２ａの一方の出力点（トランジスタＱ２のコレクタ端子）に接続され、エミッタ端子が定電流源Ｉ２を介して電圧ＶＥＥのグランドに接続される。同様に、トランジスタＱ４は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子が差動増幅回路１２ａの他方の出力点（トランジスタＱ１のコレクタ端子）に接続され、エミッタ端子が定電流源Ｉ２’を介して電圧ＶＥＥのグランドに接続される。
【００７０】
メインドライバ１３は、一対のトランジスタＱ５，Ｑ６と、一対の抵抗Ｒ３，Ｒ３’と、定電流源Ｉ３とを備えている。トランジスタＱ５は、コレクタ端子が定電流源１５を介して電圧ＶＣＣの電源に接続され、ベース端子がプリドライバ１２の出力点（トランジスタＱ４のエミッタ端子）に接続され、エミッタ端子が抵抗Ｒ３，Ｒ３’を介してトランジスタＱ６のエミッタ端子に接続される。同様に、トランジスタＱ６は、コレクタ端子が電圧ＶＣＣの電源に接続され、ベース端子がプリドライバ１２の他方の出力点（トランジスタＱ３のエミッタ端子）に接続され、エミッタ端子が抵抗Ｒ３，Ｒ３’を介してトランジスタＱ５のエミッタ端子に接続される。抵抗Ｒ３と抵抗Ｒ３’との中間点は、定電流源Ｉ３を介して電圧ＶＥＥのグランドに接続される。
【００７１】
ＤＣ結合型レーザ駆動回路１の出力端子ＯＵＴは、定電流源１５とメインドライバ１３の出力点（トランジスタＱ５のコレクタ端子）との中間点に設けられる。したがって、この出力端子ＯＵＴから半導体レーザＬＤに供給される駆動電流ＩＬＤは、定電流源１５から流出する流出電流ＩｄｃからトランジスタＱ５に流入する流入電流Ｉｍｏｄを減じたＩｄｃ−Ｉｍｏｄとなる。
【００７２】
電圧降下器１４は、抵抗Ｒ１とコンデンサＣ１とにより構成される。抵抗Ｒ１の一端は、電源ＶＣＣの電源に接続され、抵抗Ｒ１の他端は、プリドライバ１２の差動増幅回路１２ａに接続される。抵抗Ｒ１としては、例えば、抵抗値２４０Ωの固定抵抗が用いられる。また、コンデンサＣ１は、抵抗Ｒ１に並列に接続される。ここで、コンデンサＣ１を付加しているのは、電源ＶＣＣに含まれる高周波ノイズを吸収し、プリドライバ１２に印加される電圧Ｖｄｃを安定化させるためである。
【００７３】
電圧降下量制御部１６は、一対の抵抗Ｒ，Ｒ’と、オペアンプ（ＯＰ＿ＡＭＰ）と、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）とにより構成される。抵抗Ｒと抵抗Ｒ’とは、同一の抵抗値を有しており、抵抗Ｒと抵抗Ｒ’とによって、プリドライバ１２の非反転出力Ｖ３ｐと反転出力Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が得られる。オペアンプ（ＯＰ＿ＡＭＰ）の非反転入力端子には、この平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が入力され、オペアンプ（ＯＰ＿ＡＭＰ）の反転入力端子には、半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔが入力される。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）は、その記号からも明らかなように、ｎ型ＭＯＳＦＥＴである。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）は、ゲート端子がオペアンプ（ＯＰ＿ＡＭＰ）の出力端子に接続され、ドレイン端子が電圧降下器１４とプリドライバ１２との中間点に接続され、ソース端子が電圧ＶＥＥのグランドに接続される。
【００７４】
平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔよりも大きくなると、電圧降下量制御部１６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が上昇し、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）を流れる電流が増加する。そうすると、電圧降下器１４を構成する抵抗Ｒ１を流れる電流が増加し、その結果、抵抗Ｒ１における電圧降下量Ｖが大きくなる。これにより、プリドライバ１２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが小さくなり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎが低下する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔと一致するまで続く。
【００７５】
逆に、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔよりも小さくなると、電圧降下量制御部１６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が低下し、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）を流れる電流が減少する。そうすると、電圧降下器１４を構成する抵抗Ｒ１を流れる電流が減少し、その結果、抵抗Ｒ１における電圧降下量Ｖが小さくなる。これにより、プリドライバ１２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが大きくなり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎが上昇する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔと一致するまで続く。
【００７６】
以上のようにして、電圧降下量制御部１６は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２をバイアス電圧Ｖｏｕｔに一致させるように、電圧降下器１４における電圧降下量Ｖを制御する。
【００７７】
なお、本具体例においては、電圧降下量制御部１６を構成するトランジスタとして、電界効果トランジスタを用いているが、これに限定されるものではない。すなわち、電圧降下量制御部１６を構成するトランジスタとして、ｎ型ＭＯＳＦＥＴの代わりにｎｐｎ型のバイポーラトランジスタを用いてもよい。
【００７８】
また、本具体例においては、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、直接オペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用しているが、これに限定されるものではない。すなわち、例えば、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ａ点（図２参照）に挿入された電圧降下器を介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、この電圧降下器における電圧降下量をΔＶ＞０とすると、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２をＶｏｕｔ−ΔＶに一致させることができる。これにより、トランジスタＱ５のコレクタ電圧を、トランジスタＱ５のベース電圧（半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔに一致）よりも低い値に保つことができる。その結果、トランジスタＱ５の動作をより安定化させることができる。トランジスタＱ６についても、同様のことが言える。
【００７９】
また、本具体例においては、バイアス電圧Ｖｏｕｔ及び平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、オペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用しているが、これに限定されるものではない。すなわち、バイアス電圧Ｖｏｕｔを、Ｂ１点（図２参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力し、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ｂ２点（図２参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、バイアス電圧Ｖｏｕｔ及び平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が変調によりばたついたとしても、これに起因するオペアンプ（ＯＰ＿ＡＭＰ）の入力電圧の変動を抑えることができる。その結果、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧を安定化させることができる。
【００８０】
（具体例２）
次に、本実施形態に係るＤＣ結合型レーザ駆動回路１のより具体的な回路構成について、図３を参照して説明する。図３は、ＤＣ結合型レーザ駆動回路１の第２の具体例を示す回路図である。なお、入力バッファ１１については、従来のＤＣ結合型レーザ駆動回路１００の入力バッファ１１０と同様に構成することが可能であるので、ここでも図示を省略している。
【００８１】
本具体例におけるプリドライバ１２及びメインドライバ１３の回路構成は、それぞれ、第１の具体例におけるプリドライバ１２及びメインドライバ１３の回路構成と同様である。本具体例が第１の具体例と異なるのは、電圧降下器１４及び電圧降下量制御回路１６の回路構成である。
【００８２】
電圧降下器１４は、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）により構成される。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）は、その記号からも明らかなように、ｐ型ＭＯＳＦＥＴである。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のソース端子は、電圧ＶＣＣの電源に接続され、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のドレイン端子は、プリドライバ１２の差動増幅回路１２ａに接続される。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）は、ドレイン−ソース間抵抗が変化する可変抵抗として機能する。
【００８３】
電圧降下量制御部１６は、一対の抵抗Ｒ，Ｒ’と、オペアンプ（ＯＰ＿ＡＭＰ）とにより構成される。抵抗Ｒと抵抗Ｒ’とは、同一の抵抗値を有しており、抵抗Ｒと抵抗Ｒ’とによって、プリドライバ１２の非反転出力Ｖ３ｐと反転出力Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が得られる。オペアンプ（ＯＰ＿ＡＭＰ）の非反転入力には、この平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が入力され、オペアンプ（ＯＰ＿ＡＭＰ）の反転入力には、半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔが入力される。オペアンプ（ＯＰ＿ＡＭＰ）の出力端子には、電圧降下器１４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート端子に接続される。
【００８４】
平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔよりも大きくなると、電圧降下量制御部１６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が上昇し、その結果、電圧降下器１４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート電圧が上昇する。そうすると、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のソース−ドレイン間抵抗が大きくなり、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）における電圧降下量Ｖが大きくなる。これにより、プリドライバ１２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが小さくなり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎが低下する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔと一致するまで続く。
【００８５】
逆に、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔよりも小さくなると、電圧降下量制御部１６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が低下し、その結果、電圧降下器１４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート電圧が上昇する。そうすると、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のソース−ドレイン間抵抗が小さくなり、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）における電圧降下量Ｖが小さくなる。これにより、プリドライバ１２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが大きくなり、その結果、プリドライバ１２の出力電圧Ｖ３ｐ，Ｖ３ｎが上昇する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２がバイアス電圧Ｖｏｕｔと一致するまで続く。
【００８６】
以上のようにして、電圧降下量制御部１６は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２をバイアス電圧Ｖｏｕｔに一致させるように、電圧降下器１４における電圧降下量Ｖを制御する。
【００８７】
なお、本具体例においては、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、直接オペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用しているが、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ａ点（図３参照）に挿入された電圧降下器を介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、この電圧降下器における電圧降下量をΔＶ＞０とすると、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２をＶｏｕｔ−ΔＶに一致させることができる。これにより、トランジスタＱ５のコレクタ電圧を、トランジスタＱ５のベース電圧（半導体レーザ素子ＬＤのバイアス電圧Ｖｏｕｔに一致）よりも低い値に保つことができる。その結果、トランジスタＱ５の動作をより安定化させることができる。トランジスタＱ６についても、同様のことが言える。
【００８８】
また、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ｂ１点（図３参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力し、バイアス電圧Ｖｏｕｔを、Ｂ２点（図３参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、バイアス電圧Ｖｏｕｔ及び平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が変調によりばたついたとしても、これに起因するオペアンプ（ＯＰ＿ＡＭＰ）の入力電圧の変動を抑えることができる。その結果、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧を安定化させることができる。
【００８９】
〔第２の実施形態〕
本発明に係るＤＣ結合型レーザ駆動回路の第２の実施形態について、図４を参照して説明する。図４は、本実施形態に係るＤＣ結合型レーザ駆動回路２の概略構成を示すブロック図である。
【００９０】
ＤＣ結合型レーザ駆動回路２は、入力信号（データ信号により変調された電圧信号）の電圧値（電位差）に応じた駆動電流ＩＬＤを半導体レーザ素子ＬＤに供給するための回路であり、図４に示すように、入力バッファ２１と、プリドライバ２２と、メインドライバ２３と、電圧降下器２４と、定電流源２５と、電圧降下量制御部２６と、定電圧源２７とを備えている。
【００９１】
入力バッファ２１は、ＤＣ結合型レーザ駆動回路２の入力インピーダンス（負荷インピーダンス）を伝送路の特性インピーダンスと整合させるための回路である。プリドライバ２２は、入力バッファ２１を介して入力された入力信号の振幅を調整するための回路である。ここで、入力信号（電圧信号）の振幅を調整するとは、入力信号の振幅を規定値に一致させることを指す。メインドライバ２３は、プリドライバ２２により振幅が調整された入力信号を電流信号に変換するための回路である。電圧降下器２４は、電圧降下量可変な電圧降下器であり、電圧ＶＣＣの電源とプリドライバ２２との間に挿入される。
【００９２】
メインドライバ２３には、定電流源２５と半導体レーザ素子ＬＤとが接続される。なお、本実施形態においては、半導体レーザ素子ＬＤのカソード端子を接地し、半導体レーザ素子ＬＤのアノード端子をメインドライバ２３に接続する構成を採用しているが、本発明はこれに限定されない。すなわち、半導体レーザ素子ＬＤのアノード端子を定電圧源に接続し、半導体レーザ素子ＬＤのカソード端子をメインドライバ２３に接続する構成を採用してもよい。
【００９３】
半導体レーザ素子ＬＤには、定電流源２５より流出する流出電流Ｉｄｃからメインドライバ２３に流入する流入電流Ｉｍｏｄを減じた駆動電流ＩＬＤ＝Ｉｄｃ−Ｉｍｏｄが供給される。入力信号の電圧値がローレベルのときには、流入電流Ｉｍｏｄの電流値がハイレベルとなり、その結果、駆動電流ＩＬＤの電流値はローレベルになる。逆に、入力信号の電圧値がハイレベルのときには、流入電流Ｉｍｏｄの電流値がローレベルとなり、その結果、駆動電流ＩＬＤの電流値はハイレベルになる。
【００９４】
なお、定電流源２５より流出する流出電流Ｉｄｃの大きさは、バイアス電流Ｉｂｉａｓの大きさがレーザ閾値電流Ｉｔｈよりも大きくなるように調整されている。ここで、バイアス電流Ｉｂｉａｓとは、入力信号の電圧値がローレベルのときに半導体レーザ素子ＬＤに供給される駆動電流ＩＬＤの電流値のことを指す。
【００９５】
ＤＣ結合型レーザ駆動回路２において特徴的な構成は、電圧降下量制御部２６である。電圧降下量制御部２６は、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎに応じて、電圧降下器２４における電圧降下量Ｖを制御するための回路である。本実施形態においては、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が予め定められた基準電圧Ｖｒｅｆ以下となるように、電圧降下器２４における電圧降下量を制御する構成が採用されている。このため、基準電圧Ｖｒｅｆを出力する定電圧源２７が電圧降下量制御部２６に接続されている。
【００９６】
このような構成を採用することによって、電源電圧ＶＣＣが下がり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎの中間値（Ｖ３ｐ＋Ｖ３ｎ）／２が小さくなり過ぎているときには、これに応じて電圧降下量Ｖを小さくすることができる。逆に、電源電圧ＶＣＣが上がり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎの中間値が大きくなり過ぎているときには、これに応じて電圧降下量Ｖを大きくすることができる。
【００９７】
このため、従来のＤＣ駆動型レーザ駆動回路１００（図８参照）が抱えていた問題、すなわち、電源電圧ＶＣＣが最大のときに、トランジスタＱ５の動作条件を満たすように電圧降下量Ｖを設定した結果、電源電圧ＶＣＣが最低のときに、定電流源Ｉ４の動作条件を満たすことができなくなるという問題を回避することができる。
【００９８】
（具体例１）
本実施形態に係るＤＣ結合型レーザ駆動回路２のより具体的な回路構成について、図５を参照して説明する。図５は、ＤＣ結合型レーザ駆動回路２の第１の具体例を示す回路図である。なお、入力バッファ２１については、従来のＤＣ結合型レーザ駆動回路１００の入力バッファ１１０と同様に構成することが可能であるので、ここでは図示を省略している。
【００９９】
本具体例におけるプリドライバ２２、メインドライバ２３、及び電圧降下器２４の回路構成は、それぞれ、第１の実施形態の第１の具体例におけるプリドライバ１２、メインドライバ１３、及び電圧降下器１４の回路構成と同様である。本具体例が第１の実施形態の第１の具体例と異なるのは、電圧降下量制御回路２６の入力である。
【０１００】
本具体例における電圧降下量制御部２６は、一対の抵抗Ｒ，Ｒ’と、オペアンプ（ＯＰ＿ＡＭＰ）と、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）とにより構成される。抵抗Ｒと抵抗Ｒ’とは、同一の抵抗値を有しており、抵抗Ｒと抵抗Ｒ’とによって、プリドライバ２２の非反転出力Ｖ３ｐと反転出力Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が得られる。オペアンプ（ＯＰ＿ＡＭＰ）の非反転入力端子には、この平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が入力され、オペアンプ（ＯＰ＿ＡＭＰ）の反転入力端子には、定電圧源２７により生成された基準電圧Ｖｒｅｆが入力される。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）は、その記号からも明らかなように、ｎ型ＭＯＳＦＥＴである。電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）は、ゲート端子がオペアンプ（ＯＰ＿ＡＭＰ）の出力端子に接続され、ドレイン端子が電圧降下器２４とプリドライバ２２との中間点に接続され、ソース端子が電圧ＶＥＥのグランドに接続される。
【０１０１】
平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆよりも大きくなると、電圧降下量制御部２６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が上昇し、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）を流れる電流が増加する。そうすると、電圧降下器２４を構成する抵抗Ｒ１を流れる電流が増加し、その結果、抵抗Ｒ１における電圧降下量Ｖが大きくなる。これにより、プリドライバ２２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが小さくなり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎが低下する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆと一致するまで続く。
【０１０２】
逆に、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆよりも小さくなると、電圧降下量制御部２６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が低下し、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｎ）を流れる電流が減少する。そうすると、電圧降下器２４を構成する抵抗Ｒ１を流れる電流が減少し、その結果、抵抗Ｒ１における電圧降下量Ｖが小さくなる。これにより、プリドライバ２２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが大きくなり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎが上昇する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆと一致するまで続く。
【０１０３】
以上のようにして、電圧降下量制御部２６は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を基準電圧Ｖｒｅｆに一致させるように、電圧降下器２４における電圧降下量Ｖを制御する。
【０１０４】
なお、本具体例においては、基準電圧Ｖｒｅｆ及び平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、直接オペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用しているが、これに限定されるものではない。すなわち、基準電圧Ｖｒｅｆを、Ｂ１点（図５参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力し、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ｂ２点（図５参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、基準電圧Ｖｒｅｆに高周波ノイズが含まれていたり、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が変調によりばたついたりしても、これらに起因するオペアンプ（ＯＰ＿ＡＭＰ）の入力電圧の変動を抑えることができる。その結果、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧を安定化させることができる。
【０１０５】
（具体例２）
本実施形態に係るＤＣ結合型レーザ駆動回路２の他の具体的な回路構成について、図６を参照して説明する。図６は、ＤＣ結合型レーザ駆動回路２の第２の具体例を示す回路図である。なお、入力バッファ２１については、従来のＤＣ結合型レーザ駆動回路１００の入力バッファ１１０と同様に構成することが可能であるので、ここでも図示を省略している。
【０１０６】
本具体例におけるプリドライバ２２、メインドライバ２３、及び電圧降下器２４の回路構成は、それぞれ、第１の実施形態の第２の具体例におけるプリドライバ１２、メインドライバ１３、及び電圧降下器２４の回路構成と同様である。本具体例が第１の実施形態の第２の具体例と異なるのは、電圧降下量制御回路２６の入力である。
【０１０７】
本具体例における電圧降下量制御部２６は、一対の抵抗Ｒ，Ｒ’と、オペアンプ（ＯＰ＿ＡＭＰ）とにより構成される。抵抗Ｒと抵抗Ｒ’とは、同一の抵抗値を有しており、抵抗Ｒと抵抗Ｒ’とによって、プリドライバ２２の非反転出力Ｖ３ｐと反転出力Ｖ３ｎの平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が得られる。オペアンプ（ＯＰ＿ＡＭＰ）の非反転入力には、この平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が入力され、オペアンプ（ＯＰ＿ＡＭＰ）の反転入力には、定電圧源２７により生成された基準電圧Ｖｒｅｆが入力される。オペアンプ（ＯＰ＿ＡＭＰ）の出力端子には、電圧降下器２４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート端子に接続される。
【０１０８】
平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆよりも大きくなると、電圧降下量制御部２６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が上昇し、その結果、電圧降下器２４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート電圧が上昇する。そうすると、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のソース−ドレイン間抵抗が大きくなり、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）における電圧降下量Ｖが大きくなる。これにより、プリドライバ２２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが小さくなり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎが低下する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆと一致するまで続く。
【０１０９】
逆に、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆよりも小さくなると、電圧降下量制御部２６は、以下のように動作する。すなわち、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧が低下し、その結果、電圧降下器２４を構成する電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のゲート電圧が上昇する。そうすると、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）のソース−ドレイン間抵抗が小さくなり、その結果、電界効果トランジスタ（ＭＯＳＦＥＴ−Ｐ）における電圧降下量Ｖが小さくなる。これにより、プリドライバ２２に印加される電圧Ｖｄｃ＝ＶＣＣ−Ｖが大きくなり、その結果、プリドライバ２２の出力電圧Ｖ３ｐ，Ｖ３ｎが上昇する。この動作は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が基準電圧Ｖｒｅｆと一致するまで続く。
【０１１０】
以上のようにして、電圧降下量制御部２６は、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を基準電圧Ｖｒｅｆに一致させるように、電圧降下器２４における電圧降下量Ｖを制御する。
【０１１１】
なお、本具体例においては、基準電圧Ｖｒｅｆ及び平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、直接オペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用しているが、これに限定されるものではない。すなわち、基準電圧Ｖｒｅｆを、Ｂ１点（図５参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力し、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２を、Ｂ２点（図５参照）に挿入されたローパスフィルタを介してオペアンプ（ＯＰ＿ＡＭＰ）に入力する構成を採用してもよい。このような構成を採用した場合、基準電圧Ｖｒｅｆに高周波ノイズが含まれていたり、平均電圧（Ｖ３ｐ＋Ｖ３ｎ）／２が変調によりばたついたりしても、これらに起因するオペアンプ（ＯＰ＿ＡＭＰ）の入力電圧の変動を抑えることができる。その結果、オペアンプ（ＯＰ＿ＡＭＰ）の出力電圧を安定化させることができる。
【０１１２】
〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１３】
本発明は、ＤＣ結合型レーザ駆動回路一般に広く適用することができる。特に、ＡＯＣ（Active Optical Cable）に搭載するレーザ駆動回路や、ＰＯＮ(Passive Optical Network)においてバースト信号を生成するために用いるレーザ駆動回路などとして、好適に利用することができる。
【符号の説明】
【０１１４】
１、２        ＤＣ結合型レーザ駆動回路
１１、２２    入力バッファ
１２、２２    プリドライバ
１３、２３    メインドライバ
１４、２４    電圧降下器
１５、２５    定電流源
１６、２６    電圧降下量制御部
２７          定電圧源
【図１】
0005337886.tif 000002
【図２】
0005337886.tif 000003
【図３】
0005337886.tif 000004
【図４】
0005337886.tif 000005
【図５】
0005337886.tif 000006
【図６】
0005337886.tif 000007
【図７】
0005337886.tif 000008
【図８】
0005337886.tif 000009