(57)【特許請求の範囲】
【請求項１】
第１端子が電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、
第１端子が前記電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、
一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続されたスイッチと、を有することを特徴とする表示装置。
【請求項２】
第１端子が電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、
第１端子が前記電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、
一方の電極が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続され、他方の電極が前記電源線に電気的に接続された容量素子と、
一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続されたスイッチと、を有することを特徴とする表示装置。
【請求項３】
第１端子が第１の電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、
第１端子が前記第１の電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、
一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第１のスイッチと、
一方の端子が第２の電源線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第２のスイッチと、を有することを特徴とする表示装置。
【請求項４】
第１端子が第１の電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、
第１端子が前記第１の電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、
一方の電極が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続され、他方の電極が前記第１の電源線に電気的に接続された容量素子と、
一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第１のスイッチと、
一方の端子が第２の電源線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第２のスイッチと、を有することを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記データ線には、少なくとも第１の電位、第２の電位又は第３の電位が入力され、
前記第１の電位は、前記ｎチャネル型トランジスタがオンになり、前記ｐチャネル型トランジスタがオフになる電位であり、
前記第２の電位は、前記ｎチャネル型トランジスタがオフになり、前記ｐチャネル型トランジスタがオンになる電位であり、
前記第３の電位は、前記ｎチャネル型トランジスタがオフになり、前記ｐチャネル型トランジスタがオフになる電位であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一に記載の表示装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するものである。特に本発明は、発光素子を表示素子として備えた表示装置に関する。また本発明は、当該表示装置を表示部に具備する電子機器に関する。
【背景技術】
【０００２】
近年、基板上に薄膜トランジスタ（以下、ＴＦＴ）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への技術開発が進められている。アクティブマトリクス型表示装置においては、高精細化、及び高い階調数での画像の表現力が求められており、高画質化に向けた技術開発も盛んである。特に、アクティブマトリクス型表示装置の各画素に設けられる表示素子として発光素子であるエレクトロルミネッセンス素子（以下、ＥＬ素子）は、視野角が液晶素子を用いた液晶表示装置に比べて広く、色彩、コントラスト、及び動画応答性について優れており、高画質化を図る上で有望である。そのため、ＥＬ素子を具備する表示装置の技術開発は活発であり、商品化も進んでいる。
【０００３】
その一方で、ＥＬ素子を駆動するためのトランジスタは、表示時間に比例して経時的に劣化し、表示したい階調と実際に表示される階調との間にずれが生じてしまう。この階調のずれの原因としては、ゲート絶縁膜と半導体層との界面の欠陥にキャリアである電子やホールがトラップ（捕獲）されることにより空間電荷が生じ、トランジスタのしきい値電圧がシフトすることによるものである。
【０００４】
トランジスタのしきい値電圧がシフトする問題を解決するためには、ＥＬ素子の発光時にトランジスタのゲート電極に印加する電位の極性を反転させて交互に印加することが有効である。例えば、特許文献１には、トランジスタのしきい値電圧を制御するため、発光素子であるＥＬ素子が発光する期間とは別にしきい値制御期間を設け、トランジスタにしきい値電圧を制御するための逆極性のしきい値制御電圧を印加する直流電流駆動表示装置について提案がなされている。
【特許文献１】特開２００４−１１８１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の表示装置は、ＥＬ素子を駆動するためのトランジスタのしきい値電圧の制御を行うことができるものの、画素点灯期間としきい値制御期間とに分けてしきい値電圧を制御するものである。そのため、一定期間発光をし続ける発光素子を具備する画素を有する静止画像においては、画素点灯期間としきい値制御期間を繰り返す画素を具備するものとなり、輝度の低下、静止画像のちらつきといった問題が顕在化してくる。
【０００６】
本発明は、このような問題を鑑みてなされたものであり、一定期間ＥＬ素子が発光し続ける状況においても、輝度の低下や静止画像のちらつきを抑制し、且つＥＬ素子を駆動するトランジスタのしきい値電圧の制御を行うことを課題の一とする。
【課題を解決するための手段】
【０００７】
本発明は、発光素子を駆動するためのトランジスタとして、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを配置し、データ線より供給される画像信号の極性を任意の期間毎に反転させて各画素に供給することにより、トランジスタのしきい値電圧の制御及び発光素子の発光状態の保持を同時に達成するものである。
【０００８】
本発明の一は、第１端子が電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、第１端子が前記電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続されたスイッチと、を有する表示装置である。
【０００９】
また別の本発明の一は、第１端子が電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、第１端子が前記電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、一方の電極が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続され、他方の電極が前記電源線に電気的に接続された容量素子と、一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続されたスイッチと、を有する表示装置である。
【００１０】
また別の本発明の一は、第１端子が第１の電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、第１端子が前記第１の電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第１のスイッチと、一方の端子が第２の電源線に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第２のスイッチと、を有する表示装置である。
【００１１】
また別の本発明の一は、第１端子が第１の電源線に電気的に接続され、第２端子が発光素子に電気的に接続されたｎチャネル型トランジスタと、第１端子が前記第１の電源線に電気的に接続され、第２端子が前記発光素子に電気的に接続されたｐチャネル型トランジスタと、一方の電極が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続され、他方の電極が前記第１の電源線に電気的に接続された容量素子と、一方の端子がデータ線に電気的に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第１のスイッチと、一方の端子が第２の電源線に接続され、他方の端子が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに電気的に接続された第２のスイッチと、を有する表示装置である。
【発明の効果】
【００１２】
本発明により、一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動するトランジスタのゲートに印加する電位の極性を反転させて交互に印加することにより、しきい値電圧の制御を行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１４】
（実施の形態１）
表示装置を構成する一画素の回路図について説明する。図１には、画素の回路図について示す。図１において画素１００は、スイッチ１０１、ｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３、容量素子１０４、表示素子１０５を有する。スイッチ１０１の一方の端子は、データ線１０６（第１の配線ともいう）に電気的に接続され、他方の端子はｎチャネル型トランジスタ１０２のゲート端子、ｐチャネル型トランジスタ１０３のゲート端子、及び容量素子１０４の一方の電極に電気的に接続される。ｎチャネル型トランジスタ１０２の第１端子、ｐチャネル型トランジスタ１０３の第１端子、及び容量素子１０４の他方の電極は、電源線１０７（第２の配線ともいう）に接続される。ｎチャネル型トランジスタ１０２の第２端子、及びｐチャネル型トランジスタ１０３の第２端子は、表示素子１０５の一方の電極に接続される。表示素子１０５の他方の電極は、グラウンド線１０８（第３の配線ともいう）に接続される。
【００１５】
また図１に示した画素を複数具備する表示装置のブロック図について図２に示す。表示装置は、走査線駆動回路部２０１、データ線駆動回路部２０２等から構成される駆動回路部と、画素１００が複数配置された画素部２２０とを有している。
【００１６】
データ線駆動回路部２０２から出力される信号は、データ線Ｄ１〜Ｄｘに入力され、画素部２２０の画素１００に供給される。また、走査線駆動回路部２０１から出力される信号は、走査線Ｇ１〜Ｇｙに入力され、画素１００に伝達される。また、データ線に並行に電源線Ｖ１〜Ｖｘが配置され、画素１００に電流を供給する。
【００１７】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００１８】
なお、スイッチ１０１は、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタを用いることができる。
【００１９】
またｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３として、様々な形態のトランジスタを用いることができる。よって、用いるトランジスタの種類に限定はない。例えば、基板上に形成する非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、様々なメリットがある。例えば、基板上にトランジスタを製造できるため、製造コストの削減、又は基板の大型化を図ることができる。
【００２０】
なお発光素子を駆動するためのトランジスタとして、十分な電流の供給能力を確保するために、ゲート絶縁膜として酸化珪素を採用するよりも、誘電率の高い窒化珪素膜、窒化酸化珪素膜をゲート絶縁膜として採用することがある。本実施の形態においては特に、窒素を含むゲート絶縁膜を用いたトランジスタのしきい値電圧のシフトの問題に対して効果的である。トランジスタのゲート電極に正の電位を印加し続けると、該トランジスタのしきい値電圧が正の方向にシフトし、逆に負の電位を印加し続けると、該トランジスタのしきい値電圧が負の方向にシフトする。本実施の形態では、トランジスタのしきい値電圧がシフトしても、極性を反転させて電位をゲート電極に印加することで、しきい値電圧を逆の方向にシフトさせて補正するため、ゲートに印加される電位の絶対値が大きいほど、またオンの状態の時間（駆動時間）が長いほど、しきい値電圧がシフトしてしまうといった問題に対して効果的である。
【００２１】
またｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３としては、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることができる。特に酸化物半導体はスパッタを用いて成膜することができ、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することができる。
【００２２】
またｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３は、インクジェットや印刷法を用いて形成したトランジスタを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。フォトマスクを用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。
【００２３】
またｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３は、ＧＯＬＤ構造（Ｇａｔｅ  Ｏｖｅｒ  Ｌａｐｐｅｄ  Ｄｒａｉｎ）、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造とすることもできる。
【００２４】
なお、ｎチャネル型トランジスタ１０２、ｐチャネル型トランジスタ１０３のようにトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。なおゲートとして機能する領域については、ゲート端子と表記するものとする。
【００２５】
なお、容量素子１０４はｎチャネル型トランジスタ１０２、またはｐチャネル型トランジスタ１０３のゲート容量を代用して省略することも可能である。
【００２６】
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。
【００２７】
なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクス状に配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。
【００２８】
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが電気的に接続されているものを含むものとする。なお、ＡとＢとが電気的に接続されている場合には、ＡとＢとの間に何らかの電気的作用を有する対象物が存在する場合も含むものとする。
【００２９】
なお、表示素子１０５とは、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）等の発光素子のことを言う。なおＥＬ素子は、自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無いため表示装置に用いるには好適である。本実施の形態ではＥＬ素子として、有機ＥＬ素子を用いた表示装置を想定して説明するが、他の発光素子を用いた表示装置であっても良い。有機ＥＬ素子は、電場を加えることで光（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）を放出する材料を含む層（以下、有機層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、注入された電子が一重項励起状態から基底状態にエネルギー的に緩和する際の発光（蛍光）と三重項励起状態から基底状態にエネルギー的に緩和する際の発光（リン光）とがあるが、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００３０】
なお、表示装置とは、表示素子を有する装置のことを言う。また表示装置は、表示素子を含む複数の画素を含む。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。
【００３１】
次に、図１に示した画素の回路図について、画素１００が有する機能、及び動作について詳細に説明する。図３（Ａ）乃至（Ｆ）では、表示素子１０５の第１の導通状態、第１の導通保持状態、第２の導通状態、第２の導通保持状態、非導通状態、非導通保持状態について分けて説明していくこととする。ここで、データ線１０６には第１のデータ線電位Ｖｓｉｇ（＞０）、第２のデータ線電位−Ｖｓｉｇ（＜０）、第３のデータ線電位Ｖｏｆｆのいずれかが加えられているとし、電源線１０７には電位ＶＤＤが加えられているとし、グラウンド線１０８には電位ＧＮＤが加えられているとする。
【００３２】
なお第１のデータ線電位Ｖｓｉｇとは、ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される際にｎチャネル型トランジスタ１０２をオンにし、ｐチャネル型トランジスタ１０３をオフにする電位のことをいう。そしてｎチャネル型トランジスタ１０２のゲート及びｐチャネル型トランジスタ１０３のゲートに正である第１のデータ線電位Ｖｓｉｇを印加すると第１の導通保持状態においては、ｎチャネル型トランジスタ１０２のゲート及びｐチャネル型トランジスタ１０３のゲートに正の電位を印加し続けることになるため、それぞれのトランジスタのしきい値電圧が正の方向にシフトすることとなる。なお第１のデータ線電位Ｖｓｉｇは、電源線の電位ＶＤＤが正の場合に、ｎチャネル型トランジスタ１０２がオンになった際に、ｎチャネル型トランジスタ１０２の第２端子（表示素子１０５に接続された側）に伝えられる電位がｎチャネル型トランジスタ１０２のしきい値の影響によって低下しないように、ｎチャネル型トランジスタのしきい値電圧をＶｔｈＮとすると、予め第１のデータ線電位Ｖｓｉｇを（Ｖｓｉｇ＋ＶｔｈＮ）とすることが好ましい。本実施の形態においては、（Ｖｓｉｇ＋ＶｔｈＮ）を含め、第１のデータ線電位Ｖｓｉｇとして説明していくこととする。
【００３３】
また第２のデータ線電位−Ｖｓｉｇとは、第２のデータ線電位−Ｖｓｉｇがｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される際にｎチャネル型トランジスタ１０２をオフにし、ｐチャネル型トランジスタをオンにする電位のことをいう。そしてｎチャネル型トランジスタ１０２のゲート及びｐチャネル型トランジスタ１０３のゲートに負である第２のデータ線電位−Ｖｓｉｇを印加すると第２の導通保持状態においては、ｎチャネル型トランジスタ１０２のゲート及びｐチャネル型トランジスタ１０３のゲートに負の電位を印加し続けることになるため、それぞれのトランジスタのしきい値電圧が負の方向にシフトすることとなる。
【００３４】
また第３のデータ線電位Ｖｏｆｆとは、第３のデータ線電位Ｖｏｆｆがｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される際にｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにする電位のことをいう。ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにする電位としては、ｎチャネル型トランジスタ１０２のチャネルにＮ導電型を付与する不純物を添加することによって、しきい値電圧を正の方向にシフトさせたしきい値電圧を（ＶｔｈＮ）、すなわちエンハンスメント型（ｅｎｈａｎｃｅｍｅｎｔ  ｔｙｐｅ、またはノーマリーオフ型  （ｎｏｒｍａｌｌｙ  ｏｆｆ  ｔｙｐｅ）ともいう）とし、ｐチャネル型トランジスタ１０３のチャネルに導電型を付与する不純物を添加することによって、しきい値電圧を負の方向にシフトさせたしきい値電圧を（ＶｔｈＰ）、すなわちエンハンスメント型とすると、ＶＤＤ＋ＶｔｈＰ＜Ｖｏｆｆ＜ＶｔｈＮを満たす電位である。ＶｏｆｆがＶＤＤ＋ＶｔｈＰ＜Ｖｏｆｆ＜ＶｔｈＮを満たすことによって、ｎチャネル型トランジスタ１０２またはｐチャネル型トランジスタ１０３がオンになる電位だけでなく、ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにする電位を設定することができる。
【００３５】
まず第１の導通状態について図３（Ａ）を用いて説明する。第１の導通状態とは、ｎチャネル型トランジスタ１０２またはｐチャネル型トランジスタ１０３のうち、ｎチャネル型トランジスタ１０２をオンにし、ｐチャネル型トランジスタ１０３をオフにして、電源線１０７と表示素子１０５の一方の電極との導通をとる状態のことをいう。第１の導通状態において、データ線１０６には第１のデータ線電位Ｖｓｉｇが印加されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されている。このときスイッチ１０１をオンにすることでデータ線の第１のデータ線電位Ｖｓｉｇがｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される。第１のデータ線電位Ｖｓｉｇは、ｎチャネル型トランジスタ１０２をオンにし、ｐチャネル型トランジスタ１０３をオフにする電位である。その結果、電源線１０７と表示素子１０５の一方の電極が導通し、図３（Ａ）に示す点線矢印の経路にそって電流が流れ、表示素子は発光する。
【００３６】
次に第１の導通保持状態について図３（Ｂ）を用いて説明する。第１の導通保持状態とは、上記説明した第１の導通状態を保持する状態のことをいう。第１の導通保持状態において、データ線１０６とｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートとを電気的に切り離すために、スイッチ１０１がオフになっている。容量素子１０４の一方の電極には、第１のデータ線電位Ｖｓｉｇが保持されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されているため、スイッチ１０１がオフであっても、第１のデータ線電位Ｖｓｉｇをｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加し続けることができる。その結果、電源線１０７と表示素子１０５の一方の電極が導通し、図３（Ｂ）に示す点線矢印の経路にそって電流が流れ、表示素子は発光する。
【００３７】
次に第２の導通状態について図３（Ｃ）を用いて説明する。第２の導通状態とは、ｎチャネル型トランジスタ１０２またはｐチャネル型トランジスタ１０３のうち、ｎチャネル型トランジスタ１０２をオフにし、ｐチャネル型トランジスタ１０３をオンにして、電源線１０７と表示素子１０５の一方の電極との導通をとる状態のことをいう。第２の導通状態において、データ線１０６には第２のデータ線電位−Ｖｓｉｇが印加されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されている。このときスイッチ１０１をオンにすることでデータ線の第２のデータ線電位−Ｖｓｉｇがｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される。第２のデータ線電位−Ｖｓｉｇは、ｎチャネル型トランジスタ１０２をオフにし、ｐチャネル型トランジスタ１０３をオンにする電位である。その結果、電源線１０７と表示素子１０５の一方の電極が導通し、図３（Ｃ）に示す点線矢印の経路にそって電流が流れ、表示素子は表示を行うために発光する。第２の導通状態は、第１の導通状態と同様に、電源線１０７と表示素子１０５の一方の電極が導通し、表示素子は表示を行うことが出来る状態であるものの、ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のオンまたはオフが切り替わっている。
【００３８】
次に第２の導通保持状態について図３（Ｄ）を用いて説明する。第２の導通保持状態とは、上記説明した第２の導通状態を保持する状態のことをいう。第２の導通保持状態において、データ線１０６とｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートとを電気的に切り離すために、スイッチ１０１がオフになっている。容量素子１０４の一方の電極には、負の第２のデータ線電位−Ｖｓｉｇが保持されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されているため、スイッチ１０１がオフであっても、第２のデータ線電位−Ｖｓｉｇをｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加し続けることができる。その結果、電源線１０７と表示素子１０５の一方の電極が導通し、図３（Ｄ）に示す点線矢印の経路にそって電流が流れ、表示素子は発光する。
【００３９】
次に非導通状態について図３（Ｅ）を用いて説明する。非導通状態とは、ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにして、電源線１０７と表示素子１０５の一方の電極とを非導通とする状態のことをいう。非導通状態において、データ線１０６には第３のデータ線電位Ｖｏｆｆが印加されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されている。このときスイッチ１０１をオンにすることでデータ線の第３のデータ線電位Ｖｏｆｆがｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加される。第３のデータ線電位Ｖｏｆｆは、ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにする電位である。ｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３を共にオフにすることにより、電源線１０７と表示素子１０５の一方の電極が非導通となり、図３（Ｅ）に示す点線矢印の経路にそって電流は流れず、表示素子を非発光とすることができる。
【００４０】
次に非導通保持状態について図３（Ｆ）を用いて説明する。非導通保持状態とは、上記説明した非導通状態を保持する状態のことをいう。非導通保持状態において、データ線１０６とｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートとを電気的に切り離すために、スイッチ１０１がオフになっている。容量素子１０４の一方の電極には、第３のデータ線電位Ｖｏｆｆが保持されており、電源線１０７には電位ＶＤＤ、グラウンド線１０８には電位ＧＮＤがそれぞれ印加されているため、スイッチ１０１がオフであっても、第３のデータ線電位Ｖｏｆｆをｎチャネル型トランジスタ１０２及びｐチャネル型トランジスタ１０３のゲートに印加し続けることができる。そのため、図３（Ｆ）に示す点線矢印の経路にそって電流は流れず、表示素子を非発光とすることができる。
【００４１】
次に、表示装置を構成する一画素の回路図について、図１に示した回路図を具体化した図４の回路図を用いて説明する。図４において画素４００は、スイッチングトランジスタ４０１、ｎチャネル型トランジスタ４０２、ｐチャネル型トランジスタ４０３、容量素子４０４、表示素子４０５を有する。スイッチングトランジスタ４０１の第１端子は、データ線４０６に電気的に接続され、ゲート端子は走査線４０９に電気的に接続され、第２端子はｎチャネル型トランジスタ４０２のゲート端子、ｐチャネル型トランジスタ４０３のゲート端子、及び容量素子４０４の一方の電極に電気的に接続される。ｎチャネル型トランジスタ４０２の第１端子、ｐチャネル型トランジスタ４０３の第１端子、及び容量素子４０４の他方の電極は、電源線４０７に接続される。ｎチャネル型トランジスタ４０２の第２端子、及びｐチャネル型トランジスタ４０３の第２端子は、表示素子４０５の一方の電極に接続される。表示素子４０５の他方の電極は、グラウンド線４０８に接続される。なお、図４に示す画素の回路図において、図１で示した画素の回路図との違いは、スイッチ１０１として、ｎチャネル型のスイッチングトランジスタ４０１、スイッチングトランジスタ４０１のオンまたはオフを制御するための走査線４０９を備えた点にある。また、図４において、ｎチャネル型トランジスタ４０２、ｐチャネル型トランジスタ４０３のゲート端子のノードをＮ１、表示素子４０５の一方の電極のノードをＮ２として説明していくこととする。
【００４２】
図５（Ａ）、（Ｂ）に、図４で説明した画素の回路図のタイミングチャート並びに各配線及びノードの電位の変化について説明する。
【００４３】
まず図５（Ａ）について説明する。図５（Ａ）で示す期間Ｐ１乃至Ｐ６は、図３（Ａ）乃至（Ｆ）で説明した第１の導通状態、第１の導通保持状態、第２の導通状態、第２の導通保持状態、非導通状態、非導通保持状態に対応するものとして説明する。そのため期間Ｐ１、期間Ｐ３、期間Ｐ５では、走査線４０９の電位を高電位レベル（Ｈ電位、ＶＨともいう）にし、期間Ｐ２、期間Ｐ４、期間Ｐ６では、走査線４０９の電位を低電位レベル（Ｌ電位、ＶＬともいう）にする。そして、期間Ｐ１では、第１のデータ線電位Ｖｓｉｇがデータ線に入力され、期間Ｐ２では、データ線の電位にかかわらず、期間Ｐ１でのデータ線の電位が保持され、期間Ｐ３では、第２のデータ線電位−Ｖｓｉｇがデータ線に入力され、期間Ｐ４では、データ線の電位にかかわらず、期間Ｐ３でのデータ線の電位が保持され、期間Ｐ５では、第３のデータ線電位Ｖｏｆｆがデータ線に入力され、期間Ｐ６では、データ線の電位にかかわらず、期間Ｐ５でのデータ線の電位が保持されることとなる。
【００４４】
図５（Ｂ）では、期間Ｐ１乃至Ｐ６におけるデータ線４０６の電位Ｄ１、走査線４０９の電位Ｄ２、ノードＮ１の電位Ｄ３、ノードＮ２の電位Ｄ４について、各期間での電位の変化について説明する。
【００４５】
期間Ｐ１において、走査線４０９の電位Ｄ２はＶＨとなり、データ線４０６の電位Ｄ１であるＶｓｉｇがノードＮ１に取り込まれ、ノードＮ１の電位Ｄ３がＶｓｉｇとなる。そして、ノードＮ１の電位Ｄ３がＶｓｉｇとなることにより、ｎチャネル型トランジスタ４０２のゲートとソースの間の電位差の絶対値がしきい値電圧より大きくなり、電源線４０７と表示素子の一方の電極とが導通する。そして、ノードＮ２の電位Ｄ４が電源線４０７の電位ＶＤＤとなる。
【００４６】
期間Ｐ２において、走査線４０９の電位Ｄ２はＶＬとなり、データ線４０６の電位Ｄ１に関わらず、ノードＮ１には容量素子４０４により期間Ｐ１での電位Ｖｓｉｇが保持されている。そして、ノードＮ１の電位Ｄ３がＶｓｉｇであることにより、ｎチャネル型トランジスタ４０２のゲートとソースの間の電位差の絶対値がしきい値電圧より大きくなり、期間Ｐ１と同様に、電源線４０７と表示素子の一方の電極との導通が保持される。そして、ノードＮ２の電位Ｄ４が電源線４０７の電位ＶＤＤとして保持される。
【００４７】
期間Ｐ３において、走査線４０９の電位Ｄ２はＶＨとなり、データ線４０６の電位Ｄ１である−ＶｓｉｇがノードＮ１に取り込まれ、ノードＮ１の電位Ｄ３が−Ｖｓｉｇとなる。そして、ノードＮ１の電位Ｄ３が−Ｖｓｉｇとなることにより、ｐチャネル型トランジスタ４０３のゲートとソースの間の電位差の絶対値がしきい値電圧より大きくなり、電源線４０７と表示素子の一方の電極とが導通する。そして、ノードＮ２の電位Ｄ４が電源線４０７の電位ＶＤＤとなる。なお期間Ｐ２からＰ３に変化する際に、ノードＮ１の電位Ｄ３がＶｓｉｇから−Ｖｓｉｇに変化する際にｎチャネル型トランジスタ４０２及びｐチャネル型トランジスタ４０３が共にオフになる期間があるため、ノードＮ２の電位Ｄ４がＶＤＤを保持しない期間を経ることとなるが、データ信号の入力は極めて短い期間に行われるものであるため、表示への影響が軽微である。
【００４８】
期間Ｐ４において、走査線４０９の電位Ｄ２はＶＬとなり、データ線４０６の電位Ｄ２に関わらず、ノードＮ１には容量素子４０４により期間Ｐ３での電位−Ｖｓｉｇが保持されている。そして、ノードＮ１の電位Ｄ３が−Ｖｓｉｇであることにより、ｐチャネル型トランジスタ４０３のゲートとソースの間の電位差の絶対値がしきい値電圧より大きくなり、期間Ｐ３と同様に、電源線４０７と表示素子の一方の電極との導通が保持される。そして、ノードＮ２の電位Ｄ４が電源線４０７の電位ＶＤＤとして保持される。
【００４９】
期間Ｐ５において、走査線４０９の電位Ｄ２はＶＨとなり、データ線４０６の電位Ｄ１であるＶｏｆｆがノードＮ１に取り込まれ、ノードＮ１の電位Ｄ３がＶｏｆｆとなる。そして、ノードＮ１の電位Ｄ３がＶｏｆｆとなることにより、ｎチャネル型トランジスタ４０２及びｐチャネル型トランジスタ４０３のゲートとソース間の電位差の絶対値がそれぞれのしきい値電圧より下回り、電源線４０７と表示素子の一方の電極とが非導通となる。そして、ノードＮ２の電位Ｄ４がグラウンド線４０８の電位ＶＧＮＤとなる。
【００５０】
なお、期間Ｐ１及び期間Ｐ３、並びに期間Ｐ２及び期間Ｐ４は、同じ期間の長さになるように設定されることが好ましい。一例としては、データ線駆動回路部の外部にしきい値を制御するための機能を有する回路を設けることで、同じ発光期間、すなわち導通状態の期間であっても極性の異なるデータ線電位を入力することができ、ｎチャネル型トランジスタ及びｐチャネル型トランジスタのしきい値電圧の制御を行うことができる。
【００５１】
なお、上記説明した第１の導通状態と第２の導通状態とは、１フレーム期間毎にフレーム全体を反転させて駆動してもよい。また、行方向または列方向の一画素ごとに反転したデータ線電位を入力し、１フレーム期間毎に反転させて駆動してもよい。また、画素の１行毎または１列毎に反転したデータ線電位を入力し、１フレーム期間毎に反転させて駆動してもよい。
【００５２】
本実施の形態は、上記説明した第１の導通状態と第２の導通状態、または期間Ｐ２と期間Ｐ４のように、表示素子であるＥＬ素子の発光期間に駆動トランジスタであるｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲート電極に印加する電位の極性を、表示に影響を与えることなく、反転して入力することができるものである。そのため、一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動させることができる。これは駆動トランジスタのゲート電極に印加する電位の極性を反転させて交互に印加することにより、しきい値電圧の制御を行うことができるためである。
【００５３】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００５４】
（実施の形態２）
本実施の形態においては、実施の形態１で説明した画素の回路図とは別の構成について説明する。本実施の形態においては、表示装置を構成する画素の駆動方法の一例として、デジタル時間階調駆動の一例を示し、説明する。
【００５５】
図６は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【００５６】
図６（Ａ）には、本実施の形態の画素の回路図について示している。図６（Ａ）において画素６００は、第１のスイッチ６０１、ｎチャネル型トランジスタ６０２、ｐチャネル型トランジスタ６０３、容量素子６０４、表示素子６０５、第２のスイッチ６１０を有する。第１のスイッチ６０１の一方の端子は、データ線６０６に電気的に接続され、他方の端子はｎチャネル型トランジスタ６０２のゲート端子、ｐチャネル型トランジスタ６０３のゲート端子、及び容量素子６０４の一方の電極に電気的に接続される。第２のスイッチ６１０の一方の端子は、第２の電源線６０８に電気的に接続され、他方の端子はｎチャネル型トランジスタ６０２のゲート端子、ｐチャネル型トランジスタ６０３のゲート端子、及び容量素子６０４の一方の電極に電気的に接続される。ｎチャネル型トランジスタ６０２の第１端子、ｐチャネル型トランジスタ６０３の第１端子、及び容量素子６０４の他方の電極は、第１の電源線６０７に接続される。ｎチャネル型トランジスタ６０２の第２端子、及びｐチャネル型トランジスタ６０３の第２端子は、表示素子６０５の一方の電極に接続される。表示素子６０５の他方の電極は、グラウンド線６０９に接続される。すなわち図６に示す画素６００は、図１で示した画素１００に第２のスイッチ６１０を追加した構成である。
【００５７】
また図６（Ｂ）に、図６（Ａ）に示した画素を具体化した回路図を示す。図６（Ｂ）は、図６（Ａ）で示した第１のスイッチとして、ｎチャネル型の第１のスイッチングトランジスタ６５１及び第１のスイッチングトランジスタ６５１を制御するための第１の走査線６５２、並びにｎチャネル型の第２のスイッチングトランジスタ６５３及び第２のスイッチングトランジスタ６５３を制御するための第２の走査線６５４としたものである。
【００５８】
なお、図６ではデータ線６０６には第１のデータ線電位Ｖｓｉｇ、第２のデータ線電位−Ｖｓｉｇ、第３のデータ線電位Ｖｏｆｆのいずれかが加えられているとし、第１の電源線６０７には電位ＶＤＤが加えられているとし、グラウンド線６０９には電位ＶＧＮＤが加えられているとし、第２の電源線６０８には第３のデータ線電位Ｖｏｆｆが加えられているものとして説明する。
【００５９】
図６（Ａ）に示す回路図において、容量素子６０４の一方の電極に保持されたデータ線電位の消去動作について説明する。消去動作時には、第２のスイッチ６１０をオンにして、ｎチャネル型トランジスタ６０２及びｐチャネル型トランジスタ６０３のゲートを第３のデータ線電位をＶｏｆｆにする。つまり、ｎチャネル型トランジスタ６０２及びｐチャネル型トランジスタ６０３のゲートとソース間の電位差の絶対値をそれらのしきい値電圧以下にする。こうして、ｎチャネル型トランジスタ６０２及びｐチャネル型トランジスタ６０３を強制的にオフにすることができる。なお図６（Ｂ）での消去動作時には、第２の走査線６５４によって第２のスイッチングトランジスタ６５３をオンにして、ｎチャネル型トランジスタ６０２及びｐチャネル型トランジスタ６０３のゲートを第３のデータ線電位Ｖｏｆｆにすることができる。
【００６０】
図７（Ａ）、（Ｂ）は、デジタル時間階調駆動の一例を示すタイミングチャートである。ここでは図６（Ｂ）で示した回路図における消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法について図７（Ａ）を用いて説明する。
【００６１】
まず、アドレス期間Ｔａ１において、１行目から順に第１の走査線６５２に画素走査信号が入力され、画素が選択される。そして、画素が選択されているときに、データ線から画素へデータ線電位が入力される。そして、画素にデータ線電位が入力されると、画素は再び新たなデータ線電位が入力されるまでそのデータ線電位を保持する。この入力されたデータ線電位によってサステイン期間Ｔｓ１における各画素の点灯、非点灯が制御される。データ線電位の入力動作が完了した行においては、直ちに入力さたデータ線電位にしたがって、画素が点灯又は非点灯の状態となる。同じ動作が、最終行まで行われ、アドレス期間Ｔａ１が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へデータ線電位が入力され、そのデータ線電位によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御される。そして、サステイン期間Ｔｓ４はその終期を消去動作の開始によって設定される。なぜなら、各行の消去時間Ｔｅに画素に書き込まれた信号の消去が行われると、次の画素への信号の書き込みが行われるまでは、アドレス期間に画素に入力されたデータ線電位に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅが始まった行の画素からデータ保持時間が終了する。
【００６２】
ここで、図７（Ｂ）を参照して、ｉ行目の画素行に着目して説明する。ｉ行目の画素行において、アドレス期間Ｔａ１において、１行目から順に第１の走査線６５２に画素走査信号が入力され、画素が選択される。そして、期間Ｔｂ１（ｉ）においてｉ行目の画素が選択されているときに、ｉ行目の画素にデータ線電位が入力される。そして、ｉ行目の画素にデータ線電位が入力されると、ｉ行目の画素は再び信号が入力されるまでその信号を保持する。この入力されたデータ線電位によって、サステイン期間Ｔｓ１（ｉ）におけるｉ行目の画素の点灯、非点灯が制御される。つまり、ｉ行目にデータ線電位の入力動作が完了したら、直ちに入力されたデータ線電位にしたがって、ｉ行目の画素が点灯又は非点灯の状態となる。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４においてｉ行目の画素へデータ線電位が入力され、そのデータ線電位によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４におけるｉ行目の画素の点灯、非点灯が制御される。そして、サステイン期間Ｔｓ４（ｉ）はその終期を消去動作の開始によって設定される。なぜなら、ｉ行目の消去時間Ｔｅ（ｉ）にｉ行目の画素に入力されたデータ線電位に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅ（ｉ）が始まるとｉ行目の画素のデータ保持時間が終了する。
【００６３】
よって、アドレス期間とサステイン期間とを分離せずに、アドレス期間より短いデータ保持期間を持つ高階調且つデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供することができる。表示素子の発光時間を長く取ることができるため発光素子の輝度を抑えることができ、そのため表示素子の信頼性の向上を図ることが可能である。
【００６４】
なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。また、Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４の点灯時間は、２のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、２のべき乗からすこしだけずらしてもよい。
【００６５】
上記実施の形態１で説明したように、表示素子であるＥＬ素子を発光状態とするための駆動トランジスタであるｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲートに印加する電位の極性を、表示に影響を与えることなく、反転して入力することができる。本実施の形態で説明したデジタル時間階調駆動を適用可能な画素を具備する表示装置においては、一定期間毎に発光または非発光を繰り返す際の時間的な制御が容易になるため、特に好適である。一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動させることができる。これは駆動トランジスタのゲートに印加する電位の極性を反転させて交互に印加することにより、しきい値電圧の制御を行うことができるためである。
【００６６】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００６７】
（実施の形態３）
【００６８】
本実施の形態においては、表示素子に適用可能な発光素子の例を図８に示す。
【００６９】
基板４５０１の上に陽極４５０２、正孔注入材料からなる正孔注入層４５０３、その上に正孔輸送材料からなる正孔輸送層４５０４、発光層４５０５、電子輸送材料からなる電子輸送層４５０６、電子注入材料からなる電子注入層４５０７、そして陰極４５０８を積層させた素子構造である。ここで、発光層４５０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また素子の構造は、この構造に限定されない。
【００７０】
また、図８で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率発光素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリアの再結合領域を制御し、発光領域を２つの領域に分けることによって得られる白色発光素子などにも応用可能である。
【００７１】
次に、図８に示す素子の作製方法について説明する。まず、陽極４５０２（ＩＴＯ（インジウム錫酸化物））を有する基板４５０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極４５０８を蒸着で形成する。
【００７２】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
【００７３】
正孔注入材料としては、有機化合物を例にすれば、ポルフィリン系の化合物や、フタロシアニン（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが発光材料に正孔を注入するのに有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。
【００７４】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
【００７５】
電子輸送材料としては、金属錯体がよく用いられ、トリス（８−キノリノラト）アルミニウム（以下、「Ａｌｑ３」と記す）、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１、２、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。
【００７６】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【００７７】
発光材料としては、先に述べたＡｌｑ３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２−ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、  ２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。
【００７８】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。
【００７９】
上記実施の形態１で説明したように、表示素子であるＥＬ素子を発光状態とするための駆動トランジスタであるｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲートに印加する電位の極性を、表示に影響を与えることなく、反転して入力することができる。本実施の形態で説明した電流駆動素子であるＥＬ素子を具備する表示装置においては、ＥＬ素子に電流を供給するためのトランジスタの制御が必要になるため、特に好適である。一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動させることができる。これは駆動トランジスタのゲートに印加する電位の極性を反転させて印加することにより、しきい値電圧の制御を行うことができるためである。
【００８０】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態４）
【００８１】
本実施の形態では、発光素子を具備する表示装置における画素の回路図を図９（Ａ）に、画素の上面構造を図９（Ｂ）に、図９（Ｂ）に示した上面構造の断面図に関して図９（Ｃ）に示す。なお、本実施の形態で示す表示装置における画素の構成は一例であってこれに限定されるものではないことを付記する。
【００８２】
図９（Ａ）、図９（Ｂ）において、画素９００は、スイッチングトランジスタ９０１、ｎチャネル型トランジスタ９０２、ｐチャネル型トランジスタ９０３、容量素子９０４、発光素子９０５を有する。スイッチングトランジスタ９０１の第１端子は、データ線９０６に電気的に接続され、ゲート端子は走査線９０９に電気的に接続され、第２端子はｎチャネル型トランジスタ９０２のゲート端子、ｐチャネル型トランジスタ９０３のゲート端子、及び容量素子９０４の一方の電極に電気的に接続される。ｎチャネル型トランジスタ９０２の第１端子、ｐチャネル型トランジスタ９０３の第１端子、及び容量素子９０４の他方の電極は、電源線９０７に接続される。ｎチャネル型トランジスタ９０２の第２端子、及びｐチャネル型トランジスタ９０３の第２端子は、発光素子９０５の一方の電極に接続される。発光素子９０５の他方の電極は、グラウンド線９０８に接続される。
【００８３】
スイッチングトランジスタ９０１、ｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３は、本実施の形態では、１つのゲートを有する構造としているが、複数のゲートを配して、複数のトランジスタが電気的に直列に接続される構造としてもよい。複数のトランジスタが電気的に直列に接続される構造とすることにより、オフ電流値を低減することができるという利点がある。また、スイッチングトランジスタ９０１、ｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３は、半導体層を薄膜化した薄膜トランジスタ（ＴＦＴ）で形成することにより、量産化が図られ、低コスト化することができる。
【００８４】
なお、ｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３は発光素子９０５の点灯を制御するための素子であり、多くの電流が流れるため、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。
【００８５】
また、図９（Ｂ）に示すように、ｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３のゲートを含む配線は電源線９０７と重畳する領域まで延在して容量素子９０４が形成される。容量素子９０４は、電源線９０７と電気的に接続された半導体層（図示せず）、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３のゲートを含む配線との間で形成される。この容量素子９０４はｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３のゲートに印加する電圧を保持する機能を有する。
【００８６】
発光素子９０５は、ｎチャネル型トランジスタ９０２、及びｐチャネル型トランジスタ９０３等の素子が形成された基板の上に、陽極層（画素電極ともいう）、有機層、そして陰極層（対向電極ともいう）を積層させた素子構造である。
【００８７】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に電界効果トランジスタ及び発光素子を形成し、素子が形成された基板面から発光を取り出す上面射出や、素子が形成された面の裏面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【００８８】
次に図９（Ｂ）に示した画素の上面図に対応する断面図について説明する。図９（Ｃ）は、図９（Ｂ）に示すＡ−Ｂの部分の断面図の一例である。なお本実施の形態における断面図に示す各素子は、断面構造を明確に記すために、誇張した縮尺により表記するものとする。
【００８９】
図９（Ｃ）では、支持基板９５１上に、ブロッキング膜９５２、絶縁層９５３、保護層９５４、絶縁層９５５、配線層９５６、平坦化層９５７、ｐチャネル型トランジスタ９０３、隔壁９５８、画素電極９５９、有機層９６０、及び対向電極９６１が設けられた断面図について示している。なお、ｐチャネル型トランジスタ９０３は、ゲート絶縁膜、半導体層、及びゲート電極を具備する。また配線層９５６は、ｐチャネル型トランジスタ９０３の第１端子及び第２端子に接続される配線としての機能を有するものである。また画素電極９５９、有機層９６０、及び対向電極９６１を積層して設けることにより、発光素子９０５となる。
【００９０】
本実施の形態で説明したように、表示素子を駆動するためのトランジスタとして薄膜トランジスタを用いることができる。薄膜トランジスタを用いたトランジスタは、量産化がし易いため低コスト化を図る上で、好適である。そして、上記実施の形態１で説明したように、表示素子であるＥＬ素子を発光状態とするための駆動トランジスタであるｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲート電極に印加する電位の極性を、表示に影響を与えることなく、反転して入力することができる。一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動させることができる。これは駆動トランジスタのゲート電極に印加する電位の極性を反転させて交互に印加することにより、しきい値電圧の制御を行うことができるためである。
【００９１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態５）
【００９２】
本実施の形態においては、電子機器の例について説明する。
【００９３】
図１０（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができる。図１０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有することができる。なお、図１０（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【００９４】
図１０（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、等を有することができる。図１０（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有することができる。なお、図１０（Ｂ）に示すテレビ受像機能付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【００９５】
図１０（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、等を有することができる。図１０（Ｃ）に示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有することができる。なお、図１０（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。
【００９６】
図１０（Ｄ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポート９６８０等を有することができる。図１０（Ｄ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。なお、図１０（Ｄ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【００９７】
次に、図１０（Ｅ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、マイクロフォン９６３８、外部接続ポート９６８０等を有することができる。図１０（Ｅ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。なお、図１０（Ｅ）に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【００９８】
本実施の形態において述べた電子機器は、情報を表示するための表示部に実施の形態１の表示装置を具備することができる。上記実施の形態１で説明したように、表示素子であるＥＬ素子を発光状態とするための駆動トランジスタであるｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲート電極に印加する電位の極性を、表示に影響を与えることなく、反転して入力することができる。一定期間発光し続ける期間においても、輝度の低下や静止画像のちらつきを顕在化させることなく、ＥＬ素子を駆動させることができる。これは駆動トランジスタのゲート電極に印加する電位の極性を反転させて交互に印加することにより、しきい値電圧の制御を行うことができるためである。
【００９９】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【図面の簡単な説明】
【０１００】
【図１】画素構成を説明する図。
【図２】表示装置を説明するためのブロック図。
【図３】画素の動作について説明するための図。
【図４】画素構成を説明する図。
【図５】画素の動作について説明するための図。
【図６】画素構成を説明する図。
【図７】画素の動作を説明する図。
【図８】表示素子の一例を説明する図。
【図９】画素回路の断面を説明する図。
【図１０】電子機器について説明する図。
【符号の説明】
【０１０１】
１００    画素
１０１    スイッチ
１０２    ｎチャネル型トランジスタ
１０３    ｐチャネル型トランジスタ
１０４    容量素子
１０５    表示素子
１０６    データ線
１０７    電源線
１０８    グラウンド線
２０１    走査線駆動回路部
２０２    データ線駆動回路部
２０３    各画素
２２０    画素部
４００    画素
４０１    スイッチングトランジスタ
４０２    ｎチャネル型トランジスタ
４０３    ｐチャネル型トランジスタ
４０４    容量素子
４０５    表示素子
４０６    データ線
４０７    電源線
４０８    グラウンド線
４０９    走査線
６００    画素
６０１    スイッチ
６０２    ｎチャネル型トランジスタ
６０３    ｐチャネル型トランジスタ
６０４    容量素子
６０５    表示素子
６０６    データ線
６０７    電源線
６０８    電源線
６０９    グラウンド線
６１０    スイッチ
６５１    スイッチングトランジスタ
６５２    走査線
６５３    スイッチングトランジスタ
６５４    走査線
９００    画素
９０１    スイッチングトランジスタ
９０２    ｎチャネル型トランジスタ
９０３    ｐチャネル型トランジスタ
９０４    容量素子
９０５    発光素子
９０６    データ線
９０７    電源線
９０８    グラウンド線
９０９    走査線
９５１    支持基板
９５２    ブロッキング膜
９５３    絶縁層
９５４    保護層
９５５    絶縁層
９５６    配線層
９５７    平坦化層
９５８    隔壁
９５９    画素電極
９６０    有機層
９６１    対向電極
４５０１    基板
４５０２    陽極
４５０３    正孔注入層
４５０４    正孔輸送層
４５０５    発光層
４５０６    電子輸送層
４５０７    電子注入層
４５０８    陰極
９６３０    筐体
９６３１    表示部
９６３３    スピーカ
９６３５    操作キー
９６３６    接続端子
９６３８    マイクロフォン
９６７２    記録媒体読込部
９６７６    シャッターボタン
９６７７    受像部
９６８０    外部接続ポート
９６８１    ポインティングデバイス
【図１】
0005178492.tif 000002
【図２】
0005178492.tif 000003
【図３】
0005178492.tif 000004
【図４】
0005178492.tif 000005
【図５】
0005178492.tif 000006
【図６】
0005178492.tif 000007
【図７】
0005178492.tif 000008
【図８】
0005178492.tif 000009
【図９】
0005178492.tif 000010
【図１０】
0005178492.tif 000011