(57)【特許請求の範囲】
【請求項１】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号、前記第１基準電位、及び、前記第２基準電位を入力とし、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行う第１選択スイッチと、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中に与えられるスイッチ制御信号に応答して前記第２基準電位を選択し、前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチと、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第３選択スイッチとを有する表示装置。
【請求項２】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
時系列で供給される前記映像信号、前記第１基準電位、及び、前記第２基準電位を入力とし、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第１選択スイッチと、
前記閾値補正処理を行っている途中に与えられるスイッチ制御信号に応答して前記第２基準電位を選択し、前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有する表示装置。
【請求項３】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号と前記第１基準電位とを入力とし、
ＮチャネルＭＯＳトランジスタからなり、前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記ＮチャネルＭＯＳトランジスタが非導通状態になる際の容量カップリングによって前記信号線の電位を前記第２基準電位にする第１選択スイッチと、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有する表示装置。
【請求項４】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号と前記第１基準電位とを入力とし、
ＮチャネルトランジスタとＰチャネルトランジスタとが並列に接続され、両トランジスタに同程度の電流が流れるように設計したときのＰチャネルＭＯＳトランジスタのサイズよりもＮチャネルＭＯＳトランジスタのサイズが大きく設定されたＣＭＯＳトランジスタからなる第１選択スイッチと、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有し、
前記第１選択スイッチは、前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位を初期化し、前記閾値補正処理を行っている途中で前記ＮチャネルＭＯＳトランジスタが非導通状態になる際の容量カップリングによって前記信号線の電位を前記第２基準電位にする表示装置。
【請求項５】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
時系列で供給される前記映像信号、前記第１基準電位、及び、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中でハイレベルからローレベルに立ち下がる矩形波の信号を入力とし、
出力端が前記信号線の一端に接続され、入力端に前記矩形波の信号が与えられる容量素子と、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力する選択スイッチとを有し、
前記容量素子は、前記矩形波の信号がハイレベルからローレベルに立ち下がる際の容量カップリングによって前記信号線の電位を前記第２基準電位とする表示装置。
【請求項６】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有し、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号、前記第１基準電位、及び、前記第２基準電位を入力とし、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行う第１選択スイッチと、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中に与えられるスイッチ制御信号に応答して前記第２基準電位を選択し、前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチと、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第３選択スイッチとを有する電子機器。
【請求項７】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有し、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
時系列で供給される前記映像信号、前記第１基準電位、及び、前記第２基準電位を入力とし、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第１選択スイッチと、
前記閾値補正処理を行っている途中に与えられるスイッチ制御信号に応答して前記第２基準電位を選択し、前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有する電子機器。
【請求項８】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有し、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号と前記第１基準電位とを入力とし、
ＮチャネルＭＯＳトランジスタからなり、前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記ＮチャネルＭＯＳトランジスタが非導通状態になる際の容量カップリングによって前記信号線の電位を前記第２基準電位にする第１選択スイッチと、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有する電子機器。
【請求項９】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有し、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記映像信号と前記第１基準電位とを入力とし、
ＮチャネルトランジスタとＰチャネルトランジスタとが並列に接続され、両トランジスタに同程度の電流が流れるように設計したときのＰチャネルＭＯＳトランジスタのサイズよりもＮチャネルＭＯＳトランジスタのサイズが大きく設定されたＣＭＯＳトランジスタからなる第１選択スイッチと、
前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する第２選択スイッチとを有し、
前記第１選択スイッチは、前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに与えられるスイッチ制御信号に応答して前記第１基準電位を選択して前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位を初期化し、前記閾値補正処理を行っている途中で前記ＮチャネルＭＯＳトランジスタが非導通状態になる際の容量カップリングによって前記信号線の電位を前記第２基準電位にする電子機器。
【請求項１０】
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有し、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
時系列で供給される前記映像信号、前記第１基準電位、及び、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中でハイレベルからローレベルに立ち下がる矩形波の信号を入力とし、
出力端が前記信号線の一端に接続され、入力端に前記矩形波の信号が与えられる容量素子と、
前記閾値補正処理の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力する選択スイッチとを有し、
前記容量素子は、前記矩形波の信号がハイレベルからローレベルに立ち下がる際の容量カップリングによって前記信号線の電位を前記第２基準電位とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を改善できる。
【００１２】
【特許文献１】特開２００６３−ｒ３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
【００１４】
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光／非発光を制御するトランジスタと、駆動トランジスタのソース電位を初期化するトランジスタを省略し、さらに、駆動トランジスタのゲート電位に与える基準電位を映像信号と同じ信号線から供給する構成を採ることで、駆動トランジスタのゲート電位を初期化するトランジスタを省略した画素回路が本願出願人によって提案されている（特願２００６−１４１８３６号明細書参照）。
【００１５】
この提案に係る画素構成を採ることにより、必要最小限の構成素子数、具体的には、輝度情報に応じた映像信号の信号電圧を画素内に書き込む書込みトランジスタと、この書込みトランジスタによって書き込まれた映像信号の信号電圧を保持する保持容量と、この保持容量に保持された映像信号の信号電圧に基づいて有機ＥＬ素子を駆動する駆動トランジスタとによって画素回路を構成できる。
【００１６】
この画素回路の場合は、書込みトランジスタが導通状態になることにより、信号線を通して供給される基準電位Ｖｏｆｓを駆動トランジスタのゲート電極に印加することによって閾値補正処理が行われるのであるが、閾値補正期間が終わって書込みトランジスタが非導通状態になると、駆動トランジスタのゲート電極が信号線から電気的に切り離されるために、閾値補正後から映像信号を書き込むまでの期間に駆動トランジスタのゲート電極がフローティング状態となる期間ができる。
【００１７】
このように、駆動トランジスタのゲート電極がフローティング状態になると、後述する理由により、駆動トランジスタのゲート電位、ソース電位が共に上昇してしまい、所望の閾値補正処理を行うことができなくなるために、閾値補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。
【００１８】
そこで、本発明は、所望の閾値補正処理を確実に行うことによって表示品質をより向上できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による表示装置は、
電気光学素子、ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタ、ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタ、及び、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位とを選択的に出力する信号処理回路と備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第１基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記第１基準電位に代えて前記第２基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記閾値補正処理の終了後に前記第２基準電位に代えて前記映像信号を前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する構成となっている。
【００２０】
上記構成の表示装置および当該表示装置を有する電子機器において、閾値補正処理を行っている途中で駆動トランジスタのゲート電極に書き込む基準電位を第１基準電位からそれよりも低い第２基準電位に切り替えることで、駆動トランジスタのゲート電位が下がるために、駆動トランジスタが確実に非導通状態となる。これにより、閾値補正処理が終了し、書込みトランジスタが非導通状態になることによって駆動トランジスタのゲート電極が信号線から電気的に切り離され、フローティング状態になったときに、駆動トランジスタの電流リークの発生を抑えることができる。
【発明の効果】
【００２１】
本発明によれば、駆動トランジスタのゲート電極のフローティング状態で駆動トランジスタにはリーク電流が流れないために、駆動トランジスタの他方の電極の電位が変動することがない。したがって、駆動トランジスタのリーク電流のばらつきに起因する発光輝度の画素間の差を抑えることができるために、閾値補正処理が不完全となったりあるいは過剰補正となったりすることなく、所望の閾値補正処理を実行でき、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２４】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２５】
図１に示すように、有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状（マトリクス状）に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。
【００２６】
ここで、有機ＥＬ表示装置１０がカラー表示用の場合は、１つの画素は複数の副画素から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２７】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２８】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）にそって信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００２９】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３０】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３１】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３２】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。
【００３３】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３４】
ここで、基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。また、第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００３５】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３６】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３７】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ２３と、保持容量２４と、補助容量２５とから構成されている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３８】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００３９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４０】
書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４１】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４２】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００４３】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は省略可能である。
【００４４】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであれば、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４５】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４６】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４７】
駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作し、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４８】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことにより、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４９】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略して示している。
【００５０】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００５１】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５２】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５３】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００５４】
（有機ＥＬ表示装置の理想的な動作状態での回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０における理想的な動作状態での回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。
【００５５】
なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は容量成分を持っており、当該容量成分と補助容量２５との合成容量をＣｓｕｂとして図示している。
【００５６】
図４のタイミング波形図においては、走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。
【００５７】
＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５８】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５９】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００６０】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６１】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００６２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６３】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。
【００６４】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００６５】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓ（＝ゲート電位Ｖｇ）から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。
【００６６】
なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６７】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６８】
＜書込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００６９】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。
【００７０】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込む。よって、合成容量Ｃｓｕｂの充電が開始される。
【００７１】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００７２】
ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７３】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００７５】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
【００７６】
また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理の詳細については後述する。
【００７７】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００７９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００８０】
そして、有機ＥＬ素子２１のアノード電位がＶｅｌ＋Ｖｃａｔｈを越えることで、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００８１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００８２】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８３】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８４】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８５】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００８６】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００８７】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８８】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８９】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００９０】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００９１】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００９２】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９３】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９４】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを、映像信号の信号電圧Ｖｓｉｇが印加される駆動トランジスタ２２のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を、駆動トランジスタ２２のゲート電極側に負帰還させる処理が移動度補正処理となる。
【００９５】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００９６】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９７】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００９８】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００９９】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１００】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１０１】
（実動作状態での問題点）
次に、有機ＥＬ表示装置１０における実動作状態での回路動作について、図１０のタイミング波形図を用いて説明する。
【０１０２】
なお、以下に説明する実動作状態での回路動作では、駆動トランジスタ２２に定電流を流して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを検出する閾値補正期間を、移動度補正および信号書込みを行う１水平走査期間（１Ｈ）に加えて、当該１Ｈに先行する複数の水平走査期間、本例では先行する１Ｈの計２Ｈに亘って設けた場合を例に挙げて説明するものとする。
【０１０３】
具体的には、２Ｈに亘って閾値補正処理を２回実行する場合において、図１０のタイミング波形図に示すように、１回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間よりも１Ｈ前、即ち１行前の画素行の１Ｈ期間におけるｔ１２−ｔ１４の期間で行われる。また、２回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間におけるｔ１５−ｔ１６の期間で行われる。
【０１０４】
このように、移動度補正および信号書込みを行う１Ｈ期間と、当該１Ｈ期間に先行する複数Ｈ期間に亘って閾値補正期間を設けることにより、高精細化に伴い多画素化によって１Ｈ期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ２２の閾値電圧Ｖｔｈを確実に検出して保持容量２４に保持し、閾値補正処理を確実に行うことができる。
【０１０５】
回路動作的には、図１０のタイミング波形図における時刻ｔ１１，ｔ１３，ｔ１７〜ｔ２０は、図４のタイミング波形図における時刻ｔ１，ｔ３，ｔ５〜ｔ８に対応しており、図１０のタイミング波形図における時刻ｔ１２とｔ１５、ｔ１４とｔ１６は、図４のタイミング波形図における時刻ｔ２とｔ４に対応している。
【０１０６】
ところで、先述した理想的な動作状態において、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移し、書込みトランジスタ２３が非導通状態となると、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２がカットオフ状態にあり、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【０１０７】
ただし、これはあくまでも先述した理想状態での動作である。実動作では、１回目、２回目の閾値補正処理が終わり、時刻ｔ１４，ｔ１６で走査線３１の電位ＷＳが低電位側に遷移し、書込みトランジスタ２３が非導通状態となり、駆動トランジスタ２２のゲート電極がフローティング状態になったときに、実際には駆動トランジスタ２２に電流リークがあるため、駆動トランジスタ２２には僅かではあるがリーク電流が流れる。これにより、駆動トランジスタ２２のソース電位Ｖｓが徐々に上昇し、ブートストラップ動作によってゲート電位Ｖｇも連動して徐々に上昇する。
【０１０８】
加えて、画素２０個々の駆動トランジスタ２２の特性にばらつきがあり、駆動トランジスタ２２に流れるリーク電流も駆動トランジスタ２２個々で異なるために、駆動トランジスタ２２にリーク電流が流れることによって変動するソース電位Ｖｓ，Ｖｇの変動量が画素２０個々で異なる。
【０１０９】
閾値補正処理の終了後、リーク電流によって駆動トランジスタ２２のソース電位Ｖｓおよびゲート電位Ｖｇが上昇すると、信号電圧Ｖｓｉｇの書込み期間が終わった時点でのソース電位Ｖｓは必ずしも一定ではなく、画素２０個々で異なっている。このため、書込み期間が終わった時点で駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが画素２０ごとにばらつくために、駆動トランジスタ２２のゲート電極に画素間で同じ信号電圧Ｖｓｉｇを印加しても、有機ＥＬ素子２１の発光輝度に画素間で差が生じる。
【０１１０】
このように、表示品質の改善を目的とする閾値補正処理を実行したとしても、駆動トランジスタ２２の電流リークによって駆動トランジスタ２２のゲート電位Ｖｇ、ソース電位Ｖｓが共に上昇し、それに伴って有機ＥＬ素子２１の発光輝度に画素間で差が生じるために、閾値補正処理が不完全となったりあるいは過剰補正となったりする。すなわち、所望の閾値補正処理を実行できなくなるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができないことになる。
【０１１１】
［本実施形態の特徴部分］
本実施形態では、基準電位Ｖｏｆｓとして、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる第１基準電位Ｖｏｆｓ１（例えば、黒レベルに相当する電位）の他に、第１基準電位Ｖｏｆｓ１よりも低い第２基準電位Ｖｏｆｓ２との計２種の基準電位を用いるものとする。
【０１１２】
これら２種の基準電位Ｖｏｆｓ１，Ｖｏｆｓ２は、信号出力回路６０（図１参照）から映像信号の信号電圧Ｖｓｉｇに代えて適宜、所定のタイミングで信号線３３を通して選択行の画素２０に供給されることになる。
【０１１３】
（本実施形態に係る回路動作）
次に、基準電位Ｖｏｆｓとして、２種の基準電位Ｖｏｆｓ１，Ｖｏｆｓ２を用いる本実施形態に係る回路動作について、図１１のタイミング波形図を用いて説明する。
【０１１４】
図１１のタイミング波形図においても、図４および図１０のタイミング波形図の場合と同様に、走査線３１の電位ＷＳの変化、電源供給線３２の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇ（一点鎖線で示す波形）およびソース電位Ｖｓ（点線で示す波形）の変化を表している。
【０１１５】
また、本実施形態に係る回路動作においても、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間、本例では先行する１Ｈの計２Ｈに亘って設けた場合を例に挙げて説明するものとする。
【０１１６】
本実施形態に係る回路動作では、閾値補正処理（上記の例では、１回目、２回目の閾値補正処理）を行っている途中で、第１基準電位Ｖｏｆｓ１に代えて当該第１基準電位Ｖｏｆｓ１よりも低い第２基準電位Ｖｏｆｓ２を書込みトランジスタ２３によって駆動トランジスタ２２のゲート電極に書き込み、閾値補正処理が終了した後再度導通状態になる書込みトランジスタ２３によって第２基準電位Ｖｏｆｓ２に代えて映像信号の信号電圧Ｖｓｉｇを駆動トランジスタ２２のゲート電極に書き込むことを特徴としている。
【０１１７】
より具体的な回路動作について以下に説明する。１回目の閾値補正期間（ｔ１２−ｔ１４）内における当該閾値補正期間の終了直前の時刻ｔ２１で、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。
【０１１８】
１回目の閾値補正期間の終了直前のタイミングで、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることにより、駆動トランジスタ２２のゲート電位Ｖｇが低下するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈ相当の電圧よりも小さくなる。したがって、駆動トランジスタ２２が確実に非導通状態になる。
【０１１９】
具体的には、電源供給線３２電位ＤＳを高電位Ｖｃｃｐに維持した状態で、走査線３１の電位ＷＳを高電位側から低電位側に遷移させ、書込みトランジスタ２３を非導通状態にする直前に、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。ここで、基準電位Ｖｏｆｓ２は、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなる程度の電位に設定される。
【０１２０】
すなわち、１回目の閾値補正期間の終了直前に、信号線３３から書込みトランジスタ２３を通して駆動トランジスタ２２のゲート電極に印加している基準電位Ｖｏｆｓ１を、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなる基準電位Ｖｏｆｓ２に切り替える。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなるために、駆動トランジスタ２２が確実に非導通状態になる。
【０１２１】
その後、２回目の閾値補正期間に入る前の時刻ｔ２２で、２回目の閾値補正処理を実行するために、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ１に切り替える（戻す）。そして、２回目の閾値補正期間においても、当該閾値補正期間内の時刻ｔ２３で、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。
【０１２２】
２回目の閾値補正期間内で、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることにより、１回目の閾値補正期間の終了直前の動作の場合と同様に、駆動トランジスタ２２のゲート電位Ｖｇが低下し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈ相当の電圧よりも小さくなるために、駆動トランジスタ２２が確実に非導通状態になる。
【０１２３】
このように、１回目、２回目の閾値補正期間内で基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることによって駆動トランジスタ２２を確実に非導通状態にすることで、閾値補正期間が終了し、書込みトランジスタ２３が非導通状態になることによって駆動トランジスタ２２のゲート電極がフローティング状態になったときに、駆動トランジスタ２２の電流リークの発生を抑えることができる。
【０１２４】
これにより、駆動トランジスタ２２のゲート電極がフローティング状態にある期間においては、駆動トランジスタ２２にはリーク電流が流れないために、駆動トランジスタ２２のソース電位Ｖｓが変動することがない。したがって、駆動トランジスタ２２のリーク電流のばらつきに起因する発光輝度の画素間の差を抑えることができるために、閾値補正処理が不完全となったりあるいは過剰補正となったりすることなく、所望の閾値補正処理を実行でき、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【０１２５】
なお、本実施形態に係る回路動作では、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う１Ｈ期間に先行する複数の水平走査期間に亘って設けて、閾値補正処理を複数回に分割して実行する場合を例に挙げて説明したが、本発明はこれに限られるものではなく、閾値補正期間を移動度補正および信号書込みの各処理を行う１Ｈ期間で１回だけ実行する場合にも同様に適用可能である。
【０１２６】
（信号出力回路）
続いて、上述したような駆動を行うに当たって、映像信号の信号電圧Ｖｓｉｇと、２つの基準電位Ｖｏｆｓ１，Ｖｏｆｓ２とを適宜信号線３３に出力する信号出力回路６０の具体的な実施例について説明する。
【０１２７】
＜実施例１＞
図１２は、実施例１に係る信号出力回路６０Ａの構成例を示す回路図である。ここでは、図面の簡略化のために、カラー表示用の有機ＥＬ表示装置において、ある１つの画素を構成するＲＧＢの３つの副画素に対応した回路部分のみの回路構成を示している。また、信号線３３−１〜３３−ｎのうち、ＲＧＢの副画素に対応した３本の信号線を信号線３３Ｒ，３３Ｇ，３３Ｂとして示している。
【０１２８】
図１２において、信号線３３Ｒの一端には３個の選択スイッチ６１−ｒ，６２−ｒ，６３−ｒの各出力端が共通に接続されている。信号線３３Ｇの一端には３個の選択スイッチ６１−ｇ，６２−ｇ，６３−ｇの各出力端が共通に接続されている。信号線３３Ｂの一端には３個の選択スイッチ６１−ｂ，６２−ｂ，６３−ｂの各出力端が共通に接続されている。
【０１２９】
選択スイッチ６１−ｒ〜６３−ｒ，６１−ｇ〜６３−ｇ，６１−ｂ〜６３−ｂは、例えばＣＭＯＳトランジスタ（ＣＭＯＳトランスミッションゲート）によって構成されているが、これに限られるものではない。選択スイッチ６１−ｒ，６１−ｇ，６１−ｂの各入力端には、データ線６４を通して映像信号が与えられる。この映像信号は、ＲＧＢの各映像信号が例えばＲＧＢの順に供給される時系列の信号である。
【０１３０】
選択スイッチ６１−ｒは、時系列の信号のうちＲの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。選択スイッチ６１−ｇは、時系列の信号のうちＧの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６１−ｂは、時系列の信号のうちＢの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１３１】
選択スイッチ６２−ｒ，６２−ｇ，６２−ｂの各入力端には、第１基準電位Ｖｏｆｓ１が与えられる。これら選択スイッチ６２−ｒ，６２−ｇ，６２−ｂは、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１によって駆動されることで、基準電位Ｖｏｆｓ１を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１３２】
選択スイッチ６３−ｒ，６３−ｇ，６３−ｂの各入力端には、第２基準電位Ｖｏｆｓ２が与えられる。これら選択スイッチ６３−ｒ，６３−ｇ，６３−ｂは、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２によって駆動されることで、基準電位Ｖｏｆｓ２を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１３３】
ここで、映像信号は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。基準電位Ｖｏｆｓ１，Ｖｏｆｓ２は、図示せぬ基準電位生成部から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよびスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１，ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２は、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０１３４】
スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂがアクティブとなるタイミングは、時系列の信号のＲＧＢの各映像信号のタイミングに同期している。スイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１，ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２がアクティブとなるタイミングについては後述する。
【０１３５】
上述したように、実施例１に係る信号出力回路６０Ａは、１本のデータ線６４に対して複数本の信号線、本例ではＲＧＢに対応した３本の信号線３３Ｒ，３３Ｇ，３３Ｂが選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを介して接続されており、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式（セレクタ駆動方式）を採用した構成となっている。
【０１３６】
図１３は、実施例１に係る信号出力回路６０Ａの回路動作の説明に供するタイミング波形図である。このタイミング波形図には、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを駆動する正相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇと、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂを駆動する正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１と、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂを駆動する正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ２と、データ（映像信号の信号電圧）Ｄａｔａと、Ｂの副画素の信号線３３Ｂの電位のタイミング関係を示している。第１、第２基準電位Ｖｏｆｓ１，Ｖｏｆｓ２は固定電位である。
【０１３７】
また、信号出力回路６０Ａの回路動作には直接関係ないが、書込み走査回路４０（図１参照）の動作を制御するタイミング信号ＷＳＥＮ１，ＷＳＥＮ２についても時間軸を揃えて同じタイミング波形図に示している。なお、図１３のタイミング波形図は、閾値補正処理を１回実行する場合の図４のタイミング波形図に対応している。
【０１３８】
そして、タイミング信号ＷＳＥＮ１は、書込み走査回路４０において、図４の前半の書込みパルス（走査信号）ＷＳを生成するのに用いられる。すなわち、タイミング信号ＷＳＥＮ１のアクティブ期間（ハイレベル期間）は、図４の基準電位（Ｖｏｆｓ）書込み期間を規定している。また、タイミング信号ＷＳＥＮ２は、書込み走査回路４０において、図４の後半の書き込みパルスＷＳを生成するのに用いられる。すなわち、タイミング信号ＷＳＥＮ２のアクティブ期間は、図４の移動度補正を含む信号電圧Ｖｓｉｇの書込み期間を規定している。
【０１３９】
図１３のタイミング波形図において、時刻ｔ３１でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がハイレベルになり、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂがオン状態となることで、第１基準電位Ｖｏｆｓ１が信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。そして、時刻ｔ３２でタイミング信号ＷＳＥＮ１がハイレベルになり、画素２０の書込みトランジスタ２３が導通状態になることで、第１基準電位Ｖｏｆｓ１がＲＧＢの各副画素に書き込まれる。
【０１４０】
その後、時刻ｔ３３でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がローレベルになり、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂがオフ状態となり、続いて、時刻ｔ３４でスイッチ制御信号ｏｆｓ  ｇａｔｅ２がハイレベルになり、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂがオン状態になることで、第１基準電位Ｖｏｆｓ１に代えて第２基準電位Ｖｏｆｓ２が信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。この第２基準電位Ｖｏｆｓ２は、導通状態にある書込みトランジスタ２３によってＲＧＢの各副画素に書き込まれる。そして、時刻ｔ３５でタイミング信号ＷＳＥＮ１がローレベルになり、書込みトランジスタ２３が非導通状態になることで、基準電位Ｖｏｆｓの書込み期間が終了する。
【０１４１】
時刻ｔ３６でスイッチ制御信号ｏｆｓ  ｇａｔｅ２がローレベルになり、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂがオフ状態になった後、ＲＧＢの各データ（信号電圧）がデータ線６４を通して時系列で供給される。そして、これら時系列のＲＧＢの各データに同期して、スイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが順次ハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂが順にオン状態になることで、ＲＧＢの各データが信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０１４２】
その後、時刻ｔ３７でタイミング信号ＷＳＥＮ２がハイレベルになり、書込みトランジスタ２３が導通状態になることで、ＲＧＢの各映像信号の信号電圧ＶｓｉｇがＲＧＢの各副画素に書き込まれる。そして、時刻ｔ３８でタイミング信号ＷＳＥＮ２がローレベルになり、書込みトランジスタ２３が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Ｖｓｉｇの書込み期間が終了する。
【０１４３】
以上説明した実施例１に係る信号出力回路６０Ａによれば、映像信号の信号電圧Ｖｓｉｇ、第１基準電位Ｖｏｆｓ１および第２基準電位Ｖｏｆｓ２にそれぞれ対応して３系統の選択スイッチ６１（６１−ｒ，６１−ｇ，６１−ｂ），６２（６２−ｒ，６２−ｇ，６２−ｂ），６３（６３−ｒ，６３−ｇ，６３−ｂ）を設けた構成を採っているために、これら３系統の選択スイッチ６１，６２，６３によって信号電圧Ｖｓｉｇ、基準電位Ｖｏｆｓ１、基準電位Ｖｏｆｓ２を所望のタイミングで的確に選択して信号線３３Ｒ，３３Ｇ，３３Ｂに出力することができる。
【０１４４】
＜実施例２＞
図１４は、実施例２に係る信号出力回路６０Ｂの構成例を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。本実施例２に係る信号出力回路６０Ｂも、実施例１に係る信号出力回路６０Ａと同様に、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式を採用している。
【０１４５】
図１４において、信号線３３Ｒの一端には２個の選択スイッチ６１−ｒ，６３−ｒの各出力端が共通に接続されている。信号線３３Ｇの一端には２個の選択スイッチ６１−ｇ，６３−ｇの各出力端が共通に接続されている。信号線３３Ｂの一端には２個の選択スイッチ６１−ｂ，６３−ｂの各出力端が共通に接続されている。
【０１４６】
選択スイッチ６１−ｒ，６３−ｒ，６１−ｇ，６３−ｇ，６１−ｂ，６３−ｂは、例えばＣＭＯＳトランジスタによって構成されているが、これに限られるものではない。選択スイッチ６１−ｒ，６１−ｇ，６１−ｂの各入力端には、データ線６４を通して映像信号と第１基準電位Ｖｏｆｓ１とが時系列で与えられる。映像信号は、ＲＧＢの各映像信号が例えばＲＧＢの順に供給される時系列の信号である。
【０１４７】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂは、後述する第１基準電位Ｖｏｆｓ１の出力タイミングで一斉にアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、データ線６４を通して入力される第１基準電位Ｖｏｆｓ１を選択して信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１４８】
さらに、選択スイッチ６１−ｒは、時系列の信号のうちＲの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。選択スイッチ６１−ｇは、時系列の信号のうちＧの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６１−ｂは、時系列の信号のうちＢの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１４９】
選択スイッチ６３−ｒ，６３−ｇ，６３−ｂの各入力端には、第２基準電位Ｖｏｆｓ２が与えられる。これら選択スイッチ６３−ｒ，６３−ｇ，６３−ｂは、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２によって駆動されることで、基準電位Ｖｏｆｓ２を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１５０】
ここで、映像信号と第１基準電位Ｖｏｆｓ１は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。第２基準電位Ｖｏｆｓ２は、図示せぬ基準電位生成部から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよびスイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２は、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０１５１】
図１５は、実施例２に係る信号出力回路６０Ｂの回路動作の説明に供するタイミング波形図であり、実施例１の場合と同様に、閾値補正処理を１回実行する場合の図４のタイミング波形図に対応している。
【０１５２】
図１５のタイミング波形図には、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを駆動する正相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇと、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂを駆動する正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ２と、データ（映像信号の信号電圧）Ｄａｔａと、Ｂの副画素の信号線３３Ｂの電位のタイミング関係を示している。データＤａｔａに重畳されて供給される第１基準電位Ｖｏｆｓ１と、単独で供給される第２基準電位Ｖｏｆｓ２とは固定電位である。
【０１５３】
図１５のタイミング波形図において、時刻ｔ４１でスイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが一斉にハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂがオン状態になることで、データ線６４を通して入力される第１基準電位Ｖｏｆｓ１が信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。そして、時刻ｔ４２でタイミング信号ＷＳＥＮ１がハイレベルになり、画素２０の書込みトランジスタ２３が導通状態になることで、第１基準電位Ｖｏｆｓ１がＲＧＢの各副画素に書き込まれる。
【０１５４】
その後、時刻ｔ４３でスイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが一斉にローレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂがオフ状態となり、続いて、時刻ｔ４４でスイッチ制御信号ｏｆｓ  ｇａｔｅ２がハイレベルになり、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂがオン状態になることで、第１基準電位Ｖｏｆｓ１に代えて第２基準電位Ｖｏｆｓ２が信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。この第２基準電位Ｖｏｆｓ２は、導通状態にある書込みトランジスタ２３によってＲＧＢの各副画素に書き込まれる。そして、時刻ｔ４５でタイミング信号ＷＳＥＮ１がローレベルになり、書込みトランジスタ２３が非導通状態になることで、基準電位Ｖｏｆｓの書込み期間が終了する。
【０１５５】
時刻ｔ４６でスイッチ制御信号ｏｆｓ  ｇａｔｅ２がローレベルになり、選択スイッチ６３−ｒ，６３−ｇ，６３−ｂがオフ状態になった後、ＲＧＢの各データ（信号電圧）がデータ線６４を通して時系列で供給される。そして、これら時系列のＲＧＢの各データに同期して、スイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが順次ハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂが順にオン状態になることで、ＲＧＢの各データが信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０１５６】
その後、時刻ｔ４７でタイミング信号ＷＳＥＮ２がハイレベルになり、書込みトランジスタ２３が導通状態になることで、ＲＧＢの各映像信号の信号電圧ＶｓｉｇがＲＧＢの各副画素に書き込まれる。そして、時刻ｔ４８でタイミング信号ＷＳＥＮ２がローレベルになり、書込みトランジスタ２３が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Ｖｓｉｇの書込み期間が終了する。
【０１５７】
以上説明した実施例２に係る信号出力回路６０Ｂによれば、第１基準電位Ｖｏｆｓ１を映像信号と同様にドライバＩＣ側からデータ線６４を通して入力するとともに、映像信号の信号電圧Ｖｓｉｇおよび第２基準電位Ｖｏｆｓ２にそれぞれ対応して２系統の選択スイッチ６１（６１−ｒ，６１−ｇ，６１−ｂ），６３（６３−ｒ，６３−ｇ，６３−ｂ）を設けた構成を採ることで、実施例１に係る信号出力回路６０Ａの場合に比べて、信号線１本につき第１基準電位Ｖｏｆｓ１に対応する選択スイッチ６２（図１２を参照）を１個、本例では１対のトランジスタ（ＣＭＯＳトランジスタ）を削減できるために、信号出力回路６０Ｂの回路構成を簡略化できる。
【０１５８】
＜実施例３＞
図１６は、実施例３に係る信号出力回路６０Ｃの構成例を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。本実施例３に係る信号出力回路６０Ｃも、実施例１に係る信号出力回路６０Ａと同様に、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式を採用している。
【０１５９】
図１６において、信号線３３Ｒの一端には２個の選択スイッチ６１−ｒ，６２−ｒ′の各出力端が共通に接続されている。信号線３３Ｇの一端には２個の選択スイッチ６１−ｇ，６２−ｇ′の各出力端が共通に接続されている。信号線３３Ｂの一端には２個の選択スイッチ６１−ｂ，６２−ｂ′の各出力端が共通に接続されている。
【０１６０】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂは、例えばＣＭＯＳトランジスタによって構成されているが、これに限られるものではない。一方、選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′は、ＮチャネルＭＯＳトランジスタによって構成されている。選択スイッチ６１−ｒ，６１−ｇ，６１−ｂの各入力端には、データ線６４を通して映像信号が与えられる。この映像信号は、ＲＧＢの各映像信号が例えばＲＧＢの順に供給される時系列の信号である。
【０１６１】
選択スイッチ６１−ｒは、時系列の信号のうちＲの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。選択スイッチ６１−ｇは、時系列の信号のうちＧの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６１−ｂは、時系列の信号のうちＢの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１６２】
選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′の各入力端には、第１基準電位Ｖｏｆｓ１が与えられる。これら選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′は、正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１によって駆動されることで、基準電位Ｖｏｆｓ１を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１６３】
ここで、映像信号は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。第１基準電位Ｖｏｆｓ１は、図示せぬ基準電位生成部から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよびスイッチ制御信号ｏｆｓ  ｇａｔｅ１は、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０１６４】
図１７は、実施例３に係る信号出力回路６０Ｃの回路動作の説明に供するタイミング波形図であり、実施例１の場合と同様に、閾値補正処理を１回実行する場合の図４のタイミング波形図に対応している。
【０１６５】
図１７のタイミング波形図には、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを駆動する正相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇと、選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′を駆動する正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１と、データ（映像信号の信号電圧）Ｄａｔａと、Ｂの副画素の信号線３３Ｂの電位のタイミング関係を示している。第１基準電位Ｖｏｆｓ１は固定電位である。
【０１６６】
図１７のタイミング波形図において、時刻ｔ５１でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がハイレベルになり、選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′がオン状態になることで、第１基準電位Ｖｏｆｓ１が信号線３３Ｒ，３３Ｇ，３３Ｇに出力される。そして、時刻ｔ５２でタイミング信号ＷＳＥＮ１がハイレベルになり、画素２０の書込みトランジスタ２３が導通状態になることで、第１基準電位Ｖｏｆｓ１がＲＧＢの各副画素に書き込まれる。
【０１６７】
その後、時刻ｔ５３でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がローレベルになり、選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′がオフ状態となる。ここで、選択スイッチ６２−ｒ′，６２−ｇ′６２−ｂ′は、ＮチャネルＭＯＳトランジスタによって構成されている。したがって、ＮチャネルＭＯＳトランジスタがオフする際に、当該ＭＯＳトランジスタのゲート電位の立ち下がりの電位変化が寄生容量Ｃによるカップリングによって信号線３３Ｒ，３３Ｇ，３３Ｇに飛び込む。このＮチャネルＭＯＳトランジスタのオフ時の容量カップリングにより、それまで第１基準電位Ｖｏｆｓ１にあった信号線３３Ｒ，３３Ｇ，３３Ｇの電位が低下する。
【０１６８】
本実施例３に係る信号出力回路６０Ｃでは、この容量カップリングによって低下した信号線３３Ｒ，３３Ｇ，３３Ｇの電位を第２基準電位Ｖｏｆｓ２として用いるようにしている。この第２基準電位Ｖｏｆｓ２は、導通状態にある書込みトランジスタ２３によってＲＧＢの各副画素に書き込まれる。そして、時刻ｔ５４でタイミング信号ＷＳＥＮ１がローレベルになり、書込みトランジスタ２３が非導通状態になることで、基準電位Ｖｏｆｓの書込み期間が終了する。
【０１６９】
その後、ＲＧＢの各データ（信号電圧）がデータ線６４を通して時系列で供給される。そして、これら時系列のＲＧＢの各データに同期して、スイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが順次ハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂが順にオン状態になることで、ＲＧＢの各データが信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０１７０】
その後、時刻ｔ５５でタイミング信号ＷＳＥＮ２がハイレベルになり、書込みトランジスタ２３が導通状態になることで、ＲＧＢの各映像信号の信号電圧ＶｓｉｇがＲＧＢの各副画素に書き込まれる。そして、時刻ｔ５６でタイミング信号ＷＳＥＮ２がローレベルになり、書込みトランジスタ２３が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Ｖｓｉｇの書込み期間が終了する。
【０１７１】
以上説明した実施例３に係る信号出力回路６０Ｃによれば、映像信号の信号電圧Ｖｓｉｇおよび第１基準電位Ｖｏｆｓ１にそれぞれ対応して２系統の選択スイッチ６１（６１−ｒ，６１−ｇ，６１−ｂ），６２′（６２−ｒ′，６２−ｇ′，６２−ｂ′）を設けるとともに、選択スイッチ６２′としてＮチャネルＭＯＳトランジスタを用いた構成を採ることで、実施例２に係る信号出力回路６０Ｂの場合に比べてさらに、信号線１本につき選択スイッチ６２′用のトランジスタを１個削減できるために、信号出力回路６０Ｃの回路構成をさらに簡略化できる。
【０１７２】
＜実施例４＞
図１８は、実施例４に係る信号出力回路６０Ｄの構成例を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。本実施例４に係る信号出力回路６０Ｄも、実施例１に係る信号出力回路６０Ａと同様に、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式を採用している。
【０１７３】
図１８において、信号線３３Ｒの一端には２個の選択スイッチ６１−ｒ，６２−ｒの各出力端が共通に接続されている。信号線３３Ｇの一端には２個の選択スイッチ６１−ｇ，６２−ｇの各出力端が共通に接続されている。信号線３３Ｂの一端には２個の選択スイッチ６１−ｂ，６２−ｂの各出力端が共通に接続されている。
【０１７４】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂは、例えばＣＭＯＳトランジスタによって構成されているが、これに限られるものではない。選択スイッチ６２−ｒ，６２−ｇ，６２−ｂもＣＭＯＳトランジスタによって構成されている。ただし、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂにおいて、ＮチャネルＭＯＳトランジスタのサイズが、両トランジスタに同程度の電流が流れるように設計されたときのＰチャネルＭＯＳトランジスタのサイズよりも大きく設定されている。
【０１７５】
このトランジスタサイズについてより詳細に説明する。ＰチャネルＭＯＳトランジスタは、主要なキャリアが正孔であり、電子と比較すると移動度が低くなるため、ＮチャネルＭＯＳトランジスタと比較するとスイッチング特性が悪くなる。より具体的には、ＮチャネルＭＯＳトランジスタの方が、ＰチャネルＭＯＳトランジスタよりも約１．３〜１．４倍程度移動度が高い。
【０１７６】
このため、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとが並列に接続されたＣＭＯＳアナログスイッチにおいて、一般的に、両者のトランジスタサイズを変えて、両者に同程度の電流が流れるように設計する。具体的には、ＮチャネルＭＯＳトランジスタの移動度がＰチャネルＭＯＳトランジスタの移動度の例えば１．３倍であるとき、ＰチャネルＭＯＳトランジスタのサイズをＮチャネルＭＯＳトランジスタのサイズの１．３倍程度に設計する。
【０１７７】
すなわち、ＰチャネルＭＯＳトランジスタのサイズをＮチャネルＭＯＳトランジスタのサイズの１．３倍程度に設計することで、両トランジスタに同程度の電流が流れるようになるため、両者に同程度のスイッチング特性を持たせることができる。このように、ＰチャネルＭＯＳトランジスタと同程度の電流が流れるときのＮチャネルＭＯＳトランジスタのサイズよりも、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂのＮチャネルＭＯＳトランジスタのサイズを大きく設定する。
【０１７８】
より具体的には、ＮチャネルＭＯＳトランジスタの移動度がＰチャネルＭＯＳトランジスタの移動度の例えば１．３倍の場合を例に挙げると、両トランジスタに同程度の電流が流れるように設計したとき、ＮチャネルＭＯＳトランジスタのサイズがＰチャネルＭＯＳトランジスタのサイズが約０．７６９倍と小さいのに対して、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂにおいては、ＮチャネルＭＯＳトランジスタのサイズを、両者に同程度の電流が流れるように設計されたときのＰチャネルＭＯＳトランジスタのサイズよりも大きいサイズ、好ましくはＰチャネルＭＯＳトランジスタの２倍以上のサイズに設定する。このサイズ比に伴う作用効果については後述する。
【０１７９】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂの各入力端には、データ線６４を通して映像信号が与えられる。この映像信号は、ＲＧＢの各映像信号が例えばＲＧＢの順に供給される時系列の信号である。選択スイッチ６１−ｒは、時系列の信号のうちＲの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。
【０１８０】
選択スイッチ６１−ｇは、時系列の信号のうちＧの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６１−ｂは、時系列の信号のうちＢの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１８１】
選択スイッチ６２−ｒ，６２−ｇ６２−ｂの各入力端には、第１基準電位Ｖｏｆｓ１が与えられる。これら選択スイッチ６２−ｒ，６２−ｇ６２−ｂは、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１によって駆動されることで、基準電位Ｖｏｆｓ１を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１８２】
ここで、映像信号は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。第１基準電位Ｖｏｆｓ１は、図示せぬ基準電位生成部から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよびスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１は、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０１８３】
図１９は、実施例４に係る信号出力回路６０Ｄの回路動作の説明に供するタイミング波形図であり、実施例１の場合と同様に、閾値補正処理を１回実行する場合の図４のタイミング波形図に対応している。
【０１８４】
図１９のタイミング波形図には、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを駆動する正相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇと、選択スイッチ６２−ｒ，６２−ｇ６２−ｂを駆動する正相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１と、データ（映像信号の信号電圧）Ｄａｔａと、Ｂの副画素の信号線３３Ｂの電位のタイミング関係を示している。第１基準電位Ｖｏｆｓ１は固定電位である。
【０１８５】
図１９のタイミング波形図において、時刻ｔ６１でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がハイレベルになり、選択スイッチ６２−ｒ，６２−ｇ６２−ｂがオン状態になることで、第１基準電位Ｖｏｆｓ１が信号線３３Ｒ，３３Ｇ，３３Ｇに出力される。そして、時刻ｔ６２でタイミング信号ＷＳＥＮ１がハイレベルになり、画素２０の書込みトランジスタ２３が導通状態になることで、第１基準電位Ｖｏｆｓ１がＲＧＢの各副画素に書き込まれる。
【０１８６】
その後、時刻ｔ６３でスイッチ制御信号ｏｆｓ  ｇａｔｅ１がローレベルになり、選択スイッチ６２−ｒ，６２−ｇ６２−ｂがオフ状態となる。ここで、選択スイッチ６２−ｒ，６２−ｇ６２−ｂを構成するＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタが共にオフする際に、両トランジスタの各ゲート電位の立ち下がりおよび立ち下がりの電位変化がこれらトランジスタの寄生容量によるカップリングによって信号線３３Ｒ，３３Ｇ，３３Ｇに飛び込むために、これら信号線３３Ｒ，３３Ｇ，３３Ｇの電位が変動する。
【０１８７】
先述したように、一般的には、ＣＭＯＳアナログスイッチを構成するＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタに同程度の電流を流し、スイッチング特性が同じになるようにするために両トランジスタのサイズ比を設定していることから、両トランジスタがオフする際の容量カップリングによる信号線３３Ｒ，３３Ｇ，３３Ｇの電位の変動は相殺される。
【０１８８】
これに対して、本実施例４に係る信号出力回路６０Ｄでは、選択スイッチ６２−ｒ，６２−ｇ６２−ｂにおいて、ＮチャネルＭＯＳトランジスタのサイズが、両トランジスタに同程度の電流が流れるように設計されたときのＰチャネルＭＯＳトランジスタのサイズよりも大きく、好ましくは２倍以上に設定されている。したがって、ＮチャネルＭＯＳトランジスタのオフ時の容量カップリングによる信号線３３Ｒ，３３Ｇ，３３Ｇの電位の変動量が、ＰチャネルＭＯＳトランジスタのオフ時の変動量よりも大きくなる。このＮチャネルＭＯＳトランジスタがオフする際の容量カップリングにより、それまで第１基準電位Ｖｏｆｓ１にあった信号線３３Ｒ，３３Ｇ，３３Ｇの電位が低下する。
【０１８９】
本実施例４に係る信号出力回路６０Ｄでは、この容量カップリングによって低下した信号線３３Ｒ，３３Ｇ，３３Ｇの電位を第２基準電位Ｖｏｆｓ２として用いるようにしている。この第２基準電位Ｖｏｆｓ２は、導通状態にある書込みトランジスタ２３によってＲＧＢの各副画素に書き込まれる。そして、時刻ｔ６４でタイミング信号ＷＳＥＮ１がローレベルになり、書込みトランジスタ２３が非導通状態になることで、基準電位Ｖｏｆｓの書込み期間が終了する。
【０１９０】
その後、ＲＧＢの各データ（信号電圧）がデータ線６４を通して時系列で供給される。そして、これら時系列のＲＧＢの各データに同期して、スイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが順次ハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂが順にオン状態になることで、ＲＧＢの各データが信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０１９１】
その後、時刻ｔ６５でタイミング信号ＷＳＥＮ２がハイレベルになり、書込みトランジスタ２３が導通状態になることで、ＲＧＢの各映像信号の信号電圧ＶｓｉｇがＲＧＢの各副画素に書き込まれる。そして、時刻ｔ６６でタイミング信号ＷＳＥＮ２がローレベルになり、書込みトランジスタ２３が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Ｖｓｉｇの書込み期間が終了する。
【０１９２】
以上説明した実施例４に係る信号出力回路６０Ｄによれば、映像信号の信号電圧Ｖｓｉｇおよび第１基準電位Ｖｏｆｓ１にそれぞれ対応して２系統の選択スイッチ６１（６１−ｒ，６１−ｇ，６１−ｂ），６２（６２−ｒ，６２−ｇ，６２−ｂ）を設けるとともに、選択スイッチ６２を構成するＮチャネルＭＯＳトランジスタのサイズを、両トランジスタに同程度の電流が流れるように設計したときのＰチャネルＭＯＳトランジスタのサイズよりも大きく設定した構成を採ることで、実施例３に係る信号出力回路６０Ｃの場合と同様に、第２基準電位Ｖｏｆｓ２用の選択スイッチを設けなくても、信号線３３Ｒ，３３Ｇ，３３Ｇに対して第２基準電位Ｖｏｆｓ２を選択的に出力することができる。
【０１９３】
ただし、実施例４に係る信号出力回路６０Ｄでは、選択スイッチ６２−ｒ，６２−ｇ，６２−ｂをＣＭＯＳトランジスタによって構成しているために、実施例３に係る信号出力回路６０Ｃの場合に比べて、信号線１本につきトランジスタが１個増えることになる。しかしながら、実施例３に係る信号出力回路６０ＣのようにＮチャネルトランジスタのみからなるアナログスイッチよりも、ＣＭＯＳトランジスタからなるアナログスイッチの方が安定したスイッチング動作を実現できる利点がある。
【０１９４】
＜実施例５＞
図２０は、実施例５に係る信号出力回路６０Ｅの構成例を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。本実施例５に係る信号出力回路６０Ｅも、実施例１に係る信号出力回路６０Ａと同様に、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式を採用している。
【０１９５】
図２０において、信号線３３Ｒの一端には選択スイッチ６１−ｒと容量素子６５−ｒの各出力端が共通に接続されている。信号線３３Ｇの一端には選択スイッチ６１−ｇと容量素子６５−ｇの各出力端が共通に接続されている。信号線３３Ｂの一端には選択スイッチ６１−ｂと容量素子６５−ｂの各出力端が共通に接続されている。
【０１９６】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂは、例えばＣＭＯＳトランジスタによって構成されているが、これに限られるものではない。選択スイッチ６１−ｒ，６１−ｇ，６１−ｂの各入力端には、データ線６４を通して映像信号と第１基準電位Ｖｏｆｓ１とが時系列で与えられる。映像信号は、ＲＧＢの各映像信号が例えばＲＧＢの順に供給される時系列の信号である。
【０１９７】
選択スイッチ６１−ｒ，６１−ｇ，６１−ｂは、後述する第１基準電位Ｖｏｆｓ１の出力タイミングで一斉にアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、データ線６４を通して入力される第１基準電位Ｖｏｆｓ１を選択して信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１９８】
さらに、選択スイッチ６１−ｒは、時系列の信号のうちＲの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。選択スイッチ６１−ｇは、時系列の信号のうちＧの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６１−ｂは、時系列の信号のうちＢの映像信号に同期してアクティブとなるスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１９９】
容量素子６５−ｒ，６５−ｇ，６５−ｂの各入力端には、矩形波の信号である制御パルスｏｆｓ  ｐｕｌｓｅが与えられる。
【０２００】
ここで、映像信号と第１基準電位Ｖｏｆｓ１は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよび制御パルスｏｆｓ  ｐｕｌｓｅは、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０２０１】
図２１は、実施例５に係る信号出力回路６０Ｅの回路動作の説明に供するタイミング波形図であり、実施例１の場合と同様に、閾値補正処理を１回実行する場合の図４のタイミング波形図に対応している。
【０２０２】
図２１のタイミング波形図には、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを駆動する正相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇと、容量素子６５−ｒ，６５−ｇ，６５−ｂに与えられる制御パルスｏｆｓ  ｐｕｌｓｅと、データ（映像信号の信号電圧）Ｄａｔａと、Ｂの副画素の信号線３３Ｂの電位のタイミング関係を示している。
【０２０３】
図２１のタイミング波形図において、時刻ｔ７１でスイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが一斉にハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂがオン状態になることで、データ線６４を通して入力される第１基準電位Ｖｏｆｓ１が信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０２０４】
時刻ｔ７１では同時に、制御パルスｏｆｓ  ｐｕｌｓｅがハイレベルに立ち上がる。この制御パルスｏｆｓ  ｐｕｌｓｅの立ち上がりの電位変化により、容量素子６５−ｒ，６５−ｇ，６５−ｂによるカップリングによって信号線３３Ｒ，３３Ｇ，３３Ｇの電位が一旦上昇するが、第１基準電位Ｖｏｆｓ１（＝Ｖｏｆｓ）が例えば黒レベルに対応する接地電位であることから、信号線３３Ｒ，３３Ｇ，３３Ｇの電位は第１基準電位Ｖｏｆｓ１に収束する。
【０２０５】
そして、時刻ｔ７２でタイミング信号ＷＳＥＮ１がハイレベルになり、画素２０の書込みトランジスタ２３が導通状態になることで、第１基準電位Ｖｏｆｓ１がＲＧＢの各副画素に書き込まれる。その後、時刻ｔ７３でスイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが一斉にローレベルになることで、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂがオフ状態となる。
【０２０６】
続いて、時刻ｔ７４で制御パルスｏｆｓ  ｐｕｌｓｅがローレベルに立ち下がると、その立ち下がりの電位変化が容量素子６５−ｒ，６５−ｇ，６５−ｂによるカップリングによって信号線３３Ｒ，３３Ｇ，３３Ｇに飛び込む。この容量素子６５−ｒ，６５−ｇ，６５−ｂによるカップリングにより、それまで第１基準電位Ｖｏｆｓ１にあった信号線３３Ｒ，３３Ｇ，３３Ｇの電位が低下する。
【０２０７】
本実施例５に係る信号出力回路６０Ｅでは、この容量カップリングによって低下した信号線３３Ｒ，３３Ｇ，３３Ｇの電位を第２基準電位Ｖｏｆｓ２として用いるようにしている。この第２基準電位Ｖｏｆｓ２は、導通状態にある書込みトランジスタ２３によってＲＧＢの各副画素に書き込まれる。そして、時刻ｔ７５でタイミング信号ＷＳＥＮ１がローレベルになり、書込みトランジスタ２３が非導通状態になることで、基準電位Ｖｏｆｓの書込み期間が終了する。
【０２０８】
その後、ＲＧＢの各データ（信号電圧）がデータ線６４を通して時系列で供給される。そして、これら時系列のＲＧＢの各データに同期して、スイッチ制御信号ＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ＳＥＬ  Ｂが順次ハイレベルになり、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂが順にオン状態になることで、ＲＧＢの各データが信号線３３Ｒ，３３Ｇ，３３Ｇの各々に出力される。
【０２０９】
その後、時刻ｔ７６でタイミング信号ＷＳＥＮ２がハイレベルになり、書込みトランジスタ２３が導通状態になることで、ＲＧＢの各映像信号の信号電圧ＶｓｉｇがＲＧＢの各副画素に書き込まれる。そして、時刻ｔ７７でタイミング信号ＷＳＥＮ２がローレベルになり、書込みトランジスタ２３が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Ｖｓｉｇの書込み期間が終了する。
【０２１０】
以上説明した実施例５に係る信号出力回路６０Ｅによれば、映像信号の信号電圧Ｖｓｉｇに対応して１系統の選択スイッチ６１−ｒ，６１−ｇ，６１−ｂを設けるとともに、選択スイッチ６１−ｒ，６１−ｇ，６１−ｂに対し並列的に容量素子６５−ｒ，６５−ｇ，６５−ｂを付加し、これら容量素子６５−ｒ，６５−ｇ，６５−ｂに矩形波を印加することによってその容量カップリングによって第２基準電位Ｖｏｆｓ２を得る構成を採ることで、信号線１本につき選択スイッチ６１と容量素子６５で回路を形成できるために、信号出力回路６０Ｅの回路構成のさらなる簡略化を図ることができる。
【０２１１】
特に、第１基準電位Ｖｏｆｓ１を映像信号と同様にドライバＩＣ側からデータ線６４を通して入力するとともに、容量素子６５−ｒ，６５−ｇ，６５−ｂの容量カップリングによって第２基準電位Ｖｏｆｓ２を得る構成を採ることにより、第１，第２基準電位Ｖｏｆｓ１，Ｖｏｆｓ２を生成するための専用の基準電位生成部が不要になるために、システム全体の構成の簡略化を図ることができる。
【０２１２】
［変形例］
上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０２１３】
［適用例］
以上説明した本発明による表示装置は、一例として、図２２〜図２６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０２１４】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、閾値補正処理に伴う表示品質の改善効果を十分に得ることができるために、各種の電子機器において、高品位な画像表示を行うことができる。
【０２１５】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０２１６】
以下に、本発明が適用される電子機器の具体例について説明する。
【０２１７】
図２２は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０２１８】
図２３は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０２１９】
図２４は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０２２０】
図２５は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０２２１】
図２６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０２２２】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置における理想的な状態での動作説明に供するタイミング波形図である。
【図５】理想的な状態での回路動作の説明図（その１）である。
【図６】理想的な状態での回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】本発明が適用される有機ＥＬ表示装置における実動作での動作説明に供するタイミング波形図である。移動度補正における問題点の説明に供するタイミング波形図である。
【図１１】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１２】実施例１に係る信号出力回路の構成例を示す回路図である。
【図１３】実施例１に係る信号出力回路の回路動作の説明に供するタイミング波形図である。
【図１４】実施例２に係る信号出力回路の構成例を示す回路図である。
【図１５】実施例２に係る信号出力回路の回路動作の説明に供するタイミング波形図である。
【図１６】実施例３に係る信号出力回路の構成例を示す回路図である。
【図１７】実施例３に係る信号出力回路の回路動作の説明に供するタイミング波形図である。
【図１８】実施例４に係る信号出力回路の構成例を示す回路図である。
【図１９】実施例４に係る信号出力回路の回路動作の説明に供するタイミング波形図である。
【図２０】実施例５に係る信号出力回路の構成例を示す回路図である。
【図２１】実施例５に係る信号出力回路の回路動作の説明に供するタイミング波形図である。
【図２２】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２３】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２４】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２５】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２６】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０２２３】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ），３３Ｒ，３３Ｇ，３３Ｂ…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０，６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ…信号出力回路、６１−ｒ，６１−ｇ，６１−ｂ，６２−ｒ，６２−ｇ，６２−ｂ，６２−ｒ′，６２−ｇ′，６２−ｂ′，６３−ｒ，６３−ｇ，６３−ｂ…選択スイッチ、６４…データ線、６５−ｒ，６５−ｇ，６５−ｂ…容量素子、７０…表示パネル、Ｖｃｃｃｐ…第１電源電位、Ｖｉｎｉ…第２電源電位、Ｖｏｆｓ1…第１基準電位、Ｖｏｆｓ２…第２基準電位
【図１】
0005256691.tif 000002
【図２】
0005256691.tif 000003
【図３】
0005256691.tif 000004
【図４】
0005256691.tif 000005
【図５】
0005256691.tif 000006
【図６】
0005256691.tif 000007
【図７】
0005256691.tif 000008
【図８】
0005256691.tif 000009
【図９】
0005256691.tif 000010
【図１０】
0005256691.tif 000011
【図１１】
0005256691.tif 000012
【図１２】
0005256691.tif 000013
【図１３】
0005256691.tif 000014
【図１４】
0005256691.tif 000015
【図１５】
0005256691.tif 000016
【図１６】
0005256691.tif 000017
【図１７】
0005256691.tif 000018
【図１８】
0005256691.tif 000019
【図１９】
0005256691.tif 000020
【図２０】
0005256691.tif 000021
【図２１】
0005256691.tif 000022
【図２２】
0005256691.tif 000023
【図２３】
0005256691.tif 000024
【図２４】
0005256691.tif 000025
【図２５】
0005256691.tif 000026
【図２６】
0005256691.tif 000027