(57)【特許請求の範囲】
【請求項１】
入力電流と帰還電流とを演算して出力電流を供給する演算回路と、
前記演算回路からの出力電流に応じて電荷を蓄積することにより出力電圧を生成する容量と、
前記出力電圧を前記帰還電流に変換する電圧電流変換回路と、
前記演算回路からの出力電流に応じて充電電流を前記容量に供給するカレントミラー回路と、
前記演算回路からの出力電流を増幅して前記カレントミラー回路に供給するベース接地増幅回路とを備え、
前記演算回路は、
連結ノードと、
前記連結ノードに接続され、前記入力電流を供給する第１の配線と、
前記連結ノードに接続され、前記帰還電流を供給する第２の配線と、
前記連結ノードに接続され、前記出力電流を供給する第３の配線とを含む、ことを特徴とする電流方式ローパスフィルタ。
【請求項２】
請求項１に記載の電流方式ローパスフィルタであって、
前記電圧電流変換回路は、
前記出力電圧を受けるボルテージフォロワ回路と、
前記第２の配線と前記ボルテージフォロワ回路との間に接続された抵抗とを含む、ことを特徴とする電流方式ローパスフィルタ。
【請求項３】
請求項２に記載の電流方式ローパスフィルタであって、
前記ボルテージフォロワ回路の出力電圧は前記電流方式ローパスフィルタの出力電圧として出力される、ことを特徴とする電流方式ローパスフィルタ。
【請求項４】
入力端子と、
出力電圧発生ノードと、
第１の電源から前記入力端子に定電流を供給する第１の定電流源と、
前記第１の電源から前記出力電圧発生ノードに定電流を供給する第２の定電流源と、
前記出力電圧発生ノードに接続された入力を有するボルテージフォロワ回路と、
前記ボルテージフォロワ回路の出力と前記入力端子との間に接続された抵抗と、
前記出力電圧発生ノードに接続された容量と、
接地されたベースと、前記入力端子に接続されたエミッタと、コレクタとを有する第１のトランジスタと、
前記第１のトランジスタのコレクタに接続されかつ相互に接続されたコレクタ及びベースと、第２の電源に接続されたエミッタとを有する第２のトランジスタと、
前記出力電圧発生ノードに接続されたコレクタと、前記第２のトランジスタのベースに接続されたベースと、前記第２の電源に接続されたエミッタとを有する第３のトランジスタと、
前記ボルテージフォロワ回路の出力に接続された出力端子とを備えたことを特徴とする電流方式ローパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流方式ローパスフィルタに関し、さらに詳しくは、オーディオ機器のＤ／Ａ(Digital to Analog)変換出力に挿入される電流方式ローパスフィルタに関する。
【背景技術】
【０００２】
近年、オーディオ信号はアナログ方式からデジタル方式に変わってきているが、出力回路においてはＤ／Ａ変換器（ＤＡＣ;Digital to Analog Converter）によりデジタルオーディオ信号からアナログオーディオ信号に変換される。アナログオーディオ信号にはＤ／Ａ変換時に発生するパルス性ノイズが大量に含まれ、これを除去するためにＶＬＳＣ(Vector Linear Shaping Circuitry)（オンキヨー株式会社の登録商標）と呼ばれる回路が設けられる。
【０００３】
ＶＬＳＣに用いられるローパスフィルタは、特開２００３−２８３２９９号公報（特許文献１）に開示されている。このローパスフィルタは、ＤＡＣから出力されるアナログ信号と出力ノードから帰還される出力信号との差分値を求める差分演算回路と、差分演算回路の出力信号を受け、その電圧値を電流値に変換する電圧電流変換回路と、出力ノードに接続され、電圧電流変換回路から出力された電流により充電又は放電される容量とを備える。
【０００４】
このローパスフィルタは電圧出力方式のＤＡＣ用に設計されているが、ＤＡＣには電圧出力方式だけでなく電流出力方式も多数ある。このローパスフィルタを電流出力方式のＤＡＣに用いるためには、ＤＡＣとローパスフィルタとの間に電流電圧変換回路を介在させる必要がある。この電流電圧変換回路の追加は、回路規模の増大、Ｓ／Ｎや歪み率の悪化、消費電力の増大という問題を引き起こす。
【０００５】
特許第４０２６６６５号公報（特許文献２）にもＶＬＳＣに用いられる改良型ローパスフィルタが開示されているが、このローパスフィルタも電圧出力方式のＤＡＣ用に設計されているので、上記と同じ問題がある。
【特許文献１】特開２００３−２８３２９９号公報
【特許文献２】特許第４０２６６６５号公報
【特許文献３】特開平４−２７３７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、回路規模の小さい電流方式ローパスフィルタを提供することである。
【課題を解決するための手段及び発明の効果】
【０００７】
本発明による電流方式ローパスフィルタは、演算回路と、容量と、電圧電流変換回路と、カレントミラー回路と、ベース接地回路とを備える。演算回路は、入力電流と帰還電流とを演算して出力電流を供給する。容量は、演算回路からの出力電流に応じて電荷を蓄積することにより出力電圧を生成する。電圧電流変換回路は、出力電圧を帰還電流に変換する。カレントミラー回路は、演算回路からの出力電流に応じて充電電流を容量に供給する。ベース接地回路は、演算回路からの出力電流を増幅してカレントミラー回路に供給する。演算回路は、連結ノードと、第１から第３までの配線を含む。第１の配線は、連結ノードに接続され、入力電流を供給する。第２の配線は、連結ノードに接続され、帰還電流を供給する。第３の配線は、連結ノードに接続され、出力電流を供給する。
【０００８】
本発明によれば、演算回路は単純な結線で構成されるので、電流方式ローパスフィルタを小さい回路規模で実現することができる。
【００１５】
好ましくは、電圧電流変換回路は、ボルテージフォロワ回路と、抵抗とを含む。ボルテージフォロワ回路は出力電圧を受ける。抵抗は、第２の配線とボルテージフォロワ回路との間に接続される。
【００１６】
この場合、電圧電流変換回路はボルテージフォロワ回路及び抵抗で構成されるので、ローパスフィルタの回路規模をさらに小さくすることができる。
【００１７】
好ましくは、ボルテージフォロワ回路の出力電圧はローパスフィルタの出力電圧として出力される。
【００１８】
この場合、ローパスフィルタの出力にボルテージフォロワ回路を追加しなくても出力インピーダンスを低くすることができる。
【００１９】
本発明による他の電流方式ローパスフィルタは、入力端子と、出力電圧発生ノードと、第１及び第２の定電流源と、ボルテージフォロワ回路と、抵抗と、容量と、第１から第３までのトランジスタと、出力端子とを備える。第１の定電流源は、第１の電源から入力端子に定電流を供給する。第２の定電流源は、第１の電源から出力電圧発生ノードに定電流を供給する。ボルテージフォロワ回路は、出力電圧発生ノードに接続された入力を有する。抵抗は、ボルテージフォロワ回路の出力と入力端子との間に接続される。容量は、出力電圧発生ノードに接続される。第１のトランジスタは、接地されたベースと、入力端子に接続されたエミッタと、コレクタとを有する。第２のトランジスタは、第１のトランジスタのコレクタに接続されかつ相互に接続されたコレクタ及びベースと、第２の電源に接続されたエミッタとを有する。第３のトランジスタは、出力電圧発生ノードに接続されたコレクタと、第２のトランジスタのベースに接続されたベースと、第２の電源に接続されたエミッタとを有する。出力端子は、ボルテージフォロワ回路の出力に接続される。
【００２０】
本発明によれば、電流出力方式のＤＡＣに電流電圧変換回路を介在させることなく直接接続可能な電流方式ローパスフィルタを実現することができる。また、第２及び第３のトランジスタで構成されるカレントミラー回路が設けられているため、出力電圧が入力側に出てしまうことはない。また、入力がベース接地トランジスタ（第１のトランジスタ）で構成されているため、ローパスフィルタはＤＡＣから出力される入力電流を０Ｖで受けることができる。また、出力端子はボルテージフォロワ回路の出力に接続されているため、ローパスフィルタの出力にボルテージフォロワ回路を追加しなくても出力インピーダンスを低くすることができる。また、このようなローパスフィルタを小さい回路規模で実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００２２】
図１を参照して、本発明の実施の形態による電流方式ローパスフィルタ１０は、入力端子１２と、出力端子１４と、出力電圧発生ノード１６と、演算回路１８と、容量２０と、電圧電流変換回路２２とを備える。このローパスフィルタ１０は、前掲の特開２００３−２８３２９９号公報（特許文献１）の図１に示されているローパスフィルタと同じ伝達関数を有する。
【００２３】
入力端子１２には電流出力方式のＤＡＣ（図示せず）から出力される入力電流Ｉｉｎが供給される。出力端子１４から出力電圧Ｖｏｕｔが出力される。出力電圧発生ノード１６は出力端子１４に接続される。演算回路１８は、入力電流Ｉｉｎと帰還電流Ｉｆｂとの差を演算し、差電流Ｉｄｉｆ（＝Ｉｉｎ−Ｉｆｂ）を出力する。容量２０は、出力電圧発生ノード１６と接地２４との間に接続され、差電流Ｉｄｉｆに応じて電荷を蓄積することにより出力電圧Ｖｏｕｔを出力電圧発生ノード１６に生成する。電圧電流変換回路２２は、出力電圧Ｖｏｕｔを帰還電流Ｉｆｂに変換する。
【００２４】
出力電圧Ｖｏｕｔは出力電圧発生ノード１６に発生するが、出力電圧Ｖｏｕｔは入力端子１２から出力され、ＤＡＣに戻らないようにするのが好ましい。そこで、図２に示すように、差電流Ｉｄｉｆに対し、電圧ブースタ２６を追加する。電圧ブースタ２６は、入力側の電圧と出力側の電圧とを分離し、かつ、差電流Ｉｄｉｆと同じ大きさの充電電流Ｉｃｈｇを容量２０に供給する。したがって、出力電圧Ｖｏｕｔは入力側には出力されず、その結果、入力側の電圧は０Ｖに維持される。
【００２５】
電圧ブースタ２６は一般に回路規模が大きいため、図３に示すように、電圧ブースタ２６の代わりにカレントミラー回路２８を用いるのが好ましい。この場合、出力の位相が反転し、出力電圧−Ｖｏｕｔが出力されるので、演算回路３０は差ではなく和を演算し、和電流Ｉａｄｄ（＝Ｉｉｎ＋（−Ｉｆｂ））を出力する。カレントミラー回路２８は、和電流Ｉａｄｄと同じ大きさの充電電流−Ｉｃｈｇを容量２０に供給する。ここでは出力が反転するだけで、伝達関数は維持される。
【００２６】
また、ＤＡＣから出力される入力電流Ｉｉｎを０Ｖで受けるために、図４に示すように、ベース接地増幅回路３２を追加するのが好ましい。これにより、入力側の電圧が０Ｖに維持されるので、図５に示すように、電圧電流変換回路２２をボルテージフォロワ回路３４及び抵抗３６だけで構成することができる。ボルテージフォロワ回路３４はオペアンプ３８を含む。オペアンプ３８の非反転増幅端子（＋）は出力電圧発生ノード１６に接続され、反転増幅端子（−）は出力端子に接続され、出力端子は抵抗３６に接続される。
【００２７】
また、入力側の電圧が０Ｖに維持されるので、演算回路３０を単純な結線だけで構成することができる。具体的には、演算回路３０は、連結ノード４０と、３本の配線４２，４４，４６とで構成される。配線４２は連結ノード４０に接続され、入力電流Ｉｉｎを供給する。配線４４は連結ノード４０に接続され、帰還電流−Ｉｆｂを供給する。配線４６は連結ノード４０に接続され、和電流Ｉａｄｄを供給する。
【００２８】
次に、ベース接地増幅回路３２及びカレントミラー回路２８の構成を簡単にするために、図６に示すように、定電流源４８及び５０を追加する。定電流源４８は、電源Ｖｃｃから連結ノード４０（入力端子１２）にバイアス用に定電流Ｉｃｏｎｓｔ１を供給する。定電流源５０は、電源Ｖｃｃから出力電圧発生ノード１６にバイアス用に定電流Ｉｃｏｎｓｔ２を供給する。
【００２９】
図６に示したローパスフィルタ１０を実際の回路に展開すると、たとえば図７に示した回路となる。図７を参照して、このローパスフィルタ１０は、入力端子１２と、出力端子１４と、出力電圧発生ノード１６と、容量２０と、電圧電流変換回路２２と、カレントミラー回路２８と、ベース接地増幅回路３２と、連結ノード４０と、定電流源４８及び５０とを備える。入力端子１２には電流出力方式のＤＡＣ５２から出力される入力電流Ｉｉｎが供給される。
【００３０】
カレントミラー回路２８は、ＮＰＮトランジスタ５４及び５６と、抵抗５８及び６０とを備える。トランジスタ５４のコレクタ及びベースは相互に接続（ダイオード接続）される。抵抗５８は、トランジスタ５４のエミッタと負電源−Ｖｃｃとの間に接続される。トランジスタ５６のコレクタは出力電圧発生ノード１６に接続され、ベースはトランジスタ５４のベースに接続される。抵抗６０は、トランジスタ５６のエミッタと負電源−Ｖｃｃとの間に接続される。
【００３１】
ベース接地増幅回路３２はＰＮＰトランジスタ６２からなる。トランジスタ６２のエミッタは連結ノード４０（入力端子１２）に接続され、ベースは接地２４に接続され、コレクタはトランジスタ５４のコレクタに接続される。
【００３２】
定電流源４８は、ＰＮＰトランジスタ６４と、抵抗６６と、ツェナーダイオード６８と、抵抗７０とを備える。ツェナーダイオード６８及び抵抗７０は、一定の基準電圧を発生する基準電圧発生回路を構成する。一定の基準電圧がトランジスタ６４のベースに与えられるため、トランジスタ６４は定電流Ｉｃｏｎｓｔ１を連結ノード４０（入力端子１２）に供給する。
【００３３】
定電流源５０は、ＰＮＰトランジスタ７２と、抵抗７４と、ツェナーダイオード６８と、抵抗７０とを備える。定電流源４８及び５０は、ツェナーダイオード６８及び抵抗７０で構成される基準電圧発生回路を共用する。一定の基準電圧がトランジスタ７２のベースに与えられるため、トランジスタ７２は定電流Ｉｃｏｎｓｔ２を出力電圧発生ノード１６に供給する。
【００３４】
出力端子１４は、出力電圧発生ノード１６ではなく、ボルテージフォロワ回路３４の出力に接続される。
【００３５】
以上のように、本発明の実施の形態によれば、電流出力方式のＤＡＣ５２に電流電圧変換回路を介在させることなく直接接続可能な電流方式ローパスフィルタ１０を実現することができる。また、カレントミラー回路２８が設けられているため、出力電圧−Ｖｏｕｔが入力側に出てしまうことはない。また、入力がベース接地トランジスタ６２で構成されているため、ローパスフィルタ１０はＤＡＣ５２から出力される入力電流Ｉｉｎを０Ｖで受けることができる。また、出力端子１４はボルテージフォロワ回路３４の出力に接続されているため、ローパスフィルタ１０の出力にボルテージフォロワ回路を追加しなくても出力インピーダンスを低くすることができる。また、ローパスフィルタ１０は、オペアンプ１個、抵抗６個、トランジスタ５個で実現することができる。
【００３６】
なお、ツェナーダイオード６８及び抵抗７０は共用されているが、それぞれに１つずつ設けられていてもよい。また、エミッタ抵抗５８，６０は省略可能である。
【００３７】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態による電流方式ローパスフィルタの基本構成を示す機能ブロック図である。
【図２】図１に示した基本構成に電圧ブースタを追加した構成を示す機能ブロック図である。
【図３】図２中の電圧ブースタをカレントミラー回路に置き換えた構成を示す機能ブロック図である。
【図４】図３に示した構成にベース接地増幅回路を追加した構成を示す機能ブロック図である。
【図５】図４中の演算回路及び電圧電流変換回路を具体化した構成を示す機能ブロック図である。
【図６】図５に示した構成に定電流源を追加した構成を示す機能ブロック図である。
【図７】図６に示した構成を具体化した回路図である。
【符号の説明】
【００３９】
１０  電流方式ローパスフィルタ
１２  入力端子
１４  出力端子
１６  出力電圧発生ノード
１８，３０  演算回路
２０  容量
２２  電圧電流変換回路
２４  接地
２６  電圧ブースタ
２８  カレントミラー回路
３２  ベース接地増幅回路
３４  ボルテージフォロワ回路
３６，５８，６０，６６，７０，７４  抵抗
３８  オペアンプ
４０  連結ノード
４２，４４，４６  配線
４８，５０  定電流源
５４，５６，６２，６４，７２  トランジスタ
６８  ツェナーダイオード
Ｉｉｎ  入力電流
Ｉｆｂ  帰還電流
Ｉｄｉｆ  差電流
Ｉａｄｄ  和電流
Ｉｃｈｇ  充電電流
Ｉｃｏｎｓｔ１，Ｉｃｏｎｓｔ２  定電流
Ｖｏｕｔ  出力電圧
【図１】
0005239408.tif 000002
【図２】
0005239408.tif 000003
【図３】
0005239408.tif 000004
【図４】
0005239408.tif 000005
【図５】
0005239408.tif 000006
【図６】
0005239408.tif 000007
【図７】
0005239408.tif 000008