(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された活性層を含むメサ構造の光導波路と、
前記メサ構造の両側面を被覆する高抵抗半導体からなる埋め込み層と、
を備え、
前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された１個以上のマルチモード干渉光導波路と、を含み、
前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内であり、
光能動素子が形成された能動領域と光受動素子が形成された受動領域とを有し、前記能動領域と前記受動領域とが前記基板上にモノリシック集積されており、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含み、
前記能動領域における前記光導波路と、前記受動領域における前記光導波路とは、バットジョイント接合しており、
前記能動領域における前記メサ構造の前記両側面と、前記受動領域における前記メサ構造の前記両側面とは、共通の前記埋め込み層により被覆される、半導体光素子。
【請求項２】
請求項１記載の半導体光素子であって、前記能動領域における前記光導波路上には、当該光導波路と接するクラッド層が形成されており、
前記クラッド層は、前記受動領域における前記光導波路の上面の一部を覆う、半導体光素子。
【請求項３】
請求項１または２記載の半導体光素子であって、前記シングルモード光導波路の幅は２μｍ以下である、半導体光素子。
【請求項４】
請求項１から３のうちのいずれか１項に記載の半導体光素子であって、前記マルチモード干渉光導波路の幅は６μｍ以下である、半導体光素子。
【請求項５】
請求項１から４のうちのいずれか１項に記載の半導体光素子であって、前記メサ構造はIII−Ｖ族化合物半導体材料からなる、半導体光素子。
【請求項６】
基板上に活性層を含む積層構造を形成するステップと、
前記積層構造をエッチングにより加工してメサ構造の光導波路を形成するステップと、
前記メサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層を形成するステップと、
を備え、
前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された複数のマルチモード干渉光導波路と、を含み、
前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内であり、
光能動素子が形成された能動領域と光受動素子が形成された受動領域とが前記基板上にモノリシック集積され、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含み、
前記能動領域における前記光導波路と、前記受動領域における前記光導波路とは、バットジョイント接合しており、
前記能動領域における前記メサ構造の前記両側面と、前記受動領域における前記メサ構造の前記両側面とは、共通の前記埋め込み層により被覆される、半導体光素子の製造方法。
【請求項７】
請求項６記載の半導体光素子の製造方法であって、前記能動領域における前記光導波路上には、当該光導波路と接するクラッド層が形成されており、
前記クラッド層は、前記受動領域における前記光導波路の上面の一部を覆う、半導体光素子の製造方法。
【請求項８】
請求項６または７記載の半導体光素子の製造方法であって、前記シングルモード光導波路の幅は２μｍ以下である、半導体光素子の製造方法。
【請求項９】
請求項６から８のうちのいずれか１項に記載の半導体光素子の製造方法であって、前記マルチモード干渉光導波路の幅は６μｍ以下である、半導体光素子の製造方法。
【請求項１０】
請求項６から９のうちのいずれか１項に記載の半導体光素子の製造方法であって、前記メサ構造はIII−Ｖ族化合物半導体材料からなる、半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路を有する半導体光素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、光通信ネットワークにおける伝送容量の大容量化や高速化に伴い、光通信や光信号処理に使用される半導体光デバイス（たとえば、光変調器や光スイッチ）の高性能化および高機能が要求されている。特に、これら半導体光デバイスには、高速光変調特性が要求されるとともに、たとえば、高速光変調特性と高光出力特性との両立や、高速光変調特性とフルバンドでの波長可変特性との両立が求められている。半導体光デバイスの信頼性を考慮すれば、このような特性を実現し得る半導体光デバイスとして、電流ブロック機能を持つ埋め込みヘテロ構造（ＢＨ：Buried Hetero-structure）を有する半導体光デバイスが考えられる。
【０００３】
高光出力特性と高速光変調特性とを併せ持つ半導体光デバイスの場合、埋め込みヘテロ構造は、高い電流ブロック機能と超低容量（小さな寄生容量）とを有する必要がある。たとえば、高速光変調器とレーザ素子とがモノリシック集積されかつ埋め込みヘテロ構造を有する波長可変レーザにおいては、レーザ素子の形成領域は、高い電流ブロック機能を持つ埋め込みヘテロ構造を有する必要があり、高速光変調器の形成領域は、超低容量の埋め込みヘテロ構造を有する必要がある。しかも、製造プロセスの簡素化のためには、これら２種類の形成領域の埋め込みヘテロ構造が同一チップ内で同一組成と同一構造とを有することが望ましい。製造プロセスの難易度を考慮しても、レーザ素子の形成領域と高速光変調器の形成領域とで異なる組成および構造を有する埋め込みヘテロ構造を作製することは、回避されるべきである。
【０００４】
しかしながら、高い電流ブロック機能と超低容量とを同一の埋め込みヘテロ構造で実現することは極めて難しいという問題がある。埋め込みヘテロ構造としては、ＩｎＰ材料からなるｐｎｐ接合型埋め込みヘテロ構造と、高抵抗半導体材料を使用した埋め込みヘテロ構造（以下、「高抵抗埋め込みヘテロ構造」と呼ぶ。）とが広く知られている。ｐｎｐ接合型埋め込みヘテロ構造は、たとえば、特許文献１（特開平６−０６１５８８号公報）に開示されている。このｐｎｐ接合型埋め込みヘテロ構造では、電流ブロック層がｐｎｐ接合構造を有するので、高い電流ブロック機能を実現するものの、低容量化を実現することが難しいという問題がある。
【０００５】
一方、高抵抗埋め込みヘテロ構造は、たとえば、特許文献２（再公表ＷＯ２００５−１１７２１７号公報）に開示されている。高抵抗埋め込みヘテロ構造は、活性層を含むメサ構造の両側に、ＦｅドープＩｎＰ層やＲｕドープＩｎＰ層などの高抵抗半導体層を埋め込む構造を有している。しかしながら、この種の高抵抗埋め込みヘテロ構造は、低容量化を実現できるものの、高い電流ブロック機能を実現することが難しい。光変調器とレーザ素子とがモノリシック集積された半導体光デバイスを同一の高抵抗埋め込みヘテロ構造で実現する場合には、半導体積層構造をエッチングで加工してハイメサ光導波路を形成し、このハイメサ光導波路の両側に高抵抗半導体層を埋め込む。更に、このハイメサ光導波路上にはコンタクト層が形成され、このコンタクト層上に電極が形成される。しかしながら、コンタクト層とハイメサ構造との接合面積が小さいために素子抵抗が増大し、これにより電流ブロック特性が劣化するという問題がある。
【０００６】
ハイメサ構造に起因する素子抵抗を低減して高光出力特性を得る光導波路構造としては、特許文献３（特開平１１−６８２４１号公報）に開示されている構造が提案されている。この構造は、非特許文献１に開示されているＭＭＩ理論に基づく構造である。特許文献３の光導波路構造は、両端がシングルモード光導波路に接続された１×１のマルチモード干渉（ＭＭＩ：Multimode Interference）型光導波路を含むものである。
【特許文献１】特開平６−０６１５８８号公報
【特許文献２】再公表ＷＯ２００５−１１７２１７号公報
【特許文献３】特開平１１−６８２４１号公報
【非特許文献１】Lucas B. Soldano, et al.; "Optical Multi-Mode Interferences Devices Based on Self-Imaging: Principles and Applications"; Journal of Lightware Technology; vol. 13, No. 4, Apr. 1995; pp. 615-627.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者らは、高抵抗埋め込みヘテロ構造に１×１型のＭＭＩ光導波路を適用すれば、前述の素子抵抗に起因する電流ブロック特性の劣化を抑制できるのではないかと考えた。しかしながら、たとえ、高抵抗埋め込みヘテロ構造に１×１型のＭＭＩ光導波路を適用したとしても、ｐｎｐ型埋め込みヘテロ構造と比べれば、高い電流ブロック特性を得ることは難しいという問題に直面した。
【０００８】
また、ＭＭＩ光導波路を適用すると、活性領域の面積が増大するので、しきい値電流（レーザ発振に必要な駆動電流）が上昇し、スロープ効率（電流−光変換効率）が低下するという問題がある。これは、所望の光出力を得ようとすれば、駆動電流の上昇を招くという副次的な問題を顕在化させてしまう。すなわち、高速光変調特性が要求される光デバイスには、励起光源のように１Ｗを超える高光出力は要求されておらず、むしろ２０ｍＷ〜３０ｍＷ程度の光出力をできるだけ低い駆動電流で実現することが要求される。高抵抗埋め込みヘテロ構造にＭＭＩ光導波路を適用すると、２０ｍＷ〜３０ｍＷ程度の光出力についてしきい値電流が増大し、スロープ効率が低下するという問題が生じた。
【０００９】
上記に鑑みて本発明は、低容量化と高い変換効率とを両立し得る半導体光素子およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明によれば、基板と、前記基板上に形成された活性層を含むメサ構造の光導波路と、前記メサ構造の両側面を被覆する高抵抗半導体からなる埋め込み層と、を備えた半導体光素子が提供される。前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された１個以上のマルチモード干渉光導波路と、を含み、前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内であり、光能動素子が形成された能動領域と光受動素子が形成された受動領域とを有し、前記能動領域と前記受動領域とが前記基板上にモノリシック集積されており、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含み、前記能動領域における前記光導波路と、前記受動領域における前記光導波路とは、バットジョイント接合しており、前記能動領域における前記メサ構造の前記両側面と、前記受動領域における前記メサ構造の前記両側面とは、共通の前記埋め込み層により被覆される。
【００１１】
また、この発明によれば、基板上に活性層を含む積層構造を形成するステップと、前記積層構造をエッチングにより加工してメサ構造の光導波路を形成するステップと、前記メサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層を形成するステップと、を備えた半導体光素子の製造方法が提供される。この製造方法においては、前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された複数のマルチモード干渉光導波路と、を含み、前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内であり、光能動素子が形成された能動領域と光受動素子が形成された受動領域とが前記基板上にモノリシック集積され、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含み、前記能動領域における前記光導波路と、前記受動領域における前記光導波路とは、バットジョイント接合しており、前記能動領域における前記メサ構造の前記両側面と、前記受動領域における前記メサ構造の前記両側面とは、共通の前記埋め込み層により被覆される。
【００１２】
前述の通り、本発明による半導体光素子およびその製造方法では、前記光導波路全体の光伝搬方向の断面積が前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内に制限される。これにより、２０ｍＷ〜３０ｍＷ程度の光出力に対してしきい値電流の上昇が抑制されるので、高抵抗埋め込みヘテロ構造による高速光変調特性を実現しつつ、２０ｍＷ〜３０ｍＷ程度の光出力を比較的低い駆動電流で得ることができ、良好なスロープ効率を実現することが可能となる。また、半導体レーザなどの光能動素子と光変調器などの光受動素子とを同一の高抵抗埋め込みヘテロ構造で構成することにより、光能動素子と光受動素子とが同一基板上にモノリシック集積された高性能な半導体光素子を作製することが可能である。
【発明の効果】
【００１３】
本発明によれば、２０ｍＷ〜３０ｍＷ程度の光出力に対して低容量化と良好なスロープ効率とを両立し得る半導体光素子およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る種々の実施形態について図面を参照しつつ説明する。なお、すべての図面において、同様な構成要素には同一符号が付され、その詳細な説明は重複しないように適宜省略される。
【００１５】
（基本構成）
図１は、本発明に係る実施形態の半導体光素子１０の基本構成を概略的に示す上面図であり、図２は、この半導体光素子１０の断面を概略的に示す斜視図である。図２に示すように、半導体光素子１０は、半導体基板１０１と、この半導体基板１０１上に形成された活性層１０３を含み、かつ凸形状を有するメサ構造の光導波路と、このメサ構造の両側面を被覆する高抵抗半導体からなる埋め込み層１０８Ａ，１０８Ｂと、を備える。図１に示されるように、光導波路は、複数のシングルモード光導波路１１Ｓと、これらシングルモード光導波路１１Ｓを介して光学的に直列で結合された複数のマルチモード干渉（ＭＭＩ）光導波路１１Ｍとを含む。
【００１６】
この半導体光素子１０の製造方法の基本プロセスは以下の通りである。すなわち、半導体基板１０１上に、ｎ型バッファ層、多重量子井戸（ＭＱＷ：Multi-Quantum Well）構造を有する活性層およびクラッド層を順次形成する。次に、その結果形成された積層構造をドライエッチングにより加工してメサ構造の光導波路を形成する。このメサ構造は、図２に示したように、ｎ型バッファ層１０２、活性層１０３およびクラッド層１０４で構成される。クラッド層１０４上にはコンタクト層（図示せず）が形成される。そして、このメサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層１０８Ａ，１０８Ｂを形成する。
【００１７】
メサ構造は、たとえば、ＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓまたはＩｎＧａＡｓなどのIII−Ｖ族化合物半導体からなる結晶材料で構成されればよい。埋め込み層１０８Ａ，１０８Ｂには、これら埋め込み層１０８Ａ，１０８Ｂの結晶を高抵抗化するために、たとえば、ルテニウム（Ｒｕ）、鉄（Ｆｅ）、クロム（Ｃｒ）、コバルト（Ｃｏ）またはチタン（Ｔｉ）などの不純物元素がドープされていればよい。
【００１８】
このような半導体光素子１０の光導波路全体の光伝搬方向の断面積Ｓ（すなわち、図１に示された光導波路の面積）は、当該光導波路の全長Ｌとシングルモード光導波路１１Ｓの幅Ｗｏとの積Ｌ×Ｗｏの１．４倍以上３倍以下の範囲内に制限される。言い換えれば、以下の関係式が成立するように断面積Ｓが規定される。
【００１９】
１．４≦Ｓ／（Ｌ×Ｗｏ）≦３
【００２０】
ここで、シングルモード光導波路１１Ｓの幅Ｗｏは、２μｍ以下に制限することが望ましい。これにより、半導体光素子１０は、高次モードの発生を抑制してシングルモードの光を安定して出力することができる。
【００２１】
より好ましくは、断面積Ｓは、積Ｌ×Ｗｏの１．５倍以上３倍以下の範囲内に限定されればよい。この範囲内に断面積Ｓを限定することで、より安定した効果を奏することが可能となる。
【００２２】
更に、ＭＭＩ光導波路１１Ｍの幅Ｗｍは６μｍ以下に制限されることが望ましい。これにより、特に光通信に適した波長（約１．３μｍ〜１．６μｍ）の光を出力する高性能な半導体光素子を得ることができる。
【００２３】
半導体光素子１０の構造は、上記非特許文献１に記載されているＭＭＩ理論に基づいて構成すればよい。このＭＭＩ理論は、主に、１×Ｎ（１ポート×Ｎポート）型もしくはＮ×Ｎ（Ｎポート×Ｎポート）型の分岐・合流受動光導波路を設計するための理論として知られている。ＭＭＩ光導波路１１Ｍの領域は、１×１型の素子として動作するように設計される。
【００２４】
このＭＭＩ理論により導出されるＭＭＩ長Ｌπは、下記式（１），（２）の通りに定義される。
【００２５】
Ｌπ＝４ＮｒＷｅ２／３λ０    …（１）
【００２６】
Ｗｅ＝Ｗｍ＋（λ０／π）（Ｎｃ／Ｎｒ）２σ（Ｎｒ２−Ｎｃ２）−１／２  …（２）
【００２７】
ここで、ＷｍはＭＭＩ領域の幅、Ｎｒは導波路の屈折率、Ｎｃはクラッドの屈折率、λ０は入射光波長である。また、σは、ＴＥモードのときσ＝０、軸モードのときσ＝１である。ＭＭＩ領域の長さをＬｍとする。このとき、ＭＭＩ理論によれば、下記式（３）の条件を満たせば、ＭＭＩ領域は１×Ｎ型の光導波路として動作する。
【００２８】
Ｌｍ＝（３／４Ｎ）Ｌπ    （Ｎは１以上の正整数）    …（３）
【００２９】
また、下記式（４）の条件を満たすとき、ＭＭＩ領域はＮ×Ｎ光導波路として動作することが一般的に知られている。
【００３０】
Ｌｍ＝（３／Ｎ）Ｌπ    （Ｎは１以上の正整数）    …（４）
【００３１】
上式（１）〜（４）を用いることにより、ＭＭＩ領域は、幅の広いマルチモード干渉光導波路でありながら、当該マルチモード干渉光導波路の両端面においてシングルモード光のみが伝播する構造を実現することが可能である。
【００３２】
上記半導体光素子１０においては、光変調素子や位相変調素子などの光受動素子が形成された受動領域と、半導体レーザ素子などの光能動素子が形成された能動領域とを同一の半導体基板１０１上にモノリシック集積することができる。ここで、受動領域と能動領域は共に上記メサ構造の光導波路を含むものとする。
【００３３】
半導体光素子１０が奏する効果は以下の通りである。前述の通り、光導波路全体の光伝搬方向の断面積Ｓは、光導波路の全長Ｌとシングルモード光導波路１１Ｓの幅Ｗｏとの積Ｌ×Ｗｏの１．４倍以上３倍以下、好ましくは１．５倍以上３倍以下の範囲内に制限される。これにより、２０ｍＷ〜３０ｍＷ程度の光出力に対してしきい値電流の上昇が効果的に抑制されるので、半導体光素子１０の高抵抗埋め込みヘテロ構造による高速光変調特性を実現しつつ、２０ｍＷ〜３０ｍＷ程度の光出力を比較的低い駆動電流で得ることができ、良好なスロープ効率を実現することが可能となる。断面積Ｓを前述の範囲内に制限することで、ＭＭＩ光導波路１１Ｍの導入（すなわち、導波路面積の増加）による閾値電流の上昇やスロープ効率の低下を極力抑えることができ、かつ、光出力飽和を抑制することができる。このため、低駆動電流での動作が可能である。
【００３４】
また、図１に示されるように、複数のＭＭＩ光導波路１１Ｍをシングルモード光導波路１１Ｓを介して直列で結合することにより、導波路全体の面積を拡大しつつ、光導波路全体の長さ（共振器長）Ｌを短くすることができる。このため、半導体光素子１０の素子抵抗の低減、小型化および低消費電力化が可能になる。
【００３５】
一般に、半導体レーザなどの光機能素子への電流注入により光導波路の屈折率は変化する。この屈折率変化によりマルチモード干渉現象が影響を受けて伝搬光の結像位置が本来の結像位置であるＭＭＩ光導波路１１Ｍの端からずれる場合がある。かかる場合、ＭＭＩ光導波路１１Ｍの内部で発振したレーザ光の一部がシングルモード光導波路１１Ｓに導波せずに放出され、これにより、ある電流値以上の駆動電流を注入しても光出力が増加しない飽和現象が生じる。また、光機能素子をヒートシンク（図示せず）に半田を介して固着する場合、当該半田を融点以上（たとえば、３００℃程度）に加熱して半田を溶かした後、再び室温に冷却するという過程を経ることとなる。この過程において、半導体光素子１０およびヒートシンクではそれぞれ固有の構成材料の熱膨張と収縮が生じるため、半田を用いて半導体光素子１０をヒートシンクに固着した後、ヒートシンクと半導体光素子１０との間に物理的な歪みが内在する場合がある。かかる場合、この物理的歪みは、半導体光素子１０の構成材料の屈折率を変化させるため、この屈折率変化に起因した光出力の飽和現象が生じてしまう。
【００３６】
ＭＭＩ領域が長くなると、屈折率が変化した領域を光が長時間伝搬するので、結果として前述の光出力の飽和現象が生じやすくなる。本実施形態では、複数のＭＭＩ光導波路１１Ｍをシングルモード光導波路１１Ｓを介して直列で結合することにより、導波路全体の面積を拡大しつつ、光導波路全体の長さ（共振器長）Ｌを短くすることができるため、光出力の飽和現象を抑制することができる。
【００３７】
以下、半導体光素子１０のより具体的な実施形態を説明する。
【００３８】
（第１の実施形態）
図３（Ａ）〜図３（Ｃ）は、本発明に係る第１の実施形態の半導体光素子１０の製造工程を概略的に示す断面図である。以下、図３（Ａ）〜図３（Ｃ）を参照しつつ、第１の実施形態の半導体光素子（半導体レーザ）１０の製造方法を説明する。
【００３９】
先ず、図３（Ａ）に示されるように、ｎ型ＩｎＰ基板２０１の（１００）面上に、ｎ型ＩｎＰバッファ層２０２Ｐ、活性層２０３Ｐ、ｐ型ＩｎＰクラッド層２０４Ｐ、ｐ型ＩｎＧａＡｓコンタクト層２０５Ｐおよびｐ型ＩｎＰキャップ層（図示せず）を、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法により順次成長させる。活性層２０３Ｐは、ＩｎＧａＡｓＰの量子井戸構造を有している。
【００４０】
次いで、ｐ型ＩｎＰキャップ層を除去した後、ＣＶＤ法によりｐ型ＩｎＧａＡｓコンタクト層２０５Ｐ上にＳｉＯ２などのマスク層（図示せず）を形成する。その後、このマスク層にフォトリソグラフィによるパターニングを施し、更にバッファードフッ酸を用いたエッチングを施して図３（Ａ）に示す光導波路形成用のマスクパターン２０７を形成する。この結果形成されたマスクパターン２０７は、図１に示すようにシングルモード光導波路１１Ｓを介して直列で結合された複数の１×１型ＭＭＩ光導波路１１Ｍを形成するためのパターンである。
【００４１】
次に、図３（Ｂ）に示すように、たとえばメタン系ガスを用いた反応性イオンエッチングにより積層体を加工して、活性層２０３を突き抜ける数μｍ程度の深さを持つメサ構造を形成する。形成されたメサ構造は、ｎ型ＩｎＰバッファ層２０２、活性層２０３、ｐ型クラッド層２０４およびｐ型ＩｎＧａＡｓコンタクト層２０５で構成される。続いて、図３（Ｃ）に示すように、マスクパターン２０７を選択成長用マスクとしてＭＯＶＰＥ法により、メサ構造の両側に埋め込み層２０８Ａ，２０８Ｂを成長させる。埋め込み層２０８Ａ，２０８Ｂは、たとえば、Ｆｅ、Ｒｕ、Ｃｒ、ＣｏまたはＴｉなどの不純物元素がドープされたＩｎＰ層とすればよい。その後、形成された素子の裏面に研磨が施され、表面電極（図示せず）と裏面電極（図示せず）がそれぞれスパッタリング法により形成される。
【００４２】
次に、第１の実施形態の半導体光素子１０の特性について説明する。本発明者らは、第１の実施形態の半導体光素子１０を実施例として作製し、この半導体光素子１０の特性を測定した。
【００４３】
作製された半導体光素子１０の構造は、以下の通りである。ｎ型ＩｎＰバッファ層２０２の厚みは２μｍ、ｎ型ＩｎＰバッファ層２０２のキャリア濃度は１×１０１８ｃｍ−３、活性層２０３の厚みは０.３μｍ、活性層２０３の発光波長は１.５５μｍ、ｐ型クラッド層２０４の厚みは２.０μｍ、ｐ型クラッド層２０４のキャリア濃度は１×１０１８ｃｍ−３、ｐ型ＩｎＧａＡｓコンタクト層２０５の厚みは０.２μｍ、ｐ型ＩｎＧａＡｓコンタクト層２０５のキャリア濃度は１×１０１９ｃｍ−３である。また、ｐ型ＩｎＧａＡｓコンタクト層２０５上に形成された後に除去されたｐ型ＩｎＰキャップ層の厚みは０.１μｍ、このｐ型ＩｎＰキャップ層のキャリア濃度は１×１０１８ｃｍ−３である。また、図３（Ｂ）に示すメサ構造の深さは３μｍとされた。埋め込み層２０８Ａ，２０８ＢはＦｅドープＩｎＰ層として形成され、埋め込み層２０８Ａ，２０８Ｂの厚みは３μｍとされた。
【００４４】
ＭＭＩ領域の幅Ｗｍは３μｍ〜９μｍの範囲内で設定された。この幅Ｗｏの数値範囲に対して、上式（１）〜（４）を満たすようにＭＭＩ領域の長さＬｍが３３〜２００μｍの範囲内に設定された。たとえば、ＭＭＩ領域の幅Ｗｍが４μｍの場合、ＭＭＩ領域の長さＬｍは４４μｍに設定された。また、シングルモード光導波路１１Ｓの幅Ｗｏは１．５μｍに、各シングルモード光導波路１１Ｓの長さは４５μｍ〜７６μｍの範囲内に、それぞれ設定された。また、ＭＭＩ光導波路１１Ｍの両端に接続された２個のシングルモード光導波路１１Ｓ，１１Ｓの長さの合計は、９０μｍ〜１５２μｍの範囲内に設定された。実施例の素子の全長はおよそ５００μｍ〜６００μｍである。
【００４５】
図４は、駆動電流−光出力特性（Ｉ−Ｌ特性）を示すグラフである。このグラフ中の曲線Ｌ３が実施例の測定曲線である。一方、曲線Ｌ１は、高抵抗埋め込みヘテロ構造を持つ半導体レーザ（第１比較例）の測定曲線であり、曲線Ｌ２は、ｐｎｐ接合型埋め込みヘテロ構造を持つ半導体レーザ（第２比較例）の測定曲線である。第１比較例と第２比較例ともにＭＭＩ領域を持たない。第１比較例の半導体レーザは、素子全体に亘って幅１．５μｍのシングルモード光導波路を有している。実施例、第１比較例および第２比較例のいずれについても、パルス発振駆動と２５℃の条件下で、クリーブ面（光出力端にコーティングを施さないへき開面）からの出力光を検出することにより測定が行われた。
【００４６】
図４に示されるように、低光出力領域では、第１比較例（ＭＭＩ構造を持たない高抵抗ＢＨ半導体レーザ）の方が、第２比較例（ｐｎｐ接合型ＢＨ半導体レーザ）よりも良好なＩ−Ｌ特性を有するが、高光出力領域では、第１比較例の光出力は飽和するので、第２比較例の方が第１比較例よりも良好なＩ−Ｌ特性を有する。しかしながら、ＭＭＩ構造を持つ実施例は、低光出力領域と高光出力領域の双方において、第２比較例よりも良好なＩ−Ｌ特性を有することが分かる。実施例は、第２比較例と比べると、低い駆動電流でより大きな光出力を得ている。
【００４７】
図４のＩ−Ｌ特性の測定と同時に、駆動電流に対する抵抗の測定が行われた。図５は、実施例（Ｗｍ＝４μｍ）と第１比較例の抵抗値の測定結果を示すグラフであり、図６は、実施例（Ｗｍ＝４μｍ）と第２比較例の抵抗値の測定結果を示すグラフである。図５では、曲線Ｐ１が第１比較例の抵抗値を示し、曲線Ｐ３が実施例の抵抗値を示している。図６では、曲線Ｐ２が第２比較例の抵抗値を示し、曲線Ｐ３が実施例の抵抗値を示している。図５と図６の曲線Ｐ３，Ｐ３は同じものである。
【００４８】
図５によれば、全体的に、実施例の方が第１比較例よりも低い抵抗値を持つことが分かる。また、図６によれば、全体的に、実施例の方が第２比較例よりも低い抵抗値を持つことが分かる。
【００４９】
次に、図７、図８、図９および図１０は、各種半導体レーザの特性を示すグラフである。すなわち、図７および図８のグラフにおいて、横軸は、半導体レーザから２０ｍＷの一定の光出力を得るために必要とした駆動電流（単位：ｍＡ）を示し、縦軸は、半導体レーザに２００ｍＡの一定の駆動電流を流したときに測定された光出力（単位：ｍＷ）を示している。
【００５０】
図７は、Ｗｍ＝３μｍ、４μｍの実施例（ＳＩ−ＢＨ）の特性と、第１比較例（ＳＩ−ＢＨ直線：ＭＭＩ構造を持たない高抵抗ＢＨ半導体レーザ）の特性と、第２比較例（ｐｎｐ−ＢＨ直線：ｐｎｐ接合型ＢＨ半導体レーザ）の特性と、Ｗｍ＝９μｍの第３比較例（ＳＩ−ＢＨ）の特性とを示している。また、図８は、Ｗｍ＝５μｍ、６μｍの実施例（ＳＩ−ＢＨ）の特性と、第１比較例（ＳＩ−ＢＨ直線）の特性と、第２比較例（ｐｎｐ−ＢＨ直線）の特性と、Ｗｍ＝９μｍの第３比較例（ＳＩ−ＢＨ）の特性とを示している。
【００５１】
一方、図９および図１０のグラフにおいては、横軸は、半導体レーザから３０ｍＷの一定の光出力を得るために必要とした駆動電流（単位：ｍＡ）を示し、縦軸は、半導体レーザに３００ｍＡの一定の駆動電流を流したときに測定された光出力（単位：ｍＷ）を示している。図９は、Ｗｍ＝３μｍ、４μｍの実施例（ＳＩ−ＢＨ）の特性と、第２比較例（ｐｎｐ−ＢＨ直線）の特性と、Ｗｍ＝９μｍの第３比較例（ＳＩ−ＢＨ）の特性とを示している。図１０は、Ｗｍ＝５μｍ、６μｍの実施例（ＳＩ−ＢＨ）の特性と、第２比較例（ｐｎｐ−ＢＨ直線）の特性と、Ｗｍ＝９μｍの第３比較例（ＳＩ−ＢＨ）の特性とを示している。
【００５２】
図７〜図１０の特性を測定する際に、Ｗｍ＝３μｍの実施例の構造として１つの構造だけを作製したのではなく、ＭＭＩ領域の長さＬｍを３０μｍ〜４２μｍの範囲内で変化させてＳ／（Ｗｏ×Ｌ）＝１．４５〜１．５５の範囲内の値を持つ複数の構造を作製した。これら構造の各々について図７に示す駆動電流と光出力とを測定し、その測定結果を図７にプロットした。Ｗｍ＝４μｍの実施例の場合、Ｌｍを４４μｍ〜６０μｍの範囲内で変化させてＳ／（Ｗｏ×Ｌ）＝１．６５〜１．９２の範囲内の値を持つ複数の構造を作製した。Ｗｍ＝５μｍの実施例の場合、Ｌｍを７２μｍ〜８２μｍの範囲内で変化させてＳ／（Ｗｏ×Ｌ）＝２．１９〜２．３３の範囲内の値を持つ複数の構造を作製した。Ｗｍ＝６μｍの実施例の場合、Ｌｍを７８μｍ〜１１４μｍの範囲内で変化させてＳ／（Ｗｏ×Ｌ）＝２．３２〜２．８５の範囲内の値を持つ複数の構造を作製した。そして、Ｗｍ＝９μｍの第３比較例の場合、Ｌｍを１７３μｍ〜２２７μｍの範囲内で変化させてＳ／（Ｗｏ×Ｌ）＝３．７１〜４．５３の範囲内の値を持つ複数の構造を作製した。
【００５３】
第１比較例（ＳＩ−ＢＨ直線）についても複数の構造が作製され、第２比較例（ｐｎｐ−ＢＨ直線）についても複数の構造が作製された。
【００５４】
一定の注入電流（駆動電流）に対する光出力が高く、一定の光出力を得るための駆動電流が低いことが、半導体光素子１０を低消費電力で動作させるうえで望まれる特性であることから、図７〜図１０のグラフの左上の領域、すなわち高光出力かつ低駆動電流の領域にプロットされた特性が好ましい。
【００５５】
先ず、図７および図８を参照しつつ、２００ｍＡの低駆動電流および２０ｍＷの低光出力の条件での測定結果を説明する。図７および図８のグラフに示されるように、Ｗｍ＝３μｍ，４μｍおよび５μｍの実施例（ＳＩ−ＢＨ）は、２００ｍＡの低い駆動電流の供給に応じて、第１比較例（ＳＩ−ＢＨ直線）よりも高い約２４ｍＷ以上の安定した光出力を得ることができた。図８に示されるように、Ｗｍ＝６μｍの実施例（ＳＩ−ＢＨ）の構造の中には、第１比較例（ＳＩ−ＢＨ直線）よりも高い約２４ｍＷ以上の光出力を得た構造が存在することが分かる。
【００５６】
図７および図８に示されるように、Ｗｍ＝３μｍ，４μｍ，５μｍおよび６μｍの実施例（ＳＩ−ＢＨ）の構造の中には、第２の比較例（ｐｎｐ−ＢＨ直線）とほぼ同等の特性、あるいは、第２比較例（ｐｎｐ−ＢＨ直線）よりも優れた特性を有する構造が存在することが分かる。図７に示されるように、特に、Ｗｍ＝３μｍおよび４μｍの実施例（ＳＩ−ＢＨ）の構造は、安定した優れた特性を有している。
【００５７】
図７および図８から明らかなように、Ｗｍ＝３μｍ，４μｍ，５μｍおよび６μｍの実施例（ＳＩ−ＢＨ）は、Ｗｍ＝９μｍの実施例（ＳＩ−ＢＨ）よりも優れた特性を有している。
【００５８】
次に、図９および図１０を参照しつつ、３００ｍＡの低駆動電流および３０ｍＷの低光出力の条件での測定結果を説明する。図９および図１０のグラフに示されるように、Ｗｍ＝３μｍ，４μｍ，５μｍおよび６μｍの実施例（ＳＩ−ＢＨ）の構造の中には、第２比較例（ｐｎｐ−ＢＨ直線）よりも高い光出力を得るとともに、第２比較例（ｐｎｐ−ＢＨ直線）よりも低い駆動電流で３０ｍＷの光出力を得ている構造が存在する。特に、Ｗｍ＝４μｍおよび５μｍの実施例（ＳＩ−ＢＨ）の構造は、第２比較例やＷｍ＝９μｍの第３比較例と比べると、安定した優れた特性を有している。
【００５９】
（第２の実施形態）
次に、本発明に係る第２の実施形態について説明する。図１１は、第２の実施形態の半導体光素子１０の構成を概略的に示す上面図である。図１２（Ａ）〜図１２（Ｃ）は、第２の実施形態の半導体光素子１０の製造工程を概略的に示す断面図である。
【００６０】
図１１に示されるように、この半導体光素子１０は、シングルモード光導波路４０〜４８とＭＭＩ光導波路３０〜３３とギャップ構造の反射鏡５０とが同一基板上にモノリシック集積された構造を有する波長可変レーザである。ＭＭＩ光導波路３０，３１の各々は２×２（２ポート×２ポート）型の構造を有する。ＭＭＩ光導波路３２，３３の各々は１×１（１ポート×１ポート）型の構造を有する。シングルモード光導波路４２，４３は、位相変調領域（マッハツェンダー型光変調器）を構成している。反射鏡５０およびシングルモード光導波路４６は、位相調整領域を構成し、ＭＭＩ光導波路３２，３３およびシングルモード光導波路４７は、レーザ領域（光能動領域）を構成している。図１および図２に示した基本構成は、このレーザ領域に適用することができる。
【００６１】
図１２（Ａ）〜図１２（Ｃ）は、図１１に示す位相変調領域、位相調整領域およびレーザ領域の製造工程を選択的に示す断面図である。以下、図１２（Ａ）〜図１２（Ｃ）を参照しつつ、第２の実施形態の半導体光素子１０の製造方法を説明する。
【００６２】
先ず、図１２（Ａ）に示すｎ型ＩｎＰ基板３０１の（１００）面上に、ｎ型ＩｎＰ層（たとえば、厚み２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ＩｎＧａＡｓＰの量子井戸構造の活性層（たとえば、厚み０.３μｍ、発光波長１.５５μｍ）およびｐ型ＩｎＰ層（たとえば、厚み２０ｎｍ）をＭＯＶＰＥ法により順次積層して積層体を形成する。次いで、この積層体の上にＣＶＤ法によりＳｉＯ２などのマスク層（図示せず）を形成する。このマスク層にフォトリソグラフィによるパターニングを施してレーザ領域のみを被覆するマスクパターン３０５を形成する。その後、たとえばメタン系ガスを用いた反応性イオンエッチングにより光変調・位相調整領域の積層体を活性層の中間部程度まで加工し、引き続き、硫酸と過酸化水素水と水の混合液を用いたウェットエッチングによりＩｎＧａＡｓＰ活性層を選択的に除去する。この結果、図１２（Ａ）に示す構造が得られる。図１２（Ａ）に示されるように、ｎ型ＩｎＰバッファ層３０２上のレーザ領域のみに、活性層３０３、ｐ型ＩｎＰクラッド層３０４およびマスクパターン３０５が形成されている。
【００６３】
次に、図１２（Ｂ）に示されるように、光変調・位相調整領域で、ｎ型ＩｎＰバッファ層３０２上に、ＩｎＧａＡｓＰ層３０６（たとえば、厚み０.３μｍ、発光波長１.４０μｍ）およびｐ型ＩｎＰ下部クラッド層３０７（たとえば、厚み２０ｎｍ）をバットジョイント接合技術を用いて形成する。ここで、ウェットエッチングにより選択的にＩｎＧａＡｓＰ活性層が選択的に除去された先の工程では、マスクパターン３０５に対してＩｎＧａＡｓＰ活性層３０３のサイドエッチングが進行して庇部が形成される。この庇部が、活性層３０３とＩｎＧａＡｓＰ層３０６との接合面でのＩｎＧａＡｓＰ層３０６のせり上がり成長を抑制する。この結果、レーザ領域の光導波路層の高さと、位相調整領域および光変調器領域共通の光導波路層の高さとが一致するため当該接合面での結合損失が抑制されるようにバットジョイント接合を実現できる。その後、マスクパターン３０５は除去される。
【００６４】
次に、図１２（Ｃ）に示されるように、光変調・位相調整領域とレーザ領域との双方で、積層構造上に、ｐ型ＩｎＰ上部クラッド層３０８（厚み２.５μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｐ型ＩｎＧａＡｓコンタクト層３０９（厚み０.２μｍ、キャリア濃度１×１０１９ｃｍ−３）およびｐ型ＩｎＰキャップ層３１０（厚み０.０５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次積層する。
【００６５】
その後、上記第１の実施形態に係る図３（Ａ）〜図３（Ｃ）の製造工程と同様の工程を実行することにより図１１に示した可変波長レーザが作製される。図１３（Ａ）は、図１１に示す位相調整領域のＣ−Ｃ'線に沿った断面を概略的に示す図であり、図１３（Ｂ）は、図１１に示すレーザ領域のＢ−Ｂ'線に沿った断面を概略的に示す図である。
【００６６】
図１３（Ａ）に示される構造は、ｎ型ＩｎＰ基板３０１と、このｎ型ＩｎＰ基板３０１上に形成されたＩｎＧａＡｓＰ層３０６を含みかつ凸形状を有するハイメサ構造と、を備える。このメサ構造は、ＩｎＧａＡｓＰ層３０６、ｐ型ＩｎＰ下部クラッド層３０７、ｐ型ＩｎＰ上部クラッド層３０８、ｐ型ＩｎＧａＡｓコンタクト層３０９およびマスクパターン３１１からなる積層構造である。このハイメサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層３１２Ａ，３１２Ｂが形成されている。
【００６７】
一方、図１３（Ｂ）に示される構造は、ｎ型ＩｎＰ基板３０１と、このｎ型ＩｎＰ基板３０１上に形成された活性層３０３を含みかつ凸形状を有するハイメサ構造と、を備える。このハイメサ構造は、活性層３０３、ｐ型ＩｎＰクラッド層３０４、ｐ型ＩｎＰ上部クラッド層３０８、ｐ型ＩｎＧａＡｓコンタクト層３０９およびマスクパターン３１１からなる積層構造である。このメサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層３１２Ａ，３１２Ｂが形成されている。
【００６８】
図１３（Ａ）および図１３（Ｂ）のハイメサ構造は、マスクパターン３１１をマスクとしたドライエッチングにより全領域一括で形成される。また、埋め込み層３１２Ａ，３１２Ｂは全領域一括で埋め込み成長される。よって、比較的簡素な工程でモノリシック集積を実現することが可能である。また、半導体レーザや光増幅器などの光能動素子の電流狭窄層（電流ブロック層）３１２Ａ，３１２Ｂ（図１３（Ｂ））を容易に形成できる。更に、光変調器などの光制御素子の形成領域では、高抵抗層である埋め込み層３１２Ａ，３１２Ｂ（図１３（Ａ））は、横モード制御層あるいは光導波路の側面保護層として機能し得るので、半導体光素子１０の信頼性を向上させる役割を果たす。
【００６９】
以上、図面を参照して本発明の種々の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、上記実施形態において、層厚やキャリア濃度を示したが、これらは結晶成長条件やレーザ構造に応じて適切に設定されるべきものであり、限定されるものではない。
【００７０】
上記の活性層１３０，２０３，３０３の構成材料は、ＩｎＧａＡｓＰのみならず、ＩｎＧａＡｓやＡｌＧａＩｎＡｓでもよい。活性層１３０，２０３，３０３は、量子井戸構造に限らず、バルク構造でもよい。
なお、本発明は、以下の構成を適用することも可能である。
（１）
基板と、
前記基板上に形成された活性層を含むメサ構造の光導波路と、
前記メサ構造の両側面を被覆する高抵抗半導体からなる埋め込み層と、
を備え、
前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された１個以上のマルチモード干渉光導波路と、を含み、
前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内である、半導体光素子。
（２）
（１）記載の半導体光素子であって、前記シングルモード光導波路の幅は２μｍ以下である、半導体光素子。
（３）
（１）または（２）記載の半導体光素子であって、光能動素子が形成された能動領域と光受動素子が形成された受動領域とを有し、前記能動領域と前記受動領域とが前記基板上にモノリシック集積されており、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含む、半導体光素子。
（４）
（１）から（３）のうちのいずれか１項に記載の半導体光素子であって、前記マルチモード干渉光導波路の幅は６μｍ以下である、半導体光素子。
（５）
（１）から（４）のうちのいずれか１項に記載の半導体光素子であって、前記メサ構造はIII−Ｖ族化合物半導体材料からなる、半導体光素子。
（６）
基板上に活性層を含む積層構造を形成するステップと、
前記積層構造をエッチングにより加工してメサ構造の光導波路を形成するステップと、
前記メサ構造の両側面を被覆するように高抵抗半導体からなる埋め込み層を形成するステップと、
を備え、
前記メサ構造の光導波路は、複数のシングルモード光導波路と、前記シングルモード光導波路を介して光学的に直列で結合された複数のマルチモード干渉光導波路と、を含み、
前記光導波路全体の光伝搬方向の断面積は、前記光導波路の全長と前記シングルモード光導波路の幅との積の１．４倍以上３倍以下の範囲内である、半導体光素子の製造方法。
（７）
（６）記載の半導体光素子の製造方法であって、前記シングルモード光導波路の幅は２μｍ以下である、半導体光素子の製造方法。
（８）
（６）または（７）記載の半導体光素子の製造方法であって、光能動素子が形成された能動領域と光受動素子が形成された受動領域とが前記基板上にモノリシック集積され、前記能動領域および前記受動領域は共に前記メサ構造の光導波路を含む、半導体光素子の製造方法。
（９）
（６）から（８）のうちのいずれか１項に記載の半導体光素子の製造方法であって、前記マルチモード干渉光導波路の幅は６μｍ以下である、半導体光素子の製造方法。
（１０）
（６）から（９）のうちのいずれか１項に記載の半導体光素子の製造方法であって、前記メサ構造はIII−Ｖ族化合物半導体材料からなる、半導体光素子の製造方法。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る実施形態の半導体光素子の基本構成を概略的に示す上面図である。
【図２】図１に示した半導体光素子の断面を概略的に示す斜視図である。
【図３】（Ａ）〜（Ｃ）は、本発明に係る第１の実施形態の半導体光素子の製造工程を概略的に示す断面図である。
【図４】駆動電流−光出力特性（Ｉ−Ｌ特性）を示すグラフである。
【図５】抵抗値の測定結果を示すグラフである。
【図６】抵抗値の測定結果を示すグラフである。
【図７】各種半導体レーザの特性を示すグラフである。
【図８】各種半導体レーザの特性を示すグラフである。
【図９】各種半導体レーザの特性を示すグラフである。
【図１０】各種半導体レーザの特性を示すグラフである。
【図１１】本発明に係る第２の実施形態の半導体光素子の構成を概略的に示す上面図である。
【図１２】（Ａ）〜（Ｃ）は、第２の実施形態の半導体光素子の製造工程を概略的に示す断面図である。
【図１３】（Ａ）は、図１１に示す位相調整領域のＣ−Ｃ'線に沿った断面を概略的に示す図であり、（Ｂ）は、図１１に示すレーザ領域のＢ−Ｂ'線に沿った断面を概略的に示す図である。
【符号の説明】
【００７２】
１０  半導体光素子
１１Ｓ  シングルモード光導波路
１１Ｍ  マルチモード干渉（ＭＭＩ）光導波路
３０〜３３  ＭＭＩ光導波路
４０〜４８  シングルモード光導波路
５０  反射鏡
１０１  半導体基板
１０８Ａ，１０８Ｂ  埋め込み層
１０２  ｎ型バッファ層
１０３  活性層
１０４  クラッド層
【図１】
0005239530.tif 000002
【図２】
0005239530.tif 000003
【図３】
0005239530.tif 000004
【図４】
0005239530.tif 000005
【図５】
0005239530.tif 000006
【図６】
0005239530.tif 000007
【図７】
0005239530.tif 000008
【図８】
0005239530.tif 000009
【図９】
0005239530.tif 000010
【図１０】
0005239530.tif 000011
【図１１】
0005239530.tif 000012
【図１２】
0005239530.tif 000013
【図１３】
0005239530.tif 000014