(57)【特許請求の範囲】
【請求項１】
基本ユニットを順次配置して形成された表示部により所望の画像を表示する液晶表示装置において、
前記基本ユニットは、
１画素を構成する色ごとに設けられ、共通電極と画素電極とを備えて液晶に電界を印加する複数の液晶セルと、
前記複数の液晶セルそれぞれに対応して設けられ、対応する前記液晶セルの画素電極に接続される保持容量と、
前記基本ユニットごとに、前記１画素を構成する色ごとの色別階調値を時分割で出力する階調信号を供給する信号線と、
前記複数の液晶セルそれぞれに対応し、平面視で当該液晶セルの画素電極と隣接する前記液晶セルの画素電極との間に形成される走査線と、
前記基本ユニットごとに設けられ、一端が前記信号線に接続され、当該基本ユニットに対する前記階調信号の出力期間に当該基本ユニットと前記信号線とを接続する第１トランジスタと、
前記複数の液晶セルそれぞれに対応して前記液晶セルの画素電極と前記第１トランジスタとの間に設けられ、前記液晶セルに対応する走査線からの入力信号によりオンオフ動作し、前記階調信号の出力期間の開始とともに一斉に前記液晶セルの画素電極を前記信号線に接続するとともに、対応する前記液晶セルに応じた前記色別階調値の出力期間の終了時に当該液晶セルと前記信号線との接続を解除し、当該液晶セルの階調を設定する第２トランジスタと、
を有し、
前記階調信号に基づき、前記複数の液晶セルのうちで、前記階調信号内の順番が後の前記色別階調値によって階調を設定する前記液晶セル程、当該液晶セルの画素電極と対応する前記走査線との間の容量が増大するように設定された、
液晶表示装置。
【請求項２】
前記容量の増大が、前記画素電極と前記走査線とのオーバーラップにより形成される、
請求項１に記載の液晶表示装置。
【請求項３】
前記容量の増大が、前記画素電極への配線パターンと前記走査線とのオーバーラップにより形成される、
請求項１に記載の液晶表示装置。
【請求項４】
前記基本ユニットには、配線パターンが同一にレイアウトされる前記液晶セルが、赤色に対応する赤色液晶セル、緑色に対応する緑色液晶セル及び青色に対応する青色液晶セルとして配置され、
前記容量の増大は、前記階調信号の前記色別階調値の出力順が最初の前記液晶セルの画素電極電位の電圧降下量に応じて、前記色別階調値の出力順が最初の前記液晶セルを除く他の前記液晶セルの画素電極と当該液晶セルに対応する走査線との間に補正用容量を設けて行う、
請求項１に記載の液晶表示装置。
【請求項５】
前記階調信号が赤色、緑色、青色の順に前記色別階調値を出力するとき、
前記緑色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の前記補正用容量は、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量と、前記赤色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量との合成容量から、前記緑色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量を減算した容量に設定され、
前記青色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の前記補正用容量は、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量と、前記赤色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量との合成容量に設定される、
請求項４に記載の液晶表示装置。
【請求項６】
前記階調信号が赤色、緑色、青色の順に前記色別階調値を出力し、前記赤色液晶セル、前記緑色液晶セル及び前記青色液晶セルがこの順に配置され、隣接しない前記液晶セルによる影響を考慮しないときは、
前記容量の増大は、前記青色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間に、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量を前記補正用容量として設定して行う、
請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にいわゆる画素内セレクタ方式による液晶表示装置に適用することができる。本発明は、画素内セレクタ方式により１つのセレクタに割り当てられる複数の液晶セルにおいて、後で画素電極電位を設定する液晶セル程、画素電極と対応するゲート信号の走査線との間の容量が増大するように設定することにより、１つのセレクタに割り当てられた複数の液晶セル間で、液晶への直流電界の印加を防止する。
【背景技術】
【０００２】
従来、液晶表示装置は、マトリックス状に画素を配置して表示部が形成され、この表示部の周囲に垂直駆動部及び水平駆動部が設けられる。液晶表示装置は、走査線を介した垂直駆動部による制御により各画素を順次信号線に接続し、各画素の階調を水平駆動部により設定し、これにより表示部で所望の画像を表示する。
【０００３】
この種の液晶表示装置は、いわゆる画素内セレクタ方式により、各画素の階調を設定する方式も提供されている。ここで画素内セレクタ方式は、複数画素単位で、表示部にセレクタを設け、このセレクタによりこれら複数画素を構成する複数の液晶セルの階調を順次設定する方式である。
【０００４】
ここで図１８は、この画素内セレクタ方式による液晶表示装置の基本ユニットを示す接続図である。基本ユニット１は、画素内セレクタ方式による表示部の構成単位であり、液晶表示装置は、この基本ユニット１がマトリックス状に配置されて表示部が形成される。この図１８の例において、基本ユニット１は、赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂによる３つのサブ画素に１つのセレクタ３が設けられる。この基本ユニット１において、赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂは、共通電極が共通に信号線に接続され、この信号線が図示しない共通電極用の駆動電源に接続される。なおＣｓＲ、ＣｓＧ、ＣｓＢは、保持容量であり、一端がそれぞれ液晶セル２Ｒ、２Ｇ、２Ｂの画素電極に接続され、他端にプリチャージ用の駆動信号ＣＳが供給される。赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂは、画素電極がそれぞれゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによりオンオフ動作するＮＭＯＳトランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂを介してＮＭＯＳトランジスタＱ２に接続され、このトランジスタＱ２は、青色用のゲート信号ＧＡＴＥＢによりオンオフ動作して、トランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂを信号線ＳＩＧに接続する。
【０００５】
基本ユニット１は、図１９に示すように、水平駆動部により、時分割で、赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂの階調に対応する電圧に信号線ＳＩＧの電圧が設定される（図１９（Ａ））。なおこの図１９では、各液晶セル２Ｒ、２Ｇ、２Ｂの階調に対応する電圧を符号Ｒ、Ｇ、Ｂにより示す。また基本ユニット１は、この信号線ＳＩＧの電圧の設定に連動して、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２がオン状態に設定された後、順次、オフ状態に設定される（図１９（Ｂ１）、（Ｂ２）、（Ｂ３））。すなわち信号線ＳＩＧの電圧が赤色液晶セル２Ｒの階調に対応する電圧Ｒに設定されている期間で、トランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２をオン状態に立ち上げた後、赤色液晶セル２Ｒに接続されたトランジスタＱ１Ｒをオフ状態に切り換え、これにより赤色液晶セル２Ｒの画素電極の電圧ＶＲを信号線ＳＩＧの電圧Ｒに設定する（図１９（Ｃ１））。また続いて信号線ＳＩＧの電圧が緑色液晶セル２Ｇの階調に対応する電圧Ｇに設定されている期間で、緑色液晶セル２Ｇに接続されたトランジスタＱ１Ｇをオフ状態に切り換え、これにより緑色液晶セル２Ｇの画素電極の電圧ＶＧを信号線ＳＩＧの電圧Ｇに設定する（図１９（Ｃ２））。また続いて信号線ＳＩＧの電圧が青色液晶セル２Ｂの階調に対応する電圧Ｂに設定されている期間で、青色液晶セル２Ｂに接続されたトランジスタＱ１ＢをトランジスタＱ２と共にオフ状態に切り換え、これにより青色液晶セル２Ｂの画素電極の電圧ＶＢを信号線ＳＩＧの電圧Ｂに設定する（図１９（Ｃ３））。
【０００６】
このような液晶表示装置に関して、特開平９−２４３９９５号公報には、各画素にそれぞれメモリを設け、このメモリの記録に従って各画素を駆動する構成が開示されている。以下、この方式をメモリ方式と呼ぶ。このメモリ方式によれば、一旦、各画素の階調を設定すれば、各画素に対する階調設定処理を省略することができることから、消費電力を低減することができる。
【０００７】
ところで図１９に示す画素内セレクタ方式の基本ユニット１では、図２０に示すように、各ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線と各液晶セル２Ｒ、２Ｇ、２Ｂの画素電極との間に容量Ｃｇが発生する。なおここでＣｇＲＲ、ＣｇＲＧ、ＣｇＲＢは、それぞれ赤色液晶セル２Ｒの画素電極と各ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間の容量である。またＣｇＧＲ、ＣｇＧＧ、ＣｇＧＢは、それぞれ緑色液晶セル２Ｇの画素電極と各ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間の容量である。またＣｇＢＲ、ＣｇＢＧ、ＣｇＢＢは、それぞれ青色液晶セル２Ｂの画素電極と各ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間の容量である。
【０００８】
その結果、基本ユニット１では、これら容量Ｃｇによるゲートカップリングにより、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの信号レベルが変化すると、各液晶セル２Ｒ、２Ｇ、２Ｂに設定された画素電極の電位ＶＲ、ＶＧ、ＶＢが変化する。
【０００９】
基本ユニット１では、図１９との対比により図２１に示すように、始めに赤色用のゲート信号ＧＡＴＥＲによりトランジスタＱ１Ｒをオフ動作させて赤色液晶セル２Ｒの階調を設定した後、順次、緑色用及び青色用のゲート信号ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ１Ｇ、Ｑ１Ｂをオフ動作させて緑色液晶セル２Ｇ、青色液晶セル２Ｂの階調を設定していることにより、赤色液晶セル２Ｒでは、これら赤色用、緑色用、青色用のゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの信号レベルが立ち下がる毎に、画素電極の電位ＶＲが立ち下がることになる。また緑色液晶セル２Ｇでは、緑色用、青色用のゲート信号ＧＡＴＥＧ、ＧＡＴＥＢの信号レベルの立ち下がりにより、画素電極の電位ＶＧが順次立ち下がることになる。また青色液晶セル２Ｂでは、青色用のゲート信号ＧＡＴＥＢの信号レベルの立ち下がりにより、画素電極の電位ＶＢが立ち下がることになる。
【００１０】
その結果、基本ユニット１では、信号線ＳＩＧを介して画素電極に設定された電位ＶＲ、電位ＶＧ、電位ＶＢが変化し、その変化量ΔＶＲ、ΔＶＧ、ΔＶＢが赤色液晶セル２Ｒ、緑色液晶セル２Ｇ、青色液晶セル２Ｂの順に小さくなる。この画素電極の電位ＶＲ、電位ＶＧ、電位ＶＢの変化量ΔＶＲ、ΔＶＧ、ΔＶＢは、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによる駆動により発生するものであることから、フィールド反転、フレーム反転、ライン反転等による各信号線ＳＩＧの駆動を切り換える場合であっても、ほぼ一定値に保持される。
【００１１】
これにより画素内セレクタ方式では、１つのセレクタが割り当てられた複数液晶セル間で液晶に直流電界が印加される問題があった。なおこのように液晶に直流電界が印加され続けると、液晶表示装置では、液晶が劣化することになる。
【特許文献１】特開平９−２４３９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は以上の点を考慮してなされたもので、画素内セレクタ方式により各液晶セルを駆動する場合に、液晶への直流電界の印加を防止することができる液晶表示装置を提案しようとするものである。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため請求項１の発明は、基本ユニットを順次配置して形成された表示部により所望の画像を表示する液晶表示装置に適用する。基本ユニットは、１画素を構成する色ごとに設けられ、共通電極と画素電極とを備えて液晶に電界を印加する複数の液晶セルと、複数の液晶セルそれぞれに対応して設けられ、対応する液晶セルの画素電極に接続される保持容量と、基本ユニットごとに、１画素を構成する色ごとの色別階調値を時分割で出力する階調信号を供給する信号線と、複数の液晶セルそれぞれに対応し、平面視で当該液晶セルの画素電極と隣接する液晶セルの画素電極との間に形成される走査線と、基本ユニットごとに設けられ、一端が信号線に接続され、当該基本ユニットに対する階調信号の出力期間に当該基本ユニットと信号線とを接続する第１トランジスタと、複数の液晶セルそれぞれに対応して液晶セルの画素電極と第１トランジスタとの間に設けられ、液晶セルに対応する走査線からの入力信号によりオンオフ動作し、階調信号の出力期間の開始とともに一斉に液晶セルの画素電極を信号線に接続するとともに、対応する液晶セルに応じた色別階調値の出力期間の終了時に当該液晶セルと信号線との接続を解除し、当該液晶セルの階調を設定する第２トランジスタと、を有し、階調信号に基づき、複数の液晶セルのうちで、階調信号内の順番が後の色別階調値によって階調を設定する液晶セル程、当該液晶セルの画素電極と対応する走査線との間の容量が増大するように設定される。
【００１４】
請求項１に係る発明の構成によれば、階調信号内の順番が後の色別階調値によって階調を設定して、ゲートカップリングによる画素電極電圧の変化の小さい液晶セル程、画素電極と対応するゲート信号の走査線との間の容量の増大により、ゲートカップリングによる画素電極電圧の変化を大きくすることができる。従って１つのセレクタに割り当てられた複数の液晶セルにおいて、画素電極の電圧変化の相違を小さくすることができ、これら複数の液晶セルにおける液晶への直流電界の印加を防止することができる。
【発明の効果】
【００１５】
本発明によれば、画素内セレクタ方式により各液晶セルを駆動する場合に、液晶への直流電界の印加を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１７】
（１）実施例１の構成
図２は、本発明の実施例１の液晶表示装置を示すブロック図である。この液晶表示装置１１は、画素内セレクタ方式による液晶表示装置であり、液晶セルによる画素をマトリックス状に配置して表示部１２が形成され、水平駆動部１３及び垂直駆動部１４により駆動してこの表示部１２で所望の画像を表示する。表示部１２は、所定の基本ユニットがマトリックス状に配置されて形成されることにより、液晶セルによる画素がマトリックス状に配置される。
【００１８】
ここで図１は、図１８との対比によりこの表示部１２を形成する基本ユニットを示す接続図である。この図１において、図１８と同一構成は、対応する符号を付して示し、重複した説明は省略する。この基本ユニット１６では、図２１について上述した画素電極の電位ＶＲ、電位ＶＧ、電位ＶＢの変化量ΔＶＲ、ΔＶＧ、ΔＶＢが最も大きな赤色液晶セル２Ｒを除いて、それぞれ画素電極とゲート信号ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間に画素電極電位補正用容量ＣＧ、ＣＢが設けられる。この基本ユニット１６は、この画素電極電位補正用容量ＣＧ、ＣＢに関する構成が異なる点を除いて、図１８の基本ユニット１と同一に構成される。従ってこの基本ユニット１６は、図１９で説明したと同一に順次各液晶セル２Ｒ、２Ｇ、２Ｂの階調が設定される。
【００１９】
ここで図１に示す構成において、赤色液晶セル２Ｒのゲート信号ＧＡＴＥＲの立ち下がりによる赤色液晶セル２Ｒの画素電極の電位ＶＲの立ち下がり電圧ΔＶＲは、液晶セル２Ｒの画素電極の対アース間の容量と、画素電極及びゲート信号ＧＡＴＥＲの走査線間の容量ＣｇＲＲとによりゲート信号ＧＡＴＥＲの電圧変化を分圧した電圧により表すことができる。従ってこの電圧変化量ΔＶＲＲは、次式により表すことができる。なおここでＣｔｏｔａｌＲは、赤色液晶セル２Ｒの画素電極と他の全ての部位との間の容量の合算の容量である。またΔＶｇは、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの電圧変化量である。
【００２０】
【数１】
0005121386.tif 000002
【００２１】
またこの赤色液晶セル２Ｒにおいて、緑色液晶セル２Ｇのゲート信号ＧＡＴＥＧの立ち下がりによる画素電極の電位ＶＲの立ち下がり量ΔＶＲＧは、同様に液晶セル２Ｒの画素電極の対アース間の容量と、画素電極及びゲート信号ＧＡＴＥＧの走査線間の容量ＣｇＲＧとによりそれぞれゲート信号ＧＡＴＥＧの電圧変化を分圧した電圧により表すことができる。またこの赤色液晶セル２Ｒにおいて、青色液晶セル２Ｂのゲート信号ＧＡＴＥＢの立ち下がりによる画素電極の電位ＶＲの立ち下がり量ΔＶＲＢについても、同様に液晶セル２Ｒの画素電極の対アース間の容量と、画素電極及びゲート信号ＧＡＴＥＢの走査線間の容量ＣｇＲＢとによりそれぞれゲート信号ＧＡＴＥＢの電圧変化を分圧した電圧により表すことができる。従ってこれらの電圧変化量ΔＶＲＧ、ΔＶＲＢは、次式により表すことができる。なおここでＣｔｏｔａｌＧは、緑色液晶セル２Ｇの画素電極と他の全ての部位との間の容量の合算の容量であり、またＣｔｏｔａｌＢは、青色液晶セル２Ｂの画素電極と他の全ての部位との間の容量の合算の容量である。
【００２２】
【数２】
0005121386.tif 000003
【００２３】
【数３】
0005121386.tif 000004
【００２４】
従って図２１について上述した赤色液晶セル２Ｒにおける画素電極電位ＶＲの電圧降下量ΔＶＲは、次式により表すことができる。
【００２５】
【数４】
0005121386.tif 000005
【００２６】
同様にして、緑色液晶セル２Ｇ及び青色液晶セル２Ｂにおける画素電極電位ＶＧ、ＶＢの変化量ΔＶＧ、ΔＶＢは、それぞれ次式により表すことができる。
【００２７】
【数５】
0005121386.tif 000006
【００２８】
【数６】
0005121386.tif 000007
【００２９】
ここで画素電極電位補正用容量ＣＧ、ＣＢを除いた場合、各液晶セル２Ｒ、２Ｇ、２Ｂの画素電極と対応するゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間の容量ＣｇＲＲ、ＣｇＧＧ、ＣｇＢＢは、これら液晶セル２Ｒ、２Ｇ、２Ｂ間でトランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ等のレイアウトを同一とすることにより、ほぼ等しくすることができる。従ってこの等しい容量をＣＥとおくと、容量ＣｇＲＲ、ＣｇＧＧ、ＣｇＢＢは、それぞれＣＥ、ＣＥ＋ＣＧ、ＣＥ＋ＣＢで表すことができる。
【００３０】
ここで（４）式及び（５）式のＣｇＲＲ、ＣｇＧＧをそれぞれＣＥ、ＣＥ＋ＣＧとおいて、ΔＶＲ＝ΔＶＧとすると、次式の関係式を得ることができる。
【００３１】
【数７】
0005121386.tif 000008
【００３２】
ここでＣｔｏｔａｌＲ≒ＣｔｏｔａｌＧであることから、この（７）式を整理すれば、次式の関係式を得ることができる。
【００３３】
【数８】
0005121386.tif 000009
【００３４】
画素電極電位補正用容量ＣＧは、この（８）式の関係式を満足するように、赤色液晶セル２Ｒの画素電極と緑色用ゲート信号ＧＡＴＥＧとの間の容量ＣｇＲＧ、赤色液晶セル２Ｒの画素電極と青色用ゲート信号ＧＡＴＥＢとの間の容量ＣｇＲＢの合成容量から緑色液晶セル２Ｇの画素電極と青色用ゲート信号ＧＡＴＥＢとの間の容量ＣｇＧＢを減算した容量に設定される。
【００３５】
また同様にして（４）式及び（６）式のＣｇＲＲ、ＣｇＧＢをそれぞれＣＥ、ＣＥ＋ＣＢとおいて、ΔＶＲ＝ΔＶＢとすると、次式の関係式を得ることができる。
【００３６】
【数９】
0005121386.tif 000010
【００３７】
ＣｔｏｔａｌＧ≒ＣｔｏｔａｌＢとおいてこの（９）式を整理すれば、次式の関係式を得ることができる。
【００３８】
【数１０】
0005121386.tif 000011
【００３９】
画素電極電位補正用容量ＣＢは、この（１０）式の関係式を満足するように、赤色液晶セル２Ｒの画素電極と緑色用ゲート信号ＧＡＴＥＧとの間の容量ＣｇＲＧ、赤色液晶セル２Ｒの画素電極と青色用ゲート信号ＧＡＴＥＢとの間の容量ＣｇＲＢの合成容量に設定される。
【００４０】
これら（８）式及び（１０）式の関係式を満足するように、画素電極電位補正用容量ＣＧ、ＣＢが設定されて、図２１との対比により図３に示すように、この基本ユニット１６は、赤色液晶セル２Ｒ、緑色液晶セル２Ｇ、青色液晶セル２Ｂでゲートカップリングによる画素電極電位ＶＲ、ＶＧ、ＶＢの電圧降下ΔＶＲ、ΔＶＧ、ΔＶＢがほぼ等しくなるように設定され、これによりこれら隣接する赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂにおける液晶への直流電界の印加を防止することができる。
【００４１】
図４は、この基本ユニット１６のレイアウトを示す平面図である。表示部１２は、一定のピッチＴ１によりゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの走査線が順次設けられる。基本ユニット１６は、隣接する走査線の間に、順次、赤色、緑色、青色による画素電極１７Ｒ、１７Ｇ、１７Ｂが設けられ、また対応する保持容量ＣｓＲ、ＣｓＧ、ＣｓＢ等が設けられる。基本ユニット１６は、緑色液晶セル２Ｇ及び青色液晶セル２Ｂの画素電極１７Ｇ、１７Ｂがそれぞれ緑色用及び青色用ゲート信号ＧＡＴＥＧ、ＧＡＴＥＢの走査線と所定量ＴＧ、ＴＢだけオーバーラップするように、赤色液晶セル２Ｒの画素電極１７Ｒに比して緑色液晶セル２Ｇの画素電極１７Ｇ、青色液晶セル２Ｂの画素電極１７Ｂが信号線ＳＩＧに沿った方向に大型に形成され、これによりこのオーバーラップした部位で画素電極電位補正用容量ＣＧ、ＣＢが作成される。各液晶セル２Ｒ、２Ｇ、２Ｂは、この画素電極１７Ｒ、１７Ｇ、１７Ｂ、トランジスタＱ２に係るレイアウト以外、同一のレイアウトにより作成される。
【００４２】
（２）実施例１の動作
以上の構成において、この液晶表示装置１１（図２）では、水平駆動部１３及び垂直駆動部１４による表示部１２の駆動により、この表示部１２に設けられた液晶セルにより各画素の階調が設定され、これによりこの表示部１２で所望の画像を表示することができる。
【００４３】
また表示部１２においては（図１）、トランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２によるセレクタを介して、隣接する赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂの画素電極電位ＶＲ、ＶＧ、ＶＢが信号線ＳＩＧの電圧に順次設定され、これにより画素内セレクタ方式により各画素の階調が設定されて所望の画像を表示する。
【００４４】
しかしながら画素内セレクタ方式では、赤色用ゲート信号ＧＡＴＡＲ、緑色用ゲート信号ＧＡＴＥＧ、青色用ゲート信号ＧＡＴＥＢの信号レベルを切り換えてトランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２を順次オンオフ制御し、順次、１つのセレクタに割り当てられた液晶セル２Ｒ、２Ｇ、２Ｂの画素電極を信号線ＳＩＧに接続してこれら複数液晶セル２Ｒ、２Ｇ、２Ｂの階調を設定していることにより、画素電極の電位ＶＲ、ＶＧ、ＶＧがゲートカップリングにより低下することになる（図２０）。またこの画素電極の電位ＶＲ、ＶＧ、ＶＧの低下は、これら１つのセレクタに割り当てられた液晶セル２Ｒ、２Ｇ、２Ｂのうちで、最初に画素電極の電位ＶＲ、ＶＧ、ＶＧを設定した液晶セル程大きくなり（図２１）、その結果、何ら工夫を施さなければ、これら１つのセレクタに割り当てられた複数の液晶セル２Ｒ、２Ｇ、２Ｂ間で、画素電極に直流の電位差が発生し、液晶に直流電界を印加することになる。
【００４５】
そこでこの実施例の液晶表示装置１１において、基本ユニット１６は、後で画素電極電位を設定する液晶セル２Ｇ、２Ｂ程、液晶セル２Ｇ、２Ｂの画素電極と対応するゲート信号ＧＡＴＥＧ、ＧＡＴＥＢの走査線との間の容量ＣｇＧＧ、ＣｇＢＢが増大するように、画素電極電位補正用容量ＣＧ、ＣＢが設けられる。これにより各基本ユニット１６では、後で画素電極電位を設定する液晶セル２Ｇ、２Ｂ程、ゲートカップリングにより大きく画素電極の電位を大きく立ち下げ（図３）、１つのセレクタに割り当てられた液晶セル２Ｒ、２Ｇ、２Ｂ間で、画素電極に直流の電位差が発生しないようにし、液晶への直流電界の印加を防止する。
【００４６】
この液晶表示装置１１では、これら画素電極電位補正用容量ＣＧ、ＣＢが、対応する画素電極と走査線とのオーバーラップにより作成され（図４）、これにより単なる製造用のマスクの改良により液晶への直流電界の印加を防止することができる。
【００４７】
（３）実施例１の効果
以上の構成によれば、画素内セレクタ方式により１つのセレクタに割り当てられる複数の液晶セルにおいて、後で画素電極電位を設定する液晶セル程、画素電極と対応するゲート信号の走査線との間の容量が増大するように設定することにより、１つのセレクタに割り当てられた複数の液晶セル間で、液晶への直流電界の印加を防止することができる。従って従来に比して液晶表示装置の信頼性を向上することができる。
【００４８】
またこの画素電極と対応するゲート信号の走査線との間の容量の増大を、対応する画素電極と走査線とのオーバーラップにより作成することにより、簡易な構成で、液晶への直流電界の印加を防止することができる。
【実施例２】
【００４９】
図５は、本発明の実施例２の液晶表示装置における基本ユニットのレイアウトを示す平面図である。この実施例の液晶表示装置は、図４のレイアウトによる基本ユニット１６に代えてこの図５のレイアウトによる基本ユニット２６が適用される点を除いて、実施例１の液晶表示装置と同一に構成される。またこの基本ユニット２６では、各液晶セル２Ｒ、２Ｇ、２Ｇの画素電極１７Ｒ、１７Ｇ、１７Ｂに代えて、各トランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂを画素電極１７Ｒ、１７Ｇ、１７Ｂに接続する配線パターン２７Ｒ、２７Ｇ、２７Ｂを対応する走査線とオーバーラップさせて、画素電極電位補正用容量が作成される。
【００５０】
従ってこの図５において、赤色液晶セル２Ｒでは、トランジスタＱ１Ｒを画素電極１７Ｒに接続する配線パターン２７Ｒが、対応する走査線と何らオーバーラップすることなく作成される。これに対して緑色液晶セル２Ｇでは、トランジスタＱ１Ｇを画素電極１７Ｇに接続する配線パターン２７Ｇが、対応する走査線と一定面積だけオーバーラップするように作成されて、緑色液晶セル２Ｇの画素電極電位補正用容量ＣＧが作成される。またさらに青色液晶セル２Ｂでは、トランジスタＱ１Ｂを画素電極１７Ｂに接続する配線パターン２７Ｂが、対応する走査線とさらに大面積でオーバーラップするように作成されて、青色液晶セル２Ｂの画素電極電位補正用容量ＣＢが作成される。
【００５１】
この実施例のように、セレクタを構成する各トランジスタを画素電極に接続する配線パターンを対応する走査線とオーバーラップさせて画素電極電位補正用容量を作成しても、実施例１と同様の効果を得ることができる。
【実施例３】
【００５２】
図６は、本発明の実施例３の液晶表示装置における基本ユニットのレイアウトを示す平面図である。この実施例の液晶表示装置は、図５のレイアウトによる基本ユニット２６に代えてこの図６のレイアウトによる基本ユニット３６が適用される点を除いて、実施例２の液晶表示装置と同一に構成される。
【００５３】
この実施例の基本ユニット３６では、カラーフィルタの透過率を考慮して赤色液晶セル２Ｒ、緑色液晶セル２Ｇ、青色液晶セル２Ｂの開口率が設定され、この開口率を確保するために赤色液晶セル２Ｒ、緑色液晶セル２Ｇ、青色液晶セル２Ｂの画素電極１７Ｒ、１７Ｇ、１７Ｂの面積が設定される。より具体的には、赤色液晶セル２Ｒ、青色液晶セル２Ｂの開口率が等しい値に設定され、この赤色液晶セル２Ｒ、青色液晶セル２Ｂの開口率に比して緑色液晶セル２Ｇの開口率が大きな値に設定される。これによりこの基本ユニット３６では、赤色液晶セル２Ｒ、青色液晶セル２Ｂにおける画素電極１７Ｒ、１７Ｂは等しい面積に設定されるのに対し、緑色液晶セル２Ｇの画素電極１７Ｇが、これら赤色液晶セル２Ｒ、青色液晶セル２Ｂの画素電極に１７Ｒ、１７Ｂに比して大きな面積に設定される。
【００５４】
またこの開口率の設定に対応して、緑色液晶セル２Ｇ、赤色液晶セル２Ｒ、青色液晶セル２Ｂの順序で、各液晶セル２Ｇ、２Ｒ、２Ｂが配置され、これにより表示画面における白色度、白輝度が最適化される。
【００５５】
これに対してこの基本ユニット３６による表示部を駆動する水平駆動部及び垂直駆動部は、汎用の集積部が適用されて、上述の実施例１、２と同一の順序で各液晶セル２Ｇ、２Ｒ、２Ｂの階調を設定する。なお配線パターン２７Ｇ、２７Ｂと走査線とのオーバーラップに代えて、実施例１について上述したように、画素電極１７Ｇ、１７Ｂと走査線とのオーバーラップにより、画素電極電位補正用容量を作成してもよい。
【００５６】
この実施例のように液晶セルの配置順序と階調設定順序とを異ならせても、上述の実施例と同様の効果を得ることができる。
【実施例４】
【００５７】
ところで画素電極の電位の変動は、画素電極を配置する基板のレイアウト、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの小振幅化等により、隣々接液晶セルによるゲートカップリングによる影響を無視できる場合もある。
【００５８】
この場合に、基本ユニットの配置の順序で各液晶セルの階調を設定する場合は、図２１との対比により図７に示すように、赤色及び緑色の液晶セル２Ｒ及び２Ｇにおける画素電極の電圧降下ΔＶＲ、ΔＶＧがほぼ等しくなる。これに対して実施例３の構成に係る液晶セルの配列、階調設定順序による場合、図８に示すように、両端に配置される液晶セル２Ｇ、２Ｂにおける画素電極の電圧降下ΔＶＧ、ΔＶＢがほぼ等しくなる。なお図２０との対比により、上述の実施例３の構成に係る液晶セルの配列、階調設定順序による場合の、画素電極電位の変動に影響を与える寄生容量を図９に示す。
【００５９】
そこでこの実施例では、上述の実施例１〜３の構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する。ここで隣々接液晶セルによるゲートカップリングを無視すると、（７）式は次式により表すことができる。
【００６０】
【数１１】
0005121386.tif 000012
【００６１】
従ってＣｔｏｔａｌＲ≒ＣｔｏｔａｌＧであることから、この（１１）式を整理すれば、次式の関係式を得ることができる。
【００６２】
【数１２】
0005121386.tif 000013
【００６３】
ここで各液晶セルにおける配線パターンを同一にレイアウトする場合には、ＣｇＲＧ≒ＣｇＧＢの関係式が成立し、これにより（１２）式による画素電極電位補正用容量ＣＧは、値０となる。また同様にしてここで隣々接液晶セルによるゲートカップリングを無視すると、（９）式は次式により表すことができる。
【００６４】
【数１３】
0005121386.tif 000014
【００６５】
ＣｔｏｔａｌＧ≒ＣｔｏｔａｌＢとおいてこの（１３）式を整理すれば、次式の関係式を得ることができる。
【００６６】
【数１４】
0005121386.tif 000015
【００６７】
これにより上述の実施例１又は２の構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する場合には、最後に画素電極電位を設定する液晶セル２Ｂにのみ画素電極電位補正用容量ＣＢを設ければよいことが判る。これによりこの場合は、表示パネルの構成を簡略化することができる。
【００６８】
これに対して上述の実施例３に係る液晶セルの配列、階調設定順序による構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する場合には、同様の画素電極電位の変動の解析により、両端に配置する緑色液晶セル２Ｇ及び青色液晶セル２Ｂにほぼ同一容量の画素電極電位補正用容量ＣＧ、ＣＢを配置すればよいことが求められる。
【００６９】
この実施例によれば、隣々接液晶セルによるゲートカップリングによる影響を無視できる場合にも、上述の各実施例と同様の効果を得ることができる。
【実施例５】
【００７０】
図１０は、本発明の実施例５に係る液晶表示装置を示すブロック図である。この液晶表示装置４１は、例えば図示しないチューナー部、外部機器等から出力されるビデオデータによる動画像、静止画像をアナログ駆動方式により表示部４２で表示し、また各種メニュー画像等をメモリ方式により表示部４２で表示する。なおここで、アナログ駆動方式は、各液晶セルの画素電極信号線に接続して画素電極電位を信号線の電位に設定する方式であり、上述の実施例１〜４の駆動方式である。
【００７１】
この液晶表示装置４１において、インターフェース（Ｉ／Ｆ）４３は、各画素の階調を順次示すシリアルデータによる画像データＳＤＩ、この画像データＳＤＩに同期した各種タイミング信号を入力する。なおここでこの画像データＳＤＩは、アナログ駆動方式により表示部４２で表示する画像データである。またインターフェース４３は、コントローラ４４から、メモリ方式により表示部４２で表示する２値の画像データＤＶを入力し、これら入力した画像データＳＤＩ、ＤＶ、各種タイミング信号をコントローラ４４の制御に従って各部に出力する。
【００７２】
タイミングジェネレータ（ＴＧ）４５は、コントローラ４４の制御により、メモリ方式、アナログ駆動方式で必要な各種のタイミング信号を生成して水平駆動部４６、垂直駆動部４７に出力する。また液晶セルの共通電極用の駆動電源ＶＣＯＭを生成して表示部４２に出力する。なおこの実施例において表示部４２は、反射型、透過型、反射型と透過型との併用型の何れをも適用することができる。
【００７３】
水平駆動部４６は、コントローラ４４の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、アナログ駆動方式では、インターフェース４３から入力される画像データＳＤＩを順次各信号線ＳＩＧに振り分けてディジタルアナログ変換処理し、フィールド反転、フレーム反転、ライン反転等による各信号線ＳＩＧの駆動信号Ｓｓｉｇを生成する。水平駆動部４６は、アナログ駆動方式では、この駆動信号Ｓｓｉｇを表示部４２の各信号線ＳＩＧに出力する。
【００７４】
また水平駆動部４６は、メモリ方式では、コントローラ４４から出力される２値の画像データＤＶの論理値に対応する駆動信号Ｓｄｖを対応する信号線ＳＩＧに出力した後、所定の駆動信号ＸＣＳを信号線に出力する。
【００７５】
垂直駆動部４７は、コントローラ４４の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、表示部４２の走査線に所定の駆動信号を出力する。
【００７６】
表示部４２は、水平駆動部４６、垂直駆動部４７から出力される各種の信号により動作し、画像データＳＤＩ又はＤＶによる画像を表示する。ここで図１１は、表示部４２の基本ユニットを示す接続図である。この図１１の基本ユニット５１において、実施例１の基本ユニット１６と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００７７】
ここで基本ユニット５１は、アナログ駆動方式では、セレクタ３及びＮＭＯＳトランジスタＱ３を介して、各液晶セル２Ｒ、２Ｇ、２Ｂを信号線ＳＩＧに接続し、各液晶セル２Ｒ、２Ｇ、２Ｂの階調を順次設定する。またメモリ方式では、メモリ部５２に信号線ＳＩＧの設定を記録した後、セレクタ３及びＮＭＯＳトランジスタＱ３、Ｑ４により、このメモリ部５２に記録された信号線ＳＩＧの設定を液晶セル２Ｒ、２Ｇ、２Ｂに順次設定して、これら液晶セル２Ｒ、２Ｇ、２Ｂの階調を順次設定する。
【００７８】
基本ユニット５１は、セレクタ３によるこれら液晶セル２Ｒ、２Ｇ、２Ｂの階調の設定が、実施例１、２について上述したと同一の順序で実行され、これにより緑色及び青色の液晶セル２Ｇ及び２Ｂに、画素電極電位補正用容量ＣＧ、ＣＢが設けられる。なおこの画素電極電位補正用容量ＣＧ、ＣＢは、実施例１、２について上述したと同一に設定される。なお実施例３等について上述した順序により液晶セル２Ｒ、２Ｇ、２Ｂの階調を設定するようにして、上述の実施例３等の手法を適用して画素電極電位補正用容量を設けるようにしてもよい。
【００７９】
すなわち表示部４２は、赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂが順次循環的に連続するように、この図１１に示す基本ユニットがマトリックス状に配置されて、これら液晶セル２Ｒ、２Ｇ、２Ｂがマトリックス状に配置される。
【００８０】
この基本ユニット５１において、これら赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂの保持容量ＣｓＲ、ＣｓＧ、ＣｓＢは、一端にプリチャージの処理に係る駆動信号ＣＳが供給され、他端がそれぞれ対応する液晶セル２Ｒ、２Ｇ、２Ｂの画素電極に接続される。また液晶セル２Ｒ、２Ｇ、２Ｂは、駆動信号ＣＳに連動して信号レベルが切り換わる駆動電源ＶＣＯＭが共通電極に供給される。
【００８１】
基本ユニット５１において、メモリ部５２は、ゲート及びドレインがそれぞれ共通に接続されたＮＭＯＳトランジスタＱ５及びＰＭＯＳトランジスタＱ６からなるＣＭＯＳインバーターと、同様のＮＭＯＳトランジスタＱ７及びＰＭＯＳトランジスタＱ８からなるＣＭＯＳインバーターとによるＳＲＡＭ（Static  Random Access Memory）であり、信号線ＳＩＧの論理レベルに対応する出力ＲＡＭと、この出力ＲＡＭと逆の論理レベルによる反転出力とをそれぞれトランジスタＱ３及びＱ４に出力し、これらトランジスタＱ３及びＱ４を相補的にオンオフ制御する。メモリ部５２は、ゲート信号ＧＡＴＥＤによりオン動作するＮＭＯＳトランジスタＱ１１を介して信号線ＳＩＧに接続される。
【００８２】
基本ユニット５１は、図１２及び図１３に示すように、アナログ駆動方式による場合には、水平駆動部４６及び垂直駆動部４７により、トランジスタＱ３をオン状態に設定するようにメモリ部５２が事前に設定された後（図１２（Ｄ）〜（Ｅ））、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの設定が順次切り換えられることにより（図１２（Ｂ１）〜（Ｂ３））、図１３に示すように、液晶セル２Ｒ、２Ｇ、２Ｂが順次信号線ＳＩＧに接続される。なおここで図１３は、この信号線ＳＩＧと液晶セル２Ｒ、２Ｇ、２Ｂとの接続の説明のために、図１１との対比により基本ユニット５１の構成を簡略化して示す図である。
【００８３】
また基本ユニット５１は、アナログ駆動方式による場合には、水平駆動部４６により、液晶セル２Ｒ、２Ｇ、２Ｂの階調をそれぞれ示す階調電圧Ｒ、Ｇ、Ｂに信号線ＳＩＧの駆動信号Ｓｓｉｇが順次設定され（図１２（Ａ））、この信号線ＳＩＧの設定に対応するようにゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢの設定が順次切り換えられる（図１２（Ｂ１）〜（Ｂ３））。これにより基本ユニット５１は、液晶セル２Ｒ、２Ｇ、２Ｂの画素電極電位ＶＲ、ＶＧ、ＶＢが駆動信号Ｓｓｉｇによる階調電圧Ｒ、Ｇ、Ｂに設定される。これにより基本ユニット５１は、アナログ駆動方式によりこれら液晶セル２Ｒ、２Ｇ、２Ｂの階調が設定される。
【００８４】
これに対してアナログ駆動方式におけるメモリ部５２の事前の設定、メモリ方式による書込み時、基本ユニット５１は、図１４及び図１５に示すように、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２がオフ状態に設定され（図１４（Ｂ１）〜（Ｂ３）及び（Ｃ１）〜（Ｃ３））、メモリ部５２の電源電圧ＶＲＡＭが信号線ＳＩＧのＨレベルに対応する電圧ＶＤＤに一時的に立ち下げられると共に（図１４（Ａ）及び（Ｄ））、ゲート信号ＧＡＴＥＤによりトランジスタＱ１１がオン状態に設定されて信号線ＳＩＧにメモリ部５２が接続される（図１４（Ｅ））。これにより基本ユニット５１は、信号線ＳＩＧに出力される駆動信号Ｓｄｖの論理レベルがメモリ部５２に設定される（図１４（Ｆ））。またその後、基本ユニット５１は、電源電圧ＶＲＡＭが液晶セル２Ｒ、２Ｇ、２Ｂの駆動電圧に対応する電圧ＶＤＤ２に立ち上げられて（図１４（Ｄ）及び（Ｆ））、トランジスタＱ３、Ｑ４をオンオフ制御可能に設定される。なおここで図１５は、このメモリ部５２の動作の説明のために、図１１に示す基本ユニット５１の構成を簡略化して示す図である。
【００８５】
基本ユニット５１は、アナログ駆動方式におけるメモリ部５２の事前の設定時、水平駆動部４６により信号線ＳＩＧがＨレベルに設定されてこれら一連の動作が実行され、これによりトランジスタＱ３をオン状態に設定するように設定される。これに対してメモリ方式による書込み時、水平駆動部４６により信号線ＳＩＧが画像データＤＶの論理値に設定され、これにより画像データＤＶの論理値がメモリ部５２に設定される。またこの論理値がＨレベルの場合、トランジスタＱ３をオン状態に設定するようにメモリ部５２が設定されるのに対し、この論理値がＬレベルの場合、トランジスタＱ４をオン状態に設定するようにメモリ部５２が設定される。
【００８６】
ここでメモリ方式による表示時、基本ユニット５１は、図１６及び図１７に示すように、水平駆動部４６から、駆動信号ＣＳに対して相補的に信号レベルが切り換わる駆動信号ＣＳの反転信号ＸＣＳが信号線ＳＩＧに供給される（図１６（Ａ）及び（Ｂ））。また水平駆動部４６から、トランジスタＱ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂ、Ｑ２を全てオン動作させるようにゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢが供給される（図１６（Ｃ１）〜（Ｃ３））。基本ユニット５１は、メモリ部５２に設定された論理値に応じてトランジスタＱ３又はＱ４が選択的にオン状態に設定され、これにより反転信号ＸＣＳ又は駆動信号ＣＳが選択的に液晶セル２Ｒ、２Ｇ、２Ｂの画素電極に供給される（図１６（Ｄ１）〜（Ｄ３））。これにより液晶セル２Ｒ、２Ｇ、２Ｂは、メモリ部５２に設定された画像データＤＶの論理値に対応して黒階調又は白階調に設定される。なおここで図１７は、このメモリ方式による表示の説明のために、図１１に示す基本ユニット５１の構成を簡略化して示す図である。
【００８７】
この実施例によれば、メモリ方式による場合、さらにはメモリ方式とアナログ駆動方式とを切り換える場合でも、上述の実施例と同様の効果を得ることができる。
【実施例６】
【００８８】
なお上述の実施例においては、画素電極の大きさを変化させて、又は画素電極への配線パターンの形状を異ならせて画素電極電位補正用容量を作成する場合について述べたが、本発明はこれに限らず、例えば走査線の位置をずらして画素電極とのオーバーラップ量を設定して画素電極電位補正用容量を作成する場合、さらには別途、対向電極を作成して画素電極電位補正用容量を作成する場合等、画素電極電位補正用容量の作成手法は種々の方法を広く適用することができる。
【００８９】
また上述の実施例においては、１つのセレクタに赤色、緑色、青色による３つの液晶セルを割り当てる場合について述べたが、本発明はこれに限らず、例えば連続する２つの液晶セルを１つのセレクタに割り当てる場合、さらには４つ以上の液晶セルを１つのセレクタに割り当てる場合等にも広く適用することができる。
【産業上の利用可能性】
【００９０】
本発明は、いわゆる画素内セレクタ方式による液晶表示装置に適用することができる。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施例１の液晶表示装置の基本ユニットを示す接続図である。
【図２】本発明の実施例１の液晶表示装置を示すブロック図である。
【図３】図１の基本ユニットの動作の説明に供するタイムチャートである。
【図４】図１の基本ユニットのレイアウトを示す平面図である。
【図５】本発明の実施例２の液晶表示装置の基本ユニットのレイアウトを示す平面図である。
【図６】本発明の実施例３の液晶表示装置の基本ユニットのレイアウトを示す平面図である。
【図７】本発明の実施例４の液晶表示装置におけるゲートカップリングの影響の説明に供するタイムチャートである。
【図８】図７とは異なる例によるゲートカップリングの影響の説明に供するタイムチャートである。
【図９】本発明の実施例４の液晶表示装置におけるゲートカップリングの影響の説明に供する接続図ある。
【図１０】本発明の実施例５の液晶表示装置を示すブロック図である。
【図１１】本発明の実施例５の液晶表示装置における基本ユニットを示す接続図である。
【図１２】図１１の基本ユニットのアナログ駆動方式における動作の説明に供するタイムチャートである。
【図１３】図１１の基本ユニットのアナログ駆動方式における動作の説明に供する接続図である。
【図１４】図１１の基本ユニットのメモリ部の設定時における動作の説明に供するタイムチャートである。
【図１５】図１１の基本ユニットのメモリ部の設定時における動作の説明に供する接続図である。
【図１６】図１１の基本ユニットのメモリ方式による動作の説明に供するタイムチャートである。
【図１７】図１１の基本ユニットのメモリ方式による動作の説明に供する接続図である。
【図１８】画素内セレクタ方式による液晶表示装置の基本ユニットを示す接続図である。
【図１９】図１８の基本ユニットの動作の説明に供するタイムチャートである。
【図２０】図１８の基本ユニットにおける寄生容量の説明に供する接続図である。
【図２１】図１８の基本ユニットにおけるゲートカップリングの説明に供するタイムチャートである。
【符号の説明】
【００９２】
１、１６、２６、３６、５１……基本ユニット、２Ｒ、２Ｇ、２Ｂ……液晶セル、３……セレクタ、１１、４１……液晶表示装置、１２、４２……表示部、１７Ｒ、１７Ｇ、１７Ｂ……画素電極、５２……メモリ方式、ＣＢ、ＣＧ……画素電極電位補正用容量、Ｑ１〜Ｑ１１……トランジスタ
【図１】
0005121386.tif 000016
【図２】
0005121386.tif 000017
【図３】
0005121386.tif 000018
【図４】
0005121386.tif 000019
【図５】
0005121386.tif 000020
【図６】
0005121386.tif 000021
【図７】
0005121386.tif 000022
【図８】
0005121386.tif 000023
【図９】
0005121386.tif 000024
【図１０】
0005121386.tif 000025
【図１１】
0005121386.tif 000026
【図１２】
0005121386.tif 000027
【図１３】
0005121386.tif 000028
【図１４】
0005121386.tif 000029
【図１５】
0005121386.tif 000030
【図１６】
0005121386.tif 000031
【図１７】
0005121386.tif 000032
【図１８】
0005121386.tif 000033
【図１９】
0005121386.tif 000034
【図２０】
0005121386.tif 000035
【図２１】
0005121386.tif 000036