(57)【特許請求の範囲】
【請求項１】
Ｐ型の半導体基板に、
前記半導体基板の一方の面に露出させて形成してなるＮ型の第１の導電領域と、
前記一方の面に露出させて形成するとともに前記第１の導電領域内に配列してなるＮ個（Ｎ≧２）の前記第１の導電領域とは反対型のＰ型の第２の導電領域と、
前記一方の面に露出させて形成するとともにＮ個の前記第２の導電領域を各々貫通するように形成されるＮ個の前記第２の導電領域とは反対型のＮ型の第１の孔状導電領域と、
前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなＮ型の第３の導電領域と、
前記他方の面に露出させて形成するとともに前記第３の導電領域内に配列してなるＮ個の前記第１の導電領域とは反対型のＰ型の第４の導電領域と、
前記他方の面に露出させて形成するとともにＮ個の前記第４の導電領域を各々貫通するように形成されるＮ個の前記第４の導電領域とは反対型のＮ型の第２の孔状導電領域を有し、
前記第２の導電領域及び前記第４の導電領域は、平面的に見て等間隔で交互に配列されるとともに同一形状で同一面積に形成されており、
１番目の前記第２の導電領域は、平面的に見てその２番目の前記第２の導電領域に近い側の端部及びその近傍部分が１番目の前記第４の導電領域と該第４の導電領域における所定の重ね幅で重なり合うように配置され、
Ｎ番目の前記第４の導電領域は、平面的に見てそのＮ−１番目の前記第４の導電領域に近い側の端部及びその近傍部分がＮ番目の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置され、
１番目以外の前記第２の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第４の導電領域と該第４の導電領域における所定の重ね幅で重なり合うように配置され、
Ｎ番目以外の前記第４の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置されてなることを特徴とする双方向型二端子サイリスタ。
【請求項２】
前記第１の孔状導電領域及び前記第２の孔状導電領域は、Ｎ個の前記第２の導電領域とＮ個の前記第４の導電領域との平面的に見て重なりあう領域内に設けられていることを特徴とする請求項１に記載の双方向型二端子サイリスタ。
【請求項３】
前記第１の孔状導電領域及び前記第２の孔状導電領域は、平面的に見て重なりあわないように配置されていることを特徴とする請求項２に記載の双方向型二端子サイリスタ。
【発明の詳細な説明】
【発明の属する分野】
【０００１】  本発明は、サイリスタ、特に異常電圧または異常電流から電子回路系を保護するサージ防護素子等に用いる双方向型二端子サイリスタに関するものである。
【背景技術】
【０００２】  双方向型二端子サイリスタは、電話回線などの通信回線に発生した異常電圧や異常電流から電子回路を保護するサージ防護素子として、通信業界等で幅広く用いられている。【０００３】  図２は、従来技術に係る双方向型二端子サイリスタを示す断面図である。図２において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、７は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、５１はＰＮＰＮ構造である。また、図４は、従来技術に係る双方向型二端子サイリスタの等価回路図である。【０００４】  半導体基板１は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域２と第２Ｎ型導電領域３は、半導体基板１内部に不純物拡散によって形成されたＮ型の導電型を有するものである。第１Ｐ型導電領域４と第２Ｐ型導電領域７は、半導体基板１内部に不純物拡散によって形成されたＰ型の導電型を有するものである。第１電極１０と第２電極１１は、半導体基板１の両主面に形成された電極である。ここで、電極１０は、第１Ｎ型導電領域２と第１Ｐ型導電領域４の双方と電気的に接続される。また、第２電極１１は、第２Ｎ型導電領域３と第２Ｐ型導電領域７の双方と電気的に接続されるが、電極１０及び電極１１からみた電気的特性が同一になるように、全体の構造を点対称とするのが一般的である。なお、図２に示した双方向型二端子サイリスタの等価回路図は、図４に示すものとなる。【０００５】  前記した双方向型二端子サイリスタにおいて、第１Ｎ型導電領域２が設けられた上面側を第２Ｎ型導電領域３が設けられた下面側に対して正の電位とする電圧の印加方向を順方向、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向とする。図３は、従来技術に係る双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。図３に示すように、順方向においては、第１Ｐ型導電領域４をエミッタ、第１Ｎ型導電領域２をベース、半導体基板１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域３をエミッタ、半導体基板１をベース、第１Ｎ型導電領域２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。【０００６】  すなわち、最初オフ状態にあった図２のＰＮＰＮ構造５１において、当該二端子電極領域に印加される電圧が、ブレークオ−バー電圧Vｂに達すると雪崩降伏あるいはパンチスルーにより、逆バイアス状態にあるＮ型の導電領域２とＰ型半導体基板の境界及び当該境界近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域２であるため、当該ＰＮＰＮ構造からなるサイリスタが点弧してオン状態へ遷移する。なお、構造が上下で対称であることから逆方向においても全く同様な動作が行なわれる。【０００７】  なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略する。【０００８】  以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Vｂで��ージ電圧を抑圧するが、雷誘導サージのようにかなり速い電気的サージに対してもその応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾いやすいところでは殆ど利用されている状況にある。【０００９】  また、半導体基板で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。【００１０】  ところが、このような利点を有する双方向型二端子サイリスタにおいても、どのような電気的サージに対してもサージ電圧を抑圧出来るわけではなく、雷誘導サージのような非常に時間変化の大きいサージに対してはおのずと限界があり、そのサージに十分速く応答出来ず、素子内で電流の集中が生じて局所的に高温となり、素子が溶解して破壊する場合がある。【００１１】  そこで、時間変化の大きいサージに対する対策の１つとして、本件の発明者らによるサイリスタがある。図５は、本件の発明者らによる双方向型二端子サイリスタの概略を示す断面図である。図５において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、５２はＰＮＰＮ構造である。また、図６は、図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。【００１２】  図５に示されるように、上面側と下面側のＰ型導電領域は、それぞれ分割して形成されており、さらに平面的に見て上面側と下面側のエミッタを重ねている。この構成によって、図６の回路モデルで示される単位サイリスタを並列に形成し、各単位サイリスタにサージ電流の分流を図り、内部温度の上昇を抑制したものである。実験によると、４個の単位サイリスタで、サージ耐量が図２に示したような従来構造のサイリスタよりも３０％以上向上することなどが確認されている。【００１３】  しかしながら、前記の構造では、図２に示される従来構造のものより各単位サイリスタが点弧しやすい構造になっているとはいえ、各単位サイリスタの特性に製造上のばらつきが生じて、サージ電流が１つの単位サイリスタに集中して当該単位サイリスタが点弧するような場合、点弧後も電流が当該サイリスタに集中するため、残りの単位サイリスタには電流が分流されず、サージ耐量が必ずしも期待したほど十分には大きくならないことがあるという問題が残る。
【発明が解決しようとする課題】
【００１４】  本発明は、図５に示される従来構造をさらに改良して、当該構造で複数形成されている単位サイリスタの全てを出来るだけ同時に点弧させて一部の単位サイリスタに電流が集中することを防止してサージ耐量を大きくすることを目的としている。
【課題を解決するための手段】
【００１５】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、Ｐ型の半導体基板に、前記半導体基板の一方の面に露出させて形成してなるＮ型の第１の導電領域と、前記一方の面に露出させて形成するとともに前記第１の導電領域内に配列してなるＮ個（Ｎ≧２）の前記第１の導電領域とは反対型のＰ型の第２の導電領域と、前記一方の面に露出させて形成するとともにＮ個の前記第２の導電領域を各々貫通するように形成されるＮ個の前記第２の導電領域とは反対型のＮ型の第１の孔状導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなるＮ型の第３の導電領域と、前記他方の面に露出させて形成するとともに前記第３の導電領域内に配列してなるＮ個の前記第１の導電領域とは反対型のＰ型の第４の導電領域と、前記他方の面に露出させて形成するとともにＮ個の前記第４の導電領域を各々貫通するように形成されるＮ個の前記第４の導電領域とは反対型のＮ型の第２の孔状導電領域を有し、前記第２の導電領域及び前記第４の導電領域は、平面的に見て等間隔で交互に配列されるとともに同一形状で同一面積に形成されており、１番目の前記第２の導電領域は、平面的に見てその２番目の前記第２の導電領域に近い側の端部及びその近傍部分が１番目の前記第４の導電領域と重なり合うように配置され、Ｎ番目の前記第４の導電領域は、平面的に見てそのＮ−１番目の前記第４の導電領域に近い側の端部及びその近傍部分がＮ番目の前記第２の導電領域と重なり合うように配置され、１番目以外の前記第２の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第４の導電領域と重なり合うように配置され、Ｎ番目以外の前記第４の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第２の導電領域と重なり合うように配置されてなることを特徴とするとするものとした。
【００１６】  前記した構成においては、ブレークオーバー電圧を変更しないで、ベース接地電流増幅率αが低下することを補償するためには、第１の導電領域と半導体基板、および第３の導電領域と半導体基板との接合面に変更を加えず、第２の導電領域及び第４の導電領域からなるエミッタを深くしなければならない。そのために、エミッタの拡散時間が長くなるが、拡散深さが深くなればなるほど拡散しにくいため、エミッタの深さのばらつきが小さくなって、ベース幅のばらつきが小さくなるようにした。さらに、エミッタを深くしても一定程度の保持電流値（ＩＨ）が確保されるように、第２の導電領域及び第４の導電領域内にそれぞれ第１の孔状導電領域及び第２の孔状導電領域を形成した。従って、各単位サイリスタの特性のばらつきが小さくなり、すべての単位サイリスタが同時に点弧動作し易くなる。そのため、サージ電流を全ての単位サイリスタに分流させやくサージ耐量を向上させることが出来る。
【００１７】  また、前記の構成において、前記第２の導電領域の孔と前記第４の導電領域の孔は、N個の前記第２の導電領域とN個の前記第４の導電領域が平面的に見てて重なりあうような領域に設けることも出来る。その場合、前記第１の孔状導電領域と第２の孔状導電領域を、平面的に見て重なりあわないように配置することも出来る。
【発明を実施するための形態】
【００１８】  以下に、本発明の第１の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図１において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１３，１４，１５，１６，１７は孔状導電領域、１８，１９，２０，２１は絶縁体、５３はＰＮＰＮ構造である。
【００１９】  図１に示されるように、本発明の第１の実施の形態に係る双方向型二端子サイリスタは、双方向で電気的特性が対称となるように形成している。すなわち、Ｐ型の半導体基板１に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。また、第１Ｎ型導電領域２内に３つの第１Ｐ型導電領域４，５，６、第２Ｎ型導電領域３内に３つの第２Ｐ型導電領域７，８，９を相対向するＰ型導電領域と点対称になるように且つ等間隔に形成する。また、第１Ｐ型導電領域４を、平面的に見て第１Ｐ型導電領域５に近い側の端部及びその近傍部分が第２Ｐ型導電領域７に重なり合うように配置する。さらに、第２Ｐ型導電領域９を、平面的に見て第２Ｐ型導電領域８に近い側の端部及びその近傍部分が第１Ｐ型導電領域６に重なり合うように配置する。くわえて、第１Ｐ型導電領域５，６と第２Ｐ型導電領域７，８とを、平面的に見てそれらの両端部及びそれらの近傍部分が相対向するＰ型導電領域とそれぞれ重なり合うように配置する。また、第１Ｐ型導電領域４，５，６に孔状導電領域１２、１３、１４を、同様に、第２Ｐ型導電領域７，８，９に孔状導電領域１５、１６、１７を形成する。電極は上面側の第１の電極を前記第１Ｐ型導電領域及び前記第１Ｎ型導電領域に形成し、下面側の第２の電極を前記第２Ｐ型導電領域及び前記第２Ｎ型導電領域に接するように形成して構成する。
【００２０】  なお、第１Ｐ型導電領域４，５，６、及び第２Ｐ型導電領域７，８，９は、上述した単位サイリスタの特性を均一にするために、全て同一形状で同一面積に形成することが好ましい。同様に、第１Ｐ型導電領域４，５，６の孔状導電領域１２，１３，１４と第２Ｐ型導電領域７，８，９の孔状導電領域１５，１６，１７は、全て同一形状で同一面積に形成することが好ましい。また、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９との重ね幅は、例えば２．６ｍｍチップの場合、マスク幅２５０μｍに対して、２５μｍ重なるようにすればよく、サージ耐量が３０％以上向上することなどが確認されている。重なりが大きくなるとオン電流が流れる領域が狭くなるため、マスク幅の５０％未満とする必要がある。したがって、これらの重ね幅はあまり大きく出来ないが、サージの種類に応じて適当な重ね幅に変更することが可能である。第１Ｐ型導電領域４，５，６の孔状導電領域１２，１３，１４と第２Ｐ型導電領域７，８，９の孔状導電領域１５，１６，１７は、第１Ｐ型導電領域４，５，６を形成するための写真マスクのパターンと第２Ｐ型導電領域７，８，９を形成するための写真マスクのパターンに孔状導電領域を描画して容易に形成出来るが、他の方法によって形成しても問題はない。
【００２１】  図１に示される構造においては、サージ防護素子で重要となる保持電流が変わらないようにするために、単位となるサイリスタ構造のベース幅を図５に示した構造とは大きく異ならせる必要がある。すなわち、図１に示される構造においては、ベース深さを変えるとブレークオーバー電圧が変わるため、エミッタを深く拡散させてベース幅を小さくし、保持電流が変わらないようにする。不純物拡散は、深くなればなるほど、拡散が生じにくくなってばらつきが小さくなるため、図１に示される構造では、各単位サイリスタのベース幅のばらつきが小さくなって特性のばらつきを低減出来る。また、孔状導電領域を形成しているので、エミッタを深くしても一定程度の保持電流値（ＩＨ）が確保出来る。
【００２２】  従って、本発明の第１の実施の形態における構造では、各単位サイリスタの特性が揃いやすくなって、各単位サイリスタが同時に点弧し易くなって一部の単位サイリスタに電流が集中しにくくなる。これは、電流の分流を理想状態に近づけられることを意味し、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。
【００２３】  図１に示した構造の等価回路モデルは、図７に示すものとなる。図７は、図１に示した双方向型二端子サイリスタの等価回路図である。本発明の第１の実施の形態に係る双方向型二端子サイリスタにおいては、ＰＮＰトランジスタのベース接地電流増幅率α±１１、α±１２、α±１３、が完全には一致せず、多少のばらつきが生じるが、ベース幅のばらつきが低減されているため、前記ベース接地電流増幅率α±１１、α±１２、α±１３のばらつきが従来構造と比較して小さく、一部の単位サイリスタに電流が集中しにくくなるため、サージ耐量を向上させることが出来る。
【００２４】  また、図１に示した構造では、製造上のばらつきがあっても、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が平面的に見て必ず重なるように余裕をもってマスクパターンを設計することで、製造上のばらつきから、一部のサイリスタ領域において、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が平面的に見て必ず重なるようにしている。熱拡散によって第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を形成する場合、深さ方向と垂直な横方向にも不純物拡散が生じるため、孔状導電領域の大きさには限界がある。
【００２５】  さらに、本発明の第２の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図８は、本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図８において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、２２，２３，２４、２５，２６，２７，２８，２９，３０，３１は孔状導電領域、５４はＰＮＰＮ構造である。
【００２６】  本発明の第２の実施の形態に係る双方向型二端子サイリスタにおいては、前記した第１の実施の形態に係る双方向型二端子サイリスタの構成に加えて、孔状導電領域を第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９とを平面的に見て重なりあうところに設け、更に、孔状導電領域２２，２３，２４，２５，２６と孔状導電領域２７，２８，２９，３０，３１とが平面的に見て重なりあわないように配置する。
【００２７】  前記の双方向型二端子サイリスタでは、第１Ｎ型導電領域２と第２Ｎ型導電領域３を流れるサージ電流が単位サイリスタのベース電位を下げる経路を通ることとなり、単位サイリスタが点弧しやすくなるため、サージ耐量を大きくすることが出来る。また、この双方向型二端子サイリスタで示したように、孔状導電領域の個数をエミッタであるＰ型導電領域よりも多くすることも可能である。
【００２８】  さらに、本発明の第３の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図９は、本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図９において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、２２，２３，２４、２５，２６，２７，２８，２９，３０，３１は孔状導電領域、３２，３３，３４は第１抵抗体、３５，３６，３７は第２抵抗体、５５はＰＮＰＮ構造である。
【００２９】  本発明の第３の実施の形態に係る双方向型二端子サイリスタにおいては、前記した第１の実施の形態に係る双方向型二端子サイリスタの構成に加えて、半導体基板１と第１電極１０との間、及び半導体基板１と第２電極１１との間の接触抵抗である第１抵抗体３２，３３，３４及び第２抵抗体３５，３６，３７を形成する。
【００３０】  前記の双方向型二端子サイリスタでは、半導体基板１と第１電極１０との間、及び半導体基板１と第２電極１１との間に追加された第１抵抗体３２，３３，３４及び第２抵抗体３５，３６，３７は、各々エミッタに直列に挿入されている。従って、本発明の第１の実施の形態における構造では、一部の単位サイリスタに電流が集中しても当該単位サイリスタのベース電位が上昇して他の単位サイリスタが点弧し易くなって一部の単位サイリスタに電流が集中しにくくなる。これは、電流の分流を理想状態に近づけられることを意味し、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。
【００３１】  くわえて、本発明の第４の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図１０は、本発明の第４の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図１０において、１は半導体基板、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、２２，２３，２４、２５，２６，２７，２８，２９，３０，３１は孔状導電領域、３２，３３，３４は第１抵抗体、３５，３６，３７は第２抵抗体、３８，３９，４０は第３Ｎ型導電領域、４１，４２，４３は第４Ｎ型導電領域、５６はＰＮＰＮ構造である。
【００３２】  前記の双方向型二端子サイリスタでは、半導体基板１と第１電極１０との間、及び半導体基板１と第２電極１１との間の接触抵抗がそれぞれ第３Ｎ型導電領域３８，３９，４０及び第４Ｎ型導電領域４１，４２，４３が存在することによって低減する。したがって、点弧動作に必要な電流が流れやすくなるとともに、一部の単位サイリスタに電流が集中することを防止しながら点弧後のオン電圧を小さく出来る。ひいては、電気的損失すなわち破壊に繋がる熱の発生を低減出来、サージ耐量をより向上させることが出来る。
【発明の効果】
【００３３】このように本発明によれば、第２の導電領域及び第４の導電領域からなるエミッタを深く形成し、第２の導電領域及び第４の導電領域内にそれぞれ第１の孔状導電領域及び第２の孔状導電領域を形成することにより、複数形成されている各単位サイリスタの特性のばらつきを小さくして、一部の単位サイリスタへの電流集中を防止し易いようにしたので、各単位サイリスタの並列動作の安定化を図り易い。また、サージが入力したときに、発熱を抑制しやすく、従来技術に係るサイリスタよりもサージ耐量を向上させることが出来る。また、製造上のばらつきが構造に反映されにくい構造になっているため、従来技術に係るサイリスタよりも同時点弧が容易になる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【図２】  従来技術に係る双方向型二端子サイリスタを示す断面図である。
【図３】  従来技術に係る双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。
【図４】  従来技術に係る双方向型二端子サイリスタの等価回路図である。
【図５】  本件の発明者らによる双方向型二端子サイリスタの概略を示す断面図である。
【図６】  図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。
【図７】  図１に示した双方向型二端子サイリスタの等価回路図である。
【図８】  本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【図９】  本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【図１０】  本発明の第４の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【符号の簡単な説明】
１  半導体基板
２  第１Ｎ型導電領域
３  第２Ｎ型導電領域
４  第１Ｐ型導電領域
５  第１Ｐ型導電領域
６  第１Ｐ型導電領域
７  第２Ｐ型導電領域
８  第２Ｐ型導電領域
９  第２Ｐ型導電領域
１０  第１電極
１１  第２電極
１２  孔状導電領域
１３  孔状導電領域
１４  孔状導電領域
１５  孔状導電領域
１６  孔状導電領域
１７  孔状導電領域
１８  絶縁体
１９  絶縁体
２０  絶縁体
２１  絶縁体
２２  孔状導電領域
２３  孔状導電領域
２４  孔状導電領域
２５  孔状導電領域
２６  孔状導電領域
２７  孔状導電領域
２８  孔状導電領域
２９  孔状導電領域
３０  孔状導電領域
３１  孔状導電領域
３２  第１抵抗体
３３  第１抵抗体
３４  第１抵抗体
３５  第２抵抗体
３６  第２抵抗体
３７  第２抵抗体
３８  第３Ｎ型導電領域
３９  第３Ｎ型導電領域
４０  第３Ｎ型導電領域
４１  第４Ｎ型導電領域
４２  第４Ｎ型導電領域
４３  第４Ｎ型導電領域
５１  ＰＮＰＮ構造
５２  ＰＮＰＮ構造
５３  ＰＮＰＮ構造
５４  ＰＮＰＮ構造
５５  ＰＮＰＮ構造
５６  ＰＮＰＮ構造
【図１】
0005371164.tif 000002
【図２】
0005371164.tif 000003
【図３】
0005371164.tif 000004
【図４】
0005371164.tif 000005
【図５】
0005371164.tif 000006
【図６】
0005371164.tif 000007
【図７】
0005371164.tif 000008
【図８】
0005371164.tif 000009
【図９】
0005371164.tif 000010
【図１０】
0005371164.tif 000011