(57)【特許請求の範囲】
【請求項１】
電力変換器のレグを形成する１対のアームのそれぞれが還流ダイオードを逆並列接続した半導体スイッチング素子で形成され、前記半導体スイッチング素子のターンオフまたはターンオン時に前記半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいて前記コレクタ・エミッタ間電圧の上昇を抑制するように前記半導体スイッチング素子のゲート電流を調整するアクティブゲート回路において、一対のアームのうちの一方のアームの半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子のゲート電流を調整するリカバリ過電圧抑制手段を備え、前記リカバリ過電圧抑制手段は、他アームの還流ダイオードのリカバリ電圧が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とするアクティブゲート回路。
【請求項２】
前記リカバリ過電圧抑制手段は、他アームの還流ダイオードの還流ダイオード電流の減少率が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする請求項１に記載のアクティブゲート回路。
【請求項３】
電力変換器のレグを形成する１対のアームのそれぞれが還流ダイオードを逆並列接続した半導体スイッチング素子で形成され、前記半導体スイッチング素子のターンオフまたはターンオン時に前記半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいて前記コレクタ・エミッタ間電圧の上昇を抑制するように前記半導体スイッチング素子のゲート電流を調整するアクティブゲート回路において、一対のアームのうちの一方のアームの半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子のゲート電流を調整するリカバリ過電圧抑制手段を備え、前記リカバリ過電圧抑制手段は、自アームのコレクタ・エミッタ間電圧、コレクタ電流、直流電源電圧に基づいて他アームの還流ダイオードのリカバリ電圧を推定し、推定したリカバリ電圧が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とするアクティブゲート回路。
【請求項４】
前記リカバリ過電圧抑制手段は、自アームのコレクタ電流及び交流負荷電流に基づいて他アームの還流ダイオード電流の減少率を推定し、推定した他アームの還流ダイオード電流の減少率が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする請求項３に記載のアクティブゲート回路。
【請求項５】
前記ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することに代えて、ゲート電流調整電流値の相当分だけのゲート電圧またはゲート抵抗を変化させてゲート電流を調整することを特徴とする請求項１ないし４のいずれか１項に記載のアクティブゲート回路。
【請求項６】
前記ゲインは、他アームの還流ダイオードの今回または前回のターンオフ前の還流ダイオード電流の還流期間における還流ダイオード電流の平均値の関数で定めることを特徴とする請求項２に記載のアクティブゲート回路。
【請求項７】
前記ゲインは、自アームの半導体スイッチング素子の今回または前回のターンオン時のコレクタ電流のターンオン期間におけるコレクタ電流の平均値の関数で定めることを特徴とする請求項４に記載のアクティブゲート回路。
【請求項８】
前記ゲインは、他アームのリカバリ電圧または自アームのコレクタ・エミッタ間電圧の関数で定めることを特徴とする請求項１または３のいずれか１項に記載のアクティブゲート回路。
【請求項９】
前記リカバリ過電圧抑制手段は、それぞれの検出値が閾値を下回る場合には、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値にゲート電流調整電流値を加えてゲート電流を調整することを特徴とする請求項１乃至４のいずれか１項に記載のアクティブゲート回路。
【請求項１０】
ゲート駆動回路からのゲート電流指令値の絶対値にゲート電流調整電流値を加えてゲート電流を調整することに代えて、ゲート電流調整電流値の相当分だけのゲート電圧またはゲート抵抗を変化させてゲート電流を調整することを特徴とする請求項９に記載のアクティブゲート回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器の半導体スイッチング素子のコレクタ・エミッタ間電圧の上昇を抑制するようにゲート電流を与えるアクティブゲート回路に関する。
【背景技術】
【０００２】
電力変換器の半導体スイッチング素子をオンオフした場合に半導体スイッチング素子に過電圧がかからないようにするため、スナバ回路に代えて、半導体スイッチング素子のゲート電圧・電流を調整するアクティブゲート制御が行われている。電力変換器のアクティブゲート制御として、半導体スイッチング素子をオンオフする際に、半導体スイッチング素子のコレクタ・エミッタ間電圧によりゲート電圧・電流を調整し、コレクタ・エミッタ間電圧の過電圧抑制を図り直列接続された半導体スイッチング素子間の電圧分担の均等化を図るようにしたものがある（例えば、非特許文献１参照）。
【０００３】
また、ゲート電圧・電流の調整にはゲート回路側に接続された電流源を使用し、半導体スイッチング素子がターンオフしたとき、コレクタ・エミッタ間電圧上昇率を緩やかにしてコレクタ・エミッタ間に印加される高電圧のピーク値を抑制するとともに、コレクタ損失の増大を最小限に抑えるようにしたものがある（例えば、特許文献１参照）。
【０００４】
図１３は電力変換器がハーフブリッジインバータ回路である場合の従来のアクティブゲート回路の一例を示す構成図である。ハーフブリッジインバータ回路は、レグを形成する１対のアームのそれぞれが還流ダイオードＤ１、Ｄ２を逆並列接続した半導体スイッチング素子Ｓ１、Ｓ２で形成され、これら２個の半導体スイッチング素子Ｓ１、Ｓ２のオンオフにより直流電源Ｅ１、Ｅ２の直流を交流に変換し、交流負荷ZloadにリアクトルＬdc1、Ｌdc2を介して電力を供給する。なお、直流電源Ｅ１、Ｅ２の電圧の大きさはともに等しい（Ｅ１＝Ｅ２）。
【０００５】
半導体スイッチング素子Ｓ１、Ｓ２は、ゲート駆動回路１０ａ、１０ｂからのゲート信号Gate1、Gate2によりオンオフ制御される。ゲート駆動回路１０ａ、１０ｂはゲート信号Gate1、Gate2によりゲート電源１１ａ、１１ｂでゲート電圧Ｖge1、Ｖge2を発生し、そのゲート電圧Ｖge1、Ｖge2をゲート抵抗Ｒg1、Ｒg2を介してゲート電流指令値の絶対値を得る。そして、アクティブゲート回路１２ａ、１２ｂからのゲート補償電流ΔＩg1、ΔＩg2を加味したゲート電流Ｉg1、Ｉg2により半導体スイッチング素子Ｓ１、Ｓ２は制御される。
【０００６】
アクティブゲート回路１２ａ、１２ｂは、半導体スイッチング素子Ｓ１、Ｓ２にそれぞれ設けられている。アクティブゲート回路１２ａは、半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1を検出し、コレクタ・エミッタ過電圧抑制手段１３ａでコレクタ・エミッタ間電圧Ｖce1が過電圧になるのを防止するための補正信号を演算し、電流変換手段１４ａで電流に変換してゲート補償電流ΔＩg1を図示省略の減算手段に出力する。これにより、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1が減算されてゲート電流Ｉg1が半導体スイッチング素子Ｓ１に出力される。但し，コレクタ・エミッタ間電圧Ｖce1、Ｖce2を検出するに当たってはエミッタ側からも電圧の情報を得ているが図上では省略している。これ以降、他の図においても同様とする。
【０００７】
アクティブゲート回路１２ｂも、アクティブゲート回路１２ａと同様に、半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を検出し、コレクタ・エミッタ過電圧抑制手段１３ｂでコレクタ・エミッタ間電圧Ｖce2が過電圧になるのを防止するための補正信号を演算し、電流変換手段１４ｂで電流に変換してゲート補償電流ΔＩg2を出力する。これにより、ゲート駆動回路１０ｂからのゲート電流指令値の絶対値から図示省略の減算手段でゲート補償電流ΔＩg2が減算されてゲート電流Ｉg2が半導体スイッチング素子Ｓ２に出力される。なお、図１３中、Ｉloadは交流負荷Zloadの負荷電流、Ｉs1は半導体スイッチング素子Ｓ１の素子電流、Ｉs2は半導体スイッチング素子Ｓ２の素子電流、Ｉd1は還流ダイオードＤ１の還流ダイオード電流、Ｉd2は還流ダイオードＤ２の還流電流である。
【０００８】
また、コレクタ・エミッタ間電圧のみならずコレクタ電流を検出することにより、コレクタ電流値に応じて、スイッチング速度を制御するようにしたものもある（例えば、特許文献２参照）。
【０００９】
図１４は電力変換器がハーフブリッジインバータ回路である場合の従来のアクティブゲート回路の他の一例を示す構成図である。コレクタ・エミッタ間電圧の過電圧のみならずコレクタ電流の時間的変化を抑制するようにしたものである。
【００１０】
アクティブゲート回路１２ａ、１２ｂは、半導体スイッチング素子Ｓ１、Ｓ２にそれぞれ設けられ、アクティブゲート回路１２ａ、１２ｂは、半導体スイッチング素子Ｓ１、Ｓ２のコレクタ・エミッタ間電圧Ｖce1、Ｖce2及びコレクタ電流Ｉc1、Ｉc2を検出する。コレクタ・エミッタ過電圧抑制手段１３ａ、１３ｂではコレクタ・エミッタ間電圧Ｖce1、Ｖce2が過電圧になるのを防止するための補正信号を演算し、コレクタ・エミッタ過電圧抑制手段１５ａ、１５ｂではコレクタ電流Ｉc1、Ｉc2の時間的変化を抑制するための補正信号を演算する。そして、電流変換手段１４ａ、１４ｂでこれら補正信号を電流に変換してゲート補償電流ΔＩg1、ΔＩg2を出力する。これにより、ゲート駆動回路１０ａ、１０ｂからのゲート電流指令値の絶対値から図示省略の減算手段でゲート補償電流ΔＩg1、ΔＩg2が減算されてゲート電流Ｉg1、Ｉg2が半導体スイッチング素子Ｓ１、Ｓ２に出力される。
【非特許文献１】Ｒ＆Ｄ  Ｎｅｗｓ  Ｋａｎｓａｉ、２００２．５．４０８号  ３０頁〜３１頁、関西電力株式会社総合技術研究所発行
【特許文献１】特許第３５６９１９２号公報
【特許文献２】特許第３１４１６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１、２のものでは、コレクタ・エミッタ間電圧の過電圧の抑制はできるが、還流ダイオードのリカバリ電圧の制御ができない。これは、アクティブゲート回路は自己の半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいてコレクタ・エミッタ間電圧の過電圧の抑制をするものであり、直列接続された他方の半導体スイッチング素子に逆並列された還流ダイオードに流れる電流やリカバリ電圧を考慮に入れた制御を行っていないためである。他方の半導体スイッチング素子に逆並列された還流ダイオードのリカバリ電圧により、自己の半導体スイッチング素子にサージ電圧が発生する。
【００１２】
図１５は、ハーフブリッジインバータ回路の半導体スイッチング素子Ｓ１、Ｓ２が短期間でオンオフ動作したときの各部の信号波形図である。ハーフブリッジインバータ回路の半導体スイッチング素子Ｓ１、Ｓ２へのゲート信号Gate1、Gate2はオンオフが逆になった信号である。すなわち、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンのときは半導体スイッチング素子Ｓ２へのゲート信号Gate2はオフであり、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフのときは半導体スイッチング素子Ｓ２へのゲート信号Gate2はオンである。
【００１３】
いま、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフである状態から、時点ｔ１において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンに切り替わり、さらに、時点ｔ２を経過して、還流ダイオードＤ２に順方向電流が流れ半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンであっても半導体スイッチング素子Ｓ２がオンしない状態の時点ｔ３で、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフに切り替わったとする。
【００１４】
時点ｔ１において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンに切り替わるので、半導体スイッチング素子Ｓ１の素子電流Ｉs1が減少し始め、半導体スイッチング素子Ｓ２の還流ダイオードＤ２に電流が転流し順方向の還流電流Ｉd2が流れる。これにより、交流負荷Zloadの負荷電圧Ｖloadは正から負へ変化し、交流負荷Zloadの負荷電流ＩLoadはほとんど変化しないが、時点ｔ１から時点ｔ２の半導体スイッチング素子Ｓ１のオフ過渡期間において、半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1にサージ電圧が発生する。
【００１５】
一方、半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンであっても半導体スイッチング素子Ｓ２がオンしない状態（還流ダイオードＤ２に還流電流Ｉd2が流れている状態）の時点ｔ３において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフに切り替わると、還流ダイオードＤ２に電流が減少し始め、半導体スイッチング素子Ｓ１に転流し素子電流Ｉs1が流れ始める。このとき、時点ｔ３から時点ｔ４の還流ダイオードＤ２のオフ過渡期間において、半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2にサージ電圧が発生する。
【００１６】
特許文献１、２のものでは、時点ｔ１から時点ｔ２の自己の半導体スイッチング素子Ｓ１のオフ過渡期間における半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1のサージ電圧を抑制することはできるが、時点ｔ３から時点ｔ４の他方の半導体スイッチング素子Ｓ２の還流ダイオードＤ２のオフ過渡期間における他方の半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2のサージ電圧を抑制することができない。
【００１７】
本発明の目的は、自己のアームの半導体スイッチング素子のターンオン時のコレクタ・エミッタ過電圧の抑制のみならず、他方のアームの半導体スイッチング素子の還流ダイオードのリカバリ電圧の過電圧の抑制もできるアクティブゲート回路を提供することである。
【課題を解決するための手段】
【００１８】
請求項１の発明に係わるアクティブゲート回路は、電力変換器のレグを形成する１対のアームのそれぞれが還流ダイオードを逆並列接続した半導体スイッチング素子で形成され、前記半導体スイッチング素子のターンオフまたはターンオン時に前記半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいて前記コレクタ・エミッタ間電圧の上昇を抑制するように前記半導体スイッチング素子のゲート電流を調整するアクティブゲート回路において、一対のアームのうちの一方のアームの半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子のゲート電流を調整するリカバリ過電圧抑制手段を備え、前記リカバリ過電圧抑制手段は、他アームの還流ダイオードのリカバリ電圧が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする。
【００２０】
請求項２の発明に係わるアクティブゲート回路は、請求項１の発明において、前記リカバリ過電圧抑制手段は、他アームの還流ダイオードの還流ダイオード電流の減少率が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする。
【００２１】
請求項３の発明に係わるアクティブゲート回路は、電力変換器のレグを形成する１対のアームのそれぞれが還流ダイオードを逆並列接続した半導体スイッチング素子で形成され、前記半導体スイッチング素子のターンオフまたはターンオン時に前記半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいて前記コレクタ・エミッタ間電圧の上昇を抑制するように前記半導体スイッチング素子のゲート電流を調整するアクティブゲート回路において、一対のアームのうちの一方のアームの半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子のゲート電流を調整するリカバリ過電圧抑制手段を備え、前記リカバリ過電圧抑制手段は、自アームのコレクタ・エミッタ間電圧、コレクタ電流、直流電源電圧に基づいて他アームの還流ダイオードのリカバリ電圧を推定し、推定したリカバリ電圧が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする。
【００２２】
請求項４の発明に係わるアクティブゲート回路は、請求項３の発明において、前記リカバリ過電圧抑制手段は、自アームのコレクタ電流及び交流負荷電流に基づいて他アームの還流ダイオード電流の減少率を推定し、推定した他アームの還流ダイオード電流の減少率が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することを特徴とする。
【００２３】
請求項５の発明に係わるアクティブゲート回路は、請求項１ないし４のいずれか１項の発明において、前記ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整することに代えて、ゲート電流調整電流値の相当分だけのゲート電圧またはゲート抵抗を変化させてゲート電流を調整することを特徴とする。
【００２４】
請求項６の発明に係わるアクティブゲート回路は、請求項２の発明において、前記ゲインは、他アームの還流ダイオードの今回または前回のターンオフ前の還流ダイオード電流の還流期間における還流ダイオード電流の平均値の関数で定めることを特徴とする。
【００２５】
請求項７の発明に係わるアクティブゲート回路は、請求項４の発明において、前記ゲインは、自アームの半導体スイッチング素子の今回または前回のターンオン時のコレクタ電流のターンオン期間におけるコレクタ電流の平均値の関数で定めることを特徴とする。
【００２６】
請求項８の発明に係わるアクティブゲート回路は、請求項１または３の発明において、前記ゲインは、他アームのリカバリ電圧または自アームのコレクタ・エミッタ間電圧の関数で定めることを特徴とする。
【００２７】
請求項９の発明に係わるアクティブゲート回路は、請求項１乃至４のいずれかの発明において、前記リカバリ過電圧抑制手段は、それぞれの検出値が閾値を下回る場合には、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値にゲート電流調整電流値を加えてゲート電流を調整することを特徴とする。
【００２８】
請求項１０の発明に係わるアクティブゲート回路は、請求項９の発明において、ゲート駆動回路からのゲート電流指令値の絶対値にゲート電流調整電流値を加えてゲート電流を調整することに代えて、ゲート電流調整電流値の相当分だけのゲート電圧またはゲート抵抗を変化させてゲート電流を調整することを特徴とする。
【発明の効果】
【００２９】
本発明によれば、リカバリ過電圧抑制手段により、自己の半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するようにゲート電流を調整するので、他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制できる。
【発明を実施するための最良の形態】
【００３０】
図１は本発明の第１の実施の形態に係わるアクティブゲート回路の一例を示す構成図である。この第１の実施の形態は、図１３に示した従来例に対し、他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するリカバリ過電圧抑制手段１６ａ、１６ｂを追加して設けたものである。図１３と同一要素には同一符号付し重複する説明は省略する。
【００３１】
電力変換器であるハーフブリッジインバータ回路は、レグを形成する１対のアームのそれぞれが還流ダイオードＤ１、Ｄ２を逆並列接続した半導体スイッチング素子Ｓ１、Ｓ２で形成されている。アクティブゲート回路１２ａは、半導体スイッチング素子Ｓ１及び還流ダイオードＤ１のアームに設けられ、コレクタ・エミッタ過電圧抑制手段１３ａ及びリカバリ過電圧抑制手段１６ａを有している。
【００３２】
コレクタ・エミッタ過電圧抑制手段１３ａは自己のアームの半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1を検出し、コレクタ・エミッタ間電圧Ｖce1が過電圧になるのを防止するための補正信号を演算する。一方、リカバリ過電圧抑制手段１６ａは、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を検出し、自己のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制する補正信号を演算する。そして、これら補正信号を電流変換手段１４ａで電流に変換してゲート補償電流ΔＩg1として図示省略の減算手段に出力し、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算してゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力する。
【００３３】
同様に、コレクタ・エミッタ過電圧抑制手段１３ｂは自己のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を検出し、コレクタ・エミッタ間電圧Ｖce2が過電圧になるのを防止するための補正信号を演算する。一方、リカバリ過電圧抑制手段１６ｂは、他方のアームの半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1を検出し、自己のアームの半導体スイッチング素子Ｓ２のターンオン時に他方のアームの還流ダイオードＤ１のリカバリ電圧の過電圧を抑制する補正信号を演算する。そして、これら補正信号を電流変換手段１４ｂで電流に変換してゲート補償電流ΔＩg2として図示省略の減算手段に出力し、ゲート駆動回路１０ｂからのゲート電流指令値の絶対値からゲート補償電流ΔＩg2を減算してゲート電流Ｉg2を半導体スイッチング素子Ｓ２に出力する。
【００３４】
図２は本発明の第１の実施の形態におけるリカバリ過電圧抑制手段１６ａの一例を示す構成図である。リカバリ過電圧抑制手段１６ａは他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を検出し比較器１７に入力する。そして、比較器１７で予め定めた一定の閾値Ｖce2*と比較し、コレクタ・エミッタ間電圧Ｖce2と閾値Ｖce2*との差分を比例器１８で所定のゲインｋv2を掛けて補正信号として電流変換手段１４ａに出力する。ここで、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2は、他アームの還流ダイオードＤ２のリカバリ電圧に等しいので、これにより、他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制する補正信号が得られる。
【００３５】
なお、比較器１７にはコレクタ・エミッタ間電圧Ｖce2と閾値Ｖce2*との差分が負であるときは０を出力する不感帯が設けられている。従って、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2が一定の閾値Ｖce2*を超えたとき、閾値Ｖce2*との偏差にゲインを掛けた補正信号が得られる。
【００３６】
他アームの還流ダイオードＤ２のリカバリ電圧が一定の閾値を超えたとき、閾値Ｖce2*との偏差にゲインｋv2を掛けて電流変換手段１４ａでゲート電流調整電流値を決め、これを制御パルスに基づくゲート駆動回路１０ａからの電流から減ずることにより、ターンオンの速度を抑制する。
【００３７】
次に、図３及び図４は、電力変換器であるハーフブリッジインバータ回路の各アームを形成する半導体スイッチング素子Ｓ１、Ｓ２及び還流ダイオードＤ１、Ｄ２の動作モードの説明図である。なお、直流電源Ｅ１、Ｅ２の電圧の大きさはともに等しい（Ｅ１＝Ｅ２）。  まず、図３（ａ）は半導体スイッチング素子Ｓ１にオン指令が出力され、半導体スイッチング素子Ｓ２にオフ指令が出力されているモード１を示している。このモード１では半導体スイッチング素子Ｓ１がオンで半導体スイッチング素子Ｓ２がオフの状態であるので、点線で示すように電流が流れ、直流電源Ｅ１から半導体スイッチング素子Ｓ１を通って交流負荷Zloadに負荷電流が供給されている状態である。
【００３８】
図３（ｂ）は図３（ａ）のモード１の状態から、半導体スイッチング素子Ｓ１にオフ指令が出力され、半導体スイッチング素子Ｓ２にオン指令が出力されたモード２を示している。このモード２では半導体スイッチング素子Ｓ１がオンからオフに遷移する過程であるので直流電源Ｅ１から半導体スイッチング素子Ｓ１に流れる電流が減少する。一方、半導体スイッチング素子Ｓ２への電流は逆極性であるので、半導体スイッチング素子Ｓ２にオン指令が出力されても、半導体スイッチング素子Ｓ２に電流が流れることなく、半導体スイッチング素子Ｓ２に逆並列接続された還流ダイオードＤ２に還流電流が流れる。
【００３９】
図３（ｃ）は図３（ｂ）のモード２の状態から、半導体スイッチング素子Ｓ１がオンからオフになったモード３を示している。このモード３では半導体スイッチング素子Ｓ１がオフになったことに伴い半導体スイッチング素子Ｓ１には電流が流れなくなるが、この状態においても、半導体スイッチング素子Ｓ２への電流は逆極性であるので、半導体スイッチング素子Ｓ２にオン指令が出力されても、半導体スイッチング素子Ｓ２に電流が流れることなく、半導体スイッチング素子Ｓ２に逆並列接続された還流ダイオードＤ２に還流電流が流れる状態である。
【００４０】
図３（ｄ）は図３（ｃ）のモード３の状態から、半導体スイッチング素子Ｓ１にオン指令が出力され、半導体スイッチング素子Ｓ２にオフ指令が出力されたモード４を示している。このモード４では半導体スイッチング素子Ｓ１がオフからオンに遷移する過程であるので直流電源Ｅ１から半導体スイッチング素子Ｓ１に流れる電流が増加する。一方、半導体スイッチング素子Ｓ２にオフ指令が出力されるので、半導体スイッチング素子Ｓ２に電流が流れることなく、半導体スイッチング素子Ｓ２に逆並列接続された還流ダイオードＤ２に還流電流が流れる。
【００４１】
次に、図４（ａ）は半導体スイッチング素子Ｓ１にオフ指令が出力され、半導体スイッチング素子Ｓ２にオン指令が出力されているモード５を示している。このモード５では半導体スイッチング素子Ｓ１がオフで半導体スイッチング素子Ｓ２がオンの状態であるので、点線で示すように電流が流れ、直流電源Ｅ２から半導体スイッチング素子Ｓ２を通って交流負荷Zloadに負荷電流が供給されている状態である。
【００４２】
図４（ｂ）は図４（ａ）のモード５の状態から、半導体スイッチング素子Ｓ１にオン指令が出力され、半導体スイッチング素子Ｓ２にオフ指令が出力されたモード６を示している。このモード６では半導体スイッチング素子Ｓ１がオフからオンに遷移する過程であるので直流電源Ｅ２から半導体スイッチング素子Ｓ２に流れる電流が減少する。一方、半導体スイッチング素子Ｓ１への電流は逆極性であるので、半導体スイッチング素子Ｓ１にオン指令が出力されても、半導体スイッチング素子Ｓ１に電流が流れることなく、半導体スイッチング素子Ｓ１に逆並列接続された還流ダイオードＤ１に還流電流が流れる。
【００４３】
図４（ｃ）は図４（ｂ）のモード６の状態から、半導体スイッチング素子Ｓ２がオンからオフになったモード７を示している。このモード７では半導体スイッチング素子Ｓ２がオフになったことに伴い半導体スイッチング素子Ｓ２には電流が流れなくなるが、この状態においても、半導体スイッチング素子Ｓ１への電流は逆極性であるので、半導体スイッチング素子Ｓ１にオン指令が出力されても、半導体スイッチング素子Ｓ１に電流が流れることなく、半導体スイッチング素子Ｓ１に逆並列接続された還流ダイオードＤ１に還流電流が流れる状態である。
【００４４】
図４（ｄ）は図４（ｃ）のモード７の状態から、半導体スイッチング素子Ｓ２にオン指令が出力され、半導体スイッチング素子Ｓ１にオフ指令が出力されたモード８を示している。このモード８では半導体スイッチング素子Ｓ２がオフからオンに遷移する過程であるので直流電源Ｅ２から半導体スイッチング素子Ｓ２に流れる電流が増加する。一方、半導体スイッチング素子Ｓ１にオフ指令が出力されるので、半導体スイッチング素子Ｓ１に電流が流れることなく、半導体スイッチング素子Ｓ１に逆並列接続された還流ダイオードＤ１に還流電流が流れる。
【００４５】
このように、電力変換器であるハーフブリッジインバータ回路の各アームを形成する半導体スイッチング素子Ｓ１、Ｓ２及び還流ダイオードＤ１、Ｄ２の動作モードは、モード１〜モード８の８つのモードがある。
【００４６】
図５は、本発明の第１の実施の形態における電力変換器であるハーフブリッジインバータ回路の各部の信号波形図である。図５では、図３及び図４に示したモード７（モード６の状態から半導体スイッチング素子Ｓ２がオンからオフになったモード）→モード８→モード５→モード６→モード７→モード１→モード２→モード３→モード４→モード１…に順次変化した場合を示している。
【００４７】
ハーフブリッジインバータ回路の半導体スイッチング素子Ｓ１、Ｓ２はオンオフが交互に逆になって動作する。すなわち、半導体スイッチング素子Ｓ１、Ｓ２へのゲート信号Gate1、Gate2はオンオフが逆になった信号であり、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンのときは半導体スイッチング素子Ｓ２へのゲート信号Gate2はオフであり、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフのときは半導体スイッチング素子Ｓ２へのゲート信号Gate2はオンである。
【００４８】
交流負荷Zloadの負荷電圧Ｖloadは、半導体スイッチング素子Ｓ１がオンで半導体スイッチング素子Ｓ２がオフのときは正電圧であり、半導体スイッチング素子Ｓ１がオフで半導体スイッチング素子Ｓ２がオンのときは負電圧である交流電圧となる。交流負荷Zloadの負荷電流Ｉloadは正弦波に近似した電流となり、半導体スイッチング素子Ｓ１の素子電流Ｉs1は負荷電流Ｉloadが正の領域で流れ、還流ダイオードＤ１の還流電流Ｉd1は負荷電流Ｉloadが負の領域で流れる。また、半導体スイッチング素子Ｓ２の素子電流Ｉs2は負荷電流Ｉloadが負の領域で流れ、還流ダイオードＤ２の還流電流Ｉd2は負荷電流Ｉloadが正の領域で流れる。そして、半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1は半導体スイッチング素子Ｓ１がオンのときは順方向電圧降下のみとなり半導体スイッチング素子Ｓ１がオフのときに所定電圧Ｅとなる。同様に、半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2は半導体スイッチング素子Ｓ２がオンのときは順方向電圧降下のみとなり半導体スイッチング素子Ｓ２がオフのときに所定電圧Ｅとなる。
【００４９】
図６は、図５のモード１→モード２→モード３→モード４→モード１に変化した部分の本発明の第１の実施の形態に係わるハーフブリッジインバータ回路の各部の信号波形図である。
【００５０】
いま、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフである状態（モード１）から、時点ｔ１１において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンに切り替わり（モード２）、さらに、時点ｔ１２において、還流ダイオードＤ２に順方向電流が流れ半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンであっても半導体スイッチング素子Ｓ２がオンしない状態（モード３）となり、時点ｔ１３で、モード３の状態から半導体スイッチング素子Ｓ１にオン指令が出力され、半導体スイッチング素子Ｓ２にオフ指令が出力されたモード４となり、時点ｔ１４で、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフに切り替わったとする（モード１）。
【００５１】
時点ｔ１１において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオフで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンに切り替わるので、半導体スイッチング素子Ｓ１の素子電流Ｉs1が減少し始め、半導体スイッチング素子Ｓ２の還流ダイオードＤ２に電流が転流し順方向の還流電流Ｉd2が流れる。これにより、交流負荷Zloadの負荷電圧Ｖloadは正から負へ変化し、交流負荷Zloadの負荷電流ＩLoadはほとんど変化しないが、時点ｔ１１から時点ｔ１２の半導体スイッチング素子Ｓ１のオフ過渡期間において、半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1にサージ電圧が発生する。
【００５２】
この半導体スイッチング素子Ｓ１のコレクタ・エミッタ間電圧Ｖce1のサージ電圧は、本発明の第１の実施の形態のアクティブゲート回路１２ａのコレクタ・エミッタ過電圧抑制手段１３ａで抑制される。すなわち、コレクタ・エミッタ過電圧抑制手段１３ａは、コレクタ・エミッタ間電圧Ｖce1が過電圧になるのを防止するための補正信号を演算し、電流変換手段１４ａで電流に変換してゲート補償電流ΔＩg1を求め、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算したゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力する。点線で示した波形がコレクタ・エミッタ過電圧抑制手段１３ａにより抑制したゲート電流Ｉg1、ゲート電圧Ｖge1、コレクタ・エミッタ間電圧Ｖce1である。
【００５３】
一方、半導体スイッチング素子Ｓ２へのゲート信号Gate2がオンであっても半導体スイッチング素子Ｓ２がオンしない状態（モード３）の時点ｔ１３において、半導体スイッチング素子Ｓ１へのゲート信号Gate1がオンで半導体スイッチング素子Ｓ２へのゲート信号Gate2がオフに切り替わると（モード４）、還流ダイオードＤ２の電流が減少し始め、半導体スイッチング素子Ｓ１に転流し素子電流Ｉs1が流れ始める。このとき、時点ｔ１３から時点ｔ１４の還流ダイオードＤ２のオフ過渡期間において、半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2にサージ電圧が発生する。
【００５４】
半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2のサージ電圧は、本発明の第１の実施の形態のアクティブゲート回路１２ａのリカバリ過電圧抑制手段１６ａで抑制される。すなわち、リカバリ過電圧抑制手段１６ａは、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を検出し、自己のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制する補正信号を演算する。そして、この補正信号を電流変換手段１４ａで電流に変換してゲート補償電流ΔＩg1を求め、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算したゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力する。点線で示した波形がコレクタ・エミッタ過電圧抑制手段１３ａにより抑制したゲート電流Ｉg1、ゲート電圧Ｖgｅ1、コレクタ・エミッタ間電圧Ｖce２である。
【００５５】
第１の実施の形態によれば、自己のアームの半導体スイッチング素子Ｓ１のターンオン時のコレクタ・エミッタ過電圧の抑制のみならず、リカバリ過電圧抑制手段１６ａにより、自己の半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制するようにゲート電流を調整するので、他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制できる。
【００５６】
図７は本発明の第２の実施の形態に係わるアクティブゲート回路の一例を示す構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、リカバリ過電圧抑制手段１６ａは、他アームの還流ダイオードＤ２の還流電流を検出し、他アームの還流ダイオードの還流電流の減少率が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整する機能を追加したものである。
【００５７】
図７において、リカバリ過電圧抑制手段１６ａは、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2に加えてコレクタ電流Ｉc2及び自己の半導体スイッチング素子Ｓ１へのゲート信号Gate1も検出する。自己のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームに流れるコレクタ電流Ｉc2は他方のアームの還流ダイオードＤ２の還流電流Ｉd2に等しいのでコレクタ電流Ｉc2を他方のアームの還流ダイオードＤ２の還流電流Ｉd2として検出する。
【００５８】
そして、自己のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制する補正信号を演算する。補正信号は電流変換手段１４ａで電流に変換されゲート補償電流ΔＩg1として図示省略の減算手段に出力し、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算してゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力される。
【００５９】
図８は、本発明の第２の実施の形態におけるリカバリ過電圧抑制手段１６ａの一例を示す構成図である。リカバリ過電圧抑制手段１６ａは、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2と予め定めた一定の閾値Ｖce2*とを比較する比較器１７、及びコレクタ・エミッタ間電圧Ｖce2と閾値Ｖce2*との差分に所定のゲインｋv2を掛けて補正信号として電流変換手段１４ａに出力する比例器１８に加え、他アームのコレクタ電流Ｉc2の減少率ｄＩc2／ｄｔを演算する微分器１９と、微分器１９で求めた他アームのコレクタ電流Ｉc2の減少率ｄＩc2／ｄｔと予め定めた一定の閾値ｄＩc2*／ｄｔとの差分を求める比較器２０と、比較器２０で求めた差分に所定のゲインｋi2を掛けて補正信号として電流変換手段１４ａに出力する比例器２１とを有する。さらに、他アームのコレクタ電流Ｉc2のオン期間中の他アームのコレクタ電流Ｉc2の平均値Ｉc2avを算出する平均化処理手段２２と、平均化処理手段２２で求めたコレクタ電流Ｉc2の平均値Ｉc2avから比例器２１の適切なゲインｋi2を求めるゲイン最適値演算手段２３とを有する。
【００６０】
自己のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームに流れるコレクタ電流Ｉc2は、他方のアームの還流ダイオードＤ２の還流電流Ｉd2に等しいので、リカバリ過電圧抑制手段１６ａの微分器１９は、コレクタ電流Ｉc2を他方のアームの還流ダイオードＤ２の還流電流Ｉd2として検出し、微分して他アームのコレクタ電流Ｉc2の減少率ｄＩc2／ｄｔを演算する。微分器１９には、他アームのコレクタ電流Ｉc2の減少率ｄＩc2／ｄｔが正であるときは０を出力する不感帯が設けられている。微分器１９で求められた他アームのコレクタ電流Ｉc2の減少率ｄＩc2／ｄｔは比較器２０に入力され、予め定めた一定の閾値ｄＩc2*／ｄｔとの差分が求められ、比例器２１は、その差分に所定のゲインｋi2を掛けて補正信号として電流変換手段１４ａに出力する。
【００６１】
一方、平均化処理手段２２は、他アームのコレクタ電流Ｉc2のオン期間中の他アームのコレクタ電流Ｉc2、すなわち、他方のアームの還流ダイオードＤ２の還流電流Ｉd2の平均値Ｉc2avを算出する。他アームのコレクタ電流Ｉc2がオン期間中であることは自己の半導体スイッチング素子Ｓ１へのゲート信号Gate1がＯＦＦ指令であることにより判断する。このＯＦＦ指令期間のうち，還流電流Ｉd2の変化が一定の閾値以下でることを判定し，その期間のみ平均化する。そして、ゲイン最適値演算手段２３により、平均化処理手段２２で求めたコレクタ電流Ｉc2の平均値Ｉc2avに基づいて比例器２１の適切なゲインｋi2を求める。例えば、下記の（１）式で比例器２１の適切なゲインｋi2を求める。（１）式中のＡ、Ｂは定数である。  
ｋi2＝Ａ・Ｉc2av＋Ｂ  …（１）
つまり、他方のアームの還流ダイオードＤ２の還流電流Ｉd2の平均値Ｉc2avが大きいときはゲインｋi2を大きくしてゲート電流調整電流値を大きくし、ゲート駆動回路からのゲート電流指令値の絶対値から大きなゲート電流調整電流値を減算して、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制する。
【００６２】
この場合、平均化処理手段２２での還流電流Ｉd2の平均値Ｉc2avの演算処理がリアルタイムで処理できる場合には、今回の自己の半導体スイッチング素子Ｓ１のターンオン時における今回の還流ダイオード電流の平均値を用いる。ここで，今回の還流ダイオード電流の平均値とはスイッチングによりダイオードから転流する直前のＳ１のＯＦＦ期間における平均値のことである。一方、平均化処理手段２２での還流ダイオード電流Ｉd2の平均値Ｉc2avの演算処理に時間がかかる場合には、前回の自己の半導体スイッチング素子Ｓ１のターンオン時における前回の還流ダイオード電流の平均値を用いる。ここで，前回の還流ダイオード電流の平均値とはスイッチングによりダイオードから転流する直前の１回前のＳ１のＯＦＦ期間における平均値のことである。
【００６３】
第２の実施の形態によれば、自己のアームの半導体スイッチング素子Ｓ１のターンオン時のコレクタ・エミッタ過電圧の抑制のみならず、リカバリ過電圧抑制手段１６ａにより、自己の半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２の還流ダイオード電流の減少率に基づいてリカバリ電圧の過電圧を抑制するようにゲート電流を調整するので、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制でき、他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制できる。
【００６４】
図９は本発明の第３の実施の形態に係わるアクティブゲート回路の一例を示す構成図である。この第３の実施の形態は、リカバリ過電圧抑制手段１６ａは、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードＤ２のリカバリ電圧を推定し、推定したリカバリ電圧が一定の閾値を超えたとき、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整するようにしたものである。
【００６５】
図９において、リカバリ過電圧抑制手段１６ａは、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcを検出する。そして、自己のアームの半導体スイッチング素子Ｓ１のターンオン時に、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードＤ２のリカバリ電圧を推定する。他アームの還流ダイオードＤ２のリカバリ電圧は、他方のアームの半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2に等しいので、半導体スイッチング素子Ｓ２のコレクタ・エミッタ間電圧Ｖce2を推定することになる。そして、推定したリカバリ電圧（コレクタ・エミッタ間電圧Ｖ’ce2）が一定の閾値を超えないように補正信号を演算する。補正信号は電流変換手段１４ａで電流に変換されゲート補償電流ΔＩg1として図示省略の減算手段に出力し、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算してゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力される。
【００６６】
図１０は、本発明の第３の実施の形態におけるリカバリ過電圧抑制手段１６ａの一例を示す構成図である。この第３の実施の形態は、自己のアームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードのリカバリ電圧（コレクタ・エミッタ間電圧Ｖ’ce2）を推定して、ゲート電流を調整するようにしたものである。
【００６７】
リカバリ過電圧抑制手段１６ａは、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードのリカバリ電圧（コレクタ・エミッタ間電圧Ｖ’ce2）を推定する推定器２４と、推定器２４で推定したコレクタ・エミッタ間電圧Ｖ’ce2と一定の閾値Ｖ’ce2*との偏差を求めその偏差が０以上であるときに偏差を出力する比較器２５と、推定したコレクタ・エミッタ間電圧Ｖ’ce2と一定の閾値Ｖ’ce2*との偏差にゲインを掛けてゲート電流調整電流値を求める比例器２６とを備えている。
【００６８】
推定器２４は、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて、例えば下記の（２）式で他アームの還流ダイオードのリカバリ電圧（コレクタ・エミッタ間電圧Ｖ’ce2）を推定する。（２）式中、Ｖdcは直流電源電圧（Ｅ＋Ｅ）、Ｌdc1は直流側の等価インダクタンス（配線インダクタンス）である。  
Ｖ’ce2＝Ｖdc−Ｖce1−Ｌdc1・（ｄ／ｄｔ）・Ｉc1    …（２）
すなわち、定常時においては、自アームのコレクタ・エミッタ間電圧Ｖce1と他アームのコレクタ・エミッタ間電圧Ｖce2との関係は下記（３）式で示され、半導体スイッチング素子Ｓ１のコレクタ電流Ｉc1が変化しているときは下記（４）式で示される。  
Ｖce2＝Ｖdc−Ｖce1    …（３）
Ｖce2＝Ｖdc−Ｖce1−Ｌdc1・（ｄ／ｄｔ）・Ｉc1    …（４）
そこで、この（４）式に基づき、推定器２４は他方のアームのコレクタ・エミッタ間電圧Ｖce2を演算し、（２）式に示すように、推定コレクタ・エミッタ間電圧Ｖ’ce2を求める。推定器２４で推定された推定コレクタ・エミッタ間電圧Ｖ’ce2は、比較器２５で一定の閾値Ｖ’ce2*と比較され、その偏差が求められる。比較器２５には推定コレクタ・エミッタ間電圧Ｖ’ce2と閾値Ｖ’ce2*との差分が負であるときは０を出力する不感帯が設けられている。従って、他方のアームの半導体スイッチング素子Ｓ２の推定コレクタ・エミッタ間電圧Ｖ’ce2が一定の閾値Ｖ’ce2*を超えたとき、推定コレクタ・エミッタ間電圧Ｖ’ce2と閾値Ｖ’ce2*との偏差が比較器２５から比例器２６に出力される。比例器２６は推定コレクタ・エミッタ間電圧Ｖ’ce2と一定の閾値Ｖ’ce2*との偏差にゲインを掛けてゲート電流調整電流値を求め、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じてゲート電流を調整し、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制する。
【００６９】
第３の実施の形態によれば、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードＤ２のリカバリ電圧を推定してゲート電流を調整するので、他方のアームのコレクタ電流Ｉc2を検出する必要がなく、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制でき、他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制できる。
【００７０】
図１１は、本発明の第４の実施の形態におけるリカバリ過電圧抑制手段１６ａの一例を示す構成図である。この第４の実施の形態は、図９に示した第３の実施の形態に対し、リカバリ過電圧抑制手段１６ａは、自アームのコレクタ電流Ｉc1及び交流負荷電流Ｉloadに基づいて他アームの還流ダイオード電流の減少率を推定し、推定した他アームの還流ダイオード電流Ｉｄ２の減少率が一定の閾値を超えたとき、自己の半導体スイッチング素子Ｓ１のゲート電流を調整する機能を追加して設けたものである。
【００７１】
リカバリ過電圧抑制手段１６ａは、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに加えて、交流負荷電流Ｉload、自己の半導体スイッチング素子Ｓ１へのゲート信号Gate1も検出する。自己の半導体スイッチング素子Ｓ１へのゲート信号Gate1を検出するのは、他アームのコレクタ電流Ｉc2がオン期間中であることを判別するためである。
【００７２】
そして、リカバリ過電圧抑制手段１６ａは、自己のアームの半導体スイッチング素子Ｓ１のターンオン時に、自アームのコレクタ電流Ｉc1及び交流負荷電流Ｉloadに基づいて他アームの還流ダイオード電流の減少率を推定し、推定した他アームの還流ダイオード電流Ｉｄ２の減少率に基づいて他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制する補正信号を演算する。補正信号は電流変換手段１４ａで電流に変換されゲート補償電流ΔＩg1として図示省略の減算手段に出力し、ゲート駆動回路１０ａからのゲート電流指令値の絶対値からゲート補償電流ΔＩg1を減算してゲート電流Ｉg1を半導体スイッチング素子Ｓ１に出力される。
【００７３】
図１２は、本発明の第４の実施の形態におけるリカバリ過電圧抑制手段１６ａの一例を示す構成図である。リカバリ過電圧抑制手段１６ａは、自アームのコレクタ・エミッタ間電圧Ｖce1、コレクタ電流Ｉc1、直流電源電圧Ｖdcに基づいて他アームの還流ダイオードのリカバリ電圧（コレクタ・エミッタ間電圧Ｖ’ce2）を推定する推定器２４と、推定器２４で推定したコレクタ・エミッタ間電圧Ｖ’ce2と一定の閾値Ｖ’ce2*との偏差を求めその偏差が０以上であるときに偏差を出力する比較器２５と、推定したコレクタ・エミッタ間電圧Ｖ’ce2と一定の閾値Ｖ’ce2*との偏差にゲインを掛けてゲート電流調整電流値を求める比例器２６とに加え、自アームのコレクタ電流Ｉc1及び交流負荷電流Ｉloadに基づいて他アームの還流ダイオード電流（他アームのコレクタ電流Ｉc2）を推定する推定器２７、推定器２７で推定した他アームのコレクタ電流Ｉ’c2を微分して他アームのコレクタ電流Ｉc2の減少率ｄＩ’c2／ｄｔを演算する微分器２８と、微分器２８で得られた減少率ｄＩ’c2／ｄｔと一定の閾値ｄＩ’c2*／ｄｔとの差分を求める比較器２９と、比較器２９で求めた差分に所定のゲインｋi1を掛けて補正信号として電流変換手段１４ａに出力する比例器３０とを有する。
【００７４】
さらに、推定した他アームのコレクタ電流Ｉ’c2のオン期間中の他アームの推定コレクタ電流Ｉ’c2の平均値Ｉ’c2avを算出する平均化処理手段３１と、平均化処理手段３１で求めた推定コレクタ電流Ｉ’c2の平均値Ｉ’c2avから比例器３０の適切なゲインｋi1を求めるゲイン最適値演算手段３２とを有する。
【００７５】
推定器２７は、自アームのコレクタ電流Ｉc1及び交流負荷電流Ｉloadに基づいて、下記（５）式で他アームの還流ダイオード電流（他アームのコレクタ電流Ｉ’c2）を推定する。自己のアームの半導体スイッチング素子Ｓ１のターンオン時においては、他アームの還流ダイオード電流は他アームのコレクタ電流Ｉc2に等しいからである。  
Ｉ’c2＝Ｉload−Ｉc1  …（５）
微分器２８は、推定器２７で推定した他アームのコレクタ電流Ｉ’c2を微分して他アームのコレクタ電流Ｉc2の推定減少率ｄＩ’c2／ｄｔを演算する。微分器２８には、他アームのコレクタ電流Ｉc2の推定減少率ｄＩ’c2／ｄｔが０以上であるときは０を出力する不感帯が設けられている。従って、推定減少率ｄＩ’c2／ｄｔが０以下のときに比較器２９には推定減少率ｄＩ’c2／ｄｔが出力される。微分器２８で求められた他アームのコレクタ電流Ｉc2の減少率ｄＩ’c2／ｄｔは比較器２９に入力され、予め定めた一定の閾値ｄＩ’c2*／ｄｔとの差分が求められ、比例器３０は、その差分に所定のゲインｋi1を掛けて補正信号として電流変換手段１４ａに出力する。
【００７６】
一方、平均化処理手段３１は、他アームの推定コレクタ電流Ｉ’c2のオン期間中の他アームの推定コレクタ電流Ｉ’c2の平均値Ｉ’c2avを算出する。他アームの推定コレクタ電流Ｉ’c2がオン期間中であることは自己の半導体スイッチング素子Ｓ１へのゲート信号Gate1がＯＦＦ指令であることにより判断する。判定方法については第２の実施の形態と同様で行う。そして、ゲイン最適値演算手段３２により、平均化処理手段３１で求めた推定コレクタ電流Ｉ’c2の平均値Ｉ’c2avに基づいて比例器３０の適切なゲインｋi1を求める。これは、前述した（１）式を用いて求める。つまり、他方のアームの還流ダイオードＤ２の還流ダイオード電流Ｉd2の推定平均値Ｉ’c2avが大きいときはゲインｋi1を大きくしてゲート電流調整電流値を大きくし、ゲート駆動回路からのゲート電流指令値の絶対値から大きなゲート電流調整電流値を減算して、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制する。
【００７７】
この場合、平均化処理手段３１での還流ダイオード電流Ｉd2の推定平均値Ｉ’c2avの演算処理がリアルタイムで処理できる場合には、今回の自己の半導体スイッチング素子Ｓ１のターンオン時における今回の還流ダイオード電流の推定平均値を用いる。一方、平均化処理手段３１での還流ダイオード電流Ｉd2の推定平均値Ｉ’c2avの演算処理に時間がかかる場合には、前回の自己の半導体スイッチング素子Ｓ１のターンオン時における前回の還流ダイオード電流の推定平均値を用いる。つまり、ゲインｋi1は、自アームの半導体スイッチング素子Ｓ１の今回または前回のターンオン時のコレクタ電流のターンオン期間におけるコレクタ電流の平均値の関数で定めることになる。ここで，今回，前回の定義は第２の実施の形態と同様である。
【００７８】
第４の実施の形態によれば、自アームのコレクタ電流Ic1及び交流負荷電流Ｉloadに基づいて他アームの還流ダイオード電流の減少率を推定し、推定した他アームの還流ダイオード電流Ｉｄ２の減少率が一定の閾値を超えたとき、自己の半導体スイッチング素子Ｓ１のゲート電流を調整するので、他方のアームのコレクタ電流Ｉc2を検出する必要がなく、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制でき、他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制できる。
【００７９】
ここで、比例器１８のゲインｋv2、比例器２６のゲインｋv1は予め定めた定数でも良いし、他アームのリカバリ電圧または自アームのコレクタ・エミッタ間電圧の関数で定めるようにしてもよい。例えば、下記の（６）式で比例器１８のゲインｋv2や比例器２６のゲインｋv1を求める。（６）式中のＣ、Ｄは定数である。
【００８０】
ｋv1（ｋv2）＝Ｃ・Ｖce1（Ｖce2）＋Ｄ  …（６）
つまり、他アームのリカバリ電圧Ｖce2または自アームのコレクタ・エミッタ間電圧Ｖce1が大きいときはゲインｋv1（ｋv2）を大きくしてゲート電流調整電流値を大きくし、ゲート駆動回路からのゲート電流指令値の絶対値から大きなゲート電流調整電流値を減算して、自己の半導体スイッチング素子Ｓ１のターンオンの速度を抑制する。
【００８１】
以上の説明では、比較器１７、２０、２５には不感帯を設けたが、不感帯を設けずに、閾値との偏差にゲインを掛けてゲート電流調整電流値を決め、ゲート駆動回路からのゲート電流指令値の絶対値にゲート電流調整電流値を加えてゲート電流を調整するようにしてもよい。これは、それぞれの検出値が閾値を下回る場合には、リカバリ電圧が過電圧の状態ではなく、半導体スイッチング素子のターンオンの速度を抑制する必要がないからである。これにより、スイッチング速度が速くなりスイッチング損失が軽減を図ることができる。
【００８２】
また、以上の説明では、ゲート駆動回路からのゲート電流指令値の絶対値からゲート電流調整電流値を減じたり、ゲート電流指令値の絶対値にゲート電流調整電流値を加えたりしてゲート電流を調整するようにしたが、ゲート電流調整電流値の相当分だけのゲート電圧またはゲート抵抗を変化させてゲート電流を調整するようにしてもよいことは言うまでもない。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施の形態に係わるアクティブゲート回路の一例を示す構成図。
【図２】本発明の第１の実施の形態におけるリカバリ過電圧抑制手段の一例を示す構成図。
【図３】電力変換器であるハーフブリッジインバータ回路の各アームを形成する半導体スイッチング素子及び還流ダイオードの動作モードの説明図（その１）。
【図４】電力変換器であるハーフブリッジインバータ回路の各アームを形成する半導体スイッチング素子及び還流ダイオードの動作モードの説明図（その２）。
【図５】本発明の第１の実施の形態における電力変換器であるハーフブリッジインバータ回路の各部の信号波形図。
【図６】図５のモード１→モード２→モード３→モード４→モード１に変化した部分の本発明の第１の実施の形態に係わるハーフブリッジインバータ回路の各部の信号波形図。
【図７】本発明の第２の実施の形態に係わるアクティブゲート回路の一例を示す構成図。
【図８】本発明の第２の実施の形態におけるリカバリ過電圧抑制手段の一例を示す構成図。
【図９】本発明の第３の実施の形態に係わるアクティブゲート回路の一例を示す構成図。
【図１０】本発明の第３の実施の形態におけるリカバリ過電圧抑制手段の一例を示す構成図。
【図１１】本発明の第４の実施の形態におけるリカバリ過電圧抑制手段の一例を示す構成図。
【図１２】本発明の第４の実施の形態におけるリカバリ過電圧抑制手段の一例を示す構成図。
【図１３】電力変換器がハーフブリッジインバータ回路である場合の従来のアクティブゲート回路の一例を示す構成図。
【図１４】電力変換器がハーフブリッジインバータ回路である場合の従来のアクティブゲート回路の他の一例を示す構成図。
【図１５】ハーフブリッジインバータ回路の半導体スイッチング素子が短期間でオンオフ動作したときの各部の信号波形図。
【符号の説明】
【００８４】
１０…ゲート駆動回路、１１…ゲート電源、１２…アクティブゲート回路、１３…コレクタ・エミッタ過電圧抑制手段、１４…電流変換手段、１５…コレクタ・エミッタ過電圧抑制手段、１６…リカバリ過電圧抑制手段、１７…比較器、１８…比例器、１９…微分器、２０…比較器、２１…比例器、２２…平均化処理手段、２３…ゲイン最適値演算手段、２４…推定器、２５…比較器、２６…比例器、２７…推定器、２８…微分器、２９…比較器、３０…比例器、３１…平均化処理手段、３２…ゲイン最適値演算手段
【図１】
0005200559.tif 000002
【図２】
0005200559.tif 000003
【図３】
0005200559.tif 000004
【図４】
0005200559.tif 000005
【図５】
0005200559.tif 000006
【図６】
0005200559.tif 000007
【図７】
0005200559.tif 000008
【図８】
0005200559.tif 000009
【図９】
0005200559.tif 000010
【図１０】
0005200559.tif 000011
【図１１】
0005200559.tif 000012
【図１２】
0005200559.tif 000013
【図１３】
0005200559.tif 000014
【図１４】
0005200559.tif 000015
【図１５】
0005200559.tif 000016