(57)【特許請求の範囲】
【請求項１】
半絶縁性の半導体基板と、
この半導体基板の上に配設され、上記半導体基板上に順次配設されたｎ型の第１電子供給層、アンドープのチャネル層、ｎ型の第２電子供給層、およびアンドープのショットキ層を含む活性領域と、
この活性領域のショットキ層の表面に配設されたゲート電極と、
このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、
上記ゲート電極を介して互いに対向して上記キャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、
上記活性領域のうちゲート電極とドレイン電極との間の第１の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長いことを特徴とする高周波半導体装置。
【請求項２】
半絶縁性の半導体基板と、
この半導体基板の上に配設され、上記半導体基板上に順次配設されたｎ型の第１電子供給層、アンドープのチャネル層、ｎ型の第２電子供給層、およびアンドープのショットキ層を含む活性領域と、
この活性領域のショットキ層の表面に配設されたゲート電極と、
このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、
上記ゲート電極を介して互いに対向して上記キャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、
上記活性領域のうちゲート電極とドレイン電極との間の第１の領域が、ゲート電極の一部に隣接してゲート電極のゲート長の方向に延在する不活性領域を介して複数に分割されるとともに分割された各々の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長いことを特徴とする高周波半導体装置。
【請求項３】
活性領域の第１の領域が連続的に幅広に配設されたことを特徴とする請求項１記載の高周波半導体装置。
【請求項４】
活性領域の第１の領域が段階的に幅広に配設されたことを特徴とする請求項１記載の高周波半導体装置。
【請求項５】
活性領域の第１の領域であって分割された各々の領域が連続的に幅広に配設されたことを特徴とする請求項２記載の高周波半導体装置。
【請求項６】
活性領域の第１の領域であって分割された各々の領域が段階的に幅広に配設されたことを特徴とする請求項２記載の高周波半導体装置。
【請求項７】
ゲート電極に対向する側のドレイン電極の一辺がゲート電極に向かって凹状に形成されたことを特徴とする請求項１ないし６のいずれか１項に記載の高周波半導体装置。
【請求項８】
ゲート電極に対向する側のドレイン電極の一辺が活性領域の第１の領域の分割された各々の領域に対応してゲート電極に向かって凹状に形成されたことを特徴とする請求項５または６記載の高周波半導体装置。
【請求項９】
ソース電極またはドレイン電極を共有し、これらを対称軸としてゲート電極を配置することにより複数のソース電極、ゲート電極及びドレイン電極を連続的に配設したことを特徴とする請求項１ないし８のいずれか１項に記載の高周波半導体装置。
【請求項１０】
ゲート電極およびドレイン電極の平面形状がそれぞれ円環の部分形状をなして活性領域の上に配設されると共にソース電極、ゲート電極およびドレイン電極がソース電極を中心にして同心的に配設されたことを特徴とする請求項１ないし８のいずれか１項に記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波半導体装置に係り、３ＧＨｚ以上の高周波帯の特に電力増幅器として用いられる電界効果型の高周波半導体装置に関する。
【背景技術】
【０００２】
衛星通信や地上マイクロ波回線などの無線通信システムには固体増幅器（ＳＳＰＡ  Solid State Power Amplifier）が広く使用されている。従来３ＧＨｚ以上のＳＳＰＡ用のトランジスタとしてはＧａＡｓを用いた電界効果型トランジスタが用いられている。近年、通信のブロードバンド化が進展し、大量の情報を伝送することが益々求められている。この様な要請に応じて伝送される情報量の増大を図るためには、伝送速度を高めることが必要であり、さらに高い周波数帯域において使用されるＳＳＰＡの要求が高まり、高利得で且つ効率の高い高出力トランジスタが求められている。
このような要求に応じた内部調整型高周波高出力ＦＥＴとして、例えばｐ−ＨＥＭＴが使用される（以下、ｎ導電型を“ｎ−”で、ｐ導電型を“ｐ−”で、そして特に不純物を注入しないものを“ｉ−”で、表記する）。従来のｐ−ＨＥＭＴは低雑音増幅用トランジスタとして高性能化が図られてきたが、最近では電力増幅器として高耐圧かつ高出力の電界効果型トランジスタの開発が進められている。
【０００３】
このような電界効果型トランジスタの公知例としては、ＨＥＭＴ素子を小形化するために、ゲート電極がチップ領域内において連続した１本の線となるようにパターニングされ、ソース電極とドレイン電極との間では紙面において上下方向に延在し、それ以外の部分では左右方向に延在するようにパターンニングされた例が示されている（例えば、特許文献１、［００２２］および図８参照）
【０００４】
また他の公知例としては、高周波用化合物半導体電界効果トランジスタにおいて高耐圧を得ることと良好な高周波特性を両立させるために、ＨＥＭＴのゲート電極とドレイン電極との間に、不連続なキャップ層を設けた例が開示されている（例えば、特許文献２、［０００３］、［０００９］、［００１０］及び図３および図４参照）
【０００５】
また他の公知例としては、電界効果トランジスタにおいてリセスの側面にゲート電極が設けられ、ゲート電極が形成されたリセス近傍の基板平面部にソース電極を設け、リセス底部にドレイン電極が形成されることにより、リセスのソース電極側エッジからソース電極までの距離は変わらないが、ゲート電極がソース電極に接近して形成されるためにソース寄生抵抗が大幅に低減され、ゲート電極直下のチャネルにおける電界の水平成分が小さくなりリセス底部までの垂直成分により緩和されるため、ゲート・ドレイン間耐圧が向上する例が開示されている（例えば、特許文献３、［００１６］、［００１７］、及び図１参照）。
【０００６】
また他の公知例として、Ｔ型ゲート構造において、オフセットゲート構造と呼ばれるゲート・ソース間とゲート・ドレイン間のリセス幅が異なる構造についての記載や、Ｔ型電極を非対称に形成しドレイン側のＴ型電極の庇下部で生じる寄生容量をソース側のそれに比べて小さくしたり、ソース側のリセスエッチングを一段としドレイン側のリセスエッチング形状を二段として異なる形状とすることにより、ゲート・ドレイン耐圧を向上できるとする記載がある（例えば、特許文献４，［０００８］、［００３０］、［００３３］及び図１，図３参照）。
【０００７】
また他の公知例では、Ｔ型ゲートを有するオフセットゲート構造を備えた高出力ｐ−ＨＥＭＴの具体的デバイスが開示されている（例えば非特許文献１）。
【０００８】
【特許文献１】特開２００５−１５９１５７号公報
【特許文献２】特開２００１−６０６８４号公報
【特許文献３】特開平５−１２９３４４号公報
【特許文献４】特開２０００−２１９００号公報
【非特許文献１】H. Amasuga et al., “A High Power Density TaN/Au T-gate pHEMT with High Humidity Resistance for Ka-Band Applications,” IEEE IMS2005 Digest, June 2005
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このような電界効果型トランジスタにおいては一般に、ゲート・ドレイン間距離Ｌｒｄが長いと、ゲート・ドレイン間の電界が緩和されるので、ゲート・ドレイン間耐圧Ｖｇｄ０が高くなる。しかしながら１４ＧＨｚ程度の高周波においては、ｐ−ＨＥＭＴを含めて電界効果型トランジスタの出力電力が低下する。
例えば、１４ＧＨｚにてＬｒｄが異なるｐ−ＨＥＭＴをロードプルして、すなわち出力インピーダンスを変えて、出力電力Ｐ１ｄＢ（Ｗ／ｍｍ）を測定すると、Ｌｒｄ＝０．４５μｍのときＰ１ｄＢ≒０．７８Ｗ／ｍｍで、Ｌｒｄ＝２．０５μｍのときＰ１ｄＢ≒０．２５Ｗ／ｍｍであった。なおＬｒｄ＝０．４５μｍとＬｒｄ＝２．０５μｍとの間については、Ｌｒｄの増分を０．４μｍとして測定を行い、Ｌｒｄ＝０．４５μｍとＬｒｄ＝２．０５μｍとの間のＬｒｄの増加に対してほぼ線型にＰ１ｄＢが低下するという結果を得ている。
Ｌｒｄの増加により、ドレインの寄生抵抗Ｒｄは微増するが、上述の出力電力はＲｄの増分以上に急激に低下している。
特にゲート・ドレイン間距離Ｌｒｄの増加による出力電力の低下は、１ＧＨｚといった比較的低い周波数では軽微であるが周波数が高くなるほど大幅に低下する。
これを防ぐためには、ゲート−ドレイン間距離Ｌｒｄ短くすればよいのであるが、その場合ゲート・ドレイン間耐圧Ｖｇｄ０が低下し、高電圧で動作させることができず、結局出力電力が大きくならないという問題があった。
【００１０】
この発明は上記の問題点を解決するためになされたもので、第１の目的はゲート・ドレイン間耐圧を低下させることなく、出力電力を大きくできる高周波半導体装置を構成することである。
【課題を解決するための手段】
【００１１】
この発明に係る高周波半導体装置は、半絶縁性の半導体基板と、この半導体基板の上に配設され、半導体基板上に順次配設されたｎ型の第１電子供給層、アンドープのチャネル層、ｎ型の第２電子供給層、およびアンドープのショットキ層を含む活性領域と、この活性領域のショットキ層の表面に配設されたゲート電極と、このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、ゲート電極を介して互いに対向してキャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、活性領域のうちゲート電極とドレイン電極との間の第１の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長く配設されたものである。
【発明の効果】
【００１２】
この発明に係る高周波半導体装置においては、ゲート電極とドレイン電極との間の第１の領域がゲート電極からドレイン電極に向かって幅広に配設されているので、第１の領域のドレイン電極の幅に比例して最大電流が増加し、第１の領域に擬似的なＦＥＴが発生したとしても、ゲート電極により構成されるＦＥＴに大きな電流が供給されるために出力電力の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１はこの発明の一実施の形態に係る高周波半導体素子の平面図である。また図２は図１のＩＩ−ＩＩ断面における高周波半導体素子の断面図である。なお以下の図において同じ符号は同一のものか相当のものを表す。
図１において、高周波半導体装置に使用される高周波半導体素子としてのｐ−ＨＥＭＴ１０は、例えば衛星通信や地上マイクロ波回線などの無線通信システムにおける固体増幅器としての電力増幅器として使用される。このｐ−ＨＥＭＴ１０は内部整合型高周波ハイパワーＦＥＴであり、主に１４ＧＨｚ以上で使用され、ゲート幅１ｍｍ当り０．５Ｗ以上の出力を有する素子である。ここで内部整合型というのはパッケージ内の高周波半導体素子の外側に内部整合基板を設けたものである。
図１及び図２においてｐ−ＨＥＭＴ１０は、素子領域１２の周りを不活性領域１４が取り囲んでいる。
【００１４】
素子領域１２はチャネル層３０（図２において説明する）を含む活性領域１６の上にゲート電極１８が配設され、活性領域１６上においてゲート電極１８を挟んでソース電極２０とドレイン電極２２とが互いに対向して配置されている。
なお図１においては、図２において示されているコンタクト層３８が省略されるとともに、ゲート電極１８はＴ型電極の上層部分が省略され、活性領域１６に接合されているＴ型の脚部の下層部分のみが表示されている。この表示方法は以降の各平面図においても同様である。
また図１においてゲート電極１８のゲート幅はｙ方向の長さで、ゲート長Ｌｇはｘ方向の長さである。
ゲート電極１８とドレイン電極２２との間の活性領域は第１の領域としてのドレイン側活性領域１６ａであり、ゲート電極１８とソース電極２０との間の活性領域はソース側活性領域１６ｂである。
【００１５】
一般に、ゲート・ドレイン間距離Ｌｒｄが長いとゲート・ドレイン間の電界が緩和されるので、ゲート・ドレイン間耐圧Ｖｇｄ０が高くなる。例えばｐ−ＨＥＭＴ１０においては、ゲート・ドレイン間距離Ｌｒｄは０．１μｍから数十μｍ程度である。そしてドレイン側活性領域１６ａとソース側活性領域１６ｂを合わせると、０．３μｍから数十μｍ程度となる。
またｐ−ＨＥＭＴ１０においては、例えばゲート長Ｌｇは０．３μｍ、ゲート幅は６０μｍ程度である。
またｐ−ＨＥＭＴ１０においては、ゲート電極１８とソース電極２０との距離を小さくするとともにゲート電極１８とソース電極２０との距離よりもゲート電極１８とドレイン電極２２との間の距離Ｌｒｄを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Ｖｇｄ０を高めている。
さらに、この実施の形態においては、ソース側活性領域１６ｂの幅（ｙ方向の長さ）はゲート電極１８及びソース電極２０の電極幅と同じであるが、ドレイン側活性領域１６ａの幅（ｙ方向の長さ）は、ゲート電極１８からドレイン電極２２に向かって、つまりドレイン電極２２に接近するに伴って、ゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大している。
【００１６】
図２においてｐ−ＨＥＭＴ１０の積層構造が示されている。
ｐ−ＨＥＭＴ１０は、半導体基板としての半絶縁性のＧａＡｓ基板２４の上にバッファ層２６、ｎ−ＡｌＧａＡｓにより形成された下側電子供給層２８、ｉ−ＩｎＧａＡｓにより形成されたチャネル層３０、ｎ−ＡｌＧａＡｓにより形成された上側電子供給層３２、ｉ−ＡｌＧａＡｓで形成されたショットキ層３４が順次配設され、このショットキ層３４の表面にＴ型のゲート電極１８がショットキ接合されている。
さらにショットキ接合されたゲート電極の脚部下層を埋め込むようにして、ショットキ層３４の表面にｉ−ＧａＡｓにより形成されたキャップ層３６が配設されている。
このキャップ層３６の表面上のソース領域及びドレイン領域にそれぞれｎ−ＧａＡｓにより形成されたコンタクト層３８が配設され、このコンタクト層３８の上にソース電極２０及びドレイン電極２２が配設されて、ダブルへテロ型のｐ−ＨＥＭＴ素子が形成される。
そして素子領域１２を残してその周りにプロトン（Ｈ）かヘリウム（Ｈｅ）をＧａＡｓ基板２４の深さまで注入することによって不活性領域１４が形成され、素子分離が行われている。
【００１７】
これらの各層の厚や不純物濃度は、例えば下側電子供給層２８および上側電子供給層３２の層厚は５００Åでそのｎ−ＡｌＧａＡｓの不純物濃度は１×１０１８ｃｍ−３、チャネル層３０の層厚は３０〜５００Å、ショットキ層３４の層厚は５０〜５００Å、キャップ層３６の層厚は２００〜２０００Å、コンタクト層３８の層厚は５００〜２０００Åでそのｎ−ＧａＡｓの不純物濃度は１×１０１８ｃｍ−３程度に形成されている。
これらの各層のうち、活性な半導体領域である活性領域１６を構成するのは、この実施の形態においては、下側電子供給層２８、チャネル層３０、上側電子供給層３２、およびショットキ層３４である。この活性領域１６において、下側電子供給層２８とチャネル層３０との界面のチャネル層３０内及び上側電子供給層３２とチャネル層３０との界面のチャネル層３０内にチャネルが形成され、電子、およびホールが流れてトランジスタ動作を行う。
ｐ−ＨＥＭＴ１０において、ゲート電極１８の直下に形成される本来の電界効果トランジスタ、これを第１ＦＥＴとする。またｐ−ＨＥＭＴ１０のようにゲート・ドレイン間耐圧Ｖｇｄ０を高くするために、ゲート・ドレイン間距離Ｌｒｄを長くした場合には、ゲート・ドレイン間のドレイン側活性領域１６ａにはゲート電極はないがゲート電極１８直下と同様のチャネルが存在するために、キャップ層３６の中や表面に電荷が滞留（トラップ）されると、第１ＦＥＴに加えて図２の（Ａ）で示されるような擬似的な電界効果トランジスタ、第２ＦＥＴが構成される。
【００１８】
図３はこの発明の一実施の形態に係る高周波半導体素子の擬似的ＦＥＴを考慮したｐ−ＨＥＭＴの等価回路である。
図３において、第１ＦＥＴ４０のゲートはゲート電極１８に接続され、ソースはソース電極２０を介して接地され、ドレイン電極は第２ＦＥＴ４２および抵抗Ｒ１及びＲ２により形成される回路を介してドレイン電極２２に接続されている。
第２ＦＥＴ４２は、普段は空乏化されていないので、ＯＮ状態のＦＥＴと考えられ、僅かな抵抗がゲート・ドレイン間に付加されるだけである。しかしながら１４ＧＨｚといった高周波における大電力動作では、第１ＦＥＴ４０に付随する寄生容量によりＤＣ的な最大電流Ｉｍａｘを大きく越える電流が流れる。
このとき従来の構成、すなわちゲート・ドレイン間の活性領域の幅とゲート・ソース間の活性領域の幅が等しい場合、では、第２ＦＥＴ４２はＩｍａｘを越える電流を供給することができずに抵抗が増加し、流れる電流を抑制し、このために出力電力が大きくならないという現象が起きた。
しかしながらｐ−ＨＥＭＴ１０においては、ドレイン電極２２の電極幅（ｙ方向の長さ）をゲート電極１８のゲート幅やソース側活性領域１６ｂの幅（ｙ方向の長さ）よりも長くし、ドレイン側活性領域１６ａの幅（ｙ方向の長さ）をゲート電極１８からドレイン電極２２に向かって、ゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大している。
【００１９】
活性領域１６の層構造はドレイン側活性領域１６ａにおいてもソース側活性領域１６ｂにおいても同じであるので、活性領域１６の幅（ｙ方向の長さ）に比例して最大電流が増加する。このためにドレイン側活性領域１６ａに構成される第２ＦＥＴ４２は、第１ＦＥＴ４０よりも大きな電流を供給することができる。従って１４ＧＨｚといった高周波における大電力動作においても、第２ＦＥＴ４２の抵抗は増加することなく、大電流を第１ＦＥＴ４０に供給することができるので、出力電力の低下が抑制される。
すなわち、ｐ−ＨＥＭＴ１０においては、ゲート・ドレイン間距離Ｌｒｄを短くすることなしに、出力電力の低下を抑制することができる。従ってゲート・ドレイン間耐圧Ｖｇｄ０を低下することなくより大きな出力電力を得ることができる。
【００２０】
図４はこの発明の一実施の形態に係る高周波半導体素子の変形例を示す平面図である。
図１においては、素子一つの例を示しているが、図４の高周波半導体素子は複数個のｐ−ＨＥＭＴの素子を有する例である。通常出力電力を大きくするためには、複数個のｐ−ＨＥＭＴの素子が連続して配設されている。
ｐ−ＨＥＭＴ４６においては、二つのｐ−ＨＥＭＴ１０の素子のソース電極２０またはドレイン電極２２を共有するように配置し、ソース電極２０を対称軸としてソース側活性領域１６ｂが、またドレイン電極２２を対称軸としてドレイン側活性領域１６ａが配置することにより、複数個のｐ−ＨＥＭＴ１０の素子が連続して配設されている。
さらにこのｐ−ＨＥＭＴ４６の場合でも、ゲート電極１８とソース電極２０との距離を小さくするとともにゲート電極１８とソース電極２０との距離よりもゲート電極１８とドレイン電極２２との間の距離Ｌｒｄを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Ｖｇｄ０を高めている。
さらに、ソース側活性領域１６ｂの幅（ｙ方向の長さ）はゲート電極１８及びソース電極２０の電極幅と同じであるが、ドレイン側活性領域１６ａの幅（ｙ方向の長さ）は、ゲート電極１８からドレイン電極２２に向かって、ゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大している。
このようにｐ−ＨＥＭＴ４６はｐ−ＨＥＭＴ１０の素子を複数個連続して配設することにより、所望の出力電力を有する高周波半導体素子を構成している。
【００２１】
ｐ−ＨＥＭＴ１０およびｐ−ＨＥＭＴ４６においては、ゲート・ソース間距離よりもゲート・ドレイン間距離Ｌｒｄを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Ｖｇｄ０を高め、ドレイン側活性領域の幅をゲート電極からドレイン電極に向かって、ゲート電極の電極幅からドレイン電極の電極幅に連続的に拡大することにより、ゲート・ドレイン間耐圧Ｖｇｄ０を低下することなく、出力電力の低下を抑制することができる。延いては耐圧が高くより大きな出力電力を有する高周波半導体装置を構成することができる。
【００２２】
なお、ｐ−ＨＥＭＴ１０およびｐ−ＨＥＭＴ４６においては、ドレイン側活性領域１６ａの幅をゲート電極１８からドレイン電極２２に向かって、ゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大しているが、段階的に拡大してもよい。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、半絶縁性の半導体基板と、この半導体基板の上に配設され、導電型の半導体層からなるチャネル層を含む活性領域と、この活性領域の上に配設されたゲート電極と、このゲート電極を介して活性領域の表面上に互いに対向して配設されたソース電極及びドレイン電極とを備え、活性領域のうちゲート電極とドレイン電極との間の第１の領域がゲート電極からドレイン電極に向かって幅広に配設されたもので、この構成により第１の領域のドレイン電極の幅に比例して最大電流が増加し、第１の領域に擬似的なＦＥＴが発生したとしても、ゲート電極により構成されるＦＥＴに大きな電流が供給されるために出力電力の低下を抑制することができる。延いては耐圧が高くより大きな出力電力を有する高周波半導体装置を構成することができる。
【００２３】
また、ソース電極またはドレイン電極を共有し、これらを対称軸としてゲート電極を配置することにより複数のソース電極、ゲート電極及びドレイン電極を連続的に配設したもので、所望の出力電力を有する高周波半導体素子を構成することができる。
【００２４】
実施の形態２．
図５はこの発明の一実施の形態に係る高周波半導体素子の平面図である。また図６は図５のＶＩ−ＶＩ断面における高周波半導体素子の断面図である。なお図５のＶ−Ｖ断面における高周波半導体素子の断面図は図２と同じである。
図５において示されるように、この実施の形態２に係るｐ−ＨＥＭＴ５０はソース電極２０とドレイン電極２２との間に延在する不活性領域５２により活性領域１６が２箇所に分割されている。そして個々のソース側活性領域１６ｂ１及び１６ｂ２は、ゲート電極１８とソース電極２０との間において一様な幅（ｙ方向の長さ）でｘ方向に延長されているが、個々のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）は、ゲート電極１８からドレイン電極２２に向かって、個々のゲート電極１８１および１８２の電極幅から連続的に拡大している。
【００２５】
図５のＶ−Ｖ断面における高周波半導体素子の断面図を示す図２に示されるように、ｐ−ＨＥＭＴ５０の積層構造は実施の形態１に係るｐ−ＨＥＭＴ１０と同じである。また図６に示されるこの実施の形態ではプロトン（Ｈ）かヘリウム（Ｈｅ）をキャップ層３６からＧａＡｓ基板２４の深さまで注入することによって不活性領域５２が形成され、活性領域１６の分割が行われている。
ゲート幅が、例えば２００μｍというような長さを有する場合について考えると、ドレイン側活性領域１６ａの幅がゲート電極１８からドレイン電極２２に向かって、ゲート電極１８の全電極幅からドレイン電極２２の全幅に連続的に拡大する場合、ゲート電極１８の全電極幅に対するドレイン電極２２の全幅の比が大きくなると、ドレイン側活性領域１６ａの幅の辺縁近傍のみに電流が供給されて、ドレイン側活性領域１６ａの幅の中心部への電流供給が行われにくいということが起きる場合がある。
しかしｐ−ＨＥＭＴ５０においては、ドレイン側活性領域１６ａを、例えば２分割し、ドレイン側活性領域１６ａ１および１６ａ２としているので、ゲート電極１８の直下の各位置からドレイン電極２２までの距離は、各位置において大きな差が発生しないので、ドレイン側活性領域１６ａにほぼ均等に電流が供給され、ドレイン側活性領域１６ａの幅に比例した最大動作電流が流れることとなる。
このため、実施の形態１のｐ−ＨＥＭＴ１０の効果に加えて、より大きな出力電力を効率よく得ることができる。なおこの実施の形態では活性領域１６を２分割したがさらに分割を多くしてもかまわない。
【００２６】
図７はこの発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。なお図７のＶＩＩａ−ＶＩＩａ断面における高周波半導体素子の断面図は図２と同じである。また図７のＶＩＩｂ−ＶＩＩｂ断面における高周波半導体素子の断面図は図６と同じである。
図７において、ｐ−ＨＥＭＴ５６はｐ−ＨＥＭＴ５０と基本的に同様の構造であるが、ドレイン側活性領域１６ａにおける不活性領域１４と接する辺縁及び不活性領域５２と接する辺縁をゲート電極１８側からドレイン電極２２に向かって段階的に拡大している。この構成により個々のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）は、ゲート電極１８からドレイン電極２２に向かって、個々のゲート電極１８１および１８２の電極幅から段階的に拡大している。
ｐ−ＨＥＭＴ５６のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）は、例えばここでは２段階に拡大している。なおｐ−ＨＥＭＴ５６のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）は２段階に拡大しているが、さらに多くの段階で拡大してもよい。
【００２７】
この変形例のｐ−ＨＥＭＴ５６においては、ｐ−ＨＥＭＴ５０のように個々のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）がゲート電極１８からドレイン電極２２に向かって、個々のゲート電極１８１および１８２の電極幅から連続的に拡大する場合に比べて、ドレイン側活性領域１６ａ１および１６ａ２の外に拡がる領域である張出部分５８が形成され活性領域がそれだけ広くなるので、寄生抵抗を減らすことができる。
電流は抵抗の低いところを流れるのでこの外側に拡がった張出部分５８が有効に働き最大動作電流を高めることができ、より大きな出力電力を得ることが可能となる。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、活性領域の第１の領域が、ゲート電極の一部に隣接してゲート電極のゲート長の方向に延在する不活性領域を介して複数に分割されるとともに分割された各々の領域がゲート電極からドレイン電極に向かって幅広に配設されたもので、ゲート幅が大きくなった場合でも、第１の領域の幅方向に均等に電流が供給され、大きな出力電力を効率よく得ることができる。
【００２８】
実施の形態３．
図８はこの発明の一実施の形態に係る高周波半導体素子の平面図である。なお図８のＶＩＩＩａ−ＶＩＩＩａ断面における高周波半導体素子の断面図は図２と同じである。また図８のＶＩＩＩｂ−ＶＩＩＩｂ断面における高周波半導体素子の断面図は図６と同じである。
図８において、ｐ−ＨＥＭＴ６０はｐ−ＨＥＭＴ５６と基本的に同様の構造であるが、ｐ−ＨＥＭＴ６０においてはドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）は、例えばここでは２段階に拡大していることに加えて、ｐ−ＨＥＭＴ５６とドレイン電極２２の形状が異なっている。すなわちゲート電極１８に対向しているドレイン電極２２が、ゲート電極１８に向かってドレイン側活性領域１６ａ全体として凹型をしている。つまりドレイン電極２２はゲート電極１８に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極１８側に直角に折れ曲がった辺縁を有する凹型の形状をしている。
【００２９】
このためにｐ−ＨＥＭＴ６０では、ドレイン側活性領域１６ａに接触しているドレイン電極２２の辺縁の長さが、より長くなる。従ってドレイン側活性領域１６ａの横方向からも給電することが可能となり、より大きな電流を供給することができる。
なお、ｐ−ＨＥＭＴ６０はドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）が段階的に拡大している場合であるが、連続的に拡大する場合において、ゲート電極１８に対向しているドレイン電極２２が、ゲート電極１８に向かってドレイン側活性領域１６ａ全体として凹型をしていてもよい。
またｐ−ＨＥＭＴ６０はドレイン側活性領域１６ａが不活性領域５２によって分割されている場合であるが、ｐ−ＨＥＭＴ１０のようにドレイン側活性領域１６ａの幅（ｙ方向の長さ）がドレイン電極２２に接近するに伴って不活性領域によって分割されずに全体としてゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大している場合において、ゲート電極１８に対向しているドレイン電極２２が、ゲート電極１８に向かってドレイン側活性領域１６ａ全体として凹型をしていてもよい。
図９はこの発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。なお図９のＩＸａ−ＩＸａ断面における高周波半導体素子の断面図は図２と同じである。また図９のＩＸｂ−ＩＸｂ断面における高周波半導体素子の断面図は図６と同じである。
【００３０】
図９におけるｐ−ＨＥＭＴ６４は、ｐ−ＨＥＭＴ６０と基本的に同様の構造であるが、ｐ−ＨＥＭＴ６０との相違点は次のとおりである。
すなわちｐ−ＨＥＭＴ６０のドレイン電極２２がゲート電極に向かってドレイン側活性領域１６ａ全体として凹型をしているのに対して、ｐ−ＨＥＭＴ６４のドレイン電極２２は不活性領域５２に対向する部分で突起部６６を有し、ドレイン電極２２ａ及び２２ｂが、ゲート電極１８に向かって個々のドレイン側活性領域１６ａ１および１６ａ２に対応した凹型をしている。
ドレイン電極２２ａ及び２２ｂのゲート電極１８１及び１８２に対向する個々の辺縁は、ゲート電極１８１及び１８２に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極１８１及び１８２の方に直角に曲がった直線部分とからなる形状を有し、個々の辺縁は突起部６６を介してドレイン電極２２の全幅方向に接続されている。
このためにｐ−ＨＥＭＴ６４では、ドレイン側活性領域１６ａに接触しているドレイン電極２２の辺縁の長さが、より長くなり、ドレイン側活性領域１６ａ１および１６ａ２個別に横方向から電流を供給することができる。従ってドレイン側活性領域１６ａ１および１６ａ２それぞれに対して、より大きな電流を供給することができる。延いてはドレイン側活性領域１６ａ全体として、より大きな電流を供給することができるのでさらに大きな出力電力を得ることができる。
なおこの変形例では突起部６６を一つ配設した構造になっているが、さらに不活性領域５２に対向して多くの突起部を設けてもよい。
【００３１】
図１０はこの発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。なお図１０のＸａ−Ｘａ断面における高周波半導体素子の断面図は図２と同じである。また図１０のＸｂ−Ｘｂ断面における高周波半導体素子の断面図は図６と同じである。
図１０におけるｐ−ＨＥＭＴ７０は、個々のドレイン側活性領域１６ａ１および１６ａ２の幅（ｙ方向の長さ）が、ゲート電極１８からドレイン電極２２に向かって、個々のゲート電極１８１および１８２の電極幅から連続的に拡大している点は実施の形態２のｐ−ＨＥＭＴ５０と同じであり、ドレイン電極２２が不活性領域５２に対向する部分で突起部６６を有するとともにドレイン電極２２が、ゲート電極１８に向かって個々のドレイン側活性領域１６ａ１および１６ａ２に対応した凹型をしている点はｐ−ＨＥＭＴ６４と同じである。
【００３２】
しかしながらｐ−ＨＥＭＴ７０のドレイン電極２２の形状とｐ−ＨＥＭＴ６０のそれとの相違点は次のとおりである。
すなわち、ｐ−ＨＥＭＴ６４においては、ドレイン電極２２ａ及び２２ｂのゲート電極１８１及び１８２に対向する個々の辺縁は、ゲート電極１８１及び１８２に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極１８１及び１８２の方に直角に曲がった直線部分とからなる形状を有し、この個々の辺縁は突起部６６を介してドレイン電極２２の全幅方向に接続されている。これに対して、ｐ−ＨＥＭＴ７０においては、ドレイン電極２２ａ及び２２ｂのゲート電極１８１及び１８２に対向する個々の辺縁は、ゲート電極１８１及び１８２に正面で対向し並行する並行直線部分２２１とこの並行直線部分２２１の両端において接続されたゲート電極１８１または１８２から並行直線部分２２１までの距離を半径とする円弧２２２とで構成され、この個々の辺縁は突起部６６を介してドレイン電極２２の全幅方向に接続されている。
この構成により、ｐ−ＨＥＭＴ７０においては、ゲート電極１８１及び１８２の直下の各位置からドレイン電極２２ａ及び２２ｂまでの距離が、各々一定となりゲート・ドレイン電極間の距離が均一となる。このため、ドレイン電極２２から均一に電流が供給されるとともに耐圧Ｖｇｄ０も活性領域１６内で均一となる。従って活性領域１６内で均等に電流が供給され、活性領域１６の幅に比例した最大動作電流を得ることができ、より大きな出力電力を得ることが可能となる。
また耐圧も活性領域１６内で不均一に劣化する部分がないので、耐圧が高くなり、高電圧の動作が可能となってより大きな出力電力が得られる。
【００３３】
図１１はこの発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。
また図１２は図１１のＸＩＩ−ＸＩＩ断面における高周波半導体素子の断面図である。なお図１１のＸＩ−ＸＩ断面における高周波半導体素子の断面図は図２と同じである。
図１１及び図１２において、ｐ−ＨＥＭＴ７４は、ｐ−ＨＥＭＴ６４と基本的に同様の構造であるが、ｐ−ＨＥＭＴ６４との相違点は次のとおりである。
すなわち、ｐ−ＨＥＭＴ６４の不活性領域５２はゲート電極１８の両側、つまりドレイン側活性領域１６ａとソース側活性領域１６ｂの両側に延在しており、この不活性領域５２によりドレイン側活性領域１６ａもソース側活性領域１６ｂも共に２箇所に分割されている。これに対して、ｐ−ＨＥＭＴ７４においては不活性領域５２はドレイン側活性領域１６ａのみに延在し、ドレイン側活性領域１６ａをドレイン側活性領域１６ａ１および１６ａ２に分割しているが、ソース側活性領域１６ｂには不活性領域５２は配設されておらずソース側活性領域１６ｂは分割されていない。
【００３４】
このため、ｐ−ＨＥＭＴ７４においては、ソース側活性領域１６ｂの幅が広くなっているので、ゲート・ソース間の寄生抵抗Ｒｓが低下する。従ってｐ−ＨＥＭＴ７４においては、抵抗による損失が減少し、より大きな出力電力が得られる。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、ゲート電極に対向する側のドレイン電極の一辺がゲート電極に向かって凹状に形成されたので、ドレイン側活性領域に接触しているドレイン電極の辺縁の長さが、より長くなる。このためにドレイン側活性領域へ、より大きな電流を供給することができる。延いては出力電力の大きい高周波半導体装置を構成することができる。
また、ゲート電極に対向する側のドレイン電極の一辺が活性領域の第１の領域の分割された各々の領域に対応してゲート電極に向かって凹状に形成されたので、ドレイン側活性領域に接触しているドレイン電極の辺縁の長さが、より長くなる。従ってドレイン側活性領域個々により大きな電流を供給することができる。延いてはドレイン側活性領域全体としてより大きな電流を供給することができるので、さらに大きな出力電力を得ることができる。
なお実施の形態２及び３に説明したｐ−ＨＥＭＴを、図４に示したｐ−ＨＥＭＴ４６の様にして、ソース電極またはドレイン電極を共有し、これらを対称軸としてゲート電極を配置することにより複数のソース電極、ゲート電極及びドレイン電極を連続的に配設し、所望の出力電力を有する高周波半導体素子を構成することができる。
【００３５】
実施の形態４．
図１３はこの発明の一実施の形態に係る高周波半導体素子の平面図である。なお図１３のＸＩＩＩ−ＸＩＩＩ断面における高周波半導体素子の断面図は図２と同じである。
図１３に示すように、ｐ−ＨＥＭＴ８０は平面形状が円弧状、この実施の形態では半円の形状を有し、活性領域１６の上にソース電極２０を中心にして、ソース側活性領域１６ｂ、ゲート電極１８、ドレイン側活性領域１６ａ、およびドレイン電極２２が、順次外周側に向けて同心円状に配設されたものである。ｐ−ＨＥＭＴ８０においては、既に説明したｐ−ＨＥＭＴと同様にゲート電極１８とソース電極２０との距離を小さくするとともにゲート電極１８とソース電極２０との距離よりもゲート電極１８とドレイン電極２２との間の距離Ｌｒｄを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Ｖｇｄ０を高める構成となっている。
またｐ−ＨＥＭＴ８０においては、ドレイン電極２２がゲート電極１８の外周側に位置しているので、ドレイン電極幅（この実施の形態では、円周方向長さ）がゲート幅（この実施の形態では、円周方向長さ）よりも半径に比例して長く構成される。すなわちドレイン側活性領域１６ａの幅（円周方向の長さ）は、ゲート電極１８からドレイン電極２２に向かって、つまりドレイン電極２２に接近するに伴って、ゲート電極１８の電極幅からドレイン電極２２の幅に連続的に拡大している。さらにｐ−ＨＥＭＴ８０の層構造は、ｐ−ＨＥＭＴ１０と同じ層構造をなしている。このため実施の形態１で説明したことと同様の効果を有している。
【００３６】
さらにｐ−ＨＥＭＴ８０においては、ゲート直下のドレイン側活性領域１６ａの各位置においてゲート幅の全ての位置においてゲート端からドレイン電極２２までの距離が一定となっている。すなわちゲート端からドレイン電極２２までの距離が均一になる。
このためにドレイン電極２２からドレイン側活性領域１６ａに均一に電流が供給され、ドレイン側活性領域１６ａの幅（すなわち円周方向長さ）に比例した最大動作電流を得ることができ、より大きな出力電力を得ることが可能となる。
さらに耐圧もドレイン側活性領域１６ａ内において劣化する部分がないので高くすることができて、より高電圧での動作が可能となり、延いてはより大きな出力電力を得ることができる。
図１４はこの発明の一実施の形態に係る高周波半導体素子の平面図である。
図１４で示されたｐ−ＨＥＭＴ８４は、ｐ−ＨＥＭＴ８０を複数個使用する場合の配置を示している。ｐ−ＨＥＭＴ８０を複数個使用するｐ−ＨＥＭＴ８４の場合には、電極を接続する配線においてはエアブリッジ等の配線を用いて接続することが必要となるが、所望の出力電力を有する高周波半導体素子を構成することができる。
ｐ−ＨＥＭＴ８０はこの実施の形態では半円としたが、円弧状であればどのような形状でもかまわない。
【００３７】
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、ゲート電極およびドレイン電極の平面形状がそれぞれ円環の部分形状をなして活性領域の上に配設されると共にソース電極、ゲート電極およびドレイン電極がソース電極を中心にして同心的に配設されたもので、この構成により耐圧が高くかつ最大動作電流が大きいすることができ、延いては出力電力をより大きくすることができる。
なお以上の説明は、一例としてｐ−ＨＥＭＴについて説明したが、例えばＭＥＳＦＥＴなどそのほかの電界効果型トランジスタにおいても同様の効果を奏する。
【産業上の利用可能性】
【００３８】
以上のように、この発明に係る高周波半導体装置は、３ＧＨｚ以上の高周波帯の、例えば衛星通信や地上マイクロ波回線などの無線通信システムにおける電力増幅器に適している。
【図面の簡単な説明】
【００３９】
【図１】この発明の一実施の形態に係る高周波半導体素子の平面図である。
【図２】図１のＩＩ−ＩＩ断面における高周波半導体素子の断面図である。
【図３】この発明の一実施の形態に係る高周波半導体素子の擬似的ＦＥＴを考慮したｐ−ＨＥＭＴの等価回路である。
【図４】この発明の一実施の形態に係る高周波半導体素子の変形例を示す平面図である。
【図５】この発明の一実施の形態に係る高周波半導体素子の平面図である。
【図６】図５のＶＩ−ＶＩ断面における高周波半導体素子の断面図である。
【図７】この発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。
【図８】この発明の一実施の形態に係る高周波半導体素子の平面図である。
【図９】この発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。
【図１０】この発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。
【図１１】この発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ断面における高周波半導体素子の断面図である。
【図１３】この発明の一実施の形態に係る高周波半導体素子の平面図である。
【図１４】この発明の一実施の形態に係る高周波半導体素子の平面図である。
【符号の説明】
【００４０】
２４  ＧａＡｓ基板、    ３０  チャネル層、    １６  活性領域、    １８  ゲート電極、    ２０  ソース電極、    ２２  ドレイン電極、    １６ａ  ドレイン側活性領域、    ５２  不活性領域。
【図１】
0005200323.tif 000002
【図２】
0005200323.tif 000003
【図３】
0005200323.tif 000004
【図４】
0005200323.tif 000005
【図５】
0005200323.tif 000006
【図６】
0005200323.tif 000007
【図７】
0005200323.tif 000008
【図８】
0005200323.tif 000009
【図９】
0005200323.tif 000010
【図１０】
0005200323.tif 000011
【図１１】
0005200323.tif 000012
【図１２】
0005200323.tif 000013
【図１３】
0005200323.tif 000014
【図１４】
0005200323.tif 000015