(57)【特許請求の範囲】
【請求項１】
バーチャル回転指令発生装置を内蔵する集中制御装置と複数組の同期駆動装置と電動機にて構成され、
前記バーチャル回転指令発生装置は、フレーム信号発生器と位相速度指令演算器を内蔵し、
前記フレーム信号発生器は、所定の時間間隔で上記位相速度指令演算器に演算開始信号を送出するとともに、時間基準となるフレーム信号を生成して上記複数組の同期駆動装置に送出し、
上記位相速度指令演算器は、
前記フレーム信号発生器が送出する演算開始信号を時間基準として、予め設定された速度設定信号から、時間の経過に対して速度指令がＳ字状に変化するＳ字の加減速特性を有する速度指令Ｖｒと、これに対応する位相指令Ｐｒを、それぞれ独立して演算して生成し、
前記フレーム信号が出力される時点における上記速度指令と位相指令は、位相速度指令通信信号として、通信回線により前記複数組の同期駆動装置に送出され、
前記複数の電動機はそれぞれハイブリッドエンコーダを付属し、
該ハイブリッドエンコーダは、アブソリュート信号として回転位相を出力するとともにインクリメンタル信号としてＳＩＮ信号とＣＯＳ信号を出力するものであり、
前記同期駆動装置は前記通信回線を介して送出された位相速度指令通信信号から位相指令と速度指令を抽出する位相速度指令検出装置と、
前記ハイブリッドエンコーダから出力されるアブソリュート信号とインクリメンタル信号から、位相フィードバック信号と速度フィードバック信号を検出する位相速度ＦＢ検出装置を備え、
前記同期駆動装置は制御用タイマを内蔵し、前記フレーム信号を受信したときの前記制御用タイマが出力する時刻を記録し、
前記同期駆動装置は、同期制御の演算を行うとき、ラッチ信号を出力し、このラッチ信号により前記制御用タイマから同期制御処理時刻を得て、前記バーチャル回転指令発生装置から受信した速度指令、位相指令と上記フレーム信号を受信したときの時刻から、該同期制御処理時刻における補間速度指令、補間位相指令を求め、
また、上記ラッチ信号が出力されるタイミングで、ハイブリッドエンコーダのアブソリュート信号とインクリメンタル信号を取り込み、これから位相フィードバック信号、及び速度フィードバック信号を得て、
同時刻の補間速度指令、補間位相指令と位相フィードバック信号、及び速度フィードバック信号を比較して、前記電動機の速度及び位相を前記バーチャル回転指令発生装置の指令に追従するように制御する
ことを特徴とする同期制御システム。
【請求項２】
前記バーチャル回転指令発生装置が内蔵する前記位相速度指令演算器は、プリセット用位相入力を保持する手段を備え、外部からプリセット用位相入力が与えられると、該プリセット用位相入力を初期値として、速度指令とは独立して位相指令を演算する
ことを特徴とする請求項１に記載の同期制御システム。
【請求項３】
バーチャル回転指令発生装置を内蔵する集中制御装置と複数組の同期駆動装置と電動機にて構成され、
前記バーチャル回転指令発生装置はフレーム信号発生器と位相速度指令演算器を内蔵し、
前記フレーム信号発生器は、一定の周波数のパルス信号によりカウントアップし、所定のカウント値になったときクリアされるフレームタイマを備え、所定の時間間隔で上記位相速度指令演算器に演算開始信号を送出するとともに、時間基準となるフレーム信号を生成して上記複数組の同期駆動装置に送出し、
前記位相速度指令演算器は、前記フレーム信号発生器が送出する演算開始信号を時間基準として、予め設定された速度設定信号から、時間の経過に対して速度指令がＳ字状に変化するＳ字の加減速特性を有する速度指令Ｖｒと、これに対応する位相指令Ｐｒをそれぞれ独立して演算して生成し、
前記フレーム信号が出力される時点における上記速度指令と位相指令は、位相速度指令通信信号として、通信回線により前記複数組の同期駆動装置に送出され、
上記フレーム信号が送出される時刻ｔ［ｎ］以前に、時刻ｔ［ｎ］における速度指令Ｖｒ（ｔ[ ｎ] ）及び位相指令Ｐｒ（ｔ[ ｎ] ）と、時刻ｔ［ｎ］と時刻ｔ［ｎ＋１］間の速度指令の差である速度指令偏差ΔＶｒ（ｔ[ ｎ＋１] ）及び位相指令の差である位相指令偏差ΔＰｒ（ｔ[ ｎ＋１] ）を、前記位相速度指令通信信号として、時刻ｔ［ｎ］までに通信回線から前記複数組の同期駆動装置に送出し、
前記フレーム信号発生器は、上記送信時刻以後の時刻ｔ［ｎ］に、フレーム信号を通信回線から前記同期駆動装置に送出し、
前記複数の電動機はそれぞれハイブリッドエンコーダを付属し、
該ハイブリッドエンコーダは、アブソリュート信号として、２のｉ乗以上の分解能で回転位相を出力し、インクリメンタル信号として、１回転当たり２のｉ乗以下のサイクル数のＳＩＮ信号とＣＯＳ信号を出力するものであり、
前記同期駆動装置は前記通信回線を介して送出された、位相速度指令通信信号から位相指令と速度指令を抽出する位相速度指令検出装置と、
前記ハイブリッドエンコーダから出力されるアブソリュート信号とインクリメンタル信号から、位相フィードバック信号と速度フィードバック信号を検出する位相速度ＦＢ検出装置を備え、
前記同期駆動装置は制御用タイマを内蔵し、
前記位相速度指令検出装置は前記位相速度指令通信により速度指令Ｖｒ（ｔ[ ｎ] ）及び位相指令Ｐｒ（ｔ[ ｎ] ）と、時刻ｔ［ｎ］と時刻ｔ［ｎ＋１］間の速度指令偏差ΔＶｒ（ｔ[ ｎ＋１] ）及び位相指令偏差ΔＰｒ（ｔ[ ｎ＋１] ）を受信するとともに、前記フレーム信号を受信したときの前記制御用タイマが出力する時刻ｔ［ｎ］を記録し、
前記同期駆動装置は同期制御の演算を行うときラッチ信号を出力し、前記制御用タイマからラッチ信号が出力されたときの同期制御処理時刻ｔｆ［ｎ］を得て、上記記録されている時刻ｔ［ｎ］と、上記受信した信号に基づき同期制御処理時刻ｔｆ［ｎ］における補間速度指令Ｖｈ（ｔｆ［ｎ］）、補間位相指令Ｐｈ（ｔｆ［ｎ］）を求め、
また、上記ラッチ信号に同期して同期制御処理時刻ｔｆ［ｎ］における位相フィードバック信号、及び速度フィードバック信号を得て、上記補間位相指令及び補間速度指令と位相フィードバック信号と速度フィードバック信号を比較し、前記電動機の速度及び位相を前記バーチャル回転指令発生装置の指令に追従するように制御する
ことを特徴とする同期制御システム。
【請求項４】
前記位相速度ＦＢ検出装置は検出する回転位相の上位ｉビットを前記アブソリュート信号にて初期化を行った後、前記上位ｉビットをＳＩＮ信号またはＣＯＳ信号の１周期毎に計数して更新し、回転位相の下位（ｍ＋２）ビットはＳＩＮ信号とＣＯＳ信号をＡ／Ｄコンバータにて数値化して得た電気角にて内挿する
ことを特徴とする請求項３の同期制御システム。
【請求項５】
前記位相速度指令演算器は、
速度設定信号と、予め設定された加減速時間特性に基づき、加速のときは加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、
減速のときは減速度が緩やかに増加する減速開始速度指令パターンとそれに対応した位相指令パターン、減速度が一定の減速一定速度指令パターンとそれに対応した位相指令パターン、および減速度が緩やかに減少する減速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、
上記加速開始速度指令パターン、加速一定速度指令パターンおよび加速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づきＳ字の加速特性を得るとともに、上記減速開始速度指令パターン、減速一定速度指令パターンおよび減速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき、前記Ｓ字の減速特性を得て、このＳ字の加速特性、減速特性に基づき速度指令および位相指令を生成する
ことを特徴とする請求項１，２，３または請求項４に記載の同期制御システム。
【請求項６】
前記位相速度指令演算器は、
定格速度Ｖｓｍと、加速のときに速度指令が前記定格速度Ｖｓｍとなるまでの定格加速時間Ｔα０、加速開始時間Ｔα１、加速到達時間Ｔα３と、減速のときに速度指令が定格速度Ｖｓｍからゼロとなるまでの定格減速時間Ｔβ０、減速開始時間Ｔβ１、及び、減速到達時間Ｔβ３とからなる加減速時間特性が設定され、
前記加減速時間特性に基づき、加速のときは、上記加速開始時間Ｔα１の間に加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、上記［定格加速時間Ｔα０−加速開始時間Ｔα１−加速到達時間Ｔα３］の間の加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および上記加速到達時間Ｔα３の間に加速度が所定加速度から緩やかに減少し、速度指令が前記定格速度Ｖｓｍに到達する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、
減速のときは、上記減速開始時間Ｔβ１の間に、速度指令が上記定格速度Ｖｓｍから低下し減速度が緩やかに増加する減速開始速度指令パターンとそれに対応した位相指令パターン、上記［定格加速時間Ｔβ０−加速開始時間Ｔβ１−加速到達時間Ｔβ３］の間の減速度が一定の減速一定速度指令パターンとそれに対応した位相指令パターン、および上記減速到達時間Ｔβ３の間に速度指令が０まで低下し、減速度が緩やかに減少する減速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、
上記加速開始速度指令パターン、加速一定速度指令パターンおよび加速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき前記Ｓ字の加速特性を得るとともに、上記減速開始速度指令パターン、減速一定速度指令パターンおよび減速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき、前記Ｓ字の減速特性を得て、このＳ字の加速特性、減速特性に基づき前記速度指令および位相指令を生成する
ことを特徴とする請求項１，２，３または請求項４に記載の同期制御システム。
【請求項７】
前記位相速度指令演算器は、
加速のとき、（αａ×ｔ2 ）からなる速度指令関数Ｖα１と、時間の３乗による（αａ／３×ｔ3 ）からなる位相指令関数Ｐα１を生成し、該係数αａは予め前記加減速時間特性から演算して定め、
加速開始時間Ｔα１における加速開始速度指令パターンを上記速度指令関数Ｖα１に基づき定めるとともに、上記加速開始時間Ｔα１における加速開始位相指令パターンを上記位相指令関数Ｐα１に基づき定め、
加速度が一定の期間について、時間に比例した（αｂ×ｔ）からなる速度指令関数Ｖα２と、時間の２乗による（αｂ／２×ｔ2 ）からなる位相指令関数Ｐα２を生成し、該係数αｂは予め前記加減速時間特性から演算して定め、
加速度一定期間における加速一定速度指令パターンを上記速度指令関数Ｖα２に基づき定めるとともに、上記加速度一定期間における加速一定位相指令パターンを上記位相指令関数Ｐα２に基づき定め、
さらに、加速到達時間Ｔα３について、時間の２乗による｛−αｄ×（ｔ−Ｔα３）2 ＋αｆ｝となる速度指令関数Ｖα３と、時間の３乗による｛−αｄ／３×（ｔ−Ｔα３）3 ｝からなる位相指令関数Ｐα３を生成し、該係数αｄは予め前記加減速時間特性から演算して定め、
加速到達時間Ｔα３における加速到達速度指令パターンを上記速度指令関数Ｖα３に基づき定めるとともに、上記加速到達時間Ｔα３における加速到達位相指令パターンを上記位相指令関数Ｐα３に基づき定める
ことを特徴とする請求項６に記載の同期制御システム。
【請求項８】
前記バーチャル回転指令発生装置が内蔵する前記位相速度指令演算器は入力となる前記速度設定と出力となる前記速度指令を常時監視し、
前記速度設定が変化して前記速度指令と異なってその速度設定変化量が正であるとともに、該速度設定変化量が、加速開始時間Ｔα１の間における速度指令の増加量と加速到達時間Ｔα３における速度指令の増加量とを加えた値を越えるとき、加減速モード１とし、  上記加減速モード１において、
上記加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、これらの指令パターンからＳ字の加速特性を得て、
また、前記速度設定変化量が正であるとともに、速度設定変化量が、前記加速開始時間Ｔα１の間における速度指令の増加量と加速到達時間Ｔα３における速度指令の増加量との和以下のとき加減速モード２とし、
上記加減速モード２において、
上記加速度が緩やかに増加する加速開始速度指令パターンとそれぞれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれぞれに対応した位相指令パターンを演算して生成し、これらの指令パターンからＳ字の加速特性を得る
ことを特徴とする請求項７に記載の同期制御システム。
【請求項９】
上記加減速モード１のとき、
加速開始時間Ｔα１における加速開始速度指令パターンを上記速度指令関数Ｖα１に基づき定めるとともに、上記加速開始時間Ｔα１における加速開始位相指令パターンを上記位相指令関数Ｐα１に基づき定め、
加速度一定期間における加速一定速度指令パターンを上記速度指令関数Ｖα２に基づき定めるとともに、上記加速度一定期間における加速一定位相指令パターンを上記位相指令関数Ｐα２に基づき定め、
加速到達時間Ｔα３における加速到達速度指令パターンを上記速度指令関数Ｖα３に基づき定めるとともに、上記加速到達時間Ｔα３における加速到達位相指令パターンを上記位相指令関数Ｐα３に基づき定める
ことを特徴とする請求項８に記載の同期制御システム。
【請求項１０】
上記加減速モード２のとき、
加速開始時間Ｔα１より小となる短縮した加速開始時間ＴαＥＬを前記加減速時間特性から演算して生成し、
短縮した加速開始時間ＴαＥＬにおける加速開始速度指令パターンを、上記加速開始時間ＴαＥＬと、速度指令関数Ｖα１から導かれる速度指令関数Ｖα４により定めるとともに、上記加速開始時間ＴαＥＬにおける加速開始位相指令パターンを上記加速開始時間ＴαＥＬと、位相指令関数Ｐα１から導かれる位相指令関数Ｐα４に基づき定め、
また、加速到達時間Ｔα３より小となる短縮した加速到達時間ＴαＬＫを前記加減速時間特性から演算して生成し、
短縮した加速到達時間ＴαＬＫにおける加速到達速度指令パターンを、上記加速到達時間ＴαＬＫと、速度指令関数Ｖα３から導かれる速度指令関数Ｖα５により定めるとともに、上記加速到達時間ＴαＬＫにおける加速到達位相指令パターンを上記加速到達時間ＴαＬＫと、位相指令関数Ｐα３から導かれる位相指令関数Ｐα５に基づき定める
ことを特徴とする請求項8に記載の同期制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はセクショナル・ドライブによる新聞や商用のシャフトレス輪転印刷機、枚葉印刷機、高品質のフィルムを製造する延伸装置、精密な搬送装置などに用いられ、複数の電動機相互間の回転位相を高精度に一致せしめる同期制御システムに関するものである。
該同期制御システムの例をシャフトレス輪転印刷機で示せば、バーチャル回転指令発生装置と輪転印刷機の各印刷機や折り機の同期駆動装置から構成される。そして、該同期制御システムにおいて位相指令、速度指令や位相フィードバック、速度フィードバック信号はインクリメンタル方式の他アブソリュート方式の装置が用いられており、本発明はインクリメンタル方式とアブソリュート方式を混合したハイブリッド方式の信号を用いてより高精度の同期制御システムを実現する。
【０００２】
ここで、前記バーチャル回転指令発生装置と前記同期駆動装置は個別に設計されるものでなく、共通したアーキテクチャを基として設計を行うべきものである。これゆえ、本発明は前記バーチャル回転指令発生装置及び前記同期駆動装置を共通したアーキテクチャ、デザインにて構成し、精度の良い同期制御システムの実現しようとするものである。
【背景技術】
【０００３】
近年、複数の電動機を機械的に結合すること無く、電子的に相互に精度良く回転位相と回転速度を合わせて同期駆動を行うセクショナル・ドライブが考案されている。
そして、これの産業上の適用として例えば印刷装置において、印刷機、折り機や各種ロールを結合するラインシャフトを取り去ったシャフトレス輪転印刷機が国内においては１９９０年代から実用化されている。
本発明では同期制御の発明の開示をシャフトレス輪転印刷機を例に行うもので、図２２にパンフレット、広告、小冊子の印刷を行う商用シャフトレス輪転印刷機の従来例を示す。
【０００４】
図２２において、０３、０４、及び０５は給紙部、連続紙、及びインフィードを示し、前記連続紙０４は給紙部０３より供給されて前記インフィード０５により後述する印刷機へ送出される。
１０ａ、１０ｂ、１０ｃ、及び１０ｄはそれぞれ第１の印刷機から第４の印刷機を示し、それぞれ例えばイエロー、シアン、マゼンダ及びブラックのカラー印刷を行う。
１１、１２、及び１３はそれぞれドライヤ、クーリング、ドラッグを示し、前記連続紙０４は前記ドライヤ１１及びクーリング１２にてそれぞれ加熱により乾燥、冷却され、前記ドラッグ１３にて連続紙０４は次に説明する折り機１５ｆに送出される。折り機１５ｆは印刷された連続紙を裁断し折り畳む装置である。
【０００５】
そして、前記第１の印刷機から第４の印刷機、及び前記折り機１５ｆはそれぞれ個別に設置した電動機にて精度良く回転位相を合わせて運転されている。
該電動機群は集中制御装置や同期駆動装置により駆動され、前記図２２において０１、０２はそれぞれ集中制御装置及び通信回線を示し、０６ａ、０７ａ、及び０８ａは前記第１の印刷機１０ａを精度よく同期制御にて駆動するそれぞれ同期駆動装置、電動機、及びロータリエンコーダである。同様に前記第２の印刷機から第４の印刷機も前記図２２に示す通りそれぞれ個別に同期駆動装置、電動機、及びロータリエンコーダを備えている。
次に、０６ｆ、０７ｆ、及び０８ｆは前記折り機１５ｆを同期制御にて駆動するそれぞれ同期駆動装置、電動機、及びロータリエンコーダである。
【０００６】
かように、従来例の前記図２２では、前記集中制御装置０１は速度指令や位相指令を前記通信回線０２経由にて前記同期駆動装置０６ａから０６ｆに送出する。そして、該同期駆動装置群は前記第１の印刷機を例にすれば、前記同期駆動装置０６ａは前記集中制御装置０１から速度指令や位相指令を受信し、前記ロータリエンコーダ０８ａから速度フィードバックや位相フィードバックを検出し前記電動機０７ａを高精度に同期制御にて駆動する。
商用シャフトレス輪転印刷機においては、イエロー、シアン、マゼンダ及びブラックなどの印刷機を駆動する電動機や折り機を駆動するそれぞれの電動機を相互に高精度にて回転位相と回転速度を一致せしめる同期制御を行って高速のカラー印刷を実現している。そして、このシャフトレス輪転印刷機は従来のシャフト有り印刷機と比較して、
（１−１）設置が容易である。
（１−２）自由な印刷機の運転が可能である。
（１−３）作業性が向上する。
（１−４）損紙が低減する。
（１−５）保守が容易となる。
などの有利な特徴を有している。
ここで、前記インフィード０５、クーリング１２、及びドラッグ１３は速度同調にてそれぞれ個別に電動機で駆動されるが、これらは本発明の対象外であり前記図２２では電動機など駆動系統の記載を割愛している。
【０００７】
次に、これまで説明した従来例の図２２について、前記ロータリエンコーダ０８ａの具体例を示せば図２３に示すインクリメンタルエンコーダ０８１が従来から使用されている。
該インクリメンタルエンコーダ０８１は図２３−（ａ）に示す通り、回転に応じて発生する複数の矩形波であって９０度位相差のＡ相信号とＢ相信号と１回転に１つの矩形波となるＺ相信号を出力する。図２３−（ｂ）、（ｃ）、及び（ｄ）は前記インクリメンタルエンコーダ０８１が回転するとき前記Ａ相信号、Ｂ相信号、及びＺ相信号の時間的推移を例示している。
【０００８】
従来例では前記図２２の同期駆動装置０６ａは図示しないフィードバック用のクリア可能なアップダウンカウンタを内蔵し、該フィードバック用アップダウンカウンタは前記インクリメンタルエンコーダ０８１の前記Ａ相信号及びＢ相信号を計数入力として回転方向によりアップカウントまたはダウンカウントを行い、前記Ｚ相信号をクリア入力として計数値のクリアを行って１回転の回転位相を検出している。そして具体例を示せば、前記Ａ相信号及びＢ相信号が１回転当たり１９２００ｐｐｒ（Ｐｕｌｓｅ  ｐｅｒ  Ｒｏｕｎｄ）のインクリメンタルエンコーダ０８１を用いるとき、前記Ａ相信号及びＢ相信号を２逓倍の処理を行って前記フィードバック用アップダウンカウンタの計数入力とすれば、該フィードバック用アップダウンカウンタは下記の（１）式の分解能にて前記電動機０７ａの回転位相Ｐを検出し出力する。
Ｐ＝１９，２００×４＝７６，８００…（１）式
そして、前記図２２の前記電動機０７ａの１分間当たりの回転速度が１６００ｍｉｎ-1のとき、前記フィードバック用アップダウンカウンタの計数入力の周波数Ｆは下記の（２）式となる。
Ｆ＝１９２００ｐｐｒ×４×１６００ｍｉｎ-1÷６０ｓ＝２．０４８ＭＨｚ…（２）式
【０００９】
かような前記インクリメンタルエンコーダ０８１を用いるとき、前記図２２の集中制御装置０１は図示しないバーチャル回転指令発生装置を内蔵する。該バーチャル回転指令発生装置として例えば特許文献１の速度および位置信号発生器の発明が開示されている。
特許文献１の速度および位置信号発生器は前記Ａ相信号、Ｂ相信号、及びＺ相信号を電子的にエミュレートして発生させている。そして、前記同期駆動装置０６ａは前記フィードバック用アップダウンカウンタと同様の動作を行う図示しない指令用のクリア可能なアップダウンカウンタを内蔵し、該指令用アップダウンカウンタは前記速度および位置信号発生器が出力する前記Ａ相信号、Ｂ相信号、及びＺ相信号を入力して指令の回転位相を検出する。
上述の指令側もフィードバック側もＡ相、Ｂ相、及びＺ相のインクリメンタル信号を用いた同期制御はいわばインクリメンタル方式の同期制御と言うべきものであって、特許文献２にその発明が開示されている。
【００１０】
そして、前記インクリメンタル方式の同期制御の特長は次の（２−１）から（２−５）の通りである。
（２−１）３つの矩形波信号を用いるのみで前記インクリメンタルエンコーダ０８１の構造が比較的シンプルで故障が少ない。
（２−２）前記同期駆動装置０６ａが具備すべき指令用とフィードバック用のインクリメンタル信号のインターフェイスは、比較的にシンプルなハードウェア構成とできる。
（２−３）前記同期駆動装置０６ａが内蔵する前記指令用とフィードバック用のそれぞれのアップダウンカウンタは、相互に類似のハードウェア構成とすることが可能で信頼性の向上となる。
（２−４）前記同期駆動装置０６ａが内蔵する前記指令用とフィードバック用のアップダウンカウンタは、リアルタイムに計数を行うので計数の遅れ時間が無く回転位相を検出できる。
（２−５）前記同期駆動装置０６ａが内蔵する前記指令用とフィードバック用のアップダウンカウンタは同時にラッチすることが容易である。すなわち、同時刻の指令とフィードバックの回転位相を確実に検出することができる。
一方、前記インクリメンタル方式の克服すべき項目は次の（２−６）から（２−８）の通りである。
（２−６）１回転の回転位相の分解能を大きくすることに限界があり、従来例では前記（１）式で示した通り約１０万以下で使用されることが多い。
（２−７）前記Ａ相信号及びＢ相信号による計数入力の周波数が前記（２）式に例示した通り２ＭＨｚを越えていることにおいても、これ以上の回転位相の分解能のアップは非常に困難である。
（２−８）電源をオン後、前記インクリメンタルエンコーダ０８１のＺ相信号がアクティブになるまで回転位相の検出ができず、最も長い場合、１回転するまで待つ必要がある。
【００１１】
次に前記図２２のロータリエンコーダ０８ａとして前記図２３のインクリメンタルエンコーダ０８１を用いる他、図２４に示すアブソリュートエンコーダ０８２を用いることが可能である。該アブソリュートエンコーダ０８２は図２４−（ａ）に示す通り、２進数ｋビット長のアブソリュート回転位相を生成して出力し、１回転の回転位相Ｐは近年例えば２４ビット長など次の（３）式の高分解能のもが入手可能となっている。
Ｐ＝２24＝１６，７７７，２１６  …（３）式
該図２４−（ａ）のアブソリュートエンコーダ０８２は前記図２２の同期駆動装置０６ａと接続されるが、２４ビット長の信号線にて前記同期駆動装置０６ａまでパラレル接続することは実用的ではないためシリアルの双方向の通信により接続されるのが常である。  そして、この通信によるアブソリュート回転位相信号の授受において、図２４−（ｂ）は前記同期駆動装置０６ａがリクエスト時刻Ｔ１、Ｔ４とサンプリング周期ΔＴにて前記アブソリュートエンコーダ０８２に回転位相のリクエストを送信する動作を表している。  そして、図２４−（ｃ）は前記アブソリュートエンコーダ０８２が検出時刻Ｔ２にてアブソリュート回転位相を取得し、時刻Ｔ３にアンサーを送信する動作を模擬的に表す。また、前記サンプリング周期ΔＴは例えば０．１ｍｓから１ｍｓである。
【００１２】
ここで、前記アブソリュートエンコーダ０８２は、電源をオンした直後からアブソリュート回転位相を検出するので加速や減速、更には停止動作を伴う位置制御に広く使用されている。しかるに、前記シャフトレス輪転印刷機は印刷物の生産性を向上せしめるため、極力、トップスピードにて運転が継続される。そして、前記図２４のリクエスト時刻Ｔ１と検出時刻Ｔ２には不定な時間差が存在し該時間差を例えば４０μｓとしたとき、前記（３）式の分解能を有して１６００ｍｉｎ-1にて運転するとき、リクエスト時刻Ｔ１と検出時刻Ｔ２の間に遷移する回転位相ΔＰは下記（４）式に示す通り２５．２の値となる。
【００１３】
ΔＰ＝［２24／（１６００ｍｉｎ-1÷６０ｓ）］×４０μｓ×１０-6＝２５．２
…（４）式
【００１４】
すなわち、前記アブソリュートエンコーダ０８２の回転位相Ｐは前記（３）式など大きい分解能を有するが、前記同期駆動装置０６ａが回転位相Ｐをリクエストしてその値を得るまで前記（４）式相当の遅延を伴ってリアルタイムな検出が困難となり、これはシャフトレス輪転印刷機などの同期制御には極めて不利と推定される。また、通信回線にノイズが侵入したときなどアブソリュート回転位相の取得に失敗し再トライするときも、同様に０．１ｍｓから１ｍｓの時間を待たなければならない。
【００１５】
ここで、前記アブソリュートエンコーダ０８２を用いる制御はいわばアブソリュート方式と言うべきものであって、その特長は次の（３−１）から（３−２）の通りである。
（３−１）１回転の回転位相の分解能が１００万以上のものが入手可能である。
（３−２）電源をオン後、直ちに回転位相の検出が可能である。
また、シャフトレス輪転印刷機などトップスピードもしくは該スピード近辺にて継続して運転する用途のとき、前記アブソリュートエンコーダ０８２の克服すべき項目は次の通りである。
（３−３）通信によりアブソリュート回転位相を得ているため、リアルタイムな回転位相の検出が困難である。
（３−４）通信によりアブソリュート回転位相を得ているため、前記同期駆動装置０６ａ側にて通信エラーを検知したとき、再度アブソリュート回転位相を得るために例えば０．１ｍｓから１ｍｓなど時間を要す。
（３−５）リアルタイムな回転位相の検出が困難なことより、同時刻の指令とフィードバックの回転位相の検出も困難となる。
【００１６】
次に、前記図２２のロータリエンコーダ０８ａとして前記図２３のインクリメンタルエンコーダ０８１及び前記図２４のアブソリュートエンコーダ０８２の他、図２５に示すハイブリッドエンコーダ０９を用いることが可能である。
ハイブリッドエンコーダ０９は粗い分解能のアブソリュートエンコーダと、矩形波に換えてＳＩＮ及びＣＯＳ信号によるインクリメンタルエンコーダの双方の機能を内蔵している。そして、特許文献３にハイブリッドエンコーダに関係する発明が開示されており、図２５−（ａ）は前記特許文献３の図１の一部を引用し、図２５−（ｂ）は前記特許文献３の図３−（ｆ）を引用している。
【００１７】
始めに前記図２５−（ａ）において、アブソリュートエンコーダ部は２進数でＲ２ビットから（Ｒｉ＋１）ビットまでｉビットの分解能にて回転位相を検出し、双方向の通信０２ｅを介して前記同期駆動装置０６ａに送信される。インクリメンタルエンコーダ部は図中、端子Ｓ、Ｃより１回転当たり２のｉ乗以下のサイクル数のＳＩＮとＣＯＳ信号を出力し、信号線０２ｆを介して同じく前記同期駆動装置０６ａに出力される。
図２５−（ｂ）は前記ハイブリッドエンコーダ０９が検出する１回転の回転位相を説明し、相対上位位相値ＴＨと正弦波区間は前記アブソリュートエンコーダ部が出力する粗い回転位相であって、補間位相値は前記インクリメンタルエンコーダ部が出力するＳＩＮとＣＯＳ信号から内挿される回転位相である。該図２５−（ｂ）における「ｉビット」と「ｍビット」は前記特許文献３にてそれぞれ１０ビットと１２ビットの場合が例示され、このとき前記ハイブリッドエンコーダ０９から次の（５）式の通り約１，６００万を越える回転位相を得ることが可能となっている。
Ｐ＝１０２４×４×４０９６＝１６，７７７，２１６    …（５）式
【００１８】
かような前記ハイブリッドエンコーダ０９を用いたハイブリッド方式は、前記インクリメンタルエンコーダ０８１と前記アブソリュートエンコーダ０８２の利点を併せ持つものであって、その特長は次の（４−１）から（４−３）の通りである。
（４−１）１回転の回転位相の分解能が１００万以上のものが入手可能である。
（４−２）電源をオン後、直ちに回転位相の検出が可能である。
（４−３）リアルタイムに遅れ時間なしに回転位相を検出できる。
かような前記ハイブリッドエンコーダ０９の特長はシャフトレス輪転印刷機の同期制御に好適のものであって、本発明は該ハイブリッドエンコーダ０９を用いるものである。
しかしながら、前記図２２の電動機０７ａのフィードバックとして高性能の前記ハイブリッドエンコーダ０９を用いる場合に、これと均等して指令側の前記図２２の集中制御装置０１に優れたバーチャル回転指令発生装置を準備する必要がある。次に前記ハイブリッドエンコーダ０９と共に使用されているバーチャル回転指令発生装置の従来例について示す。
【００１９】
前記特許文献１にて示したインクリメンタル方式のバーチャル回転指令発生装置に代わり、アブソリュート方式やハイブリッド方式のバーチャル回転指令発生装置のために、欧州にて規格化されたＳＥＲＣＯＳやその他特許文献４が公開されている。ここで、該ＳＥＲＣＯＳは複数台の電動機の位置制御を可能とする通信の規格であって、前記バーチャル回転指令発生装置や同期駆動装置は別途準備せねばならない。
前記特許文献４は複数台の電動機の駆動システムについて各電動機を自主独立に駆動して同期制御を実現する発明が開示されており、図２６に該特許文献４の図２を引用する。  図２６において多重電動機駆動システムの駆動マスタ７は加速ランプ信号発生器１０を内蔵し、該加速ランプ信号発生器１０は回転数目標値ｎＬ* 、すなわち回転速度指令を出力する。そして、該回転数目標値ｎＬ* は同期化バス４を経由して複数台の駆動機構調整装置１が内蔵する角度目標値発生器１２に入力され、該角度目標値発生器１２は角度目標値Ｗ* 、すなわち回転位相指令を出力している。
【００２０】
すなわち、前記加速ランプ信号発生器１０と前記角度目標値発生器１２は直列に接続され、該角度目標値発生器１２は回転数目標値ｎＬ* （回転速度指令）を入力し角度目標値Ｗ* （回転位相指令）を出力している。
また、前記特許文献１によるインクリメンタル方式のバーチャル回転指令発生装置と対比して、前記特許文献４の同期化バス４には前記回転数目標値ｎＬ* を数値データとして送信されているので前記駆動マスタ７はアブソリュート方式のバーチャル回転指令発生装置と言える。これに加えて回転数発生器２０も前記図２４のアブソリュートエンコーダを用いるとき、本発明ではアブソリュート方式の同期制御と呼称する。
【００２１】
次に、本発明者による従来例を特許文献５に示し、該文献は同期制御用の通信装置に関する発明である。
該特許文献５においてマスタ局が内蔵する同期制御用指令送信器は位相指令データ、位相変化データ、速度指令データ、及び速度変化データを１組とする指令データとフレーム信号を複数のスレーブ局へ送出し、該各スレーブ局は同期制御用指令受信器とタイマを内蔵して前記指令データを受信するとともにフレーム信号の受信時刻を記録する。これにより、前記各スレーブ局は通信のスキャンとは全く独立して任意の時刻に補間位相指令データ及び補間速度指令データを演算して同期制御を実行している。
ここで、該特許文献５では前記マスタ局から指令を数値データとして複数のスレーブ局に送出し前記各スレーブ局が補間演算を行っている。すなわち、該マスタ局が送信するアブソリュートデータに補正を行っているのでいわばハイブリッド方式のバーチャル回転指令発生装置と言うべきものである。また、これに加えて電動機のロータリエンコーダに前記図２２に示したハイブリッドエンコーダ０９を用いるとき、本発明ではハイブリッド方式の同期制御と以下に呼称する。
【００２２】
ところで、前記特許文献５において前記マスタ局が送出する位相指令データ、位相変化データ、速度指令データ、及び速度変化データを生成する手段は格別に明示されていないが、従来は図２６に示す方法など実施されており次にこの従来例について説明を行う。
例えば、前記特許文献５のマスタ局は図示されていない加減速度パターン発生器と位相発生器を内蔵し、該加減速度パターン発生器は速度設定を入力して緩やかに変化する速度指令を出力し、前記位相発生器は該速度指令を入力して位相指令を出力する。そして、図２７はこれらを説明するものである。
【００２３】
始めに、図２７−（ａ）及び（ｂ）はそれぞれ前記加減速度パターン発生器の加速のときの動作について入力となる速度設定Ｖｓ及び出力となる速度指令Ｖｒの時間的推移を示し、図示しないが減速の場合も同様である。
該図２７−（ａ）に示す通り前記速度設定Ｖｓが時刻Ｔ１にてステップ状にＶｓ１からＶｓ２にプラス方向に変化しても、図２７−（ｂ）に示す如く前記加減速度パターン発生器は緩やかな傾斜にて加速する前記速度指令Ｖｒを出力する。更に加速開始区間や加速到達区間において、前記速度指令Ｖｒは更に緩やかなＳ字特性を有してショックレスとし生産物の品質を損なうことが無きよう実施されており、かような前記加減速度パターン発生器については特許文献６にその発明が開示されている。
【００２４】
次に、図２７−（ｃ）は前記位相発生器が前記速度指令Ｖｒを入力して位相指令Ｐｒを生成する例を示している。すなわち、前記位相発生器はこれも図示しないマイクロプロセッサが周期ΔＴにて前記速度指令Ｖｒをサンプリングし、時刻ｔ［ｎ−１］、ｔ［ｎ］においてそれぞれ速度指令Ｖｒ（ｔ［ｎ−１］）、Ｖｒ（ｔ［ｎ］）を得る。そして、時刻ｔ［ｎ］において次の（６）式の通り前記速度指令を用いて位相指令Ｐｒ（ｔ［ｎ］）を演算する。なお、該（６）式においてＰｒ（ｔ［ｎ−１］）は時刻ｔ［ｎ−１］において求めた位相指令である。
Ｐｒ（ｔ［ｎ］）＝Ｐｒ（ｔ［ｎ−１］）＋Ｖｒ（ｔ［ｎ−１］）×ΔＴ…（６）式
【００２５】
ここで、前記（６）式による積分演算は前記図２７−（ｃ）に図示する如く階段状の面積を求める演算となり、真の積分値に対して誤差が発生することとなる。ここで、前記アブソリュートエンコーダ０８２を用いるとき、或いは前記ハイブリッドエンコーダ０９を用いるとき、それぞれ前記（３）式、及び前記（５）式に例示した高い分解能の回転位相が得られる。それゆえ、これらのエンコーダと共に用いるバーチャル回転指令発生装置は前記（３）式及び（５）式相当、もしくはこれを越える高い分解能の回転位相を生成する装置とせねばならない。
【００２６】
また、前記特許文献６はＳ字加減速度パターン発生装置の発明を開示し、速度指令をＳ字としてショックレスに電動機を運転することを可能としている。しかるに、その後の技術革新に伴う顧客の新たなニーズにより、複数の電動機を高精度に回転位相を合わせる同期制御が必要となった。そのために、前記特許文献６によるショックレスの速度指令を生成すると共に、該速度指令に精密に対応する高精度の位相指令を生成するバーチャル回転指令発生装置が必要である。
【００２７】
更に高分解能、高性能の前記アブソリュート方式又はハイブリッド方式のバーチャル回転指令発生装置及び前記ハイブリッドエンコーダを準備したときも、これらが出力する信号を入力して精度の良く電動機をドライブする同期駆動装置が必要である。すなわち、精度の良い同期制御システムの実現のためには、前記バーチャル回転指令発生装置、前記ハイブリッドエンコーダ、及び同期駆動装置を個別に設計することなく統一的に同期制御システムの構築を行ってリアルタイムな制御を実施する必要がある。
【００２８】
【特許文献１】特許第２９３８８４４号公報
【特許文献２】特開２００１−３０９６８１号公報
【特許文献３】特開２００６−１９４７６６号公報
【特許文献４】特表２０００−５１２４８０号公報
【特許文献５】特開２００５−２４５１２９号公報
【特許文献６】特開２００１−１６６８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
上述した通り同期制御の背景技術の説明を行ったが本発明が解決しようとする課題は次の通りである。
（５−１）ハイブリッド方式及びアブソリュート方式の高分解能のロータリエンコーダに対応した高分解能、高精度のバーチャル回転指令発生装置が必要である。
高分解能、高精度のバーチャル回転指令発生装置が無いとき、同期制御システムの性能はバーチャル回転指令発生装置により制限され高分解能のロータリエンコーダの性能が活かされない。
（５−２）アブソリュート方式のバーチャル回転指令発生装置において、従来は速度指令と位相指令が物理的に精度良く合っていなかった。これは速度指令または位相指令の誤差となって精度の良い同期制御の障害となっていた。
（５−３）速度指令、位相指令、速度フィードバック、及び位相フィードバックは分解能や精度が優れている他、リアルタイムに任意の時刻において検出される必要がある。
（５−４）同期制御システムの性能は最も劣る装置により定まってしまう。精度の良い同期制御システムの構築のためにバーチャル回転指令発生装置、ロータリエンコーダ、及び同期駆動装置は統一した思想を元にデザインすべきものである。
【００３０】
本発明はこれらを鑑みてなされたものであってその目的とするところは、ハイブリッド方式のバーチャル回転指令発生装置、ハイブリッド方式のロータリエンコーダ、及び同期駆動装置を相互に対応せしめ、高分解能のロータリエンコーダの性能を有効に活用した精度の良い同期制御システムを実現することである。
【課題を解決するための手段】
【００３１】
上記課題を本発明においては、次のように解決する。
（１）同期制御システムを、バーチャル回転指令発生装置を内蔵する集中制御装置と複数組の同期駆動装置と電動機により構成する。
前記バーチャル回転指令発生装置は、フレーム信号発生器と位相速度指令演算器を内蔵し、前記フレーム信号発生器は、所定の時間間隔で上記位相速度指令演算器に演算開始信号を送出するとともに、時間基準となるフレーム信号を生成して上記複数組の同期駆動装置に送出する。
上記位相速度指令演算器は、前記フレーム信号発生器が送出する演算開始信号を時間基準として、予め設定された速度設定信号から、時間の経過に対して速度指令がＳ字状に変化するＳ字の加減速特性を有する速度指令Ｖｒと、これに対応する位相指令Ｐｒを、それぞれ独立して演算して生成する。前記フレーム信号が出力される時点における上記速度指令と位相指令は、位相速度指令通信信号として、通信回線により前記複数組の同期駆動装置に送出される。
前記複数の電動機はそれぞれハイブリッドエンコーダを付属し、該ハイブリッドエンコーダは、アブソリュート信号として回転位相を出力するとともにインクリメンタル信号としてＳＩＮ信号とＣＯＳ信号を出力する。
また、前記同期駆動装置は前記通信回線を介して送出された位相速度指令通信信号から位相指令と速度指令を抽出する位相速度指令検出装置と、前記ハイブリッドエンコーダから出力されるアブソリュート信号とインクリメンタル信号から、位相フィードバック信号と速度フィードバック信号を検出する位相速度ＦＢ検出装置を備え、前記同期駆動装置は制御用タイマを内蔵し、前記フレーム信号を受信したときの前記制御用タイマが出力する時刻を記録し、
前記同期駆動装置は、同期制御の演算を行うとき、ラッチ信号を出力し、このラッチ信号により前記制御用タイマから同期制御処理時刻を得て、前記バーチャル回転指令発生装置から受信した速度指令、位相指令と上記フレーム信号を受信したときの時刻から、該同期制御処理時刻における補間速度指令、補間位相指令を求め、また、上記ラッチ信号が出力されるタイミングで、ハイブリッドエンコーダのアブソリュート信号とインクリメンタル信号を取り込み、これから位相フィードバック信号、及び速度フィードバック信号を得て、同時刻の補間速度指令、補間位相指令と位相フィードバック信号、及び速度フィードバック信号を比較して、前記電動機の速度及び位相を前記バーチャル回転指令発生装置の指令に追従するように制御する。
（２）上記（１）において、前記バーチャル回転指令発生装置が内蔵する前記位相速度指令演算器は、プリセット用位相入力を保持する手段を備え、外部からプリセット用位相入力が与えられると、該プリセット用位相入力を初期値として、速度指令とは独立して位相指令を演算する。
【００３２】
（３）同期制御システムをバーチャル回転指令発生装置を内蔵する集中制御装置と複数組の同期駆動装置と電動機により構成する。
前記バーチャル回転指令発生装置はフレーム信号発生器と位相速度指令演算器を内蔵し、前記フレーム信号発生器は、一定の周波数のパルス信号によりカウントアップし、所定のカウント値になったときクリアされるフレームタイマを備え、所定の時間間隔で上記位相速度指令演算器に演算開始信号を送出するとともに、時間基準となるフレーム信号を生成してして上記複数組の同期駆動装置に送出する。
前記位相速度指令演算器は、前記フレーム信号発生器が送出する演算開始信号を時間基準として、予め設定された速度設定信号から、時間の経過に対して速度指令がＳ字状に変化するＳ字の加減速特性を有する速度指令Ｖｒと、これに対応する位相指令Ｐｒを、それぞれ独立して演算して生成する。そして、上記フレーム信号が送出される時刻ｔ［ｎ］以前に、時刻ｔ［ｎ］における速度指令Ｖｒ（ｔ[ ｎ] ）及び位相指令Ｐｒ（ｔ[ ｎ] ）と、時刻ｔ［ｎ］と時刻ｔ［ｎ＋１］間の速度指令の差である速度指令偏差ΔＶｒ（ｔ[ ｎ＋１] ）及び位相指令の差である位相指令偏差ΔＰｒ（ｔ[ ｎ＋１] ）を、前記位相速度指令通信信号として、時刻ｔ［ｎ］までに通信回線から前記複数組の同期駆動装置に送出する。
前記フレーム信号発生器は、上記送信時刻以後の時刻ｔ［ｎ］に、フレーム信号を通信回線から前記同期駆動装置に送出する。
前記複数の電動機はそれぞれハイブリッドエンコーダを付属し、該ハイブリッドエンコーダは、アブソリュート信号として、２のｉ乗以上の分解能で回転位相を出力し、インクリメンタル信号として、１回転当たり２のｉ乗以下のサイクル数のＳＩＮ信号とＣＯＳ信号を出力する。
前記同期駆動装置は前記通信回線を介して送出された、位相速度指令通信信号から位相指令と速度指令を抽出する位相速度指令検出装置と、前記ハイブリッドエンコーダから出力されるアブソリュート信号とインクリメンタル信号から、位相フィードバック信号と速度フィードバック信号を検出する位相速度ＦＢ検出装置を備える。
そして、前記同期駆動装置は制御用タイマを内蔵し、前記位相速度指令検出装置は前記位相速度指令通信により速度指令Ｖｒ（ｔ[ ｎ] ）及び位相指令Ｐｒ（ｔ[ ｎ] ）と、時刻ｔ［ｎ］と時刻ｔ［ｎ＋１］間の速度指令偏差ΔＶｒ（ｔ[ ｎ＋１] ）及び位相指令偏差ΔＰｒ（ｔ[ ｎ＋１] ）を受信するとともに、前記フレーム信号を受信したときの前記制御用タイマが出力する時刻ｔ［ｎ］を記録し、前記同期駆動装置は同期制御の演算を行うときラッチ信号を出力し、前記制御用タイマからラッチ信号が出力されたときの同期制御処理時刻ｔｆ［ｎ］を得て、上記記録されている時刻ｔ［ｎ］と、上記受信した信号に基づき同期制御処理時刻ｔｆ［ｎ］における補間速度指令Ｖｈ（ｔｆ［ｎ］）、補間位相指令Ｐｈ（ｔｆ［ｎ］）を求め、また、上記ラッチ信号に同期して同期制御処理時刻ｔｆ［ｎ］における位相フィードバック信号、及び速度フィードバック信号を得て、上記補間位相指令及び補間速度指令と位相フィードバック信号と速度フィードバック信号を比較し、前記電動機の速度及び位相を前記バーチャル回転指令発生装置の指令に追従するように制御する。
（４）上記（３）において、前記位相速度ＦＢ検出装置は検出する回転位相の上位ｉビットを前記アブソリュート信号にて初期化を行った後、前記上位ｉビットをＳＩＮ信号またはＣＯＳ信号の１周期毎に計数して更新し、回転位相の下位（ｍ＋２）ビットはＳＩＮ信号とＣＯＳ信号をＡ／Ｄコンバータにて数値化して得た電気角にて内挿する。
（５）上記（１）（２）（３）（４）において、前記位相速度指令演算器は、速度設定信号と、予め設定された加減速時間特性に基づき、加速のときは加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、減速のときは減速度が緩やかに増加する減速開始速度指令パターンとそれに対応した位相指令パターン、減速度が一定の減速一定速度指令パターンとそれに対応した位相指令パターン、および減速度が緩やかに減少する減速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、上記加速開始速度指令パターン、加速一定速度指令パターンおよび加速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づきＳ字の加速特性を得るとともに、上記減速開始速度指令パターン、減速一定速度指令パターンおよび減速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき、前記Ｓ字の減速特性を得て、このＳ字の加速特性、減速特性に基づき速度指令および位相指令を生成する。
【００３３】
（６）上記（１）（２）（３）（４）において、前記位相速度指令演算器は、定格速度Ｖｓｍと、加速のときに速度指令が前記定格速度Ｖｓｍとなるまでの定格加速時間Ｔα０、加速開始時間Ｔα１、加速到達時間Ｔα３と、減速のときに速度指令が定格速度Ｖｓｍからゼロとなるまでの定格減速時間Ｔβ０、減速開始時間Ｔβ１、及び、減速到達時間Ｔβ３とからなる加減速時間特性が設定され、前記加減速時間特性に基づき、加速のときは、上記加速開始時間Ｔα１の間に加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、上記［定格加速時間Ｔα０−加速開始時間Ｔα１−加速到達時間Ｔα３］の間の加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および上記加速到達時間Ｔα３の間に加速度が所定加速度から緩やかに減少し、速度指令が前記定格速度Ｖｓｍに到達する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成する。
また、減速のときは、上記減速開始時間Ｔβ１の間に、速度指令が上記定格速度Ｖｓｍから低下し減速度が緩やかに増加する減速開始速度指令パターンとそれに対応した位相指令パターン、上記［定格加速時間Ｔβ０−加速開始時間Ｔβ１−加速到達時間Ｔβ３］の間の減速度が一定の減速一定速度指令パターンとそれに対応した位相指令パターン、および上記減速到達時間Ｔβ３の間に速度指令が０まで低下し、減速度が緩やかに減少する減速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成する。
そして、上記加速開始速度指令パターン、加速一定速度指令パターンおよび加速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき前記Ｓ字の加速特性を得るとともに、上記減速開始速度指令パターン、減速一定速度指令パターンおよび減速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき、前記Ｓ字の減速特性を得て、このＳ字の加速特性、減速特性に基づき前記速度指令および位相指令を生成する。
（７）上記（６）において、前記バーチャル回転指令発生装置が内蔵する前記位相速度指令演算器は、加速のとき、（αａ×ｔ2 ）からなる速度指令関数Ｖα１と、時間の３乗による（αａ／３×ｔ3 ）からなる位相指令関数Ｐα１を生成し、該係数αａは予め前記加減速時間特性から演算して定め、加速開始時間Ｔα１における加速開始速度指令パターンを上記速度指令関数Ｖα１に基づき定めるとともに、上記加速開始時間Ｔα１における加速開始位相指令パターンを上記位相指令関数Ｐα１に基づき定め、加速度が一定の期間について、時間に比例した（αｂ×ｔ）からなる速度指令関数Ｖα２と、時間の２乗による（αｂ／２×ｔ2 ）からなる位相指令関数Ｐα２を生成し、該係数αｂは予め前記加減速時間特性から演算して定め、加速度一定期間における加速一定速度指令パターンを上記速度指令関数Ｖα２に基づき定めるとともに、上記加速度一定期間における加速一定位相指令パターンを上記位相指令関数Ｐα２に基づき定める。
さらに、加速到達時間Ｔα３について、時間の２乗による｛−αｄ×（ｔ−Ｔα３）2 ＋αｆ｝となる速度指令関数Ｖα３と、時間の３乗による｛−αｄ／３×（ｔ−Ｔα３）3 ｝からなる位相指令関数Ｐα３を生成し、該係数αｄは予め前記加減速時間特性から演算して定め、加速到達時間Ｔα３における加速到達速度指令パターンを上記速度指令関数Ｖα３に基づき定めるとともに、上記加速到達時間Ｔα３における加速到達位相指令パターンを上記位相指令関数Ｐα３に基づき定める。
【００３４】
（８）上記（７）において、前記バーチャル回転指令発生装置が内蔵する前記位相速度指令演算器は入力となる前記速度設定と出力となる前記速度指令を常時監視し、前記速度設定が変化して前記速度指令と異なってその速度設定変化量が正であるとともに、該速度設定変化量が、加速開始時間Ｔα１の間における速度指令の増加量と加速到達時間Ｔα３における速度指令の増加量とを加えた値を越えるとき、加減速モード１とする。
上記加減速モード１において、上記加速度が緩やかに増加する加速開始速度指令パターンとそれに対応した位相指令パターン、加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、これらの指令パターンからＳ字の加速特性を得る。
また、前記速度設定変化量が正であるとともに、速度設定変化量が、前記加速開始時間Ｔα１の間における速度指令の増加量と加速到達時間Ｔα３における速度指令の増加量との和以下のとき加減速モード２とする。
上記加減速モード２において、上記加速度が緩やかに増加する加速開始速度指令パターンとそれぞれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれぞれに対応した位相指令パターンを演算して生成し、これらの指令パターンからＳ字の加速特性を得る。
（９）上記（８）において、上記加減速モード１のとき、加速開始時間Ｔα１における加速開始速度指令パターンを上記速度指令関数Ｖα１に基づき定めるとともに、上記加速開始時間Ｔα１における加速開始位相指令パターンを上記位相指令関数Ｐα１に基づき定め、加速度一定期間における加速一定速度指令パターンを上記速度指令関数Ｖα２に基づき定めるとともに、上記加速度一定期間における加速一定位相指令パターンを上記位相指令関数Ｐα２に基づき定め、加速到達時間Ｔα３における加速到達速度指令パターンを上記速度指令関数Ｖα３に基づき定めるとともに、上記加速到達時間Ｔα３における加速到達位相指令パターンを上記位相指令関数Ｐα３に基づき定める。
（１０）上記（８）において、上記加減速モード２のとき、加速開始時間Ｔα１より小となる短縮した加速開始時間ＴαＥＬを前記加減速時間特性から演算して生成し、短縮した加速開始時間ＴαＥＬにおける加速開始速度指令パターンを、上記加速開始時間ＴαＥＬと、速度指令関数Ｖα１から導かれる速度指令関数Ｖα４により定めるとともに、上記加速開始時間ＴαＥＬにおける加速開始位相指令パターンを上記加速開始時間ＴαＥＬと、位相指令関数Ｐα１から導かれる位相指令関数Ｐα４に基づき定め、また、加速到達時間Ｔα３より小となる短縮した加速到達時間ＴαＬＫを前記加減速時間特性から演算して生成し、短縮した加速到達時間ＴαＬＫにおける加速到達速度指令パターンを、上記加速到達時間ＴαＬＫと、速度指令関数Ｖα３から導かれる速度指令関数Ｖα５により定めるとともに、上記加速到達時間ＴαＬＫにおける加速到達位相指令パターンを上記加速到達時間ＴαＬＫと、位相指令関数Ｐα３から導かれる位相指令関数Ｐα５に基づき定める。
【発明の効果】
【００３５】
本発明においては、以下の効果を得ることができる。
（１）アブソリュート方式及びハイブリッド方式に対応した高分解能、高精度のバーチャル回転指令発生装置を実現しており、高分解能のロータリーエンコーダを使用して、高精度の同期制御を実現することができる。
また、本発明のバーチャル回転指令発生装置は速度指令と位相指令を、それぞれ独立して演算し生成するので、例えば速度指令で発生した誤差が位相指令に影響を及ぼすことがなく高精度な制御を実現することができる。
（２）バーチャル回転指令発生装置が、加速度が緩やかに変化するＳ字の加減速速度指令パターンとそれに対応した位相指令パターンを生成し出力するので、ショックレスに電動機の速度、位相を変化させることが可能であり、印刷などの生産を品質良く行うことができる。
また、定格速度Ｖｓｍと、定格加速時間Ｔα０、加速開始時間Ｔα１、加速到達時間Ｔα３、定格減速時間Ｔβ０、減速開始時間Ｔβ１、及び、減速到達時間Ｔβ３等のパラメータを設定することにより、Ｓ字の加減速速度指令パターンとそれに対応した位相指令パターンを生成することができ、Ｓ字の加減速パターンを視覚的に容易に設定することができる。
（３）同期駆動装置は指令及びフィードバックの速度と位相の検出を、通信の周期に制約されることなくリアルタイムに行うことができ、また、指令及びフィードバックの速度と位相の検出を同時刻に行って、正しい速度偏差と位相偏差を得ることができる。このため遅れなく高精度の同期制御が可能である。
【発明を実施するための最良の形態】
【００３６】
以下に、本発明の実施例を図面に基づいて説明する。図１は本発明を用いた同期制御システムの全体構成、図２から図１６は本発明のバーチャル回転指令発生装置に関する実施例１、図１７から図２０は本発明の同期駆動装置０６ａに関する実施例２、図２１は、本発明の同期制御システムにおける同期起動方法に関する実施例３を説明する図である。
【００３７】
１．全体構成
本発明の説明を容易とするために、始めに図１にシャフトレス輪転印刷機を例に同期制御システムを示し、本発明に関する各装置の配置を説明する。
図１において０１及び０１０１はそれぞれ集中制御装置及びバーチャル回転指令発生装置であり、該バーチャル回転指令発生装置０１０１は前記集中制御装置０１に内蔵され位相指令と速度指令を生成し出力する。
次に、０２ａ及び０２ｂはそれぞれ位相速度指令通信及びフレーム信号であって、該位相速度指令通信０２ａとフレーム信号０２ｂは１組としてバーチャル回転指令通信回線０２ｃを構成し、前記バーチャル回転指令発生装置０１０１が生成する位相指令と速度指令は前記バーチャル回転指令通信回線０２ｃを介して後述する同期駆動装置０６ａ〜０６ｆへ出力される。
【００３８】
また、０６ａ、０７ａ、及び０９ａはそれぞれ同期駆動装置、電動機、及びハイブリッドエンコーダであって第１の印刷機１０ａの駆動部を構成し、前記同期駆動装置０６ａは位相速度指令検出装置０６０１と位相速度ＦＢ検出装置０６０２を内蔵する。該位相速度指令検出装置０６０１は前記バーチャル回転指令通信０２ｃと接続され位相指令と速度指令を検出し、前記位相速度ＦＢ検出装置０６０２はエンコーダ通信０２ｇにて前記ハイブリッドエンコーダ０９ａと接続されて位相フィードバックと速度フィードバックを検出する。
【００３９】
同様に０６ｂ、０７ｂ、及び０９ｂはそれぞれ同期駆動装置、電動機、及びハイブリッドエンコーダであって第２の印刷機１０ｂの駆動部を構成し、０６ｆ、０７ｆ、及び０９ｆもそれぞれ同期駆動装置、電動機、及びハイブリッドエンコーダであって折り機１５ｆの駆動部を構成し、前記第１の印刷機１０ａと同じ番号を付す装置はこれと同じ機能を有する。
また、０２ｄはＤＥＶＩＣＥ−ＮＥＴ、ＰＲＯＦＩＢＵＳ、またはＯＰＣＮ１などの汎用通信回線を示し、前記集中制御装置０１と前記同期駆動装置０６ａから０６ｆ間で通常のシーケンス信号や制御、監視データの授受に使用する。ここで、該図１を参照して本発明に関わる装置は前記バーチャル回転指令発生装置０１０１、前記位相速度指令検出装置０６０１、及び前記位相速度ＦＢ検出装置０６０２である。
【００４０】
２．実施例１（バーチャル回転指令発生装置）
次に、本発明の実施例１の構成例を図２に示す。
図２は前記バーチャル回転指令発生装置０１０１の機能を説明するブロック図であり、該バーチャル回転指令発生装置０１０１は大別してフレーム信号発生器０１０２と位相速度指令演算器０１１２から構成されている。なお、図２において太い信号線は数値データ（整数データや実数データ）の流れを示し、細い信号線はビットデータ（オン／オフ信号）の流れを示している。
【００４１】
（ａ）フレーム信号発生器
始めに該フレーム信号発生器０１０２において、０１０３、０１０４、０１０５、及び０１０６はそれぞれ発信器、フレームタイマ、コンパレータ、及びフレームタイマ最大レジスタである。前記発信器０１０３は精度の良い水晶発振器であって、例えば２０ＭＨｚ、４０ＭＨｚなどの一定周波数信号を前記フレームタイマ０１０４に供給している。前記フレームタイマ０１０４は該一定周波数信号を計数してそのカウント値Ｃを出力する。前記コンパレータ０１０５は該カウント値Ｃと前記フレームタイマ最大レジスタ０１０６に設定されてあるフレームタイマ最大値Ｃｍａｘを入力して比較する。
そして、前記カウント値Ｃが前記フレームタイマ最大値Ｃｍａｘ以上となったとき、前記フレームタイマ０１０４のカウント値Ｃをゼロとすると共に後述するフレーム信号０２ｂを出力する。
これに依り、前記カウント値Ｃは一定周期の鋸歯状波の如く変化し前記フレーム信号０２ｂは正確な周期（例えば０．２ｍｓなど）にて生成される。そして、０１０７は信号インターフェイスであって前記コンパレータ０１０５の出力を電気的に絶縁し、レベル変換してフレーム信号０２ｂを出力している。
【００４２】
更に前記フレーム信号発生器０１０２において、０１０８及び０１０９はそれぞれコンパレータ及び演算開始レジスタであり、該コンパレータ０１０８は前記カウント値Ｃと前記演算開始レジスタ０１０９が内蔵する演算開始値Ｃａを入力して比較を行う。そして、前記カウント値Ｃが該演算開始値Ｃａと等しくなったとき演算開始信号を後述する位相速度指令演算器０１１２へ送出する。そして、該演算開始信号は後述する通り現在のスキャンにおいて位相指令と速度指令の演算のトリガとなる。
【００４３】
（ｂ）位相速度指令演算器
次に、位相速度指令演算器０１１２の構成について説明を行うが、始めに０１１１及び０１１４はそれぞれ速度設定器及びパラメータ入力装置を示す。前記速度設定器０１１１は速度設定Ｖｓを前記位相速度指令演算器０１１２に与え、該位相速度指令演算器０１１２はＳ字加減速度パターンを発生する装置であり、前記パラメータ入力装置０１１４はＳ字加減速度パターンの加減速時間特性を設定する装置である。
そして、前記位相速度指令演算器０１１２は該加減速時間特性を得て予め加速と減速の加減速パラメータを演算し、該加減速パラメータは後述するモードに対応する速度指令関数と位相指令関数を定める。そして、前記速度設定器０１１１による速度設定Ｖｓの変化に応じて加減速のモードの決定を行い、前記速度指令関数と位相指令関数によってＳ字加減速度、位相指令パターンを発生する。
【００４４】
すなわち、加速のときは加速度が緩やかに増加する加速開始速度指令パターンと、それに対応した位相指令パターン、加速度が一定の加速一定速度指令パターンとそれに対応した位相指令パターン、および加速度が所定加速度から緩やかに減少する加速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、上記加速開始速度指令パターン、加速一定速度指令パターンおよび加速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づきＳ字の加速、位相指令パターンを得る。
また、減速のときは減速度が緩やかに増加する減速開始速度指令パターンとそれに対応した位相指令パターン、減速度が一定の減速一定速度指令パターンとそれに対応した位相指令パターン、および減速度が緩やかに減少する減速到達速度指令パターンとそれに対応した位相指令パターンを演算して生成し、上記減速開始速度指令パターン、減速一定速度指令パターンおよび減速到達速度指令パターンとそれぞれに対応した位相指令パターンに基づき、前記Ｓ字の減速、位相指令パターンを得る。
【００４５】
更に、図２の前記位相速度指令演算器０１１２が内蔵する機器について説明を行う。０１１３はパラメータ演算器を示し、０１１５、０１１６、及び０１１７はＡＮＤゲートを示し、０１１８、０１１９、及び０１２０はそれぞれ加減速モード０発生器、加減速モード１発生器、及び加減速モード２発生器を示す。
前記パラメータ演算器０１１３は前記パラメータ入力装置０１１４の設定により予め加減速パラメータを演算する。また、前記パラメータ演算器０１１３は前記速度設定器０１１１が出力する速度設定Ｖｓを端子Ｖｓから入力し後述する速度指令Ｖｒを端子Ｖｒから入力して該速度設定Ｖｓと速度指令Ｖｒの比較を行う。そして、両者が等しいと同時に該速度設定Ｖｓに変化がないとき加減速モード０をアクティブとする。また、前記速度設定Ｖｓが変化してかつ前記速度設定Ｖｓと速度指令Ｖｒ両者が等しくないとき、両者の偏差の大小と前記加減速パラメータによって加減速モード１または加減速モード２をアクティブとする。
【００４６】
前記パラメータ演算器０１１３はかように求めた数値データである前記加減速パラメータを端子ＰＡＲＡから出力する。また、前記加減速モード０、加減速モード１、及び加減速モード２の状態をそれぞれ端子ｍ０、ｍ１、及びｍ２から出力し、それぞれ前記加減速モード０発生器０１１８、加減速モード１発生器０１１９、及び加減速モード２発生器０１２０へモード信号を送出する。そして例えば、加減速モード０がアクティブであるとき前記端子ｍ０は“１”を出力し他の前記端子ｍ１及びｍ２は“０”を出力する。
【００４７】
次に、前記図２の前記ＡＮＤゲート０１１５は前記演算開始信号と加減速モード０の状態を入力し、加減速モード０がアクティブであって前記演算開始信号がアクティブとなったとき、該ＡＮＤゲート０１１５の出力である演算開始指令はアクティブ（“１”）となる。
該演算開始指令は前記加減速モード０発生器０１１８のＣＫ端子に入力されて該演算開始指令がアクティブとなったとき、前記加減速モード０発生器０１１８は時刻ｔ［ｎ＋１］における速度指令Ｖｒ０（ｔ［ｎ＋１］）と、時刻ｔ［ｎ］から時刻ｔ［ｎ＋１］間の位相指令偏差ΔＰｒ０（ｔ［ｎ＋１］）を予測演算して出力する。
【００４８】
また、前記ＡＮＤゲート０１１６も加減速モード１がアクティブのとき、演算開始指令を前記加減速モード１発生器０１１９に送出し、該加減速モード１発生器０１１９は時刻ｔ［ｎ＋１］における速度指令Ｖｒ１（ｔ［ｎ＋１］）と、時刻ｔ［ｎ］から時刻ｔ［ｎ＋１］間の位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）を予測演算して出力する。
同様に、前記ＡＮＤゲート０１１７も加減速モード２がアクティブのとき、演算開始指令を前記加減速モード２発生器０１２０に送出し、該加減速モード２発生器０１２０は時刻ｔ［ｎ＋１］における速度指令Ｖｒ２（ｔ［ｎ＋１］）と、時刻ｔ［ｎ］から時刻ｔ［ｎ＋１］間の位相指令偏差ΔＰｒ２（ｔ［ｎ＋１］）を予測演算して出力する。
【００４９】
次に、前記図２の位相速度指令演算器０１１２において、０１２１、０１２２、及び０１２３はそれぞれセレクタ、速度指令バッファ、及び位相指令バッファである。該セレクタ０１２１は数値データとして前記加減速モード０の速度指令Ｖｒ０（ｔ［ｎ＋１］）と位相指令偏差ΔＰｒ０（ｔ［ｎ＋１］）、前記加減速モード１の速度指令Ｖｒ１（ｔ［ｎ＋１］）と位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）、及び前記加減速モード２の速度指令Ｖｒ２（ｔ［ｎ＋１］）と位相指令偏差ΔＰｒ２（ｔ［ｎ＋１］）を入力する。また、選択信号として前記加減速モード０、加減速モード１、加減速モード２の信号をそれぞれ端子ｍ０、ｍ１、及びｍ２から入力する。
そして、前記セレクタ０１２１は該加減速モード０から加減速モード２の状態によって、前記３種類の加減速モードのうち１組の速度指令と位相指令偏差を選択して速度指令Ｖｒ（ｔ［ｎ＋１］）及び位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）として出力する。
【００５０】
次に、前記速度指令バッファ０１２２は前記セレクタ０１２１が出力する前記速度指令Ｖｒ（ｔ［ｎ＋１］）を入力する。ところで、該速度指令バッファ０１２２は前のスキャンに入力された時刻ｔ［ｎ］における速度指令Ｖｒ（ｔ［ｎ］）を保持しており、現在のスキャンにおいて前記速度指令Ｖｒ（ｔ［ｎ］）とＶｒ（ｔ［ｎ＋１］）間の速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）を演算する。そして、前記速度指令バッファ０１２２は下記の（７）式に示す通り、現在のスキャンにおいて前記速度指令Ｖｒ（ｔ［ｎ］）と速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）を出力する。
速度指令        Ｖｒ（ｔ［ｎ］）
速度指令偏差    ΔＶｒ（ｔ［ｎ＋１］）          …（７）式
【００５１】
次に、前記位相指令バッファ０１２３は前記セレクタ０１２１が出力する前記位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）を入力する。ここで、該位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）は時刻ｔ［ｎ］から時刻ｔ［ｎ＋１］間の位相指令の偏差を演算したものであるが、前記位相指令バッファ０１２３は前のスキャンにおいて同様に位相指令偏差ΔＰｒ（ｔ［ｎ］）を入力している。そして、該位相指令バッファ０１２３は現在のスキャンにおいて下記の（８）式に示す位相指令を演算する。
位相指令Ｐｒ（ｔ［ｎ］）＝Ｐｒ（ｔ［ｎ−１］）＋ΔＰｒ（ｔ［ｎ］）…（８）式
ここで、回転位相の最大値をＰｍａｘとすれば、前記（８）式による位相指令Ｐｒ（ｔ［ｎ］）が該最大値Ｐｍａｘ以上となったとき下記の（９）式の補正演算を行って回転位相を求める。
【００５２】
Ｉｆ  Ｐｍａｘ≦Ｐｒ（ｔ［ｎ］），
Ｔｈｅｎ  Ｐｒ（ｔ［ｎ］）＝Ｐｒ（ｔ［ｎ］）−Ｐｍａｘ    …（９）式
そして、前記位相指令バッファ０１２３は下記の（１０）式に示す通り、現在のスキャンにおいて前記位相指令Ｐｒ（ｔ［ｎ］）と位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）を出力する。
位相指令        Ｐｒ（ｔ［ｎ］）
位相指令偏差    ΔＰｒ（ｔ［ｎ＋１］）            …（１０）式
【００５３】
また、前記位相指令バッファ０１２３はプリセット用位相入力０１２４、クリア信号、及びプリセット信号をそれぞれｐｉ端子、ＣＬＲ端子、及びＰＲＥ端子から入力する。そして、前記クリア信号がアクティブとなったとき前記位相指令Ｐｒ（ｔ［ｎ］）は強制的にゼロとなり、前記プリセット信号がアクティブとなったとき前記プリセット用位相入力０１２４の値を前記位相指令Ｐｒ（ｔ［ｎ］）にプリセットする。
【００５４】
ここで、前記位相指令バッファ０１２３は前記速度指令バッファ０１２２と独立して存在している。そして、前記位相指令バッファ０１２３を上記の通りクリアするときもプリセットするときも、前記速度指令バッファ０１２２の出力に全く影響を与えないことに留意されたい。
【００５５】
次に、０１２５及び０２ａはそれぞれ送信器及び位相速度指令通信を示し、該送信器０１２５は前記速度指令バッファ０１２２が出力する前記（７）式に示す速度指令Ｖｒ（ｔ［ｎ］）と速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）を入力し、前記位相指令バッファ０１２３が出力する前記（１０）式に示す位相指令Ｐｒ（ｔ［ｎ］）と位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）を入力する。そして、前記送信器０１２５は該指令データを前記位相速度指令通信０２ａ経由にて前記同期駆動装置０６ａから０６ｆへ送信する。
【００５６】
ここで、前記図２のフレーム信号発生器０１０２はゲートアレイなどハードウェアで構成すべきものであって、一方、前記位相速度指令演算器０１１２は図示しないがマイクロプロセッサやデジタルシグナルプロセッサにて構成するものである。
以上の通り前記図２にて実施例１の構成を示して構成を説明したが、次に図３より順次、実施例１の動作の詳細説明を行う。
【００５７】
（ｃ）加減速パターンの設定
図３−（ａ）は実施例１の前記パラメータ入力装置０１１４にて行う加減速度パターンの設定を説明するものである。そして、該図３−（ａ）は速度指令Ｖｒの時間的推移を示すが、図３−（ｂ）は該図３−（ａ）に対応する位相指令Ｐｒの時間的推移を模擬的に示している。
【００５８】
始めに、該図３−（ａ）は前記位相速度指令演算器０１１２が生成する速度指令Ｖｒの時間的推移を示し、Ｖｓｍは定格速度（生産運転を行うトップスピード）を示している。  そして、前記パラメータ入力装置０１１４にて次の（１１）式にて示す７項目の設定を行い、これらの設定値を本発明では加減速時間特性と呼称する。
定格速度Ｖｓｍ
加速動作の為に加速時間Ｔα０、加速開始時間Ｔα１、加速到達時間Ｔα３
減速動作の為に減速時間Ｔβ０、減速開始時間Ｔβ１、減速到達時間Ｔβ３…（１１）式
【００５９】
これにより前記図３−（ａ）を参照して、前記速度指令Ｖｒは例えば加速開始時間Ｔα１において点Ｅから点Ｇまで緩やかに加速を開始して（加速開始速度指令パターン）、点Ｇから点Ｈまで（この区間を加速直線時間Ｔα２と呼称する）は直線傾斜にて加速を行い（加速一定速度指令パターン）、加速到達時間Ｔα３において点Ｈから点Ｊまで緩やかに目標とする定格速度Ｖｓｍに達している（加速到達速度指令パターン）。すなわち、前記速度指令Ｖｒは前記加速開始時間Ｔα１と加速到達時間Ｔα３においては時間の２次関数であり、前記加速直線時間Ｔα２においては時間の１次関数とする。かようにして、点Ｅから点Ｋまで前記加速時間Ｔα０にてＳ字状に加速を行う。
【００６０】
減速のときも減速開始時間Ｔβ１において緩やかに減速を開始して（減速開始速度指令パターン）、傾斜が一定にて減速（この区間を減速直線時間Ｔβ２と呼称する）を行った後（減速一定速度指令パターン）、減速到達時間Ｔβ３において緩やかに速度指令Ｖｒはゼロとなって、減速時間Ｔβ０にてＳ字状に減速を行う（減速到達速度指令パターン）。  すなわち減速においても、前記速度指令Ｖｒは前記減速開始時間Ｔβ１と減速到達時間Ｔβ３においては時間の２次関数であり、前記減速直線時間Ｔβ２においては時間の１次関数である。なお、ここでは、上述したように、［加速度（減速度）が増加→加速度（減速度）が一定→加速度（減速度）が減少］、のような変化をＳ字状と言う。
【００６１】
かようなＳ字加減速度パターンによって速度指令Ｖｒが鋭角に変化することが無いので、電動機のトルク変動も抑えられて印刷などの生産が品質良く行われる。なお、該図３−（ａ）において点Ｆ及び点Ｊは直線ＧＨを延長し、それぞれ前記速度指令Ｖｒがゼロ及び前記定格速度Ｖｓｍと交差するポイントである。
【００６２】
次に、図３−（ｂ）は前記図３−（ａ）の速度指令Ｖｒの時間的推移に対応する位相指令Ｐｒの変化を模擬的に示している。該図３−（ｂ）に示す通り、前記位相指令Ｐｒは最大回転位相Ｐｍａｘにてゼロにクリアされるのを繰り返ししながら前記速度指令Ｖｒに追随する。
【００６３】
以上で説明した通り、前記パラメータ入力装置０１１４にて設定するＳ字加減速度パターンの加減速時間特性は、前記図３−（ａ）に示す通り前記定格速度Ｖｓｍ、加速時間Ｔα０、加速開始時間Ｔα１、加速到達時間Ｔα３、減速時間Ｔβ０、減速開始時間Ｔβ１、及び減速到達時間Ｔβ３と可視的であって極めて容易であり本発明の特長の１つである。また、順次図４以降で詳細の説明を行う実施例１の各種動作を決定するものである。
【００６４】
（ｄ）パラメータ演算器のシステム運転前の処理
次に図４を参照して、前記図２のパラメータ演算器０１１３が同期制御システムの運転前に行う処理について説明する。なお、図４以降は加速の場合を例に説明を行うが減速の場合も同様である。
図４においてＶα１は前記加速開始時間Ｔα１における速度関数、Ｖα２は前記加速直線時間Ｔα２における速度関数、及びＶα３は前記加速到達時間Ｔα３における速度関数である。また、点Ｆから点Ｇ間の時間をＴαＦＧとし該時間ＴαＦＧを求めるために、前記速度関数Ｖα１を次の（１２）式と仮定する。
Ｖα１＝αａ×ｔ2               …（１２）式
そして、点Ｇにおける傾きに着目して前記時間ＴαＦＧは次の（１３）式の通りとなる。
点Ｇにおいて、
ｄＶα１／ｄｔ＝２×αａ×Ｔα１＝αａ×（Ｔα１）2 ／ＴαＦＧ
故に、
ＴαＦＧ＝Ｔα１／２            …（１３）式
【００６５】
次に、前記図４の点Ｅから点Ｆ間の時間をＴαＥＦとし該時間ＴαＥＦは次の（１４）式にて得ることができる。
ＴαＥＦ＝Ｔα１−ＴαＦＧ＝Ｔα１／２    …（１４）式
同様に、点Ｊから点Ｋ間の時間をＴαＪＫとして該時間ＴαＪＫは次の（１５）式にて得ることができ、点Ｆから点Ｊ間の時間をＴαＦＪとすれば該時間ＴαＦＪは次の（１６）式から得ることができる。
ＴαＪＫ＝Ｔα３／２    …（１５）式
ＴαＦＪ＝Ｔα０−（Ｔα１＋Ｔα３）／２      …（１６）式
かように、上記（１４）式から（１６）式は全て前記（１１）式で設定した加減速時間特性から値を得ることができる。
【００６６】
さらに、前記（１１）式で設定した加減速時間特性から前記図４に記載の前記速度関数Ｖα１、速度関数Ｖα２、及び速度関数Ｖα３を決定する。
始めに、前記速度関数Ｖα１は前記（１２）式と仮定し、点Ｇにおいて前記速度関数Ｖα１の傾きと前記速度関数Ｖα２のそれは等しく、該速度関数ｖα２の傾きは前記定格速度Ｖｓｍを前記時間ＴαＦＪで除して得られる。そして、点Ｅをゼロとする時間ｔ１を用いて次の（１７）式の通りとなる。
点Ｇにおいて、
ｄＶα１／ｄｔ１＝２×αａ×Ｔα１＝Ｖｓｍ／ＴαＦＪ
故に、
αａ＝Ｖｓｍ／（２×Ｔα１×ＴαＦＪ）
よって、
Ｖα１（ｔ１）＝αａ×ｔ１2 ＝｛Ｖｓｍ／（２×Ｔα１×ＴαＦＪ）｝×ｔ１2 
…（１７）式
そして、上記（１７）式の係数αａは前記（１１）式の加減速時間特性から全て定まるものである。
【００６７】
次に前記速度関数Ｖα２の傾きは前記定格速度Ｖｓｍを前記時間ＴαＦＪで除して得られること、及び点ＧのＹ軸の値は前記（１７）式の時間ｔ１に前記加速開始時間Ｔα１を代入して得られるので、前記速度関数Ｖα２は点Ｇを時刻ゼロとする時間ｔ２を用いて次の（１８）式の通りとなる。
【００６８】
【数１】
0005121369.tif 000002
【００６９】
上記（１８）式の係数αｂ及びαｃも前記（１１）式の加減速時間特性から全て定まる。
同様に、前記速度関数Ｖα３は点Ｈを時刻ゼロとする時間ｔ３を用いて、前記（１７）式を得たのと同様に次の（１９）式の通りとなる。
Ｖα３（ｔ３）＝｛−Ｖｓｍ／（２×Ｔα３×ＴαＦＪ）｝×（ｔ３−Ｔα３）2 
＋Ｖｓｍ
ここで、αｄを次の通りとする。
αｄ＝Ｖｓｍ／（２×Ｔα３×ＴαＦＪ）
よって
Ｖα３（ｔ３）＝−αｄ×（ｔ３−Ｔα３）2 ＋Ｖｓｍ    …（１９）式
上記（１９）式の係数αｄも前記（１１）式の加減速時間特性から全て定まる。
【００７０】
かように、前記図４のＳ字加減速度パターンは前記（１７）式による速度関数Ｖα１、前記（１８）式による速度関数Ｖα２、及び前記（１９）式による速度関数Ｖα３にて構成され後述する速度指令を生成する。更に、これらを積分して位相関数を得るものでそれぞれ（２０）式から（２２）式となる。
すなわち、（１７）式の速度関数Ｖα１に対応して位相関数Ｐα１は、次の（２０）式となり、（１８）式の速度関数Ｖα２に対応して位相関数Ｐα２は、次の（２１）式となり、（１９）式の速度関数Ｖα１に対応して位相関数Ｐα３は、次の（２２）式となる。
【００７１】
Ｐα１（ｔ１）＝∫Ｖα１（ｔ１）・ｄｔ１＝Ｐ１＋（αａ／３）×ｔ１3 
…（２０）式
Ｐα２（ｔ２）＝∫Ｖα２（ｔ２）・ｄｔ２＝Ｐ２＋（αｂ／２）×ｔ２ 2
…（２１）式
Ｐα３（ｔ３）＝∫Ｖα３（ｔ３）・ｄｔ３＝Ｐ３−（αｄ／３）
×（ｔ３−Ｔα３）3         …（２２）式  
【００７２】
そして、前記（１７）式から（２２）式の速度関数と位相関数における係数αａ、αｂ、及びαｄは前記パラメータ入力装置０１１４にて予め設定した前記（１１）式による加減速特性にて全て定まるものである。
更に、前記図４においてΔＶαＥＧは加速開始速度偏差であって前記加速開始時間Ｔα１の経過にて増大する速度指令であり、該加速開始速度偏差ΔＶαＥＧは前記（１７）式から得て次の（２３）式の通りとなる。
ΔＶαＥＧ＝（Ｖｓｍ×Ｔα１）／（２×ＴαＦＪ）            …（２３）式
また、前記図４においてΔＶαＨＫは加速到達速度偏差であって前記加速到達時間Ｔα３の経過にて増大する速度指令であり、該加速到達速度偏差ΔＶαＨＫは前記（１９）式から得て次の（２４）式の通りとなる。
ΔＶαＨＫ＝（Ｖｓｍ×Ｔα３）／（２×ＴαＦＪ）          …（２４）式
【００７３】
かように、前記パラメータ演算器０１１３は前記（１７）式から（１９）式の加速係数αａ、αｂ、及びαｄ、上記（２３）式の加速開始速度偏差ΔＶαＥＧ、及び（２４）式の加速到達速度偏差ΔＶαＨＫのパラメータの演算を予め行う特長がある。ここで、本発明ではこれら（２５）式で示すパラメータを加減速パラメータと呼称する。
加速係数αａ、加速係数αｂ、加速係数αｄ
加速開始速度偏差ΔＶαＥＧ、加速到達速度偏差ΔＶαＨＫ    …（２５）式
【００７４】
（ｅ）加減速モード１及び２の説明
次に、図５及び図６にて前記パラメータ演算器０１１３が検出する加減速モード１及び加減速モード２について説明を行う。なお、該図５及び図６では加速の場合を例に説明するが減速の場合も同様である。
はじめに、図５は前記速度設定器０１１１による速度設定ＶｓがＶｓ１０からＶｓ１１に変化したとき、前記位相速度指令演算器０１１２が生成すべき前記速度指令Ｖｒの時間的推移を示している。そして、前記パラメータ演算器０１１３は該速度設定Ｖｓと速度指令Ｖｒを共に入力して加減速度モードの検出を行う。
【００７５】
該図５において、前記速度設定Ｖｓは時刻ゼロ以前からＶｓ１０であって点ＥにてＶｓ１１に変わるとしており、Ｖｓ１１とＶｓ１０の偏差はΔＶｓ１０である。ここで、該偏差ΔＶｓ１０は前記加速開始速度偏差ΔＶαＥＧ及び加速到達速度偏差ΔＶαＨＫと次の（２６）式の関係にあるとしている。
（ΔＶαＥＧ＋ΔＶαＨＫ）＜Ｖｓ１０        …（２６）式
このとき、前記速度指令Ｖｒは加速開始時間Ｔα１、直線傾斜による加速直線時間ＴαＧＨ、及び加速到達時間Ｔα３から構成され、かような場合を加減速モード１と呼称する。そして、前記加速直線時間ＴαＧＨは次の（２７）式となる。
ＴαＧＨ＝ＴαＦＪ×（△Ｖｓ１０／Ｖｓｍ）−｛（Ｔα１＋Ｔα３）／２｝
…（２７）式
【００７６】
そして、時刻ｔ１は点Ｅをゼロとして開始するとすれば、該時刻ｔ１が次の（２８）式に示す通り、前記加速開始時間Ｔα１未満のときは加速開始区間であり、該時刻ｔ１が次の（２９）式に示す通り前記加速開始時間Ｔα１以上であって時間（Ｔα１＋ＴαＧＨ）未満のときは、加速直線区間である。
更に、該時刻ｔ１が次の（３０）式に示す通り時間（Ｔα１＋ＴαＧＨ）以上であって時間（Ｔα１＋ＴαＧＨ＋Ｔα３）未満のときは加速到達区間にあると判定される。
加速開始区間  ０≦ｔ１＜Ｔα１                                  …（２８）式
加速直線区間  Ｔα１≦ｔ１＜Ｔα１＋ＴαＧＨ                    …（２９）式
加速到達区間  Ｔα１＋ＴαＧＨ≦ｔ１＜Ｔα１＋ＴαＧＨ＋Ｔα３  …（３０）式
【００７７】
次に、図６は前記図５と同様に前記速度設定Ｖｓの変化に伴う前記速度指令Ｖｒの時間的推移を示す。そして、該図６では前記速度指令Ｖｒは点ＥにてＶｓ４０からＶｓ４１に変化するとしており、ＶＳ４１とＶｓ４０の偏差はΔＶｓ４０である。そして、該偏差ΔＶｓ４０の量は前記（２６）式と対比して次の（３１）式の場合である。
ΔＶｓ４０≦（ΔＶαＥＧ＋ΔＶαＨＫ）  …（３１）式
すなわち、前記図５における前記加速直線時間ＴαＧＨが無い場合であって、かような場合を加減速モード２と呼称する
【００７８】
また、該図６において点Ｅをゼロとする時間をｔ４とするとともに、点Ｅと点Ｌ間、点Ｌと点Ｋ間、及び点Ｅと点Ｋ間の時間をそれぞれ短縮した加速開始時間ＴαＥＬ、短縮した加速到達時間ＴαＬＫ、及び短縮した加速時間ＴαＥＫとする。そして、時間ｔ４を用いて点Ｅと点Ｌ間の速度関数をＶα４（ｔ４）とすれば、該速度関数Ｖα４（ｔ４）は前記（１７）式から導いて次の（３２）式を得る。
（１７）式より    Ｖα４（ｔ４）＝αａ×ｔ４2       …（３２）式
同様に、点Ｌをゼロとする時間をｔ５とし点Ｌと点Ｋ間の速度関数をＶα５（ｔ５）とすれば、該速度関数Ｖα５（ｔ５）は前記（１９）式から導いて次の（３３）式を得る。
（１９）式より  Ｖα５（ｔ５）＝−αｄ×（ｔ５−ＴαＬＫ）2 ＋Ｖｓ４１
…（３３）式
【００７９】
かように、前記図６のＳ字加減速度パターンは前記（３２）式による速度関数Ｖα４（ｔ４）及び前記（３３）式による速度関数Ｖα５（ｔ５）にて構成され後述する速度指令を生成する。そして、これらを積分して位相関数を得るもので、それぞれ（３４）式及び（３５）式となる。
（３２）式の速度関数Ｖα４に対応して位相関数Ｐα４は、次の（３４）式となり、（３３）式の速度関数Ｖα５に対応して位相関数Ｐα５は、次の（３５）式となり、
更に、短縮した加速開始時間ＴαＥＬと短縮した加速到達時間ＴαＬＫの関係を求めると、前記点Ｌにおいて前記（３２）式と（３３）式の関数の傾きは等しいので次の（３６）式を得る。
【００８０】
Ｐα４（ｔ４）＝∫Ｖα４（ｔ４）・ｄｔ４＝Ｐ４＋（αａ／３）×ｔ４3  
…（３４）式
Ｐα５（ｔ５）＝∫Ｖα５（ｔ５）・ｄｔ５＝Ｐ５−（αｄ／３）
×（ｔ５−ＴαＬＫ）3                       …（３５）式
２×αａ×ＴαＥＬ＝−２×αｄ×（０−ＴαＬＫ）
αａ×ＴαＥＬ＝αｄ×ＴαＬＫ
故に
ＴαＥＬ：ＴαＬＫ＝αｄ：αａ
＝Ｖｓｍ／（２×Ｔα３×ＴαＦＪ）：Ｖｓｍ／（２×Ｔα１×ＴαＦＪ）            ＝Ｔα１：Ｔα３                            …（３６）式
【００８１】
また、前記図６の短縮した加速開始時間ＴαＥＬ及び短縮した加速到達時間ＴαＬＫにおいて変化する前記速度指令をそれぞれ短縮した加速開始速度偏差ΔＶαＥＬ及び短縮した加速到達速度偏差ΔＶαＬＫとすれば、この両者に次の（３７）式に示す比率関係にある。
【００８２】
【数２】
0005121369.tif 000003
【００８３】
ここで、前記短縮した加速開始時間ＴαＥＬ及び短縮した加速到達時間ＴαＬＫを求めると、始めに該短縮した加速開始時間ＴαＥＬは点Ｌにおいて前記（１７）式と（３７）式より次の（３８）式を得る。
【００８４】
【数３】
0005121369.tif 000004
【００８５】
同様に、前記短縮した加速到達時間ＴαＬＫは点Ｌにおいて前記（１９）式と（３７）式より次の（３９）式を得る。
【００８６】
【数４】
0005121369.tif 000005
【００８７】
かように、前記図６の加減速モード２において前記パラメータ演算器０１１３は、前記（１１）式で設定した加減速時間特性から前記（３８）式及び（３９）式を得る。
【００８８】
そして、時刻ｔ４は点Ｅをゼロとして開始するとすれば、該時刻ｔ４が次の（４０）式に示す通り前記ＴαＥＬ未満のときは加速開始区間であり、該時刻ｔ４が次の（４１）式に示す通りＴαＥＬ以上であって時間（ＴαＥＬ＋ＴαＬＫ）未満のときは加速到達区間にあることとなる。
加速開始区間    ０≦ｔ４＜ＴαＥＬ                      …（４０）式
加速到達区間    ＴαＥＬ≦ｔ４＜ＴαＥＬ＋ＴαＬＫ      …（４１）式
【００８９】
（ｆ）加減速モード１発生器０１１９の動作
次に、図７、図８、及び図９は加減速モード１発生器０１１９の動作を説明し、前記図５と同様に前記速度設定器０１１１による速度設定ＶｓがＶｓ１０からＶｓ１１に変化したとき、前記位相速度指令演算器０１１２が生成する前記速度指令Ｖｒの時間的推移を示している。そして、該図７、図８、及び図９はそれぞれ前記（２８）式による加速開始区間、前記（２９）式による加速直線区間、及び前記（３０）式による加速到達区間における速度指令と位相指令の生成を説明している。
【００９０】
始めに図７は、前記速度設定Ｖｓは時刻ゼロ以前からＶｓ１０であって点ＥにてＶｓ１１に変化したとし、前記図２を参照しつつ前記加減速モード１発生器０１１９が前記（２８）式の加速開始区間において生成する速度指令と位相指令を説明する。
【００９１】
前記加減速モード１発生器０１１９は図示しないマイクロプロセッサを用いて実現され、前記前記速度設定Ｖｓと速度指令Ｖｒが不一致となって前記（２６）式を満たすことを検出した点Ｅより時間ｔ１の計測を開始する。そして、前記加減速モード１発生器０１１９はスキャン時間がΔＴｆにて時刻ｔ１［ｎ−１］、ｔ１［ｎ］、ｔ１［ｎ＋１］と速度指令及び位相指令の演算を実行する。
ここで、前記加減速モード１発生器０１１９は現在のスキャン時刻ｔ１［ｎ］において、次のスキャン時刻ｔ１［ｎ＋１］における速度指令を前記（１７）式より次の（４２）式の通り演算し、位相指令を前記（２０）式より次の（４３）式の位相指令を演算している。なお、該（４３）式においてＰｓ１０は点Ｅにおける位相指令初期値である。
速度指令  Ｖα１（ｔ１［ｎ＋１］）＝Ｖｓ１０＋αａ×ｔ１［ｎ＋１］2 
…（４２）式  
位相指令  Ｐα１（ｔ１［ｎ＋１］）＝Ｐｓ１０＋Ｖｓ１０×ｔ１［ｎ＋１］
＋（αａ／３）×ｔ１［ｎ＋１］3               …（４３）式
【００９２】
また、前記加減速モード１発生器０１１９は前のスキャンにおいて現在のスキャン時刻ｔ１［ｎ］の位相指令Ｐα１（ｔ１［ｎ］）を既に演算しているので、次の（４４）式に示す通り、現在のスキャン時刻ｔ１［ｎ］と次のスキャン時刻ｔ１［ｎ＋１］間の位相指令偏差ΔＰα１（ｔ１［ｎ＋１］）を演算する。
位相指令偏差  
ΔＰα１（ｔ１［ｎ＋１］）＝Ｐα１（ｔ１［ｎ＋１］）−Ｐα１（ｔ１［ｎ］）
＝Ｖｓ１０×ΔＴｆ＋（αａ／３）×（ｔ１［ｎ＋１］3 −ｔ１[ ｎ] 3 ）
…（４４）式
【００９３】
かようにして、前記加減速モード１発生器０１１９は前記（２６）式による加減速モード１であって前記（２８）式の加速開始区間にあるとき、現在のスキャン時刻ｔ１［ｎ］におい前記（４２）式による速度指令Ｖα１（ｔ１［ｎ＋１］）及び前記（４４）式による位相指令偏差ΔＰα１（ｔ１［ｎ＋１］）をそれぞれモード１の速度指令Ｖｒ１（ｔ［ｎ＋１］）及びモード１の位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【００９４】
次に前記加減速モード１発生器０１１９は時刻ｔ１が前記（２９）式の範囲となったとき前記加速直線区間にあると判定し、図８はこのときの速度指令と位相指令の生成を説明している。始めに、該図８において次の（４５）式にて示す通り時間ｔ２は、時間ｔ１より前記加速開始時間Ｔα１を減じたものであって点Ｇにおいて該時間ｔ２をゼロとしている。
ｔ２＝ｔ１−Ｔα１                        …（４５）式
そして、前記加減速モード１発生器０１１９はスキャン時間がΔＴｆにて時刻ｔ２［ｎ−１］、ｔ２［ｎ］、ｔ２［ｎ＋１］と速度指令及び位相指令の演算を実行する。
【００９５】
ここで、前記加減速モード１発生器０１１９は現在のスキャン時刻ｔ２［ｎ］において、次のスキャン時刻ｔ２［ｎ＋１］における速度指令を前記（１８）式より次の（４６）式の通り演算し、位相指令を前記（２１）式より次の（４７）式の位相指令を演算している。
速度指令  Ｖα２（ｔ２[ ｎ＋１] ）＝Ｖｓ２０＋αｂ×ｔ２[ ｎ＋１] 
…（４６）式
位相指令  Ｐα２（ｔ２[ ｎ＋１] ）＝Ｐｓ２０＋Ｖｓ２０×ｔ２[ ｎ＋１] 
＋（αｂ／２）×ｔ２[ ｎ＋１] 2         …（４７）式
ここで、Ｖｓ２０及びＰｓ２０は点Ｇにおける速度指令初期値及び位相指令初期値であって、それぞれ前記（４２）式、（４３）式の時間ｔ１［ｎ＋１］をｔα１に置き換えて  次の（４８）式、（４９）式で定まる。
速度指令初期値    Ｖｓ２０＝Ｖｓ１０＋αａ×ｔα１2   …（４８）式
位相指令初期値    Ｐｓ２０＝Ｐｓ１０＋Ｖｓ１０×ｔα１
＋（αａ／３）×ｔα１3       …（４９）式
【００９６】
また、前記加減速モード１発生器０１１９は前のスキャンにおいて現在のスキャン時刻ｔ２［ｎ］の位相指令Ｐα２（ｔ２［ｎ］）を既に演算しているので、次の（５０）式に示す通り、現在のスキャン時刻ｔ２［ｎ］と次のスキャン時刻ｔ２［ｎ＋１］間の位相指令偏差ΔＰα２（ｔ２［ｎ＋１］）を演算する。
位相指令偏差  
ΔＰα２（ｔ２[ ｎ＋１] ）＝Ｐα２（ｔ２[ ｎ＋１] ）−Ｐα２（ｔ２［ｎ］）
＝Ｖｓ２０×ΔＴｆ＋（αａ／２）×（ｔ２[ ｎ＋１］2 −ｔ２［ｎ］2 ）                                                        …（５０）式
【００９７】
かようにして、前記加減速モード１発生器０１１９は前記（２６）式による加減速モード１であって前記（２９）式の加速直線区間にあるとき、現在のスキャン時刻ｔ２［ｎ］におい前記（４６）式による速度指令Ｖα２（ｔ２［ｎ＋１］）及び前記（５０）式による位相指令偏差ΔＰα２（ｔ２［ｎ＋１］）をそれぞれモード１の速度指令Ｖｒ１（ｔ［ｎ＋１］）及びモード１の位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【００９８】
次に前記加減速モード１発生器０１１９は時刻ｔ１が前記（３０）式の範囲となったとき前記加速到達区間にあると判定し、図９はこのときの速度指令と位相指令の生成を説明している。始めに、該図９において次の（５１）式にて示す通り時間ｔ３は、時間ｔ１より前記加速開始時間Ｔα１とＴαＧＨを減じたものであって点Ｈにおいて該時間ｔ３をゼロとしている。
ｔ３＝ｔ１−Ｔα１−ＴαＧＨ      …（５１）式
そして、前記加減速モード１発生器０１１９はスキャン時間がΔＴｆにて時刻ｔ３［ｎ−１］、ｔ３［ｎ］、ｔ３［ｎ＋１］と速度指令及び位相指令の演算を実行する。
【００９９】
ここで、前記加減速モード１発生器０１１９は現在のスキャン時刻ｔ３［ｎ］において、次のスキャン時刻ｔ３［ｎ＋１］における速度指令を前記（１９）式より次の（５２）式の通り演算し、位相指令を前記（２２）式より次の（５３）式の位相指令を演算している。
速度指令  Ｖα３（ｔ３[ ｎ＋１] ）＝Ｖｓ１１−αｄ
×（ｔ３[ ｎ＋１] −Ｔα３）2   …（５２）式
位相指令  Ｐα３（ｔ３[ ｎ＋１] ）＝Ｐｓ３０＋Ｖｓ１１×ｔ３[ ｎ＋１] 
−（αｄ／３）×（ｔ３［ｎ＋１］−Ｔα３）3   …（５３）式
ここで、Ｐｓ３０は点Ｈにおける位相指令初期値であって、前記（４７）式の時間ｔ２［ｎ＋１］をｔαＧＨに置き換えて次の（５４）式で得ることができる。
位相指令初期値  Ｐｓ３０＝Ｐｓ２０＋Ｖｓ２０×ｔαＧＨ
＋（αｂ／２）×ｔαＧＨ2     …（５４）式
【０１００】
また、前記加減速モード１発生器０１１９は前のスキャンにおいて現在のスキャン時刻ｔ３［ｎ］の位相指令Ｐα３（ｔ３［ｎ］）を既に演算しているので、次の（５５）式に示す通り、現在のスキャン時刻ｔ３［ｎ］と次のスキャン時刻ｔ３［ｎ＋１］間の位相指令偏差ΔＰα３（ｔ３［ｎ＋１］）を演算する。
位相指令偏差  
ΔＰα３（ｔ３[ ｎ＋１] ）＝Ｐα３（ｔ３[ ｎ＋１] ）−Ｐα３（ｔ３［ｎ］）
＝Ｖｓ１１×ΔＴｆ−（αｄ／３）×｛（ｔ３[ ｎ＋１］−ｔα３）3 
−（ｔ３［ｎ］−ｔα３）3 ｝                    …（５５）式    
かようにして、前記加減速モード１発生器０１１９は前記（２６）式による加減速モード１であって前記（３０）式の加速到達区間にあるとき、現在のスキャン時刻ｔ３［ｎ］において前記（５２）式による速度指令Ｖα３（ｔ３［ｎ＋１］）及び前記（５５）式による位相指令偏差ΔＰα３（ｔ３［ｎ＋１］）をそれぞれモード１の速度指令Ｖｒ１（ｔ［ｎ＋１］）及びモード１の位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【０１０１】
かように、前記加減速モード１発生器０１１９が出力する前記モード１の速度指令Ｖｒ１（ｔ［ｎ＋１］）及びモード１の位相指令偏差ΔＰｒ１（ｔ［ｎ＋１］）は、前記（１１）式の加減速時間特性にて定まる前記（４２）式、（４４）式、（４６）式、（５０）式、（５２）式、及び（５５）式を用いて演算を行う。
これらの演算は単精度（３２ビットなど）や倍精度（６４ビットなど）の浮動小数点演算を行うマイクロプロセッサにて極めて高速、正確に演算を実行する。特に、前記（４４）式、（５０）式、及び（５５）式の位相指令偏差は従来例の前記図２７−（Ｃ）と比して精度は極めて向上するとともに、前記（４２）式、（４６）式及び（５２）式による速度指令と物理的に精度良く対応する。
【０１０２】
そして、図９において時間が経過して点Ｋを過ぎると、前記速度指令Ｖｒは前記速度設定Ｖｓ１１と等しくなって加減速モード１は終了し加減速モード０へと移行する。該加減速モード０は後述し、次に前記図２を参照しつつ前記加減速モード２発生器０１２０による加減速モード２の動作を図１０及び図１１にて説明を行う。
【０１０３】
（ｇ）加減速モード２発生器０１２０の動作
図１０及び図１１は前記図６と同様に前記速度設定器０１１１による速度指令ＶｒがＶｓ４０からＶｓ４１に変化したとき、前記位相速度指令演算器０１１２が生成する前記速度指令Ｖｒの時間的推移を示している。そして、該図１０及び図１１はそれぞれ前記（４０）式による加速開始区間及び前記（４１）式による加速到達区間における速度指令と位相指令の生成を説明している。
【０１０４】
始めに図１０は、前記速度設定Ｖｓは時刻ゼロ以前からＶｓ４０であって点ＥにてＶｓ４１に変化したとし、前記図２を参照しつつ前記加減速モード２発生器０１２０が前記（４０）式の加速開始区間において生成する速度指令及び位相指令を説明する。
【０１０５】
前記加減速モード２発生器０１２０も図示しないマイクロプロセッサにて実現され、前記速度設定Ｖｓと速度指令Ｖｒが不一致となって前記（３１）式を満たすことを検出した点Ｅより時間ｔ４の計測を開始する。そして、前記加減速モード２発生器０１２０はスキャン時間がΔＴｆにて時刻ｔ４［ｎ−１］、ｔ４［ｎ］、ｔ４［ｎ＋１］と速度指令と位相指令の演算を実行する。
ここで、前記加減速モード２発生器０１２０は現在のスキャン時刻ｔ４［ｎ］において、次のスキャン時刻ｔ４［ｎ＋１］における速度指令を前記（３２）式より次の（５６）式の通り演算し、位相指令を前記（３４）式より次の（５７）式の位相指令を演算している。なお、該（５７）式においてＰｓ４０は点Ｅにおける位相指令初期値である。
速度指令  Ｖα４（ｔ４[ ｎ＋１] ）＝Ｖｓ４０＋αａ×ｔ４[ ｎ＋１] 2  
…（５６）式
位相指令  Ｐα４（ｔ４[ ｎ＋１] ）＝Ｐｓ４０＋Ｖｓ４０×ｔ４[ ｎ＋１] 
＋（αａ／３）×ｔ４［ｎ＋１］3             …（５７）式
【０１０６】
また、前記加減速モード２発生器０１２０は前のスキャンにおいて現在のスキャン時刻ｔ４［ｎ］の位相指令Ｐα４（ｔ４［ｎ］）を既に演算しているので、次の（５８）式に示す通り、現在のスキャン時刻ｔ４［ｎ］と次のスキャン時刻ｔ４［ｎ＋１］間の位相指令偏差ΔＰα４（ｔ４［ｎ＋１］）を演算する。
位相指令偏差
ΔＰα４（ｔ４[ ｎ＋１] ）＝Ｐα４（ｔ４[ ｎ＋１] ）−Ｐα４（ｔ４［ｎ］）
＝Ｖｓ４０×ΔＴｆ＋（αａ／３）×（ｔ４[ ｎ＋１］3 −ｔ４［ｎ］3 ）
…（５８）式
【０１０７】
かようにして、前記加減速モード２発生器０１２０は前記（３１）式による加減速モード２であって前記（４０）式の加速開始区間にあるとき、現在のスキャン時刻ｔ４［ｎ］において前記（５６）式による速度指令Ｖα４（ｔ４［ｎ＋１］）及び前記（５８）式による位相指令偏差ΔＰα４（ｔ４［ｎ＋１］）をそれぞれモード２の速度指令Ｖｒ２（ｔ［ｎ＋１］）及びモード２の位相指令偏差ΔＰｒ２（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【０１０８】
次に前記加減速モード２発生器０１２０は時刻ｔ４が前記（４１）式の範囲となったとき前記加速到達区間にあると判定し、図１１はこのときの速度指令と位相指令の生成を説明している。始めに、該図１１において次の（５９）式にて示す通り時間ｔ５は、時間ｔ４より前記短縮した加速開始時間ＴαＥＬを減じたものであって点Ｌにおいて該時間ｔ５をゼロとしている。
ｔ５＝ｔ４−ＴαＥＬ      …（５９）式
そして、前記加減速モード２発生器０１２０はスキャン時間がΔＴｆにて時刻ｔ５［ｎ−１］、ｔ５［ｎ］、ｔ５［ｎ＋１］と速度指令及び位相指令の演算を実行する。
【０１０９】
このときも、前記加減速モード２発生器０１２０は現在のスキャン時刻ｔ５［ｎ］において、次のスキャン時刻ｔ５［ｎ＋１］における速度指令を前記（１９）式より次の（６０）式の通り演算し、位相指令を前記（２２）式より次の（６１）式の位相指令を演算している。
速度指令  Ｖα５（ｔ５[ ｎ＋１] ）＝Ｖｓ４１−αｄ
×（ｔ５[ ｎ＋１] −ｔαＬＫ）2       …（６０）式
位相指令  Ｐα５（ｔ５[ ｎ＋１] ）＝Ｐｓ５０＋Ｖｓ４１×ｔ５[ ｎ＋１] 
−（αｄ／３）×（ｔ５［ｎ＋１］−ｔαＬＫ）3 
…（６１）式
ここで、Ｐｓ５０は点Ｌにおける位相指令初期値であって、前記（５７）式の時間ｔ４［ｎ＋１］をｔαＥＬに置き換えて次の（６２）式で得ることができる。
位相指令初期値Ｐｓ５０＝Ｐｓ４０＋Ｖｓ４０×ｔαＥＬ＋（αａ／３）×ｔαＥＬ3                                                                   …（６２）式
【０１１０】
また、前記加減速モード２発生器０１２０は前のスキャンにおいて現在のスキャン時刻ｔ５［ｎ］の位相指令Ｐα５（ｔ５［ｎ］）を既に演算しているので、次の（６３）式に示す通り、現在のスキャン時刻ｔ５［ｎ］と次のスキャン時刻ｔ５［ｎ＋１］間の位相指令偏差ΔＰα５（ｔ５［ｎ＋１］）を演算する。
位相指令偏差  ΔＰα５（ｔ５［ｎ＋１］）＝Ｐα５（ｔ５［ｎ＋１］）
−Ｐα５（ｔ５［ｎ］）＝Ｖｓ４１×ΔＴｆ−（αｄ／３）
×｛（ｔ５［ｎ＋１］−ｔαＬＫ）3 −（ｔ５［ｎ］−ｔαＬＫ）3 ｝                                                          …（６３）式
【０１１１】
かようにして、前記加減速モード２発生器０１２０は前記（３１）式による加減速モード２であって前記（４１）式の加速到達区間にあるとき、現在のスキャン時刻ｔ５［ｎ］において前記（６０）式による速度指令Ｖα５（ｔ５［ｎ＋１］）及び前記（６３）式による位相指令偏差ΔＰα５（ｔ５［ｎ＋１］）をそれぞれモード２の速度指令Ｖｒ２（ｔ［ｎ＋１］）及びモード２の位相指令偏差ΔＰｒ２（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【０１１２】
そして、前記加減速モード２発生器０１２０が出力する前記モード２の速度指令Ｖｒ２（ｔ［ｎ＋１］）及びモード２の位相指令偏差ΔＰｒ２（ｔ［ｎ＋１］）は、前記（１１）式の加減速時間特性にて定まる前記（５６）式、（５８）式、（６０）式、及び（６３）式を用いて演算を行う。
これらの演算は単精度（３２ビットなど）や倍精度（６４ビットなど）の浮動小数点演算を行うマイクロプロセッサにて極めて正確、高速に演算を実行する。特に、前記（５８）式及び（６３）式の位相指令偏差は従来例の前記図２７−（Ｃ）と比して精度は極めて向上するとともに、前記（５６）式及び（６０）式による速度指令と物理的に精度良く対応する。
【０１１３】
そして、図１１において時間が経過して点Ｋを過ぎると、前記速度指令Ｖｒは前記速度設定Ｖｓ４１と等しくなって加減速モード２は終了し加減速モード０へと移行する。  次に、該加減速モード０について図１２にて説明を行う。
【０１１４】
（ｈ）加減速モード０発生器０１１８の動作
図１２は前記速度設定器０１１１が出力する速度設定Ｖｓと前記位相速度指令演算器０１１２が出力するＶｒが等しいときである。このときは加減速モード０であって前記加減速モード０発生器０１１８が作用する。
該図１２において時間をｔ６とすれば、前記加減速モード０発生器０１１８はスキャン時間がΔＴｆにて時刻ｔ６［ｎ−１］、ｔ６［ｎ］、ｔ６［ｎ＋１］と速度指令及び位相指令の演算を実行する。
そして、時刻ｔ６［ｎ］において次のスキャン時刻ｔ６［ｎ＋１］における速度指令Ｖα６（ｔ６［ｎ＋１］）を演算するが、該速度指令は次の（６４）式の通り一定である。  速度指令  Ｖα６（ｔ６［ｎ＋１］）＝Ｖｓ６０  …（６４）式
また、現在のスキャン時刻ｔ６［ｎ］と次のスキャン時刻ｔ６［ｎ＋１］間の位相指令偏差ΔＰα６（ｔ６［ｎ＋１］）を次の（６５）式の通り演算する。
位相指令偏差  ΔＰα６（ｔ６［ｎ＋１］）］＝Ｖｓ６０×ΔＴｆ  …（６５）式
【０１１５】
そして、前記加減速モード０発生器０１１８は、現在のスキャン時刻ｔ６［ｎ］において前記（６４）式による速度指令Ｖα６（ｔ６［ｎ＋１］）及び前記（６５）式による位相指令偏差ΔＰα６（ｔ６［ｎ＋１］）をそれぞれモード０の速度指令Ｖｒ０（ｔ［ｎ＋１］）及びモード０の位相指令偏差ΔＰｒ０（ｔ［ｎ＋１］）として前記セレクタ０１２１へ出力する。
【０１１６】
前記（６４）式及び（６５）式の演算は単精度（３２ビットなど）や倍精度（６４ビットなど）の浮動小数点演算を行うマイクロプロセッサにて極めて正確、高速に演算を実行する。特に、前記（６５）式の位相指令偏差は従来例の前記図２７−（Ｃ）と比して精度は極めて向上するとともに、前記（６４）式による速度指令と物理的に精度良く対応する。
【０１１７】
かようにして、前記図２にて本発明の前記バーチャル回転指令発生装置０１０１の構成例の説明を行い、さらに、前記バーチャル回転指令発生装置０１０１が精度良く速度指令と位相指令を生成することを前記図３から図１２にて詳細な説明を行った。
（ｉ）バーチャル回転指令発生装置を構成する装置群の時間的推移動作について
次に、前記図２を参照しつつ図１３により前記バーチャル回転指令発生装置０１０１を構成する装置群の動作を時間の推移と共に説明を行う。すなわち、理想的な精度の良いバーチャル回転指令発生装置の実現のためには、速度指令と位相指令の値を精度良く演算して前記同期駆動装置０６ａから０６ｆへ送出すると共に、前記速度指令と位相指令を生成する時間を正確に定義することが必要である。本発明では該指令を生成する時間を正確に定義することにより、前記同期駆動装置側において任意の時刻に前記速度指令と位相指令の補間を可能としている。
【０１１８】
図１３−（ａ）及び（ｂ）はそれぞれ前記フレームタイマ０１０４及びコンパレータ０１０５の出力の時間的推移を、図１３−（ｃ）は前記フレーム信号０２ｂの時間的推移を示す。
始めに、前記フレームタイマ０１０４は前記発信器０１０３が出力する一定周波数信号を計数してそのカウント値Ｃを出力し、前記図１３−（ａ）の縦軸は該カウント値Ｃの時間的推移を示している。
【０１１９】
該カウント値Ｃは前記コンパレータ０１０５の動作により前記フレームタイマ最大値Ｃｍａｘにてフレーム時刻（ｔ［ｎ−１］）、（ｔ［ｎ］）、（ｔ［ｎ＋１］）とクリア動作を繰り返す。これにより、該カウント値Ｃは正確なフレーム周期ΔＴｆにて鋸歯状波にて遷移している。ここで、該フレーム周期ΔＴｆは前記図７から説明したスキャン時間に相当し例えば０．２ｍｓなどである。
また、図中の演算開始値Ｃａは前記コンパレータ０１０８の比較レベルであって、前記位相速度指令演算器０１１２へ演算起動時刻（ｔａ［ｎ−１］）、（ｔa ［ｎ］）、（ｔａ［ｎ＋１］）において順次演算開始信号を送出する。
【０１２０】
図１３―（ｂ）は前記コンパレータ０１０５の出力を示し、前記カウント値Ｃがフレームタイマ最大値Ｃｍａｘとなったときアクティブレベル（“１”）となる。該図１３−（ｂ）の信号は前記信号インターフェイス０１０７を通して電気的に絶縁し、レベル変換するとともにアクティブレベルのパルス幅を延長し、図１３−（ｃ）に示す前記フレーム信号０２ｂとなる。
該フレーム信号０２ｂはゲートアレイなどのハードウェアによって生成するので、そのフレーム周期ΔＴｆは極めて正確となっており、該フレーム信号０２ｂを受信する前記同期駆動装置０６ａから０６ｆは該フレーム信号０２ｂがアクティブレベル（“１”）となる時刻を精度良く記録している。かように、該フレーム信号０２ｂは１組のデータ列（１フレーム）の受信の時刻を記録するためのものであって、前記同期駆動装置０６ａから０６ｆの制御周期を同期せしめることを目的としないことを留意されたい。
【０１２１】
次に、図１３−（ｄ）は前記位相速度指令演算器０１１２が前記（７）式の速度指令と速度指令偏差、及び前記（１０）式の位相指令と位相指令偏差を演算するタイミングを示している。そして、前記図１３−（ａ）の演算起動時刻（ｔａ［ｎ−１］）にて演算開始信号が生成され、図示しないマイクロプロセッサは該演算開始信号を受信して前記位相速度指令演算器０１１２の処理を演算時刻（ｔｄ［ｎ−１］）にて実行する。
【０１２２】
ここで、図中の（ΔＴｄ［ｎ−１］）は前記演算起動時刻（ｔａ［ｎ−１］）と演算時刻（ｔｄ［ｎ−１］）間の遅延時間である。これは、前記演算開始信号がアクティブになったとき前記マイクロプロセッサは他のジョブを実行中であるかメモリとアクセス中のときなど、これらの処理を終了して前記速度指令及び位相指令の演算を開始するまで前記遅延時間（ΔＴｄ［ｎ−１］）が発生し得る。しかし、本発明においては次のフレーム時刻ｔ［ｎ］までに、前記位相速度指令演算器０１１２は演算を行って前記速度指令と回転指令を前記位相速度指令通信０２ａにより送出を完了すれば良いものである。かようにして、前記マイクロプロセッサの処理するタイミングに冗長性を許容するアーキテクチャにすることにより、ソフトウェアをシンプルに構成して高い信頼性を得ることができる。
【０１２３】
次に、前記位相速度指令演算器０１１２が図１３−（ｄ）に示したスキャンで演算した前記速度指令と位相指令は、図１３−（ｅ）に示すタイミングにて前記位相速度指令通信０２ａを介して前記同期駆動装置０６ａから０６ｆへ送出する。
ここで、前記図１３−（ｃ）、（ｄ）、及び（ｅ）を参照して、前記図１３−（ｄ）の時刻（ｔｄ［ｎ−１］）においては次のフレーム時刻ｔ［ｎ］における前記（７）式の速度指令と速度指令偏差及び前記（１０）式の位相指令と位相指令偏差からなる指令データを予測演算する。そして、前記図１３−（ｅ）の時刻（ｔｅ［ｎ−１］）においてこれらの指令データを前記位相速度指令通信０２ａにて送出し、時刻ｔ［ｎ］までに該指令データの送信は完了している。
【０１２４】
同様に、前記図１３−（ｄ）の時刻（ｔｄ［ｎ］）において前記位相速度指令演算器０１１２は、次のフレーム時刻ｔ［ｎ＋１］における速度指令と速度指令偏差を前記（７）式に準じて次の（６６）式を求め、位相指令と位相指令偏差を前記（１０）式に準じて次の（６７）式を求める。
速度指令        Ｖｒ（ｔ［ｎ＋１］）
速度指令偏差    ΔＶｒ（ｔ［ｎ＋２］）    …（６６）式
位相指令        Ｐｒ（ｔ［ｎ＋１］）
位相指令偏差    ΔＰｒ（ｔ［ｎ＋２］）    …（６7 ）式
そして、該（６６）式及び（６７）式の指令データはフレーム時刻ｔ［ｎ＋１］までに前記位相速度指令通信０２ａ経由にて送信が完了している。
【０１２５】
次に、図１３−（ｆ）及び（ｇ）はそれぞれ前記位相速度指令演算器０１１２が演算する前記（７）式による速度指令及び前記（１０）式による位相指令の時間関係を説明する図である。
始めに該図１３−（ｆ）から説明を行うと、フレーム時刻ｔ［ｎ−１］の点Ｆ１において速度指令Ｖｒ（ｔ［ｎ−１］）及び速度指令偏差ΔＶｒ（ｔ［ｎ］）は前記バーチャル回転指令発生装置０１０１から既に前記同期駆動装置０６ａから０６ｆへ送信が完了している。
また、フレーム時刻ｔ［ｎ］の点Ｆ２において速度指令Ｖｒ（ｔ［ｎ］）及び速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）は前記バーチャル回転指令発生装置０１０１から既に前記同期駆動装置０６ａから０６ｆへ送信が完了している。
【０１２６】
同様に図１３−（ｇ）において、フレーム時刻ｔ［ｎ−１］の点Ｇ１の位相指令Ｐｒ（ｔ［ｎ−１］）及び位相指令偏差ΔＰｒ（ｔ［ｎ］）は前記バーチャル回転指令発生装置０１０１から既に前記同期駆動装置０６ａから０６ｆへ送信が完了している。
また、フレーム時刻ｔ［ｎ］の点Ｇ２において位相指令Ｐｒ（ｔ［ｎ］）及び位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）は前記バーチャル回転指令発生装置０１０１から既に前記同期駆動装置０６ａから０６ｆへ送信が完了している。
【０１２７】
前記図１３−（ｆ）及び（ｇ）は前記図２のバーチャル回転指令発生装置０１０１の動作を説明する図であるが、これらの情報は上記にて説明した通り前記フレーム信号０２ｂ及び位相速度指令通信０２ａにて送信されている。
これにより、前記図１の同期駆動装置０６ａから０６ｆが内蔵するそれぞれの前記位相速度指令検出装置０６０１も前記図１３−（ｆ）及び（ｇ）と同一の情報を生成している。仮に前記図１３の時間を前記位相速度指令検出装置０６０１においてそのまま用いれば、前記図１３−（ｆ）の時刻ｔｆ［ｎ］において前記位相速度指令検出装置０６０１が補間速度指令Ｖｈ（ｔｆ［ｎ］）と補間位相指令Ｐｈ（ｔｆ［ｎ］）を得るときは次の（６８）式及び（６９）式の補間により精度の良い指令を演算する。
補間速度指令  Ｖｈ（ｔｆ［ｎ］）＝Ｖｒ（ｔ［ｎ］）＋ΔＶｒ（ｔ［ｎ＋１］）
×｛（ｔｆ［ｎ］−ｔ［ｎ］）／ΔＴｆ｝  …（６８）式
補間位相指令  Ｐｈ（ｔｆ［ｎ］）＝Ｐｒ（ｔ［ｎ］）＋ΔＰｒ（ｔ［ｎ＋１］）
×｛（ｔｆ［ｎ］−ｔ［ｎ］）／ΔＴｆ｝…（６９）式
【０１２８】
ここで、前記（６８）式及び（６９）式は同期駆動装置０６ａから０６ｆ側において、前記バーチャル回転指令発生装置０１０１の出力をいかように処理するかを示したものであって、本発明の特長を示すものではないので留意されたい。
【０１２９】
（ｊ）速度指令関数と位相指令関数のまとめ、速度指令、位相指令の演算について
以上の図１から図１３にて本発明による前記バーチャル回転指令発生装置０１０１の説明を行ったが、次に図１４は加速のとき、該バーチャル回転指令発生装置０１０１が内蔵する前記加減速モード０発生器０１１８、加減速モード１発生器０１１９、及び加減速モード２発生器０１２０が生成する速度指令関数と位相指令関数をまとめたものである。
かように本発明ではマイクロプロセッサまたはデジタルシグナルプロセッサを用いて、前記図１４の速度指令関数と位相指令関数を前記（２５）式の加速係数αａ、αｂ、及びαｃから予め定めて、精度良く速度指令と位相指令を演算する。
【０１３０】
ところで、従来の実施例では前記図２７―（ｃ）にて説明した通り位相指令は速度指令を入力して前記（６）式により求めていた。これゆえ、速度指令に誤差があるときはそのまま位相指令の誤差となっていた。更に積分演算を前記（６）式の通り階段状に近似して行うためこれによっても誤差が発生していた。
【０１３１】
ここで、図１５は本発明の例として前記（４２）式による速度指令の演算と前記（４３）式による位相指令の演算を視覚的に表したもので、図中の０１１９ａは前記（４２）式による速度指令Ｖα１の演算ブロックを、０１１９ｂは前記（４３）式による位相指令Ｐα１の演算ブロックを示している。そして、該演算ブロック０１１９ａ及び演算ブロック０１１９ｂは共に時間ｔ１［ｎ＋１］を変数の入力とし、それぞれ独立に精度良く演算を行って速度指令Ｖα１及び位相指令Ｐα１を出力する。これゆえ、本発明による位相指令の精度は速度指令の精度に影響されるものでなく、更に速度指令も位相指令もそれぞれの関数により精度良く演算を行う特長がある。
【０１３２】
（ｋ）減速の場合
前記図４から本発明の実施例１を加速の場合を例に説明を行ったが、減速のときも前記パラメータ入力装置０１１４は減速時間Ｔβ０、減速開始時間Ｔβ１、及び減速到達時間Ｔβ３の設定を行う。そして、前記図３を更に引用して図１６に示す通り、前記位相速度指令演算器０１１２は減速開始速度偏差ΔＶβＥＧ及び減速到達速度偏差ΔＶβＨＫを予め演算して加速の場合と同様に減速の動作を行うこととなる。
【０１３３】
（ｍ）実施例１の特長
以上のように、本発明の実施例１では前記図１から図１６にて説明した通り次の特長を有している。
（１）前記パラメータ入力装置０１１４にて前記（１１）式の加減速時間特性を視覚的に設定しＳ字加減速度パターンを定める。
（２）前記パラメータ演算器０１１３は前記（１１）式の加減速時間特性を得て、前記（２５）式の加減速パラメータを予め演算する。
（３）そして例えば加速動作のとき、これまで説明した加減速モード０発生器０１１８、加減速モード１発生器０１１９、及び加減速モード２発生器０１２０が生成する速度指令関数と位相指令関数をまとめて図１４に示す。
（４）該図１４の速度指令関数と位相指令関数は前記加減速パラメータから定まり、運転前に各係数を演算して準備してある。
（５）前記図１で説明した通り、本発明による位相指令は速度指令と独立して演算するので速度指令の演算精度の影響を受けない。また、速度指令も位相指令もそれぞれの速度指令関数及び位相指令関数から演算するので分解能と精度が格別に優れている。
【０１３４】
３．実施例２（位相速度指令検出装置及び位相速度ＦＢ検出装置）
ところで精度の良い同期制御を行うためには、次の４つの項目が必要であると考えられる。
（６−１）バーチャル回転指令発生装置０１０１やハイブリッドエンコーダ０９ａが優れた分解能と精度を有する速度信号と位相信号を出力する必要がある。
（６−２）該速度信号と位相信号を受信する同期駆動装置０６ａは前記分解能と精度を劣化させることなく速度と位相を抽出する必要がある。
（６−３）前記同期駆動装置０６ａは指令及びフィードバックの速度と位相の検出を、通信の周期に制約されることなくリアルタイムに行う必要がある。
（６−４）前記同期駆動装置０６ａは指令及びフィードバックの速度と位相の検出を同時刻に行って、正しい速度偏差と位相偏差を得る必要がある。
【０１３５】
すなわち、前記（６−１）と（６−２）の必要項目は物理量の分解能と精度に関するもので、これらは既に前記図１から図１６にて本発明の実施例１を開示した。そして、前記第３と第４の必要項目は処理する時間が重要であることを示唆している。しかし、通信を用いてバーチャル回転指令発生装置から速度指令や位相指令を送出するとき、該通信は例えば０．２ｍｓ間隔などのスキャン周期を有するのが常である。同様に、ロータリエンコーダが通信を用いてフィードバックの位相を送出するときも通信周期が存在することは避けることができない。
【０１３６】
しかし、精度の優れた同期制御の実現のために、前記同期駆動装置０６ａはかような指令やフィードバックの通信周期に影響を受けることなく、リアルタイムに速度と位相を検出して前記（６−３）と（６−４）を実現せねばならない。
次に、図１７〜図２０により本発明の実施例２の説明を行う。該実施例２は同期駆動装置０６ａが、前記実施例１のバーチャル回転指令発生装置０１０１が通信により出力する指令信号と前記ハイブリッドエンコーダ０９ａが出力するフィードバック信号をリアルタイムに入力し処理する発明を開示している。
【０１３７】
図１７の０６ａ、０６０１、及び０６０２は前記図１にて同じ符号を付すものと同じ機能を有し、それぞれ同期駆動装置、位相速度指令検出装置、及び位相速度ＦＢ検出装置である。また、０１０１、０２ａ、０２ｂ、及び０９ａも前記図１にて同じ符号を付すものと同じくそれぞれバーチャル回転指令発生装置、位相速度指令通信、フレーム信号、及びハイブリッドエンコーダであり、０２ｅ及び０２ｆはそれぞれアブソリュート信号及びインクリメンタル信号である。
【０１３８】
該図１７の前記同期駆動装置０６ａは大別して、前記バーチャル回転指令発生装置０１０１からの信号を処理する位相速度指令検出装置０６０１と、前記ハイブリッドエンコーダ０９ａからの信号を処理する位相速度ＦＢ検出装置０６０２から構成されており、位相速度指令検出装置０６０１から順次説明を行う。
【０１３９】
該位相速度指令検出装置０６０１は前記バーチャル回転指令発生装置０１０１が出力する前記位相速度指令通信０２ａ及び前記フレーム信号０２ｂを受信する。そして、０６２１、０６２２、及び０６２９はそれぞれ受信器、データラッチ、位相速度指令メモリである。該受信器０６２１は前記位相速度指令通信０２ａを受信して前記（７）式と（１０）式による速度指令Ｖｒ（ｔ［ｎ］）、速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）、位相指令Ｐｒ（ｔ［ｎ］）、及び位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）からなる位相速度指令を抽出し前記データラッチ０６２２へ出力する。該データラッチ０６２２はＣＫ端子に入力する後述のラッチ信号０６６１がアクティブとなるエッジにて、入力した前記位相速度指令をラッチし前記位相速度指令メモリ０６２９へ出力する。
【０１４０】
これにより、前記位相速度指令メモリ０６２９にはラッチした速度指令Ｖｒ（ｔ［ｎ］）、速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）、位相指令Ｐｒ（ｔ［ｎ］）、及び位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）からなる位相速度指令が格納されている。
【０１４１】
次に、前記図１７の前記位相速度指令検出装置０６０１が行う前記フレーム信号０２ｂの処理について説明を行う。該図１７において、０６２４及び０６２５はそれぞれ発信器及び制御用タイマであり、該発信器０６２４は精度の良い水晶発振器であって、例えば２０ＭＨｚ、４０ＭＨｚなどの一定周波数信号を前記制御用タイマ０６２５に供給している。前記制御用タイマ０６２５は該一定周波数信号を計数してそのカウント値を出力し、出力の全ビットが‘１’になるとその次は前記カウント値がゼロとなってカウントアップの計数を繰り返す。
【０１４２】
そして、０６２３は信号インターフェィスであり、０６２６、０６２７、及び０６２８は共にデータラッチである。該信号インターフェィス０６２３は前記フレーム信号０２ｂを電気的に絶縁し、レベル変換して前記データラッチ０６２６のＣＫ入力としている。該データラッチ０６２６は前記制御用タイマ０６２５が出力するカウント値すなわち時刻を入力し、前記フレーム信号０２ｂがアクティブとなるエッジにて前記カウント値をラッチして次段のデータラッチ０６２７へ出力する。すなわち、前記データラッチ０６２６は前記フレーム信号０２ｂがアクティブとなった時刻をキャプチャ（記録）している。
【０１４３】
次に、前記データラッチ０６２７は上記の通り前記フレーム信号０２ｂがアクティブとなった時刻を入力し、前記データラッチ０６２８は前記制御用タイマ０６２５が出力するカウント値、すなわち時刻を入力している。該データラッチ０６２７及び０６２８は、それぞれのＣＫ端子に後述のラッチ信号０６６１を入力し該ラッチ信号０６６１がアクティブとなるエッジにて入力データをラッチして出力する。
すなわち、前記データラッチ０６２７は前記フレーム信号０２ｂがアクティブとなったキャプチャ時刻を後述するキャプチャ時刻メモリ０６３０に出力し、該キャプチャ時刻は前記図１３−（ｃ）の時刻ｔ［ｎ］に対応している。また、前記データラッチ０６２８は後述のラッチ信号０６６１がアクティブとなった時刻ｔ［ｍ］、すなわち同期制御を処理する現在時刻ｔ［ｍ］を後述する同期制御処理時刻メモリ０６３１へ出力し、該時刻ｔ［ｍ］は前記図１３−（ｆ）のｔｆ［ｎ］に対応している。
【０１４４】
そして、前記図１７の０６３０及び０６３１はそれぞれキャプチャ時刻メモリ及び同期制御処理時刻メモリであって、前述の通りそれぞれ前記キャプチャ時刻及び同期制御処理時刻を格納している。ところで、０６１１はマイクロプロセッサシステムであって、前記位相速度指令メモリ０６２９、キャプチャ時刻メモリ０６３０、及び同期制御処理時刻メモリ０６３１は前記マイクロプロセッサシステム０６１１に内蔵されている。そして、前記マイクロプロセッサシステム０６１１は同期制御の処理を行うとき、ＬＴ端子からラッチ信号０６６１をアクティブとして前記データラッチ０６２２、０６２７、及び０６２８の入力データを同時にラッチする。
【０１４５】
かようにして、前記位相速度指令メモリ０６２９は前記（７）式と（１０）式による速度指令Ｖｒ（ｔ［ｎ］）、速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）、位相指令Ｐｒ（ｔ［ｎ］）、及び位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）からなる位相速度指令を保持し、前記キャプチャ時刻メモリ０６３０はキャプチャ時刻ｔ［ｎ］を保持し、前記同期制御処理時刻メモリ０６３１は同期制御処理時刻ｔ［ｍ］を保持している。これにより、前記マイクロプロセッサシステム０６１１は任意の同期制御処理時刻ｔ［ｍ］において、前記（６８）式及び（６９）式により補間速度指令Ｖｈ（ｔ［ｍ］）及び補間位相指令Ｐｈ（ｔ［ｍ］）を演算して求める。
【０１４６】
ここで、前記位相速度指令通信０２ａはアブソリュートデータを送信しているが、通信による手段はデータの更新に間欠性が存在する。しかし、前記位相速度指令検出装置０６０１は上記で説明した通り、通信によるデータが更新される間欠性を解消し、任意の時刻にアブソリュートの補間位相指令及び補間速度指令を演算して得て精度の良い同期制御を可能としている。
【０１４７】
次に、図１７の前記位相速度ＦＢ検出装置０６０２の動作について説明を行う。前記位相速度ＦＢ検出装置０６０２は前記ハイブリッドエンコーダ０９ａが出力する前記アブソリュート信号０２ｅ、ＳＩＮ及びＣＯＳ信号からなるインクリメンタル信号０２ｆを受信する。
【０１４８】
そして、０６４１は受信器であって該受信器０６４１は前記アブソリュート信号０２ｅを受信して粗い回転位相を抽出し後述するカウンタ０６４３へ出力する。また、０６４２はコンパレータ、０６４４及び０６４５は共にＡ／Ｄコンバータである。そして、前記コンパレータ０６４２は前記ＳＩＮ信号とＣＯＳ信号から電気角が９０度毎に発生する矩形波と回転方向を検出して後述するカウンタ０６４３へ出力する。また、前記Ａ／Ｄコンバータ０６４４及び０６４５はＬＴ端子に入力される前記ラッチ信号０６６１がアクティブとなったとき、それぞれＳＩＮ信号とＣＯＳ信号を量子化し後述するＡＲＣＴＡＮ演算器０６４７へ出力する。
【０１４９】
次に、０６４３はプリセッタブルアップ／ダウンカウンタ（以下、カウンタと言う）であって、プリセット端子ＰＲがアクティブとなるとＤＡＴＡ端子に入力される前記粗い回転位相がカウンタ０６４３のカウント値にプリセットされる。なお、該カウント値の２進数で２桁の下位桁は正弦波区間を示している。そして、前記カウンタ０６４３のＣＮＴ端子に入力される電気角９０度毎に発生する矩形波は、前記カウンタ０６４３のカウント値をアップまたはダウンカウントし、このアップまたはダウンカウントの動作はＦ／Ｒ端子に入力される回転方向により定まる。
【０１５０】
そして、０６４６はデータラッチであって前記カウンタ０６４３が出力するカウント値を入力し、ＣＫ端子に入力する前記ラッチ信号０６６１がアクティブになったとき、前記カウント値をラッチし後述する位相フィードバックメモリ０６４８へ出力する。
また、０６４７はＡＲＣＴＡＮ演算器であって、前記Ａ／Ｄコンバータ０６４４及び０６４５からＳＩＮ信号及びＣＯＳ信号を量子化した値Ｓ及びＣを入力し、（ＡＲＣＴＡＮ（Ｓ／Ｃ））にてＳＩＮ信号の電気角を演算して出力する。なお、（ＡＲＣＴＡＮ（Ｓ／Ｃ））の値は例として（９０．００度）となるが、前記図１７ではこの値を整数化する場合を想定してＫ倍したとしている。
【０１５１】
次に、０６４８は位相フィードバックメモリであって該位相フィードバックメモリ０６４８は、前記カウンタ０６４３のラッチしたカウント値を上位桁に入力してＣＹＣＬＥとし、前記ＡＲＣＴＡＮ演算器０６４７が出力する電気角Ｋθを入力して下位桁とする。かようにして、該位相フィードバックメモリ０６４８は、前記ハイブリッドエンコーダ０９ａの現在の回転位相フィードバックＰｆ（ｔ［ｍ］）を保持することとなる。
【０１５２】
ここで、前記ＡＲＣＴＡＮ演算器０６４７及び前記位相フィードバックメモリ０６４８は前記マイクロプロセッサシステム０６１１に内蔵されている。そして、前記マイクロプロセッサシステム０６１１は電源をオンした後などに端子ＰＲからプリセット信号０６６２をアクティブとし、前記受信器０６４１が出力する粗い回転位相を前記カウンタ０６４３のカウント値にプリセットして初期化する。
そして、前記マイクロプロセッサシステム０６１１は同期制御の処理を行うとき、ＬＴ端子からラッチ信号０６６１をアクティブとして出力し、前記データラッチ０６４６の入力データをラッチすると共に前記Ａ／Ｄコンバータ０６４４及び０６４５の変換をトリガする。これにより、前記マイクロプロセッサシステム０６１１は必要となる任意の時間に前記位相フィードバックメモリ０６４８にハイブリッドエンコーダ０９ａの現在の回転位相フィードバックＰｆ（ｔ［ｍ］）を保持する。
【０１５３】
また、前記マイクロプロセッサシステム０６１１は位相フィードバックメモリ０６４９を内蔵し、該位相フィードバックメモリ０６４９は１スキャン前の回転位相フィードバックＰｆ（ｔ［ｍ−１］）を保持している。そして、前記位相フィードバックメモリ０６４８と０６４９の回転位相の偏差と前記同期制御処理時刻０６３１から回転速度得る。
【０１５４】
以上で説明した前記図１７の実施例２について、更に図１８から図２０により各部の時間的推移をグラフに示し順次動作の説明を行う。
図１８は前記図１７の位相速度指令検出装置０６０１と位相速度ＦＢ検出装置０６０２の動作をグラフにより同時に示し、始めに図１８−（ｃ）及び（ｅ）はそれぞれ前記信号インターフェイス０６２３が受信するフレーム信号０２ｂ及び前記受信器０６２１が受信する位相速度指令通信０２ａの時間的推移を示している。そして、これらはそれぞれ先に説明した前記バーチャル回転指令発生装置０１０１が生成する前記図１３−（ｃ）及び（ｅ）の信号に対応している。
【０１５５】
すなわち、前記受信器０６２１は前記図１８−（ｅ）の例えば時刻（ｔｅ［ｎ−１］）、（ｔｅ［ｎ］）において前記位相速度指令通信０２ａによって指令データを受信する。そして、時刻（ｔｅ［ｎ−１］）に前記受信器０６２１が受信する指令データは前記（７）式で示した速度指令Ｖｒ（ｔ［ｎ］）、速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）、及び前記（１０）式で示した位相指令Ｐｒ（ｔ［ｎ］）、位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）である。これらは前記フレーム信号０２ｂの作用によって後述する時刻（ｔ［ｎ］）における指令データとなって前記データラッチ０６２２に入力される。
【０１５６】
そして、前記信号インターフェイス０６２３は前記図１８−（ｃ）で例示するフレーム信号０２ｂを受信し、該フレーム信号０２ｂがアクティブとなった時刻（ｔ［ｎ−１］）、（ｔ［ｎ］）、（ｔ［ｎ＋１］）が順次、前記データラッチ０６２７に入力される。ここで、時刻（ｔ［ｎ−１］）、（ｔ［ｎ］）、（ｔ［ｎ＋１］）は前記制御用タイマ０６２５が出力する時刻である。
【０１５７】
次に、図１８−（ｆ）は前記位相速度指令検出装置０６０１が前記位相速度指令通信０２ａ、フレーム信号０２ｂにて受信する速度指令を説明し、前記フレーム信号０２ｂがアクティブとなる点Ｆ１、Ｆ２、及びＦ３の速度指令を順次前記データラッチ０６２２に保持する。更に、例として説明すれば時刻（ｔ［ｎ］）の点Ｆ２において前記データラッチ０６２２は速度指令Ｖｒ（ｔ［ｎ］）と速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）を保持している。
【０１５８】
そして、前記マイクロプロセッサ０６１１は図１８−（ｆ）の時刻（ｔ［ｍ］）に前記ラッチ信号０６６１をアクティブとして前記データラッチ０６２２、０６２７及び０６２８の入力をラッチし、速度指令Ｖｒ（ｔ［ｎ］）と速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）、前記データラッチ０６２７が保持する時刻（ｔ［ｎ］）、及び前記データラッチ０６２８が保持する時刻（ｔ［ｍ］）をそれぞれ前記位相速度指令メモリ０６２９、前記キャプチャ時刻メモリ０６３０、及び前記同期制御処理時刻０６３１に格納する。続いて、前記マイクロプロセッサ０６１１は即座に点Ｆｍの速度指令を、すなわち時刻（ｔ［ｍ］）における補間速度指令Ｖｈ（ｔ［ｍ］）を前記（６８）式により得る。
【０１５９】
次に、図１８−（ｇ）は前記位相速度指令検出装置０６０１が前記位相速度指令通信０２ａ、フレーム信号０２ｂにて受信する位相指令を説明し、前記フレーム信号０２ｂがアクティブとなる点Ｇ１、Ｇ２、及びＧ３と順次位相指令を前記データラッチ０６２２に保持する。更に、例として時刻（ｔ［ｎ］）の点Ｇ２において前記データラッチ０６２２は位相指令Ｐｒ（ｔ［ｎ］）と位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）を保持している。
【０１６０】
そして、速度指令と同様に前記マイクロプロセッサ０６１１は図１８−（ｇ）の時刻（ｔ［ｍ］）にて前記ラッチ信号０６６１をアクティブとして前記データラッチ０６２２の入力をラッチし、位相指令Ｐｒ（ｔ［ｎ］）と位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）を前記位相速度指令メモリ０６２９に格納する。続いて、前記マイクロプロセッサ０６１１は即座に該位相指令Ｐｒ（ｔ［ｎ］）と位相指令偏差ΔＰｒ（ｔ［ｎ＋１］）、及び前記キャプチャ時刻メモリ０６３０に格納してある時刻（ｔ［ｎ］）、前記同期制御処理時刻０６３１に格納してある時刻（ｔ［ｍ］）を用いて点Ｇｍの位相指令を、すなわち時刻（ｔ［ｍ］）における補間位相指令Ｐｈ（ｔ［ｍ］）を前記（６９）式により演算する。
ここで、前記同期駆動装置０６ａの動作を示す該図１８−（ｆ）及び（ｇ）はそれぞれ前記バーチャル回転指令発生装置０１０１について説明した図１３−（ｆ）及び（ｇ）に対応している。
【０１６１】
次に、図１８−（ｈ）は前記ハイブリッドエンコーダ０９ａが出力し前記図１７のＡ／Ｄコンバータ０６４４及び０６４５が受信するＳＩＮ信号とＣＯＳ信号の時間的推移を示す。また、前記コンパレータ０６４２は該ＳＩＮ信号とＣＯＳ信号を入力して図１８−（ｉ）に示す矩形波信号を出力する。この図１８−（ｈ）及び（ｉ）から回転位相フィードバックＰｆ（ｔ［ｍ］）と回転速度フィードバックＶｆ（ｔ［ｍ］）を得る方法については更に図１９及び図２０にて説明を行う。
【０１６２】
そして、図１８−（ｍ）は前記第１の同期駆動装置０６ａが内蔵するマイクロプロセッサ０６１１が出力する前記ラッチ信号０６６１の生成状況を示す。すなわち、前記第１の同期駆動装置のマイクロプロセッサ０６１１は時刻（ｔ［ｍ−１］）、（ｔ［ｍ］）、（ｔ［ｍ＋１］）と周期的に前記ラッチ信号０６６１を生成する。図示するように、本発明において該ラッチ信号０６６１の周期は固定でなくとも変動しても構わないし、該ラッチ信号０６６１の周期は前記図１８−（ｃ）にて示したフレーム信号０２ｂと非同期であって構わない。これにより、同期駆動装置のマイクロプロセッサ０６１１は、前記位相速度指令通信０２ａ及びフレーム信号０２ｂに束縛されること無く自由にファームウェアを構築することが可能となり、同期制御システムのソフトウェアのコストダウンや信頼性の向上に多大のメリットを実現する。
【０１６３】
図１８−（ｐ）は前記第２の同期駆動装置０６ａが内蔵するマイクロプロセッサ０６１１が出力する前記ラッチ信号０６６１の生成状況を示している。該図１８−（ｐ）と前記図１８−（ｍ）を対比して、複数台の同期駆動装置が内蔵するマイクロプロセッサ０６１１は相互に独立して自由に前記ラッチ信号０６６１を生成する様相を例示している。これにより、本発明による同期制御システムでは同期駆動装置０６ａと電動機０７ａの台数を自由自在に追加ができる特長がある。
【０１６４】
次に、前記図１７を参照しつつ図１９及び図２０により回転位相フィードバックＰｆ（ｔ［ｍ］）と回転速度フィードバックＶｆ（ｔ［ｍ］）を得る方法について詳細に説明を行う。
始めに図１９について説明を行い、該図１９−（ｈ）、（ｉ）、（ｍ）、及び（ｐ）は前記図１８の同じ符号を付すグラフと同じ信号の時間的推移を示す。
【０１６５】
そして、該図１９−（ｈ）は前記ハイブリッドエンコーダ０９ａが出力し前記図１７のＡ／Ｄコンバータ０６４４及び０６４５が受信するＳＩＮ信号とＣＯＳ信号の時間的推移を示している。該図１９−（ｈ）の時刻ｔｈ１から時刻ｔｈ２は前記ハイブリッドエンコーダ０９ａの１回転を表すが、通常、該ハイブリッドエンコーダ０９ａはＳＩＮ信号とＣＯＳ信号を１回転当たり５１２サイクル又は２０４８サイクル等を生成する。しかし、グラフを可視的に表して説明を容易とするため、前記図１９−（ｈ）では１回転当たり１２サイクルのＳＩＮ信号とＣＯＳ信号を生成するとしている。
【０１６６】
次に、前記コンパレータ０６４２は前記ＳＩＮ信号とＣＯＳ信号を入力して図１９−（ｉ）に示す矩形波信号を出力する。ここで、該コンパレータ０６４２は仮にＳＩＮ信号の１周期毎に４個の矩形波を出力するとしている。すなわち、ＳＩＮ信号の１周期が３６０度について９０度毎に矩形波を出力する。
【０１６７】
図１９−（ｊ）は前記カウンタ０６４３が出力するカウント値の時間的推移を表す。該カウンタ０６４３は前記コンパレータ０６４２のＦＲ端子から回転方向をＦ／Ｒ端子に入力し、Ｃ端子から矩形波をＣＮＴ端子に入力する。前記図１９−（ｉ）では前記ハイブリッドエンコーダ０９ａの回転方向を正転とし、前記カウンタ０６４３はカウントアップの動作となり１回転毎にゼロにクリアされる動作を表している。そして、該カウンタ０６４３が出力するカウント値は前記データラッチ０６４６に入力される。
【０１６８】
そして、前記マイクロプロセッサ０６１１は図１９−（ｊ）の時刻（ｔ［ｍ］）にて前記ラッチ信号０６６１をアクティブとして前記データラッチ０６４６の入力をラッチし、前記カウント値を前記位相フィードバックメモリ０６４８の上位桁であるＣＹＣＬＥとする。
【０１６９】
一方、前記マイクロプロセッサ０６１１がアクティブとした前記ラッチ信号０６６１は、前記Ａ／Ｄコンバータ０６４４及び０６４５のＬＴ端子に入力されてＡ／Ｄ変換を起動する。そして、前記Ａ／Ｄコンバータ０６４４及び０６４５は前記ハイブリッドエンコーダ０９ａが出力するＳＩＮθ信号とＣＯＳ信号を量子化した値Ｓ及びＣを生成し、前記ＡＲＣＴＡＮ演算器０６４７のＳ端子とＣ端子に出力する。該ＡＲＣＴＡＮ演算器０６４７は（ＡＲＣＴＡＮ（Ｓ／Ｃ））を演算してゼロから９０度までの電気角を演算し、Ｋを乗じて整数化を行ったＫθを前記位相フィードバックメモリ０６４８の下位桁であるＫθとする。これにより、該位相フィードバックメモリ０６４８の上位桁のＣＹＣＬＥと下位桁のＫθは同時に更新され、該位相フィードバックメモリ０６４８は回転位相フィードバックＰｆ（ｔ［ｍ］）を保持することとなる。
【０１７０】
そして、図１９−（ｋ）は前記ＡＲＣＴＡＮ演算器０６４７が出力する電気角Ｋθの時間的推移を表す。ここで該図１９−（ｋ）において、前記ＡＲＣＴＡＮ演算器０６４７は常に前記Ｋθを演算するのではなく、前記マイクロプロセッサ０６１１が前記ラッチ信号０６６１をアクティブとした時刻（ｔ［ｍ］）にて演算を行っている。
【０１７１】
かようにして、前記マイクロプロセッサ０６１１は自身の必要となる任意の時刻（ｔ［ｍ］）に、前記ハイブリッドエンコーダ０９ａの回転位相フィードバックＰｆ（ｔ［ｍ］）を検出、演算して前記位相フィードバックメモリ０６４８に格納する。また、別の位相フィードバックメモリ０６４９には１スキャン前の時刻（ｔ［ｍ−１］）の回転位相フィードバックＰｆ（ｔ［ｍ−１］）を格納している。そして、前記マイクロプロセッサ０６１１は即座に次の（７０）式により回転速度フィードバックＶｆ（ｔ［ｍ］）を演算して求める。
Ｖｆ（ｔ［ｍ］）＝｛Ｐｆ（ｔ［ｍ］）−Ｐｆ（ｔ［ｍ−１］）｝／｛ｔ［ｍ］−ｔ［ｍ−１］｝…（７０）式
【０１７２】
次に、前記図１９の時刻（ｔ［ｍ］）の前後の時間を拡大して図２０に示し、該図２０−（ｈ）から（ｐ）はそれぞれ前記図１９の同じ符号を付すグラフと同一の信号の時間的推移を示す。
そして始めに、前記ハイブリッドエンコーダ０９ａが出力するＳＩＮθ信号とＣＯＳ信号の変化を示す図２０−（ｈ）において、時刻ｔｉ１から時刻ｔｉ５は前記ＳＩＮθ信号の１周期を示し、時刻ｔｉ１からｔｉ５は前記ＳＩＮ信号の第１象限から第４象限の区間を示している。該図２０−（ｈ）の時刻（ｔ［ｍ］）において前記Ａ／Ｄコンバータ０６４４及び０６４５は、それぞれ図中の点Ｈｍ１及び点Ｈｍ２のアナログ値を変換してデジタル値Ｓ及びＣを出力する。
【０１７３】
次に、前記ＡＲＣＴＡＮ演算器０６４７は前記Ｓ及びＣを入力して、（Ｋ×ＡＲＣＴＡＮ（Ｓ／Ｃ））の演算を行ってＫθを出力し、これを図示すれば図２０−（ｋ）の図中の点Ｋｍとなる。そして該図２０−（ｋ）に図示する如く、前記ＡＲＣＴＡＮ演算器０６４７は前記ＳＩＮ信号またはＣＯＳ信号の９０度毎にゼロからＫθの位相を検出する。
そして、該Ｋθは前記位相フィードバックメモリ０６４８の下位桁に格納される。ここで、該図２０−（ｋ）は前記ハイブリッドエンコーダ０９ａが一定速度で回転するとして鋸歯状波で示しているが、前記ＡＲＣＴＡＮ演算器０６４７は前記マイクロプロセッサ０６１１が前記ラッチ信号０６６１をアクティブとするタイミングにてＫθを演算する。
【０１７４】
次に、図２０−（ｉ）は前記コンパレータ０６４２が前記ＳＩＮ信号とＣＯＳ信号を入力し演算して出力する波形を表している。図示する通り、前記コンパレータ０６４２は前記ＳＩＮ信号とＣＯＳ信号がそれぞれゼロをクロスするポイントを検出し、時刻ｔｉ１、ｔｉ２とＳＩＮ信号の１周期毎に４個の矩形波を出力するとしている。
【０１７５】
そして、前記カウンタ０６４３は前記図２０−（ｉ）にて示す前記コンパレータ０６４２の出力を入力し、図２０−（ｊ）にて示すカウント値を出力する。そして、前記マイクロプロセッサ０６１１が前記ラッチ信号０６６１をアクティブとする時刻ｔ［ｍ］において、前記カウント値は点Ｊｍの値となって、前記データラッチ０６４６を経由して前記位相フィードバックメモリ０６４８の上位桁に格納される。ここで、前記カウント値の下２ビットはＳＩＮθ信号の第１象限から第４象限の正弦波区間を表している。かようにして、前記位相フィードバックメモリ０６４８に前記ハイブリッドエンコーダ０９ａの回転位相フィードバックＰｆ（ｔ［ｍ］）が格納される。
【０１７６】
図２０の説明において最後に図２０−（ｍ）及び（ｐ）は前記図１８−（ｍ）及び（ｐ）にて説明したものと同じであってその説明は割愛する。そして、前記図１７から図２０で説明した本発明の実施例２では以上で説明したことを要約し次の特長を有している。
（７−１）前記同期駆動装置０６ａが内蔵するマイクロプロセッサ０６１１は前記ラッチ信号０６６１をアクティブとして、同一時刻の補間位相指令Ｐｈ（ｔ［ｍ］）、補間速度指令Ｖｈ（ｔ［ｍ］）、回転位相フィードバックＰｆ（ｔ［ｍ］）及び回転速度フィードバックＶｆ（ｔ［ｍ］）を得る。これにより、同一時刻の速度偏差と位相偏差を正確に検出するので、複数の電動機間の精度の良い同期制御が可能となる。
（７−２）前記マイクロプロセッサ０６１１が前記ラッチ信号０６６１をアクティブとする周期は固定でなくとも変動しても構わない。これにより、前記マイクロプロセッサ０６１１のファームウェアを構築する自由度が多く、同期制御システムのソフトウェアのコストダウンや信頼性の向上に多大のメリットを実現する。
（７−３）前記同期駆動装置０６ａが内蔵するマイクロプロセッサ０６１１が前記ラッチ信号０６６１をアクティブとするタイミングは、前記バーチャル回転指令発生装置０１０１が出力する前記フレーム信号０２ｂと非同期であって構わない。これによっても、前記マイクロプロセッサ０６１１のファームウェアを構築する自由度が多く、同期制御システムのソフトウェアのコストダウンや信頼性の向上に多大のメリットを実現する。
（７−４）複数台の同期駆動装置が内蔵するそれぞれの前記マイクロプロセッサ０６１１は相互に独立して自由に前記ラッチ信号０６６１をアクティブとして、同一時刻の補間位相指令Ｐｈ（ｔ［ｍ］）、補間速度指令Ｖｈ（ｔ［ｍ］）、回転位相フィードバックＰｆ（ｔ［ｍ］）及び回転速度フィードバックＶｆ（ｔ［ｍ］）を得る。これは、自由に複数の同期駆動装置と電動機の追加を可能とし、アプリケーションに応じてさまざまな規模の同期制御システムを容易に実現する。
【０１７７】
４．実施例３（速度制御から同期制御への移行）
次に、図２１は本発明の実施例３の説明を行うものであるが、前記図１、図２、及び図１７を引用しつつ説明を行う。始めに、前記図１７において本発明の前記同期制御装置０６ａは、内蔵する前記位相フィードバックメモリ０６４８にハイブリッドエンコーダ０９ａの現在の回転位相Ｐｆ（ｔ［ｎ］）を常に保持している。
【０１７８】
一方、前記図２のバーチャル回転指令発生装置０１０１が内蔵する前記位相指令バッファ０１２３はｐｉ端子及びＰＲＥ端子を備えている。そして、該ＰＲＥ端子に入力するプリセット信号がアクティブとなったとき、前記ｐｉ端子に入力されているプリセット用位相入力０１２４の値が前記位相指令Ｐｒ（ｔ［ｎ］）にプリセットされ位相指令の初期化を行う。
ここで、前記バーチャル回転指令発生装置０１０１が内蔵する前記速度指令バッファ０１２２は前記位相指令バッファ０１２３と完全に独立して動作している。このため、前記位相指令バッファ０１２３が上記のプリセット動作を行っても、前記速度指令バッファ０１２２が出力する速度指令Ｖｒ（ｔ［ｎ］）及び速度指令偏差ΔＶｒ（ｔ［ｎ＋１］）は影響を受けることなく連続的に動作を継続する。
【０１７９】
そして、前記図１のシャフトレス輪転印刷機は次の順序にて速度制御から同期制御による運転を開始する。
（７−１）図１のシャフトレス輪転印刷機の各印刷機１０ａ、１０ｂ及び折り機１５ｆの電動機は徐動速度の速度制御による徐動速度運転を開始する。
（７−２）このとき、各印刷機の図示しない印刷胴はオープンであって、連続紙０４（図１９を参照）はドラッグ１３（図２２を参照）及び折り機１５ｆにて牽引走行されている。
【０１８０】
（７−３）徐動速度運転が安定となったら、折り機の同期駆動装置０６ｆが内蔵する図１７の位相フィードバックメモリ０６４８が保持する回転位相フィードバックＰｆ（ｔ［ｍ］）を汎用通信回線０２ｄ経由にて、図２のバーチャル回転指令発生装置０１０１が内蔵する位相指令バッファ０１２３に位相プリセットする。
（７−４）このとき、図２のバーチャル回転指令発生装置０１０１が内蔵する速度指令バッファ０１２２は影響を受けないので速度指令は変動せず、シャフトレス輪転印刷機は安定に運転を継続している。
（７−５）そしてこれ以降、バーチャル回転指令発生装置０１０１の位相指令と折り機１５ｆの回転位相は概ね合って徐動速度運転を継続する。
【０１８１】
（７−６）次に、集中制御装置０１は第１の印刷機１０ａから折り機１５ｆの全てを速度制御に加えて位相制御をオンとする。
（７−７）ここで位相制御とはバーチャル回転指令発生装置０１０１の位相指令と電動機に付属するハイブリッドエンコーダの位相フィードバックの偏差、すなわち位相偏差ΔＰを最小とする制御である。
（７−８）位相制御がオンとなると全ての印刷機はそれぞれの電動機が速度を変動させて原点合わせ制御を行い、バーチャル回転指令発生装置０１０１の位相指令と電動機の位相フィードバックの偏差、すなわち位相偏差ΔＰが目的とする±ΔＰｓ以内となると同期制御に移行する。
（７−９）位相制御がオンとなったとき、折り機１５ｆは既にバーチャル回転指令発生装置０１０１の位相指令と合って運転しているので、即座に同期制御に移行する。
（７−１０）すなわち、折り機１５ｆは原点合わせを行わないので、折り機１５ｆの手前で連続紙０４は破断や紙詰まりを発生することがない。
（７−１１）第１の印刷機１０ａから折り機１５の全てが同期制御の状態となったら、印刷機の印刷胴はクローズとなって印刷を開始すると共に、集中制御装置０１はＳ字加減速度パターンにて運転速度を増速し印刷を行う。
【０１８２】
ここで、原点合わせ制御も位相制御の範疇であり、本発明では位相制御を行って前記位相偏差ΔＰが大であって目的とする小なる位相偏差ΔＰｓより大きいとき原点合わせ制御と称する。そして、速度制御に加えて位相制御を行って前記位相偏差ΔＰが目的とする位相偏差ΔＰｓより小さいときを同期制御と称する。
【０１８３】
次に、図２１は前記で説明した本発明の実施例３をグラフで説明しており、速度制御と位相制御による時間的遷移を模擬的に表している。そして、図２１−（ａ）は前記バーチャル回転指令発生装置０１０１が出力する速度指令Ｖｒの時間的遷移を、図２１−（ｂ）は位相指令Ｐｒの時間的推移を、図２１−（ｃ）は折り機の位相偏差ΔＰの時間的遷移を、図２１−（ｄ）は印刷機の位相偏差ΔＰの時間的遷移を示している。
【０１８４】
始めに図２１−（ａ）において、シャフトレス輪転印刷機は時刻Ｔ１に徐動速度Ｖｊにより速度制御を開始し、時刻Ｔ３にて位相制御がオンとなるとしている。そして、後述する各印刷機の原点合わせが完了したら、或いは原点合わせを実行中に速度指令は増速し印刷速度Ｖｋにて印刷を開始しその後定格速度Ｖｓｍまで増速する。
【０１８５】
次に図２１−（ｂ）において、前記バーチャル回転指令発生装置０１０１が出力する位相指令Ｐｒは徐動速度運転が開始する時刻Ｔ１から動作を始める。そして、時刻Ｔ２にて前記折り機１５ｆの回転位相を前記バーチャル回転指令発生装置０１０１が内蔵する位相指令バッファ０１２３に位相プリセットする。このとき、前記図２１−（ａ）に示す通り速度指令はなんら影響を受けずシャフトレス輪転印刷機は安定して運転している。次に、時刻Ｔ３にて位相制御がオンとなって各電動機は該位相指令Ｐｒに追従する動作となる。
【０１８６】
すなわち、前記同期駆動装置側では前記時刻Ｔ１からＴ３において、前記バーチャル回転指令発生装置０１０１が出力する速度指令のみが有効であり位相指令は使用されていない。そして、時刻Ｔ３移行においては前記バーチャル回転指令発生装置０１０１が出力する速度指令及び位相指令が有効となる。
【０１８７】
図２１−（ｃ）は前記バーチャル回転指令発生装置０１０１と前記折り機の電動機０７ｆの位相偏差ΔＰを表すが、該折り機の電動機０７ｆの回転位相をバーチャル回転指令発生装置０１０１に位相プリセットする時刻Ｔ２において該位相偏差は約ゼロであって、位相制御がオンとなる時刻Ｔ３まではゼロ近辺を推移する。そして、時刻Ｔ３にて位相制御がオンとなると前記位相偏差ΔＰは既に目標とする位相偏差ΔＰｓより小さいので、原点合わせ制御を経ることなく同期制御に移行する。これにより、前記折り機の電動機０７ｆは速度を大きく増減させて原点合わせを実行しないので、前記連続紙０４は破断や紙詰まりを発生することがない。
【０１８８】
図２１−（ｄ）は前記バーチャル回転指令発生装置０１０１と例えば前記第１の印刷機の電動機０７ａの位相偏差ΔＰを表す。そして、位相制御がオンとなる時刻Ｔ３までは該位相偏差ΔＰは制御されていないのでランダムな値であって、時刻Ｔ３にて位相制御がオンとなると原点合わせを開始する。そして、時刻Ｔ４にて前記位相偏差ΔＰが目標とする位相偏差±ΔＰｓ以内となって同期制御に移行する。
【０１８９】
ここで、前記において該折り機の電動機０７ｆの回転位相をバーチャル回転指令発生装置０１０１に位相プリセットするタイミングは徐動速度中の時刻Ｔ２の例を示した。この位相プリセットするタイミングは前記シャフトレス輪転印刷機の電源をオンしたとき、あるいはシャフトレス輪転印刷機の電源をオンして運転を始める前が考えられる。
【０１９０】
このときも、シャフトレス輪転印刷機は印刷運転をする前に前記連続紙０４を新たに通紙するために前記印刷機や折り機１５ｆを単独にて速度制御によるインチング運転を行う。また、前記連続紙０４の種類を変えるために、同様に前記印刷機や折り機１５ｆを単独にてインチング運転を行って前記連続紙０４を交換する操作を行う。それゆえ前記位相プリセットの後かような準備操作を行うと、前記折り機の電動機０７ｆの回転位相とバーチャル回転指令発生装置０１０１の位相指令の偏差が大きくなる。そして、同期制御がオンとなったとき前記折り機１５ｆは原点合わせ制御のモードから開始して前記電動機０７ｆの加減速が大きくなり、前記連続紙０４は破断や紙詰まりを発生することとなる。
【０１９１】
それゆえ、位相プリセットのタイミングは確実に位相制御を行う直前である前記図２１−（ｃ）の時刻Ｔ２とすべきである。さらには、位相制御をオンとする時刻Ｔ３にて、前記折り機の電動機０７ｆの回転位相をバーチャル回転指令発生装置０１０１に位相プリセットする方法が操作ミスを解消し最適なタイミングである。
【０１９２】
以上のように、本発明では優れた同期制御を実現するために、前記バーチャル回転指令発生装置０１０１、位相速度指令検出装置０６０１、位相速度ＦＢ検出装置０６０２、及びハイブリッドエンコーダ０９ａを共通するアーキテクチャにより構成する。そして、ハイブリッド方式のバーチャル回転指令発生装置とハイブリッドエンコーダを用いたハイブリッド方式の同期制御を実現し、高精度であって操作性の良い同期制御システムを実現するものである。
【図面の簡単な説明】
【０１９３】
【図１】本発明の全体構成を説明する図である。
【図２】本発明の実施例１の構成例を説明する図である。
【図３】実施例１の加減速度パターンの設定を説明する図である。
【図４】実施例１のパラメータ演算器の動作を説明する図である。
【図５】実施例１のパラメータ演算器が検出する加減速モード１の説明である。
【図６】実施例１のパラメータ演算器が検出する加減速モード２の説明である。
【図７】実施例１の加減速モード１の動作説明（その１）である。
【図８】実施例１の加減速モード１の動作説明（その２）である。
【図９】実施例１の加減速モード１の動作説明（その３）である。
【図１０】実施例１の加減速モード２の動作説明（その１）である。
【図１１】実施例１の加減速モード２の動作説明（その２）である。
【図１２】実施例１の加減速モード０の動作説明である。
【図１３】実施例１の全体の動作説明である。
【図１４】実施例１の速度指令と位相指令の一覧（加速動作の場合）である。
【図１５】本発明の実施例１の動作説明図である。
【図１６】実施例１のパラメータ演算器の動作説明（減速の場合）である。
【図１７】本発明の実施例２の構成例の説明である。
【図１８】本発明の実施例２の動作説明図（その１）である。
【図１９】本発明の実施例２の動作説明図（その２）である。
【図２０】本発明の実施例２の動作説明図（その３）である。
【図２１】本発明の実施例３の動作説明である。
【図２２】従来例を説明する図（その１）である。
【図２３】従来例を説明する図（その２）である。
【図２４】従来例を説明する図（その３）である。
【図２５】従来例を説明する図（その４）である。
【図２６】従来例を説明する図（その５）である。
【図２７】従来例を説明する図（その６）である。
【符号の説明】
【０１９４】
０１    集中制御装置
０１０１  バーチャル回転指令発生装置
０１０２  フレーム信号発生器
０１０３  発信器
０１０４  フレームタイマ
０１０５  コンパレータ
０１０６  フレームタイマ最大レジスタ
０１０７  信号インターフェイス
０１０８  コンパレータ
０１０９  演算開始レジスタ
０１１１  速度設定器
０１１２  位相速度指令演算器
０１１３  パラメータ演算器
０１１４  パラメータ入力装置
０１１５、０１１６、０１１７ＡＮＤゲート
０１１８  加減速モード０発生器
０１１９  加減速モード１発生器
０１１９ａ  （４２）式による速度指令Ｖα１の演算ブロック
０１１９ｂ  （４３）式による位相指令Ｐα１の演算ブロック
０１２０  加減速モード２発生器
０１２１  セレクタ
０１２２  速度指令バッファ
０１２３  位相指令バッファ
０１２４  プリセット用入力０１２４
０１２５  送信器
０２    通信回線
０２ａ    位相速度指令通信
０２ｂ    フレーム信号
０２ｃ    バーチャル回転指令通信回線
０２ｄ    汎用通信回線
０２ｅ    アブソリュート信号
０２ｆ    インクリメンタル信号
０２ｇ    エンコーダ通信
０３    給紙部
０４    連続紙
０５    インフィード
０６ａ、０６ｂ、０６ｆ  同期駆動装置
０６０１  位相速度指令検出装置
０６０２  位相速度ＦＢ検出装置
０６１１  マイクロプロセッサ
０６２１  受信器
０６２２  データラッチ
０６２３  信号インターフェイス
０６２４  発信器
０６２５  制御用タイマ
０６２６  データラッチ
０６２７  データラッチ
０６２８  データラッチ
０６２９  位相速度指令メモリ
０６３０  キャプチャ時刻メモリ
０６３１  同期制御処理時刻メモリ
０６４１  受信器
０６４２  コンパレータ
０６４３  カウンタ
０６４４、０６４５    Ａ／Ｄコンバータ
０６６１  ラッチ信号
０６６２  プリセット信号
０６４６  データラッチ
０６４７  ＡＲＣＴＡＮ演算器
０６４８、０６４９    位相フィードバックメモリ
０７ａ、０７ｂ、０７ｆ    電動機
０８ａ、０８ｆ      ロータリエンコーダ
０８１    インクリメンタルエンコーダ
０８２    アブソリュートエンコーダ
０９、０９ａ、０９ｂ、０９ｆ      ハイブリッドエンコーダ
１０ａ    第１の印刷機
１０ｂ    第２の印刷機
１０ｃ    第３の印刷機
１０ｄ    第４の印刷機
１１    ドライヤ
１２    クーリング
１３    ドラッグ
１５ｆ    折り機
【図１】
0005121369.tif 000006
【図２】
0005121369.tif 000007
【図３】
0005121369.tif 000008
【図４】
0005121369.tif 000009
【図５】
0005121369.tif 000010
【図６】
0005121369.tif 000011
【図７】
0005121369.tif 000012
【図８】
0005121369.tif 000013
【図９】
0005121369.tif 000014
【図１０】
0005121369.tif 000015
【図１１】
0005121369.tif 000016
【図１２】
0005121369.tif 000017
【図１３】
0005121369.tif 000018
【図１４】
0005121369.tif 000019
【図１５】
0005121369.tif 000020
【図１６】
0005121369.tif 000021
【図１７】
0005121369.tif 000022
【図１８】
0005121369.tif 000023
【図１９】
0005121369.tif 000024
【図２０】
0005121369.tif 000025
【図２１】
0005121369.tif 000026
【図２２】
0005121369.tif 000027
【図２３】
0005121369.tif 000028
【図２４】
0005121369.tif 000029
【図２５】
0005121369.tif 000030
【図２６】
0005121369.tif 000031
【図２７】
0005121369.tif 000032