(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の素子形成面側に形成され、複数の半導体素子を含む集積回路と、
前記基板における前記複数の半導体素子のうちの所定の半導体素子と対応する領域に形成された放熱プラグとを備え、
前記放熱プラグは、前記素子形成面と反対側の面に開口する非貫通孔に充填された前記基板と比べて熱伝導率が大きい材料からなり、
前記放熱プラグの上端部を除いて前記放熱プラグと前記基板との間に形成された第１の絶縁膜をさらに備え、
前記放熱プラグは、上端部において前記基板と接していることを特徴とする半導体チップ。
【請求項２】
前記素子形成面と反対側の面に形成され、前記放熱プラグと接続された金属層と、
前記素子形成面と反対側の面と前記金属層との間に形成された第２の絶縁膜とをさらに備えていることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記第１の絶縁膜と前記第２の絶縁膜とは一体に形成されていることを特徴とする請求項２に記載の半導体チップ。
【請求項４】
前記素子形成面と反対側の面側に形成され、前記放熱プラグと前記金属層を介して接続された放熱端子をさらに備えていることを特徴とする請求項２又は３に記載の半導体チップ。
【請求項５】
前記放熱プラグの周囲の領域に形成され且つ前記集積回路と電気的に絶縁された補助放熱プラグをさらに備え、
前記補助放熱プラグの高さは、前記放熱プラグの高さよりも低いことを特徴とする請求項２〜４のいずれか１項に記載の半導体チップ。
【請求項６】
前記放熱プラグと前記補助放熱プラグとは、前記金属層により接続されていることを特徴とする請求項５に記載の半導体チップ。
【請求項７】
前記放熱プラグは、複数の導電性膜が積層された積層膜であることを特徴とする請求項１〜６のいずれか１項に記載の半導体チップ。
【請求項８】
前記放熱プラグは、銅を含む金属材料からなることを特徴とする請求項１〜７のいずれか１項に記載の半導体チップ。
【請求項９】
前記基板を貫通し且つ前記集積回路と電気的に接続された貫通プラグをさらに備えていることを特徴とする請求項１〜８のいずれか１項に記載の半導体チップ。
【請求項１０】
前記放熱プラグにおける前記素子形成面と反対側の面から露出した部分の面積は、前記貫通プラグの前記素子形成面と反対側の面から露出した部分の面積よりも小さいことを特徴とする請求項９に記載の半導体チップ。
【請求項１１】
前記所定の半導体素子は、増幅素子であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体チップ。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体チップと、
放熱部を有する実装基板とを備え、
前記放熱プラグは、前記放熱部と接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ及び半導体装置に関し、特に発熱を伴う増幅素子等を有する半導体チップ及びそれを用いた半導体装置に関する。
【背景技術】
【０００２】
近年の電子機器は、生産性を高めるため又は小型化を図るために、種々の半導体素子を一体化した半導体チップを多用している。半導体チップは、例えば半導体基板と、半導体基板の素子形成面側に形成された複数の半導体素子を有する集積回路とを備えている。半導体チップは、実装基板に実装するために、素子形成面と反対側の面（裏面）に実装電極を設け、半導体基板を貫通する貫通プラグ等により実装電極と集積回路とを電気的に接続している（例えば、特許文献１を参照。）。
【０００３】
このような半導体チップは、素子形成面を上方にした状態で、ほぼチップサイズのパッケージに実装することが可能となる。このため特に、固体撮像装置等の半導体装置の小型化等に有用である。
【特許文献１】米国特許出願公開第２００５／００５６９０３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の半導体チップには以下のような問題がある。半導体装置は小型化と共に高性能化も求められている。このため、半導体チップに増幅素子をはじめとする大電流が流れる素子を複数形成することが求められている。大電流が流れる素子は発熱が大きく、半導体チップの温度を上昇させる原因となる。
【０００５】
半導体基板のｐｎ接合部において逆バイアス時に生じるリーク電流は、温度上昇と共に増加する。このリーク電流は半導体基板のｐｎ接合部の空乏層中において熱的に励起されて発生した自由電子や自由正孔により発生する。このため、リーク電流は半導体基板の温度が１０℃上昇する度に約２倍に増加する。従って、半導体基板の温度が１２５℃の場合におけるリーク電流は、２５℃の場合の２10倍となる。
【０００６】
このようなリーク電流の増大は、半導体装置の誤動作の原因となる。従って、半導体チップから効果的に放熱する必要がある。しかし、従来の半導体チップは半導体基板を介して放熱しなければならず、効率的な放熱ができず、動作に対する信頼性が低下するという問題がある。
【０００７】
本発明は前記従来の問題を解決し、半導体基板の裏面側から効率よく放熱する半導体チップを実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は半導体チップを、半導体素子の下側の領域に形成された放熱プラグを備える構成とする。
【０００９】
具体的に、本発明に係る半導体チップは、基板と、基板の素子形成面側に形成され、複数の半導体素子を含む集積回路と、基板における複数の半導体素子のうちの所定の半導体素子と対応する領域に形成された放熱プラグとを備え、放熱プラグは、素子形成面と反対側の面に開口する非貫通孔に充填された基板と比べて熱伝導率が大きい材料からなることを特徴とする。
【００１０】
本発明の半導体チップは、放熱プラグを備えている。このため、半導体素子からの発熱を効率よく、基板の裏面に伝えることができる。放熱プラグを実装基板の放熱部位と接続することにより、効率よく放熱することが可能となり、半導体チップの温度上昇を抑えることができる。従って、半導体チップの信頼性を向上させることができる。また、半導体素子間の間隔を小さくすることができるため、半導体チップの面積を小さくすることも可能となる。放熱プラグは、集積回路と電気的に絶縁されているため、放熱プラグが集積回路の動作に悪影響を与えることもない。
【００１１】
本発明の半導体チップは、放熱プラグの上端部を除いて放熱プラグと基板との間に形成された第１の絶縁膜をさらに備え、放熱プラグは、上端部において基板と接していてもよい。
【００１２】
本発明の半導体チップは、素子形成面と反対側の面に形成され、放熱プラグと接続された金属層と、組成形成面と反対側の面と金属層との間に形成された第２の絶縁膜とをさらに備えていてもよい。
【００１３】
この場合において、第１の絶縁膜と第２の絶縁膜とは一体に形成されていてもよい。
【００１４】
本発明の半導体チップにおいて、素子形成面と反対側の面側に形成され、放熱プラグと金属層を介して接続された放熱端子をさらに備えていてもよい。
【００１５】
本発明の半導体チップにおいて、放熱プラグの周囲の領域に形成され且つ集積回路と電気的に絶縁された補助放熱プラグをさらに備え、補助放熱プラグの高さは、放熱プラグの高さよりも低くてもよい。
【００１６】
この場合において、放熱プラグと補助放熱プラグとは、金属層により接続されていてもよい。
【００１７】
本発明の半導体チップにおいて、放熱プラグは、複数の導電性膜が積層された積層膜であることが好ましい。
【００１８】
本発明の半導体チップにおいて、放熱プラグは、銅を含む金属材料からなることが好ましい。
【００１９】
本発明に係る半導体チップは、基板を貫通し且つ集積回路と電気的に接続された貫通プラグをさらに備えていてもよい。
【００２０】
本発明の半導体チップにおいて、放熱プラグにおける素子形成面と反対側の面から露出した部分の面積は、貫通プラグの素子形成面と反対側の面から露出した部分の面積よりも小さくしてもよい。
【００２１】
本発明の半導体チップにおいて、所定の半導体素子は、増幅素子としてもよい。
【００２２】
本発明に係る半導体装置は、本発明の半導体チップと、放熱部を有する実装基板とを備え、放熱プラグは、放熱部と接続されていることを特徴とする。
【発明の効果】
【００２３】
本発明に係る半導体チップによれば、半導体基板の裏面側から効率よく放熱する半導体チップを実現できる。
【発明を実施するための最良の形態】
【００２４】
本発明の一実施形態について図面を参照して説明する。図１、図２（ａ）及び（ｂ）、図３（ａ）及び（ｂ）は一実施形態に係る半導体チップであり、図１は平面構造を示し、図２（ａ）及び（ｂ）は図１のII−II線における断面構造を示し、図３（ａ）及び（ｂ）は図１のIII−III線における断面構造を示している。図２（ｂ）は図２（ａ）の一部を拡大して示しており、図３（ｂ）は図３（ａ）の一部を拡大して示している。
【００２５】
図１〜図３に示すように、シリコンからなる基板１１の素子形成面（上面）側には、複数の半導体素子を有する集積回路１２が形成されている。本実施形態の集積回路は撮像回路であり、基板１１の中央部に設けられた受光素子領域１１Ａには、複数の受光素子１３が形成されている。受光素子領域１１Ａの周囲には周辺領域１１Ｂが設けられ、増幅素子３０等の受光素子１３を駆動するための周辺素子が形成されている。
【００２６】
周辺領域１１Ｂに形成された周辺素子の一部は、大きな発熱を伴う増幅素子である。例えば、本実施形態の場合には、フローティングディフュージョン（ＦＤ）タイプの増幅素子３０が形成されている。基板１１における増幅素子３０の下側の領域には、放熱プラグ３１が形成されている。放熱プラグ３１は、基板１１に形成された非貫通孔に埋め込まれた金属材料からなる。
【００２７】
増幅素子３０からの発熱は、基板１１内へと伝導する。シリコンからなる基板１１の熱伝導率は１６０Ｗ／ｍ・Ｋ程度であるため、基板１１の裏面を放熱部と接続したとしても十分に放熱することができず、基板１１の温度が上昇してしまう。基板１１の温度が上昇すると、受光素子１３の特性が変動して閾値が基準の特性からずれるおそれがある。閾値がずれると、例えば本来ローレベルの値が出力されるはずの光量においてハイレベルの値が出力され、画像の「白」と「黒」とが反転表示されてしまう等の不具合が生じる。
【００２８】
本実施形態の半導体チップにおいては、金属からなる放熱プラグ３１が発熱が大きい増幅素子３０の下側の領域に形成されている。例えば、銅の熱伝導率は３９０Ｗ／ｍ・Ｋであり、シリコンの２倍以上大きい。このため、増幅素子３０からの発熱は、放熱プラグ３１を伝わり基板１１の裏面へ導かれる。放熱プラグ３１を金属層３３及び放熱端子３５を介して実装基板５０の放熱領域と接続すれば、増幅素子３０において発生した熱を効率よく放熱することが可能となる。
【００２９】
放熱の効率を考えると、放熱プラグ３１の上端と増幅素子３０とをできるだけ接近させることが好ましい。しかし、金属からなる放熱プラグ３１と増幅素子３０とを接近させすぎると電気的なコンタクトが生じ、集積回路の動作に悪影響を及ぼすおそれがある。このため、例えば増幅素子３０がＦＤ部である場合には、ＦＤ部の動作により基板１１内に生じる空乏層が最も拡がる位置と、放熱プラグ３１の上端との間隔が５μｍ以上且つ１５０μｍ以下、好ましくは１５μｍ以上且つ５０μｍ以下となるようにすればよい。このようにすれば、放熱プラグ３１は増幅素子３０から完全に絶縁された状態となり、集積回路の動作に影響を与えることはない。
【００３０】
本実施形態において、放熱プラグ３１はチタン（Ｔｉ）と銅（Ｃｕ）との積層膜である第１の金属膜１９Ａと、Ｃｕからなる第２の金属膜１９Ｂとにより形成している。このような構造とすることにより、放熱プラグ３１の熱伝導率を向上させることができる。また、絶縁膜との密着性が向上するため、放熱プラグ３１を形成する非貫通孔に絶縁膜１６が形成されている場合にも、放熱プラグ３１が剥離しにくくなる。但し、半導体基板よりも熱伝導率が高い材料であればどのような材料を用いてもよい。また、必ずしも積層膜としなくてもよい。
【００３１】
本実施形態においては、非貫通孔の側壁が絶縁膜１６に覆われており、放熱プラグ３１の上端部を除いて放熱プラグ３１と基板１１との間に絶縁膜１６が形成されている。絶縁膜１６は放熱プラグ３１と比べて熱伝導率が小さい。このため、放熱プラグ３１の側壁部から基板１１への熱拡散が生じにくい。その結果、放熱プラグ３１を伝わた熱は、再び基板１１へ拡散しにくく基板１１の裏面へ効率よく伝わる。
【００３２】
一方、放熱プラグ３１の上端部は、絶縁膜１６に覆われておらず基板１１と直接接している。このため、絶縁膜１６は、放熱プラグ３１の上方に形成された増幅素子３０において発生した熱の放熱プラグ３１への伝導を悪化させることはほとんどない。従って、非貫通孔に金属等の材料を直接埋め込む場合よりも、効率よく基板１１の外に熱を逃がすことができ、増幅素子３０の近傍を除いて基板１１内の熱分布をより均一に保つことができる。その結果、基板内の熱分布の影響による集積回路の特性変動及び特性ばらつきを低減できる。また、非貫通孔の側壁を絶縁膜１６で覆う構成とすれば、後で述べる貫通プラグ２１と同一のプロセスにより放熱プラグ３１を形成できる。
【００３３】
図２においては、放熱プラグ３１は金属層３３及び放熱端子３５を介して実装基板５０に形成された放熱ランド５１と接続されている。放熱端子３５は、はんだボール、表面に導電性皮膜を形成した樹脂ボール又はスタッドバンプ等により形成すればよい。はんだボールは、スズ−銀−銅系、スズ−銀−ビスマス系又は亜鉛−ビスマス系等をはじめとする種々の組成のものを用いることができる。また、放熱端子３５を形成せず金属層３３を直接実装基板５０と接続してもよい。
【００３４】
図２においては、金属層３３と基板１１の裏面との間には絶縁膜１６が形成されている。金属層３３と基板１１との間に絶縁膜１６を形成することにより、金属層３３から基板１１への熱拡散を抑えることができる。このため、実装基板５０側への放熱をより効果的に行うことが可能となる。
【００３５】
また、放熱プラグ３１を複数形成した例を示したが、十分な放熱効果が得られれば１つだけでもよい。放熱プラグ３１は、増幅素子３０からの熱を効率的に放熱できる位置に形成すればよく、必ずしも増幅素子３０の直下に形成する必要はない。また、図４（ａ）及び（ｂ）に示すように、放熱プラグ３１だけでなく補助放熱プラグ３９を形成してもよい。補助放熱プラグ３９は、放熱プラグ３１の周囲の領域に形成すればよい。補助放熱プラグ３９は、熱流境界線３６に沿うように、放熱プラグ３１よりも高さを低くすればよい。このようにすれば、後で説明するように、放熱プラグ３１、補助放熱プラグ３９及び貫通プラグ２１を同一のプロセスにより形成することが可能となる。
【００３６】
次に、集積回路１２の入力端子及び出力端子を基板１１の裏面に引き出すための構造について説明する。この構造は、既知の構造を用いればよい。例えば、周辺領域１１Ｂの上に接続電極２０を形成し、基板１１の裏面に裏面電極２４を形成する。接続電極２０は内部配線２２を介して集積回路１２と電気的に接続し、基板１１を貫通する貫通プラグ２１及び基板１１の裏面に形成した裏面配線２３を介して裏面電極２４と電気的に接続する。裏面電極２４は、接続端子２５を介して実装基板５０に形成された実装ランド５２と接続すればよい。
【００３７】
図３に示すように、接続電極２０及び内部配線２２は、絶縁膜１５により基板１１と絶縁されている。また、貫通プラグ２１、裏面配線２３及び裏面電極２４は、絶縁膜１６により基板１１と絶縁されている。絶縁膜１５は、テトラエトキシシラン（ＴＥＯＳ）若しくはフューズドシリカグラス（ＦＳＧ）等のシリコン酸化膜系の蒸着膜又は炭素添加酸化シリコン（ＳｉＯＣ）等の低誘電率（ｌｏｗ−ｋ）材料により形成すればよい。また、これらの膜を２種類以上組み合わせて用いてもよい。絶縁膜１６はシリコン酸化膜等の蒸着膜又は熱酸化膜等により形成すればよい。また、内部配線２２及び裏面配線２３は複数層形成されていてもよい。絶縁膜１５には、受光素子１３と増幅素子３０をはじめとする周辺素子とを接続する配線が埋め込まれていてもよい。
【００３８】
貫通プラグ２１は、基板１１に形成された貫通孔に埋め込まれた金属材料により形成されている。以下のようにすれば貫通プラグ２１と放熱プラグ３１とを同時に形成することが可能となる。
【００３９】
マスクを用いて基板１１をエッチングする際に、非貫通孔となる部分の開口の径を貫通孔となる部分の開口の径よりも小さくする。例えば、反応性イオンエッチング（ＲＩＥ）では、径の大きな開口と比べて径の小さな開口においてはエッチング比率が小さくなる。このため、径の大きな開口は貫通孔となり、径の小さな開口は貫通せず非貫通孔となる。
【００４０】
次に、基板１１の裏面全体にシリコン酸化膜等の絶縁膜を形成する。続いて、シリコン酸化膜における貫通孔から露出した接続電極２０の表面を覆う部分及び非貫通孔の上端部を覆う部分を除去する。
【００４１】
次に、ＴｉとＣｕとの積層膜である第１の金属膜１９Ａ及びＣｕからなる第２の金属膜１９Ｂを貫通孔、非貫通孔及びその周辺の電極及び配線等となる部分に形成する。ここで、第１の金属膜１９Ａは、スパッタリング又は蒸着等によりＴｉとＣｕを連続的に積層した薄膜として形成すればよい。また、第２の金属膜１９Ｂは電解メッキ等を用いて厚膜を形成すればよい。これにより、貫通プラグ２１、放熱プラグ３１、裏面配線２３、裏面電極２４、金属層３３が形成される。
【００４２】
第１の金属膜１９ＡをＴｉとＣｕとの積層膜とすることにより、絶縁膜１６との接着性、基板１１との線膨張の整合性、貫通プラグ２１においては導電性を満たし、放熱プラグ３１においては熱伝導性を満たすことができる。また、第２の金属膜１９ＢをＣｕとすることにより、導電性及び熱伝導性を満たすことができる。但し、これらの材料に限定されるものではない。
【００４３】
なお、補助放熱プラグ３９を形成する場合には、補助放熱プラグ３９を形成する非貫通孔の形成領域に放熱プラグ３１を形成する貫通孔の形成領域よりも径が小さい開口を形成すればよい。このようにすれば、放熱プラグ３１よりも高さが低い非貫通孔を形成できる。
【００４４】
図２（ｂ）及び図３（ｂ）に示すように、貫通プラグ２１と放熱プラグ３１とを同時に形成した場合には通常、貫通プラグ２１において第２の金属膜１９Ｂの表面に大きな凹部が形成される。しかし、このような凹部が形成されても貫通プラグ２１の導電性には何ら問題はない。一方、非貫通孔の径は貫通孔の径よりも小さいため、放熱プラグ３１において生じる凹部は貫通プラグ２１に生じる凹部よりも小さくなる。このため、放熱プラグ３１の熱伝導性が低下することはない。
【００４５】
凹部には、凹部に裏面側保護絶縁膜１８が充填されるようにすればよい。また、第２の金属膜１９Ｂの形成条件を調製することによりこのような凹部が形成されないようにすることも可能である。なお、裏面側保護絶縁膜１８は、ポリイミド系樹脂、エポキシ系樹脂又はフェノール系樹脂等により形成すればよい。基板１１の裏面と実装基板５０とを絶縁するためのものである。このため、基板１１の裏面と実装基板５０との間に間隔を設けたり、半導体チップ１０を実装基板５０の上に実装した後、基板１１と実装基板５０との間に樹脂材を封入したり、実装基板５０側に絶縁膜を設けることにより基板１１の裏面と実装基板５０とを絶縁してもよい。図２〜３においては、実装基板５０の表面がソルダレジスト５３に覆われた例を示している。
【００４６】
本実施形態の半導体チップは、接続電極２０を形成し、接続電極２０と貫通プラグ２１とを接続している。しかし、貫通電極は内部配線２２と電気的に接続されていればよく、必ずしも接続電極２０を形成する必要はない。接続電極２０を形成する場合には、形成面側保護絶縁膜１７に接続電極２０を露出する開口部を形成しておけば、接続電極２０を用いてプローブ検査を行うことが可能となる。また、貫通プラグ２１を接続電極２０の直下に形成することにより、面積効率が低下することはない。形成面側保護絶縁膜１７は、ポリベンズオキサゾール（ＰＢＯ）樹脂又はポリイミド系樹脂等により形成すればよい。
【００４７】
本実施形態の半導体チップ１０は、撮像チップであるため受光素子領域１１Ａの上には、集光用のマイクロレンズ１４が形成されている。また、マイクロレンズ１４と共に素子形成面の全面を覆うように透明部材４２が透明接着材４３を介在させて接着されている。透明部材４２を受光素子領域１１Ａだけでなく周辺領域１１Ｂも覆うようにすることにより、受光素子領域１１Ａだけでなく周辺領域１１Ｂも保護することができ、機械的強度を向上することができる。
【００４８】
周辺領域１１Ｂを透明部材４２で覆うと、増幅素子３０において発生した熱は、基板１１の上方に拡散しにくくなる。しかし、本実施形態の半導体チップは、放熱プラグ３１を備えているため問題とならない。
【００４９】
接続電極２０を用いてプローブ検査を行った場合には、接続電極２０の表面にプローブによる微細な凹凸が生じる。生じた凹部には、気泡がたまりやすくなるため、透明接着材４３と接続電極２０との間に気泡が残存するおそれがある。しかし、本実施形態の半導体チップは、素子形成面のほぼ全面を覆うように透明部材４２を透明接着材４３により接着するため、接続電極２０の部分に生じた気泡の影響は小さく、透明接着材４３の剥離を低減することができる。従って、接続電極２０から受光素子領域１１Ａまでの距離を必要以上にとる必要がなく、パッケージ全体の寸法を縮小することが可能になる。
【００５０】
透明部材４２は、硼珪酸ガラス板、特定方向の干渉縞によるモワレを防止するために複屈折特性を有する水晶板又は方解石板からなるローパスフィルタ等としてもよい。また、赤外線カットフィルタの両側に複屈折特性が直交するように石英板又は方解石板を貼り合わせたローパスフィルタとしてもよい。さらに透明のエポキシ系樹脂板、アクリル系樹脂板又は透明アルミナ板等であってもよい。なお、透明部材４２は、波長が５００ｎｍの入射光に対して９０％以上の透過率を実現できることが好ましい。また、透明部材４２と透明接着材４３とを含む半導体チップ１０の高さを低くすることが好ましい。この観点からは、透明部材４２の厚さはできるだけ薄い方がよい。一方、透明部材４２の厚さを薄くすると、撮像チップを保護する機能を果たすことができなくなる。また、製造も困難となる。従って、例えば透明部材４２として硼珪酸ガラス板を用いる場合には、２００μｍ〜１０００μの範囲とすればよく、３００μｍ〜７００μｍの範囲とすることが好ましい。透明部材４２にアルミナ又は透明樹脂を使用する場合は各透明部材４２が有する透過率の違いを考慮して厚さを決定する必要があり、水晶、方解石では透過率の違いに加えて、複屈折による２重結像の間隔が透明部材４２の厚みに関係するため、撮像チップの画素間隔を考慮して厚さを決定する必要がある。
【００５１】
透明接着材４３は、受光素子領域１１Ａ上に透明部材４２を固着する際に用いる光学的に透明な接着剤である。例えば、アクリル系樹脂、可視光の波長範囲で吸収端を持たない樹脂配合がなされたエポキシ系樹脂又はポリイミド系樹脂等を用いればよい。紫外線照射、加熱又はこれらの併用により硬化できればよい。また、硬化した場合にマイクロレンズ１４よりも低屈折率であることが好ましい。
【００５２】
本実施形態においては、半導体チップが受光素子１３を有する撮像チップである例を示した。しかし、本実施形態において示した放熱構造及び放熱手段は、撮像チップに限らず、メモリチップ、ロジックチップ、コントローラチップ及び発光チップ等どのような半導体チップにも適用可能である。この場合、放熱プラグ３１を形成する半導体素子は必ずしも増幅素子とは限らない。発熱が大きい半導体素子の下側の領域に形成すればよい。
【００５３】
また、基板１１は、シリコンだけでなく、低消費電力で高周波の半導体装置に適用されるゲルマニウム及び半導体レーザ又は発光ダイオード等に用いられるIII−Ｖ族化合物若しくはII−VI族化合物等であってもよい。また、サファイア等の絶縁物であってもよい。
【００５４】
なお、内部配線２２及び裏面配線２３の線幅はより太い方が好ましく複線化してもよい。また、１つの裏面電極に複数の接続端子２５を形成したり、１つの金属層３３に複数の放熱端子３５を形成したりしてもよい。このような構成とすれば、放熱に対する熱抵抗を小さくすることができる。また、基板１１の裏面に裏面配線２３及び金属層３３とは別に配線群又は金属膜領域等を形成し、形成した金属膜領域等を実装基板と接続端子を介して接続してもよい。これにより半導体チップ１０の放熱特性をさらに向上させることができる。また、金属膜領域等を接地すれば、電気的なシールド効果も期待できる。
【産業上の利用可能性】
【００５５】
本発明に係る半導体チップは、半導体基板の裏面側から効率よく放熱する半導体チップを実現でき、特に発熱を伴う増幅素子等を有する半導体チップ及びそれを用いた半導体装置等として有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態に係る半導体チップを示す平面図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体チップを示し、（ａ）は図１のII−II線における断面図であり、（ｂ）は（ａ）の一部を拡大して示す断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体チップを示し、（ａ）は図１のIII−III線における断面図であり、（ｂ）は（ａ）の一部を拡大して示す断面図である。
【図４】（ａ）及び（ｂ）は本発明の一実施形態の変形例に係る半導体チップを示し、（ａ）は図１のII−II線における断面図であり、（ｂ）は（ａ）の一部を拡大して示す断面図である。
【符号の説明】
【００５７】
１０      半導体チップ
１１      基板
１１Ａ    受光素子領域
１１Ｂ    周辺領域
１２      集積回路
１３      受光素子
１４      マイクロレンズ
１５      絶縁膜
１６      絶縁膜
１８      裏面側保護絶縁膜
１９      形成面側保護絶縁膜
１９Ａ    第１の金属膜
１９Ｂ    第２の金属膜
２０      接続電極
２１      貫通プラグ
２２      内部配線
２３      裏面配線
２４      裏面電極
２５      接続端子
３０      増幅素子
３１      放熱プラグ
３３      金属層
３５      放熱端子
３６      熱流境界線
３９      補助放熱プラグ
４２      透明部材
４３      透明接着材
５０      実装基板
５１      放熱ランド
５２      実装ランド
５３      ソルダレジスト
【図１】
0005193840.tif 000002
【図２】
0005193840.tif 000003
【図３】
0005193840.tif 000004
【図４】
0005193840.tif 000005