(57)【特許請求の範囲】
【請求項１】
基板の上に形成したバッファ層と、前記バッファ層の上に第１の半導体層とこの第１の半導体層に比べバンドギャップが大きい第２の半導体層を順次積層して形成した半導体層積層体と、前記半導体層積層体に互いに間隔をおいて形成した第１のオーミック電極と第２のオーミック電極と、前記第２の半導体層上であって前記第１のオーミック電極と第２のオーミック電極との間にそれぞれ第１のｐ型半導体と第２のｐ型半導体を介して形成した第１のゲート電極と第２のゲート電極と、前記第１のゲート電極と接続した第一ゲート端子、前記第２のゲート電極と接続した第二ゲート端子、前記第１のオーミック電極と接続したドレイン端子、前記第２のオーミック電極と接続したソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に順方向ダイオードと前記順方向ダイオードのカソード側が直列接続された双方向デバイスのオン状態として動作し、前記第一ゲート端子および第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作し、前記第一ゲート端子および第二ゲート端子をオフすると順逆双方向に電流を遮断する特性を有し、前記逆方向ダイオードは、前記第２のｐ型半導体の作用によって動作可能となり、前記順方向ダイオードは、前記第１のｐ型半導体の作用によって動作可能となる双方向スイッチを有したことを特徴とする電力変換回路。
【請求項２】
双方向スイッチ、および単方向スイッチと逆並列したダイオードとを直列接続し、接続した中間から入出力を取り出したハーフブリッジ回路を有することを特徴とする請求項１記載の電力変換回路。
【請求項３】
双方向スイッチを直列に接続し、接続した中間から入出力を取り出した第二ハーフブリッジ回路を有することを特徴とする請求項１記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート信号に制御により４つの状態を有する双方向スイッチを利用した電力変換回路に関する。
【背景技術】
【０００２】
近年、電子機器の普及がさらに拡大傾向にあるが、同時に電子機器の消費電力増加、引いては地球温暖化などが発生しており、社会的な問題と認識されている。このような社会的背景から、電子機器の低消費電力化の要求も高くなっており、根幹となる電源回路、あるいは電子機器の主たる機能を実現するためのアクチュエータなど待機電力、運転のための電力の何れの電力消費についても技術革新による消費削減が期待されている。
【０００３】
従来、この種の低消費電力化のための技術としては、使用する電圧に応じて、適宜半導体デバイスをＭＯＳＦＥＴあるいはＩＧＢＴの使い分けを行なっているのが現状である。また、スイッチング技術としては、ＺＶＳやＺＣＳなどスイッチングの際の損失を低減する技術の導入が図られている。以下、特許文献１および２を一例として説明する。
【０００６】
図１１に示すように、特許文献１では、第１スイッチング素子２９の導通により、第１インダクタ３０と第１スイッチング素子２９とに投入電流が流れ、低圧電源端子３１と高圧電源端子３２のうち一方から第１インダクタ３０に電磁エネルギーが蓄積され、第１整流素子３３の導通により低圧電源端子３１と高圧電源端子３２のうち他方へ放出されるようになっている。第１スイッチング素子２９の非導通期間は、先立つ導通時に第１スイッチング素子２９の電流経路端子間にコンデンサが並列接続されていれば、そのコンデンサは放電状態に、第１整流素子３４の電流経路端子間にコンデンサが並列接続されていれば、そのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行なわれる。そのため、第１スイッチング素子２９は、電流経路端子間の電圧差が僅少の状態で非導通となる（ＺＶＳ）。その後の第１スイッチング素子２９の再導通に先立ち、第２スイッチング素子３５の導通（ＺＣＳ）により補助電流経路が形成される。ここで、この時の電流経路はダイオードを介しており、順方向電圧Ｖｆに通流電流を乗じた損失が発生することになる。
【０００７】
次に図１２に示すように、特許文献２では、高電位側主電極端子が直流電源３６の正極端子に接続される上アームの電源側スイッチング素子３７と、直列接続されて低電位側主電極端子が直流電源３６の負極端子に接続される下アームの電源側スイッチング素子３８からなる電源側ハーフブリッジ回路３９と、高電位側主電極端子が負荷４０の高電位端子に接続される上アームの負荷側スイッチング素子４１と、直列接続されて低電位側主電極端子が負荷４０の低電位端子および直流電源３６の負極端子に接続される下アームの負荷側スイッチング素子４２からなる負荷側ハーフブリッジ回路４３と、二つのハーフブリッジ回路の出力端を接続するリアクトル４４と、各スイッチング素子を運転モードに応じて断続制御して負荷に交流電圧を印加する制御回路４５を備えている。この回路により、リアクトルの磁気エネルギーの蓄積、放出を双方向に相互に行なうことで、直列に経由するスイッチング素子数を低減して回路損失を低減している。ここで、この回路でも特許文献１と同様に電流経路にはダイオードが介在しており、順方向電圧Ｖｆと通流電流を乗じた損失が発生することになる。
【特許文献１】特開２００５−２６１０５９号公報
【特許文献２】特開２００５−２９５６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このような従来の一般的な電力変換回路においては、一方向スイッチを組み合わせて構成しているため、モータなどのインダクタンス成分のある負荷が接続された場合、環流電流がフライホイールダイオードを流れて、変換回路における損失が大きくなり、そのため冷却フィン、あるいは冷却ファンなど装置が大型化するという課題があった。
【０００９】
また、双方向スイッチを用いて構成した場合には、同様にインダクタンス成分のある負荷（例えばモータなど）が接続された場合、環流電流を流すための閉ループの形成が困難であった。すなわち、双方向スイッチを上下アームに配置した場合、アーム短絡を防止するためのデッドタイムを設ける必要があるため、上下の双方向スイッチが同時オフしている期間が存在するためである。
【００１０】
さらに、通常の昇圧チョッパ回路においては、入力に対してリアクタに電荷を蓄積した後、ダイオードを経由して出力側に電力が供給される。この時、ダイオードのＶｆと通流電流による損失が大きくなり、そのための前述同様の大掛かりな冷却フィンあるいは冷却ファンを用いた冷却が必要となるため、装置が大型化するという課題があった。
【００１１】
本発明は、このような従来の課題を解決するものであり、上下アームの短絡を防止し、デッドタイムの過渡期の環流電流を流すループを形成しつつ、環流電流による損失を低減することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の電力変換回路は上記目的を達成するために、基板の上に形成したバッファ層と、前記バッファ層の上に第１の半導体層とこの第１の半導体層に比べバンドギャップが大きい第２の半導体層を順次積層して形成した半導体層積層体と、前記半導体層積層体に互いに間隔をおいて形成した第１のオーミック電極と第２のオーミック電極と、前記第２の半導体層上であって前記第１のオーミック電極と第２のオーミック電極との間にそれぞれ第１のｐ型半導体と第２のｐ型半導体を介して形成した第１のゲート電極と第２のゲート電極と、前記第１のゲート電極と接続した第一ゲート端子、前記第２のゲート電極と接続した第二ゲート端子、前記第１のオーミック電極と接続したドレイン端子、前記第２のオーミック電極と接続したソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に順方向ダイオードと前記順方向ダイオードのカソード側が直列接続された双方向デバイスのオン状態として動作し、前記第一ゲート端子および第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作し、前記第一ゲート端子および第二ゲート端子をオフすると順逆双方向に電流を遮断する特性を有し、前記逆方向ダイオードは、前記第２のｐ型半導体の作用によって動作可能となり、前記順方向ダイオードは、前記第１のｐ型半導体の作用によって動作可能となる双方向スイッチを有する構成としたものである。
【００１３】
この手段により、４つの動作モードを有する双方向スイッチを有しているため、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、アーム短絡防止とオンオフの状態切り替え時の過渡期における意図しない環流電流を通流する電流経路を形成することができることとなる。
【００１４】
また、双方向スイッチ、および単方向スイッチと逆並列したダイオードとを直列接続し、接続した中間から入出力を取り出したハーフブリッジ回路を有する構成としたものである。
【００１５】
この手段により、４つの動作モードを有する双方向スイッチをハーフブリッジ回路の上下（すなわちインバータ回路の各アーム）の何れかに有しており、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上アームのみをＰＷＭ変調する方式において駆動した際に、上下アームを各ダイオード動作から各トランジスタ動作させるように切り替えることで、双方向スイッチと単方向スイッチと逆並列したダイオードとの直列接続点からの環流電流がダイオードを流れる期間を短縮することができることとなる。
【００１６】
さらに、双方向スイッチを直列に接続し、接続した中間から入出力を取り出した第二ハーフブリッジ回路を有する構成としたものである。
【００１７】
この手段により、４つの動作モードを有する双方向スイッチをブリッジ回路の上下（すなわちインバータ回路の各アーム）に有しており、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上下アームをすべてＰＷＭ変調にて駆動した際に、上下アームを各ダイオード動作から各トランジスタ動作させるように切り替えることで、双方向スイッチの直列接続点からの環流電流がダイオードを流れる期間を短縮することができることとなる。
【発明の効果】
【００１８】
本発明によれば、基板の上に形成したバッファ層と、前記バッファ層の上に第１の半導体層とこの第１の半導体層に比べバンドギャップが大きい第２の半導体層を順次積層して形成した半導体層積層体と、前記半導体層積層体に互いに間隔をおいて形成した第１のオーミック電極と第２のオーミック電極と、前記第２の半導体層上であって前記第１のオーミック電極と第２のオーミック電極との間にそれぞれ第１のｐ型半導体と第２のｐ型半導体を介して形成した第１のゲート電極と第２のゲート電極と、前記第１のゲート電極と接続した第一ゲート端子、前記第２のゲート電極と接続した第二ゲート端子、前記第１のオーミック電極と接続したドレイン端子、前記第２のオーミック電極と接続したソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に順方向ダイオードと前記順方向ダイオードのカソード側が直列接続された双方向デバイスのオン状態として動作し、前記第一ゲート端子および第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作し、前記第一ゲート端子および第二ゲート端子をオフすると順逆双方向に電流を遮断する特性を有し、前記逆方向ダイオードは、前記第２のｐ型半導体の作用によって動作可能となり、前記順方向ダイオードは、前記第１のｐ型半導体の作用によって動作可能となる双方向スイッチを有する構成とすることで、４つの動作モードを有する双方向スイッチを有しているため、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、アーム短絡防止とオンオフの状態切り替え時の過渡期において発生する環流電流をタイミングよく通流する電流経路を形成することができ、環流電流がダイオードを通流する期間を短くして最終的にはトランジスタ側を通流することとなるため、双方向スイッチで消費される電力は、トランジスタ側のオン抵抗分となり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができる電力変換回路を提供できる。
【００１９】
また、双方向スイッチ、および単方向スイッチと逆並列したダイオードとを直列接続し、接続した中間から入出力を取り出した第二ハーフブリッジ回路を有する構成とすることで、４つの動作モードを有する双方向スイッチを第二ハーフブリッジ回路の上下（すなわちインバータ回路の各アーム）に有しており、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上アームのみをＰＷＭ変調する方式において駆動した際に、環流電流がダイオードを流れる期間を短縮することができると同時に、双方向スイッチで消費される電力はトランジスタ側のオン抵抗分となり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができる電力変換回路を提供できる。
【００２０】
さらに、双方向スイッチを直列に接続し、接続した中間から入出力を取り出したハーフブリッジ回路を有する構成とすることで、４つの動作モードを有する双方向スイッチをハーフブリッジ回路の上下に配置して、インバータ回路の各アームを構成することで、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上下アームをすべてＰＷＭ変調にて駆動した際に、環流電流がダイオードを流れる期間を短縮することができ、双方向スイッチの相補動作時のデッドタイムにおける過渡制御が行なえると同時に、双方向スイッチで消費される電力は、トランジスタ側のオン抵抗分となり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができる電力変換回路を提供できる。
【発明を実施するための最良の形態】
【００２１】
本発明の請求項１記載の発明は、基板の上に形成したバッファ層と、前記バッファ層の上に第１の半導体層とこの第１の半導体層に比べバンドギャップが大きい第２の半導体層を順次積層して形成した半導体層積層体と、前記半導体層積層体に互いに間隔をおいて形成した第１のオーミック電極と第２のオーミック電極と、前記第２の半導体層上であって前記第１のオーミック電極と第２のオーミック電極との間にそれぞれ第１のｐ型半導体と第２のｐ型半導体を介して形成した第１のゲート電極と第２のゲート電極と、前記第１のゲート電極と接続した第一ゲート端子、前記第２のゲート電極と接続した第二ゲート端子、前記第１のオーミック電極と接続したドレイン端子、前記第２のオーミック電極と接続したソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に順方向ダイオードと前記順方向ダイオードのカソード側が直列接続された双方向デバイスのオン状態として動作し、前記第一ゲート端子および第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作し、前記第一ゲート端子および第二ゲート端子をオフすると順逆双方向に電流を遮断する特性を有し、前記逆方向ダイオードは、前記第２のｐ型半導体の作用によって動作可能となり、前記順方向ダイオードは、前記第１のｐ型半導体の作用によって動作可能となる双方向スイッチを有する構成とすることで、４つの動作モードを有する双方向スイッチを有しているため、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、アーム短絡防止とオンオフの状態切り替え時の過渡期における意図しない環流電流を通流する電流経路を形成することができ、環流電流がダイオードを通流する期間を短くして最終的にはトランジスタ側を通流することとなるため、双方向スイッチで消費される電力は、トランジスタ側のオン抵抗分のみとなり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができるという作用を有する。
【００２２】
また、双方向スイッチ、および単方向スイッチと逆並列したダイオードとを直列接続し、接続した中間から入出力を取り出したハーフブリッジ回路を有する構成としたものであり、４つの動作モードを有する双方向スイッチをハーフブリッジ回路の上下（すなわちインバータ回路の各アーム）に有しており、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上アームのみをＰＷＭ変調する方式において駆動した際に、環流電流がダイオードを流れる期間を短縮することができると同時に、双方向スイッチで消費される電力は、トランジスタ側のオン抵抗分のみとなり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができるという作用を有する。
【００２３】
さらに、双方向スイッチを直列に接続し、接続した中間から入出力を取り出した第二ブリッジ回路を有する構成としたものであり、４つの動作モードを有する双方向スイッチを第二ブリッジ回路の上下（すなわちインバータ回路の各アーム）に有しており、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、特に三相を含む複数相を有するブリッジ回路の上下アームをすべてＰＷＭ変調にて駆動した際に、環流電流がダイオードを流れる期間を短縮することができ、双方向スイッチの相補動作時のデッドタイムにおける過渡制御が行なえると同時に、双方向スイッチで消費される電力は、トランジスタ側のオン抵抗分のみとなり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができるという作用を有する。
【００２４】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２５】
（実施の形態１）
まずは、電力変換回路としての後述する双方向チョッパ回路１に使用する双方向スイッチ２について、図１を参照しながら構成について説明する。図１に示すように、双方向スイッチ２は、第一ゲート端子３と第二ゲート端子４とドレイン端子５とソース端子６により構成されている。双方向スイッチ２は、シリコン（Ｓｉ）からなる基板７の上に厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層８が形成され、その上に半導体層積層体９が形成されている。半導体層積層体９は、第１の半導体層とこの第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、厚さが２μｍのＧａＮ（アンドープの窒化ガリウム）層１０であり、第２の半導体層は、厚さが２０ｎｍのｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）層１１である。ＧａＮ層１０のＡｌＧａＮ層１１とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０１３ｃｍ―2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。半導体層積層体９の上には、互いに間隔をおいて第１のオーミック電極１２Ａと第２のオーミック電極１２Ｂとが形成されている。第１のオーミック電極１２Ａ及び第２のオーミック電極１２Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、ＡｌＧａＮ層１１の一部を除去すると共にＧａＮ層１０を４０ｎｍ程度掘り下げて、第１のオーミック電極１２Ａ及び第２のオーミック電極１２ＢがＡｌＧａＮ層１１とＧａＮ層１０との界面に接するように形成した例を示している。なお、第１のオーミック電極１２Ａ及び第２のオーミック電極１２Ｂは、ＡｌＧａＮ層１１の上に形成してもよい。ｎ型のＡｌＧａＮ層１１の上における第１のオーミック電極１２Ａと第２のオーミック電極１２Ｂとの間の領域には、第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１３Ａの上には第１のゲート電極１４Ａが形成され、第２のｐ型半導体層１３Ｂの上には第２のゲート電極１４Ｂが形成されている。第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂとオーミック接触している。ＡｌＧａＮ層１１及び第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１５が形成されている。保護膜１５を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂは、それぞれ厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂと、ＡｌＧａＮ層１１とによりＰＮ接合がそれぞれ形成される。これにより���第１のオーミック電極１２Ａと第１のゲート電極１４Ａとの間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第２のオーミック電極１２Ｂと第２のゲート電極１４Ｂとの間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第１のオーミック電極１２Ａの電位をＶ１、第１のゲート電極１４Ａの電位をＶ２、第２のゲート電極１４Ｂの電位をＶ３、第２のオーミック電極１２Ｂの電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層１３Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４より１．５Ｖ以上高ければ、第２のｐ型半導体層１３Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第１のゲート電極１４Ａのいわゆる閾値電圧及び第２のゲート電極１４Ｂのいわゆる閾値電圧は共に１．５Ｖである。以下においては、第１のゲート電極１４Ａの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１４Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１４Ｂの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１４Ｂの閾値電圧を第２の閾値電圧とする。また、第１のｐ型半導体層１３Ａと第２のｐ型半導体層１３Ｂとの間の距離は、第１のオーミック電極１２Ａ及び第２のオーミック電極１２Ｂに印加される最大電圧に耐えられるように構成する。第１のオーミック電極１２Ａと第１のゲート電極１４Ａとの間にゲート駆動信号（すなわち、第一ゲート端子３への制御信号）を入力するようになっている。第２のオーミック電極１２Ｂと第２のゲート電極１４Ｂとの間も同様である。なお、ソース端子６は第１のオーミック電極１２Ａに接続され、ドレイン端子５は第２のオーミック電極１２Ｂに接続され、第一ゲート端子３は第１のゲート電極１４Ａに接続され、第二ゲート端子４は第２のゲート電極１４Ｂに接続されている。
【００２６】
次に、双方向スイッチ２の動作について説明する。説明のため、第１のオーミック電極の電位を０Ｖとし、第一ゲート端子３に印加する電圧をＶｇ１、第二ゲート端子４に印加する電圧をＶｇ２、第２のオーミック電極１２Ｂと第１のオーミック電極１２Ａとの間の電圧をＶｓ２ｓ１、第２のオーミック電極１２Ｂと第１のオーミック電極１２Ａとの間に流れる電流をＩｓ２ｓ１とする。
【００２７】
Ｖ４がＶ１よりも高い場合、例えば、Ｖ４が＋１００Ｖで、Ｖ１が０Ｖの場合において、第一ゲート端子３と第二ゲート端子４の入力電圧であるＶｇ１及びＶｇ２をそれぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。これにより、第１のｐ型半導体層１３Ａから広がる空乏層が、チャネル領域中を第２のｐ型ＧａＮ層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、Ｖ４が正の高電圧であっても、第２のオーミック電極１２Ｂから第１のオーミック電極１２Ａへ流れる電流を遮断する遮断状態を実現できる。一方、Ｖ４がＶ１よりも低い場合、例えばＶ４が−１００Ｖで、Ｖ１が０Ｖの場合においても、第２のｐ型半導体層１３Ｂから広がる空乏層が、チャネル領域中を第１のｐ型半導体層１３Ａの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第２のオーミック電極１２Ｂに負の高電圧が印加されている場合においても、第１のオーミック電極１２Ａから第２のオーミック電極１２Ｂへ流れる電流を遮断することができる。すなわち、双方向スイッチ２の双方向の電流を遮断することが可能となる。
【００２８】
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第１のゲート電極１４Ａと第２のゲート電極１４Ｂとが共有する。この素子は、１素子分のチャネル領域の面積で双方向スイッチ２が実現可能であり、双方向スイッチ２全体を考えると、２つのダイオードと２つのノーマリーオフ型のＡｌＧａＮ／ＧａＮ−ＨＦＥＴとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ２の低コスト化及び小型化が可能となる。
【００２９】
次に、第一ゲート端子３、第二ゲート端子４の入力電圧であるＶｇ１及びＶｇ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い電圧、例えば５Ｖの場合には、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂに印加される電圧は、共に閾値電圧よりも高くなる。従って、第１のｐ型半導体層１３Ａ及び第２のｐ型半導体層１３Ｂからチャネル領域に空乏層が広がらないため、チャネル領域は第１のゲート電極１４Ａの下側においても、第２のゲート電極１４Ｂの下側においてもピンチオフされない。その結果、第１のオーミック電極１２Ａと第２のオーミック電極１２Ｂとの間に双方向に電流が流れる導通状態を実現できる。
【００３０】
次に、Ｖｇ１を第１の閾値電圧よりも高い電圧とし、Ｖｇ２を第２の閾値電圧以下とした場合の動作について説明する。第一ゲート端子３、第二ゲート端子４を備えた双方向スイッチ２を等価回路で表すと図２（ａ）に示すように第１のトランジスタ１６と第２のトランジスタ１７とが直列に接続された回路とみなすことができる。この場合、第１のトランジスタ１６のソース（Ｓ）が第１のオーミック電極１２Ａ、第１のトランジスタ１６のゲート（Ｇ）が第１のゲート電極１４Ａに対応し、第２のトランジスタ１７のソース（Ｓ）が第２のオーミック電極１２Ｂ、第２のトランジスタ１７のゲート（Ｇ）が第２のゲート電極１４Ｂに対応する。このような回路において、例えば、Ｖｇ１を５Ｖ、Ｖｇ２を０Ｖとした場合、Ｖｇ２が０Ｖであるということは第２のトランジスタ１７のゲートとソースが短絡されている状態と等しいため、双方向スイッチ２は図２（ｂ）に示すような回路とみなすことができる。
【００３１】
さらに、図２（ｂ）に示す第２のトランジスタ１７のソース（Ｓ）をＡ端子、ドレイン（Ｄ）をＢ端子、ゲート（Ｇ）をＣ端子として説明を行う。図に示すＢ端子の電位がＡ端子の電位よりも高い場合には、Ａ端子がソースでＢ端子がドレインであるトランジスタとみなすことができ、このような場合、Ｃ端子（ゲート）とＡ端子（ソース）との間の電圧は０Ｖであり、閾値電圧以下のため、Ｂ端子（ドレイン）からＡ端子（ソース）に電流は流れない。一方、Ａ端子の電位がＢ端子の電位よりも高い場合には、Ｂ端子がソースでＡ端子がドレインのトランジスタとみなすことができる。このような場合、Ｃ端子（ゲート）とＡ端子（ドレイン）との電位が同じであるため、Ａ端子の電位がＢ端子を基準として閾値電圧以下の場合にはＡ端子（ドレイン）からＢ端子（ソース）へ電流を通電しない。Ａ端子の電位がＢ端子を基準として閾値電圧以上となると、ゲートにＢ端子（ソース）を基準として閾値電圧以上の電圧が印加され、Ａ端子（ドレイン）からＢ端子（ソース）へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図２（ａ）に示す第２のトランジスタ１７の部分は、ダイオードとみなすことができ、図２（ｃ）に示すような等価回路となる。図２（ｃ）に示す等価回路において、双方向スイッチ２のドレイン端子５の電位がソース端子６の電位よりも高い場合、第１のトランジスタ１６の第一ゲート端子３に５Ｖが印加されている場合には、第１のトランジスタ１６はオン状態であり、Ｓ２からＳ１へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ２のＳ１の電位がＳ２の電位よりも高い場合、その電圧は第２のトランジスタ１７からなるダイオードが担い、双方向スイッチ２のＳ１からＳ２へ流れる電流を阻止する。つまり、第一ゲート端子３に閾値電圧以上の電圧を与え、第二ゲート端子４に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
【００３２】
図３は、双方向スイッチ２のＶｓ２ｓ１とＩｓ２ｓ１との関係であり、（ａ）は、Ｖｇ１とＶｇ２とを同時に変化させた場合を示し、（ｂ）はＶｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を変化させた場合を示し、（ｃ）はＶｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示している。なお、図３において横軸であるＳ２−Ｓ１間電圧（Ｖｓ２ｓ１）は、第１のオーミック電極１２Ａを基準とした電圧であり、縦軸であるＳ２−Ｓ１間電流（Ｉｓ２ｓ１）は第２のオーミック電極１２Ｂから第１のオーミック電極１２Ａへ流れる電流を正としている。図３（ａ）に示すように、Ｖｇ１及びＶｇ２が０Ｖの場合及び１Ｖの場合には、Ｖｓ２ｓ１が正の場合にも負の場合にもＩｓ２ｓ１は流れず、半導体素子１０は遮断状態となる。また、Ｖｇ１とＶｇ２とが共に閾値電圧よりも高くなると、Ｖｓ２ｓ１に応じてＩｓ２ｓ１が双方向に流れる導通状態となる。一方、図３（ｂ）に示すように、Ｖｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を第１の閾値電圧以下の０Ｖとした場合には、Ｉｓ２ｓ１は双方向に遮断される。しかし、Ｖｇ１を第１の閾値電圧以上の２Ｖ〜５Ｖとした場合には、Ｖｓ２ｓ１が１．５Ｖ未満の場合にはＩｓ２ｓ１が流れないが、Ｖｓ２ｓ１が１．５Ｖ以上になるとＩｓ２ｓ１が流れる。つまり、第２のオーミック電極１２Ｂから第１のオーミック電極１２Ａにのみに電流が流れ、第１のオーミック電極１２Ａから第２のオーミック電極１２Ｂには電流が流れない逆阻止状態となる。また、Ｖｇ１を０Ｖとし、Ｖｇ２を変化させた場合には図３（ｃ）に示すように、第１のオーミック電極１２Ａから第２のオーミック電極１２Ｂにのみに電流が流れ、第２のオーミック電極１２Ｂから第１のオーミック電極１２Ａには電流が流れない逆阻止状態となる。
【００３３】
以上より、双方向スイッチ２は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。以上、説明したように双方向スイッチ２の第一ゲート端子３と第二ゲート端子４のオンあるいはオフ条件に応じて、４つの動作モード（図４）で動作することができる。本構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うＪＦＥＴとは全く異なった動作原理により動作する。具体的には、ゲート電圧が３ＶまではＪＦＥＴとして動作するが、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
【００３４】
また、双方向スイッチ２は、第１のゲート電極１４Ａがｐ型の導電性を有する第１のｐ型半導体層１３Ａの上に形成され、第２のゲート電極１４Ｂがｐ型の導電性を有する第２のｐ型半導体層１３Ｂの上に形成されている。このため、第１の半導体層と第２の半導体層との界面領域に生成されるチャネル領域に対して、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第１のゲート電極１４Ａ及び第２のゲート電極１４Ｂから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
【００３５】
次に、電力変換回路である昇圧チョッパ回路としての双方向チョッパ回路１について、図５を参照しながら説明する。
【００３６】
図に示すように、双方向チョッパ回路１は、リアクタ１８と、このリアクタ１８を介してＰＮ間をショートする単方向スイッチと逆並列したダイオードとしてのＭＯＳＦＥＴ１９と、整流ダイオードの代用として双方向スイッチ２と、出力のリプル電圧を抑制するコンデンサ２０を備えている。この回路構成では、双方向スイッチ２を有する回路構成であり、また、双方向スイッチ２、および単方向スイッチと逆並列ダイオードとしてのＭＯＳＦＥＴ１９を直列接続し、接続した中間から入出力（入力または出力）を取り出すハーフブリッジ回路２１に相当するものである。
【００３７】
次に双方向チョッパ回路１の動作の説明として、図６に入力端子Ｖｉから出力端子Ｖｏに電力が搬送される場合の双方向スイッチ２とＭＯＳＦＥＴ１９の状態についてのタイミングチャートを示し、図７に状態遷移の説明図を示す。図７に示すように、昇圧チョッパ回路として双方向チョッパ回路１を駆動して、入力端子側から出力端子側へ電力を出力する場合には、図７（ａ）のように一般に双方向スイッチ２は等価的にダイオードとして機能させる。しかし、ダイオードの状態を継続した場合、順方向電圧に通流電流を乗じた電力分の損失が発生するため、同図（ｂ）のように双方向のトランジスタのオン状態とすることで損失を低減する。但し、双方向スイッチ２を使用した場合、図に示す中間電圧Ｖｄの電圧が出力端子側の電圧Ｖｏと双方向スイッチ２のオン抵抗と通流電流から計算できる降下電圧を加算した電圧よりも高い場合、電力は入力端子側から出力端子側へと搬送できるが、電圧が低下して出力端子側の電圧Ｖｏが中間電圧Ｖｄよりも高くなった場合において、双方向スイッチが双方向にオンしていた際には所望の特性が得られず、逆方向に電力が搬送されることとなり、出力電圧が安定しないこととなる。従って、昇圧チョッパ回路として動作した時に、中間電圧Ｖｄが出力端子側の電圧Ｖｏよりも低い状態の際には、双方向スイッチ２をオフの状態か、もしくは入力端子側をアノード、出力端子側をカソードとしたダイオード動作とする必要がある。しかし、ＭＯＳＦＥＴ１９がオン状態からターンオフする際に、リアクタ１８に蓄積した電気エネルギー分が出力端子側の電圧Ｖｏとして出力されるようにする必要があるため、その時点において双方向スイッチ２はダイオード動作あるいは双方向に導通可能な状態とする必要がある。従って、ＭＯＳＦＥＴ１９がターンオフする前に、図４に示した状態（２）の状態とし、ダイオード動作するようにしている。その後に、ダイオード動作による双方向スイッチ２の損失を低減するために、第一ゲート端子３、第二ゲート端子４共にオン状態に切り換えて双方向にトランジスタのオン状態としている。また、双方向スイッチ２のオンが継続すると、昇圧チョッパ回路の動作をしている場合、リアクタ１８に蓄積された電荷を放出により、中間電圧Ｖｄが低下し出力側から入力側に電流が流れることになるため、第二ゲート端子４をターンオフしてダイオード動作に戻す必要があることから、図６に示すタイミングチャートのようなオンオフ制御となっている。
【００３８】
具体的には、ＭＯＳＦＥＴ１９がターンオフする前に第一ゲート端子３をターンオンして、双方向スイッチ２をダイオード動作、すなわち図４に示す状態（１）とする。この状態（１）において、双方向スイッチ２はドレイン端子５とソース端子６との間に逆方向のダイオードと双方向にトランジスタのオン状態とした半導体となっているため、出力側から入力側に逆流することはない。その後、ＭＯＳＦＥＴ１９がターンオフすると、中間電圧Ｖｄは上昇し、出力側の電圧と双方向スイッチ２の順方向電圧を超えると、双方向スイッチ２を通して順方向に電流が通流する。しかし、双方向スイッチ２をこの状態（１）で保持した場合、ダイオードで順方向電圧と通流電流により決定する電力損失が発生する。そのため、次のステップとして第二ゲート端子４をターンオンさせる。これにより、双方向スイッチ２は、図４に示す状態（３）と遷移するため、ダイオードを通流させることなく、損失の少ないトランジスタ側から供給することができる。さらに、次のステップでは、中間電圧Ｖｄが出力電圧Ｖｏよりも低い状態となる前に、双方向スイッチ２が入力Ｖｉ側をアノード、Ｖｏ側にカソードとしたダイオード動作する状態（１）となるように第二ゲート端子４をターンオフさせている。本サイクルを反復することで、通常双方向スイッチ２に位置するダイオードで、オン期間中に常時順方向電圧と通流電流で決定される損失を低減する。
【００３９】
以上のように、第一ゲート端子３、第二ゲート端子４、ドレイン端子５、ソース端子６を備え、第一ゲート端子３のみをオンすると、ドレイン端子５からソース端子６との間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、第二ゲート端子４のみをオンすると、ドレイン端子５からソース端子６との間に順方向ダイオードと順方向ダイオードのカソード側が直列接続された半導体として動作し、第一ゲート端子３および第二ゲート端子４をオンすると、ドレイン端子５からソース端子６との間にダイオードを介さない双方向に導通するように動作し、第一ゲート端子３および第二ゲート端子４をオフすると順逆双方向に電流を遮断する特性を有した双方向スイッチ２を備える構成とすることで、４つの動作モードを有する双方向スイッチ２を有しているため、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、ダイオードを通流する期間を短くしてトランジスタ側を通流することとなるため、双方向スイッチ２で消費される電力は、トランジスタ側のオン抵抗分となり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができる。
【００４０】
なお、本実施の形態１では、双方向チョッパ回路を電力変換回路の例として記載したが、昇圧チョッパ回路などその他の回路であっても作用効果に差異はない。
【００４１】
また、双方向スイッチと直列に接続する単方向デバイスとしてＭＯＳＦＥＴを例として記載したが、ＩＧＢＴなどその他の回路であっても作用効果に差異はない。
【００４２】
さらに、第一ゲート端子、第二ゲート端子のオンオフ順序は回路構成に応じて入れ替える構成であっても良い。
【００４３】
（実施の形態２）
以下、実施の形態２について、図８を参照しながら電力変換回路の構成について説明する。
【００４４】
なお、実施の形態１と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
【００４５】
図８に示すように。電力変換回路としてのコンバータ回路２２は、双方向スイッチ２を直列に接続した第二ブリッジ回路として２対の第一アーム２３（双方向スイッチ２Ａ、２Ｂ）、第二アーム２４（双方向スイッチ２Ｃ、２Ｄ）を並列に接続し、第一アーム２３、第二アーム２４の上下をコンデンサ２５に接続し、さらに、第一アーム２３、第二アーム２４の中間点にはリアクタ２６、２７を通して交流電源に接続されるように構成している。さらに、第一アーム２３、第二アーム２４の双方向スイッチの第一ゲート端子３ａ、３ｂ、３ｃ、３ｄと第二ゲート端子４ａ、４ｂ、４ｃ、４ｄのオンあるいはオフ制御を行なう制御部２８を備えている。
【００４６】
次に、制御部２８の動作について、図９に示すタイミングチャートと、図１０に示すコンバータ回路２２の状態遷移を参照しながら説明する。なお、本実施例では交流電源のピーク電圧よりも高い直流電圧に変換するＡＣ／ＤＣコンバータ回路を例として記載する。
【００４７】
図１０に示すように、通常のコンバータ回路は、交流電源の電力を直流電力に変換（コンデンサ２５へ充電あるいは負荷へ供給）する際に、図１０（ａ）に示すように正の半サイクルでは双方向スイッチ２Ｄに位置するトランジスタをオン状態として、リアクタ２６、２７に電荷を蓄えて、２Ｄがターンオフすると同図（ｂ）に示すように双方向性スイッチ２Ｃに位置するフライホイールダイオードを経由してコンデンサ２５あるいは負荷へ電力が供給される。負の半サイクルは双方向スイッチ２Ｂに位置するトランジスタをオン、オフを切り換えて２Ａに位置するフライホイールダイオード経由で電力供給される。本実施例でフライホイールダイオードの部分に電流が通流する期間の間、トランジスタ動作させるようにゲート端子に制御信号を出力するが、コンバータ回路２２の第一アーム２３と第二アーム２４がそれぞれ上下アーム短絡しないように双方向共にトランジスタ動作させる必要がある。そのため、本構成における制御部２８では、第一ゲート端子のみオン、あるいは第二ゲート端子のみオンすることで、双方向スイッチ２Ａから２Ｄをダイオード動作させる中間の状態を経由させる構成としている。
【００４８】
まず、交流電源が正の半サイクルにおいて、リアクタ２６、２７に電荷を蓄積する期間では、電流の経路として、交流電源からリアクタ２６、双方向スイッチ２Ｄ、双方向スイッチ２Ｂ、リアクタ２６、交流電源となるループを形成する。このとき、上下アーム短絡防止のため、双方向スイッチ２Ａの第一ゲート端子３ａ、第二ゲート端子４ａは共にオフ状態とする。従って、双方向スイッチ２Ａが順逆共に電流を遮断した状態となるため、双方向スイッチ２Ｂは順逆共にオン状態であっても問題はない。よって、双方向スイッチ２Ｂは両方向オン状態で、双方向にトランジスタのオン動作した状態となる。この状態で双方向スイッチ２Ｄを状態（２）のモードを経由して状態（３）のモードへ移行（すなわちターンオン）させることで、トランジスタのオン状態で入力線間ショート状態とすることができ、リアクタ２６、２７に電荷を蓄積することができる。
【００４９】
次に蓄積した電荷を放出する期間では、電流の経路として、交流電源からリアクタ２６、双方向スイッチ２Ｃ、コンデンサ２５あるいは負荷、双方向スイッチ２Ｂ、リアクタ２６、交流電源となるループを形成する。このとき、双方向スイッチ２Ｂはオン状態を継続しており、第二アーム２４のみ状態が遷移する。第二アーム２４の双方向スイッチ２Ｄは、リアクタ２６、２７による電流を流すために状態（２）のモードを経由して状態（４）、すなわち双方向に電流遮断する。この双方向スイッチ２Ｄを状態（２）に遷移させると同時に双方向スイッチ２Ｃを状態（１）へ遷移させる。これにより、アーム短絡は発生しないが、リアクタ２６、２７からの電流は次のステップとして状態（４）としても双方向スイッチ２Ｃがダイオード動作しているため、問題とならない。
【００５０】
さらに、次のステップでは、双方向スイッチ２Ｃを状態（１）から状態（３）へ移行させて、コンデンサ２５あるいは負荷に対して電流を流すためのループを保持する。但し、ダイオード動作からトランジスタのオン状態へと変化しているため、双方向スイッチ２Ｃによる損失は低減されている。
【００５１】
また、次のステップでは、双方向スイッチ２Ｃを状態（３）から状態（１）を経由して状態（４）へと戻し、最終的には双方向の電流遮断状態へと移行させる。
【００５２】
以上の動作を反復させて交流電源の正の半サイクルの制御が行なうことになる。また、負の半サイクルについては、同様の処理のため、説明は省略する。
【００５３】
なお、アーム短絡防止については、各アームの上下の双方向スイッチ２Ａおよび２Ｂ、あるいは双方向スイッチ２Ｃおよび２Ｄを上アームから下アームに短絡電流が流れないように制御する必要があるため、各状態が第二ゲート端子４を同時オンしないように制御することで行なう。すなわち、各上下アームに該当する双方向スイッチ２Ａ〜２Ｄの何れかの組合せにおいて、上下アーム共に状態（２）あるいは状態（３）とならないように制御する。具体的には、インダクタンス２６，２７に電荷を蓄積するサイクルにおいては，双方向スイッチ２Ａを状態（４），２Ｂを状態（１），２Ｃを状態（４），２Ｄを状態（２），あるいは双方向スイッチ２Ａを状態（４），２Ｂを状態（３），２Ｃを状態（４），２Ｄを状態（３），あるいは双方向スイッチ２Ａを状態（４），２Ｂを状態（３），２Ｃを状態（１），２Ｄを状態（２），あるいは双方向スイッチ２Ａを状態（４），２Ｂを状態（１），２Ｃを状態（４），２Ｄを状態（４）の順で切り替えることで行なう。また，コンデンサ２５あるいは出力側へ出力するサイクルにおいては，双方向スイッチ２Ａを状態（４），２Ｂを状態（３），２Ｃを状態（１），２Ｄを状態（４），あるいは双方向スイッチ２Ａを状態（４），２Ｂを状態（３），２Ｃを状態（３），２Ｄを状態（４），あるいは双方向スイッチ２Ａを状態（４），２Ｂを状態（１），２Ｃを状態（１），２Ｄを状態（２）の順で切り替えることにより行なう。
【００５４】
以上のように、第一ゲート端子３、第二ゲート端子４、ドレイン端子５、ソース端子６を備え、第一ゲート端子３のみをオンすると、ドレイン端子５からソース端子６との間に双方向デバイスのオン状態と逆方向ダイオードのカソード側が直列接続された半導体として動作し、第二ゲート端子４のみをオンすると、ドレイン端子５からソース端子６との間に順方向ダイオードと順方向ダイオードのカソード側が直列接続された半導体として動作し、第一ゲート端子３および第二ゲート端子４をオンすると、ドレイン端子５からソース端子６との間にダイオードを介さない双方向に導通するように動作し、第一ゲート端子３および第二ゲート端子４をオフすると順逆双方向に電流を遮断する特性を有した双方向スイッチ２を直列に接続し、接続した中間から入出力を取り出した第二ブリッジ回路を２組有するコンバータ回路２２を構成することで、４つの動作モードを有する双方向スイッチ２を有しているため、順方向のみオン状態、逆方向のみオン状態、双方向オン状態、双方向オフ状態とすることができ、ダイオードを通流する期間を短くしてトランジスタ側を通流することとなるため、双方向スイッチ２で消費される電力は、トランジスタ側のオン抵抗分となり、低損失化を図ることができ、冷却フィンや冷却ファンの小型化を図ることができる。
【００５５】
なお、本実施の形態２では、コンバータ回路（交流直流コンバータ回路）を電力変換回路の例として記載したが、インバータ回路などその他の回路であっても作用効果に差異はない。
【００５６】
また、リアクタに電荷を蓄積する期間で、双方向スイッチ２Ｂ、２Ｄをオンオフして電流経路を形成するとしたが、双方向スイッチ２Ａから２Ｄのオン時間比率のバランスをとるために（各双方向スイッチの発熱量の平準化のために）、双方向スイッチ２Ａ、２Ｃをオンオフさせることで電流経路を形成するとしてもよい。
【００５７】
さらに、双方向スイッチ２Ｂ、２Ｄは交流電源の電圧が正の半サイクル、負の半サイクルで常時オン状態としたが、電流経路を形成する時間のみオン状態とする構成であってもよい。
【産業上の利用可能性】
【００５８】
本発明は、ゲート信号に制御により４つの状態を有する双方向スイッチを利用した電力変換回路としてＤＣ−ＤＣコンバータ装置、ＡＣ−ＤＣ変換装置、インバータ装置のスイッチング回路に適用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１の双方向スイッチの構成図
【図２】同双方向スイッチの等価回路図
【図３】同双方向スイッチの電圧・電流の相関図
【図４】同双方向スイッチの動作モードを示す図
【図５】同双方向チョッパ回路１の構成図
【図６】同双方向スイッチの動作タイミングを示す図
【図７】同双方向スイッチの状態遷移の説明図（（ａ）ダイオードとして機能させた場合の等価的な回路図、（ｂ）双方向スイッチの状態遷移を示す図）
【図８】本発明の実施の形態２における電力変換回路の構成図
【図９】同タイミングチャート
【図１０】同コンバータ回路の状態遷移の説明図（（ａ）正の半サイクルにおける電流の流れを示す図、（ｂ）下側の双方向スイッチがターンオフしたときの還流電流の流れを示す図、（ｃ）正の半サイクルにおける状態遷移の説明図、（ｄ）下側の多方向スイッチがターンオフしたときの状態遷移の説明図）
【図１１】従来の特許文献１における電力変換回路（電流双方向コンバータ）の構成図
【図１２】従来の特許文献２における電力変換回路（ＤＣ−ＤＣコンバータ）の構成図
【符号の説明】
【００６０】
１      双方向チョッパ回路
２      双方向スイッチ
２Ａ    双方向スイッチ
２Ｂ    双方向スイッチ
２Ｃ    双方向スイッチ
２Ｄ    双方向スイッチ
３      第一ゲート端子
３ａ    第一ゲート端子
３ｂ    第一ゲート端子
３ｃ    第一ゲート端子
３ｄ    第一ゲート端子
４      第二ゲート端子
４ａ    第二ゲート端子
４ｂ    第二ゲート端子
４ｃ    第二ゲート端子
４ｄ    第二ゲート端子
５      ドレイン端子
６      ソース端子
７      基板
８      バッファ層
９      半導体層積層体
１０    ＧａＮ層
１１    ＡｌＧａＮ層
１２Ａ  第１のオーミック電極
１２Ｂ  第２のオーミック電極
１３Ａ  第１のｐ型半導体層
１３Ｂ  第２のｐ型半導体層
１４Ａ  第１のゲート電極
１４Ｂ  第２のゲート電極
１５    保護膜
１６    第１のトランジスタ
１７    第２のトランジスタ
１８    リアクタ
１９    ＭＯＳＦＥＴ
２０    コンデンサ
２１    ハーフブリッジ回路
２２    コンバータ回路
２３    第一アーム
２４    第二アーム
２５    コンデンサ
２６    リアクタ
２７    リアクタ
２８    制御部
【図１】
0005262101.tif 000002
【図２】
0005262101.tif 000003
【図３】
0005262101.tif 000004
【図４】
0005262101.tif 000005
【図５】
0005262101.tif 000006
【図６】
0005262101.tif 000007
【図７】
0005262101.tif 000008
【図８】
0005262101.tif 000009
【図９】
0005262101.tif 000010
【図１０】
0005262101.tif 000011
【図１１】
0005262101.tif 000012
【図１２】
0005262101.tif 000013