(57)【特許請求の範囲】
【請求項１】
入射光を光電変換するフォトセンサをそれぞれ備えた複数の画素を行方向および列方向に配列した感光画素領域と、入射光を遮光して黒信号レベルを検出するオプチカルブラック領域と、を半導体基板に形成した固体撮像素子であって、
前記感光画素領域の周囲に隣接して複数のダミー画素が環状に配置され、該ダミー画素には、それぞれ前記フォトセンサの電荷蓄積部と同じ導電型の半導体領域が形成されており、
前記オプチカルブラック領域は、前記ダミー画素を囲んで配置され、前記フォトセンサを有する画素と前記フォトセンサを有さない画素との双方を備え、
前記オプチカルブラック領域の前記フォトセンサを有する画素は、少なくとも前記ダミー画素の前記列方向に隣接して複数設けられている固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記オプチカルブラック領域の前記フォトセンサを有する画素は、前記ダミー画素の全周にわたり、前記列方向及び前記行方向にそれぞれ複数個が配列されている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記オプチカルブラック領域の前記フォトセンサを有する画素の全体を囲むように前記フォトダイオードを有さない画素が複数配置されている固体撮像素子。
【請求項４】
請求項１〜請求項３のいずれか１項記載の固体撮像素子であって、
前記ダミー画素は、少なくとも複数行または複数列にわたって形成されている固体撮像素子。
【請求項５】
請求項１〜請求項４のいずれか１項記載の固体撮像素子であって、
前記感光画素領域の画素内に形成されるフォトセンサがｎ型半導体層からなる電荷蓄積部を有し、
前記感光画素領域の画素と該画素に隣接する他の画素との間に形成された素子分離層がｐ型半導体層からなり、
前記素子分離層の前記フォトセンサとは反対側の隣り合う素子分離層の間に、ｎ型半導体層が形成された固体撮像素子。
【請求項６】
請求項１〜請求項５のいずれか１項記載の固体撮像素子と、
前記固体撮像素子の感光画素領域からの出力信号を、前記オプチカルブラック領域からの検出信号に基づいて黒レベルの補正を行い、画像データを生成する信号処理手段と、
を備えた撮像装置。
【請求項７】
請求項６記載の撮像装置であって、
前記信号処理手段が、撮像した画像データの明暗情報に基づいて、前記画像データの明度が高い場合には、前記オプチカルブラック領域のフォトセンサを有さない画素からの検出信号を用いて前記黒レベルの補正を行い、前記明度が低い場合には、前記オプチカルブラック領域のフォトセンサを有する画素からの検出信号を用いて前記黒レベルの補正を行う切り換え機能を有する撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感光画素領域とオプチカルブラック領域とを有する固体撮像素子および撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）撮像素子や、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子等の固体撮像素子は、デジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話機等の画像を記録する携帯電子機器等の広く搭載されている。この固体撮像素子は、図１１の平面模式図に示すように、光に感応して電荷を発生する感光画素１と、発生した電荷を列方向に転送する複数の垂直電荷転送部３と、各垂直電荷転送部３の列方向下流側に接続され垂直電荷転送部３によって転送される電荷を行方向に転送する水平電荷転送部５と、水平電荷転送部５の電荷転送方向終端側に配置され、水平電荷転送部５で転送された信号電荷を信号電圧に変換して増幅する出力アンプ７とを備えている。また、黒レベルの設定のために、感光画素領域９の外側に、受光部上を例えばタングステン等の遮光性の高い金属からなる遮光膜１１で覆ったオプチカルブラック領域１３を配置している。
【０００３】
上記したオプチカルブラック領域は、黒レベルの基準信号生成用として用いられるものであり（例えば特許文献１参照）、また、その際に、感光画素領域とオプチカルブラック領域との画素構造を同じとして、両者における暗電流を同一とすることにより、黒浮きや黒沈みの問題を解決する技術が開示されている（例えば特許文献２参照）。
【特許文献１】特開平９−２６１５４３号公報
【特許文献２】特開２００１−１４４２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、図１２に図１１のＣ１−Ｃ２断面を示すように、固体撮像素子は、シリコン基板のＰウェル層１５の上側に所定の間隔でｐ型半導体層からなる素子分離層１７が形成され、各素子分離層１７の上に、ｎ型半導体層からなる垂直電荷転送部３が形成されている。そして、隣り合う素子分離層１７との間にｎ−型半導体層１９が形成されており、垂直電荷転送部３の一方の側にはｐ型半導体層からなる読み出しゲート２１が隣接して形成され、垂直電荷転送部３の他方の側にはｐ型半導体層からなる素子分離層２３が隣接して形成されている。そして、これら各層の上側にゲート絶縁膜２５が形成され、各垂直電荷転送部３の上方には転送電極２７が形成されている。さらに、これらゲート絶縁膜２５，転送電極２７を覆うように層間絶縁膜２９および遮光膜１１が形成されている。遮光膜１１の一部には、開口３１が形成されている。この開口３１の位置に対応する感光画素領域９の感光画素１には、ｐ型半導体層３３とｎ＋型半導体層３５からなるフォトダイオード３７が形成されている。オプチカルブラック領域１３の遮光画素３９には、このようなフォトダイオードが存在しない構成となっている。
【０００５】
このように、感光画素領域９の感光画素１にフォトダイオード３７がありオプチカルブラック領域１３の遮光画素３９にフォトダイオード３７が存在しない場合には、フォトダイオード３７の電荷蓄積部３５とは異なる導電型で形成される遮光画素３９の素子分離層１７は、多数キャリア濃度が高くなる。その結果、遮光画素３９に隣接する感光画素１のフォトダイオード３７周辺の素子分離層１７の電荷分離効果がより強固となる。これに伴って、その画素１のフォトダイオード３７における蓄積電荷をオーバーフロードレインに掃き捨てるために必要な基板電圧は、隣接画素にフォトダイオード３７が形成された画素と比較すると増大する。特に、画素サイズが微細化された場合には、画素同士の距離が短くなるためこの現象がより顕著に現れ、感光画素領域９の外縁側あるいは感光画素領域９内に、輝度の高い点や線が現れたり白飛びしたりする不具合を生じていた。
【０００６】
これに対して、上記特許文献２に記載されたように、感光画素領域９とオプチカルブラック領域１３との画素構造を同じにすると、オプチカルブラック領域１３に隣接する画素に対してフォトダイオードの蓄積電荷をオーバーフロードレインに掃き捨てるための印加電圧を、他の感光画素領域９の画素と同等に低くすることができる。しかしながら、この構成では、オプチカルブラック領域全てにフォトダイオードを形成することになり、製造プロセスがより高精度化される要因の一つとされていた。また、オプチカルブラック領域にフォトダイオードが多数存在すると、黒レベルの検出に悪影響を及ぼすことがあり、特に過大な光量で撮像する画素が存在する場合に、その画素のフォトダイオード３７から信号電荷が溢れ出し、隣接するオプチカルブラック領域のフォトダイオードに流れ込み、正確に黒レベルを測定することができなくなる場合があった。
【０００７】
本発明は、上記状況に鑑みてなされたもので、感光画素領域の全体の画素の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な印加電圧を均一化して低くすることができるとともに、精度良く適正な黒レベル補正を行うことが可能な固体撮像素子および撮像装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る上記目的は、下記構成により達成される。
（１）  入射光を光電変換するフォトセンサをそれぞれ備えた複数の画素を行方向および列方向に配列した感光画素領域と、入射光を遮光して黒信号レベルを検出するオプチカルブラック領域と、を半導体基板に形成した固体撮像素子であって、
前記感光画素領域の周囲に隣接して複数のダミー画素が環状に配置され、該ダミー画素には、それぞれ前記フォトセンサの電荷蓄積部と同じ導電型の半導体領域が形成されており、
前記オプチカルブラック領域は、前記ダミー画素を囲んで配置され、前記フォトセンサを有する画素と前記フォトセンサを有さない画素との双方を備え、
前記オプチカルブラック領域の前記フォトセンサを有する画素は、少なくとも前記ダミー画素の前記列方向に隣接して複数設けられている固体撮像素子。
この固体撮像素子によれば、感光画素領域の全周囲に隣接して複数のダミー画素が環状に配置されており、ダミー画素には、それぞれフォトセンサの電荷蓄積部と同じ導電型の半導体領域が形成されているため、感光画素領域の全体の画素の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な印加電圧の増大を防ぐことができる。また、オプチカルブラック領域は、フォトセンサを有する画素とフォトセンサを有さない画素とを備えているため、例えば、余分な電荷が入り込むような明度が高い条件下では、フォトセンサを有さない画素からの検出信号を用いて黒レベルの補正を行い、暗電流が大きくなるような明度が低い条件下では、フォトセンサを有する画素からの検出信号を用いて黒レベルの補正を行うといった切り換え制御が可能となる。
（２） （１）記載の固体撮像素子であって、前記オプチカルブラック領域の前記フォトセンサを有する画素は、前記ダミー画素の全周にわたり、前記列方向及び前記行方向にそれぞれ複数個が配列されている固体撮像素子。
（３） （２）記載の固体撮像素子であって、前記オプチカルブラック領域の前記フォトセンサを有する画素の全体を囲むように前記フォトダイオードを有さない画素が複数配置されている固体撮像素子。
（４） （１）〜（３）のいずれか１項記載の固体撮像素子であって、前記ダミー画素は、少なくとも複数行または複数列にわたって形成されている固体撮像素子。
この固体撮像素子によれば、ダミー画素を、少なくとも複数行または複数列にわたって形成することで、感光画素領域の全体の画素から、不要な蓄積電荷をオーバーフロードレインに掃き捨てるために必要な基板電圧の増大を防止し、ブルーミング発生時に感光画素領域から溢れ出す電荷を、確実にダミー画素内で堰き止めることができ、これにより、オプチカルブラック領域による黒レベルの補正を精度良く適正に行える。
（５） （１）〜（４）のいずれか１項記載の固体撮像素子であって、前記感光画素領域の画素内に形成されるフォトセンサがｎ型半導体層からなる電荷蓄積部を有し、
前記感光画素領域の画素と該画素に隣接する他の画素との間に形成された素子分離層がｐ型半導体層からなり、
前記素子分離層の前記フォトセンサとは反対側の隣り合う素子分離層の間に、ｎ型半導体層が形成された固体撮像素子。
この固体撮像素子によれば、フォトセンサのｎ型半導体層からなる電荷蓄積部に対して、素子分離層がｐ型半導体層からなり、素子分離領域のフォトセンサとは反対側にｎ型半導体層が形成されることで、素子分離層の電荷バリアのポテンシャルが低くなる。その結果、フォトセンサの不要な蓄積電荷をオーバーフロードレインに掃き捨てる際に、必要とされる印加電圧を低く抑えることができる。
（６） （１）〜（５）のいずれか１項記載の撮像装置と、
前記固体撮像素子の感光画素領域からの出力信号を、前記オプチカルブラック領域からの検出信号に基づいて黒レベルの補正を行い、画像データを生成する信号処理手段と、
を備えた撮像装置。
この撮像装置によれば、固体撮像素子の感光画素領域全体の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な基板電圧を均一化し、特に感光画素領域の外縁の画素については基板電圧を低く抑えることができる。
（７） （６）記載の撮像装置であって、
前記信号処理手段が、撮像した画像データの明暗情報に基づいて、前記画像データの明度が高い場合には、前記オプチカルブラック領域のフォトセンサを有さない画素からの検出信号を用いて前記黒レベルの補正を行い、前記明度が低い場合には、前記オプチカルブラック領域のフォトセンサを有する画素からの検出信号を用いて前記黒レベルの補正を行う切り換え機能を有する撮像装置。
この撮像装置によれば、ブルーミングが発生するような明度が高い撮像条件下では、フォトセンサを有さない画素からの検出信号を用いて黒レベルの補正を行い、暗電流が大きくなるような明度が低い条件下では、感光画素領域と同構造のフォトセンサを有する画素からの検出信号を用いて黒レベルの補正を行うことができる。したがって、より精度良く適正に黒レベルの補正を行うことができる。
【発明の効果】
【００２０】
本発明によれば、感光画素領域の全体の画素の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な基板電圧を、均一化して低く抑えることができるとともに、精度良く適正に黒レベル補正を行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る固体撮像素子および撮像装置の好適な実施の形態について、図面を参照して詳細に説明する。
図１は本発明に係るデジタルカメラ（撮像装置）の要部構成図、図２は図１に示す固体撮像素子の画素配置を概念的に示す平面模式図である。
【００２２】
（第１実施形態）
図１に示すように、デジタルカメラ１００は、ＣＣＤ型の固体撮像素子４１と、デジタルカメラを統括制御するＣＰＵ４３と、ＣＰＵ４３からの指示により固体撮像素子４１を駆動する撮像素子駆動部４５と、固体撮像素子４１から出力された信号を受け取って信号処理し、画像データの出力を行う信号処理手段４７とを備える。撮像素子駆動部４５は、固体撮像素子４１に対して、読み出しパルスや、垂直転送パルスφＶ，水平転送パルスφＨを出力する。
【００２３】
図１において模式的に示す固体撮像素子４１には、半導体基板の表面部に二次元アレイ状に配列形成された多数のフォトセンサであるフォトダイオード（図１においては図示略）と、各フォトダイオードの列の側方に形成された複数列の垂直電荷転送部（ＶＣＣＤ）４９とが設けられている。半導体基板の感光画素領域５５の周辺部は、遮光膜５１に覆われたダミー画素領域６４およびオプチカルブラック（ＯＢ）領域５３になっている。
【００２４】
また、各垂直電荷転送部４９の電荷転送下流型端部には水平電荷転送部（ＨＣＣＤ）５７が設けられ、垂直電荷転送部４９に沿って転送されてきたフォトダイオードからの信号電荷をそれぞれ受け取り、水平電荷転送部５７の出力端に信号電荷を転送する。出力端には出力アンプ５９が設けられ、信号電荷の電荷量に応じた電圧信号が信号処理手段４７に出力される。
【００２５】
信号処理手段４７は、感光画素領域５５の信号電荷に基づく画像データを生成するとともに、オプチカルブラック領域５３から読み出したデータを用いて、有効撮像領域５５からの画像データの黒レベル補正を行い、補正後の画像データを出力する。フォトセンサとしては、フォトダイオードの他、フォトトランジスタなど他の光センサであってもよい。
【００２６】
ここで、固体撮像素子４１のより詳細な構成について、図２を用いて説明する。
図２に固体撮像素子の平面模式図を示すように、固体撮像素子４１は、入射光を光電変換するフォトダイオードをそれぞれ備えた複数の画素６３を行方向および列方向に配列した感光画素領域５５と、感光画素領域５５の周囲に隣接して環状に配置された複数のダミー画素６５と、ダミー画素６５を囲んで配置され入射光を遮光して黒信号レベルを検出するオプチカルブラック領域５３と有している。
【００２７】
つまり、感光画素領域５５の外縁となる画素位置（図中の上下左右端）において、各画素６３それぞれに対して、感光画素領域５５の外側で隣接する位置にダミー画素６５が複数設けられている。したがって、感光画素領域５５の四辺の外縁より外側に、図中上下に各１行、並びに左右に各１列のダミー画素６５が配列されている。ダミー画素６５の配列される行および列の各交差位置にもそれぞれダミー画素６５が設けられている。
【００２８】
そして、これら環状に配置されたダミー画素６５のさらに外側に該ダミー画素６５を囲んで配置されるオプチカルブラック領域５３には、フォトダイオードを有する画素６７と、フォトダイオードを有さない画素６９とを設けている。つまり、ダミー画素領域６４の一端側（図示左端側）の外側で列を形成してフォトダイオードを有する画素６７が設けられ、他のオプチカルブラック領域５３には、環状のダミー画素６５を囲むように複数のフォトダイオードを有さない画素６９が配置されている。
【００２９】
次に、上記平面構造の固体撮像素子の断面構成について説明する。
図３は図２のＡ１−Ａ２−Ａ３断面を示す断面図である。
シリコン基板上に形成された固体撮像素子４１は、シリコン基板のＰウェル層７１の上側に所定の間隔でｐ型半導体層からなる素子分離層７３が形成され、これら素子分離層７３の上に、ｎ型半導体層からなる垂直電荷転送部４９が形成されている。そして、隣り合う素子分離層７３の間にｎ−型半導体層７５が形成されており、垂直電荷転送部４９の一方の側にはｐ型半導体層からなる読み出しゲート７７が隣接して形成され、垂直電荷転送部４９の他方の側にはｐ型半導体層からなる素子分離層７９が隣接して形成されている。
【００３０】
そして、これら各層の上側にゲート絶縁膜８１が形成され、各垂直電荷転送部４９の上方には転送電極８３が形成されている。さらに、これらゲート絶縁膜８１，転送電極８３を覆うように層間絶縁膜８５および遮光膜５１が形成されている。この遮光膜５１の一部には開口８７が設けられている。この開口８７の位置に対応する感光画素領域５５の感光画素６３には、ｐ型半導体層８９とｎ＋型半導体層９１からなるフォトダイオード６１が形成されている。ダミー画素領域６４のダミー画素６５にも、同形状のｐ型半導体層９３とｎ＋型半導体層９５からなるフォトダイオード６１が形成されている。ただし、ダミー画素６５のフォトダイオード６１には光検出機能をもたせない。なお、図３に示すオプチカルブラック領域５３のダミー画素６５に隣接する画素９７では、ｎ−型半導体層７５とされており、フォトダイオードを有していない。
【００３１】
上記断面構造の固体撮像素子１０におけるポテンシャル電位は次のようになる。
図４は図３に示すＢ１−Ｂ２線の各位置におけるポテンシャル電位を表す電位分布図である。
感光画素領域５５の外縁となる感光画素６３の素子分離層７３−フォトダイオード６１−ｐウェル層７１−基板で示すＢ１−Ｂ２線におけるポテンシャル電位は、図中実線で示す分布となる。つまり、素子分離層７３、読み出しゲート７７、ｐウェル層７１にポテンシャルバリアが形成され、垂直電荷転送部４９とフォトダイオード６１に電位の井戸が形成されている。
【００３２】
ここで、ｐウェル層７１の位置に着目すると、ダミー画素６５にフォトダイオード６１が存在しない場合には、図中一点鎖線で示すように、ｐウェル層７１のポテンシャルバリアが実効的に高く形成される。この場合に、フォトダイオード６１の蓄積電荷をオーバーフロードレインである基板へ掃き出し（リセット）するには、図中二点鎖線で示すように基板電圧Ｖｓｕｂ３の電位が必要となる。ところが、ダミー画素６５にフォトダイオード（実質的にはＮ＋型半導体層）が存在する場合には、図中実線で示すようにｐウェル層７１のポテンシャルバリアが低くなり、その結果、フォトダイオード６１の蓄積電荷をリセットする基板電圧はＶｓｕｂ３からＶｓｕｂ２に低減される。これにより、通常は感光画素領域５５全体の蓄積電荷をリセットする際に基板電圧Ｖｓｕｂ３を印加する必要があったが、本実施形態の固体撮像素子４１によれば、基板電圧Ｖｓｕｂ２を印加することで感光画素領域５５外縁の画素６３を含めて領域５５全体をリセットできる。
【００３３】
つまり、本実施形態の固体撮像素子４１においては、感光画素領域５５の全周囲に隣接して複数のダミー画素６５が環状に配置されており、各ダミー画素６５には、それぞれフォトダイオード６１の電荷蓄積部と同じ導電型であるｎ＋型半導体層９５が形成されているため、感光画素領域５５の外縁の画素６３に対する蓄積電荷のリセットに必要な基板電圧を低く抑えることができる。これにより、感光画素領域５５全体でリセット時の基板電圧を均一化して低く抑えることができる。
【００３４】
また、上記構成の固体撮像素子４１を搭載したデジタルカメラ１００によれば、オプチカルブラック領域５３にフォトダイオードを有する画素６７と、フォトダイオードを有さない画素６９との双方を設けたことから、黒レベルの補正を撮像条件に応じて最適に設定することができる。
具体的には、デジタルカメラ１００の信号処理手段４７（図１参照）では、撮影シーンに応じた撮影モードの切り換えが行われる。撮影モードとして、例えば、十分な光量下での通常撮影モードと、光量の少ない夜景撮影モード等があった場合、それぞれの撮影モードで異なる黒レベルの補正処理を実施する。
【００３５】
図５に本実施形態に係るデジタルカメラの撮影時における制御フローチャートを示した。図５に示すように、撮影をするときに、まず、適宜なカメラ操作部により撮影モードの設定が行われ（ステップＳ１）、撮影（固体撮像素子４１への露光）が行われると（ステップＳ２）、信号処理手段４７により撮像画像の明暗を判定する（ステップ」Ｓ３）。この撮像画像の明暗の判定は、撮影モードが通常撮影モードの場合は「明」、夜景撮影モードの場合は「暗」としてもよく、さらには、実際の撮像画像の輝度情報を参照して、撮像画像の平均輝度、輝度のヒストグラム等から輝度レベルを判定して設定しても良い。
【００３６】
そして、信号処理手段４７は、ブルーミング発生時や、遮光膜を通過する程の明度が高い条件下では、オプチカルブラック領域５３内のフォトダイオードを有さない画素（例えば図２に示すＱｂ−Ｑｂ線上の画素６９）からの検出信号を用いて黒レベルの補正を行う（ステップＳ４）。一方、フォトダイオードに蓄積される暗電流が大きくなり無視できなくなる明度が低い条件下では、オプチカルブラック領域５３内のフォトダイオードを有する画素（例えば図２に示すＱａ−Ｑａ線上の画素６７）からの検出信号を用いて黒レベルの補正を行う（ステップＳ５）。このような黒レベルの補正後に画像信号が出力される（ステップＳ６）。
【００３７】
これにより、補正後の画像信号が、より適正な黒レベルの補正が行われ、暗電流の影響を高精度で排除できる。また、フォトダイオードを有する画素６７は、固体撮像素子４１の列方向（図中縦方向）に複数個が配列されているので、感光画素領域５５の列方向に沿って黒レベルが変化する場合に、これを適正に補正することができる。
【００３８】
このように、固体撮像素子４１およびこれが設けられたデジタルカメラ１００によれば、感光画素領域５５の全体の画素６３の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な印加電圧を均一化して低くすることができるとともに、より適正な黒レベルの補正を行うことができる。また、ダミー画素６５の半導体領域と画素６３のフォトダイオード６１とが同形状とされているため、感光画素領域５５のフォトダイオード６１と共に作り込むことができ、固体撮像素子４１の製造プロセスを煩雑にすることがない。
【００３９】
上記構成の固体撮像素子４１は、種々の変形例が考えられる。
（変形例１）
図６に固体撮像素子の変形例１の平面模式図を示した。
図６に示す変形例１の固体撮像素子４１Ａは、ダミー領域６４の一端側の列（図中左端側）の外側で列（Ｑａ−Ｑａ線）を形成してフォトダイオードを有する画素６７が設けられるとともに、ダミー領域６４の一端側の行（図中下端側）の外側で行（Ｐａ−Ｐａ線）を形成してフォトダイオードを有する画素６７が設けられている。また、これら一端側の行および列の交差位置にもフォトダイオードを有する画素６７が設けられている。そして、環状のダミー画素６５およびフォトダイオードを有する画素６７の全体を囲むように複数のフォトダイオードを有さない画素６９が配置されている。
【００４０】
この変形例１の構成の場合、撮像画像の明度が高い場合は、オプチカルブラック領域５３内のフォトダイオードを有さない画素（例えば図６に示すＱｂ−Ｑｂ線上の画素６９、あるいはＰｂ−Ｐｂ線上の画素６９）からの検出信号を用いて黒レベルの補正を行う。一方、明度が低い場合は、オプチカルブラック領域５３内のフォトダイオードを有する画素（例えば図６に示すＱａ−Ｑａ線上の画素６７、あるいはＰａ−Ｐａ線上の画素６７）からの検出信号を用いて黒レベルの補正を行う。
【００４１】
この固体撮像素子４１Ａによれば、フォトダイオードを有する画素６７が固体撮像素子４１の列方向（縦方向）および行方向（横方向）にそれぞれ複数個が配列されているので、感光画素領域５５の列方向または行方向、あるいは両方向に沿って黒レベルが変化する場合に、これを適正に補正することができる。また、画素６７を必要最小限の１列、１行分のみ設けているので、スペース効率が高めつつ、精度良く黒レベルの補正を行うことができる。
【００４２】
（変形例２）
図７に固体撮像素子の変形例２の平面模式図を示した。
図７に示す変形例２の固体撮像素子４１Ｂは、環状に配置された各ダミー画素６５のそれぞれに対し、感光画素領域５５とは反対側にフォトダイオードを有する画素６７が隣接して設けられ、また、画素６７の行と列の各交差位置にもフォトダイオードを有する画素６７が設けられている。つまり、ダミー画素６５の外側に配置されるオプチカルブラック領域５３内に、フォトダイオードを有する複数の画素６７が、ダミー画素６５の周囲に環状に配置されている。そして、環状に配置された画素６７の全体を囲むようにフォトダイオードを有さない画素６９が複数配置されている。
【００４３】
この固体撮像素子４１Ｂによれば、フォトダイオードを有する画素６７が環状に配置されたダミー画素６５の全周にわたり、列方向および行方向にそれぞれ複数個が配列されているので、感光画素６３の列方向または行方向、あるいは両方向に沿って黒レベルが変化する場合に、これを適正に補正することができる。特に、感光画素領域５５の上下、左右で異なる黒レベルを有する場合に、これを正確に補正することができ、高精度の黒レベル補正を行うことができる。
【００４４】
（変形例３〜５）
さらに本実施形態に係る固体撮像素子は、次に示す変形例３〜５の構成とすることもできる。
図８は固体撮像素子の（ａ）変形例３、（ｂ）変形例４、（ｃ）変形例５の平面模式図である。
図８（ａ）に示す変形例３では、フォトダイオードを有する画素６７を、ダミー画素６５から少なくとも１列以上離間させて配置している。フォトダイオードを有する画素６７をダミー画素６５から離間することにより、感光画素領域５５にブルーミング等が発生した場合に、溢れ出る電荷が画素６７に流れ込むことがなくなり、黒レベルの補正が安定して行えるようになる。
【００４５】
図８（ｂ）に示す変形例４では、図８（ａ）に示すフォトダイオードを有する画素６７を複数列設けた構成としている。この場合、黒レベルの補正により多くの画素からの検出信号を用いることができるので、検出値のばらつきが抑えられ、より精度の高い黒レベルの補正が可能となる。
【００４６】
図８（ｃ）に示す変形例５では、ダミー画素６５の列方向（図中縦方向）に隣接してフォトダイオードを有する画素６７を複数設けた構成としている。この場合も、行方向（図中横方向）に隣接して画素６７を設けた場合と同様に黒レベルの補正を良好に行うことができ、特に、感光画素領域５５の行方向に黒レベルが変化する場合に、これを正確に補正することができる。
【００４７】
以上のように、上記のフォトダイオードを有する画素、有さない画素は、それぞれ任意の位置に配設することができる。また、黒レベルの補正に用いる画素数も必要に応じて任意に設定できる。さらに、フォトダイオードを有する画素６７は、例えば図７に示す一重構造に代えて二重、三重等の複数重の環状に配置しても良い。
【００４８】
（第２実施形態）
次に、第２の実施の形態を説明する。
図９は第２の実施の形態に係る固体撮像素子の図２に示すＡ１−Ａ２に対応する断面図である。ここでは、図３に示す構造と同一の部位に対しては同一の符号を付与することで、その説明は省略する。
本実施形態の固体撮像素子４１は、ダミー画素領域６４のダミー画素６５に、フォトダイオード６１の電荷蓄積部であるｎ型半導体層９１と同じ導電型であるｎ＋型半導体層９９が、フォトダイオード６１を形成する場合とは異なる形状で形成されている。つまり、感光画素領域５５の画素６３内に形成されるフォトダイオード６１がｎ型半導体層からなる電荷蓄積部９１を有しており、感光画素領域５５の画素６３と該画素６３に隣接する他の画素（ダミー画素６５）との間に形成された素子分離層７３がｐ型半導体層からなり、この素子分離層７３のフォトダイオード６１とは反対側の素子分離層７３近傍に、ｎ型半導体層９９が形成されている。
【００４９】
この固体撮像素子によれば、フォトダイオード６１のｎ型半導体層からなる電荷蓄積部９１に対して、素子分離層７３がｐ型半導体層からなり、素子分離領域のフォトダイオード６１とは反対側にｎ型半導体層が形成されることで、素子分離領域のポテンシャルバリアが高くなることが防止される。その結果、フォトダイオード６１の蓄積電荷をオーバーフロードレインに掃き捨てるリセット動作を行う際に、必要とされる基板電圧を低く抑えることができる。また、ダミー画素６５にｎ＋型半導体層９９を必要な大きさで必要な領域のみ形成するため、素子構造を簡略化でき、ダミー画素６５に隣接してフォトダイオードを有する画素を形成する場合、ブルーミング発生時に溢れ出る電荷が感光画素６３に流れ込むことをより確実に防止できる。
なお、本第２実施形態に対しても上記した変形例１〜５と同様の変形が可能である。
【００５０】
（第３実施形態）
次に、第３の実施の形態を説明する。
図１０はＣＭＯＳ型の固体撮像素子の各画素とその配線構造を示す説明図である。
上記した第１および第２の実施形態では、ＣＣＤ型の固体撮像素子を適用したが、図１０に示すＣＭＯＳ型の固体撮像素子に対しても適用可能である。
ＣＭＯＳ型の固体撮像素子４１Ｃの表面には、多数の画素１０３が、正方格子状に配列形成されており、各画素１０３の底部には、各画素１０３で検出したＲ（赤），Ｇ（緑），Ｂ（青）の信号電荷に応じた画像信号Ｒ，Ｇ，Ｂを読み出す信号読出回路１０５が形成されている。本実施形態では、信号読出回路１０５は、３トランジスタ構成の信号読出回路を図示する。この信号読出回路１０５は、１画素当たり３つ設けられ、各信号読出回路１０５が、Ｒ，Ｇ，Ｂの夫々の検出信号を垂直シフトレジスタ１０７，水平シフトレジスタ１０９で指定されたとき、出力信号部１１１に読み出され、信号処理手段４７（図１参照）に送出される。その後の信号処理は、前述した手順と同様である。
【産業上の利用可能性】
【００５１】
以上のように、本発明の固体撮像素子および撮像装置は、例えばデジタルカメラのような様々な撮影装置に利用することができ、特に、感光画素領域の全体の画素の蓄積電荷をオーバーフロードレインに掃き捨てるために必要な印加電圧を均一化して低くすることができるとともに、精度良く適正な黒レベル補正を行うことができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るデジタルカメラ（撮像装置）の要部構成図である。
【図２】図１に示す固体撮像素子の画素配置を概念的に示す平面模式図である。
【図３】図２のＡ１−Ａ２−Ａ３断面を示す断面図である。
【図４】図３に示すＢ１−Ｂ２線の各位置におけるポテンシャル電位を表す電位分布図である。
【図５】本実施形態に係るデジタルカメラの撮影時における制御フローチャートである。
【図６】固体撮像素子の変形例１の平面模式図である。
【図７】固体撮像素子の変形例２の平面模式図である。
【図８】固体撮像素子の変形例３〜５の平面模式図である。
【図９】第２の実施の形態に係る固体撮像素子の図２に示すＡ１−Ａ２に対応する断面図である。
【図１０】ＣＭＯＳ型の固体撮像素子の各画素とその配線構造を示す説明図である。
【図１１】従来の固体撮像素子の平面模式図である。
【図１２】図１１に示すＣ１−Ｃ２断面図である。
【符号の説明】
【００５３】
４１，４１Ａ，４１Ｂ，４１Ｃ  固体撮像素子
４５  撮像素子駆動部
４７  信号処理手段
４９  垂直電荷転送部（ｎ型半導体層）
５３  オプチカルブラック領域
５５  感光画素領域
６１  フォトダイオード（フォトセンサ）
６３  画素
６５  ダミー画素
６７  フォトセンサを有する画素
６９  フォトセンサを有さない画素
８１  素子分離層
９１  ｎ＋型半導体層（電荷蓄積部）
９５  ｎ＋型半導体層（半導体領域）
１００  デジタルカメラ（撮像装置）
【図１】
0005216259.tif 000002
【図２】
0005216259.tif 000003
【図３】
0005216259.tif 000004
【図４】
0005216259.tif 000005
【図５】
0005216259.tif 000006
【図６】
0005216259.tif 000007
【図７】
0005216259.tif 000008
【図８】
0005216259.tif 000009
【図９】
0005216259.tif 000010
【図１０】
0005216259.tif 000011
【図１１】
0005216259.tif 000012
【図１２】
0005216259.tif 000013