(57)【特許請求の範囲】
【請求項１】
光電変換を行う光電変換部と、
前記光電変換部と接続される第１電荷転送部と、
前記光電変換部と前記第１電荷転送部との間に設けられ、前記光電変換部で光電変換された電荷を前記第１電荷転送部に転送する第１読み出しゲート部と、
前記第１電荷転送部と独立して駆動し、前記第１電荷転送部から転送された電荷を受け取る第２電荷転送部と、
前記第１電荷転送部と前記第２電荷転送部との間に設けられ、前記第２電荷転送部から前記第１電荷転送部へ電荷を転送する第２読み出しゲート部と
を具備する
固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、
前記第１電荷転送部の出力端に設けられ、前記第１電荷転送部から前記第２電荷転送部へ電荷を転送する電荷加算用電極
を更に具備する
固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子であって、
前記電荷加算用電極に出力用電極が接続され、前記出力用電極の先に浮遊拡散容量部、電荷検出部、リセットゲート及びリセットドレインが形成されている
固体撮像素子。
【請求項４】
請求項１乃至３のいずれか一項に記載の固体撮像素子であって、
前記第２電荷転送部には、前記第１電荷転送部に供給される第１の電荷転送クロックに応じた第２の電荷転送クロックが供給される
固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子であって、
前記第２電荷転送部に対し、駆動切替信号により、前記第１の電荷転送クロックと前記第２の電荷転送クロックとを選択的に供給するクロック生成回路
を更に具備する
固体撮像素子。
【請求項６】
請求項１乃至５のいずれか一項に記載の固体撮像素子であって、
前記第１電荷転送部の電極数、及び前記第２電荷転送部の電極数は、前記光電変換部の画素数より多い
固体撮像素子。
【請求項７】
請求項１乃至６のいずれか一項に記載の固体撮像素子であって、
前記第２電荷転送部の終端に設けられ、電荷を吸収するレジスタドレイン
を更に具備する
固体撮像素子。
【請求項８】
請求項１乃至７のいずれか一項に記載の固体撮像素子が複数個配置されている固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特にその構造と駆動方法を工夫した固体撮像素子に関する。
【背景技術】
【０００２】
スキャナ等の画像取り込みに使用される固体撮像素子はその最大解像度に相当する数の画素を持っており、低解像度時には隣接画素を加算することで解像度を下げ蓄積時間を短くできる。
【０００３】
図１に、関連する固体撮像素子の第１の例を示す。この固体撮像素子は、光電変換を行うフォトダイオード（光電変換部）１と、光電変換された電荷（ＣＨＧ：ｃｈａｒｇｅ）を転送電極２１へ送るための読み出しゲート電極２０と、転送された電荷を電圧へ変換するＣｆｊ部１９と、電圧を増幅し出力するアンプ部１３と、Ｃｆｊ部１９に蓄積された電荷をリセットドレイン１１へ引き抜くためのリセットゲート１２を有している。なお、転送電極２１及び転送電極２２は電荷転送部を形成する。
【０００４】
図２Ａから図２Ｃは電荷の転送手順を示す。ここでは、図２Ａから図２Ｂにかけて電荷２３がフォトダイオード（光電変換部）１から読み出しゲート電極２０を転送電極２１に転送され、図２Ｂから図２Ｃにかけて電荷２３が転送電極２１から転送電極２２に転送されている。
【０００５】
図３に全画素を出力する標準タイミングを示す。図４は４画素加算した場合の低解像度駆動タイミングであり、解像度は標準の１／４である。データレートを図３に示す標準タイミングと同じにするために電荷転送部の転送クロックを標準の４倍のスピードで駆動させている。なお、このときの４画素加算はＣｆｊ部１９で行っている。
【０００６】
ここで、図２Ａ〜図２Ｃと図３及び図４との関係を以下に示す。
図３，図４に示す各信号の供給先について説明する。トランスファーゲートパルスφＴＧは、読み出しゲート電極２０に供給される。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極２１に供給される。ドライブクロックφ２は、転送電極２２に供給される。Ｖｏｕｔは、アンプ部１３からの出力である。
【０００７】
図５に関連する固体撮像素子の第２の例を示す。この固体撮像素子は、光電変換を行うフォトダイオード（光電変換部）１と、光電変換された電荷をメモリ（電荷蓄積部）１５へ送るための読み出しゲート電極２６と、メモリ（電荷蓄積部）１５に蓄積された電荷を転送電極２１へ送るための読み出しゲート電極２４及び読み出しゲート電極２５と、転送された電荷を電圧へ変換するＣｆｊ部１９と、増幅し出力するアンプ部１３と、Ｃｆｊ部１９に蓄積された電荷をリセットドレイン１１へ引き抜くためのリセットゲート１２を有している。ここでは、フォトダイオード（光電変換部）１を２個に対して転送電極１組（転送電極２１及び転送電極２２）の構成をしており、全信号を出力する場合は転送電極数が半分足りないため２回に分けて読出しを行う。
【０００８】
この場合、図６Ａから図６Ｇに示すように最初に奇数画素を転送後に偶数画素を転送するようなタイミングとなり、そのタイミングを図７に示す。図６Ａから図６Ｂでは、電荷２３のａ〜ｈがフォトダイオード（光電変換部）１からゲート電極２６を介してメモリ（電荷蓄積部）１５に転送される。図６Ｂから図６Ｃでは、電荷２３のａ，ｃ，ｅ，ｇがメモリ（電荷蓄積部）１５からゲート電極２４を介して転送電極２１に転送される。図６Ｃから図６Ｄでは、電荷２３のａが、転送電極２１から隣接するＣｆｊ部１９に転送され、電荷２３のｃ，ｅ，ｇが転送電極２１からＣｆｊ部１９側に隣接する転送電極２２に転送される。図６Ｅのように、電荷２３のａ，ｃ，ｅ，ｇが全てリセットドレイン１１へ引き抜かれるまで上記のような転送を繰り返す。図６Ｅから図６Ｆでは、電荷２３のｂ，ｄ，ｆ，ｈがメモリ（電荷蓄積部）１５からゲート電極２５を介して転送電極２１に転送される。図６Ｆから図６Ｇでは、電荷２３のｂが、転送電極２１から隣接するＣｆｊ部１９に転送され、電荷２３のｄ，ｆ，ｈが転送電極２１からＣｆｊ部１９側に隣接する転送電極２２に転送される。以降、電荷２３のｂ，ｄ，ｆ，ｈが全てリセットドレイン１１へ引き抜かれるまで上記のような転送を繰り返す。
【０００９】
この構造の利点は２画素加算の場合、読み出しゲート電極２４及び読み出しゲート電極２５を同時にオンすることにより電荷転送部の転送電極２１上で電荷を合成できるため転送電極２１及び転送電極２２の周波数を上げることなく、標準タイミングと同じデータレートになることである。そのタイミングを図８に示す。４画素加算以降では周波数を上げる必要があり、そのタイミング例を図９に示す。
【００１０】
ここで、図６Ａ〜図６Ｇと図７〜図９との関係を以下に示す。
図７〜図９に示す各信号の供給先について説明する。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極２１に供給される。ドライブクロックφ２は、転送電極２２に供給される。トランスファーゲートパルスφＴＧ１は、読み出しゲート電極２６に供給される。トランスファーゲートパルスφＴＧ２−１は、読み出しゲート電極２４に供給される。トランスファーゲートパルスφＴＧ２−２は、読み出しゲート電極２５に供給される。Ｖｏｕｔは、アンプ部１３からの出力である。
【００１１】
なお、関連する技術として、特開２００７−０２７４５６号公報（特許文献１）に撮像装置が開示されている。この撮像装置は、一列に並んだ複数の画素と、複数の画素に隣接した読み出しゲートと、読み出しゲートに隣接し複数の画素のそれぞれに対応して設けられたメモリゲートと、メモリゲートのそれぞれに対応して設けられたメモリ制御ゲートと、複数のメモリ制御ゲートに対して共通に設けられたＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）蓄積ゲートとを有することを特徴とするものである。
【００１２】
また、特開平０８−２０５０３４号公報（特許文献２）には、任意の電荷データを迅速に読み出すために、今まで水平電荷転送部や垂直電荷転送部にあった電荷を一時的に退避する手段が開示されている。例えば、水平電荷転送部におけるその手段は、同公報の図９にて示される様に、垂直電荷転送部の電荷を蓄積する第１電荷転送部と、第１電荷転送部の電荷を蓄積する第２電荷転送部を備え、第１及び第２電荷転送部間で電荷データを一定速度でリング状に巡回させている。しかしながら、この第１及び第２電荷転送部は、電荷読み出し中に任意の電荷データを読み出すものであるので、それらは連動して駆動している。すなわち、第１及び第２電荷転送部は同一のクロック信号が供給され、それぞれ別タイミングや別周期で駆動することはできない。
【００１３】
【特許文献１】特開２００７−０２７４５６号公報
【特許文献２】特開平０８−２０５０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
解像度を下げても、隣接画素の電荷を加算することで高解像度と同等の電荷を短期間で蓄積することができるが、転送スピードを上げないとデータレートが下がり、固体撮像素子の第１の例では解像度を半分に下げるたびに転送スピードが倍になる。そのため、デバイスに高い性能が求められる。また、システムで高速なクロックが必要となる。また、高周波ノイズが発生しやすくなり、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の問題が生じる。
【００１５】
図５においても解像度をだんだん下げていくと同じ問題が生じる。また、転送電極１組に対するフォトダイオード（光電変換部）の数を増やすことで回避しようとすると各解像度でデータの出力順番が複雑になり、読み出しゲートが増加する問題があった。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子は、光電変換部を有し、光電変換部と読み出しゲートを介して第１電荷転送部に接続される固体撮像素子であって、第１電荷転送部と電荷加算用電極を介してもう一つの独立駆動する第２電荷転送部と接続され、第２電荷転送部から第１電荷転送部へ電荷を転送するために２つの電荷転送部間に読み出しゲートを有する。ここでは、光電変換部はフォトダイオード等を示す。また、第１電荷転送部は、転送電極と、転送電極を含む。第２電荷転送部は、転送電極と、転送電極を含む。
【００１７】
また、本発明の固体撮像素子は、光電変換部を有し光電変換部と読み出しゲートを介して第１電荷転送部に接続される固体撮像素子であって、第１電荷転送部と電荷加算用電極を介してもう一つの独立駆動する第２電荷転送部と接続され、第２電荷転送部に読み出しゲートを介して電荷蓄積部と接続され、電荷蓄積部に読み出しゲートを介して第３電荷転送部と接続される。なお、第３電荷転送部は、転送電極と、転送電極を含む。このとき、第２電荷転送部、第３電荷転送部、及び電荷蓄積部の段数を変えずにピッチを狭くして作られた空隙を素子配置領域として使用することでチップシュリンクが可能である。
【発明の効果】
【００１８】
どの解像度でも同じデータレートで出力でき、サンプリングが容易となる。特にＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｅｒ）のような複数のチップを使用するシステムで効果を発揮する。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の第１実施形態について添付図面を参照して説明する。
図１０に示すように、本発明の固体撮像素子１００は、フォトダイオード（光電変換部）１と、読み出しゲート電極２と、読み出しゲート電極３と、オーバーフロードレイン部４と、転送電極５と、転送電極６と、転送電極７と、転送電極８と、電荷加算用電極９と、ラストゲート電極１０と、リセットドレイン１１と、リセットゲート１２と、アンプ１３と、Ｃｆｊ部１９を備える。
【００２０】
フォトダイオード（光電変換部）１は、光電変換を行い、光を電荷に変換する。読み出しゲート電極２は、光電変換された電荷を転送電極５へ送る。電荷は、後述するように、転送電極８に送られる。読み出しゲート電極３は、転送電極８に蓄積された電荷を転送電極６へ送る。電荷は、電荷加算用電極９に送られる。電荷加算用電極９は、ラストゲート電極１０を介して電荷をＣｆｊ部１９へ送る。Ｃｆｊ部１９は、転送された電荷を電圧へ変換する。アンプ部１３は、電圧を増幅し出力する。リセットゲート１２は、Ｃｆｊ部１９に蓄積された電荷をリセットドレイン１１へ引き抜く。
【００２１】
転送電極５及び転送電極６は、第１電荷転送部１１０を形成する。転送電極７及び転送電極８は、第２電荷転送部１２０を形成する。ここでは、第１電荷転送部１１０は、複数の転送電極５と、複数の転送電極６を含む。第２電荷転送部１２０は、複数の転送電極７と、複数の転送電極８を含む。
【００２２】
フォトダイオード（光電変換部）１と第１電荷転送部１１０との間に読み出しゲート電極２が設けられている。第１電荷転送部１１０と第２電荷転送部１２０は、読み出しゲート電極３を介して接続される。第１電荷転送部１１０の出力端に電荷加算用電極９を介して第２電荷転送部１２０が接続される。また、電荷加算用電極９はラストゲート電極１０を介してＣｆｊ部１９に接続される。Ｃｆｊ部１９はアンプ１３とリセットゲート１２を介してリセットドレイン１１へ接続される。なお、本実施形態では、ラストゲート電極１０は出力用電極を示す。Ｃｆｊ部１９は浮遊拡散容量部を示す。アンプ１３は電荷検出部を示す。
【００２３】
なお、図１０に示すように、クロック生成回路３１は、第１電荷転送部１１０の転送電極５にドライブクロックφ１を供給する。また、クロック生成回路３２は、第１電荷転送部１１０の転送電極６にドライブクロックφ２を供給する。また、クロック生成回路３３は、第２電荷転送部１２０の転送電極７にドライブクロックφ３を供給する。また、クロック生成回路３４は、第２電荷転送部１２０の転送電極８にドライブクロックφ４を供給する。変調パルス生成回路４１は、電荷加算用電極９に変調パルスφＭを供給する。クロック生成回路３３、クロック生成回路３４に対して、解像度に応じて転送タイミングを切り替える選択信号（駆動切替信号）が供給される場合がある。この場合、ドライブクロックφ３、及びドライブクロックφ４は、解像度に応じたクロックを使用する。転送ゲートパルス生成回路５１は、読み出しゲート電極２にトランスファーゲートパルスφＴＧ１を供給する。転送ゲートパルス生成回路５２は、読み出しゲート電極３にトランスファーゲートパルスφＴＧ２を供給する。最終段クロック生成回路６１は、ラストゲート電極１０に最終段クロックφＬを供給する。リセットパルス生成回路６２は、リセットゲート１２にリセットパルスφＲを供給する。
【００２４】
図１１Ａから図１１Ｅは標準転送手順例を示し、図１２はそのタイミングを示す。
図１１Ａにて、フォトダイオード（光電変換部）１は、光電変換に基づく電荷ａ〜ｈを蓄積する。図１１Ｂにて、読み出しゲート電極２は、オン（起動）し、電荷ａ〜ｈを、フォトダイオード（光電変換部）１から第１電荷転送部１１０の転送電極５へ転送する。図１１Ｃにて、第１電荷転送部１１０は、電荷ａ〜ｈを、電荷ｈ側にある電荷加算用電極９を介して電荷ｈから電荷ａまで順番に第２電荷転送部１２０へ転送する。図１１Ｄにて、第２電荷転送部１２０の転送電極８に蓄積された電荷ａ〜ｈが読み出しゲート電極３をオン（起動）することにより、読み出しゲート電極３は、電荷ａ〜ｈを、現在の配列順で第１電荷転送部１１０の転送電極６へ転送する。これにより、電荷加算用電極９に近い順に電荷ａから電荷ｈまでが並ぶことになる。図１１Ｅにて、電荷加算用電極９は、電荷ａ〜ｈを、電荷ａから電荷ｈまで順番に、ラストゲート電極１０を介してＣｆｊ部１９に送る。Ｃｆｊ部１９は、電荷ａ〜ｈを、電圧に変換する。アンプ部１３は、電圧を増幅して出力する。その後、リセットゲート１２は、オン（起動）し、Ｃｆｊ部１９に蓄積された電荷ａ〜ｈをリセットドレイン１１に吐き出す。なお、全画素転送時のこの動作は他の解像度と信号の出力順番を合わせるためのものであり、もし信号出力の順番が他の解像度と異なっても良いのであれば、読み出しゲート電極３及び第２電荷転送部１２０を使用せず、電荷ａ〜ｈを、ｈ〜ａの順にアンプ部１３へ出力しても良い。
【００２５】
ここで、図１１Ａ〜図１１Ｅと図１２の関係を以下に示す。
図１２に示す各信号の供給先について説明する。トランスファーゲートパルスφＴＧ１は、読み出しゲート電極２に供給される。トランスファーゲートパルスφＴＧ２は、読み出しゲート電極３に供給される。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極５に供給される。ドライブクロックφ２は、転送電極６に供給される。変調パルスφＭは、電荷加算用電極９に供給される。最終段クロックφＬは、ラストゲート電極１０に供給される。ドライブクロックφ３は、転送電極７に供給される。ドライブクロックφ４は、転送電極８に供給される。ここでは、ドライブクロックφ１、及びドライブクロックφ２は、第１電荷転送部１１０に供給される転送クロックを示す。ドライブクロックφ３、及びドライブクロックφ４は、第２電荷転送部１２０に供給される転送クロックを示す。Ｖｏｕｔは、アンプ部１３からの出力である。
【００２６】
この動作をＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｅｒ）等の複数のチップをシリアルで出力するシステムで使用する場合の出力タイミングを図１３に示す。
図１３は、標準転送時を示す図面である。まず、チップ１−１２（ｃｈｐ１〜ｃｈｐ１２）の全てで、電荷をＣＣＤ１からＣＣＤ２に転送する動作を実施することを示している。なお、チップ１−１２は、カラースキャナ等の１ラインスキャナにおいて、一列にチップ１−１２が並んで、Ａ４やＡ３のサイズをカバーするようになっている。ＣＣＤ１は、第１電荷転送部１１０（転送電極５，転送電極６）である。ＣＣＤ２は、第２電荷転送部１２０（転送電極７，転送電極８）である。ＳＩは、システムの１周期を示す。この例では、１２チップ構成をとっているが、実際には、これに限定されない。チップ１〜１２は、電荷を出力する前に第１電荷転送部１１０から第２電荷転送部１２０へ転送する時間が１チップ分先頭に追加されるが、１２チップ同時に動作し１チップ分の時間しかかからないため、実状問題とならない場合が多い。
【００２７】
図１４Ａから図１４Ｅは２画素加算時の転送手順を示し、図１５はそのタイミングを示す。
図１４Ａにて、フォトダイオード（光電変換部）１は、光電変換後の電荷を蓄積する。図１４Ｂにて、読み出しゲート電極２は、オン（起動）し、電荷ａ〜ｈを、第１電荷転送部の転送電極５へ転送する。ここまでは標準タイミングと同じである。図１４Ｃにて、電荷加算用電極９は、電荷ａ〜ｈを第２電荷転送部１２０へ転送する。この際、第２電荷転送部１２０及び電荷加算用電極９は、第１電荷転送部１１０の半分の周波数にすることで２画素加算を行っている。すなわち、第２電荷転送部１２０は、転送電極８の１個に対し、電荷ａ〜ｈを２個ずつ蓄積する。ここでは、第２電荷転送部１２０の転送電極８は、電荷加算用電極９に近い側から順に、電荷ａ，ｂの組、電荷ｃ，ｄの組、電荷ｅ，ｆの組、電荷ｇ，ｈの組を蓄積している。図１４Ｄにて、第２電荷転送部１２０の転送電極８に蓄積された電荷ａ〜ｈが読み出しゲート電極３をオンにすることにより、読み出しゲート電極３は、電荷ａ〜ｈを、第２電荷転送部１２０の転送電極８から第１電荷転送部１１０の転送電極６へ転送する。図１４Ｅにて、電荷加算用電極９は、電荷ａ〜ｈを、ラストゲート電極１０を介してＣｆｊ部１９に送る。Ｃｆｊ部１９は、電荷ａ〜ｈを、電圧に変換する。アンプ部１３は、電圧を増幅して出力する。その後、リセットゲート１２は、オン（起動）し、Ｃｆｊ部１９に蓄積された電荷ａ〜ｈをリセットドレイン１１に吐き出す。
【００２８】
ここで、図１４Ａ〜図１４Ｅと図１５の関係を以下に示す。
図１５に示す各信号の供給先について説明する。トランスファーゲートパルスφＴＧ１は、読み出しゲート電極２に供給される。トランスファーゲートパルスφＴＧ２は、読み出しゲート電極３に供給される。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極５に供給される。ドライブクロックφ２は、転送電極６に供給される。変調パルスφＭは、電荷加算用電極９に供給される。最終段クロックφＬは、ラストゲート電極１０に供給される。ドライブクロックφ３は、転送電極７に供給される。ドライブクロックφ４は、転送電極８に供給される。ここでは、ドライブクロックφ１、及びドライブクロックφ２は、第１電荷転送部１１０に供給される転送クロックを示す。ドライブクロックφ３、及びドライブクロックφ４は、第２電荷転送部１２０に供給される転送クロックを示す。Ｖｏｕｔは、アンプ部１３からの出力である。
【００２９】
この動作を、１２チップをシリアル出力するシステムで使用する場合の出力タイミングを図１６に示す。
図１６は、２画素加算時を示す図面である。チップ（ｃｈｉｐ）１−１２、ＣＣＤ１、ＣＣＤ２については、図１３と同様である。２画素加算であるため、１２チップの出力期間は標準タイミングの半分になるが、第１電荷転送部１１０から第２電荷転送部１２０への転送時間は標準タイミングと同じであるため、２画素加算時では２チップ分の転送時間（標準タイミング換算で１チップ分の転送時間）がかかる。
【００３０】
なお、本発明の固体撮像素子１００は、図１０の電荷加算用電極９を転送電極６に差換えても駆動する。すなわち、固体撮像素子１００は、図３２のように、電荷加算用電極９にドライブクロックφ２を供給し、ドライブクロックφ３及びドライブクロックφ４を図１５と逆にすれば駆動する。図１２及び図３２の変調パルスφＭとドライブクロックφ２が同じことが、この証左である。この場合、電荷加算用電極９の代わりに、初段の転送電極８が、電荷の加算を行う。
【００３１】
以下に、本発明の第２実施形態について説明する。
第１実施形態における第１電荷転送部１１０から第２電荷転送部１２０への転送時間は、低解像度になるほど出力時間に与える影響が大きくなる。これが許容できなくなる場合は、チップ数を増やすか第１電荷転送部１１０から第２電荷転送部１２０への転送時のみ周波数を上げることが考えられるが、これを構造的に改善した第２実施形態を図１７に示す。
【００３２】
図１７に示すように、本発明の固体撮像素子１００は、フォトダイオード（光電変換部）１と、読み出しゲート電極２と、オーバーフロードレイン部４と、転送電極５と、転送電極６と、転送電極７と、転送電極８と、電荷加算用電極９と、リセットドレイン１１と、リセットゲート１２と、アンプ１３と、読み出しゲート電極１４と、メモリ（電荷蓄積部）１５と、読み出しゲート電極１６と、転送電極１７と、転送電極１８と、Ｃｆｊ部１９を備える。
【００３３】
転送電極５及び転送電極６は、第１電荷転送部１１０を形成する。転送電極７及び転送電極８は、第２電荷転送部１２０を形成する。転送電極１７及び転送電極１８は、第３電荷転送部１３０を形成する。ここでは、第１電荷転送部１１０は、複数の転送電極５と、複数の転送電極６を含む。第２電荷転送部１２０は、複数の転送電極７と、複数の転送電極８を含む。第３電荷転送部１３０は、複数の転送電極１７と、複数の転送電極１８を含む。
【００３４】
フォトダイオード（光電変換部）１と第１電荷転送部１１０との間に読み出しゲート電極２が設けられている。第１電荷転送部１１０と第２電荷転送部１２０は、読み出しゲート電極３を介して接続される。第１実施形態では、第１電荷転送部１１０の出力端に電荷加算用電極９を介して第２電荷転送部１２０が接続されているが、第２実施形態では、読み出しゲート３は不要である。第２電荷転送部１２０とメモリ（電荷蓄積部）１５は、読み出しゲート電極１４を介して接続される。メモリ（電荷蓄積部）１５は、読み出しゲート電極１６を介して第３電荷転送部１３０に接続される。また、第３の転送電極の出力側の最終の転送電極１７は、図示されていないが出力ゲート電極（出力用電極）を介してＣｆｊ部１９に接続され、Ｃｆｊ部１９はアンプ１３とリセットゲート１２を介してリセットドレイン１１へ接続される。なお、本実施形態では、Ｃｆｊ部１９は浮遊拡散容量部を示す。アンプ１３は電荷検出部を示す。
【００３５】
なお、図１７に示すように、クロック生成回路３１は、第１電荷転送部１１０の転送電極５にドライブクロックφ１を供給する。また、クロック生成回路３２は、第１電荷転送部１１０の転送電極６にドライブクロックφ２を供給する。また、クロック生成回路３３は、第２電荷転送部１２０の転送電極７にドライブクロックφ３を供給する。また、クロック生成回路３４は、第２電荷転送部１２０の転送電極８にドライブクロックφ４を供給する。また、クロック生成回路３５は、第３電荷転送部１３０の転送電極１７にドライブクロックφ５を供給する。また、クロック生成回路３６は、第３電荷転送部１３０の転送電極１８にドライブクロックφ６を供給する。変調パルス生成回路４１は、電荷加算用電極９に変調パルスφＭを供給する。クロック生成回路３３、クロック生成回路３４、及び変調パルス生成回路４１に対して、標準転送か２画素加算転送かを切り替える選択信号が供給される。転送ゲートパルス生成回路５１は、読み出しゲート電極２にトランスファーゲートパルスφＴＧ１を供給する。転送ゲートパルス生成回路５３は、読み出しゲート電極１４にトランスファーゲートパルスφＴＧ３を供給する。転送ゲートパルス生成回路５４は、読み出しゲート電極１６にトランスファーゲートパルスφＴＧ４を供給する。リセットパルス生成回路６２は、リセットゲート１２にリセットパルスφＲを供給する。
【００３６】
図１８Ａから図１８Ｄは標準転送手順を示し、図１９はそのタイミングを示す。
図１８Ａにおいて、今回の電荷ａ〜ｈがフォトダイオード（光電変換部）１に蓄積される。このとき前回に蓄積された電荷ａ〜ｈが第２電荷転送部１２０に蓄積されている。図１８Ｂにて、読み出しゲート電極２及び読み出しゲート電極１４は、オン（起動）し、今回の電荷ａ〜ｈを第１電荷転送部１１０へ転送し、前回の電荷ａ〜ｈをメモリ（電荷蓄積部）１５へ転送する。図１８Ｃにて、読み出しゲート電極１６は、オン（起動）し、前回の電荷ａ〜ｈをメモリ（電荷蓄積部）１５から第３電荷転送部１３０へ転送する。図１８Ｄにて、第１電荷転送部１１０は、今回の電荷ａ〜ｈを第２電荷転送部１２０へ送る。第３電荷転送部１３０は、前回の電荷ａ〜ｈをＣｆｊ部１９に送る。Ｃｆｊ部１９は、前回の電荷ａ〜ｈを、電圧に変換する。アンプ部１３は、電圧を増幅して出力する。それぞれ出力後、リセットゲート１２を、オン（起動）し、Ｃｆｊ部１９に蓄積された電荷ａ〜ｈをリセットドレイン１１に吐き出す。
【００３７】
ここで、図１８Ａ〜図１８Ｄと図１９の関係を以下に示す。
図１９に示す各信号の供給先について説明する。トランスファーゲートパルスφＴＧ１は、読み出しゲート電極２に供給される。トランスファーゲートパルスφＴＧ３は、読み出しゲート電極１４に供給される。トランスファーゲートパルスφＴＧ４は、読み出しゲート電極１６に供給される。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極５に供給される。ドライブクロックφ２は、転送電極６に供給される。変調パルスφＭは、電荷加算用電極９に供給される。ドライブクロックφ３は、転送電極７に供給される。ドライブクロックφ４は、転送電極８に供給される。ドライブクロックφ５は、転送電極１７に供給される。ドライブクロックφ６は、転送電極１８に供給される。ここでは、ドライブクロックφ１、及びドライブクロックφ２は、第１電荷転送部１１０に供給される転送クロックを示す。ドライブクロックφ３、及びドライブクロックφ４は、第２電荷転送部１２０に供給される転送クロックを示す。ドライブクロックφ５、及びドライブクロックφ６は、第３電荷転送部１３０に供給される転送クロックを示す。Ｖｏｕｔは、アンプ部１３からの出力である。
【００３８】
図２０Ａから図２０Ｄは２画素加算時の転送手順を示し、図２１はそのタイミングを示す。
図２０Ａにおいて、今回の電荷ａ〜ｈがフォトダイオード（光電変換部）１に蓄積される。このとき前回に蓄積された電荷ａ〜ｈが第１電荷転送部１１０の半分の周波数で２画素加算を行った状態で第２電荷転送部１２０に蓄積されている。図２０Ｂにて、読み出しゲート電極２及び読み出しゲート電極１４は、オン（起動）し、今回の電荷ａ〜ｈを第１電荷転送部１１０へ転送し、前回の電荷ａ〜ｈをメモリ（電荷蓄積部）１５へ転送する。図２０Ｃにて、読み出しゲート電極１６は、オン（起動）し、前回の電荷ａ〜ｈをメモリ（電荷蓄積部）１５から第３電荷転送部１３０へ転送する。図２０Ｄにて、第１電荷転送部１１０は、今回の電荷ａ〜ｈを第２電荷転送部１２０へ転送する。このとき、第２電荷転送部１２０は、電荷を加算させるため、第１電荷転送部１１０の半分の周波数で電荷転送を行う。第３電荷転送部１３０は、電荷ａ〜ｈをＣｆｊ部１９に送る。Ｃｆｊ部１９は、前回の電荷ａ〜ｈを、電圧に変換する。アンプ部１３は、電圧を増幅して出力する。それぞれ出力後、リセットゲート１２を、オン（起動）し、Ｃｆｊ部１９に蓄積された電荷ａ〜ｈがリセットドレイン１１に吐き出す。
【００３９】
ここで、図２０Ａ〜図２０Ｄと図２１の関係を以下に示す。
図２１に示す各信号の供給先について説明する。トランスファーゲートパルスφＴＧ１は、読み出しゲート電極２に供給される。トランスファーゲートパルスφＴＧ３は、読み出しゲート電極１４に供給される。トランスファーゲートパルスφＴＧ４は、読み出しゲート電極１６に供給される。リセットパルスφＲは、リセットゲート１２に供給される。ドライブクロックφ１は、転送電極５に供給される。ドライブクロックφ２は、転送電極６に供給される。変調パルスφＭは、電荷加算用電極９に供給される。ドライブクロックφ３は、転送電極７に供給される。ドライブクロックφ４は、転送電極８に供給される。ドライブクロックφ５は、転送電極１７に供給される。ドライブクロックφ６は、転送電極１８に供給される。ここでは、ドライブクロックφ１、及びドライブクロックφ２は、第１電荷転送部１１０に供給される転送クロックを示す。ドライブクロックφ３、及びドライブクロックφ４は、第２電荷転送部１２０に供給される転送クロックを示す。ドライブクロックφ５、及びドライブクロックφ６は、第３電荷転送部１３０に供給される転送クロックを示す。Ｖｏｕｔは、アンプ部１３からの出力である。
【００４０】
図２２は、１２チップ構成でシリアル出力するシステムが標準出力するタイミングを示したものである。メモリ（電荷蓄積部）１５から第３電荷転送部１３０へのゲート電極は各チップ独立に給電される。ここでは、転送ゲートパルス生成回路５４が、トランスファーゲートパルスφＴＧ４−１〜φＴＧ４−１２をチップ１〜１２（ｃｈｐ１〜ｃｈｐ１２）の読み出しゲート電極１６の各々に供給する。転送ゲートパルス生成回路５４は、出力されるトランスファーゲートパルスと同数存在していても良い。第３電荷転送部１３０において、転送電極１７及び転送電極１８にそれぞれ供給されるドライブクロックφ５及びドライブクロックφ６は、チップ毎にタイミングを変えて供給される。奇数（Ｏｄｄ）側のチップの転送電極１７及び転送電極１８には、それぞれドライブクロックφ５Ｏ及びドライブクロックφ６Ｏが供給される。偶数（Ｅｖｅｎ）側のチップの転送電極１７及び転送電極１８には、それぞれドライブクロックφ５Ｅ及びドライブクロックφ６Ｅが供給される。ドライブクロックφ５Ｏとドライブクロックφ５Ｅは互いに異なる。ドライブクロックφ６Ｏとドライブクロックφ６Ｅは互いに異なる。第３電荷転送部１３０が奇数チップと偶数チップで駆動が異なるのは、奇数チップ（又は偶数チップ）で、読み出しゲート電極１６からの電荷を読み出す際に第３電荷転送部１３０を停止させている期間に、偶数チップ（又は奇数チップ）から出力するようにすれば、出力に間隔が開いてしまうのを防ぐことができるためである。メモリ（電荷蓄積部）１５から第３電荷転送部への転送が、第３電荷転送部１３０と同じ周波数で可能であれば、第３電荷転送部１３０の駆動を分ける必要はない。
【００４１】
第１実施形態では、得られた電荷をそのまま低解像度処理して信号出力するのに対し、第２実施形態では、出力する電荷は、前回蓄積したものであり、既に低解像度処理を終えているものである。そのため、第１電荷転送部１１０から第２電荷転送部１２０への転送時間は、出力時間に影響を与えない。
【００４２】
図２３は、１２チップのシリアル出力するシステムにおいて２画素加算して出力するタイミングを示したものである。図２２と同様に、第１電荷転送部１１０から第２電荷転送部１２０への転送は、出力期間内に収まるので、出力時間にまったく影響を与えない。
【００４３】
１２チップ構成で行うのであれば、８画素加算までは出力期間に影響を与えないで、データレート及び駆動周波数を変えずに出力することができる。また、チップ数を増やすことで、更に画素加算を増やすことができる。
【００４４】
このように、本実施形態では、あらゆる解像度で周波数やデータレートを変えずに信号を出力することができる。
【００４５】
また、第２、第３ＣＣＤ及びメモリの段数を変えずにピッチを狭くすることでスペース（空隙）を作り、そこへＰＡＤ等を配置することでチップシュリンクができ、コスト削減できる。図２４では、例として、第２電荷転送部１２０（転送電極７、転送電極８）、第３電荷転送部１３０（転送電極１７、転送電極１８）、及びメモリ（電荷蓄積部）１５の段数を変えずにピッチを狭くすることでスペース１４０を作成している。このスペース１４０へＰＡＤ等を配置することでチップシュリンクができる。すなわち、このスペース１４０は、電源素子等の配置領域として使用可能である。
【００４６】
なお、本発明は、ＣＩＳのように複数の固体撮像素子を使用するシステムに適用することが可能である。例えば、図２５に示すように、本発明の固体撮像素子１００（１００−ｉ、ｉ＝１〜ｎ：ｎは素子数）が一ライン上に複数配置されたモジュール１０００を製造することが可能である。このモジュール１０００は、固体撮像装置を示す。固体撮像装置の例として、イメージスキャナ、コピー機、複合機、ＦＡＸ、デジタルカメラ、モニタカメラ、ＵＳＢカメラ、カメラ機能付携帯端末、その他のカメラ機能付の電子装置等が考えられる。但し、実際には、これらの例に限定されない。
【００４７】
以下に、本発明の第３実施形態について説明する。
＜暗電流追加＞
電荷を読み出す周期が長くなったり、温度が高くなると電荷転送部の暗電流が大きくなりノイズとなる場合も考えられる。
【００４８】
まず、第１実施形態及び第２実施形態におけるオーバーフロードレイン部４の機能を説明するため、オーバーフロードレイン部４が無い場合における、電荷転送部に蓄積された暗電流の様子を説明する。
図２６に、タイミングチャートを示し、図２７Ａ〜図２７Ｅに、それぞれの期間に対応する状態を示す。
【００４９】
図２７Ａは、図２６の期間ｔ０に対応する。
ここでは、消費電流を下げるため使用しない転送クロックが全て停止している。このため、フォトダイオード（光電変換部）１に電荷２３が蓄積される以外にも、転送電極５及び転送電極６を含む第１電荷転送部１１０に暗電流２８が蓄積され、転送電極７及び転送電極８を含む第２電荷転送部１２０に暗電流２９が蓄積される。すなわち、この場合、第１電荷転送部１１０は、暗電流２８を蓄積する。第２電荷転送部１２０は、暗電流２９を蓄積する。
【００５０】
図２７Ｂは、図２６の期間ｔ１に対応する。
ここでは、フォトダイオード（光電変換部）１の電荷２３は、読み出しゲート電極２がトランスファーゲートパルスφＴＧ１に応じてオン（起動）した際に、第１電荷転送部１１０の暗電流２８と合成される。すなわち、読み出しゲート電極２は、トランスファーゲートパルスφＴＧ１に応じてオン（起動）し、フォトダイオード（光電変換部）１の電荷２３を、第１電荷転送部１１０の暗電流２８と合成する。
【００５１】
図２７Ｃは、図２６の期間ｔ２に対応する。
ここでは、転送電極５は、ドライブクロックφ１に応じてオン（起動）する。転送電極６は、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。転送電極７は、ドライブクロックφ３に応じてオン（起動）する。転送電極８は、ドライブクロックφ４に応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０から第２電荷転送部１２０へ電荷２３と暗電流２８を転送する。
【００５２】
このとき、もともと第２電荷転送部１２０に蓄積されていた暗電流２９は、全て最終段の転送電極８下へ転送され、最終段の電荷２３（電荷ｈ）と合成されることになる。
【００５３】
図２７Ｄは、図２６の期間ｔ３に対応する。
ここでは、第２電荷転送部１２０に送られた電荷２３は、転送ゲート３がトランスファーゲートパルスφＴＧ２に応じてオン（起動）した際に、第１電荷転送部１１０へ送られる。すなわち、転送ゲート３は、トランスファーゲートパルスφＴＧ２に応じてオン（起動）し、第２電荷転送部１２０に送られた電荷２３を、第１電荷転送部１１０へ送る。
【００５４】
図２７Ｅは、図２６の期間ｔ４に対応する。
ここでは、転送電極５は、ドライブクロックφ１に応じてオン（起動）する。転送電極６は、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。転送電極７は、ドライブクロックφ３に応じてオン（起動）する。転送電極８は、ドライブクロックφ４に応じてオン（起動）する。ラストゲート電極１０は、最終段クロックφＬに応じてオン（起動）する。リセットゲート電極１２は、リセットパルスφＲに応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された電荷２３をｃｆｊ部１９に送る。ｃｆｊ部１９は、電荷２３を電圧に変換する。アンプ部１３は、電圧を増幅後、Ｖｏｕｔを出力する。
【００５５】
図２６の期間ｔ４のＶｏｕｔに示すように、信号には、第１電荷転送部１１０の暗電流２８が加算される。更に、最終段の信号ｈには、第２電荷転送部１２０の全ての暗電流２９が加算されるため、特に信号ｈのノイズが悪化することになる。なお、最終段の信号ｈは、最終段の電荷２３（電荷ｈ）を電圧に変換して増幅したＶｏｕｔを示す。
【００５６】
＜改善方法＞
オーバーフロードレイン部４は、これを改善するためのものであり、図２８、図２９Ａ〜図２９Ｆに、その具体的な方法を示す。
第３実施形態の特徴は、オーバーフロードレイン部４として、第２電荷転送部１２０の終端に追加転送電極７ａ及びレジスタドレイン２７を設けていることと、第１電荷転送部１１０の暗電流２８を掃き出すタイミングを追加したことである。このレジスタドレイン２７は、図示していないが、電源等に接続され、第２電荷転送部１２０の電極下のチャネル電位より深くなっている。また、追加転送電極７ａは転送電極７と同様の構成であり、転送電極７と同様に、ドライブクロックφ３に応じてオン（起動）する。
【００５７】
図２９Ａは、図２８の期間ｔ０に対応する。
ここでは、消費電流を下げるため使用しない転送クロックが全て停止している。このため、フォトダイオード（光電変換部）１に電荷２３が蓄積される以外に、転送電極５及び転送電極６を含む第１電荷転送部１１０に暗電流２８が蓄積され、転送電極７及び転送電極８を含む第２電荷転送部１２０に暗電流２９が蓄積される。すなわち、この場合、第１電荷転送部１１０は、暗電流２８を蓄積する。第２電荷転送部１２０は、暗電流２９を蓄積する。
【００５８】
図２９Ｂは、図２８の期間ｔ１に対応する。
ここでは、転送電極５は、ドライブクロックφ１に応じてオン（起動）する。転送電極６は、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。ラストゲート電極１０は、最終段クロックφＬに応じてオン（起動）する。リセットゲート電極１２は、リセットパルスφＲに応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された暗電流２８をＶｏｕｔへ出力する。すなわち、これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された暗電流２８をｃｆｊ部１９に送る。ｃｆｊ部１９は、暗電流２８を電圧に変換する。アンプ部１３は、電圧を増幅後、Ｖｏｕｔを出力する。
【００５９】
このとき、データ取り込みを行わないので悪影響を及ぼさない。
【００６０】
図２９Ｃは、図２８の期間ｔ２に対応する。
ここでは、フォトダイオード（光電変換部）１の電荷２３は、読み出しゲート電極２がトランスファーゲートパルスφＴＧ１に応じてオン（起動）した際に、第１電荷転送部１１０へ転送される。すなわち、読み出しゲート電極２は、トランスファーゲートパルスφＴＧ１に応じてオン（起動）し、フォトダイオード（光電変換部）１の電荷２３を、第１電荷転送部１１０へ転送する。
【００６１】
図２９Ｄは、図２８の期間ｔ３に対応する。
ここでは、転送電極５は、ドライブクロックφ１に応じてオン（起動）する。転送電極６は、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。転送電極７及び追加転送電極７ａは、ドライブクロックφ３に応じてオン（起動）する。転送電極８は、ドライブクロックφ４に応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０から第２電荷転送部１２０へ電荷２３を転送する。その際、第２電荷転送部１２０に発生していた暗電流２９は、追加転送電極７ａを介して、終端に形成されたレジスタドレイン２７へ排出される。すなわち、第２電荷転送部１２０は、第１電荷転送部１１０から転送された電荷２３を受け取る際に、自身に蓄積された暗電流２９を、終端に形成されたレジスタドレイン２７へ排出する。
【００６２】
図２９Ｅは、図２８の期間ｔ４に対応する。
ここでは、第２電荷転送部１２０に送られた電荷２３は、転送ゲート３がトランスファーゲートパルスφＴＧ２に応じてオン（起動）した際に、第１電荷転送部１１０へ送られる。すなわち、転送ゲート３は、トランスファーゲートパルスφＴＧ２に応じてオン（起動）した際に、電荷２３を、第２電荷転送部１２０から第１電荷転送部１１０へ送る。
【００６３】
図２９Ｆは、図２８の期間ｔ５に対応する。
ここでは、転送電極５は、ドライブクロックφ１に応じてオン（起動）する。転送電極６は、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。ラストゲート電極１０は、最終段クロックφＬに応じてオン（起動）する。リセットゲート電極１２は、リセットパルスφＲに応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された電荷２３をｃｆｊ部１９に送る。ｃｆｊ部１９は、電荷２３を電圧に変換する。アンプ部１３は、電圧を増幅後、Ｖｏｕｔを出力する。
【００６４】
図２８の期間ｔ５のＶｏｕｔに示すように、暗電流２９は、レジスタドレイン２７へ掃き出されたため、信号に乗ることはない。
【００６５】
なお、第１電荷転送部１１０の暗電流２８の掃き出しであるが、影響がないようであれば図２８の期間ｔ１のタイミングを省略しても良い。
【００６６】
また、記述しないが、第２実施形態についても同様に対策が可能である。
【００６７】
このように、本実施形態の固体撮像素子は、第２電荷転送部の終端に電荷を吸収するレジスタドレインを設けたことを特徴とする。
【００６８】
以下に、本発明の第４実施形態について説明する。
＜他の改善方法＞
図３０、及び図３１Ａ〜図３１Ｆに、別の改善方法を示す。
第３実施形態との主な違いは、転送電極５及び転送電極６を含む第１電荷転送部１１０の電極数、転送電極７及び転送電極８を含む第２電荷転送部１２０の電極数をそれぞれ増やしたこと（図では１段）と、第１電荷転送部１１０の暗電流２８を掃き出すタイミングを追加したことである。すなわち、第１電荷転送部１１０の電極数、及び第２電荷転送部１２０の電極数を、それぞれフォトダイオード（光電変換部）１の画素数より多くする。
【００６９】
図３１Ａ〜図３１Ｆは、１段増加した例であり、第１電荷転送部１１０の最も左側に追加転送電極５ａ及び追加転送電極６ａを追加し、第２電荷転送部１２０の最も左側に追加転送電極７ａ及び追加転送電極８ａを追加している。追加転送電極５ａは、転送電極５と同様の構成であり、転送電極５と同様に、ドライブクロックφ１に応じてオン（起動）する。追加転送電極６ａは、転送電極６と同様の構成であり、転送電極６と同様に、ドライブクロックφ２に応じてオン（起動）する。追加転送電極７ａは、転送電極７と同様の構成であり、転送電極７と同様に、ドライブクロックφ３に応じてオン（起動）する。追加転送電極８ａは、転送電極８と同様の構成であり、転送電極８と同様に、ドライブクロックφ４に応じてオン（起動）する。追加転送電極８ａは、第３実施形態のレジスタドレイン２７とは異なり、電源等が接続されていない。
【００７０】
図３１Ａは、図３０の期間ｔ０に対応する。
ここでは、消費電流を下げるため使用しない転送クロックが全て停止している。このため、フォトダイオード（光電変換部）１に電荷２３が蓄積される以外に、転送電極５及び転送電極６並びに追加転送電極５ａ及び追加転送電極６ａを含む第１電荷転送部１１０に暗電流２８が蓄積され、転送電極７及び転送電極８並びに追加転送電極７ａ及び追加転送電極８ａを含む第２電荷転送部１２０に暗電流２９が蓄積される。すなわち、この場合、第１電荷転送部１１０は、暗電流２８を蓄積する。第２電荷転送部１２０は、暗電流２９を蓄積する。
【００７１】
図３１Ｂは、図３０の期間ｔ１に対応する。
ここでは、転送電極５及び追加転送電極５ａは、ドライブクロックφ１に応じてオン（起動）する。転送電極６及び追加転送電極６ａは、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。ラストゲート電極１０は、最終段クロックφＬに応じてオン（起動）する。リセットゲート電極１２は、リセットパルスφＲに応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された暗電流２８をＶｏｕｔへ出力する。すなわち、これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された暗電流２８をｃｆｊ部１９に送る。ｃｆｊ部１９は、暗電流２８を電圧に変換する。アンプ部１３は、電圧を増幅後、Ｖｏｕｔを出力する。
【００７２】
このとき、データ取り込みを行わないので悪影響を及ぼさない。
【００７３】
図３１Ｃは、図３０の期間ｔ２に対応する。
ここでは、フォトダイオード（光電変換部）１の電荷２３は、読み出しゲート電極２がトランスファーゲートパルスφＴＧ１に応じてオン（起動）した際に、第１電荷転送部１１０の転送電極５へ転送される。すなわち、読み出しゲート電極２は、トランスファーゲートパルスφＴＧ１に応じてオン（起動）し、フォトダイオード（光電変換部）１の電荷２３を、第１電荷転送部１１０へ転送する。
【００７４】
図３１Ｄは、図３０の期間ｔ３に対応する。
ここでは、転送電極５及び追加転送電極５ａは、ドライブクロックφ１に応じてオン（起動）する。転送電極６及び追加転送電極６ａは、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。転送電極７及び追加転送電極７ａは、ドライブクロックφ３に応じてオン（起動）する。転送電極８及び追加転送電極８ａは、ドライブクロックφ４に応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０から第２電荷転送部１２０へ電荷２３を転送する。その際、第２電荷転送部１２０に発生していた暗電流２９は、最終段のレジスタ（追加転送電極８ａ）に蓄積されるが、１段追加されているため、電荷２３のｈ（電荷ｈ）と合成されることはない。
【００７５】
図３１Ｅは、図３０の期間ｔ４に対応する。
ここでは、第２電荷転送部１２０に送られた電荷２３は、転送ゲート３がトランスファーゲートパルスφＴＧ２に応じてオン（起動）した際に、第１電荷転送部１１０へ送られる。すなわち、転送ゲート３は、トランスファーゲートパルスφＴＧ２に応じてオン（起動）した際に、電荷２３を、第２電荷転送部１２０から第１電荷転送部１１０へ送る。
【００７６】
図３１Ｆは、図３０の期間ｔ５に対応する。
ここでは、転送電極５及び追加転送電極５ａは、ドライブクロックφ１に応じてオン（起動）する。転送電極６及び追加転送電極６ａは、ドライブクロックφ２に応じてオン（起動）する。電荷加算用電極９は、変調パルスφＭに応じてオン（起動）する。ラストゲート電極１０は、最終段クロックφＬに応じてオン（起動）する。リセットゲート電極１２は、リセットパルスφＲに応じてオン（起動）する。これらの各電極は、オン（起動）した際に、第１電荷転送部１１０に蓄積された電荷２３をｃｆｊ部１９に送る。ｃｆｊ部１９は、電荷２３を電圧に変換する。アンプ部１３は、電圧を増幅後、Ｖｏｕｔを出力する。
【００７７】
図３０の期間ｔ５のＶｏｕｔに示すように暗電流２９は最後の信号ｈの後に出力される。信号ａ〜信号ｈのデータを取り込んだ後、暗電流２９のデータを取り込まないようにする。暗電流２９の出力期間が１クロック分追加されるが、暗電流２９を掃き出すための専用の電源等を追加する必要がなく、リセットゲート電極１２及びリセットドレイン１１を兼用できるので、固体撮像素子の構造を小さくできるメリットもある。なお、信号ａ〜信号ｈは、電荷ａ〜電荷ｈを電圧に変換して増幅したＶｏｕｔを示す。
【００７８】
なお、第１電荷転送部１１０の暗電流２８の掃き出しであるが、影響がないようであれば図３０の期間ｔ１のタイミングを省略しても良い。
【００７９】
記述しないが、第２実施形態についても同様に対策が可能である。
【００８０】
本実施形態を第２実施形態について適用する場合、第２電荷転送部１２０の電極数、第３電荷転送部１３０の電極数、及びメモリ（電荷蓄積部）１５の段数を、それぞれフォトダイオード（光電変換部）１の画素数より多くする。
【００８１】
更に、第３実施形態、第４実施形態のような構造にすることが困難であれば、例えば、図２６の期間ｔ０に読み出しゲート電極３をオン（起動）にして、第１電荷転送部１１０の暗電流２８と第２電荷転送部１２０の暗電流２９を合成し、その後、第１電荷転送部１１０を駆動させてＶｏｕｔへ出力するタイミングを追加することで、暗電流の影響を下げることもできると考えられる。
【００８２】
このように、本実施形態の固体撮像素子は、第１電荷転送部及び第２電荷転送部の電極数がフォトダイオード（光電変換部）１の画素数より多いことを特徴とする。
【００８３】
また、本実施形態の固体撮像素子は、第３電荷転送部及び電荷蓄積部を備えている場合、第２電荷転送部及び第３電荷転送部の電極数と電荷蓄積部の段数がフォトダイオード（光電変換部）１の画素数より多いことを特徴とする。
【００８４】
このとき、本実施形態の固体撮像素子は、第２電荷転送部、第３電荷転送部、及び電荷蓄積部の段数を変えずにピッチを狭くすることで作成された空隙を素子配置領域として使用するようにしても良い。
【００８５】
最後に、本発明についてまとめる。
以上のように、本発明の固体撮像素子は、光電変換部を有し、光電変換部と読み出しゲート部を介して電荷転送部に接続される固体撮像素子において、電荷転送部と電荷加算用電極を介してもう一つの独立駆動する電荷転送部と接続される。電荷転送部から電荷転送部へ電荷を転送するために２つの電荷転送部間に読み出しゲートを有していても良い。また、電荷加算用電極に出力用電極が接続され、出力用電極の先に浮遊拡散容量部、電荷検出部、リセットゲート及びリセットドレインが形成されていても良い。また、電荷転送部に読み出しゲートを介して電荷蓄積部が形成され、電荷蓄積部に読み出しゲートを介して電荷転送部と接続されていても良い。また、電荷転送部の最終段に出力用電極が接続され、出力用電極の先に浮遊拡散容量部、電荷検出部、リセットゲート及びリセットドレインが形成されていても良い。更に、第２電荷転送部、電荷蓄積部及び第３電荷転送部のピッチを第１電荷転送部より狭くして形成されていても良い。
【００８６】
すなわち、本発明の固体撮像素子は、少なくとも２つの独立した電荷転送部を持つ。本発明の固体撮像素子は、２つの電荷転送部を電荷加算用電極を介して転送方向に沿って接続し、光電変換部から読み出された電荷を１つめの電荷転送部で受け、２つめの電荷転送部の転送スピードを解像度に応じて落として、１つめの電荷転送部で受けた電荷の加算を行う。電荷加算の終了後、２つの電荷転送部間に配置された読み出しゲートによって２つめの電荷転送部から１つめの電荷転送部へ戻し、電荷加算用電極に接続されたラストゲートを通って信号を出力する。信号出力前に電荷加算動作を行うので、データレートを変える必要も、転送スピードを上げる必要もない。
【００８７】
本発明を適用することで、固体撮像素子において、あらゆる解像度で転送スピードを上げたりデータレート変えたりせずに信号を出力することが可能になる。
【００８８】
なお、本発明の応用技術として、本発明の固体撮像素子を複数個使用した固体撮像装置が考えられる。
【００８９】
以上、本発明の実施形態を詳述してきたが、実際には上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００９０】
【図１】図１は、関連する固体撮像素子の第１の例を示す図である。
【図２Ａ】図２Ａは、関連する固体撮像素子の第１の例の電荷転送手順を示す図である。
【図２Ｂ】図２Ｂは、関連する固体撮像素子の第１の例の電荷転送手順を示す図である。
【図２Ｃ】図２Ｃは、関連する固体撮像素子の第１の例の電荷転送手順を示す図である。
【図３】図３は、関連する固体撮像素子の第１の例の標準タイミングを示す図である。
【図４】図４は、関連する固体撮像素子の第１の例の４画素加算タイミングを示す図である。
【図５】図５は、関連する固体撮像素子の第２の例を示す図である。
【図６Ａ】図６Ａは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｂ】図６Ｂは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｃ】図６Ｃは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｄ】図６Ｄは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｅ】図６Ｅは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｆ】図６Ｆは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図６Ｇ】図６Ｇは、関連する固体撮像素子の第２の例の電荷転送手順例を示す図である。
【図７】図７は、関連する固体撮像素子の第２の例の標準タイミングを示す図である。
【図８】図８は、関連する固体撮像素子の第２の例の２画素加算タイミングを示す図である。
【図９】図９は、関連する固体撮像素子の第２の例の４画素加算タイミングを示す図である。
【図１０】図１０は、第１実施形態を示す図である。
【図１１Ａ】図１１Ａは、第１実施形態の第１の電荷転送手順例を示す図である。
【図１１Ｂ】図１１Ｂは、第１実施形態の第１の電荷転送手順例を示す図である。
【図１１Ｃ】図１１Ｃは、第１実施形態の第１の電荷転送手順例を示す図である。
【図１１Ｄ】図１１Ｄは、第１実施形態の第１の電荷転送手順例を示す図である。
【図１１Ｅ】図１１Ｅは、第１実施形態の第１の電荷転送手順例を示す図である。
【図１２】図１２は、第１実施形態の標準タイミング例を示す図である。
【図１３】図１３は、第１実施形態において固体撮像素子を複数使用した際の出力例を示す図である。
【図１４Ａ】図１４Ａは、第１実施形態の第２の電荷転送手順例を示す図である。
【図１４Ｂ】図１４Ｂは、第１実施形態の第２の電荷転送手順例を示す図である。
【図１４Ｃ】図１４Ｃは、第１実施形態の第２の電荷転送手順例を示す図である。
【図１４Ｄ】図１４Ｄは、第１実施形態の第２の電荷転送手順例を示す図である。
【図１４Ｅ】図１４Ｅは、第１実施形態の第２の電荷転送手順例を示す図である。
【図１５】図１５は、第１実施形態の２画素加算タイミング例を示す図である。
【図１６】図１６は、第１実施形態において固体撮像素子を複数使用し、２画素加算タイミングを使用した際の出力例を示す図である。
【図１７】図１７は、第２実施形態を示す図である。
【図１８Ａ】図１８Ａは、第２実施形態の第１の電荷転送手順例を示す図である。
【図１８Ｂ】図１８Ｂは、第２実施形態の第１の電荷転送手順例を示す図である。
【図１８Ｃ】図１８Ｃは、第２実施形態の第１の電荷転送手順例を示す図である。
【図１８Ｄ】図１８Ｄは、第２実施形態の第１の電荷転送手順例を示す図である。
【図１９】図１９は、第２実施形態の標準タイミング例を示す図である。
【図２０Ａ】図２０Ａは、第２実施形態の第２の電荷転送手順例を示す図である。
【図２０Ｂ】図２０Ｂは、第２実施形態の第２の電荷転送手順例を示す図である。
【図２０Ｃ】図２０Ｃは、第２実施形態の第２の電荷転送手順例を示す図である。
【図２０Ｄ】図２０Ｄは、第２実施形態の第２の電荷転送手順例を示す図である。
【図２１】図２１は、第２実施形態の２画素加算タイミング例を示す図である。
【図２２】図２２は、第２実施形態において固体撮像素子を複数使用した際の出力例を示す図である。
【図２３】図２３は、第２実施形態において固体撮像素子を複数使用し、２画素加算タイミングを使用した際の出力例を示す図である。
【図２４】図２４は、第２、第３ＣＣＤ及びメモリの段数を変えずにピッチを狭くすることでスペースを作る場合の例を示す図である。
【図２５】図２５は、一ライン上に複数の固体撮像素子（ｃｈｉｐ）が配置されたモジュールの模式図である。
【図２６】図２６は、第１実施形態において暗電流が追加される場合のタイミング例を示す図である。
【図２７Ａ】図２７Ａは、第１実施形態において暗電流が追加される場合の電荷転送手順例を示す図である。
【図２７Ｂ】図２７Ｂは、第１実施形態において暗電流が追加される場合の電荷転送手順例を示す図である。
【図２７Ｃ】図２７Ｃは、第１実施形態において暗電流が追加される場合の電荷転送手順例を示す図である。
【図２７Ｄ】図２７Ｄは、第１実施形態において暗電流が追加される場合の電荷転送手順例を示す図である。
【図２７Ｅ】図２７Ｅは、第１実施形態において暗電流が追加される場合の電荷転送手順例を示す図である。
【図２８】図２８は、第３実施形態のタイミング例を示す図である。
【図２９Ａ】図２９Ａは、第３実施形態の電荷転送手順例を示す図である。
【図２９Ｂ】図２９Ｂは、第３実施形態の電荷転送手順例を示す図である。
【図２９Ｃ】図２９Ｃは、第３実施形態の電荷転送手順例を示す図である。
【図２９Ｄ】図２９Ｄは、第３実施形態の電荷転送手順例を示す図である。
【図２９Ｅ】図２９Ｅは、第３実施形態の電荷転送手順例を示す図である。
【図２９Ｆ】図２９Ｆは、第３実施形態の電荷転送手順例を示す図である。
【図３０】図３０は、第４実施形態のタイミング例を示す図である。
【図３１Ａ】図３１Ａは、第４実施形態の電荷転送手順例を示す図である。
【図３１Ｂ】図３１Ｂは、第４実施形態の電荷転送手順例を示す図である。
【図３１Ｃ】図３１Ｃは、第４実施形態の電荷転送手順例を示す図である。
【図３１Ｄ】図３１Ｄは、第４実施形態の電荷転送手順例を示す図である。
【図３１Ｅ】図３１Ｅは、第４実施形態の電荷転送手順例を示す図である。
【図３１Ｆ】図３１Ｆは、第４実施形態の電荷転送手順例を示す図である。
【図３２】図３２は、電荷加算用電極を転送電極に差換えた際の標準タイミング例を示す図である。
【符号の説明】
【００９１】
１  フォトダイオード（光電変換部）
２  読み出しゲート電極（転送ゲート）
３  第２電荷転送部−第１電荷転送部間の読み出しゲート電極（転送ゲート）
４  オーバーフロードレイン部
５  第１電荷転送部の転送電極
６  第１電荷転送部の転送電極
７  第２電荷転送部の転送電極
８  第２電荷転送部の転送電極
９  電荷加算用電極（電荷加算ゲート）
１０  ラストゲート電極（最終段ゲート）
１１  リセットドレイン
１２  リセットゲート
１３  アンプ部（ＡＭＰ回路）
１４  第２電荷転送部−メモリ間の読み出しゲート電極（転送ゲート）
１５  メモリ（電荷蓄積部）
１６  メモリ−第３電荷転送部間の読み出しゲート電極（転送ゲート）
１７  第３電荷転送部の転送電極
１８  第３電荷転送部の転送電極
１９  Ｃｆｊ部
２０  読み出しゲート電極
２１  電荷転送部の転送電極
２２  電荷転送部の転送電極
２３  電荷
２４  読み出しゲート電極
２５  読み出しゲート電極
２６  読み出しゲート電極
２７  レジスタドレイン
２８  第１電荷転送部の暗電流
２９  第２電荷転送部の暗電流
３１  クロック生成回路（ドライブクロックφ１）
３２  クロック生成回路（ドライブクロックφ２）
３３  クロック生成回路（ドライブクロックφ３）
３４  クロック生成回路（ドライブクロックφ４）
３５  クロック生成回路（ドライブクロックφ５）
３６  クロック生成回路（ドライブクロックφ６）
４１  変調パルス生成回路（変調パルスφＭ）
５１  転送ゲートパルス生成回路（トランスファーゲートパルスφＴＧ１）
５２  転送ゲートパルス生成回路（トランスファーゲートパルスφＴＧ２）
５３  転送ゲートパルス生成回路（トランスファーゲートパルスφＴＧ３）
５４  転送ゲートパルス生成回路（トランスファーゲートパルスφＴＧ４）
６１  最終段クロック生成回路（最終段クロックφＬ）
６２  リセットパルス生成回路（リセットパルスφＲ）
１００（−ｉ、ｉ＝１〜ｎ）  固体撮像素子
１１０  第１電荷転送部
１２０  第２電荷転送部
１３０  第３電荷転送部
１４０  スペース（空隙）
１０００  モジュール（固体撮像装置）
【図１】
0005178364.tif 000002
【図２Ａ】
0005178364.tif 000003
【図２Ｂ】
0005178364.tif 000004
【図２Ｃ】
0005178364.tif 000005
【図３】
0005178364.tif 000006
【図４】
0005178364.tif 000007
【図５】
0005178364.tif 000008
【図６Ａ】
0005178364.tif 000009
【図６Ｂ】
0005178364.tif 000010
【図６Ｃ】
0005178364.tif 000011
【図６Ｄ】
0005178364.tif 000012
【図６Ｅ】
0005178364.tif 000013
【図６Ｆ】
0005178364.tif 000014
【図６Ｇ】
0005178364.tif 000015
【図７】
0005178364.tif 000016
【図８】
0005178364.tif 000017
【図９】
0005178364.tif 000018
【図１０】
0005178364.tif 000019
【図１１Ａ】
0005178364.tif 000020
【図１１Ｂ】
0005178364.tif 000021
【図１１Ｃ】
0005178364.tif 000022
【図１１Ｄ】
0005178364.tif 000023
【図１１Ｅ】
0005178364.tif 000024
【図１２】
0005178364.tif 000025
【図１３】
0005178364.tif 000026
【図１４Ａ】
0005178364.tif 000027
【図１４Ｂ】
0005178364.tif 000028
【図１４Ｃ】
0005178364.tif 000029
【図１４Ｄ】
0005178364.tif 000030
【図１４Ｅ】
0005178364.tif 000031
【図１５】
0005178364.tif 000032
【図１６】
0005178364.tif 000033
【図１７】
0005178364.tif 000034
【図１８Ａ】
0005178364.tif 000035
【図１８Ｂ】
0005178364.tif 000036
【図１８Ｃ】
0005178364.tif 000037
【図１８Ｄ】
0005178364.tif 000038
【図１９】
0005178364.tif 000039
【図２０Ａ】
0005178364.tif 000040
【図２０Ｂ】
0005178364.tif 000041
【図２０Ｃ】
0005178364.tif 000042
【図２０Ｄ】
0005178364.tif 000043
【図２１】
0005178364.tif 000044
【図２２】
0005178364.tif 000045
【図２３】
0005178364.tif 000046
【図２４】
0005178364.tif 000047
【図２５】
0005178364.tif 000048
【図２６】
0005178364.tif 000049
【図２７Ａ】
0005178364.tif 000050
【図２７Ｂ】
0005178364.tif 000051
【図２７Ｃ】
0005178364.tif 000052
【図２７Ｄ】
0005178364.tif 000053
【図２７Ｅ】
0005178364.tif 000054
【図２８】
0005178364.tif 000055
【図２９Ａ】
0005178364.tif 000056
【図２９Ｂ】
0005178364.tif 000057
【図２９Ｃ】
0005178364.tif 000058
【図２９Ｄ】
0005178364.tif 000059
【図２９Ｅ】
0005178364.tif 000060
【図２９Ｆ】
0005178364.tif 000061
【図３０】
0005178364.tif 000062
【図３１Ａ】
0005178364.tif 000063
【図３１Ｂ】
0005178364.tif 000064
【図３１Ｃ】
0005178364.tif 000065
【図３１Ｄ】
0005178364.tif 000066
【図３１Ｅ】
0005178364.tif 000067
【図３１Ｆ】
0005178364.tif 000068
【図３２】
0005178364.tif 000069