(57)【特許請求の範囲】
【請求項１】
ＭＭＩＣ基板と、
前記ＭＭＩＣ基板上に配置された高周波プローブパッドと、
前記ＭＭＩＣ基板上に前記高周波プローブパッドに隣接して配置され、ＭＭＩＣ外部回路との第１ボンディングワイヤ接続用のメタルプレートと、
前記ＭＭＩＣ基板の第１表面上に前記高周波プローブパッドに隣接して配置された一対の接地端子電極と、
前記接地端子電極の下部に配置されたＶＩＡホールと、
前記ＭＭＩＣ基板の第１表面と反対側の第２表面に配置され、前記接地端子電極に対して前記ＶＩＡホールを介して接続された裏面接地電極と
を備え、前記高周波プローブパッドには高周波プローブの信号端子が接続可能であり、前記一対の接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする電力増幅器。
【請求項２】
ＭＭＩＣ基板と、
前記ＭＭＩＣ基板上に配置された高周波プローブパッドと、
前記ＭＭＩＣ基板上に前記高周波プローブパッドに隣接して配置され、ＭＭＩＣ外部回路との第１ボンディングワイヤ接続用のメタルプレートと
を備え、
前記第１ボンディングワイヤのインダクタンスと、前記メタルプレートの有するキャパシタと、前記メタルプレートと前記高周波プローブパッドとの間に接続される第２ボンディングワイヤのインダクタンスによって、ローパスフィルタが形成されることを特徴とする電力増幅器。
【請求項３】
基板と、
前記基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
前記基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
前記ソース端子電極の下部に配置されたＶＩＡホールと、
前記基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
を備えるトランジスタを搭載したことを特徴とする請求項１または２に記載の電力増幅器。
【請求項４】
基板と、
前記基板上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
前記基板上に配置され、前記ゲートフィンガー電極、前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極およびドレイン端子電極と、
前記基板上に配置され、前記ソースフィンガー電極の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極と
を備えるトランジスタを搭載したことを特徴とする請求項１または２に記載の電力増幅器。
【請求項５】
前記基板は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、および半絶縁性基板のいずれかであることを特徴とする請求項３または４に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力増幅器に関する。
【背景技術】
【０００２】
高い利得を得るために、トランジスタとその整合回路、バイアス回路から構成される増幅ユニットを一枚の半導体基板上に複数直列接続して形成する技術として、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）がある。
【０００３】
このようなＭＭＩＣは、パッケージ、基板の配線などのＭＭＩＣ外部と接続する際には、ワイヤボンディングを利用している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６，２０１，４５４号明細書
【特許文献２】米国特許第６，７５９，７４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高周波プローブパッドを有するＭＭＩＣを、ＭＭＩＣ外部と接続するときに、その接続距離が長い場合には、ボンディングワイヤの長さが長くなり、ボンディングワイヤの有するインダクタンス成分の値が増大する。この影響を小さくするために、ボンディングワイヤの本数を増加する方法があるが、高周波プローブパッドは、面積が限られることからボンディングワイヤの本数は制限される。
【０００６】
本発明が解決しようとする課題は、ＭＭＩＣとＭＭＩＣ外部とを接続するボンディングワイヤの影響を低減し、かつ省スペース化された電力増幅器を提供することである。
【課題を解決するための手段】
【０００７】
本実施の形態に係る電力増幅器は、ＭＭＩＣ基板と、高周波プローブパッドと、メタルプレートと、一対の接地端子電極と、ＶＩＡホールと、裏面接地電極とを備える。高周波プローブパッドは、ＭＭＩＣ基板上に配置される。メタルプレートは、ＭＭＩＣ基板上に高周波プローブパッドに隣接して配置される。一対の接地端子電極は、ＭＭＩＣ基板の第１表面上に高周波プローブパッドに隣接して配置される。ＶＩＡホールは、接地端子電極の下部に配置される。裏面接地電極は、ＭＭＩＣ基板の第１表面と反対側の第２表面に配置され、接地端子電極に対してＶＩＡホールを介して接続される。高周波プローブパッドには高周波プローブの信号端子が接続可能であり、一対の接地端子電極には、高周波プローブの一対の接地端子が接続可能である。また、本実施の形態に係る別の電力増幅器は、ＭＭＩＣ基板と、高周波プローブパッドと、メタルプレートとを備え、第１ボンディングワイヤのインダクタンスと、メタルプレートの有するキャパシタと、メタルプレートと高周波プローブパッドとの間に接続される第２ボンディングワイヤのインダクタンスによって、ローパスフィルタが形成される。
【図面の簡単な説明】
【０００８】
【図１】実施の形態に係る電力増幅器の模式的平面パターン構成図。
【図２】比較例に係る電力増幅器の模式的平面パターン構成図。
【図３】（ａ）比較例に係る電力増幅器において、ＭＭＩＣとＭＭＩＣ外部との接続部分の拡大された模式的平面パターン構成図、（ｂ）図３（ａ）のボンディングワイヤの等価インダクタンスの説明図。
【図４】（ａ）実施の形態に係る電力増幅器において、ＭＭＩＣとＭＭＩＣ外部との接続部分の拡大された模式的平面パターン構成図、（ｂ）図４（ａ）のボンディングワイヤＢＷ０・ＢＷ１およびメタルプレートＭＰによる等価回路の説明図。
【図５】比較例に係る電力増幅器において、ＭＭＩＣの高周波プローブパッドとＭＭＩＣ外部との距離について説明する模式的平面パターン構成図。
【図６】（ａ）実施の形態に係る電力増幅器において、メタルプレートＭＰおよび高周波プローブパッドＧＰ近傍の図４（ａ）のＩ−Ｉ線に沿う模式的断面構造図、（ｂ）実施の形態に係る電力増幅器において、メタルプレートＭＰの模式的上面構造図。
【図７】実施の形態に係る電力増幅器において、メタルプレートＭＰおよび高周波プローブパッドＧＰ近傍の図４（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図。
【図８】（ａ）比較例に対応する図３（ａ）におけるボンディングワイヤＢＷ０のＳパラメータＳ（１，１）の周波数特性例、（ｂ）比較例に対応する図３（ａ）におけるボンディングワイヤＢＷ０のＳパラメータＳ（２，１）の周波数特性例。
【図９】（ａ）実施の形態に対応する図４（ａ）のボンディングワイヤＢＷ０・ＢＷ１およびメタルプレートＭＰによるボンディングワイヤ補正等価回路のＳパラメータＳ（１，１）の周波数特性例、（ｂ）実施の形態に対応する図４（ａ）のボンディングワイヤＢＷ０・ＢＷ１およびメタルプレートＭＰによるボンディングワイヤ補正等価回路のＳパラメータＳ（２，１）の周波数特性例。
【図１０】比較例に対応する図３（ａ）におけるボンディングワイヤＢＷ０のＳパラメータＳ（１，１）およびＳパラメータＳ（２，１）の周波数特性例。
【図１１】実施の形態に対応する図４（ａ）のボンディングワイヤＢＷ０・ＢＷ１およびメタルプレートＭＰによる等価回路のＳパラメータＳ（１，１）およびＳパラメータＳ（２，１）の周波数特性例。
【図１２】実施の形態に係る電力増幅器のＭＭＩＣのＳパラメータＳ（１，１）の周波数特性例。
【図１３】実施の形態に係る電力増幅器のＭＭＩＣのＳパラメータＳ（２，１）の周波数特性例。
【図１４】実施の形態に係る電力増幅器の模式的回路ブロック構成図。
【図１５】実施の形態に係る電力増幅器に適用可能なＦＥＴの構成を表す模式的平面パターン構成図。
【図１６】実施の形態に係る電力増幅器に適用可能なＦＥＴの別の構成を表す模式的平面パターン構成図。
【発明を実施するための形態】
【０００９】
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１０】
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
[第１の実施の形態]
実施の形態に係る電力増幅器１０の模式的平面パターン構成は図１に示すように表され、比較例に係る電力増幅器１０ａの模式的平面パターン構成は図２に示すように表される。実施の形態に係る電力増幅器１０は、ＭＭＩＣ基板１上に形成されている。同様に、比較例に係る電力増幅器１０ａは、ＭＭＩＣ基板１ａ上に形成されている。
【００１２】
図１および図２において、ＭＭＩＣ基板１・１ａの回路構成は一例を表し、これに限るものではないが、例えば、図１４において詳述する電力増幅器の回路構成を適用可能である。また、トランジスタＱu1によって増幅された信号電力は、電力分配器６１によって分配されて、トランジスタＱu2・Qu3に入力される。トランジスタＱu2・Qu3で増幅された信号電力は、電力合成器８１によって合成される。
【００１３】
また、各トランジスタのＱu1,Ｑu2,Ｑu3の構成は、図１５若しくは図１６において詳述する。
【００１４】
実施の形態に係る電力増幅器１０は、図１に示すように、ＭＭＩＣ基板１と、ＭＭＩＣ基板１上に配置された高周波プローブパッド２４ａ（ＧＰ）と、ＭＭＩＣ基板１に高周波プローブパッドＧＰに隣接して配置され、ＭＭＩＣ外部回路２とのボンディングワイヤＢＷＭ接続用のメタルプレートＭＰとを備える。
【００１５】
また、実施の形態に係る電力増幅器１０は、図１に示すように、ＭＭＩＣ基板１の第１表面上に高周波プローブパッドＧＰに隣接して配置された一対の接地端子電極Ｓ０・Ｓ０と、接地端子電極Ｓ０・Ｓ０の下部に配置されたＶＩＡホールＳＣ０・ＳＣ０と、ＭＭＩＣ基板１の第１表面と反対側の第２表面に配置され、接地端子電極Ｓ０・Ｓ０に対してＶＩＡホールＳＣ０・ＳＣ０を介して接続された裏面接地電極（１３０：図７参照）とを備える。ここで、高周波プローブパッドＧＰには、外部から高周波プローブの信号端子が接続可能であり、一対の接地端子電極Ｓ０・Ｓ０には、外部から高周波プローブの一対の接地端子が接続可能である。
【００１６】
実施の形態に係る電力増幅器１０と比較例に係る電力増幅器１０ａの差は、入力側のＭＭＩＣ外部回路２と接続されるＭＭＩＣ基板１の入力接続部分の構成において、メタルプレートＭＰを配置した点にある。なお、出力側のＭＭＩＣ外部回路３と接続されるＭＭＩＣ基板１の出力接続部分の構成においては、特に、メタルプレートＭＰを配置してはいない。その理由は、出力側の高周波プローブパッドＤＰとＭＭＩＣ外部回路３内の信号ラインＳＬ１との間の距離を短くして、その間を接続するボンディングワイヤＢＷ２の長さを短くして、ＭＭＩＣ基板１の電力増幅器１０の出力電力への影響を抑制するためである。ここで、ＭＭＩＣ外部回路２・３には、整合回路、パッケージ、基板の配線などが含まれる。
【００１７】
実施の形態に係る電力増幅器１０においては、図１に示すように、メタルプレートＭＰを介して、入力側のＭＭＩＣ外部回路２の信号ラインＳＬＯとメタルプレートＭＰ間をボンディングワイヤＢＷＭで接続し、かつＭＭＩＣ基板１内部において、メタルプレートＭＰと高周波プローブパッドＧＰ間をボンディングワイヤＢＷ１で接続している。
【００１８】
ここで、図１に示すように、ＭＭＩＣ基板１の入出力部に配置された高周波プローブパッドＧＰ・ＤＰと、高周波プローブパッドＧＰ・ＤＰを挟む位置に配置された一対の接地端子電極Ｓ０・Ｓ０によって、段間プローブ用パターン構造が形成されている。一対の接地端子電極Ｓ０・Ｓ０は、ＭＭＩＣ基板１を貫通して形成されたＶＩＡホールＳＣ０・ＳＣ０を介して、基板裏面に形成された接地電極（１３０：図７）に接続されている。段間プローブ用パターン構造は、段間測定時は、高周波プローブでコンタクトできるパターンである。ＭＭＩＣ基板１の入力部に配置された高周波プローブパッドＧＰは、信号ラインＳＬを介して、電力増幅器１０の入力パッドＧＬに接続され、ＭＭＩＣ基板１の出力部に配置された高周波プローブパッドＤＰは、電力増幅器１０の出力パッドＤＬに接続されている。
【００１９】
比較例に係る電力増幅器１０ａにおいて、ＭＭＩＣ基板１ａとＭＭＩＣ外部回路２との接続部分の拡大された模式的平面パターン構成は、図３（ａ）に示すように表され、ボンディングワイヤＢＷ０の等価回路の説明は、図３（ｂ）に示すように表される。
【００２０】
一方、実施の形態に係る電力増幅器１０において、ＭＭＩＣ基板１とＭＭＩＣ外部回路２との接続部分の拡大された模式的平面パターン構成は、図４（ａ）に示すように表され、図４（ａ）のボンディングワイヤＢＷＭ・ＢＷ１およびメタルプレートＭＰによる等価回路の説明は、図４（ｂ）に示すように表される。
【００２１】
比較例に係る電力増幅器１０ａにおいては、ＭＭＩＣ外部回路２の信号ラインＳＬ０と高周波プローブパッドＧＰ間を相対的に長いボンディングワイヤＢＷ０を用いて接続する必要がある。また、ボンディングワイヤＢＷ０の本数も、高周波プローブパッドＧＰのボンディング幅、或いはボンディング領域が狭いため、相対的に少ない。したがって、図３（ｂ）に示すように、ＭＭＩＣ外部回路２の信号ラインＳＬ０と高周波プローブパッドＧＰ間には、等価インダクタンスＬBW0が形成される。
【００２２】
一方、実施の形態に係る電力増幅器においては、ＭＭＩＣ外部回路２の信号ラインＳＬ０と高周波プローブパッドＧＰ間をメタルプレートＭＰを介して接続している。すなわち、ＭＭＩＣ外部回路２の信号ラインＳＬ０とメタルプレートＭＰ間を、比較例に比べ相対的に短いボンディングワイヤＢＷＭを用いて接続することができる。また、ボンディングワイヤＢＷＭの本数も、高周波プローブパッドＧＰのボンディング幅、或いはボンディング領域が広いため、相対的に増加することができる。さらに、メタルプレートＭＰと高周波プローブパッドＧＰ間を比較例に比べ相対的に短いボンディングワイヤＢＷ１を用いて接続することができる。この結果、図４（ｂ）に示すように、ＭＭＩＣ外部回路２の信号ラインＳＬ０と高周波プローブパッドＧＰ間には、等価インダクタンスＬBWMに対して、さらに、メタルプレートＭＰが接地電位との間に有する等価キャパシタンスＣ1およびメタルプレートＭＰと高周波プローブパッドＧＰ間の等価インダクタンスＬ１が接続されて構成されたボンディングワイヤ補正等価回路が得られる。
【００２３】
比較例に係る電力増幅器１０ａにおいて、ＭＭＩＣ基板１ａの高周波プローブパッドＧＰとＭＭＩＣ外部回路２との距離について説明する模式的平面パターン構成は、図５に示すように表される。図５においては、高周波プローブパッドＧＰの幅を広く設定して、ボンディングワイヤＢＷ０の本数を６本とし、図４（ａ）の例と同数とした例が示されている。図５に示される比較例では、接地端子電極Ｓ０・Ｓ０は、高周波プローブパッドＧＰを挟んで配置されるため、信号ラインＳＬの中心からのピッチＬＰ０は、例えば、３５０μｍ程度である。これに対して、図４に示される実施の形態では、信号ラインＳＬの中心からのピッチＬＰ１は、例えば、１５０μｍ程度であり、占有面積が低減化されている。
【００２４】
実施の形態に係る電力増幅器において、メタルプレートＭＰおよび高周波プローブパッドＧＰ近傍の図４（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図６（ａ）に示すように表され、メタルプレートＭＰの模式的上面構造は、図６（ｂ）に示すように表される。
【００２５】
また、実施の形態に係る電力増幅器において、メタルプレートＭＰおよび高周波プローブパッドＧＰ近傍の図４（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図７に示すように表される。
【００２６】
メタルプレートＭＰは、図６（ａ）および図６（ｂ）に示すように、幅Ｗ、長さＬの面積を有し、ＭＭＩＣ基板１上に配置されることによって、メタルプレートＭＰと裏面の接地電極１３０間には、等価キャパシタンスＣ1が形成される。この等価キャパシタンスＣ1を、ボンディングワイヤＢＷＭの等価インダクタンスＬBWMおよびボンディングワイヤＢＷ１の等価インダクタンスＬ１と組み合わせることによって、ローパスフィルタが構成されている。
【００２７】
すなわち、図４（ｂ）に示すように、第１ボンディングワイヤＢＷＭの等価インダクタンスＬBWMと、メタルプレートＭＰの有する等価キャパシタンスＣ1と、メタルプレートＭＰと高周波プローブパッドＧＰとの間に接続される第２ボンディングワイヤＢＷ１の等価インダクタンスＬ１によって、ローパスフィルタが形成される。ここで、ＭＭＩＣ基板１は、例えば、ＧａＡｓで形成され、厚さは、例えば５０μｍである。メタルプレートＭＰの幅Ｗは、約２００μｍ、長さＬは、約１５０μｍであり、結果として、等価キャパシタンスＣ1の値は、約０．０９ｐＦである。一方、ボンディングワイヤＢＷＭは、図４（ａ）に示すように、例えば、６本のワイヤで構成され、その等価インダクタンスＬBWMの値は、約０．１８ｎＨである。また、ボンディングワイヤＢＷ１の等価インダクタンスＬ1の値は、約０．０６ｎＨである。
【００２８】
また、図７に示すように、接地端子電極Ｓ０は、その下部に配置されたＶＩＡホールＳＣ０を備え、ＭＭＩＣ基板１の第１表面と反対側の第２表面に配置され、接地端子電極Ｓ０に対してＶＩＡホールＳＣ０内の充填金属層１３５を介して接地電極１３０と接続されている。
【００２９】
比較例に対応する図３（ａ）におけるボンディングワイヤＢＷ０のＳパラメータＳ（１，１）の周波数特性例は、図８（ａ）に示すように表され、ＳパラメータＳ（２，１）の周波数特性例は、図８（ｂ）に示すように表される。
【００３０】
一方、実施の形態に対応する図４（ａ）のボンディングワイヤＢＷＭ・ＢＷ１およびメタルプレートＭＰによるボンディングワイヤ補正等価回路のＳパラメータＳ（１，１）の周波数特性例は、図９（ａ）に示すように表され、ＳパラメータＳ（２，１）の周波数特性例は、図９（ｂ）に示すように表される。
【００３１】
図８および図９から明らかなように、ボンディングワイヤ補正等価回路により、周波数２０ＧＨｚまでは、ＳパラメータＳ（１，１）の特性より、補正後のリターンロス２０ｄＢ以下を得ることができ、また、ＳパラメータＳ（２，１）の特性より、−０．１以上を得ることができ、ＳパラメータＳ（２，１）が０ｄＢの近くになることから、ボンディングワイヤＢＷＭの影響を抑制できることがわかる。
【００３２】
比較例に対応する図３（ａ）におけるボンディングワイヤＢＷ０のＳパラメータＳ（１，１）およびＳパラメータＳ（２，１）の周波数ｆ＝０〜１００ＧＨｚの範囲にわたる周波数特性例は、図１０に示すように表される。
【００３３】
一方、実施の形態に対応する図４（ａ）のボンディングワイヤＢＷＭ・ＢＷ１およびメタルプレートＭＰによるボンディングワイヤ補正等価回路のＳパラメータＳ（１，１）およびＳパラメータＳ（２，１）の周波数ｆ＝０〜１００ＧＨｚの範囲にわたる周波数特性例は、図１１に示すように表される。
【００３４】
図１０および図１１から明らかなように、ボンディングワイヤ補正等価回路により、周波数２０ＧＨｚまでは、ＳパラメータＳ（１，１）の特性より、補正後のリターンロス２０ｄＢ以下を得ることができ、また、周波数５５ＧＨｚまでは、ＳパラメータＳ（２，１）の特性より、−２．０以上を得ることができることから、比較例に比べてより高い周波数範囲まで、ボンディングワイヤＢＷ０の影響を抑制できることがわかる。
【００３５】
実施の形態に係る電力増幅器のＭＭＩＣのＳパラメータＳ（１，１）の周波数特性例は、図１２に示すように表される。図１２には、比較例に係る電力増幅器のＭＭＩＣのＳパラメータＳ（１，１）の周波数特性例も示されている。図１２から明らかなように、例えば、周波数２０ＧＨｚにおいて、ＳパラメータＳ（１，１）の値は、比較例に係る電力増幅器のＭＭＩＣでは、約−８．７ｄＢであるのに対して、実施の形態に係る電力増幅器のＭＭＩＣでは、約−１５ｄＢであり、約６．３ｄＢ改善されている。
【００３６】
また、実施の形態に係る電力増幅器のＭＭＩＣのＳパラメータＳ（２，１）の周波数特性例は、図１３に示すように表される。同様に、図１３には、比較例に係る電力増幅器のＭＭＩＣのＳパラメータＳ（２，１）の周波数特性例も示されている。図１３から明らかなように、例えば、周波数２０ＧＨｚにおいて、ＳパラメータＳ（２，１）の値は、比較例に係る電力増幅器のＭＭＩＣでは、約−２４．５ｄＢであるのに対して、実施の形態に係る電力増幅器のＭＭＩＣでは、約−２５．５ｄＢであり、約１ｄＢ改善されている。
【００３７】
ＭＭＩＣ基板１の外部に接続されるボンディングワイヤＢＷＭの等価インダクタンスＬBWMの影響は、メタルプレートＭＰの面積、すなわち等価キャパシタンスＣ1の値を調整することによって、低減可能となる。このため、実施の形態に係る電力増幅器において、ＭＭＩＣ基板１は、メタルプレートＭＰを備えることによって、ＭＭＩＣ基板１の外部に接続されるボンディングワイヤＢＷＭの影響を実質的に抑制することができる。
【００３８】
実施形態に係る電力増幅器によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化することができる。
【００３９】
（電力増幅器の模式的回路ブロック構成例）
実施の形態に係る電力増幅器の模式的回路ブロック構成は、図１４に示すように、高周波プローブパッドＧＰにボンディングワイヤＢＷ１を介して接続されるメタルプレートＭＰと、高周波プローブパッドＧＰに接続された増幅ユニット２０とを備える。
【００４０】
増幅ユニット２０は、トランジスタＱｕ１・Ｑｕ２・Ｑｕ３と、トランジスタＱｕ１の入力側に接続された第１入力整合回路１８ｉ・トランジスタＱｕ１の出力側に接続された第１出力整合回路１８ｏと、第１出力整合回路１８ｏに接続された電力分配器（ＰＤ）６１と、電力分配器（ＰＤ）６１に接続され、トランジスタＱｕ２の入力側に接続された第２入力整合回路１９ｉ・トランジスタＱｕ２の出力側に接続された第２出力整合回路１９ｏと、電力分配器（ＰＤ）６１に接続され、トランジスタＱｕ３の入力側に接続された第２入力整合回路１９ｉ・トランジスタＱｕ３の出力側に接続された第２出力整合回路１９ｏと、２つの第２出力整合回路１９ｏの出力を合成する電力合成器（ＰＣ）８１とを備える。ここで、高周波プローブパッドＧＰは、入力端子Ｐｉを構成している。また、電力合成器（ＰＣ）８１は、出力端子Ｐｏに接続される。
【００４１】
実施の形態に係る電力増幅器１０によれば、メタルプレートＭＰを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、
例えば、周波数を低域と高域に分け、高域増幅器と低域増幅器を電力分配器・電力合成器を介して並列接続することで、広帯域化を図ることができ、また出力特性の平坦度を良好にすることができる。
【００４２】
（半導体装置）
実施の形態に係る電力増幅器１０に適用可能なＦＥＴ１５０の模式的平面パターン構成は、図１５に示すように、ＭＭＩＣ基板１上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、ＭＭＩＣ基板１上に配置され、ゲートフィンガー電極１２４、ドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Ｇおよびドレイン端子電極Ｄと、ＭＭＩＣ基板１上に配置され、ソースフィンガー電極１２０の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極Ｓとを備える。ここで、図示は省略するが、ソース端子電極Ｓの下部にはＶＩＡホールが配置される。図１もしくは図２に示された各トランジスタのＱu1,Ｑu2,Ｑu3の模式的平面パターン構成は、図１５に対応している。
【００４３】
実施の形態に係る電力増幅器１０に適用可能な別のＦＥＴ１４０の模式的平面パターン構成は、図１６に示すように、ＭＭＩＣ基板１上の基板１１０と、基板１１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、基板１１０の第１表面に配置され,ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、複数のソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄと、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５の下部に配置されたＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５と、基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５に対してＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５内の充填金属層（１３５：図７参照）を介して接続された接地電極（１３０：図７参照）とを備える。図１６の例では、一方の端にゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５が配置され、他方の端にドレイン端子電極Ｄが配置されている。基板１１０の表面近傍において、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の下部の基板１１０上に活性領域ＡＡが形成される。
【００４４】
なお、図１６の例において、各部の寸法は、例えば、セル幅Ｗ１は約１２０μｍ、Ｗ２は約８０μｍ、セル長Ｗ３は約２００μｍ、Ｗ４は約１２０μｍであり、ゲート幅ＷＧは全体として２００μｍ×６本×４セル＝４．８ｍｍ程度である。ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のセル長Ｗ３は、マイクロ波／ミリ波／サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、セル長Ｗ３は、約２５μｍ〜５０μｍである。
【００４５】
また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１，ＳＣ２，…，ＳＣ５の形成幅は、例えば、約１０μｍ〜４０μｍ程度である。
【００４６】
また、基板１１０は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、半絶縁性基板のいずれかを備えていてもよい。
【００４７】
実施の形態に係る電力増幅器においては、高周波プローブパッドを有するＭＭＩＣに、メタルプレートを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、特性を確保することができる。
【００４８】
実施の形態に係る電力増幅器においては、メタルプレートＭＰの等価キャパシタンスＣ1によって、ボンディングワイヤのインダクタンスを打ち消すことができる。
【００４９】
実施の形態に係る電力増幅器においては、メタルプレートＭＰを取り付けることにより、ＭＭＩＣパッドとの距離を短くすることができ、ボンディングワイヤのインダクタンス成分の影響を小さくすることができ、かつ省スペース化することができる。
【００５０】
以上説明した実施形態によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化された電力増幅器を提供することができる。
【００５１】
[その他の実施の形態]
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５２】
なお、実施の形態に係る広帯域電力増幅器に適用するディスクリートトランジスタとしては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できる。
【符号の説明】
【００５３】
１…ＭＭＩＣ基板
２、３…ＭＭＩＣ外部回路
１０…電力増幅器
２０…増幅ユニット
６、６１…電力分配器（ＰＤ）
８、８１…電力合成器（ＰＣ）
１８ｉ、１９ｉ…入力整合回路
１８ｏ、１９ｏ…出力整合回路
１１０…基板
１２０…ソースフィンガー電極
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１３０…接地電極
１３５…充填金属層
１４０、１５０…半導体装置（ＦＥＴ）
Ｐｉ…入力端子
Ｐｏ…出力端子
Ｇ、Ｇ１、Ｇ２、Ｇ３、Ｇ４…ゲート端子電極
Ｓ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５…ソース端子電極
Ｄ…ドレイン端子電極
ＳＣ０、ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５…ＶＩＡホール
ＭＰ…メタルプレート
ＧＰ、ＤＰ…高周波プローブパッド
Ｓ０…接地端子電極
ＳＬ、ＳＬ０、ＳＬ１…信号ライン
ＢＷ０、ＢＷＭ、ＢＷ１、ＢＷ２…ボンディングワイヤ
ＧＬ…入力パッド
ＤＬ…出力パッド
Ｃ１…等価キャパシタンス
ＬBWM、Ｌ1…等価インダクタンス
【図１】
0005361934.tif 000002
【図２】
0005361934.tif 000003
【図３】
0005361934.tif 000004
【図４】
0005361934.tif 000005
【図５】
0005361934.tif 000006
【図６】
0005361934.tif 000007
【図７】
0005361934.tif 000008
【図８】
0005361934.tif 000009
【図９】
0005361934.tif 000010
【図１０】
0005361934.tif 000011
【図１１】
0005361934.tif 000012
【図１２】
0005361934.tif 000013
【図１３】
0005361934.tif 000014
【図１４】
0005361934.tif 000015
【図１５】
0005361934.tif 000016
【図１６】
0005361934.tif 000017