(57)【特許請求の範囲】
【請求項１】
振動片の端部が固定された長尺状である振動子と、
該振動子の長尺方向に対する垂直方向において、前記振動子と対向するように設けられ、当該振動子のうち前記振動片と対向する対向部を有する固定電極と、
前記固定電極と前記振動子との対向領域に設けられ、前記対向部と前記振動片とが対向する部分に窓部を有するシールドと
を有する発振子。
【請求項２】
前記シールドが前記窓部を除く前記固定電極の外周部全体に設けられていることを特徴とする請求項１記載の発振子。
【請求項３】
前記シールドが前記窓部を除く前記振動子の外周部全体に設けられていることを特徴とする請求項１または請求項２に記載の発振子。
【請求項４】
請求項１から請求項３のいずれかに記載の発振子と、
該発振子の共振周波数にて発振して、発振信号を出力する発振回路と
を有することを特徴とする発振器。
【請求項５】
前記発振器のシールドに予め設定された電位が印加されていることを特徴とする請求項４記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ技術を用いた発振子およびそれを用いた発振器に関するものである。
【背景技術】
【０００２】
携帯電話等に代表される携帯情報端末機器等の種々の電子部品の小型化と高精度化の要求が高まっている中で、この様な携帯情報端末機器には小型でしかも安定な高周波信号源が必要不可欠である。
この要求を満足させるための代表的な電子部品が水晶振動子である。水晶振動子は、良好な結晶の安定性から、発振子の品質の指標である共振先鋭度（即ちＱ値）が極めて大きく、１００００を超える事が知られている。これが、無線携帯機器、パーソナルコンピュータ等の安定な高周波信号源として、広く水晶振動子が利用されている理由である。
しかし、この水晶振動子は、近年のより一層の小型化の要求を十分に満足させる事ができない事も明らかになってきている。
【０００３】
そこで近年、水晶振動子の代わりに、シリコンを用いたＭＥＭＳ(Micro-Electro-Mechanical-System)技術により形成された振動子を用いた高Ｑ値を有するマイクロスケール・メカニカル共振器が開発されている。このマイクロマシニングにおける最近の進歩は、通信及び時計（タイムキーパ）アプリケーションで用いられる高安定な発振器のサイズの縮小及びコストの低減を可能としている。
特に、シリコンで形成された表面マイクロメカニカル共振器として、１００００を超えるＱ値を有し、ＭＦ〜ＶＨＦ周波数間にて発振可能であるＩＣコンパチブルの発振器が多結晶シリコンを構造材料にて動作が実証されている（例えば、非特許文献１参照）。
【０００４】
また、表面マイクロマニシング及び集積回路を組み合わせるプレーナ処理を用い、共振器及びこの発振を維持する周辺回路の全てがワンチップにて集積化されたマイクロメカニカル発振器も、高いＱ値にて動作が実証されている（例えば、非特許文献２参照）。
【非特許文献１】C.T.-c.Nguyen, “Frequency-Selective MEMS for Miniaturized Low-Power Communication Devices (invited),” IEEE Trans. MICROWAVE THEORY TECH., Vol.47, No.8, pp.1486-1503, August 1999
【非特許文献２】C.T.-c.Nguyen and R.T.Howe, “An Integrated CMOS Micromechanical Resonator High-Q Oscillator,” IEEE SOLID-STATE CIRCUITS, Vol.34, No.4, pp.440-445, April 1999
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したメカニカル発振器は、例えば図５に示すように、発振子３２において、固定電極３３ａ，３３ｂ（駆動用電極及び検出用電極）の凸部４０ａ，４０ｂと振動片３６との対向部分には空隙を有し、振動片３６の機械的寸法とヤング率及び密度で機械的な共振周波数が設定される。この空隙にて静電容量素子を形成している。
さらに、静電容量を形成する上記対向部分以外に、固定電極３３ａ，３３ｂ、及び発振片３６を振動可能とするよう発振片３６の両端を固定する振動子アイランド３４ａ，３４ｂとにおける寄生容量が上記静電容量素子に合算し存在している。
したがって、メカニカル発振器は、例えば駆動用電極を固定電極３３ａとし、検出用電極を固定電極３３ｂとすると、発振状態において、対向した検出用電極３３ｂと振動子との距離の変化による容量変化を、検出用電極３３ｂで検出して検出信号として取り出すことになるが、駆動信号が駆動用電極３３ａに印加された際に、駆動用電極３３ａから検出用電極３３ｂへの上記寄生容量の増加分によるクロストークの増加を上記検出信号に含むこととなる。
【０００６】
これにより、従来のメカニカル発振器は、発振駆動する際、寄生容量の影響が大きくＱ値の低下を招くこととなり、安定的な発振が行えなくなる欠点を有している。
また、上述したように、同一基板上に他の回路を形成する場合、この他の回路が動作することにより、固定電極３３ａ，３３ｂと他の回路との間に存在する寄生容量の影響により、検出用電極３３ｂを介して発振器の増幅回路に対する干渉が生じ、安定的な発振が行えなくなり、異常発振を起こす欠点を有している。
本発明は、このような事情に鑑みてなされたもので、メカニカル発振器における固定電極と振動子からなる発振子に対し、共振周波数を設定する容量結合以外の固定電極と振動子との寄生容量を抑制し、安定した発振を行う発振子及びそれを用いた発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の発振子は、端部が固定されて長尺状に形成された振動子と、該振動子の長尺方向に対し垂直方向において、前記振動子と対向する対向部を有する固定電極と、前記固定電極と前記振動子との対向領域に設けられ、該対向部と振動子とが対向する部分に窓部を有するシールドとを有する。
【０００８】
本発明の発振子は、前記シールドが前記窓部を除く前記固定電極の外周部全体に設けられていることを特徴とする。
【０００９】
本発明の発振子は、前記シールドが前記窓部を除く前記振動子の外周部全体に設けられていることを特徴とする。
【００１０】
本発明の発振器は、請求項１から請求項３のいずれかに記載の発振子と、該発振子の共振周波数にて発振して、発振信号を出力する発振回路とを有することを特徴とする。
【００１１】
本発明の発振器は、前記発振器のシールドに予め設定された電位が印加されていることを特徴とする。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、振動子と固定電極における対向部との部分のみが窓部として開放されたシールドを、振動子と固定電極との間に設けているため、共振周波数を設定する容量値を決定する部分のみが容量結合し、共振周波数の設定に寄与する上記対向部分以外おける電界を遮蔽するため、駆動信号による検出用電極にたいするクロストークの原因となる寄生容量の形成を抑制し、Ｑ値の高い安定した発振子を提供することができる。
という効果が得られる。
【００１３】
また、本発明によれば、発振器の増幅回路に対する、同一基板上に形成された他の回路からの干渉が抑制され、異常発振などを防止して安定した発振器を提供することができる。
という効果が得られる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態による発振子を図面を参照して説明する。図１は同実施形態による発振子を用いた発振器の構成例を示す斜視図である。また、図２は図１の発振器を構成する発振子の構成を示すものであり、図２（ａ）が平面図であり、図２（ｂ）が図１のＡ−Ａ’線に沿う断面図である。図５の従来例と同様な構成には同一の符号を付してある。
なお、本実施形態では、携帯電話や携帯情報端末機器等の種々の電子部品に用いられる発振器として説明する。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１５】
図１において、発振子３０は、シリコン支持層１１と、二酸化珪素（ＳｉＯ２、以下、酸化膜）のＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層１２と、シリコン活性層４４とが順次積層された、いわゆるＳＯＩ(Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ)基板４５を用いて半導体プロセス技術（例えば、ＭＥＭＳ技術）によって製造されるものである。
ただし、ＳＯＩ基板４５に限らず、シリコン等の半導体基板で発振子３０を製造しても構わない。これらの層の内、シリコン活性層４４にはシリコン支持層１１の外周に沿って立ち上がるフレーム３１と、このフレーム３１の内側に配置された振動子３２及び一対の固定電極３３ａ，３３ｂとが構成されている。固定電極３３ａ，３３ｂ及び振動子３２は上記シリコン（例えば、上記シリコン活性層４４）などの導体にて上記ＢＯＸ層１２上に形成され、図示しないがワイヤボンディングする部分には電極（金属などの導体で形成）が形成されている。
本実施形態において、振動子３２は振動片３６が振動自在に両持ち梁にて構成されているが、一方が固定された片持ち梁（カンチレバー）の構成でも良い。
【００１６】
そして、上述したように、シリコン支持層１１上に積層されたＢＯＸ層１２上にＩＣ基板２０が載置され、発振子３０の振動子３６及び固定電極３３ａ，３３ｂとボンディングワイヤ５２、５３、５５により、ＩＣ回路２１における各電極パッドに電気的に接続されている。
本実施形態においては、シリコン支持層１１を介してＩＣ基板２０と発振子３０とが一体的にパッケージングされている。
【００１７】
したがって、シリコン支持層１１は、ＩＣ基板２０も同時に支持する共通基板として機能する。なお、ＩＣ基板２０はフレーム３１に対して若干の隙間を空けた状態で載置されている。
また、図２（ａ）に示すように、振動子３２は、平面視略Ｉ字状のものであり、振動子アイランド３４ａ及び３４ｂ（ベース部）と、この振動子アイランド３４ａ及び３４ｂそれぞれに基端部３５ａ及び３５ｂを介して両持ち状に支持された振動片３６とを備えている。
【００１８】
振動子アイランド３４ａ及び３４ｂは、平面視矩形状のものであり、シリコン支持層１１上にＢＯＸ層１２を介して形成されている。この振動子アイランド３４ａは、上述したＩＣ２１の電極パッドとボンディングワイヤ５３を介して電気的に接続されることにより、振動子３２に予め設定された電圧が印加されるように構成されている。
振動片３６は、振動部アイランド３４ａ及び３４ｂに、その基端部３５ａ、３５ｂそれぞれが支持されるとともに、振動子アイランド３４ａの長手方向に沿う側面３４ｄに直交するＸ方向（一方向）に、振動子アイランド３４ｂに対して延出しているものである。また、振動片３６は、その下面３６ａとシリコン支持層１１の上面１１ａとの間にギャップを有しつつ（図２（ｂ）参照）延出しており、その延出方向（Ｘ方向）と直交するＹ方向（振動片３６の幅方向（他方向））に振動可能に構成されている。
【００１９】
振動子３２の両側方には、振動子の長尺方向に対して垂直方向に、振動子３２に対してギャップｄを空けた状態で、この振動子３２を間に挟むように一対の固定電極部３３ａ，３３ｂが配置されている。一対の固定電極部３３ａ，３３ｂは、振動片３６の幅方向に沿って形成されている。固定電極部３３ａ，３３ｂ各々は、振動片３６の長尺方向の側面４１ａ，４１ｂそれぞれに対して対向する凸部４０ａ、４０ｂ（対向部）を備え、この凸部４０ａ、４０ｂと振動片３６の対向している部分がギャップｄの間隙を有している。ここで、側面４１ａが凸部４０ａが対向し、側面４１ｂが凸部４０ｂと対向している。振動片３６両側の側面４１ａ，４１ｂ各々と、凸部４０ａ、４０ｂの側面４８ａ，４８ｂとの対向するの幅及び高さ（対向面積）、及び上記ギャップｄにより、振動子３２及び凸部４０ａ、４０ｂによる静電容量素子の容量値が設定される。ここで、上記静電容量素子は、振動片３６両側の側面４１ａ，４１ｂ各々と、凸部４０ａ、４０ｂの側面４８ａ，４８ｂとの対向している領域を指している。
【００２０】
シールド５０は導電体（例えば、アルミニウムなどの金属、あるいは不純物がドーピングされた多結晶シリコンなど）で形成された壁状の構造を有しており、振動子アイランド３４ａ及び３４ｂと、電極部３３ａ，３３ｂとの対向する間隙部分、すなわち振動子アイランド３４ａ及び３４ｂと、電極部３３ａ，３３ｂとが対向する領域に形成されている。このシールド５０の固定電極及び振動子アイランド方向の厚さは、固定電極と振動子アイランドとの間隙より薄い。また、振動片３６が振動する領域（すなわち、振動片３６（基端部３５ａ、３５ｂを含む）と取凸部４０ａ及び４０ｂの対向している領域）以外、すなわちシールド５０が形成される領域には酸化膜などの絶縁膜が、シールド５０と、固定電極及び振動子アイランドとの間に形成されており、シールド５０と固定電極及び振動子アイランドとは電気的に絶縁されている。
【００２１】
ここで、振動片３６の側面４１ａ，４１ｂと、凸部４０ａ、４０ｂの側面４８ａ，４８ｂとの対向する部分が、シールド５０の窓として明けられている。このシールド５０は電極５１によりボンディングワイヤ５４を介してＩＣ２１の電極パッドに電気的に接続され、低インピーダンスの電源などから予め設定された電圧が印加されている。これにより、シールド５０が形成されている固定電極及び振動子アイランドとの間に生成される電界は遮蔽され、この領域における寄生容量を抑制することができる。この結果、例えば、固定電極３３ａを駆動用電極とし、固定電極３３ｂを検出用電極とした場合、駆動用電極に振動片３６を静電引力あるいは静電斥力により駆動させる駆動電圧が印加された際、この駆動電圧による電界を遮蔽するため、検出用電極に対する駆動電圧によるクロストークを低減させることができる。このシールド５０に対して印加する電位については後述する。
【００２２】
また、シールド５０は図２（ａ）に示すように、部分シールド５０ａとして振動子アイランド３４ａ及び３４ｂと、固定電極部３３ａ，３３ｂとの対向する領域の間隙に形成するパターン１の構成がある。
また、部分シールド５０ａ及び部分シールド５０ｂの組合せとして、凸部４０ａ、４０ｂの側面４８ａ，４８ｂの部分が窓として明けられている部分を除き、電極部３３ａ，３３ｂ全体を囲むパターン２の構成がある。
また、部分シールド５０ａ、部分シールド５０ｂ及び部分シールド５０ｃの組合せとして、側面４８ａ，４８ｂの部分が窓として明けられている部分を除き、電極部３３ａ，３３ｂ及び振動子アイランド３４ａ及び３４ｂを囲むパターン３の構成がある。
【００２３】
上述したパターン１からパターン３の構成のいずれを用いても良いが、パターン１、パターン２、パターン３によりクロストークに対する抑制効果が異なる。
例えば、固定電極３３ａが振動片３６の駆動用電極とし、固定電極３３ｂを振動片３６の振動を検出する検出用電極とした場合にて説明する。
発振器１０において、ＩＣ２１の発振回路（後述）が検出用電極３３ｂにて検出した振動片３６の振動を検出し、その検出した電圧をＩＣ２１の発振回路（における増幅回路）が増幅し、駆動用電極３３ａに駆動電圧を印加し、バイアス電圧によりバイアスされている振動片３６を静電引力及び静電斥力により駆動する。
このとき、駆動用電極３３ａに印加された電圧により、駆動用電極３３ａと容量結合している（寄生容量を有している）振動子アイランド３４ａ及び３４ｂと検出用電極３３ｂとに対してクロストークが発生し、不安定な発振状態に陥る。
【００２４】
しかしながら、本実施形態においては、パターン１のシールドを採用しているため、駆動用電極３３ａと振動子アイランド３４ａ及び３４ｂとの対向部分、振動子アイランド３４ａ及び３４ｂと検出用電極３３ｂとの対向部分における電界が遮蔽され、最も大きな容量結合が抑制されるので、クロストークを従来に比較して低減させることができる。
また、パターン２のシールドを採用した場合、駆動用電極３３ａから振動子アイランド３４ａ及び３４ｂと検出用電極３３ｂとに対し、シールド５０ａを回り込み、振動子アイランド３４ａ及び３４ｂと検出用電極３３ｂに達する電界を遮蔽することができ、かつ外部回路（ＩＣ２１等）からの電界をも遮蔽することができ、パターン１に対してよりクロストークを抑制することができる。
また、パターン３のシールドを採用した場合、パターン２に加えて、振動子アイランド３４ａ及び３４ｂに対する上記外部回路からの電界を遮蔽することができ、パターン１及び２に対してよりクロストークを抑制することができる。
【００２５】
また、固定電極部３３ａ，３３ｂは、すでに述べたように、シリコン支持層１１上にＢＯＸ層１２を介して形成されており、その側面４８ａ，４８ｂが、振動片３６の側面４１ａ、４１ｂに対して平行にギャップｄを有しつつ、振動子３２の側方を囲むように形成されている。
なお、発振器１０には、通常、発振子３０におけるフレーム３１の内側を真空状態に維持するため、発振子３０を覆うように封止基板が設けられるが、本実施形態の各図においては、説明をわかり易くするため、本実施形態においては封着基板の記載を省略する。
【００２６】
次に、本実施形態の発振器１０の動作について、図１及び図３を用いて説明する。
以下において、固定電極３３ａが振動片３６の駆動用電極とし、固定電極３３ｂを振動片３６の振動を検出する検出用電極とした場合にて説明するが、固定電極３３ａ、３３ｂいずれを検出用電極、駆動用電極としても良い。
発振回路２２は、インバータＢ１、Ｂ２、Ｂ３と、負荷抵抗Ｒ１、Ｒ２、Ｒ３と、コンデンサＣ１、Ｃ２とから構成されている。
【００２７】
インバータＢ１、Ｂ２及びＢ３は、インバータＢ１及びＢ２の間にコンデンサＣ１を、インバータＢ２及びＢ３の間にコンデンサＣ２を、直流成分カット用の容量として各々介挿し、直列に接続されている。また、負荷抵抗Ｒ１、Ｒ２、Ｒ３各々は、インバータＢ１、Ｂ２、Ｂ３それぞれに並列に接続されている。
インバータＢ３の入力端子が発振回路２２の入力となり、インバータＢ１の出力端子が発振回路２２の出力となり、発振周波数にて正帰還をかける。
発振回路２２の出力は駆動用電極３３ａにワイヤボンディング５２を介して接続され、発振回路２２の入力は検出用電極３３ｂにワイヤボンディング５５を介して接続されている。
【００２８】
まず、図３にＩＣ２１内に形成されている発振回路２２を示す、図示しない外部電源から電気回路を介してＩＣ２１に電圧を印加し、制御信号を入力する。
これにより、ＩＣ２１は、制御信号に対応して、ボンディングワイヤ５３を介して振動子３２に対してバイアス電圧Ｖｂを印加する。
この結果、発振回路２２は、固定電極部３３ａ及び３３ｂ間において、両者の間の振動片３６の不安定状態により検出用電極３３ｂに発生する微少な電圧の揺らぎを増幅し、増幅した電圧を駆動用電極３３ａに印加し、正帰還をかけることで、機械的な共振部にて透過した周波数が数ｍ秒にて発振状態となっていく。
【００２９】
継続的な発振が開始されると、安定した駆動電圧が駆動用電極３３ａに印加され、振動片３６との間に静電引力あるいは斥力が交互に発生する。
その結果、振動片３６が、Ｙ方向（振動片３６の長尺方向に対して垂直方向）、つまり振動子３６の両側方にギャップｄを介して配置された一対の固定電極部３３ａ，３３ｂ各々の凸部４０ａ，４０ｂに接近離間するように振動することとなる。ここで、振動片３６は上記駆動電圧により、凸部４０ａとの間に生じる静電引力及び斥力により振動する。
振動片３６が振動すると、振動片３６と電極部３３ｂとの間のギャップが変化し、振動片３６と検出用電極３３ｂとの間の静電容量素子の静電容量が変化する。そして、発振回路２２は、その静電容量素子の静電容量の変化を電圧変化として検出用電極３３ｂにより検出し、その検出した電圧を検出信号として入力し、この検出信号の電圧を増幅して位相を１８０°ずらして駆動用電極３３ａに対して駆動電圧として出力する。
【００３０】
このとき、シールド５０に対して、電圧を印加するが図４に示すようにこの構成として、図４（ａ）の場合、ＩＣ２１を駆動するグランド（ＶS）あるいは駆動電源（Ｖdd）などのインピーダンスの低い電源へ接続し、図４（ｂ）の場合、振動子３２に印加する電圧Ｖｂのインピーダンスの低い電源へ直接に接続し、図４（ｃ）の場合、検出用電極３３ｂの電圧を増幅器Ｂ４により電力増幅（１倍の電圧増幅）を行い、シールド４０に出力させる構成がある。
図４において、バイアス電圧の電源と振動子アイランド３４ａとの間に介挿されているインピーダンス素子２００は、例えば抵抗またはインダクタであり、振動子３２に対して大電流の流入及び流出を防止するための電流量を制御するために設けられている。図４（ｃ）の場合、上記インピーダンス素子２００を介さず、直接にバイアスＶｂを出力する電源に、シールド５０を接続する。
【００３１】
上述したように、本実施形態においては、シールド５０の構成がパターン１、パターン２及びパターン３の場合、駆動用電極３３ａから振動子３２及び検出用電極３３ｂに対する駆動電圧による電界を遮蔽し、共振周波数を決定する結合容量以外の結合容量（寄生容量）を低減することができ、駆動用電極３３ａに印加される駆動用電圧に比較し、より低い検出用電極３３ｂにて検出される電圧に対する影響を抑制することができる。例えば、駆動用電極３３ａに印加される駆動電圧は数Ｖであり、検出用電極３３ｂにて検出される電圧は数ｍＶである。
さらに、シールド５０の構成がパターン２及びパターン３の場合、ＩＣ２１の発振回路２２を含めた回路の駆動による、検出用電極にて検出される電圧への影響をも抑制することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態による発振器１０の構成例を示す斜視図である。
【図２】図１における発振子３０の構成例を示す図である。
【図３】本実施形態の発振子３０を用いた発振器１０の構成例を示すブロック図である。
【図４】発振子３０におけるシールド５０に対して電圧を印加する構成例を示す概念図である。
【図５】従来の発振子３０の構成を示す平面図である。
【符号の説明】
【００３３】
１１…シリコン支持層
１２…ＢＯＸ層
２０…ＩＣ基板
２１…ＩＣ
２２…発振回路
３０…発振子
３１…フレーム
３２…振動子
３３ａ，３３ｂ…固定用電極
３４ａ，３４ｂ…振動子アイランド
３５ａ，３５ｂ…基端部
３６…振動片
４０ａ，４０ｂ…凸部
４１ａ，４１ｂ，４８ａ，４８ｂ…側面
４５…ＳＯＩ基板
５０…シールド
５１…電極
５２，５３，５４，５５…ボンディングワイヤ
２００…インピーダンス素子
Ｂ１，Ｂ２，Ｂ３…インバータ
Ｂ４…バッファ
Ｃ１，Ｃ２…コンデンサ
【図１】
0005135628.tif 000002
【図２】
0005135628.tif 000003
【図３】
0005135628.tif 000004
【図４】
0005135628.tif 000005
【図５】
0005135628.tif 000006