(57)【特許請求の範囲】
【請求項１】
送信すべき入力データシンボルを、直交周波数分割多重（Orthogonal Frequency Division Multiplexed: ＯＦＤＭ）シンボルの所定の数のサブキャリア信号にマッピングするデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための、所定の数の入力データシンボルをインタリーバメモリに読み込み、当該入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを当該サブキャリア信号にインタリーブしてマッピングを実行するインタリーバと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数１】
0005371374.tif 000014
を有し、
前記置換順序は、以下の表
【表１】
0005371374.tif 000015
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
データ処理装置。
【請求項２】
請求項１に記載のデータ処理装置であって、
前記所定の最大有効アドレスは、２４０００〜３２７６８の値である
データ処理装置。
【請求項３】
請求項１に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
データ処理装置。
【請求項４】
請求項１に記載のデータ処理装置であって、
前記インタリーバは、偶数ＯＦＤＭシンボルについては、前記アドレス生成部によって生成された前記アドレスのセットに従って前記入力データシンボルを前記インタリーバメモリに読み込み、並び順で前記インタリーバメモリから読み出すことによって、当該入力データシンボルの前記サブキャリア信号へのマッピングを実行し、奇数ＯＦＤＭシンボルについては、前記入力データシンボルを並び順で前記インタリーバメモリに読み込み、前記アドレス生成部によって生成された前記アドレスのセットに従って前記インタリーバメモリから読み出すことによって、当該入力データシンボルの前記サブキャリア信号へのマッピングを実行する
データ処理装置。
【請求項５】
送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定のサブキャリア信号にマッピングするデータ処理装置を有する、ＯＦＤＭを用いてデータを送信する送信機であって、
前記データ処理装置は、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための、所定の数の入力データシンボルをインタリーバメモリに読み込み、当該入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを当該サブキャリア信号にインタリーブしてマッピングを実行するインタリーバと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するアドレス生成部とを有し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数２】
0005371374.tif 000016
を有し、
前記置換順序は、以下の表
【表２】
0005371374.tif 000017
に従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
送信機。
【請求項６】
請求項５に記載の送信機であって、
ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）規格、又はＤＶＢ−Ｔ２（Digital Video Broadcasting-Terrestrial2）規格を含むデジタルビデオ放送規格に従ってデータを送信する
送信機。
【請求項７】
ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力シンボルストリームにマッピングするデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するデインタリーバと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数３】
0005371374.tif 000018
を有し、
前記置換順序は、以下の表
【表３】
0005371374.tif 000019
に従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
データ処理装置。
【請求項８】
請求項７に記載のデータ処理装置であって、
前記所定の最大有効アドレスは、２４０００〜３２７６８の値である
データ処理装置。
【請求項９】
請求項７に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
データ処理装置。
【請求項１０】
請求項７に記載のデータ処理装置であって、
前記デインタリーバは、偶数ＯＦＤＭシンボルについては、前記サブキャリア信号から受信した前記データシンボルを並び順に従ってインタリーバメモリに読み込み、当該データシンボルを、前記アドレス生成部によって生成された前記アドレスのセットに従って前記インタリーバメモリから前記出力シンボルストリームに読み出すことによって、前記データシンボルを前記出力シンボルストリームにマッピングし、奇数ＯＦＤＭシンボルについては、前記データシンボルを、前記アドレス生成部によって生成されたアドレスのセットに従って前記インタリーバメモリに読み込み、当該データシンボルを、並び順に従って、前記インタリーバメモリから前記出力シンボルストリームに読み出すことによって、前記サブキャリア信号から受信したデータシンボルを前記出力シンボルストリームにマッピングするように構成される
データ処理装置。
【請求項１１】
ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力シンボルストリームにマッピングするデータ処理装置を有する、ＯＦＤＭ変調されたデータを受信する受信機であって、
前記データ処理装置は、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するデインタリーバと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成部とを有し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数４】
0005371374.tif 000020
を有し、
前記置換順序は、以下の表
【表４】
0005371374.tif 000021
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
受信機。
【請求項１２】
請求項１１に記載の受信機であって、
ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むデジタルビデオ放送規格に従って変調されたデータを受信する
受信機。
【請求項１３】
送信すべき入力データシンボルを、ＯＦＤＭシンボルのサブキャリア信号にマッピングするマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための所定の数の入力データシンボルをインタリーバメモリに読み込むステップと、
前記読み込まれた入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを前記サブキャリア信号にインタリーブしてマッピングを実行するステップと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数５】
0005371374.tif 000022
を有し、
前記置換順序は、以下の表
【表５】
0005371374.tif 000023
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
マッピング方法。
【請求項１４】
請求項１３に記載のマッピング方法であって、
前記所定の最大有効アドレスは、２４０００〜３２７６８の値である
マッピング方法。
【請求項１５】
請求項１４に記載のマッピング方法であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
マッピング方法。
【請求項１６】
ＯＦＤＭを用いてデータを送信する送信方法であって、
ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするための、所定の数の入力データシンボルを受信するステップと、
前記受信された所定の数の入力データシンボルをインタリーバメモリに読み込むステップと、
前記読み込まれた入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記データシンボルを前記サブキャリア信号にインタリーブしてマッピングを実行するステップと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び前記線形フィードバックシフトレジスタのための生成多項式
【数６】
0005371374.tif 000024
を有し、
前記置換順序は、以下の表
【表６】
0005371374.tif 000025
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
送信方法。
【請求項１７】
請求項１６に記載の送信方法であって、さらに、
前記入力データシンボルを、ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むデジタルビデオ放送規格に従って変調されたＯＦＤＭシンボルで通信する
送信方法。
【請求項１８】
ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力シンボルストリームにマッピングするマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込み、
前記データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するステップと、
受信されたデータシンボル毎に、当該受信されたデータシンボルを前記出力シンボルストリームがマッピングされるサブキャリア信号を示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数７】
0005371374.tif 000026
を有し、
前記置換順序は、以下の表
【表７】
0005371374.tif 000027
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
マッピング方法。
【請求項１９】
請求項１８に記載のマッピング方法であって、
前記所定の最大有効アドレスは、２４０００〜３２７６８の値である
マッピング方法。
【請求項２０】
請求項１８に記載のマッピング方法であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
マッピング方法。
【請求項２１】
ＯＦＤＭ変調されたシンボルからデータを受信する受信方法であって、
出力シンボルストリームを形成するために、前記ＯＦＤＭシンボルの所定の数のサブキャリア信号から、所定の数のデータシンボルを受信するステップと、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した前記所定の数のデータシンボルをインタリーバメモリに読み込むステップと、
前記データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するステップと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って、擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数８】
0005371374.tif 000028
を有し、
前記置換順序は、以下の表
【表８】
0005371374.tif 000029
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
受信方法。
【請求項２２】
請求項２１に記載の受信方法であって、
前記ＯＦＤＭシンボルから前記所定の数のデータシンボルを受信するステップは、
ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むデジタルビデオ放送規格に従ってデータを受信するステップを含む
受信方法。
【請求項２３】
ＯＦＤＭシンボルの所定の数のサブキャリア信号にインタリーブされたデータシンボルを送信する際に用いられ、当該データシンボル毎に、当該データシンボルがマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成装置であって、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを具備し、
前記所定の最大有効アドレスは、３２０００であり、
前記線形フィードバックシフトレジスタは、１４段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【数９】
0005371374.tif 000030
を有し、
前記置換順序は、以下の表
【表９】
0005371374.tif 000031
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする
アドレス生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力シンボルを、ＯＦＤＭ（Orthogonal Frequency Division Multiplexed: 直交周波数分割多重）シンボルのサブキャリア信号にマッピングするデータ処理装置及び方法に関する。本発明はまた、インタリーバメモリへの書き込み／インタリーバメモリからの読み出しの際に用いられるアドレス生成部にも関する。
【０００２】
本発明はまた、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信されたシンボルを、出力シンボルストリームにマッピングするデータ処理装置にも関する。
【０００３】
本発明の実施の形態は、ＯＦＤＭ送信装置／受信装置を提供し得る。
【背景技術】
【０００４】
ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格は、直交周波数分割多重（ＯＦＤＭ）を利用して、ビデオ画像及び音声を表すデータを、放送無線通信信号を介して受信装置に送信する。ＤＶＢ−Ｔ規格には、２つの周知のモードがあり、これらは２Ｋモード及び８Ｋモードとして知られている。２Ｋモードは２０４８のサブキャリアを提供し、一方、８Ｋモードは８１９２のサブキャリアを提供する。同様に、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）規格には、４Ｋモードが提供され、この４Ｋモードにおいては、サブキャリアの数は４０９６である。
【０００５】
ＤＶＢ−Ｔ又はＤＶＢ−Ｈを用いて送信されるデータの品位を改善するために、入力データシンボルがＯＦＤＭシンボルのサブキャリア信号にマッピングされるように、入力データシンボルをインタリーブするためのシンボルインタリーバが設けられる。このようなシンボルインタリーバは、アドレス生成部と共に、インタリーバメモリを有する。アドレス生成部は、各入力シンボルについてアドレスを生成する。各アドレスは、データシンボルがマッピングされるＯＦＤＭシンボルのサブキャリア信号のうちの１つを示す。２Ｋモード及び８Ｋモードの場合、ＤＶＢ−Ｔ規格では、マッピングのためのアドレスを生成する構成が開示されている。同様に、ＤＶＢ−Ｈ規格の４Ｋモードの場合、マッピングのためのアドレスを生成する構成が提供されており、また、このマッピングを実行するためのアドレス生成部が、下記特許文献１において開示されている。このアドレス生成部は、擬似乱数ビット列を生成する線形フィードバックシフトレジスタと、置換回路とを有する。置換回路は、アドレスを生成するために、線形フィードバックシフトレジスタの保持データの順序を置換する。アドレスは、入力データシンボルをＯＦＤＭシンボルのサブキャリアにマッピングするために、インタリーバメモリに格納された入力データシンボルを搬送するためのＯＦＤＭシンボルのサブキャリア信号のうちの１つを示す情報を提供する。同様に、受信装置におけるアドレス生成部は、データシンボルを読み出して出力データストリームを形成するために、ＯＦＤＭシンボルのサブキャリアから受信したデータシンボルを格納するためのインタリーバメモリのアドレスを生成するように構成される。
【０００６】
【特許文献１】欧州特許出願公開第１６６２７３９号明細書
【特許文献２】欧州特許出願公開第１４６３２５６号明細書
【特許文献３】米国特許出願公開第２００６／２８２７１２号明細書
【特許文献４】国際公開第２００５／０９１５０９号パンフレット
【非特許文献１】Dr. Jonathan De Vile、"‘Reply to examination report’（欧州特許出願公開１４６３２５６号に関する書面）、［online］、2005年8月2日、インターネット<URL : http://www.epoline.org/portal/public/!ut/p/kcxml/04_Sj9Spykssy0xPLMnMz0vM0Y_QjzKLN4i3dAfJgFjGpvqRqCKOcAFfj_zcVKBwpDmQ726kH6LvrR-gX5AbGlFunK41AEFiqlo!/delta/base64xml/L01DVE83b0qKN3VhQ1NZS0NsRUtDbEVLQ2xFQSEvWUtVSUFBSUlJSUlJSU1NSUlJTUlJQ0NJS0dLR09NRUFFQUtCSkJKT0JGTkZOT0ZBLzRCMWljb25RvndHeE9VVG9LNzlZUTdEbUc0UjJIS054anNPY2JnayEvN18wX0cyLzEyMzg2NzIvUkRPQ1NPUlRPUlRFUi9kZXNjZW5kaW5nL1JET0NTT1JURklFTEQvZGF0ZS9vcmdlcG9saW5lcG9ydGFsZnJhbWV3b3JrcG9ydGxldGJhc2VTdGF0ZVBvcnRsZXRCYXNlQWN0aW9uL29yZy5lcG9saW5lLnBvcnRhbC5hcHBsaWNhdGlvbnMucmVnaXN0ZXJwbHVzLnBvcnRsZXQuUlBBY3Rpb25EaXNwbGF5RG9jdW1lbnRMaXN0>"
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＤＶＢ−Ｔ２として知られる、地上デジタルビデオ放送規格のさらなる発展に従い、データ送信のためのさらなるモードが提案されている。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、データ処理装置が提供される。当該データ処理装置は、送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするように構成される。当該データ処理装置は、前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを前記インタリーバメモリから前記サブキャリア信号に読み出してマッピングを実行するインタリーバを具備する。前記データシンボルを前記サブキャリア信号にインタリーブするために、前記読み出しは、前記読み込みの順序とは異なる順序で行われ、この順序はアドレスのセットから規定される。これにより、前記データシンボルが前記サブキャリア信号にインタリーブされる。前記アドレスのセットは、アドレス生成部によって規定され、アドレスは、前記入力シンボル毎に生成され、当該データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示す。
【０００９】
前記アドレス生成部は、線形フィードバックシフトレジスタと、置換回路と、制御部とを有する。前記線形フィードバックシフトレジスタは、所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビット列を生成する。前記置換回路は、前記ＯＦＤＭシンボルの前記サブキャリア信号のうちの１つのアドレスを形成するために、前記レジスタ段の保持データを受信し、前記レジスタ段に存在するビットを、置換順序に従って置換する。
【００１０】
前記制御部は、アドレスチェック回路と共に動作して、生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する。当該データ処理装置は、前記所定の最大有効アドレスが約３２０００であり、前記線形フィードバックシフトレジスタは、１４のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
【００１１】
【数１】
0005371374.tif 000002
【００１２】
を有し、前記置換順序は、以下の表
【００１３】
【表１】
0005371374.tif 000003
【００１４】
に規定された置換コードに従って、１つの付加的なビットを用いて、ｎ番目の前記レジスタ段に存在するビットＲ’ｉ［ｎ］から、ｉ番目のデータシンボルについての１５ビットのアドレスＲｉ［ｎ］を形成することを特徴とする。
【００１５】
２Ｋモード及び８Ｋモードを提供するＤＶＢ−Ｔ規格、並びに４Ｋモードを提供するＤＶＢ−Ｈ規格は周知であるが、ＤＶＢ−Ｔ２規格のために、１６Ｋモードが提案されている。８Ｋモードは、ＤＶＢ送信装置間の伝搬遅延を許容するのに十分なガードインターバルを有する単一周波数ネットワークを確立するための構成を提供するのに対し、２Ｋモードは、携帯用途において利点を提供することで知られている。これは、２Ｋシンボルのインターバルは、８Ｋシンボルのインターバルの４分の１しかないため、より頻繁にチャネル推定を更新することができ、受信装置が、ドップラー効果及び他の効果によるチャネルにおける時間的変動をより正確に追跡できるからである。したがって、２Ｋモードは携帯用途に適している。
【００１６】
単一周波数のネットワーク内で、ＤＶＢ送信装置を均等に分散して配置（an even sparser deployment）するために、１６Ｋモードを提供することが提案されている。１６Ｋモードを実現するためには、入力データシンボルをＯＦＤＭシンボルのサブキャリア信号にマッピングするためのシンボルインタリーバを設けなければならない。
【００１７】
本発明の実施形態は、送信するデータシンボルを、約３２０００のサブキャリア信号を有するＯＦＤＭシンボルにマッピングするためのシンボルインタリーバとして動作可能なデータ処理装置を提供することができる。一実施形態では、前記サブキャリア信号の数は、実質的に２４０００〜３２７６８の値である。さらに、前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有してもよい。前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリア信号の数に依存する。したがって、例えば、ＤＶＢ−Ｔ２、ＤＶＢ−Ｔ又はＤＶＢ−Ｈ等のＤＶＢ規格のために、３２Ｋモードを提供することができる。
【００１８】
送信すべきデータシンボルを、ＯＦＤＭシンボルの約３２０００のサブキャリア信号にマッピングすることは、線形フィードバックシフトレジスタのための適切な生成多項式及び置換順序を確立するために、シミュレーション分析及びテストが必要とされるという技術的課題を呈する。これは、誤り訂正符号化方式の能力を最適化するために、マッピングには、入力データストリームからの連続したシンボルが、出来る限り大きく周波数分離されるように、シンボルをサブキャリア信号にインタリーブすることが必要とされるからである。
【００１９】
ＤＶＢ−Ｔ２のために提案された、ＬＤＰＣ／ＢＣＨ符号化等の誤り訂正符号化方式は、通信により生じるシンボル値のノイズ及び劣化が非相関であるときに、より良好に動作する。地上放送チャネルは、相関フェージングにより、時間領域及び周波数領域の両方において悪影響を受ける可能性がある。したがって、符号化されたシンボルを、ＯＦＤＭシンボルの別々のサブキャリア信号にできるだけ分離することにより、誤り訂正符号化方式の性能を向上させることができる。
【００２０】
後に説明するように、シミュレーション性能分析から、上記のような線形フィードバックシフトレジスタのための生成多項式と置換順序との組み合わせが、良好な性能を提供することが発見された。さらに、線形フィードバックシフトレジスタのための生成多項式のタップ及び置換順序を変更することによって２Ｋモード、４Ｋモード及び８Ｋモードのそれぞれについてアドレスを生成することができる構成を提供することにより、３２Ｋモードのためのシンボルインタリーバを費用効果的に実現することができる。さらに、送信装置及び受信装置は、生成多項式及び置換順序を変更することにより、２Ｋモード、４Ｋモード、８Ｋモード及び３２Ｋモードの間で変更されることができる。これは、ソフトウェアにおいて（又は埋込信号によって）実行されることができ、これにより、柔軟性のある実施態様が提供される。
【００２１】
アドレスが所定の最大有効アドレスを超える場合、次のアドレスが有効アドレスとなる可能性を低減するために、線形フィードバックシフトレジスタの保持データからアドレスを形成するために用いられる付加的なビットを、トグル回路によって生成してもよい。このビットは各アドレスによって１〜０の間で変化する。一例では、付加的なビットは最上位ビットである。
【００２２】
本発明の種々の態様及び特徴が、添付の特許請求の範囲において規定される。本発明のさらなる態様は、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したシンボルを、出力シンボルストリームにマッピングするデータ処理装置及び方法、並びに送信装置及び受信装置を含む。
【発明を実施するための最良の形態】
【００２３】
これより、本発明の実施形態を、添付の図面を参照して、例示としてのみ説明する。図面において、同様の部分には対応する参照符号が付される。
【００２４】
既に提案したように、ＤＶＢ−Ｔ２規格において利用可能なモードは、１Ｋモード、１６Ｋモード、及び３２Ｋモードを含むように拡大適用されるべきである。以下の説明は、本発明の実施形態の技術によるシンボルインタリーバの動作を説明するために提供されるが、このシンボルインタリーバは他のモード及び他のＤＶＢ規格と共に用いることができることを理解されたい。
【００２５】
図１は、ＤＶＢ−Ｔ２規格に従って、例えばビデオ画像及び音声信号を送信するために用いることができる符号化ＯＦＤＭ（Coded OFDM:ＣＯＦＤＭ）送信装置の例示的なブロック図を示す。図１では、プログラムソースが、ＣＯＦＤＭ送信装置によって送信されるべきデータを生成する。ビデオ符号化部２、音声符号化部４及びデータ符号化部６が、送信すべきビデオデータ、音声データ及び他のデータを生成し、これらのデータはプログラムマルチプレクサ１０に供給される。プログラムマルチプレクサ１０の出力は、ビデオデータ、音声データ及び他のデータを送信するために必要な他の情報と多重化された多重化ストリームを形成する。マルチプレクサ１０は、接続チャネル１２上にストリームを供給する。このような多重化ストリームは、種々の異なるブランチＡ、Ｂ等に供給されるように、多数存在してもよい。簡潔にするために、ブランチＡのみを説明する。
【００２６】
図１に示すように、ＣＯＦＤＭ送信装置２０は、多重適応化／エネルギー拡散ブロック２２においてストリームを受信する。多重適応化／エネルギー拡散ブロック２２は、データをランダム化し、適切なデータを、ストリームの誤り訂正符号化を実行する前方誤り訂正符号化部２４に供給する。ビットインタリーバ２６は、符号化されたデータビットをインタリーブするために設けられる。この符号化されたデータビットは、ＤＶＢ−Ｔ２の例の場合、ＬＤＰＣ（Low Density Parity Check：低密度パリティチェック）／ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号化部の出力である。ビットインタリーバ２６からの出力は、ビットコンステレーションマッピング部２８に供給される。ビットコンステレーションマッピング部２８は、ビットのグループを、符号化データビットを搬送するために用いられるコンステレーションポイントにマッピングする。ビットコンステレーションマッピング部２８からの出力は、実成分及び仮想成分を表すコンステレーションポイントラベルである。コンステレーションポイントラベルは、用いられる変調方式に応じて、２つ以上のビットから形成されたデータシンボルを表す。これらはデータセルと呼ばれる。これらのデータセルは、タイムインタリーバ３０を通過する。タイムインタリーバ３０は、複数のＬＤＰＣ符号語から得られたデータセルをインタリーブする。
【００２７】
データセルは、図１においてブランチＢ等によって生成されたデータセルと共に、他のチャネル３１を介して、フレームビルダ３２によって受信される。その後、フレームビルダ３２は、多数のデータセルを、ＣＯＦＤＭシンボルで搬送されるべきシーケンスに形成する。ここで、ＣＯＦＤＭシンボルは、複数のデータセルを有し、各データセルはサブキャリアのうちの１つにマッピングされる。サブキャリアの数は、システムの動作モードに依存して、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ又は３２Ｋ等があり、これらは、例えば以下の表の例に従って、それぞれ異なる数のサブキャリアを提供する。
【００２８】
【表２】
0005371374.tif 000004
【００２９】
したがって、一例では、３２Ｋモードの場合のサブキャリアの数は２４１９２である。ＤＶＢ−Ｔ２システムの場合、ＯＦＤＭシンボル当たりのサブキャリアの数は、パイロットキャリア及び他の予備のキャリアの数に依存して変化する。したがって、ＤＶＢ−Ｔ２では、ＤＶＢ−Ｔとは異なり、データを搬送するためのサブキャリアの数は固定されない。放送業者は、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋの動作モードのうちの１つを選択することができる。これらの動作モードは、ＯＦＤＭシンボル当たりのデータのための、或る範囲のサブキャリアをそれぞれ提供することができる。これらの動作モードのそれぞれについて、利用可能なサブキャリアの最大数は、それぞれ１０２４、２０４８、４０９６、８１９２、１６３８４、３２７６８である。ＤＶＢ−Ｔ２では、物理層フレームは、多数のＯＦＤＭシンボルからなる。典型的には、フレームは、１つ又は複数のプリアンブル又はＰ２ＯＦＤＭシンボルで開始され、これらの次に、ＯＦＤＭシンボルを搬送する複数のペイロードが続く。この物理層フレームの終端は、フレームクローズシンボルによってマークされる。各動作モードについて、サブキャリアの数は各シンボルのタイプによって異なり得る。さらに、サブキャリアの数は、帯域幅の拡大が選択されたか否か、トーンリザベーションが可能となっているか否か、及び、どのパイロットサブキャリアパターンが選択されたかに応じてそれぞれ異なり得る。したがって、ＯＦＤＭシンボル当たりの特定の数のサブキャリアを一般化することは難しい。しかしながら、周波数インタリーバは、各モードについて、サブキャリアの数が、所与のモードの場合のサブキャリアの最大利用可能数以下であるいかなるシンボルもインタリーブすることができる。例えば、１Ｋモードでは、インタリーバは、サブキャリアの数が１０２４以下のシンボルに対して動作し、１６Ｋモードでは、サブキャリアの数が１６３８４以下のシンボルに対して動作する。
【００３０】
その後、各ＣＯＦＤＭシンボルで搬送されるべきデータセルのシーケンスは、シンボルインタリーバ３３に送られる。その後、ＣＯＦＤＭシンボルビルダブロック３７によって、パイロット信号及び埋込信号形成部３６から供給されたパイロット信号及び同期信号が挿入され、ＣＯＦＤＭシンボルが生成される。その後、ＯＦＤＭ変調部３８が、時間領域においてＯＦＤＭシンボルを形成し、このＯＦＤＭシンボルは、シンボル間にガードインターバルを生成するためのガード挿入処理部４０に供給され、その後、ディジタルアナログ変換部４２に供給され、最後に、ＲＦフロントエンド４４内のＲＦ増幅部に供給され、その結果、ＣＯＦＤＭ送信装置によってアンテナ４６から放送される。
【００３１】
［３２Ｋモードの提供］
例えば、新たな１６Ｋモードを構築するために、いくつかの要素が定義されるべきである。そのうちの１つは３２Ｋシンボルインタリーバ３３である。図２において、ビットコンステレーションマッピング部２８、シンボルインタリーバ３３及びフレームビルダ３２が、より詳細に示される。
【００３２】
上述したように、本発明の実施形態は、ＯＦＤＭサブキャリア信号に対するデータシンボルの準最適マッピングを提供する装置を提供する。例示的な技術によれば、シミュレーション分析により検証された置換コード及び生成多項式に従って、ＣＯＦＤＭサブキャリア信号に対する入力データシンボルの最適なマッピングを達成するために、シンボルインタリーバが提供される。
【００３３】
図２に示すように、本発明の実施形態の技術を例示的に説明するために、ビットコンステレーションマッピング部２８及びフレームビルダ３２のより詳細な例示的な説明が提供される。ビットインタリーバ２６からチャネル６２を介して受信されたデータビットは、変調方式により提供されるシンボル当たりのビット数に応じてグループ化され、データセルにマッピングされるビットのセットとなる。このビットのグループは、データワードを形成し、データチャネル６４を介して、並行してマッピング処理部６６に供給される。その後、マッピング処理部６６は、事前に割り当てられたマッピングに従って、データシンボルのうちの１つを選択する。コンステレーションポイントは、フレームビルダ３２への入力のセットのうちの１つとして出力チャネル２９に提供される実成分及び仮想成分によって表現される。
【００３４】
フレームビルダ３２は、ビットコンステレーションマッピング部２８からチャネル２９を介して、他のチャネル３１からのデータセルと共にデータセルを受信する。各ＣＯＦＤＭシンボルのセルは、多数のＣＯＦＤＭセルシーケンスからなるフレームを構築した後、アドレス生成部１０２によって生成された書き込みアドレス及び読み出しアドレスに従って、インタリーバメモリ１００に書き込まれ、インタリーバメモリ１００から読み出される。適切なアドレスを生成することにより、書き込み及び読み出しの順序に従って、データセルのインタリーブが達成される。アドレス生成部１０２及びインタリーバメモリ１００の動作は、図３、図４及び図５を参照して、より詳細に説明される。その後、インタリーブされたデータセルは、パイロット信号／埋込信号形成部３６から受信されたパイロット信号及び同期シンボルと結合されてＯＦＤＭシンボルビルダ３７に供給され、ＣＯＦＤＭシンボルを形成し、このＣＯＦＤＭシンボルは、上述のようにＯＦＤＭ変調部３８に供給される。
【００３５】
［インタリーバ］
図３は、シンボルをインタリーブするための本発明の実施形態の技術を説明する、シンボルインタリーバ３３の部分の一例を提供する。図３では、フレームビルダ３２からの入力データセルがインタリーバメモリ１００に書き込まれる。データセルは、アドレス生成部１０２によりチャネル１０４を介して供給された書き込みアドレスに従って、インタリーバメモリ１００に書き込まれ、アドレス生成部１０２によりチャネル１０６を介して供給された読み出しアドレスに従って、インタリーバメモリ１００から読み出される。アドレス生成部１０２は、以下に説明するように、ＣＯＦＤＭシンボルが奇数であるか偶数であるかに応じて、書き込みアドレス及び読み出しアドレスを生成する。ＣＯＦＤＭシンボルが奇数であるか偶数であるかは、チャネル１０８から供給された信号により、選択されたモードに応じて識別される。選択されたモードは、チャネル１１０から供給された信号により識別される。上述のように、モードは、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、３２Ｋモードのうちの１つであり得る。インタリーバメモリ１００の例示的な実施態様を提供する図４を参照して以下に説明するように、書き込みアドレス及び読み出しアドレスは、奇数ＯＦＤＭシンボルと偶数ＯＦＤＭシンボルとについて別々に生成される。
【００３６】
図４に示す例では、上側部分において、送信機におけるインタリーバ３３のインタリーバメモリ１００の動作が説明され、下側部分において、受信機におけるデインタリーバのデインタリーバメモリ３４０の動作が説明される。インタリーバメモリ１００及びデインタリーバメモリ３４０は、動作の理解を容易にするために、共に図４に示される。図４に示すように、インタリーバメモリ１００とデインタリーバ３４０メモリとの間の、他の装置及び通信チャネルを介した通信の表現は簡略化され、インタリーバメモリ１００とデインタリーバメモリ３４０との間の部分１４０として表現される。以下において、インタリーバメモリ１００の動作を説明する。
【００３７】
図４は、４つの入力データセルを、ＣＯＦＤＭシンボルの４つのサブキャリア信号にインタリーブする例のみを示すが、図４において説明される技術は、１Ｋモードの場合の７５６、２Ｋモードの場合の１５１２、４Ｋモードの場合の３０２４、８Ｋモードの場合の６０４８、１６Ｋモードの場合の１２０９６、及び３２Ｋモードの場合の２４１９２等、より多くの数のサブキャリアに拡大適用され得ることは理解されるであろう。
【００３８】
図４に示すインタリーバメモリ１００の入力アドレス及び出力アドレスの指定は、奇数シンボルの場合と、偶数シンボルの場合とについて示される。偶数ＣＯＦＤＭシンボルの場合、データセルは入力チャネルから取得され、アドレス生成部１０２によってＣＯＦＤＭシンボル毎に生成されたアドレスのシーケンス１２０に従ってインタリーバメモリ１２４．１に書き込まれる。この書き込みアドレスは、上述のように、インタリーブが書き込みアドレスのシャッフルによって達成されるように、偶数シンボルに適用される。したがって、各インタリーブされたシンボルについて、ｙ（ｈ（ｑ））＝ｙ’（ｑ）である。
【００３９】
奇数シンボルの場合、インタリーバメモリ１２４．１と同じインタリーバメモリ１２４．２が用いられる。しかし、図４に示すように、奇数シンボルの場合、書き込み順序１３２は、前の偶数シンボル１２６の読み出しに用いられるアドレスシーケンスと同じアドレスシーケンスである。この特徴により、奇数シンボルインタリーバ及び偶数シンボルインタリーバの実施態様は、所与のアドレスに対する読み出し動作が書き込み動作の前に行われる場合、１つのインタリーバメモリ１００のみを用いることができる。奇数シンボルの場合にインタリーバメモリ１２４に書き込まれたデータセルは、その後、次の偶数ＣＯＦＤＭシンボルの場合に、アドレス生成部１０２によって生成されたシーケンス１３４で読み出され、以下同様に処理される。したがって、シンボルにつき１つのアドレスだけが生成され、奇数／偶数ＣＯＦＤＭシンボルについての書き込み及び読み出しは並行して実行される。
【００４０】
要約すると、図４に表現されるように、すべてのアクティブなサブキャリアについてアドレスのセットＨ（ｑ）が計算されると、入力ベクトルＹ’＝（ｙ０’、ｙ１’、ｙ２’…ｙＮｍａｘ−１’）が処理されて、インタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）が生成される。このインタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）は、以下の式によって定義される。
偶数シンボルの場合：ｙＨ（ｑ）＝ｙ’ｑ（ｑ＝０，…，Ｎｍａｘ−１）
奇数シンボルの場合：ｙｑ＝ｙ’Ｈ（ｑ）（ｑ＝０，…，Ｎｍａｘ−１）
【００４１】
言い換えれば、偶数ＯＦＤＭシンボルの場合、入力ワードは、置換された順序でメモリに書き込まれ、並び順で読み出されるが、奇数シンボルの場合、並び順で書き込まれ、置換された順序で読み出される。上記の場合、置換Ｈ（ｑ）は、以下の表によって定義される。
【００４２】
【表３】
0005371374.tif 000005
【００４３】
図４に示すように、デインタリーバメモリ３４０は、インタリーバ３３のアドレス生成部１０２と等価のアドレス生成部によって生成された、アドレス生成部１０２により生成されたアドレスのセットと同じアドレスのセットを、書き込みアドレスと読み出しアドレスとを逆転させて適用することにより、インタリーバ１００によって適用されたインタリーブを逆転させる。したがって、偶数シンボルの場合、書き込みアドレス３４２は並び順であり、読み出しアドレス３４４は、アドレス生成部によって提供される。これに対して、奇数シンボルの場合、書き込み順序３４６は、アドレス生成部によって生成されたアドレスのセットから規定され、読み出し順序３４８は並び順である。
【００４４】
［３２Ｋモードにおけるアドレス生成］
３２Ｋモードにおける置換関数Ｈ（ｑ）の生成に用いられるアルゴリズムの概略ブロック図が、図５に示される。
【００４５】
３２Ｋモードにおけるアドレス生成部１０２の実施態様が、図５に示されている。図５では、１４段のレジスタ段２００と、生成多項式に従ってシフトレジスタの格段２００に接続されたｘｏｒゲート２０２とにより、線形フィードバックシフトレジスタが形成される。したがって、レジスタ段２００の保持データに従って、レジスタ段Ｒ［０］、Ｒ［１］、Ｒ［２］、Ｒ［２］の保持データを以下の生成多項式に従ってｘｏｒ演算することにより、シフトレジスタの次のビットがｘｏｒゲート２０２の出力から、提供される。
【００４６】
【数２】
0005371374.tif 000006
【００４７】
生成多項式に従って、シフトレジスタ２００の保持データから、擬似ランダムビット列が生成される。しかしながら、上述したように、３２Ｋモード用のアドレスを生成するために、置換回路２１０が設けられ、この置換回路２１０は、その出力において、シフトレジスタ２００内のビットの順序を順序Ｒ’ｉ［ｎ］から順序Ｒｉ［ｎ］に効果的に置換する。その後、置換回路２１０の出力からの１４個のビットは、接続チャネル２１２に供給される。接続チャネル２１２には、チャネル２１４を介して、トグル回路２１８によって提供された最上位ビットが加えられる。したがって、チャネル２１２上では１５ビットのアドレスが生成される。しかし、アドレスの信頼性を保証するために、アドレスチェック回路２１６が、生成されたアドレスを分析して、アドレスが所定の最大値を超えているか否かを判断する。この所定の最大値は、用いられているモードについて利用可能であり、ＣＯＦＤＭシンボル内のデータシンボルに対して利用可能なサブキャリア信号の最大数に相当し得る。しかしながら、３２Ｋモードにおけるインタリーバは、他のモードに用いることもでき、アドレス生成部１０２は、有効アドレスの最大数に従って調整することにより、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、及び３２Ｋモードに用いることもできる。
【００４８】
生成されたアドレスが所定の最大値を超える場合、アドレスチェック回路２１６により制御信号が生成され、接続チャネル２２０を介して制御部２２４に供給される。この場合、生成されたアドレスは廃棄され、特定のシンボルのために新たなアドレスが再生成される。
【００４９】
３２Ｋモードの場合、ＬＦＳＲ（Linear Feedback Shift Register：線形フィードバックシフトレジスタ）を用いて、（Ｎｒ−１）のビットワードＲ’ｉが定義される。ここで、Ｎｒ＝ｌｏｇ２Ｍｍａｘであり、Ｍｍａｘ＝３２７６８である。
【００５０】
このシーケンスを生成するために用いられる多項式は以下の通りである。
【００５１】
【数３】
0005371374.tif 000007
【００５２】
式中、ｉは０〜Ｍｍａｘ−１の間で変化する。
【００５３】
Ｒ’ｉワードが生成されると、Ｒ’ｉワードは置換されて、Ｒｉと呼ばれる別の（Ｎｒ−１）のビットワードが生成される。Ｒｉは、以下に示すビット置換によってＲ’ｉから導き出される。
【００５４】
【表４】
0005371374.tif 000008
【００５５】
すなわち、３２Ｋモードの場合、例えばＲ’ｉのビット番号１２は、Ｒｉのビット位置番号５へ移動されることを意味する。
【００５６】
その後、アドレスＨ（ｑ）が、以下の式によりＲｉから導き出される。
【００５７】
【数４】
0005371374.tif 000009
【００５８】
上記の式のうち、
【００５９】
【数５】
0005371374.tif 000010
【００６０】
の部分は、図５において、トグルブロックＴ２１８によって示されている。
【００６１】
その後、生成されたアドレスが許容可能なアドレスの範囲内にあるか否かを検証するために、Ｈ（ｑ）に対してアドレスチェックが実行される。例えば、３２Ｋモードにおいて、（Ｈ（ｑ）＜Ｎｍａｘ）の場合（ここで、Ｎｍａｘ＝２４１９２）、アドレスは有効である。アドレスが有効でない場合、制御部はそれを通知され、指数ｉを増分することにより、新たなＨ（ｑ）を生成しようと試みる。
【００６２】
トグルブロックの役割は、１行内でＮｍａｘを超えるアドレスを２度生成しないことを確実にすることである。実際、Ｎｍａｘを超える値が生成された場合、これは、アドレスＨ（ｑ）の最上位ビット（Most Significant Bit：ＭＳＢ）（すなわち、トグルビット）が１であることを意味する。そこで、生成される次の値は、０に設定されたＭＳＢを有し、これにより有効なアドレスが生成されることが保証される。
【００６３】
以下の式は、以上の挙動をまとめて、このアルゴリズムのループ構造を理解し易くするためのものである。
【００６４】
【数６】
0005371374.tif 000011
［３２Ｋモードにおけるアドレス生成部のための分析］
【００６５】
上記で説明した、１Ｋモードにおけるアドレス生成部１０２のための生成多項式及び置換コードの選択は、以下のインタリーバの相対的な性能のシミュレーション分析によって確認される。インタリーバの相対的な性能は、連続したシンボルを分離するインタリーバの相対的な能力、すなわち「インタリーブ品質」を用いて評価されてきた。上述のように、単一のインタリーバメモリを用いるためには、インタリーブを奇数シンボル及び偶数シンボルの両方に対して効果的に実行しなければならない。インタリーバ品質の相対的な測定値は、（複数のサブキャリアにおける）距離Ｄを定義することによって求められる。インタリーバの入力において距離≦Ｄであり、インタリーバの出力において距離≧Ｄであるサブキャリアの数を特定するために、以下の式に示す基準Ｃが選択され、その後、各距離Ｄについてのサブキャリアの数は、その相対的な距離に関して重み付けされる。基準Ｃは、奇数ＣＯＦＤＭシンボル及び偶数ＣＯＦＤＭシンボルの両方において評価される。Ｃを最小とすることにより、優れた品質のインタリーバが実現される。
【００６６】
【数７】
0005371374.tif 000012
【００６７】
式中、Ｎｅｖｅｎ（ｄ）及びＮｏｄｄ（ｄ）はそれぞれ、偶数シンボル及び奇数シンボルにおける、インタリーバの出力において、サブキャリア間の間隔がｄ以内のままである複数のサブキャリアである。
【００６８】
上記で特定された、３２ＫモードにおいてＤ＝５である場合のインタリーバの分析が図６に示される。図６（ａ）は偶数ＣＯＦＤＭシンボルの場合であり、図６（ｂ）は奇数ＣＯＦＤＭシンボルの場合である。上記の分析に従って、３２Ｋモードの場合の上記で特定した置換コードについてのＣの値は、Ｃ＝２１．７５であり、すなわち、上記の式によれば、出力において間隔が５以下である重み付けされたシンボルのサブキャリアの数は、２１．７５であった。
【００６９】
偶数ＣＯＦＤＭシンボルの場合の、別の置換コードについての対応する分析が図６（ｃ）に提供され、奇数ＣＯＦＤＭシンボルの場合の対応する分析が図６（ｄ）に提供される。図６（ａ）及び図６（ｂ）において示された結果との比較から分かるように、シンボル間の間隔がＤ＝１、Ｄ＝２等の小さい距離であることを示す成分がより多く存在し、図６（ａ）及び図６（ｂ）に示された結果と比較して、上記で特定された３２Ｋモードのシンボルインタリーバの場合の置換コードが、優れた品質のインタリーバを生成することを示している。
【００７０】
［置換コードの変形例］
上記で特定した基準Ｃによって判断される、良好な品質を有するシンボルインタリーバを提供するために、以下の１５のコード（［ｎ］Ｒｉビット位置、ｎ＝１〜１５）が設定された。
【００７１】
【表５】
0005371374.tif 000013
【００７２】
［受信装置］
図７は、本発明の実施形態の技術と共に用いることができる受信装置の例を説明するための図である。図７に示すように、ＣＯＦＤＭ信号は、アンテナ３００によって受信され、チューナ３０２によって復調され、アナログ−ディジタル変換部３０４によってディジタル形式に変換される。ガードインターバル除去処理部３０６は、周知の技術により、高速フーリエ変換（Fast Fourier Transform：ＦＦＴ）処理部３０８をチャネル推定／補正処理部３１０と共に用いて、埋込−信号復号部３１１と協働して、受信されたＣＯＦＤＭシンボルからデータが再生される前に、ＣＯＦＤＭシンボルからガードインターバルを除去する。復調されたデータは、マッピング部３１２から再生され、シンボルデインタリーバ３１４に供給される。シンボルデインタリーバ３１４は、受信したデータシンボルを逆マッピングして、デインタリーブされたデータを有する出力データストリームを再生成するように動作する。
【００７３】
図８に示すように、シンボルデインタリーバ３１４は、図７に示したデータ処理装置に設けられ、インタリーバメモリ５４０及びアドレス生成部５４２を有する。インタリーバメモリ５４０は、図４に示したものと同様であり、上述したように、アドレス生成部５４２により生成されたアドレスのセットを利用することによってデインタリーブするように動作する。アドレス生成部５４２は、図８に示すように形成され、各ＣＯＦＤＭサブキャリア信号から再生されたデータシンボルを出力データストリームにマッピングするために、対応するアドレスを生成するように構成される。
【００７４】
図７に示すＣＯＦＤＭ受信装置の残りの部分には、誤りを訂正し、ソースデータの推定値を再生するための誤り訂正符号化部３１８が設けられる。
【００７５】
本発明の実施形態の技術によって提供される、受信装置及び送信装置両方にとっての利点の１つは、受信装置及び送信装置において動作するシンボルインタリーバ及びシンボルデインタリーバは、生成多項式及び置換順序を変更することにより、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、及び３２Ｋモードの間で切り替わることができることである。したがって、図８に示すアドレス生成部５４２は、モードを示す情報が供給される入力５４４と、奇数ＣＯＦＤＭシンボル／偶数ＣＯＦＤＭシンボルが存在するか否かを示す情報が供給される入力５４６とを有する。これにより、図５に示すようなアドレス生成部を有する、図３及び図８に示すようなシンボルインタリーバ及びデインタリーバを形成することができるため、柔軟性のある実施態様が提供される。したがって、アドレス生成部は、各モードについて指示される生成多項式及び置換順序を変更することにより、種々の異なるモードに適応することができる。例えば、これは、ソフトウェアの変更を用いることにより達成される。或いは、他の実施形態では、受信装置は、埋込−信号処理部３１１においてＤＶＢ−Ｔ２のモードを示す埋込信号を検出することができ、この信号を用いて、検出されたモードに従うシンボルデインタリーバを自動的に構成することができる。
【００７６】
本発明の範囲から逸脱することなく、上述した実施形態に対して種々の変更が行われてもよい。特に、本発明の態様を表すために用いられた生成多項式及び置換順序の例示的な表現は、限定を意図しておらず、等価な形式の生成多項式及び置換順序に拡大適用される。
【００７７】
当然のことながら、図１に示す送信装置及び図７に示す受信装置は、例示の目的のみで提供され、限定を意図していない。例えば、ビットインタリーバ及びマッピング部及びデマッピング部に対するシンボルインタリーバ及びデインタリーバの位置は変更され得ることが理解されるであろう。当然のことながら、インタリーバはｖ−ビットベクトルの代わりにＩ／Ｑシンボルをインタリーブし得るが、インタリーバ及びデインタリーバの効果は、その相対位置を変更しても同様の効果を達成することができる。受信装置において、同様の変更を行ってもよい。したがって、インタリーバ及びデインタリーバは異なるデータタイプに対して動作してもよく、例示的な上記実施形態において記載した位置とは異なる位置に配置してもよい。
【００７８】
上述したように、特定のモードの実施態様を参照して説明したインタリーバの置換コード及び生成多項式を、そのモードでのキャリアの数に従って所定の許容されるアドレスの最大数を変更することにより、他のモードに等しく適用することができる。
【００７９】
上述のように、本発明の実施形態は、ＤＶＢ−Ｔ、ＤＶＢ−Ｔ２及びＤＶＢ−Ｈ等のＤＶＢ規格で用いられ、これらは本明細書に参照として援用される。例えば、本発明の実施形態は、ＤＶＢ−Ｈ規格に従って、ハンドヘルド端末において動作する送信装置又は受信装置において用いられてもよい。このハンドヘルド端末は、例えば、携帯電話（第２世代、第３世代又はより高次の世代のいずれか）又は個人情報端末又はタブレット型パーソナルコンピュータに組み込まれてもよい。このようなハンドヘルド端末は、建物の中、又は例えば自動車若しくは電車での高速移動中に、ＤＶＢ−Ｈ又はＤＶＢ−Ｔに互換性のある信号を受信可能であってもよい。このハンドヘルド端末は、電池、電気の幹線、又は低圧直流電源によって電力供給されてもよく、又は自動車のバッテリによって電力供給されてもよい。ＤＶＢ−Ｈによって提供されるサービスは、音声、メッセージ、インターネットの閲覧、ラジオ、静止画及び／又は動画、テレビジョンサービス、双方向サービス、ビデオオンデマンド又はニアビデオオンデマンド及びオプション等であり得る。これらのサービスは、互いに組み合わさって動作してもよい。
【００８０】
本発明の他の例示的な実施形態は、ヨーロッパ電気通信標準化協会（European Telecommunications Standards Institute：ＥＴＳＩ）規格ＥＮ３０２  ７５５に従って指定されたＤＶＢ−Ｔ２において用いられる。本発明の他の例示的な実施形態は、ＤＶＢ−Ｃ２として知られているケーブル送信規格で用いられる。しかしながら、本明細書はＤＶＢでの利用に限定されず、他の固定及び移動体の両方の送信又は受信用の規格に拡大適用されてもよいことは理解されるであろう。
【図面の簡単な説明】
【００８１】
【図１】例えばＤＶＢ−Ｔ２規格で用いることができる、符号化ＯＦＤＭ送信装置の概略ブロック図である。
【図２】シンボルマッピング部及びフレームビルダがインタリーバの動作を説明する、図１に示す送信装置の部分の概略ブロック図である。
【図３】図２に示すシンボルインタリーバの概略ブロック図である。
【図４】図３に示すインタリーバメモリ、及び受信装置における対応するシンボルデインタリーバの概略ブロック図である。
【図５】３２Ｋモードの場合の、図３に示すアドレス生成部の概略ブロック図である。
【図６】図６（ａ）は、偶数ＯＦＤＭシンボルの場合の、図５に示すアドレス生成部を用いるインタリーバの結果を示す図である。図６（ｂ）は、奇数ＯＦＤＭシンボルの場合の、設計シミュレーション結果を示す図である。図６（ｃ）は、偶数ＯＦＤＭシンボルの場合の、異なる置換コードを用いるアドレス生成部の比較結果を示す図である。図６（ｄ）は、奇数ＯＦＤＭシンボルの場合の、異なる置換コードを用いるアドレス生成部の比較結果を示す図である。
【図７】例えばＤＶＢ−Ｔ２規格で用いることができる、符号化ＯＦＤＭ受信装置の概略ブロック図である。
【図８】図７に示すシンボルデインタリーバの概略ブロック図である。
【図１】
0005371374.tif 000032
【図２】
0005371374.tif 000033
【図３】
0005371374.tif 000034
【図４】
0005371374.tif 000035
【図５】
0005371374.tif 000036
【図６】
0005371374.tif 000037
【図７】
0005371374.tif 000038
【図８】
0005371374.tif 000039