(57)【特許請求の範囲】
【請求項１】
シリコン薄膜トランジスタ基板が有する酸化ケイ素からなるゲート絶縁膜の評価方法であって、
ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５を満たすか否かを評価することを特徴とするゲート絶縁膜の評価方法。
【請求項２】
基板上に、シリコン半導体膜と、酸化ケイ素からなるゲート絶縁膜と、ゲート電極とがその順で形成されたトップゲート型の薄膜トランジスタ基板の評価方法であって、
ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５を満たすか否かを評価することを特徴とする薄膜トランジスタ基板の評価方法。
【請求項３】
前記シリコン半導体膜が、結晶性シリコン半導体膜である、請求項２に記載の薄膜トランジスタ基板の評価方法。
【請求項４】
少なくとも、基板上にシリコン半導体膜を形成する工程と、酸化ケイ素からなるゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、前記ゲート絶縁膜の検査工程とをその順で有するトップゲート型の薄膜トランジスタ基板の製造方法であって、
前記ゲート絶縁膜の検査工程において、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引した場合、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項５】
前記ゲート絶縁膜の検査工程において、薄膜トランジスタ基板を、全数検査、又は一定数量毎又は一定時間毎に１個の割合で検査する、請求項４に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特性のよいゲート絶縁膜、そのゲート絶縁膜を有する薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
ポリシリコン薄膜トランジスタ（ポリシリコンＴＦＴともいう。）を用いる製品では、ＴＦＴの電気特性が製品自体の性能を大きく左右するため、ポリシリコンＴＦＴの性能向上が求められている。ポリシリコンＴＦＴの性能を決定する要素はいろいろあるが、そのうち主たるものは、電流を流すポリシリコン半導体膜の特性と、その半導体膜に直接接触しているゲート絶縁膜の特性である。
【０００３】
ポリシリコン半導体膜の特性は、膜の結晶性や結晶サイズ等、ポリシリコン半導体膜の性状で決まるため、成膜方式や処理方式で特性がほとんど決まり、評価も容易である。一方、ゲート絶縁膜の特性は、成膜方式によって大きく変化するだけでなく、同じ成膜方式でも成膜条件が少し異なるだけで大きく変化し、また、若干の処理を加えるだけでも大きく影響されるため、その評価が難しい。
【０００４】
一般に、ゲート絶縁膜の特性評価は、単結晶基板であるシリコンウエハ上に形成した絶縁膜の特性を評価することで行う。この特性評価方法は、理想的な半導体材料である単結晶シリコンウエハを用いることで、純粋に絶縁膜の特性のみを評価することが可能となり、優れた評価方法であるといえる。しかし、その半面、実際に絶縁膜が用いられるＴＦＴ内部の環境とは異なる状態を評価する手法であるため、その性能がＴＦＴ特性に反映されるかどうか不明な部分があった。
【０００５】
また、一方で、ＴＦＴ特性のうち、最も重要な特性であるトランスファー特性（伝達特性、Ｖｇ−Ｉｄ特性）から絶縁膜の特性を評価する手法がある。この特性評価方法は、実際にＴＦＴを使用する状況で特性を評価するため、ＴＦＴの特性評価としては最適である。しかし、絶縁膜の評価という観点からでは、ポリシリコン半導体膜の特性を加味した形での特性を評価していることになり、十分な評価とはいえない。
【非特許文献１】Dieter  K.  Schroder著、「Semiconductor  Material  and  Device  Characterization  second  edition」、Chapter8.6、p.540、MOSFET  MOBILITY、Wiley-Interscience社発行
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記背景に鑑みてなされたものであって、その目的は、薄膜トランジスタが有する特性のよいゲート絶縁膜を提供することにある。また、本発明の他の目的は、特性のよいゲート絶縁膜を有する薄膜トランジスタ基板を提供すことあり、また、本発明のさらに他の目的は、特性のよいゲート絶縁膜を有する薄膜トランジスタ基板の製造方法を提供すことある。
【課題を解決するための手段】
【０００７】
本発明者らは、ＴＦＴの形でゲート絶縁膜の特性のみを評価する手法を検討している過程で、ゲート絶縁膜の特性を劣化させる要因は絶縁膜中に存在する電荷捕獲準位であり、その準位が多いほど絶縁膜中を流れるリーク電流の大小やヒステリシスと関連があることが分かった。そして、さらに研究を進めた結果、リーク電流の大小はゲート電極の面積やゲート絶縁膜の膜厚で大きく変動するため、電流値で評価する手法は有効とはいえないことから、リーク電流のヒステリシス、特にそのリーク電流値がゼロとなる点の値に注目したところ、そのリーク電流値が絶縁膜の特性をよく表していることを見出した。本発明者らは、この指標をもとに形成した絶縁膜を用いることで、どのようなシリコン膜に対しても良好なゲート絶縁膜を形成することを可能とした。
【０００８】
すなわち、本発明のゲート絶縁膜の評価方法は、シリコン薄膜トランジスタ基板上に形成された酸化ケイ素からなるゲート絶縁膜の評価方法であって、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５を満たすか否かを評価することを特徴とする。
【０００９】
この発明によれば、上記関係式を満たすゲート絶縁膜は、特性のよい（例えば高い移動度の）薄膜トランジスタ基板を構成することができる。
【００１０】
上記課題を解決する本発明の薄膜トランジスタ基板の評価方法は、基板上に、シリコン半導体膜と、酸化ケイ素からなるゲート絶縁膜と、ゲート電極とがその順で形成されたトップゲート型の薄膜トランジスタ基板の評価方法であって、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５を満たすか否かを評価することを特徴とする。
【００１１】
本発明の薄膜トランジスタ基板の好ましい態様において、前記シリコン半導体膜が、結晶性シリコン半導体膜であるように構成する。
【００１２】
上記課題を解決する本発明の薄膜トランジスタ基板の製造方法は、少なくとも、基板上にシリコン半導体膜を形成する工程と、酸化ケイ素からなるゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、前記ゲート絶縁膜の検査工程とをその順で有するトップゲート型の薄膜トランジスタ基板の製造方法であって、前記ゲート絶縁膜の検査工程において、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値であるＶｄｏｗｎ（Ｖ）と、ゲート電圧を負電圧から正電圧に掃引した場合、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値であるＶｕｐ（Ｖ）とを測定し、前記Ｖｄｏｗｎと前記Ｖｕｐとの差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別することを特徴とする。
【００１３】
この発明によれば、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別するゲート絶縁膜の検査工程を有するので、例えば高い移動度の薄膜トランジスタ基板とそうでない薄膜トランジスタ基板とを分けることができる。
【００１４】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記ゲート絶縁膜の検査工程において、薄膜トランジスタ基板を、全数検査、又は一定数量毎又は一定時間毎に１個の割合で検査するように構成する。
【００１５】
この発明によれば、薄膜トランジスタ基板を、全数検査、又は一定数量毎又は一定時間毎に１個の割合で検査するので、製造の効率化と信頼性を確保することができる。
【発明の効果】
【００１６】
本発明によれば、特性のよい（例えば高い移動度の）ゲート絶縁膜及びそのゲート絶縁膜を有する薄膜トランジスタ基板を提供することができる。また、本発明の薄膜トランジスタ基板の製造方法によれば、例えば高い移動度の薄膜トランジスタ基板とそうでない薄膜トランジスタ基板とを分けることができ、製造の効率化と信頼性を確保することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明のゲート絶縁膜、薄膜トランジスタ基板及びその製造方法について詳細に説明する。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００１８】
（ゲート絶縁膜及び薄膜トランジスタ基板）
図１は、本発明の薄膜トランジスタ基板の一例を示す模式断面図である。本発明のゲート絶縁膜は、例えば図１に示すようなポリシリコン薄膜トランジスタ基板（ポリシリコンＴＦＴともいう。）が有する酸化ケイ素からなるゲート絶縁膜であって、基板１０側から、少なくとも、多結晶シリコン半導体膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、ゲート絶縁膜１４ｇと、ゲート電極１５ｇとがその順で設けられたトップゲート型のＴＦＴ基板１に設けられたゲート絶縁膜１４ｇである。
【００１９】
より詳しくは、図１に示すように、トップゲート・トップコンタクト構造からなるＴＦＴ基板１が有する酸化ケイ素からなるゲート絶縁膜１４ｇであって、基板１０と、基板１０上に必要に応じて設けられたアンダーコート膜１１と、アンダーコート膜１１上に設けられた多結晶シリコン半導体膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、その多結晶シリコン半導体膜１３上の主にチャネル膜１３ｃ上に設けられたゲート絶縁膜１４ｇと、ゲート絶縁膜１４ｇとの間にコンタクトホールを有するように多結晶シリコン半導体膜１３上に設けられた絶縁膜１４と、ゲート絶縁膜１４ｇ上に設けられたゲート電極１５ｇと、コンタクトホールを介して設けられたソース電極１５ｓ及びドレイン電極１５ｄと、さらに全体を覆うように設けられた保護膜１８とを有している。
【００２０】
本発明において、ゲート絶縁膜１４ｇは、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極１５ｇからゲート絶縁膜１４ｇ中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値と、ゲート電圧を負電圧から正電圧に掃引したとき、ゲート電極１５ｇからゲート絶縁膜１４ｇ中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値との差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５であるように構成されている。
【００２１】
（関係式の説明）
以下、上記関係式について詳しく説明する。
【００２２】
ゲート絶縁膜１４ｇの内部に欠陥準位（電荷をトラップする可能性を持つサイト）が全く無い場合を仮定した場合において、ゲート絶縁膜１４ｇ上に形成されたゲート電極１５ｇに電圧を印加すると、ゲート絶縁膜１４ｇを介して反対側にあるシリコン半導体膜１３との界面付近に、その印加電圧に応じた電荷が誘起する。誘起した電荷量は、Ｑ＝ＣＶ（Ｃは絶縁膜の容量）となる。
【００２３】
ゲート絶縁膜１４ｇにおけるヒステリシス現象とは、ゲート絶縁膜１４ｇ中の欠陥準位に電荷が捕獲され、印加したゲート電圧の変化に対して即時に応答できなくなる現象であると考えられる。例えば、ゲート電極１５ｇに正のゲート電圧を印加すると、シリコン半導体膜側には正電荷が誘起され、ゲート絶縁膜１４ｇ中に電界が生じるが、ゲート絶縁膜１４ｇ中に電荷に対するトラップサイト（欠陥準位）が存在すると、トラップサイトに捕獲された電荷によって、外部から印加しているゲート電圧を打ち消す電界がゲート絶縁膜１４ｇ中に生じる。この状態から、ゲート電圧を減少させると、外部から印加しているゲート電圧は変化するのに対して、内部にトラップされた電荷によって生じた電界は、トラップされた電荷が急激に変動できないため、そのままの状態で残ることとなる。
【００２４】
強い外部電圧を印加した場合には、トラップにより内部で生じる電界よりも外部電圧によって生じる電界の方が大きく、外部的には正のリーク電流が生じる。しかし、その状態から電圧を減少させると、ある段階で外部電圧による電界と内部の電界とがバランスする電圧があり、その時点でリーク電流はゼロとなる。さらに外部電圧を下げると、リーク電流は一見外部電界と逆極性の電流が流れるように見えるが、これは内部電界でリーク電流が発生するためである。
【００２５】
外部電圧を０Ｖを超えてマイナス側にすると、ゲート絶縁膜１４ｇの内部には正電圧で蓄えられた電荷が開放され、正電圧の場合とは逆電荷のトラップが生じるようになる。電圧を十分に印加した時点で、逆電荷のトラップは十分に蓄積され、正電荷の場合とは逆方向の内部電界を発生させる。そこで再び電圧を上昇させると、逆方向の内部電界と外部電界とがバランスした時点でリーク電流がゼロとなる。
【００２６】
トラップサイトの数に関しては、外部電界と内部電界とがバランスした時点で、ゲート電極１５ｇの表面に誘起される電荷と内部のトラップに蓄積される電荷とが等しいと考えられることから、Ｑ＝ＣＶにより計算できる。外部電圧を正電圧にした場合と負電圧にした場合とで、それぞれ蓄積される電荷は逆極性であるわけであるから、電圧を上昇させる場合と電圧を下降させる場合のそれぞれの場合を足したものが、ゲート絶縁膜全体のトラップサイトの数と計算することができる。それぞれの電圧値をＶｕｐとＶｄｏｗｎとすると、Ｑｔｏｔａｌ＝−（ＣＶｕｐ）＋（ＣＶｄｏｗｎ）であり、それは、Ｑ＝ＣΔＶと表すことができる。
【００２７】
上記の説明より、ゲート絶縁膜１４ｇのトラップサイトの数（界面準位密度Ｄｉｔ）とΔＶとの関係は、ゲート絶縁膜１４ｇの容量Ｃを用いて以下のように表現することができる。
【００２８】
Ｄｉｔ×ｅ×Ｓ＝Ｃ×ΔＶ
【００２９】
ただし、Ｄｉｔは界面準位密度（個／ｃｍ２）、ｅは電気素量（１．６×１０−１９Ｃ）、Ｓは電極面積（ｃｍ２）、Ｃは絶縁膜容量（Ｆ）、ΔＶは電圧差（Ｖ）である。ここで、Ｃは以下のように表すことができる。
【００３０】
Ｃ＝ε×εｒ×Ｓ／ｄ
【００３１】
ただし、εは誘電率（８．８５×１０−１４Ｆ／ｃｍ）、εｒはゲート絶縁膜の比誘電率、ｄはゲート絶縁膜の膜厚（ｃｍ）である。
【００３２】
ゲート絶縁膜１４ｇの材質が酸化ケイ素の場合、εｒを４としてＤｉｔとΔＶ、ｄとの関係を表すと以下のようになる。
【００３３】
Ｄｉｔ＝（ε×４／ｅ）×ΔＶ／ｄ＝２．２１×１０６×ΔＶ／ｄ
【００３４】
一般に界面準位密度（Ｄｉｔ）は１×１０１１個／ｃｍ２以下であることが求められていることから、
【００３５】
［ΔＶ／ｄ］＜２．２１×１０６／１×１０１１＝４．５×１０４
【００３６】
となり、ｄをｃｍからｎｍにすると、
【００３７】
［ΔＶ／ｄ］＜０．００４５
となる。すなわち、ΔＶ／ｄは０．００４５未満の値を示す。より好ましいΔＶ／ｄは０．００２２５未満の値であり、より絶縁膜の界面特性が優れるようになる。なお、ΔＶ／ｄの下限値は特に限定されないが、現実のゲート絶縁膜の膜厚の関係や測定器の測定精度の観点からは、０．０００１の値である。
【００３８】
本発明において、ゲート電圧を正電圧から負電圧に掃引する速度は、通常、０．００５Ｖ／秒〜０．２Ｖ／秒の範囲であり、また、ゲート電圧を負電圧から正電圧に掃引する速度も、通常、０．００５Ｖ／秒〜０．２Ｖ／秒の範囲である。掃引を開始する正電圧は、５Ｖ〜１０Ｖの範囲であり、また、掃引を開始する負電圧は、−５Ｖ〜−１０Ｖの範囲である。ゲート絶縁膜１４ｇの厚さｄ（ｎｍ）は、例えば、２０ｎｍ〜２００ｎｍの範囲である。
【００３９】
本発明のゲート絶縁膜及びそのゲート絶縁膜を有するＴＦＴ基板によれば、前記のように、［ΔＶ／ｄ］＜０．００４５の関係を満たすので、例えば高い移動度を示すＴＦＴ基板を構成することができる。
【００４０】
（ＴＦＴ基板の製造方法）
図２及び図３は、本発明の薄膜トランジスタ基板の製造工程を示す説明図である。本発明のＴＦＴ基板１の製造方法は、少なくとも、基板１０上にシリコン半導体膜１３を形成する工程と、酸化ケイ素からなるゲート絶縁膜１４ｇを形成する工程と、ゲート電極１５ｇを形成する工程とをその順で有するトップゲート型のＴＦＴ基板の製造方法である。そして、ゲート絶縁膜１４ｇの検査工程において、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極１５ｇからゲート絶縁膜１４ｇ中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値と、ゲート電圧を負電圧から正電圧に掃引した場合、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値との差ΔＶ（Ｖ）が、ゲート絶縁膜の厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別する。
【００４１】
実際には、ソース電極１５ｓを基準電位で接地電位とし、ソース電極１５ｓに対してゲート電圧をゲート電極１５ｇに印加して、ゲート電極１５ｇから流れ込む電流をゲートリーク電流として評価する。この場合、ドレイン電極１５ｄの接続状態は不問であり、ドレイン電極１５ｄは非接続の状態でも、接地した状態でもよく、また、通常の伝達特性を測定する場合のように、ソース電極１５ｓに対するドレイン電圧を印加しても構わない。非接続の状態と接地した状態とでは、ゲートリーク電流が流れるゲート絶縁膜１４ｇの実効的面積が異なるが、上記説明のとおり、本発明は電極面積によらず、特性を決定することが可能である。
【００４２】
以下においては、図１に示すゲートオーバーラップ構造のＴＦＴ基板１を例にして、図２及び図３に示した製造工程順に説明するが、本発明のＴＦＴ基板の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。例えばセルフアライン構造のＴＦＴ基板であっても、ＬＤＤ構造のＴＦＴ基板であっても構わない。
【００４３】
先ず、基板１０を準備する。基板１０は、ＴＦＴ基板１の支持基板をなすものであり、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、ＴＦＴ基板１をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
【００４４】
また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、厚さが０．０５ｍｍ〜３．０ｍｍ程の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。
【００４５】
次に、図２（Ａ）に示すように、準備された基板１０上に必要に応じてアンダーコート膜１１を形成する。アンダーコート膜１１は、必須の膜ではなく、例えば、(i)シリコン膜１３と基板１０との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基板１０内の不純物がＴＦＴに侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよかったり、応力の影響がなかったり、バリア性を考慮する必要がなかったり、非耐熱性基板を用いない場合には設ける必要はない。
【００４６】
アンダーコート膜１１は基板１０の全面に設けられていてもよいし、必要な領域のみに設けられていてもよい。なお、図２（Ａ）に示す例では、アンダーコート膜１１を全面に形成している。
【００４７】
アンダーコート膜１１は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。
【００４８】
アンダーコート膜１１を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１〜２００ｎｍの範囲内であることが好ましく、３〜５０ｎｍの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜をアンダーコート膜１１として形成する場合には、３〜１０ｎｍの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜をアンダーコート膜１１として形成する場合には、５〜５０ｎｍの範囲内であることがより好ましい。一方、アンダーコート膜１１を応力からなる化合物膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下の範囲内であることが好ましく、成膜時間の点からは１００ｎｍ以上５００ｎｍ以下の範囲内であることがより好ましい。
【００４９】
アンダーコート膜１１は、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００５０】
次に、図２（Ｂ）に示すように、アンダーコート膜１１上にノンドープの非晶質シリコン膜２１ａを形成する。この非晶質シリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法で非晶質シリコン膜２１ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法で非晶質シリコン膜を成膜することも可能であり、その場合には２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、成膜後に約４５０℃の脱水素処理（真空中で１時間程度）が必要となる。
【００５１】
次に、図２（Ｃ）に示すように、レーザー照射２２を行って非晶質シリコン膜２１ａを多結晶化して多結晶シリコン膜２１ｐに変化させる。レーザー照射２２は、非晶質シリコン膜２１ａを多結晶化させて多結晶シリコン膜２１ｐにする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous  Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎsec（ＦＷＨＭ（半値幅）：full  width  at  half-maximum）、エネルギー密度：２００〜３００ｍＪ／ｃｍ２、室温の条件下で行うことができる。
【００５２】
次に、図２（Ｄ）に示すように、多結晶シリコン膜２１ｐ上にパターニングされた酸化ケイ素膜２３を形成する。先ず、多結晶シリコン膜２１ｐ上に酸化ケイ素膜２３を形成し、さらにレジスト膜（図示しない）を形成し、その後レジスト膜をパターニングすることで酸化ケイ素膜２３をパターニングし、その後レジスト膜を除去して、図２（Ｄ)に示す形態となる。パターニングされた酸化ケイ素膜２３は、多結晶シリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのマスクとして作用する。
【００５３】
酸化ケイ素膜２３は、例えばＲＦマグネトロンスパッタリング法で厚さ５０〜１５０ｎｍ程度に形成される。この酸化ケイ素２３、少なくとも後述の多結晶シリコン半導体膜１３の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。パターニングを行うレジスト膜は、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。
【００５４】
酸化ケイ素膜２３をパターニングした後、図２（Ｄ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、５×１０１４イオン／ｃｍ２〜２×１０１５イオン／ｃｍ２のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、多結晶シリコン膜２１ｐにイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入により多結晶シリコン膜２１ｐにソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル膜１３ｃが形成される。
【００５５】
次に、図２（Ｅ）に示すように、酸化ケイ素膜２３を２％ＨＦ溶液やドライエッチング法により除去する。ドライエッチング法は、真空容器内でプラズマ化したエッチングガス、例えば、フッ素系ガス（例えばＣＦ４）と酸素ガスとで酸化ケイ素膜２３を分解して除去する方法である。ドライエッチング法は、ドライエッチャーと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：ＣＦ４ガス、酸素ガス、ガス流量：ＣＦ４／９５ｓｃｃｍ、酸素／５ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定のガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発振器で高周波電圧を印加することにより、プラズマを発生させる装置を用いる。なお、このドライエッチングは、後述の活性化処理の後に行ってもよい。
【００５６】
ここでは、酸化ケイ素膜２３をイオン注入用のマスクとして用いているが、酸化ケイ素膜２３の代わりにレジスト膜をイオン注入用のマスクとしてもよい。なお、その場合には、レジスト膜は後述の活性化処理前に除去される。
【００５７】
次に、図２（Ｆ）に示すように、形成されたソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄにエネルギービーム２５を照射して両膜１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：１００〜２５０ｍＪ／ｃｍ２、室温の条件下で行うことができる。多結晶シリコン膜２１ｐ上に形成された酸化ケイ素膜２３を活性化処理後に除去する場合は、下記の欠陥処理工程前にウエットエッチング、又はプラズマエッチングにより除去する。なお、この活性化処理は、例えば４００℃〜６００℃の真空雰囲気下又は窒素雰囲気下で行われる熱活性化処理であってもよい。
【００５８】
上記の活性化処理の後には、通常、多結晶シリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。
【００５９】
次に、図３（Ｇ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ６等を用いることができる。
【００６０】
次に、図３（Ｈ）に示すように、ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄを含む全面に絶縁膜１４を形成する。絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で厚さ約１００ｎｍの酸化ケイ素を形成する。
【００６１】
次に、図３（Ｉ）に示すように、ソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄ上の絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６を形成する。例えば、絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部の絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６を形成し、その後、プラズマアッシング法によりレジスト膜を除去する。プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることで、レジストのみを除去する方法のことである。こうして、多結晶シリコン半導体膜１３上の主にチャネル膜１３ｃ上に設けられたゲート絶縁膜１４ｇと、ゲート絶縁膜１４ｇとの間にコンタクトホール２６を有するように多結晶シリコン半導体膜１３上に設けられた絶縁膜１４とを形成する。
【００６２】
次に、図３（Ｊ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、ゲート絶縁膜１４ｇ上に設けられたゲート電極１５ｇは、後述するように、高圧水蒸気処理を行った際におそらく触媒として作用すると考えられ、高圧水蒸気処理で与えられた水蒸気を活性な原子状水素や原子状酸素にしてゲート絶縁膜１４ｇ内に供給するように作用すると考えられる。こうしたゲート電極１５ｇを形成するための電極材料は特に限定されず、アルミニウムと同様の触媒効果を奏する材料を用いることができるが、例えばタングステン、タンタル、モリブデンのいずれかの金属、又は該金属を含む合金又は複合金属が好ましい。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。また、高圧水蒸気処理を必要としない場合もあり、その場合は、クロム電極なども電極材料として使用することができる。
【００６３】
次に、図３（Ｋ）に示すように、高圧水蒸気処理を行う。この高圧水蒸気処理は、ゲート絶縁膜１４ｇ上にゲート電極１５ｇを形成した後に行うことが好ましい。この高圧水蒸気処理工程での処理条件としては、例えば、１５０℃・５気圧（０．５ＭＰａ）、１８０℃・１０気圧（１ＭＰａ）、２００℃・１５気圧（１．５ＭＰａ）のような飽和蒸気圧環境下で行ってもよいし、各温度で飽和蒸気圧未満の圧力環境下で行ってもよい。飽和蒸気圧未満の圧力環境下としては、例えば、例えば、１５０℃・１．３気圧（０．１３ＭＰａ）、２００℃・４．３気圧（０．４３ＭＰａ）、２６０℃・１３気圧（１．３ＭＰａ）を例示できる。
【００６４】
次に、図３（Ｌ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。こうして図１に示す一実施形態のＴＦＴ基板１を得ることができる。
【００６５】
次に、得られたＴＦＴ基板１は製造工程中の検査工程（図示しない）に供される。この検査工程は、ゲート絶縁膜１４ｇの特性評価のための検査工程である。この検査工程においては、ゲート電圧を正電圧から負電圧に掃引したとき、ゲート電極１５ｇからゲート絶縁膜１４ｇ中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値と、ゲート電圧を負電圧から正電圧に掃引した場合、ゲート電極１５ｇからゲート絶縁膜１４ｇ中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値との差ΔＶ（Ｖ）が、ゲート絶縁膜１４ｇの厚さｄ（ｎｍ）との関係で、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別する。本発明の製造方法は、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別するゲート絶縁膜１４ｇの検査工程を有するので、例えば高い移動度の薄膜トランジスタ基板とそうでない薄膜トランジスタ基板とを分けることができる。
【００６６】
なお、この電流値のヒステリシス評価は、得られたＴＦＴ基板１を測定台に設置し、専用のコンタクトプローブを所定の箇所に接触させて測定する。
【００６７】
この検査工程では、製造の効率化と信頼性を確保するために、得られたＴＦＴ基板１を全品検査してもよいし、一定数量毎又は一定時間毎に１個の割合で検査してもよい。
【００６８】
以上、本発明のＴＦＴ基板１の製造方法によれば、［ΔＶ／ｄ］＜０．００４５である場合の製品と、［ΔＶ／ｄ］≧０．００４５である場合の製品とを選別するゲート絶縁膜１４ｇの検査工程を有するので、例えば高い移動度の薄膜トランジスタ基板とそうでない薄膜トランジスタ基板とを分けることができる。また、本発明によれば、一定数量又は一定時間に１個の割合で検査するので、製造の効率化と信頼性を確保することができる。
【実施例】
【００６９】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【００７０】
（実施例１）
基板１０として厚さ０．７ｍｍのガラス基板（コーニング１７３７）を用い、その上に、アンダーコート膜１１として酸化ケイ素からなる厚さ３００ｎｍのバッファー膜（シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層）を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ５０ｎｍのノンドープ非晶質シリコン膜２１ａを形成した。その後、全面にレーザー光を照射して（例えば、ＸｅＣｌエキシマレーザー、３００Ｈｚ発振、照射面でのエネルギー密度３００ｍＪ／ｃｍ２、レーザーパルス幅２０ｎｓｅｃ）、多結晶シリコン膜２１ｐを形成した。この多結晶シリコン膜２１ｐの上にフォトリソ法によりイオン注入用のレジストマスクを形成した後、イオン注入し（Ｐイオンを１０ｋｅＶの加速電圧で、５×１０１４イオン／ｃｍ２注入）、イオン注入用のマスクに用いたレジストを除去した後、さらに熱処理（窒素雰囲気下で、４５０℃、１０分間処理）して注入したイオンを活性化した。その後、シリコン膜をフォトリソ法によりアイランド化し（ＳＦ６ガスを用いたドライエッチング）、その後、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件でＳｉＯ２膜からなる厚さ１００ｎｍのゲート絶縁膜をスパッタ法（投入電力：１．５Ｗ／ｃｍ２）で形成し、その後、そのゲート絶縁膜にフォトリソ法でコンタクトホールを形成し（フッ酸を用いたエッチング）、その後、アルミニウムからなる厚さ２００ｎｍの電極層をスパッタ法で形成し、フォトリソ法で電極パターンを形成した。その後、基板全体を１３気圧（１．３ＭＰａ）・２６０℃の高圧水蒸気処理を３時間行った。
【００７１】
得られたＴＦＴ基板について、リーク電流のヒステリシス評価を行った。ゲート電圧を＋５Ｖの正電圧から−５Ｖの負電圧に掃引速度０．１Ｖ／秒で掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が正から負に変わる時のゲート電圧値（Ｖｄｏｗｎ）は、０．１０Ｖであった。一方、ゲート電圧を−５Ｖの負電圧から＋５Ｖの正電圧に掃引速度０．１Ｖ／秒で掃引したとき、ゲート電極からゲート絶縁膜中に流れ込むゲートリーク電流の値が負から正に変わる時のゲート電圧値（Ｖｕｐ）は、−０．２０Ｖであった。したがって、リーク電流がゼロを横切る電圧値の差ΔＶ（Ｖ）は０．３Ｖであり、ゲート絶縁膜の厚さｄ（ｎｍ）は１００ｎｍであるので、［ΔＶ／ｄ］は０．００３であった。
【００７２】
さらに、ＴＦＴ基板についてトランジスタとしての電気測定をアジレント社の電気測定器４１５６Ｃを用いて行い、その伝達特性から移動度を計算したところ、１５０ｃｍ２／Ｖｓの値を得た。
【００７３】
（比較例１）
実施例１において、ＳｉＯ２膜からなる厚さ１００ｎｍのゲート絶縁膜を、投入電力：６．２Ｗ／ｃｍ２の条件で形成した他は、実施例１と同様にして比較例１のＴＦＴ基板を製造した。得られたＴＦＴ基板について、実施例１と同様の条件でヒステリシス評価を行ったところ、リーク電流がゼロを横切る電圧値の差ΔＶ（Ｖ）は１．５Ｖであり、ゲート絶縁膜の厚さｄ（ｎｍ）は１００ｎｍであるので、［ΔＶ／ｄ］は０．０１５であった。さらに、ＴＦＴ基板についてトランジスタとしての電気測定を実施例１と同様に行って移動度を計算したところ、５ｃｍ２／Ｖｓの値を得た。この結果から、比較例１と実施例１とは、その特性（移動度）において、予想し得ないほどの差が生じていた。なお、この結果は、ゲート絶縁膜のスパッタ成膜条件である投入電力：６．２Ｗ／ｃｍ２の条件により、ゲート絶縁膜が成膜中にダメージを受けたためと考えられる。
【００７４】
（実施例２）
実施例１と同様にしてＴＦＴ基板を作製し、実施例１と同様の高圧水蒸気処理を行った後に、さらにＴＦＴ特性を向上させる目的で、真空中で加熱処理（５００℃、３時間）を施した。実施例１と同様に測定し、ΔＶとして０．２Ｖを得た。したがって、ΔＶ／ｄは０．００２となった。また、そのときの移動度は２００ｃｍ２／Ｖｓであった。
【００７５】
（実施例３）
実施例１と同様にしてＴＦＴ基板を作製し、高圧水蒸気処理を行った。ただし、高圧水蒸気処理の条件は、１９０℃、１．２５ＭＰａ（１２．５気圧）、１時間とした。そのときのΔＶ／ｄは０．００４、移動度は１００ｃｍ２／Ｖｓであった。
【００７６】
（比較例２）
実施例１と同様にしてＴＦＴ基板を作製したが、その後の処理は水蒸気雰囲気下ではなく、真空雰囲気下で２５０℃の加熱処理を行った。ΔＶ／ｄは０．００９となり、移動度は２０ｃｍ２／Ｖｓであった。
【００７７】
（比較例３）
実施例１と同様にしてＴＦＴ基板を作製したが、ゲート絶縁膜のスパッタ成膜条件を投入電力：６．２Ｗ／ｃｍ２の条件とし、さらに高圧水蒸気処理は行わなかった。ΔＶ／ｄは０．０３となり、移動度は０．８ｃｍ２／Ｖｓであった。
【図面の簡単な説明】
【００７８】
【図１】本発明の薄膜トランジスタ基板の一例を示す模式断面図である。
【図２】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【図３】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【符号の説明】
【００７９】
１  ＴＦＴ基板
１０  基板
１１  アンダーコート膜
１３  多結晶シリコン半導体膜
１３ｓ  ソース側拡散膜
１３ｃ  チャネル膜
１３ｄ  ドレイン側拡散膜
１４  絶縁膜
１４ｇ  ゲート絶縁膜
１５ｓ  ソース電極
１５ｇ  ゲート電極
１５ｄ  ドレイン電極
１８  保護膜
２１ａ  非晶質シリコン膜
２１ｐ  多結晶シリコン膜
２２  レーザーアニール
２３  酸化ケイ素膜
２４  イオン注入
２５  エネルギービーム
２６  コンタクトホール
２８  高圧水蒸気処理
【図１】
0005239295.tif 000002
【図２】
0005239295.tif 000003
【図３】
0005239295.tif 000004