(57)【特許請求の範囲】
【請求項１】
予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える記録部と、
データストリームを受信し、前記データストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加し、前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加される誤り検出符号付加部と、
前記誤り検出符号が付加されたデータストリームが予め設定された容量蓄積されると、蓄積したデータストリームを出力する書込み用バッファメモリと、
前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加する誤り訂正符号付加部と、
前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御するメモリコントローラと
を具備することを特徴とする記録ユニット。
【請求項２】
前記記録部は、前記複数のメモリチップによりチップ群を構成し、
前記書込み用バッファメモリは、前記チップ群を構成するメモリチップの数に応じた容量のデータストリームが蓄積された場合、蓄積したデータストリームを出力し、
前記誤り訂正符号付加部は、前記チップ群を構成する複数のメモリチップのいずれかに前記誤り訂正符号が書き込まれるように、前記書込み用バッファメモリからのデータストリームに前記誤り訂正符号を付加し、
前記メモリコントローラは、前記チップ群を構成する複数のメモリチップに、前記複数のデータブロック及び前記誤り訂正符号が並列して記録されるように、前記複数のメモリチップを制御することを特徴とする請求項１記載の記録ユニット。
【請求項３】
前記誤り検出符号付加部と、前記誤り訂正符号付加部と、前記メモリコントローラとは、ＦＰＧＡ（Field Programmable Gate Array）により実現されることを特徴とする請求項１記載の記録ユニット。
【請求項４】
前記メモリコントローラは、前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された誤り訂正符号とを並列して読み出し、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正する誤り訂正符号復号部と、
前記誤り訂正符号復号部からの複数のデータブロックがあらかじめ設定された容量蓄積されると、蓄積したデータブロックをデータストリームとして出力する読出し用バッファメモリと、
前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出する誤り検出部と、
前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断するＣＰＵ（Central Processing Unit）と
をさらに具備することを特徴とする請求項１記載の記録ユニット。
【請求項５】
予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備え、前記複数のメモリチップのうち一部のメモリチップには誤り検出符号が付加されたデータブロックがそれぞれ記録され、その他のメモリチップには誤り訂正符号がそれぞれ記録され、前記データブロックは前記書込み容量と等容量である記録部と、
前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された前記誤り訂正符号とを並列して読み出すメモリコントローラと、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正する誤り訂正符号復号部と、
前記誤り訂正符号復号部からの複数のデータブロックがあらかじめ設定された容量蓄積されると、蓄積したデータブロックをデータストリームとして出力する読出し用バッファメモリと、
前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出する誤り検出部と、
前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断するＣＰＵ（Central Processing Unit）と
を具備することを特徴とする記録ユニット。
【請求項６】
前記ＣＰＵは、前記故障していると判断したメモリチップに関する情報をログに記録することを特徴とする請求項４及び５のいずれかに記載の記録ユニット。
【請求項７】
前記読出し用バッファメモリは、前記誤り訂正符号復号部からの複数のデータブロックが１フレーム分蓄積されると、蓄積したデータブロックを１フレーム分のデータストリームとして出力することを特徴とする請求項４及び５のいずれかに記載の記録ユニット。
【請求項８】
前記誤り検出符号付加部と、前記誤り訂正符号付加部と、前記メモリコントローラと、前記誤り訂正符号復号部と、前記誤り検出部とは、ＦＰＧＡ（Field Programmable Gate Array）により実現されることを特徴とする請求項４及び５のいずれかに記載の記録ユニット。
【請求項９】
予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える記録部を具備する記録ユニットで用いられる故障チップ特定方法であって、
誤り検出符号化部により、受信したデータストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加し、
前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加され、
書込み用バッファにより、前記誤り検出符号が付加されたデータストリームを予め設定された第１の容量分蓄積すると、蓄積したデータストリームを出力し、
誤り訂正符号付加部により、前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加し、
メモリコントローラにより、前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御し、
前記メモリコントローラにより、前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された誤り訂正符号とを並列して読み出し、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、誤り訂正符号復号部により、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正し、
読出し用バッファメモリにより、前記誤り訂正符号復号部からの複数のデータブロックをあらかじめ設定された第２の容量分蓄積すると、蓄積したデータブロックをデータストリームとして出力し、
誤り検出部により、前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出し、
ＣＰＵ（Central Processing Unit）により、前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断することを特徴とする故障チップ特定方法。
【請求項１０】
前記ＣＰＵは、前記故障していると判断したメモリチップに関する情報をログに記録することを特徴とする請求項９記載の故障チップ特定方法。
【請求項１１】
前記読出し用バッファメモリは、前記誤り訂正符号復号部からの複数のデータブロックが１フレーム分蓄積されると、蓄積したデータブロックを１フレーム分のデータストリームとして出力することを特徴とする請求項９記載の故障チップ特定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、複数のフラッシュメモリを備え、これらのフラッシュメモリに映像及び音声のデータを記録する記録ユニット及びこの記録ユニットで用いられる故障チップ特定方法に関する。
【背景技術】
【０００２】
一枚の基板に複数のメモリチップを搭載し、これらの複数のメモリチップを記憶媒体として用いる記録ユニットが提案されている。この種の記録ユニットでは、信頼性を確保するため、リードソロモン誤り訂正等の誤り訂正符号を、映像及び音声のデータに付加して記録する。記録ユニットは、データの読み出し時に誤り訂正符号を参照することにより、故障したメモリチップにより発生したエラーを訂正することが可能である。
【０００３】
しかしながら、記録した誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合、記録ユニットは、誤り訂正能力を超えた分のエラーを訂正することができない。この場合、記録ユニットは、エラーを含むデータを判別できず、故障したメモリチップを特定できないという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−７７８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上のように、従来の記録ユニットでは、記録した誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合、故障したメモリチップを特定できないという問題がある。
【０００６】
そこで目的は、誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合であっても、故障したメモリチップを特定することが可能な記録ユニット及びこの記録ユニットで用いられる故障チップ特定方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態によれば、記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。記録部は、予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。誤り検出符号付加部は、データストリームを受信し、前記データストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加する。前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加される。書込み用バッファメモリは、前記誤り検出符号が付加されたデータストリームが予め設定された容量蓄積されると、蓄積したデータストリームを出力する。誤り訂正符号付加部は、前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加する。メモリコントローラは、前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御する。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る記録ユニットの機能構成を示すブロック図である。
【図２】図１のＦＰＧＡが記録部にデータブロック及び誤り訂正符号を記録する際の処理を示すフローチャートである。
【図３】図１の記録部のチップ群にデータブロック及び誤り訂正符号が記録された状態を示す図である。
【図４】図１の記録ユニットが故障した物理チップを特定する際の処理を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、実施の形態について、図面を参照して説明する。
【００１０】
図１は、一実施形態に係る記録ユニットの機能構成を示すブロック図である。図１に示す記録ユニットは、記録部１０、ＦＰＧＡ（Field Programmable Gate Array）２０、バッファメモリ３０及びＣＰＵ（Central Processing Unit）４０を具備する。
【００１１】
記録部１０は、複数のメモリチップ（以下、物理チップと称する。）を備える。物理チップは、その内部を所定の容量の複数の領域（以下、論理チップと称する。）に分割されている。本実施形態では、１個の物理チップが、２個の論理チップを有する場合を例に説明する。
【００１２】
図１に示す記録部１０は、３２個の物理チップ、つまり、６４個の論理チップを有する。論理チップ１１〜１６４は、予め設定された書込み容量単位、つまりページ容量単位で、データを書き込むことが可能である。論理チップ１１〜１３２は、ＦＰＧＡ２０からのデータバスＤＢ１〜ＤＢ３２にそれぞれ並列して接続される。また、論理チップ１１〜１３２には、制御バスＣＢ１〜ＣＢ３２がそれぞれ接続される。以下では、並列に接続された論理チップ１１〜１３２をチップ群Ｇ１と称する。
【００１３】
論理チップ１３３〜１６４は、同様にデータバスＤＢ１〜ＤＢ３２及び制御バスＣＢ１〜ＣＢ３２に、それぞれ並列して接続される。以下では、並列に接続された論理チップ１３３〜１６４をチップ群Ｇ２と称する。
【００１４】
ＦＰＧＡ２０は、誤り検出符号付加部２１、誤り訂正符号付加部２２、バス幅変換部２３、メモリコントローラ２４、バス幅変換部２５、誤り訂正符号復号部２６及び誤り検出部２７を備える。
【００１５】
誤り検出符号付加部２１は、上段から供給されるデータストリームを受信し、受信したデータストリームの所定のデータセグメント毎に、チェックサム等の誤り検出符号を付加する。ここで、誤り検出符号付加部２１は、データセグメントと誤り検出符号とからなるデータブロックの容量が、ページ容量以内となるように、データセグメントに誤り検出符号を付加する。誤り検出符号付加部２１は、誤り検出符号を付加したデータストリームをバッファメモリ３０へ出力する。
【００１６】
バッファメモリ３０は、例えばＤＤＲ  ＳＤＲＡＭ（Double Data Rate Synchronous Dynamic Random-Access Memory）から成る。バッファメモリ３０は、誤り検出符号付加部２１からのデータストリームを、所定の容量分蓄積されるまで保持する。ここで、所定の容量とは、チップ群を構成する論理チップの並列数に応じて設定される容量であり、例えば、チップ群を構成する論理チップのうち一部の論理チップのページ容量の和に基づく。バッファメモリ３０は、データストリームが所定の容量分蓄積されると、蓄積したデータストリームを誤り訂正符号付加部２２へ出力する。なお、バッファメモリ３０は、書き込み用の領域と、読み出し用の領域とを備えるため、書込み処理と読出し処理とを同時に実行することが可能である。バッファメモリ３０の読出し処理については、後ほど説明する。
【００１７】
誤り訂正符号付加部２２は、バッファメモリ３０からのデータストリームに、リード・ソロモン訂正符号等の誤り訂正符号を付加する。このとき、誤り訂正符号付加部２２は、チップ群を構成する論理チップのうちその他の論理チップに誤り訂正符号が記録されるように、データストリームに誤り訂正符号を付加する。誤り訂正符号付加部２２は、誤り訂正符号を付加したデータストリームをバス幅変換部２３へ出力する。
【００１８】
バス幅変換部２３は、誤り訂正符号付加部２２からの６４ビットバスの入力を、論理チップの並列数に対応した数の８ビットバスの出力に変換する。バス幅変換部２３は、誤り訂正符号付加部２２からのデータストリームからデータブロック及び誤り訂正符号を分配し、それぞれを各バスを介してメモリコントローラ２４へ出力する。
【００１９】
ＣＰＵ４０は、論理チップの論理アドレスを指定した書込み指示又は読出し指示を、メモリコントローラ２４へ与える。このとき、ＣＰＵ４０は、チップ群を構成する論理チップを並列して制御するため、メモリコントローラ２４に対して、チップ群を構成する論理チップの論理アドレスを指定する。なお、ＣＰＵ４０は、チップ群Ｇ１の容量が一杯である場合には、チップ群Ｇ２を構成する論理チップ１３３〜１６４の論理アドレスを指定した書込み指示をメモリコントローラ２４へ出力する
メモリコントローラ２４は、論理チップの論理アドレスを指定した書込み指示をＣＰＵ４０から受けた場合、制御バスＣＢ１〜ＣＢ３２を介し、論理アドレスにより指定される論理チップへチップセレクト及びライトイネーブルを出力する。また、メモリコントローラ２４は、チップセレクト及びライトイネーブルを出力した論理チップへ、データバスＤＢ１〜ＤＢ３２を介してデータブロック又は誤り訂正符号を出力する。これにより、論理チップ１１〜１６４のうち該当する論理チップにデータブロック又は誤り訂正符号が書き込まれる。
【００２０】
また、メモリコントローラ２４は、論理チップの論理アドレスを指定した読出し指示をＣＰＵ４０から受けた場合、制御バスＣＢ１〜ＣＢ３２を介して、該当する論理チップへチップセレクト及びリードイネーブルを出力する。これにより、該当する論理チップに記録されたデータブロック又は誤り訂正符号が読み出される。論理チップから読み出されたデータブロック又は誤り訂正符号は、データバスＤＢ１〜ＤＢ３２を介して、メモリコントローラ２４へ供給される。
【００２１】
バス幅変換部２５は、メモリコントローラ２４からの８ビットバスの入力を、６４ビットバスの出力に変換する。バス幅変換部２５は、メモリコントローラ２４により読み出されたデータブロック及び誤り訂正符号を誤り訂正符号復号部２６へ出力する。
【００２２】
誤り訂正符号復号部２６は、データブロックにエラーが発生している場合、誤り訂正符号を用いて、発生したエラーを訂正する。誤り訂正符号復号部２６は、エラーを訂正したデータブロックと、正常なデータブロックとをバッファメモリ３０へ出力する。ただし、メモリコントローラ２４により例えば２個の誤り訂正符号が読み出された場合には、これらの誤り訂正符号によっては１個のデータブロックに発生したエラーしか訂正することができない。そのため、２個以上のデータブロックにエラーが発生した場合、エラーを含むデータブロックがバッファメモリ３０へ出力されることとなる。
【００２３】
バッファメモリ３０は、誤り訂正符号復号部２６からのデータブロックを一時的に保持する。バッファメモリ３０は、１フレーム分のデータブロックが蓄積されると、１フレーム分のデータブロックをデータストリームとして誤り検出部２７へ出力する。
【００２４】
誤り検出部２７は、バッファメモリ３０からのデータストリームに付加された誤り検出符号をフレーム単位で検出する。誤り検出部２７は、検出した誤り検出符号に基づいて、フレームを構成するデータブロックがエラーを含むか否かを判断する。誤り検出部２７は、エラーを含むデータブロックがあると判断した場合、検出信号をＣＰＵ４０へ出力すると共に、エラーを含むデータブロックの識別番号をＣＰＵ４０へ通知する。誤り検出部２７は、誤り検出符号を検出した後のデータストリームを後段へ出力する。
【００２５】
ＣＰＵ４０は、検出信号及びデータブロックの識別番号を受けると、そのデータブロックが記録されていた論理チップを特定する。そして、ＣＰＵ４０は、特定した論理チップが属する物理チップが故障したと判断する。ＣＰＵ４０は、故障した物理チップに関する情報をログに記録する。
【００２６】
次に、以上のように構成された記録ユニットによる映像及び音声のデータの記録／再生動作をＦＰＧＡ２０の処理手順に従い説明する。
【００２７】
図２は、図１のＦＰＧＡ２０が記録部１０にデータブロック及び誤り訂正符号を記録する際の処理を示すフローチャートである。図２の説明では、図１の論理チップ１１〜１６４は、ページ容量が８５６８バイトであるとする。また、ＣＰＵ４０からは、チップ群Ｇ１を構成する論理チップ１１〜１３２の論理アドレスを指定した書込み指示が与えられるものとする。
【００２８】
まず、記録ユニットは、前段からデータストリームを受信する。
【００２９】
誤り検出符号付加部２１は、データストリームに対して８１９２バイトのデータセグメント毎に誤り検出符号を付加する（ステップＳ２１）。このとき、８１９２バイトのデータセグメントに誤り検出符号を付加することにより、データブロックの容量は、ページ容量である８５６８バイトと等しいものとなる。誤り検出符号付加部２１は、誤り検出符号を付加したデータストリームを、バッファメモリ３０へ出力する。
【００３０】
バッファメモリ３０は、８５６８×３０バイトのデータストリームを保持すると、保持したデータストリームを誤り訂正符号付加部２２へ出力する（ステップＳ２２）。つまり、バッファメモリ３０は、論理チップ１１〜１３０へ書き込むためのデータブロックを保持すると、保持したデータストリームを誤り訂正符号付加部２２へ出力する。
【００３１】
誤り訂正符号付加部２２は、バッファメモリ３０からのデータストリームに対して、８５６８バイトの誤り訂正符号を２個付加する（ステップＳ２３）。誤り訂正符号付加部２２は、誤り訂正符号を付加したデータストリームをバス幅変換部２３へ出力する。バス幅変換部２３は、バス幅を変換し、データブロック及び誤り訂正符号のそれぞれが各８ビットバスへ供給されるようにする。
【００３２】
ＣＰＵ４０から論理チップ１１〜１３２の論理アドレスを指定した書込み指示を受けている場合、メモリコントローラ２４は、制御バスＣＢ１〜ＣＢ３２を介して、チップセレクト及びライトイネーブルを論理チップ１１〜１３２へ出力する。そして、メモリコントローラ２４は、接続線Ｌ１〜Ｌ３０を介して、論理チップ１１〜１３０へデータブロックをそれぞれ出力する。また、メモリコントローラ２４は、接続線Ｌ３１，Ｌ３２を介して、論理チップ１３１〜１３２へ誤り訂正符号をそれぞれ出力する。これにより、データブロックが論理チップ１１〜１３０へ、また、誤り訂正符号が論理チップ１３１〜１３２へ、並列して書き込まれることとなる（ステップＳ２４）。
【００３３】
図３は、図１の記録部１０のチップ群Ｇ１にデータブロック及び誤り訂正符号が記録された際の模式図を示す。
【００３４】
図４は、図１の記録ユニットが故障した物理チップを特定する際の記録ユニットの処理を示すフローチャートである。図４の説明では、ＣＰＵ４０からは、論理チップ１１〜１３２の論理アドレスを指定した読出し指示が与えられるものとする。
【００３５】
メモリコントローラ２４は、ＣＰＵ４０の指示に従い、制御バスＣＢ１〜ＣＢ３２を介して、チップセレクト及びリードイネーブルを論理チップ１１〜１３２へ出力する（ステップＳ４１）。これにより、論理チップ１１〜１３０に記録されたデータブロックと、論理チップ１３１〜１３２に記録された誤り訂正符号とが並列して読み出される。読み出されたデータブロック及び誤り訂正符号は、データバスＤＢ１〜ＤＢ３２を介してメモリコントローラ２４へ供給される。メモリコントローラ２４は、読み出したデータブロック及び誤り訂正符号をバス幅変換部２５へ出力する。バス幅変換部２５は、バス幅を変換し、データブロック及び誤り訂正符号を誤り訂正符号復号部２６へ出力する。
【００３６】
誤り訂正符号復号部２６は、誤り訂正符号を用い、データブロックに発生したエラーを訂正する（ステップＳ４２）。ここで、論理チップ１１０，１２０が故障している場合を想定する。記録部１０から読み出された誤り訂正符号は２個であるため、誤り訂正符号復号部２６は、１個のエラーしか訂正することができない。つまり、論理チップ１１０から読み出されたデータブロックＤ１のエラーを訂正した場合、論理チップ１２０から読み出されたデータブロックＤ２のエラーは訂正することができない。誤り訂正符号復号部２６は、エラーを含むデータブロックＤ２を、エラーを訂正したデータブロックＤ１及びその他の通常のデータブロックと共にバッファメモリ３０へ出力する。
【００３７】
バッファメモリ３０は、誤り訂正符号復号部２６からのデータブロックを保持し、保持するデータブロックが１フレーム分に達した場合、１フレーム分のデータブロックをデータストリームとして誤り検出部２７へ出力する。
【００３８】
誤り検出部２７は、１フレーム分のデータストリームに含まれる誤り検出符号に基づいて、データストリーム中の複数のデータブロックにエラーを含むデータブロックが存在するか否かを判断する（ステップＳ４３）。ここでは、データストリーム中にエラーを含むデータブロックＤ２が存在している。誤り検出部２７は、データブロックＤ２に付加されている誤り検出符号に基づいて、エラーを含むデータブロックＤ２を検出する。そして、誤り検出部２７は、データブロックＤ２を検出した場合（ステップＳ４３のＹｅｓ）、検出信号をＣＰＵ４０へ出力すると共に、データブロックＤ２にエラーが含まれる旨をＣＰＵ４０へ通知する（ステップＳ４４）。また、データストリーム中にエラーを含むデータブロックが存在していない場合（ステップＳ４３のＮｏ）、故障した物理チップは存在していないとして、処理を終了する。
【００３９】
ＣＰＵ４０は、検出信号及びデータブロックＤ２にエラーが含まれている旨の通知を受けると、データブロックＤ２が記録されていた論理チップ１２０を特定し、論理チップ１２０が属する物理チップが故障したと判断する（ステップＳ４５）。
【００４０】
以上のように、上記実施形態では、誤り検出符号付加部２１により、論理チップのページ容量毎に誤り検出符号が含まれるようにする。これにより、論理チップに対する書込み処理の度に、論理チップに誤り検出符号が書き込まれることとなる。
【００４１】
また、上記実施形態では、論理チップからデータブロックを読み出す場合、読み出されたデータブロック毎に含まれる誤り検出符号を参照し、エラーを含むデータブロックを検出するようにしている。これにより、誤り訂正符号復号部２６で訂正されないエラーがある場合であっても、そのエラーを含むデータブロックを検出することが可能となる。これにより、エラーを含むデータブロックが記録されていた論理チップを特定することが可能となるため、故障した物理チップを特定することが可能となる。
【００４２】
したがって、上記実施形態に係る記録ユニット及び故障チップ特定方法によれば、誤り訂正符号の誤り訂正能力を超えた数のメモリチップが故障した場合であっても、故障したメモリチップを特定することができる。
【００４３】
このため、上記実施形態に係る記録ユニットを修理する際には、ログを確認することで、故障したメモリチップを確認し、故障したメモリチップを新品のメモリチップに交換すれば良い。すなわち、本実施形態に係る記録ユニットでは、故障したメモリチップの特定が可能であるため、故障したメモリチップが搭載された基板を丸ごと廃棄する必要がなく、経済性及び保守性の観点からも有利である。
【００４４】
なお、上記実施形態では、１個の物理チップが２個の論理チップを有する場合を例に説明した。しかしながら、これに限定される訳ではない。例えば、一つの物理チップに、二つ以上の論理チップを有する場合であっても構わない。
【００４５】
また、上記実施形態では、記録部１０が３２個の物理チップを備える場合を例に説明した。しかしながら、これに限定される訳ではない。例えば、記録部１０は、６４個、９６個及び１２８個の物理チップを備える場合であっても同様に実施可能である。
【００４６】
また、上記実施形態では、誤り訂正符号付加部２２により、２個の誤り訂正符号が付加される例を説明した。しかしながら、誤り訂正符号付加部２２により付加される誤り訂正符号は、偶数個であるならば、２個に限定される訳ではない。
【００４７】
また、本発明における実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４８】
１０…記録部
１１〜１６４…メモリチップ
２０…ＦＰＧＡ
２１…誤り検出符号付加部
２２…誤り訂正符号付加部
２３，２５…バス幅変換部
２４…メモリコントローラ
２６…誤り訂正符号復号部
２７…誤り検出部
３０…バッファメモリ
４０…ＣＰＵ
【図１】
0005361826.tif 000002
【図２】
0005361826.tif 000003
【図３】
0005361826.tif 000004
【図４】
0005361826.tif 000005