(57)【特許請求の範囲】
【請求項１】
昇圧型の電源装置であって、
直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第１逆流防止素子と、前記第１逆流防止素子の上流端と基準電位との間に接続された第１スイッチング素子と、前記第１スイッチング素子を制御する制御回路と、を有するチョッパ回路と、
前記第１逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、
前記チョッパ回路の前記インダクタ及び前記第１逆流防止素子を経由せずに、前記入力端と前記出力端とをバイパス接続し、前記制御回路により制御される第２スイッチング素子が直列に接続され、インダクタを含まないバイパス回路と、を備えており、
前記制御回路は、
前記第１スイッチング素子にスイッチング動作を行わせていない間、前記第２スイッチング素子をＯＮし、
前記第１スイッチング素子にスイッチング動作を行わせている間、前記第２スイッチング素子をＯＦＦし、
前記バイパス回路の有する抵抗成分と前記コンデンサの静電容量との時定数は、前記制御回路により前記第１スイッチング素子がスイッチング動作を行っている状態における前記チョッパ回路の有する抵抗成分と前記コンデンサの静電容量との時定数以下であることを特徴とする電源装置。
【請求項２】
前記第２スイッチング素子は、前記入力端から前記出力端に向かう方向にのみ導通可能な第２逆流防止素子を含んだＭＯＳＦＥＴであることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２スイッチング素子は、バイポーラトランジスタであり、
前記バイパス回路は、前記第２スイッチング素子と並列に接続され、前記入力端から前記出力端に向かう方向にのみ導通可能な第２逆流防止素子をさらに有していることを特徴とする請求項１に記載の電源装置。
【請求項４】
前記バイパス回路には、電流制限素子がさらに直列に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型の電源装置に関する。
【背景技術】
【０００２】
交流電源により発生した交流電圧を直流電圧に整流する整流回路、または、直流電源などから入力された直流の低電圧を昇圧して、直流の高電圧として出力する電源装置の方式として、昇圧型（もしくはブースト型）が知られている。
【０００３】
例えば、図１１に示すように、非特許文献１の４０ページ図３．１に記載の昇圧型の電源回路を必要な範囲において改変し例示すると、電源回路５０は、電源５１により発生した低電圧の入力電圧Ｖｃｃを昇圧して、出力電圧Ｖｏとして負荷Ｒ５０に供給するものであり、インダクタＬ５０と、ダイオードＤ５０と、Ｎチャネル型のＭＯＳＦＥＴ  Ｑ５０と、制御回路５２と、コンデンサＣ５０と、を有している。（なお、この非特許文献の図３．１の題名が「降圧型コンバータの原理回路」となっているが、これは明らかに誤植であって、「昇圧型コンバータの原理回路」である。）
【０００４】
インダクタＬ５０は、一端が電源５１のプラス側に接続されている。ダイオードＤ５０は、カソードがインダクタＬ５０の他端と接続され、アノードが負荷Ｒ５０のプラス側（出力電圧Ｖｏの出力端のプラス側）に接続されている。ＭＯＳＦＥＴ  Ｑ５０は、ドレインがダイオードＤ５０のカソードに接続され、ソースがグランドＧＮＤに接続されている。制御回路５２は、ＭＯＳＦＥＴ  Ｑ５０のゲートに接続されている。コンデンサＣ５０は、ダイオードＤ５０のアノードとグランドＧＮＤとの間に接続されている。
【０００５】
そして、制御回路５２は、ＭＯＳＦＥＴ  Ｑ５０のゲートに入力される電圧を制御して、ＭＯＳＦＥＴ  Ｑ５０のＯＮ／ＯＦＦ動作を制御しており、出力電圧Ｖｏが入力電圧Ｖｃｃよりも昇圧された所定値となるように、ＭＯＳＦＥＴ  Ｑ５０にＯＮ／ＯＦＦ動作を繰り返すスイッチング動作を行わせる。
【０００６】
この電源回路５０による昇圧動作を行うには、コンデンサＣ５０の両端電圧が０Ｖ、インダクタＬ５０に流れる電流が０Ａの状態（すなわち、電荷、磁束のどちらの形でもエネルギー蓄積がない状態）を想定した上で、まず、電源回路５０に電源５１を接続した状態で、制御回路５２によりＭＯＳＦＥＴ  Ｑ５０をＯＮし、電源５１からインダクタＬ５０、ＭＯＳＦＥＴ  Ｑ５０の順に電流を流し、電源５１の電気エネルギーをインダクタＬ５０に磁気エネルギーとして蓄える。
【０００７】
その後、制御回路５２によりＭＯＳＦＥＴ  Ｑ５０をＯＦＦにすると、インダクタＬ５０はＭＯＳＦＥＴ  Ｑ５０をＯＦＦする直前の方向に電流を流し続けようとするので、インダクタＬ５０の電源５１側にはマイナス、ダイオードＤ５０側にはプラスの極性を有する電圧を発生する。この電圧と電源５１の入力電圧Ｖｃｃとの和が、ダイオードＤ５０を介して、出力電圧ＶｏとしてコンデンサＣ５０と負荷Ｒ５０に供給される。
【０００８】
コンデンサＣ５０は、ＭＯＳＦＥＴ  Ｑ５０がＯＮの間には蓄えた電荷、すなわち電気エネルギーを負荷Ｒ５０に供給する一方、ＭＯＳＦＥＴ  Ｑ５０がＯＦＦの間にはダイオードＤ５０を介して供給される電気エネルギーを蓄積しており、出力電圧Ｖｏを平滑化している。
【０００９】
このように、電源回路５０からコンデンサＣ５０と負荷Ｒ５０に供給される出力電圧Ｖｏは、ＭＯＳＦＥＴ  Ｑ５０がＯＦＦの間にインダクタＬ５０が発生する電圧が電源５１の入力電圧Ｖｃｃに加わったものであるため、この電源回路５０は、入力電圧Ｖｃｃを昇圧した出力電圧ＶｏをコンデンサＣ５０と負荷Ｒ５０に供給することができる。
【００１０】
ところで、上述した電源回路５０では、昇圧動作の開始前における過渡現象により、期待される所定値以上の高い電圧が出力電圧Ｖｏとして発生することがある。例えば、昇圧動作の開始前には、ＭＯＳＦＥＴ  Ｑ５０はＯＦＦになっており、このようにＭＯＳＦＥＴ  Ｑ５０がＯＦＦの状態で、電源５１を電源回路５０に接続して、電源５１から電源回路５０に入力電圧Ｖｃｃを印加するのが一般的である。
【００１１】
すると、入力電圧Ｖｃｃと等しくなるまでコンデンサＣ５０を充電しようとして、電源５１、インダクタＬ５０、ダイオードＤ５０、コンデンサＣ５０の順に電流が流れる。そして、出力電圧ＶｏとダイオードＤ５０の順方向電圧降下分との和の電圧が電源５１の入力電圧Ｖｃｃと等しくなれば、電流の流れは停止し、出力電圧Ｖｏは初期状態として電源５１の入力電圧Ｖｃｃとなった上で、その状態から電源回路５０による昇圧動作を開始するというのが、理想的な昇圧動作の開始状態である。
【００１２】
しかしながら、電源回路５０においては、電源５１からコンデンサＣ５０への充電経路の途中にインダクタＬ５０が挿入されている。そのため、コンデンサＣ５０とインダクタＬ５０で正弦波状の振動であるいわゆるＬＣ共振が生じてしまい、コンデンサＣ５０に電源５１の入力電圧Ｖｃｃを上回る電圧が充電されてしまうことがあった。
【００１３】
一例として、ＰｏｗｅｒＳＩＭ社製のシミュレーションソフトウェアＰＳＩＭを用いて、コンデンサＣ５０とインダクタＬ５０で上述したようなＬＣ共振が生じていることを実証するためにシミュレーションを行う。
【００１４】
図１２に示すように、シミュレーションを行う第４シミュレーション回路は、電源回路５０による昇圧動作の開始前には不必要な素子を取り去って簡略化している。具体的には、電源回路５０による昇圧動作の開始前には、ＭＯＳＦＥＴ  Ｑ５０はＯＦＦ状態なので不必要な素子として取り去る。また、ＭＯＳＦＥＴ  Ｑ５０のＯＮ／ＯＦＦ動作を制御する制御回路５２も不必要な素子として取り去る。そして、負荷Ｒ５０は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタＬ５０のインダクタンス：２２［μＨ］、コンデンサＣ５０の静電容量：１００［μＦ］、ダイオードＤ５０の順方向電圧降下：０．５［Ｖ］、電源５１の入力電圧Ｖｃｃ：１０［Ｖ］として、シミュレーションを行った結果の波形を図１３に示す。
【００１５】
図１３の上段には、ダイオードＤ５０に流れる電流Ｉ１の波形、下段には、出力電圧Ｖｏ（コンデンサＣ５０の両端電圧）の波形と、電源５１の入力電圧Ｖｃｃの波形と、インダクタＬ５０の両端電圧Ｖ１の波形とを示している。なお、インダクタＬ５０の電圧は、ダイオードＤ５０側がプラスになったときにプラス電圧として表示している。図１３に示すように、明らかに出力電圧Ｖｏは入力電圧Ｖｃｃを超えており、インダクタＬ５０の両端電圧Ｖ１の最高電圧値と電源５１の入力電圧Ｖｃｃとの和の電圧近くまで上がっていることがわかる。
【００１６】
この出力電圧Ｖｏの上昇は、インダクタＬ５０とコンデンサＣ５０のＬＣ共振によるものであり、出力電圧Ｖｏが上がりきった時点で、ダイオードＤ５０の作用により、コンデンサＣ５０からインダクタＬ５０側への電流の逆流が阻止されるために、出力電圧Ｖｏが上がりきった高い電圧に維持されていると考えられる。このような高い出力電圧Ｖｏとなると、負荷Ｒ５０がコンデンサＣ５０に蓄えられた電気エネルギーを消費するまで、所望の値に降下しなくなってしまう。なお、この出力電圧Ｖｏの最高電圧値は、インダクタＬ５０のインダクタンスが０［μＨ］であれば、入力電圧Ｖｃｃまでしか上昇しないが、これでは、昇圧動作に支障をきたしてしまう。また、コンデンサＣ５０の静電容量が小さな値であれば、かなり高い値となる。
【００１７】
次に、図１４に示すような、図１２に示す第４シミュレーション回路からダイオードＤ５０を取り去った第５シミュレーション回路でシミュレーションを行った結果の波形を図１５に示す。なお、図１４に示す回路では、ダイオードＤ５０を取り去っているので、図１５の上段には、インダクタＬ５０に流れる電流Ｉ３の波形を示している。
【００１８】
図１５に示すように、これらの波形を見るとダイオードＤ５０を取り去った状態ではＬＣ共振が生じており、この共振周波数を計算すると、ｆ＝１／（２π√ＬＣ）＝３３９３［Ｈｚ］である。そして、その周期ｔはｔ＝２９５［μｓ］となっており、図１３に示す電流や電圧の立ち上がり時の周期とほぼ一致している。したがって、ＬＣ共振により入力電圧ＶｃｃにインダクタＬ５０の両端電圧Ｖ１が加わったときの、最初にプラス側ピークを迎えた瞬間の電圧である約２０［Ｖ］がコンデンサＣ５０に蓄えられ、出力電圧Ｖｏとなっていることがわかる。なお、図１５に示す出力電圧Ｖｏが、図１３に示す出力電圧Ｖｏより僅かに大きいのは、ダイオードＤ５０を除去したため、ダイオードＤ５０の順方向電圧降下がなくなったことに起因している。
【００１９】
次に、図１６に示すように、図１４に示す第５シミュレーション回路にダイオードＤ５０を元に戻して、負荷Ｒ５０として１０［Ω］を接続した第６シミュレーション回路でシミュレーションを行った結果の波形を図１７に示す。なお、電源５１の入力電圧Ｖｃｃを１０［Ｖ］としているので、１０［Ω］の負荷Ｒ５０は昇圧動作をしない場合でも１［Ａ］の電流を流し、１０［Ｗ］の電力を消費する。そのため、出力電圧Ｖｏは、ＬＣ共振が生じていない場合には、入力電圧Ｖｃｃを下回るはずである。しかしながら、図１７の下段に示すように、出力電圧Ｖｏは、ＬＣ共振により約０．７［μｓ］程度の間、入力電圧Ｖｃｃを上回っている。
【００２０】
したがって、例えば、電源５１の入力電圧Ｖｃｃ＝１０［Ｖ］、負荷Ｒ５０が必要あるいは期待する所定の出力電圧Ｖｏ＝１２［Ｖ］とすれば、１０[Ω]相当の負荷Ｒ５０を付した状態でも数百［μｓ］の間、過電圧が負荷Ｒ５０に印加されることになる。このとき、負荷Ｒ５０が、単なる抵抗体であれば、この過電圧は許容される場合もあるが、過大な電圧・電流に対する感度の高い半導体、例えばＬＥＤ（発光ダイオード）などであれば、この過電圧で破壊される危険性がありえる。また、コンデンサＣ５０やダイオードＤ５０もこのＬＣ共振による高電圧にさらされることになり、耐電圧の高い高価なものを使用しなければならない。
【００２１】
そこで、このＬＣ共振を抑制する回路構成として、例えば、特許文献１に記載のコンデンサ充電装置においては、直流電源と共振用インダクタンス手段との間に半導体スイッチを、その半導体スイッチと共振用インダクタンス手段の接続点がグランドＧＮＤと逆バイアス方向に接続されるように、いわゆるフリーホイール（またはフライホイール）ダイオードで接続している。そして、このコンデンサ充電装置は、エネルギー蓄積コンデンサの充電量を予測・演算して半導体スイッチのＯＮ／ＯＦＦ動作を制御して、ＬＣ共振を抑制している。また、コンデンサ充電装置は、もう１つ昇圧動作用の半導体スイッチを有しており、制御回路でそれぞれの半導体スイッチの制御を行っている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００３−１４３８７５号公報（図１）
【非特許文献】
【００２３】
【非特許文献１】岡山  務  著、「スイッチングコンバータ回路入門」、日刊工業新聞社、２００６年９月２０日初版第１刷発行、３９ページ乃至４９ページ、及び５１ページ乃至６３ページ
【発明の概要】
【発明が解決しようとする課題】
【００２４】
しかしながら、この特許文献１に記載のコンデンサ充電装置のように、半導体スイッチを用いて、ＬＣ共振を抑制すると、さまざまな問題が生じてしまう。例えば、コンデンサの充電量を予測・演算する必要があり、高速処理が必要となって消費電力が大きくなってしまう。また、２つの半導体スイッチを制御する必要があり、これを実現可能な回路構成としては、汎用的な電源ＩＣなどを用いることは困難であり、例えばＤＳＰ（Digital Signal Processor）やＭＰＵ（Micro Processing Unit）などの高性能な電源ＩＣが必要となり、コストが増大してしまう。
【００２５】
また、昇圧用にインダクタに磁気エネルギーを蓄積するときには、半導体スイッチをＯＮする必要があり、この蓄積を行うたびに半導体スイッチの電圧降下分だけ電力損失が生じてしまい、電力変換効率が低減してしまう。さらに、コンデンサの充電量を予測・演算する精度が低く、インダクタに電流を流しすぎて磁気エネルギーが過度に蓄積されると、この過度な磁気エネルギーを無駄に消費することになり、電力変換効率が低減してしまう。
【００２６】
そこで、本発明の目的は、コストを低減するとともに、電力変換効率を向上させた電源装置を提供することである。
【課題を解決するための手段】
【００３１】
本発明の電源装置は、昇圧型の電源装置であって、直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第１逆流防止素子と、前記第１逆流防止素子の上流端と基準電位との間に接続された第１スイッチング素子と、前記第１スイッチング素子を制御する制御回路と、を有するチョッパ回路と、前記第１逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、前記チョッパ回路の前記インダクタ及び前記第１逆流防止素子を経由せずに、前記入力端と前記出力端とをバイパス接続し、前記制御回路により制御される第２スイッチング素子が直列に接続され、インダクタを含まないバイパス回路と、を備えている。前記制御回路は、前記第１スイッチング素子にスイッチング動作を行わせていない間、前記第２スイッチング素子をＯＮし、前記第１スイッチング素子にスイッチング動作を行わせている間、前記第２スイッチング素子をＯＦＦする。
【００３２】
本発明の電源装置によると、第１スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路の第２スイッチング素子をＯＮしており、バイパス回路を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでＬＣ共振が生じにくくなる。したがって、電源装置を構成する部品に対して、ＬＣ共振による過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性の安価な部品を用いることができ、コストを低減することができる。また、出力端に接続される負荷をＬＣ共振による過電圧で損傷することがなく、安全性や信頼性を高くすることができる。
【００３３】
また、仮に、第１スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第２スイッチング素子がＯＮされているとすると、直流出力電圧が直流入力電圧を上回ったときに、バイパス回路を介して出力端のコンデンサから入力端側に電流が逆流して、入力端と出力端が短絡してしまい、昇圧動作に支障をきたしてしまう。そこで、第１スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第２スイッチング素子をＯＦＦすることで、バイパス回路を介した逆流を防止して、昇圧動作を確実に行うことができる。
【００３４】
このように、チョッパ回路にＬＣ共振を発生させる原因となる電流が流れるのを抑制して、ＬＣ共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、ＬＣ共振を生じにくくするために、チョッパ回路の定常的な電流経路に直列に例えば抵抗などの電流制限素子を接続するのではなく、あくまでも昇圧動作開始前の一時的にだけ通電するバイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失はその一時的な期間に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
【００３５】
さらに、第２スイッチング素子はダイオードと異なり、ＯＮ時には双方向に電流を流す素子である。そのため、第１スイッチング素子のスイッチング動作を停止して、昇圧動作停止後に、第２スイッチング素子をＯＮすることで、コンデンサの電気エネルギーをバイパス回路を介して入力端に還流することができ、入力端に別の負荷が接続されている場合には、コンデンサから還流した電気エネルギーを有効活用することができる。
加えて、前記バイパス回路の有する抵抗成分と前記コンデンサの静電容量との時定数は、前記制御回路により前記第１スイッチング素子がスイッチング動作を行っていない状態における前記チョッパ回路の有する抵抗成分と前記コンデンサの静電容量との時定数（具体的には、チョッパ回路を構成するインダクタ及び第１逆流防止素子の等価的な抵抗と、コンデンサとで求まる時定数）以下である。これによると、チョッパ回路を介してコンデンサを充電するよりも、バイパス回路を介してコンデンサを充電する速度を速くすることができ、ＬＣ共振をより生じにくくすることができる。
【００３６】
また、前記第２スイッチング素子は、前記入力端から前記出力端に向かう方向にのみ導通可能な第２逆流防止素子を含んだＭＯＳＦＥＴであることが好ましい。これによると、ＭＯＳＦＥＴは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済む。また、ＭＯＳＦＥＴは、第２逆流防止素子を含んでいるため、仮に、第１スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のＭＯＳＦＥＴが何らかの理由でＯＮせずにＯＦＦになっていたとしても、第２逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでＬＣ共振が生じにくくなる。このように、バイパス回路に第２逆流防止素子を含むＭＯＳＦＥＴを設けることで、ＬＣ共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
【００３７】
また、前記第２スイッチング素子は、バイポーラトランジスタであり、前記バイパス回路は、前記第２スイッチング素子と並列に接続され、前記入力端から前記出力端に向かう方向にのみ導通可能な第２逆流防止素子をさらに有していてもよい。これによると、バイパス回路には、バイポーラトランジスタと第２逆流防止素子が並列に接続されているため、仮に、第１スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のバイポーラトランジスタが何らかの理由でＯＮせずにＯＦＦになっていたとしても、第２逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでＬＣ共振が生じにくくなる。このように、バイパス回路にバイポーラトランジスタと第２逆流防止素子並列に設けることで、やはりＬＣ共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
【００３８】
さらに、前記バイパス回路には、電流制限素子がさらに直列に接続されていることが好ましい。これによると、バイパス回路を介してコンデンサを充電する際に流れる電流が過大となって、第２逆流防止素子や入力端に接続された電源が損傷するのを防止することができる。
【発明の効果】
【００４０】
チョッパ回路にＬＣ共振を発生させる原因となる電流が流れるのを抑制して、ＬＣ共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、ＬＣ共振を生じにくくするために、直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
また、第１スイッチング素子のスイッチング動作を停止して、昇圧動作停止後に、第２スイッチング素子をＯＮすることで、コンデンサの電気エネルギーをバイパス回路を介して入力端に還流することができ、入力端に別の負荷が接続されている場合には、コンデンサから還流した電気エネルギーを有効活用することができる。
さらに、チョッパ回路を介してコンデンサを充電するよりも、バイパス回路を介してコンデンサを充電する速度を速くすることができ、ＬＣ共振をより生じにくくすることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態に係る電源回路の回路図である。
【図２】本発明の第１実施形態に係る電源回路の第１シミュレーション回路図である。
【図３】図２の第１シミュレーション回路図における波形図である。
【図４】本発明の第１実施形態に係る電源回路の第２シミュレーション回路図である。
【図５】図４の第２シミュレーション回路図における波形図である。
【図６】本発明の第２実施形態に係る電源回路の回路図である。
【図７】図６のバイパス経路に配置されたＭＯＳＦＥＴの周辺回路図である。
【図８】本発明の第２実施形態に係る電源回路の第３シミュレーション回路図である。
【図９】図８の第３シミュレーション回路図における波形図である。
【図１０】図７のバイパス経路に配置されたＭＯＳＦＥＴに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
【図１１】従来例における電源回路の回路図である。
【図１２】従来例における電源回路の第４シミュレーション回路図である。
【図１３】図１２の第４シミュレーション回路図における波形図である。
【図１４】従来例における電源回路の第５シミュレーション回路図である。
【図１５】図１４の第５シミュレーション回路図における波形図である。
【図１６】従来例における電源回路の第６シミュレーション回路図である。
【図１７】図１６の第６シミュレーション回路図における波形図である。
【発明を実施するための形態】
【００４２】
＜第１実施形態＞
次に、本発明の第１実施形態について説明する。本実施形態は、直流電源と接続されて、直流電源から入力された低電圧の入力電圧を昇圧し、高電圧の出力電圧として負荷に供給する昇圧型のスイッチング電源回路に本発明を適用した一例である。図１は、本発明の第１実施形態に係る電源回路の回路図である。
【００４３】
図１に示すように、電源回路１０（電源装置）は、電源１１により発生した低電圧の入力電圧Ｖｃｃを昇圧して、高電圧の出力電圧Ｖｏとして負荷Ｒ１０に供給しており、インダクタＬ１０と、２つのダイオードＤ１０（第１逆流防止素子）、Ｄ１１（第２逆流防止素子）と、Ｎチャネル型のＭＯＳＦＥＴ  Ｑ１０（第１スイッチング素子）と、制御回路１２と、コンデンサＣ１０と、抵抗Ｒ１１（電流制限素子）と、を有している。
【００４４】
インダクタＬ１０は、電源１１のプラス側に一端が接続されている。ダイオードＤ１０は、カソードがインダクタＬ１０の他端と接続され、アノードが負荷Ｒ１０のプラス側（出力電圧Ｖｏの出力端のプラス側）に接続されている。ＭＯＳＦＥＴ  Ｑ１０は、ドレインがダイオードＤ１０のカソードに接続され、ソースがグランドＧＮＤ（基準電位）と接続されている。制御回路１２は、ＭＯＳＦＥＴ  Ｑ１０のゲートに接続されている。コンデンサＣ１０は、ダイオードＤ１０のアノードとグランドＧＮＤとの間に接続されている。ダイオードＤ１１は、カソードがインダクタＬ１０の一端に接続されている。抵抗Ｒ１１は、ダイオードＤ１１のアノードと負荷Ｒ１０のプラス側に接続されている。
【００４５】
このように、電源１１のプラス側と負荷Ｒ１０のプラス側とを結ぶ経路は、インダクタＬ１０とダイオードＤ１０が直列に接続された本経路１５と、この本経路１５に対して分岐したダイオードＤ１１と抵抗Ｒ１１が直列に接続されたバイパス経路１６の２つの経路からなる。なお、本実施形態におけるバイパス経路１６とこのバイパス経路１６に設けられたダイオードＤ１１及び抵抗Ｒ１１が、本発明におけるバイパス回路に相当する。
【００４６】
そして、制御回路１２は、ＭＯＳＦＥＴ  Ｑ１０のゲートに入力される電圧を制御して、ＭＯＳＦＥＴ  Ｑ１０のＯＮ／ＯＦＦ動作を制御しており、出力電圧Ｖｏが所定値となるように、ＭＯＳＦＥＴ  Ｑ１０にＯＮ／ＯＦＦ動作を繰り返すスイッチング動作を行わせる。
【００４７】
この電源回路１０による昇圧動作は以下のように行う。
（１）まず、電源回路１０に電源１１から入力電圧Ｖｃｃが印加される。この電源回路１０への入力電圧Ｖｃｃの印加は、電源回路１０に常時ＯＮの電源１１を接続する場合、及び、ＯＦＦの電源１１を電源回路１０に接続した後、ＯＮする場合を含んでいる。このとき、制御回路１２によりＭＯＳＦＥＴ  Ｑ１０のゲートには、電圧が印加されておらず、ＭＯＳＦＥＴ  Ｑ１０は、ＯＦＦとなっている。
【００４８】
（２）そして、電源回路１０に入力電圧Ｖｃｃが印加されると、本経路１５のインダクタＬ１０及びダイオードＤ１０を経由して、コンデンサＣ１０の充電が開始される。また、これに加えて、バイパス経路１６のダイオードＤ１１及び抵抗Ｒ１１を経由してコンデンサＣ１０の充電が行われる。すなわち、２つの経路を経由してコンデンサＣ１０の充電が行われる。このとき、本経路１５の時定数に対して、バイパス経路１６の時定数を小さく設定することで、バイパス経路１６に多くの電流が流れ、本経路１５よりもバイパス経路１６を経由してコンデンサＣ１０が急速に充填される。
【００４９】
（３）すると、バイパス経路１６を経由したコンデンサＣ１０の充電により、コンデンサＣ１０の両端電圧が急速に電源１１の入力電圧Ｖｃｃに接近することになる。そして、インダクタＬ１０及びダイオードＤ１０を直列接続した本経路１５の両端の電圧がどちらもほぼ入力電圧Ｖｃｃとなり、コンデンサＣ１０の両端電圧との差が小さくなるため、インダクタＬ１０及びダイオードＤ１０からの充電は小さくなり、インダクタＬ１０に流れる電流（磁束の変化量）も少なくなる。結果としてインダクタＬ１０とコンデンサＣ１０でのＬＣ共振は生じないか、ごく微弱なものに留まる。
【００５０】
（４）したがって、制御回路１２が、ＭＯＳＦＥＴ  Ｑ１０をスイッチング制御して昇圧動作を開始するまで、電源回路１０の出力電圧Ｖｏが入力電圧Ｖｃｃ以上の過電圧になることを抑制し、ＬＣ共振が生じることなく、入力電圧Ｖｃｃと同等もしくは近傍の値に抑えられる。
【００５１】
このように、本実施形態は、電源１１の電圧印加の初期状態などの過渡応答時において電源回路１０でインダクタＬ１０とコンデンサＣ１０によるＬＣ共振が生じる前に、バイパス経路１６によりコンデンサＣ１０を先行して急速に充電し、ＬＣ共振の原因となる本経路１５へ流れる電流を抑圧することで、出力電圧Ｖｏが電源１１の入力電圧Ｖｃｃ以上の過電圧とならないようにしている。
【００５２】
なお、バイパス経路１６にダイオードＤ１１を設けるのは、上述したようにコンデンサＣ１０を充電した後に、制御回路１２及びＭＯＳＦＥＴ  Ｑ１０が駆動して、昇圧動作が開始されると、コンデンサＣ１０の両端電圧、すなわち出力電圧Ｖｏは電源１１の入力電圧Ｖｃｃを上回る。その場合に、コンデンサＣ１０から電源１１へ電流が逆流するのを防ぐためである。
【００５３】
仮に、バイパス経路１６にこのダイオードＤ１１が設けられていない場合、出力電圧Ｖｏは電源１１の入力電圧Ｖｃｃと抵抗Ｒ１１を介して接続されることになるが、抵抗Ｒ１１は後述するように必要最小限の値とすることが望ましいことを鑑みると、出力電圧Ｖｏと入力電圧Ｖｃｃは実質的にはほぼ短絡された形になるので、昇圧動作に支障を来たす。このように、逆流防止素子としてダイオードＤ１１を用いることで、安価且つ容易にバイパス経路１６を介した電流の逆流を防止し、昇圧動作への支障を防ぐことができる。
【００５４】
また、抵抗Ｒ１１は、コンデンサＣ１０を充電する際の電流が過大となって、ダイオードＤ１１もしくは電源１１が損傷するのを防ぐために電流を制限している。なお、抵抗Ｒ１１の抵抗値を大きくすることで、仮に、バイパス経路１６にダイオードＤ１１を設けていない場合に、上記したように出力電圧Ｖｏと電源１１の入力電圧Ｖｃｃが短絡するのを防止することは可能であるが、バイパス経路１６の本来の目的であるコンデンサＣ１０へ迅速に電流を流し、迅速に充電を行うという観点から逸脱したものとなる。すなわち、抵抗Ｒ１１は、ダイオードＤ１１もしくは電源１１が損傷するのを防ぐことが可能な最小の抵抗値とすることが好ましい。
【００５５】
次に、一例として、ＰｏｗｅｒＳＩＭ社製のシミュレーションソフトウェアＰＳＩＭを用いて、上述したようにＬＣ共振が抑制されたことを実証するためにシミュレーションを行う。以下に説明するシミュレーションは、昇圧動作を行う前の状態である。図２は、本発明の第１実施形態に係る電源回路の第１シミュレーション回路図である。図３は、図２の第１シミュレーション回路図における波形図である。
【００５６】
図２に示すように、シミュレーションを行う第１シミュレーション回路は、電源回路１０による昇圧動作の開始前には不必要な素子を取り去っている。具体的には、電源回路１０による昇圧動作の開始前には、ＭＯＳＦＥＴ  Ｑ１０はＯＦＦ状態であり、不必要なので取り去る。また、ＭＯＳＦＥＴ  Ｑ１０を制御する制御回路１２も不必要なので取り去る。そして、負荷Ｒ１０は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタＬ１０のインダクタンス：２２［μＨ］、コンデンサＣ１０の静電容量：１００［μＦ］、ダイオードＤ１０の順方向電圧降下：０．５［Ｖ］、電源１１の入力電圧Ｖｃｃ：１０［Ｖ］、ダイオードＤ１１の順方向電圧降下：０．５［Ｖ］、抵抗Ｒ１１の抵抗値：０．１［Ω］として、シミュレーションを行った結果の波形を図３に示す。
【００５７】
図３の上段には、本経路１５のダイオードＤ１０に流れる電流Ｉ１の波形と、バイパス経路１６のダイオードＤ１１に流れる電流Ｉ２の波形、下段には、電源１１の入力電圧Ｖｃｃの波形と、インダクタＬ１０の両端電圧Ｖ１の波形と、出力電圧Ｖｏ（コンデンサＣ１０の両端電圧）の波形とを示している。図３に示すように、電源１１による入力電圧Ｖｃｃの印加直後（時間＝０）近傍でバイパス経路１６を経由してダイオードＤ１１には大きな電流Ｉ２が流れており、これにともない出力電圧Ｖｏ、すなわちコンデンサＣ１０の両端電圧も急激に増大している。
【００５８】
このとき、インダクタＬ１０にも電流が流れ、それにともなってインダクタＬ１０とコンデンサＣ１０とでＬＣ共振をわずかに生じているが、インダクタＬ１０の両端電圧は２［Ｖ］程度の小さな値に収まっている。これは上述したように、バイパス経路１６のダイオードＤ１１及び抵抗Ｒ１１によってコンデンサＣ１０が急速に充電されたためである。その結果、出力電圧Ｖｏは約１１［Ｖ］に収まっており、ダイオードＤ１１及び抵抗Ｒ１１が配置されたバイパス経路１６が設けられていない従来技術の電源回路で発生していた電源１１の入力電圧Ｖｃｃの２倍近い２０［Ｖ］近傍にまで至ってはいない（図１１〜１３参照）。
【００５９】
なお、上述したシミュレーション回路ではダイオードＤ１１に流れる電流は、時間＝０近傍で８０［Ａ］以上に至っているが、このような大電流が流れるのは電源１１によって入力電圧Ｖｃｃを印加した瞬間のみである。通常、ダイオードのような電力素子には短時間における（過渡的な）定格が定義されている。その許容値、例えば通電電流の定格は、連続的な定格に比べて大きな値が定義されている。したがって、この過渡的な電流が定常的に流れるものとしてダイオードＤ１１や抵抗Ｒ１１を選定する必要はなく、過渡的な特性として許容出来るものであればそれを選定すればよく、汎用的な部品を使用することができ、コストを低減することができる。
【００６０】
あるいは、コンデンサＣ１０の両端電圧、すなわち出力電圧Ｖｏにおいて、若干大きめの過渡電圧が許容可能であれば、バイパス経路１６の抵抗Ｒ１１の抵抗値を増大させることで、ダイオードＤ１１に流れる過渡的な電流を抑制することができる。
【００６１】
なお、上述した第１シミュレーション回路では、負荷Ｒ１０を無負荷状態、すなわちＬＣ共振により出力電圧Ｖｏが一番上昇しやすい条件の回路においてシミュレーションを行ったが、次では、図２の第１シミュレーション回路に１０［Ω］の負荷Ｒ１０を接続した場合の第２シミュレーション回路におけるシミュレーションを行う。図４は、本発明の第１実施形態に係る電源回路の第２シミュレーション回路図である。図５は、図４の第２シミュレーション回路図における波形図である。
【００６２】
図５に示すように、図４に示す第２シミュレーション回路では、出力電圧Ｖｏは負荷Ｒ１０による電力消費があるため、電源１１の入力電圧Ｖｃｃより約１［Ｖ］程度超過するものの、速やかに減衰して入力電圧Ｖｃｃ以下に収束している。したがって、負荷Ｒ１０を有する場合においても、ＬＣ共振による過度な出力電圧Ｖｏの供給は小さく抑えられており、バイパス経路１６によるコンデンサＣ１０への充電によるＬＣ共振の抑制効果はやはり大きい。
【００６３】
なお、上述したように、第１実施形態において、バイパス経路１６を構成する素子の特性については、電源１１からコンデンサＣ１０に至るまでのバイパス経路１６のダイオードＤ１１や抵抗Ｒ１１の有する抵抗成分とコンデンサＣ１０で定まる時定数の値を、本経路１５のインダクタＬ１０のインダクタンス及びダイオードＤ１０のＯＮ抵抗値とコンデンサＣ１０で定まる時定数よりも小さくする。これにより、バイパス経路１６を経由してコンデンサＣ１０を充電する速度の方が、本経路１５を経由してコンデンサＣ１０を充電する速度より高速であるように設定しておけばよい。
【００６４】
しかしながら、完全にこの条件が満たされなくとも、バイパス経路１６と本経路１５のそれぞれ経由する充電速度の差異によらず、少なからずバイパス経路１６を経由してコンデンサＣ１０に充電が行われれば、少なくともＬＣ共振によるコンデンサＣ１０への過剰な電圧の充電は最低限に抑えられ、負荷Ｒ１０の損傷などを防止することができる。
【００６５】
例えば、仮に、電源回路１０にバイパス経路１６が設けられていない場合、コンデンサＣ１０には最大で入力電圧Ｖｃｃの２倍の電圧が充電される。これに対して、バイパス経路１６を設けていれば、たとえＬＣ共振が生じたとしても、そのピーク電圧が入力電圧Ｖｃｃの数割ないしは数パーセント増しで収まれば、負荷Ｒ１０などの損傷を防止することができる。
【００６６】
なお、本実施形態におけるバイパス経路１６でＬＣ共振が効果的に抑圧できるのは、バイパス経路１６にインダクタを設けずに、バイパス経路１６からの充電がいわゆるＣＲ（コンデンサと抵抗）回路での充電であって非振動的なものであるからである。ＬＣ共振による（元来振動的な）充電電流はインダクタＬ１０の影響で電源１１の電圧の立ち上がりより遅延する。これに対して、バイパス経路１６での充電は電源１１からの入力電圧Ｖｃｃの印加に際して遅延なく開始され、コンデンサＣ１０が充電されていない、すなわち電源１１との電圧差が大きいときほど充電電流は大きく、速やかにコンデンサＣ１０を充電する。
【００６７】
一方、ＬＣ共振を生じるために必要なインダクタＬ１０への磁気エネルギーは、インダクタＬ１０の両端電圧及び時間が大きいほど大きくなる。しかしながら、本実施形態によれば、コンデンサＣ１０をほぼ入力電圧Ｖｃｃまで先に充電するため、インダクタＬ１０の両端電圧は小さくなる。したがって、入力電圧Ｖｃｃが印加された直後にインダクタＬ１０の保有する磁気エネルギーも小さく抑えられ、コンデンサＣ１０への充電電圧は低く抑えることができる。
【００６８】
このように、本経路１５にＬＣ共振を発生させる原因となる電流が流れるのを抑制して、ＬＣ共振が生じて負荷Ｒ１０に過電圧が出力されるのを防止することができる。したがって、負荷Ｒ１０を過電圧で損傷することがなく、安全性や信頼性を高くすることができる。また、電源回路１０を構成する部品に対して、ＬＣ共振にともなう過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性のある安価な部品を用いることができ、さらに、ダイオードＤ１１や抵抗Ｒ１１を含むバイパス経路１６自体も安価な部品で構成可能であるため、コストを低減することができる。
【００６９】
具体的には、例えば、ＬＣ共振で出力電圧Ｖｏ＝２４Ｖまで上昇するようなことがある場合には、最低限耐圧２５Ｖの製品、実用的には耐圧３５Ｖ以上の製品が必要になる。そして、耐圧の高い製品になるにしたがい、コストも増大してしまう。しかしながら、ＬＣ共振を防止して、入力電圧Ｖｃｃ＝１２Ｖ、出力電圧Ｖｏ＝１５Ｖとすれば、コンデンサＣ１０は最低限耐圧１６Ｖの製品、実用的には耐圧２５Ｖの製品で十分となり、コストを低減することができる。
【００７０】
さらに、ＬＣ共振を生じにくくするために、本経路１５中に直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス経路１６を構成している。そのため、このバイパス経路１６に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス経路１６を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス経路１６によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタＬ１０に過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
【００７１】
なお、本実施形態において、電源回路１０を構成する素子のうち、バイパス経路１６に配置されたダイオードＤ１１と抵抗Ｒ１１、並びに、コンデンサＣ１０を除く、昇圧動作に係る素子であるインダクタＬ１０と、ダイオードＤ１０と、Ｎチャネル型のＭＯＳＦＥＴ  Ｑ１０と、制御回路１２が、本発明におけるチョッパ回路に相当する。
【００７２】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、第１実施形態と同様の機能を有する構成要素については説明を省略し、同一符号を付加する。図６は、本発明の第２実施形態に係る電源回路の回路図である。図６に示すように、第２実施形態における電源回路２０のバイパス経路２６では、第１実施形態におけるバイパス経路１６のダイオードＤ１１がＭＯＳＦＥＴ  Ｑ２０となっているだけでその他の構成については同様である。
【００７３】
この電源回路２０のＭＯＳＦＥＴ  Ｑ２０（第２スイッチング素子）は、Ｐチャネル型のＭＯＳＦＥＴであり、図６のバイパス経路２６の左方から右方に向かう方向に素子構造に起因したボディダイオード（第２逆流防止素子）を有している。そして、ＭＯＳＦＥＴ  Ｑ２０は、ゲートが制御回路２２に接続されており、ＭＯＳＦＥＴ  Ｑ１０と同様に動作タイミングは異なるがスイッチ素子として機能する。具体的には、制御回路２２は、ＭＯＳＦＥＴ  Ｑ１０にスイッチング動作を行わせていない間、ＭＯＳＦＥＴ  Ｑ２０をＯＮするように制御し、ＭＯＳＦＥＴ  Ｑ１０にスイッチング動作を行わせている間、ＭＯＳＦＥＴ  Ｑ２０をＯＦＦするように制御する。
【００７４】
次に、このバイパス経路２６に配置されたＭＯＳＦＥＴ  Ｑ２０の周辺回路について説明する。図７は、図６のバイパス経路に配置されたＭＯＳＦＥＴの周辺回路図である。図７に示すように、ＭＯＳＦＥＴ  Ｑ２０は、Ｐチャネル型であり、制御回路２２からのＯＮ／ＯＦＦ制御信号は抵抗Ｒ２１を介してゲートに加えられる一方、同じくゲートは抵抗Ｒ２０を介して電源２１に接続されている。抵抗Ｒ２２は制御回路２２からＯＦＦ制御信号（コンデンサＣ１０側の電圧値に近付く方向の信号）が与えられた場合に、ＭＯＳＦＥＴ  Ｑ２０をＯＦＦするためのバイアス抵抗である。
【００７５】
これら各素子の定数は、制御回路２２が駆動して昇圧動作を開始する際に、ＭＯＳＦＥＴ  Ｑ２０に対してＯＦＦ状態となり、且つ、昇圧動作の停止、制御回路２２のリセット中または直後などのように昇圧動作を行う必要が無い、または、行えないときにＯＮ状態となるように設定する。電源２１の電圧はプラス、マイナス、または０（ＧＮＤ）のいずれの値でもよく、上述した条件を満たし、且つ、ＭＯＳＦＥＴ  Ｑ２０が損傷しない範囲であればどのように選択してもよい。抵抗Ｒ２０、Ｒ２１、Ｒ２２も同様であり、電源２１を含めてＭＯＳＦＥＴ  Ｑ２０のＯＮ／ＯＦＦ条件を満たし、且つ、ＭＯＳＦＥＴ  Ｑ２０が損傷しない範囲であればどのように選択してもよく、要否を含めて随意に設計すれば良い。
【００７６】
また、制御回路２２からのＯＮ／ＯＦＦ制御信号のレベルが数［Ｖ］と低いのに対して、電源１１や昇圧動作後のコンデンサＣ１０の電圧が数十［Ｖ］以上もの高電圧になる場合、ＭＯＳＦＥＴ  Ｑ２０のゲート電圧が、ソース電圧に対して低くなりすぎ、ＭＯＳＦＥＴ  Ｑ２０のゲートと、ドレインまたはソースとの耐圧を超過したり、逆に制御回路２２がＭＯＳＦＥＴ  Ｑ２０をＯＦＦしようとしてもゲートの電圧が十分に上昇せずＯＦＦしきれない可能性がある。その場合には、図７の破線で示した位置に定電圧を得るためにツエナーダイオードＤ２０を挿入してもよい。
【００７７】
図６及び図７に示すように、Ｐチャネル型のＭＯＳＦＥＴ  Ｑ２０は、ＭＯＳＦＥＴの構造に由来するダイオード（ボディダイオード）がドレインからソースに向かう方向に存在する。これによって、仮に、制御回路２２の故障などにともなう動作異常により、電源１１から入力電圧Ｖｃｃが印加された時点で、制御回路２２からＭＯＳＦＥＴ  Ｑ２０へＯＦＦ制御信号がきた場合においても、上述した第１実施形態と同様に、電源１１からコンデンサＣ１０へのボディダイオードを経由したバイパス経路２６が構成されるので、ＬＣ共振による過電圧の発生を防止することができる。なお、ＭＯＳＦＥＴ  Ｑ２０に加えて、別途ダイオードをこのボディダイオードと同方向に接続してもよい。
【００７８】
このとき、バイパス経路２６における電圧降下は、通常、ＭＯＳＦＥＴ  Ｑ２０を通過する場合より大きくなるので、ダイオードまたはボディダイオードでの電力損失は若干大きくなる。しかしながら、コンデンサＣ１０への充電は瞬時に終了するため大きな差異はない。このように、バイパス経路２６にボディダイオードを含むＭＯＳＦＥＴ  Ｑ２０を設けることで、バイパス経路２６の動作、すなわちコンデンサＣ１０への速やかな充電によるＬＣ共振の抑圧を、ＭＯＳＦＥＴ  Ｑ２０が正常に動作しなかった場合でも実現できる、フェールセーフな電源回路２０を構成することができる。
【００７９】
さらに、電源１１から入力電圧Ｖｃｃが印加されると、第１実施形態と同様に、バイパス経路２６を経由してコンデンサＣ１０へ充電が行われる。しかしながら、この第２実施形態では、バイパス経路２６に、一方向だけ電流を導通するダイオードではなく、双方向に電流を導通するＭＯＳＦＥＴ  Ｑ２０を設けることで、第１実施形態例よりもなお一層優れた特性を示す。具体的に、以下に説明する。
【００８０】
図８は、本発明の第２実施形態に係る電源回路の第３シミュレーション回路図である。図９は、図８の第３シミュレーション回路図における波形図である。第３シミュレーション回路は、第１実施形態に係る第１シミュレーション回路と同様のシミュレーション回路である。各素子の数値は、上述した第１実施形態と同一である。なお、ＭＯＳＦＥＴ  Ｑ２０のＯＮ抵抗は、抵抗Ｒ１１に含まれるものとして考え、ＭＯＳＦＥＴ  Ｑ２０のボディダイオードの順方向電圧は、０．５［Ｖ］としている。
【００８１】
図９に示すように、無負荷でＬＣ共振による過電圧が発生しやすい条件であるにも関わらず、出力電圧Ｖｏは、電源１１による入力電圧Ｖｃｃの印加（時間＝０）直後でもほぼ入力電圧Ｖｃｃと合致しており、過電圧は極めて小さい。これは、バイパス経路２６によって、コンデンサＣ１０を迅速に充電するとともに、過電圧による電気的エネルギーを電源１１へと還流しているためである。すなわち、過渡状態でわずかに発生するＬＣ共振による過渡電圧をも、この第２実施形態ではより一層抑圧することができる。
【００８２】
なお、当然のことではあるが、制御回路２２が電源１１からの入力電圧Ｖｃｃの印加を検知し、昇圧動作を開始する前には、制御回路２２はこのバイパス経路２６のＭＯＳＦＥＴ  Ｑ２０をＯＦＦにして、昇圧後の出力が電源１１と短絡しない、また、電流がバイパス経路２６を介して逆流しないように制御している。このように、ＭＯＳＦＥＴ  Ｑ２０を用いて、ＭＯＳＦＥＴ  Ｑ１０のスイッチング動作には、ＭＯＳＦＥＴ  Ｑ２０をＯＦＦすることで、容易にバイパス経路２６を介した逆流を防止することができる。
【００８３】
さらに、この第２実施形態では別の利点が生じる。それは、昇圧動作を行って、負荷Ｒ１０に電力を供給していた後、負荷Ｒ１０に印加される電圧を速やかに電源１１へ還流できる点にある。
【００８４】
例えば、負荷Ｒ１０が単純な抵抗ではなく、ＬＥＤ（発光ダイオード）のように発光のために所定の閾値電圧を有しており、それ以下の電圧だとほとんど電流が流れないようなものであったとしても、この第２実施形態では、負荷Ｒ１０に接続されたコンデンサＣ１０の電気エネルギーを電源１１に還流できる。
【００８５】
したがって、電源１１に負荷Ｒ１０とは異なる別の負荷が接続されている場合には、その負荷へとコンデンサＣ１０の電気エネルギーを還流し、有効に活用することができる。あるいは何らかの要因で昇圧動作の停止の際に過電圧が発生したとしても、同じ経路を通じて電源１１へと還流される。
【００８６】
これらの利点を活かすためには、昇圧動作が不要になった時点で、制御回路２２は、昇圧用のＭＯＳＦＥＴ  Ｑ１０をＯＦＦしつつ、このバイパス用のＭＯＳＦＥＴ  Ｑ２０をＯＮさせればよい。
【００８７】
次に、前記実施形態に種々の変更を加えた変更形態について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。
【００８８】
第２実施形態においては、バイパス経路２６に配置されるスイッチ素子としてＭＯＳＦＥＴ  Ｑ２０を例に挙げたが、ＭＯＳＦＥＴ  Ｑ２０に代わって、バイポーラトランジスタを用いてもよい。また、バイポーラトランジスタは、対応した回路構成にすればＰＮＰ型でもＮＰＮ型でも用いることができる。図１０は、図７のバイパス経路に配置されたＭＯＳＦＥＴに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
【００８９】
本変形例は、バイパス経路２６に図６及び図７に示す第２実施形態のＭＯＳＦＥＴ  Ｑ２０に代わって、ＰＮＰ型のバイポーラトランジスタＱ２１を配置している。さらに、バイポーラトランジスタＱ２１（第２スイッチング素子）のコレクタからエミッタに向かう方向にダイオードＤ２１（第２逆流防止素子）が並列接続されている。これにより、第２実施形態のＭＯＳＦＥＴ  Ｑ２０と同様に、バイポーラトランジスタＱ２１がＯＮしている際には、電流をドレインとソース間で両方向に流すことができ、第２実施形態と同様の効果を得ることができる。ただし、ＭＯＳＦＥＴは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済み、消費電力を低減することができる。なお、本実施形態における
【００９０】
また、上述した実施形態及び変形例においては、電源から発生した直流の低電圧を昇圧して、直流の高電圧を負荷に供給していたが、電源回路に入力される直流電圧は、電源から直接発生した電圧に限らず、交流電源から発生した交流電圧を整流回路により整流して、整流された直流電圧を電源回路に入力してもよい。
【００９１】
さらに、上述した実施形態及び変形例においては、バイパス経路に電流制限用の抵抗Ｒ１１を設けていたが、電流制限機能を有する素子であれば、定電流ダイオードなどいかなる素子であってもよい。また、この電流制限素子は、ダイオードＤ１１や電源１１がこの充電時の電流に対する耐量を有している場合には省略してもよい。
【００９２】
また、上述した第２実施形態及び変形例においては、バイパス経路に設けられたスイッチング素子として、ＭＯＳＦＥＴやバイポーラトランジスタを例に挙げて説明したが、昇圧用のＭＯＳＦＥＴ  Ｑ１０にスイッチング動作を行わせていない間、バイパス経路を導通させて、ＭＯＳＦＥＴ  Ｑ１０にスイッチング動作を行わせている間、バイパス経路を遮断させることが可能なスイッチング素子であれば、いかなる素子であってもよい。
【００９３】
さらに、上述した第１実施形態においては、本経路１５のインダクタＬ１０とダイオードＤ１０をバイパスするようにバイパス経路１６を構成していたが、バイパス経路１６は、少なくともＬＣ共振の原因となる本経路１５のインダクタＬ１０をバイパスするように構成されていればよい。したがって、例えば、図１に示すような電源回路１０においては、バイパス経路１６の下流端は、ダイオードＤ１０のカソードではなく、インダクタＬ１０とダイオードＤ１０のアノードとの接続点に接続されていてもよい。
【符号の説明】
【００９４】
１０、２０  電源回路
１１  電源
１６、２６  バイパス経路
Ｃ１０  コンデンサ
Ｄ１０、Ｄ１１、Ｄ２１  ダイオード
Ｌ１０  インダクタ
Ｑ１０、Ｑ２０  ＭＯＳＦＥＴ
Ｒ１１  抵抗
ＧＮＤ  グランド
Ｖｃｃ  入力電圧
Ｖｏ  出力電圧
【図１】
0005216819.tif 000002
【図２】
0005216819.tif 000003
【図３】
0005216819.tif 000004
【図４】
0005216819.tif 000005
【図５】
0005216819.tif 000006
【図６】
0005216819.tif 000007
【図７】
0005216819.tif 000008
【図８】
0005216819.tif 000009
【図９】
0005216819.tif 000010
【図１０】
0005216819.tif 000011
【図１１】
0005216819.tif 000012
【図１２】
0005216819.tif 000013
【図１３】
0005216819.tif 000014
【図１４】
0005216819.tif 000015
【図１５】
0005216819.tif 000016
【図１６】
0005216819.tif 000017
【図１７】
0005216819.tif 000018