(57)【特許請求の範囲】
【請求項１】
第１の増幅素子を用いて入力端子に入力された信号を増幅して第１増幅信号を生成する第１の増幅部と、
前記第１の増幅部と直列接続され前記第１増幅信号を並列的に増幅する複数の第２の増幅素子を有する第２の増幅部と、
直列接続した複数の入力側インダクタを有し、前記第１の増幅部から前記第２の増幅部へ前記第１増幅信号を分配して前記第２の増幅素子それぞれに伝送する分配器をなすトランス部と、
前記第１の増幅素子の電源入力端子と該第１の増幅素子を駆動する電源とを前記トランス部を経由せずに接続するインダクタ部と
を具備したことを特徴とする増幅器。
【請求項２】
前記第１の増幅部は、前記第１の増幅素子を複数備え、
前記第１の増幅素子は、信号線路とグラウンドとの間にカスコード接続されていること
を特徴とする請求項１記載の増幅器。
【請求項３】
前記インダクタ部は、差動巻線インダクタからなることを特徴とする請求項２記載の増幅器。
【請求項４】
前記第１の増幅部と前記トランス部との間に前記第１増幅信号の高調波成分を除去するフィルタ素子が接続されたことを特徴とする請求項３記載の増幅器。
【請求項５】
前記トランス部は、前記第１の増幅素子の電源入力端子に該第１の増幅素子を駆動する電源をさらに供給することを特徴とする請求項３記載の増幅器。
【請求項６】
変調されたベースバンド信号を生成するベースバンド信号生成部と、
前記ベースバンド信号を所定の送信周波数に変換するローカル信号を生成する発振部と、
前記ベースバンド信号と前記ローカル信号とを乗算して送信信号を生成するミキサと、
前記送信信号を所定の電力まで増幅する請求項１ないし５のいずれか１項に記載の増幅器と
を備えたことを特徴とする送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えば送信器などにおいて電力増幅する増幅器、送信器に関する。
【背景技術】
【０００２】
増幅回路の電源供給方式は様々なものが知られているが、入出力にトランスを用いる増幅回路においては、出力トランスを介して増幅素子に直流電源を供給することが行われている。例えば、二段構成を有し後段の増幅部に単位増幅器を並列接続した電力合成方式を採用した電力増幅器では、前後段増幅部を結合する電力分配トランス（電力分配器）の入力側巻線の中点を介して前段増幅部に電源を供給することが行われている。
【０００３】
しかし、出力電力向上のため後段増幅部の電力合成数を増加すると利用する周波数が高くなり後段増幅部の電力合成数が多くなると、電力分配トランスの規模が大きくなり、電源を供給するトランスの寄生抵抗が増大して効率が悪化するという問題があった。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Debopriyo Chowdhury et al., IEEE JSSC, Vol.44, No.12, Dec.2009.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このように、従来の増幅器、送信器では、電源を供給するトランスの寄生抵抗が増大して効率が悪化するという問題がある。本発明はかかる問題を解決するためになされたもので、効率の悪化を抑えた増幅器、送信器を提供することを目的としている。
【課題を解決するための手段】
【０００６】
実施形態の増幅器は、第１の増幅素子を用いて入力端子に入力された信号を増幅して第１増幅信号を生成する第１の増幅部と、第１の増幅部と直列接続され第１増幅信号を並列的に増幅する複数の第２の増幅素子を有する第２の増幅部とを備えている。また、実施形態の増幅器は、直列接続した複数の入力側インダクタを有し、第１の増幅部から第２の増幅部へ第１増幅信号を分配して第２の増幅素子それぞれに伝送する分配器をなすトランス部と、第１の増幅素子の電源入力端子と該第１の増幅素子を駆動する電源とをトランス部を経由せずに接続するインダクタとを備えている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る増幅器の構成例を示す回路図である。
【図２】第２の実施形態に係る増幅器の構成例を示す回路図である。
【図３】第３の実施形態に係る増幅器の構成例を示す平面図である。
【図４】第４の実施形態に係る増幅器の構成例を示す回路図である。
【図５】第５の実施形態に係る増幅器の構成例を示す回路図である。
【図６】増幅器のコモンモード安定性のシミュレーション結果を示す図である。
【図７】第６の実施形態に係る送信器の構成例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態を詳細に説明する。
【０００９】
（第１の実施形態）図１に示すように、第１の実施形態に係る増幅器１は、第１増幅部１０および第２増幅部４０を直列接続した二段構成を有している。第１増幅部１０の入力端子には、入力トランスＴｉｎの出力端子が接続され、第１増幅部１０の出力端子には分配部３０の入力端子および電源供給部２０の出力端子が接続されている。分配部３０の出力端子には、第２増幅部４０の入力端子が接続されている。第２増幅部４０の出力端子には、合成部５０の入力端子が接続され、合成部５０の出力端子にはこの増幅器１の出力端子Ｏｕｔが接続されている。
【００１０】
第１増幅部１０は、例えばトランジスタなどの増幅素子ＡＭＰ１を備えており、入力トランスＴｉｎに与えられた入力信号を所定のレベルまで増幅し、第１増幅信号として分配部３０に出力する。図１に示す例では、第１増幅部１０は、正負の入力端子および正負の出力端子を有する差動増幅器であり、出力端子を通じて電源を受入可能に構成されている。すなわち、増幅素子ＡＭＰ１は、第１増幅部１０の出力端子を介して供給された直流電源により駆動される。
【００１１】
分配部３０は、入力された信号を所定の数に分配して出力するトランスであり、第１増幅部１０および第２増幅部４０を電磁的に結合する。図１に示す例では、分配部３０は、入力端子に与えられた信号を２つに分配して出力端子に出力する。分配部３０は、分配する数に対応するトランスＴ１ａおよびＴ１ｂを備えている。トランスＴ１ａおよびＴ１ｂそれぞれの入力側コイルは直列接続され、２本の開放端は分配部３０の入力端子と接続されている。すなわち、直列接続されたトランスＴ１ａおよびＴ１ｂそれぞれの入力側コイルは、分配部３０全体の入力側コイルとして機能する。一方、トランスＴ１ａおよびＴ１ｂそれぞれの出力側コイルは、それぞれ独立したまま分配部３０全体の出力端子と接続されている。すなわち、トランスＴ１ａおよびＴ１ｂそれぞれの出力側コイルは、分配部３０の複数の出力側コイルとして機能する。
【００１２】
電源供給部２０は、電源Ｖｃｃを第１増幅部１０に供給するインタフェースである。電源供給部２０は、分配部３０と並列接続され、電源Ｖｃｃを第１増幅部１０の出力端子を介して増幅素子ＡＭＰ１に与える。図１に示す例では、電源供給部２０は、分配部３０の入力側コイルと並列に接続されたインダクタＬ１（誘導性素子）により構成される。すなわち、インダクタＬ１の一以上の点、例えば中点に電源Ｖｃｃが接続され、インダクタＬ１の両端子それぞれが第１増幅部１０の出力端子に接続される。このとき、第１増幅部１０の正負の出力端子それぞれからみたインダクタＬ１のインピーダンス特性が等しくなるように構成することが望ましい。差動信号間のバランス特性を向上するためである。インダクタＬ１をスパイラルインダクタなどにより実現する場合は、巻線長の中点に電源Ｖｃｃを接続すればよい。インダクタＬ１は、ＡＭＰ１に流れる高周波電流が電源Ｖｃｃを介して増幅器外に漏れ出すことを防ぐとともに、直流電源を増幅素子ＡＭＰ１に供給する作用をする。
【００１３】
また、インダクタＬ１のインピーダンスが増幅信号の周波数において低く、分配部３０の入力側コイルを見込んだインピーダンスと同等かそれよりも低い場合には、インダクタＬ１も信号接続に伴う整合素子として用いることができる。インダクタは、インダクタンス値を増加させるほど一般的には寄生抵抗が上昇し、第１増幅部１０の電源供給損失上昇と、増幅器１全体のＰＡＥ（電力付加効率）の低下を招く。しかしインダクタＬ１のインピーダンスの設定を低くしすぎると、分配部３０を介して第２増幅部４０に伝達される第１増幅信号レベルが低下してしまうため、第２増幅部４０に高い増幅利得が必要となり、増幅器１全体のＰＡＥが低下してしまう。そのため、インダクタＬ１のインダクタンス値は、分配部３０をなすトランスＴ１ａおよびＴ１ｂそれぞれの素子値との兼ね合いから、増幅器１全体のＰＡＥ、利得や線形性が向上するように決定することが望ましい。
【００１４】
第２増幅部４０は、互いに独立しＡＣ的に並列接続された増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂを備えており、第２増幅部４０の入力端子は、それぞれ増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂの入力端子と接続されている。同様に、第２増幅部４０の出力端子は、それぞれ増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂの出力端子と接続されている。すなわち、分配部３０により分配された信号は、独立して第２増幅部４０の増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂにより増幅される。なお、第２増幅部４０が備える増幅素子の数は、必要な出力電力やインピーダンス変換比、増幅素子の能力などを勘案して決定することができる。
【００１５】
合成部５０は、入力された所定の数の信号を合成して出力するトランスである。図１に示す例では、合成部５０は、入力端子に与えられた２つの信号を１つに合成して出力端子に出力する。合成部５０は、合成する数に対応するトランスＴ２ａおよびＴ２ｂを備えている。トランスＴ２ａおよびＴ２ｂそれぞれの入力側コイルは、それぞれ独立して合成部５０全体の入力端子に接続されている。一方、トランスＴ２ａおよびＴ２ｂそれぞれの出力側コイルは直列接続され、２本の開放端は合成部５０の出力端子と接続されている。
【００１６】
増幅器１は、ディスクリート部品を基板上に配置して実現してもよいし、シリコン基板上に集積回路部品として実現してもよい。
【００１７】
ここで、増幅器１の動作を簡単に説明する。入力トランスＴｉｎに入力された入力信号は、第１増幅部１０の増幅素子ＡＭＰ１に与えられる。増幅素子ＡＭＰ１は、入力信号を所定のレベルまで増幅し、第１増幅信号として分配部３０の入力端子に与える。このとき、増幅素子ＡＭＰ１の電源供給は、電源供給部２０のインダクタＬ１および第１増幅部１０の出力端子を介して行われる。
【００１８】
第１増幅信号は、分配部３０のトランスＴ１ａおよびＴ１ｂの入力側トランスに供給され、トランスＴ１ａおよびＴ１ｂにより分配されて分配部３０の出力端子から出力される。
【００１９】
第２増幅部４０の増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂは、分配部３０により分配された第１増幅信号をそれぞれ所定のレベルまで増幅し、第２増幅信号として合成部５０の入力端子に与える。このとき、増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂの電源は、直接増幅素子ＡＭＰ２ａおよびＡＭＰ２ｂそれぞれに与えられる。
【００２０】
２つの第２増幅信号は、合成部５０のトランスＴ２ａおよびＴ２ｂにより合成され、直列接続されたトランスＴ２ａおよびＴ２ｂの出力側コイルの開放端から出力される。図１に示す例では、開放端の一端は増幅器１の出力端子Ｏｕｔに、他端はグラウンドにそれぞれ接続されている。
【００２１】
このように、この実施形態の増幅器１では、前段の増幅部たる第１増幅部の増幅素子ＡＭＰ１に対する電源供給が、第１増幅部１０および第２増幅部４０を結合する分配部３０からではなく、別途備えた電源供給部２０のインダクタＬ１を介して行われる。分配部３０の入力側コイルは、分配する数に応じて直列接続されるインダクタの数が増加するから、分配部３０を介して第１増幅部１０の電源供給を行うと、インダクタが増加した分だけ損失が大きくなる。一方、電源供給部２０のインダクタＬ１は、純粋に高周波電流の漏れ出しを除去する観点からインダクタの値を決定すればよいから、損失が一定以上大きくなることはない。すなわち、電源供給部２０のインダクタＬ１を介して第１増幅部１０の電源供給を行うこの実施形態では、損失を抑えることができる。特に、後段の第２増幅部４０による電力合成の数（増幅素子数）が多くなればなるほど、分配部３０での損失が多くなるから、損失抑制効果が大きくなる。
【００２２】
なお、上記実施形態では前段たる第１増幅部と後段たる第２増幅部の二段構成を有するものとして説明したが、これには限定されない。三段以上の構成を有するものであっても構わない。また、上記実施形態では、第１増幅部１０に１つの増幅素子ＡＭＰ１を備えるものとして説明したが、第２増幅部４０と同様に、ＡＣ的に並列接続された２以上の増幅素子を備えていても構わない。同様に上記実施形態では、第２増幅部４０が２つの増幅素子を有するものとして説明したが、１つでも構わない。
【００２３】
（第２の実施形態）続いて、図２を参照して、第２の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第１の実施形態の増幅器における第１増幅部および第２増幅部として、増幅素子を２段以上縦積みしたカスコード増幅器を用いたものである。以下の説明において、第１の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。
【００２４】
図２に示すように、この実施形態の増幅器２は、第１増幅部１２および第２増幅部４２を直列接続した二段構成を有している。第１増幅部１２の入力端子には、入力トランスＴｉｎの出力端子が接続され、第１増幅部１２の出力端子には分配部３２の入力端子および電源供給部２０の出力端子が接続されている。分配部３２の出力端子には、第２増幅部４２の入力端子が接続されている。第２増幅部４２の出力端子には、合成部５２の入力端子が接続され、合成部５２の出力端子にはこの増幅器２の出力端子Ｏｕｔが接続されている。
【００２５】
第１の増幅部１２は、カスコード接続された電界効果トランジスタＱ１およびＱ２、同じくＱ３およびＱ４を有している。入力トランスＴｉｎの一方の出力端子には、ソースが接地されたＱ１のゲートが接続され、他方の出力端子には、ソースが接地されたＱ３のゲートが接続されている。Ｑ１のドレインには、ドレインが第１増幅部１２の一方の出力端子と接続されたＱ２のソースが接続され、Ｑ３のドレインには、ドレインが第１増幅部１２の他方の出力端子と接続されたＱ４のソースが接続されている。Ｑ２およびＱ４のゲートには、バイアス電圧源Ｖｂｉａｓ２が接続されている。第１増幅部１２の入力端子間には、直列接続された抵抗器とキャパシタとが並列接続され、当該抵抗器同士の接続点にはバイアス電圧源Ｖｂｉａｓ１が接続されている。すなわち、Ｑ１およびＱ３へのバイアス電圧は、Ｖｂｉａｓ１の電圧値で決定される。
【００２６】
第１増幅部１２の出力端子、すなわちＱ２およびＱ４のドレインは、分配部３２の入力端子および電源供給部２０のコイルそれぞれの両端に接続されている。
【００２７】
この実施形態では、第２増幅部４２が４つの増幅素子ＡＭＰ２ｃないしＡＭＰ２ｆがＡＣ的に並列接続されている。すなわち、この実施形態の分配部３２は、第１増幅部１２が出力する第１増幅信号を４つに分配することになる。分配部３２は、トランスＴ１ｃないしＴ１ｆを備えており、第１の実施形態の分配部３０と分配する数が相違する点を除き基本構成および機能が共通する。
【００２８】
第２増幅部４２は、４つの増幅素子ＡＭＰ２ｃないしＡＭＰ２ｆを備えており、増幅素子ＡＭＰ２ｃないしＡＭＰ２ｆは、それぞれ第１増幅部１２を構成する増幅素子ＡＭＰ１と共通する。すなわち、第２増幅部４２を構成する増幅素子ＡＭＰ２ｃは、４つのトランジスタＱ５ないしＱ８、入力端子間に接続されたバイアス供給用抵抗器およびキャパシタから構成されている。増幅素子ＡＭＰ２ｃないしＡＭＰ２ｆの回路構成は、増幅素子ＡＭＰ１と共通である。
【００２９】
合成部５２は、第１の実施形態の合成部５０と合成する入力の数を除いて共通の構成および機能を有している。図２に示すように、この実施形態の合成部５２では、４つの入力側コイルの中点が電源Ｖｃｃと接続されている。すなわち、この実施形態の第２増幅部４２では、合成部５２の入力側コイルの中点を介して、各増幅素子ＡＭＰ２ｃないしＡＭＰ２ｆの電源が供給されている。図２に示す例では、電源Ｖｃｃは、トランスＴ２ｃの入力側コイルの中点を介してトランジスタＱ６およびＱ８のドレインに接続されている。合成部５２の出力側コイルは、増幅器２の出力端子Ｏｕｔと接続されている。
【００３０】
この実施形態の増幅器２によれば、増幅素子をなすトランジスタがカスコード接続されるので、増幅素子単位での信号入出力間のアイソレーションや利得が向上し、増幅素子の耐圧緩和による信頼性の向上などが期待できる。例えば、ＣＭＯＳプロセスなどにより、ゲート酸化膜圧と耐圧が異なる増幅素子を混在することができる場合には、上段側（図２の例では出力側）に高耐圧デバイス、下段側（同じく入力側）に低耐圧でｇｍ（相互コンダクタンス）値の高いデバイスを配設することで、より機能向上を図ることができる。なお、上下デバイス（トランジスタ）の素子定数は、例えば線形増幅器の場合には増幅器の線形性や効率の観点から好ましい値に決定すればよい。また上記説明では、増幅素子をなすトランジスタが電界効果トランジスタであるとして説明したが、接合型トランジスタ（ＢＪＴ）を用いても構わない。
【００３１】
（第３の実施形態）続いて、図３を参照して、第３の実施形態に係る増幅器について説明する。図３は、この実施形態の増幅器のうち電源供給部および分配部の詳細な構成を示したものである。この実施形態の増幅器は、第１および第２の実施形態の増幅器の電源供給部２０の構成を差動巻線型インダクタとしたものである。以下の説明において、第１および第２の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。
【００３２】
図３に示すように、この実施形態の増幅器は、基板Ｓ上に形成されている。この実施形態の増幅器における電源供給部２３は、基板Ｓ上に形成された差動巻線型インダクタにより構成されている。差動巻線型インダクタは、巻線が基板Ｓの主面に沿って形成されたパターンとして実現されており、巻線間の相互インダクタンスを利用することにより、一般的なスパイラルインダクタに比べて同面積でより高いインダクタンス値とＱ値（quality factor）を得ることができる。この実施形態の増幅器によれば、電源供給部のインダクタとして差動巻線型インダクタを用いたので、実装面積を削減し増幅器全体の効率向上を図ることができる。なお、図３に示す例では、分配部３３も差動巻線型インダクタにより構成されているが、図示しない合成部についても差動巻線型インダクタを用いて構成することで、同様の効果を得ることができる。
【００３３】
（第４の実施形態）続いて、図４を参照して、第４の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第１の実施形態の増幅器に高調波処理用素子をさらに追加したものである。以下の説明において、第１の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。
【００３４】
図４に示すように、この実施形態の増幅器４は、電源供給部２０の出力端子および分配部３０の入力端子と並列接続された高調波処理用素子２４を備えている。高調波処理用素子２４は、増幅器４で発生した高調波を抑制する素子であり、例えば、キャパシタやインダクタからなるフィルタ回路などである。高調波処理用素子２４の定数は、増幅器４の第１増幅信号の高調波成分に対するインピーダンス特性を考慮した値とすることにより、増幅器４全体の線形性、効率の向上を実現することができる。特に、高調波処理用素子２４の定数を、第１増幅信号の二次高調波成分に対してインピーダンスが低くなるような素子値とすることにより、高調波成分を抑制しつつ線形性を維持し、効率を向上することができる。
【００３５】
なお、図４に示す例では、第１の実施形態の増幅器に高調波処理用素子２４を追加しているが、第２の実施形態や第３の実施形態の増幅器に高調波処理用素子を追加しても、同様の効果を得ることができる。
【００３６】
（第５の実施形態）続いて、図５を参照して、第５の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第１の実施形態の増幅器に電源供給部を追加したものである。以下の説明において、第１の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。
【００３７】
図５に示すように、この実施形態の増幅器５は、第１増幅部１０および第２増幅部４０を直列接続した二段構成を有している。第１増幅部１０の入力端子には、入力トランスＴｉｎの出力端子が接続され、第１増幅部１０の出力端子には分配部３５の入力端子および電源供給部２０の出力端子が接続されている。分配部３５の出力端子には、第２増幅部４０の入力端子が接続されている。第２増幅部４０の出力端子には、合成部５０の入力端子が接続され、合成部５０の出力端子にはこの増幅器４の出力端子Ｏｕｔが接続されている。
【００３８】
分配部３５は、第１の実施形態の分配部３０と同様に、入力された信号を所定の数に分配して出力するトランスであり、分配する数に対応するトランスＴ１ｇおよびＴ１ｈを備えて第１増幅部１０と第２増幅部４０とを結合する。トランスＴ１ｇおよびＴ１ｈは、それぞれ第１の実施形態のトランスＴ１ａおよびＴ１ｂと対応し、同様の構成および機能を有している。トランスＴ１ｇおよびＴ１ｈそれぞれの入力側コイルは直列接続され、２本の開放端は分配部３５の入力端子と接続されている。ここで、トランスＴ１ｇおよびＴ１ｈそれぞれの入力側コイルの接続点３５ａには、電源Ｖｃｃが接続されている。直列接続されたトランスＴ１ａおよびＴ１ｂそれぞれの入力側コイルは、分配部３５全体の入力側コイルとして機能する。一方、トランスＴ１ａおよびＴ１ｂそれぞれの出力側コイルは、それぞれ独立したまま分配部３５全体の出力端子と接続されている。すなわち、トランスＴ１ａおよびＴ１ｂそれぞれの出力側コイルは、分配部３５の複数の出力側コイルとして機能する。
【００３９】
図５に示すように、接続点３５ａに接続された電源Ｖｃｃは、トランスＴ１ｇおよびＴ１ｈそれぞれの入力側コイルと分配部３５の入力端子とを介して第１増幅部１０の出力端子と接続されている。前述したとおり、第１増幅部１０は、出力端子を通じて増幅素子ＡＭＰ１の駆動電源を受入可能に構成されるから、この実施形態の第１増幅部１０は、電源供給部２０および接続点３５ａの２カ所から電源を供給されることになる。図５に示す例では、接続点３５ａは分配部３５の入力側コイル上の一カ所だけから電源を供給しているが、二カ所以上から供給しても構わない。また、電源供給部２０に供給される電源Ｖｃｃと接続点３５ａに供給される電源Ｖｃｃは、共通した電源でも良いし、独立したものでも構わないが、それぞれの供給電圧値は等しいことが好ましい。
【００４０】
この実施形態の増幅器５では、第１増幅部１０の増幅素子ＡＭＰ１に対する電源供給が、電源供給部２０および接続点３５ａの二点から、並列的に行われる。結果として、電源Ｖｃｃから増幅素子ＡＭＰ１の電源接続点までの寄生抵抗は、インダクタＬ１の寄生抵抗とトランスＴ１ｇおよびＴ１ｈそれぞれの入力側コイルの寄生抵抗とが並列接続されたものとなる。すなわち、第１の実施形態の増幅器よりも損失を抑えることができ、増幅器５全体のＰＡＥの改善に有効である。
【００４１】
また分配部３５をなすトランスＴ１ｇおよびＴ１ｈがシリコンなどからなる基板上に集積される場合、巻線と基板の間の寄生容量の影響により同相モードでの不要発振が発生することがあるが、この実施形態の増幅器５では、分配部３５の入力側コイルが低いインピーダンスで電源（基準電圧源）に接続されることにより、発振に対する安定性を向上させることができる。なお、接続点３５ａから第１増幅部１０の正負の出力端子それぞれまでのインピーダンスは、それぞれ等しいことが好ましい。差動信号間のバランス特性が向上するためである。
【００４２】
図５に示す例では、第１の実施形態の増幅器に接続点３５ａを追加しているが、第２ないし第４の実施形態の増幅器に接続点３５ａを追加しても、同様の効果を得ることができる。
【００４３】
（シミュレーション特性例）ここで、図６を参照して、実施形態に係る増幅器の損失およびコモンモード信号に対する安定係数Ｋのシミュレーション結果について説明する。
【００４４】
まず、（１）第１および第２の実施形態のように第１増幅部１０の増幅素子ＡＭＰ１への電源供給を電源供給部２０を介して行った場合、（２）第５の実施形態のように第１増幅部１０の増幅素子ＡＭＰ１への電源供給を電源供給部２０および接続点３５ａを介して行った場合、および（３）第５の実施形態において電源供給部２０を除去した場合（分配部のみを介して電源供給を行った場合）について、電源Ｖｃｃから第１増幅部１０の増幅素子ＡＭＰ１への電源供給端子までのインピーダンスを求めた。
【００４５】
シミュレーションの結果、（１）の場合のインピーダンスＸＬ１は０．１９Ω、（２）の場合のインピーダンスＸＬ５は０．１６Ω、（３）の場合のインピーダンスＸＬＣは１．２３Ωとの値が得られた。すなわち、実施形態に係る増幅器では、従来の比較例と比べて、電源Ｖｃｃから第１増幅部１０の増幅素子ＡＭＰ１の電源端子までのインピーダンスが低く抑えられ、より低損失な増幅器を実現できることがわかった。
【００４６】
さらに、上記（２）および（３）について、コモンモード信号に対する安定係数Ｋの値を調べた。図６は、上記（２）および（３）それぞれの場合における周波数と安定係数Ｋの関係を調べた図である。その結果、図６に示すように、第５の実施形態の増幅器の方が、従来の増幅器よりも良好な安定係数を得ることができた。
【００４７】
（第６の実施形態）続いて、図７を参照して、第６の実施形態に係る送信器について説明する。この実施形態の送信器は、第１ないし第５の実施形態の増幅器を送信器の電力増幅器として用いたものである。以下の説明において、第１ないし第５の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。
【００４８】
図７に示すように、この実施形態の送信器６は、ベースバンド信号処理部６０、ローカル信号発振部７０、ミキサ８０および第１ないし第５の実施形態に係る増幅器からなる電力増幅器９０を備えている。
【００４９】
ベースバンド信号処理部６０は、所望の信号を変調しベースバンドの信号を生成する。ローカル信号発振部７０は、ベースバンド信号処理部６０が生成した信号を所定の送信周波数に変換するためのローカル信号を生成する。ミキサ８０は、ベースバンド信号処理部６０が生成した信号とローカル信号発振部７０が生成したローカル信号とを乗算して所定の送信周波数の送信信号を生成する。電力増幅部９０は、ミキサ８０が生成した送信信号を所定の電力レベルまで増幅し、アンテナＡＮＴを介して送信する。
【００５０】
この実施形態の送信器によれば、第１ないし第５の実施形態に係る増幅器を電力増幅器として用いるので、効率を向上することができる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１…増幅器、１０…第１増幅部、２０…電源供給部、３０…分配部、４０…第２増幅部、５０…合成部。
【図１】
0005269021.tif 000002
【図２】
0005269021.tif 000003
【図３】
0005269021.tif 000004
【図４】
0005269021.tif 000005
【図５】
0005269021.tif 000006
【図６】
0005269021.tif 000007
【図７】
0005269021.tif 000008