(57)【特許請求の範囲】
【請求項１】
光電変換素子と、ｐチャネル型の電界効果トランジスタである参照側トランジスタと、複数の出力生成回路と、負荷抵抗と、出力端子を有し、
前記複数の出力生成回路のそれぞれは、ｐチャネル型の電界効果トランジスタである出力側トランジスタと、前記出力側トランジスタのソース電極及びドレイン電極の一方に一端が接続されている内部抵抗を有し、
前記光電変換素子の陰極は、前記参照側トランジスタのソース電極及びドレイン電極の一方、前記参照側トランジスタのゲート電極、及び前記複数の出力生成回路のそれぞれの前記出力側トランジスタのゲート電極に接続され、
前記複数の出力生成回路のそれぞれの前記内部抵抗の他端は、前記負荷抵抗の一端及び前記出力端子に接続され、
前記参照側トランジスタのソース電極及びドレイン電極の他方、及び前記複数の出力生成回路のそれぞれの前記出力側トランジスタのソース電極及びドレイン電極の他方は、高電位側電源線に接続され、
前記光電変換素子の陽極及び前記負荷抵抗の他端は、低電位側電源線に接続され、
前記複数の出力生成回路のそれぞれの前記出力側トランジスタのチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が、互いに異なる値であることを特徴とする光電変換装置。
【請求項２】
光電変換素子と、ｎチャネル型の電界効果トランジスタである参照側トランジスタと、複数の出力生成回路と、負荷抵抗と、出力端子を有し、
前記複数の出力生成回路のそれぞれは、ｎチャネル型の電界効果トランジスタである出力側トランジスタと、前記出力側トランジスタのソース電極及びドレイン電極の一方に一端が接続されている内部抵抗を有し、
前記光電変換素子の陽極は、前記参照側トランジスタのソース電極及びドレイン電極の一方、前記参照側トランジスタのゲート電極及び前記複数の出力生成回路のそれぞれの前記出力側トランジスタのゲート電極に接続され、
前記複数の出力生成回路のそれぞれの前記内部抵抗の他端は、前記負荷抵抗の一端及び前記出力端子に接続され、
前記光電変換素子の陰極及び前記負荷抵抗の他端は、高電位側電源線に接続され、
前記参照側トランジスタのソース電極及びドレイン電極の他方及び前記複数の出力生成回路のそれぞれの前記出力側トランジスタのソース電極及びドレイン電極の他方は、低電位側電源線に接続され、
前記複数の出力生成回路のそれぞれの前記出力側トランジスタのチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が、互いに異なる値であることを特徴とする光電変換装置。
【請求項３】
光電変換素子と、ｐチャネル型の電界効果トランジスタである第１の参照側トランジスタと、ｎチャネル型の電界効果トランジスタである第２の参照側トランジスタと、ｎチャネル型の電界効果トランジスタである第２の出力側トランジスタと、複数の出力生成回路と、負荷抵抗と、出力端子を有し、
前記複数の出力生成回路のそれぞれは、ｐチャネル型の電界効果トランジスタである第１の出力側トランジスタと、前記第１の出力側トランジスタのソース電極及びドレイン電極の一方に一端が接続されている内部抵抗を有し、
前記光電変換素子の陽極は、前記第２の参照側トランジスタのソース電極及びドレイン電極の一方、前記第２の参照側トランジスタのゲート電極及び前記第２の出力側トランジスタのゲート電極に接続され、
前記第２の出力側トランジスタのソース電極及びドレイン電極の一方は、前記第１の参照側トランジスタのソース電極及びドレイン電極の一方、前記第１の参照側トランジスタのゲート電極及び前記複数の出力生成回路のそれぞれの前記第１の出力側トランジスタのゲート電極に接続され、
前記複数の出力生成回路のそれぞれの前記内部抵抗の他端は、前記負荷抵抗の一端及び前記出力端子に接続され、
前記光電変換素子の陰極、前記第１の参照側トランジスタのソース電極及びドレイン電極の他方及び前記複数の出力生成回路のそれぞれの前記第１の出力側トランジスタのソース電極及びドレイン電極の他方は、高電位側電源線に接続され、
前記第２の参照側トランジスタのソース電極及びドレイン電極の他方、前記第２の出力側トランジスタのソース電極及びドレイン電極の他方及び前記負荷抵抗の他端は、低電位側電源線に接続され、
複数の前記出力生成回路のそれぞれの前記第１の出力側トランジスタのチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が、互いに異なる値であることを特徴とする光電変換装置。
【請求項４】
光電変換素子と、ｎチャネル型の電界効果トランジスタである第１の参照側トランジスタと、ｐチャネル型の電界効果トランジスタである第２の参照側トランジスタと、ｐチャネル型の電界効果トランジスタである第２の出力側トランジスタと、複数の出力生成回路と、負荷抵抗と、出力端子を有し、
前記複数の出力生成回路のそれぞれは、ｎチャネル型の電界効果トランジスタである第１の出力側トランジスタと、前記第１の出力側トランジスタのソース電極及びドレイン電極の一方に一端が接続されている内部抵抗を有し、
前記光電変換素子の陰極は、前記第２の参照側トランジスタのソース電極及びドレイン電極の一方、前記第２の参照側トランジスタのゲート電極及び前記第２の出力側トランジスタのゲート電極に接続され、
前記第２の出力側トランジスタのソース電極及びドレイン電極の一方は、前記第１の参照側トランジスタのソース電極及びドレイン電極の一方、前記第１の参照側トランジスタのゲート電極及び前記複数の出力生成回路のそれぞれの前記第１の出力側トランジスタのゲート電極に接続され、
前記複数の出力生成回路のそれぞれの前記内部抵抗の他端は、前記負荷抵抗の一端及び前記出力端子に接続され、
前記光電変換素子の陽極、前記第１の参照側トランジスタのソース電極及びドレイン電極の他方及び前記複数の出力生成回路のそれぞれの前記第１の出力側トランジスタのソース電極及びドレイン電極の他方は、低電位側電源線に接続され、
前記第２の参照側トランジスタのソース電極及びドレイン電極の他方、前記第２の出力側トランジスタのソース電極及びドレイン電極の他方及び前記負荷抵抗の他端は、高電位側電源線に接続され、
複数の前記出力生成回路のそれぞれの前記第１の出力側トランジスタのチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が、互いに異なる値であることを特徴とする光電変換装置。
【請求項５】
前記電界効果トランジスタが、薄膜トランジスタである請求項１乃至請求項４のいずれか一項に記載の光電変換装置。
【請求項６】
前記光電変換素子及び前記電界効果トランジスタが、透光性基板上に設けられている請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の光電変換装置を表示部に具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置及びその光電変換装置を用いた電子機器に関する。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
【０００３】
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、表示装置の無駄な電力を減らすことができるものである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、コンピュータが挙げられる。
【０００４】
また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
【０００５】
光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子の出力電流を増幅回路にて増幅することが行われている。光センサの増幅回路としては、例えばカレントミラー回路が用いられている（例えば特許文献１参照）。
【特許文献１】特許第３４４４０９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に示した光センサは、光電流を増幅する回路を設けることにより微弱光の検出は行うことができる。しかしながら、微弱光から強光までを検出しようとすると、出力電流の範囲が広くなり、外部の負荷抵抗などで出力電流を電圧に変換する場合に、照度に対して線形に出力電圧も増加する。そのため、広い照度に対して出力電圧を得ようとすると、照度あたりの出力電圧は、微弱光では数ｍＶ、強光では数Ｖとなり、ダイナミックレンジを広くとれないという課題があった。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために本発明の光電変換装置は、光電流を増幅するカレントミラー回路の出力側トランジスタにおいて、チャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が異なる複数のトランジスタを並列に用いることにより、使用可能な照度範囲を広げることを可能にしたものである。
【発明の効果】
【０００８】
本発明の光電変換装置は、光電流を増幅するカレントミラー回路の出力側トランジスタにおいて、チャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値が異なる複数のトランジスタを並列に用い、該複数のトランジスタそれぞれに内部抵抗を直列に接続する。それら複数のトランジスタおよび抵抗素子に流れる電流の総和を出力とすることにより、αが大きいトランジスタは低い照度において線形領域での駆動とすることができ、αが小さいトランジスタは高い照度において線形領域での駆動とすることができることを利用して、より広い照度範囲で使用可能とするものである。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１０】
なお、トランジスタはその構造上、ソース電極とドレイン電極の区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１の電極、第２の電極と記述する。例えば、第１の電極がソース電極である場合には、第２の電極とはドレイン電極を指し、逆に第１の電極がドレイン電極である場合には、第２の電極とはソース電極を指すものとする。
【００１１】
また、本明細書において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。
【００１２】
（実施の形態１）
本実施の形態について図面を用いて説明する。図１は、本発明第１の実施の形態における光電変換装置の回路構成の一例を示す図である。
【００１３】
本実施の形態の光電変換装置は、光電変換素子１０３と、光電変換素子１０３の出力電流（光電流とも呼ぶ）を増幅する増幅回路であるカレントミラー回路１０１と、３個の内部抵抗１０６ａ〜ｃと、負荷抵抗１０７と、高電位側電源線１０８と、低電位側電源線１０９と、出力端子１１０を有する。カレントミラー回路１０１は、参照側トランジスタ１０４及び３個の出力側トランジスタ１０５ａ〜ｃを有している。
【００１４】
なお、図１では、参照側トランジスタ１０４及び出力側トランジスタ１０５ａ〜ｃは、ともにｐチャネル型の電界効果型トランジスタである。
【００１５】
なお、本明細書中では、高電位側の電源電位をＶＤＤ、低電位側の電源電位をＶＳＳと記載する。
【００１６】
図１において、参照側トランジスタ１０４は、第１の電極とゲート電極がダイオード接続されており、第１の電極は光電変換素子１０３の陰極に接続され、ゲート電極は３つの出力側トランジスタ１０５ａ〜ｃそれぞれのゲート電極に接続され、第２の電極は高電位側電源線１０８に接続されている。
【００１７】
出力側トランジスタ１０５ａの第１の電極は内部抵抗１０６ａの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ａの他端は負荷抵抗１０７の一端に接続されている。本明細書では、出力側トランジスタ１０５ａと内部抵抗１０６ａとが直列接続された構成の回路を、出力生成回路１０２ａと呼ぶ。
【００１８】
同様に、出力側トランジスタ１０５ｂの第１の電極は内部抵抗１０６ｂの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ｂの他端は負荷抵抗１０７の一端に接続されている。本明細書では、出力側トランジスタ１０５ｂと内部抵抗１０６ｂとが直列接続された構成の回路を、出力生成回路１０２ｂと呼ぶ。
【００１９】
同様に、出力側トランジスタ１０５ｃの第１の電極は内部抵抗１０６ｃの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ｃの他端は負荷抵抗１０７の一端に接続されている。本明細書では、出力側トランジスタ１０５ｃと内部抵抗１０６ｃとが直列接続された構成の回路を、出力生成回路１０２ｃと呼ぶ。
【００２０】
負荷抵抗１０７の一端は出力端子１１０と接続されており、光電変換素子１０３の陽極及び負荷抵抗１０７の他端は低電位側電源線１０９に接続されている。
【００２１】
次に、本実施の形態の光電変換装置の動作について説明する。
【００２２】
光電変換素子１０３では、光電変換素子１０３に入射される光の照度に応じた光電流が出力される。なお、照度が大きくなるにつれて、光電変換素子１０３から出力される光電流も大きくなる。光電変換素子１０３から出力された光電流が参照側トランジスタ１０４に流れることにより、参照側トランジスタ１０４のゲート・ソース間に電位差を生じさせる。その電位差が出力側トランジスタ１０５ａ〜ｃのゲート・ソース間にも印加される。カレントミラー回路１０１においては、参照側トランジスタ１０４と出力側トランジスタ１０５ａ〜ｃのゲート電極に同じ電圧を印加することで、参照側トランジスタ１０４に流れた光電流を基準として、出力側トランジスタ１０５ａ〜ｃに流れる電流を制御する。
【００２３】
出力側トランジスタ１０５ａ〜ｃには、光電流に基づいた電流が流れる。これにより、出力生成回路１０２ａ〜ｃで出力電流が生成される。出力生成回路１０２ａ〜ｃの動作については後述する。複数の出力生成回路１０２ａ〜ｃで生成された出力電流の総和が、負荷抵抗１０７に流れる。これにより、負荷抵抗１０７の端子間に電位差が発生する。当該電位差をＶＲＬとし、出力電圧をＶｏｕｔと記述すると、出力端子１１０からはＶｏｕｔ＝ＶＲＬ＋ＶＳＳの電圧が出力される。
【００２４】
次に、出力生成回路１０２ａ〜ｃの動作について、図２、図３、図４を用いて説明する。
【００２５】
図２は、出力生成回路１０２ａの構成を示した図である。出力側トランジスタ１０５ａと内部抵抗１０６ａとが直列に接続されている。出力側トランジスタ１０５ａのゲート電極には、光電流によって生じたゲート電圧が印加される。このゲート電圧をＶｇａｔｅと記述する。また、内部抵抗１０６ａの第２の電極の電位は出力電位Ｖｏｕｔとなる。
【００２６】
出力生成回路１０２ａに流れる電流をＩ、出力側トランジスタ１０５ａと内部抵抗１０６ａとの接続部の電位をＶとしたときの、出力側トランジスタ１０５ａ及び内部抵抗１０６ａの電圧−電流特性を図３に示す。図３において縦軸が電流で横軸が電圧を表す。図３において、曲線３０１は光電変換素子に照度Ｌ１（単位：ルクス）の光が照射された場合の出力側トランジスタ１０５ａの電圧−電流特性を示し、曲線３０２は光電変換素子に照度Ｌ２（Ｌ１＜Ｌ２）の光が照射された場合の出力側トランジスタ１０５ａの電圧−電流特性を示している。また、直線３０３は、内部抵抗１０６ａの電圧−電流特性を示している。出力生成回路１０２ａは、出力側トランジスタ１０５ａの電圧−電流特性曲線と内部抵抗１０６ａの電圧−電流特性直線の交点（これを動作点と呼ぶ）に対応した電圧Ｖ、電流Ｉで動作する。
【００２７】
照度Ｌ１の光が照射された場合、出力側トランジスタ１０５ａは曲線３０１に示したような電圧−電流特性を有し、出力生成回路１０２ａの動作点は曲線３０１と直線３０３の交点である点３０４となり、出力生成回路１０２ａには電流Ｉ１が流れる。
【００２８】
このとき、出力側トランジスタ１０５ａは飽和領域で駆動している。飽和領域とは、出力側トランジスタ１０５ａのゲート・ソース間電圧をＶＧＳ、ドレイン・ソース間電圧をＶＤＳ、閾値電圧をＶＴＨとすると、これらの電圧の大小関係が｜ＶＧＳ−ＶＴＨ｜＜｜ＶＤＳ｜を満たす領域である。この領域では、出力側トランジスタ１０５ａには、出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳのみに依存した電流が流れる。そのため、出力生成回路１０２ａには、照度に比例した電流が流れる。
【００２９】
照度Ｌ１よりも高い照度の光が照射された場合でも、出力側トランジスタ１０５ａが飽和領域で駆動している照度範囲においては、出力生成回路１０２ａには、照度に比例した電流が流れる。
【００３０】
さらに照度が高くなり、照度Ｌ２の光が照射された場合、出力側トランジスタ１０５ａは、曲線３０２に示したような電圧−電流特性を有する。このとき、出力生成回路１０２ａの動作点は点３０５となり、出力生成回路１０２ａには電流Ｉ２が流れる。
【００３１】
このとき、出力側トランジスタ１０５ａは線形領域で駆動している。線形領域とは、出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、閾値電圧ＶＴＨの大小関係が｜ＶＧＳ−ＶＴＨ｜＞｜ＶＤＳ｜を満たす領域である。この領域では、出力側トランジスタ１０５ａには、出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳ及びドレイン・ソース間電圧ＶＤＳに依存した電流が流れる。そのため、出力生成回路１０２ａに流れる電流は照度に比例しなくなり、次第にＩｍａｘに近づいていく。なお、Ｉｍａｘは、（ＶＤＤ−Ｖｏｕｔ）／Ｒｉで表される。ただし、Ｒｉは内部抵抗１０６の抵抗値である。
【００３２】
ここで、出力生成回路１０２ａの照度−電流特性を図４に示す。図４において、横軸が照度、縦軸が出力生成回路１０２ａに流れる電流であり、ともに対数目盛で表記している。
【００３３】
上述の通り、出力側トランジスタ１０５ａが飽和領域で駆動している照度範囲（例えば、照度Ｌ１）においては、出力生成回路１０２ａには、照度に比例した電流が流れる。一方、出力側トランジスタ１０５ａが線形領域で駆動している照度範囲（例えば、照度Ｌ２）においては、出力生成回路１０２ａに流れる電流は照度に比例しなくなり、次第にＩｍａｘに近づいていく。
【００３４】
以上、出力生成回路１０２ａについて説明したが、出力生成回路１０２ｂ及び出力生成回路１０２ｃについても同様に動作する。
【００３５】
次に、再び本実施の形態の光電変換装置の動作について説明する。本実施の形態の光電変換装置は、上述したような動作を行う出力生成回路が複数個並列に接続されている。ここで、図１に示すような、３個の出力生成回路１０２ａ〜１０２ｃが並列に接続されている場合の回路動作について、説明する。
【００３６】
３個の出力生成回路１０２ａ〜１０２ｃにおいて、出力側トランジスタ１０５ａ〜１０５ｃが有するチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値を、それぞれ異なる値にする。例えば、第１の出力側トランジスタ１０５ａのαをα１、第２の出力側トランジスタ１０５ｂのαをα２、第３の出力側トランジスタ１０５ｃのαをα３とし、αの大小関係をα１＞α２＞α３とする。望ましくは、α１／α２＝１０程度、α２／α３＝１０程度となるように設定するとよい。
【００３７】
なお、内部抵抗１０６ａ〜１０６ｃの抵抗値は、説明の都合上、全て同じとする。なお、内部抵抗１０６ａ〜１０６ｃの抵抗値はこれに限定されず、それぞれ異なる抵抗値を有してもよい。
【００３８】
このとき、図１に示した回路の回路動作について、図５に示す。図５（Ａ）は、出力生成回路１０２ａ〜１０２ｃの照度−電流特性を示している。図５（Ａ）において、横軸が照度、縦軸が出力生成回路１０２ａ〜１０２ｃのそれぞれに流れる電流であり、ともに対数目盛で表記している。
【００３９】
なお、曲線５０１ａは第１の出力生成回路１０２ａの照度−電流特性、曲線５０１ｂは第２の出力生成回路１０２ｂの照度−電流特性、曲線５０１ｃは第３の出力生成回路１０２ｃの照度−電流特性をそれぞれ示している。
【００４０】
出力生成回路１０２ａ〜ｃにおいて、出力側トランジスタ１０５ａ〜ｃが内部抵抗１０６ａ〜ｃとそれぞれ直列に接続される構成となっているため、出力側トランジスタ１０５ａ〜ｃのαが大きい程、より低い照度において出力側トランジスタ１０５ａ〜ｃを線形領域で駆動することができる。そのため、出力側トランジスタ１０５ａ〜ｃのαが大きい程、より低い照度で出力生成回路１０２ａ〜ｃに流れる電流が頭打ちになる。
【００４１】
出力生成回路１０２ａ〜１０２ｃに流れる電流の総和が、本実施の形態の光電変換装置の出力電流となる（出力電流をＩｏｕｔと記述する）。そして、この出力電流が負荷抵抗１０７に流れ、負荷抵抗１０７に生じた電位差とＶＳＳの和を出力電圧Ｖｏｕｔとして出力する。
【００４２】
ここで、出力生成回路１０２ａ〜１０２ｃに流れる電流の総和（出力電流）を図５（Ｂ）に示す。また、出力電圧Ｖｏｕｔを図５（Ｃ）に示す。なお、図５（Ｂ）、（Ｃ）において、横軸が照度であり、対数目盛で表記している。また、縦軸が出力電流もしくは出力電圧であり、線形目盛で表記している。
【００４３】
出力電流Ｉｏｕｔは、出力生成回路１０２ａ〜１０２ｃに流れる電流の総和であるため、図５（Ｂ）に示したように、出力電流Ｉｏｕｔは照度の対数に比例したような特性となる。また、出力電圧Ｖｏｕｔも同様に照度の対数に比例したような特性となる。
【００４４】
以上により、本実施の形態の光電変換装置では、照度の対数に比例したような出力を得ることが可能となり、光電変換装置として使用可能な照度範囲を広げることが可能となる。
【００４５】
なお、図１に示した回路では、３個の出力生成回路を並列に接続されていたが、出力生成回路の個数は、複数であればこれに限定されない。出力生成回路の個数を多くすることにより、光電変換装置として使用可能な照度範囲をより広げることができ、照度に対する出力の変化をより滑らかにすることが可能となる。
【００４６】
なお、負荷抵抗１０７は、光電変換装置に内製してもよいし、チップ抵抗などの外部抵抗を外付けしてもよい。負荷抵抗１０７を光電変換装置に内製することにより、外部抵抗が不要となるため、外部抵抗を接続する工程や部品点数を削減することができる。また、外部抵抗分の面積も不要となるため、電子機器などの光電変換部の面積を小さくすることができる。一方、負荷抵抗１０７を外付けにすることにより、負荷抵抗値のばらつき（特に温度に対する抵抗値のばらつき）の影響を低減することが可能となる。
【００４７】
なお、図１に示した回路は、ｐチャネル型トランジスタで構成されていたが、ｎチャネル型トランジスタを用いて構成してもよい。ｎチャネル型トランジスタを用いた場合の回路構成を図６に示す。
【００４８】
図６に示す光電変換装置は、光電変換素子６０３と、光電変換素子６０３の出力電流（光電流とも呼ぶ）を増幅する増幅回路であるカレントミラー回路６０１と、３個の内部抵抗６０６ａ〜ｃと、負荷抵抗６０７と、高電位側電源線６０８と、低電位側電源線６０９と、出力端子６１０を有する。カレントミラー回路６０１は、参照側トランジスタ６０４及び３個の出力側トランジスタ６０５ａ〜ｃを有している。
【００４９】
なお、図６では、参照側トランジスタ６０４及び出力側トランジスタ６０５ａ〜ｃは、ともにｎチャネル型の電界効果型トランジスタである。
【００５０】
なお、高電位側の電源電位をＶＤＤ、低電位側の電源電位をＶＳＳと記載する。
【００５１】
図６において、参照側トランジスタ６０４は、第１の電極とゲート電極がダイオード接続されており、第１の電極は光電変換素子６０３の陽極に接続され、ゲート電極は３つの出力側トランジスタ６０５ａ〜ｃそれぞれのゲート電極に接続され、第２の電極は低電位側電源線６０９に接続されている。
【００５２】
出力側トランジスタ６０５ａの第１の電極は内部抵抗６０６ａの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ａの他端は負荷抵抗６０７の一端に接続されている。本明細書では、出力側トランジスタ６０５ａと内部抵抗６０６ａとが直列接続された構成の回路を、出力生成回路６０２ａと呼ぶ。
【００５３】
同様に、出力側トランジスタ６０５ｂの第１の電極は内部抵抗６０６ｂの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ｂの他端は負荷抵抗６０７の一端に接続されている。本明細書では、出力側トランジスタ６０５ｂと内部抵抗６０６ｂとが直列接続された構成の回路を、出力生成回路６０２ｂと呼ぶ。
【００５４】
同様に、出力側トランジスタ６０５ｃの第１の電極は内部抵抗６０６ｃの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ｃの他端は負荷抵抗６０７の一端に接続されている。本明細書では、出力側トランジスタ６０５ｃと内部抵抗６０６ｃとが直列接続された構成の回路を、出力生成回路６０２ｃと呼ぶ。
【００５５】
負荷抵抗６０７の一端は出力端子６１０と接続されており、光電変換素子６０３の陰極及び負荷抵抗６０７の他端は高電位側電源線６０８に接続されている。
【００５６】
図６に示した回路は、基本的に図１に示した回路と同様の構成となっており、回路動作も基本的に図１にした回路と同様である。図１に示した回路と異なる点は、出力電圧Ｖｏｕｔである。図６に示した回路の場合、負荷抵抗６０７の端子間に発生する電位差をＶＲＬとすると、出力端子６１０からはＶｏｕｔ＝ＶＤＤ−ＶＲＬの電圧が出力される。
【００５７】
ここで、図６に示した回路の出力の照度特性を図７に示す。図７（Ａ）は、出力電流Ｉｏｕｔの照度特性を示し、縦軸が出力電流（線形目盛）で横軸が照度（対数目盛）である。図７（Ｂ）は、出力電圧Ｖｏｕｔの照度特性を示し、縦軸が出力電圧（線形目盛）で横軸が照度（対数目盛）である。
【００５８】
図１に示した回路では、図５（Ｃ）に示したように、照度が高くなるにつれて出力電圧Ｖｏｕｔも高くなる。一方、図６に示した回路では、照度が高くなるに連れて出力電圧Ｖｏｕｔが低くなる。いずれにしても、出力電流Ｉｏｕｔは照度の対数に比例したような特性となる。また、出力電圧Ｖｏｕｔも同様に照度の対数に比例したような特性となる。
【００５９】
以上により、本実施の形態の光電変換装置では、照度の対数に比例したような出力を得ることが可能となり、光電変換装置として使用可能な照度範囲を広げることが可能となる。
【００６０】
なお、図６に示した回路では、３個の出力生成回路を並列に接続されていたが、出力生成回路の個数は、複数であればこれに限定されない。出力生成回路の個数を多くすることにより、光電変換装置として使用可能な照度範囲をより広げることができ、照度に対する出力の変化をより滑らかにすることが可能となる。
【００６１】
なお、本実施の形態に示した光電変換装置は、ｎチャネル型もしくはｐチャネル型の一方のトランジスタのみを用いて構成することが可能であるため、トランジスタの作製工程を削減することができ、コストを削減することができる。また、作製工程起因による回路特性のばらつきを低減させることができる。
【００６２】
なお、本実施の形態で説明した光電変換素子としては、通常のフォトダイオード等の光エネルギーを電気エネルギーに変換する素子を用いることができる。
【００６３】
なお、本実施の形態で説明したｎチャネル型トランジスタ及びｐチャネル型トランジスタとして、様々な形態の電界効果トランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の光電変換装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性基板上にトランジスタを製造できる。そして、透光性基板上のトランジスタを用いて光電変換素子での光の透過を制御することが出来る。
【００６４】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、高速で動作させることが必要となる回路を基板上に一体に形成することが出来る。なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザを照射せずに、熱処理を加えるだけで、結晶性を向上させることができる。結晶化のためにレーザを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、トランジスタ間の特性のばらつきを低減することができる。なお、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
【００６５】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００６６】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、酸化インジウム酸化亜鉛（ＩＺＯ）、インジウム錫酸化物（ＩＴＯ）、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。
【００６７】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【００６８】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
【００６９】
また、電界効果トランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板上に形成されていてもよく、さまざまな基板上に形成されていてもよい。なお本実施の形態の光電変換装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することが出来る。そのため、光電変換素子１０３又は６０３を基板上面に形成する場合に基板上面の片側からの光のみの受光に限らずに、基板の裏面から基板を透過した光を光電変換素子１０３又は６０３で受光することが可能になるため、光の受光効率を高めること事ができるという効果がある。
【００７０】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
【００７１】
（実施の形態２）
本実施の形態について図面を用いて説明する。図２１は、本発明第２の実施の形態における光電変換装置の回路構成の一例を示す図である。
【００７２】
本実施の形態の光電変換装置は、光電変換素子１０３と、光電変換素子１０３の出力電流（光電流とも呼ぶ）を増幅する増幅回路である第１のカレントミラー回路１０１及び第２のカレントミラー回路２１１と、３個の内部抵抗１０６ａ〜ｃと、負荷抵抗１０７と、高電位側電源線１０８と、低電位側電源線１０９と、出力端子１１０を有する。第１のカレントミラー回路１０１は、第１の参照側トランジスタ１０４及び３個の第１の出力側トランジスタ１０５ａ〜ｃを有している。第２のカレントミラー回路２１１は、第２の参照側トランジスタ２１２及び第２の出力側トランジスタ２１３を有している。
【００７３】
なお、図２１において、第１の参照側トランジスタ１０４及び第１の出力側トランジスタ１０５ａ〜ｃはすべてｐチャネル型の電界効果型トランジスタであり、第２の参照側トランジスタ２１２及び第２の出力側トランジスタ２１３はともにｎチャネル型の電界効果型トランジスタである。
【００７４】
なお、本明細書中では、高電位側の電源電位をＶＤＤ、低電位側の電源電位をＶＳＳと記載する。
【００７５】
図２１において、第２の参照側トランジスタ２１２は、第１の電極とゲート電極がダイオード接続されており、第１の電極は光電変換素子１０３の陽極に接続され、ゲート電極は第２の出力側トランジスタ２１３のゲート電極に接続され、第２の電極は低電位側電源線１０９に接続されている。
【００７６】
第２の出力側トランジスタ２１３は、第１の電極が第１の参照側トランジスタ１０４の第１の電極に接続され、第２の電極が低電位側電源線１０９に接続されている。
【００７７】
第１の参照側トランジスタ１０４は、第１の電極とゲート電極がダイオード接続されており、ゲート電極は３つの第１の出力側トランジスタ１０５ａ〜ｃそれぞれのゲート電極に接続され、第２の電極は光電変換素子１０３の陰極及び高電位側電源線１０８に接続されている。
【００７８】
第１の出力側トランジスタ１０５ａの第１の電極は内部抵抗１０６ａの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ａの他端は負荷抵抗１０７の一端に接続されている。本明細書では、第１の出力側トランジスタ１０５ａと内部抵抗１０６ａとが直列接続された構成の回路を、出力生成回路１０２ａと呼ぶ。
【００７９】
同様に、第１の出力側トランジスタ１０５ｂの第１の電極は内部抵抗１０６ｂの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ｂの他端は負荷抵抗１０７の一端に接続されている。本明細書では、第１の出力側トランジスタ１０５ｂと内部抵抗１０６ｂとが直列接続された構成の回路を、出力生成回路１０２ｂと呼ぶ。
【００８０】
同様に、第１の出力側トランジスタ１０５ｃの第１の電極は内部抵抗１０６ｃの一端に接続され、第２の電極は高電位側電源線１０８に接続されている。内部抵抗１０６ｃの他端は負荷抵抗１０７の一端に接続されている。本明細書では、第１の出力側トランジスタ１０５ｃと内部抵抗１０６ｃとが直列接続された構成の回路を、出力生成回路１０２ｃと呼ぶ。
【００８１】
負荷抵抗１０７は、一端が出力端子１１０と接続されており、他端は低電位側電源線１０９に接続されている。
【００８２】
次に、本実施の形態の光電変換装置の動作について説明する。
【００８３】
光電変換素子１０３では、光電変換素子１０３に入射される光の照度に応じた光電流が出力される。なお、照度が大きくなるにつれて、光電変換素子１０３から出力される光電流も大きくなる。光電変換素子１０３から出力された光電流が第２の参照側トランジスタ２１２に流れることにより、第２の参照側トランジスタ２１２のゲート・ソース間に電位差を生じさせる。当該電位差が第２の出力側トランジスタ２１３のゲート・ソース間にも印加される。第２のカレントミラー回路２１１において、第２の参照側トランジスタ２１２と第２の出力側トランジスタ２１３のゲート電極に同じ電圧を印加することで、第２の参照側トランジスタ２１２に流れた光電流を基準として、第２の出力側トランジスタ２１３に流れる電流を制御する。
【００８４】
上記のように第２の出力側トランジスタ２１３には、光電流に基づいた電流が流れる。この電流は、第１の参照側トランジスタ１０４にも流れる。このため、第１のカレントミラー回路１０１においても、第２のカレントミラー回路２１１と同様に、第１の参照側トランジスタ１０４と３つの第１の出力側トランジスタ１０５ａ〜ｃのゲート電極に同じ電圧が印加される。これにより、第１の参照側トランジスタ１０４に流れた光電流を基準として、第１の出力側トランジスタ１０５ａ〜ｃに流れる電流を制御する。
【００８５】
その結果、第１の出力側トランジスタ１０５ａ〜ｃにも光電流に基づいた電流が流れる。これにより、３つの出力生成回路１０２ａ〜ｃで出力電流が生成される。出力生成回路１０２ａ〜ｃの動作については、後述する。３つの出力生成回路１０２ａ〜ｃで生成された出力電流の総和が、負荷抵抗１０７に流れる。これにより、負荷抵抗１０７の端子間に電位差が発生する。当該電位差をＶＲＬとし、出力電圧をＶｏｕｔと記述すると、出力端子１１０からはＶｏｕｔ＝ＶＲＬ＋ＶＳＳの電圧が出力される。
【００８６】
ここで、第２のカレントミラー回路２１１において、第２の参照側トランジスタ２１２と第２の出力側トランジスタ２１３の特性が同じであれば、光電流と同じ大きさの電流を第１のカレントミラー回路１０１の第１の参照側トランジスタ１０４に流すことができる。また、第２の参照側トランジスタ２１２及び第２の出力側トランジスタ２１３が有するチャネル長Ｌ、チャネル幅Ｗの比α＝Ｗ／Ｌの値を、それぞれ異なる値にすることにより、光電流を増幅することが可能である。例えば、第２の出力側トランジスタ２１３のαの値を変えるために、第２の出力側トランジスタ２１３のチャネル長Ｌ及びチャネル幅Ｗの大きさを変えてもよいし、第２の出力側トランジスタ２１３の個数を増やして並列接続してもよい。
【００８７】
次に、出力生成回路１０２ａ〜ｃの動作について、図２、図３、図４を用いて説明する。
【００８８】
図２は、出力生成回路１０２ａの構成を示した図である。第１の出力側トランジスタ１０５ａと内部抵抗１０６ａとが直列に接続されている。第１の出力側トランジスタ１０５ａのゲート電極には、光電流によって生じたゲート電圧が印加される。このゲート電圧をＶｇａｔｅと記述する。また、内部抵抗１０６ａの第２の電極の電位は出力電位Ｖｏｕｔとなる。
【００８９】
出力生成回路１０２ａに流れる電流をＩ、第１の出力側トランジスタ１０５ａと内部抵抗１０６ａとの接続部の電位をＶとしたときの、第１の出力側トランジスタ１０５ａ及び内部抵抗１０６ａの電圧−電流特性を図３に示す。図３において縦軸が電流で横軸が電圧を表す。図３において、曲線３０１は光電変換素子に照度Ｌ１（単位：ルクス）の光が照射された場合の第１の出力側トランジスタ１０５ａの電圧−電流特性を示し、曲線３０２は光電変換素子に照度Ｌ２（Ｌ１＜Ｌ２）の光が照射された場合の第１の出力側トランジスタ１０５ａの電圧−電流特性を示している。また、直線３０３は、内部抵抗１０６ａの電圧−電流特性を示している。出力生成回路１０２ａは、第１の出力側トランジスタ１０５ａの電圧−電流特性曲線と内部抵抗１０６ａの電圧−電流特性直線の交点（これを動作点と呼ぶ）に対応した電圧Ｖ、電流Ｉで動作する。
【００９０】
照度Ｌ１の光が照射された場合、第１の出力側トランジスタ１０５ａは曲線３０１に示したような電圧−電流特性を有し、出力生成回路１０２ａの動作点は曲線３０１と直線３０３の交点である点３０４となり、出力生成回路１０２ａには電流Ｉ１が流れる。
【００９１】
このとき、第１の出力側トランジスタ１０５ａは飽和領域で駆動している。飽和領域とは、第１の出力側トランジスタ１０５ａのゲート・ソース間電圧をＶＧＳ、ドレイン・ソース間電圧をＶＤＳ、閾値電圧をＶＴＨとすると、これらの電圧の大小関係が｜ＶＧＳ−ＶＴＨ｜＜｜ＶＤＳ｜を満たす領域である。この領域では、第１の出力側トランジスタ１０５ａには、第１の出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳのみに依存した電流が流れる。そのため、出力生成回路１０２ａには、照度に比例した電流が流れる。
【００９２】
照度Ｌ１よりも高い照度の光が照射された場合でも、第１の出力側トランジスタ１０５ａが飽和領域で駆動している照度範囲においては、出力生成回路１０２ａには、照度に比例した電流が流れる。
【００９３】
さらに照度が高くなり、照度Ｌ２の光が照射された場合、第１の出力側トランジスタ１０５ａは、曲線３０２に示したような電圧−電流特性を有する。このとき、出力生成回路１０２ａの動作点は点３０５となり、出力生成回路１０２ａには電流Ｉ２が流れる。
【００９４】
このとき、第１の出力側トランジスタ１０５ａは線形領域で駆動している。線形領域とは、第１の出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、閾値電圧ＶＴＨの大小関係が｜ＶＧＳ−ＶＴＨ｜＞｜ＶＤＳ｜を満たす領域である。この領域では、第１の出力側トランジスタ１０５ａには、第１の出力側トランジスタ１０５ａのゲート・ソース間電圧ＶＧＳ及びドレイン・ソース間電圧ＶＤＳに依存した電流が流れる。そのため、出力生成回路１０２ａに流れる電流は照度に比例しなくなり、次第にＩｍａｘに近づいていく。なお、Ｉｍａｘは、（ＶＤＤ−Ｖｏｕｔ）／Ｒｉで表される。ただし、Ｒｉは内部抵抗１０６の抵抗値である。
【００９５】
ここで、出力生成回路１０２ａの照度−電流特性を図４に示す。図４において、横軸が照度、縦軸が出力生成回路１０２ａに流れる電流であり、ともに対数目盛で表記している。
【００９６】
上述の通り、第１の出力側トランジスタ１０５ａが飽和領域で駆動している照度範囲（例えば、照度Ｌ１）においては、出力生成回路１０２ａには、照度に比例した電流が流れる。一方、第１の出力側トランジスタ１０５ａが線形領域で駆動している照度範囲（例えば、照度Ｌ２）においては、出力生成回路１０２ａに流れる電流は照度に比例しなくなり、次第にＩｍａｘに近づいていく。
【００９７】
以上、出力生成回路１０２ａについて説明したが、出力生成回路１０２ｂ及び出力生成回路１０２ｃについても同様に動作する。
【００９８】
次に、再び本実施の形態の光電変換装置の動作について説明する。本実施の形態の光電変換装置は、上述で説明したような動作を行う出力生成回路が複数個並列に接続されている。ここで、図２１に示すような、３個の出力生成回路１０２ａ〜１０２ｃが並列に接続されている場合の回路動作について、説明する。
【００９９】
３個の出力生成回路１０２ａ〜１０２ｃにおいて、第１の出力側トランジスタ１０５ａ〜１０５ｃが有するチャネル長Ｌとチャネル幅Ｗとの比α＝Ｗ／Ｌの値を、それぞれ異なる値にする。例えば、第１の出力側トランジスタ１０５ａのαをα１、第１の出力側トランジスタ１０５ｂのαをα２、第１の出力側トランジスタ１０５ｃのαをα３とし、αの大小関係をα１＞α２＞α３とする。望ましくは、α１／α２＝１０程度、α２／α３＝１０程度となるように設定するとよい。
【０１００】
なお、内部抵抗１０６ａ〜１０６ｃの抵抗値は、説明の都合上、全て同じとする。なお、内部抵抗１０６ａ〜１０６ｃの抵抗値はこれに限定されず、それぞれ異なる抵抗値を有してもよい。
【０１０１】
このとき、図２１に示した回路の回路動作について、図５に示す。図５（Ａ）は、出力生成回路１０２ａ〜１０２ｃの照度−電流特性を示している。図５（Ａ）において、横軸が照度、縦軸が出力生成回路１０２ａ〜１０２ｃのそれぞれに流れる電流であり、ともに対数目盛で表記している。
【０１０２】
なお、曲線５０１ａは第１の出力生成回路１０２ａの照度−電流特性、曲線５０１ｂは第２の出力生成回路１０２ｂの照度−電流特性、曲線５０１ｃは第３の出力生成回路１０２ｃの照度−電流特性をそれぞれ示している。
【０１０３】
出力生成回路１０２ａ〜ｃにおいて、出力側トランジスタ１０５ａ−１０５ｃが内部抵抗１０６ａ−１０６ｃとそれぞれ直列に接続される構造となっているため、第１の出力側トランジスタ１０５ａ〜ｃのαが大きい程、より低い照度において第１の出力側トランジスタ１０５ａ〜ｃを線形領域で駆動することができる。そのため、第１の出力側トランジスタ１０５ａ〜ｃのαが大きい程、より低い照度で出力生成回路１０２ａ〜ｃに流れる電流が頭打ちになる。
【０１０４】
出力生成回路１０２ａ〜１０２ｃに流れる電流の総和が、本実施の形態の光電変換装置の出力電流となる（出力電流をＩｏｕｔと記述する）。そして、この出力電流が負荷抵抗１０７に流れ、負荷抵抗１０７に生じた電位差とＶＳＳの和を出力電圧Ｖｏｕｔとして出力する。
【０１０５】
出力生成回路１０２ａ〜１０２ｃに流れる電流の総和（出力電流）を図５（Ｂ）に示す。また、出力電圧Ｖｏｕｔを図５（Ｃ）に示す。なお、図５（Ｂ）、（Ｃ）において、横軸が照度であり、対数目盛で表記している。また、縦軸が出力電流もしくは出力電圧であり、線形目盛で表記している。
【０１０６】
出力電流Ｉｏｕｔは、出力生成回路１０２ａ〜１０２ｃに流れる電流の総和であるため、図５（Ｂ）に示したように、出力電流Ｉｏｕｔは照度の対数に比例したような特性となる。また、出力電圧Ｖｏｕｔも同様に照度の対数に比例したような特性となる。
【０１０７】
以上により、本実施の形態の光電変換装置では、照度の対数に比例したような出力を得ることが可能となり、光電変換装置として使用可能な照度範囲を広げることが可能となる。
【０１０８】
また、第２のカレントミラー回路２１１を設けることにより、光電流を増幅した電流を第１のカレントミラー回路１０１に入力することができる。これにより、第１の参照側トランジスタ１０４及び第１の出力側トランジスタ１０５ａ〜ｃのゲート電圧を所望の電圧にするまでに必要な時間を短くすることができる。したがって、照度が変化した場合に、出力が所望の値に到達するまでにかかる時間を短くすることができ、照度が変化した場合でも出力の応答速度が速い光電変換装置を実現することが可能となる。
【０１０９】
なお、図２１に示した回路では、３個の出力生成回路を並列に接続されていたが、出力生成回路の個数は、複数であればこれに限定されない。出力生成回路の個数を多くすることにより、光電変換装置として使用可能な照度範囲をより広げることができ、照度に対する出力の変化をより滑らかにすることが可能となる。
【０１１０】
なお、負荷抵抗１０７は、光電変換装置に内製してもよいし、チップ抵抗などの外部抵抗を外付けしてもよい。負荷抵抗１０７を光電変換装置に内製することにより、外部抵抗が不要となるため、外部抵抗を接続する工程や部品点数を削減することができる。また、外部抵抗分の面積も不要となるため、電子機器などの光電変換部の面積を小さくすることができる。一方、負荷抵抗１０７を外付けにすることにより、負荷抵抗値のばらつき（特に温度に対する抵抗値のばらつき）の影響を低減することが可能となる。
【０１１１】
なお、図２１に示した回路では、第２の参照側トランジスタ２１２及び第２の出力側トランジスタ２１３がｎチャネル型トランジスタで構成され、第１の参照側トランジスタ１０４及び第１の出力側トランジスタ１０５ａ〜ｃがｐチャネル型トランジスタで構成されていたが、逆の構成でも良い。逆の場合の回路構成を図２２に示す。
【０１１２】
図２２に示す光電変換装置は、光電変換素子６０３と、光電変換素子６０３の出力電流（光電流とも呼ぶ）を増幅する増幅回路である第１のカレントミラー回路６０１及び第２のカレントミラー回路６１１と、３個の内部抵抗６０６ａ〜ｃと、負荷抵抗６０７と、高電位側電源線６０８と、低電位側電源線６０９と、出力端子６１０を有する。第１のカレントミラー回路６０１は、第１の参照側トランジスタ６０４及び３個の第１の出力側トランジスタ６０５ａ〜ｃを有している。第２のカレントミラー回路６１１は、第２の参照側トランジスタ６１２及び第２の出力側トランジスタ６１３を有している。
【０１１３】
なお、図２２において、第１の参照側トランジスタ６０４及び第１の出力側トランジスタ６０５ａ〜ｃはすべてｎチャネル型の電界効果型トランジスタであり、第２の参照側トランジスタ６１２及び第２の出力側トランジスタ６１３はともにｐチャネル型の電界効果型トランジスタである。
【０１１４】
なお、高電位側の電源電位をＶＤＤ、低電位側の電源電位をＶＳＳと記載する。
【０１１５】
図２２において、第２の参照側トランジスタ６１２は、第１の電極とゲート電極がダイオード接続されており、第１の電極は光電変換素子６０３の陰極に接続され、ゲート電極は第２の出力側トランジスタ６１３のゲート電極に接続され、第２の電極は高電位側電源線６０８に接続されている。
【０１１６】
第２の出力側トランジスタ６１３は、第１の電極が第１の参照側トランジスタ６０４の第１の電極に接続され、第２の電極が高電位側電源線６０８に接続されている。
【０１１７】
第１の参照側トランジスタ６０４は、第１の電極とゲート電極がダイオード接続されており、ゲート電極は３つの第１の出力側トランジスタ６０５ａ〜ｃそれぞれのゲート電極に接続され、第２の電極は光電変換素子６０３の陽極及び低電位側電源線６０９に接続されている。
【０１１８】
第１の出力側トランジスタ６０５ａの第１の電極は内部抵抗６０６ａの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ａの他端は負荷抵抗６０７の一端に接続されている。本明細書では、第１の出力側トランジスタ６０５ａと内部抵抗６０６ａとが直列接続された構成の回路を、出力生成回路６０２ａと呼ぶ。
【０１１９】
同様に、第１の出力側トランジスタ６０５ｂの第１の電極は内部抵抗６０６ｂの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ｂの他端は負荷抵抗６０７の一端に接続されている。本明細書では、第１の出力側トランジスタ６０５ｂと内部抵抗６０６ｂとが直列接続された構成の回路を、出力生成回路６０２ｂと呼ぶ。
【０１２０】
同様に、第１の出力側トランジスタ６０５ｃの第１の電極は内部抵抗６０６ｃの一端に接続され、第２の電極は低電位側電源線６０９に接続されている。内部抵抗６０６ｃの他端は負荷抵抗６０７の一端に接続されている。本明細書では、第１の出力側トランジスタ６０５ｃと内部抵抗６０６ｃとが直列接続された構成の回路を、出力生成回路６０２ｃと呼ぶ。
【０１２１】
負荷抵抗６０７は、一端が出力端子６１０と接続されており、他端は高電位側電源線６０８に接続されている。
【０１２２】
図２２に示した回路は、基本的に図２１に示した回路と同様の構成となっており、回路動作も基本的に図２１にした回路と同様である。図２１に示した回路と異なる点は、出力電圧Ｖｏｕｔである。図２２に示した回路の場合、負荷抵抗６０７の端子間に発生する電位差をＶＲＬとすると、出力端子６１０からはＶｏｕｔ＝ＶＤＤ−ＶＲＬの電圧が出力される。
【０１２３】
ここで、図２２に示した回路の出力の照度特性を図７に示す。図７（Ａ）は、出力電流Ｉｏｕｔの照度特性を示し、縦軸が出力電流（線形目盛）で横軸が照度（対数目盛）である。図７（Ｂ）は、出力電圧Ｖｏｕｔの照度特性を示し、縦軸が出力電圧（線形目盛）で横軸が照度（対数目盛）である。
【０１２４】
図２１に示した回路では、図５（Ｃ）に示したように、照度が高くなるにつれて出力電圧Ｖｏｕｔも高くなる。一方、図２２に示した回路では、照度が高くなるに連れて出力電圧Ｖｏｕｔが低くなる。いずれにしても、出力電流Ｉｏｕｔは照度の対数に比例したような特性となる。また、出力電圧Ｖｏｕｔも同様に照度の対数に比例したような特性となる。
【０１２５】
以上により、本実施の形態の光電変換装置では、照度の対数に比例したような出力を得ることが可能となり、光電変換装置として使用可能な照度範囲を広げることが可能となる。
【０１２６】
なお、図２２に示した回路では、３個の出力生成回路を並列に接続されていたが、出力生成回路の個数は、複数であればこれに限定されない。出力生成回路の個数を多くすることにより、光電変換装置として使用可能な照度範囲をより広げることができ、照度に対する出力の変化をより滑らかにすることが可能となる。
【０１２７】
なお、本実施形態に示した光電変換装置は、Ｎチャネル型及びＰチャネル型の両方のトランジスタを用いて構成されているため、トランジスタの特性ばらつきに起因した回路特性のばらつきを低減させることができる。
【０１２８】
なお、本実施の形態で説明した光電変換素子としては、通常のフォトダイオード等の光エネルギーを電気エネルギーに変換する素子を用いることができる。
【０１２９】
なお、本実施の形態で説明したｎチャネル型トランジスタ及びｐチャネル型トランジスタとして、様々な形態の電界効果トランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の光電変換装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性基板上にトランジスタを製造できる。そして、透光性基板上のトランジスタを用いて光電変換素子での光の透過を制御することが出来る。
【０１３０】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、高速で動作させることが必要となる回路を基板上に一体に形成することが出来る。なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザを照射せずに、熱処理を加えるだけで、結晶性を向上させることができる。結晶化のためにレーザを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、トランジスタ間の特性のばらつきを低減することができる。なお、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
【０１３１】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１３２】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、酸化インジウム酸化亜鉛（ＩＺＯ）、インジウム錫酸化物（ＩＴＯ）、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。
【０１３３】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【０１３４】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
【０１３５】
また、電界効果トランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板上に形成されていてもよく、さまざまな基板上に形成されていてもよい。なお本実施の形態の光電変換装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することが出来る。そのため、光電変換素子１０３又は６０３を基板上面に形成する場合に基板上面の片側からの光のみの受光に限らずに、基板の裏面から基板を透過した光を光電変換素子１０３又は６０３で受光することが可能になるため、光の受光効率を高めること事ができるという効果がある。
【０１３６】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態３）
【０１３７】
本実施の形態では、上記実施の形態で述べた光電変換回路の作製方法について、一例として、断面図を用いて述べる。図８（Ａ）〜図８（Ｄ）、及び図９（Ａ）〜図９（Ｃ）を用いて説明する。
【０１３８】
まず、基板（第１の基板３１０）上に光電変換素子及び電界効果トランジスタを形成する。ここでは基板３１０として、ガラス基板の一つであるＡＮ１００を用いる。基板上に形成する電界効果トランジスタとしては、薄膜トランジスタを用いることにより、基板上に、光電変換素子と薄膜トランジスタを連続工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。
【０１３９】
プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜３１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
【０１４０】
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
【０１４１】
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【０１４２】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
【０１４３】
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０１４４】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１４５】
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【０１４６】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０１４７】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【０１４８】
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１４９】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１５０】
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域３３１」という）を形成する（図８（Ａ）参照）。島状半導体領域を形成した後、レジストからなるマスクを除去する。
【０１５１】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１５２】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１５３】
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極３３４、配線３１４、配線３１５、端子電極３５０を形成する（図８（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０１５４】
また、ゲート電極３３４、配線３１４、配線３１５、端子電極３５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【０１５５】
次いで、島状半導体領域３３１への一導電型を付与する不純物の導入を行って、ＴＦＴ１１３のソース領域又はドレイン領域３３７の形成を行う（図８（Ｃ）参照）。本実施の形態ではｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域３３１に導入する。
【０１５６】
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１５７】
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎｍの膜厚で形成する。
【０１５８】
次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形成する（図８（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
【０１５９】
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体領域３３１を水素化する。この工程は第２の層間絶縁膜３１６に含まれる水素により島状半導体領域３３１のダングリングボンドを終端させるために行うものである。ゲート絶縁膜３１３の存在に関係なく島状半導体領域３３１を水素化することができる。
【０１６０】
また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基として、フッ素を含む。
【０１６１】
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体領域３３１を水素化するための熱処理を行い、次に第３の層間絶縁膜３１７を形成することもできる。
【０１６２】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７およびゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【０１６３】
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。
【０１６４】
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極又はドレイン電極３４１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
【０１６５】
また配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又はドレイン電極３４１を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又はドレイン電極３４１を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
【０１６６】
以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１１３を作製することができる。
【０１６７】
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成する。選択的に導電性の金属膜をエッチングして配線３１９を覆う保護電極３１８を形成する（図９（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極又はドレイン電極３４１も導電性の金属膜である保護電極３４５、３４６、３４８に覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
【０１６８】
ただし、配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又はドレイン電極３４１を、単層の導電膜で形成する場合、保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８は形成しなくてもよい。
【０１６９】
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する。
【０１７０】
ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０１７１】
また配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施の形態ではｐ型半導体層１１１ｐと接している。
【０１７２】
ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを有する光電変換層１１１が形成される。
【０１７３】
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
【０１７４】
またｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
【０１７５】
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ１μｍ〜３０μｍで形成して図９（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。
【０１７６】
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子電極１２１及び１２２を形成する。端子電極１２１及び１２２は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１２１及び端子電極１２２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
【０１７７】
以上の工程で、半田接続が可能な端子電極１２１及び端子電極１２２が形成され、図９（Ｃ）に示す構造が得られる。
【０１７８】
なお上記工程で得られる光電変換回路は、基板より個々に切断して複数の光電変換回路素子を切り出すことで大量生産が可能である。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換回路素子（例えば２ｍｍ×１．５ｍｍ）を製造することができる。
【０１７９】
なお、本実施の形態で示す島状半導体領域３３１の作製方法としては、上記作製方法に限らず他の作製方法を用いて形成することもできる。一例としては、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて島状半導体領域３３１を形成してもよい。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。
【０１８０】
ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）と呼ばれる技術を用いることもできる。
【０１８１】
貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。
【０１８２】
なお、貼り合わせ基板としては、２枚の単結晶半導体基板を貼り合わせることに限らず、ガラス基板や可撓性を有し且つ絶縁表面を有する基板等と、単結晶半導体基板とを貼り合わせてＳＯＩ基板を作製してもよい。ガラス基板と単結晶半導体基板との貼り合わせＳＯＩ基板について、図１０（Ａ）乃至図１０（Ｄ）を説明する。
【０１８３】
図１０（Ａ）に示す単結晶半導体基板１１０１は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加し、脆化層１１０３を形成する。イオンの添加はベース基板に転置する半導体膜の厚さを考慮して行われる。当該半導体膜の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、更に好ましくは１０ｎｍ乃至１００ｎｍ、更に好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１０１に添加されるようにする。なお、分離後に半導体膜の表面を研磨または溶融して平坦化するため、分離直後の半導体膜の厚さは５０ｎｍ乃至５００ｎｍとしておくことが好ましい。
【０１８４】
脆化層１１０３は、水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを添加することが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、後に行われる脆化層１１０３での分離を容易に行うことができる。
【０１８５】
単結晶半導体基板１１０１にイオンを添加する場合、イオンを高ドーズ条件で添加する必要があり、このため単結晶半導体基板１１０１の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に、酸化珪素層、窒化珪素層、若しくは窒化酸化珪素層などによりイオン添加に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいくことで、イオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができるため好ましい。
【０１８６】
次に、図１０（Ｂ）に示すように、単結晶半導体基板１１０１の表面に圧着部材１１２２を設け、単結晶半導体基板１１０１及び圧着部材１１２２を密着させ加熱し、即ち加熱処理及び加圧処理を行うことで、後の工程で脆化層１１０３を劈開面として単結晶半導体基板１１０１をガラス基板１１００から分離することを容易とする。加熱処理の温度は、脆化層１１０３が劈開する温度未満であり、且つ脆化層１１０３が脆弱となる温度であることが好ましい。例えば、４００℃未満、好ましくは３５０℃未満、更に好ましくは３００℃未満の熱処理を行うことにより、脆化層１１０３に形成された微小な空洞の体積変化が起こるが、単結晶半導体基板表面には圧着部材１１２２が設けられているため、単結晶半導体基板の表面は平坦性を保つことができる。この結果、脆化層１１０３の微小な空洞の体積変化により、脆化層１１０３に歪みが生じ、脆化層に沿って脆弱化することが可能となる。加圧処理においては、ガラス基板１１００及び単結晶半導体基板１１０１の耐圧性を考慮して接合面に垂直な方向に圧力が加わるように行う。
【０１８７】
図１０（Ｃ）に示すように、ガラス基板１１００と単結晶半導体基板１１０１とを密接させ、この両者を接合させる態様を示す。接合を行う面は、十分に清浄化しておく。そして、ガラス基板１１００及び単結晶半導体基板１１０１を加圧しながら密着させることにより、ガラス基板１１００及び単結晶半導体基板１１０１が接合する。この接合はファン・デル・ワールス力が作用しており、ガラス基板１１００と単結晶半導体基板１１０１とを圧接することで水素結合により強固な接合を行うことが可能である。
【０１８８】
良好な接合を行うために、表面を活性化することが好ましい。例えば、接合を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、ガラス基板、または単結晶半導体層の少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接合を行うことが容易となる。
【０１８９】
なお、ガラス基板１１００及び単結晶半導体基板１１０１の接合の前に行った加熱処理の代わりに、ガラス基板１１００及び単結晶半導体基板１１０１を接合した後、ガラス基板１１００側からレーザビームを単結晶半導体基板に照射し、脆化層１１０３を加熱してもよい。この結果、脆化層が脆弱化し、当該脆化層を劈開面として単結晶半導体基板１１０１をガラス基板１１００から分離することができる。
【０１９０】
図１０（Ｄ）に示すように、ガラス基板１１００と単結晶半導体基板１１０１を貼り合わせた後、脆化層１１０３を劈開面として単結晶半導体基板１１０１をガラス基板１１００から分離することで、ＳＯＩ基板を得ることができる。単結晶半導体基板１１０１の表面はガラス基板１１００と接合しているので、ガラス基板１１００上には単結晶半導体基板１１０１と同じ結晶性の半導体膜１１０２が残存することとなる。
【０１９１】
脆化層１１０３を劈開面として単結晶半導体基板１１０１をガラス基板１１００から分離する前に、分離を容易に行うためにきっかけをつくることが好ましい。具体的には、脆化層１１０３及び半導体膜１１０２の密着性を選択的（部分的）に低下させる前処理を行うことで、分離不良が少なくなり、さらに歩留まりも向上する。代表的には、ガラス基板１１００または単結晶半導体基板１１０１から脆化層１１０３にレーザビームまたはダイサーで溝を形成する例がある。
【０１９２】
また、単結晶半導体基板１１０１をガラス基板１１００から分離する際、ガラス基板１１００または単結晶半導体基板１１０１の少なくとも一方の表面に光または熱により分離可能な粘着シートを設け、ガラス基板１１００または単結晶半導体基板１１０１の一方を固定し、他方を引き剥がすことで、さらに分離が容易となる。このとき、ガラス基板１１００または単結晶半導体基板１１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。
【０１９３】
なお、分離により得られる半導体膜は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、半導体膜の表面にレーザビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと半導体膜表面が荒れる恐れがあるからである。また、得られた半導体膜の薄層化を目的として、ＣＭＰ等を行ってもよい。
【０１９４】
以上が、ガラス基板等の絶縁表面を有する基板と、単結晶半導体基板とを貼り合わせてＳＯＩ基板を作製する方法に関する説明である。
【０１９５】
また、本実施の形態で示す島状半導体領域３３１としては、上記のような多結晶半導体膜又は単結晶半導体膜に限らず微結晶半導体膜を適用することもできる。
【０１９６】
微結晶半導体膜は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非晶質半導体中に分散させて存在せしめることが可能である。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、４８１ｃｍ−１以上５２０ｃｍ−１以下の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【０１９７】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１９８】
また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
【０１９９】
また、微結晶半導体膜の酸素濃度を、５×１０１８ｃｍ−３以下、好ましくは１×１０１８ｃｍ−３以下とするとよい。また、窒素及び炭素の濃度それぞれを１×１０１９ｃｍ−３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜がｎ型化になることを防止することができる。
【０２００】
微結晶半導体膜による島状半導体領域３３１は、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下で形成する。微結晶半導体膜は後に形成される薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体膜の厚さを上記の範囲内とすることで、後に形成される薄膜トランジスタは、完全空乏型となる。また、微結晶半導体膜は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域に微結晶半導体膜を用いることで、薄膜トランジスタの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない液晶表示装置等を作製することができる。
【０２０１】
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子のスイッチングとして、チャネル形成領域が微結晶半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い装置を作製することができる。
【０２０２】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態４）
【０２０３】
本実施の形態では、上記実施の形態で述べた光電変換回路の作製方法について、実施の形態２とは異なる例として、断面図を用いて述べる。本実施の形態では電界効果トランジスタをボトムゲート型ＴＦＴで形成した構成について、図１１（Ａ）〜図１１（Ｄ）、図１２（Ａ）〜図１２（Ｃ）及び図１３を用いて説明する。
【０２０４】
まず基板３１０上に、下地絶縁膜３１２及び金属膜５１１を形成する（図１１（Ａ）参照）。この金属膜５１１として、本実施の形態では例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０２０５】
また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【０２０６】
なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に形成してもよい。
【０２０７】
次に金属膜５１１を用いて、ゲート電極５１２、配線３１４及び３１５、端子電極３５０を形成する（図１１（Ｂ）参照）。
【０２０８】
次いで、ゲート電極５１２、配線３１４及び３１５、端子電極３５０を覆うゲート絶縁膜５１４を形成する。本実施の形態では、珪素を主成分とする絶縁膜、例えばプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。
【０２０９】
次にゲート絶縁膜５１４上に島状半導体領域５１５を形成する。島状半導体領域５１５は、実施の形態２で述べた島状半導体領域３３１と同様の材料及び作製工程により形成すればよい（図１１（Ｃ）参照）。
【０２１０】
島状半導体領域５１５を形成したら、後にＴＦＴ５０３のソース領域又はドレイン領域５２１となる領域以外を覆ってマスク５１８を形成し、一導電型を付与する不純物の導入を行う（図１１（Ｄ）参照）。一導電型の不純物としては、ｎチャネル型ＴＦＴを形成する場合には、ｎ型不純物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型ＴＦＴを形成する場合には、ｐ型不純物としてホウ素（Ｂ）を用いればよい。本実施の形態ではｎ型不純物であるリン（Ｐ）を島状半導体領域５１５に導入し、ＴＦＴ５０３のソース領域又はドレイン領域５２１及びソース領域又はドレイン領域５２１の間にチャネル形成領域を形成する。
【０２１１】
次いでマスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１６、及び第３の層間絶縁膜３１７を形成する（図１１（Ｅ）参照）。第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７の材料及び作製工程は実施の形態２の記載に基づけばよい。
【０２１２】
次にゲート絶縁膜５１４、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ５０３のソース電極又はドレイン電極５３１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。次に保護電極３１８、５３３、５３６、５３８を形成する。
【０２１３】
また配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極５３３、端子電極３５１及びその保護電極５３８、ＴＦＴ５０３のソース電極又はドレイン電極５３１及びその保護電極５３６は、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。
【０２１４】
以上の工程で、ボトムゲート型ＴＦＴ５０３を作製することができる（図１２（Ａ）参照）。
【０２１５】
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図１２（Ｂ））。光電変換層１１１の材料及び作製工程等は、実施の形態２を参照すればよい。
【０２１６】
次いで封止層３２４、端子電極１２１及び１２２を形成する（図１２（Ｃ））。端子電極１２１はｎ型半導体層１１１ｎに接続されており、端子電極１２２は端子電極１２１と同一工程で形成される。
【０２１７】
さらに電極３６１及び３６２を有する基板３６０を、半田３６４及び３６３で実装する。なお基板３６０上の電極３６１は、半田３６４で端子電極１２１に実装されている。また基板３６０の電極３６２は、半田３６３端子電極１２２に実装されている（図１３参照）。
【０２１８】
図１３に示す光電変換回路において、光電変換層１１１に入射する光は、透光性を有する基板３１０及び基板３６０を用いることにより、基板３１０側及び基板３６０側の両方から入ることができる。
【０２１９】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態５）
【０２２０】
本実施の形態では、本発明の光電変換装置に筐体を形成して光の入射する方向を制御した例を、図１４（Ａ）〜図１４（Ｂ）及び図１５（Ａ）〜図１５（Ｂ）を用いて説明する。
【０２２１】
図１４（Ａ）は、図９（Ｃ）の光電変換装置に、基板３６０の電極３６１を半田３６４で端子電極１２１に実装した後に、筐体５５１を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体５５１には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０２２２】
図１４（Ａ）においては、端子電極１２１、電極３６１及び半田３６４が存在しているが、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
【０２２３】
また筐体５５１、及び以下に述べる筐体５５２〜５５４は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。
【０２２４】
図１４（Ｂ）は、図１３で示した光電変換回路に筐体５５２を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体５５２には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０２２５】
図１４（Ｂ）においても、図１４（Ａ）同様、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。
【０２２６】
図１５（Ａ）では、図９（Ｃ）の光電変換装置に、基板３６０の電極３６１を半田３６４で端子電極１２１に実装した後に、筐体５５３を形成して、光電変換層１１１に入射する光を、基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体５５３には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０２２７】
図１５（Ａ）において、基板３１０側から入射した光は、第３の層間絶縁膜３１７を通して光電変換層１１１に直接入射するので光電流を発生させ、光を検知することが可能である。
【０２２８】
図１５（Ｂ）は、図１３で示した光電変換回路に筐体５５４を形成し、光電変換層１１１に入射する光を基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体５５４には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。
【０２２９】
図１５（Ｂ）においては、基板３１０側から入射した光は、第３の層間絶縁膜３１７を通して光電変換層１１１に直接入射するので光電流を発生させ、光を検知することが可能である。
【０２３０】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態６）
【０２３１】
本実施例では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図１６、図１７（Ａ）〜図１７（Ｂ）、図１８（Ａ）〜図１８（Ｂ）、図１９、及び図２０に示す。
【０２３２】
図１６は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換装置７１２を有している。本発明は光電変換装置７１２に適用することができる。
【０２３３】
光電変換装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行ったり、光電変換装置７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
【０２３４】
図１７（Ａ）及び図１７（Ｂ）に携帯電話の別の例を示す。図１７（Ａ）及び図１７（Ｂ）において、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、光電変換装置７２７、光電変換装置７２８を示している。
【０２３５】
図１７（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換装置７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
【０２３６】
また図１７（Ｂ）に示す携帯電話では、図１７（Ａ）の構成に加えて、本体７２１の内部に光電変換装置７２８を設けている。光電変換装置７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
【０２３７】
図１８（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
【０２３８】
また図１８（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
【０２３９】
図１８（Ａ）のコンピュータに設けられる表示部７３３、及び図１８（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１９に示す。
【０２４０】
図１９に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び基板７５１ｂ、基板７５１ａ及び基板７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２ａ及び偏光フィルタ７５２ｂ、及びバックライト７５３等を有している。また筐体７６１には光電変換装置７５４が形成されている。
【０２４１】
本発明を用いて作製された光電変換装置７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
【０２４２】
図２０（Ａ）及び図２０（Ｂ）は、本発明の光電変換装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２０（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２０（Ｂ）は、後面方向から見た斜視図である。図２０（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
【０２４３】
また、図２０（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
【０２４４】
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０２４５】
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０２４６】
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２０（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
【０２４７】
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０２４８】
レンズ８０５は、デジタルカメラの正面に配置されている。レンズ８０５は、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズ８０５の後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
【０２４９】
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズ８０５の位置を移動するものであり、撮影時には、鏡胴８０６を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０２５０】
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０２５１】
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０２５２】
本発明の光電変換装置を図２０（Ａ）及び図２０（Ｂ）に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。本発明の光電変換装置は、照度の対数に比例したような出力を得ることが可能なため、感知することができる光の有無及び強さの範囲を広げることができる。
【０２５３】
また本発明の光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
【０２５４】
なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
【図面の簡単な説明】
【０２５５】
【図１】本発明の光電変換装置の回路構成を示す図。
【図２】本発明の光電変換装置の出力生成回路の構成を示す図。
【図３】本発明の光電変換装置の出力生成回路の電圧−電流特性を示す図。
【図４】本発明の光電変換装置の出力生成回路の照度−電流特性を示す図。
【図５】本発明の光電変換装置の出力生成回路の照度−電流、電圧特性を示す図。
【図６】本発明の光電変換装置の回路構成を示す図。
【図７】本発明の光電変換装置の出力生成回路の照度−電流、電圧特性を示す図。
【図８】本発明の光電変換回路の作製工程を示す図。
【図９】本発明の光電変換回路の作製工程を示す図。
【図１０】本発明の光電変換回路の作製工程を示す図。
【図１１】本発明の光電変換回路の作製工程を示す図。
【図１２】本発明の光電変換回路の作製工程を示す図。
【図１３】本発明の光電変換回路の断面図。
【図１４】本発明の光電変換回路の断面図。
【図１５】本発明の光電変換回路の断面図。
【図１６】本発明の光電変換装置を実装した装置を示す図。
【図１７】本発明の光電変換装置を実装した装置を示す図。
【図１８】本発明の光電変換装置を実装した装置を示す図。
【図１９】本発明の光電変換装置を実装した装置を示す図。
【図２０】本発明の光電変換装置を実装した装置を示す図。
【図２１】本発明の光電変換装置の回路構成を示す図。
【図２２】本発明の光電変換装置の回路構成を示す図。
【符号の説明】
【０２５６】
１０１    カレントミラー回路
１０２ａ    出力生成回路
１０２ｂ    出力生成回路
１０２ｃ    出力生成回路
１０３    光電変換素子
１０４    参照側トランジスタ
１０５ａ    出力側トランジスタ
１０５ｂ    出力側トランジスタ
１０５ｃ    出力側トランジスタ
１０６    内部抵抗
１０６ａ    内部抵抗
１０６ｂ    内部抵抗
１０６ｃ    内部抵抗
１０７    負荷抵抗
１０８    高電位側電源線
１０９    低電位側電源線
１１０    出力端子
１１１    光電変換層
１１１ｉ    ｉ型半導体層
１１１ｎ    ｎ型半導体層
１１１ｐ    ｐ型半導体層
１１３    ＴＦＴ
１２１    端子電極
１２２    端子電極
２１１    第２のカレントミラー回路
２１２    第２の参照側トランジスタ
２１３    第２の出力側トランジスタ
【図１】
0005222649.tif 000002
【図２】
0005222649.tif 000003
【図３】
0005222649.tif 000004
【図４】
0005222649.tif 000005
【図５】
0005222649.tif 000006
【図６】
0005222649.tif 000007
【図７】
0005222649.tif 000008
【図８】
0005222649.tif 000009
【図９】
0005222649.tif 000010
【図１０】
0005222649.tif 000011
【図１１】
0005222649.tif 000012
【図１２】
0005222649.tif 000013
【図１３】
0005222649.tif 000014
【図１４】
0005222649.tif 000015
【図１５】
0005222649.tif 000016
【図１６】
0005222649.tif 000017
【図１７】
0005222649.tif 000018
【図１８】
0005222649.tif 000019
【図１９】
0005222649.tif 000020
【図２０】
0005222649.tif 000021
【図２１】
0005222649.tif 000022
【図２２】
0005222649.tif 000023