(57)【特許請求の範囲】
【請求項１】
半導体基板（１０）を設ける工程と、
上記半導体基板（１０）の正面（１２）に半導体回路構造を形成する工程と、
上記半導体基板（１０）の上記正面（１２）において、上記半導体回路構造間に、少なくとも１つの分離トレンチ（１５）を製造する工程と、
少なくとも上記分離トレンチ（１５）の底部（１６）に、層（２０）を製造する工程と、
上記半導体基板（１０）の背面（１３）において、少なくとも上記分離トレンチ（１５）の上記底部（１６）における上記層（２０）まで上記半導体基板（１０）を薄化する工程と、
薄化された上記半導体基板（１０）の上記背面（１３）に別の層（３５）を製造する工程と、
上記層（２０）および上記別の層（３５）を切断して、複数の個々の半導体回路構造（５０、５０'、５０''）を製造する工程とを含み、
半導体回路構造として、少なくとも１つのセルトレンチ（３０）が形成され、
上記少なくとも１つの分離トレンチ（１５）および上記少なくとも１つのセルトレンチ（３０）は、同一の処理工程において製造され、
上記少なくとも１つのセルトレンチ（３０）は、上記半導体基板（１０）に形成されている半導体回路構造製造方法。
【請求項２】
上記半導体回路構造は、上記半導体基板（１０）の上記正面（１２）において、上記少なくとも１つの分離トレンチ（１５）のトレンチ深度ｔよりも小さい深度を有するように、あるいは、最大でも上記少なくとも１つの分離トレンチ（１５）のトレンチ深度ｔと同一の深度を有するように形成される請求項１に記載の方法。
【請求項３】
上記少なくとも１つの分離トレンチ（１５）および上記少なくとも１つのセルトレンチ（３０）は、異方性エッチング処理を用いて製造される請求項１に記載の方法。
【請求項４】
上記少なくとも１つの分離トレンチ（１５）は、上記少なくとも１つのセルトレンチ（３０）よりも大きい幅を有するように形成される請求項１に記載の方法。
【請求項５】
上記層（２０）は、上記半導体基板（１０）とは異なる材料によって形成される請求項１に記載の方法。
【請求項６】
上記層（２０）は、上記半導体基板（１０）の熱酸化によって製造される請求項１に記載の方法。
【請求項７】
上記層（２０）は、２００ｎｍ〜７００ｎｍの範囲の層厚となるように製造される請求項１に記載の方法。
【請求項８】
上記層（２０）は、上記少なくとも１つの分離トレンチ（１５）の側壁（１７）にも製造される請求項１に記載の方法。
【請求項９】
上記半導体基板（１０）を薄化する上記工程は、ＣＭＰ法を用いて行われる請求項１に記載の方法。
【請求項１０】
上記別の層（３５）は金属から製造される請求項１に記載の方法。
【請求項１１】
上記層（２０）および上記別の層（３５）を切断する上記工程は、少なくとも部分的に機械的に行われる請求項１に記載の方法。
【請求項１２】
機械的分離は、ウォータージェット、断絶、もしくはその双方を用いて行われる請求項１１に記載の方法。
【請求項１３】
上記層（２０）および上記別の層（３５）を切断する上記工程は、少なくとも部分的には熱的に行われる請求項１に記載の方法。
【請求項１４】
熱的分離は、レーザビームを用いて行われる請求項１３に記載の方法。
【請求項１５】
上記層（２０）および上記別の層（３５）を切断する上記工程は、少なくとも部分的には化学的に行われる請求項１に記載の方法。
【請求項１６】
化学的分離は、ＨＦエッチングを用いて行われる請求項１５に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明の典型的な実施形態は、分離トレンチを用いることによって、薄化された半導体基板から半導体回路構造を製造する半導体回路構造製造方法に関する。
【０００２】
〔背景技術〕
半導体回路構造（チップ）の製造においては、数百μｍの厚さの円形半導体ウェハが出発材料となる。この材料から、様々な処理工程によって、表面から数μｍの層深度にかけて個々の素子が同時に製造される。製造手順における第１の段階では、チップがウェハ上に行列状に配置され、そして基板材料によって相互接続される。
【０００３】
これらのチップを独立した素子に個別化するためには、通常は、標準的な分離方法が用いられる。従来、チップの個別化には、主に切断工程が用いられている。この場合、基板キャリア上の素子間の領域を切断するために、非常に薄い切断ブレードが用いられる。
【０００４】
最近では、上述の切断技術に加えて、他の技術を用いてチップ個別化が行われている。この一例としては、レーザ切断方法を用いたチップ個別化が挙げられる。
【０００５】
別の方法は、「先ダイシング法」に基づいている。先ダイシング法では、特定の深度を有する分離トレンチをウェハ内に形成し、そして当該ウェハの背面を分離トレンチまで薄化することによって、チップを個別化する。
【特許文献１】米国特許出願公開第２００６／１２８１１９号明細書
【特許文献２】特開平１０−０２２３７８公報（Abstract und in Form der elektronischen Uebersetzung）
【０００６】
〔概要〕
本発明の実施形態は、一般的には、半導体基板を分割する半導体基板分割方法に関する。本方法では、半導体基板が設けられ、当該半導体基板の正面に、少なくとも１つの分離トレンチが製造され、少なくとも上記少なくとも１つの分離トレンチの底部に層が製造され、上記半導体基板が、上記半導体基板の背面において、少なくとも上記少なくとも１つの分離トレンチの上記底部における上記層まで薄化され、そして上記層が切断されて、上記半導体基板が個々の断片に分割される。
【０００７】
本発明の実施形態は、具体的には、半導体回路構造を製造する方法に関する。本方法では、半導体基板が設けられ、当該半導体基板の正面に、少なくとも２つの半導体回路構造が形成され、上記半導体基板の上記正面において、上記少なくとも２つの半導体回路構造間に、少なくとも１つの分離トレンチが製造され、少なくとも上記分離トレンチの底部に層が製造され、上記半導体基板が、上記半導体基板の背面において、少なくとも上記分離トレンチの上記底部における上記層まで薄化され、薄化された上記半導体基板の上記背面に別の層が製造され、そして上記層および上記別の層が切断されて、複数の個々の半導体回路構造が製造される。
【０００８】
〔図面の簡単な説明〕
図１は、半導体基板分割方法を概略断面図１ａ〜図１ｅに基づいて示している。
【０００９】
図２は、半導体回路構造製造方法を概略断面図２ａ〜図２ｆに基づいて示している。
【００１０】
〔詳細な説明〕
以下では、図面を参照しながら実施形態についてより詳しく説明する。しかしその前に、同一の箇所には同一または同様の参照符号が付されており、そのような箇所については繰り返し説明していない点について留意されたい。
【００１１】
しかしながら本発明は、具体的に説明されている実施形態に限定されるものではなく、変更および変化を適宜加えることができる。一実施形態の個々の特徴および特徴の組み合わせと、別の実施形態の特徴および特徴の組み合わせとを適切に組み合わせて、本発明に係るさらに別の実施形態を得た場合、これは本発明の範囲に包含される。
【００１２】
図１は、半導体基板分割方法を抜粋して示している。
【００１３】
まず、図１ａに示されているように、半導体基板１０が設けられる。半導体基板１０は、技術世代に応じて、例えば直径が６インチ、８インチ、または３００ｍｍである市販の半導体ウェハであってよい。
【００１４】
図１ｂに概略的に示されているように、半導体基板１０の正面１２に分離トレンチ１５が製造される。分離トレンチ１５は、半導体基板１０内に、所定のトレンチ深度ｔおよび端部（end）を有している。
【００１５】
図１ｃに示されているように、分離トレンチ１５内には、少なくとも分離トレンチ１５の底部１６において、層２０が製造される。しかし層２０は、分離トレンチの側壁１７、および（図示されていないが）半導体基板１０の表面１２上にも伸びていてよい。
【００１６】
層２０は、一般的には、半導体基板１０とは異なる材料から形成される。従って層２０は、例えば、半導体基板１０の熱酸化によって製造された酸化物であってよく、あるいは堆積された窒化物であってよい。上記層は、例えばその層厚が２００ｎｍ〜７００ｎｍとなるように製造される。
【００１７】
次に、半導体基板１０の背面１３が、少なくとも、分離トレンチ１５の底部１６に位置する層２０まで薄化される。図１ｄは、薄化処理の結果を示している。
【００１８】
あるいは、上記薄化処理は、部分的に層（２０）内部において行うこともできる。
【００１９】
薄化においては、例えばウェハ処理において従来用いられている研磨法などのＣＭＰ法（化学的機械的研磨）を用いて、極薄層が均一に除去される。この場合、層２０は、薄化処理のためのストップ層として機能する。これによって、半導体基板の厚みを正確に構成することができる。
【００２０】
薄化後、半導体基板１０は、図１ｅに示されているように、分離トレンチ１５の底部１６に位置する層２０を切断することによって個々の断片２５、２５’、２５’’に分割される。
【００２１】
上記切断は、少なくとも部分的には、機械的に（例えば、ウォータージェットを用いる、および／または、単に個々のセグメント２５、２５’、２５’’に作用する力を用いて断絶する）、あるいは熱的に（例えばレーザビームを用いる）、あるいは化学的に（例えば、層材料としてＳｉＯ２が用いられる場合はＨＦエッチングを用いる）、行われる。
【００２２】
上記分離トレンチの底部に位置する上記層によって、正確に、高い信頼性で、費用効果的に、半導体基板を所望の厚みまで薄化することができる。ここでは、上記層は、薄化処理におけるストップ層として用いられる。後に行われる半導体基板の分割も同様に、例えば単に薄層を機械的に断絶することによって、費用効果的かつ高い信頼性で行うことができる。
【００２３】
図２は、本発明の典型的な別の実施形態として、半導体回路構造を製造する半導体回路構造製造方法を抜粋して示している。
【００２４】
典型的な本実施形態に係る、半導体回路構造製造方法工程は、前述の半導体基板を分割するための典型的な実施形態と非常に類似している。
【００２５】
図２ａ〜図２ｄは、半導体回路構造を製造する半導体回路構造製造方法を抜粋して示している。図２ａ〜図２ｄは、半導体基板１０の正面１３において半導体回路構造３０が存在している点においてのみ、図１ａ〜図１ｄの説明とは異なっている。
【００２６】
半導体回路構造３０は、例えば、ドーパント領域あるいはセルトレンチを含んでいてよい。一例として、当該セルトレンチ内に、絶縁層（図示せず）によって半導体基板１０から分離されたフィールドプレートおよび／またはゲート電極（例えばゲート酸化物）を形成することができる。
【００２７】
これらの半導体回路構造３０の深度は、分離トレンチ１５のトレンチ深度ｔよりも小さくなるか、あるいは、最大でも分離トレンチ１５のトレンチ深度ｔと同一となるように形成されなければならない。
【００２８】
製造プロセスを容易にするため、および費用面での理由のために、セルトレンチ３０は、例えば、分離トレンチ１５と同一の処理工程において製造することができる。分離トレンチ１５およびセルトレンチ３０は、一般的には、異方性エッチング処理を用いて製造される。分離トレンチ１５は、例えば、セルトレンチ３０の幅よりも大きい幅を有するように形成される。これによって、異方性エッチングに対して、例えばセルトレンチ３０よりも深い分離トレンチ１５の形成が容易になる。
【００２９】
図１とは対照的に、図２ｅには、薄化された半導体基板１０の背面１３に製造された別の層３５が示されている。別の層３５は、例えば金属から製造することができ、また、例えば垂直半導体素子の背面メタライゼーションを形成する。
【００３０】
別の層３５は、分離トレンチ１５上を含め、半導体基板１０の背面１３の全領域上に堆積される。これは、分離トレンチ１５の底部１６を閉鎖する、分離トレンチ１５内の層２０によって可能となる。
【００３１】
層２０はまず、図１に関する説明箇所において述べたように、半導体基板１０の薄化処理におけるストップ層として用いることができる。しかし薄化後には、層２０は、別の方法で既に分割された半導体基板１０のセグメント間において、「ブリッジ」または機械的結合としても機能する。
【００３２】
従って、別の層３５は、背面１３の全体を途切れることなく覆うことができる。さらに、層２０によって閉鎖された分離トレンチ１５の底部１６は、分離トレンチ１５の側壁１７が別の層３５によって被覆されることを防ぐ。もし側壁１７が被覆された場合、主に金属によって被覆された場合、半導体回路構造５０、５０’、５０’’の正面１２と背面１３との間において短絡が生じる危険性がある。このため、半導体回路構造５０、５０’、５０’’の信頼性は層２０によって向上する。
【００３３】
図２ｆは、半導体回路構造５０、５０’、５０’’の最終製造工程を示している。この工程では、層２０および別の層３５は、分離トレンチ１５に沿って切断される。これによって、半導体基板１０内に複数製造された半導体回路構造５０、５０’、５０’’が個別化される。層２０および別の層３５の切断も同様に、図１に関連して説明したように、層２０および層３５を少なくとも部分的には、機械的、熱的、あるいは化学的に処理することによって行うことができる。
【００３４】
上記層は、薄化後であっても半導体基板を結合し、半導体基板の背面において分離トレンチを閉鎖したままであるという利点を有しているため、例えば、効果的且つ高い信頼性で半導体基板の背面に背面メタライゼーションを塗布することができる。個別化も同様に、例えば単に上記層および背面メタライゼーションを機械的に切断することによって、費用効果的且つ高い信頼性で行うことができる。
【００３５】
図示されていない一実施形態では、分離トレンチ１５にさらなる充填材料を部分的または完全に充填して、これを半導体基板１０の分離中に同様に切断または除去することも可能である。
【００３６】
図示されていないさらに別の実施形態では、薄化処理中に半導体基板１０の正面１２に膜を粘着させて、機械的安定性をさらに高めることも可能である。半導体回路構造５０、５０’、５０’’の個別化は、例えば、上記膜からの除去中において、層２０および層３５を切断するために必要とされる機械力を用いて行うことができる。
【００３７】
記載されている実施形態は、本発明を単に例示するためのものであり、包括的な実施形態であると解釈することはできない点について、ここで再度述べておく。さらに、図は単なる概略図として解釈されるべきであって、互いに相対的な縮尺とはなっておらず、実際の縮尺を反映したものではない点についても、ここで再度述べておく。
【図面の簡単な説明】
【００３８】
【図１Ａ】半導体基板分割方法を示す概略断面図である。
【図１Ｂ】半導体基板分割方法を示す概略断面図である。
【図１Ｃ】半導体基板分割方法を示す概略断面図である。
【図１Ｄ】半導体基板分割方法を示す概略断面図である。
【図１Ｅ】半導体基板分割方法を示す概略断面図である。
【図２Ａ】半導体回路構造製造方法を示す概略断面図である。
【図２Ｂ】半導体回路構造製造方法を示す概略断面図である。
【図２Ｃ】半導体回路構造製造方法を示す概略断面図である。
【図２Ｄ】半導体回路構造製造方法を示す概略断面図である。
【図２Ｅ】半導体回路構造製造方法を示す概略断面図である。
【図２Ｆ】半導体回路構造製造方法を示す概略断面図である。
【図１Ａ】
0005208626.tif 000002
【図１Ｂ】
0005208626.tif 000003
【図１Ｃ】
0005208626.tif 000004
【図１Ｄ】
0005208626.tif 000005
【図１Ｅ】
0005208626.tif 000006
【図２Ａ】
0005208626.tif 000007
【図２Ｂ】
0005208626.tif 000008
【図２Ｃ】
0005208626.tif 000009
【図２Ｄ】
0005208626.tif 000010
【図２Ｅ】
0005208626.tif 000011
【図２Ｆ】
0005208626.tif 000012