(57)【特許請求の範囲】
【請求項１】
入力ポートと出力ポートを備えた波長選択スイッチと、
前記波長選択スイッチの動作を制御するための設定情報が記憶された不揮発性メモリと、
前記不揮発性メモリより高速に読み書きが可能で、前記不揮発性メモリに記憶されている前記設定情報の複製を記憶する高速メモリと、
前記高速メモリから読み出した前記設定情報に基づき、前記波長選択スイッチの動作を制御する制御手段と
を備え、
前記制御手段は、
前記不揮発性メモリに記憶されている前記設定情報を定期的に読み出して、読み出した前記設定情報の複製を前記高速メモリに書き込む
ことを特徴とする波長選択スイッチシステム。
【請求項２】
前記制御手段と前記不揮発性メモリとの間、および前記制御手段と前記高速メモリとの間で転送されるデータの正常性を確認する正常性確認手段と、
前記正常性確認手段により正常性が確認できない際は、故障履歴情報を前記不揮発性メモリに書き込む故障履歴書き込み手段と、
前記正常性が確認できない際に外部に対して故障発生を示す情報を通知する故障通知手段と
をさらに備えたことを特徴とする請求項１に記載の波長選択スイッチシステム。
【請求項３】
前記不揮発性メモリはフラッシュメモリであり、予め正常性確認箇所に対応する前記フラッシュメモリ上の該当番地のビットを１としておき、故障が発生した場合には、該当番地のビットを０とすることにより、前記故障履歴情報の書き込みを行うことを特徴とする請求項２に記載の波長選択スイッチシステム。
【請求項４】
前記制御手段は、第１の制御回路と、第２の制御回路とから構成され、
一方の制御回路の回路情報を再構築する際に、他方の制御回路が前記波長選択スイッチの動作を制御するとともに、前記再構築するべき制御回路の回路情報の再構築を行うことを特徴とする請求項１から３のいずれか１項に記載の波長選択スイッチシステム。
【請求項５】
入力ポートと出力ポートを備えた波長選択スイッチと、
前記波長選択スイッチの動作を制御するための設定情報が記憶された不揮発性メモリと、
前記不揮発性メモリより高速に読み書きが可能で、前記不揮発性メモリに記憶されている前記設定情報の複製を記憶する高速メモリと、
前記高速メモリから読み出した前記設定情報に基づき、前記波長選択スイッチの動作を制御する制御手段と
を備えた波長選択スイッチシステムの制御方法であって、
前記制御手段が、前記不揮発性メモリに記憶されている前記設定情報を定期的に読み出して、読み出した前記設定情報の複製を前記高速メモリに書き込むステップ
を有することを特徴とする波長選択スイッチシステムの制御方法。
【請求項６】
前記制御手段と前記不揮発性メモリとの間、および前記制御手段と前記高速メモリとの間で転送されるデータの正常性を確認する正常性確認ステップと、
前記正常性確認ステップにより正常性が確認できない際は、故障履歴情報を前記不揮発性メモリに書き込む故障履歴書き込みステップと、
前記正常性が確認できない際に外部に対して故障発生を示す情報を通知する故障通知ステップと
をさらに有することを特徴とする請求項５に記載の波長選択スイッチシステムの制御方法。
【請求項７】
前記不揮発性メモリはフラッシュメモリであり、予め正常性確認箇所に対応する前記フラッシュメモリ上の該当番地のビットを１としておき、故障が発生した場合には、該当番地のビットを０とすることにより、前記故障履歴情報の書き込みを行うことを特徴とする請求項６に記載の波長選択スイッチシステムの制御方法。
【請求項８】
前記制御手段は、第１の制御回路と、第２の制御回路とから構成され、
一方の制御回路の回路情報を再構築する際に、他方の制御回路が前記波長選択スイッチの動作を制御するとともに、前記再構築するべき制御回路の回路情報の再構築を行うステップを有することを特徴とする請求項５から７のいずれか１項に記載の波長選択スイッチシステムの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバ通信システムで利用される波長選択スイッチおよびその制御回路等の周辺回路を備えた波長選択スイッチシステム及び波長選択スイッチの制御方法に関する。
【背景技術】
【０００２】
従来から、複数の光ノードと光ノード間を接続する光ファイバで構成されたフォトニックネットワークが知られている。図４は、フォトニックネットワークの構成を示す図である。フォトニックネットワークを介してクライアント信号を転送する場合は、信号を送信する光ノードにおいてクライアント信号を光信号に変換し、変換した光信号を、送信する光ノードから光信号を受信する光ノードまで転送して、受信する光ノードにおいて光信号からクライアント信号に変換する。送信ノードから受信ノードに到るまでの光信号が通過する経路を光パスと呼ぶ。
【０００３】
図４に示すフォトニックネットワークにおいては、光ノードにＲＯＡＤＭ（Reconfigurable Optical Add/Drop Multiplexer）ノードを用いている。ＲＯＡＤＭノードは、隣接したＲＯＡＤＭノードから転送された波長多重（ＷＤＭ：Wavelength Division Multiplexing）信号から、波長単位で光信号の分岐・挿入を行い、隣接したＲＯＡＤＭノードにＷＤＭ信号を転送することを可能にするノードである。ＲＯＡＤＭノードには、最近では波長選択スイッチ（例えば、特許文献１参照）が用いられている。
【０００４】
実用化されている波長選択スイッチでは、例えば、９つの入力ポートと１つの出力ポートを有し、出力ポートから出力される光信号を、任意の入力ポートからの任意の波長に設定できるインタフェースを有している。また、光出力ポートからの光信号のレベルを均一化するために、波長ごとに光減衰率を設定する機能も有している。図５は波長選択スイッチを具備したＲＯＡＤＭノードの構成を示す図である。図５において、ＲＯＡＤＭノードは、光信号の経路を切替える波長選択スイッチ（ＷＳＳ）と、光増幅器、クライアント信号を光信号に変換して送信する送信機と、光信号を受信してクライアント信号に変換する受信機と、光カップラとで構成されている。
【０００５】
波長選択スイッチの一例としては、各ポートからのＷＤＭ信号の波長の経路を分離する回折格子などの波長分離素子と、各波長の経路を変更する多数の可動型ミラーからなり、ミラーの可動は電圧印加により実現される。
【０００６】
この構成において、波長選択スイッチは、定常状態における光信号経路の切替と波長間のレベル偏差の低減のための減衰率調整を、広い環境温度下において安定に実現する必要がある。このため、波長選択スイッチには、温度補償機能等を備えた比較的複雑な制御回路と波長選択スイッチの制御情報を入力するための外部インタフェース機能、これらの動作の正常性をチェックする監視機能などを備えた制御システムが内蔵されていることが多い。
【０００７】
図６は、波長選択スイッチシステムの構成を示すブロック図である。図６に示す波長選択スイッチシステム１では、外部とのインタフェースがディジタルインタフェースとなっていて、波長選択スイッチシステム１内はほとんどディジタル回路で構成されている。波長選択スイッチ２内のミラー２１の駆動は電圧制御となるので、ここにはディジタル―アナログ変換回路（ＤＡＣ）３２、また温度補償用の温度センサ２２などのセンサ部品にはアナログ―ディジタル変換回路（ＡＤＣ）３３が接続されるものの、これらを除くとすべてがディジタル回路で構成されている。波長選択スイッチシステム１内の制御部３は、電源が投入されると不揮発メモリ３６に保持されているミラー２１の設定情報と温度センサ２２による波長選択スイッチの温度を基にミラー２１の駆動電圧を計算してＤＡＣ３２に電圧を出力するようにＦＰＧＡ（Field-Programmable Gate Array）等によって構成する制御回路３１が命令する。
【０００８】
例えば、１００波長分のミラー２１を有し、そのミラー１枚あたり３つの電極で制御するような構造である場合には、１００×３＝３００もの出力ポートを持ったＤＡＣ（または複数のＤＡＣ群）が使われる。定常状態において制御回路３１は、（１）不揮発メモリ３６上のミラー設定情報を読み出し、（２）温度センサ２２からの温度情報を用いて温度補償値の算出、（３）ＤＡＣ３２への電圧設定命令、という（１）〜（３）の処理動作が繰り返される。なお、制御回路３１は、入出力インタフェース３４を介してＩ／Ｏポートからのスイッチ設定命令を受けとると不揮発メモリ３６の書き換えを行い、書き換え後は、書き換えられたミラー設定情報を基にミラー２１の動作を制御する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−８６７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、通信システムにおいては、故障が少ないことが非常に重要視される。しかるに、上記のように波長選択スイッチシステム１には大規模な回路が必要な状況にあり、信頼性を高める仕組みを取り入れることが必要となっている。例えば、入出力インタフェース３４には、Ｉ／Ｏポートを介してミラー２１を駆動するための設定情報が入力されるが、この情報は不揮発メモリ３６に保持される。ミラー２１の駆動を高頻度に行うためには、この設定情報を高速に読み出すことが必要である。
【００１１】
しかしながら、不揮発メモリ３６に代えて、ミラー設定情報を高速に読み出すことが可能なＳＲＡＭ（Static Random Access Memory）等の高速メモリ（揮発性メモリ等の読み書き動作が不揮発性メモリより速いメモリ）を用いた場合は、宇宙線の影響によりソフトエラーを引き起こす場合があり、メモリ規模が大きいほど信頼性を損なう確率は高くなるという問題がある。また、制御回路自体が複雑になってしまったために、制御回路３１内に潜在的に不具合が残っている場合があり、運用中に制御回路３１が停止してしまう可能性を有しているという問題もある。これらの問題が発生した時には、問題の解明・切り分けを行って再発を防止する必要があるが、通信システムの故障発生時には、システムの機能回復が優先されるために、故障原因の切り分けが困難となるケースが少なくない。
【００１２】
本発明は、このような事情に鑑みてなされたもので、設定情報読み出しの信頼性を向上させることができる波長選択スイッチシステム及び波長選択スイッチの制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、入力ポートと出力ポートを備えた波長選択スイッチと、前記波長選択スイッチの動作を制御するための設定情報が記憶された不揮発性メモリと、前記不揮発性メモリより高速に読み書きが可能で、前記不揮発性メモリに記憶されている前記設定情報の複製を記憶する高速メモリと、前記高速メモリから読み出した前記設定情報に基づき、前記波長選択スイッチの動作を制御する制御手段とを備え、前記制御手段は、前記不揮発性メモリに記憶されている前記設定情報を定期的に読み出して、読み出した前記設定情報の複製を前記高速メモリに書き込むことを特徴とする。
【００１４】
本発明は、前記制御手段と前記不揮発性メモリとの間、および前記制御手段と前記高速メモリとの間で転送されるデータの正常性を確認する正常性確認手段と、前記正常性確認手段により正常性が確認できない際は、故障履歴情報を前記不揮発性メモリに書き込む故障履歴書き込み手段と、前記正常性が確認できない際に外部に対して故障発生を示す情報を通知する故障通知手段とをさらに備えたことを特徴とする。
【００１５】
本発明は、前記不揮発性メモリはフラッシュメモリであり、予め正常性確認箇所に対応する前記フラッシュメモリ上の該当番地のビットを１としておき、故障が発生した場合には、該当番地のビットを０とすることにより、前記故障履歴情報の書き込みを行うことを特徴とする。
【００１６】
本発明は、前記制御手段は、第１の制御回路と、第２の制御回路とから構成され、一方の制御回路の回路情報を再構築する際に、他方の制御回路が前記波長選択スイッチの動作を制御するとともに、前記再構築するべき制御回路の回路情報の再構築を行うことを特徴とする。
【００１７】
本発明は、入力ポートと出力ポートを備えた波長選択スイッチと、前記波長選択スイッチの動作を制御するための設定情報が記憶された不揮発性メモリと、前記不揮発性メモリより高速に読み書きが可能で、前記不揮発性メモリに記憶されている前記設定情報の複製を記憶する高速メモリと、前記高速メモリから読み出した前記設定情報に基づき、前記波長選択スイッチの動作を制御する制御手段とを備えた波長選択スイッチシステムの制御方法であって、前記制御手段が、前記不揮発性メモリに記憶されている前記設定情報を定期的に読み出して、読み出した前記設定情報の複製を前記高速メモリに書き込むステップを有することを特徴とする。
【００１８】
本発明は、前記制御手段と前記不揮発性メモリとの間、および前記制御手段と前記高速メモリとの間で転送されるデータの正常性を確認する正常性確認ステップと、前記正常性確認ステップにより正常性が確認できない際は、故障履歴情報を前記不揮発性メモリに書き込む故障履歴書き込みステップと、前記正常性が確認できない際に外部に対して故障発生を示す情報を通知する故障通知ステップとをさらに有することを特徴とする。
【００１９】
本発明は、前記不揮発性メモリはフラッシュメモリであり、予め正常性確認箇所に対応する前記フラッシュメモリ上の該当番地のビットを１としておき、故障が発生した場合には、該当番地のビットを０とすることにより、前記故障履歴情報の書き込みを行うことを特徴とする。
【００２０】
本発明は、前記制御手段は、第１の制御回路と、第２の制御回路とから構成され、一方の制御回路の回路情報を再構築する際に、他方の制御回路が前記波長選択スイッチの動作を制御するとともに、前記再構築するべき制御回路の回路情報の再構築を行うステップを有することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、不揮発性メモリより高速に読み書きが可能で、不揮発性メモリに記憶されている設定情報の複製を記憶する高速メモリを備えるようにして、不揮発性メモリに記憶されている設定情報を定期的に読み出して、読み出した設定情報の複製を高速メモリに書き込み、高速メモリから高速に設定情報を読み出して、波長選択スイッチの動作を制御するようにしたため、従来のものに比べて信頼性が向上するという効果が得られる。
また、万が一故障が発生した場合にも故障履歴情報を記憶しておくようにしたため、原因切り分けができ、故障発生原因の究明が容易になる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態の構成を示すブロック図である。
【図２】本発明の第２の実施形態の構成を示すブロック図である。
【図３】本発明の第３の実施形態の構成を示すブロック図である。
【図４】フォトニックネットワークの構成を示す図である。
【図５】ＲＯＡＤＭノードの構成を示す図である。
【図６】従来技術による波長選択スイッチシステムの構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態による波長選択スイッチシステムを説明する。図１は同実施形態の構成を示すブロック図である。この図において、図６に示す従来のシステムと同一の部分には同一の符号を付し、その説明を省略する。図１に示すシステムが従来のシステムと異なる点は、高速メモリ３５を新たに備えている点である。高速メモリとは、例えば、ＳＲＡＭ等の揮発性メモリであり、不揮発メモリ３６より読み書き動作が速いメモリのことである。高速メモリ３５を備えることで、従来技術における（１）不揮発メモリ上のミラー設定情報の読み出し部分が、（１）’高速メモリ上のミラー設定情報の読み出しに変更となるためにミラー２１を高速に制御できるようになる。
【００２４】
その上で、定常的にＳＲＡＭなどの高速メモリ３５を使用する際に宇宙線（中性子線など）の影響でビット反転が生じるソフトエラーという事象が知られているが、図１に示すシステムでは制御回路３１がソフトエラーが無視できるフラッシュメモリ等の不揮発メモリ３６から定期的にミラー設定情報を読み取り、高速メモリ３５に再書き込み（コピー）することにより、ソフトエラーの影響を低減することができる。
【００２５】
再書き込み間隔は、例えば、高速メモリ３５上のミラー設定情報の読み出し間隔以上とし、読み出し間隔が数秒であれば、再書き込み間隔は数百秒となる。これにより、ソフトエラーの発生したミラー設定情報が読み出し前に訂正される確率が向上するため、信頼性を向上させることが可能になる。
【００２６】
＜第２の実施形態＞
次に、本発明の第２の実施形態による波長選択スイッチシステムを説明する。図２は同実施形態の構成を示すブロック図である。この図において、図１に示すシステムと同一の部分には同一の符号を付し、その説明を省略する。図２に示すシステムが図１に示すシステムと異なる点は、制御部３内の信号線を伝搬する信号に対して制御回路３１がパリティを付与し、制御回路３１が信号を受け取る際にチェックすることで故障を検出するようにした点である。図２において、●（黒塗りの丸）はパリティ付与箇所を示し、○（白抜きの丸）は、パリティチェック箇所を示している。さらに、故障を検出すると不揮発性メモリであるフラッシュメモリ３６１に故障履歴情報を書き込むようにした。フラッシュメモリ３６１に故障履歴情報を書き込むことにより、故障発生時に電源供給が立たれたのちも（通常、通信システムでは、故障が発生すると予備用品と交換されてしまうために電源は断とされる）原因究明ができるようになる。
【００２７】
ただし、不揮発性メモリとしてフラッシュメモリ３６１を用いる場合は書き込み回数に制限があるため、工夫が必要になる。例えば、制御部３内の信号線に剥離などの故障が生じた場合は、当該箇所をデータが通過するたびにパリティエラーが検出されるために、検出後にそのままフラッシュメモリ３６１に故障履歴を書き込んでしまうとすぐにフラッシュメモリの書き込み制限に達してしまう。これを防ぐためには、故障検出したら、フラッシュメモリ３６１内の故障履歴を書き込むべき番地を先に読み出して、既に履歴が書き込まれていたら書き込まないようにすればよいが、判定を行うために回路規模が大きくなり、動作速度が犠牲になる可能性が生じる。そこで、フラッシュメモリの特性を生かして動作速度犠牲にしない方法を適用する。
【００２８】
フラッシュメモリ３６１にデータを書き込むには、フラッシュメモリ３６１のブロック単位に消去を行い、ブロック内のすべてのビットを１においてから、データを書き込むという手順となる。この時のブロック単位の消去には制限があり、約１０万回程度である。フラッシュメモリに「１」を書き込むにはデータの消去が必須であるが、「１」を「０」にするには制限はない。「１」を書き込むように指示があるとフラッシュメモリ３６１はブロックの消去を行うが、「０」を書き込むよう指示があった場合はブロックの消去を行わずに該当箇所のみ「１」を「０」にする。そこで、故障履歴を書き込むブロックを予め消去しておき、すべて「１」とした後に、故障が発生したら該当するフラッシュメモリ３６１の番地のビットを「０」にするようにして故障履歴を残せば、書き込み可否の判定を行わなくとも、フラッシュメモリ３６１の書き込み制限をなくすことができる。
【００２９】
＜第３の実施形態＞
次に、本発明の第３の実施形態による波長選択スイッチシステムを説明する。図３は同実施形態の構成を示すブロック図である。この図において、図２に示すシステムと同一の部分には同一の符号を付し、その説明を省略する。図３に示すシステムが図２に示すシステムと異なる点は、制御回路３１を第１制御回路３１１と第２制御回路３１２とに置き換え、第１制御回路３１１とＤＡＣ３２との間に出力保持回路３７を設けた点である。出力保持回路３７は、第１制御回路３１１の再構築中に直前の出力状態を保持する。
【００３０】
第１制御回路３１１に不具合が存在した時の回路修正や、機能改善のための回路修正を行いたいときに、従来の波長選択スイッチシステム１および、図１、図２に示す波長選択スイッチシステム１では、波長選択スイッチ２を通過している光信号に影響を与えずに実施することが難しい。そこで、制御回路を２つ（第１制御回路３１１と第２制御回路３１２）搭載し、他方の制御回路の再構築処理機能を持たせた。２つの第１制御回路３１１と第２制御回路３１２の回路情報をフラッシュメモリ３６１に保持させる。
【００３１】
例えば、第２制御回路３１２を改修する場合には、フラッシュメモリ３６１にある第２制御回路３１２用の回路情報を書き換えた後に、第１制御回路３１１に再構築命令を伝える。第１制御回路３１１は第２制御回路３１２をリセットし、回路情報の書き込んで再構築を行う。第２制御回路３１２はＤＡＣ３２を通じて波長選択スイッチ２のミラー２１を制御しているので、第２制御回路３１２のリセットの前にＤＡＣ３２に接続されている出力保持回路３７に出力を保持するように指示する。なお、ＤＡＣ３２の機種によるが、命令がない場合には直前の出力電圧を保持する仕様であれば、出力保持回路３７は省略してもよい。また、第１制御回路３１１、第２制御回路３１２の回路情報を保持するのは、フラッシュメモリ３６１でなく、専用の不揮発性メモリを制御部３内部または外部に設けてもよい。また制御回路は２つでなく、３以上でもよいし、１つの制御回路と書き換え可能なＲＯＭ（read-only memory）によって構成してもよい。ＲＯＭを使用する場合には、書き換えの可能性のない機能をＲＯＭに記憶しておけばよい。
【００３２】
また、図３に示すように、２つの第１制御回路３１１、第２制御回路３１２は、両方とも全機能を搭載した制御回路とする代わりに、全機能を搭載した１つの制御回路と出力を保持するための小さな制御回路を備えて、コストを低減してもよい。この場合、全機能を搭載した大きな制御回路がエラー等でハングアップした場合にも、波長選択スイッチが自己保持型でなくとも、波長選択スイッチ２は出力を保持し主信号には影響を与えない効果がある。
【００３３】
なお、設定情報の再書き込みの周期は、ソフトエラーを許容する程度に基づき、例えばＦＩＴ値を１００以下とする周期で実施すればよく、その周期は固定であっても良いし、誤りの発生確率に反比例して短くしても良いし、誤りの発生確率が所定の閾値を超過した際により短い周期に切り替えても良いし、誤りを検出する度に再書き込み周期とは関係無しに随時再書き込みしてもよい。
【００３４】
また、設定情報の再書き込み周期がミラー制御周期よりも短い周期である場合、ＦＩＴ数の改善は、以下のようにすればよい。
【００３５】
ソフトエラーの平均発生周期がＴ１である高速メモリ（ＳＲＡＭ）に対して、周期Ｔ２で設定情報の再書き込みを行う。また、Ｔ２は、平均ミラー制御周期の１／ｎ倍となるように決める。この条件で、ミラー制御のためのデータにエラーが含まれるのは、ソフトエラーが発生直後に（設定情報の再書き込みをしてエラーを訂正する前に）データを読み出す場合であるので、ある周期内にソフトエラーが発生する確率は、Ｔ２／Ｔ１、その周期内にデータを参照する確率は、（Ｔ２／Ｔ１）×（１／（Ｔ２  ×  ｎ））＝１／（Ｔ１×ｎ）である。
【００３６】
これは、周期的に書き換えを行わない場合のエラー発生確率である１／Ｔ１の１／ｎである。例えば、平均ミラー制御周期が１０００秒のときに、設定情報を１秒周期で書き換えれば、ＦＩＴ数は周期的に書き換えを行わない場合の１０００分の１となる。設定情報の再書き込み周期Ｔ２は、高速メモリ（ＳＲＡＭ）の単位ビット当りのＦＩＴ数とメモリ規模と、平均ミラー制御周期、および所要ＦＩＴ数に応じて決定すればよい。
【００３７】
このように、入力ポートから出力ポートへの光信号の経路中に、光信号が波長選択スイッチを通過する際の損失を波長ごとに設定するための制御回路と、不揮発性メモリと、不揮発性メモリよりも高速でデータの読み出し書き込みが可能な高速メモリ（揮発性メモリ）から構成され、波長選択スイッチの設定情報を不揮発性メモリに保持しておき、この設定情報を高速メモリに複製することで、高速に設定情報を読み出すことにより、波長選択スイッチを高速に動作させるとともに、高速メモリ（揮発メモリ）が宇宙線等の影響により保持データが破壊されることによる波長選択スイッチの動作不良を防止するために、不揮発性メモリが保持する設定情報を高速メモリに定期的に再書き込みするようにした。これにより、従来のものに比べて設定情報読み出しの信頼性を向上させることができる。
【００３８】
以上説明したように、ＲＯＡＤＭ（Reconfigurable Optical Add/Drop Multiplexer）用の波長選択スイッチシステムにおいて、制御に用いる設定情報をフラッシュメモリ等の不揮発メモリの代わりにＳＲＡＭ等の高速メモリにコピーして利用し、高速メモリ使用に伴うソフトエラーは不揮発メモリから高速メモリへの定期的な再書き込みとパリティチェックにより担保するようにした。このため、制御用の設定情報の読み出し動作の高速化を図りつつ、ソフトエラーの発生及び外部からの雑音等による信号エラーを抑制して信頼性を維持することができる。
【００３９】
従来の設定情報のソフトエラー対策には、ＥＣＣ（Error Check and Correct）メモリを用いてエラー訂正する方法、冗長化した３回路の出力から多数決する方法等があるが、前述した波長選択スイッチシステムは回路及び処理が簡易で、設定情報を定期的に再書き込みするためエラーの確率が少ないという効果が得られる。
【００４０】
なお、前述した説明においては、波長選択スイッチ２を高速に動作させるために、不揮発性メモリと揮発性メモリの両方を備えて、メモリに記憶されている情報を高速に読み出し可能とするとともに、メモリ内に記憶されている情報が宇宙線によって破壊されてしまうことを防止することができること説明したが、この構成は波長選択スイッチ以外の通信機器や通信機器以外にも適用可能である。すなわち、メモリに記憶されている情報を高速に読み出し可能とするとともに、メモリ内に記憶されている情報が宇宙線によって破壊されてしまうことを防止することが不可欠な装置に適用可能である。
【００４１】
以上、図面を参照して本発明の実施の形態を説明してきたが、上記実施の形態は本発明の例示に過ぎず、本発明が上記実施の形態に限定されるものではないことは明らかである。したがって、本発明の技術思想及び範囲を逸脱しない範囲で構成要素の追加、省略、置換、その他の変更を行っても良い。
【産業上の利用可能性】
【００４２】
メモリに記憶されている情報を高速に読み出し可能とするとともに、メモリ内に記憶されている情報が宇宙線等によって破壊されてしまうことを防止することが不可欠な装置に適用可能である。
【符号の説明】
【００４３】
１・・・波長選択スイッチシステム、２・・・波長選択スイッチ、３・・・制御部、３１・・・制御回路、３１１・・・第１制御回路、３１２・・・第２制御回路、３２・・・ＤＡＣ、３３・・・ＡＤＣ、３４・・・入出力インタフェース、３５・・・高速メモリ、３６・・・不揮発メモリ、３６１・・・フラッシュメモリ、４・・・入力ポート、５・・・出力ポート
【図１】
0005303753.tif 000002
【図２】
0005303753.tif 000003
【図３】
0005303753.tif 000004
【図４】
0005303753.tif 000005
【図５】
0005303753.tif 000006
【図６】
0005303753.tif 000007