(57)【特許請求の範囲】
【請求項１】
基板上に形成された配線層と、
前記配線層の一部を露出する開口部が形成されている平坦化膜と、
前記開口部を介して前記配線層に接続されるとともに、前記開口部から前記平坦化膜上の所定の領域に延在して形成され、導電性粒子を介して該所定の領域で前記基板外部の配線端子部と接続する端子電極と、
前記基板上に配列され、画素電極を有する表示素子と、前記表示素子の前記画素電極に直接又は間接的に接続され且つ前記表示素子を駆動するための特定の電極を有する薄膜トランジスタを備えた駆動回路と、を有する複数の表示画素と、
を有し、
前記配線層は、前記表示画素を選択状態に設定する選択ラインと、電源に直接又は間接的に接続され前記駆動回路に接続された電源電圧ラインと、を有し、さらに前記端子電極が延在して形成された前記所定の領域に対応して、前記平坦化膜の下方に延在するように且つ前記薄膜トランジスタの前記特定の電極と同層に形成され、前記平坦化膜に設けられたコンタクトホールを介して前記端子電極と接続するとともに前記薄膜トランジスタの前記特定の電極に直接又は間接的に接続され、
前記端子電極は、前記選択ラインに接続される第１端子パッド部と、前記電源電圧ラインに接続される第２端子パッド部と、を有し、さらに少なくとも光透過特性を有する導電性酸化金属層を含む単層又は複数層の導電層により前記画素電極と同層に形成され、
前記駆動回路は、前記平坦化膜の下方に形成され、前記表示素子は前記平坦化膜の上層に形成され、
前記平坦化膜は、有機材料からなり、前記複数の表示画素が配列された画素エリア、及び、前記端子電極が形成される領域を被覆するように形成されていることを特徴とする回路基板。
【請求項２】
回路基板の接続方法において、
前記回路基板は、
基板上に形成された配線層と、
前記配線層の一部を露出する開口部が形成されている平坦化膜と、
前記開口部を介して前記配線層に接続されるとともに、前記開口部から前記平坦化膜上の所定の領域に延在して形成される端子電極と、
前記基板上に配列され、画素電極を有する表示素子と、前記表示素子の前記画素電極に直接又は間接的に接続され且つ前記表示素子を駆動するための特定の電極を有する薄膜トランジスタを備えた駆動回路と、を有する複数の表示画素と、
を有し、
前記配線層は、前記表示画素を選択状態に設定する選択ラインと、電源に直接又は間接的に接続され前記駆動回路に接続された電源電圧ラインと、を有し、さらに前記端子電極が延在して形成された前記所定の領域に対応して、前記平坦化膜の下方に延在するように且つ前記薄膜トランジスタの前記特定の電極と同層に形成され、前記平坦化膜に設けられたコンタクトホールを介して前記端子電極と接続するとともに前記薄膜トランジスタの前記特定の電極に直接又は間接的に接続され、
前記端子電極は、前記選択ラインに接続される第１端子パッド部と、前記電源電圧ラインに接続される第２端子パッド部と、を有し、さらに少なくとも光透過特性を有する導電性酸化金属層を含む単層又は複数層の導電層により前記画素電極と同層に形成され、
前記駆動回路は、前記平坦化膜の下方に形成され、前記表示素子は前記平坦化膜の上層に形成され、
前記平坦化膜は、有機材料からなり、前記複数の表示画素が配列された画素エリア、及び、前記端子電極が形成される領域を被覆するように形成され、
前記端子電極の前記所定の領域に、導電性粒子を介して前記基板外部の配線端子部を接続することを特徴とする回路基板の接続方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその接続方法に関し、特に、基板上に設けられた配線層を被覆する平坦化膜が形成された回路基板及びその接続方法に関する。
【背景技術】
【０００２】
近年、薄型テレビジョンやパーソナルコンピュータのモニタとして、また、携帯電話や携帯音楽プレーヤの表示デバイスとして、薄型かつ軽量で、省電力の液晶表示装置や有機エレクトロルミネッセンス（以下、「有機ＥＬ」と略記する）表示装置等の普及が著しい。これらの表示装置においては、一般に表示特性に優れたアクティブマトリクス駆動方式が採用されている。
【０００３】
アクティブマトリクス駆動方式に対応した液晶表示パネルや有機ＥＬ表示パネルは、周知のように、絶縁性の基板上に複数の表示画素がマトリクス状に配列され、各表示画素ごとに当該表示画素への表示データ（例えば階調信号電圧）の書き込み動作を制御するための選択スイッチとして薄膜トランジスタ（ＴＦＴ；画素トランジスタ又は選択トランジスタ）が設けられている。
【０００４】
ここで、アクティブマトリクス駆動方式の有機ＥＬ表示パネルに適用される表示画素としては、複数の薄膜トランジスタ（ＴＦＴ）を備えた画素回路が知られており、さらにそのパネル構造としては、例えば特許文献１に記載されているように、基板上に設けられた上記画素回路（複数の薄膜トランジスタ）を被覆するように平坦化膜（層）が形成され、その上に有機ＥＬ素子が積層形成されたもの知られている。
【０００５】
【特許文献１】特開２００５−１１７９３号公報  （第７頁〜第１１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したような基板上に設けられた薄膜トランジスタ上に平坦化膜が被覆形成された表示パネル（回路基板）において、上記平坦化膜が基板上の画素形成領域（画素エリア）外であって、例えば基板外部のフレキシブルプリント基板（Flexible Printed Circuit；ＦＰＣ）等の配線端子部やＣＯＧ（Chip
On Glass）実装で用いられるＩＣチップの端子部等（以下、「外部配線端子部」と総称する）と接続される端子領域にまで形成されている場合、基板上に形成された平坦化膜に開口部を形成し、当該開口部内で平坦化膜の下に位置する配線層（例えば上記薄膜トランジスタに直接又は間接的に接続された配線層；以下、「ＴＦＴ配線層」と記す）と上記外部配線端子部とを接続する端子構造が採用されている。
【０００７】
ここで、平坦化膜は表面での平坦性を確保するためにある程度の厚さが必要であったが、当該平坦化膜に形成された開口部内において、例えば、導電粒子を含む導電フィルムや導電接着剤等を介してＴＦＴ配線層と外部配線端子部を接続する場合にあっては、導電性粒子の粒径が平坦化膜の膜厚よりも小さいと、導電性粒子を介した上下方向での導通が十分機能せず、接続不良を起こし製造歩留まりが悪化するという問題を有していた。同様にＣＯＧ実装においても、ＩＣチップの端子部の厚さが平坦化膜の膜厚よりも小さいと接続不良を起こすことになる。
【０００８】
そこで、本発明は、上述した問題点に鑑み、基板上に設けられた回路素子に接続された配線層と外部配線端子部とを良好に接続することができる端子構造（デバイス構造）を備えた回路基板、及び、当該回路基板の接続方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明に係る回路基板は、基板上に形成された配線層と、前記配線層の一部を露出する開口部が形成されている平坦化膜と、前記開口部を介して前記配線層に接続されるとともに、前記開口部から前記平坦化膜上の所定の領域に延在して形成され、導電性粒子を介して該所定の領域で前記基板外部の配線端子部と接続する端子電極と、前記基板上に配列され、画素電極を有する表示素子と、前記表示素子の前記画素電極に直接又は間接的に接続され且つ前記表示素子を駆動するための特定の電極を有する薄膜トランジスタを備えた駆動回路と、を有する複数の表示画素と、を有し、前記配線層は、前記表示画素を選択状態に設定する選択ラインと、電源に直接又は間接的に接続され前記駆動回路に接続された電源電圧ラインと、を有し、さらに前記端子電極が延在して形成された前記所定の領域に対応して、前記平坦化膜の下方に延在するように且つ前記薄膜トランジスタの前記特定の電極と同層に形成され、前記平坦化膜に設けられたコンタクトホールを介して前記端子電極と接続するとともに前記薄膜トランジスタの前記特定の電極に直接又は間接的に接続され、前記端子電極は、前記選択ラインに接続される第１端子パッド部と、前記電源電圧ラインに接続される第２端子パッド部と、を有し、さらに少なくとも光透過特性を有する導電性酸化金属層を含む単層又は複数層の導電層により前記画素電極と同層に形成され、前記駆動回路は、前記平坦化膜の下方に形成され、前記表示素子は前記平坦化膜の上層に形成され、前記平坦化膜は、有機材料からなり、前記複数の表示画素が配列された画素エリア、及び、前記端子電極が形成される領域を被覆するように形成されていることを特徴とする。
【００１１】
請求項２記載の発明に係る回路基板の接続方法において、前記回路基板は、基板上に形成された配線層と、前記配線層の一部を露出する開口部が形成されている平坦化膜と、前記開口部を介して前記配線層に接続されるとともに、前記開口部から前記平坦化膜上の所定の領域に延在して形成される端子電極と、前記基板上に配列され、画素電極を有する表示素子と、前記表示素子の前記画素電極に直接又は間接的に接続され且つ前記表示素子を駆動するための特定の電極を有する薄膜トランジスタを備えた駆動回路と、を有する複数の表示画素と、を有し、前記配線層は、前記表示画素を選択状態に設定する選択ラインと、電源に直接又は間接的に接続され前記駆動回路に接続された電源電圧ラインと、を有し、さらに前記端子電極が延在して形成された前記所定の領域に対応して、前記平坦化膜の下方に延在するように且つ前記薄膜トランジスタの前記特定の電極と同層に形成され、前記平坦化膜に設けられたコンタクトホールを介して前記端子電極と接続するとともに前記薄膜トランジスタの前記特定の電極に直接又は間接的に接続され、前記端子電極は、前記選択ラインに接続される第１端子パッド部と、前記電源電圧ラインに接続される第２端子パッド部と、を有し、さらに少なくとも光透過特性を有する導電性酸化金属層を含む単層又は複数層の導電層により前記画素電極と同層に形成され、前記駆動回路は、前記平坦化膜の下方に形成され、前記表示素子は前記平坦化膜の上層に形成され、前記平坦化膜は、有機材料からなり、前記複数の表示画素が配列された画素エリア、及び、前記端子電極が形成される領域を被覆するように形成され、前記端子電極の前記所定の領域に、導電性粒子を介して前記基板外部の配線端子部を接続することを特徴とする。
【発明の効果】
【００１３】
本発明に係る回路基板及びその接続方法によれば、回路素子に接続された配線層と外部配線端子部とを良好に接続することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る回路基板及びその製造方法並びに回路基板の接続方法について、具体的に説明する。ここでは、まず本発明に係る回路基板の基本構造を示してその作用効果に言及した後、有機ＥＬ表示パネルに適用した場合の実施形態について詳しく説明する。
【００１５】
＜回路基板の基本構造＞
図１は、本発明に係る回路基板に適用される、配線層と外部配線端子部との接続構造の第１の例を示す概略構成図である。また、図２は、本発明に係る回路基板に適用される、配線層と外部配線端子部との接続構造の第２の例を示す概略構成図である。ここで、図１（ａ）、図２（ａ）は、本発明に係る回路基板に適用される端子構造の要部平面図であり、図１（ｂ）は、図１（ａ）に示した平面図におけるＩＡ−ＩＡ線（本明細書においては図１中に示したローマ数字の「１」に対応する記号として便宜的に「Ｉ」を用いる）に沿った断面を示す概略断面図であり、図２（ｂ）は、図２（ａ）に示した平面図におけるIIＣ−IIＣ線（本明細書においては図２中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる）に沿った断面を示す概略断面図である。
【００１６】
本発明の第１の例に係る回路基板の端子構造は、基板１とフィルム基板７との接続構造であって、例えば図１（ａ）、図１（ｂ）に示すように、フィルム基板７には、一方の面にＩＣチップと接続されている複数の外部配線が形成されており、外部配線は端子接続領域Ｒtmにおける外部配線端子部８を含んでいる。ガラス基板等の絶縁性の基板１には、一方の面に設けられたゲート絶縁膜等の絶縁膜２上に配線層３が形成され、配線層３は基板１に設けられた図示しないトランジスタに接続されている。そして配線層３上に有機材料からなる比較的厚い（２μｍ〜十数μｍ程度の）平坦化膜４が被覆形成され、該平坦化膜４に設けられたコンタクトホール（開口部）ＣＨを介して、上記配線層３に接続されるとともに、その一端が上記平坦化膜４上の端子接続領域Ｒtmに延在するように端子電極５が形成されている。画素エリアにおける平坦化膜４上には、後述するように一対の電極を備えた発光素子が形成されている。フィルム基板７は、異方導電性接着剤を介して基板１に熱圧着されており、フィルム基板７の外部配線端子部８は、図１（ｂ）に示すように、異方導電性接着剤等の接着剤９内に分散される微小な複数の導電性粒子６を介して、上記端子接続領域Ｒtmに延在して形成された端子電極５に電気的に接続されている。
【００１７】
ここで、平坦化膜４の下方に形成される配線層３は、例えば上記基板１上の画素エリアに形成される画素回路に設けられるＴＦＴ等の回路素子（図示を省略；詳しくは後述する）のゲート電極やソース、ドレイン電極となる導電層をパターニングすることによってゲート電極やソース、ドレイン電極と一体的、又は、同層に形成され、例えば当該電極に直接、又は、間接的に接続されているものであってもよい。
【００１８】
また、配線層３は、図１（ａ）、図１（ｂ）に示すように、端子電極５が延在する端子接続領域Ｒtmに対応して、平坦化膜４の下方に延在するように形成されているものであってもよい。これによれば、平坦化膜４を十分厚くすることによって端子接続領域Ｒtmの平坦化膜４上面の平坦性を向上させることができるため、平坦化膜４上の発光素子の一対の電極（後述する画素電極１５及び対向電極１９）を平滑な領域に形成することができるので、一対の電極が平坦化膜４の凹凸によって上下方向に近接してショートしてしまうことを防止できるとともに、平坦化膜４の膜厚に関わらず端子電極５と外部配線端子部８を、ひいてはＩＣチップと基板１に設けられたトランジスタを良好に接続することができる。
【００１９】
また、端子電極５は、例えば平坦化膜４上の画素エリアに形成される表示画素を構成する電極（例えば有機ＥＬ素子のアノード電極やカソード電極）等となる導電層をパターニングすることによって当該電極と一体的、又は、同層に形成されているものであってもよい。図１においては、端子電極５として、例えば有機ＥＬ素子の画素電極となる錫ドープ酸化インジウム（Indium Tin Oxide；ＩＴＯ）等の透明電極材料を適用した単層の透明電極層を形成した場合を示した。
【００２０】
平坦化膜４は、例えばアクリル系、ポリイミド系、ポリアミド系等の樹脂材料（有機材料）からなり膜厚が２μｍ〜十数μｍに形成されている。ここで、平坦化膜４の下方の配線層３が露出するコンタクトホールＣＨの断面は、端子電極５がコンタクトホールＣＨの段差によって断線しないように、図１（ｂ）に示すように平坦化膜４の下面（図面下方）から上面（図面上方）に向かって開口面積が広くなるようにテーパ状（傾斜断面）に形成されている。また、外部配線端子部８は、フィルム基板７の配線端子部に限らず、ＣＯＧ実装で用いられるＩＣチップのバンプ電極等の端子部であってもよい。
【００２１】
すなわち、本発明に係る回路基板においては、端子電極５と外部配線端子部８とが接続される端子接続領域Ｒtmと、端子電極５と平坦化膜４下方で露出された配線層３とが接続されるコンタクトホールＣＨと、が例えば端子電極５の延在方向（図面左右方向）であって、平面的（図１（ａ）参照）にも断面的（図１（ｂ）参照）にも別個の領域に独立して設けられている。
【００２２】
なお、上述した第１の例（図１）においては、端子電極５としてＩＴＯ等の透明電極材料からなる単層の透明電極層を形成した場合を示したが、回路基板の第２の例として、例えば図２（ａ）、図２（ｂ）に示すように、ＩＴＯの透明電極層５ｂの下方に例えば反射特性を有する金属層５ａを形成するとともに、上層の透明電極層５ｂにより当該金属層５ａの上面及び側面を被覆した２層構造からなる電極構造を適用するものであってもよい。金属層５ａ及び透明電極層５ｂは、有機ＥＬ素子の画素電極として機能する。
【００２３】
次に、本発明に係る回路基板の比較例（以下、「比較対象」と記す）を示してその特徴を検証した後、本発明の作用効果の有効性について説明する。ここでは、従来技術に示したように、平坦化膜が端子部周辺にも形成されたパネル基板において、平坦化膜に設けられた開口部内で、平坦化膜の下方に形成された配線層と外部配線端子部とが接続された接続構造を比較対象とする。
【００２４】
図３は、本発明に係る回路基板の、比較対象となる配線層と外部配線端子部との接続構造の第１の例（第１の比較対象）を示す概略構成図であり、図４は、本発明に係る回路基板の、比較対象となる配線層と外部配線端子部との接続構造の第２の例（第２の比較対象）を示す概略構成図である。ここで、図３（ａ）、図４（ａ）は、各比較対象に係る回路基板に適用される端子構造の要部平面図であり、図３（ｂ）は、図３（ａ）に示した平面図におけるIIIＥ−IIIＥ線（本明細書においては図３中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる）に沿った断面を示す概略断面図であり、図３（ａ）は、図３（ｂ）に示したIIIＦ−IIIＦ線における矢視平面図であり、図４（ｂ）は、図４（ａ）に示した平面図におけるIVＧ−IVＧ線（本明細書においては図４中に示したローマ数字の「４」に対応する記号として便宜的に「IV」を用いる）に沿った断面を示す概略断面図であり、図４（ａ）は、図４（ｂ）に示したIVＨ−IVＨ線における矢視平面図である。なお、上述した本発明に係るトランジスタの基本構造（図１、図２）と同一の構成については、同等の符号を付して説明する。また、比較対象に係る回路基板においては、端子電極として、上述した本発明に係る回路基板の基本構造の第２の例（図２参照）に示したように、金属層５ａと透明電極層５ｂを積層した２層構造からなる電極構造を適用した場合を示す。
【００２５】
第１の比較対象に係る回路基板の端子構造は、例えば図３（ａ）、図３（ｂ）に示すように、基板１０１上に絶縁膜１０２を介して配線層１０３が形成され、該配線層１０３上に被覆形成された平坦化膜１０４に設けられた開口部ＴＨ内に露出する上記配線層１０３に接続され、周縁部が開口部ＴＨ近辺の平坦化膜１０４上にまで延在するように端子電極１０５（金属層１０５ａ及び透明電極層１０５ｂ）が形成され、当該端子電極１０５が開口部ＴＨ内において異方導電性接着剤等に含まれる導電性粒子１０６を介して、フィルム基板１０７等の外部配線端子部１０８に接続されている。すなわち、第１の比較対象においては、開口部ＴＨが上述した本発明に係る回路基板の端子接続領域Ｒtmに相当する。
【００２６】
このような回路基板において、平坦化膜１０４として、上述した本発明と同様に有機材料を用い、２μｍ〜十数μｍ程度の比較的膜厚の厚い層を形成した場合、図３（ｂ）に示すように、異方導電性接着剤等の接着剤１１０内に分散される導電性粒子１０６が端子電極１０５及び外部配線端子部１０８の双方に良好に密着して接続（圧着）されるためには、導電性粒子１０６が平坦化膜１０４の膜厚以上の大きさを有している必要がある。
【００２７】
しかしながら、一般的な異方導電性接着剤は、接触抵抗を低くするため、つまり単位面積あたりの導電性粒子と端子部との接触箇所を増やすため、有機材料を用いた平坦化膜１０４の膜厚（例えば数〜十数μｍ程度）に比較して導電性粒子１０６の粒径が小さく設定されているので、接続不良を生じ製造歩留まりの低下を招くという問題を有していた。この場合、平坦化膜１０４の膜厚よりも粒径の大きい導電性粒子１０６を含む異方導電性接着剤を使用することが考えられるが、このような製品は特殊な仕様となり、入手が著しく困難或いはコストが高くなるという問題を有している。
【００２８】
これに対して、図３に示した問題を解決するための接続構造として、例えば図４（ａ）、（ｂ）に示すように、少なくとも回路基板の端子接続領域Ｒtm（すなわち端子電極１０５の形成領域）の周辺には有機材料からなる比較的厚い平坦化膜１０４を形成することなく、基板１０１上の配線層１０３を酸化シリコンや窒化シリコン等の比較的薄い無機絶縁膜１０９のみで被覆し、該無機絶縁膜１０９に形成された開口部ＴＨ内において、異方導電性接着剤等に含まれる導電性粒子１０６を介して、配線層１０３に接続された端子電極１０５とＦＰＣ１０７等の外部配線端子部１０８とを接続した回路基板を第２の比較対象とする。ここで、端子接続領域Ｒtm以外の基板１０１上の領域、例えば画素エリア等には薄い無機絶縁膜１０９と有機材料からなる比較的厚い平坦化膜１０４が被覆形成されているものとする。
【００２９】
この場合、端子接続領域Ｒtm周辺には比較的膜厚が厚い平坦化膜が形成されておらず、無機絶縁膜１０９の膜厚は、数百ｎｍと比較的薄く形成されるので、上述した第１の比較対象のように異方導電性接着剤に合まれる導電性粒子１０６の粒径に影響されることなく、市販の異方導電性接着剤を適用して端子電極１０５と外部配線端子部１０８とを良好に接続することができる。
【００３０】
しかしながら、このような接続構造を有する回路基板を、後述するような有機ＥＬ表示パネルに適用して、有機ＥＬ素子を構成する電極（例えばアノード電極）となる導電層を無機絶縁膜１０９上でエッチングすることにより上記電極と同じ形成エ程で上記端子電極１０５を形成する場合、画素エリアにパターニングされる電極層（ＩＴＯ等）の下地層として有機材料からなる平坦化膜上で上記導電層をエッチングする場合に比べて上記導電層のエッチングレートが遅いために、画素エリアの導電層と端子電極１０５を均一にエッチングすることができず、端子電極１０５の平面パターンの不良が発生して隣接する端子電極１０５間の短絡や、有機ＥＬ素子を構成する電極の破断等を招く恐れがあるという問題を有していた。
【００３１】
そこで、本発明においては、上述（図１、図２参照）したように端子接続領域Ｒtmの周辺にまで有機材料からなる比較的膜厚の厚い平坦化膜４が形成された回路基板において、平坦化膜４の下方に配設された配線層３と、有機ＥＬ素子等の電極となる導電層をパターニングすることによって電極と同時に形成される端子電極５（又は、金属層５ａ及び透明電極層５ｂ）とが、端子接続領域Ｒtm外に形成されたコンタクトホールＣＨで電気的に接続され、当該コンタクトホールＣＨから平坦化膜４上に延在して形成された端子電極５（金属層５ａ及び透明電極層５ｂ）と、フィルム基板７等の外部配線端子部８とが、平坦化膜４上の端子接続領域Ｒtmにおいて異方導電性接着剤等に含まれる導電性粒子６を介して電気的に接続された接続構造を有している。
【００３２】
これによれば、平坦化膜４上の端子接続領域Ｒtmで端子電極５と外部配線端子部８とを接続することができるので、平坦化膜４の膜厚や異方導電性接着剤等に含まれる導電性粒子６の粒径に影響されることなく、良好に電気的な接続を実現することができる。また、端子電極５及び有機ＥＬ素子等の電極を、同一の下地層（平坦化膜４）上に形成された同一の電極材料（ＩＴＯ等）からなる単一の電極層を同時にパターニングすることにより形成することができるので、エッチングレートに影響されることなく、良好な平面パターンを有する端子電極５を形成することができる。
【００３３】
＜回路基板の具体例＞
次に、上述した回路基板の端子構造を適用した表示パネルについて具体例を示して説明する。ここで、以下に示す具体例においては、表示画素を構成する表示素子（発光素子）として、有機材料を塗布して形成される発光機能層（有機ＥＬ層）を備えた有機ＥＬ素子を適用した場合について説明する。
【００３４】
図５は、本発明に係る回路基板を適用した表示パネルに適用される表示画素の配列状態の一例を示す概略平面図であり、図６は、本発明に係る回路基板を適用した表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。なお、図５に示す平面図においては、図示の都合上、表示パネル（絶縁性基板）を一面側（発光素子の形成側）から見た場合の、各表示画素（色画素）に設けられる画素電極と各配線層のみを示し、各表示画素の有機ＥＬ素子（発光素子）を発光駆動するために各表示画素に設けられる画素駆動回路（図６、図７参照）内のトランジスタ等の表示を省略した。また、図５においては、画素電極及び各配線層の配置を明瞭にするために、便宜的にハッチングを施して示した。
【００３５】
本発明に係る回路基板の適用例は、例えば図５に示すように、ガラス基板等の絶縁性基板１１の一面側（紙面に垂直方向の図面手前側）の中央に位置する画素エリアに、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＸｒ、ＰＸｇ、ＰＸｂが行方向（図面左右方向）に繰り返し複数（３の倍数）配列されるとともに、列方向（図面上下方向）に同一色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列されている。ここでは、隣接するＲＧＢ３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸが形成されている。
【００３６】
表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して配設されたバンク（隔壁）１７により、列方向に配列された同一色の複数の色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域（各色画素領域）が画定される。また、各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域には、画素電極（例えばアノード電極）１５が形成されているとともに、上記バンク１７の配設方向に並行して列方向（図面上下方向）にデータラインＬｄが配設され、また、当該データラインＬｄに直交する行方向（図面左右方向）に選択ラインＬｓ及び電源電圧ラインＬｖ（配線層）が並行に配設されている。選択ラインＬｓの一方の端部には端子パッド部（端子電極）ＰＤｓが設けられ、電源電圧ラインＬｖの一方の端部にも端子パッド部（端子電極）ＰＤｖが設けられている。
【００３７】
ここで、端子パッド部ＰＤｓ、ＰＤｖは、各々上述した本発明に係る回路基板（図１、図２参照）と同等の端子構造を有し、選択ラインＬｓ及び電源電圧ラインＬｖ上に被覆形成された平坦化膜（図示を省略；図１２参照）に開口されたコンタクトホールを介して端子電極が接続されている。端子電極は、後述するように、平坦化膜上に形成される画素電極１５（有機ＥＬ素子の例えばアノード電極）となる導電層をパターニングすることによって同じ工程で形成される。
【００３８】
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂは、例えば図６に示すように、絶縁性基板１１上に１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等；回路素子）を有する画素駆動回路ＤＣと、当該画素駆動回路ＤＣにより生成される発光駆動電流が、上記画素電極１５に供給されることにより発光動作する有機ＥＬ素子（表示素子）ＯＬＥＤと、を備えた回路構成を有している。
【００３９】
画素駆動回路ＤＣは、具体的には、例えば図６に示すように、ゲート端子が選択ラインＬｓに、ドレイン端子が表示パネル１０の列方向に配設されたデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されたトランジスタ（選択トランジスタ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１２に各々接続されたトランジスタ（発光駆動トランジスタ）Ｔｒ１２と、トランジスタＴｒ１２のゲート端子及びソース端子間に接続されたキャパシタＣｓと、を備えている。
【００４０】
ここでは、トランジスタＴｒ１１、Ｔｒ１２はいずれもｎチャネル型の薄膜トランジスタ（電界効果型トランジスタ）が適用されている。トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓはトランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００４１】
有機ＥＬ素子ＯＬＥＤは、アノード端子（アノード電極となる画素電極１５）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が対向電極１９と一体的に形成され、所定の基準電圧Ｖcom（例えば接地電位Ｖgnd）に直接又は間接的に接続されている。ここで、対向電極１９は、図５に示すように、絶縁性基板１１上に２次元配列された複数の表示画素ＰＩＸの画素電極１５に対して共通に対向するように、単一の電極層（べた電極）により形成されている。これにより、複数の表示画素ＰＩＸに上記基準電圧Ｖcomが共通に印加される。
【００４２】
図５に示した表示画素ＰＩＸ（図６に示した画素駆動回路ＤＣ及び有機ＥＬ素子ＯＬＥＤ）において、選択ラインＬｓは、図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択信号Ｓselが印加される。また、データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じた階調信号Ｖpixが印加される。
【００４３】
また、電源電圧ラインＬｖは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＬＥＤの画素電極１５に表示データに応じた発光駆動電流を流すために、有機ＥＬ素子ＯＬＥＤの対向電極１９に印加される基準電圧Ｖcomより電位の高い、所定の高電圧（電源電圧Ｖdd）が印加される。
【００４４】
すなわち、図６に示す画素駆動回路ＤＣにおいては、各表示画素ＰＩＸにおいて直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子ＯＬＥＤの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子ＯＬＥＤのカソード端子）にそれぞれ電源電圧Ｖddと基準電圧Ｖcomを印加して、有機ＥＬ素子ＯＬＥＤに順バイアスを付与し、有機ＥＬ素子ＯＬＥＤが発光可能な状態とし、さらに、階調信号Ｖpixに応じて有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流の電流値を制御している。
【００４５】
そして、このような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、図示を省略した選択ドライバから選択ラインＬｓに対して、所定の選択期間に選択レベル（オンレベル；例えばハイレベル）の選択信号Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して当該表示画素ＰＩＸが選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電圧値を有する階調信号ＶpixをデータラインＬｄに印加するように制御する。これにより、トランジスタＴｒ１１を介して、階調信号Ｖpixに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加される。
【００４６】
図２に示した回路構成を有する画素駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン−ソース間電流（すなわち、有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流）の電流値は、ドレイン−ソース間の電位差及びゲート−ソース間の電位差によって決定される。ここで、電源電圧ラインＬｖを介してトランジスタＴｒ１２のドレイン端子（ドレイン電極）に印加される電源電圧Ｖddと、上述した対向電極１９を介して有機ＥＬ素子ＯＬＥＤのカソード端子（カソード電極）に印加される基準電圧Ｖcomは固定値であるので、トランジスタＴｒ１２のドレイン−ソース間の電位差は、電源電圧Ｖddと基準電圧Ｖcomによって予め固定されている。そして、トランジスタＴｒ１２のゲート−ソース間の電位差は、階調信号Ｖpixの電位によって一義的に決定されるので、トランジスタＴｒ１２のドレイン−ソース間に流れる電流の電流値は、階調信号Ｖpixによって制御することができる。
【００４７】
このように、トランジスタＴｒ１２が接点Ｎ１１の電位に応じた導通状態（すなわち、階調信号Ｖpixに応じた導通状態）でオン動作して、高電位側の電源電圧ＶddからトランジスタＴｒ１２及び有機ＥＬ素子ＯＬＥＤを介して低電位側の基準電圧Ｖcom（接地電位Ｖgnd）に、所定の電流値を有する発光駆動電流が流れるので、有機ＥＬ素子ＯＬＥＤが階調信号Ｖpix（すなわち表示データ）に応じた輝度階調で発光動作する。また、このとき、接点Ｎ１１に印加された階調信号Ｖpixに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００４８】
次いで、上記選択期間終了後の非選択期間において、選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択信号Ｓselを印加することにより、表示画素ＰＩＸのトランジスタＴｒ１１がオフ動作して当該表示画素ＰＩＸが非選択状態に設定され、データラインＬｄと画素駆動回路ＤＣ（具体的には接点Ｎ１１）とが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート端子に階調信号Ｖpixに相当する電圧が保持された（すなわち、ゲート−ソース間の電位差が保持された）状態となる。
【００４９】
したがって、上記選択状態における発光動作と同様に、電源電圧ＶddからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＬＥＤに所定の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の階調信号Ｖpixが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００５０】
なお、図６においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調信号Ｖpixの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式に対応した回路構成を示したが、表示データに応じて各表示画素ＰＩＸに供給する（書き込む）電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。
【００５１】
（表示画素のデバイス構造）
次に、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）を示し、本発明の適用について説明する。
【００５２】
図７は、本発明に係る回路基板を適用した表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図５に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図７においては、画素駆動回路ＤＣの各トランジスタ及び配線層等が形成された層を中心に示し、各配線層及び各電極の配置を明瞭にするために、便宜的にハッチングを施して示した。また、図８は、図７に示した平面レイアウトを有する表示画素における断面構造を示す概略断面図である。図８（ａ）は、図７に示した平面レイアウトにおけるVIIＪ−VIIＪ線（本明細書においては図７中に示したローマ数字の「７」に対応する記号として便宜的に「VII」を用いる）に沿った断面を示す概略断面図であり、図８（ｂ）は、図７に示した平面レイアウトにおけるVIIＫ−VIIＫ線に沿った断面を示す概略断面図である。
【００５３】
図６に示した表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）は、具体的には、絶縁性基板１１の一面側に設定された画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂにおける有機ＥＬ素子の形成領域；図８参照）Ｒpxにおいて、例えば図７に示すような平面レイアウトの上方及び下方の縁辺領域に行方向（図面左右方向）に延在するように、選択ラインＬｓ及び電源電圧ラインＬｖが各々配設されるとともに、これらのラインＬｓ、Ｌｖに直交するように、上記平面レイアウトの左方の縁辺領域に列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。また、上記平面レイアウトの右方の縁辺領域には右側に隣接する色画素にまたがって列方向に延在するようにバンク（詳しくは後述する）１７が配設されている。
【００５４】
ここで、例えば図７、図８に示すように、データラインＬｄは、選択ラインＬｓ及び電源電圧ラインＬｖよりも下方側（絶縁性基板１１側）に設けられ、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同層に形成される。また、データラインＬｄは、その上に被覆形成されたゲート絶縁膜１２に設けられたコンタクトホールＣＨ11を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続されている。
【００５５】
選択ラインＬｓ及び電源電圧ラインＬｖは、データラインＬｄやゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇよりも上層側に設けられ、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で形成される。
【００５６】
選択ラインＬｓは、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇの両端に位置するゲート絶縁膜１２に設けられたコンタクトホールＣＨ12を介してゲート電極Ｔｒ１１ｇに接続されている。また、電源電圧ラインＬｖは、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄと一体的に形成されている。
【００５７】
画素駆動回路ＤＣの各回路素子は、例えば図７に示すように、図６に示したトランジスタＴｒ１１が行方向に延在するように配置され、また、トランジスタＴｒ１２が列方向に沿って延在するように配置されている。ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有し、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００５８】
なお、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向する半導体層ＳＭＣ上には当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等からなるチャネル保護層ＢＬが形成され、また、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと半導体層ＳＭＣとの間には、当該半導体層ＳＭＣとソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとのオーミック接続を実現するための不純物層ＯＨＭが形成されている。
【００５９】
そして、図６に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図７に示すように、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１２に設けられたコンタクトホールＣＨ12を介して選択ラインＬｓに接続され、同ドレイン電極Ｔｒ１１ｄがゲート絶縁膜１２に設けられたコンタクトホールＣＨ11を介してデータラインＬｄに接続されている。
【００６０】
トランジスタＴｒ１２は、図７、図８に示すように、ゲート電極Ｔｒ１２ｇがゲート絶縁膜１２に設けられたコンタクトホールＣＨ13を介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに接続され、同ドレイン電極Ｔｒ１２ｄが電源電圧ラインＬｖと一体的に形成され、同ソース電極Ｔｒ１２ｓが無機絶縁膜１３及び平坦化膜１４に設けられたコンタクトホールＣＨ14を介して有機ＥＬ素子ＯＬＥＤの画素電極１５に接続されている。
【００６１】
また、キャパシタＣｓは、図７、図８に示すように、絶縁性基板１１上にトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇと一体的に形成された電極Ｅcaと、ゲート絶縁膜１２上にトランジスタＴｒ１２のソース電極Ｔｒ１２ｓと一体的に形成された電極Ｅcbと、がゲート絶縁膜１２を介して対向するように設けられている。また、上述したように、電極Ｅcb上の無機絶縁膜１３及び平坦化膜１４にはコンタクトホールＣＨ14が設けられ、当該コンタクトホールＣＨ14を介して有機ＥＬ素子ＯＬＥＤの画素電極１５に接続されている。
【００６２】
有機ＥＬ素子ＯＬＥＤは、図７、図８に示すように、上記画素駆動回路ＤＣ（トランジスタＴｒ１１、Ｔｒ１２、キャパシタＣｓ等）を被覆するように形成された酸化シリコン等からなる無機絶縁膜１３上に、少なくとも有機ＥＬ素子が形成される領域を平坦化するための樹脂材料等からなる平坦化膜１４が形成され、当該平坦化膜１４上に、無機絶縁膜１３及び平坦化膜１４を貫通して設けられたコンタクトホールＣＨ14を介してトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに接続されて所定の発光駆動電流が供給される、光反射特性を有する反射層１５ａ及び光透過特性を有する透明電極層１５ｂからなる光透過特性を有する画素電極（例えばアノード電極）１５と、隣接する表示画素ＰＩＸ相互の画素電極１５間の平坦化膜１４上に形成された層間絶縁膜１６及び絶縁性基板１１（層間絶縁膜１６）表面から突出して配設されたバンク１７により画定された（バンク１７に取り囲まれた領域である）画素形成領域Ｒpxに形成された正孔輸送層１８ａ及び電子輸送性発光層１８ｂからなる有機ＥＬ層（発光機能層）１８と、絶縁性基板１１上に２次元配列された各表示画素ＰＩＸの画素電極１５に共通して対向するように設けられた光透過特性を有する単一の電極層（べた電極）からなる対向電極（例えばカソード電極）１９と、が順次積層されている。なお、対向電極１９は、各画素形成領域Ｒpxだけでなく、当該画素形成領域Ｒpxを画定するバンク１７上にも延在するように設けられている。
【００６３】
ここで、図７、図８に示したパネル構造においては、選択ラインＬｓ及び電源電圧ラインＬｖをトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって形成し、選択ラインＬｓをコンタクトホールＣＨ12を介してトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに接続し、電源電圧ラインＬｖをトランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄと一体的に形成し、また、データラインＬｄをトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって形成し、コンタクトホールＣＨ11を介してトランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続する場合について説明したが、本発明に係る回路基板を適用可能な表示パネルはこれに限定されるものではなく、選択ラインＬｓ及び電源電圧ラインＬｖを上記ゲートメタル層をパターニングすることによってゲート絶縁膜１２の下方に形成し、データラインＬｄを上記ソース、ドレインメタル層をパターニングすることによってゲート絶縁膜１２の上層に形成することでコンタクトホールＣＨ11及びＣＨ12を設けることなく、選択ラインＬｓをゲート電極Ｔｒ１１ｇと一体的に、また、データラインＬｄをドレイン電極Ｔｒ１１ｄと一体的に設けるようにしてもよい。なおこの場合、代わりにドレイン電極Ｔｒ１２ｄと電源電圧ラインＬｖとを接続するためのコンタクトホールを形成する。
【００６４】
バンク１７は、表示パネル１０に２次元配列される複数の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互の境界領域（各画素電極１５間の領域）であって、表示パネル１０の列方向に（表示パネル１０全体では例えば図５に示したように柵状又は格子状の平面パターンを有するように）配設されている。ここで、図７、図８に示すように、上記境界領域のうち、表示パネル１０（絶縁性基板１１）の列方向には上記トランジスタＴｒ１２が延在して形成されており、バンク１７は、例えば当該トランジスタＴｒ１２を略被覆し、各表示画素ＰＩＸの画素形成領域Ｒpxの画素電極１５間に形成される層間絶縁膜１６上に、絶縁性基板１１表面から連続的に突出するように形成されている。これにより、バンク１７により囲まれた列方向に延在する領域（列方向（図５の上下方向）に配列された複数の表示画素ＰＩＸの画素形成領域Ｒpx）が、有機ＥＬ層１８（正孔輸送層１８ａ及び電子輸送性発光層１８ｂ）を形成する際の有機化合物材料の塗布領域として規定される。
【００６５】
ここで、バンク１７は、例えば感光性の樹脂材料を用いて形成され、少なくともその表面（側面及び上面）が、画素形成領域Ｒpxに塗布される有機化合物含有液に対して撥液性を有するように表面処理が施されている。
そして、上記画素駆動回路ＤＣ、有機ＥＬ素子ＯＬＥＤ及びバンク１７が形成された絶縁性基板１１の一面側全域には、例えば図８（ａ）、図８（ｂ）に示すように、保護絶縁膜（パッシベーション膜）としての機能を有する封止層２０が被覆形成されている。さらには、図示を省略したが、絶縁性基板１１に対向するようにガラス基板等からなる封止基板が接合されているものであってもよい。
【００６６】
このような表示パネル１０（表示画素ＰＩＸ）においては、データラインＬｄを介して供給される表示データに応じた階調信号Ｖpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１２のソース−ドレイン間に流れ、有機ＥＬ素子ＯＬＥＤの画素電極１５に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＬＥＤが上記表示データに応じた所望の輝度階調で発光動作する。
【００６７】
ここで、図７、図８に示したようなデバイス構造を有する表示画素ＰＩＸにおいては、画素電極１５の上層を構成する透明電極層１５ｂ及び対向電極１９が光透過特性（可視光に対して高い透過率）を有するとともに、画素電極１５の下方側を構成する反射層１５ａが光反射特性（可視光に対して高い反射率）を有することにより、各表示画素ＰＩＸの有機ＥＬ層１８において発光した光は、光透過特性を有する対向電極１９を介して視野側（図８の上方）に直接放出されるとともに、画素電極１５（下層を構成する反射層１５ａ）で反射して対向電極１９を介して視野側に放出される。すなわち、本実施形態に係る表示パネル１０は、トップエミッション型の発光構造を有し、絶縁性基板１１上に形成された画素駆動回路ＤＣの各回路素子や配線層が、図７に示すように、平坦化膜１４上に形成された有機ＥＬ素子ＯＬＥＤと平面的に重なるように配置されている。
【００６８】
なお、本発明は上述したように、トップエミッション型の発光構造を有する表示パネル（有機ＥＬパネル）に限定されるものではなく、対向電極１９を光反射特性を有する導電膜により構成し、画素電極１５をＩＴＯ等の透明電極層のみにより構成することにより、有機ＥＬ層１８において発光した光を、絶縁性基板１１側に出射するボトムエミッション型の発光構造を有する表示パネルに適用するものであってもよい。
【００６９】
また、上述した表示パネルにおいては、表示画素ＰＩＸとして発光素子である有機ＥＬ素子ＯＬＥＤと、複数（２個）の薄膜トランジスタ（ＴＦＴ）からなる画素駆動回路ＤＣとを備えた場合について説明したが、本発明はこれに限定されるものではなく、表示パネルを構成する基板（絶縁性基板）上に１又は複数（２個以上）の薄膜トランジスタやキャパシタ等の機能素子を備え、当該機能素子により表示画素を駆動するものであれば、液晶表示パネル等の他の表示パネルやデバイスにも良好に適用することができる。
【００７０】
（表示パネルの製造方法）
次に、上述した表示パネルの製造方法について説明する。
図９乃至図１１は、本発明に係る回路基板を適用した表示パネルの製造方法の一例を示す工程断面図である。ここでは、本発明に係る回路基板を適用した表示パネルの製造方法の特徴を明確にするために、図８（ａ）に示したIIVＪ−IIVＪ断面のパネル構造の一部分（トランジスタＴｒ１２、キャパシタＣｓ、バンク１７、有機ＥＬ素子ＯＬＥＤ）、及び、図５に示した選択ラインＬｓの端部に設けられる端子パッド部ＰＤｓ、電源電圧ラインＬｖの端部に設けられる端子パッド部ＰＤｖを便宜的に抜き出した構造を示して説明する。また、選択ラインＬｓ及び電源電圧ラインＬｖは、低抵抗化等を図るため、後述するように、積層配線構造を有している。図１２は、本発明に係る回路基板を適用した表示パネルにおける端子パッド部と外部配線端子部との接続構造の一例を示す概略断面図であり、図１３は、本発明に係る回路基板を適用した表示パネルにおける端子パッド部と外部配線端子部との接続構造の他の例を示す概略断面図である。
【００７１】
上述した表示パネルの製造方法は、まず、図９（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域Ｒpxに、画素駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、データラインＬｄや選択ラインＬｓ、電源電圧ラインＬｖ等の配線層を形成する（図７、図８参照）。
【００７２】
具体的には、絶縁性基板１１上に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、及び、当該ゲート電極Ｔｒ１２ｇと一体的に形成されるキャパシタＣｓの一方側の電極Ｅca、データラインＬｄを同一のゲートメタル層をパターニングすることによって同時に形成し、その後、絶縁性基板１１の全域に窒化シリコンからなるゲート絶縁膜１２を被覆形成する。
【００７３】
次いで、ゲート絶縁膜１２上の各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に、例えば、アモルファスシリコンやポリシリコン等からなる半導体層ＳＭＣを形成し、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。
【００７４】
このとき、同一のソース、ドレインメタル層をパターニングすることによってソース電極Ｔｒ１２ｓに接続されたキャパシタＣｓの他方側の電極Ｅcbを形成するとともに、上記選択ラインＬｓ及び電源電圧ラインＬｖを同時に形成する。ここで、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、キャパシタＣｓの他方側の電極Ｅcb、選択ラインＬｓ、電源電圧ラインＬｖは、図９（ａ）に示すように、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えばアルミニウム−チタン（ＡｌＴｉ）やアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等のアルミニウム合金層と、クロム（Ｃｒ）等の遷移金属層からなる積層配線構造を有しているものであってもよい。
【００７５】
次いで、図９（ｂ）に示すように、上記トランジスタＴｒ１１、Ｔｒ１２、キャパシタＣｓ、選択ラインＬｓ及び電源電圧ラインＬｖを含む絶縁性基板１１の一面側全域を被覆するように、酸化シリコン又は窒化シリコン等からなる無機絶縁膜１３を形成する。さらに、図９（ｃ）に示すように、上記無機絶縁膜１３が形成された絶縁性基板１１の一面側全域（少なくとも表示画素ＰＩＸが配列される画素エリア及び後述する端子パッド部ＰＤｓ、ＰＤｖが形成される領域）を被覆するように、例えばアクリル系やエポキシ系、ポリイミド系等の樹脂材料（有機材料）を塗布し、プリベーク、露光、現像、焼成を経て、２〜十数μｍ程度の膜厚を有する平坦化膜１４を形成する。
【００７６】
平坦化膜１４は、具体的には、ＪＳＲ製の感光性アクリル系樹脂材料ＰＣ４０３を良好に適用することができ、このような樹脂材料を含有する溶液を絶縁性基板１１上に塗布することにより、上記２〜十数μｍ程度の比較的厚い膜厚を有し、かつ、絶縁性基板１１表面の段差を良好に緩和することができる平坦化膜１４を容易に形成することができる。
【００７７】
プリベーク、露光、現像、焼成による平坦化膜１４のパターニング後、平坦化膜１４をマスクとして無機絶縁膜１３をエッチング（ドライエッチング）して、図９（ｄ）に示すように、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ（又は、キャパシタＣｓの他方側の電極Ｅcb）の上面が露出するコンタクトホール（開口部）ＣＨ14を形成するとともに、端子パッド部ＰＤｓが設けられる選択ラインＬｓの端部近傍、及び、端子パッド部ＰＤｖが設けられる電源電圧ラインＬｖの端部近傍において、選択ラインＬｓ及び電源電圧ラインＬｖの上面が露出するコンタクトホール（開口部）ＣＨLs、ＣＨLvを同時に形成する。
【００７８】
次いで、図１０（ａ）に示すように、上記コンタクトホールＣＨ14、ＣＨLs、ＣＨLvを含む平坦化膜１４上にスパッタリング法等を用いて、銀（Ａｇ）やアルミニウム（Ａｌ）等の金属材料、あるいは、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等の合金材料からなる光反射特性を有する（より具体的には、可視光域に対して高い反射率を有する）金属薄膜を形成し、その後、当該金属薄膜をパターニングして、各画素形成領域Ｒpx（有機ＥＬ素子ＯＬＥＤの形成領域）に対応する平面形状を有するとともに、コンタクトホールＣＨ14内部において露出したトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに電気的に接続する反射層（反射金属層）１５ａを形成する。
【００７９】
このとき同時に、上記金属薄膜をパターニングして、端子パッド部ＰＤｓ、ＰＤｖの形成領域（上述した端子接続領域Ｒtmに対応する）において所定の平面形状を有するとともに、上記コンタクトホールＣＨLs、ＣＨLv内部において露出した選択ラインＬｓ及び電源電圧ラインＬｖの端部近傍に電気的に接続する金属層Ｐsa、Ｐvaを形成する。
【００８０】
次いで、上記反射層１５ａ及び金属層Ｐsa、Ｐvaを含む絶縁性基板１１の一面側全域に、スパッタリング法等を用いて錫ドープ酸化インジウム（Indium Tin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium Zinc Oxide；ＩＺＯ）、タングステンドープ酸化インジウム（Indium Tungsten Oxide；ＩＷＯ）、タングステン−亜鉛ドープ酸化インジウム（Indium Tungsten Zinc Oxide；ＩＷＺＯ）等の透明電極材料からなる（光透過特性を有する）導電性酸化金属層を、膜厚５０ｎｍ程度に薄膜形成した後、当該導電性酸化金属層をパターニングして、図１０（ｂ）に示すように、上記反射層１５ａを完全に被覆し、画素形成領域Ｒpxに対応する領域に延在する透明電極層１５ｂを形成するとともに、上記各金属層Ｐsa、Ｐvaを個別に完全に被覆し、端子パッド部ＰＤｓ、ＰＤｖの形成領域に延在する電極層Ｐsb、Ｐvbを形成する。ここで、透明電極材料として用いられるＩＴＯ等は、２００℃以上の高温条件で成膜すると多結晶化し、電気抵抗を低くして導電率を高くすることができる。
【００８１】
これにより、選択ラインＬｓの端部近傍の平坦化膜１４上に、選択ラインＬｓに電気的に接続され、金属層Ｐsa及び電極層Ｐsbからなる積層構造の端子電極を有する端子パッド部ＰＤｓ、及び、電源電圧ラインＬｖの端部近傍の平坦化膜１４上に、電源電圧ラインＬｖに電気的に接続され、金属層Ｐva及び電極層Ｐvbからなる積層構造の端子電極を有する端子パッド部ＰＤｖが形成される。
【００８２】
このパターニング工程において、画素電極１５の反射層１５ａは導電性酸化金属層（透明電極層１５ｂ）により上面及び側面が完全に被覆され、また、端子パッド部ＰＤｓ、ＰＤｖの金属層Ｐsa、Ｐvaは導電性酸化金属層（電極層Ｐsb、Ｐvb）により上面及び側面が完全に被覆されて、露出しないようにした状態で導電性酸化金属層をエッチングすることによりパターニングが行われるので、導電性酸化金属層（ＩＴＯ等）と反射層１５ａや金属層Ｐsa、Ｐvaとの間の電池反応の発生を防止することができるとともに、反射層１５ａや金属層Ｐsa、Ｐvaがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
【００８３】
次いで、上記画素電極１５及び端子パッド部ＰＤｓ、ＰＤｖを含む絶縁性基板１１の一面側全域を被覆するように、化学気相成長法（ＣＶＤ法）等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後、パターニングすることにより、図８（ａ）及び図１０（ｃ）に示すように、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）との境界領域（すなわち、隣接する画素電極１５相互間の領域）を被覆するとともに、各画素形成領域Ｒpxに画素電極１５の上面が露出する開口部、及び、各端子パッド部ＰＤｓ、ＰＤｖの電極層Ｐsb、Ｐvbの上面が露出する開口部を有する層間絶縁膜１６を形成する。
【００８４】
次いで、図１０（ｃ）に示すように、隣接する表示画素ＰＩＸ間の境界領域に形成された上記層間絶縁膜１６上に、例えばポリイミド系やアクリル系等の感光性の樹脂材料からなるバンク１７を形成する。具体的には、上記層間絶縁膜１６を含む絶縁性基板１１の一面側全域を被覆するように形成された感光性樹脂層をパターニングすることにより、行方向に隣接する表示画素ＰＩＸ間の境界領域であって、表示パネル１０の列方向に延在する領域を含む柵状又は格子状の平面パターン（図５参照）を有するバンク（隔壁）１７を形成する。
【００８５】
これにより、表示パネル１０の列方向に配列された同一色の複数の表示画素ＰＩＸの画素形成領域Ｒpx（有機ＥＬ素子ＯＬＥＤの有機ＥＬ層１８の形成領域）がバンク１７により囲まれて画定され、層間絶縁膜１６に形成された開口部により外縁が規定された画素電極１５の上面が露出する。
【００８６】
次いで、絶縁性基板１１を純水で洗浄した後、例えば酸素プラズマ処理やＵＶオゾン処理等を施すことにより、各画素形成領域Ｒpxに露出する画素電極１５の表面を、後述する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施し、続いて、絶縁性基板１１を例えば、フッ素系ガス中でプラズマ処理を行ってバンク表面を撥液化するか、または、フッ素系（ふっ素化合物）の撥液処理溶液に浸漬して取り出した後、アルコールや純水で洗浄し乾燥させてバンク１７の表面に撥液性の薄膜（被膜）を形成して、バンク１７の表面を有機化合物含有液に対して撥液化する。
【００８７】
これにより、同一の絶縁性基板１１上において、バンク１７の表面のみが撥液化処理され、当該バンク１７により画定された各画素形成領域Ｒpxに露出する画素電極１５の表面は撥液化されていない状態（親液性）が保持されるので、後述するように、有機化合物含有液を塗布して有機ＥＬ層１８（電子輸送性発光層１８ｂ）を形成する場合であっても、隣接する画素形成領域Ｒpxへの有機化合物含有液の漏出や乗り越えを防止することができ、隣接画素相互の混色を抑制して、赤、緑、青色の塗り分けが可能となる。
【００８８】
なお、本明細書において使用する「撥液性」とは、後述する正孔輸送層１８ａとなる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層１８ｂとなる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施形態においては、上記接触角が４０°以下、好ましくは１０°以下になる状態と規定する。
【００８９】
次いで、上記バンク１７により囲まれた（画定された）各色の画素形成領域Ｒpxに対して、インクジェット法やノズルコート法等を適用して、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層１８ａを形成する。続いて、当該正孔輸送層１８ａ上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層１８ｂを形成する。これにより、図１１（ａ）に示すように、各画素形成領域Ｒpxに露出する画素電極１５上に正孔輸送層１８ａ及び電子輸送性発光層１８ｂからなる有機ＥＬ層１８が積層形成される。
【００９０】
具体的には、有機高分子系の正孔輸送材料を含む有機化合物含有液（化合物含有液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１５上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、当該画素電極１５上に有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層１８ａを形成する。
【００９１】
また、有機高分子系の電子輸送性発光材料を含む有機化合物含有液（化合物含有液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒或いは水に溶解した溶液を、上記正孔輸送層１８ａ上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、正孔輸送層１８ａ上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層１８ｂを形成する。
【００９２】
その後、図１１（ｂ）に示すように、少なくとも各表示画素ＰＩＸの画素形成領域Ｒpxを含む絶縁性基板１１上に光透過性を有する導電層（透明電極層）を形成し、上記有機ＥＬ層１８（正孔輸送層１８ａ及び電子輸送性発光層１８ｂ）を介して各画素電極１５に対向する共通の対向電極（例えばカソード電極）１９を形成する。
【００９３】
具体的には、対向電極１９は、例えば蒸着法等により電子注入層となるバリウム、マグネシウム、フッ化リチウム等の金属材料からなる薄膜を形成した後、その上層にスパッタ法等によりＩＴＯ等の透明電極層を積層形成した、厚さ方向に透明な膜構造を適用することができる。ここで、対向電極１９は、上記画素電極１５に対向する領域のみならず、画素形成領域Ｒpx（有機ＥＬ素子ＯＬＥＤの形成領域）を画定するバンク１７上にまで延在する単一の導電層（べた電極）として形成される。
【００９４】
次いで、上記対向電極１９を形成した後、絶縁性基板１１の一面側全域に保護絶縁膜（パッシベーション膜）としてシリコン酸化膜やシリコン窒化膜等からなる封止層２０をＣＶＤ法等を用いて形成することにより、図８及び図１１（ｃ）に示すような断面構造を有する表示パネル１０が完成する。なお、図示を省略したが、図８及び図１１（ｃ）に示したようなパネル構造に加えて、さらに、絶縁性基板１１に対向するようにガラス基板等からなる封止蓋や封止基板が接合されているものであってもよい。
【００９５】
そして、上述したような製造方法により製造された表示パネル１０において、図１２に示すように、例えば絶縁性基板１１の端部近傍の平坦化膜１４上に延在して形成され、層間絶縁膜１６に形成された開口部に上面が露出するとともに、平坦化膜１４及び無機絶縁膜１３の下方に配設された選択ラインＬｓ及び電源電圧ラインＬｖに電気的に接続された端子パッド部ＰＤｓ、ＰＤｖ（電極層Ｐsb、Ｐvb）上に、各々接着剤２０９内に複数の導電性粒子２０１が分散される異方導電性接着剤を塗布し、フィルム基板２０２ｓ、２０２ｖにそれぞれ端子パッド部ＰＤｓ、ＰＤｖを熱圧着することによって導電性粒子２０１を介して端子パッド部ＰＤｓ、ＰＤｖがそれぞれ外部配線端子部２０３ｓ、２０３ｖに接続される。
【００９６】
このように、本発明に係る回路基板を適用した表示パネル及びその接続方法によれば、端子パッド部と平坦化膜下方の選択ラインや電源電圧ラインとの接続と、当該端子パッド部と外部配線端子部との接続と、を異なる領域で行い、平坦化膜上に延在する端子パッド部に外部配線端子部を接続する接続構造を有することにより、平坦化膜の膜厚や異方導電性接着剤等に含まれる導電性粒子の粒径に影響されることなく、良好に電気的な接続を実現することができる。
【００９７】
また、端子パッド部が形成される平坦化膜の下方にまで選択ラインや電源電圧ラインを延在させることにより、平坦化膜上面の平坦性を向上させて、端子パッド部と外部配線端子部とを良好に接続させることができるとともに、隣接する端子パッド部間では選択ラインや電源電圧ラインの厚さ分の段差が生じるため、端子パッド部間の短絡を防止することができる。
【００９８】
また、端子パッド部を構成する金属層Ｐsa、Ｐva及び電極層Ｐsb、Ｐvbを、表示画素の有機ＥＬ素子を構成する画素電極（反射層及び透明電極層）を形成する際に、同一のプロセスを適用して同時に形成することができるので、製造プロセスを簡略化することができる。特に、端子パッド部及び画素電極を、同一の下地層（平坦化膜）上に形成された同一の電極材料（ＩＴＯ等）からなる単一の電極層を同時にパターニングすることにより形成することができるので、下地層に起因するエッチングレートに影響されることなく、短絡や破断のない良好な平面パターンを有する端子パッド部及び画素電極を形成することができる。
【００９９】
なお、上記実施形態では、画素電極１５として、平坦化膜１４上に反射層１５ａ、金属層Ｐsa、Ｐvaを介在させて結晶性ＩＴＯ等からなる電極層Ｐsb、Ｐvb、透明電極層１５ｂを形成したが、これに限らず、図１３に示すように、平坦化膜１４上に直接、結晶性ＩＴＯ等からなる電極層Ｐsb、Ｐvb、透明電極層１５ｂを形成してもよい。
【０１００】
図１２、図１３に示す透明電極層１５ｂ、電極層Ｐsb、Ｐvbのパターニング工程においては、画素形成領域Ｒpxに形成される透明電極層１５ｂの下地層と、端子パッド部ＰＤｓ、ＰＤｖの形成領域に形成される電極層Ｐsb、Ｐvbの下地層が、ともに有機樹脂材料からなる平坦化膜１４であるので、結晶性ＩＴＯ等からなる導電性酸化金属層をパターニングする際のエッチングレートを向上することができる。
【０１０１】
具体的には、第２の比較対象（図４参照）で示すように、結晶性ＩＴＯからなる導電性酸化金属層の下地層として窒化シリコン（ＳｉＮ）からなる無機絶縁膜が形成されている場合、結晶性ＩＴＯのエッチャントとしてナガセケムテックス製I-1エッチング液を用いた当該ＩＴＯ膜のエッチングレートは、約０．５ｎｍ／sec（＝５Å／sec）であるのに対して、下地層として上述したＪＳＲ製のアクリル系樹脂材料ＰＣ４０３からなる平坦化膜が形成されている場合に上記エッチャントを用いたＩＴＯ膜のエッチングレートは、約１．５ｎｍ／sec（＝１５Å／sec）であり、顕著に異なっている。
【０１０２】
そのため、上述した第２の比較対象の構造では、下地層の違いに起因して、画素形成領域Ｒpxに比べ端子パッド部のＩＴＯ膜のエッチングレートが遅く、ＩＴＯ膜のパターン不良が生じるが、本発明に係る回路基板を適用した表示パネルにおいては、画素形成領域Ｒpxや端子パッド部ＰＤｓ、ＰＤｖの形成領域を含む絶縁性基板１１上の全域に樹脂材料からなる平坦化膜１４が形成されるので、均等に速やかにエッチングでき、上記のようなＩＴＯ膜のパターン不良の発生を防止することができる。
【０１０３】
図１３に示す構造は、画素電極１５が透明であるので、有機ＥＬ表示パネルは、有機ＥＬ層１８から放出される光が絶縁性基板１１側に出射する、いわゆるボトムエミッション構造であるため、対向電極１９は、マグネシウムやバリウムといった低仕事関数の金属層と、この金属層を覆うアルミニウム等の高仕事関数の金属層との積層構造により光反射性であることが望ましい。
【０１０４】
なお、上述した各実施形態の表示パネルにおいては、図６に示した画素駆動回路のトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに直接又は間接的に接続された選択ラインＬｓ、及び、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄに直接又は間接的に接続された電源電圧ラインＬｖに接続される端子パッド部ＰＤｓ、ＰＤｖに、本発明に係る回路基板の端子構造を適用した場合について説明したが、本発明はこれに限定されるものではなく、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに接続されるデータラインＬｄに接続される端子パッド部や、これらの配線層以外の他のバス配線に接続される端子パッド部に適用するものであってもよい。
【０１０５】
また、上述した各実施形態の表示パネルにおいては、平坦化膜として膜厚が厚く平坦性が高い樹脂材料（有機材料）を用いた場合について説明したが、本発明はこれに限定されるものではなく、例えば酸化シリコンや窒化シリコン等からなる無機絶縁膜を厚く形成したものを用いるものであってもよい。この場合、樹脂材料を用いた平坦化膜に比較して平坦性に劣るため、上述したように、端子パッド部が形成される平坦化膜の下方にまで選択ラインや電源電圧ラインを延在させて形成することにより、平坦化膜上面の平坦性を向上させて、端子パッド部と外部配線端子部とを良好に接続させることができる。
【図面の簡単な説明】
【０１０６】
【図１】本発明に係る回路基板に適用される、配線層と外部配線端子部との接続構造の第１の例を示す概略構成図である。
【図２】本発明に係る回路基板に適用される、配線層と外部配線端子部との接続構造の第２の例を示す概略構成図である。
【図３】本発明に係る回路基板の、比較対象となる配線層と外部配線端子部との接続構造の第１の例（第１の比較対象）を示す概略構成図である。
【図４】本発明に係る回路基板の、比較対象となる配線層と外部配線端子部との接続構造の第２の例（第２の比較対象）を示す概略構成図である。
【図５】本発明に係る回路基板を適用した表示パネルに適用される表示画素の配列状態の一例を示す概略平面図である。
【図６】本発明に係る回路基板を適用した表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。
【図７】本発明に係る回路基板を適用した表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。
【図８】図７に示した平面レイアウトを有する表示画素における断面構造を示す概略断面図である。
【図９】本発明に係る回路基板を適用した表示パネルの製造方法の一例を示す工程断面図（その１）である。
【図１０】本発明に係る回路基板を適用した表示パネルの製造方法の一例を示す工程断面図（その２）である。
【図１１】本発明に係る回路基板を適用した表示パネルの製造方法の一例を示す工程断面図（その３）である。
【図１２】本発明に係る回路基板を適用した表示パネルにおける端子パッド部と外部配線端子部との接続構造の一例を示す概略断面図である。
【図１３】本発明に係る回路基板を適用した表示パネルにおける端子パッド部と外部配線端子部との接続構造の他の例を示す概略断面図である。
【符号の説明】
【０１０７】
１      基板
２      絶縁膜
３      配線層
４      平坦化膜
５      端子電極
６      導電性粒子
７      フィルム基板
８      外部配線端子部
ＣＨ    コンタクトホール
【図１】
0005257828.tif 000002
【図２】
0005257828.tif 000003
【図３】
0005257828.tif 000004
【図４】
0005257828.tif 000005
【図５】
0005257828.tif 000006
【図６】
0005257828.tif 000007
【図７】
0005257828.tif 000008
【図８】
0005257828.tif 000009
【図９】
0005257828.tif 000010
【図１０】
0005257828.tif 000011
【図１１】
0005257828.tif 000012
【図１２】
0005257828.tif 000013
【図１３】
0005257828.tif 000014