(57)【特許請求の範囲】
【請求項１】
半導体メモリチップを樹脂モールド部でモールドした半導体記憶装置であって、
前記樹脂モールド部にモールドされて前記半導体メモリチップが載置されるプレートと、
前記半導体記憶装置の外周面に露出される外部接続端子と、を備え、
前記プレートは、前記樹脂モールド部の外周面に露出する複数の露出部を有し、
前記複数の露出部同士は、前記樹脂モールド部の内部で互いに電気的に絶縁されることを特徴とする半導体記憶装置。
【請求項２】
前記プレートは、前記樹脂モールド部の内部で複数に分割され、分割された前記プレートごとに１の露出部を有することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記外部接続端子と前記露出部とは、前記樹脂モールド部の内部で互いに電気的に絶縁されることを特徴とする請求項１または２に記載の半導体記憶装置。
【請求項４】
前記プレートは、絶縁性材料で構成されていることを特徴とする請求項１に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体記憶装置に関する。
【背景技術】
【０００２】
近年では、携帯電話やパーソナルコンピュータなどの電子機器の記憶装置としてＮＡＮＤ型フラッシュメモリなどの記憶素子を用いた半導体記憶装置が多く使用されている。電子機器で使用される半導体記憶装置として、メモリカード（半導体メモリカード）を例示することができる。このような半導体記憶装置には、導電性のプレート上に載置された半導体メモリチップを、合成樹脂などにより封止した封止部（樹脂モールド部）が、キャップに収納されて構成されるものがある（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１３７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような従来技術においては、部品点数の削減や製造コストの削減を図ることのできる半導体記憶装置を得ることが望まれている。
【０００５】
本発明の実施の形態は、上記に鑑みてなされたものであって、樹脂モールド部を外部に露出させることで、部品点数の削減や製造コストの削減を図ることのできる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施の形態の半導体記憶装置は、半導体メモリチップを樹脂モールド部でモールドした半導体記憶装置であって、樹脂モールド部にモールドされて半導体メモリチップが載置されるプレートと、半導体記憶装置の外周面に露出される外部接続端子と、を備え、プレートは、樹脂モールド部の外周面に露出する複数の露出部を有し、複数の露出部同士は、樹脂モールド部の内部で互いに電気的に絶縁される。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施の形態にかかる半導体記憶装置の外観を示す平面図である。
【図２】図２は、図１に示す半導体記憶装置の外観を示す底面図である。
【図３】図３は、図１に示す半導体記憶装置の内部構成を模式的に示す平面図である。
【図４】図４は、図３に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図である。
【図５】図５は、リードフレームの平面図である。
【図６】図６は、半導体記憶装置の製造工程を説明するためのフローチャートである。
【図７】図７は、第１の実施の形態の変形例１に係る半導体記憶装置の横断面図である。
【図８】図８は、第１の実施の形態の変形例２に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図９】図９は、第１の実施の形態の変形例３に係る半導体記憶装置の内部構成を模式的に示す図である。
【図１０】図１０は、図９に示す半導体記憶装置のＢ−Ｂ線に沿った断面構造を示す横断面図である。
【図１１】図１１は、第２の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図１２】図１２は、第２の実施の形態の変形例１に係る半導体記憶装置の内部構成を模式的に示す図である。
【図１３】図１３は、第３の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図１４】図１４は、図１３に示す半導体記憶装置の底面図である。
【図１５】図１５は、図１３に示すＣ−Ｃ線に沿った断面構造を示す横断面図である。
【図１６】図１６は、半導体記憶装置の製造工程を説明するためのフローチャートである。
【図１７】図１７は、第４の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図１８】図１８は、図１７に示す半導体記憶装置の底面図である。
【図１９】図１９は、図１７に示すＤ−Ｄ線に沿った断面構造を示す横断面図である。
【図２０】図２０は、第５の実施の形態に係る半導体記憶装置の外観を示す平面図である。
【図２１】図２１は、図２０に示す半導体記憶装置の側面図である。
【図２２】図２２は、図２０に示す半導体記憶装置の外観を示す底面図である。
【図２３】図２３は、図２０に示す半導体記憶装置の内部構成を模式的に示す図である。
【図２４】図２４は、図２３に示す半導体記憶装置のＥ−Ｅ線に沿った断面構造を示す横断面図である。
【図２５】図２５は、基礎プレートが個片化される前のシートを示す平面図である。
【図２６】図２６は、図２５に示すＦ−Ｆ線に沿った矢視断面図である。
【図２７】図２７は、嵌め込み開口が形成されたシートを示す平面図である。
【図２８】図２８は、図２７に示すＧ−Ｇ線に沿った矢視断面図である。
【図２９】図２９は、半導体記憶装置の製造工程を説明するためのフローチャートである。
【図３０】図３０は、嵌め込み開口部分を拡大した部分拡大図である。
【図３１】図３１は、第５の実施の形態の変形例１に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図３２】図３２は、図３１に示すＨ−Ｈ線に沿った矢視断面図である。
【図３３】図３３は、第５の実施の形態の変形例２に係る半導体記憶装置の断面構成を示す横断面図である。
【図３４】図３４は、第５の実施の形態の変形例３に係る半導体記憶装置の内部構成を模式的に示す平面図である。
【図３５】図３５は、図３４に示すＩ−Ｉ線に沿った矢視断面図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施の形態にかかる半導体記憶装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【０００９】
（第１の実施の形態）
まず、半導体記憶装置の概略構成について説明する。図１は、第１の実施の形態にかかる半導体記憶装置の外観を示す平面図である。図２は、図１に示す半導体記憶装置の外観を示す底面図である。図３は、図１に示す半導体記憶装置の内部構成を模式的に示す平面図である。図４は、図３に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図である。半導体記憶装置１０は、パーソナルコンンピュータやデジタルカメラなどの外部機器に設けられたソケットに挿入されて用いられる。半導体記憶装置１０は、外部記憶装置として機能する。なお、半導体記憶装置１０の挿入方向は、矢印Ｘで示す方向とする。
【００１０】
半導体記憶装置１０は、半導体メモリチップ１５、コントローラチップ１６、端子用プレート（外部接続端子）１９、メモリチップ用プレート（プレート）２１、コントローラチップ用プレート（プレート）２２、樹脂モールド部１８を備えて構成される。半導体記憶装置１０は、図１，２に示すように、底面側に外部接続端子としての端子用プレート１９を露出させた状態で、その外周が樹脂モールド部１８に覆われている。半導体記憶装置１０は、樹脂モールド部１８に覆われることで、平面視において略方形形状を呈する。
【００１１】
半導体メモリチップ１５は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。半導体メモリチップ１５は少なくともその１辺に電極パッドを複数個有している。コントローラチップ１６は、半導体メモリチップ１５へのデータの書き込みや、半導体メモリチップ１５に記憶されたデータの読み出しなどを行う。半導体記憶装置１０が複数の半導体メモリチップ１５を備える場合には、コントローラチップ１６は、データの書込みや読み出しを行う半導体メモリチップ１５の選択も行う。コントローラチップ１６の上面には、電極パッドが形成されている。
【００１２】
端子用プレート１９は、複数の金属プレートが並列されて構成される。端子用プレート１９は、それぞれの１面が半導体記憶装置１０の底面に露出することで、半導体記憶装置１０を外部機器に挿入した際の入出力端子、すなわち外部接続端子として機能する。並列された端子用プレート１９のうち、両端に配置される端子用プレート１９は、樹脂モールド部１８の側面に向けて延びるリード部１９ａを有し、リード部１９ａの一部は樹脂モールド部１８の外周面に露出する露出部１９ｂとなる。１つの端子用プレート１９には、多くとも１つの露出部１９ｂしか設けられない。なお、並列された複数の端子用プレート１９同士は、固定テープ２３で連結される。固定テープ２３は、絶縁性の材料で構成されており、端子用プレート１９同士は、互いに電気的に絶縁されている。
【００１３】
メモリチップ用プレート２１は、樹脂モールド部１８を形成する前に、半導体メモリチップ１５を載置するためのものである。メモリチップ用プレート２１は、半導体メモリチップ１５をその底面から支持する。メモリチップ用プレート２１は、全体として半導体メモリチップ１５の底面のうち中央の領域を除いた部分、すなわち外周部分に配置される。メモリチップ用プレート２１は、複数の金属プレートに分割されて構成される。複数に分割されたそれぞれのメモリチップ用プレート２１は、樹脂モールド部１８の側面に向けて延びるリード部２１ａを有し、リード部２１ａの一部は樹脂モールド部１８の外周面に露出する露出部２１ｂとなる。１つのメモリチップ用プレート２１には、多くとも１つの露出部２１ｂしか設けられない。
【００１４】
半導体メモリチップ１５は、メモリチップ用プレート２１に対して接着剤料によって接着される。接着剤料としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。
【００１５】
コントローラチップ用プレート２２は、樹脂モールド部１８を形成する前に、コントローラチップ１６を載置するためのものである。コントローラチップ用プレート２２は、コントローラチップ１６をその底面から支持する。コントローラチップ用プレート２２は、樹脂モールド部１８の側面に向けて延びるリード部２２ａを有し、リード部２２ａの一部は樹脂モールド部１８の外周面に露出する露出部２２ｂとなる。コントローラチップ用プレート２２には、多くとも１つの露出部２２ｂしか設けられない。なお、コントローラチップ用プレート２２を複数の金属プレートに分割して構成してもよい。この場合、１つの金属プレートには、多くとも１つの露出部２２ｂしか設けられないように構成する。
【００１６】
半導体メモリチップ１５の電極パッドと、コントローラチップ１６の電極パッドとが、Ａｕワイヤなどの金属ワイヤ２７でワイヤボンディングされて電気的に接続される。また、コントローラチップ１６の電極パッドと、端子用プレート１９とが、Ａｕワイヤなどの金属ワイヤ２７でワイヤボンディングされて電気的に接続される。
【００１７】
樹脂モールド部１８は、端子用プレート１９の１面を露出させつつ、半導体メモリチップ１５、コントローラチップ１６、端子用プレート１９、メモリチップ用プレート２１、およびコントローラチップ用プレート２２を絶縁性の合成樹脂材料で封止することで形成される。樹脂モールド部１８は、半導体記憶装置１０の外郭を構成する。樹脂モールド部１８は、半導体メモリチップ１５やコントローラチップ１６を完全に覆う高さで形成されている。樹脂モールド部１８は、半導体メモリチップ１５などの実装部品が実装された状態の各プレート１９，２１，２２を金型で覆い、軟化させた合成樹脂材料をその金型内に注入することで形成される。
【００１８】
次に、半導体記憶装置１０の製造工程について説明する。図５は、リードフレームの平面図である。リードフレーム２５は、１枚の金属プレートとして構成されており、フレーム部２６に、リード部１９ａ，２１ａ，２２ａを介して、各プレート１９，２１，２２が一体に連結されて構成される。各プレート１９，２１，２２は、フレーム部２６に連結された状態で、半導体記憶装置１０の製品状態での位置と同様の位置に配置されている。リードフレーム２５には、１枚のリードフレーム２５から複数の半導体記憶装置１０が製造できるように、複数の構成単位で各プレート１９，２１，２２が設けられている。このリードフレーム２５に対して、以下に説明する工程を行うことで、半導体記憶装置１０が製造される。なお、リード部１９ａが設けられていない端子用プレート１９は、リードフレーム２５の状態で、固定テープ２３を用いて両端の端子用プレート１９と連結されて、位置決め固定がなされている。リードフレーム２５は、金属の板をパンチング加工することで製造される。パンチング加工の際、端子用プレート１９が打ち抜かれる領域に、予め固定テープ２３を配置しておくことで、パンチング加工と合わせて、固定テープ２３による端子用プレート１９の固定を行うことができる。
【００１９】
図６は、半導体記憶装置１０の製造工程を説明するためのフローチャートである。まず、リードフレーム２５のメモリチップ用プレート２１上に、接着剤が塗布された半導体メモリチップ１５を載置する（ステップＳ１）。次に、コントローラチップ用プレート２２上に、接着剤が塗布されたコントローラチップ１６を載置する（ステップＳ２）。次に、半導体メモリチップ１５やコントローラチップ１６に塗布された接着剤を硬化させる（ステップＳ３）。
【００２０】
次に、コントローラチップ１６の電極パッドと端子用プレート１９との間、およびコントローラチップ１６の電極パッドと半導体メモリチップ１５との間を金属ワイヤでワイヤボンディングする（ステップＳ４）。次に、リードフレーム２５の略全域を合成樹脂材料でモールドする（ステップＳ５）。ステップＳ５では、リードフレーム２５の全体を一括してモールドしており、合成樹脂材料は樹脂モールド部１８の最終的な形状は呈していない。
【００２１】
次に、合成樹脂材料でモールドされたリードフレーム２５を、ダイシングにより半導体記憶装置１０の構成単位ごとに個片化する（ステップＳ６）ことで、半導体記憶装置１０が製造される。このように、１枚のリードフレームから複数の半導体記憶装置１０を製造することができる。なお、半導体記憶装置１０の個片化は、ダイシング以外の手法を用いてもよく、例えば、レーザーを用いて個片化してもよい。
【００２２】
以上説明したように、本実施の形態の半導体記憶装置１０は、半導体メモリチップ１５などをモールドする樹脂モールド部１８が、半導体記憶装置１０の外郭を構成するので、樹脂モールド部１８を収納するケース部品が不要となり、部品点数を削減することができる。
【００２３】
また、上記ステップＳ６で半導体記憶装置１０を個片化する際に、リード部１９ａ，２１ａ，２２ａが切断されて、複数の露出部１９ｂ，２１ｂ，２２ｂが樹脂モールド部１８の外周面に露出する。露出部１９ｂ，２１ｂ，２２ｂは、プレート１９，２１，２２を構成する金属プレートごとに１つ設けられているので、露出部１９ｂ，２１ｂ，２２ｂ同士は、樹脂モールド部１８の内部で互いに電気的に絶縁されることとなる。
【００２４】
したがって、例えば半導体記憶装置１０を外部機器のソケットに挿入した場合に、複数の露出部１９ｂ，２１ｂ，２２ｂが、外部機器の導電性のある部分に接触してしまい、その接触部分同士が互いに異なる電位にある場合であっても、プレート１９，２１，２２を介してショートが発生するのを防ぐことができる。
【００２５】
また、メモリチップ用プレート２１は、半導体メモリチップ１５の底面のうち外周部分に設けられているので、半導体メモリチップ１５の中央部分では、底面まで合成樹脂材料が充填されるので、樹脂モールド部１８の充填性の向上に寄与することができる。
【００２６】
また、端子用プレート１９が固定テープ２３を用いて固定されるので、端子用プレート１９に形成されるリード部１９ａの本数を抑えることができる。切断されたリード部１９ａの先端部分が露出部１９ｂとなるので、リード部１９ａの本数を抑えることで露出部１９ｂの数を減らすことができる。したがって、露出部１９ｂが外部機器などに接触しにくくなり、ショートが発生しにくくなる。
【００２７】
図７は、第１の実施の形態の変形例１に係る半導体記憶装置１０の横断面図である。本変形例１では、図７に示すように、メモリチップ用プレート２１上に複数の半導体メモリチップ１５を積層している。複数の半導体メモリチップ１５は、それぞれの表面に形成された電極パッドを露出させるために階段状に積層される。それぞれの表面に形成された電極パッドが露出するので、ワイヤボンディングが可能となる。このように、複数の半導体メモリチップ１５を積層させることで、半導体記憶装置１０の容量の増大を図って、より一層の高密度化を図ることができる。
【００２８】
図８は、第１の実施の形態の変形例２に係る半導体記憶装置１０の内部構成を模式的に示す平面図である。なお、図８では、半導体メモリチップ１５を透過状態で図示している。本変形例２では、上述したものと同様に、メモリチップ用プレート２１は、複数の金属プレートに分割されて構成されるが、全体として、半導体メモリチップ１５の底面の略全域を覆う形状を呈している。これにより、半導体メモリチップ１５をより確実に接着することができるようになり、半導体メモリチップ１５の実装強度の向上を図ることができる。
【００２９】
図９は、第１の実施の形態の変形例３に係る半導体記憶装置１０の内部構成を模式的に示す図である。図１０は、図９に示す半導体記憶装置１０のＢ−Ｂ線に沿った断面構造を示す横断面図である。本変形例３では、コントローラチップ１６が半導体メモリチップ１５上に載置される。
【００３０】
半導体メモリチップ１５上には、複数の電極パッドと、電極パッド同士を接続する接続配線とが形成される。半導体メモリチップ１５上に形成された電極パッドの一部は、端子用プレート１９とワイヤボンディングされる。端子用プレート１９にワイヤボンディングされた電極パッドと、接続配線で接続された電極パッドは、コントローラチップ１６に形成された電極パッドとワイヤボンディングされる。すなわち、コントローラチップ１６は、半導体メモリチップ１５上に形成された電極パッドと、接続配線を介して端子用プレート１９に接続される。同様に、コントローラチップ１６と半導体メモリチップ１５との間も、電極パッドと接続配線を介して接続される。なお、図９では、電極パッド、接続配線、金属ワイヤ２７の一部を省略している。
【００３１】
このように、本変形例３では、コントローラチップ１６が半導体メモリチップ１５上に載置されるので、平面的にコントローラチップ１６を載置するスペースが不要となる。したがって、平面的に同じ形状の半導体記憶装置１０であっても、平面形状がより大きな半導体メモリチップ１５を用いることができ、半導体記憶装置１０の容量の増大化に寄与することができる。また、平面的にコントローラチップ１６を載置するスペースを省略できるので、半導体記憶装置１０の小型化にも寄与することができる。
【００３２】
（第２の実施の形態）
図１１は、第２の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。本実施の形態に係る半導体記憶装置５０は、電子部品１７、電子部品用プレート（プレート）２９を備える。
【００３３】
電子部品１７は、受動部品である。受動部品としては、例えば、コンデンサや抵抗やインダクタが挙げられる。電子部品用プレート２９は、樹脂モールド部１８を形成する前に、電子部品１７を載置するためのものである。電子部品用プレート２９には、リードフレーム２５（図５参照）のフレーム部２６に連結されるリード部が形成されていない。したがって、リード部が形成されたメモリチップ用プレート２１などの他の金属プレートに固定テープ２３を用いて連結されることで、位置決め固定がなされている。
【００３４】
電子部品１７は、電子部品用プレート２９に対して半田付けされて電気的に接続される。また、電子部品用プレート２９は、半導体メモリチップ１５やコントローラチップ１６と金属ワイヤ２７でワイヤボンディングされる。したがって、電子部品１７は、電子部品用プレート２９を介して半導体メモリチップ１５やコントローラチップ１６と接続される。
【００３５】
図１２は、第２の実施の形態の変形例１に係る半導体記憶装置の内部構成を模式的に示す図である。本変形例では、電子部品用プレート２９にリード部２９ａが形成されている。したがって、リードフレーム２５（図５も参照）の状態で、電子部品用プレート２９を、リード部２９ａを介してフレーム部２６と一体に連結させることができる。樹脂モールド部１８を形成する前に電子部品用プレート２９を位置決め固定するための固定テープが不要となる。これにより、樹脂モールド部１８の厚さに対する制限が緩和され、半導体記憶装置５０の薄型化に寄与することができる。もちろん、１つの電子部品用プレート２９には、多くとも１つのリード部２９ａしか形成されず、多くとも１つの露出部２９ｂしか設けられない。
【００３６】
（第３の実施の形態）
図１３は、第３の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。図１４は、図１３に示す半導体記憶装置の底面図である。図１５は、図１３に示すＣ−Ｃ線に沿った断面構造を示す横断面図である。上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
【００３７】
半導体記憶装置１００は、樹脂基板１１、基板用プレート３３を備える。樹脂基板１１は、たとえば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。このような樹脂基板１１として、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などを用いたプリント配線板が使用される。詳細な図示は省略するが、樹脂基板１１は、多層構造となっており、各層ごとで使用される材料が異なる場合がある。
【００３８】
図１４に示すように、樹脂基板１１の底面には、金属層からなる端子用金属膜（外部接続端子）３２が設けられる。端子用金属膜３２は、半導体記憶装置１００を外部機器に挿入した際の、半導体記憶装置１００の入出力端子、すなわち外部接続端子として機能する。
【００３９】
樹脂基板１１の上面は、コントローラチップ１６や電子部品１７を搭載する搭載面となっている。そのため、樹脂基板１１の上面の面積は、コントローラチップ１６や電子部品１７を上面から見た面積よりも大きくなっている。樹脂基板１１の上面には、複数の接続パッドが形成されており、接続パッドと端子用金属膜３２との間や、接続パッド同士の間が、樹脂基板１１の内部配線（スルーホールなど）を介して電気的に接続されている。
【００４０】
半導体メモリチップ１５やコントローラチップ１６に形成された電極パッドと、樹脂基板１１に形成された接続パッドとを、金属ワイヤ２７によるワイヤボンディングで電気的に接続することで、半導体メモリチップ１５、コントローラチップ１６、端子用金属膜３２等の各要素が電気的に接続される。
【００４１】
また、樹脂基板１１は、半導体記憶装置１００の内部構成を平面視した場合において、メモリチップ用プレート２１およびメモリチップ用プレート２１に囲まれる領域とほとんど重ならない形状に個片化されている。
【００４２】
基板用プレート３３は、樹脂モールド部１８を形成する前に、樹脂基板１１を位置決め固定するためのものである。基板用プレート３３に対して、樹脂基板１１の上面が接着されて位置決め固定される。
【００４３】
基板用プレート３３は、複数の金属プレートで構成される。なお、１枚の金属プレートで構成されても構わない。基板用プレート３３を構成する複数の金属プレートは、樹脂モールド部１８の側面に向けて延びるリード部３３ａを有し、リード部３３ａの一部は樹脂モールド部１８の外周面に露出する露出部３３ｂとなる。基板用プレート３３を構成する１つの金属プレートには、多くとも１つの露出部３３ｂしか設けられない。
【００４４】
次に、半導体記憶装置１００の製造工程について説明する。本実施の形態では、メモリチップ用プレート２１と基板用プレート３３とが、リード部２１ａ，３３ａを介してフレーム部に連結されたリードフレーム（図示は省略）が用いられる。
【００４５】
図１６は、半導体記憶装置１００の製造工程を説明するためのフローチャートである。まず、樹脂基板１１を個片化する（ステップＳ２１）。樹脂基板１１の個片化は、ダイシングブレード（図示せず）を用いた一般的な工程により行えばよいので、詳細な説明を省略する。次に、個片化された樹脂基板１１に電子部品１７を実装する（ステップ２２）。電子部品１７の実装は、リフロー工程やフラックスの洗浄工程を経て行われるが、詳細な説明は省略する。なお、ステップＳ２１とステップＳ２２の順番は前後しても構わない。
【００４６】
次に、樹脂基板１１を基板用プレート３３に接着する（ステップＳ２３）。次に、リードフレームのメモリチップ用プレート２１上に、接着剤が塗布された半導体メモリチップ１５を載置する（ステップＳ２４）。次に、樹脂基板１１上に、接着剤が塗布されたコントローラチップ１６を載置する（ステップＳ２５）。次に、半導体メモリチップ１５やコントローラチップ１６に塗布された接着剤を硬化させる（ステップＳ２６）。
【００４７】
次に、コントローラチップ１６の電極パッドと樹脂基板１１の接続パッドとの間、および半導体メモリチップ１５の電極パッドと樹脂基板１１の接続パッドとの間を金属ワイヤでワイヤボンディングする（ステップＳ２７）。次に、リードフレームの略全域を合成樹脂材料でモールドする（ステップＳ２８）。次に、合成樹脂材料でモールドされたリードフレームを、ダイシングにより半導体記憶装置１００の構成単位ごとに個片化する（ステップＳ２９）ことで、半導体記憶装置１００が製造される。なお、半導体記憶装置１００の個片化は、ダイシング以外の手法を用いてもよく、例えば、レーザーを用いて個片化してもよい。
【００４８】
以上説明したように、本実施の形態の半導体記憶装置１００は、半導体記憶装置１００の内部構成を平面視した場合において、メモリチップ用プレート２１とほとんど重ならない形状に樹脂基板１１が個片化されているため、樹脂基板１１が小型になり、樹脂基板１１の使用量を抑えて、半導体記憶装置１００の製造コストを抑制することができる。
【００４９】
また、上記ステップＳ２９で半導体記憶装置１００を個片化する際に、リード部２１ａ，３３ａが切断されて、複数の露出部２１ｂ，３３ｂが樹脂モールド部１８の外周面に露出する。露出部２１ｂ，３３ｂは、プレート２１，３３を構成する金属プレートごとに１つだけ設けられているので、露出部２１ｂ，３３ｂ同士は、樹脂モールド部１８の内部で互いに電気的に絶縁されることとなる。
【００５０】
したがって、例えば半導体記憶装置１００を外部機器のソケットに挿入した場合に、複数の露出部２１ｂ，３３ｂが、外部機器の導電性のある部分に接触してしまい、その接触部分同士が互いに異なる電位にある場合であっても、プレート２１，３３を介してショートが発生するのを防ぐことができる。
【００５１】
（第４の実施の形態）
図１７は、第４の実施の形態に係る半導体記憶装置の内部構成を模式的に示す平面図である。図１８は、図１７に示す半導体記憶装置の底面図である。図１９は、図１７に示すＤ−Ｄ線に沿った断面構造を示す横断面図である。なお、図１７では、半導体メモリチップ１５を透過状態で図示している。上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
【００５２】
本実施の形態に係る半導体記憶装置１５０は、上記第３の実施の形態と同様に、コントローラチップ１６や電子部品１７は、樹脂基板１１上に実装される。また、半導体記憶装置１５０は、樹脂プレート（プレート）３４を有する。
【００５３】
樹脂プレート３４は、上記第３の実施の形態で説明した基板用プレート３３とメモリチップ用プレート２１（図１３も参照）としての機能を発揮する。より具体的には、樹脂プレート３４では、半導体メモリチップ１５が載置されるメモリチップ載置部３４ｃと樹脂基板１１が接着される基板接着部３４ｄとが一体に形成される。
【００５４】
樹脂プレート３４は、メモリチップ載置部３４ｃと基板接着部３４ｄとから、樹脂モールド部１８の側面に向けて延びるリード部３４ａを有し、リード部３４ａの一部は樹脂モールド部１８の外周面に露出する露出部３４ｂとなる。樹脂プレート３４は、絶縁性の合成樹脂材料で構成される。
【００５５】
このように、本実施の形態では、樹脂プレート３４が絶縁性の合成樹脂材料で構成されるので、樹脂モールド部１８の側面に露出する露出部３４ｂ同士は、互いに電気的に絶縁されることとなる。したがって、例えば半導体記憶装置１５０を外部機器のソケットに挿入した場合に、複数の露出部３４ｂが、外部機器の導電性のある部分に接触してしまい、その接触部分同士が互いに異なる電位にある場合であっても、樹脂プレート３４を介してショートが発生するのを防ぐことができる。
【００５６】
なお、樹脂プレート３４は、メモリチップ載置部３４ｃと基板接着部３４ｄとが一体に形成されていなくてもよく、それぞれが別個に設けられていてもよい。また、メモリチップ載置部３４ｃが複数のプレートから構成されても構わない。
【００５７】
（第５の実施の形態）
図２０は、第５の実施の形態に係る半導体記憶装置の外観を示す平面図である。図２１は、図２０に示す半導体記憶装置の側面図である。図２２は、図２０に示す半導体記憶装置の外観を示す底面図である。図２３は、図２０に示す半導体記憶装置の内部構成を模式的に示す図である。図２４は、図２３に示す半導体記憶装置のＥ−Ｅ線に沿った断面構造を示す横断面図である。上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
【００５８】
半導体記憶装置２００は、半導体メモリチップ１５や端子用プレート１９を位置決め固定する基礎プレート４４（プレート）を備える。基礎プレート４４は、半導体記憶装置２００の平面形状と略同じ平面形状を呈する。本実施の形態では、基礎プレート４４の上面４４ｂを覆うように樹脂モールド部１８が設けられる。すなわち、本実施の形態では、基礎プレート４４の上面４４ｂ以外の面が、半導体記憶装置２００の外周面に露出する１の露出部となる。基礎プレート４４は、絶縁性の材料で構成される。基礎プレート４４は、比較的薄く形成されるので、ハンドリングの過程で割れなどが発生するのを抑えるために、絶縁性の材料として、例えば、ガラス−エポキシ樹脂やポリイミド樹脂、ゴムなどを用いることが好ましい。
【００５９】
基礎プレート４４には、端子用プレート１９が設けられる位置に、端子用プレート１９の平面形状と略同じ形状を呈する嵌め込み開口４４ａが形成される。嵌め込み開口４４ａは、基礎プレート４４を上下に貫通する貫通孔として形成される。端子用プレート１９は、嵌め込み開口４４ａに嵌め込まれることで位置決め固定されるとともに、半導体記憶装置２００の底面から露出して、外部接続端子として機能する。
【００６０】
半導体メモリチップ１５は、基礎プレート４４上に載置される。コントローラチップ１６は、半導体メモリチップ１５上に載置される。上述した第１の実施の形態の変形例３と同様に、半導体メモリチップ１５上に電極パッドと接続配線とが形成されており、コントローラチップ１６は、半導体メモリチップ１５上に形成された電極パッドと、接続配線を介して端子用プレート１９に接続される。同様に、コントローラチップ１６と半導体メモリチップ１５との間も、電極パッドと接続配線を介して接続される。
【００６１】
次に、半導体記憶装置２００の製造工程について説明する。図２５は、基礎プレート４４が個片化される前のシートを示す平面図である。図２６は、図２５に示すＦ−Ｆ線に沿った矢視断面図である。シート４５は、１枚から複数の基礎プレート４４が取り出せる大きさに形成される。図２５に示すように、位置決め穴４５ａを形成しておくことで、後の工程でシート４５の位置決めなどが行いやすくなる。このシート４５に以下の工程を行うことで、半導体記憶装置２００が製造される。
【００６２】
図２７は、嵌め込み開口４４ａが形成されたシート４５を示す平面図である。図２８は、図２７に示すＧ−Ｇ線に沿った矢視断面図である。図２９は、半導体記憶装置２００の製造工程を説明するためのフローチャートである。図２７に示すように、まず、シート４５に嵌め込み開口４４ａを形成する（ステップＳ３１）。嵌め込み開口４４ａは、例えば、パンチング加工によって形成する。なお、シート４５自体を、初めから嵌め込み開口４４ａが設けられたものとして形成してもよい。具体的には、嵌め込み開口４４ａ部分にコマが配置された金型に、エポキシ樹脂などの絶縁性材料を充填させることで、初めから嵌め込み開口４４ａが設けられたシート４５を形成することができる。
【００６３】
次に、嵌め込み開口４４ａに端子用プレート１９を嵌め込む（ステップＳ３２）。図３０は、嵌め込み開口４４ａ部分を拡大した部分拡大図である。図３０に示すように、嵌め込み開口４４ａは、端子用プレート１９の挿入方向手前側から奥側に向けて開口面積が狭くなるように、テーパを付けて形成されている。同様に、端子用プレート１９も、挿入方向手前側から奥側に向けて断面積が狭くなるように、側面にテーパを付けて形成されている。このように、端子用プレート１９と嵌め込み開口４４ａとにテーパを付けることで、上面４４ｂ側から底面４４ｃ側への端子用プレート１９の抜け落ちを防ぐことができる。なお、嵌め込み開口４４ａや端子用プレート１９にテーパを設けずに構成してもよい。端子用プレート１９と嵌め込み開口４４ａとがきっちりと嵌め合うように、端子用プレート１９と嵌め込み開口４４ａを精度よく形成することで、端子用プレート１９の抜け落ちを防ぐように構成してもよい。また、端子用プレート１９と嵌め込み開口４４ａの間に隙間が出来た場合でも、樹脂モールド部１８を形成する際に、その隙間に合成樹脂材料を充填させれば、端子用プレート１９の抜け落ちを防ぐことができる。
【００６４】
次に、シート４５上の所定の位置に、接着剤が塗布された半導体メモリチップ１５を載置する（ステップＳ３３）。次に、半導体メモリチップ１５上の所定の位置に、接着剤が塗布されたコントローラチップ１６を載置する（ステップＳ３４）。次に、半導体メモリチップ１５やコントローラチップ１６に塗布された接着剤を硬化させる（ステップＳ３５）。
【００６５】
次に、半導体メモリチップ１５の電極パッドと端子用プレート１９との間、およびコントローラチップ１６の電極パッドと半導体メモリチップ１５の電極パッドとの間を金属ワイヤでワイヤボンディングする（ステップＳ３６）。次に、シート４５の略全域を合成樹脂材料でモールドする（ステップＳ３７）。ステップＳ３７では、シート４５の全体を一括してモールドしており、合成樹脂材料は樹脂モールド部１８の最終的な形状は呈していない。
【００６６】
次に、合成樹脂材料でモールドされたシート４５を、ダイシングにより半導体記憶装置２００の構成単位ごとに個片化する（ステップＳ３８）ことで、半導体記憶装置２００が製造される。半導体記憶装置２００を個片化するためのダイシングによって、基礎プレート４４も、半導体記憶装置２００の平面形状と略同じ形状に切り出される。このように、１枚のシート４５から複数の半導体記憶装置２００を製造することができる。なお、半導体記憶装置２００の個片化は、ダイシング以外の手法を用いてもよく、例えば、レーザーを用いて個片化してもよい。
【００６７】
以上説明したように、本実施の形態の半導体記憶装置２００は、半導体メモリチップ１５などをモールドする樹脂モールド部１８と基礎プレート４４が、半導体記憶装置２００の外郭を構成するので、樹脂モールド部１８を収納するケース部品が不要となり、部品点数を削減することができる。
【００６８】
また、基礎プレート４４は、絶縁性の材料で構成されるので、上面４４ｂ以外の露出部となる部分が、外部機器の導電性のある複数の部分に接触してしまい、その接触部分同士が互いに異なる電位にある場合であっても、基礎プレート４４を介してショートが発生するのを防ぐことができる。
【００６９】
なお、ステップＳ３３の半導体メモリチップ１５の載置と、ステップＳ３４のコントローラチップ１６の載置の順番は前後しても構わない。また、コンデンサ等の受動部品の実装が必要な場合には、半導体メモリチップ１５やコントローラチップ１６の載置の前に実装部品を実装し、リフロー工程やフラックスの洗浄工程を終了させておくことが好ましい。
【００７０】
図３１は、第５の実施の形態の変形例１に係る半導体記憶装置２００の内部構成を模式的に示す平面図である。図３２は、図３１に示すＨ−Ｈ線に沿った矢視断面図である。本変形例では、コントローラチップ１６が、基礎プレート４４上に載置される。したがって、端子用プレート１９とコントローラチップ１６の電極パッドとの間、およびコントローラチップ１６の電極パッドと半導体メモリチップ１５の電極パッドとの間で、金属ワイヤ２７によるワイヤボンディングが行われる。
【００７１】
図３３は、第５の実施の形態の変形例２に係る半導体記憶装置２００の断面構成を示す横断面図である。本変形例では、図３３に示すように、基礎プレート４４上に複数の半導体メモリチップ１５を積層している。複数の半導体メモリチップ１５は、それぞれの表面に形成された電極パッドを露出させるために階段状に積層される。それぞれの表面に形成された電極パッドが露出するので、ワイヤボンディングが可能となる。このように、複数の半導体メモリチップ１５を積層させることで、半導体記憶装置２００の容量の増大を図って、より一層の高密度化を図ることができる。
【００７２】
図３４は、第５の実施の形態の変形例３に係る半導体記憶装置２００の内部構成を模式的に示す平面図である。図３５は、図３４に示すＩ−Ｉ線に沿った矢視断面図である。本変形例では、半導体記憶装置２００が電子部品１７を備える。
【００７３】
電子部品１７は、基礎プレート４４上に実装される。基礎プレート４４の上面４４ｂには、図３５に示すように、凹部４７が形成されている。凹部４７は、嵌め込み開口４４ａと異なり、基礎プレート４４を貫通していない。凹部４７には、電子部品用プレート４９が嵌め込まれる。電子部品用プレート４９は、導電性の材料、例えば金属で構成されている。
【００７４】
電子部品１７の接続端子は、凹部４７に嵌め込まれた電子部品用プレート４９に、半田などで固定される。電子部品用プレート４９は、半導体メモリチップ１５の電極パッドや、端子用プレート１９と、金属ワイヤ２７によってワイヤボンディングされる。
【００７５】
このように、配線層の形成されていない基礎プレート４４を用いた場合であっても、凹部４７に嵌め込まれた電子部品用プレート４９を介することで、電子部品１７を端子用プレート１９や半導体メモリチップ１５と電気的に接続させることができ、電子部品１７を備えた半導体記憶装置２００を得ることができる。
【００７６】
また、半導体メモリチップ１５やコントローラチップ１６よりも先に電子部品１７を実装すれば、電子部品１７を実装した時点で何らかの不良が発生した場合でも、未実装である半導体メモリチップ１５やコントローラチップ１６には不良の影響が及ばないため廃棄せずに済み、無駄を抑えることができる。
【００７７】
なお、電子部品用プレート４９は、凹部４７に嵌め込む構成に限られず、基礎プレート４４の上面４４ｂに貼り付ける構成であっても構わない。
【００７８】
なお、上記実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００７９】
１０，５０，１００，１５０，２００  半導体記憶装置、１５  半導体メモリチップ、１６  コントローラチップ、１７  電子部品、１８  樹脂モールド部、１９  端子用プレート（外部接続端子）、１９ａ  リード部、１９ｂ  露出部、２１  メモリチップ用プレート（プレート）、２１ａ  リード部、２１ｂ  露出部、２２  コントローラチップ用プレート（プレート）、２２ａ  リード部、２２ｂ  露出部、２３  固定テープ、２５  リードフレーム、２６  フレーム部、２７  金属ワイヤ、２９  電子部品用プレート（プレート）、２９ａ  リード部、３２  端子用金属膜（外部接続端子）、３３  基板用プレート（プレート）、３３ａ  リード部、３３ｂ  露出部、３４  樹脂プレート（プレート）、３４ａ  リード部、３４ｂ  露出部、３４ｃ  メモリチップ載置部、３４ｄ  基板接着部、４４  基礎プレート（プレート）、４４ａ  嵌め込み開口、４４ｂ  上面、４４ｃ  底面、４５  シート、４７  凹部、４９  電子部品用プレート。
【図１】
0005242644.tif 000002
【図２】
0005242644.tif 000003
【図３】
0005242644.tif 000004
【図４】
0005242644.tif 000005
【図５】
0005242644.tif 000006
【図６】
0005242644.tif 000007
【図７】
0005242644.tif 000008
【図８】
0005242644.tif 000009
【図９】
0005242644.tif 000010
【図１０】
0005242644.tif 000011
【図１１】
0005242644.tif 000012
【図１２】
0005242644.tif 000013
【図１３】
0005242644.tif 000014
【図１４】
0005242644.tif 000015
【図１５】
0005242644.tif 000016
【図１６】
0005242644.tif 000017
【図１７】
0005242644.tif 000018
【図１８】
0005242644.tif 000019
【図１９】
0005242644.tif 000020
【図２０】
0005242644.tif 000021
【図２１】
0005242644.tif 000022
【図２２】
0005242644.tif 000023
【図２３】
0005242644.tif 000024
【図２４】
0005242644.tif 000025
【図２５】
0005242644.tif 000026
【図２６】
0005242644.tif 000027
【図２７】
0005242644.tif 000028
【図２８】
0005242644.tif 000029
【図２９】
0005242644.tif 000030
【図３０】
0005242644.tif 000031
【図３１】
0005242644.tif 000032
【図３２】
0005242644.tif 000033
【図３３】
0005242644.tif 000034
【図３４】
0005242644.tif 000035
【図３５】
0005242644.tif 000036