(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に位置し、ソース／ドレイン領域と、前記ソース／ドレイン領域に挟まれて前記ソース／ドレイン領域と接続されたチャネル領域と、前記ソース／ドレイン領域に挟まれ、前記ソース領域と前記ドレイン領域とを結ぶ方向である長さ方向に対して垂直な方向である幅方向において前記チャネル領域と接続されたボディコンタクト領域とを含む半導体層と、
前記半導体層上に位置し、前記ボディコンタクト領域を露出させるゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出された前記ボディコンタクト領域と接しているシリコン膜と、
前記シリコン膜上であって前記チャネル領域及び前記ボディコンタクト領域の上に位置しているゲート電極と、
前記ゲート電極上に位置している層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続されたソース／ドレイン電極と、を含み、
前記幅方向において、前記チャネル領域の長さと前記ボディコンタクト領域の長さの合計が、前記ソース／ドレイン領域の長さ以下であり、
前記ソース／ドレイン領域は、前記チャネル領域、前記ボディコンタクト領域及び前記シリコン膜と反対の型の不純物を含んでいることを特徴とする薄膜トランジスタ。
【請求項２】
前記幅方向において前記ボディコンタクト領域、前記チャネル領域、及び前記ボディコンタクト領域が順に並んで配置されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記幅方向において、前記チャネル領域と対応される領域に形成された前記ゲート絶縁膜の長さは、前記チャネル領域の長さ及び前記ボディコンタクト領域の長さの合計よりも小さいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記幅方向における前記ボディコンタクト領域における長さは０より大きく０．１μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記シリコン膜はＮ型不純物を含み、前記半導体層は結晶化誘導金属を用いて結晶化された多結晶シリコン層に形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記長さ方向において前記ボディコンタクト領域は前記チャネル領域と長さが同一であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記長さ方向において前記シリコン膜の長さは前記チャネル領域の長さと等しいか大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
基板を提供する工程と、
前記基板上に位置し、ソース／ドレイン領域と、前記ソース／ドレイン領域に挟まれて前記ソース／ドレイン領域と接続されたチャネル領域と、前記ソース／ドレイン領域に挟まれ、前記ソース領域と前記ドレイン領域とを結ぶ方向である長さ方向に対して垂直な方向である幅方向において前記チャネル領域と接続されたボディコンタクト領域とを含む半導体層を形成する工程と、
前記半導体層上に前記ボディコンタクト領域を露出させるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ボディコンタクト領域と接するようにシリコン膜を形成する工程と、
前記シリコン膜に不純物を注入する工程と、
前記シリコン膜上に前記半導体層に対応されるゲート電極を形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記半導体層のソース／ドレイン領域と電気的に接続されるソース／ドレイン電極を形成する工程と、
を含み、
前記半導体層を形成する工程は、前記幅方向において前記チャネル領域の長さと前記ボディコンタクト領域の長さの合計が、前記ソース／ドレイン領域の長さ以下となるように形成し、
前記ソース／ドレイン領域は、前記チャネル領域、前記ボディコンタクト領域及び前記シリコン膜と反対の型の不純物を含むように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
前記幅方向において前記ボディコンタクト領域、前記チャネル領域、及び前記ボディコンタクト領域が順に並んで配置されるように形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記幅方向における前記ボディコンタクト領域の長さが０より大きく０．１μｍ以下になるように前記ゲート絶縁膜を形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記半導体層を、結晶化誘導金属を用いて結晶化された多結晶シリコン層で形成する工程と、
前記ゲート絶縁膜をマスクとして前記ボディコンタクト領域にＮ型不純物を注入する工程と、
前記基板を熱処理して前記半導体層内に残存する前記結晶化誘導金属を前記Ｎ型不純物が注入された前記ボディコンタクト領域にゲッタリングする工程と、
を特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記熱処理は４５０ないし９００℃の温度で３０秒ないし１０時間行うことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
基板と、
前記基板上に位置し、ソース／ドレイン領域と、前記ソース／ドレイン領域に挟まれて前記ソース／ドレイン領域と接続されたチャネル領域と、前記ソース／ドレイン領域に挟まれ、前記ソース領域と前記ドレイン領域とを結ぶ方向である長さ方向に対して垂直な方向である幅方向において前記チャネル領域と接続されたボディコンタクト領域とを含む半導体層と、
前記半導体層上に位置し、前記ボディコンタクト領域を露出させるゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出された前記ボディコンタクト領域と接するシリコン膜と、
前記シリコン膜上であって前記チャネル領域及び前記ボディコンタクト領域の上に位置しているゲート電極と、
前記ゲート電極上に位置している層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続されたソース／ドレイン電極と、
前記ソース／ドレイン電極と電気的に接続した第１電極と、
前記第１電極上に位置し、発光層を含んでいる有機膜層と、
前記有機膜層上に位置する第２電極と、を含み、
前記幅方向において、前記チャネル領域の長さと前記ボディコンタクト領域の長さの合計が、前記ソース／ドレイン領域の長さ以下であり、
前記ソース／ドレイン領域は、前記チャネル領域、前記ボディコンタクト領域及び前記シリコン膜と反対の型の不純物を含んでいることを特徴とする有機電界発光表示装置。
【請求項１４】
前記幅方向において前記ボディコンタクト領域、前記チャネル領域、及び前記ボディコンタクト領域が順に並んで配置されていることを特徴とする請求項１３に記載の有機電界発光表示装置。
【請求項１５】
前記幅方向において、前記チャネル領域と対応される領域に形成された前記ゲート絶縁膜の長さは前記チャネル領域の長さ及び前記ボディコンタクト領域の長さの合計よりも小さいことを特徴とする請求項１３に記載の有機電界発光表示装置。
【請求項１６】
前記幅方向における前記ボディコンタクト領域の長さは０より大きく０．１μｍ以下であることを特徴とする請求項１３に記載の有機電界発光表示装置。
【請求項１７】
前記シリコン膜はＮ型不純物を含み、前記半導体層は結晶化誘導金属を用いて結晶化された多結晶シリコン層で形成されていることを特徴とする請求項１３に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置に関する。特に、半導体層のチャネル領域と接続しているエッジ領域を露出させるゲート絶縁膜を形成し、前記露出されたエッジ領域を、ゲート電極とゲート−ボディコンタクトをするためのボディコンタクト領域として利用することによって、従来の半導体層におけるボディコンタクト領域を別に延長形成することなく、ゲート−ボディコンタクト薄膜トランジスタ（ｇａｔｅ−ｂｏｄｙ  ｃｏｎｔａｃｔ  ＴＦＴ）を実現することのできる薄膜トランジスタ、その製造方法、並びに、それを用いる有機電界発光表示装置（ＴＦＴ、  ｆａｂｒｉｃａｔｉｎｇ  ｍｅｔｈｏｄ  ｏｆ  ｔｈｅ  ＴＦＴ、  ａｎｄ  ｏｒｇａｎｉｃ  ｌｉｇｈｔｉｎｇ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ  ｃｏｍｐｒｉｓｉｎｇ  ｔｈｅ  ｓａｍｅ）に関する。
【背景技術】
【０００２】
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路に適用でき、ＣＭＯＳ回路構成が可能であるというメリットがあって、薄膜トランジスタ用半導体層の用途としてよく用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主に能動行列液晶ディスプレイ装置（ＡＭＬＣＤ）のスイッチング素子と能動行列有機電界発光素子（ＡＭＯＬＥＤ）のスイッチング素子及び駆動素子に使用される。
【０００３】
前記能動行列液晶ディスプレイ装置や能動行列有機電界発光素子のような能動行列平板表示装置に用いる多結晶シリコン薄膜トランジスタは、一般に島状の半導体層がフローティングされているフローティングボディ多結晶シリコン薄膜トランジスタ（ｆｌｏａｔｉｎｇ  ｂｏｄｙ  ｐｏｌｙ−Ｓｉ  ＴＦＴ）である。前記フローティングボディ多結晶シリコン薄膜トランジスタは大きさが縮小されるにつれてドレイン電流の飽和領域が減少すると共に、ドレイン電流が減少する問題点がある。
【０００４】
そこで、この問題を解決するために半導体層とゲート電極とが接続されるゲート−ボディコンタクト薄膜トランジスタ（ｇａｔｅ−ｂｏｄｙ  ｃｏｎｔａｃｔ  ＴＦＴ）が提案されている。前記ゲート−ボディコンタクト薄膜トランジスタ構造では、低いゲート電圧においてサブスレッショルド勾配（ｓｕｂ  ｔｈｒｅｓｈｏｌｄ  ｓｌｏｐｅ）値が改善し、低いゲート電圧で高いドレイン電流が得られる。したがって、低いゲート電圧においてもオン／オフ特性を実現することができるので、低消費電力で平板表示装置を操作できるというメリットがある。
【０００５】
従来ではゲート−ボディコンタクト薄膜トランジスタを実現するために、ボディコンタクト領域のない既存の半導体層にゲート電極とコンタクトするためのボディコンタクト領域を別に延長形成させていた。しかしながら、このようにボディコンタクト領域を別に延長形成する場合には半導体層とボディコンタクト領域との占める面積が広くなって素子の集積化には不都合であるいう問題点がある。
【特許文献１】大韓民国特許第１０−０４８２４６２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明はこのような問題点を解決するためのもので、ゲート−ボディコンタクト薄膜トランジスタを形成する際に、半導体層のエッジ領域をボディコンタクト領域として用いて、ボディコンタクト領域を持たない従来の半導体層領域に別途のボディコンタクト領域を延長形成することなく、ゲート−ボディコンタクト構造を実現することによって、従来のゲート−ボディコンタクト薄膜トランジスタ構造に比べて素子内において占める面積が減少した薄膜トランジスタ、その製造方法、並びに、それを備えた有機電界発光表示装置を提供することにその目的がある。
【課題を解決するための手段】
【０００７】
本発明は、薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置に関するものであって、さらに詳しくは、基板と、前記基板上に位置し、チャネル領域、ソース／ドレイン領域及びボディコンタクト領域を含む半導体層と、前記半導体層上に位置し、前記ボディコンタクト領域を露出させたゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出された前記ボディコンタクト領域と接しているシリコン膜と、前記シリコン膜上に位置しているゲート電極と、前記ゲート電極上に位置している層間絶縁膜と、前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続されたソース／ドレイン電極とを含み、前記ボディコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置を提供する。
【発明の効果】
【０００８】
本発明は、ゲート−ボディコンタクト薄膜トランジスタの実現において、半導体層のエッジ領域をボディコンタクト領域として用いて、ボディコンタクト領域を有していない従来の半導体層領域に、別途のボディコンタクト領域を延長形成しないままゲート−ボディコンタクト構造を実現することで、従来のゲート−ボディコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、並びに、それを備えた有機電界発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
［実施例１］
図１Ａは、本発明の実施例に係る薄膜トランジスタの製造工程の平面図であり、図１Ｂは図１Ａの切断線Ｉ−Ｉによる断面図である。
【００１０】
図１Ａ及び図１Ｂに示すように、基板１００が提供される。前記基板１００はガラスまたはプラスチックなどで形成されている。
【００１１】
続いて、前記基板１００上にバッファ層１０１を形成する。前記バッファ層１０１は下部の基板１００から発生する水分や不純物の拡散を防止し、結晶化時に熱の伝達速度を調節することで、後工程の多結晶シリコン層の結晶化を十分行えるようにする役割を果たしている。
【００１２】
続いて、前記バッファ層１０１上に非晶質シリコン層（図示せず）を形成する。このとき、前記非晶質シリコン層は化学気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）または物理気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また、前記非晶質シリコン層を形成する際、または、形成後に脱水素処理をして水素の濃度を低める工程を行うことができる。
【００１３】
続いて、前記非晶質シリコン層を多結晶シリコン層に結晶化して半導体層１０２を形成する。本発明では、ＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎｅｄ  Ｓｉｌｉｃｏｎ）法などのような金属触媒を利用した結晶化方法を用いて前記非晶質シリコン層を多結晶シリコン層に結晶化し、後工程で形成される半導体層のエッジ領域と燐（Ｐ）などが注入されているシリコン膜を形成してチャネル領域に残留する金属触媒を除去する。
【００１４】
前記ＭＩＣ法は、ニッケル、パラジウム、アルミニウムなどの金属触媒を非晶質シリコン層と接触させたり、注入したりして前記金属触媒により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を用いる方法であり、前記ＭＩＬＣ法は、金属触媒とシリコンが反応して生成されたシリサイドが側面に沿って伝播されながら順次にシリコンの結晶化を誘導する方法を用いて非晶質シリコン層を多結晶シリコン層に結晶化させる方法である。
【００１５】
また、前記ＳＧＳ結晶化法は、非晶質シリコン層上に金属触媒の拡散または浸透を調節できるように、シリコン酸化膜、シリコン窒化膜の単層またはこれらの二重層でキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後に熱処理して前記非晶質シリコン層を結晶粒の大きい多結晶シリコン層に結晶化させる方法である。前記熱処理工程により前記キャッピング層を通過して非晶質シリコン層の表面に拡散された金属触媒によって前記非晶質シリコン層が多結晶シリコン層に結晶化される。すなわち、金属触媒層の金属触媒が非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）として作用し、非晶質シリコン層の結晶化を誘導することになる。
【００１６】
したがって、前記結晶化の核となる金属シリサイドの量を調節することで、多結晶シリコン層の結晶粒サイズを調節することができる。また、前記結晶粒サイズの調節は前記結晶化に寄与する金属触媒層によって決定されるので、前記キャッピング層の拡散阻止能力を調節して多結晶シリコン層の結晶粒サイズを調節することができる。このとき、前記金属触媒としては、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔからなる群から選択されるいずれか一つを用いることができ、好ましくはニッケル（Ｎｉ）が用いられる。この場合、前記金属触媒の濃度は約５×ｅ１２ｃｍ−２で形成される。また、前記熱処理工程は４００ないし１３００℃の温度範囲内で行われ、炉工程、ＲＴＡ工程、ＵＶ工程またはレーザ工程のうちいずれか一つ以上の工程を利用することができる。
【００１７】
続いて、前記多結晶シリコン層をパターニングして半導体層１０２を形成する。このとき、前記半導体層１０２は、ＭＩＣ法、ＭＩＬＣ法またはＳＧＳ結晶化法などの金属触媒を利用した結晶化法を用いて多結晶シリコン層に形成したもので、前記半導体層１０２には金属触媒が残留していることになる。また、前記半導体層１０２はソース／ドレイン領域、チャネル領域及びエッジ領域に相当するボディコンタクト領域を含んで形成される。
続いて、前記半導体層１０２が形成されている基板１００上に、ゲート絶縁膜１０４を形成し、前記ゲート絶縁膜１０４はシリコン酸化膜またはシリコン窒化膜を使用して単層または複数層に積層して形成する。
【００１８】
図２Ａは本発明の実施例に係る薄膜トランジスタの製造工程の平面図であり、図２Ｂは前記図２Ａを切断線ＩＩ−ＩＩによる断面図である。
【００１９】
図２Ａ及び図２Ｂに示すように、前記ゲート絶縁膜１０４が形成された基板１００にフォトレジストパターンを形成し、露光して前記半導体層１０２のエッジ領域１０２ｅの一部であるボディコンタクト領域１０２ｂ及びゲート絶縁膜の一部が露出されるフォトレジストパターン１０５を形成した後、前記ゲート絶縁膜１０４の露出した部分１０４Ｒをエッチングして除去する。次いで、フォトレジストパターン１０５を除去すると、前記半導体層１０２のボディコンタクト領域１０２ｂが露出された構造を形成することができる。
ここで、露出しようとする前記半導体層１０２のエッジ領域１０２ｅとは、前記半導体層１０２のソース領域（図３Ａの１０２ｓ）とドレイン領域（図３Ａの１０２ｄ）を結ぶ方向と平行な方向を前記半導体層１０２の長さ方向とし、前記ソース領域（図３Ａの１０２ｓ）と前記ドレイン領域（図３Ａの１０２ｄ）を結ぶ方向と垂直な方向を前記半導体層１０２の幅方向とした場合、前記半導体層１０２の長さ方向に沿って幅方向に所定距離まで離隔した領域を言う。そして、この明細書において長さとは半導体層のソース領域とドレイン領域とを結ぶ方向と平行な方向の距離をいい、幅とはソース領域とドレイン領域とを結ぶ方向と垂直な方向の距離をいう。
【００２０】
前記エッジ領域１０２ｅの一方向の幅ａは、０より大きく０．１μｍ以下とすることができる。前記幅範囲とする場合、既存の半導体層のチャネル領域の面積を大きく減少させることなく、別途に延長形成されたボディコンタクト領域なしでゲート−ボディコンタクト薄膜トランジスタ構造を形成することができる。また、エッジ領域１０２ｅからチャネル領域（図３Ａの１０２ｃ）と接する部分ａ’がボディコンタクト領域１０２ｂとなる部分である。
【００２１】
図３Ａは本発明の実施例に係る薄膜トランジスタの製造工程の平面図であり、図３Ｂは前記図３Ａを切断線ＩＩＩ−ＩＩＩによる断面図である。
【００２２】
図３Ａ及び図３Ｂに示すように、露出したボディコンタクト領域１０２ｂ上部に位置して前記ボディコンタクト領域１０２ｂと直接接触するシリコン膜１０６とを形成する。このとき、前記シリコン膜１０６はゲート電極と半導体層が直接接続できないように１００Å以上の厚さに形成し、ゲート配線抵抗とエッチング特性を考慮して５００Å以下で形成することが好ましい。
【００２３】
次いで、前記シリコン膜１０６上に不純物をドーピングする。前記シリコン膜１０６上に注入される不純物は、前記半導体層１０２のソース／ドレイン領域１０２ｓ、１０２ｄに注入する不純物とは反対の導電型を有する不純物を注入する。このようにすることで、前記シリコン膜１０６は前記ボディコンタクト領域１０２ｅと直接接触しているので、前記ソース／ドレイン領域と前記ボディコンタクト領域１０２ｂはＰＮＰ型またはＮＰＮ型の形態となって前記ソースまたはドレイン領域から電流が流れる際に、ボディコンタクト領域を通して流れることができない。前記不純物としては、Ｐ型またはＮ型不純物を用いるが、前記Ｐ型不純物としては、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）からなる群より選択されるいずれか一つを用いることができ、前記Ｎ型不純物としては、燐（Ｐ）、アンチモン（Ｓｂ）及びヒ素（Ａｓ）からなる群より選択されるいずれか一つを用いることができる。
【００２４】
次いで、前記シリコン膜１０６上にゲート電極１０８を形成する。前記ゲート電極１０８は、前記シリコン膜１０６上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層でゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層１０２と対応する所定部分にゲート電極１０８を形成する。
【００２５】
このとき、前記ゲート電極１０８が前記半導体層１０２の対応する位置に形成されることで、後工程において前記半導体層１０２にはチャネル領域１０２ｃが定義され、またソース／ドレイン領域１０２ｓ、１０２ｄが定義されることになる。
【００２６】
このようにして、前記ゲート電極１０８をマスクにして、前記半導体層１０２のソース／ドレイン領域１０２ｓ、１０２ｄが形成される領域に、前記シリコン膜１０６に注入された不純物と反対の導電型を有する不純物を注入してソース／ドレイン領域１０２ｓ、１０２ｄを形成する。前記ソース／ドレイン領域は、ゲート電極をマスクとして形成する方法以外にも、前記ソース／ドレイン領域となる領域を露出させるフォトレジストパターンを形成した後に不純物を注入する方法によっても形成することもできる。
【００２７】
上述のように、不純物がドーピングされたシリコン膜１０６を介して前記ゲート電極１０８と前記ボディコンタクト領域１０２ｂが接してゲート−ボディコンタクト薄膜トランジスタを実現することができる。本発明では、前記ゲート絶縁膜１０４が前記半導体層１０２のエッジ領域１０２ｅの一部を露出させるように形成し、前記エッジ領域１０２ｅのうち前記チャネル領域１０２ｃと接する領域をエッジ領域１０２ｅとして形成することによって、前記チャネル領域１０２ｃと対応される領域に形成された前記ゲート絶縁膜１０４の幅ｂが前記チャネル領域１０２ｃ及び前記ボディコンタクト領域１０２ｂの幅の合計よりも小さい。
【００２８】
一般に、半導体層は基板全面にかけて多結晶シリコン層を形成し、前記多結晶シリコン層上にフォトレジストパターンを形成した後、前記フォトレジトパターンをマスクとして前記多結晶シリコン層をエッチングして形成されるが、前記多結晶シリコン層をエッチングする際に前記半導体層のエッジ領域部分はエッチングに用いるエッチング溶液やプラズマによって損傷される。
【００２９】
また、前記エッジ領域部分にフォトレジストの残留などにより前記半導体層の特性が不均一になったり悪化したりする。これによって、前記半導体層を含む薄膜トランジスタの閾値電圧（Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）またはＳ−ファクタ（ｆａｃｔｏｒ）などの特性が変化して、薄膜トランジスタの特性を示すＩ−Ｖ曲線においてハンプ（ｈｕｍｐ）が発生するなどの問題点を引き起こすことになる。上記の問題点は前記損傷されたエッジ領域部分がチャネル領域として利用されるために発生するものであって、本発明では前記エッジ領域のうち、チャネル領域と接する領域上部に前記ソース／ドレイン領域と反対の導電型を有する不純物を注入したシリコン膜を形成して電気的に接続させることによって、前記エッジ領域では電流が流れないよう、チャネル領域として利用させないことで、前記問題点を解決することができる。また、本発明では前記領域をゲート電極とコンタクトするためのボディコンタクト領域として利用することで、別途のボディコンタクト領域を延長形成することなく、既存の半導体層領域でゲート−ボディコンタクト薄膜トランジスタを形成することができる。
【００３０】
図４Ａは本発明の実施例に係る薄膜トランジスタの製造工程の平面図であり、図４Ｂは前記図４Ａを切断線ＩＶ−ＩＶによる断面図である。
【００３１】
続いて、図４Ａ及び図４Ｂに示すように、前記基板１００全面に層間絶縁膜１１０を形成する。前記層間絶縁膜１１０はシリコン窒化膜、シリコン酸化膜またはこれらの多重層とすることができる。
【００３２】
続いて、前記層間絶縁膜１１０及び前記ゲート絶縁膜１０４をエッチングして前記半導体層１０２のソース／ドレイン領域１０２ｓ、１０２ｄを露出させるコンタクトホール１１３を形成する。続いて、前記コンタクトホール１１３を介して前記ソース／ドレイン領域１０２ｓ、１０２ｄと接続されるソース／ドレイン電極１１２ａ、１１２ｂを形成する。前記ソース／ドレイン電極１１２ａ、１１２ｂは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）及びアルミニウム（Ａｌ）のうちから選択されるいずれか一つで形成することができる。
【００３３】
［実施例２］
本発明の実施例２では、不純物が注入されたシリコン膜を用いて前記半導体層内の結晶化誘導金属をゲッタリングする工程を説明する。前記実施例１において前記半導体層を形成する多結晶シリコン層が結晶化誘導金属を用いるＭＩＣ法、ＭＩＬＣ法、またはＳＧＳ法などを用いて結晶化された場合に、前記半導体層内に残存する結晶化誘導金属をゲッタリングするためである。
【００３４】
前記ゲッタリング工程は、前記実施例１で前記シリコン膜に不純物、特に、Ｎ型不純物が注入された後に熱処理工程をすることによって、前記半導体層、特に、チャネルが形成された領域に残存する結晶化誘導金属を前記エッジ領域にゲッタリングする。
【００３５】
本発明による実施例では、前記シリコン膜が半導体層のエッジ領域であるボディコンタクト領域に接して前記チャネル領域と接するように形成されているので、前記ドーピングされたシリコン膜を用いて前記ゲッタリング工程を行う場合、前記チャネル領域に存在する結晶化誘導金属に対して、前記エッジ領域まで移動する距離が短いので、ゲッタリング効率が著しく良くなる。
【００３６】
前記熱処理工程は、４５０ないし９００℃の温度範囲において３０秒以上１０時間以下で行う。熱処理温度を４５０℃未満にすると、半導体層１０２に残存する結晶化誘導金属が充分に除去できず、また、前記熱処理温度が９００℃を超えると、高温により基板変形が発生しうる。また、熱処理時間が３０秒未満であると、半導体層１０２に残存する結晶化誘導金属が充分に除去されず、前記熱処理時間が１０時間を超えると、長期間の熱処理による基板変形と薄膜トランジスタの生産費用及び収率の問題が発生しうる。
【００３７】
［実施例３］  
図５は本発明の一実施例に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【００３８】
図５は、前記本発明の実施例１または２による図４Ａにおいてソース領域とドレイン領域を結ぶ方向と平行に切断した薄膜トランジスタの断面図である。前記基板１００全面に絶縁膜を形成する。前記絶縁膜は無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧのうちから選択されるいずれか一つ、または有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ  ｓｅｒｉｅｓ  ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか一つで形成される。また、前記無機膜と前記有機膜との積層構造で形成させることもできる。
【００３９】
前記絶縁膜をエッチングして前記ソースまたはドレイン電極１１２ａ、１１２ｂを露出させるビアホール１１５を形成する。前記ビアホール１１５を介して前記ソースまたはドレイン電極１１２ａ、１１２ｂのうちからいずれか一つと接続される第１電極１１６を形成する。前記第１電極１１６はアノードまたはカソードで形成することができる。前記第１電極１１６がアノードの場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちのいずれか一つからなる透明導電膜で形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００４０】
続いて、前記第１電極１１６上に、前記第１電極１１６の表面一部を露出させる開口部を有する画素定義膜１１８を形成し、前記露出された第１電極１１６上に発光層を含む有機膜層１２０を形成する。前記有機膜層１２０は、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなるグループから選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層１２０上に第２電極１２２を形成する。これで、本発明の一実施例に係る有機電界発光表示装置が完成される。
【図面の簡単な説明】
【００４１】
【図１Ａ】本発明の第１実施例に係る薄膜トランジスタの製造工程の平面図である。
【図１Ｂ】本発明の第１実施例に係る薄膜トランジスタの製造工程の断面図である。
【図２Ａ】本発明の第１実施例に係る薄膜トランジスタの製造工程の平面図である。
【図２Ｂ】本発明の第１実施例に係る薄膜トランジスタの製造工程の断面図である。
【図３Ａ】本発明の第１実施例に係る薄膜トランジスタの製造工程の平面図である。
【図３Ｂ】本発明の第１実施例に係る薄膜トランジスタの製造工程の断面図である。
【図４Ａ】本発明の第１実施例に係る薄膜トランジスタの製造工程の平面図である。
【図４Ｂ】本発明の第１実施例に係る薄膜トランジスタの製造工程の断面図である。
【図５】本発明の一実施例に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【符号の説明】
【００４２】
１００    基板
１０１    バッファ層
１０２    半導体層
１０４    絶縁膜
１０６    シリコン膜
１０８    ゲート電極
１１０    層間絶縁膜
１１２ａ    ソース電極
１１２ｂ    ドレイン電極
１１５    ビアホール
１１６    第１電極
１１８    画素定義膜
１２０    有機膜層
１２２    第２電極
【図１Ａ】
0005126849.tif 000002
【図１Ｂ】
0005126849.tif 000003
【図２Ａ】
0005126849.tif 000004
【図２Ｂ】
0005126849.tif 000005
【図３Ａ】
0005126849.tif 000006
【図３Ｂ】
0005126849.tif 000007
【図４Ａ】
0005126849.tif 000008
【図４Ｂ】
0005126849.tif 000009
【図５】
0005126849.tif 000010