(57)【特許請求の範囲】
【請求項１】
基板の一表面側に多数の柱状結晶の集合体からなる多結晶薄膜を製造する多結晶薄膜の製造方法であって、前記基板の前記一表面側に多数の前記柱状結晶を成長させるための多数の核を形成する核形成工程と、前記核形成工程の後で前記基板の前記一表面に垂直な方向へ前記核から前記柱状結晶を成長させる結晶成長工程とを備え、前記核形成工程では、前記核として島状の薄膜を形成することを特徴とする多結晶薄膜の製造方法。
【請求項２】
基板の一表面側に多数の柱状結晶の集合体からなる多結晶薄膜を製造する多結晶薄膜の製造方法であって、前記基板の前記一表面側に多数の前記柱状結晶を成長させるための多数の核を形成する核形成工程と、前記核形成工程の後で前記基板の前記一表面に垂直な方向へ前記核から前記柱状結晶を成長させる結晶成長工程とを備え、前記核形成工程では、前記核をナノインプリント法により形成することを特徴とする多結晶薄膜の製造方法。
【請求項３】
請求項１または請求項２記載の多結晶薄膜の製造方法により製造された多結晶薄膜に対して陽極酸化処理を施すことにより柱状結晶とナノメータオーダの微結晶シリコンとが混在する複合層を形成し、当該複合層に対して酸化処理もしくは窒化処理もしくは酸窒化処理を施すことにより前記柱状結晶および前記微結晶シリコンそれぞれの表面に絶縁膜を形成することで複合ナノ結晶層を形成することを特徴とする複合ナノ結晶層の製造方法。
【請求項４】
表面電極と下部電極との間に電界励起により前記下部電極から注入された電子を前記表面電極へ向って加速する強電界ドリフト層を備え、前記強電界ドリフト層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなることを特徴とする電界放射型電子源。
【請求項５】
透明電極からなる表面電極と下部電極との間に電界励起により発光する発光層を備え、前記発光層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなることを特徴とする発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶薄膜の製造方法、複合ナノ結晶層の製造方法、電界放射型電子源、発光デバイスに関するものである。
【背景技術】
【０００２】
従来から、量子効果を発現する量子デバイスとして、基板（例えば、アルミナ基板、単結晶シリコン基板など）の一表面側にＭＢＥ法などにより成長させたＧａＮナノコラム結晶（直径５０〜１５０ｎｍ、高さ数μｍの柱状結晶）を利用した発光素子（ＬＥＤ素子）や、基板（例えば、絶縁性基板、シリコン基板など）の一表面側にＣＶＤ法などによって成膜した多結晶シリコン薄膜（柱状結晶の集合体）を陽極酸化処理することにより柱状結晶（多結晶シリコンのグレイン）間に形成されるナノメータオーダの微結晶シリコンを利用した発光デバイス（ＥＬ素子）や電界放射型電子源などが提案されている（例えば、特許文献１）。
【特許文献１】特開２００３−３３８６１９号公報
【非特許文献１】菊池  昭彦、外２名、“窒化物半導体ナノコラム結晶を用いた新しい機能性デバイス材料の開発”、〔online〕、［平成１９年１２月１５日検索］、インターネット＜ＵＲＬ：http://nedo.go.jp/itd/teian/ann-mtg/fy16/seikahoukokukai/pdf/c/c-03.pdf＞
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記特許文献１や上記非特許文献１に記載の柱状結晶は、ＣＶＤ法やＭＢＥ法などによって成長されるが、基板や基板の上記一表面上の電極との密着性が低い、柱状結晶のサイズや形成位置を制御するのが難しい、基板の上記一表面に対して垂直ではなく傾いた柱状結晶となってしまう、成長途中で柱状結晶が分断されてしまう、などの問題があった。このため、発光デバイスや電界放射型電子源の製造中に柱状結晶の集合体からなる多結晶薄膜が基板の上記一表面側から剥れたり、柱状結晶のサイズや形成位置のばらつきなどに起因して発光デバイスの発光効率や電界放射型電子源の電子放出効率が低下したりするという問題があった。
【０００４】
本発明は上記事由に鑑みて為されたものであり、その目的は、基板の一表面に垂直な方向へ成長させる多数の柱状結晶のサイズや形成位置のばらつきを抑制可能な多結晶薄膜の製造方法および複合ナノ結晶層の製造方法、並びに、電子放出効率の向上が可能な電界放射型電子源、発光効率の向上が可能な発光デバイスを提供することにある。
【課題を解決するための手段】
【０００５】
請求項１の発明は、基板の一表面側に多数の柱状結晶の集合体からなる多結晶薄膜を製造する多結晶薄膜の製造方法であって、前記基板の前記一表面側に多数の前記柱状結晶を成長させるための多数の核を形成する核形成工程と、前記核形成工程の後で前記基板の前記一表面に垂直な方向へ前記核から前記柱状結晶を成長させる結晶成長工程とを備え、前記核形成工程では、前記核として島状の薄膜を形成することを特徴とする。
【０００６】
この発明によれば、基板の一表面側に多数の柱状結晶を成長させるための核を形成してから、前記柱状結晶を成長させるので、前記基板の前記一表面に垂直な方向へ成長させる多数の前記柱状結晶のサイズや形成位置のばらつきを抑制可能になり、また、前記柱状結晶の結晶性や前記基板などの下地との密着性を向上させることが可能になる。また、この発明によれば、前記核形成工程では、前記核として島状の薄膜を形成するので、前記核をスパッタ法やＣＶＤ法などにより比較的低温で容易に形成することができ、しかも、前記核の材料の選択肢が多くなる。
【０００７】
本願の別の発明は、基板の一表面側に多数の柱状結晶の集合体からなる多結晶薄膜を製造する多結晶薄膜の製造方法であって、前記基板の前記一表面側に多数の前記柱状結晶を成長させるための多数の核を形成する核形成工程と、前記核形成工程の後で前記基板の前記一表面に垂直な方向へ前記核から前記柱状結晶を成長させる結晶成長工程とを備え、前記核形成工程では、前記核となる微結晶シリコンを含む微結晶シリコン薄膜を形成することを特徴とする。
【０００８】
上記別の発明によれば、基板の一表面側に多数の柱状結晶を成長させるための核を形成してから、前記柱状結晶を成長させるので、前記基板の前記一表面に垂直な方向へ成長させる多数の前記柱状結晶のサイズや形成位置のばらつきを抑制可能になり、また、前記柱状結晶の結晶性や前記基板などの下地との密着性を向上させることが可能になる。また、上記別の発明によれば、前記核形成工程では、前記核となる微結晶シリコンを含む微結晶シリコン薄膜を形成するので、前記核を比較的低温で容易に形成することができ、また、前記微結晶シリコン薄膜の成膜条件を適宜変えることにより、前記微結晶シリコンのサイズや密度を制御することが可能となり、結果的に前記結晶成長工程にて形成される前記柱状結晶のサイズを制御することができる。
【０００９】
本願の他の発明は、上記別の発明において、前記核形成工程と前記結晶成長工程との間に、前記核をアニールするアニール工程を備えることを特徴とする。
【００１０】
上記他の発明によれば、前記核形成工程と前記結晶成長工程との間に、前記核をアニールするアニール工程を備えるので、前記アニール工程のアニール条件を適宜変えることにより、前記核のサイズを制御することができ、結果的に前記結晶成長工程にて形成される柱状結晶のサイズを制御することができる。
【００１５】
請求項３の発明は、請求項１または請求項２記載の多結晶薄膜の製造方法により製造された多結晶薄膜に対して陽極酸化処理を施すことにより柱状結晶とナノメータオーダの微結晶シリコンとが混在する複合層を形成し、当該複合層に対して酸化処理もしくは窒化処理もしくは酸窒化処理を施すことにより前記柱状結晶および前記微結晶シリコンそれぞれの表面に絶縁膜を形成することで複合ナノ結晶層を形成することを特徴とする。
【００１６】
この発明によれば、柱状結晶の形成位置およびサイズのばらつきが少なく、表面に絶縁膜が形成された前記柱状結晶と、表面に絶縁膜が形成され隣り合う前記柱状結晶間に介在するナノメータオーダの微結晶シリコンとが混在する複合ナノ結晶層を製造することが可能になる。
【００１７】
請求項４の発明は、表面電極と下部電極との間に電界励起により前記下部電極から注入された電子を前記表面電極へ向って加速する強電界ドリフト層を備え、前記強電界ドリフト層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなることを特徴とする。
【００１８】
この発明によれば、強電界ドリフト層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなるので、電界放射型電子源の電子放出効率を向上させることが可能になる。
【００１９】
請求項５の発明は、透明電極からなる表面電極と下部電極との間に電界励起により発光する発光層を備え、前記発光層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなることを特徴とする。
【００２０】
この発明によれば、発光層が請求項３記載の複合ナノ結晶層の製造方法により製造された複合ナノ結晶層からなるので、発光デバイスの発光効率を向上させることが可能になる。
【発明の効果】
【００２１】
請求項１の発明では、基板の一表面に垂直な方向へ成長させる多数の柱状結晶のサイズや形成位置のばらつきを抑制可能になるという効果がある。
【００２２】
請求項３の発明では、柱状結晶の形成位置およびサイズのばらつきが少なく、表面に絶縁膜が形成された前記柱状結晶と、表面に絶縁膜が形成され隣り合う前記柱状結晶間に介在するナノメータオーダの微結晶シリコンとが混在する複合ナノ結晶層を製造することが可能になるという効果がある。
【００２３】
請求項４の発明では、電界放射型電子源の電子放出効率を向上させることが可能になるという効果がある。
【００２４】
請求項５の発明では、発光デバイスの発光効率を向上させることが可能になるという効果がある。
【発明を実施するための最良の形態】
【００２５】
（実施形態１）
以下、本実施形態の多結晶薄膜の製造方法について図１を参照しながら説明する。
【００２６】
まず、基板１１の一表面側に、アモルファスシリコン膜中に多数の微結晶シリコンを含んでいる微結晶シリコン薄膜２１を形成する微結晶シリコン薄膜形成工程を行い（図１（ａ））、その後、微結晶シリコン薄膜２１中の微結晶シリコンを核として柱状シリコン結晶（柱状結晶）３１ａを成長させることにより多数の柱状シリコン結晶３１ａの集合体からなる多結晶シリコン薄膜（多結晶薄膜）３１を形成する多結晶シリコン薄膜形成工程を行う（図１（ｂ））。なお、本実施形態では、微結晶シリコン薄膜形成工程が、基板１１の一表面側に多数の柱状結晶を成長させるための多数の核を形成する核形成工程を構成し、多結晶シリコン薄膜形成工程が、核形成工程の後で基板１１の上記一表面に垂直な方向へ核から柱状結晶を成長させる結晶成長工程を構成している。
【００２７】
ここにおいて、基板１１としては、例えば、抵抗率が導体の抵抗率に比較的近いｎ形の単結晶シリコン基板や絶縁性基板（絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）などを用いればよい。
【００２８】
微結晶シリコン薄膜２１は、例えば、プラズマＣＶＤ法により成膜すればよく、微結晶シリコンのサイズや密度は、成膜条件によって制御することができる。例えば、原料ガスとして水素希釈のモノシラン（ＳｉＨ4）ガスを用いる場合、Ｈ２ガスの流量とＳｉＨ4ガスとの流量比で決まる水素希釈率や放電パワー密度や基板温度（成膜温度）が高いほど、微結晶シリコンのサイズが大きくなり、結晶化率（微結晶シリコンの体積分率）が大きくなる。ここで、例えば、直径が１００ｎｍの円柱状の柱状結晶を成長させるために、直径４０ｎｍの微結晶シリコンが略１００ｎｍ間隔で含まれる微結晶シリコン薄膜２１を成膜するには、結晶化率が略１０％となるような成膜条件で微結晶シリコン薄膜２１を成膜すればよい。なお、原料ガスとしては、ＳｉＨ4ガスの代わりに、ジメチルシラン（Ｓｉ(ＣＨ3)2Ｈ2）ガスなどを使用してもよい。
【００２９】
本実施形態では、微結晶シリコン薄膜２１の成膜条件として、プラズマＣＶＤ装置において、ＳｉＨ４ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、Ｈ２ガスの流量を標準状態で１．６Ｌ／ｍｉｎ（１６００ｓｃｃｍ）、基板温度を２５０℃、チャンバ内の圧力（放電圧力）を１００Ｐａ、放電パワー密度を０．１１Ｗ／ｃｍ２、膜厚を０．４μｍとしたが、これらの数値は一例であり、特に限定するものではない。
【００３０】
また、微結晶シリコン薄膜２１は、アモルファスシリコン膜中に微結晶シリコンを含んだ膜に限らず、例えば、アモルファスシリコン窒化膜中に微結晶シリコンを含んだ膜でもよく、この場合は、例えば、ＥＣＲ（Electron  Cyclotron  Resonance）−プラズマＣＶＤ法により成膜すればよい。また、この場合の成膜条件としては、ＥＣＲ−プラズマＣＶＤ装置において、ＳｉＨ4ガスの流量を標準状態で０．０１Ｌ／ｍｉｎ（２０ｓｃｃｍ）、アンモニア（ＮＨ3）ガスの流量を標準状態で０．００１Ｌ／ｍｉｎ（１ｓｃｃｍ）、Ｈ2ガスの流量を標準状態で０．０９Ｌ／ｍｉｎ（９０ｓｃｃｍ）、基板温度を３５０℃、チャンバ内の圧力を１Ｐａ、マイクロ波の周波数を２．４５ＧＨｚ、マイクロ波パワーを１．１Ｗ／ｃｍ２、基板支持台に印加する交流バイアスのパワー密度を０．２２Ｗ／ｃｍ２、磁束密度を８７５Ｇａｕｓｓとして成膜することにより、結晶化率が略３５％の微結晶シリコンを含むアモルファスシリコン窒化膜が得られる。また、結晶化率は、マイクロ波パワー密度を変えることによって制御することが可能であり、例えば、マイクロ波パワー密度を０．２２Ｗ／ｃｍ２に設定すれば、結晶化率が略１０％の膜を形成することができるので、所望の柱状結晶の粒径に応じて微結晶シリコン薄膜２１の結晶化率を設定すればよい。
【００３１】
なお、微結晶シリコン薄膜２１を真空中もしくは不活性ガス雰囲気中でアニール処理することにより、微結晶シリコン薄膜２１中の微結晶シリコンのサイズを制御することも可能であり、しかも、アニール処理を行うことにより、基板１１と微結晶シリコン薄膜２１との密着性を改善することができる。
【００３２】
多結晶シリコン薄膜３１を成膜する多結晶シリコン薄膜形成工程では、多結晶シリコン薄膜３１を、例えば、プラズマＣＶＤ法により成膜すればよい。この場合の成膜条件は、プラズマＣＶＤ装置において、例えば、ＳｉＨ４ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、Ｈ２ガスの流量を標準状態で０．４Ｌ／ｍｉｎ（４００ｓｃｃｍ）、基板温度を５００℃、チャンバ内の圧力（放電圧力）を１３０Ｐａ、放電パワー密度を１２Ｗ／ｃｍ２とし、膜厚は当該多結晶シリコン薄膜３１を利用して製造する量子デバイスに応じて適宜設定すればよい。また、多結晶シリコン薄膜３１の成膜方法は、プラズマＣＶＤ法に限らず、例えば、減圧ＣＶＤ法や熱ＣＶＤ法などを採用してもよい。
【００３３】
以上説明した本実施形態の多結晶シリコン薄膜３１の製造方法によれば、基板１１の上記一表面側に多数の柱状シリコン結晶３１ａを成長させるための核を形成してから、柱状シリコン結晶３１ａを成長させるので、基板１１の上記一表面に垂直な方向へ成長させる多数の柱状シリコン結晶３１ａのサイズや形成位置のばらつきを抑制可能になり、また、柱状シリコン結晶３１ａの結晶性や基板１１などの下地との密着性を向上させることが可能になる。
【００３４】
また、本実施形態の多結晶シリコン薄膜３１の製造方法では、核形成工程において、核として微結晶シリコンを含む微結晶シリコン薄膜２１を形成するので、核を比較的低温で容易に形成することができ、また、微結晶シリコン薄膜２１の成膜条件を適宜変えることにより、微結晶シリコンのサイズや密度を制御することが可能となり、結果的に結晶成長工程にて形成される柱状シリコン結晶３１ａのサイズを制御することができる。また、核形成工程と結晶成長工程との間に、核をアニールするアニール工程を行うようにすれば、アニール工程のアニール条件を適宜変えることにより、核のサイズを制御することができ、結果的に結晶成長工程にて形成される柱状シリコン結晶のサイズを制御することができる。
【００３５】
（実施形態２）
以下、本実施形態の多結晶薄膜の製造方法について図２を参照しながら説明するが、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００３６】
まず、基板１１の一表面側に多数の柱状シリコン結晶（柱状結晶）３１ａ（図２（ｂ）参照）を成長させるための多数の島状の薄膜からなる核２２を形成する核形成工程を行い（図２（ａ））、その後、基板１１の上記一表面に垂直な方向へ核２２から柱状シリコン結晶３１ａを成長させることにより多数の柱状シリコン結晶３１ａの集合体からなる多結晶シリコン薄膜（多結晶薄膜）３１を形成する多結晶シリコン薄膜形成工程を行う（図２（ｂ））。なお、本実施形態では、多結晶シリコン薄膜形成工程が、核形成工程の後で基板１１の上記一表面に垂直な方向へ核２２から柱状結晶を成長させる結晶成長工程を構成している。
【００３７】
核形成工程では、スパッタ法により島状の薄膜からなる核２２を形成するようにしている。ところで、スパッタ法では、原子層エピタキシー法のように１原子層ごとに成長するのではなく、成膜初期には基板１１の表面に島状の薄膜が形成され、その後、隣り合う島状の薄膜同士が合体して連続膜となるので、薄膜の成長を数ｎｍ程度までの膜厚で停止すると薄膜は連続膜ではなく、島状に分離した島状の薄膜となるので、核形成工程では、核２２として島状の薄膜を形成する。
【００３８】
島状の薄膜からなる核２２をスパッタ法により形成する場合の条件としては、例えば、ターゲット材料としてＮｉを採用し、アルゴンガスの流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ｓｃｃｍ）、チャンバ内の圧力（放電圧力）を１，３Ｐａ、放電パワー密度を６Ｗ／ｃｍ２、最大膜厚を３ｎｍとしたがこれらの数値は一例であり、特に限定するものではない。なお、核２２の材料はＮｉに限らず、Ａｕ、Ａｌ、Ｉｎなどの金属材料や、Ｓｉ、Ｇｅなどの半導体材料でもよい。また、核２２となる島状の薄膜の形成方法は、スパッタ法に限らず、例えば、ＣＶＤ法や蒸着法やイオンプレーティング法などを採用してもよい。
【００３９】
多結晶シリコン薄膜３１を成膜する多結晶シリコン薄膜形成工程については実施形態１と同様なので説明を省略する。
【００４０】
以上説明した本実施形態の多結晶シリコン薄膜３１の製造方法によれば、基板１１の上記一表面側に多数の柱状シリコン結晶３１ａを成長させるための核２２を形成してから、柱状シリコン結晶３１ａを成長させるので、基板１１の上記一表面に垂直な方向へ成長させる多数の柱状シリコン結晶３１ａのサイズや形成位置のばらつきを抑制可能になり、また、柱状シリコン結晶３１ａの結晶性や基板１１などの下地との密着性を向上させることが可能になる。
【００４１】
また、本実施形態では、核形成工程において核２２として島状の薄膜を形成するので、核２２をスパッタ法やＣＶＤ法などにより比較的低温で容易に形成することができ、しかも、核２２の材料の選択肢が多くなる。
【００４２】
（実施形態３）
以下、本実施形態の多結晶薄膜の製造方法について図３を参照しながら説明するが、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００４３】
まず、シリコン基板１０１上に電子線用レジストをスピンコート法により回転塗布してから電線線を照射して所望の核２３ａ（図３（ｇ）参照）のパターンに合わせてパターニングした第１のレジスト層１０２を形成する第１のレジスト層形成工程を行うことによって、図３（ａ）に示す構造を得る。なお、本実施形態では、第１のレジスト層１０２のパターンを、直径が１００ｎｍ、高さが３００ｎｍの円柱が２００ｎｍ間隔で並んだパターンとした。
【００４４】
その後、第１のレジスト層１０２が形成されたシリコン基板１０１をマスタとして転写用金型１０３を電鋳により形成する電鋳工程を行うことによって、図３（ｂ）に示す構造を得る。なお、転写用金型１０３は、核２３ａに対応する部位に凹部１０４が形成されている。
【００４５】
次に、基板１１の一表面側に核２３ａの材料（例えば、Ｎｉなど）からなる第１の所定膜厚（例えば、１００ｎｍ）の核材料膜２３をスパッタ法により成膜する核材料膜形成工程を行うことによって、図３（ｃ）に示す構造を得る。なお、核材料膜２３の成膜方法は、スパッタ法に限らず、ＣＶＤ法や蒸着法やイオンプレーティング法などを採用してもよい。
【００４６】
その後、基板１１の上記一表面側にレジスト（例えば、ＰＭＭＡなど）をスピンコート法により回転塗布して第２の所定膜厚（例えば、３００ｎｍ）の第２のレジスト層４１を形成する第２のレジスト層形成工程を行うことによって、図３（ｄ）に示す構造を得る。
【００４７】
その後、多数の核２３ａそれぞれに対応する部位に凹部１０４が形成された転写用金型１０３を第２のレジスト層４１に押し付けて転写用金型１０３の各凹部１０４の形状を第２のレジスト層４１に転写する転写工程を行うことによって、図３（ｆ）に示す構造を得る。ここにおいて、転写工程では、図３（ｅ）に示すように転写用金型１０３を第２のレジスト層４１にプレスしてから第２のレジスト層４１を硬化させ、続いて、第２のレジスト層４１から転写用金型１０３を離型する。なお、転写工程におけるプレス条件は、プレス温度を１２０℃、プレス圧力を２０ＭＰａ、プレス保持時間を５分とし、常温まで冷却した後、離型する。
【００４８】
上述の転写工程の後で、第２のレジスト層４１をマスクとして基板１１の上記一表面側の核材料膜２３をドライエッチングすることによりそれぞれ核材料膜２３の一部からなる多数の核２３ａを形成する核材料膜パターニング工程を行うことによって、図３（ｇ）に示す構造を得る。なお、本実施形態では、上述の核材料膜形成工程と第２のレジスト層形成工程と転写工程と核材料膜パターニング工程とで、基板１１の一表面側に多数の柱状シリコン結晶（柱状結晶）３１ａを成長させるための多数の核２３ａを形成する核形成工程を構成している。要するに、核形成工程では、多数の核２３ａをナノインプリント法により形成している。
【００４９】
上述の核形成工程の後、基板１１の上記一表面に垂直な方向へ核２３から柱状シリコン結晶３１ａを成長させることにより多数の柱状シリコン結晶３１ａの集合体からなる多結晶シリコン薄膜（多結晶薄膜）３１を形成する多結晶シリコン薄膜形成工程を行うことにより、図３（ｇ）に示す構造を得る。なお、本実施形態では、多結晶シリコン薄膜形成工程が、核形成工程の後で基板１１の上記一表面に垂直な方向へ核２３から柱状結晶を成長させる結晶成長工程を構成している。また、多結晶シリコン薄膜３１を成膜する多結晶シリコン薄膜形成工程については実施形態１と同様なので説明を省略する。
【００５０】
以上説明した本実施形態の多結晶シリコン薄膜３１の製造方法によれば、基板１１の上記一表面側に多数の柱状シリコン結晶３１ａを成長させるための核２３ａを形成してから、柱状シリコン結晶３１ａを成長させるので、基板１１の上記一表面に垂直な方向へ成長させる多数の柱状シリコン結晶３１ａのサイズや形成位置のばらつきを抑制可能になり、また、柱状シリコン結晶３１ａの結晶性や基板１１などの下地との密着性を向上させることが可能になる。
【００５１】
また、本実施形態の多結晶シリコン薄膜３１の製造方法では、核形成工程において、核２３ａをナノインプリント法により形成するので、核２３ａの材料の選択肢が多くなるとともに、実施形態１，２に比べて核２３ａの形成位置やサイズの精度を高めることができ、柱状シリコン結晶３１の形成位置およびサイズの制御性が向上する。
【００５２】
（実施形態４）
本実施形態では、量子デバイスとして電界放射により電子を放出する電界放射型電子源を例示する。
【００５３】
本実施形態の電界放射型電子源１０は、図４（ａ）に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）からなる基板１１の一表面側に電子源素子１０ａが形成されている。ここにおいて、電子源素子１０ａは、基板１１の上記一表面側に形成された下部電極２と、下部電極２上に形成された後述の複合ナノ結晶層６と、複合ナノ結晶層６上に形成された表面電極７とで構成されている。つまり、電子源素子１０ａは、表面電極７と下部電極２とが対向しており、表面電極７と下部電極２との間に複合ナノ結晶層６が挟まれている。ここに、下部電極２の厚さは３００ｎｍに設定し、表面電極７の厚さは１０ｎｍに設定してあるが、こられの値は特に限定するものではない。
【００５４】
ところで、下部電極２は金属材料からなる単層（例えば、Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔ，Ｍｏなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）または多層（例えば、Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔ，Ｍｏなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の金属薄膜により構成されている。
【００５５】
また、複合ナノ結晶層６は、実施形態１〜３のいずれかの多結晶薄膜の製造方法により製造した多結晶シリコン薄膜３１（図６（ａ）参照）に対して後述のナノ結晶化プロセス（陽極酸化処理）を施してから酸化プロセス（酸化処理）を施すことにより形成されており、図４（ｂ）に示すように、複数の柱状シリコン結晶（柱状結晶）３１ａと、各柱状シリコン結晶３１ａそれぞれの表面に形成された薄いシリコン酸化膜からなる絶縁膜３２と、隣り合う柱状シリコン結晶３１ａ間に介在する多数のナノメータオーダの微結晶シリコン３３と、各微結晶シリコン３３それぞれの表面に形成され当該微結晶シリコン３３の結晶粒径よりも小さな膜厚のシリコン酸化膜からなる絶縁膜３４とを含んでおり、柱状シリコン結晶３１ａ、微結晶シリコン３３、各絶縁膜３２，３４以外の領域はアモルファスシリコン若しくは一部が酸化したアモルファスシリコンよりなるアモルファス領域３５により構成されていると考えられる。すなわち、複合ナノ結晶層６は、柱状シリコン結晶３１ａおよび隣り合う柱状シリコン結晶３１ａの粒界付近に存在する多数の微結晶シリコン３３が混在している。なお、各柱状シリコン結晶３１ａは、基板１１の厚み方向に沿って延びている（つまり、各柱状シリコン結晶３１ａは下部電極２の厚み方向に延びている）。また、本実施形態では、複合ナノ結晶層６が、表面電極７と下部電極２との間に電界励起により下部電極２から注入された電子を表面電極７へ向って加速する強電界ドリフト層を構成している。
【００５６】
また、表面電極７は、Ａｕなどの金属材料からなる金属薄膜により構成してあるが、表面電極７の金属材料は、Ａｕに限らず、導電率が比較的高く且つ仕事関数が比較的小さく、耐酸化性に優れ化学的に安定な金属材料であればよく、例えば、Ｐｔなどを採用してもよく、また、表面電極７は単層構造に限らず、２層構造としてもよい。
【００５７】
図４（ａ）に示す構成の電子源素子１０ａから電子を放出させるには、例えば、図５に示すように、表面電極７に対向配置されたコレクタ電極９を設け、表面電極７とコレクタ電極９との間を真空とした状態で、表面電極７が下部電極２に対して高電位側となるように表面電極７と下部電極２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極９が表面電極７に対して高電位側となるようにコレクタ電極９と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極２から注入された電子が複合ナノ結晶層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、複合ナノ結晶層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。つまり、複合ナノ結晶層６では、下部電極２に対して表面電極７を高電位側としたときに作用する電界により下部電極２から表面電極７へ向かう向きへ電子が加速されてドリフトする量子効果が発現することになる。
【００５８】
電子源素子１０ａでは、表面電極７と下部電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極９と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図５参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなるが、表面電極７と下部電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、電子放出特性の真空度依存性が小さくポッピング現象が発生せず安定して電子を放出することができる。
【００５９】
上述の電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。電子源素子１０ａから電子を放出させるには、例えば、表面電極７と下部電極２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極９と表面電極７との間にコレクタ電極９を高電位側として直流電圧Ｖｃを印加する。ここで、電子ｅ−は下部電極２から複合ナノ結晶層６に熱的に励起されて注入される。一方、複合ナノ結晶層６に直流電圧Ｖpsを印加すると、大部分の電界は絶縁膜３４にかかる。このため、複合ナノ結晶層６に注入された電子ｅ−は絶縁膜３４にかかっている強電界により加速され、複合ナノ結晶層６内で柱状シリコン結晶３１ａの間の領域を表面電極７に向かって図４（ｂ）中の矢印の向き（図４（ｂ）における上向き）にドリフトする。ここで、直流電圧Ｖpsが所定値（例えば、表面電極７の電位が仕事関数以上となる電圧）以上であれば、表面電極７に到達した電子ｅ−が表面電極７をトンネルし真空中に放出される。ここで、複合ナノ結晶層６中の各微結晶シリコン３３はボーア半径程度の大きさであり、電子ｅ−は微結晶シリコン３３で散乱されることなくトンネルする。このため、微結晶シリコン３３表面の薄い絶縁膜３４にかかっている強電界で加速された電子ｅ−は、複合ナノ結晶層６中をほとんど散乱されることなくドリフトし、表面電極７を通して真空中に放出される。また、複合ナノ結晶層６で発生した熱は柱状シリコン結晶３１ａを通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、複合ナノ結晶層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。以上説明した動作原理の電子源素子１０ａは、弾道電子面放出型電子源（Ballistic  electron  Surface-emitting  Device）と呼ばれている。
【００６０】
以下、上述の電界放射型電子源１０の製造方法について図６を参照しながら説明する。
【００６１】
まず、絶縁性基板からなる基板１１の一表面側に下部電極２を形成し、続いて、下部電極２上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン薄膜３１を形成することにより、図６（ａ）に示すような構造が得られる。なお、下部電極２の形成方法としては、例えば、スパッタ法や蒸着法などを採用すればよい。また、ノンドープの多結晶シリコン薄膜３１の形成方法としては、実施形態１〜３のいずれかの多結晶シリコン薄膜３１の製造方法を採用すればよい。
【００６２】
ノンドープの多結晶シリコン薄膜３１を形成した後、上述のナノ結晶化プロセスを行うことにより、多結晶シリコン薄膜３１の柱状シリコン結晶３１ａと微結晶シリコン３３とアモルファスシリコンとが混在する複合層４が形成され、図６（ｂ）に示すような構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極２との間に電圧を印加して、多結晶シリコン薄膜３１に光源（例えば、５００Ｗのタングステンランプなど）から光照射を行いながら所定の定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって複合層４が形成される。なお、陽極酸化反応は、隣り合う柱状シリコン結晶３１の粒界付近で優先的に反応が進むので、多数の微結晶シリコン３３が多結晶シリコン薄膜３１の厚み方向に連なって形成される。
【００６３】
上述のナノ結晶化プロセスの終了した後に、酸化プロセスを行うことによって上述の図４（ｂ）のような構成の複合ナノ結晶層６が形成され、図６（ｃ）に示すような構造が得られる。酸化プロセスでは、例えば、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／Ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解質溶液の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極２との間に所定の電圧を印加して定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し、白金電極と下部電極２との間の電圧が２０Ｖだけ上昇するまで複合ナノ結晶層４を電気化学的に酸化することによって上述の柱状シリコン結晶３１ａ、微結晶シリコン３３、各絶縁膜３２，３４を含む複合ナノ結晶層６を形成している。なお、酸化プロセスは、電気化学的な酸化方法に限らず、例えば、急速熱酸化法、プラズマ酸化法、オゾンによる酸化方法などを採用してもよい。
【００６４】
複合ナノ結晶層６を形成した後、複合ナノ結晶層６上に表面電極７を蒸着法やスパッタ法などにより形成することによって、図６（ｄ）に示す構造の電界放射型電子源１０が得られる。
【００６５】
上述の電界放射型電子源１０の製造方法における複合ナノ結晶層６の製造方法によれば、実施形態１〜３のいずれかの多結晶シリコン薄膜３１に対して陽極酸化処理を施すことにより柱状シリコン結晶３１ａとナノメータオーダの微結晶シリコン３３とが混在する複合層４を形成し、当該複合層４に対して酸化処理を施すことにより柱状シリコン結晶３１ａおよび微結晶シリコン３３それぞれの表面に絶縁膜３２，３４を形成することで複合ナノ結晶層６を形成するので、柱状シリコン結晶３１ａの形成位置およびサイズのばらつきが少なく、表面に絶縁膜３２が形成された柱状シリコン結晶３１ａと、表面に絶縁膜３４が形成され隣り合う柱状シリコン結晶３１ａ間に介在するナノメータオーダの微結晶シリコン３３とが混在する複合ナノ結晶層６を製造することが可能になる。
【００６６】
また、本実施形態の電界放射型電子源１０によれば、表面電極７と下部電極２との間に電界励起により下部電極２から注入された電子を表面電極７へ向って加速する強電界ドリフト層を備え、上述の複合ナノ結晶層６の製造方法により製造された複合ナノ結晶層６からなるので、電界放射型電子源１０の電子放出効率を向上させることが可能になる。
【００６７】
ところで、本実施形態では、複合ナノ結晶層６における各絶縁膜３２，３４がシリコン酸化膜により構成されているが、シリコン酸化膜の代わりにシリコン窒化膜やシリコン酸窒化膜により構成されるようにしてもよく、この場合には、上述の酸化プロセス（酸化処理）の代わりに、窒化プロセス（窒化処理）や酸窒化プロセス（酸窒化処理）を採用すればよい。
【００６８】
なお、本実施形態の電界放射型電子源１０をディスプレイの電子源として利用する場合には、下部電極２、表面電極７、複合ナノ結晶層６などを適宜にパターニングして多数の電子源素子１０ａを基板１１の上記一表面側にマトリクス状に配列すればよい。
【００６９】
（実施形態５）
本実施形態では、量子デバイスとして電界励起により量子効果が発現して発光する発光デバイスを例示する。
【００７０】
図７（ａ）に示す本実施形態の発光デバイス２０の基本構成は実施形態４の電界放射型電子源１０と略同じであり、下部電極２と表面電極７との間に介在する複合ナノ結晶層６（図７（ｂ）参照）が発光層を構成し、表面電極７がＩＴＯ膜などの透明導電膜により形成されている点が相違する。なお、実施形態４と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００７１】
本実施形態の発光デバイス２０から光を放出させるには、表面電極７と下部電極２との間に電圧を印加すればよく、表面電極７と下部電極２との間に電圧を印加することによって発光層を構成する複合ナノ結晶層６に電界が作用して複合ナノ結晶層６が発光する量子効果が発現し、複合ナノ結晶層６にて発光した光が表面電極７を透過して外部へ放出される。
【００７２】
以下、発光デバイス２０の製造方法について図８を参照しながら説明するが、実施形態４と同様の工程については説明を適宜省略する。
【００７３】
まず、絶縁性基板からなる基板１１の一表面側に下部電極２を形成し、続いて、下部電極２上にノンドープの多結晶シリコン薄膜３１を形成することにより、図８（ａ）に示すような構造が得られる。ノンドープの多結晶シリコン薄膜３１の形成方法としては、実施形態１〜３のいずれかの多結晶シリコン薄膜３１の製造方法を採用すればよい。
【００７４】
ノンドープの多結晶シリコン薄膜３１を形成した後、ナノ結晶化プロセス（陽極酸化処理）を行うことにより、多結晶シリコン薄膜３１の柱状シリコン結晶３１ａと微結晶シリコン３３とアモルファスシリコンとが混在する複合層４が形成され、図８（ｂ）に示すような構造が得られる。
【００７５】
上述のナノ結晶化プロセスの終了した後に、酸化プロセス（酸化処理）を行うことによって上述の図７（ｂ）のような構成の複合ナノ結晶層６が形成され、図８（ｃ）に示すような構造が得られる。
【００７６】
複合ナノ結晶層６を形成した後、複合ナノ結晶層６上に透明導電膜（例えば、ＩＴＯ膜など）からなる表面電極７をスパッタ法などにより形成することによって、図８（ｄ）に示す構造の発光デバイス２０が得られる。
【００７７】
本実施形態の発光デバイス２０によれば、透明電極からなる表面電極７と下部電極２との間に電界励起により発光する発光層を備え、当該発光層が上述の複合ナノ結晶層６の製造方法により製造された複合ナノ結晶層６からなるので、発光デバイス２０の発光効率を向上させることが可能になる。
【００７８】
なお、発光層は、絶縁膜３２，３４を必ずしも備えている必要はなく、この場合には上述の酸化処理を省略し、複合層４により発光層を構成するようにすればよい。
【図面の簡単な説明】
【００７９】
【図１】実施形態１の多結晶薄膜の製造方法を説明するための主要工程断面図である。
【図２】実施形態２の多結晶薄膜の製造方法を説明するための主要工程断面図である。
【図３】実施形態３の多結晶薄膜の製造方法を説明するための主要工程断面図である。
【図４】実施形態４の電界放射型電子源を示し、（ａ）は概略断面図、（ｂ）は要部説明図である。
【図５】同上の電界放射型電子源の動作説明図である。
【図６】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】実施形態５の発光デバイスを示し、（ａ）は概略断面図、（ｂ）は要部説明図である。
【図８】同上の発光デバイスの製造方法を説明するための主要工程断面図である。
【符号の説明】
【００８０】
２  下部電極
４  複合層
６  複合ナノ結晶層
７  表面電極
１０  電界放射型電子源
１１  基板
２０  発光デバイス
２１  微結晶シリコン薄膜
２２  核（島状の薄膜）
２３ａ  核
３１  多結晶シリコン薄膜（多結晶薄膜）
３１ａ  柱状シリコン結晶（柱状結晶）
３２  絶縁膜
３３  微結晶シリコン
３４  絶縁膜
【図１】
0005148986.tif 000002
【図２】
0005148986.tif 000003
【図３】
0005148986.tif 000004
【図４】
0005148986.tif 000005
【図５】
0005148986.tif 000006
【図６】
0005148986.tif 000007
【図７】
0005148986.tif 000008
【図８】
0005148986.tif 000009