(57)【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族窒化物系化合物半導体から成るｎ型層の表面に形成される電極の材料が少なくとも、Ｔｉ、Ａｌ、Ｓｉを含み、
前記電極は、Ｔｉ、Ａｌ、Ｓｉを含む層に、最上層として、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒから選ばれる１種又は複数種からなる層がさらに積層されている
ことを特徴とするＩＩＩ−Ｖ族窒化物系化合物半導体装置。
【請求項２】
前記Ｔｉ、Ａｌ、Ｓｉを含む層は、ＩＩＩ−Ｖ族窒化物系化合物半導体から成るｎ型層の表面に少なくとも第１の層と第２の層とがこの順に積層された層であって、該第１の層は少なくともＴｉを含み、該第２の層は少なくともＡｌとＳｉを含んでいることを特徴とする請求項１に記載のＩＩＩ−Ｖ族窒化物系化合物半導体装置。
【請求項３】
前記第２の層は、ＡｌとＳｉの混晶相からなる層を含むことを特徴とする請求項２に記載のＩＩＩ−Ｖ族窒化物系化合物半導体装置。
【請求項４】
前記第２の層は、Ｓｉ層とＡｌ層がこの順にＴｉ層上に積層された構成となっていることを特徴とする請求項２又は３に記載のＩＩＩ−Ｖ族窒化物系化合物半導体装置。
【請求項５】
前記電極は、前記Ｔｉ、Ａｌ、Ｓｉを含む層に、最上層としてＭｏが積層されていることを特徴とする請求項１〜４のいずれか一つに記載のＩＩＩ−Ｖ族窒化物系化合物半導体装置。
【請求項６】
ＩＩＩ−Ｖ族窒化物系化合物半導体に電極を形成する方法であって、該電極が少なくともＴｉ、Ａｌ、Ｓｉを含む層を有し、
ＩＩＩ−Ｖ族窒化物系化合物半導体から成るｎ型層の表面に少なくともＴｉからなる第１の層と、ＡｌとＳｉからなる第２の層とを積層し、
前記Ｔｉ、Ａｌ、Ｓｉを含む層に、さらにＭｏ、Ｎｂ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒから選ばれる１種又は複数種からなる層を最上層として積層することによって前記電極を形成する
ことを特徴とするＩＩＩ−Ｖ族窒化物系化合物半導体の電極形成方法。
【請求項７】
ＩＩＩ−Ｖ族窒化物系化合物半導体に電極を形成する方法であって、該電極が少なくともＴｉ、Ａｌ、Ｓｉを含む層を有し、
ＩＩＩ−Ｖ族窒化物系化合物半導体から成るｎ型層の表面に少なくともＴｉからなる層と、Ｓｉからなる層と、Ａｌからなる層とをこの順に積層し、
前記Ｔｉ、Ａｌ、Ｓｉを含む層に、さらにＭｏ、Ｎｂ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒから選ばれる１種又は複数種からなる層を最上層として積層した後、熱処理することによって前記電極を形成する
ことを特徴とするＩＩＩ−Ｖ族窒化物系化合物半導体の電極形成方法。
【請求項８】
前記Ｔｉ、Ａｌ、Ｓｉを含む層に、さらにＭｏからなる層を最上層として積層することによって前記電極を形成することを特徴とする請求項６または７に記載のＩＩＩ−Ｖ族窒化物系化合物半導体の電極形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はIII−Ｖ族窒化物系化合物半導体装置に関し、更に詳しくは、該半導体のｎ型層に低接触抵抗の電極が形成されたIII−Ｖ族窒化物系化合物半導体装置、特にＧａＮ系半導体装置および、その電極形成方法に関する。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどに代表されるIII−Ｖ族窒化物系化合物半導体は、そのバンドギャップエネルギーが大きく、かつ直接遷移型であり、しかも高温動作が優れており、特にＧａＮを用いた発光素子、受光素子、電界効果トランジスタ（ＦＥＴ）、高移動度トランジスタ（ＨＥＭＴ）などの電子・光デバイスの開発研究が行われている。【０００３】
例えば、ＧａＮを用いるＦＥＴの場合、その製造に際しては、有機金属化学気相成長（ＭＯＣＶＤ）法やガスソース分子線エピタキシャル成長（ＧＳＭＢＥ）法を適用して、まず半絶縁性の例えばサファイヤ基板の上に、ＧａＮのバッファ層を形成し、ついでこのバッファ層の上に所定組成のＧａＮ系化合物半導体を順次エピタキシャル成長させて最表層が活性層として機能するｎ型層になっている所定の層構造を形成する。そして、この活性層の上に、ソース電極とドレイン電極が形成され、またこれら電極の間にはゲート電極が形成される。【０００４】
ところで、これら電極の形成に関しては、電極を形成すべきｎ型層の表面に、直接、電極材料を例えば真空蒸着法で所定の厚みだけ蒸着し、ついで全体に熱処理を行うのが通例である。そのような電極材料の構成としては、Ｔｉ層とＡｌ層を積層したものが使用されている。そして、形成された電極に対しては、ｎ型層との密着性が良好であり、かつｎ型層との間の接触比抵抗が低いことが要求される。【０００５】
【特許文献１】特開２００４−５５８４０号公報
【特許文献２】特開平７−２２１１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
III−Ｖ族窒化物系化合物半導体、特にＧａＮ系半導体のｎ型層に形成される電極としては、ＴｉおよびＡｌを材料として蒸着法等により積層構造が形成され、その後熱処理されてオーミック接触する電極を形成することが多い。その際、熱処理温度が高いほど、III−Ｖ族窒化物系化合物半導体のｎ型層表面に形成したＴｉ層とIII−Ｖ族窒化物系化合物半導体との反応が進み、より電極が半導体層に対して密着する傾向がある。しかしながら、同時に電極材料として融点が６６０℃近傍にあるＡｌを使用した場合、熱処理によって表面モフォロジーが悪化し、かつ、十分に低い接触比抵抗を得られないという問題があった。【０００７】
そこで、本発明は、熱処理によって、ｎ型半導体表面との良好な密着性が得られ、かつ接触比抵抗の低い電極形成方法およびそのような電極を有するIII−Ｖ族窒化物系化合物半導体装置を提供することを目的とする。さらには、そのような電極を有し、動作時のオン抵抗が小さく最大電流が大きいIII−Ｖ族窒化物系化合物半導体電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者等は、上記問題を解決するために鋭意検討した結果、III−Ｖ族窒化物系化合物半導体のｎ型層の表面に形成される電極の電極材料に少なくともＴｉ、Ａｌ、Ｓｉを用いることにより、半導体表面と密着し、かつ、接触比抵抗の小さい電極を得られることを見出した。特に、III−Ｖ族窒化物系化合物半導体のｎ型層の表面にＴｉ層を形成し、Ｔｉ層に主にＡｌとＳｉの混晶相からなる層を積層することによって良好な電極を形成できる。III−Ｖ族窒化物系化合物半導体のｎ型層の表面に形成されたＴｉ層に、Ｓｉ層およびＡｌ層を積層し、熱処理によって、ＳｉとＡｌの混晶相を形成させてもよい。さらには、Ａｌ層又はＡｌとＳｉの混晶相からなる層の上にＭｏ層を形成することによって、熱処理によっても良好な表面モフォロジーを維持する電極を形成できる。電極の最表層はＭｏのほか、Ｎｂ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｎｉ、Ｐｔ、Ｉｒ、Ｔｉを使用してもよく、さらにその上に、Ａｕ又はＰｔ層を形成してもよい。【０００９】
上記、III−Ｖ族窒化物系化合物半導体のｎ型層の表面に形成されるＴｉ層の好ましい厚さは、０．０２μｍ〜０．０３μｍである。ＳｉとＡｌからなる層の好ましい厚さは、０．０８μｍ〜０．１２μｍであり、Ｓｉ：Ａｌの好ましい組成比は、０．０５：０．９５〜０．３５：０．６５である。また、ＳｉとＡｌからなる層はＳｉ層とＡｌ層をこの順に積層した後、熱処理によって両者を拡散させることによっても構成することができる。このように、Ｓｉ層とＡｌ層をそれぞれ積層する場合には、Ｓｉ層の好ましい厚さは、０．０１μｍ〜０．０３μｍであり、Ａｌ層の好ましい厚さは、０．０７μｍ〜０．１０μｍである。以上のように、III−Ｖ族窒化物系化合物半導体のｎ型層の表面に電極を構成する各層を積層した後、６５０℃〜１１００℃、より好ましくは、８００℃〜１０００℃の範囲で熱処理することが好ましい。【００１０】
なお、電極上に絶縁保護膜を設ける場合には、電極と絶縁保護膜との境界部となる電極最上層にＴｉ層を形成することが好ましい。これによって、電極と絶縁保護膜との密着性を向上させることができる。
【発明の効果】
【００１１】
III−Ｖ族窒化物系化合物半導体のｎ型層の表面に形成される電極の形成方法において、少なくともＴｉ、Ａｌ、Ｓｉを電極材料に使用することにより、半導体表面との密着性がよく、接触比抵抗が小さい電極を形成できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明にかかる第１の実施形態を示すＧａＮ系半導体電界効果トランジスタの断面図である。
【図２】図２は、電極構造の違いに応じてコンタクト抵抗を比較した結果を示す図である。
【図３】図３は、本発明にかかる第２の実施形態を示すＧａＮ系半導体電界効果トランジスタの断面図である。
【図４】図４は、本発明にかかる第３の実施形態を示すＧａＮ系半導体電界効果トランジスタの断面図である。
【符号の説明】
【００１３】
１：基板
２：バッファ層
３：チャネル層
４：電子供給層
５：Ｔｉ層
６：ＡｌとＳｉの合金層
７：Ｍｏ層
８：Ｓｉ層
９：Ａｌ層
１０：Ｎｉ層
１１：Ａｕ層
１２：Ｔｉ層
１３：絶縁保護膜
【発明を実施するための最良の形態】
【００１４】
以下、本発明にかかるIII−Ｖ族窒化物系化合物半導体装置の実施の形態を図面を参照して説明する。なお、この実施の形態により本発明が限定されるものではない。【００１５】
（第１の実施形態）
図１は本発明に係るIII−Ｖ族窒化物系化合物半導体装置の第１の実施形態であるＧａＮ系半導体電界効果トランジスタの断面図である。このＧａＮ系半導体電界効果トランジスタは、シリコン（１１１）基板１上に、例えばＧａＮから成るバッファ層２、電界効果トランジスタのチャネル層３となるアンドープＧａＮ層が形成されている。チャネル層３の上には電子供給層４としてのアンドープＡｌＧａＮ層が形成され、その上にソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄが形成されている。【００１６】
ここで、チャネルの長さに相当するアンドープＧａＮ層（チャネル層３）の表面にはアンドープＡｌＧａＮ層（電子供給層４）がヘテロ接合しているため、接合している部分の界面には２次元電子ガスが発生する。そのため、２次元電子ガスがキャリアとなってチャネル層３は導電性を示すようになる。また、ソース電極Ｓおよびドレイン電極Ｄは、電子供給層４の表面に近接した側からＴｉ層５、ＡｌとＳｉの混晶相からなる層としてのＡｌとＳｉの合金層６、Ｍｏ層７をこの順に積層して形成されている。また、ゲート電極Ｇは、電子供給層４の表面からＮｉ層１０、Ａｕ層１１をこの順に積層して形成されている。【００１７】
図２は、ソース電極Ｓおよびドレイン電極Ｄの積層構造の違いに応じてコンタクト抵抗Ｒｃを比較した結果を示す図である。サンプル「Ａ」は、この第１の実施形態にかかるソース電極Ｓおよびドレイン電極Ｄを形成した場合を示し、サンプル「Ｂ」〜「Ｄ」は、従来技術にかかるソース電極およびドレイン電極を形成した場合を示している。各サンプルとも、電子供給層４上に形成される第１の層はＴｉ層であり、その上に形成される第２の層がＡｌとＳｉの混晶相からなる層、もしくはＡｌ層とされている。また、バリアメタル層は、第２の層上に形成される層を示している。【００１８】
図２から明らかなように、第２の層をＳｉとＡｌの混晶相としたサンプル「Ａ」では、第２の層をＡｌ層とした従来技術にかかるサンプル「Ｂ」〜「Ｄ」に比して、ソース電極およびドレイン電極のコンタクト抵抗Ｒｃ、つまり接触比抵抗を大幅に低減できることがわかる。これによって、動作時のオン抵抗が一層小さいＧａＮ系半導体電界効果トランジスタを実現できることがわかる。【００１９】
上記のＧａＮ系半導体電界効果トランジスタは以下のようにして作製することが可能である。
（１）半導体作製工程
まず、シリコン（１１１）からなる基板１をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０-6ｈＰａ以下になるまで真空引きした後、真空度を１００ｈＰａとし基板１を１１００℃に昇温した。温度が安定したところで、基板１を９００ｒｐｍで回転させ、原料となるトリメチルアルミニウム（ＴＭＡ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で基板１の表面に導入しＧａＮから成るバッファ層２の成長を行った。成長時間は４ｍｉｎでバッファ層２の膜厚は５０ｎｍ程度である。【００２０】
その後、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量でバッファ層２の上に導入してＧａＮ層から成るチャネル層３の成長を行った。成長時間は１０００ｓｅｃで、チャネル層３の膜厚は８００ｎｍであった。次に、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ3／ｍｉｎ、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、Ａｌ0.25Ｇａ0.75Ｎ層から成る電子供給層４の成長を行った。成長時間は４０ｓｅｃで、電子供給層４の膜厚は２０ｎｍである。このようにして、図１に示した半導体装置の構造（電極部分を除く。）が完成する。【００２１】
（２）電極形成工程
電子供給層４上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）により、ＳｉＯ2膜を形成する。ＳｉＯ2膜の厚さは３００ｎｍ程度である。次に、パターニングを行って、ゲート電極Ｇを形成すべき箇所のＳｉＯ2膜をマスクして、ソース電極Ｓとドレイン電極Ｄを形成すべき箇所を開口して電子供給層４の表面を表出させ、そこに、Ｔｉ、ＡｌとＳｉの合金膜、Ｍｏを順次蒸着してソース電極Ｓとドレイン電極Ｄを形成した。その後、９００℃で１分の熱処理をおこなった。Ｔｉ層５の厚さは０．０２５μｍ、ＡｌとＳｉの合金層６の厚さは０．１０μｍであり、Ａｌ：Ｓｉの組成比は０．８８：０．１２である。次いで、逆に、ソース電極Ｓ、ドレイン電極Ｄの上をマスクし、ゲート電極Ｇとなる部分に開口部を設けたＳｉＯ2マスクを形成し、Ｎｉ、Ａｕを順次蒸着してゲート電極Ｇを形成し、図１に示した電界効果トランジスタを製作する。このようにして作製されたソース電極Ｓおよびドレイン電極Ｄの接触比抵抗は０．５Ωｍｍであった。【００２２】
熱処理後の電極部の断面をオージェ観察したところ、Ｔｉ層にはＡｌが拡散し、Ｔｉ：Ａｌ組成比がほぼ２５：６０で厚さ０．０２５μｍのＴｉＡｌ層が形成されていた。また、ＴｉＡｌ層上のＡｌＳｉ層にはＭｏが拡散し、Ａｌ：Ｓｉ：Ｍｏ組成比がほぼ５７：７：１０の厚さ０．１μｍの混晶相が形成されていた。以上のように、熱処理によって、電極を構成する元素の拡散は見られたが、電極表面のモフォロジーは、熱処理前に比べ遜色のないものであり、ワイヤボンディングに際しても問題は見られなかった。【００２３】
（第２の実施形態）
図３は本発明に係るIII−Ｖ族窒化物系化合物半導体装置の第２の実施形態であるＧａＮ系半導体電界効果トランジスタの断面図である。第１の実施形態に示す半導体作製工程と同様にして、半導体部分を作製する。電極形成工程において、ソース電極Ｓ’とドレイン電極Ｄ’を形成すべき箇所に厚さ０．０２５μｍのＴｉ層５、厚さ０．０１０μｍのＳｉ層８、厚さ０．０９０μｍのＡｌ層９をこの順に順次蒸着し、さらにＭｏ層７を蒸着した。さらにゲート電極部にＮｉ層１０、Ａｕ層１１を蒸着してゲート電極Ｇを形成した。その後、９００℃で１分の熱処理をおこなったところ、ソース電極Ｓ’およびドレイン電極Ｄ’の内部では、ＳｉとＡｌの混晶相が形成されており、接触比抵抗は０．５Ωｍｍであった。【００２４】
なお、このようにＳｉとＡｌの混晶相を形成することによって、その混晶相の下部および上部には、それぞれ混晶しきれなかったＳｉ層とＡｌ層とが残存する場合がある。この場合、Ｔｉ層５上に、Ｓｉ層、ＳｉとＡｌの混晶相からなる層、Ａｌ層がこの順に積層された構成のソース電極Ｓ’およびドレイン電極Ｄ’が形成される。【００２５】
（第３の実施形態）
図４は本発明に係るIII−Ｖ族窒化物系化合物半導体装置の第３の実施形態であるＧａＮ系半導体電界効果トランジスタの断面図である。図４に示すように、この第３の実施形態にかかるＧａＮ系半導体電界効果トランジスタは、第１の実施形態にかかるＧａＮ系半導体電界効果トランジスタの構成をもとに、ソース電極Ｓおよびドレイン電極Ｄの最上層にＴｉ層１２をさらに形成したソース電極Ｓ”およびドレイン電極Ｄ”を備える。また、ソース電極Ｓ”上およびドレイン電極Ｄ”上には、ＳｉＯｘ、ＳｉＮｘ等からなる絶縁保護膜１３を備える。【００２６】
このようにソース電極Ｓおよびドレイン電極Ｄの最上層、つまり各電極と絶縁保護膜１３との境界部に密着層としてＴｉ層を形成することで、Ｍｏ層７上に直に絶縁保護膜１３を形成する場合に比して、各電極に対する絶縁保護膜１３の密着性を向上させることができる。なお、Ｍｏ層７は、Ｎｂ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｎｉ、ＰｔまたはＩｒからなる層に置き換えることが可能であり、この各場合について最上層にＴｉ層を形成することで、絶縁保護膜１３の密着性を向上させることができる。また、Ｍｏ層７に替えてＴｉ層を設け、その上に絶縁保護膜１３を形成してもよい。【００２７】
この第３の実施形態にかかるＧａＮ系半導体電界効果トランジスタは、第１の実施形態にかかるＧａＮ系半導体電界効果トランジスタと同様の工程で形成される。ただし、電極形成工程では、Ｍｏ層７を蒸着し、密着層としてのＴｉ層を蒸着した後、熱処理を行ってソース電極Ｓおよびドレイン電極Ｄを形成する。さらに、ゲート電極Ｇを形成した後、絶縁保護膜１３を蒸着する。なお、Ｍｏ層７を蒸着し、熱処理を行った後、密着層としてのＴｉ層を設けることもできるが、製造工程を簡略化する上では、Ｔｉ層を蒸着した後に熱処理を行う方が好ましい。
【産業上の利用可能性】
【００２８】
以上のように、本発明にかかるIII−Ｖ族窒化物系化合物半導体装置および電極形成方法は、III−Ｖ族窒化物系化合物半導体のｎ型層に低接触抵抗の電極を形成したIII−Ｖ族窒化物系化合物半導体装置およびその電極形成方法に有用であり、特に、接触比抵抗が小さい電極を形成したＧａＮ系半導体装置およびその電極形成方法に適している。
【図１】
0005242156.tif 000002
【図２】
0005242156.tif 000003
【図３】
0005242156.tif 000004
【図４】
0005242156.tif 000005