(57)【特許請求の範囲】
【請求項１】
リードフレームのリードに、接続手段を用いて先端部を電気的に接続する工程と、
前記先端部に半導体チップをフリップチップ実装する工程と、
前記リードを介して前記半導体チップの電気的な試験を行う工程と、
前記接続手段を取り外すことで、前記先端部と前記半導体チップとからなる半導体パッケージを前記リードから分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体パッケージを分離する工程の後に、複数の前記分離された半導体パッケージを前記先端部同士が接触するように積層し、前記接続手段を用いて前記接触する先端部を電気的に接続する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記先端部を接続する工程は、前記リードフレームの外周部から前記外周部に囲まれた領域に延在するリードに前記先端部を接続する工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記半導体チップをフリップチップ実装する工程の前に、
前記リードフレームの外周部にリング状の絶縁体を設ける工程と、
複数の前記リードが互いに電気的に接続されず、かつ前記外周部の前記複数のリードの各々と接続された部分が露出するように、前記外周部をカットする工程と、を有することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記外周部をカットする工程の後に、前記外周部の露出した部分を前記絶縁体の側面及び上面に沿って折り曲げる工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記半導体チップをフリップチップ実装する工程は、前記半導体チップと前記先端部との間に、アンダーフィル材を充填する工程を含むことを特徴とする請求項１から５いずれか一項記載の半導体装置の製造方法。
【請求項７】
前記半導体チップをフリップチップ実装する工程は、片面に熱可塑テープが貼り付けられた前記半導体チップを、前記熱可塑テープが貼り付けられた面が前記先端部と対向するように、前記先端部にフリップチップ実装する工程であることを特徴とする請求項１から５いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記先端部を接続する工程は、前記接続手段として半田を用いて前記先端部を接続する工程であることを特徴とする請求項１から７いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体パッケージキャリアに関し、特に積層可能な半導体装置の製造方法及び半導体パッケージキャリアに関する。
【背景技術】
【０００２】
半導体装置には、高機能化及び小型化が要求されている。それを実現するために用いられているのが、薄型でかつ積層可能な半導体パッケージである。
【０００３】
特許文献１には、リードフレームが半導体チップの側面に沿って折り曲げられ、かつリードフレームの端面が封止樹脂から露出している半導体装置が開示されている。
【０００４】
特許文献２には、インナーリード部とアウターリード部とを別々に製造した後、両者を接合させるリードフレームの製造方法が開示されている。
【０００５】
特許文献３には、アウターリードが半導体パッケージから露出しており、かつ露出部分が半導体パッケージの表面と同一の平面を構成している半導体装置が開示されている。
【特許文献１】特開２００１−１９６５０４号公報
【特許文献２】特開平６−１９６６０６号公報
【特許文献３】特開平７−３００４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の技術では、半導体パッケージの小型化に伴い、電気的な試験に用いる端子のピッチが狭まり、プローブのコストが上昇するという課題があった。また、半導体パッケージが薄型化することにより強度が低下することで、工程における搬送等で半導体パッケージにダメージが加わり、半導体装置の信頼性が低下する可能性があった。
【０００７】
半導体パッケージの強度を向上させるため、樹脂で封止された半導体パッケージをバックグラインド処理により薄型化する技術がある。しかし、パッケージ状態でのバックグラインド処理は、工程の処理効率が悪いため、コストアップの原因となる可能性があった。
【０００８】
本発明は、上記課題に鑑み、薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる半導体装置の製造方法、及び半導体パッケージキャリアを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、リードフレームのリードに、接続手段を用いて先端部を電気的に接続する工程と、前記先端部に半導体チップをフリップチップ実装する工程と、前記リードを介して前記半導体チップの電気的な試験を行う工程と、前記接続手段を取り外すことで、前記先端部と前記半導体チップとからなる半導体パッケージを前記リードから分離する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、半導体装置の薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる。
【００１０】
上記構成において、前記半導体パッケージを分離する工程の後に、複数の前記分離された半導体パッケージを前記先端部同士が接触するように積層し、前記接続手段を用いて前記接触する先端部を電気的に接続する工程を有する構成とすることができる。この構成によれば、電気的な試験により良品とされた半導体パッケージのみを積層することができるため、歩留まりが向上し、半導体装置のコストダウンを図ることができる。
【００１１】
上記構成において、前記先端部を接続する工程は、前記リードフレームの外周部から前記外周部に囲まれた領域に延在するリードに前記先端部を接続する工程とすることができる。
【００１２】
上記構成において、前記半導体チップをフリップチップ実装する工程の前に、前記リードフレームの外周部にリング状の絶縁体を設ける工程と、複数の前記リードが互いに電気的に接続されず、かつ前記外周部の前記複数のリードの各々と接続された部分が露出するように、前記外周部をカットする工程と、を有する構成とすることができる。この構成によれば、絶縁体に支持されるように試験用の端子を形成できるため、半導体パッケージが薄型化した場合でもダメージの発生を防止することができる。
【００１３】
上記構成において、前記外周部をカットする工程の後に、前記外周部の露出した部分を前記絶縁体の側面及び上面に沿って折り曲げる工程を含む構成とすることができる。この構成によれば、絶縁体に支持されるように試験用の端子を形成できるため、半導体パッケージが薄型化した場合でもダメージの発生を防止することができる。
【００１４】
上記構成において、前記半導体チップをフリップチップ実装する工程は、前記半導体チップと前記先端部との間に、アンダーフィル材を充填する工程を含む構成とすることができる。この構成によれば、半導体チップと先端部との接合強度を強化することができる。
【００１５】
上記構成において、前記半導体チップをフリップチップ実装する工程は、片面に熱可塑テープが貼り付けられた前記半導体チップを、前記熱可塑テープが貼り付けられた面が前記先端部と対向するように、前記先端部にフリップチップ実装する工程とすることができる。この構成によれば、半導体チップと先端部との接合強度を強化することができる。また、半導体パッケージを積層した際に、半導体パッケージ間の接着性を向上させることができる。
【００１６】
上記構成において、前記先端部を接続する工程は、前記接続手段として半田を用いて前記先端部を接続する工程とすることができる。この構成によれば、半田を溶解させることで機械的応力をかけることなく半導体パッケージの分離をすることができるため、半導体装置へのダメージの発生を防止することができる。
【００１７】
本発明は、リードフレームと、前記リードフレームの複数のリードの各々に接続された先端部と、前記先端部にフリップチップ実装された半導体チップと、を具備する半導体パッケージキャリアであって、前記複数のリードは互いに電気的に接続されていないことを特徴とする半導体パッケージキャリアである。本発明によれば、半導体パッケージキャリアの薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる。
【００１８】
上記構成において、前記リードの上面及び下面には互い違いに凹部が設けられている構成とすることができる。この構成によれば、リードを加熱した際の熱膨張を凹部により吸収することができる。
【発明の効果】
【００１９】
本発明によれば、薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる半導体装置の製造方法、及び半導体パッケージキャリアを提供することを目的とする。
【発明を実施するための最良の形態】
【００２０】
図面を用いて、本発明の実施例について説明する。
【実施例１】
【００２１】
図１は、本発明に係る半導体パッケージの製造方法を示すフローチャートである。以下、図１の工程に沿って、上面図と断面図とを参照し、半導体パッケージの製造方法について説明する。
【００２２】
図２（ａ）はステップＳ１０のリードフレームの準備工程を示す上面図であり、図２（ｂ）はＡ−Ａ１に沿った断面図である。図２（ａ）に示すように、例えばＣｕ等の金属で形成されているリードフレーム２は、外周部４と、外周部４から外周部４に囲まれた領域に延在するリード６と、タイバー部８とからなる。外周部４とタイバー部８とは、複数のリード６を連結している。また、四隅には位置決めに用いるガイドホール３が設けられている。図２（ｂ）に示すように、リード６の上面及び下面には、例えばハーフエッチング等により形成された凹部１２が設けられている。図２（ａ）及び図２（ｂ）に示すように、リード６を補強するためにテープ１０が、リード６の下面に設けられている。
【００２３】
図３（ａ）はステップＳ１１の先端部接続工程を示す上面図であり、図３（ｂ）はＡ−Ａ１に沿った断面図である。図３（ａ）及び図３（ｂ）に示すように、例えば半田からなる接続手段１４を用いて、リード６に先端部１６を電気的に接続する。
【００２４】
図４（ａ）はステップＳ１２の絶縁体形成工程を示す上面図であり、図４（ｂ）はＡ−Ａ１に沿った断面図である。図４（ａ）及び図４（ｂ）に示すように、リードフレーム２の外周部４に、例えばエポキシ等からなるリング状の絶縁体を設ける。図４（ｂ）に示すように、絶縁体のうち、リードフレーム２の上面に設けられたものを絶縁体１８ａ、下面に設けられたものを絶縁体１８ｂとする。
【００２５】
図５（ａ）はステップＳ１３のカット工程、及びステップＳ１４のリードフォーミング工程を示す上面図であり、図５（ｂ）はＡ−Ａ１に沿った断面図である。図５（ａ）に示すように、複数のリード６が互いに電気的に接続されず、かつ外周部４のうち、複数のリード６の各々と接続された部分が露出するように、リードフレーム２の外周部４及びタイバー部８の領域９をカットする。図５（ａ）及び図５（ｂ）に示すように、カットされた外周部４を絶縁体１８ａの側面及び上面に沿って折り曲げ、試験用の端子２０を形成する。すなわち、複数の端子２０は互いに接続されておらず、かつ各々が複数のリード６の各々と接続されている。
【００２６】
図６（ａ）はステップＳ１５のフリップチップ実装工程を示す上面図であり、図６（ｂ）はＡ−Ａ１に沿った断面図、図６（ｃ）は図６（ｂ）中の点線で囲った領域の拡大図である。図６（ａ）、図６（ｂ）及び図６（ｃ）に示すように、先端部１６に例えばシリコンからなる半導体チップ２２を、例えばＡｕ等の金属からなるバンプ２４を用いてフリップチップ実装する。さらに、先端部１６と半導体チップ２２との接合強度を向上させるため、例えば接着剤等からなるアンダーフィル材２６を先端部１６と半導体チップ２２との間に充填する。先端部１６と半導体チップ２２とは、バンプ２４以外にも、例えば異方性導電性フィルムを用いて接合してもよい。
【００２７】
以上の工程により、先端部１６及び半導体チップ２２からなる半導体パッケージ２８が形成され、また半導体パッケージ２８と端子２０とを具備する半導体パッケージキャリア１００が形成される。
【００２８】
ステップＳ１６の試験工程において、端子２０にプローブを接触させることで、リード６及び先端部１６を介して半導体チップ２２の電気的な試験を行う。
【００２９】
図７（ａ）及び図７（ｂ）はステップＳ１７の分離工程を示す断面図である。図７（ａ）に示すように、ヒーター３０を用いて、リード６と先端部１６とを接続している接続手段１４を加熱し溶解させる。図７（ｂ）に示すように、吸着ヘッド３２を用いて半導体チップ２２を吸着することで、半導体パッケージ２８をリード６から分離する。
【００３０】
図８はステップＳ１８の積層工程を示す断面図である。図８に示すように、ボンディングヘッド３４を用いて半導体パッケージ２８を上から加圧し、複数の半導体パッケージ２８を、先端部１６同士が接触するように積層する。さらに、ボンディングヘッド３４で先端部１６に残存した接続手段１４を加熱し溶解させ、接触する先端部１６を電気的に接続する。図８においては、複数の半導体パッケージ２８が、例えばガラスエポキシ等の絶縁体からなる有機基板３６に積層されている。半導体パッケージ２８と有機基板３６とは接続手段１４により接続されている。
【００３１】
図９は実施例１に係る半導体装置２００を示す断面図である。図９に示すように、有機基板３６上に複数の半導体パッケージ２８が積層され、例えばエポキシ等からなる樹脂４０により封止されている。有機基板３６の下面にはパッド３７が設けられ、パッド３７には外部接続端子として例えば半田バンプ３８が配置されている。半田バンプ３８は、パッド３７、接続手段１４及び先端部１６を介して、半導体チップ２２と接続されている。
【００３２】
実施例１によれば、図５（ａ）及び図５（ｂ）に示すように、図１におけるステップＳ１４のリードフォーミング工程において、リードフレーム２の外周部６により試験用の端子２０が形成される。端子２０は絶縁体１８ａ及び１８ｂにより支持されているため、薄型化した半導体パッケージ２８を用いる場合でも、ステップＳ１６の試験工程におけるプローブを端子２０との接触や、工程における搬送等において半導体パッケージキャリア１００にかかる荷重を、絶縁体１８ａ及び１８ｂで受けることができる。このため、半導体パッケージ２８へのダメージの発生を防止することができる。結果的に、実施例１によれば、半導体装置２００及び半導体パッケージキャリア１００の薄型化が可能で、かつダメージの発生を防止することができる。また、半導体パッケージ２８の薄型化のためにバックグラインド処理を行う必要がないため、半導体装置及び半導体パッケージキャリアのコストダウンが可能となる。
【００３３】
半導体チップ２２の配線パターンのピッチに比べてリードフレーム２のリード６のピッチは大きくすることができる。すなわち、半導体チップ２２の小型化に伴い、半導体チップ２２の配線パターンや先端部１６間のピッチが狭まった場合でも、端子２０間のピッチは広く確保することができる。従って、試験用のプローブとして、従来から用いられているものを使用することができ、コストダウンが可能となる。
【００３４】
図７（ａ）及び図７（ｂ）に示すように、接続手段１４として半田を用いているため、接続手段１４を溶解させることで機械的応力をかけることなく半導体パッケージ２８の分離が可能である。このため、薄型化した半導体パッケージを用いる場合でもダメージの発生を防止でき、歩留まりを向上させることができる。接続手段１４には、例えば導電性ペースト等を用いることもできるが、上述の理由から半田であることが好ましい。
【００３５】
図８に示すように、積層された半導体パッケージ２８間の電気的な接続に、先端部１６に残存した接続手段１４を使用できるため、材料が節約できコストダウンが可能となる。また、ステップＳ１６の試験工程において不良の半導体パッケージ２８は取り除かれ、良品のみを使用することができる。このため、歩留まりを向上させることができ、結果的に半導体装置のコストダウンが可能となる。
【００３６】
図６（ａ）及び図６（ｂ）に示すように、半導体パッケージキャリア１００においては、半導体チップ２２が露出しており、複数の層が重なった構造とはなっていない。このため、ステップＳ１７の分離工程やステップＳ１８の積層工程において、半導体パッケージ２８を加熱した場合でも反りの発生を抑制することができる。
【００３７】
リード６の上面及び下面には凹部１２が設けられていなくてもよい。しかし、ステップＳ１１の先端部接続工程においてリード６は加熱され、図３（ｂ）の左右方向へ膨張する。この熱膨張を吸収することができるため、凹部１２が形成されていることが好ましい。
【００３８】
ステップＳ１３のカット工程、及びステップＳ１４のリードフォーミング工程は、ステップＳ１６の試験工程の前に行えばよい。しかし、半導体チップ２２へのダメージ発生を防止するためには、ステップＳ１５のフリップチップ実装工程前に行うことが好ましい。
【実施例２】
【００３９】
実施例２は、ステップＳ１４のリードフォーミング工程を行わない例である。実施例１と同様の工程については説明を省略する。
【００４０】
図１０（ａ）は実施例２におけるステップＳ１３のカット工程を示す上面図であり、図１０（ｂ）はＡ−Ａ１に沿った断面図である。図１０（ａ）及び図１０（ｂ）に示すように、リードフレーム２の上面に設けられる絶縁体１８ａの幅が、リードフレーム２の下面に設けられる絶縁体１８ｂの幅よりも狭く、かつ絶縁体１８ｂがリードフレーム２の端まで達している。このため、リードフォーミング工程を行うことなく、カット工程後の外周部が絶縁体１８ｂに支持された端子２０として機能することとなる。実施例２によれば、実施例１と比較して工程を簡略化することができるため、コストダウンを図ることができる。
【実施例３】
【００４１】
実施例３は、熱可塑テープ４２が片面に貼り付けられた半導体チップ２２を使用する例である。
【００４２】
図１１（ａ）は実施例３に係る半導体パッケージキャリア１１０示す上面図であり、図１１（ｂ）はＡ−Ａ１に沿った断面図である。図１のステップＳ１５のフリップチップ実装工程において、アンダーフィル材２６を使用せず、半導体チップ２２の熱可塑テープ４２が貼り付けられた面が先端部１６と対向するように、フリップチップ実装する。熱可塑テープ４２として、例えば異方性導電フィルムが使用される。
【００４３】
実施例３によれば、熱可塑テープ４２が半導体チップ２２の上面と先端部１６の上面とに貼り付けられているため、先端部１６と半導体チップ２２との接合強度が向上する。また、半導体パッケージ２８を積層した際には、熱可塑テープ４２が貼り付けられた面を下に向けることで、半導体パッケージ２８と有機基板３６との接着性、及び半導体パッケージ２８同士の接着性を向上させることができる。
【実施例４】
【００４４】
実施例４は、半導体パッケージ２８の別の積層例である。
【００４５】
図１２は実施例４に係る半導体装置２１０を示す断面図である。図１２に示すように、複数の半導体パッケージ２８が、先端部１６同士が接触するように積層され、さらにリード端子４４と接続されている。リード端子４４の一部が露出するように、樹脂４０により封止する。接続手段１４は、先端部１６間の接続、及び先端部１６とリード端子４４との接続に用いられる。
【００４６】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４７】
【図１】図１は実施例１に係る半導体装置の製造方法を示すフローチャートである。
【図２】図２（ａ）はステップＳ１０を示す上面図であり、図２（ｂ）はＡ−Ａ１に沿った断面図である。
【図３】図３（ａ）はステップＳ１１を示す上面図であり、図３（ｂ）はＡ−Ａ１に沿った断面図である。
【図４】図４（ａ）はステップＳ１２を示す上面図であり、図４（ｂ）はＡ−Ａ１に沿った断面図である。
【図５】図５（ａ）はステップＳ１３及びＳ１４を示す上面図であり、図５（ｂ）はＡ−Ａ１に沿った断面図である。
【図６】図６（ａ）はステップＳ１５を示す上面図であり、図６（ｂ）はＡ−Ａ１に沿った断面図、図６（ｃ）は図６（ｂ）中の点線で囲った領域の拡大図である。
【図７】図７（ａ）及び図７（ｂ）はステップＳ１７を示す断面図である。
【図８】図８はステップＳ１８を示す断面図である。
【図９】図９は実施例１に係る半導体装置２００を示す断面図である。
【図１０】図１０（ａ）は実施例２に係る半導体装置の製造方法におけるステップＳ１３を示す上面図であり、図１０（ｂ）はＡ−Ａ１に沿った断面図である。
【図１１】図１１（ａ）は実施例３に係る半導体パッケージキャリア１１０を示す上面図であり、図１１（ｂ）はＡ−Ａ１に沿った断面図である。
【図１２】図１２は実施例４に係る半導体装置２１０を示す断面図である。
【符号の説明】
【００４８】
リードフレーム              ２
外周部                      ４
リード                      ６
半田                        １４
先端部                      １６
絶縁体                      １８ａ、１８ｂ
端子                        ２０
半導体チップ                ２２
半導体パッケージ            ２８
半導体パッケージキャリア    １００、１１０
半導体装置                  ２００、２１０
【図１】
0005215032.tif 000002
【図２】
0005215032.tif 000003
【図３】
0005215032.tif 000004
【図４】
0005215032.tif 000005
【図５】
0005215032.tif 000006
【図６】
0005215032.tif 000007
【図７】
0005215032.tif 000008
【図８】
0005215032.tif 000009
【図９】
0005215032.tif 000010
【図１０】
0005215032.tif 000011
【図１１】
0005215032.tif 000012
【図１２】
0005215032.tif 000013