(57)【特許請求の範囲】
【請求項１】
窒化物系半導体を含む活性層を備える半導体層と、
前記半導体層が導電性接着層を介して接着される導電性基板と、
前記半導体層の前記導電性基板と対向する一面上に設けられたオーミック電極と、
前記オーミック電極と前記導電性接着層との間に設けられ、前記オーミック電極を覆う第１絶縁膜と、
前記第１絶縁膜を貫通し、前記オーミック電極と前記導電性基板とを電気的に接続するための接続用電極と、を備え、
前記オーミック電極は、前記接続用電極が接続されない複数のストライプ部及び前記複数のストライプ部を連結する連結部と、前記接続用電極が接続される接続部とを有し、前記複数のストライプ部の間には開口部が形成され、前記開口部から前記半導体層の一面の一部が露出しており、
前記第１絶縁膜は、前記オーミック電極から露出する前記半導体層の一面上を覆って設けられ、
前記第１絶縁膜によって前記オーミック電極とは絶縁された反射膜が、前記オーミック電極と前記導電性接着層との間に設けられており、
前記反射膜と前記導電性接着層との間に、前記反射膜を前記導電性接着層及び前記接続用電極から絶縁する第２絶縁膜が形成され、
前記反射膜は、前記接続用電極及び前記第２絶縁膜が形成された領域以外の前記第１絶縁膜の全面を覆うように形成されており、
前記活性層で発光される光は、前記半導体層の前記反射膜と対向する面とは反対側の面から外部に取出されることを特徴とする半導体素子。
【請求項２】
前記反射膜は、Ａｇ膜からなることを特徴とする請求項１記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層が導電性基板に接着された半導体素子に関する。
【背景技術】
【０００２】
現在、高価なＧａＮ基板ではなく、安価なサファイア基板に窒化物系半導体層等を含む第１導電型半導体層、活性層、第２導電型半導体層を順次成長させることによって製造される半導体素子が知られている。このようにサファイア基板上に半導体層を成長させた場合、サファイア基板が絶縁性のため、サファイア基板の裏面に第１導電型半導体層と電気的に接続される電極を形成することができない。従って、第１導電型半導体層の一部が露出するように第２導電型半導体層及び活性層をエッチング等によって部分的に除去した後、露出した第１導電型半導体層上に電極を作製している。このように電極を形成した場合、第１導電型半導体層及び第２導電型半導体層に形成される電極が同じ向きの面上に形成されるので、光出力を向上させるためには、電極が形成された面を下面として、電極が形成されていない面から光を照射するように構成されるフリップチップ方式が採用されている。
【０００３】
しかしながら、このようなフリップチップ方式では、この半導体発光素子を発光装置として組み立てる際に、同じ向きの面に両電極が形成されているため、正確に半導体発光素子を配置しなければ両電極が短絡する等の問題が生じるので、組立歩留まりの低下といった問題があった。また、サファイア基板は熱伝導性が低いため、半導体発光素子に大電流を流した際に発熱する熱を充分に逃がすことができず、半導体発光素子が劣化しやすいといった問題があった。
【０００４】
そこで、サファイア基板等の絶縁性の安価な基板に成長させた半導体層を導電性基板に貼りかえることによって作製される半導体素子及びその製造方法が知られている。
【０００５】
例えば、特許文献１に記載の半導体素子の製造方法では、サファイア基板に窒化物系半導体層を含む半導体層を成長させた後、半導体層の一方の全面に渡ってオーミック電極を形成する。次に、導電性接着層を介して、熱伝導性の高いｐ型ＧａＡｓ等からなる導電性基板をオーミック電極上に接着した後、サファイア基板を分離する。そして、導電性基板の露出している面と、サファイア基板が分離されて露出した半導体層の面にそれぞれｐ側電極及びｎ側電極を形成することによって、ｐ側電極とｎ側電極が対向する面に形成された半導体素子を作製している。このように特許文献１の半導体素子では、対向する面に両電極を設けることによって、組み立てる際のアライメントを簡単化することができるので、組立歩留まりを向上させることができた。また、熱伝導性の高い導電性基板上に半導体層を接着することによって、放熱性を高め、電圧印加時の熱等による半導体発光素子の劣化を抑制することができた。
【特許文献１】特開平９−８４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の半導体素子では、駆動時間の増大に伴い動作電圧が次第に大きくなるという課題があった。
【０００７】
本発明は、斯かる課題に鑑み創案されたものであり、動作電圧の増加を抑制することのできる半導体素子を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明に係る半導体素子は、窒化物系半導体を含む活性層を備える半導体層と、前記半導体層が導電性接着層を介して接着される導電性基板と、前記半導体層の前記導電性基板と対向する一面上に設けられたオーミック電極と、前記オーミック電極と前記導電性接着層との間に設けられ、前記オーミック電極を覆う絶縁膜と、前記絶縁膜を貫通し、前記オーミック電極と前記導電性基板とを電気的に接続するための接続用電極と、を備え前記オーミック電極は、前記半導体層の一面の一部を露出して設けられており、前記絶縁膜は、前記オーミック電極から露出する前記半導体層の一面上を覆って設けられていることを特徴とする。
【０００９】
また、前記絶縁膜によって前記オーミック電極とは絶縁された反射膜が、前記オーミック電極と前記導電性接着層との間に設けられており、前記活性層で発光される光は、前記半導体層の前記反射膜と対向する面とは反対側の面から外部に取出されることを特徴とする。
【００１０】
また、前記絶縁膜は、前記活性層で発光される光を反射可能な誘電体多層膜を有しており、前記活性層で発光される光は、前記半導体層の前記絶縁膜と対向する面とは反対側の面から外部に取出されることを特徴とする。
【発明の効果】
【００１１】
本発明では、オーミック電極が半導体層を一部露出するように設けられているので、従来に比べ半導体層とオーミック電極との接触面積を低減することができる。このため、駆動のための通電により生じる、オーミック電極材料のマイグレーションの影響を抑制することができる。また、半導体層を導電性接着層によって導電性基板に接着する際の熱によって生じる、半導体層とオーミック電極との間の接触界面の特性劣化を抑制することができる。これらの結果、本発明によれば駆動時間の増大に伴う動作電圧の増大を抑制することができる。
【００１２】
また、オーミック電極を熱伝導性の低い絶縁膜により覆うことによって、導電性接着層を介して導電性基板に半導体層を接着する際に、導電性接着層からオーミック電極へと伝導される熱を抑制することができる。これによって、より熱による半導体層とオーミック電極との界面での劣化を抑制することができる。
【００１３】
また、反射膜をオーミック電極とは電気的に絶縁することによって、電流が反射膜に流れることを抑制することができる。従って、通電に伴う反射膜材料のマイグレーションの影響を低減できるので、反射膜の面積を半導体層の面積と同程度の広い面積に設けることができる。このため、動作電圧の増大を抑制しながら外部に取出される光の量を増大することができる。また、絶縁膜を、活性層で発光される光を反射可能な誘電体多層膜構造とすることによっても、反射膜材料のマイグレーションの影響を低減できるので、同様の効果を奏する。
【発明を実施するための最良の形態】
【００１４】
（第１参考形態）
以下、本発明による第１参考形態の半導体素子（発光ダイオード）について、図面を参照して説明する。図１は、第１参考形態による半導体素子の断面図である。図２は、図１のＩＩ−ＩＩ線に沿った平面図である。
【００１５】
図１に示すように、半導体素子１は、導電性基板（請求項の基板に相当）２上に、導電性接着層３を介して、ｐ側接続用電極４、絶縁膜５、ｐ側オーミック電極６、ｐ型コンタクト層７、ｐ型クラッド層８、ｐ型キャップ層９、活性層１０、ｎ型クラッド層１１、ｎ型コンタクト層１２、ｎ側電極１３が順に積層されている。
【００１６】
ｐ型コンタクト層７〜ｎ型コンタクト層１２の積層構造から本参考形態の半導体層が構成される。尚、半導体層の構成はかかる構造に限定されるものではなく、ｐ型層と、窒化物系半導体を有する活性層と、ｎ型層とを有するものであれば良い。例えばｐ型コンタクト層とｐ型クラッド層は、コンタクト層及びクラッド層の両方の機能を備えた単層構造であっても良いし、或いは３層以上の層構造としても良い。また、ｎ型コンタクト層とｎ型クラッド層は、コンタクト層及びクラッド層の両方の機能を備えた単層構造であっても良いし、或いは３層以上の層構造としても良い。また、ｐ型キャップ層を備えないものであっても良い。
【００１７】
また、導電性基板２の裏面には必要に応じて通電用の電極を設けてもよい。
【００１８】
導電性基板２は、導電性を有するＧｅ基板からなる。尚、導電性基板２は、Ｇｅ基板に限定されるものではなく、ＧａＰ、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｒＢ２、Ｃｕ−Ｗ、Ｆｅ−Ｎｉ等からなる導電性の基板を適用することができる。
【００１９】
導電性接着層３は、Ａｕ−Ｓｎからなり、各層４〜１２を導電性基板２に接着するためのものであると共に、ｐ側接続用電極４と導電性基板２とを電気的に接続するためのものである。尚、導電性接着層３には、Ａｕ−Ｇｅ、Ｓｎ、Ｉｎ及びＰｂ−Ｓｎ等の材料を適用することができる。
【００２０】
ｐ側接続用電極４は、後述するｐ側オーミック電極６の接続部６ｃと電気的に接続されるように形成されている。ｐ側接続用電極４は、例えば、導電性基板２側から、約２０００ｎｍの厚みのＡｕ層、約１５０ｎｍの厚みのＰｄ層及び約３０ｎｍの厚みのＴｉ層が順に積層されて構成されているが、この構造に限るものではない。
【００２１】
絶縁膜５は、ｐ側オーミック電極６を覆うように形成されると共に、ｐ側オーミック電極６の接続部６ｃに対応する位置にはｐ側接続用電極４が埋設される電極用開口部５ａが形成されている。絶縁膜５は、約３８０ｎｍのＳｉＯ２膜からなる。尚、絶縁膜５を構成する材料としては、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＺｒＯ２、Ｎｂ２Ｏ５、ＨｆＯ２等の酸化物やＳｉＮ等の窒化物も適用することができる。
【００２２】
ｐ側オーミック電極６には、導電性基板２側から、約１０ｎｍの厚みのＴｉ層、約１００ｎｍの厚みのＡｕ層及び約２０ｎｍのＰｄ層が順に積層されている。尚、ｐ側オーミック電極６を構成する金属材料は特に限定されるものではないが、光吸収の少ない金属を適用することが望ましい。また、ｐ型コンタクト層７と接する部分には、ｐ型コンタクト層７との間のオーミック特性が良好な金属を適用することが好ましい。
【００２３】
ここで、図２に示すように、ｐ側オーミック電極６は、複数のストライプ部６ａと、各ストライプ部６ａを連結する連結部６ｂと、ｐ側接続用電極４が接続される接続部６ｃとを有する。ストライプ部６ａは、約２μｍの幅を有し、約６μｍの間隔で周期的に配列され、各ストライプ部６ａの間には開口部６ｄが形成され、ｐ型コンタクト層７が露出している。接続部６ｃは、１辺の長さが約１００μｍの矩形状に形成されている。また、絶縁膜５は、ｐ側オーミック電極６から露出するｐ型コンタクト層７上にも形成されている。
【００２４】
ｐ型コンタクト層７は、Ｍｇ等のｐ型の不純物がドープされたｐ型ＧａＮ層からなる。ｐ型クラッド層８及びｐ型キャップ層９は、Ｍｇ等のｐ型の不純物がドープされたｐ型ＡｌＧａＮ層からなる。
【００２５】
活性層１０は、ＩｎＧａＮ層からなる井戸層及び障壁層を含むＭＱＷ構造（多重量子井戸構造）を有する。
【００２６】
ｎ型クラッド層１１は、Ｓｉ等のｎ型の不純物がドープされたｎ型ＡｌＧａＮ層からなる。ｎ型コンタクト層１２は、Ｓｉ等のｎ型の不純物がドープされたｎ型ＧａＮ層からなる。
【００２７】
ｎ側電極１３は、複数又は単数の金属層、又は、透明導電酸化物層によって構成されている。ｎ側電極１３は、外部へ照射される光の進行を妨げないように配置することが望ましい。ｎ側電極１３を金属層によって構成する場合には、光を透過できる程度に薄くしても良い。また、ｎ側電極１３上には、金線を接続するためのパッド電極（図示略）を形成することが望ましい。
【００２８】
この半導体素子１では、ｎ側電極１３及び導電性基板２に電圧が印加されると、ｎ型半導体層１１、１２を介して電子が活性層１０に注入されると共に、開口部６ｄが形成されたｐ側オーミック電極６及びｐ型半導体層７〜９等を介してホールが活性層１０に注入される。そして、活性層１０に注入された電子及びホールが結合することによって光が発光され、ｎ型コンタクト層１２側から光が放射される。
【００２９】
次に、上述した半導体素子の製造方法について、図面を参照して説明する。図３〜図１０は、半導体素子の各製造工程における断面図である。
【００３０】
まず、図３に示すように、サファイア基板からなる成長基板２１のＣ（０００１）面上にＡｌＧａＮ若しくはＧａＮからなるバッファ層２２を成長させた後、そのバッファ層２２上にアンドープのＧａＮ層２３を形成する。尚、サファイア基板の代わりに窒化物系半導体を成長可能な基板を成長基板２１として適用することができる。例えば、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＭｇＯ、ＺｎＯ、スピネル及びＧａＮ等からなる基板を成長基板２１として適用することができる。次に、ＧａＮ層２３上にｎ型コンタクト層１２、ｎ型クラッド層１１、活性層１０、ｐ型キャップ層９、ｐ型クラッド層８、ｐ型コンタクト層７を順次成長させる。その後、熱処理や電子線処理等によって、アクセプタを活性化してｐ型半導体層７〜９のｐ型化を行う。
【００３１】
次に、図４に示すように、ｐ型コンタクト層７上に電子ビーム蒸着法及びリソグラフィ技術を用いて、Ｐｄ層、Ａｕ層及びＴｉ層を順次積層した後、パターニングすることによって、ストライプ部６ａ、連結部６ｂ、接続部６ｃ及び開口部６ｄを有するｐ側オーミック電極６を形成する。
【００３２】
次に、図５に示すように、電子ビーム蒸着法又はスパッタ法によってＳｉＯ２膜からなる絶縁膜５を成膜した後、リソグラフィ技術及びエッチング技術を用いて、ｐ側接続用電極４に対応する部分を除去して電極用開口部５ａを形成する。
【００３３】
次に、図６に示すように、電子ビーム蒸着法又は抵抗加熱蒸着法、及び、リソグラフィ技術を用いて、Ｔｉ層、Ｐｄ層、Ａｕ層が順次積層されたｐ側接続用電極４を、ｐ側オーミック電極６の接続部６ｃと電気的に接続されるように形成する。
【００３４】
次に、図７に示すように、加熱された導電性接着層３を介して、Ｇｅからなる導電性基板２をｐ側接続用電極４及び絶縁膜５上に接着する。
【００３５】
次に、図８に示すように、レーザリフトオフ法を用いて、成長基板２１を剥離する。尚、研磨法、ドライエッチング及びウェットエッチング等の技術を用いて成長基板２１を剥離してもよい。また、サファイア基板からなる成長基板２１の代わりにＳｉ及びＧａＡｓからなる成長基板を用いた場合には、ウェットエッチングによって当該成長基板を剥離することが望ましい。
【００３６】
次に、図９に示すように、バッファ層２２及びＧａＮ層２３を除去してｎ型コンタクト層１２を露出させた後、ｎ型コンタクト層１２の所定の領域にｎ側電極１３を形成する。尚、光の取り出し効率を向上させるために、ｎ側電極１３が形成されるｎ型コンタクト層１２の領域の面上に凹凸を形成する等の微細加工を行った後、ｎ側電極１３を形成してもよい。この微細加工は、ｎ型コンタクト層１２上に形成されたＳｉＯ２やＳｉＮ等に行ってもよい。
【００３７】
最後に、図１０に示すように、ダイシングブレード等によって素子分離を行い、半導体素子１が完成する。尚、活性層１０等の半導体層７〜１２のダメージを抑制するために、導電性基板２の分離される領域を部分的に選択エッチングした後、ダイシングブレードで素子分離を行ってもよい。
【００３８】
ここで本発明の発明者が行った動作電圧に関する実験について説明する。この実験では、比較用の半導体素子として、上述のｐ側オーミック電極が絶縁膜とｐ型コンタクト層との間に全面に渡って形成された以外は同じ構成からなるものを用いた。そして、本発明による半導体素子１及び比較用の半導体素子に電流を流した際の動作電圧を測定した。図１１に、実験によって得られた本発明の半導体素子１及び比較用の半導体素子の電流−電圧特性を示す。尚、図１１において、実線が本発明の半導体素子１の実験結果を示し、点線が比較用の半導体素子の実験結果を示す。
【００３９】
図１１に示すように、同じ電流で比較すると、本発明による半導体素子１の動作電圧が、比較用の半導体素子の動作電圧よりも低いことがわかる。例えば、約２０ｍＡの電流を流した状態では、本発明による半導体素子１の動作電圧が約３．６５Ｖだったのに対し、比較用の半導体素子の動作電圧は、本発明による半導体素子１の動作電圧よりも約０．１８Ｖ大きい約３．８３Ｖとなった。この結果、本発明の半導体素子１は、ｐ側オーミック電極６に開口部６ｄを形成することによって、比較用の半導体素子よりも動作電圧を低減できることがわかる。
【００４０】
上述したように、本発明に係る半導体素子１は、ｐ側オーミック電極６を開口部６ｄには形成せず、この部分でｐ型コンタクト層７を露出させることによって、ｐ側オーミック電極６とｐ型コンタクト層７との接触面積を減少させている。これにより通電時に生じるｐ側オーミック電極材料のマイグレーションの影響を低減できる。また、導電性接着層３を介して導電性基板２を接着する工程における熱や、成長基板２１を剥離する際に照射されるレーザ光が成長基板２１及び半導体層７〜１２を透過してｐ側オーミック電極６に達することにより発生する熱により生じる、ｐ側オーミック電極６とｐ型コンタクト層７との接触界面の界面特性劣化の影響を低減できる。これらの結果、本参考形態によれば半導体素子１の動作電圧の増加を抑制できたとものと考えられる。
【００４１】
また、ｐ側オーミック電極６を熱伝導性が低い絶縁膜５によって覆うことにより、導電性基板２を接着する際に、導電性接着層３からｐ側オーミック電極６に伝導される熱を抑制することができるので、ｐ側オーミック電極６とｐ型コンタクト層７との間の接触界面の劣化をより抑制することができる。
【００４２】
（第２実施形態）
次に、ｐ側オーミック電極と導電性接着層との間に反射膜を設けた第２実施形態による半導体素子（ＬＥＤ素子）について、図面を参照して説明する。図１２は、第２実施形態による半導体素子の断面構造を示す図である。尚、第１参考形態と同様の構成については同じ符号を付けて説明を省略する。
【００４３】
図１２に示すように、第２実施形態による半導体素子１Ａは、第１参考形態と比べて更に、反射膜３１と、絶縁膜３２とを備えている。
【００４４】
反射膜３１は、絶縁膜５と絶縁膜３２との間であって、ｐ側接続用電極４及び絶縁膜３２が形成された領域以外の絶縁膜５の全面を覆うように形成されている。反射膜３１は、約２００ｎｍの厚みのＡｇ膜からなる。尚、反射膜３１の材料としては、他の反射率の高い材料を適用することができ、例えば、Ａｌ及びＲｈ、若しくは、Ａｇ、Ａｌ及びＲｈを含む合金を適用することができる。絶縁膜３２は、反射膜３１をｐ側接続用電極４、導電性接着層３及びｐ側オーミック電極６から絶縁するためのものである。絶縁膜３２は、例えば、約４００ｎｍの厚みのＳｉＯ２膜からなり、ｐ側接続用電極４に対応する位置に電極用開口部３２ａが形成されている。
【００４５】
次に、上述した第２実施形態による半導体素子の製造方法について、図面を参照して説明する。図１３及び図１４は、半導体素子の各製造工程における断面図である。
【００４６】
まず、図１３に示すように、第１参考形態と同様の工程によって、成長基板２１上にバッファ層２２〜絶縁膜５までを順次形成する。その後、絶縁膜５上に電子ビーム蒸着法及びリソグラフィ技術を用いて、反射膜３１を形成する。
【００４７】
次に、図１４に示すように、電子ビーム蒸着法若しくはスパッタ法によってＳｉＯ２膜を形成した後、リソグラフィ技術を用いて電極用開口部３２ａをパターニングして、絶縁膜３２を形成する。
【００４８】
その後、第１参考形態と同様の工程によって、ｐ側接続用電極４を形成し、導電性基板２を接着した後、素子分離を行うことによって半導体素子１Ａが完成する。
【００４９】
次に、第２実施形態による半導体素子１Ａの動作電圧特性及び光出力特性について測定した実験結果について説明する。尚、本実験では、第２実施形態の半導体素子１Ａと、第１参考形態の半導体素子１及び上述した第１参考形態における比較用の半導体素子とを比較した。
【００５０】
まず、動作電圧特性の実験結果について説明すると、約２０ｍＡの電流を流した際の第２実施形態による半導体素子１Ａの動作電圧は、約３．６３Ｖであった。これは、上述した２０ｍＡでの第１参考形態の動作電圧（約３．６５Ｖ）と略同じであり、比較用の半導体素子の動作電圧（約３．８３Ｖ）よりも低いことがわかる。これによって、第２実施形態による半導体素子１Ａにおいても、第１参考形態の半導体素子１と同様に、半導体素子１の動作電圧の増加を抑制できることがわかる。
【００５１】
次に、光出力特性の実験結果について説明すると、約２０ｍＡの電流を流した場合では、第２実施形態による半導体素子１Ａの光出力が約３．５ｍＷとなったのに対し、第１参考形態の半導体素子１の光出力は約２．５ｍＷ、比較用の半導体素子の光出力は約２．８ｍＷとなった。この結果、絶縁膜５及び３２によって絶縁された反射膜３１を形成することによって、第２実施形態による半導体素子１Ａは光出力を増加させることができることがわかる。
【００５２】
これは、第１参考形態による半導体素子１では、ｐ側オーミック電極６によって光が反射されるが、ｐ側オーミック電極６は開口部６ｄが形成され反射される光が少ないために光出力が低下したものと考えられる。また、比較用の半導体素子ではｐ側コンタクト層の全面に渡って形成されたｐ側オーミック電極によって光が反射されるが、ｐ側オーミック電極には電流が流れるので、ｐ側オーミック電極は通電により生じるマイグレーションの影響を受けて劣化する。また、比較用の半導体素子のｐ側オーミック電極はｐ型コンタクト層の全面に渡って形成されているため、導電性基板を接着する際に多くの熱が伝導されるので、ｐ側オーミック電極が劣化する。このためｐ側オーミック電極による反射率が低下して、光出力が低下したためと考えられる。
【００５３】
一方、第２実施形態による半導体素子１Ａでは、反射率は高いが通電により生じるマイグレーションの影響を受けやすいＡｇによって反射膜３１を形成しているが、絶縁膜５及び３２によって反射膜３１を絶縁することによって、通電により生じるマイグレーションによる劣化を防ぐことができる。また、反射膜３１と導電性接着層３との間に熱伝導性の低い絶縁膜３２を形成することによって、加熱された導電性接着層３を接着する際に反射膜３１に伝導される熱を抑制することができるので、反射膜３１の劣化を抑制することができる。これらにより、反射膜３１の反射率を維持することができるので、光出力が向上したものと考えられる。
【００５４】
上述したように第２実施形態による半導体素子１Ａは、ｐ型コンタクト層７上に部分的に形成されたｐ側オーミック電極６を備えているので、第１参考形態による半導体素子１と同様の効果を奏することができると共に、絶縁膜５及び３２によって絶縁された反射膜３１を設けることによって、通電により生じるマイグレーション及び熱による反射膜３１の劣化を防ぐことができるので、反射率を維持することができ、光出力を向上させることができる。
【００５５】
また、反射膜３１をｐ側オーミック電極６とは別に設けることによって、ｐ側オーミック電極６を反射率が高いが通電により生じるマイグレーションの影響を受け易いＡｇ等によって構成する必要がないので、ｐ側オーミック電極６を通電により生じるマイグレーションの影響を受けにくい金属材料によって構成することができる。これによって、ｐ側オーミック電極６の劣化をより抑制することができると共に、ｐ側オーミック電極を通電により生じるマイグレーションの影響を受け易いＡｇ等の金属によって構成した場合に半導体層中に樹枝形状のＡｇ等が形成されることを防ぐことができるので、ｐ型半導体層とｎ型半導体層の短絡を抑制することができる。
【００５６】
以上、上記実施形態及び参考形態を用いて本発明を詳細に説明したが、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲内で変更して実施することができる。即ち、本明細書の記載は、一例であり、本発明を何ら限定的な意味に解釈させるものではない。以下、上記実施形態を一部変更した変更形態について説明する。
【００５７】
（第１変更形態）
例えば、上述の第１参考形態において、絶縁膜５を反射可能な膜として機能するように構成してもよい。尚、このように構成する場合、活性層１０によって発光された光のうち９０％以上の光を絶縁膜５によって反射できるように構成することが望ましい。例えば、活性層１０から発光される光の波長が４０５ｎｍの場合には、ｐ型コンタクト層７側から、６９．８ｎｍのＳｉＯ２膜、及び、４２．９ｎｍのＴｉＯ２膜を５ペア積層させた誘電体多層膜を反射可能な絶縁膜５として適用することができる。尚、誘電体多層膜をＡｌ２Ｏ３、ＺｒＯ２等の他の誘電体層によって構成してもよいし、積層するペアの数を変更してもよい。
【００５８】
第１参考形態ではｐ側オーミック電極６の開口部６ｄに入射された光は反射されないために光出力が低下したが、このように絶縁膜５を反射可能な誘電体多層膜によって構成することにより、ｐ側オーミック電極６の開口部６ｄに入射した光をも誘電体多層膜からなる絶縁膜５によって反射することができるので、光出力を向上させることができる。また、絶縁膜５は通電により生じるマイグレーションの影響を受けることもないので、絶縁膜５の反射率の低下を防ぐことができる。更に、絶縁膜５に反射機能を持たすことによって、別途、反射膜を設ける場合に比べて構成を簡単化及び小型化することができる。
【００５９】
（第２変更形態）
また、上述の第２実施形態において、ｐ側オーミック電極６を活性層によって発光された光の多くを透過可能に構成してもよい。例えば、ｐ側オーミック電極６を、ｐ型コンタクト層７側から、約２ｎｍの厚みのＰｄ層、約４ｎｍの厚みのＡｕ層、約１ｎｍの厚みのＴｉ層によって構成することによって約５０％の光を透過することが可能となる。尚、ｐ側オーミック電極６を、オーミックコンタクトを形成することができ、且つ、光を透過可能な材料、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｒｈ、Ｔｉ、Ａｌ、Ｓｉからなるグループから選択された少なくとも１種の材料によって構成してもよい。
【００６０】
このように構成することによって、ｐ側オーミック電極６によって吸収される光を低減させて、多くの光を透過させることができる。この結果、より多くの光を反射膜３１に到達させて反射させることができるので、光出力を更に向上させることができる。
【００６１】
（その他の変更形態）
また、上述の第１参考形態では、発光ダイオードに本発明を適用した例を示したが、本発明は発光ダイオード以外の半導体発光素子や半導体受光素子等の半導体素子に適用してもよい。
【図面の簡単な説明】
【００６２】
【図１】第１参考形態による半導体素子の断面図である。
【図２】図１のＩＩ−ＩＩ線に沿った平面図である。
【図３】半導体素子の各製造工程における断面図である。
【図４】半導体素子の各製造工程における断面図である。
【図５】半導体素子の各製造工程における断面図である。
【図６】半導体素子の各製造工程における断面図である。
【図７】半導体素子の各製造工程における断面図である。
【図８】半導体素子の各製造工程における断面図である。
【図９】半導体素子の各製造工程における断面図である。
【図１０】半導体素子の各製造工程における断面図である。
【図１１】本発明及び比較用の試料の動作電圧を示す図である。
【図１２】第２実施形態による半導体素子の断面構造を示す図である。
【図１３】半導体素子の各製造工程における断面図である。
【図１４】半導体素子の各製造工程における断面図である。
【符号の説明】
【００６３】
１、１Ａ     半導体素子
２    導電性基板
３    導電性接着層
４    ｐ側接続用電極
５    絶縁膜
６    ｐ側オーミック電極
６ａ  ストライプ部
６ｂ  連結部６ｃ  接続部
６ｄ  開口部
７    ｐ型コンタクト層
８    ｐ型クラッド層
９    ｐ型キャップ層
１０  活性層
１１  ｎ型クラッド層
１２  ｎ型コンタクト層
３１  反射膜
３２  絶縁膜
【図１】
0005153082.tif 000002
【図２】
0005153082.tif 000003
【図３】
0005153082.tif 000004
【図４】
0005153082.tif 000005
【図５】
0005153082.tif 000006
【図６】
0005153082.tif 000007
【図７】
0005153082.tif 000008
【図８】
0005153082.tif 000009
【図９】
0005153082.tif 000010
【図１０】
0005153082.tif 000011
【図１１】
0005153082.tif 000012
【図１２】
0005153082.tif 000013
【図１３】
0005153082.tif 000014
【図１４】
0005153082.tif 000015