(57)【特許請求の範囲】
【請求項１】
積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを備えた配線基板であって、
前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアを設け、
前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアを設け、
前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、
前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
前記金属層に、該金属層を貫通する第１の貫通孔を複数設け、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする配線基板。
【請求項２】
前記金属層の前記薄板状部分及び前記接続部分と前記第１のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第２のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項１記載の配線基板。
【請求項３】
前記第２のビアは、前記第１のビアと対向するように配置させたことを特徴とする請求項１または２記載の配線基板。
【請求項４】
前記金属層の直上に位置する前記絶縁層が前記第１の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項１ないし３のうち、いずれか一項に記載の配線基板。
【請求項５】
前記熱膨張係数緩和部材は、前記金属層と接触するように設けたことを特徴とする請求項１ないし４のうち、いずれか一項記載の配線基板。
【請求項６】
前記熱膨張係数緩和部材に、該熱膨張係数緩和部材を貫通すると共に、前記第１の貫通孔と対向する第２の貫通孔を設けたことを特徴とする請求項１ないし５のうち、いずれか一項記載の配線基板。
【請求項７】
前記金属層及び前記第１のビアの材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金またはＮｉ−Ｆｅ合金を含み、前記第２のビアの材料は、Ｃｕを含むことを特徴とする請求項１ないし６のうち、いずれか一項記載の配線基板。
【請求項８】
前記金属層の厚さが、１０μｍ〜３０μｍであることを特徴とする請求項１ないし７のうち、いずれか一項記載の配線基板。
【請求項９】
前記熱膨張係数緩和部材がＮｉ、Ｃｏ、ＦｅまたはＮｉ−Ｆｅ合金からなることを特徴とする請求項１ないし８のうち、いずれか一項記載の配線基板。
【請求項１０】
積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを有する配線基板と、
前記配線基板上に配設され、前記配線パターンと電気的に接続される半導体チップとを備えた半導体装置であって、
前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアを設け、
前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアを設け、
前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、
前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
前記金属層に、該金属層を貫通する第１の貫通孔を複数設け、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする半導体装置。
【請求項１１】
前記金属層の前記薄板状部分及び前記接続部分と前記第１のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第２のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第２のビアは、前記第１のビアと対向するように配置させたことを特徴とする請求項１０または１１記載の半導体装置。
【請求項１３】
前記金属層の直上に位置する前記絶縁層が前記第１の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項１０ないし１２のうち、いずれか一項記載の半導体装置。
【請求項１４】
前記熱膨張係数緩和部材は、前記金属層と接触するように設けたことを特徴とする請求項１０ないし１３のうち、いずれか一項記載の半導体装置。
【請求項１５】
前記金属層及び前記第１のビアの材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金またはＮｉ−Ｆｅ合金を含み、前記第２のビアの材料は、Ｃｕを含むことを特徴とする請求項１０ないし１４のうち、いずれか一項記載の半導体装置。
【請求項１６】
前記金属層の厚さが、１０μｍ〜３０μｍであることを特徴とする請求項１０ないし１５のうち、いずれか一項記載の半導体装置。
【請求項１７】
前記熱膨張係数緩和部材がＮｉ、Ｃｏ、ＦｅまたはＮｉ−Ｆｅ合金からなることを特徴とする請求項１０ないし１６のうち、いずれか一項記載の半導体装置。
【請求項１８】
積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層と、該金属層の直下に位置する前記絶縁層に設けられ、前記金属層及び金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアと、前記金属層の直上に位置する前記絶縁層に設けられ、前記金属層及び金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアとを備え、前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、
搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けた配線基板の製造方法であって、
支持板上に絶縁層と配線層とを積層する積層工程と、
電解めっき法により前記第１のビア及び金属層を同時に形成する第１のビア及び金属層形成工程と、
前記積層工程後に前記支持板を除去する工程とを含むことを特徴とする配線基板の製造方法。
【請求項１９】
前記金属層の前記薄板状部分及び前記接続部分と前記第１のビアは、
前記金属層の直下に位置する前記絶縁層の上面と、前記金属層の直下に位置する前記絶縁層に設けられた、前記金属層の下方に配置された前記配線パターンを露出させる一の開口部の表面とを覆う一のシード層と、
該一のシード層の上に形成され、前記一の開口部を充填する導電金属とからなり、
前記第２のビアは、
前記金属層の直上に位置する前記絶縁層の上面と、前記金属層の直上に位置する前記絶縁層に設けられた、前記金属層の前記接続部分を露出させる他の開口部の表面とを覆う他のシード層と、
該他のシード層の上に形成され、前記他の開口部を充填する導電金属とからなることを特徴とする請求項１８記載の配線基板の製造方法。
【請求項２０】
前記第１のビア及び金属層形成工程後に、前記第１のビアと対向するように前記第２のビアを形成する第２のビア形成工程をさらに含むことを特徴とする請求項１８または１９記載の配線基板の製造方法。
【請求項２１】
前記金属層を貫通する第１の貫通孔が複数設けられ、前記金属層の直上に位置する前記絶縁層が前記第１の貫通孔内に充填され、前記金属層の直下に位置する前記絶縁層と密着していることを特徴とする請求項１８ないし２０のうち、いずれか一項記載の配線基板の製造方法。
【請求項２２】
前記金属層及び前記第１のビアの材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金またはＮｉ−Ｆｅ合金を含み、前記第２のビアの材料は、Ｃｕを含むことを特徴とする請求項１８ないし２１のうち、いずれか一項記載の配線基板の製造方法。
【請求項２３】
前記金属層の厚さが、１０μｍ〜３０μｍであることを特徴とする請求項１８ないし２２のうち、いずれか一項記載の配線基板の製造方法。
【請求項２４】
前記熱膨張係数緩和部材がＮｉ、Ｃｏ、ＦｅまたはＮｉ−Ｆｅ合金からなることを特徴とする請求項１８ないし２３のうち、いずれか一項記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体装置、及び配線基板の製造方法に係り、特に、積層された絶縁層間に配線基板の強度を補強する金属層を備えた配線基板、半導体装置、及び配線基板の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、配線基板と、配線基板と電気的に接続される半導体チップとを有した構成とされており、マザーボード等の実装基板と電気的に接続される。
【０００３】
近年、電子機器の小型化に伴い、電子機器に搭載される半導体装置の小型化が望まれている。半導体装置の小型化を図ることの可能な配線基板としては、コア基材を構成から除いて薄板化したコアレス基板がある。
【０００４】
しかし、コアレス基板は、コア基材を備えたコア基板と比較して強度が弱く、反りが発生しやすい。このような問題を解決するため、積層された絶縁層間に補強材としての金属層を設けたコアレス基板がある（図１参照）。
【０００５】
図１は、従来のコアレス基板の断面図である。図１において、Ｗ１は開口部２１８の上端の開口径（以下、「開口径Ｗ１」とする）、Ｗ２は開口部２１８の下端の開口径（以下、「開口径Ｗ２」とする）をそれぞれ示している。
【０００６】
図１を参照するに、コアレス基板２００は、絶縁層２０１〜２０４と、パッド２０６と、外部接続端子２０７と、配線２０８，２１４と、ビア２０９，２１２，２１５と、金属層２１１と、接続パッド２１６とを有する。
【０００７】
パッド２０６は、絶縁層２０１の下面側に設けられている。外部接続端子２０７は、パッド２０６に設けられている。外部接続端子２０７は、コアレス基板２００をマザーボード等の実装基板と電気的に接続するための端子である。配線２０８は、絶縁層２０１上に設けられており、ビア２０９と電気的に接続されている。ビア２０９は、パッド２０６と配線２０８との間に位置する絶縁層２０１に設けられており、パッド２０６と配線２０８とを電気的に接続している。
【０００８】
絶縁層２０２は、配線２０８を覆うように絶縁層２０１上に設けられている。金属層２１１は、コアレス基板２００の強度を補強するためのものであり、絶縁層２０２上に設けられている。金属層２１１は、板状とされており、コアレス基板２００の反りを抑制する機能を奏する。金属層２１１は、金属箔（例えば、Ｃｕ箔）を絶縁層２０２上に貼り付けることで形成する。
【０００９】
絶縁層２０３は、金属層２１１を覆うように絶縁層２０２上に設けられている。開口部２１８は、配線２０８上に位置する絶縁層２０２，２０３を貫通するように形成されている。開口部２１８は、配線２０８上を露出している。開口部２１８は、ビア２１２を配設するためのものである。開口部２１８は、レーザ加工により形成される。
【００１０】
ビア２１２は、開口部２１８に設けられている。ビア２１２は、金属層２１１の下方向に配置された配線２０８と、金属層２１１の上方向に配置された配線２１４とを電気的に接続するためのものである。ビア２１２は、電解めっき法により開口部２１８内に導電金属を析出成長させることで形成する。
【００１１】
配線２１４は、絶縁層２０３上に設けられている。配線２１４は、ビア２１２と電気的に接続されている。絶縁層２０４は、配線２１４を覆うように絶縁層２０３上に設けられている。ビア２１５は、配線２１４上に位置する絶縁層２０４に設けられている。ビア２１５は、配線２１４と電気的に接続されている。
【００１２】
接続パッド２１６は、ビア２１５の形成位置に対応する絶縁層２０４上に設けられている。接続パッド２１６は、図示していない半導体チップを接続するためのパッドである（例えば、特許文献１参照。）。
【００１３】
このように、積層された絶縁層２０２，２０３間に金属層２１１を設けることで、コアレス基板２００の反りを抑制することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−７２０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来のコアレス基板２００では、ビア２１２が配設される開口部２１８をレーザ加工により２層の絶縁層２０２，２０３を貫通するように形成する。このため、開口部２１８の深さが深くなり、開口部２１８の下端の開口径Ｗ２が小さくなってしまう。これにより、ビア２１２と配線２０８との間の接触面積が小さくなるため、金属層２１１の下方に配置された配線２０８と、金属層２１１の上方に配置された配線２１４との間の電気的な接続信頼性が低下してしまうという問題があった。
【００１６】
例えば、開口部２１８の下端の開口径Ｗ２を大きくするための１つの手段として、開口部２１８の上端の開口径Ｗ１を大きくすることが考えられるが、この場合、配線２１４のサイズも大きくする必要があるため、コアレス基板２００が大型化して、半導体装置を小型化することができない。
【００１７】
そこで本発明は、上述した問題点に鑑みなされたものであり、本発明の目的は、配線基板の反りを抑制すると共に、電気的な接続信頼性を向上させることのできる配線基板、半導体装置、及び配線基板の製造方法を提供することである。
【課題を解決するための手段】
【００１８】
本発明の一観点によれば、積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを備えた配線基板であって、前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアを設け、前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアを設け、前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、前記金属層に、該金属層を貫通する第１の貫通孔を複数設け、搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする配線基板が提供される。
【００１９】
本発明によれば、金属層の直下に位置する絶縁層に、金属層と接触すると共に、金属層の下方に配置された配線パターンと電気的に接続される第１のビアを設け、金属層の直上に位置する絶縁層に、金属層と接触すると共に、金属層の上方に配置された配線パターンと電気的に接続される第２のビアを設けたことにより、深さの浅い第１及び第２のビアを介して、金属層の上方に配置された配線パターンと、金属層の下方に配置された配線パターンとが電気的に接続される。これにより、配線パターン及び金属層と第１及び第２のビアとの間の接触面積を十分に確保することが可能となるため、金属層の上方に配置された配線パターンと、金属層の下方に配置された配線パターンとの間の電気的な接続信頼性を向上させることができる。
【００２０】
本発明の他の観点によれば、積層された絶縁層と、該積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層とを有する配線基板と、前記配線基板上に配設され、前記配線パターンと電気的に接続される半導体チップとを備えた半導体装置であって、前記金属層の直下に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアを設け、前記金属層の直上に位置する前記絶縁層に、前記金属層と接触すると共に、前記金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアを設け、前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、前記金属層に、該金属層を貫通する第１の貫通孔を複数設け、搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けたことを特徴とする半導体装置が提供される。
【００２１】
本発明によれば、金属層の直下に位置する絶縁層に、金属層と接触すると共に、金属層の下方に配置された配線パターンと電気的に接続される第１のビアを設け、金属層の直上に位置する絶縁層に、金属層と接触すると共に、金属層の上方に配置された配線パターンと電気的に接続される第２のビアを設けたことにより、深さの浅い第１及び第２のビアを介して、金属層の上方に配置された配線パターンと、金属層の下方に配置された配線パターンとが電気的に接続される。これにより、配線パターン及び金属層と第１及び第２のビアとの間の接触面積を十分に確保することが可能となるため、金属層の上方に配置された配線パターンと、金属層の下方に配置された配線パターンとの間の電気的な接続信頼性を向上させることができる。
【００２２】
本発明のその他の観点によれば、積層された絶縁層に設けられた配線パターンと、前記積層された絶縁層間に設けられた補強用の金属層と、該金属層の直下に位置する前記絶縁層に設けられ、前記金属層及び金属層の下方に配置された前記配線パターンと電気的に接続される第１のビアと、前記金属層の直上に位置する前記絶縁層に設けられ、前記金属層及び金属層の上方に配置された前記配線パターンと電気的に接続される第２のビアとを備え、前記金属層が、薄板状部分と、該薄板状部分と電気的に分離された前記第１のビア及び前記第２のビアとの接続部分とからなり、前記第１のビアと前記接続部分とが、同一の導電金属で一体に形成されており、搭載される半導体チップと対向する前記絶縁層部分に、前記半導体チップと熱膨張係数が略等しい熱膨張係数緩和部材を設けた配線基板の製造方法であって、支持板上に絶縁層と配線層とを積層する積層工程と、電解めっき法により前記第１のビア及び金属層を同時に形成する第１のビア及び金属層形成工程と、前記積層工程後に前記支持板を除去する工程とを含むことを特徴とする配線基板の製造方法が提供される。
【００２３】
本発明によれば、電解めっき法を用いて、第１のビア及び金属層を同時に形成することにより、製造工程を簡略化して、配線基板の製造コストを低減することができる。
【発明の効果】
【００２４】
本発明によれば、配線基板の反りを抑制すると共に、電気的な接続信頼性を向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】従来のコアレス基板の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。
【図１９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。
【図２０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１８）である。
【図２１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１９）である。
【図２２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２０）である。
【図２３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２１）である。
【図２４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２２）である。
【図２５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２３）である。
【図２６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２４）である。
【図２７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２５）である。
【図２８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２６）である。
【図２９】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図３０】図２９に示した領域Ａに対応する金属層の平面図である。
【図３１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図３２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図３３】図３１に示した領域Ｄに対応するレジスト膜の平面図である。
【図３４】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図３５】本発明の第４の実施の形態に係る半導体装置の断面図である。
【図３６】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図３７】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図３８】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図３９】本発明の第５の実施の形態に係る半導体装置の断面図である。
【図４０】本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図４１】本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図４２】本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図４３】図４１に示す構造体をＦ視した図である。
【図４４】本発明の第６の実施の形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【００２６】
次に、図面に基づいて本発明の実施の形態について説明する。
【００２７】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００２８】
図２を参照して、本発明の第１の実施の形態に係る半導体装置１０について説明する。半導体装置１０は、配線基板１１と、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６とを有する。
【００２９】
配線基板１１は、絶縁層１８，２６，３２，３８と、パッド１９と、保護膜２０，４９と、配線パターン２１と、補強用の金属層２７と、第１のビア２８と、第２のビア３３と、拡散防止膜５１とを有する。
【００３０】
絶縁層１８，２６，３２，３８は、絶縁層１８、絶縁層２６、絶縁層３２、絶縁層３８の順に積層されている。絶縁層１８，２６，３２，３８としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。また、絶縁層１８，２６，３２，３８の厚さは、例えば、それぞれ３０μｍ〜５０μｍとすることができる。
【００３１】
パッド１９は、絶縁層１８から露出された状態で、絶縁層１８の下面１８Ｂ側に設けられている。絶縁層１８から露出されたパッド１９の面１９Ａは、絶縁層１８の下面１８Ｂと略面一とされている。パッド１９は、外部接続端子１２及びビア２２と電気的に接続されている。パッド１９としては、絶縁層１８からＮｉ層、Ｐｄ層、Ａｕ層を順次積層したＮｉ／Ｐｄ／Ａｕ積層膜を用いることができる。
【００３２】
保護膜２０は、パッド１９を露出した状態で、絶縁層１８の下面１８Ｂを覆うように設けられている。保護膜２０としては、例えば、ソルダーレジストを用いることができる。保護膜２０の厚さは、例えば、２０μｍとすることができる。
【００３３】
配線パターン２１は、金属層２７の上方及び下方に配置されている。配線パターン２１は、ビア２２，３９，４１と、配線２４，３５，３６，４３，４６とを有する。
【００３４】
ビア２２は、パッド１９上に位置する絶縁層１８を貫通するように設けられている。ビア２２は、パッド１９及び配線２４と電気的に接続されている。配線２４は、絶縁層１８の上面１８Ａに設けられている。配線２４は、ビア２２及び第１のビア２８と電気的に接続されている。ビア２２及び配線２４は、金属層２７の下方に配置された配線パターン２１である。
【００３５】
配線３５は、絶縁層３２上に設けられている。配線３５は、第２のビア３３及びビア３９と電気的に接続されている。配線３６は、配線３５の形成位置よりも内側に位置する絶縁層３２上に設けられている。配線３６は、第２のビア３３及びビア４１と電気的に接続されている。ビア３９は、配線３５上に位置する絶縁層３８を貫通するように設けられている。ビア３９は配線３５，４３と電気的に接続されている。
【００３６】
ビア４１は、配線３６上に位置する絶縁層３８を貫通するように設けられている。ビア４１は、配線３６，４６と電気的に接続されている。配線４３は、接続部４４を有しており、絶縁層３８上に設けられている。接続部４４は、ワイヤ６３を電気的に接続するためのものである。配線４３は、ビア３９及びワイヤ６３と電気的に接続されている。
【００３７】
配線４６は、接続部４７を有しており、絶縁層３８上に設けられている。接続部４７は、第１の半導体チップ１４をフリップチップ接続するためのものである。配線４６は、第１の半導体チップ１４及びビア４１と電気的に接続されている。配線３５，３６，４３，４６及びビア３９，４１は、金属層２７の上方に配置された配線パターン２１である。
【００３８】
上記構成とされた配線パターン２１の材料としては、導電金属を用いることができ、導電金属としては、例えば、Ｃｕを用いることができる。配線２４，３５，３６，４３，４６の厚さは、例えば、２０μｍとすることができる。
【００３９】
補強用の金属層２７は、薄板状とされており、積層された絶縁層１８，２６，３２，３８の略中間に位置する絶縁層２６上に設けられている。金属層２７は、配線基板１１の反りを抑制するための層である。金属層２７は、例えば、電解めっき法により形成することができる。金属層２７の材料としては、例えば、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｆｅ合金等を用いることができる。金属層２７の厚さは、例えば、１０μｍ〜３０μｍとすることができる。
【００４０】
第１のビア２８は、配線２４と金属層２７との間に位置する絶縁層２６（金属層２７の直下に位置する絶縁層）を貫通するように設けられている。第１のビア２８は、金属層２７と接触しており、配線２４及び金属層２７と電気的に接続されている。第１のビア２８は、金属層２７の下方に配置された配線パターン２１（具体的には、ビア２２及び配線２４）と金属層２７との間を電気的に接続している。第１のビア２８は、図１（従来例）に示した金属層２１１の下方に配置された配線２０８と、金属層２１１の上方に配置された配線２１４との間を電気的に接続する従来のビア２１２よりも深さの浅いビアである。第１のビア２８の深さは、従来のビア２１２の略半分とされている。第１のビア２８の材料としては、例えば、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｆｅ合金等を用いることができる。第１のビア２８は、レーザ加工により絶縁層２６に開口部（図１３に示す開口部２６Ａ）を形成し、この開口部に導電金属を充填することで形成する。第１のビア２８を構成する導電金属は、例えば、電解めっき法により形成することができる。
【００４１】
第２のビア３３は、金属層２７と配線３５，３６との間に位置する絶縁層３２（金属層２７の直上に位置する絶縁層）を貫通するように設けられている。第２のビア３３は、金属層２７と接触しており、配線３５，３６及び金属層２７と電気的に接続されている。第２のビア３３は、金属層２７の上方に配置された配線パターン２１（具体的には、配線３５，３６，４３，４６及びビア３９，４１）と金属層２７との間を電気的に接続している。また、第２のビア３３は、金属層２７を挟んで、第１のビア２８と対向するように配置されている。
【００４２】
このように、第２のビア３３を第１のビア２８と対向するように配置することにより、金属層２７の下方に配置された配線パターン２１（具体的には、ビア２２及び配線２４）と、金属層２７の上方に配置された配線パターン２１（具体的には、配線３５，３６，４３，４６及びビア３９，４１）との間の接続距離を短くすることができる。
【００４３】
第２のビア３３は、図１（従来例）に示した金属層２１１の下方に配置された配線２０８と、金属層２１１の上方に配置された配線２１４との間を電気的に接続する従来のビア２１２よりも深さの浅いビアである。第２のビア３３の深さは、従来のビア２１２の略半分とされている。第２のビア３３の材料としては、例えば、導電金属を用いることができ、導電金属としては、例えば、Ｃｕを用いることができる。第２のビア３３は、レーザ加工により絶縁層３２に開口部（図１８に示す開口部３２Ａ）を形成し、この開口部に導電金属を充填することで形成する。第２のビア３３を構成する導電金属は、例えば、電解めっき法により形成することができる。
【００４４】
このように、金属層２７の直下に位置する絶縁層２６に、金属層２７と接触すると共に、金属層２７の下方に配置された配線パターン２１（具体的には、ビア２２及び配線２４）と電気的に接続される第１のビア２８を設け、金属層２７の直上に位置する絶縁層３２に、金属層２７と接触すると共に、金属層２７の上方に配置された配線パターン２１（具体的には、配線３５，３６，４３，４６及びビア３９，４１）と電気的に接続される第２のビア３３を設けたことにより、深さの浅い第１及び第２のビア２８，３３を介して、金属層２７の上方に配置された配線パターン２１と、金属層２７の下方に配置された配線パターン２１との間が電気的に接続される。これにより、配線パターン２１及び金属層２７と第１及び第２のビア２８，３３との間の接触面積を十分に確保することが可能となるため、金属層２７の上方に配置された配線パターン２１と、金属層２７の下方に配置された配線パターン２１との間の電気的な接続信頼性を向上させることができる。
【００４５】
また、第２のビア３３を第１のビア２８と対向するように配置することにより、金属層２７の下方に配置された配線パターン２１と、金属層２７の上方に配置された配線パターン２１との間の接続距離を短くすることができる。
【００４６】
保護膜４９は、接続部４４，４７以外の配線４３，４６を覆うように絶縁層３８上に設けられている。保護膜４９としては、例えば、ソルダーレジストを用いることができる。保護膜４９の厚さは、例えば、２０μｍとすることができる。
【００４７】
拡散防止膜５１は、配線４３に含まれるＣｕの拡散を防止すると共に、ワイヤ６３と配線４３との間の接続信頼性を向上させるための膜である。拡散防止膜５１としては、例えば、配線４３上に、Ｎｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層層を用いることができる。
【００４８】
外部接続端子１２は、パッド１９の面１９Ａに設けられている。外部接続端子１２は、半導体装置１０をマザーボード等の実装基板に接続するための端子である。外部接続端子１２としては、例えば、はんだボールを用いることができる。
【００４９】
第１の半導体チップ１４は、配線基板１１上に配設されている。第１の半導体チップ１４は、チップ本体５３と、電極パッド５４と、スタッドバンプ５６とを有する。チップ本体５３は、半導体基板（図示せず）と、半導体素子（図示せず）と、多層配線構造体（図示せず）とを有する。半導体基板（図示せず）は、チップ本体の上面５３Ａ側に設けられている。半導体基板（図示せず）としては、例えば、Ｓｉ基板やＧａ−Ａｓ基板等を用いることができる。半導体素子（図示せず）は、トランジスタ等の素子であり、半導体基板（図示せず）に設けられている。
【００５０】
電極パッド５４は、チップ本体５３の下面５３Ｂ側に設けられている。電極パッド５４は、多層配線構造体（図示せず）を介して、半導体素子（図示せず）と電気的に接続されている。
【００５１】
スタッドバンプ５６は、電極パッド５４に設けられている。スタッドバンプ５６は、はんだ５７を介して、配線４６の接続部４７と電気的に接続されている。これにより、第１の半導体チップ１４は、配線パターン２１と電気的に接続される。スタッドバンプ５６は、第１の半導体チップ１４を接続部４７にフリップチップ接続するためのものである。スタッドバンプ５６としては、例えば、Ａｕスタッドバンプを用いることができる。
【００５２】
第１の半導体チップ１４と配線基板１１との間には、アンダーフィル樹脂５８が充填されている。アンダーフィル樹脂５８は、第１の半導体チップ１４と配線基板１１との間の接合強度を向上させるための樹脂である。
【００５３】
第２の半導体チップ１５は、接着材６２により第１の半導体チップ１４上に接着されている。第２の半導体チップ１５は、第１の半導体チップ１４よりも外形の小さい半導体チップであり、チップ本体５９と、電極パッド６１とを有する。チップ本体５９は、半導体基板（図示せず）と、半導体素子（図示せず）と、多層配線構造体（図示せず）とを有する。半導体基板（図示せず）は、チップ本体５９の下面５９Ｂ側に設けられている。半導体基板（図示せず）としては、例えば、Ｓｉ基板やＧａ−Ａｓ基板等を用いることができる。半導体素子（図示せず）は、トランジスタ等の素子であり、半導体基板（図示せず）に設けられている。
【００５４】
電極パッド６１は、チップ本体５９の上面５９Ａ側に設けられている。電極パッド６１は、多層配線構造体（図示せず）を介して、半導体素子（図示せず）と電気的に接続されている。また、電極パッド６１は、ワイヤ６３を介して、配線パターン２１と電気的に接続（ワイヤボンディング接続）されている。
【００５５】
ワイヤ６３は、一方の端部が電極パッド６１と接続されており、他方の端部が拡散防止膜５１と電気的に接続されている。封止樹脂１６は、配線基板１１上に設けられており、第１及び第２の半導体チップ１４，１５とワイヤ６３とを封止している。封止樹脂１６としては、例えば、エポキシ系樹脂を用いることができる。
【００５６】
本実施の形態の半導体装置によれば、金属層２７の直下に位置する絶縁層２６に、金属層２７と接触すると共に、金属層２７の下方に配置された配線パターン２１（具体的には、ビア２２及び配線２４）と電気的に接続される第１のビア２８を設け、金属層２７の直上に位置する絶縁層３２に、金属層２７と接触すると共に、金属層２７の上方に配置された配線パターン２１（具体的には、配線３５，３６，４３，４６及びビア３９，４１）と電気的に接続される第２のビア３３を設けたことにより、深さの浅い第１及び第２のビア２８，３３を介して、金属層２７の上方に配置された配線パターン２１と、金属層２７の下方に配置された配線パターン２１との間が電気的に接続される。これにより、配線パターン２１及び金属層２７と第１及び第２のビア２８，３３との間の接触面積を十分に確保することが可能となるため、金属層２７の上方に配置された配線パターン２１と、金属層２７の下方に配置された配線パターン２１との間の電気的な接続信頼性を向上させることができる。
【００５７】
また、第２のビア３３を第１のビア２８と対向するように配置することにより、金属層２７の下方に配置された配線パターン２１と、金属層２７の上方に配置された配線パターン２１との間の接続距離を短くすることができる。
【００５８】
図３〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図２８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図３〜図２７において、Ｅは半導体装置１０が形成される領域（以下、「半導体装置形成領域Ｅ」とする）を示している。
【００５９】
図３〜図２８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。なお、図３〜図２８では、支持板７１上に複数の半導体装置１０を製造する場合を例に挙げて説明する。
【００６０】
始めに、図３に示す工程では、導電金属からなる支持板７１上に開口部２０Ａを有した保護膜２０を形成する。支持板７１は、複数の半導体装置１０を製造可能な支持板である。支持板７１としては、例えば、Ｃｕ等の金属板または金属箔を用いることができる。開口部２０Ａは、パッド１９の形成位置に対応している。保護膜２０は、例えば、印刷法により形成することができる。保護膜２０としては、例えば、ソルダーレジストを用いることができる。また、保護膜２０の厚さは、例えば、２０μｍとすることができる。
【００６１】
具体的には、例えば、印刷法により、Ｃｕ板上にソルダーレジストを塗布し、その後、開口部２０Ａの形成位置に対応するソルダーレジストを露光、現像することで、保護膜２０を形成する。
【００６２】
次いで、図４に示す工程では、開口部２０Ａにパッド１９の高さ方向の位置を調整するための導電金属７２を形成する。導電金属７２としては、例えば、Ｃｕを用いることができる。具体的には、支持板７１を給電層とする電解めっき法により、開口部２０Ａに導電金属７２を析出成長させる。
【００６３】
次いで、図５に示すように、導電金属７２上にパッド１９を形成する。パッド１９としては、例えば、導電金属７２上にＡｕ層、Ｐｄ層、Ｎｉ層を順次積層したＮｉ／Ｐｄ／Ａｕ積層膜を用いることができる。具体的には、電解めっき法により、導電金属７２上にＡｕ層、Ｐｄ層、Ｎｉ層を順次積層して、パッド１９を形成する。
【００６４】
次いで、図６に示す工程では、パッド１９及び保護膜２０を覆うように絶縁層１８を形成する。絶縁層１８は、例えば、印刷法や樹脂フィルムの積層により形成することができる。
絶縁層１８としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。保護膜２０上における絶縁層１８の厚さは、例えば、３０μｍ〜５０μｍとすることができる。
【００６５】
次いで、図７に示す工程では、レーザ加工により、絶縁層１８にパッド１９上を露出する開口部１８Ｃを形成する。次いで、図８に示す工程では、開口部１８Ｃと絶縁層１８の上面１８Ａとを覆うようにシード層７４を形成する。シード層７４は、無電解めっき法、スパッタ法、真空蒸着法等により形成できる。シード層７４の材料としては、例えば、ＣｕやＮｉ等を用いることができる。
【００６６】
次いで、図９に示す工程では、図８に示した構造体上に、シード層７４を露出する開口部７５Ａを有したレジスト膜７５を形成する。開口部７５Ａは、配線２４の形状及び形成位置に対応している。
【００６７】
次いで、図１０に示す工程では、シード層７４を給電層とする電解めっき法により、レジスト膜７５の開口部７５Ａに露出されたシード層７４上に導電金属７７を形成する。これにより、開口部１８Ｃにはシード層７４及び導電金属７７からなるビア２２が形成され、絶縁層１８上にはシード層７４及び導電金属７７からなる配線２４が形成される。
【００６８】
なお、この段階において、複数の配線２４は、絶縁層１８上に形成されたシード層７４により隣り合う配線２４と電気的に接続されている。導電金属７７としては、例えば、Ｃｕを用いることができる。また、配線２４の厚さは、例えば、２０μｍとすることができる。
【００６９】
次いで、図１１に示す工程では、レジスト膜７５を除去する。次いで、図１２に示す工程では、導電金属７７に覆われていない不要なシード層７４をエッチングにより除去する。これにより、複数の配線２４は、隣り合う他の配線２４と電気的に分離される。
【００７０】
次いで、図１３に示す工程では、図１２に示した構造体上に、配線２４の上面を露出する開口部２６Ａを有した絶縁層２６を形成する。開口部２６Ａは、第１のビア２８の形状及び形成位置に対応している。絶縁層２６は、例えば、印刷法や樹脂フィルムの積層により形成することができる。絶縁層２６としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。絶縁層１８上における絶縁層２６の厚さは、例えば、３０μｍ〜５０μｍとすることができる。
【００７１】
次いで、図１４に示す工程では、開口部２６Ａと絶縁層２６の上面とを覆うようにシード層７９を形成する。シード層７９は、無電解めっき法、スパッタ法、真空蒸着法等により形成できる。シード層７９の材料としては、例えば、Ｃｕ、Ｎｉ等を用いることができる。
【００７２】
次いで、図１５に示す工程では、図１４に示した構造体上に、シード層７９を露出する開口部８０Ａを有したレジスト膜８０を形成する。開口部８０Ａは、金属層２７の形状及び形成位置に対応している。
【００７３】
次いで、図１６に示す工程では、シード層７９を給電層とする電解めっき法により、レジスト膜８０の開口部８０Ａに露出されたシード層７９上に導電金属８２を形成する（第１のビア及び金属層形成工程）。これにより、シード層７９及び導電金属８２からなる第１のビア２８と、シード層７９及び導電金属８２からなる金属層２７とが同時に形成される。導電金属８２としては、例えば、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｆｅ合金等を用いることができる。また、金属層２７の厚さは、例えば、１０μｍ〜３０μｍとすることができる。
【００７４】
このように、電解めっき法により、第１のビア２８と金属層２７とを同時に形成することで、製造工程が簡略化されるので、半導体装置１０及び配線基板１１の製造コストを低減することができる。
【００７５】
また、電解めっき法により金属層２７を形成することで、金属層２７の厚さが所望の厚さとなるように容易に調整することができる。
【００７６】
次いで、図１７に示す工程では、レジスト膜８０を除去し、その後、導電金属８２に覆われていない不要なシード層７９を除去する。これにより、第１及び第２のビア２８，３３と接触する金属層２７部分は、他の金属層２７部分と電気的に分離される。
【００７７】
次いで、図１８に示す工程では、先に説明した図６及び図７の工程と同様な手法により、図１７に示した構造体上に、金属層２７を露出する開口部３２Ａを有した絶縁層３２を形成する。開口部３２Ａは、第２のビア３３を配設するためのものであり、第２のビア３３の形状及び形成位置に対応している。開口部３２Ａは、例えば、レーザ加工を用いて、第１のビア２８と対向するように形成する。
【００７８】
このように、第２のビア３３が配設される開口部３２Ａを第１のビア２８と対向するように形成することにより、開口部３２Ａを形成する際、レーザが金属層２７を貫通した場合でも、第１のビア２８内で開口部３２Ａの底面及び側壁をストップさせることが可能となる。これにより、第１のビア２８と第２のビア３３との間の電気的な接続が確保され、配線基板１１の歩留まりを向上させることができる。
【００７９】
絶縁層３２は、例えば、印刷法や樹脂フィルムの積層により形成することができる。絶縁層３２としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。絶縁層２６上における絶縁層３２の厚さは、例えば、３０μｍ〜５０μｍとすることができる。
【００８０】
続いて、先に説明した図８〜図１２の工程と同様な手法により、シード層８３及び導電金属８４からなる第２のビア３３と、シード層８３及び導電金属８４からなる配線３５，３６とを同時に形成する（第２のビア形成工程）。シード層８３の材料としては、例えば、Ｃｕ、Ｎｉ等を用いることができる。導電金属８４としては、例えば、Ｃｕを用いることができる。また、配線３５，３６の厚さは、例えば、２０μｍとすることができる。
【００８１】
次いで、図１９に示す工程では、先に説明した図６及び図７の工程と同様な手法により、図１８に示した構造体上に開口部３８Ａ，３８Ｂを有した絶縁層３８を形成する。開口部３８Ａは、ビア３９の形状及び形成位置に対応しており、ビア３９を配設するためのものである。開口部３８Ａは、配線３５の上面を露出するように形成する。開口部３８Ｂは、ビア４１の形状及び形成位置に対応しており、ビア４１を配設するためのものである。開口部３８Ｂは、配線３６の上面を露出するように形成する。絶縁層３８は、例えば、印刷法や樹脂フィルムの積層によりにより形成することができる。絶縁層３８としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。絶縁層３２上の絶縁層３８の厚さは、例えば、３０μｍ〜５０μｍとすることができる。
【００８２】
続いて、先に説明した図８〜図１２の工程と同様な手法により、シード層８６及び導電金属８７からなるビア３９，４１と、シード層８６及び導電金属８７からなる配線４３，４６とを同時に形成する。シード層８６の材料としては、例えば、Ｃｕ、Ｎｉ等を用いることができる。また、導電金属８７としては、例えば、Ｃｕを用いることができる。配線４３，４６の厚さは、例えば、２０μｍとすることができる。
【００８３】
次いで、図２０に示す工程では、絶縁層３８上に、接続部４４，４７以外の配線４３，４６部分を覆うように保護膜４９を形成する。保護膜４９は、例えば、印刷法により形成することができる。保護膜４９としては、例えば、ソルダーレジストを用いることができる。保護膜４９の厚さは、例えば、２０μｍとすることができる。次いで、図２１に示す工程では、図２０に示した構造体上に接続部４４のみを露出する開口部８９Ａを有したレジスト膜８９を形成する。
【００８４】
次いで、図２２に示す工程では、配線４３を給電層とする電解めっき法により、接続部４４上に拡散防止膜５１を形成する。拡散防止膜５１としては、例えば、接続部４４上に、Ｎｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層膜を用いることができる。
【００８５】
次いで、図２３に示す工程では、レジスト膜８９を除去する。次いで、図２４に示す工程では、エッチングにより、支持板７１及び導電金属７２を除去する。これにより、配線基板１１が製造される。
【００８６】
次いで、図２５に示す工程では、接続部４７上にはんだ５７を塗布し、はんだ５７を溶融させた後、スタッドバンプ５６を接続部４７に接触させてスタッドバンプ５６と接続部４７とを接続する。これにより、第１の半導体チップ１４は、配線基板１１とフリップチップ接続される。続いて、第１の半導体チップ１４と配線基板１１との間にアンダーフィル樹脂５８を充填する。
【００８７】
次いで、図２６に示す工程では、接着材６２により、第１の半導体チップ１４上に第２の半導体チップ１５を接着する。続いて、電極パッド６１と拡散防止膜５１との間を電気的に接続するワイヤ６３を形成する。これにより、第２の半導体チップ１５は、配線基板１１に対してワイヤボンディング接続される。
【００８８】
次いで、図２７に示す工程では、図２６に示した構造体上に、第１及び第２の半導体チップ１４，１５とワイヤ６３とを封止するように封止樹脂１６を形成する。封止樹脂１６は、例えば、トランスファーモールド法により形成することができる。封止樹脂１６としては、例えば、エポキシ系樹脂を用いることができる。
【００８９】
次いで、図２８に示す工程では、パッド１９に外部接続端子１２を形成し、その後、ダイシングにより、半導体装置形成領域Ｅの外形位置（図２７参照）に対応する封止樹脂１６及び絶縁層１８，２６，３２，３８を切断して、複数の半導体装置１０を製造する。
【００９０】
本実施の形態の製造方法によれば、電解めっき法を用いて、第１のビア２８と金属層２７とを同時に形成することにより、製造工程を簡略化して、半導体装置１０及び配線基板１１の製造コストを低減することができる。
【００９１】
また、第２のビア３３が配設される開口部３２Ａを第１のビア２８と対向するように形成することにより、レーザが金属層２７を貫通した場合でも、第１のビア２８内で開口部３２Ａの底面及び側壁をストップさせることが可能となるため、第１のビア２８と第２のビア３３との間の電気的な接続が確保され、配線基板１１の歩留まりを向上させることができる。
【００９２】
なお、支持板７１及び導電金属７２の除去は、配線基板１１上に第１及び第２の半導体チップ１４，１５を実装して封止樹脂１６を形成した後に行なってもよい。
【００９３】
（第２の実施の形態）
図２９は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００９４】
図２９を参照して、本発明の第２の実施の形態に係る半導体装置９５について説明する。半導体装置９５は、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６と、金属層９７を備えた配線基板９６とを有する。半導体装置９５は、第１の実施の形態の半導体装置１０に設けられた金属層２７の代わりに金属層９７を設けた以外は半導体装置１０と同様に構成される。
【００９５】
図３０は、図２９に示した領域Ａに対応する金属層の平面図である。
【００９６】
図２９及び図３０を参照するに、金属層９７は、絶縁層２６上に設けられている。金属層９７は、複数の貫通孔９７Ａ（第１の貫通孔）を有した以外は、第１の実施の形態で説明した金属層２７と同様に構成される。複数の貫通孔９７Ａは、金属層９７の全面に亘って形成されている。複数の貫通孔９７Ａは、例えば、千鳥状、或いは、格子状に配置することができる。図３０では、複数の貫通孔９７Ａを千鳥状に配置した場合を図示している。貫通孔９７Ａは、例えば、円柱、四角柱等の形状とすることができる。貫通孔９７Ａの形状が円柱の場合、貫通孔９７Ａの直径は、例えば、３０μｍ〜３００μｍとすることができる。
【００９７】
本実施の形態の半導体装置によれば、金属層２７の代わりに複数の貫通孔９７Ａを有した金属層９７を絶縁層２６上に設けることにより、複数の貫通孔９７Ａ内を絶縁層３２で充填して、絶縁層２６と絶縁層３２との接触面積を増加させて、絶縁層２６，３２間の密着性を向上させることができる。
【００９８】
また、複数の貫通孔９７Ａは、製造時に絶縁層１８，２６，３２，３８から発生するガスを放出するためのガス抜き孔として利用することができる。
【００９９】
図３１及び図３２は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図３３は、図３１に示した領域Ｄに対応するレジスト膜の平面図である。図３１〜図３３において、第２の実施の形態の半導体装置９５と同一構成部分には同一符号を付す。
【０１００】
図３１〜図３３を参照して、本発明の第２の実施の形態に係る半導体装置９５の製造方法について説明する。
【０１０１】
始めに、先に説明した図３〜図１４に示した工程と同様な手法により、図１４に示した構造体を形成する。次いで、図３１に示す工程では、図１４に示した構造体上に、第１及び第２のパターン９９Ａ，９９Ｂを有するレジストパターン９９を形成する（図３３参照）。第１のパターン９９Ａは、金属層９７の外形位置に対応するパターンである。第２のパターン９９Ｂは、貫通孔９７Ａの形状及び形成位置に対応するパターンである。
【０１０２】
次いで、図３２に示す工程では、シード層７９を給電層とする電解めっき法により、レジストパターン９９から露出されたシード層７９上に導電金属８２を形成する。これにより、シード層７９及び導電金属８２からなる第１のビア２８と、シード層７９及び導電金属８２からなる金属層９７とが同時に形成される。金属層９７の厚さは、例えば、１０μｍ〜３０μｍとすることができる。
【０１０３】
その後、先に説明した図１７〜図２８の工程と同様な処理を行って、半導体装置９５を製造する。
【０１０４】
本実施の形態の製造方法によれば、電解めっき法により、第１のビア２８と金属層９７とを同時に形成することで、製造工程が簡略化されるので、半導体装置９５及び配線基板９６の製造コストを低減することができる。また、電解めっき法により金属層２７を形成することで、金属層９７が所望の厚さとなるように容易に調整することができる。
【０１０５】
（第３の実施の形態）
図３４は、本発明の第３の実施の形態に係る半導体装置の断面図である。図３４において、Ｂは配線基板１０６の第１及び第２の半導体チップ１４，１５が実装される領域（以下、「実装領域Ｂ」とする）を示している。また、図３４において、第２の実施の形態の半導体装置９５と同一構成部分には同一符号を付す。
【０１０６】
図３４を参照して、本発明の第３の実施の形態に係る半導体装置１０５について説明する。半導体装置１０５は、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６と、金属層１０７を備えた配線基板１０６とを有する。半導体装置１０５は、第２の実施の形態の半導体装置９５に設けられた金属層９７の代わりに金属層１０７を設けた以外は半導体装置９５と同様に構成される。金属層１０７は、第１及び第２の半導体チップ１４，１５の実装領域Ｂよりも外側に位置する金属層１０７にのみ複数の貫通孔９７Ａを設けた以外は、金属層９７と同様に構成される。
【０１０７】
本実施の形態の半導体装置によれば、第１及び第２の半導体チップ１４，１５の実装領域Ｂよりも外側に位置する金属層１０７に複数の貫通孔９７Ａを設けることにより、配線基板１０６の剛性を確保した状態で、絶縁層２６，３２間の密着性を向上させることができる。
【０１０８】
また、配線基板１０６の剛性が確保されることにより、配線基板１０６に第１及び第２の半導体チップ１４，１５を精度良く実装することができる。
【０１０９】
なお、本実施の形態の半導体装置１０５は、第２の実施の形態の半導体装置９５と同様な手法により製造することができる。
【０１１０】
（第４の実施の形態）
図３５は、本発明の第４の実施の形態に係る半導体装置の断面図である。図３５において、Ｃは金属層２７の第１及び第２の半導体チップ１４，１５と対向する領域（以下、「対向領域Ｃ」とする）を示している。また、図３５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【０１１１】
図３５を参照して、本発明の第４の実施の形態に係る半導体装置１１０について説明する。半導体装置１１０は、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６と、金属層２７及び熱膨張係数緩和部材１１２を備えた配線基板１１１とを有する。半導体装置１１０は、第１の実施の形態の半導体装置１０の構成にさらに熱膨張係数緩和部材１１２を設けた以外は、半導体装置１０と同様に構成される。
【０１１２】
熱膨張係数緩和部材１１２は、第１及び第２の半導体チップ１４，１５と対向する金属層２７の対向領域Ｃ上に設けられている。熱膨張係数緩和部材１１２は、第１及び第２の半導体チップ１４，１５の半導体基板（図示せず）と略等しい熱膨張係数を有する部材である。金属層２７の材料がＣｕの場合、熱膨張係数緩和部材１１２の材料としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ、Ｎｉ−Ｆｅ等を用いることができる。また、熱膨張係数緩和部材１１２の厚さは、例えば、１０μｍ〜２０μｍとすることができる。
【０１１３】
本実施の形態の半導体装置によれば、第１及び第２の半導体チップ１４，１５と対向する金属層２７の対向領域Ｃ上に、第１及び第２の半導体チップ１４，１５の半導体基板（図示せず）と略等しい熱膨張係数を有する熱膨張係数緩和部材１１２を設けることにより、第１及び第２の半導体チップ１４，１５と配線基板１１１との間の熱膨張係数の差が小さくなるため、半導体装置１１０の反りを抑制できる。さらに、第１及び第２の半導体チップ１４，１５の破損を防止することができる。
【０１１４】
図３６〜図３８は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す図である。図３６〜図３８において、第４の実施の形態で説明した半導体装置１１０と同一構成部分には同一符号を付す。
【０１１５】
図３６〜図３８を参照して、本発明の第４の実施の形態に係る半導体装置１１０の製造方法について説明する。
【０１１６】
始めに、先に説明した図３〜図１７に示した工程と同様な手法により、図１７に示す構造体を形成する。次いで、図３６に示す工程では、図１７に示した構造体上に、金属層２７の対向領域Ｃを露出する開口部１１４Ａを有したレジスト膜１１４を形成する。
【０１１７】
次いで、図３７に示す工程では、金属層２７を給電層とする電解めっき法により、金属層２７の対向領域Ｃ上に熱膨張係数緩和部材１１２を形成する。金属層２７の材料がＣｕの場合、熱膨張係数緩和部材１１２の材料としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ、Ｎｉ−Ｆｅ等を用いることができる。また、熱膨張係数緩和部材１１２の厚さは、例えば、１０μｍ〜２０μｍとすることができる。
【０１１８】
次いで、図３８に示す工程では、レジスト膜１１４を除去する。その後、先に説明した図１８〜図２８の工程と同様な処理を行うことで、半導体装置１１０を製造することができる。
【０１１９】
なお、本実施の形態では、熱膨張係数緩和部材１１２を金属層２７上に設けた場合を例に挙げて説明したが、熱膨張係数緩和部材１１２は、金属層２７の下面と接触するように設けてもよい。さらに、熱膨張係数緩和部材１１２は、半導体チップ１４，１５と対向する絶縁層１８，２６，３２，３８部分に設けてもよい。
【０１２０】
（第５の実施の形態）
図３９は、本発明の第５の実施の形態に係る半導体装置の断面図である。図３９において、第２の実施の形態の半導体装置９５と同一構成部分には同一符号を付す。
【０１２１】
図３９を参照して、本発明の第５の実施の形態に係る半導体装置１１５について説明する。半導体装置１１５は、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６と、金属層９７及び熱膨張係数緩和部材１１７を備えた配線基板１１６とを有する。半導体装置１１５は、第２の実施の形態の半導体装置９５の構成にさらに熱膨張係数緩和部材１１７を設けた以外は、半導体装置９５と同様に構成される。
【０１２２】
熱膨張係数緩和部材１１７は、第１及び第２の半導体チップ１４，１５と対向する金属層９７の対向領域Ｃ上に設けられている。熱膨張係数緩和部材１１７は、第１及び第２の半導体チップ１４，１５の半導体基板（図示せず）と略等しい熱膨張係数を有する部材であり、複数の貫通孔１１７Ａ（第２の貫通孔）を有する。複数の貫通孔１１７Ａは、金属層９７に設けられた貫通孔９７Ａと対向するように配置されている。貫通孔１１７Ａの形状及び直径は、貫通孔９７Ａと略等しくなるように構成されている。
【０１２３】
金属層９７の材料がＣｕの場合、熱膨張係数緩和部材１１７の材料としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ、Ｎｉ−Ｆｅ等を用いることができる。また、熱膨張係数緩和部材１１７の厚さは、例えば、１０μｍ〜２０μｍとすることができる。
【０１２４】
本実施の形態の半導体装置によれば、第１及び第２の半導体チップ１４，１５と対向する金属層９７の対向領域Ｃ上に、金属層９７の貫通孔９７Ａと対向する貫通孔１１７Ａを備えると共に、第１及び第２の半導体チップ１４，１５に設けられた半導体基板（図示せず）と熱膨張係数の略等しい熱膨張係数緩和部材１１７を設けることにより、半導体装置１１５の反りを抑制できると共に、絶縁層２６，３２間の密着性を向上させることができる。
【０１２５】
また、複数の貫通孔９７Ａ，１１７Ａを設けることにより、製造時に絶縁層１８，２６，３２，３８から発生するガスを放出することができる。
【０１２６】
図４０〜図４２は、本発明の第５の実施の形態に係る半導体装置の製造工程を示す図であり、図４３は、図４１に示す構造体をＦ視した図である。図４０〜図４３において、第５の実施の形態で説明した半導体装置１１５と同一構成部分には同一符号を付す。
【０１２７】
図４０〜図４３を参照して、本発明の第５の実施の形態に係る半導体装置１１５の製造方法について説明する。
【０１２８】
始めに、先に説明した図３〜図１４、図３１、及び図３２に示した工程と同様な手法により、図３２に示す構造体を形成する。
【０１２９】
次いで、図４０に示す工程では、レジストパターン９９を除去する。次いで、図４１に示す工程では、熱膨張係数緩和部材１１７の外形及び形成位置に対応する第１のパターン１１９Ａと、貫通孔１１７Ａの形状及び形成位置に対応する第２のパターン１１９Ｂとを有するレジストパターン１１９を形成する（図４３参照）。
【０１３０】
次いで、図４２に示す工程では、金属層９７を給電層とする電解めっき法により、金属層９７の対向領域Ｃ上に貫通孔１１７Ａを有する熱膨張係数緩和部材１１７を形成する。金属層９７の材料がＣｕの場合、熱膨張係数緩和部材１１７の材料としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｎｉ、Ｎｉ−Ｆｅ等を用いることができる。また、熱膨張係数緩和部材１１７の厚さは、例えば、１０μｍ〜２０μｍとすることができる。その後、先に説明した図１７〜図２８の工程と同様な処理を行うことで、半導体装置１１５を製造することができる。
【０１３１】
なお、本実施の形態では、熱膨張係数緩和部材１１７を金属層９７上に設けた場合を例に挙げて説明したが、熱膨張係数緩和部材１１７は、金属層９７の下面と接触するように設けてもよい。さらに、熱膨張係数緩和部材１１７は、半導体チップ１４，１５と対向する絶縁層１８，２６，３２，３８部分に設けてもよい。
【０１３２】
（第６の実施の形態）
図４４は、本発明の第６の実施の形態に係る半導体装置の断面図である。図４４において、第３の実施の形態の半導体装置１０５と同一構成部分には同一符号を付す。
【０１３３】
図４４を参照して、本発明の第６の実施の形態に係る半導体装置１２５について説明する。半導体装置１２５は、外部接続端子１２と、第１の半導体チップ１４と、第２の半導体チップ１５と、封止樹脂１６と、金属層１０７及び熱膨張係数緩和部材１１２を備えた配線基板１２６とを有する。半導体装置１２５は、第３の実施の形態の半導体装置１０５の構成に、さらに第４の実施の形態で説明した熱膨張係数緩和部材１１２を設けた以外は、半導体装置１０５と同様に構成される。
【０１３４】
本実施の形態の半導体装置によれば、第１及び第２の半導体チップ１４，１５の実装領域Ｂよりも外側に複数の貫通孔１０７Ａを備えた金属層１０７上に、熱膨張係数緩和部材１１２を設けてもよく、このような構成とされた半導体装置１２５においても第４の実施の形態の半導体装置１１０と同様な効果を得ることができる。
【０１３５】
半導体装置１２５は、第３の実施の形態の半導体装置１０５の製造方法と、第４の半導体装置１１０の製造方法とを組み合わせることで製造することができる。
【０１３６】
なお、本実施の形態では、熱膨張係数緩和部材１１２を金属層１０７上に設けた場合を例に挙げて説明したが、熱膨張係数緩和部材１１２は、金属層１０７の下面と接触するように設けてもよい。さらに、熱膨張係数緩和部材１１２は、半導体チップ１４，１５と対向する絶縁層１８，２６，３２，３８部分に設けてもよい。
【０１３７】
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１３８】
なお、第１〜第６の実施の形態の半導体装置１０，９５，１０５，１１０，１１５，１２５では、パッド１９に外部接続端子１２としてはんだボールを設けた場合を例に挙げて説明したが、第１〜第６の実施の形態は、はんだボールの代わりにピンを備えたＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）にも適用可能である。また、第１〜第６の実施の形態は、外部接続端子１２を備えていないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）にも適用可能である。ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）の場合、パッド１９が外部接続端子１２の機能を奏する。
【０１３９】
さらに、第１〜第６の実施の形態に示した配線基板１１，９６，１０６，１１１，１１６，１２６に実装する半導体チップの数は、１つでも、３つ以上でもよい。
【産業上の利用可能性】
【０１４０】
本発明は、配線基板の反りを抑制すると共に、電気的な接続信頼性を向上させることのできる配線基板、半導体装置、及び配線基板の製造方法に適用できる。
【符号の説明】
【０１４１】
１０，９５，１０５，１１０，１１５，１２５  半導体装置
１１，９６，１０６，１１１，１１６，１２６  配線基板
１２  外部接続端子
１４  第１の半導体チップ
１５  第２の半導体チップ
１６  封止樹脂
１８，２６，３２，３８  絶縁層
１８Ａ，５３Ａ，５９Ａ  上面
１８Ｂ，５３Ｂ，５９Ｂ  下面
１８Ｃ，２０Ａ，２６Ａ，３２Ａ，３８Ａ，３８Ｂ，７５Ａ，８０Ａ，８９Ａ，９７Ａ，１１４Ａ  開口部
１９  パッド
１９Ａ  面
２０，４９  保護膜
２１  配線パターン
２２，３９，４１  ビア
２４，３５，３６，４３，４６  配線
２７，９７，１０７  金属層
２８  第１のビア
３３  第２のビア
４４，４７  接続部
５１  拡散防止膜
５３，５９  チップ本体
５４，６１  電極パッド
５６  スタッドバンプ
５７  はんだ
５８  アンダーフィル樹脂
６２  接着材
６３  ワイヤ
７１  支持板
７２，７７，８２，８４，８７  導電金属
７４，７９，８３，８６  シード層
７５，８０，８９，１１４  レジスト膜
９７Ａ，１１７Ａ  貫通孔
９９，１１９  レジストパターン
９９Ａ，１１９Ａ  第１のパターン
９９Ｂ，１１９Ｂ  第２のパターン
１１２，１１７  熱膨張係数緩和部材
Ａ，Ｄ  領域
Ｂ  実装領域
Ｃ  対向領域
Ｅ  半導体装置形成領域
【図１】
0005357239.tif 000002
【図２】
0005357239.tif 000003
【図３】
0005357239.tif 000004
【図４】
0005357239.tif 000005
【図５】
0005357239.tif 000006
【図６】
0005357239.tif 000007
【図７】
0005357239.tif 000008
【図８】
0005357239.tif 000009
【図９】
0005357239.tif 000010
【図１０】
0005357239.tif 000011
【図１１】
0005357239.tif 000012
【図１２】
0005357239.tif 000013
【図１３】
0005357239.tif 000014
【図１４】
0005357239.tif 000015
【図１５】
0005357239.tif 000016
【図１６】
0005357239.tif 000017
【図１７】
0005357239.tif 000018
【図１８】
0005357239.tif 000019
【図１９】
0005357239.tif 000020
【図２０】
0005357239.tif 000021
【図２１】
0005357239.tif 000022
【図２２】
0005357239.tif 000023
【図２３】
0005357239.tif 000024
【図２４】
0005357239.tif 000025
【図２５】
0005357239.tif 000026
【図２６】
0005357239.tif 000027
【図２７】
0005357239.tif 000028
【図２８】
0005357239.tif 000029
【図２９】
0005357239.tif 000030
【図３０】
0005357239.tif 000031
【図３１】
0005357239.tif 000032
【図３２】
0005357239.tif 000033
【図３３】
0005357239.tif 000034
【図３４】
0005357239.tif 000035
【図３５】
0005357239.tif 000036
【図３６】
0005357239.tif 000037
【図３７】
0005357239.tif 000038
【図３８】
0005357239.tif 000039
【図３９】
0005357239.tif 000040
【図４０】
0005357239.tif 000041
【図４１】
0005357239.tif 000042
【図４２】
0005357239.tif 000043
【図４３】
0005357239.tif 000044
【図４４】
0005357239.tif 000045