(57)【特許請求の範囲】
【請求項１】
半導体基板に、第１の保護層を形成する工程と、
前記第１の保護層上に、有機絶縁層を形成する工程と、
前記有機絶縁層に、第１の傾斜部を有し、前記第１の保護層を表出させる第１の開口部を形成する工程と、
前記第１の開口部を備えた前記有機絶縁層をマスクとして、前記第１の保護層にエッチング処理を施し、前記第１の保護層に、第２の傾斜部を有し、前記半導体基板を表出させる第２の開口部を形成する工程と、
前記有機絶縁層を除去する工程と、
前記第２の開口部を備えた前記第１の保護層をマスクとして、前記半導体基板にエッチング処理を施し、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内壁及び前記第１の保護層上に、第２の保護層を形成する工程と、
前記トレンチの底面上の前記第２の保護層を除去し、前記底面を表出させる工程と、
前記底面を表出させた後、前記底面に不純物イオンを注入する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
シラン（ＳｉＨ4）を含む原料ガスを用い、ラジカルシャワー気相化学成長法により、前記第１の保護層または前記第２の保護層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の保護層より、前記第２の保護層の膜厚が薄くなるように形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
異方性エッチングにより、前記トレンチの底面上の前記第２の保護層を除去することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記第１の傾斜部の角度が４０°〜６０°である前記有機絶縁層を前記第１の保護層上に形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記第２の傾斜部の角度が６０°〜８０°である前記第１の保護層を前記半導体基板上に形成して、前記半導体基板にエッチング処理を施すことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に半導体基板にイオン注入をする際に用いられる保護層形成に係る半導体装置の製造方法に関する。
【背景技術】
【０００２】
インバータ回路、電力制御回路等に用いられるパワー半導体素子として、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等が知られている。
【０００３】
これらの素子の基材としては、一般的にシリコン（Ｓｉ）が使用されている。しかし、シリコンは、その特性に限界があることから、最近では炭化珪素（４Ｈ−ＳｉＣ）が使用されつつある。
【０００４】
例えば、炭化珪素は、シリコンに比べ、絶縁破壊電界が一桁高く、バンドギャップ（Ｅｇ）も２．９倍程度高い。また、炭化珪素は、シリコンに比べ、熱伝導率が３．２倍程度高く、真性半導体となる温度が３〜４倍である。従って、パワー半導体素子に用いられる半導体基材として、優れた特性を有している。
【０００５】
また、炭化珪素を基材としたパワー半導体素子は、高耐圧特性を示し、更に低オン特性をも有する。
このような理由から、最近、炭化珪素を用いた、パワー半導体素子の製品化へのアプローチが広く行われている。
【０００６】
ところで、炭化珪素を用いて、例えば、トレンチ型のパワー半導体素子を作製する場合に、素子耐圧を向上させる方法として、トレンチ底部にイオンを注入して、トレンチ底部付近にＰ層を形成する方法がある（例えば、特許文献１参照）。
【０００７】
このような方法では、半導体基板の表面とトレンチ側壁に予め保護層を形成し、イオン注入を半導体基板全面に対して行う。この際、半導体基板の表面とトレンチ側壁に、イオンが注入されないようにするには、半導体基板の表面とトレンチ側壁に形成された保護層の厚みをある程度、厚くする必要がある。
【特許文献１】特開２００５−２５２２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、トレンチ側壁に設ける保護層を厚く形成すると、トレンチが保護層によって狭められてしまう。これにより、トレンチ底部にまで、充分な量のイオンが届かず、イオンが注入される領域（面積）が実質的に減少してしまう。従って、パワー半導体素子の耐圧が向上しない場合がある。
【０００９】
逆に、保護層を薄く形成すると、トレンチ側壁にイオンが注入され易くなり、チャネル領域にまで、イオンが注入されてしまう。これにより、デバイス不良が生じてしまう。
このように、保護層の厚みを増加させると、トレンチ底部付近のイオン注入領域（面積）が減少してしまい、トレードオフの関係が生じてしまう。
【００１０】
本発明はこのような点に鑑みてなされたものであり、半導体基板にイオン注入をする際に用いられる保護層形成に係る半導体装置の製造方法であって、上記のトレードオフを解消する保護層の形成に係る半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の一態様では、半導体基板に、第１の保護層を形成する工程と、前記第１の保護層上に、有機絶縁層を形成する工程と、前記有機絶縁層に、第１の傾斜部を有し、前記第１の保護層を表出させる第１の開口部を形成する工程と、前記第１の開口部を備えた前記有機絶縁層をマスクとして、前記第１の保護層にエッチング処理を施し、前記第１の保護層に、第２の傾斜部を有し、前記半導体基板を表出させる第２の開口部を形成する工程と、前記有機絶縁層を除去する工程と、前記第２の開口部を備えた前記第１の保護層をマスクとして、前記半導体基板にエッチング処理を施し、前記半導体基板にトレンチを形成する工程と、前記トレンチの内壁及び前記第１の保護層上に、第２の保護層を形成する工程と、前記トレンチの底面上の前記第２の保護層を除去し、前記底面を表出させる工程と、前記底面を表出させた後、前記底面に不純物イオンを注入する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
上記手段によれば、保護層の厚みの増加とトレンチ底部付近におけるイオン注入領域（面積）減少とのトレードオフの関係を解消する保護層が形成される。
【発明を実施するための最良の形態】
【００１３】
以下、本実施の形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。
図１は本実施の形態に係る半導体装置の製造方法のフローを説明するための図である。
【００１４】
先ず、半導体基板に、第１の保護層を形成する（ステップＳ１）。第１の保護層は、例えば、酸化物等の絶縁体が該当する。
次に、第１の保護層上に、有機絶縁層を形成する（ステップＳ２）。有機絶縁層は、例えば、レジスト層が該当する。
【００１５】
次に、有機絶縁層に、第１の傾斜部を有し、第１の保護層を表出させる第１の開口部を形成する（ステップＳ３）。
次に、第１の開口部を備えた有機絶縁層をマスクとして、第１の保護層にエッチング処理を施し、第１の保護層に、第２の傾斜部を有し、半導体基板を表出させる第２の開口部を形成する（ステップＳ４）。
【００１６】
次に、有機絶縁層を除去する（ステップＳ５）。
次に、第２の開口部を備えた第１の保護層をマスクとして、半導体基板にエッチング処理を施し、半導体基板にトレンチを形成する（ステップＳ６）。
【００１７】
次に、トレンチの内壁及び第１の保護層上に、第２の保護層を形成する（ステップＳ７）。
そして、トレンチの底面上の第２の保護層を除去し、底面を表出させる（ステップＳ８）。
【００１８】
このような半導体装置の製造方法によれば、上記トレードオフの関係を解消する保護層が形成される。
次に、図１に例示したフロー図に基づき、半導体装置の製造方法を具体的に説明する。
【００１９】
図２〜図９は半導体装置の製造方法を説明する要部図である。
先ず、図２に示す如く、半導体基板１０上に、保護層２０（第１の保護層）を形成し、更に、保護層２０上にレジスト層（有機絶縁層）３０を形成する。
【００２０】
具体的には、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー半導体素子の基材をなす半導体基板１０を準備し、必要に応じて、当該半導体基板１０を洗浄・乾燥させた後、半導体基板１０上に、ラジカルシャワーＣＶＤ（Chemical Vapor Deposition）法により、保護層２０を形成する。
【００２１】
ここで、半導体基板１０は、例えば、炭化珪素（４Ｈ−ＳｉＣ）基板が適用される。また、半導体基板１０の形状は、ウェハ状であり、２〜５インチ径の基板が用いられる。尚、当該炭化珪素基板に炭化珪素層をエピタキシャル成長させた基板を用いてもよい。
【００２２】
また、保護層２０の材質は、例えば、酸化シリコン（ＳｉＯ2）が適用される。そして、本実施の形態に係るラジカルシャワーＣＶＤ法では、原料ガスとして、例えば、シラン（ＳｉＨ4）を用い、活性用ガスとして、酸素（Ｏ2）を用いる。尚、活性用ガスである酸素に、アルゴン（Ａｒ）を混合させてもよい。
【００２３】
また、ラジカルシャワーＣＶＤでの反応容器（図示しない）内の圧力は、例えば、３０〜７５Ｐａであり、当該反応容器の外部に取り付けられた、ＶＨＦ電源から、例えば、５００Ｗの高周波出力を当該反応容器に投入する。そして、活性化状態（プラズマ状態）にある酸素またはアルゴンと共に、シランを半導体基板１０に向かい噴射させ、半導体基板１０上に、酸化シリコン膜（保護層２０）を成長させる。尚、保護層２０を形成する際の半導体基板１０の処理温度は、例えば、４００℃である。
【００２４】
次に、保護層２０を形成させた後に、必要に応じて、半導体基板１０及び保護層２０を洗浄する。そして、半導体基板１０及び保護層２０に、１２０℃、１０分間の加熱処理を施し、半導体基板１０及び保護層２０を乾燥させる（図示しない）。
【００２５】
形成させた保護層２０の膜厚は、例えば、２μｍである。そして、この後においては、保護層２０と、後述するレジスト層と密着性を向上させるために、必要に応じて、ＨＭＤＳ（Hexamethyle Disilazane）蒸気を、保護層２０の表面に晒してもよい。
【００２６】
次いで、溶融状態にあるレジストを保護層２０上に、例えば、スピンコート法、或いはディッピング法により塗布し、上述したレジスト層３０を保護層２０上に形成する。そして、この後においては、半導体基板１０等をクリーンオーブン内で１００℃、１０分間、加熱処理し、レジスト層３０にソフトベーク処理を施す。
【００２７】
次に、図３に示す如く、レジスト層３０に、所定のテーパ角を有した開口部３０ｈを形成する。
例えば、紫外線露光装置（図示しない）を用い、パターニングが施された露光用マスク（図示しない）をレジスト層３０上に、対向・配置させて、紫外線露光装置により、レジスト層３０に露光処理を施す。
【００２８】
更に、レジスト層３０に現像処理を施し、レジスト層３０に、図示する開口部３０ｈを形成させる。そして、このようなパターン形成が施されたレジスト層３０をクリーンオーブン内で１２５℃、２０分間、加熱処理する。即ち、レジスト層３０に、ハードベーク処理を施す。尚、ハードベーク処理後のレジスト層３０の膜厚は、例えば、２．５μｍである。
【００２９】
また、このような露光・現像処理条件、並びにハードベーク処理条件を調整することにより、レジスト層３０の開口部３０ｈに、例えば、テーパ部３０ｔ（第１の傾斜部）が設けられる。ここで、テーパ部３０ｔのテーパ角度θαは、４０°〜６０°に構成される。そして、当該開口部３０ｈの底部３０ｂから保護層２０を表出させる。
【００３０】
次に、図４に示す如く、保護層２０に、開口部２０ｈを形成する。
例えば、図４（ａ）に示すように、ＩＣＰ（Inductively Coupled Plasma）型のドライエッチング装置（図示しない）内に、上記半導体基板１０等を設置し、テーパ部３０ｔを備えたレジスト層３０をマスクとして、保護層２０のドライエッチングを実施する。
【００３１】
ここで、ドライエッチングは、例えば、トリフルオロメタン（ＣＨＦ3）／テトラフルオロメタン（ＣＦ4）／アルゴン（Ａｒ）による混合ガスを原料とし、放電パワーが１３５Ｗ、基板バイアスが１５Ｗの条件で実施する。尚、エッチング中の雰囲気圧力は、８〜１０Ｐａである。
【００３２】
このドライエッチングでは、マスクとして機能するレジスト層３０に、上述した如く、テーパ部３０ｔが設けられていることから、エッチング後の保護層２０の断面形状においても、テーパ部２０ｔ（第２の傾斜部）が形成される。例えば、開口部２０ｈにおいては、レジスト層３０のテーパ角度θαの４０°〜６０°に対応するように、テーパ角度θβが６０°〜８０°となるテーパ部２０ｔが形成する。また、この開口部２０ｈの底部２０ｂから半導体基板１０の表面が表出する。
【００３３】
そして、半導体基板１０等を有機溶剤である剥離液に浸漬させ、図４（ｂ）に示す如く、レジスト層３０を保護層２０から除去する。更に、必要に応じて、半導体基板１０等を水洗して、乾燥させる。
【００３４】
次に、図５に示す如く、半導体基板１０内にトレンチ１０ｔｒを形成する。
例えば、ＩＣＰ型のドライエッチング装置（図示しない）を用いて、保護層２０をマスクとして、半導体基板１０のドライエッチングを実施する。
【００３５】
ここで、ドライエッチングは、例えば、原料ガスとして、六フッ化硫黄（ＳＦ6）／酸素（Ｏ2）／アルゴン（Ａｒ）の混合ガスを用い、例えば、放電パワーが５００Ｗ、基板バイアスが１５Ｗの条件で実施する。尚、ドライエッチング中の雰囲気圧力は、例えば、０．３〜０．６Ｐａである。
【００３６】
そして、当該ドライエッチング処理により、深さが３〜４μｍ、幅が３〜４μｍのトレンチ１０ｔｒが半導体基板１０内に形成される。また、当該ドライエッチングにおいて、保護層２０の膜厚が２μｍから１．８μｍにまで減少する。
【００３７】
尚、発明者の検討では、テトラエトキシシラン（ＴＥＯＳ）を用いて形成させた保護層（酸化シリコン）２０では、上記と同様の条件でドライエッチングすると、１．５μｍにまで減少することが分った。これにより、シラン（ＳｉＨ4）等を原料ガスとした、ラジカルシャワーＣＶＤ法による酸化シリコン層は、ＴＥＯＳ−ＳｉＯ2膜より、硬質で、高密度であることが分った。従って、保護層２０において、ドライエッチング処理での高い選択比、或いは、高いイオン注入耐性を得るには、シラン（ＳｉＨ4）を含むガスを原料ガスとし、上記保護膜２０をラジカルシャワーＣＶＤ法で形成させることが望ましい。
【００３８】
次に、図６に示す如く、トレンチ１０ｔｒの内壁及び保護層２０上に、保護層２１（第２の保護層）を形成する。
例えば、半導体基板１０を、必要に応じて洗浄した後、トレンチ１０ｔｒの内壁及び保護層２０上に、ラジカルシャワーＣＶＤ法で、保護層２１を形成する。
【００３９】
ここで、保護層２１の材質は、例えば、酸化シリコン（ＳｉＯ2）が適用される。そして、原料ガスとして、例えば、シラン（ＳｉＨ4）を用い、活性用ガスとして、酸素（Ｏ2）を用いる。尚、活性用ガスである酸素に、アルゴン（Ａｒ）を混合させてもよい。
【００４０】
また、ラジカルシャワーＣＶＤでの反応容器（図示しない）内の圧力は、３０〜７５Ｐａであり、当該反応容器の外部に取り付けられた、ＶＨＦ電源から、例えば、５００Ｗの高周波出力を当該反応容器に投入する。そして、活性化状態（プラズマ状態）にある酸素またはアルゴンと共に、シランを半導体基板１０に向かい噴射させ、トレンチ１０ｔｒの内壁及び保護層２０上に、酸化シリコン膜（保護層２１）を成長させる。尚、保護層２１を形成する際の半導体基板１０の処理温度は、例えば、４００℃である。
【００４１】
次に、保護層２１を形成させた後に、必要に応じて、半導体基板１０及び保護層２０を洗浄する。そして、半導体基板１０及び保護層２１に、１２０℃、１０分間の加熱処理を施し、半導体基板１０及び保護層２１を乾燥させる（図示しない）。
【００４２】
尚、保護層２０上の保護層２１の膜厚は、保護層２０に比べ、薄く形成させる。例えば、保護層２０上の保護層２１の膜厚は、１μｍ程度である。また、ラジカルシャワーＣＶＤ法は、トレンチ１０ｔｒの側面及び底面への被膜の回り込みに優れた成膜方法であることから、図示する如く、トレンチ１０ｔｒの側面及び底面にまで、保護層２１が形成する。
【００４３】
但し、保護層２０のテーパ部２０ｔ上に形成する保護層２１と、トレンチ１０ｔｒの内壁に形成する保護層２１とでは、保護層２１の成長速度に差が生じる、従って、トレンチ１０ｔｒの上部においては、保護層２１がトレンチ１０ｔｒの中心に向かう突き出し（張り出し）が発生する。即ち、トレンチ１０ｔｒの上部に形成された突出部２１ｐにより、トレンチ１０ｔｒ上部の開口がトレンチ１０ｔｒの内部に比べ狭くなる構成を備える。この突出部２１ｐがある場合は、突出部２１ｐがない場合より側壁の保護膜の膜厚が０．１μｍほど薄くても同じ保護効果が得られた。
【００４４】
ここで比較例として、保護層２０を設けず、トレンチ１０ｔｒの内壁及び半導体基板１０上に直接、保護層２１を形成させた形態を、図７に示す。
ここで、図７（ａ）は、保護層２０を設けてから、トレンチ１０ｔｒの内壁及び半導体基板１０上に保護層２１を形成させた半導体基板１０の断面ＳＥＭ象であり、図７（ｂ）は、保護層２０を設けず、トレンチ１０ｔｒの内壁及び半導体基板１０上に直接、保護層２１を形成させた半導体基板１０の断面ＳＥＭ象である。図示する保護層２１は、共に同じ膜厚になるように調整されている。
【００４５】
図７（ａ）に示す半導体基板１０のトレンチ１０ｔｒ上部には、上述したように、上記突出部２１ｐが形成している。これに対し、図７（ｂ）に示す半導体基板１０のトレンチ１０ｔｒ上部には、上記突出部２１ｐが生成せず、保護層２１を形成させても、ほぼストレート形状のトレンチ形状が維持される。
【００４６】
従って、上記突出部２１ｐを形成するには、予め、トレンチ１０ｔｒを形成させた半導体基板１０上に、テーパ部２０ｔを有した保護層２０を形成した後、保護層２１を形成するという、２段階に分ける成膜法が必要になる。
【００４７】
次に、図８に示すように、トレンチ１０ｔｒの底面１０ｂ上に形成した保護層２１のみを、異方性エッチングにより除去し、当該底面１０ｂを表出させる。例えば、平行平板型のドライエッチング装置を用いて、ＲＩＥ（Reactive Ion Etching）式により、トレンチ１０ｔｒの底面１０ｂ上の保護層２１のみをドライエッチングにより完全に除去する。当該ドライエッチングにおいては、若干のオーバーエッチングを施してもよい。
【００４８】
ここで、ドライエッチングは、例えば、トリフルオロメタン（ＣＨＦ3）／アルゴン（Ａｒ）による混合ガスを原料とし、放電パワーが７５Ｗ、雰囲気圧力を３Ｐａの条件下で実施する。また、当該ドライエッチング中には、半導体基板１０に、自己バイアスが印加されている。
【００４９】
尚、トレンチ１０ｔｒの底面１０ｂから保護層２１を除去した場合には、保護層２０上に形成させた保護層２１、トレンチ１０ｔｒの側壁に形成させた保護層２１も同時にエッチングされる。
【００５０】
そして、この段階での保護層２１の膜厚は、保護層２０の平坦面２０ａ上において、例えば、１．５μｍであり、突出部２１ｐにおいて、例えば、０．７μｍであり、トレンチ１０ｔｒ側面の中部１０ａにおいて、例えば、０．５μｍである。また、トレンチ１０ｔｒの底面に向かうほど、徐々に保護層２１は薄く形成されている。
【００５１】
従って、トレンチ１０ｔｒの底面からドライエッチングにより保護層２１を除去しても、保護層２１による突出部２１ｐは残存し、当該突出部２１ｐにより、トレンチ１０ｔｒ上部の開口が狭められた構成を得る。
【００５２】
尚、保護層２０のテーパ角度θβにおいては、レジスト層３０のテーパ部３０ｔのテーパ角度θαを調整することにより、６０°〜８０°としている。ここで、テーパ角度θβが６０°より小さくなると、トレンチ角度が低下し（側壁が斜めになる角度が小さくなる）、好ましくない。また、テーパ角度θβが８０°より大きくなると、上記突出部２１ｐが充分に形成せず、保護層２１がストレート型に近い構成になり、好ましくない。従って、保護層２０に形成するテーパ角度θβとしては、６０°〜８０°が望ましい。
【００５３】
このような保護層２１を形成させた半導体基板１０に、例えば、Ｐ層（または、Ｐ＋層）を形成するイオン（例えば、アルミニウム（Ａｌ）イオン）を注入すると、低角度で入射するイオンは、上記の突出部２１ｐによって遮断され、トレンチ１０ｔｒの底面には到達し難くなる。即ち、突出部２１ｐを設けることにより、トレンチ１０ｔｒ内に侵入するイオンの方向性が制御され、半導体基板１０の主面に対し、直進性の高いイオンのみがトレンチ１０ｔｒの底面１０ｂに注入される。
【００５４】
また、保護層２１にあっては、トレンチ１０ｔｒの底面に向かうほど、徐々に薄く構成されていることから、トレンチ１０ｔｒの底面１０ｂ付近の半導体基板１０において、広範囲にイオンが注入される。
【００５５】
そして、トレンチ１０ｔｒの底面１０ｂ付近の半導体基板１０に、規定量のイオンを注入した後、半導体基板１０等をフッ酸溶液に浸漬し、保護層２０，２１のみを除去する（図示しない）。そして、注入したイオンを活性化させるために、半導体基板１０の熱処理を行う。
【００５６】
このような熱処理を施すことにより、注入されたイオンは、熱処理によって、トレンチ１０ｔｒの底面付近において更に拡散する。
これにより、図９に示す如く、トレンチ１０ｔｒの底面１０ｂ付近の半導体基板１０内にのみ、Ｐ層１０ｐが形成する。
【００５７】
このように、本実施の形態に係る半導体装置の製造方法では、トレンチ１０ｔｒの底面１０ｂ付近の半導体基板１０内にのみ、Ｐ層１０ｐを形成させることができる。これにより、当該Ｐ層１０ｐを形成させた半導体基板１０を用いたパワー半導体素子（パワーＭＯＳＦＥＴ、ＩＧＢＴ等）においては、トレンチ１０ｔｒ底部での電界集中が回避され、耐圧性能が大きく向上する。
【００５８】
また、Ｐ層１０ｐ領域の不純物量は、上述した突出部２１ｐの形成、並びにイオン注入条件を調整することにより、簡便に制御することができる。従って、パワー半導体素子の耐圧性能が設計通りに達成される。
【００５９】
また、本実施の形態の半導体装置の製造方法によれば、保護層２１の形成をラジカルシャワーＣＶＤ法により実施している。従って、トレンチ１０ｔｒの側壁への保護層２１の堆積カヴァレージが良好になると共に、トレンチ１０ｔｒの側壁に、膜密度が高く、硬さが硬い保護層２１が形成する。これにより、注入されるイオンを、当該保護層２１において充分に遮断することができる。
【００６０】
また、トレンチ１０ｔｒの側面に形成させた保護層２１の膜厚を、突出部２１ｐの膜厚より薄く構成していることから、突出部２１ｐ間を通過したイオンの進行がトレンチ１０ｔｒの側面に形成させた保護層２１によって妨げられることはない。これにより、直進性の高いイオンを、トレンチ１０ｔｒの底面１０ｂに、広い面積をもって注入することができる。
【００６１】
このように、本実施の形態の半導体装置の製造方法によれば、保護層の厚みの増加とトレンチ底部付近におけるイオン注入領域（面積）減少とのトレードオフの関係が解消される。
【００６２】
尚、上記に例示された数字は、特に、これらの値に限定されるものではなく、当業者の実施可能な範囲において変更が可能である。
また、半導体素子は、パワー半導体素子に限ることもなく、通常の半導体素子等であってもよい。
【００６３】
また、半導体基板１０にあっては、炭化珪素に限るものではなく、例えば、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）等であってもよい。
また、保護層２０，２１にあっては、酸化シリコンに限るものではなく、例えば、窒化シリコン（Ｓｉ3Ｎ4）、酸化窒化シリコン（ＳｉＮＯ）等であってもよい。また、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等を用いてもよい。
【図面の簡単な説明】
【００６４】
【図１】本実施の形態に係る半導体装置の製造方法のフローを説明するための図である。
【図２】半導体装置の製造方法を説明する要部図である（その１）。
【図３】半導体装置の製造方法を説明する要部図である（その２）。
【図４】半導体装置の製造方法を説明する要部図である（その３）。
【図５】半導体装置の製造方法を説明する要部図である（その４）。
【図６】半導体装置の製造方法を説明する要部図である（その５）。
【図７】半導体装置の製造方法を説明する要部図である（その６）。
【図８】半導体装置の製造方法を説明する要部図である（その７）。
【図９】半導体装置の製造方法を説明する要部図である（その８）。
【符号の説明】
【００６５】
１０  半導体基板
１０ａ  中部
１０ｂ  底面
１０ｐ  Ｐ層
１０ｔｒ  トレンチ
２０，２１  保護層
２０ａ  平坦面
２０ｂ，３０ｂ  底部
２０ｈ，３０ｈ  開口部
２０ｔ，３０ｔ  テーパ部
２１ｐ  突出部
３０  レジスト層
【図１】
0005303965.tif 000002
【図２】
0005303965.tif 000003
【図３】
0005303965.tif 000004
【図４】
0005303965.tif 000005
【図５】
0005303965.tif 000006
【図６】
0005303965.tif 000007
【図７】
0005303965.tif 000008
【図８】
0005303965.tif 000009
【図９】
0005303965.tif 000010