(57)【特許請求の範囲】
【請求項１】
下面に複数のランドが設けられた平板状の電子部品と、
実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、
前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、
前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極であり、
前記電子部品の下面と前記回路基板の実装面とは、その間に充填されたアンダーフィルで接続されている、実装構造体。
【請求項２】
下面に複数のランドが設けられた平板状の電子部品と、
実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、
前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、
前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲む、前記回路基板に設けられた壁により囲まれた部分、または前記回路基板に設けられた溝であり、
前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されている、実装構造体。
【請求項３】
前記フラックス収容手段は、前記複数の端子の隣り合う２つの周囲に形成されたリング状の溝が、長方形の溝により連結されたものである請求項２記載の実装構造体。
【請求項４】
前記フラックス収容手段は、前記複数の端子の隣り合う２つの周囲にそれぞれ形成された、開口部を有するリング状の壁と、前記リング状の壁の開口部と連結された２つの線状の壁とにより囲まれた空間である請求項２記載の実装構造体。
【請求項５】
前記半田は、その側面形状にそって硬化された前記アンダーフィルによって固定されている、請求項１または２記載の実装構造体。
【請求項６】
前記ダミー電極の表面が、ソルダーレジスト膜で覆われている、請求項１記載の実装構造体。
【請求項７】
平板状の電子部品とで実装構造体を構成し、かつ実装面に、前記平板状の電子部品の下面に設けられた複数のランドのそれぞれに対応する複数の端子が設けられた回路基板であって、
前記複数のランドと複数の端子との接合に用いられる半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極であり、
前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されている、回路基板。
【請求項８】
平板状の電子部品とで実装構造体を構成し、かつ実装面に、前記平板状の電子部品の下面に設けられた複数のランドのそれぞれに対応する複数の端子が設けられた回路基板であって、
前記複数のランドと複数の端子との接合に用いられる半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲む、前記回路基板に設けられた壁により囲まれた部分、または前記回路基板に設けられた溝であり、
前記電子部品の下面と前記回路基板の実装面とは、その間に充填されたアンダーフィルで接続されている、回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の実装面に半導体素子などの電子部品が取り付けられた実装構造体に関し、さらに詳しくは、半田による接合部を補強するために、回路基板と電子部品との隙間にアンダーフィルが充填された実装構造体に関する。
【背景技術】
【０００２】
近年、電子機器の多機能化、小型化および軽量化が進んでいる。なかでも、携帯電話、デジタルスチルカメラを代表とするモバイル用途の電子機器では、人が身につけて持ち運ぶことから、小型化／軽量化／薄型化の要求が強い。この要求に応える実装技術として、半導体素子などの主要な電子部品を多層の回路基板上に実装した実装構造体が開発されている。
【０００３】
代表的な実装構造体として、半導体パッケージの一つであるＬＧＡ（ランド・グリッド・アレイ）パッケージを多層の回路基板上に実装したものが挙げられる。ＬＧＡパッケージは、半導体チップを固定したインターポーザ基板の下面にランドと呼ばれる平面電極をマトリクス状に配置したものである。
【０００４】
図１１に、平板状のＬＧＡパッケージが回路基板の実装面に取り付けられた従来の実装構造体ＭＳｐの外観を示す。また図１２に、図１１のXII−XII線に沿って切断した従来の実装構造体ＭＳｐの断面の一部を示す。回路基板１ｐとＬＧＡパッケージ２との隙間には、半田による接続を補強するためアンダーフィルが充填されるが、図１１および図１２は、アンダーフィルが充填される前の状態を示している。
【０００５】
ＬＧＡパッケージ２の下側の面にはランド２１がマトリクス状に形成されている。また回路基板１ｐの実装面Ｓｍには、ＬＧＡパッケージ２のランド２１に対応したマトリクス状の端子１１と、その端子１１に接続された配線パターン（図示せず）が形成されている。図示しないが、回路基板１ｐの内部には、スルーホールを含む立体的な多層の配線が形成されている。
【０００６】
次に、従来の実装構造体ＭＳｐの製造工程について簡単に説明する。まず回路基板１ｐの端子１１上に、スクリーン印刷等によりフラックスを含む半田ペーストを塗布する。次に、ランド２１が形成された面を下にして、ＬＧＡパッケージ２を回路基板１ｐ上に載置する。
【０００７】
この状態では、それぞれ所定のピッチで設けられた回路基板１ｐの端子１１とＬＧＡパッケージ２のランド２１が、半田ペーストを介して対向する状態で位置決めされている。その後リフロー炉により半田ペーストを加熱し、端子１１とランド２１を半田３で接合する。
【０００８】
次に、このようにして接続された回路基板１ｐとＬＧＡパッケージ２との隙間にアンダーフィルを充填する。図１１に示すように、アンダーフィル４の溶液を回路基板１ｐとＬＧＡパッケージ２の境に滴下すると、毛細管現象によってアンダーフィル４が回路基板１ｐとＬＧＡパッケージ２の間に浸透し、半田接合部３を除く隙間に充填される。
【０００９】
その後、アンダーフィル４を加熱硬化して、回路基板１ｐとＬＧＡパッケージ２との半田による接続を補強する。このようにして実装構造体ＭＳｐが完成する。
【００１０】
上述した従来の実装構造体ＭＳｐにおいて、ＬＧＡパッケージ２と回路基板１ｐとの隙間にアンダーフィル４を充填する際に、半田接合部３から滲み出したフラックスの残渣によってアンダーフィル４の浸透が妨げられ、回路基板１ｐとＬＧＡパッケージ２と間の接続強度を十分確保できない場合がある。
【００１１】
すなわち、回路基板１ｐとＬＧＡパッケージ２との間の間隔（スタンドオフ）が１００μｍ程度と極めて小さいために、リフロー処理の際に、半田ペーストから滲み出した液状のフラックスが毛細管現象によって端子１１近傍の隙間に拡がり、隣接する端子１１間を埋めてしまう場合がある。回路基板１ｐの実装面Ｓｍ上に拡がったフラックスは、溶媒が蒸発することにより固形分がフラックス残渣として残る。このようにして回路基板１ｐとＬＧＡパッケージ２との隙間に残ったフラックス残渣により、アンダーフィル４による回路基板１ｐとＬＧＡパッケージ２との接続が妨げられる。
【００１２】
以下、図１３を参照して、実装構造体ＭＳｐのリフロー処理時のフラックス５の状態について具体的に説明する。図１３の（Ａ）〜（Ｅ）は、図１２と同様に実装構造体ＭＳｐの断面の部分拡大図であり、それぞれリフロー処理による半田付け工程の進行に対応した状態を示している。
【００１３】
フラックス中の溶媒は最終的に蒸発し、回路基板１ｐ上にはフラックス残渣だけが残る。通常、溶媒にはアルコール類が用いられるが、その含有量は数％であるため、溶媒の蒸発前と蒸発後でフラックスの形状はほとんど変化しない。以降、液体の状態をフラックス５、溶媒が蒸発した固体の状態をフラックス残渣５ｄと表示して区別する。
【００１４】
半田の溶融温度まで昇温されると、図１３の（Ａ）に示すように、温度上昇に応じて半田接合部３から分離したフラックス５が滲み出してくる。滲み出したフラックス５の量が少ない場合は、半田接合部３の表面を伝わって回路基板１ｐ上の端子１１に到達するが、回路基板１ｐには到達しない。
【００１５】
半田接合部３から滲み出すフラックス５の量が多い場合には、図１３の（Ｂ）に示すように、フラックス５は回路基板１ｐに到達し、端子１１の周囲に拡散する。
【００１６】
隣り合う半田接合部３から滲み出したフラックス５は、やがて回路基板１ｐ上で連結して、図１３の（Ｃ）に示すように回路基板１ｐの表面を部分的に覆い、一種の皮膜状態になる。
【００１７】
さらに半田接合部３からフラックス５が滲み出してくれば、図１３の（Ｄ）に示すように、皮膜はその面積を広げながら厚みを増す。そして隣り合う半田接合部３の間で盛り上がる。
【００１８】
皮膜は厚みを増し続け、やがて図１３の（Ｅ）に示すように、局部的にＬＧＡパッケージ２と回路基板１ｐの間で充満する。
【００１９】
リフロー処理が完了した時点では、半田接合部３の周囲に、フラックス５が図１３Ａ〜図１３Ｅの何れかに示す状態で残っている。以降、図１３の（Ａ）〜（Ｅ）のそれぞれのフラックスの状態を、図の右側に示したように、ＦＲ１、ＦＲ２、ＦＲ３、ＦＲ４、およびＦＲ５と区別して表示する。
【００２０】
上述したように、アンダーフィル４の充填前の実装構造体ＭＳｐの内部には、ＦＲ１〜ＦＲ５の何れかの状態のフラックス残渣５ｄが存在している。以下に、フラックス残渣５ｄの状態ＦＲ１〜ＦＲ５のそれぞれについて、アンダーフィル４による実装構造体ＭＳｐの補強効果を簡単に説明する。
【００２１】
ＦＲ１の場合（図１３の（Ａ）参照）、フラックス残渣５ｄは端子１１で留まり、回路基板１ｐに到達していないので、アンダーフィル４によって回路基板１ｐとＬＧＡパッケージ２とが完全に接着される。さらに、アンダーフィル４が硬化した後は、半田接合部３の表面に密着して半田接合部３の形状を保持する。この場合、アンダーフィル４による実装構造体ＭＳｐの補強効果は一番大きい。
【００２２】
ＦＲ２の場合（図１３の（Ｂ）参照）、フラックス残渣５ｄは端子１１から回路基板１ｐ上にはみ出しているが、隣り合う半田接合部３（端子１１）の間にはフラックス残渣５ｄが存在しない領域が存在する。この場合、アンダーフィル４は、回路基板１ｐとは部分的にしか接着できないが、ＬＧＡパッケージ２とは完全に接着でき、また半田接合部３の形状保持機能も実現する。よって、ＦＲ２の場合、ＦＲ１の場合に比べては劣るものの、回路基板１ｐとＬＧＡパッケージ２は比較的強固に接着される。よって、アンダーフィル４による実装構造体ＭＳｐの補強効果は、ＦＲ１の場合の次に大きい。
【００２３】
ＦＲ３の場合（図１３の（Ｃ）参照）、回路基板１ｐの表面は皮膜状のフラックス残渣５ｄによって覆われる。よって、アンダーフィル４はＬＧＡパッケージ２には接着できるが、回路基板１ｐとは接着できない。アンダーフィル４による半田接合部３の形状保持機能自体は有効である。しかし、アンダーフィル４が回路基板１ｐに接着されていないので、アンダーフィル４による実装構造体ＭＳｐの補強効果は、ＦＲ２の場合の次であるが、有効とは言い難い。
【００２４】
ＦＲ４の場合（図１３の（Ｄ）参照）、ＦＲ３の場合と同様であるが、アンダーフィル４による半田接合部３の形状保持機能も実現できない。よって、アンダーフィル４による実装構造体ＭＳｐの補強効果はＦＲ３の場合よりも劣る。
【００２５】
ＦＲ５の場合（図１３の（Ｅ）参照）、回路基板１ｐとＬＧＡパッケージ２との間の隙間は、フラックス残渣５ｄによって完全に埋められているので、アンダーフィル４は進入できない。つまり、回路基板１ｐおよびＬＧＡパッケージ２はアンダーフィル４によって接着されることはない。よって、アンダーフィル４による実装構造体ＭＳｐの補強効果はない。
【００２６】
図１４に、フラックス残渣５ｄがＦＲ１〜ＦＲ５のいずれかの状態のところにアンダーフィル４が浸透し、硬化された実装構造体ＭＳｐの一例を示す。同図は、図１１に示す実装構造体ＭＳｐからＬＧＡパッケージ２を外し、矢印Ａ方向から見た状態を示している。一部の端子１１からは配線が引き出されているが、図１４では、見易さを考慮して配線を省略している。
【００２７】
本例においては、フラックス残渣５ｄは、回路基板１ｐの実装面Ｓｍ上の３つ領域（Ｒ１、Ｒ２、Ｒ３）に拡散している。フラックス拡散領域Ｒ１は１０個の半田接合部３（端子１１）の周囲に拡散し、フラックス拡散領域Ｒ２およびＲ３はそれぞれ３個の半田接合部３（端子１１）の周囲に拡散している。
【００２８】
図１５に、図１４に示した、アンダーフィル４が充填硬化済みの実装構造体ＭＳｐをＸＶ−ＸＶ線に沿って切断した断面を示す。図１５において、左端に示すフラックス拡散領
域Ｒ１から外れた領域は、フラックス残渣５ｄがＦＲ１の状態にある領域、つまり端子１１上を除いてフラックス残渣５ｄが存在しない領域である。よって、回路基板１ｐおよびＬＧＡパッケージ２はアンダーフィル４によって接着され、また半田接合部３はアンダーフィル４によって形状が保持されている。このような領域をフラックス残渣領域Ｐ（ＦＲ１）と呼ぶ。
【００２９】
フラックス拡散領域Ｒ１の端部に位置する半田接合部３の周囲には、ＦＲ２の状態のフラックス残渣５ｄが広がる。つまり、フラックス残渣５ｄの部分的な皮膜が形成される。アンダーフィル４は回路基板１ｐに部分的に接着し、ＬＧＡパッケージ２には完全に接着し、また半田接合部３の形状を保持している。このような領域をフラックス残渣領域Ｐ（ＦＲ２）と呼ぶ。
【００３０】
フラックス拡散領域Ｒ１の端部に位置する半田接合部３と隣接する半田接合部３との間には、ＦＲ３の状態のフラックス残渣５ｄが広がる。つまり、回路基板１ｐはフラックス残渣５ｄの比較的薄い皮膜によって完全に覆われている。アンダーフィル４はＬＧＡパッケージ２とは完全に接着するが、回路基板１ｐと接着できない。アンダーフィル４は半田接合部３の形状を保持する。このような領域をフラックス残渣領域Ｐ（ＦＲ３）と呼ぶ。
【００３１】
フラックス拡散領域Ｒ１の中心部に位置する半田接合部３と隣接する半田接合部３の間には、ＦＲ４の状態のフラックス残渣５ｄが広がる。つまり、回路基板１ｐはフラックス残渣５ｄの比較的厚い皮膜によって覆われている。アンダーフィル４はＬＧＡパッケージ２とは完全に接着しているが、回路基板１ｐと接着できていない。アンダーフィル４は、部分的にしか半田接合部３の形状を保持できない。このような領域をフラックス残渣領域Ｐ（ＦＲ４）と呼ぶ。
【００３２】
フラックス拡散領域Ｒ１の中心部に位置する隣接する半田接合部３の間には、ＦＲ５の状態のフラックス残渣５ｄが広がる。つまり、回路基板１ｐとＬＧＡパッケージ２との間の空間はフラックス残渣５ｄによって埋められている。従って、アンダーフィル４は回路基板１ｐおよびＬＧＡパッケージ２と接着できず、また半田接合部３の形状を保持することもできない。このような領域をフラックス残渣領域Ｐ（ＦＲ５）と呼ぶ。
【００３３】
回路基板１ｐ上に、領域Ｐ（ＦＲ５）のようにフラックス残渣で塞がれた箇所が点在すると、アンダーフィル４が毛細管現象によって浸透する際、フラックス残渣で塞がれた箇所を避けるようにして複数の方向から進む。その結果、図１４の例では示されていないが、場所によっては空気を隙間に閉じ込めて気泡を生成する。閉じ込められた空気（気泡）はアンダーフィル４の加熱硬化時に膨張して、アンダーフィル４を更に排除し、結果的にアンダーフィル４と回路基板１ｐやＬＧＡパッケージ２との接触面積を狭めることになり、十分な接続強度を確保できなくなる。
【００３４】
上述したように、半田から分離したフラックス残渣５ｄが回路基板１ｐの端子１１間に存在する場合、フラックス残渣５ｄによってアンダーフィル４の充填が妨げられ、回路基板１ｐとＬＧＡパッケージ２と間の十分な接続強度を確保できなくなる。またアンダーフィル４による半田接合部３の形状保持機能も十分発揮できなくなる。
【００３５】
上述の問題点を解決する方法として、リフロー処理による半田付け工程が終了した後に、実装構造体ＭＳｐを洗浄してフラックス残渣を除去することが考えられる。しかし、フラックス残渣の洗浄は製造工程を複雑にし、またフラックス残渣の洗浄で生じる物質は環境汚染の原因となる。そのため、フラックス残渣を洗浄しないで半田付けを行うことが望ましい。
【００３６】
フラックス残渣を洗浄しないまま、回路基板とパッケージとの間にアンダーフィルを充填し、しかも十分な接続強度を確保する手段として、回路基板を貫通する通気孔を設けることが提案されている（特許文献１参照）。
【特許文献１】特開２００６−２９４８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３７】
しかし、半田から分離したフラックスは液体であり、フラックス源（半田接合部）から通気孔までの間を液状のフラックスが移動する。つまり回路基板上をフラックスが拡散し、通過した跡にフラックス残渣が残る。
【００３８】
またフラックス残渣の残留を抑制するためには、通気孔の数を多くし、さらに通気孔の径を大きくする必要がある。しかし、液状フラックスの排出が促進できたとしても、アンダーフィルの充填工程において、通気孔からアンダーフィルが外部に排出されることになる。その結果、回路基板と電子部品との接続強度を補強するのに十分な量のアンダーフィルを確保できなくなる恐れがある。
【００３９】
そこで本発明は、回路基板と電子部品との間のアンダーフィルによる接続強度を確保し、ひいてはランドと端子との間の安定した電気的接続を実現できる実装構造体を提供することを目的とする。
【課題を解決するための手段】
【００４０】
本発明は、下面に複数のランドが設けられた平板状の電子部品と、実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、
前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極であり、前記電子部品の下面と前記回路基板の実装面とは、その間に充填されたアンダーフィルで接続されている、実装構造体に関する。あるいは、本発明は、下面に複数のランドが設けられた平板状の電子部品と、実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲む、前記回路基板に設けられた壁により囲まれた部分、または前記回路基板に設けられた溝であり、前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されている、実装構造体に関する。あるいは、本発明は、平板状の電子部品とで実装構造体を構成し、かつ実装面に、前記平板状の電子部品の下面に設けられた複数のランドのそれぞれに対応する複数の端子が設けられた回路基板であって、前記複数のランドと複数の端子との接合に用いられる半田から分離したフラックスを収容するフラックス収容手段を備え、前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極であり、前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されている、回路基板に関する。あるいは、本発明は、平板状の電子部品とで実装構造体を構成し、かつ実装面に、前記平板状の電子部品の下面に設けられた複数のランドのそれぞれに対応する複数の端子が設けられた回路基板であって、前記複数のランドと複数の端子との接合に用いられる半田から分離したフラックスを収容するフラックス収容手段を備え、前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲む、前記回路基板に設けられた壁により囲まれた部分、または前記回路基板に設けられた溝であり、前記電子部品の下面と前記回路基板の実装面とは、その間に充填されたアンダーフィルで接続されている、回路基板に関する。
【００４３】
前記ダミー電極の表面が、ソルダーレジスト膜で覆われていてもよい。
【００４４】
前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されていることが好ましく、また前記半田は、その側面形状にそって硬化された前記アンダーフィルによって固定されていることが好ましい。
【発明の効果】
【００４５】
本発明にかかる実装構造体は、リフロー処理時に、半田から滲み出したフラックスが回路基板の実装面上を拡がるのを抑制できる。結果として、回路基板と電子部品との間のアンダーフィルによる十分な接続強度を確保できる。
【発明を実施するための最良の形態】
【００４６】
本発明の実施の形態にかかる実装構造体のそれぞれについて詳述する前に、本発明にかかる実装構造体の特徴について説明する。本発明の実装構造体は、回路基板を除いて上述の従来の実装構造体と同様の構成を有している。本発明の回路基板には、従来の回路基板が有しない、リフロー処理時に半田から分離するフラックスを収納する手段が設けられている。
【００４７】
同手段により、回路基板の実装面と電子部品の下面との隙間にフラックスが拡がるのを抑えられる。その結果、回路基板の実装面、およびＬＧＡパッケージの下面に対するアンダーフィルの接触面積を確保できる。これにより、回路基板と電子部品との間の接続強度を補強するというアンダーフィルの機能が十分発揮される。
【００４８】
以下に、図面を参照して、実施の形態のそれぞれについて詳述する。図中、従来の実装構造体と同一の機能を有する部材には同一の符号を付して説明を省略する。
【００４９】
（実施の形態１）
図１、図２および図３を参照して、本発明の実施の形態１にかかる実装構造体について説明する。実施の形態１にかかる実装構造体ＭＳａは、従来の実装構造体ＭＳｐと同様に（図１１参照）、回路基板１ａの実装面にＬＧＡパッケージ２が取り付けられている。図１に、実施の形態１にかかる実装構造体ＭＳａのＬＧＡパッケージ２を外した状態を示す。また図２に、図１のII−II線に沿って切断した実装構造体ＭＳａの要部断面を示す。
【００５０】
一部の端子１１からは電気接続用の配線が引き出されているが、図１〜図３では、見易さを考慮して配線を省略している。また、回路基板１ａの内部には、スルーホールを含む立体的な配線が形成されているが、本発明とは直接関係しないため、省略している。
【００５１】
マトリクス状に形成されたＬＧＡパッケージ２のランド２１と、同じくマトリクス状に形成された回路基板１ａの端子１１とは半田で接合され、半田接合部３を形成している。通常、ランドの径は０．３〜０．６ｍｍ、ランドのピッチは０．５〜１ｍｍである。ランド２１は、例えばＷ／Ｎｉ／Ａｕの積層構造をなしており、パッケージの表面から順に、約１０μｍ厚のＷと約５μｍ厚のＮｉが積層され、その表面が約０．６μｍ厚のＡｕメッキで覆われている。端子１１は、ＣｕまたはＣｕに錫、亜鉛、ニッケルまたは金のメッキを施したものであり、その厚みは２０〜７０μｍである。また半田はＳｎを含む。
【００５２】
図１に示すように、回路基板１ａの実装面Ｓｍには、リフロー処理時に半田接合部３から滲み出してくるフラックス５を収容するリング状の溝１２が、端子１１の周囲に形成されている。図２に示すように、半田接合部３の表面を伝わって端子１１に到達したフラックス５は、溝１２の中に流れ込んで収容されるため、回路基板１ａの実装面Ｓｍ上に拡散することが阻止される。その結果、前述の図１３Ｂ〜図１３Ｅで説明したＦＲ２〜ＦＲ５の状態のフラックス残渣の発生を防止できる。
【００５３】
リング状溝１２の深さＤ１と幅Ｗ１（図２参照）は、フラックス５の量によって調整する必要がある。すなわちリング状の溝１２の容積は、１つの半田接合部３から分離されるフラックス５を収容し、かつ実装面上にフラックス５が拡散しない程度の大きさにする必要がある。幅Ｗ１をあまり広くすると、アンダーフィル４と回路基板１ａとの接触面積が小さくなるため好ましくない。またリング状溝１２の深さＤ１をあまり深くすると、回路基板１ａの機械的な強度が弱くなるため好ましくない。通常の仕様のＬＧＡパッケージ２を回路基板１ａに実装する場合、リング状溝１２の深さＤ１は５〜５０μｍ、幅Ｗ１は５０〜５００μｍであることが好ましい。
【００５４】
次に、実装構造体ＭＳａの製造方法について説明する。最初に回路基板１ａの製造方法について説明する。前述したように実装構造体の回路基板には、一般的に、立体的な配線が内部に形成された多層の回路基板が用いられる。多層の回路基板は、プリプレグや銅箔等を積み重ねた後、ドリルやレーザの加工でビアやスルーホールを形成し、レジストで表面を保護することにより作成される。しかし、回路基板の内部構造は、本発明とは直接的には関係しない。そこで説明を分かり易くするため、ここでは、単層の絶縁層を有する回路基板を作成する場合を例に挙げて説明する。
【００５５】
エポキシ樹脂等の耐熱性、誘電特性、絶縁特性および加工性に優れた熱硬化性の樹脂を補強材であるガラス繊維に含浸させてプリプレグを作成する。
【００５６】
次に、プリプレグの一方の面に銅箔を貼り付けた後、プレス機でプリプレグの両面を挟んだ状態で加圧および加熱し、樹脂を硬化させると共に、銅箔を樹脂に固定する。
【００５７】
次に、フォトリソグラフィおよびエッチングにより、樹脂基材の表面に貼り付けられた銅箔を加工して、端子１１を含む配線パターンを形成する。
【００５８】
次に、樹脂基材の所定の箇所にレーザ光を照射して、所定の深さのリング状の溝を形成する。このようにして配線パターンおよびリング状溝１２が形成された回路基板１ａが完成する。
【００５９】
次に、このようにして作成された回路基板１ａの端子１１上に、スクリーン印刷によって半田ペーストを塗布し、更にその上にＬＧＡパッケージ２を、ランド２１が端子１１に対向する状態で載置する。
【００６０】
このようにして、回路基板１ａにＬＧＡパッケージ２が仮止めされた実装構造体ＭＳａを、リフロー処理することにより、回路基板１ａの端子１１とＬＧＡパッケージ２のランド２１が半田によって接合される。
【００６１】
次に、回路基板１ａとＬＧＡパッケージ２との隙間にアンダーフィル４を充填する。前述の図１１で説明したのと同様に、アンダーフィル４の溶液を、回路基板１ａとＬＧＡパッケージ２の境に滴下する。通常、アンダーフィル４の粘度は１０Ｐａ・ｓ以下である。塗布時にアンダーフィル４を摂氏数十度まで加熱しても良い。
【００６２】
液状のアンダーフィル４は、毛細管現象によって回路基板１ａとＬＧＡパッケージ２との間に浸透して拡がる。この際、フラックス残渣５ｄは端子１１の周囲に形成されたリング状溝１２に収容されているため、アンダーフィル４の浸透を妨げない。回路基板１ａとＬＧＡパッケージ２との間に浸透したアンダーフィル４は、その後加熱され硬化して、回路基板１ａとＬＧＡパッケージ２を機械的に接続し、また半田接合部３の形状を保持するように機能する。このようにして実装構造体ＭＳａが完成する。
【００６３】
図３に、本実施の形態の実装構造体ＭＳａの変形例を示す。図３は、図２の回路基板１
ａを回路基板１ｂに置き換えたものである。回路基板１ｂでは、フラックス５を収容する手段として、端子１１を取り囲むようにリング状の壁１３が設けられている。リング状壁１３は長方形の断面を有するように形成されている。
【００６４】
リング状壁１３の機能はリング状溝１２のそれと変わらない。すなわち、半田ペーストの加熱時に、半田接合部３から分離したフラックス５をリング状壁１３で囲まれた部分に収容し、フラックス５が隣接する端子１１との間に拡散するのを防止する。リング状壁１３の高さＨ１や端子１１との間の間隔Ｓ１は、リング状溝１２と同様に、収容するフラックスの量に従って適宜設定される。
【００６５】
回路基板１ｂの実装面Ｓｍに壁１３を形成する方法について簡単に説明する。通常、回路基板１ｂの配線パターンは、回路基板１ｂの実装面Ｓｍに貼り付けた銅箔にフォトリソグラフィ処理およびエッチング処理を施すことにより形成される。この際、銅箔の一部を残すことにより、壁１３を併せて形成できる。
【００６６】
（実施の形態２）
図４および図５を参照して、本発明の実施の形態２にかかる実装構造体について説明する。図４に、図１と同様に本実施の形態にかかる実装構造体ＭＳｃのＬＧＡパッケージ２を外した状態を示す。また図５に、図４のＶ−Ｖ線に沿って切断した実装構造体ＭＳｃの要部断面を示す。
【００６７】
実施の形態１では、フラックス残渣５ｄを収容する手段として、回路基板１ａの端子１１の周りに形成したリング状溝、もしくは回路基板１ｂの端子１１の周りに形成したリング状壁１３で囲まれた空間を用いている。
【００６８】
これに対し本実施の形態では、フラックス５を収容する手段として、隣り合う２つのリング状溝が１つの長方形の溝で連結された連結溝１４を用いている。連結溝１４において、リング状溝１２に相当する２つのリング状溝部１４−１が連結溝部１４−２によって接続されている。
【００６９】
リング状溝１２（図１参照）で収容しきれないほどの大量のフラックスでも、リング状溝部１４−１を介して連結溝部１４−２に導かれて、連結溝１４の全体で収容できる。つまり、リング状溝部１４−１の容量がリング状溝１２の容量と同じであれば、連結溝１４の容量はリング状溝１２に比べて連結溝部１４−２の１／２だけ大きくできる。言い換えれば、連結溝部１４−２の１／２だけリング状溝部１４−１の容量を小さくして、連結溝１４としてはリング状溝１２と同じ容量にできる。
【００７０】
リング状溝部１４−１から溢れたフラックス５をこの長方形状の連結溝部１４−２に収容することにより、フラックス５の拡散を防止する効果が高まる。例えば、フラックス残渣５の量が多く、前述の図１５に示したように、フラックス残渣領域Ｐ（ＦＲ２）およびフラックス残渣領域Ｐ（ＦＲ３）が発生してしまうような場合であっても、フラックス５を連結溝部１４−２内に閉じこめることによって、これらの領域の発生をより効果的に防止できる。
【００７１】
図６Ａに、図４のVI−VI線に沿って切断した連結溝部１４−２の短手方向の断面を
示す。連結溝部１４−２は溝壁が回路基板１ｃの実装面Ｓｍに対し概ね直角に形成されている。しかし、連結溝部１４−２の溝壁は、図６Ｂに示すように回路基板１ｃの実装面Ｓｍに対し鈍角になるように形成しても良い。
【００７２】
連結溝１４の向きは、特に限定されない。ただし、アンダーフィル４の充填を考慮すると、連結溝１４は、その長方方向がアンダーフィル４の浸透方向に平行になるように配置されることが好ましい。この理由について簡単に説明する。
【００７３】
リフロー処理後の実装構造体ＭＳｃの端部に塗布されたアンダーフィル４は、毛細管現象によって回路基板１ｃとＬＧＡパッケージ２との間を放射状に浸透しようとする（図１１参照）。その際、アンダーフィル４は、回路基板１ｃ上に設けられた連結溝１４を迂回して浸透しなければならない。特に、連結溝部１４−２がアンダーフィル４の浸透方向に対し直交する方向に配置されている場合、アンダーフィル４の浸透に対して障害として働く。
【００７４】
その結果、回路基板１ｃの中央部と周辺部でアンダーフィル４の浸透速度に差が生じ、異なる方向から浸透するアンダーフィル４によって浸透方向の先端部に空気が閉じ込められる場合がある。空気が閉じ込められた領域ではアンダーフィル４による補強効果を発揮できない。よって、連結溝１４を設ける場合には、回路基板１上のアンダーフィル４の浸透速度が場所によって大きく異ならないように考慮する必要がある。
【００７５】
回路基板１ｃの作成については、実施の形態１の回路基板１ａの作成と同様の方法で作成できるので、説明を省略する。
【００７６】
図７Ａおよび図７Ｂを参照して、連結溝１４の変形例について説明する。図７Ａに示す変形例では、リング状壁１３（図３参照）に相当する２つのリング状壁部１５−１が２つの連結壁部１５−２で接続されて連結壁１５が構成されている。これらの壁で囲まれた空間にフラックス５が収容される。
【００７７】
図７Ｂに示す例では、連結溝１４から２つのリング状溝部１４−１が取り除かれている。つまり、連結溝部１４−２に相当する矩形溝１６が隣り合う２つの端子１１を接続するように形成されている。矩形溝１６の形状が単純なため製造がしやすい。半田接合部３から分離されるフラックスの量が少ない場合には、このような溝でも、フラックス５を収容する手段として十分な効果を発揮する。連結壁１５および矩形溝１６の容積は、そこに収容されるフラックス５の量によって適宜設定される。
【００７８】
（実施の形態３）
図８および図９を参照して、本発明の実施の形態３にかかる実装構造体について説明する。図８に、本実施の形態にかかる実装構造体ＭＳｄの一部を四角形状に切り出した部分の平面図を示す。図８に示す実装構造体ＭＳｄは、図１のそれと同様にＬＧＡパッケージが外されている。また図９に、図８のIX−IX線に沿って切断した実装構造体ＭＳｄの断面を示す。
【００７９】
図１に示した実装構造体ＭＳａと同様に、ＬＧＡパッケージの下面にはマトリクス状にランド２１が形成され、また回路基板１ｄの実装面Ｓｍにもマトリクス状に端子１１が形成されている。しかし実装構造体ＭＳａと異なり、回路基板１ｄに設けられた２つの端子１１の間は配線１７ａで接続され、また一方の端子１１からは配線１７ｂが延出している。また端子１１、配線１７ａおよび１７ｂを、間隔を隔てて取り囲むようにダミー電極１８が設けられている。さらにダミー電極１８の表面はソルダーレジスト膜１９で覆われている。
【００８０】
ダミー電極１８は、回路基板１ｄの実装面Ｓｍのうち端子１１、配線１７ａおよび１７ｂを除く領域を銅箔で覆ったものであり、回路基板１ｄの強度向上および高周波特性の改善を目的として設けられている。高周波特性の改善を目的とする場合は、ダミー電極１８は接地される。配線１７ａおよび１７ｂがない場合には、ダミー電極１８は、図３に示したリング状壁１３と同様に、端子１１を取り囲むように形成される。
【００８１】
ソルダーレジスト膜１９は、端子１１を半田付けする際に、端子１１以外の場所に半田が流れないように、銅箔の表面を樹脂で覆ったものである。ソルダーレジスト膜１９の厚みは、通常２０〜３０μｍである。
【００８２】
実施の形態１の実装構造体ＭＳａでは、半田から分離したフラックス５を収容する手段をリング状の溝や壁で構成していた。これに対し、本実施の形態の実装構造体ＭＳｄでは、フラックスを収容する手段を、端子１１を取り囲むように配置されたダミー電極１８（更にソルダーレジスト膜１９）で構成している。
【００８３】
すなわち本実施の形態の実装構造体ＭＳｄは、回路基板の強度向上および高周波特性の改善を目的として設けられたダミー電極１８（更にはソルダーレジスト膜１９）を、フラックスを収容する手段と兼用している。リフロー処理時に半田接合部３から分離したフラックス５は、ダミー電極１８およびソルダーレジスト膜１９によって形成された溝の中に流れ込んで収容されるため、フラックスが回路基板１ｄの実装面Ｓｍ上に拡散するのを阻止できる。
【００８４】
ソルダーレジスト膜１９は、フラックスを収容する手段として不可欠なものではないが、ダミー電極１８の表面を一定の厚さで覆うことにより溝の容積が増加する。その意味において、ソルダーレジスト膜１９はフラックス収容手段の一部を構成している。
【００８５】
またソルダーレジスト膜１９で覆われた回路基板１ｄの実装面Ｓｍのうち、配線１７ａとダミー電極１８、および配線１７ｂとダミー電極１８で挟まれた部分にもフラックスを収容できる。この部分はソルダーレジスト膜１９により溝の深さが若干浅くなるが、収容するフラックスの量が少なければ問題はない。配線１７ｂとダミー電極１８よって形成される溝は、一方（図８では右端）が開放されているため、ここからフラックスが外部に漏れ出す恐れがある。それを避けたい場合には、その部分のソルダーレジスト膜１９を厚くするなどの対策が必要となる。
【００８６】
回路基板１ｄの実装面Ｓｍからソルダーレジスト膜１９の上面までの高さＨ２、および端子１１とソルダーレジスト膜１９との間の間隔Ｓ２は、実施の形態１のリング状溝１２と同様に、収容するフラックス５の量に従って適宜設定される。
【００８７】
次に、回路基板１ｄの作成方法について、図１０を参照して説明する。最初に配線パターンを形成する。図１０の（Ａ）に示すように、離形フィルム３０の一方の面に銅箔を接着した後、フォトリソグラフィ工程およびエッチング工程を経て、端子１１やダミー電極１８を含む配線パターンを形成する。離形フィルム３０としては、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイドのフィルムを用いることができる。
【００８８】
次に、図１０の（Ｂ）に示すように、あらかじめ作成した回路基材３１の実装面Ｓｍに、離形フィルム３０上に形成された配線パターン（端子１１、ダミー電極１８）を位置決めした後接着する。その後、離形フィルム３０を配線パターンから剥離する。回路基材３１の内部には、スルーホールを含む立体的な配線が形成されているが、図では省略している。
【００８９】
次に、図１０の（Ｃ）に示すように、配線パターン（端子１１、ダミー電極１８）が形成された回路基材３１の実装面Ｓｍに、スクリーン印刷でソルダーレジストを塗布し、一定の厚さのソルダーレジスト膜１９を形成する。
【００９０】
次に、図１０の（Ｄ）に示すように、フォトリソグラフィ工程およびエッチング工程を経て、端子１１上に形成されたソルダーレジスト膜１９を除去する。
【００９１】
このようにして作成された回路基板１ｄに、実施の形態１で説明したのと同様の方法で、ＬＧＡパッケージ２を半田付けして、実装構造体ＭＳｄを完成させる。
【００９２】
このように本実施の形態の実装構造体ＭＳｄは、回路基板の強度向上および高周波特性の改善を目的として設けられたダミー電極１８（更にはソルダーレジスト膜１９）を、フラックスを収容する手段として兼用しており、回路基板１ｄを作成する際に新たな工程を付加する必要がないため、実装構造体ＭＳｄの製造コストを抑える観点より、そのメリットは大きい。
【００９３】
以上説明したように、本発明にかかる実装構造体は、リフロー処理時に半田から分離するフラックスを収容する手段として、回路基板の実装面に設けられたダミー電極を利用している。これにより、既存の実装構造体に簡単な構成を付加し、もしくは既存の実装構造体の形状を若干変更するだけで、フラックスが回路基板の実装面上に拡がるのを防止できる。その結果、アンダーフィルによる回路基板と電子部品との十分な接続強度を確保し、またアンダーフィルによる半田接合部の形状保持機能を実現する。
【００９４】
上述した実施の形態では、電子部品としてＬＧＡパッケージを用いる場合について説明したが、本発明はこれに限定されず、ＢＧＡ（ボール・グリッド・アレイ）やＣＳＰ（チップ・サイズ・パッケージ）等の他のパッケージを用いた電子部品にも適用されることは云うまでもない。
【産業上の利用可能性】
【００９５】
本発明は、回路基板上にＬＧＡ、ＢＧＡ、ＣＳＰ等の表面実装型の電子部品が実装された実装構造体に広く適用できる。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の形態１にかかる実装構造体から電子部品を取り除いた状態を示す平面図である。
【図２】図１のII−II線に沿って切断した実施の形態１にかかる実装構造体の要部断面図である。
【図３】実施の形態１の変形例にかかる実装構造体の要部断面図である。
【図４】本発明の実施の形態２にかかる実装構造体から電子部品を取り除いた状態を示す平面図である。
【図５】図４のＶ−Ｖ線に沿って切断した実施の形態２にかかる実装構造体の要部断面図である。
【図６Ａ】図４のVI−VI線に沿って切断した実施の形態２にかかる実装構造体の要部断面図である。
【図６Ｂ】実施の形態２の変形例にかかる実装構造体の要部断面図である。
【図７Ａ】実施の形態２の変形例にかかる実装構造体の連結壁を示す平面図である。
【図７Ｂ】実施の形態２の変形例にかかる実装構造体の矩形溝を示す平面図である。
【図８】本発明の実施の形態１にかかる実装構造体から電子部品を取り除いた状態を示す要部平面図である。
【図９】図８のIX−IX線で切断した実施の形態３にかかる実装構造体の要部断面図である。
【図１０】実施の形態３にかかる実装構造体に用いる回路基板の作成工程を示す要部断面図である。
【図１１】従来の実装構造体の外観を示す斜視図である。
【図１２】図１１のXII−XII線に沿って切断した従来の実装構造体の要部断面図である。
【図１３】図１２に示した従来の実装構造体における、フラックス残渣の状態の説明図である。
【図１４】図１１の従来の実装構造体から電子部品を取り除いた状態を示す平面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿って切断した従来の実装構造体の要部断面図である。
【符号の説明】
【００９７】
ＭＳａ〜ＭＳｄ    実装構造体
１ａ〜１ｄ    回路基板
２    ＬＧＡパッケージ
３    半田接合部
４    アンダーフィル
５    フラックス
５ｄ    フラックス残渣
１１    端子
１２    リング状溝
１３    リング状壁
１４    連結溝
１５    連結壁
１６    矩形溝
１７ａ、１７ｂ    配線
１８    ダミー電極
１９    ソルダーレジスト膜
２１    ランド
３０    離形フィルム
３１    回路基材
【図１】
0005153574.tif 000002
【図２】
0005153574.tif 000003
【図３】
0005153574.tif 000004
【図４】
0005153574.tif 000005
【図５】
0005153574.tif 000006
【図６Ａ】
0005153574.tif 000007
【図６Ｂ】
0005153574.tif 000008
【図７Ａ】
0005153574.tif 000009
【図７Ｂ】
0005153574.tif 000010
【図８】
0005153574.tif 000011
【図９】
0005153574.tif 000012
【図１０】
0005153574.tif 000013
【図１１】
0005153574.tif 000014
【図１２】
0005153574.tif 000015
【図１３】
0005153574.tif 000016
【図１４】
0005153574.tif 000017
【図１５】
0005153574.tif 000018