(57)【特許請求の範囲】
【請求項１】
入力パケットを蓄積するパケットバッファの蓄積量を監視する監視手段と、
前記監視手段の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段へ供給する電力を停止する電力制御手段とを有し、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測手段を含み、
前記電力制御手段は、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止することを特徴とする情報通信機器。
【請求項２】
前記処理手段は、Ｎ個（Ｎは１以上の整数）のパケット処理手段と、（Ｎ−１）個のクロック乗換手段とからなり、
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段へ供給する電力を停止することを特徴とする請求項１記載の情報通信機器。
【請求項３】
前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に対応して設けられかつ前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に供給する電力をＯＮ／ＯＦＦする２Ｎ−１個の電源ゲート手段を含み、
前記電力制御手段は、前記２Ｎ−１個の電源ゲート手段に対して前記電力を停止するか否かを指示することを特徴とする請求項２記載の情報通信機器。
【請求項４】
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の停止とする時刻を徐々に遅らせていくことを特徴とする請求項２または請求項３記載の情報通信機器。
【請求項５】
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の供給とする時刻を徐々に遅らせていくことを特徴とする請求項２から請求項４のいずれか記載の情報通信機器。
【請求項６】
入力トラフィック容量が変動しかつ処理を行わない待機状態を許容できないパケット通信機器であること特徴とする請求項１から請求項５のいずれか記載の情報通信機器。
【請求項７】
入力トラフィック容量が変動しかつ処理を行わない待機状態を許容できない情報通信機器に用いる低消費電力回路であって、
入力パケットを蓄積するパケットバッファの蓄積量を監視する監視手段と、
前記監視手段の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段への電力を停止する電力制御手段とを有し、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測手段を含み、
前記電力制御手段は、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止することを特徴とする低消費電力回路。
【請求項８】
前記処理手段は、Ｎ個（Ｎは１以上の整数）のパケット処理手段と、（Ｎ−１）個のクロック乗換手段とからなり、
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段へ供給する電力を停止することを特徴とする請求項７記載の低消費電力回路。
【請求項９】
前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に対応して設けられかつ前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に供給する電力をＯＮ／ＯＦＦする２Ｎ−１個の電源ゲート手段を含み、
前記電力制御手段は、前記２Ｎ−１個の電源ゲート手段に対して前記電力を停止するか否かを指示することを特徴とする請求項８記載の低消費電力回路。
【請求項１０】
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の停止とする時刻を徐々に遅らせていくことを特徴とする請求項８または請求項９記載の低消費電力回路。
【請求項１１】
前記電力制御手段は、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の供給とする時刻を徐々に遅らせていくことを特徴とする請求項８から請求項１０のいずれか記載の低消費電力回路。
【請求項１２】
入力トラフィック容量が変動しかつ処理を行わない待機状態を許容できない情報通信機器に用いる消費電力削減方法であって、
入力パケットを蓄積するパケットバッファの蓄積量を監視する監視処理と、
前記監視処理の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段への電力を停止する電力制御処理とを含み、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測処理を含み、
前記電力制御処理において、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止することを特徴とする消費電力削減方法。
【請求項１３】
前記処理手段は、Ｎ個（Ｎは１以上の整数）のパケット処理手段と、（Ｎ−１）個のクロック乗換手段とからなり、
前記電力制御処理において、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段へ供給する電力を停止することを特徴とする請求項１２記載の消費電力削減方法。
【請求項１４】
前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に対応して設けられかつ前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々に供給する電力をＯＮ／ＯＦＦする２Ｎ−１個の電源ゲート手段を設け、
前記電力制御処理において、前記２Ｎ−１個の電源ゲート手段に対して前記電力を停止するか否かを指示することを特徴とする請求項１３記載の消費電力削減方法。
【請求項１５】
前記電力制御処理において、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の停止とする時刻を徐々に遅らせていくことを特徴とする請求項１３または請求項１４記載の消費電力削減方法。
【請求項１６】
前記電力制御処理において、前記Ｎ個のパケット処理手段及び前記（Ｎ−１）個のクロック乗換手段各々におけるパケットの伝達の流れに沿って前記電源ゲート手段への指示を前記電力の供給とする時刻を徐々に遅らせていくことを特徴とする請求項１３から請求項１５のいずれか記載の消費電力削減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法に関し、特にパケット通信機器等の情報通信機器における消費電力の削減に関する。
【背景技術】
【０００２】
地球環境保全に向けて省エネルギー対策が世界レベルで検討される中、省エネルギ及び二酸化炭素排出量削減に向けた法制化検討も各国で議論され始めている。一般的には、運輸、物流及び製造に伴うエネルギ消費が対象と受け取られることが多いが、コンピュータ、サーバ等の電子機器同様に情報通信機器やネットワークインフラ関連のエネルギ消費量の増加も注目されつつある。
【０００３】
コンピュータ、サーバ等の電子機器では、演算処理を行わない（いわゆる待機状態と呼ばれる）時間が比較的多いことから、待機状態の消費電力を抑制することで平均消費電力量を削減することが可能であり、換算される二酸化炭素排出量の削減に寄与できる効果が高い。
【０００４】
一方、情報通信機器においては、アナログ通信からディジタル通信に変化しながらも、常にデータ通信可能な状態を保持していることが求められるため、コンピュータ、サーバ等の電子機器のように待機状態を許容できない前提条件がある。すなわち、情報通信機器においては、定常動作電力値を下げるしか、平均消費電力量を削減することができないことになる。
【０００５】
このため、情報通信機器における電力削減は、もっぱら電子部品の高集積化と、電子部品の微細化に伴う動作電圧の低電圧化というデバイス技術の視点での手法が主流である。
【０００６】
しかしながら、電子部品の微細化に伴う動作電圧の低電圧効果については、その動作電圧が１ボルトを下回るようになり、動作電圧の低下幅が鈍化する傾向にあり、高集積化による効果も鈍化傾向にあるのが実状である。このため、情報通信機器では、大幅な消費電力低下が困難になってきている。
【０００７】
また、電子部品の微細化が進み、９０ｎｍを下回るようになり、漏れ電流が増大して無視できない値になってきたため、デバイスベンダー毎にデバイス技術による研究が行われているものの、待機状態時の消費電力が大幅に増大しつつある。
【０００８】
一方、回路設計の視点による対策も研究されている。設計電子部品内部回路構成の主流であるクロック同期回路構成及び方式としては、クロックを用いない非同期回路構成及び方式を採用することで、低消費電力化を図る試みも徐々に進んでいる。
【０００９】
次に、本発明に関連する技術に基づく構成例について図４を参照して説明する。図４においては、入力トラフィック容量が変動するパケット通信機器のパケット処理機能の構成例を示している。
【００１０】
パケット入力端４１からパケットが入力されると、そのパケットはパケットバッファＦ部４２に蓄積される。パケットバッファＦ部４２から第一のパケット処理Ａを行うパケット処理Ａ部４３にパケットが受け渡されると、パケット処理Ａ部４３では、そのパケットに対して第一のパケット処理Ａが行われる。
【００１１】
パケット処理Ａ部４３で第一のパケット処理Ａが実行されたパケットは、クロック乗換Ｄ部４４を介して第二のパケット処理Ｂを行うパケット処理Ｂ部４５に受け渡される。パケット処理Ｂ部４５では、そのパケットに対して第二のパケット処理Ｂが行われる。
【００１２】
パケット処理Ｂ部４５で第二のパケット処理Ｂが実行されたパケットは、クロック乗換Ｅ部４６を介して第三のパケット処理Ｃを行うパケット処理Ｃ部４７に受け渡される。パケット処理Ｃ部４７では、そのパケットに対して第三のパケット処理Ｃが行われる。
【００１３】
パケット処理Ｃ部４７で第三のパケット処理Ｃが実行されたパケットは、パケットバッファＧ部４８に受け渡され、パケットバッファＧ部４８に蓄積された後、パケット出力端４９から出力される。
【００１４】
電源部５１は、電源部入力端５０から入力された電力から各構成ブロック（パケットバッファＦ部４２、パケット処理Ａ部４３、クロック乗換Ｄ部４４、パケット処理Ｂ部４５、クロック乗換Ｅ部４６、パケット処理Ｃ部４７、パケットバッファＧ部４８）に必要な電流容量と電源電圧とを作り、各構成ブロックに供給する。
【００１５】
上記の電子機器における電力制御を行う装置としては、下記の特許文献１，２に記載の技術がある。特許文献１に記載の技術では、パワーテーブル中の電力制御情報とプロセッサの種々の動作条件とを書換え可能としている。また、特許文献２に記載の技術では、実行アドレスに応じてプロセッサ内部の消費電力を制御することとし、特に複数の部分からなるプログラムを実行するプロセッサでは、実行しているプログラムの部分に応じてプロセッサ内部の消費電力を制御している。
【特許文献１】特開２００２−１８２８０７号公報
【特許文献２】特開２００３−２７１２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した情報通信機器における電力削減の手法では、定常動作電力と待機状態の消費電力とを下げることで平均消費電力量の削減効果を狙っているが、一般的な電子部品、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）における開発手法として非同期回路構成及び方式を採用するには、設計及び検証のための開発ツールが整備されていないため、一般の開発者には活用の機会がないのが課題である。
【００１７】
このため、上述したパケット処理機能の構成例では、入力パケット間隔が大きくなり、入力トラフィック容量が低くなり、パケット処理Ａ部、パケット処理Ｂ部及び、パケット処理Ｃ部にパケットが存在せず、パケット処理動作を必要としない時でも電源部から電力が供給される。
【００１８】
そのため、上述したパケット処理機能の構成例では、各パケット処理部でパケット処理を必要としない時でも電力が供給されているので、各部の電力消費が定常的に発生する、所謂、待機電力と呼ばれる電力消費がある。したがって、上述したパケット処理機能の構成例では、低トラフィック時にも関わらず、平均動作消費電力量が大きく低減されることがないという課題がある。
【００１９】
尚、上述した特許文献１，２に記載の技術は、プロセッサ内部の消費電力を制御するものであり、上記の課題を解決することはできない。
【００２０】
そこで、本発明の目的は上記の問題点を解消し、搭載する電子部品の平均消費電力量を、入力トラフィック容量最大の場合のスループットを損なうことなく、最大容量以下の低いトラフィック入力時に回路の消費電力を低くすることができる情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明による情報通信機器は、入力パケットを蓄積するパケットバッファの蓄積量を監視する監視手段と、
前記監視手段の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段へ供給する電力を停止する電力制御手段とを備え、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測手段を含み、
前記電力制御手段は、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止している。
【００２２】
本発明による低消費電力回路は、入力トラフィック容量が変動しかつ処理を行わない待機状態を許容できない情報通信機器に用いる低消費電力回路であって、
入力パケットを蓄積するパケットバッファの蓄積量を監視する監視手段と、
前記監視手段の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段への電力を停止する電力制御手段とを有し、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測手段を含み、
前記電力制御手段は、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止している。
【００２３】
本発明による消費電力削減方法は、入力トラフィック容量が変動しかつ処理を行わない待機状態を許容できない情報通信機器に用いる消費電力削減方法であって、
入力パケットを蓄積するパケットバッファの蓄積量を監視する監視処理と、
前記監視処理の監視結果に基づいて前記パケットバッファに蓄積されたパケットを処理する処理手段への電力を停止する電力制御処理とを含み、
前記パケットバッファから送られてきたパケットバッファ蓄積量信号を基に前記パケットバッファに前記入力パケットが蓄積されていない空き状態時間を検出する空き状態時間計測処理を含み、
前記電力制御処理において、前記空き状態時間が最大パケット蓄積量である全パケット処理伝達遅延時間よりも大きくなった時点から前記空きの状態でなくなるまで前記処理手段へ供給する電力を停止している。
【発明の効果】
【００２４】
本発明は、上記のような構成及び動作とすることで、搭載する電子部品の平均消費電力量を、入力トラフィック容量最大の場合のスループットを損なうことなく、最大容量以下の低いトラフィック入力時に回路の消費電力を低くすることができるという効果が得られる。
【発明を実施するための最良の形態】
【００２５】
次に、本発明の実施の形態について図面を参照して説明する。まず、本発明の概要について図１を参照して説明する。図１は本発明による電源制御部の構成例を示すブロック図である。図１において、電源制御部１は、パケットバッファＦ部空き状態時間計測部１１と、全パケット処理伝達遅延登録レジスタ１２と、比較判定部１３とを備えている。
【００２６】
電源制御部１では、パケットバッファＦ部からパケットバッファＦ部蓄積量信号を入力し、伝達時間設定情報入力端から伝達時間設定情報を入力して、比較判定部１３の電源ＯＮ／ＯＦＦ条件に基づいて、電源ゲートＡ部、電源ゲートＢ部、電源ゲートＣ部、電源ゲートＤ部及び電源ゲートＥ部に電源ゲート信号Ａ、電源ゲート信号Ｂ、電源ゲート信号Ｃ、電源ゲート信号Ｄ及び電源ゲート信号Ｅを送る。これによって、電源制御部１は、パケット処理Ａ部、パケット処理Ｂ部、パケット処理Ｃ部、クロック乗換Ｄ部及びクロック乗換Ｅ部に供給する電力にゲートをかけるか（ＯＮ）、否か（ＯＦＦ）を指示する。
【００２７】
電源制御部１は、パケットバッファＦ部から送られてきたパケットバッファＦ部蓄積量信号を受けると、パケットバッファＦ部空き状態時間計測部１１にてパケットバッファＦ部に入力パケットが蓄積されていない時間を検出し、そのパケットバッファＦ部空き状態時間を比較判定部１３に送る。
【００２８】
また、電源制御部１は、伝達時間設定情報入力端から入力された伝達時間設定情報を受けると、その伝達時間設定情報を全パケット処理伝達遅延登録レジスタ１２に登録し、全パケット処理伝達遅延登録レジスタ１２に登録された全パケット処理伝達遅延時間を比較判定部１３に送る。
【００２９】
比較判定部１３は、パケットバッファＦ部空き状態時間と全パケット処理伝達遅延時間とを比較し、パケットバッファＦ部空き状態時間が全パケット処理伝達遅延時間よりも大きくなった時点からパケットバッファＦ部空き状態でなくなるまで電源ゲート信号Ａ、電源ゲート信号Ｂ、電源ゲート信号Ｃ、電源ゲート信号Ｄ及び、源ゲート信号ＥをゲートＯＮとする。それ以外の状態では、ゲートＯＦＦとする。
【００３０】
このように、本発明では、入力トラフィック容量が変動するパケット通信機器において、入力トラフィック容量最大の場合のスループットを損わないように、入力パケットバッファ蓄積量の監視に基づいて最大容量以下の低いトラフィック入力時に電子部品の消費電力を低くしている。
【００３１】
よって、本発明では、情報通信機器のような待機状態を許容できない装置に搭載される電子部品［ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）］において、上記の課題を解決して、消費電力を低減している。
【００３２】
図２は本発明の実施の形態によるパケット通信機器におけるパケット処理機能の構成例を示すブロック図である。図２において、本発明の実施の形態によるパケット処理機能は、入力トラフィック容量が変動するパケット通信機器に用いられるパケット処理機能の構成を示している。
【００３３】
本発明の実施の形態によるパケット通信機器は、電源制御部１と、パケット入力端２１と、パケットバッファＦ部２２と、パケット処理Ａ部２３と、クロック乗換Ｄ部２４と、パケット処理Ｂ部２５と、クロック乗換Ｅ部２６と、パケット処理Ｃ部２７と、パケットバッファＧ部２８と、パケット出力端２９と、伝達時間設定情報入力端３０と、電源ゲートＡ部３１と、電源ゲートＢ部３２と、電源ゲートＣ部３３と、電源ゲートＤ部３４と、電源ゲートＥ部３５と、電源部入力端３６と、電源部３７とを備えている。尚、電源制御部１は、上記の図１に示す本発明による電源制御部１と同様の構成となっている。
【００３４】
パケット入力端２１からパケットが入力されると、パケットバッファＦ部２２はそのパケットを蓄積し、バッファ内のパケット蓄積量をパケットバッファＦ部蓄積量信号として電源制御部１に送る。また、パケットバッファＦ部２２の最大パケット蓄積量は、パケット処理Ａ部２３とクロック乗換Ｄ部２４とパケット処理Ｂ部２５とクロック乗換Ｅ部２６とパケット処理Ｃ部２７とをパケットが伝達する時間に相当するパケット量以上の大きさを有するものである。
【００３５】
パケットバッファＦ部２２に蓄積されたパケットは、第一のパケット処理Ａを行うパケット処理Ａ部２３に受け渡され、パケット処理Ａ部２３にてそのパケットに対して第一のパケット処理Ａが行われる。
【００３６】
パケット処理Ａ部２３で第一のパケット処理Ａが実行されたパケットは、クロック乗換Ｄ部２４を経由して第二のパケット処理Ｂを行うパケット処理Ｂ部２５に受け渡され、パケット処理Ｂ部２５にてそのパケットに対して第二のパケット処理Ｂが行われる。
【００３７】
パケット処理Ｂ部２５で第二のパケット処理Ｂが実行されたパケットは、クロック乗換Ｅ部２６を経由して第三のパケット処理Ｃを行うパケット処理Ｃ部２７に受け渡され、パケット処理Ｃ部２７にてそのパケットに対して第三のパケット処理Ｃが行われる。
【００３８】
パケット処理Ｃ部２７で第三のパケット処理Ｃが実行されたパケットは、パケットバッファＧ部２８に受け渡され、パケットバッファＧ部２８に蓄積された後、パケット出力端２９から出力される。
【００３９】
電源部入力端３６から入力された電力（ＡＣ、ＤＣを問わない）から電源部３７では、各構成ブロック（パケットバッファＦ部２２、パケット処理Ａ部２３、クロック乗換Ｄ部２４、パケット処理Ｂ部２５、クロック乗換Ｅ部２６、パケット処理Ｃ部２７、パケットバッファＧ部２８、電源制御部１）に適切な電流容量と電源電圧とを作り、各構成ブロックに給電する。
【００４０】
ここでは、説明を簡単にするため、電源電圧はＶ0 の１種類としているが、各構成ブロックに必要な電源容量と電源電圧とを供給してもよいことは言うまでもない。但し、電源部３７が電源供給する構成ブロックのうち、パケット処理Ａ部２３、パケット処理Ｂ部２５、パケット処理Ｃ部２７、クロック乗換Ｄ部２４及びクロック乗換Ｅ部２６については、各々電源ゲートＡ部３１、電源ゲートＢ部３２、電源ゲートＣ部３３、電源ゲートＤ部３４及び電源ゲートＥ部３５にて供給電力にゲートをかける構成としている。
【００４１】
電源ゲートＡ部３１、電源ゲートＢ部３２、電源ゲートＣ部３３、電源ゲートＤ部３４及び電源ゲートＥ部３５の各供給電力にゲートをかけるか否かを指示する制御信号である電源ゲート信号Ａ、電源ゲート信号Ｂ、電源ゲート信号Ｃ、電源ゲート信号Ｄ及び電源ゲート信号Ｅは、電源制御部１にて生成される。
【００４２】
図３は図１の電源制御部１内の比較判定部１３による電源ＯＮ／ＯＦＦの条件例を示す図である。これら図１〜図３を参照して電源制御部１の制御動作について説明する。
【００４３】
電源制御部１では、パケットバッファＦ部２２からパケットバッファＦ部蓄積量信号を入力し、伝達時間設定情報入力端３０から伝達時間設定情報を入力して、図３に示す比較判定部１３の電源ＯＮ／ＯＦＦ条件に基づいて、電源ゲートＡ部３１、電源ゲートＢ部３２、電源ゲートＣ部３３、電源ゲートＤ部３４及び電源ゲートＥ部３５に電源ゲート信号Ａ、電源ゲート信号Ｂ、電源ゲート信号Ｃ、電源ゲート信号Ｄ及び電源ゲート信号Ｅを送る。
【００４４】
これによって、電源制御部１は、パケット処理Ａ部２３、パケット処理Ｂ部２５、パケット処理Ｃ部２７、クロック乗換Ｄ部２４及びクロック乗換Ｅ部２６に供給する電力にゲートをかけるか（ＯＮ）、否か（ＯＦＦ）を指示する。
【００４５】
電源制御部１は、パケットバッファＦ部２２から送られてきたパケットバッファＦ部蓄積量信号を受けると、パケットバッファＦ部空き状態時間計測部１１にてパケットバッファＦ部２２に入力パケットが蓄積されていない時間を検出し、そのパケットバッファＦ部空き状態時間を比較判定部１３に送る。
【００４６】
また、電源制御部１は、伝達時間設定情報入力端３０から入力された伝達時間設定情報を受けると、その伝達時間設定情報を全パケット処理伝達遅延登録レジスタ１２に登録し、全パケット処理伝達遅延登録レジスタ１２に登録された全パケット処理伝達遅延時間を比較判定部１３に送る。
【００４７】
比較判定部１３は、パケットバッファＦ部空き状態時間と全パケット処理伝達遅延時間とを比較し、パケットバッファＦ部空き状態時間が全パケット処理伝達遅延時間よりも大きくなった時点からパケットバッファＦ部が空き状態でなくなるまで電源ゲート信号Ａ、電源ゲート信号Ｂ、電源ゲート信号Ｃ、電源ゲート信号Ｄ及び、源ゲート信号ＥをゲートＯＮとする。それ以外の状態では、ゲートＯＦＦとする（図３参照）。
【００４８】
尚、比較判定部１３においてパケットの伝達の流れに沿って電源ゲート信号Ａ、電源ゲート信号Ｄ、電源ゲート信号Ｂ、電源ゲート信号Ｅ、電源ゲート信号Ｃの順にゲート信号をＯＮにする時刻を徐々に遅らせていくことで、少しでも早く一部の機能ブロックの電源を落とし、電力低減効果を出すこと、及び比較判定部１３においてパケットの伝達の流れに沿って電源ゲート信号Ａ、電源ゲート信号Ｄ、電源ゲート信号Ｂ、電源ゲート信号Ｅ、電源ゲート信号Ｃの順にゲート信号をＯＦＦにする時刻を徐々に遅らせていくことで、少しでも遅く一部の機能ブロックの電源を上げずに電力低減効果を出すこと等は実施例として可能なことはいうまでもない。
【００４９】
このように、本実施の形態では、入力パケットがパケットバッファＦ部２２に存在しないという空きの状態から最大パケット蓄積量である全パケット処理伝達遅延時間に相当する時間の間、各パケット処理部と各クロック乗換部への電力を停止することで、各パケット処理部の動作消費電力を削減することができる。このため、本実施の形態では、平均消費電力量を抑制することができるという効果が得られる。
【００５０】
よって、本実施の形態では、情報通信機器のうち、入力トラフィック容量が変動するパケット通信機器において、入力トラフィック容量最大の場合のスループットを損なうことなく、最大容量以下の低いトラフィック入力時に回路の消費電力を低くすることが可能となる。
【００５１】
したがって、本実施の形態では、上述した本発明に関連する技術のように、非同期回路構成及び方式のような特殊な開発ツールを用いることなく、電子部品（ＦＰＧＡやＡＳＩＣ）の平均消費電力量を本発明に関連する技術よりも削減することができる。
【００５２】
以上、本実施の形態について述べたが、図１のパケットバッファＧ部２８は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成の説明は省略する。
【００５３】
また、図１の構成では、３つのパケット処理部と２つのクロック乗換部で示しているが、Ｎ個（Ｎは１以上の整数）のパケット処理部と（Ｎ−１）個のクロック乗換部との一例を示しただけである。Ｎ＝１の最小構成の場合は、１つのパケット処理部だけでよいことはいうまでもない。
【図面の簡単な説明】
【００５４】
【図１】本発明による電源制御部の構成例を示すブロック図である。
【図２】本発明の実施の形態によるパケット通信機器のパケット処理機能の構成例を示すブロック図である。
【図３】図１の電源制御部内の比較判定部による電源ＯＮ／ＯＦＦの条件例を示す図である。
【図４】本発明に関連するパケット処理機能の構成例を示すブロック図である。
【符号の説明】
【００５５】
１  電源制御部
１１  パケットバッファＦ部空き状態時間計測部
１２  全パケット処理伝達遅延登録レジスタ
１３  比較判定部
２１  パケット入力端
２２  パケットバッファＦ部
２３  パケット処理Ａ部
２４  クロック乗換Ｄ部
２５  パケット処理Ｂ部
２６  クロック乗換Ｅ部
２７  パケット処理Ｃ部
２８  パケットバッファＧ部
２９  パケット出力端
３０  伝達時間設定情報入力端
３１  電源ゲートＡ部
３２  電源ゲートＢ部
３３  電源ゲートＣ部
３４  電源ゲートＤ部
３５  電源ゲートＥ部
３６  電源部入力端
３７  電源部
【図１】
0005228600.tif 000002
【図２】
0005228600.tif 000003
【図３】
0005228600.tif 000004
【図４】
0005228600.tif 000005