(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、
水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、
各水平電源ラインを２つの電源のいずれかを選択して接続するスイッチと、
を備え、
１つの水平ラインの画素を１つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続し、前記他の水平電源ラインはラインの画素電流の総和が測定対象画素の電流測定に影響を与えない程度の電圧レベルの電源に接続し、
水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、
画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行い、
画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更する表示装置。
【請求項２】
請求項１に記載の表示装置において、
画素電流の測定は、各水平ライン上のまだ測定を行っていない画素の中のランダムな位置の画素について順次行う表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置に関する。
【背景技術】
【０００２】
図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を、図２に表示パネルの構成と入力信号を示す。
【０００３】
水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、ｎチャネルの選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じた電圧を有するデータ信号（画素データ）を載せることで、データ信号が保持容量Ｃに書き込まれる。これによって、ｐチャネルの駆動ＴＦＴ１のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機ＥＬ素子３に供給され、有機ＥＬ素子３が発光する。
【０００４】
画像データ、水平同期信号（ＨＤ）、画素クロック、その他駆動信号は、ソースドライバ１０に供給される。画像データ信号は画素クロックに同期してソースドライバ１０に送られ、1水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにＤ／Ａ変換して対応する列のデータライン（Ｄａｔａ）に供給される。また、水平同期信号（ＨＤ）、その他の駆動信号および垂直同期信号（ＶＤ）は、ゲートドライバ１２に供給される。ゲートドライバ１２は、各行に沿って水平方向に配置されたゲートライン（Ｇａｔｅ）を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部１４には、図１の画素回路が設けられている。また、電源ラインＰＶＤＤは、画素列に沿って垂直方向に配置され、ＣＶは、有機ＥＬ素子の陰極が全画素共通に設けられて、電源ＣＶに接続される。
【０００５】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【０００６】
ここで、有機ＥＬ素子３の発光量と電流はほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００７】
図３は駆動ＴＦＴ１の入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子に流れる電流ＣＶ電流（輝度に対応する）の関係を示している。そして、黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ信号を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。
【０００８】
すなわち、画素をある電圧でドライブした時の輝度は駆動ＴＦＴの閾値電圧（Ｖｔｈ）によって異なり、ＰＶｄｄ（電源電圧）−Ｖｔｈ（閾値電圧）付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、ＴＦＴのＶ−Ｉカーブの傾き（μ）も同様にばらつくことがあり、この場合は図４に示すように、同じ輝度を出すための入力振幅（Ｖｐ−ｐ）も異なる。
【０００９】
パネル内のＴＦＴのＶｔｈやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のＴＦＴのＶ−Ｉカーブを求めることが行われている。
【００１０】
【特許文献１】特開２００４−２６４７９３号公報
【特許文献２】特開２００５−２８４１７２号公報
【特許文献３】特許第３４３７１５２号
【特許文献４】特許第３６２８０１４号
【特許文献５】特許第３８８７８２６号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、従来の技術では、次のような問題があった。
【００１２】
１）画像表示中にリアルタイムで画素電流を測定し、その測定結果をもとに常に駆動ＴＦＴの特性や有機ＥＬ素子のばらつきを補正することが可能であれば、これらの素子の経年変化の影響を抑えることができる。しかしながら、画像表示中は常に電源から表示画像に対応する電流が流れ込んでいるので、パネルの電源電流を測定することによってある特定の画素の電流を測定することは困難である。
【００１３】
２）図１は画素回路の一例であるが、実際には各電源線及び信号線には図５に示すように配線抵抗及び浮遊容量等による分布定数回路が存在している。すなわち、ソースドライバ１０から選択ＴＦＴ２のドレインとの間のデータラインＤａｔａ、ゲートドライバ１２と選択ＴＦＴ２のゲートとの間のゲートラインＧａｔｅ、電源ＰＶＤＤと駆動ＴＦＴ１のソースとの間の電源ライン、有機ＥＬ素子３のカソードと電源ＣＶとの間にＲＣ分布定数回路が存在する。
【００１４】
このため、外部からＰＶＤＤまたはＣＶ電流を測定するために電圧を与えた場合は、測定電流は徐々に増加する。したがって、電流が十分安定したところで電流の測定を行う必要があるが、これにより最速の測定時間が決定され、１つの画素電流を測定するのに比較的長い時間がかかる。有機ＥＬ素子に流れる電流Ｉｄと、電源ＰＶＤＤから駆動ＴＦＴに流れる電流Ｉｐｖｄｄの関係を図７に示す。このように電流Ｉｐｖｄｄは、Ｉｄに比べ安定するまでの時間が長い。なお、ＣＶ電流も分布定数回路の影響を受けて電流Ｉｐｖｄｄと同様に変化すると考えられる。
【００１５】
３）測定時に点灯するのは１画素だけであるが、通常、点灯していない画素にもごくわずかのリーク電流が流れる。一般的にこのリーク電流は非常に小さいが、（パネルの画素数−１）の数の画素のリーク電流の総和となるので無視できない値となる。特に、リーク電流が時間とともに変化する場合はノイズ成分となるので、測定精度に影響を与える。
【課題を解決するための手段】
【００１６】
本発明は、マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、各水平電源ラインを２つの電源のいずれかを選択して接続するスイッチと、を備え、１つの水平ラインの画素を１つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続し、前記他の水平電源ラインはラインの画素電流の総和が測定対象画素の電流測定に影響を与えない程度の電圧レベルの電源に接続し、水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行い、画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、測定する画素の属する水平ライン以外のＰＶＤＤラインは切り離されているので、他のラインの消灯時のリーク電流を含めた画素電流を除外することができ、また、ＰＶＤＤラインの寄生容量（図５に示した分布定数３の容量成分）が減少し、電源へ流れる画素電流の立ち上がり時間が速くなる。また、この方法によれば、通常の画像表示を行いながら画素電流の測定を行うことが可能である。従って、画像表示中において画素電流を測定し、輝度ムラの補正を行うことができる。さらに、消灯時と点灯時の比較から正確な画素電流測定が行える。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２３】
図６に示すように、本実施形態においても、ソースドライバ１０、ゲートドライバ１２およびマトリクス状に配置された画素部１４を有している。また、各列にゲートラインＧａｔｅがゲートドライバ１２から伸びている。なお、この例では選択ＴＦＴ２としてＰチャンネルのトランジスタが用いられており、ＧａｔｅがＬレベルの時にオンとなる。
【００２４】
そして、本実施形態では、ＰＶＤＤライン制御回路２０を有している。このＰＶＤＤライン制御回路２０には、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、その他駆動信号が供給されている。また、各画素行に沿って、水平ＰＶＤＤラインが設けられており、各水平ＰＶＤＤラインは、それぞれスイッチ２２によって、垂直ＰＶＤＤａラインまたは垂直ＰＶＤＤｂラインに切り換え接続される。垂直ＰＶＤＤａラインまたは垂直ＰＶＤＤｂラインは、それぞれ別の電源ＰＶＤＤａ、ＰＶＤＤｂに接続されている。図６においては、水平ＰＶＤＤラインとしてＰＶＤＤｍ−１、ＰＶＤＤｍ、ＰＶＤＤｍ＋１の３本、スイッチ２２ｍ−１、２２ｍ、２２ｍ＋１の３つが示してある。
【００２５】
図６において、通常は水平ＰＶＤＤｍのラインに電源ＰＶＤＤａから電源が供給されるよう、スイッチ２２ｍがａ側に倒れている。図示はしていないが、データ書き込み時にゲート選択線Ｇａｔｅによって選択されたラインには、対応するスイッチ２２がｂ側に倒れ電源ＰＶＤＤｂから電源が供給されるようにスイッチ２２が制御される。
【００２６】
図８は、Ｍ本の水平ラインを持つパネルについての、スイッチ２２を制御するタイミングである。垂直ＰＶＤＤｂラインには電流測定回路が接続されていて、測定用画素データを書き込んだタイミングでＰＶＤＤｂラインに流れる電流を測定する。画素電流の測定は水平期間中の、表示用画素データの書き込み前の期間を利用する。
【００２７】
図に示すように、垂直同期信号ＶＤの立ち上がりと次の立ち上がりの間が１画面の表示が行われる１フレームに対応する。そして、この１フレームの期間内において、各ゲートラインＧａｔｅが順番に１つずつ活性化（Ｌレベル）される。このオンの期間が１水平期間に該当する。そして、１つゲートラインＧａｔｅがＬレベルになったときに、その行の水平ＰＶＤＤラインに接続されたスイッチ２２をｂ側に倒すコントロール信号ＣｔｌがＨレベルにされ、スイッチ２２がｂ側に接続されて、水平電源ラインＰＶＤＤに電源ＰＶＤＤｂが供給される。このとき、他のスイッチ２２は全てＬレベルのままであり、他のデータ書き込みが行われない行の水平ＰＶＤＤラインには、すべて電源ＰＶＤＤａが供給される。
【００２８】
図６のパネルにおける、ゲート選択線によって選択された水平ライン（ラインｍ）の表示画素データと電流測定画素データの書き込みタイミングの例を図９に示す。このように、ｍ番目のゲートラインＧａｔｅｍは、対応行の画素にデータを書き込む時にＬレベルとなり、当該行の選択ＴＦＴ２をオンする。この状態において、各列のデータラインＤａｔａに対応する画素の画素データを載せることで、各画素データが対応する画素に書き込まれる。ここで、本実施形態では、１水平期間の中で各列のデータラインＤａｔａに画素データを載せる前に、測定したい画素のあるデータラインについてのみ所定期間だけ白データを供給する。この場合は、画像データ書き込み期間の前の画素電流測定期間における約半分の期間だけ白データを供給し、その後黒データに戻しておく。これによって、１つの画素について白データを供給した際の垂直ＰＶＤＤｂラインに流れる電流および全て黒データを供給したときの垂直ＰＶＤＤｂラインに流れる電流の両方を測定することができる。白データを与えて画素電流を測定している期間はその画素が一瞬点灯するが、点灯期間が非常に短いので視覚的には無視できる。なお、電流測定用に供給するデータは白に相当するデータに限らず、任意のデータを与え、その時に流れる電流を測定することが可能である。
【００２９】
各画素の位置を図１０のように表す時、まずｐｉｘ（１，１）からｐｉｘ（１，Ｍ）までの画素電流を順に測定し、終了後２列目の画素の測定へと進んでゆく。１列目が終了したら２列目に移り同様に測定を行う。これをＭ列まで繰り返して全画素の電流測定が終了する。この方法によれば、１フレームに１列分の画素の画素電流を計測できるため、水平画素数Ｎのパネルにおいて全画素の測定に要する時間Ｔは、
Ｔ＝Ｎ×Ｔｆ    （Ｔｆはフレーム周期）
となる。例えば、水平画素数Ｎ＝９６０、フレーム周期Ｔｆ＝１６ｍｓｅｃのパネルであれば、１５．３６ｓｅｃとなる。
【００３０】
周囲の温度や明るさが変化すると、ＴＦＴや有機ＥＬ素子の特性が変化することがある。画素数の多いパネルでは測定に数分かかることも考えられ、この間に環境条件が変化し、測定結果に影響を与える場合がある。上記のようにパネルの左端の垂直ラインから右端の垂直ラインへ測定を進めてムラの補正を行うと、これらの影響による補正誤差がパターン状になり目につきやすい。そこで、水平ライン毎にランダムな位置の画素を測定することにより、このようなムラが感知しにくくなる。すなわち、図１５に示すように、１水平期間毎に測定する画素の水平方向位置が水平ライン毎にランダムになっており、また、フレーム毎に未測定の画素の中のランダムな位置の画素が測定される。そこで、補正誤差が全体に分散し、目につきにくくなる。なお、この方法は、表示装置を使用していない時に各画素の電流を測定し、ムラ補正データを更新する場合にも適用可能である。
【００３１】
この例の回路構成では、全画素の有機ＥＬ素子のカソードが共通になっているが、カソード電極には抵抗成分があり、表示中の画素の総電流が変化するとカソード電位が若干変動する。これにより、測定中の画素のＰＶＤＤと有機ＥＬ素子のカソードの間の電位が変化し画素電流の変化となって現れる場合がある。従って、画素電流測定期間には他の水平ラインの画素を全て消灯することが好適である。消灯した後は前回書き込まれたデータ電圧に従ってもう一度点灯する必要があるので、保持容量に充電されている電圧値が変化しないよう、ＰＶＤＤ電源を操作することが好適である。尚、パネルの平均輝度は消灯しない場合に比べて、表示期間／（表示期間＋消灯期間）となるので、同じ平均輝度を保つには表示輝度をこの逆数倍（（表示期間＋消灯期間）／表示期間）に上げておく必要がある。
【００３２】
図１１は書き込み画素の属する水平ＰＶＤＤラインのスイッチの開閉をゲート選択信号によりコントロールしている例である。すなわち、スイッチ２２をｎチャネルＴＦＴと、ｐチャネルＴＦＴで構成し、ゲートラインＧａｔｅがＬレベルの場合にオンするｐチャネルＴＦＴにより水平ＰＶＤＤラインを垂直ＰＶＤＤａに接続し、ゲートラインＧａｔｅがＨレベルの場合に、オンするｎチャネルＴＦＴにより水平ＰＶＤＤラインを垂直ＰＶＤＤｂラインに接続している。
【００３３】
また、この例では、前述の理由により画素電流測定期間には、他の水平ラインのＰＶＤＤ電源をＣＶ電源に接続している。すなわち、スイッチ２４によって、画素電流測定期間には、垂直ＰＶＤＤａラインを電源ＣＶに接続する。従って、画素書き込みが行われていない水平ＰＶＤＤラインは全て、その電源が下がり消灯され、その後通常表示に戻る。
【００３４】
この場合、画像データ書き込みが行われないラインの画素電流の総和が測定対象画素の電流測定に影響を与えない程度に少なければ良く、その条件を満たせば、垂直ＰＶＤＤａラインの接続先はＣＶ電圧より高い電圧でもよい。図１２に駆動のタイミングチャートを示す。このように、画素電流測定期間に対応して、ＣＶ選択期間を設け、このＣＶ選択期間において、スイッチ２４によって、白データを書き込んで画素電流を検出する水平ラインの水平ＰＶＤＤライン以外の水平ＰＶＤＤラインについて電源ＣＶに接続する。
【００３５】
図１３に画素電流測定時の回路構成の一例を示す。信号発生回路４０は、ＣＰＵ４６の指令にしたがって前述の駆動を行うための画像データと制御信号（画素クロック、水平同期信号、垂直同期信号、その他の駆動信号）を発生する。上述の場合と同様にソースドライバ１０には、画像データ、画素クロック、水平同期信号、垂直同期信号、その他駆動信号が供給され、ゲートドライバ１２には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。また、ＰＶＤＤライン制御回路２０には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。
【００３６】
また、表示パネルのＣＶ端子はＣＶ電源に接続され、ＰＶＤＤａ端子はＰＶＤＤａ電源に接続される。
【００３７】
そして、パネルのＰＶＤＤｂ端子はＯＰアンプ４１の−入力に接続されており、＋入力端にはＰＶＤＤｂ電圧が供給されている。また、ＰＶＤＤｂ端子からは、画素電流Ｉｐｖｄｄｂが供給され、−入力端子と出力端子の間には帰還抵抗Ｒ１配置されている。従って、ＯＰアンプ４１の出力端子には、（ＰＶＤＤｂ電圧＋Ｉｐｖｄｄｂ×Ｒ１）の電圧が出力される。
【００３８】
ＯＰアンプ４１の出力は、抵抗Ｒ２を介しＯＰアンプ４２の−入力端に入力され、このＯＰアンプ４２の出力端と−入力端の間には、帰還抵抗Ｒ３が配置され、＋入力端には後述する所定のフィードバック電圧値が供給されている。従って、ＯＰアンプ４２のゲインは、抵抗Ｒ２，Ｒ３により決定される。なお、抵抗Ｒ２，Ｒ３の抵抗値は、後段のＡ／Ｄコンバータ４４への入力が最適な振幅となるように設定する。
【００３９】
Ａ／Ｄコンバータ４４の出力はＣＰＵ４６に供給される。ここで、Ａ／Ｄコンバータ４４におけるＡ／Ｄ変換は、図９に示す画素電流測定期間に行われ、画素電流を流した時（点灯期間）と停止した時（消灯期間）の電流値の差をＣＰＵ４６で計算し、その結果を当該画素の画素電流とする。これにより、これらのサンプリング間隔に比べて周期の長いノイズ成分を除去することができる。またこの場合、図１４に示すように十分落ち着いたタイミングでＡ／Ｄ変換すると良い。
【００４０】
また、１画素の電流はμＡオーダーまたはそれ以下なので、Ａ／Ｄコンバータ４４までのトータルのゲインは非常に大きく、ＯＰアンプ４２の出力のＤＣレベルは非常に不安定となる。従って、消灯時のＡ／Ｄ出力値をもとに、ＯＰアンプ４２にバイアス電圧をフィードバックすることにより、点灯時の電圧と消灯時の電圧がＡ／Ｄコンバータ４４の入力の範囲内に入るように制御している。
【００４１】
この例では、Ａ／Ｄコンバータ４４の出力は１０ビットであり、これが比較器４８に入力される。比較器４８は、Ａ／Ｄコンバータ４４の消灯時の出力値を１０と比較し、１０より小の時、ＳＷ１を閉じる。これによって、オフセット用電源が抵抗Ｒ４を介し、他端がグランドに接続されたコンデンサＣ１の一端に供給され、ここに充電される。このコンデンサＣ１の充電電圧は、ＯＰアンプ４３の＋入力端に供給されている。このＯＰアンプ４３は、出力端と−入力端が短絡されており、コンデンサＣ１の充電電圧を安定化して出力する。ＯＰアンプ４３の出力は、分圧抵抗Ｒ５，Ｒ６を介しグランドに接続されており、抵抗Ｒ５，Ｒ６の接続点がＯＰアンプ４２の＋入力端に供給されている。
【００４２】
従って、ＳＷ１がオンして、コンデンサＣ１に充電電流が供給され、この電圧が高くなると、ＯＰアンプ４２の＋入力端へ供給されるバイアス電圧が上昇する。
【００４３】
また、消灯時の出力値が２０より大の時、比較器４８は、ＳＷ２を閉じる。これによって、コンデンサＣ１の一端が抵抗Ｒ４を介しグランドに接続され、コンデンサＣ１の充電電圧が減少する。従って、ＯＰアンプ４２のバイアス電圧が低下する。また、消灯時の出力値が１０と２０の間にあるときはＳＷ１，ＳＷ２ともに開いているので、コンデンサＣ１の電圧はそのまま保たれ、ＯＰアンプ４２のバイアス電圧は維持される。なお、スイッチのオンオフによるノイズの影響を避けるため、ＳＷ１，ＳＷ２のオンオフは、水平ブランキング期間中、垂直ブランキング期間中等に、間欠的に行い、ブランキング期間中以外はＳＷ１，ＳＷ２ともにオフすることが好適である。また、応答速度はＳＷ１，ＳＷ２のオンしている期間とＣ１×Ｒ４の時定数により決定されるが、必要範囲内でできるだけ遅くした方が測定精度への影響が少なくなる。
【００４４】
このようにして、図１３の構成によれば、消灯時における画素電流についてのＡ／Ｄコンバータ４４の出力が所定の範囲内（この例では１０〜２０）に収まるようにフィードバック制御をするため、消灯時における画素電流が変化しても、その状態において、点灯時との比較を比較的正しく行うことができる。
【００４５】
なお、ＣＰＵ４６には、メモリ５０が接続されており、このメモリ５０に、各画素部１４の画素電流を記憶しておき、このデータに基づいてＣＰＵ４６が各画素についての新たな補正データを算出し、信号発生回路内にある補正用メモリのデータを更新してゆく。表示用画像データにはこの補正データを用いて図１６に示すように補正がかけられる。
【００４６】
すなわち、本実施形態においては、信号発生回路４０を有している。ＣＰＵ４６からの制御信号は駆動タイミング発生部５２に供給される。駆動タイミング発生部５２は、画素クロック、水平同期信号、垂直同期信号、その他駆動信号、Ａ／Ｄタイミング信号を発生し出力する。従って、この駆動タイミング発生部５２からの出力がソースドライバ１０や、ゲートドライ１２などに供給される。なお、画素クロック、水平同期信号、垂直同期信号などは、画像入力信号に同期した信号である。
【００４７】
また、ＣＰＵ４６が算出した各画素についての新たな補正データは補正用メモリ５４に書き込まれ、ここのデータが更新される。また、信号発生回路４０には、画素電流測定用信号発生部５６が設けられており、この画素電流測定用信号発生部５６が画素電流測定の際にその画素に供給する画像データを発生する。
【００４８】
画像入力信号はガンマＬＵＴ５８においてガンマ補正がなされ、その後ムラ補正演算部６０に供給される。このムラ補正演算部６０では、各画素の画素信号について、補正データメモリ５４から供給される補正データに従ったムラ補正を行う。そして、ムラ補正後のデータがスイッチ６２を介し、ソースドライバ１０に画像データとして供給される。なお、スイッチ６２は、駆動タイミング発生部５２からの信号によって、画素電流測定時においては、画素電流測定用信号発生部からの信号を選択する。従って、画素電流測定用信号発生部からの画素データに基づき、上述した画素電流測定が行える。
【００４９】
このようにして、常に補正された画像データによる表示が行われ、表示ムラの発生を効果的に軽減することができる。なお、画素電流の測定と補正データメモリ内のデータの更新は常時行ってもよいし、定期的に行っても良い。
【図面の簡単な説明】
【００５０】
【図１】画素回路の構成例を示す図である。
【図２】表示パネルの構成例を示す図である。
【図３】データ電圧と、画素電流の関係を示す図である。
【図４】特性の異なる２つの駆動ＴＦＴへの印加電圧と電流の関係を示す図である。
【図５】ＲＣ分布定数回路の存在位置を示す図である。
【図６】水平電源ラインの電源切り換えのための構成を示す図である。
【図７】駆動ＴＦＴに流れる電流と、電源に流れる画素電流の関係を示す図である。
【図８】ゲートラインおよびスイッチをコントロールするコントロールラインのタイミングチャートである。
【図９】画素電流測定のタイミングを示す図である。
【図１０】表示領域中の画素位置について説明する図である。
【図１１】水平電源ラインの電源切り換えのための構成を示す図である。
【図１２】ＣＶ選択期間（画素電流測定期間）を示す図である。
【図１３】画素電流測定のための回路を示す図である。
【図１４】Ａ／Ｄ変換のタイミングを示す図である。
【図１５】画素電流を測定する画素をランダムに選択する状態を示す図である。
【図１６】信号発生回路の構成例を示す図である。
【符号の説明】
【００５１】
１０  ソースドライバ、１２  ゲートドライバ、１４  画素部、２０  ＰＶＤＤライン制御回路、２２，２４  スイッチ、４０  信号発生回路、４１，４２，４３  ＯＰアンプ、４４    Ａ／Ｄコンバータ、４８  比較器。
【図１】
0005242152.tif 000002
【図２】
0005242152.tif 000003
【図３】
0005242152.tif 000004
【図４】
0005242152.tif 000005
【図５】
0005242152.tif 000006
【図６】
0005242152.tif 000007
【図７】
0005242152.tif 000008
【図８】
0005242152.tif 000009
【図９】
0005242152.tif 000010
【図１０】
0005242152.tif 000011
【図１１】
0005242152.tif 000012
【図１２】
0005242152.tif 000013
【図１３】
0005242152.tif 000014
【図１４】
0005242152.tif 000015
【図１５】
0005242152.tif 000016
【図１６】
0005242152.tif 000017