(57)【特許請求の範囲】
【請求項１】
矩形の第１面と前記第１面とは反対側の面である第２面とを有する基材、前記第１面上に形成された複数の第１パッドを含む第１配線パターン、前記第１面上および前記第１配線パターン上に形成された第１絶縁膜、前記第１絶縁膜に形成され前記複数の第１パッドをそれぞれ露出させる複数の第１絶縁膜開口、前記第２面上に形成された第２配線パターン、および前記基材中に形成され前記第１配線パターンと前記第２配線パターンとを電気的に接続するビアを含む配線基板と、
前記基材の前記第２面上に形成された半導体チップと、
を備え、
前記複数の第１絶縁膜開口は、前記複数の第１パッドのうち、前記第１面の角部に形成された前記第１パッドの前記基材の中心部から遠い角部側の第１周縁部が前記第１絶縁膜により覆われるとともに、前記第１周縁部よりも前記基材の中心部に近い側の第２周縁部が露出されるように形成され、
前記複数の第１パッドのうち、前記第１面の前記角部に形成された前記第１パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、かつ前記第１周縁部が前記補強パターンに形成され、
前記補強パターンは、略矩形形状を有し、かつ前記基材の前記中心部から遠い角部側では角が面取りされた弧形状を有する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２面上および前記第２配線パターン上に形成された第２絶縁膜をさらに備える半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記半導体チップと前記配線基板は、ワイヤボンディングにより互いに接続されている半導体装置。
【請求項４】
請求項１から３いずれか一項に記載の半導体装置において、
前記複数の第１パッドは、マトリクス状に配置された半導体装置。
【請求項５】
請求項１から４いずれか一項に記載の半導体装置において、
前記複数の第１パッドは、半田材料を介して、外部の端子と接合される半導体装置。
【請求項６】
請求項１から５いずれか一項に記載の半導体装置において、
前記ビアは、前記第１配線パターンと前記第２配線パターンとの間を貫通している半導体装置。
【請求項７】
請求項１から６いずれか一項に記載の半導体装置において、
前記基材は、配線層と樹脂層とが交互に積層された積層構造を有する半導体装置。
【請求項８】
請求項１から７いずれか一項に記載の半導体装置において、
前記複数の第１パッドのうち、前記第１面の前記角部以外に形成された前記第１パッドは、円形状に設けられている半導体装置。
【請求項９】
請求項１から８いずれか一項に記載の半導体装置において、
前記第１配線パターンは、前記ビアと前記第１パッドを接続する配線部を含む半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記複数の第１絶縁膜開口は、前記複数の第１パッドのうち、前記第１面の前記角部以外に形成された少なくとも一の前記第１パッドの、前記配線部との接続箇所以外の周縁部全体を露出させるように形成されている半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記複数の第１絶縁膜開口は、前記複数の第１パッドのうち、少なくとも前記第１面の内周部に形成された前記第１パッドの、前記配線部との接続箇所以外の周縁部全体を露出させるように形成されている半導体装置。
【請求項１２】
請求項１から１１いずれか一項に記載の半導体装置において、
前記半導体装置は、前記複数の第１パッドが平面電極パッドとして構成されたLand grid arrayである半導体装置。
【請求項１３】
請求項１に記載の半導体装置と、
半田材料を介して前記複数の第１パッドにそれぞれ接続される複数の第２パッドを有する電子回路基板と、
を備える半導体装置実装体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板および半導体装置に関する。
【背景技術】
【０００２】
一般的に、半導体素子とマザーボード等の外部の電子回路基板とは、以下のようにして接続される。まず、プリント基板等のインターポーザ上に半導体素子を搭載し、インターポーザの一面に平面電極パッドを配列したＬＧＡ（Land grid array）、同様の平面電極パッドにさらに半田ボールをつけたＢＧＡ（Ball grid array）等のパッケージに形成する。次いで、このパッケージを半田ペーストを介してマザーボード等の外部の電子回路基板と電気的に接続する。
【０００３】
ここで、平面電極パッドは、インターポーザの一面に形成された配線パターンが、さらにその上に形成されたソルダーレジストの開口部から露出した構成となっている。このとき、ソルダーレジストの開口部がパッドよりも小さく、パッドの露出形状がソルダーレジストで定義されるソルダマスク定義（ＳＭＤ：Solder Mask Defined）型と、ソルダーレジストの開口部がパッドよりも大きい非ソルダマスク定義（ＮＳＭＤ：Non-Solder Mask Defined）型とがある。
【０００４】
特許文献１（特開２００５−０５１２４０号公報）には、ＳＭＤ（Solder Mask Defined）型とＮＳＭＤ（Non-Solder Mask Defined）型とを混合した半田ボールランド構造を採用した半導体デバイス（半導体装置）が記載されている。当該文献の複数の半田ボールランドにおいて、ＳＭＤ型構造である第１周縁部は、半田ボール実装面の中心側に向かって配置され、ＮＳＭＤ型構造である第２周縁部は、半田ボール実装面の中心の反対側に配置されている。これにより、ＢＧＡ半導体パッケージの半田ボール実装面である半田ボール実装面の反り現象が発生しても、半田ボール実装面と半田ボールとの間の融着力がさらに堅固となるとされている。
【０００５】
特許文献２（特開２００７−００５４５２号公報）には、半導体パッケージ（半導体装置）のランド（パッド）に外部接合端子を接合した外部接合端子部において、ランド角部をランド表面と絶縁膜の開口部内周端が接触するＳＭＤ構造とし、ランド角部に挟まれたランド外縁の中央部を、ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成されるＮＳＭＤ構造とした半導体装置が記載されている。ここで、ランド引出し配線は絶縁膜に覆われたランド角部に形成し、上記ＳＭＤ構造部分とＮＳＭＤ構造部分を交互にそれぞれ３箇所以上設けた構成とする。これにより、半導体パッケージと実装基板（電子回路基板）の熱膨張係数差に起因した熱応力に起因して発生するランドから延びた基板配線の断線を防止することができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−０５１２４０号公報
【特許文献２】特開２００７−００５４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、パッドはたとえば銅等の金属材料により構成され、その表面にたとえばニッケル−金めっき等の金属めっきが施された構成となっている。また、ＢＧＡの場合も、ＬＧＡの場合も、パッドは、半田材料を介して電子回路基板の端子と接続される。このとき、ＮＳＭＤ型とした方が、パッドと半田との接合性が良好になる。
【０００８】
図１０を参照して説明する。図１０は、インターポーザの基材３０の一面にＮＳＭＤ型のパッド１４が形成された基板１０と電子回路基板４０との接合状態を示す断面図である。基材３０の一面には、パッド１４とソルダーレジスト２０とが形成されている。このような基板１０のパッド１４を半田材料５０を介して電子回路基板４０の端子４２と接続する際に、ＮＳＭＤ型とした場合、半田材料５０がパッド１４の角部（図中破線で囲んだ箇所）とも接触する。そのため、パッド１４と半田材料５０との接合面積が広くなり、パッド１４と半田材料５０との接合性が良好になると考えられる。以上から、通常の使用環境下では、半田とパッドとの接合性を良好にするためには、パッドをＮＳＭＤ型とすることが望ましい。
【０００９】
一方、本発明者は、たとえば落下等の強い衝撃が生じる等の厳しい使用環境下では、パッドをＮＳＭＤ型で形成した場合、パッドと基材との剥離が発生することがあるという問題を見出した。本発明者は、このような厳しい使用環境下において、パッドと基材との剥離が発生するメカニズムを詳細に検討した。その結果、パッドと半田との接合性を良好にするためにＮＳＭＤ型とすると、落下等の強い衝撃が生じた場合の応力がパッドと基材との界面に集中することが明らかになった。この様子を図１１に波線で示す。ＮＳＭＤ型で形成した場合、衝撃により生じた応力が、パッド１４端部のパッド１４および半田材料５０と基板１０の基材３０との界面に集中的にかかるので、剥離が生じやすい。また、このような応力は、基板の角部にとくに大きくかかり、パッドと基材との剥離も、角部に配置されたパッドで生じやすいことが明らかになった。
【００１０】
従来の特許文献１や特許文献２に記載の技術では、パッケージとマザーボーとドの熱膨張係数の違いによる反り現象による密着性の劣化を防ぐ構成となっている。しかし、従来の構成では、通常の使用環境とは異なる、落下等の強い衝撃が生じる等の厳しい使用環境下では、パッドと基材との剥離を効果的に防ぐことができなかった。
【課題を解決するための手段】
【００１１】
本発明によれば、
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第１の周縁部が前記絶縁膜により覆われるとともに、前記第１の周縁部よりも前記基材の中心部に近い側の第２の周縁部が露出されるように形成された基板が提供される。
【００１２】
本発明によれば、
上記基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置が提供される。
【００１３】
この構成によれば、角部に形成されたパッドにおいて、角部側の第１の周縁部が絶縁膜で覆われたＳＭＤ型とすることができ、図９を参照して後述するように、衝撃により生じた大きな応力が、複数の箇所に分散してかかる。そのため、強い衝撃が生じた場合でも、パッドと基材との剥離を防ぐことができる。また、パッドの角部側において、第１の周縁部が絶縁膜で覆われているので、この点でも、強い衝撃が生じた場合の剥離を防ぐことができる。さらに、第１の周縁部よりも基材の中心部に近い側の第２の周縁部が露出されたＮＳＭＤ型とすることができ、通常の使用環境下でのパッドと半田材料との接合性を良好にすることもできる。
【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、基材の一面にパッドと当該パッドを露出させる開口部が形成された絶縁膜とが形成された基板のパッドと半田材料との通常の使用環境下での接合性を良好にするとともに、強い衝撃に対してもパッドと基材との剥がれを防ぐことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態における基板の一面側の構成の一例を示す平面図である。
【図２】図１に示した基板の断面図である。
【図３】図１に示した基板の一面に形成された配線パターンの形状を示す平面図である。
【図４】パッドの形状を説明する図である。
【図５】図１に示した基板の一面に形成されたソルダーレジストの形状を示す平面図である。
【図６】本発明の実施の形態における基板の他面側の構成の一例を示す平面図である。
【図７】基板上に半導体素子が搭載された半導体装置の構成を示す断面図である。
【図８】半導体装置が電子回路基板上に実装された半導体装置実装体の構成を示す断面図である。
【図９】本発明の実施の形態における基板の効果を説明するための図である。
【図１０】従来の問題点を説明するための図である。
【図１１】従来の問題点を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施の形態における基板の一面側の構成の一例を示す平面図である。図２（ａ）は、図１のＡ−Ａ'断面図、図２（ｂ）は、図１のＢ−Ｂ'断面図である。
図２に示すように、基板１００は、基材１３０と、基材１３０の一面（図中下面、外部電極構造）に形成された配線パターン１０２およびソルダーレジスト１２０（絶縁膜）と、基材１３０の一面とは反対側の他面（図中上面）に形成された配線パターン１４０およびソルダーレジスト１５０（絶縁膜）とを含む。
【００１９】
基材１３０は、たとえば配線層と樹脂層（絶縁層）とが交互に積層された積層構造とすることができる。基材１３０には、複数のビア１１０が設けられており、ビア１１０を介して、異なる層の配線間が電気的に接続されている。ビア１１０は異なる層の配線間に形成されていてもよく、基材１３０の一面に形成された配線パターンと基材１３０の一面とは反対側の他面に形成された配線パターンとの間を貫通していてもよい。基板１００は、多層配線基板等のプリント配線板やインターポーザとすることができる。
【００２０】
配線パターン１０２は、複数のパッド１０４および複数のパッド１０６と、複数の配線１０８とを含む。本実施の形態において、パッド１０４およびパッド１０６は、ＬＧＡ（Land grid array）パッケージの平面電極パッドとすることができる。各配線１０８は、各パッド１０４またはパッド１０６とそれぞれ連続して形成されるとともに、基材１３０中に設けられた各ビア１１０と接続される。図示していないが、ビア１１０に接続されていないパッド（配線１０８）が存在してもよい。本実施の形態において、複数のパッド１０４およびパッド１０６は、５列×５行のマトリクス状に配置されている。パッド１０６は、複数のパッドのうち、角部に形成されている。本実施の形態において、角部に形成されたパッド１０６は、他のパッド１０４とは異なるパターンを有する。
【００２１】
ソルダーレジスト１２０は、配線パターン１０２上に形成されている。ソルダーレジスト１２０は、基材１３０の一面のほぼ全面に形成されている。また、ソルダーレジスト１２０には、各パッド１０４およびパッド１０６をそれぞれ露出させる複数の開口部１２０ａが形成されている。
【００２２】
本実施の形態において、ソルダーレジスト１２０の開口部１２０ａは、複数のパッド（パッド１０４およびパッド１０６）のうち、角部に形成されたパッド１０６の基材１３０の中心１０１から遠い角部側の第１の周縁部１０６ａがソルダーレジスト１２０により覆われるとともに、第１の周縁部１０６ａよりも基材１３０の中心部に近い側の第２の周縁部１０６ｂが露出されるように形成されている。すなわち、本実施の形態において、パッド１０６は、第１の周縁部１０６ａにおいてＳＭＤ（solder-mask defined）型に形成されており、第２の周縁部１０６ｂにおいてＮＳＭＤ（non-solder-mask defined）型に形成されている。図２（ａ）は、パッド１０６の第１の周縁部１０６ａ部分の断面図、図２（ｂ）は、パッド１０６の第２の周縁部１０６ｂ部分の断面図である。
【００２３】
一方、本実施の形態において、ソルダーレジスト１２０の開口部１２０ａは、複数のパッド（パッド１０４およびパッド１０６）のうち、角部に形成されたパッド１０６以外の少なくとも一のパッド１０４と対応する配線１０８との接続箇所以外の周縁部全体を露出させるように形成されている。図１に示した構成においては、角部に形成されたパッド１０６以外の各パッド１０４は、当該パッド１０４が対応する配線１０８と接続された箇所以外の周縁部が露出されたＮＳＭＤ型に形成されている。
【００２４】
本実施の形態において、角部に形成されたパッド１０６は、パッド１０４とは異なる平面形状を有する。パッド１０６は、基材１３０の中心１０１から遠い角部側に補強パターンが形成された形状を有する。第１の周縁部１０６ａは、補強パターンに形成されている。
【００２５】
図３は、基板１００の一面に形成された配線パターン１０２の形状を示す平面図である。また、図４は、パッドの形状を説明する図である。
【００２６】
図４（ａ）は、パッド１０４の平面形状を示す図である。ここで図示したように、パッド１０４は、たとえば円形状とすることができる。また、パッド１０６は、図４（ａ）に示したパッド１０４と同様のパターンに加えて、さらに外周側に補強パターンが追加された形状とすることができる。図４（ｂ）は、パッド１０６に追加された補強パターン１０７の平面形状を示す図である。ここで、補強パターン１０７は、略矩形形状を有するが、角部側では角部が面取りされた弧形状となっている。このような補強パターン１０７を設けることにより、パッド１０６と基材１３０との接触面積を増やすことができ、角部でのパッド１０６の剥がれを低減することができる。さらに、補強パターン１０７の形状を、角部側では角部が面取りされた弧形状とすることにより、角部における応力の集中を緩和することができる。図４（ｃ）は、パッド１０６の平面形状を示す図である。ここでは、パッド１０６は、パッド１０４と同様のパターンと補強パターン１０７とが一部オーバーラップした形状となっている。パッド１０４や補強パターン１０７、パッド１０６のパターンは、図示したものに限られず、種々の変形が可能である。
【００２７】
図５は、基板１００の一面に形成されたソルダーレジスト１２０の形状を示す平面図である。
本実施の形態において、基材１３０の一面には、図３に示したパターンの配線パターン１０２が形成され、その上に図５に示したパターンのソルダーレジスト１２０が形成されている。ソルダーレジスト１２０には、各パッド１０４またはパッド１０６をそれぞれ露出させる複数の開口部１２０ａが形成されている。
【００２８】
図６は、基板１００の基材１３０の他面側の構成の一例を示す平面図である。
本実施の形態において、基板１００の他面側に半導体素子２２０が搭載される。ここでは、半導体素子２２０が基材１３０の他面にフリップチップ接続される例を示す。配線パターン１４０は、基板１００上の半導体素子２２０が形成される領域である素子配置領域１６０に形成された、複数のパッド１４２および複数のパッド１４４と、複数の配線１４６とを含む。各パッド１４２およびパッド１４４は、半導体素子２２０の素子形成面に形成された複数の端子（不図示）にそれぞれ対応する位置に設けられている。パッド１４２およびパッド１４４は、半導体素子２２０の対応する端子と、半田ボール２２２を介してフリップチップ接続される。各配線１４６は、各パッド１４２またはパッド１４４とそれぞれ連続して形成されるとともに、基材１３０中に設けられた各ビア１１０と接続される。図示していないが、ビア１１０に接続されていないパッド（配線１４６）が存在してもよい。
【００２９】
ここでは、配線パターン１４０が、図１に示した配線パターン１０２と同様の構成を有する例を示すが、配線パターン１４０は、種々の異なる構成とすることができる。複数のパッド１４２およびパッド１４４は、マトリクス状に配置される。パッド１４４は、複数のパッドのうち、角部に形成されている。本実施の形態において、角部に形成されたパッド１４４は、他のパッド１４２とは異なるパターンを有する。角部に形成されたパッド１４４は、パッド１０６について図４を参照して説明したのと同様、パッド１４２に補強パターンが追加された平面形状を有するようにすることができる。
【００３０】
ソルダーレジスト１５０は、配線パターン１４０上に形成されている。また、ソルダーレジスト１５０には、各パッド１４２およびパッド１４４をそれぞれ露出させる複数の開口部１５０ａが形成されている。ソルダーレジスト１５０の開口部１５０ａのパターンは、ソルダーレジスト１２０の開口部１２０ａのパターンと同様の形状とすることができる。
【００３１】
本実施の形態において、ソルダーレジスト１５０の開口部１５０ａは、複数のパッド（パッド１４２およびパッド１４４）のうち、角部に形成されたパッド１４４の基材１３０の中心１０１から遠い角部側の第１の周縁部１４４ａがソルダーレジスト１５０により覆われるとともに、第１の周縁部１４４ａよりも基材１３０の中心部に近い側の第２の周縁部１４４ｂが露出されるように形成されている。すなわち、本実施の形態において、パッド１４４は、第１の周縁部１４４ａにおいてＳＭＤ（solder-mask defined）型に形成されており、第２の周縁部１４４ｂにおいてＮＳＭＤ（non-solder-mask defined）型に形成されている。
【００３２】
図７は、以上のような構成の基板１００の構成を示す断面図である。図７（ａ）は、図１のＣ１−Ｃ２−Ｃ３−Ｃ４断面に該当する。
【００３３】
図７（ｂ）は、基板１００上に半導体素子２２０が搭載された半導体装置２００の構成を示す断面図である。図７（ｂ）の基板１００の構成も、図１のＣ１−Ｃ２−Ｃ３−Ｃ４断面に該当する。半導体素子２２０は、半田ボール２２２を介して、基板１００のパッド１４２およびパッド１４４と接続されている。ここで、半導体素子２２０と基板１００との間には、アンダーフィル樹脂（不図示）を充填、硬化させてもよい。また、本実施の形態では、半導体素子２２０がフリップチップの場合を説明したが、半導体素子２２０と基板１００との接続はワイヤボンディング等の他の方法でもよく、樹脂封止もトランスファー封止等を用いることができる。
【００３４】
図８は、半導体装置２００が電子回路基板２１０上に実装された半導体装置実装体２５０の構成を示す断面図である。半導体装置２００は、半田材料２１２を介して、電子回路基板２１０のパッド２１４と接続されている。半導体装置実装体２５０は、以下の手順で得られる。まず、電子回路基板２１０の一面のパッド２１４上に半田ペースト等の半田材料２１２を塗布しておく。次いで、電子回路基板２１０の一面のパッド２１４と半導体装置２００のパッド面（基板１００の配線パターン１０２およびソルダーレジスト１２０が形成された一面）を位置合わせして、半導体装置２００を電子回路基板２１０上に搭載する。その後、加熱して半田ペーストを溶融させ、半導体装置２００のパッド１０４またはパッド１０６と電子回路基板２１０のパッド２１４とを接続する。ここでは、電子回路基板２１０への半田材料の供給を半田ペーストとしたが、半田コートでもよい。また、半田ペーストの塗布は、スクリーン印刷やディスペンス等にて行うことができる。電子回路基板２１０は、マザーボードやメインボード等とすることができる。半導体装置２００と電子回路基板２１０との間には、アンダーフィル樹脂（不図示）を充填、硬化させてもよい。
【００３５】
次に、本実施の形態における基板１００および半導体装置２００の効果を説明する。
以上のような構成とすることにより、角部に形成されたパッド１０６やパッド１４４において、角部側の第１の周縁部が絶縁膜で覆われたＳＭＤ型とすることができる。そのため、衝撃により生じたストレスが、複数の箇所に分散してかかるので、パッドと基材との剥離を防ぐことができる。
【００３６】
図９を参照して説明する。ここでは、例としてパッド１０６の場合を示すが、パッド１４４も同様である。図９に波線で示すように、角部において、第１の周縁部１０６ａがソルダーレジスト１２０で覆われたＳＭＤ型とすることにより、たとえば、落下等の強い衝撃が生じた場合に、衝撃により生じたストレスが、パッド１０６端部のパッド１０６と基材１３０との界面だけでなく、半田材料２１２とパッド１０６やソルダーレジスト１２０との界面にも分散してかかる。そのため、パッド１０６と基材１３０との剥離を防ぐことができる。
【００３７】
また、パッドの角部側において、第１の周縁部１０６ａがソルダーレジスト１２０で覆われているので、この点でも、強い衝撃が生じた場合のパッド１０６と基材１３０との剥離を防ぐことができる。さらに、第１の周縁部１０６ａよりも基材の中心部に近い側の第２の周縁部１０６ｂが露出されたＮＳＭＤ型とすることができ、通常の使用環境下でのパッド１０６と半田材料２１２との接合性を良好にすることもできる。
【００３８】
とくに、基板１００の基材１３０の一面側の半導体装置２００の外部電極構造において、パッドがＬＧＡパッケージの平面電極パッドの場合、ＢＧＡの場合よりも、パッド表面に接合される半田材料の量が少なくなる。そのため、ＢＧＡパッケージの場合と比較して対温度性が悪化する可能性がある。対温度性の不良は、図１０で破線で囲ったパッド１４と半田材料５０との界面付近箇所で、応力により半田にクラックが発生することにより起こる。パッドをＮＳＭＤ型とすることにより、パッド１４がその側面でも半田材料５０と接合する構造となり、接合面積が広くなる。これにより、半田のクラックが発生しにくい構造となり、パッド１４と半田材料５０との接合性を向上させることができ、対温度性を向上させることができる。
【００３９】
一方、パッドと半田との接合性を良好にするためにＮＳＭＤ型とすると、落下等の強い衝撃が生じた場合、図１１に示したように、衝撃により生じた応力がパッドと基材との界面に集中する現象が顕著におき、パッド１４の基材３０からの剥離が生じやすくなる。本実施の形態における基板１００、半導体装置２００、および半導体装置実装体２５０の構成によれば、落下等の強い衝撃に対して、パッドと基材との剥離を効果的に防ぐことができる。これにより、ＬＧＡパッケージの平面電極パッドの場合でも、パッド１４と半田材料５０との接合性を良好にするとともに、強い衝撃に対してもパッドと基材との剥がれを防ぐことができる。
【００４０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００４１】
以上の実施の形態においては、角部に形成されたパッド１０６やパッド１４４の形状がその他のパッド１０４やパッド１４２の形状と異なる例を示したが、角部に形成されたパッドの形状は、その他のパッドの形状と同様とすることもできる。ただし、この場合も、角部に形成されたパッドは、基材の中心から遠い角部側の第１の周縁部がソルダーレジストにより覆われるとともに、第１の周縁部よりも基材の中心に近い側の第２の周縁部が露出されるように形成することができる。
【００４２】
さらに、以上の実施の形態においては、複数のパッドのうち、最外周の角部に形成されたパッドのみ、基材の中心から遠い角部側の第１の周縁部がソルダーレジストにより覆われるとともに、第１の周縁部よりも基材の中心に近い側の第２の周縁部が露出されるように形成する構成を説明した。しかし、たとえば、角部でなくても、外周部に形成されたパッドも、基材の中心から遠い外周側の第１の周縁部がソルダーレジストにより覆われるとともに、第１の周縁部よりも基材の中心に近い側の第２の周縁部が露出されるように形成することもできる。一方、内周部に形成されたパッドは、当該パッドと対応する配線との接続箇所以外の周縁部全体がソルダーレジストの開口部から露出した構成とすることができる。
【００４３】
また、以上の実施の形態では、本発明の構成が、基板１００の電子回路基板２１０と対向する面（外部電極構造）および基板１００の半導体素子２２０と対向する面の両方に適用された構成を示したが、いずれか一方のみこのような構成として、他方は通常のパターンとすることもできる。なお上記した実施形態によれば、以下の発明が開示されている。
（付記１）
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第１の周縁部が前記絶縁膜により覆われるとともに、前記第１の周縁部よりも前記基材の中心部に近い側の第２の周縁部が露出されるように形成された基板。
（付記２）
付記１に記載の基板において、
前記基材の一面に形成されるとともに、各前記パッドとそれぞれ連続して形成されるとともに、前記基材中に設けられたコンタクトと接続された複数の配線をさらに含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、前記角部に形成されたパッド以外の少なくとも一のパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
（付記３）
付記２に記載の基板において、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、少なくとも内周部に形成されたパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
（付記４）
付記１から３いずれかに記載の基板において、
前記複数のパッドのうち、前記角部に形成された前記パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、前記第１の周縁部は、前記補強パターンに設けられた基板。
（付記５）
付記１から４いずれかに記載の基板において、
前記複数のパッドは、マトリクス状に配置された基板。
（付記６）
付記１から５いずれかに記載の基板において、
前記複数のパッドは、半田材料を介して、外部の端子と接合される基板。
（付記７）
付記１から６いずれかに記載の基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置。
（付記８）
付記７に記載の半導体装置において、
前記基板の前記一面とは反対側の面に配置された電子回路基板をさらに含み、
前記基板の前記基材の前記一面は、前記電子回路基板と対向するように設けられ、前記複数のパッドは、前記電子回路基板の端子と接続された半導体装置。
（付記９）
付記７に記載の半導体装置において、
前記基板の前記基材の前記一面は、前記半導体素子と対向するように設けられ、前記複数のパッドは、前記半導体素子の端子と接続された半導体装置。
【符号の説明】
【００４４】
１００  基板
１０１  中心
１０２  配線パターン
１０４  パッド
１０６  パッド
１０６ａ  第１の周縁部
１０６ｂ  第２の周縁部
１０７  補強パターン
１０８  配線
１１０  ビア
１２０  ソルダーレジスト
１２０ａ  開口部
１３０  基材
１４０  配線パターン
１４２  パッド
１４４  パッド
１４４ａ  第１の周縁部
１４４ｂ  第２の周縁部
１４６  配線
１５０  ソルダーレジスト
１５０ａ  開口部
１６０  素子配置領域
２００  半導体装置
２１０  電子回路基板
２１２  半田材料
２１４  パッド
２２０  半導体素子
２２２  半田ボール
２５０  半導体装置実装体
【図１】
0005372235.tif 000002
【図２】
0005372235.tif 000003
【図３】
0005372235.tif 000004
【図４】
0005372235.tif 000005
【図５】
0005372235.tif 000006
【図６】
0005372235.tif 000007
【図７】
0005372235.tif 000008
【図８】
0005372235.tif 000009
【図９】
0005372235.tif 000010
【図１０】
0005372235.tif 000011
【図１１】
0005372235.tif 000012