(57)【特許請求の範囲】
【請求項１】
基板上に第１の半導体膜と第２の半導体膜とを形成し、
酸素雰囲気下において第１の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第２の高密度プラズマ処理を行うことにより、前記第１の半導体膜の表面と前記第２の半導体膜の表面に第１の絶縁膜を形成し、
前記第１の絶縁膜上に、前記第１の半導体膜及び前記第２の半導体膜よりエネルギーギャップが小さい材料を有する電荷蓄積層を形成し、
前記電荷蓄積層上に窒素を含む第２の絶縁膜を形成し、
前記第２の半導体膜上に形成された前記第１の絶縁膜、前記電荷蓄積層及び前記第２の絶縁膜を選択的に除去して前記第２の半導体膜の表面を露出させ、
酸素雰囲気下において第３の高密度プラズマ処理を行うことにより、前記第１の半導体膜の上方に形成された前記窒素を含む第２の絶縁膜の表面を酸化すると同時に、前記第２の半導体膜の表面にゲート絶縁膜を形成し、
表面が酸化された前記第２の絶縁膜上及び前記ゲート絶縁膜上に導電膜を形成し、
前記第１の絶縁膜、前記電荷蓄積層、前記第２の絶縁膜、前記ゲート絶縁膜及び前記導電膜を選択的に除去することによって、前記第１の半導体膜の少なくとも一部と重なるように前記第１の絶縁膜、前記電荷蓄積層、前記第２の絶縁膜及び前記導電膜を残存させ、前記第２の半導体膜の少なくとも一部と重なるように前記ゲート絶縁膜及び前記導電膜を残存させることを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項２】
請求項１において、
前記第１の高密度プラズマ処理と前記第２の高密度プラズマ処理は、前記半導体膜が大気に曝されることなく連続的に行うことを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記電荷蓄積層と前記第２の絶縁膜は、大気に曝されることなく連続的に形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記電荷蓄積層は、ゲルマニウムを主成分とする膜で形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記導電膜は、窒素原子を含む導電膜で形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き込み、読み出し及び消去が可能な不揮発性半導体記憶装置及びその作製方法に関する。特に、当該不揮発性半導体記憶装置における電荷蓄積層の構成に関する。
【背景技術】
【０００２】
半導体メモリの一つとして、データを電気的に書き換え可能であり、電源を切ってもデータを記憶しておくことのできる不揮発性メモリの市場が拡大している。不揮発性メモリは、ＭＯＳトランジスタと類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。フローティングゲート型の不揮発性メモリは、チャネル形成領域上のトンネル絶縁膜を通してフローティングゲートに電荷を注入して保持させるものである。また、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮発性メモリでは、窒化シリコン膜のトラップ若しくはシリコンクラスタを電荷保持担体として利用している。
【０００３】
図１６に不揮発性メモリの代表的な構造を示す。不揮発性メモリは、チャネル形成領域を形成する半導体膜８００の上方に、トンネル絶縁膜とも呼ばれる第１絶縁膜８０１、フローティングゲートとも呼ばれる電荷蓄積層８０２、第２絶縁膜８０３、コントロールゲート電極８０４、ソース８０５及びドレイン８０６を有している。
【０００４】
このような不揮発性メモリは、一つのトランジスタで１ビットのデータを記憶することができる。データを書き込む場合には、ソース８０５とドレイン８０６間と、半導体膜８００とコントロールゲート電極８０４間に電圧を印加し、第１絶縁膜８０１を介して電荷を半導体膜８００から電荷蓄積層８０２に注入し、電気的に周囲と絶縁されている電荷蓄積層８０２に電荷を蓄積させる。データを読み出す場合には、電荷蓄積層８０２における電荷の有無により、ＭＯＳトランジスタのしきい値電圧が変化するので、その特性を利用して情報を読み出すことができる。すなわち、”０”と”１”の情報を記憶させ、読み出すことができる。データを消去する時は、逆に半導体膜８００若しくはソース８０５に高い電圧を印加して、第１絶縁膜８０１を介して電荷蓄積層８０２から電荷を引き抜いている。
【０００５】
電荷蓄積層８０２への電荷の注入は、半導体膜８００とコントロールゲート電極８０４間に印加する電圧を高くし、強電界によって第１絶縁膜８０１を流れるファウラー・ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）によって行われている。いずれにしても、半導体膜８００とコントロールゲート電極８０４の間には、高い電界が印加されることとなり、薄く形成された絶縁膜中に電荷が注入されることになる。
【０００６】
電荷蓄積層８０２を有する不揮発性メモリは、信頼性を保証するために、電荷蓄積層８０２に貯えた電荷を１０年以上保持できる特性が要求されている。そのため、第１絶縁膜８０１及び第２絶縁膜８０３は、電荷蓄積層８０２から電荷が漏れてしまわないように、高い絶縁性が求められている。フローティングゲート型の不揮発性メモリは、Ｆ−Ｎ型トンネル電流を流すために第１絶縁膜８０１を薄くすることに難があり（ＳｉＯ２膜で７〜８ｎｍ）、書き込み電圧と消去電圧の低電圧化（１０〜２０Ｖ）を図ることが困難となっている。また、ＭＯＮＯＳ型の不揮発性メモリでは、窒化シリコン膜中のトラップ若しくはシリコンクラスタに電荷を保持させ、かつＭＯＳトランジスタのしきい値電圧を変化させるため、窒化シリコン膜に比較的大きな体積が必要である。したがって、素子の微細化に限界があり、低電圧化にも限界があると考えられている。
【０００７】
不揮発性メモリの書き込み電圧の低電圧化や、電荷保持特性の改善を図るために、図１６における第２絶縁膜８０３を複数の絶縁膜で構成し、深いトラップ準位を高濃度に設けたものがある（例えば、特許文献１参照）。また、ＭＯＮＯＳ型の不揮発性メモリにおいて、電荷蓄積層８０２に用いる窒化シリコンの水素濃度を制御して電荷保持特性の改善を図ったものが知られている（例えば、特許文献２参照）。
【特許文献１】特開平１１−４０６８２号公報
【特許文献２】特開２００４−２２１４４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図１６における第２絶縁膜８０３や電荷蓄積層８０２を改善しても、電荷保持特性を維持するためには、第１絶縁膜８０１を薄くすることに限界があり、その膜厚を薄く出来なければ書き込み電圧を下げることが出来ないという問題が依然残っていた。また、電荷蓄積層８０２の電荷保持特性のみを改良しても、書き込み電圧を下げることは出来なかった。
【０００９】
また、ガラス等の耐熱性が低い基板上に薄膜トランジスタ等の素子を用いて不揮発性半導体記憶装置を形成する場合には、絶縁膜の形成に熱酸化法を用いることが困難である。そのため、第１絶縁膜８０１を薄く形成する場合には、ＣＶＤ法やスパッタ法により数ｎｍの膜厚で形成する必要があった。しかし、ＣＶＤ法やスパッタ法により数ｎｍの膜厚で形成した第１絶縁膜８０１は、膜の内部に欠陥を有し膜質が十分でないため、リーク電流の発生や半導体膜８００と電荷蓄積層８０２とのショート等が発生し、不揮発性半導体記憶装置の信頼性が低下（書き込み又は読み込み不良）するといった問題がある。
【００１０】
本発明は上記問題を鑑み、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域と、その間のチャネル形成領域とを有する半導体膜と、チャネル形成領域の上方に設けられる第１の絶縁膜、電荷蓄積層、第２の絶縁膜、ゲート電極層として機能する導電膜とを有し、半導体膜の電荷に対する第１の絶縁膜により形成される第１障壁に対し、電荷蓄積層の電荷に対する第１の絶縁膜により形成される第２障壁が、エネルギー的に高いことを特徴としている。
【００１２】
本発明の不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域と、その間のチャネル形成領域とを有する半導体膜と、チャネル形成領域の上方に設けられる第１の絶縁膜、電荷蓄積層、第２の絶縁膜、ゲート電極層として機能する導電膜とを有し、半導体膜よりもエネルギーギャップ（バンドギャップ）の小さい材料、若しくは電子親和力が大きい材料で電荷蓄積層が形成されていることを特徴とする。
【００１３】
本発明の不揮発性半導体記憶装置の作製方法は、基板上に半導体膜を形成し、高密度プラズマ処理を行うことにより、半導体膜の表面に酸素と窒素の一方又は両方を含む第１の絶縁膜を形成し、第１の絶縁膜上に、半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第２の絶縁膜を形成し、第２の絶縁膜上に導電膜を形成し、半導体膜の上方にレジストを選択的に形成し、第１の絶縁膜、電荷蓄積層、第２の絶縁膜及び導電膜を選択的に除去することによって、半導体膜の少なくとも一部と重なるように第１の絶縁膜、電荷蓄積層、第２の絶縁膜及び導電膜と残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、半導体膜に不純物領域を形成することを特徴としている。
【００１４】
本発明の不揮発性半導体記憶装置の作製方法は、基板上に半導体膜を形成し、酸素雰囲気下において第１の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第２の高密度プラズマ処理を行うことにより半導体膜の表面に酸化膜と酸素と窒素を有する膜の積層膜を含む第１の絶縁膜を形成し、第１の絶縁膜上に、半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第２の絶縁膜を形成し、酸素雰囲気下において第３の高密度プラズマ処理を行うことにより、窒素を含む第２の絶縁膜の表面を酸化し、表面が酸化された第２の絶縁膜上に導電膜を形成し、第１の絶縁膜、電荷蓄積層、第２の絶縁膜及び導電膜を選択的に除去することによって、半導体膜の少なくとも一部と重なるように第１の絶縁膜、電荷蓄積層、第２の絶縁膜及び導電膜と残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、半導体膜に不純物領域を形成することを特徴としている。
【００１５】
本発明の不揮発性半導体記憶装置の作製方法は、基板上に第１の半導体膜と第２の半導体膜とを形成し、酸素雰囲気下において第１の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第２の高密度プラズマ処理を行うことにより第１の半導体膜の表面と第２の半導体膜の表面に第１の絶縁膜を形成し、第１の絶縁膜上に、第１の半導体膜及び第２の半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第２の絶縁膜を形成し、第２の半導体膜上に形成された第１の絶縁膜、電荷蓄積層及び第２の絶縁膜を選択的に除去して第２の半導体膜の表面を露出させ、酸素雰囲気下において第３の高密度プラズマ処理を行うことにより、第１の半導体膜の上方に形成された窒素を含む第２の絶縁膜の表面を酸化すると同時に、第２の半導体膜の表面にゲート絶縁膜を形成し、表面が酸化された第２の絶縁膜上及びゲート絶縁膜上に導電膜を形成し、第１の絶縁膜、電荷蓄積層、第２の絶縁膜、ゲート絶縁膜及び導電膜を選択的に除去することによって、第１の半導体膜の少なくとも一部と重なるように第１の絶縁膜、電荷蓄積層、第２の絶縁膜及び導電膜を残存させ、第２の半導体膜の少なくとも一部と重なるようにゲート絶縁膜及び導電膜を残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、第１の半導体膜及び第２の半導体膜に不純物領域を形成することを特徴としている。
【００１６】
本発明の不揮発性半導体記憶装置において、前記半導体膜は絶縁表面を有する基板上に形成されてもよい。また、本発明の不揮発性半導体記憶装置において、前記一対の不純物領域と、前記チャネル形成領域は単結晶シリコン基板に形成されてもよい。
【００１７】
なお、高密度プラズマ処理とは、高周波を用いて電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下の条件下で行うプラズマ処理をさしている。
【発明の効果】
【００１８】
半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の電荷に対する絶縁膜により形成される第１障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２障壁がエネルギー的に高い構成とすることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。
【００１９】
また、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の材料よりエネルギーギャップの小さい材料、若しくは電子親和力が大きい材料を用いて電荷蓄積層を設けることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。その結果、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた信頼性の高い不揮発性半導体記憶装置を作製することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２１】
（実施の形態１）
本実施の形態では、不揮発性半導体記憶装置の一例に関して図面を参照して説明する。なお、ここでは、不揮発性半導体記憶装置におけるメモリ部を構成する記憶素子と、当該メモリ部と同一の基板上に設けられ記憶素子への書き込みや読み込みの制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。
【００２２】
まず、基板１０１上に絶縁膜１０２を介して島状の半導体膜１０３ａ、１０３ｂを形成する（図１（Ａ））。島状の半導体膜１０３ａ、１０３ｂは、基板１０１上にあらかじめ形成された絶縁膜１０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザー結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
【００２３】
基板１０１としては、ガラス基板、石英基板、金属基板（例えば、ステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【００２４】
絶縁膜１０２としては、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１０２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜１０２を形成することによって、基板１０１からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１０１として石英を用いるような場合には絶縁膜１０２を省略してもよい。
【００２５】
次に、高密度プラズマ処理を行い半導体膜１０３ａ、１０３ｂに酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体膜１０３ａ、１０３ｂの表面にそれぞれ酸化膜、窒化膜または酸素と窒素とを有する膜となる第１の絶縁膜１０４（以下、絶縁膜１０４と記す）を形成する（図１（Ｂ））。
【００２６】
例えば、半導体膜１０３ａ、１０３ｂとしてＳｉを主成分とする半導体膜を用いて酸化処理又は窒化処理を行った場合、絶縁膜１０４として酸化シリコン膜、窒化シリコン膜が形成される。また、高密度プラズマ処理により半導体膜１０３ａ、１０３ｂに酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体膜１０３ａ、１０３ｂに接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸素と窒素を有する膜（酸窒化膜）が形成され、絶縁膜１０４は酸化シリコン膜と酸窒化膜とが積層された膜となる。
【００２７】
ここでは、絶縁膜１０４を１〜１０ｎｍ、好ましくは１〜５ｎｍで形成する。例えば、高密度プラズマ処理により半導体膜１０３ａ、１０３ｂに酸化処理を行うことにより半導体膜１０３ａ、１０３ｂの表面に概略５ｎｍの酸化シリコン膜を形成した後、高密度プラズマ処理により酸化シリコン膜の表面に概略２ｎｍの酸窒化膜を形成する。この場合、半導体膜１０３ａ、１０３ｂの表面に形成された酸化シリコン膜の膜厚は、概略３ｎｍとなっている。これは、酸窒化膜が形成された分だけ減少するためである。また、このとき、高密度プラズマ処理による酸化処理と窒化処理は大気に一度も曝されることなく連続して行うことが好ましい。高密度プラズマ処理を連続して行うことによって、汚染物の混入の防止や生産効率の向上を実現することができる。
【００２８】
なお、高密度プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。一方、高密度プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。
【００２９】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。高密度プラズマ処理を希ガス雰囲気中で行った場合、絶縁膜１０４は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があり、Ａｒを用いた場合には絶縁膜１０４にＡｒが含まれている場合がある。
【００３０】
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１０１上に形成された被処理物（ここでは、半導体膜１０３ａ、１０３ｂ）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波（例えば、２．４５ＧＨｚ）等の高周波を用いることができる。
【００３１】
本実施の形態において、メモリ部における半導体膜１０３ａ上に形成された絶縁膜１０４は、後に完成する記憶素子において、トンネル酸化膜として機能する。従って、絶縁膜１０４の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、絶縁膜１０４の膜厚が薄いほど、後に形成される電荷蓄積層に低電圧で電荷を蓄積させることが可能となるため、半導体装置の消費電力を低減することができる。そのため、絶縁膜１０４は、膜厚を薄く形成することが好ましい。
【００３２】
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、ガラス基板等の融点が十分に高くない基板上に記憶素子を設ける場合には、熱酸化法により絶縁膜１０４を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、ＣＶＤ法やスパッタ法により絶縁膜を形成した場合には、半導体膜の端部の被覆が十分でなく、後に絶縁膜１０４上に形成される導電膜等と半導体膜とが接触してリークする場合がある。従って、本実施の形態で示すように、高密度プラズマ処理により絶縁膜１０４を形成することによって、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができ、また、半導体膜の端部を絶縁膜で十分に被覆することができる。その結果、メモリとして高速動作を可能とし、半導体装置の消費電力を低減させることができる。
【００３３】
次に、絶縁膜１０４上に電荷蓄積層１０５を形成する（図１（Ｃ））。電荷蓄積層１０５は、後に完成する記憶素子において、電荷を蓄積する層として機能し、一般的にフローティングゲート（浮遊ゲート）と呼ぶこともある。電荷蓄積層１０５としては、半導体膜１０３ａ、１０３ｂに用いる物質よりエネルギーギャップ（バンドギャップ）が小さい材料を用いることが好ましく、例えば、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等で形成することができる。また、他にも、半導体膜１０３ａ、１０３ｂに用いる物質よりエネルギーギャップ（バンドギャップ）が小さくなる材料であれば電荷蓄積層１０５として他の導電膜や半導体膜を用いることができる。また、電荷蓄積層１０５としては、半導体膜１０３ａ、１０３ｂに用いる物質より電子親和力が大きい材料を用いてもよい。
【００３４】
ここでは、電荷蓄積層１０５として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。このように、半導体膜としてＳｉを主成分とする材料を用いて形成し、当該半導体膜上にトンネル酸化膜として機能する絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層として設けた場合、半導体膜の電荷に対する絶縁膜により形成される第１の障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体膜から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。
【００３５】
次に、電荷蓄積層１０５上に酸化窒化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜等を含む第２の絶縁膜１０７を形成する（図１（Ｄ））。絶縁膜１０７は、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができ、ここでは、絶縁膜１０７としてプラズマＣＶＤ法により窒化シリコン膜又は窒化酸化シリコン膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。また、電荷蓄積層１０５に高密度プラズマ処理を行い、電荷蓄積層１０５の表面に窒化処理を行うことによって窒化膜（例えば、電荷蓄積層１０５としてゲルマニウムを主成分とする膜を用いた場合には、ＧｅＮｘ）を形成してもよい。この場合、窒化処理により得られた窒化膜を絶縁膜１０７として用いてもよいし、窒化処理により得られた窒化膜上に別途絶縁膜１０７として上述した絶縁膜を形成してもよい。また、他にも第２の絶縁膜１０７を、酸化アルミニウム（ＡｌＯｘ）、酸化ハフニウム（ＨｆＯｘ）又は酸化タンタル（ＴａＯｘ）で形成してもよい。
【００３６】
なお、上記工程において、電荷蓄積層１０５と絶縁膜１０７を大気に一度も曝されることなく連続して形成することが好ましい。電荷蓄積層１０５と絶縁膜１０７を連続して形成することによって、汚染物の混入の防止や生産効率の向上を実現することができる。例えば、プラズマＣＶＤ法を用いて、電荷蓄積層１０５と絶縁膜１０７を大気に一度も曝されることなく連続して形成する。
【００３７】
次に、メモリ部を構成する素子を覆うようにレジスト１０８を選択的に形成した後、ロジック部を構成する素子の上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を選択的に除去する（図１（Ｅ））。ここでは、半導体膜１０３ａの上方に形成された絶縁膜１０７を覆うようにレジスト１０８を選択的に形成した後、半導体膜１０３ｂの上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を選択的に除去し、半導体膜１０３ｂを露出させる。
【００３８】
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う（図２（Ａ））。その結果、第２の絶縁膜１０７の表面に絶縁膜１１０が形成され、半導体膜１０３ｂの表面に絶縁膜１０９が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜１０７に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜１０７の表面に酸窒化膜（ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜）を有する絶縁膜１１０が形成される。また、同時に、半導体膜１０３ｂの表面に酸化シリコン膜を有する絶縁膜１０９が形成される。絶縁膜１０９は、ゲート絶縁膜として機能する。なお、第２の絶縁膜１０７をマスク等で覆うことにより、絶縁膜１１０を形成しないようにしてもよい。なお、高密度プラズマ処理は、上記図１（Ｂ）において、半導体膜１０３ａ、１０３ｂに高密度プラズマ処理を行った条件や方法と同様に行えばよい。
【００３９】
また、図２（Ａ）において、高密度プラズマ処理を行うかわりにプラズマＣＶＤ法等によって、絶縁膜１０９を形成してもよい。この場合は、第２の絶縁膜１０７上に絶縁膜を形成してもよいし、しなくともよい。
【００４０】
次に、半導体膜１０３ａ及び半導体膜１０３ｂの上方に、導電膜を形成する（図２（Ｂ））。ここでは、導電膜として、導電膜１１１ａと導電膜１１１ｂを積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【００４１】
導電膜１１１ａ、１１１ｂとしては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。ここでは、導電膜１１１ａとして窒化タンタルを用いて形成し、その上に導電膜１１１ｂとしてタングステンを用いて積層構造で設ける。また、他にも、導電膜１１１ａとして、窒化タングステン、窒化モリブデン、窒化チタンを用い、導電膜１１１ｂとして、タンタル、モリブデン、チタン等を用いることができ、これらの材料を自由に組み合わせて導電膜１１１ａ及び導電膜１１１ｂを形成することができる。
【００４２】
次に、半導体膜１０３ａ、１０３ｂの上方に形成された導電膜１１１ｂ上に選択的にレジスト１１２を形成し、当該レジスト１１２をマスクとして、半導体膜１０３ａ上に設けられた絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７、絶縁膜１１０、導電膜１１１ａ及び導電膜１１１ｂと、半導体膜１０３ｂ上に設けられた絶縁膜１０９、導電膜１１１ａ及び導電膜１１１ｂとを選択的に除去する（図２（Ｃ））。
【００４３】
次に、半導体膜１０３ａ及び半導体膜１０３ｂに不純物元素を導入することによって、半導体膜１０３ａと半導体膜１０３ｂにソース領域又はドレイン領域として機能しうる不純物領域１１４ａと、離間して設けられた不純物領域１１４ａ間にチャネル形成領域１１４ｂとを形成する（図２（Ｄ））。なお、半導体膜１０３ａ、１０３ｂに不純物元素を導入する際に、ゲート電極として機能する導電膜１１３ａ、１１３ｂをマスクとして用いることにより、自己整合的（セルフアライン）に不純物領域１１４ａ及びチャネル形成領域１１４ｂを形成することができる。
【００４４】
次に、半導体膜１０３ａ、１０３ｂ及び導電膜１１３ａ、１１３ｂの上方に絶縁膜を形成する（図２（Ｅ））。ここでは、絶縁膜として、絶縁膜１１５ａと絶縁膜１１５ｂを積層して形成した例を示している。なお、絶縁膜は、単層又は３層以上の積層構造で形成してもよい。その後、絶縁膜１１５ａ、１１５ｂにコンタクトホールを選択的に形成して半導体膜１０３ａ、１０３ｂを露出させ、当該コンタクトホールを充填するように導電膜１１６を選択的に形成する。導電膜１１６は、半導体膜１０３ａ、１０３ｂの不純物領域１１４ａと電気的に接続している。
【００４５】
以上の工程により、記憶素子を有する記憶素子部とロジック部とを有する不揮発性半導体記憶装置を作製することができる。また、図１、図２で示した作製方法においては、絶縁膜１０４と絶縁膜１０９とを異なる厚さ又は異なる材料で設けることが可能となる。
【００４６】
なお、本実施の形態では、基板上に形成された半導体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成した例を示したが、本発明の不揮発性半導体記憶装置はこれに限られない。例えば、図８に示すように、Ｓｉ等の半導体基板を用いて直接基板にチャネル形成領域を形成した電界効果トランジスタ（ＦＥＴ）を用いてもよい。
【００４７】
電界効果トランジスタは、単結晶半導体基板３０１上に形成される。単結晶半導体基板３０１は、ｎウェル又はｐウェル３０２が形成され、フィールド酸化膜３０３によってそれぞれ分離されている。また、ｎ型の単結晶半導体基板を用いるときにはｐウェルを、ｐ型の単結晶半導体基板を用いるときにはｎウェルのみをそれぞれ設けた構成とすることが好ましい。ゲート絶縁膜３０４〜３０５は、高密度プラズマ処理又は熱酸化法により形成された薄膜である。電荷蓄積層１０５、絶縁膜１０７、絶縁膜１１０、導電膜１１３ａ、１１３ｂ、１１６等は、本実施の形態で示した材料や方法を用いて形成することができる。
【００４８】
以上のように、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の電荷に対する絶縁膜により形成される第１障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２障壁がエネルギー的に高い構成とすることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。また、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の材料よりエネルギーギャップ（バンドギャップ）の小さい材料を用いて電荷蓄積層を設けることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。その結果、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた不揮発性半導体記憶装置を作製することができる。
【００４９】
（実施の形態２）
本実施の形態では、上記実施の形態に示した不揮発性半導体記憶装置のメモリ部における電荷蓄積層に電荷の注入、保持に関して図１５を参照して説明する。
【００５０】
図１５は、上記実施の形態１の記憶素子のバンド図を示しており、半導体膜１０３ａ、第１の絶縁膜１０４、電荷蓄積層１０５、第２の絶縁膜１０７（又は第２の絶縁膜１０７と絶縁膜１１０の積層膜）、ゲート電極として機能する導電膜１１３ａが積層された状態を示している。なお、図１５では、半導体膜１０３ａはｐ型の場合について示している。
【００５１】
図１５（Ａ）は導電膜１１３ａに電圧を印加していない場合であって、半導体膜１０３ａのフェルミ準位Ｅｆと、導電膜１１３ａのフェルミ準位Ｅｆｍが等しい場合を示している。図１５（Ｂ）は導電膜１１３ａに電圧を印加して電荷蓄積層１０５に電子が保持されている場合を示している。
【００５２】
第１の絶縁膜１０４を挟んで、半導体膜１０３ａと電荷蓄積層１０５は異なる材料で形成している。この場合、半導体膜１０３ａのバンドギャップ（伝導帯の下端Ｅｃと価電子帯の上端Ｅｖのエネルギー差）と電荷蓄積層１０５のバンドギャップは異なるものとし、後者のバンドギャップは小さくなるように組み合わせる。例えは、半導体膜１０３ａをシリコン（１．１２ｅＶ）とすると、電荷蓄積層１０５はゲルマニウム（０．７２ｅＶ）、シリコンゲルマニウム（０．７３〜１．１ｅＶ）を組み合わせることができる。この場合、電子に対するエネルギー障壁、すなわち第１障壁Ｂｅ１と第２障壁Ｂｅ２は異なる値となり、Ｂｅ２＞Ｂｅ１の関係を持つことになる。
【００５３】
電荷蓄積層１０５に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧をゲート電極として機能する導電膜１１３ａに印加する。この状態で、ドレインに高電圧を印加して熱電子を発生させると、第１障壁を乗り越えることのできる熱電子を電荷蓄積層１０５に注入することができる。Ｆ−Ｎ型トンネル電流を利用する場合には、第１障壁を乗り越えるエネルギーを電子に与える必要はなく量子力学的トンネル現象により、電荷蓄積層１０５に電子が注入される。
【００５４】
電荷蓄積層１０５に電子が保持されている間は、トランジスタのしきい値電圧は正の方にずれる。この状態を、情報”０”が書き込まれた状態とすることができる。この”０”情報の検出は、電荷蓄積層１０５に電荷が保持されていない状態でトランジスタがオンするゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。
【００５５】
電荷蓄積層１０５に蓄積される電子は、その保持特性が重要であるが、第２障壁Ｂｅ２を大きくすることにより、量子力学的なトンネル電流により半導体膜１０３ａに流れ込む電子は確率的に少なくなり、また第２絶縁膜１０４を通して導電膜１１３ａに流れ込む電子も少なくすることができる。すなわち、電荷蓄積層１０５が蓄積する電子を長期間保持する方法として、第２障壁Ｂｅ２の高さを第１障壁Ｂｅ１よりも大きくすることで、導電膜１１３ａに電圧を印加していない記憶保持の状態で、電荷が半導体膜１０３ａの方に流れて消失してしまうことを防ぐことができる。
【００５６】
上述した構造で記憶素子を設けることによって、半導体膜から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることが可能となる。
【００５７】
（実施の形態３）
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。具体的には、電荷蓄積層として分散粒子を含む絶縁膜を用いた場合について説明する。
【００５８】
まず、基板１０１上に絶縁膜１０２を介して島状の半導体膜１０３ａ、１０３ｂを形成し、高密度プラズマ処理により半導体膜１０３ａ、１０３ｂの表面に第１の絶縁膜１０４を形成する（図３（Ａ））。具体的な形成方法は、上記図１（Ｂ）までと同様に行えばよい。
【００５９】
次に、絶縁膜１０４を覆うように、電荷をトラップする性質を有する絶縁膜１０６ｂ（電荷蓄積層１０６ｂ）を形成する。絶縁膜１０６ｂとしては、膜中に電荷をトラップする欠陥を有している絶縁膜、又は導電性粒子又は半導体粒子１０６ａ（以下、分散粒子１０６ａとも記す）を含む絶縁膜を用いることが好ましく、例えば、酸化ゲルマニウム（ＧｅＯｘ）膜、窒化ゲルマニウム（ＧｅＮｘ）膜等で形成することができる（図３（Ｂ））。分散粒子１０６ａを含む電荷蓄積層１０６ｂとしては、例えば、金属元素を含んだ絶縁膜を用いることができ、具体的には、金属酸化膜、金属窒化膜、又は金属酸窒化膜等を用いることができる。分散粒子１０６ａとしては、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等の粒子を含ませることができる。
【００６０】
例えば、電荷蓄積層１０６ｂとして、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムが含有された絶縁膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成することができる。ゲルマニウムが含有された絶縁膜としては、ＧｅＨ４と酸素及び／又は窒素を含む雰囲気中でプラズマＣＶＤ法を行うことにより、酸化ゲルマニウム（ＧｅＯｘ）膜、窒化ゲルマニウム（ＧｅＮｘ）膜等を形成することができる。
【００６１】
半導体膜としてＳｉを主成分とする材料で形成し、当該半導体膜上にトンネル酸化膜として機能する絶縁膜を介して膜中に電荷をトラップする欠陥を有するゲルマニウムを含有した絶縁膜（例えば、ＧｅＮｘ）又はゲルマニウム粒子を含有した絶縁膜で電荷蓄積層を設けた構造とした場合、半導体膜から絶縁膜を介して注入されたキャリアは、電荷蓄積層に含まれる欠陥又はゲルマニウム粒子にトラップされることにより保持される。
【００６２】
その後、上記図１（Ｄ）〜図２（Ｅ）に示した工程を行うことによって、記憶素子を有する不揮発性半導体記憶装置を作製することができる（図３（Ｃ））。
【００６３】
本実施の形態で示したように、電荷蓄積層として膜中に電荷をトラップする欠陥を有する絶縁膜又は分散粒子を含む絶縁膜で形成することにより、トンネル酸化膜として機能する絶縁膜に欠陥があった場合でも、電荷蓄積層に蓄積した電荷全てが、当該絶縁膜の欠陥から半導体膜に流れ出ることを回避することができる。分散粒子を含むゲルマニウムの酸化膜又は窒化膜で形成される電荷蓄積層は、該分散粒子が作るエネルギーバンドが図１５のようになり、同様な作用効果を得ることができる。従って、本実施の形態で示した構造を用いることによって、データを書き込みやすく、蓄積電荷が消失しにくい、信頼性の高い記憶素子を得ることが可能となる。
【００６４】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。
【００６５】
まず、基板１０１上に絶縁膜１０２を介して島状の半導体膜１０３ａ、１０３ｂを形成し、当該島状の半導体膜１０３ａ、１０３ｂを覆うように、絶縁膜１０４、電荷蓄積層１０６ｂ、絶縁膜１０７を形成する（図４（Ａ））。なお、作製方法は、上述した図１（Ａ）〜（Ｄ）と同様の方法を用いることができる。また、本実施の形態では、電荷蓄積層として、上記実施の形態２で示した電荷蓄積層で形成しているが、上記実施の形態１で示した電荷蓄積層１０５を形成しても良い。
【００６６】
次に、メモリ部を構成する素子の少なくとも一部を覆うようにレジスト１０８を選択的に形成した後、レジスト１０８に覆われていないメモリ部を構成する素子の上方及びロジック部を構成する素子の上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を選択的に除去する（図４（Ｂ））。ここでは、半導体膜１０３ａの上方に形成された絶縁膜１０７の少なくとも一部を覆うようにレジスト１０８を選択的に形成した後、レジスト１０８に覆われていない半導体膜１０３ａの上方及び半導体膜１０３ｂの上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を選択的に除去する。その結果、半導体膜１０３ａの一部と半導体膜１０３ｂの表面が露出する。
【００６７】
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う（図４（Ｃ））。その結果、絶縁膜１０７の表面に絶縁膜１１０が形成され、露出した半導体膜１０３ａ、１０３ｂの表面に絶縁膜１０９が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜１０７に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜１０７の表面に酸窒化膜（ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜）を有する絶縁膜１１０が形成される。また、同時に、半導体膜１０３ｂの表面に酸化シリコン膜を有する絶縁膜１０９が形成される。なお、高密度プラズマ処理は、上記図１（Ｂ）で示した条件や方法を用いることによって行うことができる。
【００６８】
次に、半導体膜１０３ａ及び半導体膜１０３ｂの上方に、導電膜を形成する（図４（Ｄ））。ここでは、導電膜として、導電膜１１１ａと導電膜１１１ｂを積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【００６９】
導電膜１１１ａ、１１１ｂとしては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。ここでは、導電膜１１１ａとして窒化タンタルを用いて形成し、その上に導電膜１１１ｂとしてタングステンを用いて積層構造で設ける。また、他にも、導電膜１１１ａとして、窒化タングステン、窒化モリブデン、窒化チタンを用い、導電膜１１１ｂとして、タンタル、モリブデン、チタン等を用いることができ、これらの材料を自由に組み合わせて導電膜１１１ａ及び導電膜１１１ｂを形成することができる。
【００７０】
次に、半導体膜１０３ａ、１０３ｂの上方に形成された導電膜１１１ｂ上に選択的にレジスト１１２を形成し、当該レジスト１１２をマスクとして、半導体膜１０３ａ上に設けられた絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７、絶縁膜１１０、導電膜１１１ａ及び導電膜１１１ｂと、半導体膜１０３ｂ上に設けられた絶縁膜１０９、導電膜１１１ａ及び導電膜１１１ｂとを選択的に除去する（図５（Ａ））。
【００７１】
本実施の形態においては、半導体膜１０３ａの上方に形成されるレジスト１１２は、導電膜１１１ａ及び１１１ｂの下方に形成された絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７及び絶縁膜１１０の積層構造における幅と概略一致するように又は小さくなるように形成する。その結果、得られた導電膜１１３ａの幅は、導電膜１１１ａ及び１１１ｂの下方に形成された絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７及び絶縁膜１１０の積層構造の幅と概略一致するか又は小さくなる。
【００７２】
次に、半導体膜１０３ａ及び半導体膜１０３ｂに不純物元素を導入することによって、半導体膜１０３ａと半導体膜１０３ｂにソース領域又はドレイン領域として機能しうる不純物領域１１４ａと、離間して設けられた不純物領域１１４ａ間にチャネル形成領域１１４ｂとを形成する（図５（Ｂ））。なお、半導体膜１０３ｂに不純物元素を導入する際に、ゲート電極として機能する導電膜１１３ｂをマスクとして用いることにより、自己整合的（セルフアライン）に半導体膜１０３ｂに不純物領域１１４ａ及びチャネル形成領域１１４ｂを形成することができる。
【００７３】
次に、半導体膜１０３ａ、１０３ｂ及び導電膜１１３ａ、１１３ｂの上方に絶縁膜を形成する（図５（Ｃ））。ここでは、絶縁膜として、絶縁膜１１５ａと絶縁膜１１５ｂを積層して形成した例を示している。なお、絶縁膜は、単層又は３層以上の積層構造で形成してもよい。その後、絶縁膜１１５ａ、１１５ｂにコンタクトホールを選択的に形成して半導体膜１０３ａ、１０３ｂを露出させ、当該コンタクトホールを充填するように導電膜１１６を選択的に形成する。導電膜１１６は、半導体膜１０３ａ、１０３ｂの不純物領域１１４ａと電気的に接続している。
【００７４】
なお、半導体膜１０３ａの上方に形成された導電膜１１３ａの幅が絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７及び絶縁膜１１０の積層構造の幅より小さい場合、上記図５（Ｂ）における半導体膜１０３ａ、１０３ｂに不純物元素を導入する際の条件を制御することによって、半導体膜１０３ａに不純物領域１１４ａより低濃度の不純物元素が導入された低濃度不純物領域１１７を形成することができる（図６（Ａ））。低濃度不純物領域は、絶縁膜１０４の下方に位置する半導体膜１０３ａであって、導電膜１１３ａと絶縁膜１０４、電荷蓄積層１０５、絶縁膜１０７及び絶縁膜１１０の積層構造とが重ならない領域の下方に位置する半導体膜１０３ａ（チャネル形成領域１１４ｂと導電膜１１３ａが重ならない領域）に形成される。
【００７５】
その後、図５（Ｃ）と同様に絶縁膜１１５ａ、１１５ｂ及び導電膜１１６を形成することによって、記憶素子を有する不揮発性半導体記憶装置を得ることができる（図６（Ｂ））。
【００７６】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【００７７】
（実施の形態５）
本実施の形態では、不揮発性半導体記憶装置の作製工程において、絶縁膜、導電膜または半導体膜の成膜およびプラズマ処理を連続して行う半導体装置の作製方法に関して図面を用いて説明する。
【００７８】
絶縁膜、導電膜または半導体膜の成膜およびプラズマ処理を連続して行う場合には、複数のチャンバーを備えた装置を用いることができる。複数のチャンバーを備えた装置の一例を図７（Ａ）に示す。なお、図７（Ａ）は、本実施の形態で示す装置（連続成膜システム）の一構成例を上面からみた図である。
【００７９】
図７（Ａ）に示す装置は、第１のチャンバー３１１、第２のチャンバー３１２、第３のチャンバー３１３、第４のチャンバー３１４、ロードロック室３１０、３１５、共通室３２０を有しており、それぞれのチャンバーは気密性を有している。各チャンバーには、真空排気ポンプ、不活性ガスの導入系が備えられている。
【００８０】
ロードロック室３１０、３１５は、試料（処理基板）をシステムに搬入するための部屋である。また、第１〜第４のチャンバーは、基板１０１に導電膜、絶縁膜または半導体膜の成膜や、エッチングやプラズマ処理等を行うための部屋である。共通室３２０は、それぞれのロードロック室３１０、３１５および第１〜第４のチャンバーに対して共通に配置されている。また、共通室３２０とロードロック室３１０、３１５、第１〜第４のチャンバー３１１〜３１４との間にはゲート弁３２２〜３２７が設けられている。なお、共通室３２０には、ロボットアーム３２１が設けてあり、ロボットアーム３２１によって、基板１０１が各部屋へ運ばれる。
【００８１】
以下に、具体例として、基板１０１に対して、第１のチャンバー３１１において半導体膜をプラズマ処理により酸化し、第２のチャンバー３１２においてプラズマ処理を用いて窒化し、第３のチャンバー３１３において電荷蓄積層を成膜、第４のチャンバー３１４において絶縁膜を形成する例を示す。
【００８２】
まず、基板１０１は複数枚が収納されたカセット３２８ごとロードロック室３１０に搬入される。カセット３２８の搬入後、ロードロック室３１０の搬入扉を閉鎖する。この状態において、ゲート弁３２２を開けてカセット３２８から処理基板を１枚取り出し、ロボットアーム３２１によって共通室３２０に配置させる。この際、共通室３２０において基板１０１の位置合わせが行われる。
【００８３】
次に、ゲート弁３２２を閉鎖し、ついでゲート弁３２４を開ける。そして、第１のチャンバー３１１へ島状の半導体膜が形成された基板１０１を移送する。第１のチャンバー３１１内で、第１の高密度プラズマ処理を行う。ここでは、第１のチャンバー３１１において、酸素雰囲気下において高密度プラズマ処理を行い、半導体膜の表面に酸化膜を形成する。なお、高密度プラズマ処理は上記実施の形態１に示した条件を用いて行えばよい。
【００８４】
次に、基板１０１はロボットアーム３２１によって共通室３２０に引き出され、第２のチャンバー３１２に移送される。第２のチャンバー３１２内では、第２の高密度プラズマ処理を行う。ここでは、窒素雰囲気下において高密度プラズマ処理を行い、半導体膜の表面に形成された酸化膜を窒化する。
【００８５】
次に、基板１０１はロボットアーム３２１によって共通室３２０に引き出され、第３のチャンバー３１３に移送される。第３のチャンバー３１３内では、プラズマＣＶＤ法により電荷蓄積層を形成する。電荷蓄積層としては、上記実施の形態１又は２で示した材料で形成すればよい。ここでは、プラズマＣＶＤ法によりゲルマニウムを含む膜を形成する。なお、ここではプラズマＣＶＤ法を用いて形成する例を示したが、ターゲットを用いたスパッタ法を用いて形成してもよい。
【００８６】
次に、基板１０１はロボットアーム３２１によって共通室３２０に引き出され、第４のチャンバー３１４に移送される。第４のチャンバー３１４内では、プラズマＣＶＤ法により絶縁膜を形成する。例えば、プラズマＣＶＤ法を用いて窒素を含む絶縁膜を形成する。
【００８７】
そして、基板１０１はロボットアーム３２１によってロードロック室３１５に移送され、カセット３２９に収納される。
【００８８】
なお、図７（Ａ）に示したのはあくまで一例であり、さらにチャンバーの数を増やすことも可能である。また、図７（Ａ）において第１〜第４のチャンバー３１１〜３１４はシングル型のチャンバーを用いた例を示したが、バッチ型のチャンバーを用いて複数枚を一度に処理する構成としてもよい。
【００８９】
このように、本実施の形態で示した装置を用いることによって、大気に一度も曝されることなく導電膜、絶縁膜または半導体膜の成膜や高密度プラズマ処理を連続して行うことができる。そのため、汚染物の混入の防止や生産効率の向上を実現することができる。
【００９０】
次に、本発明において、高密度プラズマ処理を行う場合の装置の一例に関して図７（Ｂ）を参照して説明する。
【００９１】
図７（Ｂ）に示す装置は、高密度プラズマ処理を行う被処理物３３１を配置するための支持台３５１と、ガスを導入するためのガス供給部３５２と、排気口３５３と、アンテナ３５４と、誘電板３５５と、高密度プラズマ発生用の高周波を供給する高周波供給部３５６とを有している。また、支持台３５１に温度制御部３５７を設けることによって、被処理物３３１の温度を制御することも可能である。以下に、高密度プラズマ処理の一例に関して説明する。なお、被処理物としては、上記実施の形態においてプラズマ処理を行うものであれば用いることができる。
【００９２】
まず、処理室内を真空にし、ガス供給部３５２から酸素または窒素を含むガスを導入する。例えば、酸素を含むガスとしては、酸素（Ｏ２）と希ガスまたは酸素と水素と希ガスの混合ガスを導入することができる。また窒素を含むガスとしては、窒素と希ガスまたはＮＨ３と希ガスの混合ガスを導入することができる。次に、被処理物３３１を温度制御部３５７を有する支持台３５１に配置させ、被処理物３３１を１００℃〜５５０℃に加熱する。なお、被処理物３３１と誘電板３５５との間隔は、２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）の範囲内とする。
【００９３】
次に、高周波供給部３５６からアンテナ３５４にマイクロ波を供給する。ここでは、周波数２．４５ＧＨｚのマイクロ波を供給する。そして、マイクロ波をアンテナ３５４から誘電板３５５を通して処理室内に導入することによって、プラズマ励起により活性化された高密度プラズマ３５８が生成される。例えば、ＮＨ３ガスとＡｒガス雰囲気中でプラズマ処理を行った場合、マイクロ波によりＮＨ３ガスとＡｒガスとが混合された高密度励起プラズマが生成される。ＮＨ３ガスとＡｒガスとが混合された高密度励起プラズマ中では、導入されたマイクロ波によりＡｒガスが励起されてラジカル（Ａｒ・）が生成され、当該ＡｒラジカルとＮＨ３分子とが衝突することによりラジカル（ＮＨ・）が生成される。このＮＨ・と被処理物３３１とが反応して、当該被処理物３３１の窒化を行うことができる。その後、ＮＨ３ガスとＡｒガスとが、排気口３５３から処理室外へ排気される。
【００９４】
このように、図７（Ｂ）に示した装置を用いてプラズマ処理を行うことによって、低電子温度（１．５ｅＶ以下）で且つ高電子密度（１×１０１１ｃｍ−３以上）であるので、プラズマダメージが非常に少ない被処理物を形成することができる。
【００９５】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【００９６】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。具体的には、メモリ部とロジック部とを有する半導体装置において、ロジック部に設けられる複数のトランジスタにおけるゲート絶縁膜を異なる膜厚で形成する場合について説明する。
【００９７】
ロジック部に複数の薄膜トランジスタを用いて複数の機能回路を設ける場合、当該回路毎に求められる特性が異なるため、各々の機能回路に設けられる薄膜トランジスタのゲート絶縁膜を異なる厚さに形成することが好ましい場合がある。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄い薄膜トランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合にはゲート絶縁膜が厚い薄膜トランジスタを設けることが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい回路に対しては、上記実施の形態で示した高密度プラズマ処理により形成した膜厚が小さい絶縁膜を適用し、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる回路に対しては、膜厚が大きい絶縁膜を適用する。以下、図面を参照して説明する。
【００９８】
まず、基板１０１上に絶縁膜１０２を介して島状の半導体膜１０３ａ〜１０３ｃを形成する（図９（Ａ））。ここでは、半導体膜１０３ａはメモリ部の素子を形成し、半導体膜１０３ｂ、１０３ｃがロジック部の素子を形成する。
【００９９】
半導体膜１０３ａ、１０３ｂは、結晶性半導体膜で形成することが好ましい。結晶性半導体膜は、絶縁膜１０２上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたもの、絶縁膜１０２上に形成した結晶性半導体膜を非晶質化した後、再結晶化させたものなどが含まれる。
【０１００】
レーザー光の照射によって結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザー光を半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザー光を走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。また、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
【０１０１】
次に、半導体膜１０３ａ〜１０３ｃ上に絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を形成する（図９（Ｂ））。
【０１０２】
絶縁膜１０４は、高密度プラズマ処理を用いて半導体膜１０３ａ〜１０３ｃに酸化処理又は窒化処理を行うことにより１〜１０ｎｍ、好ましくは５〜１０ｎｍで形成する。ここでは、半導体膜１０３ａ〜１０３ｃとしてＳｉを主成分とする材料を用い、高密度プラズマ処理により酸化処理を行うことにより半導体膜１０３ａ〜１０３ｃの表面に酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行うことにより酸化シリコン膜の表面に酸窒化膜を形成する。
【０１０３】
電荷蓄積層１０５は、絶縁膜１０４上に形成することによって設ける。電荷蓄積層１０５としては、半導体膜１０３ａ、１０３ｂに用いる物質よりエネルギーギャップ（バンドギャップ）が小さい材料を用いることが好ましい。ここでは、電荷蓄積層１０５として、ＧｅＨ４を含む雰囲気中でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。なお、電荷蓄積層１０５は、上記実施の形態３で示した電荷蓄積層で形成してもよい。
【０１０４】
半導体膜１０３ａ〜１０３ｃとしてＳｉを主成分とする材料を用い、当該半導体膜１０３ａ〜１０３ｃ上にトンネル酸化膜として機能する絶縁膜１０４を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層１０５として設けた場合、半導体膜１０３ａの電荷に対する絶縁膜１０４により形成される第１の障壁に対して電荷蓄積層１０５の電荷に対する絶縁膜１０４により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体膜１０３ａから電荷蓄積層１０５へ電荷を注入しやすくすることができ、電荷蓄積層１０５から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。
【０１０５】
絶縁膜１０７は、電荷蓄積層１０５上に酸化窒化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜等を形成することにより設ける。ここでは、絶縁膜１０７としてプラズマＣＶＤ法により窒化シリコン膜又は窒化酸化シリコン膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。また、電荷蓄積層１０５に窒素雰囲気下で高密度プラズマ処理を行い、電荷蓄積層１０５の表面に窒化処理を行うことによって窒化膜（例えば、電荷蓄積層１０５としてゲルマニウムを主成分とする膜を用いた場合には、ＧｅＮｘ）を形成してもよい。この場合、窒化処理により得られた窒化膜を絶縁膜１０７として用いてもよいし、窒化処理により得られた窒化膜上に別途絶縁膜１０７として上述した絶縁膜を形成してもよい。また、他にも絶縁膜１０７を、酸化アルミニウム（ＡｌＯｘ）、酸化ハフニウム（ＨｆＯｘ）又は酸化タンタル（ＴａＯｘ）で形成してもよい。
【０１０６】
次に、メモリ部を構成する素子を覆うようにレジスト１０８を選択的に形成した後、ロジック部を構成する素子の上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を選択的に除去する（図９（Ｃ））。ここでは、半導体膜１０３ａの上方に形成された絶縁膜１０７を覆うようにレジスト１０８を選択的に形成した後、半導体膜１０３ｂ、１０３ｃの上方に形成された絶縁膜１０４、電荷蓄積層１０５及び絶縁膜１０７を除去し、半導体膜１０３ｂ、１０３ｃを選択的に露出させる。
【０１０７】
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う（図１０（Ａ））。その結果、半導体膜１０３ａの上方に形成された絶縁膜１０７の表面に絶縁膜１１０が形成され、半導体膜１０３ｂ、１０３ｃの表面に絶縁膜１０９が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜１０７に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜１０７の表面に酸窒化膜（ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜）を有する絶縁膜１１０が形成される。また、同時に、半導体膜１０３ｂの表面に酸化シリコン膜を有する絶縁膜１０９が形成される。
【０１０８】
次に、半導体膜１０３ａ〜１０３ｃの上方に導電膜を形成し、半導体膜１０３ａと半導体膜１０３ｂの上方に位置する導電膜上に選択的にレジスト１１２を形成し、導電膜を選択的にエッチングすることによって、半導体膜１０３ａ、１０３ｂに導電膜１１３ａ、１１３ｂを形成し、半導体膜１０３ｃ上に形成された導電膜は除去する（図１０（Ｂ））。導電膜１１３ａ、導電膜１１３ｂは、上記実施の形態で示した導電膜１１１ａ、１１１ｂに用いる材料を用いることができる。
【０１０９】
次に、半導体膜１０３ａ〜１０３ｃの露出した表面及び導電膜１１３ａ、１１３ｂを覆うように絶縁膜１２１を形成し、その後、絶縁膜１２１上に導電膜１２２を形成する（図１０（Ｃ））。絶縁膜１２１は、半導体膜１０３ｃを含む薄膜トランジスタのゲート絶縁膜として機能する。
【０１１０】
次に、半導体膜１０３ｃの上方に形成された導電膜１２２上に選択的にレジスト１２３を形成し、当該レジスト１２３をマスクとして、導電膜１２２と絶縁膜１２１を選択的に除去する（図１１（Ａ））。
【０１１１】
次に、半導体膜１０３ａ〜１０３ｃに不純物元素を導入することによって、半導体膜１０３ａ〜１０３ｃにソース領域又はドレイン領域として機能しうる不純物領域１１４ａと、離間して設けられた不純物領域１１４ａ間にチャネル形成領域１１４ｂとを形成する（図１１（Ｂ））。なお、半導体膜１０３ａ〜１０３ｃに不純物元素を導入する際に、ゲート電極として機能する導電膜１１３ａ、１１３ｂ、１２４をマスクとして用いることにより、自己整合的（セルフアライン）に不純物領域１１４ａ及びチャネル形成領域１１４ｂを形成することができる。
【０１１２】
次に、導電膜１１３ａ、１１３ｂ、１２４及び露出した半導体膜１０３ａ〜１０３ｃの上方に絶縁膜を形成する（図１１（Ｃ））。ここでは、絶縁膜として、絶縁膜１１５ａと絶縁膜１１５ｂを積層して形成した例を示している。なお、絶縁膜は、単層又は３層以上の積層構造で形成してもよい。その後、絶縁膜１１５ａ、１１５ｂにコンタクトホールを選択的に形成して半導体膜１０３ａ〜１０３ｃを露出させ、当該コンタクトホールを充填するように導電膜１１６を選択的に形成する。導電膜１１６は、半導体膜１０３ａ〜１０３ｃの不純物領域１１４ａと電気的に接続している。
【０１１３】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１１４】
（実施の形態７）
本実施の形態では、上記実施の形態で示した不揮発性半導体記憶装置を備えた非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０１１５】
まず、本実施の形態で示す半導体装置の上面構造の一例について、図１２（Ａ）を参照して説明する。図１２（Ａ）に示す半導体装置８０は、メモリ部やロジック部を構成する複数の素子が設けられた薄膜集積回路１３１と、アンテナとして機能する導電膜１３２を含んでいる。アンテナとして機能する導電膜１３２は、薄膜集積回路１３１に電気的に接続されている。なお、本実施の形態では、アンテナとして機能する導電膜１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電膜１３２の形状を適宜決めればよい。
【０１１６】
また、図１２（Ｂ）に図１２（Ａ）の断面の模式図を示す。アンテナとして機能する導電膜１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した構造において、絶縁膜１１５ｂ上に絶縁膜１３３を介してアンテナとして機能する導電膜１３２を設けることができる。
【０１１７】
次に、本実施の形態で示す半導体装置の動作について説明する。
【０１１８】
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１３（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０１１９】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号として送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１２０】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１２１】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１２２】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１３（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１３（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０１２３】
なお、上述した以外にも本発明の不揮発性半導体記憶装置を備えた半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１４を用いて説明する。
【０１２４】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１４（Ａ））。証書類とは、運転免許証、住民票等を指す（図１４（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１４（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１４（Ｄ））。書籍類とは、書物、本等を指す（図１４（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１４（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１４（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１４（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１２５】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【０１２６】
このように、包装用容器類、本、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０１２７】
以上の様に、本発明の半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１２８】
【図１】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図３】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図４】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図５】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図６】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図７】本発明の不揮発性半導体記憶装置を作製する装置の一例を示す図。
【図８】本発明の不揮発性半導体記憶装置の一例を示す図。
【図９】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１０】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１１】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１２】本発明の不揮発性半導体記憶装置の一例を示す図。
【図１３】本発明の不揮発性半導体記憶装置の使用形態の一例を示す図。
【図１４】本発明の不揮発性半導体記憶装置の使用形態の一例を示す図。
【図１５】本発明の不揮発性半導体記憶装置の電荷の移動を説明する図。
【図１６】従来の不揮発性半導体記憶装置の一例を示す図。
【符号の説明】
【０１２９】
８０    半導体装置
８１    高周波回路
８２    電源回路
８３    リセット回路
８４    クロック発生回路
８５    データ復調回路
８６    データ変調回路
８７    制御回路
８８    記憶回路
８９    アンテナ
９１    コード抽出回路
９２    コード判定回路
９３    ＣＲＣ判定回路
９４    出力ユニット回路
１０１    基板
１０２    絶縁膜
１０４    絶縁膜
１０５    電荷蓄積層
１０７    絶縁膜
１０８    レジスト
１０９    絶縁膜
１１０    絶縁膜
１１２    レジスト
１１６    導電膜
１１７    低濃度不純物領域
１２１    絶縁膜
１２２    導電膜
１２３    レジスト
１３１    薄膜集積回路
１３２    導電膜
１３３    絶縁膜
３０１    単結晶半導体基板
３０２    ｐウェル
３０３    フィールド酸化膜
３０４    ゲート絶縁膜
３１０    ロードロック室
３１１    チャンバー
３１２    チャンバー
３１３    チャンバー
３１４    チャンバー
３１５    ロードロック室
３２０    共通室
３２１    ロボットアーム
３２２    ゲート弁
３２４    ゲート弁
３２８    カセット
３２９    カセット
３３１    被処理物
３５１    支持台
３５２    ガス供給部
３５３    排気口
３５４    アンテナ
３５５    誘電板
３５６    高周波供給部
３５７    温度制御部
３５８    高密度プラズマ
４０２    絶縁膜
８００    半導体膜
８０１    絶縁膜
８０２    電荷蓄積層
８０３    絶縁膜
８０４    コントロールゲート電極
８０５    ソース
８０６    ドレイン
１０３ａ    半導体膜
１０３ｂ    半導体膜
１０３ｃ    半導体膜
１０６ａ    半導体粒子
１０６ａ    分散粒子
１０６ｂ    電荷蓄積層
１０６ｂ    絶縁膜
１１１ａ    導電膜
１１１ｂ    導電膜
１１３ａ    導電膜
１１３ｂ    導電膜
１１４ａ    不純物領域
１１４ｂ    チャネル形成領域
１１５ａ    絶縁膜
１１５ｂ    絶縁膜
３２００    リーダ／ライタ
３２１０    表示部
３２２０    品物
３２３０    半導体装置
３２４０    リーダ／ライタ
３２５０    半導体装置
３２６０    商品
【図１】
0005222478.tif 000002
【図２】
0005222478.tif 000003
【図３】
0005222478.tif 000004
【図４】
0005222478.tif 000005
【図５】
0005222478.tif 000006
【図６】
0005222478.tif 000007
【図７】
0005222478.tif 000008
【図８】
0005222478.tif 000009
【図９】
0005222478.tif 000010
【図１０】
0005222478.tif 000011
【図１１】
0005222478.tif 000012
【図１２】
0005222478.tif 000013
【図１３】
0005222478.tif 000014
【図１４】
0005222478.tif 000015
【図１５】
0005222478.tif 000016
【図１６】
0005222478.tif 000017