(57)【特許請求の範囲】
【請求項１】
交流電圧を整流して直流電圧に変換するコンバータ部と、
オン／オフ駆動を交互に行うスイッチング素子により、前記コンバータ部が出力する直流電圧を交流電圧に変換するインバータ部と、
前記インバータ部で得られた交流電圧を昇圧する高周波トランス部と、
前記スイッチング素子をオン／オフ駆動するためのゲート信号を生成するゲート制御回路とを備え、
前記インバータ部の前記スイッチング素子がオン／オフ駆動する駆動期間と前記インバータ部が停止する停止期間との時間比によりレーザ出力電力を調整するレーザ電源装置において、
前記ゲート制御回路は、前記インバータ部の前記駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子に対して、前記駆動期間毎の最初のパルス幅が前記インバータ部の駆動周期の半周期よりも小さいゲート信号を供給するとともに、インバータ出力電流の正負の偏差に応じて、ゲート信号における前記駆動期間毎の最初のパルス幅を調整する
ことを特徴とするレーザ電源装置。
【請求項２】
交流電圧を整流して直流電圧に変換するコンバータ部と、
オン／オフ駆動を交互に行うスイッチング素子により、前記コンバータ部が出力する直流電圧を交流電圧に変換するインバータ部と、
前記インバータ部で得られた交流電圧を昇圧する高周波トランス部と、
前記スイッチング素子をオン／オフ駆動するためのゲート信号を生成するゲート制御回路とを備え、
前記インバータ部の前記スイッチング素子がオン／オフ駆動する駆動期間と前記インバータ部が停止する停止期間との時間比によりレーザ出力電力を調整するレーザ電源装置において、
前記ゲート制御回路は、レーザ出力電流と外部からの指令信号とから定まるパルス幅を有する同期パルス信号よりもパルス幅が小さい制御同期パルス信号を生成し、前記インバータ部の駆動周波数と同一の周波数である基本信号および前記制御同期パルス信号により、前記駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子に対するゲート信号を生成するとともに、前記駆動期間毎の最初のパルス幅が前記インバータ部の駆動周期の半周期よりも小さいゲート信号を前記スイッチング素子に対して生成する
ことを特徴とするレーザ電源装置。
【請求項３】
ゲート制御回路は、インバータ出力電流の正負の偏差に応じて、制御同期パルス信号のパルス幅を調整することを特徴とする請求項２に記載のレーザ電源装置。
【請求項４】
ゲート制御回路は、制御同期パルス信号のパルス幅の時間内に１回以上インバータ部が駆動するように制御同期パルス信号を生成することを特徴とする請求項３に記載のレーザ電源装置。
【請求項５】
スイッチング素子にＳｉＣのＭＯＳＦＥＴを使用したことを特徴とする請求項１乃至請求項４のいずれか１項に記載のレーザ電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ発振器用の電源装置に関するものである。
【背景技術】
【０００２】
従来のレーザ電源装置は、例えば、商用三相交流を直流に変換する整流回路と、この整流回路により整流された直流を昇圧・パワーコントロールする昇圧コンバータ部と、この昇圧コンバータ部により昇圧・パワーコントロールされた直流を高周波に変換するインバータ部と、放電負荷に電力を効率よく注入しかつ昇圧するためのマッチング部からなっており、昇圧コンバータ部のスイッチング素子をオン／オフ駆動させることによるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）により、昇圧コンバータ部の出力電圧を変えて電力を調整し、レーザ出力電力（以下、レーザ出力と記す。）を制御している（例えば、特許文献１参照）。
【０００３】
また、別の従来のレーザ電源装置では、例えば商用交流を整流して得られた直流電源から所定電圧の直流がインバータ部へ供給され、ここでキャリア信号とパルスパターン発生器からの制御信号によって、キャリア周波数と同一の交流がパルスパターン信号のパルスの時間幅に対応して出力され、このオン／オフの時間の比を変えることによるＰＤＭ（Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ：パルス密度制御）により電力を調整し、レーザ出力を制御している。この時、インバータ部のキャリア信号とレーザパルスのパターン信号は同期がとられ、パルスパターンのパルスの時間幅をキャリアの周期の整数倍とし、同期したパルスパターン信号によってインバータ部の出力電圧が正負対称となるように制御されている（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開平９−２３２６５８
【特許文献２】特開平５−１２１８０６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の構成では、インバータ部の前段に設けた昇圧コンバータ部の出力電圧を制御することで、レーザ出力の調整を行っている。レーザ出力を下げるために昇圧コンバータ部の出力電圧を下げると、放電の点灯維持のための十分な高電圧が放電部に印加されず、また放電電流自身も低下するため、放電が不安定になり、放電の立ち消えやちらつきが発生し、レーザ出力が低下する問題があった。
【０００６】
また、上記特許文献２の構成では、低出力時にインバータ電圧やインバータ電流を下げる必要が無くなるので放電は安定する。しかしながらインバータ部の正負で常にオン時間が同一になるため、インダクタンス成分をもつ負荷に対しては、停止状態から駆動状態に移行する際に、最初にオンする側のスイッチング素子に電流が偏り、電流増大による素子損失の増大や冷却装置の大型化、および直流電流成分によるトランスの偏磁の問題が生じていた。
【０００７】
よって本発明は上記のような素子損失の増大およびトランス偏磁等の問題を解決し、装置を小型化するとともに、安定した放電点灯によって安定したレーザ出力を得るためのレーザ電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明に係るレーザ電源装置は、インバータ部のスイッチング素子をオン／オフ動作するためのゲート信号を生成するゲート制御回路において、インバータ部の駆動期間毎に先にオンする側の少なくとも一つのスイッチング素子へのゲート信号の最初のパルス幅が、インバータ部の駆動周期の半周期よりも小さくなるようにしている。
【発明の効果】
【０００９】
本発明によれば、正負対称なインバータ出力電流を得ることができるので、素子損失の増大やトランスの偏磁を防止し、装置の小型化が可能となる。また、レーザ出力が低出力時であっても、インバータ出力電圧・出力電流のピークを高い値で動作できるので、放電の立ち消えやちらつきの発生によるレーザ出力低下の問題が無くなり、常に安定したレーザ出力を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
本発明の実施の形態１について図面を参照して説明する。図１は本発明の実施の形態１におけるレーザ電源装置を示す構成図である。負荷として誘電体電極を有し、誘電体電極間で放電を発生するガスレーザ発振器に接続されている。
【００１１】
図１において、商用電源１の交流電圧はコンバータ部２で直流に整流平滑され、インバータ部３に入力される。インバータ部３では、ゲート制御回路６より出力されるゲート信号ｇ１、ｇ２、ｇ３およびｇ４により、スイッチング回路３１、３２、３３及び３４がオン／オフ駆動し、直流電圧が方形波交流電圧に変換される。インバータ部３の出力電圧（以下、インバータ出力電圧と記す。）は、インダクタンスを有した高周波トランス部４により放電に必要な数ｋＶの電圧まで昇圧されて出力される。高周波トランス部４より出力された高周波高圧電力は、負荷として接続されたガスレーザ発振器の静電容量Ｃを有した誘電体電極５１、５２の間に印加され、誘電体電極５１、５２間で放電５５が発生し、レーザ発振が行われる。
【００１２】
ゲート制御回路６は、パルス信号発生回路６１、パルス幅制御回路６２、基本信号発生回路６３、ゲート信号生成回路６４により構成されている。ゲート制御回路６は、インバータ電流検出回路２０の出力信号、放電電流検出回路３０の出力信号及び外部のＮＣ装置７からの指令信号に基づき、ゲート信号ｇ１、ｇ２、ｇ３およびｇ４を生成している。
【００１３】
次に、インバータ部３の構成について詳細に説明する。図２は本発明の実施の形態１におけるインバータ部３を示す構成図である。以下の各実施の形態において、図中、図１と同一符号は、同一又は相当の構成を示す。
【００１４】
インバータ部３を構成するスイッチング回路３１、３２、３３、３４は、スイッチング素子３１１、３２１、３３１、３４１と、これにそれぞれ直列に接続されたショットキーバリアダイオード３１２、３２２、３３２、３４２と、これに並列で逆向きに接続された還流ダイオード３１３、３２３、３３３、３４３により構成されている。ショットキーバリアダイオード３１２、３２２、３３２、３４２は、インバータ電流が還流する動作の時に、電流がＭＯＳＦＥＴ内部の寄生ダイオードを通ることを防ぐためのものである。また還流ダイオード３１３、３２３、３３３、３４３は、還流電流をバイパスする経路を形成している。
【００１５】
ただし、スイッチング素子３１１、３２１、３３１、３４１の内部に構成される寄生ダイオードの特性が良い場合には、ショットキーバリアダイオード３１２、３２２、３３２、３４２と還流ダイオード３１３、３２３、３３３、３４３は必ずしも必要ではなく、ショットキーバリアダイオード３１２、３２２、３３２、３４２や還流ダイオード３１３、３２３、３３３、３４３がない構成としてもよい。
【００１６】
一般に、レーザ電源装置に用いられるインバータ部３の駆動周波数は数１００ｋＨｚ以上であるため、スイッチング素子３１１、３２１、３３１、３４１には高周波スイッチングに適したＭＯＳＦＥＴ（電界効果トランジスタ）を使用するのが望ましい。本実施の形態１におけるレーザ電源装置は、インバータ部３がオン／オフ駆動する駆動期間とインバータ部３が停止する停止期間の時間比によってレーザ出力を制御しており、高出力時、低出力時のいずれの場合にも、インバータ部３の駆動期間におけるインバータ部３の駆動波形（インバータ出力電圧）はＤｕｔｙが高い状態で一定であることを特徴としている。
【００１７】
また、本実施の形態１では、後述するように高周波トランス部４のインダクタンスＬと誘電体電極５１、５２のＣが直列共振するような周波数条件でインバータ部３を動作させるため、インバータ部３のスイッチング損失は低減され、インバータ部３での損失は通電損失が支配的となる。
【００１８】
よって、従来のＳｉ（シリコン）のＭＯＳＦＥＴよりもオン抵抗の小さいＳｉＣ（炭化珪素）のＭＯＳＦＥＴをスイッチング素子として利用すれば、通電損失も低減されるため、本発明の目的の一つである低損失化と回路の小型化をより一層実現することが可能となる。また還流ダイオード３１３、３２３、３３３、３４３にＳｉＣのショットキーバリアダイオードを用いれば、通電時のオン電圧がＭＯＳＦＥＴ内部の寄生ダイオードよりも低いため、直列に接続されたショットキーバリアダイオード３１２、３２２、３３２、３４２を取り付ける必要が全く無くなり、より回路の小型化を図ることができる。
【００１９】
次に本実施の形態１におけるレーザ電源装置の制御方法および動作について説明する。図３は本発明の実施の形態１におけるパルス信号発生回路６１を示すブロック図であり、図４は本発明の実施の形態１におけるゲート制御回路６が生成する信号波形の説明図である。図４（ａ）はインバータ部３の制御周期を固定し、インバータ部３の駆動期間を可変とする場合、図４（ｂ）はインバータ部３の駆動期間を固定し、インバータ部３の制御周期を可変とする場合の説明図である。以下では、図４（ａ）に示すインバータ部３の制御周期を固定した場合、即ち、パルス信号の周期（周波数）を固定した場合の制御方法について詳細に説明する。
【００２０】
放電電流検出回路３０は誘電体電極５１、５２に流れる放電電流（即ち、レーザ出力電流）を検出し、その放電電流の平均値を出力する。パルス信号発生回路６１はインバータ部３の駆動期間と停止期間の時間比を制御するための同期パルス信号を生成する回路である。同期パルス信号は、放電電流検出回路３０の出力信号（放電電流の平均値）と外部のＮＣ装置７からの指令信号とにより定まるＤｕｔｙをもつパルス信号を、基本信号発生回路６３より出力されるインバータの基本信号に同期させた信号である。
【００２１】
パルス信号発生回路６１は、誤差増幅回路６１１、信号ＯＮ／ＯＦＦ回路６１２およびパルス生成回路６１３から構成されている。誤差増幅回路６１１は、外部のＮＣ装置７からの指令信号と放電電流検出回路３０の出力信号の誤差を増幅した誤差増幅信号を出力する。信号ＯＮ／ＯＦＦ回路６１２では、誤差増幅回路６１１が出力する誤差増幅信号に基づき、予め定められた周波数のパルス信号のＤｕｔｙを決定する。
【００２２】
信号ＯＮ／ＯＦＦ回路６１２は、内部に発振回路を有するものでも良いが、基本信号発生回路６３の出力信号（即ち、基本信号）を分周する回路を有するものであっても良い。信号ＯＮ／ＯＦＦ回路６１２は、発振回路（もしくは基本信号の分周回路）の出力信号のＤｕｔｙを調整してパルス信号を生成する。ＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも大きい場合には、信号ＯＮ／ＯＦＦ回路６１２ではＤｕｔｙが大きくなるようにパルス信号を生成し、逆にＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも小さい場合にはＤｕｔｙが小さくなるようにパルス信号を生成する。
【００２３】
信号ＯＮ／ＯＦＦ回路６１２から出力されるパルス信号は、パルス生成回路６１３に入力され、基本信号発生回路６３から出力される基本信号との同期がとられ、同期パルス信号として出力される。なお、基本信号の分周回路の出力信号をもとにパルス信号を生成した場合は、パルス信号は基本信号と同期しているため、パルス信号と同期パルス信号とは同一の信号となり、同期回路は不要である。
【００２４】
基本信号発生回路６３より出力される基本信号はインバータ部３の駆動周波数であり、同期パルス信号は基本信号の周期に対して整数倍の周期を持った信号である。例えば、図４（ａ）では、同期パルス信号の周期が基本信号の周期の７倍（即ち、同期パルス信号の周波数がインバータ部３の駆動周波数の１／７倍）の場合を例にしている。
【００２５】
同期パルス信号は、パルス信号と同じ一定の周期でＨｉｇｈ（以下、Ｈと記す）／Ｌｏｗ（以下、Ｌと記す）を繰返しており、Ｄｕｔｙは可変である。同期パルス信号がＨのとき（より正確には後述する制御同期パルス信号がＨのとき）、インバータ部３がオン／オフ駆動する駆動期間となり、同期パルス信号がＬのとき（より正確には後述する制御同期パルス信号がＬのとき）、インバータ部３が停止状態となる停止期間となる。
【００２６】
ここで、パルス信号の周期（インバータ部３の制御周期）をレーザ光の応答時定数により決定する。一般に放電空間に電力を注入してからのレーザ光の出力応答は数１００μｓｅｃ程度の時間が掛かる。よって信号ＯＮ／ＯＦＦ回路６１２で定めるパルス信号の周期は、レーザ光の応答時定数よりも短く、かつレーザ出力制御に必要なインバータ部３のオン／オフ駆動回数を得ることが出来るような値に設定するのが望ましい。そこで、パルス信号の周波数（同期パルス信号の周波数と同等）を、数１００ｋＨｚで動作するインバータ部３の駆動周波数よりも低い周波数、例えば数１０ｋＨｚに設定する。
【００２７】
また、上述のようにパルス信号の周波数（周期）を設定しても、ＮＣ装置７の指令信号が小さい場合は、パルス信号のＤｕｔｙが小さくなり、パルス信号のパルス幅が基本信号の周期（即ち、インバータ部３の駆動周期）の１周期以下になると、インバータ部３がオン／オフ駆動しない状態が生じてしまう。このようにインバータ部３が出力しない状態が生じると、放電が持続せず、レーザ光の出力が不安定となる。よってレーザの最低出力時にも、パルス信号のパルス幅はインバータ部３が少なくとも１回以上オン／オフ駆動するような値に設定すること、即ち、パルス信号のパルス幅を基本信号の１周期よりも大きくなるよう設定することが好ましい。
【００２８】
このようにパルス信号の周波数やパルス幅を設定することで、インバータ部３は間欠動作しているにも関わらずレーザ出力は見かけ上ほぼ一定値となり、レーザ出力を単位時間（制御周期）あたりのインバータ部３の駆動回数によって連続的に制御可能となる。
【００２９】
図４（ａ）を用いて、インバータ部３の制御周期を固定して駆動期間を制御する方法、即ち、パルス信号の周波数を固定してパルス信号のＤｕｔｙを制御する方法について詳細に説明したが、これとは異なる方法を用いてレーザ出力を制御することもできる。図４（ｂ）に示すように、制御周期内で少なくとも１回以上インバータ部３がオン／オフ駆動するようにパルス信号のパルス幅を設定しておき、ＮＣ装置７の指令信号と放電電流検出回路３０の出力信号との誤差に応じて、パルス信号の周波数（周期）を変化させても良い。
【００３０】
ＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも大きい場合には、パルス信号の周期を小さく（パルス信号の周波数を高く）し、逆にＮＣ装置７の指令信号が放電電流検出回路３０の出力信号よりも小さい場合にはパルス信号の周期を大きく（パルス信号の周波数を低く）する。なお、パルス信号の周期はレーザの応答時定数よりも小さくなるように制御する。
【００３１】
このようにパルス信号の周波数やパルス幅を設定することで、インバータ部３は間欠動作しているにも関わらずレーザ出力は見かけ上ほぼ一定値となり、レーザ出力を制御周期に対する駆動期間の時間比（同期パルス信号のＤｕｔｙに相当）によって連続的に制御可能となる。
【００３２】
図５は本実施の形態１におけるインバータ部３の負荷側の等価回路を示す図である。図５（ａ）は高周波トランス部４にインダクタンスＬｐを外付けしない場合、図５（ｂ）は高周波トランス部４にインダクタンスＬｐを外付けする場合を示している。図５（ａ）に示すように、高周波トランス部４は、等価的に負荷に対して直列に接続された漏れインダクタンスＬと並列に接続された励磁インダクタンスＬｍによって表される。これらのインダクタンスは、高周波トランス部４の内部で生成されるものであるが、場合によっては図５（ｂ）に示すように負荷とのマッチング調整のために、高周波トランス部４に並列にインダクタンスＬｐを外付けする場合もある。
【００３３】
特に、静電容量Ｃを有した誘電体電極５１、５２間に高電圧を印加して電極間の空間で放電を発生させてレーザ出力を取り出すレーザ電源装置においては、放電が点灯している時と、放電が点灯していない時でインバータ電流の流れ方が大きく異なる。これは、放電が点灯している時には誘電体電極５１、５２間の空間は直流抵抗成分として働くが、放電が点灯していない時には、誘電体電極５１、５２間の空間はキャパシタンスとして働くためである。放電が点灯していない時は、空間のキャパシタンスが誘電体電極５１、５２と直列に接続された回路と等価になり、これにより回路のインピーダンス及び共振周波数が変化し、これらで決定されるピークや周波数の電流が流れるためである。空間のキャパシタンスは誘電体電極５１、５２の静電容量Ｃよりも小さく、放電負荷５はこの空間のキャパシタンスが誘電体電極５１、５２に直列に挿入された回路と等価となるので、通常、放電が点灯していない時の放電負荷５全体の静電容量は放電が点灯している時よりも小さくなる。このため、放電負荷５全体の静電容量と高周波トランス部４の漏れインダクタンスＬで決まる共振周波数は、放電が点灯していない時の方が放電が点灯している時よりも高くなる。
【００３４】
図６は本発明の実施の形態１における放電が点灯していない時のインバータ部３の出力を説明する波形図である。図６（ａ）は高周波トランス部４にインダクタンスＬｐを外付けしない場合、図６（ｂ）は高周波トランス部４にインダクタンスＬｐを外付けした場合を示している。
【００３５】
放電が点灯していない時のインバータ部３の出力電流（以下、インバータ出力電流と記す。）は、インバータ出力電圧に対して非同期な波形となる。インバータ出力電圧に対してインバータ出力電流は非同期であるため、インバータ出力電流がインバータ出力電圧に対して進み位相となる状態（図６（ａ）の破線丸印）が必ず発生する。インバータ出力電流が進み位相となる場合、還流ダイオードにリカバリー電流が流れ、還流ダイオードが異常発熱あるいは故障に至ってしまう。
【００３６】
放電が点灯していない時にインバータ部３にリカバリー電流が流れる状態を避けるために、図５（ｂ）に示すように高周波トランス部４に対して並列にインダクタンスＬｐを外付けすることが有効である。この場合、インバータ出力電流Ｉ１は、インダクタンスＬｐに流れる電流Ｉ２とトランスの１次側に流れる電流（以下、トランス１次側電流と記す。）Ｉ３との和で表せる。図６（ｂ）において、実線はインバータ出力電流Ｉ１を、破線はインダクタンスＬｐに流れる電流Ｉ２を、一点鎖線はトランス１次側電流Ｉ３をそれぞれ示している。高周波トランス部４にインダクタンスＬｐを外付けした場合は、インダクタンスＬｐに流れる三角波状の電流Ｉ２とトランス１次側電流Ｉ３の和がインバータ出力電流Ｉ１として流れるため、インバータ出力電流Ｉ１は常にインバータ出力電圧に対して遅れ位相となり、還流ダイオードでのリカバリー電流は発生しなくなる。これにより放電が点灯していないときに還流ダイオードでの異常発熱あるいは故障を防ぐことが可能となる。このように、高周波トランス部４に対して並列にインダクタンスＬｐを取り付けることにより、より低損失で安定した回路を構成することが可能であり、以下ではインダクタンスＬｐを外付けすることを前提として説明する。
【００３７】
図７は本発明の実施の形態１における放電が点灯している時のインバータ部３の出力を説明する波形図である。図７（ａ）は、ゲート信号のパルス幅が一定の場合の波形図であり、図７（ｂ）は、先にオンする側のスイッチング素子のゲート信号において最初のパルス幅が小さくなるように制御した場合の波形図である。図７中、インバータ出力電圧及びインバータ出力電流のプラスの向きは、図２における出力電圧が矢印の向きがプラス（高電位）の場合、および出力電流が矢印の向きに流れる場合を意味している。
【００３８】
また、図７における破線Ｉ２は、等価的にトランスと並列に接続されたインダクタンスＬｐに流れる電流の波形であり、一点鎖線Ｉ３はトランス１次側電流を示している。また図７における実線Ｉ１はインバータ出力電流を示しており、Ｉ１＝Ｉ２＋Ｉ３となる。よってインバータ出力電流は、トランス１次側電流にインダクタンスＬｐに流れる電流分だけ増加した波形となっている。
【００３９】
ここでインダクタンスＬｐに流れる電流Ｉ２は、インバータ出力電圧Ｖ、インバータ部３の駆動周波数ｆｓｏとすると、Ｉ２＝Ｖ／（２×ｆｓｏ×Ｌｐ）で決まるピーク電流を持つ三角波状の電流であり、インダクタンスＬｐの値が小さい場合には、Ｉ２の値は大きくなる。なお、実際には並列に接続された励磁インダクタンスＬｍにも同様に三角波状の電流が流れるが、インダクタンスＬｐに流れる電流Ｉ２と比較して小さいため、説明を省略する。
【００４０】
図７（ａ）は、ゲート信号ｇ１、ｇ２、ｇ３、ｇ４のパルス幅を一定にした場合のインバータ部３の出力を示している。インバータ部３では、スイッチング回路３１と３２の組とスイッチング回路３３と３４の組を交互にオン／オフして、直流電圧を交流電圧に変換している。並列に接続されたインダクタンスＬｐは、電磁エネルギーの蓄積と放電を繰返す。ゲート信号のパルス幅が一定の場合は、先にオンする側のスイッチング回路の組に流れる電流の方向（例えば、スイッチング回路３１と３２の組が先にオンする場合は、正の方向）にインダクタンスＬｐには電磁エネルギーが蓄積され、スイッチング回路３３と３４の組がオンしても蓄積した電磁エネルギーを放電するため同じ方向に電流が流れてしまい、インダクタンスＬｐに流れる電流Ｉ２の方向は正の方向に偏ってしまう。この電流Ｉ２の影響で、インバータ出力電流Ｉ１も正の方向に偏ってしまい、インバータ部３において先にオンする側のスイッチング回路の組に流れる電流が増大する。
【００４１】
このように正負非対称なインバータ出力電流が流れる場合には、回路設計上、大電流に対して十分にマージンを持った設計が必要となり、スイッチング回路３１、３２、３３、３４を構成する素子が大容量化するか、もしくは冷却フィンを大型化する必要がある。さらにはこのような正負非対称なインバータ出力電流を高周波トランス部４に加えると、トランスに直流分の電流が流れてトランスが飽和し、正常な動作が得られなくなる上、トランスのインピーダンス低下による過電流によりインバータ部３が破損することがある。
【００４２】
このようなインバータ出力電流の正負の非対称性を改善するため、本実施の形態では、後述するように最初に動作する側のスイッチング回路のゲート信号において、駆動期間毎の最初のパルス幅がインバータ部３の駆動周期よりも小さくなるように制御している。この制御により、図７（ｂ）に示すようにインダクタンスＬｐに流れる電流Ｉ２を正負対称とすることができ、インバータ出力電流の正負の非対称性を改善することができる。即ち、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）への直流電流分をオフセットし、インバータ出力電流が正負対称に流れるようにしている。
【００４３】
ゲート制御回路６におけるゲート信号の制御方法について説明する。パルス信号発生回路６１において生成した同期パルス信号は二分岐されて、一方はゲート信号生成回路６４に入力され、もう一方は同期パルス信号のパルス幅を制御するパルス幅制御回路６２に入力される。パルス幅制御回路６２は、同期パルス信号を制御して制御同期パルス信号を生成する。ゲート信号生成回路６４は、パルス信号発生回路６１より出力される同期パルス信号と、パルス幅制御回路６２より出力される制御同期パルス信号が入力され、インバータ部３のスイッチング素子をオン／オフ駆動するためのゲート信号ｇ１、ｇ２、ｇ３、ｇ４を生成する。
【００４４】
図８に本発明の実施の形態１におけるゲート制御回路６の動作を説明する波形図を示す。パルス幅制御回路６２では、インバータ電流検出回路２０により検出されたインバータ出力電流の正負の偏差に応じて、同期パルス信号のパルス幅を調整して制御同期パルス信号を生成する。インバータ出力電流の正負の偏差は、例えば、正の方向のピーク値に対する負の方向のピーク値の比率により決定する。また、正負それぞれのピーク値のかわりに、正負それぞれの平均値や中央値などを用いて決定しても良い。
【００４５】
制御同期パルス信号は、同期パルス信号のパルス幅を小さくしたものである。例えば、図８に示すように、同期パルス信号の立ち下りはそのままで、立ち上がりを後方に遅延させて制御同期パルス信号を生成する。インバータ電流検出回路２０により検出されたインバータ出力電流の正負の偏差が大きいときほど、同期パルス信号の立ち上がりを後方に遅延させる量（以下、立ち上がり遅延量と記す。）が大きくなるように制御同期パルス信号を生成し、インバータ出力電流の正負の偏差が小さいときほど、立ち上がり遅延量が小さくなるように制御同期パルス信号を生成する。なお、後述するように、先にオンする側のゲート信号は基本信号と制御同期パルス信号とのアンド信号であるため、立ち上がり遅延量が基本信号の半周期以上となった場合は、先にオンする側のゲート信号において最初のパルスが消滅してしまう。この状態を避けるため、制御同期パルス信号を生成の際に、立ち上がり遅延量は予め定めたリミッタ値（例えば、基本信号の半周期）以下となるように制限しておくと良い。
【００４６】
但し、インバータ部３の負荷側インダクタンスの値があまり変化せず、インバータ出力電流の正負の偏差がほぼ一定である場合は、遅延量を予め定めた固定値としても良い。この場合は、インバータ出力電流の正負の偏差を検出する必要がないため、インバータ電流検出回路２０は不要となる。
【００４７】
図９は本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。例えば、図９（ａ）に示すように、最初にオンする側のスイッチング素子３１１、３２１に対するゲート信号（ｇ１、ｇ２）は、制御同期パルス信号と基本信号とのアンド信号とし、半周期遅れてオンする側のスイッチング素子３３１、３４１のゲート信号（ｇ３、ｇ４）は、同期パルス信号と基本信号を反転させた信号とのアンド信号とする。
【００４８】
このように生成したゲート信号をインバータ部３に入力することにより、最初にオンする側のスイッチング素子を駆動する最初のパルスのみ通電時間が短くなるため、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）に流れる電流が正負で対称となり、結果的にインバータ出力電流が正負対称となる。このようにインバータ出力電流が正負で対称となることにより、インバータ部３の各スイッチング回路３１、３２、３３、３４に均等に電流が流れることとなり、スイッチング回路３１、３２、３３、３４で発生する損失が均等化され、回路の大型化や冷却フィンの大型化を避けることができる。また正負対称なインバータ出力電流を高周波トランス部４に加えられるので、高周波トランス部４のトランスの飽和や過電流によるインバータ部３の破損も防ぐことが出来る。
【００４９】
図９（ａ）では、ゲート信号生成回路６４において、同期パルス信号を用いてゲート信号ｇ３、ｇ４を生成したが、ゲート信号生成回路６４を図９（ｂ）に示す構成としても良い。この場合は、ゲート信号ｇ３、ｇ４は制御同期パルス信号と基本信号を反転させた信号とのアンド信号となっており、パルス信号発生回路６１からゲート信号生成回路６４への同期パルス信号は不要となる。
【００５０】
なお、基本信号と同期パルス信号あるいは制御同期パルス信号とのアンドをとる場合においては、信号が切り替わるタイミングで短パルスの信号が発生してしまう場合がある。例えば、図８において制御同期パルス信号と基本信号とのアンドをとりゲート信号ｇ1、ｇ2を生成する場合、制御同期パルス信号のわずかなずれによって、ゲート信号ｇ1、ｇ2の最後に短パルスの信号が発生する場合がある。このような状態を回避するために、ゲート信号生成回路６４を図１０に示すように構成しても良い。図１０は本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。図１０（ａ）は図９（ａ）に対応する構成図であり、図１０（ｂ）は図９（ｂ）に対応する構成図である。
【００５１】
図１０に示すように、ゲート信号ｇ1、ｇ2を生成するためのアンド回路の前に基本信号を遅延させる遅延回路等を設けてやればよい。このようにすれば、ゲート信号ｇ1、ｇ2の最後に短パルスの信号が発生することはなく、制御周期におけるインバータ出力電圧の正負のパルス数は同数となり、インバータ部３のスイッチング損失の増加や、高周波トランス部４におけるトランスの偏励磁等の問題が発生しない。
【００５２】
ゲート信号生成回路６４により生成されたゲート信号ｇ１、ｇ２、ｇ３及びｇ４は、スイッチング回路３１、３２、３３及び３４のスイッチング素子３１１、３２１、３３１及び３４１を駆動して、直流電圧を方形波交流電圧に変換し、この方形波交流電圧が高周波トランス部４に入力される。なお、ゲート信号生成回路６４から出力されるゲート信号は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）のように、パルス毎にパルス幅を制御するものではなく、ＮＣ装置７からの指令信号に応じて、インバータ部３を間欠的あるいは連続的に駆動するための信号である。インバータ部３を間欠的に駆動するとは、制御周期において駆動期間と停止期間とを交互に繰返すことであり、インバータ部３を連続的に駆動するとは、制御周期において停止期間が無い場合のことである。
【００５３】
なお、高周波トランス部４のインダクタンスＬと誘電体電極５１、５２の静電容量Ｃとの直列共振周波数ｆｒ（＝１／２π√ＬＣ）がインバータ部３の駆動周波数ｆｓｏに対して同等か、やや小さくなるように、高周波トランス部４のインダクタンスＬを設定する。もしくは、高周波トランス部４のインダクタンスＬと誘電体電極５１、５２の静電容量Ｃとの直列共振周波数ｆｒ（＝１／２π√ＬＣ）と同等か、少し高い周波数となるように、基本信号発生回路６３において生成する基本信号の周波数（即ち、インバータ部３の駆動周波数ｆｓｏ）を設定する。
【００５４】
このような設定とすると、インバータ出力電流が小さい条件でスイッチングしてもインバータ出力電流がインバータ出力電圧に対して遅れ位相となるため、還流ダイオードにリカバリー電流が流れることはない。従って、スイッチングの際のインバータ出力電流を小さくできるので、インバータ部３のスイッチング素子におけるスイッチング損失も小さくなる。これにより、スイッチング回路での損失が小さくなり、回路を小型化できる。
【００５５】
本発明の実施の形態１によれば、正負対称なインバータ出力電流を高周波トランス部４に加えるので、高周波トランス部４のトランスの偏磁を防止し、トランスの飽和や過電流によるインバータ部３の破損も防止できるという効果がある。また、インバータ出力電流が正負で対称となるので、インバータ部３の各スイッチング回路に均等に電流が流れてスイッチング損失が均等化され、回路の大型化や冷却フィンの大型化を避けることができるという効果がある。
【００５６】
また、本発明の実施の形態１によれば、レーザ出力が低出力時であっても、インバータ出力電圧・出力電流のピークを高い値で動作できるので、放電の立ち消えやちらつきの発生によるレーザ出力低下の問題が無くなり、常に安定したレーザ出力を得ることができるという効果がある。
【００５７】
さらに、本発明の実施の形態１によれば、インバータ出力電流が小さい条件でインバータ部３をスイッチングしてもリカバリー電流が流れることはなく、インバータ出力電流を小さくできるため、スイッチング損失も小さくなり、回路を小型化できるという効果がある。
【００５８】
実施の形態２．
実施の形態１では、対角に配置されたスイッチング素子３１１と３２１、３３１と３４１に同一のゲート信号を入力していたが、下段のスイッチング素子３２１と３４１のみ同期パルス信号もしくは制御同期パルス信号により制限されたゲート信号を入力し、上段のスイッチング素子３１１と３３１には基本信号を入力する回路としても良い。実施の形態２は、ゲート信号生成回路６４以外については、実施の形態１と同様であるため、以下ではゲート制御回路６の動作及びゲート信号生成回路６４の構成について説明する。
【００５９】
図１１は本発明の実施の形態２におけるゲート制御回路６の動作を説明する波形図である。図１１に示すように、下段のスイッチング素子３２１と３４１に入力するゲート信号ｇ２、ｇ４は、実施の形態１と同様に制御して生成し、上段のスイッチング素子３１１と３３１に入力するゲート信号ｇ１、ｇ３は、基本信号をもとに生成する。ゲート信号ｇ１は基本信号であり、ゲート信号ｇ３は基本信号を反転させた信号である。この場合も下段のスイッチング素子３２１、３４１がゲート信号ｇ２、ｇ４により間欠的に駆動されるので、インバータ出力電圧が間欠的になるとともに、最初にオンする側のスイッチング素子を駆動する最初のパルスのみ通電時間が短くなるため、並列に接続されたインダクタンスＬｐ（及び励磁インダクタンスＬｍ）に流れる電流が正負で対称となり、結果的にインバータ出力電流が正負対称となる。
【００６０】
図１２及び図１３は本発明の実施の形態２におけるゲート信号生成回路６４を示す構成図である。例えば、図１２（ａ）に示すように、最初にオンする側で、かつ上段のスイッチング素子３１１に対しては基本信号をゲート信号ｇ１として入力し、半周期遅れてオンする側で、かつ上段のスイッチング素子３３１に対しては基本信号を反転させた信号をゲート信号ｇ３として入力する構成とする。また、最初にオンする側で、かつ下段のスイッチング素子３２１に対しては制御同期パルス信号と基本信号とのアンド信号をゲート信号ｇ２として入力し、半周期遅れてオンする側で、かつ下段のスイッチング素子３４１に対しては同期パルス信号と基本信号を反転させた信号とのアンド信号をゲート信号ｇ４として入力する構成とする。また、図１２（ｂ）に示すように制御同期パルス信号と基本信号を反転させた信号とのアンド信号をゲート信号ｇ４とすれば、パルス信号発生回路６１からゲート信号生成回路６４への同期パルス信号は不要となる。
【００６１】
実施の形態１において説明したように、基本信号と同期パルス信号あるいは制御同期パルス信号とのアンドをとる場合においては、信号が切り替わるタイミングで短パルスの信号が発生してしまう場合がある。そこで、実施の形態２においても、ゲート信号生成回路６４を図１３に示すように構成しても良い。図１３（ａ）は図１２（ａ）に対応する構成図であり、図１３（ｂ）は図１２（ｂ）に対応する構成図である。
【００６２】
図１３に示すように、ゲート信号ｇ2を生成するためのアンド回路の前に基本信号を遅延させる遅延回路等を設けてやれば、短パルスの発生を防止することができ、インバータ部３のスイッチング損失の増加や、高周波トランス部４におけるトランスの偏励磁等の問題が発生しない。
【００６３】
本発明の実施の形態２によれば、上段のスイッチング素子３１１、３３１を連続的に動作させているので、インバータ部３が停止する停止期間において、電流がインバータ部３の上段で還流動作し、高周波トランス部４のインダクタンスとインバータ部３のスイッチング回路に含まれる浮遊容量とで発生する共振振動が無くなり、より安定した動作となるという効果がある。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態１におけるレーザ電源装置を示す構成図である。
【図２】本発明の実施の形態１におけるインバータ部３を示す構成図である。
【図３】本発明の実施の形態１におけるパルス信号発生回路６１を示すブロック図である。
【図４】本発明の実施の形態１におけるゲート制御回路６が生成する信号波形の説明図である。
【図５】本発明の実施の形態１におけるインバータ部３の負荷側の等価回路を示す図である。
【図６】本発明の実施の形態１における放電不点灯時のインバータ部３の出力を説明する波形図である。
【図７】本発明の実施の形態１における放電点灯時のインバータ部３の出力を説明する波形図である。
【図８】本発明の実施の形態１におけるゲート制御回路６の動作を説明する波形図である。
【図９】本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。
【図１０】本発明の実施の形態１におけるゲート信号生成回路６４を示す構成図である。
【図１１】本発明の実施の形態２におけるゲート制御回路６の動作を説明する波形図である。
【図１２】本発明の実施の形態２におけるゲート信号生成回路６４を示す構成図である。
【図１３】本発明の実施の形態２におけるゲート信号生成回路６４を示す構成図である。
【符号の説明】
【００６５】
２  コンバータ部
３  インバータ部
３１１、３２１、３３１、３４１  スイッチング素子
４  高周波トランス部
５１、５２  誘電体電極
６  ゲート制御回路
ｇ１、ｇ２、ｇ３、ｇ４  ゲート信号
【図１】
0005159355.tif 000002
【図２】
0005159355.tif 000003
【図３】
0005159355.tif 000004
【図４】
0005159355.tif 000005
【図５】
0005159355.tif 000006
【図６】
0005159355.tif 000007
【図７】
0005159355.tif 000008
【図８】
0005159355.tif 000009
【図９】
0005159355.tif 000010
【図１０】
0005159355.tif 000011
【図１１】
0005159355.tif 000012
【図１２】
0005159355.tif 000013
【図１３】
0005159355.tif 000014