(57)【特許請求の範囲】
【請求項１】
基板の一面上に、白金を５０原子％以上含む下部電極層を形成する下部電極形成工程と、
前記下部電極層をその表面にヒロックが形成されるように還元性雰囲気又は真空中で熱処理する第１熱処理工程と、
前記下部電極層の表面からヒロックを除去する表面平滑化処理工程と、
ヒロックが除去された前記下部電極層上にペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、
前記誘電体層を前記第１熱処理工程における熱処理温度以下の温度で熱処理する第２熱処理工程と、
前記誘電体層上に上部電極層を形成する上部電極形成工程と、
を備えるコンデンサの製造方法。
【請求項２】
基板の一面上に、白金を５０原子％以上含む下部電極層を形成する下部電極形成工程と、
前記下部電極層をその表面にヒロックが形成されるように還元性雰囲気又は真空中で熱処理する第１熱処理工程と、
前記下部電極層の表面からヒロックを除去する表面平滑化処理工程と、
ヒロックが除去された前記下部電極層上に、前記第１熱処理工程における熱処理温度以下の温度で熱処理しながらペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、
前記誘電体層上に上部電極層を形成する上部電極形成工程と、
を備えるコンデンサの製造方法。
【請求項３】
前記第１熱処理工程において、前記下部電極層を４００〜１３００℃の温度で熱処理する、請求項１又は２記載のコンデンサの製造方法。
【請求項４】
前記第１熱処理工程において、前記下部電極層の表面粗さＲａが熱処理前の１０倍以上となるまで前記下部電極層を熱処理する、請求項１〜３のいずれか一項に記載のコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサの製造方法に関する。
【背景技術】
【０００２】
近年、絶縁膜として、従来のシリコン酸化膜やシリコン窒化膜に代えてペロブスカイト型高誘電率酸化物誘電体を用いたコンデンサが注目されている。大容量のコンデンサが実現できるからである。
【０００３】
このコンデンサは、一般に、基板上に下部電極としての電極膜を形成した後、その上に誘電体層を形成し、更にその上に上部電極としての電極膜を形成する工程を経て製造される。ペロブスカイト型誘電体は、一般に、スパッタ法、ゾルゲル法、ＣＶＤ法等の方法で形成されるが、シリコン酸化膜やシリコン窒化膜等の単純構造誘電体と異なり、低温で形成した直後は十分に結晶化していないため、高誘電率を示さない。したがって、高誘電率誘電体を得るためには、形成後の誘電体の結晶化が進行するように４００℃以上の高温で熱処理することが必要である。あるいは、形成後の熱処理に代えて、誘電体の結晶化温度付近等の４００℃以上の高温に基板を加熱した状態で形成することにより、高誘電率誘電体を直接形成させることも可能である。なお、ペロブスカイト型誘電体の容量密度はシリコン酸化膜やシリコン窒化膜に比べて１００〜１０００倍であり、１μＦ／ｃｍ２以上の容量密度が得られる。
【０００４】
上記の何れの方法で高結晶性誘電体を形成させる場合でも、誘電体の下地となっている電極膜は、誘電体の結晶化温度付近等の高温にまで加熱される。しかし、電極膜がそのような高温に加熱されると、その表面にヒロックと呼ばれる微細な突起が形成される。ヒロックが生じる理由としては、電極膜と基板との間のストレスや、電極膜下地層がチタンである場合にはチタンの部分酸化やチタンの電極膜への拡散の可能性が指摘されているが、いずれも確証はない。
【０００５】
ヒロックの高さは数ｎｍ〜５００ｎｍ程度であるが、コンデンサの絶縁膜膜厚は一般に５〜３０ｎｍ程度であるため、ヒロックが発生すると、得られるコンデンサの絶縁不良等の原因となる。
【０００６】
このため、ヒロックの発生を抑制する各種の方法が研究されている。例えば、白金下部電極膜の下地層を酸化チタンとすることによりヒロックの発生を可及的に抑制する方法（特許文献１）や、下部電極としての白金上にシリコン酸化膜を堆積した状態で熱処理することによりヒロックの発生を抑制し、熱処理後にシリコン酸化膜を除去する方法（特許文献２）が開示されている。
【特許文献１】特開平１０−２２４６３号公報
【特許文献２】特開平８−２９３５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の製造方法では、ヒロックに起因する絶縁不良等の不具合の発生が必ずしも十分に抑制されていなかった。特に、電極膜の面積が大きいと、誘電体の高誘電率化のための熱処理後にもその表面全体を十分に平滑なものとすることは極めて困難であり、対向電極面積が大きい大容量のコンデンサを十分に高い歩留まりで製造することはできなかった。
【０００８】
そこで、本発明は、電極表面のヒロックに起因する絶縁不良等の不具合の発生を抑制して、十分に高い歩留まりで高信頼性のコンデンサを得ることが可能なコンデンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のコンデンサの製造方法は、基板の一面上に下部電極層を形成する下部電極形成工程と、下部電極層をその表面にヒロックが形成されるように熱処理する第１熱処理工程と、下部電極層の表面からヒロックを除去する表面平滑化処理工程と、ヒロックが除去された下部電極層上にペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、誘電体層を第１熱処理工程における熱処理温度以下の温度で熱処理する第２熱処理工程と、誘電体層上に上部電極層を形成する上部電極形成工程と、を備える。
【００１０】
この製造方法においては、ヒロックの発生自体を抑制するのではなく、むしろ、誘電体層形成前にヒロックを積極的に発生させた上で、発生したヒロックを除去する。このような処理を行うことにより、誘電体の高誘電率化のための熱処理を、ヒロックが発生しないように行うことが可能となることを本発明者は見出した。これにより、電極表面のヒロックに起因する絶縁不良等の不具合の発生を抑制して、十分に高い歩留まりで容量の大きな高信頼性のコンデンサを得ることが可能となった。
【００１１】
あるいは、本発明のコンデンサの製造方法は、基板の一面上に下部電極層を形成する下部電極形成工程と、下部電極層をその表面にヒロックが形成されるように熱処理する第１熱処理工程と、下部電極層の表面からヒロックを除去する表面平滑化処理工程と、ヒロックが除去された下部電極層上に、第１熱処理工程における熱処理温度以下の温度で熱処理しながらペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、誘電体層上に上部電極層を形成する上部電極形成工程と、を備える。
【００１２】
この製造方法によっても、上述の方法と同様、誘電体層形成前にヒロックを積極的に発生させた上でこれを除去することにより、電極表面のヒロックに起因する絶縁不良等の不具合の発生を抑制して、十分に高い歩留まりで容量の大きな高信頼性のコンデンサを得ることが可能となった。
【００１３】
上記第１熱処理工程においては、下部電極層を４００〜１３００℃の温度で熱処理することが好ましい。これにより、下部電極層表面にヒロックをより効率的に形成させることができるとともに、第１熱処理工程における熱処理温度以下で熱処理する第２熱処理工程におけるヒロックの再生成が防止される。
【００１４】
また、上記第１熱処理工程においては、下部電極層の表面粗さＲａが熱処理前の１０倍以上となるまで下部電極層を熱処理することが好ましい。これにより、電極表面のヒロックに起因する絶縁不良等の不具合の発生を抑制する効果をより一層高めることができる。
【００１５】
上記本発明のコンデンサの製造方法は、下部電極層がＰｔを主成分として含んでいる場合に特に有用である。Ｐｔを主成分として含む下部電極層は融点が高く、誘電体層の誘電率向上のための熱処理をより高温で行うことが可能となるものの、ヒロックが極めて発生しやすいという問題点が顕著なため、本発明による改善効果が特に大きい。
【発明の効果】
【００１６】
本発明のコンデンサの製造方法によれば、電極表面のヒロックに起因する絶縁不良等の不具合の発生を抑制して、十分に高い歩留まりで高信頼性のコンデンサを得ることが可能となる。また、誘電体層の膜厚を薄くしても短絡を生じにくいため、より大容量のコンデンサを容易に製造することが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な一実施形態について、図面を参照しながら説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１８】
図１は、本発明によるコンデンサの製造方法の一実施形態を工程順に示す断面図である。本実施形態は、基板１０の一面上に下部電極層２０を形成する下部電極形成工程（図１の（ａ））と、下部電極層２０をその表面にヒロック５が形成されるように熱処理する第１熱処理工程（図１の（ｂ））と、第１熱処理工程において下部電極層２０の表面に形成されたヒロック５を除去する表面平滑化処理工程（図１の（ｃ））と、ヒロック５が除去された下部電極層２０上にペロブスカイト型酸化物誘電体からなる誘電体層３０を形成する誘電体層形成工程（図１の（ｄ））と、誘電体層３０を第１熱処理工程における熱処理温度以下の温度で熱処理する第２熱処理工程と、誘電体層３０上に上部電極層４０を形成する上部電極形成工程（図１の（ｅ））とから構成される。
【００１９】
基板１０は、シリコン基板１１及びこれの一面上に層間膜として形成された熱酸化シリコン酸化膜１２からなる積層構造を有する。熱酸化シリコン酸化膜１２の側に下部電極層２０が形成される。
【００２０】
下部電極層２０は、導電性材料で形成されている。下部電極層２０を形成する導電性材料としては、白金、金、ニッケル、銅又はこれらを含有する合金が好ましく、耐熱性に優れる点から、白金又は白金を含有する合金が好ましい。特に、下部電極層２０は、白金を主成分とすること、すなわち、白金を５０原子％以上含んでいることが好ましい。下部電極層２０は単層であっても多層膜であってもよい。例えば、金の上に白金を成膜した多層膜や、チタン又は酸化チタンを下地層として白金を成膜し、さらに酸化イリジウム等の導電性酸化物を形成した多層膜を下部電極層２０として用いることが可能である。下部電極層２０の厚さは特に制限はないが、コンデンサの場合、典型的には５〜１０００ｎｍである。下部電極層２０は、例えば、白金をスパッタ法により基板１０上に堆積することによって成膜される。
【００２１】
下部電極層２０を形成後、第１熱処理工程において、下部電極層２０を好ましくは４００〜１３００℃の温度で熱処理して、その表面にヒロック５を形成させる。前記範囲未満であると、この温度以下で熱処理を行う第２熱処理工程において誘電体層３０を高誘電率化することが困難となる傾向にあり、前記範囲を超えると基板１０等が熱による劣化を受けて変形したり、更には熱応力により下部電極層２０が剥離したりする等の問題が発生する傾向にある。熱処理時間は通常１０〜１２０分程度で十分である。熱処理は還元性雰囲気や真空中で行うことが好ましいが、酸化雰囲気である大気中や酸素含有ガス中でもよい。このような熱処理を受けた下部電極層２０の表面は、多数のヒロック５によって粗面化される。
【００２２】
第１熱処理工程においては、下部電極層２０の表面粗さＲａ（算術平均高さ：ＪＩＳ  Ｂ０６０１：２００１）が熱処理前の好ましくは１０倍以上、より好ましくは２０倍以上となるようにヒロック５を形成させる。前記範囲未満ではヒロック生成が不十分で第２の熱処理により再度、ヒロックが発生しやすくなる傾向にある。上限は特に制限はないが熱処理温度が高くなると下部電極層密度の低下により熱処理後の平滑化が困難となる傾向にあるため、概ね熱処理前の１００倍程度である。すなわち、下部電極層２０の表面を前記のように粗面化することが本発明における第１熱処理の目的である。ヒロック発生は、基板の種類、下部電極層の層厚、組成、下部電極層下地層の層厚、組成等により変化する。例えば、酸化シリコン基板上の５ｎｍ−ＴｉＯ２／２０ｎｍ−Ｐｔの構成では４００℃以上の熱処理でヒロックの顕著な発生が見られる。係る観点から、第１熱処理工程における熱処理温度は４００〜１１００℃がより好ましく、４５０〜９００℃が更に好ましい。なお、ペロブスカイト型誘電体において高い誘電率を得るためには、第２熱処理温度は、一般に４００℃以上とすることが必要であり、４５０℃以上とすることが好ましい。このため、第１熱処理温度は、この第２熱処理温度及びＲａ変化を基準として、上記範囲で適宜選択される。
【００２３】
続く表面平滑化処理工程においてヒロック５が除去されることにより、下部電極層２０の表面が平滑化される。ヒロック５を除去する方法としては、通常の機械的研磨、例えば、アルミナ粒子、コロイダルシリカ等の酸化物粒子を分散させたスラリーを用いたポリッシング処理若しくはラップ処理、研削バイトによる加工や電解研磨、化学研磨等の公知の方法、又はこれらの処理を組み合わせた方法を用いることができる。
【００２４】
ヒロック５は全て除去されることが好ましいが、本発明の効果が著しく損なわれない範囲であれば、微小なヒロックが一部残存していてもよい。より具体的には、本発明においてヒロックを除去するとは、下部電極層２０の表面粗さＲａが、誘電体層３０の膜厚に対して好ましくは１０％以下、より好ましくは５％以下となるまでヒロック５の除去及び必要により表面の研磨を行うことをいう。ヒロック除去後の誘電体層３０の表面粗さＲａが誘電体層３０の膜厚に対して１０％を超えると、得られるコンデンサにおける短絡が発生しやすくなる傾向にある。表面粗さＲａの下限については特に制限はないが、生産性、製造コスト等の点からは、誘電体層３０の膜厚に対して１％程度である。
【００２５】
表面平滑化処理工程後、下部電極層２０上に、ペロブスカイト型酸化物誘電体からなる誘電体層３０を形成する（図１の（ｄ））。誘電体層３０は、例えば、誘電体又はその前駆体を含む溶液をスピンコート等により下部電極層２０上に塗布し、溶液を除去するとともに、必要により前駆体（有機金属化合物）から誘電体を生成させることによって形成される。誘電体層３０を構成する誘電体としては、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム等のペロブスカイト型高誘電率酸化物誘電体が用いられる。
【００２６】
第２熱処理工程では、誘電体層３０を第１熱処理工程における熱処理温度以下の温度で熱処理することにより、誘電体を高誘電率化する。第２熱処理工程における熱処理温度が第１熱処理工程における熱処理温度を超えると、ヒロックが再生成する等して、得られるコンデンサの歩留まりや信頼性が低下する。第２熱処理工程の熱処理温度は、第１熱処理工程における熱処理温度よりも５０℃以上低いことが好ましく、１００℃以上低いことがより好ましい。第２熱処理工程の熱処理温度が第１熱処理工程における熱処理温度よりも５０℃以上低くない場合、第２熱処理工程において再びヒロックが形成されやすくなる傾向にある。両温度差の上限は特に制限はないが、３００℃よりも大きい場合、第１熱処理温度が高く設定することとなり、下部電極層の密度が低下して、第２熱処理工程後の表面平滑化が困難となる傾向にある。そのため、第２熱処理工程の熱処理温度は、第１熱処理工程における熱処理温度よりも５０〜３００℃低いことが好ましい。
【００２７】
より具体的には、第２熱処理工程における熱処理温度は、好ましくは１０００℃以下、より好ましくは４００〜１０００℃、更に好ましくは５００〜９００℃の範囲内であって第１熱処理工程における熱処理温度以下の温度であることが好ましい。４００〜１０００℃で熱処理することにより、誘電体のＸ線回析パターンにおける結晶相に由来するピークの強度が、熱処理前よりも相対的に大きくなる。これはアモルファス又は微結晶状態であった誘電体の結晶化が熱処理前よりも進行して、あるいは誘電体前駆体からの誘電体の生成及び誘電体の結晶化が進行して、高誘電率化された誘電体となったものと考えられる。
【００２８】
上記熱処理温度が４００℃未満であると誘電体の結晶化が十分に進行せず、十分なコンデンサ容量を得ることが困難となる傾向にある。一方、熱処理温度が１０００℃を超えると、基板１０等が熱による劣化を受けて変形したり、更には熱応力により下部電極層２０が剥離したり、誘電損失が劣化する等の問題が発生する傾向にある。
【００２９】
なお、第２熱処理工程は上部電極層形成工程の後に行ってもよい。また、複数の誘電体層を有する積層コンデンサを製造する場合には、誘電体層を形成するごとに第２熱処理工程を行う必要は必ずしもなく、最後の誘電体層を形成後、又は最後の上部電極層を形成後に１回のみ第２熱処理工程を行ったので差し支えない。
【００３０】
上記のような誘電体層形成工程及び第２熱処理工程を経る実施形態に代えて、表面平滑化処理工程後の下部電極層２０上に、第１熱処理工程における熱処理温度以下の温度で熱処理しながら誘電体からなる誘電体層３０を形成してもよい。この場合、例えば、第１熱処理工程における熱処理温度以下の温度に加熱された雰囲気中で、気相成長法によって下部電極層２０上に誘電体層３０が形成される。この方法によって誘電体層３０を形成する際の熱処理温度の好適な範囲は、上記第２熱処理工程における熱処理温度と同様である。
【００３１】
誘電体の結晶化により高誘電率化した誘電体層３０の厚みは特に制限はないが、薄膜コンデンサの場合、典型的には１０〜１００ｎｍである。誘電体層３０は、第２熱処理工程後、必要に応じて更に熱処理される。
【００３２】
上部電極形成工程において、誘電体層３０上に、白金等の導電性材料からなる上部電極４０が形成される。薄膜コンデンサの場合、上部電極層４０の厚みは典型的には５〜５００ｎｍであり、スパッタ法等により形成される。
【００３３】
以上のようにして、下部電極層２０及び上部電極層３０を１対の対向電極として、誘電体層３０を絶縁膜として備えるコンデンサが得られる。
【実施例】
【００３４】
以下、上述の実施形態と同様の構成を有するコンデンサの作製及びその評価を行った例について説明する。ただし、本発明は以下の実施例に限定されるものではない。
【００３５】
（実施例１）
シリコン基板上に層間膜として熱酸化シリコン酸化膜（厚さ１５０ｎｍ）を形成した後、熱酸化シリコン酸化膜上にスパッタ法により白金（厚さ２００ｎｍ）を下部電極層として形成させた。その後、この下部電極層を９５０℃の窒素雰囲気中で６０分間熱処理したところ、その表面にヒロックが形成された（第１熱処理工程）。すなわち、熱処理前の下部電極層の表面粗さＲａ（以下「（Ｒａ−１）」という）が２．５ｎｍであったのに対して、熱処理後の表面粗さＲａ（以下「（Ｒａ−２）」という）が５１ｎｍ（熱処理前の２０倍）と多数のヒロックが形成された。
【００３６】
続いて、形成されたヒロックをポリッシングにより除去して、平滑化処理後の電極膜の表面粗さＲａ（以下「（Ｒａ−３）」という）が１．９ｎｍとなるまで平滑化した（表面平滑化処理工程）。
【００３７】
平滑化された下部電極層上に、誘電体（（Ｂａ、Ｓｒ）ＴｉＯ３）前駆体を含むＭＯＤ溶液をスピンコートにより塗布しこれを乾燥、仮焼成して、４００ｎｍの誘電体層を形成させた後、８００℃の酸素雰囲気中で熱処理することにより誘電体の結晶化を進行させた（第２熱処理工程）。このとき、下部電極層の表面におけるヒロックの発生は認められず、第２熱処理工程後の表面粗さＲａ（以下「（Ｒａ−４）」という）は２．２ｎｍであった。
【００３８】
最後に、誘電体層上にメタルマスクを用い、スパッタ法で白金を堆積することにより５ｃｍ２の上部電極層（厚さ２００ｎｍ）を形成して、実施例１のコンデンサを得た。
【００３９】
（比較例１）
第１熱処理工程及び表面平滑化処理工程を行わなかったこと以外は上記実施例と同様の工程で比較例１のコンデンサを作製した。この場合、Ｒａ−１＝２．５ｎｍ、Ｒａ−４＝４６ｎｍであった。
【００４０】
（比較例２）
表面平滑化処理工程を行わなかったこと以外は上記実施例と同様の工程で比較例２のコンデンサを作製した。この場合、Ｒａ−１＝２．５ｎｍ、Ｒａ−２＝５１ｎｍ、Ｒａ−４＝４９ｎｍであった。
【００４１】
（比較例３）
第２熱処理工程の温度を９６０℃とした以外は上記実施例と同様の工程で比較例３のコンデンサを作製した。この場合、Ｒａ−１＝２．５ｎｍ、Ｒａ−２＝５１ｎｍ、Ｒａ−３＝２．３ｎｍ，Ｒａ−４＝２１ｎｍであった。
【００４２】
（コンデンサの評価）
実施例及び比較例それぞれのコンデンサを複数作製し、これら複数のコンデンサについて短絡検査を行った。その結果、実施例１のコンデンサは良品率（短絡が発生しなかったコンデンサの割合）は１００％であったのに対して、比較例１では３％、比較例２では６％、比較例３では０％であった。また、良品のコンデンサの容量は、いずれも２０μＦと大容量であった。以上の結果から本発明の効果は明らかである。
【００４３】
さらに、第１熱処理温度を３５０℃〜１４００℃、第２熱処理工程の温度を３００〜１４５０℃の範囲内で変化させながら種々のコンデンサを試作したところ、第２熱処理工程の温度が第１熱処理工程の温度を超える場合は歩留まりが５０％以下となった。また、第２熱処理工程の温度が４００℃未満の場合には、Ｒａ−２がＲａ−１の１０倍未満であり、誘電率が１μＦ／ｃｍ２以下の誘電体層を有するコンデンサしか得られなかった。また、表面平滑化処理工程後のＲａ−３が２０ｎｍを超えると歩留まりは２０％以下であった。これに対して、第２熱処理工程の温度が第１熱処理工程の温度以下で、かつＲａ−２が誘電体層厚（４００ｎｍ）の５％以下である２０ｎｍ以下の場合には、８０％以上の歩留まりが得られた。また、コンデンサの容量は、第２熱処理工程の温度が４００℃以上のときに１μＦ以上が得られ、第２熱処理工程の温度の上昇につれより高い容量が得られた。しかし、第２熱処理工程の温度が１３００℃を超えると、誘電損失が１００％以上となりコンデンサとしては十分に機能しないものとなった。
【図面の簡単な説明】
【００４４】
【図１】本発明によるコンデンサの製造方法の一実施形態を工程順に示す断面図である。
【符号の説明】
【００４５】
１０…基板、１１…シリコン基板、１２…熱酸化シリコン酸化膜、２０…下部電極層、３０…誘電体層、４０…上部電極層。
【図１】
0005179714.tif 000002