(57)【特許請求の範囲】
【請求項１】
テープ配線基板において、
上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、
一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、
前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備え、
前記下部金属層は、前記チップ実装領域の下部の前記フィルムの下部面に形成された電源層をさらに備え、前記接地層及び電源層を含む下部金属層は、前記半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて配置されると同時に、前記接地層及び電源層はそれぞれ２つ以上の電圧環境に応じて分離配置されることを特徴とするデュアル金属層を有するテープ配線基板。
【請求項２】
前記電源層及び前記接地層は、板またはメッシュ形態で形成されることを特徴とする請求項１に記載のテープ配線基板。
【請求項３】
前記上部金属層は、前記半導体チップのダミーバンプがボンディングされるダミー端子パターンをさらに備え、前記ダミー端子パターンは、ダミービアを介して前記接地層に連結されることを特徴とする請求項２に記載のテープ配線基板。
【請求項４】
前記ビアは、前記入力端子パターンの一段下部に形成され、前記ダミービアは、前記ダミー端子パターンの一段下部に形成されることを特徴とする請求項３に記載のテープ配線基板。
【請求項５】
前記接地層は、複数個で分離されていることを特徴とする請求項４に記載のテープ配線基板。
【請求項６】
前記接地層は、前記チップ実装領域の下部に形成され、前記電源層は、前記接地層の端縁部を取り囲む形態で形成されることを特徴とする請求項２に記載のテープ配線基板。
【請求項７】
活性面の周縁部に電極バンプが形成された半導体チップと、
前記半導体チップが前記電極バンプを介して上部面にボンディングされるテープ配線基板と、
前記半導体チップと前記テープ配線基板との間に充填された成形樹脂と、備え、
前記テープ配線基板は、
上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、
一端が前記フィルムの上部面に形成され、前記電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、
前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備え、
前記下部金属層は、前記チップ実装領域の下部の前記フィルムの下部面に形成された電源層をさらに備え、前記接地層及び電源層を含む下部金属層は、前記半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて配置されると同時に、前記接地層及び電源層はそれぞれ２つ以上の電圧環境に応じて分離配置されることを特徴とするパッケージ。
【請求項８】
前記電源層及び前記接地層は、板またはメッシュ形態で形成されることを特徴とする請求項７に記載のパッケージ。
【請求項９】
前記上部金属層は、前記半導体チップのダミーバンプがボンディングされるダミー端子パターンをさらに備え、前記ダミー端子パターンは、ダミービアを介して前記接地層に連結されることを特徴とする請求項８に記載のパッケージ。
【請求項１０】
前記ビアは、前記入力端子パターンの一段下部に形成され、前記ダミービアは、前記ダミー端子パターンの一段下部に形成されることを特徴とする請求項７に記載のパッケージ。
【請求項１１】
前記接地層は、複数個で分離されていることを特徴とする請求項１０に記載のパッケージ。
【請求項１２】
前記接地層は、前記チップ実装領域の下部に形成され、前記電源層は、前記接地層の端縁部を取り囲む形態で形成されることを特徴とする請求項８に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テープ配線基板及びそれを用いたテープパッケージに関し、より詳細には、デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージに関する。
【背景技術】
【０００２】
最近、携帯電話用ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、コンピュータ用ＴＦＴ ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  ＬＣＤ）、家庭用ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）など平板ディスプレイ産業の発達に伴って、平板ディスプレイ装置の駆動チップ部品であるテープパッケージの製造産業が発展してきている。これらのテープパッケージは、ディスプレイ装置の軽薄化に従って、さらに微細な線間隔の配線パターンが要求されている。
【０００３】
このようなテープパッケージは、テープ配線基板を用いた半導体パッケージであって、テープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ；ＴＣＰ）とチップオンフィルム（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ；ＣＯＦ）パッケージとに分けられる。ＴＣＰは、テープ配線基板のウィンドウに露出されたインナーリードに半導体チップがインナーリードボンディング（Ｉｎｎｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ；ＩＬＢ）方式で実装された構造を有する。一方、ＣＯＦパッケージは、ウィンドウのないテープ配線基板に半導体チップがフリップチップボンディング方式で実装された構造を有する。ＣＯＦパッケージは、ＴＣＰと比較してさらに薄いテープ配線基板を使用することができ、配線パターンを一層微細に設計できるという特徴を有する。
【０００４】
特にＣＯＦパッケージは、外部接続端子として、ソルダボールの代りに、テープ配線基板上に形成された入出力端子パターンを使用し、入出力端子パターンを印刷回路基板やディスプレイパネルに直接取り付けて実装する。
【０００５】
図１及び図２に示されたように、従来技術に係るＣＯＦパッケージ１００は、半導体チップ１０がテープ配線基板２０の上部面２２に電極バンプ１６を介してフリップチップボンディングされた構造を有する。また、フリップチップボンディングされた部分は、アンダーフィル工程により充填された成形樹脂４０により保護される。
【０００６】
半導体チップ１０は、活性面の周縁部に配置された電極パッド１２に各々形成された電極バンプ１６を含む。電極バンプ１６は、入力バンプ１７と出力バンプ１８とを含む。また、入力バンプ１７は、接地バンプ１７ａと電源バンプ１７ｂとを含む。
【０００７】
また、テープ配線基板２０は、ベースフィルム２１の上部面２２に上部金属層２４が形成されている。ベースフィルム２１は、中央部のチップ実装領域に半導体チップ１０が実装され、ベースフィルム２１の両側の端縁部に沿って所定の間隔をもってスプロケット孔(sprocket hole)２９が形成されている。上部金属層２４は、一端に電極バンプ１６がフリップチップボンディングされ、一端に連結した他端は、チップ実装領域の外部に延びている入出力端子パターン２５、２６を含む。この際、入力端子パターン２５は、半導体チップ１０を中心としてベースフィルム２１の一側に延びており、出力端子パターン２６は、ベースフィルム２１の他側に延びている。また、入力端子パターン２５及び出力端子パターン２６は、スプロケット孔２９が一列に形成された方向と並んだ方向に延びている。
【０００８】
半導体チップ１０がテープ配線基板２０にフリップチップボンディングされるとき、接地バンプ１７ａは、接地用入力端子パターン２５ａ（以下、接地端子パターン）にボンディングされ、電源バンプ１７ｂは、電源用入力端子パターン２５ｂ（以下、電源端子パターン）にボンディングされる。
【０００９】
一方、半導体製品が軽薄短小化、高速化、多機能化及び高性能化するにしたがって、半導体チップ１０の大きさが縮小し、電極バンプ１６の数が増加し、上部金属層２４が微細ピッチ化している。これにより、接地端子パターン２５ａ及び電源端子パターン２５ｂの幅が狭くなるので、ベースフィルム２１の上部面２２に形成された接地端子パターン２５ａ及び電源端子パターン２５ｂだけでは、安定した接地及び電源供給に必要な面積を確保することが困難である。
【００１０】
これにより、従来技術に係るＣＯＦパッケージ１００は、駆動中に発生する電磁波とノイズを十分に減少させることができないので、電磁波障害（ＥＭＩ；ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）及びノイズ特性が悪くなる。しかも、電源を半導体チップ１０に安定的に供給することが容易でない。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明の目的は、安定した接地及び電源供給に必要な接地領域と電源領域を確保することができるようにすることにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明は、テープ配線基板の両面に金属層が形成されたデュアル金属層を有するＣＯＦパッケージ用テープ配線基板を提供する。
本発明の一態様に係るデュアル金属層を有するテープ配線基板は、上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備えることを特徴とする。
また、本発明の他の態様に係るパッケージは、活性面の周縁部に電極バンプが形成された半導体チップと、前記半導体チップが前記電極バンプを介して上部面にボンディングされるテープ配線基板と、前記半導体チップと前記テープ配線基板との間に充填された成形樹脂と、備え、前記テープ配線基板は、上部面及び下部面を有し、前記上部面に半導体チップが実装されるチップ実装領域が形成され、上下に貫通するビアが形成されたフィルムと、一端が前記フィルムの上部面に形成され、前記半導体チップの電極バンプがボンディングされ、前記一端に連結した他端は、前記チップ実装領域の外部に延びている入出力端子パターンを有する上部金属層と、前記チップ実装領域の下部の前記フィルムの下部面に形成され、接地層を有する下部金属層と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明の構造によれば、半導体チップが実装されるチップ実装領域に対応するテープ配線基板の下部面に少なくともチップ実装領域を含む大きさの接地層及び電源層が形成され、接地層及び電源層がテープ配線基板の上部面の接地端子パターン及び電源端子パターンに電気的に連結されることによって、安定した接地及び電源供給に必要な接地領域と電源領域を確保することができる。これにより、半導体チップの駆動中に発生する電磁波とノイズを減少させることができ、電源を安定的に半導体チップに供給することができる。
【００１４】
また、使用される電源環境に応じて接地層と電源層を分離して形成することによって、一層安定した接地と電源供給が可能である。
【００１５】
また、チップ実装領域の端縁部に配置された入出力端子パターンの一端を除いて、チップ実装領域の内側に上部金属層が配置されていないので、アンダーフィル工程時、フリップチップボンディングされた部分に充填される液状の成形樹脂の流れが妨害されることを最小化することができる。したがって、ボイド無しにフリップチップボンディングされた部分を液状の成形樹脂で充填することができるので、信頼性が良好なチップオンフィルムパッケージを提供するとができるという長所がある。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図面を参照して本発明の実施例を詳細に説明する。
図３は、本発明の第１実施例に係るデュアル金属層１２４、１３１を有するテープ配線基板１２０を用いたＣＯＦパッケージ２００を示す上面平面図である。図４は、図３のＩＶ−ＩＶ線における断面図である。図５は、本発明の第１実施例に係るＣＯＦパッケージ２００の底面を概略的に示す平面図である。
【００１７】
図３乃至図５を参照すれば、本発明の第１実施例に係るＣＯＦパッケージ２００は、デュアル金属層１２４、１３１が形成されたテープ配線基板１２０と、テープ配線基板１２０の上部面にフリップチップボンディングされた半導体チップ１１０とを含み、フリップチップボンディングされた部分は、アンダーフィル工程により充填された成形樹脂１４０により保護される。
【００１８】
半導体チップ１１０は、活性面の周縁部に形成された電極パッド１１２に各々電極バンプ１１６が形成されている。電極バンプ１１６は、入力バンプ１１７及び出力バンプ１１８を含む。入力バンプ１１７は、接地バンプ１１７ａ及び電源バンプ（図示せず）を含む。この際、入力バンプ１１７のサイズは、出力バンプ１１８のサイズより大きく形成され、且つ、入力バンプ１１７のピッチは、出力バンプ１１８のピッチより大きく形成される。その理由は、入力バンプ１１７間の静電気による不良を抑制するためである。また、電極バンプ１１６が形成されていない活性面の端縁部には、組立の安定性と放熱性を図るために、ダミーバンプ１１９が形成されている。
【００１９】
テープ配線基板１２０は、ポリイミドからなるベースフィルム１２１の両面に銅箔をパターニングして形成されたデュアル金属層１２４、１３１を含む。ベースフィルム１２１は、半導体チップ１１０が実装されるチップ実装領域を有する上部面１２２と、上部面１２２に対向する下部面１２３とを有する。デュアル金属層１２４、１３１は、ベースフィルム１２１の上部面１２２に形成された上部金属層１２４と、下部面１２３に形成された下部金属層１３１とから構成される。
【００２０】
上部金属層１２４は、一端に電極バンプ１１６がフリップチップボンディングされ、一端に連結した他端は、チップ実装領域の外部に延びている入出力端子パターン１２５、１２６を含む。この際、入力端子パターン１２５は、半導体チップ１１０を中心としてベースフィルム１２１の一側に延びており、出力端子パターン１２６は、ベースフィルム１２１の他側に延びている。入力端子パターン１２５は、接地バンプ１１７ａがボンディングされた接地端子パターン１２５ａを含む。
【００２１】
下部金属層１３１は、チップ実装領域の下部のベースフィルム１２１の下部面１２３に形成され、電極バンプのうち接地バンプ１１７ａがボンディングされた接地端子パターン１２５ａと、ベースフィルム１２１を貫通するビア１２７で連結する接地層１３２とを含む。特に接地層１３２は、少なくともチップ実装領域を含むことができる大きさの板やメッシュ形態で形成することが好ましい。これにより、接地に必要な充分の接地面積を確保することができるので、ＥＭＩとノイズ特性を改善することができる。すなわち半導体チップ１１０を含む大きさの接地層１３２は、半導体チップ１１０から放出される電磁波及びノイズが外部に分散されることを防止し、接地層１３２に引っ張る役目をするので、電気的な安定性を確保することができる。
【００２２】
この際、ビア１２７は、接地バンプ１１７ａがフリップチップボンディングされる接地端子パターン１２５ａの一段下部のベースフィルム１２１を貫通して形成されるので、接地端子パターン１２５ａと接地層１３２を連結するための別途の配線を形成する必要がなく、接地経路の長さを最小化することができる。
【００２３】
また、第１実施例では、チップ実装領域の端縁部に配置された入出力端子パターン１２５、１２６の一端を除いて、チップ実装領域の内側に上部金属層１２４が配置されていないため、アンダーフィル工程時、フリップチップボンディングされた部分に充填される液状の成形樹脂１４０の流れが妨害されることを最小化することができる。したがって、ボイド無しに、フリップチップボンディングされた部分を液状の成形樹脂１４０で充填することができる。
【００２４】
一方、接地層１３２は、チップ実装領域の下部に形成され、半導体チップ１１０から発生する熱を外部に放出する放熱板としての役目をも担当する。半導体チップ１１０から発生する熱を一層効果的に外部に放出させるために、ダミーバンプ１１９を接地層１３１に連結することができる。この際、ダミーバンプ１１９は、フリップチップボンディングされたダミー端子パターン１２８の一段下部のベースフィルム１２１を貫通して形成されたダミービア１３４を介して接地層１３２に連結される。
【００２５】
本発明の第１実施例では、下部金属層に一体に接地層が形成された例を説明したが、図６に示されたように、下部金属層２３１に接地層２３２を分離して形成することができる。図６を参照すれば、本発明の第２実施例に係るＣＯＦパッケージ３００は、テープ配線基板２２０の下部面２２３に第１接地層２３２ａと第２接地層２３２ｂが分離されて形成されている。第１接地バンプ２１７ａ’は、第１接地層２３２ａに第１ビア２２７ａを介して連結され、第２接地バンプ２１７ａ”は、第２接地層２３２ｂに第２ビア２２７ａ”を介して連結される。
【００２６】
このように接地層２３２を分離する場合は、半導体チップ２１０に使われる電圧が２つ以上である場合である。例えば、半導体チップ内にアナログ回路とデジタル回路が複合的に構成されている場合、一般的にアナログ回路は、５Ｖ電圧で駆動し、デジタル回路は、１．５Ｖ電圧で駆動するので、アナログ回路を接地するための接地層と、デジタル回路を接地するための接地層とを分離して形成することが好ましい。
【００２７】
第１及び第２実施例では、ベースフィルムの下部面に接地層だけを形成した例を開示したが、図７に示されたように、接地層３３２と共に電源層３３３を形成することができる。
【００２８】
第３実施例に係るＣＯＦパッケージ４００は、図７に示されたように、下部金属層３３１に接地層３３２と電源層３３３が形成され、接地層３３２と電源層３３３は、分離されている。
【００２９】
電源層３３３は、チップ実装領域の下部のベースフィルム３２１の下部面３２３に形成され、電極バンプのうち電源バンプ３１７ｂがボンディングれた電源端子パターンの下部のベースフィルム３２１を貫通するビア３２７ｂで連結する。
【００３０】
ビア３２７ｂは、電源バンプ３１７ｂがボンディングされた電源端子パターンの一段下部のベースフィルム３２１を貫通して形成されるので、電源バンプ３１７ｂと電源層３３３を連結するための別途の配線を形成する必要がなく、電源経路の長さを最小化することができる。
【００３１】
また、電源層３３３は、半導体チップ３１０に使われる電圧が２つ以上である場合、使用される電圧環境に合わせて分離される。例えば、第３実施例では、両側に接地層３３２が分離されて形成され、分離された接地層３３２の間に電源層３３３が分離されて形成された構造で具現することができる。
【００３２】
接地層及び電源層を含む下部金属層は、半導体チップの接地バンプと電源バンプの配置位置や使用される電圧環境に応じて多様に設計することができる。
【００３３】
図８を参照すれば、第４実施例に係るＣＯＦパッケージ５００の下部金属層４３１は、分離された接地層４３２を各々取り囲むように、リング形態の電源層４３３で具現することができる。本実施例では、四角リング形態の電源層４３３であるが、アーチ型リング（例えば、円形リング）形状であってもよく、接地層４３２と電源層４３３間の間隔が一定であってもよく、その他、いろいろな形状であってもよい。
【００３４】
または、図９及び図１０に示されたように、第５及び第６実施例に係るＣＯＦパッケージ６００、７００の下部金属層５３１、６３１は、一定の間隔で分離された接地層５３２、６３２と、接地層５３２、６３２を取り囲むものの、一側が分離された櫛歯形状で形成された電源層５３３、６３３とを含む。
【００３５】
一方、前記実施例には、接地層を取り囲むように電源層が形成された例を開示したが、反対に配置されるように形成してもよい。また、接地層と電源層を同じ形態で形成することができ、各々異なる形態で形成することもできる。
【図面の簡単な説明】
【００３６】
【図１】従来の技術に係るチップオンフィルムパッケージを示す平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】本発明の第１実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージを示す上面平面図である。
【図４】図３のＩＶ−ＩＶ線における断面図である。
【図５】本発明の第１実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【図６】本発明の第２実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【図７】本発明の第３実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【図８】本発明の第４実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【図９】本発明の第５実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【図１０】本発明の第６実施例に係るデュアル金属層を有するテープ配線基板を用いたチップオンフィルムパッケージの底面を概略的に示す平面図である。
【符号の説明】
【００３７】
１１０  半導体チップ
１１２  電極パッド
１１６  電極バンプ
１１７  入力バンプ
１１７ａ  接地バンプ
１１８  出力バンプ
１１９  ダミーバンプ
１２０  テープ配線基板
１２１  ベースフィルム
１２４  上部金属層
１２５  入力端子パターン
１２５ａ  接地端子パターン
１２６  出力端子パターン
１２８  ダミー端子パターン
１２７  ビア
１３１  下部金属層
１３１、２３１、３３１、４３１、５３１、６３１  接地層
１３４  ダミービア
１４０  成形樹脂
２００  チップオンフィルムパッケージ
３３３、４３３、５３３、６３３  電源層
【図１】
0005179014.tif 000002
【図２】
0005179014.tif 000003
【図３】
0005179014.tif 000004
【図４】
0005179014.tif 000005
【図５】
0005179014.tif 000006
【図６】
0005179014.tif 000007
【図７】
0005179014.tif 000008
【図８】
0005179014.tif 000009
【図９】
0005179014.tif 000010
【図１０】
0005179014.tif 000011