(57)【特許請求の範囲】
【請求項１】
第１メモリ回路を有する第１半導体装置を形成する第１工程と、
上記第１半導体装置の電気的試験を行い良品を選別する第２工程と、
プログラムに従った信号処理を行う信号処理回路と第２メモリ回路を有する第２半導体装置を形成する第３工程と、
上記第２半導体装置の上記信号処理回路及び第２メモリ回路の電気的試験を行い良品を選別する第４工程と、
上記第２工程で選別された上記第１半導体装置と上記第４工程で選別された上記第２半導体装置とを一体的に構成し、それぞれの対応する端子同士を接続する第５工程と、
上記第５工程で一体的に構成された上記半導体装置を試験用基板に搭載して電気的に試験して上記半導体装置の良否判定する第６工程とを有し、
上記第６工程は、
上記試験用基板には、上記半導体装置の実動作に相当したクロック信号を上記複数の半導体装置に共通に供給する発振回路が設けられており、
テスト装置から上記第２半導体装置の第２メモリ回路に上記第１半導体装置の第１メモリ回路の動作試験を行うテストプログラムを書き込む第１動作と、
上記第２半導体装置の上記信号処理回路により、上記クロック信号に対応して上記第２メモリ回路に書き込まれたテストプログラムに従って上記第１半導体装置の第１メモリ回路の動作試験を行う第２動作と、
上記第２動作での良否判定結果を上記テスト装置に出力させる第３動作とを有し、 上記第２メモリ回路は、スタティック型ＲＡＭである半導体装置の製造方法。
【請求項２】
請求項１において、
上記第１工程は、
複数の第１メモリ回路を第１ウェハ上に形成する第１−１工程を有し、
上記第２工程は、
上記第１ウェハ上に形成された複数のメモリ回路のそれぞれを電気的に試験して良否判定する第２−１工程と、
上記第１ウェハ上に形成された第１メモリ回路を個々の第１半導体チップに分割し、上記第２−１工程での判定結果で良品とされた第１半導体チップを選別する第２−２工程とを有し、
上記第３工程は、
第２メモリ回路と、プログラムに従った信号処理を行う信号処理回路とを含む複数の半導体回路を第２ウェハ上に形成する第３−１工程を有し、
上記第４工程は、
上記第２ウェハ上に形成された複数の半導体回路のそれぞれを電気的に試験して良否判定する第４−１工程と、
上記第２ウェハ上に形成された半導体回路を個々の第２半導体チップに分割し、上記第４−１工程での判定結果で良品とされた第２半導体チップを選別する第４−２工程とを有し、
上記第５工程は、
上記第２−２工程で良品と選別された第１半導体チップと上記第４−２工程で良品と選別された第２半導体チップとを共通基板に搭載して１つのパッケージの半導体装置として一体的に構成する第５−１工程を有する、
半導体装置の製造方法。
【請求項３】
請求項２において、
上記第２半導体チップは、自己診断回路を内蔵し、
上記第６工程の第１動作は、
上記第２半導体チップをリセットホールド状態にし、上記テスト装置から上記自己診断回路に設けられたメモリ回路にテストプログラムの入力を可能とするプログラムの書き込みを行う第１ステップと、
上記プログラムに従って上記テストプログラムを上記第２メモリ回路に書き込む第２ステップとを有する半導体装置の製造方法。
【請求項４】
請求項２において、
上記第６工程で用いられる上記試験用基板は、複数の半導体装置が搭載可能な複数のソケットを有し、
上記発振回路で形成されたクロックは、上記複数のソケットに装着された半導体装置に共通に供給される半導体装置の製造方法。
【請求項５】
請求項３において、
上記第２半導体チップは、ＪＴＡＧ準拠のユーザーデバッグインターフェイス回路を有しており、
上記第６工程において、上記ユーザーデバッグインターフェイス回路を用いて上記テスト装置と接続され、上記第１動作でのテストプログラムの入力と、上記第３動作での判定結果の出力とを行う半導体装置の製造方法。
【請求項６】
請求項５において、
上記第５−１工程において、
上記共通基板は、上記第１半導体チップと第２半導体チップの対応する端子同士を接続する内部配線を有し、
上記内部配線は、上記一体的に構成された半導体装置の外部端子には接続されない半導体装置の製造方法。
【請求項７】
請求項６において、
上記第１半導体チップは、ダイナミック型ＲＡＭであり、
上記第２半導体チップは、上記ダイナミック型ＲＡＭと直接接続可能なインターフェイス回路を持つマイクロコンピュータである半導体装置の製造方法。
【請求項８】
請求項１において、
上記第１工程は、
複数の第１メモリ回路を第１ウェハ上に形成する第１−１工程と、
上記第１ウェハ上に形成された複数のメモリ回路のそれぞれを電気的に試験して良否判定する第１−２工程と、
上記第１ウェハ上に形成された第１メモリ回路を個々の第１半導体チップに分割し、上記第１−２工程での判定結果で良品とされた第１半導体チップを選別する第１−３工程と、
上記第１−３工程で良品とされた第１半導体チップに対してハンダボールを外部端子とする上記第１半導体装置として組み立てる第１−４工程とを有し、
上記第２工程は、
上記第１−４工程で組み立てられた上記第１半導体装置の上記第１メモリ回路を含んだ電気的試験を行い良品を選別する第２−１工程を有し、
上記第３工程は、
第２メモリ回路と、プログラムに従った信号処理を行う信号処理回路とを含む複数の半導体回路を第２ウェハ上に形成する第３−１工程と、
上記第２ウェハ上に形成された上記複数の半導体回路のそれぞれを電気的に試験して良否判定する第３−２工程と、
上記第２ウェハ上に形成された上記複数の半導体回路を個々の第２半導体チップに分割し、上記第３−２工程での判定結果で良品とされた第２半導体チップを選別する第３−３工程と、
上記第１半導体装置のハンダボールに対応した接続電極を有する搭載基板に、上記第３−３工程で良品とされた第２半導体チップを搭載して上記第２半導体装置として組み立てる第３−４工程とを有し、
上記第４工程は、
上記第３−４工程で組み立てられた上記第２半導体装置の上記第２メモリ回路を含んだ電気的試験を行い良品を選別する第４−１工程を有し、
上記第５工程は、
上記第２−１工程で良品と選別された第１半導体装置のハンダボールを、上記第４−１工程で良品と選別された第２半導体装置の上記対応する接続電極に接続させて１つの半導体装置として一体的に組み立てる第５−１工程を有する、
半導体装置の製造方法。
【請求項９】
請求項８において、
上記第２半導体装置は、自己診断回路を内蔵し、
上記第６工程の第１動作は、
上記第２半導体チップをリセットホールド状態にし、上記テスト装置から上記自己診断回路に設けられたメモリ回路にテストプログラムの入力を可能とするプログラムの書き込みを行う第１ステップと、
上記プログラムに従って上記テストプログラムを上記第２メモリ回路に書き込む第２ステップとを有する半導体装置の製造方法。
【請求項１０】
請求項９において、
上記第６工程で用いられる上記試験用基板は、複数の半導体装置が搭載可能な複数のソケットを有し、
上記発振回路で形成されたクロックは、上記複数のソケットに装着された半導体装置に共通に供給される半導体装置の製造方法。
【請求項１１】
請求項１０において、
上記第２半導体装置は、ＪＴＡＧ準拠のユーザーデバッグインターフェイス回路を有しており、
上記第６工程において、上記ユーザーデバッグインターフェイス回路を用いて上記テスト装置と接続され、上記第１動作でのテストプログラムの入力と、上記第３動作での判定結果の出力とを行う半導体装置の製造方法。
【請求項１２】
第１半導体装置及び第２半導体装置とが一体的に構成されて、対応する端子同士を相互に接続する接続手段を有する半導体装置のテスト方法であって、
上記第１半導体装置は、第１メモリ回路を有し、
上記第２半導体装置は、第２メモリ回路、プログラムに従った信号処理動作を行う信号処理回路、上記第１メモリ回路との接続が可能なインターフェイス回路及びユーザーデバッグ用インターフェイス回路を有し、
上記半導体装置の実動作に相当するクロック信号を形成する発振回路を有する試験用基板に、上記半導体装置を搭載して上記クロック信号を供給し、
テスト装置から上記第２半導体装置の第２メモリ回路に上記ユーザーデバッグ用インターフェイス回路を通して上記第１メモリ回路の動作試験を行うテストプログラムを書き込む第１動作と、
上記信号処理回路において、上記クロック信号に対応して上記書き込まれたテストプログラムに従って上記第１メモリ回路の動作試験を行う第２動作と、
上記第２動作での良否判定結果を上記テスト装置に出力させる第３動作とを有し、
上記第２メモリ回路は、スタティック型ＲＡＭである半導体装置のテスト方法。
【請求項１３】
請求項１２において、
上記第１半導体装置は、第１半導体チップであり、
上記第２半導体装置は、第２半導体チップであり、
上記第１半導体チップと第２半導体チップとは、共通基板に形成された上記接続手段としての内部配線を通して上記対応する端子同士が相互に接続され、一体的にパッケージされて上記半導体装置が構成される半導体装置のテスト方法。
【請求項１４】
請求項１３において、
上記第２半導体チップは、自己診断回路を内蔵し、
上記第１動作は、
上記第２半導体チップをリセットホールド状態にし、上記テスト装置から上記自己診断回路に設けられたメモリ回路にテストプログラムの入力を可能とするプログラムの書き込みを行う第１ステップと、
上記プログラムに従って上記テストプログラムを上記第２メモリ回路に書き込む第２ステップとを有する半導体装置のテスト方法。
【請求項１５】
請求項１４において、
上記試験用基板は、複数の上記半導体装置が搭載可能な複数のソケットを有し、１つの発振回路で形成されたクロックは上記複数のソケットにそれぞれ装着された上記半導体装置に共通に供給され、
上記第１動作では、上記複数の半導体装置に対してパラレルにテストプログラムが書き込まれ、
上記第３動作では、テスト装置と１つの半導体装置との間で順次に良否判定結果の出力が行われる半導体装置のテスト方法。
【請求項１６】
請求項１５において、
上記ユーザーデバッグ用インターフェイス回路は、ＪＴＡＧ準拠のインターフェイス回路であり、
上記第１動作でのテストプログラムの入力時と、上記第３動作での上記良否判定結果の出力時に用いられるクロックは、上記第２動作でのクロック信号とは異なり、周波数が低くされる半導体装置のテスト方法。
【請求項１７】
請求項１６において、
上記共通基板の上記第１半導体チップと第２半導体チップの対応する端子同士を接続する内部配線は、上記パッケージにより一体的に構成された半導体装置の外部端子には接続されない半導体装置のテスト方法。
【請求項１８】
請求項１７において、
上記第１半導体チップは、ダイナミック型ＲＡＭであり、
上記第２半導体チップは、上記ダイナミック型ＲＡＭと直接接続可能なインターフェイス回路を持つマイクロコンピュータである半導体装置のテスト方法。
【請求項１９】
請求項１２において、
上記第１半導体装置は、上記第１メモリ回路を有する第１半導体チップと、かかる第１半導体チップが搭載され外部端子がハンダボールで構成された第１搭載基板とを有し、
上記第２半導体装置は、上記第２メモリ回路、信号処理回路、インターフェイス回路及びユーザーデバッグ用インターフェイス回路を有する第２半導体チップと、かかる第２半導体チップが面付けされ、上記第１半導体装置のハンダボールに対応した接続電極と、かかる接続電極を介して上記インターフェイス回路の対応する電極同士と接続する接続手段としての内部配線を有する第２搭載基板とを有し、
上記第１半導体装置のハンダボールを、上記第２半導体装置の上記対応する接続電極に接続させて１つの半導体装置として一体的に組み立てられる半導体装置のテスト方法。
【請求項２０】
請求項１９において、
上記第２半導体チップは、自己診断回路を内蔵し、
上記第１動作は、
上記第２半導体チップをリセットホールド状態にし、上記テスト装置から上記自己診断回路に設けられたメモリ回路にテストプログラムの入力を可能とするプログラムの書き込みを行う第１ステップと、
上記プログラムに従って上記テストプログラムを上記第２メモリ回路に書き込む第２ステップとを有する半導体装置のテスト方法。
【請求項２１】
請求項２０において、
上記試験用基板は、複数の上記半導体装置が搭載可能な複数のソケットを有し、１つの発振回路で形成されたクロックは上記複数のソケットにそれぞれ装着された上記半導体装置に共通に供給され、
上記第１動作では、上記複数の半導体装置に対してパラレルにテストプログラムが書き込まれ、
上記第３動作では、テスト装置と１つの半導体装置との間で順次に良否判定結果の出力が行われる半導体装置のテスト方法。
【請求項２２】
請求項２１において、
上記ユーザーデバッグ用インターフェイス回路は、ＪＴＡＧ準拠のインターフェイス回路であり、
上記第１動作でのテストプログラムの入力時と、上記第３動作での上記良否判定結果の出力時に用いられるクロックは、上記第２動作でのクロック信号とは異なり、周波数が低くされる半導体装置のテスト方法。
【請求項２３】
請求項２２において、
上記第２搭載基板の上記第１半導体チップと第２半導体チップの対応する端子同士を接続する内部配線は、上記一体的に構成された半導体装置の外部端子には接続されない半導体装置のテスト法。
【請求項２４】
第１半導体装置及び第２半導体装置の対応する端子同士を相互に接続されて一体的に構成され、
上記第１半導体装置は、第１メモリ回路を有し、
上記第２半導体装置は、第２メモリ回路、プログラムに従った信号処理動作を行う信号処理回路、上記第１メモリ回路との接続が可能なインターフェイス回路及びユーザーデバッグ用インターフェイス回路を有し、
上記ユーザーデバッグ用インターフェイス回路を用いて上記第２メモリ回路に上記第１メモリ回路のメモリテストプログラムの格納が可能にされ、
外部端子は、上記第１半導体装置の第１メモリ回路を直接にアクセスする外部端子を有さない半導体装置。
【請求項２５】
請求項２４において、
上記第１半導体装置は、第１半導体チップであり、
上記第２半導体装置は、第２半導体チップであり、
上記第１半導体チップと第２半導体チップとは、上記対応する端子同士を相互に接続する内部配線を有する共通基板に搭載されて一体的にパッケージされる半導体装置。
【請求項２６】
請求項２５において、
上記ユーザーデバッグ用インターフェイス回路は、ＪＴＡＧ準拠のインターフェイス回路である半導体装置。
【請求項２７】
請求項２４において、
上記第１半導体装置は、上記第１メモリ回路を有する第１半導体チップと、かかる第１半導体チップが搭載され外部端子がハンダボールで構成された第１搭載基板とを有し、
上記第２半導体装置は、上記第２メモリ回路、信号処理回路、インターフェイス回路及びユーザーデバッグ用インターフェイス回路を有する第１半導体チップと、かかる第１半導体チップが面付けされ、上記第１半導体装置のハンダボールに対応した接続電極と、かかる接続電極を介して上記インターフェイス回路の対応する電極同士と接続する接続手段としての内部配線を有する第２搭載基板とを有し、
上記第１半導体装置のハンダボールを、上記第２半導体装置の上記対応する接続電極に接続させて１つの半導体装置として一体的に組み立てられる半導体装置。
【請求項２８】
請求項２７において、
上記ユーザーデバッグ用インターフェイス回路は、ＪＴＡＧ準拠のインターフェイス回路である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置と半導体装置の製造方法及びテスト方法に関し、特に、マイクロコンピュータのような半導体チップと、ダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）のような半導体チップとが１つのパッケージに搭載されたマルチチップ構成、システムインパッケージ構造又は複数の半導体パッケージを多段に積層したものに利用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体技術の進歩は、マイコン用チップ、ＤＲＡＭチップのような電子システムを構成するための複数の半導体チップを全体として１つのパッケージ形態の半導体装置として構成しようとする技術の方向性を生み出している。マイコン用チップとダイナミック型ＲＡＭ（ＤＲＡＭ）のように互いに密接に関連する半導体チップの組み合わせを選択するときには１つのシステムをパッケージ内に搭載でき、いわゆるＳｉＰ（System in Package ）を実現することができる。マルチチップ構成の半導体装置の例としては、特開２００４−２３５３５２号公報がある。一方、内蔵ＩＣＥ（インサーキットエミュレータ）モジュールをマイコン用チップのバーインテストシステム、バーインテスト方法に利用したものとして、特開２００６−０３８６７８号公報がある。
【０００３】
上記ＳｉＰとは異なる形態の半導体パッケージとして、特開２００７−１２３４５４号公報に記載されたパッケージ・オン・パッケージ(Package On Package：ＰｏＰ)がある。ＰｏＰは、複数のチップを一枚の配線基板上に搭載する上記ＳｉＰとは異なり、例えばマイコンチップを搭載した配線基板からなるパッケージと、メモリチップを搭載した配線基板からなるパッケージを用意し、これらを重ね合わせてチップ同士を接続することによりシステムを構成する積層パッケージである。
【特許文献１】特開２００４−２３５３５２号公報
【特許文献２】特開２００６−０３８６７８号公報
【特許文献３】特開２００７−１２３４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記ＳｉＰのような半導体装置では、良品チップを選別して組み立てられたＳｉＰにおいても、出荷前にマイコンチップ及びＤＲＡＭがそれぞれ正しく機能するかの試験を行うことが必要である。ＤＲＡＭは、半導体技術の進展により１チップでも例えば２５６Ｍビットのような大きな記憶容量を持つようにされる。本願発明者等においては、このように大きな記憶容量を持つメモリ回路の試験を容易に行うようにするために、図２３に示すようにＳｉＰにメモリ回路のアドレス端子ＡＤ、コントロール端子ＣＮ、データ端子ＤＴに接続された試験用外部端子を設けて、テスト基板上に設けられたアドレスバス、コントロール信号及びデータバスに複数の被テストデバイスＳｉＰ１〜ＳｉＰｎを接続して、テスト装置から直接に個々の被テストデバイスＳｉＰ１〜ＳｉＰｎのメモリ回路のテストを行うことを検討した。
【０００５】
しかしながら、上記メモリ回路としてダブル・データ・レート・シンクロナスＤＲＡＭ（Double Data Rate-Synchronous Dynamic Random Access Memory ；以下、ＤＤＲ−ＳＤＲＡＭという）のような高速メモリ回路では、高価な高速テスト装置を用いることが必要になる。そこで、本願発明者等においては、このような高速メモリ回路を備えたＳｉＰに向けて、図２４に示したようなテストシステムを検討した。テスト基板に被テストデバイスＳｉＰ１〜ＳｉＰｎに対応してＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）で構成された周辺回路及びテストプログラムが格納されたフラッシュメモリＦＬＨとが設けられる。上記周辺回路は、テスト基板上において、フラッシュメモリＦＬＨからテストプログラムを取り出して、個々の被テストデバイスＳｉＰ１〜ＳｉＰｎを実動作周波数でテストして、テスト装置には判定結果を送出する。しかしながら、この構成では、テスト基板にＦＰＧＡで構成された上記周辺回路を搭載するために、テスト基板の価格が高くなり、テスト基板上に搭載可能な被テストデバイスの数も制限されるのでテスト効率も悪くなる。このことは、ＰｏＰ構造の半導体装置においても同様である。
【０００６】
この発明の目的は、小型化を図ったＳｉＰ又はＰｏＰに向けた半導体装置及びその製造方法を提供することにある。この発明の他の目的は、システムの簡素化及び効率化を実現したＳｉＰ又はＰｏＰに好適なテスト方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される半導体装置の製造方法としての実施例の１つは下記の通りである。第１メモリ回路を有する第１半導体装置を形成する。上記第１半導体装置の電気的試験を行い良品を選別する。プログラムに従った信号処理を行う信号処理回路と第２メモリ回路を有する第２半導体装置を形成する。上記第２半導体装置の上記信号処理回路及び第２メモリ回路の電気的試験を行い良品を選別する。上記選別された上記第１半導体装置と上記第２半導体装置とを一体的に構成し、それぞれの対応する端子同士を接続する。上記一体的に構成された上記半導体装置を試験用基板に搭載して電気的に試験して上記半導体装置の良否判定する。上記半導体の良否判定において、上記試験用基板には、上記半導体装置の実動作に相当したクロック信号を上記複数の半導体装置に共通に供給する発振回路が設けられる。第１動作において、テスト装置から上記第２半導体装置の第２メモリ回路に上記第１半導体装置の第１メモリ回路の動作試験を行うテストプログラムを書き込む。第２動作において、上記第２半導体装置の上記信号処理回路により、上記クロック信号に対応して上記第２メモリ回路に書き込まれたテストプログラムに従って上記第１半導体装置の第１メモリ回路の動作試験を行う。第３動作において上記第２動作での良否判定結果を上記テスト装置に出力させる第３動作とを有する。
【０００８】
本願において開示される半導体装置のテスト方法としての実施例の１つは下記の通りである。半導体装置は、第１半導体装置及び第２半導体装置とが一体的に構成されて、対応する端子同士を相互に接続する接続手段を有する。上記第１半導体装置は、第１メモリ回路を有し、上記第２半導体装置は、第２メモリ回路、プログラムに従った信号処理動作を行う信号処理回路、上記第１メモリ回路との接続が可能なインターフェイス回路及びユーザーデバッグ用インターフェイス回路を有する。試験用基板に上記半導体装置の実動作に相当するクロック信号を形成する発振回路を設け、上記半導体装置を搭載して上記クロック信号を供給する。第１動作では、テスト装置から上記第２半導体装置の第２メモリ回路に上記ユーザーデバッグ用インターフェイス回路を通して上記第１メモリ回路の動作試験を行うテストプログラムを書き込む。第２動作では、上記信号処理回路により上記クロック信号に対応して上記書き込まれたテストプログラムに従って上記第１メモリ回路の動作試験を行う。第３動作では、上記第２動作での良否判定結果を上記テスト装置に出力させる。
【０００９】
本願において開示される半導体装置の実施例の１つは下記の通りである。半導体装置は、第１半導体装置及び第２半導体装置の対応する端子同士を相互に接続されて一体的に構成される。上記第１半導体装置は、第１メモリ回路を有し、上記第２半導体装置は、第２メモリ回路、プログラムに従った信号処理動作を行う信号処理回路、上記第１メモリ回路との接続が可能なインターフェイス回路及びユーザーデバッグ用インターフェイス回路を有する。上記ユーザーデバッグ用インターフェイス回路を用いて上記第２メモリ回路に上記第１メモリ回路のメモリテストプログラムの格納が可能にされ、外部端子は、上記第１半導体装置の第１メモリ回路を直接にアクセスする外部端子を有さない。
【発明の効果】
【００１０】
マイコンチップが内蔵メモリ回路に書き込まれたプログラムに従ってメモリチップのテストを行うので、試験用外部端子が不要となり、ＳｉＰ又はＰｏＰに向けた半導体装置の小型化と、テストシステムの簡素化及び効率化を実現することができる。
【発明を実施するための最良の形態】
【００１１】
図１には、この発明に係る半導体装置の製造方法の一実施例を説明するための概略工程図が示されている。工程（１）では、半導体ウェハ上に複数のＣＰＵチップを形成する。このようにＣＰＵチップが半導体ウェハ上に形成された時点で、テスタによりプロービング試験（１）が行われる。上記ＣＰＵチップは、後述するようなメモリ回路及び自己診断等に用いられるユーザーデバッグ用インターフェイス回路を有している。
【００１２】
工程（２）では、前記同様に半導体ウェハ上に複数のメモリチップを形成する。このメモリチップは、例えばＤＤＲ−ＳＤＲＡＭのような大記憶容量で高速動作を行うものとされる。このようにメモリチップが半導体ウェハ上に形成された時点で、テスタによりプロービング試験（２）が行われる。
【００１３】
工程（３）では、上記ＣＰＵチップが形成された半導体ウェハのダンシング（１）が行われ、上記プローブ試験（１）で良品とされたＣＰＵチップが選別される。
【００１４】
工程（４）では、上記メモリチップが形成された半導体ウェハのダンシング（２）が行われ、上記プローブ試験（１）で良品とされたメモリチップが選別される。
【００１５】
工程（５）では、上記工程（３）で良品とされたＣＰＵチップと上記工程（４）で良品とされたメモリチップとが１つの搭載基板に搭載され、上記搭載基板に形成された内部配線により相互に接続されるとともに外部端子に接続される。そして、１つのモールド等によりチップ等が樹脂封止されて外観上１つの半導体装置として組み立てられる。
【００１６】
工程（６）では、上記組み立てられたＳｉＰの選別試験が行われる。必要に応じてバーインも同時に行われる。この選別試験で用いられるテスト基板には、クロック生成回路ＣＫＧが搭載されており、テスト用ソケットに装着された被テストデバイスである上記ＳｉＰ構成の半導体装置（ＰＫＧ）に、実動作に相当する高速クロック信号を供給する。テスタは、上記テスト基板に搭載された複数の被テストデバイスＰＫＧに対して、上記ユーザーデバッグ用インターフェイス回路を通してＣＰＵチップをアクセスして、内蔵するメモリ回路に上記メモリチップの試験プログラムを書き込む。この後、上記ＣＰＵチップを起動して、上記内蔵メモリに格納されてプログラムに従ってメモリチップをアクセスして良否／判定結果を得て、それをテスタに転送する。ＣＰＵチップ自身の試験も、上記ユーザーデバッグ用インターフェイス回路を通してＩＣＥ（インサーキットエミュレータ）モジュールをアクセスし、ＣＰＵ及び上記内蔵メモリ回路を含んだ周辺回路のテストが行われる。このテスト結果からＣＰＵチップ及びメモリチップが良品とされたＳｉＰを出荷する。
【００１７】
この実施例の選別試験では、上記ＳｉＰが実際に動作する状態と全く同じに、ＣＰＵチップがメモリチップを上記クロック信号に対応してメモリセルへの書き込み／読み出しを繰り返してメモリ試験を行うものである。この試験のためのプログラムの入力は、上記のようにテスタからテスト基板上に搭載された複数のＳｉＰに同時に行われ、しかも、上記テスト基板上に搭載された複数のＳｉＰでは、それぞれの入力されたプログラムに従って同時並行的にメモリチップの試験を行うので、上記のようなメモリ回路が大記憶容量を有するものであっても短時間にしかも一斉に終了させることができる。
【００１８】
図２には、この発明に係るＳｉＰの一実施例の説明図が示されている。図２（Ａ）には、概略断面が示されて、図２（Ｂ）には上面が示されている。搭載基板１上に前記のようなマイクロコンピュータチップ２と、前記ＤＤＲ−ＳＤＲＡＭチップ３とが搭載されている。搭載基板１の表面側には、マイクロコンピュータチップ２と、ＤＤＲ−ＳＤＲＡＭが搭載され、それぞれがボンディングワイヤ４によって搭載基板の上面に設けられた配線パターンと接続される。上記マイクロコンピュータチップ２とＤＤＲ−ＳＤＲＡＭチップ３とは、いわゆるベアチップから構成されて搭載基板上にダイボンディングされる。
【００１９】
上記マイクロコンピュータチップ２は、搭載基板１に面付け可能な複数のバンプ電極を持つようにされてもよい。例えば、必要に応じてエリア・アレイ・パッドと称されるような技術、すなわち、素子及び配線が完成された半導体チップの回路形成面上にポリイミド樹脂からなるような絶縁膜を介してパッド電極（ボンディングパッド）の再配置を可能とする配線を形成し、かかる配線にパッド電極（バンプ接続用ランド電極）を形成するような技術によって構成されてもよい。上記エリア・アレイ・パッド技術によって、マイクロコンピュータチップ２における外部端子としての数十μｍないし１００μｍピッチのような比較的小さいピッチに配列されたパッド電極は、０．１ｍｍ〜０．２ｍｍのような径とされ、かつ４００μｍ〜６００μｍピッチのような比較的大きなピッチのパンプ電極配列に変換される。
【００２０】
上記搭載基板１は、ガラスエポキシもしくはガラスからなるような絶縁基板と、かかる絶縁基板上に形成された多層配線構成からなるような比較的微細な内部配線と、上記ワイヤボンディグされるための電極が形成される。上記搭載基板１のマイクロコンピュータチップ２及びＤＤＲ−ＳＤＲＡＭチップが搭載される主面側は、ボンディングワイヤ４を含んで封止体５により封止されている。上記搭載基板１の裏面側には、外部端子としてのハンダボール６が設けられる。
【００２１】
図３には、この発明に係るＳｉＰの一実施例の内部ブロック図が示されている。同図においては、前記選別試験に関連する部分を中心にして示されている。この実施例の半導体装置（ＳｉＰ）１は、マイクロコンピュータチップ２と、メモリチップ３から構成される。マイクロコンピュータチップ２は、ＣＰＵ（中央処理装置）の他に、ＩＣＥ（インサーキットエミュレータ：自己診断回路）モジュールを内蔵している。このＩＣＥモジュールは、特に制限されないが、ＪＴＡＧ準拠のインターフェイス回路を有し、外部端子ＪＴＡＧに接続される。また、上記マイクロコンピュータチップ２には、スタティック型ＲＡＭのような内蔵メモリ及び周辺回路の他に、前メモリチップ３に対応したメモリインターフェイス回路ＩＭＦが設けられ、このメモリインターフェイス回路ＭＩＦを通して上記メモリチップ３と直接接続される。
【００２２】
上記メモリチップ３は、特に制限されないが、高速で大記憶容量のＤＤＲ−ＳＤＲＡＭで構成される。入出力端子Ｉ／Ｏは、メモリチップ３を単独でテストするために設けられた外部端子である。この外部端子Ｉ／Ｏは、前記のように本願発明に係る選別試験そのものには必要としないが、例えばメモリチップをアクセスして選別試験前のバーインを効率良く行うための入力端子として用いることはできる。
【００２３】
図４には、この発明に係るＳｉＰの一実施例の内部ブロック図が示されている。同図においては、マイクロコンピュータチップ２とメモリチップ３との接続関係を中心にして示されている。メモリチップ３は、ＤＤＲ−ＳＤＲＡＭである。端子ＣＫＥは、クロック・イネーブル入力である。端子ＣＳＢは、チップセレクト入力である。端子ＢＡ［１：０］は、バンクアドレス入力である。端子Ａ［１１：０］は、アドレス入力である。端子ＤＱ［３１：０］は、データ入出力である。端子ＲＡＳＢは、ロウ・アドレス・ストローブ入力である。端子ＣＡＳＢは、カラム・アドレス・ストローブ入力である。端子ＷＥＢは、ライト・イネーブル入力である。端子ＤＱＳ［３：０］は、データ・ストローブ・入出力である。ＤＱＭ［３：０］は、ＤＱライト・マスク・イネーブル入力である。端子ＣＬＫとＣＬＫＢは、クロック入力である。
【００２４】
マイクロコンピュータチップ２においては、上記のようなＤＤＲ−ＳＤＲＡＭの入力端子、入出力端子にそれぞれ直接接続される各出力端子ＤＤＲＣＫＥ、ＤＤＲＣＳ＿Ｎ、ＤＤＲＢＡ［１：０］、ＤＤＲＡ［１１：０］、ＤＤＲＲＡＳ＿Ｎ、ＤＤＲＣＡＳ＿Ｎ、ＤＤＲＷＥ＿Ｎ、ＤＤＲＲＤＭ［３：０］、ＤＤＲＣＫ，ＤＤＲＣＫ＿Ｎを有し、各入出力端子ＤＤＲＤ［３１：０］、ＤＤＲＤＱＳ［３：０］を有している。同図において、メモリチップ３において、ＣＳＢのように端子名の最後にＢを付したものは、ロウレベルをアクティブレベルとするバー信号であることを表している。これに対応して、マイクロコンピュータチップ２において、ＤＤＲＣＳ＿Ｎのように＿Ｎを付したものは、ロウレベルがアクティブレベルであるネガティブ信号であることを示している。
【００２５】
この実施例では、ＳｉＰのような半導体装置１において、上記マイクロコンピュータチップ２とメモリチップ３との間を接続する配線に接続されるテスト用端子が設けられる。このテスト用端子を用いることにより、例えばメモリチップに対して直接にアクセスすることができる。マイクロコンピュータチップ２は、マイクロコンピュータチップ２のユーザーデバッグ用インターフェイス回路に接続される端子ＪＴＡＧが設けられる。
【００２６】
図５には、図４に示した半導体装置の選別試験を説明するための一実施例のブロック図が示されている。テスト基板には、クロック生成回路ＣＫＧが設けられており、被テストデバイスであるＳｉＰ１〜ＳｉＰｎの実動作に対応したクロック信号が供給される。テスト基板上において、被テストデバイスＳｉＰ１〜ＳｉＰｎは、前記テスト用端子（アドレスＡＤ、コントロールＣＮ端子及びデータ端子ＤＴ）が前記テスト装置とは接続されず、ＪＴＡＧ端子が共通にテスト装置と接続される。
【００２７】
特に制限されないが、バーンインを行うときには、実際の動作電圧よりも高い動作電圧を供給し、高温雰囲気中でテスト用端子アドレスＡＤ、コントロールＣＮ端子及びデータ端子ＤＴを用いて、上記テスト装置から実動作に比べて低い周波数によりメモリアクセスすることにより、初期不良の洗い出しを行うようにしてもよい。また、上記テスト用端子は、メモリチップ３とＣＰＵチップ２との間の接続を確認する直流的な試験を行う上で便利である。
【００２８】
図６には、この発明に係るＳｉＰの他の一実施例の内部ブロック図が示されている。同図においては、マイクロコンピュータチップ２とメモリチップ３との接続関係を中心にして示されている。この実施例では、前記図４のようにメモリチップ３に接続されるテスト用端子が省略される。つまり、メモリチップ３の端子ＣＫＥ、端子ＣＳＢ、端子ＢＡ［１：０］、端子Ａ［１１：０］、ＤＱ［３１：０］、端子ＲＡＳＢ、端子ＣＡＳＢ、端子ＷＥＢ、端子ＤＱＳ［３：０］、ＤＱＭ［３：０］、及びＣＬＫとＣＬＫＢは、マイクロコンピュータチップ２の各端子ＤＤＲＣＫＥ、ＤＤＲＣＳ＿Ｎ、ＤＤＲＢＡ［１：０］、ＤＤＲＡ［１１：０］、ＤＤＲＤ［３１：０］、ＤＤＲＲＡＳ＿Ｎ、ＤＤＲＣＡＳ＿Ｎ、ＤＤＲＷＥ＿Ｎ、ＤＤＲＤＱＳ［３：０］、ＤＤＲＲＤＭ［３：０］、ＤＤＲＣＫ，ＤＤＲＣＫ＿Ｎとそれぞれ相互に接続されるのみである。
【００２９】
図７には、前記図６に示した半導体装置の選別試験を説明するための一実施例のブロック図が示されている。テスト基板には、前記同様にクロック生成回路ＣＫＧが設けられており、被テストデバイスであるＳｉＰ１〜ＳｉＰｎの実動作に対応したクロック信号が供給される。テスト基板上において、被テストデバイスＳｉＰ１〜ＳｉＰｎは、ＪＴＡＧ端子が共通にテスト装置と接続される。
【００３０】
この実施例では、前記のようにメモリチップ３の選別試験が、上記ＪＴＡＧを用いて行い、メモリチップ３にはメモリテスト用端子が不要であるので省略される。上記ＪＴＡＧを用いたマイクロコンピュータチップ２によるメモリチップ３の選別試験工程を含むＳｉＰの製造方法を採用することにより、それにより製造されるＳｉＰにおいては、例えば外部端子を約６０本も大幅に削減することができる。このような外部端子の削減により、半導体装置（ＳｉＰ）１においては、パッケージの小型化が可能になる。また、マイクロコンピュータチップ２とメモリチップ３との間を接続する配線と交差するメモリ用端子に向かう配線が不要となるので、その分の配線層を減らすことができる。したがって、ＳｉＰの搭載基板として、配線層の少ない安価なものを用いることもできるし、上記マイクロコンピュータチップ２とメモリチップ３との間の寄生容量も大幅に低減することができる。このような寄生容量の低減は、それをチャージ／ディスチャージするマイクロコンピュータチップ２、メモリチップ３の出力回路での電流が小さくて済むので動作の高速化や低消費電力化を図ることができる。
【００３１】
前記マイクロコンピュータチップ２は、本願出願人から販売されているＳＨシリーズのマイクロコンピュータチップのように、ＨＵＤＩ（ハイパフォーマンスユーザーデバッグインターフェイス）と呼ばれているようなユーザーデバッグ用インターフェイス回路を有している。このＨＵＤＩは、ＪＴＡＧ準拠の少数ピンで内部メモリを含むレジスタの読み書きができるものである。このようなユーザーデバッグ用インターフェイス回路を利用して、マイクロコンピュータチップ２の内部メモリに、上記メモリチップ３のメモリテストプログラムを格納させ、かかるメモリテストプログラムをマイクロコンピュータチップ２のＣＰＵが実行することで、メモリチップの選別試験が行われる。もちろん、ユーザーデバッグ用インターフェイス回路は、本来の機能であるマイクロコンピュータチップ２の内部試験を行うために用いられる。
【００３２】
上記マイクロコンピュータチップ２の内部メモリへのメモリテストプログラムを書き込み、実行する手順の概略は、以下の通りである。
（１）ＣＰＵを「リセットホールド」状態にする。
（２）ＡＳＥＲＡＭにデータを書き込む。
（３）「ＨＵＤＩブート」を実行する。
（４）内部ＲＡＭにメモリテストプログラム書き込む。
（５）メモリテストプログラムが正常に書き込まれた事を確認する。
（６）メモリテストプログラムを起動する。
（７）メモリテスト終了を待って結果を確認する。
【００３３】
メモリテストプログラムを実行するには、メモリテストプログラムをマイクロコンピュータチップ２の内部メモリに書込んでおく必要がある。メモリテストプログラムの容量を考慮し、メモリテストプログラムは、マイクロコンピュータチップ２の内部ＲＡＭ（例えば、スタティック型ランダム・アクセス・メモリ）に書き込むようにする。例えば、前記ＳＨマイクロコンピュータチップにおいては、前記ＨＵＤＩを使った内部ＲＡＭヘの書き込みには「ＨＵＤＩ書込み命令」または「ＡＳＥＲＡＭ書込み命令」がある。
【００３４】
「ＡＳＥＲＡＭ書込み命令」はＡＳＥＲＡＭ専用の書き込み命令である。内部ＲＡＭへの書き込みには「ＨＵＤＩ書込み命令」を使うことができるが、この命令はＣＰＵが動作している状態でないと使えない。ＣＰＵを動作状態にするには、ＣＰＵをリセットしてスタートすればよいが、何の準備もなくリセットしたのでは、ＣＰＵが実行するプログラムが不確定であり、どのように動作するのかわからない。メモリテストプログラム書込み中にＣＰＵがハングアップするかもしれないし、書き込んだデータを書き換えられるかもしれない。単にＣＰＵをリセットしてスタートさせ、「ＨＵＤＩ書込み命令」で書き込み、「ＨＵＤＩ読出し命令」で書かれたデータを確認すると、書き込んだデータを読み出せない事が予測される。そこで、この実施例では、「リセットホールド」と「ＨＵＤＩブート」を利用する。「リセットホールド」はＣＰＵがリセット状態であるのに、ＡＳＥＲＡＭにプログラムが書きこめる状態であり、「ＨＵＤＩブート」はＡＳＥＲＡＭに書き込んだプログラムを実行する手段である。「ＡＳＥＲＡＭ書込み命令」でＡＳＥＲＡＭにプログラムを書き込み、これを実行中に内部ＲＡＭにメモリテストプログラムを書き込むことにする。「リセットホールド」状態で読み出して書き込んだデータを確認することもできる。
【００３５】
図８には、この発明に用いられるＪＴＡＧ  ＴＡＰ（テスト・アクセス・ポート）の状態遷移図が示されている。同図において矢印横の‘０' または‘１' はＴＭＳ（テストモード）端子又は信号が‘０' または‘１' の時に状態が遷移することを示している。一般的にＴＡＰ制御遷移図の説明は抽象的でわかりずらいが、命令レジスタ（以下ＩＲ）に命令を書き込み、データレジスタ（以下ＤＲ）の読み書きをするだけである。命令コ−ドも、読み書きするデータも複数ビットあるので、１本のＴＤＩ（テストデータイン）端子からシフトステートでシリアルにデータを入力するだけのことである。
【００３６】
ステート（１）（Test-Logic-Reset）は、ＨＵＤＩリセットであり、ＴＭＳ信号をハイレベルにしてＴＣＫ（テストクロック）信号を５回発生させることでこのステート（ＨＵＤＩリセット）になる。
ステート（２）（Run-Test/Idle)は、通過点である。特定の命令が存在するときにのみＩＣないのテストロジックがアクティブになる。例えば命令によりセルフテストをアクティブにした場合、このステートになったときにこの命令が実行される。それ以外のときは、テストロジックはアイドル状態となる。
ステート（３）（Select-DR ‐Scan) は、ＤＲの読み書きであり、図下側（ＴＭＳ＝０）で実行、右側（ＴＭＳ＝１）で非実行である。
ステート（８）（Select-IR ‐Scan) は、ＩＲの読み書きであり、図下側（ＴＭＳ＝０）で実行、下側（ＴＭＳ＝１）で非実行であり、上記ステート（１）に戻る。
ステート（４）（Capture-DR) は、読み出しデータの取り込みである。
ステート（９）（Capture-IR）は、読み出しデータの取り込みである。
ステート（５）（Shift-DR）は、読み出し、書き込みデータセットである。
ステート（10）（Shift-IR）は、読み出し、書き込みデータセットである。
ステート（６）（Exit-DR)  は、単なる通過点である。
ステート（11）（Exit-IR）  は、単なる通過点である。
ステート（７）（Update-DR）は、セットしたデータの書き込みである。
ステート（12）（Update-IR）は、セットしたデータの書き込みである。
【００３７】
図９には、この発明に用いられるＪＴＡＧ  ＴＡＰ（テスト・アクセス・ポート）の一実施例の波形図が示されている。同図には、データレジスタを読み書きする例である。レジスタの読み書きは、必要な長さで打ち切ることができるので、この例では８ビットとしている。まず、ＴＭＳ信号をＴＣＫの５回分ハイレベル（‘１' ）にしてＴＡＰをリセット（状態Ｒ）する。その後ＴＭＳ信号をＴＣＫの立ち上がりエッジに時に‘０' −‘１' −‘０' にして前記ステート（２）（Run-Test/Idle)−ステート（３）（Select-DR ‐Scan) −ステート（４）（Capture-DR) のように遷移させる。状態は、Ｉ−Ｓ−Ｃのように略して示している。上記ステート（４）（Capture-DR) でデータを取り込み、次のステート（５）（Shift-DR) で取り込んだデータをＴＤＯ（テストデータアウト）端子から出力しながら、書き込むデータをセットする。ステート（５）（Shift-DR) は、Ｓ０〜Ｓ７の８サイクルからなり、ＴＤＩからＤｉ０〜Ｄｉ７のデータがシリアルに入力され、ＴＤＯからＤｏ０〜Ｄｏ７が出力される。このステート（５）（Shift-DR) の８サイクル目（Ｓ７）の後、ＴＭＳ信号を‘１' −‘１' −‘０' に変化させてステート（６）（Exit-DR)−ステート（７）（Update-DR)−ステート（２）（Run-Test/Idle)と遷移させる。状態は、Ｅ−Ｕ−Ｉのように略して示している。このように１回のスキャンが終わったときはステート（２）（Run-Test/Idle)に戻しておくとわかりやすい。セットしたデータはステート（７）（Update-DR)で更新される。
【００３８】
前記「リセットホールド」とは、ＣＰＵがリセット状態にあるにもかかわらず「ＡＳＥＲＡＭ書き込み命令」を使って、ＡＳＥＲＡＭへ書き込みができる状態である。遷移方法は、端子又は信号／ＲＥＳＥＴ及び／ＴＲＳＴをロウレベルにする。製品チップモードとＥＶＡチップモードを切り替えるピンがあるときには、ＨＵＤＩ機能を使用するときにはＥＶＡチップモードにしておく。上記のように端子／ＲＥＳＥＴ及び／ＴＲＳＴを一定期間ロウレベルにすることでリセットホールド状態にすることができる。このリセット期間はある程度の時間が必要である。
【００３９】
図１０には、ＨＵＤＩブートを説明するための波形図が示されている。ＨＵＤＩブ−トを実行するためには、リセットホールド状態のときに  「ＨＵＤＩブート命令」をＩＲにセットするだけである。ＩＲは１６ビットのレジスタであるが、下位ビットは何でも良い（don't care) ので上位８ビツトのみをセットする。前記図９と同様に状態Ｒ（Test-Logic-Reset）−Ｉ（Run-Test/Idle)−ＳＤ（Select-DR ‐Scan）−ＳＩ（Select-IR ‐Scan) −Ｃ（Capture-IR) のように遷移を行って前記ステート（10）（Shift-IR) を実行するとＴＤＯ（テストデータアウト）端子からは常に固定値が出力されている。このＴＤＯ端子を観測ればＩＲパスを実行していることが解る。「ＨＵＤＩブート命令」が実行されると、「ＡＳＥブレークモード」となり、ＡＳＥＲＡＭの先頭番地に書かれているアドレスから実行が開始される。この時、ＡＳＥブレークフラグがセットされるので、「ＨＵＤＩ読出し命令」を使ってフラグをみることで、ＡＳＥブレークモードになっていることを確認できる。
【００４０】
図１１には、ＡＳＥＲＡＭ書き込みモードの一実施例のフローチャート図が示されている。最初に、ステップ（１）ではＳＩ（Select-IR ‐Scan）ステートにし、コマンドを書き込む。ステップ（２）では、書き込むアドレスをセットする。セットしたデ−タは開始アドレスと終了アドレスに配置される。例えば、上位１６ビットで開始アドレスを下位１６ビットで終了アドレスを指定する。アドレスの上位１２ビットはＡＳＥＲＡＭが配置されるエリアに固定される。ステップ（３）〜（６）で、ＤＲにデータをセットした後、転送フラグがセットされるまでＳＤ（Select-DR ‐Scan）を繰り返す。
【００４１】
図１２には、ＨＵＤＩ書込みモードの一実施例のフローチャート図が示されている。ＨＵＤＩ書込みには単独モードと連続モードがあり、それぞれに書き込みバイト数１、２，４バイトモードがある。同図には、連続モード書き込みの例が示されている。ステップ（１）ではＳＩ（Select-IR ‐Scan) ステートにしてコマンドを書き込む。ステップ（２）では、書き込むアドレスをセットする。ステップ（３）〜（６）でＨＵＤＩ書き込みでは初回は１回、２回目以降は２回目にフラグがセットされることを確認し、初回と２回目以降のＤＲ‐Scanの数を変えている。
【００４２】
図１３には、ＨＤＵＩ読出しモードの一実施例のフローチャート図が示されている。ＨＵＤＩ書込みと同様に単独モードと連続モードがあり、またそれぞれに書き込みバイト数１，２，４バイトモードがある。同図には、図１２の書き込みと同じく連続モードのみである。ステップ（１）ではＳＩ（Select-IR ‐Scan) ステートにしてコマンドを書き込む。読出しはテスト結果のように数バイト程度を想定しているため、読出し可能フラグを確認する。このため、ステップ（３）〜（６）で「ＨＵＤＩ読出し命令」を使用するときはＤＵＴ毎の個別読み出しとしている。
【００４３】
前記ＩＣＥモジュールによる外部メモリチップのテスト動作は次の（１）〜（６）通りである。（１）前記のようにＣＰＵチップをリセットホールド状態にする。この状態にすることにより、ＣＰＵチップのＩＣＥモジュール内のＲＡＭ（ＡＳＥＲＡＭ）にデータを書き込めるようになる。テスタは、この操作のためにＪＴＡＧで規定された前記端子とＣＰＵチップの専用端子を制御する。
【００４４】
（２）ＩＣＥモジュール内の上記ＲＡＭにプログラムを書き込む。このプログラムは、テストプログラムの転送をサポートするためのものである。テスタは、書き込みのためにＪＴＡＧピンを使用する。
【００４５】
（３）ＩＣＥモジュール内の上記ＲＡＭに書き込んだプログラムを実行する。テスタは、書き込みのためにＪＴＡＧピンを使用して専用のコマンドをＣＰＵチップに送る。
【００４６】
（４）内部ＲＡＭをアクセスしてメモリテストプログラムを書き込む。テスタは、書き込みのためにＪＴＡＧピンを使用する。
【００４７】
（５）ＩＣＥモジュール内の上記ＲＡＭに書き込んだプログラムから上記メモリテストプログラムに分岐する。テスタは、書き込みのためにＪＴＡＧピンを使用する。
【００４８】
（６）テスタは、テストの終了を監視し、テスト終了後に判定結果を読み取る。
【００４９】
前記ＰｏＰは、各搭載基板に半導体チップを実装した後に半導体装置同士を接続するので、半導体装置同士を接続する工程に先立って、半導体チップと搭載基板の接続状態を判定することが可能となり、パッケージの組み立て歩留まりの低減に有効である。さらに、ＳｉＰと比較してシステムの少量・多品種化にも柔軟に対応できる。しかしながら、前記図２２に示したＳｉＰと同様に、ＰｏＰのメモリ回路においても、図２５に示されているようにアドレス端子ＡＤ、コントロール端子ＣＮ、データ端子ＤＴに接続される試験用外部端子を設けて、テスト基板上に設けられたアドレスバス、コントロール信号及びデータバスに複数の被テストデバイスＰｏＰ１〜ＰｏＰｎを接続して、テスト装置から直接に個々の被テストデバイスＰｏＰ１〜ＰｏＰｎのメモリ回路のテストを行う場合には、高価な高速テスト装置が必要になるという問題を有するものである。
【００５０】
図１４には、この発明に係る半導体装置の製造方法の他の一実施例を説明するための概略工程図が示されている。工程（１）では、半導体ウェハ上に複数のＣＰＵチップを形成する。このようにＣＰＵチップが半導体ウェハ上に形成された時点で、テスタによりプロービング試験（１）が行われる。上記ＣＰＵチップは、後述するようなメモリ回路及び自己診断等に用いられるユーザーデバッグ用インターフェイス回路を有している。
【００５１】
工程（２）では、前記同様に半導体ウェハ上に複数のメモリチップを形成する。このメモリチップは、例えばＤＤＲ−ＳＤＲＡＭのような大記憶容量で高速動作を行うものとされる。このようにメモリチップが半導体ウェハ上に形成された時点で、テスタによりプロービング試験（２）が行われる。
【００５２】
工程（３）では、上記ＣＰＵチップが形成された半導体ウェハのダンシング（１）が行われ、上記プローブ試験（１）で良品とされたＣＰＵチップが選別される。
【００５３】
工程（４）では、上記メモリチップが形成された半導体ウェハのダンシング（２）が行われ、上記プローブ試験（１）で良品とされたメモリチップが選別される。
【００５４】
工程（５）では、上記工程（３）で良品とされたＣＰＵチップが搭載基板に搭載される。搭載基板は、多層の配線層を有し表面（上面）にＣＰＵチップが面実装され、その外側にメモリチップが搭載された半導体装置との接続を行う電極が形成される。
【００５５】
工程（６）では、上記工程（４）で良品とされたメモリチップが搭載基板に搭載される。このメモリチップは、その搭載基板の表面にフェイスアップ実装され、複数のＡｕワイヤを介して表面の信号用パッドに接続される。裏面側に上記ＣＰＵチップが搭載された搭載基板に形成された電極に対応したハンダボールが形成される。
【００５６】
工程（７）では、上記工程（５）で組み立てられたＣＰＵチップが搭載された半導体装置の選別試験（１）が行われる。この選別試験（１）では必要に応じてバーンインも同時に行われる。
【００５７】
工程（８）では、上記工程（６）で組み立てられたメモリチップが搭載された半導体装置の選別試験（２）が行われる。この選別試験（２）では必要に応じてバーンインも同時に行われる。
【００５８】
工程（９）では、上記工程（７）で良品とされたＣＰＵチップが搭載された半導体装置の上部に、上記工程（８）で良品とされたメモリチップが搭載された半導体装置を重ね合わせて上記ハンダボールを介してＣＰＵチップとメモリチップの対応する端子同士が接続された２層構造の積層型パッケージとして組み立てられる。
【００５９】
工程（１０）では、上記組み立てられたＰｏＰの試験が行われる。この試験で用いられるテスト基板には、クロック生成回路ＣＫＧが搭載されており、テスト用ソケットに装着された被テストデバイスである上記半導体装置（ＰｏＰ）に、実動作に相当する高速クロック信号を供給する。テスタは、上記テスト基板に搭載された複数の被テストデバイスＰｏＰに対して、上記ユーザーデバッグ用インターフェイス回路を通してＣＰＵチップをアクセスして、内蔵するメモリ回路に上記メモリチップの試験プログラムを書き込む。この後、上記ＣＰＵチップを起動して、上記内蔵メモリに格納されてプログラムに従ってメモリチップをアクセスして良否／判定結果を得て、それをテスタに転送する。ＣＰＵチップ自身の試験も、上記上記ユーザーデバッグ用インターフェイス回路を通してＩＣＥ（インサーキットエミュレータ）モジュールをアクセスし、ＣＰＵ及び上記内蔵メモリ回路を含んだ周辺回路のテストが行われる。
【００６０】
上記工程（１）〜（１０）は、１つの半導体メーカにより全て実施されるものの他、
特に制限されないが、上記工程（１），（３），（５），（７）は、ＣＰＵチップを形成する第１の半導体メーカで実施され、上記工程（２），（４），（６），（８）は、上記第１の半導体メーカとは異なるメモリチップを形成する第２の半導体メーカにて実施されてもよい。また、上記ＣＰＵチップを搭載した半導体装置を製造する各工程（１），（３），（５），（７）、上記メモリチップを搭載した半導体装置を製造する各工程（２），（４），（６），（８）は、適宜に複数のメーカが分担して行うようにするものであってもよい。上記工程（９）は、携帯電話装置等を形成するセットメーカにて実施されてもよい。この場合は、上記工程（１０）の試験は、上記工程（９）と同じ上記セットメーカにて実施される。
【００６１】
この実施例の工程（１０）の試験では、上記ＰｏＰが実際に動作する状態と全く同じに、ＣＰＵチップが搭載された半導体装置がメモリチップが搭載された半導体装置を上記クロック信号に対応してメモリセルへの書き込み／読み出しを繰り返してメモリ試験を行うものである。この試験のためのプログラムの入力は、上記のようにテスタからテスト基板上に搭載された複数のＰｏＰに同時に行われ、しかも、上記テスト基板上に搭載された複数のＰｏＰでは、それぞれの入力されたプログラムに従って同時並行的にメモリチップの試験を行うので、上記のようなメモリ回路が大記憶容量を有するものであっても短時間にしかも一斉に終了させることができる。
【００６２】
ＣＰＵチップが搭載された半導体装置及びメモリチップが搭載された半導体装置は、それ自体がバーンインを含んだ選別試験（１）（２）が実施されるものであるが、それは単体の状態での試験であり、上記ＰｏＰとして組み立てられた状態での試験ではない。ＰｏＰ構造の半導体装置では、２つの半導体装置が狭い間隔を持って積層的にスタックさせられているので、それぞれの発熱が互いに強く影響し合うと予測される。したがって、ＰｏＰ構造の半導体装置として組み立てられた状態での実動作に対応したクロックでのメモリ試験を行うことは、上記ＰｏＰ構造の半導体装置のＣＰＵ及びメモリの性能を共に保証するためにも是非とも必要になるものである。
【００６３】
図１５には、この発明が適用されるＰｏＰ構造の半導体装置の一実施例の概略断面図が示されている。ＣＰＵチップ１２が実装された第１の搭載基板１３と、メモリチップ１４が実装された第２の搭載基板１５は、上記第２の搭載基板１５の裏面に形成された複数のハンダボール２２を介して、上記第１の搭載基板１３の対応する電極に電気的に接続される。上記第１の搭載基板１３の表面の中央部には上記ＣＰＵチップ１２が実装されるので、これらのハンダボール２２は、第２の搭載基板１５の裏面の外周部に沿って配置される。第１の搭載基板１３の表面の外周部（ＣＰＵチップ１２の外側）には、これらのハンダボール２２が接続される電極パッドが形成される。メモリチップ１４は、特に制限されないが、ＤＤＲ−ＳＤＲＡＭであり、Ａｕワイヤ（ボンディングワイヤ）２６により第２の搭載基板１５のボンディングパッドと接続される。このボンディングパッドと上記第２の搭載基板１５の裏面の電極パッドとは、基板表面の信号配線、それらを接続するビアホールを介して電気的に接続される。上記メモリチップ１４、Ａｕワイヤ２６および電極パッドは、モールド樹脂３０によって気密封止されている。
【００６４】
ＣＰＵチップ１２は、その主面（下面）に形成された複数のハンダボール２１を介して、搭載基板１３の表面の電極パッドにフリップチップ接続（フェイスダウン接続）されている。ＣＰＵチップ１２の主面は、アンダーフィル樹脂によって気密封止されている。上記第１の搭載基板１３の裏面には、格子上に配列された複数の外部入出力信号用電極パッドが形成され、これらの電極パッド上にはハンダボール２３が接続される。第１の搭載基板１３の表面の信号用パッドと裏面の外部入出力信号用パッドは、基板表面の信号配線、内層の信号配線およびそれらを接続するビアホールを介して電気的に接続される。
【００６５】
図１６には、この発明が適用されるＰｏＰ構造の半導体装置の他の一実施例の概略断面図が示されている。この実施例では、メモリチップが搭載された上側の半導体装置には、２つのメモリチップ１４が搭載される。つまり、同じ記憶容量のＤＤＲ−ＳＤＲＡＭを２個搭載することにより、前記図１５の２倍の記憶容量を実現するものである。２つのメモリチップ１４は、スペーサとしてのダミーチップ２５を介して積層される。このダミーチップ２５により、下側のメモリチップ１４に対するＡｕワイヤ２６のスペースが確保される。他の構成は、前記図１５と同様である。
【００６６】
図１７には、この発明が適用されるＰｏＰ構造の半導体装置の他の一実施例の概略断面図が示されている。この実施例では、メモリチップが搭載された上側の半導体装置には、３種類のメモリチップ１４が積層されて搭載される。例えば、ＤＤＲ−ＳＤＲＡＭと、ＳＤＲＡＭ及び一括消去型不揮発メモリ（フラッシュメモリ）のような３種類のメモリチップからなる。この場合、サイズの大きなメモリチップが下側にされて、メモリチップに設けられるボンディングパッド及びＡｕワイヤのスペースが確保される。メモリチップのサイズがほぼ同じなら、前記図１６のようにダミーチップを介在させて３種類のメモリチップを積層構造にすればよい。この場合には、下側のＣＰＵチップ１２において、上記３種類のメモリチップを直接接続することが可能なインターフェイス回路が設けられるものである。他の構成は、前記図１５，図１６と同様である。
【００６７】
図１８には、前記図１６に対応した半導体装置の一実施例の断面図が示されている。この実施例のＰｏＰ構造の半導体装置は、ＣＰＵチップ１２が実装された搭載基板（第１の配線基板）１３の上部に、メモリチップ１４が実装された搭載基板（第２配線基板）１５を重ね合わせた２層構造の積層型パッケージである。上記ＣＰＵチップ１２は、例えば前記同様に本願出願人から販売されているＳＨシリーズのマイクロコンピュータチップのように、ＨＵＤＩ（ハイパフォーマンスユーザーデバッグインターフェイス）と呼ばれているようなユーザーデバッグ用インターフェイス回路を有している。
【００６８】
このＨＵＤＩは、ＪＴＡＧ準拠の少数ピンで内部メモリを含むレジスタの読み書きができるものである。このようなユーザーデバッグ用インターフェイス回路を利用して、ＣＰＵチップ１２の内部メモリに、上記メモリチップ１４のメモリテストプログラムを格納させ、かかるメモリテストプログラムをＣＰＵチップ１２のＣＰＵが実行することで、メモリチップ１４の試験が行われる。もちろん、ユーザーデバッグ用インターフェイス回路は、本来の機能であるＣＰＵチップ１２の内部試験を行うために用いられる。上記ＣＰＵチップ１２には、スタティック型ＲＡＭのような内蔵メモリ及び周辺回路の他に、前メモリチップ１４に対応したメモリインターフェイス回路（ＤＤＲ−ＳＤＲＡＭ、ＳＤＲＡＭ、一括消去型不揮発性メモリ）が設けられ、このメモリインターフェイス回路を通して上記対応するメモリチップ１４と直接接続される。
【００６９】
この実施例の半導体装置は、搭載基板１５の表面（上面）に約５１２メガビットのＤＤＲ−ＳＤＲＡＭチップ１４をダミーチップ２５を介して２枚積層して約１ギガビットの記憶容量を実現している。上記搭載基板１５に実装されるメモリチップ１４の記憶容量や枚数は、適宜変更することができる。すなわち、ＰｏＰ構造の半導体装置は、メモリ搭載基板１５に実装するメモリチップ１４の記憶容量や枚数を変更することにより、ＣＰＵチップ１２が実装されたベースとしての搭載基板１３側の仕様をほとんど変更することなく、多品種の半導体装置を製造することができる。
【００７０】
搭載基板１３は、例えばビルドアップ工法によって製造された６層の配線（表面配線、裏面配線および４層の内層配線）を有する多層配線基板であり、配線層同士を電気的に絶縁する絶縁層は、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。６層の配線は、例えば銅（Ｃｕ）を主体とする導電膜によって構成されている。図１８には、これらの配線の図示が省略されており、搭載基板１３の表面（上面）に形成された電極パッド１６ｐ、１７ｐ、１８ｐと、搭載基板１３の裏面に形成された外部入出力用電極パッド１９ｐのみが例示されている。
【００７１】
ＣＰＵチップ１２は、その主面（下面）に形成された複数のハンダボール２１を介して、ベース基板１３の表面の電極パッド１６ｐ、１７ｐにフリップチップ接続（フェイスダウン接続）されている。ＣＰＵチップ１２の主面は、アンダーフィル樹脂２４によって気密封止されている。図示は省略するが、ＣＰＵチップ１２は、入出力端子の数が極めて多いので、ボンディングパッド（およびその表面に接続されたハンダボール２１）は、ＣＰＵチップ１２の主面の４辺に沿って２列に配置され、かつ、内側の列のボンディングパッドと外側の列のボンディングパッドは、千鳥状に配置されている。
【００７２】
搭載基板１３の裏面には、複数の外部入出力用電極パッド１９ｐが形成されており、それらの表面にはハンダボール２３が電気的に接続されている。ＰｏＰ構造の半導体装置は、これらのハンダボール２３を介して情報通信端末機器のマザーボードに実装される。図示は省略されているが、搭載基板１３の表面の配線と裏面の外部入出力用電極パッド１９ｐは、内層配線およびそれらを接続するビアホールを介して電気的に接続されている。
【００７３】
２枚のメモリチップ１４が実装されたメモリ搭載基板１５は、ガラスエポキシ樹脂などを絶縁層とする樹脂基板からなる。２枚のメモリチップ１４は、その一方がメモリ基板１５の表面にフェイスアップ実装されており、もう一方がダミーチップ２５を介して上記メモリチップ１４の上に積層されている。２枚のメモリチップ１４のそれぞれは、Ａｕワイヤ２６を介してメモリチップ１４の表面の電極パッド２７に電気的に接続されている。２枚のメモリチップ１４、ダミーチップ２５、Ａｕワイヤ２６および電極パッド２７は、モールド樹脂３０によって気密封止されている。メモリ搭載基板１５の裏面には、図示しないビアホールを介して上記電極パッド２７に電気的に接続された電極パッド２８が形成されており、その表面にはハンダボール２２が電気的に接続されている。電極パッド２７、２８のそれぞれは、例えばメモリ搭載基板１５の対向する外周部に沿って２列に配置されている。
【００７４】
メモリ搭載基板１５の電極パッド２８に接続されたハンダボール２２は、搭載基板１３の表面の外周部に形成された電極パッド１８ｐにも電気的に接続されており、これにより、ＣＰＵチップ１２が実装された搭載基板１３とメモリチップ１４が実装されたメモリ搭載基板１５とが電気的に接続されている。ハンダボール２２は、搭載基板１３に実装されたＣＰＵチップ１２の上面とメモリ搭載基板１５の下面とが接触しないよう、ＣＰＵチップ１２の主面に形成されたハンダボール２１の直径とＣＰＵチップ１２の厚さとを合計した厚さよりも大きい直径を有している。前述したように、搭載基板１３の裏面には、外部入出力用電極パッド１９ｐが形成されている。外部入出力用電極パッド１９ｐにはハンダボール２３が接続される。
【００７５】
図１９には、前記図１８に示した半導体装置の一実施例の一部拡大断面図が示されている。図１９に示す例では、ＣＰＵチップ１２とメモリチップ１４の対応する信号端子は、外側の列の電極パッド１７ｐと一体に形成された表面配線３１、ビアホール３２および第２層配線３３を介して電気的に接続されている。配線設計ルールの制約により、外側の列の電極パッド１７ｐを介してＣＰＵチップ１２とメモリチップ１４を電気的に接続することができない箇所が生じた場合は、内側の列の電極パッド１６ｐを介してＣＰＵチップ１２とメモリチップ１４を電気的に接続する。例えば、ＣＰＵチップ１２とメモリチップ１４とは、内側の列の電極パッド１６ｐと、前記ビアホール３２及び外側の列の電極パッド１７ｐよりもさらに内側に延在する第２層配線を介して電気的に接続させればよい。
【００７６】
特に制限されないが、搭載基板１３には、メモリチップ１４に対して直接アクセスできるようにするテスト用電極パッドが設けられない。これにより、前記ＣＰＵチップ１２とメモリチップ１４との間に、テスト用電極パッド及びそれを接続させるための配線が不要となり、上記テスト用電極パッド及びそれを接続させるための配線を形成するのに必要な面積だけ搭載基板１３のサイズを小さくできることの他、ＣＰＵチップ１２とメモリチップ１４との間の信号伝達での寄生容量の低減や信号の反射やカップリング等によるノイズ低減が図れてＤＤＲ−ＳＤＲＡＭのような高速メモリに適した信号伝達が可能になる。また、搭載基板１３に形成される配線層の量が少なくなるので、配線層と絶縁層（プリプレグ）の熱膨張係数差に起因する搭載基板１３の反りを抑制することができる。
【００７７】
図２０には、この発明に係るＰｏＰの一実施例の内部ブロック図が示されている。この実施例のＰｏＰは、前記図１６の半導体装置に対応している。同図においては、ＣＰＵチップ１２とメモリチップ１４との接続関係を中心にして示されている。メモリチップ１４は、ＤＤＲ−ＳＤＲＡＭである。端子ＣＫＥは、クロック・イネーブル入力である。端子ＣＳＢは、チップセレクト入力である。端子ＢＡ［１：０］は、バンクアドレス入力である。端子Ａ［１１：０］は、アドレス入力である。端子ＤＱ［３１：０］は、データ入出力である。端子ＲＡＳＢは、ロウ・アドレス・ストローブ入力である。端子ＣＡＳＢは、カラム・アドレス・ストローブ入力である。端子ＷＥＢは、ライト・イネーブル入力である。端子ＤＱＳ［３：０］は、データ・ストローブ・入出力である。ＤＱＭ［３：０］は、ＤＱライト・マスク・イネーブル入力である。端子ＣＬＫとＣＬＫＢは、クロック入力である。
【００７８】
同図では、特に制限されないが、約５１２ＭビットのようなＤＤＲ−ＳＤＲＡＭが２個設けられることにより、全体で約１ギガビットの記憶容量を持つようにされる。上記２つのＤＤＲ−ＳＤＲＡＭは、端子ＤＱ［３１：０］がそれぞれＣＰＵチップ１２の対応する６４ビットのデータ入出力端子に接続されることにより、６４ビット単位での書き込み／読み出しが行うようにされる。あるいは、端子ＤＱ［３１：０］がＣＰＵチップ１２の対応する３２ビットのデータ入出力端子に並列接続される。この場合には、例えば上記２つのＤＤＲ−ＳＤＲＡＭのチップセレクト端子ＣＳＢに、ＣＰＵチップ１２から選択信号を供給し、２つのうちのいずれか１つのＤＤＲ−ＳＤＲＡＭが選択されるようにする。あるいは、アドレス端子に拡張アドレス信号を供給して２つのうちのいずれか１つのＤＤＲ−ＳＤＲＡＭを選択するようにしてもよい。
【００７９】
ＣＰＵチップ１２においては、上記のようなＤＤＲ−ＳＤＲＡＭの入力端子、入出力端子にそれぞれ直接接続される各出力端子ＤＤＲＣＫＥ、ＤＤＲＣＳ＿Ｎ、ＤＤＲＢＡ［１：０］、ＤＤＲＡ［１１：０］、ＤＤＲＲＡＳ＿Ｎ、ＤＤＲＣＡＳ＿Ｎ、ＤＤＲＷＥ＿Ｎ、ＤＤＲＲＤＭ［３：０］、ＤＤＲＣＫ，ＤＤＲＣＫ＿Ｎを有し、各入出力端子ＤＤＲＤ［３１：０］、ＤＤＲＤＱＳ［３：０］を有している。同図において、メモリチップ１４において、ＣＳＢのように端子名の最後にＢを付したものは、ロウレベルをアクティブレベルとするバー信号であることを表している。これに対応して、ＣＰＵチップ１２において、ＤＤＲＣＳ＿Ｎのように＿Ｎを付したものは、ロウレベルがアクティブレベルであるネガティブ信号であることを示している。
【００８０】
この実施例では、ＰｏＰのような半導体装置において、上記ＣＰＵチップ１２とメモリチップ１４との間を接続する信号経路にテスト用端子が設けられる。このテスト用端子を用いることにより、例えばメモリチップ１４に対して直接にアクセスすることができる。ＣＰＵチップ１２は、ＣＰＵチップ１２のユーザーデバッグ用インターフェイス回路に接続される端子ＪＴＡＧが設けられる。上記テスト用端子は、メモリチップ１４とＣＰＵチップ１２との間のハンダボール２２による接続を確認する直流的な試験を行う上で便利である。しかしながら、端子ＪＴＡＧを用いて前記のようにＰｏＰ構造の半導体装置として組み立てられた状態での実動作に対応したクロックでのメモリ試験を行うことは、上記ＰｏＰ構造の半導体装置のＣＰＵ及びメモリの性能を共に保証すること及び高価なテスト装置が不要にできるものである。
【００８１】
図２１には、この発明に係るＰｏＰの他の一実施例の内部ブロック図が示されている。この実施例のＰｏＰは、前記図１６の半導体装置に対応している。同図においては、ＣＰＵチップ１２とメモリチップ１４との接続関係を中心にして示されている。この実施例では、前記図２０のようにメモリチップ１４に接続されるテスト用端子が省略される。つまり、メモリチップ１４の端子ＣＫＥ、端子ＣＳＢ、端子ＢＡ［１：０］、端子Ａ［１１：０］、ＤＱ［３１：０］、端子ＲＡＳＢ、端子ＣＡＳＢ、端子ＷＥＢ、端子ＤＱＳ［３：０］、ＤＱＭ［３：０］、及びＣＬＫとＣＬＫＢは、ＣＰＵチップ１２の各端子ＤＤＲＣＫＥ、ＤＤＲＣＳ＿Ｎ、ＤＤＲＢＡ［１：０］、ＤＤＲＡ［１１：０］、ＤＤＲＤ［３１：０］、ＤＤＲＲＡＳ＿Ｎ、ＤＤＲＣＡＳ＿Ｎ、ＤＤＲＷＥ＿Ｎ、ＤＤＲＤＱＳ［３：０］、ＤＤＲＲＤＭ［３：０］、ＤＤＲＣＫ，ＤＤＲＣＫ＿Ｎとそれぞれ相互に接続されるのみである。他の構成は、前記図２０と同様である。
【００８２】
図２２には、前記図２１に示した半導体装置の動作試験を説明するための一実施例のブロック図が示されている。テスト基板には、前記同様にクロック生成回路ＣＫＧが設けられており、被テストデバイスであるＰｏＰ１〜ＰｏＰｎの実動作に対応したクロック信号が供給される。テスト基板上において、被テストデバイスＰｏＰ１〜ＰｏＰｎは、ＪＴＡＧ端子が共通にテスト装置と接続される。
【００８３】
この実施例では、前記のようにメモリチップ１４の動作試験は、上記ＪＴＡＧを用いて行われるので、メモリチップ１４にはメモリテスト用端子が不要であるので省略できる。上記ＪＴＡＧを用いたＣＰＵチップ１２によるメモリチップ１４の動作試験工程を含むＰｏＰの前記図１４に示した製造方法を採用することにより、それにより製造されるＰｏＰにおいては、例えば外部端子を約６０本も大幅に削減することができる。このような外部端子の削減により、半導体装置（ＰｏＰ）においては、パッケージの小型化が可能になる。つまり、前記図１６に示した搭載基板１３の裏面側に設けられるタスト用ハンダボール又はテスト用電極及びそれに接続させるための配線が不要となり、搭載基板１３のサイズを小さくすることができる。
【００８４】
また、前記図２０のブロック図のように上記ＣＰＵチップ１２とメモリチップ１４との間を接続する配線と交差するメモリ用端子に向かう配線が不要となるので、その分の配線層を減らすことができる。したがって、ＰｏＰの搭載基板１３として、配線層の少ない安価なものを用いることもできるし、配線層と絶縁層（プリプレグ）の熱膨張係数差に起因する搭載基板１３の反りを抑制することができる。この反りの抑制により、搭載基板１３と搭載基板１５の間とを接続するハンダボール２２に加わる機械的ストレスを低減し、高い信頼性での接続が可能になる。上記ＣＰＵチップ１２とメモリチップ１４との間の寄生容量も大幅に低減することができる。このような寄生容量の低減は、それをチャージ／ディスチャージするＣＰＵチップ１２、メモリチップ１４の出力回路での電流が小さくて済むので動作の高速化や低消費電力化を図ることができる。
【００８５】
前記ＣＰＵチップ１２は、前記のように本願出願人から販売されているＳＨシリーズのマイクロコンピュータチップのように、ＨＵＤＩ（ハイパフォーマンスユーザーデバッグインターフェイス）と呼ばれているようなユーザーデバッグ用インターフェイス回路を有している。このＨＵＤＩは、ＪＴＡＧ準拠の少数ピンで内部メモリを含むレジスタの読み書きができるものである。このようなユーザーデバッグ用インターフェイス回路を利用して、ＣＰＵチップ１２の内部メモリに、上記メモリチップ１４のメモリテストプログラムを格納させ、かかるメモリテストプログラムをＣＰＵチップ１２のＣＰＵが実行することで、メモリチップの動作試験が行われる。もちろん、ユーザーデバッグ用インターフェイス回路は、本来の機能であるマイクロコンピュータチップ２の内部試験を行うために用いられる。
【００８６】
上記ＣＰＵチップ１２の内部メモリへのメモリテストプログラムを書き込み、実行する手順の概略は、前記ＳｉＰと同様に以下の通りである。
（１）ＣＰＵを「リセットホールド」状態にする。
（２）ＡＳＥＲＡＭにデータを書き込む。
（３）「ＨＵＤＩブート」を実行する。
（４）内部ＲＡＭにメモリテストプログラム書き込む。
（５）メモリテストプログラムが正常に書き込まれた事を確認する。
（６）メモリテストプログラムを起動する。
（７）メモリテスト終了を待って結果を確認する。
【００８７】
メモリテストプログラムを実行するには、メモリテストプログラムをＣＰＵチップ１２の内部メモリに書込んでおく必要がある。メモリテストプログラムの容量を考慮し、メモリテストプログラムは、ＣＰＵチップ１２の内部ＲＡＭ（例えば、スタティック型ランダム・アクセス・メモリ）に書き込むようにする。例えば、前記ＳＨマイクロコンピュータチップにおいては、前記同様にＨＵＤＩを使った内部ＲＡＭヘの書き込みには「ＨＵＤＩ書込み命令」または「ＡＳＥＲＡＭ書込み命令」がある。
【００８８】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、マイクロコンピュータチップに設けられるＩＣＥモジュールの構成は、種々の実施形態を採ることができる。ＩＣＥモジュールを起動するインターフェイス回路は、ＪＴＡＧの他に何であってもよい。メモリチップは、ＤＤＲ−ＳＤＲＡＭの他にＳＤＲＡＭ、あるいはＳＲＡＭであってもよし、フラッシュメモリ（一括消去型不揮発性メモリ）のような他の種類のメモリチップが搭載されるものであってもよい。ＳｉＰは、前記図２のように搭載基板の表面部に各チップを搭載するもの他、複数のチップを積層構造に組み立てるものであってもよい。
【産業上の利用可能性】
【００８９】
この発明は、マイクロコンピュータチップ（ＣＰＵチップ）とメモリチップを含むようなＳｉＰ、ＰｏＰ又はマルチチップ構成の半導体装置及びその製造方法とテスト方法に広く利用することができる。
【図面の簡単な説明】
【００９０】
【図１】この発明に係る半導体装置の製造方法の一実施例の概略工程図である。
【図２】この発明に係るＳｉＰの一実施例の説明図である。
【図３】この発明に係るＳｉＰの一実施例の内部ブロック図である。
【図４】この発明に係るＳｉＰの一実施例の内部ブロック図である。
【図５】図４に示した半導体装置の選別試験を説明する一実施例のブロック図である。
【図６】この発明に係るＳｉＰの他の一実施例の内部ブロック図である。
【図７】図６に示した半導体装置の選別試験を説明する一実施例のブロック図である。
【図８】この発明に用いられるＪＴＡＧ  ＴＡＰの状態遷移図である。
【図９】この発明に用いられるＪＴＡＧ  ＴＡＰの一実施例の波形図である。
【図１０】ＨＵＤＩブートを説明するための波形図である。
【図１１】ＡＳＥＲＡＭ書き込みモードの一実施例のフローチャート図である。
【図１２】ＨＵＤＩ書込みモードの一実施例のフローチャート図である。
【図１３】ＨＤＵＩ読出しモードの一実施例のフローチャート図である。
【図１４】この発明に係る半導体装置の製造方法の他の一実施例を説明するための概略工程図である。
【図１５】この発明が適用されるＰｏＰ構造の半導体装置の一実施例の概略断面図である。
【図１６】この発明が適用されるＰｏＰ構造の半導体装置の他の一実施例の概略断面図である。
【図１７】この発明が適用されるＰｏＰ構造の半導体装置の他の一実施例の概略断面図である。
【図１８】図１６に対応した半導体装置の一実施例の断面図である。
【図１９】図１８に示した半導体装置の一実施例の一部拡大断面図である。
【図２０】この発明に係るＰｏＰの一実施例の内部ブロック図である。
【図２１】この発明に係るＰｏＰの他の一実施例の内部ブロック図である。
【図２２】図２１に示した半導体装置の動作試験を説明する一実施例のブロック図である。
【図２３】この発明に先立って検討されたテストシステムのブロック図である。
【図２４】この発明に先立って検討されたＳｉＰに向けたテストシステムのブロック図である。
【図２５】この発明に先立って検討されたＰｏＰに向けたテストシステムのブロック図である。
【符号の説明】
【００９１】
１…搭載基板、２…マイクロコンピュータチップ、３…メモリチップ（ＤＤＲ−ＳＤＲＡＭ）、４…ボンディグワイヤ、５…封止体、６…ハンダボール、
１２…ＣＰＵチップ、１３…ベースとなる搭載基板、１４…メモリチップ、１５…メモリ搭載基板、１６ｐ，１７ｐ，１８ｐ，１９ｐ…電極パッド、２１，２２，２３…ハンダボール、２４…アンダーフィル樹脂、２５…ダミーチップ、２６…Ａｕワイヤ、２７，２８…電極パッド、３０…モールド樹脂、３１…表面配線、３２…ビアホール、３３…第２層配線、
ＣＰＵ…中央処理装置（マイクロプロセッサ）、ＭＩＦ…メモリインターフェイス回路、ＩＣＥ…インサーキットエミュレータ、ＳｉＰ１〜ＳｉＰｎ，ＰＯＰ１〜ＰｏＰｎ…半導体装置（被テストデバイス）、ＣＫＧ…クロック生成回路、ＴＳＴ１〜ＴＳＴｎ…テスト回路、ＦＳＭ…フラッシュメモリ。
【図１】
0005165404.tif 000002
【図２】
0005165404.tif 000003
【図３】
0005165404.tif 000004
【図４】
0005165404.tif 000005
【図５】
0005165404.tif 000006
【図６】
0005165404.tif 000007
【図７】
0005165404.tif 000008
【図８】
0005165404.tif 000009
【図９】
0005165404.tif 000010
【図１０】
0005165404.tif 000011
【図１１】
0005165404.tif 000012
【図１２】
0005165404.tif 000013
【図１３】
0005165404.tif 000014
【図１４】
0005165404.tif 000015
【図１５】
0005165404.tif 000016
【図１６】
0005165404.tif 000017
【図１７】
0005165404.tif 000018
【図１８】
0005165404.tif 000019
【図１９】
0005165404.tif 000020
【図２０】
0005165404.tif 000021
【図２１】
0005165404.tif 000022
【図２２】
0005165404.tif 000023
【図２３】
0005165404.tif 000024
【図２４】
0005165404.tif 000025
【図２５】
0005165404.tif 000026