(57)【特許請求の範囲】
【請求項１】
第１抵抗状態とこの第１抵抗状態よりも安定な第２抵抗状態との間で可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルにデータ読み出しのための読み出し電圧を印加すると共に、前記センスアンプにより読み出された前記選択メモリセルのデータが、前記選択メモリセルが前記第１抵抗状態であることを示している場合、前記読み出し電圧の印加後、前記選択メモリセルの抵抗状態を収束させるための前記読み出し電圧よりも高い電圧パルスを前記選択メモリセルに印加する電圧発生回路と
を有し、
前記メモリセルは、低抵抗状態を前記第１抵抗状態、高抵抗状態を前記第２抵抗状態として高抵抗状態と低抵抗状態との２値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが低抵抗状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高い電圧パルスを発生するように構成されている
ことを特徴とする抵抗変化メモリ装置。
【請求項２】
第１抵抗状態とこの第１抵抗状態よりも安定な第２抵抗状態との間で可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルにデータ読み出しのための読み出し電圧を印加すると共に、前記センスアンプにより読み出された前記選択メモリセルのデータが、前記選択メモリセルが前記第１抵抗状態であることを示している場合、前記読み出し電圧の印加後、前記選択メモリセルの抵抗状態を収束させるための前記読み出し電圧よりも高い電圧パルスを前記選択メモリセルに印加する電圧発生回路と
を有し、
前記メモリセルは、所定値以下の抵抗値状態を前記第１抵抗状態、所定値を超える抵抗値状態を前記第２抵抗状態として少なくとも３つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほど低くなる電圧パルスを発生するように構成されている
ことを特徴とする抵抗変化メモリ装置。
【請求項３】
第１抵抗状態とこの第１抵抗状態よりも安定な第２抵抗状態との間で可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルにデータ読み出しのための読み出し電圧を印加すると共に、前記センスアンプにより読み出された前記選択メモリセルのデータが、前記選択メモリセルが前記第１抵抗状態であることを示している場合、前記読み出し電圧の印加後、前記選択メモリセルの抵抗状態を収束させるための前記読み出し電圧よりも高い電圧パルスを前記選択メモリセルに印加する電圧発生回路と
を有し、
前記メモリセルは、所定値以下の抵抗値状態を前記第１抵抗状態、所定値を超える抵抗値状態を前記第２抵抗状態として少なくとも３つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほどパルス幅が大きくなる電圧パルスを発生するように構成されている
ことを特徴とする抵抗変化メモリ装置。
【請求項４】
第１抵抗状態とこの第１抵抗状態よりも安定な第２抵抗状態との間で可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルにデータ読み出しのための読み出し電圧を印加すると共に、前記センスアンプにより読み出された前記選択メモリセルのデータが、前記選択メモリセルが前記第１抵抗状態であることを示している場合、前記読み出し電圧の印加後、前記選択メモリセルの抵抗状態を収束させるための前記読み出し電圧よりも高い電圧パルスを前記選択メモリセルに印加する電圧発生回路と
を有し、
前記メモリセルは、所定値以下の抵抗値状態を前記第１抵抗状態、所定値を超える抵抗値状態を前記第２抵抗状態を安定状態として少なくとも３つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほど低くかつパルス幅が大きくなる電圧パルスを発生するように構成されている
ことを特徴とする抵抗変化メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、抵抗変化メモリ装置に関する。
【背景技術】
【０００２】
電圧、電流、熱等を利用して物質の抵抗値を可逆的に変化させ、その抵抗値の異なる状態を情報として記憶する抵抗変化メモリ（ＲｅＲＡＭ）が、フラッシュメモリの後継候補として注目されている。抵抗変化メモリは、微細化に向いており、クロスポイント型セルアレイを構成することができ、更にセルアレイの積層化も容易である。
【０００３】
ＲｅＲＡＭの可変抵抗素子には、２種の動作モードがあることが知られている。一つは、印加電圧の極性を切り替えることにより、高抵抗状態と低抵抗状態とを設定するもので、これはパイポーラ型といわれる。もう一つは、印加電圧の極性を切り替えることなく、電圧値と電圧印加時間を制御することにより、高抵抗状態と低抵抗状態の設定を可能とするもので、これはユニポーラ型といわれる（例えば、非特許文献１参照）。
【０００４】
ＲｅＲＡＭの記憶データの高密度化にはセル自体の微小化と共に、セル抵抗の多値レベル設定が有効である。しかし、抵抗体の状態は抵抗体に印加する電圧と熱によって決まり、セルの抵抗値はアクセスの際の擾乱の影響を受けやすくなるのでこの影響を解消する工夫が必要である。特にセルの抵抗状態を検知する読み出しの際の擾乱は小さいとはいえ非破壊読み出しの抵抗変化メモリにとっては避けられず、この対策を工夫しないとＲｅＲＡＭの信頼性を損なうことになる。
【非特許文献１】Y. Hosoi et al, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology" IEEE International Electron Devices Meeting 2006 Technical Digest p.793-796
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、データの信頼性向上を図った抵抗変化メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一態様による抵抗変化メモリ装置は、
可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路と、
を有することを特徴とする。
【発明の効果】
【０００７】
この発明によると、データの信頼性向上を図った抵抗変化メモリ装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
この発明においては、ＲｅＲＡＭメモリセルの抵抗状態が読み出しの際に擾乱を受けやすいという性質に対して、読み出し動作後、セルの抵抗値を期待される値に戻すリフレッシュ動作を行う。リフレッシュ動作においてはセルの抵抗変化物質の特性を利用して自己収束的に一定の抵抗値に落ち着くような動作を行う。このリフレッシュ動作はセルデータ読み出し後に電圧パルスを選択セルに印加することにより行われ、自己収束させたい抵抗値に応じて電圧パルスの電圧値とパルス幅時間を設定する。
【０００９】
具体的な実施の形態の説明に先立って、ＲｅＲＡＭの読み出しによる擾乱に関して詳細に説明する。読み出しアクセスでの擾乱が問題になるのは、セルの可変抵抗素子が、高抵抗状態が熱的に安定であって、高抵抗状態から低抵抗状態への遷移が電圧印加により行われ（電圧過程）、低抵抗状態から高抵抗状態への遷移が素子電流によるジュール熱により行われる（熱過程）、という場合である。低抵抗状態では抵抗変化物質に電圧がかからず発生するジュール熱が多くなり、読み出しの際にもその低抵抗状態を高抵抗状態に遷移させるような擾乱が発生する。
【００１０】
更に具体的に説明する。ＲｅＲＡＭのセルはオームの法則を利用した電流値の違いを検出して抵抗状態の読み出しを行う。セル状態の読み出しは非破壊読み出しである。このためセル抵抗を読み出す際には出来るだけセルの状態を変化させないような低い読み出し電圧をセルに印加して生じる電流からその状態を検出する。
【００１１】
読み出しに際しては抵抗状態を遷移させる遷移電圧より低い読み出し電圧を印加するため、高抵抗状態（この状態を例えば“０”）は低抵抗状態への遷移が生じず維持され、抵抗体で発生する熱も小さく、熱による変化の向きも抵抗変化物質の安定状態である高抵抗への変化を促す方向なのでセル状態の擾乱はほとんど生じない。
【００１２】
一方低抵抗状態（この状態を“１”とする）ではセルにかかる電圧ｖに対して発生するジュール熱が大きい。即ち読み出し時間をｔ、セルで生じるパワーをＰとすると、ｔＰ＝ｔｖ２／Ｒと表されるからである。このため熱による抵抗変化物質の安定状態への遷移が促され抵抗値が上昇する。同一セルへの多数回の読み出しで"１"セルの情報保持の劣化が生じる。
【００１３】
図１は、その様なデータ分布の多数回読み出しによる変化を示している。最低抵抗値をデータ“１”、これより高い抵抗値のデータを“０”（例えば参照セルの抵抗値、あるいは多値記憶の場合であれば、２番目の低抵抗値状態）としている。多数回の読み出し動作により、最低抵抗値のデータ“１”は、より高い抵抗値状態へと分布が拡張し、図のように“０”，“１”分布の重なりが生じる可能性がある。
【００１４】
特に、多値レベルを設定する場合には、最低抵抗値状態と次の抵抗値状態または抵抗値を比較する参照セルの抵抗状態の区別が曖昧になり、誤読み見出しが生じる。２値記憶の場合でも、たとえ誤読み出しが生じないとしても、参照セルとの抵抗値比較の電流差が小さくなるので読み出し速度の低下が生じる。
【００１５】
次に、メモリセルの可変抵抗素子（抵抗体）に発生する電圧とパワーの関係を分析する。セル電圧発生回路は、図２に示すように、定電圧Ｖの発生回路と、セルまでの直列抵抗ｒとで表現できる。メモリセルは通常ダイオードＤｉと可変抵抗素子ＶＲの直列接続により構成されるが、ここでは選択時のダイオードＤｉの順方向電圧降下と抵抗は無視して考える。
【００１６】
セルの抵抗値をＲとし、このセル抵抗値Ｒがｒの何倍あるかを示すパラメータをγとして、セル電圧ｖとセルパワーＰは、γの関数であるηとεを導入して、下記数１のように表すことができる。
【００１７】
【数１】
0005159224.tif 000002
【００１８】
図３は、γとη及びεの関係を両対数グラフで示したものである。ηはγが１くらいまでは増加するが、γが１以上になるとほとんど１に近くなり変化しない。すなわちその後セル抵抗が大きく変化しても、ηはほぼ一定である。一方、εはγが１でピークを持ち、１以上ではγにほぼ逆比例する。すなわちセル抵抗が増加するとその抵抗値の変化比に対応する比でεが小さくなる。
【００１９】
この関係を、読み出し電圧Ｖ＝Ｖｒｅａｄを用いた読み出し時に適用すると、次のようになる。セル電圧ｖは、ｖ〜Ｖｒｅａｄηであり、γが１より大きい時はほぼ一定で、セルパワーＰはγの増加で減少する。すなわち読み出しセル電圧の効果はほぼ一定で、セル抵抗がｒ以下になると減少するので、読み出し電圧Ｖｒｅａｄをセル状態が変化しない低い電圧にしておく限りはセル状態に影響を与えない。
【００２０】
一方パワーＰは、Ｐ〜（Ｖｒｅａｄ２／ｒ）εであり、セル抵抗が高い状態では低く、セル抵抗がｒと等しくなる時に最大となり、セル抵抗値が更に低いと再び小さくなる。従って、セル抵抗値がｒと等しいあたりの低抵抗状態でセルの発生する熱が大きく、“１”データセルは読み出しに際してセル自体が発生する熱でその状態が変化させられ高抵抗状態へと遷移していくことが分かる。
【００２１】
次に読み出しの場合とは異なり、セル状態を遷移させるほどの高電圧Ｖを印加する場合を検討する。ηとεのγ依存性は読み出しの場合と変わらない。
【００２２】
セル電圧はγが1以上ではほぼ一定で１以下で減少するので、高抵抗のセル状態から低抵抗への遷移に対する電圧の効果は、抵抗がｒくらいになるまでは一定で持続しセル抵抗の低抵抗への遷移を促進し、セル抵抗がｒ以下になると遷移は抑制される。
【００２３】
一方、セルパワーはγの減少で増加し、γ＝１にピークがあり再び減少するので、セル抵抗値が高いときは熱の発生はほとんどなく、抵抗値がｒくらいになるとセル状態をセル抵抗値が高い方へと遷移させるように働き、セル抵抗がｒより小さくなると熱の発生は小さくなるがセル電圧も低くなるのでセル抵抗値を低い方へと変化させる電圧の効果が小さくなり、やはりセル抵抗値を高い方へと遷移させる働きは残る。
【００２４】
すなわち高電圧Ｖの値によって、拡張したセル抵抗分布がｒあたりに収束するような状態遷移を起こさせることが出来る。更に高電圧Ｖの印加時間（パルス幅）ｔを適当に選択すれば、セルでの熱の蓄積を制御できるので熱による高抵抗への遷移を抑制できる。高電圧Ｖとその印加時間ｔの選択によって最終的に抵抗値が収束するγの値を制御できる。この収束する抵抗値はパルス電圧と持続時間で決まる一定値へと自己収束的に変化する値である。
【００２５】
図４は、読み出し電圧Ｖｒｅａｄ印加後、“１”データであった場合に高電圧パルスを印加するようにした場合の、多数回読み出しによるデータ分布変化を、図１と対応させて示している。先の説明から分かるようにセル状態の読み出しでＶｒｅａｄを多数回印加するとセルの抵抗値の分布の変化は図１（図４の破線）のようになるが、セルが“１”の場合高電圧Ｖのパルスを与えると抵抗値がｒ近辺に収束するので、“１”データ分布は図４の実線のようになる。
【００２６】
以上のように、セルの抵抗状態を読み出したときに２値レベルのメモリとして使用しているならば、選択メモリセルの読み出しデータが“１”である場合のみにそのセルの読み出し直後から次の読み出しまでの間に同じ選択メモリセルに高電圧パルスを印加すると、セルの低抵抗の分布の拡がりを抑制できる。また、多値レベル記憶を行う場合も、最低抵抗値レベルの状態読み出しを検出した場合に読み出し直後から次の読み出しまでの間にその選択セルに高電圧パルスを印加すると、セルの最低抵抗値データの分布の拡がりを抑制できる。
【００２７】
ここまでの説明では最低抵抗値レベルのみについて述べたが、多値データ記憶の場合に、最低抵抗値のみならず、他の抵抗値データについても同様のリフレッシュ動作を行うことができる。即ち高電圧パルスの高さやパルス幅によって最終的に収束する抵抗値を制御できるので、セルの読み出しデータレベルによって高電圧パルスの波形を変えれば、各データの抵抗値分布の拡がりを抑制することができる。
【００２８】
より具体的に説明すれば、セルの抵抗値がより高いデータでは、高電圧パルスの電圧値をより下げて低抵抗への遷移を抑制し、或いは高電圧パルスの持続時間をより長くして発生熱を増加させて高抵抗側への遷移を促進させて、収束する抵抗値を設定すればよい。
【００２９】
また、このような高電圧パルス印加は、読み出し後のリフレッシュ動作に限らず、セルの抵抗状態の設定すなわち多値レベルなどのセルへのデータ書き込み自体や、ラフな抵抗値の書き込みのあとの目的とする抵抗値レベルの分布の収束にも利用できる。これらの場合の動作はセルの抵抗値設定のベリファイ読み出し後に高電圧パルスを印加するなどして行われる。
【００３０】
以下では、２値データ記憶を行う場合であって、その最低抵抗値レベルすなわちデータ“１”に対してリフレッシュ用高電圧パルスを印加する場合について説明する。またリフレッシュ用高電圧パルスはセルの読み出し直後に続けて行う場合を示す。
【００３１】
図５は、セル電圧発生回路の定電圧回路の出力である。セル読み出し電圧Ｖｒｅａｄのパルス幅をｔ、リフレッシュ用高電圧Ｖのパルス幅をτとする。読み出しパルスＶｒｅａｄでセンスアンプが検出したセルの状態が“１”であれば高電圧パルスＶを発生する。この高電圧パルスＶの電圧値とパルス幅τによりセルに発生する熱は制御出来る。
【００３２】
図６は、図５の読み出し動作電圧波形を適用した場合のリフレッシュセルの電圧波形を示し、図７は、同じくリフレッシュセルのパワーＰの波形を示している。図６の電圧波形では、“１”データセルの抵抗状態がｒに対して高い場合（γ＞１）と低い場合（γ＜１）について波形を示した。図７のパワーＰの波形については、抵抗がｒとほぼ等しい場合（γ〜１）と、それより高い場合（γ＞１）及び低い場合（γ＜１）について示した。
【００３３】
“１”データセルが相対的に高抵抗の場合は、セル電圧が高く、パワーは小さいので、高電圧パルス印加の効果として、素子を低抵抗側に遷移させる電圧過程が大きい。一方“１”データセルの抵抗状態がγ＝１に近いときに発生するパワーが最も大きく、ジュール熱により素子を高抵抗側に遷移させる熱過程が最も大きくなる。
【００３４】
以上のようなリフレッシュ動作の結果として、“１”データセルについて、高電圧パルスの電圧Ｖと時間τによって決まる抵抗値に自己収束させることが可能になる。
【００３５】
次に図８及び図９を参照して、具体的なセルアレイ構成とそのデータ読み出し動作を説明する。図８は、セルアレイの等価回路を２×２ビットについて示している。ビット線ＢＬ（ＢＬ１，ＢＬ２，…）とワード線ＷＬ（ＷＬ１，ＷＬ２，…）が互いに交差して配列されて、その各交差点にダイオードＤｉと可変抵抗素子ＶＲが直列接続されたメモリセルＭＣ（ＭＣ１１，ＭＣ１２，…，ＭＣ２１，ＭＣ２２，…）が配置される。
【００３６】
メモリセルＭＣの可変抵抗素子ＶＲは、高抵抗状態を安定状態とするある種の遷移金属酸化物を記録層として用いる。このメモリセルＭＣに所定のセット用電圧を与えると、高抵抗状態から低抵抗状態に遷移させることができる（セット動作）。また、低抵抗状態のメモリセルにセット用電圧より低くパルス幅が長いリセット用電圧を印加すると、熱過程によりメモリセルを高抵抗状態に遷移させることができる（リセット動作）。高抵抗状態と低抵抗状態をそれぞれ“０”と“１”として、２値データ記憶を行うことができる。
【００３７】
図９は、ワード線ＷＬ１が選択されたときの読み出し動作電圧波形を示している。ワード線ＷＬ１に沿うメモリセル（図８の範囲ではＭＣ１１とＭＣ１２）を同時に読み出すものとし、ここではメモリセルＭＣ１１，ＭＣ１２のデータがそれぞれ、“１”，“０”であるとする。
【００３８】
選択ワード線ＷＬ１はＶｓｓに保持して、ビット線ＢＬ１，ＢＬ２に読み出し電圧Ｖｒｅａｄを与え、このとき同時に非選択ワード線ＷＬ２には、非選択セルに無用な素子電流を流さないように、阻止電圧となる読み出し電圧Ｖｒｅａｄを与える。
【００３９】
これにより、ビット線ＢＬに接続されたセンスアンプにより、メモリセルＭＣ１１，ＭＣ１２のセル電流を検出してデータを読み出すことができる。いまの場合、メモリセルＭＣ１１がデータ“１”であるので、読み出し後、そのビット線ＢＬ１にはリフレッシュ用高電圧パルスＶｒｆを与える。データ“０”が検出されたビット線ＢＬ２にはリフレッシュ用電圧パルスは与えない。
【００４０】
非選択ワード線ＷＬ２には、ビット線ＢＬ１に読み出し電圧Ｖｒｅａｄとリフレッシュ用電圧パルスＶｒｆを与えるのと同期して、阻止電圧として読み出し電圧Ｖｒｅａｄとこれに続くリフレッシュ用パルス電圧Ｖｒｆとを与える。
【００４１】
或いはワード線には最初からＶｒｆ程度の高い電圧を与えておき、選択ワード線ＷＬ１を読み出し時にＶｓｓに設定する。
【００４２】
以上のように、読み出しセルがデータ“１”の場合にこれにリフレッシュ用高電圧を印加することにより、多数回読み出し後のデータ信頼性を確保することが可能になる。
【００４３】
図１０は、ビット線ＢＬに接続されるデータセンス系を示す。センスアンプ１１は差動アンプであり、一方の入力ノードにビット線ＢＬが、他方の入力ノードに参照セルＲＣが接続された参照ビット線ＢＬＢが接続される。センス系にはセルＭＣ及び参照セルＲＣまでの抵抗ｒが含まれる。
【００４４】
高電圧発生回路１２は、読み出し時、セルＭＣ及び参照セルＲＣに抵抗ｒを介して与えられる読み出し電圧Ｖｒｅａｄを発生し、収束リフレッシュ時に選択セルＭＣに抵抗ｒを介して与えられる高電圧パルスを発生する。
【００４５】
参照セルＲＣは高抵抗状態のセル（可変抵抗素子Ｒｈ）を複数個並列に接続して抵抗を下げて、参照セル電流を得る。高抵抗状態セルを使うので読み出し電圧Ｖｒｅａｄによるセル状態の遷移に対して安定している。参照セルＲＣに対しては収束リフレッシュを行う必要はない。
【００４６】
図１１は、リフレッシュ用高電圧発生の論理回路を示し、図１２は同じく論理フロー示している。高電圧パルス論理回路はセンス結果判定回路２１と、その判定結果を受けてパルスを発生するパルス発生回路２２とを有する。センス結果判定回路２１は、セルの抵抗状態が収束リフレッシュを行う状態にある（即ちデータ“１”）か否かの判定をし、パルス発生回路２２は、収束リフレッシュを行うためのパルス幅τのパルスを生成する。この高電圧パルス論理の出力によってセル電圧発生回路２３が駆動され、電圧Ｖで幅τの高電圧パルスが発生される。
【００４７】
論理フローは、読み出しサイクルが開始された後、センスアンプでセル状態の検出結果が“１”と判断されれば、パルス発生回路をＯＮして読み出しサイクルの終了をする。センス結果が“１”でなければ読み出しサイクルはそのまま終了となる。
【００４８】
図１３は、多値データ記憶の一例として、４つの抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４による４値データ記憶の場合のデータ分布を示している。例えば最高の抵抗値Ｒ４の状態が熱的安定状態であり、この状態から抵抗値Ｒ１−Ｒ３のいずれかの状態が電圧過程によりセットされ、また抵抗値Ｒ１−Ｒ３の状態は熱過程により最高の抵抗値Ｒ４の状態にリセットされるものとする。
【００４９】
ここでは、最低抵抗値Ｒ１と次に低い抵抗値Ｒ２の状態が読み出し時の電圧による抵抗値シフトが大きいものとし、これらのデータ状態の読み出し時にリフレッシュ動作を行うものとして、図１４は、データ状態Ｒ１，Ｒ２の読み出し動作波形例を示している。
【００５０】
即ち抵抗値状態Ｒ１の読み出し時は、読み出し電圧Ｖｒｅａｄ印加後、パルス幅τ１のリフレッシュ用高電圧Ｖｒｆ１を印加する。抵抗値状態Ｒ２の読み出し時は、読み出し電圧Ｖｒｅａｄ印加後、パルス幅τ２のリフレッシュ用高電圧Ｖｒｆ２を印加する。ここで例えば、τ１＜τ２かつ、Ｖｒｆ２＜Ｖｒｆ１とする。これは、抵抗値Ｒ１が抵抗値Ｒ２よりも読み出しによる高抵抗側へのシフトが大きいものとして、リフレッシュ動作では、抵抗値Ｒ１が抵抗値Ｒ２よりもより低抵抗側に戻される条件としたものである。
【００５１】
なお、τ１＜τ２及び、Ｖｒｆ２＜Ｖｒｆ１のリフレッシュ動作条件は、同時に満たすことは必ずしも必要ではない。例えば、τ１＜τ２かつＶｒｆ１＝Ｖｒｆ２なる条件、或いは、τ１＝τ２かつＶｒｆ２＜Ｖｒｆ１なる条件とすることができる。勿論、抵抗値Ｒ３の読み出し時にも、適当な条件でリフレッシュ動作を行うようにしてもよい。
【００５２】
この発明は更に、４値データに限らず、３値以上の多値データ記憶に同様に適用することが可能である。
【００５３】
更に、ここまでは通常のデータ読み出し動作での擾乱対策を説明したが、例えば多値データの設定を、セット動作（書き込み動作）とその後の確認読み出し動作の繰り返しにより行う場合に、その確認読み出し動作についてリフレッシュ動作を付加することは有効である。
【００５４】
以下、この発明による抵抗変化メモリの特徴をまとめると、次のようになる。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態の少なくとも２値をデータ状態として利用し、低抵抗状態のメモリセルを読み出したあとに読み出しに用いた電圧より高い電圧パルスを読み出しセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、複数の抵抗値レベルを設定してメモリセルに抵抗値としてデータを記憶し、データ読み出し後に読み出した抵抗状態によって、電圧パルスをその読み出しセルに与えてその抵抗状態を収束させるリフレッシュ動作を行う。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を多値レベルとして利用し、データ読み出し後、読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程電圧値が低い様な高電圧パルスを読み出しセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を抵抗の多値レベルとして利用し、データ読み出し後、読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程パルス印加時間が長くなる様な高電圧パルスをセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を抵抗の多値レベルとして利用し、多値レベルの状態設定に際して、各区分に対応した抵抗値への設定の確認読み出し後に、その確認読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程電圧値が低くパルス印加時間が長くなる様な高電圧パルスをセルに印加して抵抗値を設定区間に収束させる。
【図面の簡単な説明】
【００５５】
【図１】抵抗変化メモリの読み出しによるセル抵抗値分布の変化を示す図である。
【図２】抵抗変化メモリの読み出し動作の抵抗依存性を説明するための等価回路図である。
【図３】抵抗変化メモリの読み出し動作の抵抗依存性を説明するためのグラフである。
【図４】この発明の手法によるセル抵抗値分布の変化を図１と比較して示す図である。
【図５】読み出しと引き続く収束リフレッシュ動作の電圧波形を示す図である。
【図６】リフレッシュ動作時のセル電圧のセル抵抗依存性を示す図である。
【図７】リフレッシュ動作時のセルパワーのセル抵抗依存性を示す図である。
【図８】実施の形態のセルアレイ構成を示す図である。
【図９】実施の形態の読み出し動作電圧波形を示す図である。
【図１０】実施の形態のセンス系の構成を示す図である。
【図１１】収束リフレッシュの高電圧パルス発生論理回路を示す図である。
【図１２】同論理回路の論理フローを示す図である。
【図１３】４値データ記憶の場合のデータ分布を示す図である。
【図１４】４値データの抵抗状態Ｒ１及びＲ２の読み出し動作電圧波形を示す図である。
【符号の説明】
【００５６】
１０…セルアレイ、１１…センスアンプ、１２…電圧発生回路、２１…センス結果判定回路、２２…パルス発生回路。
【図１】
0005159224.tif 000003
【図２】
0005159224.tif 000004
【図３】
0005159224.tif 000005
【図４】
0005159224.tif 000006
【図５】
0005159224.tif 000007
【図６】
0005159224.tif 000008
【図７】
0005159224.tif 000009
【図８】
0005159224.tif 000010
【図９】
0005159224.tif 000011
【図１０】
0005159224.tif 000012
【図１１】
0005159224.tif 000013
【図１２】
0005159224.tif 000014
【図１３】
0005159224.tif 000015
【図１４】
0005159224.tif 000016