(57)【特許請求の範囲】
【請求項１】
チップ領域およびスクライブ領域を有する集積回路の基板上に、下部導電性プラグが形成された下部層間絶縁膜を形成する段階と、
前記下部層間絶縁膜上に下部キャッピング絶縁膜を形成する段階と、
前記下部キャッピング絶縁膜上に、前記チップ領域内において前記下部キャッピング絶縁膜を露出させる第１開口部と、前記スクライブ領域内において前記下部キャッピング絶縁膜を露出させる第２開口部と、を有する第１フォトレジストパターンを形成する段階と、
前記第１開口部によって露出された前記下部キャッピング絶縁膜を除去して前記下部導電性プラグの表面を露出するとともに、前記第２開口部によって露出された前記下部キャッピング絶縁膜を除去して前記下部層間絶縁膜内にリセスを形成する段階と、
前記第１フォトレジストパターンを除去する段階と、
前記下部キャッピング絶縁膜の上部、表面が露出された前記下部導電性プラグの上部、および前記リセス内に、下部金属膜、キャパシタ誘電膜、および上部金属膜を順次に形成する段階と、
前記上部金属膜上に上部キャッピング絶縁膜を形成する段階と、
前記上部キャッピング絶縁膜上に第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンの外側に位置する前記上部キャッピング絶縁膜および前記上部金属膜を除去して前記キャパシタ誘電膜を露出させる段階と、
前記第２フォトレジストパターンを除去する段階と、
全面的にパッシベーション膜を形成する段階と、
を含むＭＩＭキャパシタの誘電膜形成方法。
【請求項２】
前記下部導電性プラグは、拡散防止膜および金属プラグを含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項３】
前記下部金属膜は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）を含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項４】
前記キャパシタ誘電膜は、シリコン窒化物（ＳｉＮ）、酸化物−窒化物−酸化物（ＯＮＯ）、または高誘電率（ｈｉｇｈＫ）の誘電物質を含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項５】
前記上部金属膜は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）を含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項６】
前記上部キャッピング絶縁膜は、シリコン窒化物を含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項７】
前記第２フォトレジストパターンの一部は、前記チップ領域内において前記下部導電性プラグからオフセットされる請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項８】
前記第２フォトレジストパターンの一部は、前記スクライブ領域内において前記リセスと整列される請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項９】
前記パッシベーション膜は、シリコン窒化物を含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【請求項１０】
前記パッシベーション膜上に第１上部層間絶縁膜を形成する段階と、
前記第１上部層間絶縁膜上にエッチング阻止膜を形成する段階と、
前記エッチング阻止膜上に第２上部層間絶縁膜を形成する段階と、をさらに含む請求項１に記載のＭＩＭキャパシタの誘電膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に構造物を形成する方法に関し、特に、デュアルダマシン工程（ｄｕａｌ  ｄａｍａｓｃｅｎｅ  ｐｒｏｃｅｓｓ）を用いて集積回路に構造物を形成する方法に関するものである。
【背景技術】
【０００２】
集積回路の集積度が高くなるに連れて、例えばＤＲＡＭなど、高集積回路に使用されるキャパシタの大きさを出来るだけ小さくすることが望まれている。しかしながら、このようなキャパシタは、その単位面積当りのキャパシタンスを増加させる必要があるため、キャパシタ全体の大きさも増加してしまう。この結果、高集積回路に用いる場合、問題となる。
【０００３】
このような問題点を解決するために開発されたキャパシタ型の１つが金属−絶縁体−金属（ＭＩＭ）型のキャパシタ（以下、「ＭＩＭキャパシタ」と称する）である。
【０００４】
図１〜図３は、従来のＭＩＭキャパシタを製造する方法を示す概略的な断面図である。特に、図１は集積回路基板１のチップ領域Ｃとスクライブ領域Ｓを示している。図１に示すように、層間絶縁膜（ＩＬＤ）３がチップ領域Ｃ及びスクライブ領域Ｓの集積回路基板１上に形成される。層間絶縁膜３は、チップ領域Ｃの下部金属膜５ａ及びスクライブ領域Ｓの金属膜５ｂを含む。チップ領域の下部金属膜５ａは前記ＭＩＭキャパシタの下部電極とすることができる一方、スクライブ領域の金属膜５ｂは第１整列キーＫ１とすることができる。下部金属膜５ａ及び金属膜５ｂは銅を含む材料から形成することができる。
【０００５】
下部金属膜５ａと金属膜５ｂとを含む層間絶縁膜３上に誘電膜７が形成される。感光膜物質が誘電膜７上に形成されてパターニングされ、内部に開口部９ｋを含む誘電膜７上に第１フォトレジストパターン９を設ける。
【０００６】
図２に示すように、スクライブ領域Ｓ内の層間絶縁膜３の一部は、第１フォトレジストパターン９を用いてエッチングされてスクライブ領域Ｓに第２整列キーＫ２を形成する。そして、上部金属膜１１及びハードマスク膜１３が誘電膜７上に形成され、第２整列キーＫ２内にコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成される。第２感光膜物質はハードマスク膜１３上に形成され、パターニングされて第２フォトレジストパターン１５を設ける。
【０００７】
図３に示すように、第２フォトレジストパターン１５は第２フォトレジストパターン１５のすぐ下の部分を除いて外側に位置するハードマスク膜１３及び上部金属膜１１の一部を除去するために用いられ、これによって上部金属電極１１ａ及びハードマスクパターン１３ａを第２フォトレジストパターン１５に形成して図３に示したようなＭＩＭ型のキャパシタ構造物が提供される。
【０００８】
上述の従来技術において、誘電膜７は、第２整列キーＫ２を形成するために第１フォトレジストパターン９と直接接触している。したがって、誘電膜７が第１フォトレジストパターン９により汚染されてＭＩＭキャパシタの特性を低下させるという問題がある。このような問題を解決するために、第１フォトレジストパターン９は、上部金属膜１１を形成した後に形成しなければならない。しかし、このような場合、上部金属膜１１は集積回路基板１の全面、特に、スクライブ領域Ｓの全体にかけて平坦な表面を有するように形成される。この結果、スクライブ領域Ｓ内のすべての整列キーが前記平坦な上部金属膜１１で覆われる。結果的に、第１フォトレジストパターン９を形成するための写真工程の間に、前記平坦な上部金属膜１１はスクライブ領域Ｓ内の整列キーが認識されることを防止する。
【０００９】
さらに、上述の従来技術によると、下部金属膜５ａ、すなわち、銅膜から成長するヒルロック（ｈｉｌｌｏｃｋｓ：図３の５ｈ）が生成する。このような場合、誘電膜７の漏洩電流特性が低下されることもあるし、誘電膜７内にクラック（ｃｒａｃｋｓ）が発生することもある。
【００１０】
このようなＭＩＭ型のキャパシタは、例えば特許文献１〜特許文献３によって開示されている。
【特許文献１】米国特許第５９２６３５９号明細書
【特許文献２】米国特許第６１８０９７６号明細書
【特許文献３】大韓民国特許出願第２００４−８６６８２号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記問題を解決するために成されたものであり、金属電極のヒルロック及びフォトレジスト膜の汚染を防止することができるＭＩＭキャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記目的を達成するために本発明に係るＭＩＭキャパシタの誘電膜形成方法は、チップ領域およびスクライブ領域を有する集積回路の基板上に、下部導電性プラグが形成された下部層間絶縁膜を形成する段階と、前記下部層間絶縁膜上に下部キャッピング絶縁膜を形成する段階と、前記下部キャッピング絶縁膜上に、前記チップ領域内において前記下部キャッピング絶縁膜を露出させる第１開口部と、前記スクライブ領域内において前記下部キャッピング絶縁膜を露出させる第２開口部と、を有する第１フォトレジストパターンを形成する段階と、前記第１開口部によって露出された前記下部キャッピング絶縁膜を除去して前記下部導電性プラグの表面を露出するとともに、前記第２開口部によって露出された前記下部キャッピング絶縁膜を除去して前記下部層間絶縁膜内にリセスを形成する段階と、前記第１フォトレジストパターンを除去する段階と、前記下部キャッピング絶縁膜の上部、表面が露出された前記下部導電性プラグの上部、および前記リセス内に、下部金属膜、キャパシタ誘電膜、および上部金属膜を順次に形成する段階と、前記上部金属膜上に上部キャッピング絶縁膜を形成する段階と、前記上部キャッピング絶縁膜上に第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンの外側に位置する前記上部キャッピング絶縁膜および前記上部金属膜を除去して前記キャパシタ誘電膜を露出させる段階と、前記第２フォトレジストパターンを除去する段階と、全面的にパッシベーション膜を形成する段階と、を含む。
【００１４】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記下部導電性プラグは、拡散防止膜および金属プラグを含む。
【００１５】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記下部金属膜は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）を含む。
【００１６】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記キャパシタ誘電膜は、シリコン窒化物（ＳｉＮ）、酸化物−窒化物−酸化物（ＯＮＯ）、または高誘電率（ｈｉｇｈＫ）の誘電物質を含む。
【００１７】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記上部金属膜は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）を含む。
【００１８】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記上部キャッピング絶縁膜は、シリコン窒化物を含む。
【００１９】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記第２フォトレジストパターンの一部は、前記チップ領域内において前記下部導電性プラグからオフセットされる。また、前記第２フォトレジストパターンの一部は、前記スクライブ領域内において前記リセスと整列される。
【００２０】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法では、前記パッシベーション膜は、シリコン窒化物を含む。
【００２１】
また、本発明に係るＭＩＭキャパシタの誘電膜形成方法は、前記パッシベーション膜上に第１上部層間絶縁膜を形成する段階と、前記第１上部層間絶縁膜上にエッチング阻止膜を形成する段階と、前記エッチング阻止膜上に第２上部層間絶縁膜を形成する段階と、をさらに含む。
【発明の効果】
【００２４】
本発明では、前記ＭＩＭキャパシタを形成するのに用いられるフォトレジストパターンから誘電膜を分離するパッシベーション膜が形成されるようにしている。この結果、前記フォトレジスト物質と前記誘電膜が直接接触することを避けられるので、前記フォトレジスト物質が前記誘電膜を汚染する可能性を少なくすることができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付した図面を参照しながら本発明の好適な実施形態を詳細に説明する。なお、本発明は、以下に説明する実施形態に限られることはなく、多様な修正、変更をすることができる。また、図面において、膜及び領域のサイズは、本発明の明確性をあたえるために誇張して示されたものである。なお、本明細書において、要素または膜が、他の要素または膜「上に」、「に接続された」、または「に結合された」と記載される場合、これは他の要素または膜の上に直接存在したり、接続されたり、結合することができ、または介在要素または膜が存在することもできる。これに反して、要素または膜が、他の要素または膜「直上に」、「に直接接続された」、または「に直接結合された」と記載される場合、いかなる介在要素または膜も存在しない。明細書全体にわたって同じ参照番号は、同じ構成要素を示す。本明細書における「及び／または」の用語は、それに係わる項目の少なくとも１つあるもの、及びそれらのあらゆる組合せを含む意味である。
【００２７】
また、「第１、第２、第３・・・」の用語が多様な要素、構成要素、領域、膜、及び／またはセクションを説明するために明細書に用いているが、要素、構成要素、領域、膜、及び／またはセクションはこれらの用語に限定されることはない。これらの用語は、単に１つの要素、構成要素、領域、膜、及び／またはセクションと区分するために用いているものである。よって、後述する第１要素、構成要素、領域、膜、及び／またはセクションは、本発明の趣旨を逸脱しない範囲で、第２要素、構成要素、領域、膜及び／またはセクションとして用いることができる。
【００２８】
相対的な空間用語、例えば「直下」、「下側」、「下部」、「上側」、及び「上部」などは、明細書で説明の容易性のために図示されているように１つの要素、または特徴部の他の要素及び特徴部に対する対応関係を説明するのに用いられる。これらの相対的な空間用語は、図面に表現されたオリエンテーションのみではなく、使用や動作の際に前記素子の他のオリエンテーションも含むものと理解されなければならない。例えば、図面において前記素子が逆になっていれば、他の要素または特徴部の「下側」、または「直下」に表現された要素は他の要素または特徴部の「上側」を向けることになる。よって、「下側」という代表用語は、上側と下側のオリエンテーションのすべてを含むことができる。前記素子は他の向きで向かうことができ（９０度、または他の方向に回転されることができ）、本明細書に用いる相対的な空間用語はこのように解釈されることができる。
【００２９】
用語の「外側（ｏｕｔｓｉｄｅ）」は、誘電膜のような下地膜の一部がフォトレジストパターンのような上部構造物によって覆われないものを意味する。
【００３０】
本明細書に用いられた前記用語は、特定の実施形態のみを説明する目的として用いられるもので、本発明を制限するものではない。  本発明の実施形態は、本発明の理想的な実施形態及び中間構造を概略的に例示した断面図を参照しながら説明している。よって、本発明の実施形態は単に例示したものであり、明細書に示す実施形態に制限されると解釈してはならない。これは、例えば製造による形態の変形例を含むことができることを意味し、具体的には、長方形として例示された注入領域は、注入領域から非注入領域への二重変化と言うよりは、むしろその端に丸状、または曲状及び／または注入濃度の傾きを有するのが通常である。よって、図面に示された前記領域は事実上概略的なものである。これらの形態は、素子の実際領域の形態を示したものではなく本発明の範囲を制限するためのものでもない。
【００３１】
また、他に定義がなされていない限り、明細書で用いられるすべての用語（技術及び科学用語を含み）は本発明の当業者により通常理解される用語と等しい意味を有する。また、明細書に明示的に定義されていない用語は、理想的また形式的な意味として解釈されるべきではない。
【００３２】
以下、本発明の好適な一実施形態について詳細に説明する。なお、公知の方法、例えば、エッチングの方法、構成要素の形成方法、積層方法、パターニング方法は、従来の公知の方法を採用することができるので、詳細な説明は省略する。
【００３３】
既に述べたように、フォトレジストパターンがキャパシタ誘電体と直接接触することになれば（例えば、図１〜図３に示した配列）、フォトレジストはキャパシタ誘電体を汚染することになる。さらに、前記キャパシタの下部電極がヒルロック（ｈｉｌｌｏｃｋｓ）を含むように形成されると、誘電膜上に亀裂が（ヒルロックによって）形成される場合にこれらのヒルロックは漏洩電流を増加させることができる。よって、本発明の実施形態では、パッシベーション膜が形成されてＭＩＭキャパシタを形成するために用いられたフォトレジストパターンから誘電膜を分離させる。したがって、前記フォトレジストと前記誘電膜との間の直接接触は避けられることができるし、これは前記フォトレジストが前記誘電膜を汚染する可能性を減少させることができる。また、前記ＭＩＭキャパシタの前記上部電極は下部導電性プラグと下部電極との間の界面からオフセットされた状態に形成される。前記界面から前記上部電極をオフセットさせると、前記界面からオフセットされた前記上部電極及び下部電極の対向面を形成することによって漏洩電流（ヒルロックが形成された場合）が減少させることができる。このようにすることで、前記下部導電性プラグ内のヒルロックが、例えば前記界面直上側の前記誘電膜内に亀裂を誘発させると、前記上部及び下部電極の対向面が前記界面から離れた（オフセットされた）状態に形成されているので漏洩電流の増加は観察することができない。
【００３４】
図４は、本発明の一実施形態によるＭＩＭキャパシタ６１の平面図である。図４を参照すれば、ＭＩＭキャパシタ６１は集積回路基板のチップ領域Ｃ内に形成される。前記集積回路のスクライブ領域Ｓ内にトレンチＴ及び整列キーＫが形成される。ＭＩＭキャパシタ６１は下部導電性プラグ２８ａと下部導電性電極３１ａとに結合されたコンタクト２９ｈを含む。上部導電性電極３５ａは上部配線５４と電気的に結合されるビアホール４５ｖ直下の下部導電性電極３１ａ上側に形成される。
【００３５】
図５に示すように、チップ領域Ｃ及びスクライブ領域Ｓにおいて、集積回路の基板２１上に下部層間絶縁膜（ＩＬＤ）２３が形成される。チップ領域Ｃの下部層間絶縁膜２３内に下部導電性プラグ２８ａが形成され、スクライブ領域Ｓの下部層間絶縁膜２３内に金属パターン２８ｂが形成される。下部導電性プラグ２８ａは層間絶縁膜２３にリセスを埋め込む拡散防止膜２５ａ及び金属プラグ２７ａを含むことができる。金属パターン２８ｂは、拡散防止膜２５ｂ及び金属プラグ２７ｂを含むことができる。
【００３６】
また、導電性プラグ２８ａはダマシン工程を用いて形成することができる。スクライブ領域Ｓ内に下部導電性プラグ２８ａ及び金属パターン２８ｂを含む層間絶縁膜２３上に下部キャッピング絶縁膜２９が形成される。
【００３７】
さらに図５に示すように、前記集積回路のチップ領域Ｃとスクライブ領域Ｓの両方のキャッピング絶縁膜２９上に第１フォトレジスト物質が形成される。第１フォトレジスト物質はパターニングされてチップ領域Ｃ内の下部導電性プラグ２８ａ上側の第１開口部３０ｈとスクライブ領域Ｓ内に第２開口部３０ｋとを有した第１フォトレジストパターン３０を形成する。
【００３８】
図６を参照すれば、下部キャッピング絶縁膜２９の一部が第１開口部３０ｈ及び第２開口部３０ｋを有した第１フォトレジストパターン３０によって除去された後、第１フォトレジストパターン３０は、下部キャッピング絶縁膜２９から除去される。図６に示すように、チップ領域Ｃでは、下部キャッピング絶縁膜２９が除去されてチップ領域Ｃ内の導電性プラグ２８ａの表面を露出させるとともに、キャッピング絶縁膜２９の一部とその下にある層間絶縁膜２３の一部はスクライブ領域Ｓで除去されて内部にリセスＫが形成される。
【００３９】
図７を参照すれば、下部金属膜３１、キャパシタ誘電膜３３、及び上部金属膜３５がチップ領域Ｃ内の導電性プラグ２８ａ上の下部キャッピング絶縁膜２９上に、そしてスクライブ領域Ｓ内のリセスＫ内に順次に形成される。下部金属膜３１は窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などからなる。また、キャパシタ誘電膜３３は、例えば、シリコン窒化物（ＳｉＮ）、酸化物−窒化物−酸化物（ＯＮＯ）、高誘電率（ｈｉｇｈＫ）の誘電物質などからなる。また、上部金属膜３５は金属窒化物、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などのような膜とすることができる。
【００４０】
図７を参照すれば、チップ領域Ｃ及びスクライブ領域Ｓ内の上部金属膜３５上に上部キャッピング絶縁膜３７が形成される。上部キャッピング絶縁膜３７はシリコン窒化物の上部金属膜３５に対して高いエッチング選択比を有するように選択された物質からなっている。第２フォトレジスト物質が上部キャッピング絶縁膜３７上に形成されてパターニングされ、チップ領域Ｃ内の一部３９ａ及びスクライブ領域Ｓ内の一部３９ｂを含む第２フォトレジストパターン３９を形成する。
【００４１】
さらに図７に示すように、第２フォトレジストパターン３９ａの一部は導電性プラグ２８ａと下部金属膜３１との間の界面からオフセットされている。よって、ヒルロックが導電性プラグ２８ａと下部金属膜３１との間の界面に形成されても、上部金属膜３１及び下部金属膜３５の表面が（順次に形成されて上部及び下部金属電極を設ける。）前記界面からオフセットされることによって、キャパシタの電極を亀裂させる誘電膜３３の一部から分離されるので、誘電膜３３内の亀裂は従来技術で見られたほどの漏洩電流に影響を及ぼさないものである。
【００４２】
図８を参照すれば、本発明の一実施形態では、第２フォトレジストパターン３９ａ外側に位置する（第２フォトレジストパターン３９直下ではない。）上部キャッピング絶縁膜３７の一部とこれらの下にある上部金属膜３５の一部が除去されてチップ領域Ｃ内の第２フォトレジストパターン３９ａ外側に位置する誘電膜３３の表面を露出させる。
【００４３】
同様に、第２フォトレジストパターン３９ａ外側の上部キャッピング絶縁膜３７の一部と上部金属膜３５の下部一部が除去されてスクライブ領域Ｓ内の第２フォトレジストパターン３９ｂ外側に位置する誘電膜３３の表面を露出させる。次に、第２フォトレジストパターン３９を除去することができる。
【００４４】
本発明の他の実施形態では、第２フォトレジストパターン３９ａは、マスクとして用いられてチップ領域Ｃ及びスクライブ領域Ｓの両方で第２フォトレジストパターン３９外側に位置する上部キャッピング絶縁膜３７の一部を除去し、これによって第１上部キャッピング絶縁パターン３７ａ及び第２上部キャッピング絶縁パターン３７ｂがそれぞれ形成される。その後、第２フォトレジストパターン３９は除去されることができ、その結果、第１上部キャッピング絶縁パターン３７ａ及び第２上部キャッピング絶縁パターン３７ｂは、第１上部キャッピング絶縁パターン３７ａ及び第２上部キャッピング絶縁パターン３７ｂの外側に位置する上部金属膜３５の一部を除去してチップ領域Ｃに上部金属電極３５ａとスクライブ領域Ｓとに上部整列キー３５ｂを形成するように用いられることができる。
【００４５】
さらに、図８に示したように、パッシベーション膜４１は、チップ領域Ｃ及びスクライブ領域Ｓ内の誘電膜３３の露出された一部上に形成され、導電性プラグ２８ａ直上側からチップ領域Ｃ内の上部金属電極３５ａ及びキャッピング絶縁パターン３７ａまで延長される。同様に、パッシベーション膜４１はスクライブ領域Ｓ内の金属パターン２８ｂ直上側から延長させて、スクライブ領域ＳのリセスＫ内の第２上部キャッピング絶縁膜３７ｂ及び上部整列キー３５ｂにコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成される。
【００４６】
したがって、図８に示すようにパッシベーション膜４１は、その下に位置する誘電膜３３をパッシベーション膜４１上に順次に形成されたフォトレジストパターンと直接接触させないように分離させ、これによって前記フォトレジストパターンによる前記誘電体の汚染可能性を少なくすることができる。パッシベーション膜４１は、また、上部金属電極３５ａ及びキャパシタ誘電体の側面に対するエッチング損傷により誘発される前記上部金属電極３５ａ及び下部金属電極間の漏洩電流を低減することができる。本発明の一実施形態では、パッシベーション膜４１は、シリコン窒化膜である。
【００４７】
図８に示したように、第３フォトレジスト物質がパッシベーション膜４１に形成され、パターニングされてチップ領域Ｃ内の下部電極パターン４３ａ及びスクライブ領域Ｓ内の下部整列キーパターン４３ｂを含む第３フォトレジストパターン４３を形成する。
【００４８】
図８及び図９によると、第３フォトレジストパターン４３は、第３フォトレジストパターン４３外側に位置する前記パッシベーション膜４１、誘電膜３３、そして下部電極３１のそれぞれの一部を除去するのに用いられ、これによって上部電極３５ａ、誘電膜３３ａ及び下部電極３１ａを含むＭＩＭキャパシタを形成する。
【００４９】
本発明の実施形態では、上部電極及び下部電極の対向面は導電性プラグ２８ａと導電性プラグ２８ａ直上側とに位置する（そして、これと直接接触する）前記下部電極の一部との間の前記界面から距離を置いて形成される）。
【００５０】
第１上部層間絶縁膜４５、エッチング阻止膜４７、及び第２上部層間絶縁膜４９を含む上部層間絶縁膜５０はチップ領域Ｃ内の前記ＭＩＭキャパシタ上に、そして、スクライブ領域Ｓ内の整列キーＫ上に形成される。
【００５１】
図１０に示したように、ビアホール４５ｖ及びトレンチ領域４９ｔが上部層間絶縁膜５０、パッシベーション膜４１ａ、及び上部キャッピング絶縁パターン３７ａを介して形成されて、例えば、デュアルダマシン工程を用いて、上部電極３５ａの一部を露出させる。本発明の実施形態では、トレンチ領域４７ｔの形成が、例えば時間制御エッチング（ｔｉｍｅ  ｃｏｎｔｒｏｌｌｅｄ  ｅｔｃｈｉｎｇ）を用いて他の方式によって適切に制御することができる場合、エッチング阻止膜４７は、除去することができる。ビアホール４５ｖ及びトレンチ領域４９ｔ内に上部配線５４が形成され、上部金属配線物質５３と、トレンチ領域４９ｔ及びビアホール４５ｖに沿って整列する上部拡散防止膜５１とを含むことができ、これによって本発明の一実施形態に係るＭＩＭ型のキャパシタが完成される。
【００５２】
以上、本発明の好ましい実施形態を参照しながら説明したが、これは単に本発明を例示したものであって、当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【産業上の利用可能性】
【００５３】
デュアルダマシン工程を用いて集積回路に構造物、すなわち、ＭＩＭキャパシタを形成する技術分野に有用である。
【図面の簡単な説明】
【００５４】
【図１】従来のＭＩＭキャパシタの形成方法を示す断面図である。
【図２】従来のＭＩＭキャパシタの形成方法を示す断面図である。
【図３】従来のＭＩＭキャパシタの形成方法を示す断面図である。
【図４】本発明のいくつかの実施形態に係るＭＩＭキャパシタの平面図である。
【図５】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【図６】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【図７】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【図８】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【図９】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【図１０】本発明の実施形態に係るＭＩＭキャパシタの形成方法を示す断面図である。
【符号の説明】
【００５５】
２８ａ    下部導電性プラグ、
２９ｈ    コンタクト、
３１ａ    下部導電性電極、
３５ａ    上部導電性電極、
４５ｖ    ビアホール、
５４    上部配線、
６１    ＭＩＭキャパシタ、
Ｃ    チップ領域、
Ｋ    整列キー、
Ｓ    スクライブ領域、
Ｔ    トレンチ。
【図１】
0005165868.tif 000002
【図２】
0005165868.tif 000003
【図３】
0005165868.tif 000004
【図４】
0005165868.tif 000005
【図５】
0005165868.tif 000006
【図６】
0005165868.tif 000007
【図７】
0005165868.tif 000008
【図８】
0005165868.tif 000009
【図９】
0005165868.tif 000010
【図１０】
0005165868.tif 000011