(57)【特許請求の範囲】
【請求項１】
入力データの電気的パラメータが第１の条件を満たしたときに第１の検出信号を出力する第１の検出部と、前記電気的パラメータが前記第１の条件とは相違する第２の条件を満たしたときに第２の検出信号を出力する第２の検出部と、前記入力データに対する所定のデータ処理の開始を指示する操作スイッチの操作に伴う操作信号、予め規定された処理開始時刻の到来を示す計時信号、および前記所定のデータ処理の開始を指示する外部装置からの制御信号を入力可能に構成されると共に、当該操作信号、当該計時信号および当該制御信号のいずれを入力したときであっても前記所定のデータ処理の開始を指示する処理開始指示信号が出力されたとして第３の検出信号を出力する第３の検出部と、前記各検出部からそれぞれ出力された前記各検出信号に対する処理を実行してトリガ信号を出力する処理回路とを備え、
前記処理回路は、前記第１の検出信号と前記第３の検出信号とが出力される第１のトリガ出力条件、および前記第２の検出信号が出力される第２のトリガ出力条件のいずれかが満たされたときに前記トリガ信号を出力するトリガ信号出力回路。
【請求項２】
請求項１記載のトリガ信号出力回路と、前記トリガ信号が出力されたときに前記所定のデータ処理を実行する制御部とを備え、
前記制御部は、前記入力データを記録部に記録させるデータ記録処理、前記入力データを外部装置に出力するデータ出力処理、および前記入力データに基づく測定結果を表示部に表示させる測定結果表示処理のうちの少なくとも一つを前記所定のデータ処理として実行するデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば論理処理を実行してトリガ信号を出力するトリガ信号出力回路、およびそのトリガ信号出力回路を備えたデータ処理装置に関するものである。
【背景技術】
【０００２】
この種のトリガ信号出力回路を備えたデータ処理装置として、出願人は、設定した条件が満たされたときに入力データ（波形データ）のデータ記録処理を実行する記録計を特許第２５５４８８７号公報に開示している。この記録計は、Ａ／Ｄ変換部によって生成された（Ａ／Ｄ変換部によってデジタル変換された）入力データを記録するストレージＲＡＭと、予め設定されたトリガ条件が満たされたとき（例えば、レベルトリガ信号やタイマトリガ信号を検出したとき）に検出信号（トリガ信号）を出力するトリガ検出部と、検出信号が出力されたときにストレージコントローラを介して上記の入力データをストレージＲＡＭに記録させるＣＰＵとを備えている。この記録計の使用に際しては、まず、データ記録処理を実行させるためのトリガ条件を設定する。この際には、一例として、「予め設定した時刻に時計部から出力される時間信号（タイマトリガ信号）を検出したとき」とのトリガ条件、および「入力信号の電気的パラメータが所定レベル以上となったときに出力される信号（レベルトリガ信号）を検出したとき」とのトリガ条件を設定する。
【０００３】
一方、データ記録処理の開始を指示されたときには、ＣＰＵが、トリガ検出部を制御して、上記のトリガ条件に基づくトリガ検出処理（タイマトリガ信号およびレベルトリガ信号の検出処理）を開始させる。この際に、図３に示すように、設定時刻が到来した時点ｔ１において時計部からタイマトリガ信号（トリガ信号Ｓｔａ）が出力されたときに、トリガ検出部は、Ａ／Ｄ変換部から出力される入力データ（入力信号Ｓｉ）の電気的パラメータが所定レベル以上となったか否か（一例として、電圧値がＬ１Ｖ以上となったか否か）を判別し、所定レベル以上となった時点ｔ３において、上記の両トリガ条件が満たされたとして検出信号（トリガ信号）をＣＰＵに出力する。これに応じて、ＣＰＵがストレージコントローラを制御してＡ／Ｄ変換部から出力されている入力データを例えば時点ｔ３〜ｔ４までの時間Ｔｓｘに亘ってストレージＲＡＭに順次記録させる。これにより、Ａ／Ｄ変換部に入力された入力信号についての入力データがストレージＲＡＭに記録される。
【特許文献１】特許第２５５４８８７号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、出願人が開示している記録計には、以下の改善すべき課題が存在する。すなわち、出願人が開示している記録計では、一例として、「タイマトリガ信号を検出したとき」との第１のトリガ条件と、「入力データの電気的パラメータが所定レベル以上（この例では、Ｌ１Ｖ以上）のときに出力されるレベルトリガ信号を検出したとき」との第２のトリガ条件との双方が満たされたときに、トリガ検出部から検出信号（トリガ信号）が出力されてストレージＲＡＭに入力データが記録される構成が採用されている。これにより、例えば１分おきにタイマトリガ信号が出力されるように設定し、かつ、上記のＬ１Ｖを必要かつ十分に低い電圧値（例えば、入力信号Ｓｉにおける正常波形Ｗａのピーク値であるＬ２Ｖよりも低い電圧値）に設定しておくことで、記録すべき信号波形についての入力データを１分おきに記録することが可能となっている。
【０００５】
一方、この種の記録計を用いた入力データの記録に際しては、上記のような入力データの定期的な記録（この例では、１分間隔での記録）だけではなく、不定期に発生する異常波形Ｗｂ（図３参照）についての入力データの記録が必要となることがある。しかしながら、出願人が開示している記録計では、不定期に発生する異常波形Ｗｂを記録するために、第１のトリガ条件を無効として、第２のトリガ条件として異常波形Ｗｂのピーク値であるＬ４Ｖよりも低く、かつ、正常波形Ｗａのピーク値であるＬ２Ｖよりも高いＬ３Ｖとの電圧値を設定したときには、定期的な入力データの記録を実行できなくなる。したがって、出願人が開示している記録計を用いて、入力データの定期的な記録と、不定期に発生する異常波形Ｗｂについての入力データの記録とを並行して実行するためには、例えば、記録計が備えている複数の測定チャンネルのうちの２つを利用して、一方のチャンネルに対して定期的な入力データの記録を実施するためのトリガ条件を設定し、他方のチャンネルに対して不定期に発生する異常波形Ｗｂについての入力データの記録を実施するためのトリガ条件を設定する必要がある。
【０００６】
このように、出願人が開示している記録計には、１つの対象信号についての入力データの定期的な記録と、不定期に発生する異常な入力データの記録とを実行する際に２つの測定チャンネルが占有されるため、この点を改善すべきとの課題が存在する。また、記録計が単一の測定チャンネルのみを備えた構成のときには、２台の記録計を使用する必要が生じるため、このような記録計を使用する際には、広い設置スペースが必要となるという課題もある。
【０００７】
本発明は、かかる解決すべき課題に鑑みてなされたものであり、複数の測定チャンネルまたは複数台の処理装置を使用することなく、入力データの定期的なデータ処理と、不定期に発生する異常な入力データのデータ処理とを実行し得るトリガ信号出力回路およびデータ処理装置を提供することを主目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく請求項１記載のトリガ信号出力回路は、入力データの電気的パラメータが第１の条件を満たしたときに第１の検出信号を出力する第１の検出部と、前記電気的パラメータが前記第１の条件とは相違する第２の条件を満たしたときに第２の検出信号を出力する第２の検出部と、前記入力データに対する所定のデータ処理の開始を指示する操作スイッチの操作に伴う操作信号、予め規定された処理開始時刻の到来を示す計時信号、および前記所定のデータ処理の開始を指示する外部装置からの制御信号を入力可能に構成されると共に、当該操作信号、当該計時信号および当該制御信号のいずれを入力したときであっても前記所定のデータ処理の開始を指示する処理開始指示信号が出力されたとして第３の検出信号を出力する第３の検出部と、前記各検出部からそれぞれ出力された前記各検出信号に対する処理を実行してトリガ信号を出力する処理回路とを備え、前記処理回路は、前記第１の検出信号と前記第３の検出信号とが出力される第１のトリガ出力条件、および前記第２の検出信号が出力される第２のトリガ出力条件のいずれかが満たされたときに前記トリガ信号を出力する。
【００１０】
また、請求項２記載のデータ処理装置は、請求項１記載のトリガ信号出力回路と、前記トリガ信号が出力されたときに前記所定のデータ処理を実行する制御部とを備え、前記制御部が、前記入力データを記録部に記録させるデータ記録処理、前記入力データを外部装置に出力するデータ出力処理、および前記入力データに基づく測定結果を表示部に表示させる測定結果表示処理のうちの少なくとも一つを前記所定のデータ処理として実行する。
【発明の効果】
【００１１】
請求項１記載のトリガ信号出力回路では、入力データの電気的パラメータが第１の条件を満たしたときに出力される第１の検出信号と処理開始指示信号が出力されたときに出力される第３の検出信号とが出力される第１のトリガ出力条件、および、電気的パラメータが第１の条件とは相違する第２の条件を満たしたときに出力される第２の検出信号が出力される第２のトリガ出力条件のいずれかが満たされたときに、処理回路がトリガ信号を出力する。この場合、第３の検出部は、所定のデータ処理の開始を指示する操作スイッチの操作に伴って出力された操作信号、予め規定された処理開始時刻の到来を示す計時信号、および所定のデータ処理の開始を指示する外部装置からの制御信号を入力可能に構成されると共に、操作信号、計時信号および制御信号のいずれを入力したときであっても処理開始指示信号が出力されたとして、第３の検出信号を出力する。さらに、請求項２記載のデータ処理装置では、制御部が、データ記録処理、データ出力処理、および測定結果表示処理のうちの少なくとも一つを所定のデータ処理として実行可能に構成されている。
【００１２】
したがって、請求項１記載のトリガ信号出力回路、および請求項２記載のデータ処理装置によれば、複数台のデータ処理装置（例えば、波形記録装置）や複数の測定チャンネルを使用することなく、例えば、入力データの定期的なデータ記録処理（所定のデータ処理の一例）と、操作スイッチが操作された時点における入力データについての不定期なデータ記録処理（所定のデータ処理の一例）と、データ処理（例えば、データ記録処理やデータ出力処理）を開始する旨を指示する制御信号が外部装置から送信された時点における入力データについての不定期なデータ記録処理（所定のデータ処理の一例）と、不定期に発生する異常な入力データのデータ記録処理（所定のデータ処理の一例）とを実行することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係るトリガ信号出力回路およびデータ処理装置の最良の形態について、添付図面を参照して説明する。
【００１４】
最初に、波形記録装置１の構成について、図面を参照して説明する。
【００１５】
図１に示す波形記録装置１は、本発明に係るデータ処理装置の一例であって、Ａ／Ｄ変換部２、ストレージコントローラ３、ストレージメモリ４、トリガ信号出力部５、操作部６、表示部７、ＲＴＣ（Real Time Clock ）８、通信部９、データ記録部１０およびＣＰＵ１１を備えて構成されている。Ａ／Ｄ変換部２は、入力信号Ｓｉをアナログ−ディジタル変換して（入力信号Ｓｉを所定のサンプリング周期でサンプリングして）サンプリングデータＤｓ（本発明における入力データ：入力信号Ｓｉのデジタルデータ）を出力する。ストレージコントローラ３は、ＣＰＵ１１の制御に従い、ストレージメモリ４に対するサンプリングデータＤｓのデータ記録処理、およびストレージメモリ４からのサンプリングデータＤｓの読出し処理を実行する。ストレージメモリ４は、一例として、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）で構成されている。このストレージメモリ４は、上記したように、ストレージコントローラ３の制御に従い、ストレージコントローラ３によって転送されたサンプリングデータＤｓを一時的に記録する。
【００１６】
トリガ信号出力部５は、ＣＰＵ１１と相俟って本発明に係るトリガ信号出力回路を構成し、図２に示すように、トリガ検出器２１ａ，２１ｂ（以下、区別しないときには「トリガ検出器２１」ともいう）を備えると共に、一例として、ＦＰＧＡ（Field Programmable Gate Alley ）を備えて構成され、ＦＰＧＡ内に論理処理回路（本発明における処理回路）の一例としてのＡＮＤ回路２２およびＯＲ回路２３が構築されている。トリガ検出器２１は、Ａ／Ｄ変換部２から出力されたサンプリングデータＤｓの電気的パラメータ（例えば、電圧、電流、周波数、位相など）と、後述するようにして予め設定された比較値や比較範囲との比較結果に基づいてトリガ検出信号Ｓｄａ，Ｓｄｂ（本発明における検出信号）を出力する。この場合、このトリガ信号出力部５では、一例として、トリガ検出器２１ａが、本発明における第１の検出部に相当して、本発明における第１の検出信号に相当するトリガ検出信号Ｓｄａを出力する。また、トリガ検出器２１ｂが、本発明における第２の検出部に相当して、本発明における第２の検出信号に相当するトリガ検出信号Ｓｄｂを出力する。
【００１７】
ＡＮＤ回路２２は、後述するように、ＣＰＵ１１からトリガ信号Ｓｔａが出力されると共に、トリガ検出器２１ａからトリガ検出信号Ｓｄａが出力されたときに（本発明における「各検出信号に対する処理」の一例）トリガ信号Ｓｔｂを出力する。ＯＲ回路２３は、ＡＮＤ回路２２からトリガ信号Ｓｔｂが出力されたとき（本発明における第１のトリガ出力条件が満たされたとき）、または、トリガ検出器２１ｂからトリガ検出信号Ｓｄｂが出力されたとき（本発明における第２のトリガ出力条件が満たされたとき）にトリガ信号Ｓｔを出力する（本発明における「各検出信号に対する処理」の一例）。
【００１８】
操作部６は、記録開始スイッチ等の各種の操作スイッチを備え、図１に示すように、これらのスイッチ操作に応じた操作信号Ｓ１をＣＰＵ１１に出力する。表示部７は、例えばＬＣＤ（Liquid Crystal Display）で構成されて、ＣＰＵ１１の制御に従い、入力信号Ｓｉについての後述する波形データＤｗに基づいて所定の信号波形（本発明における測定結果の一例：図示せず）を表示する（本発明における測定結果表示処理の一例）。ＲＴＣ８は、例えば一次電池を電源として継続的に動作して、現在時刻を特定可能な計時信号Ｓ２をＣＰＵ１１に出力する。通信部９は、一例として、ＬＡＮ、ＷＡＮまたは専用通信網を介して管理装置（本発明における外部装置：一例として、コンピュータやプログラマブルロジックコントローラ（ＰＬＣ）などで構成されて複数台の波形記録装置１を統括管理する装置）に接続可能に構成されている。また、通信部９は、管理装置から出力された制御信号Ｓ３を受信してＣＰＵ１１に出力すると共に、ＣＰＵ１１の制御に従って処理対象データＤｉを管理装置に出力（送信）する（本発明におけるデータ出力処理の一例）。データ記録部１０は、一例として、リムーバブルメモリ（メモリカード等）やＨＤＤ（Hard Disc Drive） で構成されて、ＣＰＵ１１から出力された処理対象データＤｉ（所定時間分のサンプリングデータＤｓ）を記録する（本発明におけるデータ記録処理の一例）。
【００１９】
ＣＰＵ１１は、本発明における制御部に相当し、波形記録装置１を統括的に制御する。具体的には、ＣＰＵ１１は、操作部６から出力される操作信号Ｓ１や通信部９を介して転送された制御信号Ｓ３に従い、トリガ信号出力部５、ストレージコントローラ３、通信部９およびデータ記録部１０を制御する。この場合、ＣＰＵ１１は、波形記録装置１の電源が投入されている状態において、ストレージコントローラ３を制御することで、Ａ／Ｄ変換部２から出力されるサンプリングデータＤｓを例えば先入れ先出し法でストレージメモリ４に順次記録させる。また、ＣＰＵ１１は、トリガ信号出力部５からトリガ信号Ｓｔが出力されたときに、ストレージコントローラ３を介してストレージメモリ４から所定時間分（所定サンプリング数分）のサンプリングデータＤｓを読み出して処理対象データＤｉを生成し、生成した処理対象データＤｉに対するデータ処理（本発明における所定のデータ処理）を実行する。この場合、ＣＰＵ１１は、上記のデータ処理として、データ記録処理、データ出力処理および測定結果表示処理の３つの処理を実行可能に構成されている。
【００２０】
また、ＣＰＵ１１は、本発明における第３の検出部に相当し、本発明における第３の検出信号としてのトリガ信号Ｓｔａをトリガ信号出力部５に出力する。具体的には、ＣＰＵ１１は、本発明における処理開始指示信号として、記録開始スイッチの操作に伴って操作部６から出力される操作信号Ｓ１、後述するように予め設定された時刻の到来を示すＲＴＣ８からの計時信号Ｓ２、およびデータ記録処理やデータ出力処理の開始を指示する管理装置からの制御信号Ｓ３のいずれかが出力されたときにトリガ信号Ｓｔａをトリガ信号出力部５に出力する。
【００２１】
次に、波形記録装置１を用いて入力信号ＳｉについてのサンプリングデータＤｓ（処理対象データＤｉ）をデータ処理する方法について、図面を参照して説明する。なお、トリガ信号出力部５におけるＦＰＧＡには、上記のＡＮＤ回路２２およびＯＲ回路２３が既に構築されている（プログラミングされている）ものとし、これらの構築手順（プログラミング手順）についての説明を省略する。
【００２２】
まず、トリガ信号出力部５におけるトリガ検出器２１ａ，２１ｂからトリガ検出信号Ｓｄａ，Ｓｄｂを出力させるための条件（本発明における第１の条件および第２の条件）を設定する。この際には、一例として、図３に示す入力信号Ｓｉについての定期的なデータ記録処理（一例として、１分間隔でのデータ記録処理）と、操作部６の記録開始スイッチが操作された時点における入力信号Ｓｉについての不定期なデータ記録処理と、データ処理（例えば、データ記録処理やデータ出力処理）を開始する旨を指示する制御信号Ｓ３が管理装置から送信された時点における入力信号Ｓｉについての不定期なデータ記録処理と、入力信号Ｓｉにおける異常波形Ｗｂについての不定期なデータ記録処理とを並行して実行するための条件を設定する。この場合、本発明における第３の検出部に相当するＣＰＵ１１については、ＲＴＣ８からの計時信号Ｓ２に基づいて１分間隔でトリガ信号Ｓｔａを出力すると共に、操作部６から記録開始スイッチの操作に伴う操作信号Ｓ１が出力されたとき、または、管理装置から上記の制御信号Ｓ３が送信されたときにトリガ信号Ｓｔａを出力するように設定する。
【００２３】
また、一例として、入力信号Ｓｉの正常波形Ｗａの振幅が０Ｖを中心とする−Ｌ２Ｖ以上Ｌ２Ｖ以下の範囲内のときには、本発明における第１の検出部に相当するトリガ検出器２１ａについては、−Ｌ２Ｖ〜Ｌ２Ｖよりも狭い範囲（比較範囲）の例えば−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超える入力信号ＳｉがＡ／Ｄ変換部２に入力されたとき（Ａ／Ｄ変換部２から出力されるサンプリングデータＤｓの電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を外れたとき）にトリガ検出信号Ｓｄａを出力するように設定する。さらに、本発明における第２の検出部に相当するトリガ検出器２１ｂについては、−Ｌ２Ｖ〜Ｌ２Ｖの範囲（本発明における第１の条件）よりも広い範囲（比較範囲）の例えば−Ｌ３Ｖ〜Ｌ３Ｖの範囲（本発明における第１の条件とは相違する第２の条件（この例では両条件において電圧範囲が相違する）であって、想定される異常波形Ｗｂの電圧範囲である−Ｌ４Ｖ〜Ｌ４Ｖの範囲よりも狭い電圧範囲）を超える入力信号ＳｉがＡ／Ｄ変換部２に入力されたとき（Ａ／Ｄ変換部２から出力されるサンプリングデータＤｓの電圧値が−Ｌ３Ｖ〜Ｌ３Ｖの範囲を外れたとき）にトリガ検出信号Ｓｄｂを出力するように設定する。
【００２４】
次いで、図示しない信号ケーブルを介して波形記録装置１を対象体に接続し、その状態において、操作部６のスタートスイッチ（図示せず）を操作する。これに応じて、ＣＰＵ１１は、Ａ／Ｄ変換部２を制御して入力信号Ｓｉについてのサンプリング処理（Ａ−Ｄ変換処理）を開始させると共に、ＲＴＣ８からの計時信号Ｓ２に基づく最初のトリガ信号Ｓｔａを出力する。この際に、Ａ／Ｄ変換部２は、予め設定されたサンプリングレートで入力信号ＳｉをサンプリングしてサンプリングデータＤｓを生成し、生成したサンプリングデータＤｓをストレージコントローラ３およびトリガ信号出力部５に出力する。また、ストレージコントローラ３は、ＣＰＵ１１の制御に従い、Ａ／Ｄ変換部２から出力されたサンプリングデータＤｓを例えば先入れ先出し法でストレージメモリ４内に順次記録する。
【００２５】
一方、トリガ信号出力部５では、上記の設定内容に従い、トリガ検出器２１ａが、サンプリングデータＤｓの電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えたときにトリガ検出信号Ｓｄａを出力すると共に、トリガ検出器２１ｂが、サンプリングデータＤｓの電圧値が−Ｌ３Ｖ〜Ｌ３Ｖの範囲を超えたときにトリガ検出信号Ｓｄｂを出力する。この場合、図３に示すように、ＣＰＵ１１からトリガ信号Ｓｔａが出力された時点ｔ１（本発明における第１の条件が満たされた時点）以後、サンプリングデータＤｓ（入力信号Ｓｉ）の電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えて（この例では、Ｌ１Ｖを超えて）トリガ検出器２１ａからトリガ検出信号Ｓｄａが出力された時点ｔ３（本発明における第３の条件が満たされた時点）において、ＡＮＤ回路２２は、本発明における第１のトリガ条件が満たされたため、トリガ信号Ｓｔｂを出力する。
【００２６】
これに応じて、ＯＲ回路２３は、ＡＮＤ回路２２からトリガ信号Ｓｔａが出力されるとの上記の第１のトリガ条件と、トリガ検出器２１ｂからトリガ検出信号Ｓｄｂが出力されるとの本発明における第２のトリガ条件とのいずれか（この例では、第１のトリガ条件）が満たされたため、トリガ信号Ｓｔをストレージコントローラ３に出力する。これに応じて、ストレージコントローラ３は、ストレージメモリ４内に順次記録させている各サンプリングデータＤｓのうちから、一例として、上記の時点ｔ３以前の予め規定された時点ｔ２から時点ｔ４までの時間Ｔｓ分のサンプリングデータＤｓをストレージメモリ４から読み出してＣＰＵ１１に出力する。また、ＣＰＵ１１は、ストレージコントローラ３から出力された各サンプリングデータＤｓを処理対象データＤｉ（この例では、データ記録処理の対象データ）としてデータ記録部１０に記録する。これにより、入力信号Ｓｉについての定期的なデータ記録処理における初回の処理が完了する。
【００２７】
この後、ＣＰＵ１１は、上記の初回の処理が完了した時点（一例として、時点ｔ５）において、トリガ信号出力部５に対するトリガ信号Ｓｔａの出力を停止する。また、ＣＰＵ１１は、ＲＴＣ８からの計時信号Ｓ２に基づき、上記の時点ｔ１から１分が経過した時点において、トリガ信号出力部５にトリガ信号Ｓｔａ（タイマトリガ信号）を出力する。この際には、上記のデータ記録処理時と同様にして、トリガ検出器２１ａからトリガ検出信号Ｓｄａが出力された時点において本発明における第１のトリガ出力条件が満たされて、ＡＮＤ回路２２からトリガ信号Ｓｔｂが出力され、これに応じてＯＲ回路２３からトリガ信号Ｓｔが出力される。これにより、ＣＰＵ１１によって時間Ｔｓ分のサンプリングデータＤｓに基づく処理対象データＤｉがデータ記録部１０に記録される。この後、ＣＰＵ１１は、トリガ信号Ｓｔａの出力停止および出力開始を１分間隔で交互に繰り返して実行する。これにより、入力信号Ｓｉ（サンプリングデータＤｓ）についての１分間隔での定期的なデータ記録処理が実行される。なお、トリガ信号Ｓｔａが出力されている間にサンプリングデータＤｓの電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えないときには、本発明における第１のトリガ条件が満たされないため、上記のデータ記録処理（１分間隔での定期的なデータ記録処理）は実行されない。
【００２８】
一方、この波形記録装置１では、入力信号Ｓｉに異常波形Ｗｂが生じてサンプリングデータＤｓの電圧値が−Ｌ３Ｖ〜Ｌ３Ｖの範囲を超えたときに、異常波形ＷｂについてのサンプリングデータＤｓ（処理対象データＤｉ）がデータ記録部１０に記録される。具体的には、図３に示すように、Ａ／Ｄ変換部２から出力されるサンプリングデータＤｓの電圧値が−Ｌ３Ｖ〜Ｌ３Ｖの範囲を超えた（この例では、Ｌ３Ｖを超えた）時点ｔ７において、トリガ検出器２１ｂからトリガ検出信号Ｓｄｂが出力される。この際に、ＯＲ回路２３は、上記の第１のトリガ条件および第２のトリガ条件のいずれか（この例では、第２のトリガ条件）が満たされたため、トリガ信号Ｓｔをストレージコントローラ３に出力する。
【００２９】
これに応じて、ストレージコントローラ３は、ストレージメモリ４内に順次記録させている各サンプリングデータＤｓのうちから、一例として、上記の時点ｔ７以前の予め規定された時点ｔ６から時点ｔ８までの時間Ｔｓ分のサンプリングデータＤｓをストレージメモリ４から読み出してＣＰＵ１１に出力する。また、ＣＰＵ１１は、ストレージコントローラ３から出力された各サンプリングデータＤｓを処理対象データＤｉ（この例では、データ記録処理の対象データ）としてデータ記録部１０に記録する。これにより、入力信号Ｓｉの異常波形Ｗｂについての不定期なデータ記録処理が完了する。
【００３０】
また、この波形記録装置１では、操作部６の記録開始スイッチが操作されたときに、その時点における入力信号ＳｉのサンプリングデータＤｓ（処理対象データＤｉ）がデータ記録部１０に記録される。具体的には、操作部６から記録開始スイッチの操作に伴う操作信号Ｓ１が出力された際に、ＣＰＵ１１は、本発明における第３の条件が満たされたと判別してトリガ信号Ｓｔａを所定時間（例えば、２０秒間）出力する。また、トリガ信号出力部５では、トリガ検出器２１ａが、サンプリングデータＤｓの電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えたときに、トリガ検出信号Ｓｄａを出力する。これに応じて、ＡＮＤ回路２２が、本発明における第１のトリガ条件が満たされたため、トリガ信号Ｓｔｂを出力し、ＯＲ回路２３が、トリガ信号Ｓｔを出力する。これにより、上記の処理と同様にして、ストレージメモリ４内に記録させている各サンプリングデータＤｓのうちから時間Ｔｓ分のサンプリングデータＤｓが読み出され、読み出されたサンプリングデータＤｓが処理対象データＤｉ（この例では、データ記録処理の対象データ）としてＣＰＵ１１によってデータ記録部１０に記録される。これにより、入力信号Ｓｉについての不定期なデータ記録処理が完了する。
【００３１】
なお、上記の記録開始スイッチの操作に代えて、波形表示スイッチが操作されたときには、ＣＰＵ１１は、ストレージメモリ４から読み出された時間Ｔｓ分のサンプリングデータＤｓ（処理対象データＤｉ）に基づいて波形データＤｗを生成し、生成した波形データＤｗを表示部７に表示させる。これにより、波形表示スイッチの操作時点における入力信号Ｓｉの信号波形（本発明における「測定結果」の一例）が表示部７に表示される（本発明におけるデータ処理の他の一例）。
【００３２】
さらに、この波形記録装置１では、管理装置から処理対象データＤｉのデータ出力を指示する制御信号Ｓ３が出力されたときに、その時点における入力信号ＳｉのサンプリングデータＤｓ（処理対象データＤｉ）が通信部９を介して管理装置に出力される。具体的には、管理装置からデータ出力を指示する制御信号Ｓ３が出力された際に、ＣＰＵ１１は、本発明における第３の条件が満たされたと判別してトリガ信号Ｓｔａを所定時間（例えば、２０秒間）出力する。また、トリガ信号出力部５では、トリガ検出器２１ａが、サンプリングデータＤｓの電圧値が−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えたときに、トリガ検出信号Ｓｄａを出力する。これに応じて、ＡＮＤ回路２２が、本発明における第１のトリガ条件が満たされたため、トリガ信号Ｓｔｂを出力し、ＯＲ回路２３が、トリガ信号Ｓｔを出力する。これにより、上記の処理と同様にして、ストレージメモリ４内に記録させている各サンプリングデータＤｓのうちから時間Ｔｓ分のサンプリングデータＤｓが読み出され、読み出されたサンプリングデータＤｓが処理対象データＤｉ（この例では、データ出力処理の対象データ）として通信部９を介して管理装置に出力される。これにより、入力信号Ｓｉについての不定期なデータ出力処理が完了する。
【００３３】
このように、このトリガ信号出力部５では、サンプリングデータＤｓ（本発明における入力データ）の電圧値（電気的パラメータの一例）が第１の条件を満たしたとき（この例では、−Ｌ１Ｖ〜Ｌ１Ｖの範囲を超えたとき）に出力されるトリガ検出信号Ｓｄａ（本発明における第１の検出信号）と処理開始指示信号（一例として、記録開始スイッチの操作に伴う操作信号Ｓ１）が出力されたときに出力されるトリガ信号Ｓｔａ（本発明における第３の検出信号）とが出力される第１のトリガ出力条件、および、サンプリングデータＤｓの電圧値が上記の第１の条件とは相違する第２の条件を満たしたとき（この例では、−Ｌ３Ｖ〜Ｌ３Ｖの範囲を超えたとき）に出力されるトリガ検出信号Ｓｄｂ（本発明における第２の検出信号）が出力される第２のトリガ出力条件のいずれかが満たされたときに、ＯＲ回路２３（本発明における処理回路）がトリガ信号Ｓｔを出力する。また、このトリガ信号出力部５では、ＣＰＵ１１（本発明における第３の検出部）が、データ記録処理や信号波形の表示処理の開始を指示する操作スイッチの操作に伴って出力された操作信号Ｓ１、予め規定された処理開始時刻の到来を示す計時信号Ｓ２、およびデータ出力処理の開始を指示する外部装置からの制御信号Ｓ３のいずれかが出力されたときに、本発明における処理開始指示信号が出力されたとしてトリガ信号Ｓｔａ（本発明における第３の検出信号）を出力する。さらに、この波形記録装置１では、ＣＰＵ１１（制御部）が、データ記録処理、データ出力処理、および測定結果表示処理のうちの少なくとも一つを本発明における所定のデータ処理として実行する。
【００３４】
したがって、このトリガ信号出力部５およびＣＰＵ１１で構成されるトリガ信号出力回路、並びに波形記録装置１によれば、複数台の波形記録装置１や複数の測定チャンネルを使用することなく、例えば、入力信号Ｓｉについての処理対象データＤｉ（サンプリングデータＤｓ）の定期的なデータ記録処理（本発明における所定のデータ処理）と、不定期に発生する異常波形Ｗｂについての処理対象データＤｉ（サンプリングデータＤｓ）のデータ記録処理（本発明における所定のデータ処理）とを実行することができる。
【００３５】
なお、本発明は、上記の構成に限定されない。例えば、ＦＰＧＡ内にＡＮＤ回路２２およびＯＲ回路２３を構築して（プログラミングして）トリガ信号出力部５を構成する例について説明したが、本発明はこれに限定されず、各種回路素子を導体パターン上に配置してＡＮＤ回路２２およびＯＲ回路２３を構成することもできる。また、本発明についての理解を容易とするために、１つの測定チャンネルを有する（単一のＡ／Ｄ変換部２を有する）波形記録装置１を例に挙げて説明したが、本発明はこれに限定されず、複数の測定チャンネル（複数のＡ／Ｄ変換部２）を備えて構成することもできる。このような複数の測定チャンネルを有する構成では、トリガ信号出力部５については、各測定チャンネル毎（各Ａ／Ｄ変換部２毎）に別個独立して配設してそれぞれ処理を実行させる構成だけでなく、各測定チャンネルに共通のトリガ信号出力部５を配設して各種の処理を実行する構成を採用することもできる。また、本発明における入力データの電気的パラメータとして電圧を例に挙げて説明したが、これに限らず、電流、周波数および位相などが含まれる。また、温度、湿度および風力などのパラメータを電圧などに変換したものも電気的パラメータに含まれる。
【００３６】
さらに、本発明を波形記録装置１に適用した例について上記したが、波形表示装置等の各種のデータ処理装置（例えば、波形表示装置や波形印刷装置）に本発明を適用することができる。また、本発明に係るデータ処理装置は、Ａ／Ｄ変換部２を備えた処理装置に限定されず、外部装置としての測定装置によって生成されるサンプリングデータＤｓを本発明における入力データとしてデータ処理する構成を採用することもできる。さらに、本発明に係るデータ処理装置は、データ記録部１０や表示部７を備えた処理装置に限定されず、外部装置としての記録装置に処理対象データＤｉを記録させる構成や、外部装置としての表示装置に処理対象データＤｉ（波形データＤｗ）に基づく信号波形の表示を実行させる構成を採用することもできる。また、Ａ／Ｄ変換部２によって生成されるサンプリングデータＤｓをストレージメモリ４内に先入れ先出し法で常時記録する構成の波形記録装置１について説明したが、本発明はこれに限定されず、トリガ信号出力部５からトリガ信号Ｓｔが出力されたときのみに（本発明における第１のトリガ出力条件または第２のトリガ出力条件が満たされたときのみに）、ストレージメモリ４にサンプリングデータＤｓを記録させる構成を採用することもできる。
【図面の簡単な説明】
【００３７】
【図１】波形記録装置１の構成を示すブロック図である。
【図２】波形記録装置１におけるトリガ信号出力部５の構成図である。
【図３】入力信号Ｓｉとトリガ信号Ｓｔａとに基づいてサンプリングデータＤｓを処理対象データＤｉとして記録するタイミングを説明するための説明図である。
【符号の説明】
【００３８】
１  波形記録装置
２  Ａ／Ｄ変換部
３  ストレージコントローラ
４  ストレージメモリ
５  トリガ信号出力部
６  操作部
７  表示部
８  ＲＴＣ
９  通信部
１０  データ記録部
１１  ＣＰＵ
２１ａ，２１ｂ  トリガ検出器
２２  ＡＮＤ回路
２３  ＯＲ回路
Ｄｉ  処理対象データ
Ｄｓ  サンプリングデータ
Ｄｗ  波形データ
Ｓ１  操作信号
Ｓ２  計時信号
Ｓ３  制御信号
Ｓｄａ，Ｓｄｂ  トリガ検出信号
Ｓｉ  入力信号
Ｓｔ，Ｓｔａ，Ｓｔｂ  トリガ信号
【図１】
0005165291.tif 000002
【図２】
0005165291.tif 000003
【図３】
0005165291.tif 000004