(57)【特許請求の範囲】
【請求項１】
シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで酸化膜を50nm以下の厚みに調整した後、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離し、
前記水素イオンの注入は、該水素イオンの注入によって活性層に導入される酸素である、水素拡散を抑制する効果をもたらす因子の総数（ＮＤ）が、ＮＤ＞４．２×１０１４ａｔｏｍｓ／ｃｍ２を満足して行うことを特徴とする半導体基板の製造方法。
【請求項２】
シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから再度50nm以下の厚みの酸化膜を形成し、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離し、
前記水素イオンの注入は、該水素イオンの注入によって活性層に導入される酸素である、水素拡散を抑制する効果をもたらす因子の総数（ＮＤ）が、ＮＤ＞４．２×１０１４ａｔｏｍｓ／ｃｍ２を満足して行うことを特徴とする半導体基板の製造方法。
【請求項３】
シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除く一方、支持基板用ウェーハの表面に50nm以下の厚みの酸化膜を形成し、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離し、
前記水素イオンの注入は、該水素イオンの注入によって活性層に導入される酸素である、水素拡散を抑制する効果をもたらす因子の総数（ＮＤ）が、ＮＤ＞４．２×１０１４ａｔｏｍｓ／ｃｍ２を満足して行うことを特徴とする半導体基板の製造方法。
【請求項４】
シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離し、
前記水素イオンの注入は、該水素イオンの注入によって活性層に導入される酸素である、水素拡散を抑制する効果をもたらす因子の総数（ＮＤ）が、ＮＤ＞４．２×１０１４ａｔｏｍｓ／ｃｍ２を満足して行うことを特徴とする半導体基板の製造方法。
【請求項５】
前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする請求項１ないし４のいずれかに記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせ法による半導体基板の製造方法、特に埋め込み酸化膜の厚みが薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせ法による半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、酸化膜の上にシリコン層、いわゆるＳＯＩ層が形成されたＳＯＩ構造を有する半導体基板は、デバイスの高速化に適合し、また消費電力が低く、高耐圧性や耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウェーハとして適用されている。
【０００３】
この半導体基板は、シリコンウェーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行って内部に酸化膜を形成する、いわゆるＳＩＭＯＸ法のほか、貼り合わせ法と呼ばれる方法が知られている。この貼り合わせ法は、ＳＯＩ層を形成する活性層用ウェーハと支持基板となる支持基板用ウェーハの少なくとも一方に酸化膜を形成し、その酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、その後活性層用ウェーハを薄膜化することによって、絶縁膜である埋め込み酸化膜上にＳＯＩ層が形成された半導体基板を製造するものである。
【０００４】
さらに、貼り合わせ法は、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。）、ＥＬＴＲＡＮ法等に分類できる。中でも、イオン注入剥離法は、活性層の結晶性および活性層の膜厚均一性が良好であり、また表面の平坦度も得られることから多用されている。
【０００５】
このイオン注入剥離法による半導体基板の製造手順を、図１に示す。すなわち、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、これらのうちの少なくとも一方のウェーハ（図示の場合は活性層用ウェーハ１）に酸化膜３を形成し（工程（ｂ））、その後活性層用ウェーハ１に水素イオン（或いは不活性ガスイオン）を注入して活性層用ウェーハ１の内部にイオン注入層４を形成する（工程（ｃ））。そして、活性層用ウェーハ１のイオンを注入した方の面を酸化膜３を介して支持基板用ウェーハ２と貼り合わせた（工程（ｄ））後、剥離熱処理を加えてイオン注入層４を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｅ））、その後、活性層表面に形成されているダメージ層を除去するために、再度酸化処理を施して（工程（ｆ））から、この酸化膜を除去する工程（ｇ）を経たのち、平坦化処理を施して、埋め込み酸化膜５上にシリコン層６が形成された半導体基板７が製造される。
【０００６】
さて、近年の半導体デバイスの高集積化に伴い、より高品質のＳＯＩウェーハの製造が求められており、従来に比し埋め込み酸化膜を薄く、例えば20ｎｍ程度の厚みまで薄くしたり、或いは酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせウェーハに対する要求が高まっている。
【０００７】
ここで、上記のイオン注入剥離法により貼り合わせウェーハを製造する際、埋め込み酸化膜を薄く、または酸化膜を設けることなくウェーハを作製するには、活性層用ウェーハと支持基板用ウェーハのいずれかに形成する酸化膜を薄くするか、形成しないで、ウェーハ同士を貼り合わせることになる。
【０００８】
ところが、埋め込み酸化膜を設けない場合を含め、酸化膜の薄いウェーハを作製するに当って、ウェーハの貼り合わせ後に剥離熱処理を行う際に、支持基板用ウェーハと酸化膜との間にブリスタが発生したり、酸化膜から活性層に至るボイドが発生していた。
【０００９】
すなわち、従来、貼り合わせ法に従って半導体基板を作製する際には、その貼り合わせ界面に上記ボイドやブリスタと呼ばれる欠陥が発生することがある。特に、これらボイドやブリスタの欠陥は、２枚の半導体基板の間に存在する埋め込み酸化膜の厚みが薄くなると多発する傾向にあり、酸化膜を薄く、または酸化膜のない、貼り合わせ半導体ウェーハの製造では大きな問題となっている。
【００１０】
ここに、特許文献１には、２枚の半導体ウェーハの間に存在する埋め込み酸化膜の厚さが薄くなるとボイドやブリスタが多発するため、その対策として、活性層ウェーハの厚みを増やして活性層側の厚みを増して活性層側の硬度を上げることが提案されている。
【特許文献１】特開２００４−２５９９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、活性層を厚くしても埋め込み酸化膜が薄ければボイドやブリスタは発生する。
また、活性層についても薄膜化が進むなか、硬度を上げるために途中工程での活性層の厚みを厚くすることは、その後の薄膜化の加工に手間を要し、また品質を劣化させる原因になる。すなわち、途中工程での活性層の厚みが厚い場合、最終的な活性層の厚みを得るためには、熱酸化＋酸化膜除去あるいは、研削や研磨加工にて薄膜化する必要があり、この加工量（酸化量、エッチング量、研削量および研磨量）が増えると、活性層の膜厚均一性を劣化させる。
【００１２】
そこで、本発明の目的は、従来に比して酸化膜の厚みが薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせウェーハにおいても、ボイドまたはブリスタと呼ばれる欠陥の発生を抑制するための方途を与えるところにある。
【課題を解決するための手段】
【００１３】
発明者らは、貼り合わせウェーハの製造において、酸化膜の厚みが薄い場合にボイドまたはブリスタと呼ばれる欠陥が多発することの原因について鋭意究明したところ、
以下の知見を得るに到った。
【００１４】
すなわち、ボイドやブリスタは、活性層中に注入した水素イオンが剥離熱処理時に貼り合せ界面に拡散して水素ガスとなり、活性層用ウェーハと支持基板用ウェーハとの結合強度が弱まるために発生する。活性層用ウェーハに形成した酸化膜が厚い場合、水素イオン注入時に注入エネルギーが大きいために、水素イオンが酸化膜中の酸素をはじき出し、活性層に酸素が注入されるという現象が起こる。
【００１５】
この活性層用ウェーハを支持基板用ウェーハと貼り合わせ、剥離熱処理を行うと、今度は活性層に注入された酸素が、水素イオンをトラップし、水素の貼り合わせ界面への拡散を抑制する結果、ボイドやブリスタと呼ばれる欠陥の発生が抑制されていたことが新たに判明した。さらに、活性層に適量の酸素が注入されると、活性層用ウェーハが硬くなることも、ボイドやブリスタの発生抑制に寄与していることも判明した。
【００１６】
これに対して、埋め込み酸化膜の厚みを薄くするために活性層用ウェーハに形成する酸化膜を薄くした場合、すなわち図１の工程（ｂ）の段階において酸化膜厚を薄く形成した場合、次工程（ｃ）において水素イオンの注入によってはじき出されて活性層に注入される酸素の濃度が小さくなる結果、剥離熱処理時に水素の拡散を抑えきれず、ボイドやブリスタと呼ばれる欠陥が発生していたのである。
【００１７】
かような知見に基づいて、酸化膜の厚みを薄くする場合にあっても、活性層に適量の酸素を注入することのできる手法について、様々な角度から検討を行った。
発明者らは、まず、上記した酸素による水素拡散抑制効果を因子毎に分けて検討するに当り、次式（ａ）を導入した。
ＮＤ＝ＮＨＯ＋ＮＩＯ＋ＮＩＤ  ---（ａ）
ここで、ＮＤ：水素拡散抑制効果をもたらす因子の総数
ＮＨＯ：水素イオン注入によって活性層に導入される酸素
ＮＩＯ：水素以外のイオン注入によって活性層に導入される酸素
ＮＩＤ：水素以外のイオン注入によって活性層に導入される欠陥
【００１８】
上記（ａ）式に基づいて、種々の事例を検討して、酸化膜の厚みを薄くする場合に欠陥を回避するための最適な条件を模索した。
初めに、従来の手法として、通常の膜厚：150nmで酸化膜を形成した活性層用ウェハに、注入エネルギー：50keVおよびドーズ量：６×1016atoms/cm2にて水素イオン注入を行った場合において、欠陥のない良製品は、二次イオン質量分析法：Secondary Ion Mass Spectrometry（SIMS）データより、
ＮＨＯ＝4.2×1014atoms/cm2
であった。また、水素以外のイオンを注入していないことから
ＮＩＯ＝ＮＩＤ＝０
であり、
ＮＤ＞4.2×1014atoms/cm2
であれば良いことになる。
【００１９】
次に、酸化膜の厚みを変えた際に、水素イオン注入のみで上記の良製品が得られる条件を満たす場合を考える。
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（ｂ）
とすると
ＮＨＯ＝4.2×1014atoms/cm2、ＤＨ＝６×1016atoms/cm2およびｔｂｏｘ＝150nmから
ｋＨＯ＝4.2×1014／{（６×1016）×（150×10-7）}＝4.67×10２（/cm）
上記（ｂ）式より、ＤＨ（水素ドーズ量）とｔｂｏｘ（酸化膜厚）との関係は
ＤＨ＝Ａ・１／ｔｂｏｘ
Ａ＝ＮＨＯ／ｋＨＯ
となる。
この関係について、ＤＨおよびｔｂｏｘにて整理した結果を、図２に示す。この図において、水素ドーズ量の上限を超えると自己剥離を起こし、一方下限を下回ると熱処理で剥離しないことになるため、水素ドーズ量は上下限内に設定することが前提になる。
【００２０】
以上の関係を踏まえ、酸化膜の厚みを50nm以下に薄くするような場合を検討すると、水素注入のみでＮＤを満たすことが難しいことは、図２に示されるとおりである。
従って、ＮＤを満たすには、少なくとも水素注入時には酸化膜の厚みを確保しておく必要のあることが、新たに判明したのである。ここに、水素イオンを注入する際に活性層用ウェーハに形成した酸化膜が適正な厚みを持つことが極めて重要であることを見出し、本発明を完成するに到った。
【００２１】
すなわち、本発明の要旨は次の通りである。
（１）シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで酸化膜を50nm以下の厚みに調整した後、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第１発明）。
【００２２】
（２）シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから再度50nm以下の厚みの酸化膜を形成し、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離することを特徴とする半導体基板の製造方法(第２発明)。
【００２３】
（３）シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除く一方、支持基板用ウェーハの表面に50nm以下の厚みの酸化膜を形成し、該酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離することを特徴とする半導体基板の製造方法(第３発明)。
【００２４】
（４）シリコン層を形成する活性層用ウェーハに50nm超500nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入してイオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記イオン注入層にて剥離することを特徴とする半導体基板の製造方法(第4発明)。
【００２５】
（５）前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする上記（１）ないし（４）のいずれかに記載の半導体基板の製造方法。
【００２６】
ここで、酸化膜の製品厚みとは、最終的に作製された半導体基板における埋め込み酸化膜の厚みである。
【発明の効果】
【００２７】
本発明によれば、従来に比して酸化膜の厚みが50nm以下と薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せた、半導体基板を、ボイドまたはブリスタと呼ばれる欠陥を発生することなしに、すなわち安定した品質の下に製造することができる。
【発明を実施するための最良の形態】
【００２８】
次に、本発明の方法について、図面を参照して詳しく説明する。
本発明は、従来に比して酸化膜の製品厚みが50nm以下と薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せて、半導体基板を製造する際に、酸化膜を50nm以下の製品厚みに比して厚い状態にて水素イオンを注入することによって、酸化膜中の酸素をはじき出し、活性層に必要とする酸素を注入するところに特徴があり、その具体的手法を以下で個別に説明する。
【００２９】
図３に示す第１発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜３を形成し（工程（ｂ））、その後活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層４を形成する（工程（ｃ））。
【００３０】
ここで、活性層用ウェーハ１に熱酸化処理を施して酸化膜３を形成するに当り、該酸化膜３の厚みを50nm超500nm以下に調整すること、より好ましくは100nm以上300nm以下の範囲に調整することが肝要である。なぜなら、酸化膜の厚みが50nm以下では、水素イオンにより活性層に注入される酸素量が少なくなって、剥離時のブリスタが発生しやすくなり、一方酸化膜厚が500nmを超えると、ダメージ層除去後に必要な活性層厚を得るために、水素イオン注入時の注入エネルギーを高くする必要があり、注入時に活性層へ導入されるダメージ量が増加することになる。
【００３１】
次いで、活性層用ウェーハ１の酸化膜３を製品厚み、具体的には50nm以下まで低減する（工程（ｄ））。ここでは、酸化膜３を減厚するには、例えばフッ酸を主成分とするエッチング液による化学研磨処理（以下、ＨＦ処理という）を用いることができる。
その後、イオン注入側の減厚後の酸化膜３を介して支持基板用ウェーハ２と貼り合わせ（工程（ｅ））、剥離熱処理を施してイオン注入層４を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｆ））、その後再度酸化処理を施して（工程（ｇ））から、この酸化膜を除去する工程（ｈ）を経たのち、平坦化処理を施して（工程（ｉ））、埋め込み酸化膜５上にシリコン層６が形成された半導体基板７が製造される。
【００３２】
ここで、平坦化処理として、ＡｒまたはＨ２雰囲気において１１００℃以上の高温で熱処理を施すことが好ましい。
【００３３】
以上の手法では、特に工程（ｂ）において必要厚みの酸化膜３を形成し、そのまま工程（ｃ）において水素イオンの注入を行うことによって、ここではじき出された十分な酸素に起因して、工程（ｆ）の剥離熱処理時に水素の貼り合わせ界面への拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜厚の薄い半導体基板が得られる。
【００３４】
次に、図４に示す第２発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜３を形成し（工程（ｂ））、その後活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層４を形成する（工程（ｃ））。
ここで、活性層用ウェーハ１に熱酸化処理を施して酸化膜３を形成するに当り、該酸化膜３の厚みを適正に調整することは、図３に示した方法と同様である。
【００３５】
次いで、活性層用ウェーハ１の酸化膜３を例えばＨＦ処理にて全て取り除いて（工程（ｄ））から、再度製品厚み、具体的には50nm以下の厚みの酸化膜を形成する（工程（ｅ））。その後、イオン注入側に形成した新たな酸化膜３´を介して支持基板用ウェーハ２と貼り合わせ（工程（ｆ））、剥離熱処理を施してイオン注入層４を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｇ））た後、再度酸化処理を施して（工程（ｈ））から、この酸化膜を除去する工程（ｉ）を経たのち、平坦化処理を施して（工程（ｊ））、埋め込み酸化膜５上にシリコン層６が形成された半導体基板７が製造される。
【００３６】
以上の手法においては、特に工程（ｂ）において必要厚みの酸化膜３を形成し、そのまま工程（ｃ）において水素イオンの注入を行うことによって、ここではじき出された十分な酸素に起因して、工程（ｇ）の剥離熱処理時に水素の貼り合わせ界面への拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜厚の薄い半導体基板が得られる。
【００３７】
また、図５に示す第３発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜３を形成し（工程（ｂ））、その後活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層４を形成する（工程（ｃ））。
ここで、活性層用ウェーハ１に熱酸化処理を施して酸化膜３を形成するに当り、該酸化膜３の厚みを適正に調整することは、図３に示した方法と同様である。
【００３８】
次いで、活性層用ウェーハ１の酸化膜３を例えばＨＦ処理にて全て取り除く（工程（ｄ））一方、支持基板用ウェーハ２の表面に製品厚み、具体的には50nm以下の厚みの酸化膜３を形成する（工程（ｅ））。その後、支持基板用ウェーハ２に形成した酸化膜３を介して支持基板用ウェーハ２と活性層用ウェーハ１とを貼り合わせ（工程（ｆ））、剥離熱処理を施してイオン注入層４を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｇ））た後、再度酸化処理を施して（工程（ｈ））から、この酸化膜を除去する工程（ｉ）を経たのち、平坦化処理を施して（工程（ｊ））、埋め込み酸化膜５上にシリコン層６が形成された半導体基板７が製造される。
【００３９】
以上の手法においては、特に工程（ｂ）において必要厚みの酸化膜３を形成し、そのまま工程（ｃ）において水素イオンの注入を行うことによって、ここではじき出された十分な酸素に起因して、工程（ｇ）の剥離熱処理時に水素の貼り合わせ界面への拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜厚の薄い半導体基板が得られる。
【００４０】
さらに、図６に示す第４発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜３を形成し（工程（ｂ））、その後活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層４を形成する（工程（ｃ））。
ここで、活性層用ウェーハ１に熱酸化処理を施して酸化膜３を形成するに当り、該酸化膜３の厚みを適正に調整することは、図３に示した方法と同様である。
【００４１】
次いで、活性層用ウェーハ１の酸化膜３を例えばＨＦ処理にて全て取り除いて（工程（ｄ））から、活性層用ウェーハ１と支持基板用ウェーハ２とを貼り合わせ（工程（ｅ））、剥離熱処理を施してイオン注入層４を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｆ））た後、再度酸化処理を施して（工程（ｇ））から、この酸化膜を除去する工程（ｈ）を経たのち、平坦化処理を施して（工程（ｉ））、支持基板用ウェーハ２上にシリコン層６が形成された半導体基板７が製造される。
【００４２】
以上の手法においては、特に工程（ｂ）において必要厚みの酸化膜３を形成し、そのまま工程（ｃ）において水素イオンの注入を行うことによって、ここではじき出された十分な酸素に起因して、工程（ｆ）の剥離熱処理時に水素の貼り合わせ界面への拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜のない半導体基板が得られる。
【００４３】
なお、図３ないし図６に示したいずれの手法においても、活性層用ウェーハ１と支持基板用ウェーハ２との貼り合わせに先立ち、貼り合わせ界面の接着強度を上げるために、プラズマ処理を行うことが好ましい。すなわち、プラズマ処理は、貼り合わせ表面の活性化および、表面に付着した有機物を除去する効果があり、その結果、貼り合わせ界面の接着強度が改善され、ボイドやブリスターの低減につながる。
また、このプラズマ処理条件に関しては、特に限定するものではなく、一般的に酸素、窒素または水素等のガス雰囲気中にて数十秒間にわたり処理することにより同様の効果が期待できる。
【実施例】
【００４４】
［比較例１］
図１に示すところに従って、活性層用ウェーハの表面に150nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００４５】
［比較例２］
図１に示すところに従って、活性層用ウェーハの表面に20 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００４６】
［比較例３］
図１に示すところに従って、活性層用ウェーハの表面に20 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、ここで、さらに活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマで処理してから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００４７】
［発明例１（第１発明）］
図３に示すところに従って、活性層用ウェーハの表面に150 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、HF処理にて酸化膜を20 nmの厚さになるまで薄くした後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００４８】
［発明例２（第２発明）］
図４に示すところに従って、活性層用ウェーハの表面に150 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、HF処理にて酸化膜を全て取り除いた後、この活性層用ウェーハを400℃以下の低温で酸化して厚さ20 nmの酸化膜を形成し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００４９】
［発明例３（第３発明）］
図５に示すところに従って、活性層用ウェーハの表面に150 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、HF処理にて酸化膜を全て取り除いた活性層用ウェーハと、表面を酸化して厚さ20 nmの酸化膜を形成した支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００５０】
［発明例４（第４発明）］
図６に示すところに従って、活性層用ウェーハの表面に150 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、HF処理にて酸化膜を全て取り除いた後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
【００５１】
［発明例５〜８］
発明例１〜４において、活性層用ウェーハと支持基板用ウェーハとを貼り合わせるに先立ち、活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマ処理してから貼り合せた。なお、プラズマ処理は、酸素ガスで置換されたチャンバー内を真空状態にした後、２０秒間保持する条件にて行った。
【００５２】
以上の各手法で得られた半導体基板について、高輝度集光灯下及び蛍光灯下での目視によって、欠陥数を計測した。その調査結果を表１に示すように、本発明に従って得られた半導体基板は、埋め込み酸化膜が薄くまたは酸化膜がない場合にあっても欠陥の発生が抑制されていることがわかる。
【００５３】
【表１】
0005135713.tif 000002
【図面の簡単な説明】
【００５４】
【図１】従来の貼り合わせ法による半導体基板の製造手順を示す工程図である。
【図２】良製品を得るための水素ドーズ量および酸化膜厚の範囲を示す図である。
【図３】本発明に従う半導体基板の製造手順を示す工程図である。
【図４】本発明に従う半導体基板の製造手順を示す工程図である。
【図５】本発明に従う半導体基板の製造手順を示す工程図である。
【図６】本発明に従う半導体基板の製造手順を示す工程図である。
【符号の説明】
【００５５】
１  活性層用ウェーハ
２  支持基板用ウェーハ
３  酸化膜
４  イオン注入層
５  埋め込み酸化膜
６  シリコン層
７  半導体基板
【図１】
0005135713.tif 000003
【図２】
0005135713.tif 000004
【図３】
0005135713.tif 000005
【図４】
0005135713.tif 000006
【図５】
0005135713.tif 000007
【図６】
0005135713.tif 000008