(57)【特許請求の範囲】
【請求項１】
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、
結晶粒列の中の複数の結晶粒を含み、結晶粒の長手方向に電流が流れるように形成されたソース領域及びドレイン領域と、を備えた薄膜トランジスタであって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成されていること、及び、
前記ソース領域と前記ドレイン領域の間に設けられるチャネル領域の、ゲート絶縁膜に対向する面の方位が、｛００１｝から｛１１２｝の範囲にあること、
を特徴とする薄膜トランジスタ。
【請求項２】
前記結晶粒の結晶成長方向の方位が、＜１１０＞に優先的に配向していることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記結晶粒は、長さが４μmから1５μmまでの範囲内、幅が０.２μmから０．６μmまでの範囲内にあることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記非単結晶半導体薄膜は、厚さが５０ｎｍより薄いこと、
を特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、
結晶粒列の中の複数の結晶粒を含み、結晶粒の長手方向に電流が流れるように形成されたソース領域及びドレイン領域と、を備えた薄膜トランジスタであって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成されていること、及び、
結晶成長方向と直交する前記幅方向の方位が、結晶成長方向を軸に＜１１０＞から＜１１１＞の範囲で回転した方向に優先的に配向していること、
を特徴とする薄膜トランジスタ。
【請求項６】
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、を備えた半導体装置であって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成され、
その結晶成長方向の方位は、＜１１０＞に優先的に配向していること、及び、
結晶成長方向と直交する前記幅方向の方位は、結晶成長方向を軸に＜１１０＞から＜１１１＞の範囲で回転した方向に優先的に配向していること、
を特徴とする半導体装置。
【請求項７】
前記結晶粒は、長さが４μmから1５μmまでの範囲内、幅が０.２μmから０．６μmまでの範囲内にあることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記非単結晶半導体薄膜は、厚さが５０ｎｍより薄いことを特徴とする請求項６に記載の半導体装置。
【請求項９】
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、を備えた半導体装置であって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成され、
前記結晶粒の膜面の法線方向の方位は、結晶成長方向を軸に｛１００｝から｛１１２｝の範囲で回転した方向に優先的に配向していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、半導体装置、表示装置、結晶化方法及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（以下ＴＦＴと略す）は、全てのものの表面に形成できると言う特徴を有するため、例えば表示装置の表示パネル面上に、表示のための回路を直接形成することが可能である。開発初期の段階のＴＦＴでは、基板上に堆積された非晶質シリコン膜の中に、チャネル領域が形成されていた。現在のＴＦＴでは、非晶質シリコン膜を結晶化して形成された多結晶シリコン膜の中に、チャネル領域が形成されている。これによって、キャリア移動度が１０倍程度高速化される。
【０００３】
上記の多結晶シリコン膜は、粒径が０．１μｍ程度の微細な単結晶が不規則に散在する組織を有している。この多結晶シリコン膜の中にチャネル領域を形成したＴＦＴでは、微細な単結晶のために、チャネル領域に多数の結晶粒界が存在する。結晶粒界は、チャネル領域の中を移動する電子または正孔に対して抵抗性を示す。結晶粒界の数が、隣り合うＴＦＴ間で異なるために、各ＴＦＴの特性にバラツキが生ずる。このように、多結晶シリコン膜の中に作られたＴＦＴでは、ＴＦＴ間に特性のバラツキが生ずると言う問題があった。
【０００４】
本願発明者らは、シリコンウエハに形成されたトランジスタと同等の特性を備えたトランジスタを得ることを目的として、１または複数のＴＦＴを一つの単結晶粒の中に形成できるような、大きなサイズの結晶粒を形成するための結晶化方法を提案し（表面科学Ｖｏｌ２１．Ｎｏ５、Ｐ２７８―２８７（２０００））、その工業化技術の開発を進めている。単結晶粒の中にＴＦＴを形成することにより、チャネル領域内に結晶粒界が存在する従来のＴＦＴとは異なり、結晶粒界によるトランジスタ特性への悪影響がなく、ＴＦＴ特性が大幅に改善される。
【０００５】
これまで、液晶表示装置などの表示装置の駆動回路は、表示パネルであるガラス基板上に堆積された非晶質半導体膜または多結晶半導体膜の中に形成されていた。ＩＴ市場の拡大に伴い、取り扱われる情報がデジタル化され、その処理が高速化されるため、表示装置にも高画質化が要求される。この要求を満足するため、例えば各画素を駆動するＴＦＴを、結晶性の半導体の中に形成することが好ましい。これによって、スイッチング速度が増大して、高画質化が可能となる。
【０００６】
更に、表示装置には、画素スイッチング回路の他に、デジタル映像データをアナログ映像信号に変換するＤＡ変換器や、デジタル映像データを加工するゲートアレイ等の信号処理回路や、信号線駆動回路及び走査線駆動回路のような駆動回路などがある。これらの回路を、画素スイッチング回路と同一の表示パネル基板上に一体化すると言う要求がある。このような要求を満足するためには、更にキャリア移動度の高いＴＦＴを開発する必要がある。
【非特許文献１】表面科学 Vol.２１．No.５、P.２７８―２８７（２０００）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の課題を解決するために成されたものであり、本発明の目的は、高い移動度を備え、且つ移動度や閾値電圧特性のバラツキの小さい薄膜トランジスタを提供することにある。更に、本発明の目的は、上記特性を備えた半導体装置、上記薄膜トランジスタを構成要素として含む表示装置、上記特性を実現するための結晶化方法、及び上記薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の薄膜トランジスタは、
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜（即ち、アモルファスシリコンまたはポリシリコンの薄膜）と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、
結晶粒列の中の複数の結晶粒を含み、結晶粒の長手方向に電流が流れるように形成されたソース領域及びドレイン領域と、を備えた薄膜トランジスタであって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成されていること、を特徴とする。
【０００９】
好ましくは、前記結晶粒の結晶成長方向の方位は、＜１１０＞に優先的に配向している。
【００１０】
上記の薄膜トランジスタにおいて、好ましくは、前記ソース領域と前記ドレイン領域の間に設けられるチャネル領域の、ゲート絶縁膜に対向する面の方位は、｛００１｝から｛１１２｝の範囲にある。
【００１１】
好ましくは、前記結晶粒は、長さが４μmから1５μmまでの範囲内、幅が０.２μmから０．６μmまでの範囲内にある。
【００１２】
好ましくは、前記非単結晶半導体薄膜は、厚さが５０ｎｍより薄い。
【００１３】
好ましくは、結晶成長方向と直交する前記幅方向の方位は、結晶成長方向を軸に＜１１０＞から＜１１１＞の範囲で回転した方向に優先的に配向している。
【００１４】
本発明の半導体装置は、
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と、を備えた半導体装置であって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成され、
その結晶成長方向の方位は、＜１１０＞に優先的に配向していること、を特徴とする。
【００１５】
上記の半導体装置において、好ましくは、前記結晶粒は、長さが４μmから1５μmまでの範囲内、幅が０.２μmから０．６μmまでの範囲内にある。
【００１６】
好ましくは、前記非単結晶半導体薄膜は、厚さが５０ｎｍより薄い。
【００１７】
好ましくは、結晶成長方向と直交する前記幅方向の方位は、結晶成長方向を軸に＜１１０＞から＜１１１＞の範囲で回転した方向に優先的に配向している。
【００１８】
本発明の半導体装置は、
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成された結晶粒列と；を備えた半導体装置であって、
前記結晶粒は、前記非単結晶半導体薄膜に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成され、
前記結晶粒の膜面の法線方向の方位は、結晶成長方向を軸に｛１００｝から｛１１２｝の範囲で回転した方向に優先的に配向していること、を特徴とする。
【００１９】
本発明の表示装置は、
基板と、
基板上に直接的または間接的に設けられた非単結晶半導体薄膜と、
非単結晶半導体薄膜の中に結晶種を発生させ、次いで各結晶種から前記長手方向に結晶を成長させることによって形成され、長手方向に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成される結晶粒列と、
結晶粒列の中の複数の結晶粒を含み、前記長手方向に電流が流れるように形成されたソース領域及びドレイン領域を有する薄膜トランジスタと、
薄膜トランジスタにより構成される画素スイッチング回路と、
を備えていることを特徴とする。
【００２０】
本発明の結晶化方法は、
基板上に直接的または間接的に非単結晶半導体薄膜を形成し、
非単結晶半導体薄膜上に、レーザ光の一部を吸収する光吸収性の絶縁膜を形成し、
前記絶縁膜の表面で連続する複数の逆ピークパターン状の光強度分布を有するレーザ光を、前記絶縁膜に照射して、前記非単結晶半導体薄膜に、長手方向に伸び且つ幅方向に互いに隣接して配置され、その長手方向の方位が＜１１０＞に優先的に配向して結晶化された帯状の結晶粒により構成される結晶粒列を形成すること、を特徴とする。
【００２１】
上記の結晶化方法において、好ましくは、前記逆ピークパターン状の光強度分布は、極大強度部の光強度を１としたとき、極小強度部の光強度が０．５から０．８までの範囲内にある。
【００２２】
本発明の薄膜トランジスタの製造方法は、
基板上に直接的または間接的に非単結晶半導体薄膜を形成し、
非単結晶半導体薄膜上に、レーザ光の一部を吸収する光吸収性の絶縁膜を形成し、
前記絶縁膜の表面で連続する複数の逆ピークパターン状の光強度分布を有するレーザ光を、前記絶縁膜に照射して、前記非単結晶半導体薄膜に、長手方向に伸び且つ幅方向に互いに隣接して配置され、その長手方向の方位が＜１１０＞に優先的に配向して結晶化された帯状の結晶粒により構成される結晶粒列を形成し、
前記結晶粒列の中の複数の結晶粒を含む領域に、前記長手方向に電流が流れるようにソース領域及びドレイン領域を形成すること、を特徴とする。
【発明の効果】
【００２３】
本発明によれば、高い移動度を備え、移動度や閾値電圧特性のバラツキの小さいＴＦＴを得ることができる。
【発明を実施するための最良の形態】
【００２４】
次に、添付の図面を参照しながら、本発明の好ましい実施形態について説明する。各図において、同一部分には同一符号を付与し、重複する説明を省略する。
【００２５】
ＴＦＴのチャネル領域における移動度と、チャネル領域が形成される結晶の配向面との間には、図１に示す関係にあることが見出された。図１には、ＴＦＴのソース領域がＳで、ドレイン領域がＤで示され、ＳとＤ間の電流の向きが矢印で示されている。
【００２６】
基板上の非晶質シリコン膜にレーザ光を照射して、横方向（i.e.基板表面に平行な方向）且つ一方向に結晶を成長させると、基板上に結晶化領域が作られる。図１の上段に示されている特性は、結晶成長方向が＜１１０＞の結晶化領域にＴＦＴを形成したときのＴＦＴの移動度特性である。ＴＦＴのゲート絶縁膜と接するチャネル領域の表面の結晶方位が｛００１｝〜｛１１２｝のとき、移動度μＥＦは、最も高く、６８５〜５００｛ｃｍ２／Ｖｓ｝である。チャネル領域の表面の結晶方位が｛１１０｝のとき、移動度μＥＦは、４５０〜３００｛ｃｍ２／Ｖｓ｝である。チャネル領域の表面の結晶方位が｛１１１｝のとき、移動度μＥＦは、３００〜２３０｛ｃｍ２／Ｖｓ｝である。
【００２７】
図１に下段に示されている特性は、結晶成長方向が＜１００＞の結晶化領域にＴＦＴを形成したときの移動度特性である。チャネル領域の表面の結晶方位が｛００１｝のとき、移動度μＥＦは、５００｛ｃｍ２／Ｖｓ｝である。チャネル領域の表面の結晶方位が｛０１０｝のとき、移動度μＥＦは、３４６｛ｃｍ２／Ｖｓ｝である。
【００２８】
上記データから、チャネル領域の表面の結晶方位が｛００１｝〜｛１１２｝のとき、最高の移動度μＥＦを有するＴＦＴが製造されることが分かる。
【００２９】
上記のＴＦＴは、下記のステップにより製造される：基板上に直接的または間接的に非単結晶半導体薄膜を形成する；非単結晶半導体薄膜にレーザ光を照射して結晶種を発生させ、次いで各結晶種から横方向（i.e.基板表面に平行な方向）且つ一方向に結晶を成長させる、これよって、長手方向（i.e.結晶成長方向）に伸び且つ幅方向に互いに隣接して配置された帯状の結晶粒により構成される結晶粒列が得られる；結晶粒列の中の複数の結晶粒を含む領域に、結晶粒の長手方向に電流が流れるように、ソース領域及びドレイン領域を形成する。
【００３０】
次に、上記ＴＦＴについて、図２、図３を参照して更に具体的に説明する。図２は、非晶質シリコン膜を結晶化することにより得られた結晶粒列を、拡大して示す平面図である。図３は、図２の結晶粒列でチャネル領域が構成されたＴＦＴの構成を説明するための断面図である。基板１（例えばガラス基板）の上には、下地絶縁膜、例えばＳｉＯ２膜２が設けられている。このＳｉＯ２膜２上には、非単結晶半導体膜、例えば非晶質シリコン膜が設けられている。非晶質シリコン膜は、５０ｎｍ以下の厚さ、例えば３０ｎｍの厚さに堆積されている。
【００３１】
上記非晶質シリコン膜の薄膜から、ＰＭＥＬＡ法により、図２に示すように、細長い結晶粒４が幅方向に互いに隣接して配置された結晶粒列５が形成される。結晶粒４は、幅より結晶成長方向に長い帯状の形状で、長さが４μmから１５μmまで、幅が０.２から０．６μmまでである。結晶粒４の成長方向の方位は、＜１１０＞に優先的に配向している。
【００３２】
上記結晶粒列５は、結晶粒４が幅方向に配置されたものである。この結晶粒列５を利用して、ＴＦＴ６が形成されている。このＴＦＴ６は、各結晶粒界７に沿って電子及び正孔が移動するように、ソース領域Ｓ及びドレイン領域Ｄが設けられている。換言すれば、ソース領域Ｓ及びドレイン領域Ｄは、電流（正孔の移動方向）が結晶成長方向に流れるように形成されている。
【００３３】
ソース領域Ｓ及びドレイン領域Ｄの間に形成されるチャネル領域Ｃは、図２に示すように、複数の、例えば隣接する４〜５の結晶粒４に跨って形成されている。チャネル領域において、結晶粒４の幅は、その長手方向の位置にかかわらずほぼ一定である。ソース領域Ｓ及びドレイン領域Ｄの間に形成されるチャネル領域Ｃの上には、ゲート絶縁膜８、例えばチャネル領域Ｃの表面酸化膜とＳｉＯ２膜の積層膜が設けられている。
【００３４】
チャネル領域Ｃのゲート絶縁膜８と対向する面の配向が、｛００１｝から｛１１２｝の範囲にあることが、良好な移動度特性を得る条件である。ゲート絶縁膜８上には、ゲート電極９が設けられている。このようにして、ＴＦＴ６が構成されている。図２において、１１は、結晶成長開始点を示している。
【００３５】
次に、図２に示す結晶粒列５について、具体的に説明する。結晶粒４の成長開始点１１からの距離と、結晶粒４の幅との間の関係が、図４及び図５に示されている。図４は、結晶成長開始点１１からの距離と平均幅との間の関係を、各厚さの非晶質シリコン（１００〜３０ｎｍ）について示している。また、図５は、非晶質シリコン膜の厚さと、結晶成長終了点における平均幅との間の関係を示す別の例である。
【００３６】
図４、図５は、非晶質シリコン膜の厚さが薄くなると、幅方向の成長が飽和状態になる位置が結晶成長開始点１１に近くなり、ＴＦＴ６のチャネル領域を形成できる領域が広くなることを示し、且つ、平均幅が狭くなること示している。換言すれば、幅方向の成長が飽和状態を示す領域が広いことは、結晶化領域のより広い範囲に、移動度や閾値電圧特性のバラツキの無いＴＦＴ６を、形成することができることを意味している。
【００３７】
幅方向の成長が飽和特性を示す領域にＴＦＴ６（図３）を形成することにより、チャネル領域Ｃ内を移動する電子または正孔が、結晶粒界７と平行に移動する。電子または正孔が結晶粒界７と平行に移動することは、当該ＴＦＴの移動度を高くし、更に、移動度特性（μＦＥ）や閾値電圧特性（Ｖｔｈ）のバラツキを小さくする。
【００３８】
結晶化領域を有効に利用するためには、より薄い非晶質シリコン膜を形成することが必要である。幅が狭くなるに従い、一つのＴＦＴ６を形成するのに必要な、隣接して配置された結晶粒の数が増加する。結晶粒の数の増加により、同様に、当該ＴＦＴ６の移動度特性（μＦＥ）や閾値電圧特性（Ｖｔｈ）のバラツキを小さくすることができる。例えば、非晶質シリコン膜の厚さが１００μｍの場合、幅の飽和開始位置は、結晶成長開始点１１（図２）から３．５μｍの位置である。
【００３９】
これに対して、非晶質シリコン膜の厚さが５０μｍの場合、幅の飽和開始位置は、結晶成長開始点１１から０．５μｍの位置である。非晶質シリコン膜の厚さが３０μｍの場合、幅の飽和開始位置は、結晶成長開始点１１から０．５μｍの位置である。このように、非晶質シリコン膜の厚さが５０μｍより薄いとき、結晶化領域の広範囲に、移動度特性（μＦＥ）や閾値電圧特性（Ｖｔｈ）のバラツキの小さいＴＦＴ６を、製造することができる。結晶粒４の長さが４μｍから１５μｍまでのとき、幅が０．２μｍから０．６μｍまでの範囲で、移動度特性（μＦＥ）や閾値電圧特性（Ｖｔｈ）のバラツキの小さいＴＦＴ６を製造することができる。
【００４０】
図６、図７、図８には、非晶質シリコン膜の厚さと、結晶配向との間の関係が示されている。これらの図は、それぞれ、膜面の法線方向の結晶方位、結晶成長方向の結晶方位、幅方向の結晶方位を、非晶質シリコン膜の厚さと関連付けて示している。これらの図は、各厚さにおける各非晶質シリコン膜の結晶組織を、ＥＢＳＰ（Electron Back Scattering Diffraction Pattern）により解析した結果を示すものであり、結晶組織の形態と配向を示す逆極点図がマップ形式で示されている。
【００４１】
図７から、非晶質シリコン膜の厚さが５０ｎｍより薄い場合、長手方向即ち結晶成長方向の方位が、＜１１０＞に優先的に配向していることがわかる。更に、上記結晶粒の膜面の法線方向の方位は、結晶成長の方向を軸に、｛１００｝から｛１１２｝の範囲で回転した方位に優先的に配向している。例えば、結晶成長方向が＜１１０＞に優先的に配向していて、かつ法線方向の方位が｛１００｝〜｛１１２｝の範囲に配向している場合、この結晶化領域にＴＦＴを形成することにより、移動度が大きく、且つＴＦＴ特性のバラツキが小さいＴＦＴを製造できる。
【００４２】
結晶成長方向と直交する幅方向の方位は、結晶成長の方向を軸に、｛１１０｝から｛１１１｝の範囲で回転した方向に優先的に配向している。これらのデータは、非晶質シリコン膜３の厚さを選択することによって結晶配向を制御することができることを示している。
【００４３】
図４、図５からわかるように、非晶質シリコン膜３の厚さが薄くなるに従い、平均幅は狭くなり、図２に示すような、細長い結晶粒４のアレイになることが分かる。例えば、非晶質シリコン膜３の厚さが３０〜５０ｎｍの場合、結晶粒４の長さは８μｍである。非晶質シリコン膜３の厚さが１００ｎｍの場合、膜面方向の熱拡散のために、照射直後の周期的なＶ字型の光強度分布が維持されにくく、時間とともに崩れてしまうので、結晶粒４の長さが短くなる。ここで、周期的なＶ字型の光強度分布とは、非単結晶半導体膜に大粒径の結晶化領域を形成するため、後述するＰＭＥＬＡ法により形成されるエネルギー線の光強度分布である。
【００４４】
また、図６、図７、図８から、非晶質シリコン膜３の厚さが薄くなるに従い、配向性が現れ始め、３０ｎｍでは、長手方向即ち結晶成長方向の方位が＜１１０＞に優先的に配向し、かつ、結晶成長方向と直交する幅方向の方位が、結晶成長の方向を軸に＜１１０＞から＜１１１＞の範囲で回転した方向に、優先的に配向し、且つ、膜面の法線方向の方位が、結晶成長の方向を軸に｛１００｝から｛１１２｝の範囲で回転した方向に、優先的に配向することが分かる。これは、ＰＭＥＬＡ法による結晶化過程を経ることによる。
【００４５】
膜面の法線方向、結晶成長方向、及び幅方向の各方向への結晶成長について説明する。成長性の結晶核は、非晶質シリコン膜３と、下地のＳｉＯ２膜２との界面に、また、上述のように、光強度が最小となるライン上に密に発生する。非晶質シリコン膜３の膜面の法線方向は、厚さ減少に伴う非晶質シリコン膜３とＳｉＯ２膜２の間の界面エネルギーの影響の増大、及び厚さが５０ｎｍより薄い非晶質シリコン膜３の厚さ方向の結晶成長の制限から、非晶質シリコン膜３とＳｉＯ２膜２の間の界面エネルギーが最も小さくなる｛１００｝に、配向しやすい。
【００４６】
幅方向については、隣接して密に発生した成長性の結晶核が、同時に横方向に成長する。このために、結晶は幅方向には成長するものの、隣接して成長する結晶により成長が制限され、圧縮応力が発生する。よって、幅方向は、最も密な面である｛１１１｝に配向しやすい。横方向の結晶成長方向は、超急冷凝固系の温度勾配の方向であり、速度の大きな成長端の｛１００｝｛１１０｝に配向しやすい。
【００４７】
ここで幾何学的条件を考慮すると、法線方向の｛１００｝と幅方向の｛１１１｝は、同時には配向しない。これらが直交しないからである。また同様に、横方向成長方向は＜１００＞にはなり得ない。取り得る結晶配向としては、界面エネルギーの効果が大きい場合には、法線方向の方位が｛１００｝、成長方向の方位が＜１１０＞、幅方向の方位が＜１１０＞という配向を挙げることができる。また幅方向の圧縮応力の効果が大きい場合には、法線方向の方位が｛１１２｝、結晶成長方向の方位が＜１１０＞、幅方向の方位が＜１１０＞という配向を挙げることができる。
【００４８】
次に、結晶粒列５を形成するための装置（結晶化装置）について、図９を参照して説明する。図９は、ＰＭＥＬＡ法を用いて、図２に示すような細長い形状の結晶粒４が幅方向に配置された結晶粒列５を形成する装置の例である。この例では、その装置は、エネルギー線としてレーザ光を用いるレーザアニール装置である。
【００４９】
レーザアニール装置４０は、プロジェクション方式の光学系３３を備えている。この光学系３３では、レーザ光軸２４に沿って、ＸｅＣｌエキシマレーザ発振器２１、ホモジナイザ２２、第１コンデンサレンズ２３、第２コンデンサレンズ２６、マスク２７、位相シフタ３６、テレセントリック型縮小レンズ２８、がこの順に配置されている。テレセントリック型縮小レンズ２８の結像位置には、被処理体３２の位置合わせを行うために、ＸＹＺθステージ２９が配置されている。ＸＹＺθステージ２９内には、被処理体３２を結晶化する際、必要に応じて加熱することができるように、ヒータ３０が内蔵されている。このようにして、レーザアニール装置４０が構成されている。
【００５０】
位相シフタ３６は、マスク２７と縮小レンズ２８との間に配置されている。位相シフタ３６は、入射するレーザ光を位相変調して、レーザ光の断面内において、図１０（ｄ）に示すような、中間に極小の光強度を有する逆ピークパターン状の光強度分布を生成する。位相シフタ３６は、透光性基板に段差が設けられた光学素子であって、この段差部で入射光を回折させて位相変調する。
【００５１】
位相シフタ３６は、例えば図１０（ａ）及び（ｂ）に模式的に示すように、石英基板５１の表面にエッチングを施すことにより、周期的に寸法（面積）の異なるドット段差（溝５２）からなる繰り返しパターンが形成されたマスクである。ドット段差は、エッチング加工された溝５２により形成されている。この例の位相シフタ３６では、図１０（ａ）に示すように、基板上での換算値で１６μｍ間隔で周期的に、寸法（面積）の異なるドット段差が配置されている。段差は、例えば１５４ｎｍに加工され、９０°の位相差が得られるように構成されている。
【００５２】
図１０（ａ）は、位相シフタ３６の平面図であり、面積変調された状態を説明するため、１単位が拡大して示されている。図１０（ｂ）は、図１０（ａ）の断面図である。図１０（ｃ）は、被処理体３２の断面図、である。図１０（ｄ）は、図１０（ａ）の位相シフタ３６で光強度変調されたレーザ光の断面内の光強度分布を、図１０（ａ）に関連付けて示す波形図である。レンズ２８（図９）は、位相シフタ３６により作られた像を、被処理体３２の表面に投影するための光学系である。
【００５３】
ＸＹＺθステージ２９は、ＸＹＺの各軸方向及びＺ軸回りで、回転可能に位置調整ができるように構成されている。ＸＹＺθステージ２９は、パルスレーザ光が出射される都度、予め記憶されたプログラムにより、被処理体３２を自動的に次の照射位置にステップ移動させることができる。
【００５４】
次に、図９を参照しながら、このレーザアニール装置４０を用いた結晶化プロセスの例を説明する。ＸＹＺθステージ２９上に置かれた被処理体３２の基板１（例えばガラス基板）の上には、下地絶縁膜２、非晶質半導体層（例えば厚さが５０ｎｍ以下、例えば３０ｎｍの非晶質シリコン膜３）、光吸収性キャップ膜３７が、この順に積層されている。
【００５５】
光吸収性キャップ膜３７は、例えばＳｉＯｘ膜であり、“ｘ”は２未満の値である。上記の“ｘ”は、好ましくは１．４から１．９までの範囲であり、更に好ましくは、１．４から１．８までの範囲である。ＳｉＯｘ膜は、ＳｉとＯとの組成比が異なるシリコン酸化膜である。
【００５６】
基板１は、表示装置用であれば、ガラス基板あるいはプラスチック基板などの透過性絶縁基板である。下地絶縁膜２は、基板１からの不純物の拡散を防止する機能と、結晶化プロセス時に基板１を熱から保護する機能とを有する。非晶質シリコン膜３は、熱処理によって大きな結晶粒からなるアレイに変わり、薄膜トランジスタなど機能素子を形成する。
【００５７】
光吸収性キャップ膜３７は、大きな結晶粒を成長させるための保温効果を備えた絶縁層である。光吸収性キャップ膜３７は、レーザ光を吸収して発熱し、非晶質半導体層４がレーザ光吸収により得た熱を蓄える。この例では、光吸収性キャップ膜３７は、厚さ５０ｎｍ以下の非晶質シリコン膜３を結晶化する際にその長さを長くするために必要である。このようにして被処理体３２が形成される。
【００５８】
次に、上記被処理体３２は、ＸＹＺθステージ２９上の予め定められた位置に置かれる。ＸｅＣｌエキシマレーザ発振器２１（図９）は、被処理体３２の非晶質シリコン層３の照射領域を溶融するのに十分なエネルギーのパルスレーザ光を出射する。レーザ光のエネルギーは、被処理体３２上で例えば３００〜７００ｍＪ／ｃｍ２である。１ショットのパルス継続時間は、例えば３０ナノ秒である。ＸｅＣｌエキシマレーザ発振器２１から出射される波長３０８ｎｍの長尺ビームのレーザ光２５は、先ず、２組（それぞれＸ方向とＹ方向）の小レンズ対からなるホモジナイザ２２によって、発散ビームに分割される。ホモジナイザ２２は、上記レーザ発振器２１からのレーザ光の断面内光強度を均一化するために用いられる。
【００５９】
第１コンデンサレンズ２３は、ホモジナイザ２２からの分割されたビームの各中心光線のレーザ光を収束させる。第１コンデンサレンズ２３は、第２コンデンサレンズ２６と共役関係に配置される。第２コンデンサレンズ２６の出射光路には、マスク２７が配置され、このマスク２７は、非有効レーザ光を遮断する。即ち、分割されたビームの各中心光線は、コンデンサレンズ２３（凸レンズ♯１）によって、マスク２７の中心に収束される。また、それぞれのレーザビームは、僅かに発散型になっているために、マスク２７の全面を照明する。
【００６０】
分割された微小出射領域を出た全ての光線群が、それぞれマスク２７上の全ての点を照射する。このため、レーザ出射面上の光強度に面内揺らぎがあっても、マスク２７の光強度は均一になる。マスク２７の各領域を通過する光線群の中心光線、即ちホモジナイザ２２の中心部分のレンズ対を通ってきた発散光線群は、マスク２７近傍のコンデンサレンズ２６（凸レンズ♯２）によって平行光線になる。この平行光線のレーザ光は、位相シフタ３６を介してテレセントリック型縮小レンズ２８を通り、ＸＹＺθステージ２９上に置かれた基板１に垂直に入射する。
【００６１】
上記位相シフタ３６は、入射したレーザ光２５を位相変調して、逆ピークパターン状の光強度分布の透過光を出射する。上記縮小レンズ２８は、１／１〜１／２０例えば１／５に縮小するレンズであり、被処理体３２の表面と共役関係に配置される。縮小レンズ２８は、逆ピークパターン状の光強度分布の透過光像を、被処理体３２の光吸収性キャップ膜３７表面に結像する。
【００６２】
光吸収性キャップ膜３７は、入射したレーザ光の一部を吸収し、残りの光のほとんどは、非晶質シリコン層３に吸収される。この結果、非晶質シリコン層３の受光領域は、図１０（ｄ）に示す光強度分布のレーザ光を吸収して、溶融される。この溶融された層は、非晶質シリコン層３上のキャップ膜３７を加熱する。
【００６３】
パルスレーザ光の照射が終ると、溶融領域の温度が下り始める。このとき、光吸収性キャップ膜３７が高温状態にあるため、溶融領域はゆっくり温度が下がる。非晶質シリコン層３は、図１０（ｄ）に示す逆ピークパターン状の光強度分布の極小強度部Ｂから漸次凝固点を通過し、この凝固点の横方向への移動に伴なって結晶成長が行われる。
【００６４】
最初に凝固点を通過する極小部Ｂが、結晶化開始位置１１となる。この極小強度部Ｂと極大強度部Ｕ間の光強度が、結晶粒４の長さを決定する。逆ピークパターン状の光強度分布について、極大強度部Ｕの光強度を１としたとき、極小強度部Ｂの光強度を０．５から０．８までの範囲に選択することにより、最適長さの結晶粒列を得ることができる。極小強度部Ｂが０．５以下では、照射領域において、横方向に結晶成長せずに結晶化しない領域、または微細結晶の領域ができてしまう。極小強度部Ｂが０．８以上では、光強度の上昇勾配が緩やかになり、長い結晶粒を形成することができない。
【００６５】
このような結晶化プロセスは、レーザ発振器２１からのパルスレーザ光の出射タイミングに合わせてＸＹＺθステージ２９を所定距離ずつステップ移動させることにより、照射領域をシフトさせて行われる。このアニールプロセスを、予め定められた手順で繰り返すことにより、基板１上の非晶質シリコン層３が次々に結晶化される。このような結晶化プロセスにより、例えば一辺が１ｍを超えるような大面積ＬＣＤ用基板１上の非晶質シリコン層３を、結晶化することができる。照射領域をシフトさせるためには、レーザ光と上記ステージ２９を相対的に移動させればよい。
【００６６】
上記のようなプロセスを用いて、厚さが５０ｎｍより薄い非晶質シリコン層３の結晶化を行った場合、その結晶方位を制御できることが見出された。
【００６７】
また、マスク２７の同一箇所を通過した光線群は、基板面の一点に集まる。即ち、マスク２７の縮小像が、均一光強度で基板面上に作られる。基板表面の任意の点を照射する光線群は、中心光線を含めて、分割された光線から作られる。或る光線と中心光線のなす角度は、ホモジナイザ２２の幾何学的形状で決まる角度、即ちマスク２７での当該光線と中心光線とが作る角の角度に、テレセントリック型レンズ２８の倍率を掛けた値になる。
【００６８】
プロジェクション法によるレーザアニールは、位相シフタ３６のパターンの周期と縮小レンズ２８の倍率とを掛けた値が８〜３０μｍの範囲であることが望ましい。大き過ぎると、結晶粒の横方向成長が途中で止まってしまい、照射領域の全面を結晶粒で覆うことができなくなる。小さ過ぎると、横方向成長粒の長さが短くなって大粒径化に寄与しない。
【００６９】
プロジェクション法は、ＸＹＺθステージ２９により基板をステップ移動させるのが比較的簡単であり、大量生産のプロセスとして有効である。また、レーザアニールの際の被アニール膜の構造は、上層に光吸収性のＳｉＯｘ膜が、下層に絶縁性の膜が設けられた構造にする必要がある。これにより、非晶質シリコン膜３がレーザ光を吸収して溶融するときに、非晶質シリコン膜３中に熱が保持され、且つ、非晶質シリコン膜３からの熱拡散により急激に基板１が昇温することがない。
【００７０】
次に、図９のレーザアニール装置４０（結晶化装置４０）を用いて、被処理体３２の非晶質シリコン膜３を結晶化するプロセスの例について説明する。
【００７１】
（実施例１）
結晶化の条件として、図１０（ｃ）に示すような被処理体３２を、以下のような積層構造で構成した。入射光側の最上層のキャップ膜３７は、ＳｉＯｘ（厚さ３２０ｎｍ）／ＳｉＯ２（厚さ３０ｎｍ）の積層膜である。非単結晶半導体膜は、非晶質シリコン膜３（ａ−Ｓｉ層）である。下地絶縁膜は、ＳｉＯ２（厚さ１０００ｎｍ）膜２である。基板１は、ガラス基板である。非晶質シリコン膜３の厚さを、３０，４０，５０，１００ｎｍと４水準に変化させて、被処理体３２を作成した。
【００７２】
なお、非晶質シリコン膜３の厚さが１００ｎｍの被処理体３２は、参考例として作成したものである。キャップ膜３７の積層膜は、光吸収特性を有するＳｉＯｘ膜（厚さが３２０ｎｍ）と、透過特性を有するＳｉＯ２膜（厚さが３０ｎｍ）からなる。ＳｉＯｘ膜は、ＳｉとＯの組成が二酸化シリコン膜とは異なるシリコン酸化膜で、その消衰係数ｋは０．０２である。ＳｉＯｘ膜は、“ｘ”が２．０よりも小さいシリコン酸化膜であり、理想的には、Ｓｉ（〜１．１ｅＶｖ：ｘ＝０）からＳｉＯ２（〜９ｅＶ：ｘ＝２）まで、その光学的ギャップを変化させることが可能である。結晶化のために使用されるレーザ、例えばエキシマレーザの波長は、吸収係数を０〜１０５ｃｍ−１の範囲で変化させるように制御可能である。特に、“ｘ”が１．４≦ｘ≦１．９の範囲にある場合、良好な結晶成長が確認された。ＳｉＯｘ膜の光吸収係数αは、約７０００ｃｍ−１である。
【００７３】
図９のレーザアニール装置４０は、マスク２７の付近に配置された位相シフタ３６の像を、被処理体３２の入射面に結像させるための光学系を有している。即ち、レーザアニール装置４０は、位相シフタ３６を被処理体３２の表面に投影する光学系で、それらは共役関係にある。なお位相シフタ３６のパターンは、結像光学系の１/５倍のテレセントリック型縮小レンズ２８により、被処理体３２上で１／５に縮小される。
【００７４】
上記位相シフタ３６の表面には、図１０（ａ）に示すように、面積の異なるドットパターン状の段差（高段５２、低段５１）を配置されている。レーザ光２５は、図１０（ａ）に示すパターンの位相シフタ３６を介して、上記被処理体３２に照射される。このレーザ光２５は、位相シフタ３６により位相変調されて、図１０（ｄ）に示すような逆ピークパターン状（Ｖ型）の繰り返しの光強度分布を形成する。図１０（ｄ）には、一つの逆ピークパターンが拡大して示されている。
【００７５】
位相シフタ３６は、Ｖ型光強度分布の周期が１６μｍとなるように形成されている。また、位相シフタ３６の位相差は、例えば９０゜である。位相シフタ３６とは、レーザ光の位相を変調するための空間強度変調光学素子のことをいう。非晶質シリコン膜（ａ−Ｓｉ層）３を結晶化するために照射されるレーザ光のフルエンスは、非晶質シリコン膜（ａ−Ｓｉ層）３の厚さが３０，４０，５０，１００ｎｍの場合に、レーザ光の照射エネルギーに対応させて、それぞれ、５００，５００，５００，６００ｍＪ／ｃｍ２である。
【００７６】
レーザ光源２１は、例えば波長が３０８ｎｍのＸｅＣｌエキシマレーザであり、１ショットのパルス継続時間は、３０ナノ秒である。フルエンスとは、結晶化のためのレーザ光のエネルギー密度を表わす尺度であり、単位面積当たりの１発のパルスのエネルギー量を意味し、具体的には、光源または照射領域（照射野）において計測されるレーザ光の平均光強度のことを言う。
【００７７】
このようにして結晶化された結晶粒の結晶配向を、図６〜図８に示す。図６は、厚さが３０，４０，５０，１００ｎｍの各非晶質シリコン膜（ａ−Ｓｉ層）３に、レーザ光を照射して結晶化したときの、結晶粒の膜面の法線方向の結晶配向を示す。法線方向の結晶配向は、厚さが３０ｎｍのとき、｛１００｝面近傍に強く配向していることが示されている（黒く塗られた部分）。
【００７８】
厚さが４０ｎｍのときは、｛１１１｝面近傍に強く配向していることが示されている（黒く塗られた部分）。厚さが５０ｎｍのときは、｛１００｝面及び｛１１０｝面近傍に弱く配向していることが示されている（斜線が付された部分）。厚さが１００ｎｍのときは、｛１００｝面と｛１１０｝面間、及び｛１１０｝面と｛１１１｝面間に、弱く配向していることが示されている（斜線が付された部分）。
【００７９】
図７は、厚さが３０，４０，５０，１００ｎｍの各非晶質シリコン膜（ａ−Ｓｉ層）３に、レーザ光を照射して結晶化したときの結晶成長方向の結晶配向を示す。結晶成長方向の結晶配向は、厚さが３０ｎｍのとき｛１１０｝面近傍に強く配向していることが示されている（黒く塗られた部分）。厚さが４０ｎｍのときは、同様に｛１１０｝面近傍に強く配向していることが示されている（黒く塗られた部分）。厚さが５０ｎｍのときは、同様に｛１００｝面近傍に強く配向していることが示されている（黒く塗られた部分）。厚さが１００ｎｍのときは、｛１００｝面と｛１１０｝面間に弱く配向していることが示されている（斜線が付された部分）。
【００８０】
図８は、厚さが３０，４０，５０，１００ｎｍの各非晶質シリコン膜３に、レーザ光を照射して結晶化したときの結晶成長の幅方向の結晶配向を示す。幅方向の結晶配向は、厚さが３０ｎｍのとき｛１１１｝面近傍に強く配向していることが示されている（黒く塗られた部分）。
【００８１】
厚さが４０ｎｍのときは、同様に｛１１１｝面近傍に弱く配向していることが示されている（斜線が付された部分）。厚さが５０ｎｍのときは、同様に｛１１１｝面近傍及びに｛１１０｝面近傍に弱く配向していることが示されている（斜線が付された部分）。厚さが１００ｎｍのときは、｛１１１｝面近傍に弱く配向していることが示されている（斜線が付された部分）。
【００８２】
図１１には、図６〜図８で厚さが３０ｎｍのとき、非晶質シリコン膜（ａ−Ｓｉ層）３にレーザ光を照射して結晶化したときの、結晶粒の膜面の法線方向、結晶成長方向、及び幅方向の結晶配向が一覧にして示されている。
【００８３】
これらの結果から、次のことが分かる。膜面の法線方向の方位は、結晶成長の方向を軸に｛１００｝から｛１１２｝の範囲で回転した方位に優先的に配向している。結晶成長方向の方位は、｛１１０｝に優先的に配向している。結晶成長方向と直交する幅方向の方位は、結晶成長の方向を軸に｛１１０｝から｛１１１｝の範囲で回転した方位に優先的に配向している。以上のように、非晶質シリコン膜３の厚さを変えることにより、結晶配向を制御することができる。
【００８４】
（実施例２）
結晶化装置は、実施例１と同様に、図９のプロジェクション方式の光学系である。その位相シフタ３６のパターンの周期は、基板上での換算値で例えば１６μｍであり、段差深さｔは、例えば１５４ｎｍである。位相差は、例えば９０°である。このときに形成される周期的なＶ字型光強度分布は、その強度の最大値が相対値で１、最小値が相対値で０.５である。
【００８５】
結晶化の条件として、被処理体３２の膜構造は、実施例１と同様に以下の通りである。キャップ膜３７は、ＳｉＯｘ（３２０ｎｍ)／ＳｉＯ２（３０ｎｍ）の積層構造である。非晶質シリコン膜は、ａ−Ｓｉ（３０ｎｍ）である。下地絶縁膜は、ＳｉＯ２（１０００ｎｍ）である。基板１は、ガラス基板である。レーザ光の照射フルエンスは、例えば５００ｍＪ／ｃｍ２である。このレーザ光のレーザ光源２１は、実施例１と同様に、例えば波長が３０８ｎｍのＸｅＣｌエキシマレーザであり、１ショットのパルス継続時間は、３０ナノ秒である。
【００８６】
図１２には、上記の条件で結晶化を行ったときの、結晶粒の膜面の法線方向、結晶成長方向、及び幅方向の結晶配向が一覧にして示されている。図１２は、この実施例の結晶化プロセスで得られた結晶組織の配向特性を示す逆極点図である。
【００８７】
この結晶化プロセスで得られた結晶粒列は、図２に示すような細長い帯状の結晶粒からなるアレイであり、結晶粒の長さが８μｍであり、平均幅が０．２μｍである。長手方向即ち結晶成長方向の方位は、｛１１０｝に優先的に配向し、且つ結晶成長方向と直交する幅方向の方位は、結晶成長の方向を軸に｛１１０｝から｛１１１｝の範囲で回転した方位に優先的に配向し、かつ膜面の法線方向の方位は、結晶成長の方向を軸に｛１００｝から｛１１２｝の範囲で回転した方位に優先的に配向している。
【００８８】
（実施例３）
この実施例では、上記実施例と同様に、図９に示したプロジェクション方式の光学系を用い、また図１０（ａ）に示した周期的に寸法の異なるドットパターンからなる位相シフタ３６を用いた。位相シフタ３６のパターンの周期は、基板上での換算値で１６μｍであり、段差深さｔは１０３ｎｍである。位相シフタ３６の位相差は、例えば６０°である。このときに形成される周期的なＶ字型光強度分布は、その強度の最大値が相対値で１、その最小値が相対値で０.６６である。
【００８９】
結晶化の条件として、被処理体３２の膜構造は、下記の通りである。キャップ膜３７は光吸収膜のＳｉＯｘ（３２０ｎｍ）と、光透過性で蓄熱性のＳｉＯ２（３０ｎｍ）との積層構造である。非晶質シリコン膜３は、ａ−Ｓｉ（３０ｎｍ）である。下地絶縁膜は、ＳｉＯ２（１０００ｎｍ）である。基板１は、ガラス基板である。照射されるレーザ光のフルエンスは、例えば５００ｍＪ／ｃｍ２である。レーザ光源２１は、実施例２と同様に、例えば波長が３０８ｎｍのＸｅＣＬエキシマレーザであり、１ショットのパルス継続時間は３０ナノ秒である。
【００９０】
図１２は、この実施例の結晶化プロセスで得られた結晶組織の配向特性を示す逆極点図である。この結晶化プロセスで得られた結晶粒列は、図６に示すような細長い帯状の結晶粒のアレイであり、結晶粒の長さは８μｍであり、平均幅は０．２μｍである。
【００９１】
（実施例４）
次に、上記のようにして形成された結晶化領域にＴＦＴを形成するプロセスの例を、図１３を参照して説明する。なお、ここでは、Ｎチャネル型のＴＦＴを形成する場合を例に挙げて説明を行うが、このプロセスはＮチャネル型のＴＦＴのみに限定されない。Ｐチャネル型のＴＦＴも、不純物種（ドーパント種）を変えるだけで、その他は実質的に同様なプロセスにより形成することができる。ここでは、ボトムゲート構造のＴＦＴの製造方法について説明する。
【００９２】
図１３（ａ）に示すように、基板１、例えばガラスからなる絶縁基板上に、ゲート電極用材料、例えばＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ及びＣｕの内の少なくとも１種またはこれらの合金膜を、厚さ１００〜３００ｎｍに形成する。この金属膜をパターニングして、ボトム型のゲート電極６１に加工する。
【００９３】
次いで、図１３（ｂ）に示すように、ゲート電極６１及び露出した絶縁基板の上に、ゲート絶縁膜６２，６３を堆積する。このゲート絶縁膜６２，６３は、例えば窒化膜（ＳｉＮｘ）と酸化膜（ＳｉＯ２）の二層構造を有している。ゲート絶縁膜６２のゲート窒化膜は、例えばＳｉＨ４ガスとＮＨ３ガスの混合物を原料気体として用い、プラズマＣＶＤ法（ＰＥ-ＣＶＤ法）で堆積することができる。なお、このゲート窒化膜の堆積は、プラズマＣＶＤの代わりに、常圧ＣＶＤあるいは減圧ＣＶＤを用いて、堆積することもできる。
【００９４】
窒化膜の厚さは、例えば５０ｎｍである。窒化膜上には、ゲート絶縁膜６３として酸化膜を、例えば厚さ約２００ｎｍで堆積する。この酸化膜上に連続的に、非単結晶膜、例えば非晶質シリコン膜３を薄く５０ｎｍ以下、例えば厚さ３０ｎｍで堆積する。また更に、非晶質シリコン膜３上に、例えばＳｉＯ２／ＳｉＯｘからなるキャップ膜３７を、この順に、それぞれ、厚さ例えば３０ｎｍ、３２０ｎｍで堆積する。二層構造のゲート絶縁膜６２，６３、非晶質シリコン膜３、及びキャップ膜３７は、堆積チャンバの真空系を破らず（i.e.大気に晒すことなく）連続して堆積される。
【００９５】
以上の堆積プロセスを、プラズマＣＶＤ法を用いて行った場合には、窒素雰囲気中で、５５０℃の温度で２時間程度の加熱処理することにより、非晶質シリコン膜３に含まれる水素を非晶質シリコン膜３から放出させる。このようにして、結晶化用被処理体３２が製造される。
【００９６】
次に、結晶化用被処理体３２内の、厚さ５０ｎｍ以下の薄い非晶質半導体薄膜４の結晶化プロセスを行う。結晶化プロセスは、例えば図９のレーザアニール装置４０を用いて実施することができる。例えば上記実施例１〜３に示した方法に従って、レーザ光２５をキャップ膜３７に照射し、非晶質半導体薄膜４の照射領域を結晶化する。
【００９７】
レーザ光２５として、エキシマレーザビームを用いることができる。レーザ光２５の照射領域を調整し、焦点を合わせた後、レーザ光２５を照射して、照射領域に位相シフタ３６の周期的なパターンを転写する。更に、重複しないように照射領域をずらしながら、レーザ光２５の照射を１ショットずつ繰り返して、照射領域内の所定の面積を結晶化する。このようにして、非晶質半導体薄膜４の予め定められた領域が結晶化されて、多結晶半導体薄膜６５が形成される。
【００９８】
次いで、表面のキャップ絶縁膜３７を、エッチング等の方法により剥離して、結晶化領域が形成された非晶質半導体薄膜４の表面を露出させる。このようにして、厚さ５０ｎｍ以下の薄い非晶質半導体薄膜４から結晶化された領域の表面は、先に図６から図８までに示したように、結晶成長方向が＜１１０＞に優先的に配向し、先に図２に示したように、幅より結晶成長方向に長い形状の結晶粒のアレイが形成される。
【００９９】
図１３（ｃ）に示すように、ＴＦＴの閾値電圧Ｖｔｈを所望の値に制御する目的で、イオンインプランテーションを行う。この例では、ドーズ量が５×１０１１〜４×１０１２／ｃｍ２程度となるように、ボロンＢ＋をイオン注入した。このＶｔｈイオンインプランテーションでは、１０ＫｅＶで加速されたイオンビームを用いた。
【０１００】
続いて、前工程で結晶化された多結晶半導体薄膜６５の上に、例えばプラズマＣＶＤ法で、ＳｉＯ２を例えば厚さ約３０ｎｍ〜３００ｎｍで堆積する。この例では、シランガスＳＨ４と酸素ガスをプラズマ分解することにより、ＳｉＯ２を堆積した。このようにして堆積されたＳｉＯ２を、所定の形状にパターニングして、ストッパ膜６６を形成する。
【０１０１】
この場合、裏面露光技術を用いて、ゲート電極６１と整合する様にストッパ膜６６をパターニングする。ストッパ膜６６の直下に位置する多結晶半導体薄膜６５の部分は、チャネル領域Ｃｈとして保護される。前述した様に、チャネル領域Ｃｈには、予め高い閾値電圧Ｖｔｈを得るためのイオンインプランテーションにより、Ｂ＋イオンが比較的低ドーズ量で注入されている。
【０１０２】
次に、ストッパ膜６６をマスクとして用いて、イオンドーピングにより不純物（例えばＰ＋イオン）を半導体薄膜６５に注入し、ＬＤＤ領域を形成する。この時のドーズ量は、例えば５×１０１２〜１×１０１３／ｃｍ２であり、加速電圧は、例えば１０ＫｅＶである。
【０１０３】
更に、ストッパ膜６６及びその両側のＬＤＤ領域を被覆するように、フォトレジストをパターニングする。次いで、これをマスクに用いて不純物（例えばＰ＋イオン）を高濃度で注入し、ソース領域Ｓ及びドレイン領域Ｄを形成する。不純物注入には、例えばイオンドーピング（イオンシャワー）を用いることができる。これは、質量分離を行うことなく電界加速で不純物を注入するものである。この例では、２×１０１５／ｃｍ２程度のドーズ量で、不純物を注入し、ソース領域Ｓ及びドレイン領域Ｄを形成した。イオン注入の加速電圧は、例えば２３〜２７ＫｅＶである。
【０１０４】
なお図示されてはいないが、ＰチャネルのＴＦＴを形成する場合には、Ｎチャネル型ＴＦＴの領域をフォトレジストで被覆した後、不純物としてＰ＋イオンの代わりにＢ＋イオンを用いて、ドーズ量２×１０１５／ｃｍ２程度でイオンドーピングを行えば良い。なお、ここで、質量分離型のイオンインプランテーション装置を用いて、不純物を注入することもできる。
【０１０５】
この後、多結晶半導体薄膜６５に注入された不純物を、ＲＴＡ（急速熱アニール）１０４により活性化する。場合によっては、エキシマレーザを用いたレーザ活性化アニール（ＥＬＡ）を行っても良い。この後、上記半導体薄膜６５とストッパ膜６６の不要な部分を同時にパターニングして、素子領域毎にＴＦＴを分離する。
【０１０６】
最後に図１３（ｄ）に示すように、ＳｉＯ２を約１００〜２００ｎｍの厚みで堆積して、層間絶縁膜６７を形成する。層間絶縁膜６７の形成後、ＳｉＮｘをプラズマＣＶＤ法で約２００〜４００ｎｍ堆積して、パシベーション膜６８を形成する。この段階で、窒素ガスまたはフォーミングガス中、または真空中雰囲気下で、３５０〜４００℃程度で１時間加熱処理を行い、層間絶縁膜６７に含まれる水素原子を半導体薄膜６５中に拡散させる。
【０１０７】
この後、ソースＳ電極を形成するためのコンタクトホールを開口し、Ｍｏ，Ａｌなどの電極材料層を１００〜２００ｎｍの厚みでスパッタリングで堆積する。次に、電極材料層を所定の形状にパターニングして配線電極６９に加工する。更に、アクリル樹脂などからなる平坦化層７０を１μｍ程度の厚みで塗布した後、ドレインＤ電極用コンタクトホールを開口する。平坦化層７０の上にＩＴＯなどからなる透明導電膜をスパッタリングで堆積した後、所定の形状にパターニングして、画素電極７１を形成する。このようにして、ＴＦＴ１１２が製造される。
【０１０８】
（実施例５）
次に、図１４（ａ）〜（ｃ）を参照して、本発明の方法をトップゲート構造のＴＦＴの製造に適用する場合のプロセスについて説明する。先ず、図１４（ａ）に示すように、絶縁性の基板１上に、バッファ層となる二層の下地膜８１，８２を、プラズマＣＶＤ法により連続して堆積する。
【０１０９】
一層目の下地膜８１はＳｉＮｘ膜からなり（Ｘ＜２）、その厚さは、１００〜５００ｎｍである。二層目の下地膜８２は、ＳｉＯ２膜からなり、その厚さは、同じく１００〜５００ｎｍである。このＳｉＯ２膜からなる下地膜８２の上に、非晶質シリコンからなる非単結晶半導体薄膜４を、厚さ５０ｎｍ以下（例えば３０ｎｍ）で、プラズマＣＶＤ法若しくはＬＰＣＶＤ法により堆積する。
【０１１０】
更に、非単結晶半導体薄膜４上にＳｉＯ２／ＳｉＯｘからなるキャップ膜３７を、この順に、それぞれ３０ｎｍ、３２０ｎｍの厚みで堆積する。非晶質シリコンからなる非単結晶半導体薄膜４の堆積に、プラズマＣＶＤ法を用いた場合には、膜中の水素を脱離させるために、窒素雰囲気中で温度４００〜４５０℃の条件で１時間程度アニールを行う。
【０１１１】
次に、例えば先に実施例１〜３に示した結晶化方法により、非晶質半導体薄膜４を結晶化する。レーザ光２５の照射領域を調整した後、照射領域に位相シフタ３６の周期的なパターンを転写可能なようにレーザ光２５の焦点を合わせて、レーザ光２５を照射する。更に、重複しないように照射領域をずらしながら、レーザ光２５を１ショットずつ繰り返し照射して、非晶質半導体薄膜４の所定の面積を結晶化する。
【０１１２】
続いて、キャップ膜３７をエッチングで剥離する。ここで必要ならば、上記の実施例と同様に、予め高い閾値電圧Ｖｔｈを得るためのイオンインプランテーションを行う。具体的には、Ｂ＋イオンを、例えばドーズ量５×１０１１〜４×１０１２／ｃｍ２程度で、半導体薄膜４に注入する。この場合の加速電圧は、１０ＫｅＶ程度である。
【０１１３】
次に、図１４（ｂ）に示すように、結晶化したシリコン半導体薄膜８５をアイランド状にパターニングする。この上に、プラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、またはスパッタ法などにより、ＳｉＯ２を３０〜４００ｎｍ堆積し、ゲート絶縁膜８３を形成する。この例では、ゲート絶縁膜８３の厚みは１００ｎｍである。
【０１１４】
次いで、ゲート絶縁膜８３の上に、Ａｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ，またはドープト多結晶シリコンなどを、あるいはこれらの合金を、２００〜８００ｎｍの厚みで堆積し、所定の形状にパターニングして、ゲート電極８８を形成する。
【０１１５】
次に、質量分離を用いたイオン注入法でＰ＋イオンを結晶化半導体薄膜８５に注入して、ＬＤＤ領域を形成する。このイオン注入は、ゲート電極８８をマスクとして基板１の全面に対して行う。ドーズ量は、５×１０１２〜１×１０１３／ｃｍ２である。加速電圧は、例えば９０ＫｅＶである。なお、ゲート電極８８の直下に位置するチャネル領域Ｃｈは、保護されており、Ｖｔｈイオンインプランテーションで予め注入されたＢ＋イオンが、そのまま保持されている。
【０１１６】
ＬＤＤ領域に対するイオン注入後、ゲート電極８８とその周囲を被覆するように、レジストパターンを形成する。これをマスクとして用いて、質量非分離型のイオンシャワードーピング法で、結晶化半導体薄膜８５にＰ＋イオンを高濃度で注入して、ソース領域Ｓ及びドレイン領域Ｄを形成する。この場合のドーズ量は、例えば２×１０１５／ｃｍ２程度である。加速電圧は、例えば２３〜２７ＫｅＶである。ドーピングガスには、水素希釈の２０％ＰＨ３ガスを用いる。
【０１１７】
ＣＭＯＳ回路を形成する場合には、ＰチャネルＴＦＴ用のレジストパターンを形成後、ドーピングガスとして５〜２０％のＢ２Ｈ６／Ｈ２ガス系を使用して、イオン注入を行う。ドーズ量は、１×１０１５〜３×１０１５／ｃｍ２程度、加速電圧は、例えば３５〜５０ＫｅＶである。なお、ソース領域Ｓ及びドレイン領域Ｄの形成は、質量分離型のイオン注入装置を用いることもできる。
【０１１８】
次いで、結晶化半導体薄膜８５に注入されたドーパントの活性化処理を行う。この活性化処理は、上記の第４実施例と同様に、紫外線ランプを使ったＲＴＡ１０４を用いて行うことができる。
【０１１９】
最後に、図１４（ｃ）に示すように、ゲート電極８９を覆うように、ＰＳＧなどからなる層間絶縁膜９０を堆積する。この層間絶縁膜９０の堆積後、ＳｉＮｘをプラズマ（ｃ）ＶＤ法で約２００〜４００ｎｍ堆積して、パシベーション膜９１を形成する。
【０１２０】
この段階で、窒素ガス中３５０℃の温度で１時間程度アニールを行い、層間絶縁膜９１に含有された水素を半導体薄膜８５中に拡散させる。この後、コンタクトホールを開口する。更に、パシベーション膜９１の上に、Ａｌ−Ｓｉをスパッタリングで堆積した後、所定の形状にパターニングして配線電極９２に加工する。
【０１２１】
更に、アクリル樹脂などからなる平坦化層９３を約１μｍの厚みで塗工後、これにコンタクトホールを開口する。平坦化層９３の上に、ＩＴＯなどからなる透明導電膜をスパッタリングで堆積し、これを、所定の形状にパターニングして、画素電極９４を形成する。
【０１２２】
図１４（ａ）〜（ｃ）に示したＴＦＴでも、図１３（ａ）〜（ｄ）に示したＴＦＴに関して説明したものと同様な方法で、非単結晶半導体薄膜４を結晶化させる。但し、トップゲート構造であるこの実施例６のＴＦＴでは、ボトムゲート構造である実施例５のＴＦＴとは異なり、ゲート電極８９のパターンが形成される前の段階で、結晶化が行われる。このため、ガラスなどからなる絶縁基板の収縮については、ボトムゲート構造の半導体装置よりも許容度が大きい。従って、より大出力のレーザ照射装置を用いて結晶化処理を行うことが可能である。このようにして、ＴＦＴ１１３が製造される。
【０１２３】
（実施例６）
次に、実施例５または実施例６に係るＴＦＴを用いたアクティブマトリクス型表示装置の例を、図１５を参照して、説明する。
【０１２４】
表示装置１００は、一対の絶縁基板１０１，１０２と、両者の間に保持された電気光学物質１０３と、を備えたパネル構造を有する。電気光学物質１０３としては、液晶材料が広く用いられている。下側の絶縁基板１０１には、画素アレイ部１０４と駆動回路部とが集積して形成されている。駆動回路部は、垂直駆動回路１０５と水平駆動回路１０６とに分かれている。
【０１２５】
また、絶縁基板１０１の周辺部上端には、外部接続用の端子部１０７が形成されている。端子部１０７は、配線１０８を介して、垂直駆動回路１０５及び水平駆動回路１０６に接続されている。画素アレイ部１０４には、行状のゲート配線１０９と、列状の信号配線１１０が形成されている。両配線１０９、１１０の交差部には、画素電極１１１と、これを駆動するＴＦＴ１１２（または１１３）が形成されている。
【０１２６】
ＴＦＴ１１２（または１１３）のゲート電極６１、８９は、対応するゲート配線１０９に接続され、ドレイン領域Ｄは、対応する画素電極１１１に接続され、ソース領域Ｓは、対応する信号配線１１０に接続されている。ゲート配線１０９は、垂直駆動回路１０５に接続され、信号配線１１０は、水平駆動回路１０６に接続されている。
【０１２７】
画素電極１１１をスイッチング駆動するＴＦＴ１１２（または１１３）、及び垂直駆動回路１０５と水平駆動回路１０６に含まれるＴＦＴは、本発明の実施例に従って作製される。従って、これらのＴＦＴは、従来に比較して高い移動度を有している。従って、駆動回路ばかりでなく、更に高性能な処理回路を集積して形成することができる。
【０１２８】
（実施例７）
図９に示したレーザアニール装置４０を用いて、上記の各例とは異なる寸法の位相シフタ３６（図１０（ａ）、（ｂ））を用いて結晶化を行った。位相シフタ３６の詳細は以下の通りである：パターンの周期が基板上での換算値で１６μｍ、段差深さｔが１０３ｎｍ、位相差が６０°である。この位相シフタ３６で得られるレーザ光の光強度分布（図１０Ｄ）は、その強度の最大値が相対値で１、最小値が相対値で０.６６である。
【０１２９】
この実施例で使用される被処理体３２の膜構造は、下記の通りである。キャップ膜は、ＳｉＯｘ（３２０ｎｍ）とＳｉＯ２（３０ｎｍ）の積層構造である。非晶質シリコン膜は、ａ−Ｓｉ（４０ｎｍ）である。下地絶縁膜は、ＳｉＯ２（１１００ｎｍ）である。基板は、ガラス基板である。レーザ光の照射フルエンスは、５００ｍＪ／ｃｍ２である。レーザ光は、波長３０８ｎｍのＸｅＣｌエキシマレーザ光で、１ショットのパルス継続時間は、３０ナノ秒である。
【０１３０】
このレーザ光を被処理体３２に照射して結晶化されたａ−Ｓｉ（４０ｎｍ）の結晶組織が、図１６に示されている。図１６は、結晶化された結晶組織の配向特性を示す逆極点図である。結晶組織は、図２に示すような、長さ８μｍ、平均幅０．４μｍの細長い帯状の結晶粒４の結晶粒のアレイである。図１６から分かるように、長手方向即ち結晶成長方向の方位は、＜１１０＞に優先的に配向しているが、他の方位への揺らぎが、３０ｎｍの場合よりも大きくなっている。
【０１３１】
図１６の（ａ）に示すように膜面の法線方向の方位は、｛１１１｝に配向しており、また、｛１００｝の周囲にも弱い配向が認められる。これは、非晶質シリコン膜の厚さが３０ｎｍの場合とは異なっている。このような配向は、結晶化完了直後に｛１００｝から｛１１２｝の範囲に配向していたものが、冷却過程において、成長方向＜１１０＞を軸に双晶変形して生じたものと考えられる。これは、厚さが３０ｎｍの場合よりも、平均幅が広いために、双晶変形しやすいことによる。
【０１３２】
図１６の（ｂ）に示すように、結晶成長方向の方位は、＜１１０＞に強く優先的に配向している。この実施例の結晶化シリコン膜を使用してＴＦＴを作製する場合、結晶成長の方向と電流の流れる方向が一致するようにトランジスタが配置される。この場合、電流の方向は、概ね＜１１０＞に揃っているが、膜面の法線方向の結晶方位は、｛００１｝から｛１１１｝の範囲でばらついている。従って、チャネル幅を広くして結晶方位によるばらつきの影響を緩和する必要があり、また、厚さが３０ｎｍの場合と比べて、結晶化Ｓｉ膜の組織が劣る。
【０１３３】
図１６の（ｃ）に示すように、結晶粒４の幅方向の方位は、＜１１１＞に弱く優先的に配向している。
【０１３４】
（実施例８）
図９に示したレーザアニール装置４０を用いて、実施例７と同一の寸法の位相シフタ３６（図１０（ａ）、（ｂ））を用いて結晶化を行った。従って、この位相シフタ３６により位相変調されたレーザ光の光強度分布も、実施例７と同一である。即ち、光強度の極大値Ｕを相対値で１としたとき、極小値Ｂは相対値で０．６６である。
【０１３５】
被処理体３２は、非晶質シリコン膜３の厚さのみが、実施例７と異なっている。即ち、被処理体３２の膜構造は、下記の通りである。キャップ膜は、ＳｉＯｘ（３２０ｎｍ）とＳｉＯ２（３０ｎｍ）との積層構造である。非晶質シリコン膜は、ａ−Ｓｉ（５０ｎｍ）である。下地絶縁膜は、ＳｉＯ２（１１００ｎｍ）である。基板は、ガラス基板である。レーザ光は、実施例７と同一条件のものである。
【０１３６】
図１７に、厚さが５０ｎｍの非晶質シリコン膜３を有する被処理体３２を結晶化することにより得られた結晶化領域の結晶組織を示す。図１７は、結晶組織の配向特性を示す逆極点図である。結晶組織は、長さ８μｍ、平均幅０．５μｍの、細長い結晶粒４からなるアレイである。長手方向即ち結晶成長方向の方位（図１７の（ｂ））は＜１００＞に優先的に配向しており、厚さが３０ｎｍあるいは４０ｎｍの場合とは大きく異なる。膜面の法線方向の方位（図１７の（ａ））や、結晶成長方向と直交する幅方向の方位（図１７の（ｃ））は、弱い配向を示し、その方向もばらついている。
【０１３７】
この実施例の結晶化シリコン膜を使用してＴＦＴを作製する場合、結晶成長の方向と電流の方向が一致するように、トランジスタが配置される。この場合、電流の方向は、概ね＜１００＞に揃っているが、法線方向の結晶方位は、ばらついている。従って、チャネル幅を広くして結晶方位によるばらつきの影響を緩和する必要があり、また、厚さが３０ｎｍの場合と比べて、結晶化Ｓｉ膜の組織が劣る。
【０１３８】
以上説明したように、この実施例によれば、高い移動度を備え、移動度や閾値電圧特性のバラツキの小さいＴＦＴを得ることができる。
【図面の簡単な説明】
【０１３９】
【図１】本発明によるＴＦＴにおいて、チャネル領域が形成される結晶化領域の結晶面と、ＴＦＴの移動度との間の関係を示す図。
【図２】図２は、本発明による結晶化方法により形成された結晶粒列を説明するための平面図。
【図３】図２の結晶粒列でチャネル領域が構成されたＴＦＴの構成を説明するための断面図。
【図４】非晶質シリコン膜の厚さを変えたときの、結晶粒の長手方向の位置と、幅との間の関係を示す図。
【図５】非晶質シリコン膜の厚さを変えたときの、厚さと、結晶粒の幅との間の関係を示す図。
【図６】非晶質シリコン膜の厚さを変えたときの、厚さと、膜面の法線方向の結晶配向との間の関係を説明するための図。
【図７】非晶質シリコン膜の厚さを変えたときの、厚さと、結晶成長方向の結晶配向との間の関係を説明するための図。
【図８】非晶質シリコン膜の厚さを変えたときの、厚さと、結晶粒の幅方向の結晶配向との間の関係を説明するための図。
【図９】図２に示した結晶粒列を形成するための結晶化装置の構成図。
【図１０】（ａ）及び（ｂ）は、図９に示した結晶化装置における、位相シフタの構成の構成を示し、（ｃ）は、被処理体の断面構造を示し、（ｄ）は透過光の光強度分布を示す。
【図１１】厚さ３０ｎｍの非晶質シリコン膜を結晶化したときの、膜面の法線方向、結晶成長方向、及び幅方向の結晶配向を示す図。
【図１２】厚さ３０ｎｍの非晶質シリコン膜を結晶化したときの、膜面の法線方向、結晶成長方向、及び幅方向の結晶配向の他の例を示す図。
【図１３】本発明の方法を適用したボトムゲート型ＴＦＴの製造プロセスを説明するための断面図であって、（ａ）〜（ｄ）は各工程を示している。
【図１４】本発明の方法を適用したトップゲート型ＴＦＴの製造プロセスを説明するための断面図であって、（ａ）〜（ｃ）は各工程を示している。
【図１５】本発明による表示装置の実施例を説明するための斜視図。
【図１６】厚さ４０ｎｍの非晶質シリコン膜を結晶化したときの、膜面の法線方向、結晶成長方向、及び幅方向の結晶配向を示す説明図。
【図１７】厚さ５０ｎｍの非晶質シリコン膜を結晶化したときの、膜面の法線方向、結晶成長方向、及び幅方向の結晶配向を示す説明図。
【符号の説明】
【０１４０】
１・・・基板、２・・・ＳｉＯ２膜、３・・・非晶質シリコン膜、４・・・結晶粒、５・・・結晶粒列、６・・・ＴＦＴ、７・・・結晶粒界、８・・・ゲート絶縁膜、９・・・ゲート電極、１１・・・結晶成長開始点、２１・・・レーザ発振器、２２・・・ホモジナイザ、２３、２６・・・コンデンサレンズ、２４・・・レーザ光軸、２７・・・マスク、２８・・・縮小レンズ、２９・・・ステージ、３０・・・ヒータ、３２・・・被処理体、３３・・・光学系、３６・・・位相シフタ、３７・・・キャップ膜、４０・・・レーザアニール装置、６１・・・ゲート電極、６２、６３・・・ゲート絶縁膜、１００・・・表示装置、１０１、１０２・・・絶縁基板、１０３・・・電気光学物質、１０４・・・画素アレイ部、１０５・・・垂直駆動回路、１０６・・・水平駆動回路、１０７・・・端子部、１０８・・・配線、１０９・・・ゲート配線、１１０・・・信号電極、１１１・・・画素電極、１１２、１１３・・・ＴＦＴ。
【図１】
0005117000.tif 000002
【図２】
0005117000.tif 000003
【図３】
0005117000.tif 000004
【図４】
0005117000.tif 000005
【図５】
0005117000.tif 000006
【図６】
0005117000.tif 000007
【図７】
0005117000.tif 000008
【図８】
0005117000.tif 000009
【図９】
0005117000.tif 000010
【図１０】
0005117000.tif 000011
【図１１】
0005117000.tif 000012
【図１２】
0005117000.tif 000013
【図１３】
0005117000.tif 000014
【図１４】
0005117000.tif 000015
【図１５】
0005117000.tif 000016
【図１６】
0005117000.tif 000017
【図１７】
0005117000.tif 000018