(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成された第１、第２のトランジスタと、第３、第４のトランジスタと、
前記第１および第３のトランジスタそれぞれのドレイン−ソース間電圧を制御する第１および第２の制御回路とを有し、
前記第１および第２の制御回路の出力信号が前記第２および第４のトランジスタそれぞれのゲートに入力され、前記第２および第４のトランジスタそれぞれのドレインが出力端に接続される半導体装置であって、前記第１と第２のトランジスタがＰ型ＭＯＳトランジスタで構成された組と前記第３と第４のトランジスタがＮ型ＭＯＳトランジスタで構成された組とを有し、
前記半導体装置は、ハイとローの２つの値を有する入力信号を受信可能であり、前記入力信号がハイの値の場合に、前記入力信号は前記２対の組み合わせの前記第１と第２のトランジスタがＰ型ＭＯＳトランジスタで構成された組の前記第２のトランジスタのゲートに前記第１の制御回路の出力信号を入力させ、前記入力信号がローの値の場合は、前記入力信号は前記２対の組み合わせの前記第３と第４のトランジスタがＮ型ＭＯＳトランジスタで構成された組の前記第４のトランジスタのゲートに前記第２の制御回路の出力信号を入力させることを特徴とする半導体装置。
【請求項２】
前記第１の制御回路は、基準電圧と前記第１のトランジスタのドレイン電圧とが入力信号であり、前記第２の制御回路は基準電圧と前記第３のトランジスタのドレイン電圧とが入力信号である帰還回路であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記第１の制御回路は、前記基板に形成された第１の参照用抵抗を有する第１の抵抗特性変動検出部と、前記第１のトランジスタを有する第１のトランジスタ特性変動検出部とを有し、
前記第１の抵抗特性変動検出部は第１の増幅回路と、該第１の増幅回路に入力される基準電圧を生成する基準電圧発生回路とを有し、前記基準電圧と前記第１の参照用抵抗素子に定電流を流して発生する電圧とが前記第１の増幅回路に入力され、該第１の増幅回路の出力が、前記第１のトランジスタ特性変動検出部に送信され、前記第１のトランジスタ特性変動検出部は第１の帰還回路を有し、該第１の帰還回路に前記第１の増幅回路の出力が入力され前記第１の帰還回路の出力信号を前記第１の制御信号の出力信号とし、
前記第２の制御回路は、前記基板に形成された第２の参照用抵抗を有する第２の抵抗特性変動検出部と、前記第３のトランジスタを有する第１のトランジスタ特性変動検出部とを有し、前記第２の抵抗特性変動検出部は第２の増幅回路と、該第２の増幅回路に入力される基準電圧を生成する基準電圧発生回路とを有し、前記基準電圧と前記第２の参照用抵抗素子に定電流を流して発生する電圧とが前記第２の増幅回路に入力され、該第２の増幅回路の出力が、前記第２のトランジスタ特性変動検出部に送信され、前記第２のトランジスタ特性変動検出部は第２の帰還回路を有し、該第２の帰還回路に前記第２の増幅回路の出力が入力され前記第２の帰還回路の出力信号を前記第２の制御信号の出力信号とすること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳細には、インピーダンス整合回路を有する半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器で使用される信号の高周波化が図られ、電子機器の制御や情報処理の能力が高まっている。さらに、電子機器の小型化や高機能化のために、より多くの回路が集積回路で実現されている。
【０００３】
使用する信号の高周波化や、回路の集積化によって、従来にも増して、信号の反射、ダンピング時間などを減少させるために、インピーダンス整合が重要になってきている。集積回路内にダンピング抵抗を設け外部負荷とのインピーダンス整合を実現するものとして、図１に従来例を示す。外付け抵抗Ｒｏｕｔは、抵抗の変動が少なく、終端インピーダンスの変動が小さい。また、特許文献１に開示された発明では、ダンピング抵抗を可変とするために、複数のいずれかのダンピング抵抗を選択できる様に構成したものである。
【特許文献１】特開２００６−１９１４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の従来例では、外付け抵抗と、半導体装置内のトランジスタのオン抵抗とで、終端抵抗を構成するが、このトランジスタのオン抵抗の変動に基づく終端インピーダンスの不整合に関しては、考慮されていない。また特許文献１に記載の発明は、選択的にダンピング抵抗を使用できるものの、その抵抗の製造バラツキや使用環境に基づく抵抗値の変動に対応できるものではなかった。本発明は、半導体装置内の回路を製造する際にインピーダンス整合用の終端インピーダンス（終端抵抗）を同時に製造し、かつ、この終端インピーダンスを含む半導体装置の環境変化に応じて変化する抵抗値の変化に適応して、インピーダンス整合を図ることが可能な終端インピーダンス制御回路を有した半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明は終端抵抗と同時に形成される半導体素子の特性は、ドレイン−ソース間電圧の所定電圧領域では、このドレイン−ソース間電圧とドレイン電流の関係が線形であり、この所定の電圧領域では、トランジスタのオン抵抗が一定であること、このオン抵抗はゲート電圧によって変わることに着目し、なされたものである。
【０００６】
本発明の実施例の１側面によれば、基板と、前記基板に形成された第１、第２のトランジスタと、前記第１のトランジスタのドレイン−ソース間電圧を制御する制御回路とを有し、前記制御回路の出力信号が前記第２のトランジスタのゲートに入力され、前記第２のトランジスタのドレインが出力端に接続されたことを特徴とする半導体装置が提供される。
なお、前記制御回路は、基準電圧と前記第１のトランジスタの前記ドレイン−ソース間電圧とが入力信号である帰還回路であっても良く、さらに、前記第１と第２のトランジスタの組み合わせを２対有し、第１の対は、Ｐ型ＭＯＳトランジスタで構成され、第１の対はＮ型ＭＯＳトランジスタで構成しても良い。また、前記半導体装置は、ハイとローの２つの値を有する入力信号を受信可能であり、前記入力信号がハイの値の場合に、前記入力信号は前記２対の組み合わせの一方の前記第２のゲートに入力され、前記入力信号がローの値の場合は、前記入力信号は前記２対の組み合わせの他方の前記第２のゲートに入力されるように構成しても良い。
【０００７】
本発明の実施例の他の側面によれば、基板と、前記基板に形成された参照用抵抗を有する抵抗特性変動検出部と、前記基板に形成された参照用トランジスタを有するトランジスタ特性変動検出部と、前記基板に形成された終端抵抗と該終端抵抗と直列に接続される終端トランジスタとを有する終端部とを有し、前記抵抗特性変動検出部は、増幅回路と、該増幅回路に入力され基準電圧を生成する基準電圧発生回路とを有し、前記基準電圧と前記参照用抵抗素子に定電流を流して発生する電圧とが前記増幅回路に各々入力され、該増幅回路の出力信号が前記トランジスタ特性変動検出部に送信され、前記トランジスタ特性変動検出部は、帰還回路を有し、該帰還回路に前記増幅回路の出力信号が入力され、前記帰還回路の出力信号が前記参照用トランジスタのゲートおよび前記終端部の終端トランジスタのゲートに入力される構成を有する半導体装置が提供される。
【０００８】
なお、前記半導体装置は、さらに前記抵抗特性変動検出部は第１の抵抗特性変動検出部と第２の抵抗特性変動検出部とを有し、前記トランジスタ特性変動検出部は第１のトランジスタ特性変動検出部と第２のトランジスタ特性変動検出部とを有し、前記第１の抵抗特性変動検出部の前記基準電圧と前記参照用抵抗素子に定電流を流して発生する電圧とは、      前記増幅回路の反転入力端子と非反転入力端子とに各々入力され、前記増幅回路の出力は、前記第１のトランジスタ特性変動検出部の帰還回路に入力され、前記第１のトランジスタ特性変動検出部の前記参照用トランジスタと前記終端トランジスタとは、Ｐ型ＭＯＳトランジスタであり、前記帰還回路の出力は前記Ｐ型ＭＯＳトランジスタの終端トランジスタのゲートに入力され、前記第２の抵抗特性変動検出部の前記基準電圧と前記参照用抵抗素子に定電流を流して発生する電圧とは、前記増幅回路の非反転入力端子と反転入力端子とに各々入力され、前記増幅回路の出力は、前記第２のトランジスタ特性変動検出部の帰還回路に入力され、前記第２のトランジスタ特性変動検出部の前記参照用トランジスタと前記終端トランジスタとは、Ｎ型ＭＯＳトランジスタであり、前記帰還回路の出力は前記Ｎ型ＭＯＳトランジスタの終端トランジスタのゲートに入力される構成を有しても良い。
さらに、前記半導体装置は、ハイとローの２つの値を有する入力信号を受信可能であり、前記信号がハイの値またはローの値に応じて、前記入力信号は、第１の抵抗特性変動検出部と第１のトランジスタ特性変動検出部と前記Ｐ型ＭＯＳトランジスタである前記終端トランジスタとの組み合わせで構成される対、または、第２の抵抗特性変動検出部と第２のトランジスタ特性変動検出部と前記Ｎ型ＭＯＳトランジスタである前記終端トランジスタとの組み合わせで構成される対に入力される様に構成されても良い。
【発明の効果】
【０００９】
終端抵抗のインピーダンス変動に応じて、変動を打ち消す方向に終端トランジスタのオン抵抗を変化させるために、終端トランジスタのゲート電圧を制御するので、これにより終端抵抗値の変動幅を抑えることができ、本発明の半導体装置に接続される伝送路等の特性インピーダンスとの不整合を少なくすることができ、反射による波形の劣化を抑えることができる。
【発明を実施するための最良の形態】
【００１０】
本発明に先立って、ＭＯＳトランジスタの立ち上がり特性の時間特性と、このＭＯＳトランジスタのオン抵抗との関係を説明する。ＭＯＳトランジスタは製造時のウェハ、ロットにおいて特性がばらつき、トランジスタの立ち上り特性の遅いものほど、オン抵抗値は大きく、トランジスタを使用する環境温度が高いほど、オン抵抗値も大きくなる。また同様に、トランジスタと同時に同一基板に形成される抵抗素子の値も公称値の±１０％程度はばらつく。したがって、このＭＯＳトランジスタや抵抗素子を使用して、インピーダンス整合を図る場合には、製造時の抵抗素子の値やＭＯＳトランジスタのオン抵抗（ＯＮ抵抗とも表記する。）のバラツキおよび、温度変化などによる抵抗値の変化に応じた補正が必要になる。
【００１１】
図２には、ＭＯＳトランジスタのゲートに入力する電圧値を変え、各々の電圧値に対するドレイン−ソース間電圧（Ｖｄｓ）と電流（ドレイン電流Ｉｄ）とをグラフにして示したものである。ＭＯＳトランジスタの動作領域には、図２に示す様に、線形領域と飽和領域の２種類があり、ＭＯＳトランジスタのドレイン−ソース間電圧（Ｖｄｓ）、ゲート−ソース間電圧をＶｇｓ、ＭＯＳトランジスタのしきい値電圧をＶｔｈとした場合に、線形領域では、Ｖｄｓ≦Ｖｇｓ−Ｖｔｈが成立し、飽和領域では、Ｖｄｓ＞Ｖｇｓ−Ｖｔｈが成立している。ここで注目すべきは、一般的に、トランジスタのＶｄｓ−Ｉｄ特性は、線形領域でＶｄｓが小さな範囲Ａでは、グラフの傾きが一定になっており、この傾きは、ゲート電圧を変化させると変わる点である。このグラフの傾きは、トランジスタのオン抵抗を表し、線形領域の傾きが直線のところでは、オン抵抗がＶｄｓによらず一定になっている。本発明は、このゲート電圧によって、オン抵抗が変わる特性を利用している。
【００１２】
つぎに、図３を参照して本発明の要部を説明する。図３は半導体装置１０の内の本発明の要部を示す模式図である。この半導体装置１０には、ハイおよびローの２値の値をとるデータが信号として入力され、本実施例では、２個のインバータ１６、１７を介してプロセス変動検出回路１２、１４に入力される。このプロセス変動検出回路１２、１４は、後述するが、信号のハイおよびローの２値の値に応じて、切り換えて使用し、各プロセス変動検出回路１２、１４の出力信号は、終端抵抗Ｒｏｕｔ２２に直列に接続されたＰ型ＭＯＳトランジスタ１８、Ｎ型ＭＯＳトランジスタ２０のゲートに入力される。このプロセス変動検出回路１２、１４には、Ｐ型、Ｎ型ＭＯＳトランジスタ１８、２０のオン抵抗値および、終端抵抗Ｒｏｕｔ２２の変動に対応した変動を検出するための参照用のＭＯＳトランジスタおよび参照用の抵抗素子が設けられている。この参照用のＭＯＳトランジスタのオン抵抗値および参照用の抵抗素子の抵抗値の変動に応じて、Ｐ型ＭＯＳトランジスタ１８、Ｎ型ＭＯＳトランジスタ２０のゲート電圧に入力する信号が、各プロセス変動検出回路１２、１４によって各々生成され、各ゲートに入力され、ＭＯＳトランジスタ１８または２０のオン抵抗と終端抵抗Ｒｏｕｔ２２との抵抗値の和が一定となる様にＰ型、Ｎ型ＭＯＳトランジスタ１８、２０のオン抵抗値が制御される。
【００１３】
次に、図４を参照して、本発明の１実施例を説明する。半導体装置１００には、プロセス変動検出回路１１０とスイッチ部１５０と終端部１４０とが構成され、プロセス変動検出回路１１０はさらに抵抗特性変動検出部１２０とトランジスタ特性変動検出部１３０とが含まれている。
【００１４】
この半導体装置１００には、データとして、ハイ（ｈｉｇｈ）とロー（ｌｏｗ）の２値の信号（例えば１にハイ信号が、０にロー信号が対応する。）が入力される。
【００１５】
抵抗特性変動検出部１２０、トランジスタ特性変動検出部１３０、終端部１４０の各々は、この入力される２値信号のハイ、ロー信号に応じて、Ｐ型ＭＯＳトランジスタまたは、Ｎ型ＭＯＳトランジスタを使用した各検出部と終端部が設けられている。図４では、入力されるデータがロー信号の場合、このロー信号はアナログスイッチ１５１を介してＮ−ｃｈ側の回路に入力され、Ｎ型ＭＯＳトランジスタ２６０のオン抵抗が制御される。ハイ信号の場合、このハイ信号はアナログスイッチ１５２を介してＰ−ｃｈ側の回路に入力され、Ｐ型ＭＯＳトランジスタ２６２のオン抵抗が制御される。
【００１６】
このＮ−ｃｈ側およびＰ−ｃｈ側の動作は、基本的に同様に構成されており、以下においては、Ｎ−ｃｈ側の説明を主に行う。また、Ｐ−ｃｈ側、Ｎ−ｃｈ側の対応する機能の各構成部品等には同じ符号を付し、特に区別する場合には、別符号を付す。また、回路素子について周知の表示記号を使用し、周知の機能を果たすものについては、符号を付さず説明を省略したものがある。
【００１７】
抵抗特性変動検出部１２０の目的は、抵抗値のばらつき、および温度変化による抵抗値の変動をモニタするための参照用抵抗素子２０２とそれに定電流を流すための定電流源２０４、基準電圧Ｖｒｅｆ２を生成するための、分圧用抵抗２０６、２０７と増幅回路２２０より構成される。
【００１８】
参照用抵抗素子２０２に定電流源２０４から定電流を流し、電圧を降下（電圧ドロップ）させる。この参照抵抗素子２０２の両端間の電圧をドロップ電圧と称する。この参照用抵抗素子２０２の抵抗値が大きい場合のドロップ電圧をＶｒ＋、小さい場合のドロップ電圧をＶｒ−とする。増幅回路２２０の出力電圧は、ドロップ電圧がＶｒ＋の場合はＶｏ１＋とし、Ｖｒ−の場合はＶｏ１−とすると、増幅回路２２０への入力電圧が大きいほうが出力電圧は小さくなるので、Ｖｏ１＋＜Ｖｏ１−となり、参照抵抗素子２０２の抵抗値が大きいほうが増幅回路２２０の出力電圧は小さくなる。（なお、増幅回路２２０の非反転入力端子にｖｅｒｆ２が入力され、反転入力端子に抵抗素子を介してドロップ電圧が入力される反転増幅回路が構成されている。）
次に、Ｎ−ｃｈ側のトランジスタ特性変動検出部１３０の動作を説明する。トランジスタ特性変動検出部１３０は、トランジスタのオン抵抗のばらつきや変動をモニタするための参照用トランジスタ２５０と、それに定電流を流すための定電流源２５２と帰還回路２５４で構成され、参照用トランジスタ２５０のドレイン電圧が、増幅回路２２０の出力電圧と同じ電圧になるようにゲート電圧を制御する帰還回路が構成されている。参照用トランジスタ２５０のオン抵抗をＲｏｎ、この参照用トランジスタ２５０に流れる電流をＩとすると、参照用トランジスタ２５０のドレイン電圧Ｖｄｓはオームの法則より、Ｖｄｓ＝Ｉ×Ｒｏｎが成立する。電流Ｉは一定であるので、したがって、ドレイン電圧を高くするためにはＲｏｎを大きくしなければならないので、ゲート電圧は低くなる。
【００１９】
逆にドレイン電圧を低くするためにはＲｏｎを小さくしなければならないので、ゲート電圧は高くなる。上記したＶｏ１＋＜Ｖｏ１−の関係により、Ｖｏ１＋よりＶｏ１−のほうが、電圧が高いので、参照用トランジスタ２５０のオン抵抗を、入力電圧がＶｏ１＋の場合にはＲｏｎ＋、Ｖｏ１−の場合には、Ｒｏｎ−とすれば、Ｒｏｎ＋＜Ｒｏｎ−となる。
【００２０】
よって、参照用抵抗素子２０２の抵抗値の変動と逆方向に参照用トランジスタ２５０のオン抵抗を制御することができる。
【００２１】
また、参照用抵抗素子２０２の抵抗値が一定で、増幅回路２２０の出力電圧が一定のときに、Ｎ−ｃｈ側のトランジスタのプロセス変動を考えると、ドレイン電圧が一定でＰ型、Ｎ型ＭＯＳトランジスタの両方の立ち上がり特性が遅い場合と、両方の立ち上がり特性が遅い場合とでは、両方のトランジスタの立ち上がり特性が遅い場合の方が、オン抵抗が大きいので、オン抵抗を小さくするために、ゲート電圧は高くなる。よって、帰還回路２５４の出力電圧はＰ型、Ｎ型ＭＯＳトランジスタの両方の立ち上がり特性が遅い場合の方が、Ｐ型、Ｎ型ＭＯＳトランジスタの両方の立ち上がり特性が早い場合の帰還回路２５４の出力電圧より高くなる。
【００２２】
この帰還回路２５４の出力電圧をＮ−ｃｈ側の終端部１４０のＮ型ＭＯＳトランジスタ２６０のゲートに接続することで、このＮ型ＭＯＳトランジスタ２６０のオン抵抗を終端抵抗２８０の抵抗値が大きくなった場合には小さく、小さくなった場合には大きくすることができる。また、トランジスタの立ち上がり特性が、Ｐ型、Ｎ型ＭＯＳトランジスタとも遅い場合にはＮ型ＭＯＳトランジスタ２６０のオン抵抗を小さく、早い場合にはオン抵抗を大きくすることが可能になり、終端インピーダンスを制御することができる。
【００２３】
上記した説明の要部をより詳しく説明すると、図４で、トランジスタ特性変動検出部１３０のＮ−ｃｈ側の参照用トランジスタ２５０のオン抵抗をＲｏｎ１、並列に接続した個数をｍとするとトランジスタ１個当たりのオン抵抗は、Ｒｏｎ１×ｍとなる。
【００２４】
また、終端部１４０のＮ−ｃｈ側のＮ型ＭＯＳトランジスタ２６０のオン抵抗をＲｏｎ２、並列に接続した個数をｎとするとトランジスタ１個当たりのオン抵抗は、Ｒｏｎ２×ｎとなる。  
【００２５】
これらの参照用Ｎ型ＭＯＳトランジスタ２５０、Ｎ型ＭＯＳトランジス２６０のサイズがほぼ、同じでどちらも線形領域にバイアスされているとすると、トランジスタ２５０、２６０の1個当たりのオン抵抗は、ほぼ等しいので、Ｒｏｎ１×ｍ ≒ Ｒｏｎ２×ｎ、Ｒｏｎ２≒Ｒｏｎ１×ｍ／ｎとなる。
【００２６】
よって、参照用トランジスタ２５０のオン抵抗を制御できれば、Ｎ型ＭＯＳトランジスタ２６０のオン抵抗も制御できるので、終端抵抗素子２８０の抵抗変動と逆方向に参照用トランジスタ２５０のオン抵抗を制御することで、終端インピーダンスを制御することができる。
【００２７】
また、Ｐ−ｃｈ側のトランジスタの制御方法は、プロセス変動検出回路１１０の（反転）増幅回路が正転増幅回路になり、抵抗値が大きいほうが正転増幅回路の出力電圧が大きくなり、P型ＭＯＳトランジスタで構成される参照用トランジスタ２５５のＶｄｓは低くなるので、オン抵抗を下げるためにゲート電圧は高くなり、参照用抵抗素子２２２の抵抗値の変動方向と逆方向に、参照用トランジスタ２５５のオン抵抗を制御することができる。
【００２８】
また、Ｐ−ｃｈ側のトランジスタ特性変動検出部１３０動作については、Ｎ−ｃｈ側のトランジスタ特性変動検出部１３０の動作と基本的に同様である。
【００２９】
また、スイッチ部１５０の詳細は説明を省略しているが、Ｎ−ｃｈ側またはＰ−ｃｈ側のいずれの終端インピーダンスを制御するかは、半導体装置１００に入力される信号に基づき、アナログスイッチ１５１を動作させることによって行う。
【００３０】
本発明の他の実施例を、図５を参照して説明する。図中、図４に示すものと同様の素子には同じ符号を付してある。この図５に示す実施例は、半導体装置１００内には、インピーダンス整合用の終端抵抗素子を設けない場合であり、この場合は、抵抗特性の変動を検出する必要はないので、図４に示す実施例から抵抗特性変動検出部１２０を削除した構成になっている。
【００３１】
終端部１４０のＮ型ＭＯＳトランジスタ２６０、およびＰ型ＭＯＳトランジスタ２６２のオン抵抗が所望の抵抗値になるようにＶｄｓを求め、その電圧をトランジスタ特性変動検出部１３０の帰還回路２５４の−側入力にリファレンス電圧として与える。そうすることで、参照用トランジスタ２５０および２５５のオン抵抗値が一定になるので、終端部１４０のＮ型ＭＯＳトランジスタ２６０、およびＰ型ＭＯＳトランジスタ２６２のオン抵抗も一定に制御できる。
【００３２】
本発明の他の実施例を図６に示す。この実施例では、終端抵抗が、半導体装置１００の外部にある場合に相当し、この場合も抵抗特性の変動を検出することは必要ないので、図５に示す回路構成と同様に、終端部１４０のトランジスタ２６０のオン抵抗を一定に制御できる。
【産業上の利用可能性】
【００３３】
終端抵抗のインピーダンス変動に応じて、変動を打ち消す方向に終端トランジスタのオン抵抗を変化させるために、終端トランジスタのゲート電圧を制御するので、これにより終端抵抗値の変動幅を抑えることができ、本発明に接続される伝送路等の特性インピーダンスとの不整合を少なくすることができ、反射による波形の劣化を抑えることができる。
【図面の簡単な説明】
【００３４】
【図１】従来例を示す図。
【図２】トランジスタのＶｄｓ−Ｉｄ特性を示す図
【図３】本発明の実施例を示す回路ブロック図
【図４】本発明の実施例を示す回路ブロック図
【図５】本発明の実施例を示す回路ブロック図
【図６】本発明の実施例を示す回路ブロック図
【符号の説明】
【００３５】
１００          半導体装置
１２０          抵抗特性変動検出部
１３０          トランジスタ特性変動検出部
１４０          終端部
１５０          スイッチ部
１５１、１５２  アナログスイッチ
２０２、２２２  参照用抵抗素子
２５０、２５５  参照用トランジスタ
２６０          Ｎ型ＭＯＳトランジスタ
２６２          Ｐ型ＭＯＳトランジスタ
【図１】
0005369472.tif 000002
【図２】
0005369472.tif 000003
【図３】
0005369472.tif 000004
【図４】
0005369472.tif 000005
【図５】
0005369472.tif 000006
【図６】
0005369472.tif 000007