(57)【特許請求の範囲】
【請求項１】
半導体層上に複数の層間絶縁膜と複数の金属層からなる多層配線構造が形成された周辺回路部を形成する工程と、
受光部における前記半導体層の表面にカソード領域を形成する工程と、
前記カソード領域上に下地層と前記カソード領域の外側まで延在する受光部パッドと前記複数の層間絶縁膜からなる上部構造層を形成する工程と、
前記下地層、前記受光部パッド、前記上部構造層に開口部を形成する開口部形成工程とを有し、
前記開口部形成工程は、前記上部構造層と前記受光部パッドとの選択比が高いエッチング条件により、前記上部構造層及び前記受光部パッドをエッチングする受光部パッドエッチング工程と、
前記受光部パッドエッチング工程後に、前記受光部パッドと前記下地層との選択比が高いエッチング条件に切り替え、前記受光部パッドを前記カソード領域の端部の外側で貫通し前記下地層の一部を残しエッチングする下地層エッチング工程と、
前記下地層エッチング工程後に、前記開口部の側壁面及び底面にシリコン窒化膜を堆積する工程と、を有することを特徴とする集積回路製造方法。
【請求項２】
前記受光部パッドエッチング工程前に、前記受光部パッドエッチング工程のエッチング条件より上部構造層のエッチング速度が速い条件で、前記上部構造層をエッチングする上部構造層エッチング工程を有することを特徴とする請求項１に記載の集積回路製造方法。
【請求項３】
前記受光部パッドエッチング工程は、異方性エッチングであり、前記下地層エッチング工程は、等方性エッチング法であることを特徴とする請求項１に記載の集積回路製造方法。
【請求項４】
前記上部構造層エッチング工程と前記受光部パッドエッチング工程は、異方性エッチング法であり、前記下地層エッチング工程は、等方性エッチング法であることを特徴とする請求項２に記載の集積回路製造方法。
【請求項５】
前記下地層はシリコン酸化膜からなることを特徴とする請求項１〜４のいずれか１項に記載の集積回路製造方法。
【請求項６】
前記受光部パッドはポリシリコンであることを特徴とする請求項１〜５のいずれかに記載の集積回路製造方法。
【請求項７】
前記上部構造層はシリコン酸化膜を含むことを特徴とする請求項１〜６のいずれかに記載の集積回路製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板等の上に集積回路を形成する製造方法に関し、特に、基板上に積層した上部構造層のエッチング方法に関する。
【背景技術】
【０００２】
近年、情報記録媒体として、ＣＤ（Compact Disk）やＤＶＤ（Digital Versatile Disk）といった光ディスクが大きな位置を占めるようになってきた。これら光ディスクの再生装置は、光ピックアップ機構により光ディスクのトラックに沿ってレーザ光を照射し、その反射光を検知する。そして、反射光強度の変化に基づいて記録データが再生される。
【０００３】
光ディスクから読み出されるデータレートは非常に高いため、反射光を検知する光検出器は、応答速度の速いＰＩＮフォトダイオードを用いた半導体素子で構成されている。当該半導体素子の受光部にて発生した微弱な光電変換信号は増幅器にて増幅され、後段の信号処理回路へ出力される。ここで、光電変換信号の周波数特性の確保やノイズの重畳を抑制する観点から、受光部と増幅器との間の配線長をできるだけ短くするように構成される。この観点と、光検出器の製造コスト低減の観点とから、受光部と増幅器等を含む回路部とは同一の半導体チップ上に形成することが好適である。
【０００４】
図６は、同一半導体基板に受光部と回路部とが隣接配置された光検出器の模式的な断面図である。受光部４に対応する領域の半導体基板２にはＰＩＮフォトダイオードの構造が形成され、回路部６に対応する領域にはトランジスタ等の回路素子が形成される。
【０００５】
図６の光検出器は２層配線構造であり、配線構造層１０として、半導体基板２上に、第１層間絶縁膜１２、第１アルミニウム（Ａｌ）層１４、第２層間絶縁膜１６、第２Ａｌ層１８、第３層間絶縁膜２０が順次積層される。第１Ａｌ層１４及び第２Ａｌ層１８はそれぞれフォトリソグラフィ技術を用いてパターニングされる。例えば、第１Ａｌ層１４により配線２２及び平坦化パッド２４が回路部６に形成され、第２Ａｌ層１８により、配線２６及び平坦化パッド２８が回路部６に形成される。回路部６の配線構造層１０の上には、遮光のためのＡｌ層３０が積層され、さらに、保護膜としてシリコン酸化膜３２及びシリコン窒化膜３４が順次積層される。ちなみに、層間絶縁膜は、ＳＯＧ（Spin on Glass）、ＢＰＳＧ（Borophosphosilicate Glass）、ＴＥＯＳ（Tetra-ethoxy-silane）といった材料を用いて形成される。
【０００６】
さて、配線構造層１０を含む上部構造層３８は、受光部４の半導体基板２の上にも積層される。受光部４における半導体基板２への光の入射効率を高めるためには、この上部構造層３８を除去することが好ましい。そこで、周囲の回路部６においては上部構造層３８を残しつつ、受光部４において選択的にエッチバックを行って、受光部４に上部構造層３８の開口部３６が形成される。
【０００７】
ここで、受光部４において上記各Ａｌ層は上部構造層３８の積層時に予めパターニングにより除去され、当該受光部４には層間絶縁膜１２，１６，２０等が積層される。すなわちＡｌ層が除去されている分、受光部４の上部構造層３８は周囲の回路部６よりも窪み得る。このように上部構造層３８の表面が平坦でないことなどに起因して、図７に示すように開口部の底面が平坦にならず、受光部４面内での入射光量の不均一が生じる可能性がある。
【０００８】
これを回避するために、上部構造層３８の下にポリシリコン膜を形成しておき、これを
受光部パッドとして開口部のエッチバックが行われる。受光部パッドを用いることで、エッチングの深さを開口部面内にて一様にするのに一定の効果がある。
【０００９】
図７及び図８は受光部４の位置に対応してポリシリコン膜を形成した上で開口部を形成する従来の光検出器の製造方法を説明する模式図であり、主要な工程における受光部４近傍の模式的な断面図を示している。ＰＩＮフォトダイオードやトランジスタ等が形成された半導体基板２上に、シリコン酸化膜４０を成膜し、さらにその表面にポリシリコン膜４１を堆積する（図７（ａ））。
【００１０】
ポリシリコン膜４１の上にフォトレジストを塗布しフォトレジスト膜４２を成膜する。受光部に対応する領域を光透過可能に構成されたフォトマスク４３を用い、フォトレジスト膜４２を露光する（図７（ｂ））。しかる後、現像処理を行うことにより、受光部に対応する位置に残るフォトレジスト膜４２’が形成される（図７（ｃ））。
【００１１】
このフォトレジスト膜４２’をエッチングマスクとしてポリシリコン膜４１をエッチング除去して、受光部に対応する領域にポリシリコン膜からなる受光部パッド４４を形成する（図７（ｄ））。
【００１２】
受光部パッド４４の上のフォトレジスト膜４２’を除去した後、上部構造層４５を積層する（図７（ｅ））。
【００１３】
次に上部構造層４５の上にフォトレジストを塗布しフォトレジスト膜４６を成膜する。受光部に対応する領域を遮光するフォトマスク４７を用い、フォトレジスト膜４６を露光する。しかる後、現像処理を行うことにより、受光部に対応する位置に開口が形成されたフォトレジスト膜４６’が形成される（図８（ａ））。
【００１４】
次に、このフォトレジスト膜４６’をエッチングマスクとして上部構造層４５を、マグネトロンリアクティブイオンエッチング（以下マグネトロンＲＩＥという）装置によりエッチングを行う。この際、上部構造層４５（シリコン酸化膜）のエッチング速度の速いＣＦ４を含むガスを用いる（図８(ｂ)）。このエッチングにおいて上部構造層４５及び受光部パッド４４のエッチングを行い、開口部４８はシリコン酸化膜４０の上面まで掘り下げられる（図８（ｃ））。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述の開口部は上部構造層の開口部には金属配線を形成しないため段差が発生し、図８（ａ）に示してあるように、開口部４８の中央部の膜厚と側端部の膜厚を比較すると、側端部の膜厚が厚くなってしまう。
【００１６】
そのため、上述した条件のエッチングにより開口部を形成すると、図８（ｃ）に示すようにエッチング後も受光部の側端部の膜厚が中央部より厚い形状となり、受光感度が受光部面内で異なるという問題があった。
【００１７】
本発明は上記課題を解決するためになされたものであり、より平坦性の高い受光部を形成することができる集積回路製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の集積回路製造方法は、半導体層上に複数の層間絶縁膜と複数の金属層からなる多層配線構造が形成された周辺回路部を形成する工程と、受光部における前記半導体層の表面にカソード領域を形成する工程と、前記カソード領域上に下地層と前記カソード領域の外側まで延在する受光部パッドと前記複数の層間絶縁膜からなる上部構造層を形成する工程と、前記下地層、前記受光部パッド、前記上部構造層に開口部を形成する開口部形成工程とを有し、前記開口部形成工程は、前記上部構造層と前記受光部パッドとの選択比が高いエッチング条件により、前記上部構造層及び前記受光部パッドをエッチングする受光部パッドエッチング工程と、前記受光部パッドエッチング工程後に、前記受光部パッドと前記下地層との選択比が高いエッチング条件に切り替え、前記受光部パッドを前記カソード領域の端部の外側で貫通し前記下地層の一部を残しエッチングする下地層エッチング工程と、前記下地層エッチング工程後に、前記開口部の側壁面及び底面にシリコン窒化膜を堆積する工程と、を有することを特徴とする。
【００１９】
また、本発明の集積回路製造方法は、前記受光部パッドエッチング工程前に、前記受光部パッドエッチング工程のエッチング条件より上部構造層のエッチング速度が速い条件で、前記上部構造層をエッチングする上部構造層エッチング工程を有することを特徴とする。
【００２０】
また、本発明の集積回路製造方法は、前記受光部パッドエッチング工程は、異方性エッチング法であり、前記下地層エッチング工程は、等方性エッチング法であることを特徴とする。
【００２１】
また、本発明の集積回路製造方法は、前記上部構造層エッチング工程と前記受光部パッドエッチング工程は、異方性エッチング法であり、前記下地層エッチング工程は、等方性エッチング法であることを特徴とする。
【００２２】
また、本発明の集積回路製造方法は、前記下地層はシリコン酸化膜からなることを特徴とする。
【００２３】
また、本発明の集積回路製造方法は、前記受光部パッドはポリシリコンであることを特徴とする。
【００２４】
また、本発明の集積回路製造方法は、前記上部構造層はシリコン酸化膜を含むことを特徴とする。
【発明の効果】
【００２６】
本発明によれば、開口部の底面の平坦性の向上が図られ、受光部面内での入射光量の均一性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００２８】
本実施形態は、ＣＤやＤＶＤといった光ディスクの再生装置の光ピックアップ機構に搭載される光検出器である。
【００２９】
図１は、本実施形態に係る光検出器である半導体素子の概略の平面図である。本光検出器５０はシリコンからなる半導体基板に形成され、受光部５２と回路部５４とを含んで構成される。受光部５２は、例えば、２×２に配列された４つのＰＩＮフォトダイオード（ＰＤ）５６を含み、光学系から基板表面へ入射する光を２×２の４区画に分割して受光する。回路部５４は、例えば、受光部５２の周囲に配置される。回路部５４は例えば、ＣＭＯＳ５８等の回路素子を含み、これら回路素子を用いて、受光部５２からの出力信号に対する増幅回路やその他の信号処理回路を受光部５２と同一の半導体チップに形成することができる。なお、図１には示されていないが、回路部５４には、回路素子に接続される配線や受光部５２を構成する拡散層に接続される配線が配置される。これら配線は、半導体基板上に積層されるＡｌ膜をパターニングして形成される。
【００３０】
図２は、図１に示す直線Ａ−Ａ’を通り半導体基板に垂直な断面での受光部５２及び回路部５４の構造を示す模式的な断面図である。この断面には受光部５２の２つのＰＤ５６、回路部５４のＣＭＯＳ５８、及びそれらが形成された半導体基板６０上に積層される配線や層間絶縁膜等の構造が表されている。
【００３１】
本光検出器５０は、ｐ型不純物が導入されたｐ型シリコン基板であるＰ-sub層７０の一方主面に、Ｐ-sub層７０より不純物濃度が低く高比抵抗を有するエピタキシャル層７２が積層された半導体基板６０を用いて形成される。Ｐ-sub層７０は各ＰＤ５６に共通のアノードを構成し、例えば、基板裏面から接地電位を印加される。分離領域７４は、基板表面側に設けられた配線７６により接地電位を印加され、Ｐ-sub層７０と共にアノードを構成する。
【００３２】
エピタキシャル層７２は、受光部５２ではＰＤ５６のｉ層を構成する。受光部５２において、エピタキシャル層７２の表面には、上述の分離領域７４及びカソード領域７８が形成される。
【００３３】
半導体基板６０の表面にはゲート酸化膜や局所酸化膜（ＬＯＣＯＳ）を構成するシリコン酸化膜８０が形成され、ゲート酸化膜の上にはＣＭＯＳ５８を構成するＭＯＳＦＥＴ等のゲート電極８２が例えば、ポリシリコンやタングステン（Ｗ）等を用いて形成される。さらにその上を覆って基板表面にシリコン酸化膜８４が形成される。
【００３４】
シリコン酸化膜８４を形成後、受光部５２に対応する位置にポリシリコン膜からなる受光部パッドが形成される。後に説明するように、この受光部パッドは、配線構造層９０をエッチバックして受光部５２の位置に開口部８６を形成する際のエッチングストッパとして用いられる。そのため、受光部パッドは開口部８６の開口より外側に拡張して形成される。
【００３５】
受光部パッドの形成後、半導体基板６０上には、配線構造や保護膜等からなる上部構造層が形成される。本光検出器５０は２層配線構造であり、配線構造層９０として、半導体基板６０上に、第１層間絶縁膜９２、第１Ａｌ層９４、第２層間絶縁膜９６、第２Ａｌ層９８、第３層間絶縁膜１００が順次積層される。第１Ａｌ層９４及び第２Ａｌ層９８はそれぞれフォトリソグラフィ技術を用いてパターニングされる。例えば、第１Ａｌ層９４により配線７６及び平坦化パッド１０２が回路部５４に形成され、第２Ａｌ層９８により、配線１０４及び平坦化パッド１０６が回路部５４に形成される。
【００３６】
ここで、平坦化パッド１０２，１０６は、それぞれ配線７６，１０４の隙間に配置され、それぞれ第１Ａｌ層９４、第２Ａｌ層９８の上に積層される層間絶縁膜９６，１００の表面の凹凸を抑制する。また、層間絶縁膜は、ＳＯＧ、ＢＰＳＧ、ＴＥＯＳといった材料を用いて形成される。
【００３７】
回路部５４の配線構造層９０の上には、遮光のためのＡｌ層１１０が積層され、さらに、保護膜としてシリコン酸化膜１１２が順次積層される。
【００３８】
ここで、受光部５２のＰＤ５６への光の入射効率を高めるために、配線構造層９０及びその上の積層、すなわち上部構造層をエッチバックして、受光部５２に対応する領域に開口部８６が形成される。このように受光部５２において配線構造層９０をエッチングし開口部８６を設けることにより、ＰＤ５６への光の透過率が向上し、レーザ反射光による光電変換信号の振幅の確保が図られる。
【００３９】
なお、配線構造層９０の下に配置された上記受光部パッドは、開口部８６の形成工程においてエッチバックされ、開口部８６の底面に存在する部分は除去される。そのため、図２において、開口部８６の底面部分の受光部パッドは既に存在せず、開口部８６より外側への拡張部分１１４のみが残っている。
【００４０】
開口部８６の形成後、シリコン窒化膜１１６が堆積される。このシリコン窒化膜１１６は、シリコン酸化膜１１２の上面、開口部８６の側壁面及び底面を覆う。上面に形成されたシリコン窒化膜１１６は、シリコン酸化膜１１２と共に保護膜を構成する。また、開口部８６の側壁面に形成されたシリコン窒化膜１１６は、当該側壁面に露出する層間絶縁膜を被覆し、配線構造層９０への湿気の進入を抑制する。これにより、配線７６，１０４の劣化が防止される。一方、開口部８６の底面に形成されたシリコン窒化膜１１６は、開口部８６の底面からＰＤ５６への入射光の反射を抑制する反射防止膜としての機能を有する。
【００４１】
次に、図３を用いて、本光検出器５０の製造方法を説明する。図３は受光部５２の位置に対応して受光部パッドを形成した上で開口部８６を形成する本光検出器の製造方法を説明する模式図であり、主要な工程における受光部５２近傍の模式的な断面図を示している。
【００４２】
まず、上述したＰＤ５６やＣＭＯＳ５８等を形成した半導体基板６０上に、下地層としてシリコン酸化膜８４を成膜する。シリコン酸化膜８４は、例えば、ＣＶＤ法により堆積して形成される。さらに、シリコン酸化膜８４の上に、ポリシリコン膜１２０をＣＶＤ法等により形成する（図３（ａ））。
【００４３】
このポリシリコン膜１２０の上に、フォトレジストを塗布してフォトレジスト膜１２２を成膜する。このフォトレジスト膜１２２を、受光部５２に対応する領域を光透過可能に構成されたフォトマスク１２４を用いて露光する（図３（ｂ））。
【００４４】
しかる後、現像処理を行って、フォトレジスト膜１２２の未露光領域を除去することにより、受光部５２に対応する位置に残るフォトレジスト膜１２２’が形成される（図３（ｃ））。
【００４５】
このように形成されたフォトレジスト膜１２２’をエッチングマスクとしてポリシリコン膜１２０をエッチングして、受光部５２に対応する領域にポリシリコン膜１２０を選択的に残し、受光部パッド１２６が形成される（図３（ｄ））。
【００４６】
受光部パッド１２６の上のフォトレジスト膜１２２’を除去した後、上部構造層１２８、例えばＳｉＯ２を積層する（図３（ｅ））。上部構造層１２８の各構成層の積層は、ＣＶＤ法やＰＶＤ法を用いて行うことができる。
【００４７】
ここで、上部構造層１２８として積層される層のうち各Ａｌ層は、パターニングされ受光部５２上から除去される。そのため、上部構造層１２８はその層間絶縁膜９６，１００を積層した途中段階及び全てを積層し終わった段階にて、受光部５２での厚みがその周辺の回路部での厚みより薄くなる。
【００４８】
次に上部構造層１２８の上に、フォトレジストを塗布しフォトレジスト膜１３０を成膜する。このフォトレジスト膜１３０を、フォトマスク１３２を用いて露光する（図３（ｆ））。
【００４９】
しかる後、現像処理が行われる。フォトマスク１３２は受光部５２に対応する領域を光
透過可能に構成されている。そのため、フォトレジスト膜１３０は受光部５２に対応する領域を露光され、当該領域を現像処理にて除去される。これにより、受光部５２に対応する位置に開口１３６を有するフォトレジスト膜１３０’が形成される（図３（ｇ））。
【００５０】
次に、このフォトレジスト膜１３０’をエッチングマスクとして、上部構造層１２８のエッチングを行われる。本実施形態では、上部構造層１２８に開口部を形成するために、エッチング装置として図４に示すマグネトロンＲＩＥ装置を用いて３段階のエッチングを行う。
【００５１】
ここでマグネトロンＲＩＥ装置を図４の概略図を用いて説明する。
【００５２】
プラズマ処理を行う反応室１４０は、導電材料を含み、接地電位に固定されている。その反応室１４０には、エッチングガスを導入するためのガス導入口と、エッチングガス及びエッチングにより分解された残渣物を排出するための排出口が設けられている（不図示）。また、下部電極１４６は、バイアス源としての高周波電源（１３．５６ＭＨｚ）１４８と接続されている。下部電極１４６上にはエッチング前の工程まで終えた基板１５０が設置されている。また、上部電極１４４は、接地されている。反応室の外部の側壁には永久磁石（ダイボールリング）１４２が配置され、反応室内に磁界を発生させる。
【００５３】
このように反応室に磁界を発生させることにより、ガス圧力の低減とともに、プラズマ密度を高めつつイオンエネルギーを低くすることができ、磁界と電場の組み合わせで電極表面の近くでプラズマ密度を高くすることができる。
【００５４】
次に、図５を用いて、本光検出器５０のマグネトロンＲＩＥ装置を用いたエッチング方法を説明する。図５は図３と同様、受光部５２の位置に対応して受光部パッドを形成した上で開口部８６を形成する本光検出器の製造方法を説明する模式図であり、主要な工程における受光部５２近傍の模式的な断面図を示している。
【００５５】
まず上部構造層エッチング工程として、受光部５２に対応する位置に開口１３６を有するフォトレジスト膜１３０’をマスクとして、受光部パッドまでの上部構造層のエッチングが行われる（図５（ａ））。このときエッチングは受光部パッドに到達しないのが好適である。
【００５６】
上部構造層エッチング工程では、受光部パッド１２６を開口部８６のエッチバックに対して好適に受光部パッドとして機能させるため、開口部８６のエッチングを開口１３２より拡がりにくい方法で行うことが望ましい。この観点から、異方性のエッチングを行うことが望ましい。
【００５７】
また、受光部パッド１２６上部の上部構造層１２８の膜厚は１．５〜２μｍであり、受光部パッドの膜厚０．１〜０．２μｍと比較して非常に厚いため、製造プロセス時間を短縮させるためには上部構造層１２８を構成するシリコン酸化膜に対しエッチング速度の速い条件を選択することが望ましい。
【００５８】
これらの点を考慮して、エッチングガスはＣＦ４を含むガスを選択することが望ましく、例えば、ＣＨＦ３、ＣＦ４を含む混合ガスを用いることが望ましい。
【００５９】
次に受光部パッドエッチング工程として、フォトレジスト膜１３０’をマスクとして、上部構造層１２８及び受光部パッド１２６のエッチングを行う（図５（ｂ））。このときエッチングはシリコン酸化膜８４に到達しないように行われる。
【００６０】
受光部パッドエッチング工程についても、上部構造層エッチング工程と同様、受光部パッド１２６を開口部８６のエッチバックに対して好適にエッチングストッパとして機能させるため、開口部８６のエッチングを開口１３６より拡がりにくい方法で行うことが望ましい。この観点から、異方性のエッチングを行うことが望ましい。
【００６１】
ここで、上部構造層の開口部には金属配線を形成しないため、図３（ｇ）に示したように、上部構造層エッチング工程の直後は、開口部８６の中央部の膜厚と側端部の膜厚を比較すると、側端部の膜厚が厚くなっている。
【００６２】
このように膜厚の差のある形状の膜をエッチングすると、エッチング後も側端部の膜厚が中央部より厚い形状となってしまう。
【００６３】
そこで、受光部パッドエッチング工程では、その膜厚差を緩和するために、上部構造層エッチング工程よりも上部構造層８６と受光部パッド１２６との選択比が高い（上部構造層８６の方が受光部パッド１２６よりもエッチング速度の速い）エッチング条件に切り替える。
【００６４】
例えばガスを切り替えることで、ポリシリコンよりシリコン酸化膜よりのほうがエッチング速度は速くなる。よって、図５（ｂ）に示したように、中央部のポリシリコンをエッチングする際に、側端部のシリコン酸化膜がポリシリコンより早くエッチングされるため、中央部と側端部の膜厚の差が緩和される。
【００６５】
これらの点を考慮して、受光部パッドエッチング工程で用いるガスはＣＯ２を含むガスを選択することが望ましく、例えばＣＯ２とＣＨＦ３からなる混合ガスを選択することが望ましい。
【００６６】
次に下地層エッチング工程として、フォトレジスト膜１３０’をマスクとして、半導体基板に到達しないように受光部パッド１２６及びシリコン酸化膜８４のエッチングを行う（図５（ｃ））。
【００６７】
下地層エッチング工程では受光部パッドエッチング工程同様、膜厚差を緩和するために、下地層８４よりも受光部パッド１２６の方が選択比の高い（受光部パッド１２６の方が下地層であるシリコン酸化膜８４よりもエッチング速度が速い）エッチング条件に切り替える。
【００６８】
このように切り替えることで、開口部８６の中央部のシリコン酸化膜８４をエッチングする際に、側端部のポリシリコンが早くエッチングされるため、図５（ｃ）に示したように、中央部と側端部の膜厚の差がさらに緩和される。
【００６９】
これらの点を考慮して、下地層エッチング工程で用いるガスはＳＦ６を含むガスを選択しエッチングを行うことが望ましく、例えばＳＦ６またはＮＦ３を含む混合ガスを選択することが望ましい。
【００７０】
なお、下地層エッチング工程では、等方性エッチングを行うことが好ましい。等方性エッチングを行うことで、開口部底面の物理的ダメージが抑制され平坦性がさらに向上する。等方性エッチングを行う場合は、ケミカルドライエッチング装置などを用いればよい。
【００７１】
開口部８６を形成するエッチバックが完了するとフォトレジスト１３０’を除去する。そして、例えばＣＶＤ法を用いて窒化シリコンを堆積し、上部構造層１２８の上面、開口部８６の側壁面及び底面にシリコン窒化膜１１６を形成する。これにより図２に示す本光検出器５０の基本的な構造が形作られる。
【００７２】
以上の３段階のエッチング工程を行うことで、開口部の底面の平坦性の向上が図られ、受光部面内での入射光量の均一性を向上させることが可能となる。
【００７３】
なお、本実施形態では、受光部パッドとして、ポリシリコンからなる受光部パッドを選択したが、これに限られるものではなく、Ａｌや高融点金属などの金属、またはシリコン窒化膜などの絶縁膜を用いても良い。
【００７４】
これらポリシリコンとは異なる受光部パッドを用いる際も上部構造層エッチング工程は、上部構造層のエッチング速度が高いエッチング条件とし、受光部パッドエッチング工程は上部構造層エッチング工程よりも上部構造層と受光部パッドの選択比が高いエッチング条件とし、下地層エッチング工程は受光部パッドとの選択比が高いエッチング条件を選択する。これにより、開口部の底面の平坦性の向上が図られ、受光部面内での入射光量の均一性を向上させることが可能となる。
【００７５】
また、本実施形態では、受光部パッドエッチング工程と上部構造層エッチングする工程とが異なるエッチング条件としたが、同じエッチング条件でも良い。
【００７６】
さらに、本実施形態では、マグネトロンＲＩＥ装置を用いたエッチング方法を示したが、これに限られるものではなく、誘導結合プラズマ（ＩＣＰ）装置等他の方法を用いても良い。
【図面の簡単な説明】
【００７７】
【図１】本実施形態に係る光検出器である半導体素子の概略の平面図である。
【図２】本実施形態である光検出器の受光部及び回路部の構造を示す模式的な断面図である。
【図３】本実施形態の光検出器における開口部の形成方法を説明する模式図である。
【図４】本実施形態で用いるエッチング装置の概略図である。
【図５】本実施形態の光検出器における開口部の形成方法を説明する模式図である。
【図６】従来の光検出器の受光部及び回路部の構造を示す模式的な断面図である。
【図７】従来の光検出器における開口部の形成方法を説明する模式図である。
【図８】従来の光検出器における開口部の形成方法を説明する模式図である。
【符号の説明】
【００７８】
５０  光検出器、５２  受光部、５４  回路部、
５６  ＰＩＮフォトダイオード、５８  ＣＭＯＳ、６０  半導体基板、
７０  Ｐ-sub層、７２  エピタキシャル層、７４  分離領域、７６，１０４  配線、７８
カソード領域、８０，８４，１１２    シリコン酸化膜、８２  ゲート電極、８６  開口部、９０  配線構造層、９２  第１層間絶縁膜、９４  第１Ａｌ層、
９６  第２層間絶縁膜、９８  第２Ａｌ層、１００  第３層間絶縁膜、
１０２，１０６  平坦化パッド、１１０  遮光Ａｌ層、１１４  拡張部分、
１１６  シリコン窒化膜、１２０  ポリシリコン膜、
１２２，１３０  フォトレジスト膜、１２４  フォトマスク、
１２６  受光部パッド、１２８  上部構造層、１３２  フォトマスク、
１３６  開口、１４０,１６０  反応室、１４２  永久磁石、
１４４，１６２  上部電極、１４６，１６４  下部電極、
１４８，１６６  高周波電源、１５０  基板。
【図１】
0005283829.tif 000002
【図２】
0005283829.tif 000003
【図３】
0005283829.tif 000004
【図４】
0005283829.tif 000005
【図５】
0005283829.tif 000006
【図６】
0005283829.tif 000007
【図７】
0005283829.tif 000008
【図８】
0005283829.tif 000009