(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板のｐ型活性領域にゲート電極を形成し、前記ゲート電極をマスクとして前記半導体基板にボロン（Ｂ）をイオン注入し、前記ゲート電極をマスクとして前記半導体基板にｎチャネルトランジスタのｐ型ポケット領域を形成する工程と、
（ｂ）前記ゲート電極をマスクとして前記半導体基板にフッ素（Ｆ）をイオン注入する工程と、
（ｃ）前記工程（ａ）、（ｂ）を行った後、前記半導体基板のイオン注入を行った領域に加熱温度が１１００℃以上１４００℃以下であり、加熱時間が０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下である第１のアニールを行う工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板のイオン注入を行った領域に第２のアニールを行う工程と、
を含み、
前記第２のアニールは、ピーク温度をＴｍａｘとしたとき、Ｔｍａｘが９００℃〜１０５０℃であって、かつＴｍａｘ−５０℃以上の温度に滞在する時間が１秒〜２秒であることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ａ）と（ｂ）とが、ＢＦまたはＢＦ２をイオン注入することで同時に行われる請求項１に記載の半導体装置の製造方法。
【請求項３】
（ａ）半導体基板にボロンおよびフッ素をイオン注入する工程と、
（ｂ）前記工程（ａ）を行った後、前記半導体基板のイオン注入を行った領域に加熱温度が１１００℃以上１４００℃以下であり、加熱時間が０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下である第１のアニールを行う工程と、
（ｃ）前記工程（ｂ）の後、他のイオン注入を行う前に、前記半導体基板のイオン注入を行った領域に第２のアニールを行う工程と、
を含み、
前記第２のアニールは、ピーク温度をＴｍａｘとしたとき、Ｔｍａｘが９００℃〜１０５０℃であって、かつＴｍａｘ−５０℃以上の温度に滞在する時間が１秒〜２秒であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法と半導体装置に関し、特にボロン（Ｂ）を浅く、高濃度にドープする半導体装置の製造方法と半導体装置に関する。
【背景技術】
【０００２】
トランジスタの微細化と共に、ショートチャンネル効果抑制のため、ソース／ドレイン領域の接合深さを浅くすることが必要となった。ゲート電極両側で、チャネル領域を挟んで接合深さの浅いエクステンション領域を形成し、ゲート電極から離れた位置で深いソース／ドレイン領域を形成する。ゲート電極長が短くなると、実際のゲート長より実効ゲート長が短くなリ、閾値が低下する現象も生じる。
【０００３】
所望の閾値を確保し、浅く低抵抗のエクステンション領域を作成するため、エクステンション領域を囲むように、逆導電型の不純物（ドーパント）をドープしたポケット（ハロ）領域を形成することも行なわれる。エクステンション領域の横方向ドーパントプロファイルも急峻にするため、ポケット領域形成のためのイオン注入は基板法線方向から例えば３０度近く傾けた複数方向から行われる。
【０００４】
ドーパントの添加には、イオン注入が用いられる。イオン注入されたドーパントは未だ電気的には不活性であり、イオン注入された半導体は損傷を受ける。ドーパントを活性化し、損傷を受けた半導体を回復（再結晶化）するため、ハロゲンランプを用いたラピッドサーマルアニール（ＲＴＡ）等のアニールが行なわれる。
【０００５】
トランジスタの微細化、高性能化のためにはソース／ドレインのエクステンション領域の寄生抵抗の低減が必須である。その為には、浅く、低抵抗で且つドーパントプロファイルの急峻なエクステンション領域の形成が要求される。ドーパントを高効率で活性化するためには高温のアニールが必要である。急峻なドーパントプロファイルを実現するには、ドーパントの拡散を抑制することが必要である。
【０００６】
ドーパントの高効率活性化のため到達温度が高く、拡散を抑制するため高温滞在時間が短いアニールを行なうため、最高温度滞在時間が極めて短いＲＴＡであるスパイクアニールが用いられてきた。スパイクアニールは、最高温度Ｔｍａｘ滞在時間が０秒も可能である。しかし、ピーク温度Ｔｍａｘから５０℃低い温度（Ｔｍａｘ−５０℃）以上の温度に滞在する時間が１〜２秒程度有り、ドーパントの熱拡散が生じる。
【０００７】
ドーパントの拡散を抑制して浅い接合を形成しようとすると、アニール温度を低くせねばならず、ドーパントの活性化率が低下してシート抵抗が高くなってしまう。活性化率を高くするためにアニール温度を高くするとドーパントの拡散が生じ、接合が深くなってしまう。このように、従来のスパイクアニールでは、微細化トランジスタが要求する、浅くかつ低抵抗の拡散層を形成することは困難であった。また、スパイクアニールでは、アニールの初期段階でイオン注入時に発生するダメージに起因する増速拡散が生じるため、接合深さを浅くすることをさらに困難にしていた。
【０００８】
特開２００４−２３５６０３号は、ドーパントの濃度プロファイルを急峻にするため、ポケット領域形成のドーパントイオン注入と共に、拡散抑制物質として、最も好適にはＮ，さらにはＡｒ，Ｆ，Ｃのいずれかをドープすることを提案する。ｎチャネルトランジスタには、ｐ型ポケット領域形成のためＩｎをドープする。ｐチャネルトランジスタには、ｎ型ポケット領域形成のため例えばＳｂをドープする。ポケット領域形成のためのイオン注入と併せて、拡散抑制物質Ｎをドープする。エクステンション領域、深いソース／ドレイン領域のイオン注入を行なった後、ほぼ０秒のスパイクアニールを行なう。Ｎのドーピングによりリーク電流が減少する、アニール後の拡散抑制物質のプロファイルは、表面とアモルファス（Ａ）−結晶（Ｃ）界面（Ａ／Ｃ界面）の両位置にピークを示すと報告する。
【０００９】
特開２００５−１３６３８２号は、ハロゲンランプによるラピッドサーマルアニール（ＲＴＡ）に代わる、Ｘｅフラッシュランプを用いたパルス光アニールを提案する。Ｘｅフラッシュランプは、約０.１ｍｓｅｃ〜数１００ｍｓｅｃの間に５Ｊ／ｃｍ２〜１００Ｊ／ｃｍ２の光エネルギを照射し、シリコン基板を９００℃〜１４００℃まで昇温することができる。４５０℃から１３００℃まで約３ｍｓｅｃで昇温でき、９００℃から１３００℃なら約１ｍｓｅｃで昇温できる。９００℃未満ではドーパントの活性化率が不十分であり、１４００℃を越えるとドーパントの拡散が顕著になると説明する。アニール時間がｍｓｅｃオーダのアニール技術をｍｓｅｃアニールと呼ぶ。
【００１０】
本提案では、ダミーゲートを作成し、エクステンション、深いソース／ドレイン領域を形成した後、ダミーゲートを除去し、ポケット領域と同様の機能を有するチャネルドープを行なっている。チャネルドープのＩｎを、ハロゲンランプＲＴＡでは約２０％しか活性化できなかったが、フラッシュランプを用いたｍｓｅｃアニールでは約８０％活性化できたと報告する。ドーパントの注入毎にｍｓｅｃアニールを行う他、最後のチャネルドープ後のｍｓｅｃアニールで他の領域の不純物も活性化できるので、より前のエクステンションおよびソース／ドレインのイオン注入後は５００℃〜９００℃のＲＴＡでアニールし、拡散を５ｎｍ以下に抑制し、損傷を再結晶化してもよいことも教示する。
【００１１】
特開２００５−１４２３４４号は、イオン注入後不純物を活性化すると共に非晶質化した非晶質層を再結晶化する必要を指摘し、不純物をイオン注入した後、不純物が拡散せず結晶欠陥が減少するフラッシュランプアニール（ＦＬＡ）と不純物を活性化させるＦＬＡとを組合わせることを教示する。例えば、第1回目のＦＬＡは予備加熱４００℃、照射エネルギ密度２４Ｊ／ｃｍ２であり、第２回目のＦＬＡは予備加熱４５０℃、照射エネルギ密度２８Ｊ／ｃｍ２である。また。第１回目のＦＬＡに代え、ハロゲンランプを用いたＲＴＡを行ってもよい旨、複数回のイオン注入を行う時は不純物を活性化するＦＬＡは最後の不純物注入後は行うが、その前の不純物注入後は省略してもよい旨も教示する。
【００１２】
Ｘｅフラッシュランプの代わりにレーザを用いたｍｓｅｃアニールも提案されている。米国カルフォルニア州のウルトラテック社は、連続発振（ＣＷ）レーザを用いたｍｓｅｃアニール装置ＬＳＡ１００を提供している。シリコン基板表面をレーザ光で走査することにより、マイクロ秒からミリ秒オーダの昇温、降温が行なえると説明する。
【００１３】
このような、フラッシュランプアニールやレーザアニールにより、１ｍｓｅｃ程度の極短持間に１２００〜１３００℃を越える温度に加熱することができるｍｓｅｃアニール技術が提供されている。加熱時間を抑制することにより、ドーパントの拡散は抑制することができ、到達温度を高くすることにより、ドーパントの活性化率を向上できる。
【００１４】
【特許文献１】特開２００４−２３５６０３号公報
【特許文献２】特開２００５−１３６３８２号公報
【特許文献３】特開２００５−１４２３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、ボロン（Ｂ）を浅く、高濃度にドープすることのできる半導体装置の製造方法および半導体装置を提供することである。
【００１６】
本発明の他の目的は、イオン注入した不純物をアニールする新規な工程を含む半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１７】
本発明の１観点によれば、
（ａ）半導体基板のｐ型活性領域にゲート電極を形成し、前記ゲート電極をマスクとして前記半導体基板にボロン（Ｂ）をイオン注入し、前記ゲート電極をマスクとして前記半導体基板にｎチャネルトランジスタのｐ型ポケット領域を形成する工程と、
（ｂ）前記ゲート電極をマスクとして前記半導体基板にフッ素（Ｆ）をイオン注入する工程と、
（ｃ）前記工程（ａ）、（ｂ）を行った後、前記半導体基板のイオン注入を行った領域に加熱温度が１１００℃以上１４００℃以下であり、加熱時間が０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下である第１のアニールを行う工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板のイオン注入を行った領域に第２のアニールを行う工程と、
を含み、
前記第２のアニールは、ピーク温度をＴｍａｘとしたとき、Ｔｍａｘが９００℃〜１０５０℃であって、かつＴｍａｘ−５０℃以上の温度に滞在する時間が１秒〜２秒であることを特徴とする半導体装置の製造方法
が提供される。
【００１９】
本発明のさらに他の観点によれば、
（ａ）半導体基板にボロンおよびフッ素をイオン注入する工程と、
（ｂ）前記工程（ａ）を行った後、前記半導体基板のイオン注入を行った領域に加熱温度が１１００℃以上１４００℃以下であり、加熱時間が０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下である第１のアニールを行う工程と、
（ｃ）前記工程（ｂ）の後、他のイオン注入を行う前に、前記半導体基板のイオン注入を行った領域に第２のアニールを行う工程と、
を含み、
前記第２のアニールは、ピーク温度をＴｍａｘとしたとき、Ｔｍａｘが９００℃〜１０５０℃であって、かつＴｍａｘ−５０℃以上の温度に滞在する時間が１秒〜２秒であることを特徴とする半導体装置の製造方法
が提供される。
【発明の効果】
【００２０】
接合面が浅く、低抵抗のｐ型領域を有する半導体装置の製造方法および半導体装置が提供される。
【００２１】
Ｂドープのｐ型領域を、浅く、かつ高濃度に形成できる。
【００２２】
新規なイオン注入領域のアニール工程を含む半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００２３】
まず、本発明者らの行なった実験を説明する。
【００２４】
図１は、第１の実験のフローチャートを示す。ステップＳｔ１１でベアのｎ型（１００）Ｓｉ基板を準備する。ステップＳｔ１２でアンチモン（Ｓｂ）イオンを加速エネルギ６５ｋｅＶ、ドーズ量５×１０１３ｃｍ−２（５×１０１３を５Ｅ１３のように表記することがある）、基板法線からの傾き角度（チルト角）約３０度で（対称的な４方向から）イオン注入する。
【００２５】
ステップＳｔ１３で、フッ素（Ｆ）イオンを注入するサンプルと、注入しないサンプルに分ける。Ｆを注入したサンプルが、Ｆを注入しなかったサンプルに対してどの様な特性の差を生じるかを調べられる。ステップＳｔ１４でＦを注入するサンプルには、Ｆイオンを加速エネルギ７ｋｅＶ、ドーズ量５Ｅ１４ｃｍ−２、チルト角０度でイオン注入する。Ｆをイオン注入しないサンプルはこの工程はパスする。ステップＳｔ１５で、全サンプルにホウ素（Ｂ）イオンを加速エネルギ０．３ｋｅＶ、ドーズ量１Ｅ１５ｃｍ−２、チルト角０度でイオン注入する。
【００２６】
ステップＳｔ１６でｍｓｅｃアニールを行なうサンプルと、行なわないサンプルに分ける。Ｆ注入の有無と併せ、４種類のサンプルが作成される。ｍｓｅｃアニールは、米国カリフォルニア州のウルトラテック社製レーザアニール装置ＬＳＡ１００を用いて行った。ステップＳｔ１７で、１３００℃、１ｍｓｅｃのレーザアニールＬＳＡによるｍｓｅｃアニールを行なう。ｍｓｅｃアニールに続いて、ステップＳｔ１８でハロゲンランプを用い、１０００℃、０秒間のスパイクアニールＳＡを行なう。このようにして、４種類のサンプル、即ちＦ注入もｍｓｅｃアニールも行わなかったサンプルＳ１０，Ｆ注入は行わずｍｓｅｃアニールは行なったサンプルＳ１１，Ｆ注入は行ったがｍｓｅｃアニールは行なわなかったサンプルＳ１２，Ｆ注入、ｍｓｅｃアニール共に行なったサンプルＳ１３を得た。
【００２７】
これら４種類のサンプルについて、それぞれ深さ方向のＢ濃度プロファイルを２次イオン質量分析（ＳＩＭＳ）により測定した。
【００２８】
図２Ａは測定結果を示すグラフである。横軸は基板表面からの深さを単位ｎｍで示し、縦軸はホウ素（Ｂ）濃度を単位ｃｍ−３で示す。Ｆ注入もｍｓｅｃアニールも行わなかったサンプルＳ１０を基準として説明する。サンプルＳ１０のＢ濃度は表面から深さ５ｎｍ程度まで急激に低下する。この領域のＢは、電気的に不活性であるので、不活性領域ＮＡと呼ぶ。Ｂがクラスタ状態になっていると言われている。不活性領域ＮＡからキンクＫで折れ曲がり、深さほぼ５〜１５ｎｍの領域で穏やかに減少するプラトＰＬを示し、その後深さに伴う減少速度を速めた傾斜部ＳＬを示している。
【００２９】
ｍｓｅｃアニールを追加したサンプルＳ１１のＢ濃度は、プラトＰＬのＢ濃度が若干上昇し、その後の傾斜部ＳＬの濃度も上昇している。Ｂ濃度１Ｅ１８ｃｍ−２程度が接合面を形成するとすると、接合深さが深くなると言える。
【００３０】
Ｆ注入を追加したサンプルＳ１２のＢ濃度は、プラトＰＬ前半で濃度がさらに上昇しているが、その後減少を速め、２段構成の傾斜部を示している。傾斜部ＳＬは著しく表面に近づいている。接合深さは浅くなると言える。Ｓ１２のＢ濃度プロファイルは、Ｓ１０，Ｓ１１のＢ濃度プロファイルと大きく異なっている。
【００３１】
Ｆ注入を行うと共に、ｍｓｅｃアニールも行なったサンプルＳ１３のＢ濃度は、プラトＰＬの濃度がさらに上昇し、高い濃度を長く維持し、その後急激に１段構成の傾斜部ＳＬに移行し、深さ約２２ｎｍ以上ではサンプルＳ１２のプロファイルとほぼ一致している。プラトのＢ濃度が増加し、長くなるので抵抗が低くなり、傾斜部は表面に近づくので接合深さは浅くなると言える。
【００３２】
不活性領域ＮＡのＢは導電性に寄与しないと考えられるので、Ｂドープ領域の抵抗は主としてプラトＰＬの濃度と深さ範囲によると考えられる。プラトのＢ濃度は典型的にはキンクＫの濃度で表される。Ｂイオン注入のドーズ量を増加しても不活性領域ＮＡのＢを増加させるのみで、キンクのＢ濃度は増加しない。
【００３３】
図２Ｂは、図２Ａのグラフの特徴を抽出した表である。Ｂ濃度プロファイルの特徴を、濃度１Ｅ１８ｃｍ−３とした接合深さ、濃度が１Ｅ１９ｃｍ−３から１Ｅ１８ｃｍ−３に１桁減少する深さの差分で測定した不純物分布の急峻性（値が小さいほど急峻）、深さ１０ｎｍのＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示す。Ｂドープ領域の抵抗を支配するのは、キンクにおけるＢ濃度とプラトの深さ範囲である。しかし、プラトの深さ範囲は境界が決めにくい。そこでプラトの深さ範囲の代わりに、客観的に求めやすい、不活性領域ＮＡを含んだＢ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示した。
【００３４】
基準サンプルＳ１０のキンクでのＢ濃度は１．０Ｅ２０ｃｍ−３であり、Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは７．３ｎｍである。ｍｓｅｃアニールのみを追加したサンプルＳ１１では、キンクのＢ濃度は１．２Ｅ２０ｃｍ−３，Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは９．１ｎｍとなった。プロファイルが似ており、不活性領域ＮＡ外のＢ濃度が増加しているので、Ｂドープ領域の抵抗は減少するであろう。但し、接合深さは深くなっている。
【００３５】
Ｆ注入のみを追加したサンプルＳ１２では、キンクでのＢ濃度は１．５Ｅ２０ｃｍ−３とかなり上昇しているが、Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さ１１．８ｎｍは、傾斜部であり、プラト内でＢ濃度が１Ｅ２０ｃｍ−３に減少してしまうサンプルＳ１０，Ｓ１１と単純な比較はできない。接合深さが明らかに浅くなっている。
【００３６】
Ｆ注入とｍｓｅｃアニールを併せて追加したサンプルＳ１３では、接合深さはサンプルＳ１２と同等に浅く，不純物分布が飛びぬけて急峻となっている。抵抗を支配するキンクでのＢ濃度は２．４Ｅ２０ｃｍ−３と従来見られない高い値を示し、プラトの深さ範囲も増大している。Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは１５．０ｎｍと大きく増加している。この深さは、他のサンプルの傾斜部に入る深さであり、抵抗が飛びぬけて低くなることが期待される。サンプルＳ１３の作成方法によれば、従来見られなかった、キンクでのＢ濃度２．０Ｅ２０ｃｍ−３以上を実現することが可能となった。
【００３７】
図３は、上述の４種類のサンプルのシート抵抗の測定結果を示す棒グラフである。Ｆドープも、ｍｓｅｃアニールも行なわない基準サンプルＳ１０のシート抵抗に対し、Ｆドープのみを追加したサンプルＳ１２のシート抵抗は増加している。プラトの深さ範囲が短いことが影響していると考えられる。ｍｓｅｃアニールのみを追加したサンプルＳ１１のシート抵抗は、基準サンプルＳ１０のシート抵抗の約２／３に低下している。Ｆドープとｍｓｅｃアニールの両方を追加したサンプルＳ１３のシート抵抗は、基準サンプルＳ１０のシート抵抗の約１／２まで減少している。プラトのＢ濃度が高く、プラトの深さ範囲が長いことが有効に機能しているのであろう。キンクでのＢ濃度が、従来にない２．０Ｅ２０ｃｍ−３以上であることが象徴的な意味を有するとも考えられる。
【００３８】
図４は、第２の実験のフローチャートを示す。ステップＳｔ２１〜Ｓｔ２９は、図１のステップＳｔ１１〜Ｓｔ１９に対応し、異なるのはステップＳｔ２４で注入するのがＦの代わりに、窒素（Ｎ）である点である。従って、ステップＳｔ２３は、Ｎ注入を行うサンプルと、行なわないサンプルを分けている。Ｎ注入も、ｍｓｅｃアニールも行わないサンプルＳ２０は第１の実験のサンプルＳ１０と同じになる。ｍｓｅｃアニールを追加したサンプルＳ２１は、第１に実験のサンプルＳ１１と同じになる。Ｎ注入を追加したサンプルがＳ２２，Ｎ注入とｍｓｅｃアニールを追加したサンプルがＳ２３である。
【００３９】
第１の実験同様、４種類のサンプルＳ２０，Ｓ２１，Ｓ２２，Ｓ２３について、それぞれ深さ方向のＢ濃度プロファイルをＳＩＭＳにより測定した。
【００４０】
図５Ａは測定結果を示すグラフである。横軸は基板表面からの深さを単位ｎｍで示し、縦軸はホウ素（Ｂ）濃度を単位ｃｍ−３で示す。Ｎ注入もｍｓｅｃアニールも行わなかったサンプルＳ２０、ｍｓｅｃアニールのみを追加したサンプルＳ２１のＢ濃度は、第１の実験のＳ１０，Ｓ１１と同じプロファイルである。サンプルＳ２０のＢ濃度は、表面から深さ５ｎｍ程度まで急激に低下する不活性領域ＮＡ、不活性領域ＮＡからプラトＰＬへの遷移を示すキンクＫ、深さほぼ５〜１５ｎｍ程度の領域でＢ濃度が穏やかに減少するプラトＰＬ，プラトより深い領域でＢ濃度の傾斜が増大した傾斜部ＳＬを示している。
【００４１】
ｍｓｅｃアニールを追加したサンプルＳ２１のＢ濃度は、プラトＰＬのＢ濃度が若干上昇し、その後の傾斜部ＳＬの濃度も上昇している。接合深さが深くなると言える。
【００４２】
Ｎ注入を追加したサンプルＳ２２のＢ濃度は、プラト前半の濃度がさらに上昇し、その後減少を速め、傾斜部が著しく表面に近づいたプロファイルを示している。接合深さが浅くなると言える。
【００４３】
Ｎ注入を行うと共に、ｍｓｅｃアニールも行なったサンプルＳ２３のＢ濃度は、サンプルＳ２２のＢ濃度プロファイルと似たプロファイルであるが、プラトの濃度がさらに上昇し、高い濃度をある程度長く維持し、より傾斜の強い傾斜部ＳＬを形成する。深さ約２２ｎｍより深い領域ではサンプルＳ２２のプロファイルよりＢ濃度が低くなっている。１Ｅ１８ｃｍ−３の深さを接合面とすれば、接合深さはさらに浅くなる。プラトのＢ濃度が増加し、ある程度長く維持するので抵抗は低くなるであろう。
【００４４】
図５Ｂは、図５Ａのグラフの特徴を抽出した表である。図２Ｂ同様、Ｂ濃度プロファイルの特徴を、濃度１Ｅ１８ｃｍ−３とした接合深さ、濃度が１Ｅ１９ｃｍ−３から１Ｅ１８ｃｍ−３に１桁減少する深さの差分で測定した不純物分布の急峻性、深さ１０ｎｍのＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示す。
【００４５】
基準サンプルＳ２０、ｍｓｅｃアニールのみを追加したサンプルＳ２１の各特徴値は、図２ＢのサンプルＳ１０、Ｓ１１の特徴値と同じである。
【００４６】
ｍｓｅｃアニールのみ追加したサンプルＳ２１では、深さ１０ｎｍにおけるＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さは増加している。従って、接合深さは深くなっている。
【００４７】
Ｎ注入のみを追加したサンプルＳ２２では、不純物分布の急峻性６．７ｎｍ／ｄｅｃａｙは明らかに強くなっており、深さ１０ｎｍのＢ濃度１．２Ｅ２０ｃｍ−３、キンクにおけるＢ濃度１．５Ｅ２０ｃｍ−３、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さ１１．５ｎｍは明らかに増加している。接合深さは２５．６ｎｍと明らかに浅くなっている。
【００４８】
Ｎ注入とｍｓｅｃアニールを併せて追加したサンプルＳ２３では、接合深さはサンプルＳ２２よりさらに浅く２５．０ｎｍとなり，不純物分布の急峻性は５．４ｎｍ／ｄｅｃａｙはサンプルＳ２２よりさらに急峻となっている。深さ１０ｎｍにおけるＢ濃度１．７Ｅ２０ｃｍ−３、キンクにおけるＢ濃度２．０Ｅ２０ｃｍ−３、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さ１３．７ｎｍは、明らかな増大を示している。Ｆ注入とｍｓｅｃアニールとを追加したサンプルＳ１３のキンクにおけるＢ濃度２．４Ｅ２０ｃｍ−３よりは低いが、やはり従来には見られない高いキンクにおけるＢ濃度２．０Ｅ２０ｃｍ−３以上を実現している。抵抗が低くなることが期待される。
【００４９】
第１の実験、第２の実験の結果から、背景としてＳｂをイオン注入したｎ型領域にホウ素（Ｂ）をイオン注入してｐ型領域を形成する場合、さらにＦまたはＮをイオン注入し、ｍｓｅｃアニールの後スパイクアニールを行うと、浅く抵抗率の低いｐ型領域を形成できるであろうことが判った。Ｂ，ｍｓｅｃアニール、スパイクアニールと組み合わせるイオン注入種として、ＦとＮとが優れた結果を生じることが判明した。低抵抗の観点からは、ＮよりＦが優れている可能性がある。浅い接合、ボックスライクなＢ濃度プロファイルの観点からは、ＦよりＮが優れている可能性がある。
【００５０】
なお、ＢとＦをそれぞれ別にイオン注入する代わりに、ＢＦ２等ＢとＦとを含む分子イオンを注入しても同様の結果が期待できよう。注入イオン種にＢＦ２を用いる場合には、例えば、加速エネルギを２．５ｋｅＶ以下、ドーズ量は同一とする。ＢとＮとをそれぞれイオン注入する代わりに、ＢとＮとを含む化合物のイオンを注入して同様の結果が得られる可能性もある。Ｓｂの代わりに他のｎ型元素、例えばＡｓやＰ、を深くイオン注入した場合も同様の結果が期待できよう。さらには、Ｂは異常拡散して接合深さを深くし易い元素であり、背景の如何にかかわらず、Ｂを浅く高濃度にイオン注入する場合、併せてＦ，Ｎの少なくとも一方をイオン注入し、ｍｓｅｃアニールに続いてスパイクアニールすることで、浅く抵抗の低いｐ型領域を作成できるであろうと考えられる。
【００５１】
図６Ａ〜６Ｍは、第１の実験結果に基づく第１の実施例によるＣＭＯＳトランジスタの製造方法を工程を追って示す断面図である。
【００５２】
図６Ａに示すように、シリコン基板１に活性領域３、４を画定する素子分離領域２を形成する。例えば、シリコン基板上に酸化膜、窒化膜を積層し、レジストパターンを用いてパターニングし、窒化シリコンパターンをマスクとして、シリコン基板をエッチングして素子分離用のシャロートレンチ（溝）を形成する。必要に応じてトレンチ表面に酸化膜、窒化膜のライナを形成し、高密度プラズマ（ＨＤＰ）化学気相堆積（ＣＶＤ）による酸化膜でトレンチ内を埋め、不要の絶縁膜を化学機械研磨（ＣＭＰ）で除去する。このようにして、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２を形成する。活性領域３にｐ型不純物を注入してｐウェル（ｎチャネル領域）３ａを形成し、活性領域４にｎ型不純物を注入してｎウェル（ｐチャネル領域）４ａを形成する。活性領域３，４表面を熱酸化し、必要に応じて窒素を導入してゲート絶縁膜５を形成する。ゲート絶縁膜５上に多結晶シリコン膜をＣＶＤで堆積し、レジストマスクを用いたエッチングでゲート電極６をパターニングする。
【００５３】
図６Ｂに示すように、レジストマスク７でｐチャネル用活性領域４を覆う。レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物であるインジウム（Ｉｎ）を、チルト角０°〜４５°の対称的な４方向から、加速エネルギ３０ｋｅＶ〜１００ｋｅＶ、ドーズ量５Ｅ１２ｃｍ−２〜２Ｅ１３ｃｍ−２でイオン注入し、ｐ型ポケット領域１１を形成する。チルト角をいう時は、上記同様に対称的な４方向からイオン注入するものとする。ドーズ量は４倍になる。
【００５４】
図６Ｃに示すように、続いて、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここでは砒素（Ａｓ）をイオン注入し、エクステンション領域１３を形成する。Ａｓのイオン注入の条件としては、加速エネルギを１ｋｅＶ〜５ｋｅＶ（０．５ｋｅＶ〜１０ｋｅＶでもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。
【００５５】
図６Ｄに示すように、レジストマスク７を灰化処理等により除去した後、スパイクアニールを行う。アニール条件としては、９００℃〜１０５０℃でほぼ０秒のＲＴＡとし、窒素等の不活性雰囲気中で行う。なお、このアニール処理では、特にポケット領域１１の形成のためにイオン注入したＩｎの電気的活性を向上させることを考慮しており、以降の熱処理及び熱工程の調整により省略することが可能である。
【００５６】
図６Ｅに示すように、ｎチャネル用活性領域３を覆い、ｐチャネル用活性領域４を開口するレジストマスク８を形成する。ポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここではアンチモン（Ｓｂ）をイオン注入し、ポケット領域１４を形成する。Ｓｂのイオン注入の条件としては、加速エネルギを３０ｋｅＶ〜１００ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、チルト角を０°〜４５°とする。
【００５７】
図６Ｆに示すように、ｐチャネル用活性領域４にフッ素（Ｆ）をイオン注入する。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にＦを注入し、後述するエクステンション領域１６とほぼ重なるようにＦ拡散領域１５を形成する。この注入の条件としては、加速エネルギを１ｋｅＶ〜１０ｋｅＶ、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°とする。
【００５８】
図６Ｇに示すように、ｐ型エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側に、ｐ型不純物、ホウ素（Ｂ）をイオン注入し、エクステンション領域１６を形成する。Ｂのイオン注入の条件としては、加速エネルギを０．５ｋｅＶ以下（１ｋｅＶ以下でもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
【００５９】
図６Ｈに示すように、Ｎ２雰囲気中でミリ秒（ｍｓｅｃ）アニールを施す。ミリ秒アニールは、加熱温度１１００℃以上１４００℃以下、加熱時間０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下で行う。加熱時間は、特に０．１ｍｓｅｃ以上、１０ｍｓｅｃ以下とすることが好ましい。本例では、加熱温度１３００℃、加熱時間１ｍｓｅｃとした。ミリ秒アニール処理はウルトラテック社製ＬＳＡ１００又は大日本スクリーン製造（株）社製ＬＡ−３０００−Ｆを用いて行った。
【００６０】
ミリ秒アニール処理によって、不純物をほとんど拡散させずに、急速ランプ加熱（ＲＴＡ）では得られなかった高い活性化率で不純物を活性化し、イオン注入時に生じた結晶のダメージも回復できると考えられる。
【００６１】
図６Ｉに示すように、ＣＶＤ法等により全面にシリコン酸化膜を堆積し、このシリコン酸化膜の全面を異方性エッチング（エッチバック）することによりシリコン酸化膜を各ゲート電極６の側面にのみ残し、サイドウォール９を形成する。
【００６２】
図６Ｊに示すように、レジストマスクを用いて素子活性領域３，４に、それぞれ深いソース／ドレイン領域（ディープＳ／Ｄ領域）を形成する。具体的には、ｎチャネル用活性領域３のみを開口するレジストマスクを形成し、ｎチャネル用活性領域３に、ゲート電極６及びサイドウォール９をマスクとして、ゲート電極６の両側にｎ型不純物、リン（Ｐ）をイオン注入し、ディープＳ／Ｄ領域１７を形成する。Ｐのイオン注入条件としては、加速エネルギを５ｋｅＶ〜２０ｋｅＶ（１ｋｅＶ〜２０ｋｅＶでもよい）、ドーズ量を２×１０１５／ｃｍ２〜１×１０１６ｃｍ２（２×１０１５／ｃｍ２〜２×１０１６ｃｍ２でもよい）とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。次に、ｐチャネル用活性領域４のみを開口するレジストマスクを形成し、レジストマスクから露出するｐチャネル用活性領域４に、各ゲート電極６及びサイドウォール９をマスクとして、ゲート電極６の両側にｐ型不純物、Ｂをイオン注入し、ディープＳ／Ｄ領域１８を形成する。Ｂのイオン注入の条件としては、加速エネルギを２ｋｅＶ〜５ｋｅＶ、ドーズ量を２×１０１５／ｃｍ２〜１×１０１６ｃｍ２とし、チルト角を０°〜１０°とする。その後、レジストマスクは除去する。
【００６３】
図６Ｋに示すように、１０００℃〜１０５０℃でほぼ０秒（９００℃〜１１００℃、１０秒以下でもよい）のスパイクアニール（ＲＴＡ）処理を施し、各不純物を活性化させる。これにより、ｎチャネル用活性領域３には、ポケット領域１１、エクステンション領域１３、及びディープＳ／Ｄ領域１７からなるｎ型不純物拡散層２１が、ｐチャネル用活性領域４には、ポケット領域１４、Ｆ拡散領域１５、エクステンション領域１６、及びディープＳ／Ｄ領域１８からなるｐ型不純物拡散層２２が、それぞれ形成される。
【００６４】
その後、層間絶縁膜やコンタクト孔、各種配線層等の形成工程を経て、ＣＭＯＳ半導体装置を完成させる。配線形成工程などに関しては、種々の公知技術を用いることができる。
【００６５】
第１の実験同様、本実施例に従ったｐチャネルＭＯＳトランジスタと種々の比較用ｐチャネルＭＯＳトランジスタを作成し、それらのトランジスタ特性を測定した。ミリ秒アニール装置としては、ウルトラテック社のＬＳＡ１００を用いた。閾値を確保できる最小ゲート長とその時の最大ドレイン電流を測定した。
【００６６】
図７は、測定したトランジスタ特性を示すグラフである。第１の実験同様、Ｆ注入もミリ秒アニールも行わなかったサンプルをＳ１０，ミリ秒アニールのみを追加したサンプルをＳ１１，Ｆ注入のみを追加したサンプルをＳ１２，Ｆ注入とミリ秒アニールとを追加したサンプル（本例）をＳ１３と表記する。サンプルＳ１０，Ｓ１１，Ｓ１２の特性は１本の特性ｃ０上に載っていると考えられる。本例Ｓ１３の特性ｃ１は、特性ｃ０に較べ、明らかに大きな最大ドレイン電流を示している。エクステンション領域の抵抗が減少して大きなドレイン電流を許容するのであろう。なお、大日本スクリーン製造（株）製ＬＡ−３０００−Ｆを用いてミリ秒アニールを行ったサンプルでも、同様の結果を得た。
【００６７】
本実施例では、ｐチャネルトランジスタのソース／ドレイン領域形成に際して、ポケット領域形成のためのイオン注入、Ｆの注入、エクステンション領域形成のためのイオン注入の順で進行する場合を例示したが、その順番は変更してもよい。但し、順番によってはアモルファス化の効果によりポケット領域又はエクステンション領域についてイオン注入直後の濃度プロファイルが影響を受ける可能性がある。
【００６８】
Ｂドープ領域を有する半導体装置の製造において、Ｂをドープする領域に重ねてＦまたはＮをドープし、ミリ秒アニール、スパイクアニール（ＲＴＡ）を行うと、優れたトランジスタ特性が得られると考えられる。製品としては、Ｂドープのｐ型領域にＦまたはＮが含まれるであろう。Ｂの深さ方向の分布をＳＩＭＳで測定した時、プラトの始まるキンクの位置でＢ濃度が２×１０２０ｃｍ−３以上であれば、従来は実現できなかった値であり、上述の技術により初めて可能になったものであろう。
【００６９】
ｎチャネルトランジスタのポケット領域はｐ型領域で形成される。このｐ型ポケット領域をＢドープとし、ミリ秒アニール、ＲＴＡによるスパイクアニールを行うことができる。
【００７０】
図８Ａ−８Ｈは、第２の実施例によるＣＭＯＳ半導体装置の製造方法を工程順に示す概略断面図である。
【００７１】
図８Ａに示すように、図６Ａ同様の工程により、素子活性領域及びゲート電極を形成する。
【００７２】
図８Ｂに示すように、ｐチャネル用活性領域４を覆い、ｎチャネル用活性領域３を開口するレジストマスク７を形成する。ｎチャネル用活性領域３に、先ずポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物、ホウ素（Ｂ）をイオン注入し、ポケット領域１１を形成する。Ｂのイオン注入の条件としては、加速エネルギを３ｋｅＶ〜１０ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、半導体基板１の法線方向から傾斜させて、対称的な４方向からイオン注入する。傾斜角（チルト角）は、法線方向を０°として、０°〜４５°とする。
【００７３】
図８Ｃに示すように、ｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にＦを注入する。Ｂをイオン注入したポケット領域１１とほぼ重なるようにＦ拡散領域１５を形成する。この注入の条件としては、加速エネルギを１ｋｅＶ〜１０ｋｅＶ、ドーズ量を１×１０１３／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜４５°とし、Ｂのイオン注入とほぼ同じチルト角とする。
【００７４】
図８Ｄに示すように、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、砒素（Ａｓ）をイオン注入し、エクステンション領域１３を形成する。Ａｓのイオン注入の条件としては、加速エネルギを１ｋｅＶ〜５ｋｅＶ（０．５ｋｅＶ〜１０ｋｅＶでもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
【００７５】
図８Ｅに示すように、Ｎ２雰囲気中でミリ秒アニール処理を行う。ミリ秒アニール処理は、加熱温度１１００℃以上１４００℃以下、加熱時間０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下で行う。加熱時間は、特に０．１ｍｓｅｃ以上、１０ｍｓｅｃ以下とすることが好ましい。本例では、加熱温度１３００℃、加熱時間１ｍｓｅｃとした。ミリ秒アニール処理はウルトラテック社製ＬＳＡ１００又は大日本スクリーン製造（株）社製ＬＡ−３０００−Ｆを用いて行った。
【００７６】
ミリ秒アニール処理によって、不純物をほとんど拡散させずに、急速ランプ加熱法では得られなかった高い活性化率で不純物を活性化し、イオン注入時に生じた結晶のダメージも回復できると考えられる。
【００７７】
図８Ｅに示すように、ｎチャネル用活性領域３を覆い、ｐチャネル用活性領域４を開口するレジストマスク８を形成する。ポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここではアンチモン（Ｓｂ）をイオン注入し、ポケット領域１４を形成する。Ｓｂのイオン注入の条件としては、加速エネルギを３０ｋｅＶ〜１００ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、チルト角を０°〜４５°とする。
【００７８】
図８Ｆに示すように、続いて、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物、ここではホウ素（Ｂ）をイオン注入し、エクステンション領域１６を形成する。Ｂのイオン注入の条件としては、加速エネルギを０．５ｋｅＶ以下（１ｋｅＶ以下でもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
図８Ｇに示すように、活性領域３，４にＲＴＡによるアニール処理を行う。アニール条件としては、加熱温度９００℃〜１０５０℃で加熱時間ほぼ０秒とし、窒素雰囲気中で行う。以後、第１の実施例同様、図６Ｉ以下のサイドウォール形成、ディープＳ／Ｄ形成用イオン注入、ＲＴＡによる活性化アニール、配線形成等の工程を行う。
【００７９】
実施例１同様、本実施例に従ったサンプルのｎチャネルトランジスタ、比較のためのサンプルを作成した。ミリ秒アニール処理は、大日本スクリーン製造（株）製ＬＡ−３０００−Ｆを用いて行った。これらサンプルのトランジスタ特性を測定した。
【００８０】
図９は、測定したトランジスタ特性を示すグラフである。横軸が最小ゲート長を示し、縦軸が最大ドレイン電流を示す。サンプルＳ３３は、本例に従いＢドープのポケット領域に重ねてＦをイオン注入し、ミリ秒アニールし、その後ＲＴＡアニールしたｎチャネルトランジスタである。Ｓ３０は、Ｆ注入も、ミリ秒アニールも行わなかった基準工程のサンプルである。Ｓ３１はミリ秒アニールのみを追加したサンプル、Ｓ３２はＦ注入のみを追加したサンプルである。
【００８１】
サンプルＳ３０，３１，３２の測定値は１つの特性ｃ２に載っていると考えられる。本例のサンプルＳ３３の測定値は、明らかに特性ｃ２より高いドレイン電流を示している。
【００８２】
比較サンプルＳ３０，Ｓ３１，Ｓ３２では、ポケット領域を形成しても閾値を維持できなくなるゲート長でも、Ｂドープ領域に重ねてＦをドープし、ミリ秒アニールをＲＴＡ前に追加した本例サンプルＳ３３では、閾値が維持され、より短いゲート長を実現できたと考えられる。
【００８３】
以上実施例に従って、本発明を説明したが、本発明はこれらに制限されるものではない。例えば、特開２００４−２３５６０３の実施の態様の欄に記載された種々の構成を併せて採用することもできる。ｎ型不純物、ｐ型不純物として例示のもの以外を用いることもできる。その他、種々の変更、置換、改良、組合わせ等が可能なことは、当業者に自明であろう。
【図面の簡単な説明】
【００８４】
【図１】図１は、第１の実験の手順を示すフローチャートである。
【図２】図２Ａ，２Ｂは、第１の実験のＳＩＭＳ測定結果によるＢ濃度プロファイルを示すグラフおよび表である。
【図３】図３は、第１の実験のＢドープ領域のシート抵抗を示すグラフである。
【図４】図４は、第２の実験の手順を示すフローチャートである。
【図５】図５Ａ，５Ｂは、第２の実験のＳＩＭＳ測定結果によるＢ濃度プロファイルを示すグラフおよび表である。
【図６−１】／
【図６−２】／
【図６−３】図６Ａ−６Ｋは、第１の実施例によるＣＭＯＳ半導体装置の製造方法の工程を示す、概略断面図である。
【図７】図７は、第１の実施例によって作成したサンプル及び比較サンプルのトランジスタ特性を示すグラフである。
【図８−１】／
【図８−２】図８Ａ−８Ｇは、第２の実施例によるＣＭＯＳ半導体装置の製造方法の工程を示す、概略断面図である。
【図９】図９は、第２の実施例によって作成したサンプル及び比較サンプルのトランジスタ特性を示すグラフである。
【符号の説明】
【００８５】
１    Ｓｉ基板
２    ＳＴＩ
３、４    活性領域
５    ゲート絶縁膜
６    ゲート電極
７，８    レジストマスク
９    サイドウォール
１１    ｐ型ポケット領域
１３    ｎ型エクステンション領域
１４    ｎ型ポケット領域
１５    Ｆドープ領域
１６    ｐ型エクステンション領域
１７    ｎ型ディープＳ／Ｄ領域
１８    ｐ型ディープＳ／Ｄ領域
Ｓ    サンプル
Ｓｔ    ステップ
【図１】
0005283827.tif 000002
【図２】
0005283827.tif 000003
【図３】
0005283827.tif 000004
【図４】
0005283827.tif 000005
【図５】
0005283827.tif 000006
【図６−１】
0005283827.tif 000007
【図６−２】
0005283827.tif 000008
【図６−３】
0005283827.tif 000009
【図７】
0005283827.tif 000010
【図８−１】
0005283827.tif 000011
【図８−２】
0005283827.tif 000012
【図９】
0005283827.tif 000013