(57)【特許請求の範囲】
【請求項１】
対向する基板間に液晶が充填され、ノーマリブラックモードに設定されたアクティブマトリクス型の液晶表示パネルにおいて、複数の信号線を駆動する信号線駆動回路に、表示データに基づく駆動信号を供給する駆動回路であって、
前記表示データが複数フレーム期間毎に書き込まれ、書き込まれた前記表示データがフレーム期間毎に読み出されるメモリと、
前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路と、
前記メモリに対する前記表示データの書き込み及び読み出しを制御するとともに、前記補正回路から前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に前記補正回路に供給する制御回路と、
を備え、
前記補正回路は、
前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、黒検出信号を出力する黒検出回路と、
前記黒検出回路から前記黒検出信号が出力されていないときは、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給し、前記黒検出回路から前記黒検出信号が出力されたときは、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給する、切り替え回路と、
を有し、
前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、
ことを特徴とする駆動回路。
【請求項２】
前記表示データは複数ビットを有するデジタル信号であり、前記黒表示データは、前記複数ビットの全ビットがゼロの信号であることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記補正データは、前記複数ビットのうちの少なくとも何れか１つのビットを１とする信号であることを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記表示データの前記複数ビットが６ビットであり、６４階調の前記表示データに対応した表示電圧をＶ０乃至Ｖ６３、且つ、前記黒表示データに対応した前記黒表示電圧をＶ０とするとき、前記補正データは、Ｖ１乃至Ｖ８のいずれかの表示電圧に対応する信号であることを特徴とする請求項３に記載の駆動回路。
【請求項５】
対向する基板間に液晶が充填され、ノーマリブラックモードに設定されたアクティブマトリクス型の液晶表示パネルにおいて、複数の信号線を駆動する信号線駆動回路に、表示データに基づく駆動信号を供給する駆動回路の駆動方法であって、
前記表示データを複数フレーム期間毎にメモリに書き込むステップと、
前記メモリに書き込まれた前記表示データをフレーム期間毎に読み出すステップと、
前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給するステップと、
前記駆動回路は、前記特定のフレーム期間において前記補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路を有し、
前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記補正回路に、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に供給するステップと、
前記補正回路において、前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給するステップと、
前記補正回路において、前記補正制御信号が供給されていないとき、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給するステップと、
を含み、
前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、
ことを特徴とする駆動回路の駆動方法。
【請求項６】
対向する基板間に液晶が充填され、ノーマリブラックモードに設定され、複数の走査線及び複数の信号線の各交点に対応して表示画素が配列された液晶表示パネルと、
前記液晶表示パネルの前記複数の走査線を順次選択する走査線駆動回路と、
前記液晶表示パネルの前記複数の信号線に、供給された駆動信号に応じた信号を出力する信号線駆動回路と、
表示データが複数フレーム期間毎に書き込まれ、書き込まれた前記表示データがフレーム期間毎に読み出されるメモリと、
前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路と、
前記メモリに対する前記表示データの書き込み及び読み出しを制御するとともに、前記補正回路から前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に前記補正回路に供給する制御回路と、
を備え、
前記補正回路は、
前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、黒検出信号を出力する黒検出回路と、
前記黒検出回路から前記黒検出信号が出力されていないときは、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給し、前記黒検出回路から前記黒検出信号が出力されたときは、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給する、切り替え回路と、
を有し、
前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、
ことを特徴とする表示装置。
【請求項７】
前記表示データは複数ビットを有するデジタル信号であり、前記黒表示データは、前記複数ビットの全ビットがゼロの信号であることを特徴とする請求項６記載の表示装置。
【請求項８】
前記補正データは、前記複数ビットのうちの少なくとも何れか１つのビットを１とする信号であることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記表示データの前記複数ビットが６ビットであり、６４階調の前記表示データに対応した表示電圧をＶ０乃至Ｖ６３、且つ、前記黒表示データに対応した前記黒表示電圧をＶ０とするとき、前記補正データは、Ｖ１乃至Ｖ８のいずれかの表示電圧に対応する信号であることを特徴とする請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動回路及び駆動方法、並びに、そのような駆動回路を用いた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、薄型、低消費電力という特徴を生かし、携帯型の情報端末に多く使用されている。そして特に、近年においては、携帯電話機が大いに普及し、表示のカラー化・高画質化が要求されてきて、ＳＴＮ−ＬＣＤからＴＦＴ−ＬＣＤと呼ばれるアクティブマトリクス型液晶表示装置が多く採用されるようになってきている。
【０００３】
一方、近年、カメラの搭載や携帯機器向け地上デジタル放送（携帯電話・移動体端末向けの１セグメント部分受信サービス：所謂、ワンセグ放送）の開始等があり、携帯電話機のような携帯型の情報端末においても動画を表示する機会が多くなっている。そのような動画表示において、課題になるのが「液晶表示素子の応答速度の遅さ」であり、動画表示時に、残像が発生し、表示品位を劣化させている。
【０００４】
図４（Ａ）は、携帯電話機等の携帯型の情報端末に用いられる従来の液晶表示装置の概略構成図であり、図４（Ｂ）は、図４（Ａ）中の階調電圧回路の論理構成図である。
【０００５】
図４（Ａ）に示すように、液晶表示装置は、液晶表示パネル１と駆動回路２とから構成される。
【０００６】
前記液晶表示パネル１は、マトリクス状に配置された画素電極、及び、画素電極に対向して配置された共通電極（対向電極；コモン電圧Ｖｃｏｍ）、画素電極と共通電極の間に充填された液晶からなる液晶容量Ｃｌｃと、画素電極にソースが接続された薄膜トランジスタ（ＴＦＴ）（以下、「画素トランジスタＩＴＦＴ」と記す）と、マトリクスの行方向に延伸し、複数の画素トランジスタＩＴＦＴのゲートに接続された走査線Ｌｇと、マトリクスの列方向に延伸し、複数の画素トランジスタＩＴＦＴのドレインに接続された信号線Ｌｄと、を有して構成され、後述するゲート駆動回路２３及びソース駆動回路２４により選択される画素電極に信号電圧を印加することにより、液晶の配列を制御して所定の画像情報を表示出力する。ここで、Ｃｓは、蓄積容量であり、前記液晶容量Ｃｌｃ、蓄積容量Ｃｓ及び画素トランジスタＩＴＦＴは、液晶画素（表示画素）１１を構成する。
【０００７】
一方、前記駆動回路２は、制御回路２１、グラフィックＲＡＭ（ＧＲＡＭ）２２、ゲート駆動回路２３、ソース駆動回路２４、階調電圧回路２５から構成されている。
【０００８】
ここで、前記制御回路２１は、該駆動回路２を構成する各部を制御するものであり、ＣＰＵから複数の信号を含む制御信号ＣＮＴが供給されて、その動作が制御される。また、それら各部に供給する制御信号ＦＲＡＭＥを、該液晶表示装置が適用される情報端末の主制御部である図示しないＣＰＵにも供給するように構成されている。表示素子の駆動において、ある画素に表示データに対応した電圧を印加し、その後、画面をスキャンして、次に同じ画素に電圧印加するまでの時間を１フレーム期間といい、１秒間のフレーム数をフレーム周波数という。前記制御信号ＦＲＡＭＥは、該液晶表示装置におけるフレーム期間の切り替わりタイミングを示す信号であり、１フレーム期間毎にローレベルとなる信号である。これをＣＰＵに供給することで、ＣＰＵから該液晶表示装置へ入力される表示データＤａｔａの入力タイミングを、表示と同期させることができる。
【０００９】
前記ＧＲＡＭ２２は、前記ＣＰＵから入力される表示データＤａｔａを記憶するものであり、ＣＰＵから表示データＤａｔａが入力されるとともに、制御回路２１からアドレス指定信号ＡＤ、書き込み制御信号ＷＲ、読み出し信号ＲＤが供給され、書き込み制御信号ＷＲにより、アドレス指定信号ＡＤによって指定されたＧＲＡＭ２２のアドレスに表示データＤａｔａの書き込みが行われ、読み出し信号ＲＤにより、アドレス指定信号ＡＤによって指定されたＧＲＡＭ２２のアドレスのデータの読み出しが行われる。前記ゲート駆動回路２３は、図示しない電源回路によって発生した所定電圧の走査信号を、制御回路２１から供給される垂直制御信号（図示せず）に基づいて、各走査線Ｌｇに順次印加して選択状態とし、前記信号線Ｌｄと交差する位置に配置された画素電極（表示画素１１）に対して、前記ソース駆動回路２４により信号線Ｌｄに供給された信号電圧を印加する（書き込む）線順次駆動が行われる。ここで、該ゲート駆動回路２３は、特に図示はしないが、概略、シフトレジスタとバッファとを有して構成され、シフトレジスタにより一定方向に順次シフトして出力された信号がバッファを介して所定電圧の走査信号として液晶表示パネル１の各走査線Ｌｇに印加されることにより、各画素トランジスタＩＴＦＴがオン状態とされ、前記ソース駆動回路２４により各信号線Ｌｄに印加された信号電圧が、画素トランジスタＩＴＦＴを介して、各画素電極に印加される。
【００１０】
前記ソース駆動回路２４は、前記ＧＲＡＭ２２に記憶された表示データに対応する信号電圧を生成して、前記制御回路２１から供給される水平制御信号（図示せず）に基づいて、信号線Ｌｄを介して各画素電極に供給する。ここで、該ソース駆動回路２４は、特に図示しないが、概略、表示データを取り込んで保持するとともに、保持した表示データに対応する信号電圧を出力するサンプルホールド回路と該サンプルホールド回路のサンプルホールド動作を制御するシフトレジスタとを有して構成され、シフトレジスタにより一定方向に順次シフトして出力されたサンプルホールド制御信号が、サンプルホールド回路に順次印加されることにより、供給された表示データを取り込んで保持し、保持した各画像信号に対応した信号電圧が、液晶表示パネル１の各信号線Ｌｄに送出される。
【００１１】
前記階調電圧回路２５は、図４（Ｂ）に示すように、所定の電圧を分圧して各階調に応じた電圧Ｖ０〜Ｖ６３を発生するものであり、前記ソース駆動回路２４の図示しないサンプルホールド回路は、該階調電圧回路２５で発生した階調電圧を用いて、保持した表示データに対応した信号電圧を出力するようになっている。
【００１２】
図２（Ｂ）は、このような従来の液晶表示装置のタイミングチャートを示す図である。
【００１３】
液晶表示装置の場合、フリッカが生じないようにするために、通常、フレーム周波数は６０Ｈｚ程度で駆動されている。一方、カメラや地上デジタル放送におけるワンセグ放送等においてはデータの変更頻度は、１２枚／秒（＝１２Ｈｚ）であるので、前記ＣＰＵからＧＲＡＭ２２へは１２Ｈｚ周期で表示データＤａｔａが書き込まれる。そこで、駆動回路２内にＧＲＡＭ２２と呼ばれるメモリを内蔵することで、フレーム周波数６０Ｈｚで駆動するようにしている。つまり、同じデータを５回、ＧＲＡＭ２２から繰り返し読み出して、液晶表示パネル１に電圧印加する。
【００１４】
ところで、液晶モードとしては種々存在するが、近年、視野角特性が良好であることから“ＩＰＳ（In Plane Switching：横電界）モード”や“ＶＡ（Vertical Alignment：垂直配向）モード”と呼ばれる液晶モードが多く採用されている。これらは通常、画素にかかる電圧が大きい程、透過率が上がる（明るくなる）ノーマリブラックモードで駆動される。このようなノーマリブラックモードで駆動される液晶表示装置では、特に黒表示データ（＝“０”）から中間調へデータが切り替わった際の応答速度が比較的遅いことが知られている。
【００１５】
これに対し、現状は、液晶表示素子のギャップを薄くしたり、液晶材料自体を改善したりすることで、応答速度の改善を図っているが、駆動方法での改善はあまり図られていない。
【００１６】
大型の液晶表示装置においては、例えば特許文献１に開示されているように、画素電極に対応する液晶画素を第１の透過率から第１の透過率より大きい第２の透過率に変化させる場合、画素電極に対して、第２の透過率に変化させる第１のフレーム期間に第２の透過率に対応する第１の目標駆動電圧より大きい駆動電圧を印加し、第２のフレーム期間から第１の目標表示電圧を印加することで、応答速度を改善することが試みられている。
【特許文献１】特開２０００−２３１０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前述したように、ノーマリブラックモードで駆動される液晶表示装置では、データの変化があまり大きくない場合、特に黒（ノーマリブラックの場合“０”）から中間調へ変化した場合などにおいては、液晶の応答が遅く、“残像”が発生してしまう。
【００１８】
前記特許文献１に開示された駆動方法により、この応答性を改善することができるが、携帯電話機等の携帯型の情報端末に搭載するような小型の液晶表示装置に対しては、そのような手法は、回路規模、コストの点から採用することは難しい。
【００１９】
また、図２（Ｂ）に示すように比較的長い期間、例えばＣＰＵのデータ書き込み周期の複数周期にわたって、黒表示データ（“０”）を表示し続けていた場合、つまり、黒表示データに対応した電圧Ｖ０が続けて印加されていた場合に、その状態から中間調へ変化させた際には、前記特許文献１に開示された駆動方法では十分な応答性が得られない。即ち、このように多数フレーム期間にわたって黒表示データを表示し続けている場合には、長期間一定の電圧（Ｖ０）を印加しているので、液晶分子が安定状態にあり、データが切り替わって印加電圧が変化しても安定状態から抜けにくい。そのため、前記特許文献１に開示された駆動方法を適用したとしても、その黒からの変化時の応答が遅くなってしまう。
【００２０】
このように、例えば黒表示状態が継続している時間が短いときと長いときとで安定状態からの抜け易さが変わるが、前記特許文献１は、そのような点については考慮されていない。
【００２１】
本発明は、前記の点に鑑みてなされたもので、黒表示データを表示した状態から中間調データへ変化した場合の応答速度を改善可能な液晶表示装置の駆動回路、駆動方法及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
前記課題を解決するため、本発明の駆動回路の一態様は、対向する基板間に液晶が充填され、ノーマリブラックモードに設定されたアクティブマトリクス型の液晶表示パネルにおいて、複数の信号線を駆動する信号線駆動回路に、表示データに基づく駆動信号を供給する駆動回路であって、前記表示データが複数フレーム期間毎に書き込まれ、書き込まれた前記表示データがフレーム期間毎に読み出されるメモリと、前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路と、前記メモリに対する前記表示データの書き込み及び読み出しを制御するとともに、前記補正回路から前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に前記補正回路に供給する制御回路と、を備え、前記補正回路は、前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、黒検出信号を出力する黒検出回路と、前記黒検出回路から前記黒検出信号が出力されていないときは、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給し、前記黒検出回路から前記黒検出信号が出力されたときは、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給する、切り替え回路と、を有し、前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、ことを特徴とする。
【００２３】
前記課題を解決するため、本発明の駆動回路の駆動方法の一態様は、対向する基板間に液晶が充填され、ノーマリブラックモードに設定されたアクティブマトリクス型の液晶表示パネルにおいて、複数の信号線を駆動する信号線駆動回路に、表示データに基づく駆動信号を供給する駆動回路の駆動方法であって、前記表示データを複数フレーム期間毎にメモリに書き込むステップと、前記メモリに書き込まれた前記表示データをフレーム期間毎に読み出すステップと、前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給するステップと、前記駆動回路は、前記特定のフレーム期間において前記補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路を有し、前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記補正回路に、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に供給するステップと、前記補正回路において、前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給するステップと、前記補正回路において、前記補正制御信号が供給されていないとき、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給するステップと、を含み、前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、ことを特徴とする。
【００２４】
前記課題を解決するため、本発明の表示装置の一態様は、対向する基板間に液晶が充填され、ノーマリブラックモードに設定され、複数の走査線及び複数の信号線の各交点に対応して表示画素が配列された液晶表示パネルと、前記液晶表示パネルの前記複数の走査線を順次選択する走査線駆動回路と、前記液晶表示パネルの前記複数の信号線に、供給された駆動信号に応じた信号を出力する信号線駆動回路と、表示データが複数フレーム期間毎に書き込まれ、書き込まれた前記表示データがフレーム期間毎に読み出されるメモリと、前記メモリから読み出された前記表示データが最低階調値を有する黒表示データであるとき、前記複数フレーム期間のうちの少なくとも１つの特定のフレーム期間において、補正データを前記駆動信号として前記信号線駆動回路に供給する補正回路と、前記メモリに対する前記表示データの書き込み及び読み出しを制御するとともに、前記補正回路から前記信号線駆動回路に前記補正データを供給するタイミングを制御する補正制御信号を、前記複数フレーム期間における前記特定のフレーム期間毎に周期的に前記補正回路に供給する制御回路と、を備え、前記補正回路は、前記補正制御信号が供給され、且つ、前記メモリから読み出された前記表示データが前記黒表示データであるときに、黒検出信号を出力する黒検出回路と、前記黒検出回路から前記黒検出信号が出力されていないときは、前記メモリから読み出された前記表示データを前記駆動信号として前記信号線駆動回路に供給し、前記黒検出回路から前記黒検出信号が出力されたときは、前記特定のフレーム期間に前記補正データを前記駆動信号として前記信号線駆動回路に供給する、切り替え回路と、を有し、前記補正データに対応した補正電圧を前記液晶表示パネルに印加する前記特定のフレーム期間と、前記特定のフレーム期間以外であって前記黒表示データに対応した黒表示電圧を前記液晶表示パネルに印加する他のフレーム期間と、からなる前記複数フレーム期間において、前記液晶表示パネルに印加される平均電圧は、前記黒表示電圧よりも高く、前記液晶表示パネルに前記平均電圧を印加したときの光透過率が、前記液晶表示パネルに前記黒表示電圧を印加したときの光透過率と実質的に同じとなる電圧値に設定されている、ことを特徴とする。
【発明の効果】
【００３７】
本発明によれば、黒表示データに対し周期的に補正データに対応した信号を液晶表示パネルに印加して、液晶分子を安定状態から少しずれた動き易い状態にしておくことで、黒表示データを表示した状態から中間調データへ変化した場合の応答速度を改善することが可能となる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
【００３９】
図１（Ａ）は、本発明の一実施形態に係る液晶表示装置の全体構成を示す概略構成図である。
【００４０】
同図に示すように、本一実施形態に係る液晶表示装置は、液晶表示パネル１と駆動回路２０とから構成される。
【００４１】
ここで、前記液晶表示パネル１は、従来の液晶表示装置のそれと同様のものであるので、その説明は省略する。
【００４２】
一方、本実施形態に係る駆動回路２０は、従来の液晶表示装置における駆動回路２と同様の制御回路２１、ＧＲＡＭ２２、ゲート駆動回路２３、ソース駆動回路２４、及び階調電圧回路２５に加えて、ＧＲＡＭ２２とソース駆動回路２４との間に、黒検出及びデータ補正回路２６を備えている。また、制御回路２１から該黒検出及びデータ補正回路２６に対し、補正制御信号ＮＨＯＳＥＩが供給されるようになっている。制御回路２１は、ＣＰＵから複数の信号を含む制御信号ＣＮＴが供給されて、その動作が制御され、ＧＲＡＭ２２には、ＣＰＵから表示データＤａｔａが入力されるとともに、制御回路２１からアドレス指定信号ＡＤ、書き込み制御信号ＷＲ、読み出し信号ＲＤが供給され、書き込み制御信号ＷＲにより、アドレス指定信号ＡＤによって指定されたＧＲＡＭ２２のアドレスに表示データＤａｔａの書き込みが行われ、読み出し信号ＲＤにより、アドレス指定信号ＡＤによって指定されたＧＲＡＭ２２のアドレスのデータの読み出しが行われる。
【００４３】
ここで、制御回路２１が特許請求の範囲の記載における制御回路に対応し、ゲート駆動回路２３が走査線駆動回路に対応し、ソース駆動回路２４と階調電圧回路２５が信号線駆動回路に対応し、ＧＲＡＭ２２がメモリに対応し、黒検出及びデータ補正回路２６が補正回路に対応する。
【００４４】
図１（Ｂ）は、前記黒検出及びデータ補正回路２６の論理構成図である。なお、これは、６ビットで６４階調の表示を行う場合の例である。
【００４５】
即ち、該黒検出及びデータ補正回路２６においては、前記ＧＲＡＭ２２から前記ソース駆動回路２４への６ビットの表示データＤａｔａ（Ｄ０：Ｄ５）用の６本の信号線２６０〜２６５の内、信号線２６３にＯＲゲート２６６が挿入されている。該ＯＲゲート２６６の他方の入力端は、ＮＯＲゲート２６７の出力端に接続されている。該ＮＯＲゲート２６７の入力端には、前記６本の信号線２６０〜２６５と、前記制御回路２１からの前記補正制御信号ＮＨＯＳＥＩが供給される信号線２６８とが接続されている。
【００４６】
即ち、ＮＯＲゲート２６７は、表示データＤａｔａの各ビット（Ｄ０：Ｄ５）が全てローレベルである黒表示データ（“０”）の検出を行う黒検出回路として機能するものである。表示データＤａｔａ（Ｄ０：Ｄ５）が全てローレベルであり、且つ、前記補正制御信号ＮＨＯＳＥＩがローレベルであるとき、ＮＯＲゲート２６７によってそれが検出され、ＮＯＲゲート２６７の出力がハイレベルとなり、切り替え回路として機能するＯＲゲート２６６の他方の入力端に供給される。そして、ＯＲゲート２６６の出力がハイレベルになることにより、補正表示データＤ３（“８”）がソース駆動回路２４に入力され、液晶表示パネル１に補正表示データＤ３（“８”）に対応する補正電圧（Ｖ８）が書き込まれる。ここで、前記補正制御信号ＮＨＯＳＥＩは、前記ＮＯＲゲート２６７を機能させるか否かを選択する信号、つまり特許請求の範囲の記載における補正タイミング信号となる。この補正制御信号ＮＨＯＳＥＩは、後述するようにＣＰＵからＧＲＡＭ２２への表示データＤａｔａが書き込まれた直後のフレーム期間毎に周期的にローレベルとなる信号であるが、表示データＤａｔａの各ビットが全てローレベルではないときには、補正制御信号ＮＨＯＳＥＩの信号レベルに関わらず、ＮＯＲゲート２６７の出力はローレベルとなり、表示データＤａｔａがそのままソース駆動回路２４に入力される。
【００４７】
図２（Ａ）は、このような一実施形態に係る液晶表示装置のタイミングチャートを示す図である。なお、この図は、ＣＰＵからＧＲＡＭ２２へは１２Ｈｚ周期で表示データＤａｔａが書き込まれ、液晶表示パネル１はフレーム周波数６０Ｈｚで駆動されて、５フレーム期間毎に表示データＤａｔａがＧＲＡＭ２２に書き込まれるとした場合を示している。また、図中、Ｂ１、Ｂ２、Ｂ３はＣＰＵからＧＲＡＭ２２に書き込まれ、ソース駆動回路２４に入力される表示データＤａｔａを示すものであるが、ここで、Ｂ１、Ｂ２の表示データＤａｔａが“０”である場合を示している。
【００４８】
前記補正制御信号ＮＨＯＳＥＩは、図２（Ａ）に示すように、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａが書き込まれた直後のフレーム期間にローレベルとなる。よって、前記黒検出及びデータ補正回路２６のＮＯＲゲート２６７は、そのフレーム期間において黒表示データ（“０”）の検出を行う。
【００４９】
従って、他のフレーム期間では、黒表示データに対応した電圧Ｖ０が印加されるのに対して、表示データＤａｔａが書き込まれた直後のフレーム期間ではデータを“０”から“８”の補正データに補正し、その補正された表示データＤ３（“８”）に対応した補正電圧Ｖ８が印加される。即ち、ＣＰＵからＧＲＡＭ２２へ表示データＤａｔａとして黒表示データが書き込まれたときは、それに対応する５フレーム期間において、Ｖ８→Ｖ０→Ｖ０→Ｖ０→Ｖ０と印加される。
【００５０】
このように、簡単な論理回路によって黒検出及びデータ補正回路２６を構成して、黒表示データを周期的に補正データに切り替えてソース駆動回路２４に出力し、それによって、周期的に補正データに応じた電圧を印加することができる。
【００５１】
なお、ＣＰＵからＧＲＡＭ２２へ書き込まれた表示データＤａｔａが黒表示データ以外の場合には、このようなデータ補正は行われず、そのデータに応じた電圧が印加される。
【００５２】
図３は、この一実施形態の液晶表示装置の駆動に係る制御フローを示すフローチャートである。なお、この図においても、上記図２の場合と同様に、５フレーム期間毎に表示データＤａｔａがＧＲＡＭ２２に書き込まれる場合を示している。
【００５３】
まず、制御信号ＦＲＡＭＥがローレベルであるか否かを判定し、制御信号ＦＲＡＭＥがローレベルになったことが検出されたら（ステップＳ１１１）、フレームカウントｎをゼロに設定し、補正制御信号ＮＨＯＳＥＩをハイレベルに設定する（ステップ１１２）。ここで、ステップＳ１１１における処理は、制御動作をフレーム期間と同期させるための処理である。次いで、ＣＰＵからＧＲＡＭ２２へ表示データＤａｔａを書き込ませる。これは、制御回路２１から、制御信号ＣＮＴに基づいて、アドレス指定信号ＡＤ、書き込み制御信号ＷＲが供給されることによって行われる（ステップＳ１１３）。また、この動作と並行して、これ以前にＧＲＡＭ２２に書き込まれていたデータの読み出しが行われ、読み出されたデータがソース駆動回路２４へ供給されて、液晶表示パネル１へ書き込まれる（ステップ１１４）。
【００５４】
次いで、制御信号ＦＲＡＭＥがローレベルであるか否かを判定し（ステップＳ１１５）、制御信号ＦＲＡＭＥがローレベルになったことが検出されたら、次のフレーム期間になったことになり、フレームカウントｎがｎ＋１にインクリメントされている（ステップＳ１１６）。
【００５５】
次いで、フレームカウントｎが１であるか否かを判定し（ステップＳ１１７）、ｎ＝１であると判定したとき、すなわちＣＰＵからＧＲＡＭ２２へ表示データＤａｔａが書き込まれた直後のフレーム期間であるとき、補正制御信号ＮＨＯＳＥＩをローレベルに設定する（ステップ１１８）。そして、ＧＲＡＭ２２に書き込まれていたデータを読み出し、読み出したデータをソース駆動回路２４へ供給して、液晶表示パネル１へ書き込む（ステップ１１９）。次いで、制御信号ＦＲＡＭＥがローレベルであるか否かの判定を行って（ステップ１２０）、１フレーム期間、液晶表示パネル１を駆動する。そして、ステップＳ１１６のフレームカウントｎのインクリメント動作に戻る。
【００５６】
また、ステップＳ１１７において、ｎが１でないと判定されたとき、次にｎが５であるか否かを判定する（ステップＳ１２１）。そして、ステップ１２１でｎが５でないと判定したとき、補正制御信号ＮＨＯＳＥＩをハイレベルに設定し（ステップ１２２）、そして、ＧＲＡＭ２２に書き込まれていたデータを読み出し、読み出したデータをソース駆動回路２４へ供給して、液晶表示パネル１へ書き込む（ステップ１２３）。次いで、制御信号ＦＲＡＭＥがローレベルであるか否かの判定を行って（ステップ１２４）、１フレーム期間、液晶表示パネル１を駆動する。そして、ステップＳ１１６のフレームカウントｎのインクリメント動作に戻る。ステップＳ１１６〜Ｓ１２４の動作を、ｎ＝４となるまで繰り返す。次いで、ステップ１２１でｎ＝５であると判定したとき、ステップ１１２に戻り、フレームカウントｎをゼロに設定し、補正制御信号ＮＨＯＳＥＩをハイレベルに設定する。このようにして、ＣＰＵから表示データＤａｔａが５フレーム期間毎にＧＲＡＭ２２に書き込まれ、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａが書き込まれた直後のフレーム期間において信号補正制御信号ＮＨＯＳＥＩをローレベルにする制御が行われる。
【００５７】
以上のように、本一実施形態によれば、表示データＤａｔａとして黒表示データ“０”が液晶表示パネル１に書き込まれているときに、周期的に、補正データとして、黒表示データの電圧（Ｖ０）よりも高い電圧（例えばＶ８）を印加することにより、長期間一定の電圧（Ｖ０）が印加されて液晶分子が安定状態になってしまうことを無くし、液晶分子が安定状態から少しずれた、動き易い状態にすることができるので、表示データＤａｔａが黒表示データから切り替わった場合に、液晶が高速に応答することができるようになる。即ち、周期的に黒表示データの電圧よりも高い補正電圧を印加しておくことにより、表示データＤａｔａが黒表示データから切り替わった場合の液晶応答速度を改善することができる。
【００５８】
なお、本発明は黒表示状態が継続している時間が比較的長いときに特に好適であるが、１回限りの黒表示の場合には、黒表示データの電圧（Ｖ０）よりも高い補正電圧（Ｖ８）を周期的ではなくて単発印加することとなってしまうが、そのような場合であっても、次の黒以外の表示に移行する際に、ある程度、応答速度を改善できることは言うまでもない。
【００５９】
また、前記電圧Ｖ０としては例えば１．０ボルト、補正電圧Ｖ８としては１．５Ｖとした場合、５フレーム期間での印加電圧は、その平均である１．１Ｖとなる。液晶表示パネルは、書き込まれた電圧に対して１フレーム期間内では十分には応答せず、複数フレーム期間の平均的な電圧に対して応答することになるため、このような補正電圧を印加した場合、液晶の透過率は印加電圧の平均電圧（１．１Ｖ）に対応したものとなる。ここで、液晶の電圧−透過率特性は、電圧がある程度の値に達するまでは透過率は殆ど変化せず、ある電圧を超えると急激に透過率が変化する特性を有し、印加電圧が１．０Ｖと１．１Ｖとでは透過率は殆ど変わらない。従って、このような補正電圧を印加しても、黒表示の品質に殆ど影響を及ぼさない。なお、本実施形態では、補正表示データをＤ３（“８”）とし、補正電圧をＶ８とするものとしたが、これに限定されるものではなく、上述のように、黒表示の品質に影響を及ぼさない範囲で、補正表示データを他の値に設定するものであってもよい。この場合、使用する補正表示データに応じて、前記黒検出及びデータ補正回路２６のＯＲゲートを設ける信号線が変更される。
【００６０】
以上、一実施形態に基づいて本発明を説明したが、本発明は上述した一実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００６１】
例えば、前記一実施形態は６４階調表示を行う場合を例に説明したが、それに限定されるものではない。使用する階調数に応じて、前記黒検出及びデータ補正回路２６のＮＯＲゲートの入力端を各信号線に接続すれば良い。
【００６２】
更に、前記黒検出及びデータ補正回路２６は、一実施形態で説明したような論理回路による構成に限定するものではなく、ルックアップテーブル（ＬＵＴ）等で構成しても良い。
【００６３】
また、黒電圧よりも高い電圧を印加する周期も、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａの書き込み周期と液晶表示装置のフレーム周波数との関係に応じて適宜変更可能である。
【００６４】
また、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａの書き込み直後のフレーム期間で黒電圧よりも高い電圧を印加するものとしたが、どのフレーム期間に行うようにしても構わない。更に、その回数も、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａの１回の書き込みに対して複数回であっても良いし、逆に、ＣＰＵからＧＲＡＭ２２への表示データＤａｔａの複数回の書き込みに対して１回であっても良い。但しこのような場合においても、上記と同様に、その回数に応じて、電圧が変わらないように、使用する電圧を適宜選択することが必要である。
【図面の簡単な説明】
【００６５】
【図１】（Ａ）は本発明の一実施形態に係る液晶表示装置の全体構成を示す概略構成図であり、（Ｂ）は（Ａ）中の黒検出及びデータ補正回路の論理構成図である。
【図２】（Ａ）は一実施形態に係る液晶表示装置のタイミングチャートを示す図であり、（Ｂ）は従来の液晶表示装置のタイミングチャートを示す図である。
【図３】一実施形態に係る液晶表示装置の駆動に係わる制御フローを示すフローチャートである。
【図４】（Ａ）は従来の液晶表示装置の概略構成図であり、（Ｂ）は（Ａ）中の階調電圧回路の論理構成図である。
【符号の説明】
【００６６】
１…液晶表示パネル
１１…液晶画素（表示画素）
２０…駆動回路
２１…制御回路
２２…グラフィックＲＡＭ（ＧＲＡＭ）
２３…ゲート駆動回路
２４…ソース駆動回路
２５…階調電圧回路
２６…黒検出及びデータ補正回路
２６０〜２６５，２６８…信号線
２６６…ＯＲゲート
２６７…ＮＯＲゲート
Ｃｌｃ…液晶容量
ＩＴＦＴ…画素トランジスタ
Ｌｇ…走査線
Ｌｄ…信号線
Ｃｓ…蓄積容量
【図１】
0005369431.tif 000002
【図２】
0005369431.tif 000003
【図３】
0005369431.tif 000004
【図４】
0005369431.tif 000005