(57)【特許請求の範囲】
【請求項１】
基板に膜を形成する際に用いられるＣＶＤ炉の清浄度を評価する方法であって、少なくとも、ＣＶＤ炉にて基板に膜を形成し、該成膜後の基板を非酸化性雰囲気下にてアニールした後、該アニール後の基板上に生成するパーティクル状の異物の数及び分布を観察することによりＣＶＤ炉の清浄度を評価することを特徴とするＣＶＤ炉の清浄度評価方法。
【請求項２】
前記ＣＶＤ炉にて基板に膜を形成する工程において、基板に酸化膜を形成することを特徴とする請求項１に記載のＣＶＤ炉の清浄度評価方法。
【請求項３】
前記非酸化性雰囲気としてアルゴンを用いることを特徴とする請求項１又は請求項２に記載のＣＶＤ炉の清浄度評価方法。
【請求項４】
前記アニール工程を、１０００℃〜１２００℃で、２０〜８０分行うことを特徴とする請求項１乃至請求項３のいずれか１項に記載のＣＶＤ炉の清浄度評価方法。
【請求項５】
前記基板としてシリコン基板を用いることを特徴とする請求項１乃至請求項４のいずれか１項に記載のＣＶＤ炉の清浄度評価方法。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載のＣＶＤ炉の清浄度評価方法によって汚染を管理したＣＶＤ炉を用いて、基板上に膜を気相成長させることを特徴とするエピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置、具体的には、基板に膜を形成する際に用いられるＣＶＤ炉の清浄度の評価方法及びエピタキシャル基板の製造方法に関するものである。
【背景技術】
【０００２】
各種半導体材料の酸化物のうち、シリコン基板を酸素雰囲気ないしは水蒸気雰囲気下で高温処理により酸化（以下「熱酸化」とする）する方法（以下「熱酸化法」とする）で得られるシリコン酸化膜は、その安定性・電気特性から非常に重要であり、長期に亘り電子デバイスはじめ各種半導体装置に使用されてきた。
しかし高温処理を行うという観点から、高温に耐えることの出来ない周辺材料がある場合は、適応が制限される。また酸化は化学反応で、かつ酸化のためには酸素の拡散が必要であることから、酸化膜厚にはおのずから限界が生じ、厚い酸化膜を形成することが困難である。
【０００３】
これに対して、化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、以下「ＣＶＤ」とする）法（以下「ＣＶＤ法」とする）は、原料ガスを熱、プラズマ等で分解し、ＳｉＯ２等の膜を形成する方法である。このようなＣＶＤ法は、原理が熱酸化法とは異なり、比較的低温で膜を形成出来るため、層間絶縁膜や、ＦＰＤ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）関係のドライバ用ゲート酸化膜を形成する際に用いられたり、また、厚い酸化膜形成が可能なために、厚い絶縁膜を必要とする場合等に幅広く利用されてきている（例えば、特許文献１、特許文献２等参照）。
【０００４】
このように、幅広く用いられているＣＶＤ法ではあるが、熱分解やプラズマ分解等を利用するため、通常の熱酸化と比べて特性に違いが存在する。熱酸化法による酸化膜（以下「熱酸化膜」という）とＣＶＤ法による酸化膜（以下「ＣＶＤ酸化膜」という）を比較すると、一般的に（１）ＨＦエッチングレートがＣＶＤ酸化膜は大きい、（２）絶縁耐圧がＣＶＤ酸化膜は小さい、（３）シリコン／酸化膜界面品質がＣＶＤ酸化膜は悪い、ことが知られている。
更に、これ以外にも、不純物、特に軽元素による汚染のレベルについては、装置の高温処理による空焼きという手法がとれないこともあり、悪い可能性がある。軽元素による汚染レベルは、酸化膜の性質に大きく関係しており、特にバッチ間での不純物による汚染レベルの変動は、非常に憂慮すべき問題であるため、その汚染レベル等を把握することが重要である。
【０００５】
不純物の汚染を調べる方法としては、ライフタイム測定や、ＳＰＶ、化学分析等多用な方法が検討及び使用されている。それぞれ特徴があり、重金属であれば、ライフタイム測定やＳＰＶ等各種手法が使用可能であるが、軽元素となると、化学分析くらいに手法が限定される。
化学分析は、高感度ではあるが、シリコン基板表面に酸等の薬液を流し、この薬液に金属不純物を溶解させて、これを発光分析等で評価することが一般的であるため、ウェーハ面内情報を得ることが出来ず、局所的な解析が出来ない（膜の性質に悪影響を及ぼす程の汚染が存在しているかどうかが判断出来ない）という欠点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２８３４３４４号公報
【特許文献２】特開２００２−１６４２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点に鑑みなされたものであって、半導体の製造に用いる装置、具体的にはＣＶＤ炉の清浄度を、簡便かつ高感度で評価出来、局所的な解析も可能な評価方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明では、基板に膜を形成する際に用いられるＣＶＤ炉の清浄度を評価する方法であって、少なくとも、ＣＶＤ炉にて基板に膜を形成し、該成膜後の基板を非酸化性雰囲気下にてアニールした後、該アニール後の基板上に生成するパーティクル状の異物の数及び分布を観察することによりＣＶＤ炉の清浄度を評価することを特徴とするＣＶＤ炉の清浄度評価方法を提供する。
【０００９】
膜中に不純物が存在する場合には、非酸化性雰囲気でのアニールによってその箇所にパーティクル状の異物が生成する。そして、不純物が少なく、ほとんど存在しない場合には、異物の生成がない。従って、ＣＶＤ工程の後にアニールする、このような本発明の評価方法であれば、簡便かつ高感度でＣＶＤ炉の清浄度を評価することが出来る。また、局所的な解析も可能であるため、ＣＶＤ炉の不具合点等が把握し易くなり、その結果、従来よりも不純物汚染を抑えた炉の管理が可能となる。
【００１０】
この場合、前記ＣＶＤ炉にて基板に膜を形成する工程において、基板に酸化膜を形成することが好ましい。
このように、ＣＶＤ炉にて基板に酸化膜を形成すれば、実際の成膜条件に近い状況で、ＣＶＤ炉の清浄度を評価することが出来る。また、ＣＶＤで厚い酸化膜を形成する際に用いるＣＶＤ炉の清浄度評価を容易に実施でき、高品質なＣＶＤ酸化膜の製造に寄与するものとすることが出来る。
【００１１】
また、前記非酸化性雰囲気としてアルゴンを用いることが好ましい。
このように、非酸化性雰囲気として、アルゴンを用いれば、入手し易く、コスト面でも有利である。
【００１２】
また、前記アニール工程を、１０００℃〜１２００℃で、２０〜８０分行うことが好ましい。
このように、アニール工程を、１０００℃〜１２００℃で、２０〜８０分行えば、パーティクル状の異物を検出することを、確実に行うことが出来る。
【００１３】
また、前記基板としてシリコン基板を用いることが好ましい。
このように、ＣＶＤ炉にて膜を形成させる基板としてシリコン基板を用いれば、その後の清浄度評価の際の解析も容易に行うことが出来る。
【００１４】
また本発明は、前記本発明のＣＶＤ炉の清浄度評価方法によって汚染を管理したＣＶＤ炉を用いて、基板上に膜を気相成長させることを特徴とするエピタキシャル基板の製造方法を提供する。
前述のように、本発明のＣＶＤ炉の清浄度評価方法によれば、従来よりも不純物汚染を抑えた状態でＣＶＤ炉を管理することができるため、このようなＣＶＤ炉で製造したエピタキシャル基板は高品質なものとすることが出来る。
【発明の効果】
【００１５】
以上説明したように、本発明により、簡便かつ高感度でＣＶＤ炉の清浄度を評価することが出来る。また、本発明によれば、局所的な解析も可能であるため、ＣＶＤ炉の不具合点等が把握し易くなる。その結果、従来よりも不純物汚染を抑えた状態での管理が可能となるため、ＣＶＤ成膜後の基板（半導体基板、半導体素子基板等）の高品質化も可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明のＣＶＤ炉の清浄度評価方法の一例を示したフロー図である。
【図２】実施例における分析結果を示す図である。（ａ）はパーティクルの分布状態を示す図、（ｂ）は異物のＥＤＸ分析の結果を示す図である。
【図３】ＣＶＤ成膜後のアニール温度とパーティクル状の異物数（パーティクル数）の関係を示したグラフである。
【図４】ＣＶＤ成膜後のアニール時間とパーティクル状の異物数（パーティクル数）の関係を示したグラフである。
【発明を実施するための形態】
【００１７】
以下、本発明についてより具体的に説明する。
前述のように、半導体基板や半導体素子基板等の基板に成膜する際に幅広く用いられているＣＶＤ法は、不純物、特に軽元素による汚染が、形成される膜の性質に大きく関係するため、ＣＶＤ炉内の汚染レベルを分析し、清浄度を評価することが必要である。しかし、その分析の際に用いられている化学分析では、局所的な解析が出来ないという欠点があり、結果として、高精度・高感度にＣＶＤ炉の清浄度を評価できないという問題があった。
【００１８】
一般的に、炉等の設備では、特定部位に不純物等による汚染が局在する可能性が高く、汚染の局在箇所が分かれば、その設備の不具合点等が把握し易くなり、環境改善にも有効である。
そこで、この炉の汚染パターンに着目し、本発明者が鋭意検討を行った結果、ＣＶＤ炉にて基板に膜を形成し、該成膜後の基板を非酸化性雰囲気下にてアニールした後、該アニール後の基板上に生成するパーティクル状の異物の数及び分布を観察することにより、簡単かつ高感度でウェーハ面内での局所的な清浄度を評価することが出来ることを知見し、本発明をなすに至った。
【００１９】
以下、本発明について図面を参照して更に詳細に説明するが、本発明はこれらに限定されるものではない。
図１は本発明のＣＶＤ炉の清浄度評価方法の一例を示したフロー図である。
本発明の評価方法は、図１に示されるように、まず本来の目的の通りにＣＶＤ炉にて基板に所望の成膜を行う（以下、「ＣＶＤ工程」という）（図１（１））。
【００２０】
このとき、成膜処理を行う基板としては、製品となる基板を転用することももちろん可能であるが、製品となる基板にはパターンが形成されており、この後の解析時に邪魔になる可能性も考えられるため、清浄度確認用にモニタの役割をする基板（以下「モニタ基板」という）を用いることが望ましい。モニタ基板であれば、製品のロスを防ぐことも出来る等、コストの面からも望ましい。モニタ基板としては、例えばシリコン基板が好ましく用いられる。
【００２１】
また、前記ＣＶＤ工程にて成膜する膜種として、酸化膜を形成することが好ましい。その他の膜種でもよいが、ＣＶＤ酸化膜が、ゲート膜や、ＳＯＩウェーハのＢＯＸ膜等として、半導体に多用されていることを考えれば、ＣＶＤ炉の評価の際にも、実際の成膜条件に近い状況で清浄度を評価する必要性が高いと考えられるからである。もちろん、酸化膜以外の膜の高品質化のために、本発明のＣＶＤ炉の清浄度評価を用いることが出来ることは、言うまでもない。
【００２２】
そして、成膜後の基板を非酸化性雰囲気下にてアニールする（以下、アニール工程ということもある）（図１（２））。
酸化性雰囲気の場合、ＣＶＤ膜上に熱酸化膜が成長してしまい、本来のＣＶＤ膜の評価を行えない恐れがあるが、非酸化性雰囲気であれば、そのような心配もない。
このような非酸化性雰囲気としては、好ましくはアルゴンガスが用いられる。通常用いられる窒素ガスでは、高温にさらされていることから窒化膜の成長が懸念され、またこれ以外の希ガスも考えられるが、アルゴンが入手、コストの面から有効である。
【００２３】
アニール工程における温度としては、特に、１０００℃以上、１２００℃以下であることが好ましい。
ここで、ＣＶＤ成膜後のアニール温度とパーティクル数の関係（アニール温度依存性）を調べた結果を図３に示す。図３に示すように、アニール温度が１０００℃以上であれば、パーティクル状の異物が十分に検出されるため、目視によっても観察（評価）が可能となる。また上限の１２００℃については、これ以上高温も可能ではあると思われるが、現状よく用いられるシリコン基板用の装置を念頭に置いた場合、１２００℃が上限であり、プロセスそのものも１２００℃を超える温度がほとんど存在しないことや、本発明においてはパーティクルが検出出来ていれば良いことを考えると、上限は１２００℃で十分であると考えられる。
【００２４】
またアニール工程における時間としては、２０〜８０分の範囲が妥当である。
ここで、１２００℃での、ＣＶＤ成膜後のアニール時間とパーティクル数の関係（アニール時間依存性）を調べた結果を図４に示す。図４に示されるように、アニール時間が２０分未満では、パーティクルが増加傾向にあり、検出される数も安定しない恐れがあるが、２０分を過ぎた辺りからパーティクルの増加が緩やかになり、また、６０分〜８０分辺りから、パーティクル数がほぼ一定となっているため、長時間アニール工程を行う必要性もないからである。
【００２５】
そして、このアニールを行った後、目視やパーティクルカウンタ等により、表面に生成するパーティクル状の異物の数及び分布を観察することで、ＣＶＤ炉の清浄度を評価する（図１（３））。すなわち、清浄度が高く、半導体材料や半導体素子等の製造に適した状況であれば、何も検出されないが、不純物が存在するとパーティクル状の異物が検出されるため、これにより、ＣＶＤ炉の清浄度を評価することが出来る。
【００２６】
以上のような本発明の方法でＣＶＤ炉の清浄度の評価を行えば、簡便かつ高感度でＣＶＤ炉の清浄度を評価することが出来る。また、本発明によれば、局所的な解析も可能であるため、ＣＶＤ炉の不具合点等が把握し易くなり、その結果、従来よりも不純物汚染を抑えた状態での管理が可能となる。そして、このように不純物汚染を抑えた状態で管理されたＣＶＤ炉で半導体基板や半導体素子基板等の基板に所望の特性の膜を成膜すれば、熱処理によって変質しパーティクル状の異物を発生することのない、高品質な基板を得ることが出来る。
【実施例】
【００２７】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例］
まずモニタ基板として、Ｐ型のシリコン基板（直径２００ｍｍ、抵抗率１０Ω・ｃｍ）を準備した。これをＲＣＡ洗浄後に、ＣＶＤ酸化炉に投入して、７８０℃、テトラエチルオルトシリケート（ＴＥＯＳ）ガスを原料として、シリコン基板上にＣＶＤ酸化膜を１００ｎｍ成膜した。このとき、長期間に亘って使用した、メンテナンス直前のＣＶＤ炉を用いて成膜したものをＳａｍｐｌｅ１とし、メンテナンス（解体・洗浄実施）後のＣＶＤ炉を用いて成膜したものをＳａｍｐｌｅ２とした。
【００２８】
Ｓａｍｐｌｅ１及びＳａｍｐｌｅ２のシリコン基板を、同時に１２００℃、アルゴン雰囲気下で６０分処理し、処理後のシリコン基板上に生成したパーティクル状の異物の数及び分布を目視にて観察した。その結果、Ｓａｍｐｌｅ１ではパーティクル状の異物が３０個程度観察されたが、Ｓａｍｐｌｅ２では観察されなかった。
Ｓａｍｐｌｅ１で観察された異物を、ＳＥＭで観察したところ、図２（ａ）のような円形状であることが分かった。この円形状の異物１の内部を詳細に観察すると、汚染された部分とそうでない部分とが存在し、更に汚染された部分のうちの一箇所Ｐをエネルギー分散型Ｘ線分光法（ＥＤＸ）により分析すると、軽元素を中心とした不純物が観察された（図２（ｂ））。
【００２９】
［比較例］
実施例同様にＣＶＤ酸化膜を成膜したシリコン基板（Ｓａｍｐｌｅ１´及びＳａｍｐｌｅ２´）を用いて、化学分析（前処理としてフッ酸／過酸化水素水混合溶液で酸化膜溶解後、ＩＣＰ−ＭＳ法による分析）によりシリコン基板上の不純物を評価した。結果を表１に示す。
【表１】
0005212426.tif 000002
【００３０】
表１に示すように、化学分析では、シリコン基板表面全面を薬液で溶解し、この溶液を分析するため、局在する汚染情報が平均化されており、Ｓａｍｐｌｅ１´とＳａｍｐｌｅ２´との間で汚染の分布に差は見られなかった。即ち、化学分析では、悪影響を及ぼす程の不純物であるかどうかが不明なままであった。また、シリコン基板面内の位置関係もまったく不明であった。そのうえ、軽元素の汚染状態は不明であった。
このように、化学分析では、不純物汚染レベルの異なる２種類のシリコン基板（Ｓａｍｐｌｅ１´とＳａｍｐｌｅ２´）の違いがほとんど判断できなかった。
【００３１】
以上の結果から、本発明の方法によれば、簡便かつ高感度でＣＶＤ炉の清浄度を評価することが出来ることがわかった。特に、本発明によれば、局所的な解析も可能であるため、汚染が膜の性質に悪影響を及ぼす程のものであるかどうかまで判断出来、これにより、ＣＶＤ炉の不具合点等が把握し易くなり、従来よりも不純物汚染を抑えた状態で管理できることが実証されたといえる。
【００３２】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３３】
１…異物、  Ｐ…汚染された部分。
【図１】
0005212426.tif 000003
【図２】
0005212426.tif 000004
【図３】
0005212426.tif 000005
【図４】
0005212426.tif 000006