(57)【特許請求の範囲】
【請求項１】
第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第３電極との各々を複数有し、前記電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対して、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、前記全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなるプラズマディスプレイパネル装置の駆動方法であって、
前記全セル初期化期間を、前記第１電極に正の傾斜を有するランプ波形電圧を印加すると同時に、前記第３電極に前記第２電極に対して正極性となる波形の電圧を印加して、１回目の初期化放電を発生させる期間前半部と、前記第１電極に負の傾斜を有するランプ波形電圧を印加すると同時に、前記第２電極に正極性となる波形の電圧を印加して２回目の初期化放電を発生させる期間後半部とに分けるとき、
前記期間前半部において、前記第３電極に印加する電圧を、前記第１電極に印加する正の傾斜を有するランプ波形電圧の立ち上がり開始タイミングよりも先行し、且つ、前記第１電極と前記第２電極との間に電位差が存在しないタイミングで印加するプラズマディスプレイパネル装置の駆動方法。
【請求項２】
前記期間前半部において前記第３電極に対し印加される電圧波形は、正の傾斜の上りランプ波形部分を有する請求項１に記載のプラズマディスプレイパネル装置の駆動方法。
【請求項３】
第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第３電極との各々を複数有し、前記電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部と、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、前記全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなる方法を以って前記パネル部の表示駆動を行う駆動部とを有するプラズマディスプレイパネル装置であって、
前記全セル初期化期間を、前記第１電極に正の傾斜を有するランプ波形電圧を印加すると同時に、前記第３電極に前記第２電極に対して正極性となる波形の電圧を印加して１回目の初期化放電を発生させる期間前半部と、前記第１電極に負の傾斜を有するランプ波形電圧を印加すると同時に、前記第２電極に正極性となる波形の電圧を印加して２回目の初期化放電を発生させる期間後半部とに分けるとき、
前記駆動部は、前記全セル初期化期間の前記期間前半部において、前記第３電極に印加する電圧を、前記第１電極に印加する正の傾斜を有するランプ波形電圧の立ち上がり開始タイミングよりも先行し、且つ、前記第１電極と前記第２電極との間に電位差が存在しないタイミングで印加するプラズマディスプレイパネル装置。
【請求項４】
前記駆動部が実行する前記表示駆動において、前記全セル初期化期間の前記期間前半部における前記第３電極に対し印加の電圧波形は、正の上りランプ波形部分を有するよう設定されている請求項３に記載のプラズマディスプレイパネル装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル装置およびその駆動方法に関し、特に駆動時における初期化期間での誤放電の発生抑制技術に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルの中でも現在主流となっている交流面放電型のもの（以下では、単に「ＰＤＰ」と記載する。）は、２枚のパネルが間に間隙をあけて対向配置され、外周部で封止され、内方にキセノン（Ｘｅ）などを含む放電ガスが充填された構成を有する。２枚のパネルの内の一方（前面パネル）は、ガラス基板の一方の主面に複数の表示電極対が形成され、これを覆うように誘電体層と保護層とが順に積層された構成となっている。
【０００３】
また、もう一方のパネル（背面パネル）は、ガラス基板の前面パネルに対向する側の主面に、複数のデータ電極が形成され、これを覆うように誘電体層が積層された構成となっている。また、背面パネルは、データ電極に並行し、且つ、隣り合うデータ電極とデータ電極との間に立設された隔壁を有する。この隔壁が前面パネルに対するギャップ材として機能する。隔壁間には、赤色、緑色、青色の各蛍光体層が色毎に塗り分けられて形成されている。なお、前面パネルと背面パネルとは、互いに形成された電極対とデータ電極とが交差する方向に配される。
【０００４】
ＰＤＰを表示パネルとするＰＤＰ装置は、上記各電極に対してドライバが接続され、また、各ドライバには、サブフィールド法（フィールド内時分割階調表示方式）によって駆動信号を発する駆動制御部が接続された構成となっている。ＰＤＰ装置の駆動においては、フィールドを重み付けされた複数のサブフィールドに分割し、その各サブフィールドの点灯／非点灯を制御することで階調表示する。各サブフィールドには、選択した放電セルにおいて、電極対の一方であるスキャン電極とデータ電極との間で書き込み放電を生じさせる書き込み期間と、全放電セルにおいて、電極対を構成するスキャン電極とサスティン電極との間に交流電圧を印加し、書き込みの行われた放電セルで維持放電を生じさせる維持期間とが割り当てられている（例えば、特許文献１参照）。
【０００５】
また、１フィールド中には、全ての放電セルにおいて、一斉に初期化放電を生じさせてそれ以前のサブフィールドでの壁電荷の履歴消去および書き込み動作のための壁電荷形成を行う全セル初期化期間が設定されている。
図１に示すように、全セル初期化期間を時間的な観点から前半部と後半部とに分けるとき、前半部では、サスティン電極およびデータ電極の電位を０（Ｖ）に設定し、スキャン電極に対して電位Ｖｑ（Ｖ）から電位Ｖｒ（Ｖ）に向かって緩やかに上昇する上りランプ波形の電圧を印加する。そして、この電圧変化により、スキャン電極を陽極、サスティン電極およびデータ電極を陰極とする微弱な１回目の初期化放電を生じる。次に、後半部では、サスティン電極を電位Ｖｈ（Ｖ）に設定し、この状態でスキャン電極に電位Ｖｇ（Ｖ）から電位Ｖａ（Ｖ）に向かって緩やかに下降する下りランプ波形の電圧を印加する。この電圧変化により、スキャン電極を陰極、サスティン電極およびデータ電極を陽極とする微弱な２回目の初期化放電を生じる。全セル初期化期間では、この２回の微弱な放電を以って、全放電セルの初期化を実行する。
【０００６】
ところで、近年では、ＰＤＰの発光効率のための一手法として放電ガス中におけるＸｅ分圧を上昇させるという方法が採られている。このＸｅ分圧を上昇させた場合には、図１に示すような従来の駆動方法での全セル初期化期間において、前半部で生じる強放電の発生が顕著になり、その影響で後半部でも強放電が発生することがある。図１に示すような全セル初期化期間で発生の強放電は、恰も書き込みが行われたのと同一の壁電荷を形成してしまい、画像劣化に繋がる。
【０００７】
これに対して、図２に示すように、全セル初期化期間の前半部において、スキャン電極の電位をＶｑ（Ｖ）にした直後に、データ電極の電位をＶｘ（Ｖ）とする方法が開発されている。この方法では、スキャン電極とデータ電極との間で発生する放電よりも先行して、スキャン電極とサスティン電極との間で放電を生じさせて、安定した初期化放電を発生させようとしている（改良従来技術）。これは、保護層と蛍光体層との２次電子放出係数の差異により、データ電極を陰極とする放電よりもサスティン電極を陰極とする放電のほうが安定するというメカニズム解析に基づくものである。
【特許文献１】特開２０００−２４２２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＰＤＰ装置では、パネル面内における特性バラツキや長期の駆動などで、スキャン電極、サスティン電極およびデータ電極などの相互間での放電開始電圧が他の領域に比べて低下する領域が面内で発生することがあり、放電ガス中におけるＸｅ分圧の上昇によりこの現象が顕著なものとなる。このような要因により、上記改良従来技術を用いたＰＤＰ装置であっても、図２に示すように、データ電極への電圧印加によりスキャン電極側にも波及した強放電を発生し、この前半部で生じた放電の影響により後半部でも強放電を生じてしまうことがある。
【０００９】
このように、放電開始電圧が低下した領域が存在する場合には、上記改良従来技術のような全セル初期化期間の前半部でデータ電極へ電圧Ｖｘ（Ｖ）を印加するという方法では十分に画像品質を維持することができない。
また、近年では、フルハイビジョンへの対応などのために行われる高精細化に伴い、書き込み期間にデータ電極に従来よりも高い電圧が印加される傾向にある。これは、高精細化に伴って隣接する放電セル間での放電干渉の増加に対して、当該干渉に影響されることなく書き込み動作が確実に実行できるようにする必要があるためである。
【００１０】
全セル初期化期間の前半において、データ電極に印加する電圧ＶＸ（Ｖ）は、コストおよび回路構成といったような観点から、書き込み期間にデータ電極に印加される電圧値と共通化しておくことが望ましい。このため、隣接する放電セル間での放電干渉に対する方策としての書き込み期間におけるデータ電極への印加電圧の上昇が、全セル初期化期間におけるデータ電極への印加電圧ＶＸ（Ｖ）の上昇をも招くことになる。よって、このような場合においては、放電開始電圧が低下した領域だけでなく、初期から上記電圧で放電を開始する傾向が生じ、この放電が低階調での放電干渉を引き起こす。従って、ＰＤＰ装置では、高精細化をすすめるほどに低階調域でのチラツキといった問題を生じ易くなる。
【００１１】
本発明は、このような問題を解決しようとなされたものであって、パネル面内における特性バラツキや長期の駆動によって放電開始電圧の低下領域が発生した場合や、高精細化に伴うデータ電極への印加電圧の上昇に際しても、全セル初期化期間における誤放電の発生および低階調でのチラツキの発生を抑制しうるＰＤＰ装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者が上記データ電極へのＶｘ（Ｖ）の電圧印加により生じる強放電のメカニズムを解析したところ、図２の初期化発光２に示すように、放電開始電圧が低下した領域においては、データ電極に印加される電圧Ｖｘ（Ｖ）によりデータ電極とサスティン電極間で放電が発生し、このときにスキャン電極とサスティン電極との間には電位差Ｖｑ（Ｖ）があるために上記放電がトリガとなってスキャン電極側にも放電が広がるに至り、強放電へと成長してしまうものであることを究明した。
【００１３】
本発明は、このような知見に基づきなされたものであって、次のような構成を採用することで上記目的を達成するものである。
本発明に係るＰＤＰ装置の駆動方法は、第１電極と第２電極とからなる電極対と、当該電極対に対して放電空間を間に挟んで交差する方向に配される第３電極との各々を複数有し、電極対と第３電極との各立体交差部分に対応して放電セルが構成されてなるパネル部に対して、それぞれ輝度重み付けされた複数のサブフィールドで構成される１フィールド中に、全ての放電セルに対しその壁電荷状態の初期化を実行する全セル初期化期間が割り当てられてなる方法であって、全セル初期化期間を、第１電極に正の傾斜を有するランプ波形電圧を印加し１回目の初期化放電を発生させる期間前半部と、第１電極に負の傾斜を有するランプ波形電圧を印加し２回目の初期化放電を発生させる期間後半部とに分けるとき、期間前半部において、第１電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行して、第２電極に対して正極性となる波形の電圧を第３電極に印加することを特徴とする。
【００１４】
具体的には、次の２方法、およびそれらを複合した方法を採ることができる。
（１）  期間前半部において第３電極に対し印加される電圧波形を、正の傾斜の上りランプ波形部分を有する波形とする。
（２）  期間前半部において第３電極に対し印加される電圧波形を、その上りランプ波形部分の開始タイミングが第１電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行したタイミングで設定する。
【００１５】
また、本発明に係るＰＤＰ装置は、駆動部が上記駆動方法を以って、パネル部の表示駆動を実行することを特徴とする。
【発明の効果】
【００１６】
本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の期間前半部において、第１電極へ印加の電圧波形における立ち上がり開始タイミングよりも先行して、第２電極に対して正極性となる波形の電圧を第３電極に印加する構成を採用する。これにより、本発明に係るＰＤＰ装置および駆動方法では、パネル面内のバラツキおよび長期の駆動により放電開始電圧が低下した場合にも、全セル初期化期間の前半部で書き込み期間および維持期間にまで影響を及ぼすような強放電を生じることがない。具体的には、上記（１）および（２）、さらにはそれら２方法を複合した方法を採用することができる。
【００１７】
例えば、上記（１）の方法を採用した場合には、立ち上がり部分にランプ波形を適用することで、第３電極への電圧印加の際に第２電極との間で放電を生じた場合にも、その放電を弱放電とすることができ、第１電極の側へと波及するのを抑制することができる。これより、本発明に係る方法では、全セル初期化期間の期間前半部における第１電極の側に波及して書き込み期間にまで影響を及ぼすような強放電が発生するのを効果的に抑制することが可能である。よって、本方法を採用する場合には、パネル面内のバラツキや駆動が長期に及んだ等の原因により、パネルの一部領域での放電開始電圧が低下した場合にも、全セル初期化期間での誤放電を効果的に抑制することが可能である。ここで、ランプ波形については、”ＡＳＩＡ  ＤＩＳＰＬＡＹ  ’９８、ｐ．ｐ．２３〜２７”などに詳細されており、また、波形の傾きについては、日本特許第３３９４０１０号公報などに詳細（例えば、９Ｖ／μｓｅｃ．）されているので、ここでの説明を省略する。
【００１８】
上記（１）の方法では、期間前半部における第３電極への電圧印加を第１電極への電圧印加と同時あるいはその後に実施する場合にも、誤放電の発生を抑制することが可能である。この場合には、全セル初期化期間における誤放電の発生の抑制という作用効果に加えて、第３電極の電位変化によるリンギングによってデータドライバの耐圧を余分に確保する必要がないという優位性も有する。このため、この方法を採用すれば、装置全体のコストの低減を図ることが可能である。
【００１９】
上記（１）の方法では、期間前半部に第３電極に印加する電圧波形における上りランプ波形部分の傾斜を、書き込み期間において第３電極に印加する電圧波形の立ち上がり部分の傾斜よりも緩やかに設定することが、誤放電の発生抑制という観点からより望ましい。
また、上記（２）の方法を採用した場合には、第３電極に電圧を印加するタイミングを第１電極への電圧印加開始タイミングに先行させるので、仮に第３電極への電圧印加により第２電極との間で放電が発生した場合にも、その時点で第１電極と第２電極との間に電位差が存在しないので、この放電をトリガーとして強放電へと成長することはない。よって、本方法を採用する場合にも、パネル面内のバラツキや駆動が長期に及んだことにより一部領域の放電開始電圧が低下した場合にも、全セル初期化期間における誤放電の発生を抑制することができる。
【００２０】
上記（２）の方法を採用する場合には、第３電極への印加電圧波形における上りランプ波形部分の開始タイミングを、この電圧印加によって第２電極との間に放電が生じた場合にあっても、その放電の影響が第１電極への印加電圧波形における立ち上がり開始タイミングまでに減衰するだけの時間をあけて設定することが望ましい。
上記（１）および（２）の両方法においては、期間後半部が開始されるタイミングにおいて、第２電極へ電圧印加を開始するとともに、第３電極への印加電圧を立ち下げるように波形を設定することが望ましい。
【００２１】
また、上記（１）および（２）の両方法においては、期間前半部に第３電極へ印加の電圧波形を、その振幅が駆動時間およびパネル温度の少なくとも一方に基づいて設定することが望ましい。このように設定すれば、駆動時間やパネル温度などの放電の不安定要因に対しても、安定した初期化放電を生じさせることが可能となる。例えば、駆動時間が長くなるに従い第３電極への印加電圧波形の振幅を大きくするように設定することができる。
【００２２】
また、上記（１）および（２）の両方法では、１フィールド中に全セル初期化期間を有する第１サブフィールドと、全セル初期化期間を有さない第２サブフィールドとの両サブフィールドを含むように設定し、１フィールド中における第１サブフィールドが占める割合を、当該フィールドの画像における平均ピクチャーレベル（ＡＰＬ）に応じて設定することが望ましい。即ち、ＡＰＬが高いフィールドでは、黒の画像表示領域が狭いと考えられるので、全セル初期化期間を含むサブフィールドを増やし、これによって書き込み期間における書き込み放電を安定化させるとともに、プライミング量を増やすことにより、放電の安定化を図ることが可能となる。一方、ＡＰＬが低いフィールドでは、黒の画像表示領域が広いと考えられるので、全セル初期化期間を含むサブフィールドを減らし、黒表示品質を向上させることが可能となる。
【００２３】
また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の期間前半部における第３電極への印加電圧波形を、その電位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づいて設定される構成を採用することができる。また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の期間前半部における第３電極への印加電圧波形を、ＡＰＬに応じて、”Ｈｉｇｈ”とするタイミングが設定される構成を採用することもできる。また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間の期間前半部における第３電極への印加電圧波形を、ＡＰＬに応じて、その振幅が設定されることとしてもよい。
【００２４】
さらに、本発明に係るＰＤＰ装置およびその駆動方法は、パネル部が”ＨＤ”以上の解像度を有するような装置に対して適用する場合には、より効果的である。即ち、フルハイビジョン対応などの高精細化を実現するのに伴い、データ電極に印加される電圧を高くする必要が生じた場合にあっても、本発明に係るＰＤＰ装置および駆動方法を採用すれば、全セル初期化期間におけるデータ電極への電圧印加（Ｈｉｇｈ）による放電の発生を抑制できる。よって、本発明に係るＰＤＰ装置およびその駆動方法は、高精細化に対しても、低階調域でのチラツキを防止することができる。
【００２５】
以上のように、本発明に係るＰＤＰ装置およびその駆動方法では、パネル面内における特性バラツキや長期の駆動によって放電開始電圧の低下領域が発生した場合や、高精細化に伴うデータ電極への印加電圧の上昇に際してにも、全セル初期化期間における誤放電の発生および低階調でのチラツキに発生を確実に抑制することができる。
【発明を実施するための最良の形態】
【００２６】
以下では、本発明を実施するための最良の形態について、一例をもって説明する。なお、以下で説明する実施の形態はあくまでも一例であって、本発明がこれに限定されるものではない。
（実施の形態１）
１．パネル１０の構成
本発明の実施の形態１に係るＰＤＰ装置1の構成の内、パネル部１０の構成について、図３を用いて説明する。図３は、実施の形態１に係るパネル部１０の構造を示す要部斜視図（一部断面図）である。
【００２７】
１−１．前面パネル１１の構成
前面パネル１１は、前面基板１１１における背面パネル１２と対向する側の面（図３では下面）に、スキャン電極Ｓｃｎとサスティン電極Ｓｕｓからなる表示電極対１１２が、互いに平行に複数対配設され、この表示電極対１１２を覆うように、誘電体層１１３および保護膜１１４が順に被覆形成されている。
【００２８】
前面基板１１１は、例えば、高歪点ガラスあるいはソーダライムガラスから構成されている。また、スキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの各々は、ＩＴＯ（錫ドープ酸化インジウム）、ＳｎＯ２（酸化錫）、ＺｎＯ（酸化亜鉛）などからなる幅広の透明電極部１１２１、１１２２と、電気抵抗を下げるためのＣｒ（クロム）−Ｃｕ（銅）−Ｃｒ（クロム）やＡｇ（銀）などから形成されたバス電極部１１２３、１１２４とをそれぞれ積層した状態で構成されている。
【００２９】
また、誘電体層１１３は、Ｐｂ−Ｂ系の低融点ガラス材料から形成され、保護膜１１４については、ＭｇＯ（酸化マグネシウム）あるいはＭｇＦ２（弗化マグネシウム）などを主材料として構成されている。
なお、前面基板１１１の表面において、隣り合う表示電極対１１２と表示電極対１１２との間には、隣り合う放電セルの光が互いに漏れ出るのを防止するためのブラックストライプが設けられることもある。
【００３０】
１−２．背面パネル１２の構成
背面パネル１２は、背面基板１２１における前面パネル１１と対向する側の面（図３では上面）に、表示電極対１１２と略直交する方向において、データ電極Ｄａｔが複数配置されており、このデータ電極Ｄａｔを覆うように、誘電体層１２２が形成されている。また、この誘電体層１２２上には、隣り合うデータ電極Ｄａｔ間に主隔壁１２３１が立設され、さらに、この主隔壁１２３１と略直行する方向に補助隔壁１２３２が形成されている。ＰＤＰ１０では、これら主隔壁１２３１と補助隔壁１２３２をもって背面パネル１２における隔壁１２３を構成している。なお、図面上では詳細に示していないが、ｚ方向において、補助隔壁１２３２の上端は、主隔壁１２３１の上端よりも若干低く設定されている。
【００３１】
誘電体層１２２と隣り合う２条の主隔壁１２３１および２条の補助隔壁１２３２とで囲まれた窪み部分の内壁面には、蛍光体層１２４が設けられている。蛍光体層１２４は、色毎に赤色（Ｒ）蛍光体層１２４Ｒ、緑色（Ｇ）蛍光体層１２４Ｇ、青色（Ｂ）蛍光体層１２４Ｂの各々に分けられ、図３におけるｙ方向に主隔壁１２３１で仕切られた窪み部分毎に色分けされて形成されている。なお、図３のｘ方向においては、隣り合う主隔壁１２３１間で構成される列毎に同じ色の蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂが形成されている。
【００３２】
背面パネル１２における背面基板１２１についても、上記前面基板１１１と同様に、高歪点ガラスあるいはソーダライムガラスなどから構成されている。データ電極Ｄａｔは、例えば、銀（Ａｇ）などの金属材料から形成されており、背面基板１２１の表面上にＡｇペーストをスクリーン印刷して形成されている。なお、データ電極Ｄａｔの形成材料としては、Ａｇの他に、金（Ａｕ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料や、例えば、これらを積層するなどの方法で組み合わせたものも用いることもできる。
【００３３】
誘電体層１２２は、基本的に前面パネル１１の誘電体層１１３と同じく、Ｐｂ−Ｂ系の低融点ガラス材料から形成されているが、酸化アルミニウム（Ａｌ２Ｏ３）や酸化チタン（ＴｉＯ２）が含まれたものでもよい。また、隔壁１２３は、例えば、鉛ガラス材料を用い形成されている。
蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々は、例えば、次に示すような各色蛍光体を用い形成されている。
【００３４】
Ｒ蛍光体；（Ｙ、Ｇｄ）ＢＯ３：Ｅｕ、Ｙ２Ｏ３：Ｅｕ、ＹＶＯ３：Ｅｕなどをそれぞれ単独で使用したり、あるいは、これらを混合した材料を使用する。
Ｇ蛍光体；Ｚｎ２ＳｉＯ４：Ｍｎ、（Ｙ、Ｇｄ）ＢＯ３：Ｔｂ、ＢａＡｌ１２Ｏ１９：Ｍｎなどをそれぞれ単独で使用したり、あるいは、これらを混合した材料を使用する。
Ｂ蛍光体；ＢａＭｇＡｌ１０Ｏ１７：Ｅｕ、ＣａＭｇＳｉ２Ｏ６：Ｅｕなどをそれぞれ単独で使用したり、あるいは、これらを混合した材料を使用する。
【００３５】
１−３．前面パネル１１と背面パネル１２との配置
パネル部１０は、前面パネル１１と背面パネル１２とが、ギャップ材として背面パネル１２に形成された隔壁１２３を間に挟み、且つ、表示電極対１１２とデータ電極Ｄａｔとが略直交する方向に配され、この状態で各々のパネル１１、１２の外周部どうしが封止されて構成されている。これによって、前面パネル１１と背面パネル１２との間には、各隔壁１２３によって仕切られた放電空間１３が形成され、両パネル１１、１２が密閉容器を形成することになる。パネル部１０における放電空間１３には、Ｎｅ、Ｘｅ、Ｈｅ等が混合されてなる放電ガスが充填され構成されている。放電ガスの封入圧力は、例えば、５０〜８０（ｋＰａ）程度である。
【００３６】
なお、放電ガス中における全圧に対するＸｅ分圧の比率については、従来、７（％）未満に設定されていたものであるが、パネルの発光輝度向上を目的として７（％）以上、さらには１０（％）以上と、所謂、高Ｘｅ化の傾向にある。
パネル部１０では、表示電極対１１２とデータ電極Ｄａｔとが立体交差する各箇所が放電セル（不図示）に対応する。そして、パネル部１０には、複数の放電セルがマトリックス配列された状態となっている。
２．ＰＤＰ装置１の構成
上記パネル部１０を備えるＰＤＰ装置１について、図４を用いて説明する。図４は、ＰＤＰ装置１の構成を模式的に表したブロック図である。なお、図４では、パネル部１０については電極Ｓｃｎ、Ｓｕｓ、Ｄａｔの配列のみを示している。
【００３７】
図４に示すように、本実施の形態に係るＰＤＰ装置１は、上記パネル部１０とこの各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対して所要のタイミングおよび波形で電圧を印加する表示駆動部２０とから構成されている。パネル部１０には、行方向にｎ本のスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）およびｎ本のサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が、互いに交互に配設されている。また、パネル部１０には、列方向にｍ本のデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が配設されている。そして、放電セルは、隣り合う一対のスキャン電極Ｓｃｎｋ（ｋ＝１〜ｎ）およびサスティン電極Ｓｕｓｋ（ｋ＝１〜ｎ）と１本のデータ電極Ｄａｔｌ（ｌ＝１〜ｍ）との交差部分に対応して設けられ、パネル部１０全体として（ｍ×ｎ）個の放電セルを有する。
【００３８】
図４に示すように、表示駆動部２０は、パネル部１０における各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに接続されるデータドライバ２１、スキャンドライバ２２およびサスティンドライバ２３を有する。そして、表示駆動部２０には、各ドライバ２１〜２２の他に、タイミング発生部２４、Ａ／Ｄ変換部２５、操作変換部２６、サブフィールド変換部２７およびＡＰＬ（平均ピクチャレベル）検出部２８を有する。また、図示を省略しているが、表示駆動部２０には、電源回路も有している。映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、また、水平同期信号Ｈおよび垂直同期信号Ｖは、タイミング発生部２４、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に対して入力される。
【００３９】
表示駆動部２０のＡ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データへと変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。ＡＰＬ検出部２８は、Ａ／Ｄ変換部２５から転送されてくる１画面毎の各放電セルの各階調値を示す表示画面データに基づき、当該１画面の全ての階調値を積算し、これを全放電セルの数で割った値を求める。そして、ＡＰＬ検出部２８は、求めた値から最大階調値（例えば、２５６階調）に対する百分率を算出して平均ピクチャレベルを求め、その値をタイミング発生部２４へと出力する。平均ピクチャレベルの値が低いほど黒っぽい画面となり、値が高ければ白っぽい画面となる。
【００４０】
走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをパネル部１０の画素数に応じた画像データへと変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをパネル部１０に階調表示させるための各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であるサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。そして、タイミング発生部２４からのタイミング信号に基づきサブフィールドデータをデータドライバ２１へと出力する。
【００４１】
データドライバ２１は、サブフィールド毎の画像データを各データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対応する信号に変換し、各データ電極Ｄａｔを駆動するものである。データドライバ２１には、公知のドライバＩＣなどが備えられている。
タイミング発生部２４は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を生成し、各ドライバ２１〜２３に信号を出力する。ここで、タイミング発生部２４は、ＡＰＬ検出部２８から入力されるＡＰＬ値に基づいて１フィールドを構成するサブフィールドの各々の初期化期間を全セル初期化期間であるか選択初期化期間であるかを決定し、１フィールド内での全セル初期化期間の適用回数を制御する。
【００４２】
スキャンドライバ２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に駆動電圧を印加する。スキャンドライバ２２についても、上記データドライバ２１と同様に、公知のドライバＩＣを備えて構成されている。
サスティンドライバ２３は、公知のドライバＩＣを備えて構成されており、タイミング発生部２４から送られてくるタイミング信号に基づいて、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に駆動電圧を印加する。
３．ＰＤＰ装置１の駆動方法
次に、上記構成を有するＰＤＰ装置１の駆動方法について、図５を用いて説明する。図５は、フィールド内時分割階調表示方式（サブフィールド法）を用いてＰＤＰ装置１の駆動を実行する方法を示している。
【００４３】
図５に示すように、ＰＤＰ装置１の駆動においては、１フィールドをＸ個のサブフィールドＳＦ１〜ＳＦＸに分割し、サブフィールドＳＦ１〜ＳＦＸの各々の輝度相対比率が１：２：４：〜：２（Ｘ−１）となるように維持パルスＰｕｌ．６、Ｐｕｌ．７の数が設定されている。そして、各サブフィールドＳＦ１〜ＳＦＸでの点灯／非点灯を表示輝度のデータに従って制御することにより、Ｘ個のサブフィールドの組み合わせを以って２Ｘ階調が表示可能となっている。なお、本実施の形態では、サブフィールドＳＦ１〜ＳＦＸの各々ＳＦｉに対して、２（ｉ−１）の維持パルスを割り当てることとしているが、本発明はこれに限定を受けるものではない。
【００４４】
図５に示すように、サブフィールドＳＦ１〜ＳＦＸは、書き込み期間Ｔ２と維持期間Ｔ３とを有するとともに、全セル初期化期間Ｔ１あるいは選択初期化期間Ｔ４の何れかを有している。全セル初期化期間Ｔ１と選択初期化期間Ｔ４と、および書き込み期間Ｔ２、維持期間Ｔ３の各期間について説明する。
３−１．全セル初期化期間Ｔ１
全セル初期化期間Ｔ１では、パネル部１０の全ての放電セルにおいて一斉に初期化放電を生じさせ、それ以前のサブフィールドＳＦでの壁電荷の履歴を消去し、且つ、この後に続く書き込み期間Ｔ２での書き込み動作に必要となる壁電荷の分布状態を形成するという動作を行う。図５に示すように、全セル初期化期間Ｔ１では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して、緩やかな上りランプ波形部分（Ｖｑ（Ｖ）→Ｖｒ（Ｖ）の正の傾斜を有する部分）と緩やかな下りランプ波形部分（Ｖｇ（Ｖ）→Ｖａ（Ｖ）の負の傾斜を有する部分）とが組み合わされた初期化パルスＰｕｌ．１が印加される。この初期化パルスＰｕｌ．１の上りランプ波形部分を含む期間を前半部Ｔ１１と規定し、下りランプ波形部分を含む期間を後半部Ｔ１２と規定する。
【００４５】
全セル初期化期間Ｔ１の前半部Ｔ１１では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して、振幅Ｖｘ（Ｖ）を有する正極性の矩形波パルスＰｕｌ．３が印加される。そして、前半部Ｔ１１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位は０（Ｖ）に維持されている。
後半部Ｔ１２では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して、振幅Ｖｈ（Ｖ）を有する正極性の矩形波パルスＰｕｌ．２が印加される。そして、後半部Ｔ１２においては、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位は０（Ｖ）に維持される。
【００４６】
以上のような各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの電圧印加により、全セル初期化期間Ｔ１では、前半部Ｔ１１において、スキャン電極Ｓｃｎを陽極としサスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陰極とする微弱な１回目の初期化放電を生じさせ、後半部Ｔ１２において、スキャン電極Ｓｃｎを陰極としサスティン電極Ｓｕｓおよびデータ電極Ｄａｔを陽極とする２回目の微弱な初期化放電を生じさせる。このような２回の初期化放電により、全セル初期化期間Ｔ１では、上記壁電荷の履歴消去および壁電荷分布状態の調整がなされるとともに、放電遅れを小さくして書き込み期間Ｔ２での書き込み放電を安定化させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させる働きも有する。
【００４７】
３−２．選択初期化期間Ｔ４
一方、本実施の形態では、サブフィールドＳＦ２に選択初期化期間Ｔ４を適用しているが、この選択初期化期間Ｔ４では、直前のサブフィールドＳＦにおいて維持放電が生じた放電セルに対して選択的に初期化放電を生じさせる。
図５に示すように、選択初期化期間Ｔ４では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｈ（Ｖ）に維持するとともに、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０（Ｖ）に維持した状態とする。そして、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対しては、電位Ｖｑ（Ｖ）から電位Ｖａ（Ｖ）へと緩やかに下降する下りランプ波形の電圧を印加する。
【００４８】
選択初期化期間Ｔ４では、上記初期化動作により、直前のサブフィールドＳＦで維持放電が生じた放電セルに対して選択的に微弱な初期化放電を発生させることができる。この初期化放電によりスキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの上、即ち、前面パネル１１における保護層１１４表面の壁電荷が減衰され、データ電極Ｄａｔの上、即ち、蛍光体層１２４表面の壁電荷も書き込み動作に適した値へと調整される。
【００４９】
３−３．書き込み期間Ｔ２
書き込み期間Ｔ２では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を一旦Ｖｓ（Ｖ）に保持する。次に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の内、１行目に表示すべき放電セルのデータ電極Ｄａｔ（ｉ）に振幅Ｖｗ（Ｖ）の書き込みパルスＰｕｌ．５を印加するとともに、１行目のスキャン電極Ｓｃｎ（１）に振幅Ｖｂ（Ｖ）の負極性の書き込みパルスＰｕｌ．４を印加する。このとき、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との交差部分での電圧は、外部印加電圧（Ｖｗ−Ｖｂ）にデータ電極Ｄａｔ（ｉ）上の壁電荷およびスキャン電極Ｓｃｎ（１）上の壁電荷が加算されたものとなり、放電開始電圧を超える。
【００５０】
上記のような書き込み放電によって、選択された放電セルにおいては、データ電極Ｄａｔ（ｉ）とスキャン電極Ｓｃｎ（１）との間、およびスキャン電極Ｓｃｎ（１）とサスティン電極Ｓｕｓ（１）との間に書き込み放電を生じ、スキャン電極Ｓｃｎ（１）上に正の壁電荷、サスティン電極Ｓｕｓ（１）上に負の壁電荷、データ電極Ｄａｔ（ｉ）上に負の壁電荷が形成される。以上のようにして、１行目に表示すべき放電セルにおいて、書き込み放電により各電極Ｓｃｎ（１）、Ｓｕｓ（１）、Ｄａｔ（ｉ）上に壁電荷の形成を行う書き込み動作が実行される。
【００５１】
一方、書き込みパルスＰｕｌ．５を印加しなかったデータ電極Ｄａｔとスキャン電極Ｓｃｎ（１）との交差部分における電圧は、放電開始電圧を超えないので、書き込み放電を生じない。書き込み期間Ｔ２では、上記一連の書き込み動作をｎ行目の放電セルに至るまで順次実行し、終了する。
３−４．維持期間Ｔ３
維持期間Ｔ３では、先ずサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０（Ｖ）に戻し、スキャン電極Ｓｃｎ（１）〜（ｎ）に対して振幅Ｖｍ（Ｖ）の維持パルスＰｕｌ．６を印加する。このとき、書き込み放電を生じた放電セルにおいて、スキャン電極Ｓｃｎ（ｊ）上とサスティン電極Ｓｕｓ（ｊ）との間には、維持パルスＰｕｌ．６の振幅Ｖｍ（Ｖ）にスキャン電極Ｓｃｎ（ｊ）上およびサスティン電極Ｓｕｓ（ｊ）上の壁電荷の大きさとが加算されたものとなり、放電開始電圧を超える。そして、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間で維持放電が生じ、スキャン電極Ｓｃｎ（ｊ）上に負の壁電荷、サスティン電極Ｓｕｓ（ｊ）上に正の壁電荷が各々蓄積される。このとき、当該放電セルにおいては、データ電極Ｄａｔ上にも正の壁電荷が蓄積される。
【００５２】
書き込み期間Ｔ２において書き込み放電を生じなかった放電セルでは、維持パルスＰｕｌ．６が印加されても維持放電を生じない。このため、この放電セルでは、初期化期間Ｔ１、Ｔ４終了時点での壁電荷状態が維持される。
続いて、スキャン電極Ｓｃｎ（１）〜（ｎ）の電位を０（Ｖ）に戻し、代ってサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対して振幅Ｖｍ（Ｖ）の維持パルスＰｕｌ．７を印加する。この印加によって、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じた放電セルでは、スキャン電極Ｓｃｎ（ｊ）とサスティン電極Ｓｕｓ（ｊ）との間での電圧が放電開始電圧を超え、維持放電を生じる。なお、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．６によって維持放電を生じなかった放電セルでは、当該サブフィールドＳＦで維持放電を生じない。
【００５３】
維持期間Ｔ３では、上記スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）へのパルスＰｕｌ．６の印加と、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）へのパルスＰｕｌ．７の印加とを交互に繰り返すことで、維持放電が継続的に発生する。そして、この維持放電の発生回数を以って各サブフィールドＳＦ１〜ＳＦＸの輝度重み付けがなされている。
なお、維持期間Ｔ３の最後には、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間に、所謂、細幅パルスを印加する。この細幅パルスの印加によって、データ電極Ｄａｔ（ｉ）上における正の壁電荷を維持したまま、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）上およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）上の壁電荷が消去される。
４．全セル初期化期間Ｔ１での各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧波形の詳細
本実施の形態に係るＰＤＰ装置１の駆動方法の中で最も特徴となる全セル初期化期間Ｔ１について、図６を用いて詳しく説明する。
【００５４】
図６に示すように、全セル初期化期間Ｔ１の前半部Ｔ１１では、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を０（Ｖ）に維持した状態で、スキャン電極ＳＣＮ（１）〜ＳＣＮ（ｎ）に上りランプ波形電圧を印加するとともに、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に正極性の矩形波パルスＰｕｌ．３を印加するのであるが、本実施の形態に係る駆動方法では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への矩形波パルスＰｕｌ．３の印加開始タイミングに特徴を有している。
【００５５】
先ず、前半部Ｔ１１の開始タイミングｔ０において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位が０（Ｖ）からＶｘ（Ｖ）へと急激に上昇する立ち上げ部分Ｐ３１が設定される。その後に一定の時間をあけたタイミングｔ１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位が０（Ｖ）からＶｑ（Ｖ）へと急激に上昇する立ち上げ部分Ｐ１１が設定される。そして、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して印加されるパルスＰｕｌ．１は、タイミングｔ１からタイミングｔ３までの間で、電位Ｖｑ（Ｖ）から電位Ｖｒ（Ｖ）へと緩やかに上昇する上りランプ波形部分Ｐ１２が設定されている。
【００５６】
放電開始電圧が通常の領域、即ち、パネル面内のバラツキや長期の駆動などによって放電開始電圧の低下が生じた部分を除く領域や、高解像度化によるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧の上昇がない場合などでは、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して上りランプ波形電圧Ｐ１２が印加されている途中のタイミングｔ２で１回目の初期化放電Ｄｉｓ．１が発生し始め、タイミングｔ３まで続く。ここで、前半部Ｔ１１で発生する１回目の初期化放電Ｄｉｓ．１は、上述のように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極としサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする微弱な放電である。
【００５７】
一方、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させた場合などにおいては、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に上りランプ波形電圧Ｐ１２を印加する途中であって、上記タイミングｔ２よりも先行するタイミングｔ７から１回目の初期化放電Ｄｉｓ．４が発生する。なお、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して印加されるパルスＰｕｌ．３は、前半部Ｔ１１の間、電位Ｖｘ（Ｖ）に維持される維持部分Ｐ３２を有し設定されている。
【００５８】
スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に印加のパルスＰｕｌ．１は、タイミングｔ３からタイミングｔ４に至るまでの間に電位Ｖｒ（Ｖ）で維持する維持部分Ｐ１３を有し、後半部Ｔ１２の開始と同時に、電位Ｖｒ（Ｖ）から電位Ｖｇ（Ｖ）まで急激に下降する下降部分Ｐ１４を有する。そして、後半部Ｔ１２の開始時点、即ち、タイミングｔ４では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位がＶｘ（Ｖ）から０（Ｖ）へと急激にされ（下降部分Ｐ３３）、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位が０（Ｖ）からＶｈ（Ｖ）へと急激に上昇される（上昇部分Ｐ２１）。なお、全セル初期化期間Ｔ１にサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に印加されるパルスＰｕｌ．２は、書き込み期間Ｔ２に至るまで電位Ｖｈ（Ｖ）が維持される（維持部分Ｐ２２）。
【００５９】
次に、後半部Ｔ１２では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に印加のパルスＰｕｌ．１は、タイミングｔ４からタイミングｔ６に至るまでの間に電位Ｖｇ（Ｖ）から電位Ｖａ（Ｖ）に緩やかに下降する下りランプ波形部分Ｐ１５が設定されている。そして、放電開始電圧が通常の場合には、下りランプ波形部分Ｐ１５の途中、即ち、タイミングｔ５から２回目の初期化放電Ｄｉｓ．２が開始される。２回目の初期化放電Ｄｉｓ．２は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶａ（Ｖ）に到達し、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位が０（Ｖ）に戻される上昇部分Ｐ１６が実行されるタイミングｔ６で終了する。ここで、２回目の初期化放電Ｄｉｓ．２は、上述のように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陰極としサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陽極とする微弱な放電である。
【００６０】
一方、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させた場合などにおいては、前半部Ｔ１１での１回目の初期化放電Ｄｉｓ．４と同様に、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に下りランプ波形電圧Ｐ１５を印加する途中であって、上記タイミングｔ５よりも先行するタイミングｔ８から２回目の初期化放電Ｄｉｓ．５が発生する。
５．ＰＤＰ装置１およびその駆動方法が有する優位性
本実施の形態に係るＰＤＰ装置１およびその駆動方法が有する優位性について、図２の駆動方法（改良従来技術における駆動方法）との比較で説明する。
【００６１】
上述のように、図２に示す改良従来技術に係る駆動方法では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に電圧Ｖｑ（Ｖ）が印加された後に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に電圧Ｖｘ（Ｖ）が印加されているので、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させた場合などにおいては、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に印加された電圧Ｖｘ（Ｖ）によって、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間で放電が生じてしまう。
【００６２】
このとき、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｑ（Ｖ）になっているため、上記データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間で発生した放電がトリガーとなってスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）にも広がり、放電セルにおける強放電へと成長してしまう。
即ち、改良従来技術では、パネル部において放電開始電圧にバラツキを有さない場合には、全セル初期化期間での偶発的な強放電の発生するのに効果を有するものの、パネル面内でのバラツキや長期の駆動などによって面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させた場合などには、その領域においてデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧Ｖｘ（Ｖ）が強放電を誘発させてしまう結果となる。
【００６３】
これに対して、本実施の形態に係るＰＤＰ装置１の駆動方法では、図６に示すように、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）へのパルスＰｕｌ．３をタイミングｔ０、即ち、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｑ（Ｖ）へと上昇させるタイミングｔ１に対して先行した時間的関係を以って実施する。このため、図６に示す本実施の形態に係る駆動方法では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して電圧Ｖｘ（Ｖ）を印加し、これによって放電Ｄｉｓ．３を生じるタイミングｔ０においてはスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間に電位差は存在しない。よって、この方法では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）とサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間で生じた放電Ｄｉｓ．３がトリガーとなってスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の側に放電が広がることがない。
【００６４】
また、本実施の形態に係る駆動方法では、全セル初期化期間Ｔ１の前半部Ｔ１１でデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に正極性のパルスＰｕｌ．３を印加しているので、上記改良従来技術と同様に、安定した初期化放電を生じさせることができる。
以上のように、本実施の形態に係るＰＤＰ装置１およびその駆動方法では、面内に放電開始電圧の低い領域が生じた場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させた場合などにおいても、全セル初期化期間Ｔ１で不所望の強放電が発生することはなく、高い画質性能が確保される。
【００６５】
なお、本実施の形態に係るＰＤＰ装置１の駆動方法では、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して印加するパルスＰｕｌ．３、Ｐｕｌ．５の各振幅Ｖｘ（Ｖ）、Ｖｗ（Ｖ）については、必ずしも同一値とする必要はないが、電源数およびこれに係る回路構成などの簡易性を確保するという観点から同じ電圧値とすることが望ましい。
６．全セル初期化期間Ｔ１において、表示駆動部２０が実行するステップ
以下では、全セル初期化期間Ｔ１において、表示駆動部２０がパネル部１０に対して実行する駆動制御処理について、図７および図８を用いて説明する。
【００６６】
先ず、図４では図示を省略したが、タイミング発生部２４には、図６の各タイミングｔ０〜ｔ８の各間の差分よりも短い間隔の細幅クロックパルスを刻むクロックパルス部ＣＬＫと、クロックパルスＣＬＫで刻まれたクロックパルスを積算カウントするカウンタ部とを有する。
図７に示すように、全セル初期化期間Ｔ１の駆動制御では、カウンタ部のカウンタ値ＣＴがリセットされる（ステップＳ１）。同時に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位をＶｘ（Ｖ）にセットする（ステップＳ２）。
【００６７】
次に、カウンタ部がカウンタ値ＣＴの積算を開始し（ステップＳ３）、カウンタ値ＣＴ＝ａに到達するまでこの状態を続ける（ステップＳ４：Ｎ）。そして、カウンタ値ＣＴ＝ａとなった時点（図６のタイミングｔ１に相当。）でスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｑ（Ｖ）にセットする（ステップＳ５）。
図８に示すように、カウンタ値ＣＴ＝ａとなったタイミングｔ１を以ってスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を０（Ｖ）からＶｑ（Ｖ）へと立ち上げる。
【００６８】
図７に戻って、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｑ（Ｖ）となったタイミングｔ１から、正の傾き（（Ｖｒ−Ｖｑ）／（ｔ３−ｔ１））で電圧を上昇させていく（ステップＳ６）。この部分の波形は、図８に示す電位Ｖｑ（Ｖ）から電位Ｖｒ（Ｖ）に至る傾斜部分である。そして、カウンタ値ＣＴ＝ｃとなったタイミングｔ３で（ステップＳ９：Ｙ）、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｒ（Ｖ）からＶｇ（Ｖ）へと下降させる（ステップＳ１０）。また、これと同時あるいは略同時に、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位をＶｈ（Ｖ）に上昇させ（ステップＳ１１）、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位を０（Ｖ）に下降させる（ステップＳ１２）。
【００６９】
次に、図７に示すように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位を負の傾き（（Ｖａ−Ｖｇ）／（ｔ６−ｔ４））で電圧を下降させていく（ステップＳ１３）。このスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の印加パルスＰｕｌ．１における下りランプ波形部分は、カウンタ値ＣＴ＝ｄになるまで続く（ステップＳ１４：Ｎ）。この部分を図８で説明すると、電位Ｖｇ（Ｖ）から電位Ｖａ（Ｖ）へと緩やかに下降する部分に相当する。
【００７０】
カウンタ値ＣＴ＝ｄになったタイミングｔ６（ステップＳ１４：Ｙ）で、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位をＶｓ（Ｖ）にセットし（ステップＳ１５）、カウンタ積算を終了して（ステップＳ１６）、全セル初期化期間Ｔ１の制御処理が終了する。
７．全セル初期化期間Ｔ１を備えるサブフィールドＳＦの設定
次に、本実施の形態に係る駆動方法において、１フィールド中におけるサブフィールドＳＦの設定について、図９を用いて説明する。図９は、ＰＤＰ装置１の駆動において、１フィールドでのサブフィールドの構成を模式的に示すサブフィールド構成図である。なお、図９では、１フィールドを１０のサブフィールドＳＦ１〜ＳＦ１０で構成するものとしている。
【００７１】
本実施の形態に係るＰＤＰ装置１の駆動においては、ＡＰＬ検出部２８により検出されたＡＰＬに関するデータに基づいて、サブフィールドＳＦの構成が規定されている。
ＰＤＰ装置１の駆動においては、１フィールド中に全セル初期化期間Ｔ１を備えるサブフィールドＳＦと、選択初期化期間Ｔ４を備えるサブフィールドＳＦとをともに含んでいる。そして、１フィールド中のどの部分に全セル初期化期間Ｔ１を有するサブフィールドＳＦを適用するかが、ＡＰＬデータに基づいて決定されている。
【００７２】
図９（ａ）は、ＡＰＬの値が０［％］〜１．５［％］の範囲にあるときに適用されるサブフィールドＳＦ１〜ＳＦ１０が設定される。具体的には、第１サブフィールドＳＦ１に全セル初期化期間Ｔ１を備えるサブフィールドが割り付けられている。そして、第２サブフィールドＳＦ２から第１０サブフィールドＳＦ１０には、選択初期化期間Ｔ４を備えるサブフィールドが割り付けられる。
【００７３】
同様にして、図９（ｂ）に示すように、ＡＰＬの値が１．５［％］〜５［％］の範囲にあるときには、第１サブフィールドＳＦ１に加えて、第４サブフィールドＳＦ４に対して全セル初期化期間Ｔ１を備えるサブフィールドが適用される。また、図９（ｃ）に示すように、ＡＰＬの値が５［％］〜１０［％］のときには、図９（ｂ）の場合に比べて、第１０サブフィールドＳＦ１０が加えて全セル初期化期間Ｔ１を有するサブフィールドに設定される。
【００７４】
図９（ｄ）に示すように、ＡＰＬの値が１０［％］〜１５［％］のときには、第１、第４、第８、第１０サブフィールドＳＦ１、ＳＦ４、ＳＦ８、ＳＦ１０が全セル初期化期間Ｔ１を有するサブフィールドに設定され、図９（ｅ）に示すように、ＡＰＬの値が１５［％］〜１００［％］のときには、第１、第４、第６、第８、第１０サブフィールドＳＦ１、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０が全セル初期化期間Ｔ１を有するサブフィールドに設定される。
【００７５】
以上のように、本実施の形態に係るＰＤＰ装置１の駆動方法では、ＡＰＬ検出部２８（図４を参照。）で検出されるＡＰＬの値に基づいて全セル初期化期間Ｔ１を有するサブフィールドＳＦの数が規定されている。ここで、ＡＰＬの値が高い場合には、黒表示領域が狭い画像であると考えられるが、本実施の形態に係る駆動方法では、このような状態において、全セル初期化期間Ｔ１を備えるサブフィールドＳＦの数を増加させているので、プライミングの像かを図ることが可能であって、放電の安定化を図ることができる。
【００７６】
一方、ＡＰＬの値が低い場合には、黒表示領域が広い画像であると考えられるが、このような状態に対しては、全セル初期化期間Ｔ１を備えるサブフィールドＳＦの数を減らしているので、高い黒表示品質を確保することができる。
従って、本実施の形態に係るＰＤＰ装置１の駆動方法では、高い輝度領域があってもＡＰＬの値が低ければ、黒表示領域の輝度が低く、コントラストの高い画像表示が可能となる。
【００７７】
また、本実施の形態に係る駆動方法では、全セル初期化期間Ｔ１において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への電圧印加開始タイミングｔ１に先行させてデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に電圧Ｖｘ（Ｖ）を印加しているので、上述のように、パネル面内のバラツキや長期の駆動によって部分的に放電開始電圧が低下した領域が存在することになる場合や、高解像度化によりデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧を上昇させる場合などでも、安定した初期化放電を生じさせることができる。
【００７８】
さらに、本実施の形態に係るＰＤＰ装置１では、パネル１０における蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの構成材料として、上記のような蛍光体材料を選択的に用いている。このように示す蛍光体材料の内、特に、各蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの構成中に、Ｙ２Ｏ３：Ｅｕ、Ｚｎ２ＳｉＯ４：Ｍｎ、ＣａＭｇＳｉ２Ｏ６：Ｅｕなどの”パネルの駆動に際して、負に帯電しやすい蛍光体材料を存在させる場合には、全セル初期化期間Ｔ１における誤放電（強放電）の発生がより顕著になることが確認されている。これに対し、本実施の形態に係る駆動方法を採用する場合には、蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂなどの構成中に上記”負に帯電しやすい蛍光体材料”を含む場合にも全セル初期化期間Ｔ１における誤放電の発生を効果的に抑制できる。
【００７９】
図９では、ＡＰＬの値に基づいて、全セル初期化期間Ｔ１を備えるサブフィールドＳＦの設定の仕方を５つのパターンに分ける例を示したが、本発明は、これに限定を受けるものではない。全セル初期化期間Ｔ１を備えるサブフィールドＳＦの設定のしかたについてのバリエーションを以下で紹介する。
（バリエーション１）
先ず、全セル初期化期間Ｔ１を備えるサブフィールドＳＦの設定を、ＡＰＬの値に基づいて４パターンとする例を、表１に示す。
【００８０】
【表１】
0005214238.tif 000002
【００８１】
表１に示すように、本バリエーションに係るサブフィールドＳＦの設定方法では、ＡＰＬの値により４パターンで、全セル初期化期間Ｔ１を備えるサブフィールドＳＦを設定している。具体的には、ＡＰＬの値が０〜１．５（％）のときには、第１サブフィールドＳＦ１だけを全セル初期化期間Ｔ１を有するサブフィールドに設定し、他のサブフィールドＳＦ２〜ＳＦ１０を選択初期化期間Ｔ４を備えるサブフィールドとしている。そして、ＡＰＬの値が１．５〜５（％）のときには、第１、第９サブフィールドＳＦ１、ＳＦ９の２つのサブフィールドに対してを全セル初期化期間Ｔ１を有するサブフィールドを設定し、ＡＰＬの値が５〜１０（％）のときには、第１、第４、第９サブフィールドＳＦ１、ＳＦ４、ＳＦ９の３つのサブフィールドに対してを全セル初期化期間Ｔ１を有するサブフィールドを設定する。そして、ＡＰＬの値が１０〜１００（％）のときには、第１、第４、第８、第１０サブフィールドＳＦ１、ＳＦ４、ＳＦ８、ＳＦ１０の４つのサブフィールドに対してを全セル初期化期間Ｔ１を有するサブフィールドを設する。
【００８２】
本バリエーションの設定方法で全セル初期化期間Ｔ１を備えるサブフィールドＳＦを割り付けることとしても、図９に示す方法と同様の効果を得ることができる。
（バリエーション２）
次に、全セル初期化期間Ｔ１を備えるサブフィールドＳＦの設定を、ＡＰＬの値に基づいて３パターンとする例を、表２に示す。
【００８３】
【表２】
0005214238.tif 000003
【００８４】
表２に示すように、本バリエーションに係る設定方法では、ＡＰＬの値が０〜１．５（％）のときには、第１サブフィールドＳＦ１だけを全セル初期化期間Ｔ１を有するサブフィールドを設定し、ＡＰＬの値が１．５〜５（％）のときには、第１、第４サブフィールドＳＦ１、ＳＦ４の２つのサブフィールドに対してを全セル初期化期間Ｔ１を有するサブフィールドを設定し、ＡＰＬの値が５〜１００（％）のときには、第１、第４、第６サブフィールドＳＦ１、ＳＦ４、ＳＦ６の３つのサブフィールドに対してを全セル初期化期間Ｔ１を有するサブフィールドを設定する。本バリエーションでは、フィールド内における先頭に近いサブフィールドＳＦに対して全セル初期化期間Ｔ１を備えるサブフィールドを割り付けるように制御している。
【００８５】
このように、フィールド内の先頭に近いサブフィールドＳＦに全セル初期化期間Ｔ１を備えるサブフィールドを割り付けることとすれば、次のような優位性を有することとなる。
例えば、維持放電回数が多く設定されたサブフィールドでは、その維持放電によって隣接する放電セルに対してクロストークを生じ易い。このため、影響を受ける隣接する放電セルにおいては、壁電荷の減少を生じてしまい、次のサブフィールドで書き込み放電を生じず、画質劣化を生じてしまうことがある。特に、低階調のサブフィールドにクロストークの影響が及んだ場合には、画質劣化の影響が大きい。
【００８６】
上記理由から、通常、ＰＤＰの駆動においては、各フィールドにおける先頭近くに配される低階調のサブフィールドに対して全セル初期化期間を設定する方法が採られており、直前のサブフィールドにおけるクロストークの影響を受けた場合にも、確実に放電セル内の壁電荷状態をリセットしている。このような事項を考慮するとき、表２に示すようなサブフィールドの割り付け方法を採用する場合には、クロストークによる書き込み不良を抑制することができ、確実に画質劣化を抑制することができる。
（実施の形態２）
実施の形態２に係るＰＤＰ装置の駆動方法について、図１０を用いて説明する。図１０は、本実施の形態に係るＰＤＰ装置の駆動方法の内、全セル初期化期間Ｔ５において各電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）、Ｓｕｓ（１）〜Ｓｕｓ（ｎ）、Ｄａｔ（１）〜Ｄａｔ（ｍ）に対して印加される電圧波形を示す波形図である。
【００８７】
本実施の形態に係るＰＤＰ装置については、上記ＰＤＰ装置１と同様の構成を有し、また、その駆動方法は、全セル初期化期間Ｔ５を除いて図５に示す実施の形態１に係る方法と同一であるので、その説明を省略する。以下では、駆動方法の中でも全セル初期化期間Ｔ５だけに絞って説明する。
図１０に示すように、本実施の形態に係る駆動方法では、全セル初期化期間Ｔ５におけるスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対する印加パルスＰｕｌ．１、およびサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対する印加パルスＰｕｌ．２の波形については、上記実施の形態１に係る駆動方法を同一である。本実施の形態に係る駆動方法で特徴となる部分は、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対するパルスＰｕｌ．８の波形およびその印加開始タイミングｔ１０にある。
【００８８】
データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対するパルスＰｕｌ．８は、その立ち上げ部分Ｐ８１の開始タイミングｔ１０がスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対するパルスＰｕｌ．１の立ち上げ部分Ｐ１１の開始タイミングと同時に設定されている。そして、パルスＰｕｌ．８における立ち上げ部分Ｐ８１は、正の傾き（Ｖｘ／（ｔ１２−ｔ１０））を有するランプ波形となっている。ここで、立ち上げ部分Ｐ８１における傾きについては、書き込み期間Ｔ２に印加されるパルスＰｕｌ．５の立ち上げ部分（図５を参照。）の傾きよりも小さく設定するものとする。
【００８９】
パルスＰｕｌ．８における維持部分Ｐ８２および立ち下がり部分Ｐ８３については、上記実施の形態と同様である。
パネル面内で放電開始電圧が低下したような領域が存在しないような場合には、本実施の形態に係る駆動方法では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）への印加パルスＰｕｌ．１の上りランプ波形部分Ｐ１２の途中のタイミングｔ１３から１回目の初期化放電Ｄｉｓ．１１が発生し、下りランプ波形部分Ｐ１５の途中のタイミングｔ１６から２回目の初期化放電Ｄｉｓ．１２が発生する。
【００９０】
一方、パネル面内のバラツキや長期の駆動などの要因により、面内に放電開始電圧が低下した領域が生じた場合には、全セル初期化期間Ｔ５の前半部Ｔ５１において、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）へのパルスＰｕｌ．８の印加により、立ち上げ部分Ｐ８１の途中のタイミングｔ１１でサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）との間に放電Ｄｉｓ．１３を生じることがある。ただし、この場合に生じる放電Ｄｉｓ．１３は、立ち上げ部分Ｐ８１が上記傾きを有するものであるので、強放電ではなく弱放電となる。そのため、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）とデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）との両方に対して、同時タイミングｔ１０でパルスＰｕｌ．１、Ｐｕｌ．８を印加開始しても、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）にまで波及するような放電をパルスＰｕｌ．８の印加により生じることはない。よって、本実施の形態に係る駆動方法では、放電開始電圧が低下した領域が発生し、その領域においてパルスＰｕｌ．８の印加によって放電Ｄｉｓ．１３が生じても、誤放電を生じることはなく２回の初期化放電Ｄｉｓ．１４、Ｄｉｓ．１５を生じさせることができる。
【００９１】
以上のことから、本実施の形態に係るＰＤＰ装置およびその駆動方法においても、上記実施の形態１に係るＰＤＰ装置１およびその駆動方法が有する優位性を同様に有するものである。また、本実施の形態においても、パルスＰｕｌ．８の振幅Ｖｘ（Ｖ）を書き込み期間Ｔ２におけるパルスＰｕｌ．５の振幅Ｖｍ（Ｖ）と同一値に設定すれば、上述のように、装置コストの低減に寄与する。
【００９２】
また、本実施の形態に係る駆動方法では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）の電位がＶｑ（Ｖ）に変化した後に、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位をＶｘ（Ｖ）とするので、電位変化によるリンギングによってデータドライバ２１の耐圧を余分に確保する必要がない。よって、本実施の形態に係るＰＤＰ装置では、上記実施の形態１に係るＰＤＰ装置１にも増して装置コストの低減を図ることが可能となる。
【００９３】
なお、本実施の形態についても、上記実施の形態１と同様に、全セル初期化期間Ｔ５を備えるサブフィールドＳＦの設定を、ＡＰＬ検出部２８が検出するＡＰＬの値に基づいて実行することとすることも可能である。
（その他の事項）
上記では、２つの実施の形態を以って本発明の構成および作用・効果について説明したが、本発明はこれに限定を受けるものではない。例えば、上記実施の形態では、タイミングｔ１０において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対するパルスＰｕｌ．１と、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に対するパルスＰｕｌ．８とを同時に印加開始することとしたが、必ずしも同時に行う必要はない。即ち、パルスＰｕｌ．８の立ち上げ部分Ｐ８１の傾きをそのままとし、上記実施の形態１に係る駆動方法のようにパルスＰｕｌ．１の印加開始タイミングｔ１よりも先行させてパルスＰｕｌ．８を印加することとしてもよい。
【００９４】
また、パルスＰｕｌ．８の印加開始タイミングをパルスＰｕｌ．１の印加開始タイミングに対して先行させるなどの場合には、立ち上げ部分Ｐ８１の傾きを、書き込み期間Ｔ２における印加パルスＰｕｌ．５の立ち上げ部分の傾きと同じか、あるいは大きくすることとしてもよい。この場合にも、上記実施の形態１のように、先行するタイミングでパルスＰｕｌ．８を印加し、これによって全セル初期化期間における誤放電の発生を効果的に抑制することが可能である。
【００９５】
全セル初期化期間Ｔ１、Ｔ５におけるパルスＰｕｌ．３、Ｐｕｌ．８の振幅Ｖｘ（Ｖ）と書き込み期間Ｔ２におけるパルスＰｕｌ．５の振幅Ｖｗ（Ｖ）とを必ずしも同一の値として設定する必要はない。
また、図４に示す装置構成の他に装置駆動時間をカウントする時間計測部を設け、この時間計測部で計測した時間データをタイミング発生部２４に出力する構成としてもよい。このような構成の場合には、時間計測部からの時間データに基づいてパルスＰｕｌ．３、Ｐｕｌ．８の振幅Ｖｘ（Ｖ）を制御することが可能となり、例えば、駆動時間が長期になるに従い振幅Ｖｘ（Ｖ）の値を大きくするようにすれば、初期化放電をより一層安定化させることが可能となる。ここで、駆動時間の定義としては、全点灯時間を想定したものであっても、電源をオンにしてからオフにするまでの時間を想定したもの、さらにはその両方を想定してきめ細かな制御を実行することができる。
【００９６】
また、上記実施の形態では、背面パネル１２におけるデータ電極Ｄａｔを用いて全セル初期化期間Ｔ１、Ｔ５を実行することとしたが、必ずしもパルスＰｕｌ．３、Ｐｕｌ．８の引火対象は、データ電極Ｄａｔに限定されるものではない。例えば、背面パネル１２にデータ電極Ｄａｔとは異なる第４の電極を設けておき、この電極に対してパルスＰｕｌ．３、Ｐｕｌ．８を印加することとしてもよい。これにより、全セル初期化期間Ｔ１、Ｔ５による壁電荷の分布状態の操作に対して、自由度をより高くすることができる。
【００９７】
また、上記実施の形態では、全セル初期化期間Ｔ１、Ｔ５の前半部Ｔ１１、Ｔ５１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧波形を、その振幅が駆動時間およびパネル温度の少なくとも一方に基づいて設定されることとしたが、次のような設定を行うことも可能である。
本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間Ｔ１、Ｔ５の前半部Ｔ１１、Ｔ５１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧波形を、その電位変化のタイミングが駆動時間およびパネル温度の少なくとも一方に基づいて設定される構成を採用することができる。また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間Ｔ１、Ｔ５の前半部Ｔ１１、Ｔ５１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧波形を、ＡＰＬに応じて、”Ｈｉｇｈ”とするタイミングが設定される構成を採用することもできる。また、本発明に係るＰＤＰ装置およびその駆動方法では、全セル初期化期間Ｔ１、Ｔ５の前半部Ｔ１１、Ｔ５１におけるデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）への印加電圧波形を、ＡＰＬに応じて、その振幅が設定されることとしてもよい。
【００９８】
また、本発明は、ＨＤ以上の解像度を有するプラズマディスプレイパネル装置およびその駆動方法に適用することができ、その場合には、上述のように、全セル初期化期間におけるデータ電極Ｄａｔの電位を”Ｈｉｇｈ”としたときの放電の発生を抑制できることから、低階調域でのチラツキを防止でき、効果的である。ここで、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）以上の解像度を有するパネルとは、例えば、次のようなものを指している。
【００９９】
・パネルサイズが３７インチの場合；１０２４×７２０（画素）のＨＤパネルよりも高解像度のパネル
・パネルサイズが４２インチの場合；１０２４×７６８（画素）のＨＤパネルよりも高解像度のパネル
・パネルサイズが５０インチの場合；１３６６×７６８（画素）のＨＤパネルよりも高解像度のパネル
また、ＨＤ以上の解像度を有するパネルには、フルＨＤパネル（１９２０×１０８０（画素））も含んでいる。
【０１００】
さらに、蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂの各々を構成する蛍光体材料としては、上記の材料以外にも、例えば、次に示すような各色蛍光体を用いることができる。
Ｒ蛍光体；（Ｙ、Ｇｄ）ＢＯ３：Ｅｕ
Ｇ蛍光体；（Ｙ、Ｇｄ）ＢＯ３：ＴｂとＺｎ２ＳｉＯ４：Ｍｎとの混合物
Ｂ蛍光体；ＢａＭｇ２Ａｌ１４Ｏ２４：Ｅｕ
【産業上の利用可能性】
【０１０１】
本発明は、テレビジョン及びコンピュータ用モニタなどの高精細で高品質が要求されるディスプレイデバイスに適用が可能である。
【図面の簡単な説明】
【０１０２】
【図１】従来技術に係るＰＤＰ装置の駆動において、全セル初期化期間に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。
【図２】従来技術の内、誤放電の発生を抑制しようとなされた技術に係るＰＤＰ装置の駆動において、全セル初期化期間に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す波形図である。
【図３】実施の形態１に係るＰＤＰ装置１の構成の内、パネル部１０の要部を抜き出して示す要部斜視図である。
【図４】ＰＤＰ装置１の概略構成を示すブロック図である。
【図５】ＰＤＰ装置１の駆動に際して、各期間Ｔ１〜Ｔ４に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対して印加される電圧波形を示す波形図である。
【図６】ＰＤＰ装置１の駆動において、全セル初期化期間Ｔ１に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。
【図７】ＰＤＰ装置１において、全セル初期化期間Ｔ１に表示駆動部２０が実行するステップＳ１〜Ｓ１６を示すフロー図である。
【図８】全セル初期化期間Ｔ１において、タイミング発生部２４が刻むカウンタ値と、各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔへの印加電圧波形との関係を示す模式図である。
【図９】ＰＤＰ装置１の駆動において、１フィールド内でのサブフィールドＳＦ１〜ＳＦ１０の構成を示すサブフィールド構成図である。
【図１０】実施の形態２に係るＰＤＰ装置の駆動において、全セル初期化期間Ｔ５に各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに印加される電圧波形を示す詳細波形図である。
【符号の説明】
【０１０３】
１．プラズマディスプレイパネル装置
１０．パネル部
１１．前面パネル
１２．背面パネル
２０．表示駆動部
２１．データドライバ
２２．スキャンドライバ
２３．サスティンドライバ
２４．タイミング発生部
２５．Ａ／Ｄ変換部
２６．走査数変換部
２７．サブフィールド変換部
２８．ＡＰＬ検出部
１１１．前面基板
１１２．表示電極対
１１３、１２２．誘電体層
１１４．保護層
１２１．背面基板
１２３．隔壁
１２４．蛍光体層
１１２１、１１２２、透明電極部
１１２３、１１２４．バス電極部
１２３１．隔壁主部
１２３２．隔壁副部
Ｓｃｎ．スキャン電極
Ｓｕｓ．サスティン電極
Ｄａｔ．データ電極  
【図１】
0005214238.tif 000004
【図２】
0005214238.tif 000005
【図３】
0005214238.tif 000006
【図４】
0005214238.tif 000007
【図５】
0005214238.tif 000008
【図６】
0005214238.tif 000009
【図７】
0005214238.tif 000010
【図８】
0005214238.tif 000011
【図９】
0005214238.tif 000012
【図１０】
0005214238.tif 000013