(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、
前記第１の不純物領域を部分的にエッチングする工程と、
前記エッチングにより前記第１の不純物領域が除去された前記半導体基板の表面に第２導電型の不純物を導入して前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、
前記第１及び第２の不純物領域を熱拡散することにより、前記半導体基板の中に第１導電型の不純物拡散領域を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の表面に絶縁膜を形成する工程と、
前記絶縁膜の中に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、
前記第１導電型の不純物が導入された絶縁膜を部分的にエッチング除去し前記半導体基板を露出する工程と、
前記工程で露出された半導体基板の表面に第２導電型の不純物を導入して、前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、
前記第１及び第２の不純物領域を熱拡散することにより、前記半導体基板の中に第１導電型の不純物拡散領域を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項３】
第１導電型の半導体基板を準備し、
前記半導体基板の表面に第２導電型の半導体層を形成する工程と、
前記半導体層の中に第１導電型の分離領域によって囲まれた島領域を形成する工程と、を備え、
前記分離領域を形成する工程は、前記半導体層の表面に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、前記分離領域を形成する工程は、前記第１の不純物領域を部分的にエッチングする工程と、前記エッチングにより前記第１の不純物領域が除去された前記半導体基板の表面に第２導電型の不純物を導入して前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、前記第１及び第２の不純物領域を熱拡散することにより、前記半導体基板の中に第１導電型の不純物拡散領域を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記分離領域によって囲まれた島領域の中に半導体素子を形成する工程と、を備えることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１導電型の不純物はボロンであり、前記第２導電型の不純物はリンであることを特徴とする請求項１、２、３、４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にウエル領域や半導体素子の分離領域を形成する技術に関する。
【背景技術】
【０００２】
従来より、半導体集積回路においては、半導体基板の中に不純物を導入し、その不純物を熱拡散することにより、ＭＯＳトランジスタが形成されるウエル領域や、バイポーラトランジスタ等の半導体素子を他の半導体素子から電気的に分離するための分離領域が形成されていた。この種の分離領域の形成については、特許文献１、２に記載されている。
【特許文献１】特開平９−９７８５２号公報
【特許文献２】特開平９−９７８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、半導体基板の中に導入された不純物を熱拡散すると、縦方向拡散（半導体基板の深さ方向）と共に、横方向拡散が生じるため、ウエル領域や分離領域の平面的なパターン面積が大きくなり、半導体集積回路の微細化が困難になるという問題があった。
【課題を解決するための手段】
【０００４】
本発明の主な特徴は以下の通りである。本発明の半導体装置の製造方法は、半導体基板の表面に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、前記第１の不純物領域を部分的にエッチングする工程と、前記エッチングにより前記第１の不純物領域が除去された前記半導体基板の表面に第２導電型の不純物を導入して前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、前記第１及び第２の不純物領域を熱拡散することにより、前記半導体基板の中に第１導電型の不純物拡散領域を形成する工程と、を備えることを特徴とする。
【０００５】
かかる構成によれば、第１及び第２の不純物領域を熱拡散する際に、第１導電型の不純物領域が第２導電型の不純物領域によってコンペンセートされることにより、第１導電型の不純物拡散領域の横方向拡散が抑制される。
【０００６】
これにより、半導体集積回路の微細化を実現することができる。また、「第１の不純物領域を部分的にエッチングする工程」を具備しているので、第１及び第２の不純物領域の不純物プロファイルを一定にすることができ、マスクずれが生じたとしても、熱拡散後の不純物拡散領域のプロファイルのばらつきを抑制することができる。
【０００７】
また、本発明の半導体装置の製造方法は、半導体基板の表面に絶縁膜を形成する工程と、前記絶縁膜の中に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、前記第１導電型の不純物が導入された絶縁膜を部分的にエッチング除去し前記半導体基板を露出する工程と、前記工程で露出された半導体基板の表面に第２導電型の不純物を導入して、前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、前記第１及び第２の不純物領域を熱拡散することにより、前記半導体基板の中に第１導電型の不純物拡散領域を形成する工程と、を備えることを特徴とする。
【０００８】
かかる構成によれば、第１及び第２の不純物領域を熱拡散する際に、第１導電型の不純物領域が第２導電型の不純物領域によってコンペンセートされることにより、第１導電型の不純物拡散領域の横方向拡散が抑制される。これにより、半導体集積回路の微細化を実現することができる。また、「第１導電型の不純物が導入された絶縁膜を部分的にエッチング除去し半導体基板を露出する工程」を具備しているので、第１及び第２の不純物領域の不純物プロファイルを一定にすることができ、熱拡散後の不純物拡散領域のプロファイルのばらつきを抑制することができる。
【発明の効果】
【００１１】
本発明によれば、半導体基板の中の不純物領域を熱拡散する際に、その横方向拡散が抑制されるので、半導体集積回路の微細化を実現することができる。また、製造方法上、コンペンセート用の不純物を導入する工程と、半導体基板や絶縁膜をエッチングする工程を追加するだけでよいので、低コストであるという利点も有している。
【発明を実施するための最良の形態】
【００１２】
［第１の実施形態］
本発明の第１の実施形態による半導体装置の製造方法について図１及び図２を参照して説明する。図１（Ａ）、図２（Ａ）は半導体装置の部分的な平面図、図１（Ｂ）、図２（Ｂ）は、それぞれ図１（Ａ）、図２（Ａ）のＸ−Ｘ線における断面図である。
【００１３】
まず、図１を参照して、Ｎ型の半導体基板１（例えば、シリコン単結晶基板）の表面に熱酸化法等により絶縁膜２（例えば、シリコン酸化膜）を形成する。この絶縁膜２上に、第１の開口部Ｋ１を有した第１のホトレジスト３を形成する。そして、第１のホトレジスト３をマスクとして、第１の開口部Ｋ１から絶縁膜２を通して、ボロン（Ｂ＋）を半導体基板１の表面にイオン注入してＰ型の不純物領域４を形成する。尚、図１（Ａ）において、第１のホトレジスト３の図示は省略されている。
【００１４】
次に、図２に示すように、第１のホトレジスト３を除去した後に、絶縁膜２上に第２のホトレジスト５を形成する。第２のホトレジスト５は、Ｐ型の不純物領域４の両側に、Ｐ型の不純物領域４と部分的にオーバーラップする領域に第２の開口部Ｋ２を有するように形成される。
【００１５】
そして、第２のホトレジスト５をマスクとして、絶縁膜２をエッチングし、更にその下の半導体基板１の表面をエッチングすることで、Ｐ型の不純物領域４を部分的にエッチング除去することが好ましい。そして、その第２のホトレジスト５をマスクとして、Ｐ型の不純物領域４が除去された半導体基板１の表面に、リン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域４に隣接したＮ型の不純物領域６を形成する。尚、図２（Ａ）において、第２のホトレジスト５の図示は省略されている。
【００１６】
このとき、第１のホトレジスト３の第１の開口部Ｋ１（ボロン注入領域）の幅Ｗ１が５μｍ、第２のホトレジスト５の第２の開口部Ｋ２（リン注入領域）の幅Ｗ２が２μｍであり、第２のホトレジスト５はＰ型の不純物領域４と０．５μｍだけオーバーラップしているとすると、Ｐ型の不純物領域４は両側を０．５μｍ除去されるので、その幅は４μｍになる。また、Ｎ型の不純物領域６の幅は２μｍになる。
【００１７】
その後、図３に示すように、第２のホトレジスト５を除去した後に、Ｐ型の不純物領域４及びＮ型の不純物領域６の熱拡散を行う。これにより、半導体基板１の中にＰ型の不純物拡散領域７が形成される。このとき、ボロン（Ｐ＋）がＮ型の不純物領域６のリン（Ｐ＋）によってコンペンセートされることによりＰ型の不純物拡散領域７の横方向拡散が抑制される。つまり、Ｐ型の不純物領域４の横方向に隣接してＮ型の不純物領域６が形成されているので、Ｐ型の不純物領域４のボロン（Ｐ＋）が横方向に拡散してもリン（Ｐ＋）によってある程度打ち消される。
【００１８】
また、上述のようにＰ型の不純物領域４を部分的にエッチングしてから、そのエッチングされた所にＮ型の不純物領域６を形成しているので、Ｐ型の不純物領域４とＮ型の不純物領域６は互いに接してセルフアラインで形成される。これにより、第２のホトレジスト５の形成時にマスクずれが生じて、第２のホトレジスト５が第１のホトレジスト３に対してある程度ずれたとしても、Ｐ型の不純物領域４とＮ型の不純物領域６の幅は変わらず、それらの不純物プロファイルを一定にすることができる。したがって、熱拡散後のＰ型の不純物拡散領域７のプロファイルのばらつきを抑制することができる。
【００１９】
また、Ｐ型不純物としてボロン（Ｂ＋）を用い、Ｎ型不純物としてリン（Ｐ＋）を用いたがこれは例示である。Ｐ型不純物とＮ型不純物であればコンペンセーションが起こるので、これ以外の不純物を用いても良い。
【００２０】
また、Ｐ型不純物としてボロン（Ｂ＋）、Ｎ型不純物としてリン（Ｐ＋）を用いることで熱拡散後のＰ型の不純物拡散領域７のプロファイルは、図３に示すように、Ｐ型の不純物拡散領域７の上部の幅は、その底部の幅より狭く形成されるという特徴が得られる。即ち、一般に、１１００℃以上において、ボロン（Ｂ＋）のシリコン中の拡散係数はリン（Ｐ＋）のシリコン中の拡散係数より大きいが、その差は１２５０℃においては更に大きくなる。
【００２１】
したがって、ボロン（Ｂ＋）はリン（Ｐ＋）より速く拡散するので、半導体基板１の深い所では、Ｐ型の不純物拡散領域７の幅は広くなる。一方、半導体基板１の浅い所では、リン（Ｐ＋）の拡散は遅いので、ボロン（Ｂ＋）はリン（Ｐ＋）によってコンペンセートされやすい。これにより、不純物拡散領域７の横方向拡散が抑制されるためにその幅は狭くなる。このような不純物拡散領域７の特徴的なプロファイルは、ウエル領域や分離領域の平面的なパターン面積を小さくする上で有効である。
【００２２】
［第２の実施形態］
本発明の第２の実施形態による半導体装置の製造方法について図４及び図５を参照して説明する。図４（Ａ）、図５（Ａ）は半導体装置の部分的な平面図、図４（Ｂ）、図５（Ｂ）は、それぞれ図４（Ａ）、図５（Ａ）のＹ−Ｙ線における断面図である。
【００２３】
第１の実施形態においては、ボロン（Ｂ＋）を半導体基板１の表面にイオン注入したが、本実施形態においては、ボロン（Ｂ＋）を絶縁膜２中にイオン注入し、絶縁膜２に注入されたボロン（Ｂ＋）を熱拡散により半導体基板１の中に拡散させるものである。
【００２４】
まず、図４を参照して、第１の実施形態と同様にして、絶縁膜２上に第１のホトレジスト３を形成し、第１のホトレジスト３の第１の開口部Ｋ１から絶縁膜２の中にボロン（Ｂ＋）をイオン注入し、Ｐ型の不純物領域４Ａを形成する。このとき、イオン注入の加速エネルギーは第１の実施形態に比して低く設定される。これは、ボロン（Ｂ＋）の分布のピークを絶縁膜２の中に位置させるためである。尚、図４（Ａ）において、第１のホトレジスト３の図示は省略されている。
【００２５】
次に、図５に示すように、第１のホトレジスト３を除去した後に、絶縁膜２上に第２のホトレジスト５を形成する。第２のホトレジスト５は、Ｐ型の不純物領域４Ａの両側に、Ｐ型の不純物領域４と部分的にオーバーラップする領域に第２の開口部Ｋ２を有するように形成される。
【００２６】
そして、第２のホトレジスト５をマスクとして、ボロン（Ｂ＋）が注入された絶縁膜２を部分的にエッチング除去し半導体基板１を露出することが好ましい。このとき、半導体基板１の表面をエッチングすることは必要ではない。半導体基板１の表面のボロン（Ｂ＋）の濃度は非常に低いからである。そして、第２のホトレジスト５をマスクとして、半導体基板１の表面にリン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域４Ａに隣接したＮ型の不純物領域６Ａを形成する。尚、図５（Ａ）において、第２のホトレジスト５の図示は省略されている。
【００２７】
その後、第２のホトレジスト５を除去した後に、Ｐ型の不純物領域４Ａ及びＮ型の不純物領域６Ａの熱拡散を行う。これにより、第１の実施形態と同様に、半導体基板１の中にＰ型の不純物拡散領域が形成されるが、ボロン（Ｂ＋）がＮ型の不純物領域６Ａのリン（Ｐ＋）によってコンペンセートされることにより、Ｐ型の不純物拡散領域の横方向拡散が抑制される点は第１の実施形態と同様である。尚、絶縁膜２（特に、シリコン酸化膜）中のボロン（Ｂ＋）の拡散を促進するために、前記熱拡散は水素雰囲気で行うことが好ましい。また、ボロン（Ｂ＋）の代わりに、絶縁膜２（特に、シリコン酸化膜）中の拡散係数が大きいガリウム（Ｇａ）を用いてもよい。
【００２８】
上述のようにボロン（Ｂ＋）が注入された絶縁膜２を部分的にエッチング除去すると、Ｐ型の不純物領域４とＮ型の不純物領域６は互いにセルフアラインで形成される。これにより、第２のホトレジスト５の形成時にマスクずれが生じて、第２のホトレジスト５が第１のホトレジスト３に対してある程度ずれたとしても、Ｐ型の不純物領域４ＡとＮ型の不純物領域６Ａの不純物プロファイルを一定にすることができ、熱拡散後のＰ型の不純物拡散領域のプロファイルのばらつきを抑制することができる。
【００２９】
［第３の実施形態］
本発明の第１及び第２の実施形態の製造方法によれば、不純物拡散領域の横方向拡散を抑制する効果が得られるので、一般にウエル領域や半導体素子の分離領域の形成などに適用することができるものである。そこで、以下では、本発明のバイポーラプロセスの分離領域の形成への適用例について説明する。
【００３０】
まず、図６（Ａ）に示すように、Ｐ型のシリコン単結晶基板１０（以下、基板１０という）を準備する。基板１０の表面を熱酸化してシリコン酸化膜１１を形成し、このシリコン酸化膜１１上にホトレジストを塗布、マスク露光、現像し、そのホトレジストパターンをマスクとしてシリコン酸化膜１１をエッチングすることにより、シリコン酸化膜１１に不純物注入用の開口部Ｋを形成する。
【００３１】
次に、図６（Ｂ）に示すように、前記ホトレジストパターンを除去後、シリコン酸化膜１１をマスクとして、その開口部Ｋから基板１０にアンチモン（Ｓｂ）を拡散する。
【００３２】
次に、図６（Ｃ）に示すように、シリコン酸化膜１１を除去した後に、基板１０の全面に気相成長法により膜厚１０μｍのＮ型のエピタキシャル層１２を形成する。この気相成長のときに、基板１０に拡散されたアンチモン（Ｓｂ）は、Ｎ型のエピタキシャル層１２中に上方拡散され、基板１０とエピタキシャル層１２との境界にＮ＋型の埋め込み層１３が形成される。
【００３３】
次に、分離領域の形成工程について図７を参照して説明する。まず、図７（Ａ）に示すように、エピタキシャル層１２の表面に熱酸化法により、２００ｎｍの膜厚を有するシリコン酸化膜１４を形成する。このシリコン酸化膜１４上に、第１の開口部Ｋ１（ボロン注入領域）を有した第１のホトレジスト１５を形成する。第１の開口部Ｋ１は基板１０の上面から見ると、Ｎ＋型の埋め込み層１３の外側をリング状に囲むように形成する。第１の開口部Ｋ１（ボロン注入領域）の幅は５μｍである。
【００３４】
そして、第１のホトレジスト１５をマスクとして、第１の開口部Ｋ１からシリコン酸化膜１４を通して、ボロン（Ｂ＋）をエピタキシャル層１２の表面にイオン注入してＰ型の不純物領域１６を形成する。このとき、ボロン（Ｂ＋）の濃度のピークはエピタキシャル層１２の表面に位置することが好ましい。そのイオン注入条件は、例えば、加速エネルギー８０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００３５】
次に、図７（Ｂ）に示すように、第１のホトレジスト１５を除去した後に、シリコン酸化膜１４上に第２のホトレジスト１７を形成する。第２のホトレジスト１７は、Ｐ型の不純物領域１６の両側に、Ｐ型の不純物領域１６と部分的にオーバーラップする領域に第２の開口部Ｋ２（リン注入領域）を有するように形成される。第２の開口部Ｋ２はＰ型の不純物領域１６を両側からリング状に囲むように形成される。
【００３６】
そして、第２のホトレジスト１７をマスクとして、シリコン酸化膜１４をエッチングする。更に、その下のエピタキシャル層１２の表面をエッチングすることで、Ｐ型の不純物領域１６を部分的にエッチング除去することが好ましい。このエッチングにより、エピタキシャル層１２の表面にＰ型の不純物領域１６に隣接して凹部１８が形成される。
【００３７】
そして、第２のホトレジスト１７をマスクとして、Ｐ型の不純物領域１６が除去されたエピタキシャル層１２の表面にリン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域１６に隣接したＮ型の不純物領域１９を形成する。このとき、第２の開口部Ｋ２（リン注入領域）の幅は両側とも２μｍである。また、そのイオン注入条件は、例えば、加速エネルギー１１０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００３８】
ここで、第２の開口部Ｋ２（リン注入領域）がＰ型の不純物領域１６と０．５μｍだけオーバーラップしているとすると、Ｐ型の不純物領域１６の幅は４μｍあり、その両側のＮ型の不純物領域１９の幅は２μｍになる。
【００３９】
その後、図７（Ｃ）に示すように、第２のホトレジスト１７を除去した後に、Ｐ型の不純物領域１６及びＮ型の不純物領域１９の熱拡散を行う。熱拡散の条件は、１２５０℃の温度下で２時間である。これにより、エピタキシャル層１２の中にＰ型の分離領域２０が形成されるが、このときボロン（Ｂ＋）がＮ型の不純物領域１９のリン（Ｐ＋）によってコンペンセートされることにより、Ｐ型の分離領域２０の横方向拡散が抑制される。図９に示すように、分離領域２０は平面的にみるとリング状に形成され、この分離領域２０によって囲まれたエピタキシャル層１２の領域が１つの島領域２１を形成することになる。半導体集積回路においては、このような島領域２１が複数形成される。尚、図７（Ｃ）は図９のＺ−Ｚ線における断面図になっている。
【００４０】
また、上述のようにＰ型の不純物領域１６を部分的にエッチングしてから、そのエッチングされた所にＮ型の不純物領域１９を形成しているので、Ｐ型の不純物領域１６とＮ型の不純物領域１９は互いに接してセルフアラインで形成される。これにより、第２のホトレジスト１７の形成時にマスクずれが生じて、第２のホトレジスト１７が第１のホトレジスト１５に対してある程度ずれたとしても、Ｐ型の不純物領域１６とＮ型の不純物領域１９の不純物プロファイルを一定にすることができ、熱拡散後のＰ型の分離領域２０のプロファイルのばらつきを抑制することができる。
【００４１】
また、不純物として、ボロン（Ｂ＋）、リン（Ｐ＋）を用いることで、熱拡散後の分離領域２０のプロファイルは、図７（Ｃ）に示すように、分離領域２０の上部の幅は、その底部の幅より狭く形成されるという特徴が得られる。その理由は前述の通りである。
【００４２】
次に、島領域２１の中にバイポーラトランジスタを形成する工程について図８を参照して説明する。図８（Ａ）に示すように、島領域２１のエピタキシャル層１２の表面に、イオン注入と熱拡散によりＰ＋型のベース層２２を形成する。次に、図８（Ｂ）に示すように、ベース層２２の表面にＮ＋型のエミッタ層２３をイオン注入により形成し、ベース層２２と隣接したエピタキシャル層１２の表面に同時にイオン注入によりＮ＋型のコレクタ層２４を形成する。
【００４３】
次に、図８（Ｃ）に示すように、シリコン酸化膜１４上の全面にＣＶＤ法によりシリコン酸化膜からなる層間絶縁膜２５を形成する。その後、Ｎ＋型のエミッタ層２３、Ｐ＋型のベース層２２、Ｎ＋型のコレクタ層２４上のシリコン酸化膜１４及び層間絶縁膜２５を選択的にエッチングしてそれぞれコンタクトホールを形成する。そして、対応するコンタクトホールを通して、Ｎ＋型のエミッタ層２３、Ｐ＋型のベース層２２、Ｎ＋型のコレクタ層２４にそれぞれ電気的に接続された、エミッタ電極２６、ベース電極２７及びコレクタ電極２８を形成する。これにより、ＮＰＮ型のバイポーラトランジスタが島領域２１の中に形成される。
【００４４】
尚、分離領域２０の形成工程において、ボロン（Ｂ＋）をエピタキシャル１２の表面にイオン注入したが、第２の実施形態のように、ボロン（Ｂ＋）をシリコン酸化膜１４中にイオン注入し、シリコン酸化膜１４に注入されたボロン（Ｂ＋）を熱拡散によりエピタキシャル１２の中に拡散させるようにしても良い。
【００４５】
このように、本実施形態の半導体装置及びその製造方法によれば、分離領域２０の横方向拡散が抑制されるので、分離領域２０を含めた半導体素子のパターン面積が小さくなり、半導体集積回路の微細化を実現することができる。
【００４６】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、絶縁膜２の膜厚、シリコン酸化膜１４の膜厚、第１の開口部Ｋ１の幅、第２の開口部Ｋ２の幅、イオン注入条件、熱拡散の条件等は適宜変更することができる。また、島領域２１には、ＮＰＮ型のバイポーラトランジスタに限らず、その他の半導体素子を形成することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態による半導体装置の製造方法を示す図である。
【図２】本発明の第１の実施形態による半導体装置の製造方法を示す図である。
【図３】本発明の第１の実施形態による半導体装置の製造方法を示す断面図である。
【図４】本発明の第２の実施形態による半導体装置の製造方法を示す図である。
【図５】本発明の第２の実施形態による半導体装置の製造方法を示す図である。
【図６】本発明の第３の実施形態による半導体装置の製造方法を示す断面図である。
【図７】本発明の第３の実施形態による半導体装置の製造方法を示す断面図である。
【図８】本発明の第３の実施形態による半導体装置の製造方法を示す断面図である。
【図９】本発明の第３の実施形態による半導体装置の製造方法を示す平面図である。
【符号の説明】
【００４８】
１  半導体基板        ２  絶縁膜        ３  第１のホトレジスト
４，４Ａ  Ｐ型の不純物領域        ５  第２のホトレジスト
６，６Ａ  Ｎ型の不純物領域        ７  Ｐ型の不純物拡散領域
１０  シリコン単結晶基板        １１，１４  シリコン酸化膜
１２  エピタキシャル層          １３  埋め込み層
１５  第１のホトレジスト        １６  Ｐ型の不純物領域
１７  第２のホトレジスト        １８  凹部
１９  Ｎ型の不純物領域          ２０  分離領域
２１  島領域            ２２  ベース層          ２３  エミッタ層
２４  コレクタ層        ２５  層間絶縁膜        ２６  エミッタ電極
２７  ベース電極        ２８  コレクタ電極
Ｋ  開口部          Ｋ１  第１の開口部        Ｋ２  第２の開口部
【図１】
0005238940.tif 000002
【図２】
0005238940.tif 000003
【図３】
0005238940.tif 000004
【図４】
0005238940.tif 000005
【図５】
0005238940.tif 000006
【図６】
0005238940.tif 000007
【図７】
0005238940.tif 000008
【図８】
0005238940.tif 000009
【図９】
0005238940.tif 000010