(57)【特許請求の範囲】
【請求項１】
情報処理用デジタル集積回路チップ内における多層配線構造、あるいはチップを搭載した実装系内における多層配線構造であって、
ブロック共重合法により合成される、イミド結合を有する有機高分子を基本材料として、さらにジアゾナフトキノン系感光剤を添加して、調製されたポジ型感光性ポリイミドによって、フォトリソグラフィによりビア穴が形成された絶縁層と、
前記絶縁層を介して積層され、デュアルストリップ線路の信号線を形成する配線層と、
前記絶縁層を介して前記配線層の上側及び下側に形成されたグランド層と、
前記グランド層と同層に形成され、前記グランド層と絶縁されると共に、前記デュアルストリップ線路の各信号線に接続される複数の電極と、
前記上下のグランド層が接続されて形成されるシールド壁と、を備え、
前記絶縁層には、前記デュアルストリップ線路から前記電極を引き出すための前記ビア穴と、前記シールド壁を形成するための溝パターンの前記ビア穴とが形成され、
前記デュアルストリップ線路から前記電極を引き出すための前記ビア穴に形成されたビアによって、前記電極が前記デュアルストリップ線路の信号線に接続され、
前記シールド壁を形成するための溝パターンの前記ビア穴に形成されたビアによって、前記上下のグランド層が接続されてシールド壁が形成され、かつ前記シールド壁は、前記デュアルストリップ線路を挟むように基板端に配置されていることを特徴とする多層配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速情報処理用デジタル集積回路チップ内およびそのチップを搭載するためのパッケージ，モジュール，ボードなどの実装系内における多層配線の作製方法に関し、特に感光性有機膜を絶縁層として、金属を配線層として用いたことを特徴とする多層微細配線構造に関する。
【背景技術】
【０００２】
従来、集積回路チップ内およびチップを搭載するためのパッケージ，モジュール，ボードなどの実装系内における多層配線は、チップ内では、酸化シリコン膜，窒化シリコン膜を絶縁層として、銅，アルミニウム，金などを金属配線層としたものが用いられており、また、実装系内では、エポキシ，ポリイミド，液晶ポリマー，テフロン（登録商標）などの有機膜を絶縁層として、銅，銀，金などを金属配線層としたものが一般に用いられている。これらの多層配線における信号線路のインピーダンスは、チップ内では、伝送線路として設計されないため、特に一定値に制御されてはおらず、また、実装系内では、５０ｏｈｍ，２８ｏｈｍ，１４ｏｈｍなど一定値に設計されるのが通常であった。なお、電気的には線路のインピーダンスを低くするほど、クロストークなどの線路間の相互作用が少なくなることが知られている。
【０００３】
しかし、そのような多層配線に対する高密度化の要求は、とどまるところがなく、配線の微細化については、チップ内で、０．１ミクロンのレベル、実装系内で、５０ミクロンのレベルに達しつつあり、今後も微細化の進展が強く望まれている。信号線路としての配線は、高速信号伝送の能力を十分に発揮するために特性インピーダンスについて、均一性と再現性の良い状態で実現する必要がある。もちろん、チップ内においても同様である。
【０００４】
インピーダンスを均一に制御して実現するための多層配線構造としては、ストリップライン、マイクロストリップライン、同軸ラインなどの伝送線路構造が考えられる。このような配線構造は、マイクロ波集積回路では、広く一般に用いられているが、デジタル集積回路では、超伝導集積回路など一部の例を除き、ほとんど用いられていなかった。
【０００５】
このような伝送線路構造においてインピーダンス値を一定に保つには、信号線の幅を一定に制御し、信号線とグランド層との間隔、つまり、絶縁層の厚さを一定に制御することで達成される。また、高密度化のため、インピーダンス値を変えずに、信号線の幅を小さくするには、絶縁層の厚さを薄くしたり、比誘電率の値を小さくしたりすることで実現できる。
【０００６】
マイクロ波集積回路の例は、集積度が低いため、多層配線および微細配線を用いる必要がない。超伝導集積回路の例は、絶縁層、配線層ともに真空プロセスであるスパッタリング法により作成されるため、多大なコストがかかり、多層化の実現には、不向きであった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の多層配線技術（デジタル集積回路用，マイクロ集積回路用およびチップ実装系用）では、本発明が目指すインピーダンス制御された高密度微細多層配線構造を実現できなかった。特許第２９８１８５５号公報に開示されている超伝導集積回路の例は、工程数が多く、複雑な作成プロセスとなることが問題であった。
【課題を解決するための手段】
【０００８】
上記の問題点を解決するために、本発明では、ミクロンからサブミクロンの高解像度を有する感光性ポリイミドを絶縁層として、銅，銀，金，アルミニウム，パラジウム，ニオブなどの金属を配線層として用いて、ストリップライン，マイクロストリップライン，同軸ラインなどの伝送線路構造を有する多層微細配線構造を実現するものである。ここで、ポリイミドとは、イミド結合を有する有機高分子を指している。
【０００９】
本発明の多層微細配線構造は、ストリップライン，マイクロストリップライン，同軸ラインなどの伝送線路構造を有するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。
【００１０】
本発明の多層微細配線構造は、ミクロンからサブミクロンレベルの高解像特性を有する感光性有機膜を絶縁層として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成され、スピン塗布により高解像度感光性有機材料を前工程において作製された電極，配線層により凹凸のある表面の上に塗布することにより高解像度感光性有機絶縁膜の表面が平坦化されて形成され、又、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現でき、大幅に工程が簡略化される。
【発明の効果】
【００１１】
本発明によれば、ミクロンからサブミクロンの高解像度感光性有機材料、特に感光性ポリイミドを絶縁層として、銀，金，アルミニウム，パラジウム，ニオブなどの電極材料を配線路として用いて、ストリップライン，マイクロストリップライン，同軸ラインなどの伝送線路構造を有する多層微細配線構造を実現するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。信号線を中間に、グランド層を上側及び下側に配置した微細配線構造を基本構造とすることにより、伝送線路のインピーダンスが設定しやすくなる。
【００１２】
また、高解像度感光性有機材料を絶縁層として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成され、スピン塗布により高解像度感光性有機材料を前工程において作製された電極，配線層により凹凸のある表面の上に塗布することにより高解像度感光性有機絶縁膜の表面が平坦化されて形成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、大幅に工程が簡略化される。
【発明を実施するための最良の形態】
【００１３】
本発明を図１〜図９の実施形態を参照して説明する。図１および図２は、本発明の多層微細配線構造を構成する基本配線層例を概念的に説明する図である。図１は、基本配線層を切り取った斜視図を示し、図２は、図１の断面ＡＡおよび断面ＢＢにおける積層断面構造を示している。図１，図２では、２本の線路が交差する際に線路が直交するように配置されるデュアルストリップ線路の微細配線例である。
【００１４】
図中、３，３Ａはグランド層、４，４Ａ，４Ｂ，４Ｃは高解像度感光性絶縁材料、例えば感光性ポリイミドの絶縁層、６，６Ａはビア、３’，３Ａ’は電極、７，７Ａは微細信号線を表す。微細構造の信号線７と信号線７Ａとは直交している。図１，図２の基本配線層の配線数以上の微細配線が必要な場合、高解像度感光性絶縁層を介して積層し、電極３’，３Ａに接続するビアを介して電極が引き出す構成にすることにより、多層微細配線構造が実現できる。
【００１５】
信号線７，７Ａはグランド層３，３Ａ間に配置されるので、信号線のインピーダンスダンスが設定しやすい。デュアルストリップ線路は、交差部のインピーダンスが線路のインピーダンスより低くなる問題点があるが、線路の殆どは、一定のインピーダンスになり、配線の引き回しの自由度が高いことから、シングルストリップ線路に比べて、非常に優れている。図３は、デュアルストリップ線路（同図（ａ））、シングルストリップ線路（（ｂ））及び同軸線路（（ｃ））の断面構造の比較を示している。なお、本明細書及び図面で同じ参照符号を付したものは同じものなので、説明はしない。
【００１６】
図４ないし図７の作製工程は、本発明の多層微細配線構造の作製方法における、図１の基本配線層と電極引き出しを作製する工程を示す。本発明の作製方法をこれらの作製工程のフロー図により説明する。
【００１７】
（Ｓ１）では、シリコン，石英，サファイア，ガリウムヒ素などのウエハ形状の平滑基板１を用意する。（Ｓ２）では、信号線，グランド層などの電極から引き出し電極を形成するためのレジストパターン２をリソグラフィ技術により形成し、スパッタリング法により、銅，銀，金，アルミニウム，パラジウム，ニオブなどの電極材料を平滑レジストパターン２に堆積して、グランド層３，電極３’を形成する。次に、リフトオフ法によりレジストパターン２を除去する。
【００１８】
（Ｓ３）では、例えばProceedings of SPIE Vol. 4345 (2001), pp.1073-1078に記載されているようなブロック共重合法により合成される、イミド結合を有する有機高分子（ポリイミド）を基本材料として、さらにジアゾナフトキノン系感光剤を添加して、調製される高解像度ポジ型感光性ポリイミドを用いて、スピン塗布により感光性ポリイミド膜４を形成する。この際、粘度を変えて、２，３回に分けて塗布することにより、上記（Ｓ２）で形成したレジストパターン２の除去による溝構造は埋められ、しかも感光性ポリイミド膜４の表面は平坦化することができる。次に、露光，現像ＥＤにより、電極３’から電極を引き出すためのビア（Ｖｉａ）を形成するビアホール５をポリイミド絶縁層４に形成する。
【００１９】
（Ｓ４）では、メッキ法によりビアホール５内に銅，銀，金，パラジウムなどの電極材料を充填して、ビア６を形成する。
【００２０】
（Ｓ５）では、リソグラフィ技術により第１配線７を形成するためのレジストパターン２Ａを形成し、スパッタリング法によりレジストパターン２Ａ上に銅、銀，金，アルミニウム，パラジウム，ニオブなどの電極材料を堆積（層７，７’）し、レジストパターン２Ａの溝内に配線層７を形成する。次に、リフトオフ法によりレジストパターン２Ａを除去する。
【００２１】
（Ｓ６）では、高解像度感光性ポリイミドを用いて、スピン塗布により感光性ポリイミド膜４Ａを形成する。このとき、粘度を変えて、２，３回に分けて塗布することにより、上記（Ｓ５）で形成された配線構造（配線層７）表面から所定厚さの感光性ポリイミド膜４Ａを形成し、しかも感光性ポリイミド膜４Ａの表面は平坦化された表面とすることができる。次に、露光・現像ＥＤにより、ポリイミド絶縁層４Ａにビアホール５Ａを形成する。
【００２２】
（Ｓ７）では、メッキ法によりビアホール５Ａ内に銅，銀，金、パラジウムなどの電極材料を充填し、ビア６Ａを形成する。
【００２３】
（Ｓ８）では、リソグラフィ技術により、第２配線７Ａを形成するためのレジストパターン２Ｂを形成し、スパッタリング法により銅，銀，金，アルミニウム，パラジウム，ニオブなどの電極材料をレジストパターン２Ｂ上に堆積し、溝内に配線層７Ａを形成する。
次に、リフトオフ法によりレジストパターン２Ｂを除去する。
【００２４】
（Ｓ９）では、高解像度感光性ポリイミドを用いて、スピン塗布により高解像度感光性ポリイミド膜４Ｂを形成する。この際、塗布に際しては、粘度を変えて、２，３回に分けて塗布することにより、上記（Ｓ８）で形成された配線構造を含む高解像度感光性ポリイミド膜４Ｂは平坦化される。次に、露光・現像ＥＤにより、高解像度感光性ポリイミド絶縁層４Ｂにビアホール５Ｂを形成する。
【００２５】
（Ｓ１０）では、メッキ法によりビアホール５Ｂ内に銅，銀，金，パラジウムなどの電極材料を充填し、ビア６Ｂを形成する。
【００２６】
（Ｓ１１）では、リソグラフィ技術により、ビア６Ｂから引き出し電極を形成するためのレジストパターン２Ｃを高解像度感光性ポリイミド層４Ｂ上に形成し、スパッタリング法により銅，銀，金，アルミニウム，パラジウム，ニオブなどを堆積し、グランド層３Ａ，電極３Ａ’を形成する。次に、リフトオフ法によりレジストパターン２Ｃ及びレジストパターン２Ｃを除去する。
【００２７】
（Ｓ１２）では、高解像度感光性ポリイミドを用いて、スピン塗布により高解像度感光性ポリイミド膜４Ｃを形成する。この際、粘度を変えて、２，３回に分けて塗布することにより、上記（Ｓ１１）で形成した溝構造を埋めて、しかも感光性ポリイミド膜４Ｃの表面は平坦化されたものとなる。次に、露光・現像ＥＤにより、電極３Ａ’に連通するバンプホール８を感光性ポリイミド層４Ｃに形成する。
【００２８】
（Ｓ１３）では、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填し、バンプ（Ｂｕｍｐ）９を形成する。続いて、基板１を研削により薄くし、ドライエッチングにより上記（Ｓ２）で作製したグランド層３を露出させる。
【００２９】
（Ｓ１４）では、高解像度感光性ポリイミドを用いて、グランド層上にスピン塗布により感光性ポリイミド膜４Ｄを形成する。このとき、粘度を変えて、２，３回に分けて塗布することにより、上記（Ｓ２）で形成した溝構造を埋めて、感光性ポリイミド層４Ｄの表面は平坦化されたものとなる。次に、露光・現像ＥＤにより、ポリイミド絶縁層４Ｄにバンプホール８Ａを形成する。
【００３０】
（Ｓ１５）では、メッキ法によりバンプホール８Ａ内に銅，銀，金，パラジウムなどの電極材料を充填して、電極３'に接続されるバンプ９Ａを作製する。
【００３１】
図８（ａ）は、ストリップ線路（図３（ｂ））を使用した他の基本配線層例の断面図を示す。
この断面図は、基板の端における層構造を示しており、下のグランド層３から上のグランド層３Ａまでビア６，６Ａ，６Ｂを順次接続して、更にこのような構造を横方向に広げて多数設けることで、シールド効果を持たせるようにしたものである。図８（ｂ）は、（ａ）の基板端のビアパターンを溝パターン１０にして、シールド壁を形成した例である。
【００３２】
図４ないし図７の作製工程は、図１の基本配線層を作製するものであるが、微細配線構造が多数必要なときは、図４〜図７の工程を繰り返して、基本配線層を積層する多層構造にすればよい。積層する場合は、（Ｓ１２）まで終了した時点で、（Ｓ４）にもどって再度（Ｓ１２）まで工程の手順を順次繰り返すことで、所定の積層数を有する多層微細配線構造を作製することができる。
【００３３】
なお、（Ｓ４），（Ｓ７），（Ｓ１０），（Ｓ１３），（Ｓ１５）で実施するメッキ法としては、必要に応じてＰｄ，Ｔｉ，ＴｉＮ，Ｎｂ，ＮｂＮなどのシード層をスパッタリング法あるいは真空蒸着法により堆積した後、無電解メッキ法と電解メッキ法を組み合わせて行う。
【００３４】
例えば、配線幅を２ミクロン、配線層の厚さを０．５ミクロン、感光性ポリイミド絶縁層の厚さを１ミクロン、感光性ポリイミド絶縁層の比誘電率を２．５と設計した場合において、線路のインピーダンスは、４８ｏｈｍ程度と予測される。
【００３５】
図９は、本発明の方法により作製した多層配線構造例を示す。図中、１１はＬＳＩチップ、１２は高密度インターポーザ１２を表す。複数のＬＳＩチップ１１は高密度に集積して実装され、高密度インターポーザ１２はＬＳＩチップ間を短い距離で多数チャンネルの電気的に接続した様子を示す（図９（ｂ）は，（ａ）のＣＣ断面を表す。）。この高密度インターポーザ１２内の配線構造に、本発明の基本配線層１３（図１）を積層した多層微細配線構造１４が用いられる。
【図面の簡単な説明】
【００３６】
【図１】本発明の多層微細配線構造例の基本層の斜視図を示す。
【図２】図１の基本層の断面ＡＡ，ＢＢにおける積層断面図を示す。
【図３】本発明の実施形態として、デュアルストリップ線路、ストリップ線路、同軸線路を形成している場合の多層微細配線構造の基本層断面図を示す。
【図４】本発明の実施形態として、多層微細配線構造の作製工程の最初の工程を示す工程フロー図を示す。
【図５】本発明の実施形態として、図４の作製工程に続く工程フロー図を示す。
【図６】本発明の実施形態として、図５の作製工程に続く工程フロー図を示す。
【図７】本発明の実施形態として、図６の作製工程に続く工程フロー図を示す。
【図８】本発明の多層微細配線構造における他の構造例の基本層を示す図である。
【図９】本発明の実施形態として、複数のＬＳＩチップを集積して実装するための高密度インターポーザを示す図である。
【符号の説明】
【００３７】
１          基板
２〜２Ｃ    レジストパターン
３，３Ａ    グランド層
４〜４Ｄ    感光性有機材料層
５〜５Ｂ    ビアホール
６〜６Ｂ    ビア
７，７Ａ    信号線
８，７Ａ    バンプホール
９，９Ａ    バンプ
１０        シールド壁
【図１】
0005252491.tif 000002
【図２】
0005252491.tif 000003
【図３】
0005252491.tif 000004
【図４】
0005252491.tif 000005
【図５】
0005252491.tif 000006
【図６】
0005252491.tif 000007
【図７】
0005252491.tif 000008
【図８】
0005252491.tif 000009
【図９】
0005252491.tif 000010