(57)【特許請求の範囲】
【請求項１】
先ダイシング法でウェーハを分割して形成したチップの素子形成面に、表面保護テープを貼り付けて保持する工程と、
前記チップの裏面に接着剤層を形成する工程と、
前記チップの素子形成面に、前記表面保護テープ越しにジグを押し当て、前記チップを表面保護テープから剥離しながら前記接着剤層を切断する工程と、
前記表面保護テープから剥離しながら前記接着剤層を切断したチップを、前記ジグを用いて前記接着剤層を介在して圧着することによりボンディングする工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記接着剤層を形成する工程は、前記チップの裏面へインクジェット法または印刷法により接着剤を塗布するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ボンディングする工程は、前記表面保護テープ越しにジグを押し当てる前に、カメラで認識して前記チップと前記チップを圧着する位置とのアライメントを調整する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ボンディングする工程は、前記接着剤が切断されたチップを、直接実装基板へ実装するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記ボンディングする工程は、前記接着剤が切断されたチップを、直接チップ上へ積層して実装するものであることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にスタック・パッケージ型の半導体装置を製造するための組立工程に関するものである。
【背景技術】
【０００２】
従来、１つのパッケージ内に複数個のチップを積層して実装することにより、大容量化や高機能化を実現するスタック・パッケージ型の半導体装置が知られている。このスタック・パッケージ型の半導体装置を製造する際には、ウェーハを５０μｍ程度まで薄厚化し、このウェーハの裏面にダイアタッチフィルムと呼ばれるフィルム状の接着剤を貼り付けた後、チップと接着剤をダイシングによって切断する工法が用いられている。
【０００３】
この製造方法においては、ウェーハを薄厚化した後に、しかも接着剤を貼り付けた状態でダイシングするので、ダイシング時に裏面チッピングが多発し、最悪の場合にはチップがクラックに至る。このため、厚さが５０μｍより薄いチップの作製が非常に困難となる。また、ダイアタッチフィルムのフィルム厚も２５μｍから１０μｍと薄厚となってきているが、現状では５μｍ厚以下のフィルム作製は困難であり、且つ薄厚になるとウェーハへの貼り付けが困難になってくる。
【０００４】
これらの問題を解決するために、先ダイシング法を用いて薄厚のチップを作製した後に、インクジェット法や印刷法等によりチップ裏面に液状の接着剤を塗布する方法が試みられている（例えば特許文献１参照）。この技術により、裏面チッピングを抑制して薄厚のチップの作製が可能になったが、チップとチップの間に液状の接着剤が充填されてしまう。このため、各チップを分離するためには接着剤層を切断する工程が必要になり、製造工程が複雑化する問題があった。
【特許文献１】特開２００４−１４９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、製造工程の複雑化を招くことなく薄厚のチップを積層して実装できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、先ダイシング法でウェーハを分割して形成したチップの素子形成面に、表面保護テープを貼り付けて保持する工程と、前記チップの裏面に接着剤層を形成する工程と、前記チップの素子形成面に、前記表面保護テープ越しにジグを押し当て、前記チップを表面保護テープから剥離しながら前記接着剤層を切断する工程と、前記表面保護テープから剥離しながら前記接着剤層を切断したチップを、前記ジグを用いて前記接着剤層を介在して圧着することによりボンディングする工程とを具備する。
【発明の効果】
【０００７】
本発明によれば、製造工程の複雑化を招くことなく薄厚のチップを積層して実装できる半導体装置の製造方法が得られる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。  
図１乃至図６はそれぞれ、本発明の実施形態に係る半導体装置の製造方法を示す工程図である。本実施形態においては、先ダイシング法でウェーハを分割して形成したチップの素子形成面に、表面保護テープを貼り付けて保持し、このチップの裏面に接着剤層を形成する。そして、上記チップの素子形成面に、表面保護テープ越しにジグを押し当て、チップを表面保護テープから剥離しながら接着剤層を切断し、表面保護テープから剥離しながら接着剤層を切断したチップを、ジグを用いて接着剤層を介在して圧着することによりボンディングするものである。
【０００９】
すなわち、まず周知の製造工程により、半導体ウェーハ１１の主表面に種々の半導体素子を集積して半導体集積回路を形成する。
【００１０】
次に、図１に示すように、上記半導体集積回路を形成した半導体ウェーハ１１の主表面（素子形成面）を、ダイヤモンドブレード１２等によりハーフカットダイシングして溝１３−１，１３−２，１３−３，…を形成する。これらの溝１３−１，１３−２，１３−３，…はダイシングラインまたはチップ分割ラインに沿って形成し、その深さは最終チップ厚より所定の深さ、例えば５μｍだけ深く形成する。溝１３−１，１３−２，１３−３，…の形成には、上述したダイヤモンドブレード１２のような機械的な方法に代えて、エッチングのような化学的な方法やレーザーのような光学的な方法を用いることもできる。
【００１１】
次に、図２に示すように、上記半導体ウェーハ１１の主表面（素子形成面）に粘着性の表面保護テープ（ＢＳＧテープ）１４を貼り付ける。引き続き、図３に示すように裏面を機械研削、すなわち研削用砥石１５等で研削して所望の厚さに仕上げる。この際、研削用砥石１５と半導体ウェーハ１１の両方を回転させながら研削する。研削面が溝１３−１，１３−２，１３−３，…の底部に達すると、半導体ウェーハ１１が個片化（分割）されて半導体チップ１１が形成される。個片化後も５μｍ程度更に研削を続けることで、ダイシング時にチップ１１の切断面の裏面側に発生したチッピングや細かなクラック等の傷を除去できる。この裏面研削工程は、上述した機械研削に加えてエッチングを組み合わせることもできる。
【００１２】
次に、研削面をプラズマエッチング、ウエットエッチング、ドライポリッシュ、ガスエッチング、ＣＭＰあるいはバフがけ等によって鏡面加工する。この工程は必須ではないが、半導体チップの完成時の厚さが１００μｍより薄い場合や、チップの曲げ強度を向上させたい場合には施すのが好ましい。これによって、個片化された半導体ウェーハ１１（半導体チップ１１）は最終チップ厚となり、主表面側が表面保護テープ１４に貼り付けて保持された状態となる。
【００１３】
その後、図４（ａ）に示すように、上記個片化された半導体ウェーハ１１における鏡面加工した面に、インクヘッド１７からインクを噴射するインクジェット法やスピンコート法により接着剤層１６を形成する。図４（ｂ）に示すように、先ダイシング法で分割して形成したチップ１１は、表面保護テープに貼り付けられて保持された状態になっており、チップ１１間の距離ΔＤは２０〜３０μｍの間隔である。接着剤層１４は、これらのチップ１１間を跨ぐように形成されている。
【００１４】
上記接着剤層１６を形成する方式としては、上記以外にもジェットディスペンス方式、スプレー方式、霧状の塗布方式、スキージ方式、転写方式及び塗布方式等を用いることができる。特に、インクヘッド１７からインクを噴射するインクジェット方式や、ノズルを用いて接着剤を塗布するジェットディスペンス方式では、比較的容易に均一で薄い接着剤層１６を形成できる。
【００１５】
しかも、上記インクジェット方式やジェットディスペンス方式では、上記接着剤は選択的に塗布することが可能であり、良品チップのみに塗布し、不良品には塗らないようにしたり、ウェーハ１１の周辺部のチップとして機能しない部分を除いたりすることで無駄を省くことができる。また、チップの中央部を厚めにして周辺部は薄くすることで、チップ１１の反りに合わせて接着剤を塗布することもできる。更に、チップ１１の側面にも塗ることで水分の侵入を防ぐことができ、パッケージの材料に近い樹脂系の材料を用いることで密着性と耐湿性を向上することもできる。
【００１６】
次に、カメラで認識してチップ１１と、このチップ１１を圧着する実装基板（配線基板）１９または下段のチップ位置とのアライメントを調整する。その後、図５（ａ）に示すように、上記半導体ウェーハ１１の表面保護（ＢＳＧ）テープ１４側を上にして、この表面保護テープ１４越しに各チップ１１の主表面をジグ（ツール）１８で押し下げて、個別に実装基板（配線基板）１９やリードフレーム等に圧着して順次マウントする。この際、図５（ｂ）に示すように、チップ１１を表面保護テープ１４から剥離しながら接着剤層１６を引きちぎって切断する。表面保護テープ１４からチップ１１が剥離すると、チップ１１が支えのない状態になってダイボンディングの位置ズレが起こるので、チップ１１裏面の接着剤層１６で軽く固定した状態で、表面保護テープ１４を剥離するようにジグ１８の押し下げ量や速度、タイミング等を決定するのが好ましい。
【００１７】
上述したような、チップ１１の表面保護テープ１４からの剥離とマウントの同時動作を繰り返し、実装基板１９上に一段目のチップ１１−１を接着剤層１６−１でマウントした後、同様にして二段目のチップ１１−２を、図６に示すように表面保護テープ１４越しに各チップ１１をツールで押し下げて直接チップ１１上に圧着して接着剤層１６−２で順次マウントする。三段目以降のチップも同様にしてチップ上に圧着して順次マウントする。そして、樹脂等のパッケージに封止する。
【００１８】
上述したように、本発明の実施形態に係る半導体装置の製造方法は、半導体組立工程において、表面保護テープに保持され裏面に接着剤層が形成されたチップを、ジグを表面保護テープ１４越しにチップ１１の主表面に押し当てることにより、チップを表面保護テープ１４から剥離しながら接着剤層１６を切断し、接着剤層を介在して圧着することによりボンディングする。
【００１９】
更に、本発明の望ましい実施の態様としては、次のものがあげられる。
【００２０】
（ａ）接着剤の塗布はインクジェット法により実施する。
【００２１】
（ｂ）接着剤の塗布は印刷法により実施する。
【００２２】
（ｃ）接着剤がチップ側面に完全に埋まった状態のチップを用いる。
【００２３】
（ｄ）接着剤がチップ側面の一部が完全に埋まった状態のチップを用いる。
【００２４】
（ｅ）接着剤がチップ間には埋まらず、チップ同士が橋状に繋がった状態のチップを用いる。
【００２５】
（ｆ）前記チップを表面保護テープから剥離しながら接着剤層を切断する工程の後に、接着剤層が切断されたチップを、直接実装基板へ実装する製造方法（スタック・パッケージの最下段チップに適用）。
【００２６】
（ｇ）前記チップを表面保護テープから剥離しながら接着剤層を切断する工程の後に、接着剤が切断されたチップを、直接チップへ実装する製造方法（スタック・パッケージの２層目以上の上層チップに適用）。
【００２７】
上記のような製造方法によれば、半導体ウェーハの個片化に先ダイシング法を用いるので、５０μｍ以下の薄いチップが容易に製造可能になる。
【００２８】
また、チップ裏面への接着剤塗布の方法が、フィルムから液状塗布に変更になるので１０μｍ以下の接着剤層厚の実現が容易になる。
【００２９】
更に、チップの側面に接着剤がついたチップの作製も可能になるので、チップ側面の電気的な絶縁も可能になる。
【００３０】
上述したように、半導体組立工程のスタック・パッケージ製造方法において、先ダイシング法で個片化後の薄厚のチップにインクジェット法や印刷法等の工法を用いて液状の接着剤を塗布した後に、その接着剤層をダイボンディング工程にて接着剤層の切断と実装基板や下段のチップへのダイボンディングを連続して行う。
【００３１】
これによって、製造工程の複雑化を招くことなく薄厚のチップを積層してマウントできる半導体装置の製造方法が得られる。
【００３２】
以上実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る半導体装置の製造方法を示すもので、第１の工程を示す断面図。
【図２】本発明の実施形態に係る半導体装置の製造方法を示すもので、第２の工程を示す断面図。
【図３】本発明の実施形態に係る半導体装置の製造方法を示すもので、第３の工程を示す断面図。
【図４】本発明の実施形態に係る半導体装置の製造方法を示すもので、（ａ）図は第４の工程を示す断面図、（ｂ）図は（ａ）図におけるチップ間の拡大断面図。
【図５】本発明の実施形態に係る半導体装置の製造方法を示すもので、（ａ）図は第５の工程を示す断面図、（ｂ）図は（ａ）図におけるチップ間の拡大断面図。
【図６】本発明の実施形態に係る半導体装置の製造方法を示すもので、第６の工程を示す断面図。
【符号の説明】
【００３４】
１１，１１−１，１１−２，１１−３…半導体ウェーハ、１２…ダイヤモンドブレード、１３−１，１３−２，１３−３…溝、１４…表面保護テープ（ＢＳＧテープ）、１５…研削用砥石、１６…接着剤層、１７…インクヘッド、１８…ジグ（ツール）、１９…実装基板（配線基板）。
【図１】
0005148298.tif 000002
【図２】
0005148298.tif 000003
【図３】
0005148298.tif 000004
【図４】
0005148298.tif 000005
【図５】
0005148298.tif 000006
【図６】
0005148298.tif 000007