(57)【特許請求の範囲】
【請求項１】
回路基板を構成する誘電体層と、
回路基板を構成し、前記誘電体層の上面に設けられ、コイル状に形成された第１インダクタおよびコイル状に形成された第２インダクタから成る配線パターンを有する配線層と、
前記回路基板の前記配線パターンの上面にて重畳する位置に設けられ、前記配線層における前記配線パターンの外縁を越えた位置に外縁をもち、前記配線パターンとボンディングワイヤにて電気的に接続されるＩＣチップから成る回路素子と、
回路基板を構成し、前記誘電体層の下方の面に設けられ、前記第１インダクタの中心部分の第１端部と前記第２インダクタの中心部分の第２端部とを結線するブリッジ線路の周囲に設けられ、前記配線層における配線パターンの外縁を越えた位置に外縁をもつ導体パターンであるグランド層と、
前記回路基板の前記回路素子を保護する封止樹脂とを有する第１導体層をさらに備えることを特徴とした回路装置。
【請求項２】
前記配線層を覆う保護層をさらに備え、前記回路素子は、前記保護層に対して、非導電性の接着層を介して設けられていることを特徴とした請求項１に記載の回路装置。
【請求項３】
前記誘電体層の他方の面において、前記誘電体層を介して前記配線パターンと対向する位置に設けられた別の回路素子をさらに備えることを特徴とした請求項１または２に記載の回路装置。
【請求項４】
前記誘電体層の他方の面に設けられ、コイル状に形成された配線パターンを有する別の配線層と、
前記別の配線層における前記配線パターンを重畳する位置に設けられ、前記別の配線層における前記配線パターンの外縁を越えた位置に外縁をもつ別の回路素子と、
をさらに備えることを特徴とした請求項１または２に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の配線層を有する回路基板にＩＣチップ（回路素子）などを搭載した回路装置に関するものである。
【背景技術】
【０００２】
携帯電話機に、通話機能以外の様々な付加機能を追加することが一般的になっている。携帯電話機を多機能化することで市場評価を獲得し、人気機種としての地位を確立することができる。特に近年では、ラジオを受信するＦＭチューナを搭載した携帯電話機の人気が高まり、各メーカとも、ＦＭチューナの小型化に注力している。
【０００３】
ＦＭチューナでは、発振回路に２つのスパイラル形状のコイルパターンが必要となる。従来では、ダイオード素子ではなく、バルク電位を制御可能なＭＯＳトランジスタを利用することで、最大発振周波数を向上させる高周波発振回路を提案するものがある（例えば、特許文献１参照）。また、複数のコイルパターンのそれぞれの周外部が誘電体を介して対向して構成したＬＣ回路を備えた回路基板を提案するものもある（例えば、特許文献２参照）。
【特許文献１】特開２００１−３３２９３１号公報
【特許文献２】特開２００４−８７５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
コイルパターンの周辺には電磁界が発生するため、その近傍に他の回路が存在する場合には、その動作性能に悪影響を与えることがある。
【０００５】
例えば、コイルパターンを備える回路装置が、ボードに実装されるとき、ボードの表面ないし表面近傍に形成された配線と電磁的に干渉して、回路装置の動作性能に変動が生じる。この場合には、ボードにおいて形成された配線も、回路装置におけるコイルパターンから電磁的な干渉を受けることになる。これにより、発振回路において発振周波数を固定することが困難となり、適切なチューニングに支障をきたす場合もある。この状況への対策として、例えば、コイルパターンの、ボードに実装される側の面を導電層（グランド）で全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが知られている。
【０００６】
しかしながら、上記手法では、コイルパターンを備える回路装置を実装するボードへの電磁界の漏洩は遮蔽できるものの、ボードとは反対の面へのコイルパターンからの電磁界の漏洩を遮蔽することはできない。このため、電子機器に組み込まれたときの実装状態によっては、近接して配置される別のボードに形成された配線と電磁的に干渉して同様の不具合が生じることがある。したがって、コイルパターンを備える回路装置を実装するボードとは反対の面側にも、導電層（グランド）を全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが考えられる。
【０００７】
しかしながら、コイルパターンを備える回路装置の両側に全面導電層を形成することで工程数が増加するため、製造コストが上がる。さらに、導電層を形成することで、配線層数が増加するため回路装置の全体の厚みが増し、小型化の要求に沿わないという問題もある。
【０００８】
本発明はこうした状況に鑑みてなされたものであり、その目的は、コイルパターンからの電磁界の発生を抑制し、一方で小型化の要求に即した回路装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある態様の回路装置は、誘電体層と、誘電体層の一方の面に設けられ、コイル状に形成された配線パターンを有する配線層と、配線パターンと重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ回路素子と、を備える。なお配線パターンおよび回路素子の外縁は、積層方向に垂直な平面を基準に定められる。ここで、回路装置とは、たとえば、回路素子が設置された回路基板、パッケージ基板もしくはモジュール基板を意味し、回路素子とは、たとえば、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子を意味する。また回路素子には、Ａｌ２Ｏ３基板の上に受動回路素子を形成した受動素子でもよい。コイル状に形成された配線パターンとは、たとえばスパイラル状あるいはミアンダ状に配置され、配線幅と隣接配線間隔が一定など、規則的に配置された配線パターンをいう。
【００１０】
この態様によると、回路素子によって、配線パターンで発生する電磁界の漏洩を抑制できる。これは、大気（空気）と比べて高い誘電率の回路素子が、配線パターンに重畳して一方の面を覆うために、配線パターンからの電磁界が閉じ込められることによる。また、配線パターンを全面の導電層で覆うのではなく、回路素子で覆うことによって、配線層数を１層削減することができ、回路装置を薄型に形成することが可能となる。さらに、配線パターンと回路素子が積層構造（重畳構造）となるため、コイル状に形成された配線パターンと回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。
【００１１】
また別の態様によると、回路装置は、配線層を覆う保護層を備え、回路素子は、配線層を覆う保護層に対して、非導電性の接着層を介して設けられる。
【００１２】
誘電体層の他方の面において、誘電体層を介して配線パターンと対向する位置に設けられた別の回路素子をさらに備えてもよい。あるいは、誘電体層の他方の面に設けられ、コイル状に形成された配線パターンを有する別の配線層と、別の配線層における配線パターンを重畳する位置に設けられ、別の配線層における配線パターンの外縁を越えた位置に外縁をもつ別の回路素子と、をさらに備えてもよい。この場合、配線パターンの両方の面が回路素子によって挟まれるので、配線パターンからの電磁界の漏洩を両方の面において抑制できる。
【００１３】
さらに別の態様によると、回路装置は、誘電体層の他方の面に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ導体パターンを有する第１導体層をさらに備える。導体パターンは、導体層と記載されてもよい。回路装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。第１導体層、誘電体層、配線層、及び回路素子は積層構造となる。なお、導体パターンの外縁は、配線パターンおよび回路素子の外縁と同様、積層方向に垂直な平面を基準に定められる。この態様によると、回路素子によって、誘電体層の一方の面への、配線パターンで発生する電磁界の漏洩を抑制できるだけでなく、導体パターンによって、誘電体層の他方の面への、配線パターンで発生する電磁界の漏洩も遮蔽できる。
【００１４】
配線パターンは、スパイラル状に形成された第１配線パターンと、スパイラル状に形成された第２配線パターンであってもよい。誘電体層は、第１配線パターンおよび第２配線パターンのそれぞれに電気的に接続する第１ビアおよび第２ビアを有してもよい。第１導体層は、第１ビアおよび第２ビアを電気的に接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第１配線層における第１配線パターンおよび第２配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有してもよい。第１配線パターンの中心および第２配線パターンの中心を結ぶ方向を第１の方向とし、第１の方向と垂直な方向を第２の方向とした場合、第１配線パターンの外縁および第２配線パターンの外縁の第１の方向に沿った長さは、その外縁の第２の方向に沿った長さより短くてもよい。この場合、第１ビアおよび第２ビアの間の距離を短くすることができ、ブリッジ線路の長さを短くできるため、ブリッジ線路からの電磁界の漏洩を抑制できる。
【００１５】
さらに別の態様によると、回路装置は、回路素子を封止する封止樹脂をさらに備えてもよい。この態様によると、配線パターンからの電磁界が回路素子を通過したとしても、大気（空気）と比べて高い誘電率を有する封止樹脂が覆っているので、封止樹脂が存在しない場合に比べて、配線パターンから発生する電磁界の漏洩をさらに抑制できる。
【００１６】
さらに別の態様によると、回路素子は、配線パターンを重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ第１の回路素子と、任意の位置に外縁をもつ第２の回路素子とを重畳して構成されている。この態様によると、第１の回路素子が、配線層における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、第２の回路素子が、配線層における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、回路装置全体では、発生した電磁界が上方に漏れる量をより低減することが可能となる。
【００１７】
さらに上記態様では、第２の回路素子は、第１の回路素子を重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁を有し、且つ、第１の回路素子の外縁の内側に配置されていることが好ましい。このようにすることで、２つの回路素子が配線パターンに重畳して一方の面を全て覆うために、配線パターンからの電磁界が１つ目の回路素子を通過したとしても、２つ目の回路素子がさらに覆っているので、回路素子が１つの場合に比べて、配線パターンから発生する電磁界の漏洩をさらに効果的に抑制できる。
【００１８】
また、配線パターンと２つの回路素子が積層構造（重畳構造）となるため、コイル状に形成された配線パターンと２つの回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。
【００１９】
これらの結果、電磁的な干渉を受けずに、発振回路において発振周波数を固定することができ、実装使用時の状態に依らない性能の安定した回路装置を提供することができる。
【発明の効果】
【００２０】
本発明によれば、コイルパターンからの電磁界の漏洩を抑制し、小型化の要求に即した回路装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、誘電体層に対して、配線層および回路素子が存在する方向が上であると規定している。
【００２２】
（第１実施形態）
図１は、本発明の第１実施例にかかるＦＭチューナ装置の発振回路の回路図を示す。発振回路１０は、高周波発振用の第１ＭＯＳトランジスタ２０、第２ＭＯＳトランジスタ２２と、ＬＣ共振回路を構成する第１インダクタ１２および第１可変容量１６と、第２インダクタ１４および第２可変容量１８のＬＣ回路は、ブリッジ線路３０を介して直列に接続される。制御電圧入力端子４から印加する電圧を制御することで、第１可変容量１６および第２可変容量１８の容量を変化させる。これにより、出力端子６および出力端子８から出力される発振周波数を可変にできる。出力端子６に至るノードをノードＡ、制御電圧入力端子４に至るノードをノードＢ、出力端子８に至るノードをノードＣとする。
【００２３】
本第１実施例の発振回路１０において、第１インダクタ１２および第２インダクタ１４と、これらを接続するブリッジ線路３０は、ＩＣチップ（回路素子）を搭載する回路基板に作り込まれる。本第１実施例の回路基板は、複数の配線層を有して構成され、本明細書では、第１インダクタ１２および第２インダクタ１４が形成される層を「配線層」、ブリッジ線路３０および後述する導体パターン５０が形成される層を「第１導体層」と呼ぶ。配線層と第１導体層の間には、誘電体層が設けられる。なお、第１可変容量１６や第２可変容量１８などの他の構成は、ＩＣチップ（回路素子）にて形成されてもよい。ＩＣチップ（回路素子）および回路基板は、ＩＣパッケージ（回路装置）を構成する。
【００２４】
図２は、配線層と第１導体層の関係を概念的に示す図である。配線層１１０および第１導体層１２０は、回路基板１００に構成される。配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１インダクタ１２は、スパイラル状に形成された第１配線パターンとして構成され、同様に第２インダクタ１４もスパイラル状に形成された第２配線パターンとして構成される。第１配線パターンおよび第２配
線パターンは、ともに同一の特性を有して構成され、ここでは左右対称となるパターンをとる。したがって、第１配線パターンおよび第２配線パターンにおける配線の巻数、配線幅、また配線間の距離は等しく、インダクタ特性は同一である。
【００２５】
第１配線パターンの第１端部３２は、第１インダクタ１２の中心部に位置する。同様に、第２配線パターンの第２端部３４は、第２インダクタ１４の中心部に位置する。第１導体層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。既述したように、配線層１１０と第１導体層１２０との間には誘電体層（図示せず）が存在し、その誘電体層において、第１端部３２および第２端部３４が存在する位置にビアを形成することで、第１端部３２を、ブリッジ線路３０における第１接点３６に電気的に接続し、また第２端部３４を、ブリッジ線路３０における第２接点３８に電気的に接続する。
【００２６】
また第１導体層１２０において、導体パターン５０がブリッジ線路３０の周囲に設けられる。導体パターン５０は、第１インダクタ１２の第１配線パターンおよび第２インダクタ１４の第２配線パターンの外縁を越えた位置に外縁をもつ。なお、第１配線パターンおよび第２配線パターンの外縁とは、第１配線パターンと第２配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第１実施例において、導体パターン５０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。
【００２７】
図３は、第１インダクタ、第２インダクタ、及びブリッジ線路の関係を概念的に示す図である。回路基板１００において、ブリッジ線路３０が、第１インダクタ１２における第１端部３２と第２インダクタ１４における第２端部３４とを電気的に接続する。
【００２８】
図４は、第１実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３における回路基板１００のＡ−Ａ断面に相当する。ＩＣパッケージ（回路装置）１は、ＩＣチップ（回路素子）６０および回路基板１００を備える。ＩＣチップ６０は、回路基板１００に取り付けられる。回路基板１００上に非導電性のダイアタッチシート（接着層）６４が接着され、ダイアタッチシート６４上にＩＣチップ６０が固定される。ＩＣチップ６０は、封止樹脂６２により保護される。また、図示は省略したが、ＩＣチップ６０は、たとえば、ワイヤボンディングなどによって、配線層１１０との間で電気的に接続される。
【００２９】
回路装置１は、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８を有して構成される。配線層１１０には、第１インダクタ１２が形成されており、誘電体層１１５に設けられた第１ビア７０が、第１インダクタ１２の第１端部３２に電気的に接続している。第１ビア７０の他端は、ブリッジ線路３０の第１接点３６に電気的に接続している。
【００３０】
ＩＣチップ６０は、配線層１１０における第１インダクタ１２の配線パターンの外縁を越えた位置に外縁を有している。なお、第１配線パターンおよび第２配線パターンの外縁とは、第１配線パターンと第２配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第１実施例において、ＩＣチップ６０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２の第１配線パターンの上層には、ＩＣチップ６０が存在するように構成する。これにより、封止樹脂６２の誘電率約４と比べて高い誘電率を有するＩＣチップ６０が、第１インダクタ１２の配線パターンを覆うために、第１インダクタ１２からの電磁界の漏れをＩＣチップ６０において吸収し、閉じ込めることが可能となる。なお、ＩＣチップは、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子、あるいはＡｌ２Ｏ３基板の上に受動回路素子を形成した受動素子であり、ＩＣチップの大部分が基板材料で占めるため、ＩＣチップの誘電率は基板材料とほぼ同じ１２〜１３程度となる。
【００３１】
本第１実施例のＩＣパッケージ１においては、ＩＣチップ６０において電磁界の漏洩を抑制するため、第１インダクタ１２の配線パターンとＩＣチップ６０の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層数を１層削減することができるため、ＩＣパッケージ１の製造工程が容易になるとともに、ＩＣパッケージ１の薄型化を実現することが可能となる。また、第１インダクタ１２の配線パターンとＩＣチップ６０が積層構造となるため、第１インダクタ１２の配線パターンとＩＣチップ６０を平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型化することも可能となる。また、ＩＣチップ６０の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第１インダクタ１２からの電磁界の漏れを遮蔽することが可能となり、ＩＣチップ６０において、電磁界の漏洩がより効果的に抑制される。また、配線パターンと回路素子との間には、保護層と接着層のみとなり、配線パターンからの電磁界の漏洩が他の配線層に及ぼすことなく、回路素子によって、配線パターンからの電磁界の漏洩を効果的に遮蔽することができる。
【００３２】
第１導体層１２０において、ブリッジ線路３０と導体パターン５０とが形成される。導体パターン５０は、配線層１１０における第１インダクタ１２の配線パターンの外縁を越えた位置に外縁を有している。すなわち、第１インダクタ１２の第１配線パターンの下層には、導体パターン５０が存在するように構成する。これにより、第１インダクタ１２からの電磁界の漏れを導体パターン５０において遮蔽することが可能となる。本第１実施例の回路基板１００においては、導体パターン５０において電磁界の漏洩を抑制するため、第１導体層１２０の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層が２段構造ですむため、回路基板１００の製造工程が容易になるとともに、回路基板１００の薄型化を実現することが可能となる。ＦＭチューナ用のＩＣパッケージ１においては、第１インダクタ１２および第２インダクタ１４が大きな面積をもつため、発生する電磁界も広範囲に広がり、外部の影響を受けやすい。第１導体層１２０は、本来、ブリッジ線路３０を形成するための役割しか有していないが、第１インダクタ１２および第２インダクタ１４に対応する位置に導体パターン５０を形成して電磁界の影響を抑制することは、製造コスト的に非常にメリットが高い。
【００３３】
図５は、ＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。誘電体層１１５において、第１インダクタ１２における第１端部３２とブリッジ線路３０における第１接点３６とを電気的に接続する第１ビア７０が設けられ、また第２インダクタ１４における第２端部３４とブリッジ線路３０における第２接点３８とを電気的に接続する第２ビア７２が設けられる。これによりブリッジ線路３０は、第１インダクタ１２と第２インダクタ１４とを結線する。
【００３４】
ＩＣチップ６０を、第１インダクタ１２および第２インダクタ１４の配線パターンを包含するように大きく形成することで、第１インダクタ１２および第２インダクタ１４において発生する電磁界が保護層１１２から上方に漏れる量を低減できる。これにより、ＩＣパッケージ１をボードに取り付け、さらにそのボードを電子機器に組み込んだときであっても、電子機器において近接して配置される別のボードに形成された配線ないしは回路からの影響を抑制できるため、発振回路１０が安定して周波数を発振できる。
【００３５】
導体パターン５０を、第１インダクタ１２および第２インダクタ１４の配線パターンを包含するように大きく形成することで、第１インダクタ１２および第２インダクタ１４において発生する電磁界がコーティング層１１８から下方に漏れる量を低減できる。これにより、ＩＣパッケージ１をボードに取り付けたときであっても、ボードの配線ないしは回路からの影響を抑制できるため、発振回路１０が安定して周波数を発振できる。
【００３６】
本第１実施例の回路基板１００においては、ブリッジ線路３０が、導体パターン５０が周囲に設けられることでコプレナー線路として機能する。これにより、ブリッジ線路３０において発生する電磁界を、導体パターン５０に吸収させることができる。なお、コプレナー線路の特性インピーダンスは、第１インダクタ１２の特性インピーダンスよりも低く設定されるこ
とが好ましい。なお、既述したように、第１インダクタ１２および第２インダクタ１４は左右対称の同一構造を有して構成されている。コプレナー線路の特性インピーダンスを低くすることで、発振回路１０の安定動作を保障できる。
【００３７】
（第１実施形態の変形例）
第１実施形態の変形例として、図６に、図２に示した配線層と第１導体層の関係の別の例を示す。配線層１１０および第１導体層１２０は、回路基板１００に構成され、配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１端部３２と第１接点３６はビアで接続され、また第２端部３４と第２接点３８もビアで接続される。第１導体層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。
【００３８】
この変形例においては、第１導体層１２０において、ブリッジ線路３０における第３接点３９と、配線層１１０における接点３３とを接続するビアを形成する。これにより、制御電圧入力端子４に接続するノードＢを、配線層１１０上に構成することが可能となる。既述したように、第１インダクタ１２および第２インダクタ１４が左右対称構造に形成されるため、第３接点３９は、第１接点３６および第２接点３８の中点に形成され、また接点３３も、第１端部３２および第２端部３４の中点に形成されることが好ましい。
【００３９】
ノードＢに到達する線路を配線層１１０に配置することで、実装時にボード側に位置する第１導体層１２０にて露出する線路を減らすことができる。これにより、回路基板１００の外部に漏洩する電磁界を低減でき、また回路基板１００の外部から受ける電磁界の影響を低減できる。
【００４０】
図７は、図２に示した配線層と第１導体層の関係のさらに別の例を示す。この変形例の回路基板１００において、図２と異なる点は、２つである。１つは、第１インダクタ１２および第２インダクタ１４の外縁が、横方向が縦方向より短い方形形状である点である。横方向とは、図７において第１端部３２および第２端部３４を結ぶ方向である。縦方向は、横方向と垂直な方向である。第１インダクタ１２および第２インダクタ１４の外縁を、横方向が縦方向より短い方形形状とすることで、正方形形状の場合と比較して、第１ビア７０および第２ビア７２の間の距離を短くすることができ、ブリッジ線路３０の長さを短くできるため、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。また、第１端部３２および第２端部３４の位置を縦方向に動かすスペースができるため、第１端部３２および第２端部３４の縦方向の位置を調整することで、第１インダクタ１２および第２インダクタ１４のインダクタ値を調整することができる。異なる点のもうひとつは、第１端部３２および第２端部３４の位置が、第１インダクタ１２および第２インダクタ１４の中心位置より下方にある点である。この場合、ブリッジ線路３０のノードＢに至る長さを短くできるため、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。
【００４１】
図８は、図７に示した配線層と第１導体層の関係の別の例を示す。この変形例においては、図６の場合と同様に、制御電圧入力端子４に接続するノードＢを、配線層１１０上に構成しているので、実装時にボード側に位置する第１導体層１２０にて露出する線路を減らすことができる。これにより、回路基板１００の外部に漏洩する電磁界を低減でき、また回路基板１００の外部から受ける電磁界の影響を低減できる。
【００４２】
（第２実施形態）
図９は、第２実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。第１実施例と異なる箇所は、コイルパターンがスパイラル形状からミアンダ形状になったこと、第１導体層にて露出するブリッジ線路がなくなったことである。それ以外については、第１実施例と同様である。
【００４３】
第２実施例のＩＣパッケージ（回路装置）１Ａは、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０Ａ、誘電体層１１５、第１導体層１２０Ａ、コーティング層１１８を有して構成される。配線層１１０Ａには、ミアンダ形状の第３インダクタ１２Ａが形成されている。
【００４４】
ＩＣチップ６０は、配線層１１０Ａにおける第３インダクタ１２Ａの配線パターンの外縁を越えた位置に外縁を有している。すなわち、第３インダクタ１２Ａの第３配線パターンの上層には、ＩＣチップ６０が存在するように構成する。これにより、封止樹脂６２の誘電率約４と比べて高い誘電率を有するＩＣチップ６０が、第３インダクタ１２Ａの配線パターンを覆うために、第３インダクタ１２Ａからの電磁界の漏れをＩＣチップ６０において吸収し、閉じ込めることが可能となる。また第１実施例と同様に、第２実施例においても配線層数を１層削減することができるため、ＩＣパッケージ１Ａの製造工程が容易になるとともに、ＩＣパッケージ１Ａの薄型化を実現することが可能となる。また、第３インダクタ１２Ａの配線パターンとＩＣチップ６０が積層構造となるため、第３インダクタ１２Ａの配線パターンとＩＣチップ６０を平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型化することも可能となる。
【００４５】
第２実施例においては、導体パターン５０は、第３インダクタ１２Ａの第３配線パターンの外縁を越えた位置に外縁をもち、ミアンダ形状のコイルパターンは、ボードに実装される側の面が導体パターン５０で全面被覆されるため、コイルパターンからの電磁界の漏洩を遮蔽することができる。これにより、ＩＣパッケージ１Ａの外部に漏洩する電磁界を低減でき、また逆に外部から受ける電磁界の影響を低減できる。
【００４６】
図１０は、コイルパターン上にＩＣチップを搭載したときの電磁界漏洩のシミュレーション結果を示す図である。図１０（ａ）は、ＩＣチップ６０を搭載しない場合の電解分布を示し、図１０（ｂ）は、ＩＣチップ６０を搭載した場合の電解分布を示す。このシミュレーション結果により、ＩＣチップ６０を搭載した方が、電磁界の漏洩を遮蔽する効果が大きいことが分かる。
【００４７】
（第３実施形態）
図１１および図１２は、第３実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。図１１の断面構造は、図３におけるＡ−Ａ断面に相当し、図１２の断面構造は、図３におけるＢ−Ｂ断面に相当する。第１実施例と異なる箇所は、ＩＣチップ６０が、ＩＣチップ６０Ｂと、ＩＣチップ６０Ｂの外縁の内側に位置するＩＣチップ６０Ａの２つ回路素子から構成されるようになったことである。それ以外については、第１実施例と同様である。
【００４８】
第３実施例のＩＣパッケージ（回路装置）１Ｂは、上層から、封止樹脂６２、ＩＣチップ６０Ａ、ダイアタッチシート６４Ａ、ＩＣチップ６０Ｂ、ダイアタッチシート６４Ｂ、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８を有して構成される。尚、ＩＣチップ６０Ａは、ＩＣチップ６０Ｂ上に非導電性のダイアタッチシート（接着層）６４Ａが接着され、ダイアタッチシート６４Ａ上にＩＣチップ６０Ａが固定されている。また、ＩＣチップ６０ＡとＩＣチップ６０Ｂは、例えば、ワイヤボンディングなどの金属配線（図示せず）によって、配線層１１０との間または相互のＩＣチップ間で電気的に接続されている。
【００４９】
ＩＣチップ６０ＡおよびＩＣチップ６０Ｂの外周は、いずれも配線層１１０における第１インダクタ１２および第２インダクタ１４の配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２および第２インダクタ１４の配線パターンの上層には、ＩＣチップ６０ＡおよびＩＣチップ６０Ｂが存在するように構成される。これにより、第１インダクタ１２および第２インダクタ１４の配線パターンからの電磁界がＩＣチップ６０Ｂを通過したとしても、ＩＣチップ６０Ａがさらに配線パターンを覆っているので、ＩＣチップ６０Ｂのみの場合に比べ、配線パターンから発生する電磁界の漏洩をさらに効果的に低減できる。また、配線パターンと２つのＩＣチップ６０Ａ，６０Ｂが積層構造（重畳構造）となるため、第１インダクタ１２および第２インダクタ１４の配線パターンと２つのＩＣチップ６０Ａ，６０Ｂを平面的に見て異なる領域に配置していた場合に比べて、ＩＣパッケージ（回路装置）１Ｂの面積をさらに小型化することが可能となる。
【００５０】
なお、ＩＣチップ６０ＡおよびＩＣチップ６０Ｂは、ＩＣチップ６０と同様、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子、あるいはＡｌ２Ｏ３基板の上に受動回路素子を形成した受動素子であり、ＩＣチップの大部分が基板材料で占めるため、ＩＣチップの誘電率は基板材料とほぼ同じ１２〜１３程度となる。
【００５１】
（第４実施形態）
図１３は、第４実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。ＩＣパッケージ１は、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８、ダイアタッチシート１６４、ＩＣチップ１６０、ダイアタッチシート１６６、誘電体層２１５を有して構成される。第４実施例では、誘電体層１１５はインタポーザとして機能する。図１３において、封止樹脂６２からコーティング層１１８までの構成は、後述するように第１導体層１２０においてブリッジ線路の周囲の導体パターン５０がなくなった点を除いて、図５と同様である。以下、異なるところを中心に説明する。
【００５２】
誘電体層２１５上にダイアタッチシート１６６が接着される。ダイアタッチシート１６６上にＩＣチップ１６０が固定される。ＩＣチップ１６０上にさらにダイアタッチシート１６４が接着される。ダイアタッチシート１６４上に、上述のＩＣチップ６０からコーティング層１１８までの構成が接着される。また、図示は省略したが、ＩＣチップ６０およびＩＣチップ１６０は、たとえば、ワイヤボンディングなどによって、配線層１１０との間または相互のＩＣチップ間で電気的に接続される。また、誘電体層２１５は、誘電体層１１５と同様に、片面あるいは両面において配線層や導体層を有してしてもよいが、図１３ではそれらを省略している。
【００５３】
ＩＣチップ１６０は、配線層１１０における第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有している。したがって、本第４実施例において、ＩＣチップ１６０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２の第１配線パターンの下層には、ＩＣチップ１６０が存在するように構成する。これにより、第１インダクタ１２および第２インダクタ１４の配線パターンの下層は、ＩＣチップ１６０にて覆われる。また、既述のように、第１インダクタ１２および第２インダクタ１４の配線パターンの上層は、ＩＣチップ６０にて覆われる。
【００５４】
第４実施例のＩＣパッケージ１によれば、ＩＣチップ６０により第１インダクタ１２および第２インダクタ１４から上側への電磁界の漏れが抑制され、ＩＣチップ１６０により第１インダクタ１２および第２インダクタ１４から下側への電磁界の漏れを抑制される。したがって、第１インダクタ１２および第２インダクタ１４から下側への電磁界の漏れを抑制するための導体パターン５０を設ける必要がなくなり、ＩＣパッケージの製造工程が容易になる。また、第１インダクタ１２および第２インダクタ１４の配線パターンとＩＣチップ６０およびＩＣチップ１６０が積層構造となるため、それらを平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型にできる。また、ＩＣチップ６０およびＩＣチップ１６０の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第１インダクタ１２および第２インダクタ１４からの電磁界の漏れを遮蔽することが可能となり、ＩＣチップ６０およびＩＣチップ１６０において電磁界の漏洩がより効果的に抑制される。
【００５５】
（第５実施形態）
図１４は、第５実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。図１４において、図１３と異なるところは主に、コイルパターンがスパイラル形状からミアンダ形状になった点、２つのミアンダ形状のコイルパターンの一方が配線層１１０に設けられ、他方が第１導体層１２０に設けられている点である。以下、異なるところを中心に説明する。
【００５６】
配線層１１０には、ミアンダ形状のコイルパターンの第３インダクタ１２Ａが形成されている。第１導体層１２０には、ミアンダ形状のコイルパターンの第４インダクタ１４Ａが形成されている。図１３で述べたように、コイルパターンから下側への電磁界の漏れは、ＩＣチップ１６０により抑制されるため、第１導体層１２０において導体パターン５０を設ける必要がない。したがって、第１導体層１２０において第４インダクタ１４Ａを形成することができ、第３インダクタ１２Ａおよび第４インダクタ１４Ａの双方を配線層１１０に形成する場合と比較して、さらにＩＣパッケージの面積を小型にできる。
【００５７】
以上、本発明の各実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５８】
特に実施例１においては、ＦＭチューナ用のＩＣパッケージ（回路装置）１について説明したが、本発明のＩＣパッケージ１は、他の用途に利用してもよい。例えば、本発明の
ＩＣパッケージ１は、ＴＶチューナ用に利用することも可能であり、また無線タグに利用することも可能である。ＩＣパッケージ１を構成する回路基板１００上には、ＩＣチップだけでなく、受動部品などが搭載されていてもよい。実施例では２つの配線層を有する２層構造の回路基板１００について説明したが、回路基板１００は、３つ以上の配線層を有する積層構造を有して構成されることも可能である。また回路基板１００はパッケージＩＣの基礎となるだけでなく、モジュールやサブボードなどを構成してもよい。
【００５９】
実施例では、発振回路１０の高周波発振用のトランジスタとして、ＭＯＳトランジスタを使用する例を説明したが、発振回路１０の高周波発振用のトランジスタとしては、バイポーラトランジスタを使用することもできる。また、ブリッジ線路３０は、各図に示されるような第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９を結ぶ直線状の最短配線には限定されない。ブリッジ線路３０は、折れ線状あるいは曲線状の配線であってもよい。この場合、回路設計の自由度が増す。また、第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９の縦方向の位置は、各図に示したように一致する場合には限定されない。これらの縦方向の位置は、オフセットしてもよい（ずれていてもよい）。この場合、回路設計の自由度が増す。このことは、特に図７および図８のように第１インダクタ１２および第２インダクタ１４を長方形形状とした場合に顕著にいえる。
【００６０】
また、スパイラル状に形成された第１配線パターンおよび第２配線パターンは、各図に示されるような方形の形状に限定されない。これらの配線パターンは、円状、楕円状あるいは任意の多角形の形状であってもよい。この場合、回路設計の自由度が増す。また、回路基板１００には第１インダクタ１２および第２インダクタ１４の２つのコイルパターンが形成されている場合について説明したが、配線層１１０においては他の所定の配線パターンが形成されていてもよい。この場合であっても、誘電体層１１５には、所定の配線パターンが電気的に接続するビアが形成され、第１導体層１２０には、ビアに接続するブリッジ線路３０と、配線層１１０における配線パターンの外縁を越えた位置に外縁をもつ導体パターン５０が形成される。これにより、配線パターンから第１導体層１２０の下方に漏洩する電界量を低減できる。また、ブリッジ線路３０がコプレナー線路として機能することで、ブリッジ線路３０からの電磁界の漏洩量も低減することが可能となる。
【００６１】
また、実施例では、ＩＣチップ６０をワイヤボンディングなどによって配線層１１０と電気的に接続する場合を説明したが、ＩＣチップ６０と配線層１１０とを電気的に接続する方法はこれに限定されない。たとえば、ＩＣチップ６０を配線層１１０にフリップチップ実装してもよい。この場合、ＩＣパッケージ１の軽量化を図ることができる。また、ＩＣパッケージ１の設計の自由度が増す。
【００６２】
また、実施例３においては、ＩＣチップが２つとも配線層１１０における配線パターンの外縁を越えた位置に外縁を有している場合を説明したが、一方のＩＣチップが、配線層１１０における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、もう一方のＩＣチップが、配線層１１０における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、２つのＩＣチップを重畳して備える回路装置全体１Ｂでは、発生した電磁界が上方に漏れる量をより低減することが可能となる。また、実施例４において、ＩＣチップ１６０が、第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有する場合を説明したが、ＩＣチップ１６０が第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有していない場合であっても、電磁界が下方に漏れる量を低減できる。
【００６３】
さらに、実施例３においては、ＩＣチップ２つが重畳する場合について説明したが、ＩＣチップは３つ以上であっても、その中の少なくとも１つのＩＣチップが配線層１１０における配線パターンの外縁を越えた位置に外縁を有していればよい。
【００６４】
さらに、各実施例においては、コイルパターンを備える回路装置の両側（上側、下側）への電磁界の漏洩を同時に遮蔽もしくは抑制する場合について説明したが、コイルパターンを備える回路装置の上側にＩＣチップ６０を配置すれば、少なくとも上側への電磁界の漏洩を抑制することができる。さらに、各実施例においては、コイルパターンの全面を覆うようにＩＣチップ６０を配置した場合について説明したが、コイルパターンの一部を覆うようにＩＣチップ６０を配置した場合でも、少なくともＩＣチップ６０によって覆われた部分では、コイルパターンからの電磁界の漏洩を抑制することができることはいうまでもない。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施例に係るＦＭチューナ装置の回路図である。
【図２】本発明の第１実施例に係る回路基板における配線層と第１導体層の関係を概念的に示す図である。
【図３】本発明の第１実施例に係る回路基板における第１インダクタ、第２インダクタ、及びブリッジ線路の関係を概念的に示す図である。
【図４】本発明の第１実施例に係るＩＣパッケージの断面構造を示す図である。
【図５】本発明の第１実施例に係るＩＣパッケージの断面構造を示す図である。
【図６】図２に示した配線層と第１導体層の関係の別の例を示す図である。
【図７】図２に示した配線層と第１導体層の関係のさらに別の例を示す図である。
【図８】図７に示した配線層と第１導体層の関係の別の例を示す図である。
【図９】本発明の第２実施例に係るＩＣパッケージの断面構造を示す図である。
【図１０】コイルパターン上にＩＣチップを搭載したときの電磁界漏洩のシミュレーション結果を示す図である。
【図１１】本発明の第３実施例に係るＩＣパッケージの断面構造を示す図である。
【図１２】本発明の第３実施例に係るＩＣパッケージの断面構造を示す図である。
【図１３】第４実施例におけるＩＣパッケージの断面構造を示す図である。
【図１４】第５実施例におけるＩＣパッケージの断面構造を示す図である。
【符号の説明】
【００６６】
１  ＩＣパッケージ（回路装置）
１０  発振回路
１２  第１インダクタ
１４  第２インダクタ
３０  ブリッジ線路
３２  第１端部
３４  第２端部
５０  導体パターン
６０  ＩＣチップ（回路素子）
６２  封止樹脂
６４  ダイアタッチシート（接着層）
７０  第１ビア
７２  第２ビア
１００  回路基板
１１０  配線層
１１２  保護層
１１５  誘電体層
１２０  第１導体層
【図１】
0005207587.tif 000002
【図２】
0005207587.tif 000003
【図３】
0005207587.tif 000004
【図４】
0005207587.tif 000005
【図５】
0005207587.tif 000006
【図６】
0005207587.tif 000007
【図７】
0005207587.tif 000008
【図８】
0005207587.tif 000009
【図９】
0005207587.tif 000010
【図１０】
0005207587.tif 000011
【図１１】
0005207587.tif 000012
【図１２】
0005207587.tif 000013
【図１３】
0005207587.tif 000014
【図１４】
0005207587.tif 000015