(57)【特許請求の範囲】
【請求項１】
セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の内部電極層の端部が露出している端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサの製造方法において、第１の誘電体材料組成物を含む未焼成誘電体層を形成する工程、Ｘ方向にはエンドギャップを隔てて互いに離間するとともにＹ方向にはサイドギャップを隔てて互いに離間するように、前記未焼成誘電体層の表面に複数の内部電極パターンを形成する工程、前記内部電極パターンのサイドギャップの位置が積層軸方向で揃い且つ前記エンドギャップの位置が積層体方向で一層置きに揃うように、上記で得た内部電極パターンが形成された複数の未焼成誘電体層を交互に積層して未焼成静電容量形成層を構成するとともに、該未焼成静電容量形成層の上下に前記未焼成誘電体層からなる未焼成カバー層を積層して略直方体形状の積層体を形成する工程、前記サイドギャップの中心線に沿って前記積層体を厚さ方向に切断することによりサイドギャップを両側に有する複数のコンデンサユニットが連結された長棒形状の積層体ブロックを得る工程、前記未焼成誘電体層中の第１の誘電体材料組成物に対してさらに多量のＳｉＯ２が添加された第２の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆する工程、前記エンドギャップを通る位置において少なくとも２箇所で前記積層体ブロックを厚さ方向に切断することにより、前記内部電極パターンの端部が一層置きに対向する端面に露出された略直方体形状の積層体チップを得る工程、前記積層体チップを焼成してチップ本体を得る工程、前記チップ本体の対向する一対の端面に第１の外部電極と第２の外部電極とを形成する工程、を備え、前記第１及び第２の誘電体材料組成物はチタン酸バリウムを含有することを特徴とする積層セラミックコンデンサの製造方法。
【請求項２】
セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の前記内部電極層の端部が露出された端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有し、請求項１記載の製造方法により製造される積層セラミックコンデンサにおいて、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもＳｉＯ２を多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きいことを特徴とする積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサの製造方法及び積層セラミックコンデンサに関し、さらに詳細には、チップ本体の表面近傍の焼結遅延を抑制する積層セラミックコンデンサの製造方法及びこの製造方法を用いて得られる積層セラミックコンデンサに関する。
【背景技術】
【０００２】
従来の積層セラミックコンデンサ１１０は、図１４に示すようにセラミック誘電体層１１５ａと内部電極層１１２とを交互に積層しかつ該内部電極層１１２を一つ置きに相対向する端面１１５ｃに露出するように形成された略直方体形状の静電容量形成層１１５Ａと、該静電容量形成層１１５Ａの上下両主面に重ねられたセラミック誘電体からなるカバー層１１５Ｂと、前記静電容量形成層１１５Ａ及び前記カバー層１１５Ｂとで構成された略直方体形状のチップ本体１１５の内部電極層１１２の端部が露出している端面１１５ｃに形成されかつ前記内部電極層１１２と電気的に接続する一対の外部電極１１６ａ，１１６ｂとを有する。該積層コンデンサ１１０の製造方法は、例えば、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものが一般的である。上記積層体形成工程は、シート積層法とスラリービルド法の２つの方法が一般的である。本発明にとっては、いずれの方法も背景技術として用いることが可能であるが、ここではシート積層法を例にその概要を説明する。例えば主成分としてチタン酸バリウム１ｍｏｌに対し、Ｈｏ２Ｏ３等の希土類元素１．０ｍｏｌ％、ＭｇＯ  ０．５ｍｏｌ％及びＭｎＯ２  ０．１ｍｏｌ％、およびＳｉＯ２  １．５ｍｏｌ％を添加・混合した第１の誘電体材料粉末と、有機バインダーと、水またはアルコール等の溶媒と、を混合してセラミックスラリーを準備する。次に、得られたセラミックスラリーをポリエチレンテレフタラート（ＰＥＴ）等からなる担体フィルム上に公知の手法により塗工して未焼成誘電体層を作成する。次に、図９に示すように、Ｘ方向にはエンドギャップＧ１を隔てて互いに離間するとともにＹ方向にはサイドギャップＧ２を隔てて互いに離間するように、未焼成誘電体層１１１ａ１，１１１ａ２の表面に例えばＮｉ，Ｃｕ等の卑金属電極材料ペーストの印刷により、複数の内部電極パターン１１２’を形成する。次に、前記内部電極パターン１１２’のサイドギャップＧ２の位置が積層軸方向で揃い且つ前記エンドギャップＧ１の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層１１１ａ１，１１１ａ２を交互に積層して未焼成静電容量形成層１１１Ａを構成するとともに、該未焼成静電容量形成層１１１Ａの上下に未焼成誘電体層１１１ｂ１，１１１ｂ２からなる未焼成カバー層１１１Ｂを積層して、図１０に示すように、略直方体形状の積層体１１３ａを形成する。また、上記積層体１１３ａの最上部に位置する未焼成誘電体層１１１ｂ２の表面には、積層体ブロック１１３ｂを形成するための切断位置の目安となるＸ方向に沿ったカットラインＣＬ１と、積層体チップ１１３ｃを形成するための切断位置の目安となるＹ方向に沿ったカットラインＣＬ２とが互いに交差するように焼失性インキ等のスクリーン印刷により形成されている。次に、上記積層体ブロック形成工程は、図１０に示すように前記積層体１１３ａを前記カットラインＣＬ１に沿って厚さ方向に切断することにより、図１１に示すように、複数のコンデンサユニットＣＵが連結された長棒形状の積層体ブロック１１３ｂを得る。次に、上記積層体チップ形成工程は、図１１に示すように上記で得られた積層体ブロック１１３ｂをＹ方向に沿う少なくとも２つの切断線ＣＬ２、ＣＬ２によって図１２に示すようにコンデンサユニットＣＵ毎に厚さ方向に切断して図１３に示すように複数の積層体チップ１１３ｃを形成し、これによって前記積層体チップ１１３ｃの両端面に内部電極パターンの端部を一つ置きに露出させる。次に、上記焼成工程は、図視省略したが、上記で得られた積層体チップ１１３ｃを例えばジルコニア製セッター上に載置し、例えば５００℃で５時間加熱して脱バインダー処理したのち、１２００℃で２時間焼成して、チップ本体１１５を得る。次に、上記外部電極付与工程は、上記で得られたチップ本体１１５の対向する一対の端面に前記内部電極１１２に接続するようにＡｇ電極材料ペーストをディップ法等により塗布し焼き付けして図１４に示すように、第１及び第２の外部電極１１６ａ，１１６ｂを形成する。
【０００３】
また、図示省略したが、特許文献１には、誘電体層を含む焼結前素子本体を準備する工程と、焼結前素子本体をリチウム、ホウ素および／またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行う工程と、を有する誘電体層含有電子部品の製造方法が提案されている。これによれば、焼結前素子本体をリチウム、ホウ素および／またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、焼成時に表面近傍の焼結が促進される。このため、誘電体層を構成する誘電体磁器組成物中のＳｉＯ２などの含有量を増大させることなく、低温焼成が可能であり、緻密な焼結体を得ることができるものである。上記のように、焼結前素子本体をリチウム、ホウ素および／またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、焼成時に表面近傍の焼結が促進される。このため、誘電体層を構成する誘電体磁器組成物中のＳｉＯ２などの含有量を増大させることなく、低温焼成が可能であり、緻密な焼結体を得ることができるものである。  
【特許文献１】特開２００１−１８５４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の積層セラミックコンデンサの製造方法においては、小型化のニーズに応じて誘電体層１１５ａの１層の厚みをより薄くしようとすると、焼結に際して、内部電極１１２、１１２に挟まれる誘電体層１１５ａの焼結体１１５ｄ１は、内部電極成分の影響を受けて焼結が促進される一方、所謂カバー層１１５Ｂの焼結体１１５ｄ２では相対的に焼結が遅延する。このため、表面近傍から前記積層セラミックコンデンサ１１０の内部に水分等が浸入して該積層セラミックコンデンサ１１０の耐湿性能を低下させるという課題があった。また、上記後者の背景技術に記載された誘電体層含有電子部品の製造方法においては、焼結前素子本体をリチウム、ホウ素および／またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、後に外部電極を形成するチップ本体の端面にも前記供給源物質が拡散するので、内部電極層と外部電極とのコンタクト性を悪化させてしまう。このため、外部電極形成前にバレル研磨等により前記内部電極層の端面を再び露出させる工程が不可欠であった。また、積層体チップの焼成時にセッター等の焼成治具と接する面とその他の面とで前記物質の拡散の度合いが異なるために、焼結性にばらつきを生じ、電気的特性や信頼性等において安定した性能を得るのが難しいという課題があった。
【０００５】
本発明の目的は、チップ本体の表面近傍における焼結ばらつきを抑制して緻密な被覆層を均一に有する積層セラミックコンデンサを安定生産することが可能な積層セラミックコンデンサの製造方法を提供することにある。また、本発明の目的は、チップ本体の表面近傍から内部に水分等が浸入して耐湿性能を低下させる虞がない積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の積層セラミックコンデンサの製造方法は、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものである。具体的には、本発明の積層セラミックコンデンサの製造方法は、（１）セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に
露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の内部電極層の端部が露出している端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサの製造方法において、  Ｘ方向にはエンドギャップを隔てて互いに離間するとともにＹ方向にはサイドギャップを隔てて互いに離間するように、未焼成誘電体層の表面に複数の内部電極パターンを形成する工程、前記内部電極パターンのサイドギャップの位置が積層軸方向で揃い且つ前記エンドギャップの位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層を交互に積層して未焼成静電容量形成層を構成するとともに、該未焼成静電容量形成層の上下に未焼成誘電体層を積層して略直方体形状の積層体を形成する工程、前記サイドギャップの中心線に沿って前記積層体を厚さ方向に切断することによりサイドギャップを両側に有する複数のコンデンサユニットが連結された長棒形状の積層体ブロックを得る工程、前記未焼成誘電体層中の第１の誘電体材料組成物に対してさらに多量のＳｉＯ２が添加された第２の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆する工程、前記エンドギャップを通る位置において少なくとも２箇所で前記積層体ブロックを厚さ方向に切断することにより、前記内部電極パターンの端部が一層置きに対向する端面に露出された略直方体形状の積層体チップを得る工程、前記積層体チップを焼成してチップ本体を得る工程、前記チップ本体の対向する一対の端面に第１の外部電極と第２の外部電極とを形成する工程、を備える。（・・・以下第１の課題解決手段と称する。）
【０００７】
また、本発明の積層セラミックコンデンサは、（２）セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の前記内部電極層の端部が露出された端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサにおいて、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもＳｉＯ２を多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きい。（・・・以下第２の課題解決手段と称する。）
【０００８】
上記第１の課題解決手段による作用は次の通りである。すなわち、内部電極パターン印刷工程、積層体形成工程、積層体ブロック形成工程、被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有する積層セラミックコンデンサの製造方法であって、前記被覆工程が、前記未焼成誘電体層中の第１の誘電体材料組成物に対してさらに多量のＳｉＯ２が添加された第２の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆するものである。このため、コンタクト不良等を生じることなく、表面近傍に緻密な被覆層を均一に有する積層セラミックコンデンサを得ることができる。
【０００９】
また、上記第２の課題解決手段による作用は次の通りである。すなわち、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもＳｉＯ２を多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きい。このため、積層セラミックコンデンサは、チップ本体の前記サイドギャップやカバー層に接する表面近傍において、焼結が促進され、緻密化された被覆層を備える。
【発明の効果】
【００１０】
本発明の積層セラミックコンデンサの製造方法によれば、表面近傍に緻密な被覆層を均一に有する積層セラミックコンデンサを安定生産することができる。  また、本発明によれば、表面近傍から内部に水分等が浸入してコンデンサの耐湿性能を低下させる虞がない積層セラミックコンデンサを提供することができる。本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の積層セラミックコンデンサの製造方法の第１の実施形態の一例について、図１〜図８を参照して説明する。図１は、第１の実施形態の積層セラミックコンデンサ１０の製造方法の概要を示すフローチャートである。図２は、外部電極パターン１２’を形成する工程および積層体１３ａを形成する工程を説明するための分解斜視図であり、図３は該積層体１３ａを示す外観斜視図である。図４は、上記積層体１３ａから積層体ブロック１３ｂを形成する工程を説明するための一部の内部構造を透視した外観斜視図である。図５は、上記積層体ブロック１３ｂのサイドギャップおよびカバー層の外周を第２の誘電体材料組成物で被覆する工程を説明するための断面図であり、図６は上記第２の誘電体材料組成物で被覆された積層体ブロック１３ｂを示す正面図である。図７は、上記積層体ブロック１３ｂを厚み方向に切断して積層体チップ１３ｃを形成する工程を説明するための正面図である。図８は、上記積層体チップ１３ｃを焼成した後に得られたチップ本体１５の互いに対向する端面に外部電極１６ａ，１６ｂが形成された積層セラミックコンデンサ１０の内部構造を説明するための断面図である。  
【００１２】
本実施形態の積層セラミックコンデンサの製造方法は、図１にその概要を示すように、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、第２の誘電体材料組成物による被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものである。尚、上記焼成工程と上記外部電極形成工程とは、必要により前後を入れ替えてもよい。
【００１３】
具体的には、セラミック誘電体層１５ａと内部電極層１２とを交互に積層しかつ該内部電極層１２を一つ置きに相対向する端面１５ｃ、１５ｃに露出するように形成された略直方体形状の静電容量形成層１５Ａと、該静電容量形成層１５Ａの上下両主面に重ねられたセラミック誘電体からなるカバー層１５Ｂと、前記静電容量形成層１５Ａ及び前記カバー層１５Ｂとで構成された略直方体形状のチップ本体１５の内部電極層１２の端部が露出している端面１５ｃに形成されかつ前記内部電極層１２と電気的に接続する一対の外部電極１６ａ、１６ｂとを有する積層セラミックコンデンサ１０の製造方法に関するものである。  まず、図２に示すように、Ｘ方向にはエンドギャップＧ１を隔てて互いに離間するとともにＹ方向にはサイドギャップＧ２を隔てて互いに離間するように、未焼成誘電体層１１ａ１，１１ａ２の表面に電極材料ペーストの印刷により複数の内部電極パターン１２’を形成する。前記未焼成誘電体層１１ａ１上の内部電極パターン１２’と前記未焼成誘電体層１１ａ２上の内部電極パターン１２’とは、コンデンサユニット１個分、Ｘ方向にずれた配置となっている。  次に、前記内部電極パターン１２’のサイドギャップＧ２の位置が積層軸方向で揃い且つ前記エンドギャップＧ１の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層１１ａ１，１１ａ２を交互に積層して未焼成静電容量形成層１１Ａを構成するとともに、該未焼成静電容量形成層１１Ａの上下に未焼成誘電体層１１ｂ１，１１ｂ２からなる未焼成カバー層１１Ｂを積層して、図３に示すように、略直方体形状の積層体１３ａを形成する。  尚、上記積層体１３ａの上記カバー層１１Ｂの最上層を構成する未焼成誘電体層１１ｂ２の上面には、前記積層体１３ａから複数の積層体ブロック１３ｂを得るために、前記内部電極パターン１２’の前記サイドギャップＧ２の中心を通る位置にカットラインＣＬ１を焼失性のインクのスクリーン印刷等により形成しておくことが好ましい。  次に、前記サイドギャップＧ２の中心線を通る前記カットラインＣＬ１に沿って前記積層体１３ａを厚さ方向に切断することにより、図４に示すように、サイドギャップＧ２を両側に有する複数のコンデンサユニットＣＵが連結された長棒形状の積層体ブロック１３ｂを得る。次に、前記積層体ブロック１３ｂの前記サイドギャップＧ２の外周及び前記カバー層１１Ｂの外周を、図５に示すように、前記未焼成誘電体層１１Ａ中の第１の誘電体材料組成物に対してさらに多量のＳｉＯ２が添加された第２の誘電体材料組成物１４’を用いて被覆することにより、図６に示す積層体ブロック１３ｂを得る。次に、前記エンドギャップＧ１を通る位置ＣＬ２において少なくとも２箇所でコンデンサユニットＣＵ単位に前記積層体ブロック１３ｂを厚さ方向に切断することにより、図７に示すように、前記内部電極パターン１２’の端部が一層置きに対向する端面に露出された略直方体形状の積層体チップ１３ｃを得る。次に、図視省略したが、前記積層体チップ１３ｃを焼成してチップ本体１５を得る。次に、前記チップ本体１５の対向する一対の端面１５ｃ、１５ｃにディップ法等により第１の外部電極１６ａと第２の外部電極１６ｂ���を形成して、図８に示す積層セラミックコンデンサ１０を得る。
【００１４】
上記未焼成誘電体層１１ａ１，１１ａ２，１１ｂ１，１１ｂ２の好ましい実施形態は次の通りである。すはわち、上記未焼成誘電体層１１ａ１，１１ａ２，１１ｂ１，１１ｂ２としては、ドクターブレード法等により形成された単層もしくは多層のセラミックグリーンシートが好ましいがこれに限定するものではなく、例えば、スラリービルド法により形成された単層もしくは多層の未焼成誘電体層であってもよい。上記未焼成誘電体層１１ａは、例えば、主成分としてチタン酸バリウム１ｍｏｌに対し、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３，Ｇｄ２Ｏ３，Ｔｂ２Ｏ３，Ｄｙ２Ｏ３，Ｈｏ２Ｏ３，Ｅｒ２Ｏ３，Ｔｍ２Ｏ３，Ｙｂ２Ｏ３，Ｙ２Ｏ３から選択された一種または２種以上の希土類元素の酸化物をたとえば１．０ｍｏｌ％、ＭｇＯを例えば０．５ｍｏｌ％及びＭｎＯ２を例えば０．１ｍｏｌ％、ＳｉＯ２をたとえば１．５ｍｏｌ％添加・混合した第１の誘電体材料粉末と、有機バインダーと、を含むことが好ましい。
【００１５】
次に、上記誘電体層１５ａの好ましい実施形態は次の通りである。すなわち、上記誘電体層１５ａとしては、上記未焼成誘電体層１１ａ１，１１ａ２中の前記第１の誘電体材料組成物が焼成により焼結・緻密化されたものであることが好ましい。また、上記誘電体層１５ａと内部電極層１２とが交互に積層された静電容量形成層１５Ａの厚さは、たとえば３５μｍである。また、上記各コンデンサユニットＣＵにおける静電容量形成層１５Ａの外形寸法は、例えば長さ３．２ｍｍ、幅１．６ｍｍである。
【００１６】
次に、上記内部電極パターン１２’の好ましい実施形態は次の通りである。すなわち、上記内部電極パターン１２’としては、Ｎｉ，Ｃｕその他の卑金属の粉末を含む層であることが好ましい。また
、上記内部電極パターン１２’には、例えば密着性や、焼結スピードのコントロールを目的に前記誘電体層１５ａと同様の誘電体磁器組成物の粉末を必要により添加することが好ましい。また、上記内部電極パターン１２’は、上記金属の粉末を含む層に限定するものではなく、例えば、前記Ｎｉ，Ｃｕその他の卑金属の薄膜であってもよい。また、上記内部電極パターン１２’の形状は、前記Ｘ方向、Ｙ方向をそれぞれ一辺とする矩形状であることが好ましいが、これに限定するものではなく、例えば前記内部電極パターン１２’の前記Ｘ方向の中間部にこれと交差するＹ方向に拡幅された拡幅部が形成されているものであってもよい。上記内部電極パターン１２’の厚さは、例えば３．０μｍである。また、各コンデンサユニットＣＵに換算したときの上記内部電極パターン１２’の外形寸法は、例えば長さ４．０ｍｍ、幅１．７ｍｍである。
【００１７】
次に、上記内部電極層１２の好ましい実施形態は次の通りである。すなわち、上記内部電極層１２としては、上記内部電極パターン１２’を焼成して得られることが好ましい。上記内部電極層１２の厚さは、例えば１．０μｍである。
【００１８】
次に、上記積層体１３ａの好ましい実施形態は次の通りである。すなわち、上記積層体１３ａとしては、上記内部電極パターン１２’が表面に形成された複数の未焼成誘電体層１１ａ１，１１ａ２を、前記内部電極パターン１２’のサイドギャップＧ２の位置が積層軸方向で揃い且つ前記エンドギャップＧ１の位置が積層体方向で一層置きに揃うように、交互に積層して未焼成静電容量形成層１１Ａを構成するとともに、該未焼成静電容量形成層１１Ａの上下に未焼成誘電体層１１ｂ１，１１ｂ２からなる未焼成カバー層１１Ｂを積層して略直方体形状に形成することが好ましい。上記積層体１３ａの厚さは例えば２．０ｍｍである。
【００１９】
次に、上記積層体ブロック１３ｂの好ましい実施形態は次の通りである。すなわち、上記積層体ブロック１３ｂとしては、前記サイドギャップＧ２の中心線に沿って前記積層体１３ａを厚さ方向に切断することによりサイドギャップＧ２を両側に有する複数のコンデンサユニットＣＵが連結された長棒形状であることが好ましい。また、これに限定するものではなく、例えば、前述のように、前記内部電極パターン１２’のＸ方向の中間部にこれと交差するＹ方向に拡幅された拡幅部が形成されている場合にあっては、該拡幅部を除いて前記内部電極パターン１２’が露出しないように切断して形成されることが好ましい。上記積層体ブロック１３ｂの幅は例えば２．３ｍｍである。
【００２０】
次に、上記第２の誘電体材料組成物層１４’の好ましい実施形態は次の通りである。すなわち、上記第２の誘電体材料組成物層１４’としては、前記未焼成静電容量形成層１１Ａの未焼成誘電体層１１ａ中の第１の誘電体材料組成物に対し、さらにＳｉＯ２が多量に添加されたものであることが好ましい。上記第２の誘電体材料組成物層１４’中のＳｉＯ２の添加量は、前記未焼成静電容量形成層１１Ａの未焼成誘電体層１１ａ１，１１ａ２中の第１の誘電体材料組成物に比べて、例えば０．５〜２．０ｍｏｌ％多いことが好ましい。尚、本発明はこれに限定するものではなく、例えば、上記さらに多量に添加されるＳｉＯ２の一部または全部を、Ｌｉ２Ｏ，ＭｎＯ２、Ｋ２Ｏ，Ｎａ２Ｏ、Ｂ２Ｏ３から選択された１種又は２種以上の酸化物で置換してもよい。また、上記第２の誘電体材料組成物層１４’の厚さは、例えば２０μｍである。
【００２１】
次に、上記積層体チップ１３ｃの好ましい実施形態は次の通りである。すなわち、上記積層体チップ１３ｃとしては、上記積層体ブロック１３ｂがコンデンサユニットＣＵ毎に分割されたものであって、前記一対の端面を除く前記サイドマージンの外周及び前記カバー層１１Ｂの外周が前記第２の誘電体材料組成物層１４’で被覆されていることが好ましい。上記積層体チップ１３ｃの厚さは例えば２．０ｍｍである。また、その外形寸法は、例えば長さ４．５ｍｍ、幅２．３ｍｍである。
【００２２】
次に、上記チップ本体１５の好ましい実施形態は次の通りである。すなわち、上記チップ本体１５としては、前記第２の誘電体材料組成物層１４’で被覆された前記積層体チップ１３ｃが焼成されて、前記前記サイドギャップＧ２の外周および前記カバー層１５Ｂの外周が被覆層１４で被覆されたものであることが好ましい。
【００２３】
次に、上記被覆層１４の好ましい実施形態は次の通りである。すなわち、上記被覆層１４としては、上記第２の誘電体材料組成物層１４’が被覆された積層体チップ１３ｃを焼成することにより得られ、前記チップ本体１５の前記対向する一対の端面１５ｃ、１５ｃを除く前記サイドギャップＧ２の外周および前記カバー層１５Ｂの外周を被覆するように形成されていることが好ましい。上記被覆層１４の厚さは、例えば１５μｍ〜２５μｍであることが好ましい。
【００２４】
次に、上記内部電極パターン形成工程の好ましい実施形態は次の通りである。すなわち、上記内部電極パターン形成工程としては、公知のシート積層法及び公知のスラリービルド法等の中から適宜選択して用いることができる。シート積層法としては、例えば、主成分としてチタン酸バリウム１ｍｏｌに対し、希土類元素としてＨｏ２Ｏ３１．０ｍｏｌ％、ＭｇＯ  ０．５ｍｏｌ％及びＭｎＯ２  ０．１ｍｏｌ％、ＳｉＯ２  １．５ｍｏｌ％添加・混合した第１の誘電体材料粉末と、有機バインダーと、水またはアルコール等の溶媒と、を混合してセラミックスラリーを準備する。次に、得られたセラミックスラリーをポリエチレンテレフタラート（ＰＥＴ）等からなる担体フィルム上に公知の手法により塗工して未焼成誘電体層１１ａ１，１１ａ２，１１ｂ１，１１ｂ２を作成する。次に、得られた未焼成誘電体層１１ａ１，１１ａ２の一方の主面に、例えばＮｉ，Ｃｕ等の卑金属電極材料ペーストの印刷により、Ｘ方向にはエンドギャップを隔てて互いに離間するとともにＹ方向にはサイドギャップを隔てて互いに離間するように複数の内部電極パターン１２’を形成することが好ましい。上記内部電極パターン１２’の形成にあたっては、Ｘ方向にコンデンサユニット１個分ずらした２種のスクリーンマスクを別々に準備し、それらを用いて別々に印刷形成することができる。また、これに限定するものではなく、例えば、未焼成誘電体層１１ａ１と同様に内部電極パターン１２’を印刷形成した未焼成誘電体層１１ａ２を同一面上で１８０度回転させて用いることによりＸ方向にコンデンサユニット１個分ずれた配置となるようにしてもよい。
【００２５】
次に、上記積層体形成工程の好ましい実施形態は次の通りである。すなわち、上記積層体形成工程としては、前記内部電極パターン１２’のサイドギャップＧ２の位置が積層軸方向で揃い且つ前記エンドギャップＧ１の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層１１ａ１，１１ａ２を交互に積層して未焼成静電容量形成層１１Ａを構成するとともに、該未焼成静電容量形成層１１Ａの上下に未焼成誘電体層１１ｂ１，１１ｂ２からなる未焼成カバー層１１Ｂを積層して略直方体形状の積層体１３ａを形成することが好ましい。また、図１０に示すように、上記積層体１３ａの最上部に位置する未焼成誘電体層１１ｂ２の表面には、積層体ブロックを形成するための切断位置の目安となる第１の方向（Ｘ方向）のカットラインＣＬ１と、積層体チップを形成するための切断位置の目安となる第２の方向（Ｙ方向）のカットラインＣＬ２とが互いに交差するように焼失性インキ等のスクリーン印刷により形成されていることが好ましい。
【００２６】
次に、上記第２の誘電体材料組成物層による被覆工程の好ましい実施形態は次の通りである。すなわち、上記被覆工程としては、前記未焼成誘電体層１１ａ１，１１ａ２中の第１の誘電体材料組成物に対してさらに多量のＳｉＯ２が添加された第２の誘電体材料組成物１４’を用いて前記積層体ブロック１３ｂの前記サイドギャップＧ２の外周及び前記カバー層１１Ｂの外周をほぼ均一な厚みで被覆することが好ましい。上記被覆にあたっては、公知のディップ法、スプレー法、ローラー転写法、スクリーン印刷法等、種々の手段を用いることができる。予め、前記第２の誘電体材料組成物の粉末を水やアルコール等の溶媒と混合して第２の誘電体材料組成物のスラリーを作成する。この際、前記積層体ブロック１３ｂの表面への付着性を向上させる目的で必要により有機バインダー等を添加してもよい。次に、例えばディップ法を例に説明する。まず、上記で準備した第２の誘電体材料組成物スラリー中に前記積層体ブロック１３ｂを浸漬するために、前記第２の誘電体材料組成物スラリーを蓄えるための貯槽内に該スラリーを供給し、該スラリー中に前記積層体ブロック１３ｂの一部または全部を浸漬した後、引き上げて前記積層体ブロック１３ｂの表面に前記スラリーを付着させることが好ましい。前記浸漬は、１回に限るものではなく、例えば、所定の厚さの前記第２の誘電体材料組成物層を得るために、前記浸漬を複数回繰り返してもよい。また、前記積層体ブロック１３ｂをその一端側から全長の約半分まで浸漬した後、引き上げ、次に、前記積層体ブロック１３ｂの他端側から前記と同様に全長の約半分まで浸漬するなど、複数回に分割して浸漬してもよい。また前記積層体ブロック１３ｂの姿勢は長さ方向を垂直に配置することに限定するものではなく、例えば、長さ方向を水平に配置したり、前記積層体ブロック１３ｂの姿勢を変化させたり、前記積層体ブロック１３ｂを加振するなどしてもよい。第２の誘電体材料組成物層の厚さは、浸漬の回数、前記スラリー中の第２の誘電体材料組成物の濃度等を調整することにより、調整することができる。次に室温もしくは加熱雰囲気中で例えば３０分間乾燥して前記第２の誘電体材料組成物層１４’で被覆された積層体ブロック１３ｂを得る。尚、上記はディップ法を例に説明したが、これに限定するものではなく、前記と同様のスラリーを用いて、スプレー法、ローラー転写法、スクリーン印刷法等、公知の塗布手段で被覆してもよい。また、その際、前記と同様に塗布を複数回繰り返してもよく、また、複数回に分割して塗布してもよい。また、前記と同様に塗布中に積層体ブロックの姿勢を変更したり、加振したりしてもよい。
【００２７】
（実施例）次に本実施形態の積層セラミックコンデンサの製造方法の第１の実施形態について、実施例を用いて説明する。まず、チタン酸バリウム１ｍｏｌに対し、希土類元素の酸化物としてＨｏ２Ｏ３  １．０ｍｏｌ％，ＭｇＯ  ０．５ｍｏｌ％，ＭｎＯ２  ０．１ｍｏｌ％，ＳｉＯ２  １．５ｍｏｌ％となるように秤量し、部分安定化ジルコニア製の撹拌用ボールを撹拌媒体としたボールミルを用いて水とともに混合し、脱水し、乾燥した後、空気中４００℃で２時間仮焼し、仮焼物を得た。この仮焼物をエタノール中で湿式解砕し乾燥して誘電体層１５ａとなるべき第１の誘電体材料組成物の粉末とした。同様にチタン酸バリウム１ｍｏｌに対し、希土類元素の酸化物としてＨｏ２Ｏ３  １．０ｍｏｌ％，ＭｇＯ  ０．５ｍｏｌ％，ＭｎＯ２  ０．１ｍｏｌ％，ＳｉＯ２  ２．５ｍｏｌ％となるように秤量し、部分安定化ジルコニア製の撹拌用ボールを撹拌媒体としたボールミルを用いて水とともに混合し、脱水し、乾燥した後、空気中４００℃で２時間仮焼し、仮焼物を得た。この仮焼物をエタノール中で湿式解砕し乾燥して被覆層１４となるべき第２の誘電体材料組成物の粉末とした。次に、上記第１の誘電体材料組成物の粉末１００重量部に対し、アクリル酸エステルポリマー、グリセリン、縮合リン酸塩の水溶液からなる有機バインダー１５重量％添加し、さらに５０重量％の水を加え、これらをボールミルに入れ、粉砕および混合して、第１の誘電体材料組成物のスラリーとした。同様に上記第２の誘電体材料組
成物の粉末１００重量部に対し、アクリル酸エステルポリマー、グリセリン、縮合リン酸塩の水溶液からなる有機バインダー１５重量％添加し、さらに５０重量％の水を加え、これらをボールミルに入れ、粉砕および混合して、第２の誘電体材料組成物のスラリーとした。
【００２８】
次に、上記第１の誘電体材料組成物のスラリーをドクターブレード法によりＰＥＴフィルム上に塗工して、厚さ５μｍの未焼成誘電体層１１ａ１，１１ａ２，１１ｂ１，１１ｂ２を得た。次に、得られた未焼成誘電体層１１ａ１の表面にＮｉ電極材料ペーストをスクリーン印刷法により塗布して、Ｘ方向にはエンドギャップＧ１を隔てて互いに離間するとともにＹ方向にはサイドギャップＧ２を隔てて互いに離間するように複数の内部電極パターン１２’を形成した。また、前記で得られた未焼成誘電体層１１ａ２の表面に平面上で１８０度回転させたスクリーンマスクを用いて前記と同様に導電膜１２’を形成した。前記内部電極パターン１２’のサイドギャップＧ２の位置が積層軸方向で揃い且つ前記エンドギャップＧ１の位置が積層体方向で一層置きに揃うように、得られた未焼成誘電体層１１ａ１，１１ａ２を交互に５０層積層して未焼成静電容量形成層１１Ａを構成するとともに、該未焼成静電容量形成層１１Ａの上下にそれぞれ厚さ５μｍの未焼成誘電体層１１ｂ１，１１ｂ２を合計４層ずつ積層し、熱圧着して、Ｘ方向の長さ２５０ｍｍ、Ｙ方向の幅２５０ｍｍ、厚さ約３００μｍの略直方体形状の積層体１３ａを得た。次に、上記で得られた前記積層体１３ａを前記サイドギャップＧ２の中心線を通るカットラインＣＬ１に沿って厚さ方向に切断することによりサイドギャップＧ２を両側に有する複数のコンデンサユニットＣＵが連結された長棒形状の積層体ブロック１３ｂを得た。次に、上記第２の誘電体材料組成物のスラリーを貯えた貯槽に前記積層体ブロック１３ｂを前記Ｘ方向が垂直になる姿勢で一端側から他端近傍まで浸漬した後、引き上げ、室温にて８時間放置して乾燥させることにより、前記積層体ブロック１３ｂの外周を厚さ２０μｍの前記第２の誘電体材料組成物層１４’で被覆した。次に前記第２の誘電体材料組成物層１４’から露出する前記他端を基準にエンドギャップＧ１を通る位置においてコンデンサユニットＣＵ毎に前記積層体ブロック１３ｂを厚さ方向に切断することにより、前記内部電極パターン１２’の端部が一層置きに対向する端面に露出された略直方体形状の積層体チップ１３ｃを得た。次に、上記積層体チップ１３ｃを窒素ガス雰囲気中、３００℃で例えば２時間熱処理して脱バインダー処理した後、酸素分圧が１０−５〜１０−８ａｔｍの範囲で１３００℃で２時間焼成し、さらに窒素ガス雰囲気中８００℃で例えば８時間加熱して再酸化処理を行ない、チップ本体１５を得た。次に、上記で得られたチップ本体１５の対向する一対の端面にそれぞれＡｇ電極材料ペーストを塗布し、６５０℃で３０分間焼付けして、第１及び第２の外部電極１６ａ，１６ｂを形成し、実施例の積層セラミックコンデンサ１０を得た。（比較例）前記第２の誘電体材料組成物層を被覆しないこと以外は上記実施例と同様にして比較例の積層セラミックコンデンサを得た。上記で得られた実施例および比較例の積層セラミックコンデンサについて、それぞれ前記第１の方向（Ｘ方向）に沿って厚さ方向に切断し、ＥＳＣＡ（Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ  ｆｏｒ  Ｃｈｅｍｉｃａｌ  Ａｎａｌｙｓｉｓ，エスカ）を用いて、前記チップ本体の内部の前記互いに対向する内部電極��間に存在する誘電体層、前記カバー層、及び前記被覆層のそれぞれ厚み寸法の中心点におけるＴｉ濃度に対する前記Ｓｉの濃度を測定するとともに、前記切断面を走査型電子顕微鏡（ＳＥＭ）を用いて倍率２００００倍で写真撮影し、定方向最大径をｎ＝３００個測定することにより前記３箇所の誘電体層のそれぞれ前記内部電極層間に存在する誘電体層１５ａの平均結晶粒径１５ｄ１，前記カバー層１５Ｂの平均結晶粒径１５ｄ２及び前記被覆層１４の平均結晶粒径１４ｄを求めた。この結果、実施例の積層セラミックコンデンサ１０における前記３箇所のＳｉの濃度はそれぞれ、Ｔｉ１ｍｏｌに対し、前記内部電極層間に存在する誘電体層１５ａで１．４ｍｏｌ％，前記カバー層１５Ｂで２．１ｍｏｌ％，前記被覆層１４で２．４ｍｏｌ％であり、前記チップ本体１３の内部におけるカバー層１５Ｂよりも前記被覆層１４のほうがＳｉＯ２としてのＳｉが多く含まれることが確認された。また、上記実施例の積層セラミックコンデンサ１０における前記３箇所における平均結晶粒径１５ｄ１，１５ｄ２，及び１４ｄは、それぞれ０．２８μｍ、０．２９μｍ、０．３３μｍであり、前記被覆層１４の平均結晶粒径１４ｄは、前記チップ本体の内部の前記被覆層と接するカバー層１５Ｂの領域の平均結晶粒径１５ｄ２より大きく、前記被覆層と接するカバー層１５Ｂの領域の平均結晶粒径１５ｄ２は、前記チップ本体１５の前記互いに対向する内部電極層間に存在する誘電体層１５ａの平均結晶粒径１５ｄ１よりも大きいことが確認された。一方、前記比較例の積層セラミックコンデンサ１００におけるチップ本体１０５の内部のカバー層１１５Ｂの領域、及び前記チップ本体１０５の前記互いに対向する内部電極層間に存在する誘電体層１１５ａについて、前記ＳｉＯ２としてのＳｉの濃度及び前記平均結晶粒径を確認した結果、Ｓｉの濃度はそれぞれＴｉ１ｍｏｌに対して前記カバー層１１５Ｂで１．４ｍｏｌ％，前記内部電極層間に存在する誘電体層１１５ａで１．３ｍｏｌ％であり、また、平均結晶粒径は、それぞれ前記カバー層１１５Ｂの領域の平均結晶粒径が０．２６μｍ、前記内部電極層間に存在する誘電体層１１５ａの平均結晶粒径が０．２９μｍであり、前記実施例の積層セラミックコンデンサに比べて前記カバー層の領域におけるＳｉの濃度が低く平均結晶粒径が小さいことが確認された。
【００２９】
（変形例）尚、上記第１の実施形態の積層セラミックコンデンサの製造方法においては、前記未焼成誘電体層１１ａ１，１１ａ２の表面に形成する内部電極パターン１２’がＸ方向にはエンドギャップを隔てて互いに離間するとともにＹ方向にはサイドギャップを隔てて互いに離間するように形成されたものであったが、本発明はこれに限定するものではなく、例えば、前記内部電極パターンが、前記Ｙ方向にサイドギャップを有さず連続した帯状に形成されるとともに、積層体が前記未焼成カバー層を有さない構成とし、前記被覆層により前記チップ本体におけるカバー層とサイドギャップとを形成するものであってもよい。
【００３０】
次に、本発明の積層セラミックコンデンサの第１の実施形態について図８を用いて説明する。図８は、本実施形態の積層セラミックコンデンサ１０の内部構造を説明するための断面図である。
【００３１】
本実施形態の積層セラミックコンデンサ１０は、セラミック誘電体層１５ａと内部電極層１２とを交互に積層しかつ該内部電極層１２を一つ置きに相対向する端面１５ｃ、１５ｃに露出するように形成された略直方体形状の静電容量形成層１５Ａと、該静電容量形成層１５Ａの上下両主面に重ねられたセラミック誘電体からなるカバー層１５Ｂと、前記静電容量形成層１５Ａ及び前記カバー層１５Ｂとで構成された略直方体形状のチップ本体１５の前記内部電極層１２の端部が露出された端面１５ｃ，１５ｃに形成されかつ前記内部電極層１２と電気的に接続する一対の外部電極１６ａ、１６ｂとを有するものである。そして、前記各端面１５ｃ、１５ｃを除く前記チップ本体１５の表面に、前記誘電体層１５ａを構成する誘電体磁器組成物よりもＳｉＯ２を多量に含有する誘電体磁器組成物からなる被覆層１４が形成されている。さらに、前記被覆層１４の平均結晶粒径１４ｄは、前記チップ本体１５の内部の前記被覆層と接するサイドギャップＧ２及びカバー層１５Ｂの領域の平均結晶粒径１５ｄ２より大きく、前記被覆層と接するサイドギャップＧ２及びカバー層１５Ｂの領域の平均結晶粒径１５ｄ２は、前記チップ本体１５の前記互いに対向する内部電極層１２間に存在する誘電体層１５ａの平均結晶粒径１５ｄ１よりも大きいものである。
【産業上の利用可能性】
【００３２】
本発明によれば、チップ本体の表面近傍の誘電体層が緻密で耐湿性能に優れた小型大容量の積層セラミックコンデンサに好適である。
【図面の簡単な説明】
【００３３】
【図１】本発明の積層セラミックコンデンサの製造方法の第１の実施形態の概要を示すフローチャートである。
【図２】本発明の積層セラミックコンデンサの製造方法の第１の実施形態の積層体を形成する工程を説明するための分解斜視図である。
【図３】前記第１の実施形態の積層セラミックコンデンサの製造方法の積層体を示す外観斜視図である。
【図４】前記第１の実施形態の積層セラミックコンデンサの製造方法の積層体ブロックを形成する工程を説明するための分解斜視図である。
【図５】前記第１の実施形態の積層セラミックコンデンサの製造方法の第２の誘電体材料組成物で被覆する工程を説明するための一部の内部構造を透視した概観斜視図である。
【図６】前記第１の実施形態の積層セラミックコンデンサの製造方法の前記第２の誘電体材料組成物で被覆された積層体ブロックを示す正面図である。
【図７】前記第１の実施形態の積層セラミックコンデンサの製造方法の積層体チップ形成工程を説明するための正面図である。
【図８】前記第１の実施形態の積層セラミックコンデンサの製造方法で得られた積層セラミックコンデンサ１０の内部構造を説明するための断面図である。
【図９】背景技術の一例の積層セラミックコンデンサの製造方法の積層体形成工程を示す分解斜視図である。
【図１０】背景技術の一例の積層セラミックコンデンサの製造方法の積層体を示す外観斜視図である。
【図１１】背景技術の一例の積層セラミックコンデンサの製造方法の積層体ブロック形成工程を示す一部の内部構造を透視した概観斜視図である。
【図１２】背景技術の一例の積層セラミックコンデンサの製造方法の積層体ブロックを示す正面図である。
【図１３】背景技術の一例の積層セラミックコンデンサの製造方法の積層体チップ形成工程を示す正面図である。
【図１４】背景技術の一例の積層セラミックコンデンサの製造方法で得られた積層セラミックコンデンサの内部構造を示す断面図である。
【符号の説明】
【００３４】
１０：積層セラミックコンデンサ１１ａ１，１１ａ２、１１ｂ１，１１ｂ２：未焼成誘電体層１１Ａ：未焼成静電容量形成層１１Ｂ：未焼成カバー層１２：内部電極層１２’：内部電極パターン１３ａ：積層体１３ｂ：積層体ブロック１３ｃ：積層体チップ１４：被覆層１４’：第２の誘電体材料組成物層１４ｄ：平均結晶粒径１５：チップ本体１５Ａ：静電容量形成層１５Ｂ：カバー層１５ａ：セラミック誘電体層１５ｄ１，１５ｄ２：平均結晶粒径１５ｃ：端面１６，１６ａ，１６ｂ：外部電極ＣＬ１，ＣＬ２：切断線ＣＵ：コンデンサユニットＧ１：エンドギャップＧ２：サイドギャップ
【図１】
0005164463.tif 000002
【図２】
0005164463.tif 000003
【図３】
0005164463.tif 000004
【図４】
0005164463.tif 000005
【図５】
0005164463.tif 000006
【図６】
0005164463.tif 000007
【図７】
0005164463.tif 000008
【図８】
0005164463.tif 000009
【図９】
0005164463.tif 000010
【図１０】
0005164463.tif 000011
【図１１】
0005164463.tif 000012
【図１２】
0005164463.tif 000013
【図１３】
0005164463.tif 000014
【図１４】
0005164463.tif 000015