(57)【特許請求の範囲】
【請求項１】
β-SiCの(111)Si面またはα-SiCの(0001)Si面である炭化珪素基板の表面をエッチングして前記表面に凹部を形成する工程と、前記表面の上方から粒子線を照射することにより、少なくとも前記凹部の底面に損傷層を形成する工程と、前記炭化珪素基板を酸化雰囲気中で熱処理することにより、少なくとも前記凹部の側面と前記損傷層が形成された前記底面とに、前記凹部の側面上では薄く前記底面上では厚い酸化膜を形成する工程と、前記酸化膜上にゲート電極を形成する工程と、を含むことを特徴とする絶縁ゲート型半導体素子の製造方法。
【請求項２】
炭化珪素基板が、第１導電型の炭化珪素板上に、第１導電型の層と第２導電型の層とがこの順に積層された多層構造を含む請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【請求項３】
凹部の側面と炭化珪素基板の表面とが80度以上120度以下の角度をなすように、前記凹部を形成する請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【請求項４】
凹部を形成した後であって粒子線を照射する前に、少なくとも前記凹部の側面にエピタキシャル層を形成する工程をさらに含む請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【請求項５】
粒子線がイオン線である請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【請求項６】
イオン線が、珪素、窒素、水素および不活性ガスから選ばれる少なくとも１種のイオン線である請求項５に記載の絶縁ゲート型半導体素子の製造方法。
【請求項７】
イオン線のエネルギーが、1keV以上10MeV以下である請求項５記載の絶縁ゲート型半導体素子の製造方法。
【請求項８】
イオンのドーズ量が1014cm-2以上である請求項５に記載の絶縁ゲート型半導体素子の製造方法。
【請求項９】
異なるエネルギーを有する粒子線を照射する請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【請求項１０】
炭化珪素基板を500℃以下に保ちながら粒子線を照射する請求項１に記載の絶縁ゲート型半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素基板を用いた絶縁ゲート型半導体素子に関し、特に、いわゆるトレンチ構造を有する縦型の絶縁ゲート型半導体素子に関する。また、本発明は、この絶縁ゲート型半導体素子の製造方法に関する。
【０００２】
【従来の技術】
炭化珪素を用いた絶縁ゲート型半導体素子では、炭化珪素基板の表面を酸化処理して酸化珪素膜（酸化膜）を形成し、これがゲート絶縁膜として用いられる。トレンチ構造を有する縦型の炭化珪素絶縁ゲート型半導体素子は、高い耐圧と大きな電流容量とを有する大電力用素子として開発が進められている。
【０００３】
図５に、従来の縦型の炭化珪素絶縁ゲート型半導体素子の断面を例示する。この半導体素子は、図６に示した炭化珪素基板を用いて作製される。この炭化珪素基板は、導電性を有する炭化珪素のｎ+型基板１０１上に、ｎ型のエピタキシャル成長層１０２およびｐ型のエピタキシャル成長層１０３がCVD法により成膜されたものである。この基板の表面には、局所的なイオン打ち込みと熱処理とにより、部分的にｎ+層１０４が形成されている。その結果、この炭化珪素基板には、表面から順に、ｎ+／ｐ／ｎの積層構造が形成されている。この積層構造には、さらに基板の表面からフォトリソグラフィーとエッチングとにより、トレンチ構造を実現するために、凹部１０５が形成されている。
【０００４】
基板上には、酸化処理により酸化珪素膜（酸化膜）１１０が形成される。酸化膜１１０は、エッチングされて、凹部の側面（トレンチ構造の壁面）１１１、凹部の底面（トレンチ構造の底面）１０９および凹部近傍の基板表面１０６を残して除去される。酸化膜１１０上には、ゲート電極１１２および絶縁膜１１６が形成される。また、基板１０１の両面には、ソース電極１１３およびドレイン電極１１４が形成される。ゲート電極１２に印加される電圧によってon／offされるチャンネル１１５は、ｐ型のエピタキシャル層１０３と酸化膜１１０との界面に形成される。
【０００５】
上記従来技術の内容は、例えば、Silicon Carbide; A Review of Fundamental Questions and Applications, edited by W.J.Choyke,H.Matsunami, and G.Pensl, Akademie Verlag 1997のVol.II pp.369-388 に開示されている。
【０００６】
【発明が解決しようとする課題】
炭化珪素は、結晶方位に対して酸化速度が異なる。例えば、α-SiC(0001)Si面は最も酸化速度の遅い面であり、この面が180度回転したα-SiC(000-1)C面は最も酸化速度が速い面である。このため、凹部が形成され、複数の異なる結晶方位に対応する表面を含む基板を酸化処理すると、形成される酸化膜（絶縁膜）の膜厚が異なることになる。酸化膜の膜厚がトレンチ構造内において一様でないと、ゲート電極から印加される電圧に応じて酸化膜内に生じる電界も不均一となる。
【０００７】
炭化珪素基板の表面がα-SiC(0001)Si面である場合には、良好な結晶性を有するエピタキシャル成長層が得られる。しかし、この表面を用いて絶縁ゲート型半導体素子を作製すると、図５に示したように、基板表面１０６およびトレンチ構造底面１０９に相対的に薄い酸化膜１１０が形成され、トレンチ構造壁面１１１に相対的に厚い酸化膜１１０が形成される。この状態では、トレンチ構造壁面１１１のチャンネル部分１１５上の酸化膜よりもトレンチ構造底面１０９上の酸化膜に大きな電界が印加されることとなる。このため、絶縁耐圧を確保するために必要な厚さの酸化膜をトレンチ構造底面に形成すると、さらに厚い酸化膜がチャンネル１１５近傍に形成され、その結果、ゲート電圧に対する素子のレスポンスの効率が悪くなるという問題があった。
【０００８】
その一方、素子のレスポンスを考慮してトレンチ構造壁面１１１における酸化膜１１０の膜厚を調整すると、トレンチ構造底面１０９における酸化膜１１０が薄くなり、素子の絶縁耐圧が低くなってしまう。
【０００９】
α-SiC(000-1)C面を用いて上記素子を作製すると、炭化珪素基板の表面およびトレンチ構造底面には厚い酸化珪素が、トレンチ構造壁面には薄い酸化珪素膜が形成される。この絶縁ゲート型半導体素子は、酸化珪素絶縁膜の厚さ分布という点では良いが、エピタキシャル成長層の結晶性がα-SiC(0001)Si面上に形成したエピタキシャル成長層に比べて悪くなる。このため、良好な半導体素子特性が実現できない。
【００１０】
このように、従来の絶縁ゲート型半導体素子では、良好な半導体素子特性を維持しながら、絶縁耐圧を高くすることが困難であった。
【００１１】
そこで、本発明は、良好な半導体素子特性を得るために好ましい炭化珪素基板の表面を用いながら、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子を提供することを目的とする。また、本発明の別の目的は、良好な半導体素子特性を維持しながら、絶縁耐圧を高くできる絶縁ゲート型半導体素子の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために、本発明の絶縁ゲート型半導体素子の製造方法は、β-SiCの(111)Si面またはα-SiCの(0001)Si面である炭化珪素基板の表面をエッチングして前記表面に凹部を形成する工程と、前記表面の上方から粒子線を照射することにより、少なくとも前記凹部の底面に損傷層を形成する工程と、前記炭化珪素基板を酸化雰囲気中で熱処理することにより、少なくとも前記凹部の側面と前記損傷層が形成された前記底面とに、前記凹部の側面上では薄く前記底面上では厚い酸化膜を形成する工程と、前記酸化膜上にゲート電極を形成する工程と、を含むことを特徴とする。
【００１３】
損傷層が形成された領域では、損傷を受けていない領域よりも酸化速度が速くなる。したがって、本発明の製造方法によれば、凹部底面における絶縁膜を厚く形成して絶縁耐圧を改善できる。
【００１４】
本発明の製造方法では、炭化珪素基板の表面が、β-SiCの(111)Si面またはα-SiCの(0001)Si面であることが好ましい。β-SiCの(111)Si面としては、立方晶である3C-SiCの(111)Si面が挙げられ、α-SiCの(0001)Si面としては、六方晶である4H,6Hなどや菱面体である15R-SiCのSi面が挙げられる。これらのSi面を用いると、良好な結晶性を有するエピタキシャル成長層を得ることができる。後述するように、本発明の製造方法を用いれば、上記基板表面を用いながらも、凹部の底面における絶縁膜の膜厚を凹部の側面における絶縁膜の膜厚よりも厚くできる。
【００１５】
本発明の製造方法では、炭化珪素基板が、第１導電型の炭化珪素板上に、第１導電型の層と第２導電型の層とをこの順に積層した多層構造を含むことが好ましい。第１導電型および第２導電型の層は、イオン打ち込み等により形成してもよいが、エピタキシャル成長層であることが好ましい。
【００１６】
本発明の製造方法では、凹部の側面と炭化珪素基板の表面とが８０度以上１２０度以下の角度をなすように、前記凹部を形成することが好ましい。損傷層の分布を適切に制御するためである。
【００１７】
本発明の製造方法では、凹部を形成した後であって粒子線を照射する前に、少なくとも前記凹部の側面にエピタキシャル膜を形成する工程をさらに実施してもよい。
【００１８】
本発明の製造方法では、粒子線として、電子線、放射線などを用いてもよいが、イオン線を用いることが好ましい。イオン線には、非金属元素のイオンを用いることが好ましく、さらに具体的には、珪素、酸素、窒素、水素および不活性ガスから選ばれる少なくとも１種が好適である。これらのイオンは、熱処理後、絶縁膜中に残存しにくいからである。イオンが珪素であれば、酸化珪素が形成される。
【００１９】
また、イオン線のエネルギーは、1keV以上10MeV以下が好ましい。また、イオンのドーズ量は1014cm-2以上が好ましい。
【００２０】
本発明の製造方法では、異なるエネルギーを有する粒子線を重ねて照射することが好ましい。各粒子線として、イオン線を用いる場合には、それぞれのイオン線のエネルギーを1keV以上10MeV以下の範囲から選択することが好ましい。また、本発明の製造方法では、炭化珪素基板を500℃以下に保ちながら粒子線を照射することが好ましい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら本発明の好ましい実施形態について説明する。
【００２７】
まず、図１(a)に示したように、例えばｎ+型炭化珪素基板１のα-SiC(0001)Si面上に、ｎ型エピタキシャル成長層２、ｐ型エピタキシャル成長層３をこの順に成長させる。次いで、部分的なイオン打ち込みおよび熱処理により、ｐ型エピタキシャル成長層３の表面にｎ+型層４を形成する。
【００２８】
こうして得た炭化珪素基板の表面を、図１（ｂ）に示したように、エッチングして凹部５を形成する。この凹部は、ｎ+型層４が形成された領域内に形成される。また、凹部は、好ましくはその底面（トレンチ構造底面）９がｎ型エピタキシャル成長層２内に存在するように形成される。
【００２９】
凹部の側面（トレンチ構造壁面）１１と基板表面６とがなす角度θは、８０度以上１２０度以下が好ましい。次工程において、基板表面６とトレンチ構造底面１１、特にトレンチ構造底面に高密度にイオン衝撃を導入しながら、トレンチ構造壁面１１のイオン衝撃を低密度に保つためである。
【００３０】
次に、図１(ｃ）に示したように、基板表面６の上方からイオン７を打ち込む。イオン線は、基板表面６に実質的に垂直な方向から照射される。このイオン線の照射により、照射損傷層８がトレンチ構造底面９および凹部近傍の基板表面６に形成される。
【００３１】
角度θを上記範囲とすると、イオン線の広がりを考慮しても、イオンはトレンチ構造壁面に対してはごく浅い角度でしか入射しない。したがって、この面については、イオン損傷も表面近傍にごく浅く形成されるだけである。θを８０度未満とすると、トレンチ構造壁面が庇となって、トレンチ構造底面へのイオン照射を部分的に遮るおそれがある。θが１２０度を超えると、トレンチ構造壁面にも照射損傷層が深く形成される場合がある。
【００３２】
イオン７としては、珪素、酸素、窒素、水素、またはヘリウム、ネオン、アルゴンなどの不活性ガスが好適である。複数の種類のイオンを用いてもよい。酸素イオンは、炭化珪素中に打ち込まれた後に残留していても、炭化珪素の酸化に寄与する。窒素、水素および不活性ガスは、炭化珪素中に打ち込まれた後に残留していても珪素原子や炭素原子と強い結合を形成することがないため、酸化膜（絶縁膜）の形成を阻害しにくい。
【００３３】
イオン線のエネルギーは1keV以上10MeV以下が好ましい。1keV未満のエネルギーでは、トレンチ構造底面９に厚い照射損傷層が形成されにくい。また、10MeVを超えるエネルギーを有するイオン線は形成自体が困難である。
【００３４】
２種類以上のエネルギーを有するイオン線を用いて多重打ち込みをすると良好な照射損傷層が得られる。高いエネルギーを有するイオン線の打ち込みにより形成される照射損傷層は、表面から深い部分に形成される。このように表面近傍の損傷状態が低い基板を酸化処理すると、損傷部分にまで酸化が到達しない限り、酸化膜が効率良く形成されない。しかし、上記のような多重打ち込みにより、表面から連続した照射損傷層を形成でき、その結果、厚い酸化膜を効率的に形成できる。
【００３５】
イオン７のドーズ量は1014cm-2以上が好ましい。ドーズ量が十分でないと、炭化珪素中に形成される照射損傷の密度が、効率的に酸化を進行できる程度には高くならないことがある。ドーズ量の上限は、特に制限されないが、1018cm-2程度が適当である。
【００３６】
イオンを打ち込みの際には、炭化珪素基板を500℃以下に保つことが好ましい。炭化珪素基板の温度が500℃を超えると、イオン照射中に照射損傷がアニールされてしまうおそれが生じる。
【００３７】
上記のようなイオン打ち込みにより、炭化珪素基板の表面に照射損傷層が形成される。照射損傷層における炭化珪素の損傷の程度は、本発明の目的が達成できる範囲で、炭化珪素の結晶状態における規則性が損なわれていればよい。しかし、照射損傷層は、実質的に非晶質層とみなせる層として形成することが好ましい。ここで、非晶質層とは、原子配列の周期性が実質的に観察されない層をいう。
【００３８】
引き続き、図１(d)に示すように、照射損傷層８を含んだ基板表面を酸化雰囲気で熱処理して、絶縁膜として酸化膜１０を形成する。原子配列の規則性が損なわれている照射損傷層では、結晶状態における炭化珪素と比較して、熱処理による酸化が進行しやすい。このため、照射損傷層８が形成されている領域では、損傷を受けていない領域や損傷の程度が軽微である領域よりも、酸化膜の成長速度が速くなる。こうして、酸化膜１０は、トレンチ構造壁面１１上では薄く、トレンチ構造底面９および基板表面６上では厚く形成される。
【００３９】
トレンチ構造壁面における酸化膜の厚さt2に対する底面における酸化膜の厚さt1の比（t1／t2）は、１以上が好ましく、より好ましくは１．５以上である。また、形成可能な範囲を考慮すると、比（t1／t2）は１０以下が適当である。
【００４０】
なお、酸化雰囲気としては、炭化珪素が酸化できれば制限はなく、例えば酸素雰囲気が適用できるが、大気など酸素を含む雰囲気や水蒸気を含む雰囲気を用いてもよい。
【００４１】
さらに、図１(e)に示したように、酸化膜１０をパターニングし、ゲート電極１２、絶縁膜１６およびソース電極１３を順次形成する。ゲート電極１２は、トレンチ構造壁面および底面に沿って成膜された酸化膜１０上に形成される。このゲート電極を覆うように、さらに絶縁膜１６が形成される。ソース電極１３は、予め形成されたｎ+型層４と接するように形成される。一方、炭化珪素基板の他方の表面にはドレイン電極１４が形成される。ソース電極１３およびドレイン電極１４は基板を挟み込むように縦型に配置されている。なお、これらの各電極および絶縁膜の形成には、従来用いられてきた方法を適用できる。例えば、絶縁膜１６は、酸化珪素膜や窒化珪素膜をCVD法などにより形成すればよい。
【００４２】
図１(e)に示した絶縁ゲート型半導体素子では、トレンチ構造底面９上の酸化膜がトレンチ構造壁面１１上の酸化膜よりも厚く形成されている。したがって、チャンネル部分１５に効率的にゲート電極１２による電界を印加しながら、必要な絶縁耐圧（例えば400V以上）を確保しやすい。なお、ここで、絶縁耐圧とは、素子がoff状態での漏れ電流が１００μAになるソース・ドレイン間電圧をいい、上記形態では、ゲート電極とドレイン電極との間の耐圧に実質的に依存する。
【００４３】
上記の製造工程において、凹部を形成した状態（図１(b)）の後、イオンを打ち込む（図１(c)）前に、トレンチ構造壁面１１にさらにエピタキシャル成長層を形成してもよい。この場合は、酸化処理後にトレンチ構造壁面に形成される酸化膜１０がエピタキシャル成長層の酸化により得られることとなって好ましい結果が得られる。特に、エピタキシャル成長層をｐ型以外とすると、酸化膜内のトラップ準位などに起因する電荷密度が低く保たれるため、さらに良好なMOS特性が得られる。追加のエピタキシャル成長層１７を形成してから酸化処理して得た絶縁ゲート型半導体素子の断面の例を図２に示す。
【００４４】
従来は、α-SiCの(0001)Si面に形成したトレンチ構造では、トレンチ構造壁面の酸化膜の膜厚が、底面の膜厚よりも相対的に厚くなるという問題があった。しかし、上記で説明した本発明の一形態によれば、上記Si面に形成された酸化膜の膜厚を、この面にほぼ垂直となるトレンチ構造の壁面に形成された酸化膜の膜厚よりも厚くできる。
【００４５】
なお、本発明は上記で説明した形態に限られず、特に、適用できる基板表面、粒子線、凹部の形状、各層や基板の導電型などは上記に限定されない。例えば凹部の断面形状は、矩形ではなくＵ字形などであっても構わない。
【００４６】
【実施例】
（実施例１）
以下、図１(a)〜図１(e)と同様にして、絶縁ゲート型半導体素子を作製した。まず、3×1018cm-3の濃度で窒素をドープしたｎ型の6H-SiCにおける(0001)Si面（[11-20]方向４度オフカット）の炭化珪素基板を用意した。表面洗浄後、この基板表面に、5×1015cm-3で窒素をドープしたｎ型エピタキシャル成長層を６μmの厚みとなるように形成し、さらにこの層の上に、2×1017cm-3でAlをドープしたｐ型エピタキシャル成長層を2μmの厚みとなるように形成した。次いで、このｐ型エピタキシャル成長層の表面から、200keVのエネルギーで窒素のイオン打ち込みを局所的に行い、熱処理して表面にｎ+層を形成した。なお、窒素のドーズ量は5×1015cm-2とした。
【００４７】
この6H-SiC(0001)Si面を用いた積層基板を、CF4とO2の混合気体を用いたRIEでエッチングし、深さ３μmの略Ｕ字型の凹部を形成した。こうして形成したトレンチ構造の壁面と基板表面とのなす角度（図１(b)におけるθ）は、ほぼ９０度であった（誤差５度以内）。
【００４８】
さらに、積層基板の表面の上方から酸素イオンを打ち込んだ。酸素イオンは、150keVのイオンと30keVのイオンとをそれぞれ1×1015cm-2のドーズ量で多重に打ち込んだ。このとき、基板は水冷により100℃以下に保持した。こうして、低温に保たれた基板表面に照射損傷による非晶質化した損傷層を形成した。この損傷層は、実質的には、トレンチ構造近傍の基板表面領域とトレンチ構造底面とに選択的に形成されている。
【００４９】
こうして損傷を導入した基板を酸化処理炉に導入し、1100℃、3時間の条件でウェット酸化した。この酸化により、照射層を含む基板表面およびトレンチ構造底面では280nmの酸化膜が形成された。一方、トレンチ構造壁面における酸化膜の厚さは100nmであった。
【００５０】
引き続き、図１(e)と同様の構造となるように、ソース電極、ドレイン電極、ゲート電極などを形成した。ゲート電極はポリシリコン膜として形成し、さらにソース電極およびドレイン電極は、Niのオーミック電極を堆積させ、熱処理して形成した。また、ゲート電極とソース電極とを絶縁する絶縁膜は、CVD法により形成した。こうして絶縁ゲート型半導体素子を完成した。
【００５１】
一方で、イオン打ち込みを省略した点を除いては、上記と同様にして絶縁ゲート型半導体素子を形成した。この半導体素子の絶縁耐圧は、イオン打ち込みを行って作製した上記半導体素子（絶縁耐圧400V以上）の1/2以下であった。なお、イオン打ち込みを行わない場合、トレンチ構造底面における酸化膜の膜厚は30nm程度であって、トレンチ構造壁面における酸化膜の膜厚よりも薄かった。
【００５２】
また、上記と同様にして、β-SiC(111)、,4Hα-SiC(0001)および15R-SiCの各Si面について半導体素子を作製したところ、上記と同様、酸化膜の膜厚の分布を調整できることが確認された。また、最上層のｎ+層を、イオン打ち込みではなくエピタキシャル成長により形成しても特性改善の効果が確認できた。また、上記エピタキシャル成長層の多層構造をイオン打ち込みにより形成しても同様に特性は改善した。また、酸素イオンに代えて、珪素、窒素、水素または不活性ガスを用いても同様の効果が得られた。
【００５３】
（実施例２）
本実施例では、図２に示した構造と同様の断面を有する絶縁ゲート型半導体素子を作製した。すなわち、本実施例では、基本的な作製工程を実施例１と同様としながら、RIEによる凹部形成の後、酸素イオンを打ち込む前に、凹部表面にエピタキシャル成長層を形成した。
【００５４】
具体的には、基板をＣＶＤエピタキシャル成長装置に導入し、その表面に1015cm-3で窒素をドープしたｎ型エピタキシャル成長層を厚さが50nmとなるように形成した。この追加のエピタキシャル成長層は、トレンチ構造壁面、トレンチ構造底面およびトレンチ構造近傍を含む表面に、ほぼ同様の厚さで形成された。
【００５５】
このように、少なくともトレンチ構造壁面を含む領域に追加エピタキシャル成長層を形成してから、実施例１と同様の条件により、イオン打ち込みおよび酸化処理を行った。トレンチ構造底面および基板表面では、イオン打ち込みにより、追加エピタキシャル成長層は高密度のイオン衝撃を受け、酸化処理により全体が酸化膜となった。このため、酸化処理後には、実質的にはトレンチ構造壁面にのみ追加エピタキシャル成長層が残存することとなった。
【００５６】
追加エピタキシャル成長層を形成してから酸化処理を行って得た絶縁ゲート型半導体素子は、トレンチ構造壁面のチャンネル部に、低濃度のｎ型エピタキシャル成長層が酸化して形成された酸化膜が形成されている。このため、実施例１と同じく絶縁耐圧が向上するばかりではなく、実施例１のようにｐ型の炭化珪素を酸化して酸化膜を形成した場合よりも、トラップ準位などの密度が低く保たれ、良好なMOS特性が得られた。特に、実施例２による絶縁ゲート型半導体素子のチャンネル移動度は、実施例１による素子のチャンネル移動度に対し、２０％以上大きな値を示した。このように、追加エピタキシャル成長層を形成すれば、良好な炭化珪素半導体／酸化珪素絶縁体界面が形成され、高移動度のチャンネルが得られることが確認された。
【００５７】
なお、本実施例では、窒素ドープのｎ型追加エピタキシャル成長層を形成したが、追加エピタキシャル成長層はこれに限られず、ｐ型以外のエピタキシャル成長層でなければ、上記と同様、高いチャンネル移動度が実現できることも確認できた。
【００５８】
（実施例３）
さらに、適切なイオンのドーズ量について検討を行った。図３は、上記と同様の6H-SiCの４度オフ(0001)Si面に、30ｋeVで酸素イオンを打ち込んだときの、ドーズ量と欠陥密度との関係を示す図である。欠陥密度はRBSにより測定した。図４は、上記と同様、6H-SiCの４度オフ(0001)Si面に、30ｋeVで酸素イオンまたはネオンイオンを打ち込んだときの、ドーズ量と得られた酸化膜の膜厚との関係を示す図である。なお、打ち込んだイオンは18Ｏ+および20Ne+である。図３と図４との対比から、イオンの打ち込みにより導入された欠陥量が酸化膜の膜厚に直接寄与していることが確認できる。
【００５９】
また、酸素イオンはネオンイオンよりも厚い酸化膜の形成により効果的である。図３および図４に示したように、イオンのドーズ量には、イオン種などに応じた好ましい範囲が存在する。一般に好ましいイオンのドーズ量は1015cm-2以上1018cm-2以下である。特に上記条件で酸素イオンを打ち込む場合に好ましいドーズ量は1016cm-2以上1018cm-2以下、同じくネオンを打ち込む場合に好ましいドーズ量は1017cm-2以上1018cm-2以下である。
【００６０】
【発明の効果】
以上説明したとおり、本発明によれば、良好な半導体素子特性を得るために好ましい炭化珪素基板の表面を用いながらも、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子が提供できる。本発明は、高い耐圧と大きい電流容量とを備え、大電力用に適した縦型の絶縁ゲート型半導体素子の特性を改善するものとして、当該技術分野において、極めて大きな利用価値を有する。
【図面の簡単な説明】
【図１】  本発明の製造方法を素子の断面により示す工程図である。
【図２】  本発明の絶縁ゲート型半導体素子の一形態を示す断面図である。
【図３】  本発明の一実施形態におけるイオンのドーズ量と炭化珪素に導入される欠陥密度との関係を示す図である。
【図４】  本発明の一実施形態におけるイオンのドーズ量と酸化処理により得られる酸化膜の厚さとの関係を示す図である。
【図５】  従来の絶縁ゲート型半導体素子の断面図である。
【図６】  従来の絶縁ゲート型半導体素子に用いられてきた炭化珪素基板の断面図である。
【符号の説明】
１  炭化珪素基板（ｎ型基板）
２  ｎ型エピタキシャル成長層
３  ｐ型エピタキシャル成長層
４  ｎ+型層
５  凹部
６  基板表面
７  イオン
８  照射損傷層
９  トレンチ構造底面
１０  酸化膜
１１  トレンチ構造壁面
１２  ゲート電極
１３  ソース電極
１４  ドレイン電極
１５  チャンネル部
１６  絶縁膜
１７  追加エピタキシャル成長層
【図１】
0005116910.tif 000002
【図２】
0005116910.tif 000003
【図３】
0005116910.tif 000004
【図４】
0005116910.tif 000005
【図５】
0005116910.tif 000006
【図６】
0005116910.tif 000007