(57)【特許請求の範囲】
【請求項１】
半導体層の表面部に形成されるソース領域と、当該ソース領域とは離間して前記半導体層の表面部に形成されるドレイン領域と、前記半導体層の表面部に形成され、前記ソース領域に接続されるゲート酸化層と、前記半導体層の表面部に形成され、第１端部が前記ゲート酸化層に接続され、第２端部が前記ドレイン領域に接続されるＬｏｃｏｓ酸化層とを含む横型ＭＯＳトランジスタの製造方法であって、前記Ｌｏｃｏｓ層は、前記第１端部を含む第１領域と、前記第２端部を含む第２領域とを有しており、
前記第１領域を含み、第２領域を含まない領域を通じて前記半導体層に不純物を拡散する第１拡散工程と、
前記第１領域及び前記第２領域を含む領域を通じて前記半導体層に不純物を注入する第２拡散工程と、
前記第１領域及び前記第２領域をエッチングするエッチング工程と
を含む、横型ＭＯＳトランジスタの製造方法。
【請求項２】
前記第２拡散工程は、前記第１領域と接続される側の前記第２領域において、複数の異なるドーズ量で横方向に段階的に行われる、請求項１に記載の横型ＭＯＳトランジスタの製造方法。
【請求項３】
前記エッチング工程は、前記ゲート酸化層を作製する前に前記半導体層の表面に形成される犠牲酸化膜を除去するためのウェットエッチング工程である、請求項１又は２に記載の横型ＭＯＳトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型ＭＯＳ(Metal  Oxide  Silicon)トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
従来より、横型のパワーＭＯＳトランジスタにおいて、高耐圧特性を改善するために、Ｌｏｃｏｓ酸化膜の端部における電界強度を緩和すべく、端部の形状を緩やかにしたり、不純物濃度に勾配をつけることが行われている。
【０００３】
具体的には、ドレイン電極側のＬｏｃｏｓ酸化膜の端部をソース電極側の端部よりも大きく、かつ、端部が緩やかな勾配を有するようにするとともに、Ｌｏｃｏｓ酸化膜の端部の不純物濃度分布が拡散領域の不純物濃度分布と同様の緩やかな濃度勾配にされている。このような形状により、ドレイン取り出し領域となるｎ＋型の拡散領域に濃度勾配を設け、かつ、電流通過方向（断面における横方向）へ幅広く形成することにより、高電圧が印加されるドレイン電極側での耐圧特性における電界集中を緩和している。また、ドレイン領域での寄生抵抗を低減し、ＭＯＳトランジスタのオン抵抗を低減している（例えば、特許文献１参照）。
【特許文献１】特開２００３−３０９２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述のような横型ＭＯＳトランジスタでは、Ｌｏｃｏｓ酸化膜のドレイン電極側の端部（バーズビーク形状部）での耐圧特性における電界集中は緩和されるが、ソース電極側の端部では電界集中が緩和されていないという課題があった。
【０００５】
また、Ｌｏｃｏｓ酸化層のドレイン電極側の端部（バーズビーク形状部）がソース電極側の端部よりも大きく、かつ、端部が緩やかな勾配を有するようにするために、３回の酸化工程を必要としており、工程が複雑かつ製造コストが上昇するという課題があった。
【０００６】
そこで、本発明は、製造工程を追加せずに作製可能で、Ｌｏｃｏｓ酸化膜のソース電極側での耐圧特性における電界集中を緩和した横型ＭＯＳトランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一局面の横型ＭＯＳトランジスタの製造方法は、半導体層の表面部に形成されるソース領域と、当該ソース領域とは離間して前記半導体層の表面部に形成されるドレイン領域と、前記半導体層の表面部に形成され、前記ソース領域に接続されるゲート酸化層と、前記半導体層の表面部に形成され、第１端部が前記ゲート酸化層に接続され、第２端部が前記ドレイン領域に接続されるＬｏｃｏｓ酸化層とを含む横型ＭＯＳトランジスタの製造方法であって、前記Ｌｏｃｏｓ層は、前記第１端部を含む第１領域と、前記第２端部を含む第２領域とを有しており、前記第１領域を含み、第２領域を含まない領域を通じて前記半導体層に不純物を拡散する第１拡散工程と、前記第１領域及び前記第２領域を含む領域を通じて前記半導体層に不純物を注入する第２拡散工程と、前記第１領域及び前記第２領域をエッチングするエッチング工程とを含む。
【発明の効果】
【００１２】
本発明によれば、製造工程を追加せずに作製可能で、Ｌｏｃｏｓ酸化膜のソース電極側での耐圧特性における電界集中を緩和した横型ＭＯＳトランジスタ及びその製造方法を提供できるという特有の効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の横型ＭＯＳトランジスタ及びその製造方法を適用した実施の形態について説明する。
【００１４】
［実施の形態１］
図１は、実施の形態１の横型ＭＯＳトランジスタの断面構造を示す図である。
【００１５】
図１に示すように、実施の形態１の横型ＭＯＳトランジスタは、基板１００、ｎ−型活性層１０１、Ｌｏｃｏｓ（Local  Oxidation  of  Silicon）酸化膜１０２、ｎ−拡散層１０３、ｐ−拡散層１０４、ｎ−拡散層１０５、ゲート酸化層１０６、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、ｐ＋ボディ拡散層１０９、及びゲートポリサイド電極１１０を備える。
【００１６】
基板１００及びｎ−型活性層１０１は、シリコンウェハで構成される。このうち、ｎ−型活性層１０１は、シリコンウェハに不純物（典型的にはホスフィン（Ｐ））を拡散（注入）することにより、導電型がｎ−型にされるシリコン半導体層である。
【００１７】
Ｌｏｃｏｓ酸化層１０２は、ゲート酸化層１０６及びゲートポリシリサイド電極１１０が形成される前に、例えばシリコン窒化膜（ＳｉＮ）をマスクとして熱酸化処理によって形成されるシリコン酸化膜であり、シリコン半導体層であるｎ−型活性層１０１の内部に食い込んで成長されている。
【００１８】
このＬｏｃｏｓ酸化層１０２は、第１領域１０２ａと第２領域１０２ｂとを含む。第１領域１０２ａ及び第２領域１０２ｂは、ともにＬｏｃｏｓ酸化層１０２の一部をなす３次元領域であり、ｎ−拡散層１０３とｎ−拡散層１０５を作製するためにＬｏｃｏｓ酸化層１０２を通じて行われる拡散工程によって形成される互いに不純物濃度の異なる領域である。
【００１９】
第１領域１０２ａは、Ｌｏｃｏｓ酸化層１０２とゲート酸化層１０６の接続部となる第１端部（図中におけるＬｏｃｏｓ酸化層１０２の左端）を含み、第２領域１０２ｂは、Ｌｏｃｏｓ酸化層１０２とｎ＋ドレイン領域１０７との接続部である第２端部（図中におけるＬｏｃｏｓ酸化層１０２の右端）を含む。第１領域１０２ａは、Ｌｏｃｏｓ酸化層１０２の中でもｎ＋ソース領域１０８に近い領域である。これらの領域（１０２ａ、１０２ｂ）の不純物濃度については後述する。
【００２０】
ｎ−拡散層１０３は、ゲート酸化層１０６及びゲートポリシリサイド電極１１０が形成される前に、Ｌｏｃｏｓ酸化層１０２を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）することにより、導電型がｎ−型にされている拡散層である。このｎ−拡散層１０３は、Ｌｏｃｏｓ酸化層１０２とゲート酸化層１０６の接合部及びその両側を含む領域に形成される。不純物濃度は、後述する耐圧強度を実現できる程度の不純物濃度に設定される。
【００２１】
ｐ−拡散層１０４は、ゲート酸化層１０６及びゲートポリシリサイド電極１１０が形成される前に、ｎ−型活性層１０１の表面から不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、導電型がｐ−型にされている拡散層である。このｐ−型は、ｐ＋型よりも不純物濃度が低い領域である。不純物濃度は、後述する耐圧強度を実現できる程度の不純物濃度に設定される。
【００２２】
ｎ−拡散層１０５は、Ｌｏｃｏｓ酸化層１０２の全体と後にｎ＋ドレイン領域１０７が形成される領域とを通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）することにより、導電型がｎ−型にされている拡散層である。このｎ−拡散層１０５の不純物濃度は、後述する耐圧強度を実現できる程度の不純物濃度に設定される。
【００２３】
ゲート酸化層１０６は、ｐ−拡散層１０４及びｎ−拡散層１０５を形成した後に、熱酸化処理によって形成される酸化層である。このゲート酸化膜１０６の下に位置するｎ−拡散層１０３及びｐ−拡散層１０４には、ＭＯＳトランジスタのチャネル領域が形成される。
【００２４】
ｎ＋ドレイン領域１０７は、Ｌｏｃｏｓ酸化層１０２の第２端部（図中Ｌｏｃｏｓ酸化層１０２の右端）に隣接する領域でｎ−拡散層１０５の表面から不純物（典型的にはホスフィン（Ｐ））を拡散（注入）することにより、ｎ−拡散層１０５内に形成されるドレイン領域である。このｎ＋ドレイン領域１０７は、ｎ＋ソース領域１０８と同様に、ｎ−型よりも不純物濃度が高いｎ＋型に設定される領域である。
【００２５】
ｎ＋ソース領域１０８は、ｐ−拡散層１０４の一部の領域（図中におけるゲートポリサイド電極１１０の左端近傍の領域）に不純物（典型的にはホスフィン（Ｐ））を拡散（注入）することにより、導電型がｎ＋型にされている。なお、ｎ＋型は、ｎ−型よりも不純物濃度が高い領域である。
【００２６】
ｐ＋ボディ拡散層１０９は、ｐ−拡散層１０４の表面から不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、導電型がｐ型にされている領域であり、ｐ−拡散層１０４を接地電位に保持するためのｐ＋型の拡散層である。このｐ＋ボディ拡散層１０９は接地されており、Ｐ−拡散層１０４は、ｐ＋ボディ拡散層１０９を介して接地される。
【００２７】
ゲートポリサイド電極１１０は、シリサイドとポリシリコンを積層構造にしたゲート電極である。シリサイドは、高融点金属あるいは遷移金属とシリコンを熱処理で合金化したものであり、例えば、ＷＳｉ２又はＭｏＳｉ２シリサイドを用いることができる。
【００２８】
ここで、実施の形態１の横型ＭＯＳトランジスタでは、Ｌｏｃｏｓ酸化層１０２の第１端部（図中左端）を含む第１領域１０２ａの厚さが、同第２端部（図中右端）を含む第２領域１０２ｂよりも薄くされている。
【００２９】
実施の形態１の横型ＭＯＳトランジスタの製造工程では、ｎ−拡散層１０３を作製するために不純物を拡散する第１拡散工程と、ｎ−拡散層１０５を作製するために不純物を拡散する第２拡散工程とが第１領域１０２ａにおいて重複して行われる。このため、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａは、第２領域１０２ｂよりも不純物濃度が高くされる。
【００３０】
図２は、不純物のドーズ量とエッチングレートの関係を示す特性図である。この特性図に示すように、拡散工程における不純物のドーズ量が増大すると、層内の不純物濃度が上昇し、これに比例してエッチングレートも略線形的に増大する。これは、層内の不純物が増大することにより、層内における原子の結合力が低下し、エッチングされ易くなるためである。このため、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａは、第２領域１０２ｂよりもエッチングレートが速い酸化層になる。
【００３１】
このようなエッチングレートの違いを利用し、後述する犠牲酸化膜（製造工程の途中で、図１中におけるゲート酸化層１０６と同じ位置に形成される酸化膜）をエッチングする段階において、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａの方が第２領域１０２ｂよりも多くエッチングされるため、第１領域１０２ａが第２領域１０２ｂよりも薄くされる。
【００３２】
図３は、実施の形態１の横型ＭＯＳトランジスタの製造工程を示す図である。
【００３３】
まず、図３（ａ）に示すように、シリコンウェハで構成される基板１００及びｎ−型活性層１０１の上に、バッファ酸化層と窒化シリコン層（ＳｉＮ）を形成する。窒化シリコン層とバッファシリコン層については、Ｌｏｃｏｓ酸化層１０２を形成する領域内をエッチングにより除去しておく。
【００３４】
図３（ｂ）は、Ｌｏｃｏｓ酸化層１０２を形成した状態を示す図である。図３（ａ）に示す状態に続いて、窒化シリコン層をマスクとして熱酸化処理を行い、マスクである窒化シリコン層とバッファシリコン層を除去する。これにより、図３（ｂ）に示すようにｎ−型活性層１０１の上の所望の領域にＬｏｃｏｓ１０２が形成される。Ｌｏｃｏｓ酸化層１０２は、ｎ−型活性層１０１に食い込むように形成される。これにより図３（ｂ）の構造が得られる。
【００３５】
図３（ｃ）は、第２拡散工程が終了した状態を示す図である。図３（ｂ）に示す状態に続いて、Ｌｏｃｏｓ酸化層１０２の第１端部（図中の左端）を含む領域においてｎ−型活性層１０１及びＬｏｃｏｓ酸化層１０２を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）する第１拡散工程を行うことにより、ｎ−型活性層１０１内にｎ−拡散層１０３を形成する。この第１拡散工程により、Ｌｏｃｏｓ酸化層１０２の一部の領域（ｎ−拡散層１０３の上に位置する領域）にも不純物が注入される。この領域が第１領域１０２ａとなる。
【００３６】
なお、第１拡散工程は、例えば、ドーズ量が３．０×１０１２（atoms/cm2）で行われる。
【００３７】
また、このｎ−拡散層１０３に隣接する領域（図中左側の領域）において、ｎ−型活性層１０１の表面から不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、ｐ−拡散層１０４が形成される。
【００３８】
さらに、Ｌｏｃｏｓ酸化層１０２の全体と、Ｌｏｃｏｓ酸化層１０２の右側に隣接するｎ−型活性層１０１とを含む領域において、Ｌｏｃｏｓ酸化層１０２及びｎ−型活性層１０１を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）する第２拡散工程を行うことにより、ｎ−型活性層１０１内にｎ−拡散層１０５を形成する。
【００３９】
これにより、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａには、第１拡散工程に加えて第２拡散工程によっても不純物が注入され、第２領域１０２ｂには、第２拡散工程のみによって不純物が注入される。以上で図３（ｃ）の構造が得られる。
【００４０】
このような第１拡散工程と第２拡散工程は、同一のチャンバ内において行われるため、エッチングレートの異なるＬｏｃｏｓ酸化層１０２の第１領域１０２ａと第２領域１０２ｂとを製造コストを上昇させることなく作製することができる。
【００４１】
なお、第２拡散工程は、例えば、ドーズ量が８．０×１０１１（atoms/cm2）で行われる。これにより、第１領域の不純物濃度は７．０×１０１６（atoms/cm3）、第２領域の不純物濃度は４．０×１０１６（atoms/cm3）となる。
【００４２】
図３（ｄ）は、犠牲酸化膜のウェットエッチングが終了した状態を示す図である。図３（ｃ）の状態に続いて、表面全体を熱酸化しすることにより、犠牲酸化膜を形成する。犠牲酸化膜は、ウェットエッチングにより除去される。
【００４３】
実施の形態１の横型ＭＯＳトランジスタの製造工程によれば、トランジスタの製造工程において必然的に行われている犠牲酸化膜のウェットエッチングにより、Ｌｏｃｏｓ酸化層１０２のエッチングも行う。
【００４４】
このエッチングでは、第１領域１０２ａと第２領域１０２ｂとの不純物濃度の相違に起因するエッチングレートの相違により、第１領域１０２ａは、第２領域１０２ｂよりも薄くされる。これにより図３（ｄ）の構造が得られる。
【００４５】
このように、実施の形態１の横型ＭＯＳトランジスタの製造工程によれば、新たな工程を追加することなく、Ｌｏｃｏｓ酸化層１０２のソース領域側の層厚を薄くすることができる。
【００４６】
なお、エッチングレートは、第１領域１０２ａと第２領域１０２ｂとの不純物濃度の相違により、例えば、第１領域１０２ａの方が第２領域１０２ｂよりも１．２倍程度速くなるように設定される。
【００４７】
図３（ｅ）は、ゲート酸化層１０６を形成した後の状態を示す。図３（ｄ）に示すように、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａ及び第２領域１０２ｂをエッチングした後に、熱酸化処理によって素子全体にゲート酸化層１０６を形成する。これにより図３（ｅ）の構造が得られる。
【００４８】
図３（ｆ）は、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、ｐ＋ボディ拡散層１０９、及びゲートポリサイド電極１１０を形成した状態を示す。図３（ｅ）に示す状態に続いて、第２領域１０２ｂの右側に隣接するｎ−拡散層１０５に不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ドレイン領域１０７を形成する。
【００４９】
また、これに次いでゲートポリサイド電極１１０を形成する。ゲートポリサイド電極１１０は、ｎ＋ドレイン領域１０７及びｎ＋ソース領域１０８を作製するためのｐ−拡散層１０４上の領域と、Ｌｏｃｏｓ酸化層１０２の横方向長さにおけるｎ＋ドレイン領域１０７を作製する側の約２／５を被覆しないように形成される。ゲートポリサイド電極１１０は、素子全体にゲートポリサイド層を形成した後に、マスクを用いたエッチング処理を行うことによって作製される。
【００５０】
また、ゲートポリサイド電極１１０の左端に隣接する領域において不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ソース領域１０８を形成する。
【００５１】
さらに、このｎ＋ソース領域１０８の左側に隣接する領域において不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、ｐ−拡散層１０４内にｐ＋ボディ拡散層１０９を形成する。
【００５２】
以上により、図３（ｆ）に示す横型ＭＯＳトランジスタが完成する。なお、実際の素子として利用するためには、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、及びｐ＋ボディ拡散層１０９の上に存在するゲート酸化層１０６は除去される（この状態を図４に示す）。また、ここには、図示しないが、ｎ＋ドレイン領域１０７とｎ＋ソース領域１０８の上にドレイン電極及びソース電極が形成されるとともに、ゲートポリサイド電極１１０、ドレイン電極、及びソース電極を絶縁するための絶縁層が形成される。
【００５３】
図４は、実施の形態１の横型ＭＯＳトランジスタの構造と耐圧強度分布を示す図である。図４に示す横型ＭＯＳトランジスタは、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、及びｐ＋ボディ拡散層１０９の上に存在するゲート酸化層１０６が除去されている。
【００５４】
実施の形態１の横型ＭＯＳトランジスタは、Ｌｏｃｏｓ酸化層１０２のうち、ソース（ｎ＋ソース領域１０８）側にある第１領域１０２ａの方が第２領域１０２ｂよりも厚さが薄くされているため、ｎ＋ドレイン領域１０７に約１００（Ｖ）の電圧を印加し、ｎ＋ソース領域１０８を接地し、ゲートポリサイド層１１０に０（Ｖ）を印加した状態において（すなわち、ゲートをオフにした状態）において、図４に実線で示すような耐圧強度分布を示す。なお、比較のために、従来の横型ＭＯＳトランジスタのように、第１領域１０２ａが第２領域１０２ｂと同一の層厚に設定されている横型ＭＯＳトランジスタの耐圧強度分布を破線で示す。
【００５５】
図４に示すように、実施の形態１の横型ＭＯＳトランジスタによれば、Ｌｏｃｏｓ酸化層１０２のソース領域側の層厚を薄くすることにより、耐圧が向上されるため、従来、課題となっていたＬｏｃｏｓ酸化層１０２のソース領域側における電界の集中を緩和することができる。
【００５６】
また、このように電界の集中を緩和するための構造を有するＬｏｃｏｓ酸化層１０２は、製造工程の追加を行うことなく、トランジスタの製造工程において必然的に行われている犠牲酸化膜のウェットエッチングによって作製される。このため、新たな製造工程を追加することなく作製可能で、製造コストの上昇を抑制することができる。
【００５７】
また、図４に示すように電界の集中を緩和できる耐圧強度分布を有する横型ＭＯＳトランジスタは、Ｌｏｃｏｓ酸化層１０２の横方向長さを増大させることなく、ｎ＋ソース領域１０８に近い側の第１領域１０２ａの厚さを薄くすることによって実現されるため、平面視におけるトランジスタの面積を増大することなく、横型ＭＯＳトランジスタを低コストで提供することができる。
【００５８】
なお、基板１００は、ＳＯＩ(Silicon  On  Insulator)ウェハの絶縁層の上に形成された半導体層であってもよい。
【００５９】
［実施の形態２］
図５は、実施の形態２の横型ＭＯＳトランジスタの断面構造と電界強度分布を示す図である。実施の形態２の横型ＭＯＳトランジスタは、製造工程で第２拡散工程を行わないため、実施の形態１の横型ＭＯＳトランジスタで示したｎ−拡散層１０５を備えない。これは、ｎ−拡散層１０５を形成しなくても、ｎ−型活性層１０１があれば、ｎ＋ドレイン領域１０７とｎ＋ソース領域１０８との間にチャネル領域は形成されるからである。また、第２拡散工程を行わないことにより、第１領域１０２ａ及び第２領域１０２ｂの不純物濃度も実施の形態１とはそれぞれ異なる。その他は実施の形態１の横型ＭＯＳトランジスタと同一であるため、重複説明を避け、以下では相違点についてのみ説明する。
【００６０】
図６は、実施の形態２の横型ＭＯＳトランジスタの製造工程を示す図である。この製造工程は、ｎ−拡散層１０５を作製するための第２拡散工程を備えない点以外は、図３に示す実施の形態１の横型ＭＯＳトランジスタの製造工程と同一である。
【００６１】
このため、図６（ａ）乃至図６（ｃ）に示す工程は、図３（ａ）乃至図３（ｃ）と同一であるので、その説明を省略する。
【００６２】
図６（ｄ）は、犠牲酸化膜を除去するためのウェットエッチングが終了した状態を示す図である。図６（ｃ）に示す状態では、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａには、第１拡散工程による不純物が注入されており、第２領域１０２ｂには、不純物は注入されていない。これにより、第１領域１０２ａ及び第２領域１０２ｂの不純物濃度は実施の形態１の場合とは異なるが、第１領域１０２ａは、第２領域１０２ｂよりも不純物濃度が高く、エッチングレートが速い状態になっている。
【００６３】
例えば、第１拡散工程は、ドーズ量が３．０×１０１２（atoms/cm2）で行われ、第１領域の不純物濃度は５．０×１０１６（atoms/cm3）となる。
【００６４】
図６（ｃ）の状態に続いて、後にゲート酸化層１０６を形成する領域に、犠牲酸化膜を形成しておく。この犠牲酸化膜を除去するためにウェットエッチングにより、Ｌｏｃｏｓ酸化層１０２もエッチングされる。このとき、第１領域１０２ａと第２領域１０２ｂとの不純物濃度の相違に起因するエッチングレートの相違により、第１領域１０２ａは、第２領域１０２ｂよりも薄くされる。これにより図６（ｄ）の構造が得られる。
【００６５】
図６（ｅ）は、ゲート酸化層１０６を形成した後の状態を示す。図６（ｄ）に示すように、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａ及び第２領域１０２ｂをエッチングした後に、ゲート酸化層１０６を形成する。
【００６６】
図６（ｆ）はｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、ｐ＋ボディ拡散層１０９、及びゲートポリサイド電極１１０を形成した状態を示す。図６（ｅ）に示す状態に続いて、第２領域１０２ｂの右側に隣接するｎ−型活性層１０１に不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ドレイン領域１０７を形成する。
【００６７】
また、これに次いでゲートポリサイド電極１１０を形成する。ゲートポリサイド電極１１０は、ｎ＋ドレイン領域１０７及びｎ＋ソース領域１０８を作製するためのｐ−拡散層１０４上の領域と、Ｌｏｃｏｓ酸化層１０２の横方向長さにおけるｎ＋ドレイン領域１０７を作製する側の約２／５を被覆しないように形成される。ゲートポリサイド電極１１０は、素子全体にゲートポリサイド層を形成した後に、マスクを用いたエッチング処理を行うことによって作製される。
【００６８】
また、ゲートポリサイド電極１１０の左端に隣接する領域において不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ソース領域１０８を形成する。
【００６９】
さらに、このｎ＋ソース領域１０８の左側に隣接する領域において不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、ｐ−拡散層１０４内にｐ＋ボディ拡散層１０９を形成する。
【００７０】
以上により、図６（ｆ）に示す横型ＭＯＳトランジスタが完成する。なお、実際の素子として利用するためには、図５に示すように、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、及びｐ＋ボディ拡散層１０９の上に存在するゲート酸化層１０６は除去される。また、ここには、図示しないが、ｎ＋ドレイン領域１０７とｎ＋ソース領域１０８の上にドレイン電極及びソース電極が形成されるとともに、ゲートポリサイド電極１１０、ドレイン電極、及びソース電極を絶縁するための絶縁層が形成される。
【００７１】
このように、実施の形態２の横型ＭＯＳトランジスタは、Ｌｏｃｏｓ酸化層１０２のソース領域側の層厚を薄くすることにより、耐圧が向上されるため、従来、課題となっていたＬｏｃｏｓ酸化層１０２のソース領域側における電界の集中を緩和することができる。
【００７２】
また、このように電界の集中を緩和するための構造を有するＬｏｃｏｓ酸化層１０２は、新たな製造工程の追加を行うことなく実現される。このため、製造コストの上昇を抑制することができる。
【００７３】
［実施の形態３］
図７は、実施の形態３の横型ＭＯＳトランジスタの断面構造と電界強度分布を示す図である。実施の形態３の横型ＭＯＳトランジスタは、製造工程において第２拡散工程が複数のドーズ量で段階的に行われることにより、実施の形態１における第１領域１０２ａと第２領域１０２ｂとの間に、第３領域１０２ｃが形成される点が実施の形態１と異なる。その他は実施の形態１の横型ＭＯＳトランジスタと同一であるため、重複説明を避け、以下では相違点についてのみ説明する。
【００７４】
図８は、実施の形態３の横型ＭＯＳトランジスタの製造工程を示す図である。この製造工程は、第２拡散工程が複数のドーズ量で段階的に行われる点以外は、図３に示す実施の形態１の横型ＭＯＳトランジスタの製造工程と同一である。
【００７５】
このため、図８（ａ）及び（ｂ）に示す工程は、図３（ａ）及び（ｂ）と同一であるので、その説明を省略する。
【００７６】
図８（ｃ）は、第２拡散工程が終了した状態を示す図である。図８（ｂ）に示す状態に続いて、Ｌｏｃｏｓ酸化層１０２の第１端部（図中の左端）を含む領域においてｎ−型活性層１０１及びＬｏｃｏｓ酸化層１０２を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）する第１拡散工程を行うことにより、ｎ−型活性層１０１内にｎ−拡散層１０３を形成する。この第１拡散工程により、Ｌｏｃｏｓ酸化層１０２の一部の領域（ｎ−拡散層１０３の上に位置する領域）にも不純物が注入される。この領域が第１領域１０２ａとなる。
【００７７】
なお、第１拡散工程は、例えば、ドーズ量が３．０×１０１２（atoms/cm2）で行われる。
【００７８】
また、このｎ−拡散層１０３に隣接する領域（図中左側の領域）において、ｎ−型活性層１０１の表面から不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、ｐ−拡散層１０４が形成される。
【００７９】
次いで、第２拡散工程を段階的に行う。まず、第１段階目として、Ｌｏｃｏｓ酸化層１０２の略左半分の領域において、Ｌｏｃｏｓ酸化層１０２を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）する第２拡散工程を行うことにより、ｎ−型活性層１０１内にｎ−拡散層１１１を形成する。この第２拡散工程の第１段階目は、例えば、ドーズ量が１．０×１０１２（atoms/cm2）で行われる。
【００８０】
さらに、第２段階目として、Ｌｏｃｏｓ酸化層１０２の全体と、Ｌｏｃｏｓ酸化層１０２の右側に隣接するｎ−型活性層１０１とを含む領域において、Ｌｏｃｏｓ酸化層１０２及びｎ−型活性層１０１を通じて不純物（典型的にはホスフィン（Ｐ））を拡散（注入）する。この結果、ｎ−型活性層１０１内にｎ−拡散層１０５が形成される。
【００８１】
これにより、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａには、第１拡散工程に加えて第２拡散工程（第１段階目及び第２段階目の両方）によっても不純物が注入され、第３領域１０２ｃには、第２拡散工程の第１段階目及び第２段階目によって不純物が注入される。また、第２領域１０２ｂには、第２拡散工程の第２段階目のみによって不純物が注入される。以上で図８（ｃ）の構造が得られる。
【００８２】
このような第１拡散工程と第２拡散工程は、同一のチャンバ内において行われるため、エッチングレートの異なるＬｏｃｏｓ酸化層１０２の第１領域１０２ａ、第３領域１０２ｃ、及び第２領域１０２ｂとを製造コストを上昇させることなく作製することができる。
【００８３】
なお、第２拡散工程の第２段階目は、例えば、ドーズ量が８．０×１０１１（atoms/cm2）で行われる。これにより、第１領域１０２ａの不純物濃度は７．０×１０１６（atoms/cm3）、第３領域１０２ｃの不純物濃度は７．０×１０１６（atoms/cm3）、第２領域１０２ｂの不純物濃度は４．０×１０１６（atoms/cm3）となる。
【００８４】
図８（ｄ）は、犠牲酸化膜のウェットエッチングが終了した状態を示す図である。図８（ｃ）の状態に続いて、表面全体を熱酸化しすることにより、犠牲酸化膜を形成する。犠牲酸化膜は、ウェットエッチングにより除去される。
【００８５】
実施の形態１の横型ＭＯＳトランジスタの製造工程によれば、トランジスタの製造工程において必然的に行われている犠牲酸化膜のウェットエッチングにより、Ｌｏｃｏｓ酸化層１０２もエッチングされ、第１領域１０２ａ、第３領域１０２ｃ、及び第２領域１０２ｂの不純物濃度の相違に起因するエッチングレートの相違により、第１領域１０２ａは、第３領域１０２ｃよりも薄くされ、第３領域１０２ｃは第２領域１０２ｂよりも薄くされる。これにより図８（ｄ）に示すように層厚が段階的に設定される構造が得られる。
【００８６】
このように、実施の形態１の横型ＭＯＳトランジスタの製造工程によれば、新たな工程を追加することなく、Ｌｏｃｏｓ酸化層１０２のソース領域側の層厚を薄くすることができる。
【００８７】
図８（ｅ）は、ゲート酸化層１０６を形成した後の状態を示す。図８（ｄ）に示すように、Ｌｏｃｏｓ酸化層１０２の第１領域１０２ａ、第３領域１０２ｃ、及び第２領域１０２ｂをエッチングした後に、熱酸化処理によって素子全体にゲート酸化層１０６を形成する。これにより図８（ｅ）の構造が得られる。
【００８８】
図８（ｆ）は、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、ｐ＋ボディ拡散層１０９、及びゲートポリサイド電極１１０を形成した状態を示す。図８（ｅ）に示す状態に続いて、第２領域１０２ｂの右側に隣接するｎ−拡散層１０５に不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ドレイン領域１０７を形成する。
【００８９】
また、これに次いでゲートポリサイド電極１１０を形成する。ゲートポリサイド電極１１０は、ｎ＋ドレイン領域１０７及びｎ＋ソース領域１０８を作製するためのｐ−拡散層１０４上の領域と、Ｌｏｃｏｓ酸化層１０２の横方向長さにおけるｎ＋ドレイン領域１０７を作製する側の約２／５を被覆しないように形成される。ゲートポリサイド電極１１０は、素子全体にゲートポリサイド層を形成した後に、マスクを用いたエッチング処理を行うことによって作製される。
【００９０】
また、ゲートポリサイド電極１１０の左端に隣接する領域において不純物（典型的にはホスフィン（Ｐ））をさらに拡散（注入）することにより、不純物濃度を増大させ、ｎ＋ソース領域１０８を形成する。
【００９１】
さらに、このｎ＋ソース領域１０８の左側に隣接する領域において不純物（典型的には、ボロン（Ｂ））を拡散（注入）することにより、ｐ−拡散層１０４内にｐ＋ボディ拡散層１０９を形成する。
【００９２】
以上により、図８（ｆ）に示す横型ＭＯＳトランジスタが完成する。なお、実際の素子として利用するためには、ｎ＋ドレイン領域１０７、ｎ＋ソース領域１０８、及びｐ＋ボディ拡散層１０９の上に存在するゲート酸化層１０６は除去される（この状態を図４に示す）。また、ここには、図示しないが、ｎ＋ドレイン領域１０７とｎ＋ソース領域１０８の上にドレイン電極及びソース電極が形成されるとともに、ゲートポリサイド電極１１０、ドレイン電極、及びソース電極を絶縁するための絶縁層が形成される。
【００９３】
以上、本発明の例示的な実施の形態の横型ＭＯＳトランジスタ及びその製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【００９４】
【図１】実施の形態１の横型ＭＯＳトランジスタの断面構造を示す図である。
【図２】不純物のドーズ量とエッチングレートの関係を示す特性図である。
【図３】実施の形態１の横型ＭＯＳトランジスタの製造工程を示す図である。
【図４】実施の形態１の横型ＭＯＳトランジスタの構造と耐圧強度分布を示す図である。
【図５】実施の形態２の横型ＭＯＳトランジスタの断面構造と電界強度分布を示す図である。
【図６】実施の形態２の横型ＭＯＳトランジスタの製造工程を示す図である。
【図７】実施の形態３の横型ＭＯＳトランジスタの断面構造と電界強度分布を示す図である。
【図８】実施の形態３の横型ＭＯＳトランジスタの製造工程を示す図である。
【符号の説明】
【００９５】
１００  基板
１０１  ｎ−型活性層
１０２  Ｌｏｃｏｓ酸化膜
１０２ａ  第１領域
１０２ｂ  第２領域
１０２ｃ  第３領域
１０３  ｎ−拡散層
１０４  ｐ−拡散層
１０５  ｎ−拡散層
１０６  ゲート酸化層
１０７  ｎ＋ドレイン領域
１０８  ｎ＋ソース領域
１０９  ｐ＋ボディ拡散層
１１０  ゲートポリサイド電極
１１１  ｎ−拡散層
【図１】
0005211652.tif 000002
【図２】
0005211652.tif 000003
【図３】
0005211652.tif 000004
【図４】
0005211652.tif 000005
【図５】
0005211652.tif 000006
【図６】
0005211652.tif 000007
【図７】
0005211652.tif 000008
【図８】
0005211652.tif 000009