(57)【特許請求の範囲】
【請求項１】
半導体基板上に、素子と素子とを電気的に分離する絶縁膜を形成する半導体装置の製造方法であって、
半導体基板上にマスク層を形成する工程と、
前記マスク層をパターニングする工程と、
パターニングした前記マスク層を用いて基板上に溝幅の異なる第１の溝部および第２の溝部を形成する工程と、
前記基板上に塗布法によりシリコン絶縁膜を形成する工程と、
前記シリコン絶縁膜の一部をシリコン酸化膜に焼成する第１の焼成工程と、
マスク層より外側にある前記シリコン酸化膜をＣＭＰ法により除去して平坦化する平坦化工程と、
前記シリコン絶縁膜を焼成する第２の焼成工程と、
ゲート電極を形成する工程と
を備え、
前記第２の溝部は、前記第１の溝部より溝幅が小さく、
前記第２の焼成工程において、前記第２の溝部では、酸化種が前記シリコン絶縁膜内を溝の底部にまで拡散した状態で焼成を行い、
前記第２の焼成工程は、水蒸気雰囲気中での加熱工程と、不活性ガス雰囲気中での加熱工程とをこの順で有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の溝部は、前記第２の溝部より溝幅が大きく、前記第１の焼成工程において、前記第１の溝部では、酸化種が前記シリコン絶縁膜内を溝の底部にまで拡散した状態で焼成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記塗布法により形成された前記シリコン絶縁膜は、第１の溝部の開口領域において、前記マスク層上の平坦部より低い位置に平坦部を有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の焼成工程において、酸化種が前記マスク層にまで拡散しないように焼成し、前記平坦化工程において、前記シリコン絶縁膜に対するシリコン酸化膜の選択比が大きいスラリを用いて研磨することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記塗布法により形成された前記シリコン絶縁膜は、第２の溝部の開口領域において、前記マスク層上の平坦部とほぼ同じ高さに平坦部を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第２の焼成工程の後に、アンモニア溶液と弗酸溶液の混合溶液によりシリコン酸化膜をウェットエッチングする工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ型素子分離構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置における素子と素子とを電気的に分離するための絶縁膜（以下、「素子分離膜」ともいう。）は、ＨＤＰ−ＣＶＤ(High Density Plasma Chemical Vapor Deposition)法で、シリコン酸化膜を埋め込んで製造されている。この製造方法は、まず、シリコン基板上にシリコン酸化膜と、シリコン窒化膜とを順次堆積する。その後、リソグラフイ法とドライエッチング法により、所定の領域に溝を形成し、ＨＤＰ−ＣＶＤ法を用いてシリコン酸化膜を埋め込む。このとき、アスペクト比が５．０を越えるような微細な溝が存在すると、ＨＤＰ−ＣＶＤ法で埋め込んだシリコン酸化膜に空隙(Void）が発生してしまう。その後、シリコン窒化膜をストッパ膜としたＣＭＰ（Chemical Mechanical Polishing）法でシリコン酸化膜の表面を平坦化する。その後、ウェットエッチング法でシリコン窒化膜、シリコン酸化膜を順次除去する。
【０００３】
つぎに、基板表面を熱酸化法によって酸化して、イオン注入をする時のスクリーン膜（犠牲酸化膜）としてのシリコン酸化膜を形成し、イオン注入法によりウエル注入またはトランジスタのしきい値を決めるための注入を行なう。その後、再びウェットエッチング法でスクリーン膜としてのシリコン酸化膜を除去し、所定の膜厚のゲート酸化膜が形成される。上記のようにウェットエッチングを行なっているうちに、シリコン酸化膜内の空隙が表面に微細な開口として現れ、空隙によって生じた溝に、ゲート電極材料が埋まって、エッチング時に除去されないまま残ると、マイクロショートの原因となる。このようにＣＶＤによる埋め込み法は、膜を順次堆積する方法であるため、空隙（Void）が生じやすい。
【０００４】
近年、ＣＶＤ法に代わり、ＳＯＤ（Spin-On Dielectric）、すなわち塗布膜による分離溝の埋め込み方法が提案されている。ＳＯＤ法では、半導体装置の素子分離膜として、材料にポリシラザン（ＳｉＨ２ＮＨ)ｎを用いた膜を埋め込んで作製する。図４は、ＳＯＤ法により素子分離膜を形成する工程図である。この方法では、まず、図４（ａ）に示すように、シリコン基板４１上に、シリコン酸化膜４３と、シリコン窒化膜４４を順次堆積する。その後、リソグラフイ法とドライエッチング法により、所定の領域に溝を形成する。つづいて、ポリシラザンをジブチルエーテルに溶かした溶液を用いてスピンコートし、数１００℃のベーク処理で、溶媒であるジブチルエーテルを除去し、ポリシラザン膜４６を分離溝内に埋め込む。このとき、流体の塗布により分離溝を埋め込むため、原理的に空隙（Void）は発生しない。一方、この時点でのポリシラザン内の化学結合は弱いために、絶縁膜としてはもろく、不安定な状態にあり、放置すると、つぎのような加水分解反応が起こり、その一部分が少しずつシリコン酸化膜へと変化する。また、この膜は酸化膜としての結合力も弱く、アンモニアなどの不純物を多く含む。
ＳｉＨ2ＮＨ＋２Ｈ2Ｏ→ＳｉＯ2＋ＮＨ3＋２Ｈ2
したがって、水蒸気雰囲気中で熱処理をすることにより、酸化剤（水蒸気）を膜中に拡散させ、加水分解反応を強制的に進行させ、ポリシラザン膜をシリコン酸化膜へ変化させ、より安定な膜に焼成する。図４（ａ）は、この工程が終わった段階の断面図であり、ポリシラザン膜４６は薄く、焼成によりシリコン酸化膜４７に酸化した部分は濃く表現している。図４（ａ）に示すように、焼成の度合はパターンによって変化し、膜の表面からみて深いほど加水分解反応は進んでいない。一般に、酸化剤（水蒸気）の拡散は、時間とともに進行する。塗布後のポリシラザン膜のプロファイルにより、表面から遠い微細な分離溝パターンには、酸化剤（水蒸気）が十分に到達せず、加水分解反応が進まないために、結果的に焼成度においてパターン間で差が出る。一方、長時間、焼成を続ければ、表面から遠い微細な分離溝内のポリシラザンも焼成できる。このため、長時間の焼成を行なう場合が多いが、その場合は、大きな開口をもつ分離溝で酸化剤がＳｉ基板面まで到達して、素子分離側壁および分離底面でシリコンの酸化反応が進んでしまい、酸化膨張による形状変化で基板中に大きな応力をもたらし、素子特性を劣化させるので、所定量以上に焼成処理を進めることは好ましくない。
【０００５】
つぎに、シリコン窒化膜４４をストッパ膜とするＣＭＰ法でシリコン酸化膜４７の表面を平坦化する。図４（ｂ）は、この工程が終わった段階の断面図である。その後、熱燐酸を用いたウェットエッチング法でシリコン窒化膜４４を除去し、希弗酸を用いたウェットエッチング法でシリコン酸化膜４３を順次除去する。図４（ｃ）は、この工程が終わった段階の断面図であるが、希弗酸によるシリコン酸化膜のエッチングレートよりもポリシラザン膜のエッチングレートは速いため、シリコン酸化膜への変化が起こりにくい微細な分離溝パターンほどその上面が速くエッチングされる。
【０００６】
つぎに、基板表面を熱酸化法により酸化して、イオン注入をする時のスクリーン膜（犠牲酸化膜）としてのシリコン酸化膜（図示していない。）を形成し、イオン注入法によりウエル注入またはトランジスタのしきい値を決めるための注入を行ない、再び希弗酸によるウェットエッチング法でスクリーン膜であるシリコン酸化膜を除去する。このとき、焼成度の低いポリシラザン膜が速くエッチングされるため、微細な分離溝パターンほど、その上面が大きく後退する。その後、所定の膜厚のゲート酸化膜を形成した後、ゲート電極４８を形成する。図４（ｄ）は、この工程が終わった段階の断面図であり、上述のとおり、微細な分離溝パターンほど上面が後退し、大きな窪みとなっている。図５（ａ）に、この段階における平面図を示す。図５（ａ）において、ゲート電極５８上をＩＶＤ−ＩＶＤで切断したときの断面図が図４（ｄ）である。また、図５（ａ）において、ＶＢ−ＶＢで切断したときの断面図が図５（ｂ）であり、ＶＣ−ＶＣで切断したときの断面図が図５（ｃ）である。図５（ｂ）に示すように、窪みにゲート電極材料５９が埋まって、エッチング時に除去されないまま残り、隣接するゲート電極５８ａ，５８ｂ間におけるマイクロショートの原因となり、また、活性領域端でシリコン基板の角部が露出し、ゲート酸化膜のシンニング（Thinning）が起こり、信頼性が低下し、あるいはゲート電界の集中（フリンジング）が起こり、しきい値が低下しやすい。
【０００７】
一方、焼成をＣＭＰの後に行なう方法がある（特許文献１参照）。しかし、焼成前のスピンコート層は不安定な膜であり、Ｓｉ−Ｏ結合ではなく、Ｓｉ−Ｎ結合を多く含むポリシラザンを直接ＣＭＰ法で研磨するため、シリカ（ＳｉＯ2）やセリア（ＣｅＯ2）を砥粒とするシリコン酸化膜用のスラリは不適格であり、平坦化が難しい。実際に、ポリシラザン膜の研磨にこれらのスラリを使った場合のレートは、結合が弱いため著しく速いが、Ｓｉ−Ｎ結合を多く含む場所ではレートが下がるため、場所および膜の状態によってレートが不均一である。また、たとえＳｉＮ結合を含む膜を研磨しやすいようなスラリで研磨するとしても、素子分離形成時のマスク層として用いられるシリコン窒化膜をストッパ膜として研磨を止めることが難しく、素子分離膜の仕上がり膜厚を揃えることができない。
【特許文献１】特開２００４−１７９６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、基板上に埋め込まれる絶縁膜に空隙がなく、焼成のパターン依存性が小さく、絶縁膜の形状および膜厚のパターン依存性が小さい半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、半導体基板上に、素子と素子とを電気的に分離する絶縁膜を形成する半導体装置の製造方法であって、半導体基板上にマスク層を形成する工程と、マスク層をパターニングする工程と、パターニングしたマスク層を用いて基板上に溝幅の異なる第１の溝部および第２の溝部を形成する工程と、基板上に塗布法によりシリコン絶縁膜を形成する工程と、シリコン絶縁膜の一部をシリコン酸化膜に焼成する第１の焼成工程と、マスク層より外側にあるシリコン酸化膜をＣＭＰ法により除去して平坦化する平坦化工程と、シリコン絶縁膜を焼成する第２の焼成工程と、ゲート電極を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明の製造方法により素子分離膜を形成すると、素子分離膜内に空隙が生じないため、ゲート電極材料が取り込まれて、マイクロショートの原因となることがない。また、素子分離膜の形状および膜厚のパターン依存性が小さいため、素子特性のパターン依存性を小さくすることができる。
【発明を実施するための最良の形態】
【００１１】
半導体基板上に、シリコン窒化物などからなるマスク層を形成し、マスク層をパターニングした後、このマスク層を用いて基板上に溝幅の異なる第１の溝部および第２の溝部を形成する。つぎに、基板上に塗布法によりシリコン絶縁膜を形成し、第１の焼成工程により、シリコン絶縁膜の一部をシリコン酸化膜に改質し、その後、マスク層より外側にあるシリコン酸化膜をＣＭＰ法により除去して平坦化し、つづいて、第２の焼成工程により、シリコン絶縁膜をシリコン酸化膜に焼成し、その後、所定の膜厚のゲート電極を形成する。塗布法により基板上に絶縁膜を埋め込むため、原理的に空隙（Void）のない微細な素子分離膜を形成することができる。
【００１２】
基板へのシリコン絶縁材料の塗布は、均一なシリコン絶縁膜が容易に得られる点で、スピンコート法が好ましい。また、焼成には、熱酸化法以外にラジカル酸化法などの方法も使用することができるが、酸化種として水蒸気などを用いる方法が、比較的低温でも加水分解反応による酸化の進行が期待できる点で好ましい。
【００１３】
一般に、スピンコートした絶縁膜を焼成した後、ＣＭＰにより平坦化すると、焼成度にパターンによる影響が反映する。一方、焼成をＣＭＰによる平坦化後に行なうと、焼成前のスピンコート膜は、研磨後の洗浄液に容易に溶解するほど不安定な膜であり、研磨レートも速いため、ＣＭＰによる平坦化が困難である。本発明では、ＣＭＰの前と後の双方で焼成を行なうことにより、シリコン窒化膜をストッパ膜とする平坦性の高い研磨と、パターン間でバラツキが小さく均一な焼成を両立することができ、パターンによらずほぼ均一で窪みがなく、形状および膜厚がほぼ一定の微細素子分離膜を形成することができる。
【００１４】
第１の溝部は、第２の溝部より溝幅が大きく、第１の焼成工程においては、大きく開口する第１の溝部では、水蒸気などの酸化種がシリコン絶縁膜内を溝の底部にまで拡散した状態で焼成する態様が好ましい。この場合、焼成の度合はパターンによって異なる状態にあるが、つぎのＣＭＰによる研磨工程で除去する部分の大半は、完全にシリコン酸化膜に組成が変化しているため、パターンによらず研磨レートを一定に維持することができ、シリコン絶縁膜の仕上り膜厚を揃えることができる。また、未焼成の絶縁膜は、その後、第２の焼成工程において、微細分離部分を含めて、ほとんど全部が緻密なシリコン酸化膜に変化して安定な分離絶縁膜となる。
【００１５】
また、第１の焼成工程において、酸化種がマスク層にまで拡散しないように焼成し、つぎの平坦化工程において、窒素を含むシリコン絶縁膜に対するシリコン酸化膜の選択比が大きいスラリを用いて研磨する態様が好ましい。この場合、第１の焼成後、酸化種が塗布膜の途中まで進んだ状態であり、つづいて、ポリシラザンなどからなるシリコン絶縁膜に対するシリコン酸化膜の選択比が高いスラリとして、たとえば、セリア（ＣｅＯ2）を原料とするセリアスラリを用いてＣＭＰ法により研磨すると、焼成の程度が低く、加水分解が進んでいない部分は研磨レートが低下し、平坦化された状態で研磨を停止することができる。セリアスラリによる研磨は、シリコン窒化膜に対するシリコン酸化膜の選択比が非常に高いため、シリコン窒化膜をストッパ膜とする研磨により非常に高い平滑性が得られる。未焼成の絶縁膜は、その後、第２の焼成工程において、微細分離部分を含めてほとんど全部が緻密で安定なシリコン酸化膜に変化する。
【００１６】
大きく開口する第１の溝部に比べて、小さく開口する第２の溝部では、酸化種の拡散が遅く、焼成が進みにくい傾向がある。したがって、最終的に焼成の程度においてパターン間で差がなく、微細分離部も含めて、ほとんど全部が緻密で安定なシリコン酸化膜となるようにするため、第２の焼成工程において、小さく開口する溝部でも酸化種がシリコン絶縁膜内を溝の底部にまで拡散した状態で焼成する態様が好ましい。
【００１７】
図７に示すように、塗布法により形成されたシリコン絶縁膜７６は、開口の大きい第１の溝部の開口領域Ｉにおいて、マスク層７４上の平坦部Ａ、Ｃより低い位置に平坦部Ｂを有する。マスク層（シリコン窒化膜７４）の上面から溝の底部までの深さをｄとするとき、開口の大きい第１の溝部は、シリコン絶縁膜７６の厚さによっても異なるが、通常は、幅Ｗ1が深さｄの２倍程度以上である場合が多い。
【００１８】
一方、シリコン絶縁膜７６は、開口領域ＩＩにおいて、最深部が曲面状の空孔部Ｄを有するが、開口領域ＩＩＩにおいては開口の小さい第２の溝部の開口幅Ｗ3のように開口幅がさらに小さくなると、やがて空孔部は認められなくなり、マスク層７４上の平坦部Ａ、Ｃとほぼ同じ高さの平坦部Ｅを有する。第２の溝部は、シリコン絶縁膜７６の厚さによっても異なるが、通常は、幅Ｗ2が深さｄの２倍程度以下である場合が多く、たとえば、半導体チップ内の最小微細分離部などが該当する。
【００１９】
第２の焼成工程の後に、アンモニア溶液と弗酸溶液の混合溶液（バッファード弗酸溶液）によりシリコン酸化膜をウェットエッチングする態様が好ましい。かかるエッチング工程を備えることにより、たとえ焼成の程度に差が生じても、焼成後の塗布膜と、熱酸化により形成されたシリコン酸化膜との間でエッチングレートの差が小さくなり、塗布膜の相対的なエッチングレートが下がるため、エッチング後の形状にパターン間の差が生じにくくなる。
【００２０】
したがって、本発明によれば、窪みにゲート電極材料が埋め込まれて、エッチング時に除去されないまま残留し、マイクロショートが起こるなどのトラブルを回避できる。さらに、素子分離膜が大きく後退し、活性領域端でシリコン基板の角部が露出して、ゲート酸化膜のシンニング（Thinning）が起こつて、信頼性の低下を招いたり、ゲート電界の集中（フリンジング）が起こって、しきい値が低下するなどの問題を回避できる。
【００２１】
実施例１
図１を用いて、本発明の半導体装置の製造方法について説明する。まず、シリコン基板上に、熱酸化法でシリコン酸化膜を膜厚５〜２０ｎｍ形成した後、ＬＰ−ＣＶＤ(Low Pressure Chemical Vapor Deposition）法でシリコン窒化膜を膜厚５０〜２００ｎｍ堆積し、マスク層を形成する。つぎに、リソグラフィ法とドライエッチング法により、シリコン窒化膜とシリコン酸化膜からなるマスク層をパターニングした後、このマスク層を用いてシリコン基板を深さ２００〜４００ｎｍ掘り下げて、図１（ａ）に示すように、シリコン基板１上に、シリコン酸化膜３とシリコン窒化膜４を備え、素子分離膜を形成したい所定の領域に溝を形成した。
【００２２】
その後、エッチングダメージ層の除去のために、溝の側壁および底面を熱酸化法で５〜２０ｎｍ酸化し、品質の良いシリコン酸化膜（図示せず。）でシリコン基板を覆うのが好ましい。つぎに、ポリシラザンをジブチルエーテルに溶かした溶液をスピンコート法により塗布し、１００〜２００℃で１〜５分程度のベーク処理を行ない、溶媒のジブチルエーテルを除去し、絶縁膜としてポリシラザン膜６を分離溝内に埋め込んだ。この操作は、流体の塗布により分離溝を埋め込む操作であるため、原理的に空隙（Void）は発生しない。図１（ａ）は、この工程が終わった段楷での断面図である。この時点でのポリシラザン内の化学結合は弱いために、絶縁膜としてはもろくて不安定な状態である。このため、水蒸気雰囲気中で熱処理をして、つぎの加水分解反応を起こさせて、シリコン酸化膜へ変化させる。
ＳｉＨ2ＮＨ＋２Ｈ2Ｏ→ＳｉＯ2＋ＮＨ3＋２Ｈ2
このとき、まず、４００〜６００℃の水蒸気雰囲気中で熱処理をするが、酸化剤である水蒸気が絶縁膜内を溝の底部にまで拡散した状態で焼成する。図２に、シリコン基板２１上に、シリコン酸化膜２３と、シリコン窒化膜２４を形成した後、ポリシラザン膜２６をスピンコートした後、熱処理をしたときのポリシラザン膜２６の焼成状態を例示する。熱処理の初期状態を図２（ａ）に、中期状態を図２（ｂ）に、また、後期状態を図２（ｃ）に表す。図２における領域２０は、加水分解反応を進行させるのに十分な酸化剤濃度を有する領域を表す。本実施例では、図２（ｂ）の状態よりは酸化剤を拡散させ、図２（ｃ）に近い状態にまで熱処理する。このような熱処理により、大きく開口する溝部においては、シリコン基板面にちょうど到達する程度にまで酸化剤が拡散するように、また、その他の領域においては、シリコン窒化膜２４の表面近くに到達する程度に酸化剤が拡散するように熱処理時間などの条件を調整する。たとえば、５００〜６００℃の温度で、１０〜３０分間の処理をする。
【００２３】
その後は、窒素などの不活性ガス雰囲気中で、６００℃以上の高温、たとえば９００〜１１００℃で３０〜９０分の熱処理をすることで加水分解反応を進行させる。さらに、余剰の酸化剤および発生したアンモニアを系外に拡散させて膜中から除去し、最終的に、図１（ｂ）に示すように、微細分離領域以外の大部分の領域において、ポリシラザン膜６が緻密なシリコン酸化膜７へ変化し、安定な膜となる。図１（ｂ）では、完全に焼成されていないポリシラザン膜は薄い色、焼成によりシリコン酸化膜に変化した部分は濃い色で表現している。このように焼成の度合いは、パターンによって異なるが、つぎのＣＭＰによる研磨工程で除去する部分の大半は、完全にシリコン酸化膜７に組成変化している。
【００２４】
つぎに、シリコン窒化膜４をストッパ膜として、ＣＭＰ法により、マスク層より外側にあるシリコン酸化膜７を除去して、基板の表面を平坦化する。このとき、シリコン窒化膜４に対する選択比を高くとるために、セリア（ＣｅＯ2）スラリを用いて研磨することが望ましいが、焼成度が低く、窒素を多く含むポリシラザン膜に対しては研磨レートが下がるため、研磨レートが低下しないように、シリカスラリを用いるのが好ましい。図１（ｃ）は、この工程が終わった段階の断面図である。このとき、微細分離部の表面には、焼成度が低く、加水分解反応が不完全なポリシラザン膜の一部が露出している。
【００２５】
つづいて、再度、水蒸気雰囲気中で焼成して加水分解し、微細分離部もほぼ完全にシリコン酸化膜へと変化させる。このときも、まず４００〜６００℃の水蒸気雰囲気中で熱処理をし、やはり酸化剤の拡散がちょうど塗布膜の膜厚程度以下の範囲で起こるようにするために、たとえば、５００〜６００℃の温度で１０〜３０分程度の処理をする。その後は、窒素などの不活性ガス雰囲気中で、６００℃以上の高温、たとえば、９００〜１１００℃で３０〜９０分間の熱処理をし、加水分解反応を完全に進行させ、余剰の酸化剤および発生したアンモニアを系外に拡散させて膜中から除去する。これにより、最終的に、ポリシラザン膜６は、微細分離部を含めてほとんど全てが緻密なシリコン酸化膜７へと変化し、安定な分離絶縁膜となる。図１（ｄ）は、この工程が終わった段階の断面図である。
【００２６】
つぎに、熱燐酸を用いたウェットエッチング法でシリコン窒化膜４を除去し、希弗酸を用いたウェットエッチング法でシリコン酸化膜３を順次除去する。その後、基板表面を熱酸化法によって焼成することで、イオン注入をする際のスクリーン膜（犠牲酸化膜）としてのシリコン酸化膜（図示せず。）を形成する。つぎに、イオン注入法によりウエル注入またはトランジスタのしきい値を決めるための注入を行ない、再び希弗酸によるウェットエッチング法でスクリーン膜としてのシリコン酸化膜を除去する。ここまでのウェットエッチングでは、エッチングレートがパターンによらずほぼ均一であるため、微細な分離溝パターンを含めて全てのパターンで分離膜厚がほぼ均一で、端部の形状もパターンによらずほぼ等しい素子分離膜が形成できる。その後、所定の膜厚のゲート酸化膜を形成した後、ゲート電極８を形成する。図１（ｅ）は、この工程が終わった段階の断面図である。
【００２７】
図６（ａ）にこの段階における平面図を示す。図６（ａ）において、ゲート電極６８上をＩＥ−ＩＥで切断したときの断面図が図１（ｅ）である。図６（ａ）において、ＶＩＢ−ＶＩＢで切断したときの断面図が図６（ｂ）であり、ＶＩＣ−ＶＩＣで切断したときの断面図が図６（ｃ）である。図５（ｂ）に示す場合と異なり、図６（ｂ）では、微細分離領域に窪みがなく、ゲート電極材料が窪みに埋まらないため、ゲート電極６８ａ，６８ｂ間においてマイクロショートが生じない。
【００２８】
シリコン酸化膜のウェットエッチングを行なう工程では、希弗酸に替えて、アンモニア溶液と弗酸溶液を混合したバッファード弗酸溶液をエッチング溶液に用いれば、焼成後のポリシラザン膜と熱酸化によって形成されたシリコン酸化膜との間のエッチングレートの差が小さくなる。したがって、相対的にポリシラザン膜のエッチングレートが下がるため、たとえ焼成度に若干の差があっても、エッチング後の形状にパターン間で差が生じにくくなる。
【００２９】
このようにウェットエッチングによるシリコン酸化膜７の上面における後退量が、パターンによらずほぼ均一であるため、微細な分離溝パターンで大きな窪みが発生することがない。このため、ゲート酸化膜のシンニングによる信頼性の低下や、ゲート電界の集中（フリンジング）によるトランジスタのしきい値の低下が生じにくい。
【００３０】
実施例２
図３を用いて、本発明の半導体装置の製造方法について説明する。図３（ａ）までの工程は、実施例1と同様であり、シリコン基板３１上に、シリコン酸化膜３３と、シリコン窒化膜３４とからなるマスク層を形成した後、溝を形成する。また、実施例１と同様に、水蒸気雰囲気中で熱処理をしてつぎのような加水分解反応を起こし、ポリシラザン膜３６をシリコン酸化膜へ変化させる。
ＳｉＨ2ＮＨ＋２Ｈ2Ｏ→ＳｉＯ2＋ＮＨ3＋２Ｈ2
熱処理は、まず４００〜６００℃の水蒸気雰囲気中で行なうが、酸化剤の拡散が、塗布膜の膜厚よりも小さい範囲でのみ起こるように、すなわち、図２（ａ）に示すように、酸化剤を拡散させる。したがって、活性領域上においては、シリコン窒化膜２４にも酸化剤が到達していない程度に熱処理時間などの条件を調整する。熱処理条件としては、たとえば、４００〜５００℃の温度で５〜１０分とする。その後、窒素などの不活性ガス雰囲気中で６００℃以上の高温、たとえば、９００〜１１００℃で３０〜９０分熱処理をすることで加水分解反応を進行させ、余剰の酸化剤および発生したアンモニアを系外に拡散させて膜中から除去する。図３（ｂ）は、この工程が終わった段階での断面図であり、焼成されていないポリシラザン膜３６は白い色、焼成によりシリコン酸化膜に変化した部分は濃い色で表現している。このように、焼成が膜の途中まで進んだ状態であり、ポリシラザン膜のままで、変化していない部分には、多くの窒素を残留している。
【００３１】
つぎに、シリコン窒化膜に対するシリコン酸化膜の選択比が高いセリア（ＣｅＯ2）を原料とするスラリを用いてＣＭＰ法により、マスク層より外側にあるシリコン酸化膜を除去して、基板の表面を平坦化する。このとき、焼成度が低く、加水分解反応が進んでいない窒素を多く含むポリシラザン膜表面が露出すると、研磨レートが低下し、平坦化された状態で、研磨は停止する。図３（ｃ）は、この工程が終わった段階の断面図である。
【００３２】
つづいて、再度、水蒸気雰囲気中で熱処理をして加水分解し、ほとんど全ての部分を完全にシリコン酸化膜３７へと変化させる。たとえば、５００〜６００℃の温度で１０〜３０分間の処理をした後、窒素などの不活性ガス雰囲気中で、たとえば、９００〜１１００℃で３０〜９０分間、熱処理し、加水分解反応を完全に進行させる。これにより、最終的に、ポリシラザン膜３６は微細分離部を含めてほとんど全てが緻密なシリコン酸化膜３７へ変化し、安定な絶縁膜となる。図３（ｄ）は、この工程が終わった段階での断面図である。その後、再びセリアを原料とするスラリを用いてＣＭＰ法でシリコン窒化膜３４よりも上方にあるシリコン酸化膜を除去する。
【００３３】
セリアスラリによる研磨はシリコン窒化膜に対するシリコン酸化膜の選択比が非常に高く、シリコン窒化膜をストッパとする研磨を行なえば非常に高い平坦性が得られる。一方で、焼成度が低いポリシラザン膜では研磨速度が低下する。したがって２回目の焼成を行なうことで、研磨残が無く、かつ非常に平坦な研磨を行なうことができる。
【００３４】
つぎに、熱燐酸を用いたウェットエッチング法でシリコン窒化膜３４を除去し、希弗酸を用いたウェットエッチング法でシリコン酸化膜３３を順次除去する。その後、基板表面を熱酸化法によって焼成することで、イオン注入をする際のスクリーン膜（犠牲酸化膜）としてのシリコン酸化膜（図示せず。）を形成し、イオン注入法によりウエル注入またはトランジスタのしきい値を決めるための注入を行なった後に、再び希弗酸によるウェットエッチング法でスクリーン膜としてのシリコン酸化膜を除去する。ここまでのウェットエッチングでは、エッチングレートがパターンによらず均一であるため、微細な分離溝パターンを含めて全てのパターンで分離膜厚が均一で、端部の形状もパターンによらず等しい素子分離膜が形成できる。その後、所定の膜厚のゲート酸化膜を形成した後、ゲート電極３８を形成する。図３（ｅ）は、この工程が終わった段階の断面図である。
【００３５】
シリコン酸化膜のウェットエッチングを行なう工程では、希弗酸に替えて、アンモニア溶液と弗酸溶液を混合したバッファード弗酸溶液をエッチング溶液に用いることにより、焼成後のポリシラザン膜と熱酸化によって形成されたシリコン酸化膜との間のエッチングレートの差が小さくなる。そのため、相対的にポリシラザン膜のエッチングレートが下がるため、焼成度に若干の差があってもエッチング後の形状にパターン間で差が生じにくい。上記のように、ウェットエッチングにおけるシリコン酸化膜３７上面の後退量がパターンによらずほぼ均一であるため、微細な分離溝パターンで大きな窪みが発生することがない。したがって、ゲート酸化膜のシンニングによる信頼性の低下、およびゲート電界の集中（フリンジング）によるトランジスタのしきい値の低下を招きにくくなる。さらに、実施例１と比べて凹凸のある状態での焼成範囲を小さくしているため、２回の焼成において過剰に基板が酸化されて素子分離膜が膨張し、ストレスが発生することにより、素子特性が劣化することを防止できる。
【００３６】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００３７】
本発明によれば、溝幅が非常に狭い素子分離膜を形成することができるため、主として回路の線幅が１００ｎｍ以下のルールで描かれるような微細な半導体装置を広く製造することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の半導体装置の製造方法を示す工程図である。
【図２】ポリシラザン膜の焼成状態を示す模式図である。
【図３】本発明の半導体装置の製造方法を示す工程図である。
【図４】従来のＳＯＤ法により素子分離膜を形成する工程図である。
【図５】ゲート電極を形成した従来の半導体装置を示す図である。
【図６】ゲート電極を形成した本発明の半導体装置を示す図である。
【図７】本発明におけるシリコン絶縁膜の形成状態を示す模式図である。
【符号の説明】
【００３９】
１  シリコン基板、３，７  シリコン酸化膜、４  シリコン窒化膜、６  ポリシラザン膜、８  ゲート電極。
【図１】
0005116229.tif 000002
【図２】
0005116229.tif 000003
【図３】
0005116229.tif 000004
【図４】
0005116229.tif 000005
【図５】
0005116229.tif 000006
【図６】
0005116229.tif 000007
【図７】
0005116229.tif 000008