(57)【特許請求の範囲】
【請求項１】
配線基板の表面に半導体素子が実装された第１層の半導体装置と、接合手段を介して前記第１層の半導体装置の前記表面側に積層された第２層の半導体装置とを有する積層型半導体装置において、
前記接合手段は、前記第１層の半導体装置と前記第２層の半導体装置との間をはんだによって接合したはんだ接合部と、前記第１層の半導体装置と前記第２層の半導体装置との間を、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂によって接着固定した接着固定部であり、前記熱硬化性樹脂は、前記第１の配線基板が水平状態となる温度領域で完全硬化することを特徴とする積層型半導体装置。
【請求項２】
前記熱硬化性樹脂は、１５０℃以上１８０℃以下の温度で３０秒以上９０秒以下の時間加熱することにより完全硬化する樹脂であることを特徴とする請求項１記載の積層型半導体装置。
【請求項３】
前記熱硬化性樹脂は前記半導体素子の表面にのみ配置されていることを特徴とする請求項１または２記載の積層型半導体装置。
【請求項４】
前記熱硬化性樹脂は前記半導体素子の複数箇所に配置されていることを特徴とする請求項１または２記載の積層型半導体装置。
【請求項５】
前記熱硬化性樹脂は前記半導体素子の中央部から端部に向けて十字型に配置されていることを特徴とする請求項３記載の積層型半導体装置。
【請求項６】
互に積層して配置された第１層および第２層の半導体装置を有する積層型半導体装置の製造方法において、
前記第１層の半導体装置は配線基板の表面に半導体素子が実装されており、
第１層の半導体装置と第２層の半導体装置の間に、両半導体装置を接合するためのはんだおよび熱硬化性樹脂を介在させる工程と、
前記第１層および第２層の半導体装置を、前記第１層の半導体装置の配線基板が水平状態となる第１の温度に加熱して熱硬化性樹脂を硬化させる工程と、
前記第１層および第２層の半導体装置を、第１の温度よりも高い第２の温度に昇温させてはんだを溶融する工程と、
前記第１層および第２層の半導体装置を冷却し、前記はんだを硬化させる工程とを経ることを特徴とする積層型半導体装置の製造方法。
【請求項７】
熱硬化性樹脂の硬化温度は１５０℃以上１８０℃以下であり、加熱時間は３０秒以上９０秒以下であることを特徴とする請求項６記載の積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれ半導体素子を搭載した半導体装置が、少なくとも２層以上積み重ねられて三次元的に実装された積層型半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年では、デジタルカメラ、デジタルビデオカメラ等のデジタル機器の小型化が進み、より省スペースに各部品を実装することができる三次元実装が注目されている。三次元実装としては、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）として半導体素子を２層以上積み重ねたスタックドチップタイプや、半導体装置同士を２層以上積層した積層型半導体装置が知られている。
【０００３】
図７は、スタックドチップタイプの半導体パッケージを示すもので、配線基板５１上に大きな半導体素子５２と小さな半導体素子５３が順に積み重ねて搭載されている。配線基板５１と半導体素子５２、５３は、ワイヤボンド５４によって電気的接続されている。半導体素子５２、５３及びワイヤボンド５４は、封止樹脂５５により封止されている。
【０００４】
また近年、特開２００４−２８１９１９号公報（特許文献１）および特開２００４−３３５６０３号公報（特許文献２）等に開示された積層型半導体装置が脚光を浴びている。一般的な積層型半導体装置を図８に示す。配線基板１２１上にはＡＣＦ樹脂１２４を介して半導体素子１２２が実装されている。配線基板１２１上及び半導体素子１２２からなる半導体装置１０２の上に、半導体素子１３２が実装された配線基板１３１を封止樹脂１３３で封止した半導体装置１０３を積層したものである。半導体装置１０２の表面のランド１２３と、半導体装置１０３の裏面のランド１３３は、外部接続端子（はんだボール）１１１によりに接合されている。すなわち半導体装置１０２と半導体装置１０３は、はんだボール１１１により電気的に接続されている。また配線基板１２１の裏面には複数のランド１２５が設けられており、ランド１２５には外部接続端子（はんだボール）１１２が取り付けられている。
【０００５】
図９は、図８に示す積層型半導体装置を構成する半導体装置１０２と半導体装置１０３の接合工程を示す断面図である。まず、図９の（ａ）に示すように半導体装置１０２の表面のランド１２３の上にフラックス１２３ａを供給する。次に半導体装置１０２の上に半導体装置１０３をはんだボール１１１を介してマウントする。尚、はんだボール１１１は、予め半導体装置１０２の裏面に接合されている。半導体装置１０２の上に半導体装置１０３をマウントしたままの状態で、半導体装置１０２と半導体装置１０３をリフロー処理し、はんだボール１１１とランド１２３を接合する。次に、図９の（ｂ）に示すように、半導体装置１０２の裏面にはんだボール１１２を接合する。このようにして完成した積層型半導体装置を、図９の（ｃ）に示すマザーボード１０４に実装する。
【特許文献１】特開２００４−２８１９１９号公報
【特許文献２】特開２００４−３３５６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、半導体装置は、その構成部材である配線基板と半導体素子との熱膨張係数の違いや、個々の弾性率の違いにより容易に反りが発生してしまう。一般の半導体装置を例にとって説明する。図１０は、配線基板１２１にＡＣＦ樹脂１２４を介して半導体素子１２２が実装された一般的な半導体装置である。通常半導体装置は、図１０（ａ）に示すように、配線基板１２１、ＡＣＦ樹脂１２４、半導体素子１２２の線膨張係数の違いにより、半導体素子１２２を上にして凸状に反っている。これは、半導体装置１０２を製造する際に、加熱工程を経るため、その際の熱膨張係数の差により発生する。この反り量は各構成部材の仕様にもよるが、例えば配線基板１２１の厚みが０．４〜０．５ｍｍ、半導体素子１２２の厚みが０．１〜０．２ｍｍ、半導体装置１０２のサイズが１０〜１５ｍｍである場合には、配線基板１２１が４０〜５０μｍ程度反ることが確認されている。
【０００７】
また、配線基板１２１の反り量及び反り方向は、加熱温度により変化する。すなわち、室温（２３℃）において、図１０の（ａ）に示すように凸状に４０〜５０μｍ反っている場合、はんだ溶融温度である２２０℃では、図１０の（ｃ）に示すように、逆方向、すなわち凹状に２０〜３０μｍ反ることとなる。
【０００８】
このような半導体装置１０２の上に半導体装置１０３を接合して積層型半導体装置１を形成するときの様子を、図１１に示す。
【０００９】
まず図１１の（ａ）に示すように、半導体素子１２２側に凸状に４０〜５０μｍ反った半導体装置１０２の上に、半導体装置１０３がマウントされる。次に、はんだボール１１１を溶融するためのリフロー処理により２２０℃まで加熱されると、配線基板１２１は図１１（ｂ）に示すように凹状に２０〜３０μｍ反る。更に、この積層型半導体装置１を冷却すると、配線基板１２１は図１１（ａ）に示す凸状に戻ろうとする。しかしながら、はんだボール１１１で拘束されている端部は変形しないため、最終的に図１１（ｃ）に示すように、配線基板１２１はＷ型の形状をとることとなる。このような形状を有する積層型半導体装置１は、マザーボードへの実装工程におけるコプラナリティーの問題を生じ、接合不良を発生させることとなる。
【００１０】
すなわち、図１２に示すように、マザーボード１０４へ積層型半導体装置１をマウントする際、配線基板１２１の内側のはんだボール１１２は、マザーボード１０４のランド１４１へ接触しない状態となる。そのため、はんだが溶融してもマザーボード１０４と接合されず接続不良となってしまう。
【００１１】
また、積層型半導体装置１の配線基板１２１は、リフロー処理等により熱を加えられると、図１３に示すように、半導体装置１０２がＷ型から凹型に変形する。この際、配線基板１２１の変形量が大きいと、半導体素子１２２の直下のはんだボール１１２は潰されてしまい、隣り合うはんだ同士が接触し、ショートしてしまうこともある。また外周部においては、配線基板１２１とマザーボード１０４との距離が離れてしまい、はんだが伸長し、接続不良となることもある。
【００１２】
このような配線基板１２１の反り量は、配線基板の厚さが半分になると反り量は約２倍になることが確認されている。従って、半導体装置の小型化に伴い、配線基板の反りによる影響は大きくなっている。特に、積層型半導体装置は小型化が進んでおり、反りの問題が顕在化している。
【００１３】
また、特開２００４−３３５６０３号公報（特許文献２）には、図１４に示すように、半導体装置１０２と半導体装置１０３の間に接着材１２５を介在させた積層型半導体装置が開示されている。接着材１２５は半導体装置１０２と半導体装置１０３を精度良く位置決めすること、また、半導体装置間の剥離を抑止することを目的とするものである。そのため接着剤１２５は、はんだボール１１１が硬化した後に硬化させなければならない。従って接着材１２５は、はんだのリフロー処理においては硬化せず、リフロー後に硬化する熱可塑性の接着剤が使用されている。
【００１４】
しかしながら特開２００４−３３５６０３号公報における積層型半導体装置は、はんだを溶融するリフロー処理において発生する、配線基板１２１の反りを抑制することはできない。すなわち、半導体装置１０２の上に半導体装置１０３がマウントされる際には、半導体装置１０２は、半導体素子１２２を上にして凸状に反った状態となっている。そして、加熱されリフロー処理を施されると、この時の接着材１２５はまだ硬化はしていないため、配線基板１２１は、図１４の（ａ）に示すように凹状に反ることとなる。次に、半導体装置１０２は冷却され、所定の温度で接着剤１２５は硬化する。しかしながら、この時、配線基板１２１は、既に図１４の（ｂ）に示すように、Ｗ型に変形していることとなる。従って、前述の図１２、図１３に示した接合不良や、ショートの問題が発生する。
【００１５】
本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであって、積層される半導体装置の反り量を抑制し、はんだボール等の外部接続端子の接続不良を回避できる積層型半導体装置およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
上記の目的を達成するため、本発明の積層型半導体装置は、配線基板の表面に半導体素子が実装された第１層の半導体装置と、接合手段を介して前記第１層の半導体装置の前記表面側に積層された第２層の半導体装置とを有する積層型半導体装置において、前記接合手段は、前記第１層の半導体装置と前記第２層の半導体装置との間をはんだによって接合したはんだ接合部と、前記第１層の半導体装置と前記第２層の半導体装置との間を、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂によって接着固定した接着固定部であり、前記熱硬化性樹脂は、前記第１の配線基板が水平状態となる温度領域で完全硬化することを特徴としている。
【００１７】
また本発明は、互に積層して配置された第１層および第２層の半導体装置を有する積層型半導体装置の製造方法において、前記第１層の半導体装置は配線基板の表面に半導体素子が実装されており、第１層の半導体装置と第２層の半導体装置の間に、両半導体装置を接合するためのはんだおよび熱硬化性樹脂を介在させる工程と、前記第１層および第２層の半導体装置を、第１層の半導体装置の配線基板が水平状態となる第１の温度に加熱して熱硬化性樹脂を硬化させる工程と、前記第１層および第２層の半導体装置を、第１の温度よりも高い第２の温度に昇温させてはんだを溶融する工程と、前記第１層および第２層の半導体装置を冷却し、前記はんだを硬化させる工程とを経ることを特徴としている。
【発明の効果】
【００１８】
積層された少なくとも２個の半導体装置の熱ストレスによる反りを低減するために、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂を用いた接着固定部を設ける。これにより積層される半導体装置の反り量を抑制し、はんだボール等の外部接続端子の接続不良やショートを回避することができる。
【発明を実施するための最良の形態】
【００１９】
まず、本発明の基本的な考え方を説明する。図１０において説明したように、一般的な半導体装置は、室温（２３℃）において図１０（ａ）に示すように凸状に反っている。またこれをはんだの溶融する２２０℃に加熱すると、図１０（ｃ）に示すように、凹状に反ることとなる。従って、室温から２２０℃に加熱する途中において、必ず、図１０（ｂ）に示すように、ほとんど反りのない状態となっている。通常１５０℃〜１８０℃において、このほとんど反りのない状態となるものが多い。本発明では、このほとんど反りのない状態に着目し、このときの温度で、半導体装置１０２に半導体装置１０３を固定し実装するものである。
【００２０】
次に、本発明を実施するための最良の形態を図面に基づいて説明する。
【実施例】
【００２１】
図１に示すように、本実施例の積層型半導体装置１は、第１層の半導体装置２と第２層の半導体装置３を積層することにより構成される。第１層の半導体装置２は、配線基板２０上に形成されたランド２０ａと半導体素子２２のバンプ２２ａがＡＣＦ樹脂２３により接合されたものである。
【００２２】
第２層の半導体装置３は、配線基板１０上に半導体パッケージ３２ａ及び半導体パッケージ３ｂが実装されている。半導体素子３ａの裏面には配線層３１ａが形成されており、配線層３１ａに設けられたランド３４ａは、配線基板１０の表面に形成されたランド１０ｂと、はんだボール１２ａを介して接合されている。半導体素子３２ｂの裏面には緩衝材３３ｂと配線層３１ｂが形成されており、配線層３１ｂに設けられたランド３４ｂは、配線基板１０の表面に形成されたランド１０ｂと、はんだボール１２ｂを介して接合されている。配線基板１０の裏面にはランド１０ａが形成されており、はんだボール１１により、配線基板２０の表面のランド２０ｂと接合している。
【００２３】
ここで、配線基板１０と配線基板２０の接合方法は、熱圧着後、封止樹脂を流し込み硬化させて接合したもの、あるいは、超音波等により接合したものでもよい。また、外部接続端子として機能するはんだボール１１、１２ａ、１２ｂは、ＰＧＡやＬＧＡのように金属でもよい。
【００２４】
半導体素子２２と配線基板１０の間には、硬化温度が１５０℃〜１８０℃の温度で３０秒〜９０秒かけて完全に硬化する熱硬化性樹脂２５が配設されている。すなわち、第１層の半導体装置２と第２層の半導体装置３は、熱硬化性樹脂２５とはんだボール１１とによって接合されることとなる。熱硬化性樹脂２５は、はんだが溶融するリフロー処理温度２２０℃よりも低い硬化温度を有する熱硬化性樹脂を使用する。これにより熱硬化性樹脂２５の硬化は、リフロー処理の予備加熱工程において行うことができる。
【００２５】
また、熱硬化性樹脂２５は第１層の半導体装置２に搭載された半導体素子２２と配線基板１０のみを固着するものが望ましい。すなわち、第１層の半導体装置２の全面に熱硬化性樹脂２５を配置し、第２層の半導体装置３を貼り付けると、熱ストレスに対して熱硬化性樹脂２５は強固であるため、逆に配線基板１０、２０の応力が緩和されなくなってしまう可能性がある。またはんだボール１１とランド１０ａ及び２１ｂとの間に侵入し、接合不良を発生させる可能性もある。
【００２６】
また熱硬化性樹脂２５は後述するように、第１層の半導体装置２の反り量を低減した状態で固定するものであるため、比較的剛性の高いものを使用する必要がある。剛性が低いものを使用すると、第１層の半導体装置２の反りに追従してしまい、反りを抑制することが困難となってしまう。
【００２７】
また、一般的に反りにより発生する応力は半導体素子２２の端部もしくは中央部が大きくなるため、熱硬化性樹脂２５は半導体素子２２の全面に貼り付けるのではなく分散させて配置することが好ましい。図２は、第１層の半導体装置２を上方より見た模式図である。図２において熱硬化性樹脂２５は、半導体素子２２の４端部、中央部の合計５箇所に形成されている。また図３に示すように、半導体素子２２の中央部から端部に向けて十字型に形成してもよい。
【００２８】
すなわち図２および図３に示すように熱硬化性樹脂を分散させると、全面に熱硬化性樹脂を貼り付けるよりは、伸縮が抑制されることないため、応力集中が起こりにくくなり、接合不良等の不具合も発生しにくくなる。このような形態とすることにより、熱硬化性樹脂２５により発生する配線基板１０、２０の応力を抑制することが可能となる。特に、前述のように熱硬化性樹脂は剛性の高いものを使用している場合、応力の影響は顕著であり、図２、図３で示した形態を使用することが望ましい。
【００２９】
次に、積層型半導体装置１の製造方法について、図４および図５に基づいて説明する。
【００３０】
まず、図４の（ａ）に示すように、配線基板１０のランド１０ｂにはんだペースト１０ｃを印刷し、第２層の半導体装置３ａ、３ｂのはんだボール１２ａ、１２ｂをリフロー処理等により接合させる。その後、第１層の半導体装置２の表面のはんだボール１１と配線基板１０のランド１０ａを位置合わせしマウントする。そして、一般的なはんだのリフロー処理である予備加熱、本加熱を要するプロファイルのもとに熱印加を行い、はんだボール１１とランド１０ａを接合させる。熱硬化性樹脂２５は、リフロー処理の熱プロファイルである予備加熱中に完全硬化し、第１層の半導体装置２が配線基板１０に接着される。
【００３１】
つまり、熱硬化性樹脂２５は一般的なリフローの予備加熱である１５０℃〜１８０℃、３０秒〜９０秒間で硬化し、第１層の半導体装置２を配線基板１０に接着させる。ここで、リフロー処理中の第１層の半導体装置２の反り挙動と熱硬化性樹脂２５の役割を説明する。
【００３２】
マウント時は図４の（ｂ）に示すように第１層の半導体装置２の配線基板２０は、図１０（ａ）と同様に凸型に反っている。しかし、リフロー処理により熱が印加され１５０℃〜１８０℃になると、配線基板２０は図１０（ｂ）と同様に、図５の（ａ）に示すようにほぼフラットになる。本発明では、配線基板２０は１５０℃〜１８０℃で一旦フラットになることに着目し、配線基板２０がフラット状態で配線基板１０と固着させ、凹方向に反るのを抑制する。
【００３３】
その後、はんだ溶融温度である２２０℃で外部接続端子１１が溶融し、配線基板１０のランド１０ａとはんだに接合される。熱硬化性樹脂２５は熱硬化性であるため、一般的な鉛フリーのリフロー処理時のピーク温度である２４０℃まで温度が上昇しても、軟化することはない。従って、第１層の半導体装置２と配線基板１０はフラットな形状を維持したまま固定されている。
【００３４】
さらに、図５の（ｂ）に示すように、積層型半導体装置１をマザーボード４に実装する。この工程においても、熱硬化性樹脂２５によって配線基板１０と固着された第１層の半導体装置２はフラット状態で凹型に反ることはない。従って、隣り合う端子がショートしたり、はんだ形状の異形による接合強度の低下や信頼性の低下等の不具合を回避できる。
【００３５】
（シミュレーション）
次に、本発明の効果を確認すべくシミュレーションを実施した。その解析モデルおよび解析結果を以下に説明する。
【００３６】
図１の積層型半導体装置１のモデル化を行った。解析モデルの各材料の物性値は表１〜６に示す。表１は熱硬化性樹脂２５の物性値である。表２ははんだボール１１、１２ａ、１２ｂ、１３、及び配線基板１０の物性値である。表３は第１の半導体装置２を形成する配線基板２０、ＡＦＣ樹脂２３、半導体素子２２の物性値である。表４は半導体パッケージ３ａを形成する配線層３１ａ、半導体素子３２ａの物性値である。表５は半導体パッケージ３ｂを形成する配線層３１ｂ、半導体素子３２ｂ、緩衝材３３ｂの物性値である。表６ははんだボール１１、１２ａ、１２ｂ、１３の形状を示す値である。なお、解析モデルはＦｕｌｌモデルにて実施した。はんだは全ての半導体装置において立方体で、単純モデル化にて実施した。
【００３７】
配線基板１０、マザーボード４、第１層の半導体装置２、第２層の半導体装置３ａ、３ｂはそれぞれ個々のメッシュサイズでメッシングを行った。
【００３８】
配線基板２１、マザーボード４、配線基板１０はコア材、ビルトアップ材、ソルダーレジストの物性値を平均化して扱い各表に示す物性値を使用した。また、物性値は、線形解析のため、２３℃の値を使用した。
【００３９】
熱硬化性樹脂２５は図２に示すように、第１層の半導体装置２の半導体素子２２の上に設置した。設置場所は半導体素子２２の四隅と中央部にそれぞれ２．１６×２．１６×０．１２ｍｍのサイズのものを付着させた。
【００４０】
【表１】
0005116268.tif 000002
【００４１】
【表２】
0005116268.tif 000003
【００４２】
【表３】
0005116268.tif 000004
【００４３】
【表４】
0005116268.tif 000005
【００４４】
【表５】
0005116268.tif 000006
【００４５】
【表６】
0005116268.tif 000007
【００４６】
前記解析モデルにおいて、熱硬化性樹脂２５の有る積層型半導体装置１と、熱硬化性樹脂２５を介在させていない従来型の積層型半導体装置に対して解析を行った。それぞれ室温（２３℃）、及びはんだが硬化する温度である２２０℃での、配線基板２０の反り量を計算し、その結果を図６に示す。室温における積層型半導体装置とは、図５（ａ）に示すマザーボード４にマウントする前の積層型半導体装置を示す。また２２０℃における積層型半導体装置とは、図５（ｂ）に示すマザーボード４にマウントし、リフロー処理においてはんだボール１３を溶融させた状態の積層型半導体装置を示す。
【００４７】
反り量は配線基板２０の対角方向における値を、配線基板２０の中心を０としてプロットしたものである。熱硬化性樹脂２５を有する場合の配線基板２０のリフロー工程前の温度である２３℃の反り量を○、リフロー工程における温度である２２０℃での反り量を□で示した。また同様に熱硬化性樹脂のない場合の配線基板２０の２３℃の反り量を●、２２０℃での反り量を■で示した。
【００４８】
図６から、熱硬化性樹脂の無い配線基板２０の反り量は２３℃では凸状に４２μｍ、２２０℃では凹状に２３μｍであった。これに対し、熱硬化性樹脂２５を接着させた配線基板２０の反り量は２３℃で凸状に２１μｍ、２２０℃では凹状に１１μｍとなっている。すなわち熱硬化性樹脂を設けることにより、配線基板の反り量は半減していることが分かる。
【００４９】
【表７】
0005116268.tif 000008
【００５０】
ここで、図５における積層型半導体装置１をはんだボール１３によりマザーボード４に実装する際の反りによる影響を説明する。マザーボード４の表面に形成されたランド１４上には、はんだボールとの接合を容易にするため、あらかじめマザーボード４上に形成されたランド１４上にはんだペーストが塗られている。はんだペーストにより、積層型半導体装置とマザーボード４の間隔のばらつきを吸収することができる。印刷によりマザーボード４に転写されたはんだペーストの高さは、平均すると９０μｍ程度である。しかしながら、バラツキが大きく場合によっては、その高さが４０μｍ程度の場合もある。従って、配線基板２０の反り量が４０μｍ以上になると、図１２に示すように、マウント時に、配線基板２０の中心付近のはんだボールと、はんだペーストとが接触せず、接合不良が発生してしまう。
【００５１】
従って、表７からわかるように、熱硬化性樹脂１２２を使用することにより、配線基板１２１の反り量を４０μｍ以下とすることができ、はんだ接合の信頼性を大幅に向上させることができる。
【００５２】
なお、本発明において、１つの配線基板に実装される半導体素子の数や、積層される半導体装置の層数は、本実施例に限られるものでない。また半導体素子の実装される形態は、フィリップチップ実装や、スタックドパッケージや、シングルパッケージであってもかまわない。
【図面の簡単な説明】
【００５３】
【図１】実施例における積層型半導体装置を示す断面図である。
【図２】実施例における熱硬化性樹脂の貼り付け形状を示す平面図である。
【図３】実施例における熱硬化性樹脂の貼り付け形状を示す平面図である。
【図４】実施例における積層型半導体装置の製造工程の示す断面図である。
【図５】実施例における積層型半導体装置の製造工程の示す断面図である。
【図６】実施例におけるシミュレーションの結果を示すグラフである。
【図７】従来例における半導体装置を示す断面図である。
【図８】従来例における積層型半導体装置を示す断面図である。
【図９】従来例における積層型半導体装置の製造工程を示す断面図である。
【図１０】半導体装置の反りを説明する断面図である。
【図１１】従来例における積層型半導体装置の反りを説明する断面図である。
【図１２】従来例における積層型半導体装置の課題を説明する断面図である。
【図１３】従来例における積層型半導体装置の課題を説明する断面図である。
【図１４】従来例における積層型半導体装置の反りを説明する断面図である。
【符号の説明】
【００５４】
１  積層型半導体装置
２  第１層の半導体装置
３ａ、３ｂ  第２層の半導体装置
１０  配線基板
１１、１２ａ、１２ｂ、１３  外部接続端子
２１  配線基板
２２、３２ａ、３２ｂ  半導体素子
２５  熱硬化性樹脂
【図１】
0005116268.tif 000009
【図２】
0005116268.tif 000010
【図３】
0005116268.tif 000011
【図４】
0005116268.tif 000012
【図５】
0005116268.tif 000013
【図６】
0005116268.tif 000014
【図７】
0005116268.tif 000015
【図８】
0005116268.tif 000016
【図９】
0005116268.tif 000017
【図１０】
0005116268.tif 000018
【図１１】
0005116268.tif 000019
【図１２】
0005116268.tif 000020
【図１３】
0005116268.tif 000021
【図１４】
0005116268.tif 000022