(57)【特許請求の範囲】
【請求項１】
入力信号源と基準信号源に接続された２つのパルス幅変調回路を備え、該第１のパルス幅変調回路は前記入力信号源に接続され、該第２のパルス幅変調回路は信号反転回路を介して前記入力信号源に接続されると共に、該第１および該第２のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続され、該第１および該第２のパルス幅変調回路のそれぞれの出力をフィルタ回路を介して前記負荷に接続し、
前記第１および第２のパルス幅変調回路と前記フィルタ回路の間に第１および第２のパルス増幅回路を備え、
前記第１および第２のパルス増幅回路の少なくとも一方は、第１および第２のパルス増幅回路の差動出力信号に残存する高周波を低減させるために、前記負荷の異なる端子に印加される信号の内の少なくとも一方の信号の、立ち上がり時間と立ち下がり時間との少なくとも一方の時間の信号変化速度を遅く又は速くすることにより、前記負荷の異なる端子に印加される信号の遷移時間の相異が減少するように調整するタイミング調整回路を有し、
前記第１および第２のパルス増幅回路の少なくとも一方は、
電源と、前記電源の一端に第１主電極が接続された第１の半導体素子と、前記第１の半導体素子の第２主電極に第１主電極が接続され、前記パルス増幅回路に対応する前記パルス幅変調回路の出力信号が制御電極に入力される第２の半導体素子とを備え、
前記タイミング調整回路は、
前記第２の半導体素子の制御電極と前記第１の半導体素子の制御電極とに接続される第１コンデンサと、
前記第１の半導体素子の制御電極と前記第１の半導体素子の第１主電極とに接続される第２コンデンサとを有することを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、さらに、前記第１の半導体素子の第１主電極を抵抗を介して前記電源に接続することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家庭用電子機器や業務用電子機器に搭載されている音響増幅器や信号増幅器に用いられる増幅器（増幅回路）に関し、特に電子機器から発生する電磁妨害を抑制し、機器のコスト低減を可能とする増幅器（増幅回路）に関するものである。
【背景技術】
【０００２】
従来、スイッチング技術を用いたＤ級増幅回路が一般に知られている。増幅素子の電流を中間状態に制御するアナログ増幅回路とは異なり、スイッチング増幅素子をＯＮ／ＯＦＦさせることにより、増幅素子での余分な発熱を大幅に低減できる利点があり、家庭用オーディオ機器等に使われてきている。
【０００３】
例えば、図２９に示される特開平７−２２１５６４号公報に開示されたＤ級増幅器においては、入力信号源１ａの信号電圧ＶＩＮをＰＷＭ（パルス幅変調）回路１０ａを介してパルス信号に変換した後、パルス増幅回路５ａで増幅しＬＰＦ（低域通過フィルタ）７ａでパルス成分を除去して元の入力信号の周波数成分を取り出してスピーカーなどの負荷９ａに印加している。その際、パルス増幅回路５ａに与えられた電源電圧を有効に活用して高出力を得るべく、ＰＷＭ回路１０ａの出力パルスからインバーター６１ａを介して反転して得られた反転パルスを、パルス増幅回路６ａとＬＰＦ８ａを通して前記の負荷９ａの他端子に印加するＢＴＬ（Bridged Transless）方式を用いる増幅回路が多用されている。ＢＴＬ方式を用いることによって、負荷への実効印加電圧を２倍、出力電力を４倍にすることが可能である。例えば、図３０（ａ）に示す信号電圧ＶＩＮが図２９に示される従来回路に入力された場合、パルス増幅回路５ａに与えられた電源電圧をＶとすれば、図３０（ｂ）の実線に示す出力パルス電圧がパルス増幅回路５ａとパルス増幅回路６ａから負荷９ａの両端子に向けて出力され、ＬＰＦ７ａとＬＰＦ８ａを介して得られた信号周波数成分である出力電圧ＶＯ１（破線で示される）が負荷９ａに印加される。その際にＬＰＦ７ａとＬＰＦ８ａの間に印加される出力パルス電圧は、図示した通り＋Ｖと−Ｖの２値となり電源電圧Ｖの２倍の電圧変化幅となる。この出力パルス電圧をＬＰＦ７ａとＬＰＦ８ａを介して負荷９ａに加えることによって、図３０（ｂ）の破線に示される同じく電源電圧Ｖの２倍の電圧変化幅をもつ出力信号成分が負荷９ａに印加される。
【特許文献１】特開平７−２２１５６４号公報
【０００４】
一般にパルス電圧に伴って発生する電磁ノイズは、スピーカや電源ラインに電圧や電流として重畳される。従って、ノイズを低減するためには、これらのラインや回路、負荷であるスピーカーの回路部分を電磁シールド板で覆い尽くすか、ノイズ発生を阻止するフィルタ回路を回路の各部に挿入する必要がある。電磁シールド板は理想的には水も漏らさぬほどに密閉せねばならず、高価な板に加えてその実装人件費が大幅なコストアップを招いていた。フィルタ回路も発生のイズレベルが大きいほど、ノイズ周波数が高いほど高価な素子をふんだんに挿入せねばならず、大幅なコストアップの要因となっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のＤ級増幅回路においては、図３０（ｂ）に示すように出力パルス電圧の振幅が電源電圧Ｖの２倍と大きく、パルス増幅回路５ａとパルス増幅回路６ａの後段、およびその電源回路への配線などから輻射される不要輻射が大きくなる。パルスは高い周波数成分を有しているので、図３０（ｃ）に示す如く、出力パルスの周波数成分は非常に高い周波数まで広がっている。たとえＬＰＦ７ａとＬＰＦ８ａを用いて、負荷９ａに漏れ込むパルスの基本周波数成分から高調波成分を抑制しようとしても、ＬＰＦの周波数特性上、低次の高調波成分の抑制には限界がある。さらに、ＬＰＦやその前段の回路各部の電圧変化や電流変化に伴う輻射は抑制できず、高次の高調波成分ほどあらゆる空間経路を介して漏洩して、周辺機器や増幅器自体の誤動作やそれらにおけるノイズ発生の原因となる。また、パルス出力に伴う電磁不要輻射ノイズの発生を抑えるためには、パルス増幅回路の出力や電源系統、或いは増幅器全体に対してシールドを施したりフィルタ回路の挿入を多用せねばならず、このことが増幅器を大幅にコストアップさせる要因となっていた。
【０００６】
本発明の目的は、前述した従来技術の課題を解決し、電子機器から発生する電磁妨害を抑制しコスト低減を可能とする増幅器を提供することである。
【課題を解決するための手段】
【０００７】
前述した課題および目的を解決するために、本発明の増幅器では、入力信号源と基準信号源に接続された２つのパルス幅変調回路を備え、該第１のパルス幅変調回路は前記入力信号源に接続され、該第２のパルス幅変調回路は信号反転回路を介して前記入力信号源に接続されると共に、該第１および該第２のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続され、該第１および該第２のパルス幅変調回路のそれぞれの出力をフィルタ回路を介して前記負荷に接続し、前記第１および第２のパルス幅変調回路と前記フィルタ回路の間に第１および第２のパルス増幅回路を備え、前記第１および第２のパルス増幅回路の少なくとも一方は、第１および第２のパルス増幅回路の差動出力信号に残存する高周波を低減させるために、前記負荷の異なる端子に印加される信号の内の少なくとも一方の信号の、立ち上がり時間と立ち下がり時間との少なくとも一方の時間の信号変化速度を遅く又は速くすることにより、前記負荷の異なる端子に印加される信号の遷移時間の相異が減少するように調整するタイミング調整回路を有し、前記第１および第２のパルス増幅回路の少なくとも一方は、電源と、前記電源の一端に第１主電極が接続された第１の半導体素子と、前記第１の半導体素子の第２主電極に第１主電極が接続され、前記パルス増幅回路に対応する前記パルス幅変調回路の出力信号が制御電極に入力される第２の半導体素子とを備え、前記タイミング調整回路は、前記第２の半導体素子の制御電極と前記第１の半導体素子の制御電極とに接続される第１コンデンサと、前記第１の半導体素子の制御電極と前記第１の半導体素子の第１主電極とに接続される第２コンデンサとを有することを特徴とする。
【０００９】
また、本発明の増幅器では、さらに、第１の半導体素子の制御電極と第１の半導体素子の第１主電極とに接続される第２コンデンサを有することを特徴とする。
【発明の効果】
【００１４】
本発明に係る増幅器によれば、パルス出力の周波数成分の主体をなす奇数次高調波は理論上、排除でき、偶数次高調波と側波帯成分だけの電磁輻射となる。従って、発生ノイズが半減する。実際の出力電圧波形においては、パルス電圧振幅は半減し、信号の極性に応じてパルス極性も制御されることで、従来通りの出力パワーが確保できる。
【００１５】
パルス電圧に伴って発生する電磁ノイズは、スピーカや電源ラインに電圧や電流として重畳される。従って、ノイズを低減するためには、これらのラインや回路、負荷であるスピーカーの回路部分を電磁シールド板で覆い尽くすか、ノイズ発生を阻止するフィルタ回路を回路の各部に挿入する必要がある。電磁シールド板は理想的には水も漏らさぬほどに密閉せねばならず、高価な板に加えてその実装人件費が大幅なコストアップを招いていた。フィルタ回路も発生のイズレベルが大きいほど、ノイズ周波数が高いほど高価な素子をふんだんに挿入せねばならず、大幅なコストアップの要因となっていた。本発明に係る増幅器によれば、電磁シールド板を許容レベルで簡易形状に抑えられると共にその実装箇所も省略できる。また、フィルタ回路も大幅に削減できる。更にノイズ障害発生の面から見ても携帯電話やコンピュータ等の無線接続への妨害を大幅に低減できるので、情報化社会への適合性が極めて高い技術となり、本発明の工業上・社会上の効果は極めて高い。
【００１６】
さらに、入力信号を一つの基準信号に基づいてＰＷＭ変調して得られた第１のパルス信号と、入力信号の反転信号を上記と同一の基準信号に基づいてＰＷＭ変調して得られた第２のパルス信号をそれぞれ負荷の両端子に加える本発明に係る増幅器に於いては、両パルス信号の同相成分が相殺されて、電磁不要輻射が大幅に低減できる一方、増幅信号成分が含まれる両パルス信号の差動成分は従来通りに負荷に印加される。また、パルス信号を低域通過フィルタを経由して負荷に印加する場合には、増幅された信号成分のみを負荷に供給できる。更に低域通過フィルタを用いることによって、負荷からの負帰還制御を用いた低歪な増幅も可能となる。
【００１７】
さらに、入力信号を一つの基準信号に基づいてＰＷＭ変調して得られた第１のパルス信号と、入力信号の反転信号を前記と同一の基準信号に基づいてＰＷＭ変調して得られた第２のパルス信号とを論理回路において演算する本発明に係る増幅器に於いては、両パルス信号の同相成分を相殺すると共に、増幅信号成分が含まれる両パルス信号の差動成分を抽出することができる。また、論理回路によって得られた信号をパルス増幅を介して負荷の端子に印加することによって、単一の信号経路を経由するのみで負荷に電磁不要輻射を大幅に低減した増幅信号を供給することができる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明に係る増幅器を実施するための最良の形態につき、各実施例の図面を参照しながら具体的に説明する。なお、図面中同一構成部材については同一符号を付しその詳細な説明の重複説明を省略し、記載を簡潔化する。
【実施例１】
【００１９】
図１は、本発明に係る増幅器の第1実施例の概略ブロック図であり、図２は、第1実施例の信号を示す波形図とスペクトラム図である。図１に示される実施例に於いては、入力信号源１の信号電圧ＶＩＮをＰＷＭ回路３に入力すると共に、電圧利得−１の信号反転回路２を介してＰＷＭ回路３と同じ特性を有するＰＷＭ回路４に入力する。ＰＷＭ回路３とＰＷＭ回路４には、パルス周波数と変調信号の入力ダイナミックレンジを決める３角波信号か鋸歯状波信号などの基準信号ＶＲＥＦを発生する単一の基準信号源３１が接続されている。即ち、ＰＷＭ回路３とＰＷＭ回路４はそれぞれの入力信号ＶＩＮと入力信号−ＶＩＮに加えて、基準信号ＶＲＥＦを共にもう一つの入力信号として共用している。ＰＷＭ回路３とＰＷＭ回路４によってパルス幅変調された出力パルス信号は、従来回路と同様にパルス増幅回路５とパルス増幅回路６を介して増幅され、ＬＰＦ７とＬＰＦ８を介してそのパルス周波数成分を除去される。従って、高域の周波数成分を減衰できる周波数特性を有していれば、ＬＰＦ７とＬＰＦ８にはＬＣ回路以外のＲＣ回路やＲＬ回路なども適用できる。さらに、もう一つのコンデンサや抵抗を入力端子と接地間に並列接続したπ型回路構成として、ノイズ低減効果を高めることもできる。残った元の入力信号の周波数成分のみの出力電圧がスピーカーなどの負荷９に印加される。前述した図２９に示した従来回路と比較すると、パルス増幅回路５とパルス増幅回路６以降の後段回路に比べて回路規模やコストの小さい小信号回路部において、インバーター６１ａを削除して信号反転回路２とＰＷＭ回路を一つ追加しているのみであるので、図２９に示される従来増幅器に比べほぼ同一の回路規模とコストで第１実施例の増幅器は実現できる。一般にこれらの小信号回路は安価で小形な集積回路中に収められる。
【００２０】
本発明の増幅器においては、図２（ｂ）に示すように、パルス増幅回路５とパルス増幅回路６の出力間に得られる差動パルス電圧は常にグランドレベルを基準にして出力され、その振幅は常に電源電圧Ｖと同一の大きさに抑えられる。その際、図２（ａ）に示す入力信号の信号電圧ＶＩＮの極性に応じて差動パルス電圧の極性も正と負に遷移する。この為、差動パルス電圧の振幅が従来に対して半減できるので、増幅器に起因する電磁妨害を大幅に抑制できると共に装置コストも大幅に低減できることは言うまでもない。さらに前記の差動パルス電圧波形を解析すると明らかなように、図２（ｃ）に示す破線部に相当する、出力パルスの周波数スペクトラムの奇数次成分が消滅する。従って、本発明の適用によって、パルス増幅回路５とパルス増幅回路６の後段、およびその電源回路への配線などから輻射される不要輻射の周波数成分を半分以下に抑制できる。このことから、増幅器に設ける輻射対策と対策部品を大幅に軽減でき、周辺機器や増幅器自体への悪影響も抑えられると共に増幅器のコストを大幅に削減できる。
【００２１】
前記の本発明の原理をさらに詳しく説明する。本発明に係る増幅器の第１実施例による回路構成の具体例を図３と図４に示す。図３と図４には、図１中のＰＷＭ回路３とＰＷＭ回路４の内部回路の異なる具体例を示している。図３中のＰＷＭ回路３ａは、パルス周波数と変調信号の入力ダイナミックレンジを決める３角波信号か鋸歯状波信号などの基準信号ＶＲＥＦを発生する基準信号源３１からの基準信号と入力信号が入力され、コンパレータ３２から構成される。図３中のＰＷＭ回路４ａはＰＷＭ回路３ａと共に基準信号源３１を共用すると共に、コンパレータ４１を構成要素に含んでいる。ＰＷＭ回路３ａとＰＷＭ回路４ａの出力端子をそれぞれＡとＢとする。入力される信号電圧ＶＩＮの交流成分が正のタイミングにおける、図３に示した回路の各部の電圧波形を図５に示す。この時、信号電圧ＶＩＮと信号反転回路２の出力電圧−ＶＩＮ，基準信号ＶＲＥＦとの電圧関係は図示したようになるので、ＰＷＭ回路３ａとＰＷＭ回路４ａの出力電圧波形は、それぞれＡの実線パルス波形とＢの１点破線パルス波形になる。そのため、パルス増幅回路５とパルス増幅回路６の出力端子間の差動パルス電圧ＶＯ５６は図示したように、正極性のパルス波形となる。反対に信号電圧ＶＩＮの交流成分が負のタイミングにおいては、図６に示すように差動パルス電圧ＶＯ５６も負極性パルス波形となる。その際、差動パルス電圧ＶＯ５６はその正負に寄らず、パルスの重心が基準信号ＶＲＥＦの波形で定まる一定周期の交流波形となっている。従って、信号電圧ＶＩＮが交流信号であれば差動パルス電圧ＶＯ５６に含まれる奇数次の周波数成分は側波帯も含めて相殺しあって平均レベルは零になる。
【００２２】
図４に示したＰＷＭ回路３ｂとＰＷＭ回路４ｂの内部回路の具体例において、加算器３３と加算器４２で入力信号に基準信号ＶＲＥＦを加えた合成信号をコンパレータ３２とコンパレータ４１において比較電圧ＶＣＯＭＰと比較することによって、図３に示したＰＷＭ回路３ａとＰＷＭ回路４ａと同じ機能を実現している。
【００２３】
以上の実施例においては、負荷９としてスピーカーなどの例を図示してきたが、負荷としてはスピーカー以外にもモーターや照明デバイスなどの駆動部品が適用できることは言うまでもない。また、任意の用途の増幅器の負荷として、電子機器やシステムなどの電気パワーや増幅信号の供給を要する任意のものが想定できる。信号や電気エネルギーを増幅する任意の用途の増幅器であれば、本発明が適用できることは言うまでもない。また、増幅信号には最も単純な例として正弦波を図示してきたが、正弦波の多重信号と考えられる任意の交流波形は言うに及ばず、単発波形など任意の波形の信号や電気エネルギー（電流信号や電力信号など）にも本発明に係る増幅器の適用が可能である。
【実施例２】
【００２４】
続いて、本発明に係る増幅器の第２の実施例の概略ブロック図を図７に示す。図７において、パルス増幅回路５とパルス増幅回路６の出力端子を一つのＬＰＦ７のみを介して負荷９に接続している。パルス増幅回路５とパルス増幅回路６の出力電圧がノイズ発生が問題になるほど大きな振幅や歪を伴っていない場合には、出力電流に含まれるノイズ成分のみを除去すればよい。その際には、出力電流の流れる回路経路に一つのＬＰＦ７を設けるだけでノイズ発生を抑制することができる。従って、図７に図示される実施例においてパルス増幅回路５と負荷９の間に設けられているＬＰＦ７は、パルス増幅回路６と負荷９の間のみに挿入し直しても構わない。
【実施例３】
【００２５】
同様に、単一のＬＰＦを用いた本発明に係る増幅器の第３の実施例を図８に示す。図８において、パルス増幅回路５とパルス増幅回路６の出力端子を一つのＬＰＦ１０のみを介して負荷９に接続している。ただし、ＬＰＦ１０は図示した通り２端子対回路となっており、入力端子対がパルス増幅回路５とパルス増幅回路６の２出力端子に、出力端子対が負荷９の２端子に接続されている。ＬＰＦ１０のように接地端子の不要なフィルタ回路を用いることにより、ノイズ成分が接地点に漏洩する恐れがなくなり、ノイズ低減効果がより向上する。図８においてＬＰＦ１０を構成する入力コイルを通過したノイズ成分は負荷９や接地点に到達することなく、コンデンサを介してパルス増幅回路５とパルス増幅回路６の出力端子間のみに封じ込まれる。このコンデンサは抵抗であっても構わない。ＬＰＦ１０がＲＣ回路であってもＲＬ回路であっても構わないことは言うまでもない。さらに、もう一つのコンデンサや抵抗を入力端子対に並列接続したπ型回路構成として、ノイズ低減効果を高めることもできる。
【実施例４】
【００２６】
次に、増幅器の歪を抑制できる本発明に係る増幅器の第４の実施例の概略ブロック図を図９に示す。図９において、負荷９の端子間に現れる出力電圧Ｖｏを演算増幅器１２から成る差動増幅回路を介して演算増幅器１１に帰還する。演算増幅器１１を用いて増幅器全体に入力信号ＶＩＮを基準とした負帰還を施すことによって、歪を抑えた出力電圧Ｖｏを得ることができる。差動増幅回路の抵抗Ｒ１と抵抗Ｒ３、抵抗Ｒ２と抵抗Ｒ４をそれぞれ同じ抵抗値にすれば正確な差動増幅利得が得られる。差動増幅回路など含むため図示する回路規模が増大する都合上、これまで示してきた基準信号源３１やこれに接続されるＰＷＭ回路３とＰＷＭ回路４の入力端子は省略してある。図９においては正確に出力電圧Ｖｏを帰還すべく、負荷９の両端子から差動増幅回路に向けて配線接続が設けられている。しかし、多くの場合には、負荷９の二つ端子電圧の間には信号経路に信号反転回路２が設けられていることのみの相異しかないので、両者の相似性を考慮して負荷９のどちらか片側の端子電圧のみを帰還信号に用いることもできる。
【実施例５】
【００２７】
さらに、負帰還を施した場合にも単一のＬＰＦを用いた本発明に係る増幅器の第５の実施例の概略ブロック図を図１０に示す。図１０において、図７に示した実施例と同様に、パルス増幅回路５とパルス増幅回路６の出力端子を一つのＬＰＦ７のみを介して負荷９に接続している。図１０においてパルス増幅回路５と負荷９の間に設けられているＬＰＦ７は、パルス増幅回路６と負荷９の間のみに挿入し直しても構わない。負荷９のどちらか片側の端子電圧のみを帰還信号に用いることもできることは言うまでもない。
【実施例６】
【００２８】
さらに、負帰還を施した場合にも単一の２端子対ＬＰＦを用いた本発明に係る増幅器の第６の実施例の概略ブロック図を図１１に示す。図１１において、図８に示した実施例と同様に、ＬＰＦ１０は図示した通り２端子対回路となっており、入力端子対がパルス増幅回路５とパルス増幅回路６の２出力端子に、出力端子対が負荷９の２端子に接続されている。負荷９のどちらか片側の端子電圧のみを帰還信号に用いることもできることは言うまでもない。
【実施例７】
【００２９】
そして、負帰還性能をさらに向上できる本発明に係る増幅器の第７の実施例の概略ブロック図を図１２に示す。図１２において、追加したＬＰＦ１７とＬＰＦ１８を介して差動増幅回路に出力信号を帰還している。新たにＬＰＦ１７とＬＰＦ１８を設けることによって、負帰還の周波数特性や帰還利得がパルス除去用のＬＰＦ７とＬＰＦ８の特性によって制約されずに済む。新たに設けるＬＰＦ１７とＬＰＦ１８の遮断周波数はＬＰＦ７とＬＰＦ８とは異なっていても負帰還に適した周波数を自由に選ぶことができる。一般にＬＰＦ７とＬＰＦ８には負荷９に印加される電力も通過するすため、その設計の自由度は大きく制限されている。例えば、コスト削減のために、ＬＰＦ７とＬＰＦ８にコイルに替えて用いる抵抗は、電力損失を考慮して極力低い抵抗値に抑えられる。新たに設けるＬＰＦ１７とＬＰＦ１８には帰還信号のみの伝送で済み大きな電力通過がないので、安価なＲＣ回路を用いることができる。図示した差動増幅回路の入力側へのＬＰＦ１７とＬＰＦ１８の挿入に替えて、帰還信号の伝送経路であればどこでも別途にＬＰＦを挿入できることは言うまでもない。例えば、演算増幅器１１の反転入力端子と差動増幅回路の出力端子の間に新たに単一のＬＰＦを挿入することができる。もちろん、ＬＰＦ１７とＬＰＦ１８に替えて、図８に示したＬＰＦ１０と同様の単一の２端子対ＬＰＦを設けることもできることは言うまでもない。また、負荷９の両端子からの帰還信号のどちらか一方のみを新規に設けたＬＰＦを介して差動増幅回路に接続することもできる。さらには、負荷のどちらか片側の端子のみの電圧を帰還する場合には、新規に設けたＬＰＦを介して信号帰還ができることは言うまでもない。
【実施例８】
【００３０】
さらに、コストを抑えながらも負帰還性能をさらに向上できる本発明に係る増幅器の第８の実施例の概略ブロック図を図１３に示す。図１３の実施例では、差動増幅回路に少数の部品の追加をすることによって、差動増幅回路それ自体に上述のＬＰＦに相当する周波数特性を持たせて帰還信号経路に設けたＬＰＦを省略している。図１３に示される実施例においては、コンデンサ１９或いはコンデンサ２０のうち少なくとも一方のコンデンサを抵抗に並列接続する。差動増幅回路の回路構成の改良方法は、コンデンサの並列付加に限られることなく無限に存在することは、当該エンジニアであれば容易に類推できる。新たに安価なコンデンサを接続することによって、差動増幅回路の電圧利得の周波数特性に低域遮断特性を持たせている。周波数特性に工夫を凝らす箇所は差動増幅回路に限定されるものでなく、演算増幅器１１や演算増幅器１２自体に対しても可能である。この場合にも、安価な改良で済むことは言うまでもない。
【実施例９】
【００３１】
続いて、少しの工夫でノイズ低減効果を向上することができる極めて実用的な本発明に係る増幅器の第９の実施例の概略ブロック図を図１４に示す。図１４の実施例では、パルス増幅回路５とパルス増幅回路６のうちの少なくとも一方の出力スイッチング特性を調整することで、図５と図６に示した波形図で説明した高調波の相殺効果を著しく向上できる。一般的に図１４中のパルス増幅回路５とパルス増幅回路６のそれぞれの出力電圧（電流であっても構わない）の波形２１と波形２２に示すように、パルス信号の立ち上がり時間と立ち下がり時間は破線のように異なっている。従って、厳密には波形２１と波形２２の関係から分かるように、立ち上がり波形と立ち下がり波形から発生するノイズの相殺は、特に高次の高調波において成立しない。そこで、波形２１と波形２２の実線波形に示すように、パルス増幅回路５とパルス増幅回路６のうちの少なくとも一方の立ち上がりか立ち下がりのうちの少なくとも一方の時間を長くしたり又は短くすれば、波形の相殺効果を向上することができる。この出力信号波形の改良の方法は、当該エンジニアであれば容易に類推できるものである。
【００３２】
本実施例におけるパルス増幅回路５とパルス増幅回路６の回路例を図１５に示す。図１５においては、ＰＷＭ回路の出力に相当する入力信号源５１からのパルス信号に基づいて、出力ＭＯＳＦＥＴ５２と出力ＭＯＳＦＥＴ５３が交互に開閉して、出力端子５４からは電源５５の電圧Ｖか、或いは接地電位である零Ｖが出力される。その際、例えば高圧側のＭＯＳＦＥＴ５３には、電圧レベルシフト用の結合コンデンサ５３１や遮断用の抵抗５３２から成るＲＣ回路が付加される。ここで、ＭＯＳＦＥＴ５３の入力端子となっているゲート・ソース間に新たにコンデンサを並列接続すれば、入力パルス電圧が鈍ってＭＯＳＦＥＴ５３の導通が遅くなって、出力端子５４に現れる出力電圧の立ち上がりが遅くなる。逆に、コンデンサ５３１の容量値を大きくすることによって、出力電圧の立ち上がりを速くすることもできる。図１５に示した回路例の等価回路を図１６に示す。基本的にＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５３はそれぞれがスイッチ回路として動作しているので、図１６においては入力信号源５１によって制御されたスイッチ素子５２０とスイッチ素子５３０に相当する。スイッチ素子はその導通時に導通抵抗と見なせるが、その抵抗値はＭＯＳＦＥＴの大きさやチャネル領域の形状によって自由に設計できる。従って、図１５に示したＭＯＳＦＥＴ５２の導通抵抗をＭＯＳＦＥＴ５３に対して高めに設計することによって、図１４に示した波形２１と波形２２の実線部分も実現できる。波形２１と波形２２を実現するためには、ＰＷＭ回路３とＰＷＭ回路４を構成する比較器の出力特性を調整するなど、パルス信号経路上の回路であれば自由に設計可能である。さらには、ＬＰＦ７とＬＰＦ８の設計改良によっても実現可能であり、パルス増幅回路５とパルス増幅回路６の後段でも負荷９の前段であれば本発明は実施可能である。
【実施例１０】
【００３３】
さらに、出力パルス信号の信号形態を変えることでノイズ低減効果を一層向上させることが可能な本発明に係る増幅器の第１０の実施例の回路図を図１７に示す。図１７の実施例では、ＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５３のソース端子に電流制限抵抗５２１と電流制限抵抗５３３を接続している。本実施例の等価回路を図１８に示す。図１８に示されるように、図１７に示すＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５３はそれぞれ、入力信号源５１によって制御された電流源５２２と電流源５３４に相当する。パルス増幅回路５とパルス増幅回路６の出力素子を電流源特性に代えることによって、出力素子の開閉時に電源５５や接地点に流れるスイッチング電流を大幅に抑制して、電流性ノイズの発生を大幅に抑えることができる。図１５に示したような電圧出力特性も備えた一般的なパルス増幅回路５とパルス増幅回路６においては、出力電圧の急峻な立ち上がりと立ち下がりに伴って回路各部の寄生容量の充放電電流は増大して、大きな電流性ノイズの発生は避けられなかった。電流性ノイズの低減によって、回路各部に必要であったノイズ対策部品を大幅に削除できる。また、負荷９の前に設けるＬＰＦにも、よりノイズ抑制効果の高い回路を用いることができる。
【００３４】
図１９に示した変形実施例においては、入力側にもコンデンサを付加してノイズ低減効果を高めたπ型回路のＬＰＦ７１とＬＰＦ８１を用いている。一般的な電圧出力特性を備えたパルス増幅回路５とパルス増幅回路６をＬＰＦ７１とＬＰＦ８１に接続すると、入力側コンデンサを介して接地点に大きなノイズ電流が流れてノイズ放射の原因となる場合もあった。続いて、図２０に示す変形実施例においては、入力端子対にコンデンサ７３が並列付加されたノイズ低減効果の大きい２端子対型のＬＰＦ７２を介して負荷９を駆動している。一般的な電圧出力特性を備えたパルス増幅回路５とパルス増幅回路６にＬＰＦ７２を接続した場合には、ＬＰＦでのノイズの接地点への漏れこみはなくても、パルス増幅回路５とパルス増幅回路６の出力端子に流れる大きなノイズ性電流がパルス増幅回路の電源や接地点を介して周囲に漏れこむ恐れがあった。
【実施例１１】
【００３５】
次に、ＢＰＦ（帯域通過フィルタ）を用いることによってノイズ低減効果を高めた本発明に係る増幅器の第１１の実施例の回路図を図２１に示す。負荷９を駆動する出力信号の周波数帯域が狭い場合には、ＬＰＦに替えて、より高いＱ特性によってノイズ成分を大幅に抑制できるＢＰＦ１０１を用いることができる。ＢＰＦ１０１の例としては、図２１に図示した如くコイル１０２とコンデンサ１０３から成る２端子対形のフィルタ回路も適用できる。しかし、コイル１０２とコンデンサ１０３の並列接続回路の一方の端子を接地したフィルタ回路を二つ或いは一つ設けて、それらの他の端子をそれぞれにパルス増幅回路５とパルス増幅回路６の出力の少なくともどちらか一方と負荷９の間に接続したＢＰＦを用いることもできる。さらにＬＰＦも挿入することによって、さらなるノイズ低減を図ることも可能である。
【実施例１２】
【００３６】
さらに、特定の周波数の出力信号に対する力率が高い共振性の負荷を用いることによって、ノイズ発生を抑えた本発明に係る増幅器の第１２の実施例の回路図を図２２に示す。図２２においては、アンテナなどの並列共振特性を有する負荷９１を使用する場合であり、この負荷９１をインダクタンス９２とキャパシタンス９３の並列回路を用いて示している。用意された負荷９４にコイルとコンデンサを並列付加することによって共振性特性を実現してもよい。同様な変形回路例である図２３においては、圧電スピーカーなどといった直列共振特性を有する負荷９５をインダクタンス９６とキャパシタンス９７の直列回路を用いて示している。駆動すべき負荷９４にコイルとコンデンサを直列接続することによって共振性特性を実現してもよい。
【実施例１３】
【００３７】
続いて、複数ではなく単一のパルス増幅回路を用いることによってもノイズを大幅に低減できる本発明に係る増幅器の第１３の実施例の概略ブロック図を図２４に示す。本実施例では図２４に図示する如く、駆動電力を供給すべく電力素子を用いて構成されるためにコストが高くなるパルス増幅回路を５７に示すように１回路のみ設けているため、増幅器の大幅なコスト削減が可能となる。パルス増幅回路５７の出力端子は負荷９と単一のＬＰＦ７の直列接続を介して接地される。ただし、図示した通り、パルス増幅回路５７には二つの入力端子が設けられ、それぞれの入力端子には二つのＰＷＭ回路３とＰＷＭ回路４のそれぞれの出力ラインＡと出力ラインＢが接続される。パルス増幅回路５７の具体的な回路構成を図２６に示す。図２６において、ＭＯＳＦＥＴ５７１を導通させて出力電圧をＶとし、ＭＯＳＦＥＴ５７４の導通により出力電圧を−Ｖとしている。また、ＭＯＳＦＥＴ５７２とＭＯＳＦＥＴ５７３を同時に導通させることによって、出力電圧を接地電位にすると共に、吸い込み（シンク）と流し出し（ソース）の電流出力を可能としている。図２６に示したそれぞれのＭＯＳＦＥＴの入力端子Ｐと入力端子Ｇと入力端子Ｎの信号レベルを検討するために、図２５に示した第１の実施例による増幅器の内部信号Ａと内部信号Ｂと出力電圧ＶＯの関係を再現する際の信号関係を表１に示す。
【００３８】
【表１】
0005283060.tif 000002
表１に示した信号関係を実現する論理回路の実施例が、図２６に示すゲート回路５７７１からゲート回路５７７４より成る回路構成となる。図２４に示すＬＰＦ７には前述のＬＰＦの全ての実施例が適用可能である。また、出力信号ＶＯに信号周波数における負帰還を掛けない場合であれば、パルス増幅回路５７から負荷９までの信号経路が極めて短くノイズ発生が問題とならない場合や、或いは負荷９自体の帯域制約（スピーカーの振動板の機械的速度限界）や負荷９からの出力形態における周波数制限（聴覚の高域限界）がある場合には、ＬＰＦ７を削除して直接にパルス増幅回路５７と負荷９を接続することも可能である。
【実施例１４】
【００３９】
さらに、増幅器の歪を抑制しつつ単一のパルス増幅回路を用いてノイズを大幅に低減できる本発明に係る増幅器の第１４の実施例の概略ブロック図を図２７に示す。図２７においては、パルス増幅回路５７の出力をＬＰＦ７を介して負荷９に印加すると共に、負荷への印加電圧を帰還した演算増幅器１１に負帰還を施している。本実施例においても、ＬＰＦ７を短絡して削除することは可能である。従って、パルス増幅回路の出力を直接に演算増幅器１１に接続することも可能である。或いは新たに信号帰還専用に設けたＬＰＦを介してパルス増幅回路の出力を演算増幅器１１に接続することも可能であることは言うまでもない。
【実施例１５】
【００４０】
さらに、回路規模を抑えて単一のパルス増幅回路によってもノイズを大幅に低減できる本発明に係る増幅器の第１５の実施例の回路図を図２８に示す。図２８に示すパルス増幅回路おいては、出力電圧を接地レベルに固定するための出力素子を削除し、出力ＭＯＳＦＥＴには５７１と５７４のみ用いている。負荷９が通常の電磁スピーカーなどの低インピーダンス部品であると共にその片端子が接地されている場合には、パルス増幅回路の出力をハイインピーダンスにするだけで出力電圧も急速に接地レベルに収束するので、接地用の駆動素子は省略可能である。
【００４１】
以上、本発明に係る増幅器の実施例について詳述したが、説明に用いた回路は必要に応じて電圧や電流の向きを変えることができると共に構成素子の極性も変え得ることは言うまでもない。また、回路に用いた素子もＭＯＳＦＥＴに限らず、バイポーラトランジスタや接合型ＦＥＴやＩＧＢＴなど任意の能動素子や集積回路に置き換えられることも言うまでもない。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例を示す概略ブロック図である。
【図２】本発明の第１の実施例の信号を示す波形図とスペクトラム図である。
【図３】本発明の第１の実施例の詳細を示すブロック図である。
【図４】本発明の第１の実施例の他の詳細を示すブロック図である。
【図５】本発明の第１の実施例の動作原理を示す波形図である。
【図６】本発明の第１の実施例の動作原理を示す他の波形図である。
【図７】本発明の第２の実施例を示す概略ブロック図である。
【図８】本発明の第３の実施例を示す概略ブロック図である。
【図９】本発明の第４の実施例を示す概略ブロック図である。
【図１０】本発明の第５の実施例を示す概略ブロック図である。
【図１１】本発明の第６の実施例を示す概略ブロック図である。
【図１２】本発明の第７の実施例を示す概略ブロック図である。
【図１３】本発明の第８の実施例を示す概略ブロック図である。
【図１４】本発明の第９の実施例を示す概略ブロック図である。
【図１５】本発明の第９の実施例を説明するための回路図である。
【図１６】本発明の第９の実施例を説明する図１５の回路図の等価回路図である。
【図１７】本発明の第１０の実施例を示す回路図である。
【図１８】本発明の第１０の実施例を説明する図１７の回路図の等価回路図である。
【図１９】本発明の第１０の実施例の変形回路図である。
【図２０】本発明の第１０の実施例の変形を示す他の回路図である。
【図２１】本発明の第１１の実施例を示す回路図である。
【図２２】本発明の第１２の実施例を示す回路図である。
【図２３】本発明の第１２の実施例の他の回路図である。
【図２４】本発明の第１３の実施例を示す概略ブロック図である。
【図２５】本発明の第１の実施例での内部信号を追加したブロック図である。
【図２６】本発明の第１３の実施例の表１の信号関係を実現する回路図である。
【図２７】本発明の第１４の実施例を示す概略ブロック図である。
【図２８】本発明の第１５の実施例を示す回路図である。
【図２９】従来例を示す概略ブロック図である。
【図３０】従来例の信号を示す波形図とスペクトラム図である。
【符号の説明】
【００４３】
１、１ａ      入力信号源
２      信号反転回路
３、３ａ、３ｂ、４、４ａ、４ｂ      ＰＷＭ回路，
５、５ａ、６、６ａ、５７      パルス増幅回路
７、７ａ、８、８ａ、１０、７１、７２、８１      ＬＰＦ（低域通過フィルタ）
９、９１、９５      負荷
１１、１２    演算増幅器
３１      基準信号源
３２、４１    コンパレータ
６１ａ      インバーター
１０１      ＢＰＦ（帯域通過フィルタ）
【図１】
0005283060.tif 000003
【図２】
0005283060.tif 000004
【図３】
0005283060.tif 000005
【図４】
0005283060.tif 000006
【図５】
0005283060.tif 000007
【図６】
0005283060.tif 000008
【図７】
0005283060.tif 000009
【図８】
0005283060.tif 000010
【図９】
0005283060.tif 000011
【図１０】
0005283060.tif 000012
【図１１】
0005283060.tif 000013
【図１２】
0005283060.tif 000014
【図１３】
0005283060.tif 000015
【図１４】
0005283060.tif 000016
【図１５】
0005283060.tif 000017
【図１６】
0005283060.tif 000018
【図１７】
0005283060.tif 000019
【図１８】
0005283060.tif 000020
【図１９】
0005283060.tif 000021
【図２０】
0005283060.tif 000022
【図２１】
0005283060.tif 000023
【図２２】
0005283060.tif 000024
【図２３】
0005283060.tif 000025
【図２４】
0005283060.tif 000026
【図２５】
0005283060.tif 000027
【図２６】
0005283060.tif 000028
【図２７】
0005283060.tif 000029
【図２８】
0005283060.tif 000030
【図２９】
0005283060.tif 000031
【図３０】
0005283060.tif 000032