(57)【特許請求の範囲】
【請求項１】
埋め込み酸化膜上に半導体層を積層したＳＯＩ基板上に形成されるＵＶセンサであって、
前記埋め込み酸化膜上に沿って互いに並置されてＰＮ接合した低濃度Ｎ型領域及び低濃度Ｐ型領域を含む受光領域と、
前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域と、
前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域と、を前記半導体層内に含み、      
前記低濃度Ｎ型領域と前記低濃度Ｐ型領域との少なくとも一部を被覆する少なくともＵＶ光を透過せしめる透過性透明保護膜を更に有することを特徴とするＵＶセンサ。
【請求項２】
前記低濃度Ｎ型領域及び前記低濃度Ｐ型領域の厚さは、前記高濃度Ｎ型領域及び前記高濃度Ｐ型領域の少なくとも一部の厚さより薄いことを特徴とする請求項１記載のＵＶセンサ。
【請求項３】
ＳＯＩ基板を準備する準備工程と、
前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、
前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、
前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、
前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、
前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、
前記低濃度Ｎ型領域形成工程において、所定の設定値によって算出される前記ＰＮ接合による空乏層が前記溝部以外に到達することがない位置に前記低濃度Ｎ型領域を形成することを特徴とするＵＶセンサの製造方法。
【請求項４】
前記所定の設定値は、前記溝部の層厚、前記低濃度Ｎ型領域を形成するためのイオン注入のドーズ量及び前記半導体層に印加される印加電圧であることを特徴とする請求項３記載のＵＶセンサの製造方法。
【請求項５】
前記印加電圧は、当該製造方法によって製造されたＵＶセンサの使用時における最大印加電圧であることを特徴とする請求項４記載のＵＶセンサの製造方法。
【請求項６】
ＳＯＩ基板を準備する準備工程と、
前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、
前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、
前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、
前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、
前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、
前記低濃度Ｎ型領域形成工程において、前記溝部の層厚によって算出される前記低濃度Ｎ型領域におけるアモルファス化が起きないイオン注入のドーズ量によって前記低濃度Ｎ型領域を形成することを特徴とするＵＶセンサの製造方法。
【請求項７】
前記低濃度Ｎ型領域形成工程において、前記アモルファス化が起きないイオン注入のドーズ量、前記溝部の層厚及び前記半導体層に印加される電圧によって算出される前記ＰＮ接合による空乏層が前記溝部以外に到達することがない位置前記低濃度Ｎ型領域を形成することを特徴とする請求項６記載のＵＶセンサの製造方法。
【請求項８】
前記印加電圧は、当該製造方法によって製造されたＵＶセンサの使用時における最大印加電圧であることを特徴とする請求項７記載のＵＶセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板を用いたＵＶセンサ及びその製造方法に関するものである。
【背景技術】
【０００２】
ＳＯＩ（Silicon On Insulator）デバイスは、第１半導体層（以下、半導体基板層と称する）と、その上に形成される第２半導体層（以下、ＳＯＩ層と称する）とが埋め込み酸化膜で絶縁分離される構造を有する。これにより、隣接する素子間の絶縁分離を容易に行うことができ、また、半導体基板層を介して寄生サイリスタが形成されることがないためラッチアップ現象を防ぐことが可能となる。また、トランジスタを絶縁膜上のＳＯＩ層に作り込むことが、トランジスタの微細化に伴って消費電力が増大するいわゆる短チャンネル効果の抑制に有効となる。更に、ＳＯＩ構造で形成されたトランジスタの接合容量は、バルク構造のトランジスタに比べて小さいため、高速動作が可能である。このようにＳＯＩ構造のトランジスタは、優れた特性を有し、従来のバルク基板に形成された半導体素子と比べ高速化、低消費電力化を図ることができるデバイスとして期待されている。
【０００３】
このＳＯＩ構造を有するウエハ（以下、ＳＯＩ基板と称する）をＵＶセンサに適応する試みがなされている。従来のＵＶセンサは、窒化ガリウム等の化合物半導体を用いていたため、同一チップ上に周辺回路を搭載することが困難であった。また、シリコン基板を用いたＵＶセンサの場合、広い波長範囲の光に対して感度を有するため可視光を遮断するための光学フィルタが必要となり製造コストが高く、感度が低いという問題点があった。ＳＯＩ基板を用いたＵＶセンサは、基板を介したノイズの影響が低減されるため、オペアンプ等の周辺回路を同一チップ内に内蔵するような高密度レイアウトを採用することが可能となる。また、ＳＯＩ基板を用いたＵＶセンサは、ＳＯＩ層の薄膜化によりＵＶ光にのみ感度を有するフォトダイオードを形成することができ、光学フィルタを使用することなく良好な分光感度特性を得ることができるため、低コストで携帯性の高い小型化を図ることができるといったメリットもある。
【０００４】
特許文献１及び２には、ＳＯＩ基板を用いることによって透過フィルタを用いることなく、ＵＶ光のみに感度を有するＵＶセンサが開示されている。
【特許文献１】特開平７−１６２０２４号公報
【特許文献２】特開平７−１６２０２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来から知られているＵＶセンサにおいて、所定の波長領域の紫外線のみを検出可能とするため、ＳＯＩ層の厚さを薄く設計し又はＵＶセンサの受光領域となるＳＯＩ層の厚さをその他の部分より薄くする方法が知られていた。
【０００６】
しかしながら、ＳＯＩ層の厚さが薄い部分に高いドーズ量でイオン注入すると、一定の厚み以下のＳＯＩ層においては、その層全体がアモルファス化してしまい、その後の加熱工程において再結晶化がランダムに発生してしまう問題がある。特に、厚さの薄い受光領域においては結晶欠陥が頻繁に発生してしまい、ＵＶセンサの受光感度の低下が起こる等の致命的な特性劣化となる問題点があった。
【０００７】
また、ＵＶセンサに所定の電圧を印加することによって、受光領域に形成されるＰＮ接合による空乏層が受光領域以外にまで伸びることがあり、空乏層が受光領域以外にまで伸びてしまうとＵＶセンサの受光感度の低下が起こる等の致命的な特性劣化となる問題点もあった。
【０００８】
本発明は、以上の如き事情に鑑みてなされたものであり、受光感度の低下を防止することができるＵＶセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明に係るＵＶセンサは、埋め込み酸化膜上に半導体層を積層したＳＯＩ基板上に形成されるＵＶセンサであって、前記埋め込み酸化膜上に沿って互いに並置されてＰＮ接合した低濃度Ｎ型領域及び低濃度Ｐ型領域を含む受光領域と、前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域と、前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域と、を前記半導体層内に含み、前記低濃度Ｎ型領域と前記低濃度Ｐ型領域との少なくとも一部を被覆する少なくともＵＶ光を透過せしめる透過性透明保護膜を更に有する。
【００１０】
また、前記低濃度Ｎ型領域及び前記低濃度Ｐ型領域の厚さは、前記高濃度Ｎ型領域及び前記高濃度Ｐ型領域の少なくとも一部の厚さより薄くても良い。
【００１１】
また、上述した課題を解決するために、ＳＯＩ基板を準備する準備工程と、前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、前記低濃度Ｎ型領域形成工程において、所定の設定値によって算出される前記ＰＮ接合による空乏層が前記溝部以外に到達することがない位置に前記低濃度Ｎ型領域を形成することを特徴とするＵＶセンサの製造方法が提供される。
【００１２】
また、前記所定の設定値は、前記溝部の層厚、前記低濃度Ｎ型領域を形成するためのイオン注入のドーズ量及び前記半導体層に印加される印加電圧であっても良い。更に、前記印加電圧は、当該製造方法によって製造されたＵＶセンサの使用時における最大印加電圧であっても良い。
【００１３】
また、上述した課題を解決するために、ＳＯＩ基板を準備する準備工程と、前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、前記低濃度Ｎ型領域形成工程において、前記溝部の層厚によって算出される前記低濃度Ｎ型領域におけるアモルファス化が起きないイオン注入のドーズ量によって前記低濃度Ｎ型領域を形成することを特徴とするＵＶセンサの製造方法。
【００１４】
また、前記低濃度Ｎ型領域形成工程において、前記アモルファス化が起きないイオン注入のドーズ量、前記溝部の層厚及び前記半導体層に印加される電圧によって算出される前記ＰＮ接合による空乏層が前記溝部以外に到達することがない位置前記低濃度Ｎ型領域を形成することとしても良い。
【００１５】
また、前記印加電圧は、当該製造方法によって製造されたＵＶセンサの使用時における最大印加電圧であっても良い。
【発明の効果】
【００１６】
ＳＯＩ基板の半導体層内に形成された低濃度Ｎ型領域と、前記低濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域と、を前記低濃度Ｎ型領域及び前記低濃度Ｐ型領域の各々よりも高濃度の高濃度Ｎ型領域及び高濃度Ｐ型領域によって挟む故、ＵＶ光を受光する部分のアモルファス化による結晶欠陥を防止して、ＵＶセンサの受光感度の低下を防止することができる。
【００１７】
また、ＳＯＩ基板を準備する準備工程と、前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、前記低濃度Ｎ型領域形成工程において、所定の設定値によって算出される前記ＰＮ接合による空乏層が前記溝部以外に到達することがない位置に前記低濃度Ｎ型領域を形成する故、ＵＶセンサの受光感度の低下を防止することができる。
【００１８】
また、ＳＯＩ基板を準備する準備工程と、前記ＳＯＩ基板の半導体層にエッチングを施すことによって溝部を形成する溝部形成工程と、前記溝部の一部に低濃度Ｎ型領域をイオン注入によって形成する低濃度Ｎ型領域形成工程と、前記濃度Ｎ型領域と接してこれとＰＮ接合を形成する低濃度Ｐ型領域をイオン注入によって形成する低濃度Ｐ型領域形成工程と、前記低濃度Ｎ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｎ型領域をイオン注入によって形成する高濃度Ｎ型領域形成工程と、前記低濃度Ｐ型領域の前記ＰＮ接合を形成する接合面を除く部分に接する高濃度Ｐ領域域をイオン注入によって形成する高濃度Ｐ型領域形成工程と、を有し、前記低濃度Ｎ型領域形成工程において、前記溝部の層厚によって算出される前記低濃度Ｎ型領域におけるアモルファス化が起きないイオン注入のドーズ量によって前記低濃度Ｎ型領域を形成する故、ＵＶセンサの受光感度の低下を防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例１】
【００２０】
先ず、図１を参照しつつ、本発明の実施例としてのＵＶセンサ１０の構造について詳細に説明する。
【００２１】
図１に示されているように、ＵＶセンサ１０の構造は、第１半導体層である半導体基板層１１、半導体基板層１１上に形成された埋め込み酸化膜１２、埋め込み酸化膜１２上に積層された第２半導体層であるＳＯＩ層１３及びＳＯＩ層１３を被覆する透明保護膜１４から構成されている。また、半導体基板層１１、埋め込み酸化膜１２及びＳＯＩ層１３からＳＯＩ基板１５が形成されている。
【００２２】
ＳＯＩ層１３は、その中央部分の層厚が周囲よりも薄くなっており、ＳＯＩ層１３の表面には溝部１３ａが形成されている。溝部１３ａには、低濃度Ｎ型領域１６（以下、Ｎ-領域１６と称する）及び低濃度Ｐ型領域１７（以下、Ｐ-領域１７と称する）が形成されている。また、Ｎ-領域１６とＰ-領域１７とは接しているためＰＮ接合を形成し、ＰＮ接合されたＮ-領域１６とＰ-領域１７とによってフォトダイオードが形成されている。Ｎ-領域１６及びＰ-領域１７が形成された領域が受光領域１８となる。溝部１３ａのＳＯＩ層１３の厚さはＵＶ領域の波長のみに感度を発生する所定の厚さであるため、ＵＶセンサ１０は照射される光のうちＵＶ領域の波長のみに感度を有することが可能となる。例えば、溝部１３ａのＳＯＩ層１３の厚さは、３０ｎｍであることが望ましい。
【００２３】
受光領域１８の周囲には、高濃度Ｎ型領域１９（以下、Ｎ+領域１９と称する）及び高濃度Ｐ型領域２０（以下、Ｐ+領域２０と称する）が形成されている。具体的には、Ｎ-領域１６のＰＮ接合面を除く部分にＮ+領域１９が接して形成され、Ｐ-領域１７のＰＮ接合面を除く部分にＰ+領域２０が接して形成されている。すなわち、ＰＮ接合を形成するＮ-領域１６及び低濃度Ｐ型領域１７をＮ+領域１９とＰ+領域２０とによって挟んでいる。Ｎ+領域１９とＰ+領域２０には、アルミ電極等のコンタクト（図示せず）が形成され、かかるコンタルトを介してＳＯＩ層１３に所望のマイナス電圧を印加させる。かかる電圧印加のために受光領域１８を挟んで受光領域１８よりも不純物濃度の高いＮ+領域１９及びＰ+領域２０が形成されることとなる。また、高濃度の不純物をイオン注入した場合においても、その領域全体のアモルファス化を防止する観点から、Ｎ+領域１９及びＰ+領域２０は、受光領域１８よりも厚くなっている。例えば、Ｎ+領域１９及びＰ+領域２０の層厚は、５０ｎｍであることが望ましい。
【００２４】
なお、Ｐ+領域２０は、受光領域１８（すなわち、溝部１３ａ）に部分的に形成されても良いが、Ｎ+領域１９は、受光領域１８に形成されることはない。Ｎ+領域１９が層厚の薄い部分に形成されると、かかる部分が層の厚み方向において完全にアモルファス化してしまい、その後の熱処理で結晶欠陥を生じることとなるからである。
【００２５】
また、透明保護膜１４は、少なくともＵＶ光を透過せしめる透過性の透明保護膜である。透明保護膜１４は、ＳＯＩ層１３全体を被覆せずに、Ｎ-領域１６及びＰ-領域１７を部分的に被覆しても良い。かかる場合には、透明保護膜１４で被覆された部分が受光領域となる。
【００２６】
上述した構成から、ＳＯＩ層１３には、Ｎ+領域１９、Ｎ-領域１６、Ｐ-領域１７及びＮ+領域２０からなるラテラルダイオードが形成されていることとなる。
【００２７】
次に、Ｎ-領域１６のドーズ量の具体的な量について図２（ａ）を参照しつつ説明する。
【００２８】
図２（ａ）は、Ｎ-領域１６におけるドーズ量とＰＮ接合によって生じる全空乏層との関係を示したグラフである。また、受光領域１８の層厚は３０ｎｍである。グラフの横軸はＮ-領域１６におけるドーズ量であり、縦軸は空乏層の幅である。グラフ内には、Ｎ+領域１９及びＮ+領域２０に形成されるコンタクトにかかる電圧が０Ｖ及び−３．６Ｖの結果が示されている。
【００２９】
グラフに示されているように、ドーズ量が少ないと空乏層幅の変動が大きくなることが判る。ＵＶセンサ１０の受光感度は空乏層の体積によって決定されることから、空乏層幅が変動するとＵＶセンサ１０の受光感度が変動することとなる。従って、空乏層幅の変化が少なく（例えば、変化率を１％以内）するために、受光領域１８の層厚は３０ｎｍである場合においては、ドーズ量が２．５×１０13（ｃｍ-2）以上でイオン注入を行うことが望ましい。また、Ｎ-領域１６の層全体がアモルファス化しないためにも、ドーズ量が１．０×１０14（ｃｍ-2）以下でイオン注入を行うことが望ましい。
【００３０】
次に、ＰＮ接合面の溝部１３ａにおける位置について、図２（ｂ）を参照しつつ説明する。
【００３１】
図２（ｂ）は、Ｎ-領域１６におけるドーズ量とＰＮ接合によって生じるＮ-領域１６に生じる空乏層との関係を示したグラフである。また、受光領域１８の層厚は３０ｎｍである。グラフの横軸はＮ-領域１６におけるドーズ量であり、縦軸はＮ-領域１６に生じる空乏層の幅である。グラフ内には、Ｎ+領域１９及びＮ+領域２０に形成されるコンタクトにかかる電圧が０Ｖ及び−３．６Ｖの結果が示されている。
【００３２】
図２（ａ）に示された結果から、Ｎ-領域１６におけるドーズ量は、２．５×１０13（ｃｍ-2）以上１．０×１０14（ｃｍ-2）以下であることが望ましく、かかるドーズ量でイオン注入を行うと、図２（ｂ）の結果から、Ｎ-領域１６に生じる空乏層は最大で約９．０ｎｍとなる。すなわち、ＰＮ結合面がＮ+領域１９から９．０ｎｍ以下であると、空乏層が受光領域１８以外のＮ+領域１９まで到達することとなる。空乏層が受光領域１８以外のＳＯＩ層１３まで伸びてしまうと、半導体基板層１１と埋め込み酸化膜１２との境界及び埋め込み酸化膜１２とＳＯＩ層１３との境界の反射成分により、ＵＶ光だけでなく可視光（波長が４００ｎｍ以上）にも感度が発生してしまい、ＵＶセンサ１０の特性が失われるおそれがある。従って、空乏層が受光領域１８内のみに生じるように、上述した場合においてはＰＮ接合面をＮ+領域１９から９ｎｍ以上離間した位置に設けることが望ましい。
【００３３】
なお、上述した具体例におけるその他のＳＯＩ層１３のドーズ量は、Ｎ+領域１９及びＰ+領域２０が５．０×１０15（ｃｍ-2）、Ｐ-領域１７が２．２×１０12（ｃｍ-2）であることが望ましい。
【００３４】
次に、図３を参照しつつ、本発明の実施例としてのＵＶセンサ１０の製造方法について詳細に説明する。
【００３５】
先ず、半導体基板層１１、埋め込み酸化膜１２及びＳＯＩ層１３からなるＳＯＩ基板１５を準備する（図３（ａ））。ＳＯＩ基板１５は、貼り合わせ法又はＳＩＭＯＸ（Silicon Implanted Oxide）法等の方法で形成されていても良い。因みにＳＩＭＯＸ法で、プライムウエハ表面から高エネルギー且つ高濃度の酸素をイオン注入し、その後熱処理で注入酸素とシリコンを反応させ、ウエハ表面近傍の内部にＳｉＯ2からなる絶縁層を形成する。一方、貼り合わせ法では、表面にＳｉＯ2膜を形成したウエハと、かかるウエハとは別のウエハを熱と圧力で接着し、片側のウエハを途中まで研削除去することによってＳＯＩ基板を形成する。なお、ＳＯＩ層１３はＰ型及びＮ型のいずれの半導体基板であっても良い。
【００３６】
次に、ＳＯＩ層１３をエッチングによってその一部を削り、ＵＶ光を受光するイオン注入後に受光領域１８となる溝部１３ａを形成する（図３（ｂ））。ここで溝部１３ａの層厚は、受光するＵＶ光の波長のみに感度を発生する厚さまでエッチングを行う必要があり、例えば、エッチング後の層厚が３０ｎｍであることが望ましい。
【００３７】
次に、溝部１３ａの端部から所定の幅の開口を有するフォトマスクをＳＯＩ基板１５上に形成した後、かかる開口を介してリンをイオン注入することによりＳＯＩ層１３にＮ-領域１６を形成する（図３（ｃ））。Ｎ-領域１６の形成位置及びその幅は、予めＵＶセンサ１０の受光領域１８（すなわち、溝部１３ａ）のＳＯＩ層１３の層厚、Ｎ-領域１６におけるイオン注入のドーズ量及びＳＯＩ層１３に印加される印加電圧（例えば、ＵＶセンサ１０の使用時における最大印加電圧）の関係からＮ-領域１６における空乏層の伸びについてのシミュレーションを行い、かかるシミュレーションの結果から空乏層がＳＯＩ層１３の溝部１３ａ以外に到達しない範囲内で決定される。例えば、イオン注入のドーズ量は、２．５×１０13（ｃｍ-2）以上１．０×１０14（ｃｍ-2）以下の場合においては、リンの注入幅（すなわち、フォトマスクん開口幅）は、ＳＯＩ層１３に形成された溝部１３ａの端部から９ｎｍ以上と設定することとなる。このようなＮ-領域１６の形成位置及びその幅の決定方法により、空乏層がＳＯＩ層１３の溝部１３ａ以外にまで伸びることがなくなり、受光感度の低下を防止することが可能となる。
【００３８】
次に、Ｎ-領域１６を形成するためフォトマスクを除去後、ＳＯＩ層１３の溝部１３ａであって上述した工程におけるリンが注入されていない部分に開口を有するフォトマスクを形成し、かかる開口を介してボロンをイオン注入してＰ-領域１７を形成する（図３（ｄ））。すなわち、Ｎ-領域１６及びＰ-領域１７は、ＳＯＩ層１３の表面に沿って並置されるように形成され、これにより、ＰＮ接合が形成される。例えば、本工程におけるイオン注入のドーズ量は、約２．２×１０12（ｃｍ-2）であっても良い。
【００３９】
次に、Ｐ-領域１７を形成するためフォトマスクを除去後、Ｎ-領域１６のＰＮ接合面を除く部分と接する位置であって、層厚が３０ｎｍ以上の部分に開口を有するフォトマスクを形成し、かかる開口を介してリンをイオン注入することによりＳＯＩ層１３にＮ+領域１９を形成する。また、Ｎ+領域１９を形成するためフォトマスクを除去後、Ｐ-領域１７のＰＮ接合面を除く部分と接する位置であって、層厚が３０ｎｍ以上の部分に開口を有するフォトマスクを形成し、かかる開口を介してボロンをイオン注入することによりＳＯＩ層１３にＰ+領域２０を形成する。（図３（ｅ））。
【００４０】
ＳＯＩ層１３にＮ+領域１９、Ｎ-領域１６、Ｐ-領域１７及びＰ+領域２０からなるラテラルダイオードが形成れた後、ＳＯＩ層１３を被覆すべく透明保護膜１４を形成する（図３（ｆ））。なお、透明保護膜１４は、ＳＯＩ層１３の溝部１３ａの一部分のみに形成しても良い。
【００４１】
更に、スパッタ法等により、Ｎ+領域１９及びＰ+領域２０に電気的に接続されたアルミ電極等のコンタクトを形成する。以上の工程を経ることによりＵＶセンサ１０が完成する。
【００４２】
以上のように、本実施例によるＵＶセンサによれば、ＳＯＩ基板１５のＳＯＩ層１３に形成されたＮ-領域１６と、Ｎ-領域１６と接してこれとＰＮ接合を形成するＰ-領域１７と、をＮ-領域１６及びＰ-領域１７の各々よりも高濃度のＮ+領域１９及びＰ+領域２０によって挟む故、ＵＶ光を受光する部分のアモルファス化による結晶欠陥を防止してＵＶセンサの受光感度の低下を防止することができる。
【００４３】
また、Ｎ-領域１６の形成工程において、所定の設定値であるＵＶセンサ１０の受光領域１８のＳＯＩ層１３の層厚、Ｎ-領域１６におけるイオン注入のドーズ量及びＳＯＩ層１３に印加される印加電圧の関係からによって算出される、ＰＮ接合による空乏層が溝部１３ａ以外に到達することがない位置にＮ-領域１６を形成する故、ＵＶセンサ１０の受光感度の低下を防止することができる。
【００４４】
上記した実施例においては、Ｐ+領域、Ｐ-領域及びＮ+領域、Ｎ-領域の表示濃度においてＰ+＞Ｐ-であり且つＮ+＞Ｎ-であること意味し、濃度の絶対値を基準にしてはいない。
【実施例２】
【００４５】
第１の実施例においては、ＰＮ接合による空乏層がＳＯＩ層１３の溝部１３ａ以外に伸びることがないように設定することで、受光感度の低下の防止を図ってＵＶセンサ１０の特性劣化を防ぐ製造方法が記載されている。受光感度の低下を防止する異なる方法として受光領域１８のアモルファス化の防止の観点から受光感度の低下を防止する製造方法について説明する。なお、ＵＶセンサ１０としての構造は第１の実施例と同様であるためその説明は省略する。
【００４６】
先ず、図３（ａ）から図３（ｂ）までの製造方法は第１の実施例と同様であるためその説明は省略する。
【００４７】
次に受光領域１８となる溝部１３ａの形成後、溝部１３ａの端部から所定の幅の開口を有するフォトマスクをＳＯＩ基板１５上に形成した後、かかる開口を介してリンをイオン注入することによりＳＯＩ層１３にＮ-領域１６を形成する（図３（ｃ））。ここで、受光領域１８となる溝部１３ａのＳＯＩ層１３の層厚は、ＵＶ光のいずれの波長に感度をもたせるかによってその厚さが決定されることから、その厚さは予め決定されている。例えば、溝部１３ａのＳＯＩ層１３の厚さは３０ｎｍである。従って、溝部１３ａのＳＯＩ層１３の層厚においてアモルファス化が起きないイオン注入のドーズ量を予め算出しておき、かかる算出結果に応じたイオン注入のドーズ量にてＮ-領域１６を形成することとする。このようなＮ-領域１６におけるイオン注入のドーズ量を決定することによって、受光領域１８でのアモルファス化の発生を防ぎ受光感度の低下を防止することが可能となる。
【００４８】
その後のＵＶセンサ１０の完成までの製造方法については、第１の実施例と同様であるため、その説明は省略することとする。
【００４９】
以上のように、本実施例によるＵＶセンサの製造方法によれば、溝部１３ａの層厚によって算出されるＮ-領域１６におけるアモルファス化が起きないイオン注入のドーズ量によってＮ-領域１６を形成する故、ＵＶセンサ１０の受光感度の低下を防止することができる。
【実施例３】
【００５０】
第２の実施例においては、Ｎ-領域１６の形成時においてアモルファス化が起きないイオン流入のドーズ量にてＮ-領域１６を形成することで、受光感度の低下の防止を図ってＵＶセンサ１０の特性劣化を防ぐ製造方法が記載されている。しかしながら、アモルファス化が起きないイオン注入のドーズ量は、従来よりもイオン注入のドーズ量が少なくなり、図２（ａ）、（ｂ）に示されているようにＰＮ接合による空乏層の幅が長くなることが判る。従って、アモルファス化を防止するイオン注入のドーズ量でＮ-領域１６を形成するとＰＮ接合による空乏層がＳＯＩ層１３の溝部１３ａ以外にまで伸びる可能性が高くなる。
【００５１】
このような問題点を解決する方法として、アモルファス化を防止するイオン注入のドーズ量を決定後、かかるドーズ量、受光領域１８のＳＯＩ層１３の厚さ及びＵＶセンサ１０の印加電圧の関係からＮ-領域１６における空乏層の伸びについてのシミュレーションを行い、かかるシミュレーションの結果から空乏層がＳＯＩ層１３の溝部１３ａ以外に到達しない範囲内でＮ-領域１６の形成位置及び幅を決定する。すなわち、第２の実施例の特徴であるアモルファス化を防止するイオン注入のドーズ量の決定後、かかるドーズ量を用いて第１の実施例の特徴である空乏層の伸びのシミュレーションを行うことで最適なＮ-領域１６の形成位置及びその幅を決定する。
【００５２】
以上のように、本実施例によるＵＶセンサの製造方法によってＮ-領域１６のアモルファス化を防止しつつＰＮ接合による空乏層の伸びをＳＯＩ層１３の溝部１３ａ以外に到達しない範囲内で決定することができる故、ＵＶセンサ１０の受光感度の低下を防止することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例としてのＵＶセンサの断面図である。
【図２】（ａ）はＮ-領域におけるドーズ量とＰＮ接合によって生じる全空乏層との関係を示したグラフであり、（ｂ）はＮ-領域におけるドーズ量とＰＮ接合によって生じるＮ-領域に生じる空乏層との関係を示したグラフである。
【図３】本発明の実施例としてのＵＶセンサの製造プロセスにおける各製造工程における断面図である。
【符号の説明】
【００５４】
１０  ＵＶセンサ
１１  半導体基板層（第１半導体層）
１２  埋め込み酸化膜
１３  ＳＯＩ層（第２半導体層）
１４  透明保護膜
１５  ＳＯＩ基板
１６  低濃度Ｎ型領域（Ｎ-領域）
１７  低濃度Ｐ型領域（Ｐ-領域）
１８  受光領域
１９  高濃度Ｎ型領域（Ｎ+領域）
２０  高濃度Ｐ型領域（Ｐ+領域）
【図１】
0005214329.tif 000002
【図２】
0005214329.tif 000003
【図３】
0005214329.tif 000004