(57)【特許請求の範囲】
【請求項１】
少なくとも、基板上にシリコン半導体膜を形成する工程と、酸化ケイ素からなるゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とをその順で有するトップゲート型の薄膜トランジスタ基板の製造方法であって、
前記ゲート電極の形成工程後にのみ、３００℃未満の高圧水蒸気処理工程を設け、
前記ゲート電極形成工程において、電極材料をアルミニウム、アルミニウム合金又はアルミニウムを含む複合金属とすることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記高圧水蒸気処理工程を、１００℃を超え、３００℃未満の温度と、１気圧を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行う、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記高圧水蒸気処理工程を、１５０℃〜２００℃の温度と、飽和蒸気圧とからなる雰囲気下で行う、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記ゲート絶縁膜をスパッタリング法で形成する、請求項１〜３のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記基板が、非耐熱性基板である、請求項１〜４のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
ゲートオーバーラップ構造の薄膜トランジスタ基板、セルフアライン構造の薄膜トランジスタ基板、及び、ＬＤＤ構造の薄膜トランジスタ基板、のいずれかの製造に適用される、請求項１〜５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
請求項１〜６のいずれか１項に記載の薄膜トランジスタ基板の製造方法で製造されてなる薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い薄膜トランジスタ基板を低コストで製造することができる薄膜トランジスタ基板の製造方法、及び得られた薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等のアクティブマトリクス駆動型の表示装置において、薄膜トランジスタ（以下、ＴＦＴともいう。）は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。ＴＦＴはできるだけ高性能であることが求められている。ＴＦＴの特性は種々の要素に影響されるが、その中でも最も影響される要素は、電気を流すシリコン半導体のチャネル部分に直接接触しているゲート絶縁膜の特性乃至性質である。この傾向は、ポリシリコンＴＦＴにおいては特に顕著な傾向であり、ポリシリコンＴＦＴの特性はゲート絶縁膜の特性乃至性質によって決定されていると言っても過言ではない。
【０００３】
ポリシリコンＴＦＴにおいては、ゲート絶縁膜として、ポリシリコン半導体膜との相性の良さから、酸化ケイ素膜が用いられるケースが多い。この酸化ケイ素膜を高性能化する手法として、高圧水蒸気処理といわれる手法が提案されている（例えば特許文献１を参照）。この手法は、ＴＦＴを２気圧以上２００気圧以下で１５０℃以上６００℃以下の高圧水蒸気雰囲気下で熱処理することで、酸化ケイ素膜及びその界面の性質を改善し、ＴＦＴの特性を向上させる手法である。
【０００４】
ところで、ＴＦＴの構造には、主としてアモルファスシリコンＴＦＴに用いられるボトムゲート型（あるいは、逆スタガー型）と、主としてポリシリコンＴＦＴに用いられるトップゲート型（あるいは、プレナー型）の２種類の構造がある。ボトムゲート型のＴＦＴにおいては、層構成が、ゲート電極、ゲート絶縁膜、シリコン半導体膜の順になり、またプロセスとしてもゲート絶縁膜とシリコン半導体膜とを連続成膜する場合がほとんどなので、ゲート絶縁膜に対する高圧水蒸気処理はあまり用いられていない。
【０００５】
一方、トップゲート型のＴＦＴにおいては、ゲート絶縁膜を形成した後、ゲート絶縁膜に対する処理が可能であり、通常はここで上記特許文献１で提案された高圧水蒸気処理が行われる。例えば特許文献２には、ゲート絶縁膜の改質を目的として、ゲート電極を形成した後や、その後さらに層間絶縁膜を形成した後のタイミングで高圧水蒸気処理を行ってもよいことが提案されている。また、特許文献３にも、シリコン半導体膜形成後や、ゲート絶縁膜の形成後や、ソース−ドレイン電極の形成後や、ＴＦＴの完成後に高圧水蒸気処理を行ってもよいことが提案されている。
【特許文献１】特開平１１−９７４３８号公報
【特許文献２】特開２００３−１９７６３２号公報
【特許文献３】特開２００４−２８８８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の高圧水蒸気処理は、非常に高い温度と高い圧力を含む条件下で行うことができると記載されているが、そうした高温高圧下では、ＴＦＴの製造装置として高温と高圧に耐えられる圧力容器を準備しなければならないという問題がある。また、例えばＴＦＴを形成する基板が耐熱性の低い安価なガラス基板やプラスチック基板である場合にも、高い温度と高い圧力を含む高圧水蒸気処理は適用しにくいという問題がある。いずれにしても、同文献１に記載の高圧水蒸気処理の条件をそのまま適用すると、設備費用を含めた製造コストが嵩む可能性が大きく、低コストのもとでＴＦＴを製造するという観点からは望ましくない。
【０００７】
また、特許文献２に記載のＴＦＴの製造方法においては、ゲート絶縁膜が、一般的には３００℃以上の成膜温度が必要とされるＣＶＤ法で成膜されている。しかし、例えばＴＦＴを形成する基板が耐熱性の低い安価なガラス基板やプラスチック基板である場合に、その成膜温度を下げてゲート絶縁膜を形成すると、原料中に含まれる有機物が十分に分解せずに膜中に含まれる不純物が多くなって十分な膜特性を得ることができないという問題がある。かといって、高温高圧の高圧水蒸気処理を施してゲート絶縁膜の特性を改善しようとすることは、設備費用を含めた製造コストが嵩む可能性が大きく、低コストのもとでＴＦＴを製造するという観点からは望ましくない。
【０００８】
なお、特許文献３に記載のＴＦＴの製造方法においては、高圧水蒸気処理の主目的は、シリコン半導体膜形成後に高圧水蒸気処理を行ってシリコン半導体膜の捕獲準位密度を低減することにある。一方、ゲート絶縁膜の形成直後に行われる高圧水蒸気処理は、ゲート絶縁膜中の欠陥や界面欠陥密度を低減させるものであり、また、ソース−ドレイン電極の形成後やＴＦＴの完成後に行われる高圧水蒸気処理は、イオン注入時やソース−ドレイン電極の形成時にゲート絶縁膜に加わったプラズマダメージを回復するためのものである。この文献３に記載の方法では、ゲート絶縁膜の特性を向上させるための高圧水蒸気処理は、主にゲート絶縁膜の形成直後に行われる高圧水蒸気処理であり、しかも、計３回の高圧水蒸気処理を行うことから、製造工程が増すとともに複雑になり、さらに、例えば基板に非耐熱性基板を用いた場合にはその熱的ダメージが蓄積するという問題も有している。いずれにしても、同文献３に記載の高圧水蒸気処理をそのまま適用すると、製造工程が煩雑になって製造コストが嵩む可能性が大きく、低コストのもとでＴＦＴを製造するという観点からは望ましくない。
【０００９】
本発明は、上記課題を解決するためになされたものであって、その目的は、トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い薄膜トランジスタ基板を低コストで製造することができる薄膜トランジスタ基板の製造方法を提供することにある。また、本発明の他の目的は、製造コストが低減された低コストの薄膜トランジスタ基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明者らは、上記の問題に対して研究を重ねた結果、トップゲート型のＴＦＴ基板において、ゲート電極を形成した後の素子に対して高圧水蒸気処理を施すことで、特性がさらに向上することを見出した。なお、一般的には、ゲート電極を形成した後では、高圧水蒸気処理により改質を試みたいゲート絶縁膜はゲート電極の下に隠れており、さらにゲート電極は水蒸気バリア性に優れた薄膜であることから、この層構成で高圧水蒸気処理を行っても高い改質効果は期待できないと思われていた。しかし、本発明者らの見出したところによると、驚くべきことに、この層構成で高圧水蒸気処理を行った場合に特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られることが明らかになった。その理由としては、現時点では、ゲート絶縁膜上に設けられたゲート電極の触媒効果により、活性な原子状水素や原子状酸素が発生し、その作用で高い効果が得られていると考えられる。
【００１１】
すなわち、本発明の薄膜トランジスタ基板の製造方法は、少なくとも、基板上にシリコン半導体膜を形成する工程と、酸化ケイ素からなるゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とをその順で有するトップゲート型の薄膜トランジスタ基板の製造方法であって、前記ゲート電極の形成工程後に、３００℃未満の高圧水蒸気処理工程を設けることを特徴とする。
【００１２】
この発明によれば、トップゲート型のＴＦＴ基板の製造において、ゲート電極の形成工程直後に設けた高圧水蒸気処理工程が３００℃未満の処理工程であるので、ＴＦＴ基板を製造する際に高温と高圧に耐えられる高価な圧力容器を準備する必要がなく、設備費用を含めた製造コストを抑えることができる。また、ＴＦＴ基板を構成する基板が耐熱性の低い安価なガラス基板やプラスチック基板である場合であっても、その基板に熱的ダメージを与える高温高圧の高圧水蒸気処理を適用しないので、前記同様、設備費用を含めた製造コストを抑えることができる。また、従来のような計３回の高圧水蒸気処理を行わなくても、ゲート絶縁膜上にゲート電極を形成した後に１回の高圧水蒸気処理を行えば、おそらく金属層の触媒効果により、驚くべきことに特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られることが明らかになったことから、製造工程を省略でき、製造コストを抑えることができる。したがって、本発明のＴＦＴ基板の製造方法によれば、低コストのもとでＴＦＴ基板を製造することができる。
【００１３】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記高圧水蒸気処理工程を、１００℃を超え、３００℃未満の温度と、１気圧を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うように構成する。
【００１４】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記高圧水蒸気処理工程を、１５０℃〜２００℃の温度と、飽和蒸気圧とからなる雰囲気下で行うように構成する。
【００１５】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記ゲート絶縁膜をスパッタリング法で形成するように構成する。
【００１６】
ＣＶＤ法に比べ、スパッタリング法ではその成膜原理により３００℃を下回る温度で酸化ケイ素からなるゲート絶縁膜を形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜は、化学量論組成からずれ易く、シリコン半導体膜との界面の欠陥密度が高くなり易いが、本発明における高圧水蒸気処理工程を適用することによって、水蒸気の酸化効果によって酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られた。なお、ＣＶＤ法は膜形成が化学反応を利用している関係で、ダングリングボンドに既に原料由来の有機官能基が結合しており、改質すべき部分が構造的な歪であったり、あるいは、官能基を置換する反応であったりするので、高圧水蒸気処理の効果がスパッタリング法で成膜したゲート絶縁膜に比べると低い。
【００１７】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記基板が、非耐熱性基板であるように構成する。
【００１８】
この発明によれば、基板として耐熱性の低い安価なガラス基板やプラスチック基板を用いた場合であっても、熱的ダメージを受けないで、低コストのもとでＴＦＴ基板を製造することができる。
【００１９】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記ゲート電極形成工程において、電極材料をアルミニウム、タングステン、タンタル、モリブデンのいずれかの金属、又は該金属を含む合金又は複合金属とするように構成する。
【００２０】
この発明によれば、現時点では、これらの電極材料からなるゲート電極が、触媒効果により活性な原子状水素や原子状酸素を発生するとの推察のもとで、好ましく用いられる。
【００２１】
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、ゲートオーバーラップ構造の薄膜トランジスタ基板、セルフアライン構造の薄膜トランジスタ基板、及び、ＬＤＤ構造の薄膜トランジスタ基板、のいずれかの製造に適用されるように構成する。
【００２２】
この発明によれば、ゲート絶縁膜上にゲート電極が設けられた上記各種の構造に対して好ましく適用できる。
【００２３】
本発明の薄膜トランジスタ基板は、上記本発明の薄膜トランジスタ基板の製造方法で製造されてなることを特徴とする。
【００２４】
この発明によれば、上記の製造方法によって低コストのＴＦＴ基板を提供できる。
【発明の効果】
【００２５】
本発明の薄膜トランジスタ基板の製造方法によれば、ＴＦＴ基板を製造する際に高温と高圧に耐えられる高価な圧力容器を準備する必要がなく、設備費用を含めた製造コストを抑えることができる。また、ＴＦＴ基板を構成する基板が耐熱性の低い安価なガラス基板やプラスチック基板である場合であっても、その基板に熱的ダメージを与える高温高圧の高圧水蒸気処理を適用しないので、前記同様、設備費用を含めた製造コストを抑えることができる。また、ゲート絶縁膜上にゲート電極を形成した後に１回の高圧水蒸気処理を行えば、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られることが明らかになったことから、製造工程を省略でき、製造コストを抑えることができる。したがって、本発明のＴＦＴ基板の製造方法によれば、低コストのもとでＴＦＴ基板を製造することができる。
【００２６】
本発明の薄膜トランジスタ基板によれば、上記本発明のＴＦＴ基板の製造方法によって低コストのＴＦＴ基板を提供できる。その結果、製造歩留まりがよく、特性に優れた、液晶ディスプレイや有機ＥＬディスプレイ等に適用可能なＴＦＴ基板を提供できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の薄膜トランジスタ基板の製造方法、及びその方法で得られた薄膜トランジスタ基板について詳細に説明する。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００２８】
図１は、本発明の製造方法で得られる薄膜トランジスタ基板の一例を示す模式断面図である。また、図２及び図３は、本発明の薄膜トランジスタ基板の製造方法を示す工程図である。
【００２９】
本発明の製造方法で得られる薄膜トランジスタ基板１（以下、「ＴＦＴ基板１」ともいう。）は、図１に示すように、基板１０側から、少なくとも、多結晶シリコン半導体膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、ゲート絶縁膜１４ｇと、ゲート電極１５ｇとがその順で設けられたトップゲート型のＴＦＴ基板１である。
【００３０】
より詳しくは、図１に示すように、トップゲート・トップコンタクト構造からなるＴＦＴ基板１であり、基板１０と、基板１０上に必要に応じて設けられたアンダーコート膜１１と、アンダーコート膜１１上に設けられた多結晶シリコン半導体膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、その多結晶シリコン半導体膜１３上の主にチャネル膜１３ｃ上に設けられたゲート絶縁膜１４ｇと、ゲート絶縁膜１４ｇとの間にコンタクトホールを有するように多結晶シリコン半導体膜１３上に設けられた絶縁膜１４と、ゲート絶縁膜１４ｇ上に設けられたゲート電極１５ｇと、コンタクトホールを介して設けられたソース電極１５ｓ及びドレイン電極１５ｄと、さらに全体を覆うように設けられた保護膜１８とを有している。
【００３１】
（第１実施形態）
本発明のＴＦＴ基板１の製造方法は、少なくとも、基板１０上にシリコン半導体膜１３を形成する工程と、酸化ケイ素からなるゲート絶縁膜１４ｇを形成する工程と、ゲート電極１５ｇを形成する工程とをその順で有し、そのゲート電極１５ｇの形成工程後に、３００℃未満の高圧水蒸気処理工程が設けられているトップゲート型のＴＦＴ基板の製造方法である。以下においては、図１に示すゲートオーバーラップ構造のＴＦＴ基板１を例にして、図２及び図３に示した製造工程順に説明するが、本発明のＴＦＴ基板の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。
【００３２】
先ず、基板１０を準備する。基板１０は、ＴＦＴ基板１の支持基板をなすものであり、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、ＴＦＴ基板１をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
【００３３】
また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、厚さが０．０５ｍｍ〜３．０ｍｍ程の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。
【００３４】
次に、図２（Ａ）に示すように、準備された基板１０上に必要に応じてアンダーコート膜１１を形成する。アンダーコート膜１１は、必須の膜ではなく、例えば、(i)シリコン膜１３と基板１０との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基板１０内の不純物がＴＦＴに侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよかったり、応力の影響がなかったり、バリア性を考慮する必要がなかったり、非耐熱性基板を用いない場合には設ける必要はない。
【００３５】
アンダーコート膜１１は基板１０の全面に設けられていてもよいし、必要な領域のみに設けられていてもよい。なお、図２（Ａ）に示す例では、アンダーコート膜１１を全面に形成している。
【００３６】
アンダーコート膜１１は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。
【００３７】
アンダーコート膜１１を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１〜２００ｎｍの範囲内であることが好ましく、３〜５０ｎｍの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜をアンダーコート膜１１として形成する場合には、３〜１０ｎｍの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜をアンダーコート膜１１として形成する場合には、５〜５０ｎｍの範囲内であることがより好ましい。一方、アンダーコート膜１１を応力緩和膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下の範囲内であることが好ましく、成膜時間の点からは１００ｎｍ以上５００ｎｍ以下の範囲内であることがより好ましい。
【００３８】
アンダーコート膜１１は、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００３９】
次に、図２（Ｂ）に示すように、アンダーコート膜１１上にノンドープの非晶質シリコン膜２１ａを形成する。この非晶質シリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法で非晶質シリコン膜２１ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法で非晶質シリコン膜を成膜することも可能であり、その場合には２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、成膜後に約４５０℃の脱水素処理（真空中で１時間程度）が必要となる。
【００４０】
次に、図２（Ｃ）に示すように、レーザー照射２２を行って非晶質シリコン膜２１ａを多結晶化して多結晶シリコン膜２１ｐに変化させる。レーザー照射２２は、非晶質シリコン膜２１ａを多結晶化させて多結晶シリコン膜２１ｐにする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous  Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎsec（ＦＷＨＭ（半値幅）：full  width  at  half-maximum）、エネルギー密度：２００〜３００ｍＪ／ｃｍ２、室温の条件下で行うことができる。
【００４１】
次に、図２（Ｄ）に示すように、多結晶シリコン膜２１ｐ上にパターニングされた酸化ケイ素膜２３を形成する。先ず、多結晶シリコン膜２１ｐ上に酸化ケイ素膜２３を形成し、さらにレジスト膜（図示しない）を形成し、その後レジスト膜をパターニングすることで酸化ケイ素膜２３をパターニングし、その後レジスト膜を除去して、図２（Ｄ)に示す形態となる。パターニングされた酸化ケイ素膜２３は、多結晶シリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのマスクとして作用する。
【００４２】
酸化ケイ素膜２３は、例えばＲＦマグネトロンスパッタリング法で厚さ５０〜１５０ｎｍ程度に形成される。この酸化ケイ素２３、少なくとも後述の多結晶シリコン半導体膜１３の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。パターニングを行うレジスト膜は、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。
【００４３】
酸化ケイ素膜２３をパターニングした後、図２（Ｄ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、５×１０１４イオン／ｃｍ２〜２×１０１５イオン／ｃｍ２のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、多結晶シリコン膜２１ｐにイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入により多結晶シリコン膜２１ｐにソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル膜１３ｃが形成される。
【００４４】
次に、図２（Ｅ）に示すように、酸化ケイ素膜２３を２％ＨＦ溶液やドライエッチング法により除去する。ドライエッチング法は、真空容器内でプラズマ化したエッチングガス、例えば、フッ素系ガス（例えばＣＦ４）と酸素ガスとで酸化ケイ素膜２３を分解して除去する方法である。ドライエッチング法は、ドライエッチャーと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：ＣＦ４ガス、酸素ガス、ガス流量：ＣＦ４／９５ｓｃｃｍ、酸素／５ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定のガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発振器で高周波電圧を印加することにより、プラズマを発生させる装置を用いる。なお、このドライエッチングは、後述の活性化処理の後に行ってもよい。
【００４５】
ここでは、酸化ケイ素膜２３をイオン注入用のマスクとして用いているが、酸化ケイ素膜２３の代わりにレジスト膜をイオン注入用のマスクとしてもよい。なお、その場合には、レジスト膜は後述の活性化処理前に除去される。
【００４６】
次に、図２（Ｆ）に示すように、形成されたソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄにエネルギービーム２５を照射して両膜１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：１００〜２５０ｍＪ／ｃｍ２、室温の条件下で行うことができる。また、多結晶シリコン膜２１ｐ上に形成された酸化ケイ素膜２３を活性化処理後に除去する場合は、下記の欠陥処理工程前にウエットエッチング、又はプラズマエッチングにより除去する。
【００４７】
上記の活性化処理の後には、通常、多結晶シリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。
【００４８】
次に、図３（Ｇ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ６等を用いることができる。
【００４９】
次に、図３（Ｈ）に示すように、ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄを含む全面に絶縁膜１４を形成する。絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で厚さ約１００ｎｍの酸化ケイ素を形成する。
【００５０】
次に、図３（Ｉ）に示すように、ソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄ上の絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６を形成する。例えば、絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部の絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６を形成し、その後、プラズマアッシング法によりレジスト膜を除去する。プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることで、レジストのみを除去する方法のことである。こうして、多結晶シリコン半導体膜１３上の主にチャネル膜１３ｃ上に設けられたゲート絶縁膜１４ｇと、ゲート絶縁膜１４ｇとの間にコンタクトホール２６を有するように多結晶シリコン半導体膜１３上に設けられた絶縁膜１４とを形成する。
【００５１】
次に、図３（Ｊ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、ゲート絶縁膜１４ｇ上に設けられたゲート電極１５ｇは、後述するように、高圧水蒸気処理を行った際におそらく触媒として作用すると考えられ、高圧水蒸気処理で与えられた水蒸気を活性な原子状水素や原子状酸素にしてゲート絶縁膜１４ｇ内に供給するように作用すると考えられる。こうしたゲート電極１５ｇを形成するための電極材料は特に限定されず、アルミニウムと同様の触媒効果を奏する材料を用いることができるが、例えばタングステン、タンタル、モリブデンのいずれかの金属、又はその金属を含む合金又は複合金属が好ましい。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。
【００５２】
次に、図３（Ｋ）に示すように、高圧水蒸気処理を行う。この高圧水蒸気処理をゲート絶縁膜１４ｇ上にゲート電極１５ｇを形成した後に行うことにより、ＴＦＴ特性を向上させることができる。その原理は現時点では明らかではないが、前段落で説明したように、ゲート電極１５ｇを構成する金属層の触媒効果によると考えられる。
【００５３】
なお、上記特許文献３に記載のように、従来の高圧水蒸気処理は、シリコン半導体膜の捕獲準位密度を低減するためにシリコン半導体膜形成後に行われるのが一般的である。また、高圧水蒸気処理をゲート絶縁膜の形成直後に行う場合も提案されているが、この場合は、ゲート絶縁膜中の欠陥や界面欠陥密度を低減させるものである。また、高圧水蒸気処理をソース−ドレイン電極の形成後やＴＦＴの完成後に行う場合も提案されているが、この場合は、イオン注入時やソース−ドレイン電極の形成時にゲート絶縁膜に加わったプラズマダメージを回復するためのものである。こうした従来の高圧水蒸気処理において、例えばゲート電極１５ｇを形成した後に行われる高圧水蒸気処理では、高圧水蒸気処理により改質を試みたいゲート絶縁膜１４ｇはゲート電極１５ｇの下に隠れており、さらにゲート電極は通常は水蒸気バリア性に優れた薄膜である場合が多いことから、この層構成で高圧水蒸気処理を行っても高い改質効果は期待できないと思われていた。しかし、我々の見出したところによると、驚くべきことに、この層構成で高圧水蒸気処理を行った場合において、後述の実施例に記載のように、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られることが明らかになった。その理由としては、現時点では、ゲート絶縁膜上に設けられたゲート電極の触媒効果により、活性な原子状水素や原子状酸素が発生し、その作用で高い効果が得られていると考えられる。
【００５４】
高圧水蒸気処理工程での処理条件は、１００℃を超え、３００℃未満の温度と、１気圧（０．１ＭＰａ）を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うことが好ましい。この処理条件においては、圧力が２０気圧（２．０ＭＰａ）以下であることが特に好ましく、この圧力以下で高圧水蒸気処理を行うことにより、高い圧力に対応した圧力容器を必要としないという利点がある。例えば２５０℃の飽和蒸気圧は３９気圧（３．９ＭＰａ）にもなるので、そうした温度条件の場合には、飽和蒸気圧よりも低い圧力条件（例えば、１．０ＭＰａ〜２．０ＭＰａ）とすることが好ましい。
【００５５】
また、高圧水蒸気処理工程での処理条件は、１５０℃〜２００℃の温度と、飽和蒸気圧とからなる雰囲気下で行うことが好ましい。飽和蒸気圧での高圧水蒸気処理は、圧力容器内に水をやや過剰に入れておけばその条件管理が容易であることから好ましい。しかし、温度が高い場合には圧力がかなり高くなってしまうので、その温度の上限は２００℃程度が好ましい。各温度の飽和蒸気圧は、１５０℃では５気圧（０．５ＭＰａ）、１８０℃では１０気圧（１ＭＰａ）、２００℃では飽和蒸気圧は１５気圧（１．５ＭＰａ）である。こうした条件下で行う高圧水蒸気処理は、圧力を容易に行うことができるので、工業上特に好ましい。
【００５６】
この高圧水蒸気処理は、ゲート絶縁膜１４ｇをスパッタリング法で形成した場合に特に有効である。すなわち、酸化ケイ素からなるゲート絶縁膜１４ｇは、スパッタリング法の成膜原理により３００℃を下回る温度で形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜１４ｇは、化学量論組成からずれ易く、シリコン半導体膜１３との界面の欠陥密度が高くなり易いが、本発明における高圧水蒸気処理工程を適用することによって、水蒸気の酸化効果によって酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られるという利点がある。一方、ゲート絶縁膜１４ｇをＣＶＤ法で形成する場合は、膜形成が化学反応を利用している関係で、ダングリングボンドに既に原料由来の有機官能基が結合しており、改質すべき部分が構造的な歪であったり、あるいは、官能基を置換する反応であったりするので、高圧水蒸気処理の効果がスパッタリング法で成膜したゲート絶縁膜に比べると低い。そのため、両者を比較した場合には、スパッタリング法で形成したゲート絶縁膜１４ｇがより好ましいと言える。
【００５７】
高圧水蒸気処理は、図３（Ｋ）に示すように、エッチングによって各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成した後に行うことが好ましい。その理由は、電極層を形成した直後（すなわち電極層をエッチングする前）に行った場合には、その電極層の材質にもよるが、電極層が変質してエッチングが良好に行われない可能性があるためである。
【００５８】
最後に、図３（Ｌ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。こうして図１に示す一実施形態のＴＦＴ基板１を製造することができる。
【００５９】
以上のように、本発明のＴＦＴ基板１の製造方法によれば、３００℃未満での高圧水蒸気処理を行うので、ＴＦＴ基板１を製造する際に高温と高圧に耐えられる高価な圧力容器を準備する必要がなく、設備費用を含めた製造コストを押さえることができる。また、ＴＦＴ基板１を構成する基板１０が耐熱性の低い安価なガラス基板やプラスチック基板である場合であっても、その基板１０に熱的ダメージを与える高温高圧の高圧水蒸気処理を適用しないので、前記同様、設備費用を含めた製造コストを抑えることができる。また、ゲート絶縁膜１４ｇ上にゲート電極１５ｇを形成した後に１回のみの高圧水蒸気処理を行った場合に、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られることが明らかになったことから、製造工程を省略でき、製造コストを抑えることができる。
【００６０】
したがって、本発明のＴＦＴ基板１の製造方法によれば、低コストのもとでＴＦＴ基板１を製造することができる。なお、こうして得られたＴＦＴ基板１は、製造歩留まりがよく、しかも特性にも優れるので、液晶ディスプレイや有機ＥＬディスプレイ等に好ましく適用できる。
【００６１】
（第２実施形態）
次に、セルフアライン構造のＴＦＴ基板を製造する場合について説明する。このセルフアライン構造のＴＦＴ基板を製造するための各工程は、上記第１実施形態の工程とほぼ同じであるので、ここでは主に工程順について説明する。
【００６２】
セルフアライン構造のＴＦＴ基板の製造方法は、シリコン膜成膜工程、シリコン膜結晶化（レーザー照射）工程、シリコン膜欠陥終端処理工程、絶縁膜成膜工程、ゲート電極層成膜工程、ゲート電極エッチング工程、イオン注入工程、活性化（レーザーアニール）工程、エッチングによるシリコン膜のアイランド化（ゲート絶縁膜も同時にアイランド化される）工程、層間絶縁膜成膜工程、層間絶縁膜エッチング（同時にゲート絶縁膜もエッチングされる）工程、ソース−ドレイン電極層成膜工程、ソース−ドレイン電極エッチング工程、の順からなる各工程を有している。
【００６３】
この製造方法は、エッチングされたゲート電極をマスクとしてイオン注入することから、所謂セルフアラインプロセスとも呼ばれる。なお、上記ではゲート絶縁膜のエッチングがシリコン膜のアイランド化工程と同時に行われるが、このゲート絶縁膜のエッチング工程を、シリコン膜のアイランド化工程と同時ではなく、ゲート電極のエッチング工程後に行ってもよい。その場合には、ゲート絶縁膜はゲート電極と同じ形状になる。
【００６４】
こうしたセルフアライン構造のＴＦＴ基板の製造において、従来では、高圧水蒸気処理を絶縁膜成膜工程後に行っていたが、本発明では、層間絶縁膜成膜工程後、又は、ソース−ドレイン電極エッチング工程後に行う。セルフアラインプロセスでは、ゲート絶縁膜の形成とゲート電極層の形成を連続して行うことができるというメリットがあるにもかかわらず、従来のようにゲート絶縁膜を成膜した後に高圧水蒸気処理を行った場合、ゲート絶縁膜の表面は汚染され、密着性が低下する場合がある。これに対しても、本発明の製造方法は、高圧水蒸気処理を用いないケースと同様に、連続成膜を可能にする製造方法であると言える。ただし、この場合の高圧水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件（温度、圧力、時間）が設定される。
【００６５】
なお、高圧水蒸気処理を、ゲート電極層成膜工程後に行った場合や、ソース−ドレイン電極層成膜工程後に行った場合には、電極層のエッチングが良好に行えない可能性がある。また、高圧水蒸気処理を、ゲート電極エッチング工程後、イオン注入工程後、活性化（レーザーアニール）工程後、エッチングによるシリコン膜のアイランド化工程後、層間絶縁膜エッチング工程後のいずれかのタイミングで行った場合には、むき出しのゲート電極表面が高圧水蒸気処理で汚染され（酸化され）、ソース−ドレイン電極層とコンタクトしない場合がある（ソースドレイン電極は通常配線層としてゲート電極層とコンタクトする）。
【００６６】
（第３実施形態）
次に、一般的に行われている高温プロセスの場合について説明する。この製造方法は、第２実施形態と同様のセルフアライン構造のＴＦＴ基板の製造方法であるが、上記第２実施形態ではレーザーを用いて活性化を行っているのに対し、この第３実施形態では、高温雰囲気内での熱処理によって活性化を行っている点で所謂高温プロセスと呼んでいる（ただし、一般的には、この温度でも、単結晶シリコンのプロセスよりも温度が低いため、「低温ポリシリコンプロセス」と呼ばれることもある）。このセルフアライン構造のＴＦＴ基板を製造するための各工程は、上記第１実施形態の工程とほぼ同じであるので、ここでは主に工程順について説明する。
【００６７】
第３実施形態に係るＴＦＴ基板の製造方法は、シリコン膜成膜工程、シリコン膜結晶化（レーザー照射）工程、シリコン膜欠陥終端処理工程、シリコン膜エッチング工程、絶縁膜成膜工程、ゲート電極層成膜工程、ゲート電極エッチング工程、イオン注入工程、熱活性化（例えば５００℃前後での熱処理による活性化）工程、層間絶縁膜成膜工程、層間絶縁膜エッチング（同時にゲート絶縁膜もエッチングされる）工程、ソース−ドレイン電極層成膜工程、ソース−ドレイン電極エッチング工程、の順からなる各工程を有している。
【００６８】
この製造方法においても、上記第２実施形態と同様、エッチングされたゲート電極をマスクとしてイオン注入することから、所謂セルフアラインプロセスとも呼ばれる。なお、上記ではゲート絶縁膜のエッチングが層間絶縁膜のエッチング工程と同時に行われるが、このゲート絶縁膜のエッチング工程を、層間絶縁膜のエッチング工程と同時ではなく、ゲート電極のエッチング工程後に行ってもよい。その場合には、ゲート絶縁膜はゲート電極と同じ形状になる。また、熱活性化工程は、イオン注入工程後ではなく、層間絶縁膜エッチング工程後であってもよい。
【００６９】
こうしたセルフアライン構造のＴＦＴ基板の製造において、従来では、高圧水蒸気処理を絶縁膜成膜工程後に行っていたが、本発明では、層間絶縁膜成膜工程後、又は、ソース−ドレイン電極エッチング工程後に行う。第２実施形態の場合と同様、セルフアラインプロセスでは、ゲート絶縁膜の形成とゲート電極層の形成を連続して行うことができるというメリットがあるにもかかわらず、従来のようにゲート絶縁膜を成膜した後に高圧水蒸気処理を行った場合、ゲート絶縁膜の表面は汚染され、密着性が低下する場合がある。これに対しても、本発明の製造方法は、高圧水蒸気処理を用いないケースと同様に、連続成膜を可能にする製造方法であると言える。ただし、この場合の高圧水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件（温度、圧力、時間）が設定される。
【００７０】
なお、高圧水蒸気処理を、ゲート電極層成膜工程後に行った場合や、ソース−ドレイン電極層成膜工程後に行った場合には、電極層のエッチングが良好に行えない可能性がある。また、高圧水蒸気処理を、ゲート電極エッチング工程後、イオン注入工程後、熱活性化工程後、層間絶縁膜エッチング工程後のいずれかのタイミングで行った場合には、むき出しのゲート電極表面が高圧水蒸気処理で汚染され（酸化され）、ソース−ドレイン電極層とコンタクトしない場合がある（ソースドレイン電極は通常配線層としてゲート電極層とコンタクトする）。
【００７１】
（第４実施形態）
次に、ＬＤＤ構造のＴＦＴ基板を製造する場合について説明する。ＬＤＤ（Lightly  Doped  Drain）構造は、いわゆるゲート端にソース拡散領域（ソース拡散膜１３ｓ）及びドレイン拡散領域（ドレイン拡散膜１３ｄ）よりも低濃度領域を設け、電界を緩和し劣化を防ぐ構造である。こうしたＬＤＤ構造を設けることにより、リーク電流を低減し、信頼性を向上させることができる。なお、シリコン半導体膜１３に形成される低濃度領域は、ＴＦＴ基板を平面視した場合に、ゲート電極の端部（ゲート端のこと）に位置するシリコン半導体膜の部分に形成される領域である。
【００７２】
こうしたＬＤＤ構造のＴＦＴ基板の製造方法は、上記第２又は第３実施形態の製造方法のイオン注入工程の前後に、ＬＤＤ構造に係る低濃度領域を形成するための追加のイオン注入工程とマスク形成工程を追加することにより構成できる。すなわち、ゲート電極エッチング工程後に、イオン注入工程（低濃度領域形成用）、マスク形成工程（ソース−ドレイン拡散領域形成用）、イオン注入工程（ソース−ドレイン拡散領域形成用）の順で構成し、その後、活性化工程に続く。その他の工程は上記第３実施形態の製造方法と同じであり、さらに、高圧水蒸気処理のタイミングやその効果も上記第３実施形態の製造方法と同じである。
【００７３】
（第５実施形態）
次に、より具体的な実施形態について説明する。この第５実施形態は、ゲートオーバーラップ構造を用いたＲＦＩＤ（Radio  Frequency  Identification）、ＩＣｔａｇなどの回路を形成する場合について説明する。
【００７４】
この場合の製造方法として、例えば上記第１実施形態の製造方法において、最後の電極（ゲート電極、ソース電極、ドレイン電極）エッチング工程後に、さらに、層間絶縁膜成膜工程、層間絶縁膜エッチング工程、配線電極成膜工程、配線電極エッチング工程、をその順で追加することにより構成できる。その他の工程は上記第１実施形態の製造方法と同じである。
【００７５】
この製造方法においては、高圧水蒸気処理を、電極エッチング工程後行われる層間絶縁膜成膜工程後、又は、最後の配線電極エッチング工程後に行う。ただし、この場合の高圧水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件（温度、圧力、時間）が設定される。なお、高圧水蒸気処理を、電極エッチング工程後に行った場合や、層間絶縁膜エッチング工程後に行った場合には、電極表面が汚染（酸化）され、配線層とコンタクトしない場合がある（ソースドレイン電極は通常配線層としてゲート電極層とコンタクトする）。また、高圧水蒸気処理を配線電極成膜工程後に行った場合には、エッチングが良好にできない場合がある。
【００７６】
なお、層間絶縁膜がシリコン半導体膜のパッシベーション層の機能を持つので、保護膜は特に必要ないが、追加で形成してもよい。その場合も高圧水蒸気処理の後で保護膜を形成するとよい。
【００７７】
この第５実施形態と同様の製造方法を適用できる具体的な例としては、例えば、セルフアライン構造とＬＤＤ構造を有するＲＦＩＤを製造する場合、金属の反射電極を持つ反射型ディスプレイ（電子ペーパー、反射液晶など）を製造する場合、トップエミッション型の有機ＥＬディスプレイを製造する場合、透過型液晶ディスプレイを製造する場合、ボトムエミッション型有機ＥＬディスプレイを製造する場合、のいずれの場合においても本発明を適用できる。
【実施例】
【００７８】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【００７９】
（実施例１）
基板１０として厚さ０．７ｍｍのガラス基板（コーニング１７３７）を用い、その上に、アンダーコート膜１１として酸化ケイ素からなる厚さ３００ｎｍのバッファー膜（シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層）を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ５０ｎｍのノンドープ非晶質シリコン膜２１ａを形成した。その後、全面にレーザー光を照射して（例えば、ＸｅＣｌエキシマレーザー、３００Ｈｚ発振、照射面でのエネルギー密度３００ｍＪ／ｃｍ２、レーザーパルス幅２０ｎｓｅｃ）、多結晶シリコン膜２１ｐを形成した。この多結晶シリコン膜２１ｐの上にフォトリソ法によりイオン注入用のレジストマスクを形成した後、イオン注入し（Ｐイオンを１０ｋｅＶの加速電圧で、５×１０１４イオン／ｃｍ２注入）、イオン注入用のマスクに用いたレジストを除去した後、さらに熱処理（窒素雰囲気下で、４５０℃、１０分間処理）して注入したイオンを活性化した。その後、シリコン膜をフォトリソ法によりアイランド化し（ＳＦ６ガスを用いたドライエッチング）、その後、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件でＳｉＯ２膜からなる厚さ１００ｎｍのゲート絶縁膜をスパッタ法で形成し、その後、そのゲート絶縁膜にフォトリソ法でコンタクトホールを形成し（フッ酸を用いたエッチング）、その後、アルミニウムからなる厚さ２００ｎｍの電極層をスパッタ法で形成し、フォトリソ法で電極パターンを形成した。その後、基板全体を１３気圧（１．３ＭＰａ）・２６０℃の高圧水蒸気処理を２時間行った。得られたＴＦＴ基板について、トランジスタとしての電気測定を（アジレント社、電気測定器４１５６Ｃ）を用いて行い、電流−電圧特性から移動度を計算したところ、１５０ｃｍ２／Ｖｓの値を得た。
【００８０】
（比較例１）
実施例１において、１３気圧（１．３ＭＰａ）・２６０℃の高圧水蒸気処理を、ゲート絶縁膜形成直後に行った他は、実施例１と同様にして比較例１のＴＦＴ基板を製造した。得られたＴＦＴ基板について、トランジスタとしての電気測定を実施例１と同じ方法で行い、移動度を計算したところ、２０ｃｍ２／Ｖｓの値を得た。この値は、誤差を考慮しても実施例１に比べて著しく低い特性であった。
【００８１】
（実施例２）
絶縁膜のみの特性を評価する目的で、方位（１００）のＰ型シリコンウエハ基板（ボロンを添加し、抵抗値を１０Ωｃｍにしたもの）の上に、実施例１と同様のゲート絶縁膜と電極を形成した。このとき、高圧水蒸気処理は、実施例１と同じ手順（すなわち、ゲート絶縁膜の形成→電極形成→高圧水蒸気処理：１３気圧（１．３ＭＰａ）・２６０℃）で行った。こうして処理した絶縁膜の特性について、周波数１ＭＨｚでの高周波ＣＶ測定を行って界面準位密度を評価した結果、界面準位密度は７．０×１０１０／ｃｍ２ｅＶであった。
【００８２】
（比較例２）
絶縁膜のみの特性を評価する目的で、シリコンウエハ基板（ボロンを添加し、抵抗値を１０Ωｃｍにしたもの）の上にゲート絶縁膜と電極を形成した。このとき、高圧水蒸気処理は、比較例１と同じ手順（すなわち、ゲート絶縁膜の形成→高圧水蒸気処理：１３気圧（１．３ＭＰａ）・２６０℃→電極形成）で行った。こうして処理した絶縁膜の特性について、周波数１ＭＨｚでの高周波ＣＶ測定を行って界面準位密度を評価した結果、界面準位密度は２．４×１０１１／ｃｍ２ｅＶであった。
【００８３】
（実施例３）
実施例１と同様の手順（すなわち、ゲート絶縁膜の形成→電極形成→高圧水蒸気処理）で高圧水蒸気処理を行ってＴＦＴ基板を作製し、電気特性を評価した。ただし、ＴＦＴの特性を向上させるための高圧水蒸気処理は、１５０℃、４．８気圧（０．４８ＭＰａ）の条件とした。得られたＴＦＴ基板について、トランジスタとしての電気測定を実施例１と同じ方法で行い、移動度を計算したところ、７０ｃｍ２／Ｖｓの値を得た。
【００８４】
（比較例３）
比較例１と同様の手順（すなわち、ゲート絶縁膜の形成→高圧水蒸気処理→電極形成）で高圧水蒸気処理を行ってＴＦＴ基板を作製し、電気特性を評価した。ただし、ＴＦＴの特性を向上させるための高圧水蒸気処理は、実施例３と同じ条件とした。得られたＴＦＴ基板について、トランジスタとしての電気測定を実施例１と同じ方法で行い、移動度を計算したところ、１５ｃｍ２／Ｖｓの値を得た。
【００８５】
（実施例４）
実施例１と同様の手順（すなわち、ゲート絶縁膜の形成→電極形成→高圧水蒸気処理）で高圧水蒸気処理を行ってＴＦＴ基板を作製し、電気特性を評価した。ただし、ＳｉＯ２膜で形成したゲート絶縁膜の成膜条件の成膜圧力と投入電力を０．３Ｐａ、２ｋＷとし、ＴＦＴの特性を向上させるための高圧水蒸気処理を１９０℃、１２．５気圧（１．２５ＭＰａ）の条件とした。得られたＴＦＴ基板について、トランジスタとしての電気測定を実施例１と同じ方法で行い、移動度を計算したところ、２５ｃｍ２／Ｖｓの値を得た。実施例３の結果と比較して、処理温度が高いにもかかわらず、移動度が低い値となっているが、これはゲート絶縁膜の成膜条件が異なるためであると考えられる。
【００８６】
（比較例４）
比較例１と同様の手順（すなわち、ゲート絶縁膜の形成→高圧水蒸気処理→電極形成）で高圧水蒸気処理を行ってＴＦＴ基板を作製し、電気特性を評価した。ただし、ＳｉＯ２膜で形成したゲート絶縁膜の成膜条件の成膜圧力と投入電力を０．３Ｐａ、２ｋＷとし、ＴＦＴの特性を向上させるための高圧水蒸気処理を１９０℃、１２．５気圧（１．２５ＭＰａ）の条件とした。得られたＴＦＴ基板について、トランジスタとしての電気測定を実施例１と同じ方法で行い、移動度を計算したところ、５．０ｃｍ２／Ｖｓの値を得た。
【図面の簡単な説明】
【００８７】
【図１】本発明の薄膜トランジスタ基板の一例を示す模式断面図である。
【図２】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【図３】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【符号の説明】
【００８８】
１  ＴＦＴ基板
１０  基板
１１  アンダーコート膜
１３  多結晶シリコン半導体膜
１３ｓ  ソース側拡散膜
１３ｃ  チャネル膜
１３ｄ  ドレイン側拡散膜
１４  絶縁膜
１４ｇ  ゲート絶縁膜
１５ｓ  ソース電極
１５ｇ  ゲート電極
１５ｄ  ドレイン電極
１８  保護膜
２１ａ  非晶質シリコン膜
２１ｐ  多結晶シリコン膜
２２  レーザーアニール
２３  酸化ケイ素膜
２４  イオン注入
２５  エネルギービーム
２６  コンタクトホール
２８  高圧水蒸気処理
【図１】
0005211645.tif 000002
【図２】
0005211645.tif 000003
【図３】
0005211645.tif 000004