(57)【特許請求の範囲】
【請求項１】
シフトパルス信号に同期する複数の出力部と、ここで、前記シフトパルス信号は、複数の仕様用シフトパルス信号のうちの１つの仕様用シフトパルス信号を表し、前記複数の仕様用シフトパルス信号は、それぞれ仕様に応じて異なる複数の出力数を表し、前記１つの仕様用シフトパルス信号は、前記複数の出力数のうちの、１つの出力数である設定出力数を表し、
前記１つの仕様用シフトパルス信号に応じて、前記複数の出力部のうちの、前記設定出力数に対応する出力部群を選択する出力切り替え制御部と、ここで、前記出力部群は、前記シフトパルス信号に同期して表示データを取り込み、前記表示データに対応する出力階調電圧を表示部に出力し、
前記複数の出力部のそれぞれに接続され、シフトパルス信号を順番に出力するための複数のシフトレジスタ部とを具備し、
前記出力切り替え制御部は、
前記シフトパルス信号が供給されるシフトパルス入力端子と、
前記シフトパルス入力端子に供給される前記シフトパルス信号を監視して前記複数の出力数のうちの、前記１つの仕様用シフトパルス信号に対応する前記設定出力数を表す仕様制御信号を出力する入力パルス幅監視回路と、
前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの、前記設定出力数に対応するシフトレジスタ部群をカスケード接続する出力数制御回路と、ここで、前記シフトレジスタ部群は、それぞれ、前記出力部群に接続され、
前記複数の出力部のうちの、前記シフトレジスタ部群に対応する出力部群が所定のタイミングで前記表示データを取り込むために、前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号を整形し、整形シフトパルス信号として前記シフトレジスタ部群のうちの１番目のシフトレジスタ部に出力するシフトパルス整形回路と、
シフトパルス出力端子と、
前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号のパルス幅に応じて、前記シフトレジスタ部群のうちの最終番目のシフトレジスタ部の入力又は出力からの前記整形シフトパルス信号を整形し、前記１つの仕様用シフトパルス信号として前記シフトパルス出力端子を介して次のドライバの前記シフトパルス入力端子に出力する出力パルス幅制御回路と
を具備する
ドライバ。
【請求項２】
前記出力切り替え制御部は、
前記複数のシフトレジスタ部に設けられたスイッチを更に具備し、
出力数制御回路は、
前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの前記シフトレジスタ部群がカスケード接続されるように、前記スイッチを制御する
請求項１に記載のドライバ。
【請求項３】
前記複数の仕様用シフトパルス信号のパルス幅は、仕様に応じて異なる
請求項１又は２に記載のドライバ。
【請求項４】
表示部と、
表示データとシフトパルス信号とを供給するタイミングコントローラと、
前記シフトパルス信号に同期する複数の出力部を備えるドライバとを具備し、
前記シフトパルス信号は、複数の仕様用シフトパルス信号のうちの１つの仕様用シフトパルス信号を表し、
前記複数の仕様用シフトパルス信号は、それぞれ仕様に応じて異なる複数の出力数を表し、
前記１つの仕様用シフトパルス信号は、前記複数の出力数のうちの、１つの出力数である設定出力数を表し、
前記ドライバは、
前記１つの仕様用シフトパルス信号に応じて、前記複数の出力部のうちの、前記設定出力数に対応する出力部群を選択する出力切り替え制御部と、ここで前記出力部群は、前記シフトパルス信号に同期して表示データを取り込み、前記表示データに対応する出力階調電圧を表示部に出力し、
前記複数の出力部のそれぞれに接続され、シフトパルス信号を順番に出力するための複数のシフトレジスタ部とを更に具備し、
前記出力切り替え制御部は、
前記シフトパルス信号が供給されるシフトパルス入力端子と、
前記シフトパルス入力端子に供給される前記シフトパルス信号を監視して前記複数の出力数のうちの、前記１つの仕様用シフトパルス信号に対応する前記設定出力数を表す仕様制御信号を出力する入力パルス幅監視回路と、
前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの、前記設定出力数に対応する前記シフトレジスタ部群をカスケード接続する出力数制御回路と、ここで前記シフトレジスタ部群は、それぞれ、前記出力部群に接続され、
前記複数の出力部のうちの、前記シフトレジスタ部群に対応する出力部群が所定のタイミングで前記表示データを取り込むために、前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号を整形し、整形シフトパルス信号として前記シフトレジスタ部群のうちの１番目のシフトレジスタ部に出力するシフトパルス整形回路と、
シフトパルス出力端子と、
前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号のパルス幅に応じて、前記シフトレジスタ部群のうちの最終番目のシフトレジスタ部の入力又は出力からの前記整形シフトパルス信号を整形し、前記１つの仕様用シフトパルス信号として前記シフトパルス出力端子を介して次のソースドライバの前記シフトパルス入力端子に出力する出力パルス幅制御回路と
を具備する
表示装置。
【請求項５】
前記出力切り替え制御部は、前記複数のシフトレジスタ部に設けられたスイッチを更に具備し、
前記出力数制御回路は、前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの前記シフトレジスタ部群がカスケード接続されるように、前記スイッチを制御する
請求項４に記載の表示装置。
【請求項６】
前記複数の仕様用シフトパルス信号のパルス幅は、仕様に応じて異なる
請求項４又は５に記載の表示装置。
【請求項７】
シフトパルス信号に同期する複数の出力部を具備するドライバに適用される表示方法であって、
表示データを前記ドライバに供給するステップと、ここで前記シフトパルス信号は、複数の仕様用シフトパルス信号のうちの１つの仕様用シフトパルス信号を表し、前記複数の仕様用シフトパルス信号は、それぞれ仕様に応じて異なる複数の出力数を表し、前記１つの仕様用シフトパルス信号は、前記複数の出力数のうちの、１つの出力数である設定出力数を表し、
前記複数の出力数のうちの前記設定出力数に対応する前記１つの仕様用シフトパルス信号を前記シフトパルス信号として前記ドライバに供給するステップと、
前記１つの仕様用シフトパルス信号に応じて、前記複数の出力部のうちの、前記設定出力数に対応する出力部群を選択するステップと、
前記出力部群が、前記シフトパルス信号に同期して前記表示データを取り込み、前記表示データに対応する出力階調電圧を表示部に出力するステップと、
前記複数の出力部のそれぞれに接続された複数のシフトレジスタ部からシフトパルス信号を順番に出力するステップを具備し、
前記出力部群を選択するステップは、
シフトパルス入力端子に供給される前記シフトパルス信号を監視して前記複数の出力数のうちの、前記１つの仕様用シフトパルス信号に対応する前記設定出力数を表す仕様制御信号を出力するステップと、
前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの、前記設定出力数に対応するシフトレジスタ部群をカスケード接続するステップと、ここで、前記シフトレジスタ部群は、それぞれ、前記出力部群に接続され、
前記複数の出力部のうちの、前記シフトレジスタ部群に対応する出力部群が所定のタイミングで前記表示データを取り込むように、前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号を整形し、整形シフトパルス信号として前記シフトレジスタ部群のうちの１番目のシフトレジスタ部に出力するステップと、
前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号のパルス幅に応じて、前記シフトレジスタ部群のうちの最終番目のシフトレジスタ部の入力又は出力からの前記整形シフトパルス信号を整形し、前記１つの仕様用シフトパルス信号としてシフトパルス出力端子を介して次のソースドライバの前記シフトパルス入力端子に出力するステップと
を具備する
表示方法。
【請求項８】
シフトパルス信号に同期して表示データを取り込み、前記表示データに対応する出力階調電圧を設定出力数で表示部に出力するドライバに適用される表示方法であって、
前記表示データを前記ドライバに供給するステップと、ここで、前記シフトパルス信号は、複数の仕様用シフトパルス信号のうちの１つの仕様用シフトパルス信号を表し、前記複数の仕様用シフトパルス信号は、それぞれ仕様に応じて異なる複数の出力数を表し、
前記複数の出力数のうちの前記設定出力数に対応する前記１つの仕様用シフトパルス信号を前記シフトパルス信号として前記ドライバに供給するステップと、
前記１つの仕様用シフトパルス信号に応じて、前記複数の出力部のうちの、前記設定出力数に対応する出力部群を選択するステップと、前記出力部群から、前記シフトパルス信号に同期して前記表示データに対応する出力階調電圧を表示部に出力し、
前記複数の出力部のそれぞれに接続された複数のシフトレジスタ部からシフトパルス信号を順番に出力するステップを具備し、
前記出力部群を選択するステップは、
シフトパルス入力端子に供給される前記シフトパルス信号を監視して前記複数の出力数のうちの、前記１つの仕様用シフトパルス信号に対応する前記設定出力数を表す仕様制御信号を出力するステップと、
前記仕様制御信号に応じて、前記複数のシフトレジスタ部のうちの、前記設定出力数に対応するシフトレジスタ部群をカスケード接続するステップと、ここで、前記シフトレジスタ部群は、それぞれ、前記出力部群に接続され、
前記複数の出力部のうちの、前記シフトレジスタ部群に対応する出力部群が所定のタイミングで前記表示データを取り込むように、前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号を整形し、整形シフトパルス信号として前記シフトレジスタ部群のうちの１番目のシフトレジスタ部に出力するステップと、
前記シフトパルス入力端子に供給される前記１つの仕様用シフトパルス信号のパルス幅に応じて、前記シフトレジスタ部群のうちの最終番目のシフトレジスタ部の入力又は出力からの前記整形シフトパルス信号を整形し、前記１つの仕様用シフトパルス信号としてシフトパルス出力端子を介して次のソースドライバの前記シフトパルス入力端子に出力するステップと
を具備する
表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示データを表示するドライバ及び表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などの表示装置が普及されている。このような表示装置は、表示部と、表示データを表示部に表示するドライバとを具備している。
【０００３】
ここで、ドライバに関連する技術を紹介する。特開２００５−２１５００７号公報、特公平７−７８６７２号公報には、表示部の解像度によって、出力数が切り替えられるドライバが開示されている。これらのドライバは、出力数を切り替える出力数切り替え機能を有していないドライバに対して、出力数を切り替えるための出力数制御信号を外部から供給する構成となっている。
【０００４】
【特許文献１】特開２００５−２１５００７号公報
【特許文献２】特公平７−７８６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、特許文献１、２に記載されたドライバでは、例えば、ドライバの出力数を、第１の出力数と第２の出力数との一方の出力数に切り替え可能にする場合、一方の出力数を表す出力数制御信号をドライバに供給する必要がある。この場合、出力数制御信号をドライバに供給するための出力数制御端子をチップに設ける必要もある。しかし、本来なら、ドライバの出力数を切り替えない場合、出力数制御端子をチップに設ける必要はない。
【０００６】
このように、ドライバの出力数を切り替える場合、出力数制御端子をチップに設けることにより、出力数制御端子に出力数制御信号を供給するための装置や、その出力数制御信号の信号レベルを設定するための装置を表示装置に搭載しなければならない。この場合、上記の装置と、チップ上の出力数制御端子とを接続するための配線も必要になる。このため、液晶パネルの外周の非表示エリア部の狭額縁化を阻害する。また、上記の装置を搭載したり、それを配線したりするためのコストもかかってしまう。
【課題を解決するための手段】
【０００７】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明の表示装置（１）は、表示部（１０）と、ドライバ（３０）と、表示データとシフトパルス信号（ＳＴＨ）とを前記ドライバ（３０）に供給するタイミングコントローラ（２）と、を具備している。前記ドライバ（３０）は、シフトパルス信号（ＳＴＨ）に同期する複数の出力部（３８−１〜３８−４１４）、を具備している。前記シフトパルス信号（ＳＴＨ）は、複数の仕様用シフトパルス信号（ＳＴＨ’、ＳＴＨ”）のうちの１つの仕様用シフトパルス信号（ＳＴＨ’）（ＳＴＨ”）を表している。前記複数の仕様用シフトパルス信号（ＳＴＨ’、ＳＴＨ”）は、それぞれ、仕様に応じて異なる複数の出力数（“４１４”、“３８４”）を表している。前記１つの仕様用シフトパルス信号（ＳＴＨ’）（ＳＴＨ”）は、前記複数の出力数（“４１４”、“３８４”）のうちの、１つの出力数である設定出力数（“４１４”）（“３８４”）を表している。前記ドライバ（３０）は、更に、出力切り替え制御部（４０）を具備している。前記出力切り替え制御部（４０）は、前記１つの仕様用シフトパルス信号（ＳＴＨ’）（ＳＴＨ”）に応じて、前記複数の出力部（３８−１〜３８−４１４）のうちの、前記設定出力数（“４１４”）（“３８４”）に対応する出力部群（３８−１〜３８−４１４）（３８−１〜３８−１９２、３８−２２３〜３８−４１４）を選択する。前記出力部群（３８−１〜３８−４１４）（３８−１〜３８−１９２、３８−２２３〜３８−４１４）は、前記シフトパルス信号（ＳＴＨ）に同期して表示データを取り込み、前記表示データに対応する出力階調電圧を表示部（１０）に出力する。
【発明の効果】
【０００９】
本発明の表示装置（１）では、ソースドライバ（３０）の仕様を複数の仕様（４１４出力、３８４出力）のうちの１つの仕様に切り替え可能にしている。そこで、シフトパルス信号（ＳＴＨ）は、複数の仕様用シフトパルス信号（ＳＴＨ’、ＳＴＨ”）のうちの１つの仕様用シフトパルス信号を表し、複数の仕様用シフトパルス信号（ＳＴＨ’、ＳＴＨ”）は、それぞれ仕様に応じて異なる出力数（“４１４”、“３８４”）を表している。そこで、本発明の表示装置（１）では、上記のシフトパルス信号（ＳＴＨ（ＳＴＨ’又はＳＴＨ”））をソースドライバ（３０）に供給している。このように、本発明の表示装置（１）では、上記のシフトパルス信号（ＳＴＨ（ＳＴＨ’又はＳＴＨ”））をソースドライバ（３０）に供給するためのシフトパルス入力端子（４１）をチップに設けておけばよく、前述の出力数制御端子をチップに設ける必要がない。
【００１０】
また、本発明の表示装置（１）では、出力数制御端子に出力数制御信号を供給するための装置や、その出力数制御信号の信号レベルを設定するための装置を表示装置（１）に搭載する必要もない。この場合、上記の装置と、チップ上の出力数制御端子とを接続するための配線も不要になる。このため、液晶パネルの外周非表示エリア部の狭額縁化が実現できる。また、上記の装置を搭載したり、それを配線したりするためのコストもかからず、コストダウンを実現できる。
【発明を実施するための最良の形態】
【００１１】
以下に添付図面を参照して、本発明の実施例によるドライバが適用される表示装置について詳細に説明する。本発明の実施例による表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などに適用される。
【００１２】
［構成］
図１は、本発明の実施例による表示装置として、ＴＦＴ型液晶表示装置１の構成を示している。
【００１３】
本発明の実施例によるＴＦＴ型液晶表示装置１は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）モジュールである表示部（液晶パネル）１０を具備している。液晶パネル１０は、マトリクス状に配置された複数の画素１１を具備している。複数の画素１１の各々は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１２と、画素容量１５とを具備している。画素容量１５は、画素電極と、画素電極に対向する対向電極とを具備している。ＴＦＴ１２は、ドレイン電極１３と、画素電極に接続されたソース電極１４と、ゲート電極１６とを具備している。
【００１４】
本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、複数のゲート線と、複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素１１のＴＦＴ１２のゲート電極１６に接続されている。複数のデータ線は、それぞれ、列に設けられた画素１１のＴＦＴ１２のドレイン電極１３に接続されている。
【００１５】
本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、液晶パネル１０の複数の画素１１を駆動するためのドライバとして、ゲートドライバ２０と、ソースドライバ３０とを具備している。ゲートドライバ２０は、チップ上（図示しない）に設けられ、複数のゲート線に接続されている。ソースドライバ３０は、チップ上に設けられ、複数のデータ線に接続されている。
【００１６】
本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、タイミングコントローラ２を具備している。タイミングコントローラ２は、チップ上に設けられている。
【００１７】
タイミングコントローラ２は、１水平期間の周期を有する垂直クロック信号ＶＣＫと、複数のゲート線を１番目から最終番目まで順番に選択するための垂直シフトパルス信号ＳＴＶとをゲートドライバ２０に出力する。例えば、ゲートドライバ２０は、垂直シフトパルス信号ＳＴＶと垂直クロック信号ＶＣＫとに応じて、１水平期間において選択信号を複数のゲート線のうちの１つのゲート線に出力する（上記１つのゲート線を選択する）。この選択信号は、上記１つのゲート線に対応する１ライン分の画素１１のＴＦＴ１２のゲート電極１６に供給され、ＴＦＴ１２は選択信号によりオンする。他のゲート線についても同じである。
【００１８】
タイミングコントローラ２は、表示データＤＡＴＡと、クロック信号ＣＬＫと、シフトパルス信号ＳＴＨとをソースドライバ３０に出力する。
【００１９】
具体的には、タイミングコントローラ２は、液晶パネル１０に表示される１画面（１フレーム）分の表示データＤＡＴＡとして、１ライン目から最終ライン目までの表示データＤＡＴＡをこの順にソースドライバ３０に出力する。１ライン分の表示データＤＡＴＡは、複数のデータ線にそれぞれ対応する複数の表示データを含んでいる。ソースドライバ３０は、シフトパルス信号ＳＴＨとクロック信号ＣＬＫとに従って、複数の表示データをそれぞれ複数のデータ線に出力する。このとき、複数のゲート線のうちの１つのゲート線と複数のデータ線とに対応する画素１１のＴＦＴ１２はオンしている。このため、上記画素１１の画素容量１５には、それぞれ、複数の表示データが書き込まれ、次の書き込みまで保持される。これにより、１ライン分の表示データＤＡＴＡが表示される。
【００２０】
図２は、ソースドライバ３０の構成を示している。
【００２１】
ソースドライバ３０は、シフトレジスタ３１と、データレジスタ３２と、データラッチ回路３３と、階調電圧生成回路３７と、出力回路３８とを具備している。出力回路３８は、レベルシフタ３４と、デジタル／アナログ（Ｄ／Ａ）コンバータ３５と、出力バッファ３６とを具備している。シフトレジスタ３１は、データレジスタ３２に接続され、データレジスタ３２は、データラッチ回路３３に接続されている。データラッチ回路３３は、レベルシフタ３４に接続され、レベルシフタ３４は、Ｄ／Ａコンバータ３５に接続されている。Ｄ／Ａコンバータ３５は、出力バッファ３６と階調電圧生成回路３７とに接続されている。出力バッファ３６は、複数のデータ線に接続されている。
【００２２】
階調電圧生成回路３７は、直列接続された複数の階調抵抗素子を備えている。この階調電圧生成回路３７は、電源回路（図示しない）からの基準電圧を複数の階調抵抗素子により分圧し、複数の階調電圧を生成する。
【００２３】
ソースドライバ３０の動作について説明する。
【００２４】
例えば、ソースドライバ３０は１段目から最終段目まで複数存在し、複数のソースドライバ３０は、１段目から最終段目までこの順番に行方向に縦続接続（カスケード接続）されているものとする。また、複数のソースドライバ３０の各々に対して上記の表示部１０が設けられているものとする。複数のソースドライバ３０は、それぞれドライバＩＣとして１チップにＩＣ化されている。タイミングコントローラ２は、クロック信号ＣＬＫと、１ライン分表示データＤＡＴＡとを各ソースドライバ３０に供給し、シフトパルス信号ＳＴＨを１段目のソースドライバ３０に供給する。各ソースドライバ３０は、クロック信号ＣＬＫとシフトパルス信号ＳＴＨにより、１ライン分表示データＤＡＴＡに含まれる複数の表示データをそれぞれ複数のデータ線に出力する。
【００２５】
各ソースドライバ３０において、シフトレジスタ３１は、シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。シフトパルス信号ＳＴＨは、シフトレジスタ３１の入力又は出力から、次のソースドライバ３０に出力される。最終段目のソースドライバ３０では、シフトレジスタ３１は、シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。
【００２６】
各ソースドライバ３０において、データレジスタ３２は、タイミングコントローラ２からの複数の表示データを、シフトレジスタ３１からのシフトパルス信号ＳＴＨに同期して取り込み、データラッチ回路３３に出力する。データラッチ回路３３は、その複数の表示データをそれぞれ同タイミングでラッチし、レベルシフタ３４に出力する。レベルシフタ３４は、複数の表示データに対するレベル変換を行い、Ｄ／Ａコンバータ３５に出力する。Ｄ／Ａコンバータ３５は、レベルシフタ３４からの複数の表示データに対するデジタル／アナログ変換を行う。即ち、Ｄ／Ａコンバータ３５は、レベルシフタ３４からの複数の表示データにそれぞれ応じた複数の出力階調電圧を選択して、出力バッファ３６に出力する。出力バッファ３６は、その複数の出力階調電圧をそれぞれ複数のデータ線に出力する。
【００２７】
上述のソースドライバ３０は、液晶パネル１０の解像度によって、その出力数が切り替えられる。この場合、ソースドライバ３０の出力数は、複数の仕様のうちの１つの仕様が使用される。例えば、ソースドライバ３０の仕様として、複数の仕様を第１の仕様、第２の仕様とし、第１の仕様では、出力数が４１４（以下、４１４出力と称する）であり、第２の仕様では、出力数が３８４（以下、３８４出力と称する）であるものとする。
【００２８】
第１の仕様において、液晶パネル１０の水平解像度が１３８０画素である場合、ソースドライバ３０の出力数は、
１３８０＊３（ＲＧＢ）＝４１４０
により、４１４０本必要である。ソースドライバ３０を４１４出力に設定する場合、
４１４０／４１４＝１０
により、ソースドライバ３０として１０個のソースドライバが必要である。
【００２９】
第２の仕様において、液晶パネル１０の水平解像度が１２８０画素である場合、ソースドライバ３０の出力数は、
１２８０＊３（ＲＧＢ）＝３８４０
により、３８４０本必要である。ソースドライバ３０を３８４出力に設定する場合、
３８４０／３８４＝１０
により、ソースドライバ３０として１０個のソースドライバが必要である。
【００３０】
図３は、上述のソースドライバ３０の構成として、３８４／４１４出力切り替え可能なソースドライバの構成を示している。ここで、ソースドライバ３０の出力数は、４１４であるものとする。
【００３１】
ソースドライバ３０は、チップ上に設けられたフリップフロップ回路（Ｆ／Ｆ）３１−１〜３１−４１４、出力部３８−１〜３８−４１４を具備している。フリップフロップ回路３１−１〜３１−４１４は、上述のシフトレジスタ３１に対応している。出力部３８−１〜３８−４１４は、上述のデータレジスタ３２とデータラッチ回路３３とレベルシフタ３４とＤ／Ａコンバータ３５と出力バッファ３６とに対応している。
【００３２】
ソースドライバ３０は、更に、チップ上に設けられた出力切り替え制御部４０を具備している。出力切り替え制御部４０は、シフトパルス入力端子４１、シフトパルス整形回路４２、出力数切り替え用スイッチ４３、４４、入力パルス幅監視回路４５、出力数制御回路４６、出力パルス幅制御回路４７、シフトパルス出力端子４８を具備している。出力数切り替え用スイッチ４３は、端子４３ａ、４３ｂ、４３ｃを備えている。出力数切り替え用スイッチ４４は、端子４４ａ、４４ｂ、４４ｃを備えている。
【００３３】
シフトパルス入力端子４１には、上述のシフトパルス信号ＳＴＨとして第１仕様用シフトパルス信号ＳＴＨ’（後述）又は第２仕様用シフトパルス信号ＳＴＨ”（後述）が供給される。シフトパルス入力端子４１は、シフトパルス整形回路４２の入力に接続されている。シフトパルス整形回路４２の出力は、フリップフロップ回路３１−１の入力に接続されている。
【００３４】
入力パルス幅監視回路４５の入力は、シフトパルス入力端子４１に接続されている。入力パルス幅監視回路４５は、シフトパルス入力端子４１に供給されるシフトパルス信号ＳＴＨのパルス幅を監視する。入力パルス幅監視回路４５は、監視の結果、シフトパルス信号ＳＴＨのパルス幅がクロック信号ＣＬＫのＰ周期分（Ｐは正数）に対応している場合、そのシフトパルス信号ＳＴＨが第１仕様用シフトパルス信号ＳＴＨ’であることを認識し、上記“Ｐ”を表す第１仕様制御信号を出力する。入力パルス幅監視回路４５は、監視の結果、シフトパルス信号ＳＴＨのパルス幅がクロック信号ＣＬＫのＱ周期分（ＱはＰとは異なる正数）に対応している場合、そのシフトパルス信号ＳＴＨが第２仕様用シフトパルス信号ＳＴＨ”であることを認識し、上記“Ｑ”を表す第２仕様制御信号を出力する。
【００３５】
入力パルス幅監視回路４５の出力は、出力数制御回路４６の入力に接続されている。出力数制御回路４６の出力は、出力数切り替え用スイッチ４３、４４に接続されている。出力数制御回路４６は、入力パルス幅監視回路４５からの第１、第２仕様制御信号が、それぞれ、ソースドライバ３０の仕様として第１、第２の仕様（４１４、３８４出力）であることを認識している。出力数制御回路４６は、入力パルス幅監視回路４５から第１仕様制御信号を受け取ったとき、第１の仕様（４１４出力）に基づいて、出力数切り替え用スイッチ４３、４４を制御する。出力数制御回路４６は、入力パルス幅監視回路４５から第２仕様制御信号を受け取ったとき、第２の仕様（３８４出力）に基づいて、出力数切り替え用スイッチ４３、４４を制御する。出力数切り替え用スイッチ４３、４４の制御については後述する。
【００３６】
出力数切り替え用スイッチ４３、４４は、フリップフロップ回路３１−１〜３１−４１４に設けられている。例えば、出力数切り替え用スイッチ４３は、その端子４３ａがフリップフロップ回路３１−１９２に接続され、その端子４３ｂがフリップフロップ回路３１−１９３に接続され、その端子４３ｃが出力数切り替え用スイッチ４４の端子４４ｃに接続されている。出力数切り替え用スイッチ４４は、その端子４４ｂがフリップフロップ回路３１−２２２に接続され、その端子４４ａがフリップフロップ回路３１−２２３に接続されている。
【００３７】
これにより、フリップフロップ回路３１−１〜３１−４１４のうちの、１番目から１９２番目までのフリップフロップ回路３１−１〜３１−１９２は、この順にカスケード接続されている。１９３番目から２２２番目までのフリップフロップ回路３１−１９３〜３１−２２２は、この順にカスケード接続されている。２２３番目から４１４番目までのフリップフロップ回路３１−２２３〜３１−４１４は、この順にカスケード接続されている。
【００３８】
出力パルス幅制御回路４７の入力は、出力数制御回路４６の出力とフリップフロップ回路３１−４１４の入力とに接続されている。シフトパルス出力端子４８は、出力パルス幅制御回路４７の出力に接続されている。
【００３９】
［動作］
出力切り替え制御部４０は、複数のフリップフロップ回路３１−１〜３１−４１４のうちの、異なる出力数に対応するフリップフロップ回路群をカスケード接続して、複数の出力部３８−１〜３８−４１４のうちの、フリップフロップ回路群に対応する出力部群から出力階調電圧を液晶パネル１０に出力するための切り替え制御を行う。これについて説明する。
【００４０】
まず、第１の仕様（４１４出力）について説明する。
【００４１】
上述のように、タイミングコントローラ２は、クロック信号ＣＬＫと、１ライン分表示データＤＡＴＡとを各ソースドライバ３０に供給し、シフトパルス信号ＳＴＨを１段目のソースドライバ３０に供給する。そこで、第１の仕様である場合、タイミングコントローラ２は、上述のシフトパルス信号ＳＴＨとして第１仕様用シフトパルス信号ＳＴＨ’を１段目のソースドライバ３０に出力する。この第１仕様用シフトパルス信号ＳＴＨ’のパルス幅は、クロック信号ＣＬＫのＰ周期分に対応し、例えば、図４Ａに示されるように、クロック信号ＣＬＫの２周期分（Ｐ＝２）に対応している。即ち、第１仕様用シフトパルス信号ＳＴＨ’のパルス幅は、仕様に応じて異なり、クロック信号ＣＬＫの２周期分は、出力数“４１４”を表している。
【００４２】
各ソースドライバ３０において、シフトパルス入力端子４１には、上述の第１仕様用シフトパルス信号ＳＴＨ’が供給される。入力パルス幅監視回路４５は、シフトパルス入力端子４１に供給される第１仕様用シフトパルス信号ＳＴＨ’のパルス幅がクロック信号ＣＬＫの２周期分に対応しているため、上記“２”を表す第１仕様制御信号を出力する。この第１仕様制御信号“２”により、出力数“４１４”、“３８４”のうちの、第１仕様用シフトパルス信号ＳＴＨ’に対応する設定出力数（以下、出力数“４１４”）を出力数制御回路４６に選択させる。出力数制御回路４６は、入力パルス幅監視回路４５からの第１仕様制御信号“２”に応じて、フリップフロップ回路３１−１９２とフリップフロップ回路３１−１９３とが接続されるように、出力数切り替え用スイッチ４３の端子４３ａ、４３ｂを接続し、フリップフロップ回路３１−２２２とフリップフロップ回路３１−２２３とが接続されるように、出力数切り替え用スイッチ４４の端子４４ａ、４４ｂを接続する。即ち、出力数制御回路４６は、４１４個のフリップフロップ回路である第１仕様フリップフロップ回路群（以下、フリップフロップ回路）３１−１〜３１−４１４が選択され、これらがカスケード接続されるように出力数切り替え用スイッチ４３、４４を制御する（図３の経路Ａ参照）。
【００４３】
フリップフロップ回路３１−１〜３１−４１４が選択されることにより、４１４個の出力部である第１仕様出力部群（以下、出力部）３８−１〜３８−４１４が選択される。シフトパルス整形回路４２は、出力部３８−１〜３８−４１４が所定のタイミングで、４１４個の表示データである第１仕様表示データ群を取り込むために、シフトパルス入力端子４１に供給される第１仕様用シフトパルス信号ＳＴＨ’を整形し、整形シフトパルス信号ＳＴＨとしてフリップフロップ回路３１−１に出力する。
【００４４】
そこで、各ソースドライバ３０において、フリップフロップ回路３１−１〜３１−４１４は、それぞれ、整形シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、出力部３８−１〜３８−４１４に出力する。整形シフトパルス信号ＳＴＨは、フリップフロップ回路３１−４１４の入力から出力パルス幅制御回路４７に出力される。出力パルス幅制御回路４７は、入力パルス幅監視回路４５からの第１仕様制御信号“２”に応じて、整形シフトパルス信号ＳＴＨのパルス幅がクロック信号ＣＬＫの２周期分に対応するように、整形シフトパルス信号ＳＴＨを整形し、第１仕様用シフトパルス信号ＳＴＨ’としてシフトパルス出力端子４８を介して次のソースドライバ３０のシフトパルス入力端子４１に出力する。最終番目のソースドライバ３０では、フリップフロップ回路３１−１〜３１−４１４は、それぞれ、整形シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、出力部３８−１〜３８−４１４に出力する。
【００４５】
各ソースドライバ３０において、出力部３８−１〜３８−４１４は、それぞれ、タイミングコントローラ２からの４１４個の表示データを、フリップフロップ回路３１−１〜３１−４１４からの整形シフトパルス信号ＳＴＨに同期して取り込む。出力部３８−１〜３８−４１４は、それぞれ、表示データに対してレベル変換とデジタル／アナログ変換とを行い、４１４個の表示データに対応する４１４個の出力階調電圧を４１４個のデータ線に出力する。
【００４６】
次に、第２の仕様（３８４出力）について説明する。
【００４７】
上述のように、タイミングコントローラ２は、クロック信号ＣＬＫと、１ライン分表示データＤＡＴＡとを各ソースドライバ３０に供給し、シフトパルス信号ＳＴＨを１段目のソースドライバ３０に供給する。そこで、第２の仕様である場合、タイミングコントローラ２は、上述のシフトパルス信号ＳＴＨとして第２仕様用シフトパルス信号ＳＴＨ”を１段目のソースドライバ３０に出力する。この第２仕様用シフトパルス信号ＳＴＨ”のパルス幅は、クロック信号ＣＬＫのＱ周期分に対応し、例えば、図４Ｂに示されるように、クロック信号ＣＬＫの３周期分（Ｐ＝３）に対応している。即ち、第２仕様用シフトパルス信号ＳＴＨ”のパルス幅は、仕様に応じて異なり、クロック信号ＣＬＫの３周期分は、出力数“３８４”を表している。
【００４８】
各ソースドライバ３０において、シフトパルス入力端子４１には、上述の第２仕様用シフトパルス信号ＳＴＨ”が供給される。入力パルス幅監視回路４５は、シフトパルス入力端子４１に供給される第２仕様用シフトパルス信号ＳＴＨ”のパルス幅がクロック信号ＣＬＫの３周期分に対応しているため、上記“３”を表す第２仕様制御信号を出力する。この第２仕様制御信号“３”により、出力数“４１４”、“３８４”のうちの、第２仕様用シフトパルス信号ＳＴＨ”に対応する設定出力数（以下、出力数“３８４”）を出力数制御回路４６に選択させる。出力数制御回路４６は、入力パルス幅監視回路４５からの第２仕様制御信号“３”に応じて、フリップフロップ回路３１−１９２とフリップフロップ回路３１−２２３とが接続されるように、出力数切り替え用スイッチ４３の端子４３ａ、４３ｃを接続し、出力数切り替え用スイッチ４４の端子４４ａ、４４ｃを接続する。即ち、出力数制御回路４６は、４１４個のフリップフロップ回路３１−１〜３１−４１４のうちの、３８４個のフリップフロップ回路である第２仕様フリップフロップ回路群（以下、フリップフロップ回路）３１−１〜３１−１９２、３１−２２３〜３１−４１４が選択され、これらがカスケード接続されるように出力数切り替え用スイッチ４３、４４を制御する（図３の経路Ｂ参照）。
【００４９】
フリップフロップ回路３１−１〜３１−１９２、３１−２２３〜３１−４１４が選択されることにより、３８４個の出力部である第２仕様出力部群（以下、出力部）３８−１〜３８−１９２、３８−２２３〜３８−４１４が選択される。シフトパルス整形回路４２は、出力部３８−１〜３８−１９２、３８−２２３〜３８−４１４が所定のタイミングで、３８４個の表示データである第２仕様表示データ群を取り込むために、シフトパルス入力端子４１に供給される第２仕様用シフトパルス信号ＳＴＨ”を整形し、整形シフトパルス信号ＳＴＨとしてフリップフロップ回路３１−１に出力する。
【００５０】
そこで、各ソースドライバ３０において、フリップフロップ回路３１−１〜３１−１９２、３１−２２３〜３１−４１４は、それぞれ、整形シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、出力部３８−１〜３８−１９２、３８−２２３〜３８−４１４に出力する。整形シフトパルス信号ＳＴＨは、フリップフロップ回路３１−４１４の入力から出力パルス幅制御回路４７に出力される。出力パルス幅制御回路４７は、入力パルス幅監視回路４５からの第２仕様制御信号“３”に応じて、整形シフトパルス信号ＳＴＨのパルス幅がクロック信号ＣＬＫの３周期分に対応するように、整形シフトパルス信号ＳＴＨを整形し、第２仕様用シフトパルス信号ＳＴＨ”としてシフトパルス出力端子４８を介して次のソースドライバ３０のシフトパルス入力端子４１に出力する。最終番目のソースドライバ３０では、フリップフロップ回路３１−１〜３１−１９２、３１−２２３〜３１−４１４は、それぞれ、整形シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、出力部３８−１〜３８−１９２、３８−２２３〜３８−４１４に出力する。
【００５１】
各ソースドライバ３０において、出力部３８−１〜３８−１９２、３８−２２３〜３８−４１４は、それぞれ、タイミングコントローラ２からの３８４個の表示データを、フリップフロップ回路３１−１〜３１−１９２、３１−２２３〜３１−４１４からの整形シフトパルス信号ＳＴＨに同期して取り込む。出力部３８−１〜３８−４１４は、それぞれ、表示データに対してレベル変換とデジタル／アナログ変換とを行い、３８４個の表示データに対応する３８４個の出力階調電圧を３８４個のデータ線に出力する。
【００５２】
［効果］
次に、本発明の実施例によるＴＦＴ型液晶表示装置１の効果について説明する。
【００５３】
上述のように、本発明の実施例によるＴＦＴ型液晶表示装置１では、ソースドライバ３０の仕様を複数の仕様（４１４出力、３８４出力）のうちの１つの仕様に切り替え可能にしている。そこで、シフトパルス信号ＳＴＨは、複数の仕様用シフトパルス信号ＳＴＨ’、ＳＴＨ”のうちの１つの仕様用シフトパルス信号を表し、複数の仕様用シフトパルス信号ＳＴＨ’、ＳＴＨ”は、それぞれ異なる出力数“４１４”、“３８４”を表している。そこで、ＴＦＴ型液晶表示装置１では、上記のシフトパルス信号ＳＴＨ（第１仕様用シフトパルス信号ＳＴＨ’又は第２仕様用シフトパルス信号ＳＴＨ”）をソースドライバ３０に供給している。このように、ＴＦＴ型液晶表示装置１では、上記のシフトパルス信号ＳＴＨ（ＳＴＨ’又はＳＴＨ”）をソースドライバ３０に供給するためのシフトパルス入力端子４１をチップに設けておけばよく、前述の出力数制御端子をチップに設ける必要がない。
【００５４】
また、本発明の実施例によるＴＦＴ型液晶表示装置１では、出力数制御端子に出力数制御信号を供給するための装置や、その出力数制御信号の信号レベルを設定するための装置をＴＦＴ型液晶表示装置１に搭載する必要もない。この場合、上記の装置と、チップ上の出力数制御端子とを接続するための配線も不要になる。このため、液晶パネルの外周非表示エリア部の狭額縁化が実現できる。また、上記の装置を搭載したり、それを配線したりするためのコストもかからず、コストダウンを実現できる。
【図面の簡単な説明】
【００５５】
【図１】図１は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成を示している。
【図２】図２は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成の一部を示している。
【図３】図３は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成として、３８４／４１４出力切り替え可能なソースドライバの構成を示している。
【図４Ａ】図４Ａは、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の動作として、第１出力設定処理（４１４出力）を示すタイミングチャートである。
【図４Ｂ】図４Ｂは、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の動作として、第２出力設定処理（３８４出力）を示すタイミングチャートである。
【符号の説明】
【００５６】
１    ＴＦＴ型液晶表示装置（表示装置）、
２    タイミングコントローラ、
１０    液晶パネル（表示部）、
１１    画素、
１２    ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）、
１３    ドレイン電極、
１４    ソース電極、
１５    画素容量、
１６    ゲート電極、
２０    ゲートドライバ、
３０    ソースドライバ、
３１    シフトレジスタ、
３１−１〜３１−４１４    フリップフロップ回路（Ｆ／Ｆ）、
３２    データレジスタ、
３３    データラッチ回路、
３４    レベルシフタ、
３５    デジタル／アナログ（Ｄ／Ａ）コンバータ、
３６    出力バッファ、
３７    階調電圧生成回路、
３８    出力回路、
３８−１〜３８−４１４    出力部、
４０    出力切り替え制御部、
４１    シフトパルス入力端子、
４２    シフトパルス整形回路、
４３    出力数切り替え用スイッチ、
４４    出力数切り替え用スイッチ、
４５    入力パルス幅監視回路、
４６    出力数制御回路、
４７    出力パルス幅制御回路、
４８    シフトパルス出力端子、
ＣＬＫ    クロック信号、
ＤＡＴＡ    表示データ、
ＳＴＨ    シフトパルス信号、
ＳＴＨ’    第１仕様用シフトパルス信号、
ＳＴＨ”    第２仕様用シフトパルス信号、
ＳＴＶ    垂直シフトパルス信号、
ＶＣＫ    垂直クロック信号、
【図１】
0005238230.tif 000002
【図２】
0005238230.tif 000003
【図３】
0005238230.tif 000004
【図４Ａ】
0005238230.tif 000005
【図４Ｂ】
0005238230.tif 000006