(57)【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成される抵抗値変化膜と、
前記抵抗値変化膜上及び側面を覆うように形成される上部電極と、
少なくとも前記抵抗値変化膜の一部が存在する位置の前記上部電極上に形成されるコンタクトホールとを備え、
前記抵抗値変化膜は、相変化膜であることを特徴とする半導体記憶装置。
【請求項２】
請求項１に記載の半導体記憶装置において、
直上に前記コンタクトホールを形成する前記下部電極上に、前記上部電極を形成することを特徴とする半導体記憶装置。
【請求項３】
請求項１又は請求項２に記載の半導体記憶装置において、
前記抵抗値変化膜と前記下部電極との間に形成された界面層をさらに備えることを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に係る発明であって、特に、所定の条件により抵抗値が変化する抵抗値変化膜を用いる半導体記憶装置に関するものである。
【背景技術】
【０００２】
データ記憶を実行するための半導体記憶装置において、メモリセルでのデータの記憶形式は種々の形態がある。このうち、ジュール熱や磁気等の所定の条件により抵抗値が変化する抵抗値変化膜を用いる半導体記憶装置として、相変化メモリ、ＭＲＡＭ（magnetic random access memory）、ＲＲＡＭ（resistance random access memory）などがある。ここで、相変化メモリは、抵抗値変化膜として相変化膜を用いる。また、ＭＲＡＭは、抵抗値変化膜として磁気抵抗効果を利用した膜を用いる。さらに、ＲＲＡＭは、抵抗値変化膜として印加する電圧パルスの符号によって抵抗値が変化する膜を用いる。なお、相変化メモリについては、特許文献１に詳しく説明されている。
【０００３】
特に、相変化メモリは、記憶素子自体に流れる電流によるジュール熱に応じて、相変化膜の結晶状態が変化することにより記憶情報が書き込まれる半導体記憶装置である。この相変化メモリは、非晶質（アモルファス）化する際にジュール熱で６００℃を越える温度にして一旦相変化膜を融解させるために書き込み電流が大きくなりやすいが、結晶状態に応じて抵抗値が２桁から３桁も変化する。そして、この相変化メモリは、抵抗値を信号として用いるため、読み出し信号が大きく、センス動作が容易である。
【０００４】
なお、ＭＲＡＭ及びＲＲＡＭ等の抵抗値が変化する膜を用いる半導体記憶装置は、基本的に同じ構造を有しているため、以下の説明では相変化メモリを例として説明し、他の例については詳細な説明を省略する。
【０００５】
この相変化メモリは、相変化膜上にタングステン（Ｗ）等の金属膜を形成して同時に加工することで、相変化膜上に上部電極を形成する。この上部電極の金属膜に対してコンタクトホールを形成して、外部の配線と上部電極とのコンタクトを設ける構造になっている。
【０００６】
【特許文献１】特開２００７−４２８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、相変化メモリは、コンタクトの形成時、写真製版の合わせズレが生じる場合や相変化膜の寸法が小さい場合、コンタクトホールの底で相変化膜の側壁が露出する問題があった。コンタクトホールの底で相変化膜が露出すると、次工程でのプラグ形成工程において、相変化膜が昇華したり、スパッタエッチなどで相変化膜が叩かれたりすることで、相変化膜が飛散し汚染を起こす。また、相変化膜そのものも飛散により無くなるため、素子自体が不良ビットとなる。
【０００８】
そのため、相変化メモリの製造工程において、写真製版の重ね合わせ量や相変化膜の寸法を外観検査で管理したり、相変化膜のパターン自体を大きくしてコンタクトホールとの位置合わせマージンを大きくする等の処置が必要であった。
【０００９】
そこで、本発明は、コンタクトホールの形成時に抵抗値変化膜（相変化膜等）が露出することのない半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る解決手段は、下部電極と、下部電極上に形成される抵抗値変化膜と、抵抗値変化膜上及び側面を覆うように形成される上部電極と、少なくとも抵抗値変化膜の一部が存在する位置の上部電極上に形成されるコンタクトホールとを備え、抵抗値変化膜は、相変化膜であることを特徴とする。
【発明の効果】
【００１１】
本発明に記載の半導体記憶装置は、相変化膜である抵抗値変化膜上及び側面を覆うように上部電極を形成するので、写真製版の合わせズレが生じる場合や、相変化膜である抵抗値変化膜の寸法が小さい場合であっても、相変化膜である抵抗値変化膜が露出しない効果を有している。
【発明を実施するための最良の形態】
【００１２】
本発明に係る半導体記憶装置では、上部電極及び下部電極で挟んだ抵抗値変化膜（例えば相変化膜）を用いてデータ記憶を行っており、相変化メモリやＭＲＡＭ、ＲＲＡＭなどに適用することができる。なお、以下の実施の形態および参考形態の説明では、相変化メモリを例にして説明する。
【００１３】
（実施の形態）
まず、本実施の形態に係る半導体記憶装置を説明する前に、前提となる半導体記憶装置の構成について説明する。図４に示す半導体記憶装置は相変化メモリであり、半導体基板（図示せず）上にタングステン（Ｗ）等の下部電極１を形成し、下部電極１上に界面層２、相変化膜３、上部電極４、窒化膜５の順に積層している。なお、下部電極１には、チタン膜や窒化チタン膜あるいはそれらの積層膜などからなる導電性のバリア膜１ａが底及び側面に形成されている。
【００１４】
また、図４に示す相変化メモリでは、下部電極１と相変化膜３との間に界面層２を形成しているが、この界面層２は、下部電極１と相変化膜３との密着性の向上や、相変化膜３を加熱する発熱用の抵抗層として機能している。例えば、界面層２としては、酸化タンタル（Ｔａ2Ｏ5）などが利用できる。なお、界面層２は、密着性の向上等を考慮しなければ、相変化メモリにおいて必ずしも設ける必要はない。
【００１５】
次に、相変化膜３は、アモルファス状態と結晶状態とで抵抗率が異なり、アモルファス状態では高抵抗（高抵抗率）となり、結晶状態では低抵抗（低抵抗率）となる。例えば、アモルファス状態での相変化膜３の抵抗率は、結晶状態での相変化膜３の抵抗率よりも、２桁から３桁程度大きくなる。このため、相変化膜３は、結晶状態とアモルファス状態との２状態間の遷移（相変化）が可能で、この２状態間の遷移により抵抗値が変化する抵抗値変化膜として機能する。
【００１６】
そのため、相変化膜３は、加熱処理により抵抗値が変化する相変化材料からなり、例えば、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）を含む材料（半導体）、すなわちカルコゲナイド（カルコゲナイド半導体、カルコゲナイド材料）からなるカルコゲナイド層により形成されている。具体的に相変化膜３としては、ＧｅＳｂＴｅ（例えばＧｅ2Ｓｂ2Ｔｅ5又はＧｅ5Ｓｂ2Ｔｅ8）（一般的にＧＳＴ膜と呼ばれている）などがある。ここで、カルコゲナイドとは、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）のうちの少なくとも１元素を含む材料をいう。
【００１７】
次に、上部電極４は、タングステン（Ｗ）等の導電性の膜で形成されている。この上部電極４と下部電極１との間に電圧を印加（加熱処理）することで、相変化膜３にジュール熱が発生し、相変化膜３の結晶状態が変化する。上部電極４の上には窒化膜５が形成され、さらに窒化膜５上に層間絶縁膜６が形成される。
【００１８】
さらに、図４に示す相変化メモリでは、層間絶縁膜６上に形成する配線（図示せず）と上部電極４とを電気的に接続するためにプラグ（図示せず）を形成する必要がある。そのため、図４では、上部電極４上にコンタクトホール７を形成しているが、写真製版の合わせズレが生じたり、相変化膜３の寸法が小さかったりすることにより、コンタクトホール７の一部が上部電極４以外の部分に形成されている。
【００１９】
よって、図４では、コンタクトホール７の形成により相変化膜３が露出することになる。相変化膜３が露出すると、コンタクトホール７にプラグを形成する等の次工程において、スパッタ等の処理により相変化膜３が飛散し、他の素子を汚染したり、相変化膜３自体が消失する問題が発生する。
【００２０】
また、下部電極１に直接プラグ（図示せず）を接続する部分が半導体記憶装置に存在する場合、図４の左側に示すように下部電極１の直上にコンタクトホール８を形成する。しかし、工程の条件等により下部電極１上に相変化膜３が残る（相変化膜残９）場合がある。この場合、コンタクトホール８を形成すると、相変化膜残９が露出することになり、当該相変化膜残９が飛散し、他の素子を汚染する問題が発生する。
【００２１】
そこで、本実施の形態に係る半導体記憶装置では、図１に示す構成を採用している。図１に示す相変化メモリでは、下部電極１となるプラグを形成後に界面層２、相変化膜３をスパッタして加工する。さらに、相変化膜３上にタングステン等の金属膜をスパッタして、界面層２，相変化膜３の側面及び相変化膜３の上面を覆うように上部電極４を形成する。また、図１に示す上部電極４の上にも、図４と同じように窒化膜５及び層間絶縁膜６が形成される。その後、層間絶縁膜６の平坦化を行い、上部電極４と電気的に接続したプラグ（図示せず）を形成する。なお、図１に示す各層及び膜の構成は、図４で説明した構成と同じであるため、詳細な説明は省略する。
【００２２】
図１に示す相変化メモリでは、上部電極４上にプラグを形成するときに、写真製版の合わせズレや、相変化膜３の寸法が小さいことにより、コンタクトホール７が相変化膜３のパターンを踏み外しても、上部電極４でカバーできる。そのため、図１に示す相変化メモリでは、相変化膜３が露出することなく、次工程において相変化膜３の飛散による汚染や消失を防止することができる。
【００２３】
さらに、図１の左側に示すように、本実施の形態に係る半導体記憶装置では、下部電極１に直接プラグ（図示せず）を接続する部分において、下部電極１上を上部電極４のパッドで覆っている。そのため、相変化膜残９がある下部電極１上にコンタクトホール８を形成しても、相変化膜残９が露出することはない。
【００２４】
以上のように、本実施の形態に係る半導体記憶装置では、図１に示す構成を採用することで、写真製版の合わせズレが生じる場合や相変化膜の寸法が小さい場合であっても、コンタクトホール７，８の形成時に相変化膜３や相変化膜残９が露出せず、相変化膜３や相変化膜残９の飛散による汚染等の問題が生じない。
【００２５】
（参考形態）
図２に本参考形態に係る半導体記憶装置の断面図を示す。図２に示す半導体記憶装置も相変化メモリであり、図１と同様、下部電極１，界面層２，相変化膜３，上部電極４，窒化膜５，層間絶縁膜６を備えている。さらに、図２に示す相変化メモリでは、界面層２及び相変化膜３，上部電極４の側面にサイドウォール１０を備えている。なお、図２に示す各層及び膜の構成は、サイドウォール１０以外は図４で説明した構成と同じであるため、詳細な説明は省略する。
【００２６】
図２に示すサイドウォール１０は、窒化膜５に比べてエッチング耐性が高い材料で形成する。例えば、サイドウォール１０に酸化膜を用いる。窒化膜５に比べてエッチング耐性が高いサイドウォール１０を形成すると、図２に示すように写真製版の合わせズレや、相変化膜３の寸法が小さいことにより、コンタクトホール７が相変化膜３のパターンを踏み外しても、サイドウォール１０で相変化膜３をカバーできる。そのため、図２に示す相変化メモリでは、相変化膜３が露出することなく、次工程において相変化膜３の飛散による汚染や消失を防止することができる。
【００２７】
また、サイドウォール１０に窒化膜や酸化膜等の熱伝導率の低い絶縁膜を用いた場合、相変化膜３の保温効果が見込め、相変化膜３をアモルファス化するリセット電流を低減できる。さらに、従来は相変化膜３の下面のみで密着性を維持していたが、サイドウォール１０を設けることで、側壁の接触面積が増加するため相変化膜３の密着性が向上する。
【００２８】
次に、窒化膜５に比べてエッチング耐性が高い材料として金属膜１０ａをサイドウォール１０に採用する場合について説明する。サイドウォール１０に金属膜１０ａを用いた相変化メモリの断面図を図３に示す。図３に示すサイドウォール１０では、金属膜１０ａと相変化膜３や上部電極４等との間を電気的に絶縁しなければならないため、当該間に絶縁膜１０ｂを設けている。この絶縁膜１０ｂにより、サイドウォール１０に金属膜１０ａを用いても、酸化膜を用いたサイドウォール１０と同様に機能し、写真製版の合わせズレや、相変化膜３の寸法が小さいことにより、コンタクトホール７が相変化膜３のパターンを踏み外しても、サイドウォール１０で相変化膜３をカバーできる。
【００２９】
さらに、サイドウォール１０に金属膜１０ａを用いた場合、サイドウォール１０自身を電極として使用することができ、界面膜２へ電荷を蓄積したり、除去したりする機能を付加することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態に係る半導体記憶装置の断面図である。
【図２】本発明の参考形態に係る半導体記憶装置の断面図である。
【図３】本発明の参考形態に係る別の半導体記憶装置の断面図である。
【図４】本発明の前提となる半導体記憶装置の断面図である。
【符号の説明】
【００３１】
１  下部電極、２  界面層、３  相変化膜、４  上部電極、５  窒化膜、６  層間絶縁膜、７，８  コンタクトホール、９  相変化膜残、１０  サイドウォール。
【図１】
0005274799.tif 000002
【図２】
0005274799.tif 000003
【図３】
0005274799.tif 000004
【図４】
0005274799.tif 000005