(57)【特許請求の範囲】
【請求項１】
複数の画素の各々に画素スイッチング素子および画素電極が形成された素子基板を有し、当該素子基板上には、前記複数の画素を内側領域として区画するシール材の外側に光センサ素子が形成され、
前記光センサ素子は、能動層に対してゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタ構造の光センサ用半導体素子を有し、
当該光センサ用半導体素子の能動層は、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜からなることを特徴とする電気光学装置。
【請求項２】
前記光センサ用半導体素子の能動層は、結晶粒径が１０ｎｍから５０ｎｍの微結晶シリコン膜からなることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記複数の画素からなる画素領域は、バックライトの輝度調整単位または画像信号の諧調補正単位となる複数の領域で構成され、
前記光センサ素子は、前記領域に対応して複数配置されることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記光センサ用半導体素子は、前記素子基板の下層側から上層側に向かって前記ゲート電極、前記ゲート絶縁膜および前記能動層が順に積層されたボトムゲート構造であって、
前記能動層から上層側に向かってコンタクト層、ソース電極および保護膜が順に積層されたソース電極部と、前記能動層から上層側に向かって前記保護膜が積層され光が入射する入射部と、前記能動層から上層側に向かって前記コンタクト層、ドレイン電極および前記保護膜が順に積層されたドレイン電極部と、を備え、
前記入射部の上面は、前記ソース電極部の上面および前記ドレイン電極部の上面よりも低い位置となることを特徴とする請求項１乃至３の何れか一項に記載の電気光学装置。
【請求項５】
請求項１乃至４の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素が構成された素子基板上に光センサ素子が形成された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
液晶装置やエレクトロルミネッセンス表示装置などの電気光学装置では、素子基板上の複数の画素の各々に画素スイッチング素子および画素電極が形成されており、画素スイッチング素子によって画素電極への電位の印加を制御して画像を表示する。かかる電気光学装置は、環境光の強度が異なる様々な状況で用いられる。
【０００３】
そこで、半透過反射型の液晶装置において、素子基板上に光センサ素子を構成し、かかる光センサ素子の受光結果に基づいて、フロントライト装置やバックライト装置の駆動を制御することが提案されている。また、かかる光センサ付きの液晶装置を構成するにあたって、画素スイッチング素子および光センサ素子にアモルファスシリコン膜を能動層とする薄膜トランジスタを用いることが提案されており、かかる構成を採用すれば、製造工程数を減らすことができる（特許文献１参照）。
【０００４】
しかしながら、アモルファスシリコン膜を能動層とする薄膜トランジスタを光センサ素子に用いると、例えば、図６に実線Ｌ５で示すように、光センサ素子の光電変換特性が経時的に低下し、実際の照度よりも低く検出してしまうなど、光センサ素子の信頼性が低いという問題点がある。かかる原因は、アモルファスシリコン膜に可視光が照射されると、シリコン同士の結合が切れるためと考えられる。
【０００５】
一方、アモルファスシリコン膜にレーザ光を照射して、光センサ素子の光電変換特性の経時的変化を抑えることが提案されている（特許文献２参照）。
【特許文献１】特開２００７−２１２８９０号公報
【特許文献２】特開２００６−１７９４７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に記載された方法のようにレーザ照射を利用する方法は、新たな工程を追加する必要があるとともに、レーザ照射工程に長い時間がかかるため、生産性が低下するという問題点がある。また、特許文献２に記載された方法では、レーザ光の照射前後でシリコン膜の抵抗値が増大していることから、レーザ光の照射によって光センサ素子を初期的に加速劣化させておく方法と見なすことができ、かかる方法を採用すると、光センサ素子の光電変換特性が低いという問題点がある。
【０００７】
かといって、光に対する安定性の高い多結晶シリコン膜を能動層として用いた光センサ素子では、多結晶シリコン膜中に存在する結晶粒界が原因で、薄膜トランジシタのオフ時の漏れ電流が大きいため、光センサ素子の感度が低いという問題点がある。すなわち、薄膜トランジスタを光センサ素子に用いる場合、薄膜トランジスタをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、オフ時の漏れ電流が大きいと、バックグランドが高くなるため、感度が低下するのである。
【０００８】
以上の問題点に鑑みて、本発明の課題は、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子を素子基板上に効率よく形成することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本技術では、複数の画素の各々に画素スイッチング素子および画素電極が形成された素子基板を有し、当該素子基板上には、光センサ素子が形成された光センサ付き電気光学装置において、前記光センサ素子は、能動層に対してゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタ構造の光センサ用半導体素子を有し、当該光センサ用半導体素子の能動層は、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜からなることを特徴とする。なお、光センサ用半導体素子の能動層に用いられる微結晶シリコン膜の結晶粒径の「数ｎｍから１００ｎｍ」とは、具体的には、２ｎｍから１００ｎｍを意味し、かかる範囲のうち、特に１０ｎｍから５０ｎｍであると特に好ましい。
【００１０】
本技術は、薄膜トランジスタ構造の光センサ用半導体素子を構成するにあたって、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として用いたため、アモルファスシリコン膜と違って、可視光によってシリコン同士の結合が切れるということがない。また、薄膜トランジスタ構造の光センサ用半導体素子を構成するにあたって、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として用いたため、多結晶シリコン膜に比較して、オフ時の漏れ電流が小さいので、感度が高い。すなわち、薄膜トランジスタを光センサ素子に用いた場合、薄膜トランジスタをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、微結晶シリコン膜を能動層として用いてオフ時の漏れ電流を低下させれば、バックグランドを低くできるため、感度が向上する。それ故、本技術によれば、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子を素子基板上に備えた電気光学装置を提供することができる。
【００１１】
本技術において、前記画素スイッチング素子は、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として備えた薄膜トランジスタであることが好ましい。すなわち、前記画素スイッチング素子および前記光センサ用半導体素子の双方が、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として備えた薄膜トランジスタ構造を有していることが好ましい。このように構成すると、画素スイッチング素子を形成するための工程と、光センサ素子を形成するための工程の一部あるいは全てを同時に行なうことができるので、製造工程数が少なくてよいという利点がある。なお、光センサ用半導体素子、および薄膜トランジスタの能動層に用いられる微結晶シリコン膜の結晶粒径の「数ｎｍから１００ｎｍ」とは、具体的には、２ｎｍから１００ｎｍを意味し、かかる範囲のうち、特に１０ｎｍから５０ｎｍであると特に好ましい。
【００１２】
本技術において、前記光センサ用半導体素子は、前記素子基板の下層側から上層側に向かってゲート電極、ゲート絶縁膜および能動層が順に積層されたボトムゲート構造を備えていることが好ましい。このように構成すると、トップゲート構造と違って、光センサ用半導体素子の能動層に光が照射するのをゲート電極が妨げるという問題点が発生しない。それ故、本技術によれば、金属や導電化ポリシリコンなどといった遮光性材料によってゲート電極を形成することができる。
【００１３】
本技術を適用した電気光学装置は液晶装置として構成することができ、この場合、前記素子基板において前記画素電極が形成されている側の面には対向基板が対向配置されているとともに、当該対向基板と前記素子基板との間には液晶層が保持され、前記素子基板において、前記対向基板が位置する側とは反対側、あるいは前記対向基板が位置する側には、前記液晶層に対して光を供給する照明装置が配置され、前記照明装置は、前記光センサ素子での光検出結果に基づいて駆動制御される構成を採用することができる。
【００１４】
本技術に係る電気光学装置は、携帯電話機やモバイルコンピュータなどの電子機器に用いることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本技術の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。また、以下に説明する画素スイッチング素子、および光センサ用半導体素子は、一対のソース・ドレイン電極を備えた薄膜トランジスタ構造を備えており、一対のソース・ドレイン電極を別々に指示する場合、便宜上、ある期間にチャネル領域を電流が流れる方向に着目してソース電極あるいはドレイン電極と区別して表現してある。
【００１６】
［全体構成］
図１（ａ）、（ｂ）は各々、本技術を適用した光センサ付き電気光学装置（以下、電気光学装置という）をその上に形成された各構成要素とともに対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図１（ａ）、（ｂ）に示す電気光学装置１００は、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically Controlled Birefringence）モード、あるいはＶＡＮ（Vertical Aligned Nematic）モードの透過型のアクティブマトリクス型の液晶装置であり、この電気光学装置１００では、シール材５２を介して素子基板１０と対向基板２０とが貼り合わされ、その間に液晶層５０が保持されている。
【００１７】
素子基板１０において、シール材５２の外側に位置する端部領域には、走査線駆動回路およびデータ線駆動回路が構成された駆動用ＩＣ１０１、１０２が実装されているとともに、基板辺に沿って実装端子１０６が形成されている。シール材５２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。図示を省略するが、シール材５２には、その途切れ部分によって液晶注入口が形成され、液晶層５０を注入した後、封止材により封止されている。
【００１８】
素子基板１０には、後述する画素スイッチング用の薄膜トランジスタの他、画素電極９ａがマトリクス状に形成され、その表面に配向膜（図示せず）が形成されている。対向基板２０には、シール材５２の内側領域に遮光性材料からなる額縁５３ａが形成され、その内側が画素領域１ａ（画像表示領域）になっている。対向基板２０には、各画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜５３ｂが形成され、その上層側には、透光性の対向電極２１、および配向膜（図示せず）が形成されている。また、対向基板２０において、素子基板１０の各画素領域に対向する領域には、ＲＧＢのカラーフィルタ５４がその保護膜（図示せず）とともに形成され、それにより、電気光学装置１００をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００１９】
本形態において、電気光学装置１００は、半透過反射型の液晶装置として構成されており、素子基板１０に対して対向基板２０が位置する側とは反対側にはバックライト装置６０（照明装置）が配置され、かかるバックライト装置６０は、素子基板１０に重ねて配置された導光板６１と、ＬＥＤなどからなる光源６２とを備えている。なお、図示を省略するが、素子基板１０と導光板６１との間には偏向板や光散乱板などの光学部材が配置され、対向基板２０に対して素子基板１０とは反対側には偏向板などの光学部材が配置されている。
【００２０】
このように構成した電気光学装置１００において、透過モードでは、バックライト装置６０から出射された光が素子基板１０の側から入射した後、液晶層５０によって光変調され、しかる後に対向基板２０の側から出射される。また、反射モードでは、対向基板２０の側から入射した光は素子基板１０の側で反射して再び、対向基板２０の側から出射される間に、液晶層５０によって光変調される。
【００２１】
また、本形態の電気光学装置１００において、素子基板１０の端部には実装端子１０６に対してフレキシブル配線基板１０５が接続され、素子基板１０において、画素領域１ａに対して実装端子１０６が形成されている側とは反対側端部には、詳しくは後述する光センサ素子１ｆが基板縁に沿うように形成されている。また、フレキシブル配線基板１０５には、光センサ素子１ｆに対するセンサ制御回路などを備えたセンサ駆動用ＩＣ１０３が実装されており、光センサ素子１ｆは、素子基板１０に形成された配線、およびフレキシブル配線基板１０５に形成された配線を介してセンサ駆動用ＩＣ１０３に電気的に接続されている。本形態では、光センサ素子１ｆは、外光などといった環境光の強度（照度）を検出するために形成されている。このため、本形態の電気光学装置１００では、外光などといった環境光以外の光が光センサ素子１ｆに入射しないように遮光対策が施されている。
【００２２】
なお、図１（ａ）、（ｂ）には、駆動用ＩＣ１０１、１０２として、走査線駆動回路およびデータ線駆動回路が各々形成されたものを３つ用いた例を示してあるが、１つの駆動用ＩＣ１０１、１０２に走査線駆動回路およびデータ線駆動回路の双方が形成されている構成を採用してもよい。また、本形態では、フレキシブル配線基板１０５にセンサ駆動用ＩＣ１０３が実装されている構造を採用しているが、センサ駆動用ＩＣ１０３も素子基板１０に実装されている構成を採用してもよい。さらに、センサ制御回路などが走査線駆動回路およびデータ線駆動回路とともに共通のＩＣに内蔵されている構成を採用してもよい。
【００２３】
［素子基板１０の全体構成］
図２は、図１に示す電気光学装置１００の電気的な構成を示すブロック図である。図２に示すように、本形態の電気光学装置１００において、素子基板１０上の画素領域１ａには、駆動用ＩＣ１０１、１０２から延在したデータ線６ａおよび走査線３ａが互いに交差する方向に延在しており、データ線６ａと走査線３ａとの交差に対応する位置に複数の画素１ｅが構成されている。複数の画素１ｅの各々には、液晶の配向状態を制御するための薄膜トランジスタ１ｃ（画素スイッチング素子）が形成されており、薄膜トランジスタ１ｃのソースにはデータ線６ａが電気的に接続し、薄膜トランジスタ１ｃのゲートには走査線３ａが電気的に接続している。また、素子基板１０には、各画素に対して保持容量１ｄを形成するための容量線３ｂが走査線３ａと並列するように形成されており、本形態において容量線３ｂは、共通電位Ｖcomが印加された定電位線１ｕに電気的に接続されている。
【００２４】
また、本形態の電気光学装置１００において、素子基板１０では、画素領域１ａの外側領域に、基板辺に沿うように光センサ素子１ｆが配置されている。光センサ素子１ｆは、詳細な構造については後述するが、薄膜トランジスタ構造の光センサ用半導体素子１ｈと、この光センサ用半導体素子１ｈに並列に電気的に接続された容量素子１ｉとを備えている。また、素子基板１０において、画素領域１ａの外側領域には、光センサ素子１ｆを駆動するためのセンサ用信号線１ｊ、給電線１ｓ、ゲートオフ線１ｍが形成され、さらに定電位線１ｕが光センサ素子１ｆに電気的に接続されている。
【００２５】
［画素スイッチング用の薄膜トランジスタ１ｃの構成］
図３（ａ）、（ｂ）は各々、本技術を適用した電気光学装置１００に用いた素子基板１０に形成された画素１ｅの３つ分の平面図、およびＡ３−Ａ３′断面図である。なお、図３（ａ）において、走査線３ａおよびそれと同時形成された薄膜については実線で示し、半導体膜２ａについては短い点線で示し、データ線６ａおよびそれと同時形成された薄膜については一点鎖線で示し、光反射層５ａについては二点鎖線で示し、画素電極９ａについては長い点線で示してある。
【００２６】
図３（ａ）に示すように、データ線６ａと走査線３ａとの交差に対応する各位置には複数の画素１ｅが各々形成されている。これらの画素１ｅには、ボトムゲート型の薄膜トランジスタ１ｃのチャネル領域を構成する半導体膜２ａが形成され、走査線３ａからの突出部分によってゲート電極３ｅが形成されている。半導体膜２ａのうち、ソース側の端部には、データ線６ａの一部がソース電極６ｂとして重なっており、ドレイン側の端部にはドレイン電極６ｃが重なっている。また、ドレイン電極６ｃに対しては画素電極９ａがコンタクトホール８１ａ、８２ａを介して電気的に接続している。
【００２７】
このように構成した薄膜トランジスタ１ｃの断面は、図３（ｂ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、走査線３ａ（ゲート電極３ｅ）が形成され、ゲート電極３ｅの上層側にはゲート絶縁膜４が形成されている。ゲート絶縁膜４の上層のうち、ゲート電極３ｅと部分的に重なる領域には、薄膜トランジスタ１ｃの能動層（チャネル領域）を構成する半導体膜２ａが形成されている。半導体膜２ａのうち、ソース領域の上層には、ドープトシリコン膜からなるコンタクト層７ａ、およびソース電極６ｂが積層され、ドレイン領域の上層には、ドープトシリコン膜からなるコンタクト層７ｂ、およびドレイン電極６ｃが積層されている。
【００２８】
ゲート絶縁膜４は、例えば、シリコン窒化膜からなる。走査線３ａは、例えば、アルミニウム合金膜とモリブデン膜との多層膜である。データ線６ａ（ソース電極６ｂ）およびドレイン電極６ｃはいずれも、例えば、下層側から上層側に向けて、モリブデン膜、アルミニウム膜、およびモリブデン膜を積層した３層構造を備えている。
【００２９】
本形態において、半導体膜２ａは、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜からなり、コンタクト層７ａ、７ｂは、例えば、リンがドープされたｎ+型のアモルファスシリコン膜からなる。
【００３０】
ソース電極６ｂおよびドレイン電極６ｃの上層側にはパッシベーション膜８１（保護膜／層間絶縁膜）が形成されており、パッシベーション膜８１は、例えば、シリコン窒化膜からなる。パッシベーション膜８１の上層には感光性樹脂からなる平坦化膜８２が形成されている。平坦化膜８２の上には光反射層５ａおよび画素電極９ａが形成されており、画素電極９ａは、パッシベーション膜８１および平坦化膜８２に形成されたコンタクトホール８１ａ、８２ａを介してドレイン電極６ｃに電気的に接続している。下層側の光反射層５ａは、アルミニウム膜、銀膜、あるいはそれらの合金膜からなり、上層側の画素電極９ａは、例えば、ＩＴＯ膜（Indium Tin Oxide）からなる。画素電極９ａは、光反射層５ａより広い領域に形成されており、画素電極９ａのうち、光反射層５ａが形成されている領域は反射モードでの画像表示に用いられ、光反射層５ａが形成されていない領域は透過モードでの画像表示に用いられる。
【００３１】
［光センサ素子１ｆの構成］
図４（ａ）、（ｂ）、（ｃ）は各々、本技術を適用した電気光学装置に用いた素子基板１０に形成された光センサ素子１ｆの等価回路図、平面図、およびＡ４−Ａ４′断面図である。なお、図４（ｂ）においても、ゲート電極３ｆおよびそれと同時形成された薄膜については実線で示し、半導体膜２ｄについては短い点線で示し、ソース・ドレイン電極６ｉ、６ｊおよびそれと同時形成された薄膜については一点鎖線で示してある。
【００３２】
図４（ａ）、（ｂ）に示すように、光センサ素子１ｆは、一対のソース・ドレイン電極６ｉ、６ｊ、チャネル領域を備えた半導体膜２ｄ、およびチャネル領域にゲート絶縁膜４を介して対向するゲート電極３ｆを備えた薄膜トランジスタ構造の光センサ用半導体素子１ｈと、光センサ用半導体素子１ｈと並列に電気的に接続された容量素子１ｉとを備えている。かかる光センサ素子１ｆでは、１つの素子が大面積に形成された構成や、複数の素子が並列に電気的に接続された構成をもって素子基板１０上に形成される。
【００３３】
光センサ用半導体素子１ｈのドレイン電極６ｊは、センサ用信号線１ｊおよび給電線１ｓに接続され、ソース電極６ｉは、共通電位Ｖcomが印加された定電位線１ｕに接続されており、定電位線１ｕとドレイン電極６ｊとの間に容量素子１ｉが電気的に接続されている。また、ゲート電極３ｆに対して、光センサ用半導体素子１ｈを非導通状態とするためのゲートオフ配線１ｍが電気的に接続されている。給電線１ｓの途中位置にはスイッチ素子１ｔが挿入されており、かかるスイッチ素子１ｔも、素子基板１０上に光センサ用半導体素子１ｈと同一構造の薄膜トランジスタにより構成することができ、この場合、素子基板１０には、スイッチ素子１ｔを構成する薄膜トランジスタをオン・オフ制御するための制御信号線が形成されることになる。なお、スイッチ素子１ｔには、素子基板１０上に形成しなくても、例えば、図１（ａ）、（ｂ）に示すセンサ駆動用ＩＣ１０３に内蔵させてもよい。
【００３４】
このように構成した光センサ素子１ｆの断面構造を、図４（ｃ）を参照して説明する。図４（ｃ）に示すように、光センサ素子１ｆにおいて、光センサ用半導体素子１ｈでは、薄膜トランジスタ１ｃと同様、絶縁基板１１上にゲート電極３ｆが形成され、このゲート電極３ｆの上層側にはゲート電極３ｆを覆うようにゲート絶縁膜４が形成されている。ゲート絶縁膜４の上層のうち、ゲート電極３ｆと部分的に重なる領域には、チャネル領域（能動層）を構成する半導体膜２ｄが形成されている。半導体膜２ｄの一方の端部には、ドープトシリコン膜からなるコンタクト層７ｇ、およびソース・ドレイン電極６ｉ、６ｊのうち、ソース電極６ｉが積層され、半導体膜２ｄの他方の端部には、ドープトシリコン膜からなるコンタクト層７ｈ、およびソース・ドレイン電極６ｉ、６ｊのうち、ドレイン電極６ｊが積層されている。また、ソース・ドレイン電極６ｉ、６ｊの上層側にはパッシベーション膜８１が形成されている。
【００３５】
また、ゲート電極３ｆの側方には、島状の下電極３ｇがゲート電極３ｆと同時形成されており、この島状の下電極３ｇに対しては、ドレイン電極６ｊから延設された上電極６ｋがゲート絶縁膜４を介して平面視で重なっている。ゲート絶縁膜４において下電極３ｇに重なる位置にはコンタクトホール４ａが形成されており、ソース・ドレイン電極６ｉ、６ｊと同時形成された定電位線１ｕが、コンタクトホール４ａを介して下電極３ｇに電気的に接続している。このようにして、定電位線１ｕとドレイン電極６ｊとの間に容量素子１ｉが構成されている。
【００３６】
ここで、光センサ素子１ｆは、薄膜トランジスタ１ｃと、ソース・ドレイン電極同士、半導体膜同士、およびゲート電極同士が同一の層間に同一材料により形成されており、光センサ素子１ｆおよび薄膜トランジスタ１ｃは、共通の製造工程によって形成される。従って、本形態において、半導体膜２ｄは、半導体膜２ａと同様、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜からなる。
【００３７】
このような光センサ素子１ｆにおいて、照度を検出する際、ゲートオフ配線１ｍを介してゲート電極３ｆに例えば−１０Ｖのゲート電圧を印加して光センサ用半導体素子１ｈをオフ状態にした状態で、給電線１ｓを介してソース・ドレイン電極６ｉ、６ｊ間に、例えば＋２Ｖを印加して容量素子１ｉに充電を行う。次に、スイッチ素子１ｔを閉から開に切り換え、ソース・ドレイン電極６ｉ、６ｊへの給電を停止する。その結果、センサ用信号線１ｊからは、光センサ素子１ｆの端子間電圧（ソース・ドレイン間電圧）が出力される。ここで、端子間電圧の変化は、容量素子１ｉに充電された際の電荷が、光センサ用半導体素子１ｈを介して放電する際の放電曲線を示し、かつ、光センサ用半導体素子１ｈを介しての放電は、光センサ用半導体素子１ｈが受けた光量で変化する。従って、所定時間後の電圧値や、放電時の時定数を求めれば、照度を検出できることになる。かかる光センサ素子１ｆの駆動および制御は、図１および図２に示すセンサ駆動用ＩＣ１０３によって行なわれ、光センサ素子１ｆでの検出結果は、センサ駆動用ＩＣ１０３を介してバックライト駆動装置６５に入力され、バックライト駆動装置６５は、光センサ素子１ｆでの検出結果に基づいて、バックライト装置６０の光源６２の制御をおこなう。例えば、周囲が明るい条件下では、バックライト装置６０の光源６２を消灯させて反射モードで表示を行なう一方、周囲が暗い条件下では、バックライト装置６０の光源６２を点灯させて透過モードで表示を行なうなどの制御を行なうことができる。また、周囲の明るさに応じて、バックライト装置６０の光源６２の発光度合いを調節するなどの制御を行なうこともできる。なお、電気光学装置１００での照度の検出は、電子機器が使用されている間、予め設定された時間間隔で行なわれる構成、あるいは利用者によるボタン操作などにより行われる構成のいずれを採用してもよい。
【００３８】
［電気光学装置１００の製造方法］
図５は、本技術を適用した電気光学装置１００の製造工程の一部を示す工程断面図である。本形態の電気光学装置１００を製造するには、まず、モリブデン膜とアルミニウム膜との積層膜などの導電膜をスパッタ法などにより形成した後、パターニングし、図５（ａ）に示すように、ゲート電極３ｆおよび下電極３ｇを形成する。その際、図３（ａ）、（ｂ）を参照して説明した走査線３ａや容量線３ｂを同時形成する。次に、図５（ｂ）に示すように、ＣＶＤ法などによってシリコン窒化膜などからなるゲート絶縁膜４を形成する。
【００３９】
次に、図５（ｃ）に示すように、厚さが１２０ｎｍ程度のシリコン膜からなる半導体膜２を形成する。その際、後述するように、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法、スパッタ法、局在プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ（Catalytic-Chemical Vapor Deposition）法、ＶＨＦ（Very High Frequency）−ＣＶＤ法を利用して、半導体膜２を微結晶シリコン膜として形成する。
【００４０】
次に、図５（ｄ）に示すように、モノシランおよび水素ガスからなる原料ガスにホスフィンなどを混合してＣＶＤ法による成膜を行い、厚さが５０ｎｍ程度の高濃度Ｎ型の不純物をドープしたアモルファスシリコン膜からなるコンタクト層７を形成する。
【００４１】
次に、半導体膜２およびコンタクト層７をパターニングして、図５（ｅ）に示すように、島状の半導体膜２ｄおよびコンタクト層７ｇ、７ｈを形成する。その際、図３（ａ）、（ｂ）を参照して説明した半導体膜２ａおよびコンタクト層７ａ、７ｂを同時形成する。
【００４２】
それ以降の工程について図示および詳細な説明を省略するが、成膜工程、マスク形成工程、エッチング工程、感光性樹脂の塗布・、露光・現像工程などを繰り返し行って、ソース・ドレイン電極６ｂ、６ｃ、６ｉ、６ｊ、パッシベーション膜８１、平坦化膜８２、光反射層５ａ、画素電極９ａなどを順次形成する。このようにして素子基板１０を製造した後、素子基板１０と対向基板２０とをシール材５２を介して貼り合せ、その間に液晶層５０を充填する。
【００４３】
次に、素子基板１０に対して駆動用ＩＣ１０１、１０２を実装するとともに、センサ駆動用ＩＣ１０３が実装されたフレキシブル配線基板１０５を素子基板１０に接続すると、電気光学装置１００が完成する。そして、電気光学装置１００を携帯電話などの電子機器に搭載する。
【００４４】
（半導体膜２の成膜工程の第１例）
本例では、図５（ｃ）に示す半導体膜形成工程において、ＳｉＨ4（モノシラン）と水素ガスとを用いたＰＥＣＶＤ法によりシリコン膜（半導体膜２）を形成する。その際、アモルファスシリコン膜を形成する場合に比して水素流量を高く設定し、基板温度を５０℃から４５０℃に設定する。かかるＰＥＣＶＤ法を利用すると、プラズマ放電中でガスが励起されるので、熱的励起のみによる方法と比較して低温下（例えば、２００℃程度）での反応が可能であり、素子基板１０に用いた絶縁基板１１としてガラス基板などを用いることが可能である。また、水素流量を高めに設定するなどの条件を採用したため、半導体膜２は、微結晶シリコン膜として形成される。それ故、光センサ用半導体素子１ｈの能動層および画素スイッチング用の薄膜トランジスタ１ｃの能動層を構成する半導体膜２ａ、２ｄを微結晶シリコン膜により構成することができる。
【００４５】
かかる微結晶シリコン膜は、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン、あるいはかかる微結晶シリコンとアモルファスシリコンとが混成している。本形態において、半導体膜２（半導体膜２ａ、２ｄ）に含まれる微結晶シリコンの結晶粒径は１０ｎｍから５０ｎｍであり、半導体膜２（半導体膜２ａ、２ｄ）は、水素濃度が１ａｔｍ％から１０ａｔｍ％、移動度が０．４ｃｍ2Ｖ-1ｓ-1であった。
【００４６】
（半導体膜２の成膜工程の第２例）
図５（ｃ）に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜２を形成するにあたっては、ＲＦマグネトロンスパッタ法などといったスパッタ法を利用してもよい。
【００４７】
（半導体膜２の成膜工程の第３例）
図５（ｃ）に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜２を形成するにあたっては、局在プラズマＣＶＤ法を利用してもよい。かかる局在プラズマＣＶＤ法では、ピラミッド型の電極などを用いることにより、高密度のプラズマを安定的に生成できるという利点がある。
【００４８】
（半導体膜２の成膜工程の第４例）
図５（ｃ）に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜２を形成するにあたっては、ホットワイヤーＣＶＤ法などといったＣａｔ−ＣＶＤ法を利用してもよい。かかる成膜方法では、原料ガスを加熱した触媒体に接触させて、その表面での接触分解反応を利用するため、プラズマを用いる必要がなく、プラズマに起因する帯電などの問題が発生しないという利点がある。
【００４９】
（半導体膜２の成膜工程の第５例）
図５（ｃ）に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜２を形成するにあたっては、ＶＨＦ−ＣＶＤ法を利用してもよい。かかる成膜方法では、ＲＦ帯域（例えば１３．５６MHz）に代えて、３０MHz〜３００MHzの超短波帯（ＶＨＦ帯域／例えば、１００MHz）の電力を用いるため、分離電離を促進することができる。
【００５０】
［本形態の主な効果］
図６は、本技術を適用した光センサ素子１ｆ、および能動層にアモルファスシリコン膜を用いた光センサ素子の光電変換特性の経時変化を比較して示すグラフである。なお、図６に示す結果は、光センサ素子１ｆに１００００ｌｘの光を照射した場合の結果であり、初期の光電変換特性を１とし、それを基準に光電変換特性の変化を示してある。
【００５１】
本形態では、薄膜トランジスタ構造の光センサ用半導体素子１ｈを構成するにあたって、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として用いたため、アモルファスシリコン膜と違って、可視光によってシリコン同士の結合が切れるということがない。それ故、微結晶シリコン膜を能動層とする薄膜トランジスタを光センサ用半導体素子１ｈとして用いると、例えば、図６に一点鎖線Ｌ１で示すように、時間が経過しても、光センサ素子１ｆの光電変換特性が大きく低下することがない。それ故、本形態によれば、実際の照度よりも低く検出してしまうなどといった不具合が発生しない。
【００５２】
また、アモルファスシリコン膜にレーザ光を照射して光センサ素子１ｆの光電変換特性の経時的に低下する方法と違って、微結晶シリコン膜を成膜するように成膜条件を設定すればよいので、生産性が高い。
【００５３】
さらに、本形態では、薄膜トランジスタ構造の光センサ用半導体素子１ｈを構成するにあたって、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として用いたため、多結晶シリコン膜を用いた場合と比較して、光センサ用半導体素子１ｈのオフ時の漏れ電流が小さく、光センサ素子１ｆの感度が高い。すなわち、薄膜トランジスタ構造の光センサ用半導体素子１ｈを備えた光センサ素子１ｆでは、光センサ用半導体素子１ｈをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、微結晶シリコン膜を能動層として用いてオフ時の漏れ電流を低下させれば、バックグランドを低くできるため、感度が向上する。また、本形態では、コンタクト層７ｇ，７ｈをアモルファスシリコン膜により形成したため、光センサ用半導体素子１ｈのオフ時の漏れ電流が小さく、光センサ素子１ｆの感度が高い。
【００５４】
それ故、本形態によれば、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子１ｆを素子基板１０上に効率よく形成することができる。しかも、光センサ用半導体素子１ｈをオフ状態にした状態での光センサ素子１ｆのインピーダンスは、微結晶シリコン膜を能動層として用いた場合の方が、アモルファスシリコン膜を能動層として用いた場合に比して適度に低いので、回路構成を簡素化できるという利点もある。
【００５５】
また、本形態では、画素スイッチング用の薄膜トランジスタ１ｃおよび光センサ用半導体素子１ｈの双方が、結晶粒径が数ｎｍから１００ｎｍの微結晶シリコン膜を能動層として備えた薄膜トランジスタ構造を有しているため、画素スイッチング素子を形成するための工程と、光センサ素子を形成するための工程の一部あるいは全てを同時に行なうことができるので、製造工程数が少なくてよいという利点がある。しかも、画素スイッチング用の薄膜トランジスタ１ｃでは、能動層が微結晶シリコン膜からなるため、多結晶シリコン膜を用いた場合と比較して、オフ時の漏れ電流が小さいので、表示品位に優れているという利点もある。
【００５６】
さらに、本形態では、光センサ用半導体素子１ｈがボトムゲート構造を備えているため、光センサ用半導体素子１ｈの能動層に光が照射するのをゲート電極が妨げるという問題点が発生しない。それ故、本形態によれば、金属や導電化ポリシリコンなどといった遮光性材料によってゲート電極３ｆを形成することができる。
【００５７】
［その他の実施の形態］
上記実施の形態では、光センサ素子１ｆを素子基板１０上の１箇所に配置したが、図７に示すように、光センサ素子１ｆを素子基板１０上の複数個所に配置してもよい。このように構成した場合、複数の光センサ素子１ｆでの検出結果に基づいて、バックライト装置６０で光源６２として用いた複数のＬＥＤの各々の輝度を調整して、画素領域１ａの領域毎の輝度を最適化してもよい。例えば、画素領域１ａのうち、外光が当たっている領域付近の輝度を高くする。
【００５８】
上記実施の形態では、光センサ素子１ｆを素子基板１０上においてシール材５２の外側に配置したが、外光などの環境光が届く位置であれば、シール材５２で囲まれた内側領域に配置してもよい。その場合、画素領域１ａの辺に沿って光センサ素子１ｆを配置した構成、さらには画素１ｅ内に光センサ素子１ｆを配置した構成を採用することができる。
【００５９】
上記実施の形態では、光センサ用半導体素子１ｈは、素子基板１０の下層側から上層側に向かってゲート電極３ｆ、ゲート絶縁膜４および半導体膜２ｄ（能動層）が順に積層されたボトムゲート構造を備えていたが、素子基板１０の下層側から上層側に向かって半導体膜（能動層）、ゲート絶縁膜およびゲート電極が順に積層されたトップゲート構造を備える構造であってもよい。かかるトップゲート構造を採用した場合において、ゲート電極の側から光が入射するように構成する場合、ゲート電極をＩＴＯ膜などの透光性導電膜を用いれば、能動層への光の入射を効率よく行なうことができる。また、光センサ用半導体素子１ｈの構造については、スタガ型、逆スタガ型、コプラナー型、逆コプラナー型のいずれであってもよい。
【００６０】
また、光センサ素子１ｆに対する回路構成については図２および図４に示す上記形態以外の回路構成を採用してもよい。例えば、上記形態では、センサ用信号線１ｊと給電線１ｓとを設けたが、センサ用信号線１ｊにスイッチ素子１ｔを設け、センサ用信号線１ｊと給電線１ｓとを１本の配線で機能させてもよい。また、上記形態では、１つの光センサ素子１ｆで照度を検出する構成を採用したが、検出用および参照用の光センサ素子１ｆを設け、これらの光センサ素子１ｆを差動させる回路構成を採用してもよい。
【００６１】
また、上記実施の形態では、光センサ素子１ｆでの検出結果を半透過反射型の電気光学装置１００においてバックライト装置６０のオン・オフに利用したが、光センサ素子１ｆでの検出結果に基づいて、透過型の電気光学装置１００においてバックライト装置６０から発光量を制御してもよい。また、反射型、透過型あるいは半透過反射型の電気光学装置１００において、光センサ素子１ｆでの検出結果に基づいて、画像信号の諧調補正を行なってもよい。
【００６２】
また、上記実施の形態では、光センサ素子１ｆでの検出結果を半透過反射型の電気光学装置１００においてバックライト装置６０のオン・オフに利用したが、素子基板１０に対して対向基板２０が位置する側にフロントライト装置（照明装置）が配置されている場合、光センサ素子１ｆでの検出結果をフロントライト装置のオン・オフ制御に利用してもよい。
【００６３】
また、上記実施の形態では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の電気光学装置１００を例に説明したが、ＩＰＳ（In‐Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードの液晶装置（電気光学装置）に本技術を適用してもよい。
【００６４】
さらに、上記実施の形態では、電気光学装置１００として液晶装置での表示を環境光の強度に適合させるのに光センサ素子１ｆを用いたが、電気光学装置１００として、有機エレクトロルミネッセンス装置やプラズマディスプレイでの表示を環境光の強度に適合させるのに本技術を適用してもよい。
【００６５】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を適用した電子機器について説明する。図８（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図８（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図８（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００６６】
なお、電気光学装置１００が適用される電子機器としては、図８に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【図面の簡単な説明】
【００６７】
【図１】（ａ）、（ｂ）は各々、本技術を適用した光センサ付き電気光学装置をその上に形成された各構成要素とともに対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す電気光学装置の電気的な構成を示すブロック図である。
【図３】（ａ）、（ｂ）は各々、本技術を適用した電気光学装置に用いた素子基板に形成された画素の３つ分の平面図、およびＡ３−Ａ３′断面図である。
【図４】（ａ）、（ｂ）、（ｃ）は各々、本技術を適用した電気光学装置に用いた素子基板に形成された光センサ素子の等価回路図、平面図、およびＡ４−Ａ４′断面図である。
【図５】本技術を適用した電気光学装置の製造工程の一部を示す工程断面図である。
【図６】本技術を適用した光センサ素子、および能動層にアモルファスシリコン膜を用いた光センサ素子の光電変換特性の経時変化を比較して示すグラフである。
【図７】本技術を適用した別の光センサ付き電気光学装置をその上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図８】本技術を適用した電気光学装置を備えた電子機器の説明図である。
【符号の説明】
【００６８】
１ａ・・画素領域、１ｃ・・画素スイッチング用の薄膜トランジスタ、１ｆ・・光センサ素子、１ｈ・・光センサ用半導体素子、１ｉ・・光センサ用の容量素子、２、２ａ、２ｄ・・半導体膜、１０・・素子基板、２０・・対向基板、６０・・バックライト装置（照明装置）、１００・・電気光学装置（光センサ付き電気光学装置）
【図１】
0005207824.tif 000002
【図２】
0005207824.tif 000003
【図３】
0005207824.tif 000004
【図４】
0005207824.tif 000005
【図５】
0005207824.tif 000006
【図６】
0005207824.tif 000007
【図７】
0005207824.tif 000008
【図８】
0005207824.tif 000009