(57)【特許請求の範囲】
【請求項１】
第１の領域及び第２の領域を有する第１の電極層と、
前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、
前記誘電体膜上に形成され、前記誘電体膜に接して設けられた導電性高分子材料よりなる導電膜を有する第２の電極層とを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されている
ことを特徴とする電解キャパシタ。
【請求項２】
請求項１記載の電解キャパシタにおいて、
前記第１の電極層に電気的に接続された第１の引き出し電極と、
前記第２の電極層に電気的に接続された第２の引き出し電極とを更に有し、
前記第１の引き出し電極は、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の引き出し電極は、前記第２の領域に形成された前記第２の電極層に電気的に接続されている
ことを特徴とする電解キャパシタ。
【請求項３】
請求項２記載の電解キャパシタにおいて、
前記第２の電極層上に形成された絶縁膜を更に有し、
前記第１の引き出し電極及び前記第２の引き出し電極は、前記絶縁膜上に形成されており、前記絶縁膜に形成されたコンタクトホールを介して前記第１の電極層及び前記第２の電極層にそれぞれ電気的に接続されている
ことを特徴とする電解キャパシタ。
【請求項４】
請求項１乃至３のいずれか１項に記載の電解キャパシタにおいて、
前記第１の引き出し電極及び前記第２の引き出し電極を、それぞれ複数有する
ことを特徴とする電解キャパシタ。
【請求項５】
第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成され、前記誘電体膜に接して設けられた導電性高分子材料よりなる導電膜を有する第２の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、
前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドとを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、
前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている 
ことを特徴とする配線基板。
【請求項６】
回路基板と、前記回路基板に搭載される電子部品と、
前記回路基板と前記電子部品との間に挿入される配線基板とを有する電子機器であって、
前記配線基板は、
第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成され、前記誘電体膜に接して設けられた導電性高分子材料よりなる導電膜を有する第２の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、
前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドと、
前記第１の電極パッド又は前記第２の電極パッドに接続された第２のスルービアとを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、
前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている
ことを特徴とする電子機器。
【請求項７】
第１の領域及び第２の領域を有する第１の電極層上に、誘電体膜を形成する工程と、
前記誘電体膜上に、第２の電極層となる第１の導電層を形成する工程と、
前記第１の領域に、前記第１の導電層上から押し型を押し付け、前記押し型により押し付けられた前記第１の領域の前記第１の導電層を、前記第２の領域の前記第１の導電層から電気的に分離するとともに、前記第１の領域の前記誘電体膜を破壊して前記第１の電極層と第１の領域の前記第１の導電層とを電気的に接続する工程と、
前記第１の導電層上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の領域の前記第２の電極層上に達する第１の開口部と、前記第２の領域の前記第２の電極層上に達する第２の開口部とを形成する工程と、
前記絶縁膜上に、前記第１の開口部を介して前記第１の領域の前記第２の電極層に接続され、前記第１の電極層に電気的に接続された第１の引き出し電極と、前記第２の開口部を介して前記第２の領域の前記第２の電極層に接続された第２の引き出し電極とを形成する工程と
を有することを特徴とする電解キャパシタの製造方法。
【請求項８】
請求項７記載の電極キャパシタの製造方法において、
前記押し型を押し付ける工程では、前記第１の引き出し電極を形成する予定の複数の領域に、前記押し型を同時に押し付ける
ことを特徴とする電極キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電解キャパシタに係り、特に高周波で動作する電子素子から発生するノイズを効率よく吸収しうる電解キャパシタ及びその製造方法、並びにそのような電解キャパシタを内蔵した配線基板に関する。
【背景技術】
【０００２】
コンピュータ、通信機器等の高周波で動作するＬＳＩでは、同時スイッチングにより発生する電源電圧の変動（同時スイッチングノイズ）等による誤動作を防ぐため、ノイズを吸収するいわゆるデカップリングキャパシタを電源に並列に挿入し、電源系のインピーダンスを下げている。電源インピーダンスＺは、駆動電圧をＶ、ＬＳＩあたりの素子数をｎ、スイッチング電流をｉ、駆動周波数をｆとして、式（１）で表される。
【０００３】
Ｚ ∝ Ｖ／（ｎ×ｉ×ｆ）                  …（１）
ＬＳＩの低電圧化、素子の高集積化及び高周波数化の進展により、要求されるインピーダンスは、急激に低下している。また、デカップリングキャパシタのインピーダンスＺは、キャパシタのインダクタンスをＬ、キャパシタの容量をＣ、キャパシタの直流抵抗をＲとして、式（２）で表される。
【０００４】
Ｚ ＝ ２πｆＬ＋１／（２πｆＣ）＋Ｒ      …（２）
式（２）から判るように、低いインピーダンスを得るためには、デカップリングキャパシタの低インダクタンス化と大容量化が必要である。
【０００５】
上述のように、インピーダンスの低下が求められ、デバイスの高周波化が進んでいることにより、デカップリングキャパシタにも、大幅な大容量化、低インダクタンス化が要求されている。特に、１００ＭＨｚ以上の高周波でのデカップリングキャパシタでは、深刻な状況となりつつある。通常、デカップリングキャパシタとしては、ＬＳＩの周辺に配置された積層セラミックキャパシタが用いられている。しかし、動作周波数が数百ＭＨｚにまで高くなると、積層セラミックキャパシタではインダクタンスが大きすぎ、対応しきれなくなるからである。
【０００６】
特許文献１には、バイパスキャパシタの低インダクタンス化を狙い、絶縁基板上に高誘電率のセラミック薄膜を形成したキャパシタが提案されている。薄膜キャパシタの製造には半導体プロセスが利用でき、はんだバンプによる表面実装が可能であるため、バンプピッチを短くして低インダクタンス化を図ることができる。
【０００７】
また、特許文献２には、ＬＳＩとキャパシタとの間の配線を最小限にするため、スルービアを有するインターポーザに薄膜キャパシタを形成したキャパシタインターポーザを、ＬＳＩチップと回路基板との間に配置する方法が提案されている。特に、インターポーザ基板にＬＳＩチップと同じシリコン（Ｓｉ）を用いるＳｉキャパシタインターポーザは、ＬＳＩとの熱膨張係数のミスマッチがない。この手法は、ＬＳＩの大型化、微細ピッチ化、ＬＳＩ配線絶縁膜の低誘電率化による強度の低下などにも対応できるため、高性能ＬＳＩにおいて極めて有用な方式である。
【特許文献１】特開平１１−０９７２８９号公報
【特許文献２】特開２００２−００９８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の薄膜キャパシタでは、積層セラミックキャパシタ並みの容量を得ることは困難であった。また、これまでのＳｉキャパシタインターポーザは、製造コスト、特にＳｉへのスルービアの形成過程における製造コストが高く、また、積層セラミックキャパシタに比べて容量が小さかった。
【０００９】
本発明の目的は、高周波で動作する電子素子から発生するノイズを効率よく吸収しうる低コストで大容量の電解キャパシタ及びその製造方法、並びにそのような電解キャパシタを内蔵した配線基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第２の電極層とを有し、前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されている電解キャパシタが提供される。
【００１１】
また、本発明の他の観点によれば、第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第２の電極層とを有する電解キャパシタと、前記電解キャパシタを覆うように形成された絶縁膜と、前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドとを有し、前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている配線基板が提供される。
【００１２】
また、本発明の更に他の観点によれば、回路基板と、前記回路基板に搭載される電子部品と、前記回路基板と前記電子部品との間に挿入される配線基板とを有する電子機器であって、前記配線基板は、第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第２の電極層とを有する電解キャパシタと、前記電解キャパシタを覆うように形成された絶縁膜と、前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドと、前記第１の電極パッド又は前記第２の電極パッドに接続された第２のスルービアとを有し、前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている電子機器が提供される。
【００１３】
また、本発明の更に他の観点によれば、第１の領域及び第２の領域を有する第１の電極層上に、誘電体膜を形成する工程と、前記誘電体膜上に、第２の電極層となる第１の導電層を形成する工程と、前記第１の領域に、前記第１の導電層上から押し型を押し付け、前記押し型により押し付けられた前記第１の領域の前記第１の導電層を、前記第２の領域の前記第１の導電層から電気的に分離するとともに、前記第１の領域の誘電体膜を破壊して前記第１の電極層と前記第１の領域の前記第１の導電層とを電気的に接続する工程と、前記第１の導電層上に、絶縁膜を形成する工程と、前記絶縁膜に、前記第１の領域の前記第２の電極層上に達する第１の開口部と、前記第２の領域の前記第２の電極層上に達する第２の開口部とを形成する工程と、前記絶縁膜上に、前記第１の開口部を介して前記第１の領域の前記第２の電極層に接続され、前記第１の電極層に電気的に接続された第１の引き出し電極と、前記第２の開口部を介して前記第２の領域の前記第２の電極層に接続された第２の引き出し電極とを形成する工程とを有する電解キャパシタの製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、平面状の電解キャパシタ、例えば電解キャパシタの中でも高周波特性に優れる固体高分子型の平面状の電解キャパシタにおいて、電解キャパシタに接続される引き出し電極を、複数、狭ピッチで交互に配置するので、インダクタンスが低く大容量の電解キャパシタを構成することができる。また、押し型を押し付けることにより、第１の電極層に電気的に接続する引き出し電極を形成する領域の誘電体膜の絶縁性を破壊し、この領域の第２の電極層と第１の電極層とを電気的に接続するので、マイクロドリルなどを用いた場合と比較して、第１の電極層に電気的に接続する引き出し電極の形成プロセスを大幅に簡略化することができる。これにより、電解キャパシタの製造時間、ひいては製造コストを大幅に削減することができる。
【００１５】
また、このような電解キャパシタを用いて配線基板及び電子機器を構成することにより、電子部品から発生するノイズを効率よく吸収することができる。これにより、電子機器の性能及び信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１６】
［第１実施形態］
本発明の第１実施形態による電解キャパシタ及びその製造方法について図１乃至図９を用いて説明する。
【００１７】
図１は本実施形態による電解キャパシタの構造を示す上面図及び概略断面図、図２及び図３は本実施形態による電解キャパシタの製造方法を示す工程断面図、図４は本実施形態による電解キャパシタの製造方法における押し型加工を説明する図、図５は本実施形態による電解キャパシタの製造方法に適用しうる種々の押し型の形状を示す図、図６は本実施形態の変形例による電解キャパシタの製造方法を示す工程断面図、図７は本実施形態による電解キャパシタのインピーダンス特性を示すグラフ、図８は本実施形態による電解キャパシタのリーク特性を示すグラフ、図９は本実施形態の比較例による電解キャパシタの構造を示す概略断面図である。
【００１８】
はじめに、本実施形態による電解キャパシタの構造について図１を用いて説明する。図１（ｂ）は図１（ａ）のＡ−Ａ′線断面における概略断面図である。本実施形態の対象の一例としては、固体高分子型電解キャパシタが該当する。
【００１９】
図１（ｂ）に示すように、表面が多孔質化されたアルミニウムなどよりなる導電性のシート基材１０上には、例えば酸化アルミニウムよりなる誘電体膜１２（誘電体膜１２ａ，１２ｂ）が形成されている。誘電体膜１２上には、導電性高分子材料よりなる導電層１４（導電層１４ａ，１４ｂ）が形成されている。導電層１４上には、例えば銀（Ａｇ）ペーストよりなる導電層１６（導電層１６ａ，１６ｂ）が形成されている。導電層１６上には、例えばポリイミドよりなる絶縁膜１８が形成されている。絶縁膜１８には、導電層１６ａ，１６ｂに達するコンタクトホール２０，２２がそれぞれ形成されている。コンタクトホール２０，２２が形成された絶縁膜１８上には、コンタクトホール２０，２２を介して導電層１６に電気的に接続された引き出し電極２４，２６がそれぞれ形成されている。引き出し電極２４，２６上には、はんだバンプ２８が形成されている。
【００２０】
導電層１４ａ，１６ａが形成された領域と導電層１４ｂ，１６ｂが形成された領域との間には、シート基材１０に達する凹部３０が形成されている。これにより、導電層１４ａ及び導電層１６ａと、導電層１４ｂ及び導電層１６ｂとは、凹部３０によって電気的に分離されている。シート基材１０と導電層１４ｂとの間に形成された誘電体膜１２（誘電体膜１２ｂ）は、少なくとも部分的に破壊されており、その部分においてシート基材１０と導電層１４ｂとが直に接続されている。
【００２１】
こうして、誘電体膜１２と、これを挟持する一対の電極層とを有し、一方の電極（例えば陰極）が導電層１４ａ及び導電層１６ａにより構成され、他方の電極（例えば陽極）がシート基材１０により構成された平面型の固体電解キャパシタが形成されている。当該一方の電極は、導電層１４ａを介して引き出し電極２４に電気的に接続され、当該他方の電極は、導電層１４ｂ及び導電層１４ｂを介して引き出し電極２６に電気的に接続されている。
【００２２】
引き出し電極２４，２６は、図１（ａ）に示すように、多数、狭ピッチで交互に配置されている。また、図１（ｂ）に示すように、双方ともに対称性が高い構造であり、極めて低いインダクタンスを実現できる。
【００２３】
次に、本実施形態による電解キャパシタの製造方法について図２乃至図６を用いて説明する。
【００２４】
まず、シート基材１０として、例えば膜厚１００μｍ程度のアルミニウム箔を用意し、その表面を粗面化する。粗面化処理は、例えば、アルミ箔を塩酸水溶液中で電解エッチングすることにより行う。シート基材１０の粗面化処理は、表面積を増加してキャパシタの単位面積当たりの容量を増加するためのものである。
【００２５】
シート基材１０としては、少なくとも一方の面に金属層を有する任意のシート状の材料を用いることができる。この場合、金属層は、例えばアルミニウム（Ａｌ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）等を主成分とする層である。更に、シート基材は、単層又は複数の金属層で構成される金属箔であってもよい。例えば、アルミニウム（Ａｌ）箔と銅（Ｃｕ）箔とを積層にしたもの（銅をコア材にして表面にアルミを貼り合わせたものなど）をシート基材として用いることができる。
【００２６】
シート基材１０に用いる金属材料としては、陽極酸化により酸化被膜を形成できる金属、いわゆる弁金属（バルブ金属）が好ましい。陽極酸化法は、粗面化した表面に均一且つ緻密な膜を容易に形成できるからである。弁金属としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）などの金属元素や、これらを主成分とする合金などが挙げられる。
【００２７】
次いで、表面を粗面化処理したシート基材１０の表面に、例えば膜厚５０ｎｍの酸化アルミニウムよりなる絶縁膜１２を形成する。絶縁膜１２は、粗面化処理したアルミニウムよりなるシート基材１０を、十分に水洗浄・乾燥した後、例えばアジピン酸アンモニウム水溶液中で陽極酸化することにより形成する。
【００２８】
なお、粗面化処理されたアルミニウム箔の表面に陽極酸化膜が形成されたシート基材１０は、市販されている。市販のシート基材１０を用いて以後工程を行うようにしてもよい。
【００２９】
次いで、絶縁膜１２が形成されたシート基材１０上に、例えばディッピングやインクジェットやスクリーン印刷等により、導電層１４を形成する。例えば、ピロールモノマーを含む水溶液の塗布、重合、乾燥を繰り返し行うことにより、ポリピロール（polypyrrole）からなる導電性高分子材料よりなる導電層１４を形成する（図２（ａ））。
【００３０】
導電層１４としては、電解キャパシタに使用される各種導電材料が適用可能である。導電性高分子材料としては、ポリピロール以外にも、ポリエチレンジオキシチオフェン（ＰＥＤＴ：polyethylenedioxythiophene）、ポリチオフェン（polythiophene）、ポリアニリン（polyaniline）等を用いることができる。
【００３１】
次いで、図４（ａ）乃至図４（ｃ）に示すように、引き出し電極２６の形成予定領域に、導電層１４上から、例えば直径１００μｍの円形の押し型３２を、例えば４００μｍ間隔で押し付ける。これにより、押し型３２の押し付け領域（引き出し電極２６の接続予定領域に相当）の周囲に、シート基材１０に達する凹部２８が形成され、引き出し電極２６の接続予定領域の導電層１４（導電層１４ｂ）と、他の領域の導電層１４（導電層１４ａ）とが、凹部２８によって電気的に分離される。また、押し型３２の押し付け領域（引き出し電極２６の接続予定領域）内では、押し付け時の圧力による変形によって誘電体膜１２（誘電体膜１２ｂ）が破壊され、導電層１４（導電層１４ｂ）とシート基材１０とが電気的に接続される（図２（ｂ））。
【００３２】
粗面化したシート基材１０は、例えば図４（ａ）に示すように、非常に細かな表面凹凸を有しており、押し型３２を押し付けることによってその表面に形成された誘電体膜１２を容易に破壊することができる。誘電体膜１２が破壊された部分では、例えば図４（ｃ）に示すように、シート基材１０と導電層１４とが直接接触する。
【００３３】
押し型３２は、導電層１４ａの形成領域の誘電体膜１２ａにダメージを与えることなく凹部２８を形成して導電層１４ａと導電層１４ｂとを分離する観点から、少なくとも周辺部が鋭利になっている必要がある。中央部の形状は、絶縁膜１２を破壊するに十分なダメージを与えうる形状であれば特に限定されるものではなく、例えば図５（ａ）に示すように平坦でもよいし、例えば図５（ｂ）に示すように凹凸を有していてもよいし、例えば図５（ｃ）に示すように周辺部と同様の鋭利な突起形状を有していてもよい。
【００３４】
押し型３２の材質は、タングステンやモリブデンなどの金属、ＷＣ、ＭｏＣ、アルミナなどのセラミック、サーメットなどの金属とセラミックとの混合物などを適用できる。また、それらの表面にＴｉＮやダイヤモンドライクカーボンなどで硬質コーティングを施したものでもよい。押し型の外形は、円形のほか、楕円、四角形等でもよい。
【００３５】
次いで、導電層１４ａ，１４ｂ上に、等価直列抵抗（ＥＳＲ）を下げるために、例えばスクリーン印刷により、例えば銀ペーストよりなる導電層１６ａ，１６ｂをそれぞれ形成する（図２（ｃ））。導電層１６としては、銀ペーストやカーボンペーストなどの導電性ペーストのほか、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）等の金属のめっき膜、蒸着膜、スパッタリング膜等を適用することもできる。
【００３６】
なお、図６に示すように、導電層１４上に導電層１６を形成した後（図６（ａ）参照）、押し型３２を押し付け、引き出し電極２６の接続予定領域の導電層１４ｂ及び導電層１６ｂと他の領域の導電層１４ａ及び導電層１６ａとを電気的に分離するようにしてもよい（図６（ｂ）参照）。
【００３７】
次いで、全面に、例えばスピンコート法により、例えばポリイミド樹脂を塗布・キュアし、ポリイミドよりなる絶縁膜１８を形成する（図３（ａ））。
【００３８】
絶縁膜１８としては、ポリイミドのほか、エポキシ系、アラミド系、フェノール系などの各種樹脂材料を適用することができる。また、樹脂材料のほか、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、ダイヤモンドライクカーボン（ＤＬＣ）などの無機材料を適用してもよい。また、無機材料の層と樹脂材料の層とを組み合わせてもよい。
【００３９】
次いで、絶縁膜１８に、例えばレーザー加工により、導電層１６ａ，１６ｂに達するコンタクトホール２０，２２を形成する（図３（ｂ））。コンタクトホール２０，２２の形成は、レーザー加工のほか、フォトリソグラフィとエッチングとを組み合わせた加工プロセスその他の方法を用いてもよい。
【００４０】
次いで、例えばめっき法により、例えばニッケル（Ｎｉ）を堆積し、コンタクトホール２０，２２を介して導電層１６ａ，１６ｂに電気的に接続された引き出し電極２４，２６を形成する。
【００４１】
次いで、引き出し電極２４，２６上に、はんだバンプを形成し、本実施形態による電解キャパシタを完成する（図３（ｃ））。
【００４２】
このようにして形成した５ｍｍ角の電解キャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザにより電気特性の評価を行った。
【００４３】
図７は本実施形態による電解キャパシタについてインピーダンス特性の測定を行った結果を示すグラフである。図７の測定結果から、静電容量が１２μＦ、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）が２ｍΩ、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が４ｐＨであった。
【００４４】
図８は本実施形態による電解キャパシタについて電流−電圧特性の測定を行った結果を示すグラフである。図８の測定結果から、印加電圧が１０Ｖのときのリーク電流は１０−６Ａ／ｃｍ２程度と、非常に小さいことが判った。
【００４５】
比較例として、図９に示す電解キャパシタを形成した。図９に示す電解キャパシタは、押し型３２により加工する代わりに、引き出し電極２６の形成予定領域の導電層１４及び誘電体膜１２をマイクロドリルにより除去した後、シート基材１０に直に接続される引き出し電極２６を形成したものである。
【００４６】
図９に示す電解キャパシタについて図７及び図８と同様の測定を行ったところ、本実施形態による電解キャパシタと同等の特性が得られた。このことから、押し型３２で形成した導電層１４ｂとシート基材１０との間の電気的接続が確実に行われていることが確認できた。
【００４７】
押し型３２を用いた加工では、マイクロドリルを用いた加工の場合のように引き出し電極２６用の穴を一つ一つ開けていく必要はなく、総て或いは複数の引き出し電極２６の形成予定領域の加工を一括して行うことができる。したがって、本実施形態による電解キャパシタでは、比較例の電解キャパシタと比較して、当該工程での加工時間を約１／１００程度に短縮することができ、電解キャパシタの製造時間、ひいては製造コストを大幅に削減することができる。
【００４８】
このように、本実施形態によれば、平面状の電解コンデンサにおいて、電解コンデンサに接続される複数の引き出し電極を、狭ピッチで交互に配置するので、インダクタンスが低く大容量の電解キャパシタを構成することができる。
【００４９】
また、押し型を押し付けることにより、シート基材１０に電気的に接続する引き出し電極２６を形成する領域の誘電体膜１２ｂの絶縁性を破壊し、この領域の絶縁層１６ｂとシート基材１０とを電気的に接続するので、マイクロドリルなどを用いた場合と比較して、シート基材１０に電気的に接続する引き出し電極２６の形成プロセスを大幅に簡略化することができる。これにより、電解キャパシタの製造時間、ひいては製造コストを大幅に削減することができる。
【００５０】
［第２実施形態］
本発明の第２実施形態によるキャパシタインターポーザ及びその製造方法について図１０乃至図１２を用いて説明する。図１乃至図６に示す第１実施形態による電解キャパシタ及びその製造方法と同一の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００５１】
図１０は本実施形態によるキャパシタインターポーザの構造を示す上面図及び概略断面図、図１１及び図１２は本実施形態によるキャパシタインターポーザの製造方法を示す工程断面図である。
【００５２】
はじめに、本実施形態によるキャパシタインターポーザの構造について図１１を用いて説明する。なお、キャパシタインターポーザとは、回路基板や電子部品を相互接続するための配線基板（インターポーザ）の一種であって、キャパシタを内包したものである。本実施形態によるキャパシタインターポーザは、第１実施形態による電解キャパシタを包含した配線基板である。
【００５３】
表面が多孔質化されたアルミニウムなどよりなる導電性のシート基材１０の両面には、例えば酸化アルミニウムよりなる誘電体膜１２が形成されている。誘電体膜１２上には、導電性高分子材料よりなる導電層１４（導電層１４ａ，１４ｂ）が形成されている。導電層１４上には、例えば銀（Ａｇ）ペーストよりなる導電層１６（導電層１６ａ，１６ｂ）が形成されている。
【００５４】
導電層１４ａ，１６ａが形成された領域と導電層１４ｂ，１６ｂが形成された領域との間には、シート基材１０に達する凹部３０が形成されている。これにより、導電層１４ａ及び導電層１６ａと、導電層１４ｂ及び導電層１６ｂとは、凹部３０によって電気的に分離されている。シート基材１０と導電層１４ｂとの間に形成された誘電体膜１２は、部分的に破壊されており、その部分においてシート基材１０と導電層１４ｂとが直に接続されている。図１０（ｂ）では、絶縁膜１２が破壊されていることを明示するため、導電層１４ｂ下の絶縁膜１２の記載を省略している。
【００５５】
シート基材１０、誘電体膜１２、導電層１４及び導電層１６よりなる積層体３４には、これを貫通するスルーホール３６，３８が形成されている。導電層１６上及びスルーホール３６，３８内には、例えばポリイミドよりなる絶縁膜１８が形成されている。
【００５６】
絶縁膜１８には、導電層１６ａに達するコンタクトホール２０と、導電層１６ｂに達するコンタクトホール２２と、スルーホール３４内に埋め込まれた絶縁膜１８を貫くスルーホール４０，４２とが形成されている。
【００５７】
絶縁膜１８上には、電極パッド４６，４８，５０が形成されている。電極パッド４６，４８，５０は、例えば図１０（ａ）に示すように、使用目的に応じた所定の位置に形成されている。
【００５８】
電極パッド４６は、例えばグラウンド用パッドであり、スルーホール４０に埋め込まれた導電体４４に接続されている。積層体３４の一方の面側に形成された電極パッド４６と、積層体３４の他方の面側に形成された電極パッド４６とは、スルーホール４０内に埋め込まれた導電体４４を介して電気的に接続されている。電極パッド４６はまた、コンタクトホール２０を介して電解キャパシタの一方の電極層（導電層１６ａ）にされている。
【００５９】
電極パッド４８は、例えば電源用パッドであり、コンタクトホール２２に埋め込まれた導電体４４及び導電層１６ｂを介して電解キャパシタの他方の電極層（シート基材１０）に電気的に接続されている。積層体３４の一方の面側に形成された電極パッド４８と、積層体３４の他方の面側に形成された電極パッド４８とは、導電体４４及びシート基材１０を介して電気的に接続されている。
【００６０】
電極パッド５０は、例えば電解キャパシタを介さずに信号を伝達するためのスルービア用パッドであり、スルーホール４２に埋め込まれた導電体４４に接続されている。積層体３４の一方の面側に形成された電極パッド５０と、積層体３４の他方の面側に形成された電極パッド５０とは、スルーホール４２に埋め込まれた導電体４４を介して電気的に接続されている。
【００６１】
こうして、誘電体膜１２及びこれを挟持する一対の電極層（導電層１４ａ，１６ａ及びシート基材１０）を有する電解キャパシタを、シート基材１０の両面側にそれぞれ内包し、電解キャパシタに接続された電極パッド４６，４８及び電解キャパシタから絶縁されたスルービアに接続された電極パッド５０を有する両面キャパシタインターポーザが構成されている。
【００６２】
電極パッド４６と電極パッド４８とは、図１０（ａ）に示すように、多数、狭ピッチで交互に配置されている。また、図１０（ｂ）に示すように、双方ともに対称性が高い構造であり、極めて低いインダクタンスを実現できる。また、グラウンド用パッド４６及び電源用パッド４８に接続される導電層４４がキャパシタインターポーザを貫通しており、キャパシタインターポーザを通過する際の直流抵抗分も極めて小さい。
【００６３】
通常は、このようなインターポーザでは、信号ビア（電極パッド５０部のスルービア）が高誘電率体や導体に近接して通過するために信号特性の劣化が生じるが、図１０の例では、信号ビアは低誘電率の高絶縁材料からなる絶縁膜１８を通過する構造となっており、信号の劣化も少ない。
【００６４】
次に、本実施形態によるキャパシタインターポーザの製造方法について図１１及び図１２を用いて説明する。
【００６５】
まず、シート基材１０として、例えば膜厚１００μｍ程度のアルミニウム箔を用意し、その表面を粗面化する。粗面化処理は、例えば、アルミ箔を塩酸水溶液中で電解エッチングすることにより行う。シート基材１０には、第１実施形態に記載のものと同様の材料を用いることができる。
【００６６】
次いで、表面を粗面化処理したシート基材１０の表面に、例えば膜厚５０ｎｍの酸化アルミニウムよりなる誘電体膜１２を形成する。誘電体膜１２は、粗面化処理したアルミニウムよりなるシート基材１０を、十分に水洗浄・乾燥した後、例えばアジピン酸アンモニウム水溶液中で陽極酸化することにより形成する。
【００６７】
次いで、誘電体膜１２が形成されたシート基材１０上に、導電層１４を形成する。例えば、ピロールモノマーを含む水溶液の塗布、重合、乾燥を繰り返し行うことにより、ポリピロール（polypyrrole）からなる導電性高分子材料よりなる導電層１４を形成する。導電層１４には、第１実施形態に記載のものと同様の材料を用いることができる。
【００６８】
次いで、導電層１４上に、例えば銀ペーストよりなる導電層１６を形成する。導電層１６には、第１実施形態に記載のものと同様の材料を用いることができる。
【００６９】
こうして、シート状基材１０の両面に、絶縁膜１２、導電層１４及び導電層１６が積層されてなる積層体３２を形成する（図１１（ａ））。なお、導電層１６は、図６に示す第１実施形態による電解キャパシタの製造方法の場合と同様に、後述する押し型加工の工程の後に形成してもよい。
【００７０】
次いで、積層体３２のグラウンド用パッドの形成領域及び電極パッドの形成領域に、例えば打ち抜きプレスにより、積層体３２を貫通するスルーホール３６，３８を、それぞれ形成する（図１１（ｂ））。
【００７１】
次いで、電極パッド４８の接続予定領域に、導電層１４上から、例えば直径１００μｍの円形の押し型３２を押し付ける。これにより、押し型３２の押し付け領域（電極パッド４８の接続予定領域）の周囲に、シート基材１０に達する凹部３０が形成され、電極パッド４８の接続予定領域の導電層１４（導電層１４ｂ）と、他の領域の導電層１４（導電層１４ａ）とが、凹部３０によって電気的に分離される。また、押し型３２の押し付け領域（電極パッド４８の接続予定領域）内では、押し付け時の圧力による変形によって絶縁膜１２が破壊され、導電層１４（導電層１４ｂ）とシート基材１０とが電気的に接続される。なお、以後の図面では、絶縁膜１２が破壊されていることを明示するため、導電層１４ｂ下の絶縁膜１２の記載を省略している（図１１（ｃ））。
【００７２】
スルーホール３６，３８形成のためのプレス加工と、絶縁膜１２を破壊するためのプレス加工とは、いずれを先に行ってもよい。また、一度に行ってもよい。
【００７３】
次いで、積層体３４の両面に、例えばポリイミドよりなるラミネートフィルムを積層して加熱圧着することにより、絶縁膜１８を形成する。絶縁膜１８は、スルーホール３６，３８内にも埋め込まれる（図１２（ａ））。絶縁膜１８には、第１実施形態に記載のものと同様の材料を用いることができる。
【００７４】
次いで、絶縁膜１８に、例えばレーザー加工により、導電層１６ａ，１６ｂに達するコンタクトホール２０，２２と、スルーホール３４，３６の形成領域の絶縁膜１８を貫通するスルーホール４０，４２とを形成する（図１２（ｂ））。
【００７５】
次いで、例えば無電界銅（Ｃｕ）めっき及び電解銅めっきにより、コンタクトホール２０，２２及びスルーホール４０，４２内に埋め込まれた導電体４４を形成するとともに、導電体４４に接続された電極パッド４６，４８，５０を形成する（図１２（ｃ））。
【００７６】
この際、電極パッド４６は、スルーホール４０に埋め込まれた導電体４４に接続して形成される。積層体３４の一方の面側に形成された電極パッド４６と、積層体３４の他方の面側に形成された電極パッド４６とは、スルーホール４０内に埋め込まれた導電体４４を介して電気的に接続される。電極パッド４６はまた、コンタクトホール２０を介して電解キャパシタの一方の電極層（導電層１６ａ）に接続される。
【００７７】
電極パッド４８は、コンタクトホール２２に埋め込まれた導電体４４及び導電層１６ｂを介して電解キャパシタの他方の電極層（シート基材１０）に電気的に接続して形成される。積層体３４の一方の面側に形成された電極パッド４８と、積層体３４の他方の面側に形成された電極パッド４８とは、導電体４４及びシート基材１０を介して電気的に接続される。
【００７８】
電極パッド５０は、スルーホール４２に埋め込まれた導電体４４に接続して形成される。積層体３４の一方の面側に形成された電極パッド５０と、積層体３４の他方の面側に形成された電極パッド５０とは、スルーホール４２に埋め込まれた導電体４４を介して電気的に接続される。
【００７９】
こうして、図１０に示す本実施形態のキャパシタインターポーザを完成する。
【００８０】
（実施例１）
上述の製造方法を用いて形成したキャパシタインターポーザの２０ｍｍ各の電解キャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、静電容量が６００μＦ、ＥＳＲが１ｍΩ、ＥＳＬが０．１ｐＨ以下、リーク電流が１００μＡ以下であった。また、８５℃、８５％ＲＨ、２．５Ｖ、５００ｈの高温高湿負荷試験後の静電容量変化は１０％以下であり、リーク電流も１０μＡ以下であった。
【００８１】
上述したサンプルの静電容量６００μＦ／２０×１０ｍｍ２という値は、１５０μＦ／ｃｍ２の容量密度となる。従来の高誘電率薄膜を用いるキャパシタの容量密度の報告例は数μＦ／ｃｍ２程度であり、本発明は、その数倍の高い値を達成している。
【００８２】
本実施形態によるキャパシタインターポーザの製造方法において、電解キャパシタの製造方法は、第１実施形態による電解キャパシタの製造方法と基本的に変わらない。また、大部分の工程をシートプロセスとして実施できるため、製造コストを低減することができる。
【００８３】
（実施例２）
下記の手順でキャパシタインターポーザを試作し、電解キャパシタを評価した。
【００８４】
まず、実施例１と同様にして導電層１４を形成した。
【００８５】
次いで、カーボンペースト及び銀ペーストからなる複層の導電層１６を形成した。
【００８６】
次いで、実施例１と同様に、図１２（ｂ）以降の工程を実施した。
【００８７】
このようにして形成したキャパシタインターポーザの２０ｍｍ各の電解キャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、静電容量が６００μＦ、ＥＳＲが０．５ｍΩ、ＥＳＬが０．１ｐＨ以下、リーク電流が１０μＡ以下であった。
【００８８】
（実施例３）
下記の手順でキャパシタインターポーザを試作し、電解キャパシタを評価した。
【００８９】
厚さ５０μｍのアルミ箔を３０μｍのポリイミド系耐熱フィルムに貼り合わせたシート基材を用い、その後、実施例１と同様にしてキャパシタインターポーザを形成した。ただし、電解キャパシタ及び絶縁膜１８の形成は、アルミ箔側の表面のみである。なお、サンプルでは、フィルムラミネートもアルミ箔側のみである。
【００９０】
このようにして形成したキャパシタインターポーザの２０ｍｍ各の電解キャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、静電容量が３００μＦ、ＥＳＲが１ｍΩ、ＥＳＬが０．１ｐＨ以下、リーク電流が１０μＡ以下であった。
【００９１】
図１３は、本実施形態によるキャパシタインターポーザの変形例を示す概略断面図である。図１０の例では、シート基材１０の両面に電解キャパシタを形成しているが、図１３のキャパシタインターポーザでは、シート基材１０の片面にのみ電解キャパシタを形成している。この場合も、平面型の大容量キャパシタが形成される。そして、図１０のキャパシタインターポーザと同様に、シート基材１０に電気的に接続された電源用パッド４８と、電解キャパシタの導電層１６ａ及びスルービアに電気的に接続されたグラウンド用パッド４６と、電解キャパシタから絶縁されたスルービアに電気的に接続された信号用パッド５０とを有する。
【００９２】
図１４は、本実施形態によるキャパシタインターポーザの他の変形例を示す概略断面図である。
【００９３】
図１４に示すキャパシタインターポーザは、図１０に示すキャパシタインターポーザ７０を、配線基板の内部に入れ込んだ構成としたものである。すなわち、キャパシタインターポーザ７０の両面には、キャパシタインターポーザ７０に接続される多層配線層８０，９０が形成されている。多層配線層８０，９０は、絶縁膜８２と、絶縁膜８２内に埋め込まれた配線層とにより構成されている。キャパシタインターポーザ７０の絶縁膜１８として、ポリイミド系やエポキシ系などの配線基板に用いられている各種材料となじみの良い樹脂材料を用いることにより、キャパシタインターポーザ７０と多層配線層８０，９０とが一体化した配線基板を構成することができる。
【００９４】
このように、本実施形態によれば、第１実施形態による電解キャパシタを用いてキャパシタインターポーザを構成するので、インダクタンスが低く大容量の電解キャパシタを有するキャパシタインターポーザを構成することができる。
【００９５】
［第３実施形態］
本発明の第３実施形態による電子機器について図１５乃至図１８を用いて説明する。図１乃至図６に示す第１実施形態による電解キャパシタ及びその製造方法並びに図１０乃至図１４に示す第２実施形態によるキャパシタインターポーザ及びその製造方法と同一の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００９６】
図１５乃至図１８は本実施形態による電子機器の構造を示す概略図である。
【００９７】
本実施形態では、第２実施形態によるキャパシタインターポーザを適用した種々の電子機器について説明する。
【００９８】
図１５に示す電子機器６６は、電子部品６４、例えばＬＳＩチップなどの半導体チップを、キャパシタインターポーザ５６を介して回路基板５２上へ搭載したものである。
【００９９】
回路基板５２上には、バンプ５４を介してキャパシタインターポーザ５６が形成されている。キャパシタインターポーザ５６上には、バンプ５８を介して電子部品６４が形成されている。回路基板５２と電子部品６４との間にキャパシタインターポーザ５６を挿入することにより、回路基板５２と電子部品６４とを電気的に接続するとともに、これらの間にノイズを吸収するためのデカップリングキャパシタを挿入することができる。
【０１００】
図１６に示す電子機器６６は、電子部品６４を、複数のキャパシタインターポーザ５６を介して回路基板５２上へ搭載したものである。
【０１０１】
回路基板５２上には、バンプ５４を介してキャパシタインターポーザ５６が形成されている。キャパシタインターポーザ５６上には、バンプ５８を介してキャパシタインターポーザ６０が形成されている。キャパシタインターポーザ６０上には、バンプ６２を介して電子部品６４が形成されている。回路基板５２と電子部品６４との間にキャパシタインターポーザ５６，６０を挿入することにより、回路基板５２と電子部品６４とを電気的に接続するとともに、これらの間にノイズを吸収するためのデカップリングキャパシタを挿入することができる。また、キャパシタインターポーザ５６，６０を複数設けることにより、組み合わせによって種々の容量値を実現することができ、また、異なる容量値のデカップリングキャパシタを設けることもできる。キャパシタインターポーザ５６，６０は、２つである必要はなく、３つ以上用いてもよい。
【０１０２】
図１７に示す電子機器６６は、複数の電子部品６４を、キャパシタインターポーザ５６を介して回路基板５２上へ搭載したものである。
【０１０３】
回路基板５２上には、柱状のバンプ５４ａを介してキャパシタインターポーザ５６が形成されている。キャパシタインターポーザ５６上には、球状のバンプ５８を介して電子部品６４ａ，６４ｂ，６４ｃが形成されている。回路基板５２と電子部品６４ａ，６４ｂ，６４ｃとの間にキャパシタインターポーザ５６を挿入することにより、回路基板５２と電子部品６４ａ，６４ｂ，６４ｃとを電気的に接続するとともに、これらの間にノイズを吸収するためのデカップリングキャパシタを挿入することができる。半導体チップの数は、３個である必要はなく、２個でもよいし、４個以上でもよい。また、図１５の場合のように、任意の電子部品６４の接続について、複数のキャパシタインターポーザを積層してもよい。また、図１６では回路基板５２とキャパシタインターポーザ５６との接続に柱状のバンプ５４ａを用いているが、バンプ５８と同様の球状のバンプとしてもよい。バンプの種類は、図１６の電子機器の場合に限らず、適宜変更することができる。
【０１０４】
図１８に示す電子機器６６は、電子部品６４を、複数のキャパシタインターポーザ５６を介して回路基板５２条へ搭載したものである。
【０１０５】
回路基板５２上には、バンプ５４を介してキャパシタインターポーザ５６ａ，５６ｂが形成されている。キャパシタインターポーザ５６ａ，５６ｂ上には、バンプ５８を介して電子部品６４が形成されている。回路基板５２と電子部品６４との間にキャパシタインターポーザ５６ａ，５６ｂを挿入することにより、回路基板５２と電子部品６４とを電気的に接続するとともに、これらの間にノイズを吸収するためのデカップリングキャパシタを挿入することができる。また、キャパシタインターポーザ５６，６０を複数設けることにより、組み合わせによって種々の容量値を実現することができ、また、異なる容量値のデカップリングキャパシタを設けることもできる。キャパシタインターポーザ５６ａ，５６ｂは、２つである必要はなく、３つ以上用いてもよい。
【０１０６】
このように、本実施形態によれば、第２実施形態によるキャパシタインターポーザを用いて電子機器を構成するので、電子部品から発生するノイズを効率よく吸収することができる。これにより、電子機器の性能及び信頼性を向上することができる。
【０１０７】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１０８】
上記実施形態に記載した電解キャパシタ、キャパシタインターポーザ及び電子機器並びにこれらの製造方法は、代表的な構成を例示したものであり、本発明の範囲内で種々の変形、代用が可能である。
【０１０９】
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
【０１１０】
（付記１）  第１の領域及び第２の領域を有する第１の電極層と、
前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、
前記誘電体膜上に形成された第２の電極層とを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されている
ことを特徴とする電解キャパシタ。
【０１１１】
（付記２）  付記１記載の電解キャパシタにおいて、
前記第１の電極層に電気的に接続された第１の引き出し電極と、
前記第２の電極層に電気的に接続された第２の引き出し電極とを更に有し、
前記第１の引き出し電極は、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の引き出し電極は、前記第２の領域に形成された前記第２の電極層に電気的に接続されている
ことを特徴とする電解キャパシタ。
【０１１２】
（付記３）  付記２記載の電解キャパシタにおいて、
前記第２の電極層上に形成された絶縁膜を更に有し、
前記第１の引き出し電極及び前記第２の引き出し電極は、前記絶縁膜上に形成されており、前記絶縁膜に形成されたコンタクトホールを介して前記第１の電極層及び前記第２の電極層にそれぞれ電気的に接続されている
ことを特徴とする電解キャパシタ。
【０１１３】
（付記４）  付記１乃至３のいずれか１項に記載の電解キャパシタにおいて、
前記第１の電極層の表面は、粗面化されている
ことを特徴とする電解キャパシタ。
【０１１４】
（付記５）  付記１乃至４のいずれか１項に記載の電解キャパシタにおいて、
前記第１の電極層は、弁金属を含む金属材料により構成されており、
前記誘電体膜は、前記金属材料の陽極酸化膜である
ことを特徴とする電解キャパシタ。
【０１１５】
（付記６）  付記１乃至５のいずれか１項に記載の電解キャパシタにおいて、
前記第２の電極層は、前記誘電体膜に接して設けられた導電性高分子材料よりなる第１の導電膜を有する
ことを特徴とする電解キャパシタ。
【０１１６】
（付記７）  付記６記載の電解キャパシタにおいて、
前記第２の電極層は、前記第１の膜上に、前記導電性高分子材料とは異なる材料よりなる第２の導電膜を更に有する
ことを特徴とする電解キャパシタ。
【０１１７】
（付記８）  付記１乃至７のいずれか１項に記載の電解キャパシタにおいて、
前記第１の引き出し電極及び前記第２の引き出し電極を、それぞれ複数有する
ことを特徴とする電解キャパシタ。
【０１１８】
（付記９）  付記１乃至８のいずれか１項に記載の電解キャパシタにおいて、
前記第１の電極層は、シート状の基材である
ことを特徴とする電解キャパシタ。
【０１１９】
（付記１０）  付記１乃至８のいずれか１項に記載の電解キャパシタにおいて、
前記第１の電極層は、シート状の基材上に形成されている
ことを特徴とする電解キャパシタ。
【０１２０】
（付記１１）  第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第２の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、
前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドとを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、
前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている
ことを特徴とする配線基板。
【０１２１】
（付記１２）  付記１１記載の配線基板において、
前記第１の電極層の両面に、前記電解キャパシタがそれぞれ形成されている
ことを特徴とする配線基板。
【０１２２】
（付記１３）  付記１１又は１２記載の配線基板において、
前記電解キャパシタの前記第１の電極パッド又は前記第２の電極パッドに電気的に接続された第１のスルービアを更に有する
ことを特徴とする配線基板。
【０１２３】
（付記１４）  付記１１乃至１３のいずれか１項に記載の配線基板において、
前記電解キャパシタから絶縁された第２のスルービアを更に有する
ことを特徴とする配線基板。
【０１２４】
（付記１５）  付記１１乃至１４のいずれか１項に記載の配線基板において、
前記絶縁膜上に形成された多層配線層を更に有する
ことを特徴とする配線基板。
【０１２５】
（付記１６）  回路基板と、前記回路基板に搭載される電子部品と、
前記回路基板と前記電子部品との間に挿入される配線基板とを有する電子機器であって、
前記配線基板は、
第１の領域及び第２の領域を有する第１の電極層と、前記第１の電極層における前記第１の領域上及び前記第２の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第２の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第１の電極層に電気的に接続された第１の電極パッドと、
前記絶縁膜上に形成され、前記第２の導電層に電気的に接続された第２の電極パッドと、
前記第１の電極パッド又は前記第２の電極パッドに接続された第２のスルービアとを有し、
前記第１の領域上に形成された前記第２の電極層と、前記第２の領域上に形成された前記第２の電極層とは、電気的に分離されており、
前記第１の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第１の電極層と前記第１の領域に形成された前記第２の電極層とは、電気的に接続されており、
前記第１の電極パッドは、前記第１の領域に形成された前記第２の電極層を介して前記第１の電極層に電気的に接続されており、
前記第２の電極パッドは、前記第２の領域に形成された前記第２の電極層に電気的に接続されている
ことを特徴とする電子機器。
【０１２６】
（付記１７）  付記１６記載の電子機器において、
前記回路基板と前記電子部品とは、複数の前記配線基板を介して接続されている
ことを特徴とする電子機器。
【０１２７】
（付記１８）  第１の領域及び第２の領域を有する第１の電極層上に、誘電体膜を形成する工程と、
前記誘電体膜上に、第２の電極層となる第１の導電層を形成する工程と、
前記第１の領域に、前記第１の導電層上から押し型を押し付け、前記押し型により押し付けられた前記第１の領域の前記第１の導電層を、前記第２の領域の前記第１の導電層から電気的に分離するとともに、前記第１の領域の誘電体膜を破壊して前記第１の電極層と前記第１の領域の前記第１の導電層とを電気的に接続する工程と、
前記第１の導電層上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の領域の前記第２の電極層上に達する第１の開口部と、前記第２の領域の前記第２の電極層上に達する第２の開口部とを形成する工程と、
前記絶縁膜上に、前記第１の開口部を介して前記第１の領域の前記第２の電極層に接続され、前記第１の電極層に電気的に接続された第１の引き出し電極と、前記第２の開口部を介して前記第２の領域の前記第２の電極層に接続された第２の引き出し電極とを形成する工程と
を有することを特徴とする電解キャパシタの製造方法。
【０１２８】
（付記１９）  付記１８記載の電解キャパシタの製造方法において、
前記第１の導電層を形成する工程よりも後、前記絶縁膜を形成する工程よりも前に、前記第１の導電層上に、前記第１の導電層とは異なる材料よりなり、前記第１の導電層とともに前記第２の電極層を構成する第２の導電層を形成する工程を更に有する
ことを特徴とする電解キャパシタの製造方法。
【０１２９】
（付記２０）  付記１８又は１９記載の電極キャパシタの製造方法において、
前記押し型を押し付ける工程では、前記第１の引き出し電極を形成する予定の複数の領域に、前記押し型を同時に押し付ける
ことを特徴とする電極キャパシタの製造方法。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１実施形態による電解キャパシタの構造を示す上面図及び概略断面図である。
【図２】本発明の第１実施形態による電解キャパシタの製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による電解キャパシタの製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による電解キャパシタの製造方法における押し型加工を説明する図である。
【図５】本発明の第１実施形態による電解キャパシタの製造方法に適用しうる種々の押し型の形状を示す図である。
【図６】本発明の第１実施形態の変形例による電解キャパシタの製造方法を示す工程断面図である。
【図７】本発明の第１実施形態による電解キャパシタのインピーダンス特性を示すグラフである。
【図８】本発明の第１実施形態による電解キャパシタのリーク特性を示すグラフである。
【図９】本発明の第１実施形態の比較例による電解キャパシタの構造を示す概略断面図である。
【図１０】本発明の第２実施形態によるキャパシタインターポーザの構造を示す上面図及び概略断面図である。
【図１１】本発明の第２実施形態によるキャパシタインターポーザの製造方法を示す工程断面図（その１）である。
【図１２】本発明の第２実施形態によるキャパシタインターポーザの製造方法を示す工程断面図（その２）である。
【図１３】本発明の第２実施形態の変形例によるキャパシタインターポーザの構造を示す概略断面図である。
【図１４】本発明の第２実施形態の他の変形例によるキャパシタインターポーザの構造を示す概略断面図である。
【図１５】本発明の第３実施形態による電子機器の構造を示す概略図（その１）である。
【図１６】本発明の第３実施形態による電子機器の構造を示す概略図（その２）である。
【図１７】本発明の第３実施形態による電子機器の構造を示す概略図（その３）である。
【図１８】本発明の第３実施形態による電子機器の構造を示す概略図（その４）である。
【符号の説明】
【０１３１】
１０…シート基材
１２…誘電体膜
１４…導電膜
１６…導電層
１８…絶縁膜
２０，２２…コンタクトホール
２４，２６…引き出し電極
２８…はんだバンプ
３０…凹部
３２…押し型
３４…積層体
３６，３８，４０，４２…スルーホール
４４…導電体
４６，４８，５０…電極パッド
５２…回路基板
５４，５８，６２…バンプ
５６，６０…キャパシタインターポーザ
６４…電子部品
６６…電子機器
７０…キャパシタインターポーザ
８０，９０…多層配線層
８２…絶縁膜
８４…配線層
【図１】
0005211777.tif 000002
【図２】
0005211777.tif 000003
【図３】
0005211777.tif 000004
【図４】
0005211777.tif 000005
【図５】
0005211777.tif 000006
【図６】
0005211777.tif 000007
【図７】
0005211777.tif 000008
【図８】
0005211777.tif 000009
【図９】
0005211777.tif 000010
【図１０】
0005211777.tif 000011
【図１１】
0005211777.tif 000012
【図１２】
0005211777.tif 000013
【図１３】
0005211777.tif 000014
【図１４】
0005211777.tif 000015
【図１５】
0005211777.tif 000016
【図１６】
0005211777.tif 000017
【図１７】
0005211777.tif 000018
【図１８】
0005211777.tif 000019