(57)【特許請求の範囲】
【請求項１】
単結晶半導体基板上に第１絶縁膜を形成する工程と、
前記単結晶半導体基板にイオンを照射して脆化領域を形成する工程と、
前記脆化領域を形成した後に前記第１絶縁膜上に導電膜を形成する工程と、
前記導電膜上にレジストを形成する工程と、
前記レジストをマスクとして前記導電膜をエッチングして所定の形状に加工された導電層を形成する工程と、
前記第１絶縁膜及び前記レジスト上に前記導電層よりも膜厚が大きい第２絶縁膜を形成する工程と、
前記レジストを除去するとともに、前記レジスト上の前記第２絶縁膜をリフトオフ法により除去する工程と、
前記第２絶縁膜及び前記導電層上に第３絶縁膜を形成する工程と、
前記導電層と重なる領域の前記第３絶縁膜と、支持基板との間に隙間が形成されるように前記単結晶半導体基板と前記支持基板とを貼り合わせる工程と、
加熱処理を行い、前記脆化領域に沿って前記単結晶半導体基板を分離することにより、前記支持基板上に半導体層を形成する工程と、を有する半導体装置の作製方法。
【請求項２】
単結晶半導体基板上に第１ゲート絶縁膜となる第１絶縁膜を形成する工程と、
前記単結晶半導体基板にイオンを照射して脆化領域を形成する工程と、
前記脆化領域を形成した後に前記第１絶縁膜上に導電膜を形成する工程と、
前記導電膜上にレジストを形成する工程と、
前記レジストをマスクとして前記導電膜をエッチングして第１ゲート電極となる導電層を形成する工程と、
前記第１絶縁膜及び前記レジスト上に前記導電層よりも膜厚が大きい第２絶縁膜を形成する工程と、
前記レジストを除去するとともに、前記レジスト上の前記第２絶縁膜をリフトオフ法により除去する工程と、
前記第２絶縁膜及び前記導電層上に第３絶縁膜を形成する工程と、
前記導電層と重なる領域の前記第３絶縁膜と、支持基板との間に隙間が形成されるように前記単結晶半導体基板と前記支持基板とを貼り合わせる工程と、
加熱処理を行い、前記脆化領域に沿って前記単結晶半導体基板を分離することにより、前記支持基板上に半導体層を形成する工程と、
前記半導体層をエッチングして島状半導体層を形成する工程と、
前記島状半導体層に一導電型を付与する不純物を添加してソース領域及びドレイン領域を形成する工程と、
前記島状半導体層上に第２ゲート絶縁膜となる第４絶縁膜を形成する工程と、
前記第４絶縁膜上に第２ゲート電極を形成する工程と、を有する半導体装置の作製方法。
【請求項３】
請求項１において、
前記半導体層をエッチングして島状半導体層を形成する工程と、
前記島状半導体層に一導電型を付与する不純物を添加してソース領域及びドレイン領域を形成する工程と、
前記ソース領域上にソース電極と、前記ドレイン領域上にドレイン電極とを形成する工程と、
前記ソース電極と前記ドレイン電極の間の露出する前記島状半導体層表面に対しドライエッチング処理を行う工程と、を有する半導体装置の作製方法。
【請求項４】
請求項２または請求項３において、
前記島状半導体層の上面形状は、前記ソース領域または前記ドレイン領域の一方が他方を囲む形状である半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記半導体層表面にエッチング処理をして前記半導体層表面の凹凸または欠陥を低減した後に前記半導体層表面にレーザ光を照射して前記半導体層を平坦化する工程を有する半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記隙間は前記単結晶半導体基板の面積の５０％以下である半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記脆化領域を形成する工程において、前記単結晶半導体基板にハロゲンガス又はハロゲン化合物ガスを用いてイオンを照射し、次いで水素ガスを含むガスを用いてイオンを照射して前記脆化領域を形成する半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記支持基板上に前記半導体層を形成する工程において、前記単結晶半導体基板と前記支持基板との貼り合わせ領域にマイクロ波を照射して接合強度を高めた後に前記加熱処理を行い前記脆化領域に沿って前記単結晶半導体基板を分離する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。このような、ＳＯＩ基板を使ったＬＳＩの開発においては、多層配線技術を用いてチップの面積を縮小することにより、動作周波数を向上させることができ、処理能力の向上が実現されている。
【０００３】
また、近年、スマートカット法を用いて単結晶シリコン層をガラスからなる支持基板上に形成する方法が提案されている（例えば、特許文献１参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【０００４】
ＳＯＩ基板を作製する技術を応用し、ボトムゲート型薄膜トランジスタを形成する技術（例えば、特許文献２参照）や、デュアルゲート型薄膜トランジスタを形成する技術（例えば、特許文献３参照）が知られている。このようにシリコンウエハの平滑な表面側にゲート電極が形成されるトランジスタは、チャネル部の欠陥密度が小さく良好な特性を示す。
【特許文献１】特開平１１−１６３３６３号公報
【特許文献２】特開２０００−１０６３３３号公報
【特許文献３】特開２００２−５７３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、スマートカット法を用いて、単結晶シリコン層を代表とする単結晶半導体層を支持基板上に形成し単結晶半導体層を活性層とするトランジスタを作製することは有効である。このようなトランジスタは、単結晶半導体層と支持基板との間に絶縁層（ゲート絶縁膜）および導電層（ゲート配線、ゲート電極）を有するものもある。
【０００６】
この工程の例として、シリコンウエハ上に絶縁層（ゲート絶縁膜）および導電層（ゲート配線、ゲート電極）を設けた後、その上に支持基板との接合層を形成する場合が考えられるが、このとき前記接合層を支持基板に貼り付けるために前記接合層を平坦化する必要がある。前記接合層を平坦化するためには、表面研磨やドライエッチにより膜を薄膜化しつつ行う方法（エッチバック処理という）が挙げられるが、導電層（ゲート配線、ゲート電極）により段差が設けられた接合層を該処理にて十分な平坦性を確保することは難しく、平坦化のための工程が増える。
【０００７】
また、ガラス等のように熱線形膨張率が大きい材料からなる基板を大型基板として用いる場合、製造工程における熱処理にて、ゲート電極と基板との応力係数の違いにより、基板の反り量が大きくなり基板が工程装置に搬送できないといった問題が生じ得る。また、前記導電層が形成されたシリコンウエハと支持基板とを貼りあわせる処理においても、接合不良となる場合がある。
【０００８】
本発明の課題の一は、単結晶半導体層と支持基板との間に導電層を形成する半導体装置において、熱による支持基板の反り量の小さい半導体装置を提供することである。
【０００９】
本発明の課題の一は、単結晶半導体層と支持基板との間に導電層を形成する半導体装置において、生産性の良い半導体装置及びその作製方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、単結晶半導体層と支持基板との間に導電層が形成され、前記単結晶半導体層と前記導電層との間にゲート絶縁膜が形成された構造を有し、前記導電層と支持基板との間に、隙間が設けられる構成を有する。この構成において、第一の絶縁層が単結晶半導体層と支持基板との間に形成される。また前記第一の絶縁層は、前記導電層と前記単結晶半導体層との間には形成されない。また前記第一の絶縁層の膜厚は、前記導電層の膜厚より大である。
【００１１】
上記半導体装置の構成において、前記導電層と、前記隙間との間に、第二の絶縁層を有してもよい。すなわち前記第二の絶縁層は、前記第一の絶縁層、あるいは前記導電層、に接する構成としても良い。尚、前記支持基板と、前記第一の絶縁層との間に、第三の絶縁膜を形成しても良い。
【００１２】
また本発明の半導体装置の作製方法は、単結晶半導体基板上にゲート絶縁膜を形成し、前記単結晶半導体基板に脆化層を形成し、導電層を前記導電層上にレジストを残した状態で形成し、第一の絶縁層をその上から形成し、前記レジストを前記レジスト上の前記第一の絶縁層と共に除去し、前記単結晶半導体基板と支持基板とを貼りあわせ、前記脆化層を境に前記単結晶半導体基板と支持基板とを分離する構成を有する。この構成において、前記第一の絶縁層の膜厚は、前記導電層の膜厚より大となるように形成する。尚、前記第一の絶縁層と前記レジストとを共に除去する方法をリフトオフ法と称する。尚、前記ゲート絶縁膜を形成する工程と、前記脆化層を形成する工程と、の順序は何れを先にしても良い。上記工程により、単結晶半導体基板と支持基板とを接合する際に接合不良の原因となる導電層（ゲート配線、ゲート電極）により設けられた接合層の凸状の段差を取り除くことができる。
【００１３】
上記半導体装置の作製方法は、以下に示す接合層の凸状の段差の除去方法と比べて、工程を短縮することができる。すなわち、まず導電層を形成後のレジストを剥離し導電層に接触するように第一の絶縁層を形成し、導電層により設けられた接合層の凸状の段差が露出するようにレジストマスクを形成し、ドライエッチングまたはウエットエッチング法等を用いて凸状の接合層を除去するという工程である。この工程では本発明の半導体装置の作製方法であるリフトオフ法と比べてマスク枚数および接合層のエッチング工程が増える。
【００１４】
上記半導体装置の作製方法の構成において、単結晶半導体基板上に形成された前記第一の絶縁層、あるいは前記導電層、の上に接するよう、前記第二の絶縁層を形成しても良い。尚、支持基板の表面に第三の絶縁膜を形成しても良い。
【００１５】
何れの場合も、前記単結晶半導体基板と前記支持基板とを貼りあわせる際、互いの表面同士が接することとなるが、前記隙間が形成される領域には前記支持基板は接しない。しかしながら前記隙間が形成される面積は前記導電層が形成される面積と略一致しており、前記隙間の面積は前記単結晶半導体基板と前記支持基板とを貼りあわせる際に互いの表面同士が接する面積と比べて小さいことから、接合不良なく貼りあわせることができる。このような半導体装置の構成において半導体装置の温度が上昇したとき、前記導電層と、前記支持基板との伸縮率が異なっても、前記隙間が歪を緩和するため、基板の反りや膜剥がれ等、前記伸縮率の違いに起因する不良を低減することができる。
【００１６】
また上述のように、本発明の半導体装置の作製方法においては、前記単結晶半導体基板と前記支持基板とを貼りあわせる際、前記導電層を形成することにより生じる隙間、及びこれに伴う段差を平坦化することなく、貼りあわせることができる。すなわち平坦化処理を省略することができ、生産性を向上させることができる。
【００１７】
またこのような構成により、付加的に、下記効果も期待できる。すなわち支持基板が可撓性を有する場合、もしくは半導体素子を可撓性基板に転置する場合、折り曲げによるゲート配線の断裂を抑えることができる。また、支持基板をシリコン基板にする場合にゲート電極と支持基板との間に生じる寄生容量を低減することができる。また、ゲート電極に導電性の多結晶シリコンを用いる場合、支持基板からのナトリウム等のアルカリ金属が前記ゲート電極中に拡散し、素子の閾値電圧が変化するのを低減することができる。また、支持基板表面に反射率の高い金属膜からなる反射層を形成する際、該反射層とゲート電極との寄生容量を低減することができる。また、ゲート電極に導電性の多結晶シリコンを用いる場合、中空があることで支持基板裏面からの光（例えばバックライト光）を支持基板と中空との界面で反射させることができるので該ゲート電極の仕事関数の変化による閾値電圧の変動を抑えることができる。また、支持基板が大面積化し、均一な平坦化処理が困難な場合でも、該平坦化処理を省略し接合することが可能であるため、接合不良のない信頼性の高い半導体装置を提供することができる。
【発明の効果】
【００１８】
単結晶半導体層と支持基板との間に導電層を形成する半導体装置において、導電層と支持基板との間に隙間が設けられる構成とすることにより、熱による支持基板の反りが抑えられ、信頼性の高い半導体装置を提供することができる。
【００１９】
単結晶半導体層と支持基板との間に導電層を形成する半導体装置の作製方法において、前記導電層上に形成される絶縁層をリフトオフ法により除去することにより、単結晶半導体基板表面の平坦化処理を省略することが可能となり、生産性の高い半導体装置の作製方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
【００２１】
（実施の形態１）
本実施の形態では、本発明の半導体装置の製造方法の一例について、図１乃至図２を参照して説明する。より具体的には、図１を用いて上記ＳＯＩ基板に用いる基板の加工方法について説明する。また、図２を用いてＳＯＩ基板の製造方法について説明する。
【００２２】
はじめに、単結晶半導体基板１１０を用意する。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０のサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。つまり、欠陥の多少については問わないものとする。
【００２３】
まず、単結晶半導体基板１１０を用意する（図１（Ａ）参照）。
【００２４】
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。
【００２５】
絶縁層１１２を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などがある。
【００２６】
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、脆化領域１１４を形成する（図１（Ｂ）参照）。脆化領域１１４が形成される領域の深さは、イオンビーム１４０の加速エネルギーとイオンビーム１４０の入射角によって制御することができる。なお、脆化領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００２７】
上述の脆化領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。脆化領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。
【００２８】
イオンを単結晶半導体基板１１０に打ち込む際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に打ち込む。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの注入を行うこともできる。本明細書において、イオン注入装置又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの打ち込みを行っても良いこととする。
【００２９】
イオンドーピング装置を用いる場合のイオンの打ち込み工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００３０】
イオンドーピング装置を用いる場合、イオンの打ち込み工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く打ち込むことが好ましい。具体的には、イオンビーム１４０に、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１４からの分離が容易になる。また、Ｈ３＋イオンを多く打ち込むことで、Ｈ＋、Ｈ２＋を打ち込むよりもイオンの打ち込み効率が向上する。つまり、打ち込みにかかる時間を短縮することができる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１４を浅い領域に形成することが可能になる。
【００３１】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン打ち込みの効率が低下する場合がある。
【００３２】
イオン打ち込み工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１４０を作り出すことができる。このようなイオンビーム１４０を用いることで、脆化領域１１４を効率よく形成することができる。
【００３３】
また、複数回のイオン打ち込み工程を行うことで、脆化領域１１４を形成することもできる。この場合、イオン打ち込み工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン打ち込みを行った後、水素を含むガスをソースガスとして用いてイオン打ち込みを行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン打ち込みを行い、次に、水素ガスを含むガスを用いてイオン打ち込みを行うこともできる。
【００３４】
上記では絶縁層１１２を形成した後、脆化領域１１４を形成する例を示すが、脆化領域１１４を形成した後、絶縁層１１２を形成しても良い。このとき、絶縁層１１２にイオン打ち込み工程による欠陥生成や不純物の混入を避けることができる。但し、単結晶半導体基板１１０の酸化（又は窒化）により絶縁層１１２を形成する場合、脆化層が変質しない温度条件にて行う。
【００３５】
上記の脆化領域１１４を形成した後、導電層１１６を５０〜２００ｎｍの膜厚にて形成する（図１（Ｃ）参照）。導電層１１６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、クロム、ニオブ、白金、銅、金、銀、マンガン、ネオジム、炭素、珪素等の材料を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。導電層１１６は、単層構造としても良いし、積層構造としても良い。本実施の形態では、モリブデンを１００ｎｍの膜厚にて成膜する。
【００３６】
次いで、導電層１１６を所定の形状に加工するための、レジスト１２０を形成する。レジスト１２０は０．５〜３μｍの厚さにて形成する。次いで導電層１１６をドライエッチやウエットエッチ等の手法によりエッチングし、所定の形状に加工された導電層１１８が形成される（図１（Ｄ）参照）。尚、レジスト１２０は、この時点では除去しない。次いで、ＣＶＤ法、あるいはスパッタ法により、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等からなる絶縁膜１２２を成膜する（図１（Ｅ）参照）。このとき前記絶縁膜はレジスト１２０上にも成膜されるが、レジスト１２０は十分の厚さがあることから、レジスト１２０の側壁部には形成されない。尚、前記絶縁膜の成膜は、基板温度等によりレジストが消失もしくは大きな変形をしない条件にて行う。
【００３７】
次いで、レジストを除去するとともに、レジスト上の絶縁膜１２２をリフトオフ法により除去し、第１の絶縁層１２４を形成する（図１（Ｆ）参照）。このようにして、導電層１１８以外の部分に第１の絶縁層１２４が形成されるようにする。
【００３８】
次に、第１の絶縁層１２４上に、第２の絶縁層１２６を形成する（図１（Ｇ）参照）。
【００３９】
第２の絶縁層１２６は、貼り合わせにおける接合を形成する層であるから、その表面は、高い平坦性を有することが好ましい。このような第２の絶縁層１２６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化珪素膜を用いることができる。また、窒化珪素膜を用いても良い。また、第２の絶縁層１２６は、複数の層からなる積層構造であってもよい。例えば、上記高い平坦性を有する層と、第１の絶縁層１２４との間に、不純物元素の半導体層への侵入を抑制できる材料で形成するブロッキング層を形成してもよい。ブロッキング層を成す材料としては、例えば、窒化珪素、窒化酸化珪素、窒化アルミニウム、窒化酸化アルミニウムなどを挙げることができる。もちろん、酸化珪素、酸化窒化珪素、その他の絶縁材料を用いても良い。尚、本実施の形態では第２の絶縁層１２６を形成する例を示しているが、第１の絶縁層１２４を形成した段階にて表面平坦性が十分確保されていれば、第２の絶縁層１２６の形成を省略してもよい。
【００４０】
次に、ベース基板１００を用意する（図２（Ａ）参照）。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００４１】
なお、ベース基板１００としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。
【００４２】
本実施の形態においては示さないが、ベース基板１００の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、ベース基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。
【００４３】
本明細書において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とする。また、窒化酸化珪素とは、酸素が１５原子％以上３０原子％以下、窒素が２０原子％以上３５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１５原子％以上２５原子％以下の範囲で含まれる物質とする。
【００４４】
その後、上記のベース基板１００と単結晶半導体基板１１０（図２（Ｂ）参照）とを貼り合わせる（図２（Ｃ）参照）。具体的には、ベース基板１００及び第２の絶縁層１２６の表面を超音波洗浄などの方法で洗浄した後、ベース基板１００の表面と第２の絶縁層１２６の表面とが接触するように配置する。そして、ベース基板１００の表面と第２の絶縁層１２６の表面とで接合が形成されるように、加圧処理を施す。接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。
【００４５】
ここで接合を形成する前に、ベース基板１００又は第２の絶縁層１２６の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、ベース基板１００又は第２の絶縁層１２６の表面に水酸基が付加されるため、接合界面に水素結合を形成することができる。
【００４６】
次に、接合されたベース基板１００及び単結晶半導体基板１１０に対して加熱処理を施して、接合を強固なものとする。この際の加熱温度は、脆化領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と接合強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、接合に係る領域にマイクロ波を照射して、接合に係る領域のみを局所的に加熱することも可能である。なお、接合強度に問題がない場合は、上記加熱処理を省略しても良い。
【００４７】
こうして接合されたベース基板１００と単結晶半導体基板１１０との界面において、導電層１１８が形成されている部分は、ベース基板１００と第２の絶縁層１２６との間に、隙間１５０が形成される。このとき前記隙間１５０は、その形状にもよるが、単結晶半導体基板１１０の面積の５０％以下とすれば、上記の貼り合わせる工程でも接合不良が起きることはない。
【００４８】
次に、単結晶半導体基板１１０を、図２（Ｃ）の脆化領域１１４にて、単結晶半導体層１２８と単結晶半導体基板１３０とに分離する（図２（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。該加熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上６５０℃以下とすることが好ましい。ただし、短時間であれば、４００℃以上７００℃以下の加熱処理を行っても良い。なお、本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。
【００４９】
上述のような加熱処理を行うことにより、脆化領域１１４に形成された微小な空孔の体積変化が生じ、脆化領域１１４に亀裂が生ずる。その結果、脆化領域１１４に沿って単結晶半導体基板１１０が分離する。第２の絶縁層１２６はベース基板１００と接合しているので、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１２８が残存することになる。また、この加熱処理で、ベース基板１００と第２の絶縁層１２６の接合界面が加熱されるため、接合界面に共有結合が形成され、ベース基板１００と第２の絶縁層１２６の結合力が一層向上する。
【００５０】
上述のようにして形成された半導体基板において、単結晶半導体層１２８の表面には、分離工程やイオン打ち込み工程による欠陥が存在し、また、その平坦性は損なわれている。本発明の単結晶半導体基板１１０を用いてボトムゲート構造を形成する場合、単結晶半導体層１２８と、ゲート絶縁膜となる絶縁層１１２と、の界面にチャネルが形成され、その界面は欠陥密度が小さく、さらに平滑である。従って、上記単結晶半導体層１２８の表面の欠陥密度が高くそして平坦性が損なわれていても素子特性に大きな影響を与えないため、必ずしも欠陥の修復や平坦化をする必要はない。しかしながら単結晶半導体層１２８の上下にゲート電極を設けるデュアルゲート構造とする場合、このような凹凸のある単結晶半導体層１２８の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。また、単結晶半導体層１２８の表面に欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの特性及び信頼性が低下するため、単結晶半導体層１２８の欠陥を減少させる処理を行う。このように、所望の素子構造、あるいは必要に応じ単結晶半導体層１２８表面の欠陥の修復や平坦化処理を行う。
【００５１】
本実施の形態において、単結晶半導体層１２８の平坦性向上、および欠陥の低減は、単結晶半導体層１２８にレーザー光１４２を照射することで実現される（図２（Ｅ）参照）。レーザー光１４２を単結晶半導体層１２８の上面側から照射することで、単結晶半導体層１２８上面を溶融させる。溶融した後、単結晶半導体層１２８が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層が得られる。本実施の形態においては、レーザー光１４２を用いているため、ベース基板１００が直接加熱されない。つまり、ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。もちろん、ベース基板の耐熱温度の範囲内における加熱を行ってもよい。ベース基板を加熱することにより、支持基板から分離後の半導体層表面の平坦化および欠陥を低減するのに必要なレーザー光のエネルギー密度を低減することができるため、レーザー光の照射面積を広げることができタクトを向上させることができる。
【００５２】
ここで、レーザー光１４２の照射による単結晶半導体層１２８の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１２８が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１２８の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００５３】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等を用いることができる。なお、部分溶融させるためにはパルス発振レーザーを用いることが好ましいが、これに限定して解釈されるものではない。すなわち、連続発振レーザーの使用を除外するものではない。なお、連続発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。
【００５４】
レーザー光１４２の波長は、単結晶半導体層１２８に吸収される波長とする必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１４２のエネルギー密度は、レーザー光１４２の波長、レーザー光の表皮深さ、単結晶半導体層１２８の膜厚などを考慮して決定することができる。レーザー光１４２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
【００５５】
レーザー光１４２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１４２を照射するには、気密性のあるチャンバー内でレーザー光１４２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１４２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【００５６】
ここで、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１２８の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１４２の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１４２の照射は、真空中で行ってもよい。真空中でレーザー光１４２を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。
【００５７】
上述のようにレーザー光１４２を照射した後には、単結晶半導体層１２８の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１２８がシリコン材料からなる層である場合、ＳＦ６と０２をプロセスガスに用いたドライエッチング処理で、単結晶半導体層１２８を薄くすることができる。
【００５８】
本実施の形態においては、レーザー光の照射により平坦化等した後でエッチング処理を行ってもよい、としているが、本発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。
【００５９】
以上により、支持基板の上に隙間を有し、その上に導電層が設けられることで支持基板の反り量を減らし、その上に単結晶半導体層１３２を有する信頼性の高いＳＯＩ基板を作製することができる（図２（Ｆ）参照）。
【００６０】
（実施の形態２）
本実施の形態では、実施の形態１に示すような、支持基板の上に導電層が設けられ、その上に単結晶半導体層１３２を有するＳＯＩ基板を用いた、ボトムゲート型薄膜トランジスタの作製工程について示す。
【００６１】
まず、実施の形態１を参照し、支持基板１００上に導電層１１８を形成し、導電層１１８上に、絶縁層１１２、単結晶半導体膜１３２を形成する。ここでは絶縁層１１２をゲート絶縁膜２０２、導電層１１８をゲート電極２０４とする。次いで、単結晶半導体膜１３２を、図３（Ａ）に示すように、フォトリソグラフィ技術及びドライエッチング法により、島状に形成し、島状単結晶半導体層２０６とする。
【００６２】
次いで、図３（Ｂ）に示すように、島状単結晶半導体層２０６に一導電型を付与する不純物を添加し、ソース領域及びドレイン領域２０８（図中区別しない）を形成し、島状単結晶半導体層２０６をソース領域及びドレイン領域２０８と活性層２０７に割り当てる。本実施の形態ではソース領域及びドレイン領域２０８に、リンまたはボロンの濃度を１×１０１９〜１×１０２１ｃｍ−３にて添加する。これによりソース領域及びドレイン領域２０８として機能し、上に形成される導電層とオーミックコンタクトすることが可能である。
【００６３】
そのためには、まずリンまたはボロンを添加する領域以外、少なくとも島状単結晶半導体層２０６上にレジストマスクを形成する。レジストマスクは、フォトリソグラフィ技術により形成する。ここでは、島状単結晶半導体層２０６表面に、オゾン水洗浄処理等により酸化膜を形成してレジスト塗布性を良好にした上で塗布し、塗布されたレジストを露光現像して、レジストマスクを形成する。次いでイオンドープ法もしくはイオンインプラ法により、リンまたはボロンを添加し、上記レジストを剥離、除去する。本発明においては薄膜トランジスタを絶縁膜上に形成された島状単結晶半導体層２０６を用いて形成することから素子分離の工程を必要とせず、ＣＭＯＳの作製が可能である。ｎチャネル型トランジスタとｐチャネル型トランジスタとを形成するためには、上記処理を、リンを添加するための処理と、ボロンを添加するための処理とで、別の工程として行う。
【００６４】
上記はイオンドープ法もしくはイオンインプラ法により、リンまたはボロンを添加したが、一導電型を付与する不純物が添加された半導体膜（図示しない）をＣＶＤ法などにより、所望の単結晶半導体膜上に成膜してソース領域及びドレイン領域２０８を形成してもよい。このときは該形成後、レジストマスクを形成し、ドライエッチングによりソース領域及びドレイン領域２０８を形成した後、レジストを除去する。但しこのとき、単結晶半導体膜上に、一導電型を付与する不純物が添加された半導体膜が形成されない領域においては、オーバーエッチにより膜厚が小さくなる。
【００６５】
次に、ソース領域及びドレイン領域２０８と、ゲート絶縁膜２０２と、の上に導電層２１０を形成する。導電層２１０は、スパッタリング法、ＣＶＤ法、印刷法、液滴吐出法、蒸着法等を用いて形成する。前記導電層２１０としてはモリブデン、チタン、タングステン、およびこれらの窒化物を例とする高融点材料から成るバリア膜と、アルミニウムなど低抵抗材料を用いた導電膜との積層構造であっても良い。前期導電層２１０にレジストマスクを形成後、導電層２１０をエッチングして、図３（Ｃ）に示すように、一対の配線（ソース電極及びドレイン電極として機能する。）を形成する。尚、上記ソース領域及びドレイン領域２０８をＣＶＤ法などにより形成した場合、導電層２１０とソース領域及びドレイン領域２０８の形状を同一とすることが出来る場合がある。このとき同一のレジストマスクにて一括で上記両層の加工を行えば、レジストマスク形成工程を１回減らすことが出来る。
【００６６】
次に、露出している島状単結晶半導体層表面２１２にダメージが入らず、且つ該島状単結晶半導体層表面２１２に対するエッチングレートが低い条件でドライエッチングしてもよい。この工程により、ソース領域とドレイン領域との島状単結晶半導体層表面２１２上のエッチング残渣物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。この結果、薄膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素ガスを用いればよい。
【００６７】
以上の工程にて、単結晶半導体層を用いた、トランジスタを形成することができる。
【００６８】
本実施の形態の半導体装置においては、一対の配線上に、さらに補助的な配線を形成することができる。補助的な配線とは、ゲート電極２０４、あるいは導電層２１０、を接続するものである。このとき、図４（Ａ）に示すように、導電層２１０、ソース領域及びドレイン領域２０８、及びゲート絶縁膜２０２上に保護絶縁膜２１４を形成する。保護絶縁膜２１４は、ゲート絶縁膜２０２と同様に形成することができる。なお、保護絶縁膜２１４は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【００６９】
次に、保護絶縁膜２１４上に絶縁膜２１６を形成する。ここでは、感光性の有機樹脂を用いて絶縁膜２１６を形成する。次に、フォトマスクを用いて、絶縁膜２１６を感光した後、現像して、保護絶縁膜２１４を露出する絶縁膜２１６を形成する。次に、絶縁膜２１６をマスクとして用い保護絶縁膜２１４をエッチングして、配線の一部を露出するコンタクトホールを形成する。また該コンタクトホールは、ゲート絶縁膜２０２を開口するように設け、ゲート電極２０４に達するように形成してもよい。
【００７０】
次いで、図４（Ｂ）に示すように配線２１８を形成する。配線２１８は、導電層２１０を形成した要領にて形成することができる。図４（Ｂ）では配線２１８は導電層２１０と接しているが、ゲート電極２０４に接するように形成してもよい。
【００７１】
なお、本実施の形態は、下記実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
【００７２】
本実施の形態では、実施の形態１に示すような、支持基板の上に導電層が設けられ、その上に単結晶半導体層１３２を有するＳＯＩ基板を用いた、デュアルゲート型の薄膜トランジスタの作製工程について示す。デュアルゲート型の薄膜トランジスタは、半導体層の活性層を上下の２つの電極で挟むことで、ゲート電極からチャネルに向かう縦方向の電界を小さくすることができる。そのため、キャリアの移動度が向上するとともにオフ電流が低下する。さらに、チャネル領域が活性層の上下両端に形成されるため、トランジスタ特性におけるオン電流を大きくすることができるとともにＳ値をも向上させることができる利点を有する。
【００７３】
まず、実施の形態２と同様に、支持基板１００上に導電層１１８を形成し、導電層１１８上に、絶縁層１１２、単結晶半導体膜１３２を形成する。但しここでは絶縁層１１２を第１のゲート絶縁膜２５０、導電層１１８を第１のゲート電極２５１とする。次いで、単結晶半導体膜１３２から、島状単結晶半導体層２０６を形成する。次いで、島状単結晶半導体層２０６に一導電型を付与する不純物を添加し、ソース領域及びドレイン領域２０８を形成する。ここでも実施の形態２同様にソース領域及びドレイン領域２０８に、リンまたはボロンの濃度を１×１０１９〜１×１０２１ｃｍ−３にて添加する。これにより島状単結晶半導体層２０６をソース領域及びドレイン領域２０８と活性層２０７に割り当てる。
【００７４】
次いで、図５（Ａ）のように、第１のゲート絶縁膜２５０と、活性層２０７と、の上に第２のゲート絶縁膜２５２を形成する。第２のゲート絶縁膜２５２は、第１のゲート絶縁膜２５０と同様に形成することが出来、その材料としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。また、これらの材料からなる積層構造としても良い。ここでは酸化珪素を１００ｎｍの膜厚にて形成する。
【００７５】
次いで、第２のゲート絶縁膜２５２上に、第２のゲート電極２５４を形成する。第２のゲート電極２５４も、第１のゲート電極２５１と同様の成膜方法、加工方法にて形成することができる。ここではモリブデンを材料として、１５０ｎｍの膜厚にて形成する。
【００７６】
ここでは第１のゲート絶縁膜２５０と第２のゲート絶縁膜２５２との膜種あるいは膜厚は、必ずしも同じとする必要は無い。また第１のゲート電極２５１と第２のゲート絶縁膜２５４との膜種も、必ずしも同じとする必要は無い。これらの膜種及び膜厚を変えることにより、第１のゲート電極２５１と第２のゲート絶縁膜２５４とに与えられた電位がトランジスタ特性に与える効果を変えることが出来、トランジスタ特性を詳細に制御することができる。
【００７７】
次いで、第２のゲート絶縁膜２５２と、第２のゲート電極２５４と、の上に、層間絶縁膜２５６を形成する。層間絶縁膜２５６は、実施の形態２における、絶縁膜２１６と同様に形成することができる。層間絶縁膜２５６にはコンタクトホールが設けられ、後に形成される配線が、ソース領域及びドレイン領域２０８、あるいは第１のゲート電極２５１、あるいは第２のゲート絶縁膜２５４に到達するように配置される。このとき、層間絶縁膜２５６をマスクとして、該コンタクトホールドライ底部の第１のゲート絶縁膜２５０、第２のゲート絶縁膜２５２をドライエッチングもしくはウエットエッチング処理し、第１のゲート電極２５１、あるいは第２のゲート絶縁膜２５４を露出する。
【００７８】
次いで、図５（Ｂ）に示すように配線２５８を形成する。配線２５８は、導電層２１０を形成した要領にて形成することができる。図５（Ｂ）では配線２５８はソース領域及びドレイン領域２０８と接続しているが、第１のゲート電極２５１、あるいは第２のゲート電極２５４に接続するように形成してもよい。
【００７９】
デュアルゲート型の薄膜トランジスタは、第１のゲート電極と第２のゲート電極とを接続して同電位を与えて駆動させても良いし、第１のゲート電極と第２のゲート電極とに異なった電位を与えてそれぞれ独立して制御してもよい。或いは、第１のゲート電極と、第２のゲート電極との何れか一方の電位を固定し、トランジスタの閾値電圧を制御してもよい。
【００８０】
以上により、支持基板の上に隙間を有し、その上に導電層が設けられることで支持基板の反り量を減らした、デュアルゲート型の薄膜トランジスタを形成することができる。尚、本実施の形態は、下記実施の形態と適宜組み合わせて用いることができる。
【００８１】
（実施の形態４）
本実施の形態では、実施の形態２にて形成された半導体装置を用いて、表示装置に用いることが可能な素子基板を形成する例を示す。尚、実施の形態２に限らず、実施の形態３にて形成することも勿論可能である。
【００８２】
図６（Ａ）に示すように、図４（Ｂ）における配線２１８の代わりに画素電極３００を形成する。ここでは、絶縁膜２１６上に導電膜を形成した後、フォトマスクを用いたフォトリソグラフィー工程により形成したレジストマスクを用いて導電膜をエッチングして、画素電極３００を形成する。本実施の形態は図６（Ａ）〜（Ｂ）にて説明するが、ゲート電極についてはゲート絶縁膜の下で引き回せる自由度があることより、説明を省略している。
【００８３】
画素電極３００は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【００８４】
また、画素電極３００として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００８５】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【００８６】
ここでは、画素電極３００としては、スパッタリング法によりインジウム錫酸化物を成膜した後、インジウム錫酸化物上にレジストを塗布する。次に、第６のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてインジウム錫酸化物をエッチングして画素電極３００を形成する。
【００８７】
図６（Ｂ）に、本実施の形態の表示装置の一例の、一画素の平面図を示す。図６（Ａ）は、図６（Ｂ）のＱ−Ｒの断面図に相当する。図６（Ｂ）では、配線の一方はソース領域またはドレイン領域が他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）になっている。この素子構造では通常のソースとドレインが対称の素子構造と比べてキャリアが移動する領域の面積を増加させることができる。すなわち、これはチャネルの幅が広がることに相当するため素子に流れる電流量を増やすことが可能であり、素子の占有面積を縮小することができる。
【００８８】
さらには、液晶表示装置の場合、信号線と接続する配線３０２の下層をソース領域とし、画素電極と接続する配線３０４の下層をドレイン領域とし、ソース領域のドレイン領域と対向する面積が、ドレイン電極のソース電極と対向する面積より大きいＵ字型、Ｃ字型構造（即ち、上面形状において、ソース領域が絶縁膜を隔ててドレインを曲線状に囲む形状）とすることで、ゲート電極（ゲート配線）とドレイン領域との間で生じる寄生容量を低減することができる。このため、素子の寄生容量による画素電極電位の変動（フィードスルー）を抑えることができる。また、当該構造を用いた表示装置は、画素の応答速度を向上させることができる。特に、液晶表示装置の画素に形成される薄膜トランジスタの場合、画素電極の電圧降下を低減できるため、液晶材料の応答速度を上昇させることが可能である。
【００８９】
本実施の形態において、画素用トランジスタとドライバ用トランジスタに要求されるトランジスタ特性が異なるため、それらを共にデュアルゲート型とする必要は無い。例えば画素トランジスタはボトムゲートを例とする片側にゲートを有するトランジスタとし、ドライバ用トランジスタはデュアルゲート型の薄膜トランジスタとする構成でも良い。さらには、画素用トランジスタには、非単結晶半導体層を成膜することでチャネル領域を形成し、ドライバ用トランジスタに本発明にて形成される単結晶半導体層にてチャネル領域を形成しても良い。
【００９０】
以上により、支持基板の上に隙間を有し、その上に導電層が設けられることで支持基板の反り量を減らした、薄膜トランジスタ、及び表示装置に用いることが可能な素子基板を形成することができる。
【００９１】
本実施の形態により、移動度、オン電流、Ｓ値、オフ電流などの特性が優れた薄膜トランジスタを作製することができる。それにより、表示装置の駆動周波数を高くすることが可能であり、パネルサイズの大面積化や画素の高密度化にも十分対応することができる。
【００９２】
（実施の形態５）
本実施の形態では、本発明の半導体装置、特に表示装置を用いた電子機器について、図７及び図８を参照して説明する。
【００９３】
本発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【００９４】
図７（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体９０１、支持台９０２、表示部９０３、スピーカー部９０４、ビデオ入力端子９０５等を含む。表示部９０３には、本発明の半導体装置が用いられている。本発明により、配線の自由度を向上させ、集積度を向上させた半導体装置を製造することができるため、高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【００９５】
図７（Ｂ）はデジタルカメラである。本体９１１の正面部分には受像部９１３が設けられており、本体９１１の上面部分にはシャッターボタン９１６が設けられている。また、本体９１１の背面部分には、表示部９１２、操作キー９１４、及び外部接続ポート９１５が設けられている。表示部９１２には、本発明の半導体装置が用いられている。本発明により、高性能なデジタルカメラを提供することができる。
【００９６】
図７（Ｃ）はノート型パーソナルコンピュータである。本体９２１には、キーボード９２４、外部接続ポート９２５、ポインティングデバイス９２６が設けられている。また、本体９２１には、表示部９２３を有する筐体９２２が取り付けられている。表示部９２３には、本発明の半導体装置が用いられている。本発明により、高性能なノート型パーソナルコンピュータを提供することができる。
【００９７】
図７（Ｄ）はモバイルコンピュータであり、本体９３１、表示部９３２、スイッチ９３３、操作キー９３４、赤外線ポート９３５等を含む。表示部９３２にはアクティブマトリクス表示装置が設けられている。表示部９３２には、本発明の半導体装置が用いられている。本発明により、高性能なモバイルコンピュータを提供することができる。
【００９８】
図７（Ｅ）は画像再生装置である。本体９４１には、表示部Ｂ９４４、記録媒体読み込み部９４５及び操作キー９４６が設けられている。また、本体９４１には、スピーカー部９４７及び表示部Ａ９４３それぞれを有する筐体９４２が取り付けられている。表示部Ａ９４３及び表示部Ｂ９４４それぞれには、本発明の半導体装置が用いられている。本発明により、高性能な画像再生装置を提供することができる。
【００９９】
図７（Ｆ）は電子書籍である。本体９５１には操作キー９５３が設けられている。また、本体９５１には複数の表示部９５２が取り付けられている。表示部９５２には、本発明の半導体装置が用いられている。本発明により、高性能な電子書籍を提供することができる。
【０１００】
図７（Ｇ）はビデオカメラであり、本体９６１には外部接続ポート９６４、リモコン受信部９６５、受像部９６６、バッテリー９６７、音声入力部９６８、操作キー９６９が設けられている、また、本体９６１には、表示部９６２を有する筐体９６３が取り付けられている。表示部９６２には、本発明の半導体装置が用いられている。本発明により、高性能なビデオカメラを提供することができる。
【０１０１】
図７（Ｈ）は携帯電話であり、本体９７１、筐体９７２、表示部９７３、音声入力部９７４、音声出力部９７５、操作キー９７６、外部接続ポート９７７、アンテナ９７８等を含む。表示部９７３には、本発明の半導体装置が用いられている。本発明により、高性能な携帯電話を提供することができる。
【０１０２】
図８は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１０００の構成の一例である。ここで、図８（Ａ）は正面図、図８（Ｂ）は背面図、図８（Ｃ）は展開図である。携帯電子機器１０００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
【０１０３】
携帯電子機器１０００は、筐体１００１及び筐体１００２で構成されている。筐体１００１は、表示部１０１１、スピーカー１０１２、マイクロフォン１０１３、操作キー１０１４、ポインティングデバイス１０１５、カメラ用レンズ１０１６、外部接続端子１０１７等を備え、筐体１００２は、キーボード１０２１、外部メモリスロット１０２２、カメラ用レンズ１０２３、ライト１０２４、イヤフォン端子１０２５等を備えている。また、アンテナは筐体１００１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１０４】
表示部１０１１には、本発明の半導体装置が組み込まれている。なお、表示部１０１１に表示される映像（及びその表示方向）は、携帯電子機器１０００の使用形態に応じて様々に変化する。また、表示部１０１１と同一面にカメラ用レンズ１０１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１０１２及びマイクロフォン１０１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１０２３（及び、ライト１０２４）を用いて静止画及び動画の撮影を行う場合には、表示部１０１１はファインダーとして用いられることになる。操作キー１０１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
【０１０５】
重なり合った筐体１００１と筐体１００２は、スライドし、図８（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１０２１、ポインティングデバイス１０１５を用いた円滑な操作が可能である。外部接続端子１０１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１０２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。本発明により、高性能な携帯電子機器を提供することができる。
【０１０６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、上記実施の形態と適宜組み合わせて用いることができる。
【図面の簡単な説明】
【０１０７】
【図１】半導体基板の加工方法について示す図である。
【図２】半導体基板の製造方法について示す図である。
【図３】本発明の半導体装置の作製方法を説明する断面図である。
【図４】本発明の半導体装置の作製方法を説明する断面図である。
【図５】本発明の半導体装置の作製方法を説明する断面図である。
【図６】本発明の表示装置の作製方法を説明する断面図である。
【図７】半導体装置を用いた電子機器を示す図である。
【図８】半導体装置を用いた電子機器を示す図である。
【符号の説明】
【０１０８】
１００    ベース基板
【図１】
0005284669.tif 000002
【図２】
0005284669.tif 000003
【図３】
0005284669.tif 000004
【図４】
0005284669.tif 000005
【図５】
0005284669.tif 000006
【図６】
0005284669.tif 000007
【図７】
0005284669.tif 000008
【図８】
0005284669.tif 000009