(57)【特許請求の範囲】
【請求項１】
被検出物の状態に応じたレベルの電気信号を出力する出力手段と、該電気信号に基づいて前記被検出物の状態を検出する検出手段と、少なくとも前記検出された被検出物の状態を表示する表示手段とを備えた検出センサであって、
各種の演算処理を実行するＣＰＵ（中央演算処理装置）と、特定の演算処理を実行するロジック回路部とを一体的に搭載するＣＰＵ搭載ＡＳＩＣ（特定用途向け集積回路）をさらに備え、
前記ＣＰＵには、前記表示手段による表示処理を実行させるとともに、
前記ロジック回路部には、前記検出手段による前記被検出物の状態の検出処理を実行させるようにしたことを特徴とする検出センサ。
【請求項２】
請求項１に記載の検出センサにおいて、
前記検出センサは、該検出センサの制御に用いる各種情報の設定操作を行わせる操作手段をさらに備え、
前記ＣＰＵには、前記操作手段により設定された各種情報の演算処理を実行させるようにしたことを特徴とする検出センサ。
【請求項３】
請求項１又は請求項２に記載の検出センサにおいて、
前記検出センサは、外部との通信に用いる通信手段をさらに備え、
前記ロジック回路部には、前記通信を行うための電気信号の演算処理を実行させるようにしたことを特徴とする検出センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出センサ、詳しくは、ＣＰＵ搭載ＡＳＩＣ（ＣＰＵ：中央演算処理装置、ＡＳＩＣ：特定用途向け集積回路）を備える検出センサに関する。
【背景技術】
【０００２】
従来、光電センサ等の検出センサにおける信号処理としては、ワーク等の被検出物４の有無等の状態の検出を行う検出処理や、その検出結果等を所定の表示部へ表示させる表示処理等がある。
【０００３】
この種の光電センサにおいて、前記した検出処理及び表示処理を１つのＣＰＵ（制御部）で処理する技術が知られている（例えば、特許文献１等を参照）。
【特許文献１】特開２０００−２２５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、このように複数の信号処理を１つのＣＰＵ（マイコン）で実行させると、必然的に各信号処理が逐次処理となってしまう。即ち、例えば、検出処理の完了後に表示処理が実行され、表示処理の完了後に検出処理が実行されることになるので、検出処理の高速化の実現が困難となる。この場合、ＣＰＵの高性能化により、各信号処理の速度は或る程度改善されるものの、クロック周波数の増加に伴う消費電力の上昇や、ＣＰＵの単価の上昇といった不利益がある。
【０００５】
また、近年、光電センサ等の検出センサにおいては、表示機能の多機能化に伴い、表示処理が煩雑になってきていることもあり、表示処理の高速化がますます強く要求されつつある。
【０００６】
これに対し、フルロジック回路（フルロジックＡＳＩＣ）を用いて前記した表示処理を高速化し、各信号処理を高速に行う方法も考えられるが、このような方法では、表示処理の変更の都度、新たなロジック回路の形成（フォトマスクパターン全層の変更）が必要になり、特注製品等における表示機能の仕様変更に柔軟に対応できない。
【０００７】
本発明は、上記課題を解決するためになされたものであって、その目的は、特注製品や各種の仕様変更に柔軟に対応でき、しかも、求められる多様な信号処理を高速に実行できる検出センサを提供することにある。
【課題を解決するための手段】
【０００８】
上記問題点を解決するために、請求項１に記載の発明は、被検出物の状態に応じたレベルの電気信号を出力する出力手段と、該電気信号に基づいて前記被検出物の状態を検出する検出手段と、少なくとも前記検出された被検出物の状態を表示する表示手段とを備えた検出センサであって、各種の演算処理を実行するＣＰＵ（中央演算処理装置）と、特定の演算処理を実行するロジック回路部とを一体的に搭載するＣＰＵ搭載ＡＳＩＣ（特定用途向け集積回路）をさらに備え、前記ＣＰＵには、前記表示手段による表示処理を実行させるとともに、前記ロジック回路部には、前記検出手段による前記被検出物の状態の検出処理を実行させるようにしたこと、を要旨とする。
【０００９】
同構成によれば、表示手段に被検出物の状態を表示させるための表示処理がＣＰＵ搭載ＡＳＩＣのＣＰＵによって実行されるとともに、出力手段から出力された電気信号の演算処理、即ち、被検出物の検出処理がＣＰＵ搭載ＡＳＩＣのロジック回路部によって実行される。これにより、被検出物の検出処理と、表示手段に被検出物の状態を表示させるための表示処理を並行して実行できるようになり、当該表示処理に要する時間に左右されることなく、被検出物の検出処理を連続的に実行することができるようになる。しかも、表示機能の多機能化に伴い、表示手段に各種情報や機能を表示させる表示処理の頻度や種類が増加しても、ロジック回路部の変更（フォトマスクの変更）によることなく、ＣＰＵで用いるソフトウェアの変更によって柔軟に対応できるようになる。
【００１０】
請求項２に記載の発明は、請求項１に記載の検出センサにおいて、前記検出センサは、該検出センサの制御に用いる各種情報の設定操作を行わせる操作手段をさらに備え、前記ＣＰＵには、前記操作手段により設定された各種情報の演算処理を実行させるようにしたこと、を要旨とする。
【００１１】
同構成によれば、操作手段により設定された各種情報の演算処理がＣＰＵ搭載ＡＳＩＣのＣＰＵによって実行されるので、当該演算処理が同ＣＰＵで用いるソフトウェアの変更によって柔軟に対応できるようになる。
【００１２】
請求項３に記載の発明は、請求項１又は請求項２に記載の検出センサにおいて、前記検出センサは、外部との通信に用いる通信手段をさらに備え、前記ロジック回路部には、前記通信を行うための電気信号の演算処理を実行させるようにしたこと、を要旨とする。
【００１３】
同構成によれば、外部との通信を行うための電気信号の演算処理がＣＰＵ搭載ＡＳＩＣのロジック回路部によって実行されるので、当該演算処理が同ロジック回路部によってハードウェア的に高速に実行できるようになる。
【発明の効果】
【００１４】
本発明によれば、特注製品や各種の仕様変更に柔軟に対応でき、しかも、求められる多様な信号処理を高速に実行できる検出センサが提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した実施形態について図面に従って説明する。
図１に示すように、本実施形態において、検出センサとしての光電センサ１は、所謂反射型の光電センサであって、生産ラインのコンベアによって搬送されるワーク等の被検出物４に光を照射する投光手段３と、前記被検出物４に入反射された光を受光する受光手段５と、前記投光手段３及び受光手段５の動作を制御する制御手段としてのＣＰＵ搭載ＡＳＩＣ２（ＣＰＵ：中央演算処理装置、ＡＳＩＣ：特定用途向け集積回路）とを備えている。
【００１６】
前記投光手段３は、投光回路３ａと、該投光回路３ａに電気的に接続され、同投光回路３ａから出力される電気信号を光に変換し、同光を出射する投光素子３ｂと、該投光素子３ｂから出射された光の光路を調節して前記被検出物４に照射する投光レンズ３ｃとにより構成されている。
【００１７】
前記受光手段５は、入力された光を所定の電気信号に変換する受光素子５ｂと、前記投光素子３ｂから出射され、前記被検出物４によって反射された光を前記受光素子５ｂに導く受光レンズ５ｃと、該受光素子５ｂに電気的に接続され、前記受光素子５ｂから前記電気信号が入力される受光回路５ａとにより構成されている。本実施形態では、この受光回路５ａによって出力手段が構成されており、同受光回路５ａでは、入力された電気信号が、前記被検出物４の有無に応じたレベルになるように所定の増幅率で増幅され出力される。
【００１８】
前記投光回路３ａには、当該投光回路３ａを駆動する駆動回路６が接続されており、同投光回路３ａは、当該駆動回路６から出力される制御信号に基づいて前記投光素子３ｂに電気信号を出力し、同投光素子３ｂから出射される光の投光量や出射タイミングを調節する。尚、この駆動回路６も本実施形態の光電センサ１の構成要素である。
【００１９】
前記受光回路５ａには、前記受光素子５ｂにより反射光が受光された被検出物４の状態を検出する検出手段としての検出回路７が接続されている。詳しくは、この検出回路７では、前記被検出物４が所定の検出エリアに存在しないときに前記受光回路５ａから出力された電気信号のレベル（受光量）と、該被検出物４が所定の検出エリアに存在するときに前記受光回路５ａから出力された電気信号のレベル（受光量）と、後述する設定情報（判定条件）とに基づいて閾値が設定される。そして、該閾値とその時々の電気信号のレベル（受光量）とをコンパレータを用いて比較し、該比較結果に基づいて被検出物４の有無が判定され、該判定結果が検出信号（電気信号）として出力される。
【００２０】
前記ＣＰＵ搭載ＡＳＩＣ２は、各種の演算処理を実行するＣＰＵ２ａと、特定の演算処理を実行するロジック回路部２ｂとを一体的に搭載している。該ＣＰＵ２ａは、各種の制御プログラムを格納（記憶）するとともに、該制御プログラムに必要な各種のデータを記憶するためのメモリ２ｃを備えている。
【００２１】
前記ＣＰＵ２ａには、前記駆動回路６が、同ＣＰＵ２ａから出力される制御信号により制御可能に接続されているとともに、前記検出回路７が、前記検出信号（電気信号）を出力可能なように接続されている。尚、この検出回路７は、前記駆動回路６を介して前記ＣＰＵ２ａによって制御可能なように、当該駆動回路６に接続されている。
【００２２】
また、前記ＣＰＵ２ａには、前記検出回路７による被検出物４の有無の判定に関わる判定条件等の設定情報（機能）の設定又は変更操作を行うための操作手段としての操作部８と、前記検出回路７によって検出された被検出物４の有無（被検出物４の状態）、及び、該操作部８を介して設定又は変更された前記設定情報をＬＥＤ等を用いて表示する表示手段としての表示部９とが接続されている。詳しくは、前記設定情報は、関連するもの同士がまとめられて上層（上位階層）、中層（中位階層）及び下層（下位階層）の３層の階層構造に分類されており、前記操作部８の操作（切替操作）に応じて各階層の設定情報が前記表示部９に切替表示され変更可能となっている。尚、汎用性の高い基本的な設定情報は、最上位の層である上層に分類されるとともに、高度な設定情報は、最下位の層である下層に分類されている。
【００２３】
さらに、前記ＣＰＵ２ａには、外部通信装置１０１及び外部通信装置１０２に対して、光により通信（光通信）可能な通信手段としての通信用投光素子２１ａ及び通信用受光素子２２ａが、送信回路２１及び受信回路２２を介して接続されている。尚、これら通信用投光素子２１ａ及び通信用受光素子２２ａも本実施形態の光電センサ１の構成要素である。
【００２４】
本実施形態では、光電センサ１は、外部の制御ユニットにより一括制御され、前記階層構造をなす設定情報が前記表示部９に階層毎に１つずつ順番に表示されるように、互いに通信可能な状態で他の光電センサ１と隣接配置されている。そして、このように隣接配置された複数の光電センサ１，…及び前記制御ユニットによりセンサシステムが構成されている。
【００２５】
該各光電センサ１では、前記通信用投光素子２１ａ及び通信用受光素子２２ａを用い、前記外部通信装置１０１及び外部通信装置１０２（制御ユニット又は他の光電センサ１の通信用投光素子２１ａ及び通信用受光素子２２ａ）と光通信が行われる。即ち、前記受信回路２２は、外部通信装置１０２から送信され、前記通信用受光素子２２ａを介して受信された光信号（パルス光信号等）を電気信号（ディジタル信号）に変換し、ＣＰＵ２ａに入力する。また、前記送信回路２１は、ＣＰＵ２ａから出力された電気信号（ディジタル信号）を光信号に変換し、前記通信用投光素子２１ａを介して外部通信装置１０１に送信する。
【００２６】
そして、本実施形態では、前記ＣＰＵ２ａは、前記制御プログラムに基づいて、光電センサ１の制御に用いるべく前記操作部８により設定又は変更された各種情報であって、前記検出回路７による被検出物４の有無の判定に関わる判定条件等の設定情報の演算処理を実行するとともに、当該設定情報及び前記被検出物４の有無を前記表示部９に表示させる表示処理を実行する。このように、本実施形態のＣＰＵ２ａは、表示部９の表示制御手段、及び、操作部８の設定制御手段として機能する。
【００２７】
一方、本実施形態では、前記ロジック回路部２ｂには、前記検出回路７、並びに、送信回路２１及び受信回路２２が形成されている。そして、該ロジック回路部２ｂでは、特定の演算処理を実行するように設計されたロジック回路を用いて、被検出物４の状態の検出処理（前記検出回路７における被検出物４の有無の判定のための電気信号のロジック演算処理）、及び、外部通信装置１０１，１０２と通信を行うための電気信号の演算処理（前記送信回路２１及び受信回路２２における光信号及び電気信号相互間のロジック変換処理）が、並列演算処理によって並行して実行されるように構成されている。
【００２８】
本実施形態の光電センサ１（複数の光電センサ１，…）は以上のように構成されており、以下のように動作する。
即ち、図１に示すように、各光電センサ１において、前記駆動回路６から制御信号が出力され、前記投光手段３において、投光回路３ａが作動し、投光素子３ｂから所定の投光量Ｅの光が所定の出射タイミングで、被検出物４に向けて照射される。この被検出物４に照射された光は、被検出物４によって反射され、前記受光手段５の受光素子５ｂによって受光される。そして、該受光素子５ｂにおいて電気信号に変換される。
【００２９】
この電気信号は、さらに受光回路５ａに入力され、前記被検出物４の有無に応じたレベルの電気信号に増幅されて前記ロジック回路部２ｂに形成された検出回路７に入力される。そして、該検出回路７において、前記被検出物４の有無の判定のための電気信号のロジック演算処理が行われる。即ち、当該入力された電気信号のレベル（受光量）が前記閾値と比較され、当該閾値以上の場合には、被検出物４が有ると判定される一方、当該閾値未満の場合には、被検出物４がないと判定される。さらに、該判定結果が検出信号として前記ＣＰＵ２ａに出力され、同ＣＰＵ２ａにおいて前記制御プログラムによる表示処理を経て、各光電センサ１の表示部９に被検出物４の有無が表示される。さらにまた、各光電センサ１の表示部９には、他の光電センサ１から送信された階層構造をなす設定情報が、前記ロジック回路部２ｂに形成された受信回路２２における光信号から電気信号へのロジック変換処理及び前記制御プログラムによる表示処理を経て、前記表示部９に階層毎に１つずつ順番に表示される。
【００３０】
本実施形態の光電センサ１によれば、以下のような作用・効果を得ることができる。
（１）被検出物４の有無の判定に関わる判定条件等の設定情報の演算処理、並びに、表示部９に前記設定情報を表示させる表示処理及び被検出物４の有無を表示させる表示処理がＣＰＵ搭載ＡＳＩＣ２に搭載されたＣＰＵ２ａ（制御プログラム）によって実行されるとともに、被検出物４の検出処理、及び、外部通信装置１０１，１０２と通信を行うための電気信号の演算処理（以下、「通信処理」という。）がＣＰＵ搭載ＡＳＩＣ２のロジック回路部２ｂによって並列演算処理によって実行される。これにより、被検出物４の検出処理、通信処理、及び表示部９に各種情報や機能を表示させる表示処理が並行して実行できるようになり、当該表示処理や通信処理に要する時間に左右されることなく、被検出物４の検出処理を連続的に実行することができるようになる。しかも、ロジック回路部２ｂにおいては、特定の演算処理を実行するように設計されたロジック回路を用いてハードウェア的に高速処理が可能であるので、被検出物４の検出処理のさらなる高速化にも対応できるようになる。
【００３１】
（２）表示機能の多機能化に伴い、表示部９に各種情報や各種機能を表示させる表示処理の頻度や種類が増加しても、新たなロジック回路の形成（フォトマスクパターン全層の変更）によることなく、ＣＰＵ２ａの制御プログラムの変更によって柔軟に対応できるようになる。
【００３２】
（３）操作部８により設定された各種情報の演算処理がＣＰＵ搭載ＡＳＩＣ２のＣＰＵ２ａによって実行されるので、当該演算処理が同ＣＰＵ２ａで用いる制御プログラムの変更によって柔軟に対応できるようになる。
【００３３】
（４）外部通信装置１０１，１０２との通信を行うための電気信号の演算処理がＣＰＵ搭載ＡＳＩＣ２のロジック回路部２ｂによって実行されるので、当該演算処理が同ロジック回路部２ｂによってハードウェア的に高速に実行できるようになる。
【００３４】
尚、上記実施形態は以下のように変形してもよい。
・上記実施形態では、外部の制御ユニットにより一括制御され、前記階層構造をなす設定情報が前記表示部９に階層毎に１つずつ順番に表示されるように、光電センサ１を互いに通信可能な状態で他の光電センサ１と隣接配置し、このように隣接配置された複数の光電センサ１，…及び前記制御ユニットによりセンサシステムを構成した。しかし、本発明の技術的思想はこれに限られず、図２に示すように、単独で構成され、各種の演算処理を実行するＣＰＵ１２ａと、特定の演算処理を実行するロジック回路部１２ｂとを一体的に搭載するＣＰＵ搭載ＡＳＩＣ２を備えるとともに、当該ＣＰＵ１２ａは、制御プログラム及び該制御プログラムに必要な各種のデータを格納（記憶）するメモリ１２ｃを有し、同ＣＰＵ１２ａには、検出回路７によって検出された被検出物４の有無等を表示する表示部９が接続されている光電センサ１０（投光手段３、受光手段５、駆動回路６、及び検出回路７は上記実施形態の光電センサ１と同様に構成されている。）にも適用可能である。
【００３５】
・上記実施形態では、検出回路７による被検出物４の有無の判定に関わる判定条件等の設定情報（機能）の設定又は変更操作を行うための操作部８をＣＰＵ２ａに接続し、同ＣＰＵ２ａ（制御プログラム）によって、当該操作部８により設定又は変更（入力）された設定情報の演算処理を実行させるようにした。しかし、本発明の技術的思想はこれに限られず、図２に示すように、各種の演算処理を実行するＣＰＵ１２ａと、特定の演算処理を実行するロジック回路部１２ｂとを一体的に搭載するＣＰＵ搭載ＡＳＩＣ１２を備えるとともに、当該ＣＰＵ１２ａには、検出回路７による被検出物４の有無の判定に関わる判定条件等の設定情報（機能）の設定又は変更操作等を行うための操作部８が接続されておらず、且つ、検出回路７によって検出された被検出物４の有無等を表示する表示部９が接続されている光電センサ１０（投光手段３、受光手段５、駆動回路６、及び検出回路７は上記実施形態の光電センサ１と同様に構成されている。）にも適用可能である。
【００３６】
以上のような構成の光電センサ１０の場合、図１に示す光電センサ１と同様、被検出物４の検出処理、及び、表示部９に各種情報を表示させる表示処理を、それぞれＣＰＵ搭載ＡＳＩＣ２のロジック回路部２ｂ、及び、ＣＰＵ２ａ（制御プログラム）によって並行して実行させることができる。これにより、当該表示処理に要する時間に左右されることなく、被検出物４の検出処理を連続的に実行することができるようになる。しかも、ロジック回路部２ｂにおいては、特定の演算処理を実行するように設計されたロジック回路を用いてハードウェア的に高速処理が可能であるので、被検出物４の検出処理のさらなる高速化にも対応できるようになる。
【００３７】
・上記実施形態では、本発明の技術的思想を反射型の光電センサ１に具体化したが、これに限られず、その他の検出センサ、例えば、透過型の光電センサ、ファイバセンサ、レーザセンサに具体化してもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る光電センサの電気的構成を示す回路ブロック図。
【図２】本発明の変形例に係る光電センサの電気的構成を示す回路ブロック図。
【符号の説明】
【００３９】
１，１０…光電センサ（検出センサ）、２，１２…ＣＰＵ搭載ＡＳＩＣ、２ａ，１２ａ…ＣＰＵ、２ｂ，１２ｂ…ロジック回路部、３…投光手段、４…被検出物、５…受光手段。
【図１】
0005248104.tif 000002
【図２】
0005248104.tif 000003