(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、この半導体基板上に形成された第２導電型の半導体層と、この半導体層の下方に形成された下分離領域と、前記半導体層の上方に形成された上分離領域とを備え、下分離領域と上分離領域とが連結されて分離領域を形成する半導体装置の製造方法であって、
前記上分離領域を形成する工程は、
前記半導体層の表面に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、
前記第１の不純物領域を部分的にエッチングする工程と、前記エッチングにより前記第１の不純物領域が除去された前記半導体層の表面に第２導電型の不純物を導入して前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、第１の不純物領域及び第２の不純物領域を熱拡散して上分離領域を形成すると共に、この上分離領域と下分離領域とを連結して分離領域を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記下分離領域を形成する工程は、前記半導体基板の表面に第１導電型の不純物を導入して第３の不純物領域を形成する工程と、前記第３の不純物領域に隣接して、第２導電型の不純物を導入して第４の不純物領域を形成する工程と、第３の不純物領域及び第４の不純物領域を熱拡散する工程と、を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記下分離領域を形成する工程は、前記第３の不純物領域を部分的にエッチングする工程と、前記エッチングにより前記第３の不純物領域が除去された前記半導体基板の表面に第２導電型の不純物を導入して前記第３の不純物領域に隣接した第４の不純物領域を形成する工程と、を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記分離領域によって囲まれた島領域の中に半導体素子を形成する工程と、を備えることを特徴とする請求項１、２、３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１導電型の不純物はボロンであり、前記第２導電型の不純物はリンであることを特徴とする請求項１、２、３、４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に半導体素子の分離領域を形成する技術に関する。
【背景技術】
【０００２】
従来より、半導体集積回路においては、半導体基板の中に不純物を導入し、その不純物を熱拡散することにより、バイポーラトランジスタ等の半導体素子を他の半導体素子から電気的に分離するための分離領域が形成されていた。この種の分離領域の形成については、特許文献１、２に記載されている。
【特許文献１】特開平９−９７８５２号公報
【特許文献２】特開平９−９７８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、半導体基板の中に導入された不純物を熱拡散すると、縦方向拡散（半導体基板の深さ方向）と共に、横方向拡散が生じるため、ウエル領域や分離領域の平面的なパターン面積が大きくなり、半導体集積回路の微細化が困難になるという問題があった。
【課題を解決するための手段】
【０００４】
本発明の主な特徴は以下の通りである。
【０００５】
本発明の半導体装置の製造方法は、第１導電型の半導体基板と、この半導体基板上に形成された第２導電型の半導体層と、この半導体層の下方に形成された下分離領域と、前記半導体層の上方に形成された上分離領域とを備え、下分離領域と上分離領域とが連結されて分離領域を形成する半導体装置の製造方法であって、前記上分離領域を形成する工程は、前記半導体層の表面に第１導電型の不純物を導入して第１の不純物領域を形成する工程と、前記第１の不純物領域を部分的にエッチングする工程と、前記エッチングにより前記第１の不純物領域が除去された前記半導体層の表面に第２導電型の不純物を導入して前記第１の不純物領域に隣接した第２の不純物領域を形成する工程と、第１の不純物領域及び第２の不純物領域を熱拡散して上分離領域を形成すると共に、この上分離領域と下分離領域とを連結して分離領域を形成する工程と、を備えることを特徴とする。
【０００６】
かかる構成によれば、第１及び第２の不純物領域を熱拡散する際に、第１導電型の不純物領域が第２導電型の不純物領域によってコンペンセートされることにより、上分離領域の横方向拡散が抑制される。これにより、分離領域の面積を小さくして半導体集積回路の微細化を実現することができる。また、分離領域を上分離領域と、その下方の下分離領域とで構成し、熱拡散により両者を連結して分離領域を形成しているので、熱拡散の低温化を実現でき、分離領域の横方向拡散を抑制することができる。
【発明の効果】
【０００９】
本発明によれば、半導体層の中に分離領域を形成する際に、その分離領域の横方向拡散が抑制されるので、パターン面積の小さい分離領域を形成することができ、もって半導体集積回路の微細化を実現することができる。また、製造方法上、コンペンセート用の不純物を導入する工程と、半導体基板や絶縁膜をエッチングする工程を追加するだけでよいので、低コストであるという利点も有している。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態による半導体装置の製造方法について図面を参照して説明する。
まず、図１（Ａ）に示すように、Ｐ型のシリコン単結晶基板１０（以下、基板１０という）を準備する。基板１０の表面を熱酸化してシリコン酸化膜１１を形成し、このシリコン酸化膜１１上にホトレジストを塗布、マスク露光、現像し、そのホトレジストパターンをマスクとしてシリコン酸化膜１１をエッチングすることにより、シリコン酸化膜１１に不純物注入用の開口部Ｋを形成する。
【００１１】
次に、図１（Ｂ）に示すように、前記ホトレジストパターンを除去後、シリコン酸化膜１１をマスクとして、その開口部Ｋから基板１０にアンチモン（Ｓｂ）を導入する。その後、図１（Ｃ）に示すように、酸素雰囲気中で熱拡散することにより、後の工程でＮ＋型の埋め込み層となる、Ｎ＋型の拡散層１２を形成する。次に、図１（Ｄ）に示すように、シリコン酸化膜１１を除去した後に、熱酸化を行い、基板１０の表面に２００ｎｍの膜厚を有するシリコン酸化膜１３を形成する。
【００１２】
次に、図２（Ａ）に示すように、このシリコン酸化膜１３上に、第１の開口部Ｋ１（ボロン注入領域）を有した第１のホトレジスト１４を形成する。第１の開口部Ｋ１は基板１０の上面から見ると、Ｎ＋型の拡散層１２の外側をリング状に囲むように形成する。第１の開口部Ｋ１（ボロン注入領域）の幅は５μｍである。
【００１３】
そして、第１のホトレジスト１４をマスクとして、第１の開口部Ｋ１からシリコン酸化膜１３を通して、ボロン（Ｂ＋）を基板１０の表面にイオン注入してＰ型の不純物領域１５を形成する。このとき、ボロン（Ｂ＋）の濃度のピークは基板１０の表面に位置することが好ましい。そのイオン注入条件は、例えば、加速エネルギー８０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００１４】
次に、図２（Ｂ）に示すように、第１のホトレジスト１４を除去した後に、シリコン酸化膜１３上に第２のホトレジスト１６を形成する。第２のホトレジスト１６は、Ｐ型の不純物領域１５の両側に、Ｐ型の不純物領域１５と部分的にオーバーラップする領域に第２の開口部Ｋ２（リン注入領域）を有するように形成される。第２の開口部Ｋ２はＰ型の不純物領域１５を両側からリング状に囲むように形成される。
【００１５】
そして、第２のホトレジスト１６をマスクとして、シリコン酸化膜１３をエッチングする。更に、その下の基板１０の表面をエッチングすることで、Ｐ型の不純物領域１５を部分的にエッチング除去することが好ましい。このエッチングにより、基板１０の表面にＰ型の不純物領域１５に隣接して凹部１７が形成される。
【００１６】
そして、第２のホトレジスト１６をマスクとして、Ｐ型の不純物領域１５が除去された基板１０の表面にリン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域１５に隣接したＮ型の不純物領域１８を形成する。このとき、第２の開口部Ｋ２（リン注入領域）の幅は両側とも２μｍである。また、そのイオン注入条件は、例えば、加速エネルギー１１０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００１７】
ここで、第２の開口部Ｋ２（リン注入領域）がＰ型の不純物領域１５と０．５μｍだけオーバーラップしているとすると、Ｐ型の不純物領域１５の幅は４μｍあり、その両側のＮ型の不純物領域１８の幅は２μｍになる。
【００１８】
その後、図２（Ｃ）に示すように、第２のホトレジスト１６を除去した後に、Ｐ型の不純物領域１５及びＮ型の不純物領域１８の熱拡散を行う。熱拡散の条件は、１１８０℃の温度下で２時間である。
【００１９】
これにより、基板１０の中にＰ＋型の拡散層１９とその両側を囲んでＮ＋型の拡散層２０が形成される。このときボロン（Ｂ＋）がＮ型の不純物領域１８のリン（Ｐ＋）によってコンペンセートされることにより、Ｐ＋型の拡散層１９の横方向拡散が抑制される。
【００２０】
その後、図２（Ｄ）に示すように、基板１０の全面に気相成長法により膜厚１０μｍのＮ型のエピタキシャル層２１を形成する。この気相成長のときに、基板１０に拡散されたアンチモン（Ｓｂ）は、Ｎ型のエピタキシャル層２１中に上方拡散され、基板１０とエピタキシャル層２１との境界にＮ＋型の埋め込み層１２Ａが形成される。また、Ｐ＋型の拡散層１９も同時に上方拡散されてＰ＋型の下分離領域２２が形成される。Ｐ＋型の下分離領域２２の上部はエピタキシャル層２１の膜厚の途中まで拡散される。このとき、Ｎ＋型の拡散層２０のリン（Ｐ＋）も上方拡散され、ボロン（Ｂ＋）がリン（Ｐ＋）によってコンペンセートされることにより、Ｐ＋型の下分離領域２２の横方向拡散が抑制される。
【００２１】
また、上述のようにＰ型の不純物領域１５を部分的にエッチングしてから、そのエッチングされた所にＮ型の不純物領域１８を形成しているので、Ｐ型の不純物領域１５とＮ型の不純物領域１８は互いに接してセルフアラインで形成される。これにより、第２のホトレジスト１６の形成時にマスクずれが生じて、第２のホトレジスト１６が第１のホトレジスト１４に対してある程度ずれたとしても、Ｐ型の不純物領域１５とＮ型の不純物領域１８の不純物プロファイルを一定にすることができ、熱拡散後のＰ＋型の下分離領域２２のプロファイルのばらつきを抑制することができる。
【００２２】
また、不純物として、ボロン（Ｂ＋）、リン（Ｐ＋）を用いることで、下分離領域２２の底（エピタキシャル層２１と基板１０の界面）の幅は狭く形成され、下分離領域２２の底の幅は広く形成されるという特徴が得られる。即ち、一般に、１１００℃以上において、ボロン（Ｂ＋）のシリコン中の拡散係数はリン（Ｐ＋）のシリコン中の拡散係数より大きいが、その差は１１８０℃においては更に大きくなる。
【００２３】
したがって、ボロン（Ｂ＋）はリン（Ｐ＋）より速く上方拡散するので、エピタキシャル層２１の中の上方に行くほど、下分離領域２２の幅は広くなる。つまり、下分離領域２２の幅の上部の幅は広くなる。一方、エピタキシャル層２１と基板１０の界面付近所では、リン（Ｐ＋）の拡散は遅いので、ボロン（Ｂ＋）はリン（Ｐ＋）によってコンペンセートされやすい。これにより、下分離領域２２の横方向拡散が強く抑制されるためにその幅は狭くなる。このような下分離領域２２の特徴的なプロファイルにより、Ｎ＋型の埋め込み層１２Ａとの干渉を避けながら、そのパターン面積を小さくすることができる。なお、図２（Ｄ）以降の図については、基板１０の中のＰ＋型の拡散層１９、Ｎ＋型の拡散層２０の図示を省略する。
【００２４】
次に、上分離領域の形成工程について図３を参照して説明する。まず、図３（Ａ）に示すように、エピタキシャル層２１の表面に熱酸化法により、２００ｎｍの膜厚を有するシリコン酸化膜２３を形成する。このシリコン酸化膜２３上に、第３の開口部Ｋ３（ボロン注入領域）を有した第３のホトレジスト２４を形成する。第３のホトレジスト２４のパターンは、第１のホトレジスト１４のパターンと同じであり、Ｎ＋型の埋め込み層１２Ａの外側をリング状に囲むように形成する。また、第３の開口部Ｋ３の幅は５μｍであり、その中心は下分離領域２２の中心とほぼ一致している。
【００２５】
そして、第３のホトレジスト２４をマスクとして、第３の開口部Ｋ３からシリコン酸化膜２３を通して、ボロン（Ｂ＋）をエピタキシャル層２１の表面にイオン注入してＰ型の不純物領域２５を形成する。このとき、ボロン（Ｂ＋）の濃度のピークはエピタキシャル層２１の表面に位置することが好ましい。そのイオン注入条件は、例えば、加速エネルギー８０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００２６】
次に、図３（Ｂ）に示すように、第３のホトレジスト２４を除去した後に、シリコン酸化膜２３上に第４のホトレジスト２６を形成する。第４のホトレジスト２６は、Ｐ型の不純物領域２５の両側に、Ｐ型の不純物領域２５と部分的にオーバーラップする領域に第４の開口部Ｋ４（リン注入領域）を有するように形成される。
【００２７】
そして、第４のホトレジスト２６をマスクとして、シリコン酸化膜２３をエッチングする。更に、その下のエピタキシャル層２１の表面をエッチングすることで、Ｐ型の不純物領域２５を部分的にエッチング除去することが好ましい。このエッチングにより、エピタキシャル層２１の表面にＰ型の不純物領域２５に隣接して凹部２７が形成される。
【００２８】
そして、第４のホトレジスト２６をマスクとして、Ｐ型の不純物領域２５が除去されたエピタキシャル層２１の表面にリン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域２５に隣接したＮ型の不純物領域２８を形成する。このとき、第４の開口部Ｋ４（リン注入領域）の幅は両側とも２μｍである。また、そのイオン注入条件は、例えば、加速エネルギー１１０ＫｅＶ，ドーズ量５×１０１４／ｃｍ２である。
【００２９】
ここで、第４の開口部Ｋ４（リン注入領域）がＰ型の不純物領域２５と０．５μｍだけオーバーラップしているとすると、Ｐ型の不純物領域２５の幅は４μｍあり、その両側のＮ型の不純物領域２８の幅は２μｍになる。
【００３０】
その後、図３（Ｃ）に示すように、第４のホトレジスト２６を除去した後に、Ｐ型の不純物領域２５及びＮ型の不純物領域２８の熱拡散を行う。熱拡散の条件は、１１８０℃の温度下で２時間である。これにより、エピタキシャル層２１の中にＰ型の上分離領域２９が形成され、この上分離領域２９と下分離領域２２とは連結されて分離領域３０が形成される。
【００３１】
このときボロン（Ｂ＋）がＮ型の不純物領域２８のリン（Ｐ＋）によってコンペンセートされることにより、Ｐ型の上分離領域２９の横方向拡散が抑制される。図５に示すように、分離領域３０は平面的にみるとリング状に形成され、この分離領域３０によって囲まれたエピタキシャル層２１の領域が１つの島領域３１を形成することになる。半導体集積回路においては、このような島領域３１が複数形成される。尚、図３（Ｃ）は図５のＺ−Ｚ線における断面図になっている。
【００３２】
また、上述のようにＰ型の不純物領域２５を部分的にエッチングしてから、そのエッチングされた所にＮ型の不純物領域２８を形成しているので、Ｐ型の不純物領域２５とＮ型の不純物領域２８は互いに接してセルフアラインで形成される。これにより、第４のホトレジスト２６の形成時にマスクずれが生じて、第４のホトレジスト２６が第３のホトレジスト２４に対してある程度ずれたとしても、Ｐ型の不純物領域２５とＮ型の不純物領域２８の不純物プロファイルを一定にすることができ、熱拡散後のＰ型の分離領域３０のプロファイルのばらつきを抑制することができる。
【００３３】
また、不純物として、ボロン（Ｂ＋）、リン（Ｐ＋）を用いることで、熱拡散後の上分離領域２９のプロファイルは、図３（Ｃ）に示すように、上分離領域２９の上部の幅が、その底部の幅より狭く形成されるという特徴が得られる。その理由は、下分離領域２２の形成と同様である。即ち、ボロン（Ｂ＋）のシリコン中の拡散係数はリン（Ｐ＋）のシリコン中の拡散係数より大きいが、その差は１１８０℃においては更に大きくなる。
【００３４】
したがって、ボロン（Ｂ＋）はリン（Ｐ＋）より速く拡散するので、基板１０の深い所では、上分離領域２９の幅は広くなる。一方、基板１０の浅い所では、リン（Ｐ＋）の拡散は遅いので、ボロン（Ｂ＋）はリン（Ｐ＋）によってコンペンセートされやすい。これにより、上分離領域２９の横方向拡散が抑制されるためにその幅は狭くなる。
【００３５】
分離領域３０の全体の形状をみると、その上部及び底部の幅は、その中央部の幅より狭くなっている。このような分離領域３０の特徴的なプロファイルは、分離領域３０の平面的なパターン面積を小さくして、半導体集積回路の微細化を実現する上で有効である。
【００３６】
次に、島領域３１の中にバイポーラトランジスタを形成する工程について図４を参照して説明する。図４（Ａ）に示すように、島領域３１のエピタキシャル層２１の表面に、イオン注入と熱拡散によりＰ＋型のベース層３２を形成する。次に、図４（Ｂ）に示すように、ベース層３２の表面にＮ＋型のエミッタ層３３をイオン注入により形成し、ベース層３２と隣接したエピタキシャル層２１の表面に同時にイオン注入によりＮ＋型のコレクタ層３４を形成する。
【００３７】
次に、図４（Ｃ）に示すように、シリコン酸化膜２３上の全面にＣＶＤ法によりシリコン酸化膜からなる層間絶縁膜３５を形成する。その後、Ｎ＋型のエミッタ層３３、Ｐ＋型のベース層３２、Ｎ＋型のコレクタ層３４上のシリコン酸化膜２３及び層間絶縁膜３５を選択的にエッチングしてそれぞれコンタクトホールを形成する。そして、対応するコンタクトホールを通して、Ｎ＋型のエミッタ層３３、Ｐ＋型のベース層３２、Ｎ＋型のコレクタ層３４にそれぞれ電気的に接続された、エミッタ電極３６、ベース電極３７及びコレクタ電極３８を形成する。これにより、ＮＰＮ型のバイポーラトランジスタが島領域３１の中に形成される。
【００３８】
尚、上分離領域２９の形成工程において、ボロン（Ｂ＋）をエピタキシャル層２１の表面にイオン注入したが、ボロン（Ｂ＋）をシリコン酸化膜２３中にイオン注入し、シリコン酸化膜２３に注入されたボロン（Ｂ＋）を熱拡散によりエピタキシャル層２１の中に拡散させるようにしても良い。また、下分離領域２２の形成工程においては、リン（Ｐ＋）の注入工程を省略してもよい。
【００３９】
このように、本実施形態の半導体装置及びその製造方法によれば、分離領域３０の横方向拡散が抑制されるので、分離領域３０を含めた半導体素子のパターン面積が小さくなり、半導体集積回路の微細化を実現することができる。
【００４０】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、シリコン酸化膜２３の膜厚、第１の開口部Ｋ１乃至第４の開口部Ｋ４の幅、イオン注入条件、熱拡散の条件等は適宜変更することができる。また、島領域３１には、ＮＰＮ型のバイポーラトランジスタに限らず、その他の半導体素子を形成することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態による半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態による半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態による半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態による半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態による半導体装置の製造方法を示す平面図である。
【符号の説明】
【００４２】
１０  シリコン単結晶基板          １１，１３，２３  シリコン酸化膜
１２，２０  Ｎ＋型の拡散層        １２Ａ  Ｎ＋型の埋め込み層
１４  第１のホトレジスト          １５，２５  Ｐ型の不純物領域
１６  第２のホトレジスト          １７，２７  凹部
１８，２８  Ｎ型の不純物領域      １９  Ｐ＋型の拡散層
２１  エピタキシャル層            ２２  下分離領域
２４  第３のホトレジスト          ２６  第４のホトレジスト
２９  上分離領域          ３０  分離領域            ３１  島領域
３２  ベース層            ３３  エミッタ層          ３４  コレクタ層
３５  層間絶縁膜          ３６  エミッタ電極        ３７  ベース電極
３８  コレクタ電極        Ｋ  開口部                Ｋ１  第１の開口部
Ｋ２  第２の開口部        Ｋ３  第３の開口部        Ｋ４  第４の開口部
【図１】
0005238941.tif 000002
【図２】
0005238941.tif 000003
【図３】
0005238941.tif 000004
【図４】
0005238941.tif 000005
【図５】
0005238941.tif 000006