(57)【特許請求の範囲】
【請求項１】
各々がダイオード接続され、多段に縦列接続された複数の昇圧用トランジスタと、該昇圧用トランジスタの接続点に一端が接続された容量素子とを有し、最前段の前記昇圧用トランジスタに電圧を入力し、前記容量素子の他端に対し、交互にクロック信号、反転クロック信号をそれぞれ印加し、最終段の前記昇圧用トランジスタのソースから出力電圧を出力するチャージポンプ回路であり、
前記昇圧用トランジスタ毎に、該トランジスタのゲートをソースまたはドレインのいずれかに接続するスイッチ回路が設けられ、
前記スイッチ回路が、前記出力電圧を正電圧とする場合、前記昇圧用トランジスタのゲートをドレインに接続し、前記出力電圧を負電圧とする場合、前記昇圧用トランジスタのゲートをソースに接続する
ことを特徴とするチャージポンプ回路。
【請求項２】
前記スイッチ回路が、
ドレインが前記昇圧用トランジスタのドレインに接続され、ソースが該昇圧用トランジスタのゲートに接続され、ゲートに第１の制御信号が入力される第１のトランジスタと、
ドレインが前記昇圧用トランジスタのソースに接続され、ソースが該昇圧用トランジスタのゲートに接続され、ゲートに第２の制御信号が入力される第２のトランジスタと
から構成されていることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記昇圧用トランジスタ、前記第１及び前記第２のトランジスタがｎチャネル型ＭＯＳトランジスタであり、
前記第１のトランジスタのゲートが前記出力端子に接続され、
正電圧を昇圧する場合、前記第２のトランジスタのゲートに接地電位を印加し、初段の前記昇圧用トランジスタのドレインに対して前記電源電圧を入力し、
負電圧を昇圧する場合、第２のトランジスタに電源電圧を印加し、初段の前記トランジスタのドレインに前記接地電位を入力することを特徴とする請求項２に記載のチャージポンプ回路。
【請求項４】
昇圧動作において昇圧用トランジスタに電荷を通過させるタイミングに応じ、前記昇圧用トランジスタのゲートに印加する電圧をブーストするブースト回路をさらに設けたことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記第１のトランジスタがｎチャネル型のＭＯＳトランジスタであり、前記昇圧用トランジスタ及び前記第２のトランジスタがｐチャネル型ＭＯＳトランジスタであり、
正電圧を昇圧する場合、前記第１のトランジスタ及び第２のトランジスタのゲートに接地電位を印加し、初段の前記昇圧用トランジスタのドレインに対して電源電圧を入力し、
負電圧を昇圧する場合、第１のトランジスタ及び第２のトランジスタのゲートに電源電圧を印加し、初段の前記トランジスタのドレインに前記接地電位を入力することを特徴とする請求項２に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路などで電源電圧の昇圧に用いられるチャージポンプ回路に関する。
【背景技術】
【０００２】
従来から、電気的にデータの書込及び消去が可能な不揮発性半導体記憶装置において、メモリセルに対し、電気的にデータの書き込み及び消去を行うため、電源電圧より高い電圧、あるいは負電圧を生成するためにチャージポンプ回路が用いられている。
このため、上記不揮発性半導体記憶装置には、一般的に、電源電圧より高い正電圧を生成するチャージポンプ回路と、電源電圧より絶対値にて高い負電圧を生成するチャージポンプ回路との２つが設けられている（例えば、特許文献１）。
【０００３】
すなわち、チャージポンプ回路は、電荷の転送方向を変えることにより、正の電圧を生成するチャージポンプ回路、負の電圧を生成するチャージポンプ回路が別々に作り分けている。
ここで、電荷の転送には、ダイオード接続のトランジスタ（Ｔ0、Ｔ2、Ｔ3、Ｔ4及びＴ5）を使用し、このゲート電位は図８に示すように、チャージポンプ自身の各ステージから直接に供給しているため、正の電圧を生成するチャージポンプ回路、負の電圧を生成するチャージポンプ回路を別々に構成する必要がある。
【特許文献１】特開２００８−１１６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に示すような負電圧を生成するチャージポンプ回路は、正の昇圧電圧あるいは負電圧を使用する場合にのみ駆動され、それ以外の動作モードにおいて使用されていない。
このため、それぞれのチャージポンプは、必要な回路ではあるが使用されていないモードが多く、また、大面積のコンデンサ（Ｃ1、Ｃ2、Ｃ3、Ｃ4）を使用してサイズが大きいために、チップサイズの低減を行う際の障害となっている。
【０００５】
本発明は、このような事情に鑑みてなされたもので、１系統の回路にて正電圧及び負電圧の双方を切り替えて生成するチャージポンプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のチャージポンプ回路は、各々がダイオード接続され、多段に縦列接続された複数の昇圧用トランジスタと、該昇圧用トランジスタの接続点に一端が接続された容量素子とを有し、最前段の前記昇圧用トランジスタに電圧を入力し、前記容量素子の他端に対し、交互にクロック信号、反転クロック信号をそれぞれ印加し、最終段の前記昇圧用トランジスタのソースから出力電圧を出力するチャージポンプ回路であり、前記昇圧用トランジスタ毎に、該トランジスタのゲートをソースまたはドレインのいずれかに接続するスイッチ回路が設けられていることを特徴とする。
【０００７】
本発明のチャージポンプ回路は、前記スイッチ回路が、前記出力電圧を正電圧とする場合、前記昇圧用トランジスタのゲートをドレインに接続し、前記出力電圧を負電圧とする場合、前記昇圧用トランジスタのゲートをソースに接続することを特徴とする。
【０００８】
本発明のチャージポンプ回路は、前記スイッチ回路が、ドレインが前記昇圧用トランジスタのドレインに接続され、ソースが該昇圧用トランジスタのゲートに接続され、ゲートに第１の制御信号が入力される第１のトランジスタと、ドレインが前記昇圧用トランジスタのソースに接続され、ソースが該昇圧用トランジスタのゲートに接続され、ゲートに第２の制御信号が入力される第２のトランジスタとから構成されていることを特徴とする。
【０００９】
本発明のチャージポンプ回路は、前記昇圧用トランジスタ、前記第１及び前記第２のトランジスタがｎチャネル型ＭＯＳトランジスタであり、前記第１のトランジスタのゲートが前記出力端子に接続され、正電圧を昇圧する場合、前記第２のトランジスタのゲートに接地電位を印加し、初段の前記昇圧用トランジスタのドレインに対して前記電源電圧を入力し、負電圧を昇圧する場合、第２のトランジスタに電源電圧を印加し、初段の前記トランジスタのドレインに前記接地電位を入力することを特徴とする。
【００１０】
本発明のチャージポンプ回路は、昇圧動作において昇圧用トランジスタに電荷を通過させるタイミングに応じ、前記昇圧用トランジスタのゲートに印加する電圧をブーストするブースト回路をさらに設けたことを特徴とする。
【００１１】
本発明のチャージポンプ回路は、前記第１のトランジスタがｎチャネル型のＭＯＳトランジスタであり、前記昇圧用トランジスタ及び前記第２のトランジスタがｐチャネル型ＭＯＳトランジスタであり、正電圧を昇圧する場合、前記第１のトランジスタ及び第２のトランジスタのゲートに接地電位を印加し、初段の前記昇圧用トランジスタのドレインに対して電源電圧を入力し、負電圧を昇圧する場合、第１のトランジスタ及び第２のトランジスタのゲートに電源電圧を印加し、初段の前記トランジスタのドレインに前記接地電位を入力することを特徴とする。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、チャージポンプ回路を構成する各ステージ、すなわち各段の昇圧用トランジスタのゲート電圧を制御し、正電圧の昇圧の場合と負電圧の昇圧の場合とにより、電荷の転送の方向（ダイオード接続されたトランジスタによるダイオード電流の流れる向き）を切り替えることにより、１つの昇圧回路（１系統のチャージポンプ回路）にて正電圧の昇圧及び負電圧の昇圧との双方を行うことができ、従来例に比較してチャージポンプ回路の占める面積を小さくすることが可能となり、チップ面積を減少させて、半導体装置の製造コストを低減させることができる。
【発明を実施するための最良の形態】
【００１３】
＜第１の実施形態＞
以下、本発明の第１の実施形態によるチャージポンプ回路を図面を参照して説明する。図１は同実施形態によるチャージポンプ回路の構成例の回路を示す概念図である。
この図において、チャージポンプ回路は、ｎチャネル型ＭＯＳトランジスタ（以下、ｎ型トランジスタ）である第１スイッチトランジスタＧＰ０、ＧＰ１、ＧＰ２、ＧＰ３、…、ＧＰｎと、ｎ型トランジスタである第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎと、ｎ型トランジスタである昇圧用トランジスタＤ０、Ｄ１、Ｄ２、Ｄ３、…、Ｄｎと、コンデンサＣ１、Ｃ２、Ｃ３、…、Ｃｎと、インバータ回路ＩＮＶ１、ＩＮＶ２及びＩＮＶ３とから構成されている。
【００１４】
昇圧用トランジスタＤ０〜Ｄｎは、縦列（シリーズ）に接続されており、チャージポンプ回路における複数段のステージを構成している。
すなわち、昇圧用トランジスタＤ０は、ドレインが入力端子Ｔｖに接続され、ソースが昇圧用トランジスタＤ１のドレインに接続されている。
また、昇圧用トランジスタＤ１は、ソースが昇圧用トランジスタＤ２のドレインに接続されている。同様に、昇圧用トランジスタＤ２のソースが昇圧用トランジスタＤ３のドレインに接続され、昇圧用トランジスタＤ３のソースが昇圧用トランジスタＤ４のソースに接続され、…、昇圧用トランジスタＤｎ−１のソースが昇圧用トランジスタＤｎのドレインに接続され、昇圧用トランジスタＤｎのソースが出力端子Ｔｏに接続されている。
【００１５】
コンデンサＣ１は昇圧用トランジスタＤ１のドレインに接続され、コンデンサＣ２は昇圧用トランジスタＤ２のドレインに接続され、コンデンサＣ３は昇圧用トランジスタＤ３のドレインに接続され、コンデンサＣｎは昇圧用トランジスタＤｎのドレインに接続されている。すなわち、コンデンサＣ１〜Ｃｎ各々は、昇圧用トランジスタＤ０〜Ｄｎの接続間にそれぞれ一方の端子が接続されている。
コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子はインバータ回路ＩＮＶ２の出力端子に接続され、コンデンサＣ２、…、Ｃｎの他方の端子はインバータ回路ＩＮＶ１の出力端子に接続されている。
【００１６】
上記インバータ回路ＩＮＶ１及びＩＮＶ２は直列に接続されており、インバータ回路ＩＮＶ１の入力端子にはクロック信号ＣＬＫが入力され、インバータＩＮＶ１の出力端子からは上記クロック信号ＣＬＫと逆位相のクロック信号ＣＬＫＢが出力され、インバータＩＮＶ２の出力端子からは上記クロック信号ＣＬＫと同位相のクロック信号ＣＬＫＳが出力される。これにより、各昇圧用トランジスタは、上記クロック信号ＣＬＫが入力されると、ＣＬＫ信号の位相に応じて、接続されているコンデンサにより交互にドレイン端子が昇圧されることになる。
インバータ回路ＩＮＶ３は、入力端子に対し、正電圧の昇圧を行うか、あるいは負電圧の昇圧を行うかの制御信号が入力され、出力端子が第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎのゲートに接続されている。ここで、本実施形態においては、上記制御信号が「Ｈ」レベルの場合に正電圧の昇圧を行い、「Ｌ」レベルの場合に負電圧の昇圧を行う。
【００１７】
昇圧用トランジスタＤ０において、ドレインに第１スイッチトランジスタＧＰ０のドレインが接続され、ゲートに第１スイッチトランジスタＧＰ０のソースが接続されている。また、昇圧用トランジスタＤ０において、ソースに第２スイッチトランジスタＧＮ０のドレインが接続され、ゲートに第２スイッチトランジスタＧＮ０のソースが接続されている。
同様に、昇圧用トランジスタＤ１において、ドレインに第１スイッチトランジスタＧＰ１のドレインが接続され、ゲートに第１スイッチトランジスタＧＰ１のソースが接続されている。また、昇圧用トランジスタＤ１において、ソースに第２スイッチトランジスタＧＮ１のドレインが接続され、ゲートに第２スイッチトランジスタＧＮ１のソースが接続されている。
他の、昇圧用トランジスタＤ２、Ｄ３、…、Ｄｎにおいても、それぞれ第１スイッチトランジスタＧＰ２、ＧＰ３、…、ＧＰｎと、第２スイッチトランジスタＧＮ２、ＧＮ３、…、ＧＮｎとが接続されている。
【００１８】
また、本実施形態においては、インバータ回路ＩＮＶ３により、正電圧及び負電圧の昇圧動作の切り替え制御を行っていたが、ＩＮＶ３を設けずに、直接に外部回路から、第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎのゲートに制御信号を印加させる構成としても良い。このとき、正電圧の昇圧の場合、第２スイッチトランジスタのゲートに対して接地電位（ＧＮＤ）を印加し、一方、負電圧の昇圧の場合、第２スイッチトランジスタのゲートに対して電源電圧（ＶＤＤ）を印加する。
【００１９】
あるいは、直接に外部回路から、第１スイッチトランジスタＧＰ０、ＧＰ１、ＧＰ２、ＧＰ３、…、ＧＰｎ及び第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎの各ゲートに対して制御信号を印加する構成としても良い。このとき、正電圧の昇圧の場合、第１スイッチトランジスタのゲートに対して１０Ｖを印加し、第２スイッチトランジスタのゲートに対して接地電位（ＧＮＤ）を印加し、一方、負電圧の昇圧の場合、第１スイッチトランジスタのゲートに対して−１０Ｖを印加し、第２スイッチトランジスタのゲートに対して電源電圧（ＶＤＤ）を印加する。
【００２０】
次に、図１を参照して、本実施形態のチャージポンプ回路の昇圧動作を説明する。
・正電圧の昇圧動作
インバータＩＮＶ３の入力端子に対し、「Ｈ」レベルの制御信号を印加し、また、入力端子Ｔｖに電源電圧を入力する。ここで、出力端子Ｔｏが充電され電源電圧とされている。
これにより、図１のチャージポンプ回路において、第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎをオフ状態とし、第１スイッチトランジスタＧＰ０、ＧＰ１、ＧＰ２、ＧＰ３、…、ＧＰｎのゲート電圧に、出力端子Ｔｏの電源電圧が印加されオン状態となり、昇圧用トランジスタＤ０、Ｄ１、Ｄ２、Ｄ３、…、Ｄｎのドレインが自身のゲートに接続されて、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が入力端子Ｔｖから出力端子Ｔｏとなり、チャージポンプ回路は正電圧の昇圧動作の接続構成となる。
【００２１】
上述した接続構成により、昇圧のためのクロックＣＬＫがインバータ回路ＩＮＶ１に入力されると、例えば、ｎが偶数の場合、コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子に対してクロック信号ＣＬＫＳ（クロック信号ＣＬＫと同位相）が入力され、コンデンサＣ２、…、Ｃｎの他方の端子に対して、クロック信号ＣＬＫＳと逆位相のクロックＣＬＫＢが入力される。
これにより、初段のステージである昇圧用トランジスタＤ０から、最終段のステージである昇圧用トランジスタＤｎへ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより昇圧が行われ、順次、クロック信号ＣＬＫＢ及びＣＬＫＳにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより昇圧された電圧が出力端子Ｖｏから出力される。
【００２２】
・負電圧の昇圧動作
インバータＩＮＶ３の入力端子に対し、「Ｌ」レベルの制御信号を印加し、また、入力端子Ｔｖに接地電位を入力する。
これにより、図１のチャージポンプ回路において、第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎをオン状態とし、各昇圧トランジスタのゲートが自身のソースに接続されるため、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が出力端子Ｔｏから入力端子Ｔｖとなり、チャージポンプ回路は負電圧の昇圧動作の接続構成となる。
【００２３】
上述した接続構成により、昇圧のためのクロックＣＬＫがインバータ回路ＩＮＶ１に入力されると、例えば、ｎが偶数の場合、コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子に対してクロック信号ＣＬＫＳ（クロック信号ＣＬＫと同位相）が入力され、コンデンサＣ２、…、Ｃｎの他方の端子に対して、クロック信号ＣＬＫＳと逆位相のクロックＣＬＫＢが入力される。このとき、チャージポンプ回路起動時において、出力端子Ｖｏが接地電位に充電されていることにより、負電圧の昇圧動作となる。
【００２４】
これにより、最終段のステージである昇圧用トランジスタＤｎから、初段のステージである昇圧用トランジスタＤ０へ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより電荷移送が行われ、順次、クロック信号ＣＬＫＢ及びＣＬＫＳにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより、負電圧に昇圧された電圧（電荷が移送されたことにより、負方向に昇圧、すなわち下降した電圧）が出力端子Ｖｏから出力される。
【００２５】
図２に、図１の回路によりＳＰＩＣＥ（登録商標）によりシミュレーションした結果を示す。図４は縦軸が電圧値であり、横軸が時間（ＴＩＭＥ）を示している。このチャージポンプ回路において、ｎ＝４として、コンデンサＣ０〜Ｃ４が３２４ｐＦであり、トランジスタサイズが昇圧用トランジスタがチャネル幅Ｗが１１２μｍであり、チャネル長Ｌが２μｍであり、第１及び第２スイッチトランジスタがチャネル幅Ｗが１２μｍであり、チャネル長Ｌが２μｍであ電源電圧が３Ｖであり、接地電位が０Ｖ、クロックＣＬＫの周波数が２０ＫＨｚであり、室温（２０℃）における結果である。
図２からわかるように、正電圧の昇圧結果（実線）を見ると１２Ｖまで昇圧され、負電圧の昇圧結果（破線）を見ると−５Ｖ程度に低下していることが判り、図１のチャージポンプ回路が正電圧及び負電圧双方の昇圧動作を行うことが確認できる。
【００２６】
＜第２の実施形態＞
以下、本発明の第２の実施形態によるチャージポンプ回路を図面を参照して説明する。図３は同実施形態によるチャージポンプ回路の構成例の回路を示す概念図である。
この図において、チャージポンプ回路は、ｎチャネル型ＭＯＳトランジスタ（以下、ｎ型トランジスタ）である第１スイッチトランジスタＧＮＮ０、ＧＮＮ１、ＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎと、ｐチャネル型ＭＯＳトランジスタ（以下、ｐ型トランジスタ）である第２スイッチトランジスタＧＰＰ０、ＧＰＰ１、ＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎと、ｐ型トランジスタである昇圧用トランジスタＰＤ０、ＰＤ１、ＰＤ２、ＰＤ３、…、ＰＤｎと、コンデンサＣ１、Ｃ２、Ｃ３、…、Ｃｎと、インバータ回路ＩＮＶ１、ＩＮＶ２及びＩＮＶ３とから構成されている。
【００２７】
昇圧用トランジスタＰＤ０〜ＰＤｎは、第１の実施形態と同様に、縦列に接続されており、チャージポンプ回路における複数段のステージを構成している。
すなわち、昇圧用トランジスタＰＤ０は、ソースが入力端子Ｔｖに接続され、ドレインが昇圧用トランジスタＰＤ１のソースに接続されている。
また、昇圧用トランジスタＰＤ１は、ドレインが昇圧用トランジスタＰＤ２のソースに接続されている。同様に、昇圧用トランジスタＰＤ２のドレインが昇圧用トランジスタＰＤ３のソースに接続され、昇圧用トランジスタＰＤ３のドレインが昇圧用トランジスタＰＤ４のソースに接続され、…、昇圧用トランジスタＰＤｎ−１のドレインが昇圧用トランジスタＰＤｎのソースに接続され、昇圧用トランジスタＰＤｎのドレインが出力端子Ｔｏに接続されている。
【００２８】
コンデンサＣ１は昇圧用トランジスタＰＤ１のドレインに接続され、コンデンサＣ２は昇圧用トランジスタＰＤ２のソースに接続され、コンデンサＣ３は昇圧用トランジスタＰＤ３のソースに接続され、コンデンサＣｎは昇圧用トランジスタＰＤｎのソースに接続されている。すなわち、コンデンサＣ１〜Ｃｎ各々は、昇圧用トランジスタＰＤ０〜ＰＤｎの接続間にそれぞれ一方の端子が接続されている。
コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子はインバータ回路ＩＮＶ２の出力端子に接続され、コンデンサＣ２、…、Ｃｎの他方の端子はインバータ回路ＩＮＶ１の出力端子に接続されている。
【００２９】
上記インバータ回路ＩＮＶ１及びＩＮＶ２は直列に接続されており、インバータ回路ＩＮＶ１の入力端子にはクロック信号ＣＬＫが入力され、インバータＩＮＶ１の出力端子からは上記クロック信号ＣＬＫと逆位相のクロック信号ＣＬＫＢが出力され、インバータＩＮＶ２の出力端子からは上記クロック信号ＣＬＫと同位相のクロック信号ＣＬＫＳが出力される。これにより、各昇圧用トランジスタは、上記クロック信号ＣＬＫが入力されると、ＣＬＫ信号の位相に応じて、接続されているコンデンサにより交互にドレイン端子が昇圧されることになる。
【００３０】
インバータ回路ＩＮＶ３は、第１の実施形態と同様に、入力端子に対し、正電圧の昇圧を行うか、あるいは負電圧の昇圧を行うかの制御信号が入力され、出力端子が第１スイッチトランジスタＧＮＮ０、ＧＮＮ１、ＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎと、第２スイッチトランジスタＧＰＰ０、ＧＰＰ１、ＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎとの各スイッチトランジスタのゲートに接続されている。ここで、本実施形態においては、上記制御信号が「Ｈ」レベルの場合に正電圧の昇圧を行い、「Ｌ」レベルの場合に負電圧の昇圧を行う。
【００３１】
昇圧用トランジスタＰＤ０において、ドレインに第１スイッチトランジスタＧＮＮ０のソースが接続され、ゲートに第１スイッチトランジスタＧＮＮ０のドレインが接続されている。また、昇圧用トランジスタＰＤ０において、ドレインに第２スイッチトランジスタＧＰＰ０のソースが接続され、ゲートに第２スイッチトランジスタＧＰＰ０のドレインが接続されている。
同様に、昇圧用トランジスタＰＤ１において、ソースに第１スイッチトランジスタＧＮＮ１のソースが接続され、ゲートに第１スイッチトランジスタＧＮＮ１のドレインが接続されている。また、昇圧用トランジスタＰＤ１において、ドレインに第２スイッチトランジスタＧＰＰ１のソースが接続され、ゲートに第２スイッチトランジスタＧＰＰ１のドレインが接続されている。
他の、昇圧用トランジスタＰＤ２、ＰＤ３、…、ＰＤｎにおいても、それぞれ第１スイッチトランジスタＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎと、第２スイッチトランジスタＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎとが接続されている。
【００３２】
また、本実施形態においては、インバータ回路ＩＮＶ３により、正電圧及び負電圧の昇圧動作の切り替え制御を行っていたが、ＩＮＶ３を設けずに、直接に外部回路から、第１スイッチトランジスタＧＮＮ０、ＧＮＮ１、ＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎ及び第２スイッチトランジスタＧＰＰ０、ＧＰＰ１、ＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎの各ゲートに対して制御信号を印加する構成としても良い。このとき、正電圧の昇圧の場合、第１及び第２スイッチトランジスタのゲートに対して接地電位を印加し、一方、負電圧の昇圧の場合、第１及び第２スイッチトランジスタのゲートに対して電源電圧（ＶＤＤ）を印加する。
【００３３】
次に、図３を参照して、本実施形態のチャージポンプ回路の昇圧動作を説明する。
・正電圧の昇圧動作
インバータＩＮＶ３の入力端子に対し、「Ｈ」レベルの制御信号を印加し、また、入力端子Ｔｖに電源電圧を入力する。ここで、出力端子Ｔｏが充電され電源電圧とされている。
これにより、図１のチャージポンプ回路において、第１スイッチトランジスタＧＮＮ０、ＧＮＮ１、ＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎをオフ状態とし、第２スイッチトランジスタＧＰＰ０、ＧＰＰ１、ＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎをオン状態となり、昇圧用トランジスタＰＤ０、ＰＤ１、ＰＤ２、ＰＤ３、…、ＰＤｎのドレインが自身のゲートに接続されて、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が入力端子Ｔｖから出力端子Ｔｏとなり、チャージポンプ回路は正電圧の昇圧動作の接続構成となる。すなわち、昇圧電圧ＰＤ０〜ＰＤｎは、オン状態であり、ソースに印加する電圧よりドレインに印加される電圧が低いときにオンするため、電荷の転送方向は出力端子Ｔｏ方向となる。
【００３４】
上述した接続構成により、昇圧のためのクロックＣＬＫがインバータ回路ＩＮＶ１に入力されると、例えば、ｎが偶数の場合、コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子に対してクロック信号ＣＬＫＢが入力され、コンデンサＣ２、…、Ｃｎの他方の端子に対して、クロック信号ＣＬＫＢと逆位相のクロックＣＬＫＳが入力される。
これにより、第１の実施形態と同様に、初段のステージである昇圧用トランジスタＰＤ０から、最終段のステージである昇圧用トランジスタＰＤｎへ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより昇圧が行われ、順次、クロック信号ＣＬＫＢ及びＣＬＫＳにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより昇圧された電圧が出力端子Ｖｏから出力される。
【００３５】
・負電圧の昇圧動作
インバータＩＮＶ３の入力端子に対し、「Ｌ」レベルの制御信号を印加し、また、入力端子Ｔｖに接地電位を入力する。
これにより、図１のチャージポンプ回路において、第１スイッチトランジスタＧＮＮ０、ＧＮＮ１、ＧＮＮ２、ＧＮＮ３、…、ＧＮＮｎをオン状態とし、また第２スイッチトランジスタＧＰＰ０、ＧＰＰ１、ＧＰＰ２、ＧＰＰ３、…、ＧＰＰｎをオフ状態とし、昇圧用トランジスタＰＤ０、ＰＤ１、ＰＤ２、ＰＤ３、…、ＰＤｎのソースが自身のゲートに接続されて、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が出力端子Ｔｏから入力端子Ｔｖとなり、チャージポンプ回路は負電圧の昇圧動作の接続構成となる。すなわち、昇圧電圧ＰＤ０〜ＰＤｎは、オン状態であり、ドレインに印加する電圧よりソースに印加される電圧が低いときにオンするため、電荷の転送方向は出力端子Ｔｖ方向となる。
【００３６】
上述した接続構成により、昇圧のためのクロックＣＬＫがインバータ回路ＩＮＶ１に入力されると、例えば、ｎが偶数の場合、コンデンサＣ１、Ｃ３、…、Ｃｎ−１の他方の端子に対してクロック信号ＣＬＫＳ（クロック信号ＣＬＫと同位相）が入力され、コンデンサＣ２、…、Ｃｎの他方の端子に対して、クロック信号ＣＬＫＳと逆位相のクロックＣＬＫＢが入力される。このとき、チャージポンプ回路起動時において、出力端子Ｖｏが接地電位に充電されていることにより、負電圧の昇圧動作となる。
【００３７】
これにより、最終段のステージである昇圧用トランジスタＰＤｎから、初段のステージである昇圧用トランジスタＰＤ０へ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより電荷移送が行われ、順次、クロック信号ＣＬＫＢ及びＣＬＫＳにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより、負電圧に昇圧された電圧（電荷が移送されたことにより、負方向に昇圧、すなわち下降した電圧）が出力端子Ｖｏから出力される。
【００３８】
図４に、図３の回路によりＳＰＩＣＥ（登録商標）によりシミュレーションした結果を示す。図４は縦軸が電圧値であり、横軸が時間（ＴＩＭＥ）を示している。このチャージポンプ回路において、ｎ＝４として、コンデンサＣ０〜Ｃ４が３２４ｐＦであり、トランジスタサイズが昇圧用トランジスタがチャネル幅Ｗが１１２μｍであり、チャネル長Ｌが２μｍであり、第１及び第２スイッチトランジスタがチャネル幅Ｗが１２μｍであり、チャネル長Ｌが２μｍであ電源電圧が３Ｖであり、接地電位が０Ｖ、クロックＣＬＫの周波数が２０ＫＨｚであり、室温（２０℃）における結果である。
図４からわかるように、正電圧の昇圧結果（実線）を見ると１２Ｖまで昇圧され、負電圧の昇圧結果（破線）を見ると−５Ｖ程度に低下していることが判り、図１のチャージポンプ回路が正電圧及び負電圧双方の昇圧動作を行うことが確認できる。
【００３９】
＜第３の実施形態＞
以下、本発明の第３の実施形態によるチャージポンプ回路を図面を参照して説明する。図５は同実施形態によるチャージポンプ回路の構成例の回路を示す概念図である。
この図において、チャージポンプ回路は、ｎチャネル型ＭＯＳトランジスタである第１スイッチトランジスタＧＰ０、ＧＰ１、ＧＰ２、ＧＰ３、…、ＧＰｎと、ｎ型トランジスタである第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、…、ＧＮｎと、ｎ型トランジスタである昇圧用トランジスタＤ０、Ｄ１、Ｄ２、Ｄ３、…、Ｄｎと、ｐ型トランジスタである第３スイッチトランジスタＷＰ０、ＷＰ１、ＷＰ２、ＷＰ３、…、ＷＰｎと、ｎ型トランジスタである第４スイッチトランジスタＷＮ０、ＷＮ１、ＷＮ２、ＷＮ３、…、ＷＮｎと、ｎ型トランジスタである第５スイッチトランジスタＳＰ０、ＳＰ１、ＳＰ２、ＳＰ３、…、ＳＰｎと、ｐ型トランジスタである第６スイッチトランジスタＳＮ０、ＳＮ１、ＳＮ２、ＳＮ３、…、ＳＮｎと、コンデンサＣ１、Ｃ２、Ｃ３、…、Ｃｎ、Ｃｇ０、Ｃｇ１、Ｃｇ２、Ｃｇ３、…、Ｃｇｎと、インバータ回路ＩＮＶ３とから構成されている。以下、図５に対応してｎ＝４として説明する。
【００４０】
昇圧用トランジスタＤ０〜Ｄ４は、第１の実施形態と同様に、縦列（シリーズ）に接続されており、チャージポンプ回路における複数段のステージを構成している。
すなわち、昇圧用トランジスタＤ０は、ドレインが入力端子Ｔｖに接続され、ソースが昇圧用トランジスタＤ１のドレインに接続されている。
また、昇圧用トランジスタＤ１は、ソースが昇圧用トランジスタＤ２のドレインに接続されている。同様に、昇圧用トランジスタＤ２のソースが昇圧用トランジスタＤ３のドレインに接続され、昇圧用トランジスタＤ３のソースが昇圧用トランジスタＤ４のソースに接続され、昇圧用トランジスタＤ４のソースが出力端子Ｔｏに接続されている。
【００４１】
コンデンサＣ１は昇圧用トランジスタＤ１のドレインに接続され、コンデンサＣ２は昇圧用トランジスタＤ２のドレインに接続され、コンデンサＣ３は昇圧用トランジスタＤ３のドレインに接続され、コンデンサＣ４は昇圧用トランジスタＤ４のドレインに接続されている。すなわち、コンデンサＣ１〜Ｃ４各々は、昇圧用トランジスタＤ０〜Ｄ４の接続間にそれぞれ一方の端子が接続されている。
コンデンサＣ１、Ｃ３の他方の端子にはクロックＣＬＫが入力され、コンデンサＣ２、Ｃ４の他方の端子には上記クロックＣＬＫと逆位相のクロックＣＬＫＢが入力されている。これにより、各昇圧用トランジスタは、上記クロック信号ＣＬＫが入力されると、ＣＬＫ信号の位相に応じて、接続されているコンデンサにより交互にドレイン端子が昇圧されることになる。
【００４２】
コンデンサＣｇ０は昇圧用トランジスタＤ０のゲートに接続され、コンデンサＣｇ１は昇圧用トランジスタＤ１のゲートに接続され、コンデンサＣｇ２は昇圧用トランジスタＤ２のゲートに接続され、コンデンサＣｇ３は昇圧用トランジスタＤ３のゲートに接続されている。最終段の昇圧用トランジスタＤ４のゲートにはコンデンサが接続されていない。
すなわち、コンデンサＣｇ０〜Ｃｇ３各々は、昇圧用トランジスタＤ０〜Ｄ３のゲートにそれぞれ一方の端子が接続されている。ここで、コンデンサＣｇ０、Ｃｇ２の他方の端子にクロックＣＬＫ１が入力され、コンデンサＣｇ１、Ｃｇ３の他方の端子にクロックＣＬＫ２が入力されている。
【００４３】
インバータ回路ＩＮＶ３は、入力端子に対し、正電圧の昇圧を行うか、あるいは負電圧の昇圧を行うかの制御信号が入力され、出力端子が第３スイッチトランジスタＷＰ０、ＷＰ１、ＷＰ２、ＷＰ３、ＷＰ４のゲートと、第４スイッチトランジスタＷＮ０、ＷＮ１、ＷＮ２、ＷＮ３、ＷＮ４のゲートと、第５のトランジスタＳＰ０、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のゲートとに接続されている。ここで、本実施形態においては、上記制御信号が「Ｈ」レベルの場合に正電圧の昇圧を行い、「Ｌ」レベルの場合に負電圧の昇圧を行う。
【００４４】
昇圧用トランジスタＤ０において、ドレインに第３スイッチトランジスタＷＰ０のソースが接続され、ゲートｇ０に第１スイッチトランジスタＧＰ０のソースが接続され、この第３スイッチトランジスタＷＰ０のドレインと、第１スイッチトランジスタＧＰ０のドレインとが接続されている。
また、昇圧用トランジスタＤ０において、ソースに第４スイッチトランジスタＷＮ０のソースが接続され、ゲートｇ１に第２スイッチトランジスタＧＮ０のソースが接続され、この第４スイッチトランジスタＷＮ０のドレインと、第２スイッチトランジスタＧＮ０のドレインとが接続されている。
また、昇圧用トランジスタＤ０において、ドレインと第５スイッチトランジスタＳＰ０のソースと接続され、ソースが第６スイッチトランジスタＳＮ０のソースと接続され、この第５スイッチトランジスタＳＰ１のドレインと第６スイッチトランジスタＳＮ０のドレインとが接続されている。
【００４５】
同様に、昇圧用トランジスタＤ１において、ドレインに第３スイッチトランジスタＷＰ１のソースが接続され、ゲートｇ１に第１スイッチトランジスタＧＰ１のソースが接続され、この第３スイッチトランジスタＷＰ１のドレインと、第１スイッチトランジスタＧＰ１のドレインとが接続されている。
また、昇圧用トランジスタＤ１において、ソースに第４スイッチトランジスタＷＮ１のソースが接続され、ゲートｇ１に第２スイッチトランジスタＧＮ１のソースが接続され、この第４スイッチトランジスタＷＮ１のドレインと、第２スイッチトランジスタＧＮ１のドレインとが接続されている。
また、昇圧用トランジスタＤ１において、ドレインと第５スイッチトランジスタＳＰ１のソースと接続され、ソースが第６スイッチトランジスタＳＮ１のソースと接続され、この第５スイッチトランジスタＳＰ１のドレインと第６スイッチトランジスタＳＮ１のドレインとが接続されている。
【００４６】
他の、昇圧用トランジスタＤ２、Ｄ３においても、それぞれ第１スイッチトランジスタＧＰ２、ＧＰ３と、第２スイッチトランジスタＧＮ２、ＧＮ３と、第３スイッチトランジスタＷＰ２、ＷＰ３と、第４スイッチトランジスタＷＮ２、ＷＮ３と、第５スイッチトランジスタＳＰ２、ＳＰ３、ＳＰ４と、第６スイッチトランジスタＳＮ２、ＳＮ３、ＳＮ４とが接続されている。
ここで、昇圧用トランジスタＤ４においては第１の実施形態と同様に第１スイッチトランジスタＧＰ４と第２スイッチトランジスタＧＮ４とが接続され、第１スイッチトランジスタＧＰ４のゲートが昇圧用トランジスタＤ４のソースに接続され、第２スイッチトランジスタＧＮ４のゲートがインバータＩＮＶ３の出力端子に接続されている。
【００４７】
第２スイッチトランジスタＧＮ０のゲートは、昇圧用トランジスタＤ０のドレインと接続されている。
第１スイッチトランジスタＧＰ０のゲートと、第２スイッチトランジスタＧＮ１とは昇圧用トランジスタＤ１のドレインに接続されている。
第１スイッチトランジスタＧＰ１のゲートと、第２スイッチトランジスタＧＮ２とは昇圧用トランジスタＤ２のドレインに接続されている。
第１スイッチトランジスタＧＰ２のゲートと、第２スイッチトランジスタＧＮ３とは昇圧用トランジスタＤ３のドレインに接続されている。
第６スイッチトランジスタＳＮ０、ＳＮ１、ＳＮ２、ＳＮ３、ＳＮ４のゲートには接地電位が接続され、常にオフ状態となっている（すなわち、正電圧の場合にオン状態とせず、負電圧の場合に徐々にオンし始める状態となる）。また、第６スイッチトランジスタＳＮ０、ＳＮ１、ＳＮ２、ＳＮ３、ＳＮ４のゲートに対し、インバータＩＮＶ３の出力端子を接続して、負電圧の昇圧の場合に「Ｈ」レベル、正電圧の昇圧の場合に「Ｌ」レベルの電圧を印加するようにしても良い。
上述した本実施形態の構成により、クロックＣＬＫ、ＣＬＫＢ、ＣＬＫ１及びＣＬＫ２それぞれのパルスの立ち上がり及び立ち下がりタイミングに対し、位相差を持たせることにより、電荷の転送時に昇圧用トランジスタＤ０〜Ｄ４のゲート電圧をブースト（押し上げる）することとなり、昇圧用トランジスタＤ０〜Ｄ４の閾値分の転送ロスをキャンセルすることができる。
【００４８】
次に、図５及び図６を参照して、本実施形態のチャージポンプ回路の昇圧動作を説明する。図６は、本実施形態のチャージポンプ回路の負電圧における昇圧動作を説明するタイミングチャートである。
・負電圧の昇圧動作
図６においては、昇圧用トランジスタの奇数番目、例えば昇圧トランジスタＤ１に着目して説明している。偶数番目の昇圧用トランジスタにおいても、位相が１８０度ずれるのみで同様の動作が行われる。
インバータＩＮＶ３の入力端子に対し、「Ｌ」レベルの制御信号を印加し、また、入力端子Ｔｖに接地電位を入力し、出力端子Ｖｏを接地電位とする。
これにより、図５のチャージポンプ回路において、第４スイッチトランジスタＷＮ０、ＷＮ１、ＷＮ２、ＷＮ３をオン状態とし、第３スイッチトランジスタＷＰ０、ＷＰ１、ＷＰ２、ＷＮＰと、第５スイッチトランジスタＳＰ０、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４と、をオフ状態とし、第２スイッチトランジスタＧＮ４とをオン状態とし、第２スイッチトランジスタＧＮ０、ＧＮ１、ＧＮ２、ＧＮ３、ＧＮ４と第６スイッチトランジスタＳＮ０、ＳＮ１、ＳＮ２、ＳＮ３、ＳＮ４とがオン状態となり、各昇圧トランジスタのゲートが自身のソースに接続されるため、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が出力端子Ｔｏから入力端子Ｔｖとなり、チャージポンプ回路は負電圧の昇圧動作の接続構成となる。また、第６スイッチトランジスタＳＮ０、ＳＮ１、ＳＮ２、ＳＮ３、ＳＮ４がオン状態となることにより、昇圧トランジスタＤ１〜Ｄ４それぞれのソースと基板電位（Ｐ型substrateあるいはＰ型ウェル）とが接続され、ジャンクション部における順方向電流を抑制する。
【００４９】
上述した接続構成により、昇圧のためのクロックＣＬＫ及びＣＬＫ２それぞれのパルスＢがそれぞれの対応するコンデンサの他方の端子に入力されると、例えば、コンデンサＣ１、Ｃ３の他方の端子に対してクロック信号ＣＬＫが入力され、コンデンサＣ２、Ｃ４の他方の端子に対して、クロック信号ＣＬＫと逆位相のクロックＣＬＫＢが入力される。このとき、チャージポンプ回路起動時において、出力端子Ｖｏが接地電位に充電されていることにより、負電圧の昇圧動作となる。
【００５０】
これにより、最終段のステージである昇圧用トランジスタＤ４から、初段のステージである昇圧用トランジスタＤ０へ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより電荷移送が行われ、順次、クロック信号ＣＬＫ及びＣＬＫＢにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより、負電圧に昇圧された電圧（電荷が移送されたことにより、負方向に昇圧、すなわち下降した電圧）が出力端子Ｖｏから出力される。
【００５１】
ここで、図６のタイミングチャートに示すように、昇圧トランジスタＤ０（偶数番）においてソース側からドレイン側に対して電荷を転送する場合、クロックＣＬＫ２を時刻ｔ１に「Ｌ」レベルに変化させ、昇圧トランジスタＤ１（奇数番）のゲートに印加する電圧を低下させ、次にクロックＣＬＫを時刻２にて「Ｈ」レベルに変化させて、コンデンサＣ１により昇圧トランジスタＤ０のソースの電位をブーストさせる。
そして、クロックＣＬＫＢを時刻ｔ３にて「Ｌ」レベルに変化させ、昇圧トランジスタＤ１のソースの電位を下げ、クロック１を時刻ｔ４にて「Ｈ」レベルに変化させ、昇圧トランジスタＤ０のゲート電位Ｖ０をブーストし、昇圧トランジスタＤ０の閾値電圧をキャンセルして、電荷を効率的に昇圧トランジスタＤ０のソース側からドレイン側に対して転送する。
【００５２】
次に、昇圧トランジスタＤ１（奇数番）においてソース側からドレイン側に対して電荷を転送する場合、クロックＣＬＫ１を時刻ｔ５に「Ｌ」レベルに変化させ、昇圧トランジスタＤ０（偶数番）のゲートに印加する電圧を低下させ、次にクロックＣＬＫＢを時刻６にて「Ｈ」レベルに変化させて、コンデンサＣ２により昇圧トランジスタＤ１のソースの電位をブーストさせる。
そして、クロックＣＬＫを時刻ｔ７にて「Ｌ」レベルに変化させ、昇圧トランジスタＤ０のソースの電位を下げ、クロック２を時刻ｔ８にて「Ｈ」レベルに変化させ、昇圧トランジスタＤ１のゲート電位Ｖ１をブーストし、昇圧トランジスタＤ１の閾値電圧をキャンセルして、電荷を効率的に昇圧トランジスタＤ１のソース側からドレイン側に対して転送する。
上述した時刻ｔ１〜時刻ｔ８と同様の処理を、時刻ｔ９以降にて繰り返すことにより、負電圧の昇圧動作を行うことができる。
【００５３】
・正電圧の昇圧動作
インバータＩＮＶ３の入力端子に対し、「Ｈ」レベルの制御信号を印加し、また、入力端子Ｔｖに電源電圧を入力する。ここで、出力端子Ｔｏが充電され電源電圧とされている。
これにより、図５のチャージポンプ回路において、第４スイッチトランジスタＷＮ０、ＷＮ１、ＷＮ２、ＷＮ３と、第２スイッチトランジスタＧＮ４とをオフ状態とし、第５スイッチトランジスタＳＰ０、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４と、第３スイッチトランジスタＷＰ０、ＷＰ１、ＷＰ２、ＷＮＰをオン状態とし、第１スイッチトランジスタＧＰ０、ＧＰ１、ＧＰ２、ＧＰ２、ＧＰ３が導通状態となり、昇圧用トランジスタＤ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４のドレインが自身のゲートに接続されて、各昇圧トランジスタのダイオードとしての電流の流れる方向（昇圧された電荷の輸送方向）が入力端子Ｔｖから出力端子Ｔｏとなり、チャージポンプ回路は正電圧の昇圧動作の接続構成となる。また、第５スイッチトランジスタＳＰ０、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４がオン状態となることにより、昇圧トランジスタＤ０〜Ｄ４の基板電位（Ｐ型substrateあるいはＰ型ウェル）に対して、ジャンクション部における順方向電流が流れることを防止するため、ドレインと同様な電圧を印加させる。
【００５４】
上述した接続構成により、昇圧のためのクロックＣＬＫ及びＣＬＫＢがそれぞれ対応するコンデンサに入力されると、例えば、コンデンサＣ１、Ｃ３の他方の端子に対してクロック信号ＣＬＫが入力され、コンデンサＣ２、Ｃ４の他方の端子に対して、クロック信号ＣＬＫと逆位相のクロックＣＬＫＢが入力される。
これにより、初段のステージである昇圧用トランジスタＤ０から、最終段のステージである昇圧用トランジスタＤ４へ対し、それぞれの昇圧用トランジスタのドレインに接続されたコンデンサにより昇圧が行われ、順次、クロック信号ＣＬＫ及びＣＬＫＢにより昇圧された電圧、すなわちブーストされた電荷が転送され、初段を除くステージ分のコンデンサにより昇圧された電圧が出力端子Ｖｏから出力される。
ここで、図６のタイミングチャートにおいて、クロックＣＬＫ１とクロックＣＬＫ２との位相を逆にすることにより、正電圧の昇圧動作を示すタイミングチャートとなる、
【００５５】
図７に、図５の回路によりＳＰＩＣＥ（登録商標）によりシミュレーションした結果を示す。図７は縦軸が電圧値であり、横軸が時間（ＴＩＭＥ）を示している。このチャージポンプ回路において、ｎ＝４として、コンデンサＣ０〜Ｃ４が３２４ｐＦであり、トランジスタサイズが昇圧用トランジスタがチャネル幅Ｗが１１２μｍであり、チャネル長Ｌが２μｍであり、第１及び第２スイッチトランジスタがチャネル幅Ｗが１２μｍであり、チャネル長Ｌが２μｍであ電源電圧が３Ｖであり、接地電位が０Ｖ、クロックＣＬＫの周波数が２０ＫＨｚであり、室温（２０℃）における結果である。
図２からわかるように、正電圧の昇圧結果（実線）を見ると１２Ｖまで昇圧され、負電圧の昇圧結果（破線）を見ると−５Ｖ程度に低下していることが判り、図１のチャージポンプ回路が正電圧及び負電圧双方の昇圧動作を行うことが確認できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態によるチャージポンプ回路の構成例を示すブロック図である。
【図２】図１のチャージポンプ回路のシミュレーション結果を示すグラフである。
【図３】本発明の第２の実施形態によるチャージポンプ回路の構成例を示すブロック図である。
【図４】図３のチャージポンプ回路のシミュレーション結果を示すグラフである。
【図５】本発明の第３の実施形態によるチャージポンプ回路の構成例を示すブロック図である。
【図６】図５のチャージポンプ回路の動作を説明するタイミングチャートである。
【図７】図５のチャージポンプ回路のシミュレーション結果を示すグラフである。
【図８】従来のチャージポンプ回路の構成例を示すブロック図である。
【符号の説明】
【００５７】
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃｎ、Ｃｇ０、Ｃｇ１、Ｃｇ２、Ｃｇ３…コンデンサ
Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄｎ…昇圧用トランジスタ
ＧＰ０，ＧＰ１、ＧＰ２，ＧＰ３，ＧＰ４，ＧＰｎ…第１スイッチトランジスタ
ＧＮ０，ＧＮ１、ＧＮ２，ＧＮ３，ＧＮ４，ＧＮｎ…第２スイッチトランジスタ
ＧＮＮ０，ＧＮＮ１、ＧＮＮ２，ＧＮＮ３，ＧＮＮｎ…第１スイッチトランジスタ
ＧＰＰ０，ＧＰＰ１、ＧＰＰ２，ＧＰＰ３，ＧＰＰｎ…第２スイッチトランジスタ
ＷＰ０，ＷＰ１、ＷＰ２，ＷＰ３…第３スイッチトランジスタ
ＷＮ０，ＷＮ１、ＷＮ２，ＷＮ３…第４スイッチトランジスタ
ＳＰ０，ＳＰ１、ＳＰ２，ＳＰ３，ＳＰ４…第５スイッチトランジスタ
ＳＮ０，ＳＮ１、ＳＮ２，ＳＮ３，ＳＮ４…第６スイッチトランジスタ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３…インバータ回路
【図１】
0005157555.tif 000002
【図２】
0005157555.tif 000003
【図３】
0005157555.tif 000004
【図４】
0005157555.tif 000005
【図５】
0005157555.tif 000006
【図６】
0005157555.tif 000007
【図７】
0005157555.tif 000008
【図８】
0005157555.tif 000009