(57)【特許請求の範囲】
【請求項１】
電源電圧が低下したとき、測定値を積算した積算データをメモリに転送する積算データバックアップ装置において、
前記メモリは現在記憶中であるか否かを表すフラグを有し、
前記積算データを前記メモリに転送する周波数を高くする転送周波数変更部と、
前記メモリが転送されたデータを記憶中であるか否かを前記メモリから前記フラグを読み込んで確認して、データを転送可能であるか否かを判断する制御部とを備え、
前記転送周波数変更部は、前記制御部が転送可能であると判断したら前記周波数を高くする、
ことを特徴とする積算データバックアップ装置。
【請求項２】
前記積算データを前記メモリに転送する前に、所定の演算および制御処理を進行させるクロックの周波数を低くするクロック周波数変更部を設けた、
ことを特徴とする請求項１に記載の積算データバックアップ装置。
【請求項３】
前記積算データを前記メモリに転送した後に、前記クロックを停止するクロック停止部を設けた、
ことを特徴とする請求項２に記載の積算データバックアップ装置。
【請求項４】
電源電圧が低下したとき、測定値を積算した積算データを、現在記憶中であるか否かを表すフラグを有するメモリに転送する積算データバックアップ方法において、
前記メモリが転送されたデータを記憶中であるか否かを前記メモリから前記フラグを読み込んで確認して、データを転送可能であるか否かを判断する第１ステップと、
前記第１ステップにおいて転送可能であると判断したら、前記積算データを前記メモリに転送する周波数を高くする第２ステップとを有する、
ことを特徴とする積算データバックアップ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積算データバックアップ装置に関し、特に、電源電圧が低下したとき、積算データを記憶してバックアップを行う、積算データバックアップ装置に関するものである。
【背景技術】
【０００２】
電源電圧が低下したとき、積算データをメモリに転送し、積算データを記憶してバックアップを行う装置について、図６を用いて説明する。図６は、圧力制御や流量制御などのプロセス制御に用いられるフィールド機器の機能を有する積算データバックアップ装置であり、例えば、流量測定値を積算した積算データなどを記憶して、バックアップするものである。
【０００３】
データバックアップ装置２０は、演算部５、制御部６、転送部７、バックアップデータメモリ９、電源電圧低下検出部１２、分周部１５、クロック発生部１６、電圧変換部１７などから構成される。
【０００４】
検出部１は、プロセス制御において、圧力や流量などの物理量を検出し、電気信号に変換して出力する。増幅部２は、検出部１の出力信号を受け取り、増幅して出力する。駆動部３は、この増幅信号を受け取り、検出部１を駆動する駆動信号を、検出部１へ出力する。ＡＤ変換部４は、前記増幅信号を受け取り、ＡＤ変換（アナログ信号−デジタル信号変換）をして、ＡＤ変換値を出力する。
【０００５】
制御部６は、プログラムメモリ１４からプログラムを読み込んで、プログラムの解析を行い、演算部５に所定の演算処理を行わせるなどの所定の制御処理を行う。
【０００６】
演算部５は、制御部６からの制御信号に基ずき、前記ＡＤ変換値を受け取り、圧力値や流量値などを算出する所定の演算処理を行い、この演算値を出力部１８に出力する。また、演算部５は、この演算値を表示部１９に出力して、表示部１９は、受け取った演算値を表示する。
【０００７】
転送部７は、制御部６からの制御信号に基ずき、電源電圧Ｖｓが低下したとき、演算部５により演算された流量測定値を積算した積算データを、バックアップデータメモリ９に転送する。
【０００８】
プロセッサ８は、制御部６、演算部５、転送部７などから構成される。
【０００９】
クロック発生部１６は、クロックを発生して、分周部１５が、このクロックを受け取り、分周したクロック信号ＣＫを出力する。制御部６、演算部５と転送部７の処理は、クロック信号ＣＫに基づき進行する。また、プロセッサ８は、クロック信号ＣＫを受けとり、プロセッサ８内部の処理は、クロック信号ＣＫに基づき進行する。
【００１０】
電圧変換部１７は、供給電源２１から、一対の端子（図示しない）を経由して供給電圧を受け取り、この電圧を、データバックアップ装置２０で使用する電源電圧Ｖｓに変換して出力する。データバックアップ装置２０を構成する各部と各メモリの電源端子と共通電位端子は、電源電圧Ｖｓと共通電位Ｌ１に接続されて、電源電圧Ｖｓから電力の供給を受ける。また、キャパシターＣ１は、電源電圧Ｖｓと共通電位Ｌ１の間に接続されて、供給電圧が低下したとき、電源電圧Ｖｓの低下を遅らせる役割をする。
【００１１】
出力部１８は、演算部５から演算値を受け取り、この演算値に対応した電圧または電流を出力して、出力部１８に一対の端子（図示しない）を経由して接続された受信計器２２に伝達する。
【００１２】
電源電圧低下検出部１２は、電源電圧Ｖｓが低下して、比較基準電圧Ｅｓ以下となったとき、ノンマスカブル割込み信号ＮＭＩ（以下、「ＮＭＩ信号」という）を制御部６へ、リセット信号ＲＳＴ（以下、「ＲＳＴ信号」という）をプロセッサ８へ出力する。
【００１３】
つぎに、電源電圧Ｖｓが低下したとき、データバックアップ装置２０は、積算データをバックアップデータメモリ９に転送し、データのバックアップ処理を行う。この処理について、電源電圧低下検出部１２の動作とあわせて、図２と図７を用いて説明する。
【００１４】
図２は、電源電圧低下検出部１２における各部のタイミングチャートを表し、図２（ａ）は電源電圧Ｖｓ、図２（ｂ）は、比較部１０の出力であるＮＭＩ信号、図２（ｃ）は、遅延部１１の出力であるＲＳＴ信号のタイミングチャートを表す。図７は、制御部６における、データバックアップ処理のフローチャートである。
【００１５】
図２（ａ）において、時間ｔ０からｔ１の間、電源電圧ＶｓはＶｓ２より大きい。時間ｔ１の後、電源電圧ＶｓはＶｓ２以下になり、ゼロボルトに達する。その後、電源電圧Ｖｓは上昇して、時間ｔ４の後、Ｖｓ２より大きくなる。
【００１６】
比較部１０の出力は、電源電圧Ｖｓが、比較基準電圧Ｅｓより大きい場合、ハイレベル電圧（例えばＶｓ１）になり、Ｅｓ以下の場合、ローレベル電圧（例えばゼロボルト）になる。このため、Ｖｓ２が比較基準電圧Ｅｓと等しい場合、図２（ｂ）において、ＮＭＩ信号電圧は、時間ｔ０からｔ１の間、ハイレベル電圧になり、時間ｔ１からｔ４の間、ローレベル電圧になり、時間ｔ４の後、ハイレベル電圧になる。なお、Ｖｓ１は、電源電圧Ｖｓの通常状態の電圧値である。
【００１７】
遅延部１１は、比較部１０の出力を、所定の時間遅延させたＲＳＴ信号を出力する。このため、図２（ｃ）において、ＲＳＴ信号電圧は、時間ｔ０からｔ２の間、ハイレベル電圧になり、時間ｔ２からｔ５の間、ローレベル電圧になり、時間ｔ５の後、ハイレベル電圧になる。なお、遅延時間は、時間ｔ１からｔ２の間、時間ｔ４からｔ５の間の時間である。
【００１８】
制御部６は、ＮＭＩ信号を受け取り、ＮＭＩ信号がハイレベル電圧からローレベル電圧に変化する時間ｔ１において、割込み処理として、データバックアップ処理を行う。データバックアップ処理について、図７を用いて説明する。
【００１９】
制御部６は、データバックアップ処理に不要なプロセッサ８の機能を停止する（ステップＳ１）。例えば、プロセッサ８内部のタイマー（図示しない）などの機能を停止する。
【００２０】
バックアップデータメモリ９は、転送されたデータを受け取った後、このデータを内部のメモリセルに記憶する動作を行う。そして、この記憶中に、他のデータが転送された場合、バックアップデータメモリ９は、この転送された他のデータを記憶しない。このため、制御部６は、データを転送する前に、バックアップデータメモリ９が記憶中であるか否かを確認して、データを転送可能であるか否かを判断する（ステップＳ２）。
【００２１】
そして、制御部６が、転送することができないと判断したら、ステップＳ２を繰り返す。一方、制御部６が、転送することができると判断したら、ステップＳ３の処理を行う。そして、転送部７は、制御部６の制御信号に基づき、演算データメモリ１３から、バックアップデータを受け取り、これをバックアップデータメモリ９に転送する（ステップＳ３）。
【００２２】
ここで、図２（ｃ）において、ＲＳＴ信号がローレベル電圧となる時間ｔ２からｔ５の間、プロセッサ８はリセットされて、動作しなくなる。このため、ステップＳ１からＳ３の処理は、時間ｔ１からｔ２の間に行うことを必要とする。
【００２３】
そして、データ転送後（ステップＳ３の後）、バックアップデータメモリ９は、転送されたデータを、内部のメモリセルに記憶することにより、データを記憶して、バックアップする。
【００２４】
ここで、図２（ａ）において、Ｖｓ３は、バックアップデータメモリ９の動作可能な電圧であり、電源電圧Ｖｓは、時間ｔ３の後、Ｖｓ３より小さくなる。このため、バックアップデータメモリ９は、データ転送（ステップＳ３）されてから、時間ｔ３までの間に、内部のメモリセルに記憶することを必要とする。
【００２５】
【特許文献１】実公平７−３３４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
バックアップデータメモリ９に転送するデータ量が多い場合、図７のステップＳ３において、長いデータ転送時間（例えば数十ｍｓ）を必要とする。このため、このデータ転送が、時間ｔ２までに終わらないことにより、制御部７は、すべてのデータを転送できず、バックアップできないことが起こりうる。
【００２７】
また、バックアップデータメモリ９の内部メモリセルに記憶する時間は、メモリの種類によって異なる。例えば、不揮発性のＮＶＲＡＭ（ノンボラタイルメモリ）は、短い記憶時間を有するが、不揮発性のＥＥＰＯＭ（電気的に消去とプログラム可能なメモリ）は、ＮＶＲＡＭより、長い記憶時間（例えば数十ｍｓ）を有する。
【００２８】
バックアップデータメモリ９が、現在パラメータデータなどを記憶中のとき、データバックアップ処理が開始された場合、この記憶時間が長ければ、図７のステップＳ２を繰り返す時間が長くなる。このため、バックアップデータメモリ９へのデータ転送までが（図７のステップＳ３まで）、時間ｔ２までに終わらないことにより、すべてのデータを転送できず、バックアップできないことが起こりうる。
【００２９】
また、データ転送後（図７のステップＳ３の後）、バックアップデータメモリ９は、このデータを内部のメモリセルに記憶する。記憶時間が長ければ、時間ｔ３までに、バックアップデータメモリ９内部のメモリセルへの記憶が終わらないことにより、すべてのデータをバックアップできないことが起こりうる。
【００３０】
なお、バックアップを可能とする方法には、キャパシターＣ１の容量値を大きくして、電源電圧Ｖｓが低下する時間（ｔ２、ｔ３）を遅らせることが考えられる。しかし、データバックアップ装置２０が、設置される場所や環境により、例えば、ＩＥＣ６００７９−１１などの本質安全防爆規格を満足する必要のある場所において、キャパシターＣ１の容量値の上限が制限されて、バックアップができないこともある。
【００３１】
本発明の目的は、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、バックアップデータメモリに転送する積算データ量が多い場合、または、バックアップデータメモリ内部のメモリセルへの記憶時間が長い場合において、積算データを記憶してバックアップができる積算データバックアップ装置を提供する。
【課題を解決するための手段】
【００３２】
このような目的を達成するために、請求項１の発明は、
電源電圧が低下したとき、測定値を積算した積算データをメモリに転送する積算データバックアップ装置において、
前記メモリは現在記憶中であるか否かを表すフラグを有し、
前記積算データを前記メモリに転送する周波数を高くする転送周波数変更部と、
前記メモリが転送されたデータを記憶中であるか否かを前記メモリから前記フラグを読み込んで確認して、データを転送可能であるか否かを判断する制御部とを備え、
前記転送周波数変更部は、前記制御部が転送可能であると判断したら前記周波数を高くする、
ことを特徴とする。
【００３３】
請求項２の発明は、請求項１に記載の発明において、
前記積算データを前記メモリに転送する前に、所定の演算および制御処理を進行させるクロックの周波数を低くするクロック周波数変更部を設けた、
ことを特徴とする。
【００３４】
請求項３の発明は、請求項２に記載の発明において、
前記積算データを前記メモリに転送した後に、前記クロックを停止するクロック停止部を設けた、
ことを特徴とする。
【００３５】
請求項４の発明は、
電源電圧が低下したとき、測定値を積算した積算データを、現在記憶中であるか否かを表すフラグを有するメモリに転送する積算データバックアップ方法において、
前記メモリが転送されたデータを記憶中であるか否かを前記メモリから前記フラグを読み込んで確認して、データを転送可能であるか否かを判断する第１ステップと、
前記第１ステップにおいて転送可能であると判断したら、前記積算データを前記メモリに転送する周波数を高くする第２ステップとを有する、
ことを特徴とする。
【発明の効果】
【００３６】
請求項１と４の発明によれば、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、バックアップデータメモリに転送する積算データ量が多い場合において、バックアップデータメモリのフラグを読み込んで確認して、データを転送可能であると判断したら転送周波数を高くして、データ転送時間を短縮することにより、積算データを記憶してバックアップを実現できる。
【００３７】
請求項２と３の発明によれば、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、さらに、バックアップデータメモリ内部のメモリセルへの記憶時間が長い場合において、所定の演算および制御処理を進行させるクロックの周波数を低く、または停止することにより、積算データを記憶してバックアップを実現できる。
【発明を実施するための最良の形態】
【００３８】
［第１の実施例］
第１の実施例について、図１を用いて説明する。本実施例は、バックアップデータメモリへ、データを転送する時間を短縮したものである。図１は、圧力制御や流量制御などのプロセス制御に用いられるフィールド機器の機能を有する積算データバックアップ装置であり、例えば、流量測定値を積算した積算データなどを記憶して、バックアップするものである。なお、フィールド機器には、圧力伝送器、流量計、温度伝送器、レベル計などがある。
【００３９】
データバックアップ装置２７は、演算部５、制御部６、転送部７、バックアップデータメモリ９、電源電圧低下検出部１２、分周部１５、クロック発生部１６、電圧変換部１７などから構成される。
【００４０】
検出部１は、プロセス制御において、圧力、流量、温度やタンク内の液体の高さ（レベル）などに関連する物理量を検出し、電気信号に変換して出力する。検出部１には、圧力を検出する容量式や振動式センサのほかに、流量を検出する渦式や電磁式などのセンサがある。増幅部２は、検出部１の出力信号を受け取り、増幅して出力する。増幅部２は、信号に重畳したノイズを除去することもできる。
【００４１】
駆動部３は、増幅部２から増幅信号を受け取り、検出部１を駆動する駆動信号を、検出部１へ出力する。ＡＤ変換部４は、増幅部２から増幅信号を受け取り、ＡＤ変換（アナログ信号−デジタル信号変換）をして、ＡＤ変換値を出力する。なお、増幅信号が、物理量に関連する周波数を有する矩形波であれば、ＡＤ変換部４は、この周波数を計数するカウンターであってもよく、計数値を出力する。
【００４２】
制御部６は、プログラムメモリ１４からプログラムを読み込んで、プログラムの解析を行い、演算部５に所定の演算処理を行わせるなどの所定の制御処理を行う。
【００４３】
プログラムメモリ１４には、例えばＲＯＭ（リードオンリーメモリ）やフラッシュメモリなどの不揮発性のメモリが使用されて、データバックアップ装置２７の種々の機能などを実行するためのプログラムが格納されている。
【００４４】
演算部５は、制御部６からの制御信号に基ずき、ＡＤ変換値を受け取り、このＡＤ変換値に基づき、圧力値や流量値などを算出する所定の演算処理を行い、この演算値を出力部１８や演算データメモリ１３に出力する。
【００４５】
演算データメモリ１３には、例えば、ＲＡＭ（ランダムアクセスメモリ）などのメモリが使用されて、演算値や演算に使用されるパラメータデータなどが格納される。
【００４６】
また、演算部５は、演算値を表示部１９に出力する。表示部１９は、液晶などの表示器と表示器の駆動部などから構成され、演算部５から受け取った演算値を表示する。
【００４７】
転送部７は、制御部６からの制御信号に基ずき、電源電圧Ｖｓが低下したとき、演算部５により演算された流量測定値を積算した積算データを、バックアップデータメモリ９に転送する。
【００４８】
バックアップデータメモリ９には、例えば、ＮＶＲＡＭやＥＥＰＯＭなどの不揮発性のメモリが使用されて、所定のデータが記憶されてバックアップされる。
【００４９】
なお、プロセッサ２６は、制御部６、演算部５、転送部７などから構成される。制御部６は、クロック周波数変更部２３、クロック停止部２４、転送周波数変更部２５などから構成される。
【００５０】
クロック発生部１６は、水晶発振器などから構成されて、クロックを発生する。分周部１５は、このクロックを受け取り、分周したクロック信号ＣＫを出力する。制御部６、演算部５と転送部７の処理は、クロック信号ＣＫに基づき進行する。
【００５１】
プロセッサ２６は、クロック信号ＣＫを受け取り、プロセッサ２６内部の処理は、クロック信号ＣＫに基づき進行する。プロセッサ２６が受け取ったクロック信号ＣＫが直接に、または、プロセッサ２６内部の第２の分周部（図示しない）において分周されたクロックが、制御部６、演算部５と転送部７に供給される。そして、このクロックに基づき、各部の処理が進行する。
【００５２】
なお、プログラムメモリ１４、演算データメモリ１３と分周部１５などは、プロセッサ２６の内部にあってもよい。
【００５３】
電圧変換部１７は、データバックアップ装置２７の外部にある供給電源２１から、一対の端子（図示しない）を経由して供給電圧を受け取り、この電圧を、データバックアップ装置２７において使用する電源電圧Ｖｓに変換して出力する。
【００５４】
データバックアップ装置２７を構成する各部と各メモリの電源端子と共通電位端子は、電源電圧Ｖｓと共通電位Ｌ１に接続されて、電源電圧Ｖｓから電力の供給を受ける。なお、電圧変換部１７は、電圧値の異なる複数の電圧を出力して、各部と各メモリに電力を供給してもよい。
【００５５】
供給電源２１は、直流電圧電源のほか、交流電圧電源でもよい。供給電源２１の出力が交流電圧の場合には、電圧変換部１７は、受け取った交流電圧を、直流電圧である電源電圧Ｖｓに変換して出力する。
【００５６】
また、電圧変換部１７を設けないで、供給電源２１が出力する直流電圧が、直接に、電源電圧Ｖｓとして使用されてもよい。供給電源２１は、データバックアップ装置２７の内部にあるバッテリーであってもよい。
【００５７】
キャパシターＣ１は、電源電圧Ｖｓと共通電位Ｌ１の間に接続されて、供給電圧が低下したとき、電源電圧Ｖｓの低下を遅らせる役割をする。
【００５８】
出力部１８は、演算部５から演算値を受け取り、この演算値に対応した電圧または電流を出力する。この電圧または電流は、出力部１８に一対の端子（図示しない）を経由して接続された受信計器２２に伝達される。この電圧または電流は、例えば、プロセス制御において用いられる、１から５Ｖ（直流電圧）、または４から２０ｍＡ（直流電流）の範囲内の信号であってもよい。
【００５９】
また、出力部１８は、通信機能を有して、受信計器２２と、演算値やパラメータデータの送受信を行うことができる。通信プロトコルは、例えば、プロセス制御において用いられる、ハート通信プロトコル、フィールドバス通信プロトコルであってもよい。
【００６０】
なお、プロセス制御において用いられる、圧力伝送器、渦流量計や温度伝送器のような２線式フィールド機器の場合、電圧変換部１７は、出力部１８の出力に制御されることにより、演算値に対応した電流を、供給電源２１から受け取ることができる。
【００６１】
電源電圧低下検出部１２は、比較部１０、遅延部１１、比較基準電圧Ｅｓなどから構成される。供給電源２１の出力停止などにより、電源電圧Ｖｓが低下することがある。電源電圧Ｖｓが低下して、比較基準電圧Ｅｓ以下となったとき、比較部１０は、ＮＭＩ信号電圧レベルを変化させて、制御部６へ出力する。
【００６２】
そして、遅延部１１は、ＮＭＩ信号を受け取り、この信号を所定の時間遅延させたＲＳＴ信号を、プロセッサ２６へ出力する。
【００６３】
つぎに、電源電圧Ｖｓが低下したとき、データバックアップ装置２７は、積算データをバックアップデータメモリ９に転送し、データを記憶してバックアップ処理を行う。この処理について、電源電圧低下検出部１２の動作とあわせて、図２と図３を用いて説明する。
【００６４】
図２は、電源電圧低下検出部１２における、各部のタイミングチャートを表し、図２（ａ）は電源電圧Ｖｓ、図２（ｂ）は、比較部１０の出力であるＮＭＩ信号、図２（ｃ）は、遅延部１１の出力であるＲＳＴ信号のタイミングチャートを表す。図３は、制御部６における、データバックアップ処理のフローチャートである。
【００６５】
図２（ａ）において、時間ｔ０からｔ１の間、電源電圧ＶｓはＶｓ２より大きい。時間ｔ１の後、電源電圧ＶｓはＶｓ２以下になり、ゼロボルトに達する。その後、電源電圧Ｖｓは上昇して、時間ｔ４の後、Ｖｓ２より大きくなる。
【００６６】
比較部１０の出力は、電源電圧Ｖｓが、比較基準電圧Ｅｓより大きい場合、ハイレベル電圧（例えばＶｓ１）になり、Ｅｓ以下の場合、ローレベル電圧（例えばゼロボルト）になる。このため、Ｖｓ２が比較基準電圧Ｅｓと等しい場合、図２（ｂ）において、ＮＭＩ信号電圧は、時間ｔ０からｔ１の間、ハイレベル電圧になり、時間ｔ１からｔ４の間、ローレベル電圧になり、時間ｔ４の後、ハイレベル電圧になる。なお、Ｖｓ１は、電源電圧Ｖｓの通常状態の電圧値である。
【００６７】
また、比較部１０が、実公平７−３３４６４号公報の第１図に示すように、Ｖｓを抵抗Ｒ１とＲ２で分圧した電圧を、比較基準電圧Ｅｓと比較する場合には、Ｖｓ２＝（Ｒ１＋Ｒ２）ｘＥｓ／Ｒ２、となる。
【００６８】
遅延部１１は、例えば、実公平７−３３４６４号公報の第１図における、遅延回路１９である。このため、図２（ｃ）において、ＲＳＴ信号電圧は、時間ｔ０からｔ２の間、ハイレベル電圧になり、時間ｔ２からｔ５の間、ローレベル電圧になり、時間ｔ５の後、ハイレベル電圧になる。なお、遅延時間は、時間ｔ１からｔ２の間、時間ｔ４からｔ５の間の時間である。
【００６９】
制御部６は、ＮＭＩ信号を受け取り、ＮＭＩ信号がハイレベル電圧からローレベル電圧に変化する時間ｔ１において、割込み処理として、データバックアップ処理を行う。データバックアップ処理について、図３を用いて説明する。図３は、制御部６における、データバックアップ処理のフローチャートである。
【００７０】
制御部６は、プログラムメモリ１４から、データバックアップ処理についてのプログラムを読み込んで、図３に示す処理を行う。
【００７１】
制御部６は、データバックアップ処理に不要なプロセッサ２６の機能を停止する（ステップＳ４）。例えば、プロセッサ２６内部のタイマー（図示しない）などの機能を停止する。
【００７２】
バックアップデータメモリ９は、転送されたデータを受け取った後、このデータを内部のメモリセルに記憶する動作を行う。そして、この記憶中に、他のデータが転送された場合、バックアップデータメモリ９は、この転送された他のデータを記憶しない。このため、制御部６は、データを転送する前に、バックアップデータメモリ９が、記憶中であるか否かを確認して、データを転送可能であるか否かを判断する（ステップＳ５）。
【００７３】
例えば、バックアップデータメモリ９は、現在記憶中であるか否かを表すフラグを有している。制御部６は、このフラグを、バックアップデータメモリ９から読み込んで、確認することにより、ステップＳ５において、データを転送可能であるか否かを判断することができる。
【００７４】
そして、制御部６が、転送することができないと判断したら、ステップＳ５を繰り返す（転送の待ち状態）。一方、制御部６が、転送することができると判断したら、ステップＳ６の処理を行う。
【００７５】
転送部７が、バックアップデータメモリ９へ、転送データとは別に転送用クロックを出力して、このクロックに同期して、データをシリアルに転送する場合（例えば、ＳＰＩ(Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ)を使用）、制御部６の転送周波数変更部２５は、転送用クロックの周波数を、現在の設定値より高い周波数値（例えば、現在の設定値の２倍または４倍の値）に変更して、転送部７に設定する（ステップＳ６）。
【００７６】
そして、転送部７は、制御部６の制御信号に基づき、演算データメモリ１３から、バックアップデータを受け取り、これをバックアップデータメモリ９に転送する（ステップＳ７）。このステップＳ６とＳ７により、データ転送周波数が高くなり、データ転送時間が短縮される。
【００７７】
また、転送部７が、バックアップデータメモリ９へ、転送用クロックを使用しないで、、データをシリアルに転送する場合（例えば、ＵＡＲＴ(Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ−Ｔｒａｎｓｍｉｔｔｅｒ)を使用）、制御部６の転送周波数変更部２５は、転送データのボーレート値を、現在の設定値より高い値（例えば、現在の設定値の２倍または４倍の値）に変更して、転送部７に設定する（ステップＳ６）。
【００７８】
そして、転送部７は、制御部６の制御信号に基づき、演算データメモリ１３から、バックアップデータを受け取り、これをバックアップデータメモリ９に転送する（ステップＳ７）。このステップＳ６とＳ７により、データ転送周波数（ボーレート）が高くなり、データ転送時間が短縮される。
【００７９】
また、データをシリアルに転送する場合、クロック信号ＣＫの周波数を高くすることにより、この周波数値に対応して、転送部７における前記転送用クロックの周波数値や前記ボーレート値を高くすることができる。このため、制御部６のクロック周波数変更部２３は、分周部１５の分周比を変更して、クロック信号ＣＫの周波数を変更前の周波数より高くすることにより、データ転送周波数が高くなり、データ転送時間が短縮される。
【００８０】
なお、制御部７は、前述したプロセッサ２６内部の第２の分周部（図示しない）の分周比を変更しても、同様のことが行える。
【００８１】
また、転送部７が、バックアップデータメモリ９へ、転送データをパラレルに転送する場合（例えば、転送部７とバックアップデータメモリ９を、データバス（図示しない）により接続する）、転送部７は、複数回繰り返して、データを転送することがある。このとき、制御部６のクロック周波数変更部２３は、分周部１５の分周比を変更して、クロック信号ＣＫの周波数を変更前の周波数より高くすることにより、複数回繰り返してデータを転送する処理時間が短縮されて、データ転送時間が短縮される。
【００８２】
なお、制御部７は、前述したプロセッサ２６内部の第２の分周部（図示しない）の分周比を変更しても、同様のことが行える。
【００８３】
つぎに、図２（ｃ）において、ＲＳＴ信号がローレベル電圧となる時間ｔ２からｔ５の間、プロセッサ２６はリセットされて、動作しなくなる。このため、ステップＳ４からＳ７の処理は、時間ｔ１からｔ２の間に行うことを必要とする。
【００８４】
そして、データ転送後（ステップＳ７の後）、バックアップデータメモリ９は、転送されたデータを、内部のメモリセルに記憶することにより、データを記憶して、バックアップする。
【００８５】
ここで、図２（ａ）において、Ｖｓ３は、バックアップデータメモリ９の動作可能な電圧であり、電源電圧Ｖｓは、時間ｔ３の後、Ｖｓ３より小さくなる。このため、バックアップデータメモリ９は、データ転送（ステップＳ７）されてから、時間ｔ３までの間に、内部のメモリセルに記憶することを必要とする。
【００８６】
つぎに、図２（ｃ）において、時間ｔ５の後、ＲＳＴ信号はハイレベル電圧となり、プロセッサ２６は初期動作を含めた動作を開始する。そして、転送部７は、制御部６の制御信号に基づき、バックアップデータメモリ９からバックアップしたデータなどを受け取り、受け取ったデータを演算データメモリ１３に格納する。
【００８７】
本実施例によって、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、バックアップデータメモリに転送する積算データ量が多い場合において、データ転送時間を短縮することにより、積算データを記憶してバックアップを実現できる。
【００８８】
［第２の実施例］
第２の実施例について、図４を用いて説明する。本実施例は、第１の実施例に加えて、クロックの周波数を低くしたものである。図４は、制御部６における、データバックアップ処理のフローチャートである。なお、第１の実施例と同様に、データバックアップ装置２７は、図１の構成からなり、図２のように動作する。
【００８９】
第１の実施例と同様に、制御部６は、ＮＭＩ信号を受け取り、ＮＭＩ信号がハイレベル電圧からローレベル電圧に変化する時間ｔ１において、割込み処理として、データバックアップ処理を開始する。
【００９０】
図３のステップＳ４と同様に、制御部６は、データバックアップ処理に不要なプロセッサ２６の機能を停止する（ステップＳ８）。
【００９１】
ここで、例えば前述したＥＥＰＲＯＭのように、バックアップデータメモリ９内部のメモリセルに記憶する時間が長い（例えば数十ｍｓ）ことがある。このとき、バックアップデータメモリ９が、現在パラメータデータなどを記憶中のとき、データバックアップ処理が開始された場合、記憶時間が長ければ、図３のステップＳ５と同じ処理を行うステップＳ１０を繰り返す時間（転送の待ち時間）が長くなり、データをバックアップできないことが起こりうる。
【００９２】
これを防止するため、制御部６は、ステップＳ１０の前に、ステップＳ９を行う。ステップＳ９において、制御部６のクロック周波数変更部２３は、クロックの分周比を、現在の設定値より小さい分周比（例えば、現在の設定値の１／２または１／４の値）に変更して、分周部１５に設定することにより、クロック信号ＣＫの周波数を低くする（例えば、周波数を１／２または１／４に低くする）。そして、クロック信号ＣＫに基づき、所定の演算および制御処理が進行する演算部５および制御部６の消費電力が低下するため、電源電圧Ｖｓの低下が遅くなる。
【００９３】
このため、ステップＳ９の後、ステップＳ１０を繰り返す時間が長くても、電源電圧Ｖｓの低下の遅れにより、時間ｔ２までにデータ転送を終わらせることができて（ステップＳ１２）、バックアップデータメモリ９にデータを記憶してバックアップすることができる。なお、ステップＳ１１とＳ１２は、図３におけるステップＳ６とＳ７と同じである。
【００９４】
なお、制御部６のクロック周波数変更部２３は、前述したプロセッサ２６内部の第２の分周部（図示しない）の分周比を変更して、クロックの周波数を低くすることができる。このため、演算部５および制御部６の消費電力が低下するため、電源電圧Ｖｓの低下が遅くなる。
【００９５】
本実施例によって、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、第１の実施例に加えて、バックアップデータメモリ内部のメモリセルへの記憶時間が長い場合において、所定の演算および制御処理を進行させるクロックの周波数を低くすることにより、積算データを記憶してバックアップを実現できる。
【００９６】
［第３の実施例］
第３の実施例について、図５を用いて説明する。本実施例は、第２の実施例に加えて、クロックを停止したものである。図５は、制御部６における、データバックアップ処理のフローチャートである。なお、第２の実施例と同様に、データバックアップ装置２７は、図１の構成からなり、図２のように動作する。
【００９７】
第２の実施例と同様に、制御部６は、ＮＭＩ信号を受け取り、ＮＭＩ信号がハイレベル電圧からローレベル電圧に変化する時間ｔ１において、割込み処理として、データバックアップ処理を開始する。
【００９８】
図５のステップＳ１３からＳ１７は、図４のステップＳ８からＳ１２と同じである。
【００９９】
データ転送後（ステップＳ１７の後）、バックアップデータメモリ９は、このデータを内部のメモリセルに記憶する。しかし、第２の実施例と同様に、バックアップデータメモリ９の記憶時間が長い場合、データをバックアップできないことが起こりうる。
【０１００】
これを防止するため、制御部６は、ステップＳ１７の後に、ステップＳ１８を行う。ステップＳ１８において、制御部６のクロック停止部２４は、分周部１５の出力を停止することにより、クロック信号ＣＫを停止する。そして、クロック信号ＣＫに基づき、所定の演算および制御処理が進行する演算部５および制御部６の消費電力が低下するため、電源電圧Ｖｓの低下が遅くなる。
【０１０１】
このため、データ転送後（ステップＳ１７の後）、電源電圧Ｖｓの低下の遅れにより、バックアップデータメモリ９が、データを記憶してバックアップすることができる。
【０１０２】
なお、制御部６のクロック停止部２４は、前述したプロセッサ２６内部の第２の分周部（図示しない）の出力を停止して、クロックを停止させることができる。このため、演算部５および制御部６の消費電力が低下するため、電源電圧Ｖｓの低下が遅くなる。
【０１０３】
本実施例によって、電源電圧が低下したとき、積算データを記憶する積算データバックアップ装置に関し、第２の実施例に加えて、バックアップデータメモリ内部のメモリセルへの記憶時間が長い場合において、所定の演算および制御処理を進行させるクロックの周波数を低くおよび停止することにより、積算データを記憶してバックアップを実現できる。
【０１０４】
図１において、フィールド機器の機能を有する積算データバックアップ装置について説明したが、他の機能を有する積算データバックアップ装置であってもよい。例えば、電気設備や工場などの使用電力を測定する電力測定装置に設けられた積算データバックアップ装置は、電力測定値を積算した積算データをバックアップすることができる。また、バックアップデータメモリ９は、ＥＥＰＲＯＭやＮＶＲＡＭのほか、フラッシュメモリ、誘電体式メモリ、磁気式メモリや光式メモリなどであってもよい。
【０１０５】
なお、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲で、さらに多くの変更および変形を含むものである。
【図面の簡単な説明】
【０１０６】
【図１】本発明を適用したデータバックアップ装置の構成図である。
【図２】本発明を適用した電源電圧低下検出部のタイミングチャートである。
【図３】本発明を適用したデータバックアップ処理のフローチャートである。
【図４】本発明を適用したデータバックアップ処理のフローチャートの他の例である。
【図５】本発明を適用したデータバックアップ処理のフローチャートの他の例である。
【図６】背景技術におけるデータバックアップ装置の構成図である。
【図７】背景技術におけるデータバックアップ処理のフローチャートである。
【符号の説明】
【０１０７】
５  演算部
６  制御部
７  転送部
９  バックアップデータメモリ
１０  比較部
１１  遅延部
１２  電源電圧低下検出部
１３  演算データメモリ
１４  プログラムメモリ
１５  分周部
１６  クロック発生部
１７  電圧変換部
２３  クロック周波数変更部
２４  クロック停止部
２５  転送周波数変更部
２６  プロセッサ
２７  データバックアップ装置
Ｖｓ  電源電圧
ＮＭＩ  ノンマスカブル割込み信号
ＲＳＴ  リセット信号
ＣＫ  クロック信号
Ｅｓ  比較基準電圧
【図１】
0005276804.tif 000002
【図２】
0005276804.tif 000003
【図３】
0005276804.tif 000004
【図４】
0005276804.tif 000005
【図５】
0005276804.tif 000006
【図６】
0005276804.tif 000007
【図７】
0005276804.tif 000008