(57)【特許請求の範囲】
【請求項１】
ＥＬ素子を有する画素がマトリックス状に配置された表示画面と、
ソース信号線の一端と接続され、第３の電圧である映像信号電圧を前記ソース信号線の一端へ出力するソースドライバ回路と、
前記画素行を選択するゲートドライバ回路と、
予め定めた第２の電圧と第４の電圧（但し、第４の電圧は前記第２の電圧より低い電圧である）を印加する電源回路と、
を有するＥＬ表示装置において、
前記画素には、前記ＥＬ素子に電流を供給する駆動用トランジスタと、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタと、第４のスイッチトランジスタと、第５のスイッチトランジスタと、第１のコンデンサと、第２のコンデンサが形成されており、
前記駆動用トランジスタはゲート端子と第１の端子と第２の端子を有し、
前記第１のスイッチトランジスタの第１の端子は、第１の電圧（但し、前記第１の電圧は、−５Ｖ以上ＧＮＤ電圧以下である）が印加された配線と接続され、前記第１のスイッチトランジスタの第２の端子は、前記駆動用トランジスタと接続され、
前記第１のスイッチトランジスタの第１の端子は第１の電圧が印加され、前記第１のスイッチトランジスタの第２の端子は、前記第１のスイッチトランジスタがオン状態の時に前記第１の電圧を前記駆動用トランジスタのゲート端子に印加できるように接続され、
前記第２のスイッチトランジスタの第１の端子は、前記駆動用トランジスタの第１の端子と接続され、前記第２のスイッチトランジスタの第２の端子は、前記駆動用トランジスタのゲート端子と接続され、
前記第３のスイッチトランジスタの第１の端子は、前記ソース信号線と接続され、前記第３のスイッチトランジスタの第２の端子は、前記駆動用トランジスタの第２の端子と接続され、
前記第４のスイッチトランジスタの第１の端子は、前記駆動用トランジスタの第１の端子と接続され、前記第４のスイッチトランジスタの第２の端子は、前記ＥＬ素子の一方の端子と接続され、
前記ＥＬ端子の他方の端子が前記第４の電圧を出力する前記電源回路の端子に接続され、
前記第５のスイッチトランジスタの第１の端子は、前記第２の電圧を出力する前記電源回路の端子に接続された配線と接続され、前記第５のスイッチトランジスタの第２の端子は、前記駆動用トランジスタの第２の端子と接続され、
前記第１のコンデンサは、前記第２の電圧を出力する前記電源回路の端子に接続された前記配線と前記駆動用トランジスタの第２の端子の間、又は、前記第３のスイッチトランジスタの第２の端子と前記第３のスイッチトランジスタのゲート端子の間に形成され、
前記第２のコンデンサの一端は、前記第２の電圧を出力する前記電源回路の端子に接続された前記配線に接続され、他端は前記駆動用トランジスタのゲート端子と前記第１のスイッチトランジスタの第２の端子にそれぞれ接続され、
第１の期間に、前記第２のスイッチトランジスタと第３のスイッチトランジスタと第４のスイッチトランジスタはオフ状態にし、前記第１のスイッチトランジスタと前記第５のスイッチトランジスタをオン状態にし、前記第１の電圧を前記第２のコンデンサの他端に印加して前記第２のコンデンサを初期化し、
第１の期間後の第２の期間に、前記第１のスイッチトランジスタと前記第４のスイッチトランジスタと前記第５のスイッチトランジスタをオフ状態にし、前記第２のスイッチトランジスタ及び前記第３のスイッチトランジスタをオン状態にし、前記第３の電圧を前記第１のコンデンサの一端に印加するとともに、前記第３の電圧を前記駆動用トランジスタの第２端子に印加し、
前記第２の期間後の第３の期間に、前記第２のスイッチトランジスタをオン状態にし、前記第１のスイッチトランジスタと前記第３のスイッチトランジスタと第４のスイッチトランジスタと第５のスイッチトランジスタをオフ状態にし、前記第１のコンデンサから前記第３の電圧を、前記駆動用トランジスタの第２端子に印加し、
前記第３の期間後の第４の期間に、前記第４のスイッチトランジスタと前記第５のスイッチトランジスタをオン状態にし、前記第１のスイッチトランジスタと前記第２のスイッチトランジスタと前記第３のスイッチトランジスタをオフ状態にして、前記ＥＬ素子を発光させる、
ことを特徴とするＥＬ表示装置。
【請求項２】
前記第２のスイッチトランジスタは、マルチゲート構造である、
ことを特徴とする請求項１に記載のＥＬ表示装置。
【請求項３】
前記第１のコンデンサが、前記第２の電圧が印加された配線と前記駆動用トランジスタの第２の端子の間に形成されている場合に、
前記第３のスイッチトランジスタのゲート端子と、前記駆動用トランジスタのゲート端子間に第３のコンデンサが形成されている、
ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
【請求項４】
前記第４のスイッチトランジスタをオンオフ制御することにより、前記表示画面に、帯状の非表示領域を表示するとともに、前記非表示領域を、前記ゲートドライバ回路の操作方向に移動させる、
ことを特徴とする請求項１乃至３のいずれか一項に記載のＥＬ表示装置。
【請求項５】
任意の画素の前記第１のスイッチトランジスタのゲート端子は、前記任意の画素より前の画素行の画素の第２のスイッチトランジスタのゲート端子と、共通のゲート信号線に接続されている、
ことを特徴とする請求項１乃至４のいずれか一項にＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）を用いた、ＥＬ表示装置（有機発光表示装置）に関するものである。
【背景技術】
【０００２】
電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示装置は、各画素に発光素子を有する自発光型である。ＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
【０００３】
有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネル（有機発光素子パネル）は、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、特許文献１，２に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
有機ＥＬ表示パネルは、低温あるいは高温ポリシリコンからなるトランジスタアレイを用いてパネルを構成する。しかし、有機ＥＬ素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。
【０００５】
ＥＬ素子１５に電流を供給する駆動用トランジスタ１１ａに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタ１１ａは５０％以上の特性バラツキがある。そのために、駆動用トランジスタの特性バラツキが表示ムラとして表示され、画像表示品位を低下させていた。
【課題を解決するための手段】
【０００６】
本発明は、ＥＬ素子を有する画素がマトリックス状に配置された表示画面と、ソース信号線の一端と接続され、第３の電圧である映像信号電圧を前記ソース信号線の一端へ出力するソースドライバ回路と、前記画素行を選択するゲートドライバ回路と、予め定めた第２の電圧と第４の電圧（但し、第４の電圧は前記第２の電圧より低い電圧である）を印加する電源回路と、を有するＥＬ表示装置において、前記画素には、前記ＥＬ素子に電流を供給する駆動用トランジスタと、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタと、第４のスイッチトランジスタと、第５のスイッチトランジスタと、第１のコンデンサと、第２のコンデンサが形成されており、前記駆動用トランジスタはゲート端子と第１の端子と第２の端子を有し、前記第１のスイッチトランジスタの第１の端子は、第１の電圧（但し、前記第１の電圧は、−５Ｖ以上ＧＮＤ電圧以下である）が印加された配線と接続され、前記第１のスイッチトランジスタの第２の端子は、前記駆動用トランジスタと接続され、前記第１のスイッチトランジスタの第１の端子は第１の電圧が印加され、前記第１のスイッチトランジスタの第２の端子は、前記第１のスイッチトランジスタがオン状態の時に前記第１の電圧を前記駆動用トランジスタのゲート端子に印加できるように接続され、前記第２のスイッチトランジスタの第１の端子は、前記駆動用トランジスタの第１の端子と接続され、前記第２のスイッチトランジスタの第２の端子は、前記駆動用トランジスタのゲート端子と接続され、前記第３のスイッチトランジスタの第１の端子は、前記ソース信号線と接続され、前記第３のスイッチトランジスタの第２の端子は、前記駆動用トランジスタの第２の端子と接続され、前記第４のスイッチトランジスタの第１の端子は、前記駆動用トランジスタの第１の端子と接続され、前記第４のスイッチトランジスタの第２の端子は、前記ＥＬ素子の一方の端子と接続され、前記ＥＬ端子の他方の端子が前記第４の電圧を出力する前記電源回路の端子に接続され、前記第５のスイッチトランジスタの第１の端子は、前記第２の電圧を出力する前記電源回路の端子に接続された配線と接続され、前記第５のスイッチトランジスタの第２の端子は、前記駆動用トランジスタの第２の端子と接続され、前記第１のコンデンサは、前記第２の電圧を出力する前記電源回路の端子に接続された前記配線と前記駆動用トランジスタの第２の端子の間、又は、前記第３のスイッチトランジスタの第２の端子と前記第３のスイッチトランジスタのゲート端子の間に形成され、前記第２のコンデンサの一端は、前記第２の電圧を出力する前記電源回路の端子に接続された前記配線に接続され、他端は前記駆動用トランジスタのゲート端子と前記第１のスイッチトランジスタの第２の端子にそれぞれ接続され、第１の期間に、前記第２のスイッチトランジスタと第３のスイッチトランジスタと第４のスイッチトランジスタはオフ状態にし、前記第１のスイッチトランジスタと前記第５のスイッチトランジスタをオン状態にし、前記第１の電圧を前記第２のコンデンサの他端に印加して前記第２のコンデンサを初期化し、第１の期間後の第２の期間に、前記第１のスイッチトランジスタと前記第４のスイッチトランジスタと前記第５のスイッチトランジスタをオフ状態にし、前記第２のスイッチトランジスタ及び前記第３のスイッチトランジスタをオン状態にし、前記第３の電圧を前記第１のコンデンサの一端に印加するとともに、前記第３の電圧を前記駆動用トランジスタの第２端子に印加し、前記第２の期間後の第３の期間に、前記第２のスイッチトランジスタをオン状態にし、前記第１のスイッチトランジスタと前記第３のスイッチトランジスタと第４のスイッチトランジスタと第５のスイッチトランジスタをオフ状態にし、前記第１のコンデンサから前記第３の電圧を、前記駆動用トランジスタの第２端子に印加し、前記第３の期間後の第４の期間に、前記第４のスイッチトランジスタと前記第５のスイッチトランジスタをオン状態にし、前記第１のスイッチトランジスタと前記第２のスイッチトランジスタと前記第３のスイッチトランジスタをオフ状態にして、前記ＥＬ素子を発光させる、ことを特徴とするＥＬ表示装置である。
【発明の効果】
【０００７】
本発明は、オフセットキャンセルする電圧を保持するコンデンサを各画素に有しているため、したがって、画素にソース信号線に印加した映像信号電圧Ｖｄａｔａを印加した状態でなくても、画素の駆動用トランジスタ１１ａのオフセットキャンセルを実現できる。そのため、映像書込期間から独立して、オフセットキャンセル期間を確保できるので、十分に駆動用トランジスタをオフセットキャンセルすることができ、駆動用トランジスタ１１ａの特性バラツキを補償し、特性表示ムラのない画像表示を実現できる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明のＥＬ表示装置の画素構成である。また、図３は、画素１６がマトリックス状に配置された表示領域３１に、ゲートドライバ回路１２およびソースドライバＩＣ１４が接続された構成図である。
【０００９】
ゲートドライバ回路１２には、クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）などは、アップダウン信号（ＵＰ）が印加される。クロック信号（ＣＬＫ）は、水平同期信号（ＨＤ）に同期している。また、必要に応じて、ＥＬ表示装置内に内蔵する発振モジュールでクロック信号（ＣＬＫ）を発生させる。スタート信号（ＳＴ２）を制御することにより、点灯率制御を実現できる。クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）、アップダウン信号（ＵＰ）などゲートドライバ回路１２に印加する信号は、ソースドライバＩＣ１４で発生し、アレイ基板に形成したレベルシフタ回路でレベルシフトしてゲートドライバ回路１２に印加される。
【００１０】
点灯率にあわせてＥＬ表示装置で表示する階調数を変化させることが好ましい。例えば、点灯率が５０％以上では、フル階調の１／２の範囲（１０２４階調の場合は、５１２階調）で、画像を表示し、５０％以下では、フル階調の範囲で画像を表示する。
【００１１】
なお、点灯率とは、ｄｕｔｙ駆動などピーク電流を抑制しないノーマルの駆動方式において、最大階調での白ラスター表示を１００％とした割合である。したがって、黒ラスター表示では点灯率は０％である。
【００１２】
クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路１２のシフトレジスタ回路内を移動する。アップダウン信号は、画面の上下反転切換信号である。シフトレジスタ回路内のスタートパルス位置にしたがって、ゲート信号線１７が選択される（ゲート信号線１７にオン電圧（ＶＧＬ）が印加される）。
【００１３】
一例としてカソード電圧Ｖｓｓは、−４．５Ｖ〜−１．０Ｖであり、アノード電圧Ｖｄｄは、３．５Ｖ〜７．０Ｖである。Ｖｓｓ、Ｖｄｄ、ＶＧＨ、ＶＧＬなどは電源回路から供給され、必要に応じて各電圧の値は変更設定される。
【００１４】
図１において、画素１６は、２つのコンデンサ１９ａ、１９ｂと５つのスイッチ用トランジスタ（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）と１つの駆動用トランジスタ１１ａで構成される。トランジスタ１１ｂは、トランジスタ１１ａをダイオード接続（Diode-connected）させて、閾値電圧を補償するための閾値電圧補償トランジスタである。トランジスタ１１ｆは、コンデンサ１９ａを初期化させるためリセット電圧Ｖｒｓｔを印加するための初期化トランジスタである。トランジスタ１１ｄは、ＥＬ素子１５の発光を制御するためのトランジスタである。
【００１５】
スイッチ用トランジスタ１１ｂ、１１ｆはオフリークと小さくする必要があるため、ディアルゲート以上の複数ゲート構成にする。ただし、スイッチ用トランジスタ１１ｂ、１１ｆのオフ特性が十分である場合は、シングルゲート構成であってもよい。
【００１６】
コンデンサ１９ａは、駆動トランジスタ１１ａのゲート端子の電位を保持する保持用のコンデンサである。コンデンサ１９ｂは、ソース信号線１８に印加され、画素１６に印加された映像信号を画素１６内で保持するものである。
【００１７】
スイッチ用トランジスタ１１ｃは、ゲート信号線１７ａにゲート電極が接続され、ソース信号線１８にソース電極が接続され、ゲートドライバ回路１２ａからの選択信号によりオンオフ制御される。
【００１８】
駆動トランジスタ１１ａは、トランジスタ１１ｃのドレイン電極にソース電極が接続される。閾値電圧補償トランジスタ１１ｂのソースまたはドレイン電極と、コンデンサ１９ａの第１の端子が共通接続され、駆動用トランジスタ１１ａのゲート電圧が決定される。したがって、駆動用トランジスタ１１ａは、ゲート電極に印加された電圧に相当する駆動電流を生成する。
【００１９】
閾値電圧補償トランジスタ１１ｂは、前記駆動トランジスタ１１ａのゲート電極とソース電極との間に接続され、ゲート信号線１７ｃに印加されるスキャン信号に応答して駆動用トランジスタ１１ａをダイオード接続させる。したがって、前記スキャン信号によって駆動用トランジスタ１１ａは、ダイオードのような状態になり、駆動用トランジスタ１１ａのゲート端子に電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］が印加され、これは、前記駆動用トランジスタ１１ａのゲート電圧となる。なお、電圧Ｖｄａｔａは、ソースドライバＩＣ１４がソース信号線１８に出力された映像信号である。また、Ｖｔｈでは、駆動用トランジスタ１１ａに閾値電圧である。
【００２０】
初期化トランジスタ１１ｆは、リセット電圧ラインＶｒｓｔとコンデンサ１９ａの第１の端子との間に接続され、ゲート信号線１７ｄのスキャン信号に応答して、前記コンデンサ１９ａに充填された電荷は前記リセット電圧ラインＶｒｓｔを介して放電させることによって、前記コンデンサ１９ａを初期化させる。
【００２１】
トランジスタ１１ｅは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのソース電極との間に接続され、ゲート電極に接続したゲート信号線１７ｂを介して伝達される発光制御信号によりオンとなり、第１の電源電圧Ｖｄｄを前記駆動用トランジスタ１１ａのソース電極に印加する。
【００２２】
トランジスタ１１ｄは、駆動用トランジスタ１１ａとＥＬ素子１５との間に接続され、ゲート電極に接続した前記ゲート信号線１７ｂを介して伝達される発光制御信号に応答して前記駆動用トランジスタ１１ａで生成される前記駆動電流を前記ＥＬ素子１５に伝達する。
【００２３】
コンデンサ１９ａは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのゲート電極との間に接続され、第１の電源電圧Ｖｄｄと前記駆動用トランジスタ１１ａのゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］の電圧差に該当する電荷を１フレームの間に維持する。
【００２４】
なお、ゲート信号線１７に印加される電圧は、オフ電圧（ＶＧＨ）とオン電圧（ＶＧＬ）であり、ＶＧＨ電圧の印加により、スイッチ用トランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオフし、ＶＧＬ電圧の印加により、スイッチ用トランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオンする。ただし、図３に図示するように、ＶＧＨ電圧は、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂで共通であるば、ＶＧＬ電圧は、ゲートドライバ回路１２ａでは、ＶＧＬ１とし、ゲートドライバ回路１２ｂでは、ＶＧＬ２としている。つまり、ゲートドライバ回路１２ａと１２ｂでは、オン電圧を異ならせている。
【００２５】
したがって、ゲート信号線１７ａ、ゲート信号線１７ｃに印加されるオン電圧はＶＧＬ１であり、ゲート信号線１７ｂ、ゲート信号線１７ｄに印加されるオン電圧はＶＧＬ２である。また、ＶＧＬ１＞ＶＧＬ２なる関係となるように設定されている。なお、ゲート信号線１７ａに印加されるＶＧＨとゲート信号線１７ｄに印加されるＶＧＨとを異ならせてもよい。
【００２６】
なお、本発明実施例において、駆動用トランジスタ１１ａはＰチャンネルトランジスタたがこれに限定するものでなく、Ｎチャンネルトランジスタであってもよい。この場合は、オン電圧がＶＧＨとなり、オフ電圧がＶＧＬとなる。また、また、駆動用トランジスタ１１ａのソース端子はアノード電圧Ｖｄｄと接続されているとして説明するが、これに限定するものではない。例えば、カソード電圧Ｖｓｓあるいはグランド電圧ＧＮＤに接続されていてもよい。また、コンデンサ１８は、トランジスタ１１のゲート絶縁膜容量によるコンデンサで代用してもよい。
【００２７】
ゲートドライバ回路１２ａには、ゲート信号線１７ａを選択するスタートパルスＳＴ１、ゲート信号線１７ｃを選択するスタートパルスＳＴ２、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。ＵＤは、ゲートドライバ回路１２ａ内のスタートパルスの上下シフトレジスタ方向を切り替える信号である。ゲートドライバ回路１２ｂには、ゲート信号線１７ｂを選択するスタートパルスＳＴ３、ゲート信号線１７ｄを選択するスタートパルスＳＴ４、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。なお、必要に応じて、ゲートドライバ回路１２には、イネーブル制御端子を付加することが好ましい。ゲートドライバ回路１２内には、シフトレジスタ回路が形成されており、スタートパルスをクロック信号（ＣＬＫ）に同期して順次シフトさせ、選択するゲート信号線１７位置を変化させる。
【００２８】
図２は、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄに印加される駆動電圧、ソース信号線１８の映像信号電圧、ＥＬ素子１５の発光状態を示す。
【００２９】
なお、図２では、説明を容易にするため、オフ電圧をＶＧＨとし、オン電圧をＶＧＬとする。また、ソース信号線１８に印加される電圧Ｖｄａｔａは、グランド電圧（ＧＮＤ）＝０Ｖとし、アノード電圧Ｖｄｄ以下としている。なお、１Ｈとは１水平走査期間である。また、図２は模式的なものであり、１Ｈが数Ｈとしてもよく、１Ｈは１Ｈより短い期間としてもよい。なお、ＶＧＨ電圧は、Ｖｄｄ電圧よりも０．５Ｖ以上３．０Ｖ以下の電圧に設定される。
【００３０】
画素１６には、１ｔからａｔの期間に、ゲート信号線１７ｄにオン電圧が印加される。オン電圧（ＶＧＬ）の印加により、トランジスタ１１ｆがオンし、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加される（ａ点）。
【００３１】
リセット電圧Ｖｒｓｔの印加により、駆動用トランジスタ１１ａは、リセット状態になる。なお、リセット電圧Ｖｒｓｔは、ＧＮＤ電圧以下−５（Ｖ）以上の電圧に設定すべきである。また、リセット電圧Ｖｒｓｔは、映像信号電圧Ｖｄａｔａに対応して変化させてもよい。例えば、映像信号の階調番号に対応させてリセット電圧Ｖｒｓｔを変化させる。また、リセット電圧Ｖｒｓｔは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像信号電圧で変化させてもよい。ＲＧＢで映像信号の振幅が異なるからである。この場合は、階調番号に対応せず、各ＲＧＢで固定のリセット電圧Ｖｒｓｔを設定してもよい。また、リセット電圧Ｖｒｓｔは、表示画面で消費される電流に対応させて変化させてもよい。
【００３２】
ゲート信号線１７ｃは、リセット電圧Ｖｒｓｔの印加後（ａｔ）、オン電圧が印加される。オン電圧（ＶＧＬ）を印加する期間は、１Ｈ以上としているが、これに限定するものではなく、１Ｈ以下の期間であってもよい。少なくともゲート信号線１７ｃにオン電圧（ＶＧＬ）を印加する期間は、ゲート信号線１７ａにオン電圧（ＶＧＬ）を印加する期間よりも長くする。また、オーバーラップさせる。なお、リセット電圧Ｖｒｓｔの印加時間は、２μｓｅｃ以上に時間を確保することが好ましい。
【００３３】
ゲート信号線１７ａオン電圧（ＶＧＬ）を印加することにより、スイッチ用トランジスタ１１ｃがオンし、ソース信号線１８に印加したＶｄａｔａがコンデンサ１９ｂ印加される。ａ点に印加されて映像信号Ｖｄａｔａは、スイッチ用トランジスタ１１ｂがオンしている期間保持される。
【００３４】
なお、図２に図示するゲート信号線１７ａの斜線部は、オン電圧（ＶＧＬ）を印加してもオフ電圧（ＶＧＨ）を印加してもよい。
【００３５】
スイッチ用トランジスタ１１ｃ、スイッチ用トランジスタ１１がオンすることにより、ソース信号線１８から、駆動用トランジスタのおよびトランジスタ１１ｂのチャンネル間のパスが発生し、コンデンサ１１ａに電荷が充電される。Ｖｄａｔａの印加により、駆動用トランジスタ１１ａは、Ｖｄａｔａに対応する電流を流すように、ゲート端子ｂ点の電位を変化させ、変化後の電圧が、コンデンサ１９ａに保持される。この動作により、駆動用トランジスタ１１ａのオフセットがキャンセルされる。コンデンサ１９ｂの電位は１フレームの期間保持される。
【００３６】
以上のオフセットキャンセルの動作後、ゲート信号線１７ｂにオン電圧が印加され、スイッチ用トランジスタ１１ｅがオンし、Ｖｄｄ電圧が駆動用トランジスタ１１ａのソース端子に供給される。また、スイッチ用トランジスタ１１ｄがオンし、駆動用トランジスタ１１ａからＥＬ素子１５の駆動用電流がＥＬ素子１５に供給される。ＥＬ素子１５は、印加された電流により発光する。
【００３７】
ゲート信号線１７ｂには、オン電圧またはオフ電圧が印加され、オンオフ電圧に同期してＥＬ素子１５に電流が供給される。このオンオフ電圧の印加状態に同期してＥＬ素子は発光または消灯する。
【００３８】
ＥＬ素子１５が発光または消灯している動作時（電圧プログラム時以外の期間、３ｔ〜の期間）では、トランジスタ１１ｂはオープン状態である。この時、トランジスタ１１ａのソース端子は、ＥＬ素子１５が発光しているときは、アノード電圧Ｖｄｄ（トランジスタ１１ｅのチャンネル電圧降下は無視する）が印加されている。ＥＬ素子１５が消灯時は、トランジスタ１１ｅおよびトランジスタ１１ｄをオープン状態にされる。このＥＬ素子１５が消灯時は、駆動用トランジスタ１１ａのソース端子は、コンデンサ１９ｂによりほぼ、アノード電位Ｖｄｄに保持されている。したがって、トランジスタ１１ａの電位安定度がよい。もちろん、ＥＬ素子１５の点灯および消灯は、トランジスタ１１ｄをｄｕｔｙ制御（トランジスタ１１ｄなどをオンオフさせて、表示画面３１に帯状の非表示領域を発生し、前記非表示領域を画面３１の上下方向に、フレーム周期に同期して画像表示させる）してもよい。
【００３９】
図１０は、図１の変形例である。コンデンサ１９ｂの一端子は、ゲート信号線１７ａに接続されている。ゲート信号線１７ａには、オン電圧（ＶＧＬ）またはオフ電圧（ＶＧＨ）が印加されるが、映像信号電圧を画素１６に書き込んだ後（電圧プログラム時以降）以外の期間は、オフ電圧（ＶＧＨ）が印加されている。したがって、コンデンサ１９ｂは一定の電荷を保持して安定である。
【００４０】
図１１は、図１の変形例である。コンデンサ１９ｂの一端子は、ゲート信号線１７ｂに接続されている。ゲート信号線１７ｂには、オン電圧（ＶＧＬ）またはオフ電圧（ＶＧＨ）が印加される。しかし、映像信号電圧を画素１６に書込み時（電圧プログラム時）の期間は、オフ電圧（ＶＧＨ）が印加される。したがって、コンデンサ１９ｂは一定の電荷を保持して安定状態を維持されている。
【００４１】
なお、図１１において、コンデンサ１９ｂの一端子は、ゲート信号線１７ｂと接続するとしたが、これに限定するものではなく、ゲート信号線１７ｄと接続してもよい。ゲート信号線１７ｄには、リセット電圧Ｖｒｓｔを印加するときだけ、オン電圧（ＶＧＬ）が印加される。しかし、他の期間には、オフ電圧（ＶＧＨ）が印加される。オフ電圧（ＶＧＨ）が印加される。したがって、コンデンサ１９ｂは一定の電荷を保持して安定状態を維持されている。
【００４２】
図４は、図１の変形例である。図１と図４の差異は、コンデンサ１１ｃが追加形成された点である。コンデンサ１１ｃは、ゲート信号線１７ａに印加された電圧の変化（ＶＧＬ→ＶＧＬ）により、突き抜け電圧が発生しより良好な黒表示（高コントラスト表示）を実現することを１つの目的とする。ＶＧＬ→ＶＧＨの動作とは、画素１６に映像信号を書き込み保持させる動作である。つまり、スイッチ用トランジスタ１１ｃの制御動作である。
【００４３】
前記コンデンサ１９ｃは、第１の電極が現在ゲート信号線１７ａ及びトランジスタ１１ｃのゲート端子に共通接続され、第２の電極が前記コンデンサ１９ａ及び駆動用トランジスタ１１ａのゲート端子に共通接続されている。なお、駆動用トランジスタ１１ａがＮチャンネルトランジスタの場合は、ゲート信号線１７ａに印加する電圧（映像信号を画素に書き込み、保持させる動作時に使用する電圧）をＶＧＬ→ＶＧＨとなるように画素１６を構成する。
【００４４】
つまり、前記補助コンデンサ１９ｂは、スキャン期間から発光期間に変化しながら、駆動トランジスタ１１ａのゲート電圧（ｂ点）をブースト（boost）させる役目をする。
【００４５】
ゲート信号線に印加するオフ電圧をＶＧＨ、オン電圧をＶＧＬとすると、ゲート信号線１７ａに印加する電圧を、ＶＧＬからＶＧＨに変化させると、駆動用トランジスタ１１ａのゲート電圧は、前記コンデンサ１９ａと補助コンデンサ１９ｂのカップリングによる補正電圧だけ上昇するようになる。したがって、駆動用トランジスタ１１ａのゲート端子の電圧が、Ｖｄｄ電圧側にシフトし、良好な黒表示を実現できる。
【００４６】
図５は、図１または図４の変形例である。図５の構成も本発明のＥＬ表示装置に用いることができる。図５において、画素１６は、２つのコンデンサ１９ａ、１９ｂと５つのスイッチ用トランジスタ（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）と１つの駆動用トランジスタ１１ａで構成される。トランジスタ１１ｂは、トランジスタ１１ａをダイオード接続（Diode-connected）させて、閾値電圧を補償するための閾値電圧補償トランジスタである。トランジスタ１１ｆは、コンデンサ１９ａを初期化させるためリセット電圧Ｖｒｓｔを印加するための初期化トランジスタである。そして、トランジスタ１１ｄは、ＥＬ素子１５の発光を制御するためのトランジスタである。
【００４７】
なお、スイッチ用トランジスタ１１ｂ、１１ｆはオフリークと小さくする必要があるため、ディアルゲート以上の複数ゲート構成にする。
【００４８】
スイッチ用トランジスタ１１ｃは、ゲート信号線１７ａにゲート電極が接続され、ソース信号線１８にソース電極が接続され、ゲートドライバ回路１２ａからの選択信号によりオンオフ制御される。
【００４９】
駆動トランジスタ１１ａは、トランジスタ１１ｃのドレイン電極にソース電極が接続される。閾値電圧補償トランジスタ１１ｂのソースまたはドレイン電極とコンデンサ１９ａの第１の端子が共通接続され、駆動用トランジスタ１１ａのゲート電圧が決定される。したがって、駆動用トランジスタ１１ａは、ゲート電極に印加された電圧に相当する駆動電流を生成する。
【００５０】
閾値電圧補償トランジスタ１１ｂは、前記駆動トランジスタ１１ａのゲート電極とソース電極との間に接続され、ゲート信号線に印加されるスキャン信号に応答して駆動用トランジスタ１１ａをダイオード接続させる。したがって、前記スキャン信号によって駆動用トランジスタ１１ａは、ダイオードのような状態になり、駆動用トランジスタ１１ａのゲート端子に電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］が印加され、これは、前記駆動用トランジスタ１１ａのゲート電圧となる。
【００５１】
初期化トランジスタ１１ｆは、リセット電圧ラインＶｒｓｔとコンデンサ１９ａの第１の端子との間に接続され、ゲート電極に接続したｎ−１番目ゲート信号線１７ａのスキャン信号に応答して、先行フレームのとき前記コンデンサ１９ａに充填された電荷は前記リセット電圧ラインＶｒｓｔを介して放電させることによって、前記コンデンサ１９ａを初期化させる。
【００５２】
トランジスタ１１ｅは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのソース電極との間に接続され、ゲート電極に接続したゲート信号線１７ｂを介して伝達される発光制御信号によりオンとなり、第１の電源電圧Ｖｄｄを前記駆動用トランジスタ１１ａのソース電極に印加する。
【００５３】
トランジスタ１１ｄは、駆動用トランジスタ１１ａとＥＬ素子１５との間に接続され、ゲート電極に接続した前記ゲート信号線１７ｂを介して伝達される発光制御信号に応答して前記駆動用トランジスタ１１ａで生成される前記駆動電流を前記ＥＬ素子１５に伝達する。
【００５４】
コンデンサ１９ａは、第１の電源電圧ラインＶｄｄと駆動用トランジスタ１１ａのゲート電極との間に接続され、第１の電源電圧Ｖｄｄと前記駆動用トランジスタ１１ａのゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］の電圧差に該当する電荷を１フレームの間に維持する。
【００５５】
前記補助コンデンサ１９ｂは、第１の電極が現在ゲート信号線１７ａ及びトランジスタ１１ｂのゲート端子に共通接続され、第２の電極が前記コンデンサ１９ａ及び駆動用トランジスタ１１ａのゲート端子に共通接続されている。
【００５６】
ゲート信号線１７ａからゲート信号線１７ａ１とゲート信号線１７ａ２が分岐されており、ゲート信号線１７ａ１には、インバータ回路５１が配置されている。したがって、ゲート信号線１７ａ１とゲート信号線１７ａ２には、ＶＧＨとＶＧＬが反転して電圧が印加される。
【００５７】
また、ソース信号線１８ａとソース信号線１８ｂを有しており、上下方向に隣接した画素１６（１６ａ、１６ｂ）は異なるソース信号線１８に接続されている。図５の実施例では、画素１６ｂはソース信号線１８ｂに接続されており、画素１６ａはソース信号線１８ａと接続されている。
【００５８】
図６は、図５の画素構成において、ゲート信号線１７およびソース信号線１８との接続状態を示している。図５、図６のように構成することにより、リセット電圧Ｖｒｓｔを印加するためのスイッチ用トランジスタ１１ｆを制御するゲート信号線と、映像信号を印加するためのスイッチ用トランジスタ１１ｃを制御するゲート信号線とを共通にすることができる。そのため、ゲート信号線１７数を削減でき、画素１６の開口率を向上できる。
【００５９】
また、複数画素行を同時にオフセットキャンセル状態にすることができ、良好なオフセットキャンセルを実現できる。
【００６０】
ＥＬ表示装置のゲートドライバ回路１２について説明する。
【００６１】
図２に示すように、表示画面３１の左端にゲートドライバ回路１２ａを設け、右端にゲートドライバ回路１２ｂを設けている。なお、ゲートドライバ回路１２は、表示パネルの空き領域に形成すればよい。
【００６２】
ゲートドライバ回路１２ａは、ゲート信号線１７ａを制御し、ゲートドライバ回路１２ｂはゲート信号線１７ｂを制御する。ゲートドライバ回路１２ａ、１２ｂには、ゲート信号線１７のオン電圧（ＶＧＬ）と、ゲート信号線１７のオフ電圧（ＶＧＨ）が供給されている。オフ電圧（ＶＧＨ）は、アノード電圧Ｖｄｄ以上または近傍の電圧である。オン電圧（ＶＧＬ）は、カソード電圧Ｖｓｓまたはグランド電圧（ＧＮＤ）近傍の電圧である。なお、近傍の電圧とは、±３Ｖの範囲の電圧である。
【００６３】
本実施形態では、トランジスタ３１のオフ電圧をＶＧＨとし、オン電圧をＶＧＬとして説明するがこれに限定するものではない。オン電圧（ＶＧＬ）とオフ電圧（ＶＧＨ）の極性は、駆動用トランジスタ３１ａのチャンネルの種類（ＰチャンネルまたはＮチャンネル）に対応して設定する。また、図３１に示すように、ゲートドライバ回路１２の電圧の１つまたは複数をＧＮＤ電圧としてもよい。図３１では、ゲートドライバ回路１２ｂは、ＶＧＨ電圧と、ＶＧＬ＝ＧＮＤ電圧で動作しており、ゲートドライバ回路１２ａは、ＶＧＨ電圧とＶＧＬ１電圧で動作している。
【００６４】
本実施形態では、駆動用トランジスタ３１ａはＰチャンネルトランジスタとしている。この場合は、オン電圧をＶＧＬとし、オフ電圧をＶＧＨとする。駆動用トランジスタ３１ａがＮチャンネルトランジスタの場合は、オン電圧をＶＧＨとし、オフ電圧をＶＧＬとする。なお、図２に適合するように、ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を内蔵させてもよい。ＥＬ表示装置を駆動する電源（回路）ＩＣからのＯＮ１コマンドで、ＡＶｄｄとＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を同時に起動し、ＯＮ２でＶｄｄ、Ｖｓｓを起動させる。
【００６５】
ソースドライバ回路（ＩＣ）１８とソース信号線１８間に３選択回路４８１を形成してもよい。なお、選択回路４８１の選択数は３に限定するものではなく、６選択などの他の選択数に構成してもよい。
【００６６】
なお、本実施形態のＥＬ表示装置においては、ゲートドライバ回路１２ａは、オン電圧ＶＧＨ１、オフ電圧ＶＧＬ１とし、ゲートドライバ回路１２ｂは、オン電圧ＶＧＨ２、オフ電圧ＶＧＬ２とする。また、ＶＧＨ１＝ＶＧＨ２、ＶＧＬ１＜ＶＧＬ２にしている。本実施形態では、画素２６を選択し映像信号を書き込むゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ１）と、ＥＬ素子３５に流す電流を制御するゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ２）とを異ならせている。
【００６７】
ソースドライバ回路２４の電源電圧をＡＶｄｄ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ−１．５（Ｖ）≦ＡＶｄｄ≦Ｖｄｄの関係を満足するように構成している。
【００６８】
また、ゲートドライバ回路のオン電圧またはオフ電圧をＶＧＨ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ＋０．２（Ｖ）≦ＶＧＨ≦Ｖｄｄ＋２．５（Ｖ）の関係を満足するように構成している。
【００６９】
図１４は、本発明におけるＥＬ表示パネルの１列分の回路を示したものである。ここでソース信号線１８は切り替え手段１４１を介して、１列に対して２本のソース信号線１８ａと１８ｂが存在し、偶数行と奇数行の画素で接続されるソース信号線が異なる構成となっていることが特徴である（図６なども参照のこと）。
【００７０】
各画素１６の構成は例えば図１、図４、図１０、図２５、図２９、図４２、図４６といった回路で構成されている。ゲートドライバ１２ａは、シフトレジスタ構成となっており、クロックごとにパルスが１段ずつシフトされる。ゲート信号線１７に対する接続を、図１４のように行うことで、図１５に示すような信号波形を実現することができる。
【００７１】
シフトクロックの周期を１水平走査期間に設定し、１水平走査期間のみパルスが出力されるようなスタートパルスが入力される。これで各行１水平走査期間ずつずれたタイミングで１水平走査期間の間パルスが発生する回路が実現できる。
【００７２】
シフトレジスタの各段出力を図１４のようにゲート信号線１７に取り込み、切り替え手段１４１を図１５に示すように動作させることで、始めの１水平走査期間では、１行目の画素１６ａの駆動用トランジスタ１１ａのゲート電圧をＶｒｓｔ電源により、初期化する。同時にソース信号線から所定の階調に対応する１行目の画素に対応する信号電圧が切り替え手段１４１を介してソース信号線１８ｂに充電される。ソース信号線１８ａには充電されない。切り替え手段１４１でソースドライバ出力から切り離されている。
【００７３】
次の１水平走査期間においては切り替え手段１４１を動作させ、ソース信号線１８ａを充電するようにする。このときソース信号線１８ｂは、ソースドライバ出力から切り離されているために、ソース信号線の浮遊容量１４２ｂにより１行目の画素に対応する信号電圧が充電されたままである。そこで、ゲート信号線１７ａ及びゲート信号線１７ｃを走査し、画素１６ａのトランジスタ１１ｃ、１１ｂを導通状態とし、画素の駆動用トランジスタ１１ａに階調信号の書き込みと、特性バラツキのキャンセル動作を実施する。同時に２行目の画素に対応して、画素１６ｂに対応する階調信号電圧がソース信号線１８ａに充電され、駆動トランジスタ１１ａのゲート電極がＶｒｓｔ電源により初期化される。
【００７４】
ソース信号線１８ａとソース信号線１８ｂを水平走査期間ごとに切り替えて利用することで、ソース信号線に印加させる階調信号が２水平走査期間保持されるため、画素回路１６に信号を書き込む時間を長くすることができるようになる。
【００７５】
図１などの画素回路の構成では、駆動トランジスタ１１ａに階調信号を書き込みながら、特性バラツキをキャンセルする動作を行う。特性バラツキをキャンセルする動作は、トランジスタ１１ｆ、１１ｄ、１１ｅがオフでトランジスタ１１ｂがオン状態のときに行われ、駆動トランジスタ１１ａのドレイン電流が０になるように、駆動トランジスタ１１ａのゲート電位が変化することで、特性バラツキのキャンセルを行っている。
【００７６】
駆動トランジスタ１１ａのゲート電位を変化させているのは、ドレイン電流による電荷であり、最終状態が０もしくは限りなく小さい電流（ピコアンペアオーダー）であることから、ゲート電位を支えている蓄積コンデンサ１９ａの電荷の充放電に時間がかかる。そのため、キャンセル動作には時間がかかることがわかる。
【００７７】
１水平走査期間が長い場合には、１水平走査期間内にキャンセル動作を完了させることができるが、垂直ライン数が多く、１水平走査期間が４０μ秒よりも短い場合には、キャンセル動作が最後まで行われず、特性補償が不完全となり、その結果、特性ばらつきに応じたムラが発生する問題があった。
【００７８】
そこで、キャンセル時間を１水平走査期間以上に拡大する方法として、図１６に示すようにゲートドライバ１２ａを更に２本のゲートドライバ１２ａ１、１２ａ２で構成させ、駆動トランジスタ１１ａの初期化を、対応する映像信号が入力される１水平走査期間前に予め実施しておき、ソース信号線１８ａもしくは１８ｂに映像信号が入力される水平走査期間から駆動トランジスタ１１ａに階調電圧の書き込み及び特性キャンセル動作を行うようにする。切り替え部１４１の動作により、２水平走査期間の間映像信号が保持されるため、階調電圧の書き込み及び特性キャンセル動作を２水平走査期間中実施することが可能となる。
【００７９】
これを実現するために、図１７に示すように、シフトレジスタ１２ａ２のスタートパルス１７２ｂを入力する。各行のトランジスタ１７ａ及び１７ｃが２水平走査期間オンされる。オンされるタイミングはソース信号線１８及び１８ａ、１８ｂの映像信号に同期して実施される。映像信号が偶数行と奇数行で２つのソース信号線１８ａ及び１８ｃに振り分けられることで周波数が半分となり、書き込み時間を２倍にすることができた。
【００８０】
なお、イネーブル信号１７３については、パルス伝播の際の波形なまりによる複数の行の画素で同時選択されることを防止するための信号であり、同時選択が起きない場合や、同時選択でも問題なく動作する場合には、不要であり、イネーブル信号１７３がなくても本発明を実施することができる。例えば図２１のように、特性キャンセルを行うための信号を生成するゲートドライバ１２ａ２のイネーブル信号を削除した場合の入力波形及び動作を示す。
【００８１】
図１７の波形によれば、２水平走査期間の間駆動用トランジスタ１１ａの特性補正動作が可能であるが、予め映像信号が入力される１水平走査期間前に駆動トランジスタ１１ａを初期化するための動作が必要であり、１水平走査期間前に予め動作させることが必要であり、先頭行が検知できない場合には、予め初期化ができなくなる恐れがある。
【００８２】
そこで図１８に示すように、初期化動作を、１行目の映像信号入力時と同時に実施する信号パターンを考案した。初期化動作時には、特性補正動作ができないため、２水平走査期間の間で、初期化後特性補正動作を行う。
【００８３】
図１８の構成では、２水平走査期間のうちの始めの水平走査期間の前半に初期化動作を行い、残りの半分と次の水平走査期間で画素への信号書き込みと特性補償動作を実施する。ゲートドライバがシフトレジスタ構成である場合には、水平走査期間とシフトクロックが一致する場合には、イネーブル信号でパルス幅をカットする方法により、水平走査期間の前半と後半で異なるスイッチの動作を実現する。
【００８４】
ゲート信号線１７ｄがローレベルの時が、駆動トランジスタ１１ａの初期化期間となり、ゲート信号線１７ａ及び１７ｃがローレベルのときに、駆動トランジスタ１１ａの特性キャンセルと、画素に階調を書き込む期間となる。１７ａ及び１７ｃのローレベル期間が１水平走査期間より長く設定できるため、水平走査期間が３０μ秒であっても、従来比１．５倍の期間が取れることから４５μ秒のキャンセル期間がとれ、駆動トランジスタの特性ばらつきを補正することが可能となる。初期化動作自体は、２〜１０μ秒程度で完了するため、最大２水平走査期間から２〜１０μ秒を引いた時間までキャンセル期間を拡大することができる。
【００８５】
ゲートドライバ１２ａのシフトレジスタが１系統でかつキャンセル期間を１水平走査期間以上に拡大する方法を図１９及び図２０に示す。
【００８６】
例えば２水平走査期間の間キャンセルする場合には、２水平走査期間ゲート信号線１７ａ及び１７ｃが導通状態にある必要がある。そこでゲートドライバ１２ａのスタートパルスを２水平走査期間の長さだけ入力する。これにより、キャンセル及び階調書き込み時間を２水平走査期間に設定できる。同様に初期化を実施するためのゲート信号線１７ｄ用のパルスを生成する必要がある。
【００８７】
また、図１、図２５に示すような画素回路構成であることから、ゲート信号線１７ｄと１１ａ、１１ｃを同時に導通状態としてはならないため（異なる電圧がショートする）初期化用のパルスは、同一行の画素に対するキャンセル及び階調書き込み用のパルスと重ならないようにする必要がある。
【００８８】
具体的には、２水平走査期間前のパルスを初期化用のパルスとして利用すればよい。図１９に示すように、シフトレジスタに対して、ゲート信号線１７ｄと共通の出力をキャンセル及び階調信号書き込み用ゲート信号線を用いる場合には、２行分後段（つまり２水平走査期間後）の信号を利用すると、同一画素１６ａに対して、図２０に示すように、２０１、２０２の２水平走査期間で初期化を実施し、２０３、２０４の２水平走査期間で駆動トランジスタ１１ａの特性キャンセル及び階調信号書き込みを実施している。１６ｂ、１６ｃの画素においても同様に１水平走査期間ずつ遅れたタイミングで実施している。
【００８９】
この方法は、２水平走査期間のキャンセルばかりでなく、３水平走査期間以上、必要な場合でも実施が可能である。１列分の画素に対応するソース信号線の数を必要とする水平走査期間の数（整数）分を用意し、ゲートドライバ１２ａのスタートパルスのパルス幅を必要な水平走査期間数入力する。初期化に対応するゲート信号を取り出すシフトレジスタの段から必要な水平走査期間数分後段のシフトレジスタから特性キャンセル及び階調信号書き込み用のゲート信号をとりだして、同一行の画素に入力すれば実現が可能である。
【００９０】
映像信号が、対応する行の画素に書き込まれるようにするため、スタートパルスは、映像信号に対して予め入力する必要がある。少なくともキャンセルを行う水平走査期間の長さ分だけ早く入力が必要である。図２０においても２水平走査期間早く、入力している。
【００９１】
ソースドライバのコスト削減のために、１出力から時系列に複数の画素に対応する電圧を出力する選択駆動方式を採用することがある。選択駆動方式がない場合に比べて、当該画素に対応する映像信号が入力されるタイミングが表示色によって異なるようになる。
【００９２】
例えば、赤緑青の３画素分を１出力で行う３選択駆動の場合においては、図２２に示すように、赤色に対して、緑及び青は水平走査期間の始めではなく、途中で信号が変化していることがわかる。ゲート信号線１７ａ及び１７ｃを２２１の波形により入力すると緑及び青色の画素については、１行前の映像信号が画素に書き込まれ、ソース信号線の変化により当該行の映像信号が書き込まれるようになる。
【００９３】
液晶などでは、書き込み時の最終電圧（ゲート信号線がオフになる瞬間の電圧）が１フレーム間画素に保持され、所定輝度で表示されるため問題がないが、本発明における画素構成を持つ有機ＥＬ表示パネルにおいては、映像信号を駆動用トランジスタ１１ａに書き込む際に駆動用トランジスタ１１ａの特性バラツキを補正する動作を行っている。補正に要する時間を短縮するため、書き込みを行う前に、初期化動作を行い、駆動用トランジスタ１１ａのゲート電極に低い電圧（白表示時よりもさらに駆動用トランジスタ１１ａが電流を流す電圧）に予め初期化を行っている。
【００９４】
初期化の電圧は低いほど特性補正が高速化される。選択駆動時に１行前の電圧が少しでも印加されると、駆動用トランジスタ１１ａのゲート電圧が１行前の電圧に変化してしまい、１行前の電圧が印加された状態で、当該行の映像信号による階調信号の書き込みとトランジスタばらつき特性補正を行うこととなり、初期化を行う効果がなくなってしまう。これは３選択駆動でなくても、２選択以上の信号線選択駆動を実施する際に共通の課題である。
【００９５】
本発明では、選択駆動を行う際に、同一水平走査期間で書き込みを行う信号線の電圧がすべて確定した後に特性キャンセル動作を行うようにした。
【００９６】
図２３、図２４及び図２６に実施形態の１つを示す。ここで選択駆動は赤緑青の３つの信号線を順に選択する３選択駆動方式としている。２選択や、４選択以上でも同様に実現できる。
【００９７】
キャンセル時間を確保するために、各列に対して２本の信号線を用意し、偶数行と奇数行で異なるソース信号線を利用している。図２３ではゲートドライバ１２ａをシフトレジスタ回路１系統で実施する構成を示しています。図２３のゲートドライバ１２ａを用いた場合の信号入力と、信号線選択回路２３２の動作を図２６に示す。１水平走査期間内で赤（Ｒ）、緑（Ｇ）、青（Ｂ）に信号線を切り替えている。また１水平走査期間ごとに奇数行用のソース線１８ｂ、偶数行用のソース線１８ａを切り替えて選択を行っている。
【００９８】
この方式では、初期化のタイミングと当該行の映像信号線の書き込みが同一で、画素内部への映像信号の書き込みは、次の水平走査期間にて実施されている。したがって、駆動用トランジスタ１１ａへの信号線書き込み及び特性ばらつき補正中に映像信号が変わることはなく、選択駆動時でもこれまで同様の駆動が実施可能である。
【００９９】
１画素分に注目したタイミングチャートを図２４に示す。ここではこれまで記載していなかった、ゲート信号線１７ｂについても記載を行っている。１７ｂについては、初期化期間及び特性キャンセル、階調信号を駆動用トランジスタに書き込みを行っている期間では必ず、接続されるスイッチが非導通状態である必要があるが、その他の期間では、導通、非導通状態いずれであってもかまわない。これは本発明のほかの実施の形態でも同様である。図２４では、導通非導通を繰り返し実施している例を示している。
【０１００】
ソース信号線１８は３選択駆動対応用に１水平走査期間の間に３画素分の信号を送っている。信号線選択回路により奇数行目の青画素に対応するソース信号線１８ｂＢの電圧変化は２４１に示す波形のようになる。
【０１０１】
１行目に対応する階調信号の変化は２４２のタイミングで変化する。このときゲート信号線１７ｂがオフ状態となっており、駆動用トランジスタ１１ａのゲート電極に１行前の映像信号が書き込まれることが無いようになっている。ゲート信号線１７ａについては、図２３のゲートドライバの構成によればオフとなっているが、オン状態であってもかまわない。ゲートドライバの構成を変更してオンとしてもよい。駆動用トランジスタ１１ａのソース電極に１行前の電圧が印加されるが、初期化されているゲート電極には印加されることが無いためである。
【０１０２】
時間２ｔ以降でゲート信号線１７ｃ、１７ａが導通状態となり、駆動用トランジスタ１１ａに階調電圧及び特性キャンセル動作が行われる。このとき、ソース信号線１８ｂＢは図２６でもあったように、信号線選択回路２３２により各ソース信号線から切り離された状態となり、ソース信号線の浮遊容量２３３により、ソースドライバから書き込まれた電圧が２水平走査期間の間保持される。保持された電圧値が画素に書き込まれ、所定電圧が書き込まれている。時間２ｔ〜３ｔの間で、駆動用トランジスタ１１ａのゲート電圧は書き込まれるソース電圧（Ｖｓｉｇ）から閾値電圧（Ｖｔｈ）分低下した電位に徐々に変化し、（Ｖｓｉｇ−Ｖｔｈ）となる。時間３ｔで所定電圧に書き込まれた後、ゲート信号１７ｂを導通状態にすることで所定電流がＥＬ素子１５に流れ、発光する。
【０１０３】
図２７はゲートドライバ１２ａをシフトレジスタ２系統で構成した場合の図である。これによればスタートパルスの個別設定にて、ゲート信号線１７ｄに対してゲート信号線１７ａ及び１７ｃのパルス幅を異ならせて設定することが可能である。
【０１０４】
図２８にゲートドライバ１２ａ１及び１２ａ２の入力波形と、各ゲート信号線波形を示す。初期化用の信号を生成するゲートドライバ１２ａ１について、初期化を行うためのパルスを生成する。初期化に要する時間はＶｒｓｔを発生する電源能力によるが１０μ秒程度で初期化が完了する。ゲート信号線１７ｄがオン状態となるのは短い時間で実施している。
【０１０５】
時間がかかる特性キャンセル期間と初期化期間は同時に実施することができないため、２水平走査期間内で初期化〜特性キャンセル、階調信号書き込みを実施するためには、初期化を短くすることが重要であるためである。
【０１０６】
図２８では赤色にソース出力が選択された期間のみで実施しているが、赤と緑色の選択期間もしくは赤色の選択期間の一部などであってもよい。最も当該行の映像信号が書き込まれるのが遅い青色のソース信号線１８ａＢもしくは１８ｂＢにおいては青色の選択期間になるまで当該画素に対応する電圧がソース信号線１８ａＢもしくは１８ｂＢに印加されていないため、特性キャンセル期間に移行することができない。
【０１０７】
特性キャンセルができないことから、赤緑選択期間は初期化期間としても問題が無い。特性キャンセル及び階調信号書き込みであるが、ゲートドライバ１２ａ２のシフトレジスタ回路により２水平走査期間選択できるパルスを生成し、初期化期間もしくは映像信号が書き込まれていない期間を除くように、奇数行偶数行別にイネーブル期間を設けるイネーブル信号を有する。
【０１０８】
１行目の特性キャンセル及び階調信号書き込み期間は２８１で示される期間となる。２８１の期間の始めは、青画素書き込み終了後となっているが、青画素が信号線選択回路で選択され所定電圧にソース信号線１８ａＢもしくは１８ｂＢが変化した後であれば、ゲート信号線１７ａ及び１７ｃをローレベルにしてもよい。２８１の期間の終わりは、次に同一のソース信号線に異なる行の画素に対応する電圧が印加される前に設定すればよい。信号線選択速度が速い場合には、書き込み終了後〜次の水平走査期間の最後まで特性キャンセル期間を設定することができ、駆動用トランジスタ１１ａの閾値電圧補正能力が高い表示が実現可能である。
【０１０９】
なお、ゲート信号線１７ａについては、２水平走査期間すべてにおいてローレベルとしてもよい。トランジスタ１１ｃが導通状態となっても、駆動用トランジスタ１１ａのゲート電圧には影響がないためである。この場合、ゲート信号線１７ｃ用にはイネーブル信号を介してシフトレジスタ出力が入力され、ゲート信号線１７ａ用にはイネーブル信号を介さずもしくは、別途のイネーブル信号を介してシフトレジスタ出力が入力される構成となる。
【０１１０】
これまでは画素回路１６に用いられるトランジスタはＰチャンネルトランジスタで説明を行ってきたが、図２９に示すＮチャンネルトランジスタで構成してもよい。また有機ＥＬ素子１５については、アノードとカソードの向きが逆でかつ、Ｖｓｓ電位＞Ｖｄｄ電位という構成であってもよい。図２９ではコンデンサ１９ｂが形成されているが、コンデンサ１９ｂがなくても本発明を同様に実施することが可能である。
【０１１１】
なお、図２９と図４とを比較すると、図４は、突き抜けコンデンサ１９ｃがゲート信号線１７ａと駆動用トランジスタ１１ａのゲート端子間に配置されているのに対して、図２９では、突き抜けコンデンサ１９ｃがゲート信号線１７ｃと駆動用トランジスタ１１ａのゲート端子間に配置されている。
【０１１２】
コンデンサ１９ｂが形成されていると、次に画素に映像信号が書き込まれるまでの１フレーム間電圧が保持されるため、ａ点の電位が保持される。あるいは、次にトランジスタ１１ｃがオンし映像信号が画素１６に書き込まれる時までａ点に印加された（書き込まれた）電圧が保持される。
【０１１３】
保持された電位を元にトランジスタ１１ｂを導通状態とすれば階調信号に応じた信号で、駆動用トランジスタ１１ａの特性バラツキをキャンセルすることが可能である。これが図３０に示すキャンセル期間３０２となる。
【０１１４】
このキャンセル期間は水平走査期間の長さによらずゲートドライバの構成によって任意に設定することが可能である。映像信号の書き込みと駆動用トランジスタ１１ａの初期化は、キャンセル期間３０２の前に実施される（期間３０１）。トランジスタ１１ｆと１１ｃのみ導通状態である。これでＶｒｓｔ電源により駆動用トランジスタ１１ａのゲート電位を初期化し、同時にソース信号線１８からコンデンサ１９ｂに所定電圧の書き込みを行っている。
【０１１５】
コンデンサ１９ｂに所定階調電圧を保持することから、ソース信号線１８は１本で、１水平走査期間のみトランジスタ１１ｃをオンさせるだけでよい。ソース信号線１８を２本用意する方法でソース信号線１８の浮遊容量とコンデンサ１９ｂの両方で階調電圧を保持する方法をとってもよい。この場合、コンデンサ１９ｂは小さくすることができる。
【０１１６】
キャンセルまで完了したら、ＥＬ素子１５に電流を印加して所定輝度による発光を得る。この期間が発光期間３０４である。このときトランジスタ１１ｄと１１ｅが導通状態となりＥＬ素子１５に電流を供給する。前後にある非発光期間３０３は、黒挿入を行い動画視認性向上等の効果を得る際に挿入される期間である。このときは少なくともトランジスタ１１ｄもしくは１１ｅのいずれか一方が非導通状態になっている。また、常時点灯状態にして黒挿入を行わない場合には、期間３０３はなくても差し支えない。
【０１１７】
なお、本発明における切り替え部１４１及び信号線選択回路２３２は必ずしもアレイ基板上に形成する必要が無く、ソースドライバＩＣに内蔵される構成であってもよい。
【０１１８】
本発明において、同一列に形成された画素に接続されるソース信号線は２本である例で説明をおこなったが、３本以上の複数のソース信号線であっても同様に実施が可能である。一般にＮ本のソース信号線を用意し、Ｎ画素おきにソース信号線を接続すれば、Ｎ水平走査期間の間ソース信号線は階調電圧を保持することが可能となり、特性キャンセル期間を長く取ることができる。キャンセル期間を確保することにより、より駆動用トランジスタ１１ａの特性に近づいたゲート電圧を画素回路で保持することができるようになり、表示ムラが改善する。
【０１１９】
Ｎ本のソース信号線について、少なくとも隣接画素間で異なるソース信号線に画素回路を接続しておけば、２水平走査期間の間ソース信号線に階調信号が保持されることから、同様に特性キャンセル期間を拡大することができ、表示ムラが少ないＥＬ表示装置を得ることができる。
【０１２０】
図３１は、駆動用トランジスタ１１ａのゲート電圧を初期化するための電源を、電圧源から電流源に変更した回路である。図３２に図３１の回路構成におけるゲート信号線の波形を示す。図３１の回路構成において、１画素での動作は、１フレームの間に、書き込み期間３２１、発光期間３２４、非発光期間３２３に分けられる。非発光期間３２３は、黒挿入を行って動作視認性を向上させる場合などに用いられる。本発明の実施においては、非発光期間３２３は、あってもなくてもよい。特性バラツキの補償能力向上を同様に実現できる。
【０１２１】
書き込み期間３２１において、トランジスタ１１ｂ、１１ｃ、１１ｆが導通状態となる。これによりソース信号線１８の電圧が駆動用トランジスタ１１ａのソース電極に印加される。駆動用トランジスタ１１ａのゲートとドレイン電極はトランジスタ１１ｂにより同電位となり、電流源３１２により供給される電流が駆動用トランジスタ１１ａのドレイン電流となるようなゲート、ドレイン電圧となる。
【０１２２】
したがって、書き込み期間３２１において、トランジスタ１１ａのゲート電圧は、ソース信号線１８の電圧がＶｓｉｇであったとすると、（Ｖｓｉｇ−Ｖｔ１）となる。ここでＶｔ１は、駆動用トランジスタ１１ａに電流源３１２の電流（Ｉｒｓｔ）を流したときのソースドレイン間電圧であり、駆動トランジスタ１１ａの特性により異なる電圧値となる。
【０１２３】
Ｉｒｓｔが駆動用トランジスタ１１ａつまりＥＬ素子１５に流れるときには、特性バラツキを補正した電圧が駆動用トランジスタ１１ａのゲート電極に印加され、表示ムラのないＥＬ表示装置が実現できる。
【０１２４】
従来の構成においては、Ｉｒｓｔ＝０つまり黒表示時に完全に特性ばらつきを補正し、電流が増加するにつれ、補正ができない移動度ばらつきに起因する電流ばらつきが発生し、高階調ほど表示ムラが発生しやすい状況であった。表示ムラは輝度が低いほど視認しにくく、中間調〜高階調では視認しやすい性質があり、階調０に相当する電流で特性補正を行うよりも、視認しやすい中間〜高階調での補正が望ましい。初期化用の電流源Ｉｒｓｔの電流値を中間〜高階調に設定すれば、視認されやすい階調での表示ムラを優先してなくし、視認しにくい階調では、移動度ばらつきがおこる構成であっても見えにくいことを利用し、全階調領域における表示ムラレベルの向上を図った。駆動用トランジスタの特性バラツキのキャンセル動作中に電流Ｉｒｓｔを流し、特性キャンセルがもっともよく行われる電流領域を変更させることができるようにしたことが特徴である。
【０１２５】
図３３の回路は、図３１の構成に対して、さらに初期化用の電圧源３３１及び電圧源３３１と電流源３１２の切り替えを行う切り替え部３３３を有することが特徴である。これは、電流源３１２によりトランジスタ１１ａの電圧を変化させる場合に、１フレーム前に黒表示をした画素であると、駆動トランジスタ１１ａに流れる電流がＩｒｓｔに変化するまでに時間がかかり、書き込み期間３２１内に駆動用トランジスタ１１ａのゲート電圧がＶｓｉｇ−Ｖｔ１になりにくい問題を解消するためである。
【０１２６】
駆動用トランジスタ１１ａのドレイン電流が多いほど、書き込み期間３２１における駆動用トランジスタ１１ａのゲート電圧を変化させやすい。電流が多く流れるほど蓄積コンデンサ１９ａの電荷の充放電速度が速くなるため、ゲート電圧が変化しやすくなる。そこで、ゲート電圧の変化速度向上を目的として、電圧源３３１を用意し、書き込み期間３２１の初期に、電流源３１２に変わり、低電圧（白表示ほど低電圧の図３３の回路構成の場合）の電圧を駆動トランジスタ１１ａに供給することで、書き込み期間３２１の初期に駆動用トランジスタ１１ａのドレイン電流が多くなるようにして、残りの期間での、リセット電流源３１２によるキャンセル動作を高速化するようにした。
【０１２７】
図３４に図３３の回路構成におけるゲート信号及び切り替え手段の動作を示した。書き込み期間３２１のうち電圧源が供給される期間３４１において、駆動用トランジスタ１１ａのゲート電圧はＶｒｓｔとなる。
【０１２８】
Ｖｒｓｔは低い電圧であるほど、切り替え手段３３３により電流源３１２に切り替えた際のゲート電圧の変化を高速化させるが、低下させすぎると、所定階調とのゲート電位の差が大きくなりすぎ、所定値まで電圧が変化しきれない可能性がある。
【０１２９】
したがって、Ｖｒｓｔは、（白表示時の電圧）〜（白表示時の電圧−５[Ｖ]）程度が好ましい。続く３４２の期間において、電流源３１２と書き込まれるソース信号線電圧Ｖｓｉｇに基づいてゲート電圧がＶｓｉｇ−Ｖｔ１に変化する。このとき図３２の構成に比べて、トランジスタ１１ａのドレイン電流が多く、蓄積コンデンサ１９の電荷の充放電速度が高速化されることから、Ｖｓｉｇ−Ｖｔ１までに変化する速度は、電圧印加期間３４１を含めても高速化され、より短時間での特性補正が可能となる。
【０１３０】
図３５はゲート信号線をトランジスタ１１ｅと１１ｄで個別制御にした回路構成を示している。１画素において、１フレームは、リセット期間３６１、映像信号書き込みと特性キャンセル期間３６２、非発光期間３６３、発光期間３６４からなる。
【０１３１】
駆動用トランジスタ１１ａの初期化（リセット）を行う電源が、電圧源３３１、電流源３１２の２つがあり、電圧源３３１が印加されるリセット期間を３６５、電流源３１２が印加されるリセット期間を３６６とする。
【０１３２】
なお、リセット期間３６１は電流源３１２から出力される電流を元に駆動トランジスタ１１ａを初期化し、かつ同一列で同一のリセット線３１１を利用して画素にリセット電圧及び電流を書き込むことから、１水平走査期間以内で実施する必要がある。
【０１３３】
映像信号書き込みと特性キャンセル期間３６２は、同一列で同一のソース信号線１８から映像信号に対応する電圧が供給されることから、１水平走査期間以内で実施する必要がある。リセット及び特性キャンセルに時間がかからない場合においては、リセット期間３６１と映像信号書き込みと特性キャンセル期間３６２を１水平走査期間内に実施してもよい。
【０１３４】
本発明の方式においては、駆動用トランジスタ１１ａのゲート電圧の初期化を、電圧源３３１ばかりでなく、電流源３１２を用いて実施することが特徴である。
【０１３５】
図３６に示すようにリセット期間３６１のうちの期間３６５において、従来と同様に電圧源３３１により駆動用トランジスタ１１ａのゲート電圧をＶｒｓｔに初期化する。このときゲート信号線１７ｅ及び１７ｃによりトランジスタ１１ｅ及び１１ｂについては、オンでもオフでも構わない。しかし、Ｖｄｄ電源からＶｒｓｔ電源に駆動用トランジスタ１１ａの特性により貫通電流が流れることを防止する観点から少なくとも一方のトランジスタについてはオフにすることが好ましい。
【０１３６】
本発明ではリセット期間３６１の間にさらに期間３６６を設け、切り替え手段３３３の接続を切り替え、電流源３１２により駆動用トランジスタ１１ａの初期化を行う。電流源３１２の電流が駆動用トランジスタ１１ａのドレイン電流となるように、トランジスタ１１ｆ、１１ｂ、１１ｅをオン状態とする。
【０１３７】
電流源３１２の電流値は、期間３６６において、駆動用トランジスタ１１ａのゲート電圧が電圧源３３１のＶｒｓｔ付近になるような電圧に設定することが好ましい。駆動用トランジス１１ａの特性バラツキがあるため、ＥＬ表示装置に形成された画素の平均電圧がＶｒｓｔであってもよい。期間３６６により駆動用トランジスタ１１ａのゲート電圧はＶｒｓｔ＋ΔＶ１に変化する。ここでΔＶ１は電流源３１２の電流（Ｉｒｓｔ）を流したときのゲート電圧ばらつきに相当する。
【０１３８】
映像信号書き込みと特性キャンセル期間３６２においてソース信号線１８から映像信号が入力され、トランジスタ１１ｂがオン状態であり、トランジスタ１１ｆがオフ状態であることで、駆動用トランジスタ１１ａのゲート電圧は映像信号電圧をＶｓｉｇとするとＶｓｉｇ−Ｖｔｈ（Ｖｔｈは閾値電圧）となるまで変化する。Ｖｓｉｇ−Ｖｔｈとなるのは、特性キャンセル期間が十分長い時間である場合であって、１水平走査期間で３６２の期間を終わらせる必要があることから、特性キャンセル期間は４０μ秒程度しか取れない。
【０１３９】
そのためゲート電圧は期間３６６が存在しない図４１の構成であれば、（Ｖｓｉｇ−Ｖｔｈ−ΔＶ２）までしか変化できない。ΔＶ２分の電位変化が不足となる。そのためΔＶ２に相当する分だけたくさん駆動用トランジスタ１１ａのドレイン電流ΔＩ２が流れる。ΔＩ２は、駆動用トランジスタ１１ａの特性バラツキによってばらつく。この影響でＥＬ素子１５に流れる電流にバラツキが発生し、表示ムラが発生する。
【０１４０】
期間３６６が存在すると、期間３６１の終わりの電位がΔＶ１だけずれるため、期間３６２の終了時のゲート電圧は（Ｖｓｉｇ−Ｖｔｈ−ΔＶ２＋ΔＶ１）となる。電流源により一定電流を印加した結果トランジスタ１１ａのゲート電圧がΔＶ１だけずれていることから、ΔＶ２に対するΔＩ２が大きい駆動用トランジスタ１１ａの場合（よく電流を流すトランジスタ）には、ΔＶ１は大きくなり、ΔＶ２に対するΔＩ２が小さい駆動用トランジスタ１１ａの場合には、ΔＶ１は小さくなる（負の値を含む）。
【０１４１】
表示ムラにおいてたくさん電流が流れる画素（ΔＶ２に対するΔＩ２が大きい）では、ΔＶ１が大きくなり、ゲート電圧が上昇する。少ない電流の画素ではΔＶ１が小さくなることからゲート電圧が下降する。電流が流れやすい画素では１１ａのゲート電圧が上昇し電流が流れに食うなり、電流が流れにくい画素ではゲート電圧が低下することで電流が流れるようになることから、画素ごとの電流量の差が小さくなる方向となり、表示ムラを改善することが可能となる。
【０１４２】
図４０に異なる電流−電圧特性を持つ駆動用トランジスタ１１ａに対する、リセット期間３６１を電圧源のみで実現した場合（ａ）と、電流源を用いて実現した場合（ｂ）の映像信号書き込みと特性キャンセル期間３６２終了後の電流値の違いを示す。
【０１４３】
図４０（ａ）では電圧源のみで駆動用トランジスタ１１ａの初期化を行っているため、４０１と４０２の特性を示す２つの画素の駆動用トランジスタ１１ａにおいて、ゲート電圧がＶｒｓｔとなるが、そのときの電流値はＩｒｓｔ１、Ｉｒｓｔ２と異なる値となる。
【０１４４】
４０１の特性では点４０３ａ、４０２の特性では点４０３ｂである。次に映像信号書き込みと特性キャンセル期間３６２において、駆動用トランジスタ１１ａのソース電位に映像信号が書き込まれ、ゲート電位は閾値キャンセル動作によりソース電位から閾値電圧分下がった点まで変化しようとする。一例として変化に要する時間は１００μ秒程度かかる、したがって、１水平走査期間では、十分にキャンセル電圧４０６にまで変化せず、４０５に示す点までの変化となる。
【０１４５】
電圧変化量は流れる電流と浮遊容量により決められ、電圧変化量ΔＶ＝ｉ×Ｔ／Ｃ（ここでｉ：流れる電流、Ｔ：キャンセル期間３６２の長さ、Ｃ：浮遊容量）であらわされ、４０３ａ点の方が、４０３ｂ点に比べて電流が多いことから、曲線４０１で示されるトランジスタの方は電位変化量が大きく、Ｖ２まで電圧が変化する。
【０１４６】
曲線４０２では、点４０３ｂでの電流が少ないため変化量が少なくなり、Ｖ１までしか電圧が変化しない。点４０５ａ及び４０５ｂでのドレイン電流がＩ２とＩ１で異なり、この差が表示ムラとして視認される可能性がある。
【０１４７】
一方で電流源を用いてリセットを実施した場合には、図４０（ｂ）に示すように、リセット期間３６１の終了時には、ドレイン電流がＩｒｓｔ、ゲート電圧が曲線４０１と４０２で異なり、Ｖｒｓｔ１、Ｖｒｓｔ２となる。（点４０４ａ、４０４ｂ）次に映像信号書き込みと特性キャンセル期間３６２においてキャンセルを行うと、流れる電流はＩｒｓｔと同じで、浮遊容量にばらつきがなく、キャンセル時間は同一パネルであることから同一に設定できるため、ΔＶは曲線４０１、４０２とも同一となり、それぞれ同一電位だけシフトしたＶ１及びＶ２の電圧となる。（点４０５ｃ、４０５ｄ）このときのドレイン電流はいずれもＩ１となり、駆動用トランジスタ１１ａの特性に違いがあったとしても特性キャンセル期間３６２終了後の書き込まれた電流値が同一となり、表示ムラがなくなる構成を実現できる。
【０１４８】
リセット期間で、一定電流により駆動用トランジスタ１１ａのゲート電圧を個別に設定することで、キャンセル期間が短いことにより駆動用トランジスタ１１ａのゲート電圧が完全に特性キャンセルされた電圧とずれたとしても、電流ばらつきが小さい構成を実現することができる。
【０１４９】
期間３６５はなく、期間３６６の電流源のみでのリセットをおこなってもよいが、電流源３１２によりＶｒｓｔ電圧付近までゲート電圧を変化させるのに時間がかかることから、予め電圧源３３１によりＶｒｓｔ付近まで電圧を変化させてから電流源３１２によるリセットを行うことが好ましい。リセット期間３６１が長く、電流源３１２のみでＶｒｓｔ＋ΔＶ１まで電圧が変化できるのであれば、電圧源３３１、切り替え手段３３３、期間３６５はなくてもよい。
【０１５０】
図３５の画素回路構成のＥＬ表示装置は、同一列の画素に対して複数のソース信号線を用意し、ソース信号線方向に隣接する画素で、異なるソース信号線から映像信号を書き込むようにすることで、書き込み時間を長くする構成と組み合わせて実施することも可能である。例えば、２本のソース信号線を用意した場合の回路を図３７に示す。
【０１５１】
ソース信号線１８を２本用意すれば、図１４、図１６、図１９などで説明したように、ソース信号線１８に印加される階調信号は２水平走査期間ごとに変化することから、映像信号書き込みと特性キャンセル期間３６２を最大２水平走査期間まで拡大させることが可能となる。例えば図３８に示すような駆動波形を実現することができる。期間３６２が拡大することで駆動用トランジスタ１１ａのゲート電圧を変化させる時間を長く取ることができ、誤差ΔＶ２の絶対値を小さくすることができ、より正確にキャンセルを行うことが可能となる。
【０１５２】
図３７の構成でリセット線３１１は１列分の画素に１本であるが、ソース信号線１８と同様に複数本（例えば２本）を形成すれば、リセット期間３６１についても最大２水平走査期間に拡大することができ、リセット電圧もより駆動用トランジスタ１１ａの特性に応じた電圧にすることが可能となる。
【０１５３】
図３７の構成や、図３５の構成において、リセット線３１１に切り替え手段３３３を介して電流源３１２、電圧源３３１が接続されているが、電圧源３１１がなくても、１水平走査期間以内に、電流源３１２によって、所定の初期化電位になるまで、駆動用トランジスタ１１ａのゲート電圧を変化させることができれば、電流源のみでリセット期間３６１を構成することができる。このとき図３９に示すような１フレーム期間の動作となる。
【０１５４】
駆動用トランジスタ１１ａのゲート電圧はＶｒｓｔ＋ΔＶ１に収束する。電圧源３３１を併用した場合でも図３６、図３８に示すようにＶｒｓｔ＋ΔＶ１と同一値であり、初期化の効果はかわらず同等であるため、電流源のみの構成でもよい。
【０１５５】
以上のように、図４０などでも説明したように、駆動用トランジスタ１１ａがＰチャンネルトランジスタの場合、ゲート端子電圧が高くなるほどチャンネルを流れる電流が減少する。図４９ではその関係を図示している。図４９は、横軸を駆動用トランジスタ１１ａのゲート端子電圧を示す。右側が正である。上のグラフの縦軸は、駆動用トランジスタ１１ａのチャンネル間（ソース−ドレイン端子間）に流れる電流を示す。上が正である。下のグラフの縦軸は、経過時間を示す。上が正である。
【０１５６】
上図において、リセット電圧Ｖｒａが駆動用トランジスタ１１ａに印加され、トランジスタ１１ｂがクローズしてオフセット動作が開始すると、駆動用トランジスタ１１ａのドレイン電流は低下していく。リセット電圧Ｖｅａが印加された最初に流れる電流は、Ｉｉａであるが、時間の経過とともに電流が減少し、ある設定階調（第１階調と呼ぶ）の電圧Ｖｅａで流れる電流はＩｅａ、他のある設定階調（第２階調と呼ぶ）の電圧Ｖｅｃで流れる電流はＩｅｃとする。
【０１５７】
下図は、ゲート端子電圧と、経過時間を示す。リセット電圧ＶｒａからＶｅａまでに必要とする時間は、ｔａである。しかし、リセット電圧ＶｒａからＶｅｃまでに達するのに必要な電圧は、一点破線で示すように非常に時間がかかる。したがって、駆動用トランジスタ１１ａのゲート端子電圧がＶｅｃになるまでには非常に長いオフセット時間を必要とする。
【０１５８】
リセット電圧ＶｒｓｔがＶｒｂであれば、下図の点線のカーブでゲート電圧は変化する。チェンネルに流れる電流はＩｒｂから時間経過とともに低下する。ゲート端子電圧が、Ｖｅａに到達する時間は、ｔｂであり、Ｖｅｃに到達する時間は、ｔｃである。
【０１５９】
リセット電圧Ｖｒｓｔ＝Ｖｒｂであれば、経過時間ｔｃで、ゲート端子電圧Ｖｅｃとなり、電流はＩｅｃとなる。したがって、下図の実線のように、電流Ｉｅｃに達する時間は、非常に長時間となることはなく、比較的短時間に目標値Ｉｅｃに到達する。
【０１６０】
図４９の関係から、第１階調と第２階調で、リセット電圧Ｖｒｓｔを可変することにより、規定の経過時間（オフセットキャンセル時間）に、目標値の電流がＥＬ素子１５に流れるように設定することができる。
【０１６１】
図５０に図示するように、階調電圧（駆動用トランジスタ１１ａに印加する電圧）とリセット電圧Ｖｒｓｔと適正な関係がある。
【０１６２】
図５０は、横軸は電圧（駆動用トランジスタ１１ａに印加する電圧）であり、縦軸は、階調番号である。図５０では、駆動用トランジスタ１１ａとＰチャンネルトランジスタとしている。したがって、階調が大きい方が、駆動用トランジスタ１１ａのゲート端子電圧が低く、階調が小さい方が、駆動用トランジスタ１１ａのゲート端子電圧は高い（アノード電圧に近い）。
【０１６３】
図５０では、駆動電圧（階調電圧、プログラム電圧）を点線で示す。リセット電圧Ｖｒｓｔは、階調電圧に対して一定値以下の電圧をリセット電圧として印加すればよい。実線にリセット電圧１として、図示している。階調１０２３では、リセット電圧Ｖｒｓｔは−２Ｖであり、階調５１１では、リセット電圧Ｖｒｓｔは約１．３Ｖである。
【０１６４】
以上のリセット電圧１は、階調電圧（駆動電圧）に対して、一定電圧を下となる電圧印加する場合であるが、これに限定するものではない。例えば、図５０の一点鎖線（リセット電圧２）のように階調に対して直線であってもよい。その他、リセット電圧は、階調に対して非線形であってもよいし、ステップ状であってもよい。
【０１６５】
また、図５１に図示するように、階調に対してリセット電圧（実線）を非線形の関係にしてもよい。階調が大きいほど、リセット電圧を低くし、階調が小さいほど、駆動電圧とリセット電圧Ｖｒｓｔとの差を小さくしてもよい。図５１にように、リセット電圧Ｖｒｓｔを設定するのは、高階調の領域では、オフセット時に駆動用トランジスタ１１ａのチャンネルが大きく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧が大きくても、十分にオフセットキャンセルできるからである。また、オフセット電圧に十分収束しなくとも階調表示に問題がないからである。一方、図５１にように、リセット電圧Ｖｒｓｔを設定するのは、高階調の領域では、オフセット時に駆動用トランジスタ１１ａのチャンネルが大きく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧が大きくても、十分にオフセットキャンセルできるからである。また、オフセット電圧に十分収束しなくとも階調表示に問題がないからである。低階調の領域では、オフセット時に駆動用トランジスタ１１ａのチャンネルが小さく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧を小さくしなくては、オフセットキャンセルが十分できないからである。
【０１６６】
以上のように、本発明は、階調電圧に対応させてリセット電圧Ｖｒｓｔを変化させるのが本発明の１つの技術的思想である。つまり、映像信号電圧に対応させてリセット電圧Ｖｒｓｔを変化させるのが本発明の技術的思想である。対応させてリセット電圧Ｖｒｓｔを変化させるとは、少なくとも任意の第１の階調と任意の第２の階調とで、リセット電圧Ｖｒｓｔを変化あるいは異ならせることである。図４２などで説明する駆動方式は、以上の効果、方式を適用したものある。
【０１６７】
以下、図４２を参照しながら、本発明の他の実施例ついて説明する。図４２の駆動用トランジスタ１１ａと駆動用トランジスタ１１ａのソース端子間にコンデンサ１９ｂが配置または形成されていることである。コンデンサ１９ｂは、リセット電圧Ｖｒｓｔが印加される配線とソース信号線１７からの映像信号Ｖｓｉｇが印加される配線とに接続される。または形成される。コンデンサ１９ｂの容量は、コンデンサ１９ａの容量の５０％以上１５０％以下に形成される。
【０１６８】
以下の説明では、理解を容易にするため、コンデンサ１９ａの容量がコンデンサ１９ｂに比較して非常に大きいとし、コンデンサ１９ｂのａ端子の電圧の変化が、ｂ端子にそのまま変化するとして説明をする（現実の構成ではないが、理解を容易にするためである）。例えば、ａ点の電位が、５Ｖから３Ｖに変化すると、ｂ点の電位が５−３＝２Ｖ変化するものとする。
【０１６９】
コンデンサ１９ｂの機能は、リセット電圧Ｖｒｓｔの電位を映像信号電圧Ｖｓｉｇで変動させる機能を有する。したがって、コンデンサ１９ｂの配置位置（形成位置）は、一端子にリセット電圧Ｖｒｓｔが印加される配線あるいはリセット電圧Ｖｒｓｔが伝達される配線接続され、他方が、映像信号電圧Ｖｓｉｇがいんかされる配線あるいは映像信号電圧Ｖｓｉｇが伝達される配線に接続され、かつ、コンデンサ１９ｂにに前記映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔが印加されることにより、その相互作用により発生した電圧を駆動用トランジスタ１１ａのゲート端子に印加あるいは保持される電圧または電位に作用するものである。
【０１７０】
図４３は、図４２の画素構成の動作を説明するための説明図である。図４２などにおいて、電流経路は、点線で示しており、各スイッチ用トランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。また、図４４は、図４３の動作をタイミングチャートに図示したものである。ただし、本明細書において、タイミングチャートは模式的に図示している。このことは本発明の他の実施例においても同様である。
【０１７１】
図４３（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。
【０１７２】
図４３（ｂ）からが電圧プログラム（画素１６のＥＬ素子１５に流れる電流を書き換える動作あるいは期間）の動作である。まず、スイッチ用トランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔは、−２Ｖ以上３Ｖ以下の電圧であることが好ましい。
【０１７３】
スイッチ用トランジスタ１１ｆがオンすることにより、図４４の１ｔからａｔ期間にリセット電圧Ｖｒｓｔが印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチ用トランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
【０１７４】
次に図４３（ｃ）に示すように、スイッチ用トランジスタ１１ｃをオンさせる。スイッチ用トランジスタ１１ｃのオンにより、図４２のａ点に映像信号電圧Ｖｓｉｇが印加される。一例として、映像信号電圧Ｖｓｉｇは、０Ｖ以上５Ｖ以下の電圧である。映像信号電圧Ｖｓｉｇは、映像信号により変化する。
【０１７５】
以上の動作より、図４２のｂ点にリセット電圧Ｖｒｓｔが印加され、次に、ａ点に映像信号電圧Ｖｓｉｇが印加される。Ｖｓｉｇ電圧は、理想的にはコンデンサ１９ａと１９ｂで分圧される。分圧される割合は、コンデンサ１９ａとコンデンサ１９ｂの容量比で決まる。
【０１７６】
説明を容易にするため、リセット電圧Ｖｒｓｔを−１Ｖとし、映像信号電圧の１Ｖまたは４Ｖとする。また、１Ｖは、ＥＬ素子１５に最大の電流（白表示電流）を流す電圧と仮定し、４Ｖは、ＥＬ素子１５に電流を流さない電流（黒表示電流）であると仮定する。また、アノード電圧Ｖｄｄは、５Ｖであるとする。
【０１７７】
今、映像信号電圧Ｖｓｉｇを１Ｖとすると、図４３（ｂ）では、ａ点に１Ｖが印加され、ｂ点には−１Ｖが印加されている。ａ点に１Ｖが印加される以前は、図４３（ａ）の状態であるから、ａ点には、５Ｖが印加されている。
【０１７８】
以上の状態で、ａ点に印加される電圧が、Ｖｓｉｇ電圧により、５Ｖから１Ｖに変化する。ａ点の電位が５Ｖから１Ｖに変化することにより（電圧変化５−１＝４Ｖ）、ｂ点の電位も４Ｖ変化する（コンデンサ１９ａの容量が、コンデンサ１９ｂの容量に比較して非常に大きいとする）。したがって、ｂ点の電位は、−１Ｖから−５Ｖ（−１Ｖ＋（−４）Ｖ）に変化する。以上の動作により、映像信号電圧Ｖｓｉｇが１Ｖの時は、駆動用トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−５Ｖとなる。
【０１７９】
映像信号電圧Ｖｓｉｇを４Ｖとすると、図４３（ｂ）では、ａ点に４Ｖが印加され、ｂ点には−１Ｖが印加されている。ａ点に４Ｖが印加される以前は、図４３（ａ）の状態であるから、ａ点には、５Ｖが印加されている。
【０１８０】
以上の状態で、ａ点に印加される電圧が、Ｖｓｉｇ電圧により、５Ｖから４Ｖに変化する。ａ点の電位が５Ｖから４Ｖに変化することにより（電圧変化５−４＝１Ｖ）、ｂ点の電位も１Ｖ変化する（コンデンサ１９ａの容量が、コンデンサ１９ｂの容量に比較して非常に大きいとする）。したがって、ｂ点の電位は、−１Ｖから−２Ｖ（−１Ｖ＋（−１）Ｖ）に変化する。以上の動作により、映像信号電圧Ｖｓｉｇが４Ｖの時は、駆動用トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−２Ｖとなる。
【０１８１】
映像信号電圧Ｖｓｉｇが１Ｖの時は、駆動用トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−５Ｖとなる。したがって、映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔとの電位差は、１−（−５）＝６Ｖである。
【０１８２】
映像信号電圧Ｖｓｉｇが４Ｖの時は、駆動用トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−２Ｖとなる。したがって、映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔとの電位差は、４−（−２）＝６Ｖである。
【０１８３】
つまり、映像信号電圧Ｖｓｉｇ＝１Ｖでは、リセット電圧Ｖｒｓｔ＝−５Ｖからオフセットキャンセル動作が開始する（図４３（ｄ））。映像信号電圧Ｖｓｉｇ＝４Ｖでは、リセット電圧Ｖｒｓｔ＝−２Ｖからオフセットキャンセル動作が開始する（図４３（ｄ））。
【０１８４】
以上のことから、図４２の実施例では、映像信号に対応してリセット電圧Ｖｒｓｔが変化する。したがって、図５０で説明した、映像信号電圧（駆動電圧）とリセット電圧１の関係が実現できていることになる。
【０１８５】
図４３（ｃ）が上記の映像信号電圧Ｖｓｉｇで、オフセットキャンセルを開始するリセット電圧Ｖｒｓｔが決定される（設定される）。映像信号電圧Ｖｓｉｇの大きさに対応して初期（図４３（ｂ））に印加したリセット電圧Ｖｒｓｔが、変化するからである（図５０）。
【０１８６】
以上の実施例では、理解を容易にするため、あるいは説明を容易にするため、コンデンサ１９ａの容量がコンデンサ１９ｂの容量に比較して十分大きく、図４２のａ点に印加された電位が、ｂ点に反映される、もしくは図４２のｂ点に印加された電位が、ａ点に反映されることを前提として説明している。
【０１８７】
しかし、実際には、ｂ点に反映される（変化する）電圧は、コンデンサ１９ａ、１９ｂの容量、駆動用トランジスタ１１ａの寄生容量、他のスイッチング用トランジスタ１１の寄生容量およびゲート信号線１７などの突き抜け電圧などにより変化する。したがって、本発明はこれらの影響を考慮してコンデンサ１９の容量、各スイッチング用トランジスタ１１の動作を決定する。これらの事項などは本発明の技術的思想を逸脱するものではない。なお、コンデンサ１９ｂと１９ａの容量または容量比をｂ点に設定する設定電圧に対応して決定する。
【０１８８】
例えば、コンデンサ１９には、絶縁膜の特性などにより、容量Ｃを印加電圧に対して非線形性を持たせることができる。したがって、適正にあるいは考慮してコンデンサ１９などを形成することにより、図４２の構成と駆動方式であっても、図５１のように、駆動電圧Ｖｓｉｇに対してリセット電圧Ｖｒｓｔを変化（非線形）にすることが可能である。
【０１８９】
また、図４２（ｂ）のリセット電圧Ｖｒｓｔを印加する際、スイッチ用トランジスタ１１ｅをオフした状態で、リセット電圧Ｖｒｓｔを印加すれば、ａ点の電位が変化する。次の図４２（ｃ）で、映像信号電圧Ｖｓｉｇを印加すれば、ａ点が変化した後を基準にしてｂ点の電位が変化する。以上のように、各トランジスタ１１の制御タイミングを各状態に設定あるいは変更することにより多種多様な方式、ａ点ｂ点などの電位制御を実現できる。
【０１９０】
図４３（ｃ）を実施している期間が、図４４のａｔ〜ｂｔ期間である。リセット電圧Ｖｒｓｔを映像信号電圧Ｖｓｉｇの関係で変化する。
【０１９１】
図４３（ｄ）がオフセットキャンセル期間である。スイッチ用トランジスタ１１ｅ、１１ｄ、１１ｆがオープンに制御され、スイッチ用トランジスタ１１ｃ、１１ｂがクローズに制御される。以上のスイッチ用トランジスタ１１の設定により、映像信号電圧Ｖｓｉｇが駆動用トランジスタ１１ａのチャンネル間を介して、駆動用トランジスタ１１ａのゲート端子に印加される。映像信号電圧Ｖｓｉｇに対する電流（ドレイン電流）は、図４９に図示するように、リセット電圧Ｖｒｓｔを印加後、非線形カーブで低下する。１Ｈ以内（１水平走査期間、図４４のｂｔ〜２ｔ）の間、オフセットキャンセルされる。
【０１９２】
図４３（ｅ）がＥＬ素子１５の発光期間である（図４４の２ｔ〜４ｔ、５ｔ〜）。スイッチ用トランジスタ１１ｃ、１１ｂ、１１ｆがオフ（オープン）され、スイッチ用トランジスタ１１ｅ、１１ｄがオン（クローズ）される。ＥＬ素子１５には、アノード電圧源Ｖｄｄから、スイッチ用トランジスタ１１ｅ、駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｄを介してＥＬ素子１５に電流が供給される。
【０１９３】
図４３（ｆ）の表示期間の動作であるが、ＥＬ素子１５の消灯期間である（図４４の４ｔ〜５ｔ）。スイッチ用トランジスタ１１ｄまたは１１ｅのうち、少なくとも一方をオンオフ制御することにより、図１２、図１３の画像表示を実現できる（ｄｕｔｙ駆動）。ｄｕｔｙ駆動、ピーク電流抑制駆動により、高画質化、電流抑制を実現できる。なお、各スイッチ用トランジスタ１の動作に対応させて各ゲート信号線１７のオンオフ電圧を印加する制御タイミングを制御する。ゲートドライバ回路１２の制御は図３のように、ソースドライバＩＣ１４からの信号をレベルシフト回路３２でレベルシフトさせて印加することにより実現する。
【０１９４】
表示期間は、図４３（ｅ）、図４３（ｆ）の駆動方法を実施する。スイッチ用トランジスタ１１ｄまたは１１ｅのうち、表示する画像が動画あるいは静止画あるいは中間動画の種類を自動判別し、少なくとも一方をオンオフする期間、タイミングを制御することにより、動画／静止画に対応する適切な画像表示を実現できる。
【０１９５】
図４５は、図４３で説明した本発明の駆動方法の他の実施例である。図４５の駆動方法では、図４３（ｄ）の期間が２つの期間（図４５（ｄ１）（ｄ２））に分かれる。
【０１９６】
図４５の駆動方法は、駆動用トランジスタ１１ａのモビリティバラツキを補正するものである。図４３の駆動方法は、Ｖｔバラツキのみを主として補正する駆動方法である。
【０１９７】
図４５（ｄ）の期間では、スイッチ用トランジスタ１１ｅがオフ状態である（図４５（ｄ１）と同一）が、図４５（ｄ２）は、スイッチ用トランジスタ１１ｅをオン状態にしている。したがって、図４５（ｄ２）に図示するように、点線の経路で電流が流れる。図４３（ｅ）では、スイッチ用トランジスタ１１ｅはオンであるが、スイッチ用トランジスタ１１ｂがオフである。つまり、図４５（ｄ２）は、図４３（ｅ）期間前に、スイッチ用トランジスタ１１ｂをオンした状態で、短期間、スイッチ用トランジスタ１１ｅをオンさせた駆動方法である。もしくは、スイッチ用トランジスタ１１ｅをオンする際、短時間の間、スイッチ用トランジスタ１１ｂのオン状態を継続する駆動方式である。
【０１９８】
短時間とは、０．１μ秒以上５μ秒以下の時間である。前記短時間は、画素に印加する映像信号電圧Ｖｓｉｇに対応させて変化させることが好ましい。また、点灯率に対応させて変化させることが好ましい。この変化は、線形、非線形に対応させることを含むほか、ステップ状（例えば、点灯率５０％以上では、短時間とは０．５μ秒、点灯率５０％未満では、２μ秒）に対応させてもよい。
【０１９９】
この短時間を調整することあるいは設定することにより、駆動用トランジスタ１１ａのモビリティばらつきを一定量、補償できる。短時間は、パネルの駆動用トランジスタ１１ａの特性に適合させて設定することが好ましい。
【０２００】
図４３、図４５の実施例では、オフセットキャンセル期間は、図４４のｂｔ〜２ｔの１Ｈ以下の期間としたが、本発明はこれに限定するものではない。図４３（ｄ）において、スイッチ用トランジスタ１１ｃをオフし、スイッチ用トランジスタ１１ｂをオン状態（他のスイッチ用トランジスタ１１ｅ、１１ｆ、１１ｄはオフ）にして、１Ｈ期間以上（図４４の２ｔ以降の期間）保持してもよい。スイッチ用トランジスタ１１ｃをオフしてもａ点に映像信号電圧Ｖｓｉｇが保持されているため、オフセットキャンセル状態が持続するからである。したがって、オフセットキャンセル時間が不足することはなくなる。以上の図４３（ｄ）において、スイッチ用トランジスタ１１ｃをオフし、スイッチ用トランジスタ１１ｂをオン状態（他のスイッチ用トランジスタ１１ｅ、１１ｆ、１１ｄはオフ）にする状態の期間は、画素１６に印加する映像信号電圧Ｖｓｉｇの大きさに対応して変化させることが好ましい。
【０２０１】
他の構成は、図１などと同様であるので説明を省略する。なお、図４２の構成においても、ソースドライバＩＣ１４の出力端に３選択回路を配置してもよいことは言うまでもない。以上の事項は本発明の他の実施例においても同様である。
【０２０２】
図４６は、図４２の変更例である。図４２との際は、図１と同様にコンデンサ１１ｃが付加された点である。基本的には、コンデンサ１１ｃの機能は、図１の機能および仕様と同様である。
【０２０３】
図４７は、図４６の画素構成の動作を説明するための説明図である。図４７などにおいても図４３を同様に、電流経路は、点線で示しており、各スイッチ用トランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。
【０２０４】
図４７（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。
【０２０５】
図４７（ｂ）では、スイッチ用トランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動用トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔは、−２Ｖ以上３Ｖ以下の電圧であることが好ましい。
【０２０６】
スイッチ用トランジスタ１１ｆがオンすることにより、駆動用トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチ用トランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
【０２０７】
次に図４７（ｃ）に示すように、スイッチ用トランジスタ１１ｃをオンさせる。スイッチ用トランジスタ１１ｃのオンにより、図４２のａ点に映像信号電圧Ｖｓｉｇが印加される。
【０２０８】
以上の動作より、図４２のｂ点にリセット電圧Ｖｒｓｔが印加され、次に、ａ点に映像信号電圧Ｖｓｉｇが印加される。Ｖｓｉｇ電圧は、理想的にはコンデンサ１９ａと１９ｂで分圧される。分圧される割合は、コンデンサ１９ａとコンデンサ１９ｂの容量比で決まる。
【０２０９】
図４７（ｃ）の動作は、図４３（ｃ）の動作と同一である。また、図４７（ｄ）の動作は、図４３（ｄ）の動作と同様である。
【０２１０】
図４３の実施例との差異は、図４７（ｅ）の動作である。つまり、コンデンサ１９ｃの一端子（図４６のａ点）に印加された電圧により、スイッチ用トランジスタ１１ｃがオフした後も、映像信号電圧Ｖｓｉｇが駆動用トランジスタ１１ａに供給され、オフセットキャンセル期間が持続する点である。したがって、コンデンサ１９ｃの効果によりソースドライバＩＣ１４からの映像信号電圧Ｖｓｉｇの供給の有無にかかわらず、オフセットキャンセル期間が持続する。なお、図４７（ｆ）は、図４３（ｅ）と同一の動作である。
【０２１１】
図４６の実施例において、実際には、ｂ点に反映される（変化する）電圧は、コンデンサ１９ａ、１９ｂの容量、駆動用トランジスタ１１ａの寄生容量、他のスイッチング用トランジスタ１１の寄生容量およびゲート信号線１７などの突き抜け電圧などにより変化する。したがって、本発明はこれらの影響を考慮してコンデンサ１９の容量、各スイッチング用トランジスタ１１の動作を決定する。これらの事項などは本発明の技術的思想を逸脱するものではない。なお、コンデンサ１９ｂと１９ａの容量または容量比をｂ点に設定する設定電圧に対応して決定する。この点も図４２の実施例と同様である。また、図５１のように、駆動電圧Ｖｓｉｇに対してリセット電圧Ｖｒｓｔを変化（非線形）にすることが可能である。
【０２１２】
図４８は、図４６の実施例に対して、図４５で説明した本発明の駆動方法の他の実施例である。図４８の駆動方法では、図４７（ｅ）の期間が２つの期間（図４５（ｅ１）（ｅ２））に分かれる。
【０２１３】
図４８（ｅ２）は、図４８（ｆ）期間前に、スイッチ用トランジスタ１１ｂをオンした状態で、短期間、スイッチ用トランジスタ１１ｅをオンさせた駆動方法である。もしくは、スイッチ用トランジスタ１１ｅをオンする際、短時間の間、スイッチ用トランジスタ１１ｂのオン状態を継続する駆動方式である。この点も図４５の実施例と同様である。
【０２１４】
他の構成は、図１などと同様であるので説明を省略する。なお、図４２の構成においても、ソースドライバＩＣ１４の出力端に３選択回路を配置してもよいことは言うまでもない。以上の事項は本発明の他の実施例においても同様である。
【０２１５】
本発明のトランジスタは、ＴＦＴばかりでなく、バイポーラトランジスタでも同様に実現が可能である。またＴＦＴについても、ポリシリコン、結晶シリコン、アモルファスシリコンなど構成材料によらず同様に実施が可能である。
【０２１６】
図１などの本発明の実施例において、トランジスタ１１ｅ、トランジスタ１１ｄの少なくとも一方をオンオフ制御することにより、図１２（ｂ）に図示するようなｄｕｔｙ駆動を実現できる。図１２において、１２１はプログラム画素行（映像信号を書き込んでいる画素行）であり、１２３は非表示領域（トランジスタ１１ｅとトランジスタ１１ｄのうち、少なくとも一方をオフさせることにより、非表示（ＥＬ素子１５に電流が流れていない、または流れても小さい状態）とした画素行または画素行の群）である。１２２は表示領域（トランジスタ１１ｅとトランジスタ１１ｄの両方をオンさせ、ＥＬ素子１５に電流が供給されている画素行または画素行の群である。非表示領域１２３および表示領域１２２はフレーム周期または水平同期信号に同期して、表示画面３１の上下方向に走査される。
【０２１７】
図１３（ａ）の表示では、１つの表示領域１２２が画面の上から下方向に移動する。フレームレートが低いと、表示領域１２２が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０２１８】
この課題に対しては、図１２（ｂ）（ｃ）に図示するように、表示領域１２２を複数に分割するとよい。分割された表示領域１２２は等しく（等分に）する必要はない。例えば、表示領域を４つの領域に分割し、分割された表示領域１２２ａが面積１で、分割された表示領域１２２ｂが面積２で、分割された表示領域１２２ｃが面積１で、分割された表示領域１２２ｄが面積４でもよい。
【０２１９】
数フレーム（フィールド）での表示領域１２２の面積が平均して目標の大きさになるように制御してもよいことは言うまでもない。例えば、表示画面３１に占める表示領域１２２の面積を１／１０にするとした時、１フレーム（フィールド）目は表示領域１２２の面積を１／１０とし、２フレーム（フィールド）目は表示領域１２２の面積を１／２０とし、３フレーム（フィールド）目は表示領域１２２の面積を１／２０とし、４フレーム（フィールド）目は表示領域１２２の面積を１／５とし、以上の４フレーム（フィールド）で所定の表示面積（表示輝度）の１／１０を得る駆動方法が例示される。
【０２２０】
また、Ｒ、Ｇ、Ｂのそれぞれが、数フレーム（フィールド）でＬの期間の平均が等しくなるように駆動してもよい。しかし、前記数フレーム（フィールド）は４フレーム（フィールド）以下にすることが好ましい。表示画像によってはフリッカが発生する場合があるからである。
【０２２１】
なお、本発明での１フレームあるいは１フィールドとは、画素１６の画像書き換え周期または表示画面３１が上から下まで（下から上まで）走査される周期と同義あるは類似の意味と考えてもよい。
【０２２２】
また、Ｒ、Ｇ、Ｂで、数フレーム（フィールド）でＬの期間の平均を異ならせ、適度なホワイトバランスがとれるように駆動してもよい。この駆動方法は、ＲＧＢの発光効率が異なるときに特に有効である。また、ＲＧＢで分割数Ｋ（表示領域１２２を複数に分割する数）を異ならせても良い。特にＧでは視覚的にめだつため、Ｇでは分割数をＲＢに対して多くすることが有効である。
【０２２３】
なお、以上の実施例では理解を容易にするために表示領域１２２の面積を分割するとして説明している。しかし、面積を分割するとは、期間（時間）を分割することである。したがって、図１ではトランジスタ１１ｄのオン期間を分割することになるから、面積を分割することは、期間（時間）を分割することと同義あるいは類似である。
【０２２４】
以上のように、表示領域１２２を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。また、画像表示のフレームレートを低減することができ、低消費電力化を実現できる。例えば、非点灯領域１２３を一括にした場合は、フレームレート４５Ｈｚ以下になるとフリッカが発生する。しかし、非点灯領域１２３を６分割以上とした場合は、２０Ｈｚ以下までフリッカが発生しない。
【０２２５】
図１３（ａ）は図１３のように表示領域１２２が連続している場合の明るさ調整方式である。図１３（ａ１）の表示画面３１の表示輝度が最も明るい。図１３（ａ２）の表示画面３１の表示輝度が次に明るく、図１３（ａ３）の表示画面３１の表示輝度が最も暗い。図１３（ａ１）から図１３（ａ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。この際、図１のＶｄｄ電圧（アノード電圧など）は変化させる必要がない。また、ソースドライバ回路１４が出力するプログラム電流あるいはプログラム電圧の大きさも変化させる必要がない。つまり、電源電圧を変化させず、また、映像信号を変化させずに表示画面３１の輝度変化を実施できる。
【０２２６】
また、図１３（ａ１）から図１３（ａ３）への変化の際、画面のガンマ特性は全く変化しない。したがって、表示画面３１の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本発明の効果のある特徴である。
【０２２７】
従来の画面の輝度調整では、表示画面３１の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は６４階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない。これに比較して、本発明の駆動方法では、画面の表示輝度に依存せず、最高の６４階調表示を実現できる。
【０２２８】
図１３（ｂ）は、図１２で説明したように表示領域１２２が分散している場合の明るさ調整方式である。図１３（ｂ１）の表示画面３１の表示輝度が最も明るい。図１３（ｂ２）の表示画面３１の表示輝度が次に明るく、図１３（ｂ３）の表示画面３１の表示輝度が最も暗い。図１３（ｂ１）から図１３（ｂ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。図１３（ｂ）のように表示領域１２２を分散させれば、低フレームレートでもフリッカが発生しない。
【０２２９】
さらに、低フレームレートでも、フリッカが発生しないようにするには、図１３（ｃ）のように表示領域１２２を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１３（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１３（ｃ）の駆動方法が適している。図１３（ａ）から図１３（ｃ）の駆動方法の切り替えも、シフトレジスタ６１の制御により容易に実現できる。
【０２３０】
図１３は非表示領域１２３が等間隔で構成されているが、これに限定するものではない。表示画面３１の１／２の面積が連続して表示領域１２２をし、残りの面積５０が図１３（ｃ１）のように等間隔に表示領域１２２と非表示領域１２３が繰り返すように駆動してもよいことは言うまでもない。
【０２３１】
また、ＥＬ表示装置に入力される映像信号を加算あるいは重み付け処理を行うことにより、表示画面に流れる電流を求め、または予測し、前記求めた電流などにより画像画面に黒帯状の非点灯領域を発生させ、この黒帯状の非点灯領域の大きさを変化させる。または、黒帯状の非点灯領域の幅は一定にし、映像信号の振幅を変化させることにより、表示画面に流れる電流の大きさが一定以上にならないように制御する。また、この制御により、電源回路から表示画面に流れる電流を一定以下となるようにすることができ、ＥＬ表示装置の発熱を抑制できる。また、電源回路（電源ＩＣ）が出力する電圧を可変することによりＥＬ表示装置の発熱を抑制できる。
【０２３２】
つぎに、本発明の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた本発明の表示機器（ＥＬ表示装置）について説明をする。
【０２３３】
図７はＥＬ表示装置の一例である情報端末装置の携帯電話の平面図である。筐体７３にアンテナ７１などが取り付けられている。７２ａは、表示画面の明るさを変化させる切換キー、７２ｂは電源オンオフキー、７２ｃがゲートドライバ回路１２ｂの動作フレームレートを切り替えるキーである。７５はホトセンサである。ホトセンサ７５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２２の輝度を自動調整する。
【０２３４】
図８はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部８３とビデオカメラ本体７３と具備している。本発明のＥＬ表示パネルは表示モニター７４としても使用されている。表示画面２２は支点８１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部８３に格納される。
【０２３５】
本実施の形態のＥＬ表示パネルあるいはＥＬ表示装置などはビデオカメラだけでなく、図９に示すような電子カメラにも適用することができる。本発明のＥＬ表示装置はカメラ本体９１に付属されたモニター２２として用いる。カメラ本体９１にはシャッタ９３の他、スイッチ７２ａ、７２ｃが取り付けられている。
【０２３６】
なお、本明細書で説明した本発明の技術的思想は相互に組み合わせることができる。例えば、図１のコンデンサ１９ｂを形成する実施例と、図１６の複数のソース信号線を形成した実施例の組み合わせが例示される。また、図１のコンデンサ１９ｂを形成する実施例と、図３１の電流源３１２を使用する実施例との組み合わせが例示される。また、図１のコンデンサ１９ｂを形成する実施例と、図３２のコンデンサ１９ｂを形成する実施例との組み合わせが例示される。また、図１のコンデンサ１９ｂを形成する画素構成の実施例ぬ、図４５、図４８の駆動方法との組み合わせが例示される。また、図３１と図４２あるいは図４５の構成の組み合わせが例示される。
【０２３７】
また、２つの組み合わせだけでなく、３つ以上の技術的思想の組み合わせが例示される。
【０２３８】
また、画素構成あるいは駆動方法だけでなく、図６あるいは図３にドライバ構成なども適時、各構成あるいは駆動方法に組み合わせることができる。また、画素構成あるいは駆動方法だけでなく、図１２あるいは図１３に他の駆動方法なども適時、各構成あるいは駆動方法に組み合わせることができる。
【０２３９】
なお、以上の構成あるいは駆動方法、また複数の構成あるいは駆動方法を組み合わせたものを図７、図８、図９などに適用したものも本発明である。
【産業上の利用可能性】
【０２４０】
本発明に係るＥＬ表示装置は、オフセットキャンセル期間を十分に確保できるため、良好なオフセットキャンセルを実現できる。そのため、駆動用トランジスタ１１ａの特性バラツキが発生しても、特性バラツキをキャンセルすることができ、良好な画像表示を実現できる。
【図面の簡単な説明】
【０２４１】
【図１】ＥＬ表示装置の画素の構成図である。
【図２】ＥＬ表示装置の駆動方法の説明図である。
【図３】ＥＬ表示装置の説明図である。
【図４】ＥＬ表示装置の画素の構成図である。
【図５】ＥＬ表示装置の画素の構成図である。
【図６】ＥＬ表示装置の説明図である。
【図７】ＥＬ表示装置を用いた機器の説明図である。
【図８】ＥＬ表示装置を用いた機器の説明図である。
【図９】ＥＬ表示装置を用いた機器の説明図である。
【図１０】ＥＬ表示装置の画素の構成図である。
【図１１】ＥＬ表示装置の画素の構成図である。
【図１２】ＥＬ表示装置の駆動方法の説明図である。
【図１３】ＥＬ表示装置の駆動方法の説明図である。
【図１４】ソース信号線から画素に映像信号を取り込む構成図である。
【図１５】図１４のゲートドライバ１２ａの動作を示した説明図である。
【図１６】本発明のＥＬ表示装置の説明図である。
【図１７】図１６のゲートドライバの動作を示した図である。
【図１８】図１６のゲートドライバの動作を示した図である。
【図１９】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２２】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２３】本発明のＥＬ表示装置の説明図である。
【図２４】本発明のＥＬ表示装置の説明図である。
【図２５】本発明のＥＬ表示装置の説明図である。
【図２６】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２８】本発明のＥＬ表示装置の駆動方法の説明図である。
【図２９】本発明のＥＬ表示装置の説明図である。
【図３０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３２】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３３】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３４】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３５】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３６】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３８】本発明のＥＬ表示装置の駆動方法の説明図である。
【図３９】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４１】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４２】本発明のＥＬ表示装置の説明図である。
【図４３】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４４】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４５】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４６】本発明のＥＬ表示装置の説明図である。
【図４７】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４８】本発明のＥＬ表示装置の駆動方法の説明図である。
【図４９】本発明のＥＬ表示装置の駆動方法の説明図である。
【図５０】本発明のＥＬ表示装置の駆動方法の説明図である。
【図５１】本発明のＥＬ表示装置の駆動方法の説明図である。
【符号の説明】
【０２４２】
１１  トランジスタ（ＴＦＴ）
１２  ゲートドライバＩＣ（回路）
１４  ソースドライバ回路（ＩＣ）
１５  ＥＬ（素子）
１６  画素
１７  ゲート信号線
１８  ソース信号線
１９  蓄積容量（付加コンデンサ、付加容量）
３１  表示画面
３２  レベルシフト回路
５１  インバータ回路
７１  アンテナ
７２  キー
７３  筐体
７４  表示パネル
７５  ホトセンサ
８１  支点
８３  撮影レンズ
８４  格納部
９１  本体
９２  撮影部
９３  シャッタスイッチ  
１２１  プログラム画素行（映像信号電圧書込み画素行）
１２２  表示領域
１２３  非表示領域
【図１】
0005197130.tif 000002
【図２】
0005197130.tif 000003
【図３】
0005197130.tif 000004
【図４】
0005197130.tif 000005
【図５】
0005197130.tif 000006
【図６】
0005197130.tif 000007
【図７】
0005197130.tif 000008
【図１０】
0005197130.tif 000009
【図１１】
0005197130.tif 000010
【図１２】
0005197130.tif 000011
【図１３】
0005197130.tif 000012
【図１４】
0005197130.tif 000013
【図１５】
0005197130.tif 000014
【図１６】
0005197130.tif 000015
【図１７】
0005197130.tif 000016
【図１８】
0005197130.tif 000017
【図１９】
0005197130.tif 000018
【図２０】
0005197130.tif 000019
【図２１】
0005197130.tif 000020
【図２２】
0005197130.tif 000021
【図２３】
0005197130.tif 000022
【図２４】
0005197130.tif 000023
【図２５】
0005197130.tif 000024
【図２６】
0005197130.tif 000025
【図２７】
0005197130.tif 000026
【図２８】
0005197130.tif 000027
【図２９】
0005197130.tif 000028
【図３０】
0005197130.tif 000029
【図３１】
0005197130.tif 000030
【図３２】
0005197130.tif 000031
【図３３】
0005197130.tif 000032
【図３４】
0005197130.tif 000033
【図３５】
0005197130.tif 000034
【図３６】
0005197130.tif 000035
【図３７】
0005197130.tif 000036
【図３８】
0005197130.tif 000037
【図３９】
0005197130.tif 000038
【図４０】
0005197130.tif 000039
【図４１】
0005197130.tif 000040
【図４２】
0005197130.tif 000041
【図４３】
0005197130.tif 000042
【図４４】
0005197130.tif 000043
【図４５】
0005197130.tif 000044
【図４６】
0005197130.tif 000045
【図４７】
0005197130.tif 000046
【図４８】
0005197130.tif 000047
【図４９】
0005197130.tif 000048
【図５０】
0005197130.tif 000049
【図５１】
0005197130.tif 000050
【図８】
0005197130.tif 000051
【図９】
0005197130.tif 000052