(57)【特許請求の範囲】
【請求項１】
可撓性を有し、試料の被測定面に対向して配置される可撓膜と、
前記可撓膜の上下両面に配置され、その一部が前記可撓膜を貫通して上面側と下面側とが連結された電極膜と、
前記試料の被測定面に当接して、前記可撓膜と前記試料の被測定面との間に気密された領域を形成する壁部材と、
前記可撓膜と前記被測定面との間の気密された領域内の気体を排出する排出路とを有し、
前記電極膜及び前記可撓膜はその上面側と下面側の圧力差により前記試料の被測定面方向に撓み、前記電極膜が前記試料の被測定面と密着する検査冶具であって、
前記電極膜は、第１の金属層とその表面を覆う第２の金属層との積層膜からなり、
前記第１の金属層は前記第２の金属層よりも弾性変形し易い金属からなるとともに前記第２の金属層は前記第１の金属層よりも酸化されにくい金属からなることを特徴とする検査冶具。
【請求項２】
前記圧力差は、前記可撓膜と前記被測定面との間の気密された領域を減圧することで発生させることを特徴とする請求項１に記載の検査冶具。
【請求項３】
前記第１の金属層はインジウム（Ｉｎ）からなり、前記第２の金属層は金（Ａｕ）からなることを特徴とする請求項１又は２に記載の検査冶具。
【請求項４】
前記可撓膜と前記壁部材とが同一材料から一体的に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の検査冶具。
【請求項５】
可撓性を有し、試料の被測定面に対向して配置される可撓膜と、
前記可撓膜の上下両面に配置され、その一部が前記可撓膜を貫通して上面側と下面側とが連結された電極膜と、
前記試料の被測定面に当接して、前記可撓膜と前記試料の被測定面との間に気密された領域を形成する壁部材と、
前記可撓膜と前記被測定面との間の気密された領域内の気体を排出する排出路とを有し、
前記電極膜は、第１の金属層とその表面を覆う第２の金属層との積層膜からなり、前記第１の金属層は前記第２の金属層よりも弾性変形し易い金属からなるとともに前記第２の金属層は前記第１の金属層よりも酸化されにくい金属からなる検査冶具を使用する静電容量測定方法であって、
最上層に誘電体膜が形成された前記試料の表面を前記被測定面として、その被測定面に前記検査冶具の壁部材を当接する工程と、
前記可撓膜の上面側と下面側とに圧力差を発生させて前記電極膜を前記試料の被測定面に密着させる工程と、
前記電極膜に信号を印加して静電容量を測定する工程とを有することを特徴とする静電容量測定方法。
【請求項６】
可撓性を有し、試料の被測定面に対向して配置される可撓膜と、
前記可撓膜の上下両面に配置され、その一部が前記可撓膜を貫通して上面側と下面側とが連結された電極膜と、
前記試料の被測定面に当接して、前記可撓膜と前記試料の被測定面との間に気密された領域を形成する壁部材と、
前記可撓膜と前記被測定面との間の気密された領域内の気体を排出する排出路とを有し、
前記電極膜は、第１の金属層とその表面を覆う第２の金属層との積層膜からなり、前記第１の金属層は前記第２の金属層よりも弾性変形し易い金属からなるとともに前記第２の金属層は前記第１の金属層よりも酸化されにくい金属からなる検査冶具を使用して、前記試料の静電容量を測定する工程を含む電子素子の製造方法であって、
最上層に誘電体膜が形成された前記試料の表面を前記被測定面として、その被測定面に前記検査冶具の壁部材を当接する工程と、
前記可撓膜の上面側と下面側とに圧力差を発生させて前記電極膜を前記試料の被測定面に密着させる工程と、
前記電極膜に信号を印加して静電容量を測定する工程とを有することを特徴とする電子素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子の電気的特性を検査するために使用する検査冶具及びそれを使用した静電容量測定方法に関する。
【背景技術】
【０００２】
半導体材料（又は導体材料）の上に形成された誘電体膜（絶縁膜）は、キャパシタやＭＯＳトランジスタ等の各種電子素子の構成の一部を成す。この誘電体膜の電気的特性は電子素子の性能に影響を及ぼすため、誘電体膜（絶縁膜）の電気的特性等を検証することが電子素子の高品質のために重要である。
【０００３】
従来から、誘電体膜の上に所定面積の電極を配置して静電容量やＣ−Ｖ特性等を測定し、誘電体膜の電気的特性等を調べる手法がある。この手法としては以下のものがある。
【０００４】
金属板からなる電極を試料表面に配置して測定を行う手法としては、例えば図１２に示すような手法がある。この手法では、所定の面積を有する金属板５０を誘電体膜（絶縁膜）３２上に載置し、基板３３（又は電極膜３４）と金属板５０との間の静電容量を求めることにより誘電体膜の電気的特性を測定する。
【０００５】
また、図１３に示すように、誘電体膜３２上に真空蒸着法により導体パターン６０を所定の面積に形成し、この導体パターン６０にプローブを当てて測定を行う手法がある。この手法では、シャドウマスクを使用する方法やフォトリソグラフィとエッチング等により不要な金属を除去する方法等により導体パターン６０を形成している。
【０００６】
また、図１４に示すように、誘電体膜３２の上に所定の断面積を有する筒状の水銀容器７１を配置し、この容器内に水銀７０を満たして、この水銀７０を電極として測定を行う手法がある。
【０００７】
この他、本願発明に関連すると思われる技術を開示するものとして特許文献１がある。特許文献１は、板状の電極に絶縁フィルムを貼り付けたプローブを試料に押し当てて静電容量の測定を行う手法を開示する。
【特許文献１】特開２０００−１９３７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、図１２に示すような金属板５０を誘電体膜３２に載せる方法では、金属板５０表面に存在する微細な凹凸やうねり及び誘電体膜３２表面のうねりや反り等により、金属板５０と誘電体膜３２との間に〜数μｍ程度の隙間ができてしまう。そのため、予想される静電容量よりも小さな静電容量しか得られず、正確な測定を行うことができない。
【０００９】
図１３に示すように、誘電体膜３２の上に真空蒸着法で電極膜６０を形成する場合には、電極膜６０が誘電体膜３２と密着性良く形成されるため、金属板５０のような隙間による問題は発生しない。しかし、静電容量の測定を行う前に試料に真空蒸着を行う必要があり、簡易且つ迅速な測定を行うことができない。また、シャドウマスクを用いて金属電極６０を形成する場合には、試料とシャドウマスクとの微小な間隔により電極面積が変化するので、電極面積の再現性が悪く、正確な静電容量を測ることが困難である。フォトリソグラフィ及びエッチングによる電極形成方法では電極面積の再現性は良好であるが、マスク作製と露光及びエッチング工程により、更に多くの時間を要してしまう。
【００１０】
図１４に示すように、水銀７０を電極に用いる場合、電極（水銀７０）が液体であるため、誘電体膜３２の表面にうねり等の凹凸があっても電極（水銀７０）との間に隙間が生じることがない。しかし、誘電体膜の種類によっては誘電体膜３２の一部が水銀と反応して誘電体膜３２の厚さが変化してしまうおそれがある。また、近年新規な誘電体膜が開発されつつあるが、水銀とこれらの新規な誘電体膜との反応性は未知である場合も多いため、事前に水銀と絶縁膜との反応性を検証しておく必要がある。さらに、水銀は有害物質であるためその取り扱いに注意が必要である。
【００１１】
また、特許文献１に開示された手法は、回路基板（試料）への対向面に絶縁板を貼付して電極の間隔を一定としているが、上述の金属板５０を用いる手法と同様に、絶縁板と回路基板（試料）との間に隙間が生ずるおそれがあり、正確な静電容量測定を行うのが困難である。
【００１２】
以上のような問題は静電容量の測定以外にも、所定の面積の電極を試料に密着させて測定を行う必要がある、面積抵抗率測定、体積抵抗率測定、及び電流密度測定の際にも生ずる。
【００１３】
本発明の目的は、導体又は半導体材料の上に形成された電子素子の電気的特性を簡易に且つ高精度に測定する検査冶具及びこれを用いた静電容量測定方法を提供することである。
【課題を解決するための手段】
【００１４】
一観点によれば、可撓性を有し、試料の被測定面に対向して配置される可撓膜と、前記可撓膜の上下両面に配置され、その一部が前記可撓膜を貫通して上面側と下面側とが連結された電極膜と、前記試料の被測定面に当接して、前記可撓膜と前記試料の被測定面との間に気密された領域を形成する壁部材と、前記可撓膜と前記被測定面との間の気密された領域内の気体を排出する排出路とを有し、前記電極膜及び前記可撓膜はその上面側と下面側の圧力差により前記試料の被測定面方向に撓み、前記電極膜が前記試料の被測定面と密着する検査冶具であって、前記電極膜は、第１の金属層とその表面を覆う第２の金属層との積層膜からなり、前記第１の金属層は前記第２の金属層よりも弾性変形し易い金属からなるとともに前記第２の金属層は前記第１の金属層よりも酸化されにくい金属からなることを特徴とする検査冶具が提供される。
【００１５】
上記観点の検査冶具において、排出路を真空ポンプ等と接続して、可撓膜と試料の被測定面との間の気密された領域を排気すれば、可撓膜の上下両面に圧力差が生じる。そして、可撓膜と電極膜が試料の被測定面に変形しながら押し付けられるため、金属膜（電極）が試料表面に密着する。これにより試料の電気的特性を正確に測定することができる。このように本観点の検査冶具を用いれば、試料の前処理を行うこと無く簡易かつ迅速に正確な電気的特性を測定することができる。
【００１６】
また、前記電極膜は、第１の金属層とその表面を覆う第２の金属層との積層膜からなり、前記第１の金属層は前記第２の金属層よりも弾性変形し易い金属からなるとともに前記第２の金属層は前記第１の金属層よりも酸化されにくい金属からなる。これにより、金属膜がより柔軟となり、試料表面への密着性が向上するため好適である。
【００１７】
上記観点の検査冶具において、前記可撓膜と前記壁部材とを同一材料から一体的に形成することができる。この場合には、構造が簡単となり好適である。
【００１８】
また、上記観点の検査冶具を、誘電体膜が形成された導体または半導体試料の表面に取り付けて使用することにより静電容量を簡易かつ正確に測定することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について、添付の図面を参照して説明する。
【００２０】
（第１実施形態）
以下、図１乃至図５を参照しつつ本発明の第１実施形態に係る検査冶具１０について説明する。ここに、図１は、本発明の第１実施形態に係る検査冶具を示す斜視断面図である。図２は、本発明の第１実施形態に係る検査冶具を示す断面図である。以下の説明において、本体１が試料の被測定面と対向する方向（紙面下方向）を下方と呼び、その反対方向（紙面上方向）を上方と呼ぶ。また、厚さと呼ぶときは上下方向の長さをいうものとする。
【００２１】
図１に示すように、本発明の第１実施形態に係る検査冶具１０は、円形の本体１と、その本体１の中心部付近に形成された電極２と、本体１の外周付近に取り付けられた排気ポート５とを備えている。また、本体１には壁部４及び可撓膜６が一体的に形成されており、本体１（可撓膜６）の中心部分にはスルーホール３が形成されている。以下各部の構成について更に説明する。
【００２２】
本体１は、図１に示すように円形に形成され、後述する可撓膜６及び壁部４とは同一材料により一体的に形成されている。紙面下側の部分で本体１は試料の被測定面（図５参照）と対向する。本体１の外周の直径は、例えば８ｍｍ程度に形成することができる。本体１は、柔軟性を有する樹脂材料（例えばポリイミド樹脂等）で形成することができる。
【００２３】
壁部４は、図１及び図２に示すように本体１の外周に沿って下方に伸びて形成されている。壁部４の底面は、後述するように試料の被測定面と当接する。この壁部４の底面は平坦な面として形成されている。壁部４の外周側の直径は例えば８ｍｍ程度に形成され、その内周側の径は、例えば６ｍｍ程度に形成される。壁部４の底面から本体１の上面までの厚さＴは、例えば５０μｍ程度に形成される。本体１の底面側において、壁部４よりも内周側の部分は薄く形成されており、壁部４と内周側の部分との段差は例えば２０μｍ程度に形成される。
【００２４】
可撓膜６は、本体１の中心側に形成された円形の肉薄部であり、図１及び２に示すように、本体１の上面側及び下面側で一段低く形成された部分からなる。可撓膜６は例えば、厚さ１０μｍ程度、直径２ｍｍに形成される。可撓膜６の中心部には、スルーホール３が形成されている。スルーホール３の直径は例えば０．１ｍｍ程度である。
【００２５】
電極２は、可撓膜６の中心側の上下両面を覆うように形成され、可撓膜６の上面側に形成されたプローブ側電極２ｂと下面側に形成された試料側電極２ａとからなる。試料側電極２ａ及びプローブ側電極２ｂは、例えば酸化（腐食）されにくく良好な電気的接触を取ることができる金（Ａｕ）等の金属膜からなる。試料側電極２ａ及びプローブ側電極２ｂは例えば厚さ１μｍ程度と薄く形成されているため、可撓膜６の変形にあわせて柔軟に変形することができる。プローブ側電極２ｂは例えば直径０．５ｍｍ程度に形成され、試料側電極２ａは直径１ｍｍ程度に形成できる。電極２の試料側電極２ａ及びプローブ側電極２ｂは可撓膜６の中心部に形成されたスルーホール３を介して連結されている。
【００２６】
排気ポート５は、本体１の上側の外周寄りに形成されている。排気ポート５は例えば外径は２．５ｍｍ程度、高さは５ｍｍ程度に形成される。排気ポート５の内側には内径０．５ｍｍ程度に形成された排気路７が形成されている。排気路７は上下方向に伸び、本体１を貫通している。
【００２７】
次に、図３及び図４を参照しつつ第１実施形態に係る検査冶具１０の製造方法について説明する。ここに、図３（ａ）〜（ｅ）は、本発明の第１実施形態に係る検査冶具の製造工程を順に示す断面図である（その１）。また、図４（ａ）〜（ｄ）は本発明の第１実施形態に係る検査冶具の製造工程を順に示す断面図である（その２）。
【００２８】
まず、厚さ５０μｍ程度のポリイミド基板を加工して直径８ｍｍ程度の円盤状の本体１を形成する。次に、本体１の一面の外周側であって、壁部４を形成すべき領域の上（図３（ａ）では下側）にフォトリソグラフィ法によりマスク１２を形成する。これにより図３（ａ）に示す構造が完成する。
【００２９】
次に、プラズマを用いたドライエッチング又はケミカルウエットエッチングによりポリイミドからなる本体１の下面を２０μｍ程度エッチングする。これにより、壁部４が形成され、その後マスク１２を除去することにより、図３（ｂ）に示す構造が完成する。
【００３０】
次に、本体１の上面の上の可撓膜６を形成すべき領域（本体１の中心から直径２ｍｍの領域）以外の部分にフォトリソグラフィ法によりマスク（図示せず）を形成し、プラズマを用いたドライエッチング又はケミカルウエットエッチングを実施してマスクが形成されていない本体１の上面を２０μｍ程度エッチングする。これにより、厚さ１０μｍ程度となった肉薄部として可撓膜６が形成される。その後マスクを除去することにより、図３（ｃ）に示す構造が完成する。
【００３１】
次に、本体１の底面の上に厚さ１μｍ程度の金（Ａｕ）膜を真空蒸着法により形成し、この金（Ａｕ）膜の上にフォトリソグラフィ法により直径１ｍｍ程度の円形のマスク（図示せず）を形成する。その後、このマスクが形成されていない部分の金（Ａｕ）膜をイオンミリング法等により除去することにより、直径１ｍｍ程度の試料側電極２ａが完成する。そして、マスクを除去することにより図３（ｄ）に示す構造が完成する。
【００３２】
次に、本体１（可撓膜６）の中心部分に、フォトリソグラフィ法及びエッチング（ドライエッチング又はケミカルウエットエッチング）により、直径１００μｍ程度のスルーホール３を形成する。これにより図３（ｅ）に示す構造が完成する。
【００３３】
次に、本体１の上面の上に厚さ１μｍの金（Ａｕ）膜を形成する。このとき、スルーホール３内は金（Ａｕ）が埋め込まれ、本体１の上面側の金（Ａｕ）膜と試料側電極２ａとが連結される。次に、本体１の上面側の金（Ａｕ）膜の中心部にフォトレジスト法により直径０．５ｍｍ程度のマスク（図示せず）を形成し、マスクが形成されていない部分の金（Ａｕ）膜を除去することにより、可撓膜６の上面側を覆うプローブ側電極２ｂが形成される。その後、マスクを除去することにより図４（ａ）に示す構造が完成する。
【００３４】
次に、本体１の可撓膜６と壁部４との間の部分に直径０．５ｍｍ程度の孔を空けて排気路７を形成する。排気路７の形成は例えば、フォトリソグラフィ法及びエッチングにより行うことができる。また、直径０．５ｍｍのドリルを用いて機械的加工により形成してもよい。以上の工程により図４（ｂ）に示す構造が完成する。
【００３５】
次に、管状の排気ポート５を上述の排気路７の上に接合する（図４（ｃ））。以上の工程により図４（ｄ）に示すように本体１の上側に排気ポート５が形成され、第１実施形態に係る検査冶具１０が完成する。
【００３６】
次に、第１実施形態に係る検査冶具１０を用いた静電容量測定方法について、図５を参照しつつ説明する。ここに、図５は本発明の第１実施形態に係る検査冶具を用いた静電容量測定方法を説明する模式図である。
【００３７】
ここでは試料として、半導体（又は導体）基板３３の表面に誘電体膜３２が形成され、半導体（又は導体）基板３３の裏面（紙面下側）には電極膜３４が形成されたものを用いるものとする（図５参照）。
【００３８】
測定は、まず導体（半導体）基板３３の上に形成された誘電体膜３２の上に、第１実施形態に係る検査冶具１０の下側を誘電体膜３２に対向させて載置する。このとき、壁部４の底面が誘電体膜３２と当接する。壁部４の底面は平坦な面として形成されているため、壁部４と誘電体膜３２との当接部分が密着する。これにより、誘電体膜３２とそれに対向する可撓膜６との間に気密された空間が形成される。
【００３９】
次に、排気ポート５に接続した図示しない排気ポンプによって、誘電体膜３２と可撓膜６との間の気密された空間の気体を排気する。これにより、気密された空間が減圧され、可撓膜６の上面から大気圧が働き、図５に示すように可撓膜６が誘電体膜３２の方に変形する。また、可撓膜６の下側に形成された試料側電極２ａが変形しながら誘電体膜３２の表面に押し付けられ、試料側電極２ａと誘電体膜３２とが隙間無く密着する。その後、電極２のプローブ側電極２ｂにプローブ３１を当てて、所定の測定信号を電極膜３４との間に印加することにより誘電体膜３２の静電容量を測定することができる。
【００４０】
以上のように、本実施形態の検査冶具１０によれば、可撓膜６及び電極２が薄く形成されているため、誘電体膜３２の表面に反り、うねり等の凹凸が存在しても、電極２と可撓膜６とが誘電体膜３２の表面の形状に合わせて変形し、誘電体膜３２に隙間なく密着する。これにより、誘電体膜３２の静電容量を正確に測定することができる。また、検査冶具１０を試料の被測定面（誘電体膜３２の表面）に載置して、排気ポート５から排気を行うだけで測定を行うことができるため、簡易且つ迅速に測定を行うことができる。
【００４１】
尚、本実施形態の検査冶具１０は、膜状試料の面積抵抗率、体積抵抗率及び電流密度の測定にも使用することができる。これらの測定においても、所定面積の電極を試料表面に隙間無く密着させることができるため、簡易且つ正確な測定を行うことができる。
【００４２】
（第２実施形態）
次に、図６乃至図１０を参照しつつ本発明の第２実施形態に係る検査冶具について説明する。ここに、図６は、本発明の第２実施形態に係る検査冶具を示す斜視断面図である。図７は、本発明の第２実施形態に係る検査冶具を示す断面図である。
【００４３】
図６及び図７に示すように、本実施形態の検査冶具２０は、可撓膜２１及び可撓膜２１の表面に形成された電極２２、並びに可撓膜２１を支持する上部リング部材２７、下部リング部材２８及びシール部材２６を備えている。
【００４４】
可撓膜２１は可撓性を有する材料（例えばポリイミド樹脂）からなる円盤状の部材であり、例えば直径２ｍｍ程度、厚さ１０μｍ程度に形成される。可撓膜２１の中心部にはスルーホール２３が形成されている。スルーホール２３は例えば直径０．１ｍｍ程度に形成される。
【００４５】
可撓膜２１の中心部付近の上面及び下面には円形の電極２が形成されている。電極２２は可撓膜２１の上面側を覆うプローブ側電極膜２２ｂと下面側を覆う試料側電極２２ａとからなる。プローブ側電極２２ｂの直径は例えば０．５ｍｍ程度、試料側電極２２ａの直径は例えば１ｍｍ程度に形成することができ、いずれも厚さ１μｍ程度の金（Ａｕ）膜で構成できる。試料側電極２２ａとプローブ側電極２２ｂとはスルーホール２３の部分で連結されている。
【００４６】
下部リング部材２８は中心側が中空のリング状に形成され、可撓膜２１よりも剛性の高い材料（例えば金属等）から構成することができる。下部リング部材２８の底面には溝が形成されており、この溝には試料と密着して気体の流通を阻止するシール部材２６が取り付けられている。下部リング部材２８の上面の内周側の部分には、可撓膜２１を保持するための段差部２４ａが形成されている。また、下部リング部材２８には排気を行うための排気路２９が形成されており、排気路２９の一方の端部は内壁側の一部に開口部を形成している。排気路２９の他方の端部は下部リング部材２８の上面に開口部を形成している。下部リング部材２８の排気路２９は上面の開口部において上部リングの排気路２９（後述）と接続される。
【００４７】
シール部材２６には、クロロプレンゴムやフッ素ゴム(デュポン社製バイトン等)等の弾力性を有する材料からなるＯリングを使用することができる。尚、シール部材２６はＯリングに限定されるものではなく、気密性を確保できるのであれば、例えば角リング、甲山パッキン又は甲丸パッキン等であってもよい。
【００４８】
上部リング部材２７は、下部リング部材２８とほぼ同じ径に形成された環状の部材であり、可撓膜２１よりも剛性の高い材料（例えば金属等）からなる。上部リング部材２７の外周面には、排気ポンプ（図示せず）へ接続できる排気ポート２５が形成されている。また、上部リング部材２７には排気路２９が形成されている。この排気路２９の一方の端部は上部リング部材２７の底面で下部リング部材２８の排気路２９と接続され、他方の端部は排気ポート２５に接続されている。上部リング２７の下面側は下部リング部材２８の上面と当接している。上部リング２７の底面の内周側には段差部２４ｂが形成されており、この段差部２４ｂと下部リング部材２８の段差部２４ａとにより可撓膜２１の外周部分を上下から挟むことで、可撓膜２１を支持している。特に図示しないが、可撓膜２１、上部リング部材２７の段差部２４及び下部リング部材２８の間の接合部には、クロロプレンゴムやフッ素ゴム等からなるシール部材が配置され、これらの接合部は気密性が保たれている。
【００４９】
次に、図８及び図９を参照しつつ第２実施形態に係る検査冶具の製造方法について説明する。ここに、図８（ａ）〜（ｄ）は、本発明の第２実施形態に係る検査冶具の製造工程を順に示す断面図である（その１）。図９（ａ）及び図９（ｂ）は、本発明の第２実施形態に係る検査冶具の製造工程を順に示す断面図である（その２）。
【００５０】
まず、厚さ１０μｍ程度のポリイミド板を加工して、直径６ｍｍ程度の円盤状の可撓膜２１を形成する。次に、可撓膜２１の一方の面（下面）に厚さ１μｍ程度の金（Ａｕ）膜を一様に形成する。金（Ａｕ）膜は例えば真空蒸着法等で形成することができる。次に、金（Ａｕ）膜の試料側電極２２ａの形成予定領域（例えば、可撓膜２１中心付近の直径１ｍｍの円内）の上にマスク４１を形成する。マスク４１はフォトリソグラフィ及びエッチングにより形成することができる。以上の工程により図８（ａ）に示す構造が完成する。尚、試料側電極２２ａの形成はシャドウマスクを用いた真空蒸着で行ってもよい。
【００５１】
次に、マスク４１を利用して、試料側電極２２ａ部分以外の金（Ａｕ）膜を除去することにより、試料側電極２２ａを形成する。金（Ａｕ）膜の除去はイオンミリング法等で行うことができる。その後、マスク４１を除去して図８（ｂ）の構造が完成する。
【００５２】
次に、可撓膜２１の中心付近に直径０．１ｍｍ程度の孔をあけてスルーホール２３を形成する。スルーホール２３は、可撓膜２１の上面側からフォトリソグラフィ及びエッチングを施すことにより形成することができる。以上の工程により図８（ｃ）に示す構造が完成する。
【００５３】
次に、可撓膜２１の上面側に金（Ａｕ）膜を厚さ１μｍ程度に形成し、この金（Ａｕ）膜の不要部分をフォトリソグラフ法及びエッチング法で除去することによりプローブ側電極２２ｂを形成する。金（Ａｕ）膜の形成の際にスルーホール２３が金（Ａｕ）で埋め込まれ、試料側電極２２ａとプローブ側電極２２ｂとが連結して電気的接続が確保される。以上の工程により、図８（ｄ）に示す構造が完成する。尚、プローブ側電極２２ｂの形成はシャドウマスクを用いた真空蒸着法で行っても良い。
【００５４】
次に、図９（ａ）に示すように、上部リング部材２７の段差部２４ａ及び下部リング部材２８の段差部２４ｂの部分で可撓膜２１の外周部を挟み込んで接合する。このとき、上部リング部材２８と下部リング部材２７との接合部及び段差部２４ａ、２４ｂと可撓膜２１との接合部に柔軟性のあるシール材（図示せず）を挟み込む。尚、下部リング部材２７及び上部リング部材２８は機械的加工等で作製することができる。
【００５５】
以上の工程により、図９（ｂ）に示すように本実施形態の検査冶具２０が完成する。
【００５６】
次に、本実施形態の検査冶具２０を用いた誘電率測定について図１０を参照しつつ説明する。ここに、図１０は本発明の第２実施形態に係る検査冶具を用いた静電容量測定方法を説明する模式図である。
【００５７】
誘電体膜３２の静電容量の測定は、まず、誘電体膜３２の表面の上にシール部材２６が密着するように検査冶具２０を配置する。これにより、誘電体膜３２に対向するように可撓膜２１が配置され、可撓膜２１と誘電体膜３２との間に密閉された空間が形成される。次に、検査冶具２０の上部リング部材２８に設けられた排気ポート２５と接続された排気ポンプ（図示せず）により、上述の密閉された空間内部の気体を排気する。これにより、密閉された空間内部が減圧され、可撓膜２１の上面に大気圧が作用して可撓膜２１が誘電体膜３２側に変形しながら押し付けられる。これにより、可撓膜２１の下面に形成された試料側電極２２ａが可撓膜２１とともに変形しつつ誘電体膜３２の表面に押し付けられ、誘電体膜３２の表面に密着する。
【００５８】
その後、可撓膜２１の上面側に形成されたプローブ側電極２２ｂにプローブ３１を接触させて所定の測定信号をプローブ３１と電極膜３４との間に印加することにより、誘電体膜の静電容量測定を行うことができる。
【００５９】
本実施形態の検査冶具２０によれば、誘電体膜３２の表面に電極２２を変形させながら押し付けて密着させるため、誘電体膜３２の表面にうねりや反り等の凹凸が存在していても、電極２２と誘電体膜３２の表面とを隙間無く密着させることができる。これにより、簡易で迅速に正確な静電容量の測定を行うことができる。
【００６０】
尚、検査冶具２０を使用すれば、半導体（又は導体）の膜状試料に対しても電極を密着させることができるので、半導体（又は導体）試料の面積抵抗率、体積抵抗率及び電流密度測定を簡易で迅速に正確な測定を行うことができる。
【００６１】
（その他の実施形態）
図１１は、本発明のその他の実施形態に係る検査冶具を示す断面図である。
【００６２】
本発明は上記実施形態に限定されるものではなく、以下の形態としてもよい。すなわち、図１１に示すように第１実施形態及び第２実施形態において、電極２（又は電極２２）は、単一の金属膜として構成されていたが、これを２以上の金属膜として構成することもできる。図１１において、試料側電極２ａ（又は２２ａ）は第１の金属膜２ｃ及び第２の金属膜２ｄで構成される。第１の金属膜２ｃは弾性変形しやすい柔軟な金属膜からなり、例えば厚さ５μｍ程度のインジウム（Ｉｎ）膜とすることができる。また、第２の金属膜は第１の金属膜２ｃ表面の酸化劣化による接触不良の発生を防止するために形成される膜であり、例えば厚さ１μｍ程度の金（Ａｕ）膜とすることができる。このように、電極２の一部を柔軟な金属膜で構成すれば、試料の被測定面への電極２の密着性を更に向上させることができる。
【００６３】
以上の諸実施形態に示した検査冶具による静電容量の測定は、電子素子の製造工程にて行っても良い。この場合、所定の静電容量を得られなかった電子素子については、エラーと判定することになる。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明の第１実施形態に係る検査冶具を示す斜視断面図である。
【図２】図２は、本発明の第１実施形態に係る検査冶具を示す断面図である。
【図３】図３（ａ）〜（ｅ）は、本発明の第１実施形態に係る検査冶具の製造工程を順に示す断面図である（その１）。
【図４】図４（ａ）〜（ｄ）は、本発明の第１実施形態に係る検査冶具の製造工程を順に示す断面図である（その２）。
【図５】図５は、本発明の第１実施形態に係る検査冶具を用いた静電容量測定方法を説明する模式図である。
【図６】図６は、本発明の第２実施形態に係る検査冶具を示す斜視断面図である。
【図７】図７は、本発明の第２実施形態に係る検査冶具を示す断面図である。
【図８】図８（ａ）〜（ｄ）は、本発明の第２実施形態に係る検査冶具の製造工程を順に示す断面図である（その１）。
【図９】図９（ａ）及び図９（ｂ）は、本発明の第２実施形態に係る検査冶具の製造工程を順に示す断面図である（その２）。
【図１０】図１０は、本発明の第２実施形態に係る検査冶具を用いた静電容量測定方法を説明する模式図である。
【図１１】図１１は、本発明のその他の実施形態に係る検査冶具を示す断面図である。
【図１２】図１２は、従来の静電容量測定方法を示す断面図であり、金属板を用いた静電容量測定の様子を示す。
【図１３】図１３は、従来の静電容量測定方法を示す断面図であり、蒸着法により形成した金属電極パターンの断面を示す。
【図１４】図１４は、従来の静電容量測定方法を示す断面図であり、水銀を用いた静電容量測定の様子を示す。
【符号の説明】
【００６５】
１…本体、２、２２…電極、２ａ、２２ａ…試料側電極、２ｂ、２２ｂ…プローブ側電極、２ｃ…第１の金属膜、２ｄ…第２の金属膜、３、２３…スルーホール、４…壁部、５、２５…排気ポート、６、２１…可撓膜、１０、２０…検査冶具、１２、４１…フォトレジストマスク、２４ａ、２４ｂ…段差部、２６…シール部材、２７…上部リング部材、２８…下部リング部材、７、２９…排気路、３１…プローブ、３２…誘電体膜、３３…半導体（又は導体）基板、３４…電極膜、５０…金属板、６０…導体パターン、７０…水銀、７１…水銀容器。
【図１】
0005157426.tif 000002
【図２】
0005157426.tif 000003
【図３】
0005157426.tif 000004
【図４】
0005157426.tif 000005
【図５】
0005157426.tif 000006
【図６】
0005157426.tif 000007
【図７】
0005157426.tif 000008
【図８】
0005157426.tif 000009
【図９】
0005157426.tif 000010
【図１０】
0005157426.tif 000011
【図１１】
0005157426.tif 000012
【図１２】
0005157426.tif 000013
【図１３】
0005157426.tif 000014
【図１４】
0005157426.tif 000015