(57)【特許請求の範囲】
【請求項１】
光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムであって、
前記無線基地局装置は、
設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、  前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、
前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部とを備え、
前記無線装置は、
前記無線基地局装置から自装置への方向である下り方向に他無線装置が接続されているか否かを判定する判定部と、
前記判定部による判定結果が、前記他無線装置が接続されていないことを示す結果である場合、自装置から前記無線基地局装置への方向である上り方向に接続される装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力し、
前記判定部による判定結果が、前記他無線装置が接続されていることを示す結果である場合、前記下り方向に接続される前記他無線装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力する信号選択部とを備え、
前記無線基地局装置の前記遅延量設定部は、
前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、
前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部と
を備えることを特徴とする遅延補正システム。
【請求項２】
光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける無線基地局装置であって、
設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、  前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、
前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部と
を備え、
前記遅延量設定部は、
前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、
前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部と
を備えることを特徴とする無線基地局装置。
【請求項３】
光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける無線基地局装置に備えられる遅延制御回路であって、
設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、  前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、
前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部と
を備え、
前記遅延量設定部は、
前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、
前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部と
を備えることを特徴とする遅延制御回路。
【請求項４】
光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける遅延補正方法であって、
前記無線基地局装置が、
前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定ステップと、
測定した遅延量の時間に応じて出力タイミングを遅らせて信号を出力する遅延制御ステップとを有し、
前記無線装置が、
前記無線基地局装置から自装置への方向である下り方向に他無線装置が接続されているか否かを判定する判定ステップと、
判定結果が、前記他無線装置が接続されていないことを示す結果である場合、自装置から前記無線基地局装置への方向である上り方向に接続される装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力し、
判定結果が、前記他無線装置が接続されていることを示す結果である場合、前記下り方向に接続される前記他無線装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力する信号選択ステップとを有し、
前記無線基地局装置の前記遅延制御ステップでは、
前記遅延測定ステップにて測定された遅延量と、記憶手段が予め記憶している、前記無線装置における信号処理時間を示す固定遅延量情報の値とに基づいて、前記光回線ごとに算出された遅延量に基づいて制御を行うことを特徴とする遅延補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスケード接続された無線通信装置に接続される無線基地局装置における遅延補正システム、無線基地局装置、遅延制御回路、及び、遅延補正方法に関する。
【背景技術】
【０００２】
現在、Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）基地局などの無線通信基地局の装置構成において、ベースバンド処理部と、増幅器（ＡＭＰ；amplifier）を備える無線装置とを分け、その間を光通信にて接続する構成が実施されている。更に、分割した無線装置をカスケード接続し、ベースバンド処理部から離れた場所を無線通信可能域に拡張するセルの拡張を行っている（例えば、特許文献１）。
このような構成のメリットとしては、１つのベースバンド処理部を設置することにより、複数の無線装置を離れた場所に簡単に設置することが可能となり、セル数の増加が容易に行えることや、無線装置のみの置き換えでセルの構成を容易に変更可能なことなどが挙げられる。
【０００３】
ここで、このような光通信を用いてベースバンド処理部と複数の無線装置とをカスケード接続するようなシステムにおいて問題として挙げられるのが、設置位置の違いに基づく各無線装置間とベースバンド処理部との間の距離の違いによって発生する光ケーブルの信号伝搬遅延時間である。したがって、１つのベースバンド処理部と複数の無線装置との間で高速デジタル通信を行う場合、各無線装置間の距離差が大きくなることや、ケーブルの状態などの要因により、ベースバンド信号に遅延ばらつきが生じてしまう。
【０００４】
複数の無線装置の下り信号において時間的なばらつきを保持したまま以降の処理を行って良いシステムであれば、遅延ばらつきが生じてもなんら問題はないが、例えばダイバーシチ送信や、ＩＰＤＬ（Idle Period Down Link）サービス等、各無線装置間においてデータの遅延ばらつきを保持したまま以降の処理を行ってはならないシステムの場合、発生した遅延に対して補正をする回路を追加しなければならない。
【０００５】
複数の無線装置における遅延時間を補正する方法としては、例えば、無線装置に基準となる時間を渡し、基準時間からの時間を計算し補正することが挙げられる。その基準時間の受け渡し方法としては、ＧＰＳ（Global Positioning System）を利用することや、各無線装置を別ケーブル等で接続することが考えられている。
【特許文献１】特開２００５−３２３０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したＧＰＳを利用したシステムにおいては、別途ＧＰＳ用の回路を装置に組み込む必要があるため、装置構成が複雑となり、かつ装置のコストが上がってしまうという問題がある。
一方、別ケーブル等で各無線装置を接続する場合、別途専用ケーブルが必要となり、無線装置を容易に設置することができないという問題がある。
【０００７】
本発明は、このような事情を考慮し、上記の問題を解決すべくなされたもので、その目的は、回路の組み込みなどによって装置構成を複雑化させることなく、無線通信システムのベースバンド処理部に、光回線等を用いてカスケード接続した複数の無線装置を接続するシステムにおいて、各無線装置と接続する光ケーブルの伝播遅延時間の測定処理、測定結果に基づく各無線装置ごとの遅延補正処理を行い、下り送信信号の送信タイミングを各無線装置で同一のタイミングにする遅延補正を行うことができる遅延補正システム、無線基地局装置、遅延制御回路、及び、遅延補正方法を提供することにある。
【課題を解決するための手段】
【０００８】
光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムであって、前記無線基地局装置が、設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部とを備え、前記無線装置が、前記無線基地局装置から自装置への方向である下り方向に他無線装置が接続されているか否かを判定する判定部と、前記判定部による判定結果が、前記他無線装置が接続されていないことを示す結果である場合、自装置から前記無線基地局装置への方向である上り方向に接続される装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力し、前記判定部による判定結果が、前記他無線装置が接続されていることを示す結果である場合、前記下り方向に接続される前記他無線装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力する信号選択部とを備え、前記無線基地局装置の前記遅延量設定部は、前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部とを備えることを特徴とする遅延補正システムである。
【００１０】
本発明は、光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける無線基地局装置であって、設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部とを備え、前記無線基地局装置の前記遅延量設定部は、前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部とを備えることを特徴とする無線基地局装置である。
【００１１】
本発明は、光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける無線基地局装置に備えられる遅延制御回路であって、設定される遅延量の時間に応じて出力信号の出力タイミングを遅らせる遅延制御部と、前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定部と、前記遅延測定部によって測定される遅延量を前記遅延制御部に出力することにより遅延量を設定する遅延量設定部とを備え、前記無線基地局装置の前記遅延量設定部は、前記無線装置における信号処理時間を示す固定遅延量情報を予め記憶する記憶手段と、前記遅延測定部により測定される遅延量と前記記憶手段が記憶する固定遅延量情報の値とに基づき、前記光回線ごとの遅延量を算出し、算出した遅延量を前記遅延制御部に出力する遅延量算出部とを備えることを特徴とする遅延制御回路である。
【００１２】
本発明は、光回線によりカスケード接続され、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、前記無線装置の同期に用いる前記同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおける遅延補正方法であって、前記無線基地局装置が、前記同期信号出力部が前記無線装置に前記同期信号を出力する出力タイミング情報を取得し、前記無線装置から自装置に入力される前記同期信号の入力タイミング情報を取得し、前記出力タイミング情報と前記入力タイミング情報とに基づき、前記無線装置までの遅延量を測定する遅延測定ステップと、測定した遅延量の時間に応じて出力タイミングを遅らせて信号を出力する遅延制御ステップとを有し、前記無線装置が、前記無線基地局装置から自装置への方向である下り方向に他無線装置が接続されているか否かを判定する判定ステップと、判定結果が、前記他無線装置が接続されていないことを示す結果である場合、自装置から前記無線基地局装置への方向である上り方向に接続される装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力し、判定結果が、前記他無線装置が接続されていることを示す結果である場合、前記下り方向に接続される前記他無線装置から入力され、前記同期検出部により検出される同期信号を前記上り方向に接続される装置に出力する信号選択ステップとを有し、前記無線基地局装置の前記遅延制御ステップでは、前記遅延測定ステップにて測定された遅延量と、記憶手段が予め記憶している、前記無線装置における信号処理時間を示す固定遅延量情報の値とに基づいて、前記光回線ごとに算出された遅延量に基づいて制御を行うことを特徴とする遅延補正方法である。
【発明の効果】
【００１３】
本発明によれば、他装置から入力される同期信号を検出する同期検出部を備える無線装置と、無線装置の同期に用いる同期信号を出力する同期信号出力部を備える無線基地局装置とが光回線により接続される遅延補正システムにおいて、無線基地局装置が、無線装置への同期信号の出力により、無線装置までの信号の往復にかかる時間を遅延量として測定し、測定した遅延量に基づき、無線装置に出力する信号の出力タイミングを遅延させるようにした。
これにより、遅延測定において、遅延測定用の特別な信号を用いることなく、無線基地局装置と無線装置との間の通信において用いられる同期信号によって、光ケーブルの伝送効率を悪化させることなく遅延量を測定することが可能になるという効果がある。
また、遅延量の測定処理、補正処理を無線基地局装置が集約して行うため、無線装置の設計が容易になり、かつ製造コストを低減させることが可能になるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態による遅延補正システム１を図面を参照して説明する。
図１は、本実施形態による遅延補正システム１の概要を示す図である。遅延補正システム１は、Ｗ−ＣＤＭＡ基地局としての基地局装置１０と、光ケーブルによりカスケード接続（直列接続）されたｎ個の無線装置としてのＡＭＰ１−１〜１−ｎからなる第１の装置列と、カスケード接続されたＮ個の無線装置としてのＡＭＰ２−１〜２−Ｎからなる第２の装置列とを備える。
【００１５】
基地局装置１０は、自装置に接続される無線装置の装置列ごとに、ベースバンド処理部としてのデジタル信号処理部１００を備える。デジタル信号処理部１００は、遅延測定／遅延補正の処理を行う遅延補正部１０１を有し、ＡＭＰ１−１〜１−ｎ、２−１〜２−Ｎの各装置の遅延量を測定し、この遅延量に基づき送信データの送信タイミングを制御する処理を行い、各装置を同期させる。
なお、遅延補正システム１において、カスケード接続される無線装置の装置列の数が２列の場合を例として説明するが、これに限られず、基地局装置１０に接続される装置列の数は、１列でもよいし、３列以上であってもよい。
【００１６】
第１の装置列において、この装置列の一端に位置するＡＭＰ１−１が基地局装置１０に直接接続される基地局装置１０に最も近い装置であり、他端に位置するＡＭＰ１−ｎが基地局装置１０から最も遠い装置である。同様に、第２の装置列において、この装置列の一端に位置するＡＭＰ２−１が基地局装置１０に直接接続される基地局装置１０に最も近い装置であり、他端に位置するＡＭＰ２−Ｎが基地局装置１０から最も遠い装置である。
【００１７】
なお、ＡＭＰ１−１〜１−ｎ、２−１〜２−Ｎの各装置と基地局装置１０との間の距離である設置距離は、ランダムであるとする。例えば、光ケーブル１−０１のケーブルの長さを示す距離ｘ、光ケーブル１−１２の距離ｙ、光ケーブル２−０１の距離Ｘ、光ケーブル２−１２の距離Ｙは、それぞれ異なる距離でもよいし、いずれか２以上のケーブルの長さが一致していてもよい。
【００１８】
また、装置を接続する光ケーブルα−βγは、第α（α＝１、２）の装置列において、基地局装置１０から数えて第β番目（β＝０〜ｎ、０〜Ｎ）の装置と、第γ番目（γ＝β＋１）の装置とを接続するケーブルを示す。例えば、光ケーブル１−０１は、第１の装置列において、基地局装置１０から数えて第０番目の基地局装置１０と、第１番目のＡＭＰ１−１とを接続するケーブルである。
【００１９】
次に、本発明の一実施形態である遅延補正システム１について、第１の装置列を例に遅延補正処理の流れの概略を説明し、この遅延補正処理を実現する各装置の内部構成について説明する。以下、基地局装置１０からＡＭＰ１−ｎへの向きを下り方向、ＡＭＰ１−ｎから基地局装置１０への向きを上り方向とし、下り方向の信号を下り信号（ＴＸ信号）、上り方向の信号を上り信号（ＲＸ信号）と記載する。また、自装置から見て、下り方向に接続される装置を後段の装置、上り方向に接続される装置を上位側の装置として説明する。
【００２０】
基地局装置１０において遅延補正部１０１は、接続される第１の装置列のＡＭＰ１−１〜１−ｎの装置ごとに遅延量を記憶し、この遅延量に基づき、ＡＭＰ１−１〜１−ｎへの信号出力タイミングを遅延させることにより、遅延補正処理を行う。遅延補正部１０１が記憶する遅延量は、新たな無線装置の接続時に、遅延補正部１０１が測定、算出する遅延量であり、上述したように、基地局装置１０に接続される装置列のＡＭＰ１−１〜１−ｎごとに記憶される値である。
【００２１】
また、遅延補正部１０１は、基地局装置１０に接続する装置列に新たに無線装置が接続される際、遅延補正部１０１が内部に備える遅延制御部に設定する遅延量を算出する。
基地局装置１０への装置列の接続手順を示す。基地局装置１０に対し、ＡＭＰ１−１からＡＭＰ１−ｎの順に１台ずつカスケード接続し、各無線装置の接続ごとの動作確認後に下り方向に次の無線装置を接続し、装置列を延長する。
【００２２】
一方、基地局装置１０は、接続される装置列の最後段のＡＭＰ１−１〜１−ｎまでの遅延量を所定の周期ごとに測定し、測定値を記憶する。装置列が延長された場合、基地局装置１０において測定される遅延量が増加する。基地局装置１０は、遅延量の増加量に基づき、延長されたケーブルの信号伝達における遅延量を算出し、算出した遅延量を増設される装置に対応する遅延量として記憶する。
【００２３】
次に、各装置の内部構成について図面を用いて説明する。図２は、基地局装置１０が備えるデジタル信号処理部１００の内部構成を示すブロック図である。同図において、ＡＭＰ１−１に接続するデジタル信号処理部１００と、ＡＭＰ２−１に接続するデジタル信号処理部１００とは同様の構成のため、ＡＭＰ１−１に接続するデジタル信号処理部１００を代表としてその内部構成について説明する。
【００２４】
デジタル信号処理部１００は、下り信号に対する信号処理を行う構成として、拡散器２００−１〜２００−ｎと、ＭＵＸ部（multiplexer）２０２と、フレーム信号生成部２０３と、エンコーダ２０４と、Ｓｅｒ（シリアライザ）部２０５と、Ｅ／Ｏ（電気／光）変換部２０６とを備える。また、デジタル信号処理部１００は、上り信号（ＲＸ信号）に対する信号処理を行う構成として、Ｏ／Ｅ（光／電気）変換部２１１と、Ｄｅｓ（デシリアライザ）部２１２と、デコーダ２１３とを備え、遅延補正処理を行う構成として遅延補正部１０１を備える。
【００２５】
以下、デジタル信号処理部１００が備える各機能ブロックについて、下り信号に対する信号処理を行う下り信号処理部２１０、上り信号に対する信号処理を行う上り信号処理部２２０、遅延補正処理を行う構成の順に説明する。
デジタル信号処理部１００における下り信号処理部２１０として、拡散器２００−１〜２００−ｎは、同様の構成であり、それぞれＡＭＰ１−１〜１−ｎに対応する。例えば、拡散器２００−１は、ＡＭＰ１−１に対応しており、上位側より入力される下り信号に対し、拡散処理を行い、拡散したＡＭＰ１−１宛のＴＸ信号を遅延補正部１０１に出力する。
【００２６】
遅延補正部１０１は、入力されるＴＸ信号に対し、ＡＭＰ１−１〜１−ｎごとに遅延補正処理を行い、補正したＴＸ信号をＭＵＸ部２０２に出力する。
ＭＵＸ部２０２は、遅延補正部１０１から入力されるＡＭＰ１−１〜１−ｎごとのｎ個のＴＸ信号の入力に対して時分割多重処理を行うｎ入力１出力の回路であり、時分割多重処理したＴＸ信号をエンコーダ２０４に出力する。
【００２７】
エンコーダ２０４は、入力される信号（例えば、ＴＸ信号）に対し、８Ｂ／１０Ｂ（８Ｂｉｔ／１０Ｂｉｔ）エンコード処理を行い、エンコードした信号をＳｅｒ部２０５に出力する。
Ｓｅｒ部２０５は、入力されるパラレル信号に対し、パラレル／シリアル変換を行うシリアライザであり、変換したシリアル信号をＥ／Ｏ変換部２０６に出力する。
【００２８】
Ｅ／Ｏ変換部２０６は、入力されるシリアル信号を電気信号から光信号に変換し、変換した光信号を光ケーブル１−０１ＴＸを介してＡＭＰ１−１に出力する。
フレーム信号生成部２０３は、ＡＭＰ１−１〜１−ｎを同期させる同期信号（タイミング信号）として、フレーム信号（コンマコード）を生成し、所定周期ごとに、生成したフレーム信号をエンコーダ２０４と遅延補正部１０１の遅延測定カウンタ２１４とに出力する。フレーム信号生成部２０３が生成するフレーム信号は、例えば、Ｋ２８．５などの固有の信号列であるコンマコードであり、エンコーダ２０４が行うエンコード処理に必須となる信号列である。
【００２９】
次に、デジタル信号処理部１００における上り信号処理部２２０として、Ｏ／Ｅ変換部２１１は、光ケーブル１−０１ＲＸを介してＡＭＰ１−１から入力される光信号を電気信号に変換し、変換した電気信号をＤｅｓ部２１２に出力する。
Ｄｅｓ部２１２は、入力されるシリアル信号に対し、シリアル／パラレル変換を行うデシリアライザであり、変換したパラレル信号をデコーダ２１３に出力する。
【００３０】
デコーダ２１３は、入力される信号に対し、８Ｂ／１０Ｂデコード処理を行い、デコードした信号を上り信号として基地局装置１０の上位側に出力する。
なお、デジタル信号処理部１００に接続する光ケーブル１−０１は、送信信号用の光ケーブル１−０１ＴＸと、受信信号用の光ケーブル１−０１ＲＸとの２本のケーブルであり、光ケーブル１−０１ＴＸのケーブル長と光ケーブル１−０１ＲＸのケーブル長とは略等しい。
【００３１】
次に、デジタル信号処理部１００における遅延補正処理を行う遅延補正部１０１の構成について説明する。
遅延補正部１０１は、遅延制御部２０１−１〜２０１−ｎと、遅延測定カウンタ２１４と、遅延量設定部２１５とを備える。遅延補正部１０１において、遅延制御部２０１−１〜２０１−ｎは、同様の構成であり、それぞれＡＭＰ１−１〜１−ｎに対応する。例えば、遅延制御部２０１−１は、ＡＭＰ１−１に対応しており、入力された信号に対し、予め設定される遅延量の時間に応じて遅らせてＴＸ信号をＭＵＸ部２０２に出力する。ここでは、遅延制御部２０１−１〜２０１−ｎは、予め設定される遅延量の時間だけ遅らせてＴＸ信号をＭＵＸ部２０２に出力する。
【００３２】
遅延測定カウンタ２１４は、フレーム信号生成部２０３が出力する下りのフレーム信号の出力タイミングから、ＡＭＰ１−１から入力される上りのフレーム信号の入力タイミングまでの時間を測定するカウンタであり、測定結果を遅延量設定部２１５に出力する。
遅延量設定部２１５は、遅延情報記憶部と、遅延量算出部と、遅延量通知部とを備え、遅延測定カウンタ２１４から入力されるカウント値を記憶し、予め記憶している固定遅延量情報に基づき、ＡＭＰ１−１〜１−ｎごとの遅延量を算出する。
【００３３】
遅延量設定部２１５の遅延情報記憶部は、遅延測定カウンタ２１４から入力される測定値である前回カウント値の情報と、固定遅延量情報と、遅延制御部２０１−１〜２０１−ｎの設定値であるＡＭＰ１−１〜１−ｎごとの遅延量とを記憶する。ここで、固定遅延量情報とは、ＡＭＰ１−１〜１−ｎにおいて、入力信号に基づき信号を出力する際の信号入力から信号出力までにかかる所定の処理時間を示す情報である。
【００３４】
遅延量設定部２１５の遅延量算出部は、遅延測定カウンタ２１４から入力されるカウント値の情報と固定遅延量情報とに基づき、基地局装置１０とＡＭＰ１−１〜１−ｎとを接続する光ケーブル１−０１〜１−（ｎ−１）ｎ各々の伝送遅延量を算出し、算出した値を遅延量として遅延情報記憶部に書き込み、遅延量通知部に書込通知を出力する。
遅延量通知部は、遅延量算出部から入力される書込通知に基づき、遅延情報記憶部から遅延量を読み出し、読み出した遅延量を遅延制御部２０１−１〜２０１−ｎに通知することにより、遅延制御部２０１−１〜２０１−ｎへの遅延量の設定を行う。
【００３５】
なお、本実施形態において、装置列の最後段の無線装置（例えば、ＡＭＰ１−ｎ）と無線基地局装置１０との間の距離として、無線基地局装置１０に接続可能な最長の距離が予め設定されている。そして、フレーム信号生成部２０３がフレーム信号を出力する周期は、設定される最長距離に設置されている無線装置までの信号の往復にかかる時間より長い時間を１周期とする。これにより、フレーム信号生成部２０３によるフレーム信号の出力後、対応する上りフレーム信号の入力までの間は、次のフレーム信号を出力しない構成となる。
【００３６】
次に、ＡＭＰ１−１〜１−ｎ、ＡＭＰ２−１〜２−Ｎの内部構成について図面を用いて説明する。ここで、ＡＭＰ１−１〜１−ｎ、ＡＭＰ２−１〜２−Ｎは、同様の構成であり、ＡＭＰ１−１を代表例として説明する。図３は、ＡＭＰ１−１の構成を示すブロック図である。ＡＭＰ１−１は、下り信号の信号処理を行う下り信号処理部３０１、上り信号の信号処理を行う上り信号処理部３０２、無線信号の送信を行う無線信号送信部３０３、無線信号の受信を行う無線信号受信部３０４、フレーム信号対応部３０５を備える。
【００３７】
ＡＭＰ１−１の下り信号処理部３０１は、光ケーブル１−０１ＴＸから入力される光信号を電気信号に変換するＯ／Ｅ変換部３１０と、変換された電気信号をシリアル／パラレル変換するＤｅｓ部３１１と、変換されたパラレル信号を８Ｂ／１０Ｂデコード処理するデコーダ３１２と、デコードされた時分割多重信号から自装置宛の信号を選択して抽出するＴＸ信号選択部３１４と、自装置以外の信号に対し、８Ｂ／１０Ｂエンコード処理するエンコーダ３１５と、エンコードされた信号をパラレル／シリアル変換するＳｅｒ部３１６と、変換されたシリアル信号を電気信号から光信号に変換して光ケーブル１−１２ＴＸに出力するＥ／Ｏ変換部３１７と、同期検出部３１３とを備える。
【００３８】
ＡＭＰ１−１の上り信号処理部３０２は、光ケーブル１−１２ＲＸから入力される光信号を電気信号に変換するＯ／Ｅ変換部３２０と、変換された電気信号をシリアル／パラレル変換するＤｅｓ部３２１と、変換されたパラレル信号を８Ｂ／１０Ｂデコード処理するデコーダ３２２と、デコーダ３２２又は上り信号用遅延制御部３２７のうち、いずれか一方から入力される信号を出力するセレクタであるＳＥＬ部３２４と、入力される信号に対して時分割多重処理を行うＭＵＸ制御部３２８と、時分割多重された信号に対し、８Ｂ／１０Ｂエンコード処理するエンコーダ３２９と、エンコードされた信号をパラレル／シリアル変換するＳｅｒ部３３０と、変換されたシリアル信号を電気信号から光信号に変換して光ケーブル１−０１ＲＸに出力するＥ／Ｏ変換部３３１とを備える。
【００３９】
また、ＡＭＰ１−１の無線信号送信部３０３は、ＴＸ信号選択部３１４が抽出した自装置宛のＴＸ信号をデジタル−アナログ変換するＤ／Ａ変換部３１８と、変換されたアナログ信号に対して高周波（ＲＦ）／アナログ変換を行うＲＦ（Radio frequency）処理を行い、変換した信号をアンテナから出力する送信用ＲＦ部３１９とを備える。ＡＭＰ１−１の無線信号受信部３０４は、無線信号の受信部であり、アンテナを介して受信する上り信号（ＲＸ信号）に対し、ＲＦ処理を行う受信用ＲＦ部３２５と、受信用ＲＦ部３２５から入力される信号をアナログ−デジタル変換し、変換したデジタル信号をＭＵＸ制御部３２８に出力するＡ／Ｄ変換部３２６と、同期検出部３２３とを備える。
【００４０】
また、ＡＭＰ１−１は、ＡＭＰ１−１の装置全体における同期制御を行う同期処理部として、下り信号処理部３０１に備えられ、同期処理に用いる周期的に入力される同期信号を下り信号（ＴＸ信号）から検出する同期検出部３１３と、上り信号処理部３０２に備えられ、上り信号（ＲＸ信号）から同期信号を検出する同期検出部３２３とを備える。
【００４１】
また、ＡＭＰ１−１は、基地局装置１０における遅延補正処理時に出力されるフレーム信号に応答するフレーム信号対応部３０５として、同期検出部３１３が検出する下り信号の同期信号を所定時間遅延させてＳＥＬ部３２４に入力する上り信号用遅延制御部３２７と、ＡＭＰ１−１の起動時から同期検出部３２３が検出する上り信号の同期信号の入力があるまで上り信号用遅延制御部３２７から入力される信号をＭＵＸ制御部３２８に出力し、同期検出部３２３から入力される上り信号の同期信号が入力されるとデコーダ３２２から入力される信号をＭＵＸ制御部３２８に出力するセレクタであるＳＥＬ部３２４とを備える。
【００４２】
上述の構成によれば、ＡＭＰ１−１において、下り方向（後段）に、他のＡＭＰ１−１〜１−ｎが接続されておらず、同期検出部３２３が上り信号の同期信号が未検出である場合、ＳＥＬ部３２４は、上り信号用遅延制御部３２７から入力される信号をＭＵＸ制御部３２８に出力する。また、ＡＭＰ１−１において、下り方向に他のＡＭＰ１−１〜１−ｎが接続され、同期検出部３２３による上り方向の同期信号の検出された場合、ＳＥＬ部３２４は、以降入力される信号のうち、デコーダ３２２から入力される信号のみＭＵＸ制御部３２８に出力するようにした。
【００４３】
これにより、第１の装置列の最後段に設置されるＡＭＰ１−ｎが基地局装置１０からの同期信号を基地局装置１０に応答し、ＡＭＰ１−１〜１−（ｎ−１）の装置が同期信号を応答しないため、基地局装置１０の遅延補正部１０１は、装置列の最後段のＡＭＰ１−ｎまでの信号の往復にかかる時間をカウントすることが可能になる。
【００４４】
また、上り信号用遅延制御部３２７において、同期検出部３１３が入力する同期信号を、所定時間遅延させてＳＥＬ部３２４に入力するようにした。これにより、最後段のＡＭＰ１−ｎにおける下り信号の同期信号の入力から、応答の出力までにかかるフレーム信号への応答処理時間を一定に保つことができる。
以下、ＡＭＰ１−１における各信号処理部の信号処理時間について、信号入力から信号出力までの処理時間として、フレーム信号対応部３０５の信号処理時間を固定遅延量Ｂ、下り信号処理部３０１の信号処理時間を固定遅延量Ｃ、上り信号処理部３０２の信号処理時間を固定遅延量Ｄとする。
【００４５】
次に、本発明の一実施形態における遅延測定処理の流れについて、図面を用いて説明する。図４は、基地局装置１０のデジタル信号処理部１００における遅延測定処理の流れを示すフローチャートである。
デジタル信号処理部１００において、フレーム信号生成部２０３は、所定周期ごとに同期信号としてフレーム信号（コンマコード）をエンコーダ２０４と遅延測定カウンタ２１４とに出力する（ステップＳ１）。遅延測定カウンタ２１４は、フレーム信号生成部２０３からのフレーム信号の入力と同時に、カウントを開始する（ステップＳ２）。
【００４６】
一方、フレーム信号生成部２０３からエンコーダ２０４に入力されるフレーム信号は、エンコーダ２０４、Ｓｅｒ部２０５、Ｅ／Ｏ変換部２０６による下り信号処理を経て第１の装置列に出力され、第１の装置列の最後段の装置からデジタル信号処理部１００にフレーム信号が応答される。デジタル信号処理部１００において、第１の装置列の最後段の装置からフレーム信号の応答が入力され、Ｏ／Ｅ変換部２１１、Ｄｅｓ部２１２、デコーダ２１３による上り信号処理を経て、遅延測定カウンタ２１４は、デコーダ２１３からフレーム信号の入力を受け付ける（ステップＳ３）。
【００４７】
遅延測定カウンタ２１４は、デコーダ２１３からのフレーム信号の入力と同時にカウントを終了し、カウントした測定値を遅延量設定部２１５に出力する（ステップＳ４）。
遅延量設定部２１５は、遅延測定カウンタ２１４から入力されるカウント値と、予め記憶する前回カウント値とを比較する（ステップＳ５）。
【００４８】
遅延測定カウンタ２１４から入力されるカウント値が前回カウント値より大きい場合、遅延量設定部２１５は、第１の装置列の最後段に、新たな無線装置（例えば、ＡＭＰ１−（ｎ＋１））がカスケード接続されたことと判定し、ステップＳ６に進む。一方、遅延測定カウンタ２１４から入力されるカウント値が前回カウント値以下と判定した場合、遅延量設定部２１５は、第１の装置列において、装置構成の変更がないことと判定し、ステップＳ１に戻る。
【００４９】
遅延量設定部２１５は、カスケード接続された新たな無線装置の伝送遅延量を算出し（ステップＳ６）、算出した遅延量の値と、遅延測定カウンタ２１４から入力されるカウント値とを遅延量設定部２１５が内部に備える遅延情報記憶部に書き込むことにより、遅延量データの更新を行う（ステップＳ７）。
遅延量設定部２１５は、更新処理後、内部に備える遅延情報記憶部から遅延量情報を読み出し、読み出した遅延量情報を遅延制御部２０１−１〜２０１−（ｎ＋１）に通知することにより、遅延量を設定し、ステップＳ１に戻る（ステップＳ８）。
【００５０】
次に、図４のステップＳ６における遅延量の算出方法の具体例について、基地局装置１０にＡＭＰ１−１が接続された場合と、基地局装置１０に接続されるＡＭＰ１−１に新たにＡＭＰ１−２が接続された場合とについて図面を用いて説明する。
図５は、基地局装置１０にＡＭＰ１−１のみが接続された場合の遅延量の算出方法を示す概念図である。ここで、基地局装置１０の遅延量設定部２１５の遅延情報記憶部は、初期状態として、固定遅延量情報のみ記憶している。
【００５１】
同図において、基地局装置１０から出力されるフレーム信号は、光ケーブル１−０１を介して遅延時間ＴＡ後にＡＭＰ１−１に入力される。ＡＭＰ１−１において、下り方向に他のＡＭＰ１−２〜１−ｎが接続されていないため、ＡＭＰ１−１は、入力された下り信号のフレーム信号に対し、固定遅延時間ＴＢ後に、フレーム信号の応答として基地局装置１０に出力する。ＡＭＰ１−１から出力される応答されたフレーム信号は、光ケーブル１−０１を介して遅延時間ＴＡ後に基地局装置１０に入力される。
【００５２】
したがって、基地局装置１０がフレーム信号を出力してから、応答が入力されるまでの往復の遅延量ＴＸ（往復の遅延量ＴＸ＝遅延時間ＴＡ＋固定遅延時間ＴＢ＋遅延時間ＴＡ）と、光ケーブル１−０１による遅延時間ＴＡと、固定遅延時間ＴＢとは、以下の式で表すことができる。
ＴＡ＝（ＴＸ−ＴＢ）÷２
ここで、往復の遅延量ＴＸは、遅延測定カウンタ２１４によって測定されるカウント値に対応し、固定遅延時間ＴＢは、遅延量設定部２１５の遅延情報記憶部が予め記憶している固定遅延時間ＴＢに対応する。
【００５３】
遅延量設定部２１５は、内部に備える遅延情報記憶部から読み出す固定遅延時間ＴＢと遅延測定カウンタ２１４から入力されるカウント値とを上式に代入して、光ケーブル１−０１の遅延時間ＴＡを算出する。遅延量設定部２１５は、算出した遅延時間ＴＡを、基地局装置１０から数えて１番目の無線装置の遅延量情報として遅延情報記憶部に書き込む。また、遅延量設定部２１５は、遅延測定カウンタ２１４から入力されるカウント値を遅延情報記憶部の前回カウント値の項目に書き込み、遅延制御部２０１−１に遅延量を通知し、遅延量の設定処理を行う。
【００５４】
次に、基地局装置１０に接続されたＡＭＰ１−１にＡＭＰ１−２が接続された場合における遅延量の算出方法について説明する。図６は、図５に示すＡＭＰ１−１の下り方向にＡＭＰ１−２が接続された場合における遅延量の算出方法を示す概念図である。ここで、基地局装置１０の遅延量設定部２１５の遅延情報記憶部は、固定遅延量情報と、ＡＭＰ１−１の遅延量情報と、前回カウント値とを記憶している。
【００５５】
同図において、基地局装置１０から出力されるフレーム信号は、光ケーブル１−０１を介して遅延時間ＴＡ後にＡＭＰ１−１に入力される。ＡＭＰ１−１において、下り方向にＡＭＰ１−２が接続されているため、下り信号処理の固定遅延時間ＴＣ後に、フレーム信号は、ＡＭＰ１−２に出力される。ＡＭＰ１−１が出力するフレーム信号は、光ケーブル１−１２を介して遅延時間ＴＥ後にＡＭＰ１−２に入力される。ＡＭＰ１−２において、下り方向に他のＡＭＰ１−３〜１−ｎが接続されていないため、固定遅延時間ＴＢ後に、入力される下り信号のフレーム信号は、上り信号としてＡＭＰ１−１に出力される。
【００５６】
ＡＭＰ１−２から出力されるフレーム信号は、光ケーブル１−１２を介して遅延時間ＴＥ後にＡＭＰ１−１に入力される。ＡＭＰ１−１において、ＡＭＰ１−２から出力されるフレーム信号は、上り信号処理にかかる固定遅延時間ＴＤ後に、ＡＭＰ１−１から基地局装置１０に出力される。ＡＭＰ１−１から出力されるフレーム信号は、光ケーブル１−０１を介して遅延時間ＴＡ後に基地局装置１０に入力される。
【００５７】
遅延量設定部２１５の遅延量算出部は、遅延測定カウンタ２１４から入力されるカウント値（往復の遅延量ＴＹ）と、遅延情報記憶部が記憶する前回カウント値（往復の遅延量ＴＸ）とを比較し、ここでは、ＴＹ＞ＴＸであるため、新たに無線装置が接続されたことと判定し、遅延量を算出する。
基地局装置１０がフレーム信号を出力してから、応答が入力されるまでの往復の遅延量ＴＹ（往復の遅延量ＴＹ＝遅延時間ＴＡ＋固定遅延時間ＴＣ＋遅延時間ＴＥ＋固定遅延時間ＴＢ＋遅延時間ＴＥ＋固定遅延時間ＴＤ＋遅延時間ＴＡ）と、光ケーブル１−０１による遅延時間ＴＡと、固定遅延時間ＴＢ、ＴＣ、ＴＤとを用いて、光ケーブル１−１２の遅延時間ＴＥは、以下の式で表すことができる。
【００５８】
ＴＥ＝（ＴＹ−２ＴＡ−ＴＢ−ＴＣ−ＴＤ）÷２
ここで、遅延時間ＴＡは、遅延量設定部２１５の遅延情報記憶部が記憶するＡＭＰ１−１の遅延量情報に対応し、固定遅延時間ＴＢ、ＴＣ、ＴＤは、遅延量設定部２１５の遅延情報記憶部が予め記憶している固定遅延量情報に対応する。
【００５９】
遅延量算出部は、遅延情報記憶部から読み出す固定遅延量情報とＡＭＰ１−１の遅延量情報と、遅延測定カウンタ２１４から入力されるカウント値とを上式に代入して、光ケーブル１−１２の遅延時間ＴＥを算出する。遅延量算出部は、算出した遅延時間ＴＥを、基地局装置１０から数えて２番目の無線装置の遅延量情報として遅延情報記憶部に書き込む。また、遅延量算出部は、遅延測定カウンタ２１４から入力されるカウント値を遅延情報記憶部の前回カウント値の項目に書き換え、遅延量通知部が遅延制御部２０１−１と遅延制御部２０１−２とに遅延量を通知する。
【００６０】
上述した実施形態によれば、基地局装置１０において、遅延補正部１０１は、フレーム信号の往復にかかる往復の遅延量と、前回カウント値との比較結果に基づき、新たな無線装置の接続の有無を判定し、新たな無線装置が接続されたことと判定した場合、図６に示す手順により、遅延量設定部２１５の固定遅延量情報と、ＡＭＰ１−１〜１−ｎの遅延量情報とに基づき、新たな無線装置の遅延量を算出する。
【００６１】
これにより、基地局装置１０に接続される装置列に新たに無線装置が接続される場合、往復にかかる信号遅延量の値が大きくなるため、この信号遅延量の変化に基づき、基地局装置１０は、オペレータによる接続通知入力操作を要することなく新たな無線装置の接続を検出し、遅延量を算出することが可能になるという効果がある。
【００６２】
また、ＡＭＰ１−１〜１−ｎにおいて、後段に他の無線装置（ＡＭＰ１−１〜１−ｎ）が接続されておらず、同期検出部３２３からの同期信号の入力がない場合（後段の無線装置と非同期の場合）、ＳＥＬ部３２４は、上り信号用遅延制御部３２７より入力される信号をＭＵＸ制御部３２８に出力する。一方、同期検出部３２３からの同期信号の入力がある場合（後段の無線装置が接続され、同期している場合）、ＳＥＬ部３２４は、デコーダ３２２から入力された信号をＭＵＸ制御部３２８に出力するようにした。
【００６３】
これにより、基地局装置１０に接続される無線装置の装置列の最後段に設置される無線装置（例えば、ＡＭＰ１−ｎ）のみが基地局装置１０にフレーム信号を応答するため、基地局装置１０は、最後段の装置までの往復にかかる信号遅延量を測定することが可能になる。
【００６４】
また、遅延量の測定／補正の処理を基地局装置１０のデジタル信号処理部１００が集約して行うようにした。これにより、ＡＭＰ１−１〜１−ｎ、２−１〜２−Ｎに遅延補正用の回路を組み込む必要がなくなるため、設計を容易にし、かつ製造コストを低減することが可能になるという効果がある。
【００６５】
また、基地局装置１０において遅延測定に用いるフレーム信号として、通常用いられる同期信号であるコンマコードを用いる構成とすることにより、光ケーブル上での伝送効率を下げること無く遅延測定を行うことが可能になるという効果がある。さらに、遅延測定にコンマコードを使用することにより、通信切断などを伴う遅延測定用の特殊な通信処理を行うことなく遅延測定を行うことできるため、利用者に影響を与えることなくＡＭＰ１−１〜１−ｎの増設が可能になるという効果がある。
上述したように、本実施形態によれば、ＡＭＰ１−１〜１−ｎの遅延量を遅延量設定部２１５が算出し、遅延制御部２０１−１〜２０１−ｎに設定することにより、ＡＭＰ１−１〜１−ｎでのＴＸ信号の送信タイミングを同一タイミングにそろえることが可能になる。
【００６６】
なお、本実施形態において、遅延測定に用いるフレーム信号として、Ｋ２８．５などのコンマコードを用いることとして説明したが、これに限られず、遅延補正システム１の無線通信システムにおいて、基地局装置１０とＡＭＰ１−１〜１−ｎとの間で送受信する際に用いられる同期信号であれば、いずれの信号も適用可能である。
【００６７】
なお、本発明に記載の無線装置は、ＡＭＰ１−１〜１−ｎ、ＡＭＰ２−１〜２−Ｎに対応する。また、本発明に記載の遅延測定部は、遅延測定カウンタ２１４に対応し、本発明に記載の遅延量設定部は、遅延量設定部２１５に対応する。
【００６８】
なお、上述の基地局装置１０、ＡＭＰ１−１〜１−ｎ、及び、ＡＭＰ２−１〜２−Ｎは、内部にコンピュータシステムを有している。そして、基地局装置１０のデジタル信号処理部１００が備える遅延補正部１０１、ＡＭＰ１−１〜１−ｎ、ＡＭＰ２−１〜２−Ｎの上り信号用遅延制御部３２７、ＳＥＬ部３２４の動作の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータシステムが読み出して実行することによって、上記処理が行われる。ここでいう「コンピュータシステム」とは、ＣＰＵ及び各種メモリやＯＳ、周辺機器等のハードウェアを含むものである。
【００６９】
また、図４に示す各ステップを実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、また、図２に示す基地局装置１０のデジタル信号処理部１００の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、また、図３におけるＡＭＰ１−１の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、基地局装置１０に接続するカスケード接続された無線装置ごとの遅延測定処理、及び、遅延補正処理を行ってもよい。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリ等の書き込み可能な不揮発性メモリ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
【００７０】
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（例えばＤＲＡＭ（Dynamic Random Access Memory））のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態による遅延補正システム１の全体構成を示す図である。
【図２】同実施形態における基地局装置１０のデジタル信号処理部１００の内部構成を示すブロック図である。
【図３】同実施形態におけるＡＭＰ１−１の内部構成を示すブロック図である。
【図４】同実施形態におけるデジタル信号処理部１００の動作フローを示す図である。
【図５】同実施形態における基地局装置１０とＡＭＰ１−１との遅延量の算出方法を示す概念図である。
【図６】同実施形態における基地局装置１０に接続されるＡＭＰ１−１に対し、新たに接続されるＡＭＰ１−２の遅延量の算出方法を示す概念図である。
【符号の説明】
【００７２】
１  遅延補正システム
１０  基地局装置
１０１  遅延補正部
１００  デジタル信号処理部
１−１〜１−ｎ、２−１〜２−Ｎ  ＡＭＰ
１−０１、１−０１ＴＸ、１−０１ＲＸ、１−１２、１−１２ＴＸ、１−１２ＲＸ、１−２３、１−（ｎ−１）ｎ、２−０１、２−０１ＴＸ、２−０１ＲＸ、２−１２、２−２３、２−（Ｎ−１）Ｎ  光ケーブル
２１０  下り信号処理部
２００−１〜２００−ｎ  拡散器
２０１−１〜２０１−ｎ  遅延制御部
２０２  ＭＵＸ部
２０３  フレーム信号生成部
２０４  エンコーダ
２０５  Ｓｅｒ部
２０６  Ｅ／Ｏ変換部
２２０  上り信号処理部
２１１  Ｏ／Ｅ変換部
２１２  Ｄｅｓ部
２１３  デコーダ
２１４  遅延測定カウンタ
２１５  遅延量設定部
３０１  下り信号処理部
３１０  Ｏ／Ｅ変換部
３１１  Ｄｅｓ部
３１２  デコーダ
３１３  同期検出部
３１４  ＴＸ信号選択部
３１５  エンコーダ
３１６  Ｓｅｒ部
３１７  Ｅ／Ｏ変換部
３０３  無線信号送信部
３１８  Ｄ／Ａ変換部
３１９  送信用ＲＦ部
３０２  上り信号処理部
３２０  Ｏ／Ｅ変換部
３２１  Ｄｅｓ部
３２２  デコーダ
３２３  同期検出部
３０５  フレーム信号対応部
３２７  上り信号用遅延制御部
３２４  ＳＥＬ部
３０４  無線信号受信部
３２５  受信用ＲＦ部
３２６  Ａ／Ｄ変換部
３２８  ＭＵＸ制御部
３２９  エンコーダ
３３０  Ｓｅｒ部
３３１  Ｅ／Ｏ変換部
【図１】
0005195046.tif 000002
【図２】
0005195046.tif 000003
【図３】
0005195046.tif 000004
【図４】
0005195046.tif 000005
【図５】
0005195046.tif 000006
【図６】
0005195046.tif 000007