(57)【特許請求の範囲】
【請求項１】
入力信号をメインアンプとピークアンプとで増幅して、前記両アンプの出力を合成して出力するドハティ増幅装置において、
前記メインアンプと前記ピークアンプとに共通の電源電圧を供給する可変電源部と、
入力信号のエンベロープ振幅レベルを検出するエンベロープ検出部と、
前記可変電源部によって前記両アンプに供給される電源電圧の大きさを調整するために前記可変電源部を制御する制御部と、
を備え、
前記制御部は、前記エンベロープ検出部によって検出されるエンベロープ振幅レベルが基準検出電圧を超えない範囲では、前記両アンプに供給される電源電圧の大きさを、エンベロープ振幅レベルにかかわらず一定の第１電圧にするとともに、
エンベロープ振幅レベルが基準検出電圧を超えた範囲では、ドハティ増幅装置の効率が前記第１電圧を前記両アンプに電源電圧として与えた場合におけるドハティ増幅装置の効率よりも大きくなるように、前記両アンプに供給される電源電圧の大きさを、前記第１電圧から前記第１電圧よりも大きい電圧までの可変範囲でエンベロープ振幅レベルに応じて変動させる
ドハティ増幅装置。
【請求項２】
前記第１電圧は、当該第１電圧をメインアンプとピークアンプとに電源電圧として与えた場合に、メインアンプとピークアンプとの合成出力であるドハティ増幅装置の出力とドハティ増幅装置の効率とからみたドハティ増幅装置の効率特性曲線が、
（ａ）効率が第１のピークを迎える第１ピーク部と、
（ｂ）前記第１ピーク部における出力よりも大きい出力において、前記第１ピーク部よりも効率が下がる効率低下部と、
（ｃ）前記効率低下部における出力よりも大きい出力において、効率が最大効率となる第２ピーク部と、
を持つ電圧に設定されている請求項１記載のドハティ増幅装置。
【請求項３】
前記基準検出電圧は、前記第１電圧における前記効率特性曲線の前記第２ピーク部となるドハティ増幅装置の出力に対応する入力信号の電圧値又は当該電圧値近傍の値である請求項２記載のドハティ増幅装置。
【請求項４】
前記基準検出電圧は、前記第１電圧における前記効率特性曲線の前記第１ピーク部となるドハティ増幅装置の出力に対応する入力信号の電圧値又は当該電圧値近傍の値である請求項２記載のドハティ増幅装置。
【請求項５】
前記制御部は、前記第１電圧から前記第１電圧よりも大きい電圧までの前記可変範囲の大きさを調整するよう構成されていることを特徴とする請求項１〜４のいずれか１項に記載のドハティ増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドハティ増幅装置に関するものである。
【背景技術】
【０００２】
高効率増幅装置として、ドハティ型の増幅装置（以下、「ドハティ増幅装置」という）が知られている（例えば、特許文献１参照）。図９は、従来のドハティ増幅装置の基本構成を示している(非特許文献１参照)。
【０００３】
図９に示すドハティ増幅装置１００は、メインアンプ１０１と、ピークアンプ１０２とを有している。ドハティ増幅装置の入力部Ｐｉｎに与えられる入力信号は、分配器０１３によって、メインアンプ１０１とピークアンプ１０２とに分配され、両アンプ１０１，１０２によって増幅される。両アンプ１０１，１０２の合成出力が、ドハティ増幅装置の出力Ｐｏｕｔとなる。なお、分配器１０３とピークアンプ１０２との間には、第１のλ／４線路（λ／４変成器）１０４が設けられている。また、メインアンプとピークアンプとの出力合成点と、メインアンプとの間には、第２のλ／４線路（λ／変成器）１０５が設けられている。
【０００４】
ドハティ増幅装置１００の入力信号のレベルが所定値以下である場合、メインアンプ１０１による増幅が行われ、ピークアンプ１０２による増幅は行われない。また、ドハティ増幅装置１００の入力信号のレベルが所定値を超えると、メインアンプ１０１だけでは出力が飽和するので、ピークアンプ１０２による増幅も行われ、両アンプ１０１，１０２の合成信号が出力される。これにより、広い範囲で増幅が行うことができる。しかも、ピークアンプ１０２は、入力信号のレベルが小さい場合は、消費電力が少ないので、高効率となる。
【特許文献１】特開平７−２２８５２号公報
【非特許文献１】Peter B. Kenington, "High-Linearity RF Amplifier Design",   ARTECH House, （米国），2002, p493-502
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のドハティ増幅装置では、メインアンプとピークアンプの電源電圧として、電源部１０６から一定の電圧Ｖｄが与えられていた。
しかし、本発明者は、様々な検討の結果、メインアンプとピークアンプの電源電圧Ｖｄを調整することで、より高効率なドハティ増幅装置が得られることを見いだした。
【０００６】
そこで、本発明は、ドハティ増幅装置の効率をさらに高めることを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、入力信号をメインアンプとピークアンプとで増幅して、前記両アンプの出力を合成して出力するドハティ増幅装置において、前記メインアンプと前記ピークアンプとに共通の電源電圧を供給する可変電源部と、入力信号のエンベロープ振幅レベルを検出するエンベロープ検出部と、前記可変電源部によって前記両アンプに供給される電源電圧の大きさを調整するために前記可変電源部を制御する制御部と、を備え、前記制御部は、前記エンベロープ検出部によって検出された入力信号のエンベロープ振幅レベルに応じて、前記両アンプに供給される電源電圧の大きさを制御するよう構成されていることを特徴とする。
【０００８】
上記本発明によれば、入力信号のエンベロープ振幅レベルに応じて、両アンプに供給される電源電圧の大きさを制御するため、電源電圧を固定にした場合に比べて、電源効率を高めることができる。
【０００９】
前記制御部は、前記エンベロープ検出部によって検出されるエンベロープ振幅レベルが基準検出電圧を超えない範囲では、前記両アンプに供給される電源電圧の大きさを第１電圧にするとともに、エンベロープ振幅レベルが基準検出電圧を超えた範囲では、前記両アンプに供給される電源電圧の大きさを、前記第１電圧よりも大きい範囲でエンベロープ振幅レベルに応じて変動させるのが好ましい。
基準検出電圧を超えない範囲では電源電圧を第１電圧とする一方、基準検出電圧を超えると、電源電圧を前記第１電圧よりも大きい範囲でエンベロープ振幅レベルに応じて変動させることで、より高い効率が得られる。
【００１０】
前記第１電圧は、当該第１電圧をメインアンプとピークアンプとに電源電圧として与えた場合に、メインアンプとピークアンプとの合成出力であるドハティ増幅装置の出力とドハティ増幅装置の効率とからみたドハティ増幅装置の効率特性曲線が、
（ａ）効率が第１のピークを迎える第１ピーク部と、
（ｂ）前記第１ピーク部における出力よりも大きい出力において、前記第１ピーク部よりも効率が下がる効率低下部と、
（ｃ）前記効率低下部における出力よりも大きい出力において、効率が最大効率となる第２ピーク部と、
を持つ電圧に設定されているのが好ましい。
【００１１】
前記基準検出電圧は、前記第１電圧における前記効率特性曲線の前記第２ピーク部となるドハティ増幅装置の出力に対応する入力信号の電圧値又は当該電圧値近傍の値であるのが好ましい。
【００１２】
前記基準検出電圧は、前記第１電圧における前記効率特性曲線の前記第１ピーク部となるドハティ増幅装置の出力に対応する入力信号の電圧値又は当該電圧値近傍の値であるのが好ましい。
【００１３】
前記制御部は、前記可変電源部による電源電圧の可変範囲を調整するよう構成されているのが好ましい。この場合、可変範囲の調整で線形性を維持することができる。
【発明の効果】
【００１４】
本発明によれば、入力信号のエンベロープ振幅レベルに応じて、メインアンプとピークアンプとに供給される電源電圧の大きさを制御するため、ドハティ増幅装置の効率を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本発明に係るドハティ増幅装置１０を示している。このドハティ増幅装置１０は、従来のドハティ増幅装置１０と同様に、入力端子に入力された入力信号Ｐｉｎを、メインアンプ１とピークアンプ２に分配する分配器３を備えており、入力信号Ｐｉｎをメインアンプ１とピークアンプ２とで増幅するように構成されている。
【００１６】
メインアンプ１とピークアンプ２とは、それぞれ、ＦＥＴ（電界効果トランジスタ）によって構成されている。入力信号Ｐｉｎは、両アンプ１，２によって増幅されるとともに、合成されて、ドハティ増幅装置１０の出力信号Ｐｏｕｔとなる。
なお、分配器３とピークアンプ２との間には、インピーダンス整合をとるための第１のλ／４線路４が設けられている。また、メインアンプ１とピークアンプ２との出力合成点と、メインアンプ１との間にも、インピーダンス整合をとるための第２のλ／４線路５が設けられている。
【００１７】
さらに、本実施形態のドハティ増幅装置１０は、メインアンプ１とピークアンプ２とに共通の電源電圧Ｖｄを供給するための可変電源部７を備えている。この可変電源部７は、所定の電圧範囲で、メインアンプ１とピークアンプ２とに供給される電源電圧Ｖｄを変動させることができる。
【００１８】
本実施形態のドハティ増幅装置１０は、入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔを検出するエンベロープ検出部６を備えている。このエンベロープ検出部６は、入力信号Ｐｉｎのエンベロープ（包絡線）を検出する。
【００１９】
前記可変電源部７から供給される電源電圧Ｖｄの値は、制御部８によって制御される。
前記制御部８は、エンベロープ検出部６によって検出された入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔに応じて、前記可変電源部７から前記両アンプ１，２に供給される電源電圧Ｖｄの大きさを決定する。
【００２０】
本実施形態の制御部８は、検出されたエンベロープ振幅レベルＶｄｅｔから、両アンプ１，２に供給される電源電圧Ｖｄを決定するためにルックアップテーブル９を用いる。このルックアップテーブル９は、図示しない記憶部に記憶されており、検出されたエンベロープ振幅レベルＶｄｅｔに対応する電源電圧Ｖｄが規定されている。制御部８は、ルックアップテーブル９を参照して、検出されたエンベロープ振幅レベルＶｄｅｔに対応する電源電圧Ｖｄを決定する。
ルックアップテーブル９を用いて電源電圧Ｖｄを調整することで、エンベロープ振幅レベルＶｄｅｔの変動に追従して電源電圧Ｖｄを変動させることができる。
【００２１】
さて、本発明者は、両アンプ１，２への電源電圧をＶｄ１〜Ｖｄ３の範囲で調整して、ドハティ増幅装置１００の効率特性が、図２のように変化することを見いだした。前記ルックアップテーブル９は、この知見に基づいて設定されている（詳細は後述）。
図２の効率特性図において、横軸は、ドハティ増幅装置１００の出力Ｐｏｕｔであり、縦軸はドレイン効率である。なお、電源電圧の可変範囲であるＶｄ１とＶｄ３は、Ｖｄ１＝Ｖｄ３×α（例えば、α＝０．５）に設定されている。
【００２２】
まず、図２において、Ｖｄ１とＶｄ３の中間電圧Ｖｄ２の特性曲線に着目する。なお、ドハティ増幅装置１００の整合回路４，５は、この中間電圧Ｖｄ２に合わせて構成されている。
【００２３】
中間電圧Ｖｄ２の効率特性曲線は、全体的には、出力Ｐｏｕｔが増大すると、効率も増大する曲線を描く。ただし、中間電圧Ｖｄ２の効率特性曲線は、出力Ｐｏｕｔが増加しても効率はほとんど増加しないか、やや減少する肩部Ｓ２を有する。中間電圧Ｖｄ２の特性曲線において、出力Ｐｏｕｔが肩部Ｓ２の範囲を超えてさらに大きくなると、出力Ｐｏｕｔの増大につれて効率も増大するようになる。
【００２４】
一方、電源電圧がＶｄ２よりも小さいＶｄ１では、効率特性曲線が、中間電圧Ｖｄ２の場合とはやや異なる。具体的には、Ｖｄ２＞Ｖｄ１の場合、比較的低い出力Ｐｏｕｔの範囲では、効率が上昇する。ただし、最大効率点Ｐ１ｍａｘは、電圧Ｖｄ２の場合よりも大幅に小さくなり、この最大効率点Ｐ１ｍａｘを超えて出力Ｐｏｕｔが増大すると、効率は急激に低下する。
【００２５】
また、Ｖｄ１の効率特性曲線の場合、最大効率点Ｐ１ｍａｘよりも手前で効率が第１のピークを迎える第１ピーク部Ｐ１を有している。Ｖｄ１の効率特性曲線は、この第１ピーク部Ｐ１よりも出力が大きくなると、効率は徐々に低下し、その後、再び効率が上昇に転じるくぼみ状の効率低下部Ｈ１を有している。つまり、Ｖｄ１の効率特性曲線は、第１ピーク部Ｐ１と第２ピーク部である最大効率点Ｐ１ｍａｘとの間に、効率が低くなる効率低下部Ｈ１を有しているのである。
【００２６】
両アンプ１，２への電源電圧ＶｄがＶｄ２よりも小さい範囲では、効率特性曲線は、基本的には、Ｖｄ１の効率特性曲線と同様な形状となる。ただし、両アンプ１，２への電源電圧ＶｄがＶｄ２よりも小さい範囲では、電圧ＶｄをＶｄ１から徐々に大きくすると、全体的な効率は順次低下する（効率特性曲線全体が図２の右へシフトする）ものの、第１ピーク部Ｐ１−ａ，Ｐ１−ｂ，Ｐ１−ｃと、第２ピーク部である最大効率点Ｐ１ｍａｘ−ａ，Ｐ１ｍａｘ−ｂは、順次大きくなり、図２の右斜め上方へシフトする。
また、電源電圧ＶｄをＶｄ１からＶｄ２に近づけていくと、効率低下部Ｈ１−ａ，Ｈ１−ｂ，Ｈ１−ｃが徐々に浅くなり、電源電圧ＶｄがＶｄ２になると、効率低下部は、くぼみが非常に浅い肩部Ｓ１となる。
【００２７】
両アンプ１，２の電源電圧が、Ｖｄ２よりも小さい範囲で、効率特性曲線が図２に示すような効率低下部Ｈ１を持つ理由は、次のように考えられる。まず、両アンプ１，２を構成するＦＥＴは、電源電圧（ドレイン電圧）Ｖｄが低くなるにつれて、出力インピーダンスが小さくなる。これは、ＦＥＴのドレイン−ソース間容量Ｃｄｓが大きくなるためである。
そのため、中間電圧であるＶｄ２で整合回路を構成した場合、Ｖｄ２＞Ｖｄ１であるＶｄ１の条件下では、相対的に、負荷インピーダンスが高くなり、メインアンプ１の最大出力が低下する。このメインアンプ１の出力低下は、電源電圧Ｖｄが小さいほど大きくなるため、電源電圧ＶｄをＶｄ２よりも小さくしていくと、くぼみ状の効率低下部Ｈ１が深くなる。
なお、上記と同様の理由により、電源電圧ＶｄをＶｄ１から大きくしていくと、第１ピーク部Ｐ１−ａ，Ｐ１−ｂ，Ｐ１−ｃや第２ピーク部（最大効率点）Ｐ１ｍａｘ−ａ，Ｐ１ｍａｘ−ｂは、より高効率になるとともに、より大きな出力で生じるようにシフト（図２の右斜め上方向へシフト）する。
【００２８】
また、両アンプ１，２への電源電圧ＶｄをＶｄ２よりも大きくした場合も、効率特性曲線は中間電圧Ｖｄ２の場合とはやや異なる。具体的には、Ｖｄ２＜Ｖｄ３の場合、Ｖｄ１の場合とは逆に、両アンプ１，２を構成するＦＥＴの出力インピーダンスが大きくなる。この結果、Ｖｄ１の場合とは逆に、メインアンプ１の最大出力が増大する。
したがって、電源電圧ＶｄがＶｄ２よりも大きい場合、くぼみ状の効率低下部が無くなり、最大効率点の前に生じる第１ピーク部も無くなる。なお、Ｖｄ３やＶｄ２の効率特性曲線において最大効率点は図示が省略されている。
ただし、電源電圧がＶｄ３の場合（Ｖｄ２＜Ｖｄ３）、効率は全体的に低下する（効率特性曲線全体が図２の右へシフトする）。
【００２９】
図２の結果より本発明者は、次の知見を得た。（１）比較的低い出力Ｐｏｕｔの範囲では、アンプ１，２の電源電圧Ｖｄは、小さい方が効率の観点からはよい。（２）ただし、増幅装置１０の出力Ｐｏｕｔが大きくなると、低い電源電圧Ｖｄでは、効率が低下するため、アンプの電源電圧Ｖｄは、大きくした方が良い。（３）低い電源電圧（Ｖｄ１＜Ｖｄ２）では、最大効率点Ｐ１ｍａｘがＰｏｕｔの最大出力未満で生じたり、効率低下部Ｈ１が生じたりするため、最大効率点Ｐ１ｍａｘより高い出力範囲での効率低下を回避したり、効率低下部Ｈ１による効率低下を回避すると、効率向上が可能である。
【００３０】
［ルックアップテーブルの第１例］
図３は、図１のルックアップテーブル９に規定されたＶｄｅｔ−Ｖｄ特性の第１例を示している。図３の特性は、図４に示す効率特性曲線ＥＦ１を実現するためのものである。また、図３の特性の基本概念は、前記知見に基づいており、具体的には、次の通りである。
【００３１】
まず、図４においてドハティ増幅装置１０の出力が低い範囲（図４のＡ１点未満のＰｏｕｔ）に対応するＶｄｅｔの範囲（図３のＡ点未満のＶｄｅｔ）では、効率が最も良いＶｄ１を、電源電圧として採用する。Ｖｄ１は、Ｖｄ１の効率特性曲線において、最大効率点Ｐ１ｍａｘになるまでの出力範囲において用いられる。
このように、ドハティ増幅装置１０の出力が低い範囲（図４のＡ１点未満のＰｏｕｔ）に対応するＶｄｅｔの範囲（図３のＡ点未満のＶｄｅｔ）では、検出電圧Ｖｄｅｔにかかわらず、一定の電源電圧Ｖｄ１が用いられる。したがって、図４のＡ１点未満のＰｏｕｔの範囲では、効率特性曲線ＥＦ１とＶｄ１の効率特性曲線とは一致する。
【００３２】
また、Ｖｄ１の効率特性曲線の最大効率点Ｐ１ｍａｘよりも大きい出力範囲（図４のＡ１点以上の範囲）に対応するＶｄｅｔの範囲（図３のＡ点以上のＶｄｅｔ）では、電源電圧ＶｄをＶｄ１よりもＶｄ２に向けて徐々に大きくする。この際、Ｖｄｅｔが、図３のＡ点よりもわずかに大きくなれば、直ちに、電源電圧ＶｄをＶｄ１からＶｄ２に変更するのではなく、徐々に大きくする。
【００３３】
すなわち、図４に示すように、Ｖｄ１〜Ｖｄ２の間の電源電圧の効率特性曲線においては、それらの最大効率点Ｐ１ｍａｘ−ａ，Ｐ１ｍａｘ−ｂは、同じＰｏｕｔについてみると、Ｖｄ２の効率よりも高効率である。このような最大効率点Ｐ１ｍａｘ−ａ，Ｐ１ｍａｘ−ｂがある出力範囲では、電源電圧Ｖｄは、Ｖｄ２よりもやや小さくして、Ｐ１ｍａｘ−ａやＰ１ｍａｘ−ｂの効率を得た方が良い。
【００３４】
図３のＶｄｅｔ−Ｖｄ特性は、上記を利用したものであり、エンベロープ検出部６によって検出された入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔが図３のＡ点（基準検出電圧）又はその近傍に達するまでは、電源電圧ＶｄはＶｄ１とする。このＡ点（基準検出電圧）は、電源電圧ＶｄがＶｄ１のときの効率特性曲線における最大効率点Ｐ１ｍａｘとなる出力Ａ１に対応する入力振幅レベルである。
【００３５】
そして、入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔがＡ点を超えて、Ｂ点やＣ点になると、それに応じて、Ｐ１ｍａｘ−ａやＰ１ｍａｘ−ｂの効率が得られるように電源電圧をＶｄ１からＶｄ２に向けて徐々に上げていく。ここで、図３のＢ点は、図４の最大効率点Ｐ１ｍａｘ−ａとなる出力Ｂ１に対応する入力振幅レベルであり、図３のＣ点は、図４の最大効率点Ｐ１ｍａｘ−ｂとなる出力Ｃ１に対応する入力振幅レベルである。
【００３６】
また、本実施形態では、電源電圧Ｖｄを、整合回路に４，５に対応する中間電圧Ｖｄ２より小さい電圧（Ｖｄ１）に変動させるだけでなく、Ｖｄ２よりも大きい電圧Ｖｄ３の範囲まで変動させることができる。
つまり、効率特性曲線における最大効率点を狙いつつ電源電圧Ｖｄを決定するのであれば、電源電圧Ｖｄの変動幅の上限は、Ｖｄ２又はＶｄ２の近傍が好ましいが、本実施形態では、増幅装置１０の線形性を確保するため、入力信号レベルＶｄｅｔが大きくなれば、Ｖｄ２を超えて、電源電圧Ｖｄを大きくしている。なお、電源電圧Ｖｄの可変範囲における上限電圧は、Ｖｄ１の２倍程度が好ましい。
具体的には、Ｖｄｅｔが図３のＤ点を超えても、Ｄ点未満の場合と同様に、電源電圧Ｖｄを徐々に増大させていく。
【００３７】
上記のように、図３のＶｄｅｔ−Ｖｄ特性によって電源電圧Ｖｄを調整すれば、整合回路４，５にあわせて電源電圧ＶｄをＶｄ２に固定的に設定した場合に比べて、電源電圧ＶｄがＶｄ１〜Ｖｄ３の可変範囲で変動することになり高効率となる。また、高い出力範囲での線形性も確保される。
【００３８】
なお、図５は、図３のＶｄｅｔ−Ｖｄ特性に基づいて電源電圧Ｖｄを調整した場合のメインアンプ１の負荷曲線を示している。
【００３９】
［ルックアップテーブルの第２例］
図６は、図１のルックアップテーブル９に規定されたＶｄｅｔ−Ｖｄ特性の第２例を示している。図６の特性は、図７に示す効率特性曲線ＥＦ２を実現するためのものである。また、図６の特性の基本概念も、前記知見に基づいており、具体的には、次の通りである。
【００４０】
まず、図７においてドハティ増幅装置１０の出力が低い範囲（図７のＡ’１点未満のＰｏｕｔ）に対応するＶｄｅｔの範囲（図３のＡ’点未満のＶｄｅｔ）では、効率が最も良いＶｄ１を、電源電圧として採用する。図７では、Ｖｄ１は、Ｖｄ１の効率特性曲線の最大効率点Ｐ１ｍａｘではなく、それより低い出力で現れる第１ピーク部Ｐ１になるまでの出力範囲において用いられる。
【００４１】
また、Ｖｄ１の効率特性曲線の第１ピーク部Ｐ１よりも大きい出力範囲（図７のＡ’１点以上の範囲）に対応するＶｄｅｔの範囲（図６のＡ’点以上のＶｄｅｔ）では、電源電圧ＶｄをＶｄ１よりもＶｄ２に向けて徐々に大きくする。この際、Ｖｄｅｔが、図３のＡ点よりもわずかに大きくなれば、直ちに、電源電圧ＶｄをＶｄ１からＶｄ２に変更すると、効率が低下するため、電源電圧Ｖｄを徐々に大きくすることで、効率低下を防止できる。
【００４２】
すなわち、図７に示すように、Ｖｄ１〜Ｖｄ２の間の電源電圧Ｖｄの効率特性曲線においては、第１ピーク部Ｐ１−ａ〜Ｐ１−ｃは、電源電圧Ｖｄが大きくなるにつれ、より大きい出力Ｐｏｕｔで発生し、より高効率となる（図７の右斜め上方へシフトする）。このような第１ピーク部Ｐ１，Ｐ１−ａ〜Ｐ１−ｃがある出力範囲では、電源電圧ＶｄをＶｄ１やＶｄ２にするよりも、第１ピーク部Ｐ１−ａ〜Ｐ１−ｃの効率が得られる電源電圧Ｖｄにした方がよい。
【００４３】
図６のＶｄｅｔ−Ｖｄ特性は、上記を利用したものであり、エンベロープ検出部６によって検出された入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔが図６のＡ’点（基準検出電圧）又はその近傍に達するまでは、電源電圧ＶｄはＶｄ１とする。このＡ’点（基準検出電圧）は、電源電圧ＶｄがＶｄ１のときの効率特性曲線における第１ピーク部Ｐ１となる出力Ａ’１に対応する入力振幅レベルである。
【００４４】
そして、入力信号Ｐｉｎのエンベロープ振幅レベルＶｄｅｔがＡ’点を超えて、Ｂ’点、Ｃ’点、Ｄ’点になると、それに応じて、Ｐ１−ａ，Ｐ１−ｂ，Ｐ１−ｃの効率が得られるように電源電圧をＶｄ１からＶｄ２に向けて徐々に上げていく。ここで、図６のＢ’点は、図７の第１ピーク部Ｐ１−ａとなる出力Ｂ’１に対応する入力振幅レベルであり、図６のＣ’点は、図７の第１ピーク部Ｐ１−ｂとなる出力Ｃ’１に対応する入力振幅レベルであり、図６のＤ’点は、図７の第１ピーク部Ｐ１−ｃとなる出力Ｄ’１に対応する入力振幅レベルである。
【００４５】
また、図６のＥ’点は、図７の電源電圧Ｖｄ２の効率特性曲線の肩部Ｓの始まり位置となる出力Ｅ’１に対応する入力振幅レベルである。なお、図７において電源電圧Ｖｄ２の効率特性曲線の肩部Ｓ２は、効率低下部が付随しない第１ピーク部ということができる。
【００４６】
また、本第２実施形態では、検出電圧ＶｄｅｔがＥ’点となって、電源電圧がＶｄ２になると、検出電圧ＶｄｅｔがＥ’点を多少超えても（図６のＥ’〜Ｆ’の範囲）、電源電圧ＶｄをＶｄ２に維持する。これは、図７の電源電圧Ｖｄ２の効率特性曲線の肩部Ｓの範囲では、出力Ｐｏｕｔが大きくなっても効率の低下がほとんどなく、電源電圧ＶｄをＶｄ２よりも大きくした場合に比べて、Ｖｄ２に維持した方が高効率だからである。
【００４７】
図７に示すように、出力ＰｏｕｔがＦ’１（図６のＦ’１に対応）よりも大きくなると、電源電圧ＶｄがＶｄ２より大きい方が高効率となる。そこで、検出電圧ＶｄｅｔがＦ’１よりも大きくなると、電源電圧Ｖｄを徐々に挙げていく。また、第１実施形態と同様に、線形性を維持するため、検出電圧Ｖｄｅｔの増加に応じて、電源電圧Ｖｄは、Ｖｄ３まで増加させる。
【００４８】
上記のように、図６のＶｄｅｔ−Ｖｄ特性によって電源電圧Ｖｄを調整すれば、整合回路４，５にあわせて電源電圧ＶｄをＶｄ２に固定的に設定した場合に比べて、電源電圧ＶｄがＶｄ１〜Ｖｄ３の可変範囲で変動することになり高効率となる。また、高い出力範囲での線形性も確保される。
しかも、第２実施形態では、図４の効率特性曲線ＥＦ１と図７の効率特性曲線ＥＦ２との対比からわかるように、全体的に左にシフトしており第１実施形態よりも高効率である。つまり、第２実施形態では、第１ピーク部を利用することで、得られる効率として最大の効率が得られている。
【００４９】
なお、図８は、図６のＶｄｅｔ−Ｖｄ特性に基づいて電源電圧Ｖｄを調整した場合のメインアンプ１の負荷曲線を示している。
【００５０】
ここで、上記２例では、電源電圧Ｖｄの可変範囲を決定するＶｄ１とＶｄ３の値は、Ｖｄ１＝Ｖｄ３×α（例えば、α＝０．５）に設定されていたが、制御部８によって、可変電源部７による電源電圧Ｖｄの可変範囲を調整してもよい。例えば、Ｖｄ３が大きい（可変範囲が広い）ために線形性が確保できない場合には、Ｖｄ３を小さく（可変範囲を狭く）調整することで、線形性を確保することができる。また、電源電圧の可変範囲を調整することで、平均の全体効率を最大化することもできる。
【００５１】
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
【図面の簡単な説明】
【００５２】
【図１】実施形態に係るドハティ増幅装置の回路図である。
【図２】ドハティ増幅装置の出力−ドレイン効率特性図である。
【図３】ルックアップテーブルに登録されたＶｄｅｔ−Ｖｄ特性の第１例を示す図である。
【図４】図３のＶｄｅｔ−Ｖｄ特性での効率特性曲線ＥＦ１を示す図である。
【図５】図３のＶｄｅｔ−Ｖｄ特性でのメインアンプ負荷曲線を示す図である。
【図６】ルックアップテーブルに登録されたＶｄｅｔ−Ｖｄ特性の第２例を示す図である。
【図７】図６のＶｄｅｔ−Ｖｄ特性での効率特性曲線ＥＦ１を示す図である。
【図８】図６のＶｄｅｔ−Ｖｄ特性でのメインアンプ負荷曲線を示す図である。
【図９】従来のドハティ増幅装置の回路図である。
【符号の説明】
【００５３】
１：メインアンプ，２：ピークアンプ，３：分配器，４：λ／４線路，５：λ／４線路，６：エンベロープ検出部，７可変電源部，８：制御部，９：ルックアップテーブル，１０：ドハティ増幅装置
【図１】
0005169122.tif 000002
【図２】
0005169122.tif 000003
【図３】
0005169122.tif 000004
【図４】
0005169122.tif 000005
【図５】
0005169122.tif 000006
【図６】
0005169122.tif 000007
【図７】
0005169122.tif 000008
【図８】
0005169122.tif 000009
【図９】
0005169122.tif 000010