(57)【特許請求の範囲】
【請求項１】
２つのマスタ（１１、１２）と１つ以上のスレーブ（１３、１４）との間の信号伝送のための電気回路（１０）であって、前記２つのマスタ（１１、１２）と前記１つ以上のスレーブ（１３、１４）とはバスシステム（１５）を介して互いに接続され、前記２つのマスタ（１１、１２）によって、前記１つ以上のスレーブ（１３、１４）により受信されうるマスタデータ信号（ＭＯ）が少なくとも１つずつ生成可能である、前記電気回路（１０）において、
各前記マスタデータ信号（ＭＯ）が印加される前記２つのマスタ（１１、１２）の出力口には、三状態ゲート（１６）が１つずつ存在し、
前記三状態ゲート（１６）は、前記２つのマスタ（１１、１２）の一方のマスタにより生成可能な要求信号（ＲＥＱ）に従って駆動され、閉回路又は開回路として作動可能であり、
前記三状態ゲート（１６）は、前記要求信号（ＲＥＱ）のレベルに応じて、前記２つのマスタ（１１、１２）の一方のマスタに割り当てられた前記三状態ゲートが閉回路として作動するとともに、前記２つのマスタ（１１、１２）の他方のマスタに割り当てられた前記三状態ゲートが開回路として作動することを特徴とする、電気回路（１０）。
【請求項２】
前記２つのマスタ（１１、１２）によって、前記１つ以上のスレーブ（１３、１４）により受信されうる選択信号（ＣＳ１、ＣＳ２）が少なくとも１つずつ生成可能であり、各前記選択信号が印加される前記２つのマスタ（１１、１２）の前記出力口には、前記三状態ゲート（１６）が１つずつ存在することを特徴とする、請求項１に記載の電気回路（１０）。
【請求項３】
前記三状態ゲート（１６）は、前記選択信号（ＣＳ１、ＣＳ２）に従って駆動されることを特徴とする、請求項２に記載の電気回路（１０）。
【請求項４】
前記三状態ゲート（１６）は、前記バスシステム（１５）上で信号の伝送が行われるか否かに従って駆動されることを特徴とする、請求項３に記載の電気回路（１０）。
【請求項５】
前記各２つのマスタ（１１、１２）によって、前記１つ以上のスレーブ（１３、１４）により受信されうるクロック信号（ＳＣＬＫ）が１つずつ生成可能であり、各前記クロック信号が印加される前記２つのマスタ（１１、１２）の前記出力口には、前記三状態ゲート（１６）が１つずつ存在することを特徴とする、請求項１〜４のいずれか１項に記載の電気回路（１０）。
【請求項６】
前記三状態ゲート（１６）には、逆方向に接続された三状態ゲート（３１）が１つずつ並列に接続され、前記逆方向に並列に接続された三状態ゲート（３１）は、前記三状態ゲート（１６）とは駆動の形態が反対であることを特徴とする、請求項１〜５のいずれか１項に記載の電気回路（１０）。
【請求項７】
車両の電子制御装置において利用されることを特徴とする、請求項１〜６のいずれか１項に記載の電気回路（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのマスタと１つ以上のスレーブとの間の信号伝送のための電気回路に関する。
【背景技術】
【０００２】
電気回路の場合、特にデジタル回路の場合には、所謂マスタ（Ｍａｓｔｅｒ）／スレーブ（Ｓｌａｖｅ）の原則を利用して、回路の共有される構成要素へのアクセスを管理することが公知である。従って、マスタ、例えばマイクロプロセッサが、バスシステムを介して１つ又は２つのスレーブ、例えば２つの電気的最終段と接続されるということが可能である。マスタは、クロック信号、マスタデータ信号、及び、選択信号を送信する。選択信号によって、２つのスレーブのうちの１つが受信機として選択される。このスレーブは、クロック信号のクロックに合わせてデータ信号を受信する。さらに、スレーブは、受信したクロック信号のクロックに合わせて、スレーブデータ信号をマスタに送り返すことが出来る。
【０００３】
マスタのみが選択信号とクロック信号を送信出来るため、マスタは、２つのスレーブの上位に位置づけられる。スレーブは、マスタが自身を前もって選択信号によって選択した場合にのみ、マスタにデータ信号を伝送することが可能である。従って、共有される構成要素、すなわち、例えばマスタとスレーブとを接続させるバスシステムへのアクセスは、マスタによって管理される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば車両分野における電子制御装置の場合、信頼性の理由からマイクロプロセッサを二重に実現する、すなわち、所謂バックアッププロセッサ（Ｂａｃｋｕｐ  Ｐｒｏｚｅｓｓｏｒ）を設けることが必要となることが多い。この場合には、２つのマイクロプロセッサがマスタとして駆動可能である必要があり、２つのマスタがバスシステムを介してスレーブと接続可能である必要がある。第１の要請は、マイクロプロセッサが所謂マルチマスタ性能（Ｍｕｌｔｉ−Ｍａｓｔｅｒｆａｅｈｉｇｋｅｉｔ）を有する必要があることを意味しており、このことは通常コストの上昇に繋がる。第２の要請は、２つのマイクロプロセッサが例えばクロック信号を送ると、例えば第１のマイクロプロセッサにより生成されたクロック信号が、第２のマイクロプロセッサが自身のクロック信号を送る信号出力口に対しても印加されるという問題をもたらす。このことは、この信号出力口の電子部品の損傷又は破壊に繋がる可能性がある。
【０００５】
本発明の課題は、２つのマスタと１つ以上のスレーブとの間の信号伝送が可能な電気回路を創出することである。
【課題を解決するための手段】
【０００６】
本願発明に係る電気回路によって上記の課題を解決する。
【０００７】
本発明によれば、２つのマスタと１つ以上のスレーブとは、バスシステムを介して互いに接続される。２つのマスタは、１つ以上のスレーブにより受信されうるマスタデータ信号を少なくとも１つずつ生成可能である。各マスタデータ信号が印加される２つのマスタの出力口には、三状態ゲートが１つずつ存在する。三状態ゲートは、閉回路又は開回路として作動可能である。三状態ゲートは、２つのマスタの一方に割り当てられた三状態ゲートが閉回路として作動し、２つのマスタの他方に割り当てられた三状態ゲートが開回路として作動するように、駆動される。
【０００８】
従って、本発明によれば、バスシステムを介して存在する２つのマスタ間の接続が、２つの三状態ゲートの一方によって遮断される。従って、２つのマスタの一方によって生成されるマスタデータ信号は、他方のマスタに対して何ら影響を及ぼさない。従って、マスタの一方での構成要素の損傷又は破壊は起こりえない。しかしながら、その際に、２つのマスタの一方が、言及したマルチマスタ性能を有していなければならないということは、必須ではない。従って、本発明に与えられた課題は、僅かなコストで、特に三状態ゲートを追加することで解決される。
【０００９】
有用な形態として、クロック信号又は１つ以上の選択信号の少なくとも一方が印加される２つのマスタの出力口に、三状態ゲートを設けることも可能である。
【００１０】
２つのマスタの一方がバスシステム上で信号を伝送しようとする場合に、２つのマスタの上記一方により生成される要求信号に従って、三状態ゲートが駆動される場合には特に有用である。この要求信号によって、要求しているマスタがバスシステムへのアクセス権を獲得し、バスシステムを介して信号を伝送できることが達成される。
【００１１】
さらに、バスシステム上で伝送が行われているか否かに従って、三状態ゲートが駆動される場合に有用である。好ましいことに、このことは、少なくとも１つの選択信号を用いて確認されうる。従って、バスシステム上での先行する伝送が終了している場合にのみ、バスシステムへのアクセス権の付与が可能であることが保証される。
【００１２】
本発明の更なる別の特徴、適用可能性、及び効果は、図に示される本発明の実施例についての以下の記載から明らかとなろう。その際に、記載又は提示される全ての特徴は、単独で、又は任意の組み合わせにおいて、特許請求の範囲における特徴についての要約に依存することなく、及び、明細書又は図面の記載における特徴についての表現又は提示に依存することなく、本発明の主題を形成する。
【図面の簡単な説明】
【００１３】
【図１】２つのマスタと２つのスレーブとの間の信号伝送のための本発明にかかる電気回路の実施例の概略的なブロック図を示す。
【図２】図１の回路の一部の回路部分の実施例の概略的なブロック図を示す。
【図３ａ】図１の回路の他の部分の回路部分の実施例の変形例を示す。
【図３ｂ】図１の回路の他の部分の回路部分の実施例の変形例を示す。
【発明を実施するための形態】
【００１４】
車両に関する分野では、複数の電子制御装置が使用される。制御装置は、例えば、車両の制動のためのアンチロック・ブレーキシステム（Ａｎｔｉｂｌｏｃｋｉｅｒｓｙｓｔｅｍ）を実現するために使用される。制御装置内には、アンチロック・ブレーキシステムの機能をソフトウェアにより実現するマイクロプロセッサが含まれている。制御装置は、バスシステムを介して、電気的に作動可能な弁の制御のために設けられた電気的最終段と接続される。弁によって、車輪のブレーキに対して作用する制動圧と、車輪の制動力と、を変更することが出来る。
【００１５】
車両の信頼性に鑑みて、先に記載した例示的な制御装置内にはマイクロプロセッサが二重に存在するため、第１のマイクロプロセッサの故障の際には、第１のマイクロプロセッサの機能を、第２のマイクロプロセッサが遂行することが出来る。
【００１６】
図１には、本例の場合に使用可能な電気回路１０が示されている。この電気回路１０は、２つの所謂マスタ１１、１２と、２つの所謂スレーブ１３、１４と、を有する。２つのマスタ１１、１２は言及した２つのマイクロプロセッサであってもよく、２つのスレーブ１３、１４は２つの最終段であってもよい。図１の回路内には、２つよりも多いスレーブ１３、１４が存在してもよく、又は、スレーブが１つだけ存在してもよいと了解される。同様に、マスタ１１、１２及びスレーブ１３、１４は、電気回路の他の電子的構成要素であってもよいと了解される。
【００１７】
本実施例では、マスタ１１、１２とスレーブ１３、１４との間に、電気信号の同期式のシリアル通信に適したバスシステム１５が存在する。
【００１８】
２つのマスタ１１、１２は、クロック信号（ＳＣＬＫ＝ｓｅｒｉａｌ  ｃｌｏｃｋ）を生成してＳＣＬＫ線を介して送信することに適している。マスタ１１、１２から出ている２本のＳＣＬＫ線は互いに接続されて２つのスレーブ１３、１４に連結される。２つのスレーブ１３、１４は、クロック信号ＳＣＬＫを受信して処理することに適している。
【００１９】
２つのマスタ１１、１２は、マスタデータ信号ＭＯ（ＭＯ＝ｍａｓｔｅｒ  ｏｕｔ）を生成してＭＯ線を介して送信することに適している。マスタ１１、１２から出ている２本のＭＯ線は互いに接続されて２つのスレーブ１３、１４に連結される。２つのスレーブ１３、１４は、ＭＯ信号を受信して処理することに適している。
【００２０】
２つのマスタ１１、１２は、選択信号ＣＳ１（ＣＳＯ＝ｃｈｉｐ  ｓｅｌｅｃｔ）を生成してＣＳ１線を介して送信することに適している。マスタ１１、１２から出ている２本のＣＳ１線は互いに接続されてスレーブ１３に連結される。このスレーブ１３は、ＣＳ１信号を受信して処理することに適している。
【００２１】
２つのマスタ１１、１２は、選択信号ＣＳ２（ＣＳＯ＝ｃｈｉｐ  ｓｅｌｅｃｔ）を生成してＣＳ２線を介して送信することに適している。マスタ１１、１２から出ている２本のＣＳ２線は互いに接続されてスレーブ１４に連結される。このスレーブ１４は、ＣＳ２信号を受信して処理することに適している。
【００２２】
クロック信号ＳＣＬＫ、マスタデータ信号ＭＯ、及び選択信号ＣＳ１、ＣＳ２が存在する２つのマスタ１１、１２の出力口には、所謂三状態ゲート（Ｔｒｉ−Ｓｔａｔｅ−Ｇａｔｔｅｒ）１６が、各ＳＣＬＫ線、ＭＯ線、ＣＳ１線、ＣＳ２線に挿入されている。三状態ゲート１６１１はマスタ１１に割り当てられ、三状態ゲート１６１２はマスタ１２に割り当てられる。これら三状態ゲート１６はデジタル構成要素であり、このデジタル構成要素は、入力口と出力口を有し、かつ、その出力口は所謂イネーブル信号（Ｅｎａｂｌｅ−Ｓｉｇｎａｌ）に従って２つの状態を有しうる。イネーブル信号が例えば「ハイ（ｈｉｇｈ）又は１」である場合には、出力口は、三状態ゲート１６の入力口と導通する。この場合、三状態ゲート１６は閉回路のように作動する。しかしながら、イネーブル信号が「ロー（ｌｏｗ）又は０」の場合には、三状態ゲート１６の出力口は、好ましく高インピーダンス（ｈｏｃｈｏｈｍｉｇ）に切り替えられる。この場合、三状態ゲート１６は開回路のように作動する。
【００２３】
三状態ゲート１６によって、２つのマスタ１１、１２により生成され送信された信号が、それぞれ他のマスタ１２、１１に影響を及ぼさないことが実現する。例えば、２つのマスタ１１、１２のいずれか一方、又は、２つのマスタ１１、１２の両方によってクロック信号ＳＣＬＫが送信される場合に、マスタ１１に割り当てられた三状態ゲート１６１１は、閉回路として作動するように切り替えられ、その一方で、マスタ１２に割り当てられた三状態ゲート１６１２は、開回路として作動するように切り替えられる。従って、各クロック信号ＳＣＬＫが送信される２つのマスタ１１、１２の出力口の間に、もはや接続が存在しない。このようにして、２つのマスタ１１、１２間に接続されるＳＣＬＫ線は、２つの三状態ゲート１６の一方によって遮断される。
【００２４】
２つのスレーブ１３、１４は、スレーブデータ信号（ＳＯ）（ＳＯ＝ｓｌａｖｅ  ｏｕｔ）を生成しＳＯ線を介して送信することに適している。スレーブ１３、１４から出ている２つのＳＯ線は互いに接続されてマスタ１１、１２に連結される。２つのマスタ１１、１２は、ＳＯ信号を受信して処理することに適している。ＳＯ線内には、好適に三状態ゲートは含まれない。
【００２５】
図１の電気回路は、三状態ゲート１６のためのイネーブル信号を生成するために特別に設けられた回路部分１８を有する。回路部分１８の例示的な構成が図２から分かる。
【００２６】
回路部分１８には、入力信号としてＣＳ信号が供給される。このＣＳ信号は、入力側に２つの選択信号ＣＳ１、ＣＳ２が印加されるＡＮＤゲート１９により生成される。ＣＳ信号は、２つの選択信号ＣＳ１、ＣＳ２のいずれもアクティブ（ａｋｔｉｖ）ではない場合にのみ「ハイ又は１」である。それ以外の場合は、ＣＳ信号は「ロー又は０」である。本実施例では、選択信号ＣＳ１、ＣＳ２がアクティブではない状態で「ハイ又は１」であると仮定することに注意されたい。
【００２７】
図２によれば、回路部分１８は、２つのＮＡＮＤゲート２１、２２を有し、この２つのＮＡＮＤゲート２１、２２のそれぞれに、入力信号としてＣＳ信号が供給される。さらに、２つのＮＡＮＤゲート２１、２２には、２つのマスタ１１、１２の一方、ここではマスタ１１により生成される要求信号ＲＥＱが入力信号として供給される。その際に、２つのＮＡＮＤゲート２１、２２の一方、ここではＮＡＮＤゲート２２において、要求信号ＲＥＱが入力側で反転される。
【００２８】
要求信号ＲＥＱは、先に言及したように、マスタ１１により生成され、出力側に提供される。要求信号ＲＥＱがマスタ１１により「ハイ又は１」に設定された場合には、マスタ１１は、バスシステム１５へのアクセスを要求する。他方のマスタ１２は、この種の要求信号ＲＥＱを生成することが出来ない。その代わりにマスタ１２は、マスタ１１がバスシステム１５へのアクセスを要求しない場合にのみ、バスシステム１５へのアクセス権を獲得する。その限りにおいて、マスタ１１はマスタ１２の上位に位置づけられる。
【００２９】
ＮＡＮＤゲート２１は出力側でセット信号（Ｓｅｔ−Ｓｉｇｎａｌ）を生成し、このセット信号は、ＣＳ信号及び要求信号ＲＥＱが「ハイ又は１」である場合にのみ「ロー又は０」である。それ以外の場合、セット信号は常に「ハイ又は１」である。ＮＡＮＤゲート２２は出力側でリセット信号（Ｒｅｓｅｔ−Ｓｉｇｎａｌ）を生成し、このリセット信号は、ＣＳ信号が「ハイ又は１」であり要求信号ＲＥＱが「ロー又は０」である場合にのみ、「ロー又は０」である。それ以外の場合、リセット信号は常に「ハイ又は１」である。
【００３０】
セット信号とリセット信号とは、フリップフロップ２４のＳ入力口とＲ入力口とに供給される。出力側では、フリップフロップ２４がイネーブル信号を、反転されていないイネーブル信号ＥＮと、反転されたイネーブル信号ＥＮ＊と、の形態により生成する。フリップフロップ２４のＳ入力口が「ロー又は０」に移行する際には、イネーブル信号ＥＮは「ハイ又は１」に設定され、反転されたイネーブル信号ＥＮ＊は「ロー又は０」に設定される。フリップフロップ２４のＲ入力口のが「ロー又は０」に移行する際には、イネーブル信号ＥＮは「ロー又は０」に設定され、反転された信号ＥＮ＊は「ハイ又は１」に設定される。
【００３１】
反転されていないイネーブル信号ＥＮはマスタ１１と、当該マスタ１１の出力口に存在し当該マスタ１１に割り当てられた三状態ゲート１６１１と、に印加される。反転されたイネーブル信号ＥＮ＊は、マスタ１２と、当該マスタ１２の出力口に存在し当該マスタ１２に割り当てられた三状態ゲート１６１２と、に印加される。
【００３２】
反転されていないイネーブル信号ＥＮが「ハイ又は１」である場合には、マスタ１１は、バスシステム１５へのアクセス権を有する。このことは、マスタ１１に割り当てられた三状態ゲート１６１１が閉回路として作動し、マスタ１２に割り当てられた三状態ゲート１６１２が開回路として作動することにより、達成される。さらに、マスタ１１は、三状態ゲート１６のこのような状態を、自身に供給され「ハイ又は１」である反転されていないイネーブル信号ＥＮで認識し、マスタ１２は、上記状態を、自身に供給され「ロー又は０」である反転されたイネーブル信号ＥＮ＊で認識する。従って、マスタ１１は、自身がバスシステム１５にアクセスしうることが「分かり」、マスタ１２は、自身がバスシステム１５へのアクセス権を有していないことが「分かる」。
【００３３】
反転されていないイネーブル信号ＥＮが「ロー又は０」である場合には、マスタ１１がバスシステム１５へのアクセス権を有しておらず、マスタ１２がバスシステム１５へのアクセス権を有するという反対の状態が生じる。
【００３４】
マスタ１１に割り当てられた三状態ゲート１６１１と、他方のマスタ１２に割り当てられた三状態ゲート１６１２と、は、従って、常に互いに反対に切り替えられる。すなわち、常に、２つのマスタ１１、１２の一方に割り当てられた三状態ゲート１６が閉回路として作動し、２つのマスタ１２、１１の他方に割り当てられた三状態ゲート１６が開回路として作動する。
【００３５】
図１の電気回路１０の駆動時に、マスタ１１は、自身が要求信号ＲＥＱを「ハイ又は１」に設定することによって、バスシステム１５へのアクセスを要求する。２つの選択信号ＣＳ１、ＣＳ２が非アクティブになり次第、すなわち、バスシステム１５が開放されバスシステム１５を介した先行する伝送が終了し次第、反転されていないイネーブル信号ＥＮが「ハイ又は１」に設定される。従って、マスタ１１に割り当てられた三状態ゲート１６１１は閉回路として作動し、一方、マスタ１２に割り当てられた三状態ゲート１６１２は開回路である。さらに、マスタ１１は、受信されたイネーブル信号ＥＮに基づいて、自身がバスシステム１５にアクセスできることが「分かる」。さらに、マスタ１１は、選択信号ＣＳ１、ＣＳ２を用いて、２つのスレーブ１３、１４の１つを受信機として選択する。その後、マスタ１１は、クロック信号ＳＣＬＫ及びマスタデータ信号ＭＯを送信する。選択されたスレーブは、クロック信号ＳＣＬＫのクロックに合わせて、マスタデータ信号ＭＯを受信する。さらに、選択されたスレーブは、スレーブデータ信号ＳＯをマスタ１１に送り返すことが出来る。バスシステム１５へのアクセスを、マスタ１１がもはや必要としなくなり次第、マスタ１１は、要求信号ＲＥＱを「ロー又は０」に設定する。その後、他方のマスタ１２は、同様のやり方で、マスタ１１が再び要求信号ＲＥＱを「ハイ又は１」に設定するまで、バスシステム１５にアクセスすることが出来る。
【００３６】
先に解説した電気回路１０の駆動は、１つのスレーブによっても可能である。この場合に、選択信号はさらに、バスシステムを介した信号伝送の終了を示す役割を果たす。
【００３７】
図１の電気回路１０の場合、２つのマスタ１１、１２間の信号伝送は不可能である。これは、解説したように、三状態ゲート１６により遮断される。
【００３８】
２つのマスタ１１、１２間の信号伝送が可能である場合、この信号伝送は、図１で点線のブロックとして示される回路部分３０が、図３ａ、図３ｂに従って変形されることによって達成可能である。
【００３９】
図３ａには、先に解説した信号を有するマスタ１１が示されている。三状態ゲート１６１１に加えて、マスタ１１には、個々の三状態ゲート１６１１に対してそれぞれ逆方向に並行に接続された更なる別の三状態ゲート３１が割り当てられる。三状態ゲート１６１１は、以前のように、反転されていないイネーブル信号ＥＮにより駆動され、追加された三状態ゲート３１には、反転されたイネーブル信号ＥＮ＊が印加される。後者は、図３ａで、イネーブル信号ＥＮに対応する三状態ゲート３１の入力口が逆になっていることから分かる。
【００４０】
マスタ１１がバスシステム１５へのアクセス権を有する場合、追加された三状態ゲート３１は開回路として作動する。この場合、図３ａの回路の機能形態は、図１に対する説明に対応する。しかしながら、マスタ１２がバスシステム１５へのアクセス権を有する場合には、三状態ゲート１６は開回路として作動し、追加された三状態ゲート３１は閉回路として作動する。従って、マスタ１２によりバスシステム１５上を伝送される信号は、マスタ１１にも到達する。マスタ１１がこの信号を受信できる状態にある限り、マスタ１１は、他方のマスタ１２によりバスシステム１５上を伝送される信号を、追加された三状態ゲート３１を介して読み込み処理することが出来る。
【００４１】
マスタ１１がバスシステム１５からの信号を受信できる状態にあるために、対応するマスタ１１の切り替えを行うことが必要となる可能性がある。この切り替えは、マスタ１１により供給されるイネーブル信号ＥＮによって制御されうる。
【００４２】
図３ｂでは、マスタ１１の出力口にそれぞれ、逆並行に接続された２つの三状態ゲート３３が存在することを示している。この場合、この三状態ゲート３３は、マスタ１１内でソフトウェアによって供給されたイネーブル信号ＥＮに従って、図３ａの三状態ゲート１６、３１についての説明と対応する形態で、駆動されうる。このことは、図３ｂでは、矢印３４により示される。このようにして、マスタ１１が、マスタ１２によりバスシステム１５上を伝送される信号を読み込み処理出来るということが達成される。
【００４３】
マスタ１２にも対応する追加的な三状態ゲートを備えることが可能であり、従って、マスタ１２も、マスタ１１によりバスシステム１５上を伝送される信号を読み込み処理出来ると了解される。
【図１】
0005379303.tif 000002
【図２】
0005379303.tif 000003
【図３ａ】
0005379303.tif 000004
【図３ｂ】
0005379303.tif 000005