(57)【特許請求の範囲】
【請求項１】
長辺及び短辺を有する矩形の輪郭を有する半導体装置であって、
各信号線に互いに同位相かつ同振幅かつ電圧レベルの異なる信号が伝送される第１及び第２の信号線と、
各信号線に互いに異位相又は異振幅であって電圧レベルの異なる信号が伝送される第３及び第４の信号線とを含み、
前記第１及び第２の信号線が平行に配置されるときの線間距離が、
前記第３及び第４の信号線が平行に配置されるときの線間距離より短く、
前記第１及び第２の信号線が前記長辺に沿った方向に延びる領域では、前記第１〜第４の信号線の各信号線が配置される配線配置面に対し垂直な方向にて、前記第１及び第２の信号線が対向して配置されることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記長辺に沿って配列された複数の接続端子をさらに有し、
前記第１〜第４の信号線は、前記複数の接続端子とそれぞれ電気的に接続されることを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記第３及び第４の信号線の間に少なくとも１つの他の信号線が介在することを特徴とする半導体装置。
【請求項４】
請求項２において、
前記複数の接続端子に接続されるフライングコンデンサを用いたチャージポンプ動作に従ってスイッチ制御される複数のスイッチ素子を含み、
前記第１〜第４の信号線は、
前記複数のスイッチ素子の各スイッチ素子同士の接続ノードと前記複数の接続端子の各接続端子とを電気的に接続する信号線であることを特徴とする半導体装置。
【請求項５】
請求項４において、
１つのフライングコンデンサの両端に前記第１及び第２の信号線の電圧が供給されることを特徴とする半導体装置。
【請求項６】
請求項４又は５において、
前記複数のスイッチ素子の１又は複数の接続ノードのうち、チャージポンプ動作によって昇圧された電圧を出力する接続ノードの電圧に基づいて、電気光学装置を駆動する駆動部を含むことを特徴とする半導体装置。
【請求項７】
複数の走査線と、
複数のデータ線と、
複数の画素と、
前記複数の走査線を走査する走査線駆動回路と、
前記複数のデータ線を駆動する請求項６記載の半導体装置とを含むことを特徴とする電気光学装置。
【請求項８】
請求項７記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
液晶表示パネルのような電気光学装置を駆動する場合、電気光学素子の材料や駆動方法に依存して多様な電源電圧を生成する必要がある。このような多様な電源電圧は、電源回路によって生成される。電源回路は、システム電源に対して昇圧や降圧を行って電源電圧を生成する。
【０００３】
電源回路は、チャージポンプ動作によって昇圧や降圧を行うチャージポンプ回路を含むことができる。チャージポンプ回路は、スイッチ素子を用いたチャージポンプ動作によって、正方向若しくは負方向に昇圧又は降圧した電圧を高効率で、かつ低消費電力で生成することができる。
【０００４】
このようなチャージポンプ回路について、例えば特許文献１、特許文献２に開示されている。特許文献１には、振幅を変換する振幅変換手段を設けることで、各スイッチ素子の寄生容量の充放電に伴う不要な自己消費電流を削減するチャージポンプ回路が開示されている。また特許文献２には、スイッチ素子を構成するトランジスタのゲート間を短絡させることで、トランジスタのゲート電極の寄生容量の充放電に伴う不要な自己消費電流を削減するチャージポンプ回路が開示されている。
【特許文献１】特開２０００−３３００８５号公報
【特許文献２】特開２０００−３３３４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び特許文献２に開示されているようなチャージポンプ回路であっても、昇圧又は降圧された電圧が供給される信号線の配置を考慮しないと、昇圧（降圧）の効率を低下させてしまうという問題がある。これは、電圧が供給される信号線とこれに隣接する他の信号線との間の線間容量分の充放電が必要となり、自己消費電力を増加させてしまうからである。
【０００６】
このような問題は、チャージポンプ回路によって昇圧又は降圧された電圧が供給される信号線に限定されるものではなく、半導体装置（狭義には、集積回路（Integrated Circuit:ＩＣ））内で形成される信号線のすべてに共通する問題である。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、信号線間の充放電に伴う自己消費電力を削減することで低消費電力化を実現する半導体装置、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、
各信号線に互いに同位相かつ同振幅の信号が伝送される第１及び第２の信号線と、
各信号線に互いに異位相又は異振幅の信号が伝送される第３及び第４の信号線とを含み、
前記第１及び第２の信号線が平行に配置されるときの線間距離が、
前記第３及び第４の信号線が平行に配置されるときの線間距離より短い半導体装置に関係する。
【０００９】
本発明においては、第１及び第２の信号線には寄生容量として線間容量が付加される。従って、第１及び第２の信号線の線間距離が短いほど、容量結合の影響で、一方の信号線の信号の変化が他方の信号線の信号の変化に影響を及ぼす。ところが本発明では、第１及び第２の信号線を伝送する信号が同位相かつ同振幅の関係にあるため、一方の信号の変化の方向は他方の信号の変化の方向と一致する。即ち、容量結合によって、一方の信号の変化が他方の信号の変化を助けることになる。その結果、第１及び第２の信号線の間の線間容量の余計な充放電が不要となり、自己消費電力を削減し、低消費電力化を図ることができるようになる。
【００１０】
これに対して、第３及び第４の信号線にも寄生容量として線間容量が付加される。ところが、第３及び第４の信号線を伝送する信号のように異位相又は異振幅の関係にある場合、一方の信号の変化の方向は他方の信号の変化の方向と一致しない。即ち、容量結合によって、一方の信号の変化が他方の信号の変化を妨げることになる。その結果、第３及び第４の信号線の間の線間容量の余計な充放電が必要となり、自己消費電力が増大してしまう。
【００１１】
従って本発明によれば、第１及び第２の信号線の間で無駄な自己消費電力を削減することができる。更に、第３及び第４の信号線の間の線間容量が小さくなり、該線間容量の充放電が不要となり、更に自己消費電力を削減できるようになる。
【００１２】
また本発明は、
各信号線に互いに同位相かつ同振幅の信号が伝送される第１及び第２の信号線と、
各信号線に互いに異位相又は異振幅の信号が伝送される第３及び第４の信号線とを含み、
前記第１及び第２の信号線が、平行に隣接して配置され、
前記第３及び第４の信号線が、平行に配置されると共に、前記第３及び第４の信号線の間に少なくとも１つの他の信号線が介在する半導体装置に関係する。
【００１３】
本発明においては、第１及び第２の信号線には寄生容量として線間容量が付加される。従って、第１及び第２の信号線の線間距離が短いほど、容量結合の影響で、一方の信号線の信号の変化が他方の信号線の信号の変化に影響を及ぼす。ところが本発明では、第１及び第２の信号線を伝送する信号が同位相かつ同振幅の関係にあるため、一方の信号の変化の方向は他方の信号の変化の方向と一致する。即ち、容量結合によって、一方の信号の変化が他方の信号の変化を助けることになる。その結果、第１及び第２の信号線の間の線間容量の余計な充放電が不要となり、自己消費電力を削減し、低消費電力化を図ることができるようになる。
【００１４】
これに対して、第３及び第４の信号線の間には他の信号線が介在するため、第３及び第４の信号線を伝送する信号のように異位相又は異振幅の関係にある場合であっても、容量結合によって、一方の信号の変化が他方の信号の変化を妨げることがなくなる。その結果、第３及び第４の信号線の間の線間容量の余計な充放電が不要となり、自己消費電力の増大を防ぐことができる。
【００１５】
従って本発明によれば、第１及び第２の信号線の間で無駄な自己消費電力を削減すると共に、第３及び第４の信号線の間で自己消費電力の増加を抑える効果が得られる。
【００１６】
また本発明に係る半導体装置では、
前記第１及び第２の信号線の信号の電圧レベルが異なってもよい。
【００１７】
また本発明に係る半導体装置では、
前記第３及び第４の信号線の信号の電圧レベルが異なってもよい。
【００１８】
また本発明に係る半導体装置では、
各接続端子にフライングコンデンサの一端が接続される複数の接続端子と、
前記複数の接続端子に接続されるフライングコンデンサを用いたチャージポンプ動作に従ってスイッチ制御される複数のスイッチ素子とを含み、
前記第１〜第４の信号線は、
前記複数のスイッチ素子の各スイッチ素子同士の接続ノードと前記複数の接続端子の各接続端子とを電気的に接続する信号線であってもよい。
【００１９】
また本発明に係る半導体装置では、
１つのフライングコンデンサの両端に前記第１及び第２の信号線の電圧が供給されてもよい。
【００２０】
本発明によれば、チャージポンプ動作によって昇圧された電圧が供給される信号線の自己消費電力を抑えることができるので、昇圧効率の低下を抑えて、より一層の低消費電力で昇圧できる半導体装置を提供できる。
【００２１】
また本発明に係る半導体装置では、
前記第１〜第４の信号線の各信号線が配置される前記半導体装置の配線配置面に対し垂直な方向に、前記第１及び第２の信号線が隣接して配置されてもよい。
【００２２】
本発明によれば、配線配置面を上から見た場合に信号線が重ねて配置されるので、信号線の低抵抗化を目的として信号線の配線幅が大きい場合であっても、配線領域を削減できるようになる。従って、配線領域の削減に加えて、自己消費電力の増加を抑える低コストかつ低消費電力の半導体装置を提供できる。
【００２３】
また本発明に係る半導体装置では、
前記複数のスイッチ素子の１又は複数の接続ノードのうち、チャージポンプ動作によって昇圧された電圧を出力する接続ノードの電圧に基づいて、電気光学装置を駆動する駆動部を含むことができる。
【００２４】
本発明によれば、昇圧効率の低下を抑えて、より一層の低消費電力で昇圧した電圧に基づいて電気光学装置を駆動する半導体装置を提供できる。
【００２５】
また本発明は、
複数の走査線と、
複数のデータ線と、
複数の画素と、
前記複数の走査線を走査する走査線駆動回路と、
前記複数のデータ線を駆動する上記記載の半導体装置とを含む電気光学装置に関係する。
【００２６】
本発明によれば、信号線間の充放電に伴う自己消費電力を削減することで低消費電力化を実現する半導体装置を含む電気光学装置を提供できる。即ち、低消費電力の電気光学装置を提供できる。
【００２７】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００２８】
本発明によれば、信号線間の充放電に伴う自己消費電力を削減することで低消費電力化を実現する半導体装置を含む電気光学装置が適用される電子機器を提供できる。即ち、低消費電力の電子機器の提供に寄与できる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３０】
１．  半導体装置
図１に、本実施形態の半導体装置の構成の概要を示す。
【００３１】
図１では、半導体装置１００が電源回路２００を含むものとして説明するが、半導体装置１００が電源回路２００を含まない構成であってもよい。半導体装置１００が電源回路２００を含む場合、該電源回路２００は、所与の電圧をチャージポンプ動作によって昇圧した昇圧電圧を生成する。半導体装置１００の少なくとも１つの素子に該昇圧電圧が供給されて所定の機能を実現するようになっている。
【００３２】
電源回路２００は、チャージクロック生成回路２１０と、スイッチ素子部２２０とを含む。チャージクロック生成回路２１０は、チャージポンプ動作の基準タイミングとなる１又は複数のチャージクロックを生成する。スイッチ素子部２２０は、複数のスイッチ素子を有し、各スイッチ素子が各チャージクロックによってスイッチ制御（オンオフ制御）される。
【００３３】
また半導体装置１００は、複数の接続端子を含み、電源回路２００のチャージポンプ動作に寄与するフライングコンデンサが半導体装置１００の外部に接続される。各接続端子には、フライングコンデンサの一端が電気的に接続される。そして、スイッチ素子部２２０の複数のスイッチ素子が、複数の接続端子に接続されるフライングコンデンサを用いたチャージポンプ動作に従ってスイッチ制御される。
【００３４】
スイッチ素子部２２０の複数のスイッチ素子と複数の接続端子とは、複数の信号線を介して電気的に接続される。例えば、複数のスイッチ素子の各スイッチ素子同士の接続ノードと複数の接続端子の各接続端子とが、各信号線を介して電気的に接続される。
【００３５】
ここでスイッチ素子部２２０と接続端子とを電気的に接続する信号線の配置を考えると、１つの信号線と該信号線に隣接する他の信号線との間の線間容量分の余計な充放電が必要となる場合がある。この場合、自己消費電力を増加させてしまい、消費電力の増大を招く。そこで本実施形態では、互いに同位相かつ同振幅の信号群（例えば図１の第１及び第２の信号線ＳＬ１、ＳＬ２）と、互いに異位相又は異振幅の信号群（例えば図１の第３及び第４の信号線ＳＬ３、ＳＬ４）とに区分し、それぞれの信号群に適した配置を行うことで低消費電力化を図る半導体装置を提供する。
【００３６】
図２に、本実施形態における同位相かつ同振幅の信号の説明図を示す。
【００３７】
スイッチ素子部２２０からの信号線のうち第１及び第２の信号線ＳＬ１、ＳＬ２に伝送される信号Ｓ１、Ｓ２が互いに同位相かつ同振幅であるものとする。即ち、第１の信号線ＳＬ１を伝送される信号Ｓ１の振幅（電圧）ΔＡと第２の信号線ＳＬ２を伝送される信号Ｓ２の振幅（電圧）ΔＢとが等しい。そして、第１の信号線ＳＬ１を伝送される信号Ｓ１の立ち上がりタイミング（立ち下がりタイミング）と第２の信号線ＳＬ２を伝送される信
号Ｓ２の立ち上がりタイミング（立ち下がりタイミング）とが、（ほぼ）同一タイミングである。ここで第１及び第２の信号線ＳＬ１、ＳＬ２の信号Ｓ１、Ｓ２の電圧レベルは、異なってもよい。
【００３８】
図３（Ａ）、図３（Ｂ）に、図２の同位相かつ同振幅の信号の信号線の配置の説明図を示す。図３（Ａ）は、半導体装置１００が形成される半導体基板３００上に配線が配置される配線配置面（半導体基板の一主面）の模式的な平面図である。図３（Ｂ）は、配線配置面と垂直な方向の半導体基板３００の模式的な断面図である。
【００３９】
この場合、例えば図３（Ａ）に示すように、第１及び第２の信号線ＳＬ１、ＳＬ２を、配線配置面上において水平方向に隣接して配置する（或いはできるだけ隣接部分が多くなるように配置する）。このとき第１及び第２の信号線ＳＬ１、ＳＬ２が平行に配置されるときの線間距離がｄ１（ｄ１は正の数）となるように配置される。ここで線間距離（線間ピッチ）とは、２つの信号線のエッジ間の距離である。
【００４０】
または例えば図３（Ｂ）に示すように、第１及び第２の信号線ＳＬ１、ＳＬ２を、絶縁層を介して配線配置面に対して垂直方向に隣接して配置する（或いはできるだけ隣接部分が多くなるように配置する）。即ち、第１及び第２の信号線ＳＬ１、ＳＬ２の少なくとも一部が、半導体基板３００の平面視において重なるように配置する。このとき第１及び第２の信号線ＳＬ１、ＳＬ２が平行に配置されるときの線間距離がｄ１１（ｄ１１は正の数）となるように配置される。
【００４１】
図４に、第１及び第２の信号線ＳＬ１、ＳＬ２を伝送される信号の説明図を示す。
【００４２】
図３（Ａ）、図３（Ｂ）に示すように第１及び第２の信号線ＳＬ１、ＳＬ２を水平方向又は垂直方向に隣接して配置する場合、第１及び第２の信号線ＳＬ１、ＳＬ２には寄生容量として線間容量が付加される。従って、距離ｄ１、ｄ１１が短いほど、容量結合の影響で、一方の信号線の信号の変化が他方の信号線の信号の変化に影響を及ぼす。
【００４３】
しかしながら、信号Ｓ１、Ｓ２のように同位相かつ同振幅の関係にある場合、図４に示すように信号Ｓ１の変化の方向は信号Ｓ２の変化の方向と一致し、信号Ｓ１の変化が信号Ｓ２の変化を助けることになる。その結果、第１及び第２の信号線ＳＬ１、ＳＬ２の間の線間容量の余計な充放電が不要となり、自己消費電力を削減し、低消費電力化を図ることができるようになる。
【００４４】
なお、信号線間にいわゆるシールド線を配置することが考えられる。しかしながら、この場合、各信号線とシールド線との間にも線間容量が寄生容量として付加され、該寄生容量の充放電に伴う自己消費電力の増大を招く。これに対して本実施形態では、上述のように、一方の信号の変化が他方の信号の変化を助けるように寄生容量が機能するため、該寄生容量の充放電に伴う自己消費電力の増加を抑えることができる。
【００４５】
図５に、本実施形態における異位相又は異振幅の信号の説明図を示す。
【００４６】
スイッチ素子部２２０からの信号線のうち例えば４つの信号線に伝送される信号Ｓ１０、Ｓ１１、Ｓ１２、Ｓ１３が互いに異位相又は異振幅であるものとする。なお、図５では、信号Ｓ１０の振幅（電圧）ΔＣと信号Ｓ１１の振幅（電圧）ΔＤとが等しく、信号Ｓ１２の振幅（電圧）ΔＥと信号Ｓ１３の振幅（電圧）ΔＦとが等しいものとする。
【００４７】
図５において、信号Ｓ１０、Ｓ１１に着目すると、振幅は同じだが位相は異なる。また信号Ｓ１０、Ｓ１２に着目すると、振幅は異なるが位相は同じである。同様に信号Ｓ１０
、Ｓ１３に着目すると、振幅も位相も異なる。
【００４８】
また信号Ｓ１１、Ｓ１２に着目すると、振幅も位相も異なる。同様に信号Ｓ１１、Ｓ１３に着目すると、振幅は異なるが位相は同じである。更に信号Ｓ１２、Ｓ１３に着目すると、振幅は同じだが位相は異なる。
【００４９】
このように図５に示す信号Ｓ１１〜Ｓ１３のいずれも、互いに同位相かつ同振幅にある関係にはなく、互いに異位相又は異振幅の関係にある。従って信号Ｓ１１〜Ｓ１３のうちの２つの信号が伝送される信号線を、スイッチ素子部２２０からの第３及び第４の信号線ＳＬ３、ＳＬ４とした場合、第３及び第４の信号線ＳＬ３、ＳＬ４を伝送される信号は、互いに異位相又は異振幅の信号ということができる。ここで第３及び第４の信号線ＳＬ３、ＳＬ４の信号の電圧レベルは、異なってもよい。
【００５０】
図６（Ａ）〜図６（Ｄ）に、図５の異位相又は異振幅の信号の信号線の配置の説明図を示す。図６（Ａ）、図６（Ｂ）は、半導体装置１００が形成される半導体基板３００上に配線が配置される配線配置面（半導体基板の一主面）の模式的な平面図である。図６（Ｃ）、図６（Ｄ）は、配線配置面と垂直な方向の半導体基板３００の模式的な断面図である。
【００５１】
この場合、例えば図６（Ａ）に示すように、第３及び第４の信号線ＳＬ３、ＳＬ４を、配線配置面上において水平方向に配置する場合、できるだけ線間距離が長くなるように（線間ピッチが大きくなるように）配置する。より具体的には、第３及び第４の信号線ＳＬ３、ＳＬ４が平行に配置されるときの線間距離がｄ２（ｄ２は正の数）となる場合に、ｄ２がｄ１より大きくなるように配置される。ここで線間距離とは、２つの信号線のエッジ間の距離である。
【００５２】
或いは、図６（Ｂ）に示すように、第３及び第４の信号線ＳＬ３、ＳＬ４は、その間に少なくとも１つの他の信号線ＳＬ１０が介在した状態で平行に配置されてもよい。この信号線ＳＬ１０は、いわゆる所定の電圧レベルに固定されたシールド線であってもよい。この場合には、第３及び第４の信号線ＳＬ３、ＳＬ４の間には他の信号線が介在するため、第３及び第４の信号線ＳＬ３、ＳＬ４を伝送する信号のように異位相又は異振幅の関係にある場合であっても、容量結合によって、一方の信号の変化が他方の信号の変化を妨げることがなくなる。その結果、第３及び第４の信号線ＳＬ３、ＳＬ４の間の線間容量の余計な充放電が不要となり、自己消費電力の増大を防ぐことができる。
【００５３】
または例えば図６（Ｃ）に示すように、第３及び第４の信号線ＳＬ３、ＳＬ４を、絶縁層を介して配線配置面に対して垂直方向に隣接して配置する場合に、できるだけ線間距離が長くなるように配置する。より具体的には、第３及び第４の信号線ＳＬ３、ＳＬ４の少なくとも一部が、半導体基板３００の平面視において重なるように配置する。このとき、第３及び第４の信号線ＳＬ３、ＳＬ４が垂直方向に重なって配置されるときの線間距離がｄ１２（ｄ１２は正の数）となる場合に、ｄ１２がｄ１１より大きくなるように配置される。或いは、図６（Ｄ）に示すように、第３及び第４の信号線ＳＬ３、ＳＬ４は、その間に少なくとも１つの他の信号線ＳＬ１０が介在するように垂直方向に絶縁層を介して重なって配置されてもよい。この信号線ＳＬ１０は、いわゆる所定の電圧レベルに固定されたシールド線であってもよい。
【００５４】
図７に、第３及び第４の信号線ＳＬ３、ＳＬ４を伝送される信号の説明図を示す。
【００５５】
一般的に第３及び第４の信号線ＳＬ３、ＳＬ４を水平方向又は垂直方向に隣接して配置する場合、第３及び第４の信号線ＳＬ３、ＳＬ４には寄生容量として線間容量が付加される。従って、図６（Ａ）〜図６（Ｄ）に示す距離ｄ２、ｄ１２が短いほど、容量結合の影響で、一方の信号線の信号の変化が他方の信号線の信号の変化に影響を及ぼす。そのため、信号Ｓ３、Ｓ４のように異位相又は異振幅の関係にある場合、図７に示すように例えば信号Ｓ３の変化の方向は信号Ｓ４の変化の方向と一致せず、信号Ｓ３の変化が信号Ｓ４の変化を妨げることになる。その結果、第３及び第４の信号線ＳＬ３、ＳＬ４の間の線間容量の余計な充放電が必要となり、自己消費電力が増大してしまう。
【００５６】
従って、距離ｄ２、ｄ１２を長くすればするほど、第３及び第４の信号線ＳＬ３、ＳＬ４の間の線間容量が小さくなり、該線間容量の充放電が不要となり、自己消費電力を削減できるようになる。
【００５７】
以上のように、本実施形態では、互いに同位相かつ同振幅の信号が伝送される第１及び第２の信号線ＳＬ１、ＳＬ２と、互いに異位相又は異振幅の信号が伝送される第３及び第４の信号線ＳＬ３、ＳＬ４とを含む場合に、第１及び第２の信号線ＳＬ１、ＳＬ２が平行に配置されるときの線間距離ｄ１を、第３及び第４の信号線ＳＬ３、ＳＬ４が平行に配置されるときの線間距離ｄ２より短くする。これにより、第１及び第２の信号線ＳＬ１、ＳＬ２の間で無駄な自己消費電力を削減すると共に、第３及び第４の信号線ＳＬ３、ＳＬ４の間で自己消費電力の増加を抑える効果が得られる。
【００５８】
２．  電源回路
次に、本実施形態の半導体装置１００が含む電源回路２００としてチャージポンプ回路を採用した場合について説明する。
【００５９】
図８に、電源回路としてチャージポンプ回路が採用された本実施形態における半導体装置１００の構成の概要を示す。図８において、図１と同一部分には同一符号を付し、適宜説明を省略する。また図８では、チャージポンプ回路が３倍昇圧を行うものとして説明するが、本実施形態が昇圧倍率に限定されるものではない。
【００６０】
図８では、電源回路２００は、スイッチ素子部２２０の構成例のみを図示している。スイッチ素子部２２０が含むスイッチ素子としてのトランジスタは、図示しないチャージクロック生成回路２１０によって生成されたチャージクロックＣＫ１〜ＣＫ５によりスイッチ制御される。
【００６１】
電源回路２００のスイッチ素子部２２０は、システム電源ＶＤがソースに接続されるＰ型（第１導電型）金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジス
タ（以下、単にトランジスタと略す）ＰＴｒ１と、ドレインがトランジスタＰＴｒ１のドレインに接続されるＮ型（第２導電型）トランジスタＮＴｒ１とを含む。トランジスタＮＴｒ１のソースは、システム接地電源ＶＳＳに接続される。トランジスタＰＴｒ１、ＮＴｒ１のゲートには、チャージクロックＣＫ１が供給される。
【００６２】
またスイッチ素子部２２０は、システム電源ＶＤがソースに接続されるＰ型トランジスタＰＴｒ２と、ドレインがトランジスタＰＴｒ２のドレインに接続されるＮ型トランジスタＮＴｒ２とを含む。トランジスタＮＴｒ２のソースは、システム接地電源ＶＳＳに接続される。トランジスタＰＴｒ２、ＮＴｒ２のゲートには、チャージクロックＣＫ２が供給される。
【００６３】
更にスイッチ素子部２２０は、Ｐ型トランジスタＰＴｒ３、ＰＴｒ４、ＰＴｒ５を含む。トランジスタＰＴｒ３のドレインはシステム電源ＶＤに接続され、トランジスタＰＴｒ３のソースはＰ型トランジスタＰＴｒ４のドレインに接続される。トランジスタＰＴｒ３のソースはＰ型トランジスタＰＴｒ５のドレインに接続される。トランジスタＰＴｒ５の
ソースは、出力信号線ＳＬＸを介して半導体装置１００の接続端子ＴＣ５に接続される。トランジスタＰＴｒ３のゲートには、チャージクロックＣＫ３が供給される。トランジスタＰＴｒ４のゲートには、チャージクロックＣＫ４が供給される。トランジスタＰＴｒ５のゲートには、チャージクロックＣＫ５が供給される。
【００６４】
半導体装置１００は、更に接続端子ＴＣ１〜ＴＣ４を含む。接続端子ＴＣ１とトランジスタＰＴｒ１、ＮＴｒ１の接続ノード（ドレインノード）とは、信号線ＳＬ１（第１の信号線ＳＬ１）を介して電気的に接続される。接続端子ＴＣ２とトランジスタＰＴｒ３、ＰＴｒ４の接続ノードとは、信号線ＳＬ２（第２の信号線ＳＬ２）を介して電気的に接続される。接続端子ＴＣ３とトランジスタＰＴｒ２、ＮＴｒ２の接続ノードとは、信号線ＳＬ１０を介して電気的に接続される。接続端子ＴＣ４とトランジスタＰＴｒ４、ＰＴｒ５の接続ノードとは、信号線ＳＬ１１を介して電気的に接続される。
【００６５】
接続端子ＴＣ１、ＴＣ２の間には、半導体装置１００の外部においてフライングコンデンサＦＣ１が接続される。接続端子ＴＣ３、ＴＣ４の間には、半導体装置１００の外部においてフライングコンデンサＦＣ２が接続される。接続端子ＴＣ５とシステム接地電源ＶＳＳとの間には、安定化用コンデンサＳＣが接続される。
【００６６】
図８に示す電源回路２００は、システム電源ＶＤとシステム接地電源ＶＳＳとの間の電圧Ｖを３倍に昇圧した昇圧電圧３Ｖを、接続端子ＴＣ５に出力する。
【００６７】
このように半導体装置１００は、各接続端子にフライングコンデンサの一端が接続される複数の接続端子と、複数の接続端子に接続されるフライングコンデンサを用いたチャージポンプ動作に従ってスイッチ制御される複数のスイッチ素子とを含むことができる。そして図８の信号線は、複数のスイッチ素子の各スイッチ素子同士の接続ノードと複数の接続端子の各接続端子とを電気的に接続する信号線であるということができる。
【００６８】
図９に、チャージクロックＣＫ１〜ＣＫ５と各トランジスタの制御状態のタイミングの一例を示す。図９において、各チャージクロックの立ち上がりエッジ、立ち下がりエッジのタイミングは同じタイミングとして示しているが、実際には直列に接続される２つのトランジスタが同時にオンしないように（いわゆるオフ・オフ期間を有するように）、チャージクロックの立ち上がりエッジ、たち差蹴りエッジのタイミングをずらすことが望ましい。
【００６９】
まず期間ＰＨ１において、トランジスタＮＴｒ１がオン、トランジスタＰＴｒ１がオフとなるため、接続端子ＴＣ１に接続されるフライングコンデンサＦＣ１の一端はシステム接地電源ＶＳＳに接続される。このとき、トランジスタＰＴｒ３がオン、トランジスタＰＴｒ４がオフであるため、接続端子ＴＣ２に接続されるフライングコンデンサＦＣ１の他端は信号線ＳＬ２を介してシステム電源ＶＤが接続される。従って、期間ＰＨ１においてフライングコンデンサＦＣ１は、システム電源ＶＤとシステム接地電源ＶＳＳとの間の電圧Ｖに対応した電荷を蓄積する。
【００７０】
次に期間ＰＨ２において、トランジスタＮＴｒ１がオフ、トランジスタＰＴｒ１がオンとなるため、接続端子ＴＣ１に接続されるフライングコンデンサＦＣ１の一端はシステム電源ＶＤに接続される。従って、接続端子ＴＣ２に接続されるフライングコンデンサＦＣ２の他端の電圧は２Ｖとなる。トランジスタＰＴｒ３がオフ、トランジスタＰＴｒ４がオンとなるため、電圧２Ｖは、接続端子ＴＣ４に接続されるフライングコンデンサＦＣ２の一端に供給される。このとき、トランジスタＮＴｒ２がオン、トランジスタＰＴｒ２がオフであるため、信号線ＳＬ１０を介して接続端子ＴＣ３に接続されるフライングコンデンサＦＣ２の他端にシステム接地電源ＶＳＳが接続される。
【００７１】
そして、期間ＰＨ２に続く期間ＰＨ１において、トランジスタＮＴｒ２がオフ、トランジスタＰＴｒ２がオンとなるため、接続端子ＴＣ３に接続されるフライングコンデンサＦＣ２の他端にシステム電源ＶＤが接続される。これにより、信号線ＳＬ１１を介して接続端子ＴＣ４に接続されるフライングコンデンサＦＣ２の一端の電圧が３Ｖとなる。このときトランジスタＰＴｒ５がオンであるため、出力信号線ＳＬＸを介して電圧３Ｖが安定化用コンデンサＳＣの一端に供給され、その後安定化用コンデンサＳＣに電圧が保持される。
【００７２】
図１０に、図８の信号線ＳＬ１、ＳＬ２、ＳＬ１０、ＳＬ１１の電圧変化の波形の一例を示す。図１０では、システム接地電源ＶＳＳの電圧が０ボルト、システム電源ＶＤの電圧が３ボルトである。
【００７３】
このように信号線ＳＬ１、ＳＬ２を伝送される信号は、同位相かつ同振幅の信号である。また信号線ＳＬ１０、ＳＬ１１を伝送される信号もまた、同位相かつ同振幅の信号である。従ってフライングコンデンサＦＣ１の両端に信号線ＳＬ１、ＳＬ２の互いに同位相かつ同振幅の信号が供給される。またフライングコンデンサＦＣ２の両端に信号線ＳＬ１０、ＳＬ１１の互いに同位相かつ同振幅の信号が供給される。
【００７４】
そこで、信号線ＳＬ１、ＳＬ２を、線間距離ｄ１を置いて隣接して配置すると共に、信号線ＳＬ１０、ＳＬ１１を、線間距離ｄ１を置いて隣接して配置する。なお信号線ＳＬ１、ＳＬ１０を伝送される信号や、信号線ＳＬ２、ＳＬ１１を伝送される信号については、互いに異位相又は異振幅の関係を有するため、例えば線間距離ｄ２を置いて配置する。こうすることで、線間容量の充放電に伴う自己消費電力を削減できるようになる。
【００７５】
図１１に、本実施形態の半導体装置１００のレイアウト平面図を模式的に示す。
【００７６】
図１１に示すように半導体装置１００が長方形の領域にレイアウトされる場合、例えば半導体装置１００の長辺方向に延びる辺ＳＤ１の端部に沿って接続端子としてのパッドが配置されるものとする。この場合、電源回路２００とパッドとを接続する信号線の配置を工夫して、半導体装置１００の短辺方向の長さＤＳを短くする必要がある。
【００７７】
ここで、互いに同位相かつ同振幅の信号が伝送される第１及び第２の信号線ＳＬ１、ＳＬ２と、互いに異位相又は異振幅の信号が伝送される第３及び第４の信号線ＳＬ３、ＳＬ４とを含む場合、第１及び第２の信号線を半導体装置１００の配線配置面に対し垂直な方向に隣接して配置する（図３（Ｂ）参照）。このときの線間距離をｄ１とする。こうすることで、図１１の波線部分３１０、３１２に示すように、配線配置面を上から見た場合に信号線が重ねて配置されるので、長さＤＳを短くできる。
【００７８】
そして電源回路２００のようにチャージポンプ動作で昇圧電圧を生成する場合、昇圧効率を低下させないように、スイッチ素子としてのトランジスタのサイズを大きくすると共に、信号線の低抵抗化が必須となる。従って、信号線の配線幅を大きくする必要があり、図１１のように重ねて配置することで配線領域の削減に加えて、図４に示す自己消費電力の増加を抑えることによる低消費電力化を図ることができるようになる。
【００７９】
そして、第３及び第４の信号線については、図６（Ｃ）に示すように配線配置面に対して垂直な方向に、線間距離ｄ２を置いて配置するか、図６（Ｄ）に示すように他の信号線を介在させて配置することが望ましい。この場合には、自己消費電力の削減が可能となる。
【００８０】
以上説明したような本実施形態における半導体装置は、電気光学装置を駆動する駆動回路に適用できる。
【００８１】
３．  液晶表示装置
図１２に、本実施形態の液晶表示装置の構成例のブロック図を示す。
【００８２】
液晶表示装置５１０（広義には液晶装置）は、液晶パネル（広義には表示パネル。更に広義には電気光学装置）５１２、データ線駆動回路５２０（狭義にはソースドライバ）、走査線駆動回路５３０（狭義にはゲートドライバ）、コントローラ５４０、電源回路５４２を含む。なお、液晶表示装置５１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００８３】
ここで液晶パネル５１２は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線）と、走査線及びデータ線により特定される画素電極を含む。この場合、データ線に薄膜トランジスタＴＦＴ（広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶表示装置を構成できる。
【００８４】
より具体的には、液晶パネル５１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１２のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、走査線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とデータ線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００８５】
ＴＦＴＫＬのゲート電極は走査線ＧＫに接続され、ＴＦＴＫＬのソース電極はデータ線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶素子（広義には電気光学物質）を挟んで対向する対向電極ＶＣＯＭ（コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と、対向電極ＶＣＯＭが形成される対向基板との間に液晶が封入され、画素電極ＰＥＫＬと対向電極ＶＣＯＭの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００８６】
なお、対向電極ＶＣＯＭに与えられる電圧は、電源回路５４２により生成される。また、対向電極ＶＣＯＭを対向基板上に一面に形成せずに、各走査線に対応するように帯状に形成してもよい。
【００８７】
データ線駆動回路５２０は、階調データに基づいて液晶パネル５１２のデータ線Ｓ１〜ＳＮを駆動する。一方、走査線駆動回路５３０は、液晶パネル５１２の走査線Ｇ１〜ＧＭを順次走査駆動する。
【００８８】
コントローラ５４０は、図示しない中央演算処理装置（Central Processing Unit：Ｃ
ＰＵ）等のホストにより設定された内容に従って、データ線駆動回路５２０、走査線駆動回路５３０及び電源回路５４２を制御する。
【００８９】
より具体的には、コントローラ５４０は、データ線駆動回路５２０及び走査線駆動回路５３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５４２に対しては、対向電極ＶＣＯＭの電圧の極性反転タイミングの制御を行う。
【００９０】
電源回路５４２は、外部から供給される基準電圧に基づいて、液晶パネル５１２の駆動に必要な各種の電圧（階調電圧）や、対向電極ＶＣＯＭの電圧を生成する。電源回路５４２は、図１又は図８に示す電源回路２００の機能を有する。従って、データ線駆動回路５２０には、その外部に図示しないフライングコンデンサや安定化用コンデンサが接続され、電源回路５４２がチャージポンプ動作によって階調電圧等の電圧を生成することができるようになっている。
【００９１】
なお、図１２では、液晶表示装置５１０がコントローラ５４０を含む構成になっているが、コントローラ５４０を液晶表示装置５１０の外部に設けてもよい。或いは、コントローラ５４０と共にホストを液晶表示装置５１０に含めるようにしてもよい。
【００９２】
図１３に、本実施形態の液晶表示装置の他の構成例のブロック図を示す。なお図１３において、図１２と同一部分には同一符号を付し、適宜説明を省略する。
【００９３】
図１３の液晶装置５６０では、画素形成領域５６２に上記のように画素が形成されるアクティブマトリクス基板５６４に、データ線駆動回路５２０、走査線駆動回路５３０及び電源回路５４２が形成される。なお、アクティブマトリクス基板５６４に形成される回路ブロックは、図１３のデータ線駆動回路５２０、走査線駆動回路５３０及び電源回路５４２のうち少なくとも１つが省略されていてもよい。或いは図１３のアクティブマトリクス基板５６４に、更にコントローラ５４０を形成してもよい。
【００９４】
３．１  データ線駆動回路
図１４に、図１２又は図１３のデータ線駆動回路５２０の構成例を示す。図１４では、電源回路５４２がデータ線駆動回路５２０に内蔵される場合の構成例を示している。即ち、本実施形態の半導体装置がデータ線駆動回路５２０に適用される例を示している。
【００９５】
データ線駆動回路５２０（広義には、駆動回路）は、駆動部６００と、電源回路５４２とを含む。駆動部６００は、シフトレジスタ５２２、データラッチ５２４、ラインラッチ５２６、ＤＡＣ５２８（デジタル・アナログ変換回路。広義にはデータ電圧生成回路）、出力バッファ５２９（演算増幅器）を含む。
【００９６】
シフトレジスタ５２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ５２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００９７】
データラッチ５２４には、コントローラ５４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。データラッチ５２４は、この階調データ（ＤＩＯ）を、シフトレジスタ５２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００９８】
ラインラッチ５２６は、コントローラ５４０から供給される水平同期信号ＬＰに同期して、データラッチ５２４でラッチされた１水平走査単位の階調データをラッチする。
【００９９】
階調電圧発生回路５２７は、電源回路５４２からの電源電圧を抵抗分割して複数の階調電圧を発生する。階調電圧発生回路５２７が発生した複数の階調電圧は、ＤＡＣ５２８に供給される。
【０１００】
ＤＡＣ５２８は、各データ線に供給すべきアナログのデータ電圧を生成する。具体的に
はＤＡＣ５２８は、ラインラッチ５２６からのデジタルの階調データに基づいて、階調電圧発生回路５２７からの複数の階調電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【０１０１】
出力バッファ５２９は、ＤＡＣ５２８からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。具体的には、出力バッファ５２９は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ１〜ＯＰＣＮを含み、これらの各演算増幅器が、ＤＡＣ５２８からのデータ電圧をインピーダンス変換して、各データ線に出力する。
【０１０２】
従って、駆動部６００は、図８の電源回路２００のスイッチ素子部２２０の複数のスイッチ素子の１又は複数の接続ノードのうち、チャージポンプ動作によって昇圧された電圧を出力する接続ノードの電圧に基づいて、電気光学装置を駆動することができる。
【０１０３】
なお、図１４では、デジタルの階調データをデジタル・アナログ変換して、出力バッファ５２９を介してデータ線に出力する構成にしているが、アナログの映像信号をサンプル・ホールドして、出力バッファ５２９を介してデータ線に出力する構成にしてもよい。
【０１０４】
３．２  走査線駆動回路
図１５に、図１２又は図１３の走査線駆動回路５３０の構成例を示す。
【０１０５】
走査線駆動回路５３０は、シフトレジスタ５３２、レベルシフタ５３４、出力バッファ５３６を含む。
【０１０６】
シフトレジスタ５３２は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ５３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、コントローラ５４０から供給される垂直同期信号である。
【０１０７】
レベルシフタ５３４は、シフトレジスタ５３２からの電圧のレベルを、液晶パネル５１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧のレベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要になる。
【０１０８】
出力バッファ５３６は、レベルシフタ５３４によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。
【０１０９】
４．  電子機器
図１６に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図１６において、図１２又は図１３と同一部分には同一符号を付し、適宜説明を省略する。
【０１１０】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像の階調データを、ＹＵＶフォーマットでコントローラ５４０に供給する。
【０１１１】
携帯電話機９００は、液晶パネル５１２を含む。液晶パネル５１２（広義には電気光学装置）は、データ線駆動回路５２０及び走査線駆動回路５３０によって駆動される。液晶パネル５１２は、複数の走査線、複数のデータ線、複数の画素を含む。このデータ線駆動
回路５２０は、図１４に示すように電源回路５４２を含む。データ線駆動回路５２０の図示しない電源回路５４２は、データ線駆動回路５２０及び走査線駆動回路５３０に接続され、各駆動回路に対して、駆動用の電源電圧を供給する。また液晶パネル５１２の対向電極に、対向電極電圧Ｖｃｏｍを供給する。
【０１１２】
コントローラ５４０は、データ線駆動回路５２０及び走査線駆動回路５３０に接続され、データ線駆動回路５２０に対してＲＧＢフォーマットの階調データを供給する。
【０１１３】
ホスト９４０は、コントローラ５４０に接続される。ホスト９４０は、コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、コントローラ５４０に供給できる。コントローラ５４０は、この階調データに基づき、データ線駆動回路５２０及び走査線駆動回路５３０により液晶パネル５１２に表示させる。
【０１１４】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０１１５】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、液晶パネル５１２の表示処理を行う。
【０１１６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１１７】
また本実施形態では、チャージポンプ回路に適用した例を説明したが、チャージポンプ回路の昇圧方式のみならず、チャージポンプ回路自体に本実施形態が限定されるものではない。
【０１１８】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１１９】
【図１】本実施形態の半導体装置の構成の概要を示す図。
【図２】本実施形態における同位相かつ同振幅の信号の説明図。
【図３】図３（Ａ）、図３（Ｂ）は図２の同位相かつ同振幅の信号の信号線の配置の説明図。
【図４】第１及び第２の信号線を伝送される信号の説明図。
【図５】本実施形態における異位相又は異振幅の信号の説明図。
【図６】図６（Ａ）〜図６（Ｄ）は図５の異位相又は異振幅の信号の信号線の配置の説明図。
【図７】第３及び第４の信号線を伝送される信号の説明図。
【図８】電源回路としてチャージポンプ回路が採用された本実施形態における半導体装置の構成の概要を示す図。
【図９】チャージクロックと各トランジスタの制御状態のタイミングの一例を示す図。
【図１０】図８の信号線の電圧変化の波形の一例を示す図。
【図１１】本実施形態の半導体装置のレイアウト平面図を模式的に示す図。
【図１２】本実施形態の液晶表示装置の構成例のブロック図。
【図１３】本実施形態の液晶表示装置の他の構成例のブロック図。
【図１４】図１２又は図１３のデータ線駆動回路の構成例のブロック図。
【図１５】図１２又は図１３の走査線駆動回路の構成例のブロック図。
【図１６】本実施形態における電子機器の構成例のブロック図。
【符号の説明】
【０１２０】
１００  半導体装置、  ２００  電源回路、  ２１０  チャージクロック生成回路、
２２０  スイッチ素子部、  ５１０  液晶表示装置、  ５１２  液晶パネル、
５２０  データ線駆動回路、  ５２２  シフトレジスタ、  ５２４  データラッチ、
５２６  ラインラッチ、  ５２７  階調電圧発生回路、  ５２８  ＤＡＣ，
５２９  出力バッファ、  ５３０  走査線駆動回路、  ５４０  コントローラ、
５４２  電源回路、  ６００  駆動部、  ＣＫ１〜ＣＫ５  チャージクロック、
ＦＣ１、ＦＣ２  フライングコンデンサ、  ＮＴｒ１〜ＮＴｒ５  Ｎ型トランジスタ、
ＰＴｒ１〜ＰＴｒ５  Ｐ型トランジスタ、  ＳＣ  安定化用コンデンサ、
ＳＬ１〜ＳＬ４  第１〜第４の信号線、  ＴＣ１〜ＴＣ５  接続端子、
ＶＤ  システム電源、  ＶＳＳ  システム接地電源
【図１】
0005157090.tif 000002
【図２】
0005157090.tif 000003
【図３】
0005157090.tif 000004
【図４】
0005157090.tif 000005
【図５】
0005157090.tif 000006
【図６】
0005157090.tif 000007
【図７】
0005157090.tif 000008
【図８】
0005157090.tif 000009
【図９】
0005157090.tif 000010
【図１０】
0005157090.tif 000011
【図１１】
0005157090.tif 000012
【図１２】
0005157090.tif 000013
【図１３】
0005157090.tif 000014
【図１４】
0005157090.tif 000015
【図１５】
0005157090.tif 000016
【図１６】
0005157090.tif 000017