(57)【特許請求の範囲】
【請求項１】
入射光量に応じた電気抵抗値を有し第１端が所定の電位に結合される複数のセンサ素子と、
該複数のセンサ素子に一対一に対応して設けられ該複数のセンサ素子の第２端にソース端が結合される複数のトランジスタと、
該複数のトランジスタのドレイン端に結合される定電流源と、
該複数のトランジスタの各々について該ドレイン端側とゲート端との間を結合するスイッチ回路
を含み、該定電流源は１つの定電流源であり、該１つの定電流源と該複数のトランジスタのドレイン端との間をそれぞれ結合する複数のスイッチ回路を含み、該複数のスイッチ回路により該複数のトランジスタの１つを選択的に該定電流源に電気的に接続可能なように構成されることを特徴とする撮像回路。
【請求項２】
該複数のセンサ素子に一対一に対応して設けられ該複数のトランジスタのドレイン端に結合される複数の容量と、
該複数のトランジスタのドレイン端と該複数の容量との間をそれぞれ結合する複数のスイッチ回路
を更に含むことを特徴とする請求項１記載の撮像回路。
【請求項３】
該複数のセンサ素子の各々を流れる電流量に応じた電気変量を該複数のセンサ素子について順次読み出す回路を更に含むことを特徴とする請求項１記載の撮像回路。
【請求項４】
該センサ素子は赤外線センサ素子であることを特徴とする請求項１記載の撮像回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体装置に関し、詳しくは画像を撮像して撮像データを出力する撮像回路に関する。
【背景技術】
【０００２】
例えば赤外線撮像用のイメージセンサ等では、入射光（入射赤外線）の量に応じて電気抵抗値が変化する複数のセンサが縦横にマトリクス上に配置され、これら複数のセンサから画像信号を読み出す信号読出回路が設けられている。信号読出回路は、バイアス電圧をセンサに印加し、各センサに流れる電流の量に応じた電圧信号を出力する構成となっている。
【０００３】
図１は、従来の信号読出回路の構成を説明するための図である。図１に示すイメージセンサは、縦横にマトリクス上に配置された複数の画素回路１０を含む。図１では図示の都合上、４つの画素回路１０のみが示され、そのうち１つのみについて詳細な回路構成が示されるが、実際には同一構成の多数の画素回路１０が縦横に配置されている。
【０００４】
垂直走査シフトレジスタ１１により、指定した行位置にあるトランジスタ１４を導通させ、更に水平走査シフトレジスタ１２により、指定した列位置にあるトランジスタ１５を導通させる。これにより、指定した行位置及び列位置にある画素回路１０から撮像データを出力電圧Ｖｏｕｔとして読み出すことができる。読み出し用のトランジスタ１６のゲートには固定の電圧が印加される。
【０００５】
画素回路１０の各々は、センサ素子２１、トランジスタ２２乃至２４、及び積分容量２５を含む。トランジスタ２２及び２３が入力ゲート回路２６を構成する。センサ素子２１は、入射光（入射赤外線）の量に応じて電気抵抗値が変化する特性を有する。まず初期設定動作として、信号ＲＥＳＥＴをＨＩＧＨにしてトランジスタ２４を導通させ、積分容量２５に電源電圧ＶＤＤに応じた電荷を蓄えておく。その後、信号ＲＥＳＥＴはＬＯＷにしてトランジスタ２４を非導通にしておく。
【０００６】
撮像データ読み出し時には、信号ＰＩＧを所定期間ＨＩＧＨにして、トランジスタ２３を一定の期間だけ導通させる。この期間の間、センサ素子２１の抵抗値及びトランジスタ２２の電圧・電流特性に応じた量の電流が、積分容量２５からトランジスタ２２及びセンサ素子２１を介してグラウンドＧＮＤ側に流れ、積分容量２５の電荷が減少する。この電荷の減少に応じてトランジスタ１３のゲート電圧が減少し、撮像データとして読み出される出力電圧Ｖｏｕｔが減少する。
【０００７】
複数の画素回路１０において、トランジスタ２２のゲート電圧ＶＩＧは、センサ素子２１に印加するバイアス電圧を調整するよう機能する。通常、全ての画素回路１０に対して同一の電圧ＶＩＧが供給されており、個々の画素回路１０毎に電圧ＶＩＧを調整することはできない。
【０００８】
図２は、図１の画素回路１０におけるセンサ素子２１のバイアス動作点を示す図である。ここでセンサ素子２１に印加するバイアス電圧を調整するトランジスタ２２をＩＧＢと呼ぶ。図２の横軸はＩＧＢのソース電圧Ｖｓ（即ちセンサ素子２１への印加電圧）を示し、縦軸はＩＧＢのソース・ドレインに流れる電流（即ちセンサ素子２１に流れる電流）を示す。図２において、ＩＧＢトランジスタのドレイン・ソース間電流Ｉｄｓとゲート・ソース間電圧Ｖｇｓとの関係を示すＩｄｓ−Ｖｇｓ特性３１と、センサ素子２１のＩ−Ｖ特性３２とが、交点３３で交差する。この交点３３がセンサ素子２１の動作点となり、交点３３の示す電流量がセンサ素子２１に流れることになる。
【０００９】
更に詳細に説明すると、固定のゲート電圧ＶＩＧを印加したＩＧＢトランジスタを用いてセンサ素子２１を駆動する場合、ソース電位が低下すると、ＩＧＢのチャネルがより開いた状態となり、ＩＧＢを通る電流は増えることになる。逆に、ソース電位が低下するとセンサ素子２１へのバイアス電圧が下がるので、抵抗体であるセンサ素子２１に流れる電流は減少することになる。異なる方向に電流が変化するこれら２つの特性が釣合うのが動作点３３であり、この動作点３３の位置によりセンサ素子２１の電流量が決定される。
【００１０】
図３は、ＩＧＢトランジスタの特性にバラツキがある場合のセンサ電流のバラツキを説明するための図である。図３には例として、ＩＧＢトランジスタの特性のバラツキとして、２つのＩｄｓ−Ｖｇｓ特性３１Ａ及び３１Ｂが示される。このようにＩＧＢトランジスタに特性のバラツキが有る場合には、センサ素子２１に流れる電流量にバラツキが生じてしまう。センサ素子２１のインピーダンスが比較的高い場合（センサ素子２１のＩ−Ｖ特性３２Ａの場合）には、センサ素子２１に流れる電流量のバラツキは比較的小さい。しかしセンサ素子２１のインピーダンスが比較的低い場合（センサ素子２１のＩ−Ｖ特性３２Ｂの場合）には、センサ素子２１に流れる電流量のバラツキが比較的大きくなる。このような場合、本来同一の撮像データ出力であるべき値が、ＩＧＢトランジスタの特性のバラツキにより、全く異なる出力電圧Ｖｏｕｔ（図１参照）として読み出されることになる。
【００１１】
例えば赤外線イメージセンサの場合、光入力による応答で発生する光電流以外に流れる不要な暗電流を低減するため、イメージセンサ及びその周辺を冷却する必要がある。この際にイメージセンサの動作温度を上昇させて使用すると暗電流が大きくなり、図３に示すＩ−Ｖ特性３２Ｂの場合のように、センサ素子のインピーダンスが低い状態で撮像データを収集することが必要になり、ＩＧＢトランジスタの特性のバラツキの影響を大きく受けることがある。
【特許文献１】特許第３０１１６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上を鑑みて、本発明は、センサのバイアス電圧を定めるトランジスタの特性のバラツキに影響されないセンサ出力を生成できる撮像回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
撮像回路は、入射光量に応じた電気抵抗値を有し第１端が所定の電位に結合される複数のセンサ素子と、該複数のセンサ素子に一対一に対応して設けられ該複数のセンサ素子の第２端にソース端が結合される複数のトランジスタと、該複数のトランジスタのドレイン端に結合される定電流源と、該複数のトランジスタの各々について該ドレイン端側とゲート端との間を結合するスイッチ回路を含み、該定電流源は１つの定電流源であり、該１つの定電流源と該複数のトランジスタのドレイン端との間をそれぞれ結合する複数のスイッチ回路を含み、該複数のスイッチ回路により該複数のトランジスタの１つを選択的に該定電流源に電気的に接続可能なように構成されることを特徴とする。
【発明の効果】
【００１４】
本発明の少なくとも１つの実施例によれば、所定の入射光量状態でセンサ素子を流れる電流量が定電流源の電流量と等しくなるように、トランジスタのゲート電圧が自己調整される。センサ素子を流れる電流量が定電流源の電流量と等しくなった状態で、スイッチ回路を開放状態にすると、自己調整により決定されたトランジスタのゲート電位はそのまま保持される。これにより、トランジスタの特性やセンサ素子の特性がバラツキにより画素毎に異なっていても、所定の入射光量状態でセンサ素子を流れる電流量が各画素において定電流源の電流量と等しくなるように、トランジスタのゲート電圧が調整されることになる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１６】
図４は、本発明による信号読出回路の構成の一例を示す図である。図４において、複数の画素回路４０が図１の画素回路１０に対応する。図４には、２つの画素回路４０のみが示されるが、実際には多数の画素回路４０が縦横にマトリクス上に配置される。
【００１７】
各画素回路４０は、センサ素子４１、トランジスタ４２乃至４６、及び積分容量４７を含む。トランジスタ４２乃至４５が入力ゲート回路４８を構成する。センサ素子４１は、入射光（入射赤外線）の量に応じて電気抵抗値が変化する特性を有する。
【００１８】
本発明による信号読出回路においては、まず初期調整動作を実行することにより、センサ素子４１に印加するバイアス電圧を調整するよう機能するＩＧＢトランジスタ４２のゲート電圧を設定する。この際、ＩＧＢトランジスタ４２のゲート電圧は、ＩＧＢトランジスタ４２の特性のバラツキ及びセンサ素子４１の特性のバラツキに関わらず、ＩＧＢトランジスタ４２に流れる電流量が一定値となるように設定される。
【００１９】
この初期調整動作においては、複数の画素回路４０の各センサ素子４１には同一の入力を与えておく。即ち例えば赤外線イメージセンサの場合であれば、空間的に一様な所定の光量の赤外線をセンサアレイに入射しておく。次に、信号ＰＩＧをＬＯＷにしてトランジスタ４５を非導通にすることでセンサ素子４１を積分容量４７から切り離した状態で、複数の画素回路４０から選択した１つの画素回路４０において、スイッチ信号ＳＷ１及びＳＷ２をＨＩＧＨにする。これにより、定電流源トランジスタ５０と、選択した１つの画素回路４０のセンサ素子４１とを、ＩＧＢトランジスタ４２及びトランジスタ４４を介して直列に接続する。この際、定電流源トランジスタ５０のゲート電極には所定の電位ＣＳが印加されており、定電流源トランジスタ５０に所定の一定量の電流が流れるように設定されている。
【００２０】
図５は、初期調整動作におけるセンサ電流の調整について説明するための図である。図５（ａ）に示すように、ＩＧＢトランジスタ４２が十分に導通しておらず、センサ素子４１に流れる電流量が少なすぎる場合、定電流源トランジスタ５０から供給される所定量の電流のうちでセンサ素子４１に流れ込まない分の電流が、トランジスタ４３を介してＩＧＢトランジスタ４２のゲート電極へ充電電流として流れる。これによりＩＧＢトランジスタ４２のゲート電極が充電されてその電位が上昇し、ＩＧＢトランジスタ４２の導通の度合いが増して、センサ素子４１に流れる電流量が増大する。
【００２１】
逆に図５（ｂ）に示すように、ＩＧＢトランジスタ４２が過剰に導通して、センサ素子４１に流れる電流量が多すぎる場合、定電流源トランジスタ５０から供給される所定量の電流では足りない分の電流が、トランジスタ４３を介してＩＧＢトランジスタ４２のゲート電極から放電電流として供給される。これによりＩＧＢトランジスタ４２のゲート電極が放電されてその電位が下降し、ＩＧＢトランジスタ４２の導通の度合いが低下して、センサ素子４１に流れる電流量が減少する。
【００２２】
このようにして、センサ素子４１を流れる電流量が定電流源トランジスタ５０の電流量と等しくなるように、ＩＧＢトランジスタ４２のゲート電圧が、セルフバイアスにより自己調整される。センサ素子４１を流れる電流量が定電流源トランジスタ５０の電流量と等しくなった状態で、スイッチ信号ＳＷ１をＬＯＷにすると、自己調整により決定されたＩＧＢトランジスタ４２のゲート電位はそのまま保持される。
【００２３】
以上の動作を、複数の画素回路４０の１つ１つの画素回路４０について順次実行していく。即ち、複数の画素回路４０から順次選択した１つの画素回路４０について、スイッチ信号ＳＷ１及びＳＷ２をＨＩＧＨにして、ＩＧＢトランジスタ４２のゲート電圧を自己調整していく。これにより、ＩＧＢトランジスタ４２の特性やセンサ素子４１の抵抗値がバラツキにより画素毎に異なっていても、センサ素子４１を流れる電流量が各画素において定電流源トランジスタ５０の電流量と等しくなるように、ＩＧＢトランジスタ４２のゲート電圧が調整されることになる。
【００２４】
この初期調整動作後に、初期設定動作として、全ての画素回路４０において信号ＲＥＳＥＴをＨＩＧＨにしてトランジスタ４６を導通させ、積分容量４７に電源電圧ＶＤＤに応じた電荷を蓄える。その後、信号ＲＥＳＥＴをＬＯＷにしてトランジスタ４６を非導通にする。撮像データ読み出し時には、信号ＰＩＧを所定期間ＨＩＧＨにして、トランジスタ４５を一定の期間だけ導通させる。この期間の間、入射光量に応じた量の電流が、積分容量４７からＩＧＢトランジスタ４２及びセンサ素子４１を介してグラウンドＧＮＤ側に流れ、積分容量４７の電荷が減少する。この電荷の減少に応じた電圧を撮像データとして読み出す。
【００２５】
複数の画素回路４０において、ＩＧＢトランジスタ４２のゲート電圧は、所定の入射光量においてセンサ素子４１を流れる電流量が各画素において定電流源トランジスタ５０の電流量と等しくなるように設定されている。従って、撮像データとして読み出される出力電圧は、画素毎のバラツキ（ＩＧＢトランジスタ４２の特性及びセンサ素子４１の特性の画素毎のバラツキ）に関わらず所定の入射光量に対して一定の電圧となり、画素毎のバラツキに影響されない出力を得ることができる。
【００２６】
図６は、本発明によりＩＧＢトランジスタの特性のバラツキを補正する動作について説明するための図である。図６（ａ）及び（ｂ）において、横軸はＩＧＢのソース電圧Ｖｓ（即ちセンサ素子への印加電圧）を示し、縦軸はＩＧＢのソース・ドレインに流れる電流（即ちセンサ素子に流れる電流）を示す。
【００２７】
図６（ａ）は、図１に示す従来技術の場合を示し、ＩＧＢトランジスタ２２の特性にバラツキがある場合のセンサ電流のバラツキを説明するための図である。図６（ａ）には例として、ＩＧＢトランジスタ２２の特性のバラツキとして、２つのＩｄｓ−Ｖｇｓ特性６１及び６２が示される。
【００２８】
このようにＩＧＢトランジスタに特性のバラツキが有る場合には、センサ素子２１に流れる電流量にバラツキが生じてしまう。即ち、ある入射光量に対応してセンサ素子２１がＩ−Ｖ特性６３Ａを有する状態から、入射光量の変化によりセンサ素子２１の特性がＩ−Ｖ特性６３Ｂに変化した場合を考える。この時、Ｉｄｓ−Ｖｇｓ特性６１の場合には、センサ素子２１を流れる電流量は領域６６の範囲で変化する。それに対して、Ｉｄｓ−Ｖｇｓ特性６２の場合には、センサ素子２１を流れる電流量は領域６７の範囲で変化する。このようにＩＧＢトランジスタ２２の特性にバラツキが有る場合には、全く異なる範囲の出力がセンサ素子２１から読み取られてしまう。
【００２９】
図６（ｂ）は、本発明の場合を示し、ゲート電圧の自己調整によりＩＧＢトランジスタ４２の特性のバラツキが補正される動作を説明するための図である。初期調整動作時において、所定の光量の光を入射している状態で、センサ素子４１のＩ−Ｖ特性がＩ−Ｖ特性６３Ａであるとする。このとき、ＩＧＢトランジスタ４２のゲート電圧は、Ｉ−Ｖ特性６３Ａのセンサ素子４１を流れる電流量が各画素において定電流源トランジスタ５０の電流量と等しくなるように設定される。即ち、２つの画素でＩｄｓ−Ｖｇｓ特性が６１Ａ及び６２Ａのように異なっても、Ｉｄｓ−Ｖｇｓ特性６１Ａ及びＩ−Ｖ特性６３Ａの交点と、Ｉｄｓ−Ｖｇｓ特性６２Ａ及びＩ−Ｖ特性６３Ａの交点とが、同一の位置に重なるようにゲート電圧が調整される。
【００３０】
この状態で、センサ素子４１がＩ−Ｖ特性６３Ａを有する状態から、入射光量の変化によりセンサ素子４１の特性がＩ−Ｖ特性６３Ｂに変化した場合を考える。この時、Ｉｄｓ−Ｖｇｓ特性６１Ａの場合には、センサ素子４１を流れる電流量は領域６６Ａの範囲で変化する。またＩｄｓ−Ｖｇｓ特性６２Ａの場合には、センサ素子４１を流れる電流量は領域６７Ａの範囲で変化する。これらの電流変化範囲である領域６６Ａと領域６７Ａとは、殆ど重なっている。このようにＩＧＢトランジスタ４２の特性にバラツキが存在しても、センサ素子４１から読み取られる出力は略同一の範囲で変化することになる。
【００３１】
図７は、本発明によりセンサ素子の特性のバラツキを補正する動作について説明するための図である。図７（ａ）及び（ｂ）において、横軸はＩＧＢのソース電圧Ｖｓ（即ちセンサ素子への印加電圧）を示し、縦軸はＩＧＢのソース・ドレインに流れる電流（即ちセンサ素子に流れる電流）を示す。
【００３２】
図７（ａ）は、図１に示す従来技術の場合を示し、センサ素子２１の特性にバラツキがある場合のセンサ電流のバラツキを説明するための図である。図７（ａ）には例として、センサ素子２１の特性のバラツキとして、２つのＩ−Ｖ特性７２及び７３が示される。
【００３３】
このようにセンサ素子２１に特性のバラツキが有る場合には、ＩＧＢトランジスタ２２の特性がＩｄｓ−Ｖｇｓ特性７１に示されるように同一であっても、同一の入射光量に対してセンサ素子２１に流れる電流量にバラツキが生じてしまう。即ち、所定の入射光量に対してセンサ素子２１がＩ−Ｖ特性７２を有する場合には、入射光量の若干の変化に応じてセンサ素子２１を流れる電流量は領域７６の範囲で変化するが、同一の所定の入射光量に対してセンサ素子２１がＩ−Ｖ特性７３を有する場合には、入射光量の若干の変化に応じてセンサ素子２１を流れる電流量は領域７７の範囲で変化する。このようにセンサ素子２１の特性にバラツキが有る場合には、全く異なる範囲の出力がセンサ素子２１から読み取られてしまう。
【００３４】
図７（ｂ）は、本発明の場合を示し、ゲート電圧の自己調整によりセンサ素子４１の特性のバラツキが補正される動作を説明するための図である。初期調整動作時において、所定の光量の光を入射している状態で、第１の画素のセンサ素子４１のＩ−Ｖ特性がＩ−Ｖ特性７２であり、第２の画素のセンサ素子４１のＩ−Ｖ特性がＩ−Ｖ特性７３であるとする。このとき第１の画素において、ＩＧＢトランジスタ４２のゲート電圧は、Ｉ−Ｖ特性７２のセンサ素子４１を流れる電流量が定電流源トランジスタ５０の電流量と等しくなるように設定される。また第２の画素において、ＩＧＢトランジスタ４２のゲート電圧は、Ｉ−Ｖ特性７３のセンサ素子４１を流れる電流量が定電流源トランジスタ５０の電流量と等しくなるように設定される。即ち、２つの画素でＩ−Ｖ特性が７２及び７３のように異なっても、Ｉｄｓ−Ｖｇｓ特性７１Ａ及びＩ−Ｖ特性７２の交点と、Ｉｄｓ−Ｖｇｓ特性７１Ｂ及びＩ−Ｖ特性７３の交点とが、同一の電流値となるようにゲート電圧が調整される。
【００３５】
この状態で、入射光量の変化によりセンサ素子４１の特性が若干変化した場合を考える。この時、Ｉ−Ｖ特性７２の場合には、センサ素子４１を流れる電流量は領域７６Ａの範囲で変化する。またＩ−Ｖ特性７３の場合には、センサ素子４１を流れる電流量は領域７７Ａの範囲で変化する。これらの電流変化範囲である領域７６Ａと領域７７Ａとは、殆ど重なっている。このようにセンサ素子４１の特性にバラツキが存在しても、センサ素子４１から読み取られる出力は略同一の範囲で変化することになる。
【００３６】
図８は、本発明による撮像回路の構成の一例を示す図である。図８において、図４と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００３７】
図８に示す撮像回路は、縦横にマトリクス上に配置された複数の画素回路４０を含む。図８では図示の都合上、４つの画素回路４０のみが示され、そのうち１つのみについて詳細な回路構成が示されるが、実際には同一構成の多数の画素回路４０が縦横に配置されている。
【００３８】
垂直走査シフトレジスタ１１１により、指定した行位置にあるトランジスタ１１４を導通させ、更に水平走査シフトレジスタ１１２により、指定した列位置にあるトランジスタ１１５を導通させる。これにより、指定した行位置及び列位置にある画素回路４０から撮像データを出力電圧Ｖｏｕｔとして読み出すことができる。読み出し用のトランジスタ１１６のゲートには固定の電圧が印加される。
【００３９】
画素回路４０の各々は、基本的には図４で説明したものと同様の構成であるが、水平走査シフトレジスタ１２２によりオン・オフが制御されるトランジスタ１１８を内蔵している。水平走査シフトレジスタ１２２は、初期調整動作時に列選択をするために設けられるレジスタであり、初期調整動作時に順次選択した列においてトランジスタ１１７及び１１８を導通させる。また垂直走査シフトレジスタ１２１は、初期調整動作時に行選択をするために設けられるレジスタであり、初期調整動作時に順次選択した行においてトランジスタ４３及び４４を導通させる。これにより、水平走査シフトレジスタ１２２が選択した列位置及び垂直走査シフトレジスタ１２１が選択した行位置にある１つの画素回路４０において、前述の初期調整動作が実行される。例えば赤外線イメージセンサの場合、初期調整動作時にはイメージセンサに対して基準熱源の放射板から赤外線を入射し、各センサ素子への入射赤外線量を同一に設定しておく。
【００４０】
初期調整動作後に、初期設定動作として、全ての画素回路４０において信号ＲＥＳＥＴをＨＩＧＨにしてトランジスタ４６を導通させ、積分容量４７に電源電圧ＶＤＤに応じた電荷を蓄える。その後、信号ＲＥＳＥＴをＬＯＷにしてトランジスタ４６を非導通にする。撮像データ読み出し時には、信号ＰＩＧを所定期間ＨＩＧＨにして、トランジスタ４５を一定の期間だけ導通させる。この期間の間、入射光量に応じた量の電流が、積分容量４７からＩＧＢトランジスタ４２及びセンサ素子４１を介してグラウンドＧＮＤ側に流れ、積分容量４７の電荷が減少する。この電荷の減少に応じてトランジスタ１１３のゲート電圧が減少し、撮像データとして読み出される出力電圧Ｖｏｕｔが減少する。
【００４１】
図９は、図８に示す撮像回路における初期調整動作を説明するための信号波形図である。図９において、Ｈｄａｔａ−Ａは、各水平周期の開始時において水平走査シフトレジスタ１２２に入力され、シフトレジスタ内を順次伝搬していくパルス信号である。Ｈｃｌｏｃｋ−Ａは、水平走査シフトレジスタ１２２に入力されるクロック信号であり、このクロック信号に同期してシフトレジスタ内をパルスが伝搬していく。このようにしてＨｄａｔａ−Ａが水平走査シフトレジスタ１２２内を順次伝搬していくことにより、Ｈｃｌｏｃｋ−Ａに同期して１つの水平ライン上に並べられた複数の画素に対応する信号が順次アサートされる。即ち図８において、各列のトランジスタ１１７及び１１８のゲートに接続される信号線が、一本ずつ水平方向に順次アサートされていく。
【００４２】
Ｖｄａｔａ−Ａは、各垂直周期の開始時において垂直走査シフトレジスタ１２１に入力され、シフトレジスタ内を順次伝搬していくパルス信号である。Ｖｃｌｏｃｋ−Ａは、垂直走査シフトレジスタ１２１に入力されるクロック信号であり、このクロック信号に同期してシフトレジスタ内をパルスが伝搬していく。このようにしてＶｄａｔａ−Ａが垂直走査シフトレジスタ１２１内を順次伝搬していくことにより、Ｖｃｌｏｃｋ−Ａに同期して垂直方向に並べられた複数の水平ラインに対応する信号が順次アサートされる。即ち図８において、各行で水平方向に並べられた複数の画素回路４０のトランジスタ４３及び４４のゲートに接続される各行毎に設けられた信号線が、一本ずつ垂直方向に順次アサートされていく。
【００４３】
以上の動作により、垂直方向及び水平方向の走査が行われ、順次選択された１つの画素回路４０において初期調整動作が実行される。
【００４４】
図１０は、図８に示す撮像回路における撮像動作を説明するための信号波形図である。
【００４５】
図９に示す初期調整動作後に、まず初期設定動作として、全ての画素回路４０において信号ＲＥＳＥＴをＨＩＧＨにして積分容量４７に電源電圧ＶＤＤに応じた電荷を蓄え、その後、信号ＲＥＳＥＴをＬＯＷに戻す。撮像データ読み出し時には、信号ＰＩＧを所定期間ＨＩＧＨにすることで、この期間の間、入射光量に応じた量の電流をセンサ素子４１に流し、積分容量４７を放電させる。この放電により電圧が低下した積分容量４７の電圧値を、垂直方向及び水平方向の走査により順次選択した画素回路４０から読み出す。
【００４６】
図９において、Ｈｄａｔａ−Ｂは、各水平周期の開始時において水平走査シフトレジスタ１１２に入力され、シフトレジスタ内を順次伝搬していくパルス信号である。Ｈｃｌｏｃｋ−Ｂは、水平走査シフトレジスタ１１２に入力されるクロック信号であり、このクロック信号に同期してシフトレジスタ内をパルスが伝搬していく。このようにしてＨｄａｔａ−Ｂが水平走査シフトレジスタ１１２内を順次伝搬していくことにより、Ｈｃｌｏｃｋ−Ｂに同期して１つの水平ライン上に並べられた複数の画素に対応する信号が順次アサートされる。即ち図８において、各列のトランジスタ１１５のゲートに接続される信号線が、一本ずつ水平方向に順次アサートされていく。
【００４７】
Ｖｄａｔａ−Ｂは、各垂直周期の開始時において垂直走査シフトレジスタ１１１に入力され、シフトレジスタ内を順次伝搬していくパルス信号である。Ｖｃｌｏｃｋ−Ｂは、垂直走査シフトレジスタ１１１に入力されるクロック信号であり、このクロック信号に同期してシフトレジスタ内をパルスが伝搬していく。このようにしてＶｄａｔａ−Ｂが垂直走査シフトレジスタ１１１内を順次伝搬していくことにより、Ｖｃｌｏｃｋ−Ｂに同期して垂直方向に並べられた複数の水平ラインに対応する信号が順次アサートされる。即ち図８において、各行で水平方向に並べられた複数のトランジスタ１１４のゲートに接続される各行毎に設けられた信号線が、一本ずつ垂直方向に順次アサートされていく。
【００４８】
以上の動作により、垂直方向及び水平方向の走査が行われ、順次選択された１つの画素回路４０から撮像データが読み出される。
【００４９】
図１１は、本発明による撮像回路の構成の別の一例を示す図である。図１１において、図８と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００５０】
図８に示す撮像回路では、初期調整動作時の垂直・水平走査のための垂直走査シフトレジスタ１２１及び水平走査シフトレジスタ１２２が、撮像データ読み取り時の垂直・水平走査のための垂直走査シフトレジスタ１１１及び水平走査シフトレジスタ１１２とは別個に設けられている。それに対して図１１に示す撮像回路では、初期調整動作時の垂直・水平走査のための垂直走査シフトレジスタ及び水平走査シフトレジスタが、撮像データ読み取り時の垂直・水平走査のための垂直走査シフトレジスタ及び水平走査シフトレジスタと共通化されている。
【００５１】
図１１の撮像回路においては、図８の撮像回路から垂直走査シフトレジスタ１２１及び水平走査シフトレジスタ１２２を削除し、複数のスイッチ回路１３０及び複数のスイッチ回路１３１を設けてある。複数のスイッチ回路１３０が全て第１の選択位置にあるときに、垂直走査シフトレジスタ１１１は、各行で水平方向に並べられた複数の画素回路４０のトランジスタ４３及び４４のゲートに接続される各行毎に設けられた信号線に接続される。複数のスイッチ回路１３０が全て第２の選択位置にあるときに、垂直走査シフトレジスタ１１１は、各行で水平方向に並べられた複数のトランジスタ１１４のゲートに接続される各行毎に設けられた信号線に接続される。
【００５２】
また複数のスイッチ回路１３１が全て第１の選択位置にあるときに、水平走査シフトレジスタ１１２は、各列のトランジスタ１１７及び１１８のゲートに接続される各列毎に設けられた信号線に接続される。複数のスイッチ回路１３１が全て第２の選択位置にあるときに、水平走査シフトレジスタ１１２は、各列のトランジスタ１１５のゲートに接続される各列毎に設けられた信号線に接続される。
【００５３】
このようにして、初期調整動作時には、複数のスイッチ回路１３０及び１３１を全て第１の選択位置にして、垂直走査シフトレジスタ１１１及び水平走査シフトレジスタ１１２により垂直・水平方向の走査を実行して、順次選択した画素回路４０に対して初期調整動作を実行することができる。また撮像動作時には、複数のスイッチ回路１３０及び１３１を全て第２の選択位置にして、垂直走査シフトレジスタ１１１及び水平走査シフトレジスタ１１２により垂直・水平方向の走査を実行して、順次選択した画素回路４０からの撮像データ読み出し動作を実行することができる。
【００５４】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【００５５】
【図１】従来の信号読出回路の構成を説明するための図である。
【図２】図１の画素回路におけるセンサ素子のバイアス動作点を示す図である。
【図３】ＩＧＢトランジスタの特性にバラツキがある場合のセンサ電流のバラツキを説明するための図である。
【図４】本発明による信号読出回路の構成の一例を示す図である。
【図５】初期調整動作におけるセンサ電流の調整について説明するための図である。
【図６】本発明によりＩＧＢトランジスタの特性のバラツキを補正する動作について説明するための図である。
【図７】本発明によりセンサ素子の特性のバラツキを補正する動作について説明するための図である。
【図８】本発明による撮像回路の構成の一例を示す図である。
【図９】図８に示す撮像回路における初期調整動作を説明するための信号波形図である。
【図１０】図８に示す撮像回路における撮像動作を説明するための信号波形図である。
【図１１】本発明による撮像回路の構成の別の一例を示す図である。
【符号の説明】
【００５６】
４０  画素回路
４１  センサ素子
４２乃至４６  トランジスタ
４７  積分容量
５０  定電流源トランジスタ
１１１  垂直走査シフトレジスタ
１１２  水平走査シフトレジスタ
１２１  垂直走査シフトレジスタ
１２２  水平走査シフトレジスタ
【図１】
0005122759.tif 000002
【図２】
0005122759.tif 000003
【図３】
0005122759.tif 000004
【図４】
0005122759.tif 000005
【図５】
0005122759.tif 000006
【図６】
0005122759.tif 000007
【図７】
0005122759.tif 000008
【図８】
0005122759.tif 000009
【図９】
0005122759.tif 000010
【図１０】
0005122759.tif 000011
【図１１】
0005122759.tif 000012