(57)【特許請求の範囲】
【請求項１】
リミッタ回路であって、
前記リミッタ回路の入力に結合され、該リミッタ回路の前記入力に供給される入力信号の関数である所定の平均レベルを有する電圧を生成する整流回路と、
前記整流回路に結合され、前記入力信号に比例したレベルを有する出力電圧を生成する分圧器回路と、
前記分圧器回路によって生成された前記出力電圧が供給されるゲート電極を有するエンハンスメントモードの電界効果トランジスタであって、ドレイン電極及びソース電極を有し、ソース電極及びドレイン電極の一方が前記リミッタ回路の出力に結合され、前記ソース電極及びドレイン電極の他方が基準電位に接続される、エンハンスメントモードの電界効果トランジスタと、
前記リミッタ回路の前記入力と該リミッタ回路の前記出力との間に接続された伝送線路であって、電気長ｎλ／４を有し、ここで、λは前記リミッタ回路の公称動作波長であり、ｎは奇数の整数であり、該伝送線路の前記リミッタ回路の出力に接続されている側は前記ソース電極及びドレイン電極の一方に接続されている、伝送線路と、
を備えるリミッタ回路。
【請求項２】
請求項１に記載のリミッタ回路において、
前記整流回路は、
１対の単方向導電デバイス、及び、
１対のコンデンサ、を備え、
前記コンデンサの第１のものは、前記リミッタ回路の前記入力と接合点との間に接続され、
前記単方向導電デバイスの一方は、前記接合点と前記基準電位との間に接続され、
前記１対の単方向デバイスの他方は、前記接合点と第２の接合点における前記分圧器回路の入力との間に接続され、
前記コンデンサの他方は、前記分圧器の前記入力と所定の基準電位との間に接続される、リミッタ回路。
【請求項３】
請求項２に記載のリミッタ回路において、前記単方向デバイスはダイオードであるリミッタ回路。
【請求項４】
請求項２に記載のリミッタ回路において、前記単方向デバイスはダイオード接続トランジスタであるリミッタ回路。
【請求項５】
請求項２に記載のリミッタ回路において、前記分圧器ネットワークは１対の抵抗を含み、該抵抗の一方は、第２の接合点及び前記トランジスタの前記ゲート電極と前記所定の基準電位との間に接続される、リミッタ回路。
【請求項６】
請求項５に記載のリミッタ回路において、前記単方向デバイスはダイオードであるリミッタ回路。
【請求項７】
請求項５に記載のリミッタ回路において、前記単方向デバイスはダイオード接続トランジスタであるリミッタ回路。
【請求項８】
リミッタ回路であって、
分圧器回路と、
前記リミッタ回路の入力に接続され、該リミッタ回路の前記入力に供給される入力信号の関数である所定の平均レベルを有する電圧を生成する整流回路であって、
複数の単方向導電デバイス、及び、
１対のコンデンサ、を備え、
前記コンデンサの第１のものは、前記リミッタ回路の前記入力と接合点との間に接続され、
前記単方向導電デバイスの一方は、前記接合点と基準電位との間に接続され、
前記単方向デバイスの他方は、前記接合点と第２の接合点との間に接続され、
前記コンデンサの他方は、前記分圧器回路の前記入力と所定の基準電位との間に接続される、整流回路と、
前記整流回路に接続され、前記入力信号に比例したレベルを有する出力電圧を生成する分圧器回路と、
複数の結合コンデンサと、
前記分圧器回路によって生成された前記出力電圧が供給されるゲート電極を有する複数のエンハンスメントモードの電界効果トランジスタであって、ドレイン電極及びソース電極を有し、前記複数のトランジスタのソース電極及びドレイン電極の一方が、前記複数の結合コンデンサの対応するものを通して前記リミッタ回路の出力に接続され、前記複数のトランジスタの前記ソース電極、及び前記ドレイン電極の他方が基準電位に接続される、複数のエンハンスメントモードの電界効果トランジスタと、
前記リミッタ回路の前記入力と該リミッタ回路の前記出力との間に接続された伝送線路であって、電気長ｎλ／４を有し、ここで、λは前記リミッタ回路の公称動作波長であり、ｎは奇数の整数であり、該伝送線路の前記リミッタ回路の出力に接続されている側は前記複数の結合コンデンサの対応するものを通して前記複数のトランジスタの前記ソース電極及びドレイン電極の一方に接続されている、伝送線路と、を備えるリミッタ回路。
【請求項９】
請求項８に記載のリミッタ回路において、前記単方向デバイスはトランジスタであり、前記トランジスタの１つは、第１の上記接合点に接続されたソース電極及びドレイン電極、並びに、前記所定の基準電位に接続されたゲート電極を有し、前記トランジスタの他の１つは、第１の上記接合点に接続されたゲート電極、並びに、前記第２の接合点に接続された前記トランジスタのソース電極及びドレイン電極を有する、リミッタ回路。
【請求項１０】
リミッタ回路であって、
前記リミッタ回路の入力に接続され、該リミッタ回路の前記入力に供給される入力信号レベルの関数である所定の平均レベルを有する電圧を生成する電圧増倍回路と、
前記電圧増倍回路に接続され、前記入力信号に比例したレベルを有する出力電圧を生成する分圧器回路と、
前記分圧器回路によって生成された前記出力電圧が供給されるゲート電極を有するエンハンスメントモードの電界効果トランジスタであって、ドレイン電極及びソース電極を有し、ソース電極及びドレイン電極の一方が前記リミッタ回路の出力に接続され、前記ソース電極及びドレイン電極の他方が基準電位に接続される、エンハンスメントモードの電界効果トランジスタと、
前記リミッタの前記入力と該リミッタ回路の前記出力との間に接続された伝送線路であって、電気長ｎλ／４を有し、ここで、λは前記リミッタ回路の公称動作波長であり、ｎは奇数の整数であり、該伝送線路の前記リミッタ回路の出力に接続されている側は前記ソース電極及びドレイン電極の一方に接続されている、伝送線路と、を備えるリミッタ回路。
【請求項１１】
請求項１０に記載のリミッタ回路において、
前記電圧増倍回路は、前記入力と基準電位との間に接続され、前記分圧器回路は、前記電圧増倍回路の出力と基準電位との間に接続される、リミッタ回路。
【請求項１２】
請求項１０に記載のリミッタ回路において、前記トランジスタは、導通状態と非導通状態との間で切り換わる、リミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波（ＲＦ）リミッタ回路に関し、より詳細には、ＲＦ増幅器に使用されるリミッタに関する。
背景技術
当該技術分野において既知のように、無線周波増幅器は幅広い用途に使用されている。同様に当該技術分野において既知のように、マイクロ波又はミリメートル波（ミリ波）のソリッドステート受信機増幅器の入力段は、ほとんどの場合、低レベルの信号を受信するように設計された小さな高感度トランジスタを含む。このような増幅器は、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）と呼ばれることがある。
【０００２】
同様に当該技術分野において既知のように、このようなトランジスタは、そのトランジスタの受信帯域における高レベルの入力信号にさらされることによって損傷を受けやすい。この損傷を回避するために、低雑音入力段の前にリミッタ回路が導入される。この回路の望ましい特性は、（１）非制限状態（非リミット状態）における低損失、（２）非リミット状態における良好な整合、（３）リミット状態時の高反射、（４）高速応答及び回復、（５）焼損に対する耐性、（６）ソリッドステートモジュール又はＭＭＩＣで使用される技術との互換性である。
【０００３】
従来のリミッタはＰＩＮダイオードを使用する。しかしながら、このようなダイオードは、一般に、多くのＧａＡｓのＭＭＩＣ製造プロセスとの互換性を有しない。別のリミッタはショットキーダイオードを使用する。しかしながら、ショットキーダイオードリミッタは、必要な電力レベルを処理するのに十分大きなものでなければならない。ダイオードをデプレッションモード高電子移動度トランジスタ（デプレッションモードＨＥＭＴ）と共に使用することができる。しかしながら、適切に動作させるには、比較的複雑なバイアス回路を使用しなければならない。
概要
本発明によれば、リミッタ回路は、リミッタ回路の入力に接続された整流回路を含む。整流回路は、所定の平均レベルを有する電圧を生成する。このレベルは、リミッタ回路の入力に供給される入力信号の関数である。電圧分割器（分圧器）回路は、整流回路に接続されて、入力信号に比例したレベルを有する出力電圧を生成する。エンハンスメントモードの電界効果トランジスタは、分圧器回路によって生成された出力電圧により電圧供給を受けるゲート電極を有する。このトランジスタは、リミッタ回路の出力及び基準電位にそれぞれ接続されたドレイン電極及びソース電極を有する。伝送線路（伝送ライン）は、リミッタの入力とリミッタ回路の出力との間に結合される。この伝送線路は、電気長ｎλ／４を有し、ここで、λはリミッタ回路の公称動作波長であり、ｎは奇数の整数である。
【０００４】
一実施の形態では、整流回路は、１対の単方向導電デバイス、及び、１対のコンデンサを備える。コンデンサの第１のものは、リミッタ回路の入力と接合点との間に接続される。単方向導電デバイスの一方は、接合点と基準電位との間に接続される。１対の単方向デバイスの他方は、接合点と第２の接合点における分圧器回路の入力との間に接続される。コンデンサの他方は、分圧器の入力と所定の基準電位との間に接続される。
【０００５】
一実施の形態では、単方向デバイスはダイオードである。
一実施の形態では、単方向デバイスはダイオード接続トランジスタである。
この発明の別の特徴によれば、整流回路は電圧乗算（増倍）回路である。
【０００６】
この発明の１つ、又は複数の実施形態の詳細は、添付図面及び以下の説明で述べられる。この発明の他の特徴、目的、及び利点は、説明及び図面並びに特許請求の範囲から明らかであろう。さまざまな図面における同じ参照符号は同じ要素を示す。
発明の詳細な説明
次に図１を参照して、増幅器１２の入力における電圧を制限するためのリミッタ回路１０が示されている。この増幅器１２は、図１では低雑音増幅器である。リミッタ回路１２は電圧乗算回路１４を含む。この電圧乗算回路１４は、図１では電圧ダブラ（倍電圧器）回路である。より詳細には、電圧乗算回路は、図１ではリミッタ回路の入力に接続された整流回路である。この整流回路１４は、リミッタ回路１０の入力に供給される入力信号の関数である所定の平均レベルを有する電圧を生成する。整流回路１４は、複数の単方向導電デバイスを含む。この単方向導電デバイスは、図１では１対のダイオードＤ１及びＤ２並びに１対のコンデンサＣ１及びＣ２である。コンデンサＣ１は、リミッタ回路１０の入力１６と接合点Ｊ１との間に接続されている。より詳細には、ダイオードＤ１のアノードは接地に接続され、ダイオードＤ１のカソードは接合点Ｊ１に接続されている。図示するように、ダイオードＤ２のアノードは接合点Ｊ１に接続され、ダイオードＤ２のカソードは接合点Ｊ２に接続されている。
【０００７】
ダイオードＤ１は、接合点Ｊ１と基準電位との間に接続されている。この基準電位は、図１では接地である。ダイオードＤ２は、接合点Ｊ１と、第２の接合点Ｊ２における電圧分割器（分圧器）回路２０の入力との間に接続されている。コンデンサＣ２は、分圧器回路２０の入力Ｊ２と所定の基準電位との間に接続されている。
【０００８】
分圧器回路２０は、整流回路１４に接続されて、入力１６の入力信号に比例したレベルを有する出力電圧を生成する。分圧器２０の出力、すなわち接合点Ｊ３は、エンハンスモードのｐＨＥＭＴ  Ｚ１のゲート電極に接続されている。
【０００９】
したがって、コンデンサＣ１及びダイオードＤ１から成る枝路は、ダイオードのカソードが導通時には接地電位に切り換わり、非導通時には或る正の電位に切り換わるように、入力１６の入力信号を整流する。ダイオードＤ１は、入力１６の無線周波（ＲＦ）入力信号の極性が接地に対して負である時に順方向にバイアスされる。ＲＦ入力電圧がＶ０ｓｉｎ（ωｔ）によって与えられる場合、安定状態では、コンデンサＣ１は、接地に対して電位−Ｖ０に充電される。ダイオードの両端のピーク電圧は、ＲＦラインの電位がＶ０である時に発生する。したがって、ダイオードの両端のピーク電圧は、Ｖｐ＝（入力１６の電圧レベル−（コンデンサ両端の電位の変化）＝Ｖ０−（−Ｖ０）＝２Ｖ０となる。したがって、コンデンサＣ２は、ダイオードＤ２を通じて２Ｖ０に充電される。接合点Ｊ２（すなわち、倍電圧器の出力）のこの電圧の一部が、エンハンスメントモードのｐＨＥＭＴ  Ｚ１のゲートに現れる。この電圧が十分である場合、トランジスタＺ１はオンになり、導通する。これによって、低雑音増幅器（ＬＮＡ）１２の入力におけるＲＦラインは接地に短絡される。
【００１０】
具体的には、抵抗Ｒ２及びＲ１は、リミッタ１０のしきい値電圧を設定して、入力１６のＲＦ入力電圧の停止時にコンデンサＣ１及びＣ２の放電を可能にするために存在する。抵抗Ｒ１によって、エンハンスメントモードのｐＨＥＭＴ（ＥｐＨＥＭＴ）のゲートは、入力１６に大きなレベルの入力信号が存在しない場合に、０バイアス近くに確実に保持される。この状況下において、ＥｐＨＥＭＴは導通しておらず、回路はＬＮＡへの電力を制限しない。
【００１１】
リミッタ１０の入力１６とＬＮＡの入力、すなわちリミッタ１０の出力１８との間には、伝送線路（伝送ライン）２２が接続されている。この伝送線路２２は電気長ｎλ／４を有する。ここで、λは増幅器の公称動作波長であり、ｎは奇数の整数である。したがって、入力１６の入力電圧が過大になり、その結果、トランジスタＺ１がその導通状態にバイアスされると、リミッタ１０の出力１８における短絡回路は、リミッタ１０の入力１６では開（オープン）回路（すなわち、高インピーダンス）として現れる。過大な電圧がない場合、トランジスタＺ１はオフにバイアスされ、入力信号はリミッタを通ってＬＮＡの入力に通過する。
【００１２】
次に図２を参照すると、リミッタ回路１０’の別の実施の形態が示されている。図２では、ダイオードＤ１はダイオード接続トランジスタＺ３に置き換えられ、ダイオードＤ２はダイオード接続トランジスタＺ４に置き換えられている。したがって、トランジスタＺ３は、接合点Ｊ１に接続された当該トランジスタのソース電極及びドレイン電極、並びに、接地に接続されたゲート電極を有する。トランジスタＺ４は、接合点Ｊ１に接続されたゲート電極、並びに、接合点Ｊ２に接続された当該トランジスタのソース電極及びドレイン電極を有する。
【００１３】
図２では、リミッタ回路１０’には、追加された１対のコンデンサＣ３及びＣ４が存在する。さらに、リミッタ１０のように、単一のトランジスタＺ１のみを使用するのではなく、図２では、１対のＥｐＨＥＭＴトランジスタＺ１及びＺ２が存在する。双方のトランジスタＺ１及びＺ２は、分圧器回路２０によって生成された出力電圧（すなわち、接合点Ｊ３の電圧）によって電圧供給を受けるゲート電極を有する。トランジスタＺ１及びＺ２は、図示するように、１対のコンデンサＣ３及びＣ４のうちの対応するものを通じて、ＬＮＡ１２の入力に接続されたそれぞれのドレイン電極を有する。トランジスタＺ１及びＺ２のソース電極は接地に接続されている。このような構成によって、トランジスタＺ１及びＺ２は、リミッタが入力１６の過大な入力電圧に応答するとき、処理する必要のある電力が、要求される電力の半分のみとなる。
【００１４】
リミッタ１０及びリミッタ１０’では、伝送線路２２が４分の１波長の奇数倍であることにより、入力１６における反射及び出力１８における反射が、非リミット状態であっても、互いに相殺する効果があることに留意されたい。
【００１５】
トランジスタＺ１及びＺ２にエンハンスメントトランジスタを使用する利点は、このようなトランジスタが、０バイアスでオフ（非導通）になり、正の電圧が印加されるとオンになることである。この結果、バイアス回路は、従来のデプリーションモードのトランジスタがＲＦラインをクランプするのに使用される場合と比較して、はるかに簡単なものとなる。
【００１６】
リミッタ１０、１０’の動作は、λ／４の伝送線路を追加することによって強化される。トランジスタＺ１及びＺ２が導通すると、ＬＮＡの入力における短絡回路によって、リミッタ１０、１０’の入力における入力インピーダンスが、図２では５０オームのインピーダンスから高インピーダンス値まで増加する。この結果、制限動作のために正のフィードバックを生成するダイオードＤ１又はダイオード接続トランジスタＺ３の両端の電圧振幅が増加する。
【００１７】
４分の１波長の伝送線路は、図２に示す回路構成１０’を使用することによってオフ状態のリミッタの整合を改善することを促進するのに使用することができる。図２では、ダイオード接続トランジスタＺ３及びＺ４は、ＥｐＨＥＭＴのゲートを使用して形成される。クランプトランジスタＺ１及びＺ２並びにドレイン、又は、結合コンデンサＣ３及びＣ４を特定のサイズにすることは、整流回路１４’が提供するのと同じシャントインピーダンスを提供するように選ばれる。したがって、狭い動作帯域幅にわたって、整流回路１４’による反射は、クランプ枝路（すなわち、トランジスタＺ１、Ｚ２並びにコンデンサＣ３及びＣ４）による反射を打ち消す（相殺する）。リミッタ１０’のサイズは、インダクタ及びコンデンサを有する合成伝送線路２２を使用することによって最小にすることができる。
【００１８】
リミッタ１０、１０’の好ましい実施態様は、エンハンスメントモードのｐＨＥＭＴを使用することが注目される。これらのＥｐＨＥＭＴは、通常、メタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）等の低雑音増幅器に使用されることが多いトランジスタタイプと比較してより高い降伏（ブレークダウン）電圧を有する。したがって、これらのＥｐＨＥＭＴは、より大きな電力処理能力を有する。多くのシステムでは、ＥｐＨＥＭＴは、低雑音増幅器と共に動作するチップ上で利用可能である。このような構成は、フェーズドアレー素子用に図３に示されている。このような用途では、入力信号は、リミッタ１０、１０’を含むＥｐＨＥＭＴチップに導入される。その場合、リミッタ１０、１０’の出力は、低雑音指数及び利得用に最適化された低雑音増幅器ＭＭＩＣに供給されることになる。ＥｍＨＥＭＴが使用されるシステムでは、上述したリミッタ１０、１０’は、ＬＮＡ  ＭＭＩＣに直接組み込まれることになる。
【００１９】
この発明の複数の実施形態について説明したが、この発明の精神及びその範囲から逸脱することなくさまざまな変更が可能であることが理解されよう。したがって、他の実施の形態も特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【００２０】
【図１】この発明による、低雑音増幅器に接続されたリミッタ回路の概略図である。
【図２】この発明の別の実施の形態による、低雑音増幅器に接続されたリミッタ回路の概略図である。
【図３】フェーズドアレー素子における図１又は図２のリミッタ回路の使用を示す図である。
【図１】
0005192691.tif 000002
【図２】
0005192691.tif 000003
【図３】
0005192691.tif 000004