(57)【特許請求の範囲】
【請求項１】
無線送受信機のハイブリッド・マトリクス増幅器（１０）を較正する方法であって、
デジタル部分およびアナログ部分を有する複数の信号パス（ＰＡＴＨ１、ＰＡＴＨ２）の間で、前記複数の信号パスの各々の前記アナログ部分が較正プロセスの対応するバッファ取り込み期間中にのみアクティブであるようにトグルするステップであって、前記信号パスはアンテナ配列により送信される信号（Ｓ１、Ｓ２）を搬送し、各信号パスに対応する前記バッファ取り込み期間は重複することはないステップと、
前記複数の信号パスの各々に対してチャネル推定（ｈ１１、ｈ２１、ｈ１２、ｈ２２）を生成するステップであって、各信号パスの前記チャネル推定は前記対応するバッファ取り込み期間中に収集されたサンプリング・データにのみ基づいて生成されるステップと、
前記ハイブリッド・マトリクス増幅器を前記生成されたチャネル推定に基づいて較正するステップとを備える方法。
【請求項２】
前記生成するステップは、
複数の補償フィルタ（ｈ１１、ｈ２１、ｈ１２、ｈ２２）を含むフィルタ補償マトリクスを生成するステップを備え、
前記較正するステップは前記生成されたフィルタ補償マトリクスに基づいて前記ハイブリッド・マトリクス増幅器を較正する請求項１に記載の方法。
【請求項３】
フィルタ補償マトリクスに基づいて複数のデジタル入力信号（Ｓ１、Ｓ２）をフィルタリングするステップと、
前記フィルタリングされたデジタル入力信号を合計して、複数のデジタル・マトリクス結合信号（ＴＸ１、ＴＸ２）を生成するステップとをさらに備え、前記複数のデジタル・マトリクス結合信号の各々は前記複数の信号パスのうちの１つに対応し、
前記トグルするステップは、
所与のバッファ取り込み期間中に前記複数のデジタル・マトリクス結合信号のうちの１つだけが前記信号パスの前記デジタル部分から前記アナログ部分に出力されるように、前記複数のデジタル・マトリクス結合信号を各々選択的に出力するステップを含み、
前記較正するステップは、
前記ハイブリッド・マトリクス増幅器を較正するために前記フィルタ補償マトリクスを更新するステップをさらに含む請求項１に記載の方法。
【請求項４】
各バッファ取り込み期間中、前記チャネル推定を生成する前記ステップは、
前記複数の信号パスの中の前記アクティブな信号パスでデジタル・マトリクス結合信号（ＴＸ１、ＴＸ２）をサンプリングするステップと、
前記デジタル・マトリクス結合信号に基づいて複数のアナログ・マトリクス結合出力信号
【数１】
0005276219.tif 000044
を生成するステップと、
前記アナログ・マトリクス結合出力信号をサンプリングするステップと、
前記デジタル・マトリクス結合信号のサンプルおよび前記対応するアナログ・マトリクス結合信号のサンプルに基づいて前記チャネル推定を生成するステップであって、前記デジタル・マトリクス結合信号の前記サンプルおよび前記対応するアナログ・マトリクス結合信号の前記サンプルは相互に時間整合されるステップとをさらに備える請求項１に記載の方法。
【請求項５】
前記複数の信号パスの各々に対して、前記チャネル推定を生成する前記ステップは、
複数の補償フィルタを含むフィルタ補償マトリクスを生成するステップを備え、
前記較正するステップは前記フィルタ補償マトリクスに基づいて前記ハイブリッド・マトリクス増幅器を較正する請求項４に記載の方法。
【請求項６】
前記生成するステップは、
第１のバッファ取り込み期間中に生成された前記デジタル・マトリクス結合信号のサンプルの第１のセットおよび第１のバッファ取り込み期間中に生成された前記アナログ・マトリクス結合出力信号のサンプルの第１のセットに基づいて前記第１の信号パスに関連付けられている時間、ゲイン、および位相を生成するステップと、
複数の補償フィルタを含むフィルタ補償マトリクスを生成するステップであって、前記補償フィルタは前記第１の信号パスに関連付けられている時間、ゲイン、および位相に基づいて相互に時間および位相整合されるステップとをさらに備える請求項４に記載の方法。
【請求項７】
複数のデジタル入力信号をフィルタリングするステップと、
前記フィルタリングされたデジタル入力信号を合計して、複数のデジタル・マトリクス結合デジタル信号を生成するステップであって、前記複数のデジタル・マトリクス結合デジタル信号の各々は前記複数の信号パスの１つに対応するステップとをさらに備え、
前記トグルするステップは、
所与のバッファ取り込み期間中に前記複数のデジタル・マトリクス結合信号の１つだけが前記信号パスの前記デジタル部分から前記アナログ部分に出力されるように、前記複数のデジタル・マトリクス結合信号を選択的に出力するステップを含む請求項１に記載の方法。
【請求項８】
前記トグルするステップは、
前記バッファ取り込み期間の最初に、前記複数の信号パスの最初の１つをアクティブ化するステップと、
各後続のバッファ取り込み期間に、前記複数の信号パスの前記最初の１つを非アクティブ化するステップと、
各後続のバッファ取り込み期間に、前記複数の信号パスの各々が対応するバッファ取り込み期間中にのみアクティブであるように、前記複数の信号パスの別の１つをアクティブ化するステップとを備える請求項１に記載の方法。
【請求項９】
前記トグルするステップは、
第１のバッファ取り込み期間中に前記複数の信号パスの最初の１つだけがアクティブであるように、前記複数の信号パスの各々を選択的に非アクティブ化するステップと、
各後続のバッファ取り込み期間中に前記複数の信号パスの１つだけがアクティブであるように、後続のバッファ取り込み期間中に前記複数の信号パスの各々を選択的にアクティブ化および非アクティブ化するステップとを備える請求項１に記載の方法。
【請求項１０】
無線送受信機のハイブリッド・マトリクス増幅器（１０）であって、
デジタル部分およびアナログ部分を有する複数の信号パス（ＰＡＴＨ１、ＰＡＴＨ２）の間で、前記複数の信号パスの各々の前記アナログ部分が較正プロセスの対応するバッファ取り込み期間中にのみアクティブであるようにトグルするように構成され、前記信号パスはアンテナ配列により送信される信号（Ｓ１、Ｓ２）を搬送し、各信号パスに対応する前記バッファ取り込み期間は重複することはないデジタル位相コンバイナ（１００）と、
前記複数の信号パスの各々に対してチャネル推定を生成するように構成され、各信号パスの前記チャネル推定は前記対応するバッファ取り込み期間中に収集されたサンプリング・データにのみ基づいて生成されるマトリクス補償推定器（１２０）とを備え、
前記生成されたチャネル推定に基づいて較正されるハイブリッド・マトリクス増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
例示の実施形態は、ハイブリッド・マトリクス増幅器および同増幅器を較正する方法に関する。
【背景技術】
【０００２】
従来、基地局および移動局における無線送信機は、ハイブリッド（またはバトラー）・マトリクス増幅器を含む。ハイブリッド・マトリクス増幅器により、信号パスは、出力ポートにわたり独立性要件を満たしながら、同増幅器リソースを共有することができる。ハイブリッド・マトリクス増幅器は、一般によく知られている。
【０００３】
動作前または動作中、ハイブリッド・マトリクス増幅器は、出力ポートの独立性を維持するように較正される必要がある。従来、ハイブリッド・マトリクス増幅器は、トレーニング信号を定期的に送信することによって較正される。しかし、トレーニング信号は、規制当局（たとえば、米国連邦通信委員会（ＦＣＣ：Ｆｅｄｅｒａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｃｏｍｍｉｓｓｉｏｎ）、欧州電気通信規格研究所（ＥＴＳＩ：Ｅｕｒｏｐｅａｎ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｔａｎｄａｒｄｓ  Ｉｎｓｔｉｔｕｔｅ）、第３世代移動体通信システム標準化プロジェクト（３ＧＰＰ：３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）など）の放出指定機能に準拠していないので、トレーニング信号の送信は望ましくない。
【０００４】
さらに、トレーニング信号の送信中、通常のトラフィック信号は中断されて、サービス停止を生じることもある。
【０００５】
トレーニング信号の送信はまた、隣接する無線サービスエリアにおける全般的なシステム干渉レベルを増大させ、さらなる停止を生じることもある。また、トレーニング信号を生成するために、追加のハードウェアおよびファームウェアも必要となる。
【発明の概要】
【課題を解決するための手段】
【０００６】
少なくとも１つの例示の実施形態によれば、複数の入力信号の各々は、常時アナログ・ハイブリッド・マトリクス・ユニットのすべての出力ポートで１つの信号パスだけがアクティブで存在するように、オン／オフにゲート制御またはトグルされる。単一の観測受信機が、各ポートの出力を別個にサンプリングする。そして、各ポートに対して、受信バッファ取り込みユニットは、時間領域信号を取り込むが、これは複数のゲート制御された信号またはサンプルから成る。次いで、チャネル推定または逆チャネル推定は、サンプルに基づいて計算される。チャネル推定または逆チャネル推定は、アナログ・ハイブリッド・マトリクス増幅器の逆応答の形成に必要なデジタル・フィルタおよび／またはデジタル等化器を計算するために使用される。
【０００７】
例示の実施形態による方法は、マルチポート・アナログ・ハイブリッド・マトリクス増幅器においてゲインおよび位相の不均衡を推定する。例示の実施形態はまた、単一の観測受信機のみで出力ポート間の独立性要件を満たしながら、複数の信号を複数の出力に分離するためのデジタル信号処理の解決策を提供する。例示の実施形態は、較正のためにトレーニング信号を使用すること、または通常の通信トラフィックを中断することを必要としない。
【０００８】
少なくとも１つの例示の実施形態は、無線送受信機のハイブリッド・マトリクス増幅器を較正する方法を提供する。デジタル部分およびアナログ部分を有する複数の信号パスは、複数の信号パスの各々のアナログ部分が、較正プロセスの対応するバッファ取り込み期間中にのみアクティブであるようにトグルされる。信号パスは、アンテナ配列により送信される信号を搬送し、各信号パスに対応するバッファ取り込み期間は重複することはない。複数の信号パスの各々に対するチャネル推定が生成され、ハイブリッド・マトリクス増幅器は、生成されたチャネル推定に基づいて較正される。各信号パスのチャネル推定は、対応するバッファ取り込み期間中に収集されたサンプリング・データにのみ基づいて生成される。
【０００９】
もう１つの実施形態において、デジタル部分およびアナログ部分を有する複数の信号パスの各々は、複数の信号パスの各々のアナログ部分が、較正プロセスの対応するバッファ取り込み期間中にのみアクティブであるように分離される。信号パスは、アンテナ配列により送信される信号を搬送し、各信号パスに対応するバッファ取り込み期間は重複することはない。複数の信号パスの各々に対するチャネル推定は、対応するバッファ取り込み期間中に収集されたサンプリング・データにのみ基づいて生成される。ハイブリッド・マトリクス増幅器は、生成されたチャネル推定に基づいて較正される。
【００１０】
本発明は、本明細書において以下に示される詳細な説明および添付の図面によりさらに深く理解されるものであり、類似した要素が類似した参照番号により表されるが、これらは例示としてのみ示され、したがって本発明を限定することはない。
【図面の簡単な説明】
【００１１】
【図１】例示の実施形態によるハイブリッド・マトリクス増幅器を示す図である。
【図２】例示の実施形態によるアナログ・ハイブリッド・マトリクス・ユニットを示す図である。
【図３】例示の実施形態によるハイブリッド・マトリクス増幅器を較正するための方法を示す図である。
【発明を実施するための形態】
【００１２】
例示の実施形態は、ハイブリッド・マトリクス増幅器配列、およびトレーニング信号を送信する必要なく同増幅器を較正する方法を提供する。したがって、例示の実施形態は、トレーニング信号を使用すること、または通常の通信トラフィックを中断することを必要としない。
【００１３】
例示の実施形態は、ブロック図に示される装置、および流れ図に示されるプロセスまたは方法として説明される。流れ図は操作を順次プロセスとして説明するが、操作の少なくとも一部は、並行、並列、または同時に実行されてもよい。加えて、操作の順序は再編成されてもよい。プロセスは、それらの操作が完了すると終了されてもよいが、図には含まれていない追加のステップを有してもよい。プロセスは、方法、関数、手順、サブルーチン、サブプログラムなどに対応することができる。
【００１４】
以下で説明される流れ図およびブロック図によって示される方法および装置は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその任意の組み合わせにより実施されてもよい。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードにおいて実施される場合、必要なタスクを実行するためのプログラム・コードまたはコード・セグメントは、記憶媒体のような機械またはコンピュータ可読媒体に格納されてもよい。プロセッサは、必要なタスクを実行することができる。
【００１５】
本明細書において開示される、「記憶媒体」という用語は、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ＲＡＭ、コアメモリ、磁気ディスク・記憶媒体、光記憶媒体、フラッシュメモリデバイス、および／または情報を格納するためのその他の機械可読媒体を含む、データを格納するための１つまたは複数のデバイスを表すことができる。「コンピュータ可読媒体」という用語は、ポータブルまたは固定の記憶デバイス、光記憶デバイス、ならびに命令および／またはデータを格納および／または含むことができるさまざまなその他の媒体を含むことができるが、これらに限定されることはない。
【００１６】
コード・セグメントは、プロシージャ、関数、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェア・パッケージ、クラス、もしくは命令、データ構造、またはプログラム文の任意の組み合わせを表すことができる。コード・セグメントは、情報、データ、引数、パラメータ、またはメモリ・コンテンツを渡すことおよび／または受信することにより、別のコード・セグメントまたはハードウェア回路に結合されてもよい。情報、引数、パラメータ、データなどは、メモリ共有、メッセージ受け渡し、トークン受け渡し、ネットワーク伝送などを含む任意の適切な手段を介して、渡され、転送され、または伝送されてもよい。
【００１７】
図１は、ハイブリッド・マトリクス増幅器の例示的な実施形態を示す。図１においてハイブリッド・マトリクス増幅器１０は、さまざまなモジュールまたはブロックを含み、その一部がプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特殊用途向け集積回路（ＡＳＩＣ）などの内部のモジュール構造を表すことができ、それによりそのコンピューティング構造を、汎用コンピュータまたはプロセッサではなく、特殊用途の構造化コンピュータまたはプロセッサにするものとして示される。１つの例において、図１に示されるブロック図のモジュールまたはブロックの少なくとも一部は、無線ネットワークの無線周波数コンポーネント（たとえば、基地局および／または移動局）における別個のモジュール部分またはハードウェア・コンポーネントを構成することができる。
【００１８】
図１に示されるハイブリッド・マトリクス増幅器１０は、２ポートのハイブリッド・マトリクス増幅器である。ハイブリッド・マトリクス増幅器１０は、デジタル入力トラフィック信号Ｓ１およびＳ２を結合し、結合信号を伝送のために複数のアンテナに出力する。信号Ｓ１およびＳ２は、複合（実数または虚数もしくはＩおよびＱ）サンプルから成る通信システムに特有のデジタルサンプリングされた信号である。
【００１９】
図１に示されるハイブリッド・マトリクス増幅器１０は、通常の動作中、従来のハイブリッド・マトリクス増幅器のすべての機能を実行することができる。それらの機能はよく知られているので、詳細な説明は省略する。それらの従来の機能に加え、ハイブリッド・マトリクス増幅器１０はまた、トレーニング信号を使用することなく較正されるように構成される。例示の実施形態による較正の方法は、後段において図３を参照してさらに詳細に説明される。
【００２０】
例示の実施形態は、図１に示される２ポートのハイブリッド・マトリクス増幅器１０に関して説明されるが、例示の実施形態は、３つ以上の入力および出力を有するマルチポートのハイブリッド・マトリクス増幅器に適用可能である。
【００２１】
図１を参照すると、ハイブリッド・マトリクス増幅器１０は、デジタル位相コンバイナ１００を含む。デジタル位相コンバイナ１００は、デジタル入力信号Ｓ１およびＳ２に基づいて、デジタル・マトリクス結合信号ＴＸ１およびＴＸ２を生成するように構成される。
【００２２】
さらに詳細には、図１に示されるように、デジタル位相コンバイナは、フィルタ・バンク１０１を含む。フィルタ・バンク１０１は、複数の複合（実数および虚数またはＩおよびＱ）フィルタ１０１＿ｈ１１、１０１＿ｈ２１、１０１＿ｈ１２、および１０１＿ｈ２２を含む。フィルタ１０１＿ｈ１１、１０１＿ｈ２１、１０１＿ｈ１２、および１０１＿ｈ２２は、後段においてさらに詳細に説明されるアナログ・マトリクス・ハイブリッド・ユニット１１０の逆を形成するデジタル有限インパルス応答（ＦＩＲ：Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタである。さらに具体的には、複合フィルタ１０１＿ｈ１１、１０１＿ｈ２１、１０１＿ｈ１２、および１０１＿ｈ２２は、関心対象の周波数帯域にわたりゲインおよび位相補償をもたらすマルチタップのタップ付き遅延線デジタル・フィルタである。各フィルタｈｂｂは、フィルタ補償マトリクスＨからの複合補償係数のセット（ベクトル）を適用する。これ以降、複合補償係数のセットｈｂｂは、補償フィルタと呼ばれる。図１に示されるハイブリッド・マトリクス増幅器１０において、フィルタ補償マトリクスＨは、以下に示されるマトリクスによって与えられてもよい。
【００２３】
【数１】
0005276219.tif 000002
【００２４】
フィルタ補償マトリクスＨは、後段においてさらに詳細に説明されるようにマトリクス補償推定器１２０によって提供されてもよい。
【００２５】
フィルタ・バンク１０１のタップの数、ビット幅などは、信号パスＰＡＴＨ１およびＰＡＴＨ２のアナログ部分に存在しうる信号帯域幅、遅延変動、ゲイン変動、および位相変動に適応するように選択されてもよい。本明細書において説明されるように、信号パスＰＡＴＨ１およびＰＡＴＨ２は、デジタル位相コンバイナ１００内のデジタルパス、ならびにデジタル位相コンバイナ１００から出力されるマトリクス結合信号によってトラバースされる信号パスＰＡＴＨ１およびＰＡＴＨ２のアナログ部分の結合を示す。信号パスのアナログ部分は、ＲＦ処理回路１０８からアナログ・ハイブリッド・マトリクス・ユニット１１０まで伸びる。
【００２６】
図１に戻って参照すると、フィルタ１０１＿ｈ１１および１０１＿ｈ２１は、それぞれ補償フィルタｈ１１およびｈ２１に基づいてデジタル入力信号Ｓ１をフィルタリングする。フィルタ１０１＿ｈ１１は、フィルタリングされたデジタル信号Ｓ１ｈ１１を第１の加算器１０２ａに出力する。フィルタ１０１＿ｈ２１は、フィルタリングされた信号Ｓ１ｈ２１を第２の加算器１０２ｂに出力する。
【００２７】
フィルタ１０１＿ｈ１２および１０１＿ｈ２２は、それぞれ補償フィルタｈ１２およびｈ２２に基づいてデジタル入力信号Ｓ２をフィルタリングする。フィルタ１０１＿ｈ１２は、フィルタリングされたデジタル信号Ｓ２ｈ１２を第１の加算器１０２ａに出力する。フィルタ１０１＿ｈ２２は、フィルタリングされた信号Ｓ２ｈ２２を第２の加算器１０２ｂに出力する。
【００２８】
図１に戻ると、第１の加算器１０２ａは、フィルタリングされたデジタル信号Ｓ１ｈ１１およびＳ２ｈ１２を合計して、第１のデジタル・マトリクス結合信号ＴＸ１を生成する。第１の加算器１０２ａは、第１のデジタル・マトリクス結合信号ＴＸ１を、第１の信号パスＰＡＴＨ１のデジタル部分に沿って、第１のマルチプレクサ１０４ａに出力する。第１の加算器１０２ａはまた、第１のデジタル・マトリクス結合信号ＴＸ１を、第１のバッファ取り込みユニット１２２ａに出力する。第１のバッファ取り込みユニット１２２ａは、第１のデジタル・マトリクス結合信号ＴＸ１のｎ個のサンプルのセットを格納するように構成される。第１のバッファ取り込みユニット１２２ａは、任意の適切なバッファ・メモリであってもよい。
【００２９】
第２の加算器１０２ｂは、フィルタリングされたデジタル信号Ｓ２ｈ２１およびＳ２ｈ２２を合計して、第２のデジタル・マトリクス結合信号ＴＸ２を生成する。第２の加算器１０２ｂは、第２のデジタル・マトリクス結合信号ＴＸ２を、第２の信号パスＰＡＴＨ２のデジタル部分に沿って、第２のマルチプレクサ１０４ｂに出力する。第２の加算器１０２ｂはまた、第２のデジタル・マトリクス結合信号ＴＸ２を、第２のバッファ取り込みユニット１２２ｂに出力する。第２のバッファ取り込みユニット１２２ｂは、第２のデジタル・マトリクス結合信号ＴＸ２のｎ個のサンプルのセットを格納する。第２のバッファ取り込みユニット１２２ｂは、任意の適切なバッファ・メモリであってもよい。
【００３０】
第１および第２のマルチプレクサ１０４ａおよび１０４ｂは各々、第１および第２のデジタル・マトリクス結合信号ＴＸ１およびＴＸ２ならびにヌルつまり０信号のうちのそれぞれ１つを受信する。通常の動作中、マルチプレクサ１０４ａおよび１０４ｂは、それぞれのデジタル・マトリクス結合信号ＴＸ１およびＴＸ２を継続的に出力する。しかし、較正プロセス中、ポート選択ユニット１０６は、デジタル・マトリクス結合信号ＴＸ１およびＴＸ２のうちの１つだけが所与のバッファ取り込み期間中にアクティブであるように、第１および第２のマルチプレクサ１０４ａおよび１０４ｂを制御する。ポート選択ユニット１０６は、それぞれの選択信号ＳＥＬ１およびＳＥＬ２を使用して、マルチプレクサ１０４ａおよび１０４ｂを制御する。前述のように、較正プロセスは、後段において図３を参照してさらに詳細に説明される。
【００３１】
図１に戻ると、第１および第２のマルチプレクサ１０４ａおよび１０４ｂは、それぞれ第１のデジタル・マトリクス結合信号ＴＸ１および第２のデジタル・マトリクス結合信号ＴＸ２を無線周波数（ＲＦ）処理回路１０８に出力する。
【００３２】
ＲＦ処理回路１０８は、第１のデジタル・アナログ無線フィルタユニット１０８ａおよび第２のデジタル・アナログ無線フィルタユニット１０８ｂを含む。
【００３３】
第１のデジタル・アナログ無線フィルタユニット１０８ａは、第１のデジタル・マトリクス結合信号ＴＸ１をフィルタリングして、フィルタリングされた第１のデジタル・マトリクス結合信号ＴＸ１をアナログ信号（これ以降、第１のアナログ信号と呼ぶ）に変換する。次いで、第１のデジタル・アナログ無線フィルタ１０８ａは、第１のアナログ信号をアップコンバートして、その結果得られた第１のアナログ信号を増幅器ユニット１０９に出力する。フィルタリング、デジタル・アナログ変換、およびアップコンバートのための方法およびプロセスはよく知られているので、詳細な説明は省略する。
【００３４】
第２のデジタル・アナログ無線フィルタ１０８ｂは、第２のデジタル・マトリクス結合信号ＴＸ２を、第１のデジタル・マトリクス結合信号ＴＸ１と同様の方法で処理して、第２のアナログ信号を生成する。第２のアナログ信号はまた、増幅器ユニット１０９に出力される。
【００３５】
増幅器ユニット１０９は、複数の増幅器１０９ａおよび１０９ｂを含む。第１の増幅器１０９ａは、受信した第１のアナログ信号を増幅して、増幅した第１のアナログ信号をアナログ・ハイブリッド・マトリクス・ユニット１１０に出力する。同様に、第２の増幅器１０９ｂは、受信した第２のアナログ信号を増幅して、増幅した同信号をアナログ・ハイブリッド・マトリクス・ユニット１１０に出力する。
【００３６】
アナログ・ハイブリッド・マトリクス・ユニット１１０は、第１および第２のアナログ信号を結合して、アンテナ・ポートＡｎｔ  Ｐｏｒｔ１およびＡｎｔ  Ｐｏｒｔ２に結合されたアンテナによって伝送される複数のアナログ・マトリクス結合出力信号を生成する。アナログ・ハイブリッド・マトリクス・ユニット１１０のさらなる詳細は、図２に関して説明される。
【００３７】
図２は、アナログ・ハイブリッド・マトリクス・ユニット１１０をさらに詳細に示す。
【００３８】
図２に示されるように、アナログ・ハイブリッド・マトリクス・ユニット１１０は、アナログ・パス伝達関数
【００３９】
【数２】
0005276219.tif 000003
および
【００４０】
【数３】
0005276219.tif 000004
ならびにコンバイナ１１１０および１１１２を含む。ただし、アナログ・ハイブリッド・マトリクス・ユニット１１０は、ハイブリッド・マトリクス増幅器配列内のポートおよびパスの数に応じて、追加の伝達関数およびコンバイナを含むことができる。
【００４１】
図２に示されるように、アナログ・パス伝達関数
【００４２】
【数４】
0005276219.tif 000005
および
【００４３】
【数５】
0005276219.tif 000006
は、増幅器１０９ａからの第１のアナログ信号に適用される。適用された伝達関数
【００４４】
【数６】
0005276219.tif 000007
の結果はコンバイナ１１１２に出力されるが、伝達関数
【００４５】
【数７】
0005276219.tif 000008
の結果はコンバイナ１１１０に出力される。
【００４６】
図２に示されるように、アナログ・パス伝達関数
【００４７】
【数８】
0005276219.tif 000009
および
【００４８】
【数９】
0005276219.tif 000010
は、増幅器１０９ｂからの第２のアナログ信号に適用される。適用された伝達関数
【００４９】
【数１０】
0005276219.tif 000011
の結果はコンバイナ１１１２に出力されるが、伝達関数
【００５０】
【数１１】
0005276219.tif 000012
の結果はコンバイナ１１１０に出力される。
【００５１】
コンバイナ１１１２は、受信した結果のアナログ信号を結合して、第１のアナログ・マトリクス結合出力信号
【００５２】
【数１２】
0005276219.tif 000013
を生成する。コンバイナ１１１２は、第１のアナログ・マトリクス結合出力信号
【００５３】
【数１３】
0005276219.tif 000014
をカプラ１１２ａに出力する。
【００５４】
コンバイナ１１１０は、受信した結果のアナログ信号を結合して、第２のアナログ・マトリクス結合出力信号
【００５５】
【数１４】
0005276219.tif 000015
を生成する。コンバイナ１１１０は、第２のアナログ・マトリクス結合出力信号
【００５６】
【数１５】
0005276219.tif 000016
をカプラ１１２ｂに出力する。
【００５７】
図１に戻ると、カプラ１１２ａおよび１１２ｂは、第１および第２のアナログ・マトリクス結合出力信号
【００５８】
【数１６】
0005276219.tif 000017
および
【００５９】
【数１７】
0005276219.tif 000018
を、それぞれのアンテナ・ポートＡｎｔ  Ｐｏｒｔ１およびＡｎｔ  Ｐｏｒｔ２ならびにＲＦスイッチ１１４に出力する。
【００６０】
後段でさらに詳細に説明される較正プロセス中に、ＲＦスイッチ１１４は、第１および第２のアナログ・マトリクス結合出力信号
【００６１】
【数１８】
0005276219.tif 000019
および
【００６２】
【数１９】
0005276219.tif 000020
のうちの１つを、ポート選択ユニット１０６からの選択信号ＳＥＬ３に基づいて交互に出力する。
【００６３】
ＲＦスイッチ１１４からの出力信号はサンプリングされ、サンプルはサンプリング・ユニット１１５によって格納される。
【００６４】
さらに詳細には、サンプリング・ユニット１１５において、観測受信機１１６は、ＲＦスイッチ１１４から受信されたアナログ・マトリクス結合出力信号（たとえば、いずれが出力されているかに応じて
【００６５】
【数２０】
0005276219.tif 000021
または
【００６６】
【数２１】
0005276219.tif 000022
）をダウンコンバートしてデジタル化する。観測受信機１１６は、デジタル化された信号を、受信側（Ｒｘ）バッファ取り込みユニット１１８に出力する。受信側バッファ取り込みユニット１１８は、受信したデジタル化ダウンコンバート済み信号のｎ個のサンプルのセットを格納する。セット内のサンプルの数ｎは、信号パスＰＡＴＨ１およびＰＡＴＨ２にわたり適正な独立性をもたらすチャネル推定を提供できる十分な大きさになるよう選択される。第１および第２のバッファ取り込みユニット１２２ａおよび１２２ｂにおいて格納されたサンプルの数ｎは、受信側バッファ取り込み１１８において格納されたサンプルの数ｎと等しくてもよい。
【００６７】
１つの例において、サンプルの数ｎは、９２．１６ＭＨｚで８ｋ、１６ビットのＩＱサンプルであってもよく、これは８１９２／９２．１６の受信側バッファ取り込み時間（バッファ取り込み期間の長さ）、または約８８．８９マイクロ秒、および受信側バッファ取り込み時間の約２倍（約１７７．７８マイクロ秒）のシステム較正時間（較正期間の長さ）に対応する。受信側バッファ取り込みユニット１１８において格納されたｎ個のサンプルのうち、最初のｎ／２のサンプルは第１のアナログ・マトリクス結合出力信号
【００６８】
【数２２】
0005276219.tif 000023
に対応し、後続のｎ／２のサンプルは第２のアナログ・マトリクス結合出力信号
【００６９】
【数２３】
0005276219.tif 000024
に対応する。
【００７０】
引き続き図１を参照すると、ハイブリッド・マトリクス増幅器１０は、受信側バッファ取り込みユニット１１８ならびにバッファ取り込みユニット１２２ａおよび１２２ｂに結合されたマトリクス補償推定器１２０をさらに含む。マトリクス補償推定器１２０は、バッファ取り込みユニット１２２ａおよび１２２ｂならびに受信側バッファ取り込みユニット１１８に格納されているサンプルのセットに基づいてチャネル推定を生成する。マトリクス補償推定器１２０は、任意の既知のチャネル推定ユニット（たとえば、最小平均二乗（ＬＭＳ：ｌｅａｓｔ  ｍｅａｎ  ｓｑｕａｒｅ）、直接マトリクス反転（ＤＭＩ：ｄｉｒｅｃｔ  ｍａｔｒｉｘ  ｉｎｖｅｒｓｉｏｎ）、再帰的最小二乗（ＲＬＳ：ｒｅｃｕｒｓｉｖｅ  ｌｅａｓｔ  ｓｑｕａｒｅ）など）であってもよい。１つの例において、マトリクス補償推定器１２０は、フィルタ・バンク１０１の補償フィルタｈ１１、ｈ２１、ｈ１２、およびｈ２２を含むフィルタ補償マトリクスＨを生成する。次いで、マトリクス補償推定器１２０は、較正プロセスの終わりにあたり、フィルタ補償マトリクスＨをフィルタ・バンク１０１に出力する。
【００７１】
前述のハイブリッド・マトリクス増幅器１０は、例示の実施形態による方法を使用して較正されてもよい。較正プロセスは、トレーニング信号を送信する必要なく実行されてもよい。
【００７２】
図３は、例示の実施形態による較正の方法を示す流れ図である。図３に示される方法は、図１に示されるハイブリッド・マトリクス増幅器１０に関して説明される。しかし、例示の実施形態による方法は、たとえば、３つ以上のポートを有するハイブリッド・マトリクス増幅器など、その他のハイブリッド・マトリクス増幅器に適用可能であってもよい。
【００７３】
図３を参照すると、ステップＳ３００において、フィルタ補償マトリクスＨは、補償フィルタｈ１１およびｈ２２が単一ゲインおよび０位相を提供するように、ならびに補償フィルタｈ２１およびｈ１２が０であるように、初期化される。つまり、たとえば、フィルタ補償マトリクスＨは以下に示されるように初期化される。
【００７４】
【数２４】
0005276219.tif 000025
【００７５】
上記の式において、
【００７６】
【数２５】
0005276219.tif 000026
は周波数応答Ｈであり、
【００７７】
【数２６】
0005276219.tif 000027
はフィルタｈｂｂの周波数応答を表す。
【００７８】
初期化後、ポート選択ユニット１０６は、１つの信号パスだけが所与のバッファ取り込み期間中にアクティブであるように、信号パスＰＡＴＨ１とＰＡＴＨ２との間のトグルを開始する。例示の実施形態によれば、較正期間は、較正プロセスの反復が実行される時間である。前述のように、１つの例において、較正期間はシステム較正時間と等しく、バッファ取り込み時間の約２倍、すなわち約１７７．７８マイクロ秒である。較正期間は、相互に重複することのない複数のバッファ取り込み期間を含む。較正期間内のバッファ取り込み期間の数は、ハイブリッド・マトリクス増幅器内の信号パスの数と等しくてもよい。図１のハイブリッド・マトリクス増幅器１０に関して、較正期間は２つのバッファ取り込み期間を含む。
【００７９】
信号パスＰＡＴＨ１とＰＡＴＨ２の間のトグルは、ハイブリッド・マトリクス増幅器１０が分離されたパスへのアナログ・ハイブリッド・マトリクス・ユニット１１０の影響を決定することができるように、出力信号パスを分離する。言い換えれば、第１のデジタル・マトリクス結合信号ＴＸ１のみがアクティブなので（デジタル位相コンバイナ１００から出力されている）、アナログ・ハイブリッド・ユニット１１０からのアナログ・マトリクス結合出力信号
【００８０】
【数２７】
0005276219.tif 000028
および
【００８１】
【数２８】
0005276219.tif 000029
は、第１および第２のデジタル・マトリクス結合信号ＴＸ１およびＴＸ２が共にデジタル位相コンバイナ１００から出力されていた場合のように、第２のデジタル・マトリクス結合信号ＴＸ２の信号成分を含むことはない。したがって、アナログ・ハイブリッド・マトリクス・ユニット１１０からのアナログ・マトリクス結合出力信号
【００８２】
【数２９】
0005276219.tif 000030
および
【００８３】
【数３０】
0005276219.tif 000031
は、第１のデジタル・マトリクス結合信号ＴＸ１または第１の信号パスＰＡＴＨ１へのアナログ・ハイブリッド・マトリクス・ユニット１１０の影響を示している。
【００８４】
上記で説明されるように、図３に示される較正プロセスは、較正期間中に実行される。較正期間中、各信号パス（たとえば、ＰＡＴＨ１およびＰＡＴＨ２）は、所定のバッファ取り込み期間中にわたりアクティブである。本明細書において説明されるように、信号パスは、対応するデジタル・マトリクス結合信号が信号パスで出力されるときにアクティブである。たとえば、第１の信号パスＰＡＴＨ１は、第１のデジタル・マトリクス結合信号ＴＸ１がデジタル位相コンバイナ１００から出力されているときにアクティブである。上記で説明されるように、バッファ取り込み期間またはバッファ取り込み時間は、バッファ取り込みユニット１２２ａ、１２２ｂ、および受信側バッファ取り込みユニット１１８に格納されているサンプルの数ｎに対応する。１つの例において、バッファ取り込み期間は、約８８．８９マイクロ秒であってもよい。
【００８５】
図３に戻ると、無線送受信機の起動時に、（ステップＳ３０１において）ポート選択ユニット１０６は、第１の信号パスＰＡＴＨ１のみをアクティブ化する。第１の信号パスは、較正プロセスの第１のバッファ取り込み期間にわたりアクティブ状態である。ポート選択ユニット１０６が第１の信号パスＰＡＴＨ１をアクティブ化した後、デジタル位相コンバイナ１００は、ステップＳ３０４において、バッファ取り込みユニット１２２ａによる第１のデジタル・マトリクス結合信号ＴＸ１のｎ個のサンプルの取り込みをトリガする。
【００８６】
第１のデジタル・マトリクス結合信号ＴＸ１が（ＲＦ処理ユニット１０８において）処理され、（増幅ユニット１０９において）増幅され、（アナログ・ハイブリッド・マトリクス・ユニット１１０において）非アクティブ化された第２の信号パスＴＸ２でヌルまたは０信号と結合されて、第１および第２のアナログ・マトリクス結合出力信号
【００８７】
【数３１】
0005276219.tif 000032
および
【００８８】
【数３２】
0005276219.tif 000033
を生成した後、第１および第２のアナログ・マトリクス結合出力信号
【００８９】
【数３３】
0005276219.tif 000034
および
【００９０】
【数３４】
0005276219.tif 000035
のサンプルは、ステップＳ３０６において、サンプリング・ユニット１１５によって取り込まれる。
【００９１】
さらに詳細には、第１および第２のアナログ・マトリクス結合出力信号
【００９２】
【数３５】
0005276219.tif 000036
および
【００９３】
【数３６】
0005276219.tif 000037
は、ポート選択ユニット１０６からの選択信号ＳＥＬ３に応答して、ＲＦスイッチ１１４により交互にサンプリング・ユニット１１５に出力される。１つの例において、第１のアナログ・マトリクス結合出力信号
【００９４】
【数３７】
0005276219.tif 000038
は、バッファ取り込み期間の第１の部分にわたり出力され、第２のアナログ・マトリクス結合出力信号
【００９５】
【数３８】
0005276219.tif 000039
は、バッファ取り込み期間の後続の第２の部分にわたり出力される。この例において、バッファ取り込み期間の各部分は、第１の信号パスＰＡＴＨ１がアクティブであるバッファ取り込み期間の半分（またはおよそ半分）を備える。
【００９６】
観測受信機１１６によりダウンコンバートされてデジタル化された後、受信側バッファ取り込み１１８は、観測受信機１１６から受信したデジタル化ダウンコンバート済み信号のｎ個のサンプルの取り込まれたセットを格納する。受信側バッファ取り込みユニット１１８は、バッファ取り込みユニット１２２ａおよび１２２ｂの結合の大きさであってもよい。たとえば、バッファ取り込みユニット１２２ａおよび１２２ｂの各々がｎ個のサンプルを格納する場合、受信側バッファ取り込みユニット１１８は、２ｎ個のサンプルを格納することができる。受信側バッファ取り込み１１８に格納されているｎ個のサンプルの各セットは、バッファ取り込み１２２ａに格納されているｎ個のサンプルのセットに対応する（時間的整合する）。受信側バッファ取り込みユニット１１８はまた、任意の適切なバッファ・メモリであってもよい。
【００９７】
ステップＳ３１０において、ハイブリッド・マトリクス増幅器１０は、すべての信号パスが考慮されたか（サンプリングされたか）を決定する。すべてのパスがサンプリングされていない場合、ポート選択ユニット１０６は、ステップＳ３１２において、第２の信号パスＰＡＴＨ２をアクティブ化して、第１の信号パスＰＡＴＨ１を非アクティブ化する。次いで、プロセスはステップＳ３０４に戻り、後続の第２のバッファ取り込み期間中、信号パスＰＡＴＨ２に関して上記で説明されるプロセスを繰り返す。
【００９８】
ステップＳ３１０に戻り、すべての信号パスがサンプリングされている場合、ステップＳ３０８において、マトリクス補償推定器１２０は、受信側バッファ取り込み１１８ならびに取り込みバッファ・ユニット１２２ａおよび１２２ｂに格納されているｎ個の時間的整合されたサンプルのセットの間の比較に基づいてチャネル推定を生成する（たとえば、上記で説明されるフィルタ補償マトリクスＨ）。
【００９９】
推定される補償フィルタは各々、相互に関して時間、位相、およびゲインオフセットを有する。相互に関して各補償フィルタのゲイン、位相、および遅延を保持するため、１つのパスが基準となり、他のパスは基準パスに使用される同じ時間、位相、およびゲインの基準を使用して整合されるように、取り込まれたサンプルは時間および位相が整合される。次いで、任意の位相、ゲイン、および／または遅延補償は、補償フィルタの推定を通じて達成される。
【０１００】
たとえば、バッファ取り込みユニット１２２ａのｎ／２のサンプルの第１のセットを受信側バッファ取り込みユニット１１８の第１のｎ／２のサンプルと比較する際、マトリクス補償推定器１２０は時間、ゲイン、および位相を抽出し、次いでこれが、受信側バッファ取り込みユニット１１８ならびにバッファ取り込みユニット１２２ａおよび１２２ｂのサンプルのその他のセットを比較する際に基準として使用される。時間、ゲイン、および位相は、任意のよく知られている方法で抽出されてもよい。
【０１０１】
マトリクス補償推定器１２０は、任意の既知のチャネル推定ユニットであってもよい。１つの例において、マトリクス補償推定器１２０は、受信側バッファ・ユニット１１８からのｎ個のサンプルの第１のセットおよびバッファ取り込み１２２ａからのｎ個のサンプルのセットを比較し、ｎ個のサンプルの第２の（後続の）セットをバッファ取り込みユニット１２２ｂからのｎ個のサンプルのセットと比較して、フィルタ補償マトリクスＨを備える補償フィルタｈ１１、ｈ２１、ｈ１２、およびｈ２２を生成する。生成された補償フィルタｈ１１、ｈ２１、ｈ１２、ｈ２２、および結果として得られたフィルタ補償マトリクスＨは、それぞれ、
【０１０２】
【数３９】
0005276219.tif 000040
が
【０１０３】
【数４０】
0005276219.tif 000041
に近づくように（ｇは任意のシステム・ゲイン）、アナログ・パス伝達関数
【０１０４】
【数４１】
0005276219.tif 000042
および
【０１０５】
【数４２】
0005276219.tif 000043
の逆である。
【０１０６】
次いで、ステップＳ３１４において、マトリクス補償推定器１２０は、生成されたフィルタ補償マトリクスＨを、フィルタ・バンク１０１の対応するフィルタに出力する。
【０１０７】
次いでステップＳ３１６において、ハイブリッド・マトリクス増幅器１０は通常の動作を開始する。
【０１０８】
通常の動作中、ハイブリッド・マトリクス増幅器１０は、較正トリガに応答して、上記で説明される較正プロセスを実行することができる。較正トリガは、タイマの満了、温度変化、伝送電力の変化、もしくはアナログ・パスのドリフトまたは変動を引き起こすいかなるものであってもよい。アナログ・パスの変動は、ゲイン、位相、伝達特性などのような、アナログ・パス特性の変動を含む。
【０１０９】
較正トリガが発生する場合、ハイブリッド・マトリクス増幅器配列１０は、較正プロセスを開始し、ポート選択ユニット１０６は、ステップＳ３２０において、第１の信号パスＰＡＴＨ１以外のすべての信号パスを非アクティブ化する。次いで、プロセスはステップＳ３０４に戻り、上記で説明されるように続行する。
【０１１０】
ステップＳ３１８に戻り、ハイブリッド・マトリクス増幅器配列１０は、較正トリガが発生するまで通常の動作を続行する。較正トリガが発生しない場合、ハイブリッド・マトリクス増幅器配列１０は正常に動作する。
【０１１１】
例示の実施形態によれば、第１および第２の信号パスＰＡＴＨ１およびＰＡＴＨ２は、信号パスのうちの１つだけが較正プロセス中に常にアクティブであるように、トグルされる（またはゲート制御される）。トグルは、ハイブリッド・マトリクス増幅器１０が分離されたパスへのアナログ・ハイブリッド・マトリクス・ユニットの影響を決定することができるように、出力信号パスを分離する。言い換えれば、２つのデジタル・マトリクス結合信号のうちの１つだけが出力されるので、アナログ・ハイブリッド・マトリクス・ユニットからのアナログ・マトリクス結合出力信号は、通常動作中の場合のように、非アクティブなデジタル・マトリクス結合信号の信号成分を含むことはない。したがって、アナログ・ハイブリッド・マトリクス・ユニット１１０からのアナログ・マトリクス結合出力信号は、第１のデジタル・マトリクス結合信号ＴＸ１のみへのアナログ・ハイブリッド・マトリクス・ユニット１１０の影響を示している。
【０１１２】
本発明は、以上のように説明されきたが、本発明が多くの方法で変形されてもよいことは明らかであろう。そのような変形は、本発明からの逸脱と見なされるべきではなく、そのようなすべての変更は、本発明の範囲に含まれることが意図されている。
【図１】
0005276219.tif 000045
【図２】
0005276219.tif 000046
【図３】
0005276219.tif 000047