(57)【特許請求の範囲】
【請求項１】
複数の画素を含む画素部と、
前記画素の間に第１方向に配列されて前記画素へ制御信号を供給する制御線と、
前記画素の間に前記第１方向と交差する第２方向に配列されて前記画素へデータ信号を供給するデータ線とを含み、
前記画素の間に配置され、前記制御線のそれぞれに少なくとも１つずつ形成されるバッファ回路を更に含み、
前記制御線は、前記画素へ走査信号を供給する走査線であり、
前記バッファ回路は、第１電源ＶＤＤと第２電源ＶＳＳとの間に直列連結される互いに異なるタイプのトランジスタをそれぞれ備え、互いに従属的に連結される第１及び第２インバータを含み、
前記制御線のそれぞれは前記バッファ回路が位置する領域でその一部が物理的に断線され、断線された端部がそれぞれ前記第１インバータの入力端と前記第２インバータの出力端に接続されて前記第１方向への電気的連結を維持し、
前記制御線と前記第２インバータの出力端は互いに異なる導電物質で形成され、
前記制御線と前記第２インバータの出力端は互いに異なるレイヤに位置し、コンタクホールを介して電気的に連結され、
前記バッファ回路の一部分のみが前記画素の一部分のみと重なるように配置され、
前記バッファ回路は前記画素部内で少なくとも１つの列を形成するように前記制御線のそれぞれと同じ列に配置され、
前記画素部内には、前記バッファ回路へ第１電源ＶＤＤを供給する第１電源線と、前記バッファ回路へ第２電源ＶＳＳを供給する第２電源線が更に形成され、
前記第１及び第２電源線は前記バッファ回路の両側に列方向に形成されることを特徴とする有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機電界発光表示装置に関し、特に画素に伝達される制御信号の歪みを防止できるようにした有機電界発光表示装置に関する。
【背景技術】
【０００２】
通常、有機電界発光表示装置は、電子と正孔の再結合によって光を発生する有機電界発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いて映像を表示する。このような有機電界発光表示装置は、速い応答速度を有すると同時に低い消費電力で駆動されるという長所から次世代の表示装置として注目されている。
【０００３】
しかしながら、有機電界発光表示装置が大型化するにつれ、解像度が高くなり、有機電界発光表示装置のパネル内部で信号を伝達する配線長が増加し、その幅が減少する。これにより、信号を伝達する信号線の負荷が増加し、それによる信号遅延に起因する信号の歪曲現象が生じる。
【０００４】
特に、画素に選択的にデータ信号を供給するための走査信号及び／又は画素を選択的に発光させるための発光制御信号などの制御信号に歪みが発生し得る。この場合、歪んだ制御信号を供給された画素が正常に発光できなくなり、駆動不良が発生する恐れがある。従って、制御信号の遅延を補償して歪みを防止する必要がある。
【０００５】
一方、一般に同一の信号線は同じ金属配線でパネル全体に形成される。しかしながら、有機電界発光表示装置が大型化するほど、信号線の長さが増加し、１種類の金属配線が長くなると、アンテナ効果が発生し得る。このようなアンテナ効果によってパネルの特性及び製造収率の低下をもたらすという不具合が発生し得る。従って、制御信号の遅延の補償と共に、アンテナ効果を防止できるようにする方案も要求されている。
【特許文献１】韓国公開特許２００６−００９２６６７号
【特許文献２】特開２００６−３３７７１０号
【特許文献３】米国特許第２００５／０００３７０７号
【特許文献４】韓国登録特許第０３０２５３０号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記事情に鑑みてなされたものであって、その目的は、画素に伝達される制御信号の遅延を補償して歪みを防止すると共に、アンテナ効果を防止できるようにした有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明は複数の画素を含む画素部と、前記画素の間に第１方向に配列されて前記画素へ制御信号を供給する制御線と、前記画素の間に前記第１方向と交差する第２方向に配列されて前記画素へデータ信号を供給するデータ線とを含み、前記画素の間に配置され、前記制御線のそれぞれに少なくとも１つずつ形成されるバッファ回路を更に含むことを特徴とする有機電界発光表示装置を提供する。
【０００８】
ここで、前記制御線は、前記画素へ走査信号を供給する走査線又は前記画素へ発光制御信号を供給する発光制御線として設定され得る。
【０００９】
また、前記バッファ回路は、第１電源ＶＤＤと第２電源ＶＳＳとの間に直列連結される互いに異なるタイプのトランジスタをそれぞれ備え、互いに従属的に連結される第１及び第２インバータを含み、前記制御線のそれぞれは前記バッファ回路が位置する領域で前記バッファ回路を経由して前記第１方向への電気的連結を維持できる。ここで、前記制御線のそれぞれは前記バッファ回路が位置する領域でその一部が物理的に断線され、断線された端部がそれぞれ前記第１インバータの入力端と前記第２インバータの出力端に接続されて前記第１方向への電気的連結を維持し、前記制御線と前記第２インバータの出力端は互いに異なるレイヤに位置し、コンタクホールを介して電気的に連結されることができる。また、前記制御線と前記第２インバータの出力端は互いに異なる導電物質で形成されることができる。
【００１０】
また、前記バッファ回路は前記画素部内で少なくとも１つの列を形成するように前記制御線のそれぞれと同じ列に配置されることができる。ここで、前記画素部内には、前記バッファ回路へ第１電源ＶＤＤを供給する第１電源線と、前記バッファ回路へ第２電源ＶＳＳを供給する第２電源線が更に形成され、前記第１及び第２電源線は前記バッファ回路の両側に列方向に形成されることができる。
【００１１】
更に、前記バッファ回路は前記画素部の少なくとも一領域内でジグザグ状に配置されることができる。ここで、前記画素部内には、前記バッファ回路へ第１電源ＶＤＤを供給する第１電源線と、前記バッファ回路へ第２電源ＶＳＳを供給する第２電源線が更に形成され、前記第１及び第２電源線は前記画素の上端に行方向に配列されて自分と隣接する前記バッファ回路と連結され、前記画素部の両側から前記第１及び第２電源の供給を受けることができる。
【００１２】
また、前記バッファ回路は前記制御線のそれぞれに一定間隔で複数配置され、連続的な行で同じ列に位置しないように配置されることができる。ここで、前記画素部内には、前記バッファ回路へ第１電源ＶＤＤを供給する第１電源線と、前記バッファ回路へ第２電源ＶＳＳを供給する第２電源線が更に形成され、前記第１及び第２電源線は前記画素の上端に行方向に配列され、前記制御線のそれぞれで前記バッファ回路を基準に交互に配置されることができる。
【発明の効果】
【００１３】
このような本発明によれば、画素部内に位置する制御線のそれぞれにバッファ回路を挿入することで、制御線を経由しながら遅延された制御信号を補償できる。これにより、歪んだ制御信号が各画素に供給されることが防止され、画素の駆動不良を防止できるという効果を奏する。
【００１４】
また、本発明は画素部内で効果的にバッファ回路を配置する多様な実施形態を提示することで、制御信号の歪みを防止しながらも、画質の低下が発生しないようにする。
【００１５】
更に、本発明において、制御線のそれぞれはバッファ回路が挿入された領域でバッファ回路を介してパネルの全体にわたって電気的な連結状態を維持する。このとき、バッファ回路の入力端と出力端は互いに異なるレイヤに位置する異なる導電物質で形成される。それにより、それぞれの制御線に供給された制御信号がバッファ回路を経由して再び制御線に伝達される間に、１つの導電配線ではなく、少なくとも２つの異なる導電配線を経由することになるので、アンテナ効果を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しつつ、本発明による好適な実施形態を説明する。ここで、第１構成要素と第２構成要素が連結されることを説明するにあたり、第１構成要素は第２構成要素と直接的に連結されてもよく、第３構成要素を介して第２構成要素と間接的に連結されてもよい。また、本発明の完全な理解のための必須的でない構成要素は明確性を図るために省略する。さらに、同一部分には同一符号を付す。
【００１７】
図１は、本発明を適用するための有機電界発光表示装置の一例を示すブロック図である。
【００１８】
図１を参照すれば、有機電界発光表示装置は、画素部１０と、画素部１０を駆動するための走査駆動部２０及びデータ駆動部３０とを含む。
【００１９】
画素部１０は、制御線ＣＬ及びデータ線Ｄの交差部に位置する複数の画素１１を含む。ここで、制御線ＣＬは画素１１の間に第１方向（水平方向）に配列されて画素１１に制御信号を供給する。このような制御線ＣＬとしては、走査線及び／又は発光制御線などがあり得る。そして、データ線Ｄは画素１１の間に第１方向と交差する第２方向（垂直方向）に配列されて、画素１１へデータ信号を供給する。
【００２０】
このような画素部１０は、制御線ＣＬから供給される制御信号、データ線Ｄから供給されるデータ信号、及び外部から供給される第１及び第２画素電源ＥＬＶＤＤ、ＥＬＶＳＳに対応して映像を表示する。
【００２１】
走査駆動部２０は、外部から供給される走査制御信号に対応して画素１１を制御するための制御信号（例えば、走査信号及び／又は発光制御信号）を生成し、これを制御線ＣＬに供給する。
【００２２】
データ駆動部３０は、外部から供給されるデータ及びデータ制御信号に対応してデータ信号を生成し、これをデータ線Ｄに供給する。
【００２３】
前述した有機電界発光表示装置において、画素１１を制御するための制御線ＣＬは画素部１０の全体領域にわたってそれぞれ行方向及び列方向に配列される。
【００２４】
従って、有機電界発光表示装置が大型化したり、解像度が高くなったりすると、制御信号を画素１１に供給する制御線ＣＬの配線長が増加したり、その幅が減少する。この場合、制御線ＣＬの負荷が増加し、制御線ＣＬに伝達される制御信号に遅延が発生し得る。これにより、一部の画素１１、特に、制御信号を供給する駆動回路（例えば、走査駆動部２０）から遠く離れた画素１１に歪んだ制御信号が供給されて駆動不良が発生し得る。
【００２５】
これを防止するために、本発明では画素部１０内に位置する制御線ＣＬのそれぞれに少なくとも１つのバッファ回路（図示せず）を挿入して制御信号の遅延を補償する。このようなバッファ回路は画素１１の間に任意的に配置されることができる。ただし、バッファ回路は行単位で少なくとも１つ以上形成されて、制御線ＣＬを経由しながら遅延された制御信号を補償できるように配置される。
【００２６】
図２は、本発明の画素部内に挿入されるバッファ回路の一例を示す回路図である。そして、図３は、図２に示したバッファ回路の一領域の断面を示す断面図である。
【００２７】
図２及び図３を参照すれば、バッファ回路は第１電源ＶＤＤと第２電源ＶＳＳとの間に従属的に連結される第１及び第２インバータＩＮ１、ＩＮ２を含む。このとき、第１電源ＶＤＤ及び第２電源ＶＳＳはバッファ回路の駆動電源であって、走査駆動部の駆動電源又は別途の駆動電源などとして多様に設定され得る。
【００２８】
ここで、第１インバータＩＮ１はバッファ回路の入力端に連結され、第２インバータＩＮ２はバッファ回路の出力端に連結される。そして、これらの間には図示していない複数のインバータが更に備えられることができる。このとき、インバータは２つずつ対をなして偶数個配置されることが好ましい。
【００２９】
インバータＩＮ１、ＩＮ２のそれぞれは、駆動電源である第１電源ＶＤＤと第２電源ＶＳＳとの間に直列連結される互いに異なるタイプのトランジスタＴを備える。このとき、Ｐタイプの第１トランジスタＴ１は第１電源ＶＤＤ側に連結され、Ｎタイプの第２トランジスタＴ２は第２電源ＶＳＳ側に連結される。
【００３０】
一方、本発明において、バッファ回路は制御線ＣＬの一領域に挿入されるので、制御線ＣＬのそれぞれはバッファ回路が位置する領域でバッファ回路を経由して連結される。即ち、制御線ＣＬは図１に示すような第１方向（水平方向）への電気的連結を維持する。
【００３１】
より具体的に、制御線ＣＬのそれぞれはバッファ回路が位置する領域でその一部が物理的に断線される。そして、断線された端部がそれぞれ第１インバータＩＮ１の入力端と第２インバータＩＮ２の出力端に接続される。
【００３２】
このとき、制御線ＣＬのそれぞれは画素１１の内部に形成されたスイッチ素子の制御電極、例えば、トランジスタのゲート電極に接続される。従って、制御線ＣＬは画素１１に備えられたトランジスタのゲート電極と同じ物質で同じレイヤに形成されることができる。
【００３３】
一方、バッファ回路の入力端、即ち、第１インバータＩＮ１の入力端は第１及び第２トランジスタＴ１、Ｔ２のゲート電極と接続される。
【００３４】
従って、制御線ＣＬとバッファ回路の入力端は同じレイヤに位置する同じ導電性材料で同時に形成されることができる。例えば、制御線ＣＬとバッファ回路の入力端はいずれもゲート金属で形成されることができる。
【００３５】
しかしながら、バッファ回路の出力端、即ち、第２インバータＩＮ２の出力端は第１及び第２トランジスタＴ１、Ｔ２のドレイン電極が接続される部分である。従ってバッファ回路の出力端は制御線ＣＬ及びバッファ回路の入力端と異なる導電性材料でこれらとは異なるレイヤに形成される。例えば、バッファ回路の出力端はソース及びドレイン金属で形成されて制御線ＣＬ及びバッファ回路の入力端と異なるレイヤに形成されることができる。
【００３６】
従って、このようなバッファ回路の出力端と制御線ＣＬはコンタクホールＣｈを介して互いに電気的に連結される。このような電気的な連結によりバッファ回路の出力ノードＮｏｕｔが形成される。
【００３７】
前述したように、本発明において制御線ＣＬのそれぞれはバッファ回路が挿入された領域でバッファ回路を介してパネルの全体にわたって電気的な連結状態を維持する。このとき、バッファ回路の入力端と出力端は互いに異なるレイヤに位置する異なる導電物質で形成される。従って、それぞれの制御線ＣＬに供給された制御信号がバッファ回路を経由して再び制御線ＣＬに伝達される間に、１つの導電配線ではなく、少なくとも２つの異なる導電配線を経由するので、アンテナ効果が防止される。
【００３８】
図４は、本発明の第１実施形態によって画素部内にバッファ回路を配置した平面図である。
【００３９】
図４を参照すれば、本発明の第１実施形態によるバッファ回路１１１は、画素部１０１内で少なくとも１つの列を形成するように制御線ＣＬのそれぞれと同じ列に配置される。
【００４０】
例えば、バッファ回路１１１は画素部１０１の中央に１つの列を形成するように配置され得る。
【００４１】
このようなバッファ回路１１１は、外部から駆動電源、即ち、第１及び第２電源ＶＤＤ、ＶＳＳの供給を受けて駆動される。
【００４２】
従って、画素部１０１内にはバッファ回路１１１を駆動するための第１電源線ＶＬ１と第２電源線ＶＬ２が配置される。ここで、第１電源線ＶＬ１はバッファ回路１１１に第１電源ＶＤＤを供給し、第２電源線ＶＬ２はバッファ回路１１１に第２電源ＶＳＳを供給する。
【００４３】
このような第１電源線ＶＬ１及び第２電源線ＶＬ２は、バッファ回路１１１が列方向に形成される場合、バッファ回路１１１の両側に列方向に形成されることができる。
前述した本発明の第１実施形態によれば、各制御線ＣＬ毎にバッファ回路１１１を挿入することで、左側又は右側から供給される制御信号の波形を補正して歪んだ信号が画素１１０に伝達されることを防止できる。また、バッファ回路１１１の配置が比較的に単純であり、設計が容易である。
【００４４】
一方、図４では第１電源線ＶＬ１と第２電源線ＶＬ２の厚さが互いに異なると示したが、これは単に第１及び第２電源線ＶＬ１、ＶＬ２を明確に区分して示すためのものであり、本発明はこれに限定されるものではない。これは後述する図５〜図６でも同一に適用されることはもちろんである。
【００４５】
図５は、本発明の第２実施形態によって画素部内にバッファ回路を配置した平面図である。
【００４６】
図５を参照すれば、本発明の第２実施形態によるバッファ回路２１１は画素部２０１の少なくとも一領域内でジグザグ状に配置されることができる。
【００４７】
例えば、バッファ回路２１１は、画素部２０１の左側上段の領域と、右側下段の領域のそれぞれでジグザグ状に配置されることができる。また、バッファ回路２１１がジグザグ状に配置された領域が画素部２０１の全体にわたってジグザグ状に配置されるか、または対角線の方向に形成されることもできる。
【００４８】
このようなバッファ回路２１１を配置するとき、バッファ回路２１１が互いに離間する間隔はシミュレーション方法などを通じて任意に設定されることができる。
【００４９】
ただし、バッファ回路２１１は外部から第１及び第２電源ＶＤＤ、ＶＳＳの供給を受けて駆動されるので、画素部２０１の内部には第１電源ＶＤＤを供給するための第１電源線ＶＬ１と、第２電源ＶＳＳを供給するための第２電源線ＶＬ２が形成される。
【００５０】
第１及び第２電源線ＶＬ１、ＶＬ２は画素２１０の上端に行方向に配列されて自分と隣接するバッファ回路２１１と連結される。ここで、隣接した行に配置される同一の電源線ＶＬ同士は互いに連結されるように形成され得る。このような第１及び第２電源線ＶＬ１、ＶＬ２は、画素部２０１の両側から第１及び第２電源ＶＤＤ、ＶＳＳの供給を受けて自分と連結されたバッファ回路２１１に第１及び第２電源ＶＤＤ、ＶＳＳを伝達する。
【００５１】
前述した本発明の第２実施形態によれば、各制御線ＣＬ毎にバッファ回路２１１を挿入して画素２１０に歪んだ信号が伝達されることを防止できる。
【００５２】
また、連続する行ではバッファ回路２１１が同じ列に位置しないように配置すると共に、画素部２０１の全体にわたってバッファ回路２１１を分散配置することで、バッファ回路２１１が暗線に見えることを防止できる。
【００５３】
即ち、本発明の第２実施形態によれば、制御線ＣＬを介して供給される制御信号の歪みを防止しながらも、画質の低下が発生しないようにできる。
【００５４】
図６は、本発明の第３実施形態によって画素部内にバッファ回路を配置した平面図である。
【００５５】
図６を参照すれば、本発明の第３実施形態によるバッファ回路３１１は制御線ＣＬのそれぞれに一定間隔で複数配置される。そして、バッファ回路３１１は連続的な行で同じ列に位置しないように分散配置される。
【００５６】
ただし、バッファ回路３１１は外部から第１及び第２電源ＶＤＤ、ＶＳＳの供給を受けて駆動されるので、画素部３０１の内部には第１電源ＶＤＤを供給するための第１電源線ＶＬ１と、第２電源ＶＳＳを供給するための第２電源線ＶＬ２が形成される。
【００５７】
第１及び第２電源線ＶＬ１、ＶＬ２は画素３１０の上端に行方向に配列されて自分と隣接するバッファ回路３１１と連結される。
【００５８】
このとき、第１及び第２電源線ＶＬ１、ＶＬ２は制御線ＣＬのそれぞれでバッファ回路３１１を基準に交互に配置される。例えば、第１及び第２電源線ＶＬ１、ＶＬ２はメッシュ状に配置されることができる。
【００５９】
このような第１及び第２電源線ＶＬ１、ＶＬ２は、画素部３０１の一側又は両側から第１及び第２電源ＶＤＤ、ＶＳＳの供給を受けて自分と連結されたバッファ回路３１１に第１及び第２電源ＶＤＤ、ＶＳＳを伝達する。
【００６０】
前述した本発明の第３実施形態によれば、各制御線ＣＬ毎にバッファ回路３１１を挿入して画素３１０に歪んだ信号が伝達されることを防止できる。
【００６１】
特に、各制御線ＣＬ毎に一定間隔で離間した複数のバッファ回路３１１を挿入することで、制御線ＣＬを経由しながら、遅延された制御信号を効果的に補正できる。これにより、画素部３０１内に位置するいずれの画素３１０にも制御信号が歪むことなく伝達されるようにできる。従って、制御信号の歪みによる駆動不良を効果的に防止できる。
【００６２】
また、連続する行ではバッファ回路３１１が同じ列に位置しないように配置すると共に、画素部３０１の全体にわたってバッファ回路３１１を分散配置することで、バッファ回路３１１が暗線に見えることを防止できる。
【００６３】
即ち、本発明の第３実施形態によれば、制御線ＣＬを介して供給される制御信号の歪みを防止しながらも、画質の低下が発生しないようにできる。
【００６４】
また、第３実施形態によるバッファ回路３１１の配置は一定のパターンで繰り返されるため、画素部３０１の大きさに関係なく、無限に拡張が可能である。従って、パネルが大型化しても画素部３０１の全体にわたって一定に制御信号の歪みを補正できる。
【００６５】
一方、図４〜図６において、バッファ回路１１１、２１１、３１１は画素１１０、２１０、３１０と重ならないように示したが、本発明はこれに限定されるものではない。即ち、バッファ回路１１１、２１１、３１１と画素１１０、２１０、３１０は互いに少なくとも一領域が重なるように配置されることができる。
【００６６】
例えば、画素１１０、２１０、３１０が、有機電界発光ダイオードＯＬＥＤと、これを駆動するための画素回路とで構成される場合、バッファ回路１１１、２１１、３１１は、画素回路と重ならないように自分の両側の隣接画素１１０、２１０、３１０の画素回路の間に配置されることができる。ただし、画素回路の上部に形成される有機電界発光ダイオードＯＬＥＤの少なくとも一領域はバッファ回路１１１、２１１、３１１の少なくとも一領域と重なるように配置され得る。
【００６７】
即ち、画素回路を構成するスイッチトランジスタ、ドライビングトランジスタ及びキャパシタは、バッファ回路１１１、２１１、３１１が位置する領域でバッファ回路１１１、２１１、３１１と重ならないように所定間隔だけシフトして配置されることができる。また、このような画素回路のシフト配置はバッファ回路１１１、２１１、３１１と隣接した画素１１０、２１０、３１０にのみ限られるのではない。例えば、画素部１０１、２０１、３０１の全体にバッファ回路１１１、２１１、３１１を基準に全ての画素回路がシフトして均一に配置されることができる。
【００６８】
ただし、有機電界発光ダイオードＯＬＥＤはバッファ回路１１１、２１１、３１１の挿入前と比較してシフトせず、その位置を維持するように配置されることができる。この場合、バッファ回路１１１、２１１、３１１の両側に配置される画素１１０、２１０、３１０の有機電界発光ダイオードＯＬＥＤはその一領域がバッファ回路１１１、２１１、３１１の一領域と重なるように位置し得る。
【００６９】
このとき、このような画素１１０、２１０、３１０及びバッファ回路１１１、２１１、３１１を含む画素部１０１、２０１、３０１が画素回路の反対方向に全面発光するようになれば、バッファ回路１１１、２１１、３１１が形成された部分が暗点又は暗線などに見える現象が発生しなくなる。即ち、画素部１０１、２０１、３０１内にバッファ回路１１１、２１１、３１１を挿入する場合、隣接画素１１０、２１０、３１０の有機電界発光ダイオードＯＬＥＤと一部重なるように挿入することで、画質の低下を防止できる。
【００７０】
前述した本発明の技術思想は画素構造が比較的に単純なデジタル駆動方式の表示装置などに有用に適用され得る。
【００７１】
以上説明したように、本発明の最も好ましい実施の形態などについて説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【図面の簡単な説明】
【００７２】
【図１】本発明を適用するための有機電界発光表示装置の一例を示すブロック図である。
【図２】本発明の画素部内に挿入されるバッファ回路の一例を示す回路図である。
【図３】図２に示したバッファ回路の一領域の断面を示す断面図である。
【図４】本発明の第１実施形態によって画素部内にバッファ回路を配置した平面図である。
【図５】本発明の第２実施形態によって画素部内にバッファ回路を配置した平面図である。
【図６】本発明の第３実施形態によって画素部内にバッファ回路を配置した平面図である。
【符号の説明】
【００７３】
１０，１０１，２０１，３０１；画素部
２０；走査駆動部
３０；データ駆動部
【図１】
0005192834.tif 000002
【図２】
0005192834.tif 000003
【図３】
0005192834.tif 000004
【図４】
0005192834.tif 000005
【図５】
0005192834.tif 000006
【図６】
0005192834.tif 000007