(57)【特許請求の範囲】
【請求項１】
電荷を検出するフローティング拡散領域と、
電荷を排出する、前記フローティング拡散領域と同じ導電型の接合領域と、
バーストリセットパルスであるリセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、
該ゲートの下部に配置された電位井戸と、
前記電位井戸と前記接合領域との間に形成され、基板に接続されたゲートを有する接合型電界効果トランジスタを形成する第１のタイプである第１の拡散領域及び第２のタイプである第２の拡散領域と、前記接合領域と共有される１つの接合領域とを有するピンド電位バリアと
を備え、前記電位井戸が、前記ゲートの下部の基板内に形成されたドーピング領域により実現されることを特徴とするリセットトランジスタ。
【請求項２】
前記電位井戸が、前記ゲートの下部の基板内において前記接合領域側に形成されることを特徴とする請求項１に記載のリセットトランジスタ。
【請求項３】
フォトダイオードと、
リセットトランジスタを備えるリセット素子と
を備え、
前記リセットトランジスタが、
電荷を検出するフローティング拡散領域と、
電荷を排出する、前記フローティング拡散領域と同じ導電型の接合領域と、
バーストリセットパルスであるリセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、
前記ゲートの下部に配置された電位井戸と、
前記電位井戸と前記接合領域との間に形成され、基板に接続されたゲートを有する接合型電界効果トランジスタを形成する第１のタイプである第１の拡散領域及び第２のタイプである第２の拡散領域と、前記接合領域と共有される１つの接合領域とを有するピンド電位バリアと
を備え、前記電位井戸が、前記ゲートの下部の基板内に形成されたドーピング領域により実現されることを特徴とするイメージセンサの画素。
【請求項４】
前記フローティング拡散領域の光生成電荷（ｐｈｏｔｏｇｅｎｅｒａｔｅｄ ｃｈａｒｇｅ）を増幅するソースフォロワートランジスタと、
該ソースフォロワートランジスタの出力を選択して画素出力に提供するアドレストランジスタと
を更に備えることを特徴とする請求項３に記載のイメージセンサの画素。
【請求項５】
フォトダイオードの光生成電荷（ｐｈｏｔｏｇｅｎｅｒａｔｅｄ ｃｈａｒｇｅ）を前記フローティング拡散領域に転送するトランスファートランジスタと、
前記フローティング拡散領域の電荷を増幅するソースフォロワートランジスタと、
該ソースフォロワートランジスタの出力を選択して画素出力に提供するアドレストランジスタと
を更に備えることを特徴とする請求項３に記載のイメージセンサの画素。
【請求項６】
共通のフローティング拡散領域に並列接続された複数のフォトダイオードと、
前記フローティング拡散領域をリセットするリセットトランジスタと
を備え、
前記リセットトランジスタが、
電荷を排出する、前記フローティング拡散領域と同じ導電型の接合領域と、
バーストリセットパルスであるリセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、
該ゲートの下部に配置された電位井戸と、
前記電位井戸と前記接合領域との間に形成され、基板に接続されたゲートを有する接合型電界効果トランジスタを形成する第１のタイプである第１の拡散領域及び第２のタイプである第２の拡散領域と、前記接合領域と共有される１つの接合領域とを有するピンド電位バリアと
を備え、前記電位井戸が、前記ゲートの下部の基板内に形成されたドーピング領域により実現されることを特徴とする共有されたフォトサイト画素。
【請求項７】
複数の前記フォトダイオードから前記フローティング拡散領域への電荷転送をそれぞれ制御する複数の電荷転送ゲートを更に備えることを特徴とする請求項６に記載の共有されたフォトサイト画素。
【請求項８】
前記電位井戸が、前記ゲートの下部の基板内において前記接合領域側に形成されることを特徴とする請求項６又は７に記載の共有されたフォトサイト画素。
【請求項９】
前記ピンド電位バリアが、前記フォトダイオードと実質的に同じピンド電位を有することを特徴とする請求項６に記載の共有されたフォトサイト画素。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い動的範囲ＤＲ及び良好な信号対雑音比ＳＮＲを発生させるために、電荷の井戸容量を高めることによって改善された性能を有する固体イメージセンサ、特に、ＣＭＯＳイメージセンサ画素に関する。
【背景技術】
【０００２】
近年のＣＭＯＳイメージセンサの一般的な画素は、１つのフォトダイオード、更に詳しくは、ピンドフォトダイオードと４つのトランジスタとから構成される。フォトダイオードは、電荷を検出するＦＤノード上に、適切な瞬間に、電荷転送トランジスタにより、後から転送されるフォトが発生した電荷を収集する。しかし、電荷の転送に先立ち、ＦＤノードは、リセットトランジスタにより、大体、ターミナルバイアス電圧Ｖｄｄの適切な基準電圧、又はそのレベルに近いバイアスにまずリセットされていなければならない。当該リセットは、ＦＤノードに現われる信号に正常に付加されるｋＴＣ雑音を発生させる。したがって、ＦＤノード上の電圧を２回、すなわち、１回目は、電荷転送前に、２回目は、電荷転送後に読み取ることが必要である。このような動作は、相関二重サンプリングＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）と呼ばれ、それは、フォトダイオードから転送された電荷により発生したノード電圧差のセンシングを許容する。ＦＤノードに接続されたゲート、Ｖｄｄに接続された１つの接合ノード、及びアドレストランジスタを経由して共通カラムセンスラインに接続されたもう１つの接合ノードを有するソースフォロワーＳＦトランジスタは、ＦＤノードの電圧センシングを実行する。このような理由から、標準ＣＭＯＳイメージセンサの各画素内において、４つのトランジスタを統合することが必要である。ピンドフォトダイオードを有する４Ｔ画素回路の例が、Ｌｅｅにより、米国特許第５，６２５，２１０号（発明の名称：「Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ  Ｉｎｔｅｇｒａｔｅｄ  ｗｉｔｈ  ａ  Ｐｉｎｎｅｄ  Ｐｈｏｔｏｄｉｏｄｅ」）に記載されている。
【０００３】
現在のＣＭＯＳセンサの設計において、いくつかのフォトダイオードに関する回路は、例えば、Ｇｕｉｄａｓｈによる米国特許第６，６５７，６６５Ｂ１号（発明の名称：「Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ  ｗｉｔｈ  Ｗｉｒｅｄ  Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎｓ  ａｎｄ  Ｓｈａｒｅｄ  Ａｍｐｌｉｆｉｅｒ」）に記載されている。その特許において、２重画素は、同じ回路を共有するセンサイメージアレイの隣接したロー（ｒｏｗ）に位置する２つのフォトダイオードで構成されている。当該共有するフォトダイオードの概念は、図1に示すように、フォトダイオード１つ当たり、ロー方向に２つの金属バスライン、又はカラム方向に２つの金属バスラインのみを有することができる。これは、元々、金属ラインの離隔及び幅が最小画素の大きさを決定するためであり、小型画素の設計には極めて有用である。この共有するフォトダイオード画素回路の動作は、回路１００の単純化した概略図を示す図1において容易に理解することができる。２つのフォトダイオード１０１、１０２は、それぞれ電荷転送トランジスタ１０３、１０４を介してＦＤ電荷検出ノード１１４に接続される。そのノードが、トランジスタ１０５によりＶｄｄノード１０８が示す電圧レベルにリセットされる。Ｖｄｄノード１０８は、Ｖｄｄカラムバスライン１１５に接続される。電荷転送トランジスタ１０３、１０４のゲートは、対応する水平バスライン１１０、１１１を介してバイアスされ、リセットトランジスタ１０５のゲートは、水平バスライン１０９を介してバイアスされる。電荷転送トランジスタ１０３のゲート制御信号Ｔｘ１は、水平バスライン１１０を介して伝達され、電荷転送トランジスタ１０４のゲート制御信号Ｔｘ２は、水平バスライン１１１を介して伝達される。また、リセットトランジスタ１０５のゲート制御信号Ｒｘは、水平バスライン１０９を介して伝達される。ＦＤ電荷検出ノード１１４は、そのノード上の電圧をセンスするソースフォロワートランジスタ１０６のゲートに接続される。ソースフォロワートランジスタ１０６のターミナルは、Ｖｄｄノード１０８にも接続され、Ｖｄｄカラムバスライン１１５に接続される。ソースフォロワートランジスタ１０６の出力は、アドレストランジスタ１０７を介して共通カラムセンスライン１１３に接続される。水平バスライン１１２は、アドレストランジスタ１０７のバイアスを制御する。アドレストランジスタ１０７のゲート制御信号Ｓｘは、水平バスライン１１２を介して伝達される。図1から分かるように、そこには垂直（カラム）ラインが２つのみ、つまり、Ｖｄｄカラムバスライン１１５及び共通カラムセンスライン１１３がある。そこには、フォトサイト１つ当たり２つのみの水平ラインもある。
【０００４】
４Ｔ画素から電荷転送トランジスタを除去して３Ｔ画素を得ることが可能であり、又は、図１に示すように、共有する画素から電荷転送トランジスタ１０３、１０４のうちの１つのみを除去し、残りの１つをそのまま置き、３Ｔ−４Ｔ共有する画素結合を得ることが可能である。しかし、３Ｔ画素においてリセット雑音を最小化するためにＣＤＳ手順を踏むことは不可能であり、本技術分野において公知となった他の技術を必要とすることになった。
【０００５】
ここで、４Ｔ画素の動作の理解を容易にするため、図２に、単純化した素子の断面図を示す。単純化した素子２００は、単一ピンドフォトダイオード２０５と、それに対応する電荷転送トランジスタ及びリセットトランジスタとを備える。ＳＦトランジスタ２０１及びアドレストランジスタ２０２は、それぞれに対応する回路のノードに対する接続を備えるように示されている。ＳＦトランジスタ２０１のターミナルは、ターミナルバス２３１に接続される。図２は、単純化した素子２００の電位図表２０６を備え、その電位図表２０６は、電荷リセットの間、単一ピンドフォトダイオード２０５からＦＤノード２０３へ、そして、最終的なＮ＋タイプの不純物でドープされた接合領域２０４への電荷転送の流れを例示する。画素は、酸化物２１０が満たされた画素分離トレンチ２０７が形成されたＰ型シリコン基板２１９に形成される。他の酸化物層２１８は、基板からリセットトランジスタのゲート２１２及び電荷転送トランジスタのゲート２１１を隔離する基板２１９の上部において成長する。電荷転送トランジスタ及びリセットトランジスタのゲート２１１、２１２は、要求されたバイアスをそれらに供給する各水平バスライン２１３、２１４に接続される。電荷転送トランジスタ及びリセットトランジスタのそれぞれのゲート制御信号Ｔｘ、Ｒｘは、水平バスライン２１３、２１４を介して伝達される。単一ピンドフォトダイオード２０５は、画素分離トレンチ２０７の側壁に沿ってＰ型基板に延長するＰ＋拡散部２０８及びＮ型拡散部２０９により基板２１９に構成される。当業者が熟知しているような、更に複雑なドープ形状を用いることも可能である。電荷転送トランジスタのゲート２１１は、単一ピンドフォトダイオード２０５をＦＤノード２０３に接続し、リセットトランジスタのゲート２１２が、ＦＤノード２０３を接合領域２０４に接続させる。
【０００６】
図２の単純化した素子２００の断面図の下部に位置する電位図表２０６から分かるように、その電位レベルが、上記に示す基板２１９に備えられた各素子に対応し、単一ピンドフォトダイオード２０５は、電荷転送トランジスタのゲート２１１がオフとなっている間、内部に信号電荷２２１を蓄積する電位井戸を形成する。ゲート２１１のオフ状態は、電位レベル２２２により電位図表２０６内に表示される。その井戸からのオーバーフロー電荷（ブルーミング電流）は、経路２３０を経由し、リセットトランジスタを介して接合領域２０４に直接流れる。電荷転送トランジスタがターンオンするとき、電荷転送トランジスタの下部の電位レベル２２２はレベル２２３に変わり、電荷２２１は、ＦＤノード２０３に流れる。ＦＤノード２０３に伝達された電荷を図面符号２２４で示す。電荷２２４は、ＦＤノード２０３の電位レベル２２５を新たな電位レベル２２６に変化させる。新たな電位レベル２２６は、ＳＦトランジスタ２０１によりセンスされる電圧信号を示す。適切なバイアス、すなわち、ゲート制御信号Ｓｘを、バスライン２１５を介してアドレストランジスタ２０２のゲートに印加するとき、アドレストランジスタ２０２はターンオンし、ＳＦトランジスタ２０１からの電圧信号が画素出力バス２１６に移送される。
【０００７】
リセットトランジスタのゲート２１２に接続されたバスライン２１４に単一リセットパルス２１７を印加することにより、画素がリセットされる。画素のリセットは、リセットトランジスタの下の電位レベル２２７を新たな電位レベル２２８に変え、その新たな電位レベル２２８は、信号電荷２２４が接合領域２０４に流れるように許容する。当該接合領域２０４が外部素子の電源により固定され、変わらないＶｄｄ電位レベル２２９にてバイアスされ、全ての電荷２２４が接合領域２０４に転送されるとき、ＦＤノード２０３は、本来のＦＤノード２０３の電位レベル２２５を回復する。そのＦＤノード２０３の電位レベル２２５が、ｋＴＣリセットの雑音のため、Ｖｄｄ電位レベル２２９とほぼ等しくなる。したがって、全ての電位レベル２２５、２２６をサンプリングするために、ＣＤＳ概念を用いることが好ましいが、なぜならば、光発生（ｐｈｏｔｏ  ｇｅｎｅｒａｔｅｄ）信号は、その２つのレベルの差であるからである。
【０００８】
単一ピンドフォトダイオード２０５に蓄積される電荷をＦＤノードに転送する過程において、単一ピンドフォトダイオード２０５に蓄積された電荷の一部がＦＤノードに伝達されなかった場合には、単一ピンドフォトダイオード２０５を介して入力されたイメージに対する情報の伝達に歪みが生じたり、雑音が増加する可能性がある。したがって、単一ピンドフォトダイオード２０５に蓄積された電荷はＦＤノードにほぼ全て伝達されることが好ましい。
【０００９】
電位図表２０６に示すように、ＦＤノードの電位の変動幅は、電源電圧Ｖｄｄにより決定される電位レベル２２９と、単一ピンドフォトダイオード２０５により決定される電位レベル２２０とによって決定される。ＦＤノードの電位の変動幅は、大きいほど好ましい。そのためには、単一ピンドフォトダイオード２０５により決定される電位レベル２２０を更に下げなければならない。しかし、単一ピンドフォトダイオード２０５により決定される電位レベル２２０を下げると、単一ピンドフォトダイオード２０５に保存できる電荷量が減少し、それにより、単一ピンドフォトダイオード２０５に入力される信号幅は減少し、かつ、信号対雑音比ＳＮＲの低減という問題が発生し得る。
【００１０】
すなわち、ＦＤノードの有することができる電位幅を大きくするためには、単一ピンドフォトダイオード２０５の電位レベルを下げなければならず、単一ピンドフォトダイオード２０５の電位レベルを下げれば、単一ピンドフォトダイオード２０５において十分な電荷が蓄積できなくなる。これを解決するためには、電源電圧Ｖｄｄを増加させれば良いが、この場合、イメージセンサの電力消費の増加という問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、小型画素及び高性能ＣＭＯＳイメージセンサアレイで使用することができる実質的な画素設計を提供することにある。
【課題を解決するための手段】
【００１２】
そこで、上記の目的を達成するための本発明によるリセットトランジスタは、 電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。
【００１３】
また、本発明によるイメージセンサの画素は、フォトダイオードと、リセットトランジスタを備えるリセット素子とを備え、前記リセットトランジスタが、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、前記ゲートの下部に統合された電位井戸とを備えることを特徴とする。
【００１４】
なお、本発明による共有されたフォトサイト画素は、フローティング拡散領域に並列接続されたフォトダイオードと、前記フローティング拡散領域をリセットするリセットトランジスタとを備え、前記リセットトランジスタが、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。
【００１５】
本発明によるリセットの概念においてＦＤ電荷検出ノードは、Ｖｄｄドレインバイアスレベルにリセットされず、その上のかなり高いレベルにリセットされる。本発明のリセットは、単一リセットパルスのみをリセットトランジスタゲートに印加するものではなく、Ｎ個（複数個）のバーストリセットパルスを印加することにより実行される。また、リセットトランジスタは、そのゲートの下部に電位井戸を備えるように修正することができる。つまり、リセットトランジスタのドレインはＶｄｄに直接接続されず、電位バリアを介して接続される。したがって、その修正は、ＦＤノードからの電荷がＶｄｄバイアスレベル上にポンプアップされるように許容し、リセット電圧レベルをＶｄｄより一層高くする。更に、本発明は、ｋＴＣ雑音を低減する電荷−ポンピングの概念を見せる。標準リセット（従来の技術によるリセット）は、電荷保存部を有する検出ノードの「等温」平衡と比較できるため、ｋＴＣ雑音を発生するのに対し、本発明に係る新しい電荷ポンピングリセットは、非常に少ない雑音を有する、保存部への「断熱（ａｄｉａｂａｔｉｃ）」電荷転送と比較し得る。それは、３Ｔ画素が用いられるとき、又は、共有された３Ｔ及び４Ｔ画素結合が、イメージセンサアレイにおいて用いられるとき、長所となる。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照して本発明の好ましい実施形態を更に詳細に説明する。
【００１７】
図３は、本発明の実施形態に係る単純化した素子３００の断面図を示す。その単純化した素子３００は、単一ピンドフォトダイオード３０５と、それに対応する電荷転送トランジスタ及びリセットトランジスタとを備える。ＳＦトランジスタ３０１及びアドレストランジスタ３０２は、対応する回路ノードに対するその接続を含み、概略的に図示する。ＳＦトランジスタ３０１のＮ＋タイプの不純物でドープされた接合領域３０４が、電源電圧Ｖｄｄを供給するためのバスライン３３１に接続される。単純化した素子３００は、その構造の電位図表３０６も備えており、その電位図表３０６は、電荷リセットの間、単一ピンドフォトダイオード３０５からＦＤノード３０３へ、そして、最終的な接合領域３０４への電荷転送フローを例示している。画素は、Ｐ型シリコン基板３１９にＳＴＩ（Ｓｈａｌｌｏ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法によって構成されたトレンチ３０７を介して隔離される。トレンチ３０７は、酸化物３１０で満たされる。また、他の酸化物層３１８は、電荷転送トランジスタのゲート３１１及びリセットトランジスタのゲート３１２を基板３１９から隔離させた基板３１９上で成長する。電荷転送トランジスタのゲート３１１及びリセットトランジスタのゲート３１２は、各水平バスライン３１３、３１４に接続され、その要求されたバイアスを当該水平バスライン３１１、３１２に供給する。電荷転送トランジスタ及びリセットトランジスタのそれぞれのゲート制御信号Ｔｘ、Ｒｘは、水平バスライン３１３、３１４を介してそれぞれ伝達される。単一ピンドフォトダイオード３０５は、トレンチ３０７の側壁に沿ってＰ型基板に延長するＰ＋拡散部３０８及びＮ型拡散部３０９により基板３１９に構成される。ゲート３１１を有する電荷転送トランジスタは、単一ピンドフォトダイオード３０５をＦＤノード３０３に接続させ、ゲート３１２を有するリセットトランジスタは、ＦＤノード３０３をＰ＋拡散部３３４及びＮ型拡散部３３５によって形成されたピンドドレイン電位バリアを介して接合領域３０４に接続させる。そのピンドドレイン電位バリアは、本来、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）トランジスタであり、ＪＦＥＴトランジスタは、ゲートが基板に接続され、１つの接合ノードは仮想であり、もう１つの接合ノードはリセットトランジスタターミナルとともに合わせられる。リセットトランジスタは、そのゲート３１２の下部の一部に位置するＮ型注入部３３６（ドーピング領域）を更に備え、ここに電位井戸を形成する。電位井戸は、リセットトランジスタのゲート３１２の下部領域の基板３１９内において上記接合領域３０４側に形成される。ＪＦＥＴ（ドレインバリア領域）及び単一ピンドフォトダイオード３０５は、製造シーケンスの間、同時に形成することができ、電位レベル３２０、３３３は同一になり得る。
【００１８】
同図の単純化した素子３００の下部に位置する電位図表３０６を示した図から分かるとおり、電位レベルは、上記に示す基板３１９上に形成されている各素子に対応し、単一ピンドフォトダイオード３０５は、電荷転送トランジスタのゲート３１１がオフになっている間、内部に信号電荷３２１を蓄積する電位レベル３２０を形成する。電荷転送トランジスタのゲート３１１のオフ状態は、電位レベル３２２により電位図表３０６に表示される。電位レベル３２０を有するピンドフォトダイオード井戸からのオーバーフロー電荷（ブルーミング電流）は、経路３３０を経由してリセットトランジスタを介して接合領域３０４に直接流れる。電荷転送トランジスタのゲート３１１がターンオンするとき、電荷転送トランジスタのゲート３１１の下部の電位レベル３２２は、電位レベル３２３に変化し、電荷３２１は、Ｎ型不純物がドープされたＦＤノード３０３に流れる。ＦＤノード３０３に伝達された電荷は図面符号３２４で示す。それにより、ＦＤノード３０３の下部の電位レベル３２５が新たな電位レベル３２６に変わる。新たな電位レベル３２６は、ＳＦトランジスタ３０１によりセンスされる電圧信号を示す。適切なバイアスをバスライン３１５を介してアドレストランジスタ３０２のゲートに印加するとき、アドレストランジスタ３０２はターンオンし、ＳＦトランジスタ３０１からの電圧信号が画素出力バスライン３１６に転送される。
【００１９】
本発明に係る新しい画素が、従来の方法に係る画素とは異なるようリセットされる。それは、新しい画素がリセットトランジスタのゲート３１２にゲート制御信号Ｒｘを転送するバスライン３１４にリセットパルス３１７のバーストを印加することによってリセットされる。リセットパルス３１７のバーストは、リセットトランジスタのゲート３１２の下部の電位レベル３２７を新たなレベル３２８に周期的に変化させ、かつ、その反対にも変化させる。その処理は、適切なＮ型注入部３３６をリセットトランジスタのゲート３１２の下部に設けることによって、信号電荷３２４の一部が、そこに形成された電位井戸３３２に流れるようにする。その電位井戸３３２は満たされ、その電位井戸３３２の電位レベルは、ネガティブリセットパルス転移の間、ドレインバリア電位レベル３３３上まで上昇する。これは、リセットトランジスタのゲート３１２の下部の電位井戸３３２の電荷がターミナルバリアを越えて電位レベル３２９にある接合領域３０４に流れるようにする。このような処理の十分な繰り返しは、以前供給された信号電荷のＦＤノード３０３を空にし、ＦＤノード３０３の電位レベルをほぼ元の電位レベル３２５に戻るようにする。接合領域３０４が本来のＶｄｄレベル３２９でバイアスされるため、ＦＤノード３０３は、リセットパルスの振幅及びリセットゲート井戸の深さが適切に選択されるとき、そのＶｄｄレベル３２９以上にリセットできることが、図表３０６から明確に分かる。
【００２０】
電位図表３０６から明らかなように、ＦＤ電圧スイングは、更に高くなり得、また、バイアスレベル３２９により高い側で制限され得ない。低い側が空いている電位レベル３２０（例えば、空いているピンドフォトダイオード電位レベル）により制限される。しかし、電位レベル３２０は、以前の場合と比較してかなり増加することができる。結果的に、ＦＤノード３０３の電圧スイング及び電荷保存容量を増加することができ、イメージセンサの電力消費、又はシリコンチップ領域に対する大きな不利益もなく、画素の性能が大きく改善される。
【００２１】
バースト-リセット概念は、低いリセット雑音とは異なった長所を有する。
【００２２】
図４は、ｋＴＣ雑音を減少させる「断熱（ａｄｉａｂａｔｉｃ）」リセット対応の回路モデルを単純化させた電位図表である。同図から分かるように、電位レベル４２８から電位レベル４２７までの電荷ポンピング動作及び電位図表は、リセットトランジスタ井戸４３２を表示し、他の少ないキャパシタンスＣＷ４０２にスイッチ４０３を介して接続されてフローティング拡散キャパシタンスＣｆｄ４０１で構成される単純な回路モデルにより表示することができる。本発明から分かるように、この回路構成のフローティング拡散キャパシタンスＣｆｄ４０１に示されるリセット雑音は、スイッチ４０３の開閉を繰り返した後、次の公式で簡単に表わすことができる。すなわち、
【００２３】
【数１】
0005276798.tif 000002
【００２４】
図５は、正常なｋＴＣ雑音を示す標準「等温（ｉｓｏｔｈｅｒｍａｌ）」リセットを単純化した概略図である。同図に示すように、電圧源に対するＣｆｄリセットの場合は、リセット雑音は、次のように表わされる。すなわち、
【００２５】
【数２】
0005276798.tif 000003
【００２６】
雑音公式のこうした違いは、熱の転送と同様、最もよく理解することができる。電圧源に対するリセットの場合は、無限の電荷保存部から電荷が供給される。これは、無限の熱保存部を有する等温処理と同様に行うことができる。少ないキャパシタに対するリセットの場合は、その回路の電荷は無限の電荷保存部から隔離された準定数（ｑｕａｓｉ  ｃｏｎｓｔａｎｔ）であって、断熱処理と類似している。式１のＣＷキャパシタをＣｆｄキャパシタより極めて少なくすることにより、ｋＴＣ雑音の減少を更に期待することができる。一方では、ＣＷキャパシタが無限になった場合、その公式は期待されるように、電圧源に対するリセットの標準ケースに戻る。
【００２７】
このようなｋＴＣ雑音の改善点は、３Ｔ画素センサ、又は以前に言及したように、図４、図５に説明した３Ｔ及び４Ｔ画素であって、ロー共有の画素との統合において、その価値がある。
【００２８】
図４及び図５において説明した本発明の実施形態は、ピンドフォトダイオード及び電荷転送トランジスタを備えていない。この実施形態において、信号がＦＤノード３０３上に直接集積される。集積及び読み取り後、ＦＤノード３０３は、前記説明した電荷−ポンピングの概念によりＶｄｄレベル３２９以上にリセットされる。電荷ポンピングリセットがｋＴＣリセット雑音を発生させないため、その信号を１回のみ読み取ってＣＤＳ動作を除去することが可能である。ＦＤノード３０３を、ｋＴＣ雑音の発生を有するＶｄｄレベル３２９で先にリセットすることが有利であり、その後、電荷は、その処理が以前の画素信号のメモリを有することなく、同じ方法で常時開示することを確定するために、より高いレベルでそれをポンピングさせる。これは、本開示において更に詳しく説明することはないが、なぜならば、この概念が本技術分野において公知となっているためである。
【００２９】
本発明では、より高いＤＲ及び良好なＳＮＲを発生させ、ＦＤノード上においてより高い電圧スイング及び井戸容量を有する新たな画素の実施形態を説明したが、それは、バーストリセットを用いることによって、そして、特定の電位井戸をリセットトランジスタ、及び隣接したＪＦＥＴドレイン電位バリアで統合することによって実行され、このような改善点及び新たな内容は、例示するためのもので、制限するものではなく、当業者が、前記教示に基づき、修正及び変更を加えることができる。したがって、そのような変化が、添付された請求項に限定されているように、本発明の範囲及び概念内にある、開示された本発明の特定の実施形態からなされ得るものと理解される。
【００３０】
本発明は、リセットトランジスタのゲートに印加された単一リセットパルスの代わりに、リセットパルスのバーストを用いる。これは、ＦＤ電荷検出ノードをＶｄｄバイアスレベルより更に高いレベルでリセットするように許容し、フォトダイオードの電荷保存容量をＦＤ電圧スイッチの増加とともに増加させる。これは、特定の電位井戸をリセットトランジスタのゲートの下に統合してリセットトランジスタとＶｄｄ ｎ＋ノードとの間に特定のピンド電位バリアを統合することによって可能となる。本発明の結果により、大きな電荷保存容量、高いＤＲ、及び大きなＳＮ比を有し、超小型の画素を有するＣＭＯＳセンサアレイを製造することが可能である。
【図面の簡単な説明】
【００３１】
【図１】４つのトランジスタ（４Ｔ）画素の原理により動作し、１回路当たり２つのピンドフォトダイオードを有する従来の技術のロー共有する画素回路の単純化された概略図を示した図である。
【図２】蓄積された信号電荷のフローチャート及び電位図表を含む従来の技術による画素を簡単に示した概略図と、ピンドフォトダイオード、電荷転送トランジスタ、及びリセットトランジスタの断面図を示した図である。
【図３】本発明の実施形態に係る蓄積された信号電荷のフローチャート及び電位図表を含む画素を簡単に示した概略図と、ピンドフォトダイオード、電荷転送トランジスタ、リセットトランジスタ、及びターミナル電位バリアの断面図を示した図である。
【図４】本発明の実施形態に係るｋＴＣ雑音を低減する「断熱」リセットに対応する回路モデルを単純化した電位図表を示した図である。
【図５】本発明の実施形態に係る正常なｋＴＣ雑音を示す標準「等温」リセットを単純化した概略図を示した図である。
【図１】
0005276798.tif 000004
【図２】
0005276798.tif 000005
【図３】
0005276798.tif 000006
【図４】
0005276798.tif 000007
【図５】
0005276798.tif 000008