(57)【特許請求の範囲】
【請求項１】
走査ラインごとに配列された複数の行電極とこの行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成したプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しない、のいずれかとなるプラズマディスプレイパネルの駆動方法であって、
或るサブフィールドにおいて或る放電セルで書き込み放電を発生させた場合、前記或るサブフィールドに後続するサブフィールドにおいて、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生する場合には前記或る放電セルで書き込み放電を発生させ、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生しない場合には前記或る放電セルで書き込み放電を発生させず、前記或る放電セルの１ライン前の放電セルと前記或る放電セルとは同一の前記列電極上にあり、
前記サブフィールド群以外では、前記維持期間で発光する放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光しない放電セルに対して書き込み放電を発生させない、あるいは、前記維持期間で発光しない放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光する放電セルに対して書き込み放電を発生させないことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
走査ラインごとに配列された複数の行電極とこの行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成したプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しない、のいずれかとなるプラズマディスプレイパネルの駆動方法であって、
或るサブフィールドにおいて、或る放電セルで書き込み放電を発生させ前記或る放電セルの１ライン前の放電セルで書き込み放電を発生させなかった場合、前記或るサブフィールドに後続するサブフィールドにおいて、前記或る放電セルで書き込み放電を発生させ、前記或る放電セルの１ライン前の放電セルと前記或る放電セルとは同一の前記列電極上にあり、
前記サブフィールド群以外では、前記維持期間で発光する放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光しない放電セルに対して書き込み放電を発生させない、あるいは、前記維持期間で発光しない放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光する放電セルに対して書き込み放電を発生させないことを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動方法に関するものである。
【０００２】
【従来の技術】
従来、３電極面放電型プラズマディスプレイパネルを駆動する方法としては、１フィールドを複数のサブフィールド（以降ＳＦという）に分割し、さらにそれぞれのＳＦを、全放電セルを初期化する「初期化期間」と、発光させるべきセルに情報を書き込む「書き込み期間」と情報を書き込んだセルを発光させる「発光期間」と、発光期間に蓄積された電荷を中和する「消去期間」とを分離して駆動する、いわゆる「アドレス／維持放電分離型方式」が特開平７−２７１３２５号公報等において知られている。
【０００３】
上記の駆動方法では各々のＳＦにおいて発光させるセルを選択するためのデータパルスを列電極に印加しなければならないため、列電極の駆動に要する電力が大きくなってしまうという課題があった。
【０００４】
この課題を解決するための駆動方法が、特開２０００−２２７７７８号公報に示されている。この駆動方法について簡単に説明する。
【０００５】
まず１フィールド期間の先頭において全放電セルを発光可能な状態に設定しておく。１フィールドの最後尾にしか消去期間がないため、発光可能な状態は複数のＳＦにわたって維持される。この状態は書き込み放電を発生させることによって解除される（このような書き込みを、以降では負論理書き込みと呼ぶ）。したがって、１フィールド期間の先頭から書き込み放電が行なわれるまでの全ての維持期間において発光する。
【０００６】
図１４は１フィールドを８つのＳＦに分割した場合のシーケンスを示している。例えば６ＳＦで書き込みを行なった場合は、１〜５ＳＦの維持期間に発光する。したがって実際に書き込みを行なうのは１フィールドに１回であるので列電極の駆動に要する電力を削減することが出来る。この逆の駆動方法も考えられる。
【０００７】
まず１フィールド期間の先頭において全放電セルを発光不可能な状態に設定しておく。１フィールドの最後尾にしか消去期間がないため、発光不可能な状態は複数のＳＦにわたって維持される。この状態は書き込み放電を発生させることによって発光可能な状態に変更される（このような書き込みを、以降では正論理書き込みと呼ぶ）。したがって、１フィールド期間の先頭から書き込み放電が行なわれるまでの維持期間においては発光せず、書き込み放電が行なわれて以降の全ての維持期間で発光する。
【０００８】
図１５は図１４と同様に１フィールド期間を８つのＳＦに分割した場合のシーケンスを示す。例えば３ＳＦで書き込みを行なった場合は、３〜８ＳＦの維持期間で発光する。やはり書き込みを行なうのは１フィールドに１回であるので列電極の駆動に要する電力を削減することが出来る。
【０００９】
【発明が解決しようとする課題】
近年ディスプレイの高精細化が進み、これに伴う列電極間容量の増大によって列電極の充放電による電力消費が増大する傾向にある。この充放電電力を低減することがディスプレイの低消費電力化に必要であり、また充放電電力を低減することにより列電極駆動素子には小型でかつ安価なものを使用することができる。
【００１０】
すなわち、１フィールド内に１回しか書き込みを行なわず、列電極駆動電力を削減できる駆動方法を上記に説明したが、上述のように高精細化に伴い今後さらなるデータ電力の削減が必要となってきている。
【００１１】
一方、上記従来の駆動方法では、１フィールドに１回しか書き込みを行なわないので、アドレス不良（データパルスを印加しても、印加時間内に書き込み放電が発生しない現象）が発生した場合に画質の劣化が非常に大きい。そこで、アドレス不良が発生した場合にも画質の劣化を小さく抑えるために１度書き込みを行なった放電セルに、次サブフィールドで再度書き込みを行なう駆動方法も提案されているが、この場合は列電極の駆動電力が大きくなってしまうという課題がある。
【００１２】
本発明はこのような現状に鑑みなされたもので、アドレス不良が発生しても画質の劣化を抑え、かつ駆動電力の増加を抑制可能な駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明のプラズマディスプレイパネルの駆動方法は、走査ラインごとに配列された複数の行電極とこの行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成したプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しない、のいずれかとなるプラズマディスプレイパネルの駆動方法であって、或るサブフィールドにおいて或る放電セルで書き込み放電を発生させた場合、前記或るサブフィールドに後続するサブフィールドにおいて、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生する場合には前記或る放電セルで書き込み放電を発生させ、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生しない場合には前記或る放電セルで書き込み放電を発生させず、前記或る放電セルの１ライン前の放電セルと前記或る放電セルとは同一の前記列電極上にあり、前記サブフィールド群以外では、前記維持期間で発光する放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光しない放電セルに対して書き込み放電を発生させない、あるいは、前記維持期間で発光しない放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光する放電セルに対して書き込み放電を発生させないものである。
【００１４】
【発明の実施の形態】
すなわち、本発明の請求項１に記載のプラズマディスプレイパネルの駆動方法は、走査ラインごとに配列された複数の行電極とこの行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成したプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しない、のいずれかとなるプラズマディスプレイパネルの駆動方法であって、或るサブフィールドにおいて或る放電セルで書き込み放電を発生させた場合、前記或るサブフィールドに後続するサブフィールドにおいて、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生する場合には前記或る放電セルで書き込み放電を発生させ、前記或る放電セルの１ライン前の放電セルで書き込み放電が発生しない場合には前記或る放電セルで書き込み放電を発生させず、前記或る放電セルの１ライン前の放電セルと前記或る放電セルとは同一の前記列電極上にあり、前記サブフィールド群以外では、前記維持期間で発光する放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光しない放電セルに対して書き込み放電を発生させない、あるいは、前記維持期間で発光しない放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光する放電セルに対して書き込み放電を発生させない駆動方法であるので、本来書き込みが不要であるが、アドレス不良が発生しやすい部分に複数回の書き込みを行なうことによりアドレス不良を目立たなくしたり、表示画像により列電極駆動電力を減少せしめることが可能な場合には列電極にデータパルスを印加することが可能である。
【００１６】
従来ＳＦ群のうちのいずれか１のＳＦでのみ書き込みを行なうという駆動方法では、アドレス不良が発生した場合に著しく画質を劣化させていた。データパルスを複数のＳＦで印加することによりアドレス不良による画質の劣化を抑えることが出来るが、これを単純に行なうと列電極駆動電力が増加してしまう。
【００１７】
これに対し、表示される画像からアドレス不良が発生する確率の高い部分を検出し、この部分だけを選択してデータパルスを複数のＳＦで印加することが出来るので、列電極駆動電力増加とアドレス不良による画質劣化とを同時に抑制することが可能である。
【００１８】
また、書き込みを行なう必要がないサブフィールドにおいて列電極にパルスを印加することにより、列電極を充放電する回数が減少して列電極駆動電力が減少する場合があるが、本発明では、このような個所のみを検出して列電極にパルスを印加し、列電極駆動電力を減少させることが可能である。
【００１９】
また、列電極駆動電力を増加させずにデータパルスを複数回印加できるのでアドレス不良による画質の劣化を低減できる。
【００２５】
また、本発明の請求項２に記載のプラズマディスプレイパネルの駆動方法は、走査ラインごとに配列された複数の行電極とこの行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成したプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しない、のいずれかとなるプラズマディスプレイパネルの駆動方法であって、或るサブフィールドにおいて、或る放電セルで書き込み放電を発生させ前記或る放電セルの１ライン前の放電セルで書き込み放電を発生させなかった場合、前記或るサブフィールドに後続するサブフィールドにおいて、前記或る放電セルで書き込み放電を発生させ、前記或る放電セルの１ライン前の放電セルと前記或る放電セルとは同一の前記列電極上にあり、前記サブフィールド群以外では、前記維持期間で発光する放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光しない放電セルに対して書き込み放電を発生させない、あるいは、前記維持期間で発光しない放電セルに対して書き込み放電を発生させるとともに前記維持期間で発光する放電セルに対して書き込み放電を発生させない駆動方法であるので、一般的にアドレス不良が発生しやすいといわれる部分のみに複数回の書き込みを行なうので、列電極駆動電力の増加を最小限に抑えつつアドレス不良による画質の劣化を抑えることが出来る。
【００３２】
（実施の形態１）
以下、本発明の実施の形態１による駆動方法について説明する。
【００３３】
ここでは１フィールドを８つのＳＦに分割し、１フィールド期間の先頭において全放電セルを発光しない状態に設定し、その後いずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、それ以降全てのＳＦにおいて発光するという駆動方法を行なう場合について説明する。
【００３４】
なお、重み付けは以下のように設定する。
１ＳＦ＝８０
２ＳＦ＝６２
３ＳＦ＝４５
４ＳＦ＝３１
５ＳＦ＝２０
６ＳＦ＝１１
７ＳＦ＝５
８ＳＦ＝１
この場合、表示可能な輝度は以下の９通りとなる。
【００３５】
１ＳＦで書き込みを行なった場合、１ＳＦ〜８ＳＦで発光するので、２５５となる。２ＳＦで書き込みを行なった場合、２ＳＦ〜８ＳＦで発光するので、１７５となる。３ＳＦで書き込みを行なった場合、３ＳＦ〜８ＳＦで発光するので、１１３となる。４ＳＦで書き込みを行なった場合、４ＳＦ〜８ＳＦで発光するので、６８となる。５ＳＦで書き込みを行なった場合、５ＳＦ〜８ＳＦで発光するので、３７となる。６ＳＦで書き込みを行なった場合、６ＳＦ〜８ＳＦで発光するので、１７となる。７ＳＦで書き込みを行なった場合、７ＳＦ〜８ＳＦで発光するので、６となる。８ＳＦで書き込みを行なった場合、８ＳＦのみ発光するので、１となる。書き込みを行なわなかった場合、発光しないので、０となる。
【００３６】
まず、本発明によって列電極駆動電力が削減される原理について説明する。
【００３７】
プラズマディスプレイパネル上の各セルに図１（ａ）のようなパターンを表示する場合を考える。このとき、従来は７ＳＦで図１（ｂ）の様に書き込みを行ない、８ＳＦで図１（ｃ）の様に書き込みを行なっていた。図中白い四角で示したセルが書き込みを行なうセル、黒い四角で示したセルが書き込みを行なわないセルである。また、黒い四角の中に白抜きでｘと記したセルは７ＳＦで書き込みを行なったので８ＳＦでは書き込みを行なわなくとも発光するセルを示している。書き込みは上から下へ１ラインずつ順次行なうものとする。
【００３８】
図１の３列のセルを駆動する３本の列電極の８ＳＦにおける挙動を考察すると、左の列電極に印加される電圧がＬＨＬＨＬ（Ｌは低電圧、Ｈは高電圧）と変化しているので、２回の充放電を行なっていることがわかる。同様に中央は３回、右は２回である。
【００３９】
ここで、白抜きでｘと示したセルは書き込みの有無にかかわらず発光するので、書き込みを行なっても表示される画像に影響は無い。これらのセルにも書き込みを行なう場合は、７ＳＦで図２（ｂ）の様に書き込みを行ない、８ＳＦで図２（ｃ）の様に書き込みを行なう。この場合に図２の３列のセルを駆動する３本の列電極の８ＳＦにおける挙動を考察すると、全ての列電極は１回の充放電しか行なっていないことがわかる。列電極駆動電力は充放電回数のみによって決定されるので、列電極駆動電力が削減されていることになる。なお、図２（ａ）にはプラズマディスプレイパネル上の各セルで表示する輝度レベルのパターンを示している。
【００４０】
前述のように、列電極駆動電力は、列電極を充放電する回数のみによって決定される。例えば、１つのセルだけに書き込みを行なっても、１０個のセルに連続して書き込みを行なっても、充放電回数が同数であれば列電極駆動電力はほぼ等しい。従って、あるＳＦにおいて、書き込みを行なわなければならないセルがあり、その次のセルが書き込みの有無にかかわらず発光するセルである場合にはこのセルにも書き込みを行なう方がよい。なぜなら列電極駆動電力が減少することはあっても増加することは無く、複数回書き込むことによってアドレス不良による画質の劣化をも抑えることが出来るからである。
【００４１】
図３は本発明のプラズマディスプレイパネルの駆動方法を実施するための回路ブロックを示す図である。
【００４２】
図３において、３０１はアナログ入力信号である。１ラインずつ順次データが入力されるとする。３０２はアナログ信号をデジタル信号に変換するためのＡＤ変換回路である。ここでは８ビットで説明する。入力信号がデジタルの場合はこれを省略することが出来る。
【００４３】
３０３は階調性を補正やインターレース信号が入力された場合にプログレッシブに変換する画像処理回路である。プラズマディスプレイパネルが前述のように９通り（２５５、１７５、１１３、６８、３７、１７、６、１、０）の輝度しか表示できないので、この回路からの出力値も９通り（２５５、１７５、１１３、６８、３７、１７、６、１、０）にする必要がある。この際発生する階調性の劣化をディザ処理や、誤差拡散処理により補正する。
【００４４】
３０４は画像処理回路３０３で処理されたデジタル画像信号を、点灯させるＳＦを示すデータに変換するＳＦテーブル変換回路であり、詳しくは後に述べる。３０５は本発明の特徴であるアドレス拡張回路であり、詳しくは後に述べる。
【００４５】
３０６はＳＦ毎にデータを出力するためにデータを時間方向に並べ替える時間軸変換回路である。３０７はフィールドメモリであり、一方に書き込む間に他方から読み出す。これを１フィールド期間毎に反転する。時間軸変換回路とフィールドメモリを組み合わせることによってＳＦ毎のデータを列電極駆動回路に送信する。
【００４６】
３０８はＳＦ毎の画像データに対応したデータパルスをプラズマディスプレイパネル３０９に印加する列電極駆動回路、３１０は行電極を駆動する行電極駆動回路、３１１は各駆動回路の動作タイミングを生成するタイミング発生回路である。
【００４７】
まず、ＳＦテーブル変換回路３０４について説明する。この回路では図４に示すように入力画像データを発光ＳＦを示す数値に変換する。図中では変換後の値を２進数で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが８ＳＦを表し、ビットが０のときはデータパルスを印加せず、１のときに印加するということを表している。
【００４８】
また発光パターンの欄では、黒丸で示したＳＦにおいて書き込みを行なった場合に発光するＳＦを網掛けで示した。表示される輝度は、発光するＳＦの重みを全て合計したものである。
【００４９】
例えば入力値が６８であった場合には、４ＳＦのみで書き込みを行なうので、０００１００００という値に変換され、このとき４〜８ＳＦまでが発光するので表示される輝度は６８となっている。
【００５０】
次に本発明の特徴であるアドレス拡張回路３０５について説明する。プラズマディスプレイパネル上に、図５（ａ）に示すようなパターンが表示される場合を考える。
【００５１】
この場合の書き込みの有無（黒丸は書き込みあり、×は書き込み無し）および発光するセル（網掛けのセル）をＳＦ毎に示したものが図５（ｂ）である。３ＳＦ、５ＳＦ、８ＳＦには、直上の画素に書き込みが行なわれていて、かつ、書き込みを行なわなくても発光するというセルが存在する。このようなセルには図５（ｃ）に示したように書き込みを行なう。図５（ｃ）で白丸で示したセルが、本発明の処理により新たに書き込みを行なうことになったセルである。これにより処理前には３ＳＦでは２回の充放電があったものが１回となっているので列電極駆動電力が削減されている。
【００５２】
以上の信号処理を行なうのがアドレス拡張回路であり、例えば図６のような構成で実現できる。
【００５３】
入力はテーブル変換回路３０４から出力された８ビットである。８ビット中１ビットだけが１である。この信号を２系統に分離し、１系統はビット拡張回路を通る。ここで、１となっているビット以下を全て１に変更する。これと、１ライン前の出力の値とでＡＮＤをとり、さらにこの値と入力値のＯＲを取ったものが出力となる。これにより、１ライン前のセルで書き込みが行なわれ、かつ書き込みを行なわなくても発光するセルだけを選択して書き込みを行なうことが出来る。
【００５４】
以上の処理により、列電極駆動電力を減少させることが可能である。実験では自然画において約４０％ほど電力を削減することが出来た。また、セルによっては書き込みを複数回行なっているので、アドレス不良の発生を大幅に抑制することが可能である。
【００５５】
なお、本実施の形態では入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みも上から下へ１ラインずつ順次書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。
【００５６】
すなわち、入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ラインずつ順次書き込みを行なう場合でも、本発明の実施の形態により列電極の充放電回数を削減できるため消費電力を低減できる。
【００５７】
また、入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは上から下へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００５８】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００５９】
入力信号が１ライン置きに入力される場合は、画像処理回路３０３により１ラインずつ順次入力される形式に変換することにより上述の構成を用いて電力を削減することが可能である。
【００６０】
（実施の形態２）
次に、本発明の実施の形態２について説明する。ここでは１フィールドを８つのＳＦに分割し、１フィールド期間の先頭において全放電セルを発光する状態に設定し、その後いずれか１のＳＦにおいてデータパルスを印加して書き込みを行なうまで発光し、それ以降全てのＳＦにおいて発光しないという駆動方法を行なう場合について説明する。
【００６１】
なお、重み付けは以下のように設定する。
１ＳＦ＝１
２ＳＦ＝５
３ＳＦ＝１１
４ＳＦ＝２０
５ＳＦ＝３１
６ＳＦ＝４５
７ＳＦ＝６２
８ＳＦ＝８０
この場合、表示可能な輝度は以下の９通りとなる。
【００６２】
１ＳＦで書き込みを行なった場合、発光しないので、０となる。２ＳＦで書き込みを行なった場合、１ＳＦのみ発光するので、１となる。３ＳＦで書き込みを行なった場合、１ＳＦ〜２ＳＦで発光するので、６となる。４ＳＦで書き込みを行なった場合、１ＳＦ〜３ＳＦで発光するので、１７となる。５ＳＦで書き込みを行なった場合、１ＳＦ〜４ＳＦで発光するので、３７となる。６ＳＦで書き込みを行なった場合、１ＳＦ〜５ＳＦで発光するので、６８となる。７ＳＦで書き込みを行なった場合、１ＳＦ〜６ＳＦで発光するので、１１３となる。８ＳＦで書き込みを行なった場合、１ＳＦ〜７ＳＦで発光するので、１７５となる。書き込みを行なわなかった場合、１ＳＦ〜８ＳＦで発光するので、２５５となる。
【００６３】
列電極駆動電力が削減される原理については実施の形態１で説明したので省略する。また、本実施の形態のプラズマディスプレイパネルの駆動方法を実施するための回路ブロックも実施の形態１と同一である。
【００６４】
ＳＦテーブル変換回路について説明する。この回路では図７に示すように入力画像データを発光ＳＦを示す数値に変換する。図中では変換後の値を２進数で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが８ＳＦを表し、ビットが０のときはデータパルスを印加せず、１のときに印加するということを表している。
【００６５】
また発光パターンの欄では、黒丸で示したＳＦにおいて書き込みを行なった場合に発光するＳＦを網掛けで示した。表示される輝度は、発光するＳＦの重みを全て合計したものである。例えば入力値が１７であった場合には、４ＳＦのみで書き込みを行なうので、０００１００００という値に変換され、このとき１〜３ＳＦまでが発光するので表示される輝度は１７となっている。
【００６６】
アドレス拡張回路については実施の形態１と同一の構成で実現可能である。
【００６７】
以上の処理により、実施の形態１と同様に列電極駆動電力を減少させることが可能である。また、セルによっては書き込みを複数回行なっているので、アドレス不良の発生を大幅に抑制することが可能である。
【００６８】
なお、本実施の形態では入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みも上から下へ１ラインずつ順次書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。
【００６９】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ラインずつ順次書き込みを行なう場合でも、本発明の実施の形態により列電極の充放電回数を削減できるため消費電力を低減できる。
【００７０】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは上から下へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００７１】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００７２】
入力信号が１ライン置きに入力される場合は、画像処理回路により１ラインずつ順次入力される形式に変換することにより上述の構成を用いて電力を削減することが可能である。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３について説明する。ここでは１フィールドを１２のＳＦに分割し、このうち１フィールド期間の先頭から連続した７つのＳＦをＳＦ群とし、ＳＦ群の先頭において全放電セルを発光しない状態に設定し、その後ＳＦ群内のいずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、ＳＦ群内のそれ以降全てのＳＦにおいて発光し、ＳＦ群に属さないＳＦでは書き込みを行なったＳＦのみが発光し、書き込みを行なわなかったＳＦは発光しないという駆動方法を行なう場合について説明する。
【００７４】
なお、重み付けは以下のように設定する。
１ＳＦ＝３２
２ＳＦ＝３２
３ＳＦ＝３２
４ＳＦ＝３２
５ＳＦ＝３２
６ＳＦ＝３２
７ＳＦ＝３２
８ＳＦ＝１６
９ＳＦ＝８
１０ＳＦ＝４
１１ＳＦ＝２
１２ＳＦ＝１
この場合、表示可能な輝度は２５６通りとなる。
【００７５】
１ＳＦでアドレスした場合は、１ＳＦから７ＳＦまで発光するので２２４となる。２ＳＦでアドレスした場合は、２ＳＦから７ＳＦまで発光するので１９２となる。３ＳＦでアドレスした場合は、３ＳＦから７ＳＦまで発光するので１６０となる。４ＳＦでアドレスした場合は、４ＳＦから７ＳＦまで発光するので１２８となる。５ＳＦでアドレスした場合は、５ＳＦから７ＳＦまで発光するので９６となる。６ＳＦでアドレスした場合は、６ＳＦから７ＳＦまで発光するので６４となる。７ＳＦでアドレスした場合は、７ＳＦが発光するので３２となる。アドレスしない場合は、発光しないので０となる。
【００７６】
８ＳＦから１２ＳＦまでを適宜組み合わせると、１から３１までの輝度を表示できるので、上記にこれを組み合わせて、１から２５５を表示でき、さらに発光しないときの０を加えて２５６通りとなる。
【００７７】
本発明によって列電極駆動電力が削減される原理については実施の形態１で述べたので省略する。また、本発明のプラズマディスプレイパネル駆動方法を実施するための回路ブロックも実施の形態１と同様であるので省略する。
【００７８】
ＳＦテーブル変換回路について説明する。この回路では図８に示すように入力画像データを発光ＳＦを示す数値に変換する。図中では変換後の値を２進数で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦを表し、ビットが０のときはデータパルスを印加せず、１のときに印加するということを表している。
【００７９】
次にアドレス拡張回路について説明する。
【００８０】
本実施の形態では、１ＳＦから７ＳＦまでに対してのみデータの変更を行ない、８ＳＦから１２ＳＦまでに対しては変更を行なわない。これは、１ＳＦから７ＳＦまでの中には書き込みの有無にかかわらず発光するセルが存在する場合があり、この場合はデータを変更しても表示される輝度に変化は無いが、８ＳＦから１２ＳＦまでは書き込みの有無は発光の有無と常に一致するので、データの変更を行なうと表示される輝度が変化してしまうからである。
【００８１】
本実施の形態において、アドレス拡張回路は図９のような構成で実現できる。
【００８２】
入力はテーブル変換回路から出力された１２ビットである。ＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦに対応する。入力信号のうち１ＳＦから７ＳＦまでに対応したビット（アンダースコアより上のビット）のうち１ビットだけが１である。入力信号のうち１ＳＦから７ＳＦまでに対応したビットのみを取り出して２系統に分離し、１系統はビット拡張回路を通る。ビット拡張回路で、１となっているビット以下を全て１に変更する。変更された値と、１ライン前の出力のうち１ＳＦから７ＳＦまでに対応するビットとでＡＮＤをとる。最後にこの値と入力値の１ＳＦから７ＳＦまでに対応したビットとのＯＲを取り、入力値の８ＳＦから１２ＳＦに対応するビットと合わせて出力となる。これにより、１ライン前のセルで書き込みが行なわれ、かつ書き込みを行なわなくても発光するセルだけを選択して書き込みを行なうことが出来る。
【００８３】
以上の処理により、列電極駆動電力を減少させることが可能である。また、セルによっては書き込みを複数回行なっているので、アドレス不良の発生を大幅に抑制することが可能である。なお、本実施の形態では入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みも上から下へ１ラインずつ順次書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。
【００８４】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ラインずつ順次書き込みを行なう場合でも、本発明の実施の形態により列電極の充放電回数を削減できるため消費電力を低減できる。
【００８５】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは上から下へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００８６】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００８７】
入力信号が１ライン置きに入力される場合は、画像処理回路により１ラインずつ順次入力される形式に変換することにより上述の構成を用いて電力を削減することが可能である。
【００８８】
（実施の形態４）
次に、本発明の実施の形態について説明する。ここでは以下の駆動法を例に説明する。１フィールドを１２のＳＦに分割し、このうち６ＳＦから１２ＳＦをＳＦ群とし、ＳＦ群の先頭において全放電セルを発光する状態に設定し、その後ＳＦ群内のいずれか１のＳＦにおいてデータパルスを印加して書き込みを行なうまでは発光し、書き込みを行なったＳＦ以降は発光しない。また、ＳＦ群に属さないＳＦでは書き込みを行なわなかったＳＦのみが発光し、書き込みを行なったＳＦは発光しない。
【００８９】
なお、重み付けは以下のように設定する。
１ＳＦ＝１
２ＳＦ＝２
３ＳＦ＝４
４ＳＦ＝８
５ＳＦ＝１６
６ＳＦ＝３２
７ＳＦ＝３２
８ＳＦ＝３２
９ＳＦ＝３２
１０ＳＦ＝３２
１１ＳＦ＝３２
１２ＳＦ＝３２
この場合、表示可能な輝度は２５６通りとなる。
【００９０】
６ＳＦでアドレスした場合は、発光しないので０となる。７ＳＦでアドレスした場合は、６ＳＦで発光するので３２となる。８ＳＦでアドレスした場合は、６ＳＦから７ＳＦまで発光するので６４となる。９ＳＦでアドレスした場合は、６ＳＦから８ＳＦまで発光するので９６となる。１０ＳＦでアドレスした場合は、６ＳＦから９ＳＦまで発光するので１２８となる。１１ＳＦでアドレスした場合は、６ＳＦから１０ＳＦまで発光するので１６０となる。１２ＳＦでアドレスした場合は、６ＳＦから１１ＳＦが発光するので１９２となる。アドレスしない場合は６ＳＦから１２ＳＦが発光するので２２４となる。１ＳＦから５ＳＦまでを適宜組み合わせると、１から３１までの輝度を表示できるので、上記にこれを加えて、１から２５５を表示でき、さらに発光しないときの０を加えて２５６通りとなる。
【００９１】
本発明によって列電極駆動電力が削減される原理については実施の形態１で述べたので省略する。また、本発明のプラズマディスプレイパネルの駆動方法を実施するための回路ブロックも実施の形態１と同様であるので省略する。
【００９２】
ＳＦテーブル変換回路について説明する。この回路では図１０に示すように入力画像データを発光ＳＦを示す数値に変換する。図中では変換後の値を２進数で示している。この２進数はＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦを表し、ビットが０のときはデータパルスを印加せず、１のときに印加するということを表している。
【００９３】
次にアドレス拡張回路について説明する。本実施の形態では、６ＳＦから１２ＳＦまでに対してのみデータの変更を行ない、１ＳＦから５ＳＦまでに対しては変更を行なわない。これは、６ＳＦから１２ＳＦまでの中には書き込みの有無にかかわらず発光するセルが存在する場合があり、この場合はデータを変更しても表示される輝度に変化は無いが、１ＳＦから５ＳＦまでは書き込みの有無は発光の有無と常に一致するので、データの変更を行なうと表示される輝度が変化してしまうからである。
【００９４】
本実施の形態において、アドレス拡張回路は図１１のような構成で実現できる。
【００９５】
入力はテーブル変換回路から出力された１２ビットである。ＭＳＢが１ＳＦ、ＬＳＢが１２ＳＦに対応する。入力信号のうち６ＳＦから１２ＳＦまでに対応したビット（アンダースコアより下のビット）のうち１ビットだけが１である。入力信号のうち６ＳＦから１２ＳＦまでに対応したビットのみを取り出して２系統に分離し、１系統はビット拡張回路を通る。ビット拡張回路で、１となっているビット以下を全て１に変更する。変更された値と、１ライン前の出力の値のうち６ＳＦから１２ＳＦまでに対応するビットとでＡＮＤをとる。最後にこの値と入力値の６ＳＦから１２ＳＦまでに対応したビットとのＯＲを取り、入力値の１ＳＦから５ＳＦに対応するビットと合わせて出力となる。これにより、１ライン前のセルで書き込みが行なわれ、かつ書き込みを行なわなくても発光するセルだけを選択して書き込みを行なうことが出来る。
【００９６】
以上の処理により、列電極駆動電力を減少させることが可能である。また、セルによっては書き込みを複数回行なっているので、アドレス不良の発生を大幅に抑制することが可能である。なお、本実施の形態では入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みも上から下へ１ラインずつ順次書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。
【００９７】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ラインずつ順次書き込みを行なう場合でも、本発明の実施の形態により列電極の充放電回数を削減できるため消費電力を低減できる。
【００９８】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは上から下へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【００９９】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極の充放電回数を削減できるため消費電力を低減できる。
【０１００】
入力信号が１ライン置きに入力される場合は、画像処理回路により１ラインずつ順次入力される形式に変換することにより上述の構成を用いて電力を削減することが可能である。
【０１０１】
（実施の形態５）
次に、本発明の実施の形態５について説明する。ここでは１フィールドを８つのＳＦに分割し、１フィールド期間の先頭において全放電セルを発光しない状態に設定し、その後いずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、それ以降全てのＳＦにおいて発光するという駆動方法を行なう場合について説明する。
【０１０２】
なお、重み付けは以下のように設定する。
１ＳＦ＝８０
２ＳＦ＝６２
３ＳＦ＝４５
４ＳＦ＝３１
５ＳＦ＝２０
６ＳＦ＝１１
７ＳＦ＝５
８ＳＦ＝１
この場合、表示可能な輝度は以下の９通りとなる。
【０１０３】
１ＳＦで書き込みを行なった場合、１ＳＦ〜８ＳＦで発光するので、２５５となる。２ＳＦで書き込みを行なった場合、２ＳＦ〜８ＳＦで発光するので、１７５となる。３ＳＦで書き込みを行なった場合、３ＳＦ〜８ＳＦで発光するので、１１３となる。４ＳＦで書き込みを行なった場合、４ＳＦ〜８ＳＦで発光するので、６８となる。５ＳＦで書き込みを行なった場合、５ＳＦ〜８ＳＦで発光するので、３７となる。６ＳＦで書き込みを行なった場合、６ＳＦ〜８ＳＦで発光するので、１７となる。７ＳＦで書き込みを行なった場合、７ＳＦ〜８ＳＦで発光するので、６となる。８ＳＦで書き込みを行なった場合、８ＳＦのみ発光するので、１となる。書き込みを行なわなかった場合、発光しないので、０となる。
【０１０４】
本実施の形態のプラズマディスプレイパネルの駆動方法を実施するための回路ブロックは図３に示したものと全く同一である。
【０１０５】
なお、アドレス拡張回路がこれまでの実施の形態とは異なるので説明する。
【０１０６】
一般に、あるＳＦにおいて前ラインに書き込みが行なわれていないセルに書き込みを行なう場合にアドレス不良が発生しやすいといわれている。本回路の目的は、このような箇所だけに書き込みを２回行なうものである。
【０１０７】
アドレス拡張回路は例えば図１２のような構成で実現できる。入力データはＳＦテーブル変換回路の出力の８ビットであり、１ビットだけが１となっている。入力データを２系統に分離し、このうち１系統は、１ライン前のデータが同一のＳＦを書き込みしていなければ、図のＡＮＤ回路通過後も値は変わらない。１ライン前のデータが同一のＳＦを書き込みしていればＡＮＤ回路通過後に０となる。ＡＮＤゲート通過後、シフトレジスタにより右へ１ビットシフトされる。ＭＳＢには０をつめる。この値と入力信号の他方の１系統でＯＲをとったものが出力となる。
【０１０８】
図１２では、例として１ライン上のデータは６ＳＦに書き込みを行なうものであり、入力データは２ＳＦに書き込みを行なう様子が描かれている。この場合、アドレス拡張回路の出力が２、３ＳＦをアドレスするように変更されている。
【０１０９】
以上の処理によりアドレス不良が発生しやすい部分だけに書き込みを２回行なっているので、アドレス不良の発生を大幅に抑制することが可能である。また、２回書き込みを行なうセルを限定しているため列電極駆動電力があまり大きくならない。なお、本実施の形態では入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みも上から下へ１ラインずつ順次書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。
【０１１０】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ラインずつ順次書き込みを行なう場合でも、本発明の実施の形態により列電極駆動電力の増加を抑えながらアドレス不良を抑制することが可能である。
【０１１１】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは上から下へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極駆動電力の増加を抑えながらアドレス不良を抑制することが可能である。
【０１１２】
入力信号が１ラインずつ順次入力され、プラズマディスプレイパネルへの書き込みは下から上へ１ライン置きに書き込みを行なう場合には、アドレス拡張回路の遅延素子を１ラインではなく２ラインにすることにより、列電極駆動電力の増加を抑えながらアドレス不良を抑制することが可能である。
【０１１３】
入力信号が１ライン置きに入力される場合は、画像処理回路により１ラインずつ順次入力される形式に変換することにより上述の構成を用いて列電極駆動電力の増加を抑えながらアドレス不良を抑制することが可能である。
【０１１４】
また、本実施の形態ではアドレス不良が発生しやすい箇所に２回の書き込みを行なう場合について説明したが、本発明はこれに限定されるものではない。例えばアドレス拡張回路を図１３の構成にすることにより３回の書き込みを行なうことも出来る。同様に複数回の書き込みが可能である。
【０１１５】
また、本実施の形態では１フィールドを８つのＳＦに分割し、１フィールド期間の先頭において全放電セルを発光しない状態に設定し、その後いずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、それ以降全てのＳＦにおいて発光するという駆動方法を行なう場合を例にして説明したが、本発明はそれに限定されるものではない。
【０１１６】
１フィールド期間の先頭において全放電セルを発光する状態に設定し、その後いずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、それ以降全てのＳＦにおいて発光しないという駆動方法を行なう場合にも、全く同一の回路構成により本実施の形態の効果を得ることが出来る。
【０１１７】
また、１フィールドをＮ個のＳＦに分割し、このうち１フィールド期間の先頭から連続したｍ個のＳＦ（２≦ｍ≦Ｎ）をＳＦ群とし、ＳＦ群の先頭において全放電セルを発光しない状態に設定し、その後ＳＦ群内のいずれか１のＳＦにおいてデータパルスを印加して書き込みを行なえば、ＳＦ群内のそれ以降全てのＳＦにおいて発光し、ＳＦ群に属さないＳＦでは書き込みを行なったＳＦのみが発光し、書き込みを行なわなかったＳＦは発光しないという駆動方法を行なう場合にも、ＳＦ群に属さないＳＦに対応するデータには変更を加えないようにすることにより、本実施の形態の効果を得ることが出来る。
【０１１８】
また、１フィールドをＮ個のＳＦに分割し、このうち連続したｍ個のＳＦ（２≦ｍ≦Ｎ）をＳＦ群とし、ＳＦ群の先頭において全放電セルを発光する状態に設定し、その後ＳＦ群内のいずれか１のＳＦにおいてデータパルスを印加して書き込みを行なうまでは発光し、書き込みを行なったＳＦ以降は発光せず、また、ＳＦ群に属さないＳＦでは書き込みを行なわなかったＳＦのみが発光し、書き込みを行なったＳＦは発光しないという駆動方法を行なう場合にも、ＳＦ群に属さないＳＦに対応するデータには変更を加えないようにすることにより、本実施の形態の効果を得ることが出来る。
【０１１９】
【発明の効果】
以上のように本発明のプラズマディスプレイパネルの駆動方法は、走査ラインごとに配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成しているプラズマディスプレイパネルに対し、前記列電極にパルスを印加しても発光輝度が変化しない場合に、前記列電極にパルスを印加するか否かを表示画像に応じて決定することを特徴とするプラズマディスプレイパネルの駆動方法であるので、本来書き込みが不要であるが、アドレス不良が発生しやすい部分に複数回の書き込みを行なうことによりアドレス不良を目立たなくしたり、表示画像により列電極駆動電力を減少せしめることが可能な場合には列電極にデータパルスを印加することが可能である。
【０１２０】
また、走査ラインごとに配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交点にて１画素に対応した放電セルを形成しているプラズマディスプレイパネルに対し、１フィールド内に配列されたＮ個（Ｎは整数）のサブフィールドのうち連続するｍ個（２≦ｍ≦Ｎ）のサブフィールドをサブフィールド群とし、前記サブフィールド群内のいずれか１のサブフィールドにおいて書き込み放電を生じさせることにより、それ以降のサブフィールドでは書き込みデータの有無にかかわらず維持期間に発光する、または発光しないプラズマディスプレイパネルの駆動方法であって、前記書き込み放電を発生させたサブフィールドに後続するサブフィールドにおいては、前記列電極にパルスを印加するか否かを表示画像に応じて決定することにより、表示される画像からアドレス不良が発生する確率の高い部分を検出し、この部分だけを選択してデータパルスを複数のＳＦで印加することが出来るので、列電極駆動電力増加とアドレス不良による画質劣化とを同時に抑制することが可能である。また、書き込みを行なう必要がないサブフィールドにおいて列電極にパルスを印加することにより、列電極を充放電する回数が減少して列電極駆動電力が減少する場合があるが、本発明では、このようの箇所のみを検出して列電極にパルスを印加し、列電極駆動電力を減少させることが可能である。
【０１２１】
また、列電極にパルスを印加しても表示される輝度が維持され、かつ前記列電極を駆動するのに要する電力が変わらないかまたは小さくなる場合は前記列電極にパルスを印加することにより、列電極駆動電力を増加させずにデータパルスを複数回印加できるのでアドレス不良による画質の劣化を低減できる。
【０１２２】
また、書き込み放電を発生させたサブフィールドに後続するサブフィールドにおいて、前記列電極にパルスを印加しても前記列電極に印加する電圧値の変化の回数が変わらないかまたは少なくなる場合は前記列電極にパルスを印加することにより、列電極駆動電力を増加させずにデータパルスを複数回印加できるのでアドレス不良による画質の劣化を低減できる。
【０１２３】
また、書き込み放電を発生させたサブフィールドに後続するサブフィールドにおいて、１ライン期間前に前記列電極にパルスが印加されていた場合は現ラインでもパルスを印加し、１ライン期間前に前記列電極にパルスが印加されていなかった場合は現ラインでもパルスを印加しないことにより、少なくとも列電極を充放電する回数は増加しない。また、充放電回数が減少する場合もある。例えば本発明の処理がなされる前に列電極の充電、放電を１ライン毎に繰り返すパターンであった場合には、本発明の処理によりこれを表示画像に影響を与えることなく１回の充放電に置きかえるので、列電極駆動電力を削減することが可能である。また、１ライン前のパルスの印加状態からのみパルスを印加するかを判断するため、小さい回路規模で本発明の効果を奏することが可能である。
【０１２４】
また、列電極にパルスを印加しても表示される輝度が維持され、かつ表示する画像の垂直方向への輝度の変化があらかじめ定められた値よりも大きい場合に前記列電極にパルスを印加することにより、一般的にアドレス不良が発生しやすいといわれる部分のみに複数回の書き込みを行なうので、列電極駆動電力の増加を最小限に抑えつつアドレス不良による画質の劣化を抑えることが出来る。
【０１２５】
さらに、書き込み放電を発生させたサブフィールドに後続するサブフィールドにおいては、前記書き込み工程を実行したサブフィールドにおける１ライン期間前の列電極に印加されたパルスの有無により列電極にパルスを印加するか否かを制御することにより、画像全体を使って制御する場合はフィールドメモリなどが必要となるが、１ラインだけであるので、ラインメモリだけとなり回路規模を小さくすることが出来る。
【０１２６】
また、書き込み放電を発生させたサブフィールドにおいて、同一列電極上にある前記放電セルで１ライン期間前に書き込み放電を発生しなかった場合は、後続するサブフィールドにおいても列電極にパルスを印加することにより、同一列電極上にある近傍の放電セルにおいて１ライン期間前に書き込み放電が発生した場合はそのとき発生した荷電粒子により書き込みを行ないやすく、同一列電極上にある近傍の放電セルにおいて１ライン期間前に書き込み放電が発生していない場合は書き込みを行ないにくく、アドレス不良となりやすいが、このような箇所に後続のサブフィールドにおいて書き込みを行なうことにより、アドレス不良による画質の劣化を抑えることが可能である。
【図面の簡単な説明】
【図１】従来の駆動方法でアドレスを行なう回数の説明図
【図２】本発明によるプラズマディスプレイパネルの駆動方法でアドレスを行なう回数の説明図
【図３】本発明の一実施の形態による駆動方法を実施するための回路ブロック図
【図４】本発明の実施の形態１におけるテーブル変換表を示す図
【図５】本実施の形態１におけるアドレス回数削減の説明図
【図６】本発明の実施の形態１におけるアドレス拡張回路の構成図
【図７】本発明の実施の形態２におけるテーブル変換表を示す図
【図８】本発明の実施の形態３におけるテーブル変換表を示す図
【図９】本発明の実施の形態３におけるアドレス拡張回路の構成図
【図１０】本発明の実施の形態４におけるテーブル変換表を示す図
【図１１】本発明の実施の形態４におけるアドレス拡張回路の構成図
【図１２】本発明の実施の形態５におけるアドレス拡張回路の構成図
【図１３】本発明の実施の形態５におけるアドレス拡張回路の構成図
【図１４】従来の１フィールドに１回のみ負論理書き込みを行なう駆動方法のフィールドシーケンス図
【図１５】従来の１フィールドに１回のみ正論理書き込みを行なう駆動方法のフィールドシーケンス図
【符号の説明】
３０１  アナログ入力信号
３０２  ＡＤ変換回路
３０３  画像処理回路
３０４  サブフィールドテーブル変換回路
３０５  アドレス拡張回路
３０６  時間軸変換回路
３０７  フィールドメモリ
３０８  列電極駆動回路
３０９  プラズマディスプレイパネル
３１０  行電極駆動回路
３１１  タイミング発生回路
【図１】
0005157031.tif 000002
【図２】
0005157031.tif 000003
【図３】
0005157031.tif 000004
【図４】
0005157031.tif 000005
【図５】
0005157031.tif 000006
【図６】
0005157031.tif 000007
【図７】
0005157031.tif 000008
【図８】
0005157031.tif 000009
【図９】
0005157031.tif 000010
【図１０】
0005157031.tif 000011
【図１１】
0005157031.tif 000012
【図１２】
0005157031.tif 000013
【図１３】
0005157031.tif 000014
【図１４】
0005157031.tif 000015
【図１５】
0005157031.tif 000016