(57)【特許請求の範囲】
【請求項１】
半導体薄膜を製造する際に不純物を除去する方法であり、
ａ）半導体材料を含む基板の一方の面にイオンを打ち込んで、前記基板中の所定の平均深さに、前記注入されたイオンが濃縮された層を形成し、前記濃縮された層および前記基板の面が、その間で薄膜を画定する、注入のステップと、
ｂ）前記基板を熱処理することによって前記濃縮された層に薄膜の不純物質をトラップするステップであり、前記熱処理は前記濃縮された層で基板を層間はく離しないものであるステップと、
ｃ）前記基板の前記面を補強材と密接に接触させるステップと、
ｄ）前記薄膜の不純物質をトラップした後に、前記濃縮された層において基板を層間はく離によって基板から薄膜をはく離するステップと、
ｅ）前記濃縮された層において基板をはく離した直後、および、引き続きのいずれかの加熱処理の前に、前記濃縮された層からの不純物質を含む薄膜の破壊された表面の、かき乱され汚染されたゾーンを取り除くステップであって、前記ゾーンを取り除くことが加熱を含まない処理によって行われるステップと、
ｆ）前記かき乱され汚染されたゾーンを取り除いた後に、前記補強材に前記薄膜をアニールするステップと
を含み、上記ａ）〜ｆ）の工程がこの順序で行われることを特徴とする方法。
【請求項２】
前記注入されたイオンが、水素ガスのイオンであることを特徴とする請求項１に記載の方法。
【請求項３】
前記基板は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、窒化ガリウム、ヒ化ガリウムまたは炭化ケイ素の基板であることを特徴とする請求項１に記載の方法。
【請求項４】
前記基板は、単結晶シリコンの基板であり、前記トラップするための熱処理は、３５０℃から４５０℃の範囲の温度で実行されることを特徴とする請求項１に記載の方法。
【請求項５】
前記トラップするための熱処理は、１８ｈから３０ｈの範囲の期間にわたって３５０℃の温度で実行されることを特徴とする請求項１に記載の方法。
【請求項６】
前記注入のステップは第1の注入ステップを含み、前記濃縮された層は第１の濃縮された層を含み、前記方法は、前記基板の前記面にイオンを打ち込んで、前記基板中に、イオンの第２の濃縮された層を形成する第２の注入ステップをさらに含み、前記第２の注入ステップは、前記第１の注入ステップの注入エネルギーよりも大きな注入エネルギーを使用し、前記第２の濃縮された層は、前記第１の濃縮された層よりも前記面からさらに遠くに配置されていることを特徴とする請求項１に記載の方法。
【請求項７】
前記第２の注入ステップにおいて使用されるイオンは、ヘリウムガスのイオンであることを特徴とする請求項６に記載の方法。
【請求項８】
前記基板は、単結晶シリコンの基板であり、前記トラップするための熱処理ステップは、１ｈの期間にわたって４００℃の温度で実行されることを特徴とする請求項７に記載の方法。
【請求項９】
前記不純物質をトラップするステップは、第２の濃縮された層において実施され、はく離するステップは、第１の濃縮された層に沿って実施されることを特徴とする請求項６に記載の方法。
【請求項１０】
前記はく離するステップは、前記濃縮された層にはく離応力を加えるステップを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記はく離応力は、熱処理、機械的はく離応力、引張り応力、曲げ応力、せん断応力、超音波、マイクロ波またはこれらの組み合わせを加えることを含むことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記はく離するステップは、トラップするための熱処理の温度よりも高い温度で基板をアニールし、前記濃縮された層において基板を層間剥離することを特徴とする請求項１に記載の方法。
【請求項１３】
前記取り除くステップは、化学的−機械的研磨、選択的化学的攻撃またはこれらの組み合わせを含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記不純物質は、基板に導入した原子種を含むことを特徴とする請求項１に記載の方法。
【請求項１５】
除去される汚染されたゾーンの厚みは、１５００Åのオーダーであることを特徴とする請求項１に記載の方法。
【請求項１６】
前記薄膜は、はく離の後にアニールされることを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スマートカット（商標）技法に関与する半導体材料の薄膜を製造する方法に関する。
【背景技術】
【０００２】
スマートカット（商標）（Ｓｍａｒｔ  Ｃｕｔ）技法の使用の一例は、特許または論文中に説明されている（特許文献１または非特許文献１）。この技法は、以下のステップ、すなわち
ａ）（例えば、シリコンから形成された）基板の一方の面に水素または希ガスタイプの軽いイオン（例えば、ヘリウム）を打ち込んで、その基板中に十分な濃度で前記イオンを注入し、ぜい弱化するマイクロキャビティ（ｍｉｃｒｏｃａｖｉｔｙ）の層を生成するステップと、
ｂ）その基板の前記面を補強材または受取り側基板と密接に接触させるステップと、
ｃ）マイクロキャビティの層のレベルでブレード（ｂｌａｄｅ）を挿入し、引張り応力よび／または曲げ応力および／またはせん断応力を加えること、かつ／または、適切なパワーおよび周波数の超音波もしくはマイクロ波を加えることのような、熱処理および／または機械的はく離応力を加えることによりマイクロキャビティの層で破壊／層間はく離を行うステップを使用する。
【０００３】
注入された基板の一部分をはく離することにより、その方法は、打ち込まれた基板の面と、注入により形成されたマイクロキャビティの層との間の距離に実質的に対応する均一な厚みを有する薄膜を製造することができる。「ＳＩＭＯＸ」として知られている方法（非特許文献２）、または、化学研磨または他の任意の化学的機械研磨によるウェーハを薄くする方法のような、薄膜を製造する他の知られている方法と比べて、その方法は、あまり高い注入線量（ｄｏｓｅ）もエッチング停止バリアも必要としない。
【０００４】
しかし、その方法では、転写された薄膜のバルクは、単なる金属（Ａｌ）、遷移金属（Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなど）、アルカリ金属（Ｌｉ、Ｎａ、Ｋなど）、アルカリ土類金属（Ｍｇ、Ｃａ、Ｂａなど）、ハロゲン（Ｆ、Ｂｒ、Ｃｌ）、メタロイド（Ａｓ）、または有機タイプの汚染物質（Ｃ、Ｎ、Ｏ）を汚染不純物として含有する。これらの不純物は、開始基板中に存在する不純物、および／または使用される方法によって導入される不純物に対応する。例として、遷移金属タイプの不純物の存在は、転写された薄膜中の電気特性に大きな変化を引き起こすこともある。
【０００５】
【特許文献１】米国特許第５３７４５６４号明細書
【非特許文献１】A.J. Auberton-Herve et al, "Why can Smart Cut change the future of microelectronics?," Int. Journal of High Speed Electronics and Systems, Vol. 10, No.1, 2000, pp.131-146
【非特許文献２】Hon Wai Lam, "SIMOX SOI for integrated circuit fabrication," IEEE Circuits and Devices Magazine, July 1987
【非特許文献３】M. Zhang et al, "Comparison of Cu gettering to H+ and He+ implantation-induced cavities in separation-by-implantation-of-oxygen wafers," Journal of Applied Physics, Vol 85, no.1, January 1, 1999
【非特許文献４】A. Kinomura et al, "Gettering of platinum and silver to cavities formed by hydrogen implantation in silicon, " Nuclear Instruments and Methods in Physics Research B 127/128 (1997), 297-300
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、前述の短所を克服することを目指しており、軽いイオンを注入して、はく離した膜中に存在する不純物のバルク濃度を低下させながら、基板を層間はく離すること（スマートカット（商標）技法）ができるぜい弱ゾーンに対応するマイクロキャビティ層を生成するステップを含む方法によって、薄膜の製造を可能にする。
【課題を解決するための手段】
【０００７】
この目的は、
ａ）水素型またはヘリウム型の軽いイオンを単独で、あるいは（例えば、ホウ素−水素の混合注入による）他の化学種と組み合わせて、半導体材料から形成された基板の一方の面に打ち込んで、基板中の所定の深さに、前記注入されたイオンが濃縮された層を形成し、前記濃縮された層が基板の上部部分に薄膜を定義する、注入の少なくとも１つのステップと、
ｂ）基板のその面を補強材と密接に接触させるステップと、
ｃ）濃縮されたイオン層で層間はく離させることによりその補強材と接触している薄膜をはく離するステップと
を含む薄膜を製造する方法を用いて実現され、
この方法においては、注入ステップａ）の後で、はく離ステップｃ）の前に、熱処理ステップを実行して、注入されたイオンの濃縮された層中の汚染物質をトラップし、前記処理は、注入されたイオンの濃縮された層においてその基板の層間はく離を引き起さない。ステップｃ）の後に、汚染物質をトラップすることにより、およびはく離ステップによりかき乱されたゾーンは、取り除かれる。
【０００８】
注入の後に実行される熱処理ステップは、第１にトラップ用キャビティを形成する注入されたイオンの濃縮された層におけるマイクロキャビティの発生／形成を可能にし、第２に前記キャビティ中における汚染物質の拡散およびトラッピングを可能にする。転写されるべき薄膜に対応する、トラップ用マイクロキャビティ上に配置された基板の部分は、このようにしてその表面を除いて汚染化学種の濃度が低下されている。化学的機械研磨および／または適切な選択的化学的攻撃（ｓｅｌｅｃｔｉｖｅ  ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）は、汚染物質のトラッピングと、はく離ステップによりかき乱され汚染されている表面ゾーンを取り除くことができる。結果として、本発明の方法は、汚染化学種の濃度が低下された薄膜の製造を可能にする。
【０００９】
その基板は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、窒化ガリウム、ヒ化ガリウムまたは炭化ケイ素の基板であってもよい。
【００１０】
本発明の一態様においては、本方法は、ステップａ）の注入について使用される注入条件とは異なる注入条件の下で基板の面に打ち込むことから成る追加の注入ステップも含み、前記追加の注入ステップは、ステップａ）の注入エネルギーよりも大きな注入エネルギーで実行されて、ステップａ）中に生成されるイオンの濃縮された層よりも深い深さに濃縮された追加のイオン層を生成する。
【００１１】
この場合には、トラップ用キャビティは、追加イオンの濃縮された層中に発生／形成され、この追加イオンの濃縮された層はそれに沿って薄膜がはく離されるべきぜい弱平面を形成することが意図されている。次いで汚染物質は、薄膜はく離ゾーンの下に配置されたゾーンにおいてトラップされ、転写すべき薄膜の部分を形成してはいない、基板のバルク中に閉じ込められる。
【００１２】
追加の注入ステップは、ヘリウムガスイオンを用いて実行することができる。
【００１３】
ステップｃ）においては、薄膜のはく離（基板の破壊（ｆｒａｃｔｕｒｅ））は、注入されたイオンの濃縮された層に加えられるはく離応力によってもたらすことができる。はく離応力は、熱処理（トラップするための熱処理の温度よりも高い温度で実行されるアニール）を適用することおよび／または注入されたイオンの濃縮された層の位置におけるブレードの挿入のようなはく離機械的応力を適用すること、および／または、引張り応力の適用および／または適切なパワーおよび周波数を有する超音波もしくはマイクロ波の適用からなることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の方法は、スマートカット（商標）技法と互換性のある任意タイプの基板からの、半導体材料の薄膜の製造に一般に適用可能である。このような基板は、特にシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン−ゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）などの基板である。
【００１５】
本発明は、スマートカット（商標）技法を使用した薄膜の製造中において、注入ステップの後、かつ、はく離ステップの前に、追加の熱処理ステップを適用することを提案しており、この追加のステップは、最初の基板中に存在し、かつ／または注入ステップおよびボンディングステップ中に導入された汚染物質がトラップされる注入された層において、マイクロキャビティを形成する役割を果たす。前記マイクロキャビティは、それらの内部壁上に、汚染化学種の原子をトラップすることができる不完全な化学結合を有する。
【００１６】
この追加の熱処理は、トラップ用マイクロキャビティ中にこれらの汚染化学種を拡散させるのに十分に高い温度であるが、基板中の結晶再配列効果とマイクロキャビティ中の圧力によってその注入層における基板の破壊を引き起こす限界温度を超過しない温度で、実行されなければならない。トラップ用マイクロキャビティは、基板の層間はく離（スマートカット（商標）技法）を引き起こすように意図された注入層中に直接または前記層の下に形成された別個の注入層中に発生しており、かつ／または形成されていてもよい。
【００１７】
文献（非特許文献３および非特許文献４）は、Ｈ＋注入またはＨｅ注入とそれに続く熱処理によるトラップ用キャビティの形成を開示している。しかし、それらのトラップ用キャビティを使用して基板を破壊／層間はく離してはいない。対照的に、これらの２つの文献中では、汚染物質は、イオン注入によって故意に導入され、基板中に保存される。
【００１８】
本発明の一実施態様による、薄膜を製造する方法は、図１Ａから１Ｅおよび２を参照して以下に説明される。
【００１９】
この実施においては、開始基板またはドナー基板１は、熱酸化によって得られ、約１４５０Å［オングストローム］の厚みを有する酸化ケイ素（ＳｉＯ２）の層２で覆われた単結晶シリコンのウェーハによって構成される。
【００２０】
第１の注入ステップ（ステップＳ１）において、基板１は、（ＳｉＯ２）層２を備える基板の平坦面７を介して水素イオンＨ＋のイオン打ち込み１０を受ける。Ｈ＋イオン注入は、約３７ｋｅＶ［キロ電子ボルト］の注入エネルギーと約５．７５×１０１６原子／ｃｍ２［原子／平方センチメートル］の注入線量で実行される。これらの注入条件により、濃縮されたイオン層３を、基板１の上部領域中の薄膜４と、基板１の残りに対応する基板の下部領域中の部分５とを画定する、基板１中の所定の深さで基板の面７に平行に生成することができる（図１Ａ）。
【００２１】
この注入線量は、層３中のＨ＋イオンの濃度が、注入直後に、または後続の熱処理ステップ中にマイクロキャビティ層を生成するのに十分であるように選択される。しかし、マイクロキャビティは、注入中にすでに形成されていてもよいことに留意されたい。基板中へのＨ＋イオンの貫通深さは、主として注入エネルギーレベルによって決定される。ここで説明している実施例においては、注入は、約３７ｋｅＶの注入エネルギーで実行され、この注入エネルギーにより、濃縮されたＨ＋イオン層３を打ち込まれた基板１の面７の下約３００ｎｍ［ナノメートル］に形成することができる。
【００２２】
次いで、注入済みの開始基板１は、例えば分子ボンディングにより、補強材６、例えばシリコンウェーハにボンディングされる（ステップＳ２、図１Ｂ）。開始基板１は、（フッ素Ｆ、炭素Ｃなどのような）残留不純物を含んでいる。さらに、酸化（ＳｉＯ２層の形成）、イオン注入、およびボンディングのステップは、開始基板１中の不純物による汚染量を増大させることもある。
【００２３】
本発明によれば、濃縮されたＨ＋イオン層３中のマイクロキャビティの発生および／または形成と、汚染化学種がトラップされるマイクロキャビティに対する様々な汚染化学種の拡散を可能にする適切な熱処理ステップが実行される（ステップＳ３、図１Ｃ）。この実施においては、これらのマイクロキャビティは、拡散された汚染化学種についてのトラップを構成するだけでなく、機械的応力を加えることにより後続の基板破壊を可能にするぜい弱性の平面も構成する。
【００２４】
熱処理ステップは、例えば１８ｈ［時間］の期間にわたっての３５０℃におけるアニールであってもよい。このようなアニールは、層３におけるフッ素イオン量を５０倍だけ局所的に増大させ、結果として、その基板の残り中の、特にはく離すべき薄膜４に対応する部分における、フッ素イオン濃度を低下させることができる。１８ｈにわたっての３５０℃のアニールは、薄膜４中の炭素不純物濃度を半減させることもできる。最後に、前記（３５０℃−１８ｈ）のアニールは、その基板を局所的にぜい弱化し、破壊と両立する密度、寸法、分布、形態などの特性をこの領域（すなわち、層３）に与えるマイクロキャビティの形成を引き起こす。
【００２５】
ここで説明される実施例においては、熱処理ステップは、補強材上にボンディングするステップ（ステップＳ２）の後に実行される。しかし、この熱処理ステップは、補強材６上にボンディングするステップの前に実行することもできる。
【００２６】
熱処理ステップの後に、薄膜４は、層間はく離することにより基板１からはく離される（ステップＳ４、図１Ｄ）。このステップは、例えばマイクロキャビティゾーンにブレードを挿入することや前記ゾーンに沿って破壊を波及させることなどにより、機械的応力を加えることで実行される。
【００２７】
補強材６上に転写された薄膜４は、熱処理ステップの後に、拡散しマイクロキャビティ中にトラップされた汚染化学種を濃縮するその破壊された表面８の位置から離れたそのバルク中にはほとんど汚染物質を含んでいない。
【００２８】
次いで、従来の研磨ステップ（化学的−機械的研磨）を実行して、表面８のかき乱された汚染されたゾーンを取り除き、その粗さを低減させる（ステップＳ５、図１Ｅ）。研磨によって取り除かれる厚みは、１５００Å程度である。汚染され／かき乱されたゾーンは、オプションとしての選択的化学的攻撃（エッチング）と、それに続く表面粗さを改善するための研磨によって取り除くこともできる。
【００２９】
次いで、最後の高温熱処理（１１００℃）を加えて、その構造を強固にし、転写された膜中に存在するどのような欠陥も修復することができる（ステップＳ６）。
【００３０】
図３Ａから３Ｆおよび４は、本発明による薄膜を製造する方法の変形形態を示すものである。この実施は、２層のマイクロキャビティ層が、基板中において異なる深さに形成され、一方の層を使用して、汚染物質をトラップし、他方の層を使用してその薄膜をはく離できる点で前述の実施と異なる。
【００３１】
開始基板１０は、熱酸化によって得られ、約１４５０Åの厚みを有する酸化ケイ素（ＳｉＯ２）層１１で覆われた単結晶シリコンのウェーハによって構成される。
【００３２】
第１の注入ステップ（ステップＳ１０）において、基板１０は、第１に（ＳｉＯ２）層１１を備える基板の平坦面１３を介してヘリウムイオンＨｅのイオン打ち込み２０を受ける。Ｈｅイオン注入は、約６０ｋｅＶの注入エネルギーと約１．５×１０１６原子／ｃｍ２の注入線量で実行される。これらの注入条件により、濃縮されたＨｅイオン層１２を、基板１０の約３００ｎｍの深さに、生成することができる（図３Ａ）。
【００３３】
第１のＨｅイオン注入ステップの前または後とすることができる第２の注入ステップ（ステップＳ１１）において、基板１０は、平坦面１３を介して水素イオンＨ＋のイオン打ち込み２１を受ける。Ｈ＋イオン注入は、約３２ｋｅＶの注入エネルギーと約１．５×１０１６原子／ｃｍ２の注入線量で実行される。これらの注入条件により、濃縮されたＨ＋イオン層１４を、基板１０の上部領域中の薄層１５と、基板１０の残りに対応する基板の下部領域中の部分１６とを画定する、基板１０中の約２３０ｎｍの深さに生成することができる（図３Ｂ）。
【００３４】
第１の注入ステップ（ステップＳ１０）においては、注入エネルギーは、第２の注入ステップ（ステップＳ１１）よりも高い。これにより、第２の注入中に生成される濃縮されたＨ＋イオン層１４よりも、基板の表面に対してより深く配置される濃縮されたＨｅイオン層１２を生成することができる。
【００３５】
次いで、注入済みの開始基板１０は、例えば分子ボンディングにより、補強材１７に、例えばシリコンウェーハにボンディングされる（ステップＳ１２、図３Ｃ）。開始基板１０は、（フッ素Ｆ、炭素Ｃなどの）残留不純物を含んでいる。さらに、酸化（ＳｉＯ２層の形成）、イオン注入、およびボンディングのステップは、開始基板１０中の不純物による汚染量を増大させることもある。
【００３６】
本発明によれば、濃縮されたＨｅイオン層１２（すなわち、基板１０の表面下３００ｎｍ）中のマイクロキャビティの発生および／または形成、ならびに前記マイクロキャビティ中の様々な汚染化学種の拡散およびトラッピングを可能にする熱処理ステップが実行される（ステップＳ１３、図３Ｄ）。この実施においては、層１２のマイクロキャビティは、拡散された汚染化学種についてのトラップを構成するだけである。
【００３７】
熱処理ステップは、例えば１ｈにわたっての４００℃におけるアニールであり、層１２中のフッ素イオンと炭素不純物の量を局所的に増大させることができ、結果として、その基板の残り中の、特にはく離すべき薄膜１５に対応する部分における、フッ素イオンと炭素不純物の濃度を低下させることができる。その不純物の一部分は、濃縮されたＨ＋イオン層１４中にもトラップされるが、図１Ａから１Ｅおよび２を参照して説明される実施の濃縮されたＨ＋イオン層３に比べると少量である。
【００３８】
この熱処理ステップは、補強材を結合するステップの前でも後でも同様に実行することができる。
【００３９】
次いで、アニールが、汚染物質をトラップするための熱処理温度よりも高く、基板中の結晶再配列効果と、濃縮されたＨ＋イオン層１４のマイクロキャビティ中の圧力とにより、薄膜１５と基板１０の残りの部分１６との間の層間はく離を引き起こすのに十分な温度で実行される（ステップＳ１４、図３Ｅ）。３０ｍｉｎ［分］にわたっての５００℃におけるアニールは、基板１０の表面下約２３０ｎｍに位置する濃縮されたＨ＋イオン層１４において基板１０を破壊させることができる。
【００４０】
補強材１７に転写された薄膜１５は、約２３０ｎｍの厚みであり、汚染物質の一部分が、基板の残りの部分１６に存続する非転写層１２のトラップ用マイクロキャビティに閉じ込められているので、そのバルク中および表面上にはほとんど汚染物質を含んではいない。
【００４１】
次いで、従来の研磨ステップ（化学的機械研磨）を実行して、薄膜１５の表面のかき乱されたゾーンを取り除き、その粗さを低減させる（ステップＳ１５、図３Ｆ）。研磨によって取り除かれる厚みは、１５００Å程度である。かき乱されたゾーンは、オプションとしての選択的化学的攻撃（エッチング）と、これに続く表面粗さを改善するための研磨によって取り除くこともできる。
【００４２】
最後の高温（１１００℃）熱処理ステップ（ステップＳ１６）を実行して、転写された膜の品質を改善することができる。
【００４３】
測定を実行して、注入されたゾーンにおける後続の破壊ステップと両立する注入条件では、注入後の熱処理が、注入された基板中に存在する汚染物質をトラップすることができることを実証した（図５から７）。
【００４４】
図５から７は、図１Ａおよび１Ｂと図２のステップＳ１およびＳ２（すなわち、約３７ｋｅＶの注入エネルギーと約５．７５×１０１６原子／ｃｍ２の注入線量におけるＳｉ基板中へのＨ＋化学種の注入）を参照して説明された条件の下で注入された単結晶シリコン基板中で得られる汚染物質の濃度の測定結果を示している。図５から７は、本発明による熱処理ステップ（ステップＳ３、図１Ｃ）の条件（存続期間および／または温度）の関数として得られた結果を示すものである。その濃度測定は、二次イオン質量分析法（ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｓｃｏｐｙ（ＳＩＭＳ））によって実行された。
【００４５】
図５は、フッ素の場合における汚染物質のトラッピングに対する、本発明の熱処理の存続期間の影響を示すものである。図５の４つの曲線、Ｐ３５０℃−５０ｈ、Ｐ３５０℃−３０ｈ、Ｐ３５０℃−１８ｈ、およびＰ３５０℃−６ｈは、５０ｈ、３０ｈ、１８ｈおよび６ｈの各期間にわたって３５０℃の温度で実行された熱処理についての水素イオンを用いて注入されたＳｉ基板の厚み中で観察されたフッ素濃度に対応する。フッ素濃度は、基板中の汚染物質がトラップされる注入されたゾーンに対応する約３００ｎｍの深さでかなり増大することに注目されたい。
【００４６】
トラップするためのゾーン中の（すなわち、基板中の約３００ｎｍの深さにおける）フッ素濃度の増大は、３５０℃における熱処理が、５０ｈの期間にわたって実行されるときにより大きくなっている。
【００４７】
図６は、フッ素の場合における汚染物質のトラッピングに対する、本発明の熱処理の温度の影響を示すものである。図６の３つの曲線、Ｐ３５０−５１ｈ、Ｐ４００−２ｈおよびＰ４５０℃−８ｍｎは、それぞれ５１ｈの期間にわたって３５０℃の温度で、２ｈの期間にわたって４００℃の温度で、８ｍｉｎの期間にわたって４５０℃の温度で実行された熱処理についての水素イオンを注入されたＳｉ基板の厚み中で観察されたフッ素濃度に対応する。フッ素濃度は、基板中の、汚染物質がトラップされる注入されたゾーンに対応する約３００ｎｍの深さでかなり増大することに注目されたい。トラップするためのゾーン中における（すなわち、基板中の約３００ｎｍの深さにおける）フッ素濃度の増大は、熱処理が、５１ｈの期間にわたって３５０℃で実行されるときにより高くなっている。しかし、より高い温度（４００℃および４５０℃）であるが、５１ｈよりずっと短い期間にわたって、すなわち４００℃についての２ｈと、４５０℃についての８ｍｉｎの期間にわたって実行される熱処理もまた、フッ素を効果的にトラップすることができることに注目されたい。
【００４８】
図７は、汚染物質、この場合には有機酸素（Ｏ）および炭素（Ｃ）のタイプの汚染物質の性質の関数として、注入後の熱処理の影響を示すものである。図７中の４つの曲線、ＰＯ−ｉｍｐｌ、ＰＯ−４００℃−１ｈ、ＰＣ−ｉｍｐｌおよびＰＣ−４００℃−１ｈは、それぞれ、
・熱処理のない、水素イオンを注入されたＳｉ基板の厚み中で観察される酸素不純物の濃度と、
・１ｈの期間にわたって４００℃の温度で実行される熱処理を受けた、水素イオンを用いて注入されたＳｉ基板の厚み中で観察される酸素不純物の濃度と、
・熱処理のない、水素イオンを注入されたＳｉ基板の厚み中で観察される炭素不純物の濃度と、
・１ｈの期間にわたって４００℃の温度で実行される熱処理を受けた、水素イオンを用いて注入されたＳｉ基板の厚み中で観察される炭素不純物の濃度
に対応する。
【００４９】
不純物濃度の減少が、注入された基板の全体（分析された深さ全体）にわたって、特に基板の全体の厚み（０ｎｍから３００ｎｍの間）にわたって観察される。このようにして、炭素不純物の濃度は、将来の転写されるべき薄膜において１０のべき乗だけ低減される。
【図面の簡単な説明】
【００５０】
【図１Ａ】本発明の一実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図１Ｂ】本発明の一実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図１Ｃ】本発明の一実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図１Ｄ】本発明の一実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図１Ｅ】本発明の一実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図２】図１Ａから１Ｅにおいて実行されるステップを示すフローチャートである。
【図３Ａ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図３Ｂ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図３Ｃ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図３Ｄ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図３Ｅ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図３Ｆ】本発明の他の実施態様による、Ｓｉの薄膜の製造を示す概略断面図である。
【図４】図３Ａから３Ｆにおいて実行されるステップのフローチャートである。
【図５】本発明の、汚染物質をトラップするための熱処理の継続期間の関数としてのＳｉ基板中のフッ素濃度を示す図である。
【図６】本発明の、汚染物質をトラップするための熱処理の継続期間の関数としてＳｉ基板中のフッ素濃度を示す図である。
【図７】様々な性質の汚染物質に対する本発明の、トラップするための熱処理の影響を示す図である。
【符号の説明】
【００５１】
１    基板
２    層
３    イオン層
４    薄膜
５    部分
６    補強材
７    平坦面
８    表面
１０    基板
１１    層
１２    イオン層
１３    平坦面
１４    イオン層
１５    薄膜
１６    部分
１７    補強材
【図１Ａ】
0005214160.tif 000002
【図１Ｂ】
0005214160.tif 000003
【図１Ｃ】
0005214160.tif 000004
【図１Ｄ】
0005214160.tif 000005
【図１Ｅ】
0005214160.tif 000006
【図２】
0005214160.tif 000007
【図３Ａ】
0005214160.tif 000008
【図３Ｂ】
0005214160.tif 000009
【図３Ｃ】
0005214160.tif 000010
【図３Ｄ】
0005214160.tif 000011
【図３Ｅ】
0005214160.tif 000012
【図３Ｆ】
0005214160.tif 000013
【図４】
0005214160.tif 000014
【図５】
0005214160.tif 000015
【図６】
0005214160.tif 000016
【図７】
0005214160.tif 000017