(57)【特許請求の範囲】
【請求項１】
電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置において、
前記電力変換回路を構成するスイッチング素子のスイッチング状態の切り替え指令タイミングの補正情報であって且つ前記遅延時間の誤差を低減するための補正情報を記憶する記憶手段と、
前記補正情報に基づき前記スイッチング素子のスイッチング状態の切り替えタイミングを補正する補正手段とを備え、
前記記憶手段は、前記スイッチング素子の温度によって分割された複数の領域のそれぞれ毎に前記補正情報を各別に記憶することを特徴とするソフトスイッチング制御装置。
【請求項２】
前記補正情報は、前記切り替え指令タイミングの遅延補正量であることを特徴とする請求項１記載のソフトスイッチング制御装置。
【請求項３】
前記スイッチング素子の操作信号を生成する操作信号生成手段をさらに備え、
前記補正手段は、前記操作信号生成手段が出力する操作信号の論理反転タイミングを前記記憶手段によって記憶された情報に基づき生成することを特徴とする請求項１記載のソフトスイッチング制御装置。
【請求項４】
前記スイッチング素子の操作信号を生成する操作信号生成手段をさらに備え、
前記補正手段は、前記操作信号生成手段が出力する操作信号を入力信号とし、その論理反転タイミングを前記記憶手段によって記憶された情報に基づき補正して前記スイッチング素子の駆動回路に出力するものであり、
前記補正手段および前記駆動回路は互いに同一の半導体基板に形成されて且つ、該半導体基板は、前記操作信号生成手段が形成される半導体基板とは別の基板であることを特徴とする請求項１または２記載のソフトスイッチング制御装置。
【請求項５】
前記電力変換回路は、低電圧システムから絶縁された高電圧システムを構成するものであり、
前記スイッチング素子の操作信号を生成して且つ前記低電圧システムに搭載される操作信号生成手段と、
前記操作信号生成手段が出力する操作信号に基づき前記スイッチング素子を駆動して且つ前記高電圧システムに搭載される駆動回路とを備え、
前記補正手段は、前記駆動回路において前記操作信号の論理反転タイミングを前記記憶手段によって記憶された情報に基づき補正するものであり、
前記駆動回路は、補正のなされた操作信号に基づき前記スイッチング素子を駆動することを特徴とする請求項１または２記載のソフトスイッチング制御装置。
【請求項６】
前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
前記ソフトスイッチング制御は、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されたスイッチング素子をオン操作することで行われることを特徴とする請求項１〜５のいずれか１項に記載のソフトスイッチング制御装置。
【請求項７】
前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチング制御は、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差の制御を有し、
前記補正情報は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方に関するものを含むことを特徴とする請求項１〜６のいずれか１項に記載のソフトスイッチング制御装置。
【請求項８】
電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとし、
前記電力変換回路を構成するスイッチング素子のスイッチング状態の切り替え指令タイミングの補正情報であって且つ前記遅延時間の誤差を低減するための補正情報を記憶する記憶手段と、
前記補正情報に基づき前記スイッチング素子のスイッチング状態の切り替えタイミングを補正する補正手段とを備えるソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、
前記スイッチング状態の切り替え指令を前記スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出工程によって検出された遅延時間の誤差に基づき、前記補正情報を生成して前記記憶手段に記憶させる記憶工程とを有し、
前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子のスイッチング状態が切り替わる際の電力損失に基づき前記遅延時間の誤差を検出するものであることを特徴とするソフトスイッチング制御装置の製造方法。
【請求項９】
請求項１〜７のいずれか１項に記載のソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、
前記スイッチング状態の切り替え指令を前記スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出工程によって検出された遅延時間の誤差に基づき、前記補正情報を生成して前記記憶手段に記憶させる記憶工程とを有することを特徴とするソフトスイッチング制御装置の製造方法。
【請求項１０】
前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、
前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、
前記検出工程は、前記絶縁手段の入力側に前記スイッチング状態の切り替え指令が到達するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１１】
前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、
前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、
前記検出工程は、前記スイッチング状態の切り替え指令が前記駆動回路の動作に反映されるタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１２】
前記検出工程は、前記スイッチング素子を前記駆動回路に接続しない状態で行われることを特徴とする請求項１０または１１記載のソフトスイッチング制御装置の製造方法。
【請求項１３】
前記スイッチング素子は、電圧制御形のスイッチング素子であり、
前記検出工程は、前記スイッチング状態の切り替え指令が前記スイッチング素子の導通制御端子の電圧に反映されるタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１４】
前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子の入力端子および出力端子間の電圧が変化するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１５】
前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子を流れる電流が変化するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１６】
前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、
前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備えることを特徴とする請求項１３〜１５のいずれか１項に記載のソフトスイッチング制御装置の製造方法。
【請求項１７】
前記検出工程において、前記スイッチング状態の切り替え指令を、前記検出用の回路を用いて前記絶縁手段に入力することを特徴とする請求項１０〜１２、１６のいずれか１項に記載のソフトスイッチング制御装置の製造方法。
【請求項１８】
前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、
前記ソフトスイッチング制御装置は、前記スイッチング素子の操作信号を生成して且つ前記低電圧システムに搭載される操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、
前記検出工程は、前記スイッチング状態の切り替え指令が前記駆動回路に入力されてから該入力される指令に応じて前記駆動回路が動作するまでの時間の検出に基づき前記遅延時間の誤差を検出することを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項１９】
前記絶縁手段および前記駆動回路は、同一の基板上に形成されて且つ、該基板は、前記操作信号生成手段の形成される基板とは別の基板であることを特徴とする請求項１０〜１２、１６〜１８のいずれか１項に記載のソフトスイッチング制御装置の製造方法。
【請求項２０】
前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子のスイッチング状態が切り替わる際の電力損失に基づき前記遅延時間の誤差を検出するものであることを特徴とする請求項９記載のソフトスイッチング制御装置の製造方法。
【請求項２１】
請求項１〜５のいずれか１項に記載のソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、
前記スイッチング状態の切り替え指令を前記スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出工程によって検出された遅延時間の誤差に基づき、前記補正情報を生成して前記記憶手段に記憶させる記憶工程とを有し、
前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とするソフトスイッチング制御装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置およびその製造方法に関する。
【背景技術】
【０００２】
ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチング素子や補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８３８１５号公報
【非特許文献】
【０００４】
【非特許文献１】“次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究”,[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。
【０００６】
ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は低減されるため、上記マージン設定のような手法を用いることができない。
【０００７】
なお、上記電力変換回路に限らず、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング用駆動回路およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【００１０】
請求項１記載の発明は、電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置において、前記電力変換回路を構成するスイッチング素子のスイッチング状態の切り替え指令タイミングの補正情報であって且つ前記遅延時間の誤差を低減するための補正情報を記憶する記憶手段と、前記補正情報に基づき前記スイッチング素子のスイッチング状態の切り替えタイミングを補正する補正手段とを備え、前記記憶手段は、前記スイッチング素子の温度によって分割された複数の領域のそれぞれ毎に前記補正情報を各別に記憶することを特徴とする。
【００１１】
上記発明では、スイッチング状態の切り替え指令信号の伝達経路や電力変換回路の回路特性のばらつきに起因した遅延時間の誤差を低減するための補正情報を用いてスイッチング状態の切り替えを行なうことで、ソフトスイッチングの制御性を高く維持することができる。
特に、上記発明では、複数の温度領域のそれぞれについて各別の補正情報を記憶することで、スイッチング状態の切り替え指令の伝達経路や電力変換回路の回路特性が温度に応じて変化する場合であっても、遅延時間の誤差を適切に低減することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記補正情報は、前記切り替え指令タイミングの遅延補正量であることを特徴とする。
【００１３】
スイッチング素子の操作信号の生成過程において、それがスイッチング状態の切り替えを指示するタイミング自体を変更することには困難が伴いやすい。これと比較すると、操作信号の指示するスイッチング状態の切り替えタイミングを補正することは容易といえるものの、この場合には、タイミングを進める補正を行ないにくい。この点上記発明では、遅延補正を行なうことで、遅延時間の誤差を簡易に低減することができる。
【００１４】
請求項３記載の発明は、請求項１記載の発明において、前記スイッチング素子の操作信号を生成する操作信号生成手段をさらに備え、前記補正手段は、前記操作信号生成手段が出力する操作信号の論理反転タイミングを前記記憶手段によって記憶された情報に基づき生成することを特徴とする。
【００１５】
請求項４記載の発明は、請求項１または２記載の発明において、前記スイッチング素子の操作信号を生成する操作信号生成手段をさらに備え、前記補正手段は、前記操作信号生成手段が出力する操作信号を入力信号とし、その論理反転タイミングを前記記憶手段によって記憶された情報に基づき補正して前記スイッチング素子の駆動回路に出力するものであり、前記補正手段および前記駆動回路は互いに同一の半導体基板に形成されて且つ、該半導体基板は、前記操作信号生成手段が形成される半導体基板とは別の基板であることを特徴とする。
【００１６】
上記発明では、操作信号生成手段とは独立の半導体基板を、その信号伝達経路上の伝達時間のばらつき等が補正情報によって好適に補償された信頼性の高いものとすることができる。
【００１７】
請求項５記載の発明は、請求項１または２記載の発明において、前記電力変換回路は、低電圧システムから絶縁された高電圧システムを構成するものであり、前記スイッチング素子の操作信号を生成して且つ前記低電圧システムに搭載される操作信号生成手段と、前記操作信号生成手段が出力する操作信号に基づき前記スイッチング素子を駆動して且つ前記高電圧システムに搭載される駆動回路とを備え、前記補正手段は、前記駆動回路において前記操作信号の論理反転タイミングを前記記憶手段によって記憶された情報に基づき補正するものであり、前記駆動回路は、補正のなされた操作信号に基づき前記スイッチング素子を駆動することを特徴とする。
【００２０】
請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチング制御は、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記スイッチング素子をオン操作することで行われるゼロ電圧スイッチング制御を有することを特徴とする。
【００２１】
請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチング制御は、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されたスイッチング素子をオン操作することで行われることを特徴とする。
【００２２】
請求項９記載の発明は、請求項１〜８のいずれか１項に記載のソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、前記スイッチング状態の切り替え指令を前記スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出工程によって検出された遅延時間の誤差に基づき、前記補正情報を生成して前記記憶手段に記憶させる記憶工程とを有することを特徴とする。
【００２３】
請求項１０記載の発明は、請求項９記載の発明において、前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、前記検出工程は、前記絶縁手段の入力側に前記スイッチング状態の切り替え指令が到達するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００２４】
請求項１１記載の発明は、請求項９記載の発明において、前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、前記検出工程は、前記スイッチング状態の切り替え指令が前記駆動回路の動作に反映されるタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００２５】
請求項１２記載の発明は、請求項１０または１１記載の発明において、前記検出工程は、前記スイッチング素子を前記駆動回路に接続しない状態で行われることを特徴とする。
【００２６】
上記発明では、検出工程を簡素に行なうことができる。
【００２７】
請求項１３記載の発明は、請求項９記載の発明において、前記スイッチング素子は、電圧制御形のスイッチング素子であり、前記検出工程は、前記スイッチング状態の切り替え指令が前記スイッチング素子の導通制御端子の電圧に反映されるタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００２８】
請求項１４記載の発明は、請求項９記載の発明において、前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子の入力端子および出力端子間の電圧が変化するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００２９】
上記発明では、スイッチング状態が実際に切り替わるタイミングを直接検出するため、上記遅延時間の誤差を高精度に検出することができる。
【００３０】
請求項１５記載の発明は、請求項９記載の発明において、前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子を流れる電流が変化するタイミングの検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００３１】
上記発明では、スイッチング状態が実際に切り替わるタイミングを直接検出するため、上記遅延時間の誤差を高精度に検出することができる。
【００３２】
請求項１６記載の発明は、請求項１３〜１５のいずれか１項に記載の発明において、前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、前記ソフトスイッチング制御装置は、前記低電圧システムに搭載されて且つ前記スイッチング素子の操作信号を生成する操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備えることを特徴とする。
【００３３】
請求項１７記載の発明は、請求項１０〜１２、１６のいずれか１項に記載の発明において、前記検出工程において、前記スイッチング状態の切り替え指令を、前記検出用の回路を用いて前記絶縁手段に入力することを特徴とする。
【００３４】
請求項１８記載の発明は、請求項９記載の発明において、前記電力変換回路は、低電圧システムから絶縁された高電圧システム内に搭載され、前記ソフトスイッチング制御装置は、前記スイッチング素子の操作信号を生成して且つ前記低電圧システムに搭載される操作信号生成手段と、該操作信号生成手段の出力する操作信号を前記高電圧システムへと伝達させる絶縁手段と、前記絶縁手段を介して伝達された操作信号に基づき前記スイッチング素子を駆動する駆動回路とを備え、前記検出工程は、前記スイッチング状態の切り替え指令が前記駆動回路に入力されてから該入力される指令に応じて前記駆動回路が動作するまでの時間の検出に基づき前記遅延時間の誤差を検出することを特徴とする。
【００３５】
請求項１９記載の発明は、請求項１０〜１２，１６〜１８のいずれか１項に記載の発明において、前記絶縁手段および前記駆動回路は、同一の基板上に形成されて且つ、該基板は、前記操作信号生成手段の形成される基板とは別の基板であることを特徴とする。
【００３６】
上記発明では、操作信号生成手段を接続することなしに、駆動回路の形成された基板を用いて検出工程を実施することができる。
【００３７】
請求項２０記載の発明は、請求項９記載のソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、前記検出工程は、前記スイッチング状態の切り替え指令に応じて前記スイッチング素子のスイッチング状態が切り替わる際の電力損失に基づき前記遅延時間の誤差を検出するものであることを特徴とする。
【００３８】
ソフトスイッチングにとって最適な遅延時間は、切り替え指令の伝達経路のみならず電力変換回路の回路特性についての個体差に依存する。このため、最適な遅延時間を理論計算等によって算出することには限界がある。したがって、切り替え指令が伝達経路を伝達する時間を計測したのでは、上記最適な遅延時間に対する誤差がいなかるものとなるかを高精度に検出することには困難が伴う。この点、上記発明では、最適な遅延時間に対する実際の遅延時間の誤差と相関を有するパラメータとしての電力損失に着目することで、最適な遅延時間に対する実際の遅延時間の誤差を高精度に検出することができる。
【００３９】
請求項２１記載の発明は、請求項１〜５のいずれか１項に記載のソフトスイッチング制御装置を製造するソフトスイッチング制御装置の製造方法において、前記スイッチング状態の切り替え指令を前記スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出工程によって検出された遅延時間の誤差に基づき、前記補正情報を生成して前記記憶手段に記憶させる記憶工程とを有し、前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする。
【００４０】
スイッチング状態の切り替え指令の伝達経路の回路特性や電力変換回路の回路特性は温度に応じて変化しうる。一方、電力変換回路は過度の高温となることでその信頼性が低下する懸念がある。上記発明では、この点に鑑み、高温において検出を行なうことで、高温時においてソフトスイッチングを確実に行なうことができるようになる。このため、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
【図面の簡単な説明】
【００４１】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図３】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図４】同実施形態にかかるインターフェースおよびドライブユニットの回路構成を示す回路図。
【図５】同実施形態にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図６】同実施形態にかかる遅延時間の補正処理の手順を示す流れ図。
【図７】第２の実施形態にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図８】第３の実施形態にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図９】第４の実施形態にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図１０】第５の実施形態にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図１１】第６の実施形態にかかる遅延時間の補正処理を実現する構成を示す図。
【図１２】同実施形態にかかる遅延時間の補正処理の手順を示す流れ図。
【図１３】第７の実施形態にかかる遅延時間の補正処理を実現する構成を示す図。
【図１４】第８の実施形態にかかる補正データの記憶手法を示す図。
【図１５】上記各実施形態の変形例にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図１６】上記各実施形態の変形例にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【図１７】上記各実施形態の変形例にかかる遅延時間の検出工程および補正情報の記憶工程を示す図。
【発明を実施するための形態】
【００４２】
＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング制御装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。
【００４３】
図１に、本実施形態にかかるシステム構成を示す。
【００４４】
図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。
【００４５】
上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。
【００４６】
上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。
【００４７】
上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。
【００４８】
上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。
【００４９】
なお、上記インターフェース４０は、基本的には、低電圧システムと高電圧システムとを絶縁するものである。
【００５０】
次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４を介して出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４からインダクタ２０、２２、ダイオード２４を介して電流が出力される。
【００５１】
このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。
【００５２】
図４に、メインスイッチＳｍに関するインターフェース４０およびドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（低圧側スイッチング素子６６）を介して接地されている。低圧側スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４および低圧側スイッチング素子６６には、コンデンサ７０が並列接続されている。
【００５３】
フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、抵抗体７８およびコンデンサ８０が並列接続されている。
【００５４】
コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵ内の集積回路（ドライブＩＣ１１０）に入力される。ドライブＩＣ１１０では、コンデンサ８０の充電電圧に基づきメインスイッチＳｍをオン・オフ操作する。ドライブＩＣ１１０は、メインスイッチＳｍをオン操作するための電荷を供給する電源９０と、これと外部の充電用抵抗体９４との間の経路を開閉する充電用スイッチング素子９２とを備えている。また、ドライブＩＣ１１０は、メインスイッチＳｍのゲートに接続される放電用抵抗体９６とメインスイッチＳｍの出力端子との間を開閉する放電用スイッチング素子９８を備えている。そして、ドライブＩＣ１１０は、コンデンサ８０の充電電圧に基づき、充電用スイッチング素子９２をオン操作して且つ放電用スイッチング素子９８をオフ操作するか、充電用スイッチング素子９２をオフ操作して且つ放電用スイッチング素子９８をオン操作するかを切り替える切替回路１００を備える。
【００５５】
ところで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わるタイミングとの間の時間差（遅延時間）は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。
【００５６】
そしてこれはソフトスイッチングを適切に行うことができなくなる要因となる。すなわち例えば、コンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。
【００５７】
そこで本実施形態では、制御システムの製造時において上記遅延時間の誤差を検出し、これを低減するための情報を取得して制御装置５２に記憶させる処理を行なう。すなわち、図４に示した信号伝達経路（ただし、フォトカプラ６０よりも上流側を除く）を半導体基板上に形成した状態で、信号の伝達時間を計測し、これに基づき遅延時間の誤差を検出する。そして検出される誤差に基づき算出される遅延時間の補正データを、制御装置５２が起動しているか否かにかかわらずデータを保持する記憶装置（制御装置５２内の不揮発性メモリ：ＥＥＰＲＯＭ５２ａ）に記憶させる。
【００５８】
図５に、本実施形態にかかる補正データの記憶にかかる処理を示す。ここでは、まず図５（ａ）に示すように、メインスイッチＳｍのオン状態への切り替え指令の伝達時間を計測する。これは、半導体基板１２０上に、先の図４に示した回路のうちのフォトカプラ６０よりも上流側を除く部分を形成した状態で行なう。詳しくは、本実施形態では、制御装置５２を接続する以前に計測を行なうため、フォトカプラ６０に上記低圧側スイッチング素子６６を模擬したテスト用スイッチング素子１２１を接続し、これにオン状態への切り替え指令を示すテスト信号ｔｓを印加する。そしてこの際のメインスイッチＳｍの入出力端子間の電圧を検出信号ｄｓとして電圧センサ１２２によって検出することで、メインスイッチＳｍが実際にオン状態に切り替わるまでの時間を計測する。なお、コンバータＣＶが実際に動作している場合には、メインスイッチＳｍにコンデンサ３０が並列接続されるためオン状態に切り替わるタイミングを入出力端子間の電圧によって検出することは困難である。このため、本実施形態では、検出工程用にメインスイッチＳｍに電源と抵抗体とを直列接続することで、電圧の検出によって上記切り替わるタイミングを検出する。ちなみに、上記遅延時間の計測には、サブスイッチＳｓのオン状態への切り替えタイミングが要求されるため、メインスイッチＳｍの上記計測と同時に、上記と同様の手法でサブスイッチＳｓがオン状態に切り替わるまでの信号の伝達時間を計測する。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間は、サブスイッチＳｓのオン状態への切り替え指令に対するメインスイッチＳｍのオン状態への切り替え指令の遅延時間を、上記計測された一対の伝達時間の差によって補正することで計測される。もっとも、これに代えて、サブスイッチＳｓとメインスイッチＳｍとのそれぞれが実際にオン状態に切り替わるタイミングの差（遅延時間）を直接計測してもよい。
【００５９】
なお、この検出工程は、ヒータ１２４による加熱処理によって、半導体基板１２０やメインスイッチＳｍの温度を、コンバータＣＶが車両に搭載されて実際に稼動する際の温度として想定される温度の上限温度（図では、「８０〜９０°Ｃ」と例示）に設定して行われる。これは、ソフトスイッチングによってメインスイッチＳｍの発熱量を低減する要求が最も大きいときにおける上記遅延時間の誤差を最も低減するための設定である。
【００６０】
こうして検出工程が終了すると、図５（ｂ）に示す記憶工程に移行する。この工程では、検出された誤差に基づき、サブスイッチＳｓのオン状態への切替指令に対するメインスイッチＳｍのオン状態への切替指令の遅延時間を、当該半導体基板１２０上に形成された信号伝達装置にとってソフトスイッチングを行ううえで適切な時間とすることのできるものするための補正データをＥＥＰＲＯＭ５２ａに記憶させる。ここで、補正データは、デジタルデータである。
【００６１】
これにより、先の図１に示した制御装置５２では、サブスイッチＳｓのオン状態への切替指令に対するメインスイッチＳｍのオン状態への切替指令の遅延時間の設定を補正データに基づいてデジタル処理によって行う。図６に、この処理の手順を示す。図６に示す処理は、制御装置５２によって、例えば所定周期で繰り返し実行される。
【００６２】
この一連の処理においては、まずステップＳ１０において、サブスイッチＳｓの操作信号ｇｓがオフ操作指令からオン操作指令に切り替わったか否かを判断する。そしてステップＳ１０において肯定判断される場合、ステップＳ１２において、サブスイッチＳｓのオン状態への切り替え指令タイミングからの経過時間を計時するタイマＴＴの計時動作を開始する。そして、ステップＳ１４においては、タイマＴＴが遅延時間Ｔｄとなったか否かを判断する。この処理は、メインスイッチＳｍの操作信号ｇｍをオフ操作指令からオン操作指令に切り替えるタイミングであるか否かを判断するためのものである。ここで、遅延時間Ｔｄは、量産される制御装置５２に共通して記憶される初期値Ｔｄ０に、ＥＥＰＲＯＭ５２ａに記憶された補正量が加算された値である。ステップＳ１４において肯定判断される場合、ステップＳ１６において、メインスイッチＳｍの操作信号ｇｍをオフ操作指令からオン操作指令に切り替える。
【００６３】
なお、ステップＳ１０において否定判断される場合や、ステップＳ１６の処理が完了する場合には、この一連の処理を一旦終了する。
【００６４】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００６５】
（１）コンバータＣＶの信号伝達装置の製造時に、サブスイッチＳｓがオン状態に切り替わるタイミングに対するメインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間の誤差を検出し、この誤差を低減するための補正データをＥＥＲＰＯＭ５２ａに記憶した。これにより、ソフトスイッチングの制御性を高く維持することができる。
【００６６】
（２）メインスイッチＳｍの操作信号ｇｍやサブスイッチＳｓの操作信号ｇｓを生成する制御装置５２に補正データを記憶した。これにより、補正処理を行うためのデジタル処理手段を、制御装置５２内のハードウェア手段によって実現することができる。
【００６７】
（３）メインスイッチＳｍのオン状態への切り替え指令に応じてメインスイッチＳｍの入力端子および出力端子間の電圧が変化するタイミングの検出に基づき遅延時間の誤差を検出した。これにより、実際にオン状態に切り替わるタイミングを直接検出するため、上記遅延時間の誤差を高精度に検出することができる。
【００６８】
（４）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、オン状態への切り替え指令の伝達時間のばらつきを低減することが必要となるため、補正データを記憶するメリットが特に大きい。
【００６９】
（５）検出工程を、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行なった。これにより、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７０】
図７に、本実施形態にかかる補正データの記憶にかかる処理を示す。なお、図７において、先の図５に示した部材と対応する部材については、便宜上同一の符号を付している。
【００７１】
本実施形態では、メインスイッチＳｍやサブスイッチＳｓがオン状態に切り替わるタイミングを、これらの入力端子および出力端子間に電流が流れ始めるタイミングとして検出する。図７には、メインスイッチＳｍに流れるコレクタ電流を電流センサ１２６によって検出し、これが検出信号ｄｓとして出力される例を示している。
【００７２】
以上説明した本実施形態によっても、先の第１の実施形態の上記各効果に準じた効果を得ることができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７３】
図８に、本実施形態にかかる補正データの記憶にかかる処理を示す。なお、図８において、先の図５に示した部材と対応する部材については、便宜上同一の符号を付している。
【００７４】
本実施形態では、メインスイッチＳｍやサブスイッチＳｓがオン状態に切り替わるタイミングを、これらの導通制御端子の電圧（ゲート電圧Ｖｇｅ）が閾値電圧以上となるタイミングとして検出する。図８には、メインスイッチＳｍのゲート電圧Ｖｇｅを電圧センサ１２２によって検出し、これが検出信号ｄｓとして出力される例を示している。なお、閾値電圧は、ミラー期間における電圧よりも高い電圧とする。
【００７５】
以上説明した本実施形態によっても、先の第１の実施形態の上記（１）、（２）、（４）、（５）の効果を得ることができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７６】
図９に、本実施形態にかかる補正データの記憶にかかる処理を示す。なお、図９において、先の図５に示した部材と対応する部材については、便宜上同一の符号を付している。
【００７７】
本実施形態では、メインスイッチＳｍやサブスイッチＳｓのオン状態に切り替わるタイミングを、これらのドライブＩＣ１１０がオン状態時の動作に切り替わるタイミングとして検出する。図９には、メインスイッチＳｍの充電用スイッチング素子９２の出力端子とメインスイッチＳｍの出力端子との間の電圧を電圧センサ１２２によって検出し、これが検出信号ｄｓとして出力される例を示している。
【００７８】
ちなみに、本実施形態では、メインスイッチＳｍを接続していない状態で検出工程を行うため、充電用抵抗体９４と放電用スイッチング素子９８の出力端子との間にメインスイッチＳｍのゲート容量を模擬したコンデンサ１３０を接続した。
【００７９】
以上説明した本実施形態によっても、先の第１の実施形態の上記（１）、（２）、（４）、（５）の効果を得ることができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８０】
上記第１の実施形態では、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間自体を計測することで、誤差Δを検出した。この場合、誤差Δの検出精度は、ソフトスイッチングを行ううえでの遅延時間として最適な時間をいかに高精度に把握しているかに依存する。ここで、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間として、ソフトスイッチングを行ううえで最適な時間は、コンバータＣＶや信号伝達装置の回路特性に依存する。このため、上記最適な時間を高精度に把握することは困難である。
【００８１】
そこで本実施形態では、メインスイッチＳｍがオン状態に切り替えられる際の電力損失を誤差Δと相関を有するパラメータとして検出する。これにより、上記最適な時間を知ることができなくても、電力損失によって誤差Δを高精度に検出することができる。
【００８２】
図１０に、本実施形態にかかる補正データの記憶にかかる処理を示す。なお、図１０において、先の図５に示した部材と対応する部材については、便宜上同一の符号を付している。
【００８３】
図１０（ａ）に示すように、コンバータＣＶを構成した状態で、メインスイッチＳｍの入力端子および出力端子間の電圧が電圧センサ１２２によって検出されて且つ、メインスイッチＳｍの入力端子および出力端子間を流れる電流が電流センサ１２６によって検出される。そして、これら電圧の検出値と電流の検出値とが乗算器１３２によって乗算されて検出信号ｄｓとして出力される。この検出信号ｄｓの時間積分値は、メインスイッチＳｍのオン状態への切り替えに伴う損失となる。このため、この損失を低減するための補正データを、図１０（ｂ）に示す記憶工程においてＥＥＰＲＯＭ５２ａに記憶させる。
【００８４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（２）、（４）、（５）の効果に加えて、以下の効果が得られるようになる。
【００８５】
（６）遅延時間に対する実際の遅延時間の誤差と相関を有するパラメータとしての電力損失を検出することで、最適な遅延時間に対する実際の遅延時間の誤差を高精度に検出することができる。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８６】
図１１に、本実施形態にかかる補正データの記憶および利用に関する手段の構成を示す。なお、図１１において、先の図１に示した部材と対応する部材については、便宜上同一の符号を付している。
【００８７】
図示されるように、本実施形態では、補正データを、半導体基板１２０上においてフォトカプラ６０をオン・オフするためのスイッチング素子（低圧側スイッチング素子６６等）を駆動する低圧側駆動回路１４０が活用する。すなわち、半導体基板１２０上には、制御装置５２の起動、停止にかかわらずデータを保持する記憶装置（ＥＥＰＲＯＭ１４２）が設けられており、低圧側駆動回路１４０は、ＥＥＰＲＯＭ１４２に記憶された遅延補正量を記憶する。これにより、低圧側駆動回路１４０は、サブスイッチＳｓの操作信号ｇｓがオン状態への切り替え指令となるタイミングを遅延補正量だけ遅延させて且つ、メインスイッチＳｍの操作信号ｇｍがオン状態への切り替え指令となるタイミングを遅延補正量だけ遅延させる。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングに対するメインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間を、ソフトスイッチングにとって最適な時間とすることができる。
【００８８】
ちなみに、低圧側駆動回路１４０は、デジタル処理を行うことができるハードウェア手段であり、ＥＥＰＲＯＭ１４２に記憶されたデジタルデータに基づき上記遅延補正に関する処理を行う。図１２に、低圧側駆動回路１４０による遅延補正処理について、特にメインスイッチＳｍに関する処理を示す。この処理は、例えば所定周期で繰り返し実行される。
【００８９】
この一連の処理では、まずステップＳ２０において、メインスイッチＳｍの操作信号ｇｍがオフ操作指令からオン操作指令に切り替わったか否かを判断する。そしてオン操作指令に切り替わった場合、ステップＳ２２において、切り替わりタイミングからの時間を計時するタイマＴＴの計時動作を開始する。そして、タイマＴＴが、上記ＥＥＰＲＯＭ１４２に記憶された遅延補正量となることで（ステップＳ２４：ＹＥＳ）、ステップＳ２６において低圧側スイッチング素子６６のスイッチング状態を切り替える。
【００９０】
なお、ステップＳ２０において否定判断される場合や、ステップＳ２６の処理が完了する場合には、この一連の処理を一旦終了する。
【００９１】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（３）〜（５）の効果に加えて、さらに以下の効果が得られるようになる。
【００９２】
（７）制御装置５２とは別の基板（半導体基板１２０）上に形成される低圧側駆動回路１４０において、補正データを反映させる処理を行った。これにより、制御装置５２の出力信号を伝達させる部分のみを用いてその信号伝達時間のばらつきに起因した遅延時間の誤差を補償することができる。このため、制御装置５２の製造完了の有無にかかわらず、信号伝達時間のばらつきによる遅延時間の誤差を好適に抑制した信号伝達装置を製造、提供することができる。
【００９３】
（８）補正データを、遅延補正量とした。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングに対するメインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間がソフトスイッチングにとって最適な時間となるように、操作信号ｇｍ、ｇｓのスイッチング状態の切り替え指令タイミングを簡易に補正することができる。
＜第７の実施形態＞
以下、第７の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９４】
図１３に、本実施形態にかかる補正データの記憶および利用に関する手段の構成を示す。なお、図１３において、先の図１に示した部材と対応する部材については、便宜上同一の符号を付している。
【００９５】
図示されるように、本実施形態では、補正データを、半導体基板１２０上に形成されるドライブＩＣ１１０が活用する。すなわち、半導体基板１２０上には、制御装置５２の起動、停止にかかわらずデータを保持する記憶装置（ＥＥＰＲＯＭ１５０）が設けられており、ドライブＩＣ１１０は、ＥＥＰＲＯＭ１５０に記憶された遅延補正量を記憶する。これにより、ドライブＩＣ１１０は、サブスイッチＳｓやメインスイッチＳｍの操作信号ｇｍがオン状態への切り替え指令となるタイミングを遅延補正量だけ遅延させる。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングに対するメインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間を、ソフトスイッチングにとって最適な時間とすることができる。
【００９６】
ちなみに、ドライブＩＣ１１０は、デジタル処理を行うことができるハードウェア手段であり、ＥＥＰＲＯＭ１５０に記憶されたデジタルデータに基づき上記遅延補正に関する処理を行う。
【００９７】
以上説明した本実施形態によっても、先の第６の実施形態の効果に準じた効果を得ることができる。
＜第８の実施形態＞
以下、第８の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９８】
図１４に、本実施形態にかかる補正データの記憶手法を示す。図示されるように、本実施形態では、温度によって分割された複数の領域毎に、補正データを各別に記憶する。これは、操作信号ｇｍ、ｇｓの伝達経路の回路特性が温度に応じて変化することや、サブスイッチＳｓのオン状態への切り替え指令タイミングに対するメインスイッチＳｍのオン状態への切り替え指令タイミングの遅延時間として適切な値がコンバータＣＶの回路特性の温度依存性によって変動することに鑑みたものである。
【００９９】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（５）の各効果に加えて、さらに以下の効果が得られるようになる。
【０１００】
（８）複数の温度領域のそれぞれについて各別の補正データを記憶することで、スイッチング状態の切り替え指令の伝達経路やコンバータＣＶの回路特性が温度に応じて変化する場合であっても、遅延時間の誤差を適切に低減することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１０１】
「記憶手段について」
記憶手段としては、ＥＥＰＲＯＭに限らない。例えば、読み出し専用メモリ（ＲＯＭ）等であってもよい。
【０１０２】
「補正手段について」
補正手段としては、上記各実施形態において例示したものに限らない。例えばフォトカプラ６０の２次側とドライブＩＣ１１０との間に、フォトカプラ６０の２次側から出力される信号を遅延させる手段を備え、この手段の遅延量を補正データに応じて調節可能なものとしてもよい。
【０１０３】
「操作信号生成手段について」
操作信号生成手段としては、低電圧システムに搭載されるものに限らない。
【０１０４】
「駆動回路が形成される半導体基板について」
駆動回路が形成される半導体基板１２０に、低圧側スイッチング素子６６を形成してもよい。また、操作信号生成手段（制御装置５２）を形成してもよい。もっとも、これに代えて、フォトカプラ６０を半導体基板１２０とは別の基板（制御装置５２が形成される基板）に形成してもよい。
【０１０５】
「検出工程について」
メインスイッチＳｍやサブスイッチＳｓ側へのスイッチング状態の切り替え指令の伝達時間に基づく遅延時間の誤差の検出工程としては、上記各実施形態において例示したものに限らない。例えば、図１５に示すように、ドライブユニットＤＵの入力端子（コンデンサ８０）まで切り替え指令が伝達される時間に基づき遅延時間の誤差を検出してもよい。この場合であっても、例えばドライブユニットＤＵにおける信号伝達時間のばらつきが無視しうる場合等にあっては、遅延時間の誤差を高精度に検出することができる。こうした状況は、例えばサブスイッチＳｓのドライブＩＣとメインスイッチＳｍのドライブＩＣとを同一の半導体基板にて高耐圧集積回路（ＨＶＩＣ）として構成することで実現しやすい。これは、サブスイッチＳｓとメインスイッチＳｍとそのそれぞれの切り替え指令がドライブＩＣ内を伝達する時間のばらつきを低減することができるからである。
【０１０６】
また例えば、図１６に示すように、フォトカプラ６０の１次側に切り替え指令が伝達される時間に基づき遅延時間の誤差を検出してもよい。さらに例えば、図１７に示すように、ドライブＩＣ１１０にテスト信号ｔｓを入力した際にこれがドライブＩＣ１１０から出力されるまでの時間に基づき遅延時間の誤差を検出してもよい。これは、遅延時間の誤差が主にドライブＩＣ１１０によって生じると想定される状況下において有効な手法である。
【０１０７】
ちなみに、図１５〜図１７では、メインスイッチＳｍやサブスイッチＳｓについては未だ接続されない状態で誤差の検出を行っているが、これらを接続した状態で行ってもよい。
【０１０８】
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
【０１０９】
「そのほか」
・絶縁手段としては、フォトカプラ６０に限らず、例えばフォトＭＯＳリレーであってもよい。もっとも光絶縁素子にも限らず、例えばトランス等の磁気絶縁素子であってもよい。
【０１１０】
・上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。
【０１１１】
・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【０１１２】
・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。
【符号の説明】
【０１１３】
１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、５２ａ…ＥＥＰＲＯＭ（記憶手段の一実施形態）、６０…フォトカプラ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ。
【図１】
0005195836.tif 000002
【図２】
0005195836.tif 000003
【図３】
0005195836.tif 000004
【図４】
0005195836.tif 000005
【図５】
0005195836.tif 000006
【図６】
0005195836.tif 000007
【図７】
0005195836.tif 000008
【図８】
0005195836.tif 000009
【図９】
0005195836.tif 000010
【図１０】
0005195836.tif 000011
【図１１】
0005195836.tif 000012
【図１２】
0005195836.tif 000013
【図１３】
0005195836.tif 000014
【図１４】
0005195836.tif 000015
【図１５】
0005195836.tif 000016
【図１６】
0005195836.tif 000017
【図１７】
0005195836.tif 000018