(57)【特許請求の範囲】
【請求項１】
方法であって、
所望の磁化状態へ磁気メモリ素子の磁気歳差運動を開始するために、前記磁気メモリ素子を通して書込電流を印加するステップと、
前記磁気メモリ素子上に磁場を誘起するために、前記書込電流の連続した印加の間に、前記磁気メモリ素子に隣接するフィールドアシスト電流の流れを実質的に開始するステップとを備え、
前記フィールドアシスト電流は、前記書込電流が停止された後も持続され、前記所望の磁化状態へのフィールドアシストされた歳差を提供し、
前記フィールドアシスト電流は、選択された周波数の相対的に高周波成分を有し、前記選択された周波数において、対応する時間的に変化するアンペア場（ampere field）を生成する、方法。
【請求項２】
前記フィールドアシスト電流は、前記磁気メモリ素子と隣接非接触関係で伸延する導体に沿って流れる、請求項１に記載の方法。
【請求項３】
前記磁気メモリ素子は、スイッチングデバイスに結合された磁気トンネリング接合（ＭＴＪ）を含み、
前記磁場は、選択可能な磁化方向を有する前記ＭＴＪの自由層を通過して、前記所望の状態への前記自由層の歳差切換えを容易にする、請求項１に記載の方法。
【請求項４】
前記印加するステップは、前記磁気メモリ素子に各々接続される第１の制御ラインから第２の制御ラインへ、前記磁気メモリ素子を通して前記書込電流を通すステップを含み、
前記実質的に開始するステップは、前記磁気メモリ素子ならびに前記第１および第２の制御ラインと非接触関係で隣接して伸延する第３の制御ラインを通して、前記フィールドアシスト電流の流れを確立するステップを含む、請求項１に記載の方法。
【請求項５】
前記フィールドアシスト電流は、前記磁気メモリ素子の自由層の容易軸に対して、非直交の角度で流れる、請求項１に記載の方法。
【請求項６】
前記フィールドアシスト電流は、前記磁気メモリ素子を通る前記書込電流の方向に関連して選択された前記磁気メモリ素子に隣接する方向で導体に沿って通過する、請求項１に記載の方法。
【請求項７】
前記磁気メモリ素子は、基準層と、前記基準層からトンネリングバリヤ層によって分離された自由層とを有するスピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルとして特徴付けられ、
前記基準層は、固定された磁化方向を有し、
前記自由層は、前記基準層の磁化方向に対して平行方向と非平行方向との間を切換えることができる可変磁化方向を有する、請求項１に記載の方法。
【請求項８】
装置であって、
磁気メモリ素子を備え、前記磁気メモリ素子は、前記磁気メモリ素子への書込電流の印加に応答する所望の磁化状態にプログラム可能であり、
前記装置は、
前記磁気メモリ素子への非接触接合点に伸延し、前記書込電流の連続的な印加の間にフィールドアシスト電流の流れを開始して前記磁気メモリ素子上に磁場を誘起するように適合されたアシスト層をさらに備え、
前記フィールドアシスト電流は、前記書込電流が停止された後も持続され、前記所望の磁化状態へのフィールドアシストされた歳差を提供し、
前記フィールドアシスト電流は、選択された周波数の相対的に高周波成分を有し、前記選択された周波数において、対応する時間的に変化するアンペア場を生成する、装置。
【請求項９】
前記書込電流の流れる方向に応答する選択された方向で、前記アシスト層に沿って前記フィールドアシスト電流を流すように適合された電流ドライバをさらに備える、請求項８に記載の装置。
【請求項１０】
前記アシスト層は、前記磁気メモリ素子と隣接非接触関係で伸延する導体を含む、請求項８に記載の装置。
【請求項１１】
装置であって、
不揮発性磁気データ記憶セルのアレイと、
前記アレイの選択されたセルを通して書込電流を流して、前記選択されたセルの自由層の磁気歳差運動を所望の磁化状態にするように適合された第１の電流ドライバと、
前記書込電流の連続的な印加の間に、前記選択されたセルの隣接するフィールドアシスト電流の流れを実質的に開始して、前記セル上に磁場を誘起するように構成された第２の電流ドライバとを備え、
前記フィールドアシスト電流は、前記書込電流が停止された後も持続され、前記所望の磁化状態へのフィールドアシストされた歳差を提供し、
前記フィールドアシスト電流は、選択された周波数の相対的に高周波成分を有し、前記選択された周波数において、対応する時間的に変化するアンペア場を生成する、装置。
【請求項１２】
ホスト装置からの前記アレイにデータを記憶するための要求に応答して、前記第１および第２の電流ドライバが、それぞれ前記書込電流および前記フィールドアシスト電流を開始するように向けるコントローラをさらに備える、請求項１１に記載の装置。
【請求項１３】
前記第１の電流ドライバと前記選択されたセルとの間に結合され、前記選択されたセルに前記書込電流を伝達するように適合された第１の制御ラインと、
前記第２の電流ドライバに結合され、前記第１の制御ラインと前記選択されたセルを伴う非接触接合点を通って、前記選択されたセルに隣接する前記フィールドアシスト電流を伝達する第２の制御ラインとをさらに備える、請求項１１に記載の装置。
【請求項１４】
ポータブルメモリカードとして特徴付けられた、請求項１１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明のさまざまな実施形態は、概して、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリ素子へデータを書込むための方法および装置に向けられる。
【発明の概要】
【課題を解決するための手段】
【０００２】
さまざまな実施形態に従えば、書込電流が磁気メモリ素子を通して印加されて、所望の磁化状態への素子の磁化歳差運動を開始する。フィールドアシスト電流の流れは、書込電流の連続的な印加の間に磁気メモリ素子に隣接して実質的に開始され、素子上に磁場を誘起する。フィールドアシスト電流は、書込電流が停止された後も持続し、所望の磁化状態へのフィールドアシストされた歳差を提供する。
【０００３】
本発明のさまざまな実施形態を特徴付けるこれらのおよびさまざまな他の特徴および利点は、以下の詳細な議論および添付の図面に照らして理解することができる。
【図面の簡単な説明】
【０００４】
【図１】データ記憶装置の機能ブロック表現を提供する図である。
【図２】図１のメモリモジュールの一部を示す図である。
【図３】図２の磁気メモリ素子についての例示的な構造を示す図である。
【図４】図２〜図３のように構成されたメモリセルの構造を示す図である。
【図５】さまざまな実施形態に従って印加され得る、重なり合う書込電流およびフィールドアシスト電流のグラフである。
【図６】さらなる実施形態において印加され得る、重なり合う書込電流およびアシスト電流のグラフである。
【図７】メモリセルに隣接するアシスト層の一構造を示す図である。
【図８】さまざまな実施形態に従って実行されるステップを一般的に示した「フィールドアシスト電流を用いたデータ書込み」ルーチンを示す図である。
【発明を実施するための形態】
【０００５】
詳細な説明
本開示は、限定されないが、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）セルのような磁気メモリ素子にデータが書込まれ得る態様における改善を記載する。
【０００６】
ソリッドステート磁気メモリセルは、データビットの不揮発性記憶を提供するために用いられ得る。いくつかの磁気メモリセル構造は、磁気トンネリング接合（ＭＴＪ）のような、プログラム可能な抵抗性素子を含む。ＭＴＪは、選択された方向に固定された磁化方向を有する固定基準層を含む。自由層は、トンネリングバリヤ層によって、基準層から分離され、自由層は選択的に可変な磁化方向を有する。固定層に対する自由層の方向は、セルの全体的な電気抵抗を確立し、それは読出検出動作の間に検出され得る。
【０００７】
磁気メモリ素子は、コンパクトな半導体アレイ環境においてデータを効果的に記憶することが見出されているが、そのような素子に関連する１つの課題は、異なるプログラム状態を生成するために必要とされる電力である。相対的に高い振幅、長い持続時間の電流パルスが、選択されたプログラム状態にメモリ素子を信頼性高くプログラムするために必要となり得ることが見出されている。
【０００８】
したがって、本開示は、概して磁気メモリ素子へのデータのフィールドアシスト書込みに向けられる。アシスト電流は、プログラミング（データ書込み）動作の間、メモリセルに隣接して印加される。アシスト電流は、メモリ素子上において、それへの書込電流の印加中および印加後に作用するアンペア（アシスト）場（ampere field）を生成する。アシスト場は、書込作業および持続時間を低減することができるとともに、所望の状態への磁化歳差運動の確率を増加することができる。
【０００９】
図１は、本発明のさまざまな実施形態に従って構築され、かつ動作されるデータ記憶装置１００の、単純化されたブロック図を与える。本装置は、装置のためのデータ記憶を提供するために、ポータブル電子機器に結合され得るメモリカードを構成することが企図される。しかしながら、主張される主題はそれに限定されるものではないことが理解されるであろう。
【００１０】
装置１００は、コントローラ１０２およびメモリモジュール１０４を含むように示される。コントローラ１０２は、ホスト（個別に図示せず）とのインターフェース動作を含む装置の上位制御を提供する。コントローラ機能は、ハードウェアでまたはプログラム可能なプロセッサを介して実現され得、あるいはメモリモジュール１０４内に直接含まれ得る。他の特徴は、同様に装置１００に含まれ、限定されないが、Ｉ／Ｏバッファ、ＥＣＣ回路、および局部コントローラキャッシュを含み得る。
【００１１】
メモリモジュール１０４は、図２に示されるような不揮発性メモリセル１０６のソリッドステートアレイを含む。各セル１０６は、抵抗性検知メモリ素子１０８およびスイッチングデバイス１１０を含む。メモリ素子１０８は、図２においては可変抵抗として表わされており、素子は、セルへのプログラミング入力に応答して異なる電気抵抗を確立する。スイッチングデバイス１１０は、読出動作および書込動作中に、個々のセルへの選択的アクセスを容易にする。
【００１２】
いくつかの実施形態においては、メモリセル１０６は、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）セルとして特徴付けられる。メモリ素子１０８は、磁気トンネリング接合（ＭＴＪ）として特徴付けられ、スイッチングデバイスはｎＭＯＳＦＥＴ（ｎチャンネル金属酸化半導体電界効果トランジスタ）として特徴付けられる。他のセル構造を容易に用いることができることが理解されるであろう。
【００１３】
セル１０６へのアクセスは、ビットライン（ＢＬ）１１２、ソースライン（ＳＬ）１１４、およびワードライン（ＷＬ）１１６を含むさまざまな制御ラインの使用を通して実行される。選択されたワードライン１１６に沿ったすべてのセル１０６は、読出動作および書込動作中に現在アクセスされるメモリのページを形成し得る。アレイは、行および列に配置された、任意の数のＭ×Ｎメモリセルを含み得る。２つの制御ラインのみが各セルに直接結合される交点アレイを用いることができる。
【００１４】
図２に示されるさまざまなビットライン１１２、ソースライン１１４、および制御ライン１１６は、アレイにわたって直交して伸延し、必要に応じて、互いに平行あるいは垂直であり得る。適当なドライバ回路（図示せず）が、さまざまな制御ラインに結合され、個別のセル１０６へ、選択された読出電流および書込電流を流す。
【００１５】
図３は、図２からの選択されたメモリ素子１０８の縦型積層図を提供する。ＭＴＪ１１８は、導電性の上部電極１２２および下部電極１２０（それぞれ、ＴＥおよびＢＥ）によって分離される。ＭＴＪ１１８は、選択された方向に固定された磁化方向を有する基準層（ＲＦ）１２４を含む。基準層１２４は、永久磁石のように、隣接固定層によって確立される固定磁化方向を有する反強磁性固定層のような多くの形態をとり得る。合成反強磁性（synthetic antiferromagnetic：ＳＡＦ）構造が代替的に用いられ得る。トンネリングバリヤ層１２６は、軟強磁性自由層１２８から基準層１２４を分離し、時折記憶層とも称される。
【００１６】
自由層１２８は、素子１０８への書込電流の印加に応答して確立される、選択的にプログラム可能な磁化方向を有する。自由層１２８のプログラムされた磁化方向は、基準層１２４の方向と同じ方向（平行）でもよいし、基準層１２６の方向と反対の方向（逆平行）であってもよい。平行方向は、メモリセルを通してより低い抵抗ＲLを与え、逆平行方向はセルを通してより高い抵抗ＲHを与える。
【００１７】
基準層１２４および自由層１２８の磁化方向は垂直（すなわち、図面に対して縦方向）となることが予期されるが、これは必ずしも必要とはされない。参考のために、自由層の平行方向は層の容易軸に沿った磁化を提供し、自由層の逆平行方向は層の困難軸に沿った磁化を提供する。
【００１８】
図３には示されないが、上部電極１２２は、関連するビットライン１１２（図２）との電気的接触を確立し、下部電極１２０は、関連するスイッチングデバイス１１０との電気的接触を確立する。
【００１９】
図３は、フィールドアシスト層１３０をさらに示す。アシスト層１３０は、ＭＴＪ１１８に隣接して伸延し、介在する電気的絶縁層１３２によって分離され得る。アシスト層１３０が、ビットライン１１２に平行であるような、選択された方向にアレイにわたって伸延する第４の制御ラインを備えることが企図される。
【００２０】
図４は、いくつかの実施形態に従う図２〜図３のメモリセルを示す。他のセル構成を用いることができることが理解されるであろう。図４において、ベース半導体基板１３４には、局所化されたＮ＋ドープ領域１３６，１３８が与えられる。ゲート構造１４０は、領域１３６，１３８に広がって、スイッチングデバイス１１０のようなｎチャンネルトランジスタを形成する。セル１０６についての選択されたワードライン１１６は、ゲート１４０に結合される。
【００２１】
導電性構造１４２は、ドープ領域１３８から伸延し、下部電極１２０およびＭＴＪ１１８を支持する。次に、上部電極１２２は、横方向に伸延するビットライン１１２に接続される。第２の導電性構造１４４は、縦方向に伸延するソースライン１１４によってドープ領域１３６と相互接続する。
【００２２】
書込動作の間、スピン（書込）電流が、セル１０６を通して印加される。書込電流は、ビットライン１１２からソースライン１１４へ、またはその逆のいずれかで流れる。電流の方向は、自由層の磁化を所望の方向へ歳差するように選択される。
【００２３】
書込電流が開始された後、フィールドアシスト電流がアシスト層１３０に沿って流される。少なくともいくつかの実施形態においては、アシスト電流は自由層１２２の容易軸または困難軸のいずれにも揃わないが、その代わりに、α＝４５°のような、自由層の容易軸に対して固定された角度で印加される。
【００２４】
アシスト電流は、スイッチング動作を実行するために必要とされる臨界スイッチング電流密度を低減することを助けるアンペア場を生成する。書込電流に対してある角度で、アシスト電流から印加される場のために、スイッチング前の自由層についての初期磁化角度は大きく（たとえば、約５〜１０°のオーダ）、それによって、同様にスイッチング時間も低減する。
【００２５】
書込みの間に確立されたスピン電流は、歳差磁化スイッチング効果を誘起し得る。自由層は、スイッチングの直前の初期状態、および初期状態とは反対のスイッチング事象後の最終状態の２つの磁化状態のうちの１つのみを確立する。磁化歳差運動の少なくともいくつかの形態のリンギング性のために、スイッチング電流パルス幅は、最終磁化が逆平衡状態に決まることを保障するように、つまり、印加された書込電流が、書込動作の結果において、自由層を初期状態から最終の所望の状態に変化することを保障するように十分に制御されるべきである。最終磁化状態におけるいくらかの不確実さが、特に、より短い期間の書込パルスが印加されたときに生じ得る。通常の状況の下では、単一の試み（たとえば、単一の書込パルス）の後に自由層が所望の最終状態に切換わる高い確率を達成することは困難であり得る。
【００２６】
したがって、さまざまな実施形態は、書込電流およびアシスト電流の連続的な印加における重複手法を用いる。図５は、書込電流（Ｉ１）およびアシスト電流（Ｉ２）についてのそれぞれの電流波形１５０，１５２を示す。波形は、経過時間ｘ軸１５４および結合された振幅ｙ軸１５６に対してプロットされる。書込電流波形１５０は、第１の方向の第１の書込電流パルス１５８と、対向する第２の方向の第２の書込電流パルス１６０とを含む。
【００２７】
これらの書込電流パルス１５８，１６０は、反対の状態へのセル１０６のプログラミングを実行する。これらのパルスは、名目上振幅および継続時間が等しいように示されるが、当業者は、逆平行スイッチングパルスが、平衡スイッチングの実行のために必要とされるパルスより、振幅および／または持続時間がより大きくてもよいことを理解するであろう。
【００２８】
アシスト電流波形１５２は、対応するパルス１６２，１６４を含む。これらのパルスは、示されるように、書込電流パルス１５８，１６０を、重なり合いながら追跡する。アシスト電流パルス１６２，１６４は、等しい振幅および持続時間であるように示されるが、これらのパルスも、書込電流パルスの方向に応じて変化し得ることが理解されるであろう。さらに、電流パルスは、さまざまな形状をとり得ることができ、それは、時間とともに振幅が増加または減少する形状を含む。
【００２９】
この手法において、時刻Ｔ１において、（１５８のような）小さな書込電流パルスＩ１が印加されて、自由層１２８の磁化反転が開始される。書込電流が継続して印加されている間に、（１６２のような）アシスト電流パルスＩ２が引き続いて時刻Ｔ２において印加される。いくつかの実施形態においては、アシスト電流は、当初、最終磁化状態の方向と同じまたはそれに近い方向を有するアンペア場を生成する。両電流は時刻Ｔ３まで印加され、その点において、書込電流パルス１５８が停止する。アシスト電流パルス１６２は、時刻Ｔ４まで継続して印加され、その後にアシスト電流も除去される。
【００３０】
書込電流パルス１５８からのスピン電流が停止されると（時刻Ｔ３）、アシスト電流パルス１６２の継続した印加は、局部エネルギ最小化状態を決定することを助け、それは１に近い値までスイッチング確率を大幅に増加し得る。つまり、１回の書込試行において自由層が実際に所望のプログラムされた状態に決定される確率が、書込電流停止後のアンペア場の継続した存在によって、実質的に保証される。この確率関数は、外部バイアス場に応じた指数関数でモデル化される。一般論として、アンペア場が強いほど、確率関数が単位状態（unit case）（たとえば、Ｐ＝１の確率）により高く近づく。
【００３１】
図６は、歳差磁化スイッチングが実行され得る、代替的な態様を示す。図６は、図５と類似しており、書込電流（Ｉ１）波形１７０と、アシスト電流（Ｉ２）波形１７２とを含む。これらの波形は、対応する電流パルス１７４，１７６および１７８，１８０を含み、それらは、上述のように、概して連続的に印加される。
【００３２】
書込電流パルス１７８，１８０は、各々、選択された比較的高周波数において、高周波成分を有するものとして特徴付けられる。高周波アシスト電流パルスが、高周波数で変化するアンペア場を与える。一般的に、アシスト電流の周波数は、強磁性共振状態を確立し、自由層の歳差角度が急速に増加し、所望の状態への高速スイッチングを促進する。書込電流も、または代替的に連続した高周波パルスとして印加されてもよい。
【００３３】
図７は、上記のフィールドアシストされた歳差を達成する１つの手法を示す。図７においては、アシスト層１３０は、アレイ１０４にわたって、ビットライン１１２に関連して、平衡で間隔をもって延びる導体として伸延する。それぞれの書込電流Ｉ１およびアシスト電流Ｉ２が示される。アシスト場の向きがアシスト層１３０に沿って流れる電流の向きに依存することに注意すべきである。アシスト層導体はアレイにわたって他の方向に伸延することもでき、ビットライン１１２に垂直またはいくらか他の角度（たとえば、ビットラインに対して４５°）を含むことが理解されるであろう。アシスト場を同様に生成するために、局部コイルまたは必要とされるアシスト場を生成するアシスト層を提供するように適合された他の構造のような、他の機構を用いることができる。
【００３４】
アシスト層１３０は、アシスト層に所望の方向のフィールドアシスト電流の必要とされる流れを確立する、個別の電流ドライバ１９０，１９２に結合される。同様に、ビットラインドライバ１９４およびソースラインドライバ１９６は、協働してメモリセル１０６に所望の方向の書込電流を流す。
【００３５】
本明細書で提示されたさまざまな実施形態の各々において、アシスト場は、所望の磁化歳差の効果を得るために、過度に大きくする必要はない。多くの場合、書込（スピン）電流によって確立される関連したセルスイッチング場（Ｈｃ）よりも約１０倍小さいアシスト場が、３〜５倍の係数でスイッチング場の分布を低減し、かつ大幅なマージンによってスイッチング確率を増加するのに十分であり得ることが見出された。これは、空間効果、低電力および低コスト設計の選択を可能にする。
【００３６】
図８は、上述の議論に従って実行されるステップを一般的に示す「磁場アシスト電流を用いたデータ書込み」ルーチン２００を記載する。アレイ１０４に書込まれるべきデータが、ステップ２０２にて受信され、装置１００は、受信データを記憶するために、個々の状態にプログラムされるべきさまざまなセルを認識する。各選択されたセルについて、ステップ２０４にて書込電流パルスが印加されて、所望の状態へのセルのプログラミングを開始する。
【００３７】
ステップ２０６にて、書込電流の継続的な印加の間に、フィールドアシスト電流の流れが引き続いて開始される。書込（スピン）電流がステップ２０８にて停止され、引き続いて、ステップ２１０にてアシスト電流が停止される。必要に応じて、ステップ２１２にて、読出し検証動作がセルについて実行されて、セルが所望の状態に到達しているか否かを判定してもよい。しかしながら、フィールドアシスト電流が所望の最終状態への磁化歳差運動を保障した強化された確率は、通常動作の間における読出し検証動作を不必要にし得る。
【００３８】
本明細書において上記で提示したさまざまな実施形態が、磁気メモリ素子へのデータの書込みにおいて多くの利益を提供することが理解されるであろう。本明細書で説明されたようなフィールドアシストされた磁化歳差書込みの使用は、メモリセルが１回の書込動作において所望の書込状態を達成する確率を大幅に向上することができる。アンペア場は書込電流パルスの持続時間および振幅をさらに低減することができ、それによって、より低い全体的な電力消費要件で、より高速なデータアクセス動作を提供する。
【００３９】
メモリセルについての電流のみのスイッチング方法は、所望の書込状態を達成するために、相対的に厳しい（tight）書込電流均一性要件を有し得る。この要件は、本明細書で記載されたようなフィールドアシストされたスイッチングを用いて緩和され、製造容易性および磁場使用中のアレイの後続的な信頼性の双方における改善をもたらす。
【００４０】
本明細書で開示されたいくつかの実施の形態から生じる関連した利益は、読出動作が、プログラム状態を検出するためにメモリセルを通して相対的に低い振幅の読出電流を印加することを含むという事実である。本明細書において具現化されるような、書込中のフィールドアシスト電流の使用は、読出動作中にメモリセルを通して流されるのに必要な書込電流の振幅を低減し得る。どれだけ書込電流振幅の減少が達成されるかに応じて、典型的な電流のみのスイッチングシステムの場合のように個別の読出電流生成回路および書込電流生成回路を必要とするよりはむしろ、装置の単一電流生成回路によって読出電流および書込電流の双方を生成することができ得る。
【００４１】
本明細書において開示されたさまざまな実施形態は、一回書込型（追記型）または多数書込型メモリにおける使用に適している。ＳＴＲＡＭメモリセルが例示的な実施形態として用いられたが、ソリッドステートメモリおよび回転磁気メモリを含む多くの異なるタイプの磁気素子構造が上記の技術を含み得るので、本開示はそれに限定されない。
【００４２】
たとえ、本発明のさまざまな実施形態の多くの特徴および利点が、本発明のさまざまな実施形態の構造および機能の詳細とともに上記の説明に記載されたとしても、この詳細な説明はほんの例示的なものに過ぎず、詳細において、特に本発明の原理の範囲内で部品の構造および配列の点において、添付の特許請求の範囲に表現された語句の広く一般的な意味によって示される全範囲までの変更がなされても良いことが理解されるべきである。
【符号の説明】
【００４３】
１００  データ記憶装置、１０２  コントローラ、１０４  メモリモジュール、１０６  メモリセル、１０８  メモリ素子、１１０  スイッチングデバイス、１１２  ビットライン、１１４  ソースライン、１１６  ワードライン、１２０  下部電極、１２２  上部電極、１２４  基準層、１２６  トンネリングバリヤ層、１２８  自由層、１３０  アシスト層、１３２  電気的絶縁層、１３４  ベース半導体基板、１３６，１３８  ドープ領域、１４０  ゲート、１４２，１４２  導電性構造、１５０  電流波形、１５８，１６０，１７８，１８０  書込電流パルス、１６２，１６４  アシスト電流パルス、１７０，１７２  波形、１７４，１７６  電流パルス、１９０，１９２  電流ドライバ、１９４  ビットラインドライバ、１９６  ソースラインドライバ。
【図１】
0005335876.tif 000002
【図２】
0005335876.tif 000003
【図３】
0005335876.tif 000004
【図４】
0005335876.tif 000005
【図５】
0005335876.tif 000006
【図６】
0005335876.tif 000007
【図７】
0005335876.tif 000008
【図８】
0005335876.tif 000009