(57)【特許請求の範囲】
【請求項１】
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面に電極として導電性フィルムを接触させ、該導電性フィルムを用いて前記ウェハ面内における測定位置に電圧を印加することにより、当該測定位置からエレクトロルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのエレクトロルミネッセンス光を、１ｍｍ2以上の面積を一括して検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータに基づいて取得された、ウェハ面内における転位および／または積層欠陥の位置および種類の情報と、ウェハ面内に形成する半導体素子の位置情報とを照合して、各半導体素子の形成領域内に含まれる転位および／または積層欠陥の種類および密度の情報を取得し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離し、
予め得ておいた、各半導体素子の形成領域内に含まれる前記転位および／または積層欠陥の種類および密度の情報に基づいて、切断分離された半導体素子をスクリーニングすることを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
前記ウェハ面に電極として導電性フィルムを接触させ、該導電性フィルムを用いて前記ウェハ面内における測定位置に電圧を印加することにより、当該測定位置からエレクトロルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのエレクトロルミネッセンス光を、１ｍｍ2以上の面積を一括して検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および／または積層欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離することを特徴とする炭化珪素半導体素子の製造方法。
【請求項３】
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面に電極として導電性フィルムを接触させ、該導電性フィルムを用いて前記ウェハ面内における測定位置に電圧を印加することにより、当該測定位置からエレクトロルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのエレクトロルミネッセンス光を、１ｍｍ2以上の面積を一括して検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および／または積層欠陥の位置情報に基づいて、半導体素子の形成を完了した後または半導体素子の形成過程において、前記転位および／または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離することを特徴とする炭化珪素半導体素子の製造方法。
【請求項４】
前記半導体素子は、ショットキー接合型半導体素子であり、
ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成することを特徴とする請求項３に記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記半導体素子は、ＭＯＳゲート型半導体素子であり、
前記不活性化処理として、前記エピタキシャル膜内における転移が存在する部分の表面に形成されたＭＯＳゲート構造を除去することを特徴とする請求項３に記載の炭化珪素半導体素子の製造方法。
【請求項６】
前記ウェハ面内における、２次元ＣＣＤアレイによって発光像が一括検出される一括測定領域を前記測定位置として、当該一括測定領域から、励起光の照射または電圧印加による励起よって発光を生じさせ、
２次元ＣＣＤアレイによって前記一括測定領域からの発光を検出し、これにより、該一括測定領域におけるアレイに対応した各位置からの発光に関する２次元情報を一括取得し、
当該２次元情報を一括取得する操作を、ウェハ面内における各一括測定領域を走査することによりウェハ面内における全ての一括測定領域について行い、
これにより、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータを得ることを特徴とする請求項１〜５のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項７】
前記光検出器が、前記炭化珪素単結晶基板の基底面転位を検出する場合には、約４２０ｎｍの発光波長を検出し、単層積層欠陥（単層ショックレータイプ積層欠陥：Single Shockley Stacking Fault）を検出する場合には、約４２０ｎｍの発光波長を検出し、成長時導入積層欠陥（In-grown Stacking Fault）を検出する場合には、約４７０ｎｍの発光波長を検出し、複層積層欠陥（複層ショックレータイプ積層欠陥：Double Shockley Stacking Fault）を検出する場合には、約５１０ｎｍの発光波長を検出することを特徴とする請求項１〜６のいずれかに記載の炭化珪素半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法に関する。さらに詳しくは、本発明は、エピタキシャル膜が内包する転位、積層欠陥のような結晶欠陥のウェハ面内における位置情報に基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することにより、素子の信頼性を向上する方法の改良に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、Ｓｉと比べてバンドギャップが約３倍、飽和ドリフト速度が約２倍、絶縁破壊電界強度が約１０倍と優れた物性値を有し、大きな熱伝導率を有する半導体であることから、現在用いられているＳｉ単結晶半導体の性能を大きく凌駕する次世代の高電圧・低損失半導体素子を実現する材料として期待されている。
【０００３】
現在、市販化されているＳｉＣ単結晶は、昇華法を用いて製造されている場合が多い。昇華法では通常、坩堝内に原料のＳｉＣ粉末を入れると共に、坩堝の内側上面にＳｉＣ粉末と対面する形でＳｉＣ種結晶を設置する。このとき、坩堝を２２００〜２４００℃程度まで加熱することで、ＳｉＣ粉末を昇華させる。昇華したＳｉＣ粉末は、対面するＳｉＣ種結晶上で再結晶化され、種結晶上に新たなＳｉＣ単結晶が成長される。
【０００４】
この他、原料としてＳｉＨ4などのＳｉを含んだガスと、Ｃ3Ｈ8またはＣ2Ｈ2などのＣ
を含んだガスとを用いて、昇華法と同様に種結晶上に新たなＳｉＣ単結晶を得るいわゆるＨＴＣＶＤ法と呼ばれる製造手法も報告されている。
【０００５】
上記のような方法によって円柱形のバルク状の単結晶を得た後に、これを通常３００〜４００ミクロン程度の厚さにスライスすることで、ＳｉＣ単結晶基板が製造される。このＳｉＣ単結晶基板を用いて半導体素子を製造する場合には、その半導体素子の耐電圧などの要求仕様に基づいた所要の膜厚およびキャリヤ濃度を有する単結晶層を基板表面からエピタキシャル成長させる場合が多い。
【０００６】
ＳｉＣ単結晶基板は通常の圧力では液相を持たず、以上のような方法で製造されているが、昇華温度が極めて高いことなどから、転位や積層欠陥などの結晶欠陥を含まないような高品質の結晶成長が難しい。このため、Ｓｉ単結晶成長で商用化されているような無転位かつ大口径な単結晶の製造技術が実現されていない。
【０００７】
現在市販されているＳｉＣ単結晶基板には、１０3ｃｍ-2程度のｃ軸方向に伝播するら
せん転位、１０2〜１０4ｃｍ-2程度のｃ軸方向に伝播する刃状転位、１０2〜１０4ｃｍ-2程度のｃ軸と垂直方向に伝播する転位（基底面転位）が存在している。これらの転位密度は、その基板の品質によって大きく異なる。
【０００８】
また、これらの転位はエピタキシャル膜中にも伝播する。このとき、一部の転位は、その向きを変えることもあることが知られている。一方、基板上にエピタキシャル膜を成長させる際に、新たな転位ループや積層欠陥（８Ｈ型、３Ｃ型など）が生成されることも知られている。したがって、エピタキシャル膜中には、基板より伝播した転位や積層欠陥に加えて、エピタキシャル成長時に導入された転位や積層欠陥が含まれていることになる。さらに、ＳｉＣエピタキシャル膜付き単結晶基板を用いて半導体素子を製造する素子化過程においても、新たに転位や積層欠陥が形成される場合がある。これらの転位や積層欠陥は、そのエピタキシャル膜を用いて形成した半導体素子の耐電圧や信頼性を低下させる。
【０００９】
最近では、基板中の転位密度やエピタキシャル成長時の転位発生密度を低減させる技術開発が進められている。しかしながら、エピタキシャル膜中の転位や積層欠陥などの結晶欠陥密度をゼロとし、なおかつ産業化できるようなコストおよび基板口径を実現することは難しい状況である。このため、ＳｉＣエピタキシャル膜付き単結晶基板を用いて半導体素子を製造する場合、それらの半導体素子は何らかの結晶欠陥を内包する可能性がある。
【００１０】
結晶欠陥の中には、半導体素子の初期特性を大幅に劣化させるものもあるが、初期特性には影響が出ずに素子の長期信頼性を低下させるものもある。特に、後者の長期信頼性を低下させるような結晶欠陥を内包する半導体素子は、初期特性においては正常素子と何ら変わらない性能を発揮することもあり、初期特性からの判別が極めて困難である。
【００１１】
これまでに、エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥による、ＳｉＣショットキーバリヤダイオードやＭＯＳ（Metal-Oxide-Semiconductor）ゲー
ト構造の長期信頼性低下が報告されている。例えば、このような長期信頼性を有しない半導体素子をインバータなどの応用機器に組み込んだ場合には、当該応用機器の信頼性が大幅に低下することになる。このため、長期信頼性を低下させるような結晶欠陥を内包する半導体素子をスクリーニングするための判別手法の確立が望まれている。
【００１２】
上記のような結晶欠陥を含んだ半導体素子の判別、スクリーニング手法を確立するためには、エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥を高速かつ高精度に検出し、その基板面内での位置情報を得る必要がある。すなわち、半導体素子の形成前や、形成プロセス中に、そのエピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥の位置情報を得ることによって、素子完成後にその結晶欠陥位置情報に応じて、結晶欠陥を内包する半導体素子を判別し、スクリーニング処理を行うことが考えられる。
【００１３】
エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥を非破壊で検出する手法としては、フォトルミネッセンス法（特許文献１）、カソードルミネッセンス法、エレクトロルミネッセンス法（非特許文献１，２）、トポグラフ法などが報告されている。これらの手法を用いたマッピング測定によって、エピタキシャル膜付きＳｉＣ単結晶基板内の転位や積層欠陥の位置情報を得ることが可能である。
【００１４】
また、非特許文献３において、マイクロパイプと呼ばれるような大型の結晶欠陥に対して、その位置情報をあらかじめ得ることで、素子形成パターンに反映することが報告されている。
【００１５】
また、特許文献１には、基底面転位の位置情報をフォトルミネッセンス法により検出し、素子形成に反映させることが記載されている。
【特許文献１】特開２００４−２８９０２３号公報
【非特許文献１】マテリアルサイエンスフォーラム（Materials Science Forum）  Ｖｏｌｓ ３８９−３９３  ２００２年  １２９７頁〜１３００頁
【非特許文献２】マテリアルサイエンスフォーラム（Materials Science Forum）  Ｖｏｌｓ ４３３−４３６  ２００３年  ９０１頁〜９０６頁
【非特許文献３】マテリアルサイエンスフォーラム（Materials Science Forum）  Ｖｏｌｓ ３３８−３４２  ２０００年  １４２３頁〜１４２６頁
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記の従来手法においては、マイクロパイプのような大型結晶欠陥以外
の各種転位や積層欠陥に対するエピタキシャル膜付きＳｉＣ単結晶基板内の位置情報を高速かつ高精度に得ることが難しい。このため、素子形成に使用する全ての基板に対して、転位や積層欠陥の位置情報を予め得ることが、実用化レベルでは実質的に不可能であった。
【００１７】
したがって、素子形成完了後に、どの素子がどの種の結晶欠陥を内包しているかの情報が得られずに、特に、長期信頼性を低下させる結晶欠陥を内包する半導体素子を判別することが困難であった。このため、長期信頼性を有しない半導体素子のスクリーニング技術の開発が望まれていた。
【００１８】
そして、このように素子形成に使用する全ての基板に対して転位や積層欠陥の情報を予め得ることが実質不可能であったことから、エピタキシャル膜付きＳｉＣ単結晶基板内の転位や積層欠陥の存在しない領域に半導体素子を形成する手法や、転位や積層欠陥の位置に対応して素子構造を変更して半導体素子を形成する手法が実現されていなかった。
【００１９】
例えば、フォトルミネッセンス（Photoluminescence：ＰＬ）法を用いた従来の手法で
は、図１４に示すように、励起光源としてレーザーを用い、レーザー光１０１を炭化珪素単結晶ウェハ３１のウェハ面に集光して測定スポットＳへ照射する。この測定スポットＳからのＰＬ光１０２を含む採取光を、光選択手段としての分光器１０３またはバンドパスフィルタへ通過させることによりＰＬ光の波長域の光が取り出され、光電子増倍管、ＣＣＤ等の光検出器１０４を用いて測定スポットＳにおけるＰＬ信号が検出される。そして、レーザー光１０１をウェハ面内で走査することで、測定スポットＳごとのウェハ面内における発光情報が記録されウェハ面についての結晶欠陥位置の２次元情報が得られる。
【００２０】
しかしこの従来の方法では、マイクロパイプのような大型結晶欠陥以外の各種転位や積層欠陥などを十分な精度で検出できる高い２次元分解能の結晶欠陥情報を得るためには、レーザースポット径または光検出径を小さくし、測定スポット数を多くする必要がある。そして近年では、ＳｉＣ単結晶ウェハの口径が大型化し、例えば６インチまでのサイズのウェハを検査することが想定されるが、このような大口径基板に対して高分解能の結晶欠陥情報を得るためには極めて多くの測定スポット数が必要となり、測定時間の長時間化が問題となっていた。
【００２１】
本発明は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造するに際し、ウェハ面内におけるエピタキシャル膜が内包する結晶欠陥、具体的にはマイクロパイプのような大型の結晶欠陥ではない転位、積層欠陥のような結晶欠陥の位置およびその種類を特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することを目的としている。
【００２２】
また本発明は、上記結晶欠陥の位置およびその種類を高速かつ高精度で検出し、これにより、素子形成に使用する全ての基板に対して実用的に十分な程度に高速に、かつ正確に結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することを目的としている。
【課題を解決するための手段】
【００２３】
第１の本発明に係る炭化珪素半導体素子の製造方法は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を、１ｍｍ2以上の面積を一括して検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における転位および／または積層欠陥の位置および種類の情報と、ウェハ面内に形成する半導体素子の位置情報とを照合して、各半導体素子の形成領域内に含まれる転位および／または積層欠陥の種類および密度の情報を取得し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離し、
予め得ておいた、各半導体素子の形成領域内に含まれる前記転位および／または積層欠陥の種類および密度の情報に基づいて、切断分離された半導体素子をスクリーニングすることを特徴としている。
【００２４】
上記第１の発明によれば、ウェハ面内におけるエピタキシャル膜が内包する転位と積層欠陥の位置およびその種類を特定し、これに基づいて、切断分離された半導体素子をスクリーニングするようにしたので、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができる。その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
【００２５】
第２の本発明に係る炭化珪素半導体素子の製造方法は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を、１ｍｍ2以上の面積を一括して検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および／または積層欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離することを特徴としている。
【００２６】
上記第２の発明によれば、ウェハ面内におけるエピタキシャル膜が内包する、条件に応じた特定種類の転位および積層欠陥の位置を特定し、これに基づいて、ウェハ面内における長期信頼性などの素子特性に悪影響を与える結晶欠陥が存在しない領域に半導体素子を形成するようにしたので、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができると共に、特定の結晶欠陥を内包する半導体素子の個数を低減することができる。また、その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
【００２７】
第３の本発明に係る炭化珪素半導体素子の製造方法は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を、１ｍｍ2以上の面積を一括して検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および／または積層欠陥の位置情報に基づいて、半導体素子の形成を完了した後または半導体素子の形成過程において、前記転位および／または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離することを特徴としている。
【００２８】
上記第３の発明における好ましい態様では、前記半導体素子は、ショットキー接合型半導体素子であり、
ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する。
【００２９】
上記第３の発明における好ましい別の態様では、前記半導体素子は、ＭＯＳゲート型半導体素子であり、
前記不活性化処理として、前記エピタキシャル膜内における転移が存在する部分の表面に形成されたＭＯＳゲート構造を除去する。
【００３０】
上記第３の発明によれば、ウェハ面内におけるエピタキシャル膜が内包する、条件に応じた特定種類の転位および積層欠陥の位置を特定し、これに基づいて、ウェハ面内における長期信頼性などの素子特性に悪影響を与える結晶欠陥が存在する部分に、素子特性に悪影響が及ばないような別途新たな工程を適用し、結晶欠陥部を不活性化するようにしたので、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができる。その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
【００３１】
上記第１〜第３の発明における特に好ましい態様では、前記ウェハ面内における、２次元ＣＣＤアレイによって発光像が一括検出される一括測定領域を前記測定位置として、当該一括測定領域から、励起光の照射または電圧印加による励起によって発光を生じさせ、
２次元ＣＣＤアレイによって前記一括測定領域からの発光を検出し、これにより、該一括測定領域におけるアレイに対応した各位置からの発光に関する２次元情報を一括取得し、
当該２次元情報を一括取得する操作を、ウェハ面内における各一括測定領域を走査することによりウェハ面内における全ての一括測定領域について行い、
これにより、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータを得る。
【００３２】
この態様によれば、光源からの光をウェハ面にスポット照射して測定スポットごとにウェハ面からの発光を検出するのではなく、広域の一括測定領域を励起して、２次元ＣＣＤアレイによって一括測定領域の２次元発光情報を一括取得し、一括測定領域ごとに走査するようにしたので、転位および積層欠陥の位置を特定するための十分な分解能を維持しつつ測定時間を大幅に短縮することができる。
【００３３】
したがって、素子形成に使用する全ての基板に対して実用的に十分な程度に高速に、かつ正確に結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することができる。
【００３４】
上記第１〜第３の発明における具体的な態様の一つでは、前記ウェハ面内における測定位置に励起光を照射することにより、当該測定位置からフォトルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのフォトルミネッセンス光を検出し、
当該フォトルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記フォトルミネッセンス光に関するマッピングデータを得る。
【００３５】
上記第１〜第３の発明における具体的な別の態様では、前記ウェハ面内における測定位置に電圧を印加することにより、当該測定位置からエレクトロルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのエレクトロルミネッセンス光を検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータを得る。
【発明の効果】
【００３６】
本発明によれば、ウェハ面内におけるエピタキシャル膜が内包する転位や積層欠陥の位置およびその種類を特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することができる。
【００３７】
また本発明によれば、転位や積層欠陥の位置およびその種類を高速かつ高精度で検出し、これにより、素子形成に使用する全ての基板に対して実用的に十分な程度に高速に、かつ正確に結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００３８】
本発明の方法によって製造可能な半導体素子には、ショットキーバリヤダイオード(Ｓ
ＢＤ)、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トラ
ンジスタ（ＭＯＳ−ＦＥＴ）などのユニポーラ素子、およびｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのバイポーラ素子が含まれる。
【００３９】
本発明の製造方法における結晶欠陥の位置情報取得工程において検出対象となる結晶欠陥の種類には、らせん転位、刃状転位、基底面転位（Basal Plane Dislocation））など
の各種転位、および単層積層欠陥（単層ショックレータイプ積層欠陥：Single Shockley Stacking Fault）、成長時導入積層欠陥（In-grown Stacking Fault）、複層積層欠陥（
複層ショックレータイプ積層欠陥：Double Shockley Stacking Fault）などの各種積層欠陥が含まれる。なお、これらと共にマイクロパイプの位置を検出することを除外するものではない。
[実施例１]
以下、図面を参照しながら本発明の実施例について工程順に説明する。
（1-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
最初に、炭化珪素単結晶基板の上に、基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハを用意する。ウェハ状の炭化珪素単結晶基板を切り出すインゴットの製法や、エピタキシャル膜の成長方法としては、前述したように既に各種の方法が開発、実用化され、市販されている。
【００４０】
検査対象の炭化珪素単結晶ウェハにおけるエピタキシャル膜や基板の結晶型、結晶面、オフ角などは特に限定されるものではなく、例えば、ｎ型４Ｈ−ＳｉＣ基板上にｎ型４Ｈ−ＳｉＣ膜をエピタキシャル成長させたもの、ｎ型４Ｈ−ＳｉＣエピタキシャル膜にイオン打ち込みによってｐ型層を形成したものなど、各種のものが検査対象となる。また、エピタキシャル膜上に酸化膜、窒化膜等の絶縁膜が形成されたもの、エピタキシャル膜表面にエッチング加工が施されたもの等も検査対象となる。
（1-2）素子形成領域の位置情報の取得
図１に示すように、（1-1）で用意した炭化珪素単結晶ウェハ３１のエピタキシャル膜
側のウェハ面３１Ａに、形成すべき半導体素子や結晶欠陥位置をコンピュータへ電子的に格納するときに、ウェハ面３１Ａ内における位置を特定するための基準となる微小なマーカー４１を形成する。
【００４１】
マーカー４１は、リアクティブイオンエッチングなどの手法を用いてウェハ面３１Ａの表面に凹凸をつけることで形成することができ、このマーカー４１は通常、ウェハ面３１Ａ内に多数形成される（図１では簡略化して４個のみ示している）。
【００４２】
マーカー４１を形成した後、後述する結晶欠陥検査装置のコンピュータは、これを基準として形成すべき半導体素子の位置座標を算出し、記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。
【００４３】
最終的にウェハから素子を切断分離する等のために、素子形成領域Ｄ１、Ｄ２・・・はそれぞれ互いに離間している。多くの場合、直径数インチ、例えば２〜６インチの炭化珪素単結晶ウェハ３１内に、１ｍｍ2〜数ｃｍ2の半導体素子が多数形成される。
【００４４】
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、ウェハ面３１Ａ内における転位や積層欠陥などの各種結晶欠陥の位置を検出する工程が行われるが、その前に、素子形成工程の一部を行ってもよい。
（1-3）結晶欠陥の位置情報の取得
次に、以下に説明する検査装置を用いて、図２に示すようにウェハ面３１Ａ内における結晶欠陥の位置５１の情報を取得する。結晶欠陥の検査装置としては、図３に示すようなフォトルミネッセンス光のマッピング測定装置、図６に示すようなエレクトロルミネッセンス光のマッピング測定装置が用いられる。
【００４５】
図３は、炭化珪素単結晶ウェハからのフォトルミネッセンス光をマッピング測定することによりウェハ面内における結晶欠陥の位置を検出する検査装置の概略構成を示した上面図、図４は、この検査装置による測定方法を概念的に示した図である。同図の検査装置１ａは、励起光源としてＬＥＤアレイ２を備えている。
【００４６】
また検査装置１ａは、ＬＥＤアレイ２からの励起光３３を炭化珪素単結晶ウェハ３１のウェハ面内の測定位置に導くための励起光用光学系を構成する反射／透過鏡３、Ｘ方向移動ステージ４に固定された反射鏡５、Ｙ方向移動ステージ６に固定された反射鏡７、および対物レンズ８を備えており、ＬＥＤアレイ２からの励起光３３は、反射／透過鏡３で反射された後、反射鏡５で反射されてＹ方向へ向かい、その後、反射鏡７で下方へ反射されてその下の対物レンズ８で集光され炭化珪素単結晶ウェハ３１のウェハ面内における測定位置に照射される。図４に示すように、この測定位置はスポットではなく広域、例えば１〜１０ｍｍ2の一括測定領域Ａとなっており、励起光３３は、一括測定領域Ａの全体へ均
一に照射される。
【００４７】
この一括測定領域Ａに励起光を照射することにより炭化珪素単結晶ウェハ３１から発し
たフォトルミネッセンス光（ＰＬ光３４）は、２次元ＣＣＤアレイ９によって検出され、一括測定領域Ａにおけるアレイに対応した各位置からのＰＬ光３４に関する２次元情報が一括取得される。
【００４８】
図１のように光源としてＬＥＤアレイ２を使用するか、あるいはレーザー光からの出射光のビーム径をビームエキスパンダで広げる等の手段を適用することによって、炭化珪素単結晶ウェハ３１のウェハ面の広域へ均一な強度の励起光を照射することができる。一括測定領域Ａの面積は、１〜１０ｍｍ2程度か、あるいはそれ以上であることが好ましい。
【００４９】
炭化珪素単結晶ウェハ３１のエピタキシャル膜における転位や積層欠陥の情報を高精度に得るためには、１〜２０ミクロン程度の２次元分解能が必要となるが、このような分解能で１〜１０ｍｍ2の一括情報取得を実現するには、１０００×１０００ピクセル／ｃｍ2程度の２次元ＣＣＤアレイ９を用いる必要がある。
【００５０】
励起光用光学系を構成する対物レンズ８、反射鏡７、反射鏡５、および反射／透過鏡３は同時に、一括測定領域ＡからのＰＬ像を２次元ＣＣＤアレイ９に導く検出用光学系を構成しており、一括測定領域ＡからのＰＬ光３４は、励起光３３と同一の経路で反射／透過鏡３まで到達した後、反射／透過鏡３を透過して２次元ＣＣＤアレイ９で検出される。
【００５１】
積層欠陥からの発光強度を高めるためには、冷却装置を用いて炭化珪素単結晶ウェハ３１を冷却し、低温に維持しながら測定することが好ましい。積層欠陥からの発光強度を最大とする点からは、炭化珪素単結晶ウェハ３１の冷却温度を８０〜１５０Ｋ程度とすることが好ましく、冷却が簡便である点では、１５０〜２５０Ｋ程度とすることが好ましい。
【００５２】
測定時における検査装置１ａの各構成要素の操作は、コンピュータ１０によって統括制御され、２次元ＣＣＤアレイ９からの電気信号は、増幅されＡ／Ｄ変換された後、コンピュータ１０に取り込まれる。
【００５３】
以上のような構成を備えた検査装置１ａを用いて、次のようにして炭化珪素単結晶ウェハ３１のウェハ面内における結晶欠陥の位置を検出する測定が行われる。図５（ａ）に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａには、（1-2）で上述したように
マーカー４１が形成されており、これを基準として、コンピュータ１０には予め素子形成領域Ｄ１、Ｄ２・・・の位置情報が格納されている。
【００５４】
また、ウェハ面３１Ａ内に配列された多数の素子形成領域Ｄ１、Ｄ２・・・の中の各一括測定領域Ａ（ｘ１，ｙ１）、Ａ（ｘ２，ｙ１）・・・の位置情報と、その中の２次元ＣＣＤアレイ９のピクセルに対応する位置情報も同様に、マーカー４１を基準として特定することができる。
【００５５】
図３のＸ方向移動ステージ４およびＹ方向移動ステージ６を不図示のコントローラによって移動させることにより、炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における測定位置を図５（ａ）の素子形成領域Ｄ１の一括測定領域Ａ（ｘ１，ｙ１）に合わせて励起光をウェハ面３１Ａに照射することにより、２次元ＣＣＤアレイ９は、一括測定領域Ａ（ｘ１，ｙ１）におけるアレイに対応した各位置からのＰＬ光に関する２次元情報を一括取得する。
【００５６】
一括測定領域Ａ（ｘ１，ｙ１）におけるＰＬ光の２次元情報を２次元ＣＣＤアレイ９によって一括取得した後、図３のＸ方向移動ステージ４を移動させることにより炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における測定位置を一括測定領域Ａ（ｘ２，ｙ１）に移動させる。そして上記と同様にしてＰＬ光の２次元情報を２次元ＣＣＤアレイ９によっ
て一括取得する。
【００５７】
このようにして素子形成領域Ｄ１内の全ての一括測定領域Ａ（ｘ１，ｙ１），Ａ（ｘ２，ｙ１）・・・について走査を行うことにより、素子形成領域Ｄ１全体についてのＰＬ光に関する情報が取得される。
【００５８】
そして、ウェハ面３１Ａ内における全ての素子形成領域Ｄ１、Ｄ２・・・についてこのような測定をすることにより、全ての素子形成領域Ｄ１、Ｄ２・・・について、すなわちウェハ面３１Ａ内における検査対象領域全体ついてのＰＬ光に関するマッピングデータが取得される。
【００５９】
コンピュータ１０は、２次元ＣＣＤアレイ９のピクセルに基づくこのマッピングデータを、演算処理装置によって解析し、転位や積層欠陥などの結晶欠陥の種類およびその位置情報を算出する。
【００６０】
結晶欠陥の有無は、ＰＬ光の強度によって判別することができ、例えば、２次元ＣＣＤアレイ９として、カラーＣＣＤ（３−ＣＣＤ）、バンドパスフィルタ切り替え式ＣＣＤ等を使用することにより、結晶欠陥の有無によって発光強度が大幅に変化する波長域の光を選択的に検出することができる。基底面転位の発光波長は約４２０ｎｍ、単層積層欠陥（単層ショックレータイプ積層欠陥：Single Shockley Stacking Fault）の発光波長は約４２０ｎｍ、成長時導入積層欠陥（In-grown Stacking Fault）の発光波長は約４７０ｎｍ
、複層積層欠陥（複層ショックレータイプ積層欠陥：Double Shockley Stacking Fault）の発光波長は約５１０ｎｍであり、このような発光波長の強度に基づいて結晶欠陥の有無を判別できる。
【００６１】
例えば、結晶欠陥のない炭化珪素単結晶ウェハの発光スペクトルを検査開始前に予め測定してコンピュータ１０の記憶部に格納しておき、ウェハの測定により得られた光強度をこの基準となる発光スペクトルと比較し、結晶欠陥の有無を判定する。
【００６２】
また、コントラスト等として把握される欠陥形状の画像解析等によって、転位、積層欠陥等の結晶欠陥の種類を判別することができる。
このようにして、図５（ｂ）に示すように、一括測定領域Ａ（ｘ１，ｙ１）等の各測定位置における結晶欠陥の位置５１およびその種類、すなわちウェハ面３１Ａ内の検出対象領域全体における結晶欠陥の位置５１およびその種類が取得され、コンピュータ１０に格納される。
【００６３】
なお、以上に説明したようなＰＬ測定において、一括測定領域への広域照射が適用可能な手段の具体例としては、ＬＥＤアレイを光源として用いる方法の他、複数のＬＥＤを組み合わせた光源を用いる方法、レーザー光からの出射光のビーム径をビームエキスパンダなどを用いて広げる方法、複数のレーザーを組み合わせた光源を用いる方法などが挙げられる。検査対象がエピタキシャル膜付きＳｉＣ単結晶基板である場合には、ＳｉＣ単結晶のバンドギャップに相当する波長以下となる３８０ｎｍ以下の発光波長を有する光源を使用する。また、エピタキシャル膜の膜厚等に応じて、膜内に存在する結晶欠陥を十分に検出できるような照射強度が得られるものを使用する。
【００６４】
また、本実施例では、炭化珪素単結晶ウェハを固定し、Ｘ方向ステージおよびＹ方向ステージを移動させることによって走査するようにしたが、本発明では、ウェハ面と、測定光学系を構成する励起光用光学系および検出用光学系の少なくとも一部と、を相対移動させて、ウェハ面内の測定位置を順次移動させるようにすればよく、例えば、従来のウェハに対するマッピング測定に使用されているような、測定光学系を固定してウェハを移動さ
せることによりウェハ面内を走査する手法を適用してもよい。
【００６５】
図６は、炭化珪素単結晶ウェハからのエレクトロルミネッセンス光をマッピング測定することによりウェハ面内における結晶欠陥の位置を検出する検査装置の概略構成を示した図、図７（ａ）は、この検査装置による結晶欠陥検査の対象である炭化珪素単結晶ウェハの面内に配列された素子形成領域および、その中に配列された２次元ＣＣＤアレイによる一括測定領域を示した図、図７（ｂ）は、一括測定領域を拡大して示した図である。
【００６６】
同図の検査装置１ｂにおいて、不図示のコントローラによってＸ−Ｙ方向へ移動可能な可動ステージ２４の上に固定された検査対象である炭化珪素単結晶ウェハ３１のエピタキシャル膜３１ｂの上には、電極となる透明蒸着薄膜電極２２が形成されている。一方、ウェハ裏面には、裏面全域に、蒸着によって裏面電極２３が形成されており、炭化珪素単結晶ウェハ３１は、裏面電極２３が接地プレート２５の上に接触するように載置されている。
【００６７】
透明蒸着薄膜電極２２と、接地された裏面電極２３との間に、電源２１によって電圧を印加することにより、ウェハ面内における透明蒸着薄膜電極２２の直下の測定位置からＥＬ光３５が発生する。このＥＬ光３５は、２次元ＣＣＤアレイ９によって検出される。
【００６８】
２次元ＣＣＤアレイ９と、炭化珪素単結晶ウェハ３１との間には、特に符号を用いて図示していないが、例えば、コリメート用のレンズや反射鏡など、測定位置からのＥＬ光３５を２次元ＣＣＤアレイ９に導く検出用光学系が必要に応じて設置される。
【００６９】
透明蒸着薄膜電極２２は、Ａｌ、Ｎｉ等の金属を、抵抗蒸着、スパッタ等によって、ＥＬ光３５の検出波長域における波長よりも薄い厚さで蒸着することによって形成されており、好ましくは、ＳｉＣ半導体のバンドギャップに相当する波長３８０ｎｍ以下の膜厚を有している。
【００７０】
透明蒸着薄膜電極２２は、図６および図７（ｂ）に示すように、１つの測定位置に対応する２次元ＣＣＤアレイ９による一括測定領域Ａごとに離間して多数形成されている。透明蒸着薄膜電極２２および一括測定領域Ａの面積は、１〜１０ｍｍ2程度か、あるいはそ
れ以上であることが好ましい。
【００７１】
測定位置の一括測定領域Ａの直上にある透明蒸着薄膜電極２２に電源２１より電圧を印加することにより一括測定領域Ａから発したＥＬ光３５は、２次元ＣＣＤアレイ９によって検出され、一括測定領域Ａにおけるアレイに対応した各位置からのＥＬ光３５に関する２次元情報が一括取得される。
【００７２】
透明蒸着薄膜電極２２に印加する電圧は、通常は±数Ｖ〜数百Ｖである。
炭化珪素単結晶ウェハ３１のエピタキシャル膜３１ｂ内における転位や積層欠陥の情報を高精度に得るためには、１〜２０ミクロン程度の２次元分解能が必要となるが、このような分解能で１〜１０ｍｍ2の一括情報取得を実現するには、１０００×１０００ピクセ
ル／ｃｍ2程度の２次元ＣＣＤアレイ９を用いる必要がある。
【００７３】
可動ステージ２４を用いたマッピング測定には、例えば、自動または半自動のプロービングステーションを用いることができ、測定位置における透明蒸着薄膜電極２２への電圧印加は、例えば、プロービングステーションに設置され電源２１と電気的に接続されたプローブピン２６を透明蒸着薄膜電極２２上へ自動的に接触させる方式で行うことができる。
【００７４】
測定時における炭化珪素単結晶ウェハ３１の温度は、室温または、積層欠陥からの発光強度が増大する８０〜３００Ｋ程度が好ましい。室温以下で測定する場合には、冷却装置を設置して炭化珪素単結晶ウェハ３１を冷却し、低温に維持しながら測定する。
【００７５】
測定時における検査装置１ｂの各構成要素の操作は、図６のコンピュータ１０によって統括制御され、２次元ＣＣＤアレイ９からの電気信号は、増幅されＡ／Ｄ変換された後、コンピュータ１０に取り込まれる。
【００７６】
以上のような構成を備えた検査装置１ｂを用いて、次のようにして炭化珪素単結晶ウェハ３１のウェハ面内における結晶欠陥の位置を検出する測定が行われる。図７（ａ）に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａには、（1-2）で上述したように
マーカー４１が形成されており、これを基準として、コンピュータ１０には予め素子形成領域Ｄ１、Ｄ２・・・の位置情報が格納されている。
【００７７】
また、ウェハ面３１Ａ内に配列された多数の素子形成領域Ｄ１、Ｄ２・・・の中の各一括測定領域Ａ（ｘ１，ｙ１）、Ａ（ｘ２，ｙ１）・・・の位置情報と、その中の２次元ＣＣＤアレイ９のピクセルに対応する位置情報も同様に、マーカー４１を基準として特定することができる。
【００７８】
図６の可動ステージ２４を移動させることにより、ウェハ面３１Ａ内における測定位置を図７（ａ）の素子形成領域Ｗ１の一括測定領域Ａ（ｘ１，ｙ１）に合わせ、その直上の透明蒸着薄膜電極２２上にプローブピン２６を接触させて電源２１より電圧を印加して、一括測定領域Ａ（ｘ１，ｙ１）を励起して発光させ、２次元ＣＣＤアレイ９は、一括測定領域Ａ（ｘ１，ｙ１）におけるアレイに対応した各位置からのＥＬ光３５に関する２次元情報を一括取得する。
【００７９】
一括測定領域Ａ（ｘ１，ｙ１）におけるＥＬ光の２次元情報を２次元ＣＣＤアレイ９によって一括取得した後、図６の可動ステージ２４を移動させることにより炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における測定位置を一括測定領域Ａ（ｘ２，ｙ１）に移動させる。そして上記と同様にしてＥＬ光の２次元情報を２次元ＣＣＤアレイ９によって一括取得する。
【００８０】
このようにして素子形成領域Ｄ１内の全ての一括測定領域Ａ（ｘ１，ｙ１），Ａ（ｘ２，ｙ１）・・・について走査を行うことにより、素子形成領域Ｄ１全体についてのＥＬ光に関する情報が取得される。
【００８１】
そして、ウェハ面３１Ａ内における全ての素子形成領域Ｄ１、Ｄ２・・・についてこのような測定をすることにより、全ての素子形成領域Ｄ１、Ｄ２・・・について、すなわちウェハ面３１Ａ内における検査対象領域全体ついてのＥＬ光に関するマッピングデータが取得される。
【００８２】
コンピュータ１０は、２次元ＣＣＤアレイ９のピクセルに基づくこのマッピングデータを、演算処理装置によって解析し、転位や積層欠陥などの結晶欠陥の種類およびその位置情報を算出する。
【００８３】
結晶欠陥の有無は、ＥＬ光の強度によって判別することができ、例えば、２次元ＣＣＤアレイ９として、カラーＣＣＤ（３−ＣＣＤ）、バンドパスフィルタ切り替え式ＣＣＤ等を使用することにより、結晶欠陥の有無によって発光強度が大幅に変化する波長域の光を選択的に検出することができる。
【００８４】
例えば、結晶欠陥のない炭化珪素単結晶ウェハの発光スペクトルを検査開始前に予め測定してコンピュータ１０の記憶部に格納しておき、試料の測定により得られた光強度をこの基準となる発光スペクトルと比較し、結晶欠陥の有無を判定する。
【００８５】
また、コントラスト等として把握される欠陥形状の画像解析等によって、転位、積層欠陥等の結晶欠陥の種類を判別することができる。
このようにして、図７（ｂ）に示すように、一括測定領域Ａ（ｘ１，ｙ１）等の各測定位置における結晶欠陥の位置５１およびその種類、すなわちウェハ面３１Ａ内の検出対象領域全体における結晶欠陥の位置５１およびその種類が取得され、コンピュータ１０に格納される。
【００８６】
透明蒸着薄膜電極２２は、図６のように一括測定領域Ａごとに離間して配置する態様の他、炭化珪素単結晶ウェハ３１のエピタキシャル側のウェハ面全体を被覆するようにして、ウェハ面内における検査領域全体を一括して電圧を印加するようにしてもよい。
【００８７】
また、透明蒸着薄膜電極２２の代わりに、ウェハ面とは独立した、ウェハ面に対して接離可能な透明導電性フィルムを電極として用いて、この透明導電性フィルムをウェハ面に接触させて電圧を印加して一括測定領域Ａを発光させ、ＥＬ光を、透明導電性フィルムを透過させてウェハ表面側から検出するようにしてもよい。
【００８８】
また、２次元ＣＣＤアレイ９によって一括測定領域Ａごとにウェハ面内を走査する場合、ウェハ裏面から発光を検出する態様としてもよい。例えば図８に示した例では、不図示のコントローラによってＸ−Ｙ方向へ移動可能な可動ステージ２４の上に固定された検査対象である炭化珪素単結晶ウェハ３１のエピタキシャル膜３１ｂの上側に、管部材２８の内部に、その先端部から押し出し可能に液体金属２７を収容した電極構造体２９が配置される。
【００８９】
一方、ウェハ裏面には、その周縁部に、蒸着によって裏面電極２３が形成されており、炭化珪素単結晶ウェハ３１は、裏面電極２３が接地プレート９の上に接触するように載置されている。
【００９０】
電極構造体２９は、１つの測定位置に対応する２次元ＣＣＤアレイ３による一括測定領域Ａに対応したサイズの内径をもつ、金属等からなる管部材２８の内部に、水銀等の液体金属２７を収容した構造になっている。測定時における液体金属２７の測定位置への接触面積および一括測定領域Ａの面積は、１〜１０ｍｍ2程度か、あるいはそれ以上であるこ
とが好ましい。
【００９１】
液体金属２７は、管部材２８の基端側から液体金属２９を押し出すための不図示の押し出し制御機構によって、管部材２８の先端部からメニスカス状に突出できるようになっている。また、電極構造体２９は、電源２１へ電気的に接続されている。
【００９２】
電極構造体２９を、炭化珪素単結晶ウェハ３１内の一括測定領域Ａにおけるエピタキシャル膜３１ｂの上に配置すると共に、管部材２８の先端部から液体金属２７を押し出して該一括測定領域Ａにおけるエピタキシャル膜３１ｂの上に接触させ、液体金属２７と、接地された裏面電極２３との間に、電源２１によって電圧を印加することにより、ウェハ面内における電極構造体２９の直下の一括測定領域ＡからＥＬ光３５が発生する。このＥＬ光３５は、ウェハ裏面側から、２次元ＣＣＤアレイ９によって検出され、一括測定領域Ａにおけるアレイに対応した各位置からのＥＬ光３５に関する２次元情報が一括取得される。
【００９３】
また、電極構造体２９の代わりに、ウェハ面とは独立した、ウェハ面に対して接離可能な導電性フィルムを電極として用いて、この導電性フィルムをエピタキシャル膜３１ｂの上に接触させ、電圧を印加して一括測定領域Ａを発光させ、ＥＬ光をウェハ裏面側から検出するようにしてもよい。
（1-4）スクリーニングのための素子選別
以上のようにして取得された、ウェハ面内における結晶欠陥の位置および種類の情報は、コンピュータ１０によって、ウェハ面内における半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報と照合され、各半導体素子の形成領域内に含まれる結晶欠陥の種類および密度の情報が取得される。
【００９４】
当該情報は、予めコンピュータ１０に設定された基準と比較され、良品と不良品とが選別される。
（1-5）素子形成、切断分離およびスクリーニング
各半導体素子の形成領域内に含まれる結晶欠陥の種類および密度の情報が取得された後、素子形成前または素子形成過程にあるそれぞれの素子形成領域において半導体素子の形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
【００９５】
そして、上記（1-4）において予め得ておいた、良品と不良品のいずれであるかについ
ての選別結果に従って、切断分離された各半導体素子はスクリーニングされる。
[実施例２]
以下、図面を参照しながら本発明の別の実施例について工程順に説明する。なお、上記実施例１と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
（2-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上述した（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意す
る。
（2-2）結晶欠陥の位置情報の取得
上述した（1-2）と（1-3）において説明した手順に従って、図９に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。本実施例では現段階では素子形成領域の位置情報は取得されないが、マーカー５１を基準として結晶欠陥の位置座標を算出し、コンピュータの記憶部に格納する。
（2-3）半導体素子の形成位置の決定
次に、取得されたウェハ面内における結晶欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定する。上記（2-2）において、ウェハ面内におけるエ
ピタキシャル膜が内包する、条件に応じた特定種類の結晶欠陥、例えば、素子の長期信頼性を損なう要因となる基底面転位等について、その位置情報が取得されている。これに基づいて、図１０に示すように、結晶欠陥が存在する位置５１を避けて、ウェハ面内における結晶欠陥が存在しない領域にのみ半導体素子を形成するよう、素子形成領域Ｄ１、Ｄ２・・・を決定する。
【００９６】
素子形成領域Ｄ１、Ｄ２・・・の決定は、結晶欠陥の存在位置、ウェハや素子形成領域のサイズ等に基づき、結晶欠陥の存在位置を回避するアルゴリズムが規定されたプログラムに従って行われ、このようにして決定された素子形成領域Ｄ１、Ｄ２・・・の位置情報は、コンピュータの記憶部に格納される。
（2-4）素子形成および切断分離
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、素子形成前の状態にあるそれぞれの素子形成領域において半導体素子を形成するための加工を行い、素子形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
[実施例３]
以下、図面を参照しながら本発明の別の実施例について工程順に説明する。なお、上記
実施例１と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
（3-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上述した（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意す
る。
（3-2）素子形成領域の位置情報の取得
上述した（1-2）と同様にして、素子形成領域の位置情報を取得する。すなわち、図１
に示すように、マーカー４１を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。
【００９７】
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、ウェハ面３１Ａ内における転位や積層欠陥などの各種結晶欠陥の位置を検出する工程を行う前に、素子形成工程の一部を行ってもよい。
（3-3）結晶欠陥の位置情報の取得
上述した（1-2）と（1-3）において説明した手順に従って、図２に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
（3-4）素子形成、不活性化処理、および切断分離
ウェハ面内における結晶欠陥の位置を取得した後、上記（3-2）において予め得ておい
た素子形成領域Ｄ１、Ｄ２・・・の位置情報に従って半導体素子６１を形成する。
【００９８】
その後、上記（3-3）において予め得ておいた結晶欠陥の位置情報に基づいて、結晶欠
陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行う。これにより、図１１に示すように、半導体素子６１内における結晶欠陥が存在する各部分に対して不活性化処理部６２が形成される。
【００９９】
このようにして結晶欠陥が存在する各部分を不活性化した後、ウェハから各半導体素子を切断分離する。
以下、上記不活性化処理が適用される好適な具体例について説明する。
[実施例３−１]
本実施例では、上記不活性化処理は、ショットキーバリヤダイオードなどのショットキー接合型半導体素子、すなわち、ＳｉＣ単結晶と、金属または異種半導体とのショットキー障壁の整流作用を利用した炭化珪素半導体素子における、長期信頼性などの素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
【０１００】
このようなショットキー接合型半導体素子は、エピタキシャル膜内の転位や積層欠陥部分における局所的なショットキー障壁高さの低下や不安定性に起因したショットキー界面特性の長期信頼性の低下が問題となっており、転位や積層欠陥部分におけるショットキー界面特性の安定性向上、長期信頼性確保が課題となっていた。
【０１０１】
上記不活性化処理として、具体的には、ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する。
【０１０２】
例えば、形成する素子がショットキーバリヤダイオードである場合、素子内の転位や積層欠陥の存在する部位に対して、ｎ型エピタキシャル膜の使用時にはｐ型、ｐ型エピタキシャル膜の使用時にはｎ型となるようなイオン注入を局所的に行う。このとき、ショットキーバリヤダイオードの活性領域において、ショットキー界面特性を不安定化させる可能
性のある結晶欠陥の部分にはショットキー接合は形成されずに、安定性の高いｐｎ接合が形成され、素子特性の長期信頼性が保たれる。
【０１０３】
図１２は、上記の不活性化処理が施されたショットキーバリヤダイオードを模式的に示した断面図である。同図において、ショットキーバリヤダイオード７１は、ｎ型の炭化珪素単結晶基板３１ａの表面からエピタキシャル膜３１ｂを成長させた炭化珪素単結晶基板３１を有している。炭化珪素単結晶基板３１のエピタキシャル膜３１ｂの表面にはショットキー電極７２が形成され、炭化珪素単結晶基板３１ａ側の裏面にはオーミック電極７３が形成されている。７４は、ｐ型のドーパントをイオン注入することによって、ショットキー電極７２の周縁部に形成されたガードリング構造である。
【０１０４】
ショットキーバリヤダイオード７１のエピタキシャル膜３１ｂ内には、転位線７５が内包されており、これは上記実施例３の手順に従ってその位置が検出され、予めコンピュータに格納されている。
【０１０５】
この転位線７５の位置情報に従って、素子をウェハから切断分離する前に、転位線７５の位置のエピタキシャル膜３１ｂ表面部に、ｐ型のドーパントをイオン注入する不活性化処理を行い、ｐ型イオン注入層７６を形成し、これによりショットキー電極７２との界面近傍にｐｎ接合を形成する。
【０１０６】
このようにして転位線７５の位置が不活性化されたショットキーバリヤダイオード７１は、ショットキー界面特性の不安定化が抑制され、素子特性の長期信頼性が保たれる。
[実施例３−２]
本実施例では、上記不活性化処理は、ＭＯＳＦＥＴやＩＧＢＴなどのＭＯＳ(Metal-Oxide-Semiconductor)ゲート構造を有する炭化珪素半導体素子における、長期信頼性などの
素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
【０１０７】
このようなＭＯＳゲート型の炭化珪素半導体素子では、エピタキシャル膜内の転位や積層欠陥部分における局所的なＭＯＳゲート酸化膜の絶縁破壊電界の低下や不安定性などに起因したＭＯＳゲート特性の長期信頼性の低下が問題となっており、転位や積層欠陥部分におけるＭＯＳゲート特性の安定性向上、長期信頼性確保が課題となっていた。
【０１０８】
本実施例では、上記不活性化処理として、ウェハ内に素子を形成した後、素子を切断分離する前に、予め得ておいた結晶欠陥の位置情報に基づいて、エピタキシャル膜内における結晶欠陥が存在する部分の表面に形成されたＭＯＳゲート構造を除去する処理を行う。
【０１０９】
具体的には、例えば、ゲート酸化膜の長期信頼性等のような素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に対して、ＭＯＳゲート構造が形成されないように、例えばゲート電極を局所的に取り除くなどの方法によって、ゲート構造パターンを局所的に変更する。
【０１１０】
これによって、ＭＯＳゲート構造における酸化膜の絶縁性能を不安定化させる可能性のある結晶欠陥の部分にはＭＯＳゲート構造が形成されない状態となり、素子の安定性が向上する。すなわち、転位や積層欠陥は、ＭＯＳゲート構造における酸化膜の絶縁特性の長期信頼性を著しく低下させるものの、ＭＯＳゲート構造素子のその他の部位に対しては長期信頼性に対する影響が小さいため、結果として高い信頼性を有するＭＯＳゲート素子が得られる。
【０１１１】
図１３は、上記の不活性化処理が施されたＭＯＳＦＥＴを模式的に示した断面図である。同図において、ＭＯＳＦＥＴ８１は、ｎ型の炭化珪素単結晶基板３１ａの表面からｎ型
のエピタキシャル膜３１ｂを成長させた炭化珪素単結晶基板３１を有している。炭化珪素単結晶基板３１のエピタキシャル膜３１ｂの表面にはゲート酸化膜８５が形成され、その上にゲート電極８２が形成されている。
【０１１２】
エピタキシャル膜３１ｂ内には、ｐ型ドーパントのイオン注入によるウェル領域８７と、ｎ型ドーパントのイオン注入によるコンタクト領域８６が形成されている。コンタクト領域８６の上にはソース電極８３が形成され、炭化珪素単結晶基板３１の裏面にはドレイン電極８４が形成されている。
【０１１３】
ＭＯＳＦＥＴ８１のエピタキシャル膜３１ｂ内には、転位線８８が内包されており、これは上記実施例３の手順に従ってその位置が検出され、予めコンピュータに格納されている。
【０１１４】
この転位線８８の位置情報に従って、素子をウェハから切断分離する前に、転位線８８の位置におけるゲート酸化膜８５の上にあるゲート電極８２をエッチング等により除去する。このようにしてゲート電極を局所的に取り除く不活性化処理を行うことにより転位線８８の位置が不活性化されたＭＯＳＦＥＴ８１は、転位線８８の部分にはＭＯＳゲート構造が形成されない状態となり、素子の安定性が向上する。
【０１１５】
以上、実施例に基づき本発明を説明したが、本発明はこれらの実施例に何ら限定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。
例えば、上記の各実施例では、２次元ＣＣＤアレイ９を用いて一括測定領域Ａごとにアレイに対応した各点からのＰＬ光またはＥＬ光を、２次元像として一括検出したが、２次元ＣＣＤアレイ９の代わりに、光電子増倍管等の光検出器と、分光器、フィルタ等の波長選択手段を用いて、従来例の図１４のように、測定スポットＳからのスポット光を対物レンズ等の検出光学系を通じて光検出器で検出し、各測定スポットＳごとに走査する方式でマッピング測定を行ってもよい。
【図面の簡単な説明】
【０１１６】
【図１】ウェハ面に形成したマーカーおよび素子形成領域を示した図である。
【図２】図１のウェハ面内に検出された結晶欠陥の位置を示した図である。
【図３】炭化珪素単結晶ウェハからのＰＬ光をマッピング測定することによりウェハ面内における結晶欠陥の位置を検出する検査装置の概略構成を示した上面図である。
【図４】図３の検査装置による測定方法を概念的に示した図である。
【図５】図５（ａ）は、図５の検査装置による結晶欠陥検査の対象である炭化珪素単結晶ウェハの面内に配列された素子形成領域および、その中に配列された２次元ＣＣＤアレイによる一括測定領域を示した図、図６（ｂ）は、一括測定領域を拡大して示した図である。
【図６】炭化珪素単結晶ウェハからのＥＬ光をマッピング測定することによりウェハ面内における結晶欠陥の位置を検出する検査装置の概略構成を示した図である。
【図７】図７（ａ）は、図６の検査装置による結晶欠陥検査の対象である炭化珪素単結晶ウェハの面内に配列された素子形成領域および、その中に配列された２次元ＣＣＤアレイによる一括測定領域を示した図、図７（ｂ）は、一括測定領域を拡大して示した図である。
【図８】炭化珪素単結晶ウェハからのＥＬ光をマッピング測定することによりウェハ面内における結晶欠陥の位置を検出する検査装置の他の例における概略構成を示した図である。
【図９】ウェハ面内に検出された結晶欠陥の位置を示した図である。
【図１０】結晶欠陥が存在する位置を避けて、ウェハ面内における結晶欠陥が存在しない領域に素子形成領域を決定した状態を示した図である。
【図１１】ウェハに形成された半導体素子内における結晶欠陥が存在する各部分に対して不活性化処理部を形成した状態を示した図である。
【図１２】不活性化処理が施されたショットキーバリヤダイオードを模式的に示した断面図である。
【図１３】不活性化処理が施されたＭＯＳＦＥＴを模式的に示した断面図である。
【図１４】炭化珪素単結晶ウェハからのＰＬ光をマッピング測定する従来の装置の概略構成を示した図である。
【符号の説明】
【０１１７】
１ａ，１ｂ    検査装置
２    ＬＥＤアレイ
３    反射／透過鏡
４    Ｘ方向移動ステージ
５    反射鏡
６    Ｙ方向移動ステージ
７    反射鏡
８    対物レンズ
９    ２次元ＣＣＤアレイ
１０    コンピュータ
２１    電源
２２    透明蒸着薄膜電極
２３    裏面電極
２４    可動ステージ
２５    接地プレート
２６    プローブピン
２７    液体電極
２８    管部材
２９    電極構造体
３１    炭化珪素単結晶ウェハ
３１ａ  炭化珪素単結晶基板
３１ｂ  エピタキシャル膜
３１Ａ  ウェハ面
３３    励起光
３４    ＰＬ光
３５    ＥＬ光
４１    マーカー
５１    結晶欠陥の位置
６１    炭化珪素半導体素子
６２    不活性化処理部
７１    ショットキーバリヤダイオード
７２    ショットキー電極
７３    オーミック電極
７４    ガードリング構造
７５    転位線
７６    ｐ型イオン注入層
８１    ＭＯＳＦＥＴ
８２    ゲート電極
８３    ソース電極
８４    ドレイン電極
８５    ゲート酸化膜
８６    コンタクト領域
８７    ウェル領域
８８    転位線
Ａ    一括測定領域
Ｄ    素子形成領域
【図１】
0005192661.tif 000002
【図２】
0005192661.tif 000003
【図３】
0005192661.tif 000004
【図４】
0005192661.tif 000005
【図５】
0005192661.tif 000006
【図６】
0005192661.tif 000007
【図７】
0005192661.tif 000008
【図８】
0005192661.tif 000009
【図９】
0005192661.tif 000010
【図１０】
0005192661.tif 000011
【図１１】
0005192661.tif 000012
【図１２】
0005192661.tif 000013
【図１３】
0005192661.tif 000014
【図１４】
0005192661.tif 000015