(57)【特許請求の範囲】
【請求項１】
光検出素子の電荷出力に応じたアナログ信号が入力され当該アナログ信号の大きさを判定する判定回路と、
前記光検出素子の後段に接続されるキャパシタ群をオペアンプの入出力端子間に並列接続してなる積分回路と、
前記キャパシタ群の電荷蓄積動作の開始前に、前記判定回路の出力に応じて前記入出力端子間の前記キャパシタ群の合成容量を設定することで、前記積分回路の出力電圧のダイナミックレンジを設定する容量設定回路と、
を備え、
この出力電圧はＡ／Ｄ変換され、
前記積分回路の出力をデジタル信号に変換するＡ／Ｄ変換回路を更に備え、
前記Ａ／Ｄ変換回路から出力されたデジタル信号が入力され、前記判定回路の出力に応じて前記デジタル信号のビットをシフトして出力するシフト回路を更に備えることを特徴とする光検出装置。
【請求項２】
前記合成容量は第１容量又は第２容量に設定可能であって且つ前記第１容量は前記第２容量の２ｎ倍（ｎは１以上の整数）であり、前記Ａ／Ｄ変換回路はｎ以上のビット数のデジタル信号を出力することを特徴とする請求項１に記載の光検出装置。
【請求項３】
光検出素子の出力に応じたアナログ信号が入力され、当該アナログ信号の大きさを判定する判定回路と、前記判定回路の出力に応じた分解能で前記アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを備え、
前記Ａ／Ｄ変換手段は、
前記光検出素子の後段に接続される積分回路と、
前記積分回路の出力に比例した電荷が蓄積される主キャパシタ、前記主キャパシタに蓄積された電荷が移動して蓄積される複数の副キャパシタ、及び前記複数の副キャパシタへの電荷の移動を制御し当該制御量を前記デジタル信号として出力する容量制御部を有するＡ／Ｄ変換回路とを備え、
前記判定回路の出力に応じて前記副キャパシタの個々に蓄積可能な電荷量が設定されることを特徴とする光検出装置。
【請求項４】
個々の前記副キャパシタの両端に印加される電圧を前記判定回路の出力に依存して決定することで、前記副キャパシタの個々に蓄積可能な電荷量を設定することを特徴とする請求項３に記載の光検出装置。
【請求項５】
光検出素子の出力に応じたアナログ信号が入力され、当該アナログ信号の大きさを判定する判定回路と、前記判定回路の出力に応じた分解能で前記アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを備え、
前記Ａ／Ｄ変換手段は、
前記光検出素子の後段に接続される積分回路と、
前記積分回路の出力に比例した電荷が蓄積される主キャパシタ、前記主キャパシタに蓄積された電荷が移動して蓄積される複数の副キャパシタ、及び前記複数の副キャパシタへの電荷の移動を制御し当該制御量を前記デジタル信号として出力する容量制御部を有するＡ／Ｄ変換回路とを備え、
前記判定回路の出力に応じて前記複数の副キャパシタから特定の容量群のキャパシタ群を選択し、選択されたキャパシタ群に、前記容量制御部の制御に従って前記主キャパシタから電荷を移動することを特徴とする光検出装置。
【発明の詳細な説明】
技術分野
本発明は、入射した光の強度に応じた値のデジタル信号を出力する光検出装置に関するものである。
背景技術
光検出装置は、１または複数の光検出素子と、光検出素子から出力された電荷の量に応じた値の電圧を出力する積分回路とを備えている。この光検出装置では、入射光強度に応じて光検出素子から出力された電荷が積分回路に蓄積され、この蓄積された電荷の量に応じた値の電圧が積分回路から出力され、この電圧に基づいて入射光強度が得られる。
また、光検出装置は、積分回路から出力された電圧（アナログ信号）をデジタル信号に変換するＡ／Ｄ変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により処理することが可能となる。なお、複数の光検出素子が１次元または２次元に配列されている場合には、この光検出装置は固体撮像装置として用いられる。
このような光検出装置は、ＣＭＯＳ技術により製造することが可能であって、積分回路において、電流を電圧に変換するためのキャパシタの容量を変更することで、入射光強度検出のダイナミックレンジを大きくすることができる。
例えば、文献「Ｓ．Ｌ．Ｇａｒｖｅｒｉｃｋ，ｅｔ  ａｌ．，”Ａ３２−Ｃｈａｎｎｅｌ  Ｃｈａｒｇｅ  Ｒｅａｄｏｕｔ  ＩＣ  ｆｏｒ  Ｐｒｏｇｒａｍｍａｂｌｅ，Ｎｏｎｌｉｎｅａｒ  Ｑｕａｎｔｉｚａｔｉｏｎ  ｏｆ  Ｍｕｌｔｉｃｈａｎｎｅｌ  Ｄｅｔｅｃｔｏｒ  Ｄａｔａ”，ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．３０，Ｎｏ．５，ｐｐ．５３３−５４１（１９９５）」は、このような光検出装置を開示している。
同文献においては、容量可変の積分容量部がアンプの入出力端子間に設けられた積分回路を有する光検出装置が示されている。積分回路は、光検出素子から出力された電荷を積分容量部に蓄積し、当該蓄積電荷量に応じた値の電圧を出力する。
同文献内の光検出装置において、積分容量部の容量を装置外部から制御することで、入射光強度検出のダイナミックレンジの拡大を図っている。
すなわち、積分容量部の容量を小さくすると入射光強度が小さい場合であっても検出感度が大きくなり、一方、積分容量部の容量を大きくすると入射光強度が大きい場合であっても出力信号の飽和が回避される。
同文献に記載の光検出装置（固体撮像装置）を用いれば、例えば、真夏の昼間のように周囲が非常に明るい状況下の被写体を撮像する場合にも、出力信号が飽和することなく被写体を撮像することができ、また、夜間のように周囲が非常に暗い状況下の被写体を撮像する場合にも、感度よく被写体を撮像することができる。
発明の開示
しかしながら、上記文献に記載された光検出装置は、出力信号の値の大きさや飽和しているか否かを判断して、その判断結果に基づいて積分回路の積分容量部の容量を外部より制御するものであるので、入射光強度の検出を高速に行うことができない。
また、上記文献に記載された光検出装置（固体撮像装置）は、被写体の位置によって明暗が大きく異なる場合には、被写体の暗い部分を感度よく撮像しようとすれば、被写体の明るい部分における出力信号が飽和する。一方、被写体の明るい部分を飽和しないように撮像しようとすれば、被写体の暗い部分における撮像感度が悪くなる。
このように、上記文献の光検出装置（固体撮像装置）は、撮像の度に積分容量部の容量を適切に設定することで入射光強度検出のダイナミックレンジの拡大を図っているものの、１画面における画素毎の入射光強度検出のダイナミックレンジが拡大されるものではない。
本発明は、上記問題点を解消する為になされたものであり、入射光強度検出が高速にできる光検出装置を提供することを目的とする。
本発明の光検出装置は、光検出素子の出力に応じたアナログ信号が入力され、当該アナログ信号の大きさを判定する判定回路と、前記判定回路の出力に応じた分解能で前記アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを備えることを特徴とする。
この変換の分解能は、ダイナミックレンジとは相反する特性を有するものであるが、光検出素子への入射光強度が大きい場合には、光検出素子の出力に応じたアナログ信号が入力される判定回路でその旨を判定し、判定回路の出力に応じた分解能でＡ／Ｄ変換を行うことで、分解能を低下させても高強度側のダイナミックレンジを確保することができる。
また、入射光強度が小さい場合には判定回路でその旨を検出し、判定回路の出力に応じた分解能でＡ／Ｄ変換を行うことで、高強度側のダイナミックレンジが狭くなるものの、分解能は高くすることができる。もちろん、この場合、入射光強度が小さいので本質的には高強度側はＡ／Ｄ変換が行えなくてもよい。
特に、判定回路には光検出素子の出力に応じたアナログ信号が入力されるので、このアナログ信号が入力されるＡ／Ｄ変換手段を、アナログ信号を受けた判定回路によって制御することができる。これは従来のようにデジタル化された映像信号輝度に基づいてＡ／Ｄ変換手段の分解能を制御するものではないため、高速制御が可能となる。
このようなＡ／Ｄ変換手段の構成は幾つか考えられる。
１つの構成は、Ａ／Ｄ変換手段が、前記光検出素子の後段に接続されるキャパシタ群をオペアンプの入出力端子間に並列接続してなる積分回路と、前記キャパシタ群の電荷蓄積動作の開始前に、前記判定回路の出力に応じて前記入出力端子間の前記キャパシタ群の合成容量を設定する容量設定回路とを備えるものである。
一般に、電圧＝電荷量／容量の関係がある。したがって、入射光強度の増加に伴って、合成容量を増加させると、電荷量の変化に対する積分回路の出力電圧の変化が小さくなり、変換の分解能は低くなるが、入射光強度が大きくても出力電圧が飽和することなく入射光強度を検出することができる。また、一方、入射光強度の低下に伴って、合成容量を低下させると、電荷量の変化に対する積分回路の出力電圧の変化が大きくなり、変換の分解能は高くなる。
また、別の構成として、Ａ／Ｄ変換手段が、（Ａ）光検出素子の後段に接続される積分回路と、（Ｂ）積分回路の出力に比例した電荷が蓄積される主キャパシタ、前記主キャパシタに蓄積された電荷が移動して蓄積される複数の副キャパシタ、及び前記複数の副キャパシタへの電荷の移動を制御し当該制御量を前記デジタル信号として出力する容量制御部を有するＡ／Ｄ変換回路とを備え、判定回路の出力に応じて前記副キャパシタの個々に蓄積可能な電荷量が設定されるものが挙げられる。この場合、判定回路の出力に基づいて、Ａ／Ｄ変換回路側で分解能の調整を行うこととなる。
この場合、個々の副キャパシタの両端に印加される電圧を判定回路の出力に依存して決定することで、副キャパシタの個々に蓄積可能な電荷量を設定することを特徴とする。
更に、別の構成として、Ａ／Ｄ変換手段が、（１）光検出素子の後段に接続される積分回路と、（２）積分回路の出力に比例した電荷が蓄積される主キャパシタ、前記主キャパシタに蓄積された電荷が移動して蓄積される複数の副キャパシタ、及び前記複数の副キャパシタへの電荷の移動を制御し当該制御量を前記デジタル信号として出力する容量制御部を有するＡ／Ｄ変換回路とを備え、前記判定回路の出力に応じて前記複数の副キャパシタから特定の容量群のキャパシタ群を選択し、選択されたキャパシタ群に、前記容量制御部の制御に従って前記主キャパシタから電荷を移動するものを挙げることができる。
なお、Ａ／Ｄ変換の有無に拘らず光検出素子からのアナログ信号変化量を増加させる構成も考えられる。この場合の光検出装置は、（１）入射した光の強度に応じた量の電荷を発生し出力する光検出素子と、（２）容量が可変である積分容量部を有し、光検出素子で発生した電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた値の電圧を出力する積分回路と、（３）光検出素子で発生した電荷のレベルを判定する電荷量レベル判定回路と、（４）積分回路における電荷蓄積動作の開始に先立って、電荷量レベル判定回路により判定された電荷量レベルに基づいて積分容量部の容量を設定する容量設定回路とを備えることを特徴とする。
この光検出装置によれば、光検出素子に入射した光の強度に応じた量の電荷が発生し、この電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて容量設定回路により積分回路の積分容量部の容量が設定される。
その後、積分回路において、光検出素子で発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量は比較的大きな値に設定され、出力電圧＝電荷量／容量であるので、電荷量の変化に対する電圧の変化が低くなり、積分回路の出力をＡ／Ｄ変換をした場合には分解能は低くなるが、入射光強度が大きくても飽和することなく入射光強度が検出される。
一方、入射光強度が小さい場合には、積分回路の可変容量部の容量は比較的小さな値に設定され、電荷量の変化に対する電圧の変化が大きくなり、高い分解能で、すなわち、入射光強度が小さくても感度よく入射光強度を検出することができる。
また、本発明に係る光検出装置は、積分回路から出力された電圧をＡ／Ｄ変換してデジタル信号を出力するＡ／Ｄ変換回路を更に備えることを特徴とする。この場合には、積分回路から出力された電圧は、Ａ／Ｄ変換に入力してデジタル信号に変換され、このデジタル信号が出力される。
また、本発明に係る光検出装置は、Ａ／Ｄ変換回路から出力されたデジタル信号を入力し、電荷量レベル判定回路により判定された電荷量レベルに応じてデジタル信号のビットをシフトして出力するシフト回路を更に備えることを特徴とする。この場合には、Ａ／Ｄ変換回路から出力されたデジタル信号は、シフト回路により、電荷量レベル判定回路により判定された電荷量レベルに応じてビットがシフトされて出力される。
また、本発明に係る光検出装置では、（１）積分容量部は、第１容量または第２容量に設定が可能であって、第１容量が第２容量の２ｎ倍（ｎは１以上の整数）であり、（２）Ａ／Ｄ変換回路は、ｎ以上のビット数のデジタル信号を出力する、ことを特徴とする。この場合には、Ａ／Ｄ変換回路から出力されたデジタル信号を必要に応じてｎビットの桁上げすることで、これにより得られるデジタル信号の値は入射光強度に対して線形性が優れるものとなる。
発明を実施するための最良の形態
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係る光検出装置１の概略構成図である。この光検出装置１は、Ｍ個（Ｍは２以上の整数）のユニット１００１〜１００Ｍ、シフト回路２００及び制御回路３００を備える。Ｍ個のユニット１００１〜１００Ｍそれぞれは、互いに同一の構成であって、複数組のフォトダイオード（光検出素子）ＰＤ及びスイッチＳＷ、積分回路１０、電荷量レベル判定回路２０、容量設定回路３０、Ａ／Ｄ変換回路４０、ならびに、スイッチＳＷ５１及びＳＷ５２を備える。
各ユニット１００ｍ（ｍは１以上Ｍ以下の任意の整数）の各フォトダイオードＰＤは、アノード端子が接地され、カソード端子がスイッチＳＷを介して積分回路１０の入力端と接続されており、また、そのカソード端子がキャパシタＣｄを介して接地されている。キャパシタＣｄは、フォトダイオードＰＤにおける接合容量であってもよいし、これとは別に設けられたものであってもよい。
各フォトダイオードＰＤは、カソード端子に接続されたスイッチが開いているときには、入射した光の強度に応じた量の電荷を発生してキャパシタＣｖに蓄積し、このスイッチが閉じているときには、キャパシタＣｖに蓄積した電荷を積分回路１０及び電荷量レベル判定回路２０それぞれへ出力する。なお、図１中でＣｖと表されているのは、積分回路１０の入力端に接続された配線が有している容量である。
各ユニット１００ｍの積分回路１０は、容量が可変である積分容量部を有しており、フォトダイオードＰＤで発生した電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた値の電圧をＡ／Ｄ変換回路４０へ出力する。各ユニット１００ｍの電荷量レベル判定回路２０は、フォトダイオードＰＤで発生した電荷量（レベル）を判定し、この判定の結果を表す電荷量レベル信号Ｌｅｖｅｌを容量設定回路３０へ出力すると共に、この電荷量レベル信号ＬｅｖｅｌをスイッチＳＷ５２を介してシフト回路２００へ出力する。
各ユニット１００ｍの容量設定回路３０は、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌを入力し、積分回路１０における電荷蓄積動作の開始に先立って、電荷量レベル信号Ｌｅｖｅｌに基づいて積分回路１０の積分容量部の容量を設定する。各ユニット１００ｍのＡ／Ｄ変換回路４０は、積分回路１０から出力された電圧を入力し、この電圧をＡ／Ｄ変換してデジタル信号とし、このデジタル信号をスイッチＳＷ５１を介してシフト回路２００へ出力する。
シフト回路２００は、各ユニット１００ｍのＡ／Ｄ変換回路４０からスイッチＳＷ５１を介して順次に出力されたデジタル信号を入力するとともに、各ユニット１００ｍの電荷量レベル判定回路２０からスイッチＳＷ５２を介して順次に出力された電荷量レベル信号Ｌｅｖｅｌをも入力する。そして、シフト回路２００は、電荷量レベル信号Ｌｅｖｅｌの値に応じてデジタル信号のビットをシフトして、このシフトしたデジタル信号を出力する。
制御回路３００は、この光検出装置１の全体の動作を制御するものであって、各フォトダイオードＰＤに接続されたスイッチＳＷ、スイッチＳＷ５１、スイッチＳＷ５２、及び、積分回路１０等の内部にある各スイッチそれぞれの開閉を制御する制御信号を出力する。なお、図１では、制御回路３００から他の要素回路へ送られる制御信号の図示を省略している。
次に、各要素回路の詳細について説明する。
図２は、本実施形態に係る光検出装置１の積分回路１０、電荷量レベル判定回路２０及び容量設定回路３０の回路図である。
各ユニット１００ｍの積分回路１０は、アンプＡ１０、スイッチＳＷ１０〜ＳＷ１３、キャパシタＣｆ１１及びＣｆ１２ならびに論理和回路１１を有している。アンプＡ１０は、反転入力端子がスイッチＳＷ１３を介して積分回路１０の入力端に接続されており、非反転入力端子に一定電圧Ｖｉｎｐが印加されており、出力端子が積分回路１０の出力端に接続されている。
スイッチＳＷ１０は、アンプＡ１０の反転入力端子と出力端子との間に設けられている。スイッチＳＷ１１及びキャパシタＣｆ１１は、互いに直列的に接続された上で、アンプＡ１０の反転入力端子と出力端子との間に設けられている。スイッチＳＷ１２及びキャパシタＣｆ１２も、互いに直列的に接続された上で、アンプＡ１０の反転入力端子と出力端子との間に設けられている。キャパシタＣｆ１１の容量は、キャパシタＣｆ１２の容量より大きい。
スイッチＳＷ１０は、制御回路３００から出力された第１リセット信号Ｒｅｓｅｔ１に基づいて開閉する。スイッチＳＷ１１及びＳＷ１２それぞれは、容量設定回路３０から出力された制御信号に基づいて開閉する。論理和回路１１は、制御回路３００から出力された第２リセット信号Ｒｅｓｅｔ２及び積分開始指示信号Ｓｔａｒｔを入力し、これら２つの論理信号の論理和を出力する。そして、スイッチＳＷ１３は、論理和回路１１から出力された論理信号に基づいて開閉する。
積分回路１０において、スイッチＳＷ１１及びＳＷ１２ならびにキャパシタＣｆ１１及びＣｆ１２により、容量が可変である可変容量部を構成している。すなわち、スイッチＳＷ１１及びＳＷ１２のうち何れが閉じるかに応じて、アンプＡ１０の反転入力端子と出力端子との間の帰還容量の値は、容量Ｃｆ１１及びＣｆ１２の何れかの値となる。
各ユニット１００ｍの電荷量レベル判定回路２０は、比較回路２１、論理反転回路２２、ＮＡＮＤ回路２３及びＮＡＮＤ回路２４を有している。比較回路２１は、反転入力端子が電荷量レベル判定回路２０の入力端と接続されており、非反転入力端子に基準電圧Ｖｒｅｆが印加されている。そして、比較回路２１は、電荷量レベル判定回路２０の入力端の電位と基準電圧Ｖｒｅｆとを大小比較して、電荷量レベル判定回路２０の入力端の電位の方が大きい場合には論理レベルＬの論理信号を出力端子に出力し、そうでない場合には論理レベルＨの論理信号を出力端子に出力する。論理反転回路２２は、制御信号３００から出力された第１リセット信号Ｒｅｓｅｔ１を入力し、この信号を論理反転して出力する。なお、比較回路２１の非反転入力端子に印加される基準電圧Ｖｒｅｆは、以下の式のように設定されている。
Ｖｒｅｆ＝（Ｃｆ１２・Ｖｓａｔ）／（Ｃｄ＋Ｃｖ）            …（１）
ここで、Ｖｓａｔは、容量が小さいキャパシタＣｆ１２が飽和する量の電荷量が蓄積されたときの飽和電圧である。
ＮＡＮＤ回路２３は、比較回路２１及びＮＡＮＤ回路２４それぞれから出力された論理信号を入力し、これら２つの論理信号の論理積を論理反転して出力する。ＮＡＮＤ回路２４は、論理反転回路２２及びＮＡＮＤ回路２３それぞれから出力された論理信号を入力し、これら２つの論理信号の論理積を論理反転して出力する。すなわち、ＮＡＮＤ回路２３及びＮＡＮＤ回路２４は、比較回路２１から出力された論理信号をラッチする。これにより、電荷量レベル判定回路２０は、フォトダイオードＰＤで発生した電荷のレベルを判定し、この判定の結果を表す電荷量レベル信号ＬｅｖｅｌをＮＡＮＤ回路２４より出力する。
各ユニット１００ｍの容量設定回路３０は、論理反転回路３１、論理和回路３２及び論理和回路３３を有している。
論理反転回路３１は、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌを入力し、この信号を論理反転して出力する。
論理和回路３２は、制御信号３００から出力された第２リセット信号Ｒｅｓｅｔ２と、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌとを入力し、これら２つの論理信号の論理和を出力する。
論理和回路３３は、制御信号３００から出力された第２リセット信号Ｒｅｓｅｔ２と、論理反転回路３１から出力された論理信号とを入力し、これら２つの論理信号の論理和を出力する。
そして、積分回路１０のスイッチＳＷ１１は、容量設定回路３０の論理和回路３２から出力された論理信号に基づいて開閉し、また、積分回路１０のスイッチＳＷ１２は、容量設定回路３０の論理和回路３３から出力された論理信号に基づいて開閉する。
図３Ａは、本実施形態に係る光検出装置１のシフト回路２００の回路図、図３Ｂ及び図３Ｃは、シフト回路２００から出力されるデジタル信号の２つのパターンを示す図である。以下では、各ユニット１００ｍの積分回路１０のキャパシタＣｆ１１の容量がキャパシタＣｆ１２の容量の１６（＝２４）倍とする。また、各ユニット１００ｍのＡ／Ｄ変換回路４０が８ビットのデジタル信号Ｄ７〜Ｄ０を出力するものとする。
シフト回路２００は、１２個のセレクタ２０１〜２１２を有している。これらセレクタ２０１〜２１２それぞれは、Ａ入力端子及びＢ入力端子を有し、また、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌを入力する端子をも有している。そして、セレクタ２０１〜２１２それぞれは、電荷量レベル信号Ｌｅｖｅｌが論理レベルＨであるときには、Ａ入力端子に入力した論理レベルを出力端子に出力し、電荷量レベル信号Ｌｅｖｅｌが論理レベルＬであるときには、Ｂ入力端子に入力した論理レベルを出力端子に出力する。
セレクタ２０１は、論理レベルＬをＡ入力端子に入力し、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうち最下位ビットＤ０をＢ入力端子に入力する。
セレクタ２０２は、論理レベルＬをＡ入力端子に入力し、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ１をＢ入力端子に入力する。
セレクタ２０３は、論理レベルＬをＡ入力端子に入力し、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ２をＢ入力端子に入力する。
セレクタ２０４は、論理レベルＬをＡ入力端子に入力し、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ３をＢ入力端子に入力する。
セレクタ２０５は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうち最下位ビットＤ０をＡ入力端子に入力し、ビットＤ４をＢ入力端子に入力する。
セレクタ２０６は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ１をＡ入力端子に入力し、ビットＤ５をＢ入力端子に入力する。
セレクタ２０７は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ２をＡ入力端子に入力し、ビットＤ６をＢ入力端子に入力する。
セレクタ２０８は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ３をＡ入力端子に入力し、最上位ビットＤ７をＢ入力端子に入力する。
セレクタ２０９は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ４をＡ入力端子に入力し、論理レベルＬをＢ入力端子に入力する。
セレクタ２１０は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ５をＡ入力端子に入力し、論理レベルＬをＢ入力端子に入力する。
セレクタ２１１は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうちビットＤ６をＡ入力端子に入力し、論理レベルＬをＢ入力端子に入力する。
セレクタ２１２は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号のうち最上位ビットＤ７をＡ入力端子に入力し、論理レベルＬをＢ入力端子に入力する。
すなわち、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌが論理レベルＨであるときには、１２個のセレクタ２０１〜２１２を有するシフト回路２００は、１２ビットのデジタル信号（Ｄ７，Ｄ６，Ｄ５，Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０，０，０，０，０）を出力する（図３Ｂ）。
一方、電荷量レベル信号Ｌｅｖｅｌが論理レベルＬであるときには、このシフト回路２００は、１２ビットのデジタル信号（０，０，０，０，Ｄ７，Ｄ６，Ｄ５，Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）を出力する（図３Ｃ）。
このように、シフト回路２００は、Ａ／Ｄ変換回路４０から出力された８ビットのデジタル信号を入力し、電荷量レベル信号Ｌｅｖｅｌが論理レベルＨであるときに、積分回路１０のキャパシタＣｆ１１及びＣｆ１２それぞれの容量の比１６（＝２４）に応じたビット数４だけデジタル信号を桁上げして、１２ビットのデジタル信号を出力する。
次に、本実施形態に係る光検出装置１の動作について説明する。図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、図４Ｇ、図４Ｈ、図４Ｉ、図４Ｊ、図４Ｋ、図４Ｌは、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
時刻ｔ１以前には、制御回路３００から出力される第１リセット信号Ｒｅｓｅｔ１、第２リセット信号Ｒｅｓｅｔ２及び積分開始指示信号Ｓｔａｒｔそれぞれは論理レベルＬである（図４Ａ，図４Ｂ、図４Ｃ）。また、各フォトダイオードＰＤに接続されたスイッチＳＷは全て開いている（図４Ｄ）。
時刻ｔ１に、制御回路３００から出力される第１リセット信号Ｒｅｓｅｔ１及び第２リセット信号Ｒｅｓｅｔ２それぞれが論理レベルＨとなる（図４Ａ，図４Ｂ）。これにより、積分回路１０の論理和回路１１から出力される論理信号が論理レベルＨとなり、容量設定回路３０の論理回路３２及び３３それぞれから出力される論理信号も論理レベルＨとなる。そして、積分回路１０のスイッチＳＷ１０〜ＳＷ１２それぞれが閉じて、キャパシタＣｆ１１及びＣｆ１２それぞれが放電されて初期化される（図４Ｅ〜図４Ｇ）。また、積分回路１０のスイッチＳＷ１３が閉じて、各フォトダイオードＰＤに接続されたスイッチを共通に接続する配線の電位は、積分回路１０のアンプＡ１０の非反転入力端子に印加された一定電圧Ｖｉｎｐとなり、また、この一定電圧Ｖｉｎｐが電荷量レベル判定回路２０の入力端に入力される（図４Ｈ）。
その後、時刻ｔ２に、第２リセット信号Ｒｅｓｅｔ２が論理レベルＬとなり、積分回路１０のスイッチＳＷ１３が開く（図４Ｈ）。時刻ｔ３に、第１リセット信号Ｒｅｓｅｔ１が論理レベルＬとなり、積分回路１０のスイッチＳＷ１０が開き、積分回路１０は積分動作が可能な状態となる（図４Ｅ）。
時刻ｔ４に、何れかのフォトダイオードＰＤに接続されたスイッチＳＷは閉じる。これにより、電荷量レベル判定回路２０への入力信号の値は、これまでのＶｉｎｐから、以下の式で表されるＶｖｉｄｅｏへ変化する（図４Ｉ）。
Ｖｖｉｄｅｏ＝（Ｉｓｈ・Ｔｉｎｔ）／（Ｃｄ＋Ｃｖ）          …（２）
ここで、Ｉｓｈは、入射した光の強度に応じてフォトダイオードＰＤに流れる光電流の大きさであり、Ｔｉｎｔは、そのフォトダイオードＰＤに接続されたスイッチＳＷが開いていた期間であり、これらの積Ｉｓｈ・Ｔｉｎｔは、その期間ＴｉｎｔにキャパシタＣｄに蓄積された電荷の量である。電荷量レベル判定回路２０では、比較回路２１により、上記の入力信号電圧Ｖｖｉｄｅｏと基準電圧Ｖｒｅｆとが大小比較され、フォトダイオードＰＤで発生した電荷のレベルが判定される。そして、ＮＡＮＤ回路２３及び２４により、その比較結果がラッチされて、ＮＡＮＤ回路２４より、フォトダイオードＰＤで発生した電荷のレベルを判定した結果を表す電荷量レベル信号Ｌｅｖｅｌが出力される（図４Ｊ）。
もし、入射光強度が大きく、電荷量レベル判定回路２０への入力信号電圧Ｖｖｉｄｅｏが基準電圧Ｖｒｅｆより小さい場合には、比較回路２１より出力される論理信号は論理レベルＨとなり、電荷量レベル信号Ｌｅｖｅｌは論理レベルＨとなる。そして、容量設定回路３０の論理和回路３２から出力される論理信号は論理レベルＨとなって、積分回路１０のスイッチＳＷ１１は閉じる。
また、容量設定回路３０の論理和回路３３から出力される論理信号は論理レベルＬとなって、積分回路１０のスイッチＳＷ１２は開く。これにより、積分回路１０における積分容量部の容量は、比較的大きな値のＣｆ１１となる。時刻ｔ５に、制御回路３００から出力される積分開始指示信号Ｓｔａｒｔの論理レベルは、一旦Ｈになった後にＬになる。
これにより、積分回路１０のスイッチＳＷ１３が一旦閉じた後に開く。スイッチＳＷ１３が閉じると、フォトダイオードＰＤにおける入射光強度に応じた量（Ｉｓｈ・Ｔｉｎｔ）の電荷はキャパシタＣｆ１１に蓄積され、積分回路１０から出力される電圧Ｖｃは、以下の式のようになる（図４Ｋ）。
Ｖｃ＝（Ｉｓｈ・Ｔｉｎｔ）／Ｃｆ１１                        …（３）
そして、この電圧Ｖｃは、Ａ／Ｄ変換回路４０によりデジタル信号（Ｄ７〜Ｄ０）に変換される。
一方、入射光強度が小さく、電荷量レベル判定回路２０への入力信号電圧Ｖｖｉｄｅｏが基準電圧Ｖｒｅｆより大きい場合には、比較回路２１より出力される論理信号は論理レベルＬとなり、電荷量レベル信号Ｌｅｖｅｌは論理レベルＬとなる。そして、容量設定回路３０の論理和回路３２から出力される論理信号は論理レベルＬとなって、積分回路１０のスイッチＳＷ１１は開く。また、容量設定回路３０の論理和回路３３から出力される論理信号は論理レベルＨとなって、積分回路１０のスイッチＳＷ１２は閉じる。これにより、積分回路１０における積分容量部の容量は、比較的小さな値のＣｆ１２となる。時刻ｔ５に、制御回路３００から出力される積分開始指示信号Ｓｔａｒｔの論理レベルは、一旦Ｈになった後にＬになる。これにより、積分回路１０のスイッチＳＷ１３が一旦閉じた後に開く。スイッチＳＷ１３が閉じると、フォトダイオードＰＤにおける入射光強度に応じた量（Ｉｓｈ・Ｔｉｎｔ）の電荷はキャパシタＣｆ１２に蓄積され、積分回路１０から出力される電圧の値Ｖｃは、
Ｖｃ＝（Ｉｓｈ・Ｔｉｎｔ）／Ｃｆ１２                        …（４）
となる。そして、この電圧Ｖｃは、Ａ／Ｄ変換回路４０によりデジタル信号（Ｄ７〜Ｄ０）に変換される。
以上までの動作は、ユニット１００１〜１００Ｍそれぞれで並列的に行われる。その後、制御回路３００により制御されて各ユニット１００ｍのスイッチＳＷ５１及びＳＷ５２が順次に閉じ、Ａ／Ｄ変換回路４０より出力されたデジタル信号（Ｄ７〜Ｄ０）と、電荷量レベル判定回路２０より出力された電荷量レベル信号Ｌｅｖｅｌとは、シフト回路２００に入力する。そして、電荷量レベル信号Ｌｅｖｅｌが論理レベルＨであれば、シフト回路２００に入力した８ビットデジタル信号が４ビットだけ桁上げされて、シフト回路２００より１２ビットデジタル信号（Ｄ７，Ｄ６，Ｄ５，Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０，０，０，０，０）が出力される（図４Ｌ）。一方、電荷量レベル信号Ｌｅｖｅｌが論理レベルＬであれば、シフト回路２００に入力した８ビットデジタル信号の上位に４桁の０が付加されて、シフト回路２００より１２ビットデジタル信号（０，０，０，０，Ｄ７，Ｄ６，Ｄ５，Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）が出力される。
図５は、本実施形態に係る光検出装置１のシフト回路２００から出力される１２ビットデジタル信号の値と入射光強度との関係を示すグラフである。電荷量レベル判定回路２０への入力信号電圧Ｖｖｉｄｅｏが基準電圧Ｖｒｅｆより大きい場合（すなわち、電荷量レベル信号Ｌｅｖｅｌが論理レベルＨである場合）には、積分回路１０の可変容量部の容量は比較的大きな値Ｃｆ１１となり、入射光強度が大きい場合であっても飽和することなく入射光強度が検出される。一方、電荷量レベル判定回路２０への入力信号電圧Ｖｖｉｄｅｏが基準電圧Ｖｒｅｆより小さい場合（すなわち、電荷量レベル信号Ｌｅｖｅｌが論理レベルＬである場合）には、積分回路１０の可変容量部の容量は比較的小さな値Ｃｆ１２となり、入射光強度が小さい場合であっても感度よく入射光強度が検出される。
このように、本実施形態に係る光検出装置１は、フォトダイオードＰＤ毎に積分回路１０の可変容量部の容量を適切かつ迅速に設定することができるので、画素毎の入射光強度検出のダイナミックレンジが広く高速に入射光強度を検出することができる。
なお、本実施形態に係る光検出装置１では、積分回路１０のキャパシタＣｆ１１の容量がキャパシタＣｆ１２の容量の１６（＝２４）倍であるとし、Ａ／Ｄ変換回路４０が８ビットのデジタル信号を出力するものとし、また、シフト回路２００が必要に応じてデジタル信号を４ビットの桁上げすることにした。一般に、積分回路１０のキャパシタＣｆ１１の容量がキャパシタＣｆ１２の容量の２ｎ倍（ｎは１以上の整数）であるとし、Ａ／Ｄ変換回路４０がｎ以上のビット数のデジタル信号を出力するものとし、また、シフト回路２００が必要に応じてデジタル信号をｎビットの桁上げすることにするのが好適である。
このようにすることで、シフト回路２００から出力されるデジタル信号の値は、入射光強度に対して線形性が優れるものとなる。
上記実施形態は種々の変形が可能である。例えば、各要素回路の構成は他の態様のものが可能である。特に、積分回路１０の可変容量部の具体的回路構成は、上記実施形態のものに限られず、他の構成の回路が可能である。積分回路１０の可変容量部がとり得る容量は、上記実施形態の如く２段階に限られるものではなく３段階以上であってもよく、この段階数に応じて電荷量レベル判定回路２０及び容量設定回路３０それぞれの回路は適切に構成される。
シフト回路２００は必ずしも必要ではない。コンピュータ等のデータ処理装置が、Ａ／Ｄ変換回路４０から出力されたデジタル信号と、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌとを入力して、その後、必要な処理を行ってもよい。
Ａ／Ｄ変換回路４０も必ずしも必要ではない。データ処理装置が、積分回路１０から出力された電圧を入力してＡ／Ｄ変換するとともに、電荷量レベル判定回路２０から出力された電荷量レベル信号Ｌｅｖｅｌをも入力して、その後、必要な処理を行ってもよい。
また、本実施形態に係る光検出装置１は、Ｍ個（Ｍは２以上の整数）のユニット１００１〜１００Ｍそれぞれが複数のフォトダイオードＰＤを有するものであって、複数のフォトダイオードＰＤが２次元配列されたものであり、２次元像を撮像し得るものであった。しかし、Ｍ＝１とし、複数のフォトダイオードＰＤが１次元配列されたものとして、１次元像を撮像し得るものとしてもよい。さらに、Ｍ＝１とし、１つのフォトダイオードＰＤを有するものとして、撮像するのではなく単に入射光強度を検出し得るものとしてもよい。このような場合にも、入射光強度が大きく変化する場合や高速に変化する場合であっても、入射光強度検出のダイナミックレンジが広く且つ高速に入射光強度を検出することができる。
以上、説明したように、上述の光検出装置は、光検出素子ＰＤの出力に応じた積分回路１０からのアナログ信号（電圧）が入力され、このアナログ信号の大きさを判定する判定回路２０と、判定回路２０の出力に応じた分解能で入力されたアナログ信号をデジタル信号に変換するＡＤ変換手段１０，４０とを備えるものであり、判定回路２０には光検出素子ＰＤの出力に応じたアナログ信号が入力され、これに基づくＡ／Ｄ変換手段１０，４０の内部制御によってＡ／Ｄ変換動作を行うことができ、従来のように、デジタル化された映像信号輝度に基づいてＡ／Ｄ変換手段の分解能を制御するものではないため、高速制御が可能となる。
上記実施形態においては、Ａ／Ｄ変換手段が、光検出素子ＰＤの後段に接続されるキャパシタ群Ｃｆ１１，Ｃｆ１２をオペアンプＡ１０の入出力端子間に並列接続してなる積分回路１０と、キャパシタ群Ｃｆ１１，Ｃｆ１２の電荷蓄積動作の開始前に、判定回路２０の出力に応じてオペアンプＡ１０の入出力端子間のキャパシタ群Ｃｆ１１，Ｃｆ１２の合成容量を設定する容量設定回路とを備えるものであって、上述のように高速にダイナミックレンジを変えることができるものであった。
一般に、電圧＝電荷量／容量の関係がある。したがって、入射光強度の増加に伴って、合成容量を増加させると、電荷量の変化に対する積分回路の出力電圧の変化が小さくなり、変換の分解能は低くなるが、入射光強度が大きくても出力電圧が飽和することなく入射光強度が検出される。また、一方、入射光強度の低下に伴って、合成容量を低下させると、電荷量の変化に対する積分回路の出力電圧の変化が大きくなり、変換の分解能を高くすることができる。
図６は別の実施形態に係る光検出装置１の概略構成図である。本実施形態の光検出装置１と上述の実施形態に係る光検出装置とは以下の２つの点においてのみ異なる。すなわち、第１の相違点は、本実施形態においては、積分回路１０の容量は可変でない点である。第２の相違点は積分回路１０の容量が固定である代わりにＡ／Ｄ変換回路４０のＡ／Ｄ変換分解能及びダイナミックレンジが相補的に可変であって、電荷量レベル判定回路２０の出力に応じて分解能及びダイナミッレンジが設定されることである。以下、詳説する。
この光検出装置も上述の実施形態に係る光検出装置と同様であり、Ａ／Ｄ変換回路４０に、光検出素子ＰＤの出力に応じた積分回路１０からのアナログ信号（電圧）が入力されるが、判定回路２０は光検出素子の出力に応じたアナログ出力の大きさを判定する。ＡＤ変換手段１０，４０は、判定回路２０の出力に応じた分解能で入力されたアナログ信号をデジタル信号に変換する。
このＡ／Ｄ変換の分解能は、Ａ／Ｄ変換のダイナミックレンジとは相反する特性を有するものである。すなわち、所定範囲の大きさを有するアナログ信号を１つのデジタル信号に変換する場合、その範囲が小さく設定できる方が分解能は高いのであるが、Ａ／Ｄ変換にキャパシタを用いた場合、電荷量の変化に対する電圧変化率は容量の逆数に比例するため、換言すれば、蓄積可能な電荷量が小さいキャパシタを用いた方が、分解能は高くすることができる。一方で、蓄積可能な電荷量は小さいので、ダイナミックレンジは狭くなる。蓄積可能な電荷量を増加させるためには、キャパシタ両端間の電圧を増加させるか、容量自体を増加させればよい。
光検出素子ＰＤへの入射光強度が大きい場合には、光検出素子の出力に応じたアナログ信号が入力される判定回路２０でその旨を判定し、判定回路２０の出力に応じた分解能でＡ／Ｄ変換を行うことで、分解能を低下させても高強度側のダイナミックレンジを確保することができる。
また、光検出素子ＰＤへの入射光強度が小さい場合には判定回路２０でその旨を検出し、判定回路２０の出力に応じた分解能でＡ／Ｄ変換を行うことで、高強度側のダイナミックレンジが狭くなるものの、分解能は高くすることができる。もちろん、この場合、入射光強度が低いので本質的には高強度側はＡ／Ｄ変換が行えなくてもよい。
上述の実施形態と同様に、判定回路２０には光検出素子ＰＤの出力に応じたアナログ信号が入力され、判定回路２０の出力に基づいてＡ／Ｄ変換を制御する。これは、従来のように、デジタル化された映像信号輝度に基づいてＡ／Ｄ変換手段の分解能を制御するものではないため、高速制御が可能となる。
図７は本実施形態に係る光検出装置１の積分回路１０、判定回路２０及び容量設定回路３０の回路図である。本実施形態に係る光検出装置は図２に示したものと比較して、判定回路２０の出力が積分回路１０に入力されるのではなく、後段のＡ／Ｄ変換回路４０に入力される点のみが異なる。積分回路１０は判定回路２０の出力を利用しないので、図２に示したものと異なり、そのキャパシタはキャパシタＣｆ１２は１つのみである。もちろん、これは複数であってもよい。
容量設定回路３０から出力される電圧のレベルは、光検出素子ＰＤにおいて検出された入射光強度が所定値の前後で切り替わる。本例では、この信号の切り替わりを利用して、後段のＡ／Ｄ変換回路４０のキャパシタに蓄積可能な電荷量を切り替え、Ａ／Ｄ変換の分解能とダイナミックレンジを切り替える。上述のように、キャパシタに蓄積可能な電荷量を増加させるためには、キャパシタ両端間の電圧を増加させるか、容量自体を増加させればよい。まず、キャパシタ両端間の電圧を増加させる構成について説明する。
図８はＡ／Ｄ変換回路４０の回路図である。積分回路１０から出力されたアナログ信号（電圧）はキャパシタ４０Ｘを介してオペアンプ４０Ａの反転入力端子に入力される。オペアンプ４０Ａの入出力端子間には主キャパシタＣｍａｉｎが介在しており、アナログ信号の大きさに応じた量の電荷が蓄積される。なお、主キャパシタに蓄積された電荷はＣｍａｉｎを短絡するスイッチＳＷＣを閉じれば、リセットされる。
オペアンプ４０Ａの出力端子には、主キャパシタＣｍａｉｎに蓄積された電荷に応じた電圧が発生し、この電圧は比較器４０Ｂに入力される。主キャパシタＣｍａｉｎに蓄積された電荷量が所定値よりも減少すると、比較器４０Ｂへの入力電圧の絶対値が基準電圧Ｖｃｏｍよりも低下するので、比較器４０Ｂの出力電圧はＬ（或いは設定によってはＨレベル）レベルとなる。比較器４０Ｂの出力電圧がＬレベルとなるまで、容量制御部４０ＣはスイッチＳＷ１１１〜ＳＷ１１４又はスイッチＳＷ１２１〜ＳＷ１２４が切り替わるように制御し、主キャパシタＣｍａｉｎに蓄積された電荷を副キャパシタ群ＣＳ１１１〜ＣＳ１１４又はＣＳ１２１〜ＣＳ１２４に移動させていく。本例では、副キャパシタ群ＣＳ１１１〜ＣＳ１１４とＣＳ１２１〜ＣＳ１２４は、容量も含めて同一構成であり、一方の群のみで兼用することができる。
例えば、スイッチＳＷ１１１を参照電位Ｖｒｅｆ２に接続すると、主キャパシタＣｍａｉｎに蓄積された電荷の一部分が副キャパシタＣＳ１１４に移動し、比較器４０Ｂへの入力電圧が低下し、１つのビットを「１」に確定する。更に、下位のビットを確定するために、スイッチＳＷ１１２を参照電位Ｖｒｅｆ２に接続し、この際に、主キャパシタＣｍａｉｎからの電荷の移動によって比較器４０Ｂへの入力電圧が所定値を下回った場合には、容量制御部はスイッチＳＷ１１２を切断し、このビットを「０」に確定する。以下、同様に制御を切り替え制御を行うと、この制御量はアナログ信号の大きさに比例したものとなるため、制御量自体がデジタル信号となって容量制御部４０Ｃから出力される。各キャパシタの容量は２ｎ倍おきに設定する。
Ａ／Ｄ変換動作は、まず、スイッチＳＷＣを閉じることで、主キャパシタＣｍａｉｎに蓄積された電荷を放電し、しかる後、積分回路１０からのアナログ信号（電圧）に比例した電荷を主キャパシタＣｍａｉｎに蓄積する。判定回路２０からは、いずれの参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２を使用するかどうかの指示がスイッチＳＷ１１０、ＳＷ１２０に入力される。いずれの参照電圧を利用するかどうかを決定する判定回路２０及び容量設定回路３０からの指示信号Ｓ１，Ｓ２は、光検出素子ＰＤへの入射光強度に依存する。ここでは、入射光強度が高い場合にはＳ１がＨレベル、低い場合にはＳ２がＨレベルであるとし、これに応じてＳＷＳ１１０、ＳＷ１２０が接続されるものとする。
要するに、入射光強度が高い場合には副キャパシタ群ＣＳ１１１〜ＣＳ１１４を参照電圧Ｖｒｅｆ２に接続可能であり、入射光強度が低い場合には副キャパシタ群ＣＳ１２１〜ＣＳ１２４を参照電圧Ｖｒｅｆ１に接続可能である。参照電圧が高い方が、より多くの電荷を接続されたキャパシタに蓄積することができるわけであるから、入射光強度が高い場合の方の参照電圧Ｖｒｅｆ２は、参照電圧Ｖｒｅｆ１よりも大きいということになる。なお、キャパシタの両端を共に同電位Ｖｃｏｍに接続した場合には電荷は蓄積されない。
本実施形態においては、Ａ／Ｄ変換手段が、（１）光検出素子ＰＤの後段に接続される積分回路１０と、（２）積分回路１０の出力に比例した電荷が蓄積される主キャパシタＣｍａｉｎ、主キャパシタＣｍａｉｎに蓄積された電荷が移動して蓄積される複数の副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）及び複数の副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）への電荷の移動を制御し当該制御量をデジタル信号として出力する容量制御部４０Ｃを有するＡ／Ｄ変換回路とを備えている。
判定回路２０の出力に応じて副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）の個々に蓄積可能な電荷量が設定される（本例では、参照電圧を設定している）。すなわち、電荷量＝容量×電圧なので、個々の副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）の両端間の電圧を制御すれば、蓄積可能な電荷量が変化し、分解能及びダイナミックレンジが変化する。この場合、上述の実施形態とは異なり、判定回路２０の出力に基づいて、Ａ／Ｄ変換回路側で分解能の調整を行っていることとなる。
本例においては、個々の副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）の両端に印加される電圧を判定回路２０の出力に依存して決定し、副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）の個々に蓄積可能な電荷量を設定している。
すなわち、判定回路２０からの出力Ｓ１によってスイッチＳＷ１１０が接続されると、容量制御部３０の制御によって、副キャパシタ群ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４は、参照電圧Ｖｒｅｆ２に接続可能となる。要するに、それぞれのキャパシタに蓄積可能な電荷量が参照電圧Ｖｒｅｆ２によって決定される。
同様に、判定回路２０からの出力Ｓ２によってスイッチＳＷ１２０が接続されると、容量制御部３０の制御によって、副キャパシタ群ＣＳ１２１，ＣＳ１２２，Ｃｓ１２３，ＣＳ１２４は、参照電圧Ｖｒｅｆ１に接続可能となる。要するに、蓄積可能な電荷量が参照電圧Ｖｒｅｆ１が確定することによって決定される。
あとは、こらのキャパシタに電荷を蓄積するかどうか、すなわち、主キャパシタＣｍａｉｎから電荷を移動させるかどうかを、容量制御部４０Ｃが上述のように決定すれば、Ａ／Ｄ変換が行われることなる。
図１０Ａ及び図１０Ｂは、スイッチＳＷ１１０、ＳＷ１２０の開閉を示すタイミングチャートである。例えば、入射光強度が高い場合、これらのＳＷ１１０，ＳＷ１２０を時刻ｔ１から時刻ｔ２にかけて閉じた後、開放し、しかる後、時刻ｔ４以降にＳＷ１１０を接続することで、参照電圧Ｖｒｅｆ２を使用可能とする。参照電圧Ｖｒｅｆが使用できれば、基準電圧Ｖｃｏｍとの差に応じて副キャパシタ群ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４に電荷が蓄積可能となり、ダイナミックレンジの広いＡ／Ｄ変換が行われることとなる。
一方、入射光強度が小さい場合には、参照電圧Ｖｒｅｆ１を使用可能とすることで、副キャパシタ群ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４に電荷が蓄積可能となり、分解能の高いＡ／Ｄ変換が行われることとなる。
上記では蓄積可能な電荷量を、参照電圧を制御することで制御したが、これは複数のキャパシタを用意し、キャパシタ自体の容量を変えることで制御してもよい。
図９は別のＡ／Ｄ変換回路４０の回路図である。
この場合、Ａ／Ｄ変換手段は、（１）光検出素子ＰＤの後段に接続される積分回路１０と、（２）積分回路１０の出力に比例した電荷が蓄積される主キャパシタＣｍａｉｎ、主キャパシタＣｍａｉｎに蓄積された電荷が移動して蓄積される複数の副キャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４（ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４）、及び、これらの複数の副キャパシタへの電荷の移動を制御し当該制御量をデジタル信号として出力する容量制御部４０Ｃを有するＡ／Ｄ変換回路とを備え、判定回路２０の出力に応じて複数の副キャパシタから特定の容量群のキャパシタ群（例えば、ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４）を選択し、選択されたキャパシタ群に、容量制御部４０Ｃの制御に従って主キャパシタＣｍａｉｎから電荷を移動するものである。
図９に示した回路が図８に示した回路と異なる点は２点のみである。上記参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２が、共に同一の参照電圧Ｖｒｅｆである点と、副キャパシタ群の個々の容量が異なる点のみである。図８に示したキャパシタＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４の容量を、それぞれＣｐ、（Ｃｐ／２）、（Ｃｐ／４）、（Ｃｐ／８）とすると、本回路図におけるキャパシタＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４の容量は、それぞれＣｑ、（Ｃｑ／２）、（Ｃｑ／４）、（Ｃｑ／８）である。すなわち、ＣｐとＣｑは異なる値である。ここではＣｐ＞Ｃｑであるとする。
動作は図８の回路と同一であり、一方の副キャパシタ群が使用できるように選択すると、参照電圧Ｖｒｅｆ２，Ｖｒｅｆを切り替えた場合と同様に、各副キャパシタ群のベースとなる容量Ｃｐ，Ｃｑが切り替わる。
上記の回路と同様に、入射光強度が高い場合、これらのＳＷ１１０，ＳＷ１２０を時刻ｔ１から時刻ｔ２にかけて閉じた後、開放し、しかる後、時刻ｔ４以降にＳＷ１１０を接続することで、ベースの容量Ｃｐの副キャパシタ群ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４を使用可能とする。副キャパシタ群ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４に蓄積できる電荷量は多いので、ダイナミックレンジの広いＡ／Ｄ変換が行われることとなる。
一方、入射光強度が低い場合、時刻ｔ４以降にＳＷ１２０を接続することで、ベースの容量Ｃｑの副キャパシタ群ＣＳ１２１，ＣＳ１２２，ＣＳ１２３，ＣＳ１２４を使用可能とする。副キャパシタ群ＣＳ１１１，ＣＳ１１２，ＣＳ１１３，ＣＳ１１４に蓄積できる電荷量は少ないので、分解能の高いＡ／Ｄ変換が行われることとなる。なお、入射光強度とシフト回路２００からのデジタル出力との関係は図５に示したものと同様となる。
産業上の利用可能性
本発明は、光検出装置に利用することができる。
【図面の簡単な説明】
図１は本実施形態に係る光検出装置１の概略構成図である。
図２は本実施形態に係る光検出装置１の積分回路１０、電荷量レベル判定回路２０及び容量設定回路３０の回路図である。
図３Ａは、本実施形態に係る光検出装置１のシフト回路２００の回路図である。
図３Ｂ及び図３Ｃは、シフト回路２００から出力されるデジタル信号の２つのパターンを示す図である。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、図４Ｇ、図４Ｈ、図４Ｉ、図４Ｊ、図４Ｋ、図４Ｌは、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
図５は本実施形態に係る光検出装置１のシフト回路２００から出力される１２ビット・デジタル信号の値と入射光強度との関係を示すグラフである。
図６は別の実施形態に係る光検出装置１の概略構成図である。
図７は本実施形態に係る光検出装置１の積分回路１０、判定回路２０及び容量設定回路３０の回路図である。
図８はＡ／Ｄ変換回路４０の回路図である。
図９は別のＡ／Ｄ変換回路４０の回路図である。
図１０ＡスイッチＳＷ１１０の開閉を示すタイミングチャートである。
図１０ＢはスイッチＳＷ１２０の開閉を示すタイミングチャートである。
【図１】
0005197907.tif 000002
【図２】
0005197907.tif 000003
【図３Ａ】
0005197907.tif 000004
【図３Ｂ】
0005197907.tif 000005
【図３Ｃ】
0005197907.tif 000006
【図４Ａ】
0005197907.tif 000007
【図４Ｂ】
0005197907.tif 000008
【図４Ｃ】
0005197907.tif 000009
【図４Ｄ】
0005197907.tif 000010
【図４Ｅ】
0005197907.tif 000011
【図４Ｆ】
0005197907.tif 000012
【図４Ｇ】
0005197907.tif 000013
【図４Ｈ】
0005197907.tif 000014
【図４Ｉ】
0005197907.tif 000015
【図４Ｊ】
0005197907.tif 000016
【図４Ｋ】
0005197907.tif 000017
【図４Ｌ】
0005197907.tif 000018
【図５】
0005197907.tif 000019
【図６】
0005197907.tif 000020
【図７】
0005197907.tif 000021
【図８】
0005197907.tif 000022
【図９】
0005197907.tif 000023
【図１０Ａ】
0005197907.tif 000024
【図１０Ｂ】
0005197907.tif 000025