(57)【特許請求の範囲】
【請求項１】
イメージセンサのピクセルの製造方法であって、該ピクセルは、該ピクセルの光検出器から光電荷を受け取るように構成されたフローティング拡散領域と、ゲートを有しソースフォロアとして構成されたＭＯＳドライブトランジスタと、ドレインを有するＭＯＳリセットトランジスタと、を備え、
基板内に活性領域を画定するために、該基板の領域の周辺部分に分離フィールド酸化膜を形成するステップと、
前記基板の活性領域に、低濃度の拡散領域を形成するステップと、
前記活性領域の上にゲート酸化膜を形成するステップであって、該ゲート酸化膜は、前記ＭＯＳドライブトランジスタのゲート領域の上にさらに拡張する、ステップと、
前記活性領域内のゲート酸化膜の上に第１のポリシリコン膜を形成するステップであって、該第１のポリシリコン膜は、前記ＭＯＳドライブトランジスタのゲート領域のゲート酸化膜の上にさらに拡張する、ステップと、
前記活性領域内の第１のポリシリコン膜の上にコンタクトマスクを形成するステップであって、該コンタクトマスクは、前記第１のポリシリコン膜の少なくとも一部分を、マスクされない領域として、露出させたままにする、ステップと、
前記第１のポリシリコン膜を通して前記ゲート酸化膜中にイオンを向かわせるイオン注入を行って、前記マスクされていない領域内のゲート酸化膜を絶縁破壊して該マスクされていない領域内のゲート酸化膜を導電性にし、それにより、前記第１のポリシリコン膜と前記低濃度の拡散領域との間に導電性の経路を提供するステップと、
前記コンタクトマスクを除去するステップと、
前記第１のポリシリコン膜の上に第２のポリシリコン膜を形成するステップと、
前記第１、第２のポリシリコン膜をパターン化するために、ゲートマスクおよびエッチング工程を行うステップであって、前記第１、第２のポリシリコン膜は、前記ＭＯＳドライブトランジスタのゲートを形成するようにパターン化され、かつ、前記活性領域内の前記絶縁破壊されたゲート酸化膜と、前記ＭＯＳドライブトランジスタのゲートまたは前記ＭＯＳリセットトランジスタのドレインのうちのいずれかと、の間に導電性の経路を提供するようにパターン化される、ステップと、
前記第１、第２のポリシリコン膜のパターン化後、前記フローティング拡散領域を形成するように前記基板の活性領域内の前記絶縁破壊されたゲート酸化膜と直接接触しない箇所に高濃度の拡散領域を形成するステップであって、該フローティング拡散領域は、前記低濃度の拡散領域と接触する、ステップと、
を含む方法。
【請求項２】
前記第１、第２のポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と、前記ＭＯＳドライブトランジスタのゲートとの間に、導電性の経路を提供するように、マスクされ、エッチングされる、請求項１に記載の方法。
【請求項３】
前記第１、第２のポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と、前記ＭＯＳリセットトランジスタのドレインとの間に、導電性の経路を提供するように、マスクされ、エッチングされる、請求項１に記載の方法。
【請求項４】
前記第１、第２のポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と、前記ＭＯＳドライブトランジスタのゲートおよび前記ＭＯＳリセットトランジスタのドレインの両方と、の間に、導電性の経路を提供するように、マスクされ、エッチングされる、請求項１に記載の方法。
【請求項５】
イメージセンサのピクセルの製造方法であって、該ピクセルは、該ピクセルの光検出器から光電荷を受け取るように構成されたフローティング拡散領域と、ゲートを有しソースフォロアとして構成されたＭＯＳドライブトランジスタと、ドレインを有するＭＯＳリセットトランジスタと、を備え、
基板内に活性領域を画定するために、該基板の領域の周辺部分に分離フィールド酸化膜を形成するステップと、
前記基板の活性領域内に、低濃度の拡散領域を形成するステップと、
前記活性領域の低濃度の拡散領域の上にゲート酸化膜を形成するステップであって、該ゲート酸化膜は、前記ＭＯＳドライブトランジスタのゲート領域の上に拡張する、ステップと、
前記活性領域内のゲート酸化膜の上、および前記ＭＯＳドライブトランジスタのゲート領域内のゲート酸化膜の上にポリシリコン膜を形成するステップと、
前記活性領域内のポリシリコン膜の上にコンタクトマスクを形成するステップであって、該コンタクトマスクは、前記ポリシリコン膜の少なくとも一部分を露出したままにする、マスクされない領域を形成する、ステップと、
前記マスクされていないポリシリコン膜の厚さを低減するように該ポリシリコン膜をエッチングするステップと、
前記ポリシリコン膜を通して前記マスクされていない領域内の前記ゲート酸化膜中にイオンを向かわせるイオン注入を行って前記ゲート酸化膜を絶縁破壊し、それにより、前記マスクされていない領域内のゲート酸化膜を導電性にし、前記ポリシリコン膜と前記低濃度の拡散領域との間に導電性の経路を提供する、ステップと、
前記コンタクトマスクを除去するステップと、
前記ポリシリコン膜をパターン化するために、ゲートマスクおよびエッチング工程を行うステップであって、前記ポリシリコン膜は、前記ＭＯＳドライブトランジスタのゲートを形成するようにパターン化され、かつ、前記活性領域内の絶縁破壊されたゲート酸化膜と、前記ＭＯＳドライブトランジスタのゲートまたは前記ＭＯＳリセットトランジスタのドレインのうちのいずれかと、の間に導電性の経路を提供するようにさらにパターン化される、ステップと、
前記ポリシリコン膜のパターン化後、前記基板の活性領域内の前記絶縁破壊されたゲート酸化膜と直接接触しない箇所に、高濃度の拡散領域を形成するステップであって、該高濃度の拡散領域は、前記低濃度の拡散領域と接触し、かつ、前記ピクセルのフローティング拡散領域を形成する、ステップと、
を含む方法。
【請求項６】
前記ポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と前記ＭＯＳドライブトランジスタのゲートとの間に導電性の経路を提供するように、マスクされ、エッチングされる、請求項５に記載の方法。
【請求項７】
前記ポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と前記ＭＯＳリセットトランジスタのドレインとの間に導電性の経路を提供するように、マスクされ、エッチングされる、請求項５に記載の方法。
【請求項８】
前記ポリシリコン膜は、前記活性領域内の絶縁破壊されたゲート酸化膜と、前記ＭＯＳドライブトランジスタのゲートおよび前記ＭＯＳリセットトランジスタのドレインの両方と、の間に導電性の経路を提供するように、マスクされ、エッチングされる、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに関し、特に、ピクセルのサイズ縮小のためのピクセル内のコンタクト構造及びその製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を利用して光学的イメージを電気的信号に変換させる素子であって、ピクセル数と同じ数だけのＭＯＳトランジスタを製作し、これを利用して出力を順次検出するスイッチング方式を採用している。ＣＭＯＳイメージセンサは、従来のイメージセンサとして広く用いられているＣＣＤイメージセンサに比べて、駆動方式が簡便で、かつ多様なスキャニング方式の具現が可能であり、信号処理回路を単一チップに集積できるので、製品の小型化が可能なだけでなく、互換性のあるＣＭＯＳ技術を使用するので、製造単価を下げることができ、電力消費もまた極めて少ないという長所をもっている。
【０００３】
図１は、従来の技術に係るＣＭＯＳイメージセンサにおいて、１つのフォトダイオードＰＤと４つのＮＭＯＳトランジスタからなる単位ピクセルを示す回路図である。
【０００４】
同図に示すように、ＣＭＯＳイメージセンサは、光を受けて光電荷を生成するフォトダイオードＰＤと、フォトダイオードＰＤに集積された光電荷をフローティング拡散領域ＦＤに運送するためのトランスファートランジスタＴｘと、所望の値にフローティング拡散領域ＦＤの電位をセットし、電荷を排出することによって、フローティング拡散領域ＦＤをリセットさせるためのリセットトランジスタＲｘと、ソースフォロアバッファ増幅器の役割を果たすドライブトランジスタＤｘと、スイッチングの役割としてアドレス指定が可能なようにするセレクトトランジスタＳｘとを備える。単位ピクセルの外には、出力信号の読み出しを可能にするロードトランジスタＬｏａｄ  Ｔｒが構成されている。
【０００５】
図２は、上述した図１の単位ピクセルの構成において、各トランジスタを制御する信号に対する制御タイミング図であって、相関二重サンプリング方式（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ  ｍｅｔｈｏｄ；以下、「ＣＤＳ」と記す）によりピクセルデータを得る方法について詳説すれば、以下の通りである。
【０００６】
１）図２において、「Ａ」期間は、トランスファートランジスタＴｘ及びリセットトランジスタＲｘがターンオンし、セレクトトランジスタＳｘがターンオフして、フォトダイオードＰＤを空乏（ｄｅｐｌｅｔｉｏｎ）させる期間である。
【０００７】
２）「Ｂ」期間は、ターンオンしたトランスファートランジスタＴｘが再びターンオフした後に、フォトダイオードＰＤで光を吸収して光電荷を生成し、生成された光電荷を集積する期間である。（「Ｂ」期間は、リセットトランジスタＲｘ及びセレクトトランジスタＳｘの状態と関係なく、トランスファートランジスタＴｘが再びターンオンするまで維持される。）
【０００８】
３）「Ｃ」期間は、リセットトランジスタＲｘ及びトランスファートランジスタＴｘがそれぞれターンオン、ターンオフ状態に続けて維持され、セレクトトランジスタＳｘがターンオンすることによって、センシングノードＮにより駆動されるドライブトランジスタＤｘ及びセレクトトランジスタＳｘを介してリセット電圧レベルを伝達する期間である。
【０００９】
４）「Ｄ」期間は、リセットトランジスタＲｘがターンオフすることによって、「Ｃ」期間において発生したリセット電圧レベルを安定させる期間である。
【００１０】
５）「Ｅ」期間は、「Ｄ」期間からリセット電圧レベルをサンプリングする期間である。
【００１１】
６）「Ｆ」期間は、リセットトランジスタＲｘ及びセレクトトランジスタＳｘがそれぞれターンオフ、ターンオン状態に続けて維持され、トランスファートランジスタＴｘがターンオンすることによって、「Ｂ」期間の間、フォトダイオードＰＤで集積された光電荷によるデータ電圧レベルがセンシングノードＮに伝達されて、センシングノードＮにより駆動されるドライブトランジスタＤｘ及びセレクトトランジスタＳｘによりデータ電圧レベルを伝達する期間である。
【００１２】
７）「Ｇ」期間は、トランスファートランジスタＴｘがターンオフすることによって、「Ｆ」期間において発生したデータ電圧レベルを安定させる期間である。
【００１３】
８）「Ｈ」期間は、「Ｇ」期間からのデータ電圧レベルをサンプリングする期間である。
【００１４】
「Ｅ」期間及び「Ｈ」期間においてそれぞれサンプリングされるリセットレベル及びデータレベルの差値が、フォトダイオードＰＤから受信したイメージに対するＣＭＯＳイメージセンサの出力イメージ値となる。
【００１５】
上述したような従来の単位ピクセル動作は、他の全ての単位ピクセルでも同様に行われ、このような単位ピクセルがアレイされたピクセルアレイの駆動は、ロー（ｒｏｗ）ベーススキャン方式を採択した場合、最初ローから最後ローまで順次スキャンされる。
【００１６】
したがって、例えば、ｎ−１番目のローのピクセルからデータを得た後に、ｎ番目のローからデータを得るとき、ｎ−１番目を含むその前のローに該当するピクセルは、クリーンアップ（ｃｌｅａｎ−ｕｐ）された後に再度光集積が行われる。
【００１７】
一方、上述したように、従来の単位ピクセル構造は、ＣＤＳの支援のために、単位ピクセル当たりの４つのトランジスタを使用することによって、単位ピクセルのサイズを増加させ、また制限された面積でピクセルを実現するためには、フォトダイオードの面積が制限にならざるをえなかった。フィルファクター（ｆｉｌｌ−ｆａｃｔｏｒ）は、単位ピクセルの全体面積のうちフォトダイオードが占める面積の比率を表し、この要素は、イメージセンサの性能に係る重要要素の１つである。フィルファクターが大きいということは、光を受け入れて電気的信号に変換する能力がより大きいということで、フィルファクターが大きければ大きいほど、単位ピクセルの出力電圧の変化幅が大きくなるということを意味し、これは結局、ＣＭＯＳイメージセンサのダイナミックレンジが増加することを意味する。
【００１８】
０．１８μｍ以上の比較的低集積度のイメージセンサでは、約３０％のフィルファクターを有する４トランジスタ構造において満足するほどの特性を見せた。しかし、半導体技術の発展につれて、ピクセルは小さくなるものの、受光部は、一定面積以上を必要とするので、フィルファクターを拡大する必要性があり、最近特に全世界的に開発中の０．１８μｍ以下の高集積イメージセンサでは、フィルファクターの拡大が必須だと言える。
【００１９】
フィルファクターを改善するための方法として、従来の４つのトランジスタを使用するピクセルタイプから３つのトランジスタを使用するピクセルタイプに変更することが研究されつつある。
【００２０】
しかしながら、３つのトランジスタを使用するピクセルタイプは、ノイズ特性が悪いため、この部分を改善するための追加努力が必要である。
【００２１】
したがって、コンタクト構造を改善し、ピクセル内でコンタクトが占める面積を低減することによって、ピクセル縮小を達成しようとするものである。図１の回路構成を有する単位ピクセルにおいて、ドライブトランジスタＤｘのゲートとフローティング拡散領域ＦＤとは、互いに接続しなければならず、また、ドライブトランジスタＤｘのゲートとリセットトランジスタＲｘのドレイン拡散領域とが互いに接続しなければならない。
【００２２】
そのために、従来には、拡散領域とゲート用ポリシリコンとの間を金属配線を介して互いに接続している。
【００２３】
図３は、ポリシリコン（ドライブトランジスタのゲート用ポリシリコン）と拡散領域（フローティング拡散領域又はリセットトランジスタのドレイン拡散領域）との間の接続を示す断面図である。
【００２４】
図３に示すように、半導体基板３０１の表面下に拡散領域３０２が形成されており、素子分離膜３０３上にドライブトランジスタＤｘのゲート用ポリシリコン３０４が拡張されて形成されており、拡散領域３０２とドライブトランジスタＤｘのゲート用ポリシリコン３０４とは、絶縁膜３０５を貫通してコンタクトされた金属配線３０６を介して接続している。
【００２５】
かかる従来のコンタクト構造及び方法は、ポリシリコンに１つのコンタクトが形成され、拡散領域にもう１つのコンタクトが形成されなければならないので、２つのコンタクトを必要とする構造となり、これは制限されたピクセル面積内でコンタクトが占める面積が相対的に大きいため、相対的にフォトダイオードが占める面積が小さくならざるをえなかった。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、上記した従来の問題を解決するためになされたものであって、その目的は、制限されたピクセルの面積で改善されたフィルファクターを得ることができる、すなわちフィルファクターの低下なしでピクセルの縮小が可能なイメージセンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に互いに電気的に接続が必要なポリシリコンと活性領域を有するイメージセンサにおいて、前記ポリシリコン膜が、前記活性領域の上部に一部が重なるように拡張され、前記ポリシリコン膜が、前記活性領域と埋没コンタクト（ｂｕｒｉｅｄ  ｃｏｎｔａｃｔ）されたことを特徴とする。
【００２８】
ここで、前記ポリシリコン膜と前記活性領域との埋没コンタクトが、前記活性領域と、該活性領域をオープンさせる酸化膜と、前記開放領域の前記活性領域上に形成された前記ポリシリコン膜とからなることが好ましい。
【００２９】
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に互いに接続するポリシリコン及び活性領域を有するイメージセンサにおいて、前記ポリシリコン膜が、前記活性領域の上部に一部が重なるように拡張され、前記ポリシリコン膜が、前記活性領域とバッティング（ｂｕｔｔｉｎｇ）コンタクトされたことを特徴とする。
【００３０】
ここで、前記ポリシリコン膜と前記活性領域とのバッティングコンタクトが、前記活性領域と、前記活性領域の上部に一部が重なるように拡張されて形成された前記ポリシリコン膜と、拡張された部分の前記ポリシリコン膜及び前記活性領域の一部を露出させるコンタクト孔と、該コンタクト孔内に埋め込まれた金属とからなることが好ましい。
【００３１】
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に電気的に互いに接続するポリシリコン及び活性領域を有するイメージセンサにおいて、前記活性領域と、該活性領域の上部に一部が重なるように拡張されて形成され、前記活性領域の一部が露出されるように第１開放部を有する前記ポリシリコン膜と、該ポリシリコン膜が形成された基板全体の構造上に形成され、第１開放部と重なり、かつ前記第１開放部より広い幅を有する第２開放部を有する絶縁膜と、前記第１及び第２開放部内に埋め込まれた金属とを含むことを特徴とする。
【００３２】
ここで、前記活性領域が、リセットトランジスタのドレイン拡散領域であり、前記ポリシリコン膜が、ドライブトランジスタのゲートポリシリコンであることが好ましい。
【００３３】
また、前記活性領域が、低濃度の拡散領域及び高濃度の拡散領域からなることが好ましい。
【発明の効果】
【００３４】
本発明によれば、イメージセンサは、埋没コンタクト又は／及びバッティングコンタクトを使用して、ピクセル内のコンタクト領域が占める面積を低減することができる。すなわち、新しいコンタクト構造を使用してピクセルサイズを安定して低減し、従来のコンタクトが占めていた面積を、一部はピクセルの全体面積を低減するのに、一部はフィルファクターを確保するのに分けて活用することによって、ピクセルサイズ減少にともなう限界を克服するという効果を奏する。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の最も好ましい実施形態を、添付した図面を参照して説明する。
【００３６】
本発明は、光特性の安定性のために、フィルファクターを確保し、かつピクセルサイズを低減することができるように、埋没コンタクト又はバッティング（ｂｕｔｔｉｎｇ）コンタクトを使用して、ピクセル内のコンタクトの個数を低減するものである。すなわち、新しいコンタクト構造を使用してピクセルのサイズを安定して低減し、従来のコンタクトが占めていた面積を、一部はピクセルの全体面積を低減し、残りの一部は、フィルファクターを確保するのに活用することによって、ピクセルのサイズ減少にともなう限界を克服しようとするためである。
【００３７】
本発明の技術を適用する場合、ピクセルの追加縮小を可能にして、現在０．１３μｍ以下のＣＭＯＳイメージセンサの開発技術に直接反映されることができる。
【００３８】
本発明を適用して、ピクセル内で低減できるコンタクト部分は、ポリシリコンと活性領域（例えば、フローティング拡散領域）との間の接続部分であって、「ｐｏｌｙ  ｃｏｎｔａｃｔ＋ａｃｔｉｖｅ  ｃｏｎｔａｃｔ＋ｍｅｔａｌ  ｃｏｎｎｅｃｔｉｏｎ」からなる部分である。すなわち、本発明は、図１及び図３で説明したドライブトランジスタＤｘのゲートとフローティング拡散領域ＦＤとの間の相互接続又はドライブトランジスタＤｘのゲートとリセットトランジスタＲｘのドレイン拡散領域との間の相互接続に適用されることができる。
【００３９】
一方、従来の技術において説明した図１のピクセルタイプと異なる構造のピクセルであるとしても、本発明は適用されることができる。すなわち、ポリシリコン膜と活性領域との接続が必要な構造を有するその他のピクセル構造でも本発明は適用されることができる。本発明のコンタクト構造及びコンタクト方法は、ピクセル縮小面において、１つのトランジスタ個数を低減することよりさらに効果的だと言える。
【００４０】
（第１実施形態：埋没コンタクト適用）
図４は、本発明に係る埋没コンタクトの構造を示した平面図であって、ドライブトランジスタのゲートポリシリコンとフローティング拡散領域との間のコンタクト構造を示す。
【００４１】
同図に示すように、本発明に係る埋没コンタクトの構造は、別途の金属配線を使用してフローティング拡散領域４０１とゲートポリシリコン４０２との間を接続するものではなく、フローティング拡散領域４０１と当接するようにポリシリコン４０２を拡張して形成し、そのポリシリコン４０２が別途の配線なしでフローティング拡散領域４０１に埋没コンタクト４０３されるようにするものである。説明していない図面符号「４０４」は、低濃度ドーピング領域であるＮ−拡散領域を示す。
【００４２】
図５Ａ及び図５Ｂは、埋没コンタクト方法の一例を示したものであって、図４のＡ−Ａ´断面図である。
【００４３】
まず、図５Ａに示すように、基板５０１にＳＴＩ素子分離工程により素子分離膜５０２を形成し、フィールド領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ−拡散領域５０３を形成し、約５０Åの厚さのゲート酸化膜５０４を形成した後に、薄い厚さの第１ポリシリコン膜５０５を蒸着する。次に、埋没コンタクト領域が開放された埋没コンタクトマスクパターン５０６をフォト工程により形成し、ゲート酸化膜の絶縁破壊のためのイオン注入を行う。この時、イオン注入条件は、ハイカレント（ｈｉｇｈ  ｃｕｒｒｅｎｔ）装備を利用し、ゲート酸化膜５０４の位置がイオン注入ドーズ（ｄｏｓｅ）のピーク（ｐｅａｋ）となるように条件を設定する。これによって、埋没コンタクト部位のゲート酸化膜５０４のみがドーパントによる絶縁破壊により導電性を有するようになって、絶縁破壊ゲート酸化膜５０４Ａになり、第１ポリシリコン膜５０５とＮ−拡散領域５０３との間の電気的接続がなされる。残りの絶縁破壊されていないゲート酸化膜は、図面符号「５０４Ｂ」と示される。
【００４４】
次に、図５Ｂを参照すれば、図示していないが、埋没コンタクトマスクパターン５０６を除去し、ノーマルトランジスタのゲート厚になるように、第２ポリシリコン膜を蒸着する。
【００４５】
以後、ゲートマスク及びエッチング工程により第２ポリシリコン膜、第１ポリシリコン膜５０５及び絶縁破壊されていないゲート酸化膜５０４Ｂをパターニングし、パターニングされた第２ポリシリコン膜５０７、パターニングされた第１ポリシリコン膜５０５Ａ及びパターニングされた絶縁破壊されていないゲート酸化膜５０４Ｃを形成した後、高濃度のイオン注入を行って、Ｎ＋フローティング拡散領域５０８を形成する。
【００４６】
これにより、ポリシリコン膜５０５Ａ、５０７とＮ＋フローティング拡散領域５０８との間のコンタクトが完成される。すなわち、ポリシリコン膜５０５Ａ、５０７は、埋没コンタクト領域で絶縁破壊ゲート酸化膜５０４Ａ及びＮ−拡散領域５０３を介してＮ＋フローティング拡散領域５０８と電気的に接続する。
【００４７】
ここで、第１ポリシリコン膜５０５の厚さは、ゲート酸化膜の絶縁破壊のためのイオン注入装備の能力に合せて調節することから、５００Å以下はポリシリコン蒸着の安定性が保障されないので、蒸着の安定性とイオン注入能力を考慮して５００Å〜１０００Å程度の厚さに形成する。第２ポリシリコン膜の厚さは、第１ポリシリコン膜５０５の厚さと合わせて所望のゲート厚にならなければならないので、約１５００Å〜２０００Åの範囲の厚さに形成する。一方、ゲート酸化膜の絶縁破壊のためのイオン注入時に注入されるイオンは、砒素（ＡＳ）のようなイオンを使用することができる。
【００４８】
図６は、埋没コンタクト方法の他の例を示した断面図であって、埋没コンタクト部位のポリシリコンは、実質的にトランジスタのゲートをなす部分ではなく、そのゲートから拡張される部分であるから、厚さは薄くてもよい。
【００４９】
したがって、２回のポリシリコン蒸着を行うことではなく、図６に示すように、所望のゲート厚の１回のポリシリコン蒸着のみを行い、埋没コンタクトマスクを使用して埋没コンタクト部位のポリシリコン膜を一部厚にエッチングした後、ゲート酸化膜の絶縁破壊のためのイオン注入を行う。
【００５０】
図６を参考に、その過程を詳説すれば、基板６０１に素子分離膜（図示せず）を形成して、フィールド領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ−拡散領域６０３を形成し、約５０Åの厚さのゲート酸化膜６０４を形成した後、２０００Å〜２５００Åの範囲の厚さのポリシリコン膜を蒸着する。次に、埋没コンタクト領域が開放された埋没コンタクトマスクパターン６０６をフォト工程により形成し、埋没コンタクトマスクパターン６０６を利用してポリシリコン膜の一部の厚さをエッチングして、パターニングされたポリシリコン膜６０５を形成した後に、ゲート酸化膜の絶縁破壊のためのイオン注入を行う。これにより、埋没コンタクト領域のゲート酸化膜６０４が絶縁破壊され、絶縁破壊されたゲート酸化膜６０４Ａが形成される。残りの絶縁破壊されていないゲート酸化膜は、図面符号「６０４Ｂ」と表示される。
【００５１】
以後、埋没コンタクトマスクパターン６０６を除去し、ゲートマスク及びエッチング工程によりパターニングされたポリシリコン膜６０５をパターニングし、高濃度のイオン注入を行ってＮ＋フローティング拡散領域（図示せず）を形成する。
【００５２】
図７Ａ及び図７Ｂは、埋没コンタクト方法のさらに他の実施形態を示す断面図であって、図５Ａ及び図５Ｂで説明した方法の中で、ゲート酸化膜の絶縁破壊を利用したイオン注入の代りに、埋没コンタクト領域の第１ポリシリコンとゲート酸化膜を選択的にエッチングして、露出された活性領域に第２ポリシリコン膜を直接コンタクトさせるものである。
【００５３】
詳説すれば、図７Ａに示すように、基板７０２に素子分離工程によりフィールド領域と活性領域とを画定する。次に、低濃度のイオン注入によりＮ−拡散領域７０３を形成し、図示していないが、約５０Åの厚さのゲート酸化膜を形成した後に、薄い厚さの第１ポリシリコン膜を蒸着する。次に、埋没コンタクト領域が開放された埋没コンタクトマスクパターン７０６をフォト工程により形成し、第１ポリシリコン膜及びゲート酸化膜をエッチングして、パターニングされた第１ポリシリコン膜７０５及びパターニングされたゲート酸化膜７０４を形成する。
【００５４】
次に、図７Ｂに示すように、埋没コンタクトマスクパターン７０６を除去し、ノーマルトランジスタのゲートの厚さになるように、第２ポリシリコン膜７０７を蒸着する。
【００５５】
以後、ゲートマスク及びエッチング工程により、第２ポリシリコン膜７０７及びパターニングされた第１ポリシリコン膜７０５をパターニングし、高濃度のイオン注入を行って、Ｎ＋フローティング拡散領域（図示せず）を形成する。
【００５６】
これにより、ポリシリコン膜７０５、７０７とＮ＋フローティング拡散領域との間のコンタクトが完成される。
【００５７】
（第２実施形態：バッティングコンタクト適用）
図８は、本発明に係るバッティングコンタクト構造を示す平面図であって、ドライブトランジスタのゲートポリシリコンとフローティング拡散領域との間のコンタクト構造を示す。
【００５８】
図８に示すように、本発明に係るバッティングコンタクト構造は、金属配線を使用するものの、フローティング拡散領域９０６及びパターニングされたポリシリコン膜９０５にそれぞれコンタクトを形成することではなく（すなわち、２つのコンタクトを形成せずに）、フローティング拡散領域９０６と当接するようにパターニングされたポリシリコン９０５を拡張して形成し、そのパターニングされたポリシリコン膜９０５とフローティング拡散領域９０６を同時にオープンさせる１つのバッティングコンタクト孔を形成した後に、その孔に金属配線を埋め込む方法である。説明していない図面符号「９０３」は、低濃度ドープ領域であるＮ−拡散領域を示し、図面符号「９１０」は、バッティングコンタクト領域を示す。
【００５９】
図９は、図８に示されたＡ−Ａ´断面図である。これを参考に、バッティングコンタクト方法を説明する。
【００６０】
まず、基板９０１にＳＴＩ素子分離工程により素子分離膜９０２を形成し、フィールド領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ−拡散領域９０３を形成し、示していないが、約５０Åの厚さのゲート酸化膜を形成した後に、ゲート用ポリシリコン膜を蒸着する。
【００６１】
次に、ゲートマスク及びエッチング工程によりポリシリコン膜とゲート酸化膜をエッチングして、パターニングされたポリシリコン膜９０５とパターニングされたゲート酸化膜９０４を形成するが、この時、活性領域に一部が重なるように、ポリシリコンパターンが形成される。
【００６２】
次に、高濃度のイオン注入を行って、Ｎ＋フローティング拡散領域９０６を形成し、示していないが、絶縁膜を蒸着した後、パターニングされたポリシリコン膜９０５のパターンのエッジ部分及び活性領域（すなわち、Ｎ−拡散領域）を共に開放するように前記絶縁膜をエッチングして、パターニングされた絶縁膜９０７及びバッティングコンタクト孔を形成する。
【００６３】
以後、配線用金属又はプラグ用金属９０８を蒸着して、パターニングされたポリシリコン膜９０５とＮ＋フローティング拡散領域９０６との間の接続を完了する。
【００６４】
図１０は、バッティングコンタクト方法の他の例を示す平面図であり、図１１は、図１０に示されたＡ−Ａ´断面図である。
【００６５】
図１０及び図１１に示すように、パターニングされたゲートポリシリコン膜１０２０をフローティング拡散領域１０１０に当接するように形成した後に、第１コンタクト領域１０３０と第２コンタクト領域１０４０を重ねて形成する。平面的に、第１コンタクト領域１０３０は、第２コンタクト領域１４０の内部に形成されるので、第１コンタクト領域１０３０は、第２コンタクト領域１０４０より小さいコンタクトサイズを有する。もちろん、Ｎ−拡散領域１０５０にも適用可能である。
【００６６】
図１１に示すように、ＳＴＩ素子分離工程により活性領域が画定され、活性領域の基板の表面下には、低濃度の不純物領域及び高濃度の不純物領域が形成される。低濃度の拡散領域１０５０及び高濃度の拡散領域１０１０は、フローティング拡散領域である。
【００６７】
図示していないが、活性領域の上部に一部が重なるように拡張されて、ゲート酸化膜及びポリシリコン膜が形成され、ポリシリコン膜とゲート酸化膜を選択的にエッチングし、パターニングされたゲート酸化膜１０８０、パターニングされたポリシリコン膜１０２０及び前記活性領域の一部が露出される第１開放部（第１コンタクト領域１０３０）が形成される。
【００６８】
パターニングされたポリシリコン膜１０２０が形成された基板の全体構造上に絶縁膜が形成され（図示せず）、絶縁膜を選択的にエッチングしてパターニングされた絶縁膜１０６０及び第２開放部（第２コンタクト領域１０４０）を形成する。第２開放部は、第１開放部と重なり、かつ前記第１開放部より広い幅を有する。
【００６９】
第１開放部及び第２開放部内には、金属１０７０が埋め込まれて、活性領域とポリシリコンとの間の接続が完了する。
【００７０】
本発明の第３実施形態に係るコンタクト構造は、ピクセルサイズが次第に小さくなるにともない、コンタクト面積に一層制約が生じる場合に適用することができる。
【００７１】
以上で説明したように、埋没コンタクト又はバッティングコンタクトを使用する場合、平面的にコンタクト領域は一箇所だけ形成されるので、２つのコンタクト領域を必要とする従来の技術より、ピクセル縮小の面において極めて効果的である。
【００７２】
一方、上述した本実施形態は、フローティング拡散領域とドライブトランジスタのゲートポリシリコンとの間の接続を、１つの例として説明したが、図１の回路を有するピクセルであれば、ドライブトランジスタのゲートポリシリコンとリセットトランジスタのドレイン拡散領域との間の接続にも、本発明は適用されることができる。また、図１の回路構成を有しないピクセル構造であっても、ポリシリコンと活性領域との間のコンタクトが必要なピクセル構造において、本発明のコンタクト構造及び方法は適用されることができる。
【００７３】
なお、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００７４】
【図１】従来の技術に係るＣＭＯＳイメージセンサにおける１つのフォトダイオードと４つのＮＭＯＳトランジスタからなる単位ピクセルを示す回路図である。
【図２】図１に示された単位ピクセルの構成における各トランジスタを制御する信号に対する制御タイミング図である。
【図３】図１に示された部分のうち、フローティング拡散領域とドライブトランジスタのゲート用ポリシリコンとが金属配線のコンタクトを介して互いに接続している構造を示す断面図である。
【図４】本発明に係る埋没コンタクトの構造を示す平面図である。
【図５Ａ】本発明に係る埋没コンタクト方法の一例を示したものであって、図４に示されたＡ−Ａ´断面図である。
【図５Ｂ】本発明に係る埋没コンタクト方法の一例を示したものであって、図４に示されたＡ−Ａ´断面図である。
【図６】本発明に係る埋没コンタクト方法の他の例を示す断面図である。
【図７Ａ】本発明に係る埋没コンタクト方法のさらに他の実施形態を示す断面図である。
【図７Ｂ】本発明に係る埋没コンタクト方法のさらに他の実施形態を示す断面図である。
【図８】本発明に係るバッティングコンタクト構造を示す平面図である。
【図９】図８に示されたＡ−Ａ´断面図である。
【図１０】バッティングコンタクト方法の他の例を示す平面図である。
【図１１】図１０に示されたＡ−Ａ´断面図である。
【図１】
0005122089.tif 000002
【図２】
0005122089.tif 000003
【図３】
0005122089.tif 000004
【図４】
0005122089.tif 000005
【図５Ａ】
0005122089.tif 000006
【図５Ｂ】
0005122089.tif 000007
【図６】
0005122089.tif 000008
【図７Ａ】
0005122089.tif 000009
【図７Ｂ】
0005122089.tif 000010
【図８】
0005122089.tif 000011
【図９】
0005122089.tif 000012
【図１０】
0005122089.tif 000013
【図１１】
0005122089.tif 000014