(57)【特許請求の範囲】
【請求項１】
交流電源を全波整流して脈流出力を得る整流回路と、
この整流回路に接続されインダクタに流れる電流をオン・オフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
このチョッパ回路の入力電圧と同位相で波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分と比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成手段と、
この第１のしきい値信号と基準電位との間に、第１の抵抗と、少なくとも１組の第２の抵抗にトランジスタを直列または並列接続してなる可変抵抗との直列回路を接続し、前記トランジスタを入力電圧、前記インダクタを流れる電流または出力電圧の誤差のうちの少なくとも１つの信号により駆動し、前記第１の抵抗と可変抵抗との接続点から、前記第１のしきい値信号との差がほぼ一定となる第２のしきい値信号を生成する第２の信号生成手段と、
前記インダクタを流れる電流を検出する電流検出手段と、その検出電流値が前記第１のしきい値信号のレベルに達したときに前記スイッチング素子をオフにし前記インダクタを流れる電流が前記第２のしきい値信号のレベルより低下したときに前記スイッチング素子をオンにするスイッチング制御手段と
を設けたことを特徴とするスイッチング電源。
【請求項２】
前記第２の信号生成手段の前記可変抵抗を、少なくとも１組の抵抗とスイッチとを直列接続した回路、または、抵抗とスイッチとの直列回路を複数組並列接続した回路で構成し、前記スイッチを、入力電圧、前記インダクタを流れる電流または出力電圧の誤差のうちの少なくとも１つの信号によりオン・オフすることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
交流電源を全波整流して脈流出力を得る整流回路と、
この整流回路に接続されインダクタに流れる電流をオン・オフするスイッチング素子と、
前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
このチョッパ回路の入力電圧と同位相で波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分と比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成手段と、
この第１のしきい値信号に比例する第２のしきい値信号を生成する第２の信号生成手段と、
前記第２のしきい値信号を変調する変調手段と、
前記インダクタを流れる電流を検出する電流検出手段と、
前記電流検出手段の検出電流値が前記第１のしきい値信号のレベルに達したときに前記スイッチング素子をオフにし、前記インダクタを流れる電流が前記第２のしきい値信号のレベルより低下したときに前記スイッチング素子をオンにするスイッチング制御手段と
を設けたことを特徴とするスイッチング電源。
【請求項４】
前記第２の信号生成手段を、前記第１のしきい値信号と基準電位との間に接続された第１および第３の抵抗の直列回路から形成し、第１および第３の抵抗の接続点の出力を前記第２のしきい値信号とすることを特徴とする請求項３に記載のスイッチング電源。
【請求項５】
前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号に基いて前記トランジスタを駆動する駆動回路とからなることを特徴とする請求項３または４に記載のスイッチング電源。
【請求項６】
前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号と第２のしきい値信号との差に基いて前記トランジスタを駆動する駆動回路とからなることを特徴とする請求項３または４に記載のスイッチング電源。
【請求項７】
前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号と制御信号との差に基いて前記トランジスタを駆動する駆動回路とからなることを特徴とする請求項３または４に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電源から安定な直流電源をつくり、チョッパ回路の入力電圧と入力電流とがほぼ同位相で相似形となるように動作させることにより、力率改善を図るスイッチング電源に関する。
【背景技術】
【０００２】
この種のスイッチング電源の制御方式として、コイル（インダクタ）電流が０になったときにスイッチ素子をオンさせるように制御する臨界モード制御方式と、コイル（インダクタ）電流が０にならないように制御する電流連続モード制御方式とがある。
一般に、前者の臨界モード制御方式は、コイル（インダクタ）電流が０のときにスイッチングするため、スイッチングノイズが低く、低ノイズ化には有利であるが、電流リップルが大きくなるため、コイル（インダクタ）やダイオードに掛かるストレスが大きく、負荷が大きい用途には適用が困難である。
【０００３】
一方、後者の電流連続モード制御方式は、臨界モード制御方式に比べてスイッチングノイズが大きいが、電流リプルが小さく、コイル（インダクタ）やダイオードに掛かるストレスが小さいため、負荷が大きい用途でも使用可能である。
一般的な制御用ＩＣは、臨界モードまたは電流連続モードのいずれかのみで動作するため、負荷に応じて制御用ＩＣを使い分ける必要があり、電源システムの設計変更が必要となるなどの開発コストが増加する。
【０００４】
図１１に、例えば特許文献１に開示された、電流連続モード制御方式のスイッチング電源の一例を示す。同図において、１は交流電源、２は整流回路、３，６はコンデンサ、４はインダクタ、５はダイオード、７はＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）などのスイッチング素子、８は電圧誤差増幅器、９は乗算器、１０は比較器、１１は単安定マルチバイブレータ、１２は電流検出用抵抗、１３は駆動回路をそれぞれ示す。
【０００５】
交流電源１はダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去された後、インダクタ４とダイオード５を介してコンデンサ６に電流が供給されることにより、平滑された直流電圧Ｖｏｕｔが出力される。スイッチング素子７はインダクタ４とダイオード５の間に接続され、インダクタ４からダイオード５に流れる電流をオン・オフする。
【０００６】
電圧誤差増幅器８は出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの誤差を増幅して乗算器９に与えるので、乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎとを乗算して、入力電圧Ｖｉｎと同位相かつ相似形で、誤差電圧Ｖｅｒｒに比例する振幅を持つ閾値（しきい値）信号Ｖｔｈを生成する。
一方、インダクタ４を流れる電流は電流検出用抵抗１２で電流検出信号Ｖｉに変換され、比較器１０でしきい値信号Ｖｔｈと比較される。比較器１０の出力は単安定マルチバイブレータ１１のトリガ入力に入力されるので、単安定マルチバイブレータ１１はトリガ信号を入力されてから一定期間だけ出力をローレベルに保ち、その後出力をハイレベルに変化させる。単安定マルチバイブレータ１１の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。
【０００７】
このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉがしきい値信号Ｖｔｈを超えると、比較器１０の出力がハイレベルとなり、単安定マルチバイブレータ１１にトリガ信号が入力され、単安定マルチバイブレータ１１がローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流が徐々に減少するが、電流が０にならないように、単安定マルチバイブレータ１１のローレベル期間は設定されているため、電流が或る程度減少した時点で単安定マルチバイブレータ１１の出力はハイレベルに変化し、駆動回路１３を介してスイッチング素子７がオンされる。
【０００８】
図１２は上記の動作を説明するもので、インダクタ４に流れる電流のピークが、入力電圧Ｖｉｎと同位相かつ相似形のしきい値信号Ｖｔｈと一致するように制御される様子を示している。このとき、オン時間が変化しオフ時間が固定であることから、スイッチング周波数が変化し発生するノイズの周波数も変化する。その結果、ノイズのスペクトルは分散するため、低ノイズ化が可能となる。なお、図１２（ａ）はしきい値信号Ｖｔｈと電流検出信号Ｖｉとの関係説明図、図１２（ｂ）はスイッチング素子のオン，オフ波形を示す。
【０００９】
力率を改善するためには、入力電流を入力電圧と同位相かつ相似形とする必要があり、そのためにはオン・オフのデューティ比を０％から１００％近くまで幅広く変化させる必要がある。インダクタの両端電圧は、入力電圧が１００Ｖ系の場合と２００Ｖ系の場合とでは異なり、しかも交流入力電圧の１サイクル中でも常に変化するため、インダクタに流れる電流の時定数（ｄｉ／ｄｔ）は大きく変化している。その結果、一定時間での電流変化は入力電圧の値、位相および負荷の状態によって大きく変化する。したがって、従来例のようにオフ時間が固定されていると、必要な電流変化に過不足が生じ、力率改善には限界があるという難点がある。
また、臨界モード制御方式の場合は、電流が０となるタイミングでオンさせる必要があり、従来例のようにオフ時間が固定されている場合は、臨界モード制御が困難である。
【００１０】
これに対し、特許文献２のような方法がある。これは、しきい値信号Ｖｔｈ１に比例する第２のしきい値信号Ｖｔｈ２を設け、インダクタを流れる電流がしきい値信号Ｖｔｈ１に達したときスイッチング素子をオフにし、インダクタを流れる電流が第２のしきい値信号Ｖｔｈ２より低下したとき、スイッチング素子をオンにする力率改善方法が提案されている。これによれば、オン時間，オフ時間は固定されず、入力電圧の状態、負荷の状態によって自動的に最適な時間でオン・オフを行なうことができ、力率の向上が可能となる。
【００１１】
【特許文献１】特開平０４−１６８９７５号公報
【特許文献２】特開２００６−０６７７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１３に、特許文献２の制御方法例を示す。図１３のように、第２のしきい値信号Ｖｔｈ２が、第１のしきい値信号Ｖｔｈ１に比例して変化する場合は、入力電圧Ｖｉｎは交流電源の全波整流波形であるため時々刻々変化し、それに伴い第１のしきい値Ｖｔｈ１も変化し、基準電位からピーク電位まで変化する。基準電位付近では第２のしきい値信号Ｖｔｈ２も小さくなり、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との差は小さくなり、コイル（インダクタ）電流の振幅が小さくなるため、スイッチング周波数は非常に高くなり、ノイズおよびスイッチング損失が増加するという問題がある。なお、図１３（ａ）は第１，第２しきい値信号Ｖｔｈ１，２と電流検出信号Ｖｉとの関係説明図、図１３（ｂ）はスイッチング素子のオン，オフ波形を示す。
【００１３】
また、第２のしきい値信号Ｖｔｈ２を第１のしきい値信号Ｖｔ１に対して一定の比率とした場合、入力電圧や負荷条件により、インダクタを流れる平均電流が小さいときは、第１のしきい値信号Ｖｔ１と第２のしきい値信号Ｖｔｈ２との幅が図１４（ｂ）に示すように小さくなるため、スイッチング周波数が高くなり、ノイズおよびスイッチング損失が増加するという問題もある。なお、図１４（ａ）は、第１のしきい値信号Ｖｔ１と第２のしきい値信号Ｖｔｈ２との幅が比較的広い場合を示す。
【００１４】
したがって、この発明の課題は、ノイズおよび損失を低減して力率向上を図ること、特にスイッチング周波数の上昇を抑えてノイズおよび損失を低減し力率向上させること、さらには、臨界モード制御方式と電流連続モード制御方式を簡単に切替え可能として電源システムを簡略化し、開発コストを低減させることにある。
【課題を解決するための手段】
【００１５】
このような課題を解決するため、請求項１の発明では、  交流電源を全波整流して脈流出力を得る整流回路と、
この整流回路に接続されインダクタに流れる電流をオン・オフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
このチョッパ回路の入力電圧と同位相で波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分と比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成手段と、
この第１のしきい値信号と基準電位との間に、第１の抵抗と、少なくとも１組の第２の抵抗にトランジスタを直列または並列接続してなる可変抵抗との直列回路を接続し、前記トランジスタを入力電圧、前記インダクタを流れる電流または出力電圧の誤差のうちの少なくとも１つの信号により駆動し、前記第１の抵抗と可変抵抗との接続点から、前記第１のしきい値信号との差がほぼ一定となる第２のしきい値信号を生成する第２の信号生成手段と、
前記インダクタを流れる電流を検出する電流検出手段と、その検出電流値が前記第１のしきい値信号のレベルに達したときに前記スイッチング素子をオフにし前記インダクタを流れる電流が前記第２のしきい値信号のレベルより低下したときに前記スイッチング素子をオンにするスイッチング制御手段と
を設けたことを特徴とする。
【００１６】
上記請求項１の発明においては、前記第２の信号生成手段の前記可変抵抗を、少なくとも１組の抵抗とスイッチとを直列接続した回路、または、抵抗とスイッチとの直列回路を複数組並列接続した回路で構成し、前記スイッチを、入力電圧、前記インダクタを流れる電流または出力電圧の誤差のうちの少なくとも１つの信号によりオン・オフすることができる請求項２の発明）。
【００１７】
請求項３の発明では、交流電源を全波整流して脈流出力を得る整流回路と、
この整流回路に接続されインダクタに流れる電流をオン・オフするスイッチング素子と、
前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
このチョッパ回路の入力電圧と同位相で波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分と比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成手段と、
この第１のしきい値信号に比例する第２のしきい値信号を生成する第２の信号生成手段と、
前記第２のしきい値信号を変調する変調手段と、
前記インダクタを流れる電流を検出する電流検出手段と、
前記電流検出手段の検出電流値が前記第１のしきい値信号のレベルに達したときに前記スイッチング素子をオフにし、前記インダクタを流れる電流が前記第２のしきい値信号のレベルより低下したときに前記スイッチング素子をオンにするスイッチング制御手段と
を設けたことを特徴とする。
【００１８】
上記請求項３の発明においては、前記第２の信号生成手段を、前記第１のしきい値信号と基準電位との間に接続された第１および第２抵抗の直列回路から形成し、第１および第２抵抗の接続点の出力を前記第２のしきい値信号とすることができる（請求項４の発明）。
これら請求項３または４の発明においては、前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号に基いて前記トランジスタを駆動する駆動回路とからなることができ（請求項５の発明）、または、前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号と第２のしきい値信号との差に基いて前記トランジスタを駆動する駆動回路とからなることができ（請求項６の発明）、もしくは、前記変調手段は、前記第２のしきい値信号と基準電位との間に接続されたトランジスタと、前記第１のしきい値信号と制御信号との差に基いて前記トランジスタを駆動する駆動回路とからなることができる（請求項７の発明）。
【発明の効果】
【００１９】
この発明によれば、インダクタに流れる電流が、入力電圧と同位相かつ相似形で電圧誤差信号と比例する振幅の２つのしきい値の間になるように、スイッチング素子をオン・オフ制御することで、オン・オフ時間は固定されず、入力電圧の状態、負荷の状態によって自動的に最適な時間でオン・オフを行なうことができ、力率の向上が可能となる。
また、オン時間、オフ時間の変化によりスイッチング周波数が変化し、発生するノイズスペクトルが分散されるため、ノイズ低減が可能である。さらに、しきい値信号が基準電位付近となった場合には、一方のしきい値を基準電位とするようにすることでコイル（インダクタ）電流の振幅が小さくならないため、スイッチング周波数の上昇が抑制され、高周波ノイズの低減が可能となる。
また、制御信号入力を基準電位以下とすることで、容易に臨界モード制御方式に変更できるため、設計変更が容易となり、開発コストの低減が可能となる。
【発明を実施するための最良の形態】
【００２０】
図１はこの発明の実施の形態を示す回路図である。これは、図１１に示す従来例を改変したもので、図１１と同じものには同じ符号を付して説明は省略する。
図１からも明らかなように、図１１に示すものに対し、第１のしきい値信号Ｖｔｈ１と基準電位１４Ｃとの間にダイオード１４Ｇと抵抗１４Ｂとの直列回路と、比較器１０に代わる２つの比較器１０Ａ，１０Ｂと、単安定マルチバイブレータ１１に代わるフリップフロップ１５とを付加した点などが特徴である。以下、主として相違点について説明する。
【００２１】
電圧誤差増幅器８は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの誤差を増幅して乗算器９に与えるので、乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎとを乗算して、入力電圧Ｖｉｎと同位相かつ相似形で、誤差電圧Ｖｅｒｒに比例する振幅を持つ第１のしきい値信号Ｖｔｈ１を生成するところまでは、図１１と同様である。
この第１のしきい値信号Ｖｔｈ１は、第１のしきい値信号Ｖｔｈ１にアノードが接続されたダイオード１４Ｇのカソードと、基準電位１４Ｃとの間に接続された抵抗１４Ｂにより、第２のしきい値信号Ｖｔｈ２が生成される。第２のしきい値信号Ｖｔｈ２を、ダイオードと抵抗との並列回路に、抵抗を直列接続した回路を用いて得るようにしても良い。
【００２２】
インダクタ４を流れる電流は抵抗を含む電流検出回路１２で電流検出信号Ｖｉに変換され、比較器１０Ａでしきい値信号Ｖｔｈ１と比較され、比較器１０Ｂでしきい値信号Ｖｔｈ２と比較される。比較器１０Ａの出力はフリップフロップ１５のリセット端子に、比較器１０Ｂの出力はフリップフロップ１５のセット端子に、それぞれ入力される。フリップフロップ１５の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。電流検出回路１２には図示されないローパスフィルタが設けられ、これにより電流検出信号Ｖｉの高調波成分は除去され、低周波成分のみが比較器１０Ａ，１０Ｂに与えられる。
【００２３】
このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉが第１のしきい値信号Ｖｔｈ１を超えると、比較器１０Ａの出力がハイレベルとなってフリップフロップ１５がリセットされ、フリップフロップ１５の出力がローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流が徐々に減少し、電流検出信号が第２のしきい値信号Ｖｔｈ２を下回ると、比較器１０Ｂの出力がハイレベルとなってフリップフロップ１５がセットされ、フリップフロップ１５の出力がハイレベルとなり、駆動回路１３を介してスイッチング素子７がオンされる。
【００２４】
図２は図１の動作を説明するもので、インダクタ４に流れる電流(電流検出信号Ｖｉ)のピークが、入力電圧Ｖｉｎと同位相かつ相似形の第１のしきい値信号Ｖｔｈ１と一致し、電流のボトムが入力電圧Ｖｉｎと同位相かつ相似形の第２のしきい値信号Ｖｔｈ２と一致するように制御される様子を示している。このため、ノイズのスペクトルは分散し、低ノイズ化が可能となる。なお、図２（ａ）は第１，第２しきい値信号Ｖｔｈ１，２と電流検出信号Ｖｉとの関係説明図、図２（ｂ）はスイッチング素子のオン，オフ波形を示す。
【００２５】
すなわち、図１３のように、第２のしきい値信号Ｖｔｈ２が第１のしきい値信号Ｖｔｈ１に対し比例的に変化する場合は、入力電圧Ｖｉｎは交流電源の全波整流波形であるため時々刻々変化し、それに伴い第１のしきい値信号Ｖｔｈ１も変化し、基準電位からピーク電位まで変化する。基準電位付近では第２のしきい値信号Ｖｔｈ２も小さくなり、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との差は小さくなり、コイル（インダクタ）電流の振幅が小さくなるため、スイッチング周波数は非常に高くなり、ノイズおよびスイッチング損失が増加する。
【００２６】
これに対し、図１では第２のしきい値信号Ｖｔｈ２は、第１のしきい値信号Ｖｔｈ１と基準電位１４Ｃとの間に接続されたダイオード１４Ｇと抵抗１４Ｂとの接続点出力としたことにより、第１のしきい値信号Ｖｔｈ１に対してダイオード１４Ｇの順方向電圧分低い値となる。つまり、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との差をほぼ一定に保つことができ（図２（ａ）参照）、基準電位付近でもコイル（インダクタ）電流の振幅が小さくならず、スイッチング周波数は増加しない。これにより、ノイズ，スイッチング損失の増加を防止することができる。
【００２７】
図３にこの発明の別の実施の形態を示す。第１のしきい値信号と基準電位との間に第１抵抗１４Ａと第２抵抗１４Ｂとの直列回路を接続するとともに、抵抗１４Ｂの両端にトランジスタ１４Ｄを接続し、トランジスタ１４Ｄを駆動する駆動回路１４Ｅを設けた点が特徴で、その他は図１と同様である。
すなわち、電圧誤差増幅器８は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの誤差を増幅して乗算器９に与えるので、乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎとを乗算して、入力電圧Ｖｉｎと同位相かつ相似形で、誤差電圧Ｖｅｒｒに比例する振幅を持つ第１のしきい値信号Ｖｔｈ１を生成するところまでは、図１と同じである。
【００２８】
上記第１のしきい値信号Ｖｔｈ１は、これと基準電位１４Ｃとの間に接続された抵抗１４Ａ，１４Ｂにより分圧され、第１のしきい値信号Ｖｔｈ１に比例する第２のしきい値信号Ｖｔｈ２が生成される。
また、抵抗１４Ｂの両端には、例えばＰチャンネル電界効果トランジスタ（ＦＥＴ）のようなトランジスタ１４Ｄが接続され、トランジスタ１４Ｄのゲートはトランジスタ駆動回路１４Ｅに接続され、トランジスタ駆動回路１４Ｅはしきい値信号Ｖｔｈ１を増幅した信号をトランジスタ１４Ｄに出力する。
【００２９】
インダクタ４を流れる電流は抵抗を含む電流検出回路１２で電流検出信号Ｖｉに変換され、比較器１０Ａでしきい値信号Ｖｔｈ１と比較され、比較器１０Ｂでしきい値信号Ｖｔｈ２と比較される。比較器１０Ａの出力はフリップフロップ１５のリセット端子（Ｒ）に、比較器１０Ｂの出力はフリップフロップ１５のセット端子（Ｓ）に、それぞれ入力される。フリップフロップ１５の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。
【００３０】
このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉが第１のしきい値信号Ｖｔｈ１を超えると、比較器１０Ａの出力がハイレベルとなってフリップフロップ１５がリセットされ、フリップフロップ１５の出力がローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流が徐々に減少し、電流検出信号が第２のしきい値信号Ｖｔｈ２を下回ると、比較器１０Ｂの出力がハイレベルとなってフリップフロップ１５がセットされ、フリップフロップ１５の出力がハイレベルとなり、駆動回路１３を介してスイッチング素子７がオンされる。
【００３１】
第１のしきい値信号Ｖｔｈ１が大きいときは、トランジスタ駆動回路１４Ｅからの出力が大きく、トランジスタ１４Ｄは絶縁状態となり、第２のしきい値信号Ｖｔｈ２は抵抗１４Ａと１４Ｂの分圧比で決まる値となる。第１のしきい値信号Ｖｔｈ１が低下すると、それに伴いトランジスタ１４Ｄは絶縁状態から導通状態に移行し、第２のしきい値信号Ｖｔｈ２は低下する。さらに、第１のしきい値信号Ｖｔｈ１が低下すると、トランジスタ１４Ｄは導通状態となり、第２のしきい値信号Ｖｔｈ２はほぼ基準電位１４Ｃとなる。
【００３２】
図４は図３の動作を説明するもので、インダクタ４に流れる電流(電流検出信号Ｖｉ)のピークが、入力電圧Ｖｉｎと同位相かつ相似形の第１のしきい値信号Ｖｔｈ１と一致し、電流のボトムが入力電圧Ｖｉｎと同位相かつ相似形の第２のしきい値信号Ｖｔｈ２と一致するように制御される様子を示している。第１のしきい値信号Ｖｔｈ１がＡ点より小さい場合でも、第１のしきい値Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２の差は小さくならないため、コイル（インダクタ）電流の振幅が小さくならず、スイッチング周波数の上限は制限されるため、ノイズおよびスイッチング損失の増加を抑制することが可能となる。なお、図４（ａ）は第１，第２しきい値信号Ｖｔｈ１，２と電流検出信号Ｖｉとの関係説明図、図４（ｂ）はスイッチング素子のオン，オフ波形を示す。
【００３３】
図５に図３の第１の変形例を示す。図３との相違はトランジスタ駆動回路１４Ｅが、第１のしきい値信号Ｖｔｈ１と第２のしきい値Ｖｔｈ２との差を増幅して、トランジスタ１４Ｄを駆動する点である。
これにより、コイル（インダクタ）電流の振幅が小さくなる場合には、トランジスタ１４Ｄを導通状態にして、コイル（インダクタ）電流の振幅が小さくならないようにして、周波数の上限を制限することにより、ノイズおよびスイッチング損失の増加を抑制することが可能となる。
【００３４】
図６に図３の第２の変形例を示す。同図から明らかなように、図３との相違点は、トランジスタ駆動回路１４Ｅに制御信号（選択信号）１４Ｆを導入した点である。
この回路では、制御信号１４Ｆとして基準電位１４Ｃ以下の電位が入力されると、トランジスタ１４Ｄが導通状態となり、第２のしきい値信号Ｖｔｈ２が常に基準電位１４Ｃに固定され、コイル（インダクタ）電流が０でスイッチング素子７がオンする臨界モード制御となり、低ノイズ化が図られる。
【００３５】
図７にこの発明のさらに別の実施の形態を示す。なお、これまでの例と同一の部分については、同一の符号を付けて説明を省略する。
交流電源１は、ダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して、コンデンサ６に電流が供給されて、平滑化された直流電圧Ｖｏｕｔが出力される。ＭＯＳＦＥＴなどのスイッチング素子７はインダクタ４とダイオード５の間に接続され、インダクタ４からダイオード５に流れる電流をオン、オフする。
【００３６】
電圧誤差増幅器８は出力電圧Ｖｏｕｔと出力基準電圧Ｖｒｅｆとの誤差を増幅し、乗算器９に出力し、乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎを乗算して、入力電圧Ｖｉｎと同位相で相似形であり、誤差電圧Ｖｅｒｒに比例した振幅を持つ第１のしきい値信号Ｖｔｈ１を生成する。また第１のしきい値信号Ｖｔｈ１は第１の閾値信号Ｖｔｈ１と基準電位１４Ｃ間に直列に接続された抵抗１４Ａおよび可変抵抗１４Ｈにより分圧され、第１のしきい値信号Ｖｔｈ１に基づいた第２の閾値信号Ｖｔｈ２が生成される。
ここで、可変抵抗１４Ｈは、入力電圧Ｖｉｎの大きさに応じて、その抵抗値を変化させるものである。詳しくは後述する。
【００３７】
インダクタ４を流れる電流は電流検出用抵抗１２Ａを含む電流検出回路１２で電流検出信号Ｖｉに変換され、比較器１０Ａでしきい値信号Ｖｔｈ１と比較され、比較器１０Ｂでしきい値信号Ｖｔｈ２と比較される。比較器１０Ａの出力はフリップフロップ１５のリセット端子に接続され、比較器１０Ｂの出力はフリップフロップ１５のセット端子に接続される。フリップフロップ１５の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルの時にスイッチング素子７をオンさせ、ローレベルの時にオフさせる。
【００３８】
このような構成でスイッチング素子７がオンすると、インダクタ３からの電流が増加し、電流検出信号Ｖｉが上昇する。電流検出信号Viが第１の閾値信号Ｖｔｈ１を超えると、比較器１０Ａの出力がハイレベルとなりフリップフロップ１５がリセットされ、フリップフロップ１５の出力Ｑがローレベルとなり、駆動回路１３を介して、スイッチング素子７がオフされる。これによりインダクタ４からの電流は徐々に減少し、電流検出信号Ｖｉが第２のしきい値信号Ｖｔｈ２を下回ると比較器１０Ｂの出力がハイレベルとなりフリップフロップ１５がセットされ、フリップフロップ１５の出力Ｑがハイレベルとなり、駆動回路１３を介して、スイッチング素子７がオンされる。
【００３９】
図９は可変抵抗１４Ｈの詳細図である。抵抗１４Ａと接続される抵抗１４Ｊと、トランジスタ１４Ｄのドレイン端子が直列に接続され、トランジスタ１４Ｄのソース端子は基準電位１４Ｃに接続される。トランジスタ１４Ｄのゲート端子はトランジスタ駆動回路１４Ｅに接続され、トランジスタ駆動回路１４Ｅは入力電圧Ｖｉｎのピーク電圧検出回路１４Ｋの出力と、バイアス電圧Ｖｂｉａｓからトランジスタの駆動信号を生成し、トランジスタ１４Ｄに出力する。トランジスタ１４Ｄには、例えばＮチャネル電界効果トランジスタのような線形性を有する素子を用いるのが好適であり、Ｎチャネル電界効果トランジスタを線形領域で使用することにより、そのオン抵抗を可変抵抗として用いることができる。
【００４０】
ここで、バイアス電圧Ｖｂｉａｓは、入力電圧Ｖｉｎのピーク電圧が小さい場合であっても、トランジスタ駆動回路１４Ｅが、トランジスタ１４Ｄがオフとならない程度の電圧を出力できる電圧に設定される。また、トランジスタ駆動回路１４Ｅは、入力電圧Ｖｉｎのピーク電圧が大きい場合は、トランジスタ１４Ｄが低抵抗状態となるような十分大きい電圧を出力する。トランジスタ駆動回路１４Ｅはオペアンプなどで構成される。第２のしきい値信号Ｖｔｈ２は抵抗１４Ａおよび可変抵抗１４Ｈの分圧比で決まる値となるが、入力電圧Ｖｉｎが高く、ピーク電圧が大きい時は、トランジスタ駆動回路１４Ｅからの出力が高く、トランジスタ１４Ｄは低抵抗状態となり、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比は大きくなる。
【００４１】
ここで、図９の例では、可変抵抗１４Ｈを抵抗１４Ｊとトランジスタ１４Ｄの直列回路で構成したが、トランジスタ１４Ｄの線形領域が広く、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との所望の分圧比が得られる場合は、抵抗１４Ｊを省略することもできる。第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比の最小限必要な分圧比を抵抗１４Ａと抵抗１４Ｊとで決定しておき、可変分をトランジスタ１４Ｄが担うようにすることで、トランジスタ１４Ｄに小型のトランジスタを選定することができ、コスト面で有利となる。
【００４２】
図８は図７の動作を示すもので、インダクタ４に流れる電流のピークが入力電圧Ｖｉｎと同位相で相似形の第１のしきい値信号Ｖｔｈ１と一致し、電流のボトムが第２のしきい値信号Ｖｔｈ２と一致するように制御される。第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比は比率一定の場合よりも大きくなり、インダクタ４の電流振幅が大きくなり、スイッチング周波数は抑制されるため、ノイズおよびスイッチング損失を低減することが可能となる。
【００４３】
図１０は図７の可変抵抗の別の具体例を示す構成図である。同図において、図９と同一の部分については同一の符号を付す。図９とは、可変抵抗１４Ｈは抵抗１４Ａと接続される抵抗１４Ｍとスイッチ１４Ｎが直列に接続され、スイッチ１４Ｎの他端は基準電位１４Ｃに接続されている点で異なっている。また、抵抗１４Ｌは抵抗１４Ａと基準電位１４Ｃ間に接続される。スイッチ１４Ｎは、判定回路１４Ｐに接続され、判定回路１４Ｐでは、入力電圧Ｖｉｎのピーク電圧検出回路１４Ｋの出力と所定の電圧Ｖ１とを比較して、スイッチ１４Ｎにオン・オフ信号を出力するように構成されている。
【００４４】
このような構成により、入力電圧Ｖｉｎのピーク電圧が大きい場合には、スイッチ１４Ｎをオンさせることにより第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比を大きくし、入力電圧Ｖｉｎのピーク電圧が小さい場合には、スイッチ１４Ｎをオフさせることにより第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との分圧比を小さくし、入力電圧に応じて分圧比を変化させて、コイル（インダクタ）電流の振幅が概ね一定となるようにして、周波数を抑制することにより、ノイズおよびスイッチング損失を低減することが可能となる。
【００４５】
以上では、入力電圧Ｖｉｎに基づいて、トランジスタまたはスイッチの制御を行なうことにより、可変抵抗１４Ｈの値を変化させる例についての説明を行なったが、インダクタに流れる電流のピーク値、またはその指令値である第１のしきい値信号Ｖｔｈ１のピーク値、または出力電圧誤差により、トランジスタまたはスイッチの制御を行い、可変抵抗１４Ｈの値を変化させることも可能である。
また、可変抵抗１４Ｈ内の抵抗およびトランジスタ、または抵抗およびスイッチを複数並列に接続して、多数の入力電圧条件、負荷条件に対応するように構成することも可能である。
【図面の簡単な説明】
【００４６】
【図１】この発明の実施の形態を示す構成図
【図２】図１の動作説明図
【図３】この発明の別の実施の形態を示す構成図
【図４】図３の動作説明図
【図５】図３の第１変形例を示す構成図
【図６】図３の第２変形例を示す構成図
【図７】この発明のさらに別の実施の形態を示す構成図
【図８】図７の動作説明図
【図９】図７の可変抵抗の具体例を示す構成図
【図１０】図７の可変抵抗の別の具体例を示す構成図
【図１１】従来例を示す構成図
【図１２】図１１の第１の動作説明図
【図１３】図１１の第２の動作説明図
【図１４】図１１の第３の動作説明図
【符号の説明】
【００４７】
１…交流電源、２…整流回路、３，６…コンデンサ、４…インダクタ、５，１４Ｇ…ダイオード、７…スイッチング素子、８…電圧誤差増幅器、９…乗算器、１０，１０Ａ，１０Ｂ…比較器、１１…単安定マルチバイブレータ、１２…電流検出用抵抗（電流検出回路）、１３…駆動回路、１４Ａ，１４Ｂ，１４Ｊ，１４Ｌ，１４Ｍ…抵抗、１４Ｃ…基準電位、１４Ｄ…トランジスタ（ＦＥＴ）、１４Ｅ…トランジスタ駆動回路、１４Ｆ…制御信号（選択信号）、１４Ｈ…可変抵抗、１４Ｋ…ピーク電圧検出回路、１４Ｎ…スイッチ、１４Ｐ…判定回路、１５…フリップフロップ。
【図１】
0005157574.tif 000002
【図２】
0005157574.tif 000003
【図３】
0005157574.tif 000004
【図４】
0005157574.tif 000005
【図５】
0005157574.tif 000006
【図６】
0005157574.tif 000007
【図７】
0005157574.tif 000008
【図８】
0005157574.tif 000009
【図９】
0005157574.tif 000010
【図１０】
0005157574.tif 000011
【図１１】
0005157574.tif 000012
【図１２】
0005157574.tif 000013
【図１３】
0005157574.tif 000014
【図１４】
0005157574.tif 000015