(57)【特許請求の範囲】
【請求項１】
Si, SOI またはSiGe半導体基板と、
その上に選択エピタキシャル成長により形成され、各々が、一辺が２０μｍ以下の正方形状、あるいは短辺が２０μｍ以下の長方形状とされたGe薄膜からなる複数の活性領域と、
それらの活性領域に対してそれぞれ設けられ、互いに連絡してそれらの活性領域を電気的に接続する櫛型電極とからなるフォトダイオード。
【請求項２】
相異なる複数の活性領域に対して設けられた前記櫛形電極の陰極同士および陽極同士が互いに連絡していることを特徴とする請求項１記載のフォトダイオード。
【請求項３】
前記複数の活性領域の少なくとも１つが長方形に形成されていることを特徴とする請求項１または２記載のフォトダイオード。
【請求項４】
前記複数の活性領域の各々が矩形に形成され、
それらの活性領域が、検出対象の光を射出する光ファイバのコア端面と整合する円形領域内に収まる範囲で略最大面積を取る形状にして並設されていることを特徴とする請求項１から３いずれか１項記載のフォトダイオード。
【請求項５】
前記基板の前記活性領域が形成されていない部分に、前記櫛型電極からの電流を集める電極が形成されていることを特徴とする請求項１から４いずれか１項記載のフォトダイオード。
【請求項６】
前記櫛型電極からの電流を集める電極が、互いに異なる複数の活性領域に対して設けられた各櫛型電極に共通のものであることを特徴とする請求項５記載のフォトダイオード。
【請求項７】
前記櫛型電極が透明電極であり、
前記櫛型電極からの電流を集める電極が、前記透明電極よりも低抵抗の非透明電極であることを特徴とする請求項１から６いずれか１項記載のフォトダイオード。
【請求項８】
前記透明電極がPoly Si, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)およびCTO(Cadmium Tin Oxide)のうちの少なくとも１つからなり、
前記非透明電極がAl, AlSi, Ti, TiN, Cuのうちの少なくとも１つからなることを特徴とする請求項７記載のフォトダイオード。
【請求項９】
前記半導体基板に、前記櫛型電極の後段の電気回路が形成されていることを特徴とする請求項１から８いずれか１項記載のフォトダイオード。
【請求項１０】
前記櫛型電極が設けられた活性領域の他に別の活性領域が選択エピタキシャル成長により形成され、その活性領域に、前記櫛型電極の後段の電気回路が形成されていることを特徴とする請求項９記載のフォトダイオード。
【請求項１１】
前記電気回路が、前記櫛型電極によって集められた電流を増幅する回路であることを特徴とする請求項９または１０記載のフォトダイオード。
【請求項１２】
前記複数の活性領域の相互間の距離が１μｍ以上とされていることを特徴とする請求項１から１１いずれか１項記載のフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードに関するものである。
【背景技術】
【０００２】
近時、インターネットの普及に代表されるネットワーク容量の飛躍的増大に対応するために、高速光伝送システムの開発が求められている。最近では、幹線系ではなく、加入者系を含むラスト１マイルを構成する光ファイバとして、プラスチック光ファイバや、マルチモードグラス光ファイバ等の、アライメントが容易な比較的大口径の光ファイバへ関心が高まっている。
【０００３】
そして、特に上記ラスト１マイルの伝送系に適用するために、安価で大量生産可能な通常のCMOSプロセスを用いて、Si基板上にPD（フォトダイオード）、TIA（トランスインピーダンスアンプ）、LD（半導体レーザ）等をモノリシックに作製することが求められている。
【０００４】
他方、特許文献１や非特許文献１に記載があるように、フォトダイオードを高速、高感度で可視光より長波長の光に対応させるために、Ge薄膜をSi基板上にエピタキシャル成長させてフォトダイオードを作製することが提案されている。なお原理的には、Geの他にGaAs,InGaAs,InGaAsPも適用可能であるが、技術的に困難で現実的ではない。Geは、SiGeBi-CMOS技術として高速TIA作製プロセス等で既に使われ始めており、コンタミネーション等の観点からも好ましい材料と言える。
【０００５】
ところで、フォトダイオードを作製する基板に結晶欠陥が多いと、感度低下、暗電流増大などの問題が生じる。一般には、異なる材料をエピタキシャル成長させて、転位等の結晶欠陥が少ない良質な結晶を得ることは困難であるが、上記特許文献１には、Si基板上に良質なGe薄膜を成長させ得ることが報告されている。具体的には、40μｍ×40μｍ以下、好ましくは20μｍ×20μｍ以下の領域を選択エピタキシャル成長させることで、さらに良質なGe薄膜が成長可能であることも報告されている。そして非特許文献１には、この技術を用いてSOI基板上に10μｍ×10μｍ、30μｍ×30μｍのGe lateral PIN PD （横型PINフォトダイオード）を作製可能であることが記載されている。
【０００６】
また、高速、大口径に適した受光器として、従来、横方向につまり基板表面と平行な方向に電極をフィンガー状に配置してなるMSM (Metal-Semiconductor-Metal)フォトダイオードや、lateral（横型）PINフォトダイオード等が知られている。そして特許文献２には、この種のフォトダイオードにおいて感度と高速応答のトレードオフの関係を緩和するために、片方の電極に透明電極を用いることが提案されている。
【０００７】
一般に透明電極を持つフォトダイオードにおいては、（１）抵抗が大きいためRC時定数の点から、また（２）活性層がIntrinsic or Lightly doped N typeの場合、易動度の遅いHoleが+電極下でも発生してHoleの移動距離が長くなるという２つの点から、感度と高速化とがトレードオフの関係になる。特許文献２に記載された構造はこの関係を緩和するために、易動度の遅いHoleを集める電極、すなわち陰極のみを透明電極（もう一方の電極と材質、透明度が異なる）とする一方、陽極は抵抗の小さい非透明電極にして、陽極下でHoleを発生させないことによりHoleの移動距離を短くしようとするものである。
【特許文献１】米国特許第6635110号公報
【特許文献２】米国特許第5777390号公報
【非特許文献１】IEEE Photon. Technol. Lett., Vol. 16, Nov. 2004 pp.2547-2549,
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１や非特許文献１に記載された技術を単純に用いて、光ファイバのアライメントに有利な大口径（概ね半径50μｍ、断面積7500μｍ2以上）のフォトダイオードを作製する場合、良質な結晶が得ることが困難であることからフォトダイオードの感度が低く、暗電流が大きくなりやすいといった問題が認められる。
【０００９】
また、特許文献２に記載された構造においても、透明電極が長いと抵抗が大きくなり、結局、感度と高速化がトレードオフになるという問題が認められる。
【００１０】
本発明は上記の事情に鑑みてなされたものであり、大量生産に適している通常のCMOSプロセス等の技術を用いて作製可能で、高感度かつ高速応答可能で、また大口径に作ることも容易なフォトダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるフォトダイオードは、半導体基板と、その上に選択エピタキシャル成長により形成された複数の活性領域と、それらの活性領域に対してそれぞれ設けられ、互いに連絡してそれらの活性領域を電気的に接続する櫛型電極とから構成されたことを特徴とするものである。
【００１２】
なお上記の基本構成を有する本発明のフォトダイオードにおいては、相異なる複数の活性領域に対して設けられた前記櫛形電極の陰極同士および陽極同士が互いに連絡していることが望ましい。
【００１３】
そして、上述した複数の活性領域の少なくとも１つは、長方形に形成されていることが望ましい。
【００１４】
また本発明のフォトダイオードにおいては、前記複数の活性領域の各々が矩形に形成され、それらの活性領域が、検出対象の光を射出する光ファイバのコア端面と整合する円形領域内に収まる範囲で略最大面積を取る形状にして並設されていることが望ましい。
【００１５】
また本発明のフォトダイオードにおいては、基板の前記活性領域が形成されていない部分に、櫛型電極からの電流を集める電極が形成されていることが望ましい。その場合、櫛型電極からの電流を集める電極は、互いに異なる複数の活性領域に対して設けられた各櫛型電極に共通のものであることが特に好ましい。
【００１６】
また本発明のフォトダイオードにおいて、前記櫛型電極は透明電極であり、この櫛型電極からの電流を集める電極は、前記透明電極よりも低抵抗の非透明電極であることが望ましい。その場合、透明電極はPoly Si, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)およびCTO(Cadmium Tin Oxide)のうちの少なくとも１つからなり、非透明電極はAl, AlSi, Ti, TiN, Cuのうちの少なくとも１つからなることが望ましい。
【００１７】
また本発明のフォトダイオードにおいて、半導体基板はSi, SOI またはSiGe基板であり、前記活性領域はエピタキシャル成長により形成されたSixGe1-x(０≦ｘ≦０．２)薄膜からなるものであることが望ましい。
【００１８】
また本発明のフォトダイオードにおいては、半導体基板に、櫛型電極の後段のTIA等の電気回路が形成されていることが望ましい。
【００１９】
また本発明のフォトダイオードにおいては、櫛型電極が設けられた活性領域の他に別の活性領域が選択エピタキシャル成長により形成され、その活性領域に、前記櫛型電極の後段のTIA等の電気回路が形成されていることが望ましい。
【００２０】
また上記の電気回路は、前記櫛型電極によって集められた電流を増幅する回路であることが望ましい。
【００２１】
また本発明のフォトダイオードにおいて、前記複数の活性領域の各々は、一辺が４０μｍ以下の正方形状、あるいは短辺が４０μｍ以下の長方形状とされていることが望ましい。
【００２２】
また本発明のフォトダイオードにおいて、前記複数の活性領域の相互間の距離は１μｍ以上とされていることが望ましい。
【発明の効果】
【００２３】
本発明のフォトダイオードは、半導体基板と、その上に選択エピタキシャル成長により形成された複数の活性領域と、それらの活性領域に対してそれぞれ設けられ、互いに連絡してそれらの活性領域を電気的に接続する櫛型電極とから構成されているので、受光領域は全ての活性領域を合わせた広い領域となる。それにより本発明のフォトダイオードは、広い受光領域を有する高感度のものとなり得る。
【００２４】
さらに、選択エピタキシャル成長により形成された活性領域を用いていることにより、感度低下や暗電流増大につながる結晶欠陥を抑えることができ、この点からも高感度が実現され、また大口径化も達成される。
【００２５】
また、櫛型電極は複数の活性領域のそれぞれに対して設けられているので、全体の受光領域が大きくても各櫛型電極は短いもので済み、またそこに接続して光電流を集めるための電極も各櫛型電極と近い位置に形成可能となる。こうして電極を全体的に短く形成可能であれば、上述のようにして得られる高感度化の効果を損なうことなく、高速化も実現できるようになる。
【００２６】
また本発明のフォトダイオードは、上記の構成を有するものであるので、大量生産に適している通常のCMOSプロセス等の技術を用いて作製可能となる。
【００２７】
なお、上述の通りの櫛型電極を有する本発明のフォトダイオードは、より具体的には、前述したMSM (Metal-Semiconductor-Metal)フォトダイオードや、lateral（横型）PINフォトダイオードとして構成することができる。
【００２８】
また、本発明のフォトダイオードにおいて、相異なる複数の活性領域に対して設けられた櫛形電極の陰極同士および陽極同士が互いに連絡している場合、陰極および陽極の対は１対のみとなるので、それら陰極および陽極を介して単一の光信号が生成されることとなる。つまりその場合は、複数の活性領域全てが単一の光信号生成のために機能することになるので、特に広い受光領域が確保されて、著しい高感度化を実現できる。
【００２９】
また、上述した複数の活性領域の少なくとも１つが長方形に形成されている場合は、特に良質の結晶が得られる。すなわち、転位はアニールすることによって、選択エピタキシャル成長に用いられたSiO2もしくはSiONの側壁に溜まるようになる。原理的には、通常のSi(100)基板を用いた場合、Ge結晶の[1 1 0]方向と[1 - 1 0]方向に異方性は無いため、長方形の一辺を十分に短くとることで、選択成長で良質な結晶が得られると考えられる。
【００３０】
また本発明のフォトダイオードにおいて特に、複数の活性領域の各々が矩形に形成され、それらの活性領域が、検出対象の光を射出する光ファイバのコア端面と整合する円形領域内に収まる範囲で略最大面積を取る形状にして並設されている場合は、光検出のためにその光ファイバがフォトダイオードに結合されたとき、光ファイバのコア端面から射出される光を最大効率で受光できるようになる。
【００３１】
また本発明のフォトダイオードにおいて、基板の活性領域が形成されていない部分に、櫛型電極からの電流を集める電極が形成されている場合は、この電極によって有効受光領域が狭められることがないので、高感度化の上でより有利となる。
【００３２】
そしてその場合、櫛型電極からの電流を集める電極が、互いに異なる複数の活性領域に対して設けられた各櫛型電極に共通のものとされていれば、この電流を集める電極の設置のために基板上のスペースが大きく割かれることがなくなるので、より広い受光領域を確保して、より一層の高感度化が実現される。
【００３３】
また本発明のフォトダイオードにおいて、櫛型電極が透明電極であり、この櫛型電極からの電流を集める電極が、前記透明電極よりも低抵抗の非透明電極とされている場合は、比較的高抵抗であっても短く形成できる一方、受光領域を制限することはない透明電極は活性領域上に配し、その一方、遮光してしまうものの低抵抗である非透明電極は多くの部分が、あるいは全部が活性領域外に配されることになる。そこでこの構成によれば、受光領域を広く確保することによる高感度化の効果と、電極全体を低抵抗化することによる高速化の効果とが両立されるようになる。つまりこの場合は、高感度化と高速化のトレードオフの関係を緩和することができる。
【００３４】
また本発明のフォトダイオードにおいて、半導体基板がSi, SOI またはSiGe基板であり、活性領域がエピタキシャル成長により形成されたSixGe1-x(０≦ｘ≦０．２)薄膜からなるものである場合は、前述の特許文献１に記載されている通り、基板上に良質なSixGe1-x薄膜を成長させることができるので、特に顕著な高速化、高感度化の効果が得られる。なおGeやSiGeは易動度が高く、高速動作に向いているが、Si基板からのヘテロ成長の場合は良質な結晶を得ることが難しくなっている。それに対して選択エピタキシャル成長による場合は、良質な結晶が得られる。
【００３５】
また本発明のフォトダイオードにおいて、櫛型電極が設けられた活性領域の他に別の活性領域が選択エピタキシャル成長により形成され、その活性領域に、櫛型電極の後段のTIA等の電気回路が形成されている場合は、その電気回路の高速化も実現される。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【００３７】
《第１の実施形態》
図１は、本発明の第１の実施形態によるフォトダイオード１０を示す概略平面図である。このフォトダイオード１０は、前述したMSM (Metal-Semiconductor-Metal)あるいはlateral PIN等の櫛型電極を有する横型フォトダイオードであり、半導体基板１１上に設定された円形の１つのフォトダイオード領域１１Ｐと、その上に選択エピタキシャル成長により形成された複数（例えば４個）の活性領域１２と、それらの活性領域１２に対してそれぞれ設けられ、互いに連絡してそれらの活性領域１２を電気的に接続する櫛型電極１３と、それらに接続された電極１４とから構成されている。
【００３８】
上記半導体基板１１としては、例えばSi基板が用いられ、熱酸化もしくはCVD等を用いてSiO2 あるいはSiONの絶縁層が堆積される。、活性領域１２は該基板１１に選択エピタキシャル成長により形成されたGe薄膜から構成されている。なお、フォトダイオード領域１１Ｐにおける活性領域１２の配置状態を図２に示す。ここに示される通り各活性領域１２は略正方形に形成され、円形のフォトダイオード領域１１Ｐ内に収まる範囲で略最大面積を取るサイズとされている。
【００３９】
ここで、フォトダイオード領域１１Ｐについて説明する。本実施形態のフォトダイオード１０は、一例として、検出対象の光を射出する光ファイバ（図示せず）と結合されて使用されるものである。フォトダイオード領域１１Ｐは、その外側の領域と特に組成が異なるものではないが、光ファイバを結合するとき、その配置位置を決める目安として設定された領域である。すなわち光ファイバは、その円形のコア端面がフォトダイオード領域１１Ｐと整合するようにして、フォトダイオード１０に結合される。本実施形態以外の実施形態で説明するフォトダイオード領域１１Ｐおよび６１Ｐも、全てそのようなものである）。
【００４０】
一方櫛型電極１３は、主に活性領域１２で発生した電子、Holeを集める複数の櫛歯状部分からなり、光電流を集めてTIA等の外部回路へ送る電極１４に接続されている。具体的に該電極１３および１４は、Al, AlSi, Ti, TiN, Cu, Ag, Au,ITO, IZO, CTO, Poly Si, poly Ge, シリサイド化合物(Ti, Ta, Co, Pt)等から形成することができる。
【００４１】
上記の構成において、具体的な寸法値の例は下記の通りである。まず４つの活性領域１２の合計領域の面積は、1500〜130000μｍ2 とされる。なお、これは、径が50μｍあるいは400μｍの光ファイバと結合することを想定している。活性領域１２のサイズは、選択エピタキシャル成長の中心から、最短距離にある側壁（これについては後に詳述する）までの距離が20μｍ以下、より望ましくは10μｍ以下となるサイズが望ましい。また上記側壁の幅、つまり各活性領域１２間の距離は、１〜10μｍとされる。
【００４２】
一方櫛型電極１３の幅は0.5〜1.5μｍ、それら電極相互間の間隔は0.5〜5μｍ、光電流を集める電極１４の幅は0.5〜4μｍ、程度とされる。
【００４３】
以下、上記構成のフォトダイオードを作製する方法について、図３を参照して説明する。なおここでは、半導体基板１１としてSi基板を用い、活性領域１２をGe薄膜から構成する場合について説明する。
【００４４】
1）まずSi基板１１の表面に、選択エピタキシャル成長のマスクを形成するために、熱酸化によりSiO2層を形成する。なおその代わりに、Si基板１１の表面にSiO2 またはSiONの層をデポジションにより形成してもよい。
2）上記SiO2 またはSiONの層をエッチングし、選択エピタキシャル成長する領域する窓領域のSi表面を剥き出しにする（パターニング）。
ここまでの工程を終了した基板１１の状態を、図３の（１）に示す。図中１で示すのが、マスクとなるSiO2 またはSiONである。引き続き、
3）適宜クリーニングを行う。
4）LP(UHVが望ましい) CVD装置により低温下(360℃)で選択エピタキシャル成長を行い、Ge薄膜を成長させる（膜厚50〜100ｎｍ）。
5）LP(UHVが望ましい) CVD装置により高温下(700〜750℃)で選択エピタキシャル成長を行い、Ge薄膜をさらに成長させる（膜厚0.4〜1μｍ）。
6）ファーネス炉により、850℃、30分の条件でアニールする。なおこの代わりに、RTP（Rapid Thermal Annealer）により850℃、3分の条件でアニールしてもよい。さらには、700℃〜900℃の間で、10回程度サイクリックアニールしてもよい。
ここまでの工程を終了した基板１１の状態を、図３の（２）に示す。図中１２で示すのがGe薄膜であり、１が側壁となって残っているSiO2 またはSiONである。引き続き、
7）SiO2 またはSiONの層をデポジションする。
以下の工程は、通常のMSM構造とする場合、通常のLateral PIN構造とする場合、前述の特許文献１に記載されたLateral PIN構造とする場合の３者において互いに異なるものとなるので、それらを順次説明する。
【００４５】
(通常のMSMの場合)
8）上記SiO2 またはSiONの層に櫛型電極パターンをエッチングする。
9）電極となる金属層をスパッタリング等により形成する。
10）SiO2 またはSiONの層をエッチングして櫛型電極をパターニングする。
11）SiO2 またはSiON からなるパッシベーション層を形成する。
ここまでの工程を終了した基板１１の状態を、図３の（３）に示す。図中１で示すのがSiO2 またはSiON、１２が活性領域、１３が櫛型電極である。
【００４６】
(通常のLateral PINの場合)
8）上記SiO2 またはSiONの層にN-タイプ接触領域のパターンをエッチングする。
9）N-タイプ接触領域をイオン打ち込みにより形成する(P+ または As+)。
10）SiO2 またはSiONの層にP-タイプ接触領域のパターンをエッチングする。
11）P-タイプ接触領域をイオン打ち込みにより形成する(B-)。
12）SiO2 またはSiON からなるパッシベーション層を形成する。
13）イオン打ち込み部分をアニールする(650〜700℃)。
14）SiO2 またはSiON からなるパッシベーション層を形成する。
15）上記パッシベーション層に櫛型電極パターンをエッチングする。
16）電極となる金属層をスパッタリング等により形成する。
17）SiO2 またはSiONの層をエッチングして櫛型電極をパターニングする。
18）SiO2 またはSiON からなるパッシベーション層を形成する。
ここまでの工程を終了した基板１１の状態を、図３の（４）に示す。図中１で示すのがSiO2 またはSiON、２がN-タイプ接触領域、３がP-タイプ接触領域、１２が活性領域、１３が櫛型電極である。
【００４７】
（特許文献１に記載されたLateral PINの場合）
8）上記SiO2 またはSiONの層に接触領域のパターンをエッチングする。
9）Poly Si をデポジションする。
10）N-タイプ接触領域をパターニングする。
11）N-タイプ接触領域をイオン打ち込みにより形成する(P+ または As+)。
12）P-タイプ接触領域をパターンニングする。
13）P-タイプ接触領域をイオン打ち込みにより形成する(B-)。
14）SiO2 またはSiON からなるパッシベーション層を形成する。
15）イオン打ち込み部分をアニールする(650〜700℃)。
16）SiO2 またはSiON からなるパッシベーション層を形成する。
17）上記パッシベーション層に櫛型電極パターンをエッチングする。
18）電極となる金属層をスパッタリング等により形成する。
19）SiO2 またはSiONの層をエッチングして櫛型電極をパターニングする。
20）SiO2 またはSiON からなるパッシベーション層を形成する。
【００４８】
ここまでの工程を終了した基板１１の状態を、図３の（５）に示す。図中１で示すのがSiO2 またはSiON、２がN-タイプ接触領域、３がP-タイプ接触領域、４がPoly Si、１２が活性領域、１３が櫛型電極である。
【００４９】
以上説明した構造を有する本実施形態のフォトダイオード１０は、４つの活性領域１２を合計した広い受光領域を有するものとなるので、高感度のものとなり得る。さらに、選択エピタキシャル成長により形成された活性領域１２を用いていることにより、感度低下や暗電流増大につながる結晶欠陥を抑えることができ、この点からも高感度が実現され、また大口径化も達成される。
【００５０】
また、櫛型電極１３は複数の活性領域１２のそれぞれに対して設けられているので、全体の受光領域が大きくても各櫛型電極１３は短いもので済み、またそこに接続して光電流を集めるための電極１４も各櫛型電極１３と近い位置に形成可能となる。こうして電極全体を短く形成可能であれば、上述のようにして得られる高感度化の効果を損なうことなく、高速化も実現できるようになる。
【００５１】
またこのフォトダイオード１０は、上に説明した通り、大量生産に適している通常のCMOSプロセス等の技術を用いて作製可能となる。
【００５２】
また本実施形態のフォトダイオード１０において、図１中に４本示されている電極１４のうち、中央にある２本が陽極とされて共通の信号線に接続され、外側にある２本が陰極とされてグランドに落とされている。このようにして櫛形電極１３の陰極同士および陽極同士が互いに連絡している場合、陰極および陽極の対は１対のみとなるので、それら陰極および陽極を介して単一の光信号が生成されることとなる。つまりこの場合は、複数の活性領域１２の全てが単一の光信号生成のために機能することになるので、特に広い受光領域が確保されて、著しい高感度化を実現できる。
【００５３】
また実施形態のフォトダイオード１０において好ましくは、櫛型電極１３が透明電極とされ、電極１４が上記透明電極よりも低抵抗の非透明電極とされる。そうした場合は、比較的高抵抗であっても短く形成できる一方、受光領域を制限することはない透明電極（櫛型電極）１３は活性領域１２上に配し、その一方、遮光してしまうものの低抵抗である非透明電極１４は多くの部分が活性領域１２の外に配されることになる。そこでこの構成によれば、受光領域を広く確保することによる高感度化の効果と、電極全体を低抵抗化することによる高速化の効果とが両立されるようになる。つまりこの場合は、高感度化と高速化のトレードオフの関係を緩和することができる。
【００５４】
また本実施形態のフォトダイオード１０においては、複数の活性領域１２の各々が矩形に形成され、それらの活性領域１２が、円形のフォトダイオード領域１１Ｐ内に収まる範囲で略最大面積を取る形状にして並設されている。こうした場合は、フォトダイオード領域１１Ｐの面積を最大有効利用して、前述した光ファイバのコアから射出された光を最大効率で受光できるようになる。
【００５５】
さらに本実施形態のフォトダイオード１０は、半導体基板１１がSiO2 あるいはSiON基板であって（SiGe基板でもよい）、活性領域１２がエピタキシャル成長により形成されたGe薄膜からなるものであるので、前述の特許文献１に記載されている通り、SiあるいはSiON基板上に良質なGe薄膜を成長させることができ、よって特に顕著な高速化、高感度化の効果が得られる。
【００５６】
《第２の実施形態》
まず、選択エピタキシャル成長を長方形で行う場合の利点について、図４を参照して説明する。同図の（１）、（２）はそれぞれ、フォトダイオード領域１１Ｐに正方形の活性領域１２を形成する場合、長方形の活性領域１２を形成する場合の例を示している。
【００５７】
前述したようにして形成されるSiO2 またはSiONからなる側壁部の面積を小さくすることで、活性領域を広くし感度を上げることが期待される。すなわち、転位はアニールすることによって側壁部に溜まる。原理的には、通常のSi(100)基板を用いた場合、Ge結晶の[1 1 0]方向と[1 - 1 0]方向に異方性は無いため、長方形の一辺を十分に短くとることで、選択成長で良質な結晶が得られると考えられる。ただし長方形の場合、転位が側壁部に到着する効率が落ちるため、アニール時間を長くする、サイクリックアニール回数を増やす等が必要となる。
【００５８】
図５は、以上の観点に基づいて得られた、本発明の第２の実施形態によるフォトダイオード２０を示す概略平面図である。なおこの図５において、図１中の要素と同等の要素には同番号を付してあり、それらについての説明は特に必要のない限り省略する（以下、同様）。このフォトダイオード２０は、図１に示した第１実施形態のフォトダイオード１０と比べると、図１中で左右に並ぶ２つの活性領域１２が１つにまとめられて長方形の活性領域１２とされた点が異なるものである。この構成のフォトダイオード２０においては、２つの活性領域１２をそれぞれ長方形としたことにより、上述のように活性領域を広くして感度を上げる効果を得ることができる。
【００５９】
《第３の実施形態》
次に図６を参照して、本発明のさらに別の実施形態について説明する。同図は、本発明の第３の実施形態によるフォトダイオード３０を示す概略平面図である。このフォトダイオード３０においては、第２の実施形態と同様に複数（一例として５個）の活性領域１２が長方形に形成されている。ただし、複数の活性領域１２のサイズは第２の実施形態のように共通ではなく、円形のフォトダイオード領域１１Ｐに対して最大の受光領域が確保できるように、中央部のものがより大きくなる状態で互いに変えられている。この構成のフォトダイオード３０においても、複数の活性領域１２をそれぞれ長方形としたことにより、上述の効果を得ることができる。
【００６０】
《第４の実施形態》
次に図７を参照して、本発明のさらに別の実施形態について説明する。同図は、本発明の第４の実施形態によるフォトダイオード４０を示す概略平面図である。このフォトダイオード４０は、図１に示した第１実施形態のフォトダイオード１０と比べると、櫛型電極１３からの電流を集める電極１４がそれぞれ、活性領域１２から外れた部分を延びるように形成された点が異なるものである。
【００６１】
このように、フォトダイオード領域１１Ｐの活性領域１２が形成されていない部分に電極１４が形成されている場合は、これらの電極１４によって有効受光領域が狭められることがないので、高感度化の上でより有利となる。
【００６２】
《第５の実施形態》
次に図８を参照して、本発明のさらに別の実施形態について説明する。同図は、本発明の第５の実施形態によるフォトダイオード５０を示す概略平面図である。このフォトダイオード５０も図７のフォトダイオード４０と同様に、櫛型電極１３からの電流を集める電極１４がそれぞれ、活性領域１２から外れた部分を延びるように形成されている。また本実施形態では、図中上側の２つの活性領域１２用の下側の電極１４と、図中下側の２つの活性領域１２用の上側の電極１４とが共通のものとされている。
【００６３】
したがってこの構成においても、上記第４の実施形態におけるのと同様の効果が得られる。それに加えて上述のように電極１４を共通化したことにより、この電流を集める電極１４設置のためにフォトダイオード領域１１Ｐ上のスペースが大きく割かれることがなくなるので、より広い受光領域を確保して、より一層の高感度化が実現される。また、電極構造が簡略化されることにより、コストダウンの効果も得られる。
【００６４】
《第６の実施形態》
次に図９を参照して、本発明のさらに別の実施形態について説明する。同図は、本発明の第６の実施形態によるフォトダイオード６０を示す概略平面図である。このフォトダイオード６０においては矩形の半導体基板６１が用いられ、その一部には、基本的に図１のフォトダイオード１０と同様の構成が設けられている。なお図中の破線円で示す領域が、例えば光ファイバと対応して受光部となるフォトダイオード領域６１Ｐである。
【００６５】
その上で半導体基板６１上には、４つの活性領域１２とは別に１つの活性領域６２が形成されている。この活性領域６２は、受光用の活性領域１２と同様のプロセスによって形成されるものであり、そこには、櫛型電極１３の後段の電気回路であるTIA６３が形成されている。そして図中上側の２つの活性領域１２用の外側の電極１４と、図中下側の２つの活性領域１２用の外側の電極１４とが電極６４を介して、また図中上側の２つの活性領域１２用の内側の電極１４と、図中下側の２つの活性領域１２用の内側の電極１４とが電極６５を介して、それぞれTIA６３に接続されている。
【００６６】
この構成においては、電極１４によって各活性領域１２の櫛型電極１３から集められた光電流がTIA６３に入力され、増幅される。そしてTIA６３は、選択エピタキシャル成長により、Siと比べキャリアの移動度が高い材質を用い、比較的結晶性良く形成された活性領域６２に形成されているので、より高速で動作可能なものとなる。
【００６７】
なお、特にTIA６３のように高速動作が求められない回路は、活性領域６２は設けないで半導体基板１１の部分に直接形成されても構わない。
【００６８】
なお、以上説明した第２〜６の実施形態において、逐一の説明は省略したが、第１の実施形態で採用されている詳細構造が適宜採用されても構わない。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態によるフォトダイオードを示す概略平面図
【図２】図１のフォトダイオードの一部を示す概略平面図
【図３】図１のフォトダイオードを作製する工程を説明する図
【図４】本発明のフォトダイオードに適用される活性領域の形状例を示す概略平面図
【図５】本発明の第２の実施形態によるフォトダイオードを示す概略平面図
【図６】本発明の第３の実施形態によるフォトダイオードを示す概略平面図
【図７】本発明の第４の実施形態によるフォトダイオードを示す概略平面図
【図８】本発明の第５の実施形態によるフォトダイオードを示す概略平面図
【図９】本発明の第６の実施形態によるフォトダイオードを示す概略平面図
【符号の説明】
【００７０】
１０，２０，３０，４０，５０，６０    フォトダイオード
１１，６１    半導体基板
１１Ｐ，６１Ｐ    フォトダイオード領域
１２，６２    活性領域
１３    櫛型電極
１４    電極
【図１】
0005192272.tif 000002
【図２】
0005192272.tif 000003
【図３】
0005192272.tif 000004
【図４】
0005192272.tif 000005
【図５】
0005192272.tif 000006
【図６】
0005192272.tif 000007
【図７】
0005192272.tif 000008
【図８】
0005192272.tif 000009
【図９】
0005192272.tif 000010