(57)【特許請求の範囲】
【請求項１】
直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチ、または、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチを補償するための信号処理回路であって、
前記Ｉ／Ｑ振幅ミスマッチまたは前記Ｉ／Ｑ位相ミスマッチを補償するための補償量に基づいて入力信号の振幅または位相を補正して前記直交変調器に入力するＩ／Ｑミスマッチ補償部と、
ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを２組順次発生して前記Ｉ／Ｑミスマッチ補償部に入力するテスト信号発生部と、
前記直交変調器の出力信号の包絡線の振幅を検出する検出器と、
前記検出器の出力信号のうち遮断周波数以下の信号を通過させるフィルタと、
前記２組のテスト信号をそれぞれ発生した時の前記フィルタの出力値が等しくなるように前記Ｉ／Ｑミスマッチ補償部の振幅または位相の補償量を導出し、導出した当該補償量を前記Ｉ／Ｑミスマッチ補償部に設定する制御部と、を有する信号処理回路。
【請求項２】
請求項１に記載の信号処理回路において、
前記制御部は、前記２組のテスト信号をそれぞれ発生した時の前記出力値の大小関係に基づいて前記テスト信号の振幅または位相を調整し、該調整結果に基づいて前記補償量を導出する、信号処理回路。
【請求項３】
請求項１に記載の信号処理回路において、
前記テスト信号発生部は、Ｉ成分が第１の振幅値のＡＣ信号で、Ｑ成分がＩ成分と同相で第２の振幅値のＡＣ信号である第１のテスト信号と、Ｑ成分が前記第１の振幅値のＡＣ信号で、Ｉ成分がＱ成分と逆相で前記第２の振幅値のＡＣ信号である第２のテスト信号とを順次発生し、
前記制御部は、前記第１のテスト信号を発生した時の前記フィルタの出力値１と、前記第２のテスト信号を発生した時の前記フィルタの出力値２とが等しくなるように前記補償量を導出する、信号処理回路。
【請求項４】
請求項３に記載の信号処理回路において、
前記制御部は、前記出力値１と前記出力値２との大小関係に基づいて、前記補償量に所定の修正量を加算または減算することで新たな補償量を導出し、導出した当該新たな補償量を前記Ｉ／Ｑミスマッチ補償部に設定する繰り返し動作を所定回数行い、前記繰り返し動作を１回行う毎に、前記修正量を更新する、信号処理回路。
【請求項５】
請求項４に記載の信号処理回路において、
前記テスト信号発生部は、前記第２の振幅値を０とし、
前記制御部は、前記繰り返し動作を所定回数行うことで前記Ｉ／Ｑミスマッチ補償部の振幅の補償量を導出する、信号処理回路。
【請求項６】
請求項４に記載の信号処理回路において、
前記テスト信号発生部は、前記第１および第２の振幅値を等しくし、
前記制御部は、前記繰り返し動作を所定回数行うことで前記Ｉ／Ｑミスマッチ補償部の位相の補償量を導出する、信号処理回路。
【請求項７】
請求項４に記載の信号処理回路において、
前記テスト信号発生部は、前記第２の振幅値を０とし、
前記制御部は、前記繰り返し動作を所定回数行うことで前記Ｉ／Ｑミスマッチ補償部の振幅の補償量を導出し、
その後に、前記テスト信号発生部は、前記第１および第２の振幅値を等しくし、
前記制御部は、再度、前記繰り返し動作を所定回数行うことで前記Ｉ／Ｑミスマッチ補償部の位相の補償量を導出する、信号処理回路。
【請求項８】
請求項１に記載の信号処理回路において、
送信ベースバンド信号と、前記テスト信号発生部で発生したテスト信号とが入力され、
入力された信号の一方を選択して前記Ｉ／Ｑミスマッチ補償部に入力するスイッチをさらに有する、信号処理回路。
【請求項９】
請求項１に記載の信号処理回路において、
前記Ｉ／Ｑミスマッチ補償部は、入力信号の振幅または位相を補正するＩ／Ｑミスマッチ補償をディジタル演算にて行う、信号処理回路。
【請求項１０】
請求項１に記載の信号処理回路において、
前記Ｉ／Ｑミスマッチ補償部は、入力信号の振幅または位相を補正するＩ／Ｑミスマッチ補償をアナログ演算にて行う、信号処理回路。
【請求項１１】
請求項１に記載の信号処理回路において、
前記直交変調器のＤＣオフセットを補償するための手段をさらに有し、
前記制御部は、前記直交変調器のＤＣオフセットの補償動作が行われた後に、前記Ｉ／Ｑ振幅ミスマッチまたは前記Ｉ／Ｑ位相ミスマッチの補償動作を行う、信号処理回路。
【請求項１２】
請求項１に記載の信号処理回路において、
前記検出器は、前記直交変調器の出力信号の包絡線の振幅の１乗から３乗に比例する信号を出力する、信号処理装置。
【請求項１３】
請求項１に記載の信号処理回路において、
前記検出器は、前記直交変調器の出力信号の出力レベルが−３ｄＢ〜＋３ｄＢの範囲では、前記直交変調器の出力信号の包絡線の振幅の１．５乗から２．５乗に比例する信号を出力する、信号処理装置。
【請求項１４】
請求項１に記載の信号処理回路において、
前記フィルタの前記遮断周波数は、前記テスト信号であるＡＣ信号の２倍の周波数以下である、信号処理回路。
【請求項１５】
請求項１に記載の信号処理回路において、
前記フィルタの前記遮断周波数は、前記テスト信号であるＡＣ信号の周波数以下である、信号処理回路。
【請求項１６】
直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチ、または、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチを補償するための信号処理方法であって、
Ｉ／Ｑミスマッチ補償部が、前記Ｉ／Ｑ振幅ミスマッチまたは前記Ｉ／Ｑ位相ミスマッチを補償するための補償量に基づいて入力信号の振幅または位相を補正して前記直交変調器に入力し、
テスト信号発生部が、ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを２組順次発生して前記Ｉ／Ｑミスマッチ補償部に入力し、
検出器が、前記直交変調器の出力信号の包絡線の振幅を検出し、
フィルタが、前記検出器の出力信号のうち遮断周波数以下の信号を通過させ、
制御部が、前記２組のテスト信号をそれぞれ発生した時の前記フィルタの出力値が等しくなるように前記Ｉ／Ｑミスマッチ補償部の振幅または位相の補償量を導出し、導出した当該補償量を前記Ｉ／Ｑミスマッチ補償部に設定する、信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２００６年８月８日に出願された日本出願特願２００６−２１５５９６を基礎とする優先権を主張し、その開示の全てをここに取り込む。【０００２】
本発明は、送信装置に設けられ、Ｉ（同相）成分／Ｑ（直交）成分を含む送信ベースバンド信号を直交変調する信号処理回路に関し、特に、直交変調の変調精度の改善を図る技術に関する。
【背景技術】
【０００３】
この種の信号処理回路においては、直交変調器におけるキャリアリークの抑圧と変調精度の劣化防止は、通信品質を確保し、法規制を遵守する上で必須の性能である。【０００４】
ここで、キャリアリークは、直交変調器の入力換算でのＩ／Ｑ成分のＤＣオフセット（ＤＣオフセット）に相当する。直交変調器の変調精度に影響を与える要素としては、キャリアリークと、直交変調器の入力換算でのＩ／Ｑ成分間のレベルのばらつき（後述のＩ／Ｑミスマッチの一要因）と、直交変調器に入力されるローカル信号の直交性、すなわちＩ／Ｑ成分間の振幅と位相差のばらつき（後述のＩ／Ｑミスマッチの一要因）とがある。【０００５】
しかしながら、近年、通信の高速化に伴い、送信装置に、より高い性能が要求されているにも関わらず、アーキテクチャのダイレクトコンバージョン化およびプロセスの低電圧化に起因する回路構成上の制約から、上記の性能はむしろ劣化している傾向にある。【０００６】
従って、信号処理回路においては、直交変調器のＤＣオフセットとＩ／Ｑミスマッチ（Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチ）を補償する手段を設けることが必須になっている。【０００７】
ここで、Ｉ／Ｑ振幅ミスマッチとは、直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になることをいう。Ｉ／Ｑ振幅ミスマッチの発生要因としては、（１）直交変調器に入力されるローカル信号のＩ／Ｑ成分の振幅が不一致であること、（２）直交変調器に入力される送信ベースバンド信号のＩ／Ｑ成分の振幅が不一致であること、（３）直交変調器内のＩ成分側とＱ成分側の経路の利得が不一致であること、の３つの要因が考えられる。【０００８】
また、Ｉ／Ｑ位相ミスマッチとは、直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれることをいう。Ｉ／Ｑ位相ミスマッチの発生要因としては、（１）直交変調器に入力されるローカル信号のＩ／Ｑ成分の位相差が９０度からずれること、（２）直交変調器に入力される送信ベースバンド信号のＩ／Ｑ成分の位相差が９０度からずれること、（３）直交変調器内のＩ成分側とＱ成分側の経路で位相がずれること、の３つの要因が考えられる。【０００９】
従来から、直交変調器のＤＣオフセットとＩ／Ｑミスマッチを補償する手段を設けた信号処理回路が数多く提案されているが、補償のために追加するハードウェアはゼロに近いのが理想である。その点で、従来の信号処理回路には未だ改善の余地がある。【００１０】
図１は、従来の信号処理回路の一構成例を示す図である。【００１１】
図１を参照すると、本従来例の信号処理回路は、送信ＢＢ（ベースバンド）信号発生部１１と、テスト信号発生部１２と、ＳＷと表記されたスイッチ１３と、ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４と、ＤＡＣと表記されたＤＡ変換器１５と、直交変調器１６と、エンベロープ検出器１７と、ＡＤＣと表記されたＡＤ変換器１８と、補償量生成部１９と、を有する。【００１２】
送信ＢＢ信号発生部１１は、送信動作時に、送信ベースバンド信号を発生する。【００１３】
テスト信号発生部１２は、補償動作時に、テスト信号を発生する。【００１４】
スイッチ１３は、補償動作時に、テスト信号発生部１２で発生したテスト信号を選択し、送信動作時に、送信ＢＢ信号発生部１１で発生した送信ベースバンド信号を選択する。【００１５】
ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４は、補償量生成部１９により設定された補償量に基づいて、スイッチ１３により選択された信号を補正する。なお、補償量は、補償動作時に設定される。【００１６】
ＤＡ変換器１５は、ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４により補正された信号のＩ／Ｑ成分を、ディジタル信号からアナログ信号にＤ／Ａ変換する。【００１７】
直交変調器１６は、ＤＡ変換器１５によりＤ／Ａ変換された信号のＩ／Ｑ成分を、それぞれローカル信号のＩ／Ｑ成分とミキシングしてアップコンバートし、アップコンバートされた信号のＩ／Ｑ成分どうしを加算する。このように直交変調されたＲＦ信号が、本信号処理回路から出力される。【００１８】
エンベロープ検出器１７は、直交変調器１６の出力信号の包絡線（エンベロープ）の振幅を検出する。【００１９】
ＡＤ変換器１８は、エンベロープ検出器１７の出力信号を、アナログ信号からディジタル信号にＡ／Ｄ変換する。【００２０】
補償量生成部１９は、ＡＤ変換器１８によりＡ／Ｄ変換されたディジタル信号に基づいて、直交変調器１６のＤＣオフセットとＩ／Ｑミスマッチを補償するための補償量を生成してＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４に設定する。【００２１】
以下、本従来例の信号処理回路の動作について説明する。【００２２】
補償動作時には、スイッチ１３によりテスト信号発生部１２で発生したテスト信号が選択される。このテスト信号は、ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４およびＤＡ変換器１５を経て、直交変調器１６のベースバンドポートに入力され、直交変調が行われる。このように直交変調された信号の振幅がエンベロープ検出器１７で検出され、検出された振幅がＡＤ変換器１８でディジタル信号に変換される。このディジタル信号に基づいて、補償量生成部１９にて補償量が生成される。【００２３】
図２は、直交変調器１６を補償するために用いられる典型的なテスト信号を示す図である。テスト信号は、典型的には、Ｉ成分が余弦波で、Ｑ成分が正弦波である。【００２４】
図３は、理想的な状態にある直交変調器１６の出力信号のコンスタレーションを示す図である。直交変調器１６が理想的な状態とは、Ｉ成分およびＱ成分のいずれにもＤＣオフセットがなく、さらに、Ｉ／Ｑ振幅ミスマッチやＩ／Ｑ位相ミスマッチがない状態のことである。この場合、コンスタレーションは中心が原点にある真円を描く。このため、直交変調器１６の出力信号の包絡線は定包絡線の正弦波となる。【００２５】
図４は、ＤＣオフセットがある直交変調器１６の出力信号のコンスタレーションを示す図である。この場合、コンスタレーションは円の中心が原点からシフトする。このため、直交変調器１６の出力信号の包絡線は時間と共に増減する。【００２６】
図５は、Ｉ／Ｑ振幅ミスマッチがある直交変調器１６の出力信号のコンスタレーションを示す図であり、図６は、Ｉ／Ｑ位相ミスマッチがある直交変調器１６の出力信号のコンスタレーションを示す図である。いずれの場合も、直交変調器１６の出力信号の包絡線は時間と共に増減する。【００２７】
補償量生成部１９は、直交変調器１６の出力信号の包絡線が増減する周期および位相を、テスト信号の位相および周波数と照らし合わせることにより、直交変調器１６にＤＣオフセット、Ｉ／Ｑ振幅ミスマッチ、Ｉ／Ｑ位相ミスマッチがどれだけ存在するかを確認し、ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４に設定する補償量を生成する。【００２８】
一方、送信動作時には、スイッチ１３により送信ＢＢ信号発生部１１で発生した送信ベースバンド信号が選択される。この送信ベースバンド信号は、ＤＣオフセット・Ｉ／Ｑミスマッチ補償部１４に入力され、すでに設定されている補償量に基づき補正される。この補正後の信号は、ＤＡ変換器１５を経て、直交変調器１６のベースバンドポートに入力され、直交変調が行われる。このように直交変調された信号が本信号処理回路の出力信号となる。【００２９】
上記と同様の技術が開示されている文献として、特許文献１が挙げられる。この特許文献１には、テスト信号として、Ｉ／Ｑ直交座標上の第１象限から第４象限のうちの２点のみを用いて、直交変調器のＩ／Ｑ位相ミスマッチを補償する方法が開示されている。この方法によれば、テスト信号が簡略化される。【００３０】
上記と同様の技術が開示されている別の文献として、特許文献２が挙げられる。特許文献２には、正弦波のテスト信号を直交変調器のベースバンドポートに入力し、補償動作を行う方法が開示されている。【００３１】
上記と同様の技術が開示されている別の文献として、特許文献３が挙げられる。この特許文献３には、送信データをＩ／Ｑ直交ダウンコンバータで周波数変換して得られた信号を元に、直交変調器の精度改善を図る方法が開示されている。【００３２】
その他、上記と同様の技術が開示されている別の文献として、特許文献４〜９が挙げられる。【００３３】
しかしながら、上述した従来技術においては、以下に述べるような課題がある。【００３４】
図１から図６を用いて説明した従来技術においては、テスト信号がなめらかな正弦波であるためにテスト信号の波形データを格納する大きなＲＯＭ領域が必要であるという課題がある。さらに、エンベロープ検出器の出力をＡ／Ｄ変換するＡＤ変換器が必要であるという課題がある。【００３５】
特許文献１に開示されている従来技術においては、Ｉ／Ｑ直交座標上の２点のみをテスト信号に用いるため、テスト信号の簡略化が実現されている。しかしながら、エンベロープ検出器の出力をＡ／Ｄ変換するＡＤ変換器が必要であるという課題がある。また、特許文献１に開示されているのは、Ｉ／Ｑ位相ミスマッチを補償する方法のみで、Ｉ／Ｑ振幅ミスマッチを補償する方法は開示されていない。また、特許文献１に開示されている方法でＩ／Ｑ位相ミスマッチの補償動作を行うには、直交変調器のベースバンド入力換算でのＤＣオフセット、すなわち直交変調器の出力換算でのキャリアリークが充分低く抑圧されていて、かつＩ／Ｑ振幅ミスマッチが充分低く抑圧されている必要がある。【００３６】
ここで、特許文献１に開示されている方法について、図７および図８を参照して詳細に説明する。ここでは、テスト信号として、Ｉ／Ｑ直交座標上の第１象限と第２象限の２点を用いて、直交変調器のＩ／Ｑ位相ミスマッチを補償する場合を例に挙げて考える。【００３７】
図７は、直交変調器の補償動作に用いる２点のテスト信号の例を示す図である。ここでは、直交変調器には、ＤＣオフセット、Ｉ／Ｑ位相ミスマッチ、およびＩ／Ｑ振幅ミスマッチは全くない場合を想定している。図７において、点５が第１象限の点、点６が第２象限の点である。【００３８】
特許文献１に開示されている方法によれば、原点から点５までの距離と、原点から点６までの距離とを、直交変調器の出力信号の包括線の振幅を検出することにより求め、これらの距離が等しくなる条件をＩ／Ｑ位相ミスマッチの存在しない条件として求める。図７に示す例では、特許文献１に開示されている方法は、明らかに正しく機能する。【００３９】
しかしながら、直交変調器には、その製造精度の問題から、必ず入力換算のＤＣオフセットが存在する。【００４０】
図８は、直交変調器にＤＣオフセットが存在する場合に、その直交変調器の補償動作に用いる２点のテスト信号の例を示す図である。ここでも、直交変調器には、Ｉ／Ｑ位相ミスマッチおよびＩ／Ｑ振幅ミスマッチが全くない場合を想定している。【００４１】
図８の例では、Ｉ成分に正のＤＣオフセットが発生し、Ｑ成分に負のＤＣオフセットが発生している点が図７の例とは異なる。よって、直交変調器への入力がない場合でも、点０’に相当するキャリアリークが発生している。このＤＣオフセットのため、補償動作に用いる点５、点６は、それぞれ右下方向の点５’、点６’にシフトする。【００４２】
特許文献１に開示されている方法によれば、原点から点５’までの距離と、原点から点６’までの距離を、直交変調器の出力信号のエンベロープを検出することにより求め、これらの距離が等しくなる条件をＩ／Ｑ位相ミスマッチの存在しない条件として求めることになる。【００４３】
しかしながら、図８の例によれば、Ｉ／Ｑ位相ミスマッチがないにも関わらず、明らかに原点から点５’までの距離の方が、原点から点６’までの距離よりも長くなっている。すなわち、直交変調器にＤＣオフセットが存在する場合、特許文献１に開示されている方法は、正しく機能しない。【００４４】
また、仮に図７の例で、原点から点５までの距離と、原点から点６での距離が等しくなる条件が求まった場合でも、その時のテスト信号のＩ成分とＱ成分の振幅に基づいて、角度またはその正弦波関数値としてＩ／Ｑ位相ミスマッチ量を求めるには、Ｉ／Ｑ振幅ミスマッチ量が既知である必要がある。すなわち、Ｉ／Ｑ振幅ミスマッチ量およびＩ／Ｑ位相ミスマッチ量という２つの既知でない量を知るには、原点から点５までの距離と、原点から点６までの距離が等しいという１つの方程式だけでは不充分であり、もう１つ別の方程式が必要である。実際、特許文献１に開示されている数式には、Ｉ／Ｑ振幅ミスマッチの影響は考慮されていない。【００４５】
ここで、テスト信号として、（Ｉ，Ｑ）＝（１．０５，１．００）、（−０．９５，１．００）の２つの点を直交変調器に入力したときに、直交変調器の出力信号の信号強度が等しかったと仮定する。また、直交変調器において、Ｉ成分の振幅の方がＱ成分の振幅よりもｋ倍高くなるＩ／Ｑ振幅ミスマッチが発生している状況を仮定する。このとき、求めたいＩ／Ｑ位相ミスマッチ量をＸとおくと、次の数式１が成り立つ。【００４６】
【数１】
0005195427.tif 000002
よって、明らかに、ｋが事前に分かっていない限り、Ｉ／Ｑ位相ミスマッチ量Ｘを求めることができないことがわかる。【００４７】
この問題を回避する方法として、特許文献１に開示されている方法を実行する前に、直交変調器のＤＣオフセットとＩ／Ｑ振幅ミスマッチを、別の従来技術を用いて取り除く方法も考えられる。【００４８】
しかしながら、現実には、ＤＣオフセットを補償するにはＤＡ変換器を用いるのが普通である。ただし、ＤＡ変換器を用いる場合、ＤＡ変換器の分解能の問題から、一定量のＤＣオフセットが残留することは避けられない。加えて、通常の無線通信方式で許容されるキャリアリークの量、すなわち直交変調器のベースバンド入力換算でのＤＣオフセットの値は、送信総電力に対して−１５ｄＢ〜−２０ｄＢ程度と、比較的大きな値が許容されている。よって、特許文献１に開示されている方法を用いるには、無線通信方式で許容されているＤＣオフセットの量と比較して数段厳しい精度でＤＣオフセットを取り除く必要があり、実装の複雑化を招く。【００４９】
さらに、ＯＦＤＭ方式のようなＤＣ近傍の周波数を使用しない変調方式を採用する送信装置においては、ＤＣオフセットや低周波成分のノイズを低減するために、直交変調器とＤＡ変換器との結合にＡＣ結合を用いることが多い。ＡＣ結合が存在する場合、特許文献１に開示された方法では、テスト信号の波形にＤＣ成分を多く含むため、信号の劣化が生じる。その結果として、特許文献１に開示されている方法は正しく機能しない。【００５０】
特許文献２に開示されている従来技術においては、なめらかな正弦波のテスト信号を発生するテスト信号発生部や、ＡＤ変換器が必要になるなど、構成が複雑化するという課題がある。【００５１】
特許文献３に開示されている従来技術においては、構成が複雑化するという課題に加え、補償動作時に用いるＩ／Ｑ直交ダウンコンバータのＩ／Ｑ精度などが、補償動作の誤差要因になるという課題がある。すなわち、精度の高い補償動作を行うには、Ｉ／Ｑ精度などが高いＩ／Ｑ直交ダウンコンバータが必要となる。しかしながら、変調精度の高い直交変調器が造れないが故に補償動作を行うのに、そのための手段としてＩ／Ｑ精度の高いＩ／Ｑ直交ダウンコンバータを必要とするのは矛盾するといえる。【００５２】
特許文献４，５に開示されている従来技術においても、上述したようにテスト信号発生部やＡＤ変換器などが必要になるなど、構成が複雑化するという課題があるが、この課題を解決する手段は特許文献４，５には開示されていない。【００５３】
特許文献６に開示されている従来技術においては、直交変調器の出力信号の信号強度が等しくなる位相平面上の４点を求めて、Ｉ／Ｑ位相ミスマッチとＤＣオフセットの補償量を同時に求めている。しかしながら、この技術においても、ＡＤ変換器が必要になる。また、ＡＤ変換器の限られた分解能の範囲で得られたデータから、特許文献６に式（６）として記載された１２変数の４連立方程式を解いて補償量を求める必要がある。よって、４連立方程式を解くためにハードウェアを追加しなければならないという課題と、補償量の精度が悪くなるという課題がある。また、事前にＩ／Ｑ振幅ミスマッチ量を求めておく必要があるという課題の解決方法については、特許文献６には開示されていない。【００５４】
特許文献７に開示されている従来技術においては、直交変調器のＩ／Ｑ成分の各々の入力信号の信号強度と、直交変調器の出力信号の信号強度との３つの情報から、Ｉ／Ｑ振幅ミスマッチの補償量を求めている。しかしながら、この技術においても、ＡＤ変換器が必要である。また、ＤＣオフセットやＩ／Ｑ位相ミスマッチが、直交変調器の出力信号の信号強度に与える影響が考慮されていない。そのため、この技術は、ＤＣオフセットやＩ／Ｑ振幅ミスマッチが存在しないときにしか正確に動作しない。【００５５】
特許文献８，９に開示されている従来技術においては、Ｉ／Ｑ位相ミスマッチ、Ｉ／Ｑ振幅ミスマッチの補償動作時に、検出系として直交復調器を用いるため、この直交復調器の精度が、補償動作の誤差要因となるという課題がある。すなわち、精度の高い補償動作を行うには、Ｉ／Ｑ精度などが高い直交復調器が必要となる。しかしながら、変調精度の高い直交変調器が造れないが故に補償動作を行うのに、そのための手段としてＩ／Ｑ精度の高い直交復調器を必要とするのは矛盾するといえる。また、Ｉ／Ｑ位相ミスマッチの補償動作時には、直交復調器にＤＣオフセットが残留していると、このＤＣオフセットが送信ベースバンド信号を補正する補償量のオフセットとなって反映されるため、直交変調器のキャリアリークを増加させることに繋がる。直交復調器を補償する手段を設け、直交復調器の補償動作を行った後に直交変調器の補償動作を行う構成も考えられるが、直交復調器を補償する手段については、特許文献８，９には開示されていない。【００５６】
また、特許文献８，９に開示されている従来技術においては、補償動作時に検出系として直交復調器を用いていることから、直交復調器のＩ／Ｑ成分の出力信号をＡＤ変換器によりディジタルデータに変換した後、Ｉ／Ｑ位相ミスマッチを求めるための演算処理を行う。すなわち、ＡＤ変換器の限られた分解能の範囲で得られたデータから、Ｉ／Ｑ位相ミスマッチの補償量を求めることが必要であり、得られる補償量の精度が悪くなるという課題がある。この課題の解決方法については、特許文献８，９には開示されていない。
【特許文献１】特開２００２−２５２６６３号公報
【特許文献２】特開平０８−２１３８４６号公報
【特許文献３】特表平０９−５０４６７３号公報
【特許文献４】特開２００４−００７０８３号公報
【特許文献５】特表２００４−５０９５５５号公報
【特許文献６】国際公開第２００３／１０１０６１号パンフレット
【特許文献７】特開平０６−３５０６５８号公報
【特許文献８】特開２００４−２７４２８８号公報
【特許文献９】特開２００４−３６３７５７号公報
【発明の開示】
【００５７】
そこで、本発明の目的は、構成の複雑化を回避しつつ、直交変調器のＩ／Ｑミスマッチを高精度に補償することができる信号処理回路および信号処理方法を提供することにある。
【００５８】
上記目的を達成するために本発明の信号処理回路は、
直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチ、または、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチを補償するための信号処理回路であって、
前記Ｉ／Ｑ振幅ミスマッチまたは前記Ｉ／Ｑ位相ミスマッチを補償するための補償量に基づいて入力信号の振幅または位相を補正して前記直交変調器に入力するＩ／Ｑミスマッチ補償部と、
ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを２組順次発生して前記Ｉ／Ｑミスマッチ補償部に入力するテスト信号発生部と、
前記直交変調器の出力信号の包絡線の振幅を検出する検出器と、
前記検出器の出力信号のうち遮断周波数以下の信号を通過させるフィルタと、
前記２組のテスト信号をそれぞれ発生した時の前記フィルタの出力値が等しくなるように前記Ｉ／Ｑミスマッチ補償部の振幅または位相の補償量を導出し、前記Ｉ／Ｑミスマッチ補償部に設定する制御部と、を有することを特徴とする。
【００５９】
上記目的を達成するために本発明の信号処理方法は、
直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチ、または、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチを補償するための信号処理方法であって、
Ｉ／Ｑミスマッチ補償部が、前記Ｉ／Ｑ振幅ミスマッチまたは前記Ｉ／Ｑ位相ミスマッチを補償するための補償量に基づいて入力信号の振幅または位相を補正して前記直交変調器に入力し、
テスト信号発生部が、ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを２組順次発生して前記Ｉ／Ｑミスマッチ補償部に入力し、
検出器が、前記直交変調器の出力信号の包絡線の振幅を検出し、
フィルタが、前記検出器の出力信号のうち遮断周波数以下の信号を通過させ、
制御部が、前記２組のテスト信号をそれぞれ発生した時の前記フィルタの出力値が等しくなるように前記Ｉ／Ｑミスマッチ補償部の振幅または位相の補償量を導出し、前記Ｉ／Ｑミスマッチ補償部に設定することを特徴とする。
【００６０】
この構成によれば、テスト信号発生部は、ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを２組発生する。このとき、検出器は、直交変調器の出力信号の包絡線の振幅を検出し、フィルタは、検出器の出力信号のうち低周波成分を通過させる。そして、制御部は、２組のテスト信号をそれぞれ発生した時のフィルタの出力値が等しくなるようにＩ／Ｑミスマッチ補償部の振幅または位相の補償量を導出し、Ｉ／Ｑミスマッチ補償部に設定する。そのため、ＤＣオフセットの影響を受けることなく、Ｉ／Ｑミスマッチを高精度に補償することが可能となる。
【００６１】
また、２組のテスト信号として単純なＡＣ信号を用いることから、直交変調器の前段にＤＡ変換器をＡＣ結合した場合にも、信号が劣化することなく、Ｉ／Ｑミスマッチを高精度に補償することが可能となる。
【００６２】
また、２組のテスト信号として単純なＡＣ信号を用いることから、実装コストが大きく増大することがなく、また、テスト信号のデータを格納するＲＯＭ領域が小さくて済むため、構成の複雑化を回避することが可能となる。
【００６３】
また、２組のテスト信号をそれぞれ発生した時のフィルタの出力値が等しくなるようにＩ／Ｑミスマッチ補償部の振幅または位相の補償量を導出することから、フィルタの出力値の大小関係だけが分かれば良いため、ＡＤ変換器を使用する必要がなくなる。
【図面の簡単な説明】
【００６４】
【図１】従来の信号処理回路の全体構成の一例を示すブロック図である。
【図２】従来の直交変調器の補償動作に用いる典型的なテスト信号を示す図である。
【図３】理想的な状態の直交変調器の出力信号のコンスタレーションを示す図である。
【図４】ＤＣオフセットがある直交変調器の出力信号のコンスタレーションを示す図である。
【図５】Ｉ／Ｑ振幅ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図である。
【図６】Ｉ／Ｑ位相ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図である。
【図７】特許文献１に開示された方法で用いる２点のテスト信号を示す図である。
【図８】図７に示した２点のテスト信号が、ＤＣオフセットの影響を受けてシフトした状態を示す図である。
【図９】本発明の第１の実施形態の信号処理回路の全体構成を示すブロック図である。
【図１０】図９に示した信号処理回路の一部をディジタル回路で実現した構成を示すブロック図である。
【図１１】図１０に示した比較部の構成の一例を示すブロック図である。
【図１２】図１０に示したＩ／Ｑミスマッチ補償部の構成の一例を示す図である。
【図１３】図１２に示したＩ／Ｑミスマッチ補償部を増幅器と加算器で表した図である。
【図１４】図１０に示した信号処理回路による一連の補償動作を説明するフローチャートである。
【図１５】図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。
【図１６】図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作に用いる、Ｉ／Ｑ振幅ミスマッチがない場合のテスト信号を説明する図である。
【図１７】図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作に用いる、Ｉ／Ｑ振幅ミスマッチがある場合のテスト信号を説明する図である。
【図１８】図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作において、２組のテスト信号を発生した時のフィルタ出力に差があることを説明する図である。
【図１９】図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートである。
【図２０】図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。
【図２１】図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作に用いる、Ｉ／Ｑ位相ミスマッチがない場合のテスト信号を説明する図である。
【図２２】図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作に用いる、Ｉ／Ｑ位相ミスマッチがある場合のテスト信号を説明する図である。
【図２３】図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作において、２組のテスト信号を発生した時のフィルタ出力に差があることを説明する図である。
【図２４】図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作を説明するタイミングチャートである。
【図２５】図１０に示したＤＡ変換器の出力スペクトルを説明する図である。
【図２６】図１０に示した直交変調器の出力スペクトルを説明する図である。
【図２７】図１０に示したエンベロープ検出器の出力スペクトルを説明する図である。
【図２８】本発明の第２の実施形態の信号処理回路の全体構成を示すブロック図である。
【図２９】本発明の第３の実施形態の信号処理回路の全体構成を示すブロック図である。
【図３０】図２９に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。
【図３１】図２９に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。
【図３２】本発明の第４の実施形態の信号処理回路の全体構成を示すブロック図である。
【発明を実施するための最良の形態】
【００６５】
以下に、本発明を実施するための最良の形態について図面を参照して説明する。なお、本発明においては、直交変調器のＩ／Ｑミスマッチを補償することを主目的としており、直交変調器のＤＣオフセットを補償する手段としては任意の従来技術（例えば、特開平５−１４４２９号公報や、特開平７−５８７９１号公報に開示された手段）を用いることを想定している。そのため、以下で説明する図面においては、直交変調器のＤＣオフセットを補償する手段は省略されている。【００６６】
（第１の実施形態）
図９は、本発明の第１の実施形態の信号処理回路の全体構成を示すブロック図である。【００６７】
図９を参照すると、本実施形態の信号処理回路は、送信ＢＢ（ベースバンド）信号発生部１と、テスト信号発生部２と、ＳＷと表記されたスイッチ３と、Ｉ／Ｑミスマッチ補償部４と、直交変調器５と、エンベロープ検出器６と、低域通過フィルタ７と、比較部８と、制御部９と、を有している。【００６８】
送信ＢＢ信号発生部１は、送信動作時に、送信ベースバンド信号を発生する。【００６９】
テスト信号発生部２は、補償動作時に、制御部９の制御の元で、ＡＣ信号であるテスト信号のＩ／Ｑ成分の組み合わせを、２組順次発生する。【００７０】
スイッチ３は、補償動作時には、テスト信号発生部２で発生したテスト信号を選択し、送信動作時には、送信ＢＢ信号発生部１で発生した送信ベースバンド信号を選択する。【００７１】
Ｉ／Ｑミスマッチ補償部４は、制御部９により設定された補償量に基づいて、スイッチ３により選択された信号を補正するＩ／Ｑミスマッチ補償を行う。なお、補償量は、補償動作時に設定される。【００７２】
直交変調器５は、Ｉ／Ｑミスマッチ補償部４により補正された信号のＩ／Ｑ成分を、それぞれローカル信号のＩ／Ｑ成分とミキシングしてアップコンバートし、アップコンバートされた信号のＩ／Ｑ成分どうしを加算する。このように直交変調されたＲＦ信号が、本信号処理回路から出力される。【００７３】
エンベロープ検出器６は、直交変調器５の出力信号の包絡線（エンベロープ）の振幅を検出し、検出信号を出力する。【００７４】
低域通過フィルタ７は、エンベロープ検出器６の出力信号のうち、遮断周波数以下の周波数の信号のみを通過させる。低域通過フィルタ７により、エンベロープ検出器６の出力信号のうち、テスト信号のＡＣ成分が遮断され、ＤＣ成分のみが通過することになる。【００７５】
比較部８は、補償動作時に、上記の２組のテスト信号をそれぞれ発生した時の低域通過フィルタ７の出力値の大小を比較する。【００７６】
制御部９は、補償動作時に、テスト信号発生部２を制御して上記の２組のテスト信号を発生させるとともに、比較部８における比較結果に基づいて直交変調器５のＩ／Ｑミスマッチを補償するための補償量をＩ／Ｑミスマッチ補償部４に設定する。【００７７】
なお、送信ＢＢ信号発生部１およびテスト信号発生部２からＩ／Ｑミスマッチ補償部４までの部分は、ディジタル回路で実現してもアナログ回路で実現してもよい。この部分のすべてをディジタル回路で実現した形態を図１０に示す。【００７８】
図１０を参照すると、送信ＢＢ信号発生部１およびテスト信号発生部２からＩ／Ｑミスマッチ補償部４までの各ブロックの間では、Ｉ／Ｑ成分の信号、すなわちベクトル信号がディジタル信号としてやりとりされる。【００７９】
Ｉ／Ｑミスマッチ補償部４の後段には、ＤＡＣと表記されたＤＡ変換器１０が接続される。ＤＡ変換器１０は、Ｉ／Ｑミスマッチ補償部４により補正された信号のＩ／Ｑ成分を、ディジタル信号からアナログ信号にＤ／Ａ変換する。よって、ＤＡ変換器１０の２つの出力信号は、それぞれＩ／Ｑ成分のアナログ信号として直交変調器５に入力される。【００８０】
以下の記載では、本実施形態が、送信ＢＢ信号発生部１およびテスト信号発生部２からＩ／Ｑミスマッチ補償部４までの部分のすべてをディジタル回路で実現した図１０の構成であるものとして説明する。【００８１】
ここで、図１０に示した比較部８およびＩ／Ｑミスマッチ補償部４の構成について詳細に説明する。【００８２】
図１１は、図１０に示した比較部８の構成を示すブロック図である。【００８３】
図１１を参照すると、比較部８は、サンプル部８１Ａ，８１Ｂと、コンパレータ８２と、を有している。【００８４】
サンプル部８１Ａは、一方の組のテスト信号を発生した時の低域通過フィルタ７の出力を記憶し、その出力値を出力する。【００８５】
サンプル部８１Ｂは、他方の組のテスト信号を発生した時の低域通過フィルタ７の出力を記憶し、その出力値を出力する。【００８６】
コンパレータ８２は、サンプル部８１Ａ，８１Ｂの出力の大小を比較し、その比較結果を１ｂｉｔの信号として制御部９に出力する。【００８７】
図１２は、図１０に示したＩ／Ｑミスマッチ補償部４の構成を示す図である。【００８８】
図１２を参照すると、Ｉ／Ｑミスマッチ補償部４は、送信ベースバンド信号のＩ／Ｑ成分に対し、２つの行列演算をカスケードに施す。これにより、直交変調器５のＩ／Ｑミスマッチが打ち消される。【００８９】
ここで、Ｇ１は、Ｉ／Ｑ位相ミスマッチを補償するためのＩ／Ｑ位相補償量を示すパラメータであり、Ｇ２は、Ｉ／Ｑ振幅ミスマッチを補償するためのＩ／Ｑ振幅補償量を示すパラメータである。なお、Ｉ／Ｑ位相補償量およびＩ／Ｑ振幅補償量の算出方法については後述する。【００９０】
よって、Ｉ／Ｑミスマッチ補償部４においては、送信動作時には、送信ＢＢ信号発生部１にて発生する送信ベースバンド信号は、Ｉ成分がＧ２Ｉ＋Ｇ１Ｇ２Ｑに補正され、Ｑ成分が（Ｇ１／Ｇ２）Ｉ＋（１／Ｇ２）Ｑに補正される。【００９１】
図１３は、図１２に示したＩ／Ｑミスマッチ補償部４を増幅器と加算器で表わした図である。【００９２】
図１３を参照すると、Ｉ／Ｑミスマッチ補償部４は、入力信号のＩ成分を増幅率Ｇ２で増幅する増幅器４１と、入力信号のＱ成分を増幅率Ｇ１・Ｇ２で増幅する増幅器４２と、入力信号のＩ成分を増幅率Ｇ１／Ｇ２で増幅する増幅器４３と、入力信号のＱ成分を増幅率１／Ｇ２で増幅する増幅器４４と、増幅器４１，４２の出力を加算する加算器４５と、増幅器４３，４４の出力を加算する加算器４６とで実現される。このような構成によりＩ／Ｑミスマッチ補償部４をアナログ領域に実装することが可能である。【００９３】
以下、本実施形態の信号処理回路の動作について説明する。【００９４】
図１４は、図１０に示した信号処理回路による一連の補償動作の流れを説明するフローチャートである。【００９５】
図１４を参照すると、本実施形態の信号処理回路は、まず、Ｉ成分およびＱ成分のそれぞれのＤＣオフセットの補償動作を行い（ステップ１０１）、次に、Ｉ／Ｑ振幅ミスマッチの補償動作を行い（ステップ１０２）、最後に、Ｉ／Ｑ位相ミスマッチの補償動作を行う（ステップ１０３）。【００９６】
なお、ＤＣオフセットの補償動作は、上述したように、図１０には図示されていない従来技術と同様の手段により行われるものであり、本発明の本質的な部分ではない。そのため、以下では、ＤＣオフセットの補償動作の説明は省略し、Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチの補償動作についてのみ説明する。【００９７】
最初に、Ｉ／Ｑ振幅ミスマッチの補償動作について説明する。【００９８】
図１５は、図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。【００９９】
図１５を参照すると、まず、制御部９は、Ｉ／Ｑミスマッチ補償部４のＩ／Ｑ振幅補償量を初期値に設定する（ステップ２０１）。典型的には、制御部９は、Ｉ／Ｑ成分の振幅ゲインが等しくなるように初期値を選択する。【０１００】
次に、制御部９は、Ｉ／Ｑ振幅補償量を更新する場合の更新単位（以下、修正量１と称す）を初期値に設定する（ステップ２０２）。【０１０１】
次に、制御部９は、Ｉ成分を振幅値が非ゼロのＡＣ信号とし、Ｑ成分を振幅値がゼロのＡＣ信号としたテスト信号１を、テスト信号発生部２に発生させるモードに設定する（ステップ２０３）。このモードが維持されている間、ＤＡ変換器１０からは、入力される信号に比例したＡＣ信号が出力される。このＡＣ信号は、直交変調器５でローカル信号とミキシングされる。よって、直交変調器５の出力には、ＡＣ信号で変調されたＲＦ信号が現れる。このＲＦ信号の振幅は、エンベロープ検出器６で検出される。【０１０２】
なお、エンベロープ検出器６は、一般に２乗特性を持っていることから、エンベロープ検出器６の出力は、直交変調器５の出力信号の振幅の２乗に比例した信号となる。すなわち、エンベロープ検出器６は、ＡＣ信号で変調されたＲＦ信号を２乗検波していることから、エンベロープ検出器６の出力には、ローカル信号よりも充分に低い周波数において、主に、ＤＣ成分と、エンベロープ成分であるテスト信号１のＡＣ成分の２倍の周波数成分と、が現れる。【０１０３】
次に、低域通過フィルタ７は、遮断周波数以下の周波数成分のみを通過させ、エンベロープ成分であるテスト信号１のＡＣ成分の２倍の周波数成分を抑圧する。このとき、低域通過フィルタ７の遮断周波数は、テスト信号１のＡＣ成分の２倍の周波数以下に設定し、特に、直交変調器５にＤＣオフセットが存在する場合には、ＤＣオフセットに起因するテスト信号１のＡＣ成分の周波数以下に設定する。【０１０４】
次に、比較部８は、低域通過フィルタ７の出力を取り込む（ステップ２０４）。【０１０５】
以降、制御部９は、Ｑ成分を振幅値が非ゼロのＡＣ信号とし、Ｉ成分を振幅値がゼロのＡＣ信号としたテスト信号２についても同様に、テスト信号２を発生した時の低域通過フィルタ７の出力を比較部８に取り込むための制御を行う（ステップ２０５，２０６）。【０１０６】
以上の取込みが終了すると、比較部８は、テスト信号１を発生した時の低域通過フィルタ７の出力値（これを値１と呼ぶ）と、テスト信号２を発生した時の低域通過フィルタ７の出力値（これを値２と呼ぶ）を求める。【０１０７】
ここで、テスト信号１，２において、直交変調器５にＩ／Ｑ振幅ミスマッチが存在しない場合は、図１６に示すように、Ｉ／Ｑ成分の振幅は等しいが、Ｉ／Ｑ振幅ミスマッチが存在する場合は、図１７に示すように、Ｉ／Ｑ成分の振幅にばらつきが現れる。また、Ｉ／Ｑ振幅ミスマッチが存在する場合は、テスト信号１，２を発生した時に、図１８に示すように、低域通過フィルタ７の出力値である値１と値２には変化が現れる。【０１０８】
比較部８は、値１と値２の大小を比較し、その比較結果を制御部９に渡す（ステップ２０７）。【０１０９】
次に、制御部９は、ステップ２０７の比較結果に基づいて、値１と値２が等しくなるようにテスト信号のＩ成分の振幅を更新する。具体的には、ステップ２０７で値１の方が大きい場合、制御部９は、Ｉ成分の振幅が減る方向に、Ｉ／Ｑ振幅補償量を修正量１だけ変化させる（ステップ２０８）。一方、ステップ２０７で値２の方が大きい場合、制御部９は、Ｉ成分の振幅が増える方向に、Ｉ／Ｑ振幅補償量を修正量１だけ変化させる（ステップ２０９）。【０１１０】
以降、制御部９は、ステップ２０３〜ステップ２０８，２０９までの試行が所定回数終えるまで（ステップ２１０）、修正量１を更新する処理と（ステップ２１１）、ステップ２０３〜ステップ２０８，２０９までの処理とを繰り返す。【０１１１】
上記の試行が所定回数終えると、Ｉ／Ｑ振幅ミスマッチの補償動作が終了する。【０１１２】
ここで、テスト信号として用いたＡＣ信号は、実装が複雑であるなめらかな正弦波を用いる必要はなく、実装が容易な単純な矩形波、三角波等を用いることが可能である。【０１１３】
図１９は、図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートであり、内部信号の時系列的な変化を示している。なお、テスト信号のＩ成分とＱ成分の振幅の初期値は、同じ値が設定されている。【０１１４】
図１９を参照すると、テスト信号発生部２は、Ｉ成分のみを振幅値が非ゼロのＡＣ信号としたテスト信号１と、Ｑ成分のみを振幅値が非ゼロのＡＣ信号としたテスト信号２とを順次発生する。【０１１５】
ここでは、テスト信号１を発生している時の低域通過フィルタ７の出力は、テスト信号２を発生している時の低域通過フィルタ７の出力よりも小さい。【０１１６】
そのため、制御部９は、テスト信号１のＩ成分の振幅が増える方向に、Ｉ／Ｑ振幅補償量を修正量１だけ変化させ、続いて、修正量１の値を小さい値に更新する。【０１１７】
再度、テスト信号発生部２は、Ｉ成分のみを振幅値が非ゼロのＡＣ信号としたテスト信号１と、Ｑ成分のみを振幅値が非ゼロのＡＣ信号としたテスト信号２とを順次発生する。【０１１８】
ここでは、テスト信号１を発生している時の低域通過フィルタ７の出力は、テスト信号２を発生している時の低域通過フィルタ７の出力よりも大きい。【０１１９】
そのため、制御部９は、テスト信号１のＩ成分の振幅が減る方向に、Ｉ／Ｑ振幅補償量を修正量１だけ変化させ、続いて、修正量１の値を小さい値に更新する。【０１２０】
制御部９は、上記のテスト信号を発生してから修正量１の値を更新するまでの動作を、所定回数（図１９では４回）繰り返す。【０１２１】
この間、制御部９は、修正量１の値を徐々に小さくしていくため、テスト信号１，２を発生した時の低域通過フィルタ７の出力の差は徐々に０に近づく。最終的に得られたＩ／Ｑ振幅補償量が、送信ＢＢ信号発生部１で発生する送信ベースバンド信号を補正するＩ／Ｑ振幅補償量として、Ｉ／Ｑミスマッチ補償部４に設定される。【０１２２】
続いて、Ｉ／Ｑ位相ミスマッチの補償動作について説明する。【０１２３】
図２０は、図１０に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。【０１２４】
図２０を参照すると、まず、制御部９は、Ｉ／Ｑミスマッチ補償部４のＩ／Ｑ位相補償量を初期値に設定する（ステップ３０１）。典型的には、制御部９は、Ｉ／Ｑ成分の位相差が９０度になるように初期値を選択する。【０１２５】
次に、制御部９は、Ｉ／Ｑ位相補償量を更新する場合の更新単位（以下、修正量２と称す）を初期値に設定する（ステップ３０２）。【０１２６】
このとき、Ｉ／Ｑ振幅ミスマッチの補償動作時と、Ｉ／Ｑ位相ミスマッチの補償動作時のＲＦ信号の振幅を揃えるために、テスト信号発生部２において、テスト信号のＩ／Ｑ成分の両方の振幅をＩ／Ｑ振幅ミスマッチの補償動作時の１/√２倍とするか、もしくは、Ｉ／Ｑミスマッチ補償部２において、テスト信号のＩ／Ｑ成分の両方の振幅ゲインをＩ／Ｑ振幅ミスマッチの補償動作時の１/√２倍としてもよい。【０１２７】
次に、制御部９は、Ｉ／Ｑ成分が同相で振幅値が非ゼロのＡＣ信号であるテスト信号３を、テスト信号発生部２に発生させるモードに設定する（ステップ３０３）。このモードが維持されている間、ＤＡ変換器１０からは、入力される信号に比例したＡＣ信号が出力される。このＡＣ信号は、直交変調器５でローカル信号とミキシングされる。よって、直交変調器５の出力には、ＡＣ信号で変調されたＲＦ信号が現れる。このＲＦ信号の振幅は、エンベロープ検出器６で検出される。【０１２８】
なお、エンベロープ検出器６は、一般に２乗特性を持っていることから、エンベロープ検出器６の出力は、直交変調器５の出力信号の振幅の２乗に比例した信号となる。すなわち、エンベロープ検出器６は、ＡＣ信号で変調されたＲＦ信号を２乗検波していることから、エンベロープ検出器６の出力には、ローカル信号よりも充分に低い周波数において、主に、ＤＣ成分と、エンベロープ成分であるテスト信号３のＡＣ成分の２倍の周波数成分と、が現れる。【０１２９】
次に、低域通過フィルタ７は、遮断周波数以下の周波数成分のみを通過させ、エンベロープ成分であるテスト信号３のＡＣ成分の２倍の周波数成分を抑圧する。【０１３０】
次に、比較部８は、低域通過フィルタ７の出力を取り込む（ステップ３０４）。【０１３１】
以降、制御部９は、Ｉ／Ｑ成分が逆相で振幅値が非ゼロのＡＣ信号であるテスト信号４についても同様に、テスト信号４を発生した時の低域通過フィルタ７の出力を比較部８に取り込むための制御を行う（ステップ３０５，３０６）。【０１３２】
以上の取込みが終了すると、比較部８は、テスト信号３を発生した時の低域通過フィルタ７の出力値（これを値３と呼ぶ）と、テスト信号４を発生した時の低域通過フィルタ７の出力値（これを値４と呼ぶ）を求める。【０１３３】
ここで、テスト信号３，４において、直交変調器５にＩ／Ｑ位相ミスマッチが存在しない場合は、図２１に示すように、歪みはないが、Ｉ／Ｑ位相ミスマッチが存在する場合は、図２２に示すように、Ｉ／Ｑ位相ミスマッチ量だけ歪みが生じる。また、Ｉ／Ｑ位相ミスマッチが存在する場合は、図２３に示すように、テスト信号３，４を発生した時に、低域通過フィルタ７の出力値である値３と値４には変化が現れる。【０１３４】
比較部８は、値３と値４の大小を比較し、その比較結果を制御部９に渡す（ステップ３０７）。【０１３５】
次に、制御部９は、ステップ３０７の比較結果に基づいて、値３と値４が等しくなるようにテスト信号のＩ／Ｑ成分の位相差を更新する。具体的には、ステップ３０７で値３の方が大きい場合、制御部９は、Ｉ／Ｑ位相補償量を、Ｉ／Ｑ位相差が大きくなる方向に修正量２だけ変化させる（ステップ３０８）。一方、ステップ３０７で値４の方が大きい場合、制御部９は、Ｉ／Ｑ位相補償量を、Ｉ／Ｑ位相差が小さくなる方向に修正量２だけ変化させる（ステップ３０９）。【０１３６】
以降、制御部９は、ステップ３０３〜ステップ３０８，３０９までの試行が所定回数終えるまで（ステップ３１０）、修正量２を更新する処理と（ステップ３１１）、ステップ３０３〜ステップ３０８，３０９までの処理とを繰り返す。【０１３７】
上記の試行が所定回数終えると、Ｉ／Ｑ位相ミスマッチの補償動作が終了する。【０１３８】
図２４は、図１０に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートであり、内部信号の時系列的な変化を示している。なお、テスト信号のＩ成分とＱ成分の振幅の初期値は同じ値が設定されている。【０１３９】
図２４を参照すると、テスト信号発生部２は、Ｉ／Ｑ成分が同相で振幅値が非ゼロのＡＣ信号であるテスト信号３と、Ｉ／Ｑ成分が逆相で振幅値が非ゼロのＡＣ信号であるテスト信号４とを順次発生する。【０１４０】
ここでは、テスト信号３を発生している時の低域通過フィルタ７の出力は、テスト信号４を発生している時の低域通過フィルタ７の出力よりも大きい。【０１４１】
そのため、制御部９は、Ｉ／Ｑ位相差が大きくなる方向に、Ｉ／Ｑ位相補償量を修正量２だけ変化させ、続いて、修正量２の値を小さい値に更新する。【０１４２】
再度、テスト信号発生部２は、Ｉ／Ｑ成分が同相で振幅値が非ゼロのＡＣ信号であるテスト信号３と、Ｉ／Ｑ成分が逆相で振幅値が非ゼロのＡＣ信号であるテスト信号４とを順次発生する。【０１４３】
ここでは、テスト信号３を発生している時の低域通過フィルタ７の出力は、テスト信号４を発生している時の低域通過フィルタ７の出力よりも小さい。【０１４４】
そのため、制御部９は、Ｉ／Ｑ位相差が小さくなる方向に、Ｉ／Ｑ位相補償量を修正量２だけ変化させ、続いて、修正量２の値を小さい値に更新する。【０１４５】
制御部９は、上記のテスト信号を発生してから修正量２の値を更新するまでの動作を、所定回数（図２４では４回）繰り返す。【０１４６】
この間、制御部９は、修正量２の値を徐々に小さくしていくため、テスト信号３，４を発生した時の低域通過フィルタ７の出力の差は徐々に０に近づく。最終的に得られたＩ／Ｑ位相補償量が、送信ＢＢ信号発生部１で発生する送信ベースバンド信号を補正するＩ／Ｑ位相補償量として、Ｉ／Ｑミスマッチ補償部４に設定される。【０１４７】
ここで、本実施形態の第１の利点について、図２５〜図２７を参照して説明する。【０１４８】
まず、直交変調器５にＩ／Ｑミスマッチがなく、かつＤＣオフセットもない場合を仮定する。【０１４９】
Ｉ／Ｑミスマッチの補償動作に用いる２組のテスト信号はともにＡＣ信号である。このテスト信号（以下、適宜「ＡＣテスト信号」と称す）の角周波数をω０、振幅をＡとする。このとき、このＡＣテスト信号により角周波数ωのローカル信号を直交変調器５で変調すると、変調された信号は数式２のように表される。【０１５０】
【数２】
0005195427.tif 000003
このため、直交変調器５の出力信号には、主に、ω０＋ωとω０−ωの２つのＲＦ周波数成分が現れる。これらのＲＦ周波数成分をもつ直交変調器５の出力信号をエンベロープ検出器６で２乗検波すると、検波された信号は数式３のように表される。【０１５１】
【数３】
0005195427.tif 000004
その後、エンベロープ検出器６の出力信号のＤＣ近傍の成分を取り出すように、低域通過フィルタ７でフィルタリングを行う。すると、ＡＣテスト信号の振幅Ａの２乗に比例したＡ＾２のＤＣ出力が現れる。【０１５２】
ここで、ＡＣテスト信号のＩ／Ｑ成分のそれぞれの振幅を、（Ｉ，Ｑ）＝（１，０）、（０，１）、もしくは、（Ｉ，Ｑ）＝（１，１）、（１，−１）とする。直交変調器５にＩ／Ｑミスマッチがなく、かつＤＣオフセットもなければ、これら２組のテスト信号を発生した時の低域通過フィルタ７の出力は等しくなる。【０１５３】
これに対し、直交変調器５にＤＣオフセットＢが存在し、ＤＣオフセットＢによりキャリアリークが現れることを仮定する（図２５）。【０１５４】
この場合、直交変調器５で変調された信号は数式４のように表される。【０１５５】
【数４】
0005195427.tif 000005
このため、直交変調器５の出力信号には、ω０＋ωとω０−ωの２つのＲＦ周波数成分に加え、ωのＲＦ周波数成分が現れる。すなわち、合計３つの主なＲＦ周波数成分が現れることになる（図２６）。【０１５６】
これらのＲＦ周波数成分をもつ直交変調器５の出力信号をエンベロープ検出器６で２乗検波し、その後、ＤＣ近傍の成分を取り出すように低域通過フィルタ７でフィルタリングを行うと、低域通過フィルタ７によりω０の周波数成分が遮断される。そのため、ＡＣテスト信号の振幅Ａの２乗に比例したＡ＾２のＤＣ出力に加え、ＤＣオフセット成分の２乗に比例したＢ＾２／２のＤＣ出力が現れる（図２７）。【０１５７】
しかしながら、このＤＣオフセット成分に比例したＤＣ出力は、テスト信号がＡＣ信号である限り固定値である。このことから、２組のテスト信号を発生した時の低域通過フィルタ７の出力を比較するに際して、固定値であるＤＣオフセットの影響は完全に除去されるため、Ｉ／Ｑミスマッチに影響された成分のみの比較を行うことができる。【０１５８】
よって、本実施形態によれば、Ｉ／Ｑミスマッチの補償動作を期待通りに実現できるという利点が得られる。【０１５９】
本実施形態の第２の利点は、特許文献１に開示されている方法と同様に、単純化した矩形波、三角波等のテスト信号を用いつつ、特許文献１には記載されていない、直交変調器５のＩ／Ｑ振幅ミスマッチの補償動作も実現できることである。【０１６０】
本実施形態の第３の利点について説明する。従来技術においては、テスト信号になめらかな正弦波を用いているのに対して、本実施形態においては、テスト信号が矩形波、三角波等に単純化されているため、テスト信号の波形データを格納するＲＯＭ領域が小さくて済む。【０１６１】
本実施形態の第４の利点について説明する。本実施形態においては、２組のテスト信号を発生した時の低域通過フィルタ７の出力値を比較する。その際、値の大小関係だけが分かればよいことから、ＡＤ変換器を使用する必要がなく、大小関係を比較する比較部８を使用すれば良い。また、比較部８で比較を行う回数は、２組のテスト信号に対して１回だけであるため、低域通過フィルタ７の出力を取り込む際のサンプルレートを低くすることができる。その結果、比較部８を容易に実装可能な構成とすることができ、実装難易度を下げられるという利点が得られる。【０１６２】
本実施形態の第５の利点について説明する。図１４に示したフローチャートによれば、最初に、Ｉ成分およびＱ成分のそれぞれのＤＣオフセットの補償動作が実行される。しかしながら、既に述べたとおり、ＤＡ変換器１０の分解能の問題から、ＤＣオフセットの補償動作を行った後にも、ある程度のＤＣオフセットが残留する。本実施形態によれば、この残留ＤＣオフセットの影響を受けずに、Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチの補償動作を行うことができる。【０１６３】
なお、本実施形態においては、図１４に示したフローチャートにおいて、ＤＣオフセットの補償動作の後に、Ｉ／Ｑ振幅ミスマッチおよびＩ／Ｑ位相ミスマッチの補償動作を実行していたが、本発明はこれに限定されない。上述のように、本実施形態によるＩ／Ｑ位相ミスマッチの補償動作とＩ／Ｑ振幅ミスマッチの補償動作は、残留ＤＣオフセットの影響を受けない。そのため、ＤＣオフセットの補償動作の前に、Ｉ／Ｑ振幅ミスマッチの補償動作またはＩ／Ｑ位相ミスマッチの補償動作を行うことが可能である。【０１６４】
また、本実施形態においては、図１４に示したフローチャートにおいて、ＤＣオフセット、Ｉ／Ｑ振幅ミスマッチ、およびＩ／Ｑ位相ミスマッチの補償動作を全て実行していたが、本発明はこれに限定されない。すなわち、送信装置に適用される無線通信方式がＤＣオフセットに関して緩い規格値を定めている場合、ＤＣオフセットの補償動作を行わなくとも、規格値を達成することができる場合がある。また、本実施形態によるＩ／Ｑ振幅ミスマッチの補償動作は、残留ＤＣオフセットの影響を受けない。そのため、ＤＣオフセットの補償動作を行うことなく、Ｉ／Ｑ振幅ミスマッチおよびＩ／Ｑ位相ミスマッチを行うことが可能である。また、別の例として、送信装置の構成上、補償動作を行わなくとも、Ｉ／Ｑ振幅ミスマッチが無視できるくらい小さい場合がある。その場合、Ｉ／Ｑ振幅ミスマッチの補償動作を行わずに、Ｉ／Ｑ位相ミスマッチの補償動作だけを行うことができる。さらに、別の例として、送信装置に適用される無線通信方式がＩ／Ｑ位相ミスマッチに関して補償動作を行わなくても規格値を達成できるような場合がある。その場合、Ｉ／Ｑ位相ミスマッチの補償動作を省略することができる。【０１６５】
また、本実施形態においては、図１５と図２０の２つのフローチャートの処理をそれぞれ独立に行っているが、本発明はこれに限定されない。すなわち、図１５と図２０の２つのフローチャートをマージすることができる。具体的には、図１５のステップ２０３からステップ２０８，２０９までの試行と図２０のステップ３０３からステップ３０８，３０９までの試行とを、交互に実行することができる。また、このマージしたフローチャートに、さらに従来技術によるＤＣオフセットの補償動作の処理をマージすることも可能である。【０１６６】
また、本実施形態においては、エンベロープ検出器６として、２乗特性を持つものを用いたが、本発明はこれに限定されず、べき数が１から３のべき特性を持つものを用いても良い。特に、エンベロープ検出器６として、直交変調器５の出力レベルが−３ｄＢ〜＋３ｄＢの範囲では、べき数が１．５から２．５のべき特性を持つものを用いるのが良い。【０１６７】
また、本実施形態においては、エンベロープ検出器６として、２乗特性を持つものを用いたが、本発明はこれに限定されず、リニアな特性を持つものを用いても良い。この場合、Ｉ／Ｑ位相ミスマッチおよびＩ／Ｑ振幅ミスマッチの補償動作時に、残留ＤＣオフセットの影響を受けやすくなる。ただし、この場合でも、例えば、特許文献１に開示された方法と比較して、残留ＤＣオフセットの影響が抑圧されるという利点が得られる。【０１６８】
また、本実施形態においては、図１５のフローチャートにおいて、テスト信号のＩ成分の振幅を調整しているが、本発明はこれに限定されない。すなわち、図１５のフローチャートにおいて、テスト信号のＱ成分の振幅を調整することも可能であり、または、テスト信号のＩ成分とＱ成分の振幅を同時に調整することも可能である。【０１６９】
（第２の実施形態）
図２８は、本発明の第２の実施形態の信号処理回路の全体構成を示すブロック図である。【０１７０】
図２８を参照すると、本実施形態の信号処理回路は、図１０の第１の実施形態と比較して、Ｉ／Ｑミスマッチ補償部４の前段に、送信ＢＢ信号発生部１用のＤＡ変換器１０１とテスト信号発生部２用のＤＡ変換器１０２とをそれぞれ独立に設けている点が異なる。すなわち、Ｉ／Ｑミスマッチ補償部４は、Ｉ／Ｑミスマッチ補償をアナログ的に行うことになる。【０１７１】
スイッチ３は、送信動作時にはＤＡ変換器１０１の出力を選択し、補償動作時にはＤＡ変換器１０２の出力を選択する。【０１７２】
Ｉ／Ｑミスマッチ補償部４は、スイッチ３により選択されたＤＡ変換器の出力であるベースバンド信号に対するＩ／Ｑミスマッチ補償をアナログ演算にて行う。【０１７３】
本実施形態においては、Ｉ／Ｑミスマッチ補償をディジタル的な積和演算によって実現する場合と比較して、Ｉ／Ｑミスマッチ補償部４の回路構成を、例えば図１３に示すように簡素化できるという利点がある。【０１７４】
また、本実施形態においては、送信動作時にＤ／変換器に要求される速度および分解能と、補償動作時にＤＡ変換器に要求される速度および分解能とが、大きくかけ離れているときに、両者の要求を両立することができるという利点がある。【０１７５】
具体的には、送信動作時には高速だが低分解能なＤＡ変換器が必要である場合、このようなＤＡ変換器をＤＡ変換器１０１に割り当てる。また、補償動作時には低速だが高分解能なＤＡ変換器が必要である場合、このようなＤＡ変換器をＤＡ変換器１０２に割り当てる。それにより、無用なインプリメンテーションを避けることができる。【０１７６】
（第３の実施形態）
図２９は、本発明の第３の実施形態の信号処理回路の全体構成を示すブロック図である。【０１７７】
図２９を参照すると、本実施形態の信号処理回路は、図１０の第１の実施形態と比較して、送信ＢＢ信号発生部１で発生した送信ベースバンド信号とテスト信号発生部２で発生したテスト信号とが、それぞれ、独立したＩ／Ｑミスマッチ補償部４１，４２を通って独立したＤ／Ａ変換器１０１，１０２に入力される点が異なる。【０１７８】
本実施形態においては、送信動作時にＤ／変換器に要求される速度および分解能と、補償動作時にＤＡ変換器に要求される速度および分解能とが、大きくかけ離れているときに、両者の要求を両立することができるという利点がある。【０１７９】
以下、本実施形態の信号処理回路の動作について説明する。【０１８０】
図３０は、図２９に示した信号処理回路によるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。【０１８１】
図３０を参照すると、図１５のステップ２０１からステップ２１１と同様のステップ４０１からステップ４１１の処理により、テスト信号発生部２用のＩ／Ｑミスマッチ補償部４２にＩ／Ｑ振幅補償量が設定される。【０１８２】
ステップ４０３〜ステップ４０８，４０９までの試行が所定回数終えると、制御部９は、その時点でテスト信号発生部２用のＩ／Ｑミスマッチ補償部４２に設定されているＩ／Ｑ振幅補償量を、送信ＢＢ信号発生部１用のＩ／Ｑミスマッチ補償部４１に設定する（ステップ４１２）。【０１８３】
以上で、Ｉ／Ｑ振幅ミスマッチの補償動作が終了する。【０１８４】
図３１は、図２９に示した信号処理回路によるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。【０１８５】
図３１を参照すると、図２０のステップ３０１からステップ３１１と同様のステップ５０１からステップ５１１の処理により、テスト信号発生部２用のＩ／Ｑミスマッチ補償部４２にＩ／Ｑ位相補償量が設定される。【０１８６】
ステップ５０３〜ステップ５０８，５０９までの試行が所定回数終えると、制御部９は、その時点でテスト信号発生部２用のＩ／Ｑミスマッチ補償部４２に設定されているＩ／Ｑ位相補償量を、送信ＢＢ信号発生部１用のＩ／Ｑミスマッチ補償部４１に設定する（ステップ５１２）。【０１８７】
以上で、Ｉ／Ｑ位相ミスマッチの補償動作が終了する。【０１８８】
（第４の実施形態）
図３２は、本発明の第４の実施形態の信号処理回路の全体構成を示すブロック図である。【０１８９】
図３２を参照すると、本実施形態の信号処理回路は、図１０の第１の実施形態と比較して、Ｉ／Ｑミスマッチ補償部４の前段にＤＡ変換器１０を設けている点が異なる。すなわち、Ｉ／Ｑミスマッチ補償部４は、Ｉ／Ｑミスマッチ補償をアナログ的に行うことになる。【０１９０】
本実施形態においては、Ｉ／Ｑミスマッチ補償をディジタル的な積和演算によって実現する場合と比較して、Ｉ／Ｑミスマッチ補償部４の回路構成を、例えば図１３に示すように簡素化できるという利点がある。
【図１】
0005195427.tif 000006
【図２】
0005195427.tif 000007
【図３】
0005195427.tif 000008
【図４】
0005195427.tif 000009
【図５】
0005195427.tif 000010
【図６】
0005195427.tif 000011
【図７】
0005195427.tif 000012
【図８】
0005195427.tif 000013
【図９】
0005195427.tif 000014
【図１０】
0005195427.tif 000015
【図１１】
0005195427.tif 000016
【図１２】
0005195427.tif 000017
【図１３】
0005195427.tif 000018
【図１４】
0005195427.tif 000019
【図１５】
0005195427.tif 000020
【図１６】
0005195427.tif 000021
【図１７】
0005195427.tif 000022
【図１８】
0005195427.tif 000023
【図１９】
0005195427.tif 000024
【図２０】
0005195427.tif 000025
【図２１】
0005195427.tif 000026
【図２２】
0005195427.tif 000027
【図２３】
0005195427.tif 000028
【図２４】
0005195427.tif 000029
【図２５】
0005195427.tif 000030
【図２６】
0005195427.tif 000031
【図２７】
0005195427.tif 000032
【図２８】
0005195427.tif 000033
【図２９】
0005195427.tif 000034
【図３０】
0005195427.tif 000035
【図３１】
0005195427.tif 000036
【図３２】
0005195427.tif 000037