(57)【特許請求の範囲】
【請求項１】
入力された高周波の位相を、０以上２π未満の任意量で変化させて出力する無限移相器において、
自身に入力される高周波の位相を０以上π／４未満の任意量で変化させて出力する位相調整回路と、
自身に入力される高周波から、その位相に対して、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波を生成する４相発生回路と、
前記４相発生回路において生成された４つの高周波のいずれか１つの高周波を出力する、又は互いに位相がπ／２異なる２つの高周波の和を出力する４つのスイッチを有するベクトル合成回路と、
前記ベクトル合成回路よりも後段に配置され、前記ベクトル合成回路の出力が、前記４相発生回路において生成された４つの高周波のうちいずれか１つの高周波である場合の利得調整と、互いに位相がπ／２異なる２つの高周波の和である場合の利得調整により、それらを等しい電圧振幅で出力する利得調整回路とを有することを特徴とする無限移相器。
【請求項２】
高周波はまず前記位相調整回路に入力され、前記４相発生回路及び前記ベクトル合成回路を介して前記利得調整回路から０以上２π未満の任意の位相量とした高周波が出力されることを特徴とする請求項１に記載の無限移相器。
【請求項３】
高周波はまず前記４相発生回路に入力され、前記ベクトル合成回路及び前記位相調整回路を介して前記利得調整回路から０以上２π未満の任意の位相量とした高周波が出力されることを特徴とする請求項１に記載の無限移相器。
【請求項４】
前記ベクトル合成回路が、
第１の電位に接続された出力マッチング回路と、前記出力マッチング回路に接続された高周波出力端子と、１個の共通トランジスタと、各々高周波入力端子を有する４個のスイッチ部とを有し、
前記共通トランジスタは、そのコレクタ／ドレインに第１の電位が接続され、そのエミッタ／ソースに他端が第２の電位に接続されたキャパシタの一端が接続されており、
前記４個のスイッチ部は、各々、スイッチ用トランジスタと、入力用トランジスタと、前記スイッチ用トランジスタのベース／ゲートに印加されるスイッチ電圧を生成する電流注入及び引き出し可能なカレントミラー回路とから成り、
前記スイッチ用トランジスタは、そのコレクタ／ドレインに出力マッチング回路が接続され、そのベース／ゲートにスイッチ電圧が印加され、そのエミッタ／ソースに前記共通トランジスタの前記エミッタ／ソースがインダクタ又はインダクタンスを有する線路を介して接続されており、
前記入力用トランジスタは、そのコレクタ／ドレインに前記スイッチ用トランジスタの前記エミッタ／ソースが接続され、そのエミッタ／ソースに高周波入力端子が接続されており、
各スイッチ部は、各々の前記スイッチ用トランジスタの前記ベース／ゲートに印加される前記スイッチ電圧により、前記高周波入力端子から前記高周波出力端子への経路の接続及び遮断を切り替え可能としたものである
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の無限移相器。
【請求項５】
前記利得調整回路が、
第１のトランジスタ及び第２のトランジスタとから成る第１の差動増幅部と、
第１のトランジスタのエミッタ／ソース及び第２のトランジスタのエミッタ／ソースにコレクタ／ドレインが接続された第３のトランジスタと、当該第３のトランジスタのエミッタ／ソースに接続された第１の抵抗とから成る第１の定電流回路部と、
第４のトランジスタ及び第５のトランジスタとから成る第２の差動増幅部と、
第４のトランジスタのエミッタ／ソース及び第５のトランジスタのエミッタ／ソースにコレクタ／ドレインが接続された第６のトランジスタと、当該第６のトランジスタのエミッタ／ソースに接続された第２の抵抗とから成る第２の定電流回路部と、
前記第２のトランジスタからの信号を出力する第７のトランジスタとを有し、
前記第１のトランジスタのベース／ゲートと前記第５のトランジスタのベース／ゲートが接続され、
前記第２のトランジスタのベース／ゲートと前記第４のトランジスタのベース／ゲートが接続され、
前記第１のトランジスタのコレクタ／ドレインと前記第４のトランジスタのコレクタ／ドレインが接続され、
前記第２のトランジスタのコレクタ／ドレインと前記第５のトランジスタのコレクタ／ドレインが接続され、
高周波が前記第３のトランジスタのエミッタ／ソースに入力され、
制御電位が、電流注入及び引き出し可能なカレントミラー回路を介して前記第２のトランジスタのベース／ゲートに入力され、
前記第２のトランジスタのコレクタ／ドレインが前記第７のトランジスタのベース／ゲートに接続されて、当該第７のトランジスタのエミッタ／ソースから高周波が出力されるものであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の無限移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された高周波の位相を、０以上２π未満の任意量で変化させて出力する無限移相器に関する。本発明は更にその無限移相器の構成部分として有効な、移相器に関する。
【背景技術】
【０００２】
特許文献１は無限移相器の一例である。入力された高周波に対し、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波を生成し、当該生成された４つの高周波に各々減衰器を用いて重み付け合成をすることで位相を０以上２π未満の任意量で可変としている。
特許文献２は本願出願人らによるＡＳＫ変調器である。本発明の重要な構成部分に用いる。
この他、未公開の本願出願人らによる出願として、特願２００７−３０５２がある。この構成も本発明の重要な構成部分に用いる。
【特許文献１】特開２００１−１６８６６８
【特許文献２】特開２００７−０６７９９２
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１の特徴は、重み付け合成に係る４つの減衰器の減衰量を正確に制御することにある。確かにそのような正確な制御が可能であれば良いが、例えば小型ＩＣチップでそのような無限移相器を形成することは困難である。
即ち、所望の位相量から、４つの減衰器（少なくとも２つは出力を０にする）の減衰量を正確に設定する必要があることと、出力を０にするために減衰量を無限大とする必要がある。このような機能を半導体トランジスタで実現するためには、電流値を増減してトランジスタの抵抗値を変化させることが考えられるが、この際にトランジスタの内部容量が変化することから減衰器を通過する際に位相が更に変化してしまう。
この際、例えば特許文献２の電子ボリュームを用いようとしても、特許文献２の電子ボリューム内部の差動回路は、バイアスに対して線形に動作する領域が狭く、広い減衰量の範囲で一定の容量を保つことは難しい。
結局、特許文献１の構成を小型ＩＣチップで実現するのは極めて困難である。
【０００４】
そこで本発明は、小型ＩＣチップで実現可能な無限移相器を提供することを目的とする。また、その無限移相器の構成部品としての、移相器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１に係る発明は、入力された高周波の位相を、０以上２π未満の任意量で変化させて出力する無限移相器において、自身に入力される高周波の位相を０以上π／４未満の任意量で変化させて出力する位相調整回路と、自身に入力される高周波から、その位相に対して、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波を生成する４相発生回路と、４相発生回路において生成された４つの高周波のいずれか１つの高周波を出力する、又は互いに位相がπ／２異なる２つの高周波の和を出力する４つのスイッチを有するベクトル合成回路と、ベクトル合成回路よりも後段に配置され、ベクトル合成回路の出力が、４相発生回路において生成された４つの高周波のうちいずれか１つの高周波である場合の利得調整と、互いに位相がπ／２異なる２つの高周波の和である場合の利得調整により、それらを等しい電圧振幅で出力する利得調整回路とを有することを特徴とする無限移相器である。
【０００６】
請求項２に係る発明は、その接続順序を規定するものであり、高周波はまず位相調整回路に入力され、４相発生回路及びベクトル合成回路を介して利得調整回路から０以上２π未満の任意の位相量とした高周波が出力されることを特徴とする。
請求項３に係る発明は、その接続順序を規定するものであり、高周波はまず４相発生回路に入力され、ベクトル合成回路及び位相調整回路を介して利得調整回路から０以上２π未満の任意の位相量とした高周波が出力されることを特徴とする。
【０００７】
請求項４に係る発明は、ベクトル合成回路が、
第１の電位に接続された出力マッチング回路と、出力マッチング回路に接続された高周波出力端子と、１個の共通トランジスタと、各々高周波入力端子を有する４個のスイッチ部とを有し、
共通トランジスタは、そのコレクタ／ドレインに第１の電位が接続され、そのエミッタ／ソースに他端が第２の電位に接続されたキャパシタの一端が接続されており、
４個のスイッチ部は、各々、スイッチ用トランジスタと、入力用トランジスタと、スイッチ用トランジスタのベース／ゲートに印加されるスイッチ電圧を生成する電流注入及び引き出し可能なカレントミラー回路とから成り、
スイッチ用トランジスタは、そのコレクタ／ドレインに出力マッチング回路が接続され、そのベース／ゲートにスイッチ電圧が印加され、そのエミッタ／ソースに共通トランジスタのエミッタ／ソースがインダクタ又はインダクタンスを有する線路を介して接続されており、
入力用トランジスタは、そのコレクタ／ドレインにスイッチ用トランジスタのエミッタ／ソースが接続され、そのエミッタ／ソースに高周波入力端子が接続されており、
各スイッチ部は、各々のスイッチ用トランジスタのベース／ゲートに印加されるスイッチ電圧により、高周波入力端子から高周波出力端子への経路の接続及び遮断を切り替え可能としたものであることを特徴とする。
尚、バイポーラトランジスタを用いる場合にはエミッタ、ベース、コレクタの用語が用いられ、ＦＥＴではソース、ゲート、ドレインの用語が用いられる。これは請求項５、７に係る発明においても同じである。
出力マッチング回路は、高周波入力端子と高周波出力端子を接続状態とした場合に、高周波出力端子以降の外部回路とのインピーダンスマッチングを図ると共に、第１の電位、例えば定電圧源からの正電位を、スイッチ用トランジスタのコレクタに供給するように作用するものとする。
入力用トランジスタは、エミッタ／ソースから高周波信号を入力する、ベース／ゲート接地増幅器の構成で用いられる。共通トランジスタは、このベース／ゲート接地増幅器に、オン時（高周波入力端子からの入力された高周波の通過時）にもオフ時（高周波入力端子からの入力された高周波の遮断時）にも、一定の直流電流を流すために設けられているものである。
電流注入及び引き出し可能なカレントミラー回路とは、カレントミラー回路の一方の定電流端子を、スイッチ用トランジスタのベース／ゲートと、例えば更に別のトランジスタのエミッタ／ソースとに接続したものである。当該別のトランジスタがオフの場合にカレントミラー回路の定電流がスイッチ用トランジスタのベース／ゲートに流れることで、当該スイッチ用トランジスタのベース／ゲートが例えば高電位になる。逆に、当該別のトランジスタがオンの場合にカレントミラー回路の定電流が例えば接地に流れると共にスイッチ用トランジスタのベース／ゲートの電荷が接地に流れることで、当該スイッチ用トランジスタのベース／ゲートが例えば低電位（接地電位）になる。
【０００８】
請求項５に係る発明は、利得調整回路が、第１のトランジスタ及び第２のトランジスタとから成る第１の差動増幅部と、第１のトランジスタのエミッタ／ソース及び第２のトランジスタのエミッタ／ソースにコレクタ／ドレインが接続された第３のトランジスタと、当該第３のトランジスタのエミッタ／ソースに接続された第１の抵抗とから成る第１の定電流回路部と、第４のトランジスタ及び第５のトランジスタとから成る第２の差動増幅部と、第４のトランジスタのエミッタ／ソース及び第５のトランジスタのエミッタ／ソースにコレクタ／ドレインが接続された第６のトランジスタと、当該第６のトランジスタのエミッタ／ソースに接続された第２の抵抗とから成る第２の定電流回路部と、第２のトランジスタからの信号を出力する第７のトランジスタとを有し、
第１のトランジスタのベース／ゲートと第５のトランジスタのベース／ゲートが接続され、第２のトランジスタのベース／ゲートと第４のトランジスタのベース／ゲートが接続され、第１のトランジスタのコレクタ／ドレインと第４のトランジスタのコレクタ／ドレインが接続され、第２のトランジスタのコレクタ／ドレインと第５のトランジスタのコレクタ／ドレインが接続され、高周波が第３のトランジスタのエミッタ／ソースに入力され、
制御電位が、電流注入及び引き出し可能なカレントミラー回路を介して第２のトランジスタのベース／ゲートに入力され、第２のトランジスタのコレクタ／ドレインが第７のトランジスタのベース／ゲートに接続されて、当該第７のトランジスタのエミッタ／ソースから高周波が出力されるものであることを特徴とする。
【０００９】
【発明の効果】
【００１０】
例えば本願出願人らによる特許文献２に示した電子ボリュームは、例えば電圧の減衰量０ｄＢから電圧の減衰量１．５ｄＢ程度の減衰量の範囲であれば、線形に減衰量を調整できる。この際、位相に変化が無い。更には、電圧の減衰量０ｄＢと１．５ｄＢの切替えであれば、極めて正確に調整可能である。これは本発明の利得調整回路として用いうる。
また、上記未公開の本願出願人らによる出願に記載した高周波スイッチを４入力として、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波の４つの高周波から、いずれか１つの高周波を出力する、又は互いに位相がπ／２異なる２つの高周波の和を出力するベクトル合成回路として適用することで、電力が等しい、入力された高周波に対して位相がｎπ／４（ｎは０以上７以下の整数）異なる８つの高周波の１つを選択的に出力可能であることを着想した。
これに、自身に入力される高周波の位相を０以上π／４未満の任意量で変化させて出力する位相調整回路を組み合わせれば、入力された高周波の位相を、０以上２π未満の任意量で変化させて出力する無限移相器が構成可能である（請求項１）。位相を０以上π／４未満の任意量で変化させて出力する位相調整回路は、利得の変化がない回路が実現可能であり、小型ＩＣチップ化も可能である。
このように、アナログ的に位相を０から２πまで任意量制御でき、かつ振幅を一定に保つことができる。且つ、無限移相器全体として小型ＩＣ化が可能となり、且つ制御が極めて容易となる。
接続順は請求項２、３に記載したいずれの接続順でも良い。
【００１１】
ベクトル合成回路に関する請求項４の発明によれば、共通トランジスタは、入力用トランジスタに一定の直流電流を流すために設けられている。しかし、共通トランジスタに、入力トランジスタのコレクタ／ドレインから高周波が流れてはアイソレーション特性が低下するので、共通トランジスタのエミッタ／ソースと入力用トランジスタのコレクタ／ドレインの間はインダクタ又はインダクタンスを有する線路で接続する。また、共通トランジスタのエミッタ／ソースにはキャパシタを接続し、当該キャパシタの他端は第２の電位に接続、例えば接地しておく。これにより、１．インダクタ又はインダクタンスを有する線路により高周波を減衰させると共に、２．高周波電位は第２の電位に固定されているので、共通トランジスタのエミッタ／ソースには、高周波は流れない。
請求項４の発明によれば、ベクトル合成回路の高周波入力端子から見た入力インピーダンスについて、高周波出力端子と遮断された状態（オフ時）と高周波出力端子に接続された状態（オン時）の切替に際しての変動を小さいものとすることができる。即ち、スイッチのオンオフ切替え時にも高周波入力端子から見たインピーダンスの変化を小さくできる、吸収型スイッチとして振る舞う。また、多入力１出力の高周波スイッチとして構成した場合も、入力数が増してもアイソレーション劣化が小さい高周波スイッチを構成できる。
２個のスイッチをオンとした場合には、そのベクトル和の高周波が出力される。
即ち、請求項４に記載の発明の特徴部は、４入力スイッチ（ベクトル合成回路）を構成する。
【００１２】
また、スイッチ前段電圧をカレントミラー回路に入力し、スイッチ用トランジスタのベース／ゲートに印加されるスイッチ電圧を生成する。即ち、スイッチ前段電圧によりスイッチ用トランジスタのベース／ゲートの電流注入及び引き出しを行うことができる。これによれば、制御電圧をスイッチ電圧としてスイッチ用トランジスタのベース／ゲートに直接印加するよりも、スイッチ用トランジスタのベース／ゲートの電位の高速切替えが可能となる。即ち、本発明によれば、高周波入力端子から高周波出力端子への遮断及び接続を高速に切替ることが可能な高周波スイッチを構成できる。当該カレントミラー回路を用いた電流注入及び引き出しを行う回路は特許文献２に示した通りである。
【００１３】
また、特許文献２に示した電子ボリュームと自身に入力される高周波の位相を０以上π／４未満の任意量で変化させて出力する位相調整回路を組み合わせたものは、全く新しい移相器を構成する。
尚、請求項５の電子ボリュームの特徴は次の通りである。
制御電位による利得調整（増幅）に主として関与するのは第２のトランジスタである。第２のトランジスタの電流を減らすと利得は下がり、増やすと利得は上がる。これは電流が増えると第２のトランジスタのｇｍが増えるためである。通常、トランジスタの電流を増減すると、その３つの端子間の寄生容量も変わるため、出力位相も変わる。しかし本回路では、第２のトランジスタと第５のトランジスタは並列（エミッタのバイアス電位は同じ）であり、定電圧源から２つのトランジスタへの直流電流の合計は一定である。ここで、増幅に関係するのは第２のトランジスタであり、第５のトランジスタは関係しない。第２のトランジスタを流れる電流が増えて寄生容量が増加した時、第５のトランジスタを流れる電流が減り、寄生容量は減る。従って、並列接続の第２のトランジスタと第５のトランジスタの全体の寄生容量は一定に保たれる。第２のトランジスタを流れる電流が減った場合は、逆の動作になり、この場合も並列接続の第２のトランジスタと第５のトランジスタの全体の寄生容量は一定に保たれる。このため、定電圧源から見た容量は一定であるため、制御電位による利得が変わっても、第２のトランジスタの出力の位相に変化はない。
【発明を実施するための最良の形態】
【００１４】
自身に入力される高周波の位相を０以上π／４未満の任意量で変化させて出力し、利得変化が極めて小さいする位相調整回路は公知であり、任意の構成を採用しうる。
また、入力された高周波に対し、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波の、出力が等しい４つの高周波を同時に生成する４相発生回路も公知であり、任意の構成を採用しうる。
【００１５】
本発明の構成部分である４入力スイッチ（ベクトル合成回路）と、利得調整回路の制御に用いる、スイッチ電圧を生成する電流注入及び引き出し可能なカレントミラー回路は、特許文献２に記載されている。主たる構成である第１及び第２のトランジスタと、第１のトランジスタに直列接続され、固定ベース／ゲート電位を有する第３のトランジスタと、第２のトランジスタに直列接続され、スイッチ前段電圧をベース／ゲート電位とする第４のトランジスタとを有し、当該第４のトランジスタのエミッタ／ソースにスイッチ用トランジスタのベース／ゲートが接続されているものを採用すれば良い。特に第１、第２、第４のトランジスタをｐチャンネルＭＯＳＦＥＴで、第３のトランジスタをｎチャンネルＭＯＳＦＥＴで構成すると良い。
【００１６】
本発明の構成部分である４入力スイッチ（ベクトル合成回路）においては、共通トランジスタ、スイッチ用トランジスタ及び入力用トランジスタを、全てｎｐｎトランジスタにより構成すると良い。共通トランジスタのエミッタ／ソースと、スイッチ用トランジスタのエミッタ／ソース及び入力用トランジスタのコレクタ／ドレインとの間に挿入するインダクタは、所望の高周波に対する４分の１波長線路で代替できる。
その他、所望の構成のマッチング回路を、任意の位置に配置して良い。マッチング回路については、以下の説明では回路図に明記する場合と明記しない場合があるが、それらの意味するところに特別の差は無い。
尚、以下のシミュレーションにおいては、５．８ＧＨｚを中心とした数ＧＨｚ帯域のシミュレーションを示す。尚、本発明は３０〜３００ＧＨｚのミリ波帯域に対応可能であり、例えば７７ＧＨｚのミリ波レーダーに適用可能な無限移相器である。
【実施例１】
【００１７】
図１．Ａは、本発明の具体的な一実施例に係る、無限移相器１００の構成を示したブロック図である。図１．Ｂは、本発明の具体的な他の実施例に係る、無限移相器１５０の構成を示したブロック図である。
図１．Ａの無限移相器１００は、位相調整回路１０、４相発生回路２０、ベクトル合成回路３０、利得調整回路４０とから成る。無限移相器１００の作用は次の通りである。位相調整回路１０に基準となる高周波が入力される。当該基準高周波は、その位相が０以上π／４未満の任意量で変化されて４相発生回路２０に出力される。４相発生回路２０では当該基準高周波の位相量が変化した高周波に対し、位相が一致した高周波、位相がπ／２進んだ高周波、位相がπ進んだ高周波、及び位相が３π／２進んだ高周波の４つの高周波が同時に生成され、ベクトル合成回路３０に出力される。
【００１８】
ベクトル合成回路３０では、所定の制御により、入力された４つの高周波のうちの１つが利得調整回路４０に出力されるか、４つの高周波のうちの位相がπ／２異なる２つの高周波のベクトル和が利得調整回路４０に出力される。利得調整回路４０での利得調整は次のようである。
ベクトル合成回路３０に入力された４つの高周波のうちの１つがベクトル合成回路３０から出力された場合の利得を基準として、ベクトル合成回路３０に入力された４つの高周波のうちの位相がπ／２異なる２つの高周波のベクトル和がベクトル合成回路３０から出力された場合の利得を１．５ｄＢ低くなるように（２-1/2倍）する。
【００１９】
図１．Ｂの無限移相器１５０は、その順序を４相発生回路２０、ベクトル合成回路３０、位相調整回路１０、利得調整回路４０に置き換えたものであり、出力される高周波が図１．Ａの無限移相器１００と同様であることは明かである。
【００２０】
図２は図１．Ａの無限移相器１００及び図１．Ｂの無限移相器１５０の作用を示すグラフ図である。説明の都合上、以下、図１．Ｂの無限移相器１５０の作用を説明する。
図２．Ａのように、４相発生回路２０に入力される基準高周波の位相を０度（０ラジアン）とする。４相発生回路２０からは基準高周波に対して、位相が一致した高周波（０度、０ラジアン）、並びに９０度（π／２ラジアン）、１８０度（πラジアン）及び２７０度（３π／２ラジアン）位相が進んだ高周波が生成される。今、基準高周波に対して、位相が一致した高周波（０度）と９０度位相が進んだ高周波との和を生成すると、その位相は４５度（π／４）となり、その電圧は、図２．Ａに示す通り、位相が一致した高周波（０度）や９０度位相が進んだ高周波より１．５ｄＢ大きく（２1/2倍）となっている。そこで、上述の通り、ベクトル合成回路３０に入力された４つの高周波のうちの１つがベクトル合成回路３０から出力された場合の利得を基準として、ベクトル合成回路３０に入力された４つの高周波のうちの位相がπ／２異なる２つの高周波のベクトル和がベクトル合成回路３０から出力された場合の利得を１．５ｄＢ低くなるように（２-1/2倍）する。図２．Ａでは利得調整後の電圧が一致している。即ち、この作用を利得調整回路４０に担わせる。
【００２１】
次に図２．Ｂのように、４５ｎ度（ｎπ／４ラジアン、ｎは０以上７以下の整数）の８通りのいずれかの出力である利得調整回路４０に対し、その前段で、位相調整回路１０により０〜４５度（０〜π／４ラジアン）の範囲で位相を微調整しておけば、利得が一定で、入力される基準高周波に対し、０〜３６０度（０〜２πラジアン）の任意の位相量を制御した出力が得られる。
【００２２】
図３は本発明に係る位相調整回路１０の構成を示す３枚のブロック図である。図３．Ａが位相調整回路１０全体の構成図、図３．Ｂは、図３．Ａで示した小型位相調整回路１０１−１及び１０１−２の構成を示す回路図、図３．Ｃは図３．Ｂで示した反転高周波生成回路１０１０の構成を示す回路図である。
尚、以下においては、各ブロック図の入力端子を単にＩｎ又はｉｎ等、出力端子を単にＯｕｔ又はｏｕｔ等と示す。それら入力端子Ｉｎ又はｉｎ等及び出力端子Ｏｕｔ又はｏｕｔ等は各々、前段の出力端子Ｏｕｔ又はｏｕｔ等、後段の入力端子Ｉｎ又はｉｎ等に接続されるものである。
【００２３】
図３．Ａの位相調整回路１０は、入力端子ｉｎから出力端子ｏｕｔまでの間に、キャパシタＣ1i、インダクタＬ1i、小型位相調整回路１０１−１、キャパシタＣ1m、インダクタＬ1m、小型位相調整回路１０１−２、キャパシタＣ1o及びインダクタＬ1oがこの順に直列に接続されている。また、小型位相調整回路１０１−１とキャパシタＣ1mの接続点にはインダクタＬ1ms、キャパシタＣ1msがこの順に直列に接続され、キャパシタＣ1msの他端が接地されている。また、小型位相調整回路１０１−２とキャパシタＣ1oの接続点にはキャパシタＣ1osが接続され、キャパシタＣ1osの他端が接地されている。
【００２４】
図３．Ａで示した小型位相調整回路１０１−１及び１０１−２の構成を図３．Ｂで小型位相調整回路１０１として示す。図３．Ａで示した小型位相調整回路１０１−１及び１０１−２は、対応する素子の特性が一致したもので構成される。
図３．Ｂの小型位相調整回路１０１の構成は次の通りである。
入力端子ｉｎがｎｐｎトランジスタＱ1aのベースに接続されている。ｎｐｎトランジスタＱ1aのベースとコレクタの間には抵抗Ｒ1abが接続されている。ｎｐｎトランジスタＱ1aのコレクタには抵抗Ｒ1acが接続され、その他端は定電圧源Ｖccに接続されている。さらにｎｐｎトランジスタＱ1aのコレクタにはキャパシタＣ1acが接続され、その他端は反転高周波生成回路１０１０に入力されている。
ｎｐｎトランジスタＱ1aのエミッタには抵抗Ｒ1aeが接続され、その他端は接地されている。また、ｎｐｎトランジスタＱ1aのベースにはキャパシタＣ1aが接続され、その他端は接地されている。
ｎｐｎトランジスタＱ1aのベースに入力された高周波が予備的に増幅されてコレクタから出力される。
【００２５】
反転高周波生成回路１０１０の同相出力ｉと反転出力ｒは、各々、キャパシタＣ1ibを介してｎｐｎトランジスタＱ1iのベースに接続され、キャパシタＣ1rbを介してｎｐｎトランジスタＱ1rのベースに接続されている。ｎｐｎトランジスタＱ1iのベースとｎｐｎトランジスタＱ1rのベースには、各々、抵抗Ｒ1ibとＲ1rbが接続され、それらの他端はバイアス電位（ＢＩＡＳ１１）に接続されている。ｎｐｎトランジスタＱ1iのエミッタとｎｐｎトランジスタＱ1rのエミッタには、各々、抵抗Ｒ1ieとＲ1reが接続され、それらの他端は接地されている。また、ｎｐｎトランジスタＱ1iのエミッタからｎｐｎトランジスタＱ1rのエミッタまでの間には、抵抗Ｒ1ph、バラクタダイオードＢＤ、キャパシタＣ1phがこの順に直列接続されている。また、バラクタダイオードＢＤの負極側であるキャパシタＣ1phとの接続点には電位Ｖ1-cntの正極側が抵抗Ｒ1vcを介して接続され、バラクタダイオードＢＤの正極側である抵抗Ｒ1phとの接続点には出力端子ｏｕｔが接続されている。
反転高周波生成回路１０１０から、同電力で位相の反転した同相出力ｉと反転出力ｒが生成されると、ｎｐｎトランジスタＱ1iとｎｐｎトランジスタＱ1rのバッファを介して抵抗Ｒ1ph、バラクタダイオードＢＤ、キャパシタＣ1phにより位相調整される。この際、電位Ｖ1-cntにより位相量が制御される。
ここで、図３．Ｂの小型位相調整回路１０１の内部で対となっている、ｎｐｎトランジスタＱ1iとｎｐｎトランジスタＱ1r、キャパシタＣ1ibとキャパシタＣ1rb、抵抗Ｒ1ibとＲ1rb、抵抗Ｒ1ieとＲ1reは、各々素子特性が一致するものである。
更に、図３．Ｂの小型位相調整回路１０１と全く同様の回路が図３．Ａで示した小型位相調整回路１０１−１及び１０１−２として用いられ、且つバイアス電位（ＢＩＡＳ１１）は共通のものが、また、位相量を制御するための電位Ｖ1-cntは共通のものが用いられる。
【００２６】
図３．Ｂにて１つのブロックで示した反転高周波生成回路１０１０の内部構成を図３．Ｃに示す。
即ち、定電圧源Ｖccが、抵抗Ｒ11cを介してｎｐｎトランジスタＱ11のコレクタに、また、抵抗Ｒ14cを介してｎｐｎトランジスタＱ14のコレクタに接続されている。ｎｐｎトランジスタＱ11のベースとｎｐｎトランジスタＱ14のベースは接続され、更にキャパシタＣ11に接続され、キャパシタＣ11の他端は接地されている。
ｎｐｎトランジスタＱ11のエミッタには抵抗Ｒ11eが接続され、その他端はｎｐｎトランジスタＱ12のコレクタとベース及び入力端子ｉｎに接続されている。ｎｐｎトランジスタＱ12のエミッタには抵抗Ｒ12eが接続され、その他端は接地されている。ｎｐｎトランジスタＱ14のエミッタには抵抗Ｒ14eが接続され、その他端はｎｐｎトランジスタＱ15のコレクタとベースに接続されている。ｎｐｎトランジスタＱ15のエミッタには抵抗Ｒ15eが接続され、その他端は接地されている。
入力端子ｉｎが、ｎｐｎトランジスタＱ13のベースに接続されている。ｎｐｎトランジスタＱ13のコレクタは、抵抗Ｒ13cを介して定電圧源Ｖccに接続され、ｎｐｎトランジスタＱ13のエミッタは、抵抗Ｒ13eを介して接地されている。ｎｐｎトランジスタＱ13のコレクタの出力が−Ｖである。
また、ｎｐｎトランジスタＱ11のコレクタの出力が＋Ｖである。ベース接地回路とコレクタ接地回路の組み合わせであるので、１８０°位相の異なる出力が得られる。
ＩＣチップ化を想定して、図３の位相調整回路１０のシミュレーションを行った。図４にＶ1-cntを１Ｖ、０Ｖ、−１Ｖとした時のシミュレーション結果を示す。周波数は５．８ＧＨｚ、１周期は約１７２ｐｓであるので、Ｖ1-cntを１Ｖから−１Ｖまで変化させると、位相量を約１２０度（２π／３ラジアン）の範囲で制御可能であることがわかる。また、位相を変えても振幅が変わっておらず、利得が一定であることがわかる。
【００２７】
図５は図１で示した４相発生回路２０の構成を示す回路図である。図５の４相発生回路２０は、素子特性を調整する必要はあるものの、図３．Ｂの小型位相調整回路１０１の内部構成である反転高周波生成回路１０１０とその周囲と同様の構成を有する。
実際、図５の４相発生回路２０の構成は次の通りである。
入力端子ＩｎがｎｐｎトランジスタＱ2aのベースに接続されている。ｎｐｎトランジスタＱ2aのベースとコレクタの間には抵抗Ｒ2abが接続されている。ｎｐｎトランジスタＱ2aのコレクタには抵抗Ｒ2acが接続され、その他端は定電圧源Ｖccに接続されている。さらにｎｐｎトランジスタＱ2aのコレクタにはキャパシタＣ2acが接続され、その他端は反転高周波生成回路１０１１に入力されている。
ｎｐｎトランジスタＱ2aのエミッタには抵抗Ｒ2aeが接続され、その他端は接地されている。また、ｎｐｎトランジスタＱ2aのベースにはキャパシタＣ2aが接続され、その他端は接地されている。
ｎｐｎトランジスタＱ2aのベースに入力された高周波が予備的に増幅され、コレクタから出力される。
反転高周波生成回路１０１１は、図３．Ｃの反転高周波生成回路１０１０の構成と同様であって、各素子特性を調整したものである。
反転高周波生成回路１０１１の同相出力ｉと反転出力ｒは、各々、ｎｐｎトランジスタＱ2iのベースとｎｐｎトランジスタＱ2rのベースに接続されている。ｎｐｎトランジスタＱ2iのエミッタとｎｐｎトランジスタＱ2rのエミッタには、各々、抵抗Ｒ2ieとＲ2reが接続され、それらの他端は接地されている。
ｎｐｎトランジスタＱ2iのエミッタから、出力端子Ｏｕｔ−１までの間には、キャパシタＣ2i、抵抗Ｒ21がこの順に直列に接続されている。出力端子Ｏｕｔ−１には、キャパシタＣ21が接続され、その他端は接地されている。
キャパシタＣ2iと抵抗Ｒ21の接続点にキャパシタＣ22が接続されその他端が出力端子Ｏｕｔ−２に接続されている。出力端子Ｏｕｔ−２には、抵抗Ｒ22が接続され、その他端は接地されている。
ｎｐｎトランジスタＱ2rのエミッタから、出力端子Ｏｕｔ−３までの間には、キャパシタＣ2r、抵抗Ｒ23がこの順に直列に接続されている。出力端子Ｏｕｔ−３には、キャパシタＣ23が接続され、その他端は接地されている。
キャパシタＣ2rと抵抗Ｒ23の接続点にキャパシタＣ24が接続されその他端が出力端子Ｏｕｔ−４に接続されている。出力端子Ｏｕｔ−４には、抵抗Ｒ24が接続され、その他端は接地されている。
【００２８】
ｎｐｎトランジスタＱ2iとｎｐｎトランジスタＱ2r、抵抗Ｒ2ieとＲ2re、キャパシタＣ2ieとＣ2reは素子特性が一致する。これにより、ｎｐｎトランジスタＱ2iのエミッタの電位とｎｐｎトランジスタＱ2rのエミッタの電位は反転電位のままとなる。
キャパシタＣ21、Ｃ22、Ｃ23、Ｃ24の容量は全て等しくＣ、抵抗Ｒ21、Ｒ22、Ｒ23、Ｒ24の容量は全て等しくＲである。この時、周波数１／２πＣＲで、出力端子Ｏｕｔ−１と出力端子Ｏｕｔ−２は位相差９０度、出力端子Ｏｕｔ−３と出力端子Ｏｕｔ−４は位相差９０度となる。
５．８ＧＨｚのＩＣチップ化を想定して、図５の４相発生回路２０のシミュレーションを行った。図６にその結果を示す。極めて良好に、４相が生成できた。
【００２９】
図７は、上述した先願である、特願２００７−３０５２に記載した高周波スイッチを用いたベクトル合成回路３０の構成を説明するための２つの回路図である。「ベクトル合成回路」の名称は、図２．Ａに示したように、２つの高周波の和の振幅が、ベクトルを合成したものと対応づけられることによる。
図７．Ａは図１のベクトル合成回路３０の構成を簡略化した、スイッチ部を１個有する高周波スイッチ３５の構成を示す回路図であり、図７．Ｂは、図１のベクトル合成回路３０の構成を示すブロック図である。図７．Ｂのスイッチ部３１、３２、３３及び３４は、全く同一の特性を示す素子を用いて、同じように構成される。図７．Ａのスイッチ部３１を有する高周波スイッチ３５において、スイッチ部３１を説明する。図７．Ｂのベクトル合成回路３０の他のスイッチ部３２、３３及び３４の作用も同様である。
【００３０】
本実施例においては、請求項４に係る発明の第１の電位を第２の電位に対して正とする例であり、第２の電位を接地電位とするものである。勿論、以下で説明するｎｐｎトランジスタＱc、Ｑsw1、Ｑi1を全てｐｎｐトランジスタに置き換えるのであれば、第１の電位が第２の電位に対して負電位となる負電源を用い、第２の電位を接地電位とする構成も考えられる。しかし、動作速度の面から、以下のように、トランジスタＱc、Ｑsw1、Ｑi1を全てｎｐｎトランジスタにより構成することが好ましい。
【００３１】
１入力１出力の高周波スイッチ３５は、定電圧源Ｖcc（第１の電位）に接続された出力マッチング回路ＭＣ３と、出力マッチング回路ＭＣ３に接続された高周波出力端子Ｏｕｔと、コレクタに定電圧源Ｖccが接続され、エミッタに他端が接地（第２の電位に接続）されたキャパシタＣceの一端が接続された共通トランジスタＱcとを有する。共通トランジスタＱcのベースには、バイアス電位ＢＩＡＳ３２が抵抗Ｒcbを介して印加され、また、他端が接地されたキャパシタＣcbの一端が接続されている。共通トランジスタＱcはｎｐｎトランジスタである。
【００３２】
更に、１入力１出力の高周波スイッチ３５は、コレクタに出力マッチング回路ＭＣ３が接続され、ベースにスイッチ電圧Ｖctl-1が印加され、エミッタに共通トランジスタＱcのエミッタがインダクタＬ1を介して接続されたスイッチ用トランジスタＱsw1を有する。スイッチ用トランジスタＱsw1のベースには他端が接地されたキャパシタＣsw1bの一端が接続されている。スイッチ用トランジスタＱsw1はｎｐｎトランジスタである。
【００３３】
更に、１入力１出力の高周波スイッチ３５は、コレクタにスイッチ用トランジスタＱsw1のエミッタが接続され、エミッタに高周波入力端子Ｉｎ１が接続された入力用トランジスタＱi1を有する。入力用トランジスタＱi1のベースには、バイアス電位ＢＩＡＳ３１が抵抗Ｒi1bを介して印加され、また、他端が接地されたキャパシタＣi1bの一端が接続されている。入力用トランジスタＱi1のエミッタには、他端が接地された抵抗Ｒi1eの一端が接続されている。入力用トランジスタＱi1はｎｐｎトランジスタである。また、入力用トランジスタＱi1はベース接地（高周波的に）の構成であり、増幅器としてはエミッタ入力、コレクタ出力である。
以上とは別に、定圧電源Ｖccから、第１、第２のバイアス（ＢＩＡＳ３１、ＢＩＡＳ３２）を生成するための図示しないバイアス回路が形成されているものとする。
【００３４】
図７．Ａの１入力１出力の高周波スイッチ３５は、スイッチ用トランジスタＱsw1のベースに印加されるスイッチ電圧Ｖctl-1の電位が高いか低いかにより、高周波入力端子Ｉｎ１から高周波出力端子Ｏｕｔへの経路の接続及び遮断を切り替え可能とした高周波スイッチである。図７．Ａの点線で囲んだスイッチ部３１は、スイッチ用トランジスタＱsw1とキャパシタＣsw1bとスイッチ電圧Ｖctl-1、インダクタＬ1、入力用トランジスタＱi1と抵抗Ｒi1b及びＲi1eとキャパシタＣi1b、並びに高周波入力端子Ｉｎ１により形成されている。
【００３５】
後述するように、スイッチ用トランジスタＱsw1のエミッタからインダクタＬ1側を見た高周波インピーダンスは、高周波出力端子Ｏｕｔに接続される外部回路の特性インピーダンス（例えば５０Ω）に比べて十分に大きい。このため、スイッチ用トランジスタＱsw1のベースに高電位が印加されてスイッチ用トランジスタＱsw1がオンとなり、当該スイッチ用トランジスタＱsw1が低抵抗として働く場合は、ベース接地された入力用トランジスタＱi1の負荷は、出力マッチング回路ＭＣ３のみとなる。即ち、スイッチ用トランジスタＱsw1のコレクタに出力される高周波が、インダクタＬ1側に流れることは無い。一方、スイッチ用トランジスタＱsw1のベースに低電位が印加されてスイッチ用トランジスタＱsw1がオフである場合は、ベース接地された入力用トランジスタＱi1の負荷は、入力用トランジスタＱi1のコレクタからインダクタＬ1側を見たインピーダンスとなる。
【００３６】
本発明においては、スイッチ用トランジスタＱsw1のオンオフに関わらず、高周波入力端子Ｉｎ１から見たインピーダンスをほぼ一定にするため、ベース接地された入力用トランジスタＱi1に一定の直流電流を流して入力用トランジスタＱi1の動作点が一定となるような構成を採用している。これが共通トランジスタＱcの作用である。この際、直流電流は定電圧源Ｖccから共通トランジスタＱcを介してベース接地された入力用トランジスタＱi1に流す必要があるが、スイッチ１００の遮断特性の要請から、当然に、ベース接地された入力用トランジスタＱi1から高周波が共通トランジスタＱcに流れないようにする必要がある。そこで、インダクタＬ1を、共通トランジスタＱcのエミッタと、入力用トランジスタＱi1のコレクタ（及びスイッチ用トランジスタＱsw1のエミッタ）との間に設け、共通トランジスタＱcのエミッタには更に他端が接地されたキャパシタＣceの一端を接続した。ここで、図１に示した通り、インダクタＬ1の両端子である、共通トランジスタＱcのエミッタ及びキャパシタＣceとの接続点をＮc、入力用トランジスタＱi1のコレクタ及びスイッチ用トランジスタＱsw1のエミッタとの接続点をＮ1とする。
【００３７】
インダクタＬ1とキャパシタＣceにより、接続点Ｎcを使用する高周波において接地電位とし、接続点Ｎ1からインダクタＬ1を見た高周波インピーダンス（図７．ＡのＺａ）を外部回路の特性インピーダンス（例えば５０Ω）以上で入力用トランジスタＱi1のコレクタ抵抗よりも小さい値とした。こうして、スイッチ用トランジスタＱsw1のベースに低電位が印加されてスイッチ用トランジスタＱsw1がオフとなり、高周波入力端子Ｉｎ１から高周波出力端子Ｏｕｔへの接続が遮断されたオフ時には、共通トランジスタＱcのエミッタから入力用トランジスタＱi1のコレクタに直流電流は流れるが、接続点Ｎcの電位が使用高周波に対して接地電位に固定されているので、入力用トランジスタＱi1のコレクタの高周波は共通トランジスタＱcを通過しない。よって、共通トランジスタＱcを介して高周波出力端子Ｏｕｔへ高周波信号が伝搬することはない。このように、本実施例は、オフ時にもアイソレーションの劣化が生じない高周波スイッチの具体例である。入力用トランジスタＱi1の動作点が高周波スイッチ３５のオンオフ状態に関わらず変動せず、接続点Ｎ1からインダクタＬ1を見た高周波インピーダンス（図７．ＡのＺａ）を外部回路の特性インピーダンス（例えば５０Ω）以上で入力用トランジスタＱi1のコレクタ抵抗よりも小さい値としているので、入力用トランジスタＱi1のエミッタから見た入力インピーダンスは、そのコレクタに接続されている負荷（インダクタＬ1のインピーダンス）に依存しない。よって、本実施例の入力インピーダンスは、オン時とオフ時で変わらず、図７．Ａの高周波スイッチ３５は吸収タイプのスイッチとなる。よって高周波回路に接続した場合に、高周波スイッチ３５のオフ時にも再放射が生ぜず、オンオフ切替え時にインピーダンスの大きなアンバランスは生じない。
【００３８】
このように、図７．Ａの１入力１出力の、１個のスイッチ部３１を有する高周波スイッチ３５の構成を基本として、スイッチ部３１と全く同じ構成のスイッチ部３２、３３、３４を追加し、各入力端子を、Ｉｎ２、Ｉｎ３、Ｉｎ４とし、制御電圧をＶctl-2、Ｖctl-3、Ｖctl-4とする。３つのスイッチ部３２、３３、３４が必要とするバイアスは、スイッチ部３１のバイアスＢＩＡＳ３１と同電位である。
これにより理想的なベクトル合成回路３０が構成できる（図７．Ｂ）。
【００３９】
ここで、更に、４つの制御電圧Ｖctl-1、Ｖctl-2、Ｖctl-3、Ｖctl-4を生成する回路を、特許文献２に記載したカレントミラー回路を用いた構成とする。これを図８に示す。代表して、図７．Ａの１入力１出力の高周波スイッチ３５の、スイッチ部３１の部分図を図８．Ａに、比較のための他の２つの回路を図８．Ｂ及び図８．Ｃに示す。
図８．Ａの本発明に係るカレントミラー回路ＣＭ1の構成は次の通りである。ｐチャンネルＭＯＳＦＥＴＱ31及びＱ32のソースが定圧電源Ｖccに接続され、ゲートが互いに接続され且つｐチャンネルＭＯＳＦＥＴＱ31のドレインに接続されている。ｐチャンネルＭＯＳＦＥＴＱ31のドレインにはｎチャンネルＭＯＳＦＥＴＱ33のドレインが接続されている。ｎチャンネルＭＯＳＦＥＴＱ33のゲートには第３のバイアス（ＢＩＡＳ３３）が印加され、ソースは接地されている。一方、ｐチャンネルＭＯＳＦＥＴＱ32のドレインにはｐチャンネルＭＯＳＦＥＴＱ34のソースが接続されており、ｐチャンネルＭＯＳＦＥＴＱ34のゲートにはスイッチ前段電圧Ｖ'ctl-1が印加され、ドレインは接地されている。
図８．Ｂはカレントミラー回路ＣＭ1をｎチャンネルＭＯＳＦＥＴ９０と１個の抵抗Ｒ90のみに置き換えた回路図、図８．Ｃは２つのｐチャンネルＭＯＳＦＥＴ９１及び９２でカレントミラー回路を構成し、ｎチャンネルＭＯＳＦＥＴ９３でスイッチ前段電圧Ｖ'ctl-1を入力する入力回路の回路図である。
【００４０】
ｎｐｎトランジスタＱsw1のベースに接続される入力回路としては、例えば図８．Ｂのような、ゲートにスイッチ前段電圧Ｖ'ctl-1が印加され、定圧電源Ｖccが抵抗Ｒ90を介してドレインに接続され、ドレインがｎｐｎトランジスタＱsw1のベースに接続され、ソースが接地されたｎチャンネルＭＯＳＦＥＴ９０の構成を用いる場合が想定される。しかし、図８．Ｂの構成では電圧注入である。そのため、ＭＨｚ程度の高速切替に対応させるために、抵抗Ｒ90を小さくすると消費電流が大きくなってしまう。逆に抵抗Ｒ90を大きくすると時定数が大きくなり、高速切替に対して、なまった反応をしてしまう。
【００４１】
また、図８．Ｃは、２つのｐチャンネルＭＯＳＦＥＴ９１及び９２のソースを定圧電源Ｖccに接続し、ｐチャンネルＭＯＳＦＥＴ９１及び９２のゲートを互いに接続してｐチャンネルＭＯＳＦＥＴ９１のドレインに接続してカレントミラー回路を形成し、ｐチャンネルＭＯＳＦＥＴ９１のドレインに、ゲートにスイッチ前段電圧Ｖ'ctl-1を印加したｎチャンネルＭＯＳＦＥＴ９３のドレインを接続し、ｎチャンネルＭＯＳＦＥＴ９３のソースを接地し、ｐチャンネルＭＯＳＦＥＴ９２のドレインをｎｐｎトランジスタＱsw1のベースに接続したものである。図８．Ｃの構成では電流注入は可能であるが、電流引き出しの経路が無いために、高速切替に対してやはりなまった反応をしてしまう。
【００４２】
本発明に係る図８．Ａの構成におては、ｐチャンネルＭＯＳＦＥＴＱ32のドレインに、ゲートにスイッチ前段電圧Ｖ'ctl-1が印加されたｐチャンネルＭＯＳＦＥＴＱ34のソースが接続され、この接続点にｎｐｎトランジスタＱsw1のベースが接続されているので、電流引き出しの経路を設けることができ、電流注入も電流引き出しも可能である。実際、第３のバイアス（ＢＩＡＳ３３）として適当な正電位をｎチャンネルＭＯＳＦＥＴＱ33のゲートに印加すると、ｎチャンネルＭＯＳＦＥＴＱ33がオンとなって、ｐチャンネルＭＯＳＦＥＴＱ31及びＱ32がカレントミラー回路として作用し、一定電流がｐチャンネルＭＯＳＦＥＴＱ32のドレインから流れる。
【００４３】
この際、ｐチャンネルＭＯＳＦＥＴＱ34のゲートが正電位であれば、ｐチャンネルＭＯＳＦＥＴＱ34はオフとなり、ｐチャンネルＭＯＳＦＥＴＱ32のドレインからの電流がｎｐｎトランジスタＱsw1のベースに注入される。こうしてｎｐｎトランジスタＱsw1のベース（スイッチ電圧Ｖctl-1）が高電位となって、ｎｐｎトランジスタＱsw1がオンとなり、入力用トランジスタＱi1のエミッタに入力された高周波がｎｐｎトランジスタＱsw1のコレクタに出力される（出力Ｏｕｔに接続される）。
【００４４】
一方、ｐチャンネルＭＯＳＦＥＴＱ34のゲートが０又は負電位であれば、ｐチャンネルＭＯＳＦＥＴＱ34はオンとなり、ｐチャンネルＭＯＳＦＥＴＱ32のドレインからの電流がｐチャンネルＭＯＳＦＥＴＱ34を介してグランドに流れる。この際、ｎｐｎトランジスタＱsw1のベースからも電流がｐチャンネルＭＯＳＦＥＴＱ34を介してグランドに流れることとなる。こうしてｎｐｎトランジスタＱsw1のベース（スイッチ電圧Ｖctl-1）が低電位となってｎｐｎトランジスタＱsw1がオフとなり、入力用トランジスタＱi1のエミッタに入力された高周波はｎｐｎトランジスタＱsw1のコレクタに出力されない（遮断される）。
このように、消費電流（消費電力）を抑え、スイッチ前段電圧Ｖ'ctl-1の高速切替に対して、時間遅れの小さな高速スイッチングが可能となる。
【００４５】
図９は、図５の４相発生回路２０と図７．Ｂのベクトル合成回路３０を接続した構成の作用をシミュレーションしたグラフ図である。５．８ＧＨｚの高周波を想定した。図５の４相発生回路２０の４つの出力端子Ｏｕｔ−１、Ｏｕｔ−２、Ｏｕｔ−３、Ｏｕｔ−４を各々図７．Ｂの入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３、Ｉｎ４に接続した。図９では、ベクトル合成回路３０の制御電圧Ｖctl-1、Ｖctl-2、Ｖctl-3、Ｖctl-4を次のようにした５例を示した。
図９でＩｎ１：Ｖctl-1が高電位（Ｉｎ１がオン）、Ｖctl-2、Ｖctl-3、Ｖctl-4が低電位（Ｉｎ２、Ｉｎ３、Ｉｎ４がオフ）。
図９でＩｎ１＋Ｉｎ２：Ｖctl-1とＶctl-2が高電位（Ｉｎ１とＩｎ２がオン）、Ｖctl-3、Ｖctl-4が低電位（Ｉｎ３、Ｉｎ４がオフ）。
図９でＩｎ１＋Ｉｎ４：Ｖctl-1とＶctl-4が高電位（Ｉｎ１とＩｎ４がオン）、Ｖctl-2、Ｖctl-3が低電位（Ｉｎ２、Ｉｎ３がオフ）。
図９でＩｎ３＋Ｉｎ４：Ｖctl-3とＶctl-4が高電位（Ｉｎ３とＩｎ４がオン）、Ｖctl-1、Ｖctl-2が低電位（Ｉｎ１、Ｉｎ２がオフ）。
図９でＩｎ１＋Ｉｎ３：Ｖctl-1とＶctl-3が高電位（Ｉｎ１とＩｎ３がオン）、Ｖctl-2、Ｖctl-4が低電位（Ｉｎ２、Ｉｎ４がオフ）。
【００４６】
図９に示すように、理想的なベクトル合成回路を実現可能である。また、４つのスイッチのうち１つだけがオンの場合の出力電圧振幅に対し、位相がπ／２だけ異なる２つの入力のスイッチがオンの場合の出力電圧振幅は２1/2倍となっている。
尚、Ｉｎ１とＩｎ３に入力される高周波は位相がπ異なるので、それらのベクトル和は０となる。
【００４７】
図１０は本発明の利得調整回路４０の構成を示す回路図である。利得調整回路４０は特許文献２に示した電子ボリュームの回路を用いたものであり、カレントミラー回路４１の制御電位Ｖmodを調整することにより、出力の利得調整を可能とする。図７．Ｂのベクトル合成回路３０の出力は、図５の４相発生回路２０から入力される４相の高周波の１つを出力する場合に対し、位相がπ／２だけ異なる２つの入力の和の電圧振幅が２1/2倍であるので、カレントミラー回路４１の制御電位Ｖmodにより、位相がπ／２だけ異なる２つの入力の和が入力された場合に電圧振幅を２-1/2倍に減衰させる。
尚、最終段に置かれた利得調整電位Ｖgcは、最終的な利得調整の為に置かれたものであり、本発明の本質を成すわけではないが、通常、必要となるものである。
【００４８】
利得調整回路４０の構成は以下の通りである。尚、７つのｎｐｎトランジスタＱ41、Ｑ42、Ｑ43、Ｑ44、Ｑ45、Ｑ46及びＱ47は、請求項５及び７に言う第１、第２、第３、第４、第５、第６及び第７のトランジスタにそれぞれ対応する。尚、ＭＯＳＦＥＴであるＱ48、Ｑ49、Ｑ50及びＱ51が、特許文献２の特許請求の範囲に言う第８、第９、第１０及び第１１のトランジスタにそれぞれ対応する。
【００４９】
６つのｎｐｎトランジスタＱ41、Ｑ42、Ｑ43、Ｑ44、Ｑ45及びＱ46により、アナログ乗算器Ｍｘを形成する。尚、４つのｎｐｎトランジスタＱ41、Ｑ42、Ｑ44及びＱ45は特性が揃っており、２つのｎｐｎトランジスタＱ43及びＱ46も特性がほぼ同じものを用いる。６つのｎｐｎトランジスタＱ41、Ｑ42、Ｑ43、Ｑ44、Ｑ45及びＱ46は、特許請求の範囲に言う第１、第２、第３、第４、第５及び第６のトランジスタにそれぞれ対応する。
【００５０】
具体的には、ｎｐｎトランジスタＱ41のコレクタ及びｎｐｎトランジスタＱ44のコレクタが定圧電源ＶCCに接続されている。また、ｎｐｎトランジスタＱ42のコレクタ及びｎｐｎトランジスタＱ45のコレクタが、抵抗Ｒ2Cを介して固定電圧ＶCCに接続されている。ｎｐｎトランジスタＱ41のベースとｎｐｎトランジスタＱ45のベースが接続され、定圧電源ＶCCから抵抗Ｒ41Bを介してベース電位が印加される。尚、ｐチャンネルＭＯＳＦＥＴＱ52のソースもｎｐｎトランジスタＱ41のベースに接続されている。ｐチャンネルＭＯＳＦＥＴＱ52のゲートには第３のバイアス（ＢＩＡＳ４３）が印加され、ドレインは接地されている。また、ｎｐｎトランジスタＱ42のベースとｎｐｎトランジスタのＱ44のベースが接続され、カレントミラー回路４１を介して制御電位Ｖmodが入力される。ｎｐｎトランジスタＱ44のベースとｎｐｎトランジスタＱ45のベースには、各々他端が接地されたキャパシタＣ44BとＣ45Bが接続されている。
【００５１】
ｎｐｎトランジスタＱ41のエミッタとｎｐｎトランジスタＱ42のエミッタが接続され、ｎｐｎトランジスタＱ41及びＱ42が第１の差動増幅部を形成している。また、ｎｐｎトランジスタＱ41のエミッタには、ｎｐｎトランジスタＱ43のコレクタが接続されている。ｎｐｎトランジスタＱ43のベースには、抵抗Ｒ43Bを介して第１のバイアス（ＢＩＡＳ４１）が印加されており、また、他端が接地されたキャパシタＣ43Bが接続されている。また、ｎｐｎトランジスタＱ43のエミッタには、他端が接地された抵抗Ｒ43Eが接続されている。ｎｐｎトランジスタＱ43と抵抗Ｒ43Eとが第１の定電流回路部を形成している。尚、ｎｐｎトランジスタＱ43のエミッタには入力インダクタＬ4iと入力キャパシタＣ4iを介して前段の装置からの位相調整された高周波が入力される。
【００５２】
全く同様に、ｎｐｎトランジスタＱ44のエミッタとｎｐｎトランジスタＱ45のエミッタが接続され、ｎｐｎトランジスタＱ44及びＱ45が第２の差動増幅部を形成し、ｎｐｎトランジスタＱ44のエミッタには、ｎｐｎトランジスタＱ46のコレクタが接続されている。ｎｐｎトランジスタＱ46のベースには、抵抗Ｒ46Bを介して第１のバイアス（ＢＩＡＳ４１）が印加されており、また、他端が接地されたキャパシタＣ46Bが接続されている。また、ｎｐｎトランジスタＱ46のエミッタには、他端が接地された抵抗Ｒ46Eが接続されている。ｎｐｎトランジスタＱ46と抵抗Ｒ46Eとが第２の定電流回路部を形成している。
【００５３】
ｎｐｎトランジスタＱ42のコレクタはエミッタフォロワ部４２に接続されている。エミッタフォロワ部４２はｎｐｎトランジスタＱ47及びＱgc、インダクタＬ78とキャパシタＣ78、抵抗ＲgcE及びＲgcB、出力キャパシタＣ4oから構成されている。エミッタフォロワ部４２の各素子の接続は次の通りである。即ち、ｎｐｎトランジスタＱ42のコレクタはｎｐｎトランジスタＱ47のベースに接続されている。ｎｐｎトランジスタＱ47のコレクタは定圧電源ＶCCに接続されている。ｎｐｎトランジスタＱ47のエミッタにはインダクタＬ78とキャパシタＣ78の並列回路を介してｎｐｎトランジスタＱgcのコレクタが接続されており、ｎｐｎトランジスタＱgcのエミッタには他端が接地された抵抗ＲgcEが接続されている。ｎｐｎトランジスタＱgcのベースには抵抗ＲgcBを介して利得制御電圧Ｖgcが印加されており、ｎｐｎトランジスタＱ47のエミッタから出力キャパシタＣ4oを介して利得調整された高周波が出力される。
【００５４】
カレントミラー回路４１の構成は次の通りである。ｐチャンネルＭＯＳＦＥＴＱ48及びＱ49のソースが定圧電源Ｖccに接続され、ゲートが互いに接続され且つｐチャンネルＭＯＳＦＥＴＱ48のドレインに接続されている。ｐチャンネルＭＯＳＦＥＴＱ48のドレインにはｎチャンネルＭＯＳＦＥＴＱ50のドレインが接続されている。ｎチャンネルＭＯＳＦＥＴＱ50のゲートには第２のバイアス（ＢＩＡＳ４２）が印加され、ソースは接地されている。一方、ｐチャンネルＭＯＳＦＥＴＱ49のドレインにはｐチャンネルＭＯＳＦＥＴＱ51のソースが接続されており、ｐチャンネルＭＯＳＦＥＴＱ51のゲートには制御電位Ｖmodが印加され、ドレインは接地されている。
【００５５】
図１１は、利得調整回路４０の作用のシミュレーション結果を示す２つのグラフ図である。
図１１．Ａに示されるように、５．８ＧＨｚの高周波の入力に対し、制御電位Ｖmodを３８０ｍＶとしたときの利得に対し、制御電位Ｖmodを３６０ｍＶとした時に１／２の減衰を実現できる。この際、位相が変化していない。また、図１１．Ｂに示されるように、数ＧＨｚ程度の比較的広範囲において、制御電位Ｖmodを３８０ｍＶと３６０ｍＶとで切り替えた際の減衰量がほとんど変化せず、図１０の利得調整回路４０が利得調整回路として優れた機能を有していることがわかる。
【００５６】
図１０の利得調整回路４０において、利得を調整しても位相が変化しない理由は次の通りである。
制御電位Ｖmodによる利得調整（増幅）に主として関与するのはｎｐｎトランジスタＱ41とＱ42である。ｎｐｎトランジスタＱ42の電流を減らすと利得は下がり、増やすと利得は上がる。これは電流が増えるとｎｐｎトランジスタＱ42のｇｍが増えるためである。通常、ｎｐｎトランジスタＱ42の電流を増減すると、３つの端子間の寄生容量も変わるため、出力位相も変わる。しかし本回路では、ｎｐｎトランジスタＱ42とＱ45は並列（エミッタのバイアス電位は同じ）であり、負荷Ｒ42cには一定の直流電流が流れている。ここで、増幅に関係するのはｎｐｎトランジスタＱ42であり、Ｑ45は関係しない。ｎｐｎトランジスタＱ42を流れる電流が増えて寄生容量が増加した時、ｎｐｎトランジスタＱ45を流れる電流が減り、寄生容量は減る。従って、並列接続のｎｐｎトランジスタＱ42とＱ45の全体の寄生容量は一定に保たれる。ｎｐｎトランジスタＱ42を流れる電流が減った場合は、逆の動作になり、この場合も並列接続のｎｐｎトランジスタＱ42とＱ45の全体の寄生容量は一定に保たれる。このため、負荷Ｒ42cから見た容量は一定であるため、制御電位Ｖmodによる利得が変わっても、ｎｐｎトランジスタＱ42の出力の位相に変化はない。
【００５７】
図１２は、図３．Ａの位相調整回路１０、図５の４相発生回路２０、図７．Ｂのベクトル合成回路３０、図１０の利得調整回路４０を、図１．Ｂのように接続した無限移相器１５０の作用のシミュレーション結果を示す２つのグラフ図である。
図１２．Ａのように、利得調整回路４０において、減衰させない場合と２-1/2倍に減衰させる場合を切り替えることで、ベクトル合成回路３０から入力される電圧振幅が１又は２1/2の２通りあっても、利得調整回路４０の出力を常に一定に保つことができる。
図１２．Ａでは、ベクトル合成回路３０において、Ｉｎ１＋Ｉｎ２、入力Ｉｎ１のみの出力、Ｉｎ１＋Ｉｎ４、Ｉｎ４のみの出力、Ｉｎ４＋Ｉｎ３、Ｉｎ１＋Ｉｎ３（振幅０）、の６通りを示した。
図１２．Ｂは、ベクトル合成回路３０の出力がＩｎ１＋１ｎ２の場合に位相調整回路１０の電位Ｖ1-cntを、０、正、負と切り替えた場合の利得調整回路４０の出力を示す。図１２．Ｂのように、位相を調整可能であり、電圧振幅に変化は生じていない。
【００５８】
以上のように、本実施例である、図３．Ａの位相調整回路１０、図５の４相発生回路２０、図７．Ｂのベクトル合成回路３０、図１０の利得調整回路４０を、図１．Ｂのように接続した無限移相器１５０は、図３．Ａの位相調整回路１０の電位Ｖ1-cntを調整して位相を０〜４５度（０〜π／４）の範囲で調整し、図７．Ｂのベクトル合成回路３０の４つのスイッチ電位Ｖctl-1、Ｖctl-2、Ｖctl-3、Ｖctl-4の１つをオン、又は位相が９０度（π／２ラジアン）異なる２つの高周波に対応した２つのスイッチをオンし、利得調整回路４０での制御電位Ｖmodをベクトル合成回路３０のスイッチのオン状態に対応して切り替えることで、常に電圧振幅が一定の、０〜３６０度（０〜２πラジアン）の任意の位相量とした、高周波出力が可能な、ＧＨｚ帯域の無限移相器である。本実施例の構成は、明かに小型ＩＣチップ化が可能である。以上は図１．Ａのように接続した無限移相器１００でも全く同様である。
このように、本発明によれば、高周波の振幅を一定としたまま、０〜３６０度（０〜２πラジアン）の任意の位相量とした高周波出力が可能な、ＩＣチップ化可能な無限移相器が実現できる。
【産業上の利用可能性】
【００５９】
本発明は、複数個のアンテナによりビームフォーミングを行うレーダー装置に適用できる。当該レーダー装置は、車載レーダーに適用可能である。
【図面の簡単な説明】
【００６０】
【図１】１．Ａは、本発明の具体的な一実施例に係る無限移相器１００の構成を示したブロック図、１．Ｂは、本発明の具体的な他の実施例に係る無限移相器１５０の構成を示したブロック図。
【図２】無限移相器１００及び１５０の作用を示す２枚のグラフ図。
【図３】位相調整回路１０の構成を示すブロック図及び回路図。
【図４】位相調整回路１０のシミュレーション結果を示すグラフ図。
【図５】４相発生回路２０の構成を示す回路図。
【図６】４相発生回路２０のシミュレーション結果を示すグラフ図。
【図７】ベクトル合成回路３０の構成を説明するための回路図及びブロック図。
【図８】カレントミラー回路の作用を説明するための３つの回路図（部分図）。
【図９】４相発生回路２０とベクトル合成回路３０を接続した構成のシミュレーション結果を示すグラフ図。
【図１０】利得調整回路４０の構成を示す回路図。
【図１１】利得調整回路４０のシミュレーション結果を示す２つのグラフ図。
【図１２】位相調整回路１０、４相発生回路２０、ベクトル合成回路３０、利得調整回路４０を接続した無限移相器１５０のシミュレーション結果を示す２つのグラフ図。
【符号の説明】
【００６１】
１００、１５０：無限移相器
１０：位相調整回路
１０１（１０１−１、１０１−２）：小型位相調整回路
１０１０：反転高周波生成回路
２０：４相発生回路
３０：ベクトル合成回路（４入力１出力のスイッチ回路）
３１、３２、３３、３４：スイッチ
３５：１入力１出力のスイッチ回路
４０：利得調整回路
【図１】
0005122989.tif 000002
【図２】
0005122989.tif 000003
【図３】
0005122989.tif 000004
【図５】
0005122989.tif 000005
【図６】
0005122989.tif 000006
【図７】
0005122989.tif 000007
【図８】
0005122989.tif 000008
【図１０】
0005122989.tif 000009
【図４】
0005122989.tif 000010
【図９】
0005122989.tif 000011
【図１１】
0005122989.tif 000012
【図１２】
0005122989.tif 000013