(57)【特許請求の範囲】
【請求項１】
２次元状に配置され、光電変換素子を含む複数の画素と、該複数の画素の各列に対応して配置され、前記複数の画素からの信号が列毎に転送される複数の列回路とを有する撮像素子を備える撮像装置であって、
前記複数の画素から１フレームの信号を複数の所定単位に分けて読み出す場合に、前記所定単位内に同じ列に配置された複数行の画素からの信号を、該画素が配置された列の列回路と、当該列とは異なる列の列回路とに振り分けて転送する振り分け手段を、備えることを特徴とする撮像装置。
【請求項２】
前記振り分け手段は、前記複数の画素から、行方向に配置された画素の信号を読み飛ばす場合に、同じ列に配置された複数行の画素からの信号を、該画素が配置された列の列回路と、当該列とは異なる列の列回路とに振り分けて転送する、ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記振り分け手段は、前記所定単位内に同じ列に配置された複数行の画素からの信号を、該画素が配置された列の列回路と、当該列とは異なる列の列回路とに同一タイミングに転送することを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記振り分け手段は、同じ列に配置された複数行の画素からの信号を、該画素が配置された列の列回路と、当該列とは異なる列の列回路とに振り分けて転送する場合に、全列の列回路を使用することを特徴とする請求項１〜３のいずれか一項に記載の撮像装置。
【請求項５】
前記複数の画素と前記複数の列回路の間に列毎に出力線を有し、前記振り分け手段が、前記複数の画素と列毎の前記出力線との間に配置されることを特徴とする請求項１〜４のいずれか一項に記載の撮像装置。
【請求項６】
前記列回路が、ＡＤ変換器を含む、ことを特徴とする請求項１〜５のいずれか一項に記載の撮像装置。
【請求項７】
前記列回路が、増幅アンプを含む、ことを特徴とする請求項１〜６のいずれか一項に記載の撮像装置。
【請求項８】
前記振り分け手段によって前記列回路に振り分けられた画素信号の増幅率が、列回路毎に異なる、ことを特徴とする請求項６又は７に記載の撮像装置。
【請求項９】
前記振り分け手段によって前記列回路に振り分けられた画素信号を加算する加算手段を備える、ことを特徴とする請求項１〜８のいずれか一項に記載の撮像装置。
【請求項１０】
前記振り分け手段によって前記列回路に振り分けられた画素信号を並べ替える並べ替え手段を備える、ことを特徴とする請求項１〜９のいずれか一項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列回路を配置した撮像素子を備える撮像装置に関する。
【背景技術】
【０００２】
図９は、従来の撮像素子に対して、列回路を配置した場合の回路図である。
【０００３】
図９において、垂直走査回路３０００は、各画素３００〜３０２，３１０〜３１２，３２０〜３２２の信号の読み出しに必要な各種信号を送り出すための回路である。列回路３１００〜３１０２は、信号の増幅やインピーダンス変換等を行う増幅アンプ、及び信号のアナログ／デジタル変換を行うＡＤ変換器などからなる。
【０００４】
行選択信号ＰＳＥＬ０〜ＰＳＥＬ２は、各画素３００〜３０２，３１０〜３１２，３２０〜３２２の信号を転送する際に、転送を行う画素を行毎に選択するための信号である。行選択スイッチＳＥＬ００〜ＳＥＬ２２は、行選択信号ＰＳＥＬ０〜ＰＳＥＬ２を受けて、各画素３００〜３０２，３１０〜３１２，３２０〜３２２の信号を列回路３１００〜３１０２へ転送するためのスイッチである。
【０００５】
そして、撮像素子が受光すると、撮像素子の各画素３００〜３０２，３１０〜３１２，３２０〜３２２において電荷が発生し、各画素３００〜３０２，３１０〜３１２，３２０〜３２２において電気信号がアナログ信号に変換される。
【０００６】
次に、垂直走査回路３０００から行選択信号ＰＳＥＬ０〜ＰＳＥＬ２が順に送られることによって行選択スイッチＳＥＬ００〜ＳＥＬ２２がオンする。行選択スイッチＳＥＬ００〜ＳＥＬ２２のオンにより、選択された行に配置された各画素３００〜３０２，３１０〜３１２，３２０〜３２２のアナログ信号が、各々の属する垂直出力線を介して各画素の列毎に付属された列回路３１００〜３１０２に読み出される。
【０００７】
列回路３１００〜３１０２に読み出されたアナログ信号は、信号増幅処理やアナログ／デジタル変換処理等が施されて撮像素子から出力される。
【０００８】
撮像素子から出力された信号は、該撮像素子に接続された信号処理回路（不図示）において、必要に応じて複数の画素信号同士の加算処理、画素信号の間引き処理、フィルター処理、各種補正処理等が施される。
【０００９】
このような撮像素子において、通常、静止画像の全画面読み出しを行う場合には、全画素の信号を読み出して画像の生成に使用する。
【００１０】
一方、動画の出力時（高フレームレートでの読み出しが求められる）には、画素信号の列回路への転送の際、必要な画素を選択して信号を転送する（画素の読み飛ばし）ことにより、読み出す画素数を減らし、フレームレートをあげている。
【００１１】
また、静止画の縮小画像の場合には、前述した画素の読み飛ばしにより読み出す画素数を減らすか、或いは全画素の信号を読み出した後、信号処理回路において間引き処理あるいは加算処理を行うかして得られた信号から縮小画像を生成するのが一般的である。
【特許文献１】特開２００３‐５１９８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上述したように、静止画の縮小画像の出力に際して、全画素の信号を読み出した上で、信号処理回路における処理によって縮小画像を生成する場合は、静止画の全画面の画素の読み出しのときと同等の画素の読み出し時間がかかってしまう。
【００１３】
また、動画を出力する場合は、画素信号の列回路への転送の際に読み飛ばす画素の数に応じて読み出し時間を短縮ですることができるが、列の読み飛ばしを行った場合、読み飛ばされた列に配置された列回路は使用されない。このため、列回路を有効に利用することができない。
【００１４】
そこで、本発明は、列回路を有効に利用して画素の読み出し時間の更なる短縮化を図ることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の撮像装置は、２次元状に配置され、光電変換素子を含む複数の画素と、該複数の画素の各列に対応して配置され、前記複数の画素からの信号が列毎に転送される複数の列回路とを有する撮像素子を備える撮像装置であって、前記複数の画素から１フレームの信号を複数の所定単位に分けて読み出す場合に、前記所定単位内に同じ列に配置された複数行の画素からの信号を、該画素が配置された列の列回路と、当該列とは異なる列の列回路とに振り分けて転送する振り分け手段を、備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、従来では画素の読み飛ばしを行う際には使用されていなかった列回路を有効に使用することができるので、通常の画素の読み飛ばし時における１行分の読み出し時間に相当する時間で、複数行の画素の読み出しを行うことができる。
【００１７】
これにより、通常の画素の読み飛ばしと比較してもより高速な画素の読み出しを行うことができ、特に、高フレームレートでの画素の読み出しが必要とされる動画出力時に非常に有効なものとすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面を参照して説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態である撮像装置を説明するためのブロック図である。なお、本実施形態では、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置を例に採る。
【００２０】
本実施形態の撮像装置は、図１に示すように、撮像素子３と、撮像素子３を動作させる信号を発生するタイミング信号発生回路５を有する。駆動回路６は、レンズ及び絞りからなる撮影光学系１、メカニカルシャッタ２及び撮像素子３を駆動する。
【００２１】
信号処理回路７は、撮影した画像データに必要な信号処理を行い、画像メモリ８は、信号処理された画像データを記憶する。記録回路１０は、信号処理された画像データを着脱自在に装着された記録媒体９に記録する。
【００２２】
表示回路１２は、信号処理された画像データを画像表示装置１１に表示する。システム制御部１３は、撮像装置全体を制御する。
【００２３】
ＲＯＭ１４は、システム制御部１３で実行される制御プログラム、制御プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、および欠陥画素情報等の補正データを記憶する。
【００２４】
ＲＡＭ１５は、システム制御部１３が撮像装置を制御する際に使用するためのＲＯＭ１４に記憶されたプログラム、制御データおよび補正データを転送して記憶する。
【００２５】
システム制御部１３には、電源スイッチ１０９、シャッタスイッチ（ＳＷ１）１１０、シャッタスイッチ（ＳＷ２）１１１が接続されている。
【００２６】
電源スイッチ１０９は、撮像装置を起動させるためのスイッチである。シャッタスイッチ（ＳＷ１）１１０は、測光処理、測距処理等の撮影準備動作の開始を指示するスイッチである。
【００２７】
シャッタスイッチ（ＳＷ２）１１１は、不図示のミラー及びシャッタを駆動し、撮像素子３から読み出した信号を信号処理回路７、記録回路１０を介して記録媒体９に書き込む一連の撮像動作の開始を指示するスイッチである。なお、メカニカルシャッタ２と撮像素子３が電子シャッタ機能を有する場合には、シャッタに代えて不図示の電子シャッタが駆動される。
【００２８】
次に、図２を参照して、上記構成の撮像装置の動作例について説明する。図２での各処理は、ＲＯＭ１４に記憶された制御プログラムがＲＡＭ１５にロードされて、システム制御部１３のＣＰＵ等により実行される。
【００２９】
なお、本実施形態では、撮像装置の撮影モードとして、静止画モード、動画モードがある。
【００３０】
静止画モードには、撮影したままの画像情報（以下、ＲＡＷ）を記録するモード、ＲＡＷから生成した観賞用の画像（以下、ＪＰＥＧ）を記録するモード、ＲＡＷとＪＰＥＧの双方を記録するモード（以下、ＲＡＷ＋ＪＰＥＧ）がある。
【００３１】
また、ＪＰＥＧには、記録画像が撮影したままの解像度を持つ高解像度のＪＰＥＧ（以下、ＪＰＥＧ−Ｌ）、及び解像度を落として記録画像の容量を減らした低解像度のＪＰＥＧ（以下、ＪＰＥＧ−Ｓ）がある。
【００３２】
一方、動画モードは、事前に被写体を測光及び測距して露出や焦点調節を行うと共に、静止画撮影のための構図を決められるように画像をリアルタイムに表示する、いわゆるＥＶＦ機能として用いられる。
【００３３】
図２において、まず、ステップＳ２０１では、システム制御部１３は、電源スイッチ１０９がＯＮかどうかを判定し、電源スイッチ１０９がＯＮであると判定した場合は、ステップＳ２０２に進む。
【００３４】
ステップＳ２０２では、システム制御部１３は、撮影準備動作を開始させるスイッチであるシャッタスイッチ（ＳＷ１）１１０がＯＮかどうかを判定し、シャッタスイッチ（ＳＷ１）１１０がＯＮであると判定した場合は、ステップＳ２０３に進む。
【００３５】
ステップＳ２０３では、システム制御部１３は、撮像素子３に蓄積されている撮像信号のリセットを行い、ステップＳ２０４に進む。
【００３６】
ステップＳ２０４では、システム制御部１３は、シャッタ（メカニカルシャッタ２と撮像素子３が電子シャッタ機能を有する場合には不図示の電子シャッタ）を駆動するなどして撮像素子３に露光して電荷を蓄積し、ステップＳ２０５に進む。
【００３７】
ステップＳ２０５では、システム制御部１３は、撮像素子３に蓄積された信号を後述する読み出し１モードの動作で読み出し、ステップＳ２０６に進む。
【００３８】
ステップＳ２０６では、システム制御部１３は、ステップＳ２０５において読み出された画像信号を基に信号処理回路７にて公知の測光処理、測距処理を行い、ステップＳ２０７に進む。
【００３９】
ステップＳ２０７では、システム制御部１３は、表示回路１２を介してステップＳ２０６で処理された画像を画像表示装置１１に表示し、ステップＳ２０８に進む。
【００４０】
ステップＳ２０８では、システム制御部１３は、静止画撮影動作の開始スイッチであるシャッタスイッチ（ＳＷ２）１１１がＯＮかどうかを判定する。そして、シャッタスイッチ（ＳＷ２）１１１がＯＮであればステップＳ２１０に進み、ＯＦＦであればステップＳ２０９に進む。
【００４１】
ステップＳ２０９では、システム制御部１３は、動画取得の開始スイッチであるシャッタスイッチ（ＳＷ１）１１０がＯＮかどうかを判定し、ＯＮであればステップＳ２０３に戻り、ＯＦＦであればステップＳ２０２に戻る。
【００４２】
ステップＳ２１０では、システム制御部１３は、撮像素子３に蓄積されている撮像信号のリセットを行い、ステップＳ２１１に進む。
【００４３】
ステップＳ２１１では、システム制御部１３は、シャッタ（メカニカルシャッタ２と撮像素子３が電子シャッタ機能を有する場合には不図示の電子シャッタ）を駆動するなどして撮像素子３に露光して電荷を蓄積し、ステップＳ２１２に進む。
【００４４】
ステップＳ２１２では、システム制御部１３は、画像信号の記録モードを判定する。
【００４５】
そして、記録モードが全画面（ＲＡＷ若しくはＲＡＷ＋ＪＰＥＧ、又はＪＰＥＧ−Ｌ）であればステップＳ２１３に進み、システム制御部１３は、後述する読み出し２モードの動作によって読み出しを行い、ステップＳ２１５に進む。
【００４６】
一方、記録モードが縮小画像（ＪＰＥＧ−Ｓ）であれば、ステップＳ２１４に進み、システム制御部１３は、後述する読み出し１モードの動作によって読み出しを行い、ステップＳ２１５に進む。
【００４７】
ステップＳ２１５では、システム制御部１３は、必要に応じて画像信号の各種補正、演算処理を行い、ステップＳ２１６で、処理された画像を記録回路１０を介して記録媒体９に記録する。
【００４８】
図３は、撮像素子３の回路図を簡易に示した図である。
【００４９】
図３において、垂直走査回路３０００は、各画素の信号の読み出しに必要な各種信号を送り出すための回路である。列回路３１００〜３１０２は、信号の増幅やインピーダンス変換等を行う増幅アンプ、及び信号のアナログ／デジタル変換を行うＡＤ変換器などからなる。
【００５０】
行選択信号（パルス）ＰＳＥＬ２，０〜ＰＳＥＬ２，２は、各画素３００〜３０２，３１０〜３１２，３２０〜３２２の信号を転送する際に、転送を行う画素を行毎に選択するための信号である。画素３００〜３０２，３１０〜３１２，３２０〜３２２は、光電変換素子を含んで２次元状に配置されている。
【００５１】
行選択スイッチＳＥＬ２００〜２０２、２１０〜２１２、２２０〜２２２は、行選択信号ＰＳＥＬ２，０〜ＰＳＥＬ２，２を受けて、各画素３００〜３０２，３１０〜３１２，３２０〜３２２の信号を列回路３１００〜３１０２へ転送するためのスイッチである。
【００５２】
画素選択信号（パルス）ＰＳＥＬ１，０は、読み出し１モードにあたる、画素の読み飛ばし動作の際に、転送を行う画素のみ、ここでは３行分を順次選択するための信号である。ここで、読み飛ばし動作とは、画素からの信号転送の際に、画像の生成に使用しない画素は信号を転送せず、必要な画素のみ信号転送を行う読み出し動作のことである。
【００５３】
画素選択スイッチ（振り分け手段）ＳＥＬ１００〜ＳＥＬ１０２は、画素選択信号ＰＳＥＬ１，０により選択された各画素の信号を列回路３１００〜３１０２へ振り分けて転送するためのスイッチである。
【００５４】
ここで、図３においては、説明の便宜上、３行３列の画素を配置した撮像素子３の場合について図示しているが、列回路の構成は図示に限定されない。
【００５５】
まず、図４を参照して、図３の撮像素子３における読み出し１モードの動作例について説明する。
【００５６】
図４においては、撮像素子３の全画面の画素の行数をｎ行として説明する。また、読み出し１モードとは、画素信号の読み飛ばし動作を行う読み出しモードの事である。本実施形態では、画素信号の読み飛ばし動作において、読み出す画素は１行×３列中１画素として説明する。
【００５７】
図４において、光信号の蓄積に先立ち、各画素を一括にリセットするリセットパルスＰＲＥＳがオンし、撮像素子３に蓄積されている撮像信号のリセットを行った後、リセット解除を行うことで撮像信号の蓄積が開始される。
【００５８】
所定時間の撮像信号の蓄積の後、各画素出力を各画素に付属する電荷蓄積部（不図示）に転送するためのスイッチ（不図示）を一括に駆動する転送パルスＰＴｘをオンすることで、画素出力を電荷蓄積部に転送して蓄積が終了する。
【００５９】
画素選択パルスＰＳＥＬ１，０〜ＰＳＥＬ１，３ｍがオンすることにより、列方向の３画素が選択され、前記電荷蓄積部から、蓄積された撮像信号が順に転送される。
【００６０】
行選択パルスＰＳＥＬ２，０〜ＰＳＥＬ２，ｎは駆動せず、画素選択パルスＰＳＥＬ１，０〜ＰＳＥＬ１，３ｍによって、ｍ行（行方向の１／３の飛び越し読み出しの場合、ｍ＝ｎ／３、ｎ，ｍ＝整数）の画素の信号が読み出される。読み出された画素信号は、列回路３１００〜３１０２へ振り分けられて転送される。
【００６１】
この振り分けに際しては、例えば、読み出しを行う画素の信号を、該当画素の配置された列の列回路３１０１と、読み飛ばす画素の列に配置された他の列回路３１００、３１０２とに振り分けて読み出すようにする。
【００６２】
これにより、１フレームの画素信号の読み出し動作が終了する。その後は、必要に応じて次のフレームの画素信号の読み出し動作が行われる。
【００６３】
次に、図５を参照して、図３の撮像素子３における読み出し２モードの動作例について説明する。
【００６４】
なお、読み出し２モードとは、画素信号の読み飛ばしを行わず、全画面読み出しを行う読み出しモードを指す。また、図５においても、撮像素子３はｎ行の画素列を持つものとして説明する。
【００６５】
図５において、光信号の蓄積に先立ち各画素を一括にリセットするリセットパルスＰＲＥＳがオンし、撮像素子３に蓄積されている撮像信号のリセットを行った後、リセット解除を行うことで撮像信号の蓄積が開始される。
【００６６】
所定時間の蓄積の後、各画素出力を各画素に付属する電荷蓄積部（不図示）に転送するためのスイッチ（不図示）を一括に駆動する転送パルスＰＴｘをオンすることで、画素出力を電荷蓄積部に転送して蓄積が終了する。
【００６７】
行選択パルスＰＳＥＬ２，０〜ＰＳＥＬ２，ｎが順にオンすることにより、行毎に画素が選択され、前記電荷蓄積部から、蓄積された撮像信号が順に転送される。
【００６８】
画素選択パルスＰＳＥＬ１，０〜ＰＳＥＬ１，３ｍは駆動せず、行選択パルスＰＳＥＬ２，０〜ＰＳＥＬ２，ｎによって、撮像素子３の全画素にあたるｎ行の画素の信号が読み出され、読み出された画素信号は、列回路３１００〜３１０２へ転送される。
【００６９】
これにより、１フレームの画素信号の読み出し動作が終了する。その後は、必要に応じて次のフレームの読み出し動作が行われる。
【００７０】
ここで、リセット動作の後に画素の転送信号が送られてから、１フレームの画素信号の読み出しが終了するまでにかかる時間を、読み出し１モードの場合と、読み出し２モードの場合と、で比較する。
【００７１】
読み出し２モードでは、１フレームの画素信号の読み出しが完了するまでに、行選択パルスＰＳＥＬ２，０〜ＰＳＥＬ２，ｎの、計ｎ回分の信号を送るだけの時間がかかる。
【００７２】
これに対し、読み出し１モードでは、画素選択パルスＰＳＥＬ１，０〜ＰＳＥＬ１，３ｍの、計ｍ回分（ｍ＝ｎ／３、ｍ＝整数）の信号を送ればよいため、約１／３の時間で読み出すことができる。
【００７３】
そのため、読み出し１モードでは、読み出し２モードに比べ、高フレームレートでの信号読み出しが可能となる。
【００７４】
ここで、列回路がＡＤ変換器を持つ場合について考える。この場合、画素より読み出されたアナログ信号は、列回路においてデジタル変換されてから、撮像素子３の外部に読み出されることとなる。
【００７５】
デジタル信号の演算は、アナログ信号の演算と比較して易しいため、ＡＤ変換器よりも後段であれば、撮像素子の内部においても不図示の加算手段により信号の加算の演算処理等が簡単に行えるようになる。
【００７６】
また、列回路がＡＤ変換器や増幅アンプ等、信号の増減機能を持つような場合においては、撮像素子の内部で読み出した信号に対して列毎に異なるゲインをかけることが可能である。
【００７７】
例えば、読み出し１モードで各列回路に振り分けられた画素信号の増幅率を列回路毎に異ならせることができる。
【００７８】
これを利用し、列毎に信号に対して適切なゲインをかけた後、信号の加算処理を行うことにより、ローパスフィルタのような信号処理を行うことができる。
【００７９】
例えば、列回路３１０１のゲインを１倍、列回路３１００，３１０２のゲインを１／２倍に設定することで、１行目と３行目の信号を、２行目の信号のゲインに対して１／２倍のゲインで読み出す。その後、１行目から３行目までの信号を加算することで、ローパスフィルタに相当する信号処理を行ったことになる。
【００８０】
なお、本実施形態では、画素信号の読み飛ばし動作において、読み出す画素は１行×３列あたり１画素として説明を行ったが、より多くの画素列を読み飛ばしてもよい。画素列を多く読み飛ばせば、それに応じて１フレームの画素信号の読み出しにかかる時間は短縮できることはいうまでもない。
【００８１】
また、本実施形態において、列回路を通過した信号をそのままの順序で読み出すと、信号の順序が実際の画素の並び順とは異なってしまい、その並びのまま画像を生成したのでは、正しい画像を得ることができなくなる。
【００８２】
この場合、図８に示すように、列回路より後段に並べ替え回路（並び替え手段）３２００を配置し、信号の順序を実際の画素の並び順に並べ替えて出力するようにすればよい。あるいは、図１の信号処理回路（並べ替え手段）７において、信号の順序を実際の画素の並び順に並べ替えるようにしてもよい。なお、図８では、３行６列の画素を持つ撮像素子を例として図示している。
【００８３】
以上説明したように、本実施形態では、列方向の画素の読み飛ばしを行なった場合に、読み出す画素の信号を該当画素の配置された列回路と、読み飛ばしが行なわれた他の列の列回路とに振り分けて転送することができる。
【００８４】
従って、従来では画素の読み飛ばしを行う際には使用されていなかった列回路を有効に使用することができるので、通常の画素の読み飛ばし時における１行分の読み出し時間に相当する時間で、複数行の画素の読み出しを行うことができる。
【００８５】
これにより、通常の画素の読み飛ばしと比較してもより高速な画素の読み出しを行うことができ、特に、高フレームレートでの画素の読み出しが必要とされる動画撮影、また、高解像度の必要とされない縮小画像の撮影時に非常に有効なものとすることができる。
【００８６】
（第２の実施形態）
次に、図６及び図７を参照して、本発明の第２の実施形態である撮像装置について説明する。図６は本発明の第２の実施形態である撮像装置における撮像素子の回路図を簡易的に示した図、図７は読み出し１モードの動作例を説明するためのタイミングチャート図である。
【００８７】
本実施形態では、上記第１の実施形態が１行×３列あたり１画素の読み出しを行っているのに対し、３行×３列あたり１画素を読み出す場合を説明する。
【００８８】
図６では、９行３列の画素を持つ撮像素子３において、画素選択パルスＰＳＥＬ１，０により選択される画素選択スイッチＳＥＬ１１００〜ＳＥＬ１１０２を、３行×３列あたり１画素に配置する。
【００８９】
そして、読み出し１モードの動作の際、読み出しを行う画素の信号を、例えば、該当画素の配置された列の列回路３１０１と、読み飛ばす画素が配置された列の他の列回路３１００、３１０２とに振り分けて読み出すようにする。このようにすれば、図７のタイミングチャートに示すように、ｍ行分（ｍ＝ｎ／９、ｎ，ｍ＝整数）の画素信号の読み出しを行うことで全画面分の信号を読み出すことができる。
【００９０】
したがって、上記第１の実施形態のように、１行×３列あたり１画素を読み出す場合は全画面の読み出し時間に対し約１／３に短縮できたのに対し、本実施形態では、１フレームの信号の転送にかかる時間を全画面の読み出し時間に対し約１／９に短縮できる。
【００９１】
ここで、図６においては、説明の便宜上、９行３列の画素を持つ撮像素子３について説明したが、撮像素子３の実際の画素数はその限りではない。また、列回路の構成は図示のとおりでなくともよい。その他の構成及び作用効果は、上記第１の実施形態と同様である。
【００９２】
なお、本発明は、上記各実施形態に例示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態である撮像装置を説明するためのブロック図である。
【図２】本発明の第１の実施形態である撮像装置撮像装置の動作例について説明するためのフローチャート図である。
【図３】撮像素子の回路図を簡易的に示した図である。
【図４】読み出し１モードの動作例を説明するためのタイミングチャート図である。
【図５】読み出し２モードの動作例を説明するためのタイミングチャート図である。
【図６】本発明の第２の実施形態である撮像装置における撮像素子の回路図を簡易的に示した図である。
【図７】読み出し１モードの動作例を説明するためのタイミングチャート図である。
【図８】信号の並べ替え回路の配置例を示す回路図である。
【図９】従来の撮像素子に対して、列回路を配置した場合の回路図である。
【符号の説明】
【００９４】
１  光学系
２  メカニカルシャッタ
３  撮像素子
５  タイミング信号発生回路
６  駆動回路
７  信号処理回路
８  画像メモリ
９  記録媒体
１０  記録回路
１１  画像表示装置
１２  表示回路
１３  システム制御部
１４  ＲＯＭ
１５  ＲＡＭ
１０９  電源スイッチ
１１０  シャッタスイッチ（ＳＷ１）
１１１  シャッタスイッチ（ＳＷ２）
３０００  垂直走査回路
３１００〜３１０５  列回路
３２００  並べ替え回路
ＳＥＬ１００〜ＳＥＬ１０２  画素選択スイッチ
ＳＥＬ２００〜ＳＥＬ２８２  行選択スイッチ
【図１】
0005147416.tif 000002
【図２】
0005147416.tif 000003
【図３】
0005147416.tif 000004
【図４】
0005147416.tif 000005
【図５】
0005147416.tif 000006
【図６】
0005147416.tif 000007
【図７】
0005147416.tif 000008
【図８】
0005147416.tif 000009
【図９】
0005147416.tif 000010