(57)【特許請求の範囲】
【請求項１】
低電圧差動信号ドライバであって、
第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力回路と、
プログラム可能オンチップ抵抗器と、
第２のオンチップ抵抗器と
を備え、
前記プログラム可能オンチップ抵抗器は、駆動電流への影響を減殺することによって前記ドライバの出力スイングを制御し、終端抵抗器として動作するように、選択的に動作可能であり、
前記プログラム可能オンチップ抵抗器は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器は、前記プログラム可能オンチップ抵抗と同じタイプであり、前記低電圧差動信号ドライバの前記駆動電流に前記影響を与えるように動作可能である
ことを特徴とする低電圧差動信号ドライバ。
【請求項２】
前記電流ステアリング出力回路は、
第1の正のスイッチと、
第2の正のスイッチと、
前記第2の正のスイッチに直列に接続される第1の負のスイッチと、
前記第1の正のスイッチに直列に接続される第2の負のスイッチと、
前記第1の正のスイッチおよび前記第2の正のスイッチに接続される第1の電流源と、
前記第1の負のスイッチおよび前記第2の負のスイッチに接続される第2の電流源と
を備え、
前記第1の正のスイッチおよび第2の負のスイッチは、前記第1の負のスイッチおよび前記第2の正のスイッチに並列であり、
前記第1の電流源および前記第2の電流源は、駆動電流を前記低電圧差動信号ドライバに供給する
ことを特徴とする請求項１に記載の低電圧差動信号ドライバ。
【請求項３】
前記電流ステアリング出力回路は、前記駆動電流が、少なくとも、前記第1の正のスイッチ、前記第2のドライバ出力、オフチップ終端抵抗器、前記第1のドライバ出力、および前記第1の負のスイッチを通って流れる第1の回路構成と、前記駆動電流が、少なくとも、前記第2の正のスイッチ、前記第1のドライバ出力、前記オフチップ終端抵抗器、前記第2のドライバ出力、および前記第2の負のスイッチを通って流れる第2の回路構成との間でスイッチするように動作可能であることを特徴とする請求項２に記載の低電圧差動信号ドライバ。
【請求項４】
前記第1の正のスイッチおよび前記第2の正のスイッチは、p-MOSFETスイッチを備え、前記第1の負のスイッチおよび前記第2の負のスイッチは、n-MOSFETスイッチを備えることを特徴とする請求項２に記載の低電圧差動信号ドライバ。
【請求項５】
前記第1の正のスイッチ、前記第2の正のスイッチ、前記第1の負のスイッチ、および前記第2の負のスイッチに接続される差動バッファをさらに備え、前記差動バッファは、前記電流ステアリング出力回路を、前記第1の回路構成と前記第2の回路構成との間でスイッチさせるように動作可能であることを特徴とする請求項３に記載の低電圧差動信号ドライバ。
【請求項６】
前記第1のドライバ出力および前記第2のドライバ出力に接続される、コモン・モード・フィードバック回路をさらに備え、前記コモン・モード・フィードバック回路は、駆動電流を選択的に制御するように動作可能であることを特徴とする請求項１に記載の低電圧差動信号ドライバ。
【請求項７】
前記コモン・モード・フィードバック回路は、コモン・モード出力電圧を検知し、前記コモン・モード出力電圧を基準電圧と比較するように構成され、前記コモン・モード・フィードバック回路は、少なくとも部分的には前記比較に基づいて、前記低電圧差動信号ドライバの前記駆動電流を調整するように構成されることを特徴とする請求項６に記載の低電圧差動信号ドライバ。
【請求項８】
低電圧差動信号ドライバを備え、前記低電圧差動信号ドライバは、
第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力回路と、
プログラム可能オンチップ抵抗器と、
第２のオンチップ抵抗器と
を備え、
プログラム可能オンチップ抵抗器は、駆動電流への影響を減殺することによって前記ドライバの出力スイングを制御し、終端抵抗器として動作するように、選択的に動作可能であり、
前記プログラム可能オンチップ抵抗器は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器は、前記プログラム可能オンチップ抵抗と同じタイプであり、前記低電圧差動信号ドライバの前記駆動電流に前記影響を与えるように動作可能である
ことを特徴とするデバイス。
【請求項９】
前記電流ステアリング出力回路は、
第1の正のスイッチと、
第2の正のスイッチと、
前記第2の正のスイッチに直列に接続される第1の負のスイッチと、
前記第1の正のスイッチに直列に接続される第2の負のスイッチと、
前記第1の正のスイッチおよび前記第2の正のスイッチに接続される第1の電流源と、
前記第1の負のスイッチおよび前記第2の負のスイッチに接続される第2の電流源と
を備え、
前記第1の正のスイッチおよび第2の負のスイッチは、前記第1の負のスイッチおよび前記第2の正のスイッチに並列であり、
前記第1の電流源および前記第2の電流源は駆動電流を前記低電圧差動信号ドライバに供給する
ことを特徴とする請求項８に記載のデバイス。
【請求項１０】
前記電流ステアリング出力回路は、前記駆動電流が、少なくとも、前記第1の正のスイッチ、前記第2のドライバ出力、オフチップ終端抵抗器、前記第1のドライバ出力、および前記第1の負のスイッチを通って流れる第1の回路構成と、前記駆動電流が、少なくとも、前記第2の正のスイッチ、前記第1のドライバ出力、前記オフチップ終端抵抗器、前記第2のドライバ出力、および前記第2の負のスイッチを通って流れる第2の回路構成との間でスイッチするように動作可能であることを特徴とする請求項９に記載のデバイス。
【請求項１１】
前記第1の正のスイッチおよび前記第2の正のスイッチは、p-MOSFETスイッチを備え、前記第1の負のスイッチおよび前記第2の負のスイッチは、n-MOSFETスイッチを備えることを特徴とする請求項９に記載のデバイス。
【請求項１２】
前記第1の正のスイッチ、前記第2の正のスイッチ、前記第1の負のスイッチ、および前記第2の負のスイッチに接続される差動バッファをさらに備え、前記差動バッファは、前記電流ステアリング出力回路を、前記第1の回路構成と前記第2の回路構成との間でスイッチさせるように動作可能であることを特徴とする請求項１０に記載のデバイス。
【請求項１３】
前記第1のドライバ出力および前記第2のドライバ出力に接続される、コモン・モード・フィードバック回路をさらに備え、前記コモン・モード・フィードバック回路は、駆動電流を選択的に制御するように動作可能であることを特徴とする請求項８に記載のデバイス。
【請求項１４】
前記コモン・モード・フィードバック回路は、コモン・モード出力電圧を検知し、前記コモン・モード出力電圧を基準電圧と比較するように構成され、前記コモン・モード・フィードバック回路は、少なくとも部分的には前記比較に基づいて、前記低電圧差動信号ドライバの前記駆動電流を調整するように構成されることを特徴とする請求項１３に記載のデバイス。
【請求項１５】
低電圧差動信号ドライバを備え、前記低電圧差動信号ドライバは、
第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力手段と、
プログラム可能オンチップ抵抗器手段と、
第２のオンチップ抵抗器手段と
を備え、
プログラム可能オンチップ抵抗器手段は、駆動電流への影響を減殺することによって前記ドライバの出力スイングを制御し、終端抵抗器として動作するように、選択的に動作可能であり、
前記プログラム可能オンチップ抵抗器手段は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器手段は、前記プログラム可能オンチップ抵抗手段と同じタイプであり、前記低電圧差動信号ドライバの前記駆動電流に影響を与えるように動作可能である
ことを特徴とするデバイス。
【請求項１６】
前記電流ステアリング出力手段は、
第1の正のスイッチ手段と、
第2の正のスイッチ手段と、
前記第2の正のスイッチに直列に接続される第1の負のスイッチ手段と、
前記第1の正のスイッチ手段に直列に接続される第2の負のスイッチ手段と、
前記第1の正のスイッチ手段および前記第2の正のスイッチ手段に接続される第1の電流源手段と、
前記第1の負のスイッチ手段および前記第2の負のスイッチ手段に接続される第2の電流源手段と
を備え、
前記第1の正のスイッチ手段および第2の負のスイッチ手段は、前記第1の負のスイッチ手段および前記第2の正のスイッチ手段に並列であり、
前記第1の電流源手段および前記第2の電流源手段は駆動電流を前記低電圧差動信号ドライバに供給する
ことを特徴とする請求項１５に記載のデバイス。
【請求項１７】
前記電流ステアリング出力手段は、駆動電流が、少なくとも、前記第1の正のスイッチ手段、前記第2のドライバ出力、オフチップ終端抵抗器、前記第1のドライバ出力、および前記第1の負のスイッチ手段を通って流れる第1の構成と、前記駆動電流が、少なくとも、前記第2の正のスイッチ手段、前記第1のドライバ出力、前記オフチップ終端抵抗器、前記第2のドライバ出力、および前記第2の負のスイッチ手段を通って流れる第2の構成との間でスイッチするように動作可能であることを特徴とする請求項１６に記載のデバイス。
【請求項１８】
前記第1の正のスイッチ手段および前記第2の正のスイッチ手段は、p-MOSFETスイッチを備え、前記第1の負のスイッチ手段および前記第2の負のスイッチ手段は、n-MOSFETスイッチを備えることを特徴とする請求項１６に記載のデバイス。
【請求項１９】
前記第1の正のスイッチ手段、前記第2の正のスイッチ手段、前記第1の負のスイッチ手段、および前記第2の負のスイッチ手段に接続される制御手段をさらに備え、前記制御手段は、前記電流ステアリング出力手段を、前記第1の構成と前記第2の構成との間でスイッチさせるように動作可能であることを特徴とする請求項１７に記載のデバイス。
【請求項２０】
前記第1のドライバ出力および前記第2のドライバ出力に接続される、コモン・モード・フィードバック手段をさらに備え、前記コモン・モード・フィードバック手段は、駆動電流を選択的に制御するように動作可能であることを特徴とする請求項１５に記載のデバイス。
【請求項２１】
前記コモン・モード・フィードバック手段は、コモン・モード出力電圧を検知し、前記コモン・モード出力電圧を基準電圧と比較するように構成され、前記コモン・モード・フィードバック手段は、少なくとも部分的には前記比較に基づいて、前記低電圧差動信号ドライバの前記駆動電流を調整するように構成されることを特徴とする請求項２０に記載のデバイス。
【請求項２２】
オフチップ送信のために、相補型金属酸化膜半導体入力電圧信号を、差動低電圧信号に変換する方法であって、
相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するステップと、
前記相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するステップと、
前記低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするステップと、
前記低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、駆動電流への影響を減殺することによってドライバ出力スイングを制御し、オンチップ終端抵抗器を提供するために、選択的に制御するステップと、
前記低電圧差動回路により供給される前記駆動電流に前記影響を与えるために、第２のオンチップ抵抗器を使用するステップと
を含み、
前記プログラム可能オンチップ抵抗器は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器は、前記プログラム可能オンチップ抵抗器と同じタイプである
ことを特徴とする方法。
【請求項２３】
コモン・モード出力電圧を検知するステップ
をさらに含むことを特徴とする請求項２２に記載の方法。
【請求項２４】
前記コモン・モード出力電圧を基準電圧と比較するステップと、
前記コモン・モード出力電圧が前記基準電圧と等しくないときに、駆動電流を調整するステップと
をさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記駆動電流は、コモン・モード・フィードバック回路を使用して調整されることを特徴とする請求項２４に記載の方法。
【請求項２６】
相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するための手段と、
前記相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するための手段と、
前記低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするための手段と、
前記低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、駆動電流への影響を減殺することによってドライバ出力スイングを制御し、オンチップ終端抵抗器を提供するために、選択的に制御するための手段と、
前記低電圧差動回路により供給される前記駆動電流に前記影響を与えるために、第２のオンチップ抵抗器を使用するための手段と
を備え、
前記プログラム可能オンチップ抵抗器は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器は、前記プログラム可能オンチップ抵抗器と同じタイプである
ことを特徴とするデバイス。
【請求項２７】
コモン・モード出力電圧を検知するための手段
をさらに備えることを特徴とする請求項２６に記載のデバイス。
【請求項２８】
前記コモン・モード出力電圧を基準電圧と比較するための手段と、
前記コモン・モード出力電圧が前記基準電圧と等しくないときに、駆動電流を調整するための手段と
をさらに備えることを特徴とする請求項２７に記載のデバイス。
【請求項２９】
相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するための論理と、
前記相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するための論理と、
前記低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするための論理と、
前記低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、駆動電流への影響を減殺することによってドライバ出力スイングを制御し、オンチップ終端抵抗器を選択的に提供するために、選択的に制御するための論理と
前記低電圧差動回路により供給される前記駆動電流に前記影響を与えるために、第２のオンチップ抵抗器を使用するための論理と
を備え、
前記プログラム可能オンチップ抵抗器は、前記ドライバが、前記プログラム可能オンチップ抵抗器の値を選択することができるように構成され、
前記第２のオンチップ抵抗器は、前記プログラム可能オンチップ抵抗器と同じタイプである
ことを特徴とするデバイス。
【請求項３０】
コモン・モード出力電圧を検知するための論理
をさらに備えることを特徴とする請求項２９に記載のデバイス。
【請求項３１】
前記コモン・モード出力電圧を基準電圧と比較するための論理と、
前記コモン・モード出力電圧が前記基準電圧と等しくないときに、駆動電流を調整するための論理と
をさらに備えることを特徴とする請求項３０に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には、データドライバ、より詳細には、低電圧差動信号(low voltage differential signaling)ドライバに関する。
【背景技術】
【０００２】
携帯電話などの無線機器は、オフチップ、すなわち、電話モデム、例えば移動局モデム(mobile station modem)(MSM)と、液晶ディスプレイ(LCD)もしくはカメラとの間のデータ通信のために、パラレル低速の相補型金属酸化膜半導体(CMOS)ラインを使用する場合がある。複数のパラレル低速のCMOSラインは、チップ上の貴重な空間を取り上げるため、フォームファクタ(form factor)がより小さなフリップフォン(flip-phone)に対しては、多数の、例えば18〜20のパラレルラインを、小さなナックルに通すことは、非常に困難である。シリアル高速のデータ・ラインが、オフチップのデータ通信のために使用される場合がある。そのようなデータ・ラインは、ホスト、例えばMSMと、クライアント、例えばLCDもしくはカメラとの間のワイヤの数を、実質的に最小限に抑えることができる。しかしながら、シリアル・ラインに対するデータレートが上昇するにつれて、より高いデータレートで動作可能でない場合がある、CMOSレールツーレール(rail-to-rail)ドライバを使用することが、いよいよ困難になる。
【０００３】
低電圧差動信号(LVDS)ドライバが、シリアル高速のデータを、ディスプレイなどの受信チップに対して、オフチップに送信するために使用される場合がある。LVDSドライバは、所望の電圧スイング(swing)、例えば250ミリボルト(mV)で、電流を受信端の外部抵抗器にステアリングする(steer)電流モードのセル(cell)である。スイングの変動は、典型的には、スイング値の約20パーセント(20%)に制限される。しかしながら、オンチップのバンド・ギャップ電流は、製造の際の処理の変動に応じて、抵抗値が変動する場合がある。この処理の変動は、上下20パーセントの幅(±20%)以上である場合がある。この処理の変動により、LVDS出力ドライバ・スイングが上下20パーセントの幅(±20%)も変動するようになる場合があり、これにより、LVDS出力ドライバの不調が発生する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、必要とされているものは、改良された低電圧差動信号ドライバである。
【課題を解決するための手段】
【０００５】
低電圧差動信号ドライバが開示され、このドライバは、第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力回路を含むことができる。低電圧差動信号ドライバはさらに、プログラム可能オンチップ抵抗器(programmable on-chip resistor)を含むことができる。プログラム可能オンチップ抵抗器は、終端抵抗器として動作し、ドライバの出力スイングを制御するように、選択的に動作可能であってよい。プログラム可能オンチップ抵抗器が動作可能であるとき、駆動電流は、プログラム可能オンチップ抵抗器と、オフチップ終端抵抗器とに分配される。特定の態様では、電流ステアリング出力回路は、第1の正のスイッチ(positive switch)と、第1の正のスイッチに並列に接続される第2の正のスイッチと、第2の正のスイッチに直列に接続される第1の負のスイッチ(negative switch)と、第1の正のスイッチに直列に、かつ第1の負のスイッチに並列に接続される第2の負のスイッチとを含むことができる。
【０００６】
さらには、電流ステアリング出力回路は、第1の回路構成と第2の回路構成との間でスイッチするように動作可能であってよい。第1の回路構成では、駆動電流は、少なくとも、第1の正のスイッチ、第2のドライバ出力、オフチップ終端抵抗器、第1のドライバ出力、および第1の負のスイッチを通って流れることができる。第2の回路構成では、駆動電流は、少なくとも、第2の正のスイッチ、第1のドライバ出力、オフチップ終端抵抗器、第2のドライバ出力、および第2の負のスイッチを通って流れることができる。
【０００７】
この態様では、第1の正のスイッチおよび第2の正のスイッチは、P-MOSFETスイッチであってよく、第1の負のスイッチおよび第2の負のスイッチは、N-MOSFETスイッチであってよい。さらには、この態様では、低電圧差動信号ドライバはさらに、第1の正のスイッチ、第2の正のスイッチ、第1の負のスイッチ、および第2の負のスイッチに接続される差動バッファを含むことができる。差動バッファは、電流ステアリング出力回路を、第1の回路構成と第2の回路構成との間でスイッチさせるように動作可能であってよい。
【０００８】
低電圧差動信号ドライバはさらに、第1のドライバ出力および第2のドライバ出力に接続される、コモン・モード(common mode)フィードバック回路を含むことができる。コモン・モード・フィードバック回路は、コモン・モード出力電圧を検知し、コモン・モード出力電圧を基準電圧と比較するように構成されてよい。コモン・モード出力電圧が基準電圧と異なるならば、コモン・モード・フィードバック回路は、所望のコモン・モード出力電圧を実現するために、低電圧差動信号ドライバの駆動電流を調整することができる。
【０００９】
別の態様では、デバイスが開示され、このデバイスは、低電圧差動信号ドライバを含むことができる。低電圧差動信号ドライバは、第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力回路を含むことができる。低電圧差動信号ドライバはさらに、プログラム可能オンチップ抵抗器を含むことができる。プログラム可能オンチップ抵抗器は、終端抵抗器として動作し、ドライバの出力スイングを制御するように、選択的に動作可能であってよい。この態様では、電流ステアリング出力回路は、第1の正のスイッチと、第1の正のスイッチに並列に接続される第2の正のスイッチと、第2の正のスイッチに直列に接続される第1の負のスイッチと、第1の正のスイッチに直列に、かつ第1の負のスイッチに並列に接続される第2の負のスイッチとを含むことができる。
【００１０】
さらには、電流ステアリング出力回路は、第1の回路構成と第2の回路構成との間でスイッチするように動作可能であってよい。第1の回路構成では、駆動電流は、少なくとも、第1の正のスイッチ、第2のドライバ出力、オフチップ終端抵抗器、第1のドライバ出力、および第1の負のスイッチを通って流れることができる。第2の回路構成では、駆動電流は、少なくとも、第2の正のスイッチ、第1のドライバ出力、オフチップ終端抵抗器、第2のドライバ出力、および第2の負のスイッチを通って流れることができる。
【００１１】
この態様では、第1の正のスイッチおよび第2の正のスイッチは、P-MOSFETスイッチであってよく、第1の負のスイッチおよび第2の負のスイッチは、N-MOSFETスイッチであってよい。さらには、この態様では、低電圧差動信号ドライバはさらに、第1の正のスイッチ、第2の正のスイッチ、第1の負のスイッチ、および第2の負のスイッチに接続される差動バッファを含むことができる。差動バッファは、電流ステアリング出力回路を、第1の回路構成と第2の回路構成との間でスイッチさせるように動作可能であってよい。
【００１２】
低電圧差動信号ドライバはさらに、第1のドライバ出力および第2のドライバ出力に接続される、コモン・モード・フィードバック回路を含むことができる。コモン・モード・フィードバック回路は、コモン・モード出力電圧を検知し、コモン・モード出力電圧を基準電圧と比較するように構成されてよい。コモン・モード出力電圧が基準電圧と異なるならば、コモン・モード・フィードバック回路は、所望のコモン・モード出力電圧を実現するために、低電圧差動信号ドライバの駆動電流を調整することができる。
【００１３】
さらに別の態様では、デバイスが開示され、このデバイスは、低電圧差動信号ドライバを含むことができる。低電圧差動信号ドライバは、第1のドライバ出力および第2のドライバ出力およびプログラム可能オンチップ抵抗器手段を有する電流ステアリング出力手段を含むことができる。プログラム可能オンチップ抵抗器手段は、終端抵抗器として動作し、ドライバの出力スイングを制御するように、選択的に動作可能であってよい。
【００１４】
電流ステアリング出力手段は、第1の正のスイッチ手段と、第1の正のスイッチ手段に並列に接続される第2の正のスイッチ手段と、第2の正のスイッチに直列に接続される第1の負のスイッチ手段と、第1の正のスイッチ手段に直列に、かつ第1の負のスイッチ手段に並列に接続される第2の負のスイッチ手段とを含むことができる。
【００１５】
この態様では、電流ステアリング出力手段は、第1の構成と第2の構成との間でスイッチするように動作可能であってよい。第1の構成では、駆動電流は、少なくとも、第1の正のスイッチ手段、第2のドライバ出力、オフチップ終端抵抗器、第1のドライバ出力、および第1の負のスイッチ手段を通って流れることができる。第2の構成では、駆動電流は、少なくとも、第2の正のスイッチ手段、第1のドライバ出力、オフチップ終端抵抗器、第2のドライバ出力、および第2の負のスイッチ手段を通って流れることができる。
【００１６】
さらには、この態様では、第1の正のスイッチ手段および第2の正のスイッチ手段は、P-MOSFETスイッチを含むことができ、第1の負のスイッチ手段および第2の負のスイッチ手段は、N-MOSFETスイッチを含むことができる。このデバイスはさらに、第1の正のスイッチ手段、第2の正のスイッチ手段、第1の負のスイッチ手段および第2の負のスイッチ手段に接続される制御手段を含むことができる。制御手段は、電流ステアリング出力手段を、第1の構成と第2の構成との間でスイッチさせるように動作可能であってよい。さらには、このデバイスは、第1のドライバ出力および第2のドライバ出力に接続される、コモン・モード・フィードバック手段を含むことができる。コモン・モード・フィードバック手段は、コモン・モード出力電圧を検知し、コモン・モード出力電圧を基準電圧と比較するように構成されてよい。コモン・モード出力電圧が基準電圧と異なるならば、コモン・モード・フィードバック手段は、所望のコモン・モード出力電圧を実現するために、低電圧差動信号ドライバの駆動電流を調整することができる。
【００１７】
さらに別の態様では、オフチップ送信のために、相補型金属酸化膜半導体入力電圧信号を、差動低電圧信号に変換する方法が開示され、この方法は、相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するステップと、低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするステップと、低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、ドライバの出力スイングを制御するために、選択的に制御するステップとを含むことができる。
【００１８】
この方法はさらに、相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するステップと、コモン・モード出力電圧を検知するステップとを含むことができる。さらには、この方法は、コモン・モード出力電圧を基準電圧と比較するステップと、コモン・モード出力電圧が基準電圧と等しくないときに、駆動電流を調整するステップとを含むことができる。この態様では、ドライバ出力スイングは、コモン・モード・フィードバック増幅器を使用して調整され得る。
【００１９】
さらに別の態様では、デバイスが開示され、このデバイスは、相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するための手段と、相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するための手段と、低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするための手段と、低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、ドライバの出力スイングを制御するために、選択的に制御するための手段とを含むことができる。
【００２０】
さらには、このデバイスは、コモン・モード出力電圧を検知するための手段を含むことができる。このデバイスはさらに、コモン・モード出力電圧を基準電圧と比較するための手段と、コモン・モード出力電圧が基準電圧と等しくないときに、駆動電流を調整するための手段とを含むことができる。さらには、このデバイスは、ドライバ出力スイングを調整するための手段を含むことができる。
【００２１】
別の実施形態では、デバイスが開示され、このデバイスは、相補型金属酸化膜半導体入力電圧信号を、低電圧差動信号ドライバで受信するための論理(logic)と、相補型金属酸化膜半導体入力電圧信号を、差動出力電圧に変換するための論理と、低電圧差動信号ドライバを、第1の回路構成または第2の回路構成にスイッチするための論理と、低電圧差動信号ドライバ上のプログラム可能オンチップ抵抗器を、ドライバ出力スイングを制御するために、選択的に制御するための論理とを含むことができる。
【００２２】
このデバイスはさらに、コモン・モード出力電圧を検知するための論理を含むことができる。さらには、このデバイスは、コモン・モード出力電圧を基準電圧と比較するための論理と、コモン・モード出力電圧が基準電圧と等しくないときに、駆動電流を調整するための論理とを含むことができる。さらには、このデバイスは、ドライバ出力スイングを制御するための論理を含むことができる。
【００２３】
図面においては、別段の指示がない限り、各図を通して、同じ参照番号が同じ部分を示す。
【図面の簡単な説明】
【００２４】
【図１】ある態様によるデータ・システムの図である。
【図２】ある態様による無線機器の図である。
【図３】ある態様による低電圧差動信号ドライバの第1の図である。
【図４】低電圧差動信号ドライバの第2の図である。
【図５】低電圧差動信号ドライバの第3の図である。
【図６】低電圧差動信号ドライバの第4の図である。
【図７】低電圧差動信号ドライバの第5の図である。
【図８】ある態様によるオフチップ送信のために、CMOS入力電圧信号を、差動低電圧信号に変換する方法を示すフローチャートである。
【発明を実施するための形態】
【００２５】
本明細書では、「例示的」という単語は、「用例、実例、または説明として役立つこと」を表すために使用される。「例示的」として本明細書で説明されるいかなる態様も、必ずしも、他の態様よりも好ましい、または有利であるとして構成されるものではない。
【００２６】
ここでの説明では、「アプリケーション」という単語はさらに、オブジェクト・コード、スクリプト、バイト・コード、マークアップ言語ファイル、およびパッチなどの、実行可能コンテンツを有するファイルを含むことができる。さらには、本明細書で言及される「アプリケーション」は、オープンする必要があり得る文書、またはアクセスする必要がある他のデータ・ファイルなど、本質的には実行可能ではないファイルをさらに含むことができる。
【００２７】
「コンテンツ」という単語はさらに、オブジェクト・コード、スクリプト、バイト・コード、マークアップ言語ファイル、およびパッチなどの、実行可能コンテンツを有するファイルを含むことができる。さらには、本明細書で言及される「コンテンツ」は、オープンする必要があり得る文書、またはアクセスする必要がある他のデータ・ファイルなど、本質的には実行可能ではないファイルをさらに含むことができる。
【００２８】
ここでの説明では、「通信機器」「無線機器」「無線電話」「無線通信機器」および「無線ハンドセット」といった単語は、交替可能に使用される。第3世代(3G)の無線技術の出現とともに、帯域幅の利用可能性がより広がったことで、無線機能を備えたより多くの電子機器が可能になった。したがって、無線機器とは、セルラー電話、ページャ、PDA、スマートフォン、ナビゲーション装置、または無線接続を備えたコンピュータである場合がある。
【００２９】
図1は、データ・システムを示し、全体的に100と指定されている。図示のように、データ・システム100は、ホスト・デバイス102およびクライアント・デバイス104を含むことができる。ホスト・デバイス102は、携帯電話などの無線機器に含まれる回路チップである場合がある。さらには、クライアント・デバイス104は、携帯電話または他の無線機器内の液晶ディスプレイ(LCD)である場合がある。あるいは、クライアント・デバイス104は、携帯電話または他の無線機器内のカメラである場合がある。
【００３０】
図1に示されるように、ホスト・デバイス102は、第1のチップ106を含むことができ、第1のチップ106は、送信機チップ108を含むことができる。送信機チップ108は、低電圧差動信号(LVDS)ドライバ、例えば、図3〜図7とともに説明されるLVDSドライバであってよい。クライアント・デバイス104は、第2のチップ110を含むことができ、第2のチップ110は、送信機チップ108からデータを受信するように構成される受信機チップ112を含むことができる。ホスト・デバイス102は、送信ライン114を介して、クライアント・デバイス104と接続され得る。詳細には、送信機チップ108は、送信ライン114を介して、受信機チップ112と、接続、または他の方法で結合され得る。送信ライン114は、ケーブル、フレックスワイヤ(flex-wire)、PCB基板上のトレース、それらの組み合わせ、または当技術分野で周知の何か他の導体であってよい。
【００３１】
図2を参照すると、無線機器の例示的な、非限定的な態様が示され、全体的に220と指定されている。図示のように、無線機器220は、相互に結合するデジタル信号プロセッサ224およびアナログ信号プロセッサ226を含むオンチップ・システム222を含む。図2に示されるように、ディスプレイ・コントローラ228およびタッチスクリーン・コントローラ230が、デジタル信号プロセッサ224に結合されている。さらに、オンチップ・システム222の外部のタッチスクリーン・ディスプレイ232が、ディスプレイ・コントローラ228およびタッチスクリーン・コントローラ230に結合されている。
【００３２】
図2はさらに、ビデオ・エンコーダ234、例えば、位相反転線(PAL)エンコーダ、順次式カラーメモリ(SECAM)エンコーダ、または全米テレビジョン放送方式標準化委員会(NTSC)エンコーダが、デジタル信号プロセッサ224に結合されていることを示す。さらには、ビデオ増幅器236が、ビデオ・エンコーダ234およびタッチスクリーン・ディスプレイ232に結合されている。さらには、ビデオポート238が、ビデオ増幅器236に結合されている。図2に示されるように、ユニバーサル・シリアル・バス(USB)コントローラ240が、デジタル信号プロセッサ224に結合されている。さらには、USBポート242が、USBコントローラ240に結合されている。メモリ244および加入者識別モジュール(SIM)カード246がさらに、デジタル信号プロセッサ224に結合され得る。さらには、図2に示されるように、デジタルカメラ248が、デジタル信号プロセッサ224に結合され得る。例示的な態様では、デジタルカメラ248は、電荷結合素子(CCD)カメラまたは相補型金属酸化膜半導体(CMOS)カメラである。
【００３３】
さらに図2に示されるように、ステレオ・オーディオCODEC250が、アナログ信号プロセッサ226に結合され得る。さらには、オーディオ増幅器252が、ステレオ・オーディオCODEC250に結合され得る。例示的な態様では、第1のステレオ・スピーカ254および第2のステレオ・スピーカ256が、オーディオ増幅器252に結合されている。図2は、マイクロフォン増幅器258がさらに、ステレオ・オーディオCODEC250に結合され得ることを示す。さらには、マイクロフォン260が、マイクロフォン増幅器258に結合され得る。特定の態様では、周波数変調(FM)ラジオ・チューナ262が、ステレオ・オーディオCODEC250に結合され得る。さらには、FMアンテナ264が、FMラジオ・チューナ262に結合されている。さらには、ステレオ・ヘッドホン266が、ステレオ・オーディオCODEC250に結合され得る。
【００３４】
図2はさらに、高周波(RF)トランシーバ268が、アナログ信号プロセッサ226に結合され得ることを示す。RFスイッチ270が、RFトランシーバ268およびRFアンテナ272に結合され得る。図2に示されるように、キーパッド274が、アナログ信号プロセッサ226に結合され得る。さらには、マイクロフォン付モノヘッドセット276が、アナログ信号プロセッサ226に結合され得る。さらには、振動体デバイス278が、アナログ信号プロセッサ226に結合され得る。図2はさらに、電源280が、オンチップ・システム222に結合され得ることを示す。特定の態様では、電源280は、電力を必要とする無線機器220の様々な構成要素に電力を供給する直流(DC)電源である。さらには、特定の態様では、電源は、再充電可能なDCバッテリ、または、交流(AC)電源に接続されるAC-DC変換器が元になるDC電源である。
【００３５】
図2はさらに、第1の物理層(PHY)282が、ディスプレイ・コントローラ228とディスプレイ/タッチスクリーン232との間に配置され得ることを示す。特定の態様では、第1のPHY282は、ドライバ、例えば、図3〜図7とともに以下で説明されるドライバを含むことができる。第2のPHY284が、ビデオ増幅器236とディスプレイ/タッチスクリーン232との間に存在し得る。第2のPHY284は、ドライバ、例えば、図3〜図7とともに以下で説明されるドライバを含むことができる。さらには、図2に示されるように、CCD/CMOSカメラ248は、第3のPHY286を含むことができる。第3のPHY286は、ドライバ、例えば、図3〜図7とともに以下で説明されるドライバを含むことができる。さらには、第4のPHY288が、DSP224とCCD/CMOSカメラ248との間に存在し得る。第4のPHY288は、ドライバ、例えば、図3〜図7とともに以下で説明されるドライバを含むことができる。この態様では、第3のPHY286は、CCD/CMOSカメラ248からDSP224への順方向リンク(forward-link)ドライバとして動作することができ、第4のPHY288は、DSP224からCCD/CMOSカメラ248への逆方向リンク(reverse-link)ドライバとして動作することができる。したがって、DSP224とCCD/CMOSカメラ248との間で、双方向(two-way)通信が確立され得る。
【００３６】
図2に示されるように、タッチスクリーン・ディスプレイ232、ビデオポート238、USBポート242、カメラ248、第1のステレオ・スピーカ254、第2のステレオ・スピーカ256、マイクロフォン260、FMアンテナ264、ステレオ・ヘッドホン266、RFスイッチ270、RFアンテナ272、キーパッド274、モノヘッドセット276、振動体278、および電源280は、オンチップ・システム222の外部にある。
【００３７】
特定の態様では、本明細書で説明される方法のステップの1つまたは複数は、コンピュータ・プログラムの命令として、メモリ244に記憶することができる。これらの命令は、本明細書で説明される方法を実行するために、プロセッサ224、226により実行され得る。さらには、プロセッサ224、226、メモリ244、その中に記憶される命令、またはそれらの組み合わせは、本明細書で説明される方法のステップの1つまたは複数を実行するための手段として働くことができる。
【００３８】
次に図3を参照すると、低電圧差動信号(LVDS)ドライバが示され、全体的に300と指定されている。図示のように、LVDSドライバ300は、例えばシリコン回路チップの回路チップ302上に配置され得る。LVDSドライバ300は、第1の正のスイッチ304および第2の正のスイッチ306を含むことができる。第1の正のスイッチ304および第2の正のスイッチは、P-MOSFETスイッチであってよい。図示のように、第1の負のスイッチ308が、第2の正のスイッチ306に直列に接続され得る。第2の負のスイッチ310が、第1の正のスイッチ304に直列に接続され得る。第1の正のスイッチ304および第2の負のスイッチ310は、第1の負のスイッチ308および第2の正のスイッチ306に並列である。負のスイッチ308、310は、N-MOSFETスイッチであってよい。
【００３９】
図3はさらに、LVDSドライバ300が、差動バッファ312、すなわち、例えば、CMOSシングルエンド-差動(single-ended-to-differential)バッファを含むことができることを示す。差動バッファ312は、入力314、第1の出力316、および第2の出力318を含む。差動バッファ312の第1の出力316は、第1の正のスイッチ304および第2の負のスイッチ310に接続され得る。差動バッファ312の第2の出力318は、第2の正のスイッチ306および第1の負のスイッチ308に接続され得る。
【００４０】
さらに図3に示されるように、第1の電流源324が、第1の正のスイッチ304および第2の正のスイッチ306に接続され得る。第2の電流源326が、第1の負のスイッチ308および第2の負のスイッチ310に接続され得る。第1の電流源324は、pFET電流源であってよく、第2の電流源326は、nFET電流源であってよい。動作中は、スイッチ304、306、308、310は、電流ステアリング出力スイッチ、すなわち、電流ステアリング出力手段として動作することができ、以下に説明するように、電流が、電流源324と326との間を、特定の経路に沿って流れることができるように、開かれ、かつ閉じられ得る。連結コモン・モード電圧(link common-mode voltage)を過度に乱さないために、pFET電流源およびnFET電流源のターンオン時間は、慎重に整合され得る。これにより、連結コモン・モード電圧が、ターンオン過渡(transient)の際に、過度に高くまたは低く引っ張られないことが保証される。
【００４１】
図3はさらに、抵抗器330を有するバンド・ギャップ・ブロック328を示す。バンド・ギャップ・ブロック328は、ドライバ300に対して、温度に依存しないバンド・ギャップ電流Ibgを供給することができる。この電流は、バンド・ギャップ抵抗値Rbgが、処理および/または動作条件により変動するため、処理および/または動作条件により変動する場合がある。Rbgは、上下20パーセントの幅(±20%)も変動する場合があり、したがって、Ibgは、上下20パーセントの幅(±20%)も変動する場合がある。さらには、特定の態様では、第1の電流源324は、バンド・ギャップ電流をミラーすることができる。バンド・ギャップ電流Ibgは、バンド・ギャップ電圧Vbgを、バンド・ギャップ抵抗器330として示されるバンド・ギャップ抵抗値Rbgで除算したものに等しい。
【００４２】
図3に示されるように、ドライバ300は、第1のドライバ出力332および第2のドライバ出力334を含むことができる。プログラム可能オンチップ抵抗器336、すなわち、プログラム可能オンチップ抵抗器手段は、ドライバ出力332、334にかかって接続され得る。特定の態様では、プログラム可能オンチップ抵抗器336は、バンド・ギャップ・ブロック328と同じ抵抗値を有する場合がある。さらには、特定の態様では、抵抗器での処理の変動および/または動作条件に起因するバンド・ギャップ電流の減少または増加は、出力電圧スイングが、同じタイプの抵抗器、例えばプログラム可能オンチップ抵抗器336にわたってかかるときに、打ち消され得る。この構成は、ドライバ300の出力スイングの比較的厳格な制御をもたらすことができる。さらには、プログラム可能オンチップ抵抗器336は、ソース終端抵抗器としてさらに動作することができ、ドライバ300のジッタ性能を実質的に改善し、ドライバの帯域幅を拡張する。プログラム可能オンチップ抵抗器336のプログラム可能な特質により、ドライバは、プログラム可能オンチップ抵抗器336の値を選択することが可能になる。したがって、プログラム可能オンチップ抵抗器336をオンチップ終端抵抗器として使用することで、ドライバ300の帯域幅は実質的に増大し、出力スイング制御の精度もまた実質的に上昇する。ドライバ300がターンオフされるとき、プログラム可能オンチップ抵抗器336は、送信ライン上に存在する他の任意のドライバに対して相対的に高いインピーダンスを与えるために、動作不能にされ得る。
【００４３】
ドライバ300はさらに、第1の入力340および第2の入力342を有するコモン・モード・フィードバック(CMFB)増幅器338を含むことができる。さらには、CMFB増幅器338は、第1の出力344および第2の出力346を含むことができる。CMFB増幅器338の第1の入力340は、第1の抵抗器348および第2の抵抗器350を介して、第1のドライバ出力332および第2のドライバ出力334に接続され得る。CMFB増幅器338の第2の入力342は、基準電圧に接続され得る。図示のように、第1の抵抗器348および第2の抵抗器350は、CMFB増幅器338の第1の入力340と、ドライバ出力332、334との間に、並列に設置され得る。この構成は、出力332、334のコモン・モードを検知するのに役立つ。CMFB増幅器338の第1の出力344は、VmidをVrefに調整するために、第1の電流源324を調節するように接続され得る。CMFB増幅器338の第2の出力346は、VmidをVrefに調整するために、第2の電流源326を調節するように接続され得る。Vmidは、ドライバ出力332、334の検知されるコモン・モード電圧であることを理解されたい。
【００４４】
特定の態様では、CMFB増幅器338は、コモン・モード出力電圧を、すなわち、ドライバ300の出力332、334で検知し、その電圧値を基準電圧、例えば供給電圧の半分と比較することができる。それらの値が異なるならば、CMFB増幅器338は、コモン・モード出力電圧を正しい、または所望の値に調整するために、駆動電流を調整することができる。
【００４５】
図3はさらに、ドライバ300が、1つまたは複数のオフチップ基板構成要素(off-chip board component)360に結合され得ることを示す。具体的には、第1のドライバ出力332は、第1のオフチップ送信ライン362に、結合、または他の方法で接続され得る。さらには、第2のドライバ出力334は、第2のオフチップ送信ライン364に、結合、または他の方法で接続され得る。オフチップ終端抵抗器366が、オフチップ送信ライン362、364の間に設置され得る。
【００４６】
動作中は、電流源324、326は、電流を、ドライバ300およびオフチップ基板構成要素360により形成される回路に注入するために使用され得る。差動バッファ312は、制御信号をスイッチ304、306、308、310に提供することができ、これにより、ドライバ300が、電流が回路を進行する方向を制御することができる。
【００４７】
例えば、差動バッファ312は、図4に示されるような第1の回路構成を確立するために、第1の正のスイッチ304および第1の負のスイッチ308を閉じ、第2の正のスイッチ306および第2の負のスイッチ310を開くことができる。図4で経路400により示されるように、第1の回路構成では、電流は、第1の電流源324から、第1の正のスイッチ304を通り、第2のドライバ出力334を通り、第2の送信ライン364を通り、オフチップ終端抵抗器366を通って流れることができる。次いで、電流は、第1のオフチップ送信ライン362を通り、第1のドライバ出力332を通り、第1の負のスイッチ308を通って戻り、第2の電流源326を終端とすることができる。
【００４８】
図5に示されるように、プログラム可能オンチップ抵抗器が閉じられるとき、電流は、プログラム可能オンチップ抵抗器と、オフチップ終端抵抗器とに分配され得る。したがって、プログラム可能オンチップ抵抗器は、オンチップ終端抵抗器として動作することができる。
【００４９】
差動バッファ312はさらに、図6に示されるような第2の回路構成を確立するために、第2の正のスイッチ306および第2の負のスイッチ310を閉じ、第1の正のスイッチ304および第1の負のスイッチ308を開くことができる。図6で経路600により示されるように、第2の回路構成では、電流は、第1の電流源324から、第2の正のスイッチ306を通り、第1のドライバ出力332を通り、第1の送信ライン362を通り、オフチップ終端抵抗器366を通って流れることができる。次いで、電流は、第2のオフチップ送信ライン364を通り、第2のドライバ出力334を通り、第2の負のスイッチ310を通って戻り、第2の電流源326を終端とすることができる。
【００５０】
図7に示されるように、プログラム可能オンチップ抵抗器が閉じられるとき、電流は、プログラム可能オンチップ抵抗器と、オフチップ終端抵抗器とに分配され得る。したがって、プログラム可能オンチップ抵抗器は、オンチップ終端抵抗器として動作することができる。
【００５１】
オフチップシステム360は、論理レベル、例えば論理「1」または論理「0」を判定するために、電流と関連する電圧の極性を検知することができる。第1の回路構成では、図4に示されるように、オフチップシステム360は、電流信号と関連する電圧の極性に基づいて、論理「0」を検知することができる。第2の回路構成では、図6に示されるように、オフチップシステム360は、電流信号と関連する電圧の極性に基づいて、論理「1」を検知することができる。
【００５２】
図8は、800と指定される、オフチップ送信のために、CMOS入力電圧信号を、差動低電圧信号に変換する方法を示す。方法800は、ブロック802で開始し、そこでは、低電圧差動信号(LVDS)ドライバ、例えば、本明細書で説明されるLVDSドライバ300がターンオンされ、または他の方法で電力供給される(energized)。ブロック803では、プログラム可能オンチップ抵抗器が、ドライバの性能要件に基づいて選択され得る。ブロック804では、CMOS入力電圧信号が、LVDSで受信され得る。ブロック805では、CMOS入力電圧信号が、差動相補信号に変換され得る。
【００５３】
決定ステップ806に移動すると、ドライバを第1の回路構成にスイッチするのか、それとも第2の回路構成にスイッチするのかを決定することができる。この決定は、CMOS信号、例えば、そこから生成される差動出力電圧信号に基づくものであってよい。CMOS信号は、論理「1」または論理「0」を示すことができる。論理「1」は、第1の回路構成に対応することができ、論理「0」は、第2の回路構成に対応することができる。
【００５４】
第1の回路構成が選択されるならば、方法800は、ブロック808に移ることができ、第1の正のスイッチおよび第1の負のスイッチが閉じられ得る。その後、ブロック810では、第2の正のスイッチおよび第2の負のスイッチが開かれ得る。次いで、方法800は、以下で説明されるブロック812に移ることができる。
【００５５】
決定ステップ806に戻ると、第2の回路構成が選択されるならば、方法800は、ブロック814に移ることができ、そこでは、第1の正のスイッチが開かれ、第1の負のスイッチが開かれる。次いで、ブロック816では、第2の正のスイッチが閉じられ得るとともに、第2の負のスイッチが閉じられ得る。その後、方法800は、ブロック812に進むことができる。ブロック812では、終端抵抗器にわたる低電圧差動信号(LVDS)出力スイングを得るために、第1の回路構成または第2の回路構成に、駆動電流が供給され得る。
【００５６】
ブロック818に移動すると、コモン・モード出力電圧が、例えば、コモン・モード・フィードバック回路、すなわち、コモン・モード・フィードバック手段により検知され得る。例えば、コモン・モード・フィードバック回路は、上記のコモン・モード・フィードバック回路であってよい。ブロック820では、コモン・モード出力電圧は、基準電圧と比較され得る。特定の態様では、基準電圧は、ユーザが選択するものであってよい。さらには、特定の態様では、基準電圧は、供給電圧の2分の1(1/2)に等しくてよい。決定ステップ822に進むと、コモン・モード出力電圧が基準電圧に等しいかどうかが判定され得る。これらの値が等しくないならば、方法800は、ブロック824に進むことができ、駆動電流は、CMFB増幅器を使用することにより調整され得る。その後、方法800は、状態826で終了することができる。決定ステップ822に戻ると、コモン・モード出力電圧が基準電圧に等しいならば、方法800は、状態826に直接移ることができ、方法800は、終了することができる。
【００５７】
本明細書で説明される方法のステップは、必ずしも説明されるような順序で実行しなければならないわけではないことを理解されたい。さらには、「その後」「次いで」「次に」などの単語は、ステップの順序を限定することを意図するものではない。これらの単語は単に、読者に対して、この方法のステップの説明でのよりどころとなるように使用されるものである。
【００５８】
本明細書で説明される構造の構成を用いて、ドライバ300は、少なくとも1秒当たり300メガビット(300Mbps)から、1秒当たり1ギガビット(1Gbps)を超えるまでの送信速度を提供する。さらには、構成されたようなドライバ300は、はるかに小さなジッタを提供することができる。ドライバ300はさらに、精度の高い出力上昇制御および下降時間制御を提供する。さらには、ドライバ300は、PVT全体で、20パーセント(20%)未満の出力スイング制御を提供する。さらには、ドライバ300は、広い温度領域にわたって、例えば摂氏マイナス40度(-40℃)から摂氏125度(125℃)までで、同じ低いジッタを提供する。
【００５９】
ドライバ300は、ドライバ出力電流を調整することにより、可変のスイングを発生させる。これらのスイング制御オプションは、差動電圧振幅が、特定のアプリケーションに対して調整され得ることを保証するために提供される。特定の態様では、ドライバ300は、携帯電話、モバイル・インターネット・デバイス、携帯パーソナル・コンピューティング・デバイス、または、有線(wire-line)インターフェースもしくは高速のシリアル・ラインを利用する他の任意の機器で使用され得る。
【００６０】
様々なSerDes(シリアライザ-デシリアライザ)規格のすべてが、何らかのスイングの制限をドライバ出力に課していることが理解され得る。この仕様は、ドライバのスイング出力、ならびに、許容される最小および最大のスイングを定義する場合がある。例えば、最小および最大のスイングの範囲は、上下幅(+/-20%)である場合がある。
【００６１】
本明細書で開示されるドライバは、オンチップ基準生成器、例えばバンド・ギャップ・ブロックからの何らかの基準電流を使用することができる。この基準生成器、すなわちバンド・ギャップ・ブロックは、温度および電圧に依存しないバイアス電流を提供することができる。しかしながら、この電流は、処理の変動とともに変動する場合がある。電流の変動は、上下25パーセントの幅(+/-25%)を超える場合がある、オンチップ抵抗器の変動により発生し得る、または影響を受け得るものである。
【００６２】
出力での、すなわち、クライアント・チップでの受信機入力での電圧スイングを取得するために、電流が、オフチップ終端抵抗器に流される。オフチップ抵抗器は、比較的高精度であり、例えば、上下1パーセントの幅(+/-1%)である。したがって、出力スイングは、駆動電流の変動にしたがって変動し得る。例えば、駆動電流が、上下25パーセントの幅(+/-25%)だけ変動するならば、出力スイングもまた、上下25パーセントの幅(+/-25%)だけ変動する場合があり、これにより、何らかの出力スイングの最小/最大の制限が破られる場合がある。
【００６３】
この問題を回避するため、基準電流を生成するために外部抵抗器が使用され得る。この外部抵抗器は高精度なので、基準電流はさらに制御されることになる。しかしながら、これにより、外部受動素子の使用が必要となり、材料費が増え、最終的には製品コストが増す。
【００６４】
本明細書で開示されるように、プログラム可能オンチップ抵抗器は、ドライバ出力にわたっての終端抵抗器として使用され得る。これにより、出力スイングが、オンチップでの終端抵抗器、すなわちプログラム可能オンチップ抵抗器と、クライアント側で使用されるオフチップ終端抵抗器との並列の組み合わせにわたってかかるときに、出力スイングの何らかの変動を打ち消すことが実現され得る。オンチップ終端抵抗器はさらに、ソース端での終端を提供することができ、ドライバの帯域幅を実質的に改善することができる。したがって、ドライバのDCおよびACの両方の性能仕様が、任意の余分のオフチップの構成要素を使用することなく改善される。さらには、このオンチップ終端抵抗器は、ドライバが動作不能にされるときに、オンチップ終端抵抗器を動作不能にするオプションを提供するために、プログラム可能であってよい。これにより、オンチップ終端抵抗器を、このドライバと同じ送信ラインを共有する何か他のオフチップ・ドライバがラインを駆動するときに、システムに対して非透過的にすることができる。
【００６５】
以下に、オンチップ・ドライバ終端が、出力スイングの変動を最小限に抑えるのにどのように役立つかに関しての、簡潔な説明が与えられる。
ケース1:オンチップ・ドライバ終端が使用されない
ドライバVswing=Ibg*k*Roff-chip
ただし、k=ドライバ増幅定数
Ibg=Vbg/Ron-chip=基準電流
Roff-chip=通常は100オーム、+/-1%の精度
Ron-chipは>+/-25%で変動
【００６６】
したがって、Ibgは、Ron-chipに反比例するので、Ron-chipが、>+25%だけ増加するにつれて、Ibgは、>-25%減少することになる。さらには、Ibgが、25%だけ減少するにつれて、Vswingは、同様に25%だけ減少し得る。
ケース2:ドライバ・オンチップ終端抵抗器の使用
ドライバVswing=Ibg*k*(Ron-chip,termination||Roff-chip)
【００６７】
例えば、Ron-chipが、25%だけ増加するにつれて、Ibgは、25%だけ減少することになるが、この場合は、スイングが、Ron-chip,terminationとRoff-chipとの並列の組み合わせにわたってかかる。Ron-chip,terminationが25%だけ増加したので、減少したIbgの影響は、増加したRon-chip,terminationにより減殺される(counteracted)(例えば、打ち消される)ことになる。
【００６８】
したがって、比較的精度の高いスイングが得られ得る。設定されたRoff-chipとRon-chip,terminationとの並列の組み合わせにより、正味の抵抗値は、25パーセント(25%)の代わりに20パーセント(20%)だけ変動する場合があるので、打消しは100パーセント(100%)ではない場合がある。しかしながら、Vswingは、上下5パーセントの幅未満(<+/-5%)の変動を有することができ、これは、十分に、Vswingの変動の仕様の範囲内であることになる。
【００６９】
Ron-chip,terminationを追加することにより、ドライバ電流は、Ron-chip,terminationとRoff-chipとの間で分割され得る。したがって、上記のケース1および2での同じドライバ電流に対して、この場合、Ron-chip,terminationがRoff-chipと同じ値であるならば、ケース2での出力スイングは、50パーセント(50%)だけ減少することになる。DCスイングをケース1と同じレベルに回復するために、ドライバ電流は、例えば、Ron-chip,terminationがRoff-chipと同じである場合に対しては、2倍に増加され得る。
【００７０】
本明細書で開示されるように、Ron-chip終端抵抗器は、プログラム可能であってよい。それが、送信ライン特性インピーダンスと整合するRoff-chip抵抗器と同じであるときは、ピークのAC性能が、増大する消費電力の代償として得られ得る。電池式の(battery operated)コンシューマ機器に対しては、低電力を実施する回路設計が重要である。Ron-chip,terminationをプログラミングすることにより、システム設計者は、ピーク性能と電力との比を得るために、Ron-chip,terminationを設定することができる。プログラミングは、ソフトウェアのレジスタプログラミングにより実現され得る。
【００７１】
1つまたは複数の例示的な態様では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実施され得る。ソフトウェアで実施されるならば、機能は、コンピュータ読取可能媒体上での、1つまたは複数の命令またはコードとして、その媒体に記憶され、または、その媒体を越えて送信され得る。コンピュータ読取可能媒体には、コンピュータ記憶媒体、および、コンピュータ・プログラムの1つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体の両方が含まれる。記憶媒体は、コンピュータによりアクセスされ得る、任意の利用可能な媒体であってよい。例として、および以下のものに限らないが、そのようなコンピュータ読取可能媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶装置、または、所望のプログラム・コードを、命令もしくはデータ構造の形式で、運搬または記憶するために使用され得る、および、コンピュータによりアクセスされ得る、他の任意の媒体を含むことができる。さらには、任意の接続が、当然のことながら、コンピュータ読取可能媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバ・ケーブル、ツイストペア、デジタル加入者線(DSL)、または、赤外線、無線電信、およびマイクロ波などの無線技術を使用して、ウェブサイト、サーバ、または、他のリモートソースから送信されるならば、同軸ケーブル、光ファイバ・ケーブル、ツイストペア、DSL、または、赤外線、無線電信、およびマイクロ波などの無線技術は、媒体の定義に含まれる。ディスク(disk)およびディスク(disc)は、本明細書では、コンパクト・ディスク(compact disc)(CD)、レーザ・ディスク(laser disc)、光ディスク(optical disc)、デジタル多機能ディスク(digital versatile disc)(DVD)、フロッピー（登録商標）ディスク(floppy disk)、およびブルーレイ・ディスク(blue-ray disc)を含み、ここで、diskは、通常はデータを磁気的に再生し、discは、データをレーザにより光学的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲内に含まれるべきである。
【００７２】
選ばれた態様が、例示され、詳細に説明されたが、その中で、以下の特許請求の範囲により定義されるような、本発明の精神および範囲から逸脱することなく、様々な置換および変更がなされ得ることが理解されよう。
【符号の説明】
【００７３】
100  データ・システム
102  ホスト・デバイス
104  クライアント・デバイス
106  第1のチップ
108  送信機チップ
110  第2のチップ
112  受信機チップ
114  送信ライン
220  無線機器
222  オンチップ・システム
224  デジタル信号プロセッサ、DSP、プロセッサ
226  アナログ信号プロセッサ、プロセッサ
228  ディスプレイ・コントローラ
230  タッチスクリーン・コントローラ
232  タッチスクリーン・ディスプレイ、ディスプレイ/タッチスクリーン
234  ビデオ・エンコーダ
236  ビデオ増幅器
238  ビデオポート
240  USBコントローラ
242  USBポート
244  メモリ
246  SIMカード
248  デジタルカメラ、CCD/CMOSカメラ、カメラ
250  ステレオ・オーディオCODEC
252  オーディオ増幅器
254  第1のステレオ・スピーカ
256  第2のステレオ・スピーカ
258  マイクロフォン増幅器
260  マイクロフォン
262  FMラジオ・チューナ
264  FMアンテナ
266  ステレオ・ヘッドホン
268  RFトランシーバ
270  RFスイッチ
272  RFアンテナ
274  キーパッド
276  マイクロフォン付モノヘッドセット、モノヘッドセット
278  振動体デバイス、振動体
280  電源
282  第1のPHY
284  第2のPHY
286  第3のPHY
288  第4のPHY
【図１】
0005197855.tif 000002
【図２】
0005197855.tif 000003
【図３】
0005197855.tif 000004
【図４】
0005197855.tif 000005
【図５】
0005197855.tif 000006
【図６】
0005197855.tif 000007
【図７】
0005197855.tif 000008
【図８】
0005197855.tif 000009