(57)【特許請求の範囲】
【請求項１】
光ファイバパルスレーザの種光源である半導体レーザを駆動するための半導体レーザ駆動回路であって、並列接続された複数のオペアンプを備え、前記複数のオペアンプによって任意の波形の駆動電流を生成して前記半導体レーザに供給することを特徴とする半導体レーザ駆動回路。
【請求項２】
前記各オペアンプの出力に接続された、複数のアイソレーション抵抗をさらに備えることを特徴とする請求項１に記載の半導体レーザ駆動回路。
【請求項３】
前記各アイソレーション抵抗の抵抗値をＲiso、前記並列接続したオペアンプの数をｎ、前記各オペアンプの出力インピーダンスをｒ0、前記半導体レーザのインピーダンスをＺ（ＬＤ）、当該半導体レーザ駆動回路に含まれる前記アイソレーション抵抗および半導体レーザ以外の負荷のインピーダンスをＲrとすると、前記Ｒisoは、以下の式
Ｒiso／ｎ≧ｒ0−(Ｚ(ＬＤ)＋Ｒr)
を満たすものであることを特徴とする請求項２に記載の半導体レーザ駆動回路。
【請求項４】
前記複数のオペアンプは、並列接続された電流ソース用の複数のオペアンプと、並列接続された電流シンク用の複数のオペアンプとを含み、
前記各アイソレーション抵抗の抵抗値をＲiso、前記電流ソース用のオペアンプと前記電流シンク用のオペアンプとの組の数をｎ、前記各オペアンプの出力インピーダンスをｒ0、前記半導体レーザのインピーダンスをＺ（ＬＤ）、当該半導体レーザ駆動回路に含まれる前記アイソレーション抵抗および半導体レーザ以外の負荷のインピーダンスをＲrとすると、前記Ｒisoは、以下の式
２×Ｒiso／ｎ≧ｒ0−(Ｚ(ＬＤ)＋Ｒr)
を満たすものであることを特徴とする請求項２に記載の半導体レーザ駆動回路。
【請求項５】
所望の前記駆動電流をＩＬＤ、前記各オペアンプの出力電流をＩ0とすると、前記ＩＬＤを得るために必要な前記ｎが、以下の式
ｎ≧ＩＬＤ／Ｉ0
により決定されたものであることを特徴とする請求項３または４に記載の半導体レーザ駆動回路。
【請求項６】
前記各オペアンプの出力に流れる電流を検出するための１つの加算回路と、前記加算回路の出力をモニタするモニタ部とをさらに備え、前記モニタ部は、前記加算回路の出力をもとに前記各オペアンプの故障を検知することを特徴とする請求項１〜５のいずれか一つに記載の半導体レーザ駆動回路。
【請求項７】
前記各アイソレーション抵抗には、前記各オペアンプごとに割り当てられた抵抗値が異なる部分を含んでおり、前記加算回路には、前記各オペアンプごとに割り当てられた部分により生じる電圧信号が入力されることを特徴とする、請求項２〜５のいずれか一つを引用する請求項６に記載の半導体レーザ駆動回路。
【請求項８】
請求項１〜７のいずれか一つに記載の半導体レーザ駆動回路を備えることを特徴とする光ファイバパルスレーザ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ駆動回路および光ファイバパルスレーザ装置に関するものである。
【背景技術】
【０００２】
たとえば特許文献１に示すような従来のＭＯＰＡ（Master  Oscillator  Power  Amplifier）構造の光ファイバパルスレーザ装置では、種光源としてＣＷ発振（連続発振）する半導体レーザを使用し、この種光源の後段にＡＯＭ（音響光学変調器）やＬＮＭ（ＬｉＮｂＯ３変調器）などの光強度変調器を配置し、この光強度変調器を用いて種光源から出力するＣＷレーザ光を強度変調してレーザ光をパルス状に整形している。そして、光強度変調器の後段に接続された光増幅器によってパルスレーザ光を増幅し、所望のレーザ光出力を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００８／００８０５７０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年光ファイバパルスレーザ装置のさらなる高出力化が要求されている。光ファイバパルスレーザ装置を高出力化するためには、種光源である半導体レーザを高出力化することが好ましい。しかしながら、種光源を高出力化すると、それに対応させて光強度変調器も高出力のレーザ光の入力に耐えられる高価なものにしなければならないため、光ファイバパルスレーザ装置が高価になるという問題がある。
【０００５】
また、近年光ファイバパルスレーザ装置には、出力するパルスレーザ光を、使用するアプリケーションに応じて様々な光波形に調整できることが要求されている。しかしながら、光強度変調器ではパルスレーザ光を任意の光波形に整形することが困難であるという問題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、任意の光波形を出力するための光ファイバパルスレーザ装置の種光源をより低コストで高出力化できる半導体レーザ駆動回路および光ファイバパルスレーザ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係る半導体レーザ駆動回路は、光ファイバパルスレーザの種光源である半導体レーザを駆動するための半導体レーザ駆動回路であって、並列接続された複数のオペアンプを備え、前記複数のオペアンプによって任意の波形の駆動電流を生成して前記半導体レーザに供給することを特徴とする。
【０００８】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各オペアンプの出力に接続された、複数のアイソレーション抵抗をさらに備えることを特徴とする。
【０００９】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各アイソレーション抵抗の抵抗値をＲiso、前記並列接続したオペアンプの数をｎ、前記各オペアンプの出力インピーダンスをｒ0、前記半導体レーザのインピーダンスをＺ（ＬＤ）、当該半導体レーザ駆動回路に含まれる前記アイソレーション抵抗および半導体レーザ以外の負荷のインピーダンスをＲrとすると、前記Ｒisoは、以下の式
Ｒiso／ｎ≧ｒ0−(Ｚ(ＬＤ)＋Ｒr)
を満たすものであることを特徴とする。
【００１０】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記複数のオペアンプは、並列接続された電流ソース用の複数のオペアンプと、並列接続された電流シンク用の複数のオペアンプとを含み、前記各アイソレーション抵抗の抵抗値をＲiso、前記電流ソース用のオペアンプと前記電流シンク用のオペアンプとの組の数をｎ、前記各オペアンプの出力インピーダンスをｒ0、前記半導体レーザのインピーダンスをＺ（ＬＤ）、当該半導体レーザ駆動回路に含まれる前記アイソレーション抵抗および半導体レーザ以外の負荷のインピーダンスをＲrとすると、前記Ｒisoは、以下の式
２×Ｒiso／ｎ≧ｒ0−(Ｚ(ＬＤ)＋Ｒr)
を満たすものであることを特徴とする。
【００１１】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、所望の前記駆動電流をＩＬＤ、前記各オペアンプの出力電流をＩ0とすると、前記ＩＬＤを得るために必要な前記ｎが、以下の式
ｎ≧ＩＬＤ／Ｉ0
により決定されたものであることを特徴とする。
【００１２】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各オペアンプの出力に流れる電流を検出するための１つの加算回路と、前記加算回路の出力をモニタするモニタ部とをさらに備え、前記モニタ部は、前記加算回路の出力をもとに前記各オペアンプの故障を検知することを特徴とする。
【００１３】
また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各アイソレーション抵抗には、前記各オペアンプごとに割り当てられた抵抗値が異なる部分を含んでおり、前記加算回路には、前記各オペアンプごとに割り当てられた部分により生じる電圧信号が入力されることを特徴とする。
【００１４】
また、本発明に係る光ファイバパルスレーザ装置は、上記発明の半導体レーザ駆動回路を備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体レーザを低コストな部品を用いた簡易な構成で大電流かつ高速に制御できるので、任意の光波形を出力するための光ファイバパルスレーザ装置の種光源をより低コストで高出力化できるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る半導体レーザ駆動回路を用いた光ファイバパルスレーザ装置の構成を示すブロック図である。
【図２】図２は、実施の形態１に係る半導体レーザ駆動回路の構成を示す回路図である。
【図３】図３は、実施の形態２に係る半導体レーザ駆動回路の構成を示す回路図である。
【図４】図４は、従来の電流モニタの構成を示す回路図である。
【図５】図５は、実施の形態３に係る半導体レーザ駆動回路の構成を示す回路図である。
【図６】図６は、実施の形態４に係る半導体レーザ駆動回路の構成を示す回路図である。
【図７】図７は、実施例におけるオペアンプ単体の出力インピーダンスおよび半導体レーザ駆動回路の負荷インピーダンスの周波数特性を示す図である。
【図８】図８は、実施例との比較用の別のオペアンプ単体の出力インピーダンスおよび半導体レーザ駆動回路の負荷インピーダンスの周波数特性を示す図である。
【図９】図９は、実施例５の半導体レーザ駆動回路の周波数特性を示す図である。
【図１０】図１０は、実施例５の半導体レーザ駆動回路を用いた半導体レーザの出力光波形を示す図である。
【図１１】図１１は、実施例１〜５の半導体レーザ駆動回路の特性を示す図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明に係る半導体レーザ駆動回路および光ファイバパルスレーザ装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、図面において、同一または対応する要素には適宜同一の符号を付している。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体レーザ駆動回路を用いた光ファイバパルスレーザ装置の構成を示すブロック図である。図１に示すように、光ファイバパルスレーザ装置１０は、種光源部１０ａと、種光源部１０ａの後段に接続した光ファイバ増幅部１０ｂとを備えている。
【００１９】
種光源部１０ａは、パルスレーザ光を出力する分布帰還型の半導体レーザダイオードであるＬＤ１と、パルスレーザ光を出力するようにＬＤ１を駆動する半導体レーザ駆動回路を備えた制御部２と、ＬＤ１とシングルモード光ファイバによって接続した、狭い帯域の光を反射するファイバブラッググレーティング（Ｆｉｂｅｒ  Ｂｒａｇｇ  Ｇｒａｔｉｎｇ）であるＦＢＧ３と、ＦＢＧ３に接続した光アイソレータ４とを備えている。
【００２０】
ＦＢＧ３は、ＬＤ１が出力するパルスレーザ光の中心波長を含む狭い帯域の光を反射することで、ＬＤ１に対して外部光共振器として作用する。その結果、種光源部１０ａは、中心波長が安定したパルスレーザ光を出力する光源として動作する。種光源部１０ａから出力するパルスレーザ光の中心波長たとえば約１０６４ｎｍである。なお、ＦＢＧ３を形成した部分の近傍にヒータやペルチェ素子などの温度調整手段を取り付け、温度を変化させることによってＦＢＧ３の反射波長を変化させて、パルスレーザ光の波長を制御してもよい。
【００２１】
光アイソレータ４は、外部からの光がＬＤ１に入力するのを阻止し、ＬＤ１の光出力を安定させる機能を有する。
【００２２】
制御部２は、本実施の形態１に係る半導体レーザ駆動回路を備えており、ＬＤ１にパルス駆動電流を供給してパルスレーザ光を出力させる。
【００２３】
光ファイバ増幅部１０ｂは、極めて高い光出力を実現できるダブルクラッド型の光ファイバ増幅器であって、種光源部１０ａの光アイソレータ４とシングルモード光ファイバによって接続した光合波器であるＴＦＢ（Ｔａｐｅｒｅｄ  Ｆｉｂｅｒ  Ｂｕｎｄｌｅ）６と、ＴＦＢ６とはマルチモード光ファイバによって接続したマルチモードの半導体レーザからなる励起光源群５と、ＴＦＢ６に接続した増幅用ダブルクラッド光ファイバ７と、を備える。なお、励起光源群５は、励起光源群５に直流の駆動電流を供給する不図示の制御部に接続している。なお、増幅用ダブルクラッド光ファイバ７は、希土類元素であるイッテルビウム（Ｙｂ）のイオンを添加したコア部と、コア部の外周に形成したコア部よりも屈折率が低い内部クラッド部と、内部クラッド部の外周に形成した内部クラッド部よりも屈折率が低い外部クラッド部と、を備えているものである。
【００２４】
この光ファイバパルスレーザ装置１０はつぎのように動作する。まず、種光源部１０ａは、制御部２がＬＤ１にパルス駆動電流を供給してパルスレーザ光を出力させる。つぎに、光ファイバ増幅部１０ｂにおいて、励起光源群５は波長９００〜９８０ｎｍの励起光を出力し、マルチモード光ファイバは出力した励起光をＴＦＢ６へ導波する。ＴＦＢ６は導波された励起光を増幅用ダブルクラッド光ファイバ７へ結合する。ここで、増幅用ダブルクラッド光ファイバ７へ結合した励起光は、コア部および内部クラッドをマルチモードで伝搬しながら、コア部に添加したＹｂイオンを光励起する。それと同時に、ＴＦＢ６は、種光源部１０ａから入力されたパルスレーザ光を、増幅用ダブルクラッド光ファイバ７へ結合する。ここで、増幅用ダブルクラッド光ファイバ７へ結合したパルスレーザ光は、コア部をシングルモードで伝搬しながら、励起状態にあるＹｂイオンと相互作用し、誘導放出作用によって光増幅され、高出力のパルスレーザ光として出力される。
【００２５】
つぎに、制御部２が備える本実施の形態１に係る半導体レーザ駆動回路について説明する。図２は、本実施の形態１に係る半導体レーザ駆動回路の構成を示す回路図である。図２に示すように、この半導体レーザ駆動回路２０は、ＤＡ変換器２１と、ＤＡ変換器２１に直列接続し、かつ互いに並列接続された２つのオペアンプ回路２２と、各オペアンプ回路２２およびＬＤ１のアノード側に直列に接続した２つのアイソレーション抵抗２３と、ＬＤ１のカソード側に直列接続したセンス抵抗２４とを備えている。ここで、アイソレーション抵抗２３の抵抗値をＲisoとし、センス抵抗２４の抵抗値をＲsenseとする。なお、アイソレーション抵抗２３の抵抗値を等しくすることで、各アイソレーション抵抗２３の熱的負荷を均等にすることができる。
【００２６】
ＤＡ変換器２１は、制御部２が備えるＣＰＵから、所望の波形のパルス駆動電流を生成するためのデジタル駆動信号が入力されて、これをＤＡ変換して、電圧Ｖdacである所望の波形のパルス駆動信号を出力する。
【００２７】
オペアンプ回路２２は、オペアンプ２２ａと、入力抵抗２２ｂと、帰還抵抗２２ｃとから構成される非反転増幅回路である。なお、入力抵抗２２ｂの抵抗値はＲＧ、帰還抵抗２２ｃの抵抗値はＲＦとする。これによって、オペアンプ回路２２のゲインＡ１は１＋ＲＦ／ＲＧに設定される。
【００２８】
２つのアイソレーション抵抗２３は、２つのオペアンプ回路２２間での電流の流入を防止する機能を有する。また、センス抵抗２４はＬＤ１に流れる電流を検出するために用いられる。
【００２９】
この半導体レーザ駆動回路２０の動作を説明する。まず、ＤＡ変換器２１は、ＣＰＵから所望の波形のパルス電流を生成するためのデジタル駆動信号が入力されて、これをデジタル／アナログ変換し、電圧Ｖdacである所望の波形のパルス駆動信号を出力する。つぎに、並列に接続された２つのオペアンプ回路２２は、オペアンプ２２ａが所定のゲインに設定されており、ＤＡ変換器２１からパルス駆動信号が入力されると、これを増幅してパルス駆動電流とし、それぞれアイソレーション抵抗２３に出力する。各アイソレーション抵抗２３を通過したパルス駆動電流は合成され、ＬＤ１にパルス駆動電流ＩＬＤとして供給される。その結果、ＬＤ１はパルス駆動電流ＩＬＤによってパルス駆動されて、所望の光波形のパルスレーザ光を出力することができる。
【００３０】
ここで、この半導体レーザ駆動回路２０では、安価な２つのオペアンプ回路２２を並列に接続するという簡易な構成によって、１つのオペアンプ回路では実現できなかった大きなパルス駆動電流ＩＬＤ（たとえば平均値として１Ａ以上の電流）を生成してＬＤ１に供給することができる。その結果、任意の光波形を出力する光ファイバパルスレーザ装置１０の種光源としてのＬＤ１をより低コストで高出力化できる。また、これに伴って光ファイバパルスレーザ装置１０の低コストでの高出力化も実現できる。
【００３１】
また、２つのアイソレーション抵抗２３によって２つのオペアンプ回路２２間での電流の流入を防止される。その結果、必要な電流をＬＤ１に流し込むことができ、オペアンプ２２ａを許容シンク電流仕様の範囲内で動作させることがより容易にできるので、オペアンプ回路２２のより安定した動作を実現できる。
【００３２】
なお、アイソレーション抵抗２３の抵抗値Ｒisoによっては、必要なゲインに設定されたオペアンプ回路２２の周波数特性が所望の周波数特性を十分満足するにもかかわらず、パルス駆動電流ＩＬＤの波形およびＬＤ１が出力するパルスレーザ光の光波形の立ち上がり/立ち下がりが遅くなり、所望の周波数特性が得られない場合がある。したがって、Ｒisoについては以下のように設定することが好ましい。
【００３３】
すなわち、半導体レーザ駆動回路２０の負荷インピーダンス（ＬＤ１を含む）をＲOとし、所望の周波数におけるオペアンプ２２ａの出力インピーダンスをｒ0とすると、以下の式（１）を満足することによって、半導体レーザ駆動回路２０の周波数特性を、オペアンプ２２ａの周波数特性と同等にすることができる。
ＲO≧ｒ0  ・・・  （１）
【００３４】
ここで、半導体レーザ駆動回路２０の負荷インピーダンスは、以下の式（２）で表すことができる。
Ｒ0＝Ｒiso／ｎ＋Ｚ(ＬＤ)＋Ｒsense  ・・・  （２）
なお、ｎは並列接続するオペアンプ回路の数（以下、並列数と記載する）である。ｎは２以上の整数であり、半導体レーザ駆動回路２０においてはｎ＝２である。また、Ｚ（ＬＤ）はＬＤ１のインピーダンスである。
【００３５】
式（１）、（２）より、以下の式（３）が求められる。
Ｒiso／ｎ≧ｒ0−(Ｚ(ＬＤ)＋Ｒsense)  ・・・  （３）
ゆえに、式（３）を満たすようにＲisoを設定すれば、半導体レーザ駆動回路２０の周波数特性を、オペアンプ２２ａの周波数特性と同等にすることができる。
【００３６】
なお、この半導体レーザ駆動回路２０では、負荷はアイソレーション抵抗２３、ＬＤ１、センス抵抗２４であるが、たとえば半導体レーザ駆動回路２０に他の負荷が含まれる場合に、アイソレーション抵抗２３およびＬＤ１以外の負荷のインピーダンスをＲrとすると、式（２）は以下の式（２ａ）に置き換えてもよい。
Ｒ0＝Ｒiso／ｎ＋Ｚ(ＬＤ)＋Ｒr  ・・・  （２ａ）
式（２）は、式（２ａ）のＲrがＲsenseである場合である。
【００３７】
また、半導体レーザ駆動回路２０の並列数ｎは２であるが、並列数を大きくすることで、より大きなパルス駆動電流ＩＬＤを得ることができる。ここで、所望の電流値のパルス駆動電流ＩＬＤを設定した場合に、そのパルス駆動電流ＩＬＤを得るために必要な並列数ｎは、以下の式（４）から、式（５）のように決定される。
ＩＬＤ（＝Ｖ0／Ｒ0）≦Ｉ0×ｎ  ・・・  （４）
ｎ≧ＩＬＤ／Ｉ0  ・・・（５）
ここで、Ｉ0はオペアンプ２２ａの出力電流、Ｖ0はＩ0を得るときのオペアンプ２２ａの出力電圧である。
【００３８】
したがって、式（３）、（５）を用いれば、所望のパルス駆動電流ＩＬＤを得るために必要な並列数ｎ、および所望の周波数特性を得るためのアイソレーション抵抗Ｒisoを求めることができる。
【００３９】
なお、一般に理想オペアンプは出力インピーダンスが０であるが、実際のオペアンプは出力インピーダンスが低いものの０とはならない。そこで、オペアンプを駆動する場合には、オペアンプの出力インピーダンスよりも大きな負荷を接続しなければ、オペアンプ内部での電圧降下が大きくなり、内部消費電力が大きくなる。よって、出力の飽和電圧が小さくなり十分な出力電圧が得られない。このことから、接続する負荷はなるべく大きい方が望ましい。しかし、負荷をあまり大きくしすぎると、出力電流が制限されてしまうため、所望の電流を得るためには必要以上に負荷を大きくすることはできない。なお、好ましいＲ0の上限値は、式（４）において等号が成立する場合のＲ0の値である。また、オペアンプの出力インピーダンスには周波数依存性があり、周波数が高くなればなるほど出力インピーダンスも大きくなることから、所望の周波数特性を得るためには必要以上に負荷を小さくすることはできない。すなわち、オペアンプの出力電流と周波数特性の間にはトレードオフの関係がある。
【００４０】
そこで、本実施の形態１に係る半導体レーザ駆動回路２０では、オペアンプを並列接続することによって、低コストな部品を用いた簡易な構成で所望の大きなパルス駆動電流ＩＬＤを得るようにし、駆動回路全体の負荷(Ｒ0)をオペアンプ１個で駆動したときに所望の周波数を得ることができるような負荷にすること、即ちＲ0≧ｒ0とすることによって、所望の周波数特性を得るようにしている。
【００４１】
以上説明したように、本実施の形態１によれば、任意の光波形を出力する光ファイバパルスレーザ装置の種光源、および光ファイバパルスレーザ装置をより低コストで高出力化できる。
【００４２】
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。本実施の形態２に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置の制御部２において、半導体レーザ駆動回路２０に置き換えて使用できるものであり、回路に含まれるオペアンプの故障を低コストかつ簡易な構成で検出できるものである。
【００４３】
図３は、実施の形態２に係る半導体レーザ駆動回路の構成を示す回路図である。図３（ａ）に示すように、この半導体レーザ駆動回路３０は、ＤＡ変換器２１と、ＤＡ変換器２１に直列接続し、かつ互いに並列接続された４つのオペアンプ回路３２ａ〜３２ｄと、オペアンプ回路３２ａ〜３２ｄのそれぞれおよびＬＤ１のアノード側に直列に接続したアイソレーション抵抗３３ａ〜３３ｄと、ＬＤ１のカソード側に直列接続したセンス抵抗２４と、アイソレーション抵抗３３ａ〜３３ｄのそれぞれに接続した加算回路３５と、加算回路３５に接続したモニタ部としてのモニタ用ＡＤ変換器／ＣＰＵ３６とを備えている。
【００４４】
図３（ｂ）に示すように、オペアンプ回路３２ａ〜３２ｄは、いずれもオペアンプ２２ａと、入力抵抗２２ｂと、帰還抵抗２２ｃとから構成される非反転増幅回路である。なお、入力抵抗２２ｂの抵抗値はＲＧ、帰還抵抗２２ｃの抵抗値はＲＦとする。これによって、オペアンプ回路３２ａ〜３２ｄのゲインＡ１は１＋ＲＦ／ＲＧに設定される。すなわち、オペアンプ回路３２ａ〜３２ｄは図２に示すオペアンプ回路２２と同一の構成である。
【００４５】
アイソレーション抵抗３３ａ〜３３ｄは、いずれも抵抗値がＲi１、Ｒi２、Ｒi３、Ｒi４（ただし、Ｒi１＜Ｒi２＜Ｒi３＜Ｒi４、Ｒi１＋Ｒi２＋Ｒi３＋Ｒi４＝Ｒiso）の抵抗が直列接続したものであるが、直列接続の順番が異なっている。すなわち、アイソレーション抵抗３３ａにおける接続の順番を基準にすると、アイソレーション抵抗３３ｂではＲi１とＲi２とが入れ替わっており、アイソレーション抵抗３３ｃではＲi１とＲi３とが入れ替わっており、アイソレーション抵抗３３ｄではＲi１とＲi４とが入れ替わっている。
【００４６】
加算回路３５は、オペアンプ３５ａと、並列接続された入力抵抗３５ｂ〜３５ｅと、帰還抵抗３５ｆとから構成される。入力抵抗３５ｂは、アイソレーション抵抗３３ａの抵抗値がＲi１の抵抗の直後に接続されている。また、同様に、入力抵抗３５ｃ、３５ｄ、３５ｅは、それぞれアイソレーション抵抗３３ｂの抵抗値がＲi２の抵抗の直後、アイソレーション抵抗３３ｃの抵抗値がＲi３の抵抗の直後、アイソレーション抵抗３３ｄの抵抗値がＲi４の抵抗の直後、に接続されている。その結果、各オペアンプ回路３２ａ〜３２ｄには抵抗値がＲi１、Ｒi２、Ｒi３、Ｒi４という異なる抵抗が割り当てられる。
【００４７】
この半導体レーザ駆動回路３０では、安価な４つのオペアンプ回路３２ａ〜３２ｄを並列に接続するという簡易な構成によって、１つのオペアンプ回路では実現できなかった大きなパルス駆動電流ＩＬＤを生成してＬＤ１に供給することができる。その結果、種光源としてのＬＤ１、および光ファイバパルスレーザ装置１０をより低コストで高出力化できる。
【００４８】
また、４つのアイソレーション抵抗３３ａ〜３３ｄによって４つのオペアンプ回路３２ａ〜３２ｄ間での電流の流入を防止される。その結果、所望の周波数帯域が実現され、所望の波形のパルス駆動電流、およびその結果としての所望の光波形のパルスレーザ光を実現することができる。なお、アイソレーション抵抗３３ａ〜３３ｄの各抵抗値Ｒisoについては、上述した式（３）に基づいて設定すれば、半導体レーザ駆動回路３０の周波数特性を、オペアンプ２２ａの周波数特性と同等にすることができるので好ましい。
【００４９】
さらに、この半導体レーザ駆動回路３０では、１つの加算回路３５によって、４つのオペアンプ回路３２ａ〜３２ｄのいずれかが故障した場合でも、どれが故障したかを特定することができる。
【００５０】
すなわち、図３に示す構成によって、オペアンプ回路３２ａの電流モニタ用には抵抗値Ｒi１の抵抗が、オペアンプ回路３２ｂの電流モニタ用には抵抗値Ｒi２の抵抗が、オペアンプ回路３２ｃの電流モニタ用には抵抗値Ｒi３の抵抗が、オペアンプ回路３２ｄの電流モニタ用には抵抗値Ｒi４の抵抗が、それぞれ割り当てられている。そして、加算回路３５には、各オペアンプ回路３２ａ〜３２ｄごとに割り当てられた抵抗により生じる電圧信号が入力される。その結果、それぞれのアイソレーション抵抗３３ａ〜３３ｄには同じ電流が流れる並列オペアンプ出力においても、異なる電圧を検出することができる。
【００５１】
そして、この電圧信号を１つの加算回路３５に入力して、各オペアンプ回路３２ａ〜３２ｄから出力されてアイソレーション抵抗３３ａ〜３３ｄに流れるパルス駆動電流をモニタ用ＡＤ変換器／ＣＰＵ３６によってモニタする。正常時の半導体レーザ駆動回路３０の入力電圧とアイソレーション抵抗３３ａ〜３３ｄに流れるパルス駆動電流との関係は計算により求めることができるので、パルス駆動電流の計算値とモニタ値を比較することで、モニタ電流の減少によってオペアンプ回路３２ａ〜３２ｄの故障を検知することができる。さらに、モニタ電流の減少の程度によって、オペアンプ回路３２ａ〜３２ｄのいずれの出力が低下したのかを特定することができる。たとえば、抵抗値が一番小さいＲi１の抵抗が割り当てられたオペアンプ回路３２ａが故障した場合に最もモニタ電流が減少する。
【００５２】
なお、図４は、従来の電流モニタの構成を示す回路図である。図４に示す半導体レーザ駆動回路６０は、図２に示す半導体レーザ駆動回路２０の２つのアイソレーション抵抗２３のそれぞれの両端に、差動増幅回路６５を接続して、モニタ用ＡＤ変換器／ＣＰＵ３６によってアイソレーション抵抗２３に流れる電流をモニタする構成としている。したがって、オペアンプ回路２２の数だけ差動増幅回路６５が必要となるため、オペアンプ回路２２の並列数ｎが多くなるにつれて、使用部品点数が増大するとともに、必要な回路スペースも増大する。
【００５３】
これに対して、本実施の形態２に係る半導体レーザ駆動回路３０は、１つの加算回路３５によって、４つのオペアンプ回路３２ａ〜３２ｄのいずれかが故障した場合でも、どれが故障したかを特定することができるので、使用部品点数が少なく低コストであるとともに、回路スペースが節約できて小型化できる。
【００５４】
（実施の形態３）
つぎに、本発明の実施の形態３について説明する。図５は、実施の形態３に係る半導体レーザ駆動回路の構成を示す回路図である。
【００５５】
図５に示す半導体レーザ駆動回路３０Ａと図３に示す実施の形態２に係る半導体レーザ駆動回路３０の構成上の差異は以下の点であり、その他は同様の構成である。すなわち、半導体レーザ駆動回路３０Ａにおいては、アイソレーション抵抗３３ａ〜３３ｄにおける抵抗の直列接続の順番が同じであり、かつ加算回路３５の入力抵抗３５ｂは、アイソレーション抵抗３３ａの抵抗値がＲi１の抵抗の直後に接続されている。また、入力抵抗３５ｃ、３５ｄ、３５ｅは、それぞれアイソレーション抵抗３３ｂの抵抗値がＲi２の抵抗の直後、アイソレーション抵抗３３ｃの抵抗値がＲi３の抵抗の直後、アイソレーション抵抗３３ｄの抵抗値がＲi４の抵抗の直後、に接続されている。
【００５６】
この半導体レーザ駆動回路３０Ａでは、上記構成によって、オペアンプ回路３２ａの電流モニタ用には抵抗値Ｒi１の抵抗が、オペアンプ回路３２ｂの電流モニタ用には抵抗値（Ｒi１＋Ｒi２）の抵抗が、オペアンプ回路３２ｃの電流モニタ用には抵抗値（Ｒi１＋Ｒi２＋Ｒi３）の抵抗が、オペアンプ回路３２ｄの電流モニタ用には抵抗値（Ｒi１＋Ｒi２＋Ｒi３＋Ｒi４）の抵抗が、それぞれ割り当てられている。その結果、それぞれのアイソレーション抵抗３３ａ〜３３ｄには同じ電流が流れる並列オペアンプ出力においても、異なる電圧を検出することができる。
【００５７】
したがって、半導体レーザ駆動回路３０と同様に、オペアンプ回路３２ａ〜３２ｄの故障を検知することができ、またモニタ電流の減少の程度によって、オペアンプ回路３２ａ〜３２ｄのいずれの出力が低下したのかを特定することができる。その結果、半導体レーザ駆動回路３０と同様に、使用部品点数が少なく低コストであるとともに、回路スペースが節約できて小型化できる。
【００５８】
（実施の形態４）
つぎに、本発明の実施の形態４について説明する。本実施の形態４に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置の制御部２において、半導体レーザ駆動回路２０に置き換えて使用できるものであり、任意波形のパルス駆動電流の立ち上がり/立ち下がりをより急峻にできるものである。
【００５９】
図６は、実施の形態４に係る半導体レーザ駆動回路の構成を示す回路図である。図６（ａ）に示すように、この半導体レーザ駆動回路４０は、ＤＡ変換器２１と、ＤＡ変換器２１に直列接続し、かつ互いに並列接続された４つのオペアンプ回路４２と、各オペアンプ回路４２およびＬＤ１のアノード側に直列に接続した４つのアイソレーション抵抗４３と、ＬＤ１のカソード側に直列接続したセンス抵抗２４と、ＤＡ変換器２１に直列接続し、かつ互いに並列接続された４つのオペアンプ回路４７と、各オペアンプ回路４７およびセンス抵抗２４を介してＬＤ１のカソード側に直列に接続した４つのアイソレーション抵抗４８と、を備えている。
【００６０】
オペアンプ回路４２は、図３（ｂ）に示すオペアンプ回路３２ａと同様の構成のものであり、電流ソース用の非反転増幅回路である。また、図６（ｂ）に示すように、オペアンプ回路４７は、オペアンプ４７ａと、入力抵抗４７ｂと、帰還抵抗４７ｃとから構成される電流シンク用の反転増幅回路である。なお、入力抵抗４７ｂの抵抗値はＲＧ５、帰還抵抗４７ｃの抵抗値はＲＦ２とする。これによって、オペアンプ回路４７のゲインＡ２は−ＲＦ５／ＲＧ２に設定される。なお、アイソレーション抵抗４３、４８の抵抗値はＲiso１とする。
【００６１】
この半導体レーザ駆動回路４０では、安価な４つのオペアンプ回路４２および４つのオペアンプ回路４７を並列に接続するという簡易な構成によって、１つのオペアンプ回路では実現できなかった大きなパルス駆動電流ＩＬＤを生成してＬＤ１に供給することができる。その結果、種光源部１０ａ、および光ファイバパルスレーザ装置１０をより低コストで高出力化できる。
【００６２】
また、４つのアイソレーション抵抗４３によって４つのオペアンプ回路４２間での電流の流入を防止され、４つのアイソレーション抵抗４８によって４つのオペアンプ回路４７間での電流の流入を防止される。その結果、所望の周波数帯域が実現され、所望の波形のパルス駆動電流、およびその結果としての所望の光波形のパルスレーザ光を実現することができる。
【００６３】
さらに、この半導体レーザ駆動回路４０では、電流ソース側のオペアンプ回路４２に対して電流シンク側のオペアンプ回路４７を同じタイミングでかつ論理反転させて動作させることによって、任意波形のパルス駆動電流ＩＬＤの立ち上がり/立ち下がりをより急峻にできるものである。
【００６４】
アイソレーション抵抗４３、４８の各抵抗値Ｒiso１については、以下に説明するように設定すれば、半導体レーザ駆動回路４０を、オペアンプ回路４２、４７を構成するオペアンプと同等の周波数特性とすることができるので好ましい。
【００６５】
以下、抵抗値Ｒiso１の設定について説明する。まず、半導体レーザ駆動回路４０の場合、ＬＤ１の駆動ラインに掛かる電圧Ｖ0は、下記の式（６）で表される。
Ｖ0＝Ｖop−（Ｖon）  ・・・  （６）
なお、Ｖopは電流ソース用オペアンプ回路４２の正出力電圧であり、Ｖonは電流シンク用オペアンプ回路４７の負出力電圧である。
【００６６】
また、半導体レーザ駆動回路４０の負荷インピーダンス（ＬＤ１を含む）であるＲOは、以下の式（７）で表される。
Ｒ0＝２×Ｒiso１／ｎ＋Ｚ(ＬＤ)＋Ｒsense  ・・・  （７）
【００６７】
なお、この半導体レーザ駆動回路４０では、負荷はアイソレーション抵抗４３、ＬＤ１、センス抵抗２４であるが、たとえば半導体レーザ駆動回路４０に他の負荷が含まれる場合に、アイソレーション抵抗４３、ＬＤ１以外の負荷のインピーダンスをＲrとすると、式（７）は以下の式（７ａ）に置き換えてもよい。
Ｒ0＝２×Ｒiso１／ｎ＋Ｚ(ＬＤ)＋Ｒr  ・・・  （７ａ）
式（７）は、式（７ａ）のＲrがＲsenseである場合である。
【００６８】
よって、パルス駆動電流ＩＬＤは、以下の式（８）で表される。
ＩＬＤ＝（Ｖop−（Ｖon）)／Ｒ0＝（Ｖop−（Ｖon））／(２×Ｒiso／ｎ＋Ｚ(ＬＤ)＋Ｒsense)  ・・・  （８）
【００６９】
ここで、上述した式（１）を適用すると、式（９）のようになり、式（１０）が導かれる。
Ｒ0＝２×Ｒiso１／ｎ＋Ｚ(ＬＤ)＋Ｒsense≧ｒ0  ・・・  （９）
２×Ｒiso１／ｎ≧ｒ0−（Ｚ(ＬＤ)＋Ｒsense)  ・・・  （１０）
なお、並列数ｎは、１つの電流ソース用のオペアンプ回路４２と１つの電流シンク用のオペアンプ回路４７とを１組とした場合の並列数であり、この半導体レーザ駆動回路４０ではｎ＝４である。
【００７０】
ゆえに、式（１０）を満たすようにＲiso１を設定すれば、半導体レーザ駆動回路４０を、オペアンプ回路４２、４７を構成するオペアンプの周波数特性と同等の周波数特性とすることができる。また、式（８）のパルス駆動電流ＩＬＤを得るために必要な並列数ｎは、上述した式（５）から求めることができる。
【００７１】
（実施例１〜５）
つぎに、本発明の実施例により、本発明をより具体的に説明する。なお、本実施例によって本発明が限定されるものではない。
【００７２】
本発明の実施例１〜５として半導体レーザ駆動回路を作製した。実施例１は、図２に示す実施の形態１に係る半導体レーザ駆動回路と同様の構成であり、すなわち並列数ｎが２の半導体レーザ駆動回路である。また、実施例２、３は、図３に示す実施の形態２に係る半導体レーザ駆動回路と同様の構成であり、すなわち並列数ｎが４である。なお、実施例２と実施例３とでは、異なる負荷インピーダンスＲ0となるように設計した。また、実施例４、５は、図６に示す実施の形態４に係る半導体レーザ駆動回路と同様の構成であり、すなわち電流ソース用と電流シンク用のオペアンプ回路を備え、並列数ｎが４である。なお、実施例４と実施例５とでは、異なる負荷インピーダンスＲ0となるように設計した。また、実施例１〜５のいずれも、上述した式（１）のＲO≧ｒ0を満たすように設計した。また、使用したオペアンプは、いずれも帯域が約１４０ＭＨｚ（＠ＲＬ＝２５Ω）、出力電流が５００ｍＡ（＠ＲＬ＝２５Ω）、スルー・レート（Slew  Rate）が１３００Ｖ／μｓという特性を有するものである。
【００７３】
図７は、実施例１〜５におけるオペアンプＡ単体の出力インピーダンスおよび半導体レーザ駆動回路の負荷インピーダンスの周波数特性を示す図である。なお、図中オペアンプＡとは、実施例１〜５に使用したオペアンプを意味する。ボードＡ（ソースのみ）とは、実施例１〜３の半導体レーザ駆動回路を意味する。ボードＡ（ソース＋シンク）とは、実施例４、５の半導体レーザ駆動回路を意味する。
【００７４】
図７に示すように、実施例１〜５の半導体レーザ駆動回路では、使用したオペアンプＡ単体と同等の周波数特性が得られていることが確認された。
【００７５】
また、図８は、実施例１との比較用の別のオペアンプＢ、Ｃ単体の出力インピーダンスおよび半導体レーザ駆動回路の負荷インピーダンスの周波数特性を示す図である。なお、図中オペアンプＢ、Ｃとは、実施例１との比較用に使用した別のオペアンプを意味する。ボードＢとは、実施例１との比較用に使用した別のオペアンプＢを搭載した半導体レーザ駆動回路を意味する。ボードＣとは、実施例１との比較用に使用した別のオペアンプＣを搭載した半導体レーザ駆動回路を意味する。
【００７６】
図８に示すように、実施例１との比較用の別のオペアンプＢ、Ｃを搭載した半導体レーザ駆動回路においても、使用したオペアンプ単体と同等の周波数特性が得られていることが確認された。
【００７７】
また、図９は、実施例５の半導体レーザ駆動回路の周波数特性を示す図である。図５に示すように、実施例５の半導体レーザ駆動回路は、周波数帯域が２０３ＭＨｚであり、高速応答が可能な駆動回路であることが確認された。
【００７８】
また、図１０は、実施例５の半導体レーザ駆動回路を用いた半導体レーザの出力光波形を示す図である。図１０（ａ）は単峰型のパルス波形のレーザ光を出力させた場合であり、横軸のスケールは４ｎｓ／ｄｉｖである。また、図１０（ｂ）は矩形型のパルス波形のレーザ光を出力させた場合であり、横軸のスケールは２０ｎｓ／ｄｉｖである。なお、半導体レーザとしては分布帰還型の半導体レーザを用いた。
【００７９】
図１０（ａ）では、立ち上がり時間が２．４４０ｎｓ、立下り時間が２．４９５ｎｓのパルス波形が得られており、十分な立ち上がり／立下り特性が得られた。また、図１０（ｂ）についても、立ち上がり時間が約２．２５５ｎｓ、立下り時間が２．７８０ｎｓのパルス波形が得られており、十分な立ち上がり／立下り特性が得られた。
【００８０】
また、図１１は、実施例１〜５の半導体レーザ駆動回路の特性を示す図である。なお、図中「ｎ」は並列数を示し、「電源電圧」、「ゲイン」はそれぞれオペアンプの電源電圧、ゲインを示し、Ｒisoはアイソレーション抵抗の抵抗値を示している。また、「ＬＤ電流ＩＬＤ」は駆動電流の平均値を示している。
【００８１】
図１１に示すように、実施例１〜５の半導体レーザ駆動回路は、いずれも好ましい０．８Ａ以上、あるいはさらに好ましい１Ａ以上の駆動電流が実現されている。また、周波数帯域としても、好ましい５０ＭＨｚの広帯域が実現されており、高速応答するものとなっている。したがって、図１０に示すようなパルス波形だけでなく、任意波形のパルスレーザ光を半導体レーザに出力させることができるものである。なお、たとえば実施例２と３、または実施例４と５を比較すると明らかなように、負荷インピーダンスＲ0が大きいほうが周波数帯域を広くすることができる。
【００８２】
なお、上記実施の形態では、２個または４個のオペアンプ回路を並列接続しているが、所望の駆動電流を得るためにさらに並列数を増やしてもよい。また、たとえば実施の形態１では、オペアンプ回路を非反転増幅回路として、ＬＤのアノード側にその出力を接続しているが、ＬＤをシンク電流で駆動する場合などは、オペアンプ回路を反転増幅回路としてＬＤのカソード側に接続する構成にしてもよい。
【００８３】
また、上記実施の形態では、ＤＡ変換器からの出力を各オペアンプ回路に直接分岐しているが、ゲインが足りない場合などは、ＤＡ変換器の後にバッファアンプを挿入し、バッファアンプで増幅した出力を分岐して各オペアンプ回路に入力させるようにしてもよい。
【００８４】
また、上記実施の形態では、各オペアンプ回路に入力される信号はＤＡ変換器からの出力信号であるが、電圧制御するための信号であればＤＡ変換器からの出力信号に限定はされない。また、使用するオペアンプについては、高速性を得るためには電流帰還型オペアンプを使用した方がよいが、所望の周波数特性を確保できるようであれば電圧帰還型オペアンプを使用してもよい。また、パルス駆動信号の入力信号ラインに関しては、信号の周波数が高くなった場合に、分岐配線のインピーダンスミスマッチが生じる場合がある。このような場合には、分岐部の前後に直列終端抵抗を挿入して、信号の反射を低減することが好ましい。
【００８５】
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、実施の形態４に係る半導体レーザ駆動回路において、実施の形態２の電流をモニタする構成を付加してもよい。
【符号の説明】
【００８６】
１  ＬＤ
２  制御部
３  ＦＢＧ
４  光アイソレータ
５  励起光源群
６  ＴＦＢ
７  増幅用ダブルクラッド光ファイバ
１０  光ファイバパルスレーザ装置
１０ｂ  光ファイバ増幅部
１０ａ  種光源部
２０、３０、３０Ａ、４０  半導体レーザ駆動回路
２１  ＤＡ変換器
２２、３２ａ〜３２ｄ、４２、４７  オペアンプ回路
２２ａ、３５ａ、４７ａ  オペアンプ
２２ｂ、３５ｂ〜３５ｅ、４７ｂ    入力抵抗
２２ｃ、３５ｆ、４７ｃ  帰還抵抗
２３、３３ａ〜３３ｄ、４３、４８  アイソレーション抵抗
２４  センス抵抗
３５  加算回路
３６  モニタ用ＡＤ変換器／ＣＰＵ
【図１】
0005379782.tif 000002
【図２】
0005379782.tif 000003
【図３】
0005379782.tif 000004
【図４】
0005379782.tif 000005
【図５】
0005379782.tif 000006
【図６】
0005379782.tif 000007
【図７】
0005379782.tif 000008
【図８】
0005379782.tif 000009
【図９】
0005379782.tif 000010
【図１０】
0005379782.tif 000011
【図１１】
0005379782.tif 000012