(57)【特許請求の範囲】
【請求項１】
それぞれ電流駆動型の発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線と、
前記複数の信号線を介して前記画像電圧を書込む画素を、前記複数の画素の中から選択する画素選択手段とを具備し、
検出期間に、前記画素選択手段は、前記発光素子の端子間電圧を検出する画素を、前記複数の画素の中から選択し、
前記信号線を、前記発光素子の端子間電圧を検出する検出線として兼用する画像表示装置であって、
前記画素選択手段は、複数の走査線と、
複数の点灯制御線と、
複数の検出ゲート線とを有し、
前記各画素は、第１電極が電源線に接続される駆動トランジスタと、
前記駆動トランジスタのゲート電極と第２電極との間に接続されるスイッチングトランジスタと、
前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子と、
第２電極が前記駆動トランジスタの第２電極に接続され、第１電極が前記発光素子の一端に接続される点灯トランジスタと、
第１電極が前記発光素子の一端に接続され、第２電極が前記信号線の中の対応する信号線に接続される検出トランジスタとを有し、
前記各画素の前記発光素子の他端は基準電位に接続され、
前記スイッチングトランジスタのゲート電極は、前記複数の走査線の中の対応する走査線に接続され、
前記点灯トランジスタのゲート電極は、前記複数の点灯制御線の中の対応する点灯制御線に接続され、
前記検出トランジスタのゲート電極は、前記複数の検出ゲート線の中の対応する検出ゲート線に接続され、
書込み期間内に、前記各点灯トランジスタは、前記複数の点灯制御線の中の対応する点灯制御線に点灯電圧が供給される第１の期間、および第２の期間にオン、それ以外の期間にオフとなり、
前記書込み期間内に、前記各スイッチングトランジスタは、前記複数の走査線の中の対応する走査線にリセット電圧が供給される前記第２の期間および第３の期間にオン、それ以外の期間にオフとなり、
前記書込み期間内に、前記各検出トランジスタはオフとなり、
前記書込み期間に連続する発光期間内に、前記各点灯トランジスタはオンとなり、
前記発光期間内に、前記各スイッチングトランジスタはオフとなり、
前記発光期間内に、前記各検出トランジスタはオフとなり、
検出期間に、前記各点灯トランジスタはオフとなり、
前記検出期間内に、前記各スイッチングトランジスタはオフとなり、
前記検出期間内に、前記各検出トランジスタは、前記複数の検出ゲート線の中の対応する検出ゲート線に検出電圧が供給される期間にオン、それ以外の期間にオフとなることを特徴とする画像表示装置。
【請求項２】
前記発光素子は、有機発光ダイオード素子であることを特徴とする請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に係り、特に、アクティブマトリクス方式の有機エレクトロルミネッセンスディスプレイに関する。
【背景技術】
【０００２】
アクティブマトリクス駆動の有機エレクトロルミネッセンスディスプレイ（以下、有機ＥＬ表示装置という。）は、次世代のフラットパネルディスプレイとして期待されている。
従来、有機ＥＬ表示装置の駆動回路として、下記特許文献１に開示されているような、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）に電流を供給するための駆動用の薄膜トランジスタ（以下、ＥＬ駆動ＴＦＴという。）と、ＥＬ駆動ＴＦＴのゲート電極に接続され、画像電圧を保持する保持コンデンサと、ＥＬ駆動ＴＦＴのゲート電極とドレイン電極との間に接続されるリセット用の薄膜トランジスタ（以下、リセットスイッチという。）と、点灯用の薄膜トランジスタ（以下、点灯スイッチという。）とからなる３トランジスタ構成の回路が知られている。
一方、有機ＥＬ素子は、赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００３−１２２３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
有機ＥＬ素子の発光効率は、発光時間（通電時間）または発光量に依存して低下する。有機ＥＬ素子はこの発光効率の低下により輝度が半減した状態になるまでの寿命が短く、表示装置を長期間に渡って使い続けることが困難であった。
この問題点を解決するために、表示領域外の領域にダミーの画素を設け、ダミー画素のＥＬ素子の両端子間に印加されている端子間電圧を検出することにより、発光効率の低下率を把握し、輝度の低下を補償するようにしたＥＬ表示装置も知られている。
しかしながら、前述のＥＬ表示装置では、発光効率の低下を検出するために、表示領域外の領域にダミー画素を設ける必要があり、コストアップの要因となるという問題点があった。しかも、従来の有機ＥＬ表示装置は、マトリクス状に配置されたそれぞれの有機ＥＬ素子の発光効率の低下を検出することはできなかった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、画像表示装置において、コストの上昇を抑えながら、マトリクス状に配置されたそれぞれの発光素子の発光効率の低下を検出することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）それぞれ電流駆動型の発光素子を有する複数の画素と、前記各画素に画像電圧を入力する複数の信号線と、前記複数の信号線を介して前記画像電圧を書込む画素を、前記複数の画素の中から選択する画素選択手段とを具備する画像表示装置であって、検出期間に、前記画素選択手段は、前記発光素子の端子間電圧を検出する画素を、前記複数の画素の中から選択し、前記信号線を、前記発光素子の端子間電圧を検出する検出線として兼用する。
（２）（１）において、前記画素選択手段は、複数の走査線と、複数の点灯制御線と、複数の検出ゲート線とを有し、前記各画素は、第１電極が電源線に接続される駆動トランジスタと、前記駆動トランジスタのゲート電極と第２電極との間に接続されるスイッチングトランジスタと、前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子と、第２電極が前記駆動トランジスタの第２電極に接続され、第１電極が前記発光素子の一端に接続される点灯トランジスタと、第１電極が前記発光素子の一端に接続され、第２電極が前記信号線の中の対応する信号線に接続される検出トランジスタとを有し、前記各画素の前記発光素子の他端は基準電位に接続され、前記スイッチングトランジスタのゲート電極は、前記複数の走査線の中の対応する走査線に接続され、前記点灯トランジスタのゲート電極は、前記複数の点灯制御線の中の対応する点灯制御線に接続され、前記検出トランジスタのゲート電極は、前記複数の検出ゲート線の中の対応する検出ゲート線に接続される。
【０００６】
（３）それぞれ電流駆動型の発光素子を有する複数の画素と、前記各画素に画像電圧を入力する複数の信号線と、前記複数の信号線を介して前記画像電圧を書込む画素を、前記複数の画素の中から選択する画素選択手段とを具備する画像表示装置であって、前記画素選択手段は、複数の検出ゲート線とを有し、前記各画素は、第１電極が電源線に接続され、第２電極が前記発光素子の一端に接続される駆動トランジスタと、第１電極が前記発光素子の一端に接続され、第２電極が前記信号線の中の対応する信号線に接続される検出トランジスタとを有し、前記各画素の前記発光素子の他端は基準電位に接続され、前記検出トランジスタのゲート電極は、前記複数の検出ゲート線の中の対応する検出ゲート線に接続され、前記検出トランジスタは、検出期間にオンとなる。
（４）（３）において、前記画素選択手段は、複数の点灯制御線を有し、前記各画素は、第２電極が前記駆動トランジスタの第２電極に接続され、第１電極が前記発光素子の一端に接続される点灯トランジスタを有し、前記点灯トランジスタのゲート電極は、前記複数の点灯制御線の中の対応する点灯制御線に接続され、前記点灯トランジスタは、検出期間にオフとなる。
（５）（４）において、前記画素選択手段は、複数の走査線を有し、前記駆動トランジスタのゲート電極と第２電極との間に接続されるスイッチングトランジスタと、前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子とを有し、前記スイッチングトランジスタのゲート電極は、前記複数の走査線の中の対応する走査線に接続される。
【０００７】
（６）それぞれ電流駆動型の発光素子を有する複数の画素と、前記各画素に画像電圧を入力する複数の信号線と、前記複数の信号線に画像電圧を供給する信号線駆動回路と、前記複数の信号線を介して前記画像電圧を書込む画素を、前記複数の画素の中から選択する画素選択手段とを具備する画像表示装置であって、前記信号線駆動回路は、画像電圧生成回路と、検出回路と、前記各信号線の一端に接続されるスイッチ回路Ａとを有し、前記スイッチ回路Ａは、書込み期間に前記画像電圧生成回路から出力された画像信号を前記各信号線に供給し、検出期間に前記発光素子の端子間電圧を前記検出回路に入力する。
（７）（６）において、前記スイッチ回路Ａと、前記各信号線の一端との間に接続されるスイッチ回路Ｂとを有し、前記スイッチ回路Ｂは、書込み期間および前記検出期間に、前記各信号線の一端を前記スイッチ回路Ａに接続し、前記書込み期間に連続する発光期間に、前記各信号線の一端に、電圧レベルが時間に応じて変化する傾斜波形の電圧が供給される傾斜波電圧入力線に接続する。
（８）（６）または（７）において、前記検出回路は、前記各信号線に定電流を供給する複数の定電流源と、前記各信号線毎に設けられ、前記各定電流源から前記各信号線に定電流を供給したときに、前記各信号線の一端に生じる電圧値を検出する電圧検出回路とを有する。
【０００８】
（９）（８）において、前記電圧検出回路は、検出した電圧値をデジタル値に変換するＡ／Ｄ変換器を有し、前記画像電圧生成回路は、前記Ａ／Ｄ変換器から出力されるデジタル値に基づき、外部から入力される正規の画像データを補正する。
（１０）（６）ないし（９）の何れかにおいて、前記画素選択手段は、複数の走査線と、複数の点灯制御線と、複数の検出ゲート線とを有し、前記各画素は、第１電極が電源線に接続される駆動トランジスタと、前記駆動トランジスタのゲート電極と第２電極との間に接続されるスイッチングトランジスタと、前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子と、第２電極が前記駆動トランジスタの第２電極に接続され、第１電極が前記発光素子の一端に接続される点灯トランジスタと、第１電極が前記発光素子の一端に接続され、第２電極が前記信号線の中の対応する信号線に接続される検出トランジスタとを有し、前記各画素の前記発光素子の他端は基準電位に接続され、前記スイッチングトランジスタのゲート電極は、前記複数の走査線の中の対応する走査線に接続され、前記点灯トランジスタのゲート電極は、前記複数の点灯制御線の中の対応する点灯制御線に接続され、前記検出トランジスタのゲート電極は、前記複数の検出ゲート線の中の対応する検出ゲート線に接続される。
【０００９】
（１１）（２）、（５）、（１０）において、書込み期間内に、前記各点灯トランジスタは、前記複数の点灯制御線の中の対応する点灯制御線に点灯電圧が供給される第１の期間、および第２の期間にオン、それ以外の期間にオフとなり、前記書込み期間内に、前記各スイッチングトランジスタは、前記複数の走査線の中の対応する走査線にリセット電圧が供給される前記第２の期間および第３の期間にオン、それ以外の期間にオフとなり、前記書込み期間内に、前記各検出トランジスタはオフとなり、前記書込み期間に連続する発光期間内に、前記各点灯トランジスタはオンとなり、前記発光期間内に、前記各スイッチングトランジスタはオフとなり、前記発光期間内に、前記各検出トランジスタはオフとなり、検出期間に、前記各点灯トランジスタはオフとなり、前記検出期間内に、前記各スイッチングトランジスタはオフとなり、前記検出期間内に、前記各検出トランジスタは、前記複数の検出ゲート線の中の対応する検出ゲート線に検出電圧が供給される期間にオン、それ以外の期間にオフとなる。
（１２）（１）ないし（１１）の何れかにおいて、前記発光素子は、有機発光ダイオード素子である。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の画像表示装置によれば、画像表示装置において、コストの上昇を抑えながら、マトリクス状に配置されたそれぞれの発光素子の発光効率の低下を検出することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の画像表示装置の有機ＥＬ表示パネルの概略構成を示すブロック図である。
図１に示すように、有機ＥＬ表示パネルの表示領域８０内には複数の画素７０がマトリクス状に設けられる。画素７０には、信号線７８及びリセット線（本発明の走査線）７１、点灯スイッチ線７５、検出ゲート線９１、および電源線７９がそれぞれ接続される。
リセット線７１は、アンド回路３２に接続され、アンド回路３２には、走査回路８４の走査出力と、書き込み制御線５１の電圧が入力される。
検出ゲート線９１は、アンド回路３１に接続され、アンド回路３１には、走査回路８４の走査出力と、特性制御線５２の電圧が入力される。
点灯スイッチ線７５は、オア回路３３に接続され、オア回路３３には、走査回路８４の走査出力と、点灯制御線５３の電圧が入力される。
この走査回路８４の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。
信号線７８は、スイッチ回路（ＳＷＢ）を介して、信号線駆動回路８６の対応する出力端子１１と、三角波電圧入力線３０に接続される。スイッチ回路（ＳＷＢ）は、後述する「書込み期間」、「検出期間」に、信号線７８を、信号線駆動回路８６の対応する出力端子１１に接続し、「発光期間」に、信号線７８を、三角波電圧入力線３０に接続する。
なおここで画素７０、走査回路８４、信号線駆動回路８６等の各回路は全て、一般に良く知られている低温多結晶シリコン薄膜を用いてガラス基板上に構成されている。また、実際には画素７０は、有機ＥＬ表示パネルの表示領域８０内に多数個配置されるが、図面の簡略化のために図１では、４画素のみを記載してある。また、後述するように画素７０には、他にも共通接地線が配線されているが、これらの記載は省略してある。
【００１２】
図２−１は、図１に示す画素７０の構造を説明するための回路図である。
図２−１に示すように、各画素７０には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）１が設けられており、有機ＥＬ素子１のカソード電極は共通接地線に接続される。また、アノード電極は、点灯用のｎ型薄膜トランジスタ（以下、点灯ＴＦＴという。）７３と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）７２を介して電源線７９に接続される。
また、駆動ＴＦＴ７２のゲート電極は、保持コンデンサ（本発明の容量素子）７４を介して信号線７８に接続され、駆動ＴＦＴ７２のドレイン電極とゲート電極との間には、リセット用の薄膜トランジスタ（以下、リセットスイッチという。）７６が設けられる。なお、リセットスイッチ７６のゲート電極は、リセット線７１に接続される。また、点灯ＴＦＴ７３のゲート電極は、点灯スイッチ線７５に接続される。
本実施例では、有機ＥＬ素子１のアノード電極と信号線７８との間に、有機ＥＬ素子１の端子間電圧検出用の薄膜トランジスタ（以下、検出ＴＦＴという。）９０が接続され、この検出ＴＦＴ９０のゲート電極は、検出ゲート線９１に接続される。
なお、駆動ＴＦＴ７２、点灯ＴＦＴ７３、リセットスイッチ７６、および検出ＴＦＴ９０は、それぞれ半導体層にポリシリコンを用いる多結晶シリコン薄膜トランジスタを用いてガラス基板上に構成されている。なお、多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子１の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
【００１３】
図２−２は、図１に示す信号線駆動回路８６の概略構成を示すブロック図である。
同図に示すように、信号線駆動回路８６は、画像電圧生成回路１０と、検出回路２０とを有する。画像電圧生成回路１０と、検出回路２０とは、スイッチ回路（ＳＷＡ）介して、信号線駆動回路８６の対応する出力端子１１に接続される。
検出回路２０は、定電流源２１と、信号線７８の一端に生じる電圧を、オペアンプ２２を用いたボルテージ回路（所謂、バッファ回路）を介して取り出し、デジタル値に変換するＡ／Ｄ変換器２３とを有する。
図７は、図２−２に示す画像電圧生成回路１０の一例の概略構成を示すブロック図である。図７に示す画像電圧生成回路１０は、メモリ（例えば、ＥＰＲＯＭ）１５内に、入力される表示データ（Ｄｉ）と、Ａ／Ｄ変換器２３から出力される補正データ（Ｄｒ）とに対応する補正表示データ（Ｄｏ）を格納しておき、入力される表示データ（Ｄｉ）と、補正データ（Ｄｒ）とに基づき、対応する補正表示データ（Ｄｏ）を読み出し、当該補正表示データ（Ｄｏ）をＤ／Ａ変換器１６でアナログ電圧に変換し、アナログ画像電圧を生成するようにしたものである。
スイッチ回路（ＳＷＡ）は、後述する「書込み期間」に、画像電圧生成回路１０と、信号線駆動回路８６の対応する出力端子１１とを接続し、また、「検出期間」に、検出回路２０と、信号線駆動回路８６の対応する出力端子１１とを接続する。
【００１４】
本実施例の本実施例の有機ＥＬ表示パネルの動作について図３ないし図６を用いて説明する。
図３は、本実施例の１フレーム期間内における、書き込み制御線５１、特性制御線５２、点灯制御線５３上の電圧レベルを示す図である。
本実施例では、予め１／６０秒に設定されている１フレーム期間は、「書込み期間」と「発光期間」と「検出期間」とに３分割されている。この分割比率は、例えば、「書込み期間」と「発光期間」で７０％、「検出期間」で３０％とする。
点灯制御線５３は、「書込み期間」、「検出期間」ではＬｏｗレベル（以下、Ｌレベル）であり、「発光期間」には、Ｈｉｇｈレベル（以下、Ｈレベル）となり、これにより、「発光期間」に、点灯スイッチ線７５を介して、点灯ＴＦＴ７３のゲート電極にＨレベルの電圧が印可されるので、全画素の点灯ＴＦＴ７３が一斉にオン状態となる。
また、書き込み制御線５１は、「発光期間」、「検出期間」ではＬｏｗレベルであり、「書込み期間」ではＨレベルとなり、これにより、「書込み期間」に走査回路８４の走査出力が、リセット線７１を介して、リセットスイッチ７６のゲート電極に印可され、各画素７０のリセットスイッチ７６が、各行毎（または、表示ライン毎）に順次オン状態となる。
さらに、特性制御線５２は、「書込み期間」、「発光期間」ではＬｏｗレベルであり、「検出期間」ではＨレベルとなり、これにより、「検出期間」に走査回路８４の走査出力が、検出ゲート線９１を介して、検出ＴＦＴ９０のゲート電極に印可され、各画素７０の検出ＴＦＴ９０が、各行毎（または、表示ライン毎）に順次オン状態となる。
【００１５】
［書込み期間］
１フレームの「書込み期間」においては、走査回路８４が、各行の複数の画素を順次走査し、これと同期して、スイッチ回路（ＳＷＡ）とスイッチ（ＳＷＢ）を介して、信号線駆動回路８６よりアナログ画像電圧が信号線７８に書込まれる。
ここで、走査回路８４によって選択されたｋ行目の画素７０の「書込み期間」における動作について、図４を用いて説明する。
図４は、「書込み期間」における、本実施例の有機ＥＬ表示パネルにおけるｋ行目の画素７０の動作を説明するためのタイミングチャートであり、当該画素７０の行が走査回路８４によって選択され画像電圧が書込まれる際の、リセットスイッチ７６、点灯ＴＦＴ７３、および、検出ＴＦＴ９０の動作を表している。
なお、リセットスイッチ７６、点灯ＴＦＴ７３、および、検出ＴＦＴ９０の駆動タイミング波形を、下がオフの状態、上がオンの状態として示している。
１フレームの「書込み期間」においては、書き込み制御線５１がＨレベル、特性制御線５２がＬレベル、点灯制御線５３がＬレベルであるので、「書込み期間」では、検出ＴＦＴ９０はオフ状態を維持する。
画素７０への画像電圧の書込み時には、時刻Ｔ０で点灯ＴＦＴ７３がオンになり、次に、時刻Ｔ１でリセットスイッチ７６がオンとなる。これにより、駆動ＴＦＴ７２はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持コンデンサ７４に記憶されていた駆動ＴＦＴ７２のゲート電極の電圧はクリアされる。
【００１６】
次に、時刻Ｔ２で点灯ＴＦＴ７３がオフすると、駆動ＴＦＴ７２と有機ＥＬ素子１とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ７２のゲート電極とドレイン電極はリセットスイッチ７６で短絡されているため、保持コンデンサ７４の一端でもある駆動ＴＦＴ７２のゲート電極の電圧は、電源線７９の電圧よりしきい値電圧（Ｖｔｈ）だけ低い電圧に自動的にリセットされる。なおこのとき、保持コンデンサ７４の他端には、信号線７８から、Ｖｓ（ｋ）のアナログ画像電圧が入力されている。
次に、時刻Ｔ３でリセットスイッチ７６がオフすると、保持コンデンサ７４の両端の電位差はこのまま保持コンデンサ７４に記憶される。即ち、保持コンデンサ７４の信号線７８側に、「書込み期間」で書込まれたＶｓ（ｋ）のアナログ画像電圧と等しい電圧が入力した際には、駆動ＴＦＴ７２のゲート電極の電圧は、電源線７９の電圧よりしきい値電圧（Ｖｔｈ）だけ低い電圧に強制的に設定されることになる。
このとき、保持コンデンサ７４の信号線側に入力する電圧値が、Ｖｓ（ｋ）のアナログ画像電圧よりも高ければ駆動ＴＦＴ７２はオフ状態であり、保持コンデンサ７４の信号線側に入力する電圧値が、Ｖｓ（ｋ）のアナログ画像電圧よりも低ければ駆動ＴＦＴ７２はオン状態となる。但し、他の行の画素を走査している期間は、当該画素の点灯ＴＦＴ７３は常時オフ状態であるから、信号線７８のアナログ画像電圧の高低にかかわらず、有機ＥＬ素子１が点灯することはない。
さてアナログ画像電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの「書込み期間」は終了する。
【００１７】
［発光期間］
１フレームの「発光期間」においては、書込み制御線５１がＬレベル、特性制御線５２がＬレベル、点灯制御線５３がＨレベルであるので、「発光期間」では、検出ＴＦＴ９０はオフ状態を維持する。
また、走査回路８４は停止し、点灯制御線５３がＨレベルとなるので、オア回路３３と点灯スイッチ線７５を介して、点灯ＴＦＴ７３のゲート電極にＨレベルの電圧が印可されるので、全画素の点灯ＴＦＴ７３が一斉にオン状態となる。
このとき、信号線７８には、スイッチ回路（ＳＷＢ）介して、三角波電圧入力線３０から、図５に示す三角波電圧が入力される。なお、図５は、「発光期間」における、本実施例の有機ＥＬ表示パネルの動作を説明するためのタイミングチャートであり、リセットスイッチ７６、点灯ＴＦＴ７３、および、検出ＴＦＴ９０の動作を表している。
前述したように、各保持コンデンサ７４は、信号線７８の電圧が予め書込まれた、Ｖｓ（ｋ）のアナログ画像電圧より高いか低いかによって、駆動ＴＦＴ７２がオンかオフするようにリセットされている。
ここで、「発光期間」においては、点灯ＴＦＴ７３は常時オン状態にあるため、各画素の有機ＥＬ素子１は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線７８に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ７２により駆動される。
このとき、駆動ＴＦＴ７２の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子１は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子１は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧値に依存した期間（図５のＴｓの期間）だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
【００１８】
このことは、例え、駆動ＴＦＴ７２の特性がばらついたとしても、基本的に何らの影響も受けることはない。ここで、図５に示す三角波電圧の振幅は、アナログ画像電圧の信号振幅とほぼ一致させることが望ましい。
なお、本実施例では、発光の時間軸重心が発光階調に依存しないように左右対象の三角波電圧としたが、この三角波電圧に代えて、非対称の三角波電圧や、ガンマ特性変調に相当する非直線の三角波電圧、あるいは、複数の三角波電圧などを用いることも可能であり、それにより、それぞれ異なる視覚特性を得ることも可能である。
本実施例によれば、１フィールド内における有機ＥＬ素子１の点灯時間を「発光期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また本実施例によれば各画素の保持コンデンサ７４に書込まれたアナログ画像電圧の値によって有機ＥＬ素子１の発光期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
また、各薄膜トランジスタは、本実施例では構成が簡単な単チャネルの薄膜トランジスタを用いたが、これらの薄膜トランジスタを、例えば、ＣＭＯＳ構成にすることも可能である。
また、本実施例では、走査回路８４、信号線駆動回路８６等からなる周辺駆動回路は、低温多結晶シリコン（ポリシリコン）薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ（Large Scale Integrated circuit）回路で構成して実装するようにしてもよい。その場合に、駆動ＴＦＴ７２、点灯ＴＦＴ７３、リセットスイッチ７６、および検出ＴＦＴ９０は、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。
【００１９】
「検出期間」
図６は、「検出期間」における、本実施例の有機ＥＬ表示パネルにおけるｋ行目の画素７０の動作を説明するためのタイミングチャートである。
図６に示すように、１フレームの「検出期間」においては、走査回路８４が、各行の複数の画素を順次走査し、各行の各画素７０の検出ＴＦＴ９０が順次オンとなるとともに、スイッチ回路（ＳＷＡ）とスイッチ（ＳＷＢ）を介して、信号線７８の一端に、検出回路２０が接続される。
これにより、各画素７０の有機ＥＬ素子１に、定電流源２１から定電流が流れ、信号線７８の一端に電圧（即ち、有機ＥＬ素子１の端子間電圧）が生じる。
図８は、有機ＥＬ素子１の発光効率（ηＥＬ）と端子間電圧（ＶＥＬ）の時間的変化を示すグラフである。
図８のＢに示すように、有機ＥＬ素子１の発光効率（ηＥＬ）は、発光時間（通電時間）の経過により低下し、図８のＡに示すように、有機ＥＬ素子１の端子間電圧（ＶＥＬ）は発光効率（ηＥＬ）の低下に伴って上昇する。
本実施例では、検出回路２０により、有機ＥＬ素子１の端子間電圧（ＶＥＬ）を検出し、発光効率（ηＥＬ）が低下した場合に、信号線駆動回路８６が、有機ＥＬ素子１の発光輝度が増大するように制御する。即ち、有機ＥＬ素子１の端子間電圧（ＶＥＬ）が発光効率（ηＥＬ）の低下に伴って、図８のＡに示すように上昇すると、信号線駆動回路８６は、有機ＥＬ素子１の駆動電流（Ｉｄ）を増大するように、画像電圧を補正する。これにより、有機ＥＬ素子１の輝度が発光効率（ηＥＬ）の低下を補償するように増大される。
【００２０】
以上説明したように、本実施例によれば、本実施例では、検出回路２０により、有機ＥＬ素子１の端子間電圧（ＶＥＬ）を検出し、発光効率（ηＥＬ）が低下した場合に、信号線駆動回路８６が、有機ＥＬ素子１の発光輝度が増大するように制御することが可能となる。しかも、本実施例では、信号線７８を、アナログ画像電圧の書込みと、有機ＥＬ素子１の端子間電圧（ＶＥＬ）の検出に兼用するようにしたので、従来の画像表示装置のように、発光効率の低下を検出するために、表示領域外の領域にダミー画素を設ける必要がない。
そのため、本実施例では、コストを上昇させることなく、有機ＥＬ素子１の発光効率の低下を検出することができる。その上、本実施例では、マトリクス状に配置されたそれぞれの有機ＥＬ素子１の発光効率の低下を検出することが可能である。
なお、本実施例では、１フレーム毎に、各画素７０の端子間電圧（ＶＥＬ）を検出しているが、図８に示すように、有機ＥＬ素子１の発光効率（ηＥＬ）は、発光時間（通電時間）の経過により急激に低下するわけではないので、前述の「検出期間」における有機ＥＬ素子１の端子間電圧（ＶＥＬ）の検出は、本実施例の画像表示装置の電源をオンとしたときに実行するようにしてもよい。また、本実施例では、温度変化による有機ＥＬ素子１の発光効率（ηＥＬ）の補償にも使用することも可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施例の画像表示装置の有機ＥＬ表示パネルの概略構成を示すブロック図である。
【図２−１】図１に示す画素の構造を説明するための回路図である。
【図２−２】図１に示す信号線駆動回路の概略構成を示すブロック図である。
【図３】本発明の実施例の画像表示装置の１フレーム期間内における、書き込み制御線、特性制御線、点灯制御線の電圧レベルを示す図である。
【図４】「書込み期間」における、本発明の実施例の有機ＥＬ表示パネルにおけるｋ行目の画素の動作を説明するためのタイミングチャートである。
【図５】「発光期間」における、本発明の実施例の有機ＥＬ表示パネルの動作を説明するためのタイミングチャートである。
【図６】「検出期間」における、本発明の実施例の有機ＥＬ表示パネルにおけるｋ行目の画素の動作を説明するためのタイミングチャートである。
【図７】図２−２に示す画像電圧生成回路の一例を示すブロック図である。
【図８】有機ＥＬ素子の発光効率（ηＥＬ）と端子間電圧（ＶＥＬ）の時間的変化を示すグラフである。
【符号の説明】
【００２２】
１  有機ＥＬ素子
１０  画像電圧生成回路
１１  出力端子
１５  メモリ（ＥＰＲＯＭ）
１６  Ｄ／Ａ変換器
２０  検出回路
２１  定電流源
２２  オペアンプ
２３  Ａ／Ｄ変換器
３０  三角波電圧入力線
３１，３２  アンド回路
３３  オア回路
５１  書込み制御線
５２  特性制御線
５３  点灯制御線
７０  画素
７１  リセット線
７２  薄膜トランジスタ（駆動ＴＦＴ）
７３  点灯用の薄膜トランジスタ（点灯ＴＦＴ）
７４  保持コンデンサ
７５  点灯スイッチ線
７６  リセット用の薄膜トランジスタ（リセットスイッチ）
７８  信号線
７９  電源線
８０  有機ＥＬ表示パネルの表示領域
８４  走査回路
８６  信号線駆動回路
９０  端子間電圧検出用の薄膜トランジスタ（検出ＴＦＴ）
９１  検出ゲート線
ＳＷＡ，ＳＷＢ  スイッチ回路
【図１】
0005192208.tif 000002
【図２−１】
0005192208.tif 000003
【図２−２】
0005192208.tif 000004
【図３】
0005192208.tif 000005
【図４】
0005192208.tif 000006
【図５】
0005192208.tif 000007
【図６】
0005192208.tif 000008
【図７】
0005192208.tif 000009
【図８】
0005192208.tif 000010