(57)【特許請求の範囲】
【請求項１】
入力端子から入力された信号のうち所定の通過帯域の成分のみを出力端子から出力するバンドパスフィルタであって、
前記入力端子に接続された並列共振器を含むローパスフィルタと、
前記ローパスフィルタと前記出力端子との間に接続されたハイパスフィルタと、
一端が前記出力端子に接続された第１のインダクタと、一端がグランドに接続された第１のコンデンサとを直列に接続した直列共振器と、
前記第１のコンデンサ及び前記第１のインダクタのそれぞれの他端同士を接続した接続点と前記入力端子との間に接続された第２のコンデンサと、
を備えることを特徴とするバンドパスフィルタ。
【請求項２】
前記直列共振器は、前記通過帯域の低周波数側に極を有するように調整されていることを特徴とする請求項１に記載のバンドパスフィルタ。
【請求項３】
複数の誘電体層を積層した積層体に構成された積層型バンドパスフィルタであって、
前記積層体に形成された入力端子及び出力端子と、
前記入力端子に接続されたローパスフィルタと、
前記ローパスフィルタと前記出力端子との間に接続されたハイパスフィルタと、
一端が前記出力端子に接続され、他端が直列共振器のコンデンサを構成するコンデンサ電極に接続され、１又は２以上の前記誘電体層の導体パターンを含んで形成された第１のインダクタ導体と、
一端が前記入力端子に接続され、他端が前記ハイパスフィルタに接続され、１又は２以上の前記誘電体層の導体パターンを含んで形成された第２のインダクタ導体と、
を備え、
前記第１のインダクタ導体と前記第２のインダクタ導体は、１又は２以上の前記誘電体層の各々の平面内で互いの導体パターンが所定の間隔を置いて隣接配置され、コンデンサを形成し、
前記第１のインダクタ導体は、前記出力端子とグランドとの間に接続された前記直列共振器のインダクタを構成し、
前記第２のインダクタ導体は、前記ローパスフィルタに含まれる並列共振器のインダクタを構成する、
ことを特徴とする積層型バンドパスフィルタ。
【請求項４】
前記コンデンサ電極とグランドパターンが対向配置されることを特徴とする請求項３に記載の積層型バンドパスフィルタ。
【請求項５】
前記第１のインダクタ導体及び前記第２のインダクタ導体は、２以上の前記誘電体層の導体パターンを積層方向に連結して螺旋状に形成されることを特徴とする請求項３に記載の積層型バンドパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等の高周波回路に搭載されるバンドパスフィルタに関するものである。
【背景技術】
【０００２】
移動体通信機器の高周波回路には、不要な周波数成分を除去するバンドパスフィルタが広く用いられている。従来のバンドパスフィルタの一例は、例えば、特許文献１に開示されている。特許文献１のバンドパスフィルタは、集中定数回路を用いてハイパスフィルタとローパスフィルタを直列に接続して構成されている。このようなバンドパスフィルタを数ＧＨｚ帯に適用する場合、インダクタ及びコンデンサの導体パターンを形成した多層の積層基板を用いることで、小型の積層型バンドパスフィルタを実現することができる。
【特許文献１】特許第３２１９６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年では、移動体通信機器の高周波回路の用途が広がり、バンドパスフィルタの通過帯域は数ＧＨｚ帯の高周波領域に移行しつつある。例えば、無線ＬＡＮ等の分野で一般的に用いられる２．４ＧＨｚ付近を通過帯域とする良好な特性を有するバンドパスフィルタが要望されている。一方、このような通過帯域で設計されたバンドパスフィルタは、その低周波数側において携帯電話等の様々な通信機器の周波数帯域が密集していることから、これらの低周波数の不要成分を十分に除去できる性能を持たせる必要がある。
【０００４】
しかし、例えば特許文献１に開示されたバンドパスフィルタは、低周波数側において十分な減衰量を得ることができない（特許文献１の図２）。そのため、バンドパスフィルタにより携帯電話等の周波数成分の影響を受け、ノイズによる特性劣化の恐れがある。また、低周波数の減衰特性を改善するために、バンドパスフィルタとして、例えばＳＡＷフィルタ等のデバイスを採用することは、コストの大幅な上昇につながるとともに、フィルタ特性の調整が難しくなる。
【０００５】
そこで、本発明はこれらの問題を解決するためになされたものであり、数ＧＨｚ帯を通過帯域とするバンドパスフィルタを構成する場合、簡単な構成でコストを上昇させることなく、通過帯域の低周波数側の減衰特性を改善して良好なフィルタ特性を有するバンドパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のバンドパスフィルタは、入力端子から入力された信号のうち所定の通過帯域の成分のみを出力端子から出力するバンドパスフィルタであって、前記入力端子に接続された並列共振器を含むローパスフィルタと、前記ローパスフィルタと前記出力端子との間に接続されたハイパスフィルタと、一端が前記出力端子に接続された第１のインダクタと、一端がグランドに接続された第１のコンデンサとを直列に接続した直列共振器と、前記第１のコンデンサ及び前記第１のインダクタのそれぞれの他端同士を接続した接続点と前記入力端子との間に接続された第２のコンデンサとを備えて構成される。
【０００７】
本発明のバンドパスフィルタによれば、出力端子に接続される直列共振器の間の接続点と入力端子との間に接続された第２のコンデンサの作用により、通過帯域の低周波数側における減衰特性を改善することができる。この場合、第２のコンデンサを設けない場合に比べ、第２のコンデンサを設けた場合の減衰特性は、回路シミュレーションの結果、通過帯域の低周波数側での減衰量が大幅に増加することが確認された（図２参照）。よって、数ＧＨｚ帯のバンドパスフィルタを構成する場合、様々な通信機器の周波数帯域が密集する付近で不要成分を確実に除去することができ、簡単な構成で無線性能の向上を図ることができる。
【０００８】
本発明のバンドパスフィルタにおいて、前記直列共振器が前記通過帯域の低周波数側に極を有するように調整してもよい。
【００１１】
上記課題を解決するために、本発明の積層型バンドパスフィルタは、複数の誘電体層を積層した積層体に構成された積層型バンドパスフィルタであって、前記積層体に形成された入力端子及び出力端子と、前記入力端子に接続されたローパスフィルタと、前記ローパスフィルタと前記出力端子との間に接続されたハイパスフィルタと、一端が前記出力端子に接続され、他端が直列共振器のコンデンサを構成するコンデンサ電極に接続され、１又は２以上の前記誘電体層の導体パターンを含んで形成された第１のインダクタ導体と、一端が前記入力端子に接続され、他端が前記ハイパスフィルタに接続され、１又は２以上の前記誘電体層の導体パターンを含んで形成された第２のインダクタ導体とを備え、前記第１のインダクタ導体と前記第２のインダクタ導体は、１又は２以上の前記誘電体層の各々の平面内で互いの導体パターンが所定の間隔を置いて隣接配置され、コンデンサを形成し、前記第１のインダクタ導体は、前記出力端子とグランドとの間に接続された前記直列共振器のインダクタを構成し、前記第２のインダクタ導体は、前記ローパスフィルタに含まれる並列共振器のインダクタを構成するように構成される。
【００１２】
本発明の積層型バンドパスフィルタによれば、出力端子に接続された第１のインダクタ導体と、入力端子に接続された第２のインダクタ導体とを、各誘電体層の平面内で互いに所定の間隔を置いて隣接配置することにより、コンデンサが形成される。よって、上述の第２のコンデンサを含む回路構成を有する積層型バンドパスフィルタを、専用のコンデンサ電極を設けることなく構成可能となり、小型かつ簡単な構造で通過帯域の低周波数側の減衰特性を改善することができる。
【００１３】
本発明の積層型バンドパスフィルタにおいて、前記コンデンサ電極とグランドパターンを対向配置してもよい。
【００１５】
本発明の積層型バンドパスフィルタにおいて、前記第１のインダクタ導体及び前記第２のインダクタ導体を、２以上の前記誘電体層の導体パターンを積層方向に連結して螺旋状に形成してもよい。
【発明の効果】
【００１６】
本発明によれば、第１のコンデンサ及び第１のインダクタからなる直列共振器を出力側に設け、その直列共振器の中間の接続点と入力側との間に第２のコンデンサを接続したので、第２のコンデンサの作用に基づき通過帯域の低周波数側における減衰特性を改善することができる。従って、特に数ＧＨｚ等の高周波用のバンドパスフィルタ構成する場合、様々な通信機器の周波数帯域が密集する状況下で不要成分を十分に除去でき、簡単な構成と低いコストで無線性能の向上を図ることができる。
【００１７】
また、本発明によれば、上記のバンドパスフィルタを積層体に構成する場合、出力側の第１のインダクタ導体と、入力側の第２のインダクタ導体とを、各誘電体層の平面内で互いに所定の間隔を置いて隣接配置し、これによりコンデンサを形成した。よって、このコンデンサを上述の第２のコンデンサとして機能させることで、専用のコンデンサ電極を設けることなく上記と同様の減衰特性を有する積層型バンドパスフィルタを構成でき、良好なフィルタ特性を有する小型かつ簡単な構造の積層型バンドパスフィルタを実現することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施形態について図面を参照しながら説明する。以下では、移動体通信機器の高周波回路に搭載されるバンドパスフィルタに対して本発明を適用する場合を説明する。
【００１９】
図１は、本実施形態のバンドパスフィルタ１０の等価回路を示す図である。図１に示すバンドパスフィルタ１０は、７つのコンデンサＣ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６と、３つのインダクタＬ１０、Ｌ１１、Ｌ１２により構成される。バンドパスフィルタ１０において、入力端子Ｔ１から入力された入力信号のうち所定の周波数帯域を通過させる一方、低周波数側及び高周波数側の不要な周波数成分が遮断された出力信号が出力端子Ｔ２から出力される。バンドパスフィルタ１０の通過帯域は、例えば、２．４ＧＨｚ帯に設定される。
【００２０】
以上の構成において、３つのコンデンサＣ１０〜Ｃ１２とインダクタＬ１０によりローパスフィルタが構成される。入力端子Ｔ１とノードＮ１の間に、コンデンサＣ１１及びインダクタＬ１０が並列接続される。また、コンデンサＣ１０が入力端子Ｔ１とグランドの間に接続され、コンデンサＣ１２がノードＮ１とグランドの間に接続される。このように構成されるローパスフィルタは、上述の通過帯域に対して高周波数側の成分を遮断するように動作する。
【００２１】
また、２つのコンデンサＣ１３、Ｃ１４とインダクタＬ１１によりハイパスフィルタが構成される。ノードＮ１と出力端子Ｔ２の間に、コンデンサＣ１３、Ｃ１４が直列接続され、コンデンサＣ１３、Ｃ１４の間の接続点とグランドの間にインダクタＬ１１が接続される。このように構成されるハイパスフィルタは、上述の通過帯域に対して低周波数側の成分を遮断するように動作する。
【００２２】
さらに、出力端子Ｔ２とグランドの間には、インダクタＬ１２（本発明の第１のインダクタ）とコンデンサＣ１５（本発明の第１のコンデンサ）からなる直列共振器が接続されている。この直列共振器は、バンドパスフィルタ１０の通過帯域の低周波数側で極を持つように調整される。このように、図１のバンドパスフィルタ１０においては、入力端子Ｔ１と出力端子Ｔ２の間に、ローパスフィルタ、ハイパスフィルタ、直列共振器の順で直列に接続される。
【００２３】
本実施形態のバンドパスフィルタ１０において特徴的な構成は、上述の直列共振器のインダクタＬ１２及びコンデンサＣ１５の間の接続点と入力端子Ｔ１の間に、コンデンサＣ１６（本発明の第２のコンデンサ）が接続されている点である。このコンデンサＣ１６の役割は、バンドパスフィルタ１０の低周波数側の減衰特性を改善することにある。ここで、図２〜図４を用いて本実施形態のバンドパスフィルタ１０の減衰特性について具体的に説明する。
【００２４】
図１の等価回路に基づく回路シミュレーションを行った結果、図２の減衰特性Ｓが得られた。ここでは、本実施形態のバンドパスフィルタ１０との対比のため、図３及び図４のそれぞれの等価回路に基づく回路シミュレーションを併せて行った。図３は、従来のバンドパスフィルタ（特許文献１参照）と類似する等価回路であり、図１のコンデンサＣ１５、Ｃ１６及びインダクタＬ１１、Ｌ１２を除外し、コンデンサＣ２０、Ｃ２１及びインダクタＬ２０が付加されている。また、図４は、図１の等価回路からコンデンサＣ１６を取り除いた等価回路である。図２において、図３の等価回路に基づく減衰特性Ｓａと、図４の等価回路に基づく減衰特性Ｓｂが得られた。
【００２５】
上記の回路シミュレーションに際し、図１の各回路素子の定数としては、Ｃ１０＝１ｐＦ、Ｃ１１＝１ｐＦ、Ｃ１２＝１ｐＦ、Ｃ１３＝２ｐＦ、Ｃ１４＝１ｐＦ、Ｃ１５＝０．９ｐＦ、Ｃ１６＝０．１８ｐＦ、Ｌ１０＝２ｎＨ、Ｌ１１＝２ｎＨ、Ｌ１２＝８ｎＨ、にそれぞれ設定した。図３及び図４において、図１と同様の番号を付した回路素子の定数も同様に設定した。また、図３において、コンデンサＣ２０、Ｃ２１及びインダクタＬ２０の各定数は、Ｃ２０＝２ｐＦ、Ｃ２１＝２ｐＦ、Ｌ２０＝４ｎＨに設定した。なお、図３の後段のハイパスフィルタの部分における図１との定数の相違は、通過帯域の調整に対応するものである。
【００２６】
図２において、本実施形態の減衰特性Ｓと、図３に基づく減衰特性Ｓａと、図４に基づく減衰特性Ｓｂを対比すると、通過帯域及びその高周波数側に関しては概ね共通の変化をしている。これに対し、通過帯域の低周波数側（０．５〜１．７ＧＨｚ付近）に関しては、それぞれの減衰特性Ｓ、Ｓａ、Ｓｂは大きく異なる。図３に基づく減衰特性Ｓａは、低周波数側では減衰量が−１０〜−１５ｄＢ程度で推移し、減衰量の大きさは不十分である。また、図４に基づく減衰特性Ｓｂは、後段の直列共振器の作用により減衰特性Ｓａと比べて低周波数側の減衰量が改善されるものの、通過帯域に近接した低周波数側（１〜１．５ＧＨｚ付近）の減衰量は不足している。
【００２７】
これに対し、本実施形態の減衰特性Ｓでは、低周波数側の広い範囲にわたって、上記の減衰特性Ｓａ、Ｓｂに比べて十分な減衰量が確保されている。特に、１ＧＨｚの付近では、−５０ｄＢに達する減衰量のピークが現れている。この場合、図１と図４の各等価回路の相違はコンデンサＣ１６の有無のみであるから、コンデンサＣ１６を付加した作用によって減衰量Ｓｂが減衰量Ｓに改善されることは明らかである。図２の減衰特性Ｓは、コンデンサＣ１６の定数の設定に依存して変化するが、必要な減衰量や他の回路素子の定数との関係に応じてコンデンサＣ１６を適切に決定することが望ましい。
【００２８】
次に、図５〜図８を参照して、本実施形態のバンドパスフィルタ１０の一形態として、多層の誘電体層を積層した積層体に構成される積層型バンドパスフィルタを説明する。図５は、本実施形態の積層型バンドパスフィルタが構成される積層体２０の外観斜視図を示している。図５に示す積層体２０は、導体パターンを形成した複数の誘電体層（１０層）を積層して形成される。積層体２０の側面には、入力端子Ｔ１と、出力端子Ｔ２と、６つのグランド端子Ｔｇが形成され、それぞれを介して外部接続が可能となっている。これらの各端子は、いずれも積層体２０の内部の導体パターンと接続されている。
【００２９】
図６及び図７は、積層体２０の各層の構造を示す平面図である。積層体２０の内部には、下層から順にセラミックグリーンシートを用いた誘電体層Ｍ１〜Ｍ１０が積層されている。誘電体層Ｍ１〜Ｍ１０には、複数の導体パターン（３０〜５５）が形成されるとともに、各層の導体パターン同士を接続するために積層方向に貫通する複数のビアホール導体（６０〜７８）が形成されている。これらのビアホール導体の各々は、下端のビア接続部Ｖａから上方に延伸され、途中のビア接続部Ｖｂを貫いて上端のビア接続部Ｖｃに達する（ビアホール導体６０参照）。誘電体層Ｍ１〜Ｍ１０のそれぞれの厚さ及び誘電率については、必要な電気的特性に応じて適宜に設定される。
【００３０】
図６に示すように、最下層の誘電体層Ｍ１には、広いグランドパターン３０が形成され、その外縁部が図５の６つのグランド端子Ｔｇに接続されている。グランドパターン３０には、ビア接続部Ｖａから上方に延伸されるビアホール導体６０が接続されている。なお、誘電体層Ｍ１の裏面（不図示）には、図５の各端子の位置に導体パターンが形成されている。
【００３１】
誘電体層Ｍ２には、コンデンサＣ１０のコンデンサ電極３１と、コンデンサＣ１２のコンデンサ電極３２と、コンデンサＣ１５のコンデンサ電極３３が形成されている。これらのコンデンサ電極３１、３２、３３は下層のグランドパターン３０と対向配置されている。コンデンサ電極３１の一端は入力端子Ｔ１に接続される。また、コンデンサ電極３２の一端には、上方に延伸されるビアホール導体６１が接続されるとともに、コンデンサ電極３３の一端は、上方に延伸されるビアホール導体６２が接続される。
【００３２】
誘電体層Ｍ３には、インダクタＬ１０の一部となる導体パターン３４と、インダクタＬ１１の一部となる導体パターン３５と、インダクタＬ１２の一部となる導体パターン３６が形成されている。導体パターン３４は、一端が入力端子Ｔ１に接続され、他端は上方に延伸されるビアホール導体６３に接続される。導体パターン３５は、一端が下方に延伸されるビアホール導体６０に接続され、他端が上方に延伸されるビアホール導体６４に接続される。導体パターン３６は、一端が下方に延伸されるビアホール導体６２に接続され、他端が上方に延伸されるビアホール導体６５に接続される。
【００３３】
誘電体層Ｍ４には、インダクタＬ１０の一部となる導体パターン３７と、インダクタＬ１１の一部となる導体パターン３８と、インダクタＬ１２の一部となる導体パターン３９が形成されている。導体パターン３７は、一端が下方に延伸されるビアホール導体６３に接続され、他端が上方に延伸されるビアホール導体６６に接続される。導体パターン３８は、一端が下方に延伸されるビアホール導体６４に接続され、他端が上方に延伸されるビアホール導体６７に接続される。導体パターン３９は、一端が下方に延伸されるビアホール導体６５に接続され、他端が上方に延伸されるビアホール導体６８に接続される。
【００３４】
誘電体層Ｍ５には、インダクタＬ１０の一部となる導体パターン４０と、インダクタＬ１１の一部となる導体パターン４１と、インダクタＬ１２の一部となる導体パターン４２が形成されている。導体パターン４０は、一端が下方に延伸されるビアホール導体６６に接続され、他端が上方に延伸されるビアホール導体６９に接続される。導体パターン４１は、一端が下方に延伸されるビアホール導体６７に接続され、他端が上方に延伸されるビアホール導体７０に接続される。導体パターン４２は、一端が下方に延伸されるビアホール導体６８に接続され、他端が上方に延伸されるビアホール導体７１に接続される。
【００３５】
次に図７に示すように、誘電体層Ｍ６には、インダクタＬ１０の一部となる導体パターン４３と、インダクタＬ１１の一部となる導体パターン４４と、インダクタＬ１２の一部となる導体パターン４５が形成されている。導体パターン４３は、一端が下方に延伸されるビアホール導体６９に接続され、他端が上方に延伸されるビアホール導体７２に接続される。導体パターン４４は、一端が下方に延伸されるビアホール導体７０に接続され、他端が上方に延伸されるビアホール導体７３に接続される。導体パターン４５は、一端が下方に延伸されるビアホール導体７１に接続され、他端が上方に延伸されるビアホール導体７４に接続される。
【００３６】
誘電体層Ｍ７には、インダクタＬ１０の一部となる導体パターン４６と、インダクタＬ１１の一部となる導体パターン４７と、インダクタＬ１２の一部となる導体パターン４８が形成されている。導体パターン４６は、一端が下方に延伸されるビアホール導体７２に接続され、他端が上方に延伸されるビアホール導体７５に接続される。導体パターン４７は、一端が下方に延伸されるビアホール導体７３に接続され、他端が上方に延伸されるビアホール導体７６に接続される。導体パターン４８は、一端が下方に延伸されるビアホール導体７４に接続され、他端が上方に延伸されるビアホール導体７７に接続される。
【００３７】
誘電体層Ｍ８には、インダクタＬ１０の一部となる導体パターン４９と、インダクタＬ１１の一部となる導体パターン５０と、インダクタＬ１２の一部となる導体パターン５１が形成されている。導体パターン４９は、一端が下方に延伸されるビアホール導体７５に接続され、他端が上下に延伸される上述のビアホール導体６１に接続される。導体パターン５０は、一端が下方に延伸されるビアホール導体７６に接続され、他端が上方に延伸されるビアホール導体７８に接続される。導体パターン５１は、一端が下方に延伸されるビアホール導体７７に接続され、他端が出力端子Ｔ２に接続される。
【００３８】
誘電体層Ｍ９には、コンデンサＣ１１、Ｃ１３に共通のコンデンサ電極５２と、コンデンサＣ１４のコンデンサ電極５３が形成されている。コンデンサ電極５２の一端は、下方に延伸されるビアホール導体６１に接続される。コンデンサ電極５３の一端は出力端子Ｔ２に接続される。
【００３９】
誘電体層Ｍ１０には、コンデンサＣ１１のコンデンサ電極５４と、コンデンサＣ１３、Ｃ１４に共通のコンデンサ電極５５が形成されている。コンデンサ電極５４の一端は入力端子Ｔ１に接続される。コンデンサ電極５５の一端は、下方に延伸される上述のビアホール導体７８に接続される。なお、誘電体層Ｍ１０の上部には、積層体２０のカバーとして、素子が形成されない誘電体層（不図示）が設けられている。
【００４０】
以上の構造において、図１のコンデンサＣ１６に直接対応する導体パターンは設けられていないが、インダクタＬ１０の螺旋状の導体パターン３４、３７、４０、４３、４６、４９と、インダクタＬ１２の螺旋状の導体パターン３６、３９、４２、４５、４８、５１が、誘電体層Ｍ３〜Ｍ８の各層の平面内で隣接配置されることにより形成される。ここで、図８は、３つのインダクタＬ１０、Ｌ１１、Ｌ１２に着目し、それぞれを構成する各導体パターンが積層体２０の積層方向で重なる状態を模式的に表している。
【００４１】
図８に示すように、インダクタＬ１０を構成する各導体パターンと、インダクタＬ１２を構成する各導体パターンは、間隔Ｇを置いて並んで配置されている。これは、図６及び図７に示す３つの誘電体層Ｍ３、Ｍ５、Ｍ７において、インダクタＬ１０の各導体パターンとインダクタＬ１２の各導体パターンの配置に対応する。このように、インダクタＬ１０及びインダクタＬ１２の各層の導体パターンを適切な間隔及び長さで配置することにより、コンデンサＣ１６を所望の容量値に調整することができる。
【００４２】
上記の積層体２０に構成される積層型バンドパスフィルタ１０の減衰特性について具体的に説明する。図６及び図７の構造に基づくパターンシミュレーションを行った結果、図９の減衰特性Ｓ０が得られた。ここでは、本実施形態の積層型バンドパスフィルタとの対比のため、コンデンサＣ１６が形成されない場合のパターンシミュレーションを併せて行った。図１０は、図４の等価回路に対応する積層体２０ａに関し、図８と同様、３つのインダクタＬ１０、Ｌ１１、Ｌ１２を構成する積層パターンが積層方向で重なる状態を模式的に表している。図１０に示すように、インダクタＬ１０とインダクタＬ１２は、他のインダクタＬ１１を挟んで離間した配置となっている。従って、図８とは異なり、コンデンサＣ１６に相当する容量は形成されない。なお、図１０に対応する積層体２０ａの各層の構造については省略する。
【００４３】
図９において、本実施形態の積層型バンドパスフィルタの減衰特性Ｓ０と、図１０に基づく減衰特性Ｓ１を対比すると、通過帯域及びその高周波数側に関しては概ね共通の変化をしている。これに対し、通過帯域の低周波数側（０．５〜２ＧＨｚ）に関しては、それぞれの減衰特性Ｓ０、Ｓ１は大きく異なる。図１０に基づく減衰特性Ｓ１は、図２の減衰特性Ｓｂと同様、低周波数側の減衰量が不十分である。これに対し、本実施形態の減衰特性Ｓ０は、図２の減衰特性Ｓと同様、低周波数側の広い範囲にわたって十分な減衰量が確保されるとともに、１．１ＧＨｚの付近で大きな減衰量のピークが現れている。この場合の相違も、インダクタＬ１０とインダクタＬ１２の間に形成されるコンデンサＣ１６の有無に基づくことは明らかである。このように、本実施形態では別途コンデンサ電極を設けることなく、インダクタＬ１０とインダクタＬ１２のそれぞれの導体パターンを利用して、図１のコンデンサ１６を形成することができるので、積層体１０のサイズを増大させることなく良好なフィルタ特性を有する積層型バンドパスフィルタを実現可能となる。
【００４４】
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、上記実施形態では、図１に示すようにローパスフィルタ、ハイパスフィルタ、直列共振器が直列に接続されたバンドパスフィルタ１０を説明したが、ローパスフィルタとハイパスフィルタの接続順を入れ替えてもよい。また、図１の回路構成には限定されることなく、多様な回路構成でバンドパスフィルタ１０を構成することができる。さらに、積層体２０に構成される積層型バンドパスフィルタにおいて、各々の導体パターンやビアホール導体の配置、形状、サイズあるいは端子構造等は自在に設定可能であり、多様な構造の積層型バンドパスフィルタに対し本発明の適用が可能である。
【図面の簡単な説明】
【００４５】
【図１】本実施形態のバンドパスフィルタの等価回路を示す図である。
【図２】図１の等価回路に基づく回路シミュレーションを行って得られた減衰特性を示す図である。
【図３】図２において本実施形態のバンドパスフィルタと対比するための従来の等価回路を示す図である。
【図４】図２において本実施形態のバンドパスフィルタと対比するため、図１の等価回路からコンデンサＣ１６を除去した等価回路である。
【図５】本実施形態の積層型バンドパスフィルタが構成される積層体の外観斜視図である。
【図６】本実施形態の積層体の各層の構造を示す第１の平面図である。
【図７】本実施形態の積層体の各層の構造を示す第２の平面図である。
【図８】本実施形態の積層体において３つのインダクタＬ１０、Ｌ１１、Ｌ１２を構成する各導体パターンが積層方向で重なる状態を模式的に表す図である。
【図９】図６及び図７の構造に基づくパターンシミュレーションを行って得られた減衰特性を示す図である。
【図１０】図４の等価回路に対応する積層体において３つのインダクタＬ１０、Ｌ１１、Ｌ１２を構成する各導体パターンが積層方向で重なる状態を模式的に表す図である。
【符号の説明】
【００４６】
１０…バンドパスフィルタ
２０…積層体
３０…グランドパターン
３１〜３３、５２〜５５…コンデンサ電極
３４〜５１…導体パターン
６０〜７８…ビアホール導体
Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ２０、Ｃ２１…コンデンサ
Ｌ１０、Ｌ１１、Ｌ１２、Ｌ２０…インダクタ
Ｔ１…入力端子
Ｔ２…出力端子
Ｔｇ…グランド端子
Ｍ１〜Ｍ１０…誘電体層
【図１】
0005285951.tif 000002
【図２】
0005285951.tif 000003
【図３】
0005285951.tif 000004
【図４】
0005285951.tif 000005
【図５】
0005285951.tif 000006
【図６】
0005285951.tif 000007
【図７】
0005285951.tif 000008
【図８】
0005285951.tif 000009
【図９】
0005285951.tif 000010
【図１０】
0005285951.tif 000011