(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１ＧａＮ系半導体層と、
前記第１ＧａＮ系半導体層上に形成された活性層と、
前記活性層に形成された第２ＧａＮ系半導体層と、
前記第２ＧａＮ系半導体層上に形成された透明導電膜とを備え、
前記透明導電膜は、第１酸化物導電層と該第１酸化物導電層と組成の異なる酸化物で形成された第２酸化物導電層からなる積層体を少なくとも１組含んだ多層膜で構成され、前記第１酸化物導電層と第２酸化物導電層の積層方向の電気的分極成分が異なっていることを特徴とするＧａＮ系半導体素子。
【請求項２】
前記第１酸化物導電層と第２酸化物導電層は、一方が２元酸化物で他方が３元酸化物、若しくは、両方が互いに組成の異なる３元酸化物で構成されていることを特徴とする請求項１記載のＧａＮ系半導体素子。
【請求項３】
第１酸化物導電層がＭｇＹＺｎ１−ＹＯ層（０＜Ｙ＜１）、前記第２酸化物導電層がＭｇＸＺｎ１−ＸＯ層（０≦Ｘ＜１）で構成され、Ｍｇ組成がＸ＜Ｙを満たしていることを特徴とする請求項１記載のＧａＮ系半導体素子。
【請求項４】
前記多層膜の抵抗率は、前記多層膜を構成している前記ＭｇＹＺｎ１−ＹＯ層の抵抗率及び前記ＭｇＸＺｎ１−ＸＯ層の抵抗率のいずれよりも低いことを特徴とする請求項３記載のＧａＮ系半導体素子。
【請求項５】
前記多層膜の抵抗率は、前記ＭｇＹＺｎ１−ＹＯ層及びＭｇＸＺｎ１−ＸＯ層をそれぞれ単層にて前記多層膜と同じ膜厚に形成した場合のいずれの抵抗率よりも低いことを特徴とする請求項３記載のＧａＮ系半導体素子。
【請求項６】
前記ＭｇＹＺｎ１−ＹＯ層とＭｇＸＺｎ１−ＸＯ層とが交互に複数組積層されていることを特徴とする請求項３〜請求項５のいずれか１項に記載のＧａＮ系半導体素子。
【請求項７】
前記ＭｇＹＺｎ１−ＹＯ層とＭｇＸＺｎ１−ＸＯ層の少なくとも一方には、ドナー不純物がドープされていることを特徴とする請求項３〜請求項６のいずれか１項に記載のＧａＮ系半導体素子。
【請求項８】
前記ドナー不純物は、III族元素又はIV族元素で構成されていることを特徴とする請求項７記載のＧａＮ系半導体素子。
【請求項９】
前記ＭｇＹＺｎ１−ＹＯ層のドナードープ濃度は、少なくとも１×１０１９ｃｍ−３以上又は５×１０２１ｃｍ−３以下のいずれかを満たしていることを特徴とする請求項７又は請求項８のいずれか１項に記載のＧａＮ系半導体素子。
【請求項１０】
前記ＭｇＹＺｎ１−ＹＯ層のＭｇ組成は５％以上（Ｙ≧０．０５）であることを特徴とする請求項３〜請求項９のいずれか１項に記載のＧａＮ系半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物導電層を多層に形成した多層構造を有するＧａＮ系半導体素子に関する。
【背景技術】
【０００２】
液晶バックライトで盛んに使われている透明導電膜として、ＩＴＯ（Indium Tin Oxide：スズドープ酸化インジウム）があるが、ＩＴＯはＩｎが稀少元素であること、価格の高騰などから代替材料の開発が急がれている。代替材料の候補は沢山あるが、もっとも資源が豊富で簡単に導電率を稼げるものとしてＺｎＯがその筆頭に上がっており、主に導電率の向上（抵抗率の低減）を目指した研究が盛んである。
【０００３】
ところが、ＩＴＯの最低抵抗率に匹敵する抵抗率（１×１０−４Ωｃｍ以下）をＺｎＯで出す技術に関してはＰＬＤ（パレスレーザーデポジション）が主である。しかし、ＰＬＤは基本的に点蒸発であるので、２インチ程度であっても大面積化が困難であり、産業用途には不向きである（例えば、非特許文献１参照）。
【０００４】
スパッタリング等による大面積化も行われているが、最も大面積化について進んでいるイオンプレーティング法であっても、非特許文献２、３に記載されている数値は、開発開始が公にされてから、４年も経過しているにも関わらず、２×１０−４Ωｃｍ程度に留まっている。ＺｎＯの場合、ドーピング量は簡単に制御できるので、抵抗率の違いは主にキャリア移動度の差と考えられる。キャリア移動度はキャリア濃度に比べると得られた膜の結晶性に対して敏感であるため、ＰＬＤ法とスパッタリング法の違いはおそらく結晶性に関わるものであると考えられる。
【０００５】
スパッタリング法は電子の加速を含むため、３０〜５０ｅＶにもなる高エネルギー電子が飛び交っているのに比較し、ＰＬＤはせいぜい５ｅＶのオーダーである。結晶性は、概ね飛来原子の拡散距離で決まるため、スパッタリングにおいては高エネルギー電子が基板を叩くことにより結晶性が向上していかないと思われ、成膜法の原理に由来するものであり、この原因を取り除くのは容易ではない。一方、ＺｎＯ化合物であるＭｇＺｎＯも、非特許文献４に記載されているように、スパッタリング法による成膜では抵抗率は上昇し、また、Ｍｇの組成比率が上がれば、抵抗率も上昇する。
【特許文献１】特開２００５−２７７３３９号公報
【非特許文献１】H Agura et al.,Thin Solid Films vol.445 p.263(2003)
【非特許文献２】K.Iwata et al., Thin Solid Films vol.445 p.273(2003)
【非特許文献３】T.Yamada et al.,Applied Physics Letters,vol.91,No.051915(2007)
【非特許文献４】K.Matsubara et al.,Applied Physics Letters 85,p1374(2004)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、現状では、ＺｎＯ等の酸化物導電膜を単膜で形成する場合、酸化物導電膜の製造方法や製造装置を工夫してみても、抵抗率を低下させるとともに、大面積化することはできないと考えられ、新しい視点からのアプローチが必要である。
【０００７】
本発明は、上述した課題を解決するために創案されたものであり、大面積化できるとともに低抵抗率の酸化物導電膜を有するＧａＮ系半導体素子を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１記載の発明は、基板と、前記基板上に形成された第１ＧａＮ系半導体層と、前記第１ＧａＮ系半導体層上に形成された活性層と、前記活性層に形成された第２ＧａＮ系半導体層と、前記第２ＧａＮ系半導体層上に形成された透明導電膜とを備え、前記透明導電膜は、第１酸化物導電層と該第１酸化物導電層と組成の異なる酸化物で形成された第２酸化物導電層からなる積層体を少なくとも１組含んだ多層膜で構成され、前記第１酸化物導電層と第２酸化物導電層の積層方向の電気的分極成分が異なっていることを特徴とするＧａＮ系半導体素子である。
【０００９】
また、請求項２記載の発明は、前記第１酸化物導電層と第２酸化物導電層は、一方が２元酸化物で他方が３元酸化物、若しくは、両方が互いに組成の異なる３元酸化物で構成されていることを特徴とする請求項１記載のＧａＮ系半導体素子である。
【００１０】
また、請求項３記載の発明は、第１酸化物導電層がＭｇＹＺｎ１−ＹＯ層（０＜Ｙ＜１）、前記第２酸化物導電層がＭｇＸＺｎ１−ＸＯ層（０≦Ｘ＜１）で構成され、Ｍｇ組成がＸ＜Ｙを満たしていることを特徴とする請求項１記載のＧａＮ系半導体素子である
【００１１】
また、請求項４記載の発明は、前記多層膜の抵抗率は、前記多層膜を構成している前記ＭｇＹＺｎ１−ＹＯ層の抵抗率及び前記ＭｇＸＺｎ１−ＸＯ層の抵抗率のいずれよりも低いことを特徴とする請求項３記載のＧａＮ系半導体素子である。
【００１２】
また、請求項５記載の発明は、前記多層膜の抵抗率は、前記ＭｇＹＺｎ１−ＹＯ層及びＭｇＸＺｎ１−ＸＯ層をそれぞれ単層にて前記多層膜と同じ膜厚に形成した場合のいずれの抵抗率よりも低いことを特徴とする請求項３記載のＧａＮ系半導体素子である。
【００１３】
また、請求項６記載の発明は、前記ＭｇＹＺｎ１−ＹＯ層とＭｇＸＺｎ１−ＸＯ層とが交互に複数組積層されていることを特徴とする請求項３〜請求項５のいずれか１項に記載のＧａＮ系半導体素子である。
【００１４】
また、請求項７記載の発明は、前記ＭｇＹＺｎ１−ＹＯ層とＭｇＸＺｎ１−ＸＯ層の少なくとも一方には、ドナー不純物がドープされていることを特徴とする請求項３〜請求項６のいずれか１項に記載のＧａＮ系半導体素子である。
【００１５】
また、請求項８記載の発明は、前記ドナー不純物は、III族元素又はIV族元素で構成されていることを特徴とする請求項７記載のＧａＮ系半導体素子である。
【００１６】
また、請求項９記載の発明は、前記ＭｇＹＺｎ１−ＹＯ層のドナードープ濃度は、少なくとも１×１０１９ｃｍ−３以上又は５×１０２１ｃｍ−３以下のいずれかを満たしていることを特徴とする請求項７又は請求項８のいずれか１項に記載のＧａＮ系半導体素子である。
【００１７】
また、請求項１０記載の発明は、前記ＭｇＹＺｎ１−ＹＯ層のＭｇ組成は５％以上（Ｙ≧０．０５）であることを特徴とする請求項３〜請求項９のいずれか１項に記載のＧａＮ系半導体素子である。
【発明の効果】
【００１８】
本発明によれば、酸化物導電膜は、第１酸化物導電層と第２酸化物導電層とで形成された積層体を少なくとも１組含んだ多層膜で構成されており、第１酸化物導電層と第２酸化物導電層とは組成の異なる酸化物により形成される。ここで、第１酸化物導電層と第２酸化物導電層の積層方向の電気的分極成分が異なるように構成されているので、この２つの導電層の界面に２次元電子ガスが発生しやすくなり、横方向の電子移動度が向上し、抵抗率が低下する。このように、製造方法や製造装置の依存度を小さくすることができ、抵抗率の低い酸化物導電膜を有するＧａＮ系半導体素子を形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の一実施形態を説明する。図１は本発明によるＺｎＯ系透明導電膜が形成されたＧａＮ系半導体素子の断面構造の一例を示す。図１（ｂ）は、ＺｎＯ系透明導電膜が形成されたＧａＮ系半導体素子の全体構造図を、図１（ａ）はＺｎＯ系透明導電膜付近の拡大図を示す。
【００２０】
サファイア基板１上に、ｎ型ＧａＮ系半導体層２、活性層３、ｐ型ＧａＮ系半導体層４、ＺｎＯ系透明導電膜５が形成され、ＺｎＯ系透明導電膜５上にはｐ電極６が、ｎ型ＧａＮ系半導体層２の一部がエッチングにより露出した表面にｎ電極７が設けられている。ｎ型ＧａＮ系半導体層２は、ｎ型ＧａＮ層又はｎ型ＧａＮ層とｎ型ＧａＮバッファ層の積層体等で構成される。また、ｐ型ＧａＮ系半導体層２は、ｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層とｐ型ＧａＮ層の積層体等で構成される。活性層４は、例えば、ＩｎＧａＮ井戸層と、ＧａＮバリア層とを交互に積層した多重量子井戸構造（ＭＱＷ）で構成される。ここで、ＧａＮ系半導体層とは、ＩｎｐＧａｑＡｌｒＮ（ｐ＋ｑ＋ｒ＝１、ｐ≧０、ｑ≧０、ｒ≧０）で構成される半導体層をいう。このようなＧａＮ系半導体は、既知のＭＯＣＶＤ法などにより形成される。
【００２１】
一方、図１（ａ）に示すように、ＺｎＯ系透明導電膜５は、第１のＭｇＹＺｎ１−ＹＯ層５ａ（０＜Ｙ＜１）と、この上に配置された第２のＭｇＸＺｎ１−ＸＯ層５ｂ（０≦Ｘ＜１）とで構成される１組みの積層体を少なくとも含む多層膜で形成されている。以下、表記を簡単にするために、ＭｇＹＺｎ１−ＹＯ層５ａをＭｇＹＺｎＯ層５ａ、ＭｇＸＺｎ１−ＸＯ層５ｂをＭｇＸＺｎＯ層５ｂと記載する。
【００２２】
ＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂとは、Ｍｇの組成が異なるように形成されており、かつ、ＭｇＹＺｎＯ層５ａの方がＭｇ組成は大きくなるように（Ｘ＜Ｙ）形成される。ＭｇＹＺｎＯ層５ａは、上記のように、０＜Ｙ＜１であり、Ｍｇ成分が必ず含まれるように形成される。
【００２３】
ここで、ＺｎＯ系透明導電膜５が、本発明の酸化物導電膜に該当し、ＭｇＹＺｎ１−ＹＯ層５ａ（０＜Ｙ＜１）が第１酸化物導電層に、ＭｇＸＺｎ１−ＸＯ層５ｂ（０≦Ｘ＜１）が第２酸化物導電層に該当する。また、前述のようにＸ≠Ｙであり、第１酸化物導電層と第２酸化物導電層とは組成の異なる酸化物で構成されている。
【００２４】
また、図１（ａ）では、ＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂとは、交互に複数組積層されている。ＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂの順序は、どちらが上層になっても良いが、図１の例では、Ｍｇ成分が必ず含まれるＭｇＹＺｎＯ層５ａの方を基材に接するように構成している。ここで、基材とはｐ型ＧａＮ系半導体層４が該当し、ＺｎＯ系透明導電膜５を作製するときに、ＺｎＯ系透明導電膜５を上に形成するための基礎となる材料をいう。
【００２５】
以上のように、ＺｎＯ系透明導電膜５を構成すると、ＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂとの界面に２次元電子ガスが発生しやすくなり、この電子ガスの働きにより、薄膜が広がっている方向、すなわち横方向に電子が移動しやすくなり、ＺｎＯ系透明導電膜５全体の抵抗率が従来よりも１桁以上低下する。
【００２６】
また、ＺｎＯ系透明導電膜５を基材であるｐ型ＧａＮ系半導体層４にオーミック接触させるためには、ＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂの少なくとも一方に、ドナー（電子供与型）不純物をドープすることが望ましく、この場合、ドナー不純物は、III族元素又はIV族元素から選択される。例えば、ドナー不純物には、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｓｎ（スズ）等が用いられる。ＭｇＹＺｎＯ層５ａ側のドナードープ濃度は、少なくとも１×１０１９ｃｍ−３以上又は５×１０２１ｃｍ−３以下とすることが望ましい。
【００２７】
ところで、ＭｇＺｎＯとＺｎＯ界面で２次元電子ガスが発生することが知られているが、その電子移動度が絶対温度０．５ケルビンにおいて１５０００ｃｍ２Ｖ−１ｓ−１を越えるような値をもつことを我々は見出した。この値は、通常作製されるＡｌＧａＮ／ＧａＮ界面の２次元電子ガスに匹敵するものであり、例えば、ＧａＮで盛んに研究されている高耐圧型のＨＥＭＴと同等のものをＺｎＯ系半導体を用いても十分作製することができるぐらいである。そこで、ＺｎＯ系透明導電膜５にＭｇＸＺｎＯ（０≦Ｘ＜１）とＭｇＹＺｎＯ（０＜Ｙ＜１）の積層構造によって発生する２次元電子ガスを利用すれば、導電率を十分上げることができる。以下、２次元電子ガスの発生について説明する。
【００２８】
図２（ａ）、（ｂ）は、（ｃ）に示すように、ＺｎＯ／Ｍｇ０．２ＺｎＯ／ＺｎＯの積層構造に発生する圧電効果を示したものである。点線は、フェルミ準位を、Ｅ１は、伝導帯の最低エネルギー部（Conduction Band Minimum:ＣＢＭ）を、Ｅ２は電子濃度を示す。ＭｇＺｎＯ層２２は前記のようにＭｇ組成比率２０％、ドナー濃度ＮＤが２×１０１８ｃｍ−３を用い、これを厚み１０ｎｍでドナー濃度ＮＤが１×１０１７ｃｍ−３のＺｎＯ層２１、２３で挟んだ積層構造とした場合のバンドプロファイルシミュレーションである。この程度のドナー濃度を有するＺｎＯは、意図的にドープを行わなくても、意図しない不純物や真性欠陥（格子間Ｚｎなど）によって発生する典型的な値である。図２（ａ）のように対称的に双峰のピークが現われていたが、図２（ｂ）に示すように、一方のピークが非常に大きくなっており、圧電効果が示されている。
【００２９】
図３は、ＭｇＺｎＯ上にＺｎＯを形成した場合のＭｇＺｎＯ／ＺｎＯの接合界面における面電荷密度（Sheet charge density）とＭｇＺｎＯのＭｇ組成比率との関係を示す。横軸がＭｇ組成比率、縦軸が面電荷密度を表す。図中のΔＰｓｐの曲線（●を繋いだ曲線）は自発分極差に由来するものを、Ｐｐｉｅｚｏの曲線（点線の曲線）は圧電効果によるピエゾ分極に由来するものを示す。また、ΔＰｓｐ−Ｐｐｉｅｚｏの曲線（実線の曲線）は、上記自発分極とピエゾ分極に関する２つの曲線の差を示している。ΔＰｓｐとＰｐｉｅｚｏの曲線が上下入れ替わっているところを見るとＭｇ組成比率が０．０５（５％）程度の値になっている。したがって、ＺｎＯのｐｉｅｚｏ電場テンソルの値には幅があるため、断言はできないが、５％当たりでΔＰｓｐ−Ｐｐｉｅｚｏの符合の逆転が起こると考えられる。これによって何か違う現象が起こるとすれば、Ｍｇ組成比率５％程度が境界となるはずである。
【００３０】
ＭｇＺｎＯ／ＺｎＯの接合界面では、圧縮歪をかけるとピエゾ分極は、自発分極の差を打ち消す方向に働く。しかし、図３の説明を考慮すると、Ｍｇ組成比率が約５％以下となるようなＭｇＺｎＯを用いない場合は、自発分極の方が変化が大きく、自発分極の差を打ち消すほど大きなピエゾ分極は発生しない。したがって、仮にＭｇＺｎＯ、ＺｎＯへの応力印加が無くても、ほとんどの場合、ＭｇＺｎＯ／ＺｎＯの界面には、２次元電子ガス領域（電子蓄積層）が形成される。
【００３１】
図４（ａ）は、Ｍｇ組成比率が約５％を越える大きい値のＭｇＺｎＯを用いて、＋Ｃ面成長のＺｎＯ／ＭｇＺｎＯ／ＺｎＯ／ＭｇＺｎＯの積層構造とし、横方向から圧縮歪を加えたときの分極差の方向と大きさを示す図である。Ｐｓｐが自発分極、Ｐｐｅがピエゾ分極、σがヘテロ界面における電荷密度を表わす。他方、図４（ｂ）は、Ｍｇ組成比率が約５％以下の小さい値のＭｇＺｎＯを用いて、＋Ｃ面成長のＺｎＯ／ＭｇＺｎＯ／ＺｎＯ／ＭｇＺｎＯの積層構造とし、横方向から圧縮歪を加えたときの分極差の方向と大きさを示す図である。なお、図４（ａ）、（ｂ）の積層体の右側に描かれている折れ線は、左側の折れ線が結晶歪みがないときの分極差の大きさを、右側の折れ線は圧縮歪を加えて結晶歪みが発生したときの分極差の大きさを示している。
【００３２】
このように、Ｍｇ組成比率が極めて小さいＭｇＺｎＯを用いると、図４（ｂ）に示すように、圧縮歪を加える前後で、分極差の大きさやパターンが変わり、２次元電子ガスの発生にも影響を与えると考えられる。この２次元電子ガスを利用した構造としたのが、図１（ａ）に示されるＺｎＯ系透明導電膜５である。
【００３３】
以上のように、２次元電子ガスを利用すれば、ＺｎＯ系透明導電膜（酸化物導電膜）全体の抵抗率をＺｎＯ系単膜の場合の抵抗率よりも下げることができる。例えば、ＺｎＯ系透明導電膜５の膜厚をｔ、ＭｇＹＺｎＯ層５ａの膜厚をｔ１、ＭｇＸＺｎＯ層５ｂの膜厚をｔ２とする。ここで、膜厚ｔのＺｎＯ系透明導電膜５の抵抗率は、膜厚ｔ１のＭｇＹＺｎＯ層５ａの抵抗率及び膜厚ｔ２のＭｇＸＺｎＯ層５ｂの抵抗率のいずれよりも低下させることができる。また、膜厚ｔのＺｎＯ系透明導電膜５の抵抗率は、膜厚ｔのＭｇＹＺｎＯ層５ａ及び膜厚ｔのＭｇＸＺｎＯ層５ｂのいずれの抵抗率よりも低下させることができる。
【００３４】
また、本発明の酸化物導電膜では、第１酸化物導電層と第２酸化物導電層とは組成の異なる酸化物で構成されるとともに、第１酸化物導電層と第２酸化物導電層の積層方向の電気的分極成分が異なっていることが重要である。第１酸化物導電層と第２酸化物導電層の積層方向の電気的分極成分が異なっていることにより、これら２層の界面に２次元電子ガスが発生しやすくなり、２次元電子ガスの作用により、酸化物導電膜全体の抵抗率が低下する。
【００３５】
一方、第１酸化物導電層と第２酸化物導電層に用いる酸化物については、ＺｎＯ系以外に、上記のような分極作用を有する酸化物であれば良い。例えば、結晶構造が六方晶系（ウルツ鉱構造）の酸化物であれば、ＺｎＯ系でなくても、Ｃ面又は−Ｃ面を用いれば、上記同様分極作用が得られる。さらに、酸化物は、ＺｎＯのように１元酸化物ではなく、酸素以外の元素が２種類混じった２元酸化物、３種類混じった３元酸化物としても良い。
【００３６】
次に、図１のＧａＮ系半導体素子及びＺｎＯ系透明導電膜５の製造方法を以下に説明する。各ＧａＮ系半導体層は、良く知られたＭＯＣＶＤ法等で成長させる。例えば、サファイア基板１をサーマルクリーニングした後、基板温度を１０００℃程度に上げて、サファイア基板１のＣ面上に、ｎ型ＧａＮ系半導体層２として、Ｓｉドープのｎ型ＧａＮコンタクト層を１〜５μｍ程度積層し、次に基板温度を７００℃〜８００℃に下げて、ＭＱＷ構造の活性層３を形成する。その後、基板温度を１０００℃程度に上げて、ｐ型ＧａＮ系半導体層４として、電子ブロック層として機能するＭｇドープのｐ型ＡｌＧａＮブロック層とＭｇドープのｐ型ＧａＮコンタクト層とを０．２〜１μｍ程度積層する。
【００３７】
ｐ型ＧａＮ系半導体層４を形成した後、ｐ型ＧａＮ系半導体層４〜ｎ型ＧａＮ系半導体層２の途中までを反応性イオンエッチング等によりメサエッチングして除去し、４〜ｎ型ＧａＮ系半導体層２表面を露出させる。その後、露出した４〜ｎ型ＧａＮ系半導体層２表面にｎ電極７を蒸着により形成し、ｐ型ＧａＮ系半導体層４上にＺｎＯ系透明導電膜５を形成した後、ＺｎＯ系透明導電膜５上にｐ電極６を蒸着により作製する。
【００３８】
ここで、ＺｎＯ系透明導電膜５の製造については、以下のように行う。第１の製造方法は、スパッタリング法を用いる。まず、ＧａもしくはＡｌドープのＺｎＯターゲット、ＭｇＺｎＯターゲットを準備する。Ｇａ、Ａｌのドープ量は３〜１０％重量パーセントが適当である。
【００３９】
スパッタガスはＡｒガス又はＡｒガスにＯ２ガスを加えたものを用い、バックグランド圧を０．１〜１０Ｐａにし、４インチターゲットで５０〜５００ＷのＲＦ出力を印加する。Ｏ２は導入しなくても良い。仮に基材がガラスである時、１５０℃程度に加熱すると比較的容易に低抵抗膜ができる。加熱は必ずしも必要でない。本実施例では、ｐ型ＧａＮ系半導体層４上にＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂとを交互に積層した積層体を次のように作製する。
【００４０】
第１の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで作製し、ＭｇＸＺｎＯ層５ｂをアンドープＺｎＯ（Ｘ＝０）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを交互に繰り返して積層体を形成する。
【００４１】
第２の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで作製し、ＭｇＸＺｎＯ層５ｂをＧａが１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲でドープされたＺｎＯ（Ｘ＝０）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを交互に繰り返して積層体を形成する。
【００４２】
第３の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで作製し、ＭｇＸＺｎＯ層５ｂをＧａが１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲でドープされたＭｇＺｎＯ（０．０５≦Ｘ＜０．１）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを交互に繰り返して積層体を形成する。
【００４３】
第２の製造方法は、簡易型ＭＢＥ（Molecular Beam Epitaxy）法を用いる。通常、ＧａもしくはＡｌドープのＺｎＯ焼結体、ＭｇＺｎＯ焼結体を電子ビーム蒸着すると抵抗率が１×１０−３Ωｃｍ台で留まってしまうことが多い。蒸着としてはＭＢＥライクな装置がダメージも小さく、最適である。材料をＺｎ、Ｍｇ、Ａｌ、Ｇａ個別に用意し、クヌーセンセル（分子線セル）で供給する。ＭＢＥタイプの場合はＡｌは酸化の危険があるので、Ｇａの方が望ましい。酸素はＲＦもしくはＥＣＲでプラズマ化した酸素ラジカルセルから供給するか、オゾンで供給する。酸素ガスだけではＺｎＯは成長しない。
【００４４】
各分子線発生の条件は装置のチャンバーの大きさに非常に依存するが、例えば、Ｚｎは２００℃〜３００℃、Ｇａは６００℃〜７５０℃、Ａｌならば７００℃〜８５０℃で供給する。Ｍｇは組成にもよるが３００℃〜４５０℃程度で供給する。酸素ラジカルも酸素ラジカルそのものの大きさに依存しているが、０．２〜３ｓｃｃｍ、ＲＦであれば１００Ｗ〜５００Ｗぐらいが適当である。酸素流量に関しては５ｓｃｃｍ以上を加えると真空度が下がるので望ましくはない。
【００４５】
仮に基材がガラスである時、１００℃から４００℃程度に加熱すると比較的容易に低抵抗膜ができる。本実施例では、ｐ型ＧａＮ系半導体層４上にＭｇＹＺｎＯ層５ａとＭｇＸＺｎＯ層５ｂとを交互に積層した積層体を次のように作製する。積層体は、上記スパッタリング法の場合と同様に作製することができる。
【００４６】
すなわち、第１の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで、ＭｇＸＺｎＯ層５ｂをアンドープＺｎＯ（Ｘ＝０）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを交互に繰り返して積層体を形成する。
【００４７】
第２の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで、ＭｇＸＺｎＯ層５ｂをＧａが１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲でドープされたＺｎＯ（Ｘ＝０）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを交互に繰り返して積層体を形成する。
【００４８】
第３の例では、ＭｇＹＺｎＯ層５ａをＧａが５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の範囲でドープされたＭｇＹＺｎＯ（０．１≦Ｙ≦０．３）とし、膜厚５ｎｍ〜１００ｎｍで、ＭｇＸＺｎＯ層５ｂをＧａが１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲でドープされたＭｇＺｎＯ（０．０５≦Ｘ＜０．１）とし、膜厚５ｎｍ〜１００ｎｍで作製して、これを繰り返して積層体を形成する。
【００４９】
ところで、ＺｎＯは両性酸化物であり、酸やアルカリに弱く基材から剥がれやすいという欠点がある。しかし、ＭｇＺｎＯで構成すると、既出願の特開２００４−２５９５４９に開示したとおり、耐酸性が備わるので、プロセス雰囲気や外気に暴露される側を、Ｍｇ成分が必ず含まれるＭｇＹＺｎＯ層５ａで構成するのが望ましい。また、ＺｎＯは、高温度中で導電率が劣化しやすい（抵抗率が高くなる）という欠点がある。したがって、上記いずれの製造方法の場合でも、第３の例のように、ＭｇＹＺｎＯ層５ａ及びＭｇＸＺｎＯ層５ｂともに、全てをＭｇＺｎＯで構成すると、耐酸性が透明導電膜に付与できるとともに、導電率の劣化を抑制することができるので望ましい。
【００５０】
また、ＭｇＸＺｎＯ層５ｂのＭｇ組成比率を５％以上にしているのは、図３で述べた理由もあるが、Ｇａドープがされていると、Ｍｇ組成比率を５％未満では、ＭｇＧａＺｎＯという複合酸化物が生成されてしまうためでもある。
【００５１】
以上のように形成したＺｎＯ系透明導電膜５では、抵抗率は、１×１０−４Ωｃｍ以下で、６〜８×１０−５Ωｃｍの低い数値となった。このように、２次元電子ガスを利用することにより、ＺｎＯ系透明導電膜５は高導電率（低抵抗率）とすることができる。そして、本発明のＺｎＯ系透明導電膜は、図１のＧａＮ系半導体素子の例だけではなく、ＧａＡｓ系半導体素子や、ＨＥＭＴ（高電子移動度トランジスタ）にも適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明のＺｎＯ系透明導電膜とこれを用いたＧａＮ系半導体素子における断面構造の一例を示す図である。
【図２】ＭｇＺｎＯ／ＺｎＯ界面の圧電効果を示す図である。
【図３】ＭｇＺｎＯ／ＺｎＯ界面の面電荷密度とＭｇ組成比率との関係を示す図である。
【図４】Ｍｇ組成の割合により、ＭｇＺｎＯ／ＺｎＯ界面の分極状態が変わることを示す図である。
【符号の説明】
【００５３】
１      サファイア基板
２      ｎ型ＧａＮ系半導体層
３      活性層
４      ｐ型ＧａＮ系半導体層
５      ＺｎＯ系透明導電膜
５ａ    ＭｇＹＺｎＯ層  
５ｂ    ＭｇＸＺｎＯ層
６      ｐ電極
７      ｎ電極
【図１】
0005227667.tif 000002
【図２】
0005227667.tif 000003
【図３】
0005227667.tif 000004
【図４】
0005227667.tif 000005