(57)【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子であって、
前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路と、
前記読み出し回路を駆動する駆動部とを備え、
前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、
隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、
前記駆動部は、前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記信号出力回路が、前記第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送ゲートと、前記第二の電荷蓄積部の電位に応じた信号を出力する回路とを含み、
前記駆動部は、前記転送ゲートの電位を制御して前記注入電位障壁を形成する固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記信号出力回路が、前記第二の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、
前記電荷注入部が、前記リセットトランジスタのドレインである固体撮像素子。
【請求項４】
請求項１記載の固体撮像素子であって、
前記信号出力回路が、前記第一の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、
前記電荷注入部が、前記リセットトランジスタのドレインであり、
前記駆動部は、前記リセットトランジスタのゲート電位を制御して前記注入電位障壁を形成する固体撮像素子。
【請求項５】
請求項１〜４のいずれか１項記載の固体撮像素子であって、
前記駆動部が、前記電荷注入駆動を行う対象となる前記読み出し回路についてのみ、前記注入電位障壁を形成する駆動を行う固体撮像素子。
【請求項６】
請求項１〜４のいずれか１項記載の固体撮像素子であって、
前記駆動部が、前記電荷注入駆動を行う対象となる前記読み出し回路以外の読み出し回路についても、前記信号出力回路を制御して当該読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行う固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子を備える撮像装置。
【請求項８】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子の駆動方法であって、
前記固体撮像素子は、前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路を備え、
前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、
隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、
前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行う駆動ステップを有する固体撮像素子の駆動方法。
【請求項９】
請求項８記載の固体撮像素子の駆動方法であって、
前記信号出力回路が、前記第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送ゲートと、前記第二の電荷蓄積部の電位に応じた信号を出力する回路とを含み、
前記駆動ステップでは、前記転送ゲートの電位を制御して前記注入電位障壁を形成する固体撮像素子の駆動方法。
【請求項１０】
請求項９記載の固体撮像素子の駆動方法であって、
前記信号出力回路が、前記第二の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、
前記電荷注入部が、前記リセットトランジスタのドレインである固体撮像素子の駆動方法。
【請求項１１】
請求項８記載の固体撮像素子の駆動方法であって、
前記信号出力回路が、前記第一の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、
前記電荷注入部が、前記リセットトランジスタのドレインであり、
前記駆動ステップでは、前記リセットトランジスタのゲート電位を制御して前記注入電位障壁を形成する固体撮像素子の駆動方法。
【請求項１２】
請求項８〜１１のいずれか１項記載の固体撮像素子の駆動方法であって、
前記駆動ステップでは、前記電荷注入駆動を行う対象となる前記読み出し回路についてのみ、前記注入電位障壁を形成する駆動を行う固体撮像素子の駆動方法。
【請求項１３】
請求項８〜１１のいずれか１項記載の固体撮像素子の駆動方法であって、
前記駆動ステップでは、前記電荷注入駆動を行う対象となる前記読み出し回路以外の読み出し回路についても、前記信号出力回路を制御して当該読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行う固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含み、各画素に対応して、各画素の光電変換素子で発生した電荷に応じた信号を読み出す読み出し回路を設けた構成の積層型の固体撮像素子が知られている（特許文献１参照）。
【０００３】
特許文献１に記載の固体撮像素子の各画素は、半導体基板内に、光電変換層と電気的に接続される接続部と、この接続部の隣に設けられた電位障壁部と、この電位障壁部の隣に設けられた電荷蓄積部とを備え、更に、この電荷蓄積部に蓄積された電荷量に応じた信号を出力するＭＯＳ回路を備えている。
【０００４】
そして、この固体撮像素子では、接続部に電荷を注入する駆動を行うことで、残像の抑制を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の固体撮像素子は、画素毎にＭＯＳ回路を有する構成となっているが、複数の画素でＭＯＳ回路を共有する構成にすれば、固体撮像素子の画素微細化、コスト削減が可能となる。しかし、特許文献１では、複数の画素でＭＯＳ回路を共有する構成については考慮していない。
【０００７】
本発明の目的は、残像の抑制、微細化、及び低コストを実現することのできる積層型の固体撮像素子、これを備える撮像装置、この固体撮像素子の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の固体撮像素子は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子であって、前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路を駆動する駆動部とを備え、前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、前記駆動部は、前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成するものである。
【０００９】
本発明の撮像装置は、前記固体撮像素子を備えるものである。
【００１０】
本発明の固体撮像素子の駆動方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子の駆動方法であって、前記固体撮像素子は、前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路を備え、前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行う駆動ステップを有するものである。
【発明の効果】
【００１１】
本発明によれば、残像の抑制、微細化、及び低コストを実現することのできる積層型の固体撮像素子、これを備える撮像装置、この固体撮像素子の駆動方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態である固体撮像素子の概略構成を示す平面模式図
【図２】図１に示した固体撮像素子における画素Ｇの断面模式図
【図３】図１に示した画素の行における隣接する２つの行の全ての画素のうち、垂直方向で隣接する２つの画素に対応する読み出し回路の構成例を示した図
【図４】図１に示した固体撮像素子の駆動方法を説明するための図
【図５】図１に示した固体撮像素子の駆動方法を説明するための図
【図６】図１に示した固体撮像素子の駆動方法を説明するための図
【図７】図１に示した固体撮像素子の駆動方法を説明するための図
【図８】図１に示した固体撮像素子の駆動方法を説明するための図
【図９】図１に示した固体撮像素子の駆動方法を説明するための図
【図１０】図１に示した固体撮像素子の駆動方法を説明するための図
【図１１】図１に示した固体撮像素子の駆動方法を説明するための図
【図１２】図１に示した固体撮像素子の駆動方法を説明するための図
【図１３】図１に示した固体撮像素子の読み出し回路の変形例を示す図
【図１４】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図１５】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図１６】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図１７】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図１８】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図１９】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の一例を説明するための図
【図２０】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の別の例を説明するための図
【図２１】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の別の例を説明するための図
【図２２】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の別の例を説明するための図
【図２３】読み出し回路として図１３に示した回路を持つ固体撮像素子の駆動方法の別の例を説明するための図
【発明を実施するための形態】
【００１３】
以下では、本発明の一実施形態である固体撮像素子１００について図面を参照して説明する。固体撮像素子１００は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール等に搭載して用いられる。
【００１４】
図１は、本発明の一実施形態である固体撮像素子１００の概略構成を示す平面模式図である。
【００１５】
固体撮像素子１００は、垂直方向Ｙとこれに直交する水平方向Ｘに二次元状に配置された複数の画素Ｇと、垂直駆動部２と、信号処理部３と、水平駆動部４と、制御部５とを備える。
【００１６】
各画素Ｇは、詳細は後述するが、半導体基板上方に設けられた光電変換素子と、この光電変換素子で発生した電荷に応じた信号を読み出す読み出し回路とを含む。
【００１７】
垂直駆動部２は、複数の画素Ｇを駆動するための駆動信号を、各画素Ｇに対応する後述する読み出し回路に供給して、各画素の露光制御、信号読み出し制御を行う。
【００１８】
信号処理部３は、垂直方向Ｙに並ぶ画素Ｇの列に対応して設けられたＣＤＳ回路及びＡＤ変換回路の組を含む。ある列に対応するＣＤＳ回路及びＡＤ変換回路の組は、その列に含まれる画素Ｇの読み出し回路から出力される信号に相関二重サンプリング処理、デジタル変換処理を行う。
【００１９】
水平駆動部４は、ＣＤＳ回路及びＡＤ変換回路の組で処理後の信号を、固体撮像素子１００外部に順次出力する駆動を行う。
【００２０】
制御部５は、固体撮像素子１００全体を統括制御するものであり、垂直駆動部２から各画素Ｇに供給される駆動信号を発生する回路、固体撮像素子１００の電源回路等を含む。
【００２１】
図２は、図１に示した固体撮像素子１００における画素Ｇの断面模式図である。
【００２２】
図２に示すように、画素Ｇは、半導体基板１０上方に設けられた光電変換素子Ｐを含む。
【００２３】
光電変換素子Ｐは、半導体基板１０上方に形成された画素電極１４と、画素電極１４上方に形成された対向電極１６と、画素電極１４と対向電極１６の間に形成された光電変換層１５とを備える。光電変換素子Ｐは、保護層１７によって保護される。
【００２４】
画素電極１４は、光電変換層１５で発生した電荷を捕集する電極であり、画素Ｇ毎に分離されている。
【００２５】
画素電極１４は、半導体基板１０上の絶縁層１２内に形成されており、半導体基板１０上の絶縁層１２内に形成された導電性プラグ１３によって、読み出し回路１１と電気的に接続されている。
【００２６】
光電変換層１５は、図２の例では画素電極１４上に形成された全ての画素Ｇで共通の１つの層であり、受光した光に応じて電荷を発生する光電変換材料で構成されている。
【００２７】
対向電極１６は、図２の例では光電変換層１５上に形成された全ての画素Ｇで共通の１つの電極である。対向電極１６は、光電変換層１５に光を入射させる必要があるため、入射光に対する透過率が高い材料（例えばＩＴＯ）で構成されている。なお、対向電極１６は、画素Ｇ毎に分離されてそれぞれに電圧が供給されていてもよい。
【００２８】
対向電極１６には、制御部５に含まれる電源から所定の対向電圧が供給される。この対向電圧は、光電変換層１５で発生する電荷のうち、画素電極１４で捕集すべき電荷が画素電極１４に移動し、その電荷と反対極性の電荷が対向電極１６に移動するように、その極性等が決められている。
【００２９】
半導体基板１０には、画素Ｇに対応して読み出し回路１１が形成されている。読み出し回路１１についての詳細は後述するが、対応する画素Ｇの光電変換素子Ｐで発生し捕集された電荷を、その電荷の量に応じた電圧信号に変換して出力する信号出力回路を含む。
【００３０】
また、固体撮像素子１００において、垂直方向Ｙで隣接する２つの行の全ての画素Ｇのうち、隣接する複数の画素Ｇ（例えば、垂直方向に隣接する２つの画素Ｇ）のそれぞれの読み出し回路１１は信号出力回路の一部を共有しており、これにより、部品コストの削減、固体撮像素子１００の微細化を実現している。
【００３１】
図３は、図１に示した画素Ｇの行における隣接する２つの行の全ての画素Ｇのうち、垂直方向Ｙで隣接する２つの画素Ｇに対応する読み出し回路の構成例を示した図である。図３では、隣接する２つの画素Ｇのうちの一方（信号処理部３に近い方）を符号１で示し、他方（信号処理部３から遠い方）を符号２で示している。
【００３２】
画素１の読み出し回路１１は、画素１内に設けられた読み出し回路１１ａと、画素１と画素２で共有される読み出し回路１１ｃとで構成される。
【００３３】
画素２の読み出し回路１１は、画素２内に設けられた読み出し回路１１ｂと、画素１と画素２で共有される読み出し回路１１ｃとで構成される。
【００３４】
読み出し回路１１ｃは、半導体基板１０内に形成された電荷蓄積部であるフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤに接続されたＭＯＳ回路２０７とを備える。
【００３５】
ＭＯＳ回路２０７は、フローティングディフュージョンＦＤの電位をリセット電位ＲＤにリセットするためのリセットトランジスタ２０４と、フローティングディフュージョンＦＤの電位を電圧信号に変換して出力する出力トランジスタ２０５と、出力トランジスタ２０５で変換後の電圧信号を信号線Ｓに出力する制御を行う選択トランジスタ２０６とを備える。
【００３６】
リセットトランジスタ２０４のゲート電極には、垂直駆動部２からリセットパルスＲＳが供給される。リセットトランジスタ２０４のゲート電極下方の半導体基板１０の領域を以下ではリセットゲートという。リセットトランジスタ２０４のドレイン領域（リセットドレイン）は、制御部５に含まれるリセット電源と接続され、ここから可変の電圧が供給される。
【００３７】
出力トランジスタ２０５のドレインには、制御部５に含まれる電源回路から電源電圧Ｖｄｄのように出力トランジスタ２０５が動作するための電圧が供給される。
【００３８】
選択トランジスタ２０６のゲート電極には、垂直駆動部２から選択パルスＲＷが供給される。
【００３９】
読み出し回路１１ａは、半導体基板１０内に、不純物層で構成された接続部Ｃ１と不純物層で構成された蓄積部ＳＤ１とを備える。
【００４０】
接続部Ｃ１は、半導体基板１０と画素１内の光電変換層１５とを電気的に接続するものであり、導電性プラグ１３によって画素１内の画素電極１４と接続されている。
【００４１】
蓄積部ＳＤ１は、接続部Ｃ１の隣に離間して設けられており、導電性プラグ１３を通って接続部Ｃ１に移動してきた電荷を蓄積する。蓄積部ＳＤ１は埋め込み型フォトダイオードの電荷蓄積部と同じ構成である。つまり、半導体基板１０の表面から所定の深さに蓄積部ＳＤ１が形成され、この蓄積部ＳＤ１の上には、蓄積部ＳＤ１の導電型とは反対導電型の不純物層が形成されている。
【００４２】
接続部Ｃ１と蓄積部ＳＤ１の間の領域（バリアゲート）の上方には、接続部Ｃ１をソースとし蓄積部ＳＤ１をドレインとするトランジスタ２０１ａのゲート電極ＢＧ１が設けられている。このゲート電極ＢＧ１は、制御部５から固定電圧が印加されるようになっている。
【００４３】
ゲート電極ＢＧ１に上記固定電圧が印加されることで、ゲート電極ＢＧ１下方のバリアゲートは、接続部Ｃ１の電位に対して電位障壁となる電位障壁部として機能する。
【００４４】
蓄積部ＳＤ１の隣にはフローティングディフュージョンＦＤが離間して設けられている。
【００４５】
蓄積部ＳＤ１とフローティングディフュージョンＦＤの間の領域（転送ゲート）の上方には、蓄積部ＳＤ１をソースとしフローティングディフュージョンＦＤをドレインとするトランジスタ２０３ａのゲート電極Ｔｘ１が設けられている。このゲート電極Ｔｘ１は、蓄積部ＳＤ１に蓄積された電荷をフローティングディフュージョンＦＤに転送する電荷転送部として機能する。このゲート電極Ｔｘ１に供給される電圧は、垂直駆動部２によって制御される。
【００４６】
ゲート電極Ｔｘ１に転送パルスが供給されてトランジスタ２０３ａがオンすると、蓄積部ＳＤ１に蓄積された電荷が転送ゲートを通ってフローティングディフュージョンＦＤに転送される。なお、この転送を完全転送にするために、蓄積部ＳＤ１は完全空乏化することが好ましい。
【００４７】
なお、図３の例では、画素１の読み出し回路１１に含まれる、転送ゲート、ゲート電極Ｔｘ１、及び読み出し回路１１ｃが、特許請求の範囲の信号出力回路として機能する。
【００４８】
このように構成された画素１の読み出し回路１１においては、画素電極１４で捕集された電荷を、接続部Ｃ１には蓄積せずに蓄積部ＳＤ１に蓄積する。すなわち画素電極１４から接続部Ｃ１に流れ込む電荷量と、接続部Ｃ１から蓄積部ＳＤ１に流れ出す電荷量が一致する。蓄積部ＳＤ１は接続部Ｃ１から流れ出た電荷を蓄積する。
【００４９】
接続部Ｃ１の電位は、バリアゲートの電位よりも△Ｖだけ深い電位となる。△Ｖは接続部Ｃ１から蓄積部ＳＤ１に流れ出す電流量（＝光電変換素子Ｐから接続部Ｃ１に流れ込む電流量）に応じて一意に決定する。接続部Ｃ１から流れだす電流量が多い場合には△Ｖが小さく、接続部Ｃ１から流れだす電流量が少ない場合には△Ｖが大きくなる。このように電流量に応じて適切な△Ｖの値をとることで、接続部Ｃ１に流れ込む電荷量と接続部Ｃ１から蓄積部ＳＤ１に流れ出す電荷量が一致する。
【００５０】
蓄積部ＳＤ１の電位は、蓄積部ＳＤ１の不純物濃度で決定される。読み出し回路１１では、接続部Ｃ１から蓄積部ＳＤ１に電荷が移動するため、蓄積部ＳＤ１の電位が接続部Ｃ１の電位よりも深いことが必要である。これらの相対的なポテンシャル順位を満たすように、バリアゲートの電位及び蓄積部ＳＤ１の電位を適切に設定する。
【００５１】
また、蓄積部ＳＤ１に過剰電荷が蓄積される場合に、この過剰電荷が接続部Ｃ１に逆流するのを防ぐために、トランジスタ２０３ａがオフのときの転送ゲートの電位を、バリアゲートの電位よりも深くしている。このようにすることで、過剰電荷が、トランジスタ２０３ａがオフのときの転送ゲートの電位を越えてフローティングディフュージョンＦＤへと排出される。
【００５２】
また、フローティングディフュージョンＦＤに排出された上記過剰電荷が蓄積部ＳＤ１に逆流するのを防ぐために、リセットトランジスタ２０４がオフのときのリセットゲートの電位を、トランジスタ２０３ａがオフのときの転送ゲートの電位よりも深くしている。このようにすることで、過剰電荷が、リセットトランジスタ２０４がオフのときのリセットゲートの電位を越えてリセットドレインへと排出される。
【００５３】
また、蓄積部ＳＤ１からフローティングディフュージョンＦＤに電荷をスムーズに転送できるようにするために、フローティングディフュージョンＦＤをリセットしたときの電位が、蓄積部ＳＤ１の不純物濃度で決まる電位よりも十分に深くなっている。
【００５４】
読み出し回路１１ｂは、半導体基板１０内に、不純物層で構成された接続部Ｃ２と不純物層で構成された蓄積部ＳＤ２とを備える。
【００５５】
接続部Ｃ２は、半導体基板１０と画素２内の光電変換層１５とを電気的に接続するものであり、導電性プラグ１３によって画素２内の画素電極１４と接続されている。
【００５６】
蓄積部ＳＤ２は、接続部Ｃ２の隣に離間して設けられており、導電性プラグ１３を通って接続部Ｃ２に移動してきた電荷を蓄積する。蓄積部ＳＤ２は埋め込み型フォトダイオードの電荷蓄積部と同じ構成である。
【００５７】
接続部Ｃ２と蓄積部ＳＤ２の間の領域（バリアゲート）の上方には、接続部Ｃ２をソースとし蓄積部ＳＤ２をドレインとするトランジスタ２０１ｂのゲート電極ＢＧ２が設けられている。このゲート電極ＢＧ２は、制御部５から上記固定電圧が印加されるようになっている。
【００５８】
ゲート電極ＢＧ２に上記固定電圧が印加されることで、ゲート電極ＢＧ２下方のバリアゲートは、接続部Ｃ２の電位に対して電位障壁となる電位障壁部として機能する。
【００５９】
蓄積部ＳＤ２の隣にはフローティングディフュージョンＦＤが離間して設けられている。
【００６０】
蓄積部ＳＤ２とフローティングディフュージョンＦＤの間の領域（転送ゲート）の上方には、蓄積部ＳＤ２をソースとしフローティングディフュージョンＦＤをドレインとするトランジスタ２０３ｂのゲート電極Ｔｘ２が設けられている。このゲート電極Ｔｘ２は、蓄積部ＳＤ２に蓄積された電荷をフローティングディフュージョンＦＤに転送する電荷転送部として機能する。このゲート電極Ｔｘ２に供給される電圧は、垂直駆動部２によって制御される。
【００６１】
ゲート電極Ｔｘ２に転送パルスが供給されてトランジスタ２０３ｂがオンすると、蓄積部ＳＤ２に蓄積された電荷が転送ゲートを通ってフローティングディフュージョンＦＤに転送される。なお、この転送を完全転送にするために、蓄積部ＳＤ２は完全空乏化することが好ましい。
【００６２】
画素２のバリアゲートの電位、蓄積部ＳＤ２の不純物濃度で決まる電位、トランジスタ２０３ｂがオフのときの転送ゲートの電位、トランジスタ２０３ｂがオンのときの転送ゲートの電位は、それぞれ、画素１のバリアゲートの電位、蓄積部ＳＤ１の不純物濃度で決まる電位、トランジスタ２０３ａがオフのときの転送ゲートの電位、トランジスタ２０３ａがオンのときの転送ゲートの電位と同じである。また、接続部Ｃ２の電位は、接続部Ｃ１の電位と同様に、接続部Ｃ２から蓄積部ＳＤ２へ流れ出す電流量に応じて一意に決まる。
【００６３】
なお、図３の例では、画素２の読み出し回路１１に含まれる、転送ゲート、ゲート電極Ｔｘ２、及び読み出し回路１１ｃが、特許請求の範囲の信号出力回路として機能する。
【００６４】
固体撮像素子１００は、画素Ｇの行を複数有し、各行の全ての画素に対応して読み出し回路を有する。つまり、行毎に読み出し回路のグループが設けられている。垂直駆動部２は、固体撮像素子１００に含まれる読み出し回路のグループ毎に独立して駆動信号の供給を行う。
【００６５】
次に、固体撮像素子１００の駆動方法を説明する。以下では、固体撮像素子１００が、画素電極１４で電子を捕集する場合について説明する。固体撮像素子１００は、画素Ｇの行毎に露光期間をずらしながら信号読出しを行うローリングシャッタ駆動により、撮像を行う。
【００６６】
図４〜図１１は、図１に示した固体撮像素子１００の撮像動作を説明するための図である。図４〜図１１では、図３に示した隣接する２つの画素に含まれる接続部、バリアゲート、蓄積部、転送ゲート、フローティングディフュージョンＦＤ、リセットゲート、及びリセットドレインの断面ポテンシャルの変化を図示した。
【００６７】
図４〜図１１において、“Ｃ１”、“Ｃ２”は、それぞれ接続部Ｃ１、Ｃ２の電位を示す。また、“ＢＧ１”、“ＢＧ２”は、それぞれゲート電極ＢＧ１下方のバリアゲート、ゲート電極ＢＧ２下方のバリアゲートの電位を示す。また、“ＳＤ１”、“ＳＤ２”は、それぞれ蓄積部ＳＤ１、ＳＤ２の電位を示す。また、“Ｔｘ１”、“Ｔｘ２”は、それぞれゲート電極Ｔｘ１下方の転送ゲート、ゲート電極Ｔｘ２下方の転送ゲートの電位を示す。また、“ＦＤ”、“ＲＳ”、“ＲＤ”は、それぞれフローティングディフュージョンＦＤ、リセットゲート、リセットドレインの電位を示す。
【００６８】
図４のＦＩＧ４Ａは、画素１と画素２が共に露光期間中のポテンシャルを示している。画素１，画素２の露光期間中は、ゲート電極Ｔｘ１，Ｔｘ２には転送パルスは供給されず、リセットゲートＲＳにはリセットパルスは供給されない。また、リセットドレインには、画素１，画素２のリセットゲートの電位よりも十分に深い電位となるよう、リセット電源から電圧が供給されている。
【００６９】
このように、画素１、画素２の露光期間中は、画素１、画素２のいずれにおいても、バリアゲートと転送ゲートとリセットゲートの電位が、この順番で深くなっている。また、この露光期間中は、蓄積部ＳＤ１，ＳＤ２に電子が蓄積されるため、蓄積部ＳＤ１，ＳＤ２の電位が、蓄積される電子量に応じて浅くなる。一方、接続部Ｃ１，Ｃ２には電子は蓄積しないため、接続部Ｃ１，Ｃ２の電位は一定に保たれる。
【００７０】
画素１の信号読み出し期間においては、まず垂直駆動部２がリセットパルスをリセットトランジスタ２０４のゲート電極に供給すると共に、選択トランジスタ２０６をオンする。これにより、ポテンシャルは図４のＦＩＧ４Ｂに示したようになり、フローティングディフュージョンＦＤの電位が、リセットドレインの電位と同じになり、フローティングディフュージョンＦＤの電位がリセットされる。
【００７１】
次に、垂直駆動部２は、リセットパルスの供給を停止して、フローティングディフュージョンＦＤのリセットを終了する。これにより、ポテンシャルは図５のＦＩＧ５Ａに示したようになる。
【００７２】
フローティングディフュージョンＦＤのリセットが終了すると、リセットゲートとフローティングディフュージョンＦＤの容量分割により、フローティングディフュージョンＦＤの電位は、リセット中の電位よりも浅くなる。リセット直後のフローティングディフュージョンＦＤの電位は出力トランジスタ２０５によって電圧信号に変換され、この電圧信号がリセットレベルの信号（リセットレベル信号）として信号線Ｓに出力される。
【００７３】
次に、垂直駆動部２は、画素１のゲート電極Ｔｘ１に転送パルスを供給する。これにより、画素１の転送ゲートの電位は蓄積部ＳＤ１の電位よりも深くかつフローティングディフュージョンＦＤの電位よりも浅くなり（図５のＦＩＧ５Ｂ参照）、画素１の蓄積部ＳＤ１に蓄積された電荷がフローティングディフュージョンＦＤに転送される。
【００７４】
次に、垂直駆動部２は、画素１のゲート電極Ｔｘ１への転送パルスの供給を停止する。この転送パルスの停止をもって、画素１の露光期間を終了する。この転送パルスの停止により、ポテンシャルは図６のＦＩＧ６Ａに示したようになる。
【００７５】
画素１の露光期間の終了後、フローティングディフュージョンＦＤの電位に応じた信号（撮像信号）が信号線Ｓに出力される。この撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【００７６】
次に、垂直駆動部２が、露光期間中の画素２のゲート電極Ｔｘ２に供給する電圧を変更して、画素２の転送ゲートの電位を画素２のバリアゲートの電位よりも浅くすると共に、制御部５が、リセットトランジスタ２０４のリセットドレインに供給する電圧を変更し、リセットドレインの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素２の転送ゲートの電位よりも深くする。
【００７７】
これにより、図６のＦＩＧ６Ｂに示したように、接続部Ｃ１、蓄積部ＳＤ１、及びフローティングディフュージョンＦＤにリセットドレインから電子が注入される。一方、画素２では、リセットドレインの電位に対して転送ゲートの電位が障壁となるため、接続部Ｃ２、蓄積部ＳＤ２には電子が注入されない。
【００７８】
次に、制御部５が、リセットドレインに供給する電圧をＦＩＧ６Ａに示した状態の値に戻すと共に、垂直駆動部２が、ゲート電極Ｔｘ２に供給する電圧をＦＩＧ６Ａのときの状態に戻す。その後、垂直駆動部２が、ゲート電極Ｔｘ１に転送パルスを供給すると共に、リセットトランジスタ２０４のゲート電極にリセットパルスを供給する。
【００７９】
これにより、図７のＦＩＧ７Ａに示したように、画素１の蓄積部ＳＤ１及びフローティングディフュージョンＦＤに注入された電子はリセットドレインに排出される。このとき、接続部Ｃ１に注入された電子７０は、リセットドレインに排出されずに、そのまま残る。これにより接続部Ｃ１が初期化される。
【００８０】
次に、垂直駆動部２が、ゲート電極Ｔｘ１への転送パルスの供給を停止し、リセットトランジスタ２０４のゲート電極へのリセットパルスの供給を停止し、選択トランジスタ２０６をオフする。この転送パルスの停止をもって、画素１の信号読み出し期間を終了し、次のフレームの露光期間を開始する（図７のＦＩＧ７Ｂ）。
【００８１】
画素１の露光期間が開始されると、接続部Ｃ１に注入された電子は、時間の経過に伴って蓄積部ＳＤ１へと移動し、接続部Ｃ１の電位は、接続部Ｃ１に流れ込む電流量、電荷注入してからの経過期間、バリアゲートの電位等によって一意に決まる電位に落ち着く。
【００８２】
続いて画素２の信号読み出しを行う。画素２の信号読み出し期間においては、まず垂直駆動部２がリセットパルスをリセットトランジスタ２０４のゲート電極に供給すると共に、選択トランジスタ２０６をオンする。これにより、ポテンシャルは図８のＦＩＧ８Ａに示したようになり、フローティングディフュージョンＦＤの電位が、リセットドレインの電位と同じになり、フローティングディフュージョンＦＤの電位がリセットされる。
【００８３】
次に、垂直駆動部２は、リセットパルスの供給を停止して、フローティングディフュージョンＦＤのリセットを終了する。これにより、ポテンシャルは図８のＦＩＧ８Ｂに示したようになる。
【００８４】
リセット直後のフローティングディフュージョンＦＤの電位は出力トランジスタ２０５によって電圧信号に変換され、この電圧信号がリセットレベルの信号（リセットレベル信号）として信号線Ｓに出力される。
【００８５】
次に、垂直駆動部２は、画素２のゲート電極Ｔｘ２に転送パルスを供給する。これにより、画素２の転送ゲートの電位は蓄積部ＳＤ２の電位よりも深くかつフローティングディフュージョンＦＤの電位よりも浅くなり（図９のＦＩＧ９Ａ参照）、画素２の蓄積部ＳＤ２に蓄積された電荷がフローティングディフュージョンＦＤに転送される。
【００８６】
次に、垂直駆動部２は、画素２のゲート電極Ｔｘ２への転送パルスの供給を停止する。この転送パルスの停止をもって、画素２の露光期間を終了する。この転送パルスの停止により、ポテンシャルは図９のＦＩＧ９Ｂに示したようになる。
【００８７】
画素２の露光期間の終了後、フローティングディフュージョンＦＤの電位に応じた信号（撮像信号）が信号線Ｓに出力される。この撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【００８８】
次に、垂直駆動部２が、露光期間中の画素１のゲート電極Ｔｘ１に供給する電圧を変更して、画素１の転送ゲートの電位を画素１のバリアゲートの電位よりも浅くすると共に、制御部５が、リセットトランジスタ２０４のリセットドレインに供給するリセット電圧を変更し、リセットドレインの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素１の転送ゲートの電位よりも深くする。
【００８９】
これにより、図１０のＦＩＧ１０Ａに示したように、接続部Ｃ２、蓄積部ＳＤ２、及びフローティングディフュージョンＦＤにリセットドレインから電子が注入される。一方、画素１では、リセットドレインの電位に対して転送ゲートの電位が障壁となるため、接続部Ｃ１、蓄積部ＳＤ１には電子が注入されない。
【００９０】
次に、制御部５が、リセットドレインに供給する電圧をＦＩＧ９Ｂに示した状態の値に戻すと共に、垂直駆動部２が、ゲート電極Ｔｘ１に供給する電圧をＦＩＧ９Ｂのときの状態に戻す。その後、垂直駆動部２が、ゲート電極Ｔｘ２に転送パルスを供給すると共に、リセットトランジスタ２０４のゲート電極にリセットパルスを供給する。
【００９１】
これにより、図１０のＦＩＧ１０Ｂに示したように、画素２の蓄積部ＳＤ２及びフローティングディフュージョンＦＤに注入された電子はリセットドレインに排出される。このとき、接続部Ｃ２に注入された電子７１は、リセットドレインに排出されずに、そのまま残る。これにより接続部Ｃ２が初期化される。
【００９２】
次に、垂直駆動部２が、ゲート電極Ｔｘ２への転送パルスの供給を停止し、リセットトランジスタ２０４のゲート電極へのリセットパルスの供給を停止し、選択トランジスタ２０６をオフする。この転送パルスの停止をもって、画素２の信号読み出し期間を終了し、次のフレームの露光期間を開始する（図１１）。
【００９３】
画素２の露光期間が開始されると、接続部Ｃ２に注入された電子は、時間の経過に伴って蓄積部ＳＤ２へと移動し、接続部Ｃ２の電位は、接続部Ｃ２に流れ込む電流量、電荷注入してからの経過期間、バリアゲートの電位等によって一意に決まる電位に落ち着く。
【００９４】
この後は、ＦＩＧ４Ａの状態に戻る。このような動作が撮像中は繰り返し行われる。
【００９５】
なお、画素１と画素２は隣接するものであるため、図７のＦＩＧ７Ｂで接続部Ｃ１への電荷注入が完了してから、図１１で接続部Ｃ２への電荷注入が完了するまでの時間は非常に短い。このため、図７〜図１１においては、画素１の露光開始以降、蓄積部ＳＤ１には電荷が蓄積されないものとして図示している。
【００９６】
以上の動作をタイミングチャートで示したものが図１２である。図１２において、“Ｃ１”、“Ｃ２”、“ＳＤ１”、“ＳＤ２”、“ＦＤ”、“ＲＤ”は、それぞれ、接続部Ｃ１、接続部Ｃ２、蓄積部ＳＤ１、蓄積部ＳＤ２、フローティングディフュージョンＦＤ、リセットドレインの電位を示し、波形が下に向かうほど、電位が浅いことを示す。また、“ＢＧ１”、“ＢＧ２”、“Ｔｘ１”、“Ｔｘ２”、“ＲＷ”は、それぞれ、ゲート電極ＢＧ１、ゲート電極ＢＧ２、ゲート電極Ｔｘ１、ゲート電極Ｔｘ２、選択トランジスタのゲート電極に供給されるパルス波形を示す。
【００９７】
以上のように、固体撮像素子１００によれば、露光終了後の画素１（画素２）の接続部Ｃ１（接続部Ｃ２）にリセットドレインから電子を注入して接続部Ｃ１（接続部Ｃ２）を初期化してから、画素１（画素２）の次の露光期間を開始することができるため、残像の発生を抑制することができる。
【００９８】
また、固体撮像素子１００によれば、画素１と画素２で読み出し回路１１ｃを共有しているため、画素１と画素２で読み出し回路１１ｃを別々に持つ構成と比較して、素子面積の縮小が可能となる。
【００９９】
また、固体撮像素子１００によれば、読み出し回路１１ｃを共有する２つの画素のうち、一方の画素の接続部に電子を注入するときには、他方の画素の転送ゲートの電位をリセットドレインの電位よりも浅くしているため、当該他方の画素の接続部及び蓄積部に電子が注入されるのを防ぐことができ、他方の画素の出力信号に影響を与えることなく、一方の画素の残像を抑制することができる。
【０１００】
以上の説明では、隣接する２行の画素についての動作しか述べていないが、例えば１行目の画素の接続部に電子を注入する場合には、この１行目の画素と読み出し回路１１ｃを共有する２行目の画素のみ転送ゲートの電位を変更し、それ以外の行の画素については転送ゲートの電位の変更を行わなくてもよい。この場合、それ以外の行の画素は、露光期間中であるため転送ゲートの電位をリセットドレインの電位より浅くしても問題はないが、このようにすることで、各画素のスイッチのＯＮ／ＯＦＦの回数を減少させられるため、消費電力を低減することができる。
【０１０１】
また、ある行の画素の接続部に電子を注入する場合には、この行を除く全ての行の画素の転送ゲートの電位を変更してもよい。このようにすることで、駆動を簡略化することができる。
【０１０２】
以上の説明では、ある行の画素に電荷を注入する場合、注入する画素の転送ゲートＴｘにはパルスを供給しないとしたが、転送時と同じ電圧のパルスを供給してもよい。この場合にも同様に電荷の注入を行うことができる。
【０１０３】
以上の説明では図４から図１１に示した動作が連続して繰り返されるとしているが、図１１の画素２露光開始から図４の画素１読み出しの間（図１２の信号蓄積期間）に、露光期間制御のための電子シャッタ駆動（蓄積部の電荷を排出する駆動）を行っても良い。
【０１０４】
次に、固体撮像素子１００の読み出し回路の変形例について説明する。
【０１０５】
（第一の変形例）
図１３は、図１に示した固体撮像素子１００の読み出し回路１１の変形例を示す図であり、図３に対応する図である。
【０１０６】
図１３に示した例では、画素１の読み出し回路１１は、画素１内に設けられた光電変換素子Ｐ及び読み出し回路１１ａ’と、画素１と画素２で共有されるドレインＤとで構成される。また、画素２の読み出し回路１１は、画素２内に設けられた光電変換素子Ｐ及び読み出し回路１１ｂ’とドレインＤとで構成される。
【０１０７】
読み出し回路１１ａ’は、図３に示した画素１の読み出し回路１１のトランジスタ２０３ａを削除し、トランジスタ２０１ａのドレインをフローティングディフュージョンＦＤとした構成と同じである。
【０１０８】
具体的には、読み出し回路１１ａ’は、接続部Ｃ１と、この隣に離間して設けられたフローティングディフュージョンＦＤ１と、接続部Ｃ１とフローティングディフュージョンＦＤ１の間のバリアゲート上方に設けられたゲート電極ＢＧ１と、フローティングディフュージョンＦＤ１の電位をリセットするリセットトランジスタ３０２ａと、フローティングディフュージョンＦＤ１の電位を電圧信号に変換する出力トランジスタ３０３ａと、出力トランジスタ３０３ａで変換後の電圧信号を信号線Ｓに出力する制御を行う選択トランジスタ３０４ａとを備える。
【０１０９】
接続部Ｃ１とフローティングディフュージョンＦＤ１とゲート電極ＢＧ１により、トランジスタ３０１ａが構成されている。
【０１１０】
フローティングディフュージョンＦＤ１の隣にはドレインＤが離間して設けられ、フローティングディフュージョンＦＤ１とドレインＤとの間のリセットゲート上方にリセットトランジスタ３０２ａのゲート電極ＲＳ１が設けられている。
【０１１１】
出力トランジスタ３０３ａのドレインには、制御部５に含まれる電源回路から電源電圧Ｖｄｄのように出力トランジスタ３０３ａが動作するための電圧が供給される。
【０１１２】
選択トランジスタ３０４ａのゲート電極には、垂直駆動部２から選択パルスＲＷ１が供給される。
【０１１３】
このように構成された画素１の読み出し回路１１においては、画素電極１４で捕集された電荷を、接続部Ｃ１には蓄積せずにフローティングディフュージョンＦＤ１に蓄積する。
【０１１４】
すなわち画素電極１４から接続部Ｃ１に流れ込む電荷量と、接続部Ｃ１からフローティングディフュージョンＦＤ１に流れ出す電荷量が一致する。フローティングディフュージョンＦＤ１は接続部Ｃ１から流れ出た電荷を蓄積する。
【０１１５】
接続部Ｃ１の電位は、バリアゲートの電位よりも△Ｖだけ深い電位となる。△Ｖは接続部Ｃ１から蓄積部ＳＤ１に流れ出す電流量（＝光電変換素子Ｐから接続部Ｃ１に流れ込む電流量）に応じて一意に決定する。接続部Ｃ１から流れだす電流量が多い場合には△Ｖが小さく、接続部Ｃ１から流れだす電流量が少ない場合には△Ｖが大きくなる。このように電流量に応じて適切な△Ｖの値をとることで、接続部Ｃ１に流れ込む電荷量と接続部Ｃ１からフローティングディフュージョンＦＤ１に流れ出す電荷量が一致する。
【０１１６】
フローティングディフュージョンＦＤ１の初期電位（電荷蓄積開始時の電位）は、接続部Ｃ１の電位よりも十分に深くしている。
【０１１７】
また、フローティングディフュージョンＦＤ１に過剰電荷が蓄積される場合に、この過剰電荷が接続部Ｃ１に逆流するのを防ぐために、リセットトランジスタ３０２ａがオフのときのリセットゲートの電位を、バリアゲートの電位よりも深くしている。このようにすることで、過剰電荷が、リセットトランジスタ３０２ａがオフのときのリセットゲートの電位を越えてドレインＤへと排出される。
【０１１８】
なお、図１３の例では、画素１の読み出し回路１１に含まれる、トランジスタ３０２ａ，３０３ａ，３０４ａが、特許請求の範囲の信号出力回路として機能する。
【０１１９】
読み出し回路１１ｂ’は、図３に示した画素２の読み出し回路１１のトランジスタ２０３ｂを削除し、トランジスタ２０１ｂのドレインをフローティングディフュージョンＦＤとした構成と同じである。
【０１２０】
具体的には、読み出し回路１１ｂ’は、接続部Ｃ２と、この隣に離間して設けられたフローティングディフュージョンＦＤ２と、接続部Ｃ２とフローティングディフュージョンＦＤ２の間のバリアゲート上方に設けられたゲート電極ＢＧ２と、フローティングディフュージョンＦＤ２の電位をリセットするリセットトランジスタ３０２ｂと、フローティングディフュージョンＦＤ２の電位を電圧信号に変換する出力トランジスタ３０３ｂと、出力トランジスタ３０３ｂで変換後の電圧信号を信号線Ｓに出力する制御を行う選択トランジスタ３０４ｂとを備える。
【０１２１】
接続部Ｃ２とフローティングディフュージョンＦＤ２とゲート電極ＢＧ２により、トランジスタ３０１ｂが構成されている。
【０１２２】
フローティングディフュージョンＦＤ２の隣にはドレインＤが離間して設けられ、フローティングディフュージョンＦＤ２とドレインＤとの間のリセットゲート上方にリセットトランジスタ３０２ｂのゲート電極ＲＳ２が設けられている。
【０１２３】
出力トランジスタ３０３ｂのドレインには、制御部５に含まれる電源回路から電源電圧Ｖｄｄのように出力トランジスタ３０３ｂが動作するための電圧が供給される。
【０１２４】
選択トランジスタ３０４ｂのゲート電極には、垂直駆動部２から選択パルスＲＷ２が供給される。
【０１２５】
トランジスタ３０１ｂ、３０２ｂ、３０３ｂ、３０４ｂの特性は、トランジスタ３０１ａ、３０２ａ、３０３ａ、３０４ａの特性と同じである。
【０１２６】
なお、図１３の例では、画素２の読み出し回路１１に含まれる、トランジスタ３０２ｂ，３０３ｂ，３０４ｂが、特許請求の範囲の信号出力回路として機能する。
【０１２７】
このように、図１３に示した変形例では、画素１と画素２がそれぞれ４つのトランジスタから構成されるＭＯＳ回路を備え、画素１のＭＯＳ回路と画素２のＭＯＳ回路とでリセットトランジスタのドレインＤを共有する構成となっている。
【０１２８】
次に、読み出し回路として図１３に示した回路を持つ固体撮像素子１００の駆動方法を説明する。以下では、固体撮像素子１００が、画素電極１４で電子を捕集する場合について説明する。固体撮像素子１００は、画素Ｇの行毎に露光期間をずらしながら信号読出しを行うローリングシャッタ駆動により、撮像を行う。
【０１２９】
図１４〜図１８は、読み出し回路として図１３に示した回路を持つ固体撮像素子１００の駆動方法の一例を説明するための図である。図１４〜図１８では、図１３に示した隣接する２つの画素に含まれる接続部Ｃ１，Ｃ２、バリアゲート、フローティングディフュージョンＦＤ１，ＦＤ２、リセットゲート、及びドレインＤの断面ポテンシャルの変化を図示した。
【０１３０】
図１４〜図１８において、“Ｃ１”、“Ｃ２”は、それぞれ接続部Ｃ１、Ｃ２の電位を示す。また、“ＢＧ１”、“ＢＧ２”は、それぞれゲート電極ＢＧ１下方のバリアゲート、ゲート電極ＢＧ２下方のバリアゲートの電位を示す。また、“ＦＤ１”、“ＦＤ２”は、それぞれ、フローティングディフュージョンＦＤ１、ＦＤ２の電位を示す。また、“ＲＤ”は、ドレインＤの電位を示す。
【０１３１】
図１４のＦＩＧ１４Ａは、画素１と画素２が共に露光期間中のポテンシャルを示している。画素１，画素２の露光期間中は、リセットゲートＲＳ１，ＲＳ２にはリセットパルスは供給されない。また、ドレインＤには、画素１及び画素２のリセットゲートの電位よりも十分に深い電位となるよう、リセット電源から電圧が供給されている。
【０１３２】
このように、画素１、画素２の露光期間中は、画素１、画素２のいずれにおいても、バリアゲートとリセットゲートの電位が、この順番で深くなっている。また、この露光期間中は、フローティングディフュージョンＦＤ１，ＦＤ２に電子が蓄積されるため、フローティングディフュージョンＦＤ１，ＦＤ２の電位が、蓄積される電子量に応じて浅くなる。一方、接続部Ｃ１，Ｃ２には電子は蓄積しないため、接続部Ｃ１，Ｃ２の電位は一定に保たれる。
【０１３３】
画素１の信号読み出し期間には、まず垂直駆動部２が、選択パルスＲＷを選択トランジスタ３０４ａのゲート電極に供給して、選択トランジスタ３０４ａをオンする。これにより、フローティングディフュージョンＦＤ１の電位に応じた電圧信号（撮像信号）が信号線Ｓへ出力される（図１４のＦＩＧ１４Ｂ）。
【０１３４】
次に、垂直駆動部２は、リセットトランジスタ３０２ａのゲート電極ＲＳ１にリセットパルスを供給し、このリセットパルスの供給開始をもって、画素１の露光期間を終了する。これにより、ポテンシャルは図１４のＦＩＧ１４Ｃに示したようになり、フローティングディフュージョンＦＤ１の電位が、ドレインＤの電位と同じになり、フローティングディフュージョンＦＤ１の電位がリセットされる。
【０１３５】
次に、垂直駆動部２は、リセットパルスの供給を停止して、フローティングディフュージョンＦＤ１のリセットを終了する。これにより、ポテンシャルは図１５のＦＩＧ１５Ａに示したようになる。
【０１３６】
リセット直後のフローティングディフュージョンＦＤ１の電位は出力トランジスタ３０３ａによって電圧信号に変換され、この電圧信号がリセットレベル信号として信号線Ｓに出力される。この撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【０１３７】
次に、垂直駆動部２は、露光期間中の画素２のゲート電極ＲＳ２に供給する電圧を変更して、画素２のリセットゲートの電位を画素２のバリアゲートの電位よりも浅くする。また、これと同時に、制御部５が、ドレインＤに供給するリセット電圧を変更し、ドレインＤの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素２のリセットゲートの電位よりも深くする。
【０１３８】
これにより、図１５のＦＩＧ１５Ｂに示したように、接続部Ｃ１及びフローティングディフュージョンＦＤ１にドレインＤから電子が注入される。一方、画素２では、ドレインＤの電位に対してリセットゲートの電位が障壁となるため、接続部Ｃ２及びフローティングディフュージョンＦＤ２には電子が注入されない。
【０１３９】
次に、制御部５が、ドレインＤの電位をＦＩＧ１５Ａに示した状態の値に戻すと共に、垂直駆動部２が、画素２のリセットゲートの電位をＦＩＧ１５Ａに示した状態に戻す。その後、垂直駆動部２が、ゲート電極ＲＳ１にリセットパルスを供給する。
【０１４０】
これにより、図１５のＦＩＧ１５Ｃに示したように、画素１のフローティングディフュージョンＦＤ１に注入された電子はドレインＤに排出される。このとき、接続部Ｃ１に注入された電子７２は、ドレインＤに排出されずに、そのまま残る。これにより接続部Ｃ１が初期化される。
【０１４１】
次に、垂直駆動部２が、ゲート電極ＲＳ１へのリセットパルスの供給を停止すると共に、選択トランジスタ３０４ｂをオフにする。このリセットパルスの停止をもって、画素１の信号読み出し期間を終了し、次のフレームの露光期間を開始する（図１６のＦＩＧ１６Ａ）。
【０１４２】
画素１の露光期間が開始されると、接続部Ｃ１に注入された電子は、時間の経過に伴ってフローティングディフュージョンＦＤ１へと移動し、接続部Ｃ１の電位は、接続部Ｃ１に流れ込む電流量、電荷注入してからの経過期間、バリアゲートの電位等によって一意に決まる電位に落ち着く。
【０１４３】
続いて、画素２の信号読み出しを行う。画素２の信号読み出し期間には、まず垂直駆動部２が、選択パルスＲＷを選択トランジスタ３０４ｂのゲート電極に供給して、選択トランジスタ３０４ｂをオンする。これにより、フローティングディフュージョンＦＤ２の電位に応じた電圧信号（撮像信号）が信号線Ｓへ出力される（図１６のＦＩＧ１６Ｂ）。
【０１４４】
次に、垂直駆動部２は、ゲート電極ＲＳ２にリセットパルスを供給し、このリセットパルスの供給開始をもって、画素２の露光期間を終了する。これにより、ポテンシャルは図１６のＦＩＧ１６Ｃに示したようになり、フローティングディフュージョンＦＤ２の電位が、ドレインＤの電位と同じになり、フローティングディフュージョンＦＤ２の電位がリセットされる。
【０１４５】
次に、垂直駆動部２は、リセットパルスの供給を停止して、フローティングディフュージョンＦＤ２のリセットを終了する。これにより、ポテンシャルは図１７のＦＩＧ１７Ａに示したようになる。
【０１４６】
リセット直後のフローティングディフュージョンＦＤ２の電位は出力トランジスタ３０３ｂによって電圧信号に変換され、この電圧信号がリセットレベル信号として信号線Ｓに出力される。この撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【０１４７】
次に、垂直駆動部２は、露光期間中の画素１のゲート電極ＲＳ１に供給する電圧を変更して、画素１のリセットゲートの電位を画素１のバリアゲートの電位よりも浅くする。また、これと同時に、制御部５が、ドレインＤに供給するリセット電圧を変更し、ドレインＤの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素１のリセットゲートの電位よりも深くする。
【０１４８】
これにより、図１７のＦＩＧ１７Ｂに示したように、接続部Ｃ２及びフローティングディフュージョンＦＤ２にドレインＤから電子が注入される。一方、画素１では、ドレインＤの電位に対してリセットゲートの電位が障壁となるため、接続部Ｃ１及びフローティングディフュージョンＦＤ１には電子が注入されない。
【０１４９】
次に、制御部５が、ドレインＤの電位をＦＩＧ１７Ａに示した状態の値に戻すと共に、垂直駆動部２が、画素１のリセットゲートの電位をＦＩＧ１７Ａに示した状態に戻す。その後、垂直駆動部２が、ゲート電極ＲＳ２にリセットパルスを供給する。
【０１５０】
これにより、図１７のＦＩＧ１７Ｃに示したように、画素２のフローティングディフュージョンＦＤ２に注入された電子はドレインＤに排出される。このとき、接続部Ｃ２に注入された電子７３は、ドレインＤに排出されずに、そのまま残る。これにより接続部Ｃ２が初期化される。
【０１５１】
次に、垂直駆動部２が、ゲート電極ＲＳ２へのリセットパルスの供給を停止すると共に、選択トランジスタ３０４ｂをオフにする。このリセットパルスの停止をもって、画素２の信号読み出し期間を終了し、次のフレームの露光期間を開始する（図１８）。
【０１５２】
画素２の露光期間が開始されると、接続部Ｃ２に注入された電子は、時間の経過に伴ってフローティングディフュージョンＦＤ２へと移動し、接続部Ｃ２の電位は、接続部Ｃ２に流れ込む電流量、電荷注入してからの経過期間、バリアゲートの電位などによって一意に決まる電位に落ち着く。
【０１５３】
この後は、ＦＩＧ１４Ａの状態に戻る。このような動作が撮像中は繰り返し行われる。
【０１５４】
なお、画素１と画素２は隣接するものであるため、図１６のＦＩＧ１６Ａで接続部Ｃ１への電荷注入が完了してから、図１８で接続部Ｃ２への電荷注入が完了するまでの時間は非常に短い。このため、図１６〜図１８においては、画素１の露光開始以降、フローティングディフュージョンＦＤ１には電荷が蓄積されないものとして図示している。
【０１５５】
以上の動作をタイミングチャートで示したものが図１９である。図１９において、“Ｃ１”、“Ｃ２”、“ＦＤ１”、“ＦＤ２”、“ＲＤ”は、それぞれ、接続部Ｃ１、接続部Ｃ２、フローティングディフュージョンＦＤ１、フローティングディフュージョンＦＤ２、ドレインＤの電位を示し、波形が下に向かうほど、電位が浅いことを示す。また、“ＢＧ１”、“ＢＧ２”、“ＲＳ１”、“ＲＳ２”、“ＲＷ１”、“ＲＷ２”は、それぞれ、ゲート電極ＢＧ１、ゲート電極ＢＧ２、ゲート電極ＲＳ１、ゲート電極ＲＳ２、選択トランジスタ３０４ｂのゲート電極、選択トランジスタ３０４ａのゲート電極、に供給されるパルス波形を示す。
【０１５６】
以上のように、図１３に示した回路構成とすることでも、残像を抑制することができる。
【０１５７】
なお、図１３に示した回路構成では、リセットトランジスタ３０４ａ，３０４ｂのリセットゲートとドレインＤにより、フローティングディフュージョンＦＤ１，ＦＤ２の飽和容量を超える電荷を基板側へ排出するオーバーフロードレイン構造を実現しているが、このオーバーフロー構造は、リセットトランジスタ３０４ａ，３０４ｂ以外の別の構造として追加して設けてもよい。図１３に示したように、リセットトランジスタ３０４ａ，３０４ｂを用いてオーバーフロードレイン構造を実現することで、構造の追加が不要となり、画素微細化が容易となる。
【０１５８】
また、オーバーフロー構造のみを考えた場合、リセットトランジスタ３０４ａ，３０４ｂのリセットゲートの電位（リセットトランジスタがオフのときの電位）は深ければ深いほど望ましい。しかし、フローティングディフュージョンの飽和電荷数は、フローティングディフュージョンの容量と電位振幅によって決まるため、リセットゲートの電位を深くすると、フローティングディフュージョンの電位振幅が減少してしまい、飽和電荷数が減少する。したがって、リセットトランジスタ３０４ａ，３０４ｂがオフのときのそれぞれのリセットゲートの電位は、飽和電荷数とオーバーフロー構造の特性とを考慮した範囲（例えば０．１Ｖ〜０．３Ｖ）に設定しておくことが好ましい。
【０１５９】
以上の説明では図１４から図１８に示した動作が連続して繰り返されるとしているが、図１８の画素２露光開始から図１４の画素１読み出しの間（図１９の信号蓄積期間）に、露光期間制御のための電子シャッタ駆動（フローティングディフュージョンの電荷を排出する駆動）を行っても良い。
【０１６０】
次に、読み出し回路として図１３に示した回路を持つ固体撮像素子１００の駆動方法の別の例を説明する。以下では、固体撮像素子１００が、画素電極１４で電子を捕集する場合について説明する。固体撮像素子１００は、画素Ｇの行毎に露光期間をずらしながら信号読出しを行うローリングシャッタ駆動により、撮像を行う。
【０１６１】
図２０〜図２２は、読み出し回路として図１３に示した回路を持つ固体撮像素子１００の駆動方法の別の例を説明するための図である。図２０〜図２２では、図１３に示した隣接する２つの画素に含まれる接続部Ｃ１，Ｃ２、バリアゲート、フローティングディフュージョンＦＤ１，ＦＤ２、リセットゲート、及びドレインＤの断面ポテンシャルの変化を図示した。
【０１６２】
図２０〜図２２における表記は、図１４に示した内容と同じである。
【０１６３】
図２０のＦＩＧ２０Ａは、画素１と画素２が共に露光期間中のポテンシャルを示している。画素１，画素２の露光期間中は、リセットゲートＲＳ１，ＲＳ２にはリセットパルスは供給されない。また、ドレインＤには、画素１及び画素２のリセットゲートの電位よりも十分に深い電位となるよう、リセット電源から電圧が供給されている。
【０１６４】
このように、画素１、画素２の露光期間中は、画素１、画素２のいずれにおいても、バリアゲートとリセットゲートの電位が、この順番で深くなっている。また、この露光期間中は、フローティングディフュージョンＦＤ１，ＦＤ２に電子が蓄積されるため、フローティングディフュージョンＦＤ１，ＦＤ２の電位が、蓄積される電子量に応じて浅くなる。一方、接続部Ｃ１，Ｃ２には電子は蓄積しないため、接続部Ｃ１，Ｃ２の電位は一定に保たれる。
【０１６５】
画素１の信号読み出し期間には、まず垂直駆動部２が、選択パルスＲＷを選択トランジスタ３０４ａのゲート電極に供給して、選択トランジスタ３０４ａをオンする。これにより、フローティングディフュージョンＦＤ１の電位に応じた電圧信号（撮像信号）が信号線Ｓへ出力される（図２０のＦＩＧ２０Ｂ）。
【０１６６】
次に、垂直駆動部２は、画素２のゲート電極ＲＳ２に供給する電圧を変更して、画素２のリセットゲートの電位を画素２のバリアゲートの電位よりも浅くする。また、これと同時に、制御部５が、ドレインＤに供給するリセット電圧を変更し、ドレインＤの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素２のリセットゲートの電位よりも深くする。画素２のリセットゲートの電位及びドレインＤの電位の変更開始をもって、画素１の露光期間が終了する。
【０１６７】
これにより、図２０のＦＩＧ２０Ｃに示したように、接続部Ｃ１及びフローティングディフュージョンＦＤ１にドレインＤから電子が注入される。一方、画素２では、ドレインＤの電位に対してリセットゲートの電位が障壁となるため、接続部Ｃ２及びフローティングディフュージョンＦＤ２には電子が注入されない。
【０１６８】
次に、制御部５が、ドレインＤの電位をＦＩＧ２０Ｂに示した状態の値に戻すと共に、垂直駆動部２が、画素２のリセットゲートの電位をＦＩＧ２０Ｂに示した状態に戻す。その後、垂直駆動部２が、ゲート電極ＲＳ１にリセットパルスを供給する。
【０１６９】
これにより、図２１のＦＩＧ２１Ａに示したように、画素１のフローティングディフュージョンＦＤ１に注入された電子はドレインＤに排出される。このとき、接続部Ｃ１に注入された電子７４は、ドレインＤに排出されずに、そのまま残る。これにより接続部Ｃ１が初期化される。
【０１７０】
次に、垂直駆動部２が、ゲート電極ＲＳ１へのリセットパルスの供給を停止して、フローティングディフュージョンＦＤ１のリセットを終了する。このリセットパルスの供給停止をもって、画素１の信号読み出し期間を終了し、次の露光期間を開始する。これにより、ポテンシャルは図２１のＦＩＧ２１Ｂに示したようになる。
【０１７１】
リセット直後のフローティングディフュージョンＦＤ１の電位は出力トランジスタ３０３ａによって電圧信号に変換され、この電圧信号がリセットレベル信号として信号線Ｓに出力される。撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【０１７２】
次に、垂直駆動部２は、選択トランジスタ３０４ａをオフにする。
【０１７３】
続いて、画素２の信号読み出しを行う。画素２の信号読み出し期間には、まず垂直駆動部２が、選択パルスＲＷを選択トランジスタ３０４ｂのゲート電極に供給して、選択トランジスタ３０４ｂをオンする。これにより、フローティングディフュージョンＦＤ２の電位に応じた電圧信号の（撮像信号）が信号線Ｓへ出力される（図２１のＦＩＧ２１Ｃ）。
【０１７４】
次に、垂直駆動部２は、画素１のゲート電極ＲＳ１に供給する電圧を変更して、画素１のリセットゲートの電位を画素１のバリアゲートの電位よりも浅くする。また、これと同時に、制御部５が、ドレインＤに供給するリセット電圧を変更し、ドレインＤの電位を画素１，２のバリアゲートの電位よりも浅くかつ画素１のリセットゲートの電位よりも深くする。画素１のリセットゲートの電位及びドレインＤの電位の変更開始をもって、画素２の露光期間が終了する。
【０１７５】
これにより、図２２のＦＩＧ２２Ａに示したように、接続部Ｃ２及びフローティングディフュージョンＦＤ２にドレインＤから電子が注入される。一方、画素１では、ドレインＤの電位に対してリセットゲートの電位が障壁となるため、接続部Ｃ１及びフローティングディフュージョンＦＤ１には電子が注入されない。
【０１７６】
次に、制御部５が、ドレインＤの電位をＦＩＧ２１Ｃに示した状態の値に戻すと共に、垂直駆動部２が、画素１のリセットゲートの電位をＦＩＧ２１Ｃに示した状態に戻す。その後、垂直駆動部２が、ゲート電極ＲＳ２にリセットパルスを供給する。
【０１７７】
これにより、図２２のＦＩＧ２２Ｂに示したように、画素２のフローティングディフュージョンＦＤ２に注入された電子はドレインＤに排出される。このとき、接続部Ｃ２に注入された電子７５は、ドレインＤに排出されずに、そのまま残る。これにより接続部Ｃ２が初期化される。
【０１７８】
次に、垂直駆動部２が、ゲート電極ＲＳ２へのリセットパルスの供給を停止して、フローティングディフュージョンＦＤ２のリセットを終了する。このリセットパルスの供給停止をもって、画素２の信号読み出し期間を終了し、次の露光期間を開始する。これにより、ポテンシャルは図２２のＦＩＧ２２Ｃに示したようになる。
【０１７９】
リセット直後のフローティングディフュージョンＦＤ２の電位は出力トランジスタ３０３ｂによって電圧信号に変換され、この電圧信号がリセットレベル信号として信号線Ｓに出力される。この撮像信号とリセットレベル信号の差分を取得することにより、リセットノイズを除去した信号が取得できる。
【０１８０】
次に、垂直駆動部２は、選択トランジスタ３０４ｂをオフにする。
【０１８１】
この後は、ＦＩＧ２０Ａの状態に戻る。このような動作が撮像中は繰り返し行われる。
【０１８２】
以上の動作をタイミングチャートで示したものが図２３である。図２３に示した表記は図１９に示したものと同じである。
【０１８３】
なお、これまでの記載では、バリアゲートをトランジスタで構成していたが、接続部Ｃ１,Ｃ２とは異なる濃度や導電型の異なる不純物層を用いてバリアゲートを構成することも可能である。この場合にも、これまで述べてきたのと同様の効果が得られる。
【０１８４】
以上説明してきたように、本明細書には次の事項が開示されている。
【０１８５】
開示された固体撮像素子は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子であって、前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路を駆動する駆動部とを備え、前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、前記駆動部は、前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成するものである。
【０１８６】
開示された固体撮像素子は、前記信号出力回路が、前記第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送ゲートと、前記第二の電荷蓄積部の電位に応じた信号を出力する回路とを含み、前記駆動部は、前記転送ゲートの電位を制御して前記注入電位障壁を形成するものである。
【０１８７】
開示された固体撮像素子は、前記信号出力回路が、前記第二の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、前記電荷注入部が、前記リセットトランジスタのドレインであるものである。
【０１８８】
開示された固体撮像素子は、前記信号出力回路が、前記第一の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、前記電荷注入部が、前記リセットトランジスタのドレインであり、前記駆動部は、前記リセットトランジスタのゲート電位を制御して前記注入電位障壁を形成するものである。
【０１８９】
開示された固体撮像素子は、前記駆動部が、前記電荷注入駆動を行う対象となる前記読み出し回路についてのみ、前記注入電位障壁を形成する駆動を行うものである。
【０１９０】
開示された固体撮像素子は、前記駆動部が、前記電荷注入駆動を行う対象となる前記読み出し回路以外の読み出し回路についても、前記信号出力回路を制御して当該読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行うものである。
【０１９１】
開示された撮像装置は、前記固体撮像素子を備えるものである。
【０１９２】
開示された固体撮像素子の駆動方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子を複数有する固体撮像素子の駆動方法であって、前記固体撮像素子は、前記光電変換素子に対応して設けられ、当該光電変換素子で発生した信号を読み出す読み出し回路を備え、前記読み出し回路は、対応する前記光電変換素子の前記光電変換層と前記半導体基板を電気的に接続するための前記半導体基板内に形成された接続部と、前記半導体基板内に前記接続部に隣接して設けられ、当該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記信号出力回路が、前記接続部に電荷を注入する電荷注入部を含み、隣接する複数の前記光電変換素子に対応する前記読み出し回路は、前記電荷注入部を共有しており、前記電荷注入部を共有する複数の前記読み出し回路のいずれか１つである第一の読み出し回路の前記接続部に当該電荷注入部から電荷を注入して、前記第一の読み出し回路の前記接続部と前記電位障壁部を同電位にする電荷注入駆動を行い、前記電荷注入駆動を行う際、前記電荷注入部を共有する複数の前記読み出し回路のうちの前記第一の読み出し回路以外の第二の読み出し回路の前記信号出力回路を制御して、前記第二の読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行う駆動ステップを有するものである。
【０１９３】
開示された固体撮像素子の駆動方法は、前記信号出力回路が、前記第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する転送ゲートと、前記第二の電荷蓄積部の電位に応じた信号を出力する回路とを含み、前記駆動ステップでは、前記転送ゲートの電位を制御して前記注入電位障壁を形成するものである。
【０１９４】
開示された固体撮像素子の駆動方法は、前記信号出力回路が、前記第二の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、前記電荷注入部が、前記リセットトランジスタのドレインであるものである。
【０１９５】
開示された固体撮像素子の駆動方法は、前記信号出力回路が、前記第一の電荷蓄積部の電位をリセットするためのリセットトランジスタを含み、前記電荷注入部が、前記リセットトランジスタのドレインであり、前記駆動ステップでは、前記リセットトランジスタのゲート電位を制御して前記注入電位障壁を形成するものである。
【０１９６】
開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記電荷注入駆動を行う対象となる前記読み出し回路についてのみ、前記注入電位障壁を形成する駆動を行うものである。
【０１９７】
開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記電荷注入駆動を行う対象となる前記読み出し回路以外の読み出し回路についても、前記信号出力回路を制御して当該読み出し回路の前記第一の電荷蓄積部と前記電荷注入部との間に前記電荷注入部の電位に対して障壁となる注入電位障壁を形成する駆動を行うものである。
【符号の説明】
【０１９８】
１，２、Ｇ  画素
１０  半導体基板
Ｐ  光電変換素子
Ｃ１，Ｃ２  接続部
ＦＤ１，ＦＤ２  フローティングディフュージョン
【図１】
0005358520.tif 000002
【図２】
0005358520.tif 000003
【図３】
0005358520.tif 000004
【図４】
0005358520.tif 000005
【図５】
0005358520.tif 000006
【図６】
0005358520.tif 000007
【図７】
0005358520.tif 000008
【図８】
0005358520.tif 000009
【図９】
0005358520.tif 000010
【図１０】
0005358520.tif 000011
【図１１】
0005358520.tif 000012
【図１２】
0005358520.tif 000013
【図１３】
0005358520.tif 000014
【図１４】
0005358520.tif 000015
【図１５】
0005358520.tif 000016
【図１６】
0005358520.tif 000017
【図１７】
0005358520.tif 000018
【図１８】
0005358520.tif 000019
【図１９】
0005358520.tif 000020
【図２０】
0005358520.tif 000021
【図２１】
0005358520.tif 000022
【図２２】
0005358520.tif 000023
【図２３】
0005358520.tif 000024