(57)【特許請求の範囲】
【請求項１】
基板に第１のフォトダイオードを形成するステップと、
前記第１のフォトダイオードと所定間隔離れた領域にフローティングノードを形成するステップと、
前記第１のフォトダイオードと前記フローティングノードとの間に第１の伝達トランジスタのゲートパターンの一部を形成するステップと、
前記フローティングノードの一部に駆動トランジスタのゲートパターンの一部が重なるようにし、駆動トランジスタのゲートパターンの重複部分を形成するステップと、
前記フローティングノードの少なくとも第１の一部分と前記重複部分の少なくとも第１の一部分の上に絶縁膜を形成するステップと、
前記重複部分の前記第１の一部分の一部と前記フローティングノードの前記第１の一部分の一部の上の前記絶縁膜を選択的に除去し、前記重複部分の露出した部分と前記フローティングノードの露出した部分の上の前記絶縁膜を通るコンタクトホールを形成するステップと、
該コンタクトホールに導電性物質を埋め込んで前記重複部分の前記露出部分と前記フローティングノードの前記露出部分との間に第１のコンタクトを形成するステップと、
選択トランジスタのゲートパターンを形成するステップと、
リセットトランジスタのゲートパターンを形成するステップと、
前記リセットトランジスタの前記ゲートパターンに関連する第１のアクティブ領域を形成するステップと、
前記選択トランジスタの前記ゲートパターンと前記駆動トランジスタの前記ゲートパターンにより共有される第２のアクティブ領域を形成するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
第１フォトダイオードと、
該第１フォトダイオードから所定間隔離れて配置されたフローティングノードと、
前記第１フォトダイオードと前記フローティングノードとの間に配置された第１伝達トランジスタのゲートパターンの一部と、
前記フローティングノードの一部に重なるように配置されて、重複部分を形成する、駆動トランジスタのゲートパターンの一部と、
前記フローティングノードの一部と前記重複部分の一部を露出させるように配置されたコンタクトホールと、
前記コンタクトホール内に埋め込むように配置され前記フローティングノードと前記重複部分とに接続された第１コンタクトと、
ゲートパターンが「コ」の字状に形成された選択トランジスタであって、前記選択トランジスタは前記駆動トランジスタとの共通のアクティブ領域を共有する、選択トランジスタと
を備えることを特徴とするＣＭＯＳイメージセンサ。
【請求項３】
第１フォトダイオード及び第２フォトダイオードと、
該第１フォトダイオード及び第２フォトダイオードの間に配置されたフローティングノードと、
前記第１フォトダイオードと前記フローティングノードとの間に配置された第１伝達トランジスタのゲートパターンと、
前記第２フォトダイオードと前記フローティングノードとの間に配置された第２伝達トランジスタのゲートパターンと、
前記フローティングノードと一定の部分が重なるように配置された駆動トランジスタのゲートパターンと、
前記フローティングノードと前記駆動トランジスタのゲートパターンとの両方に、前記フローティングノードの一部と前記駆動トランジスタのゲートパターンの一部により部分的に共有されるコンタクトホールを介して同時に接するように配置されたコンタクトと、
前記フローティングノードから分離された第１のアクティブ領域を有するリセットトランジスタと、
ゲートパターンが「コ」の字状に形成された選択トランジスタであって、前記選択トランジスタは前記駆動トランジスタとの共通の第２のアクティブ領域を共有する、選択トランジスタと
を備えることを特徴とするＣＭＯＳイメージセンサ。
【請求項４】
前記リセットトランジスタの第１のアクティブ領域は前記駆動トランジスタの前記第２のアクティブ領域から独立して分離されることを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記駆動トランジスタのゲートパターンの一部は、前記駆動トランジスタの前記第２のアクティブ領域と前記リセットトランジスタの前記第１のアクティブ領域との間に形成されたことを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記駆動トランジスタの前記第２のアクティブ領域及び前記リセットトランジスタの前記第１のアクティブ領域は、それぞれ前記第１フォトダイオード、前記第２フォトダイオード、及び前記フローティングノードから分離されたことを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記第１のアクティブ領域は前記第２のアクティブ領域から分離されることを特徴とする請求項１に記載の方法。
【請求項８】
前記第１のアクティブ領域及び前記第２のアクティブ領域は前記第１のフォトダイオード及び前記フローティングノードから分離されることを特徴とする請求項１に記載の方法。
【請求項９】
第２のフォトダイオードと、
前記第２のフォトダイオードと前記フローティングノードの間に配置された第２の伝達トランジスタの前記ゲートパターンの一部と
をさらに備えることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項１０】
前記フローティングノードと前記駆動トランジスタのゲートパターンは金属配線で接続されないことを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項１１】
前記第１の伝達トランジスタの前記ゲートパターン上に第２のコンタクトと、
前記第２のコンタクトに接続される金属配線と
をさらに備えることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項１２】
リセットトランジスタのゲートパターンと、
前記リセットトランジスタの前記ゲートパターンに関連して配置される第１のアクティブ領域と、
前記選択トランジスタの前記ゲートパターンと前記駆動トランジスタの前記ゲートパターンにより共有されて配置される第２のアクティブ領域と
をさらに備えることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項１３】
前記第１のアクティブ領域は前記第２のアクティブ領域から分離されて配置されることを特徴とする請求項１２に記載のＣＭＯＳイメージセンサ。
【請求項１４】
前記第１のアクティブ領域及び前記第２のアクティブ領域は前記第１のフォトダイオード及び前記フローティングノードから分離されることを特徴とする請求項１２に記載のＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに関し、特に、ＣＭＯＳイメージセンサのピクセル領域に関する。
【背景技術】
【０００２】
一般に、半導体装置におけるイメージセンサは、光学映像を電気的信号に変換させる半導体装置であって、代表的なイメージセンサ素子としては、電荷結合素子ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）とＣＭＯＳイメージセンサが挙げられる。
【０００３】
そのうち、電荷結合素子ＣＣＤは、個々のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタが互いに非常に近接した位置にあり、且つ、電荷キャリアがキャパシタに格納及び移送される素子であり、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて各画素数に対応するＭＯＳトランジスタ（通常、４つのＭＯＳトランジスタ）を製作し、これを用いて順次出力する素子である。
【０００４】
図１は、通常のＣＭＯＳイメージセンサの回路図であって、特に、１ピクセルの回路図である。
【０００５】
同図に示すように、通常のＣＭＯＳイメージセンサの１ピクセルは、入射した光に対応する光電荷を発生させて伝達するフォトダイオードＰＤと、フォトダイオードＰＤによって提供される電荷をフローティングノードＦＤに伝達する伝達トランジスタＴＸと、フローティングノードＦＤをリセットさせるリセットトランジスタＲＸと、フローティングノードＦＤに印加された電圧に応答して、ソース端を駆動する駆動トランジスタＤＸと、駆動トランジスタＤＸのソース端に接続され、駆動トランジスタＤＸのソース端を出力端と選択的に接続する選択トランジスタＳＸとを備える。
【０００６】
ここで、特に、伝達トランジスタＴＸと駆動トランジスタＤＸとが共通して接続されるフローティングノードのある領域ＡがＣＭＯＳイメージセンサの動作に非常に重要な役割を果たす。
【０００７】
図２は、図１に示す回路図のレイアウト図である。ここでは、便宜上、ピクセルを構成するトランジスタのゲートパターンをトランジスタと同じ表記とした。
【０００８】
同図に示すように、フォトダイオードとアクティブ領域とが形成され、伝達トランジスタのゲートパターンＴＸと、リセットトランジスタのゲートパターンＲＸと、駆動トランジスタのゲートパターンＤＸと、選択トランジスタのゲートパターンＳＸとが順次配置される。
【０００９】
また、各ゲートパターンＴＸ、ＤＸ、ＳＸに接続されるコンタクトＣＴ２、ＣＴ３、ＣＴ６と、アクティブ領域に接続されるコンタクトＣＴ１、ＣＴ４、ＣＴ５が図のように配置される。
【００１０】
ここで、アクティブ領域において、フローティングノードに接続されるコンタクトＣＴ１と、駆動トランジスタのゲートパターンＤＸに接続されるコンタクトＣＴ２は、金属配線Ｍ１Ａを介して接続される。金属配線Ｍ１Ｂは、伝達トランジスタのゲートパターンＴＸに接続されるコンタクトＣＴ６と接続される配線である。
【００１１】
図３Ａ及び図３Ｂは、従来技術によるＣＭＯＳイメージセンサの問題を示す断面図及び平面図である。
【００１２】
図３Ａに示すように、従来技術によるＣＭＯＳイメージセンサは、素子分離膜ＳＴＩを形成し、その後、Ｎ型領域ＤＮとＰ型領域ＰＯとで構成されるフォトダイオードと、伝達トランジスタのゲートパターンＴＸと、リセットトランジスタのゲートパターンＲＸと、駆動トランジスタのゲートパターンＤＸと、選択トランジスタのゲートパターンＳＸとが順次形成される。
【００１３】
図３Ｂに示すように、従来技術によるピクセルを平面からみると、フォトダイオードに隣接して伝達トランジスタＴＸが配置され、その隣にリセットトランジスタのゲートパターンＲＸと、駆動トランジスタのゲートパターンＤＸとが配置される。
【００１４】
フローティング領域ＦＤと駆動トランジスタのゲートパターンＤＸとを互いに接続させるためには、それぞれの領域にコンタクトを形成し、これらコンタクトを接続する金属配線を形成しなければならない。図３Ｂの符号Ｂは、素子の高集積化に伴い、コンタクトの形成時に位置ずれが生じ得る部分を示す。
【００１５】
ＣＭＯＳイメージセンサにおいて、フローティングノードＦＤは、ピクセルに照射した光によって生成された電子による信号を読み出す機能を果たし、フローティングノードに印加される電圧は、駆動トランジスタの駆動能力を決定する。
【００１６】
そのため、フローティングノードと駆動トランジスタのゲートパターンとの間の配線は、正確な信号の伝達において非常に重要な部分である。
【００１７】
０．１８ｕｍ技術を用いるＣＭＯＳイメージセンサでは、より正確な信号の伝達のため、フローティングノードにアルミニウムからなる２つのコンタクトを配置することもある。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、ＣＭＯＳイメージセンサを携帯用製品に適用する場合、ＣＭＯＳイメージセンサの小型化及び高画素化が進み、フローティングノードに２つのコンタクトを配置することが困難になっている。
【００１９】
ＣＭＯＳイメージセンサを小型化及び高画素化するためには、１ピクセルにおけるフローティングノードに１つより多くのコンタクトを配置することはほとんど不可能なことであり、しかも、フローティングノードの回路面積が縮小するにつれ、１つのコンタクトを安定的に形成することさえ容易ではなくなっている。
【００２０】
フローティングノードに配置されるコンタクトの形成時におけるオーバーレイマージンが縮小しているためである。
【００２１】
フローティングノードと駆動トランジスタのゲートパターンとの間の安定した接続は、イメージセンサの動作において核心的な機能であり、この接続が安定していなければ、信号伝達の不安定さを除去することができない。
【００２２】
そこで、本発明は、フローティングノードと駆動トランジスタとの接続を安定的に提供可能なＣＭＯＳイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明は、フォトダイオードと、該フォトダイオードの一側面に接する伝達トランジスタのゲートパターンと、該伝達トランジスタのゲートパターンと所定間隔離れて配置された駆動トランジスタのゲートパターンと、前記伝達トランジスタのゲートパターンと前記駆動トランジスタのゲートパターンとの間に配置されたフローティングノードとを備えるＣＭＯＳイメージセンサを提供する。
【００２４】
また、本発明は、基板にフォトダイオードを形成するステップと、該フォトダイオードと所定間隔離れた領域にフローティングノードを形成するステップと、前記フォトダイオードと前記フローティングノードの一側面との間に伝達トランジスタのゲートパターンを形成するステップと、前記フローティングノードの他側面に接する駆動トランジスタのゲートパターンを形成するステップと、前記伝達トランジスタのゲートパターンと前記駆動トランジスタのゲートパターンとを覆うことができるように絶縁膜を形成するステップと、該絶縁膜を選択的に除去して、前記駆動トランジスタのゲートパターンの所定領域と前記フローティングノードの所定領域とを露出させるコンタクトホールを形成するステップと、該コンタクトホールを導電性物質で埋め込んでコンタクトプラグを形成するステップとを含むＣＭＯＳイメージセンサの製造方法を提供する。
【００２５】
さらに、本発明は、第１フォトダイオード及び第２フォトダイオードと、該第１フォトダイオード及び第２フォトダイオードの間に配置されたフローティングノードと、前記第１フォトダイオードと前記フローティングノードとの間に配置された第１伝達トランジスタのゲートパターンと、前記第２フォトダイオードと前記フローティングノードとの間に配置された第２伝達トランジスタのゲートパターンと、前記フローティングノードと所定間隔離れて配置された駆動トランジスタのゲートパターンと、前記フローティングノードに接続された第１コンタクトと、前記駆動トランジスタのゲートパターンに接続された第２コンタクトと、前記第１コンタクトと第２コンタクトとを接続する配線とを備えるＣＭＯＳイメージセンサを提供する。
【００２６】
また、本発明は、第１フォトダイオード及び第２フォトダイオードと、該１フォトダイオード及び第２フォトダイオードの間に配置されたフローティングノードと、前記第１フォトダイオードと前記フローティングノードとの間に配置された第１伝達トランジスタのゲートパターンと、前記第２フォトダイオードと前記フローティングノードとの間に配置された第２伝達トランジスタのゲートパターンと、前記フローティングノードと一定の部分が重なるように配置された駆動トランジスタのゲートパターンと、前記フローティングノードと前記駆動トランジスタのゲートパターンとに共通して接するように配置されたコンタクトとを備えるＣＭＯＳイメージセンサを提供する。
【００２７】
本発明は、駆動トランジスタとフローティングノードとを接続する配線工程の際に、コンタクトを用いて、フローティングノードのコンタクトの位置ずれ問題と、フローティングノードから駆動トランジスタのゲート端への信号伝達の不安定さの問題を同時に解決するためのものである。
【発明を実施するための最良の形態】
【００２８】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００２９】
図４は、本発明の第１概念による、簡略化されたＣＭＯＳイメージセンサを示す平面図である。
【００３０】
同図は、本発明の第１概念が提示された図であって、本発明に係るＣＭＯＳイメージセンサの１ピクセルは、フォトダイオードＰＤと、フローティングノードＦＤの一側面に伝達トランジスタのゲートパターンＴＸと、フローティングノードＦＤの他側面に駆動トランジスタのゲートパターンＤＸとを配置する。
【００３１】
図５Ａ及び図５Ｂは、本発明の第２概念による、簡略化されたＣＭＯＳイメージセンサを示す平面図及び断面図である。
【００３２】
図５Ａ及び図５Ｂに示すように、本発明の第２概念によると、フローティングノードＦＤに接続されるコンタクトＸは、駆動トランジスタのゲートパターンＤＸにも接するようになるバッティングコンタクトの形態で配置される。
【００３３】
図５Ｂに示すように、フローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとが形成された状態で、フローティングノードＦＤに接続されるコンタクトＸを形成する際に、フローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとをいずれも露出させるように絶縁膜ＩＬＤをパターニングした後、コンタクトＸを形成する。
【００３４】
したがって、フローティングノードＦＤに接続されるコンタクトＸは、駆動トランジスタのゲートパターンＤＸにも接続される。
【００３５】
これを詳しく説明すると、まず、Ｎ型領域ＤＮとＰ型領域ＰＯとで構成されるフォトダイオードＰＤとフローティングノードＦＤとを形成する。次いで、伝達トランジスタのゲートパターンＴＸと駆動トランジスタのゲートパターンＤＸとを形成する。
【００３６】
次いで、その上に絶縁膜ＩＬＤを形成し、フローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとが露出するように、絶縁膜ＩＬＤを選択的に除去してコンタクトホールを形成し、形成されたコンタクトホールに導電性物質を埋め込む。
【００３７】
以上のように製造されたＣＭＯＳイメージセンサは、フローティングノードＦＤと駆動トランジスタが１つのコンタクトで直に接続されるため、フローティングノードＦＤと駆動トランジスタとの間の配線の接続が不良なために生じていた従来の問題を解決することができる。
【００３８】
図６及び図７は、図４に示す本発明の概念を適用するための好ましい第１実施形態に係るＣＭＯＳイメージセンサのレイアウト図である。特に、第１実施形態は、伝達トランジスタの次に駆動トランジスタが配置されるようにした概念を実現するためのレイアウト図である。
【００３９】
図６に示すように、本実施形態に係るＣＭＯＳイメージセンサのピクセルのレイアウトは、フォトダイオードＰＤ１、ＰＤ２にそれぞれ接して伝達トランジスタのゲートパターンＴＸ１、ＴＸ２が配置される。
【００４０】
また、伝達トランジスタのゲートパターンＴＸ１、ＴＸ２が対向している領域にフローティングノードが配置され、リセットトランジスタのゲートパターンＲＸと、駆動トランジスタのゲートパターンＤＸと、選択トランジスタのゲートパターンＳＸと、アクティブ領域ＡＣＴＩＶＥ１、ＡＣＴＩＶＥ２とを配置させる。
【００４１】
前記選択トランジスタのゲートパターンＳＸは、逆「コ」の字状を有する。前記リセットトランジスタのゲートパターンＲＸは、前記アクティブ領域ＡＣＴＩＶＥ２から独立して分離された前記アクティブ領域ＡＣＴＩＶＥ１を有する。前記駆動トランジスタのゲートパターンＤＸの一部は、前記アクティブ領域ＡＣＴＩＶＥ１と前記アクティブ領域ＡＣＴＩＶＥ２との間に形成される。前記アクティブ領域ＡＣＴＩＶＥ１とＡＣＴＩＶＥ２は、それぞれ前記フォトダイオードＰＤ１、ＰＤ２、及び前記フローティングノードＦＤから分離されている。
【００４２】
図７に示すように、本実施形態に係るＣＭＯＳイメージセンサのピクセルにおける、各ゲートパターンと、アクティブ領域に配置されるコンタクトと、金属配線とに対するレイアウトが示されている。
【００４３】
アクティブ領域にはコンタクトＣＴ１〜ＣＴ５が図のように配置され、ゲートパターンにはコンタクトＣＮＴ１〜ＣＮＴ６が配置される。
【００４４】
特に、フローティングノードＦＤに接続されるコンタクトＣＴ１と、駆動トランジスタのゲートパターンＤＸに接続されるコンタクトＣＮＴ６は、金属配線Ｍ２Ａを介して接続されるように配置される。
【００４５】
ここで、金属配線Ｍ２Ｂ、Ｍ２Ｃは、それぞれ伝達トランジスタのゲートパターンＴＸ１、ＴＸ２に接続されるコンタクトＣＮＴ１、ＣＮＴ２と接続される金属配線である。
【００４６】
ＣＭＯＳイメージセンサの高画素化に伴い、１ピクセルのサイズが小型化し、これにより、フローティングノードに接続されるコンタクトＣＴ１と、駆動トランジスタのゲートパターンＤＸに接続されるコンタクトＣＮＴ６と、金属配線Ｍ２Ａとを安定的に形成することが容易ではなくなった。これを解決するための方法を図８に提示した。
【００４７】
同図は、本発明の好ましい第２実施形態に係るＣＭＯＳイメージセンサのレイアウト図である。
【００４８】
同図に示すように、第２実施形態に係るＣＭＯＳイメージセンサは、第１実施形態と同様にレイアウトするものの、フローティングノードＦＤに接続されるコンタクトＣＴ１と、駆動トランジスタのゲートパターンＤＸに接続されるコンタクトＣＮＴ６と、金属配線Ｍ２Ａとをそれぞれ形成するのではなく、バッティングコンタクトの形態で図５Ａ及び図５Ｂに示すように、１つのコンタクトＣＴＸがフローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとに同時に接続されるようにする。
【００４９】
特に、コンタクトＣＴＸをフローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとに同時に接続するため、駆動トランジスタのゲートパターンＤＸをフローティングノードＦＤと一定の部分が重なるように形成される。
【００５０】
これにより、別途に工程的費用を追加することなく、フローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとに接続されるコンタクトマージンを大きく増加させることができる。
【００５１】
また、フローティングノードＦＤと駆動トランジスタのゲートパターンＤＸとが安定的に接続され、ＣＭＯＳイメージセンサの動作時における信号の伝達に対する信頼性を向上させることができる。
【００５２】
本発明によると、高集積化されたＣＭＯＳイメージセンサにおいて、フローティングノードと駆動トランジスタのゲートパターンとの間の配線工程の際に生じ得るコンタクトの位置ずれ問題を解決することができる。また、フローティングノードと駆動トランジスタのゲートパターンとの間の接触不良が解消され、信号の伝達が安定的になる。
【００５３】
さらに、本発明によると、フローティングノードを含むピクセルの配置を効果的にすることにより、工程上の位置合わせマージンが確保され、イメージセンサをより効果的に高集積化することができる。
【００５４】
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００５５】
【図１】通常のＣＭＯＳイメージセンサの回路図である。
【図２】図１に示す回路図のレイアウト図である。
【図３Ａ】従来技術によるＣＭＯＳイメージセンサの問題を示す断面図である。
【図３Ｂ】従来技術によるＣＭＯＳイメージセンサの問題を示す平面図である。
【図４】本発明の第１概念による、簡略化されたＣＭＯＳイメージセンサを示す平面図である。
【図５Ａ】本発明の第２概念による、簡略化されたＣＭＯＳイメージセンサを示す平面図である。
【図５Ｂ】本発明の第２概念による、簡略化されたＣＭＯＳイメージセンサを示す断面図である。
【図６】図４に示す本発明の概念を適用するための好ましい第１実施形態に係るＣＭＯＳイメージセンサのレイアウト図である。
【図７】図４に示す本発明の概念を適用するための好ましい第１実施形態に係るＣＭＯＳイメージセンサのレイアウト図である。
【図８】本発明の好ましい第２実施形態に係るＣＭＯＳイメージセンサのレイアウト図である。
【符号の説明】
【００５６】
ＰＤ１、ＰＤ２      フォトダイオード
ＴＸ１、ＴＸ２      伝達トランジスタのゲートパターン
ＤＸ      駆動トランジスタのゲートパターン
ＲＸ      リセットトランジスタのゲートパターン
ＳＸ      選択トランジスタのゲートパターン
ＣＴ１〜ＣＴ４      アクティブ領域に接続されるコンタクト
ＣＮＴ１〜ＣＮＴ６      ゲートパターンに接続されるコンタクト
Ｍ２Ａ〜Ｍ２Ｃ      金属配線
ＡＣＴＩＶＥ１、ＡＣＴＩＶＥ２      アクティブ領域
【図１】
0005335186.tif 000002
【図２】
0005335186.tif 000003
【図３Ａ】
0005335186.tif 000004
【図３Ｂ】
0005335186.tif 000005
【図４】
0005335186.tif 000006
【図５Ａ】
0005335186.tif 000007
【図５Ｂ】
0005335186.tif 000008
【図６】
0005335186.tif 000009
【図７】
0005335186.tif 000010
【図８】
0005335186.tif 000011