(57)【特許請求の範囲】
【請求項１】
入力側主端子とグランド電位との間に接続された第１の直流電圧をオンオフするスイッチング素子と、
前記スイッチング素子の出力側主端子と前記グランド電位との間に接続され、前記スイッチング素子のオンオフ動作により前記出力側主端子から断続的に出力される電流を、前記第１の直流電圧より絶対値が小さい第２の直流電圧に変換して出力する変換回路と、
前記スイッチング素子の入力側主端子と出力側主端子との間に接続され、前記スイッチング素子のオンオフ動作を前記スイッチング素子の制御端子から制御する第１の制御回路ブロックと、
前記第１の制御回路ブロックと前記スイッチング素子の出力側主端子との間に接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のコンデンサと、
前記第２の直流電圧を検出する出力電圧検出回路と、
前記第１の制御回路ブロックの前記第１のコンデンサとの接続点と前記グランド電位との間に接続され、前記出力電圧検出回路の出力電圧信号が入力され、前記出力電圧信号の変化に対応して、前記第１の制御回路ブロックが前記スイッチング素子のオンオフ動作に対してフィードバック制御するためのフィードバック信号を、前記第１の制御回路ブロックに対して出力する第２の制御回路ブロックと、
前記第２の制御回路ブロックと前記グランド電位との間に接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のコンデンサとを備え、
前記第１の制御回路ブロックおよび前記第２の制御回路ブロックが、
前記第１の制御回路ブロックの基準電位が前記第２の制御回路ブロックの基準電位よりも高圧側になるように接続され、
前記第１の制御回路ブロックは、
前記第１の制御回路ブロックの電源電圧と前記第２の制御回路ブロックの電源電圧とが共に起動電圧となり、かつ前記第２の制御回路ブロックから前記フィードバック信号が入力された後に、前記スイッチング素子のオンオフ動作を開始するよう構成された
ことを特徴とするスイッチング電源装置。
【請求項２】
入力側主端子とグランド電位との間に接続された第１の直流電圧をオンオフするスイッチング素子と、
前記スイッチング素子の出力側主端子と前記グランド電位との間に接続され、前記スイッチング素子のオンオフ動作により前記出力側主端子から断続的に出力される電流を、前記第１の直流電圧より絶対値が小さい第２の直流電圧に変換して出力する変換回路と、
前記スイッチング素子の入力側主端子と出力側主端子との間に接続され、前記スイッチング素子のオンオフ動作を前記スイッチング素子の制御端子から制御する第１の制御回路ブロックと、
前記第１の制御回路ブロックと前記スイッチング素子の出力側主端子との間に接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のコンデンサと、
前記第２の直流電圧を検出する出力電圧検出回路と、
前記スイッチング素子の入力側主端子と前記第２の直流電圧と前記グランド電位との間に接続され、前記出力電圧検出回路の出力電圧信号が入力され、前記出力電圧信号の変化に対応して、前記第１の制御回路ブロックが前記スイッチング素子のオンオフ動作に対してフィードバック制御するためのフィードバック信号を、前記第１の制御回路ブロックに対して出力する第２の制御回路ブロックと、
前記第２の制御回路ブロックと前記グランド電位との間に接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のコンデンサとを備え、
前記第１の制御回路ブロックおよび前記第２の制御回路ブロックが、
前記第１の制御回路ブロックの基準電位が前記第２の制御回路ブロックの基準電位よりも高圧側になるように接続され、
前記第１の制御回路ブロックは、
前記第１の制御回路ブロックの電源電圧と前記第２の制御回路ブロックの電源電圧とが共に起動電圧となり、かつ前記第２の制御回路ブロックから前記フィードバック信号が入力された後に、前記スイッチング素子のオンオフ動作を開始するよう構成された
ことを特徴とするスイッチング電源装置。
【請求項３】
請求項１に記載のスイッチング電源装置であって、
前記第１の制御回路ブロックは、
一端が前記スイッチング素子の入力側主端子に接続され他端が前記第１のコンデンサに接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のレギュレータと、
前記第１の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第１の起動電圧検出回路と、
前記スイッチング素子をオンオフ動作させるスイッチング信号を生成するためのパルス信号を出力する発振回路と、
前記スイッチング素子を流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、
前記第２の制御回路ブロックからのフィードバック信号が入力される第１のフィードバック端子と、
前記フィードバック信号に応じて前記スイッチング信号の電流量及び出力状態を制御するための信号を出力する第１のフィードバック信号制御回路と、
前記素子電流検出回路からの素子電流検出信号の最大値を固定するための信号を出力するクランプ回路と、
前記素子電流検出回路からの素子電流検出信号を前記第１のフィードバック信号制御回路からの出力信号若しくは前記クランプ回路からの出力信号の何れか低い側の値と振幅比較し、その比較結果に応じた比較信号を出力する比較器と、
前記比較器からの比較信号に基づいて前記スイッチング信号の電流量及び出力状態を制御するスイッチング信号制御回路とを備え、
前記第２の制御回路ブロックは、
一端が前記第１のレギュレータの前記第１のコンデンサとの接続点に接続され他端が前記第２のコンデンサに接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のレギュレータと、
前記第２の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第２の起動電圧検出回路と、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較して前記フィードバック信号を出力する第２のフィードバック信号制御回路と、
前記第２のフィードバック信号制御回路からの前記フィードバック信号を出力する第２のフィードバック端子とを備え、
前記第２の制御回路ブロックは、前記第２のフィードバック端子を介して、前記第１のフィードバック端子に前記フィードバック信号を伝達し、
前記第１の制御回路ブロックは、前記第１の起動電圧検出回路の出力信号と前記フィードバック信号が共に入力した後に動作を開始するよう構成された
ことを特徴とするスイッチング電源装置。
【請求項４】
前記第１のレギュレータは、少なくとも起動用定電流源と前記第１のコンデンサへの電源供給を決定するスイッチとを含み、
前記第２のレギュレータは少なくとも前記第２のコンデンサへの電源供給を決定するスイッチを含み、
前記第１の制御回路ブロックは、
前記第１のフィードバック信号制御回路の出力電圧が内部的に規定された軽負荷基準電圧源の下限電圧値よりも小さくなった時に、前記スイッチング素子のオンオフ動作を停止させ、前記軽負荷基準電圧源の上限電圧値よりも大きくなった時に、前記スイッチング素子のオンオフ動作を再開させる軽負荷発振制御回路を備え、
前記第１のフィードバック信号制御回路は、
前記第２の制御回路ブロックからの前記フィードバック信号が伝達される以前の起動前において、前記第１のフィードバック端子の電位を前記第１の制御回路ブロックの基準電位から決定する予め設定された電圧に固定するための手段を備え、
前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、前記第１のフィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態から前記スイッチング素子のオンオフ動作を開始するよう構成された
ことを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記第２の制御回路ブロックは、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較し、それらの電位差を増幅する誤差増幅器を備え、
前記誤差増幅器の出力電圧を電流に変換して前記フィードバック信号として出力し、
前記第１のフィードバック信号制御回路は、
前記フィードバック信号の引抜電流値に応じた電圧を前記第１のフィードバック端子と前記スイッチング素子の出力側主端子間に接続された第３のコンデンサに充電し、前記フィードバック信号が無くなった時に、前記第３のコンデンサに充電するための定電流源を備え、
前記フィードバック信号が無くなった時に、前記第１のフィードバック端子の電圧を上昇させ、
前記第１の制御回路ブロックは、
前記第１のフィードバック端子の信号が所定の電圧以上になると、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、若しくは発振を停止させる過負荷保護回路を更に備える
ことを特徴とする請求項３または請求項４記載のスイッチング電源装置。
【請求項６】
前記第２の制御回路ブロックは、
前記出力電圧検出回路の出力信号の電圧が前記第２のフィードバック信号制御回路の基準電圧の下限値よりも低い第２の基準電圧より低い場合に、負荷の状態を過負荷状態として検出し、過負荷保護信号を出力する過負荷保護回路を備え、
前記過負荷保護回路から前記過負荷保護信号が出力されている期間は、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、または発振を停止させる前記フィードバック信号を出力する
ことを特徴とする請求項３または請求項４記載のスイッチング電源装置。
【請求項７】
請求項３から請求項６のいずれかに記載のスイッチング電源装置の一部機能部分を半導体集積化した半導体装置において、
前記第１の制御回路ブロックは、
前記スイッチング素子の入力側主端子と前記第１の制御回路ブロックの第１のレギュレータの一端が共通接続され、
前記スイッチング素子の出力側主端子と前記第１の制御回路ブロックの基準電位端子が共通接続され、
前記スイッチング素子の入力側主端子と、
前記スイッチング素子の出力側主端子と、
前記第１のコンデンサを接続する端子と、
前記第１のフィードバック端子を接続する端子とを含む少なくとも４つの端子を、
外部接続端子として同一の第１の半導体基板上に集積化し、
前記第２の制御回路ブロックは、
前記第２のレギュレータの一端が接続された入力端子と、
前記第２のレギュレータの他端と前記第２のコンデンサが接続された端子と、
前記出力電圧検出回路からの出力信号が入力される端子と、
前記第２のフィードバック端子を接続する端子と、
前記グランド電位に接続された端子とを含む少なくとも５つの端子を、
外部接続端子として同一の第２の半導体基板上に集積化し、
前記第１のコンデンサを接続する端子と前記第２の制御回路ブロックの入力端子を共通接続し、
前記第１のフィードバック端子と前記第２のフィードバック端子を共通接続し、
少なくとも７つ以上の端子を有するパッケージに組み込んだ
ことを特徴とする半導体装置。
【請求項８】
請求項２に記載のスイッチング電源装置であって、
前記第１の制御回路ブロックは、
一端が前記スイッチング素子の入力側主端子に接続され他端が前記第１のコンデンサに接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のレギュレータと、
前記第１の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第１の起動電圧検出回路と、
前記スイッチング素子をオンオフ動作させるスイッチング信号を生成するためのパルス信号を出力する発振回路と、
前記スイッチング素子を流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、
前記第２の制御回路ブロックからのフィードバック信号が入力される第１のフィードバック端子と、
前記フィードバック信号に応じて前記スイッチング信号の電流量及び出力状態を制御するための信号を出力する第１のフィードバック信号制御回路と、
前記素子電流検出回路からの素子電流検出信号の最大値を固定するための信号を出力するクランプ回路と、
前記素子電流検出回路からの素子電流検出信号を前記第１のフィードバック信号制御回路からの出力信号若しくは前記クランプ回路からの出力信号の何れか低い側の値と振幅比較し、その比較結果に応じた比較信号を出力する比較器と、
前記比較器からの比較信号に基づいて前記スイッチング信号の電流量及び出力状態を制御するスイッチング信号制御回路とを備え、
前記第２の制御回路ブロックは、
第１の入力端に接続された前記スイッチング素子の入力側主端子の前記第１の直流電圧、および第２の入力端に接続された前記変換回路の前記第２の直流電圧から、前記第２の制御回路ブロックの電源電圧を生成し、前記第２のコンデンサに供給する第２のレギュレータと、
前記第２の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第２の起動電圧検出回路と、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較して前記フィードバック信号を出力する第２のフィードバック信号制御回路と、
前記第２のフィードバック信号制御回路からの前記フィードバック信号を出力する第２のフィードバック端子とを備え、
前記第２のレギュレータにより供給される前記第２の制御回路ブロックの起動電圧は、前記第１のレギュレータにより供給される前記第１の制御回路ブロックの起動電圧よりも低く、
電源起動時に前記第２の制御回路ブロックが先に動作を開始し、
前記第２の制御回路ブロックは、前記第２のフィードバック端子を介して、前記第１のフィードバック端子に前記フィードバック信号を伝達し、
前記第１の制御回路ブロックは、前記第１の起動電圧検出回路の出力信号と前記フィードバック信号が共に入力した後に動作を開始するよう構成された
ことを特徴とするスイッチング電源装置。
【請求項９】
前記第２のレギュレータは、
前記第１の直流電圧が入力される入力端子に接続された起動用定電流源と、
前記起動用定電流源からの出力の前記第２のコンデンサへの供給を決定するスイッチと、
前記第２の直流電圧が入力される入力端子に接続され、前記第２の直流電圧の前記第２のコンデンサへの供給を決定するスイッチとから構成され、
前記第２の直流電圧が一定値よりも低い場合には、前記第１の直流電圧から前記第２のコンデンサへ電源供給し、
前記第２の直流電圧が一定値よりも高くなると、前記第１の直流電圧からの供給を切り離し、前記第２の直流電圧から前記第２のコンデンサへ電源供給するよう構成された
ことを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
前記第１のレギュレータは、少なくとも起動用定電流源と前記第１のコンデンサへの電源供給を決定するスイッチとを含み、
前記第１の制御回路ブロックは、
前記第１のフィードバック信号制御回路の出力電圧が内部的に規定された軽負荷基準電圧源の下限電圧値よりも小さくなった時に、前記スイッチング素子のオンオフ動作を停止させ、前記軽負荷基準電圧源の上限電圧値よりも大きくなった時に、前記スイッチング素子のオンオフ動作を再開させる軽負荷発振制御回路を備え、
前記第１のフィードバック信号制御回路は、
前記第２の制御回路ブロックからの前記フィードバック信号が伝達される以前の起動前において、前記第１のフィードバック端子の電位を前記第１の制御回路ブロックの基準電位から決定する予め設定された電圧に固定するための手段を備え、
前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、前記第１のフィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態から前記スイッチング素子のオンオフ動作を開始するよう構成された
ことを特徴とする請求項８または請求項９記載のスイッチング電源装置。
【請求項１１】
前記第２の制御回路ブロックは、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較し、それらの電位差を増幅する誤差増幅器を備え、
前記誤差増幅器の出力電圧を電流に変換して前記フィードバック信号として出力し、
前記第１のフィードバック信号制御回路は、
前記フィードバック信号の引抜電流値に応じた電圧を前記第１のフィードバック端子と前記スイッチング素子の出力側主端子間に接続された第３のコンデンサに充電し、前記フィードバック信号が無くなった時に、前記第３のコンデンサに充電するための定電流源を備え、
前記フィードバック信号が無くなった時に、前記第１のフィードバック端子の電圧を上昇させ、
前記第１の制御回路ブロックは、
前記第１のフィードバック端子の信号が所定の電圧以上になると、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、若しくは発振を停止させる過負荷保護回路を更に備える
ことを特徴とする請求項８または請求項９または請求項１０記載のスイッチング電源装置。
【請求項１２】
前記第２の制御回路ブロックは、
通常動作中に前記第２の直流電圧が一定値よりも低くなった場合に、前記第２の直流電圧からの供給を切り離し、前記第１の直流電圧から前記第２のコンデンサへ電源を供給させるとともに、負荷の状態を過負荷状態として検出し、過負荷保護信号を出力する過負荷保護回路を備え、
前記過負荷保護回路から前記過負荷保護信号が出力されている期間は、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、または発振を停止させる前記フィードバック信号を出力する
ことを特徴とする請求項８または請求項９または請求項１０記載のスイッチング電源装置。
【請求項１３】
前記第２のレギュレータは、
前記第１の直流電圧が入力される入力端子に接続された接合型ＦＥＴと、
前記接合型ＦＥＴからの出力の前記第２のコンデンサへの供給を決定するスイッチと、
前記第２の直流電圧が入出力される入出力端子に接続され、前記第２の直流電圧の前記第２のコンデンサへの供給を決定するスイッチと、
前記接合型ＦＥＴの出力の前記第２の直流電圧が入出力される入出力端子への接続を決定するスイッチとで構成され、
前記第２の直流電圧が一定値よりも低い場合には、前記第２のレギュレータは、前記第１の直流電圧から前記第２のコンデンサへ電源を供給し且つ前記入出力端子を介して前記第２の直流電圧を供給し、前記第２のフィードバック信号制御回路は、前記第１の制御回路ブロックに前記スイッチング素子のオンオフ動作停止を伝達するフィードバック信号を出力し、
前記第２の直流電圧が予め設定された第１の電圧よりも高くなると、前記第２のフィードバック信号制御回路は、前記第１の制御回路ブロックに前記スイッチング素子のオンオフ動作開始を伝達するフィードバック信号を出力し、
さらに前記第２の直流電圧が予め設定された第２の電圧よりも高くなると、前記第２のレギュレータは、前記第１の直流電圧からの供給を切り離し、前記第２の直流電圧から前記第２のコンデンサへ電源を供給する
ことを特徴とする請求項８から請求項１２のいずれかに記載のスイッチング電源装置。
【請求項１４】
前記第２の制御回路ブロックは、
前記第１の直流電圧と予め設定された基準電圧とを比較する入力電圧検出回路と、
前記入力電圧検出回路の出力信号を第１のフィードバック信号として前記第１の制御回路ブロックに出力する第１のフィードバック回路と、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較する負荷検出回路と、
前記出力電圧検出回路の出力信号と所定の基準電圧とを比較してそれの電位差を増幅する誤差増幅器と、
前記負荷検出回路の出力信号と前記誤差増幅器の出力電圧を電流に変換して第２のフィードバック信号を出力する第２のフィードバック信号制御回路とを備え、
前記第１の制御回路ブロックは、
前記第１のフィードバック回路からの信号が入力され前記発振回路に信号を出力する入力検出回路を備え、
前記第２の制御回路ブロックが起動電圧に達すると、前記第１のフィードバック回路は前記第１の直流電圧の状態を検出し、前記第２のフィードバック信号制御回路は前記第２の直流電圧の状態を検出し、
前記第１の直流電圧および前記第２の直流電圧がそれぞれの基準電圧に対して低い場合は、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振回路の発振周波数を高くする第１のフィードバック信号を出力し、且つ第２のフィードバック信号制御回路が、前記素子電流検出信号を前記クランプ回路からの出力信号に設定された値にする第２のフィードバック信号を出力し、
前記第１の直流電圧および前記第２の直流電圧の上昇に伴い、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振周波数を徐々に低く設定する第１のフィードバック信号を出力し、且つ第２のフィードバック信号制御回路が、前記素子電流検出信号を徐々に低く設定する第２のフィードバック信号を出力し、
前記第１の直流電圧が所定の基準電圧に達すると、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振周波数を固定する第１のフィードバック信号を出力し、
前記第２の直流電圧が所定の基準電圧に達すると、それ以降は前記第２の直流電圧が所望の電圧を保持するように、前記第２のフィードバック信号制御回路が前記スイッチング素子の電流ピーク値を制御する第２のフィードバック信号を出力する
ことを特徴とする請求項８記載のスイッチング電源装置。
【請求項１５】
請求項８から請求項１４のいずれかに記載のスイッチング電源装置の一部機能部分を半導体集積化した半導体装置において、
前記第１の制御回路ブロックは、
前記スイッチング素子の入力側主端子と前記第１の制御回路ブロックの第１のレギュレータの一端が共通接続され、
前記スイッチング素子の出力側主端子と前記第１の制御回路ブロックの基準電位端子が共通接続され、
前記スイッチング素子の入力側主端子と、
前記スイッチング素子の出力側主端子と、
前記第１のコンデンサを接続する端子と、
前記第１のフィードバック端子を接続する端子とを含む少なくとも４つの端子を、
外部接続端子として同一の第１の半導体基板上に集積化し、
前記第２の制御回路ブロックは、
前記スイッチング素子の入力側主端子と前記第２のレギュレータの一端が共通接続された入力端子と、
前記第２のレギュレータの他端と前記第２のコンデンサが接続された端子と、
前記第２の直流電圧が入出力される入出力端子と、
前記出力電圧検出回路の出力信号が入力される端子と、
前記第２のフィードバック端子を接続する端子と、
前記グランド電位に接続された端子とを含む少なくとも６つの端子を、
外部接続端子として同一の第２の半導体基板上に集積化し、
前記スイッチング素子の入力側主端子と前記第２の制御回路ブロックの入力端子を共通接続し、
前記第１のフィードバック端子と前記第２のフィードバック端子を共通接続し、
少なくとも８つ以上の端子を有するパッケージに組み込んだ
ことを特徴とする半導体装置。
【請求項１６】
前記第１のフィードバック端子および第２のフィードバック端子が共通接続された端子電圧は、
通常オンオフ動作時の動作安定のために、起動前に固定されている電位よりも高い一定電位に保持されるように設定されている
ことを特徴とする請求項１５記載の半導体装置。
【請求項１７】
前記変換回路がダイオード、コイルおよびコンデンサの直列接続回路から構成された
ことを特徴とする請求項３から請求項６または請求項８から請求項１４のいずれかに記載のスイッチング電源装置。
【請求項１８】
前記素子電流検出回路は前記スイッチング素子に流れる電流をオン電圧を基に検出する
ことを特徴とする請求項３から請求項６または請求項８から請求項１４または請求項１７のいずれかに記載のスイッチング電源装置。
【請求項１９】
前記第１の制御回路ブロックは、
前記素子電流検出回路として、
前記スイッチング素子と同一の制御をされてオンオフ動作し、前記スイッチング素子に流れる電流よりも小さく、且つ前記スイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、
前記第２のスイッチング素子の他端と前記第１の制御回路ブロックの基準電位との間に直列接続された抵抗とで構成し、
前記素子電流検出信号として前記抵抗の両端電圧を検出する
ことを特徴とする請求項３から請求項６または請求項８から請求項１４または請求項１７のいずれかに記載のスイッチング電源装置。
【請求項２０】
前記変換回路がダイオード、コイルおよびコンデンサの直列接続回路から構成された
ことを特徴とする請求項７または請求項１５または請求項１６記載の半導体装置。
【請求項２１】
前記素子電流検出回路は前記スイッチング素子に流れる電流をオン電圧を基に検出する
ことを特徴とする請求項７または請求項１５または請求項１６または請求項２０記載の半導体装置。
【請求項２２】
前記第１の制御回路ブロックは、
前記素子電流検出回路として、
前記スイッチング素子と同一の制御をされてオンオフ動作し、前記スイッチング素子に流れる電流よりも小さく、且つ前記スイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、
前記第２のスイッチング素子の他端と前記第１の制御回路ブロックの基準電位との間に直列接続された抵抗とで構成し、
前記素子電流検出信号として前記抵抗の両端電圧を検出する
ことを特徴とする請求項７または請求項１５または請求項１６または請求項２０記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばチョッパ方式降圧型スイッチング電源装置などのスイッチング電源装置及びそれに用いる半導体装置に関するものである。
【背景技術】
【０００２】
従来から、スイッチング電源装置の一形態として、入力端子に印加される直流電圧を降圧して出力端子から出力するチョッパ方式降圧型スイッチング電源装置（例えば、特許文献１を参照）がある。
【０００３】
以上のような従来のスイッチング電源装置について、図面を用いて以下に説明する。
図１０は従来のスイッチング電源装置の構成を示す回路図である。図１０の回路構成は、スイッチング素子１０１、スイッチング素子制御回路ブロック１０２、スイッチング素子制御回路ブロック１０２の電源電圧を生成するコンデンサ１０３、ダイオード１０４、コイル１０５、電圧平滑用の出力コンデンサ１０６で構成される変換回路、出力電圧検出制御回路ブロック１０７、出力電圧検出制御回路ブロック１０７の電源電圧を生成するコンデンサ１０８、出力電圧検出用の抵抗１０９、１１０とからなる。
【０００４】
スイッチング素子１０１のＤＲＡＩＮ端子に、入力端子ＩＮより電圧（商用の交流電源をダイオードブリッジなどの整流器により整流され平滑用コンデンサなどで平滑した電圧、または直流電圧）を印加すると、スイッチング素子制御回路ブロック１０２内のレギュレータによりコンデンサ１０３に電流が供給され、スイッチング素子制御回路ブロック１０２の動作に必要な電源電圧が生成される。そしてコンデンサ１０３に生成された電圧がスイッチング素子制御回路ブロック１０２の起動電圧以上に達すると、スイッチング素子制御回路ブロック１０２はスイッチング素子１０１のオンオフ制御を開始する。
【０００５】
スイッチング素子１０１がオンオフ動作を開始すると、ダイオード１０４、コイル１０５、出力コンデンサ１０６からなる変換回路に電力が供給され、出力端子ＯＵＴの出力電圧が上昇する。この出力電圧は抵抗１０９、１１０によって分圧され、その分圧された信号Ｖ０１が出力電圧検出制御回路ブロック１０７に入力される。出力電圧が上昇すると出力電圧検出制御回路ブロック１０７内のレギュレータによりコンデンサ１０８に電流が供給され、出力電圧検出制御回路ブロック１０７の動作に必要な電源電圧が生成される。そしてコンデンサ１０８に生成された電圧が出力電圧検出制御回路ブロック１０７の起動電圧以上に達すると、出力電圧検出制御回路ブロック１０７が動作可能状態となり、出力端子ＯＵＴの出力電圧に対して検出制御動作を開始する。
【０００６】
その後、出力端子ＯＵＴの出力電圧が規定値以上になると、出力電圧検出制御回路ブロック１０７は、スイッチング素子制御回路ブロック１０２に対して、スイッチング素子１０１に流れるピーク電流値を減少させるような帰還電流信号ＩＦＢを出力する。スイッチング素子制御回路ブロック１０２は、帰還電流信号ＩＦＢに応じてスイッチング素子１０１のオンオフ制御を行うため、出力負荷状態に応じた電流モードＰＷＭ制御が可能となる。また出力状態が軽負荷状態となると、出力電圧検出制御回路ブロック１０７からスイッチング素子制御回路ブロック１０２への帰還電流信号ＩＦＢがさらに増加し、スイッチング素子制御回路ブロック１０２は、出力状態を軽負荷と判断してスイッチング素子１０１を休止、又は停止させる。そして出力端子ＯＵＴの出力電圧が低下してくると、再度スイッチング素子１０１のオンオフ制御が再開される。
【０００７】
このような出力負荷に応じたスイッチング制御を行うことにより、軽負荷時の省電力化を実現している。
【特許文献１】特許第３６９１５００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のように、スイッチング素子１０１及びそのスイッチング素子制御回路ブロック１０２が入力端子ＩＮへの入力電圧のハイサイド側にあり、出力電圧検出制御回路ブロック１０７が入力端子ＩＮへの入力電圧のローサイド側にあるチョッパ方式降圧型スイッチング電源装置において、従来のスイッチング電源装置では、電源起動時などに出力端子ＯＵＴの出力電圧が出力電圧検出制御回路ブロック１０７の必要とする電源供給電圧以上になるまでは、出力電圧検出制御回路ブロック１０７が動作しないので、スイッチング素子制御回路ブロック１０２に帰還電流信号ＩＦＢを伝達することができず、正常なフィードバック制御が行われないという問題点がある。
【０００９】
また、上記のように正常なフィードバック制御ができない期間は、スイッチング素子１０１のピーク電流検出値はスイッチング素子制御回路ブロック１０２で予め規定される上限値で固定され、一方、スイッチング素子制御回路ブロック１０２がピーク電流値を検出してからスイッチング素子１０１をオフさせるまでには必ず遅れ時間が存在するが、ここで、電源起動時に、出力端子ＯＵＴ側が無負荷の場合などスイッチング素子１０１がオフの期間に消費されるエネルギーがほとんど無い場合、スイッチング素子１０１に流れる電流波形は連続波形となり、例えばスイッチング素子１０１がオンした瞬間にスイッチング素子制御回路ブロック１０２がピーク電流値を検出したとしても、前述の遅れ時間が存在するため、スイッチング素子１０１に流れる電流値は徐々に増加していく。
【００１０】
この結果、スイッチング素子１０１のオンデューティ幅が最小（最小パルス幅と呼ぶ）で、ピーク電流値制御が不能な状態が継続し、正常なフィードバック制御が行われない期間にスイッチング素子１０１に流れる電流値が増加してスイッチング素子１０１を破壊してしまう可能性がある。
【００１１】
また、定常動作中に出力端子ＯＵＴ側が過負荷状態になり、その出力電圧が低下した場合、出力電圧検出制御回路ブロック１０７が動作しないので、上記と同様に、スイッチング素子制御回路ブロック１０２による正常なフィードバック制御を行うことができなくなる。
【００１２】
本発明は、上記従来の問題点を解決するもので、電源起動後の出力電圧が低い初期期間や無負荷状態での電源起動時や定常動作中での過負荷状態による出力電圧低下時などにも、常に正常なフィードバック制御を行うことができ、このような正常なフィードバック制御がくずれた場合に起こるスイッチング素子の破壊を確実に防止することができるスイッチング電源装置及びそれに用いる半導体装置を提供する。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の第１のスイッチング電源装置は、入力側主端子とグランド電位との間に接続された第１の直流電圧をオンオフするスイッチング素子と、前記スイッチング素子の出力側主端子と前記グランド電位との間に接続され、前記スイッチング素子のオンオフ動作により前記出力側主端子から断続的に出力される電流を、前記第１の直流電圧より絶対値が小さい第２の直流電圧に変換して出力する変換回路と、前記スイッチング素子の入力側主端子と出力側主端子との間に接続され、前記スイッチング素子のオンオフ動作を前記スイッチング素子の制御端子から制御する第１の制御回路ブロックと、前記第１の制御回路ブロックと前記スイッチング素子の出力側主端子との間に接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のコンデンサと、前記第２の直流電圧を検出する出力電圧検出回路と、前記第１の制御回路ブロックの前記第１のコンデンサとの接続点と前記グランド電位との間に接続され、前記出力電圧検出回路の出力電圧信号が入力され、前記出力電圧信号の変化に対応して、前記第１の制御回路ブロックが前記スイッチング素子のオンオフ動作に対してフィードバック制御するためのフィードバック信号を、前記第１の制御回路ブロックに対して出力する第２の制御回路ブロックと、前記第２の制御回路ブロックと前記グランド電位との間に接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のコンデンサとを備え、前記第１の制御回路ブロックおよび前記第２の制御回路ブロックが、前記第１の制御回路ブロックの基準電位が前記第２の制御回路ブロックの基準電位よりも高圧側になるように接続され、前記第１の制御回路ブロックは、前記第１の制御回路ブロックの電源電圧と前記第２の制御回路ブロックの電源電圧とが共に起動電圧となり、かつ前記第２の制御回路ブロックから前記フィードバック信号が入力された後に、前記スイッチング素子のオンオフ動作を開始するよう構成されたことを特徴とする。
【００１４】
また、本発明の第２のスイッチング電源装置は、入力側主端子とグランド電位との間に接続された第１の直流電圧をオンオフするスイッチング素子と、前記スイッチング素子の出力側主端子と前記グランド電位との間に接続され、前記スイッチング素子のオンオフ動作により前記出力側主端子から断続的に出力される電流を、前記第１の直流電圧より絶対値が小さい第２の直流電圧に変換して出力する変換回路と、前記スイッチング素子の入力側主端子と出力側主端子との間に接続され、前記スイッチング素子のオンオフ動作を前記スイッチング素子の制御端子から制御する第１の制御回路ブロックと、前記第１の制御回路ブロックと前記スイッチング素子の出力側主端子との間に接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のコンデンサと、前記第２の直流電圧を検出する出力電圧検出回路と、前記スイッチング素子の入力側主端子と前記第２の直流電圧と前記グランド電位との間に接続され、前記出力電圧検出回路の出力電圧信号が入力され、前記出力電圧信号の変化に対応して、前記第１の制御回路ブロックが前記スイッチング素子のオンオフ動作に対してフィードバック制御するためのフィードバック信号を、前記第１の制御回路ブロックに対して出力する第２の制御回路ブロックと、前記第２の制御回路ブロックと前記グランド電位との間に接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のコンデンサとを備え、前記第１の制御回路ブロックおよび前記第２の制御回路ブロックが、前記第１の制御回路ブロックの基準電位が前記第２の制御回路ブロックの基準電位よりも高圧側になるように接続され、前記第１の制御回路ブロックは、前記第１の制御回路ブロックの電源電圧と前記第２の制御回路ブロックの電源電圧とが共に起動電圧となり、かつ前記第２の制御回路ブロックから前記フィードバック信号が入力された後に、前記スイッチング素子のオンオフ動作を開始するよう構成されたことを特徴とする。
【００１５】
また、上記の第１のスイッチング電源装置において、前記第１の制御回路ブロックは、一端が前記スイッチング素子の入力側主端子に接続され他端が前記第１のコンデンサに接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のレギュレータと、前記第１の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第１の起動電圧検出回路と、前記スイッチング素子をオンオフ動作させるスイッチング信号を生成するためのパルス信号を出力する発振回路と、前記スイッチング素子を流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記第２の制御回路ブロックからのフィードバック信号が入力される第１のフィードバック端子と、前記フィードバック信号に応じて前記スイッチング信号の電流量及び出力状態を制御するための信号を出力する第１のフィードバック信号制御回路と、前記素子電流検出回路からの素子電流検出信号の最大値を固定するための信号を出力するクランプ回路と、前記素子電流検出回路からの素子電流検出信号を前記第１のフィードバック信号制御回路からの出力信号若しくは前記クランプ回路からの出力信号の何れか低い側の値と振幅比較し、その比較結果に応じた比較信号を出力する比較器と、前記比較器からの比較信号に基づいて前記スイッチング信号の電流量及び出力状態を制御するスイッチング信号制御回路とを備え、前記第２の制御回路ブロックは、一端が前記第１のレギュレータの前記第１のコンデンサとの接続点に接続され他端が前記第２のコンデンサに接続され、前記第２の制御回路ブロックの電源電圧を生成する第２のレギュレータと、前記第２の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第２の起動電圧検出回路と、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較して前記フィードバック信号を出力する第２のフィードバック信号制御回路と、前記第２のフィードバック信号制御回路からの前記フィードバック信号を出力する第２のフィードバック端子とを備え、前記第２の制御回路ブロックは、前記第２のフィードバック端子を介して、前記第１のフィードバック端子に前記フィードバック信号を伝達し、前記第１の制御回路ブロックは、前記第１の起動電圧検出回路の出力信号と前記フィードバック信号が共に入力した後に動作を開始するよう構成されたことを特徴とする。
【００１６】
上記のように構成されたスイッチング電源装置によれば、出力電圧検出信号の変化に対応したフィードバック信号を出力する第２の制御回路ブロックが動作を開始してから、スイッチング素子のオンオフ動作を制御する第１の制御回路ブロックが動作を開始できる。
【００１７】
また、上記の第１のスイッチング電源装置において、前記第１のレギュレータは、少なくとも起動用定電流源と前記第１のコンデンサへの電源供給を決定するスイッチとを含み、前記第２のレギュレータは少なくとも前記第２のコンデンサへの電源供給を決定するスイッチを含み、前記第１の制御回路ブロックは、前記第１のフィードバック信号制御回路の出力電圧が内部的に規定された軽負荷基準電圧源の下限電圧値よりも小さくなった時に、前記スイッチング素子のオンオフ動作を停止させ、前記軽負荷基準電圧源の上限電圧値よりも大きくなった時に、前記スイッチング素子のオンオフ動作を再開させる軽負荷発振制御回路を備え、前記第１のフィードバック信号制御回路は、前記第２の制御回路ブロックからの前記フィードバック信号が伝達される以前の起動前において、前記第１のフィードバック端子の電位を前記第１の制御回路ブロックの基準電位から決定する予め設定された電圧に固定するための手段を備え、前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、前記第１のフィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態から前記スイッチング素子のオンオフ動作を開始するよう構成されたことを特徴とする。
【００１８】
上記のように構成されたスイッチング電源装置によれば、軽負荷時の間欠動作制御を備えており、軽負荷時の消費電力の削減が可能である。また、前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、フィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態からスイッチング動作を開始することで、スイッチング素子の電流ピーク値が小さい値から徐々に大きくなる動作、つまりスイッチング開始時にソフトスタート制御が可能となる。
【００１９】
また、上記の第１のスイッチング電源装置において、前記第２の制御回路ブロックは、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較し、それらの電位差を増幅する誤差増幅器を備え、前記誤差増幅器の出力電圧を電流に変換して前記フィードバック信号として出力し、前記第１のフィードバック信号制御回路は、前記フィードバック信号の引抜電流値に応じた電圧を前記第１のフィードバック端子と前記スイッチング素子の出力側主端子間に接続された第３のコンデンサに充電し、前記フィードバック信号が無くなった時に、前記第３のコンデンサに充電するための定電流源を備え、前記フィードバック信号が無くなった時に、前記第１のフィードバック端子の電圧を上昇させ、前記第１の制御回路ブロックは、前記第１のフィードバック端子の信号が所定の電圧以上になると、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、若しくは発振を停止させる過負荷保護回路を更に備えることを特徴とする。
【００２０】
上記のように構成されたスイッチング電源装置によれば、前記第１のフィードバック端子電圧を上昇させ、前記フィードバック端子信号が所定の電圧以上になると、前記スイッチング素子の発振周波数を低下させる、若しくは発振を停止させることができる。
【００２１】
また、上記の第１のスイッチング電源装置において、前記第２の制御回路ブロックは、前記出力電圧検出回路の出力信号の電圧が前記第２のフィードバック信号制御回路の基準電圧の下限値よりも低い第２の基準電圧より低い場合に、負荷の状態を過負荷状態として検出し、過負荷保護信号を出力する過負荷保護回路を備え、前記過負荷保護回路から前記過負荷保護信号が出力されている期間は、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、または発振を停止させる前記フィードバック信号を出力することを特徴とする。
【００２２】
上記のように構成されたスイッチング電源装置によれば、過負荷時などに出力電圧が低下した場合でも、第２の制御回路ブロックは動作可能である。また第１の制御回路ブロックは、第２の制御回路ブロックからのフィードバック信号に応じて、過負荷保護動作が可能である。
【００２３】
本発明の第１の半導体装置は、上記の第１のスイッチング電源装置の一部機能部分を半導体集積化した半導体装置において、前記第１の制御回路ブロックは、前記スイッチング素子の入力側主端子と前記第１の制御回路ブロックの第１のレギュレータの一端が共通接続され、前記スイッチング素子の出力側主端子と前記第１の制御回路ブロックの基準電位端子が共通接続され、前記スイッチング素子の入力側主端子と、前記スイッチング素子の出力側主端子と、前記第１のコンデンサを接続する端子と、前記第１のフィードバック端子を接続する端子とを含む少なくとも４つの端子を、外部接続端子として同一の第１の半導体基板上に集積化し、前記第２の制御回路ブロックは、前記第２のレギュレータの一端が接続された入力端子と、前記第２のレギュレータの他端と前記第２のコンデンサが接続された端子と、前記出力電圧検出回路からの出力信号が入力される端子と、前記第２のフィードバック端子を接続する端子と、前記グランド電位に接続された端子とを含む少なくとも５つの端子を、外部接続端子として同一の第２の半導体基板上に集積化し、前記第１のコンデンサを接続する端子と前記第２の制御回路ブロックの入力端子を共通接続し、前記第１のフィードバック端子と前記第２のフィードバック端子を共通接続し、少なくとも７つ以上の端子を有するパッケージに組み込んだことを特徴とする。
【００２４】
上記のように構成された半導体装置によれば、スイッチング素子、スイッチング素子の制御回路、出力電圧検出制御回路を１つのパッケージに組み込むことが可能で、部品点数が大幅に削減可能である。さらにフィードバック制御信号の伝達がパッケージ内部で行われるため、外部からのノイズなどの影響を受ける可能性が低く、また部品の破損等によりフィードバック制御が不能になることも無いため、安全性の高い半導体装置を実現することができる。
【００２５】
また、上記の第２のスイッチング電源装置において、前記第１の制御回路ブロックは、一端が前記スイッチング素子の入力側主端子に接続され他端が前記第１のコンデンサに接続され、前記第１の制御回路ブロックの電源電圧を生成する第１のレギュレータと、前記第１の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第１の起動電圧検出回路と、前記スイッチング素子をオンオフ動作させるスイッチング信号を生成するためのパルス信号を出力する発振回路と、前記スイッチング素子を流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記第２の制御回路ブロックからのフィードバック信号が入力される第１のフィードバック端子と、前記フィードバック信号に応じて前記スイッチング信号の電流量及び出力状態を制御するための信号を出力する第１のフィードバック信号制御回路と、前記素子電流検出回路からの素子電流検出信号の最大値を固定するための信号を出力するクランプ回路と、前記素子電流検出回路からの素子電流検出信号を前記第１のフィードバック信号制御回路からの出力信号若しくは前記クランプ回路からの出力信号の何れか低い側の値と振幅比較し、その比較結果に応じた比較信号を出力する比較器と、前記比較器からの比較信号に基づいて前記スイッチング信号の電流量及び出力状態を制御するスイッチング信号制御回路とを備え、前記第２の制御回路ブロックは、第１の入力端に接続された前記スイッチング素子の入力側主端子の前記第１の直流電圧、および第２の入力端に接続された前記変換回路の前記第２の直流電圧から、前記第２の制御回路ブロックの電源電圧を生成し、前記第２のコンデンサに供給する第２のレギュレータと、前記第２の制御回路ブロックの電源電圧が起動電圧に達したことを検出する第２の起動電圧検出回路と、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較して前記フィードバック信号を出力する第２のフィードバック信号制御回路と、前記第２のフィードバック信号制御回路からの前記フィードバック信号を出力する第２のフィードバック端子とを備え、前記第２のレギュレータにより供給される前記第２の制御回路ブロックの起動電圧は、前記第１のレギュレータにより供給される前記第１の制御回路ブロックの起動電圧よりも低く、電源起動時に前記第２の制御回路ブロックが先に動作を開始し、前記第２の制御回路ブロックは、前記第２のフィードバック端子を介して、前記第１のフィードバック端子に前記フィードバック信号を伝達し、前記第１の制御回路ブロックは、前記第１の起動電圧検出回路の出力信号と前記フィードバック信号が共に入力した後に動作を開始するよう構成されたことを特徴とする。
【００２６】
また、上記の第２のスイッチング電源装置において、前記第２のレギュレータは、前記第１の直流電圧が入力される入力端子に接続された起動用定電流源と、前記起動用定電流源からの出力の前記第２のコンデンサへの供給を決定するスイッチと、前記第２の直流電圧が入力される入力端子に接続され、前記第２の直流電圧の前記第２のコンデンサへの供給を決定するスイッチとから構成され、前記第２の直流電圧が一定値よりも低い場合には、前記第１の直流電圧から前記第２のコンデンサへ電源供給し、前記第２の直流電圧が一定値よりも高くなると、前記第１の直流電圧からの供給を切り離し、前記第２の直流電圧から前記第２のコンデンサへ電源供給するよう構成されたことを特徴とする。
【００２７】
上記のように構成されたスイッチング電源装置によれば、出力電圧検出信号の変化に対応したフィードバック信号を出力する第２の制御回路ブロックが動作を開始してから、スイッチング素子のオンオフ動作を制御する第１の制御回路ブロックが動作を開始できる。また出力電圧が一定値よりも高くなると、第２の制御回路ブロックの電源供給を入力電圧からでなく、出力電圧から供給することが可能であり、電力変換効率の高いスイッチング電源装置が実現できる。
【００２８】
また、上記の第２のスイッチング電源装置において、前記第１のレギュレータは、少なくとも起動用定電流源と前記第１のコンデンサへの電源供給を決定するスイッチとを含み、前記第１の制御回路ブロックは、前記第１のフィードバック信号制御回路の出力電圧が内部的に規定された軽負荷基準電圧源の下限電圧値よりも小さくなった時に、前記スイッチング素子のオンオフ動作を停止させ、前記軽負荷基準電圧源の上限電圧値よりも大きくなった時に、前記スイッチング素子のオンオフ動作を再開させる軽負荷発振制御回路を備え、前記第１のフィードバック信号制御回路は、前記第２の制御回路ブロックからの前記フィードバック信号が伝達される以前の起動前において、前記第１のフィードバック端子の電位を前記第１の制御回路ブロックの基準電位から決定する予め設定された電圧に固定するための手段を備え、前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、前記第１のフィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態から前記スイッチング素子のオンオフ動作を開始するよう構成されたことを特徴とする。
【００２９】
上記のように構成されたスイッチング電源装置によれば、軽負荷時の間欠動作制御を備えており、軽負荷時の消費電力の削減が可能である。また、前記第１の制御回路ブロックが動作可能状態になった時点で固定を解除し、フィードバック信号制御回路からの出力信号が前記軽負荷基準電圧源と同じ電圧に低下した状態からスイッチング動作を開始することで、スイッチング素子の電流ピーク値が小さい値から徐々に大きくなる動作、つまりスイッチング開始時にソフトスタート制御が可能となる。
【００３０】
また、上記の第２のスイッチング電源装置において、前記第２の制御回路ブロックは、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較し、それらの電位差を増幅する誤差増幅器を備え、前記誤差増幅器の出力電圧を電流に変換して前記フィードバック信号として出力し、前記第１のフィードバック信号制御回路は、前記フィードバック信号の引抜電流値に応じた電圧を前記第１のフィードバック端子と前記スイッチング素子の出力側主端子間に接続された第３のコンデンサに充電し、前記フィードバック信号が無くなった時に、前記第３のコンデンサに充電するための定電流源を備え、前記フィードバック信号が無くなった時に、前記第１のフィードバック端子の電圧を上昇させ、前記第１の制御回路ブロックは、前記第１のフィードバック端子の信号が所定の電圧以上になると、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、若しくは発振を停止させる過負荷保護回路を更に備えることを特徴とする。
【００３１】
上記のように構成されたスイッチング電源装置によれば、前記第１のフィードバック端子電圧を上昇させ、前記フィードバック端子信号が所定の電圧以上になると、前記スイッチング素子の発振周波数を低下させる、若しくは発振を停止させることができる。
【００３２】
また、上記の第２のスイッチング電源装置において、前記第２の制御回路ブロックは、通常動作中に前記第２の直流電圧が一定値よりも低くなった場合に、前記第２の直流電圧からの供給を切り離し、前記第１の直流電圧から前記第２のコンデンサへ電源を供給させるとともに、負荷の状態を過負荷状態として検出し、過負荷保護信号を出力する過負荷保護回路を備え、前記過負荷保護回路から前記過負荷保護信号が出力されている期間は、前記スイッチング素子のオンオフ動作のための発振周波数を低下させる、または発振を停止させる前記フィードバック信号を出力することを特徴とする。
【００３３】
上記のように構成されたスイッチング電源装置によれば、過負荷時などに出力電圧が低下した場合でも、第２の制御回路ブロックは動作可能である。また第１の制御回路ブロックは、第２の制御回路ブロックからのフィードバック信号に応じて、過負荷保護動作が可能である。
【００３４】
また、上記の第２のスイッチング電源装置において、前記第２のレギュレータは、前記第１の直流電圧が入力される入力端子に接続された接合型ＦＥＴと、前記接合型ＦＥＴからの出力の前記第２のコンデンサへの供給を決定するスイッチと、前記第２の直流電圧が入出力される入出力端子に接続され、前記第２の直流電圧の前記第２のコンデンサへの供給を決定するスイッチと、前記接合型ＦＥＴの出力の前記第２の直流電圧が入出力される入出力端子への接続を決定するスイッチとで構成され、前記第２の直流電圧が一定値よりも低い場合には、前記第２のレギュレータは、前記第１の直流電圧から前記第２のコンデンサへ電源を供給し且つ前記入出力端子を介して前記第２の直流電圧を供給し、前記第２のフィードバック信号制御回路は、前記第１の制御回路ブロックに前記スイッチング素子のオンオフ動作停止を伝達するフィードバック信号を出力し、前記第２の直流電圧が予め設定された第１の電圧よりも高くなると、前記第２のフィードバック信号制御回路は、前記第１の制御回路ブロックに前記スイッチング素子のオンオフ動作開始を伝達するフィードバック信号を出力し、さらに前記第２の直流電圧が予め設定された第２の電圧よりも高くなると、前記第２のレギュレータは、前記第１の直流電圧からの供給を切り離し、前記第２の直流電圧から前記第２のコンデンサへ電源を供給することを特徴とする。
【００３５】
上記のように構成されたスイッチング電源装置によれば、接合型ＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）によるピンチオフ効果により、接合型ＦＥＴの高電位側に印加される高電圧は、接合型ＦＥＴの低電位側では低い電圧でピンチオフされる。
【００３６】
また、以上のような構成にすることで、第１の直流電圧から第１及び第２の制御回路ブロックへの電力供給が可能となるため、起動抵抗等による電力損失が少なくなり、電力変換効率が高いスイッチング電源装置を実現できる。さらに電源起動時や過負荷保護時にはスイッチング素子をオフ状態のまま、接合型ＦＥＴの出力端子から第２の直流電圧が入出力される入出力端子に電力を供給することが可能であり、電源起動時や過負荷保護時にスイッチング素子に過電流が流れることを防止することが可能である。またスイッチング素子に過電流が流れないように保護する期間（すなわちソフトスタート期間）は、外付けの部品設定、外部からの信号や内部で生成された時間などの手段に依存しない。
【００３７】
また、上記の第２のスイッチング電源装置において、前記第２の制御回路ブロックは、前記第１の直流電圧と予め設定された基準電圧とを比較する入力電圧検出回路と、前記入力電圧検出回路の出力信号を第１のフィードバック信号として前記第１の制御回路ブロックに出力する第１のフィードバック回路と、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較する負荷検出回路と、前記出力電圧検出回路の出力信号と所定の基準電圧とを比較してそれの電位差を増幅する誤差増幅器と、前記負荷検出回路の出力信号と前記誤差増幅器の出力電圧を電流に変換して第２のフィードバック信号を出力する第２のフィードバック信号制御回路とを備え、前記第１の制御回路ブロックは、前記第１のフィードバック回路からの信号が入力され前記発振回路に信号を出力する入力検出回路を備え、前記第２の制御回路ブロックが起動電圧に達すると、前記第１のフィードバック回路は前記第１の直流電圧の状態を検出し、前記第２のフィードバック信号制御回路は前記第２の直流電圧の状態を検出し、前記第１の直流電圧および前記第２の直流電圧がそれぞれの基準電圧に対して低い場合は、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振回路の発振周波数を高くする第１のフィードバック信号を出力し、且つ第２のフィードバック信号制御回路が、前記素子電流検出信号を前記クランプ回路からの出力信号に設定された値にする第２のフィードバック信号を出力し、前記第１の直流電圧および前記第２の直流電圧の上昇に伴い、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振周波数を徐々に低く設定する第１のフィードバック信号を出力し、且つ第２のフィードバック信号制御回路が、前記素子電流検出信号を徐々に低く設定する第２のフィードバック信号を出力し、前記第１の直流電圧が所定の基準電圧に達すると、前記第１のフィードバック回路が、前記スイッチング素子のオンオフ動作に対応する前記発振周波数を固定する第１のフィードバック信号を出力し、前記第２の直流電圧が所定の基準電圧に達すると、それ以降は前記第２の直流電圧が所望の電圧を保持するように、前記第２のフィードバック信号制御回路が前記スイッチング素子の電流ピーク値を制御する第２のフィードバック信号を出力することを特徴とする。
【００３８】
上記のように構成されたスイッチング電源装置によれば、第２の制御回路ブロックは入力電圧検出回路を備えており、入力電圧及び出力電圧の状態を検出することが可能である。さらに入出力電圧差が小さい期間に高周波で駆動させることにより、出力電圧のすばやい立ち上がりが可能である。
【００３９】
またチョッパ方式降圧型のスイッチング素子のオンデューティ比は入出力電圧比で決定されるため、入出力電圧差が小さい場合にピーク電流値を高く設定しても、スイッチングのオンデューティ比は大きくなるため、最小パルス幅駆動のようなピーク電流値制御が不能な状態にはならない。
【００４０】
またスイッチング素子に過電流が流れないように保護して電源装置を立ち上げる期間（すなわちソフトスタート期間）は、外付けの部品設定、外部からの信号や内部で生成された時間などの手段に依存しない。
【００４１】
本発明の第２の半導体装置は、上記の第２のスイッチング電源装置の一部機能部分を半導体集積化した半導体装置において、前記第１の制御回路ブロックは、前記スイッチング素子の入力側主端子と前記第１の制御回路ブロックの第１のレギュレータの一端が共通接続され、前記スイッチング素子の出力側主端子と前記第１の制御回路ブロックの基準電位端子が共通接続され、前記スイッチング素子の入力側主端子と、前記スイッチング素子の出力側主端子と、前記第１のコンデンサを接続する端子と、前記第１のフィードバック端子を接続する端子とを含む少なくとも４つの端子を、外部接続端子として同一の第１の半導体基板上に集積化し、前記第２の制御回路ブロックは、前記スイッチング素子の入力側主端子と前記第２のレギュレータの一端が共通接続された入力端子と、前記第２のレギュレータの他端と前記第２のコンデンサが接続された端子と、前記第２の直流電圧が入出力される入出力端子と、前記出力電圧検出回路の出力信号が入力される端子と、前記第２のフィードバック端子を接続する端子と、前記グランド電位に接続された端子とを含む少なくとも６つの端子を、外部接続端子として同一の第２の半導体基板上に集積化し、前記スイッチング素子の入力側主端子と前記第２の制御回路ブロックの入力端子を共通接続し、前記第１のフィードバック端子と前記第２のフィードバック端子を共通接続し、少なくとも８つ以上の端子を有するパッケージに組み込んだことを特徴とする。
【００４２】
上記のように構成された半導体装置によれば、スイッチング素子、スイッチング素子の制御回路、出力電圧検出制御回路を１つのパッケージに組み込むことが可能で、部品点数が大幅に削減可能である。さらにフィードバック制御信号の伝達がパッケージ内部で行われるため、外部からのノイズなどの影響を受ける可能性が低く、また部品の破損等によりフィードバック制御が不能になることも無いため、安全性の高い半導体装置を実現することができる。
【００４３】
また第２の制御回路ブロックの電源供給が第１の直流電圧からだけでなく第２の直流電圧からも可能であるため、電力変換効率の高い半導体装置を実現することができる。
また、上記の第１および第２のスイッチング電源装置において、前記第１のフィードバック端子および第２のフィードバック端子が共通接続された端子電圧は、通常オンオフ動作時の動作安定のために、起動前に固定されている電位よりも高い一定電位に保持されるように設定されていることを特徴とする。
【００４４】
また、上記の第１および第２のスイッチング電源装置、並びに上記の第１および第２の半導体装置において、前記変換回路がダイオード、コイルおよびコンデンサの直列接続回路から構成されたことを特徴とする。
また、上記の第１および第２のスイッチング電源装置、並びに上記の第１および第２の半導体装置において、前記素子電流検出回路は前記スイッチング素子に流れる電流をオン電圧を基に検出することを特徴とする。
【００４５】
また、上記の第１および第２のスイッチング電源装置、並びに上記の第１および第２の半導体装置において、前記第１の制御回路ブロックは、前記素子電流検出回路として、前記スイッチング素子と同一の制御をされてオンオフ動作し、前記スイッチング素子に流れる電流よりも小さく、且つ前記スイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、前記第２のスイッチング素子の他端と前記第１の制御回路ブロックの基準電位との間に直列接続された抵抗とで構成し、前記素子電流検出信号として前記抵抗の両端電圧を検出することを特徴とする。
【発明の効果】
【００４６】
本発明によれば、電源起動直後からの出力電圧検出を可能にして時間制約を受けないソフトスタート制御を実現しつつ、過負荷保護時にスイッチング素子に過電流が流れることを防止し、かつ待機時の消費電力削減を可能にすることができる。
【００４７】
電源起動後の出力電圧が低い初期期間や無負荷状態での電源起動時や定常動作中での過負荷状態による出力電圧低下時などにも、常に正常なフィードバック制御を行うことができ、このような正常なフィードバック制御がくずれた場合に起こるスイッチング素子の破壊を確実に防止するとともに、電力変換効率の向上を実現することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施の形態を示すスイッチング電源装置及びそれに用いる半導体装置について、図面を参照しながら具体的に説明する。
なお、図面の説明において同一部材には同じ符号を付し、重複する説明は省略する。また、以下の実施の形態は出力負荷が正極性のチョッパ方式降圧型スイッチング電源装置を例にして説明しているが、出力の第２の直流電圧を負極性とすることにより、負極性の制御電圧源が必要なセットにおいても、正極性電圧源と基本回路が同様の本発明のスイッチング電源装置により対応できる。
【００４９】
さらに、以下に示す実施の形態は、本発明の技術的思考を具体化するための装置の一例を示すものであって、本発明の技術的思考は各ブロックの構成部品の配置等を下記のものに特定するものではない。また、本発明の技術的思考は、特許請求の範囲において様々な変更を加えることができる。
《実施の形態１》
本発明の実施の形態１のスイッチング電源装置及び半導体装置を説明する。
【００５０】
図１は本実施の形態１のスイッチング電源装置及び半導体装置の構成を示す回路図である。図１において、スイッチング素子１は、例えば高耐圧トランジスタなどが用いられ、入力側主端子、出力側主端子、制御端子を備える。また第１の制御回路ブロック２は、入力端子、内部回路電源用端子、フィードバック信号入力端子、基準電位端子、スイッチング素子１の制御端子に接続され、スイッチング素子１のオンオフ制御信号出力端子を備えている。
【００５１】
スイッチング素子１と第１の制御回路ブロック２は同一基板上に集積化されている。第１の制御回路ブロック２の外部接続用の端子は、スイッチング素子１の入力側主端子と第１の制御回路ブロック２の入力端子ＩＮが共通接続されるＤＲＡＩＮ１端子、スイッチング素子１の出力主端子と第１の制御回路ブロック２の基準電位端子ＳＯＵＲＣＥが共通接続されるＳＯＵＲＣＥ１端子、第１の制御回路ブロック２の内部回路電源用のＶＤＤ１端子、フィードバック信号入力用のＦＢ１端子で構成される。
【００５２】
第２の制御回路ブロック１１は集積化されており、その外部接続端子は、入力端子のＶＩＮ１端子、内部回路電源用のＶＣＣ１端子、出力電圧検出回路８からの信号が入力されるＶＯ１端子、フィードバック信号出力用のＦＢ２端子、第２の制御回路ブロック１１の基準電位用のＧＮＤ１端子から構成される。
【００５３】
また集積化されたスイッチング素子１と第１の制御回路ブロック２、及び第２の制御回路ブロック１１は、１つの半導体パッケージ（半導体装置）２９に組み込まれている。この時の外部接続端子は、スイッチング素子１の入力側主端子と第１の制御回路ブロック２の入力端子ＩＮが共通接続されるＤＲＡＩＮ端子、スイッチング素子１の出力側主端子と第１の制御回路ブロック２の基準電位端子が共通接続されるＳＯＵＲＣＥ端子、第１の制御回路ブロック２の内部回路電源用端子と第２の制御回路ブロック１１の入力端子が共通接続されるＶＤＤ端子、第１の制御回路ブロック２のフィードバック信号入力端子と第２の制御回路ブロック１１のフィードバック信号出力端子が共通接続されるＦＢ端子、第２の制御回路ブロック１１の内部回路電源用端子が接続されるＶＣＣ端子、出力電圧検出回路８からの信号が入力されるＶＯ端子、第２の制御回路ブロック１１の基準電位用端子が接続されるＧＮＤ端子の７つの端子で構成される。
【００５４】
３は第１の制御回路ブロック２の電源生成用のコンデンサ、１２は第２の制御回路ブロック１１の電源生成用のコンデンサ、５１はＦＢ端子とＳＯＵＲＣＥ端子との間に接続されるコンデンサである。変換回路４は、ダイオード５、コイル６、電圧平滑用の出力コンデンサ７で構成され、出力コンデンサ７の端子電圧をＯＵＴ端子における出力電圧として負荷（図示せず）に印加することにより、負荷に対してＯＵＴ端子から出力電流を供給する。出力電圧検出回路８は抵抗９、１０で構成される。
【００５５】
第１の制御回路ブロック２は、定電流源とスイッチからなり一端がＤＲＡＩＮ端子に接続されて内部回路電源電圧（ＶＤＤ端子電圧）を供給するレギュレータ１３、ＶＤＤ端子電圧が規定値以上になると第１の制御回路ブロック２を起動し、規定電圧以下になると第１の制御回路ブロック２を停止させる起動／停止回路１４、スイッチング素子１の最大オンデューティと発振周波数を決定する内部基準ｃｌｏｃｋ信号を出力する発振器１５、スイッチング素子１に流れる電流（ドレイン電流：ＩＤＳ）を検出し電圧に変換するドレイン電流検出回路１６、第２の制御回路ブロック１１からのフィードバック信号であるＦＢ端子から流出する電流信号を電圧信号に変換して、スイッチング素子１に流れるピーク電流値の基準値を決定する第１のフィードバック信号制御回路１７、スイッチング素子１に流れる電流（ＩＤＳ）の最大値（ＩＬＩＭＩＴ）に対応する基準電圧（ＶＳ）を決定するクランプ回路１８、第１のフィードバック信号制御回路１７からの出力信号ＶＲとクランプ回路１８からの出力信号ＶＳの何れかの低い値とドレイン電流検出回路１６からの出力信号とを比較し、その比較結果に応じた比較信号を出力する比較器１９、第１のフィードバック信号制御回路１７からの出力信号ＶＲが内部設定された軽負荷検出基準電圧Ｖｐ１よりも低くなるとスイッチング素子１のオンオフ制御を休止又は停止させ（この時、軽負荷検出基準電圧Ｖｐ１はＶｐ２になる。Ｖｐ１はＶＳの１０％程度、Ｖｐ２はＶＳの１５％程度に設定される。）、出力信号ＶＲが内部設定された軽負荷検出基準電圧Ｖｐ２よりも高くなるとスイッチング素子１のオンオフ制御を再開させる軽負荷発振制御回路２０、ＦＢ端子電圧（ＶＦＢ）が一定電圧（ＶＦＢ２）以上の電圧（ＶＦＢＯＬＰ）に上昇した場合に、起動／停止回路１４へ過負荷信号（ＶＯＬＰ）を出力し、スイッチング素子１のスイッチング動作を停止させる過負荷保護回路２１、スイッチング信号制御回路２２からの“Ｈ”信号が出力されてから一定期間はスイッチング信号制御回路２２のＡＮＤ回路に“Ｌ”信号を出力し、一定期間後に“Ｈ”信号を出力してオン時ブランキング時間を決定するオン時ブランキングパルス発生回路２３、発振器１５と比較器１９と軽負荷発振制御回路２０とオン時ブランキングパルス発生回路２３からの信号が入力され、スイッチング素子１に流れる電流量及び出力を制御する信号を出力するスイッチング信号制御回路２２で構成される。
【００５６】
第２の制御回路ブロック１１は、ＶＤＤ端子から電圧供給を受け内部回路電源電圧（ＶＣＣ端子電圧）を生成するレギュレータ２４、ＶＣＣ端子電圧が規定値以上になると第２の制御回路ブロック１１を起動し、規定電圧以下になると第２の制御回路ブロック１１を停止させる起動／停止回路２５、出力電圧検出回路８からの出力信号と内部で予め設定された基準電圧と比較してその電位差を増幅する誤差増幅器２６、誤差増幅器２６からの出力電圧信号を電流信号に変換してフィードバック電流信号を生成する第２のフィードバック信号制御回路２７で構成される。
【００５７】
以上のように構成されたスイッチング電源装置について、その動作を図１および図２、３を用いて以下に説明する。
図２は本実施の形態１のスイッチング電源装置における電源起動時の電圧及び各電流の状態を示す波形図（タイムチャート）であり、図３は本実施の形態１のスイッチング電源装置における定常動作からの軽負荷時間欠動作、軽負荷時間欠動作からの復帰動作時の電圧及び各電流の状態を示す波形図（タイムチャート）である。
【００５８】
スイッチング素子１の入力主端子に接続されたＤＲＡＩＮ端子に入力端子ＩＮから入力電圧（図示はしないが、商用の交流電源をダイオードブリッジなどの整流器により整流された電圧を入力コンデンサにより平滑した電圧、または直流電圧）を印加すると、第１の制御回路ブロック２のレギュレータ１３によりＶＤＤ端子に接続されたコンデンサ３に電流が供給されることで、ＶＤＤ端子電圧が上昇する。
【００５９】
レギュレータ１３のスイッチは、ＶＤＤ端子電圧が一定電圧に達するまでＯＮ状態となり、ＶＤＤ端子へ起動電流を供給し、その後、ＶＤＤ端子電圧が一定電位に達すると、ＯＦＦ状態となり、ＶＤＤ端子への電流の供給を止めることで、ＶＤＤ端子電圧を一定電位に保持する。
【００６０】
このＶＤＤ端子電圧はＶＩＮ１端子電圧として第２の制御回路ブロック１１にも供給され、第２の制御回路ブロック１１のレギュレータ２４によってＶＣＣ端子に接続されたコンデンサ１２にも電流が供給されることで、ＶＣＣ端子電圧を上昇させる。
【００６１】
ＶＤＤ端子電圧が起動電圧に達すると起動／停止回路１４は起動開始信号を出力する。第１の制御回路ブロック２の第１のフィードバック信号制御回路１７は、ＶＤＤ端子電圧が起動電圧に達すると、スイッチ４６を制御してＦＢ端子電圧（ＶＦＢ）を通常動作中の安定電圧ＶＦＢ２よりも低いＶＦＢ１に固定する。
【００６２】
またＶＣＣ端子電圧が起動電圧に達すると起動／停止回路２５は起動開始信号を出力する。起動／停止回路２５からの起動開始信号により第２の制御回路ブロック１１が動作を開始すると、誤差増幅回路２６によるＶＯ端子の電圧検出が開始される。また第２のフィードバック信号制御回路２７も動作を開始して、ＦＢ１端子からＦＢ２端子に向かう電流ＩＦＢとして第２の制御回路ブロック１１が動作開始したことを第１の制御回路ブロックに伝達するために必要な予め設定されたダミー電流ＩＦＢ１を流し出す。
【００６３】
そして第２の制御回路ブロック１１が起動後に第２のフィードバック信号制御回路２７がダミー電流ＩＦＢ１を流し出すと、第１のフィードバック信号制御回路１７は、ダミー電流ＩＦＢ１がＦＢ１端子を介して流出したことを検出して、スイッチング素子１のオンオフ動作を開始可能とする信号を出力すると同時に、コンデンサ５１を充電するための定電流源の動作を開始し、ＦＢ端子電圧がスイッチ４６によってＶＦＢ１電圧で固定されていたのを解除する。
【００６４】
第１の制御回路ブロック２が動作可能状態となると、第１のフィードバック信号制御回路１７は、ＦＢ端子からコンデンサ５１を充電する定電流を流しはじめ、ＦＢ端子電圧が上昇し始める。このとき、ＶＦＢ１とＶＦＢ２の電圧差が大きいためＩＦＢは急激に立ち上がり、徐々に低下する。つまり、第１のフィードバック信号制御回路１７の出力信号ＶＲは、軽負荷検出基準電圧Ｖｐ１よりも低い電圧から徐々に上昇することとなる。
【００６５】
その後、第１のフィードバック信号制御回路１７の出力信号ＶＲが軽負荷検出上限電圧Ｖｐ２以上に上昇した時点で、スイッチング素子１はスイッチング動作を開始する。このときのスイッチング動作開始時のドレイン電流ＩＤＳのピーク値は過電流保護レベルＩＬＩＭＩＴの約１５％程度の電流となる。その後、ＦＢ端子電圧の上昇にともない、ＩＦＢが低下し、ＶＲが上昇するに従い、ＩＤＳのピーク値が上昇する。その後ＦＢ端子電圧は安定動作電圧ＶＦＢ２でクランプされる。このように、スイッチング動作開始時にはソフトスタート動作をする。
【００６６】
スイッチング素子１のオンオフ制御用の第１の制御回路ブロック２が先に起動電圧に達したとしても、出力電圧検出制御用の第２の制御回路ブロック１１が起動電圧に達してから、スイッチング素子１のオンオフ動作を開始させるので、フィードバック制御が不能な状態でのスイッチング動作が発生しない。
【００６７】
またソフトスタートをすることで、起動開始時のＯＵＴ端子における出力電圧の急激な立ち上がりによるオーバーシュートを防ぐことができる。また、急激なドレイン電流の立ち上がりを防ぐことができるので、構成部品のストレスを緩和できるという効果がある。
【００６８】
スイッチング素子１のオンオフ制御が開始すると、ダイオード５、コイル６、出力コンデンサ７から構成される変換回路４に電力が供給され、出力端子ＯＵＴの出力電圧が上昇する。出力電圧が所望する電圧以上（正確にはＶＯ端子電圧が誤差増幅回路２６の基準電圧値以上）となると、誤差増幅回路２６の基準電圧とＶＯ端子電圧差を増幅して第２のフィードバック信号制御回路２７に信号を伝達する。
【００６９】
ＯＵＴ端子の出力電圧が所望する電圧以上において、負荷状態が軽くなり出力電圧が上昇すると誤差増幅回路２６の出力電圧信号は線形的に減少し、そして第２のフィードバック信号制御回路２７でＦＢ端子電流を増加させる信号を出力し、第１のフィードバック信号制御回路１７は出力電圧信号ＶＲを減少させる。出力電圧信号ＶＲは比較器１９の基準電圧となっており、出力電圧信号ＶＲが減少することで、スイッチング素子１に流れるＤＲＡＩＮ電流ピーク値を減少させるため、電流モードによるＰＷＭ制御となる。
【００７０】
次に定常動作状態からの軽負荷時間欠動作、軽負荷時間欠動作からの復帰動作について説明する。
さらにＯＵＴ端子の出力電圧が所望する電圧以上（出力負荷状態としては軽負荷状態）となり、出力電圧信号ＶＲが軽負荷発振制御回路２０の軽負荷検出下限電圧すなわち規定値Ｖｐ１以下になると、出力負荷状態を軽負荷と判断し、軽負荷発振制御回路２０はスイッチング素子１のオンオフ制御を休止、または停止させる。スイッチング素子１のオンオフ制御が停止することで、出力への電力供給が停止するため、ＯＵＴ端子の出力電圧は徐々に低下する。ＯＵＴ端子電圧の低下により、出力電圧信号ＶＲは徐々に上昇し、軽負荷発振制御回路２０の軽負荷検出上限電圧すなわち規定値Ｖｐ２以上となると、スイッチング素子１のオンオフ制御が再開され、出力へ電力が供給される。これにより、ＯＵＴ端子電圧は再び上昇し、スイッチング素子１のオンオフ制御は停止する。軽負荷状態においては、これを繰り返す間欠制御となる。
【００７１】
軽負荷および無負荷状態が続く限り、上記動作を繰り返すことになり、スイッチング素子１のスイッチング動作としては、スイッチング動作期間とスイッチング停止期間を交互に繰り返す間欠動作を行なう。このことにより、軽負荷および無負荷状態での消費電力を大幅に低減することが可能となる。
【００７２】
軽負荷時間欠動作時において、スイッチング動作から軽負荷停止状態に変化する時のドレイン電流ピーク値は、クランプ回路１８で決まる過電流保護レベルＩＬＩＭＩＴのおおよそ１０％に設定され、軽負荷停止状態から動作状態に変化するときのドレイン電流ピーク値は、ＩＬＩＭＩＴのおおよそ１５％になるように軽負荷基準電圧源の値が設定されている。前記間欠時のドレイン電流ピーク値は大きすぎるとコイルの音なりが発生し、小さすぎると消費電力が大きくなるという問題が発生するため、上記に例として挙げた値での間欠動作が適している。
【００７３】
次に定常状態から過負荷状態に変化した場合の動作について説明する。
出力負荷が過負荷状態になるとＯＵＴ端子電圧が低下し、出力電圧検出回路８により、ＶＯ端子電圧が低下する。この結果、第２のフィードバック信号制御回路２７からのフィードバック電流信号は減少していき、最終的にはフィードバック電流信号成分は無くなり、ダミー電流ＩＦＢ１だけになる。第１のフィードバック信号制御回路１７の定電流源の電流値はダミー電流ＩＦＢ１よりも十分大きいため、ＦＢ端子から流出した電流は、コンデンサ５１を充電する。
【００７４】
過負荷状態が続くと、コンデンサ５１への充電はさらに続き、ＦＢ端子電圧ＶＦＢは上昇を続ける。このフィードバック端子電圧ＶＦＢを過負荷保護回路２１で検出し、ＦＢ端子電圧ＶＦＢが過負荷停止状態への移行を始める電圧ＶＦＢＯＬＰ（定常状態のＦＢ端子電圧ＶＦＢ２よりも高い）に達すると、過負荷保護回路２１からスイッチング動作を停止させるための信号ＶＯＬＰが起動／停止回路１４に出力され、スイッチング動作を停止させるための信号が出力される。
【００７５】
過負荷状態での動作は、スイッチング素子１に流れるドレイン電流が過電流保護レベルＩＬＩＭＩＴに達してから、過負荷でのスイッチング素子停止に達するまでには、ＦＢ端子電圧が上昇を開始して過負荷検出電圧ＶＦＢＯＬＰに達するまでの時間差が存在する。
【００７６】
このことで、負荷に一定期間のピーク負荷が発生しても、すぐには過負荷保護でのスイッチング動作が停止しないようになっている。
図１、図３では過負荷保護時の動作としてスイッチング動作を停止させているが、ＦＢ端子電圧ＶＦＢが過負荷停止状態への移行を始める電圧ＶＦＢＯＬＰ（定常状態のＦＢ端子電圧ＶＦＢ２よりも高い）に達すると、過負荷保護回路２１からスイッチング周波数を低下させるための信号ＶＯＬＰ’を発振器１５に出力して、スイッチング素子の発振回数を低下させてもよい（図示せず）。
【００７７】
また、過負荷保護回路２１からスイッチング動作を停止させるための信号ＶＯＬＰが起動／停止回路１４に出力した際に、起動／停止回路１４は第１のフィードバック信号制御回路１７にＦＢ端子を強制放電してＶＦＢ１電圧で固定させるための信号が伝達し、フィードバック端子電圧を急速に低下させる。これにより、過負荷保護状態からの復帰動作は通常起動時の動作と同じソフトスタート動作となり、安全に復帰できる。
【００７８】
電源起動直後や出力が過負荷状態になっても第２の制御回路ブロック１１の電源電圧は安定しており、出力電圧検出制御機能は不能となることがない。
またスイッチング素子１と第１の制御回路ブロック２が同一基板上に集積化され、第２の制御回路ブロック１１が集積化され、１つの半導体パッケージ２９に組み込まれているため、部品点数が大幅に削減可能である。さらにフィードバック制御信号の伝達が半導体パッケージ内部で行われるため、外部からのノイズなどの影響を受ける可能性が低く、また部品の破損等によりフィードバック制御が不能になることも無いため、安全性の高い半導体装置を実現することができる。
《実施の形態２》
本発明の実施の形態２のスイッチング電源装置及び半導体装置を説明する。
【００７９】
図４は本実施の形態２のスイッチング電源装置及び半導体装置の構成を示す回路図である。図４において図１と同一の構成要素に相当するものには図１と同じ符号を付し、それらの構成要素についてのここでの説明は省略する。
【００８０】
図４に示すように、実施の形態１と比較して、１つの半導体パッケージ（半導体装置）４２９に含まれる第２の制御回路ブロック４１１内に、過負荷検出用の過負荷保護回路２８を備えている点が異なる。また、実施の形態２のスイッチング電源装置は実施の形態１のスイッチング電源装置と比較して、起動から定常動作及び軽負荷時の待機電力削減動作は同一であり、過負荷保護の検出方法が異なる。
【００８１】
図４の第２の制御回路ブロック４１１内の過負荷保護回路２８は、誤差増幅器２６の基準電圧Ｖａ１よりも低い基準電圧Ｖａ２とＶＯ端子電圧を比較して、ＶＯ端子電圧が基準電圧Ｖａ２よりも低くなると過負荷保護信号ＶＯＬＰ２を第２のフィードバック信号制御回路２７に出力する。第２のフィードバック信号制御回路２７は、過負荷保護信号ＶＯＬＰ２を受けると、第１のフィードバック信号制御回路１７へのフィードバック電流信号の出力を停止する。
【００８２】
その結果、第２のフィードバック信号制御回路２７からの引抜電流が無くなる為、ＦＢ端子から流出した電流が、コンデンサ５１を充電する。そして過負荷状態が続くと、コンデンサ５１への充電はさらに続き、ＦＢ端子電圧ＶＦＢは上昇を続ける。このフィードバック端子電圧ＶＦＢを過負荷保護回路２１で検出し、ＦＢ端子電圧ＶＦＢが過負荷停止状態への移行を始める電圧ＶＦＢＯＬＰ（定常状態のＦＢ端子電圧ＶＦＢ２よりも高い）に達すると、過負荷保護回路２１からスイッチング動作を停止させるための信号ＶＯＬＰが起動／停止回路１４に出力され、スイッチング動作を停止させるための信号が出力される。また、ＦＢ端子電圧ＶＦＢが過負荷停止状態への移行を始める電圧ＶＦＢＯＬＰ（定常状態のＦＢ端子電圧ＶＦＢ２よりも高い）に達すると、過負荷保護回路２１からスイッチング周波数を低下させるための信号ＶＯＬＰ’を発振器１５に出力して、スイッチング素子の発振回数を低下させてもよい（図示せず）。
【００８３】
また、過負荷保護回路２８が過負荷状態を検出して過負荷保護信号ＶＯＬＰ２を出力し、この過負荷保護信号ＶＯＬＰ２を第２のフィードバック信号制御回路２７が受けた場合に、第２のフィードバック信号制御回路２７から第１の制御回路ブロック２の起動／停止回路１４に対して、スイッチング素子１のオンオフ制御を停止させるための信号を、その信号専用に第１の制御回路ブロック２と第２の制御回路ブロック４１１間に設けられたＯＬＰ端子（図示せず）を通じて伝達させてもよい。
【００８４】
また、過負荷保護信号ＶＯＬＰ２を第２のフィードバック信号制御回路２７が受けた場合に、第２のフィードバック信号制御回路２７から第１の制御回路ブロック２の発振回路１５に対して、スイッチング周波数を低下させるための信号を、その信号専用に第１の制御回路ブロック２と第２の制御回路ブロック４１１間に設けられたＯＬＰ端子（図示せず）を通じて伝達させてもよい。この場合、ＯＬＰ端子間の信号のやり取りは１つの半導体パッケージ（半導体装置）４２９内で実施されるため、外部からのノイズ信号の影響を受けることは無い。
【００８５】
以上のように、出力電圧の状態を検出して第１の制御回路ブロック２を制御する第２の制御回路ブロック４１１内に過負荷保護回路２８を設けることにより、より精度の高い過負荷保護機能を実現することができる。
《実施の形態３》
本発明の実施の形態３のスイッチング電源装置及び半導体装置を説明する。
【００８６】
図５は本実施の形態３のスイッチング電源装置及び半導体装置の構成を示す回路図である。図５において、実施の形態１と比較して、スイッチング素子１と第１の制御回路ブロック２と第２の制御回路ブロック３１が組み込まれる半導体パッケージ（半導体装置）３０は、負荷への出力端子（ＯＵＴ端子）に接続されたＶＯＵＴ端子を有することと、第２の制御回路ブロック３１への電源供給の方法が異なる。
【００８７】
図５の半導体パッケージ３０内において、第２の制御回路ブロック３１は入力端子のＶＩＮ２端子を有し、このＶＩＮ２端子は、第１の制御回路ブロック２の入力端子およびスイッチング素子１の入力主端子の共通接続端子に接続され、ＤＲＡＩＮ端子となる。また第２の制御回路ブロック３１は、負荷への出力端子（ＯＵＴ端子）に接続された入出力端子ＶＯＵＴ１端子を有する。
【００８８】
また集積化されたスイッチング素子１と第１の制御回路ブロック２及び第２の制御回路ブロック３１は、１つの半導体パッケージ３０に組み込まれている。この時の外部接続端子は、スイッチング素子１の入力側主端子と第１の制御回路ブロック２の入力端子と第２の制御回路ブロック３１の入力端子が接続されるＤＲＡＩＮ端子、スイッチング素子１の出力側主端子と第１の制御回路ブロック２の基準電位端子が接続されるＳＯＵＲＣＥ端子、第１の制御回路ブロック２の内部回路電源用端子が接続されるＶＤＤ端子、第１の制御回路ブロック２のフィードバック信号入力端子と第２の制御回路ブロック３１のフィードバック信号出力端子が共通接続されたＦＢ端子、第２の制御回路ブロック３１の内部回路電源用端子のＶＣＣ端子、出力電圧検出回路８からの信号が入力されるＶＯ端子、負荷に接続するＯＵＴ端子に接続されるＶＯＵＴ端子、第２の制御回路ブロック３１の基準電位であるＧＮＤ端子の８つの端子で構成される。
【００８９】
第２の制御回路ブロック３１のレギュレータ３２は、入力端子ＶＩＮ２端子に接続された起動用の定電流源３３と、定電流源３３とＶＣＣ１端子に接続されたコンデンサ１２との間に接続されるスイッチ３４と、コンデンサ１２とＶＯＵＴ１端子との間に接続されるスイッチ３５とで構成される。
【００９０】
電源起動時に入力端子ＩＮから半導体パッケージ３０のＤＲＡＩＮ端子に入力電圧が印加されると、第１の制御回路ブロック２のレギュレータ１３によりＶＤＤ端子に接続されたコンデンサ３に電流が供給されることで、ＶＤＤ端子電圧が上昇する。レギュレータ１３のスイッチは、ＶＤＤ端子電圧が一定電圧に達するまでＯＮ状態となり、レギュレータ１３によりＶＤＤ端子へ起動電流が供給され続けられる。そしてＶＤＤ端子電圧が一定電圧に達すると、レギュレータ１３のスイッチがＯＦＦ状態となってＶＤＤ端子への電流供給が停止されることで、ＶＤＤ端子電圧が一定電位に保持される。
【００９１】
同時に、第２の制御回路ブロック３１のレギュレータ３２の定電流源３３によりＶＣＣ端子に接続されたコンデンサ１２に電流が供給されることで、ＶＣＣ端子電圧が上昇する。レギュレータ３２のスイッチ３４は、ＶＣＣ端子電圧が一定電圧に達するまでＯＮ状態となり、レギュレータ３２によりＶＣＣ端子へ起動電流が供給され続けられる。そしてＶＣＣ端子電圧が一定電圧に達すると、レギュレータ３２のスイッチ３４がＯＦＦ状態となってＶＣＣ端子への電流供給が停止されることで、ＶＣＣ端子電圧が一定電位に保持される。
【００９２】
第２の制御回路ブロック３１の起動電圧は、第１の制御回路ブロック２の起動電圧よりも低い電圧に設定されている。そのため、レギュレータ１３とレギュレータ３２の定電流源の電流能力が同等であり、またコンデンサ３とコンデンサ１２の容量値も同等であるとき、第２の制御回路ブロック３１は、第１の制御回路ブロック２よりも早く起動して動作を開始することができる。
【００９３】
第１の制御回路ブロック２のＶＤＤ端子電圧が起動電圧に達すると、起動／停止回路１４は、スイッチング素子１のオンオフ動作を開始可能とする信号を出力すると同時に、コンデンサ５１を充電するための定電流源の動作を開始し、ＦＢ端子電圧がスイッチ４６のＯＮによってＶＦＢ１に固定されている状態を解除する。
【００９４】
本実施の形態３では、実施の形態１と比較すると、第１の制御回路ブロック２を動作可能にするために、第１のフィードバック電流制御回路１７にダミー電流ＩＦＢ１を流す必要が無いため、回路消費電流を低減することができる。
【００９５】
また、第１の制御回路ブロック２によるスイッチング素子１のオンオフ動作が開始されると、ＯＵＴ端子の出力電圧が上昇する。そして出力電圧が一定電圧に達すると第２の制御回路ブロック３１のレギュレータ３２内のスイッチ３４は切り離され、スイッチ３５によってＶＯＵＴ端子からＶＣＣ端子へ電力の供給が開始される。スイッチ３５はＶＣＣ端子電圧が起動電圧以上を保持するように動作する。そして、出力負荷が過負荷状態になるなど出力電圧が一定電圧以下になると、スイッチ３５は切り離され、スイッチ３４によってＶＣＣ端子への電力が供給される。
【００９６】
定常動作中はＯＵＴ端子の出力電圧から第２の制御回路ブロック３１の電源供給を行い入力電圧から電源供給を行う必要が無いため、電力変換効率を向上させることができる。
《実施の形態４》
本発明の実施の形態４のスイッチング電源装置及び半導体装置を説明する。
【００９７】
図６は本実施の形態４のスイッチング電源装置及び半導体装置の構成を示す回路図である。図６に示すように、実施の形態３と比較して、半導体パッケージ（半導体装置）６３０において、第２の制御回路ブロック６３１内に過負荷検出用の過負荷保護回路３７とＯＬＰ２端子を備え、第１の制御回路ブロック３６内では、図５の過負荷保護回路２１が削除され、ＯＬＰ１端子を備えている点が異なる。
【００９８】
図６の第２の制御回路ブロック６３１内の過負荷保護回路３７は、ＶＯＵＴ端子電圧と予め設定された基準電圧と比較して、過負荷保護信号ＶＯＬＰ３をレギュレータ３２とＯＬＰ２端子に出力する。第２の制御回路ブロック６３１のＯＬＰ２端子は第１の制御回路ブロック３６のＯＬＰ１端子と接続されており、第１の制御回路ブロック３６のＯＬＰ１端子に入力された過負荷保護信号ＶＯＬＰ３信号は、起動／停止回路１４に入力されてスイッチング素子１の動作を休止又は停止させる。また、過負荷保護信号ＶＯＬＰ３を発振器１５にも入力してスイッチング周波数を低下させてもよい（図示せず）。
【００９９】
また起動／停止回路１４は第１のフィードバック信号制御回路１７にＦＢ端子を強制放電してＶＦＢ１電圧で固定させるための信号を伝達し、フィードバック端子電圧を急速に低下させる。これにより、過負荷停止状態からの復帰動作は、通常起動時の動作と同じソフトスタート動作となり、安全に復帰できる。
【０１００】
ＯＬＰ１端子とＯＬＰ２端子間の信号のやり取りは、１つの半導体パッケージ６３０内で実施されるため、外部からのノイズ信号の影響を受けることは無い。また出力負荷が接続されるＶＯＵＴ端子電圧を直接検出して負荷状態をモニタすることが出来るため、より精度の高い過負荷保護機能が実現できる。
【０１０１】
さらに、専用のＯＬＰ端子を設けることによりフィードバック電流信号を使用することなく、スイッチング素子１の過負荷保護が可能である。このため負荷に一定期間のピーク負荷が発生した場合にフィードバック電流信号が減少してスイッチング素子１に流れるドレイン電流が過電流保護レベルＩＬＩＭＩＴに達しても、過負荷状態と誤認識する恐れがない。
【０１０２】
図７は本実施の形態５のスイッチング電源装置及び半導体装置の構成を示す回路図である。図７に示すように、実施の形態４と比較して、半導体パッケージ（半導体装置）７３０において、第２の制御回路ブロック７３１内のレギュレータ３８の構成が異なる。
【０１０３】
図７の第２の制御回路ブロック７３１のレギュレータ３８は、第２の制御回路ブロック７３１の入力端子ＶＩＮ２に接続され、起動用定電流源としての機能と出力電圧をクランプする機能を有する接合型ＦＥＴ３９と、接合型ＦＥＴ３９の低電圧出力端子とＶＣＣ１端子に接続されたコンデンサ１２との間に接続されるスイッチ４０と、接合型ＦＥＴ３９の低電圧出力端子とＶＯＵＴ１端子との間に接続されるスイッチ４１と、ＶＣＣ１端子に接続されたコンデンサ１２とＶＯＵＴ１端子との間に接続されるスイッチ４２とで構成される。
【０１０４】
図７において、電源起動時やＯＵＴ端子が過負荷状態にある時などＯＵＴ端子電圧がある一定値よりも低い場合、入力端子ＩＮからＤＲＡＩＮ端子に入力される入力電圧は、第２の制御回路ブロック７３１の入力端子（ＶＩＮ２端子）に接続されたレギュレータ３８の接合型ＦＥＴ３９に印加され、スイッチ４０、４１がＯＮ状態であるため、ＶＣＣ１端子に接続されたコンデンサ１２に電流を供給すると共に、ＶＯＵＴ１端子を介してＯＵＴ端子電圧を上昇させる。
【０１０５】
この間、第２のフィードバック信号制御回路２７は、ＦＢ２端子およびＦＢ１端子を通じて、第１の制御回路ブロック３６の第１のフィードバック信号制御回路１７に、スイッチング素子１のオンオフ動作を停止させる信号を伝達する。第１のフィードバック信号制御回路１７は、ＶＤＤ端子電圧が起動電圧に達すると、ＦＢ端子電圧を通常動作中の安定電圧ＶＦＢ２よりも低いＶＦＢ１に固定する。
【０１０６】
そしてＶＣＣ端子電圧が起動電圧に達すると、レギュレータ３８は、スイッチ４０をＯＦＦ状態にしてコンデンサ１２への電流供給を止めることで、ＶＣＣ端子電圧を一定電位に保持する。また、接合型ＦＥＴ３９は、スイッチ４１を介してＯＵＴ端子へ電流供給を継続し、それによりＯＵＴ端子電圧が、予め第２の制御回路ブロック７３１の起動電圧よりも高く設定された第１の電圧よりも高くなると、起動／停止回路２５を介して、第２のフィードバック信号制御回路２７は、スイッチング素子１のオンオフ動作を開始させるフィードバック信号であるダミー電流ＩＦＢ１をＦＢ１端子からＦＢ２端子に向かって流し出す。
【０１０７】
第２のフィードバック信号制御回路２７がダミー電流ＩＦＢ１を流し出すと、第１のフィードバック信号制御回路１７は、ダミー電流ＩＦＢ１がＦＢ端子を介して流出したことを検出して、スイッチング素子１のオンオフ動作を開始可能とする信号を出力する。
【０１０８】
そしてＯＵＴ端子電圧が、第２の制御回路ブロック７３１の起動電圧及び予め設定された第１の電圧より高い第２の電圧よりも高くなると、スイッチ４０及び４１は切り離され、ＯＮ状態のスイッチ４２によって、ＯＵＴ端子電圧を基にＶＯＵＴ端子からＶＣＣ１端子に接続されたコンデンサ１２に電流供給する。
【０１０９】
以上のような構成にすることにより、入力端子ＩＮへの入力電圧を基に、入力端子（ＶＩＮ２端子）から直接第２の制御回路ブロック７３１へ電力供給が可能となるため、起動抵抗等による電力損失が少なくなり、電力変換効率のより高いスイッチング電源装置を実現できる。
【０１１０】
さらに電源起動時や過負荷保護時には、スイッチング素子１をオフ状態のまま、接合型ＦＥＴ３９の出力端子からＶＯＵＴ端子を介してＯＵＴ端子に電力を供給することが可能であり、電源起動時や過負荷保護時にスイッチング素子に過電流が流れることを防止することが可能である。
【０１１１】
またスイッチング素子１に過電流が流れないように保護する期間（すなわちソフトスタート期間）は、外付けの部品設定、外部からの信号や内部で生成された時間などの手段に依存しない。またＯＵＴ端子電圧が一定電圧以上になる定常動作中はＯＵＴ端子の出力電圧から第２の制御回路ブロックの電源供給を行うことにより、入力電圧から電源供給を行う必要が無いため、電力変換効率をより向上させることができる。
《実施の形態６》
本発明の実施の形態６のスイッチング電源装置及び半導体装置を説明する。
【０１１２】
図８は本実施の形態６のスイッチング電源装置及び半導体装置の構成を示す回路図である。図８に示すように、実施の形態３と比較して、半導体パッケージ（半導体装置）８３０において、第１の制御回路ブロック８２内に入力検出回路４４とＥＮＢ１端子が追加され、図５の第１のフィードバック信号制御回路１７に接続されていた電位固定用のスイッチ４６が削除され、第２の制御回路ブロック８３１内に入力電圧検出回路４３と第１のフィードバック回路４５と負荷検出回路４７とＥＮＢ２端子とが追加された構成が異なる。
【０１１３】
入力電圧検出回路４３は、第２の制御回路ブロック８３１の入力端子（ＶＩＮ２端子）に接続され、ＶＩＮ２端子からの入力電圧を予め内部設定された基準電圧と比較して、その比較結果を第１のフィードバック回路４５に出力する。そして第１のフィードバック回路４５は、ＥＮＢ２端子に接続され、そのＥＮＢ２端子を通じて、第１の制御回路ブロック８２のＥＮＢ１端子に対して、入力電圧に応じた信号を出力する。
【０１１４】
図８において、第１の制御回路ブロック８２内の入力検出回路４４は、ＥＮＢ１端子から入力された信号に基づき、入力電圧が低い場合は高周波でその後入力電圧の上昇に応じて徐々に発振周波数を下げるための信号を発振器１５に出力する。第２の制御回路ブロック８３１内の入力電圧検出回路４３は、入力電圧が所定の基準電圧以上に達すると、発振周波数を固定するための信号を第１のフィードバック回路４５に出力する。これによって発振器１５の発振周波数は定常状態の発振周波数に固定される。
【０１１５】
またＶＯ端子に接続された負荷検出回路４７は、予め内部設定された基準電圧とＶＯ端子電圧を比較して、その比較結果を第２のフィードバック信号制御回路２７に出力する。その結果、第２のフィードバック信号制御回路２７は、ＶＯ端子電圧が予め内部設定された基準電圧よりも低い場合は、第１の制御回路ブロック８２の第１のフィードバック信号制御回路１７に対して、フィードバック電流信号を流さない。
【０１１６】
そのため、スイッチング素子１に流れるドレイン電流値は、クランプ回路１８で決定される過電流保護レベルＩＬＩＭＩＴに設定される。その後、ＶＯ端子電圧の上昇に伴い、スイッチング素子１に流れるドレインピーク電流値は減少する。
【０１１７】
その後、ＶＯ端子電圧が予め内部設定された基準電圧に達すると、負荷検出回路４７からの出力信号は無効となり、同様にＶＯ端子に接続されている誤差増幅器２６からの出力信号に基づいて、フィードバック電流信号が第２のフィードバック信号制御回路２７から出力される。
【０１１８】
そしてＯＵＴ端子電圧が所望の電圧以上にある場合において、負荷状態が軽くなりＯＵＴ端子電圧が上昇すると、誤差増幅器２６の出力電圧信号は線形的に減少し、そして第２のフィードバック信号制御回路２７からＦＢ端子電流を増加させる信号を出力し、第１のフィードバック信号制御回路１７は、その出力信号ＶＲの電圧を減少させる。
【０１１９】
第１のフィードバック信号制御回路１７からの出力信号ＶＲは、比較器１９の基準電圧となっており、出力信号ＶＲの電圧が減少することで、スイッチング素子１に流れるＤＲＡＩＮ電流ピーク値を減少させるため、電流モードによるＰＷＭ制御となる。
【０１２０】
このように本実施の形態６の構成例では、第２の制御回路ブロック８３１に入力電圧検出回路４３を備えており、入力電圧及び出力電圧の状態を常に検出することが可能であり、入出力電圧差が小さい期間に高周波で駆動させることにより、出力電圧のすばやい立ち上がりが可能である。
【０１２１】
またチョッパ方式降圧型スイッチング電源装置において、スイッチング素子１のオンデューティ比は入出力電圧比で決定されるため、入出力電圧差が小さい場合にピーク電流値を高く設定しても、スイッチングのオンデューティ比は大きくなるため、最小パルス幅駆動のようなピーク電流値制御が不能な状態にはならない。
【０１２２】
またスイッチング素子１に過電流が流れないように保護して、スイッチング電源装置を立ち上げる期間（すなわちソフトスタート期間）は、外付けの部品設定、外部からの信号や内部で生成された時間などの手段に依存しない。
《実施の形態７》
本発明の実施の形態７のスイッチング電源装置及び半導体装置を説明する。
【０１２３】
図９は本実施の形態７のスイッチング電源装置及び半導体装置の構成を示す回路図である。図９に示すように、実施の形態１と比較して、半導体パッケージ（半導体装置）９２９において、第１の制御回路ブロック９２内のスイッチング素子１に流れる電流を検出するための構成および方法が異なる。
【０１２４】
図１のドレイン電流検出回路１６はスイッチング素子１のオン電圧を検出するのに対して、図９のドレイン電流検出回路４８は、スイッチング素子１と並列に接続され、スイッチング素子１に流れる電流よりも小さく且つ一定の電流比の電流が流れる第２のスイッチング素子４９と抵抗５０とで構成される。
【０１２５】
第２のスイッチング素子４９の入力側主端子はスイッチング素子１の入力側主端子に接続される。第２のスイッチング素子４９の制御端子はスイッチング素子１の制御端子に接続される。第２のスイッチング素子４９の出力側主端子は抵抗５０の一端に接続される。抵抗５０の他端はスイッチング素子１の出力側主端子に接続される。
【０１２６】
本実施の形態７のドレイン電流検出回路４８は、第２のスイッチング素子４９に流れる電流値に応じて抵抗５０の両端に発生する電圧を比較器１９に出力する。
スイッチング素子１のドレイン電流を、図１のようにスイッチング素子１のオン電圧を用いて検出する方法では、スイッチング素子１がオフ状態からオン状態に移行してから一定の時間（一般的には数百ｎｓｅｃ）、ドレイン電流を正確に検出できないが、これに対して、図９に示す本実施の形態７のように、抵抗５０に流れる電流を基に検出すると、スイッチング素子１がオフ状態からオン状態に移行した直後であっても、確実にかつ正確にドレイン電流を検出することができる。
【産業上の利用可能性】
【０１２７】
本発明のスイッチング電源装置および半導体装置は、電源起動後の出力電圧が低い初期期間や無負荷状態での電源起動時や定常動作中での過負荷状態による出力電圧低下時などにも、常に正常なフィードバック制御を行うことができ、このような正常なフィードバック制御がくずれた場合に起こるスイッチング素子の破壊を確実に防止するとともに、電力変換効率の向上を実現することができるもので、各種電子機器の電源装置として用いるスイッチング電源装置として有用である。
【図面の簡単な説明】
【０１２８】
【図１】本発明の実施の形態１のスイッチング電源装置及び半導体装置を示す回路図
【図２】同実施の形態１のスイッチング電源装置における動時（１）を示す波形図
【図３】同実施の形態１のスイッチング電源装置における動時（２）を示す波形図
【図４】本発明の実施の形態２のスイッチング電源装置及び半導体装置を示す回路図
【図５】本発明の実施の形態３のスイッチング電源装置及び半導体装置を示す回路図
【図６】本発明の実施の形態４のスイッチング電源装置及び半導体装置を示す回路図
【図７】本発明の実施の形態５のスイッチング電源装置及び半導体装置を示す回路図
【図８】本発明の実施の形態６のスイッチング電源装置及び半導体装置を示す回路図
【図９】本発明の実施の形態７のスイッチング電源装置及び半導体装置を示す回路図
【図１０】従来のスイッチング電源装置を示す回路図
【符号の説明】
【０１２９】
１、１０１    スイッチング素子
２、３６、８２、９２    第１の制御回路ブロック
３、１２、５１、１０３、１０８    コンデンサ
４    変換回路
５、１０４    ダイオード
６、１０５    コイル
７、１０６    （電圧平滑用の）出力コンデンサ
８    出力電圧検出回路
９、１０、５０、１０９、１１０    抵抗
１１、３１、４１１、６３１、７３１、８３１    第２の制御回路ブロック
１３、２４、３２、３８    レギュレータ
１４、２５    起動／停止回路
１５    発振器
１６、４８    ドレイン電流検出回路
１７    第１のフィードバック信号制御回路
１８    クランプ回路
１９    比較器
２０    軽負荷発振制御回路
２１、２８、３７    過負荷保護回路
２２    スイッチング信号制御回路
２３    オン時ブランキングパルス発生回路
２６    誤差増幅器
２７    第２のフィードバック信号制御回路
２９、３０、４２９、６３０、７３０、８３０、９２９    半導体パッケージ（半導体装置）
３３    定電流源
３４、３５、４０、４１、４２、４６    スイッチ
３９    接合型ＦＥＴ
４３    入力電圧検出回路
４４    入力検出回路
４７    負荷検出回路
４９    第２のスイッチング素子
１０２    スイッチング素子制御回路ブロック
１０７    出力電圧検出制御回路ブロック
【図１】
0005147554.tif 000002
【図２】
0005147554.tif 000003
【図３】
0005147554.tif 000004
【図４】
0005147554.tif 000005
【図５】
0005147554.tif 000006
【図６】
0005147554.tif 000007
【図７】
0005147554.tif 000008
【図８】
0005147554.tif 000009
【図９】
0005147554.tif 000010
【図１０】
0005147554.tif 000011