(57)【特許請求の範囲】
【請求項１】
主信号を増幅する利得可変回路の利得を調整する自動利得調整回路において、
前記利得可変回路の出力信号のピーク電圧を検出するピーク検出回路と、
前記利得可変回路の出力信号の平均値電圧を検出すると共に、この平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路と、
前記ピーク検出回路の出力電圧と前記平均値検出・出力振幅設定回路の出力電圧との差分を増幅して、この増幅結果を利得制御信号として前記利得可変回路の利得を制御する増幅回路とを備え、
前記ピーク検出回路は、
ベースが自動利得調整回路の正相入力端子に接続され、コレクタに電源電圧が供給される第１のトランジスタと、
ベースが自動利得調整回路の逆相入力端子に接続され、コレクタに電源電圧が供給される第２のトランジスタと、
ベースが前記第１、第２のトランジスタのエミッタに接続され、コレクタに電源電圧が供給され、エミッタがピーク検出回路の出力端子に接続された第３のトランジスタと、
一端が前記第１、第２のトランジスタのエミッタおよび前記第３のトランジスタのベースに接続され、他端が接地された第１の容量と、
前記第３のトランジスタに定電流を供給する第１の電流源とから構成され、
前記平均値検出・出力振幅設定回路は、
前記正相入力端子の電圧と前記逆相入力端子の電圧との平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える電圧検出・設定回路と、
ベースが前記電圧検出・設定回路の出力端子に接続され、コレクタに電源電圧が供給される第４、第５のトランジスタと、
ベースが前記第４、第５のトランジスタのエミッタに接続され、コレクタに電源電圧が供給され、エミッタが平均値検出・出力振幅設定回路の出力端子に接続された第６のトランジスタと、
一端が前記電圧検出・設定回路の出力端子および前記第４、第５のトランジスタのベースに接続され、他端が接地された第２の容量と、
前記第６のトランジスタに定電流を供給する第２の電流源とから構成され、
前記ピーク検出回路において前記利得可変回路の出力信号を受ける入力端子から前記増幅回路に電圧を出力する出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、前記平均値検出・出力振幅設定回路において前記利得可変回路の出力信号を受ける入力端子から前記増幅回路に電圧を出力する出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とが同一であり、
前記第１、第２のトランジスタと前記第４、第５のトランジスタとが同一のサイズであり、前記第３のトランジスタと前記第６のトランジスタとが同一のサイズであり、前記第１の電流源と前記第２の電流源とが同一の電流値であることを特徴とする自動利得調整回路。
【請求項２】
請求項１記載の自動利得調整回路において、
前記電圧検出・設定回路は、
一端が前記正相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第１の抵抗と、
一端が前記逆相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第２の抵抗と、
一端に電源電圧が供給され、他端が電圧検出・設定回路の出力端子に接続された第３の抵抗とから構成されることを特徴とする自動利得調整回路。
【請求項３】
請求項１または２記載の自動利得調整回路において、
さらに、自動利得調整回路の入力端子と前記ピーク検出回路の入力端子および前記平均値検出・出力振幅設定回路の入力端子との間に挿入された緩衝回路を備え、
前記緩衝回路は、
入力が自動利得調整回路の入力端子に接続されたエミッタフォロア回路と、
入力が前記エミッタフォロア回路の出力に接続され、出力が前記ピーク検出回路の入力端子および前記平均値検出・出力振幅設定回路の入力端子に接続された出力回路とから構成されることを特徴とする自動利得調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路において利得可変回路の利得を自動的に制御する自動利得調整回路に関するものである。
【背景技術】
【０００２】
従来より、微小な光電流を電圧信号に変換すると同時に増幅するトランスインピーダンス増幅回路の構成要素として、自動利得調整回路（Automatic Gain Control）が使用されている（非特許文献１参照）。非特許文献１に開示されたトランスインピーダンス増幅回路の構成を図４に示す。
【０００３】
トランスインピーダンスコア回路１は、図示しないフォトダイオード等の受光素子において得られた電流信号を電圧信号に変換する。オフセット補償回路２は、トランスインピーダンスコア回路１の出力信号のオフセットを補償する。利得可変回路（Variable Gain Amplifier）３は、トランスインピーダンスコア回路１の出力信号を増幅する。利得可変回路３の出力信号は、出力バッファ４を介して差動出力端子ＯＴ，ＯＣに出力される。自動利得調整回路５は、利得可変回路３の出力信号の振幅が所定の設定出力振幅と一致するように利得制御信号を生成して利得可変回路３の利得を制御する。
【０００４】
以下、自動利得調整回路５について詳細に説明する。自動利得調整回路５は、ピーク検出回路５０と、平均値検出回路５１と、出力振幅設定回路５２と、オペアンプ５３と、抵抗ｒ５１，ｒ５２，ｒ５３，ｒ５４と、容量ｃ５１，ｃ５２，ｃ５３とから構成される。ピーク検出回路５０は、利得可変回路３の出力信号のピーク値ＴＨｏを検出する。平均値検出回路５１は、利得可変回路３の出力信号の平均値Ａｖｅを検出する。このピーク値ＴＨｏと平均値Ａｖｅとの差分が利得可変回路３の出力信号の振幅の半値（片振幅）となる。出力振幅設定回路５２には、基準となる設定出力片振幅ＡＳｅｔが予め設定されている。出力振幅設定回路５２は、設定出力片振幅ＡＳｅｔをオペアンプ５３の非反転入力端子と反転入力端子とに出力する。
【０００５】
利得可変回路３の出力振幅と出力振幅設定回路５２から出力される設定出力片振幅ＡＳｅｔとを、オペアンプ５３の入力において式（１）に示すように加算する。
Ａｖｅ−ＴＨｏ＋ＡＳｅｔ                                        ・・・（１）
オペアンプ５３の入力は安定動作時においてはオペアンプ自身の高利得性のためにほぼ０であることから、式（１）の値はほぼ０、すなわち式（２）が成り立つ。
ＴＨｏ−Ａｖｅ≒ＡＳｅｔ                                        ・・・（２）
【０００６】
すなわち、オペアンプ５３は、設定出力片振幅ＡＳｅｔと利得可変回路３の出力片振幅（ＴＨｏ−Ａｖｅ）との差分を増幅し、この増幅結果に基づいて利得制御信号を利得可変回路３に出力する。これにより、オペアンプ５３は、利得可変回路３の出力片振幅（ＴＨｏ−Ａｖｅ）が設定出力片振幅ＡＳｅｔで安定するように利得可変回路３の利得を制御する。
【０００７】
利得可変回路３としては、例えばギルバートセル型の利得可変回路が使用される（非特許文献２参照）。図５にギルバートセル型の利得可変回路の構成を示す。この利得可変回路は、ベースに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う上部差動対を構成する振幅調整用トランジスタＱ３０，Ｑ３１と、同じく上部差動対を構成する振幅調整用トランジスタＱ３２，Ｑ３３と、ベースが正相入力端子ＨＩＴ、逆相入力端子ＨＩＣに接続された下部差動対を構成する増幅用トランジスタＱ３４，Ｑ３５と、一端が増幅用トランジスタＱ３４，Ｑ３５のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ３０と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３０，Ｑ３２のコレクタに接続されたコレクタ抵抗Ｒ３０と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３１，Ｑ３３のコレクタに接続されたコレクタＲ３１とから構成される。増幅用トランジスタＱ３４のコレクタは、振幅調整用トランジスタＱ３０，Ｑ３１のエミッタと接続され、増幅用トランジスタＱ３５のコレクタは、振幅調整用トランジスタＱ３２，Ｑ３３のエミッタと接続される。
【０００８】
図５に示した利得可変回路においては、正相入力端子ＨＩＴ、逆相入力端子ＨＩＣにトランスインピーダンスコア回路１から出力される正相入力信号、逆相入力信号が入力され、上部差動対を構成する振幅調整用トランジスタＱ３０，Ｑ３１に利得制御信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタＱ３３，Ｑ３２にも利得制御信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタＱ３１，Ｑ３３のコレクタとコレクタ抵抗Ｒ３１との接続点が正相出力端子ＨＯＴに接続され、振幅調整用トランジスタＱ３０，Ｑ３２のコレクタとコレクタ抵抗Ｒ３０との接続点が逆相出力端子ＨＯＣに接続される。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Kimkikazu Sano，et al.，“A Wideband Low-distorted ROSA for Video Distribution Service based on FM Conversion Scheme”，ECOC 2007 Proceedings,Vol.3，pp.167-168，2007
【非特許文献２】Ｐ．Ｒ．グレイ，Ｐ．Ｊ．フルスト，Ｓ．Ｈ．レビス，Ｒ．Ｇ．メイヤー著，浅田邦博、永田穣  監訳，“システムＬＳＩのためのアナログ集積設計技術（下）”，第四版，培風館，p.263-264，2003
【発明の概要】
【発明が解決しようとする課題】
【００１０】
自動利得調整回路によって一定となるように制御される利得可変回路の出力振幅値は、温度によって大きく変化する場合がある。
利得可変回路の出力振幅値が温度によって変化する現象は、図４中のピーク検出回路５０の出力電圧ＴＨｏと平均値検出回路５１の出力電圧Ａｖｅの温度依存性が異なる場合に発生し得る。このことは式（２）から理解できる。図４に示した自動利得調整回路５は、ピーク検出回路５０の出力電圧ＴＨｏと平均値検出回路５１の出力電圧Ａｖｅとの差（ＴＨｏ−Ａｖｅ）を検出し、更にその出力電圧差（ＴＨｏ−Ａｖｅ）と出力振幅設定回路５２の出力電圧ＡＳｅｔとを比較して差分が０になるように動作するが、ピーク検出回路５０の出力電圧ＴＨｏと平均値検出回路５１の出力電圧Ａｖｅの温度依存性が異なる場合、出力電圧差（ＴＨｏ−Ａｖｅ）に温度依存性が発生してしまう。自動利得調整回路５が利得制御信号を生成するための比較判断信号の１つである出力電圧差（ＴＨｏ−Ａｖｅ）が温度依存性を持つことから、自動利得調整回路５から利得可変回路３へ出力される利得制御信号に温度依存性が発生し、結果として利得可変回路３の出力振幅値にも温度依存性が発生してしまう。このように、従来は利得可変回路３の出力振幅の温度依存性が避けられないことから、回路動作の余裕を大きくとるようにしていた。
【００１１】
本発明は、上記課題を解決するためになされたもので、自動利得調整回路が生成する利得制御信号の温度依存性を低減し、その結果として利得可変回路の出力振幅の温度依存性を低減することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、主信号を増幅する利得可変回路の利得を調整する自動利得調整回路において、前記利得可変回路の出力信号のピーク電圧を検出するピーク検出回路と、前記利得可変回路の出力信号の平均値電圧を検出すると共に、この平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路と、前記ピーク検出回路の出力電圧と前記平均値検出・出力振幅設定回路の出力電圧との差分を増幅して、この増幅結果を利得制御信号として前記利得可変回路の利得を制御する増幅回路とを備え、前記ピーク検出回路は、ベースが自動利得調整回路の正相入力端子に接続され、コレクタに電源電圧が供給される第１のトランジスタと、ベースが自動利得調整回路の逆相入力端子に接続され、コレクタに電源電圧が供給される第２のトランジスタと、ベースが前記第１、第２のトランジスタのエミッタに接続され、コレクタに電源電圧が供給され、エミッタがピーク検出回路の出力端子に接続された第３のトランジスタと、一端が前記第１、第２のトランジスタのエミッタおよび前記第３のトランジスタのベースに接続され、他端が接地された第１の容量と、前記第３のトランジスタに定電流を供給する第１の電流源とから構成され、前記平均値検出・出力振幅設定回路は、前記正相入力端子の電圧と前記逆相入力端子の電圧との平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える電圧検出・設定回路と、ベースが前記電圧検出・設定回路の出力端子に接続され、コレクタに電源電圧が供給される第４、第５のトランジスタと、ベースが前記第４、第５のトランジスタのエミッタに接続され、コレクタに電源電圧が供給され、エミッタが平均値検出・出力振幅設定回路の出力端子に接続された第６のトランジスタと、一端が前記電圧検出・設定回路の出力端子および前記第４、第５のトランジスタのベースに接続され、他端が接地された第２の容量と、前記第６のトランジスタに定電流を供給する第２の電流源とから構成され、前記ピーク検出回路において前記利得可変回路の出力信号を受ける入力端子から前記増幅回路に電圧を出力する出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、前記平均値検出・出力振幅設定回路において前記利得可変回路の出力信号を受ける入力端子から前記増幅回路に電圧を出力する出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とが同一であり、前記第１、第２のトランジスタと前記第４、第５のトランジスタとが同一のサイズであり、前記第３のトランジスタと前記第６のトランジスタとが同一のサイズであり、前記第１の電流源と前記第２の電流源とが同一の電流値であることを特徴とするものである。
【００１４】
また、本発明の自動利得調整回路の１構成例において、前記電圧検出・設定回路は、一端が前記正相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第１の抵抗と、一端が前記逆相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第２の抵抗と、一端に電源電圧が供給され、他端が電圧検出・設定回路の出力端子に接続された第３の抵抗とから構成されることを特徴とするものである。
また、本発明の自動利得調整回路の１構成例は、さらに、自動利得調整回路の入力端子と前記ピーク検出回路の入力端子および前記平均値検出・出力振幅設定回路の入力端子との間に挿入された緩衝回路を備え、前記緩衝回路は、入力が自動利得調整回路の入力端子に接続されたエミッタフォロア回路と、入力が前記エミッタフォロア回路の出力に接続され、出力が前記ピーク検出回路の入力端子および前記平均値検出・出力振幅設定回路の入力端子に接続された出力回路とから構成されることを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、ピーク検出回路において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、平均値検出・出力振幅設定回路において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とを同一とすることにより、増幅回路でピーク検出回路の出力電圧と平均値検出・出力振幅設定回路の出力電圧との差分から利得制御信号を生成するときに、ピーク検出回路のトランジスタのベース−エミッタ間電圧が利得制御信号に与える影響と平均値検出・出力振幅設定回路のベース−エミッタ間電圧が利得制御信号に与える影響とを排除することができるので、利得制御信号の温度依存性を低減することができ、結果として利得可変回路の出力振幅の温度依存性を低減することができる。また、本発明では、平均値検出回路と出力振幅設定回路とが一体となっていることから、使用素子の削減、チップエリアの縮小、消費電力の削減といった効果が得られる。
【００１６】
また、本発明では、平均値検出・出力振幅設定回路内の電圧検出・設定回路を第１、第２、第３の抵抗から構成し、利得可変回路の出力信号の平均値電圧に利得可変回路の所望の出力振幅の１／２の電圧を加えた電圧を、第１、第２、第３の抵抗による分圧比で設定することができるので、平均値検出回路内に出力振幅設定回路を小さくまとめて内蔵させることができる。
【００１７】
また、本発明では、緩衝回路を設けることにより、利得可変回路が駆動する負荷を減じることができ、利得可変回路の高周波側の帯域を大きく確保することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る自動利得調整回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態に係る自動利得調整回路の構成を示す回路図である。
【図３】本発明の第２の実施の形態における利得可変回路の出力振幅の温度依存性のシミュレーション結果を示す図である。
【図４】従来のトランスインピーダンス増幅回路の構成を示すブロック図である。
【図５】ギルバートセル型の利得可変回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る自動利得調整回路の構成を示す回路図である。
本実施の形態における自動利得調整回路５ａは、図４に示した従来の自動利得調整回路５と同様に利得可変回路３の出力振幅をモニタしながら、当該出力振幅が自動利得調整回路５ａ内で設定された振幅となるように利得可変回路３への利得制御信号を生成・出力する。
【００２０】
本実施の形態における自動利得調整回路５ａは、ピーク検出回路１０と、平均値検出・出力振幅設定回路１１と、差動増幅回路である高利得アンプ１２とから構成されている。
ピーク検出回路１０は、図４に示した従来のピーク検出回路５０と同様に利得可変回路３の出力信号のピーク電圧を検出する回路である。ピーク検出回路１０は、ベースが自動利得調整回路５ａの正相入力端子ＩＴに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ１と、ベースが自動利得調整回路５ａの逆相入力端子ＩＣに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ２と、ベースがトランジスタＱ１，Ｑ２のエミッタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ３と、一端がトランジスタＱ１，Ｑ２のエミッタおよびトランジスタＱ３のベースに接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ１と、一端がトランジスタＱ３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１とから構成されている。
【００２１】
平均値検出・出力振幅設定回路１１は、図４に示した従来の自動利得調整回路５では別個であった平均値検出回路と出力振幅設定回路とを一体化した回路であり、利得可変回路３の出力信号の平均値電圧を検出すると共に、この平均値電圧に利得可変回路３の所望の出力振幅の略１／２の電圧（片振幅）を加える。平均値検出・出力振幅設定回路１１は、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ４，Ｑ５と、ベースがトランジスタＱ４，Ｑ５のエミッタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ６と、一端が自動利得調整回路５ａの正相入力端子ＩＴに接続され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ１と、一端が自動利得調整回路５ａの逆相入力端子ＩＣに接続され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ３と、一端がトランジスタＱ４，Ｑ５のベースに接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ２と、一端がトランジスタＱ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ２とから構成されている。
【００２２】
ピーク検出回路１０の出力端子（トランジスタＱ３のエミッタと電流源Ｉ１との接続点）は、高利得アンプ１２の正相入力端子ＯＴに接続されている。平均値検出・出力振幅設定回路１１の出力端子（トランジスタＱ６のエミッタと電流源Ｉ２との接続点）は、高利得アンプ１２の逆相入力端子ＯＣに接続されている。
【００２３】
高利得アンプ１２は、図４に示した従来のオペアンプ５３と同様の機能を司る。すなわち、高利得アンプ１２は、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分を増幅して、この増幅結果を利得制御信号として利得可変回路３に出力する。これにより、高利得アンプ１２は、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧とが等しくなるように利得可変回路３の利得を制御する。
【００２４】
前述のとおり、利得可変回路３としては、例えば図５に示したギルバートセル型の利得可変回路が使用される。利得可変回路３の正相出力端子ＨＯＴは自動利得調整回路５ａの正相入力端子ＩＴに接続され、利得可変回路３の逆相出力端子ＨＯＣは自動利得調整回路５ａの逆相入力端子ＩＣに接続されている。また、高利得アンプ１２から出力される正相側の利得制御信号ＧＣＴおよび逆相側の利得制御信号ＧＣＣは利得可変回路３に入力される。
【００２５】
以下、本実施の形態において利得可変回路３の出力振幅値の温度依存性が小さくなることを式を用いながら説明する。
まず、高利得アンプ１２の差動入力端子ＯＴ，ＯＣのうち正相入力端子ＯＴの電圧を求める。利得可変回路３の出力電圧のピーク値をＶｐｋ、トランジスタＱ１，Ｑ２のベース−エミッタ間電圧をＶｂｅ１、トランジスタＱ３のベース−エミッタ間電圧をＶｂｅ２としたとき、正相入力端子ＯＴの電圧は次式のようになる。
Ｖｐｋ−Ｖｂｅ１−Ｖｂｅ２                                      ・・・（１）
【００２６】
次に、高利得アンプ１２の逆相入力端子ＯＣの電圧を求める。利得可変回路３の出力電圧の平均値をＶａｖとすると、抵抗Ｒ１，Ｒ２，Ｒ３の共通接続点（トランジスタＱ４，Ｑ５のベースの共通接続点）の電圧は次式のようになる。
Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝
／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］                ・・・（２）
【００２７】
次に、トランジスタＱ４，Ｑ５のベース−エミッタ間電圧であるが、（Ａ）トランジスタＱ１，Ｑ２とトランジスタＱ４，Ｑ５が同サイズ、（Ｂ）トランジスタＱ３とトランジスタＱ６が同サイズ、（Ｃ）電流源Ｉ１と電流源Ｉ２が同電流値、という３つの条件が揃っている場合、トランジスタＱ３のベース電流とトランジスタＱ６のベース電流が等しく、さらにこれらのベース電流の半分の大きさの電流がそれぞれ等しいサイズのトランジスタＱ１，Ｑ２，Ｑ４，Ｑ５のエミッタを流れることから、トランジスタＱ４，Ｑ５のベース−エミッタ間電圧はトランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ１に等しくなる。尚、ここでトランジスタが同サイズとは、同じベース電流下では同一のベース−エミッタ間電圧となる事を意味する。そのようなトランジスタを実現する方法の一つとして、同サイズとしたいトランジスタについて、半導体層構造や電極構造を同一とし、さらにその半導体層および電極の厚さや長さも等しく作製すればよい。
【００２８】
また、トランジスタＱ６のベース−エミッタ間電圧は、前述の（Ｂ）トランジスタＱ３とトランジスタＱ６が同サイズ、（Ｃ）電流源Ｉ１と電流源Ｉ２が同電流値、という２つの条件が揃っていることで、等しい電流値の電流源Ｉ１とＩ２の電流がそれぞれ等しいサイズのトランジスタＱ３，Ｑ６のエミッタを流れることから、トランジスタＱ６のベース−エミッタ間電圧はトランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ２に等しくなる。以上から、逆相入力端子ＯＣの電圧は次式のようになる。
Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝
／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋  Ｒ３］−Ｖｂｅ１−Ｖｂｅ２
・・・（３）
【００２９】
正相入力端子ＯＴと逆相入力端子ＯＣは高利得アンプ１２の入力端子であり、前述したように高利得アンプ１２は正相入力端子ＯＴの電圧と逆相入力端子ＯＣの電圧とが等しくなるように動作するので、式（１）と式（３）より次式が成立する。
Ｖｐｋ−Ｖｂｅ１−Ｖｂｅ２＝Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）
／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］−Ｖｂｅ１
−Ｖｂｅ２                                                    ・・・（４）
【００３０】
さらに、式（４）は式（５）のように整理することができる。
Ｖｐｋ−Ｖａｖ＝（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝
／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］                ・・・（５）
【００３１】
すなわち、本実施の形態では、利得可変回路３のピーク電圧と平均値電圧との差が（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／｛｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３｝となるように動作する。よって利得可変回路３の出力振幅は次式のようになる。
２×（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝
／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］                ・・・（６）
【００３２】
ここで、式（６）を見ると、トランジスタＱ１，Ｑ２，Ｑ４，Ｑ５のベース−エミッタ間電圧Ｖｂｅ１およびトランジスタＱ３，Ｑ６のベース−エミッタ間電圧Ｖｂｅ２が含まれていないことが分かる。ベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が排除される理由は、ピーク検出回路１０の入力端子（トランジスタＱ１，Ｑ２のベース）からピーク検出回路１０の出力端子までの経路に挿入されるトランジスタが（Ｑ１＋Ｑ２）とＱ３の２段構成で、平均値検出・出力振幅設定回路１１の入力端子（抵抗Ｒ１，Ｒ２の一端）から平均値検出・出力振幅設定回路１１の出力端子までの経路に挿入されるトランジスタが（Ｑ４＋Ｑ５）とＱ６の２段構成であり、ピーク検出回路１０において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、平均値検出・出力振幅設定回路１１において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とが同一であるため、高利得アンプ１２でピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分から利得制御信号を生成するときに、ベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が排除されるからである。
【００３３】
これらのベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２は温度依存性が強く、式（６）にＶｂｅ１，Ｖｂｅ２が含まれる場合は、一定で有るべき利得可変回路３の出力振幅が大きく変動することとなってしまう。本実施の形態では、利得可変回路３の出力振幅の設定値である式（６）から温度依存性の強いＶｂｅ１，Ｖｂｅ２を排除し、その温度依存性を減少させている。
【００３４】
なお、抵抗Ｒ１〜Ｒ３にも温度依存性は有るが、式（６）中で抵抗Ｒ１〜Ｒ３が関係す式｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］は比を計算する式であり、抵抗Ｒ１〜Ｒ３に同一の抵抗素材を用いることで個々の温度変動は相殺されるため、｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］の温度依存性は小さくなる。よって、本実施の形態では、電源電圧ＶＣＣおよび利得可変回路３の出力電圧の平均値Ｖａｖの温度依存性程度まで、利得可変回路３の出力振幅の温度変動依存性を減じることが可能である。
【００３５】
さらに、本実施の形態では、平均値検出回路と出力振幅設定回路とが一体となっていることから、使用素子の削減、チップエリアの縮小、消費電力の削減といった効果が得られる。
【００３６】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る自動利得調整回路の構成を示す回路図である。
本実施の形態における自動利得調整回路５ｂについても、図４に示した従来の自動利得調整回路５や第１の実施の形態の自動利得調整回路５ａと同様に利得可変回路３の出力振幅をモニタしながら、当該出力振幅が自動利得調整回路５ｂ内で設定された振幅となるように利得可変回路３への利得制御信号を生成・出力する。
【００３７】
本実施の形態における自動利得調整回路５ｂは、ピーク検出回路１０と、平均値検出・出力振幅設定回路１１と、高利得アンプ１２と、緩衝回路１３とから構成されている。ここで、緩衝回路１３が第１の実施の形態と異なり新たに追加配置された構成ブロックである。緩衝回路１３は、ベースが自動利得調整回路５ｂの正相入力端子ＩＴに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ７と、ベースが自動利得調整回路５ｂの逆相入力端子ＩＣに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ８と、ベースがトランジスタＱ７，Ｑ８のエミッタに接続された差動構成のトランジスタＱ９，Ｑ１０と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ９のコレクタに接続された抵抗Ｒ４と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ１０のコレクタに接続された抵抗Ｒ５と、一端がトランジスタＱ９のエミッタに接続され、他端がトランジスタＱ１０のエミッタに接続された抵抗Ｒ６と、一端がトランジスタＱ７のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ３と、一端がトランジスタＱ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ４と、一端がトランジスタＱ９のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ５と、一端がトランジスタＱ１０のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ６とから構成されている。
【００３８】
トランジスタＱ７と電流源Ｉ３とはエミッタフォロア回路を構成し、同様にトランジスタＱ８と電流源Ｉ４とはエミッタフォロア回路を構成している。また、トランジスタＱ９，Ｑ１０と抵抗Ｒ４，Ｒ５と電流源Ｉ５，Ｉ６とは、出力回路（差動増幅回路）を構成している。
【００３９】
緩衝回路１３の正相出力端子（トランジスタＱ１０のコレクタと抵抗Ｒ５との接続点）は、ピーク検出回路１０の正相入力端子（トランジスタＱ１のベース）および平均値検出・出力振幅設定回路１１の正相入力端子（抵抗Ｒ１の一端）に接続されている。緩衝回路１３の逆相出力端子（トランジスタＱ９のコレクタと抵抗Ｒ４との接続点）は、ピーク検出回路１０の逆相入力端子（トランジスタＱ２のベース）および平均値検出・出力振幅設定回路１１の逆相入力端子（抵抗Ｒ２の一端）に接続されている。
【００４０】
緩衝回路１３の役割は、利得可変回路３の差動出力端子ＨＯＴ，ＨＯＣにおける負荷、特に容量性負荷の大きさを第１の実施の形態と比較して減少させ、利得可変回路３の高周波側の帯域を第１の実施の形態よりも大きく確保することである。この役割が実現される様子は、以下のように説明できる。第１の実施の形態では、利得可変回路３の差動出力端子ＨＯＴ，ＨＯＣにおける負荷は、ピーク検出回路１０と、これに並列接続されている平均値検出・出力振幅設定回路１１の２回路である。負荷が２回路であるために、たとえ作製プロセスで許される最小サイズのトランジスタをピーク検出回路１０の入力部のトランジスタＱ１，Ｑ２と平均値検出・出力振幅設定回路１１の入力部のトランジスタＱ４，Ｑ５に用いても、利得可変回路３が駆動する負荷は出力端子１個あたりトランジスタ２個分となる。
【００４１】
これに対し本実施の形態では、緩衝回路１３を挿入することによって、利得可変回路３が駆動する負荷を出力端子１個あたりトランジスタ１個分まで減少させることができる。すなわち、緩衝回路１３の入力部のトランジスタＱ７，Ｑ８に最小サイズのトランジスタを用いれば、利得可変回路３が駆動する負荷を第１の実施の形態と比べて１／２程度まで減じることが可能である。本実施の形態では、利得可変回路３が駆動する負荷、特に容量性負荷が小さくなることから、利得可変回路３の高周波側の帯域を大きく確保することができる。
【００４２】
自動利得調整回路５ｂとしての機能、すなわち利得可変回路３の出力振幅をモニタしながら、当該出力振幅が自動利得調整回路５ｂ内で設定された振幅となるように利得可変回路３への利得制御信号を生成・出力する機能は、緩衝回路１３の追加配置によっても変わらない。その理由は、ピーク検出回路１０が検出するピーク電圧Ｖｐｋと平均値検出・出力振幅設定回路１１が検出する平均値電圧Ｖａｖとが緩衝回路１３によって補正を受けるものの、緩衝回路１３による補正の度合いを考慮して、平均値検出・出力振幅設定回路１１で設定される出力振幅設定値を設定することで、所望の出力振幅が利得可変回路３の出力端子で得られるからである。
【００４３】
また、第１の実施の形態で得られた効果である「利得可変回路３の出力振幅値の温度依存性の減少」も本実施の形態でも保たれる。その理由は、「利得可変回路３の出力振幅値の温度依存性の減少」という効果が、ピーク検出回路１０と平均値検出・出力振幅設定回路１１のトランジスタレベルの構成によるものであり、そのトランジスタレベルの構成が本実施の形態においても維持されているからである。
【００４４】
図３（Ａ）〜図３（Ｃ）に本実施の形態による利得可変回路３の出力振幅の温度依存性のシミュレーション結果を示す。図３（Ａ）、図３（Ｂ）、図３（Ｃ）は、それぞれ−５℃、＋２５℃、＋１００℃の周囲温度条件における利得可変回路３の出力端子ＨＯＴの出力波形を示している。本シミュレーションでは、いずれの温度条件でも利得可変回路３の入力端子ＨＩＴ，ＨＩＣそれぞれに約１８０ｍＶｐｐ、３２Ｇｂｐｓの擬似ランダム信号を入力している。利得可変回路３の−５℃における出力振幅は２４２ｍＶｐｐ、＋２５℃における出力振幅は２７３ｍＶｐｐ、＋１００℃における出力振幅は３４２ｍＶｐｐであった。このように、本実施の形態では、−５℃〜１００℃の温度変化に対して、利得可変回路３の出力振幅の変化を１００ｍＶｐｐ程度に抑えることができる。
【００４５】
なお、利得可変回路３の構成として図５に示したギルバートセル型の利得可変回路の構成を例に挙げているが、これに限るものではなく、本発明は他の利得可変回路にも適用可能である。
【産業上の利用可能性】
【００４６】
本発明は、利得可変回路の利得調整を行う技術に適用することができる。
【符号の説明】
【００４７】
３…利得可変回路、５ａ，５ｂ…自動利得調整回路、１０…ピーク検出回路、１１…平均値検出・出力振幅設定回路、１２…高利得アンプ、１３…緩衝回路、Ｑ１〜Ｑ１０…トランジスタ、Ｒ１〜Ｒ６…抵抗、Ｃ１，Ｃ２…容量、Ｉ１〜Ｉ６…電流源。
【図１】
0005336554.tif 000002
【図２】
0005336554.tif 000003
【図３】
0005336554.tif 000004
【図４】
0005336554.tif 000005
【図５】
0005336554.tif 000006