(57)【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
インダクタとコンデンサとからなる並列共振回路が前記抵抗と並列に接続され、
前記並列共振回路と、前記第１中心電極及び前記第１整合容量にて形成される並列共振回路との間に、これら二つの並列共振回路を結合する結合素子が電気的に接続されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記結合素子は容量素子であること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記結合素子はインダクタンス素子であること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
前記容量素子又は前記インダクタンス素子は、複数の素子で構成されていること、を特徴とする請求項２又は請求項３に記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として２ポート型アイソレータは、特許文献１に記載のように、フェライトの表面に第１中心電極及び第２中心電極を互いに絶縁状態で交差して配置し、第１中心電極と並列にかつ終端抵抗と直列にコンデンサとインダクタとからなるＬＣ直列共振回路を接続したものが知られている。この２ポート型アイソレータは、逆方向から高周波電力が入力された場合、終端抵抗とＬＣ直列共振回路のインピーダンス特性により広帯域に整合され、アイソレーション特性が向上する。また、順方向から高周波電力が入力された場合、第１中心電極及び終端抵抗にはほとんど高周波電流は流れないので、ＬＣ直列共振回路の追加による挿入損失の劣化は無視できるレベルである。
【０００４】
ところで、前記２ポート型アイソレータにあっては、ＬＣ直列共振回路を構成するインダクタは６０〜８０ｎＨ程度のインダクタンス値を必要とする。この程度のインダクタンス値を有するインダクタを、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍサイズのチップコイルで構成すると、該コイルの自己共振周波数は１ＧＨz前後であるため、１ＧＨｚ以上で動作する非可逆回路素子には適用することはできないという問題点を有している。この問題点は、インダクタンス値の小さな複数のチップコイルを直列に接続する、あるいは、自己共振周波数の高い大きなサイズのチップコイルを使用することにより解決することが可能である。
【０００５】
しかし、前記解決策では、製品サイズの大型化やコストアップを招来してしまう。また、インダクタンス値が大きいほどチップコイルの許容電流が小さいので、アンテナから反射された高周波電力によりチップコイルの導体が断線してしまうおそれがあり、信頼性に欠ける。
【０００６】
一方、前記ＬＣ直列共振回路を構成するコンデンサは、０．１〜０．４ｐＦ程度の微小な容量値が必要である。しかし、微小容量値のコンデンサでは、発生が不可避な浮遊容量のばらつきにより、実効的な容量値が大きく変動し、アイソレーション特性のばらつきが大きくなり、好ましい特性の非可逆回路素子を安定して量産することが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００９／０２８１１２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、挿入損失を劣化させることなく、アイソレーション特性を向上させることができ、かつ、より高周波帯域での動作が可能で信頼性が高く、アイソレーション特性のばらつきを抑制できる非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
インダクタとコンデンサとからなる並列共振回路が前記抵抗と並列に接続され、
前記並列共振回路と、前記第１中心電極及び前記第１整合容量にて形成される並列共振回路との間に、これら二つの並列共振回路を結合する結合素子が電気的に接続されていること、
を特徴とする。
【００１０】
前記非可逆回路素子においては、出力ポートに高周波電流が入力されると、第１中心電極と第１整合容量とで形成される並列共振回路に加えて、インダクタとコンデンサとからなる並列共振回路と抵抗とのインピーダンス特性により広帯域に整合され、アイソレーション特性が向上する。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第２中心電極に大きな高周波電流が流れ、前記二つの並列共振回路にはほとんど高周波電流が流れない。従って、インダクタとコンデンサとからなる前記並列共振回路が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【００１１】
特に、追加した並列共振回路を構成するインダクタは、小さなインダクタンス値でよく、小さなサイズのチップコイルの自己共振周波数である６ＧＨｚ程度までで動作する非可逆回路素子に適用することが可能である。インダクタンス値の小さなチップコイルを用いると許容電流が大きいので、アンテナから反射された高周波電力により電極が断線するおそれがなく、信頼性が向上する。また、追加した並列共振回路を構成するコンデンサは、比較的大きな容量値となるため、浮遊容量が多少ばらついても実効的な容量値の変動割合が小さいので、アイソレーション特性のばらつきが抑制される。
【発明の効果】
【００１２】
本発明によれば、挿入損失特性を維持したままアイソレーション特性を向上させることができ、かつ、より高周波帯域での動作が可能で信頼性が高く、アイソレーション特性のばらつきを抑制できる。
【図面の簡単な説明】
【００１３】
【図１】第１実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。
【図２】中心電極付きフェライトを示す分解斜視図である。
【図３】第１実施例である非可逆回路素子の等価回路図である。
【図４】第１実施例である非可逆回路素子の挿入損失特性を示すグラフである。
【図５】第１実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図６】第２実施例である非可逆回路素子の等価回路図である。
【図７】第２実施例である非可逆回路素子の挿入損失特性を示すグラフである。
【図８】第２実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図９】第３実施例である非可逆回路素子の等価回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００１５】
（第１実施例、図１〜図５参照）
第１実施例である非可逆回路素子（２ポート型アイソレータ）は、集中定数型アイソレータであり、図１に示すように、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、チップ抵抗Ｒ１と、チップインダクタＬｗ１とで構成されている。
【００１６】
フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１７】
また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を形成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１８】
第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００１９】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。
【００２０】
前記接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００２１】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２２】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図３に示すように、整合用コンデンサＣ１，Ｃ２、インピーダンス整合用コンデンサＣｓ１，Ｃｓ２、及び、本第１実施例の要部であって以下に詳述する並列共振回路を構成するコンデンサＣｗ１が内蔵されている。また、上面には入力端子電極２５、出力端子電極２６、グランド端子電極２７及び接続用端子電極２８ａ，２８ｂがそれぞれ形成され、下面には入力用外部端子電極ＩＮ、出力用外部端子電極ＯＵＴ及びグランド用外部端子電極ＧＮＤがそれぞれ形成されている。等価回路に示されている終端抵抗Ｒ１はチップ抵抗Ｒとして、並列共振回路を構成するインダクタはチップインダクタＬｗ１として、それぞれ回路基板２０上に外付けされている。
【００２３】
平板状ヨーク１０は、電磁シールド機能を有するもので、前記フェライト・磁石素子３０の上面に接着剤を介して固定されている。
【００２４】
ここで、第１実施例の回路構成を図３の等価回路を参照して説明する。第１中心電極３５の一端（入力ポートＰ１）は整合用コンデンサＣｓ１を介して外部端子電極ＩＮに接続されている。第１中心電極３５の他端と第２中心電極３６の一端（出力ポートＰ２）は整合用コンデンサＣｓ２を介して外部端子電極ＯＵＴに接続され、第２中心電極３６の他端は外部端子電極ＧＮＤ（グランドポートＰ３）に接続されている。
【００２５】
入力ポートＰ１と出力ポートＰ２との間には第１中心電極３５（Ｌ１）と並列に整合用コンデンサＣ１が接続され、出力ポートＰ２とグランドポートＰ３との間には第２中心電極３６（Ｌ２）と並列に整合用コンデンサＣ２が接続されている。入力ポートＰ１と出力ポートＰ２との間には、抵抗Ｒ１と並列にＬＣ並列共振回路５１（インダクタＬｗ１とコンデンサＣｗ１とからなる）が接続されている。さらに、ＬＣ並列共振回路５１とＬＣ並列共振回路５２（第１中心電極３５（Ｌ１）と整合用コンデンサＣ１とからなる）との間には、二つのＬＣ並列共振回路５１，５２を結合するコンデンサＣｗ２が接続されている。
【００２６】
以上の回路構成からなる２ポート型アイソレータにおいては、入力ポートＰ１に高周波電流が入力されると、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れず、挿入損失が小さく、広帯域で動作する。この動作時において、抵抗Ｒ１やＬＣ並列共振回路５１にも高周波電流はほとんど流れないため、ＬＣ並列共振回路５１による損失は無視でき、挿入損失が増大することはない。
【００２７】
一方、出力ポートＰ２に高周波電流が入力されると、抵抗Ｒ１とＬＣ並列共振回路５１のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。
【００２８】
ここで、第１実施例である２ポート型アイソレータの挿入損失及びアイソレーションの特性について図４及び図５を参照して説明する。挿入損失特性及びアイソレーション特性は、以下のスペックでの測定データである。
【００２９】
インダクタＬ１：２．５０ｎＨ
インダクタＬ２：６．５３ｎＨ
コンデンサＣ１：２．６２ｐＦ
コンデンサＣ２：１．０２ｐＦ
コンデンサＣｓ１：２．７０ｐＦ
コンデンサＣｓ２：３．２０ｐＦ
抵抗Ｒ１：２６２Ω
インダクタＬｗ１：１．００ｎＨ
コンデンサＣｗ１：６．３７ｐＦ
コンデンサＣｗ２：０．３０ｐＦ
【００３０】
図４には、第１実施例での挿入損失特性Ｘ１と、ＬＣ並列共振回路５１及び結合用コンデンサＣｗ２を有していない比較例である２ポート型アイソレータの挿入損失特性Ｘ２を示しており、両者の挿入損失特性Ｘ１，Ｘ２は略一致しており、重なって示されている。即ち、ＬＣ並列共振回路５１を挿入したことによって挿入損失が増大することはない。図５には、第１実施例でのアイソレーション特性Ｙ１と、ＬＣ並列共振回路５１及び結合用コンデンサＣｗ２を有していない比較例である２ポート型アイソレータのアイソレーション特性Ｙ２を示している。
【００３１】
１９２０〜１９８０ＭＨｚにおいて、挿入損失特性は、両者とも−０．４１ｄＢ以上であり、アイソレーション特性は、第１実施例では−２４．４ｄＢ以下であるのに対して、比較例では−１４．５ｄＢ以下である。アイソレーション特性において、第１実施例では二つの極が形成されるのは、ＬＣ並列共振回路５１，５２の作用による。
【００３２】
特に、ＬＣ並列共振回路５１を構成するインダクタＬｗ１は、数ｎＨと小さなインダクタンス値でよく、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍサイズの小さなチップコイルの自己共振周波数である６ＧＨｚ程度までで動作することが可能である。数ｎＨ程度以下のチップコイルは許容電流が大きいので、アンテナから反射された高周波電力により電極が断線するおそれがなく、信頼性が向上する。また、ＬＣ並列共振回路５１を構成するコンデンサＣｗ１は、数ｐＦの比較的大きな容量値となるため、浮遊容量が多少ばらついても実効的な容量値の変動割合が小さいので、アイソレーション特性のばらつきが抑制される。
【００３３】
また、インダクタＬｗ１のインダクタンス値の温度特性とコンデンサＣｗ１の容量値の温度特性の正負を互いに逆、かつ、絶対値をおよそ同値に設定することにより、温度変化に対するアイソレーション特性の変動が小さい非可逆回路素子が得られる。勿論、両者の温度特性がゼロの場合でも前記同様の効果を得ることができる。
【００３４】
なお、前記第１実施例では、インダクタＬｗ１をチップコイルで構成し、コンデンサＣｗ１を回路基板２０に形成している。逆に、インダクタＬｗ１を回路基板２０に形成し、コンデンサＣｗ１をチップタイプとしてもよく、あるいは、両者を回路基板２０に形成したり、チップタイプとしてもよい。他の素子に関しても同様である。
【００３５】
（第２実施例、図６〜図８参照）
第２実施例である非可逆回路素子（２ポート型アイソレータ）は、等価回路として図６に示すように、ＬＣ並列共振回路５１，５２の結合素子としてインダクタＬｗ２としたもので、他の構成は前記第１実施例と同様である。従って、本第２実施例の作用効果は第１実施例と同様である。
【００３６】
ここで、第２実施例である２ポート型アイソレータの挿入損失及びアイソレーションの特性について図７及び図８を参照して説明する。挿入損失特性及びアイソレーション特性は、以下のスペックでの測定データである。
【００３７】
インダクタＬ１：２．５０ｎＨ
インダクタＬ２：６．６０ｎＨ
コンデンサＣ１：３．２１ｐＦ
コンデンサＣ２：１．０１ｐＦ
コンデンサＣｓ１：２．６０ｐＦ
コンデンサＣｓ２：３．３０ｐＦ
抵抗Ｒ１：２４３Ω
インダクタＬｗ１：１．００ｎＨ
コンデンサＣｗ１：６．９５ｐＦ
インダクタＬｗ２：２２．００ｐＦ
【００３８】
図７には、第２実施例での挿入損失特性Ｘ１と、ＬＣ並列共振回路５１及び結合用インダクタＬｗ２を有していない比較例である２ポート型アイソレータの挿入損失特性Ｘ２を示しており、両者の挿入損失特性Ｘ１，Ｘ２は略一致しており、重なって示されている。即ち、ＬＣ並列共振回路５１を挿入したことによって挿入損失が増大することはない。図８には、第２実施例でのアイソレーション特性Ｙ１と、ＬＣ並列共振回路５１及び結合用インダクタＬｗ２を有していない比較例である２ポート型アイソレータのアイソレーション特性Ｙ２を示している。
【００３９】
１９２０〜１９８０ＭＨｚにおいて、挿入損失特性は、両者とも−０．４１ｄＢ以上であり、アイソレーション特性は、第２実施例では−２４．２ｄＢ以下であるのに対して、比較例では−１４．５ｄＢ以下である。
【００４０】
（第３実施例、図９参照）
第３実施例である非可逆回路素子（２ポート型アイソレータ）は、等価回路として図９に示すように、前記第２実施例の回路構成において、ＬＣ並列共振回路５１のコンデンサＣｗ１を二つのコンデンサＣｗ１１，Ｃｗ１２で構成したものである。従って、本第３実施例の作用効果は前記第１実施例で説明したとおりである。
【００４１】
コンデンサの容量値には一定のばらつきがあり、二つのコンデンサで構成するほうが単一のコンデンサで構成するよりも容量値のばらつきが小さくなる。単一のコンデンサの容量値のばらつきの分布を正規分布と仮定して標準偏差をσとすると、ｎ個のコンデンサで構成した容量値の標準偏差はσ／√ｎになるからである。また、コンデンサＣｗ１１，Ｃｗ１２のいずれか又は双方を回路基板２０に形成すれば、非可逆回路素子を小型化することができる。
【００４２】
なお、結合用インダクタＬｗ２に代えて結合用コンデンサＣｗ２を用いてもよい。あるいは、ＬＣ並列共振回路５１を構成するインダクタＬｗ１を２以上の複数の素子で構成してもよく、コンデンサＣｗ１１，Ｃｗ１２にあっても３以上の複数の素子で構成してもよい。また、これらの複数の素子としてチップタイプを用いるか、回路基板２０に形成するかは任意である。
【００４３】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００４４】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、第１及び第２中心電極３５，３６の形状は種々に変更することができる。また、第２中心電極３６は１ターン以上巻回されていればよい。
【産業上の利用可能性】
【００４５】
以上のように、本発明は、非可逆回路素子に有用であり、特に、挿入損失特性を維持したままアイソレーション特性を向上させることができ、かつ、より高周波帯域での動作が可能で信頼性が高く、アイソレーション特性のばらつきを抑制できる点で優れている。
【符号の説明】
【００４６】
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
５１…ＬＣ並列共振回路
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｃ１，Ｃ２…コンデンサ
Ｒ１…抵抗
Ｃｗ１，Ｃｗ１１，Ｃｗ１２…コンデンサ
Ｌｗ１…インダクタ
Ｃｗ２…結合用コンデンサ
Ｌｗ２…結合用インダクタ
【図１】
0005158146.tif 000002
【図２】
0005158146.tif 000003
【図３】
0005158146.tif 000004
【図４】
0005158146.tif 000005
【図５】
0005158146.tif 000006
【図６】
0005158146.tif 000007
【図７】
0005158146.tif 000008
【図８】
0005158146.tif 000009
【図９】
0005158146.tif 000010