(57)【特許請求の範囲】
【請求項１】
基板上にレジスト膜を形成するレジスト膜形成工程と、前記形成されたレジスト膜に対して選択的に露光光を照射する露光光照射工程と、前記露光光が照射されたレジスト膜を現像して該レジスト膜に開口部を設ける現像工程と、前記レジスト膜上及び前記開口部内に、前記レジスト膜に含まれる基材樹脂のガラス転移点よりも高いガラス転移点を有する樹脂（ただし、アクリル酸とビニルピロリドンのコポリマーを除く）による膜、金属の酸化膜、及び金属膜から選択される少なくとも１種の形状制御膜を形成する形状制御膜形成工程と、前記レジスト膜及び前記形状制御膜を加熱するベーキング工程とを含む半導体装置の製造方法であって、前記ベーキング工程の加熱温度において、前記形状制御膜の弾性率が前記レジスト膜の弾性率よりも高いことを特徴とする半導体装置の製造方法。
【請求項２】
前記レジスト膜に含まれる基材樹脂のガラス転移点よりも高いガラス転移点を有する樹脂が、ポリイミド、ポリイミド前駆体であるポリアミド、及び芳香族ポリマーから選択される請求項１に記載の半導体装置の製造方法。
【請求項３】
前記芳香族ポリマーが、ポリスチレン誘導体、ポリアリルエーテル誘導体、及びポリフェノール誘導体から選択される請求項２に記載の半導体装置の製造方法。
【請求項４】
前記形状制御膜の厚さが、前記レジスト膜の厚さの１／２以下である請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記ベーキング工程における加熱温度が、８０〜１８０℃である請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
基板上にレジスト膜を形成するレジスト膜形成工程と、前記形成されたレジスト膜に対して選択的に露光光を照射する露光光照射工程と、前記露光光が照射されたレジスト膜を現像して該レジスト膜に開口部を設ける現像工程と、前記レジスト膜上及び前記開口部内に、前記レジスト膜に含まれる基材樹脂のガラス転移点よりも高いガラス転移点を有する樹脂（ただし、アクリル酸とビニルピロリドンのコポリマーを除く）による膜、金属の酸化膜、及び金属膜から選択される少なくとも１種の形状制御膜を形成する形状制御膜形成工程と、前記レジスト膜及び前記形状制御膜を加熱するベーキング工程とを含むマスクの製造方法であって、前記ベーキング工程の加熱温度において、前記形状制御膜の弾性率が前記レジスト膜の弾性率よりも高いことを特徴とするマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びマスクの製造方法に関し、特に、半導体装置、磁気ヘッド、及びマスクを製造する際に用いられる半導体装置の製造方法及びマスクの製造方法に関する。
【背景技術】
【０００２】
現在では、半導体集積回路の高集積化が進み、それに伴って配線パターンは、０．１μｍ以下のサイズに、最小のものでは０．０５μｍ以下のサイズにまで微細化されている。前記配線パターンを微細に形成するには、被処理基板上をレジスト膜で被覆し、該レジスト膜に対して選択露光を行った後に現像することによりレジストパターンを形成し、該レジストパターンをマスクとして前記被処理基板に対してドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターン（例えば配線パターンなど）を得るリソグラフィ技術が非常に重要である。このリソグラフィ技術においては、露光光（露光に用いる光）の短波長化により、更には、電子線やＸ線等を使用することで、より微細なパターン形成が検討されるに至っている。
【０００３】
短波長光源（ＫｒＦ、ＡｒＦ、Ｆ２エキシマレーザ）、電子線、軟Ｘ線リソグラフィに対応するレジスト材料としては、酸発生剤を含有する化学増幅レジストが有望視されている。この化学増幅型レジストは、例えば、紫外線、電子線、軟Ｘ線、集束イオンビーム等を照射して露光することによって、光酸発生剤から酸が生じ、該露光後にベーク処理を行うことによる触媒反応を利用し、露光領域をアルカリ可溶（ポジ型）又はアルカリ不溶（ネガ型）物質に変化させる。このため、見かけの量子収率を向上させて、高感度化を図ることができる。このような化学増幅型レジストは、一般に基材樹脂、光酸発生剤、各種添加剤、溶剤からなり、ネガ型レジストでは、更に架橋剤が添加されている。
【０００４】
しかしながら、前記短波長光源を用いたフォトリソグラフィでは、露光の際にレジスト膜自体が露光光を吸収し、照射面積がレジスト膜表面よりも底部の方で小さくなり、現像後に得られるパターン形状はポジ型レジストの場合で順テーパ形状（図２８）となり、ネガ型レジストの場合では逆テーパ形状（図２９）となる。
【０００５】
また、電子線リソグラフィにおいては、レジストに入射する電子が電荷を持つことから、露光の際にレジストを構成する物質の原子核や電子との相互作用が生じる。このため電子線がレジスト膜に入射すれば必ず散乱が起こる（前方散乱）。そのため電子線照射部においては、照射面積がレジスト膜表面よりも底部の方で大きくなり、現像後に得られるパターン形状はポジ型レジストの場合で逆テーパ形状（図２９）となり、ネガ型レジストの場合では順テーパ形状（図２８）となる。
【０００６】
このようなレジストパターンの形状異常、特に逆テーパ形状が生じると（例えば、特許文献１及び２）、パターン上面からの観察において寸法の正確な測定ができず、半導体デバイスの微細加工を困難なものとする。
【０００７】
そこで、逆テーパ形状が生じた場合、レジストパターンに対して加熱処理（レジストリフロー法）を施すことにより、レジストパターン形状が逆テーパ形状となることを回避し、垂直なパターン、さらに必要に応じて順テーパ形状のパターンを形成することがなされていたが、この加熱処理（レジストリフロー法）では、図３０に示すように、レジスト膜軟化時の表面張力の影響によりレジスト側壁３００が丸みをおびるともに、レジスト膜が流動することでレジストボトム開口長４００が変動するという問題が生じていた。
【０００８】
【特許文献１】特許第３８５８７３０号公報
【特許文献２】特開２００６−３１８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。
即ち、本発明は、レジスト側壁が丸みをおびること及びレジストボトム開口長が変動することを防止しつつ、レジストパターン形状が逆テーパ形状となることを回避し、垂直なパターン、さらに必要に応じて順テーパ形状のパターンを形成することができる半導体装置の製造方法及びマスクの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者らは、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、ベーキング工程の加熱温度における弾性率がレジスト膜の弾性率よりも高い形状制御膜をレジスト膜上及び前記レジスト膜に設けられた開口部内に形成すると、前記開口部内が高弾性の形状制御膜で固定されるため、レジスト側壁の丸みやレジストボトム開口長の変動が抑えられ、安定したテーパーパターンの形成が実現される。
【００１１】
前記課題を解決するための手段としては、後述する付記に列挙した通りである。即ち、
本発明の半導体装置の製造方法（マスクの製造方法）は、基板上にレジスト膜を形成するレジスト膜形成工程と、前記形成されたレジスト膜に対して選択的に露光光を照射する露光光照射工程と、前記露光光が照射されたレジスト膜を現像して該レジスト膜に開口部を設ける現像工程と、前記レジスト膜上及び前記開口部内に形状制御膜を形成する形状制御膜形成工程と、前記レジスト膜及び前記形状制御膜を加熱するベーキング工程とを含む半導体装置の製造方法（マスクの製造方法）であって、前記ベーキング工程の加熱温度において、前記形状制御膜の弾性率が前記レジスト膜の弾性率よりも高いことを特徴とする。
【００１２】
該半導体装置の製造方法（マスクの製造方法）では、前記レジスト膜形成工程において、前記基板上に前記レジスト膜が形成され、前記露光光照射工程において、前記形成されたレジスト膜に対して選択的に露光光が照射され、前記現像工程において、前記露光光が照射されたレジスト膜が現像されて該レジスト膜に開口部が設けられ、前記形状制御膜形成工程において、前記レジスト膜上及び前記開口部内に、ベーキング工程の加熱温度における弾性率がレジスト膜の弾性率よりも高い形状制御膜が形成され、前記ベーキング工程において、前記レジスト膜及び前記形状制御膜が加熱される。その結果、ベーキング工程の加熱温度おける弾性率がレジスト膜の弾性率よりも高い形状制御膜が、レジスト膜上及び前記レジスト膜に設けられた開口部内に形成され、前記開口部内が高弾性の形状制御膜で固定されて、レジスト側壁が丸みをおびること及びレジストボトム開口長が変動することを防止することができる。
【発明の効果】
【００１３】
本発明によると、従来における問題を解決することができ、前記目的を達成することができる。また、本発明によると、レジスト側壁が丸みをおびること及びレジストボトム開口長が変動することを防止しつつ、レジストパターン形状が逆テーパ形状となることを回避し、垂直なパターン、さらに必要に応じて順テーパ形状のパターンを形成することができる半導体装置の製造方法及びマスクの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
（半導体装置の製造方法及びマスクの製造方法）
本発明の半導体装置の製造方法及びマスクの製造方法（レジストパターン形成方法）は、レジスト膜形成工程と、露光光照射工程と、現像工程と、形状制御膜形成工程と、ベーキング工程とを含み、更に必要に応じて適宜選択した、その他の工程を含む。
【００１５】
＜レジスト膜形成工程＞
前記レジスト膜形成工程は、基板上にレジスト膜を形成すること以外には特に制限はなく、目的に応じて適宜選択することができる。
前記レジスト膜の材料としては、特に制限はなく、公知のレジスト材料の中から目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、ｇ線、ｉ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー、Ｆ２エキシマレーザー、電子線等でパターニング可能なｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト、電子線レジスト等が好適に挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、ＫｒＦレジスト、ＡｒＦレジスト、アクリル系樹脂を含んでなるレジスト、などが好ましく、より微細なパターニング、スループットの向上等の観点からは、解像限界の延伸が急務とされているＡｒＦレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかがより好ましい。
【００１６】
前記レジスト膜の材料の具体例としては、ノボラック系レジスト、ＰＨＳ系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジストなどが挙げられる。これらは、フッ素修飾等されていてもよい。
【００１７】
＜露光光照射工程＞
前記露光光照射工程は、形成されたレジスト膜に対して選択的に露光光を照射すること以外には特に制限はなく、目的に応じて適宜選択することができる。
前記露光光の照射は、公知の露光装置により好適に行うことができる。前記露光光の照射により、露光領域における前記レジスト膜中にて分解、脱離、架橋等の反応が生じパターン潜像が形成される。
前記露光光の照射は、前記レジスト膜の一部の領域に対して行われることにより、該一部の領域において、前記該一部の領域の極性が変化し、後述の現像工程において、該極性変化させた一部の領域以外の未反応領域が残存（ポジレジストの場合）、または除去（ネガレジストの場合）されてレジストパターンが形成される。
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、電離放射線（紫外線、電子線、収束イオンビーム、陽電子線、α線、β線、μ粒子線、π粒子線、陽子線、重陽子線、及び重イオン線から選択される少なくとも１種の電荷粒子線）を用いることが好ましく、紫外線、Ｘ線、電子線、エキシマレーザ線、収束イオンビーム等の活性エネルギー線を用いることがさらに好ましい。
前記エキシマレーザ線を用いる場合は、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＡｒＦエキシマレーザ光（波長１９３ｎｍ）、Ｆ２エキシマレーザ光（波長１５７ｎｍ）、などが好ましい。
【００１８】
＜現像工程＞
前記現像工程は、図１Ａに示すように、露光光が照射されたレジスト膜（図１Ａにおける２０１）を現像して該レジスト膜に開口部を設けること以外には特に制限はなく、目的に応じて適宜選択することができる。
前記現像は、未硬化領域を除去することにより行われるものである。前記未硬化領域の除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、現像液を用いて除去する方法などが挙げられる。
【００１９】
前記現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、水又はアルカリ水溶液であるのが好ましく、環境への負荷を低減することができる。
【００２０】
前記アルカリとしては、水酸化ナトリウム、水酸化カリウム、ケイ酸ナトリウム、アンモニアなどの無機アルカリ；エチルアミン、プロピルアミンなどの第一級アミン；ジエチルアミン、ジプロピルアミンなどの第二級アミン；トリメチルアミン、トリエチルアミンなどの第三級アミン；ジエチルエタノールアミン、トリエタノールアミンなどのアルコールアミン；テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、トリエチルヒドロキシメチルアンモニウムヒドロキシド、トリメチルヒドロキシエチルアンモニウムなどの第四級アンモニウムヒドロキシド；などが挙げられる。
【００２１】
また必要に応じて、前記アルカリ水溶液には、メチルアルコール、エチルアルコール、プロピルアルコール、エチレングリコールなどの水溶性有機溶剤、界面活性剤、樹脂の溶解抑止剤、などを添加することができる。
【００２２】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
【００２３】
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第２級アルコールエトキシレート系、などが挙げられる。
【００２４】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤などが挙げられる。
【００２５】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００２６】
前記界面活性剤の形状制御材料における含有量としては、各成分の種類や含有量などに応じて適宜決定することができる。
【００２７】
＜形状制御膜形成工程＞
前記形状制御膜形成工程は、図１Ｂに示すように、レジスト膜上及び前記レジスト膜に設けられた開口部内に、後述するベーキング工程の加熱温度における弾性率がレジスト膜の弾性率よりも高い形状制御膜（図１Ｂにおける２０２）を形成すること以外には特に制限はなく、目的に応じて適宜選択することができる。
【００２８】
−形状制御膜−
前記形状制御膜としては、ベーキング工程の加熱温度における弾性率がレジスト膜の弾性率よりも高ければ、特に制限は無く、例えば、各種金属膜（例えば、Ａｕ膜）、各種金属の酸化膜（例えば、Ａｌ２Ｏ３膜）、各種半導体膜、各種半導体の酸化膜や窒化膜等の無機膜を挙げることができる。特に、現像工程の後にめっき処理を施す場合は、鍍金下地となりうる各種金属膜が特に好ましい。
【００２９】
また、前記形状制御膜として有機高分子材料を使用することができ、この場合は、形状制御膜に含まれる基材樹脂のガラス転移温度が前記レジスト膜を構成する基材樹脂のガラス転移温度よりも高くすることで、ベーキング工程の加熱温度における弾性率がレジスト膜の弾性率よりも高い形状制御膜を形成することができる。なお、形状制御膜に含まれる基材樹脂のガラス転移温度と、レジスト膜を構成する基材樹脂のガラス転移温度との差が、３０℃以上であることが好ましい。
【００３０】
レジスト膜を構成する基材樹脂のガラス転移温度よりも高い材料としては、例えば、ポリイミド、ポリイミド前駆体であるポリアミド、及び芳香族ポリマーのいずれかを含む樹脂が挙げられる。芳香族ポリマーを含む基材樹脂としては、例えば、ポリスチレン誘導体、ポリアリルエーテル誘導体、ポリフェノール誘導体等が挙げられる。
【００３１】
前記形状制御膜の形成方法については、特に限定されず、公知の各種手法を用いることができる。
【００３２】
前記形状制御膜として無機膜を使用した場合は、前記形状制御膜の形成方法としてＲＦスパッタリング法、真空蒸着法等を用いることができる。
また、前記形状制御膜として有機高分子材料を使用した場合は、前記形状制御膜の形成方法としてスピンコート法等を用いることができる。
【００３３】
前記スピンコート法においては、溶剤としてグリコールエーテルエステル類、グリコールエーテル類、エステル類、ケトン類、環状エステル類、アルコール類及び水等を用いることが好ましい。
【００３４】
前記グリコールエーテルエステル類としては、エチルセロソルブアセテート、メチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、などが挙げられる。
前記エーテル類としては、エチルセロソルブ、メチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、などが挙げられる。
前記エステル類としては、乳酸エチル、酢酸ブチル、酢酸アミル、ピルビン酸エチル、などが挙げられる。
前記ケトン類としては、２−ヘプタノン、シクロヘキサノン、などが挙げられる。
前記環状エステル類としては、γ−ブチロラクトン、などが挙げられる。
前記アルコール類としては、メターノール、エタノール、プロパノール、イソプロパノール、ブタノール、などが挙げられる。
これらの溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３５】
また、その他の成分として、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤が挙げられ、例えば、前記組成物の溶解性や塗布性の向上を目的とした場合には、イソプロピルアルコール、界面活性剤などを添加することができる。
【００３６】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記現像工程において述べたものを用いることができる。
【００３７】
また、形状制御膜の弾性率を高めることを目的として、形状制御膜に含まれる基材樹脂を架橋させてもよい。基材樹脂同士を架橋する架橋剤としては特に制限はなく、目的に応じて適宜選択することができ、例えば、アミノ系架橋剤が挙げられる。
【００３８】
前記アミノ系架橋剤としては、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体、などが好適に挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３９】
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、及びこれらの誘導体、などが挙げられる。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、及びこれらの誘導体、などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、及びこれらの誘導体、などが挙げられる。
また、架橋促進剤として公知の熱酸発生剤を添加することがより好ましい。
【００４０】
前記形状制御膜の厚さは前記レジスト膜の厚さの１／２以下であることが好ましい。形状制御膜の厚さはレジストの厚さの１／２より大きいと、ベーキング時においてレジストの変形が生じず、垂直ないしは順テーパ形状のパターンが得られないことがある。
【００４１】
＜ベーキング工程＞
前記ベーキング工程は、図１Ｃに示すように、レジスト膜及び形状制御膜をベーキング（加熱）すること以外には特に制限はなく、目的に応じて適宜選択することができるが、８０〜１８０℃で行われることが好ましい。ベーキング温度が８０℃よりも低いとレジストの変形が十分に進行せず、１８０℃よりも高いとレジストの流動が激しくなり、均質な膜を形成できないことがある。
【００４２】
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、形状制御膜除去工程、ポストエクスポージャーベーク（ＰＥＢ）などが挙げられる。
【００４３】
−形状制御膜除去工程−
前記形状制御膜除去工程は、図１Ｄに示すように、形状制御膜を除去する工程であるが、レジスト膜を残存させ、前記形状制御膜のみを除去するものであれば、方法、材料に制限はなく、目的に応じて適宜選択することができる。
【００４４】
また、本発明の半導体装置の製造方法及びマスクの製造方法（レジストパターン形成方法）は、パターン欠落や寸法ばらつき等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能であり、各種のレジストパターン、例えば、ライン＆スペースパターン、ホールパターン（コンタクトホール用など）、ピラー（柱）パターン、トレンチ（溝）パターン、ラインパターンなどの形成に好適であり、該レジストパターン形成方法により形成されたレジストパターンは、例えば、マスクパターン、レチクルパターンなどとして使用することができ、金属プラグ、各種配線、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に使用することができ、後述する本発明の半導体装置の製造方法に好適に使用することができる。
パターンとしてより具体的には、前記レジストパターン形成方法により形成したレジストパターンをマスクとして、選択的な蒸着やエッチング等を行うことにより、線幅が一定で極めて狭い、金属、その他の材料からなる微細加工パターンを有する装置を製造することができ、例えば、線間幅が５０ｎｍ程度の配線を有する半導体装置を作製することができる。
【００４５】
（レジストパターン形状制御材料）
前記レジストパターン形状制御材料は、前記レジストパターン形成方法において形成された形状制御膜を形成するものである。
【００４６】
（半導体装置）
前記半導体装置は、前記レジストパターン形成方法によりレジストパターンが形成される。
【００４７】
（磁気ヘッド）
前記磁気ヘッドは、前記レジストパターン形成方法によりレジストパターンが形成される。
【００４８】
（マスク）
前記マスクは、前記レジストパターン形成方法により形成されたレジストパターンである。
【実施例】
【００４９】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【００５０】
（調製例１）
下記組成のレジスト（主鎖断裂型ポジレジスト）材料を調製し、調製したものをレジスト１とした。
（１）基材樹脂  ：ポリメチルメタクリレート（シグマ・アルドリッチジャパン（株）製、Ｍｗ＝３５，０００）／１００重量部
（２）溶剤      ：アニソール（関東化学（株））／９００重量部
【００５１】
なお、上記レジスト１の基材樹脂（ポリメチルメタクリレート）のガラス転移温度を、セイコーインスツルメンツ社製示差走査熱量計ＤＳＣ６２２０にて測定したところ、１０９℃であった。
【００５２】
（調製例２）
下記組成のレジスト（化学増幅型レジスト）材料を調製し、調製したものをレジスト２とした。
（１）基材樹脂  ：３０％ｔ−ブトキシカルボニル（ｔ−Ｂｏｃ）化ポリｐ−ヒドロキシスチレン(丸善石油化学（株）製)／１００重量部
（２）光酸発生剤：ジフェニルヨードニウムノナフルオロブタンスルホネート（みどり化学（株）製）／５重量部
（３）添加剤    ：ヘキシルアミン（関東化学（株））／０．２重量部
（４）溶剤      ：プロピレングリコールモノメチルエーテルアセテート（関東化学（株））／７００重量部
【００５３】
なお、上記レジスト２の基材樹脂（３０％ｔ−ブトキシカルボニル（ｔ−Ｂｏｃ）化ポリｐ−ヒドロキシスチレン）のガラス転移温度を、セイコーインスツルメンツ社製示差走査熱量計ＤＳＣ６２２０にて測定したところ、１４６℃であった。
【００５４】
（調製例３）
下記組成のレジストパターン形状制御材料を調製し、調製したものを被膜Ａ形成用材料とした。
（１）基材樹脂：ポリ-ｐ-ヒドロキシスチレン(日本曹達（株）製)／１００重量部
（２）溶剤：乳酸エチル（関東化学（株）製）
【００５５】
ここで、前記乳酸エチルの添加量は、形成する形状制御膜（被膜Ａ）の厚さに応じて調整し、形状制御膜（被膜Ａ）の厚さを５００オングストロームとする場合は１，３５０重量部とし、形状制御膜（被膜Ａ）の厚さを２，０００オングストローム又は２，１００オングストロームとする場合は１，１００重量部とした。
【００５６】
なお、上記被膜Ａ形成用材料の基材樹脂（ポリ-ｐ-ヒドロキシスチレン）のガラス転移温度を、セイコーインスツルメンツ社製示差走査熱量計ＤＳＣ６２２０にて測定したところ、１４２℃であった。
【００５７】
（調製例４）
下記組成のレジストパターン形状制御材料を調製し、調製したものを被膜Ｂ形成用材料とした。
（１）基材樹脂：ポリ-ｐ-ヒドロキシスチレン(日本曹達（株）製)／１００重量部
（２）熱酸発生剤：２-ニトロベンジルトシレート（みどり化学（株）製）／２重量部
（３）架橋剤：ヘキサメトキシメチルメラミン（東京化成工業（株）製）／６重量部
（４）溶剤：乳酸エチル（関東化学（株）製）／１，４５０重量部
【００５８】
なお、上記被膜Ｂ形成用材料の架橋剤（ヘキサメトキシメチルメラミン）により架橋された基材樹脂（ポリ-ｐ-ヒドロキシスチレン）のガラス転移温度を、セイコーインスツルメンツ社製示差走査熱量計ＤＳＣ６２２０にて測定したところ、１５８℃であった。
【００５９】
（調製例５）
下記組成のレジストパターン形状制御材料を調製し、調製したものを被膜Ｃ形成用材料とした。
（１）樹脂溶液：ＮＡＮＯ  ＰＭＧＩ  ＳＦ（ＭＩＣＲＯＣＨＥＭ製）
（２）希釈液：シクロペンタノン（関東化学（株）製）
【００６０】
なお、上記被膜Ｃ形成用材料の樹脂溶液の溶剤を乾燥し、基材樹脂（ポリジメチルグルタルイミド）を含んでなる固体のガラス転移温度を、セイコーインスツルメンツ社製示差走査熱量計ＤＳＣ６２２０にて測定したところ、１８６℃であった。
【００６１】
（実施例１）
−レジストパターンの形成−
前記調製例１で得られたレジスト１をＳｉ基板上にスピンコート法（条件：２，５００ｒｐｍ、６０秒間）により塗布した。次いで、塗布されたレジスト１に対して、１８０℃で９０秒間ベーク（加熱）して、厚さが４，０００オングストロームのレジスト膜を形成した（レジスト膜形成工程）。
【００６２】
次に、加速電圧５０ＫｅＶの電子線露光器を用いて、前記形成されたレジスト膜上に、０．０７μｍ幅のラインを描画した（露光光照射工程）。
【００６３】
更に、メチルエチルケトン及びメチルイソブチルケトンを重量比１：１で混合した現像液を用い、６０秒間現像を行った（現像工程）。
【００６４】
更に、レジスト膜上及び前記現像工程により設けられた開口部内にＡｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成した（形状制御膜形成工程）。ＲＦスパッタリングは、ターゲットをＡｌ２Ｏ３、スパッタリングガスをＡｒ、ＲＦ電力を１ｋＷとした。なお、本明細書では、Ａｌ原子とＯ原子が化学量論的組成からずれたＡｌｘＯｙを含めてＡｌ２Ｏ３と記載する。
【００６５】
その後、レジスト膜及び形状制御膜を１４０℃で５分間ベーキングした（ベーキング工程）。
【００６６】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００６７】
（実施例２）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、Ａｕからなる形状制御膜を厚さが５００オングストロームとなるように真空蒸着法により形成した以外は、実施例１と同様にしてレジストパターンを形成した。真空蒸着は真空度５×１０−６Ｔｏｒｒ、１００オングストローム／ｍｉｎの条件にて行った。
【００６８】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００６９】
（実施例３）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、調製例３で調製された被膜Ａ形成用材料をスピンコート法で塗布して厚さが５００オングストロームとなるように形状制御膜を形成した以外は、実施例１と同様にしてレジストパターンを形成した。
【００７０】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００７１】
（実施例４）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、調製例３で調製された被膜Ａ形成用材料をスピンコート法で塗布して厚さが２，０００オングストロームとなるように形状制御膜を形成した以外は、実施例１と同様にしてレジストパターンを形成した。
【００７２】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００７３】
（実施例５）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、調製例３で調製された被膜Ａ形成用材料をスピンコート法で塗布して厚さが２，１００オングストロームとなるように形状制御膜を形成した以外は、実施例１と同様にしてレジストパターンを形成した。
【００７４】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００７５】
（実施例６）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、調製例４で調製された被膜Ｂ形成用材料をスピンコート法で塗布して厚さが５００オングストロームとなるように形状制御膜を形成した以外は、実施例１と同様にしてレジストパターンを形成した。
【００７６】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００７７】
（実施例７）
−レジストパターンの形成−
形状制御膜形成工程において、Ａｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成する代わりに、調製例５で調製された被膜Ｃ形成用材料をスピンコート法で塗布して厚さが５００オングストロームとなるように形状制御膜を形成した以外は、実施例１と同様にしてレジストパターンを形成した。
【００７８】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００７９】
（比較例１）
−レジストパターンの形成−
形状制御膜形成工程及びベーキング工程を行わない以外は、実施例１と同様にしてレジストパターンを形成した。
【００８０】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００８１】
（比較例２）
−レジストパターンの形成−
形状制御膜形成工程を行わない以外は、実施例１と同様にしてレジストパターンを形成した。
【００８２】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表１に示す。
【００８３】
【表１】
0005125444.tif 000002
【００８４】
（弾性率測定）
実施例１〜７及び比較例１〜２におけるレジスト膜及び形状制御膜と同じ組成の各膜を３，０００オングストローム以上なるように形成したサンプルを作製し、弾性率測定器（Ｎａｎｏ  Ｉｎｄｅｎｔｅｒ、Ｎａｎｏ  Ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて１４０℃（ベーキング工程の加熱温度）における弾性率を測定した。測定結果を下記に示す。
（１）レジスト膜（レジスト１）            １ＧＰａ以下
（２）Ａｌ２Ｏ３膜                          ２９０ＧＰａ
（３）Ａｕ膜                              ８０ＧＰａ
（４）被膜Ａ                              ２〜３ＧＰａ
（５）被膜Ｂ                              ３〜４ＧＰａ
（６）被膜Ｃ                              ３〜４ＧＰａ
【００８５】
（実施例８）
−レジストパターンの形成−
前記調製例２で得られたレジスト２をＳｉ基板上にスピンコート法（条件：２，５００ｒｐｍ、６０秒間）により塗布した。次いで、塗布されたレジスト１に対して、１８０℃で９０秒間ベークして、厚さが４，０００オングストロームのレジスト膜を形成した（レジスト膜形成工程）。
【００８６】
次に、加速電圧５０ＫｅＶの電子線露光器を用いて、前記形成されたレジスト膜上に、０．０７μｍ幅のラインを描画した（露光光照射工程）。
【００８７】
更に、１２０℃で９０秒間ベーク（ポストエクスポージャーベーク、ＰＥＢ）した。
【００８８】
更に、現像液（２．３８％水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液）を用い、６０秒間現像を行った（現像工程）。
【００８９】
更に、レジスト膜上及び前記現像工程により設けられた開口部内にＡｌ２Ｏ３からなる形状制御膜を厚さが５００オングストロームとなるようにＲＦスパッタリング法により形成した（形状制御膜形成工程）。ＲＦスパッタリングは、ターゲットをＡｌ２Ｏ３、スパッタリングガスをＡｒ、ＲＦ電力を１ｋＷとした。なお、本明細書では、Ａｌ原子とＯ原子が化学量論的組成からずれたＡｌｘＯｙを含めてＡｌ２Ｏ３と記載する。
【００９０】
その後、レジスト膜及び形状制御膜を１５０℃で５分間ベーキングした（ベーキング工程）。
【００９１】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表２に示す。
【００９２】
（比較例３）
−レジストパターンの形成−
形状制御膜形成工程及びベーキング工程を行わない以外は、実施例８と同様にしてレジストパターンを形成した。
【００９３】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表２に示す。
【００９４】
（比較例４）
−レジストパターンの形成−
形状制御膜形成工程を行わない以外は、実施例８と同様にしてレジストパターンを形成した。
【００９５】
以上により得られたレジストパターンの断面を、走査型顕微鏡（ＳＥＭ）により観察し、図２Ａ及び図２Ｂに示すように、レジストボトム開口長（形状制御膜を含まず）、テーパー角、及び側壁における直線距離を測定した。なお、計測の際は必要に応じて形状制御膜を溶剤等で除去した。測定結果を表２に示す。
【００９６】
【表２】
0005125444.tif 000003
【００９７】
（弾性率測定）
実施例８及び比較例３〜４におけるレジスト膜及び形状制御膜と同じ組成の各膜を３，０００オングストローム以上なるように形成したサンプルを作製し、弾性率測定器（Ｎａｎｏ  Ｉｎｄｅｎｔｅｒ、Ｎａｎｏ  Ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて１５０℃（ベーキング工程の加熱温度）における弾性率を測定した。測定結果を下記に示す。
（１）レジスト膜（レジスト２）            １ＧＰａ以下
（２）Ａｌ２Ｏ３膜                          ２９０ＧＰａ
【００９８】
以上の結果（表１及び２）から明らかなように、本発明の半導体装置の製造方法（マスクの製造方法）を用いることで、レジスト側壁が丸みをおびること及びレジストボトム開口長が変動することを防止しつつ、レジストパターン形状が逆テーパ形状となることを回避し、垂直なパターン、さらに必要に応じて順テーパ形状のパターンを形成することができることが分かった。
【００９９】
（実施例９）
−フラッシュメモリ及びその製造−
実施例９は、本発明のレジストパターン形状制御材料を用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例９では、以下のレジスト膜２６、２７、２９及び３２が、実施例１〜８と同様の方法で形成されたものである。
【０１００】
図３及び図４は、ＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＡＳＨ  ＥＰＲＯＭの上面図（平面図）であり、図５〜図１３は、該ＦＬＡＳＨ  ＥＰＲＯＭの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部（第１素子領域）であって、フローティングゲート電極を有するＭＯＳトランジスタの形成される部分のゲート幅方向（図３及び図４におけるＸ方向）の断面（Ａ方向断面）概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記Ｘ方向と直交するゲート長方向（図３及び図４におけるＹ方向）の断面（Ｂ方向断面）概略図であり、右図は周辺回路部（第２素子領域）のＭＯＳトランジスタの形成される部分の断面（図３及び図４におけるＡ方向断面）概略図である。
【０１０１】
まず、図５に示すように、ｐ型のＳｉ基板（半導体基板）２２上の素子分離領域に選択的にＳｉＯ２膜によるフィールド酸化膜２３を形成した。その後、メモリセル部（第１素子領域）のＭＯＳトランジスタにおける第１ゲート絶縁膜２４ａを厚みが１００〜３００Å（１０〜３０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成し、また別の工程で、周辺回路部（第２素子領域）のＭＯＳトランジスタにおける第２ゲート絶縁膜２４ｂを厚みが１００〜５００Å（１０〜５０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成した。なお、第１ゲート絶縁膜２４ａ及び第２ゲート絶縁膜２４ｂを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
【０１０２】
次に、前記メモリセル部（図５の左図及び中央図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部（図５の右図）をレジスト膜２６によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第１閾値制御層２５ａを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
【０１０３】
次に、前記周辺回路部（図６の右図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部（図６の左図及び中央図）をレジスト膜２７によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第２閾値制御層２５ｂを形成した。
【０１０４】
次に、前記メモリセル部（図７の左図及び中央図）のＭＯＳトランジスタのフローティングゲート電極、及び前記周辺回路部（図７の右図）のＭＯＳトランジスタのゲート電極として、厚みが５００〜２，０００Å（５０〜２００ｎｍ）である第１ポリシリコン膜（第１導電体膜）２８を全面に形成した。
【０１０５】
その後、図８に示すように、マスクとして形成したレジスト膜２９により第１ポリシリコン膜２８をパターニングして前記メモリセル部（図８の左図及び中央図）のＭＯＳトランジスタにおけるフローティングゲート電極２８ａを形成した。このとき、図８に示すように、最終的な寸法幅になるようにＸ方向を規定するパターニングをし、Ｙ方向を規定するパターニングをせず、Ｓ／Ｄ領域層となる領域はレジスト膜２９により被覆されたままにした。
【０１０６】
次に、（図９の左図及び中央図）に示すように、レジスト膜２９を除去した後、フローティングゲート電極２８ａを被覆するようにして、ＳｉＯ２膜からなるキャパシタ絶縁膜３０ａを厚みが約２００〜５００Å（２０〜５０ｎｍ）となるように熱酸化にて形成した。このとき、前記周辺回路部（図９の右図）の第１ポリシリコン膜２８上にもＳｉＯ２膜からなるキャパシタ絶縁膜３０ｂが形成される。なお、ここでは、キャパシタ絶縁膜３０ａ及び３０ｂはＳｉＯ２膜のみで形成されているが、ＳｉＯ２膜及びＳｉ３Ｎ４膜が２〜３積層された複合膜で形成されていてもよい。
【０１０７】
次に、図９に示すように、フローティングゲート電極２８ａ及びキャパシタ絶縁膜３０ａを被覆するようにして、コントロールゲート電極となる第２ポリシリコン膜（第２導電体膜）３１を厚みが５００〜２，０００Å（５０〜２００ｎｍ）となるように形成した。
【０１０８】
次に、図１０に示すように、前記メモリセル部（図１０の左図及び中央図）をレジスト膜３２によりマスクし、前記周辺回路部（図１０の右図）の第２ポリシリコン膜３１及びキャパシタ絶縁膜３０ｂを順次、エッチングにより除去し、第１ポリシリコン膜２８を表出させた。
【０１０９】
次に、図１１に示すように、前記メモリセル部（図１１の左図及び中央図）の第２ポリシリコン膜３１、キャパシタ絶縁膜３０ａ及びＸ方向を規定するパターニングのみされている第１ポリシリコン膜２８ａに対し、レジスト膜３２をマスクとして、第１ゲート部３３ａの最終的な寸法となるようにＹ方向を規定するパターニングを行い、Ｙ方向に幅約１μｍのコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層を形成すると共に、前記周辺回路部（図１１の右図）の第１ポリシリコン膜２８に対し、レジスト膜３２をマスクとして、第２ゲート部３３ｂの最終的な寸法となるようにパターニングを行い、幅約１μｍのゲート電極２８ｂを形成した。
【０１１０】
次に、前記メモリセル部（図１２の左図及び中央図）のコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層をマスクとして、素子形成領域のＳｉ基板２２にドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、ｎ型のＳ／Ｄ（ソース・ドレイン）領域層３５ａ及び３５ｂを形成すると共に、前記周辺回路部（図１２の右図）のゲート電極２８ｂをマスクとして、素子形成領域のＳｉ基板２２にｎ型不純物としてドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、Ｓ／Ｄ領域層３６ａ及び３６ｂを形成した。
【０１１１】
次に、前記メモリセル部（図１３の左図及び中央図）の第１ゲート部３３ａ及び前記周辺回路部（図１３の右図）の第２ゲート部３３ｂを、ＰＳＧ膜による層間絶縁膜３７を厚みが約５，０００Å（５００ｎｍ）となるようにして被覆形成した。
【０１１２】
その後、Ｓ／Ｄ領域層３５ａ及び３５ｂ並びにＳ／Ｄ領域層３６ａ及び３６ｂ上に形成した層間絶縁膜３７に、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂを形成した後、Ｓ／Ｄ電極４０ａ及び４０ｂ並びにＳ／Ｄ電極４１ａ及び４１ｂを形成した。
以上により、図１３に示すように、半導体装置としてＦＬＡＳＨ  ＥＰＲＯＭを製造した。
【０１１３】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、前記周辺回路部（図５〜図１３における右図）の第２ゲート絶縁膜２４ｂが形成後から終始、第１ポリシリコン膜２８又はゲート電極２８ｂにより被覆されている（図５〜図１３における右図）ので、第２ゲート絶縁膜２４ｂは最初に形成された時の厚みを保持したままである。このため、第２ゲート絶縁膜２４ｂの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
【０１１４】
なお、本実施例では、第１ゲート部３３ａを形成するのに、まずゲート幅方向（図３及び図４におけるＸ方向）に所定幅でパターニングした後、ゲート長方向（図３及び図４におけるＹ方向）にパターニングして最終的な所定幅としているが、逆に、ゲート長方向（図３及び図４におけるＹ方向）に所定幅でパターニングした後、ゲート幅方向（図３及び図４におけるＸ方向）にパターニングして最終的な所定幅としてもよい。
【０１１５】
図１４〜図１６に示すＦＬＡＳＨ  ＥＰＲＯＭの製造例は、上記実施例９において図９で示した工程の後が図１４〜図１６に示すように変更した以外は上記実施例と同様である。即ち、図１４に示すように、前記メモリセル部（図１４における左図及び中央図）の第２ポリシリコン膜３１及び前記周辺回路部（図１４の右図）の第１ポリシリコン膜２８上に、タングステン（Ｗ）膜又はチタン（Ｔｉ）膜からなる高融点金属膜（第４導電体膜）４２を厚みが約２，０００Å（２００ｎｍ）となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図１４の後の工程、即ち図１５〜図１６に示す工程は、図１１〜図１３と同様に行った。図１１〜図１３と同様の工程については説明を省略し、図１４〜図１６においては図１１〜図１３と同じものは同記号で表示した。
以上により、図１６に示すように、半導体装置としてＦＬＡＳＨ  ＥＰＲＯＭを製造した。
なお、図１５において、４４ａは第１ゲート部を示し、４４ｂは第２ゲート部を示す。さらに、図１６において、４５ａ、４５ｂ、４６ａ、４６ｂはＳ／Ｄ（ソース・ドレイン）領域層を示し、４７は層間絶縁膜を示し、４８ａ、４８ｂ、４９ａ、４９ｂはコンタクトホールを示し、５０ａ、５０ｂ、５１ａ、５１ｂはＳ／Ｄ（ソース・ドレイン）電極を示す。
【０１１６】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、コントロールゲート電極３１ａ及びゲート電極２８ｂ上に、高融点金属膜（第４導電体膜）４２ａ及び４２ｂを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜（第４導電体膜）として高融点金属膜（第４導電体膜）４２ａ及び４２ｂを用いているが、チタンシリサイド（ＴｉＳｉ）膜等の高融点金属シリサイド膜を用いてもよい。
【０１１７】
図１７〜図１９に示すＦＬＡＳＨ  ＥＰＲＯＭの製造例は、上記実施例９において、前記周辺回路部（第２素子領域）（図１７における右図）の第２ゲート部３３ｃも、前記メモリセル部（第１素子領域）（図１７における左図及び中央図）の第１ゲート部３３ａと同様に、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）という構成にし、図１８又は図１９に示すように、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
【０１１８】
ここでは、図１８に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ａを、例えば図１７に示す第２ゲート部３３ｃとは別の箇所、例えば絶縁膜５４上に形成し、開口部５２ａ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ａを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。また、図１９に示すように、ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ｂを形成して開口部５２ｂの底部に下層の第１ポリシリコン膜２８ｂを表出させた後、開口部５２ｂ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ｂを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。
【０１１９】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、前記周辺回路部の第２ゲート部３３ｃは、前記メモリセル部の第１ゲート部３３ａと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第３導電体膜５３ａ又は５３ｂと、高融点金属膜（第４導電体膜）４２とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
【０１２０】
（実施例１０）
−磁気ヘッドの製造−
実施例１０は、本発明の半導体装置の製造方法により形成されたレジストパターンの応用例としての複合型磁器ヘッドの製造に関する。
図２０は、複合型磁気ヘッドの要部を示す分解斜視図である。この分解斜視図では、磁気ヘッドの内部を明らかにするため、最上位層の保護層を省略し、また、記録ヘッドＷＲの図で見て左半分を削除している。
【０１２１】
図２０に示す複合型磁気ヘッドは、基板１０１と、該基板１０１の上に形成された基板保護膜１０２と、該基板保護膜１０２の上に形成された再生ヘッドＲＥと、該再生ヘッドＲＥの上に形成された記録ヘッドＷＲと、該記録ヘッドＷＲの上に形成された保護層１１７（図示せず）とを備えている。
再生ヘッドＲＥは、再生下側磁気シールド層１０３と、該下側磁気シールド層１０３の上に形成された第一の非磁性絶縁層（再生下側ギャップ層）１０４と、該第一の非磁性絶縁層１０４上に形成された磁気トランデューサ１０５と、該磁気トランデューサ１０５の両端に形成された一対の端子１０６ａ及び１０６ｂ（一方のみ図示）と、これら磁気トランデューサ１０５、並びに一対の端子１０６ａ及び１０６ｂの上に形成された第二の非磁性絶縁層（再生上側ギャップ層）１０７と、該第二の非磁性絶縁層１０７の上に形成された再生上側磁気シールド層１０８と、を有している。即ち、再生ヘッドＲＥは、磁気トランデューサ１０５、並びに端子１０６ａ及び１０６ｂのＺ方向両面を、第一の非磁性絶縁層１０４及び第二の非磁性絶縁層１０７で覆い、更に第一の非磁性絶縁層１０４及び第二の非磁性絶縁層１０７の両側を、下側磁気シールド層１０３及び上側磁気シールド層１０８で覆う構造を有している。
【０１２２】
再生上側磁気シールド層１０８は、後述する記録ヘッドＷＲの下部磁極と兼用されているマージ型であり、再生上側磁気シールド層兼記録下部磁極となっている。従って、再生上側磁気シールド層兼記録下部磁極１０８は、以下、（再生）上側磁気シールド層又は（記録）下部磁極と称することがある。
記録ヘッドＷＲは、記録下部磁極１０８と、記録ギャップ層１０９と、該記録ギャップ層１０９に配置された渦巻き状の記録コイル１１２と、該記録コイル１１２を覆う第三の非磁性絶縁層１１０及び第四の非磁性絶縁層１１１と、該第三の非磁性絶縁層１１０及び第四の非磁性絶縁層１１１の上に形成された記録上部磁極１１６とを有している。即ち、記録ヘッドＷＲは、記録コイル１１２を挟み込んだギャップ層１０９、並びに第三の非磁性絶縁層１１０及び第四の非磁性絶縁層１１１の両面を、記録下部磁極１０８及び記録上部磁極１１６で覆う構造を有している。
【０１２３】
なお、記録コイル１１２の渦巻き状の中心部領域１１３には、記録コイル１１２は存在しておらず、この中心部領域１１３において、記録上部磁極１１６は凹んで記録下部磁極１０８に対して接続している。また、記録上部磁極１１６は、磁気記録媒体１２０に向かって先細り形状となっており、この部分を特にポール１１６ａと称している。
このように、図２０に示す複合型磁気ヘッドは、再生ヘッドＲＥの背部に記録ヘッドＷＲを付加するピギーバック構造となっている。なお、磁気ヘッドの各要素の位置関係を明確にするため、図示するように、記録上部磁極１１６のＡＢＳ面をＸ方向、ＡＢＳ面から見て磁気ヘッドの奥行き方向をＹ方向、磁気ヘッドの積層方向をＺ方向とする。
【０１２４】
次に、このような複合型磁気ヘッドを構成する各要素について説明する。
基板１０１は、例えば、アルミナ・チタン・カーバイド（Ａｌ２Ｏ３ＴｉＣ）、フェライト、チタン酸カルシウム等の材料からなる、略円盤形状のウェハである。
基板保護層１０２、第一の非磁性絶縁層１０４及び第二の非磁性絶縁層１０７、並びに記録ギャップ層１０９はいずれも、例えば、Ａｌ２Ｏ３から形成されている。ギャップ層１０９は、膜厚約０．２〜０．６μｍ程度であり、ギャップ層１０９の両側に位置する記録上部磁極１１６のポール１１６ａと記録下部磁極１０８のＡＢＳ面で、記録媒体１２０に書き込むための記録磁界が発生する。
【０１２５】
再生下側磁気シールド層１０３、再生上側磁気シールド層兼記録下部磁極１０８、及び記録上部磁極１１６は、いずれも、例えば、ＮｉＦｅ合金等から形成されている。代替的に、例えばＣｏＮｉＦｅ、ＣｏＺｒ等のＣｏ系合金、例えばＦｅＮ、ＦｅＮＺｒ等のＦｅ系合金などを使用することもできる。また、記録上部磁極１１６の膜厚としては、数μｍ程度である。
【０１２６】
磁気トランデューサ１０５としては、例えば、異方性磁気抵抗効果素子（ＭＲ素子）、典型的にはスピンバルブ磁気抵抗効果素子のような巨大磁気抵抗効果素子（ＧＭＲ素子）等を使用することができる。磁気トランデューサ１０５の両端には、一対の端子１０６ａ及び１０６ｂが接続され、読み取り動作時には一定電流（センス電流）がこの端子を介して磁気トランデューサ１０５に対して流されるようになっている。
【０１２７】
複合型磁気ヘッドは、磁気ディスクのような記録媒体１２０に対して僅かな距離（浮上量）だけ離れて対向して位置決めされ、記録媒体１２０に対してトラック長手方向に向かって相対的に移動しながら、再生ヘッドＲＥによって磁気記録媒体１２０に記録されている磁気記録情報を読み取り、また、記録ヘッドＷＲによって記録媒体１２０に対して情報を磁気的に書き込んでいる。
なお、磁気ヘッドの磁気記録媒体１２０に対向する面は、ＡＢＳ（Air  Bearing  Surface）又は浮上面と呼ばれている。
【０１２８】
図２１Ａは、記録媒体側から見た磁気ヘッドのＡＢＳ面断面図であり、また、図２１Ｂは、記録コイルの中心を通るＹ−Ｚ面の切断面図である。なお、図２１Ａは、図２１ＢのＡ−Ａ線に沿った切断面図に相当する。
図２１Ａ及び図２１Ｂに示すように、磁気ヘッドは、下から順に、基板１０１と、基板１０１の上に形成された保護層１０２と、保護層１０２の上に形成された下側磁気シールド層１０３と、第一の非磁性絶縁層１０４と、該第一の非磁性絶縁層１０４の上に形成された磁気トランデューサ１０５、並びに一対の端子１０６ａ及び１０６ｂと、これら磁気トランデューサ１０５、並びに一対の端子１０６ａ及び１０６ｂを覆うようにして、第一の非磁性絶縁層１０４の上に形成された第二の非磁性絶縁層１０７と、第二の非磁性絶縁層１０７の上に形成された上側磁気シールド層兼下部磁極１０８と、該下部磁極１０８の上に形成されたギャップ層１０９と、該ギャップ層１０９の上に形成された第三の非磁性絶縁層１１０と、該第三の非磁性絶縁層１１０の上に形成された渦巻状の記録コイル１１２と、該記録コイル１１２を覆っている第四の非磁性絶縁層１１１と、第四の非磁性絶縁層１１１の上に形成されたメッキベース層１１４と、該メッキベース層１１４の上に形成された上部電極１１６と、該上部電極１１６の上に形成された保護層１１７とを備えている。
【０１２９】
ここで、図２１Ａに関連した部分拡大図で示すように、第一の非磁性絶縁層１０４と第二の非磁性絶縁層１０７との間には、磁気トランデューサ１０５が挟まれて配置され、磁気トランデューサ１０５の両端には、一対の端子１０６ａ及び１０６ｂが夫々接続されている。
図２１Ｂに示すように、磁気ヘッドは、ＡＢＳで、上部磁極１１６は先細り形状のポール１１６ａとなっている。また、その詳細については後述するが、下部電極１０８の上部磁極１１６に対向する面は、このポール１１６ａの真下部分の両側に、一対の溝又は凹部１０８ａ及び１０８ｂが形成されている。
【０１３０】
次に、複合型磁気ヘッドの製造について、以下に説明する。
図２２Ａ〜図２２Ｃ及び図２３Ａ〜図２３Ｃは、これらの全図を通して、各製造工程における磁気ヘッドのＡＢＳ面断面図である。図２４Ａ〜図２４Ｃ及び図２５Ａ〜図２５Ｃは、これらの全図を通して、各製造工程における、記録コイルの中心を通るＹ−Ｚ面の切断面図である。
【０１３１】
まず、再生下側磁気シールド層１０３を形成した。具体的には、図２４Ａに示すように、基板１０１を用意し、該基板１０１の上に基板保護膜１０２を形成し、該基板保護膜１０２の上に下側磁気シールド層１０３を形成した。
次に、下側磁気シールド層１０３の上に、第一の非磁性絶縁層（再生下側ギャップ層）１０４を形成した。
【０１３２】
次いで、磁気トランデューサ１０５、並びに一対の端子１０６ａ及び１０６ｂを形成した。具体的には、第一の非磁性絶縁層１０４の上に、ＭＲ膜、ＧＭＲ膜等を成膜し、パターニングして磁気トランデューサ１０５を形成した。次に、磁気トランデューサ１０５の両端に、一対の端子１０６ａ及び１０６ｂを夫々形成した。
そして、磁気トランデューサ５、並びに一対の端子１０６ａ及び１０６ｂを覆うようにして、第一の非磁性絶縁層１０４の上に、第二の非磁性絶縁層（再生上側ギャップ層）１０７を形成した。
【０１３３】
次いで、第二の非磁性絶縁層１０７の上に、再生上側磁気シールド層兼記録下部磁極１０８を形成した。該下部磁極１０８は、メッキ法又はスパッタリング法により形成することができる。下部電極１０８をメッキ法で形成する場合には、ＮｉＦｅ合金、あるいはＣｏＮｉＦｅ等のＣｏ系合金などを使用し、予めスパッタあるいは蒸着法にてメッキベース層１１４を形成した後、電解メッキ法にて数μｍ程度の膜厚にした。下部電極１０８をスパッタリング法で成膜する場合には、ＦｅＮ、ＦｅＮＺｒ等のＦｅ系合金、ＣｏＺｒ等のＣｏ系合金を使用した。なお、この場合、メッキベース層は不要である。
【０１３４】
次に、記録下部磁極１０８の上に、記録ギャップ層１０９を形成した。記録ギャップ層１０９は、例えば、Ａｌ２Ｏ３、ＳｉＯ２等を用いて形成した。
ただし、記録ギャップ層１０９として、例えばＳｉＯ２等のエッチングレートの速い膜を単独で用いると、後工程の第三の非磁性絶縁層（レジストの熱硬化（ハードキュア）層）、記録コイル及び第四の非磁性絶縁層（レジストの熱硬化（ハードキュア）層）の形成過程にて、記録ギャップ層１０９の膜厚の減少を生じることがある。このため、該記録ギャップ層１０９の膜厚減少を回避するため、所望により、記録ギャップ層１０９の上にキャップ保護層を設けてもよい。
【０１３５】
次に、ギャップ層１０９の上に、第三の非磁性絶縁層１１０を形成した。該第三の非磁性絶縁層１１０は、ポジレジストを用いてスピンコート法で塗布し、パターニングして渦巻き状の記録コイル１１２の中心領域に相当する部分を除去し、その後、熱硬化（ハードキュア）して形成した。
【０１３６】
次いで、記録コイル１１２を形成した。
まず、記録コイル１１２を覆うようにして、第三の非磁性絶縁層（本発明のレジスト組成物を用いて形成したレジストパターン）１１０の上に第四の非磁性絶縁層１１１を形成した。図２２Ａ及び図２４Ａは、この段階における磁気ヘッドの形状を示している。第四の非磁性絶縁層１１１も、第三の非磁性絶縁層１１０と同様に、ポジレジストを用いてスピンコート法で塗布し、パターニングして渦巻き状の記録コイル１１２の中心領域に相当する部分を除去し、その後、熱硬化（ハードキュア）して形成した。こうして、記録コイル１１２の中心領域には、下部磁極１０８に達する穴１１３が形成された。なお、穴１１３の形成は、第三の非磁性絶縁層１１０及び第四の非磁性絶縁層１１１を形成した後、一度に行ってもよい。
【０１３７】
次に、図２２Ｂ及び図２４Ｂに示すように、メッキベース層１１４を形成した。具体的には、ＮｉＦｅからなるメッキベース層１１４を、穴１１３の内面を含んで、第四の非磁性絶縁層１１１及びギャップ層１０９の上に、スパッタリング法あるいは蒸着法等によって薄く形成した。
次いで、上部磁極１１６を形成した。具体的には、メッキベース層１１４の上に、実施例１０で調製した本発明のレジスト組成物を塗布してレジスト膜１１５を形成し、これを露光及び現像して、上部磁極形成箇所に開口部１１５ａを形成した。
【０１３８】
次に、図２２Ｃ及び図２４Ｃに示すように、レジスト膜１１５の開口部１１５ａの中に、ＮｉＦｅからなる上部磁極１１６を、電解メッキ法により数μｍの厚さに形成した。上部磁極１１６は、磁気記録媒体１２０の近傍では、磁気記録媒体１２０に向かって先細りになり、磁気記録媒体に対向する領域では、細長いポール形状１１６ａとなっている。また、上部磁極１１６は、渦巻き状の記録コイル１１２の中心領域に位置する穴１１３を通して、下部磁極１０８と接続している。
【０１３９】
次いで、図２３Ａ及び図２５Ａに示すように、上部電極１１６のポール１１６ａ及び下部電極１０８の上層部を、イオンミリング法により部分的にトリミングして、所定形状に整形した。具体的には、基板１０１を分断する前に、イオンミリング法により、上部磁極１１６の内のギャップ層１０９に接しているポール１１６ａの両側部をトリミングして、所定形状に整形した。同時に、このポール１１６ａの下方に位置する下部磁極１０８を部分的にトリミングして、下部磁極１０８の上層部に所定形状の溝又は凹部１０８ａを形成した。
【０１４０】
このトリミング作業を終了した後、図２３Ｂ及び図２５Ｂに示すように、上部磁極１１６以外で露出しているメッキベース層１１４をイオンミリング法によって、除去した。このとき、上部磁極１１６もメッキベース層１１４に相当する厚さだけ減少するが、メッキベース層１１４と上部磁極１１６とは同じ材料から形成されているので、上部磁極１１６の下に残ったメッキベース層１１４は、上部磁極１１６の一部として取り込まれて、上部磁極１１６は実質的に形成当初の厚さになる。その後、トランデューサ１０５の両端の端子に接続する電極パッド（図示せず）、記録コイル１１２の両端の電極パッド等（図示せず）を形成した。
【０１４１】
このトリミング処理は、上部磁極形成後から保護層成膜前までの期間内であれば、任意のときに実施することができる。ポール１１６ａ及び下部磁極１０８の部分的なトリミング処理については、従来の集束イオンビームの照射と比較して、作業時間が大幅に短縮でき、その結果、磁気ヘッドの製造時間が短縮され、製造コストの低減を図ることができる。その理由は、第１に、集束イオンミリング法は、イオンビームの焦点合わせの作業を必要とし、また、１ヘッド単位で逐次的に製造しているのに対して、本実施例におけるイオンミリング法は、焦点合わせを必要とせず、また、１つの基板に収納されている約１０，０００個のヘッドを同時にトリミング処理することができるからである。
【０１４２】
次いで、図２３Ｃ及び図２５Ｃに示すように、上部磁極１１６の略全体に、例えばＡｌ２Ｏ３からなる保護層１１７を形成した。このとき、ポール１１６ａの両側に位置する下部磁極１０８における溝１０８ａは、保護層１１７によって埋め込まれた。
次に、基板１０１を分割し、スライダを形成した。これまでの工程は、基板１０１を分割せずに一体として各工程の処理が行われている。従って、図２６Ａに示すように、複合型磁気ヘッド１１８は、基板１０１の上に縦横に複数個（５インチウェハで約１０，１０００個）並んで形成された状態となっている。ここで、図２６Ｂに示すように、基板１０１を複数個の棒状体１０１ａに切断して分割した。次に、図２６Ｃに示すように、分割された棒状体１０１ａに対して、レール面１０１ｂ及び１０１ｃを形成し、その後、更に棒状体１０１ａを分割して、スライダ１１９の形状に仕上げた。
その結果、図２０に示す、再生ヘッドＲＥと記録ヘッドＷＲとを備えた複合型磁気ヘッドが製造された。
本実施例においては、前記上部磁極等の形成の際に、前記レジストパターンの形成方法により形成されたレジストパターンを使用したので、寸法精度よく磁気ヘッドを製造することができた。
【０１４３】
（実施例１１）
−フォトマスクの製造−
【０１４４】
図２７Ａ〜図２７Ｅに順を追って示す工程（Ａ）〜（Ｅ）に従って、レチクルを製造した。
【０１４５】
工程（Ａ）：石英ガラスからなる基板１とクロムからなるレチクル形成性金属層２からなるクロムマスクブランクス５を用意し、これに本発明の実施例で用いたレジスト1をスピンコート、乾燥し、レジスト層３が得られた（図２７Ａ）。
【０１４６】
工程（Ｂ）：レチクルパターンの形成に必要なレジスト層３のパターンを得るため、レジスト層３に対する電子線描画を行った。ここで使用したものは可変成形ベクタスキャン方式の電子線描画装置であり、加速電圧は５０ＫｅＶであった（図２７Ｂ）。
【０１４７】
工程（Ｃ）：電子線描画の完了後、レジスト層３を現像した。現像液としては、メチルエチルケトン（関東化学（株）製）とメチルイソブチルケトン（関東化学（株）製）の重量比１：１混合液を用いた。この結果、レジスト層３の電子線照射部分（露光域）が溶解除去せしめられ、レジスト層３に開口部が設けられた。その後、実施例４と同様に、レジスト層３上及びレジスト層３に設けられた開口部内に被膜Ａを形成し、レジスト層３及び形状制御膜をベーキングした。その結果、図示のようなレジストパターン１３が得られた（図２７Ｃ）。その後、２．３８％水酸化テトラメチルアンモニウム水溶液（東京応化工業（株）製、ＮＭＤ−３）にて、被膜Ａのみを選択的に除去した。
【０１４８】
工程（Ｄ）：得られたレジストパターン１３をマスクとして、下地の金属材料（クロム）層２をドライエッチングした。エッチングの条件は、塩素の装入速度が５０ml／分、酸素の装入速度が５０ml／分、圧力が０．１トル、そしてＲＦパワーが３００Ｗであった。エッチングの結果、レジストパターン１３によって覆われていないクロム層２が剥離除去せしめられた。図示のようなレチクルパターン１２が得られた（図２７Ｄ）。
【０１４９】
工程（Ｅ）：図示のように、クロムパターンが石英ガラス基板に被着せしめられてなる目的とするレチクル２０が得られた（図２７Ｅ）。
【０１５０】
得られたレジストには位置ずれがなく、また、パターンの形状も正確で、なんらの欠陥も有しなかった。
【図面の簡単な説明】
【０１５１】
【図１Ａ】図１Ａは、本発明の半導体装置の製造方法を説明する断面図である（その１）。
【図１Ｂ】図１Ｂは、本発明の半導体装置の製造方法を説明する断面図である（その２）。
【図１Ｃ】図１Ｃは、本発明の半導体装置の製造方法を説明する断面図である（その３）。
【図１Ｄ】図１Ｄは、本発明の半導体装置の製造方法を説明する断面図である（その４）。
【図２Ａ】図２Ａは、レジストボトム開口長、テーパー角、及び直線距離を説明するための断面図である（その１）。
【図２Ｂ】図２Ｂは、レジストボトム開口長、テーパー角、及び直線距離を説明するための断面図である（その２）。
【図３】図３は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ  ＥＰＲＯＭの第一の例を示す平面図である。
【図４】図４は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ  ＥＰＲＯＭの第一の例を示す平面図である。
【図５】図５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図である。
【図６】図６は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図５の次のステップを表す。
【図７】図７は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図６の次のステップを表す。
【図８】図８は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図７の次のステップを表す。
【図９】図９は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図８の次のステップを表す。
【図１０】図１０は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図９の次のステップを表す。
【図１１】図１１は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１０の次のステップを表す。
【図１２】図１２は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１１の次のステップを表す。
【図１３】図１３は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１２の次のステップを表す。
【図１４】図１４は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図である。
【図１５】図１５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図であり、図１４の次のステップを表す。
【図１６】図１６は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図であり、図１５の次のステップを表す。
【図１７】図１７は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図である。
【図１８】図１８は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図であり、図１７の次のステップを表す。
【図１９】図１９は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図であり、図１８の次のステップを表す。
【図２０】図２０は、本発明の半導体装置の製造方法を用いて製造される複合型磁気ヘッドの要部を示す分解斜視図である。
【図２１Ａ】図２１Ａは、図１９に示す磁気ヘッドを記録媒体側から見たときのＡＢＳ面断面図である。
【図２１Ｂ】図２１Ｂは、図１９に示す磁気ヘッドの記録コイルの中心を通るＹ−Ｚ面の切断面図である。
【図２２Ａ】図２２Ａは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、磁気ヘッドのＡＢＳ面断面図である。
【図２２Ｂ】図２２Ｂは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、図２２Ａの次のステップを表す。
【図２２Ｃ】図２２Ｃは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、図２２Ｂの次のステップを表す。
【図２３Ａ】図２３Ａは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、図２２Ｃの次のステップを表す。
【図２３Ｂ】図２３Ｂは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、図２３Ａの次のステップを表す。
【図２３Ｃ】図２３Ｃは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の概略説明図であり、図２３Ｂの次のステップを表す。
【図２４Ａ】図２４Ａは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２２Ａの対応図であり、記録コイルの中心を通るＹ−Ｚ面の切断面図である。
【図２４Ｂ】図２４Ｂは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２２Ｂの対応図であり、図２４Ａの次のステップを表す。
【図２４Ｃ】図２４Ｃは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２２Ｃの対応図であり、図２４Ｂの次のステップを表す。
【図２５Ａ】図２５Ａは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２３Ａの対応図であり、図２４Ｃの次のステップを表す。
【図２５Ｂ】図２５Ｂは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２３Ｂの対応図であり、図２５Ａの次のステップを表す。
【図２５Ｃ】図２５Ｃは、本発明の半導体装置の製造方法を用いた磁気ヘッドの製造の図２３Ｃの対応図であり、図２５Ｂの次のステップを表す。
【図２６Ａ】図２６Ａは、１個のウェハ上に複数個の磁気ヘッドが形成された状態を表す概略説明図である。
【図２６Ｂ】図２６Ｂは、図２６Ａのウェハを棒状体に切断した状態を表す概略説明図である。
【図２６Ｃ】図２６Ｃは、図２６Ｂのウェハ棒状体からスライダを作製した状態を表す概略説明図である。
【図２７Ａ】図２７Ａは、本発明のマスクの製造方法を説明するための断面図である（その１）。
【図２７Ｂ】図２７Ｂは、本発明のマスクの製造方法を説明するための断面図である（その２）。
【図２７Ｃ】図２７Ｃは、本発明のマスクの製造方法を説明するための断面図である（その３）。
【図２７Ｄ】図２７Ｄは、本発明のマスクの製造方法を説明するための断面図である（その４）。
【図２７Ｅ】図２７Ｅは、本発明のマスクの製造方法を説明するための断面図である（その５）。
【図２８】図２８は、順テーパー形状を説明するための断面図である。
【図２９】図２９は、逆テーパー形状を説明するための断面図である。
【図３０】図３０は、従来のレジストパターン形成方法により形成されたレジストパターンを説明するための断面図である。
【符号の説明】
【０１５２】
１        基板
２        レクチル形成性金属層（クロム層）
３        レジスト層
４        レジストパターン形状制御用材料層
１２      レチクルパターン
１３      レジストパターン
２０      レクチル
２２      Ｓｉ基板（半導体基板）
２３      フィールド酸化膜
２４ａ    第１ゲート絶縁膜
２４ｂ    第２ゲート絶縁膜
２５ａ    第１閾値制御層
２５ｂ    第２閾値制御層
２６      レジスト膜
２７      レジスト膜
２８      第１ポリシリコン層（第１導電体膜）
２８ａ    フローティングゲート電極
２８ｂ    ゲート電極（第１ポリシリコン膜）
２８ｃ    フローティングゲート電極
２９      レジスト膜
３０ａ    キャパシタ絶縁膜
３０ｂ    キャパシタ絶縁膜
３０ｃ    キャパシタ絶縁膜
３０ｄ    ＳｉＯ２膜
３１      第２ポリシリコン層（第２導電体膜）
３１ａ    コントロールゲート電極
３１ｂ    第２ポリシリコン膜
３２      レジスト膜
３３ａ    第１ゲート部
３３ｂ    第２ゲート部
３３ｃ    第２ゲート部
３５ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
３５ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
３６ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
３７      層間絶縁膜
３８ａ    コンタクトホール
３８ｂ    コンタクトホール
３９ａ    コンタクトホール
３９ｂ    コンタクトホール
４０ａ    Ｓ／Ｄ（ソース・ドレイン）電極
４０ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
４１ａ    Ｓ／Ｄ（ソース・ドレイン）電極
４１ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
４２      高融点金属膜（第４導電体膜）
４２ａ    高融点金属膜（第４導電体膜）
４２ｂ    高融点金属膜（第４導電体膜）
４４ａ    第１ゲート部
４４ｂ    第２ゲート部
４５ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
４５ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
４６ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
４６ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
４７      層間絶縁膜
４８ａ    コンタクトホール
４８ｂ    コンタクトホール
４９ａ    コンタクトホール
４９ｂ    コンタクトホール
５０ａ    Ｓ／Ｄ（ソース・ドレイン）電極
５０ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
５１ａ    Ｓ／Ｄ（ソース・ドレイン）電極
５１ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
５２ａ    開口部
５２ｂ    開口部
５３ａ    高融点金属膜（第３導電体膜）
５３ｂ    高融点金属膜（第３導電体膜）
５４      絶縁膜
１０１          基板
１０２          基板保護膜
１０３          再生下側磁気シールド層
１０４          第一の非磁性絶縁層（再生下側ギャップ層）
１０５          磁気トランデューサ
１０７          第二の非磁性絶縁層（再生上側ギャップ層）
１０８          再生上側磁気シールド層（記録下部磁極）
１０９          記録ギャップ層
１１０          第三の非磁性絶縁層
１１１          第四の非磁性絶縁層
１１２          記録コイル
１１４          メッキベース層
１１５          レジスト膜
１１５ａ        開口部
１１６          記録上部磁極
１１６ａ        ポール
１１９          スライダ
１２０          磁気記録媒体
ＲＥ        再生ヘッド
ＷＲ        記録ヘッド
２００      基板
２０１      レジスト膜
２０２      形状制御膜
３００      レジスト側壁
４００      レジストボトム開口長
【図１Ａ】
0005125444.tif 000004
【図１Ｂ】
0005125444.tif 000005
【図１Ｃ】
0005125444.tif 000006
【図１Ｄ】
0005125444.tif 000007
【図２Ａ】
0005125444.tif 000008
【図２Ｂ】
0005125444.tif 000009
【図３】
0005125444.tif 000010
【図４】
0005125444.tif 000011
【図５】
0005125444.tif 000012
【図６】
0005125444.tif 000013
【図７】
0005125444.tif 000014
【図８】
0005125444.tif 000015
【図９】
0005125444.tif 000016
【図１０】
0005125444.tif 000017
【図１１】
0005125444.tif 000018
【図１２】
0005125444.tif 000019
【図１３】
0005125444.tif 000020
【図１４】
0005125444.tif 000021
【図１５】
0005125444.tif 000022
【図１６】
0005125444.tif 000023
【図１７】
0005125444.tif 000024
【図１８】
0005125444.tif 000025
【図１９】
0005125444.tif 000026
【図２０】
0005125444.tif 000027
【図２１Ａ】
0005125444.tif 000028
【図２１Ｂ】
0005125444.tif 000029
【図２２Ａ】
0005125444.tif 000030
【図２２Ｂ】
0005125444.tif 000031
【図２２Ｃ】
0005125444.tif 000032
【図２３Ａ】
0005125444.tif 000033
【図２３Ｂ】
0005125444.tif 000034
【図２３Ｃ】
0005125444.tif 000035
【図２４Ａ】
0005125444.tif 000036
【図２４Ｂ】
0005125444.tif 000037
【図２４Ｃ】
0005125444.tif 000038
【図２５Ａ】
0005125444.tif 000039
【図２５Ｂ】
0005125444.tif 000040
【図２５Ｃ】
0005125444.tif 000041
【図２６Ａ】
0005125444.tif 000042
【図２６Ｂ】
0005125444.tif 000043
【図２６Ｃ】
0005125444.tif 000044
【図２７Ａ】
0005125444.tif 000045
【図２７Ｂ】
0005125444.tif 000046
【図２７Ｃ】
0005125444.tif 000047
【図２７Ｄ】
0005125444.tif 000048
【図２７Ｅ】
0005125444.tif 000049
【図２８】
0005125444.tif 000050
【図２９】
0005125444.tif 000051
【図３０】
0005125444.tif 000052