(57)【特許請求の範囲】
【請求項１】
ゲート端子に入力されるパルス信号に従って直流入力電圧をスイッチングするスイッチング素子を備え、当該スイッチングした直流入力電圧に基づくスイッチング出力電圧を出力するスイッチング回路と、
前記スイッチング回路から出力されたスイッチング出力電圧を直流に変換して直流出力電圧を出力する出力回路と、
前記パルス信号を前記スイッチング回路の前記スイッチング素子のゲート端子へ出力するとともに、前記出力回路から出力される直流出力電圧が第１電圧値で一定となるように前記パルス信号のパルス幅を制御する制御回路と、
前記制御回路の出力端子と前記スイッチング素子のゲート端子との間に設けられた抵抗と、
前記スイッチング回路に流れる電流に基づいて、前記出力回路において発生する過電流を検出する過電流検出回路と、
前記過電流検出回路において過電流が検出された場合、前記スイッチング素子のゲート端子にドレイン端子及びソース端子間が開放状態となるゲート電圧を所定時間だけ印加することにより、前記制御回路からの前記パルス信号の出力を前記所定時間だけ停止させる遅延回路と、
前記出力回路から出力される直流出力電圧を検出し、当該検出した直流出力電圧が前記第１電圧値より低い第２電圧値よりも低くなった場合、前記制御回路からの前記パルス信号の出力を継続して停止させる出力電圧検出回路とを備える、スイッチング電源回路。
【請求項２】
前記遅延回路は、
前記過電流検出回路において過電流が検出された場合、エミッタ端子及びコレクタ端子間を短絡することによって、前記パルス信号が出力される前記制御回路の出力端子を接地するトランジスタと、
前記制御回路の出力端子が接地された場合、充電を開始するコンデンサと、
前記コンデンサの電圧が充電によって第３電圧値よりも高くなった前記所定時間経過後において、前記トランジスタのエミッタ端子及びコレクタ端子間を開放させることによって、前記制御回路の出力端子の接地を解除するコンパレータとを含む、請求項１に記載のスイッチング電源回路。
【請求項３】
請求項１又は２に記載のスイッチング電源回路と、
前記スイッチング電源回路の出力回路から出力される直流出力電圧を電源電圧として入力する機器とを備える、車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路及びそれを備えた車両に関し、より特定的には、過電流保護を実現するスイッチング電源回路及びそれを備えた車両に関する。
【背景技術】
【０００２】
従来、スイッチング電源回路に関し、過電流保護を実現する技術が提案されている（例えば特許文献１など）。過電流は、負荷急変時、負荷短絡時などに発生する。以下、この技術を採用した従来のスイッチング電源回路について、図４及び図５を参照して具体的に説明する。
【０００３】
まず、図４を参照して、従来のスイッチング電源回路のブロック構成について説明する。図４は、従来のスイッチング電源回路のブロック構成を示す図である。図４において、スイッチング電源回路は、スイッチング回路１、出力回路２及び３、抵抗４及び５、制御ＩＣ６、過電流検出回路７、及び遅延回路８を備える。
【０００４】
スイッチング回路１は、制御ＩＣ６から入力されるパルス信号Ｐ１に従って直流の入力電圧Ｅ１をスイッチングし、スイッチングした入力電圧Ｅ１に基づくスイッチング出力電圧であって、出力回路２及び３の各々へ入力される２つのスイッチング出力電圧を出力する。具体的には、スイッチング回路１は、入力端子１１、スイッチング素子１２、及び変換器１３を備える。スイッチング素子１２は、ＦＥＴで構成され、制御ＩＣ６から入力されるパルス信号Ｐ１に従って、入力端子１１からの入力電圧Ｅ１をスイッチングする。変換器１３は、スイッチングした入力電圧Ｅ１を、出力回路２及び３の各々へ入力される２つのスイッチング出力電圧に変換する。
【０００５】
出力回路２及び３の各々は、スイッチング回路１の後段に接続される。出力回路２は、変換器１３からのスイッチング出力電圧を直流電圧に変換して出力電圧Ｅ２を出力する。具体的には、出力回路２は、ダイオ−ド２１、コンデンサ２２、出力端子２３及び２４を備える。ダイオ−ド２１は、変換器１３からのスイッチング出力電圧を整流する。コンデンサ２２は、整流されたダイオ−ド２１の出力を平滑する。その結果、出力端子２３及び２４間に、直流の出力電圧Ｅ２が得られる。出力回路３は、変換器１３からのスイッチング出力電圧を直流電圧に変換して出力電圧Ｅ３を出力する。具体的には、出力回路３は、ダイオ−ド３１、コンデンサ３２、出力端子３３及び３４を備える。ダイオ−ド３１は、変換器１３からのスイッチング出力電圧を整流する。コンデンサ３２は、整流されたダイオ−ド３１の出力を平滑する。その結果、出力端子３３及び３４間に、直流の出力電圧Ｅ３が得られる。出力電圧Ｅ２及びＥ３の各々は、図示しない外部機器へ電源電圧として出力される。
【０００６】
抵抗４の一方端は、出力回路３の出力端子３３と接続され、他方端は、抵抗５の一方端と接続される。抵抗５の他方端は、接地される。抵抗５の電圧は、出力電圧Ｅ３に応じた電圧となる。
【０００７】
制御ＩＣ６は、ＦＢ入力端子に入力される抵抗５の電圧が所定電圧で一定となるようにパルス幅制御を行いながら、ＯＵＴ端子からスイッチング素子１２のゲート端子へ、パルス信号Ｐ１を出力する。また制御ＩＣ６は、後述する遅延回路８からの停止信号Ｓ２が停止信号端子へ入力された場合、その停止信号Ｓ２が入力される間、パルス信号Ｐ１の出力を停止する。
【０００８】
過電流検出回路７は、抵抗５の電圧を検出する。過電流検出回路７は、検出した電圧が所定の閾値よりも高くなったとき、出力回路２及び／又は出力回路３にて過電流が発生していることを検出する。そして過電流検出回路７は、検出した電圧が所定の閾値よりも高くなっている間、過電流検出信号Ｓ１を遅延回路８へ出力する。
【０００９】
遅延回路８には、パルス信号Ｐ１及び過電流検出信号Ｓ１が入力される。遅延回路８は、パルス信号Ｐ１及び過電流検出信号Ｓ１の両方が入力されたとき、所定の動作を行う。その後、遅延回路８は、停止信号Ｓ２を制御ＩＣ６の停止信号端子へ出力すると同時に、遅延時間の計測を開始する。停止信号Ｓ２は、遅延時間の計測の終了まで継続して出力される。具体的には、遅延回路８は、バイポーラトランジスタと、当該バイポーラトランジスタのベース端子に接続されたコンデンサとを含む。パルス信号Ｐ１及び過電流検出信号Ｓ１の両方が入力されたとき、上述した所定の動作として、コンデンサへの充電が開始する。その後、コンデンサの電圧がバイポーラトランジスタのベース電圧よりも高くなったとき、バイポーラトランジスタのコレクタ端子とエミッタ端子間が短絡状態となり、停止信号Ｓ２が生成される。これと同時に、コンデンサからの放電が開始し、遅延時間の計測が開始する。その後、コンデンサの電圧が放電によってベース電圧よりも低くなったとき、バイポーラトランジスタのコレクタ端子とエミッタ端子間が開放状態となり、停止信号Ｓ２の出力が停止し、遅延時間の計測が終了する。
【００１０】
次に、図４及び図５を参照して、従来のスイッチング電源回路の動作について説明する。図５は、従来のスイッチング電源回路の動作を説明するためのタイムチャ−トを示す図である。Ｔ１は、遅延回路８に設定された遅延時間である。また図５では、時刻ｔ１において、過電流が発生したものとし、時刻ｔ７経過後も過電流が継続して発生しているものとする。
【００１１】
時刻ｔ１において、過電流検出回路７は、過電流の発生を検出し、過電流検出信号Ｓ１を遅延回路８へ出力する。時刻ｔ２において、遅延回路８にはパルス信号Ｐ１も入力されることになり、遅延時間Ｔ１の計測が開始する条件が成立する。遅延回路８は、所定の動作を行った後の時刻ｔ３において、停止信号Ｓ２を制御ＩＣ６の停止信号端子へ出力すると同時に、遅延時間Ｔ１の計測を開始する。また時刻ｔ３において、制御ＩＣ６は、パルス信号Ｐ１の出力を停止する。
【００１２】
時刻ｔ３から遅延時間Ｔ１だけ経過した時刻ｔ４において、遅延回路８は停止信号Ｓ２の出力を停止する。これにより、制御ＩＣ６は、時刻ｔ４において再びパルス信号Ｐ１を出力する。ここで、図５の例では、過電流検出信号Ｓ１が遅延回路８へ継続して出力されている。つまり、過電流が継続して発生している。よって、時刻ｔ４において、遅延回路８にはパルス信号Ｐ１及び過電流検出信号Ｓ１の両方が入力されることになり、遅延時間Ｔ１の計測が開始する条件が再び成立する。遅延回路８は、再び所定の動作を行ってから、時刻ｔ５において、停止信号Ｓ２を制御ＩＣ６の停止信号端子へ出力すると同時に、遅延時間Ｔ１の計測を開始する。また時刻ｔ５において、制御ＩＣ６は、パルス信号Ｐ１の出力を再び停止する。
【００１３】
時刻ｔ５から遅延時間Ｔ１だけ経過した時刻ｔ６において、遅延回路８は停止信号Ｓ２の出力を停止する。これにより、制御ＩＣ６は、時刻ｔ６において再びパルス信号Ｐ１を出力する。ここで、過電流検出信号Ｓ１は遅延回路８へ継続して出力されているので、時刻ｔ６において、遅延回路８での遅延時間Ｔ１の計測が開始する条件が成立する。遅延回路８は、再び所定の動作を行ってから、時刻ｔ７において、停止信号Ｓ２を制御ＩＣ６の停止信号端子へ出力すると同時に、遅延時間Ｔ１の計測を開始する。また時刻ｔ７において、制御ＩＣ６は、パルス信号Ｐ１の出力を再び停止する。
【００１４】
このように、従来のスイッチング電源回路は、過電流が発生した場合、遅延時間Ｔ１に相当する時間区間（ｔ３〜ｔ４、ｔ５〜ｔ６）において、パルス信号Ｐ１の出力を停止している。これにより、パルス信号Ｐ１の周波数が実質的に低下することになるので、出力回路２及び３の各々から出力される出力電圧Ｅ２及びＥ３の電圧を低下させることができ、過電流保護を実現している。
【特許文献１】特開平５−３３６７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述した従来のスイッチング電源回路では、過電流が継続して発生している場合、出力電圧Ｅ２及びＥ３の電圧は低下するものの、出力回路２及び３の各々からの出力自体は継続される。このため、上述した従来のスイッチング電源回路では、スイッチング電源回路内の素子や、出力回路２及び３に接続される外部機器内の素子が過熱してしまう等の問題があった。このように、従来のスイッチング電源回路では、過電流が継続して発生している場合、十分な過電流保護を実現することができなかった。
【００１６】
それ故、本発明は、過電流が継続して発生している場合でも、十分な過電流保護を実現することが可能なスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、上記課題を解決するためになされた発明であり、本発明に係るスイッチング電源回路は、入力されるパルス信号に従って直流入力電圧をスイッチングし、当該スイッチングした直流入力電圧に基づくスイッチング出力電圧を出力するスイッチング回路と、スイッチング回路から出力されたスイッチング出力電圧を直流に変換して直流出力電圧を出力する出力回路と、パルス信号をスイッチング回路へ出力するとともに、出力回路から出力される直流出力電圧が第１電圧値で一定となるようにパルス信号のパルス幅を制御する制御回路と、スイッチング回路に流れる電流に基づいて、出力回路において発生する過電流を検出する過電流検出回路と、過電流検出回路において過電流が検出された場合、制御回路からのパルス信号の出力を所定時間だけ停止させる遅延回路と、出力回路から出力される直流出力電圧を検出し、当該検出した直流出力電圧が第１電圧値より低い第２電圧値よりも低くなった場合、制御回路からのパルス信号の出力を継続して停止させる出力電圧検出回路とを備える。
【００１８】
このような構成によれば、直流出力電圧が第２電圧値よりも低くなった場合、制御回路からのパルス信号の出力を継続して停止させる。ここで、過電流が継続して発生している場合、遅延回路においてパルス信号の出力が所定時間だけ停止される処理が繰り返され、直流出力電圧が第１電圧値から低下し始めるものの、直流出力電圧自体は出力されている状態となる。これに対し、直流出力電圧が第２電圧値よりも低くなった場合、パルス信号の出力を継続して停止させることで、直流出力電圧自体を停止させることができる。その結果、過電流が継続して発生している場合において素子の過熱等の問題を解決することができ、十分な過電流保護を実現することができる。一方、直流出力電圧が第２電圧値よりも低くならない場合、つまり、過電流が継続して発生していない場合、出力回路からの直流出力電圧を第１電圧値に自動復帰させることができる。
【００１９】
好ましくは、遅延回路は、過電流検出回路において過電流が検出された場合、エミッタ端子及びコレクタ端子間を短絡することによって、パルス信号が出力される制御回路の出力端子を接地するトランジスタと、制御回路の出力端子が接地された場合、充電を開始するコンデンサと、コンデンサの電圧が充電によって第３電圧値よりも高くなった所定時間経過後において、トランジスタのエミッタ端子及びコレクタ端子間を開放させることによって、制御回路の出力端子の接地を解除するコンパレータとを含むとよい。
【００２０】
このような構成により、トランジスタのベース電圧の温度特性に関係なく、常に一定の遅延時間を生成することができる。
【００２１】
また、本発明は、車両にも向けられており、本発明に係る車両は、上記スイッチング電源回路と、当該スイッチング電源回路の出力回路から出力される直流出力電圧を電源電圧として入力する機器とを備える。
【発明の効果】
【００２２】
本発明は、過電流が継続して発生している場合でも、十分な過電流保護を実現することが可能なスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図１〜図３を参照して、本発明の実施形態に係るスイッチング電源回路について説明する。
【００２４】
まず、図１を参照して、本発明の実施形態に係るスイッチング電源回路のブロック構成について説明する。図１は、本発明の実施形態に係るスイッチング電源回路のブロック構成を示す図である。図１において、スイッチング電源回路は、スイッチング回路１ａ、出力回路２及び３、抵抗４及び５、制御ＩＣ６ａ、過電流検出回路７ａ、遅延回路８ａ、抵抗９、及び出力電圧検出回路１０を備える。なお、図１に示す回路の中で、図４で示した回路と同じ回路については、同じ符号を付し、ここでは具体的な説明を省略する。
【００２５】
スイッチング回路１ａは、図４に示したスイッチング回路１に対して、抵抗１４をさらに備える。抵抗１４の一方端は、スイッチング素子１２のソース端子と接続され、他方端は、接地される。平常時、スイッチング素子１２のゲート電圧Ｖｇｅは、制御ＩＣ６ａからのパルス信号Ｐ１そのものとなり、スイッチング素子１２は、パルス信号Ｐ１に従ったスイッチング動作を行う。一方、停止信号Ｓ２が遅延回路８ａから出力されているとき、ゲート電圧Ｖｇｅはローレベル（Ｌレベル）を維持し、スイッチング素子１２はスイッチング動作を停止してドレイン端子及びソース端子間を開放状態にする。これら以外の構成及び動作は、図４に示したスイッチング回路１と同様であり、ここでは説明を省略する。
【００２６】
制御ＩＣ６ａは、ＦＢ入力端子に入力される抵抗５の電圧が所定電圧で一定となるようにパルス幅制御を行いながら、抵抗９を介してＯＵＴ端子からスイッチング素子１２のゲート端子へ、パルス信号Ｐ１を出力する。また制御ＩＣ６ａは、後述する出力電圧検出回路１０からの停止信号Ｓ３が停止信号端子へ入力された場合、その停止信号Ｓ３が入力される間、パルス信号Ｐ１の出力を停止する。
【００２７】
過電流検出回路７ａは、抵抗１４の電圧を検出する。過電流検出回路７ａは、検出した電圧が所定の閾値よりも高くなったとき、出力回路２及び／又は出力回路３にて過電流が発生していることを検出する。そして過電流検出回路７ａは、検出した電圧が所定の閾値よりも高くなっている間、過電流検出信号Ｓ１を遅延回路８ａへ出力する。
【００２８】
遅延回路８ａには、過電流検出信号Ｓ１が入力される。遅延回路８ａは、過電流検出信号Ｓ１が入力されたとき、所定の動作を行う。その後、遅延回路８ａは、停止信号Ｓ２を出力すると同時に、遅延時間の計測を開始する。停止信号Ｓ２は、遅延時間の計測の終了まで継続して出力される。遅延回路８ａの所定の動作については、後述する。
【００２９】
出力電圧検出回路１０は、出力電圧Ｅ３に応じた電圧である抵抗５の電圧を検出する。出力電圧検出回路１０は、検出した電圧が所定の閾値よりも低くなったとき、所定の動作を行ってから、停止信号Ｓ３を制御ＩＣ６ａの停止信号端子へ出力する。出力電圧検出回路１０の所定の動作については、後述する。
【００３０】
次に、図１及び図２を参照して、本発明の実施形態に係るスイッチング電源回路の動作について説明する。図２は、本発明の実施形態に係るスイッチング電源回路の動作を説明するためのタイムチャ−トを示す図である。Ｔ１は、遅延回路８ａに設定された遅延時間である。また図２では、時刻ｔ１において、出力回路２及び／又は出力回路３にて過電流が発生したものとし、時刻ｔ１１経過後も過電流が継続して発生しているものとする。また図２では、時刻ｔ９において、抵抗５の電圧Ｅ５が、出力電圧検出回路１０に設定された所定の閾値よりも低くなるとする。
【００３１】
時刻ｔ１において、停止信号Ｓ２が遅延回路８ａから出力されていない。よって、ゲート電圧Ｖｇｅは、制御ＩＣ６ａからのパルス信号Ｐ１そのものとなり、Ｌレベルからハイレベル（Ｈレベル）へ変化する。ここで、図２の例では、時刻ｔ１において過電流が発生している。よって、時刻ｔ１において、スイッチング素子１２のドレイン端子及びソース端子間が短絡状態となったとき、抵抗１４には、過電流検出回路７ａに設定された所定の閾値よりも高い電圧が印加されることになる。よって、時刻ｔ１において、過電流検出回路７ａは、過電流の発生を検出し、過電流検出信号Ｓ１を遅延回路８ａへ出力する。
【００３２】
遅延回路８ａは、所定の動作を行った後の時刻ｔ２において、停止信号Ｓ２を出力すると同時に、遅延時間の計測を開始する。これと同時に、ゲート電圧ＶｇｅはＬレベルとなり、スイッチング素子１２はスイッチング動作を停止してドレイン端子及びソース端子間を開放状態にする。ドレイン端子及びソース端子間が開放状態になると、抵抗１４には電圧が印加されなくなるので、過電流検出回路７ａは、時刻ｔ２において過電流検出信号Ｓ１の出力を停止する。
【００３３】
時刻ｔ２から遅延時間Ｔ１だけ経過した時刻ｔ３において、遅延回路８ａは停止信号Ｓ２の出力を停止する。これにより、ゲート電圧Ｖｇｅは、制御ＩＣ６ａからのパルス信号Ｐ１そのものとなる。ここで、図２の例では、過電流が継続して発生している。よって、時刻ｔ４において、スイッチング素子１２のドレイン端子及びソース端子間が短絡状態となったとき、抵抗１４には、過電流検出回路７ａに設定された所定の閾値よりも高い電圧が印加されることになる。よって、時刻ｔ４において、過電流検出回路７ａは、再び過電流検出信号Ｓ１を遅延回路８ａへ出力する。遅延回路８ａは、所定の動作を行った後の時刻ｔ５において、停止信号Ｓ２を出力すると同時に、遅延時間の計測を開始する。これと同時に、ゲート電圧ＶｇｅがＬレベルとなり、過電流検出回路７ａからの過電流検出信号Ｓ１の出力も停止する。
【００３４】
時刻ｔ５から遅延時間Ｔ１だけ経過した時刻ｔ６において、遅延回路８ａは停止信号Ｓ２の出力を停止する。図２の例では、過電流が継続して発生しているので、時刻ｔ７において、過電流検出回路７ａは、再び過電流検出信号Ｓ１を遅延回路８ａへ出力する。遅延回路８ａは、所定の動作を行った後の時刻ｔ８において、停止信号Ｓ２を出力すると同時に、遅延時間の計測を開始する。これと同時に、ゲート電圧ＶｇｅがＬレベルとなり、過電流検出回路７ａからの過電流検出信号Ｓ１の出力も停止する。
【００３５】
図２の例では、抵抗５の電圧Ｅ５は、時刻ｔ１から低下し始め、時刻ｔ９において出力電圧検出回路１０に設定された所定の閾値よりも低くなる。よって、出力電圧検出回路１０は、所定の動作を行った後の時刻ｔ１０において、停止信号Ｓ３を制御ＩＣ６ａの停止信号端子へ出力する。このため、制御ＩＣ６ａは、時刻ｔ１０以降、パルス信号Ｐ１の出力を継続して停止する。パルス信号Ｐ１の出力が継続して停止されると、ゲート電圧Ｖｇｅが常にＬレベルとなるので、抵抗５の電圧Ｅ５は、急速に低下して０Ｖとなる。なお、時刻ｔ８から遅延時間Ｔ１だけ経過した時刻ｔ１１において、遅延回路８ａは停止信号Ｓ２の出力を停止する。
【００３６】
このように、本実施形態に係るスイッチング電源回路は、過電流が継続して発生している場合、パルス信号Ｐ１の出力を継続して停止させることにより、出力回路２及び３の各々からの出力自体を停止させる。これにより、スイッチング電源回路内の素子や、出力回路２及び３に接続される外部機器内の素子が過熱してしまう等の問題を解決することができる。その結果、十分な過電流保護を実現することができる。
【００３７】
一方、本実施形態に係るスイッチング電源回路は、過電流の発生時間が短く、抵抗５の電圧Ｅ５が所定の閾値よりも低くならない場合、従来と同様、遅延時間Ｔ１に相当する時間区間（ｔ２〜ｔ３、ｔ５〜ｔ６）においてのみ、パルス信号Ｐ１の出力を停止することになる。すなわち、過電流の発生時間が短ければ、スイッチング電源回路のスイッチング動作は一時的に停止するだけであり、出力回路からの出力電圧を所望の電圧に自動的に復帰させることができる。自動的に復帰させるメリットとしては、例えば次のようなメリットがある。スイッチング電源回路を急速に起動させようとすると、発生時間の短い過電流が発生し易い。このため、通常、起動時間を長めにする必要がある。しかしながら、本実施形態に係るスイッチング電源回路では、発生時間の短い過電流が発生してもそれを保護しながら、起動させることができる。このため、本実施形態に係るスイッチング電源回路では、起動時間を短縮することができる。
【００３８】
次に、図３を参照して、本発明の実施形態に係るスイッチング電源回路の具体的な回路構成について説明する。図３は、本発明の実施形態に係るスイッチング電源回路の具体的な回路構成を示す図である。
【００３９】
図３において、過電流検出回路７ａは、オペアンプ７１、抵抗７２〜７４を備え、遅延回路８ａは、抵抗８１〜８５、ダイオード８６、コンデンサ８７、オペアンプ８８、バイポーラトランジスタ８９を備え、出力電圧検出回路１０は、抵抗１０１〜１０８、オペアンプ１０９、ダイオード１１０、コンデンサ１１１、オペアンプ１１２を備える。
【００４０】
過電流検出回路７ａにおいて、オペアンプ７１の反転入力端子は、抵抗１４の一方端と接続され、非反転入力端子は、抵抗７２の一方端、抵抗７３の一方端、及び抵抗７４の一方端にそれぞれ接続される。抵抗７２の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗７３の他方端は、接地される。オペアンプ７１の出力端子は、抵抗７４の他方端、抵抗８１の一方端、抵抗８２の一方端、ダイオード８６のカソード端子にそれぞれ接続される。
【００４１】
遅延回路８ａにおいて、抵抗８１の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗８２の他方端は、ダイオード８６のアソード端子、コンデンサ８７の一方端、オペアンプ８８の非反転入力端子にそれぞれ接続される。コンデンサ８７の他方端は、接地される。オペアンプ８８の反転入力端子は、抵抗８３の一方端、抵抗８４の一方端にそれぞれ接続される。抵抗８３の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗８４の他方端は、接地される。オペアンプ８８の出力端子は、抵抗８５の一方端と接続される。抵抗８５の他方端は、バイポーラトランジスタ８９のベース端子と接続される。バイポーラトランジスタ８９のエミッタ端子は、スイッチング素子１２のゲート端子、抵抗９の一方端にそれぞれ接続され、コレクタ端子は、接地される。
【００４２】
出力電圧検出回路１０において、オペアンプ１０９の反転入力端子は、抵抗５の一方端と接続され、非反転入力端子は、抵抗１０１の一方端、抵抗１０２の一方端、及び抵抗１０３の一方端にそれぞれ接続される。抵抗１０１の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗１０２の他方端は、接地される。オペアンプ１０９の出力端子は、抵抗１０３の他方端、抵抗１０４の一方端、抵抗１０５の一方端、ダイオード１１０のカソード端子にそれぞれ接続される。抵抗１０４の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗１０５の他方端は、ダイオード１１０のアソード端子、コンデンサ１１１の一方端、オペアンプ１１２の反転入力端子にそれぞれ接続される。コンデンサ１１１の他方端は、接地される。オペアンプ１１２の非反転入力端子は、抵抗１０６の一方端、抵抗１０７の一方端にそれぞれ接続される。抵抗１０６の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。抵抗１０７の他方端は、接地される。オペアンプ１１２の出力端子は、抵抗１０８の一方端、制御ＩＣ６ａの停止信号端子にそれぞれ接続される。抵抗１０８の他方端は、制御ＩＣ６ａのＶｃｃ端子と接続される。
【００４３】
次に、再度図２を参照しながら、図３に示した回路構成の動作を説明する。過電流検出回路７ａにおいて、オペアンプ７１は、コンパレータとして動作する。抵抗７２の抵抗値と抵抗７３の抵抗値の比は、抵抗７３に所定の閾値となる電圧が印加されるように決定されている。よって、オペアンプ７１は、時刻ｔ１において抵抗１４の電圧が抵抗７３の電圧よりも高くなったとき、出力電圧ＳＥ１をＨレベルからＬレベルへ変化させる。本実施形態に係る過電流検出信号Ｓ１は、出力電圧ＳＥ１がＨレベルのとき停止状態となり、出力電圧ＳＥ１がＬレベルのとき出力状態となる信号である。出力電圧ＳＥ１がＬレベルへ変化すると同時に、過電流検出回路７ａの所定の動作として、遅延回路８ａのコンデンサ８７の急速な放電が開始される。この放電は、ダイオード８６を介して行われる。
【００４４】
遅延回路８ａにおいて、オペアンプ８８は、コンパレータとして動作する。オペアンプ８８は、コンデンサ８７の電圧が放電によって抵抗８４の電圧よりも低くなった時刻ｔ２において、出力電圧をＨレベルからＬレベルへ変化させる。これにより、バイポーラトランジスタ８９のエミッタ端子及びコレクタ端子間が短絡状態となり、エミッタ電圧ＳＥ２は、ＨレベルからＬレベルへ変化する。本実施形態に係る停止信号Ｓ２は、エミッタ電圧ＳＥ２がＨレベルのとき停止状態となり、エミッタ電圧ＳＥ２がＬレベルのとき出力状態となる信号である。また、この短絡状態によって、制御ＩＣ６ａのＯＵＴ端子は接地されてパルス信号Ｐ１はスイッチング素子１２のゲート端子へ入力されなくなるので、時刻ｔ２において、ゲート電圧ＶｇｅはＬレベルとなる。ゲート電圧ＶｇｅがＬレベルとなると、スイッチング素子１２のドレイン端子及びソース端子間が開放状態となり、抵抗１４の電圧は０Ｖとなる。よって、過電流検出回路７ａのオペアンプ７１は、時刻ｔ２において出力電圧ＳＥ１をＬレベルからＨレベルへ変化させる。そして、出力電圧ＳＥ１がＨレベルへ変化すると同時に、遅延回路８ａのコンデンサ８７の充電が開始される。この動作が、遅延時間Ｔ１の計測の開始に相当する動作となる。なお、この充電は、抵抗８１及び８２を介して行われる。
【００４５】
コンデンサ８７の電圧が充電によって抵抗８４の電圧よりも高くなった時刻ｔ３において、遅延時間Ｔ１の計測が終了し、オペアンプ８８は、出力電圧をＬレベルからＨレベルへ変化させる。これにより、バイポーラトランジスタ８９のエミッタ端子及びコレクタ端子間が開放状態となり、エミッタ電圧ＳＥ２は、ＬレベルからＨレベルへ変化する。また、この開放状態によって、制御ＩＣ６ａからのパルス信号Ｐ１はスイッチング素子１２のゲート端子へ入力されるので、時刻ｔ４において、ゲート電圧ＶｇｅはＨレベルとなる。ゲート電圧ＶｇｅはＨレベルとなると、スイッチング素子１２のドレイン端子及びソース端子間が短絡状態となり、抵抗１４に電圧が印加される。ここで、図２の例では過電流が継続して発生しているので、抵抗１４の電圧が抵抗７３の電圧よりも高くなる。よって、オペアンプ７１は、時刻ｔ４において、出力電圧ＳＥ１をＨレベルからＬレベルへ変化させる。出力電圧ＳＥ１がＬレベルへ変化すると同時に、過電流検出回路７ａの所定の動作として、遅延回路８ａのコンデンサ８７が急速な放電を開始する。
【００４６】
遅延回路８ａのオペアンプ８８は、コンデンサ８７の電圧が放電によって抵抗８４の電圧よりも低くなった時刻ｔ５において、出力電圧をＨレベルからＬレベルへ変化させる。これにより、バイポーラトランジスタ８９のエミッタ端子及びコレクタ端子間が短絡状態となり、エミッタ電圧ＳＥ２は、ＨレベルからＬレベルへ変化する。また、この短絡状態によって、制御ＩＣ６ａからのパルス信号Ｐ１はスイッチング素子１２のゲート端子へ入力されなくなるので、時刻ｔ５において、ゲート電圧ＶｇｅはＬレベルとなる。ゲート電圧ＶｇｅはＬレベルとなると、スイッチング素子１２のドレイン端子及びソース端子間が開放状態となり、抵抗１４の電圧は０Ｖとなる。よって、過電流検出回路７ａのオペアンプ７１は、時刻ｔ５において出力電圧ＳＥ１をＬレベルからＨレベルへ変化させる。そして、出力電圧ＳＥ１がＨレベルへ変化すると同時に、遅延回路８ａのコンデンサ８７の充電が開始され、遅延時間Ｔ１の計測を開始する。時刻ｔ６〜時刻ｔ８において行われる動作は、時刻ｔ３〜時刻ｔ５において行われる動作と同様であるので、説明を省略する。
【００４７】
出力電圧検出回路１０において、オペアンプ１０９は、コンパレータとして動作する。抵抗１０１の抵抗値と抵抗１０２の抵抗値の比は、抵抗１０２に所定の閾値となる電圧が印加されるように決定されている。よって、オペアンプ１０９は、時刻ｔ９において抵抗５の電圧Ｅ５が抵抗１０２の電圧よりも低くなったとき、出力電圧をＬレベルからＨレベルへ変化させる。出力電圧がＨレベルへ変化すると同時に、出力電圧検出回路１０の所定の動作として、コンデンサ１１１の充電が開始される。この充電は、抵抗１０４及び１０５を介して行われる。オペアンプ１１２は、コンパレータとして動作する。オペアンプ１１２は、コンデンサ１１１の電圧が充電によって抵抗１０７の電圧よりも高くなった時刻ｔ１０において、出力電圧ＳＥ３をＨレベルからＬレベルへ変化させる。本実施形態に係る停止信号Ｓ３は、出力電圧ＳＥ３がＨレベルのとき停止状態となり、出力電圧ＳＥ３がＬレベルのとき出力状態となる信号である。また、出力電圧ＳＥ３がＬレベルへ変化すると、制御ＩＣ６ａは、パルス信号Ｐ１の出力を停止する。これと同時に、ゲート電圧Ｖｇｅが常にＬレベルとなるので、抵抗５の電圧Ｅ５は、急速に低下して０Ｖとなる。時刻ｔ１０以降、抵抗５の電圧Ｅ５は常に０Ｖになるので、出力電圧ＳＥ３はＬレベルを維持する。出力電圧ＳＥ３をＬレベルからＨレベルへ変化させて出力電圧検出回路１０をリセットするには、制御ＩＣ６ａの電源をオフさせて出力電圧検出回路１０へのＶｃｃの供給を一旦停止させる。
【００４８】
なお、バイポーラトランジスタ８９のベース電圧（ベース端子及びエミッタ端子間のバイアス電圧）は、温度によって大きく異なる特性を有している。具体的には、ベース電圧は、低温になると高くなり、高温になると低くなる。
【００４９】
上述した従来の遅延回路８では、遅延時間Ｔ１は、バイポーラトランジスタのベース端子に接続されたコンデンサを利用して生成されていた。このため、上述した従来の遅延回路８では、低温になると遅延時間Ｔ１が短くなり、高温になると遅延時間Ｔ１が長くなり、遅延時間Ｔ１が安定しないという問題があった。さらに、遅延時間Ｔ１が短くなり、かつ過電流が継続して発生している場合、パルス信号Ｐ１の実質的な周波数があまり低下しないことになり、出力回路２及び３の各々から出力される出力電圧Ｅ２及びＥ３の電圧もあまり低下しなくなる。よって、上述した従来のスイッチング電源回路では、過電流が継続して発生している場合において低温になると、過熱等の可能性が増大してしまうという問題もあった。このことは、スイッチング電源回路を、車両などのような極低温になりやすい環境下に設置された外部機器へ電源を供給するために用いる場合、特に問題となる。
【００５０】
一方、本実施形態に係る遅延回路８ａでは、上述したように、遅延時間Ｔ１は、バイポーラトランジスタ８９のベース端子に接続されたコンパレータを利用して生成される。このため、本実施形態に係る遅延回路８ａでは、バイポーラトランジスタ８９のベース電圧の温度特性に関係なく、常に一定の遅延時間Ｔ１を生成することができる。
【００５１】
以上のように、本実施形態に係るスイッチング電源回路は、過電流が継続して発生する場合には、出力回路２及び３の各々からの出力自体を停止させ、過電流が短時間だけ発生する場合には、出力回路２及び３の各々からの出力を自動復帰させる。その結果、本実施形態によれば、十分な過電流保護を実現しつつも、利便性の高いスイッチング電源回路を提供することができる。
【００５２】
また、本実施形態に係るスイッチング電源回路では、遅延時間Ｔ１は、バイポーラトランジスタ８９のベース端子に接続されたコンパレータを利用して生成される。このため、本実施形態に係るスイッチング電源回路では、バイポーラトランジスタ８９のベース電圧の温度特性に関係なく、常に一定の遅延時間Ｔ１を生成することができる。
【００５３】
なお、上述では、出力電圧検出回路１０が出力回路３の出力電圧Ｅ３に応じた抵抗５の電圧Ｅ５を検出し、出力回路２及び／又は出力回路３にて発生する過電流を検出していたが、これに限定されない。例えば、出力電圧検出回路１０は、出力回路２の出力電圧Ｅ２に応じた電圧を検出するようにしてもよい。この場合、抵抗４の一方端が出力回路２の出力端子２３と接続される。また例えば、出力電圧検出回路１０は、出力回路２の出力電圧Ｅ２に応じた電圧と、出力回路３の出力電圧Ｅ３に応じた電圧の両方をそれぞれ検出するようにしてもよい。この場合、図１において、第１及び第２の抵抗をさらに設け、第１の抵抗の一方端を出力回路２の出力端子２３と接続し、第１の抵抗の他方端を第２の抵抗の一方端と接続し、第２の抵抗の他方端を接地する。そして、出力電圧検出回路１０は、抵抗５の電圧と、第２の抵抗の電圧とを検出する。
【産業上の利用可能性】
【００５４】
本発明に係るスイッチング電源回路は、過電流が継続して発生している場合でも、十分な過電流保護を実現することが可能であり、車両などに設置された外部機器へ電源を供給するスイッチング電源回路としても有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態に係るスイッチング電源回路のブロック構成を示す図
【図２】本発明の実施形態に係るスイッチング電源回路の動作を説明するためのタイムチャ−トを示す図
【図３】本発明の実施形態に係るスイッチング電源回路の具体的な回路構成を示す図
【図４】従来のスイッチング電源回路のブロック構成を示す図
【図５】従来のスイッチング電源回路の動作を説明するためのタイムチャ−トを示す図
【符号の説明】
【００５６】
１、１ａ    スイッチング回路
２、３    出力回路
４、５、９、１４、７２〜７４、８１〜８５、１０１〜１０８    抵抗
６、６ａ    制御ＩＣ
７、７ａ    過電流検出回路
８、８ａ    遅延回路
１０    出力電圧検出回路
１１    入力端子
１２    スイッチング素子
１３    変換器
２１、３１、８６、１１０    ダイオ−ド
２２、３２、８７、１１１    コンデンサ
２３、２４、３３、３４    出力端子
７１、８８、１０９、１１２    オペアンプ
８９    バイポーラトランジスタ
【図１】
0005144292.tif 000002
【図２】
0005144292.tif 000003
【図３】
0005144292.tif 000004
【図４】
0005144292.tif 000005
【図５】
0005144292.tif 000006