(57)【特許請求の範囲】
【請求項１】
第１の伝導型の基板と、
上記基板上に堆積された第１の伝導型のエピタキシャル層と、
それぞれの間にドリフト領域を画定する、上記エピタキシャル層内に配置された第２の伝導型の第１及び第２のボディ領域と、
上記第１及び第２のボディ領域内にそれぞれ配置された第１の伝導型の第１及び第２のソース領域と、
上記第１及び第２のボディ領域の下の上記エピタキシャル層の上記ドリフト領域内に配置された複数のトレンチとを備え、
上記複数のトレンチは、上記第１及び第２のボディ領域から上記基板の方向に延びており、第２の伝導型のドーパントを含むエピタキシャル成長でない層状材料が埋め込まれ、該トレンチからドーパントが、上記エピタキシャル層の該トレンチに隣接した部分に拡散し、
上記エピタキシャル成長でない層状材料は、２層であり、該２層の層状材料は、異なるドーパント濃度を有しており、
上記２層の層状材料は、上記トレンチの側壁及び底部に沿って形成されたドープされたポリシリコン及び該ポリシリコンの層上に埋め込まれた誘電体であることを特徴とするパワー金属酸化膜半導体電界効果トランジスタ。
【請求項２】
上記ドーパントは、ホウ素であることを特徴とする請求項１記載のパワー金属酸化膜半導体電界効果トランジスタ。
【請求項３】
上記第１及び第２のボディ領域は、深いボディ領域を有することを特徴とする請求項１記載のパワー金属酸化膜半導体電界効果トランジスタ。
【請求項４】
上記エピタキシャル層の上記トレンチに隣接した部分は、該トレンチの横方向において略均一なドーパント濃度を有することを特徴とする請求項１記載のパワー金属酸化膜半導体電界効果トランジスタ。
【請求項５】
第１の伝導型の基板を準備する工程と、
上記基板上に、第１の伝導型のエピタキシャル層を堆積する工程と、
それぞれの間にドリフト領域を画定する、上記エピタキシャル層内に第２の伝導型の第１及び第２のボディ領域を形成する工程と、
上記第１及び第２のボディ領域内に、第１の伝導型の第１及び第２のソース領域をそれぞれ形成する工程と、
上記エピタキシャル層の上記ドリフト領域で、上記第１及び第２のボディ領域が形成される位置に、上記基板に向けて延びる複数のトレンチを形成する工程と、
上記トレンチ内に、第２の伝導型のドーパントを含むエピタキシャル成長でない層状材料を埋め込む工程と、
上記トレンチから、上記ドーパントの少なくとも一部を、上記エピタキシャル層の該トレンチに隣接した部分に拡散させる工程とを有し、
上記エピタキシャル成長でない層状材料を埋め込む工程は、２層を形成する工程であり、該２層の層状材料は、異なるドーパント濃度を有しており、
上記２層の層状材料は、上記トレンチの側壁及び底部に沿って形成されたドープされたポリシリコン及び該ポリシリコンの層上に埋め込まれた誘電体であることを特徴とするパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項６】
上記ドーパントは、ホウ素であることを特徴とする請求項５記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項７】
上記第１及び第２のボディ領域は、深いボディ領域を有することを特徴とする請求項５記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項８】
上記トレンチは、少なくとも１つのトレンチを画定するマスク層を設け、該マスク層により画定されたトレンチをエッチングすることによって形成されることを特徴とする請求項５記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項９】
上記第１及び第２のボディ領域は、上記エピタキシャル層にドーパントを注入し、拡散させることによって形成されることを特徴とする請求項５記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１０】
上記エピタキシャル層の上記トレンチに隣接した部分は、該トレンチの横方向において略均一なドーパント濃度を有することを特徴とする請求項５記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１１】
上記請求項５に記載のパワー金属酸化膜半導体電界効果トランジスタの製造方法によって製造されたパワー金属酸化膜半導体電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【関連出願】
本出願は、２０００年６月２日に出願された米国特許出願第０９／５８６４０７号、発明の名称「低いオン抵抗を有する高電圧パワーＭＯＳＦＥＴ（High Voltage Power MOSFET Having Low On-Resistance）」の一部継続出願である。
【０００２】
【発明の属する技術分野】
本発明は半導体素子に関し、詳しくは、パワー金属酸化膜半導体電界効果トランジスタに関する。
【０００３】
【従来の技術】
パワー金属酸化膜半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor：ＭＯＳＦＥＴ）素子は、様々な用途、例えば自動車の電気系統、電源装置、電力管理用途に採用されている。このような素子は、オフ状態では高電圧を維持し、オン状態では低い電圧と高い飽和電流密度を生じなければならない。
【０００４】
ｎチャネルパワーＭＯＳＦＥＴの典型的な構成を図１に示す。ｎ＋シリコン基板２上に形成されたｎ−エピタキシャルシリコン層（以下、単にエピタキシャル層という。）１は、素子の２つのＭＯＳＦＥＴセルに対応するｐボディ領域５、６と、ｎ＋ソース領域７、８とを備える。ｐボディ領域５、６は、浅いｐボディ領域５ａ、６ａと、深いｐボディ領域５ｂ、６ｂとを含んでいてもよい。ｎ＋ソース領域７、８とｐボディ領域５、６を接続するために、ソース−ボディ電極１２がエピタキシャル層１の表面の特定の部分を跨いで延びている。両方のセルのｎ型ドレインは、図１に示す半導体の上側の表面に延びているエピタキシャル層１の一部によって形成されている。ドレイン電極（個別には示していない）は、ｎ＋シリコン基板２の底面側に設けられている。酸化物層及びポリシリコン層からなる絶縁ゲート電極１８は、ボディのチャネル及びドレイン部分の上に設けられている。
【０００５】
図１に示す従来のＭＯＳＦＥＴのオン抵抗は、主に、エピタキシャル層１のドリフト領域の抵抗（drift zone resistance）によって決定される。次に、ドリフト領域の抵抗は、エピタキシャル層１のドーピング濃度及び厚さによって決定される。しかしながら、素子の降伏電圧を高めるためには、エピタキシャル層１の厚さを増し、その一方で、エピタキシャル層１のドーピング濃度を下げる必要がある。図２に示す曲線２０は、従来のＭＯＳＦＥＴの単位面積当りのオン抵抗を降伏電圧の関数として示している。曲線２０から分かるように、素子のオン抵抗は、その降伏電圧が高くなると、急激に増加する。このオン抵抗の急激な増加は、ＭＯＳＦＥＴを高電圧、特に数百ボルト以上の電圧で動作させるときに問題となる。
【０００６】
【発明が解決しようとする課題】
図３は、オン抵抗を下げつつ、高い電圧で動作するように設計されたＭＯＳＦＥＴを示している。このＭＯＳＦＥＴは、１９９８年、ＩＥＤＭ会報第６８３頁の論文番号２６．２（No.26.2 in the Proceedings of the IEDM, 1998, p. 683）に開示されている。このＭＯＳＦＥＴは、素子のボディ領域５、６の底部からドリフト領域内に延びたｐ型ドーピング領域４０、４２を有する点を除いて、図２に示す従来のＭＯＳＦＥＴに類似している。ｐ型ドーピング領域４０、４２は、ドリフト領域内に複数のコラム（columns）を画定しており、すなわち、ドリフト領域はｎ型ドーピングコラム（n-type doped columns）によって分離され、コラムは、エピタキシャル層１のｐ型ドーピング領域４０、４２に隣接した部分によって画定される。逆のドーピング型のコラムを交互に配置することにより、従来のＭＯＳＦＥＴのような垂直方向だけではなく、水平方向にも逆電圧を生じさせる。この結果、この素子では、エピタキシャル層１の厚さを薄くし、ドリフト領域のドーピング濃度を高くすることによって、従来の素子と同等の逆電圧を得ることができる。図２に示す曲線２５は、図３に示すＭＯＳＦＥＴの単位面積当りのオン抵抗を降伏電圧の関数として示している。曲線２５から明らかなように、高い動作電圧におけるこの素子のオン抵抗は、図１に示す素子よりも大幅に低減されており、降伏電圧に対して、実質的に線形に増加している。
【０００７】
図３に示す素子の動作特性は、トランジスタのドリフト領域における電荷補償に基づいて、改善されている。すなわち、ドリフト領域のドーピング濃度は、大幅に、例えば一桁以上高められ、逆のドーピング型のコラムを追加することよって、平衡する電荷が更に増す。したがって、トランジスタのブロッキング電圧（blocking voltage）は変化しない。電荷補償コラムは、素子がオン状態のとき、電流伝導（current conduction）には寄与しない。これらのトランジスタの望ましい特性は、逆のドーピング型の隣接したコラム間によって得られる電荷補償の度合いに極めて依存する。しかしながら、コラムの製造中におけるプロセスパラメータの制御には限界があるので、コラムのドーパント勾配（dopant gradient）が不均一になってしまうことを回避するのは難しい。例えば、コラムと基板間の界面（interface）及びコラムとｐボディ領域間の界面に亘る拡散は、これらの界面近傍のコラムの部分のドーパント濃度に違いを生じさせる。
【０００８】
図３に示す構造は、複数回のエピタキシャル堆積工程（epitaxial deposition steps）と、各エピタキシャル堆積工程に続く適切なドーパントの注入工程とを含む処理手順によって製造することができる。しかしながら、エピタキシャル堆積工程は実行するのに高価であり、したがって、この構造は製造するのに高価である。
【０００９】
したがって、より安価に製造することができるように堆積工程の回数を最少にし、一方、素子のドリフト領域の逆のドーピング型の隣接したコラムにおける電荷補償の度合いを高めることができるようにプロセスパラメータを適切に制御することができる、図３に示すようなＭＯＳＦＥＴ構造を製造する方法を提供することが望まれている。
【００１０】
【課題を解決するための手段】
本発明に係るパワー金属酸化膜半導体電界効果トランジスタは、第１の伝導型の基板を備える。基板上には、同じく第１の伝導型のエピタキシャル層が堆積されている。エピタキシャル層には、第１及び第２のボディ領域が配置され、これらの第１及び第２のボディ領域間にはドリフト領域が画定されている。これらのボディ領域は、第２の伝導型を有している。第１及び第２のボディ領域内には、それぞれ第１の伝導型の第１及び第２のソース領域が配置されている。第１及び第２のボディ領域の下のエピタキシャル層のドリフト領域には、複数のトレンチが配置されている。トレンチは、第１及び第２のボディ領域から基板の方向に延びており、第２の伝導型のドーパントを含むエピタキシャル成長でない層状材料（epitaxially layered material）が埋め込まれている。ドーパントはトレンチから、エピタキシャル層のトレンチに隣接した部分に拡散し、垂直方向だけではなく、水平方向にも逆電圧を生じさせるｐ型ドーピング領域を形成する。エピタキシャル成長でない層状材料は、２層であり、異なるドーパント濃度を有する。２層の層状材料は、トレンチの側壁及び底部に沿って形成されたドープされたポリシリコン及びポリシリコンの層上に埋め込まれた誘電体である。
【００１１】
本発明の一具体例においては、ドーパントは、ホウ素である。
【００１２】
本発明の他の具体例においては、第１及び第２のボディ領域は、深いボディ領域を有する。
【００１３】
本発明の他の具体例においては、エピタキシャル層のトレンチに隣接した部分は、トレンチの横方向において略均一なドーパント濃度を有する。
【００１５】
また、本発明は、パワー金属酸化膜半導体電界効果トランジスタの製造方法を提供する。パワー金属酸化膜半導体電界効果トランジスタの製造方法では、まず、第１の伝導型の基板を準備し、基板上にエピタキシャル層を堆積する。エピタキシャル層は、第１の伝導型を有する。エピタキシャル層に第１及び第２のボディ領域を形成して、第１及び第２のボディ領域間にドリフト領域を画定する。第１及び第２のボディ領域は、第２の伝導型を有する。第１及び第２のボディ領域内に、第１の伝導型の第１及び第２のソース領域をそれぞれ形成する。エピタキシャル層のドリフト領域で、上記第１及び第２のボディ領域が形成される位置に、上記基板に向けて延びる複数のトレンチを形成する。トレンチ内に、第２の伝導型のドーパントを含むエピタキシャル成長でない層状材料を埋め込む。トレンチから、ドーパントの少なくとも一部を、エピタキシャル層のトレンチに隣接した部分に拡散させる。エピタキシャル成長でない層状材料を埋め込む工程は、２層を形成する工程であり、２層層状材料は、異なるドーパント濃度を有しており、２層の層状材料は、トレンチの側壁及び底部に沿って形成されたドープされたポリシリコン及びポリシリコンの層上に埋め込まれた誘電体である。
【００１６】
【発明の実施の形態】
本発明においては、図３に示すｐ型ドーピング領域４０、４２は、ｐ型ドーピング領域４０、４２を配置する位置を中心とする一対のトレンチを最初にエッチング（first etching）することによって、形成される。次に、トレンチに、ドーパントが豊富な材料を埋め込む。材料内のドーパントは、トレンチから、素子のドリフト領域を形成する隣接したエピタキシャル層に拡散される。得られるエピタキシャル層のドーピング部分は、ｐ型ドーピング領域４０、４２を形成している。ドーパントと共にトレンチに埋め込まれた材料は、トレンチから拡散せずに、最終的な素子に残る。したがって、この材料としては、素子の特性に悪影響を与えないように選択しなければならない。トレンチに埋め込む材料の具体例としては、ポリシリコン又は誘電体、例えば二酸化ケイ素がある。
【００１７】
図４〜図６は、エピタキシャル層１に形成されたトレンチ４４、４６に埋め込まれる材料の様々な組合せの具体例を示している。図面を明瞭にするために、図４〜図６では、トレンチ４４、４６と、エピタキシャル層１と、ｎ＋シリコン基板２のみを示し、ｐボディ領域５、６及びソース領域７、８を含むパワーＭＯＳＦＥＴ構造の上部は示していない。
【００１８】
図４に示す本発明の実施の形態では、トレンチ４４、４６は、ドーパントがドーピングされた誘電体、例えばホウ素がドーピングされた二酸化ケイ素が埋め込まれる。この材料をトレンチ４４、４６に埋め込んだ後、ホウ素がトレンチ４４、４６に隣接したエピタキシャル層１に拡散して、ｐ型ドーピング領域４０、４２が形成される。トレンチ４４、４６に埋め込まれた、ホウ素がドーピングされた二酸化ケイ素は、最終的なＭＯＳＦＥＴ素子に残る。
【００１９】
図５に示す本発明の実施の形態では、トレンチ４４、４６の少なくとも一部に、ホウ素がドーピングされた多結晶シリコン、すなわちポリシリコンが埋め込まれる。トレンチ４４、４６が満たされた後、ホウ素がトレンチ４４、４６に隣接したエピタキシャル層１に拡散して、ｐ型ドーピング領域４０、４２が形成される。トレンチ４４、４６に埋め込まれた、ホウ素がドーピングされたポリシリコンの残りの部分は、最終的なＭＯＳＦＥＴ素子に残る。これに代えて、拡散工程の後にポリシリコンの全体又は一部を酸化させて、二酸化ケイ素を形成してもよい。したがって、最終的なＭＯＳＦＥＴ素子のトレンチ４４、４６内には、誘電体、すなわち二酸化ケイ素と、あらゆる残りのポリシリコンとが残る。更なる他の具体例においては、トレンチ４４、４６内のホウ素がドーピングされたあらゆるポリシリコンを高温で再結晶化して、単結晶シリコンを形成する。この場合、最終的なＭＯＳＦＥＴ素子のトレンチ４４、４６内には、単結晶シリコン、若しくは二酸化ケイ素又は他の誘電体が組み合わされた単結晶シリコンが残る。
【００２０】
図６に示す本発明の実施の形態では、トレンチ４４、４６には、最初に、ドーピングされたポリシリコンが部分的に埋め込まれ、その後、誘電体が堆積されて、トレンチ４４、４６が完全に埋められる。トレンチ４４、４６が埋められた後、隣接したエピタキシャル層１にホウ素が拡散して、ｐ型ドーピング領域４０、４２が形成される。残りのホウ素がドーピングされたポリシリコン及びトレンチ４４、４６を満たしている誘電体は、最終的なＭＯＳＦＥＴ素子に残る。場合によっては、ホウ素がドーピングされたポリシリコンを、高温で再結晶化して、単結晶シリコンを形成してもよい。したがって、最終的なＭＯＳＦＥＴ素子のトレンチ４４、４６内には、単結晶シリコン及び誘電体が残る。
【００２１】
本発明に基づいて製造されたパワーＭＯＳＦＥＴの断面を図７に示す。このＭＯＳＦＥＴは、ｎ＋シリコン基板２と、エピタキシャル層１と、浅いｐボディ領域５ａ、６ａと、深いｐボディ領域５ｂ、６ｂと、ｎ＋ソース領域７、８と、ｐ型ドーピング領域４０、４２とを備え、ｐ型ドーピング領域４０、４２には、それぞれトレンチ４４、４６が形成されている。ｐ型ドーピング領域４０、４２は、ｎ型ドーピングコラム（n-type doped columns）によってそれぞれ分離されたコラムを画定する。更に、ＭＯＳＦＥＴは、酸化物層４８とポリシリコン層４９とを含むゲート電極と、メタライゼーション層５０を含むソース−ボディ電極とを備える。
【００２２】
本発明の他の実施の形態においては、トレンチ４４、４６には、エピタキシャル成長で堆積された（epitaxially deposited）材料、例えばドーピングされたシリコンを埋め込む。エピタキシャル堆積（Epitaxial deposition）は、より良好な均一性を得ることができるように、欠陥形成を減らし、トレンチ内のドーパント勾配（dopant gradient）の制御を高めることができるので、場合によっては、有利に使用することができる。上述のように、素子の高い動作電圧でのオン抵抗の削減は、逆のドーピング型の隣接したコラム間で行われる電荷補償の度合いに強く依存するので、ドーパント勾配の制御は重要である。したがって、この実施の形態では、更なるエピタキシャル堆積工程を必要とするが、より良好な電荷補償を行うことができる。
【００２３】
エピタキシャル成長で堆積された材料をトレンチに埋め込むことによって得られる更なる制御により、基板及びｐボディ領域との界面近傍のコラムの部分に生じる可能性があるドーパントの不均一性を補償することができる。このようなドーパントの不均一性は、トレンチからドーパントを拡散させて、コラムを形成するときに、異なる層間で必ず生じる拡散によって起こる。例えば、図７に示す具体例において、ドーパントがトレンチ４４、４６から拡散して、ｐ型ドーピング領域４０、４２が形成されるときに、また、高濃度にドーピングされたｐボディ領域５、６からの更なるドーパントが、ｐ型ドーピング領域４０、４２に拡散する。したがって、ｐ型ドーピング領域４０、４２のｐボディ領域５、６に近い部分は、ｐ型ドーピング領域４０、４２の残りの部分よりも高濃度にドーピングされる。
【００２４】
上述した問題は、ドーパント濃度を徐々に下げながら、トレンチ内に材料をエピタキシャル成長で堆積させることによって、解決することができる。この処理には、「傾斜エピタキシャル（graded epi）」技術を用いることができる。すなわち、エピタキシャル堆積中に、ドーパント濃度は、徐々に高め又は低めることができる。このように、原子の特定濃度を有する１つのドーパント源を用いて、任意の範囲に亘るドーパントレベルを生成することができる。あるいは、これは、異なる濃度でドーピングされたシリコンを有する２つ以上のドーパント源を配置することによって、達成することができる。エピタキシャル堆積プロセスの後の段階において、低いドーパント濃度を有する１つ又は複数のドーパント源を主に用いて、トレンチ内のｐボディ領域近傍に得られる層におけるドーパント濃度を下げることができる。後続のコラムを画定する拡散工程を実行するときに、ｐボディ領域から更なるドーパントがｐ型コラムに拡散し、エピタキシャル成長で堆積された層の本質的に低いドーパント濃度が補償される。当然、当業者に理解されるように、ドーパントが均一にドーピングされたコラムを得るためには、様々なプロセスパラメータ、例えば異なるドーパント源の数、それらのドーパント濃度、異なるドーパント源を用いた堆積工程の長さを最適化する必要がある。
【００２５】
この同じ技術を用いて、ｐ型コラムの基板近傍の部分に生じる可能性があるドーパント濃度の低下を補償することができる。この場合、トレンチを埋めるエピタキシャル堆積プロセスの最初において、高いドーパント濃度を有する１つ又は複数のドーパント源を主に用いて、トレンチ内の基板近傍に得られるエピタキシャル層のドーパント濃度を高くすることができる。
【００２６】
図７に示す本発明に基づくパワーＭＯＳＦＥＴは、従来のいかなる加工技術に基づいて製造してもよい。例えば、以下の一連の工程を実行することにより、図７に示すパワーＭＯＳＦＥＴを製造することができる。
【００２７】
まず、エピタキシャル層１の表面を酸化物層で覆って、酸化物マスク層を形成し、そして、トレンチ４４、４６の位置を画定するマスク部を残すように、従来の方法によって露光し、パターン化する。トレンチ４４、４６は、反応性イオンエッチングによって、マスク開口を介し、通常１０〜４０μｍの深さにドライエッチングされる。各トレンチ４４、４６の側壁は、平坦化してもよい。この場合、まず、反応性イオンエッチングプロセスによって生じた損傷を削除するために、ケミカルドライエッチングを用いて、トレンチ側壁から酸化物の薄膜（通常５００〜１０００Å）を除去する。次に、トレンチ４４、４６及びマスク部の上に犠牲二酸化ケイ素層（sacrificial silicon dioxide layer）を成長させる。得られるトレンチ側壁が可能な限り平坦化されるように、犠牲二酸化ケイ素層及び残るマスク部を、緩衝酸化物エッチング（buffered oxide etch）又はＨＦエッチングによって除去する。
【００２８】
トレンチ４４、４６には、上述したあらゆる材料、例えばポリシリコン、二酸化ケイ素、シリコン、又はこれらの組合せで埋め込む。堆積中、ポリシリコン又は酸化物には、通常、ドーパント、例えばホウ素がドーピングされている。後続の拡散工程を実行して、ドーパントを、トレンチ４４、４６から周囲のエピタキシャル層に拡散する。トレンチ４４、４６内に残っている材料がポリシリコンの場合、ポリシリコンは、酸化又は再結晶化してもよい。
【００２９】
次に、フォトレジストマスキングプロセスを用いて、ｎ＋ソース領域７、８を画定するパターン化マスク層を形成する。そして、ｎ＋ソース領域７、８は、注入及び拡散プロセスによって形成される。例えば、ｎ＋ソース領域７、８には、ヒ素を８０ＫｅＶで、通常２×１０１５〜１．２×１０１６／ｃｍ２の濃度となるように注入する。注入の後、ヒ素は、約０．５〜２．０μｍの深さに拡散する。深いｐボディ領域５ｂ、６ｂの深さは、通常、約２．５〜５μｍであり、一方、浅いボディ領域５ａ、６ａの深さは、約１〜３μｍである。最後に、マスク層を従来の方法で取り除き、図７に示す構造を形成する。
【００３０】
ＤＭＯＳトランジスタは、従来の方法で、酸化物層を形成及びパターン化し、コンタクト開口（contact opening）を形成することによって、完成する。また、メタライゼーション層５０を堆積し、マスキングして、ソース−ボディ電極及びゲート電極を画定する。また、パッドマスクを用いて、パッドコンタクトを画定する。最後に、ｎ＋シリコン基板２の底面にドレインコンタクト層（図示せず）を形成する。
【００３１】
なお、上述のプロセスにおいては、浅いｐボディ領域及び深いｐボディ領域を形成する前に、トレンチを形成しているが、本発明は、より一般的に、残るドーピング領域の一部又は全部よりも前に、あるいは後に、トレンチを形成するプロセスを含む。更に、パワーＭＯＳＦＥＴを製造する特定のプロセス手順を開示したが、本発明の範囲を逸脱することなく、他のプロセス手順を用いてもよい。
【００３２】
本発明に基づいて製造されるパワーＭＯＳＦＥＴ素子は、従来の技術で製造されたパワーＭＯＳＦＥＴ素子に対して幾つかの利点を有する。例えば、本発明では、ｐ型領域の垂直方向のドーパント勾配（vertical dopant gradient）は略ゼロである。また、水平方向のドーパント勾配（horizontal dopant gradient）は、導入されるドーパントの量と、拡散工程において使用される熱サイクルの回数及び長さとを変えることによって、精密に制御することができる。更に、導入されるドーパントの量及び横方向のドーパント勾配（lateral dopant gradient）を変えて、素子の降伏電圧とオン抵抗の両方を最適化することができる。
【００３３】
図７に示す本発明の実施の形態では、ｐ型トレンチをボディ領域の下に形成している。しかしながら、ｐ型トレンチの全てが、特にダイの周縁部、若しくはパッド又は内部配線を含む領域においては、それに関連したボディ領域を有するというわけではない。
【００３４】
以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の形態を修正及び変更することができ、このような修正及び変更は、添付の請求の範囲に基づく本発明の思想及び範囲から逸脱するものではない。例えば、本発明に基づくパワーＭＯＳＦＥＴは、上述した様々な半導体領域の伝導性（conductivities）を逆にしたパワーＭＯＳＦＥＴであってもよい。
【図面の簡単な説明】
【図１】  従来のパワーＭＯＳＦＥＴの断面図である。
【図２】  従来のパワーＭＯＳＦＥＴ及び本発明に基づいて製造されたＭＯＳＦＥＴの単位面積毎のオン抵抗を降伏電圧の関数として示すグラフ図である。
【図３】  同じ電圧で図１に示す構造よりも低いオン抵抗を示すよう設計されたＭＯＳＦＥＴの断面図である。
【図４】  本発明に基づいて製造されたパワーＭＯＳＦＥＴの様々な実施の形態の要部断面図である。
【図５】  本発明に基づいて製造されたパワーＭＯＳＦＥＴの様々な実施の形態の要部断面図である。
【図６】  本発明に基づいて製造されたパワーＭＯＳＦＥＴの様々な実施の形態の要部断面図である。
【図７】  本発明に基づいて製造された、完成された高電圧ＭＯＳＦＥＴの断面図である。
【図１】
0005144869.tif 000002
【図２】
0005144869.tif 000003
【図３】
0005144869.tif 000004
【図４】
0005144869.tif 000005
【図５】
0005144869.tif 000006
【図６】
0005144869.tif 000007
【図７】
0005144869.tif 000008