(57)【特許請求の範囲】
【請求項１】
入力される信号に基づいて各種の処理を行って種々の信号を出力する車載電子機器において、
複数の論理素子を接続して構成され、複数の論理素子間の接続状態を示す第１または第２接続情報に基づいて回路構成を組み替える再構成可能論理回路と、
前記第１および第２接続情報を記憶する不揮発性記憶装置と、
車両のスイッチ操作に応じて出力されるシステムオン指令に応答して、前記第１接続情報に基づいて前記再構成可能論理回路に入出力制御回路を構築し、前記車両のスイッチ操作に応じて出力されるシステムオフ指令に応答して、前記第２接続情報に基づいて前記再構成可能論理回路にバックアップ用メモリ回路を構築する回路構築制御手段と、
前記システムオフ指令によりシステムがオフされた後に前記再構成可能論理回路に給電するバックアップ用電源回路と、
前記各種の処理で使用するデータを一時記憶する一時記憶装置とを備え、
前記回路構築制御手段は、
前記車両の前記システムオフ指令に応答して、前記第２接続情報により前記再構成可能論理回路に前記バックアップ用メモリ回路を構築して、前記一時記憶装置に記憶されているデータを前記構築されたバックアップ用メモリ回路に転送して保存し、
前記車両の前記システムオン指令に応答して、前記構築された前記バックアップ用メモリ回路に記憶された前記データを前記一時記憶装置に転送して保存した後に、前記第１接続情報により、前記入出力制御回路を前記再構成可能論理回路に構築することを特徴とする車載電子機器。
【請求項２】
請求項１に記載の車載電子機器において、
前記各種の処理は地図データを使用したナビゲーション処理であり、前記システムオフ指令に応答して構築された前記バックアップ用メモリ回路に記憶するデータは、システムをオフした時の前記車両の位置データであることを特徴とする車載電子機器。
【請求項３】
複数の論理素子を接続して構成され、複数の論理素子間の接続状態を変更して入出力制御回路またはバックアップ用メモリ回路に組み替えられる再構成可能論理回路と、各種の処理で使用するデータを一時記憶する一時記憶装置とを有する車載電子機器の回路構築制御方法は、以下の（Ｉ）〜（ＶＩ）の手順を備える。
（Ｉ）車両のスイッチ操作に応じて出力されるシステムオフ指令に応答して、前記再構成可能論理回路を前記バックアップ用メモリ回路に構築し、
（ＩＩ）前記一時記憶装置に記憶されているデータを前記構築されたバックアップ用メモリ回路に転送して保存し、
（ＩＩＩ）その後、システムをオフし、
（ＩＶ）前記車両のスイッチ操作に応じて出力されるシステムオン指令に応答して、前記システムオフ時に前記構築された前記バックアップ用メモリ回路に記憶された前記データを前記一時記憶装置に転送して保存し、
（Ｖ）前記データを前記一時記憶装置に保存した後に、前記再構成可能論理回路を前記入出力制御回路に構築し、
（ＶＩ）前記入出力制御回路に構築された後は、前記構築された入出力制御回路で各種処理を実行するときに使用するデータを前記一時記憶装置に一時記憶して各種処理を実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＰＧＡやＰＬＤのような再構成可能論理回路を備える車載電子機器および車載電子機器の回路構築制御方法に関する。
【背景技術】
【０００２】
ＦＰＧＡなどの再構成可能論理回路を用いた車載装置が知られている（特許文献１）。  特許文献１の車載装置は、撮像装置からの画像信号を再構成可能論理回路で画像処理するものである。そして、車両の状況に応じて、入力される画像信号を歩行者強調処理、駐車線強調処理、あるいは夜間歩行者強調処理するように、再構成可能論理回路の構成を組み替えている。
【０００３】
【特許文献１】特開２００６−２８２０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような車載装置においては、近年、搭載する記憶装置の容量が増加の一途を辿り、回路規模が大型化しており、回路規模を小さくすることが要望されている。
【課題を解決するための手段】
【０００５】
（１）請求項１の発明による車載電子機器は、入力される信号に基づいて各種の処理を行って種々の信号を出力する車載電子機器において、複数の論理素子を接続して構成され、複数の論理素子間の接続状態を示す第１または第２接続情報に基づいて回路構成を組み替える再構成可能論理回路と、第１および第２接続情報を記憶する不揮発性記憶装置と、車両のスイッチ操作に応じて出力されるシステムオン指令に応答して、第１接続情報に基づいて再構成可能論理回路に入出力制御回路を構築し、車両のスイッチ操作に応じて出力されるシステムオフ指令に応答して、第２接続情報に基づいて再構成可能論理回路にバックアップ用メモリ回路を構築する回路構築制御手段と、システムオフ指令によりシステムがオフされた後に再構成可能論理回路に給電するバックアップ用電源回路と、各種の処理で使用するデータを一時記憶する一時記憶装置とを備え、回路構築制御手段は、車両のシステムオフ指令に応答して、第２接続情報により再構成可能論理回路にバックアップ用メモリ回路を構築して、一時記憶装置に記憶されているデータを構築されたバックアップ用メモリ回路に転送して保存し、車両のシステムオン指令に応答して、構築されたバックアップ用メモリ回路に記憶されたデータを一時記憶装置に転送して保存した後に、第１接続情報により、入出力制御回路を再構成可能論理回路に構築することを特徴とする。
（２）請求項２の発明は、請求項１に記載の車載電子機器において、各種の処理は地図データを使用したナビゲーション処理であり、システムオフ指令に応答して構築されたバックアップ用メモリ回路に記憶するデータは、システムをオフした時の車両の位置データであることを特徴とする。
（３）請求項３の発明は、複数の論理素子を接続して構成され、複数の論理素子間の接続状態を変更して入出力制御回路またはバックアップ用メモリ回路に組み替えられる再構成可能論理回路と、各種の処理で使用するデータを一時記憶する一時記憶装置とを有する車載電子機器の回路構築制御方法は、以下の（Ｉ）〜（ＶＩ）の手順を備える。
（Ｉ）車両のスイッチ操作に応じて出力されるシステムオフ指令に応答して、再構成可能論理回路をバックアップ用メモリ回路に構築し、（ＩＩ）一時記憶装置に記憶されているデータを構築されたバックアップ用メモリ回路に転送して保存し、（ＩＩＩ）その後、システムをオフし、（ＩＶ）車両のスイッチ操作に応じて出力されるシステムオン指令に応答して、システムオフ時に構築されたバックアップ用メモリ回路に記憶されたデータを一時記憶装置に転送して保存し、（Ｖ）データを一時記憶装置に保存した後に、再構成可能論理回路を入出力制御回路に構築し、（ＶＩ）入出力制御回路に構築された後は、構築された入出力制御回路で各種処理を実行するときに使用するデータを一時記憶装置に一時記憶して各種処理を実行する。
【発明の効果】
【０００６】
本発明によれば、システムオフ時に再構成可能論理回路を有効活用できるので、回路規模を小さくすることができる。
【発明を実施するための最良の形態】
【０００７】
本発明による電子機器を車載カーナビゲーション電子機器に適用した一実施形態の構成を図１に示す。図１の電子機器は、ＣＰＵ１と、ＤＲＡＭ２と、再構成可能論理回路であるＦＰＧＡ３と、Ｉ／０４と、ＦＰＧＡ３のバックアップ用電源５と、フラッシュメモリ６とを備えている。
【０００８】
ナビゲーション電子機器は、地図表示、経路誘導などの通常のナビゲーション機能、音楽再生機能、音楽リッピング機能、地上デジタル放送視聴および録画機能を備えている。したがって、図示は省略するが、ＧＰＳ受信機やジャイロなどで構成される自車位置検出装置、地図データを記憶するＨＤＤのような記憶装置、地図や映像を表示する表示器、ＤＶＤドライブ装置、地上デジタル放送受信機などを備えている。そして、これらの機器はＣＰＵ１により制御される。また、車両を起動するＩＧＮキーの操作によりＡＣＣスイッチがオンされると、車載用電子機器がシステムオンし、ＩＧＮキー操作によりＡＣＣスイッチがオフされるとシステムオフする。なお、ＡＣＣスイッチがオフからオン操作されると（システムオン指令が出力されると）、所定の処理を経た後にシステムオン状態となり、ＡＣＣスイッチがオンからオフ操作されると（システムオフ指令が出力されると）、所定の処理を経た後にシステムオフ状態となる。
【０００９】
ＦＰＧＡ３は、複数の論理素子を接続して構成され、複数の論理素子間の接続状態を示す接続情報に基づいて構成を組み替える再構成可能論理回路である。本明細書では、再構成可能論理回路としてSＲＡＭを主体としたＦＰＧＡを一例として説明するが、ＥＥＰＲＯＭを主体としたＰＬＤを使用してもよい。
【００１０】
ＦＰＧＡ３には、システムオン指令に応答して、ＣＰＵ１からの指令によりＩ／０コントロール回路が構築され、システムオフ指令に応答して、ＣＰＵ１からの指令によりバックアップ用メモリ回路が構築される。したがって、図１の電子機器は、バックアップ用メモリ回路として一般に使用されるＳＲＡＭを搭載する必要がない。
【００１１】
このようなＦＰＧＡのリコンフィギュレーションを実現するため、フラッシュメモリ６には、ＦＰＧＡをＩ／Ｏコントロール回路として構築するためのＩ／Ｏコントロール回路構築用データと、バックアップ用メモリ回路として構築するためのメモリ回路構築用データとが格納されている。これらの回路構築用データは、ＦＰＧＡ３の複数の論理素子間の接続状態を示す接続情報である。そして、ＣＰＵ１は、システムオフ指令に応答して、メモリ回路構築用データを使用してＦＰＧＡ３をコンフィギュレーションしてバックアップ用メモリ回路を構築し、システムオン指令に応答して、Ｉ／Ｏコントロール回路構築用データを使用してＦＰＧＡ３をコンフィギュレーションしてＩ／Ｏコントロール回路を構築する。
【００１２】
図２は、ＣＰＵ１で実行されるＦＰＧＡ構築処理の一手順例を示すフローチャートである。ステップＳ１でシステムがオンされると、ステップＳ２において、バックアップ用メモリ回路として機能しているＦＰＧＡ３からバックアップデータを読み出し、ＤＲＡＭ２に転送して記憶する。ステップＳ３では、ＦＰＧＡ３がＩ／Ｏコントロール回路として機能するように、Ｉ／Ｏコントロール回路構築用データにより論理回路を再構築する。ステップＳ４では、カーナビゲーション通常動作の各種処理を行う。ステップＳ５において、ＩＧＮキーが操作されてＡＣＣスイッチがオフされると、ステップＳ６において、ＦＰＧＡ３がバックアップ用メモリ回路として機能するように、メモリ回路構築用データにより論理回路を再構築する。バックアップ用メモリ回路が構築されると、ステップＳ７において、ＤＲＡＭ２のデータのうち、保存すべきデータを読み出してＦＰＧＡ３へ転送して記憶する。その後、ステップＳ８において、システムをオフする。
【００１３】
図３〜図８を参照してより具体的に説明する。
図３は、システムオフ時の電子機器を説明する図であり、ＦＰＧＡ３にはバックアップ用メモリ回路が構築されている。システムオフ時、ＦＰＧＡ３はバックアップ電源５から給電されてバックアップ用データを保持している。
【００１４】
図４はシステムオン指令時の電子機器を説明する図である。ＦＰＧＡ３に構築されているバックアップ用メモリ回路に格納されている各種データはＣＰＵ１を経由してＤＲＡＭ２へ転送される。全てのバックアップ用データがＤＲＡＭ２へ転送されると、ＣＰＵ１は、図５に示すように、Ｉ／Ｏコントロール回路構築用データをダウンロードしてＦＰＧＡ３をＩ／Ｏコントロール回路として機能するように再構築する。
【００１５】
図６は、システムオン指令に応答してＦＰＧＡ３をＩ／Ｏコントロール回路として再構築した後の電子機器を説明する図であり、システムオン後、ＦＰＧＡ３はカーナビゲーション通常動作の各種処理に伴ってＩ／Ｏコントロール回路として機能し、Ｉ／Ｏ４とＣＰＵ１との間で各種入出力信号を授受する。ＣＰＵ１とＤＲＡＭ２との間では、車両位置データなどを所定タイミングでＤＲＡＭ２に転送し、ＤＲＡＭ２内の車両位置データを最新のデータに更新する。
【００１６】
図７は、システムオフ指令における電子機器を説明する図であり、ＦＰＧＡ３にはＩ／Ｏコントロール回路としての論理回路が構築されている。システムオフ指令に応答して、ＦＰＧＡ３は、図７に示すように、メモリ回路構築用データをダウンロードしてＦＰＧＡ３をバックアップ用メモリ回路として機能するように再構築する。
【００１７】
ＦＰＧＡ３にバックアップ用メモリ回路が構築されると、図８に示すように、ＣＰＵ１は、システムオン時に各種の処理を実行する際に使用してＤＲＡＭ２に格納されたデータをＦＰＧＡ３、すなわちバックアップ用メモリ回路に転送して記憶する。ＦＰＧＡ３にはバクアップ用電源５から給電されているので、システムオフ時でもデータを保持することができる。
【００１８】
以上説明した一実施の形態によるナビゲーション電子機器によれば次のような作用効果を奏することができる。
（１）システムオフ指令に応答して、ＦＰＧＡ３をＳＲＡＭとして機能するように構築し、システムオン指令に応答して、ＦＰＧＡ３をＩ／Ｏコントロール回路として機能するように構築した。したがって、バックアップ用メモリ回路であるＳＲＡＭを搭載する必要がなく、回路規模を小さくすることができる。とく、車載ナビゲーション装置では、システムをオフした際にバックアップするデータの容量が増えおり、バックアップ用記憶装置の容量低減に寄与する。
（２）ＦＰＧＡは、通常、システムオフ時は給電されないので論理回路が初期化されるが、この実施の形態では、システムオフ指令に応答してバックアップ用メモリ回路をＦＰＧＡ３に構築し、メモリ回路にバックアップ電源５から給電するようにした。したがって、従来、システムオフ時に使用されていなかったＦＰＧＡを有効に利用することができる。
【００１９】
次のような変形も本発明の範囲内である。
電子機器は車載用ナビゲーション電子機器に限定されない。システムオフ指令に応答して、バックアップ用メモリ回路をＦＰＧＡ３に構築してバックアップ電源５から給電するようにし、システムオン指令に応答して、メモリ回路に保存したデータをＤＲＡＭ２などのワークメモリに読み込んで使用する薄型テレビ、デジタルカメラなどの各種電子機器にも本発明は好適に使用できる。
【００２０】
図９は、いわゆる白物家電製品と呼ばれる薄型テレビなどに本発明の電子機器を適用した一例を示す図である。図９に示す電子機器は、複数論理素子を接続して構成され、複数の論理素子間の接続状態を示す第１または第２の接続情報に基づいて回路構成を組み替えるＦＰＧＡやＰＬＤのような再構成可能論理回路１０と、第１および第２の接続情報を記憶するフラッシュメモリやＲＯＭのような不揮発性記憶装置２０とを備える。
【００２１】
図９（ａ）に示すように、再構成可能論理回路１０には、システムオン時はプロセッサ回路１０ａが構築され、各種の処理が行われる。電子機器は、システムオン時にプロセッサ回路１０ａで実行する各種の処理で使用されるデータを一時記憶する一時記憶装置３０も備えている。システムオフが指令されると、再構成可能論理回路１０に構築されているプロセッサ回路１０ａの制御により、図９（ｂ）に示すように、再構成可能論理回路１０にはメモリ回路１０ｂとロジック回路１０ｃとが構築される。すなわち、フラッシュメモリ２０からメモリ回路/ロジック回路構築用データをダウンロードし、２つの回路１０ｂ，１０ｃを構築する。
【００２２】
ロジック回路１０ｃは、電子機器がシステムオフからシステムオンに移行する際、メモリ回路１０ｂに保存されているデータを一時記憶装置３０にデータ転送するとともに、フラッシュメモリ２０からプロセッサ回路構築用データをダウンロードしてプロセッサ回路１０ａを構築する。
【００２３】
なお、図９の電子機器は家電製品であり、再構成可能論理回路１０には商用１００Ｖ電源から常時給電するので、システムオフ時のバックアップ用電源は不要である。
【００２４】
このような電子機器においても、上述した電子機器と同様の作用効果を奏することができる。また、ＣＰＵの機能自体も再構成可能論理回路１０に構築するようにしたので、専用ＣＰＵを省略することができるので、コストダウンに寄与する。
【００２５】
本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。
【００２６】
たとえば、複数の論理素子を接続して構成され、複数の論理素子間の接続状態を変更して論理回路またはメモリ回路に組み替えることができる再構成可能論理回路を有するナビゲーション装置などの電子機器の回路構築制御／信号処理方法は、以下の（ｉ）〜（ｖ）の手順を備えるように構成して実現することができる。
【００２７】
（I）システムオン指令に応答して、ＦＰＧＡのような再構成可能論理回路に論理回路を構築し、
（II）システムオフ指令に応答して、再構成可能論理回路にＳＲＡＭのようなメモリ回路を構築し、
（III）システムオン指令に応答して再構成可能論理回路に論理回路が構築された後は、論理回路で各種処理を実行するときに使用するデータをＤＲＡＭのような一時記憶装置に一時記憶し、
（IV）システムオフ指令に応答してメモリ回路を再構成可能論理回路に構築した後は、（ａ）一時記憶装置に記憶されているデータをメモリ回路に転送して保存し、（ｂ）メモリ回路にバックアップ電源から給電し、（ｃ）その後、システムをオフし、
（V）システムオン指令に応答して再構成可能論理回路に論理回路を構築した後は、メモリ回路に保存されているデータを一時記憶装置に転送して保存する。
【００２８】
なお、以上説明した実施の形態におけるナビゲーション装置の各構成要素と特許請求の範囲の各構成要素との対応関係は以下のとおりである。
ＦＰＧＡ３が再構成可能論理回路を、ＣＰＵ１が回路構築制御手段を、ＤＲＡＭ２が一時記憶装置を、フラッシュメモリ６が不揮発性記憶装置を、それぞれ構成する。なお、以上の対応関係の説明は一例であり、権利解釈に際してなんら拘束されるものではない。
【図面の簡単な説明】
【００２９】
【図１】一実施の形態におけるナビゲーション電子機器の構成を示すブロック図
【図２】システムオンオフ時にＦＰＧＡを再構築する手順を説明するフローチャート
【図３】システムオフ時の電子機器を説明する図
【図４】システムオン時の電子機器を説明する図
【図５】システムオン指令に応答してＩ／Ｏコントロール回路構築用データをダウンロードし、ＦＰＧＡ３にＩ／Ｏコントロール回路を構築することを説明する図
【図６】システムオン指令に応答してＦＰＧＡ３にＩ／Ｏコントロール回路を再構築した後の電子機器を説明する図
【図７】システムオフ指令に応答してバックアップ用メモリ回路構築用データをダウンロードし、ＦＰＧＡ３にバックアップ用メモリ回路を構築することを説明する図
【図８】システムオフ指令時の電子機器を説明する図
【図９】本発明の別の実施の形態の電子機器を説明する図
【符号の説明】
【００３０】
１：ＣＰＵ                            ２：ＤＲＡＭ
３：ＦＰＧＡ                          ４：Ｉ／Ｏ
５：バックアップ用電源              １０：再構成可能論理回路（ＦＰＧＡ）
２０：不揮発性記憶装置（ＦＬＡＳＨ）  ３０：一時記憶装置（ＤＲＡＭ）
【図１】
0005145558.tif 000002
【図２】
0005145558.tif 000003
【図３】
0005145558.tif 000004
【図４】
0005145558.tif 000005
【図５】
0005145558.tif 000006
【図６】
0005145558.tif 000007
【図７】
0005145558.tif 000008
【図８】
0005145558.tif 000009
【図９】
0005145558.tif 000010