(57)【特許請求の範囲】
【請求項１】
第一入出力接続端子及び第二入出力接続端子を有し、入力された電圧を変圧することで、電力変換する電力変換回路であって、
通電時に磁束を生じる少なくとも３つの並列接続された巻線がコアに巻かれている多並列磁気相殺型変圧器と、
前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第一入出力接続端子の負極端子に接続される少なくとも３つの第一の通電制御要素と、
前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第二入出力接続端子の正極端子に接続される少なくとも３つの第二の通電制御要素と、
を備え、
前記多並列磁気相殺型変圧器の前記コアは、
前記並列接続されている巻線に対応する位置の少なくとも３つの磁脚部及びこれらの磁脚部を固定する基部を有し、
前記並列接続されている巻線は、前記磁脚部にそれぞれ巻き回しされ、
前記コアには前記磁脚部と前記基部とにより前記磁束による少なくとも３つの閉磁路が形成され、
前記並列接続されている少なくとも３つの巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに打ち消し合う向きとなるように前記磁脚部にそれぞれ巻かれており、
前記少なくとも３つの閉磁路のうちで少なくとも最も小さな閉磁路の磁気抵抗がすべて等しい
ことを特徴とする電力変換回路。
【請求項２】
前記第一入出力接続端子の正極端子に一端が接続され、前記多並列磁気相殺型変圧器の少なくとも３つの巻線に接続される共通端に他端が接続されるインダクタを備えることを特徴とする請求項１に記載の電力変換回路。
【請求項３】
前記コアは、前記少なくとも３つの閉磁路の磁路長が等しいことを特徴とする請求項１又は２に記載の電力変換回路。
【請求項４】
前記コアは、前記基部が平面円に形成され、前記平面円の中心と前記平面円の周とを結び、当該周の間隔が等間隔になるように前記少なくとも３つの磁脚部が形成されていることを特徴とする請求項１から３のいずれか一項に記載の電力変換回路。
【請求項５】
前記コアは、前記基部が正多角形に形成され、前記磁脚部が前記正多角形の中心と前記正多角形の辺とを結び、当該辺の間隔が等間隔になるように前記少なくとも３つの磁脚部が形成されていることを特徴とする請求項１から３のいずれか一項に記載の電力変換回路。
【請求項６】
前記コアは、前記基部が２つの平行な平面それぞれに、円又は正三角形に形成され、少なくとも３つの前記磁脚部が前記平面を垂直に結ぶ柱として形成されると共に、前記柱間の距離が等距離であることを特徴とする請求項１から３のいずれか一項に記載の電力変換回路。
【請求項７】
前記コアは、前記基部が２つの平行な平面それぞれに形成され、少なくとも３つの前記磁脚部が前記平面を垂直に結ぶ柱として形成されると共に、前記柱間の距離が等距離であり、
一方の前記平面において、前記基部が前記柱の一方の端同士を接続する部分のみからなり、他方の前記平面において、前記基部が前記柱の他方の端同士を接続する部分のみからなることを特徴とする請求項１から３のいずれか一項に記載の電力変換回路。
【請求項８】
第一入出力接続端子及び第二入出力接続端子を有し、入力された電圧を変圧することで、電力変換する電力変換回路であって、
通電時に磁束を生じる３つの並列接続された巻線がコアに巻かれている多並列磁気相殺型変圧器と、
前記第一入出力接続端子の正極端子に一端が接続され、前記多並列磁気相殺型変圧器の３つの巻線に接続される共通端に他端が接続されるインダクタと、
前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第一入出力接続端子の負極端子に接続される３つの第一の通電制御要素と、
前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第二入出力接続端子の正極端子に接続される３つの第二の通電制御要素と、
を備え、
前記多並列磁気相殺型変圧器の前記コアは、
前記並列接続されている巻線に対応する位置の３つの磁脚部及びこれらの磁脚部を固定する基部を有し、
前記３つの磁脚部は一方向に等間隔に並び、前記３つの磁脚部のうち中央の磁脚部にギャップが設けられており、
前記並列接続されている巻線は、前記磁脚部にそれぞれ巻き回しされ、
前記コアには前記磁脚部と前記基部とにより前記磁束による３つの閉磁路が形成され、
前記並列接続されている３つの巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに打ち消し合う向きとなるように前記磁脚部にそれぞれ巻かれており、
前記３つの閉磁路のうちで少なくとも最も小さな閉磁路の磁気抵抗がすべて等しい
ことを特徴とする電力変換回路。
【請求項９】
前記第一の通電制御要素は、スイッチ手段であり、
前記第二の通電制御要素は、整流手段であることを特徴とする請求項１から８のいずれか一項に記載の電力変換回路。
【請求項１０】
前記第一の通電制御要素は、整流手段であり、
前記第二の通電制御要素は、スイッチ手段であることを特徴とする請求項１から８のいずれか一項に記載の電力変換回路。
【請求項１１】
前記第一の通電制御要素及び前記第二の通電制御要素は、スイッチ手段であることを特徴とする請求項１から８のいずれか一項に記載の電力変換回路。
【請求項１２】
前記スイッチ手段がＩＧＢＴであることを特徴とする請求項９から１１のいずれか一項に記載の電力変換回路。
【請求項１３】
前記スイッチ手段がＭＯＳＦＥＴであることを特徴とする請求項９から１１のいずれか一項に記載の電力変換回路。
【請求項１４】
前記スイッチ手段がフライホイールダイオード付きスイッチであることを特徴とする請求項９から１１のいずれか一項に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多並列磁気相殺型変圧器を採用した電力変換回路に関する。
【背景技術】
【０００２】
従来、電圧を高電圧又は低電圧に昇降圧することで、電力変換する電力変換回路、いわゆるＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。
この特許文献１に記載されている従来のＤＣ／ＤＣコンバータは、１次巻線と２次巻線が逆巻き結線で接続された変圧器を用い、電圧を印可する入出力端子と変圧器との間に、昇降圧率可変用インダクタを設けている。そして、この従来のＤＣ／ＤＣコンバータは、連続的な昇降圧を可能としつつ、当該インダクタを小型化することができ、ＤＣ／ＤＣコンバータ本体の小型化も実現している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のＤＣ／ＤＣコンバータでは、昇降圧率を２倍以上にすると、変圧器の各巻線に接続される複数のスイッチ素子を同時にオンするので、昇降圧率可変用インダクタに流れる直流電流に重畳される脈動成分であるリプル電流が増大してしまう。このため、従来のＤＣ／ＤＣコンバータでは、キャパシタやインダクタの体格（サイズ）を大きくしなければ、当該リプル電流の脈動（変化）を吸収することができない。すなわち、キャパシタやインダクタといった受動素子を小型化し、ひいてはＤＣ／ＤＣコンバータ自体を小型化することができないという問題がある。
【０００４】
また、従来のＤＣ／ＤＣコンバータでは、昇降圧率を２倍以上にすると、このリプル電流が増大して電力変換効率が低下してしまうという問題がある。
【０００５】
そこで、本発明では、前記した問題を解決し、小型化することができ、さらに、電力変換効率の低下を抑制することができる電力変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するため、請求項１に記載の電力変換回路は、第一入出力接続端子及び第二入出力接続端子を有し、入力された電圧を変圧することで、電力変換する電力変換回路であって、通電時に磁束を生じる少なくとも３つの並列接続された巻線がコアに巻かれている多並列磁気相殺型変圧器と、前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第一入出力接続端子の負極端子に接続される少なくとも３つの第一の通電制御要素と、前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第二入出力接続端子の正極端子に接続される少なくとも３つの第二の通電制御要素と、を備え、前記多並列磁気相殺型変圧器の前記コアは、前記並列接続されている巻線に対応する位置の少なくとも３つの磁脚部及びこれらの磁脚部を固定する基部を有し、前記並列接続されている巻線は、前記磁脚部にそれぞれ巻き回しされ、前記コアには前記磁脚部と前記基部とにより前記磁束による少なくとも３つの閉磁路が形成され、前記並列接続されている少なくとも３つの巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに打ち消し合う向きとなるように前記磁脚部にそれぞれ巻かれており、前記少なくとも３つの閉磁路のうちで少なくとも最も小さな閉磁路の磁気抵抗がすべて等しいことを特徴とする。
【０００７】
かかる構成によれば、電力変換回路は、第一の通電制御要素及び第二の通電制御要素によって、電流を多並列磁気相殺型変圧器に通電させるタイミング及び当該回路内の電流の流れを制御することで、多並列磁気相殺型変圧器にて電圧を変圧（昇圧又は降圧）し、電力を変換することができる。
また、かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、閉磁路間で磁束相殺量が等しいので、電力変換する際に各巻線から発生する直流磁束を打ち消すことができる。これにより並列数が増えてもコアにおける磁気飽和を防止することができ、トランスの小型化及び鉄損を低減することができる。
また、かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、巻線それぞれが並列接続されているので、巻線に通電している電流を小さくすることができ、巻線を細くすることができるので、巻線形状に自由度を出すことができ、ひいてはスペース効率を向上することができる。
【０００８】
請求項２に記載の電力変換回路は、請求項１に記載の電力変換回路において、前記第一入出力接続端子の正極端子に一端が接続され、前記多並列磁気相殺型変圧器の少なくとも３つの巻線に接続される共通端に他端が接続されるインダクタを備えることを特徴とする。
【０００９】
かかる構成によれば、電力変換回路は、インダクタを備えることで、当該回路へ通電させる入力電流のリプル成分を小さくできるため、入出力コンデンサの小型化及び素子に生じるスイッチング損失の低減による電力変換効率の向上が可能となる。さらに、電力変換回路では、多並列磁気相殺型変圧器が温度影響等で磁気飽和した際に、巻線に流れる電流の急激な偏りを防止することができる。
【００１０】
請求項３に記載の電力変換回路は、請求項１又は２に記載の電力変換回路において、前記コアは、前記少なくとも３つの閉磁路の磁路長が等しいことを特徴とする。
【００１１】
かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、磁気抵抗が同じになるように、磁路長を等しく構成されているので、磁束密度分布の偏りをなくし、ひいては磁気飽和を防止することができる。この際、磁気抵抗ＲｍがＲｍ＝１／μ・Ｌ／Ａ（“μ”が透磁率、“Ｌ”が磁路長、“Ａ”が磁路断面積）で求められるので、磁路長が等しいことにより、他の透磁率と磁路断面積との積が一定であればよい。
【００１２】
請求項４に記載の電力変換回路は、請求項１から３のいずれか一項に記載の電力変換回路において、前記コアにおける前記基部が平面円に形成され、前記平面円の中心と前記平面円の周とを結び、当該周の間隔が等間隔になるように前記少なくとも３つの磁脚部が形成されていることを特徴とする。
【００１３】
かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、平面円の周の間隔が等間隔になるように磁脚部が形成されることで、各閉磁路の磁路長が等しく、且つ、磁気抵抗が等しくなり、磁束密度分布の偏りをなくすことができ、ひいては磁気飽和を防止することができる。
【００１４】
請求項５に記載の電力変換回路は、請求項１から３のいずれか一項に記載の電力変換回路において、前記コアにおける前記基部が正多角形に形成され、前記磁脚部が前記正多角形の中心と前記正多角形の辺とを結び、当該辺の間隔が等間隔になるように前記少なくとも３つの磁脚部が形成されていることを特徴とする。
【００１５】
かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、正多角形の辺の間隔が等間隔になるように磁脚部が形成されることで、各閉磁路の磁路長が等しく、且つ、磁気抵抗が等しくなり、磁束密度分布の偏りをなくすことができ、ひいては磁気飽和を防止することができる。
【００１６】
請求項６に記載の電力変換回路は、請求項１から３のいずれか一項に記載の電力変換回路において、前記コアにおける前記基部が２つの平行な平面それぞれに、円又は正三角形に形成され、少なくとも３つの前記磁脚部が前記平面を垂直に結ぶ柱として形成されると共に、前記柱間の距離が等距離に配置されていることを特徴とする。
【００１７】
かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、基部が２つの平行な平面に形成され、磁脚部がこれらの平面を結ぶ柱として形成されていることで、各閉磁路の磁路長が等しく、且つ、磁気抵抗が等しくなり、磁束密度分布の偏りをなくすことができ、ひいては磁気飽和を防止することができる。
【００１８】
請求項７に記載の電力変換回路は、請求項１から３のいずれか一項に記載の電力変換回路において、前記コアにおける前記基部が２つの平行な平面それぞれに形成され、少なくとも３つの前記磁脚部が前記平面を垂直に結ぶ柱として形成されると共に、前記柱間の距離が等距離であり、一方の前記平面において、前記基部が前記柱の一方の端同士を接続する部分のみからなり、他方の前記平面において、前記基部が前記柱の他方の端同士を接続する部分のみからなることを特徴とする。
【００１９】
かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、基部が２つの平行な平面に形成され、磁脚部がこれらの平面を結ぶ柱として形成されていることで、各閉磁路の磁路長が等しく、且つ、磁気抵抗が等しくなり、磁束密度分布の偏りをなくすことができ、ひいては磁気飽和を防止することができる。さらに、多並列磁気相殺型変圧器は、コアの基部が磁脚部の一旦又は他端を接続する部分のみからなるので、当該基部を平面に一様に備えた場合に比べて、コアの重量を軽くすることができる。
【００２２】
請求項８に記載の電力変換回路は、第一入出力接続端子及び第二入出力接続端子を有し、入力された電圧を変圧することで、電力変換する電力変換回路であって、通電時に磁束を生じる３つの並列接続された巻線がコアに巻かれている多並列磁気相殺型変圧器と、前記第一入出力接続端子の正極端子に一端が接続され、前記多並列磁気相殺型変圧器の３つの巻線に接続される共通端に他端が接続されるインダクタと、前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第一入出力接続端子の負極端子に接続される３つの第一の通電制御要素と、前記並列接続されている巻線の他端に一端が各々接続され、他端が前記第二入出力接続端子の正極端子に接続される３つの第二の通電制御要素と、を備え、前記多並列磁気相殺型変圧器の前記コアは、前記並列接続されている巻線に対応する位置の３つの磁脚部及びこれらの磁脚部を固定する基部を有し、前記３つの磁脚部は一方向に等間隔に並び、前記３つの磁脚部のうち中央の磁脚部にギャップが設けられており、前記並列接続されている巻線は、前記磁脚部にそれぞれ巻き回しされ、前記コアには前記磁脚部と前記基部とにより前記磁束による３つの閉磁路が形成され、前記並列接続されている３つの巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに打ち消し合う向きとなるように前記磁脚部にそれぞれ巻かれており、前記３つの閉磁路のうちで少なくとも最も小さな閉磁路の磁気抵抗がすべて等しいことを特徴とする。
【００２３】
かかる構成によれば、電力変換回路は、第一の通電制御要素及び第二の通電制御要素によって、電流をインダクタや多並列磁気相殺型変圧器に通電させるタイミング及び当該回路内の電流の流れを制御することで、多並列磁気相殺型変圧器にて電圧を変圧（昇圧又は降圧）し、電力を変換することができる。
また、かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、３つの磁脚部に巻き回しされている巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに打ち消し合う向きとなるように当該時脚部に巻かれており、中央の磁脚部と、他の２つの磁脚部及び磁脚部を固定する基部とを合わせた磁気抵抗が等しくなるようにギャップ（隙間）を設けたので、磁束相殺量が等しくなり、電力変換する際に各巻線から発生する直流磁束を打ち消すことができ、磁束密度分布の偏りをなくすことができ、ひいては磁気飽和を防止することができる。
また、かかる構成によれば、電力変換回路において、多並列磁気相殺型変圧器は、巻線それぞれが並列接続されているので、巻線に通電している電流を小さくすることができ、巻線を細くすることができるので、巻線形状に自由度を出すことができ、ひいてはスペース効率を向上することができる。
【００２８】
請求項９に記載の電力変換回路は、請求項１から８のいずれか一項に記載の電力変換回路において、前記第一の通電制御要素は、スイッチ手段であり、前記第二の通電制御要素は、整流手段であることを特徴とする。
かかる構成によれば、電力変換回路は、印加された電圧を昇圧することができる。
【００２９】
請求項１０に記載の電力変換回路は、請求項１から８のいずれか一項に記載の電力変換回路において、前記第一の通電制御要素は、整流手段であり、前記第二の通電制御要素は、スイッチ手段であることを特徴とする。
かかる構成によれば、電力変換回路は、印加された電圧を降圧することができる。
【００３０】
請求項１１に記載の電力変換回路は、請求項１から８のいずれか一項に記載の電力変換回路において、前記第一の通電制御要素及び前記第二の通電制御要素は、スイッチ手段であることを特徴とする。
かかる構成によれば、電力変換回路は、印加された電圧を昇降圧することができる。
【００３１】
請求項１２に記載の電力変換回路は、請求項９から１１のいずれか一項に記載の電力変換回路において、前記スイッチ手段がＩＧＢＴで構成したことを特徴とする。
かかる構成によれば、電力変換回路は、スイッチ手段をＩＧＢＴで構成することで、高耐圧を確保することができ、自動車用電動機制御等の大電流用途に活用することができる。
【００３２】
請求項１３に記載の電力変換回路は、請求項９から１１のいずれか一項に記載の電力変換回路において、前記スイッチ手段がＭＯＳＦＥＴで構成したことを特徴とする。
かかる構成によれば、電力変換回路は、スイッチ手段をＭＯＳＦＥＴで構成することで、スイッチング損失を低減することができるため、高周波用途であっても高い変換効率を実現できる。
【００３３】
請求項１４に記載の電力変換回路は、請求項９から１１のいずれか一項に記載の電力変換回路において、前記スイッチ手段がフライホイールダイオード付きスイッチであることを特徴とする。
かかる構成によれば、電力変換回路は、スイッチ手段をフライホイールダイオード付きスイッチで構成することで、当該電力変換回路を昇降圧回路として用いる場合に、逆方向の電流をスルーさせることができ、双方向の電流のやりとりが可能となる。
【発明の効果】
【００３４】
このように、本願発明は、並列数が増えてもコアにおける磁気飽和を防止し、変圧器を小型化することができ、さらに、鉄損を低減することができたので、電力変換回路自体も小型化及び高い変換効率を実現することができる。
また、本願発明は、各巻線に通電している電流を小さくすることができ、コアに発生する鉄損を小さくすることができ、電力変換効率の低下を抑制することができる。
【発明を実施するための最良の形態】
【００３５】
次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
図１は電力変換回路の回路図である。この図１は、本願の実施形態である３並列及び４並列の磁気相殺型変圧器を備えた電力変換回路（昇降圧回路）（図１（ａ）、（ｂ））と、従来の２並列の磁気相殺型変圧器を備えた電力変換回路（昇降圧回路）（図１（ｃ））とを示しており、以下の説明では、これらを対比しながら行うこととする。そして、図１（ｃ）の説明については、概略のみとする。
【００３６】
図１（ａ）に示すように、電力変換回路１は、入力端子（第一入出力接続端子）に印加された電圧を昇圧して出力端子（第二入出力接続端子）へ、又は、入力端子（第二入出力接続端子）に印加された電圧を降圧して、出力端子（第一入出力接続端子）へ、双方向に電力を変換するもので、リアクトル（インダクタ）Ｌ１と、キャパシタＣ１、キャパシタＣ２と、トランス（多並列磁気相殺型変圧器）Ｔｒ１と、第１のアームＡ１（複数の第一の通電制御要素、すなわち、スイッチングを行う複数のスイッチ手段、この実施形態では昇圧時に使用）と、第２のアームＡ２（複数の第二の通電制御要素、すなわち、スイッチングを行う複数のスイッチ手段、この実施形態では降圧時に使用）と、を備えている。なお、昇圧又は降圧の単方向回路の場合には、通電制御要素を、整流作用をもつダイオードで構成することもできる。
【００３７】
入力端子は、電池や発電機などの電源（図示せず）に接続され、この電源から電源電圧が印加されるものである。この入力端子に印加された電圧が入力電圧である。
出力端子は、入力電圧を昇圧又は降圧した電圧を出力するものである。この出力端子から出力される電圧が出力電圧である。
【００３８】
リアクトルＬ１は、昇圧動作時や降圧動作時に磁気エネルギを蓄積したり放出したりするものである。このリアクトルＬ１は、入力端子の正極側とトランスＴｒ１との間に設けられている。
【００３９】
キャパシタＣ１及びキャパシタＣ２は、第１のアームＡ１及び第２のアームＡ２のスイッチングにより、電流の充電放電を繰り返すものである。このキャパシタＣ１及びキャパシタＣ２は、この実施形態では、例えば、セラミックコンデンサ、フィルムコンデンサ等で構成されている。
【００４０】
トランスＴｒ１は、コア（鉄芯）に複数の巻線が巻き回しされており、リアクトルＬ１に接続される変圧器であり、この実施形態では３並列の磁気相殺型の変圧器である。磁気相殺型とは、並列に巻き回しされた巻線にて生じる磁束の磁束方向がいずれの組合せをとっても互いに逆向きになっており、磁束を相殺する（打ち消し合う）型式を指している。なお、このトランスＴｒ１のコアにおいて、巻線が巻き回しされている箇所を磁脚部、巻線が巻き回しされていない箇所を基部と呼称する。ここで、トランスＴｒ１の詳細を、図２〜図４を参照して説明する。
【００４１】
トランスＴｒ１は、図２に示すように、３つの磁脚部（α、β、γ）を備え、これらに巻線（ａ、ｂ、ｃ）が巻き回しされている。そして、巻線（ａ、ｂ、ｃ）に電流（ｉ１、ｉ２、ｉ３）が通電すると、磁束（Φ１、Φ２、Φ３）が生じる。そして、トランスＴｒ１では、これらの磁束（Φ１、Φ２、Φ３）の磁束方向がいずれの組合せをとっても互いに逆向きになるように構成されている。すなわち、磁束Φ１と磁束Φ２とが互いに逆向きに、また、磁束Φ２と磁束Φ３とが互いに逆向きに、さらに、磁束Φ１と磁束Φ３とが互いに逆向きになっている。
【００４２】
なお、この図２において、磁束（Φ１、Φ２、Φ３）により発生している閉磁路（ループ）を破線で示している。磁脚部αと磁脚部γとによる閉磁路が大きな閉磁路であり、磁脚部αと磁脚部βとによる閉磁路及び磁脚部βと磁脚部γとによる閉磁路が小さな閉磁路である。
【００４３】
このトランスＴｒ１には、磁脚部βにギャップ（隙間）ｇが設けられている。このギャップｇにより、磁束Φ１と磁束Φ２とが互いに打ち消しあう磁束量と、磁束Φ２と磁束Φ３とが互いに打ち消し合う磁束量と、磁束Φ１と磁束Φ３とが互いに打ち消し合う磁束量との均衡が図れる。なお、このギャップｇは、数ミクロンから数ミリ程度の隙間であってもよいし、絶縁シート等を介在してもよい。なお、コアの様々な形状については後記する。図１に戻る。
【００４４】
第１のアームＡ１は、入力電圧を昇圧する際にスイッチングを行うもので、３つのスイッチ素子（スイッチＳＷ１、ＳＷ２、ＳＷ３）から構成されている。これらのスイッチ素子を、この実施形態では、当該スイッチ素子と並列に接続されたフライホイールダイオードを有するスイッチで構成している。なお、スイッチ素子は、半導体素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect Transistor）等で構成してもよい。ＭＯＳＦＥＴで構成する場合には、ＭＯＳＦＥＴの寄生ダイオードをフライホイールダイオードとして用いてもよいし、さらに、フライホイールダイオードをＭＯＳＦＥＴと並列に接続してもよい。そして、電力変換回路１では、昇圧動作を行う場合、スイッチ動作を行わない第２のアームＡ２をダイオードのみで構成することもできる。
【００４５】
第２のアームＡ２は、入力電圧を降圧する際にスイッチングを行うもので、３つのスイッチ素子（スイッチＳＷ５、ＳＷ６、ＳＷ７）から構成されている。これらのスイッチ素子を、この実施形態では、当該スイッチ素子と並列に接続されたフライホイールダイオードを有するスイッチで構成している。なお、スイッチ素子は、ＩＧＢＴ又はＭＯＳＦＥＴで構成してもよい。そして、スイッチ素子をＭＯＳＦＥＴで構成する場合には、ＭＯＳＦＥＴの寄生ダイオードをフライホイールダイオードとして用いてもよいし、フライホイールダイオードをＭＯＳＦＥＴと並列に接続してもよい。そして、電力変換回路１では、降圧動作を行う場合、スイッチ動作を行わない第１のアームＡ１をダイオードのみで構成することもできる。
【００４６】
また、図１（ｂ）に示した電力変換回路１Ａは、図１（ａ）に示した電力変換回路１の３並列の磁気相殺型変圧器であるトランスＴｒ１を４並列の磁気相殺型変圧器であるトランスＴｒ２に置き換えると共に、スイッチ素子が３個からなる第１のアームＡ１及び第２のアームＡ２をスイッチ素子が４個からなる第１のアームＡ３及び第２のアームＡ４に置き換えたものである。すなわち、各アームがトランス巻線の並列数に応じた数のスイッチを有するよう構成されている。
【００４７】
さらに、図１（ｃ）に示した従来の２並列の磁気相殺型変圧器を備えた電力変換回路１０１は、入力端子に印加された電圧を、昇圧又は降圧して、出力端子から出力するもので、リアクトルＬ１と、キャパシタＣ１、キャパシタＣ２と、トランス（２並列の磁気相殺型変圧器）ＴｒＪと、第１のアームａ１と、第２のアームａ２とを備えている。なお、図１（ａ）に示した構成と同様の構成は、同一の符号を付してその説明を省略する。
【００４８】
トランス（２並列の磁気相殺型変圧器）ＴｒＪは、２つの巻線を有し、これらの巻線によって生じる磁束の磁束方向が逆向きになるように構成されたものである。
【００４９】
第１のアームａ１は、入力電圧を昇圧する際にスイッチングを行うもので、２つのスイッチ素子（スイッチＳＷ１、ＳＷ２）から構成されている。これらのスイッチ素子を、この実施形態では、当該スイッチ素子と並列に接続されたフライホイールダイオードを有するスイッチで構成している。なお、スイッチ素子は、半導体素子であるＩＧＢＴ又はＭＯＳＦＥＴ等で構成してもよい。そして、電力変換回路１０１では、昇圧動作を行う場合、スイッチ動作を行わない第２のアームａ２をダイオードのみで構成することもできる。
【００５０】
第２のアームａ２は、入力電圧を降圧する際にスイッチングを行うもので、２つのスイッチ素子（スイッチＳＷ５、ＳＷ６）から構成されている。これらのスイッチ素子を、この実施形態では、当該スイッチ素子と並列に接続されたフライホイールダイオードを有するスイッチで構成している。なお、スイッチ素子は、半導体素子であるＩＧＢＴ又はＭＯＳＦＥＴ等で構成してもよい。そして、電力変換回路１０１では、降圧動作を行う場合、スイッチ動作を行わない第１のアームａ１をダイオードのみで構成することもできる。
【００５１】
ここで、第１のアームＡ１と第２のアームＡ２とのスイッチングについて、図４、図５を参照して説明する。なお、第１のアームＡ１と第２のアームＡ２とのスイッチングは、いわゆるデューティ制御である。これら図４、図５では、図１（ｃ）に示した従来の磁気相殺型変圧器を備えた電力変換回路１０１における第１のアームａ１と第２のアームａ２とのスイッチングと対比させながら説明する。なお、図１（ｂ）の第１のアームＡ３と第２のアームＡ４とのスイッチングについては、図４、図５に示したものとほぼ同様であるので、その説明を省略する。
【００５２】
まず、図４を参照して、第１のアームＡ１による昇圧動作におけるスイッチングについて説明する。この図４において、図１（ａ）第１のアームＡ１のＯＮ、ＯＦＦ信号、図１（ａ）リアクトルの電流波形（実線）及び図１（ａ）キャパシタＣ２の電流波形（実線）が、第１のアームＡ１による昇圧動作におけるスイッチングによるものを示しており、図１（ｃ）第１のアームａ１のＯＮ、ＯＦＦ信号、図１（ｃ）リアクトルの電流波形（点線）及び図１（ｃ）キャパシタＣ２の電流波形（点線）が、第１のアームａ１による昇圧動作におけるスイッチングによるものを示している。
【００５３】
また、この図４において、ＳＷ１がＯＮになってから次にＯＮするまでの期間を１周期としている。そして、第１のアームａ１のスイッチＳＷ１がＯＮしてからスイッチＳＷ２がＯＦＦするまでの期間（すなわち、第１のアームａ１のスイッチＳＷ１とＳＷ２が同時にＯＮとなる期間）を（７）、第１のアームＡ１のスイッチＳＷ１がＯＮしてから第１のアームＡ１のＳＷ３がＯＦＦするまでの期間を（１）、そこから第１のアームＡ１のスイッチＳＷ２がＯＮするまでの期間を（２）とする。
【００５４】
また、第１のアームＡ１のスイッチＳＷ２がＯＮしてから第１のアームＡ１のスイッチＳＷ１がＯＦＦするまでの期間を（３）、第１のアームａ１のスイッチＳＷ２がＯＮしてからスイッチＳＷ１がＯＦＦするまでの期間（すなわち、第１のアームａ１のスイッチＳＷ１とＳＷ２が同時にＯＮとなる期間）を（８）、そこから第１のアームＡ１のスイッチＳＷ３がＯＮするまでの期間を（４）とする。
【００５５】
さらに、第１のアームＡ１のスイッチＳＷ３がＯＮしてから第１のアームＡ１のスイッチＳＷ２がＯＦＦするまでの期間を（５）、そこから第１のアームＡ１及び第１のアームａ１のスイッチＳＷ１がＯＮするまでの期間を（６）とする。
【００５６】
この図４に示したように、第１のアームＡ１による昇圧動作におけるスイッチングは、１周期を期間（１）から期間（６）までに分けることができる。そして、従来の第１のアームａ１によるスイッチングと比べ、第１のアームＡ１によるスイッチングの方が、リアクトルＬ１、キャパシタＣ２の電流波形ともリプル（Ｐｅａｋ−ｔｏ  Ｐｅａｋ）を小さくすることができる。これは、並列数を増加させることで、リアクトルＬ１（又はキャパシタＣ２）に流れる電流の周波数を高くし、リアクトルＬ１に流れる電流の傾きを小さくすることができるためである。この実施形態の場合、従来に比べて、１．５倍の周波数となる。
【００５７】
次に、図５を参照して、第２のアームＡ２による降圧動作におけるスイッチングについて説明する。この図５において、図１（ａ）第２のアームＡ２のＯＮ、ＯＦＦ信号、図１（ａ）リアクトルの電流波形（実線）及び図１（ａ）キャパシタＣ１の電流波形（実線）が、第２のアームＡ２による降圧動作におけるスイッチングによるものを示しており、図１（ｃ）第２のアームａ２のＯＮ、ＯＦＦ信号、図１（ｃ）リアクトルの電流波形（点線）及び図１（ｃ）キャパシタＣ１の電流波形（点線）が、第２のアームａ２による降圧動作におけるスイッチングによるものを示している。
【００５８】
また、この図５において、ＳＷ５がＯＮになってから次にＯＮするまでの期間を１周期としている。そして、第２のアームａ２のスイッチＳＷ６がＯＦＦするまでの期間（すなわち、第２のアームａ２のスイッチＳＷ５とＳＷ６が同時にＯＮとなる期間）を（７）、第２のアームＡ２のスイッチＳＷ５がＯＮしてから第２のアームＡ２のスイッチＳＷ７がＯＦＦするまでの期間を（１）、そこから第２のアームＡ２のスイッチＳＷ６がＯＮするまでの期間を（２）とする。
【００５９】
また、第２のアームＡ２のスイッチＳＷ６がＯＮしてから第２のアームＡ２のスイッチＳＷ５がＯＦＦするまでの期間を（３）、第２のアームａ２のスイッチＳＷ６がＯＮしてからスイッチＳＷ５がＯＦＦするまでの期間（すなわち、第２のアームａ２のスイッチＳＷ５とＳＷ６が同時ＯＮとなる期間）を（８）、そこから第２のアームＡ２のスイッチＳＷ７がＯＮするまでの期間を（４）とする。
【００６０】
さらに、第２のアームＡ２のスイッチＳＷ７がＯＮしてから第２のアームＡ２のスイッチＳＷ６がＯＦＦするまでの期間を（５）、そこから第２のアームＡ２及び第２のアームａ２のスイッチＳＷ５がＯＮするまでの期間を（６）とする。
【００６１】
この図５に示したように、第２のアームＡ２による降圧動作におけるスイッチングは、１周期を期間（１）から期間（６）までに分けることができる。そして、従来の第２のアームａ２によるスイッチングと比べ、第２のアームＡ２によるスイッチングの方が、リアクトルＬ１、キャパシタＣ１の電流波形ともリプル（Ｐｅａｋ−ｔｏ  Ｐｅａｋ）を小さくすることができる。これは、並列数を増加させることで、リアクトルＬ１（又はキャパシタＣ１）に流れる電流の周波数を高くすることができるためである。この実施形態の場合、従来に比べて、１．５倍の周波数となる。
【００６２】
なお、期間（７）、（８）は、第１のアームａ２のスイッチＳＷ１、ＳＷ２（降圧の場合は、第２のアームａ２のスイッチＳＷ５、ＳＷ６）が同時にＯＮとなる期間を表しており、２並列の場合であっても２倍超の昇圧（降圧の場合は、降圧率０．５〜１倍）が可能となる。しかし、電力変換回路１０１のインピーダンスが低下するためインダクタに大電流が流れて傾きが急峻となり、リプルが大きくなってしまう。また、３並列の場合でも４倍超の昇圧を可能とするために、３つの全てのスイッチを同時にＯＮとする期間を設けることはできるが、２並列の場合に２倍超の昇圧を実現した場合と同様の問題が生じる。このため、電力変換回路１では、所望の昇圧率に応じた並列数を採用することが好ましい。
【００６３】
さらに、図６〜図１０を参照して、従来の２並列の磁気相殺型変圧器（トランスＴｒＪ、以下の説明では単に２並列ともいう）と３並列の磁気相殺型変圧器（トランスＴｒ１、以下の説明では単に３並列ともいう）との比較と、トランスＴｒ１の動作波形と、電力変換回路１０１と電力変換回路１との比較とを説明する。
【００６４】
図６は、昇圧率に対して増減するリアクトルＬ１のリプル電流特性及び電力変換効率を比較した図である。図７は、昇圧率に対して増加する磁気部品（リアクトルとトランス）の損失（Ｗ）を比較した図である。図８はトランスＴｒ１の実際の動作波形を示した図である。図９は３並列回路及び４並列回路のトランスの実施例を示した図である。図１０は２並列回路のトランスの構成例を示した図である。
【００６５】
図６に示したように、２並列では、昇圧率が２倍の場合に、リプル電流が０になり、それ以上の昇圧率では、リプル電流実測値が急速に増加してしまう。また、２並列の電力変換効率である２並列実測効率も昇圧率が２倍を超えると低下率が高くなってしまう。これに対し、３並列では、昇圧率が１．５倍及び３倍の場合に、リプル電流実測値が０になり、さらに、それ以上の昇圧率でもリプル電流実測値が急速に増加することがない。また、３並列の電力変換効率である３並列実測効率も昇圧率が２倍を超え、さらに３倍を超えても低下率が高くなることがない。
【００６６】
図７に示したように、２並列では、３並列に比べ昇圧率に拘わらず、常時磁気部品の損失（Ｗ）が高い。これは、２並列の方が３並列に比べ、リプル電流の振幅が大きいからである。
【００６７】
図８に示したように、トランスＴｒ１（３並列）では、各巻線の電流に若干のバラつきが生じる場合には、デューティ制御によって各巻線電流の直流成分の差を低減させ、安定した昇圧動作を実現することができる。なお、このトランスＴｒ１では、定常的な各巻線電流の直流成分の差を低減することで、コアにおける磁気相殺を行っている。すなわち、各巻線電流の直流成分の差を低減することで、各巻線の発生する磁束の相殺量が等しくなり、コアの磁気飽和を抑制することができる。
【００６８】
具体的に、トランスＴｒ１では、巻線比（好ましくは各巻線の巻数比が１対１）、磁路長、磁路断面積のバランスをとることで、直流磁束の相殺を効果的に行っており、定常的な電流のバラつき（各巻線電流の直流成分の差）を低減している。これにより、コアにおける磁気飽和を防止して、トランス自体を小型化することができる。
【００６９】
さらに、図９、図１０を参照して、磁気相殺型変圧器の様々な形状（コアの形状）について説明する。
図９（ａ）〜（ｄ）が３並列の磁気相殺型変圧器（トランスＴｒ１（トランスＴｒ１１、トランスＴｒ１２、トランスＴｒ１３、トランスＴｒ１４））を、（ｅ）及び（ｆ）が４並列の磁気相殺型変圧器（トランスＴｒ２（トランスＴｒ２１、トランスＴｒ２２））を示している。また、図１０は、従来の２並列の磁気相殺型変圧器（トランスＴｒＪ（トランスＴｒＪ１））を示している。
【００７０】
図９（ａ）〜（ｃ）に示したように、３並列の多並列磁気相殺型変圧器（トランスＴｒ１）は、通電時に磁束を生じる複数の巻線Ｍが巻かれているものであって、複数の巻線Ｍと、この巻線Ｍが巻き回しされる３つの磁脚部Ｇ（Ｇ１、Ｇ２、Ｇ３）及びこの磁脚部Ｇを固定する基部Ｂを有するコアＣＯとを備えている。
【００７１】
そして、この３並列の多並列磁気相殺型変圧器では、複数の巻線Ｍにて生じる磁束の磁束方向が互いに逆向きになるように磁脚部Ｇに巻かれており、磁脚部Ｇと基部Ｂとにより磁束による複数の閉磁路が形成され、これら複数の閉磁路のうちで少なくとも最も小さな閉磁路（ループ）の磁気抵抗がすべて等しく構成されている。そして、この３並列の多並列磁気相殺型変圧器では、通電時に磁束を生じる複数の巻線Ｍそれぞれが並列接続されており、この閉磁路の磁路長が等しくなっている。
【００７２】
なお、３並列の多並列磁気相殺型変圧器（４並列の多並列磁気相殺型変圧器も同様）は、磁気抵抗が同じになるように、磁路長を等しく構成されているので、磁束密度分布の偏りをなくし、ひいては磁気飽和を防止することができる。この際、磁気抵抗ＲｍがＲｍ＝１／μ・Ｌ／Ａ（“μ”が透磁率、“Ｌ”が磁路長、“Ａ”が磁路断面積）で求められるので、磁路長が等しいことにより、他の透磁率と磁路断面積との積が一定であればよい。
【００７３】
そして、図９（ａ）に示した３並列の多並列磁気相殺型変圧器（トランスＴｒ１１）では、コアＣＯにおける基部Ｂが平面円に形成され、平面円の中心と平面円の周とを結び、当該周の間隔が等間隔になるように磁脚部Ｇが形成されている。
【００７４】
また、図９（ｂ）に示した３並列の多並列磁気相殺型変圧器（トランスＴｒ１２）では、コアＣＯにおける基部Ｂが正多角形（この実施形態では、正三角形）に形成され、磁脚部Ｇが正多角形の中心と正多角形の辺（頂点を含む）とを結び、当該辺の間隔が等間隔になるように磁脚部Ｇが形成されている。
【００７５】
また、図９（ｃ）に示した３並列の多並列磁気相殺型変圧器（トランスＴｒ１３）では、３つの磁脚部Ｇにおける、中央に位置する磁脚部Ｇ２に、ギャップｇを設けている。
【００７６】
そして、図９（ｄ）に示したように、３並列の多並列磁気相殺型変圧器（トランスＴｒ１４）は、コアＣＯにおける基部Ｂ（Ｂ１、Ｂ２）が２つの平行な平面それぞれに、円（又は正三角形）に形成され、３つの磁脚部Ｇ（Ｇ１、Ｇ２、Ｇ３）が平面を垂直に結ぶ柱として形成されると共に、柱間の距離が等距離に配置されている。
【００７７】
また、図９（ｅ）に示したように、４並列の多並列磁気相殺型変圧器（トランスＴｒ２１）は、通電時に磁束を生じる複数の巻線Ｍが巻かれているものであって、複数の巻線Ｍと、この巻線Ｍが巻き回しされる４つの磁脚部Ｇ（Ｇ１、Ｇ２、Ｇ３、Ｇ４）及びこの磁脚部Ｇを固定する基部Ｂを有するコアＣＯとを備えている。さらに、コアＣＯにおける基部Ｂが正多角形（この実施形態では、正方形）に形成され、磁脚部Ｇが正多角形の中心と正多角形の辺（頂点含む）とを結び、当該辺の間隔が等間隔になるように磁脚部Ｇが形成されている。
【００７８】
さらに、図９（ｆ）に示したように、４並列の多並列磁気相殺型変圧器（トランスＴｒ２２）は、コアＣＯにおける基部Ｂ（Ｂ３、Ｂ４）が２つの平行な平面それぞれに形成され、４つの磁脚部Ｇ（Ｇ１、Ｇ２、Ｇ３、Ｇ４）が平面を垂直に結ぶ柱として形成されると共に、柱間の距離が等距離に配置されており、一方の平面において、基部Ｂが柱の一方の端同士を接続する部分のみからなり、他方の前記平面において、基部が柱の他方の端同士を接続する部分のみから構成されている。
【００７９】
また、図１０に示したように、従来の多並列磁気相殺型変圧器（ＴｒＪ１）は、通電時に磁束を生じる２つの巻線Ｍが巻かれているものであって、２つの巻線Ｍと、この巻線Ｍが巻き回しされる１つの磁脚部Ｇ及びこの磁脚部Ｇを固定する基部Ｂを有するコアＣＯと、を備え、１つの磁脚部Ｇに巻き回しされる巻線Ｍにて生じる２つの磁束の磁束方向が互いに逆向きになるように当該磁脚部Ｇに巻かれている。そして、従来の多並列磁気相殺型変圧器（ＴｒＪ１）は、磁脚部Ｇと基部Ｂとにより磁束による複数の閉磁路が形成され、これら閉磁路の磁気抵抗がすべて等しく構成されている。
【００８０】
このようにトランスＴｒ１及びトランスＴｒ２によれば、閉磁路間で磁束相殺量が等しいので、電力変換する際に各巻線Ｍから発生する直流磁束を打ち消すことができ、これにより並列数が増えてもコアにおける磁気飽和を防止することができ、トランスの小型化及び鉄損を低減することができる。さらに、トランスＴｒ１及びトランスＴｒ２によれば、巻線Ｍそれぞれが並列接続されているので、巻線Ｍを細くすることができ、巻線形状の自由度を出すことができ、ひいてはスペース効率を向上することができる。
【００８１】
また、トランスＴｒ１１によれば、平面円の周の間隔が等間隔になるように磁脚部Ｇが形成されることで、各閉磁路の磁路長が等しくなり、磁気抵抗が同じになるので、電力変換する際に各巻線Ｍから発生する直流磁束を打ち消すことができ、これにより並列数が増えてもコアにおける磁気飽和を防止することができトランスの鉄損を低減することができる。また、トランスＴｒ１２によれば、正多角形の辺の間隔が等間隔になるように磁脚部Ｇが形成されることで、各閉磁路の磁路長が等しくなり、磁気抵抗が同じになるので、電力変換する際に各巻線Ｍから発生する直流磁束を打ち消すことができ、これにより並列数が増えてもコアにおける磁気飽和を防止することができトランスの鉄損を低減することができる。
【００８２】
さらに、トランスＴｒ１３によれば、３つの磁脚部Ｇに巻き回しされている巻線Ｍにて生じる磁束の磁束方向が、いずれの組合せをとっても互いに打ち消し合う向きとなるように当該磁脚部Ｇに巻かれており、中央に位置する磁脚部Ｇ２に、ギャップｇ（隙間）を設けることにより磁気抵抗を調整しているので、磁束相殺量が等しくなり、電力変換する際に各巻線Ｍから発生する直流磁束を打ち消すことができ、並列数が増えてもコアにおける磁気飽和を防止することができ、トランスの小型化及び鉄損を低減することができる。
【００８３】
さらにまた、トランスＴｒ１４によれば、基部Ｂが２つの平行な平面に形成され、磁脚部Ｇがこれらの平面を結ぶ柱として形成されていることで、各閉磁路の磁路長が等しくなり、磁気抵抗が同じになるので、電力変換する際に各巻線Ｍから発生する直流磁束を打ち消すことができ、これにより並列数が増えてもコアにおける磁気飽和を防止することができ、トランスの小型化及び鉄損を低減することができる。
【００８４】
そしてまた、トランスＴｒ２２によれば、コアＣＯの基部Ｂが磁脚部Ｇの一端又は他端を接続する部分のみからなるので、当該基部Ｂを平面に一様に備えた場合に比べて、コアの重量を軽くすることができる。
【００８５】
さらに、このようなトランスＴｒ１又はＴｒ２を備えた電力変換回路１によれば、第１のアームＡ１（Ａ３）及び第２のアームＡ２（Ａ４）によって、電流をインダクタＬ１や多並列磁気相殺型変圧器（トランスＴｒ１（トランスＴｒ２））に通電させるタイミング及び当該回路内の電流の流れを制御することで、多並列磁気相殺型変圧器（トランスＴｒ１（トランスＴｒ２））にて電圧を変圧（昇圧又は降圧）し、電力を変換することができる。そして、多並列磁気相殺型変圧器（トランスＴｒ１（トランスＴｒ２））は、並列数が増えてもコアにおける磁気飽和を防止し、トランスを小型化でき、さらに、鉄損を低減することができたので、この電力変換回路１自体も小型化及び高い変換効率を実現することができる。
【００８６】
以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、多並列磁気相殺型変圧器Ｔｒ１２を正三角形の場合のみを示したが、他の正多角形（正方形、正五角形・・・）に構成してもよい。なお、本実施形態では、電力変換回路１の入出力接続端子の正極端子にインダクタを接続する構成としたが、その接続箇所は限定されるものではなく、負極側に設ける構成としてもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態に係る電力変換回路の回路図である。
【図２】変圧器における並列接続の例を示した図である。
【図３】変圧器における並列接続とその等価回路との例を示した図である。
【図４】図１（ａ）、（ｃ）に示した電力変換回路の昇圧時の電流波形を示した図である。
【図５】図１（ａ）、（ｃ）に示した電力変換回路の降圧時の電流波形を示した図である。
【図６】２並列の多並列磁気相殺型変圧器と３並列の多並列磁気相殺型変圧器とについて、昇圧時のリプル電流の特性を比較した図である。
【図７】２並列の多並列磁気相殺型変圧器と３並列の多並列磁気相殺型変圧器とについて、昇圧時の損失を比較した図である。
【図８】３並列の多並列磁気相殺型変圧器における実際の動作波形を示した図である。
【図９】３並列又は４並列の多並列磁気相殺型変圧器の概略を示した図である。
【図１０】２並列の多並列磁気相殺型変圧器の概略を示した図である。
【符号の説明】
【００８８】
１              電力変換回路
Ａ１、Ａ３      第１のアーム（第一の通電制御要素）
Ａ２、Ａ４      第２のアーム（第二の通電制御要素）
Ｌ１            リアクトル
Ｃ１、Ｃ２      キャパシタ
Ｔｒ１、Ｔｒ２  トランス（多並列磁気相殺型変圧器）
ＣＯ            コア
Ｇ              磁脚部
Ｂ              基部
【図１】
0005144284.tif 000002
【図２】
0005144284.tif 000003
【図３】
0005144284.tif 000004
【図４】
0005144284.tif 000005
【図５】
0005144284.tif 000006
【図６】
0005144284.tif 000007
【図７】
0005144284.tif 000008
【図８】
0005144284.tif 000009
【図９】
0005144284.tif 000010
【図１０】
0005144284.tif 000011