(57)【特許請求の範囲】
【請求項１】
第１の基板の一方の面の上方に、第３の層を介して第１の層を形成し、
前記第１の層の上方に、第４の層を介して素子を形成し、
前記素子の上方に第２の基板を形成し、
前記第１の基板をエッチングする際に用いるエッチャントに対して耐性を有する第２の層を前記第１の基板の側部、及び前記第２の基板の側部及び上部を覆うように形成し、
前記第１の基板の他方の面から前記第１の基板の化学反応によるエッチングを行うことで、前記第１の基板を薄膜化する又は前記第１の基板を除去し、
前記第３の層は、前記第１の基板と前記第１の層との密着性を向上させる機能を有し、
前記第４の層は、前記第１の層と前記素子との密着性を向上させる機能を有し、
前記第１の層は、アモルファスカーボンを主成分とし、
前記第３の層は、アモルファスカーボンを主成分とし、Ｓｉを１％以上２０％以下含み、
前記第４の層は、アモルファスカーボンを主成分とし、Ｓｉを１％以上２０％以下含み、
前記第１の層は、前記エッチャントに対して耐性を有することを特徴とする集積回路装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、ガラス上の素子や集積回路はＬＣＤ、有機ＥＬ、フォトセンサー、太陽電池などのディスプレイおよび光電変換素子用途として盛んに開発が行われている。一方、Ｓｉウエハを用いた素子や集積回路は、携帯電話用途を始めとして、ＩＣチップの小型化、薄膜化が進められている。ガラス上、Ｓｉウエハ上いずれにしろ、小型化、薄膜化のニーズは大きい。この他にもデータを送受信する半導体装置（ＩＣチップ）の開発が盛んに進められており、このような半導体装置（ＩＣチップ）は、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれる（例えば、特許文献１参照）。現在実用化されているＩＣチップは、シリコン基板を用いたものが主流であり、ディスプレイなどはガラス基板を用いたものが主流であるが、基板の薄膜化が求められている。
【０００３】
また、薄膜化以外にも、紙に漉き込むＲＦＩＤ、ペンに巻き取ることのできるディスプレイ、３次元形状の形状センサーやカラーセンサー、ハンドロールＰＣ、色の変わることでデザインのかわる洋服など、フレキシブルなデバイスが求められている。そのためにも薄膜化が重要な鍵を握っている。
【０００４】
初めから薄膜化した基板を用いて素子を作製すると、基板の反りを考慮すると基板カセットが高さ方向において巨大になり、装置および基板のフットプリントが増大してしまう。またハンドリングの難しさ、応力による反り、リソグラフィーや印刷工程での位置ずれなどが問題となる。そのため素子を作製してから薄膜化する方法が用いられている。
【０００５】
研削または研磨を用いる基板の薄膜化に関して、従来は、研削工程として砥石を用いて基板の厚さを薄くした後、研磨工程として砥粒を用いて基板平坦性を改善しながらより薄膜を形成していた。平坦性を増す工夫として、研磨する基板よりもビッカース硬度の低い砥粒を用いる傾向にある。ガラス基板であれば酸化セリウム（ＣｅＯ２）、シリコンウエハであれば酸化珪素（ＳｉＯ２）など、ビッカース硬度が基板より低いが、化学反応によって対象物と密着した部分のみを選択的に研磨することが可能となる（特許文献１参照）。なお、ここでは、硬度としてビッカース硬度を用いて硬度を比較しているが、硬度はビッカース硬度以外の方法（ブリネル硬度、ロックウェル硬度、ヌープ硬度など）で示すこともある。
【０００６】
また、化学反応によるウェットエッチングでガラス基板を除去する技術がある（特許文献２参照）。
【０００７】
その他にも、素子の下方に形成した剥離層の密着性の制御により、物理的に基板上に形成された素子を基板から剥がして他の基板に転置する技術がある（特許文献３参照）。
【特許文献１】特開２００４−２８２０５０号公報
【特許文献２】特開２００２−８７８４４号公報
【特許文献３】特開２００４−２１４２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
集積回路装置を有するＩＣチップ等の半導体装置において、素子が形成された基板を研削および研磨によって薄膜化する場合、装置の精度と研磨の面内均一性の限界により薄膜化の限界があり、全面を厚さ５０μｍ以下にすることは難しかった。
【０００９】
また、基板の面内の反りを考慮すると、歩留まり高く基板を薄膜化するためには基板を分割して小面積にし、面内の反りを小さくして処理する必要があり、スループット低下、コスト増加の原因となる。そのため全面の基板残膜の最小値が５０μｍより厚いサンプルが多数とれる場合においても、量産上での歩留まりの向上を考えると、全面の基板残膜の最小値は５０μｍ以上に（１００μｍや２００μｍ）なってしまう。
【００１０】
素子が形成された基板を薬液によるウェットエッチングによって薄膜化する場合、薬液を用いたエッチングの際に基板面内のエッチングレートのバラツキが生じるため、薄膜化の限界があり、歩留まり高く均一に基板を５０μｍ以下まで薄膜化することは非常に難しかった。
【００１１】
特許文献２の化学反応によるエッチングを用いた方法で、基板の除去を試みると、素子の下部に形成したエッチングストッパー層の耐熱温度以上の加熱処理ができないことが大きな制限になっていた。
【００１２】
特許文献３の密着性の制御を用いた方法で、基板から素子を剥離し、他の基板へ転置することを試みると、剥離層が導電性であるため、素子との間に容量を発生させ、剥離前の特性（特に高周波特性）が正しく評価できないという問題点があった。
【００１３】
また、加熱により剥離性が制御可能な点がこの技術のメリットでもあるが、剥離層が工程中に剥がれてしまうような温度以上の加熱処理への要望があった。
【００１４】
また、特許文献２や特許文献３において、可視光による加熱工程（レーザー結晶化、レーザー活性化など）の時にエッチングストッパー層や剥離層での光の反射や熱の吸収がプロセスマージンを狭めることがあった。
【００１５】
また、特許文献２および特許文献３において、光に対して透明な基板を用いる場合、裏面露光によるセルフアライメントが導電性の剥離層では不可能であった。
【００１６】
上記の実情を鑑み、本発明は、素子が形成された基板の薄膜化または除去による、集積回路装置の薄膜化および集積回路装置のフレキシブル化を課題とする。
【００１７】
基板上にＴＦＴ等の素子を作製し、素子が形成された基板を薄膜化する場合、基板だけでなくＴＦＴ等の素子が形成されている層まで一部消失してしまうと、特性異常が発生する。
【００１８】
そこで、本発明は、集積回路装置の作製において、基板上に素子を作製し、素子が形成された基板を薄膜化する際に発生する素子の一部消失による特性異常を抑制し、生産歩留まりを改善することを課題とする。
【００１９】
また、素子を形成する基板として半導体基板や導電性基板を用いた場合には、さらに以下の問題が発生する。半導体基板の場合、例えばＳｉウエハでは１０μｍ以下の厚さとなると、基板の厚さのバラツキが素子の特性に影響を及ぼし始める。また、導電性基板であれば、基板の厚さをほぼ０とする（基板をほぼ完全に除去する）まで基板の厚さのバラツキが素子の特性に影響を及ぼす。そのため基板を薄膜化できたとしても、特性バラツキを制御することが難しかった。
【００２０】
このような基板の厚さのバラツキによる問題の対策としては、例えばＳＯＩ基板のように、半導体または導電性の基板上に絶縁膜を形成してから素子を形成する方法がある。この方がより省電力化に効果があり、高周波特性が良好になる。しかし、この場合基板を極限まで薄くすると、ＴＦＴ等の素子の下に形成してある絶縁膜の下にＳｉ基板が残っているか、いないかのバラツキによって、容量特性が変化し、ＴＦＴ等の素子の特性バラツキが大きくなる可能性がある。これは基板の一部が薄膜化によって消失してしまう場合顕著になる。これはＳｉウエハのみでなく、その他の半導体基板や導電性基板を用いた場合においても当てはまる。
【００２１】
そこで、本発明は、基板として半導体基板または導電性基板を用いた場合に、基板上に素子を作製し、素子が作製された基板を薄膜化する際に発生する、回路の特性バラツキ、生産歩留まり等、量産化に大きく影響する要素を改善することを課題とする。
【００２２】
また、シリコン基板は高価であり、基板サイズは、最大でも直径１２インチ（３０センチ）程度の円形であるため、大量生産が難しく、コストダウンの障壁になっていた。そこで、ガラス基板を用いることで安価で大量にＩＣチップを作製することができるが、ガラス基板はＳｉウエハや石英基板に比べて反りが大きいという問題があり、均一に全面を薄膜化することが難しかった。これは、大面積基板において顕著に表れるため、基板を精度良く薄膜化するためには薄膜化を小面積の基板に分割した後行う必要があった。
【００２３】
上記の実情を鑑み、本発明は、安価で大量生産可能で、薄膜でもバラツキが少ない素子を作製することを課題とする。
【課題を解決するための手段】
【００２４】
本発明は、基板の一方の面上にストッパー層を形成し、ストッパー層上に素子を形成し、基板の他方の面から基板を薄膜化することを特徴とする。
【００２５】
本発明は、基板の一方の面上にストッパー層を形成し、ストッパー層上に素子を形成し、基板を除去することを特徴とする。
【００２６】
本発明は、基板の薄膜化または基板の除去の方法として、基板を研削または研磨する方法を用い、基板よりも硬度の高い材料によりストッパー層を形成することを特徴とする。
【００２７】
本発明は、基板の薄膜化または基板の除去の方法として、基板を化学反応によりエッチングする方法を用い、化学反応によるエッチングを行う際に用いるエッチャントに対して耐性を有する材料によりストッパー層を形成することを特徴とする。
【００２８】
また、上記構成において、ダイアモンドライクカーボンを主成分とする材料でストッパー層を形成することを特徴とする。
【００２９】
また、上記の各構成において、基板とストッパー層との間に、基板とストッパー層との密着性を向上させる層（バッファ層）を形成することを特徴とする。
【００３０】
また、上記の各構成において、ストッパー層と素子の間に、ストッパー層と素子との密着性を向上させる層（バッファ層）を形成することを特徴とする。
【００３１】
本発明は、基板の一方の面上にダイアモンドライクカーボンを主成分とする層を形成し、ダイアモンドライクカーボンを主成分とする層（ＤＬＣ層）上に素子を形成し、ＤＬＣ層と基板との密着性を制御することによって基板を剥離することを特徴とする。
【００３２】
本発明は、基板の除去の方法として、ＤＬＣ層と基板との密着性を制御することによって基板を剥離する方法を用いることを特徴とする。
【００３３】
または、本発明は、基板を研削または研磨する方法、基板を化学反応によりエッチングする方法、ＤＬＣ層と基板との密着性を制御することによって基板を剥離する方法のいずれかの方法を複数組み合わせて基板の薄膜化または基板の除去を行うことを特徴とする。
【００３４】
また、薄膜化した後の基板の厚さは、１００μｍ以下、好ましくは２０μｍ以下、さらに好ましくは１０μｍ以下であることを特徴とする。
【発明の効果】
【００３５】
本発明により、基板をより薄膜化あるいは基板を除去することができるため、従来よりも薄型の集積回路装置を提供することができる。
【００３６】
基板の薄膜化または基板の除去の方法として、研削または研磨による方法を用いた場合、ストッパー層の存在により、ストッパー層よりも上に形成されている層まで研削または研磨されることを抑制することができる。よって、従来より薄型の集積回路装置が作製可能となる。
【００３７】
基板の薄膜化または基板の除去の方法として、化学反応によるエッチングの方法を用いた場合、ストッパー層の存在により、ストッパー層よりも上に形成されている層までエッチングが行われることを抑制することができる。よって、従来より薄型の集積回路装置が作製可能となる。
【００３８】
特に、ストッパー層としてダイアモンドライクカーボン（ＤＬＣ）を用いた場合には、ＤＬＣの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。
【００３９】
基板の薄膜化または基板の除去の方法として、ＤＬＣの密着性の制御による剥離の方法を用いた場合、ＤＬＣ層の存在により、基板を除去することができる。よって、従来より薄型の集積回路装置が作製可能となる。また、ＤＬＣの耐熱性により、密着力に大きな変化を与えることなく加熱処理が行える。そのため、薄型の集積回路装置を作製する上でプロセスの制限が少なくなるというメリットがある。
【００４０】
絶縁基板を用いることで、薄膜化した基板の厚さのバラツキや基板の残渣による素子特性や容量のバラツキの影響を受けないようにすることが可能となる。
【００４１】
ＳｉウエハやＳＯＩ基板などの半導体基板や導電性基板に素子を形成した場合でも、本発明を使用して基板を除去することで、基板の厚さのバラツキ（基板が１０μｍ以下の場合）や基板の残渣による素子特性や容量のバラツキの影響（基板の一部でも厚さが０μｍとなった場合）を受けないようにすることが可能となる。
【００４２】
ガラス基板など、大きさに制約がない基板を用いることのできる本発明は、シリコン基板を用いる場合と比較して、ＩＣチップの単価を下げて、大量生産を可能とする。
【発明を実施するための最良の形態】
【００４３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００４４】
（実施の形態１）
【００４５】
本実施の形態を、図１〜６を用いて説明する。本実施の形態では研削または研磨によって基板を薄膜化する場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。
【００４６】
第１の基板１００の一表面上に、ストッパー層として、ＤＬＣ（ダイアモンドライクカーボン）を主成分とする層（ＤＬＣ層）を形成する。第１の基板１００とＤＬＣ層との間、及びＤＬＣ層とＤＬＣ層上に形成する層との間に密着性改善層（バッファ層）を設けるのが好ましい。この例では、第１の基板１００の一表面上に、密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３を順に形成する（図１（Ａ）参照）。この例では、ＤＬＣ層１０２の成膜前に、Ｓｉ濃度が１％以上２０％以下であるＤＬＣを主成分とする層を密着性改善層（バッファ層）１０１として形成し、ＤＬＣ層１０２の成膜後に、Ｓｉ濃度が１％以上２０％以下であるＤＬＣを主成分とする層を密着性改善層（バッファ層）１０３として形成する。
【００４７】
なお、図１（Ａ）においては、密着性改善層（バッファ層）１０１、１０３を設けているが、第１の基板１００とＤＬＣ層、またはＤＬＣ層とＤＬＣ層上の層との密着性に特に問題がなければ、密着性改善層（バッファ層）１０１、または密着性改善層（バッファ層）１０３は特に設ける必要はない。
【００４８】
ＤＬＣ層１０２はＣＨ４ガスなどの炭素を含むガスを用いたＰＥＣＶＤ法で形成したり、炭素イオンの注入によるコーティングを行って形成する。
【００４９】
密着性改善層（バッファ層）１０１および１０３は、ＣＨ４ガスなどの炭素を含むガスと同時にＳｉＨ４ガスなどのＳｉを含むガスを流してＰＥＣＶＤ法で形成したり、炭素イオンの注入によるコーティングの際に同時にＳｉＨ４ガスなどのＳｉを含むガスを流すことによって形成する。この時ＳｉＨ４の代わりにＮ２ガス、ＮＨ３ガスなどの窒素を含む気体を流して窒素を含むＤＬＣを主成分とする層を密着性改善層（バッファ層）１０１および１０３として、代わりに形成しても良い。
【００５０】
密着性改善層（バッファ層）１０１の作製方法としては、第１の基板に対してＮ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施して第１の基板の表面を窒化させたり、第１の基板に窒素イオンをドーピングまたはイオン注入することで表面または表面近傍を窒化させて形成しても良い。また、ＤＬＣ膜を形成し、Ｎ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施してＤＬＣ膜を窒化させたり、ＤＬＣ膜に窒素イオンをドーピングまたはイオン注入することで窒化させたりすることによって、窒素を含むＤＬＣ膜として形成しても良い。密着性改善層（バッファ層）１０１として、その他ＷＣ（炭化タングステン）膜、ＢＣＮ（炭窒化ホウ素）膜、ＢＮ（窒化ホウ素）膜、ＳｉＣ（炭化シリコン）、Ｔｉを添加したＤＬＣ膜などのＤＬＣと密着性の良い層を形成しても良い。
【００５１】
密着性改善層（バッファ層）１０３の形成方法としては、ＤＬＣ層１０２に対してＮ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施してＤＬＣ層１０２の表面を窒化させたり、ＤＬＣ層１０２に窒素イオンをドーピングまたはイオン注入することで窒化させたりすることによって、窒素を含むＤＬＣ膜として形成しても良い。密着性改善層（バッファ層）１０３として、その他ＷＣ（炭化タングステン）膜、ＢＣＮ（炭窒化ホウ素）膜、ＢＮ（窒化ホウ素）膜、ＳｉＣ（炭化シリコン）、Ｔｉを添加したＤＬＣ膜などのＤＬＣと密着性の良い層を形成しても良い。
【００５２】
なお、本明細書において「高密度プラズマ処理」とは、プラズマの電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下であることを特徴としている。プラズマの電子密度が高密度でありながら、基板上に形成された被処理物付近での電子温度が低いため、基板に対するプラズマ損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、酸化処理によって形成される酸化物の膜厚均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、通常のプラズマ処理や熱酸化法と比較して低温度にて酸化処理を行うことができる。たとえば、ガラス基板の歪点温度よりも１００度以上低い温度（代表的には、２５０〜５５０℃）でプラズマ処理を行っても十分にプラズマ酸化処理を行うことができる。なお、プラズマを形成するための周波数はマイクロ波（２．４５ＧＨｚ）を用いている。また、プラズマの電位は５Ｖ以下と低電位であり、原料分子の過剰解離を抑制することができる。
【００５３】
第１の基板１００は、ガラス基板、石英基板、Ｓｉ基板、半導体基板、プラスチック基板、アクリル基板（プラスチック基板の一種）、金属基板などのうち、素子の作製工程における最大温度に耐えうる基板であればどのようなものでも良い。これらの基板のうち、ガラス基板などは、一辺が１メートル以上のものを容易に作製することができ、また、その形状は四角形や円形など、所望の形状のものを作製することができる。従って、第１の基板１００として、例えば、一辺が１メートル以上のものを用いれば、生産性を格段に向上させることができる。このような特徴は、円形のＳｉ基板からＩＣチップを取り出す場合と比較すると、大きな優位点である。
【００５４】
次に、密着性改善層（バッファ層）１０３上に、素子を含む層１０４を形成する（図１（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この例では、素子を含む層１０４には、ＴＦＴ回路１０５を作製する。この図では、ＴＦＴ回路１０５は、Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７を有する。Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７はそれぞれ、半導体膜１０８、ゲート絶縁膜１０９、ゲート電極１１０、層間絶縁膜１１１、ソース電極またはドレイン電極１３５を有する。
【００５５】
ＴＦＴ回路１０５は、この例では少なくとも、複数の絶縁膜と、複数の素子を構成する半導体層や導電層とを含む。具体的には、複数の素子（この場合では、Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７）と、複数の素子を覆う層間絶縁膜１１１と、層間絶縁膜１１１に接し複数の素子に接続する第１の導電層（ソース電極またはドレイン電極）１３５とを含む。
【００５６】
この例では、外部との接続用の端子をつくり、他基板と実装可能なものを作製する。そのため、素子を含む層１０４の上に絶縁膜１１２を形成し、絶縁膜１１２に開孔部を形成する。次に、ＴＦＴ回路１０５とのコンタクトを可能とする電極１１３を形成する（図１（Ｃ）参照）。
【００５７】
以下、素子を含む層１０４の形成方法についての一例を詳細に説明する。
【００５８】
まず、密着性改善層（バッファ層）１０３上に非晶質半導体膜を形成する。非晶質半導体膜は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により形成する。続いて、非晶質半導体膜を結晶化して、結晶質半導体膜を形成する。結晶化の方法としては、レーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等を用いることができる。その後、得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜１０８を形成する。
【００５９】
結晶質半導体膜の作製工程の一例を以下に簡単に説明する。非晶質半導体膜を結晶化する方法としては、レーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法とを組み合わせた方法等が挙げられる。また、他の結晶化の方法として、ＤＣバイアスを印加して熱プラズマを発生させ、当該熱プラズマを半導体膜に作用させることにより結晶化を行ってもよい。
【００６０】
レーザー結晶化法を用いる場合、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。使用可能なレーザービームとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、もしくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種もしくは複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーのうち、一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００６１】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、Ｔｉ：サファイアレーザーは、それぞれ連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００６２】
上述した連続発振レーザーまたは１０ＭＨｚ以上の周波数で発振するレーザービームを用いて結晶化する場合、結晶化された半導体膜の表面を平坦なものとすることができる。この結果、後に形成するゲート絶縁膜１０９を薄膜化することも可能であり、また、ゲート絶縁膜１０９の耐圧を向上させることに寄与することができる。
【００６３】
また、媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００６４】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きく変えることは困難なため、ドーパントの濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【００６５】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【００６６】
この線状ビームを半導体膜に照射することによって、半導体膜をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫をすればよい。
【００６７】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて半導体装置を作製すると、その半導体装置の特性を、良好かつ均一なものとすることができる。
【００６８】
結晶化を助長する金属元素を用いる熱結晶化法として、具体的な方法の一例を挙げる。結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザー光を照射し、フォトリソグラフィ法を用いたパターニング処理によって半導体膜１０８を形成すればよい。
【００６９】
結晶化を助長する金属元素を用いる熱結晶化法は、低温且つ短時間で非晶質半導体膜の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。このようなゲッタリングプロセスを行うことにより、結晶質半導体膜中の金属元素の含有量を低減または除去することができる。
【００７０】
次に、半導体膜１０８を覆うゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。また、半導体膜１０８に対して、酸素、窒素、または酸素及び窒素を含む雰囲気中で、上述した高密度プラズマ処理を行うことにより、半導体膜１０８の表面を酸化または窒化して、ゲート絶縁膜を形成してもよい。高密度プラズマ処理により形成されたゲート絶縁膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。酸素を含む雰囲気としては、酸素（Ｏ２）、二酸化窒素（ＮＯ２）、もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）、二酸化窒素（ＮＯ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。高密度プラズマにより生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜１０８の表面を酸化又は窒化することができる。
【００７１】
高密度プラズマ処理を行ってゲート絶縁膜１０９を形成する場合、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜１０８に形成される。この場合の反応は固相反応であるため、当該絶縁膜と半導体膜１０８との界面準位密度をきわめて低くすることができる。また、半導体膜１０８を直接酸化または窒化するため、形成されるゲート絶縁膜１０９の厚さを、理想的にはばらつきをきわめて小さくすることができる。さらに、結晶性シリコンの結晶粒界でも強い酸化がおこらないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、且つ、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７２】
なお、ゲート絶縁膜１０９は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、それに加えてプラズマや熱反応を利用したＣＶＤ法により酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素などの絶縁膜を堆積し、積層させても良い。なお、図１（Ｂ）においては、高密度プラズマ処理によって形成される絶縁膜に加えて、ＣＶＤ法により絶縁膜を積層した構成としている。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００７３】
また、非晶質半導体膜に対し、連続発振レーザーまたは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化した結晶質半導体膜は、そのビームの走査方向に結晶が成長する特性がある。したがって、走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、高密度プラズマ処理によって形成されたゲート絶縁膜１０９を組み合わせることで、特性ばらつきがより小さく、しかも電界効果移動度が高いトランジスタを得ることができる。
【００７４】
次に、ゲート絶縁膜１０９上にゲート電極１１０を形成する。ゲート電極１１０は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により形成すればよい。また、ゲート電極１１０は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【００７５】
次に、半導体膜１０８に対し、イオンドープ法またはイオン注入法により不純物元素を選択的に添加して、Ｎチャネル型トランジスタ１０６及びＰチャネル型トランジスタ１０７を形成する。なお、図１（Ｂ）においては、Ｎチャネル型トランジスタ１０６は、ゲート電極１１０の側面に接する絶縁膜（サイドウォール）を用いてＬＤＤ領域（低濃度不純物領域）を形成している。また、Ｎチャネル型トランジスタ１０６を形成する際に用いる、Ｎ型を付与する不純物元素は、１５族に属する元素を用いればよく、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。また、Ｐチャネル型トランジスタ１０７を形成する際に用いる、Ｐ型を付与する不純物元素は、１３族に属する元素を用いればよく、例えばボロン（Ｂ）を用いる。
【００７６】
上記工程を経て、Ｎチャネル型トランジスタ１０６及びＰチャネル型トランジスタ１０７を完成させた後、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化を目的とする加熱処理を行ってもよい。また、好ましくは加熱処理を行った後、露出されているゲート絶縁膜１０９に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該ゲート絶縁膜１０９の表面に水素を含有させるようにしてもよい。これは、後の半導体膜の水素化の工程を行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜１０９表面の水素化と同時に表面を窒化することもできる。
【００７７】
次に、複数のトランジスタを覆うように、層間絶縁膜１１１を形成する。層間絶縁膜１１１は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン等を用いて、単層または積層で形成する。なお、本明細書においてシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基として、フルオロ基を用いてもよいし、少なくとも水素を含む有機基及びフルオロ基を用いてもよい。例えば、層間絶縁膜１１１が３層構造の場合、１層目の絶縁膜として酸化珪素を主成分とする膜を形成し、２層目の絶縁膜として樹脂を主成分とする膜を形成し、３層目の絶縁膜として窒化珪素を主成分とする膜を形成するとよい。また、層間絶縁膜１１１を単層構造にする場合、窒化珪素膜または酸素を含む窒化珪素膜を形成するとよい。このとき、好ましくは窒化珪素膜または酸素を含む窒化珪素膜に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該窒化珪素膜または当該酸素を含む窒化珪素膜の表面に水素を含有させるようにする。これは、半導体膜１０８の水素化の工程を後に行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜１０９表面の水素化と同時に表面を窒化することもできる。
【００７８】
なお、層間絶縁膜１１１を形成する前に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法、またはＲＴＡ法などを適用するとよい。例えば、不純物元素の活性化を目的とする場合、５００℃以上の熱アニールを行えばよい。また、半導体膜の水素化を目的とする場合、３５０〜４５０℃の熱アニールを行えばよい。
【００７９】
次に、フォトリソグラフィ法により層間絶縁膜１１１およびゲート絶縁膜１０９をエッチングして、半導体膜１０８を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソース電極またはドレイン電極１３５を形成する。
【００８０】
ソース電極またはドレイン電極１３５は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により、アルミニウム（Ａｌ）を主成分とする導電膜を用いて形成する。アルミニウムを主成分とする導電膜とは、例えば、アルミニウムを主成分としニッケルを含む材料、または、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方または両方を含む合金材料に相当する。アルミニウムを主成分とする導電膜は、一般に耐熱性に難点があるため、アルミニウムを主成分とする導電膜の上下をバリア膜で挟み込む構成とすることが好ましい。バリア膜とは、アルミニウムを主成分とする導電膜のヒロック抑制や、耐熱性を高める機能を有するものを指し、このような機能を有する材料としては、クロム、タンタル、タングステン、モリブデン、チタン、シリコン、ニッケルまたはこれらの窒化物からなるものが挙げられる。ソース電極またはドレイン電極１３５の構造の一例として、基板側から順にチタン膜、アルミニウム膜、チタン膜を順に積層する構造が挙げられる。チタン膜は、還元性の高い元素であるため、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。また、結晶質半導体膜とアルミニウム膜との間に形成されるチタン膜に対して、窒素を含む雰囲気中で高密度プラズマ処理を行い、表面を窒化することが好ましい。高密度プラズマ処理の条件として、プラズマの電子密度は１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度は０．５ｅＶ以上１．５ｅＶ以下である。また、窒素を含む雰囲気としては、Ｎ２もしくはＮＨ３と、希ガスとの混合ガス、または、Ｎ２もしくはＮＨ３と、希ガスと、Ｈ２との混合ガスを用いればよい。チタン膜の表面を窒化することにより、後の加熱処理の工程などでチタンとアルミニウムが合金化することを防ぎ、チタン膜を突き破って結晶質半導体膜中にアルミニウムが拡散することを防止することができる。なお、ここではアルミニウム膜をチタン膜で挟み込む例について説明したが、チタン膜に変えてクロム膜、タングステン膜などを用いた場合にも同じことが言える。さらに好ましくは、マルチチャンバー装置を用いて、チタン膜の成膜、チタン膜表面の窒化処理、アルミニウム膜の成膜、チタン膜の成膜を大気に曝すことなく連続して行う。
【００８１】
以上の工程により、素子を含む層１０４が形成される。
【００８２】
次に、第１の接着剤１１４を用いて、絶縁膜１１２及び電極１１３上に、第２の基板１１５を貼り合わせる（図２（Ａ）参照）。第２の基板１１５は、素子を含む層１０４の平坦性の維持、および、素子を含む層１０４の平坦性の保護を目的とした基板である。第１の接着剤１１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤１１４として、ＵＶ剥離性の接着剤を用いる。
【００８３】
この例では第２の基板１１５は基板のみからなるが、第２の基板１１５の上に、素子あるいは複数の素子を形成してあっても良い。素子とは薄膜トランジスタ、容量素子、抵抗素子、インダクタ、ダイオード等に相当する。
【００８４】
研削、研磨などでは、第２の基板１１５上に、更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板１１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板１１５の平坦性を利用して、第１の基板１００をより薄膜化することを目的とするため、そのような方法を用いていない。
【００８５】
次に、研削手段または研磨手段１１６により、第１の基板１００の一表面（ＴＦＴ回路１０５を形成してある面）とは反対の表面を、研削または研磨する（図２（Ｂ）参照）。この例では、第１の基板１００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板１００の厚さが２０μｍ以下となるまで研磨する。この時、第１の基板１００がほぼ消失するまで、研削、研磨するとよい。
【００８６】
ここで、基板として用いる材料としては例えばシリコン、ガラス、石英などがあるが、シリコンのビッカース硬度は１０００ｋｇ／ｍｍ２程度であり、ガラスや石英などのビッカース硬度は６００〜９００ｋｇ／ｍｍ２程度である。また、研磨工程で使用する砥粒としては、ガラス基板を研磨する場合であれば酸化セリウム（ＣｅＯ２）、シリコンウエハを研磨する場合であれば酸化珪素（ＳｉＯ２）、金属基板を研磨する場合であればアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）を用いる。アルミナ（Ａｌ２Ｏ３）のビッカース硬度は２２００ｋｇ／ｍｍ２程度であり、シリコンのビッカース硬度は１０００ｋｇ／ｍｍ２程度であり、酸化珪素（ＳｉＯ２）などのビッカース硬度は６００〜９００ｋｇ／ｍｍ２程度であり、酸化セリウム（ＣｅＯ２）のビッカース硬度はガラスよりも低い。これに対してダイアモンドライクカーボンのビッカース硬度は２５００〜４０００ｋｇ／ｍｍ２程度であり、基板として用いる材料と比較してビッカース硬度が高い。よって、第１の基板１００と素子を含む層１０４との間にＤＬＣ層１０２を形成することによって、ダイアモンドライクカーボン層上に形成されている層にまで研削または研磨が行われることを抑制することが可能となる。また、ＤＬＣは硬度が高いだけでなく、表面平坦性が良く、摩擦係数が小さいため、ストッパー層としての機能が高い。なお、ここでは、硬度としてビッカース硬度を用いて硬度を比較しているが、硬度はビッカース硬度以外の方法（ブリネル硬度、ロックウェル硬度、ヌープ硬度など）で示してもよい。
【００８７】
ここでは、第１の基板１００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板１００の厚さが２０μｍ以下となるまで研磨する例を示したが、研削または研磨は、最低限、第１の基板１００の分断が容易になる厚さまで行えば良い。従来と比べて基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、基板を完全に除去することが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。
【００８８】
この研削工程では、第１の基板１００が固定されたステージと研削手段または研磨手段１１６の一方又は両方を回転させることで、第１の基板１００の表面を研削または研磨する。この時、第１の基板１００のみでなく、第２の基板１１５も同時に研削または研磨しても良い。この例では、第１の基板１００のみを研削、研磨した場合を示している。
【００８９】
研削手段または研磨手段１１６とは、例えば、研削に用いる砥石や研磨に用いる遊離砥粒処理に相当する。その後、研削または研磨工程により生じたごみを除去するために、必要に応じて洗浄を行ってもよい。
【００９０】
この工程が終了した後に第１の基板１００は全て除去されていても良い（図２（Ｃ）参照）。図２（Ｃ）では第１の基板１００が全て除去された場合を示している。
【００９１】
また、研削手段または研磨手段による第１の基板の薄膜化処理を行う際、研削、研磨の時の衝撃、振動により、第１の基板１００が、密着性改善層（バッファ層）１０１から剥がれるようにして、第１の基板１００を除去しても良い。密着性の制御に関しては実施の形態３において詳細に記載する。
【００９２】
この例では、第２の基板１１５側に、ＴＦＴ回路１０５と電気的に接続する電極１１３を形成している。また、第１の基板１００側に、ＴＦＴ回路１０５と電気的に接続する電極１１３を形成し、他の基板（例えばアンテナが形成された基板等）に実装することもできる。その場合には、以下の第３の基板は設けなくてもよい。
【００９３】
第１の基板１００側、すなわちＤＬＣ層１０２が形成されている面に、ＴＦＴ回路１０５と電気的に接続する電極を形成する方法は以下のようになる。
【００９４】
第１の基板１００が残っている場合は、第１の基板１００、ＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）、ゲート絶縁膜１０９、層間絶縁膜１１１、絶縁膜１１２をＵＶレーザーなどで開孔して、電極１１３に通じるコンタクトホールを形成し、このコンタクトホールを通してコンタクトをとるための電極を形成する。以後、実装工程に移り、実装後に、第２の基板１１５を剥がすことになる。
【００９５】
第１の基板１００が完全に除去されている場合は、ＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）、ゲート絶縁膜１０９、層間絶縁膜１１１、絶縁膜１１２をＵＶレーザーなどで開孔して、電極１１３に通じるコンタクトホールを形成し、このコンタクトホールを通してコンタクトをとるための電極を形成する。以後、実装工程に移り、実装後に、第２の基板１１５を剥がすことになる。
【００９６】
この例では、第２の基板１１５側から実装する。ここで第２の基板１１５を剥がすと、素子を含む層１０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板１１５の逆側から、第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。つまり、このとき、第１の基板１００が残存している場合には、第１の基板１００に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。第１の基板１００が除去されて密着性改善層（バッファ層）１０１が表面に露出している場合には、密着性改善層（バッファ層）１０１に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。第１の基板１００及び密着性改善層（バッファ層）１０１が除去されてＤＬＣ層１０２が表面に露出している場合には、ＤＬＣ層１０２に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる（図３（Ａ））。この例では、第３の基板１１７を密着性改善層（バッファ層）１０１に貼り合わせている。第３の基板１１７は第２の基板１１５を剥がした後の強度保持、ハンドリングまたは実装を容易とし、素子を含む層１０４を保護するために用いられる。
【００９７】
第２の接着剤１４８は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤１４８は、第１の接着剤１１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤１４８として、熱剥離性の接着剤を用いる。
【００９８】
ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板１１５側から、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）とを有する積層体を、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。
【００９９】
続いて、第１の接着剤１１４の密着力を低下させる処理を行う（図３（Ｂ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板１１７のみＵＶ光を通さないのであれば、先に第１の基板１００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤１１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。
【０１００】
その結果、第１の接着剤１１４の接着力が弱くなり、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）と第２の接着剤１４８と第３の基板１１７とを有する積層体（第１の基板１００を含んでも良い）を物理的手段により、第２の基板１１５から分離することが可能な状態になる。ここで第２の基板１１５を剥がす（図３（Ｃ）参照）。
【０１０１】
続いて、切断手段により、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）と第２の接着剤１４８と第３の基板１１７とを有する積層体（第１の基板１００を含んでも良い）を切断する（図４（Ａ）参照）。この際、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々分離されるように切断する。図４（Ａ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。
【０１０２】
切断工程を経ると、１１８〜１２０のような構造の集積回路装置が複数形成される（図４（Ｂ）参照）。集積回路装置１１８〜１２０は、電極１１３が露出された状態となっているため、電極１１３によって外部との電気的接続を行うことができる。
【０１０３】
その後、他の基板に、集積回路装置１１８〜１２０をそれぞれ実装する。この例では非接触でデータの送受信が可能な半導体装置（ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）を想定し、上記で説明した工程で作製した集積回路装置をアンテナが形成された基板に実装する（図５（Ａ）参照）。第４の基板１２２には、アンテナとして機能する導電パターン１２３が形成されている。この例では接続部には異方導電性ペースト（ＡＣＰ）を用いる。ＴＦＴ回路１０５とアンテナとして機能する導電パターン１２３との電気的な接続は導電性粒子１２５を介して行われ、集積回路装置とアンテナとの接着は接着性樹脂ペースト１２４によってなされている。その他、実装には、異方導電性フィルム（ＡＣＦ）、非導電性ペースト（ＮＣＰ）、はんだ等を用いても良い。
【０１０４】
この例ではアンテナが形成された第４の基板１２２に集積回路装置を実装しているが、アンテナのかわりに素子あるいは複数の素子が形成された基板に本発明の集積回路装置を実装しても良い。素子とは薄膜トランジスタ、容量素子、抵抗素子、インダクタ、ダイオード等に相当する。
【０１０５】
この時、第３の基板１１７が存在することにより、実装を安定に行うことが可能となり、素子を含む層１０４や電極１１３を実装時の物理的破壊から保護することができる。
【０１０６】
この例では、その後、第３の基板１１７を除去している。第２の接着剤１４８が熱剥離性の接着剤であれば、加熱処理により第３の基板１１７を除去する（図５（Ａ）参照）。第３の基板１１７を除去した状態を図５（Ｂ）に示す。図５（Ａ）においては第３の基板１１７を除去しているが、除去せずに終了しても良い。
【０１０７】
その後、耐水バリア性、耐薬品性、耐塩水性、耐スクラッチ性などの改善のため、第１のフィルム１２７を用いて片面のフィルム封止を行う（図６（Ａ）、図２４（Ｂ）参照）。第１のフィルム１２７は、表面に接着層１３２を有している。図６は第３の基板を除去した後に封止した場合を示し、図２４は第３の基板を除去せずに封止した場合を示す。この形状で終了したり、粘着剤でシールのようにＲＦＩＤを貼り付けたりすることもある。
【０１０８】
図６（Ａ）、図２４（Ａ）では片面のフィルム封止について示したが、図６（Ｂ）、図２４（Ｂ）に示すように、第１のフィルム１３０と第２のフィルム１２８を用いて両面を封止してもよい。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良い。
第１のフィルム１３０、第２のフィルム１２８は、それぞれ表面に接着層１３１、１２９を有している。
【０１０９】
上記工程を経て完成する半導体装置（この場合はＲＦＩＤ）の厚さは薄く、軽量であることを特徴とする。また薄いために、半導体装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも半導体装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。
【０１１０】
なお、本実施の形態で説明した方法で複数の集積回路装置を作製し、複数の集積回路装置を単に接着剤で貼り合わせることを繰り返して積層したり、電気的接続が可能な状態で貼り合わせることを繰り返して積層してもよい。このようにすることで集積回路装置を２層以上の積層構造とすることができる。これにより、小さな空間に多機能素子を形成することが可能となる。貼り合わせた集積回路装置間で電気、磁気、光、音響、振動などにより各集積回路装置の有する素子同士が連動するようにすることもできる。
【０１１１】
以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層を形成する材料は、第１の基板１００よりも硬度が高い材料であればどのような材料でもよく、例えばＴｉＣＮ（炭窒化チタン）やＴｉＡｌＮ（窒化チタンアルミニウム）なども硬度が高いため用いることができる。特にＴｉＣＮは硬度が高いだけでなく、摩擦係数も低いため適している。
【０１１２】
また、ストッパー層としては、第１の基板１００よりも硬度が高いことに加え、第１の基板１００よりも摩擦係数が低いものが好ましい。
【０１１３】
また、密着性改善層（バッファ層）１０１、１０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）１０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）１０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。
【０１１４】
（実施の形態２）
本実施の形態を、図７〜１０を用いて説明する。本実施の形態では化学反応によるエッチングによって基板の薄膜化または基板の除去を行う場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。
【０１１５】
第１の基板２００の一表面に、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３を順に形成する。
【０１１６】
次に、密着性改善層（バッファ層）２０３上に、素子を含む層２０４を形成する（図７（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層２０４にはＴＦＴ回路２０５を作製する。この図では、ＴＦＴ回路２０５は、Ｎチャネル型トランジスタ２０６、Ｐチャネル型トランジスタ２０７を有する。Ｎチャネル型トランジスタ２０６、Ｐチャネル型トランジスタ２０７はそれぞれ、半導体膜２０８、ゲート絶縁膜２０９、ゲート電極２１０、層間絶縁膜２１１、ソース電極またはドレイン電極２３５を有する。
【０１１７】
この例では、外部との端子をつくり、他基板と実装可能なものを作製する。そのため、素子を含む層２０４の上に絶縁膜２１２を形成し、絶縁膜２１２に開孔を形成する。次に、ＴＦＴ回路２０５とコンタクトする電極２１３を形成する（図７（Ｃ）参照）。
【０１１８】
次に、第１の接着剤２１４を用いて、絶縁膜２１２及び電極２１３上に、第２の基板２１５を貼り合わせる（図８（Ａ）参照）。第２の基板２１５は、素子を含む層２０４の平坦性の維持、および、素子を含む層２０４の保護を目的とした基板である。第１の接着剤２１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤２１４として、ＵＶ剥離性の接着剤を用いる。
【０１１９】
研削、研磨などでは第２の基板２１５上に更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板２１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板の平坦性を利用して、第１の基板をより薄膜化することを目的とするため、そのような方法を用いていない。
【０１２０】
ここまでの工程は、実施の形態１と同様にして行えばよい。
【０１２１】
次に、後の工程で行う化学反応によるエッチングが第１の基板以外の領域に到ることを防ぐため、耐エッチャント層２１６を少なくとも第１の基板の側部に形成する（図８（Ａ）参照）。耐エッチャント層としては、有機樹脂を用いることができる。図８（Ａ）では、第１の基板と密着性改善層（バッファ層）２０１とＤＬＣ層２０２と密着性改善層（バッファ層）２０３と素子を含む層２０４と絶縁膜２１２と第１の接着剤２１４と第２の基板２１５とを有する積層体の側部に形成している場合を示しているが、第２の基板が化学反応によるエッチングに対する耐性が無い場合は、側部のみならず、第２の基板の上も覆うように耐エッチャント層２１６を形成する。耐エッチャント層２１６は後の工程で行う化学反応によるエッチングに用いるエッチャントに対して耐性を有する材料で形成する。
【０１２２】
第１の基板２００の一表面（ＴＦＴ回路２０５を形成してある面）とは反対の表面を化学反応によりエッチングする（図８（Ｂ）参照）。最低限分断が容易になる厚さにエッチングすればよいが、従来より基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、第１の基板２００が消失するまでエッチングすることが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。
【０１２３】
エッチャントとしては、例えば第１の基板２００がガラスや石英の場合、ＨＦやＣｌＦ３を用いる。また、例えば第１の基板２００がＳｉ基板の場合、エッチャントとしてはＴＭＡＨ（水酸化テトラメチルアンモニウム）などのアルカリや、ＣｌＦ３などのハロゲンガスを用いる。金属基板なら酸やアルカリを用いる。ＤＬＣはアルカリやＨＦ、ＣｌＦ３に対して耐性が強い。よって、第１の基板２００が消失するまでエッチングを行っても、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３が存在することによって、エッチングがそれ以上進行することを防ぐことができる。
【０１２４】
アモルファスカーボンは強度はＤＬＣには適わないものの、薬品耐性が強いことが知られている。よって、第１の基板を薄膜化する手段として化学反応によるエッチングを用いる場合は、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３を形成する際に、ＤＬＣを主成分とする層を形成するかわりに、アモルファスカーボンを主成分とする層を形成しても良い。その際にも密着性改善層（バッファ層）２０１、密着性改善層（バッファ層）２０３のＳｉ濃度は１％以上２０％以下とすればよい。
【０１２５】
この工程が終了した後に第１の基板は全て除去されていても良い。この例では全て除去されたとしている。
【０１２６】
化学反応によるエッチャントには液体、ガス、プラズマ何れを用いても良い。エッチング後に腐食を防止するために、必要に応じて洗浄を行うことが多い。
【０１２７】
また、実施の形態１のような研削、研磨の後に、化学反応によるエッチングを用いたり、化学反応によるエッチングの後に実施の形態１のような研削、研磨を行ったり、その組み合わせをどのように用いても良い。
【０１２８】
この例では第２の基板２１５側にＴＦＴ回路２０５と電気的に接続する電極２１３を形成しているが、第１の基板２００側にＴＦＴ回路２０５と電気的に接続する電極２１３を形成し、他の基板（例えばアンテナが形成された基板等）に実装することもできる。その場合には以下の第３の基板はなくとも良い。第１の基板２００側の面から実装する、つまりＤＬＣ層の存在する側の面でのコンタクト形成方法に関しては実施の形態１で記したように行えばよい。
【０１２９】
この例では第２の基板２１５側から実装することにする。ここで第２の基板２１５を剥がすと、素子を含む層２０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板２１５の逆側から、第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。つまり、このとき、第１の基板２００が残存している場合には、第１の基板２００に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。第１の基板２００が除去されて密着性改善層（バッファ層）２０１が表面に露出している場合には、密着性改善層（バッファ層）２０１に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。第１の基板２００及び密着性改善層（バッファ層）２０１が除去されてＤＬＣ層２０２が表面に露出している場合には、ＤＬＣ層２０２に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる（図８（Ｃ）参照）。図８（Ｃ）では第１の基板２００が除去されているため、密着性改善層（バッファ層）２０１に第３の基板２１７を貼り合わせている。第３の基板２１７は第２の基板２１５を剥がした後の強度保持、ハンドリング、または実装を容易とし、素子を含む層２０４を保護するために用いられる。
【０１３０】
第２の接着剤２２２は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤２２２は、第１の接着剤２１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤２２２として、熱剥離性の接着剤を用いる。
【０１３１】
ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板２１５側から、絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）とを有する積層体を、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。
【０１３２】
続いて、第１の接着剤２１４の密着力を低下させる処理を行う（図９（Ａ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板２１７のみＵＶ光を通さないのであれば、先に第１の基板２００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤２１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。
【０１３３】
その結果、第１の接着剤２１４の接着力が弱くなり、絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）と第２の接着剤２２２と第３の基板２１７とを有する積層体から物理的手段により、第２の基板２１５を分離することが可能な状態になる。しかし、耐エッチャント層２１６によって第２の基板２１５の端面が固定されているため、この時点ではまだ第２の基板２１５を剥がすことはできない。
【０１３４】
続いて、切断手段により、第２の基板２１５と第１の接着剤２１４と絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）と第２の接着剤２２２と第３の基板２１７との積層体（第１の基板２００を含んでも良い）を切断する（図９（Ｂ）参照）。この際、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々分離されるように切断する。図９（Ｂ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。この処理により、図９（Ｂ）に示すように、耐エッチャント層２１６によって固定されていた第２の基板２１５の端面が分断されるため、第２の基板２１５も剥がすことができる。
【０１３５】
そのため、切断工程を経ると、２１８〜２２０のような構造の集積回路装置が複数形成される（図１０参照）。集積回路装置２１８〜２２０は、電極２１３が露出された状態となっているため、電極２１３によって外部との電気的接続を行うことができる。
【０１３６】
それ以降の実装に関しては実施の形態１で図５、図６を用いて説明した工程と同じ工程を用いる。
【０１３７】
上記工程を経て完成する集積回路装置（この場合はＲＦＩＤ）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。
【０１３８】
以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層は、第１の基板２００をエッチングするために用いるエッチャントに対して耐性を有する材料であればどのような材料でもよい。
【０１３９】
また、密着性改善層（バッファ層）２０１、２０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）２０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）２０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。
【０１４０】
また、本実施の形態では基板の薄膜化または除去を行う際に、化学反応によるエッチングを利用する場合について説明したが、基板の薄膜化または基板の除去を行う際に、研削または研磨の方法と組み合わせて行うことも可能である。つまり、実施の形態１と組み合わせて行うことが可能である。しかし、基板の薄膜化または基板の除去の方法として、化学反応によるエッチングの方法と研削または研磨による方法とを組み合わせる場合には、ストッパー層として、第１の基板よりも硬度が高くかつエッチャントに対する耐性を有する材料を選択する必要がある。
【０１４１】
（実施の形態３）
本実施の形態を、図１１〜１４を用いて説明する。本実施の形態ではＤＬＣ層の密着性の制御により基板を剥離することによって基板を除去する場合について説明する。
【０１４２】
第１の基板３００の一表面に、密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３を順に形成する（図１１（Ａ）参照）。
【０１４３】
次に、密着性改善層（バッファ層）３０３上に、素子を含む層３０４を形成する（図１１（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層３０４には、ＴＦＴ回路３０５を作製する。この図では、ＴＦＴ回路３０５は、Ｎチャネル型トランジスタ３０６、Ｐチャネル型トランジスタ３０７を有する。Ｎチャネル型トランジスタ３０６、Ｐチャネル型トランジスタ３０７はそれぞれ、半導体膜３０８、ゲート絶縁膜３０９、ゲート電極３１０、層間絶縁膜３１１、ソース電極またはドレイン電極３３５を有する。
【０１４４】
ここまでの工程は、実施の形態１と同様にして行えばよい。
【０１４５】
次に、素子を含む層３０４の上に絶縁膜３１２を形成し、絶縁膜３１２に開孔部を形成する。そして、ＴＦＴ回路３０５とコンタクトするアンテナ３１３を形成する（図１１（Ｃ）参照）。
【０１４６】
次に、第１の基板３００と強度保持層３１４とで素子を含む層３０４を挟むように、強度保持層３１４を形成する。この例ではスクリーン印刷により樹脂膜を形成し、オーブンにて焼成して強度保持層３１４を形成する（図１２（Ａ）参照）。この層は後の工程においてＤＬＣを主成分とする層と第１の基板３００の密着性の弱い部分で第１の基板３００を剥がす工程において、素子を含む層３０４の強度を保持し、クラックなどが入ることを防ぐために存在する。
【０１４７】
次に、第１の接着剤３２０を用いて、素子を含む層３０４に、第２の基板３１５を貼り合わせる（図１２（Ｂ）参照）。第２の基板３１５は、素子を含む層３０４の平坦性の維持、および、素子を含む層３０４の保護を目的とした基板である。第１の接着剤３２０は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤３２０として、ＵＶ剥離性の接着剤を用いる。
【０１４８】
研削、研磨などでは第２の基板上に更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板３１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよいが、この例ではこの方法は使用していない。ここで第２の基板３１５が可撓性を有する基板でない場合は、実施の形態１の研削、研磨や、実施の形態２の化学反応によるエッチングを用いて第２の基板３１５を薄膜化させることによって、第２の基板が可撓性を持つようにする。
【０１４９】
ローラーなどの一様に力の加わる物理的方法を用いて第２の基板３１５側を剥がし、第１の基板を除去する（図１２（Ｃ）参照）。これは、この例では３層となっているＤＬＣ層の密着性のなかで、密着性改善層（バッファ層）３０１と第１の基板３００との間における密着性が最も弱いことを利用している。ＤＬＣを主成分とする層である密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３の密着性の相対関係によっては、ＤＬＣを主成分とする層である密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３のいずれかで剥がれることもあり得る。基板の面内で剥がれる層にバラツキがあることもある。しかし少なくとも素子を含む層３０４に接する密着性改善層（バッファ層）３０１が残存して、素子を含む層３０４の下部にＤＬＣコートが維持される方が好ましい。
【０１５０】
この工程が終了した後に第１の基板３００は全て除去される（図１３（Ａ）参照）。
【０１５１】
この例では第２の基板３１５側からコンタクトをとっているが、第１の基板３００側の面から実装することもできる。その場合には以下の第３の基板はなくとも良い。ＤＬＣ層のある面でのコンタクト形成方法に関しては実施の形態１で記したようにおこなう。
【０１５２】
この例では第２の基板３１５側から実装することにする。ここで第２の基板３１５を剥がすと、素子を含む層３０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板３１５の逆側から、第２の接着剤３２１を用いて第３の基板３１６を貼り合わせる（図１３（Ｂ）参照）。この例では密着性改善層（バッファ層）３０１が露出しているため密着性改善層（バッファ層）３０１に第３の基板３１６を貼り合わせている。第３の基板３１６は、第２の基板３１５を剥がした後の強度保持またはハンドリングおよび、実装を容易とし、素子を含む層３０４を保護するために用いられる。強度保持層３１４が第２の基板３１５を剥がした後の強度保持やハンドリングおよび実装時に十分な強度を持っている場合は以降の第３の基板は必要ない。
【０１５３】
第２の接着剤３２１は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤３２１は、第１の接着剤３２０とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤３２１として、熱剥離性の接着剤を用いる。
【０１５４】
ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板３１５側から、第２の基板３１５と第１の接着剤３２０と強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）とを有する積層体を、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々分離されるように分断しても良い。あるいは第３の基板３１６まで分断して、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。
【０１５５】
続いて、第１の接着剤３２０の密着力を低下させる処理を行う（図１３（Ｃ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板３１６のみＵＶ光を通さないのであれば、先に第１の基板３００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤３２０が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。
【０１５６】
その結果、第１の接着剤３２０の接着力が弱くなり、強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）と第２の接着剤３２１と第３の基板３１６とを有する積層体（第１の基板３００を含んでも良い）を物理的手段により、第２の基板３１５から分離することが可能な状態になる。ここで第２の基板３１５を剥がす（図１４（Ａ）参照）。
【０１５７】
続いて、切断手段により、強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）と第２の接着剤３２１と第３の基板３１６とを有する積層体（第１の基板３００を含んでも良い）を切断する（図１４（Ｂ）参照）。この際、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々分離されるように切断する。図１４（Ｂ）では、切断手段としてレーザーを用いて切断する場合を示している。
なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。
【０１５８】
切断工程を経ると、３１７〜３１９のような構造の集積回路装置が複数形成される（図１４（Ｃ）参照）。
【０１５９】
その後、集積回路装置のそれぞれを、表面に接着層を有するフィルムなどで封止する。封止に用いるフィルムは、実施の形態１において封止に用いたフィルムと同じものを用いればよい。
【０１６０】
上記工程を経て完成する集積回路装置（この場合はＲＦＩＤなどの半導体装置）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。
【０１６１】
本実施の形態において説明した集積回路装置の作製方法を用いれば、ダイアモンドライクカーボンの耐熱性により、密着力に大きな変化を与えることなく加熱処理が行える。そのため、薄型の集積回路装置を作製する上でプロセスの制限が少なくなるというメリットがある。
【０１６２】
また、密着性改善層（バッファ層）３０１、３０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）３０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）３０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。
【０１６３】
本実施の形態では基板の薄膜化または除去を行う際に、ＤＬＣ層の密着性の制御による基板の剥離を利用する場合について説明したが、基板の薄膜化または基板の除去を行う際に、研削または研磨の方法と組み合わせて行ったり、化学反応によるエッチングの方法と組み合わせて行うことも可能である。よって、本実施の形態は、実施の形態１、２と組み合わせて行うことが可能である。
【０１６４】
密着性の制御による方法と研削または研磨による方法とを組み合わせることで、研削または研磨している過程において、研削または研磨の衝撃により基板が剥離し、基板を除去することが可能となる。
また、研削または研磨による方法と密着性の制御による方法とを組み合わせる場合、化学反応によるエッチングの方法と密着性の制御による方法とを組み合わせる場合には、研削または研磨による方法、もしくは化学反応によるエッチングの方法によって基板が可撓性を有する程度まで基板を薄膜化すれば、元々硬い基板上に形成した場合でも、基板が可撓性を有するほど薄くなっているため基板側を曲げながら除去することが可能となる。
【０１６５】
（実施の形態４）
本実施の形態を、図１５〜１９を用いて説明する。本実施の形態では、研削または研磨よって基板を薄膜化する場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。本実施の形態では、外部とコンタクトを持たないワイヤレスデバイスを作製する場合について説明する。
【０１６６】
第１の基板４００の一表面に、密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３を形成する（図１５（Ａ）参照）。
【０１６７】
次に、密着性改善層（バッファ層）４０３上に、素子を含む層４０４を形成する（図１５（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層４０４には、ＴＦＴ回路４０５を作製する。この図では、ＴＦＴ回路４０５は、Ｎチャネル型トランジスタ４０６、Ｐチャネル型トランジスタ４０７を有する。Ｎチャネル型トランジスタ４０６、Ｐチャネル型トランジスタ４０７はそれぞれ、半導体膜４０８、ゲート絶縁膜４０９、ゲート電極４１０、層間絶縁膜４１１、ソース電極またはドレイン電極４３５を有する。
【０１６８】
ここまでの工程は、実施の形態１と同様にして行えばよい。
【０１６９】
この例では、外部と接続せずに使用する集積回路装置を作製する。この例では、アンテナを使って通信するものを作製する（図１５（Ｃ）参照）。この例ではアンテナを使って通信するものを例示したが、通信手段としては、電磁波を使用して通信するアンテナに限らず、光、磁気、電位、音響、物理スイッチ等、どのような通信手段でも構わない。内部センサやメモリの情報を示す表示部や、バイブレーター、スピーカーなどでも構わない。今回は、素子を含む層４０４の上に絶縁膜４１２を形成し、絶縁膜４１２に開孔を形成する。次に、ＴＦＴ回路４０５と電気的に接続するアンテナ４１３を形成する。
【０１７０】
その上に、ＤＬＣを主成分とする層を形成する。具体的にはＤＬＣを主成分とした密着性改善層（バッファ層）４３１とＤＬＣ層４３２を形成する（図１６（Ａ）参照）。この上に、更に密着性改善層（バッファ層）を形成して３層構造としても良いが、さほどこの後に密着性は必用とされないため、この例では２層とする。上下にＤＬＣが形成され、ガスバリア性などに優れた集積回路装置ができる。
【０１７１】
ＤＬＣでのコーティングによるガスバリア性は、素子を全てＤＬＣで包む（覆う）と最も大きな効果を得る。図１６（Ａ）でＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）を形成する前に、図２０（Ａ）のように素子を含む層４０４に形成されている各ＴＦＴ回路４０５の間の領域をＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）までエッチングした後で、図２０（Ｂ）のようにＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）を形成することで、各ＴＦＴ回路４０５を分断した後でも各ＴＦＴ回路４０５がＤＬＣに包まれた（覆われた）状態となる。この状態であれば、化学反応によるエッチングなどで基板を薄膜化または除去する時にもＤＬＣが耐薬品性が強いため、実施の形態２で説明した方法でＴＦＴ回路４０５をＤＬＣで包んだ（覆った）構造の集積回路装置を作製する場合などにおいて、耐エッチャント層が不要となる場合もある。その後の工程はＤＬＣ層を上下に形成した場合と同じである。
【０１７２】
次に、第１の接着剤４１４を用いて、ＤＬＣ層４３２上に、第２の基板４１５を貼り合わせる（図１６（Ｂ）、図２０（Ｃ）参照）。第２の基板４１５は、素子を含む層４０４の平坦性の維持および、素子を含む層４０４の保護を目的とした基板である。第１の接着剤４１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤４１４として、ＵＶ剥離性の接着剤を用いる。
【０１７３】
研削、研磨などでは、第２の基板４１５上に更に伸縮性を有する基板を接着して、（例えば、エキスパンドフィルム等）を接着させ、第２の基板４１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板４１５の平坦性を利用して、第１の基板４００をより薄膜化することを目的とするため、そのような方法を用いていない。
【０１７４】
次に、研削手段または研磨手段４１７により、第１の基板４００の一表面（ＴＦＴ回路４０５を形成してある面）とは反対の表面を研削または研磨する（図１６（Ｃ）、図２１（Ａ）参照）。この例では、第１の基板４００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板４００の厚さが２０μｍ以下となるまで研磨する。
【０１７５】
ここでは、第１の基板４００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板４００の厚さが２０μｍ以下となるまで研磨する場合について示したが、研削または研磨は、最低限、第１の基板４００の分断が容易になる厚さまで行えば良い。従来より基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では、第１の基板４００の厚さが基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、第１の基板４００が消失するまでエッチングすることが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。
【０１７６】
この研削工程では、第１の基板４００が固定されたステージと研削手段または研磨手段４１７の一方又は両方を回転させることで、第１の基板４００の表面を研削または研磨する。この時、第１の基板４００のみでなく第２の基板４１５も同時に研削または研磨しても良い。この例では、第１の基板４００のみを研削、研磨した場合を示している。
【０１７７】
研削手段または研磨手段４１７とは、例えば、研削に用いる砥石や研磨に用いる遊離砥粒処理に相当する。その後、研削または研磨工程により生じたごみを除去するために、必要に応じて洗浄を行ってもよい。
【０１７８】
この工程が終了した後に第１の基板４００は全て除去されていても良い（図１７（Ａ）、図２１（Ｂ）参照）。なお、図１７（Ａ）、図２１（Ｂ）では第１の基板４００が全て除去された場合を示している。
【０１７９】
また、研削手段または研磨手段による第１の基板の薄膜化処理を行う際、研削、研磨の時の衝撃、振動により、第１の基板４００が、密着性改善層（バッファ層）４０１から剥がれるようにして、第１の基板４００を除去しても良い。密着性の制御に関しては実施の形態３において説明したとおりである。
【０１８０】
この例では他の基板に実装を行わないが、ＤＬＣで覆ったあと、上層または下層からコンタクトをとることができる。第１の基板４００側もしくはＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）側の面において実装する場合は、実施の形態１で記した方法で行う。
【０１８１】
この例では実装なしの場合とする。ここで第２の基板４１５を剥がすと、素子を含む層４０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板４１５の逆側から、第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。つまり、このとき、第１の基板４００が残存している場合には、第１の基板４００に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。第１の基板４００が除去されて密着性改善層（バッファ層）４０１が表面に露出している場合には、密着性改善層（バッファ層）４０１に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。第１の基板４００及び密着性改善層（バッファ層）４０１が除去されてＤＬＣ層４０２が表面に露出している場合には、ＤＬＣ層４０２に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる（図１７（Ｂ）、図２１（Ｃ）参照）。この例では第３の基板４２８を密着性改善層（バッファ層）４０１に貼り合わせている。第３の基板４２８は第２の基板４１５を剥がした後の強度保持、ハンドリング、または実装を容易とし、素子を含む層４０４を保護するために用いられる。
【０１８２】
第２の接着剤４２７は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤４２７は、第１の接着剤４１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板４２８と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤４２７として、熱剥離性の接着剤を用いる。
【０１８３】
ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板４１５側から、第２の基板４１５と第１の接着剤４１４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）とを有する積層体を、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。
【０１８４】
続いて、第１の接着剤４１４の密着力を低下させる処理を行う（図１７（Ｃ）、図２２（Ａ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板４２８のみＵＶ光を通さないのであれば、先に第１の基板４００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤４１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。
【０１８５】
その結果、第１の接着剤４１４の接着力が弱くなり、ＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）と絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）と第２の接着剤４２７と第３の基板４２８を有する積層体（第１の基板４００を含んでも良い）を物理的手段により、第２の基板４１５から分離することが可能な状態になる。ここで第２の基板４１５を剥がす（図１８（Ａ）、図２２（Ｂ）参照）。
【０１８６】
続いて、切断手段により、ＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）と絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）と第２の接着剤４２７と第３の基板４２８を有する積層体（第１の基板４００を含んでも良い）を切断する（図１８（Ｂ）、図２２（Ｃ）参照）。この際第２の基板４１５と接着剤４１６とＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々分離されるように切断する。図１８（Ｂ）、図２２（Ｃ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。
【０１８７】
そのため、切断工程を経ると、４１９〜４２１のような構造の集積回路装置が複数形成される（図１８（Ｃ）、図２３（Ａ）参照）。
【０１８８】
この例ではその後第３の基板４２８を除去せず、集積回路装置の両面を第１のフィルム４２３、第２のフィルム４２４を用いて封止する（図１９、図２３（Ｂ）参照）。第１のフィルム４２３、第２のフィルム４２４の表面にはそれぞれ接着層４２６、４２９が形成されている。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良い。
【０１８９】
なお、第２の接着剤４２７の接着力を低下させることができるなら、第３の基板４２８を除去してから封止を行っても良い。例えば加熱により接着力が弱まる接着剤を第２の接着剤４２７として使用すれば、加熱処理により第３の基板４２８を除去することができる。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良いが、集積回路装置のカール等を考えると、第３の基板４２８がついたまま、第３の基板とは逆の面のみを第１のフィルム４２３で封止し、第３の基板を剥がしてから第２のフィルム４２４で封止するのが好ましい。
【０１９０】
上記工程を経て完成する集積回路装置（この場合はＲＦＩＤなどの半導体装置）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。
【０１９１】
以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層は、第１の基板４００よりも硬度が高い材料であればどのような材料でもよく、例えばＴｉＣＮ（炭窒化チタン）やＴｉＡｌＮ（窒化チタンアルミニウム）なども硬度が高いため用いることができる。特にＴｉＣＮは硬度が高いだけでなく、摩擦係数が低いため適している。
【０１９２】
また、ストッパー層としては、第１の基板４００よりも硬度が高いことに加え、第１の基板４００よりも摩擦係数が低いものが好ましい。
【０１９３】
また、密着性改善層（バッファ層）４０１、４０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）４０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）４０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。
【０１９４】
また、本実施の形態では基板の薄膜化または除去に、研削または研磨による方法を用いた場合について説明したが、化学反応によるエッチングや、ＤＬＣの密着性の制御による剥離を利用しても良い。また、基板の薄膜化または基板の除去を行う際に、研削または研磨による方法と化学反応によるエッチングの方法を組み合わせたり、研削または研磨による方法とＤＬＣの密着性の制御による剥離を利用する方法とを組み合わせたり、化学反応によるエッチングの方法とＤＬＣの密着性の制御による剥離を利用する方法とを組み合わせて行うことも可能である。よって、本実施の形態は、実施の形態２、３と組み合わせて行うことが可能である。
【０１９５】
なお、基板の薄膜化または基板の除去の方法として、研削または研磨による方法と化学反応によるエッチングの方法とを組み合わせる場合には、ストッパー層として、第１の基板よりも硬度が高くかつエッチャントに対する耐性を有する材料を選択する必要がある。
【０１９６】
なお、本実施の形態の作製方法で作製した集積回路装置は、素子を含む層４０４の上下がＤＬＣ層で覆われた状態となっているか、もしくは素子を含む層４０４の上下左右全体がＤＬＣ層で覆われた状態となっているため、耐湿性、耐ガスバリア性に優れた集積回路装置とすることができる。
【実施例１】
【０１９７】
以上の実施の形態において説明した本発明の半導体装置（ＲＦＩＤ）の用途は広範にわたるものであるが、以下には用途の具体例について説明する。本発明の半導体装置８１０は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２５（Ａ）参照）、包装用容器類（包装紙やボトル等、図２５（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２５（Ｃ）参照）、乗物類（自転車等、図２５（Ｄ）参照）、身の回り品（鞄や眼鏡等、図２５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする）、携帯電話等を指す。
【０１９８】
本発明の半導体装置（ＲＦＩＤ）８１０は、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型・薄型・軽量を実現するため、物品に半導体装置を固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１９９】
次に、本発明の半導体装置（ＲＦＩＤ）を活用したシステムの例について説明する。まず、表示部８９４を含む携帯端末の側面にリーダライタ８９５を設けて、物品８９７の側面に本発明の半導体装置（ＲＦＩＤ）８９６を設けておく（図２６（Ａ）参照）。また、あらかじめ、本発明の半導体装置（ＲＦＩＤ）８９６に物品８９７の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、本発明の半導体装置（ＲＦＩＤ）８９６をリーダライタ８９５にかざすと同時に、本発明の半導体装置（ＲＦＩＤ）８９６が含む情報が表示部８９４に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ８９５を設けておく（図２６（Ｂ）参照）。そうすれば、物品８９７の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置（ＲＦＩＤ）を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。
【図面の簡単な説明】
【０２００】
【図１】実施の形態１について説明する図
【図２】実施の形態１について説明する図
【図３】実施の形態１について説明する図
【図４】実施の形態１について説明する図
【図５】実施の形態１について説明する図
【図６】実施の形態１について説明する図
【図７】実施の形態２について説明する図
【図８】実施の形態２について説明する図
【図９】実施の形態２について説明する図
【図１０】実施の形態２について説明する図
【図１１】実施の形態３について説明する図
【図１２】実施の形態３について説明する図
【図１３】実施の形態３について説明する図
【図１４】実施の形態３について説明する図
【図１５】実施の形態４について説明する図
【図１６】実施の形態４について説明する図
【図１７】実施の形態４について説明する図
【図１８】実施の形態４について説明する図
【図１９】実施の形態４について説明する図
【図２０】実施の形態４について説明する図
【図２１】実施の形態４について説明する図
【図２２】実施の形態４について説明する図
【図２３】実施の形態４について説明する図
【図２４】実施の形態１について説明する図
【図２５】実施例１について説明する図
【図２６】実施例１について説明する図
【符号の説明】
【０２０１】
１００  第１の基板
１０１  密着性改善層（バッファ層）
１０２  ＤＬＣ層
１０３  密着性改善層（バッファ層）
１０４  素子を含む層
１０５  ＴＦＴ回路
１０６  Ｎチャネル型トランジスタ
１０７  Ｐチャネル型トランジスタ
１０８  半導体膜
１０９  ゲート絶縁膜
１１０  ゲート電極
１１１  層間絶縁膜
１１２  絶縁膜
１１３  電極
１１４  第１の接着剤
１１５  第２の基板
１１６  研削手段または研磨手段
１１７  第３の基板
１１８  集積回路装置
１１９  集積回路装置
１２０  集積回路装置
１２２  基板
１２３  パターン
１２４  ペースト
１２５  導電性粒子
１２７  第１のフィルム
１２８  第２のフィルム
１２９  接着層
１３０  第１のフィルム
１３１  接着層
１３２  接着層
１３５  ソース電極またはドレイン電極
１４８  第２の接着剤
２００  第１の基板
２０１  密着性改善層（バッファ層）
２０２  ＤＬＣ層
２０３  密着性改善層（バッファ層）
２０４  素子を含む層
２０５  ＴＦＴ回路
２０６  Ｎチャネル型トランジスタ
２０７  Ｐチャネル型トランジスタ
２０８  半導体膜
２０９  ゲート絶縁膜
２１０  ゲート電極
２１１  層間絶縁膜
２１２  絶縁膜
２１３  電極
２１４  第１の接着剤
２１５  第２の基板
２１６  耐エッチャント層
２１７  第３の基板
２１８  集積回路装置
２１９  集積回路装置
２２０  集積回路装置
２２２  第２の接着剤
２３５  ソース電極またはドレイン電極
３００  第１の基板
３０１  密着性改善層（バッファ層）
３０２  ＤＬＣ層
３０３  密着性改善層（バッファ層）
３０４  素子を含む層
３０５  ＴＦＴ回路
３０６  Ｎチャネル型トランジスタ
３０７  Ｐチャネル型トランジスタ
３０８  半導体膜
３０９  ゲート絶縁膜
３１０  ゲート電極
３１１  層間絶縁膜
３１２  絶縁膜
３１３  アンテナ
３１４  強度保持層
３１５  第２の基板
３１６  第３の基板
３１７  集積回路装置
３１８  集積回路装置
３１９  集積回路装置
３２０  第１の接着剤
３２１  第２の接着剤
３３５  ソース電極またはドレイン電極
４００  第１の基板
４０１  密着性改善層（バッファ層）
４０２  ＤＬＣ層
４０３  密着性改善層（バッファ層）
４０４  素子を含む層
４０５  ＴＦＴ回路
４０６  Ｎチャネル型トランジスタ
４０７  Ｐチャネル型トランジスタ
４０８  半導体膜
４０９  ゲート絶縁膜
４１０  ゲート電極
４１１  層間絶縁膜
４１２  絶縁膜
４１３  アンテナ
４１４  第１の接着剤
４１５  第２の基板
４１７  研削手段または研磨手段
４１９  集積回路装置
４２０  集積回路装置
４２１  集積回路装置
４２３  第１のフィルム
４２４  第２のフィルム
４２６  接着層
４２７  第２の接着剤
４２８  第３の基板
４２９  接着層
４３１  密着性改善層（バッファ層）
４３２  ＤＬＣ層
４３５  ソース電極またはドレイン電極
【図１】
0005352045.tif 000002
【図２】
0005352045.tif 000003
【図３】
0005352045.tif 000004
【図４】
0005352045.tif 000005
【図５】
0005352045.tif 000006
【図６】
0005352045.tif 000007
【図７】
0005352045.tif 000008
【図８】
0005352045.tif 000009
【図９】
0005352045.tif 000010
【図１０】
0005352045.tif 000011
【図１１】
0005352045.tif 000012
【図１２】
0005352045.tif 000013
【図１３】
0005352045.tif 000014
【図１４】
0005352045.tif 000015
【図１５】
0005352045.tif 000016
【図１６】
0005352045.tif 000017
【図１７】
0005352045.tif 000018
【図１８】
0005352045.tif 000019
【図１９】
0005352045.tif 000020
【図２０】
0005352045.tif 000021
【図２１】
0005352045.tif 000022
【図２２】
0005352045.tif 000023
【図２３】
0005352045.tif 000024
【図２４】
0005352045.tif 000025
【図２５】
0005352045.tif 000026
【図２６】
0005352045.tif 000027