(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に支持される複数の微小半導体と、
前記複数の微小半導体のうちの少なくとも１つの微小半導体の一部に接続されたソース電極と、
前記少なくとも１つの微小半導体の他の一部に接続されたドレイン電極と、
前記少なくとも１つの微小半導体に隣接してゲート絶縁膜として機能する絶縁膜と、
前記絶縁膜を介して前記少なくとも１つの微小半導体の電気伝導を制御することができるゲート電極と、
を備える電界効果トランジスタであって、
前記複数の微小半導体の各々は、
ドーピング濃度が相対的に低く、前記微小半導体の中央に位置する低濃度領域と、ドーピング濃度が前記低濃度領域よりも高く、前記低濃度領域の両端に前記低濃度領域を挟んで対称になるように接続されている一対の高濃度領域と、
を含み、
前記高濃度領域のドーピング濃度は１×１０19ｃｍ-3以上であり、
前記低濃度領域の長さは、前記ソース電極から前記ドレイン電極に向かう方向における前記ゲート電極の長さよりも短く、かつ、前記ゲート電極の長さは、前記ソース電極と前記ドレイン電極との間隔よりも短く、
前記ゲート電極の前記ソース電極側の端部と前記ソース電極の端部との距離が、前記ゲート電極の前記ドレイン電極側の端部と前記ドレイン電極の端部との距離と等しく、
前記微小半導体の長さをLwire、
前記低濃度領域の前記長さをLchannel、
前記ゲート電極の前記長さをLgate、
ソース電極とドレイン電極の前記間隔をLSDとしたときに、
（Lgate  −  Lchannel）  ＞  （Lwire  −  LSD）
の関係式が成り立っている
電界効果トランジスタ。
【請求項２】
前記少なくとも１つの微小半導体における前記一対の高濃度領域の一方は、前記ソース電極と接続し、前記一対の高濃度領域の他方が前記ドレイン電極と接続し、前記低濃度領域の全部が前記ゲート電極と重なりを有する請求項１に記載の電界効果トランジスタ。
【請求項３】
前記高濃度領域のドーピング濃度は１×１０19から１×１０22ｃｍ-3までの範囲内にあり、
前記低濃度領域のドーピング濃度は、前記高濃度領域のドーピング濃度の１０％以下である、請求項１に記載の電界効果トランジスタ。
【請求項４】
前記低濃度領域のドーピング濃度は１×１０15から１×１０19ｃｍ-3までの範囲内にある、請求項３に記載の電界効果トランジスタ。
【請求項５】
前記複数の微小半導体は、前記ソース電極および前記ドレイン電極の一方と重なりを有していない少なくとも１つの微小半導体を含んでいる、請求項１に記載の電界効果トランジスタ。
【請求項６】
前記ソース電極および前記ドレイン電極の一方と重なりを有していない少なくとも１つの微小半導体の前記低濃度領域は、前記ゲート電極と重なりを有していない、請求項５に記載の電界効果トランジスタ。
【請求項７】
前記微小半導体は半導体ナノワイヤである、請求項１に記載の電界効果トランジスタ。
【請求項８】
前記微小半導体は気相−液層−固相成長（ＶＬＳ成長）によって作製された半導体ナノワイヤである、請求項１に記載の電界効果トランジスタ。
【請求項９】
前記微小半導体は気相−液層−固相成長（ＶＬＳ成長）によって作製されたシリコンナノワイヤである、請求項１に記載の電界効果トランジスタ。
【請求項１０】
前記基板は有機材料から形成されている請求項１に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタに関するものであり、ディスプレイ、論理集積回路、モバイル機器などの広い範囲で応用可能である。
【背景技術】
【０００２】
液晶ディスプレイや有機エレクトロルミネッセンスディスプレイなどの表示装置を駆動、制御するトランジスタの作製には、従来、リソグラフィーや真空蒸着、エッチングなどの半導体プロセス技術が用いられてきた。しかしながら、表示装置の大面積化の要望に伴い、このような従来のプロセス技術を用いては、製造装置が大掛かりとなり製造コストが増大するという問題を抱えている。このような課題を解決する手段として、従来のリソグラフィーや真空蒸着、エッチングなどの半導体プロセス技術に代えて、印刷技術を用いたトランジスタの製造方法が注目されている。また、従来技術で主として用いられてきたガラス基板に変わり、プラスティックなどのフレキシブル基板を用いることにより、従来製品と比較して、薄型、軽量、曲げられるという特徴を実現することができるため、フレキシブル基板へのトランジスタの製造方法が注目されている。
【０００３】
従来の表示素子の駆動、制御用トランジスタの材料には主としてアモルファスシリコンやポリシリコンが用いられてきた。しかしながら、これらの材料は現状の技術では気相成長方法や蒸着方法などの真空プロセスで成膜されており印刷プロセスには適応できない。また、比較的高温のプロセス温度を必要とするため基板材料にも制限を有し、例えばプラスティック基板などの低融点材料を用いることはできない。
【０００４】
これらの課題を解決する手段として、極微サイズのシリコン単結晶を溶液中に分散することにより"シリコンインク"を作製し、基板上に塗布することにより印刷プロセスを用いてシリコン結晶からなるトランジスタを作製する方法が提案されている。非特許文献１にはVLS成長法によって作製されたシリコンナノワイヤを材料とした印刷プロセスによるトランジスタの形成、非特許文献２にはSOI基板から切り出したシリコン薄片を材料とした印刷プロセスによるトランジスタの形成が開示されている。これらの手法を用いることにより、１）印刷プロセスによる低コスト化が実現できるのみならず、２）シリコン単結晶を用いているため従来のアモルファスシリコンやポリシリコンよりも高移動度、低バラツキが実現できる、３）室温近傍でのシリコン膜形成が可能となるため、基板材料選択の自由度が大幅に拡大するという長所を有する。従って、これらの技術を用いることにより、例えばプラスティック基板上に、単結晶シリコンからなる高性能のトランジスタを作製することが可能となり、フレキシブルディスプレイなど従来にない新しいデバイスが実現可能となる。
【非特許文献１】"High-performance thin-film transistors using semiconductor nanowires and nanoribbons", Nature, vol.425, 18 September 2003, pp. 274-278.
【非特許文献２】"A printable form of silicon for high performance thin film transistors on plastic substrates", Applied Physics Letters, vol. 84, 28 June 2004, pp. 5398-5400.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
微小のシリコン単結晶を溶液中に分散することにより"シリコンインク"を作製し、基板上に塗布することにより印刷プロセスを用いてシリコン結晶からなるトランジスタを作製する方法は大変有望であるが、従来技術において以下の課題を有する。一例として、微小半導体として、シリコンナノワイヤを用いて従来技術でトランジスタを作製した場合を例にとり、課題を図１９および図２０を用いて説明する。
【０００６】
図１９は従来技術を用いて作製したシリコンナノワイヤトランジスタ構造の一例の斜視図である。また、図２０は従来技術を用いて作製したシリコンナノワイヤトランジスタの上面図及びＡ−Ａ’線断面構造図である。基板３０１上にゲート電極３０２が形成され、ゲート絶縁膜３０４を介してシリコンナノワイヤ３０３が配置される。シリコンナノワイヤ３０３の両端は、ソース電極３０５およびドレイン電極３０６に接続されている。ゲート電極３０２にゲート電圧を印加することにより半導体ナノワイヤ３０３内に形成されるチャネルの電荷を制御し、トランジスタ動作することができる。半導体ナノワイヤ３０３は、例えば非特許文献１に記載されているような成長方法で別基板を用いて予め作製した後、基板３０１に転写、配置することができる。
【０００７】
しかしながら、従来技術によるシリコンナノワイヤトランジスタは以下に述べる課題を有する。第1の課題は、トランジスタのチャネル長がゲート電極およびソース・ドレイン電極などの加工寸法により一義的に決まるため、加工寸法限界以下のチャネル長が実現できないことである。図２０（ｂ）において、半導体ナノワイヤ３０３のうち、ゲート電極によってキャリア濃度が支配される領域であるチャネル領域３０７の長さ(チャネル長)は、ゲート電極の加工寸法で決まる。金属−酸化膜−半導体（ＭＯＳ）トランジスタの飽和領域におけるドレイン電流ＩＤは一般に次式で表される。
ＩＤ＝（１／２）・（Ｗ／Ｌ）・μＣｉ・（ＶＧ−ＶＴ）2
【０００８】
ここで、Ｗ、Ｌ、μ、Ｃｉ、ＶＧ、ＶＴはそれぞれ、チャネル幅、チャネル長、チャネル移動度、ゲート絶縁膜容量、ゲート電圧、閾値電圧である。チャネル長Ｌが小さくなるに伴いＩＤが増大しトランジスタ特性が向上する。フォトリソグラフィーの加工精度は、ガラス基板を用いた場合１μｍ弱程度であり、伸縮性及び表面凹凸を有するフレキシブル基板を用いた場合、５〜１０μｍ程度である。電極の加工にフォトリソグラフィーを用いず、インクジェットやスクリーン印刷などの印刷技術を用いた場合、特に微細加工は困難であり、現状の技術における加工精度は３０〜５０μｍ程度である。また、トランジスタの加工ばらつきによりチャネル長Ｌの寸法がばらつくと、加工ばらつきはそのままＩＤばらつきとなる。トランジスタを例えばディスプレイの画素駆動に用いた場合、トランジスタのばらつきは画素の輝度ばらつき等に直結する。従って、図１９および図２０に示す従来技術によるナノワイヤトランジスタにおいては、フレキシブル基板や印刷技術を用いてトランジスタを作製した場合、加工精度の劣化によるトランジスタ特性の劣化やバラツキが避けられないという課題を有する。
【０００９】
第２の課題は、ソース電極、およびドレイン電極とのコンタクト抵抗の低抵抗化が困難であることである。図１９および図２０に示す従来技術によるナノワイヤトランジスタでは、シリコンナノワイヤ３０３の全体が均一にドーピングされている。半導体ナノワイヤ３０３はチャネルを形成するため、ドーピング濃度によりトランジスタの閾値電圧を制御する。そのため、ドーピング濃度を１０15から１０18ｃｍ-3に設定する必要がある。ところがこのような低濃度のドーピングにおいてはソース電極およびドレイン電極との低抵抗なオーミックコンタクトを形成することが困難であることが知られている。イオン注入および熱処理を用いてコンタクト領域に高濃度のドーピングを行い、コンタクト抵抗を低抵抗化する技術が知られている。しかしながら、熱処理温度は通常７００℃程度以上を必要とするため、プラスティックなどのフレキシブル基板に適用することはできない。従って、従来技術を用いてフレキシブル基板にナノワイヤトランジスタを作製する場合、コンタクトの高抵抗化によるトランジスタ特性の劣化が避けられないという課題を有する。
【００１０】
第３の課題は、オフセットによるチャネル抵抗の増大である。図２０に示す従来技術によるナノワイヤトランジスタにおいては、シリコンナノワイヤ３０３の一部に、ゲート電極に支配されないオフセット領域３０８が存在する。オフセット領域３０８はゲート電極に支配されないため、トランジスタがオン動作しているときにおいてもキャリアが誘起されないため、チャネル抵抗を増大させてしまう。従来技術においては、イオン注入および熱処理を用いてオフセットの形成を回避しているが、前述のようにフレキシブル基板を用いた場合、高温を必要とするプロセスを用いることができない。他の従来技術によれば、図２１に示すトランジスタ構造を用いることによりオフセットを回避することができる。ゲート電極をソース電極からドレイン電極までオーバーラップさせることにより、半導体ナノワイヤ３０３全体にゲート電極によりチャネルを形成することが可能となり、オフセットの形成を回避することができる。しかしながら、この構造においては、ソース電極、ドレイン電極、チャネルとゲート電極との間の寄生容量が増大し、トランジスタの高周波動作を阻害するという問題が生じるため、図２１に示すトランジスタ構造を用いることは好ましくない。図１９および図２０に示すトランジスタ構造の方が好ましいが、従来技術においてはオフセットの形成によりチャネル抵抗の増大が避けられないという課題を有する。
【課題を解決するための手段】
【００１１】
本発明の電界効果トランジスタは、基板と、前記基板に支持される複数の微小半導体と、前記複数の微小半導体のうちの少なくとも１つの微小半導体の一部に接続されたソース電極と、前記少なくとも１つの微小半導体の他の一部に接続されたドレイン電極と、前記少なくとも１つの微小半導体に隣接してゲート絶縁膜として機能する絶縁膜と、前記絶縁膜を介して前記少なくとも１つの微小半導体の電気伝導を制御することができるゲート電極とを備える電界効果トランジスタであって、前記複数の微小半導体の各々は、ドーピング濃度が相対的に低い低濃度領域と、ドーピング濃度が前記低濃度領域よりも高く、前記低濃度領域の両端に接続されている一対の高濃度領域とを含み、前記高濃度領域のドーピング濃度は１×１０19ｃｍ-3以上であり、前記低濃度領域の長さは、前記ソース電極から前記ドレイン電極に向かう方向における前記ゲート電極の長さよりも短く、かつ、前記ゲート電極の長さは、前記ソース電極と前記ドレイン電極との間隔よりも短い。
【００１２】
好ましい実施形態において、前記少なくとも１つの微小半導体における前記一対の高濃度領域の一方は、前記ソース電極と接続し、前記一対の高濃度領域の他方が前記ドレイン電極と接続し、前記低濃度領域の少なくとも一部が前記ゲート電極と重なりを有する。
【００１３】
好ましい実施形態において、前記少なくとも１つの微小半導体における前記一対の高濃度領域の一方は、前記ソース電極と接続し、前記一対の高濃度領域の他方が前記ドレイン電極と接続し、前記低濃度領域の全部が前記ゲート電極と重なりを有する。
【００１４】
好ましい実施形態において、前記微小半導体の長さをLwire、前記低濃度領域の前記長さをLchannel、前記ゲート電極の前記長さをLgate、ソース電極とドレイン電極の前記間隔をLSDとしたときに、（Lgate  −  Lchannel）  ＞  （Lwire  −  LSD）の関係式が成り立っている。
【００１５】
好ましい実施形態において、前記微小半導体の長さをLwire、前記低濃度領域の前記長さをLchannel、前記ゲート電極の前記長さをLgate、ソース電極とドレイン電極の前記間隔をLSDとしたときに、（Lgate  ＋  Lchannel）  ＞  （Lwire  −  LSD）の関係式が成り立っている。
【００１６】
好ましい実施形態において、前記高濃度領域のドーピング濃度は１×１０19から１×１０22ｃｍ-3であり、前記低濃度領域のドーピング濃度は、前記高濃度領域のドーピング濃度の１０％以下である。
【００１７】
好ましい実施形態において、前記低濃度領域のドーピング濃度は１×１０15から１×１０19ｃｍ-3である。
【００１８】
好ましい実施形態において、前記複数の微小半導体は、前記ソース電極および前記ドレイン電極の一方と重なりを有していない少なくとも１つの微小半導体を含んでいる。
【００１９】
好ましい実施形態において、前記ソース電極および前記ドレイン電極の一方と重なりを有していない少なくとも１つの微小半導体の前記低濃度領域は、前記ゲート電極と重なりを有していない。
【００２０】
好ましい実施形態において、前記微小半導体は半導体ナノワイヤである。
【００２１】
好ましい実施形態において、前記微小半導体は気相−液層−固相成長（ＶＬＳ成長）によって作製された半導体ナノワイヤである。
【００２２】
好ましい実施形態において、前記微小半導体は気相−液層−固相成長（ＶＬＳ成長）によって作製されたシリコンナノワイヤである。
【００２３】
好ましい実施形態において、前記基板は有機材料から形成されている。
【発明の効果】
【００２４】
本発明により、従来技術の課題であった、加工寸法精度以下のチャネル長の実現、およびバラツキの抑制が実現できる。また、ソース電極およびドレイン電極とのコンタクト抵抗の低抵抗化を実現し、オフセットによるチャネル抵抗の増大を解消できる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら、本発明によるトランジスタ構造の構成を説明する。図1は、本発明によるボトムゲート型のトランジスタ構造斜視図の一例を示している。図２（ａ）および（ｂ）はそれぞれ、図１に示すトランジスタの上面図、およびＡ−Ａ’線で切断した断面図である。図３は、本発明によるトップゲート型のトランジスタ構造斜視図の一例を示している。図４（ａ）および（ｂ）はそれぞれ、図３に示すトランジスタの上面図、およびＡ−Ａ’線で切断した断面図である。
【００２６】
基板１０１の上に、少なくとも一部にチャネル層を形成する微小半導体１０３と、微小半導体１０３に接続されたソース電極１０５およびドレイン電極１０６と、微小半導体１０３に隣接し、ゲート絶縁膜として機能する絶縁膜１０４と、絶縁膜１０４を介して微小半導体１０３の電気伝導を制御することが可能なゲート電極１０２から構成されている。トランジスタは複数の微小半導体１０３を用いて構成される。本発明の、最も根幹となる特徴は、微小半導体１０３にはドーピング濃度の異なる少なくとも２つ以上の領域が形成されていること、およびそのドーピング領域がトランジスタの特性を発揮するために好適に配置されていることである。
【００２７】
微小半導体１０３の両端部にはドーピング濃度の高い領域１０７、微小半導体１０３の中央部にはドーピング濃度の高い領域１０７に比べてドーピング濃度の低い領域１０８が形成される。ドーピング濃度の高い領域１０７は１×１０19ｃｍ-3以上のドーピング濃度を有する。
【００２８】
ドーピング濃度の高い領域１０７とドーピング濃度の低い領域１０８の伝導形は同一（すなわち領域１０７、１０８ともにｐ型、あるいはともにｎ型）でもよいし、ドーピング濃度の高い領域１０７とドーピング濃度の低い領域１０８の伝導形が反対（すなわち領域１０７がｐ型、領域１０８がｎ型、あるいは領域１０７がｎ型、領域１０８がｐ型）でもよい。ドーピング濃度の低い領域１０８は、微小半導体１０３の中央に位置し、ドーピング濃度の低い領域１０８を挟んでドーピング濃度の高い領域１０７が対称に形成されていることが望ましい。
【００２９】
微小半導体１０３の少なくとも１つは、両端に形成されたドーピング濃度の高い領域１０７がそれぞれソース電極１０５とドレイン電極１０６に接続されている。また、微小半導体１０３の少なくとも１つは、ドーピング濃度の低い領域１０８が絶縁膜１０４を介してゲート電極１０２とオーバーラップを有している。すなわち、図１および図２に示したボトムゲート型のトランジスタにおいては、微小半導体１０３の少なくとも１つは、ドーピング濃度の低い領域１０８が完全にゲート電極１０２の上に形成される。あるいは、微小半導体１０３の少なくとも１つは、ドーピング濃度の低い領域１０８の一部がゲート電極１０２の上に形成される。また、図３および図４に示したトップゲート型のトランジスタにおいては、微小半導体１０３の少なくとも１つは、ドーピング濃度の低い領域１０８が完全にゲート電極１０２の下に形成される。あるいは、微小半導体１０３の少なくとも１つは、ドーピング濃度の低い領域１０８の一部がゲート電極１０２の下に形成される。
【００３０】
図１から図４に示した本発明のトランジスタの一例においては、微小半導体１０３がソース電極からドレイン電極に整列している例を示した。このように整列することは理想ではあるが、本発明においては必要条件ではない。例えば、図５に示すように微小半導体１０３が整列せずに配置方向にバラツキを有していてもよいし、微小半導体１０３同士が重なりをもっていてもよい。また、図６に示すように、一部の微小半導体１０３がソース電極あるいはドレイン電極と接続をもっていなくてもよい。尚、図５および図６はボトムゲート型トランジスタの例を示したが、トップゲート型トランジスタにおいても同様に、微小半導体１０３が整列せずに配置方向にバラツキを有していてもよいし、微小半導体１０３同士が重なりをもっていてもよいし、一部の微小半導体１０３がソース電極あるいはドレイン電極と接続をもっていなくてもよい。
【００３１】
本発明によるトランジスタは、以下に述べる点で従来技術の課題の解決をはかることができる。第１に、加工寸法精度以下のチャネル長の実現、およびバラツキの抑制が実現できる。本発明によるトランジスタにおいては、微小半導体１０３の両端に形成されたドーピング濃度の高い領域１０７は、ゲート電極１０２の影響を殆ど受けることなく、実質的に、ソース電極１０５およびドレイン電極１０６の一部として機能する。例えば、ドーピング濃度の高い領域１０７のドーピング濃度が１×１０19ｃｍ-3以上であれば、ゲート電極１０２に印加された電界によるキャリア空乏化は無視できるほど小さいため、ドーピング濃度の高い領域１０７は常に低抵抗状態を保つことができる。また、ドーピング濃度の高い領域１０７の不純物が１×１０22ｃｍ-3程度の濃度までであれば、微小半導体１０３の結晶性を悪化させることなく容易にドーピングされる。
【００３２】
この結果、ゲート電極１０２によってキャリアが制御されるいわゆるチャネル部分は、ドーピング濃度の低い領域１０８のみに相当する。後述するように、ドーピング濃度の低い領域１０８の寸法は、結晶成長の制御により０．１μｍ程度以下の精度で制御することができる。従来技術においては、前述したようにチャネル長はゲート電極の加工精度で決定され、フォトリソグラフィーを用いた加工の場合、ガラス基板を用いた時の加工精度は１μｍ弱程度、表面凹凸、伸縮のあるフレキシブル基板を用いた時の加工精度は５〜１０μｍ程度である。電極の加工にフォトリソグラフィーを用いず、インクジェットやスクリーン印刷などの印刷技術を用いた場合、特に微細加工は困難であり、現状の技術における加工精度は３０〜５０μｍ程度である。これと比較して、本発明によるトランジスタは、ドーピング濃度の低い領域１０８の寸法をゲート電極の長さに比べて短くすることが可能であるため、遥かに微細な精度、かつ、ばらつきを抑制したチャネルを形成することが可能となり、トランジスタの特性が大幅に向上する。
【００３３】
また、図５に示したように、微小半導体１０３の配置がソース電極１０５からドレイン電極１０６へ向かう方向に対して回転方向にずれを持っている場合も、チャネル長は、ドーピング濃度の低い領域１０８の寸法で一義的に決まるため、バラツキ要因とはならない。一方、ドーピングを施さない従来のトランジスタにおいては、微小半導体１０３の回転方向のずれにより実質的にゲート電極１０２に支配される微小半導体１０３の長さが変わってしまい、配置のずれが特性バラツキに直結する。この点も、本発明によるトランジスタを用いることにより、特性バラツキが抑制される要因となる。
【００３４】
本発明によるトランジスタが従来技術の課題の解決をはかることができる第２の点は、ソース電極およびドレイン電極とのコンタクト抵抗の低抵抗化が実現できる点である。従来技術によるトランジスタのドーピング濃度が、閾値電圧制御の観点から１０17から１０18ｃｍ-3に設定する必要があったのに対し、本発明によるトランジスタにおいては、閾値電圧制御はドーピング濃度の低い領域１０８において行うため、ドーピング濃度の高い領域１０７のドーピング濃度は閾値電圧とは独立に自由に設定することができる。具体的には、１×１０19から１×１０22ｃｍ-3程度のドーピングが可能である。一般的に、コンタクト領域のドーピング濃度が１×１０19ｃｍ-3程度を超えると、トンネル電流によりコンタクト接合障壁を超える電流が流れるなどの理由で良好なオーミックコンタクトが得られることが知られている。従って、従来技術と比較して、コンタクト抵抗の大幅低減が実現できる。尚、後述するように、本発明においては、微小半導体１０３へのドーピングは結晶成長を用いて予め施しているので、高温プロセスを用いることなくコンタクト形成を行うことができる。従って、本手法はフレキシブル基板などへも容易に適用可能である。
【００３５】
本発明によるトランジスタが従来技術の課題の解決をはかることができる第３の点は、オフセットによるチャネル抵抗の増大を解消できる点である。本発明によるトランジスタにおいては、ゲート電極１０２に支配を受けない領域の微小半導体１０３はドーピング濃度の高い領域１０７で構成されるため、低抵抗でありチャネル抵抗の増大は生じない。
【００３６】
以上により、本発明により従来技術を大幅に改良したトランジスタ特性を実現することができる。
【００３７】
なお、微細半導体１０３におけるドーピング濃度は、高分解能二次イオン質量分析計や顕微ラマン分光測定装置を用いた分析により測定することができる。
【００３８】
以下、本発明によるトランジスタの製造方法を述べる。ここでは、図１から図２、図５から図６に示したボトムゲート型のトランジスタを例にとって製造方法を述べる。微小半導体の例として、シリコンナノワイヤを用いた場合について説明する。図７及び図８に本発明によるボトムゲート型のトランジスタの製造方法を示す概略平面図とＡ−Ａ’線概略断面図を示す。
【００３９】
図７（ａ）から図８（ａ）はゲート電極１０２の製造方法を示す。まず、図７（ａ）に示すように基板１０１上にゲート電極１０２を形成する領域をマスク１０９により規定する。マスク１０９を形成する方法としては、フォトリソグラフィーやインクジェットなどの印刷法など既存の技術によるパターニング方法を用いることができる。次に、図７（ｂ）に示すように基板１０１をエッチングすることによって、ゲート電極形成領域１１０を形成する。エッチングする方法としては、ドライエッチングやウエットエッチングを用いる。本発明におけるトランジスタにおいて、基板１０１の材料は、好ましくはプラスティック（有機材料）、ガラス、シリコンから形成されるが、これらに限定されない。基板１０１の材料は、有機物・無機物の違い、導電性の有無などに制限されることなく、任意の材料から形成され得る。この場合、基板１０１に適応したエッチング方法を用いることにより、既存技術を用いてゲート電極形成領域１１０を形成することが可能である。次に、図７（ｃ）に示すように、ゲート金属１１１を堆積する。堆積する方法としては、スパッタ法、蒸着法、金属微粒子インクを塗布するような方法を用いることができる。次に、マスク１０９とマスク１０９上に堆積したゲート金属１１１を、図８（ａ）に示すようにリフトオフにより除去することにより、基板１０１上にゲート電極１０２を形成することができる。ゲート電極１０２の材料は特に限定されるものではなく、金、アルミニウム、チタン、タングステンなどの金属材料、シリコンなどの半導体材料、導電性有機物などを用いることができる。典型的な寸法としては、ゲート長は２μｍから２０μｍ、ゲート幅は２０μｍから２００μｍ、ゲート電極厚みは２００ｎｍから５００ｎｍ程度である。ゲート電極１０２と基板１０１の高さを同程度にする方法としては、ゲート金属１１１の堆積膜厚をゲート電極形成領域１１０の深さと同程度に設定するとよい。ゲート金属１１１の堆積膜厚をゲート電極形成領域１１０の深さと同程度にした場合、トランジスタの平坦性が向上し、トランジスタを作製しやすくなるという長所を有する。しかしながら、図７においては、ゲート電極１０２と基板１０１の高さを同一に図示しているが、ゲート電極１０２と基板１０１の高さを同一にすることは本発明の必要条件ではなく、高さが同一でなくとも、本発明の効果を同様に得ることができる。例えば、ゲート電極形成領域１１０を形成することなく、基板１０１上の表面上にゲート電極１０２を形成してもよい。
【００４０】
次に図８（ｂ）に示すように、ゲート電極１０２を形成した基板１０１上に絶縁膜１０４および微小半導体１０３を順次形成する。絶縁膜１０４の材料は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの無機材料、ポリイミドなどの有機材料などあらゆる絶縁材料を用いることができる。形成方法は、スパッタ法やスピンコートによる塗布方法などの既存の技術を用いることができる。絶縁膜１０４の典型的な膜厚は１００ｎｍから５００ｎｍ程度である。
【００４１】
微小半導体１０３の製造および絶縁膜１０４上への配置は、本発明の主要な部分であるため、別図を用いて詳しく述べる。以下、図９を参照して、シリコンから形成した微小半導体１０３の製造方法を説明する。シリコンナノワイヤの製造方法には気相−液層−固層（ＶＬＳ）成長法を用いることができる。ＶＬＳ成長法によるシリコンナノワイヤの成長は、例えば非特許文献１にも開示されており、よく知られた技術である。図９（ａ）に示すように、ナノワイヤ成長用の基板２０１の上に、触媒金属微粒子２０２を形成する。基板２０１の材料としては、シリコン基板や熱酸化膜が表面に形成されたシリコン基板などを用いることができる。触媒金属微粒子２０２は、例えば直径１０ｎｍから１００ｎｍ程度の金微粒子を用いることができるが、コバルト、ニッケル、白金などを用いることもできる。触媒金属微粒子２０２の形成方法としては、例えば触媒金属微粒子２０２のコロイド溶液を基板２０１上にスピンコートにより塗布することなどが利用できるが、同様の形状が形成できる手法であれば、いかなる手法も適用できる。
【００４２】
次に、図９（ｂ）に示すように、基板２０１を所定の基板温度に保持した状態で、原料ガス２０３を供給することにより、シリコンナノワイヤ２０４を成長することができる。成長中の基板温度は３５０℃から５００℃程度、原料ガス２０３にはＳｉＨ4、Ｓｉ2Ｈ6などを用いる。原料ガスは水素、ヘリウムなどで希釈してもよい。成長圧力は０．００１Ｔｏｒｒ程度から大気圧程度までの領域で成長することができるが、０．００１Ｔｏｒｒから１０Ｔｏｒｒ程度の範囲が好ましい。
【００４３】
本発明の特徴は、図１に示したように微小半導体１０３の内部に、ドーピング濃度の高い領域１０７とドーピング濃度の低い領域１０８を形成することである。このように、ドーピング濃度の異なる領域を有するシリコンナノワイヤの製造方法を説明する。ドーピング濃度の高い領域１０７がｎ型、ドーピング濃度の低い領域１０８がｐ型であるシリコンナノワイヤの成長方法を、図１０及び図１１を参照して説明する。基板２０１上に触媒金属微粒子２０２を形成した後（図１０（ａ））、基板温度を約４５０℃に保持した状態で、原料ガス２０３としてＳｉ2Ｈ6を、ｎ型ドーパントガス２０５としてＰＨ3を供給する。これにより、Ｓｉ2Ｈ6が分解してシリコンナノワイヤが成長するとともに、ＰＨ3が分解してシリコンナノワイヤ中にｎ型ドーパントであるＰが取り込まれ、結果としてｎ型のドーピング濃度の高い領域１０７が形成される（図１０（ｂ））。このとき、Ｓｉ2Ｈ6とＰＨ3の分圧比を制御することにより、シリコンナノワイヤ中のＰ濃度を制御することができる。例えば、Ｓｉ2Ｈ6とＰＨ3の分圧比を５０：１〜５０００：１に設定することにより、１×１０19から１×１０22ｃｍ-3程度のＰ濃度を有するシリコンナノワイヤを形成することができる。
【００４４】
所定の時間、原料ガス２０３としてＳｉ2Ｈ6を、ｎ型ドーパントガス２０５としてＰＨ3を供給した後、原料ガス２０３としてＳｉ2Ｈ6を供給しつづけた状態で、ｎ型ドーパントガス２０５の代わりにｐ型ドーパントガス２０６としてＢ2Ｈ6を供給する。このとき、Ｓｉ2Ｈ6とＢ2Ｈ6の分圧比を制御することによりシリコンナノワイヤ中のＢ濃度を制御することができる。例えば、Ｓｉ2Ｈ6とＢ2Ｈ6の分圧比を５００００：１〜５０００００：１に設定することにより、１×１０15から１×１０19ｃｍ-3程度のＢ濃度を有するシリコンナノワイヤを形成することができる。この結果、ｎ型のドーピング濃度の高い領域１０７に連続して、ｐ型のドーピング濃度の低い領域１０８が形成される（図１１（ａ））。なお、領域１０８のドーピング濃度は、領域１０７のドーピング濃度よりも低ければよく、領域１０８のドーピング濃度は、領域１０７のドーピング濃度の１０％以下であることが好ましい。特にトランジスタの閾値電圧をより適切な値に設定するという観点から、領域１０８のドーピング濃度は、１×１０15から１×１０19ｃｍ-3までの範囲内にあることが好ましい。
【００４５】
なお、領域１０７および領域１０８の境界は、明確である必要は無い。すなわち、ドーピング濃度は、領域１０７と１０８との間で急峻に変化している必要は無く、緩やかに変化していることも許容される。言い換えると、ドーピング濃度が相対的に高い領域と相対的に低い領域との間に、濃度が徐々にまたは段階的に変化する遷移領域が存在してもよい。そのような遷移領域が存在する場合、ドーピング濃度が１×１０19ｃｍ-3以上の領域が本発明における「高濃度領域」であり、ドーピング濃度が１×１０19ｃｍ-3よりも低い領域が「低濃度領域」である。
【００４６】
次に、所定の時間、原料ガス２０３としてＳｉ2Ｈ6を、ｐ型ドーパントガス２０６としてＢ2Ｈ6を供給した後、原料ガス２０３としてＳｉ2Ｈ6を供給しつづけた状態で、ｐ型ドーパントガス２０６の代わりに再びｎ型ドーパントガス２０５としてＰＨ3を供給する。この結果、ｐ型のドーピング濃度の低い領域１０８に連続して、ｎ型のドーピング濃度の高い領域１０７が形成される（図１１（ｂ））。
【００４７】
上述した手法により、ドーピング濃度の異なる領域を有する微小半導体が形成できる。特筆すべき点は、本手法を用いれば、微小半導体１０３の寸法、ドーピング濃度の高い領域１０７およびドーピング濃度の低い領域１０８の寸法を成長時間の制御により精密に制御できる点である。シリコンナノワイヤの典型的な成長速度は１μｍ／ｍｉｎから５μｍ／ｍｉｎ程度である。例えば１μｍ／ｍｉｎで成長を行う場合、図１１（ａ）に示したｐ型のドーピング濃度の低い領域１０８の成長を６秒間行うことにより、寸法を０．１μｍに制御することができる。数秒単位での成長制御は十分制御可能な範囲であり、本手法により０．１μｍ程度以下の精度でのドーピングプロファイル制御が可能であることが示される。ドーピング濃度の低い領域１０８に限らず、ドーピング濃度の高い領域１０７や微小半導体１０３全体の寸法に関しても同様の精度で制御できる。また、図１０及び図１１はドーピング濃度の高い領域１０７がｎ型、ドーピング濃度の低い領域１０８がｐ型である場合を示したが、ドーパントの種類を選択することによりいかなる伝導形の組み合わせにも対応可能である。また、本手法のもう一つの特筆すべき点は、このような微小半導体１０３を同一基板上で大量に成長することにより、同一プロファイルを有する微小半導体１０３を大量に生成することができることである。
【００４８】
次に、成長したナノワイヤを溶媒に分散してインクを作製する。インクの作製方法としては、例えばナノワイヤが成長した基板を溶媒中に入れて超音波洗浄を施すことにより、ナノワイヤが溶媒中に剥離し、インクが作製できる。溶媒の材料は、水、アルコール、有機溶剤などを用いることが可能である。インクを作製する前に、ナノワイヤの表面に酸化膜を形成するなどの加工を施しておいてもよい。また、分散しやすいように、ナノワイヤの表面に化学的修飾を施してもよい。
【００４９】
以上の工程により、ドーピング濃度の高い領域１０７とドーピング濃度の低い領域１０８が形成された微小半導体１０３を分散したインクが形成できる。このインクを用いて、図８（ｂ）に示すように絶縁膜１０４上に微小半導体１０３を形成する。形成方法は、例えばスピンコート法などを用いて基板１０１全面にインクを塗布してもよいし、インクジェット法などの印刷技術を用いてパターニングしてもよい。塗布に際しては、基板表面にインクを一方向に流すなどの手法により微小半導体１０３の方向を揃えてもよいし、全く方向を揃えなくてもよい。また、微小半導体１０３同士が重なりを持って配置されてもよい。
【００５０】
最後に、図８（ｃ）に示すようにソース電極１０５およびドレイン電極１０６を形成する。形成する方法としては、例えばフォトリソグラフィーを用いてソース電極１０５およびドレイン電極１０６を形成する領域を規定する方法や、インクジェットなどの印刷工法を用いてソース電極１０５およびドレイン電極１０６を形成することができる。ソース電極１０５およびドレイン電極１０６の材料には金、チタン、ニッケルなどの金属、導電性有機物などを用いることができる。ソース電極１０５およびドレイン電極１０６の間の典型的な距離は、５μｍから２０μｍ程度である。ソース電極１０５およびドレイン電極１０６の膜厚は１００ｎｍから５００ｎｍ程度である。
【００５１】
本発明では、微小半導体に予め部分的にドーピングを施し、斯かる微小半導体を用いた電界効果トランジスタを提供する。本トランジスタの製法上の特徴は、部分的にドーピングを施された微小半導体を予め作製した後にインク化し、印刷法を用いて別基板上にトランジスタを形成することである。このように、微小半導体に予め部分的にドーピングを施した後、この微小半導体をトランジスタのソース電極とドレイン電極間に配置してトランジスタを作製する場合、配置のずれによってトランジスタの構造が変化し、特性が変化することが懸念される。そこで、微小半導体の長さ、ドーピング領域の長さ、トランジスタの寸法に関して、好適なトランジスタ構造の考察を行った。考察に用いた微小半導体材料は、シリコンナノワイヤを仮定した。
【００５２】
図１２は、図２示したトランジスタの断面構造である。トランジスタにおける各部分の相対的寸法を規定するため、以後、微小半導体１０３の長さをLwire、微小半導体１０３の中でドーピング濃度の低い領域１０８の長さをLchannel、ゲート電極１０２の長さをLgate、ソース電極１０５とドレイン電極１０６間の距離をLSDと表記する。このトランジスタにおいて、微小半導体１０３の配置ずれがデバイス特性に及ぼす影響を、デバイスシミュレーションを用いて明らかにした。シミュレーションにおいて、ゲート電極１０２の長さは２μｍ、ソース電極１０５とドレイン電極１０６の距離は５μｍとした。微小半導体１０３の両端のドーピング濃度の高い領域１０７は、濃度１×１０21ｃｍ-3のｎ型領域であり、ナノワイヤ２０４の中央部のドーピング濃度の低い領域１０８は、１μｍの長さを有する、濃度１×１０16ｃｍ-3のｐ型領域であるとした。
【００５３】
図１３はゲート電極１０２、ソース電極１０５、ドレイン電極１０６の寸法および位置を固定し、ナノワイヤの相対的位置を中心からドレイン方向に変化させたときの、位置変化量に対するドレイン電流−ゲート電圧特性での変化を表したものである。位置変位量は、微小半導体１０３の中央部のドーピング濃度の低い領域１０８がソース電極とドレイン電極の中間にあるときを基準（変位量０）とし、ドレイン電極方向に０．２５μｍ間隔で２μｍまで変位させてトランジスタ特性のシミュレーションを行った。図１３には、変位量が０μｍの場合のドレイン電流−ゲート電圧特性２０７、変位量が０．５μｍの場合のドレイン電流−ゲート電圧特性２０８、変位量が１．０μｍの場合のドレイン電流−ゲート電圧特性２０９、変位量が１．５μｍの場合のドレイン電流−ゲート電圧特性２１０を示している。変位量が０μｍの場合、良好なｎチャネルトランジスタの特性を示している。変位量が０．５μｍの場合も、変位量が０μｍの場合とほぼ同一の良好なｎチャネルトランジスタの特性を示している。ナノワイヤの位置が変位するに伴い、トランジスタ特性に変化が生じ、変位量が１．５μｍを超えるとトランジスタのオン、オフ状態の差が殆ど観測されず、トランジスタとして動作しなくなることがわかる。
【００５４】
変位量に対するトランジスタ特性変化の詳細を解析するため、オン電流およびオフ電流の位置変位量依存性をプロットした。図１４は微小半導体１０３の位置変位量に対するトランジスタのオフ電流２１１およびオン電流２１２の変化を表したものである。大別して以下の３つの領域が観測された。第１の領域は、位置変位量が０μｍから０．５μｍまでの範囲で、オフ電流２１１は１０-17Ａ以下の低い値、オン電流２１２は１０-4Ａ以上の高い値が安定的に得られている。第２の領域は、位置変位量が０．５μｍから１．５μｍまでの範囲で、位置変位量の増加とともにオフ電流２１１は次第に増加し、オン電流２１２は次第に減少する。第３の領域は、位置変位量が１．５μｍ以上の領域で、オフ電流２１１、オン電流２１２はともに８×１０-6Ａ程度であり、すなわちトランジスタのオン／オフ動作しない領域である。
【００５５】
このような３つの領域が観測される原因は以下のように説明できる。ドーピング濃度の低い領域１０８が１μｍ、ゲート電極１０２が２μｍであることから考えて、位置変位量が０μｍから０．５μｍまでの範囲では、ドーピング濃度の低い領域１０８がすべてゲート電極１０２と重なっている状態である（図１５（ａ））。従って、ドーピング濃度の低い領域１０８すべてがゲート電圧の支配を受け、オン／オフ比が良好なトランジスタ特性が得られる。位置変位量が０．５μｍから１．５μｍまでの範囲では、ドーピング濃度の低い領域１０８の一部がゲート電極１０２と重なり、一部が重なりをもっていない状態である（図１５（ｂ））。従って、ドーピング濃度の低い領域１０８の一部がゲート電圧の支配を受けなくなるため、トランジスタ動作はするものの、オフ電流２１１の増加、オン電流２１２の減少をきたし、特性の劣化が見られる。位置変位量が１．５μｍ以上の領域では、ドーピング濃度の低い領域１０８とゲート電極１０２との重なりが完全になくなり（図１５（ｃ））、ゲート電圧の支配を受けなくなるため、トランジスタ動作しなくなる、と説明できる。
【００５６】
これまで、シミュレーションの結果に則した数値を用いて説明したが、ここで明らかになった現象は一般的に以下のように記述できる。両端にドーピング濃度の高い領域１０７、中央部にドーピング濃度の低い領域１０８を形成した微小半導体１０３をチャネルに用いたトランジスタの構成において、ドーピング濃度の低い領域１０８がゲート電極１０２に完全に重なる配置を取ることが最も望ましく、良好なトランジスタ特性が得られる。ドーピング濃度の低い領域１０８の一部がゲート電極と重なり、一部がゲート電極と重なりを持たない配置の場合、トランジスタとしての動作は得られるが特性は劣る。ドーピング濃度の低い領域１０８が完全にゲート電極１０２と重なりを持たない配置の場合、トランジスタとして機能しない。
【００５７】
以上の結果から、微小半導体１０３に予めドーピング濃度の高い領域１０７とドーピング濃度の低い領域１０８を作りこんだ後、その微小半導体１０３を用いてトランジスタを作製する際には、最も好ましくは、ドーピング濃度の低い領域１０８が完全にゲート電極１０２に重なる配置を取ることが望ましく、少なくともドーピング濃度の低い領域１０８の一部はゲート電極１０２に重なる配置が必要であることが明らかになった。別基板で作製した微小半導体１０３を用い、印刷法によってトランジスタを作製する場合、上記用件を満たすためには、高度な配置精度が必要となる。従来技術を用いては、簡便なプロセスで精度よく微小半導体を配置する方法は実現されなかった。
【００５８】
我々は、以下に述べる考察により、微小半導体１０３の長さLwire、微小半導体１０３の中のドーピング濃度の低い領域１０８の長さLchannel、ゲート電極１０２の長さLgate、ソース電極１０５とドレイン電極１０６間の距離LSDの間に以下に述べる関係式を満足させることにより、高度な配置精度を必要とすることなく、特性向上を実現するトランジスタを実現できることを見出した。尚、ここでは、ドーピング濃度の低い領域１０８は微小半導体１０３の中央に位置し、ドーピング濃度の低い領域１０８を挟んでドーピング濃度の高い領域１０７が対称に形成されているとして検討を行った。
【００５９】
まず、最も好適な条件として、ドーピング濃度の低い領域１０８が完全にゲート電極１０２に重なる配置を取る条件を求める。ドーピング濃度の低い領域１０８（Lchannel）が完全にゲート電極１０２（Lgate）に重なるためには、
Lgate  ＞  Lchannel                                    （１）
を満足する必要がある。また、ナノワイヤ２０４（Lwire）がソース電極１０５とドレイン電極１０６（電極間隔LSD）に接続する必要があるため、
Lwire  ＞  LSD                                       （２）
を満足する必要がある。
【００６０】
なお、ゲート電極１０２の長さLgateは、ソース電極１０５からドレイン電極１０６に延びる方向に沿って測定されたゲート電極１０２のサイズであり、ソース電極１０５とドレイン電極１０６間の距離LSDよりも小さい。
【００６１】
ナノワイヤ２０４が位置変位を生じ、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持たなくなると、オフ電流の増加などトランジスタ特性の劣化を生じさせることを前述した。我々は、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持たなくなる配置を取った場合、そのナノワイヤが自動的にソース電極あるいはドレイン電極との接続がなくなり、オフ電流の増加に寄与しなくなる条件を見出した。すなわち、図１６Ａに示すように、ソース電極１０５の端からゲート電極１０２のドレイン電極側の端までの寸法（Lgate ＋（LSD  −Lgate ）／２）が、ドーピング濃度の低い領域１０８（Lchannel）とドーピング濃度の高い領域１０７の片側の寸法（Lchannel ＋（Lwire−Lchannel ）／２）との和に全く等しい場合を考える。この時点では、ドーピング濃度の低い領域１０８はゲート電極１０２と完全に重なりをもっており、トランジスタ特性に寄与する。このような微小半導体１０３の変位量が、図１６Ｂに示すように、さらに少しでも大きくなると、ドーピング濃度の低い領域１０８はゲート電極１０２の重なりからはみ出てしまうが、それと同時にソース電極端での接続がなくなり、この微小半導体１０３はトランジスタ特性に自動的に寄与しなくなる。すなわち、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持たなくなる配置を取った場合、そのナノワイヤが自動的にソース電極あるいはドレイン電極との接続がなくなる条件を数式で表すと、
Lgate ＋（LSD  −Lgate ）／２  ＞  Lchannel ＋（Lwire−Lchannel ）／２  （３）
と表現できる。この式を整理すると、
（Lgate  −  Lchannel）  ＞  （Lwire  −  LSD）                     （４）
と記述できる。この条件を満足して、トランジスタを作製することにより、トランジスタの特性劣化を生じさせるほど位置変位量が大きな微小半導体は、トランジスタの特性には全く寄与しなくなり、結果として特性劣化を生じさせることはない。
【００６２】
複数の微小半導体を用いてトランジスタを作製する場合、微小半導体の配置制御を全く行わず、ランダムに配置したと想定すると、統計学的な一定の確率をもって、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持つものと持たないものが生じる。Lgate、Lchannel、Lwire、LSDの間に上述の（１）、（２）および（４）式で記述される条件を満足しておくことにより、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持たないものは自動的に特性劣化に寄与しなくなるため、トランジスタの特性は統計学的な一定の確率に依存した特性が安定して得られる。安定したトランジスタの特性を得るためには、複数の微小半導体でチャネルを構成することが必要であり、好ましくは１０個以上の微小半導体で構成されることが望ましく、さらに好ましくは、１００個以上の微小半導体で構成されることが望ましい。
【００６３】
次に、好適な条件として、ドーピング濃度の低い領域１０８の一部がゲート電極１０２に重なる配置を取る条件を求める。この場合は、ドーピング濃度の低い領域１０８の一部がゲート電極１０２と重なりを持たなくなる配置を取った場合、そのナノワイヤが自動的にソース電極あるいはドレイン電極との接続がなくなる条件を見出した。すなわち、図１７に示すように、ソース電極１０５の端からゲート電極１０２のドレイン電極側の端までの寸法（Lgate ＋（LSD  −Lgate ）／２）が、ドーピング濃度の高い領域１０７の片側の寸法（（Lwire−Lchannel ）／２）と全く等しい場合を考える。この時点では、ドーピング濃度の低い領域１０８はゲート電極１０２と一部に重なりをもっており、トランジスタ特性に寄与する。微小半導体１０３の変位量がさらに少しでも大きくなると、ドーピング濃度の低い領域１０８はゲート電極１０２の重なりからはみ出てしまうが、それと同時にソース電極端での接続がなくなり、この微小半導体１０３はトランジスタ特性に自動的に寄与しなくなる。すなわち、ドーピング濃度の低い領域１０８がゲート電極１０２と重なりを持たなくなる配置を取った場合、そのナノワイヤが自動的にソース電極あるいはドレイン電極との接続がなくなる条件を数式で表すと、
Lgate ＋（LSD  −Lgate ）／２  ＞  （Lwire−Lchannel ）／２    （５）
と表現できる。この式を整理すると、
（Lgate  ＋  Lchannel）  ＞  （Lwire  −  LSD）               （６）
と記述できる。Lgate、Lchannel、Lwire、LSDの間に上述の（１）、（２）および（５）式で記述される条件を満足しておくことにより、トランジスタの特性は統計学的な一定の確率に依存した特性が安定して得られる。（５）式を用いることにより、ドーピング濃度の低い領域１０８の一部がゲート電極１０２に重なる配置の場合の微小半導体もトランジスタ特性に寄与するため、（４）式で規定されたトランジスタに比べて特性は劣る。
【００６４】
これまで述べた実施の形態においては、微小半導体材料として、シリコンナノワイヤを代表させて説明したが、本発明の効果は、シリコンナノワイヤに限らず、いかなる半導体材料によっても生じる。例えば、材料としてシリコンに限らず、ゲルマニウム、シリコンカーバイドなどのＩＶ族半導体、ガリウム砒素、インジウムリンなどの化合物半導体、酸化亜鉛などの酸化物半導体においても同様の効果が得られる。また、ＶＬＳ成長によるナノワイヤに限らず、他の成長方法による微小半導体、微細加工により作製した微小半導体においても同様の効果が得られる。また、微小半導体は単結晶であることが望ましいが、多結晶や非晶質においても同様の効果が得られる。
【００６５】
なお、微小半導体は、図１８に示すように、その両端または一方の端に表面が絶縁化された部分１０３ａを備えていてもよい。その場合、絶縁化された端部１０３ａは、ソース電極／ドレイン電極と電気的に接触しない。このため、上述した微小半導体１０３の長さLwireは、図１８に示すように、少なくとも表面が絶縁化された端部１０３ａを除外して規定される。
【産業上の利用可能性】
【００６６】
本発明による電界効果トランジスタは、ディスプレイ、論理集積回路、モバイル機器などの広い範囲で応用可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明によるボトムゲート型のトランジスタ構造斜視図である。
【図２】（ａ）は、本発明によるボトムゲート型のトランジスタ構造の上面図、（ｂ）は、そのＡ−Ａ’線断面図である。
【図３】本発明によるトップゲート型のトランジスタ構造斜視図である。
【図４】（ａ）は、本発明によるトップゲート型のトランジスタ構造の上面図、（ｂ）は、そのＡ−Ａ’線断面図である。
【図５】本発明によるボトムゲート型のトランジスタ構造斜視図である。
【図６】本発明によるボトムゲート型のトランジスタ構造斜視図である。
【図７】（ａ）から（ｃ）は、本発明によるボトムゲート型のトランジスタの製造方法を示す工程図である。
【図８】（ａ）から（ｃ）は、本発明によるボトムゲート型のトランジスタの製造方法を示す工程図である。
【図９】（ａ）及び（ｂ）は、微小半導体としてのシリコンナノワイヤの製造方法を示す工程断面図である。
【図１０】（ａ）及び（ｂ）は、本発明によるトランジスタ作製のためのシリコンナノワイヤ製造方法を示す図である。
【図１１】（ａ）及び（ｂ）は、本発明によるトランジスタ作製のためのシリコンナノワイヤ製造方法を示す図である。
【図１２】本発明によるボトムゲート型のトランジスタ構造の断面図である。
【図１３】ドレイン電流−ゲート電圧特性のシミュレーション結果の説明図である。
【図１４】オン電流およびオフ電流のナノワイヤ位置変位量依存性の説明図である。
【図１５】ナノワイヤの位置変位とゲート電極との位置関係の説明図であり、（ａ）は、ドーピング濃度の低い領域がすべてゲート電極と重なっている場合を、（ｂ）は、ドーピング濃度の低い領域の一部がゲート電極と重なっている場合を、（ｃ）は、ドーピング濃度の低い領域が完全にゲート電極と重なっていない場合を示している。
【図１６Ａ】ドーピング濃度の低い領域がすべてゲート電極と重なるための条件を表す図である。
【図１６Ｂ】ドーピング濃度の低い領域がすべてゲート電極と重なるための条件を表す図である。
【図１７】ドーピング濃度の低い領域の一部がゲート電極と重なるための条件を表す図である。
【図１８】（ａ）及び（ｂ）は、少なくとも一端が絶縁化された微小半導体１０３の例を示す断面図である。
【図１９】従来技術によるボトムゲート型のトランジスタ構造斜視図である。
【図２０】（ａ）は、従来技術によるボトムゲート型のトランジスタ構造の上面図、（ｂ）は、その断面図である。
【図２１】従来技術によるボトムゲート型のトランジスタ構造の断面図である。
【符号の説明】
【００６８】
１０１  基板
１０２  ゲート電極
１０３  微小半導体
１０４  絶縁膜
１０５  ソース電極
１０６  ドレイン電極
１０７  ドーピング濃度の高い領域
１０８  ドーピング濃度の低い領域
１０９  マスク
１１０  ゲート電極形成領域
１１１  ゲート金属
２０１  基板
２０２  触媒金属微粒子
２０３  原料ガス
２０４  シリコンナノワイヤ
２０５  ｎ型ドーパントガス
２０６  ｐ型ドーパントガス
２０７  変位０μｍの場合の、ドレイン電流−ゲート電圧特性
２０８  変位０．５μｍの場合の、ドレイン電流−ゲート電圧特性
２０９  変位１．０μｍの場合の、ドレイン電流−ゲート電圧特性
２１０  変位１．５μｍの場合の、ドレイン電流−ゲート電圧特性
２１１  オフ電流
２１２  オン電流
３０１  基板
３０２  ゲート電極
３０３  ナノワイヤ
３０４  絶縁膜
３０５  ソース電極
３０６  ドレイン電極
３０７  チャネル領域
３０８  オフセット領域
【図１】
0005312938.tif 000002
【図２】
0005312938.tif 000003
【図３】
0005312938.tif 000004
【図４】
0005312938.tif 000005
【図５】
0005312938.tif 000006
【図６】
0005312938.tif 000007
【図７】
0005312938.tif 000008
【図８】
0005312938.tif 000009
【図９】
0005312938.tif 000010
【図１０】
0005312938.tif 000011
【図１１】
0005312938.tif 000012
【図１２】
0005312938.tif 000013
【図１３】
0005312938.tif 000014
【図１４】
0005312938.tif 000015
【図１５】
0005312938.tif 000016
【図１６Ａ】
0005312938.tif 000017
【図１６Ｂ】
0005312938.tif 000018
【図１７】
0005312938.tif 000019
【図１８】
0005312938.tif 000020
【図１９】
0005312938.tif 000021
【図２０】
0005312938.tif 000022
【図２１】
0005312938.tif 000023