(57)【特許請求の範囲】
【請求項１】
半導体基板上方に設けられたゲート電極と、
前記ゲート電極の中央下であって前記半導体基板上に設けられたゲート絶縁膜と、
ゲート絶縁膜上から前記ゲート電極の両端下にまで設けられ、前記ゲート絶縁膜とは異なる材料からなる第１絶縁膜と、
前記第１絶縁膜と前記ゲート絶縁膜の各側の前記半導体基板とに挟まれるように設けられた電荷蓄積層と、
前記電荷蓄積層と前記第１絶縁膜との間及び前記電荷蓄積層と前記半導体基板との間に挟まれ、前記電荷蓄積層を囲む周囲絶縁膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記周囲絶縁膜は、前記電荷蓄積層と前記第１絶縁膜との間に挟まれる部分である第２絶縁膜と、前記電荷蓄積層と前記半導体基板との間に挟まれる部分であるトンネル絶縁膜とを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１絶縁膜は前記トンネル絶縁膜より厚いことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１絶縁膜と前記第２絶縁膜を合わせた膜厚は前記トンネル絶縁膜の膜厚より厚いことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜は酸化シリコン膜からなり、
前記第１絶縁膜は酸化アルミニウム膜からなることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項６】
前記電荷蓄積層は酸化ハフニウムからなり、
前記周囲絶縁膜は酸化アルミニウムからなることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１絶縁膜は酸化アルミニウムからなり、前記周囲絶縁膜は酸化シリコン膜からなることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１絶縁膜は酸化アルミニウムからなり、前記ゲート絶縁膜および前記周囲絶縁膜は酸化シリコン膜からなることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項９】
前記電荷蓄積層はシリコン膜からなることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項１０】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極および前記第１絶縁膜が異方的にエッチングされ、前記ゲート絶縁膜がサイドエッチングされるように積層された前記ゲート電極、前記第１絶縁膜および前記ゲート絶縁膜を選択的に除去する工程と、
前記半導体基板の前記ゲート絶縁膜がサイドエッチングされた領域上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に電荷蓄積層を形成する工程と、
前記第１絶縁膜下の前記サイドエッチングされた領域に第２絶縁膜を形成する工程とを有し、
前記トンネル絶縁膜と前記第２絶縁膜とは同じ絶縁膜から構成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、不揮発性メモリを有する半導体装置およびその製造方に関する。
【背景技術】
【０００２】
近年、電源を切ってもデータ保持が可能な半導体装置である不揮発性メモリが広く利用されている。代表的な不揮発性メモリであるフラッシュメモリにおいては、メモリセルを構成するトランジスタが電荷蓄積層と呼ばれるフローティングゲートまたは絶縁膜を有している。電荷蓄積層に電荷を蓄積させることにより、データを記憶する。絶縁膜を電荷蓄積層とするフラッシュメモリとして、ＯＮＯ（酸化膜／窒化膜／酸化膜）膜中のトラップ層に電荷を蓄積するＳＯＮＯＳ（Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  ｓｉｌｉｃｏｎ）型構造を有するフラッシュメモリがある。特許文献１にはＳＯＮＯＳ型フラッシュメモリの１つとして、ソースとドレインを入れ替えて対称的に動作させる仮想接地型メモリセルを有するフラッシュメモリが開示されている。
【０００３】
特許文献２および特許文献３には、ゲート電極下の一部に電荷蓄積層が形成された技術が開示されている。
【特許文献１】米国特許第６０１１７２５号明細書
【特許文献２】特開２０００−００４０１４号公報
【特許文献３】特開２００４−３４３０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の発明によれば、１つのメモリセルに２ビットを記憶することができる。メモリセルの微細化が進むと、２ビット間の干渉が生じる。これを抑制するために、２ビットがそれぞれ記憶される電荷蓄積層を分離する。しかしながら、ゲート電極の下に形成された電荷蓄積層が２つに分割される半導体装置を製造することは容易ではない。
【０００５】
本発明は、上記課題に鑑みなされたものであり、ゲート電極下で電荷蓄積層が分離した半導体装置を容易に製造することが可能な半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板上方に設けられたゲート電極と、前記ゲート電極の中央下であって前記半導体基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上から前記ゲート電極の両端下にまで設けられ、前記ゲート絶縁膜とは異なる材料からなる第１絶縁膜と、前記ゲート絶縁膜の両側の前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜と前記第１絶縁膜とに挟まれるように設けられた電荷蓄積層と、を具備することを特徴とする半導体装置である。本発明によれば、ゲート電極下で電荷蓄積層が分離した半導体装置を容易に製造することができる。さらに、第１絶縁膜とトンネル絶縁膜との膜厚を独立に設定することができる。
【０００７】
上記構成において、前記第１絶縁膜は前記トンネル絶縁膜より厚い構成とすることができる。この構成によれば、電荷蓄積層の電荷の保持特性を向上させることができる。
【０００８】
上記構成において、前記第１絶縁膜下であって前記電荷蓄積層上に設けられた第２絶縁膜を具備する構成とすることができる。
【０００９】
上記構成において、前記第２絶縁膜と前記トンネル絶縁膜は同じ材料からなる構成とすることができる。
【００１０】
上記構成において、前記第１絶縁膜と前記第２絶縁膜を合わせた膜厚は前記トンネル絶縁膜の膜厚より厚い構成とすることができる。この構成によれば、電荷蓄積層の電荷の保持特性を向上させることができる。
【００１１】
上記構成において、前記電荷蓄積層上に前記第１絶縁膜が直接設けられている構成とすることができる。
【００１２】
上記構成において、前記ゲート絶縁膜は酸化シリコン膜からなり、前記第１絶縁膜は酸化アルミニウム膜からなる構成とすることができる。
【００１３】
上記構成において、前記電荷蓄積層は酸化ハフニウムからなり、前記トンネル絶縁膜は酸化アルミニウムからなる構成とすることができる。
【００１４】
上記構成において、前記第１絶縁膜は酸化アルミニウムからなり、前記ゲート絶縁膜およびトンネル絶縁膜は酸化シリコン膜からなる構成とすることができる。
【００１５】
上記構成において、前記第１絶縁膜は酸化アルミニウムからなり、前記ゲート酸化膜、前記第２絶縁膜およびトンネル絶縁膜は酸化シリコン膜からなる構成とすることができる。
【００１６】
上記構成において、前記電荷蓄積層はシリコン膜からなる構成とすることができる。
【００１７】
本発明は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にゲート電極を形成する工程と、前記ゲート電極および前記第１絶縁膜が異方的にエッチングされ、前記ゲート絶縁膜がサイドエッチングされるように積層された前記ゲート電極、前記第１絶縁膜および前記ゲート絶縁膜を選択的に除去する工程と、前記半導体基板の前記ゲート絶縁膜がサイドエッチングされた領域上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷蓄積層を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ゲート電極下で電荷蓄積層が分離した半導体装置を容易に製造することができる。さらに、第１絶縁膜とトンネル絶縁膜との膜厚を独立に設定することができる。
【００１８】
上記構成において、前記第１絶縁膜下の前記サイドエッチングされた領域に第２絶縁膜を形成する工程を有し、前記トンネル絶縁膜を形成する工程と前記第２絶縁膜を形成する工程とは同時に行われる構成とすることができる。
【発明の効果】
【００１９】
本発明によれば、ゲート電極下で電荷蓄積層が分離した半導体装置を容易に製造することができる。さらに、第１絶縁膜とトンネル絶縁膜との膜厚を独立に設定することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、比較例、実施例１から実施例３に係るフラッシュメモリの平面図である。シリコン半導体基板１０内に拡散領域３０からなるビットラインが延伸している。半導体基板１０上に拡散領域３０に交差するように延伸するワードライン３４が設けられている。拡散領域３０間の半導体基板１０がチャネル領域４４であり、チャネル領域４４上に電荷蓄積層２６が設けられている。図１では、ワードライン３４を透過し電荷蓄積層２６をハッチングで図示している。チャネル領域４４上には、ワードライン３４延伸方向の端Ｅ１およびＥ２側にそれぞれ電荷蓄積層２６が形成されている。このように、電荷蓄積層２６が分離しているため、１つのメモリセルに記憶される２つのビットが干渉することが抑制される。なお、電荷蓄積層２６は、拡散領域３０の延伸方向に連続して設けられていてもよい。
【００２１】
次に、比較例に係る半導体装置の製造方法について説明する。図２（ａ）から図３（ｃ）は図１のＡ−Ａ断面に相当する断面図である。図２（ａ）を参照に、半導体基板１０上にゲート絶縁膜１２、その上にダミー層３６を形成する。ダミー層３６およびゲート絶縁膜１２の所定領域をエッチングする。図２（ｂ）を参照に、ダミー層３６の端部からゲート絶縁膜１２をサイドエッチングする。これにより、アンダーカット部１８が形成される。図２（ｃ）を参照に、ゲート絶縁膜１２の側面、半導体基板１０の上面およびダミー層３６の下面に絶縁膜２０を形成する。半導体基板１０上の絶縁膜２０はトンネル絶縁膜２１、ダミー層３６下の絶縁膜２０は第２絶縁膜２３となる。
【００２２】
図３（ａ）を参照に、第２絶縁膜２３とトンネル絶縁膜２１との間に電荷蓄積層２６を形成する。ダミー層３６をマスクに半導体基板１０内に拡散領域３０を形成する。ダミー層３６を覆うように絶縁層３２を形成する。絶縁層３２をダミー層３６の上面が露出するまで研磨する。図３（ｂ）を参照に、ダミー層３６を除去する。ゲート絶縁膜１２、第２絶縁膜２３および絶縁層３２上に第１絶縁膜３８を形成する。第１絶縁膜３８と第２絶縁膜２３とからトップ絶縁膜４０が形成される。図３（ｃ）を参照に、第１絶縁膜３８上にゲート電極を兼ねるワードライン３４を形成する。以上により、比較例に係る半導体装置が完成する。
【００２３】
比較例１によれば、ゲート電極下に２つの電荷蓄積層２６が形成されている。しかし、ダミー層３６を用いるため、製造工程が複雑である。このように、ダミー層３６を用いる理由は、トンネル絶縁膜２１に対しトップ絶縁膜４０を厚く形成するためである。すなわち、図２（ｃ）のように、アンダーカット部１８を利用して、トンネル絶縁膜２１と第２絶縁膜２３とを形成すると、トンネル絶縁膜２１と第２絶縁膜２３との膜厚はほぼ同じとなる。そこで、図３（ｂ）のように、ダミー層３６を除去した後、第２絶縁膜２３上に第１絶縁膜３８を形成し、第１絶縁膜３８と第２絶縁膜２３とからトップ絶縁膜４０を形成する。これにより、トップ絶縁膜４０をトンネル絶縁膜２１に対し厚く形成することができる。
【００２４】
トップ絶縁膜４０をトンネル絶縁膜２１に対し厚く形成する理由は以下である。トンネル絶縁膜２１は、電荷蓄積層２６とチャネル領域４４との間にトンネル電流を流し電荷（電子）を電荷蓄積層２６に蓄積または消去するため薄いことが求められる。一方、トップ絶縁膜４０は電荷蓄積層２６の電荷の保持特性を保つため、厚いことが求められる。すなわち、消去を行なう場合、ゲート電極１６から電荷蓄積層２６に電荷が移動することを抑制するため、トップ絶縁膜４０は厚いことが求められる。よって、トップ絶縁膜４０をトンネル絶縁膜２１に対し厚く形成している。
【００２５】
以下に、図１のように、ゲート電極下に設けられた電荷蓄積層２６が分離された構造であって、トンネル絶縁膜２１とトップ絶縁膜４０とをそれぞれ最適な膜厚とし、かつダミー層３６を用いず、製造工程が容易な半導体装置を提供する実施例について説明する。
【実施例１】
【００２６】
図４（ａ）から図７（ｂ）を用い実施例１に係る半導体装置の製造方法について説明する。なお、図４（ａ）から図６は図１のＡ−Ａ断面およびＢ−Ｂ断面に相当する断面図であり、図７（ａ）は図１のＡ−Ａ断面に相当する図であり、図７（ｂ）は図１のＢ−Ｂ断面に相当する図である。
【００２７】
図４（ａ）を参照に、Ｐ型シリコン半導体基板（またはシリコン半導体基板内のＰ型領域）１０上に、熱酸化法を用い酸化シリコン膜からなるゲート絶縁膜１２を形成する。ゲート絶縁膜１２上に、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い酸化アルミニウムからなる第１絶縁膜１４を形成する。第１絶縁膜１４上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いポリシリコンからなるゲート電極１６を形成する。ゲート絶縁膜１２、第１絶縁膜１４およびゲート電極１６の膜厚は、それぞれ例えば２０ｎｍ、１０ｎｍ、１５０ｎｍとすることができる。図４（ｂ）を参照に、ビットラインが延伸すべき方向に延伸するストライプ状となるように、ゲート電極１６、第１絶縁膜１４およびゲート絶縁膜１２を異方性エッチングし除去する。図４（ｃ）を参照に、例えば弗酸水溶液を用い、ゲート絶縁膜１２をサイドエッチングする。これにより、ゲート電極１６両端下にサイドエッチングされた領域であるアンダーカット部１８が形成される。
【００２８】
図５（ａ）を参照に、アンダーカット部１８内面（すなわち、アンダーカット部１８の半導体基板１０上および第１絶縁膜１４下、ゲート絶縁膜１２の側面）、ゲート電極１６を覆うように、ＡＬＤ法を用い酸化アルミニウムからなる絶縁膜２０を形成する。絶縁膜２０の膜厚は例えば５ｎｍとすることができる。絶縁膜２０から、アンダーカット部１８の半導体基板１０上にトンネル絶縁膜２１が形成される。また、絶縁膜２０から、アンダーカット部１８の第１絶縁膜１４下に第２絶縁膜２２が形成される。第１絶縁膜１４と第２絶縁膜２２とはトップ絶縁膜２４を形成する。図５（ｂ）を参照に、アンダーカット部１８内に埋め込まれ、絶縁膜２０を覆うように、ＡＬＤ法を用い酸化ハフニウムからなる電荷蓄積層２６を形成する。これにより、アンダーカット部１８内には、トンネル絶縁膜２１、電荷蓄積層２６およびトップ絶縁膜２４からなる積層２８が形成される。図５（ｃ）を参照に、ゲート電極１６をマスクに電荷蓄積層２６および絶縁膜２０をエッチングする。
【００２９】
図６を参照に、ゲート電極１６をマスクに、半導体基板１０内に砒素をイオン注入し、Ｎ型拡散領域３０からなるビットラインを形成する。拡散領域３０上およびゲート電極１６を覆うように、酸化シリコンからなる絶縁層３２を形成する。ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）法を用い、ゲート電極１６が露出するように絶縁層３２を研磨する。これにより、ゲート電極１６および絶縁層３２の上面が平坦化される。
【００３０】
図７（ａ）および図７（ｂ）を参照に、ゲート電極１６および絶縁層３２上にポリシリコン層を形成する。図７（ｂ）を参照に、ワードライン間となる領域（図１のＢ−Ｂに相当）においては、ポリシリコン層およびゲート電極１６を除去する。図７（ａ）を参照に、ワードラインとなる領域においては、ポリシリコン層が残存し、ゲート電極１６と電気的に接続され、拡散領域３０に交差するワードライン３４が形成される。その後、層間絶縁膜、プラグ金属、配線層等を形成し、実施例１に係る半導体装置が完成する。
【００３１】
図４（ａ）において、ゲート絶縁膜１２と第１絶縁膜１４とは異なる材料を用い形成する。図４（ｃ）において、ゲート絶縁膜１２のサイドエッチングを、第１絶縁膜１４はほとんどエッチングされずゲート絶縁膜１２はエッチングされる薬液を用い行う。例えば、ゲート絶縁膜１２は酸化シリコン膜からなり、第１絶縁膜１４は酸化アルミニウム膜からなり、弗酸水溶液を用いてゲート絶縁膜１２のサイドエッチングを行う。このような工程により、図４（ｂ）のエッチングにより、ゲート電極１６および第１絶縁膜１４は異方的にエッチングされる。図４（ｃ）のエッチングにより、ゲート絶縁膜１２はゲート電極１６をマスクに選択的にサイドエッチングされる。このように、積層されたゲート電極１６、第１絶縁膜１４およびゲート絶縁膜１２が選択的に除去される。
【００３２】
以上により、図４（ｃ）のように、アンダーカット部１８の第１絶縁膜１４が残存するため、図５（ａ）のように、トップ絶縁膜２４を第１絶縁膜１４と第２絶縁膜２２とから形成することができる。ＡＬＤ法を用い絶縁膜２０を形成することにより、トンネル絶縁膜２１と第２絶縁膜２２とはほぼ同じ膜厚で形成できる。このため、トップ絶縁膜２４の膜厚（第１絶縁膜と第２絶縁膜との膜厚を合わせた膜厚）をトンネル絶縁膜２１の膜厚より厚くすることができる。よって、トップ絶縁膜２４およびトンネル絶縁膜２１の膜厚を、それぞれ最適な厚さに設定することができる。さらに、実施例１では、比較例のように、ダミー層を用いないため、比較例に比べ製造工程を簡略化することができる。
【００３３】
このようにして製造された半導体装置は、図７（ａ）のように、半導体基板１０上方にゲート電極１６が設けられている。図７（ａ）および図１のように、ゲート電極１６の中央（ゲート電極１６におけるワードライン３４の延伸方向の中央）下であって半導体基板１０上にゲート絶縁膜１２が設けられている。ゲート絶縁膜１２上からゲート電極１６の両端（ゲート電極１６におけるワードライン３４の延伸方向の両端）下にまで延伸して第１絶縁膜１４が設けられている。第１絶縁膜１４は、ゲート絶縁膜１２とは異なる材料からなる。ゲート絶縁膜１２の両側の半導体基板１０上にトンネル絶縁膜２１が設けられている。トンネル絶縁膜２１と第１絶縁膜１４とに挟まれるように電荷蓄積層２６が設けられている。第１絶縁膜１４下であって電荷蓄積層２６上に第２絶縁膜２２が設けられている。第２絶縁膜２２とトンネル絶縁膜２１とは同じ材料からなる。
【００３４】
トンネル絶縁膜２１は、電荷蓄積層２６のトンネルバリアとして機能する。よって、電荷蓄積層２６に対しトンネル絶縁膜２１のエネルギーギャップが大きいことが好ましい。例えば、トンネル絶縁膜２１として酸化アルミニウム膜を用いた場合、電荷蓄積層２６は酸化ハフニウムを用いることができる。
【００３５】
図５（ａ）において、ＡＬＤ法を用いて絶縁膜２０を形成する前に、半導体基板１０上に、膜厚が約１ｎｍの薄い酸化シリコン膜を形成してもよい。これにより、絶縁膜２０で形成されるトンネル酸化膜２１の膜質を向上させることができる。
【実施例２】
【００３６】
実施例２は、トップ絶縁膜が第１絶縁膜からなる例である。図８（ａ）を参照に、実施例１の図４（ａ）から図４（ｃ）までの工程を行う。図８（ｂ）を参照に、熱酸化法を用い、半導体基板１０上におよびゲート電極１６を覆うように、酸化シリコン膜からなる絶縁膜２０ａを形成する。熱酸化法を用いているため、第１絶縁膜１４下およびゲート絶縁膜１２の側面には絶縁膜２０ａは形成されない。絶縁膜２０ａの膜厚は例えば５ｎｍとすることができる。絶縁膜２０ａから、アンダーカット部１８の半導体基板１０上にトンネル絶縁膜２１ａが形成される。
【００３７】
図８（ｃ）を参照に、アンダーカット部１８内に埋め込まれ、絶縁膜２０ａを覆うように、ＣＶＤ法を用い窒化シリコン膜からなる電荷蓄積層２６ａを形成する。これにより、第１絶縁膜１４は電荷蓄積層２６ａ上に直接設けられる。トンネル絶縁膜２１ａ、電荷蓄積層２６ａおよびトップ絶縁膜２４ａから積層２８ａが形成される。
【００３８】
図９を参照に、実施例１の図５（ｃ）から図７（ｂ）の工程を行うことにより、実施例２に係る半導体装置が完成する。
【００３９】
実施例２の図８（ｂ）ように、トンネル絶縁膜２１ａを形成する際に、第２絶縁膜を形成しなくともよいし、実施例１の図５（ａ）のように、トンネル絶縁膜２１の形成は第２絶縁膜２２の形成と同時に行ってもよい。
【００４０】
実施例１では、ゲート絶縁膜１２を酸化シリコン膜とすると、図４（ｃ）のサイドエッチングの選択性を得るため、第１絶縁膜１４を酸化アルミニウム膜としている。トップ絶縁膜２４を同じ材料の膜で形成しようとすると、絶縁膜２０（つまりトンネル絶縁膜２１）を酸化アルミニウム膜で形成することとなる。一方、実施例２においては、トンネル絶縁膜２１ａの材料を任意に選択できる。これにより、より膜質のよいトンネル絶縁膜を形成することが可能な酸化シリコン膜をトンネル絶縁膜２１ａとして用いることができる。
【００４１】
また、実施例１においては、酸化アルミニウム膜をトンネル絶縁膜２１としているため、電荷蓄積層２６は酸化アルミニウムよりエネルギーギャップの小さな酸化ハフニウムを用いている。実施例２においては、酸化シリコン膜をトンネル絶縁膜２１としているため、より製造が容易な窒化シリコン膜を電荷蓄積層２６ａとすることができる。
【００４２】
実施例２においては、トップ絶縁膜２４ａとトンネル絶縁膜２１ａとの膜厚を独立に設定することができる。また、第１絶縁膜１４ａ（つまりトップ絶縁膜２４ａ）をトンネル絶縁膜２１より厚くすることにより、トンネル絶縁膜２１ａは、トンネル電流を流し、トップ絶縁膜２４ａは電荷蓄積層２６ａの電荷の保持特性を保つ膜厚とすることができる。
【実施例３】
【００４３】
実施例３は、第１絶縁膜と第２絶縁膜の材料が異なる例である。図１０（ａ）を参照に、実施例１の図４（ａ）から図４（ｃ）までの工程を行う。図１０（ｂ）を参照に、アンダーカット部１８内面およびゲート電極１６を覆うように、ＡＬＤ法を用い酸化シリコンからなる絶縁膜２０ｂを形成する。絶縁膜２０ｂの膜厚は例えば５ｎｍとすることができる。絶縁膜２０ｂから、アンダーカット部１８の半導体基板１０上にトンネル絶縁膜２１ｂが形成される。また、絶縁膜２０ｂから、アンダーカット部１８の第１絶縁膜１４下に第２絶縁膜２２ｂが形成される。第１絶縁膜１４と第２絶縁膜２２ｂとはトップ絶縁膜２４ｂを形成する。アンダーカット部１８内に埋め込まれ、絶縁膜２０ｂを覆うように、ＣＶＤ法を用い窒化シリコン膜からなる電荷蓄積層２６ｂを形成する。これにより、アンダーカット部１８内には、トンネル絶縁膜２１ｂ、電荷蓄積層２６ｂおよびトップ絶縁膜２４ｂからなる積層２８ｂが形成される。図１０（ｃ）を参照に、実施例１の図５（ｃ）から図７（ｂ）の工程を行うことにより、実施例３に係る半導体装置が完成する。
【００４４】
実施例３によれば、第１絶縁膜１４を酸化アルミニウム膜、ゲート絶縁膜１２、第２絶縁膜２２ｂおよびトンネル絶縁膜２１ｂを酸化シリコン膜を用い形成している。これにより、図１０（ａ）のように、ゲート酸化膜１２をサイドエッチングする際に第１絶縁膜１４はほとんどエッチングされない。また、ゲート絶縁膜１２、トンネル絶縁膜２１ｂは膜質のよい酸化シリコン膜で形成することができる。
【００４５】
実施例１から実施例３において、電荷蓄積層２６は例えばポリシリコン等の導電体であってもよい。電荷蓄積層２６が導電体の場合、図７（ｂ）のように、ワードライン３４間において、電荷蓄積層２６が設けられていると、拡散領域３０の延伸方向に隣接するメモリセルの電荷蓄積層２６が電気的に接続する。電荷蓄積層として導電体を用いる場合は、ワードライン間の電荷蓄積層２６を除去する工程を行う。以上のように、電荷蓄積層２６は、酸化ハフニウム、窒化シリコン膜およびシリコン膜（例えばポリシリコン膜）のいずれかを用いることができる。電荷蓄積層として導電性シリコン膜を用いることにより、多くの電荷を蓄積することができる。また、電荷蓄積層として酸化ハフニウム、窒化シリコン膜等の絶縁膜を用いることにより、ワードライン間の電荷蓄積層を除去する工程を省略することができる。
【００４６】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４７】
【図１】図１は、比較例、実施例１から実施例３に係るフラッシュメモリの平面図である。
【図２】図２（ａ）から図２（ｃ）は、比較例に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その１）である。
【図３】図３（ａ）から図３（ｃ）は、比較例に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その２）である。
【図４】図４（ａ）から図４（ｃ）は実施例１に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その１）である。
【図５】図５（ａ）から図５（ｃ）は実施例１に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その２）である。
【図６】図６は実施例１に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その３）である。
【図７】図７（ａ）および図７（ｂ）は実施例１に係るフラッシュメモリの製造工程を示す図であり、図７（ａ）は、図１のＡ−Ａ断面図に相当する断面図、図７（ｂ）は図１のＢ−Ｂ断面に相当する断面図である。
【図８】図８（ａ）から図８（ｃ）は実施例２に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その１）である。
【図９】図９は実施例２に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図（その２）である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例３に係るフラッシュメモリの製造工程を示す図であり、図１のＡ−Ａ断面に相当する断面図である。
【符号の説明】
【００４８】
１０          半導体基板
１２          ゲート絶縁膜
１４          第１絶縁膜
１６          ゲート電極
１８          アンダーカット部
２０          絶縁膜
２１          トンネル絶縁膜
２２          第２絶縁膜
２４          トップ絶縁膜
２６          電荷蓄積層
３０          拡散領域
３４          ワードライン
【図１】
0005319092.tif 000002
【図２】
0005319092.tif 000003
【図３】
0005319092.tif 000004
【図４】
0005319092.tif 000005
【図５】
0005319092.tif 000006
【図６】
0005319092.tif 000007
【図７】
0005319092.tif 000008
【図８】
0005319092.tif 000009
【図９】
0005319092.tif 000010
【図１０】
0005319092.tif 000011