(57)【特許請求の範囲】
【請求項１】
画像データ格納手段から画像データのＤＭＡ読込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段を有する画像データ転送制御装置において、
前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備えたことを特徴とする画像データ転送制御装置。
【請求項２】
前記格納割合変更手段は、前記画像データ保持手段から出力されるＤＭＡ要求の重複の有無を監視し、重複が有る場合には前記画像の縮小率に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１に記載の画像データ転送制御装置。
【請求項３】
前記格納割合変更手段は、前記画素数変換手段から出力される出力画像サイズに合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１または２に記載の画像データ転送制御装置。
【請求項４】
前記格納割合変更手段は、前記画像データ保持手段に入力される入力データ量に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項１または２に記載の画像データ転送制御装置。
【請求項５】
画像データを転送する装置のＣＰＵにて制御される処理が、格納された画像データをＤＭＡ読み込みするステップと、読込んだ画像データを処理するステップと、処理された画像データの画素数を変換して得られた画像の縮小率が異なる２種類の画像データを一時的に保持するステップと、前記画像の縮小率に合わせて、前記一時的に保持された前記２種類の画像データをそれぞれ分割された画像データ単位で順次ＤＭＡ格納していく際の回数の割合を変更するステップを含むことを特徴とする画像データ転送方法。
【請求項６】
撮像手段で撮像された被写体画像を画像データとして格納する画像データ格納手段と、該画像データ格納手段に格納された画像処理された画像データを表示する表示手段を備えるカメラにおいて、前記画像データを前記画像データ格納手段からＤＭＡ読み込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段と、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備える画像データ転送装置を有し、該画像データ転送装置によって前記データ格納手段にＤＭＡ格納された画像データを用いて前記表示手段に処理された画像データを表示することを特徴とするカメラ。
【請求項７】
前記格納割合変更手段は、前記画像データ保持手段から出力されるＤＭＡ要求信号を制御して前記２種類の画像データをＤＭＡ格納する回数の割合を変更することを特徴とする請求項６に記載のカメラ。
【請求項８】
前記格納割合変更手段は、前記画素数変換手段から出力される出力画像サイズに合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項６または７に記載のカメラ。
【請求項９】
前記格納割合変更手段は、前記画像データ保持手段に入力される入力データ量に合わせて、前記２種類の画像データを前記画像データ格納手段にＤＭＡ格納する回数の割合を変更することを特徴とする請求項６または７に記載のカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどにおいて、同時出力される画像縮小率の異なる２つの画像データをＤＭＡ(Direct Memory Access)によりメモリに格納する画像データ転送制御装置及び画像データ転送方法並びに画像データ転送装置を有するカメラに関する。
【背景技術】
【０００２】
DMAについては従来から各種の方式が提案されている。例えば複数のモジュールがデータバスを共有するシステムにおいて、各モジュールについてＤＭＡ要求を出してよい期間（要求許可期間）を予め設定し、この要求許可期間以外の期間はそのモジュールからＤＭＡ要求を出すことができないようにＤＭＡ要求を管理する技術が知られている（特許文献１参照）。そして該特許文献１においてこのＤＭＡ技術のデジタルカメラへの適用について言及している。
【０００３】
また従来、電子カメラにおいて撮像した画像を記録時よりも情報量を削減して表示させるとき、縮小画像データをＤＭＡでメモリに転送する技術が知られている（特許文献２参照）。該特許文献２では、カラープロセス回路によって、撮像部からの撮像信号に基づきＲＧＢ画像を生成し、そのうちＲＧＢ各色のＭＳＢ側の所定のＲＧＢデータをメモリにＤＭＡにより転送している。
【０００４】
デジタル（電子）カメラによっては、画像処理、縮小回路（前記特許文献２のカラープロセス回路に対応）から出力される画像データを画像転送部でバッファリングし、ＤＭＡによりメモリへ書き込みを行うものがある。その場合、画像処理、縮小回路は画像縮小率の異なる２つの画像データを同時に生成して画像転送部に出力し、画像転送部は、ＤＭＡによりメモリへ書き込む。その際、前段の画像処理、縮小回路で画像縮小率の異なる２つの画像データが同時に生成されて出力されるため２つの画像転送部が用意され、出力された画像データを一旦バッファリングしてからＤＭＡ要求をしている。しかし従来では２つの画像データに対してＤＭＡ要求が同じ割合になるようにされてＤＭＡが交互に行われていたので、画像縮小率の異なる２つの画像データのメモリへのデータ出力が滞る場合には、前段の画像処理、縮小回路の動作を停止させるようにしていた。
【０００５】
これを図５、図６を用いてその動作を説明する。縮小率の異なる２つの画像データを同時にメモリに格納する場合に第１の画像転送部１１５、第２の画像転送部１１６が用いられているとする。図５には水平方向を時間で表した第１の画像転送部１１５、第２の画像転送部１１６の処理の流れが示されており、図５に示すようにＤＭＡによりメモリへ格納する場合に第２の画像転送部１１６のバッファが空かない時間が発生し、データ入力側である前段の画像処理、縮小回路の動作をバッファが空くまで停止させている。その後、一方のバッファのデータ出力が終了し、バッファに空きができると、前段の画像処理、縮小回路の動作を再開させるのでその後でデータがバッファに溜め込まれるようになる。その一方、第１の画像転送部１１５と第２の画像転送部１１６の画像データ出力が重なる場合には、メモリへのデータ出力時間は倍になってしまう。これは図６に示すように第１の画像転送部１１５、第２の画像転送部１１６からのDREQ(DMAリクエスト)が同じ割合になるようにＤＭＡが行われるためである。DMAリクエストが同じ割合になるようにしてDMAを行うのは特許文献１にも見られるように従来から踏襲されている技術である。
【０００６】
図５では、第１の画像転送部１１５側の画像サイズが第２の画像転送部１１６側で出力する画像サイズの１／３の場合の例を示しており、第２の画像転送部１１６側のバッファが３回入力するデータ量で、第１の画像転送部１１５側のバッファはFULLになる。また、図５では、バッファ１個分の転送に、第２の画像転送部１１６側の入力では4μS、出力では3μSかかり、第１の画像転送部１１５側の入力では12μS、出力では3μSかかるものとして記述しており、途中で第２の画像転送部１１６側のバッファが２個ともFULLになるため、前段の画像処理、縮小回路の動作を停止させており、計4μSの処理停止になっている。
【特許文献１】特開２００３−１３２００７号公報
【特許文献２】特開２００３−２３５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のデジタルカメラでは、上述したとおり画像縮小率の異なる２つの画像データを同時にメモリに格納する場合、DMAアクセスが交互に同じ割合で行われるため、バッファが空かない時間が発生し、データ入力側である前段の画像処理、縮小回路の動作をバッファが空くまで停止させるので、全体の画像処理時間が長くなるという課題があった。
【０００８】
上記のような課題を解決するために本発明は、同時出力される画像サイズが異なる２つの画像データのＤＭＡリクエストを制御してデータ転送の速度を向上させる画像データ転送制御装置及び画像データ転送方法並びに画像データ転送装置を有するカメラを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の画像データ転送制御装置は、画像データ格納手段から画像データのＤＭＡ読込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段を有する画像データ転送制御装置において、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備えたことを特徴とする。
【００１０】
また本発明の画像データ転送方法は、画像データを転送する装置のＣＰＵにて制御される処理が、格納された画像データをＤＭＡ読み込みするステップと、読込んだ画像データを処理するステップと、処理された画像データの画素数を変換して得られた画像の縮小率が異なる２種類の画像データを一時的に保持するステップと、前記画像の縮小率に合わせて、前記一時的に保持された前記２種類の画像データをそれぞれ分割された画像データ単位で順次ＤＭＡ格納していく際の回数の割合を変更するステップを含むことを特徴とする。
【００１１】
また本発明の画像データ転送装置を有するカメラは、撮像手段で撮像された被写体画像を画像データとして格納する画像データ格納手段と、該画像データ格納手段に格納された画像処理された画像データを表示する表示手段を備えるカメラにおいて、前記画像データを前記画像データ格納手段からＤＭＡ読み込みを行う画像データ読込み手段と、読込んだ画像データを処理する画像処理手段と、処理された画像データの画素数を変換する画素数変換手段と、前記画素数変換手段から同時出力される画像の縮小率が異なる２種類の画像データを一時的に保持する画像データ保持手段と、保持された画像データを前記画像データ格納手段に格納するにあたり前記画素数変換手段に設定された画像の縮小率に合わせて、前記２種類の画像データのそれぞれの分割画像データを順次前記画像データ格納手段にＤＭＡ格納していく際の回数の割合を変更する格納割合変更手段を備える画像データ転送装置を有し、該画像データ転送装置によって前記データ格納手段にＤＭＡ格納された画像データを用いて前記表示手段に処理された画像データを表示することを特徴とする。
【発明の効果】
【００１２】
本発明の画像データ転送制御装置及び画像データ転送方法によれば、画像の縮小率に応じてＤＭＡによるデータ出力を制御するようにしたので、内部バッファを有効に活用できるようになり、データ転送のスピードアップという効果がある。
【００１３】
また本発明の画像データ転送装置を有するカメラによれば、画像の縮小率に応じてＤＭＡによるデータ出力を制御する画像データ転送装置を有するので、ＤＭＡ格納する割合が変えられて画像データ格納手段に格納された画像処理された画像データを速やかに表示手段に表示させることができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係る画像データ転送制御装置が適用された電子機器の概略構成を示すブロック図である。本発明の実施形態に係る画像データ転送制御装置が適用された電子機器は、電子カメラ、携帯電話、携帯情報端末等であってよい。図１において本発明の実施形態に係る画像データ転送制御装置が適用された電子機器は、プログラムの実行を行うとともに各部を制御するＣＰＵ１と、各Ｉ／Ｏ（Input/Output）デバイスの制御を行うASIC(Application Specific Integrated Circuit：特定用途向けＩＣ)２と、ＣＰＵ１の作業用メモリや画像データの一時保存用のメモリとして用いられ、外部から供給されるクロック信号に同期してデータやプログラムの格納を行うSDRAM(Synchronous Dynamic Random Access Memory)３と、ＣＰＵ１による各部の動作制御に要する制御用プログラムやカメラ用を含む複数種のアプリケーションプログラム、さらにはアプリケーションプログラムを使用して作成された各種のデータを格納するフラッシュROM４と、データの表示を行うＬＣＤ(Liquid Crystal Display：液晶表示装置)５と、各部に電力を供給する電源６と、画像の取り込みを行うＣＣＤ(Charge Coupled Device)７と、から構成されている。
【００１５】
図２は、本発明の実施形態に係る画像データ転送制御装置を具現するASIC(特定用途向けＩＣ)内部の構成を示す機能ブロック図であり、図１に示したASIC内部の構成である。図２に示すASIC(特定用途向けＩＣ)２内部には、各種のモジュールが設けられている。すなわち、メモリ制御部９は、図１に示したSDRAM３やフラッシュ(FLASH)ROM４等のメモリを制御し、各メモリに対し、データのリードライトを行う。DMAC(Direct Memory Access Control)１０は、各モジュールからのDMAアクセスの調停を行う。CCD制御部１１は、図１に示したCCD７からの画像データを入力し、DMAC１０を通してベイヤデータとして図１に示したSDRAM３へ格納する処理を行う。第１の画像転送部１２は、DMAC１０を通して図１に示したSDRAM３上のベイヤデータを入力し、画像処理部１３にベイヤデータを転送する。画像処理部１３は、ベイヤデータをYUVデータに変換したり、色の処理を行う。画素数変換部１４は、画像処理部１３でデータ変換や色処理された画像データに対して画素数の変換を行って画像の拡大、縮小を行い、縮小画像を含む２種類の画像データの同時出力を行うことができる。第２及び第３の画像転送部１５、１６は、画素数変換部１４から同時出力された画像データをバッファリングし、バッファリングの状態に応じてDREQ(Direct memory access request)を転送制御部１７に送出する。転送制御部１７は、第２及び第３の画像転送部１５、１６からのDREQを制御して、DMAC１０に対してDREQを出力する。DMAC１０は転送制御部１７から出力されたDREQに基づいて第２及び第３の画像転送部１５、１６にバッファリングされている画像データを図１に示したSDRAM３に転送する。LCD制御部１８は、DMAC１０を通して図１に示したSDRAM3から表示データを入力し、図１に示したLCD５に表示するための制御を行う。
【００１６】
次に、本発明の実施形態に係る画像データ転送制御装置の動作について説明する。
まず、CCD５から取り込まれた画像データをCCD制御部１１はベイヤデータとして、DMAによりSDRAM３に格納する。次に、第１の画像転送部１２がDMAを行い、SDRAM３上のベイヤデータを画像処理部１３に転送する。画像処理部１３は、ベイヤデータをYUVデータに変換し、画素数変換部１４に処理後のデータを出力する。画素数変換部１４では画素数変換された２種類の画像データを第２及び第３の画像転送部１５、１６に出力する。本実施形態では、図５及び図６に示した従来例と同じ条件となるように第３の画像転送部１６側で処理する画像サイズの１／３の画像サイズのデータを第２の画像転送部１５側で処理しているものとする。また第２及び第３の画像転送部１５、１６に備えられたバッファすべてのバッファサイズは同一であるとする。このため、第２の画像転送部１５側のバッファは第３の画像転送部１６側のバッファの３倍の時間でバッファがFULLになる。これは、元画像が同じで片方が等倍、片方が１／３の縮小を行っているため、第３の画像転送部１６側に３ピクセル出力する間に、第２の画像転送部１５側には１ピクセルしか出力されないため、３倍の時間がかかるためである。１つのバッファがFULLになると、第２及び第３の画像転送部１５、１６は、転送制御部１７に対し、DREQ（DMAリクエスト）を出力する。本実施形態では、転送制御部１７が画像のサイズ（縮小率）に応じてDREQの制御を行う。
【００１７】
すなわち転送制御部１７には、第２及び第３の画像転送部１５、１６からのDREQが入力している。どちらか一方のみからDREQが転送制御部１７に出ていない場合には、そのままDMAC１０にDREQを出力する。しかし両方同時にDREQが転送制御部１７に出力されている場合（第２及び第３の画像転送部１５、１６のバッファがFULLになっている場合）には、画素数変換部１４に入力している画像の縮小率設定に応じて、転送制御部１７はDREQの制御を行う。本実施形態では画像の縮小率設定が１／３であるので、図４に示すように第３の画像転送部１６側のDREQ３回につき、第２の画像転送部１５側のDREQを１回だけDMAC１０に出力するようにDREQを制御する。これにより、DMAは図３のような動作になる。すなわち第２及び第３の画像転送部１５、１６の片方しか出力しない場合のバッファ１個分の転送時間は、第３の画像転送部１６では入力4μS、出力3μSであり、第２の画像転送部１５は入力12μS、出力3μSである。但し、出力が重なった場合には処理時間が倍になる。第２及び第３の画像転送部１５、１６の両方とも出力の場合には、入力は変わらず、出力は第３の画像転送部１６が4μS、第２の画像転送部１５は12μSになる。この制御により、前段の処理を停止しないため、処理時間はトータル42μSになる。従来技術と比較した場合、従来技術のような前段の画像処理、縮小回路の動作が停止しないため全体の画像処理時間は、従来技術の場合よりも4μSほど短縮されることになり、データ転送のスピードアップが可能となる。また、前段の処理を停止しないため第２及び第３の画像転送部１５、１６の内部バッファを有効に活用できる。
【００１８】
なお本実施形態の説明では、転送制御部１７が画像の縮小率に応じてDREQを制御してDMAによるメモリへの出力データを制御したが、画像の縮小率に代えて、転送制御部１７が画素数変換部１４から出力される出力画像サイズに応じてDREQを制御してDMAによるメモリへの出力データを制御してもよく、更には、画像の縮小率に代えて、転送制御部１７が第２及び第３の画像転送部１５、１６への入力データ量に応じてDREQを制御してDMAによるメモリへの出力データを制御するようにしてもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る画像データ転送制御装置が適用された電子機器の概略構成を示すブロック図である。
【図２】本発明の実施形態に係る画像データ転送制御装置を具現するASIC内部の構成を示す機能ブロック図である。
【図３】水平方向を時間で表した本発明の実施形態に係る画像転送部の処理の流れを示す図である。
【図４】本発明の実施形態に係る転送制御部でDREQが制御されたＤＭＡアクセスの様子を示す図である。
【図５】水平方向を時間で表した従来の画像転送部の処理の流れを示す図である。
【図６】DREQが同じ割合になるように制御された従来のＤＭＡアクセスの様子を示す図である。
【符号の説明】
【００２０】
１  ＣＰＵ
２  ASIC
３  SDRAM
４  フラッシュROM
５  ＬＣＤ
６  電源部
７  ＣＣＤ
９  メモリ制御部
１０  DMAC
１１  ＣＣＤ制御部
１２  第１の画像転送部
１３  画像処理部
１４  画素数変換部
１５  第２の画像転送部
１６  第３の画像転送部
１７  転送制御部
１８  ＬＣＤ制御部
【図１】
0005224492.tif 000002
【図２】
0005224492.tif 000003
【図３】
0005224492.tif 000004
【図４】
0005224492.tif 000005
【図５】
0005224492.tif 000006
【図６】
0005224492.tif 000007