(57)【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられた微結晶半導体膜と、
前記微結晶半導体膜上において、前記微結晶半導体膜と接して設けられたチャネル保護膜と、
前記ゲート絶縁膜上であり、且つ前記微結晶半導体膜及び前記チャネル保護膜の側面に設けられた非晶質半導体膜と、
前記非晶質半導体膜上に設けられた不純物半導体膜と、
前記不純物半導体膜上に接して設けられたソース電極及びドレイン電極と、を有し、
前記非晶質半導体膜の膜厚は、前記微結晶半導体膜の膜厚より大きい薄膜トランジスタを有することを特徴とする表示装置。
【請求項２】
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられた微結晶半導体膜と、
前記微結晶半導体膜上において、前記微結晶半導体膜と接して設けられたチャネル保護膜と、
前記ゲート絶縁膜上であり、且つ前記微結晶半導体膜及び前記チャネル保護膜の側面に設けられた非晶質半導体膜と、
前記非晶質半導体膜上に設けられた不純物半導体膜と、
前記不純物半導体膜上に接して設けられたソース電極及びドレイン電極と、を有し、
前記非晶質半導体膜の膜厚は、前記微結晶半導体膜の膜厚より大きく、
前記ソース電極及び前記ドレイン電極の外側において、前記不純物半導体膜の一部、及び前記非晶質半導体膜の一部が露出しており、
前記不純物半導体膜の端部と、前記非晶質半導体膜の端部は一致している薄膜トランジスタを有することを特徴とする表示装置。
【請求項３】
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられた微結晶半導体膜と、
前記微結晶半導体膜上において、前記微結晶半導体膜と接して設けられたチャネル保護膜と、
前記ゲート絶縁膜上であり、且つ前記微結晶半導体膜及び前記チャネル保護膜の側面に設けられた非晶質半導体膜と、
前記非晶質半導体膜上に設けられた不純物半導体膜と、
前記不純物半導体膜上に接して設けられたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極、前記不純物半導体膜、並びに前記非晶質半導体膜に接する絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜に形成されるコンタクトホールにおいて、前記ソース電極または前記ドレイン電極に接続する画素電極と、を有し、
前記非晶質半導体膜の膜厚は、前記微結晶半導体膜の膜厚より大きい薄膜トランジスタを有することを特徴とする表示装置。
【請求項４】
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられた微結晶半導体膜と、
前記微結晶半導体膜上において、前記微結晶半導体膜と接して設けられたチャネル保護膜と、
前記ゲート絶縁膜上であり、且つ前記微結晶半導体膜及び前記チャネル保護膜の側面に設けられた非晶質半導体膜と、
前記非晶質半導体膜上に設けられた不純物半導体膜と、
前記不純物半導体膜上に接して設けられたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極、前記不純物半導体膜、並びに前記非晶質半導体膜に接する絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜に形成されるコンタクトホールにおいて、前記ソース電極または前記ドレイン電極に接続する画素電極と、を有し、
前記非晶質半導体膜の膜厚は、前記微結晶半導体膜の膜厚より大きく、
前記ソース電極及び前記ドレイン電極の外側において、前記不純物半導体膜の一部、及び前記非晶質半導体膜の一部が露出しており、
前記不純物半導体膜の端部と、前記非晶質半導体膜の端部は一致している薄膜トランジスタを有することを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記チャネル保護膜は、窒化珪素膜または窒化酸化珪素膜であることを特徴とする表示装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の表示装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び当該表示装置を用いた電子機器に関する。特に、画素部に薄膜トランジスタを用いた表示装置及び当該表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が多くの電子機器で実用化されている。薄膜トランジスタは、特に、表示装置の画素部におけるスイッチング素子として実用化が進み、なおも研究開発が盛んである。
【０００３】
液晶表示装置のスイッチング素子としては、大型のパネルでは非晶質半導体膜を用いた薄膜トランジスタ、小型のパネルでは多結晶半導体膜を用いた薄膜トランジスタが用いられている。多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質半導体膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
【０００４】
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用いられている（特許文献１乃至３）。また、非晶質半導体膜の特性の向上を目的とした薄膜トランジスタの作製方法として、ゲート絶縁膜上に非晶質シリコン膜を成膜した後、その上面に金属膜を形成し、当該金属膜にダイオードレーザを照射して、非晶質シリコン膜を微結晶シリコン膜に改質するものが知られている（非特許文献１）。この方法によれば、非晶質シリコン膜上に形成した金属膜は、ダイオードレーザの光エネルギーを熱エネルギーに変換するためのものであり、薄膜トランジスタの完成のためにはその後除去されるべきものである。すなわち、金属膜からの伝導加熱によってのみ非晶質シリコン膜が加熱され、微結晶半導体膜である微結晶シリコン膜を形成する方法である。
【特許文献１】特開平４−２４２７２４号公報
【特許文献２】特開２００５−４９８３２号公報
【特許文献３】米国特許第５５９１９８７号
【非特許文献１】トシアキ・アライ（Ｔｏｓｈｉａｋｉ  Ａｒａｉ）他、エス・アイ・ディー  ０７  ダイジェスト（ＳＩＤ  ０７  ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタに比べて移動度が２桁以上高く、表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低下し、コストが高まるという問題がある。
【０００６】
また、微結晶半導体膜の表面は、酸化されやすいという問題がある。このため、チャネル形成領域の結晶粒が酸化されると、結晶粒の表面に酸化膜が形成されてしまい、当該酸化膜がキャリアの移動の障害となり、薄膜トランジスタの電気特性が低下するという問題がある。また、微結晶半導体膜は、非晶質半導体膜及び多結晶半導体膜と比べ、膜厚を大きくすることが難しく、ゲート電極と、ソース電極又はドレイン電極との間に生じる寄生容量の増加を招くといった問題がある。
【０００７】
また、製造の容易さの点から、表示装置の画素部に設けられるスイッチング素子として逆スタガ構造の薄膜トランジスタが有望である。画素の開口率向上の観点から、逆スタガ構造の薄膜トランジスタの高性能化及び小型化が望まれる一方で、薄膜トランジスタがオフの状態のときのソース領域とドレイン領域間を流れるリーク電流（オフ電流ともいう）の増加の問題がある。そのため、薄膜トランジスタのサイズを小型化することが難しく、保持容量の小型化及び消費電力の低減を図ることが難しいといった問題がある。
【０００８】
上述した問題に鑑み、本発明は歩留まりの低下を抑制しつつ、且つ寄生容量の増加及び製造コストの増加を抑え、加えて、電気特性が高く、オフ電流の低減を図ることができる薄膜トランジスタを具備する表示装置を提案することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して設けられた微結晶半導体膜と、微結晶半導体膜上において、微結晶半導体膜と接して設けられたチャネル保護層と、ゲート絶縁膜上であり、且つ微結晶半導体膜及びチャネル保護層の側面に設けられた非晶質半導体膜と、非晶質半導体膜上に設けられた不純物半導体層と、不純物半導体層上に接して設けられたソース電極及びドレイン電極と、を有し、非晶質半導体膜の膜厚は、微結晶半導体膜の膜厚より大きい薄膜トランジスタを有する表示装置である。
【００１０】
また別の本発明の一は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して設けられた微結晶半導体膜と、微結晶半導体膜上において、微結晶半導体膜と接して設けられたチャネル保護層と、ゲート絶縁膜上であり、且つ微結晶半導体膜及びチャネル保護層の側面に設けられた非晶質半導体膜と、非晶質半導体膜上に設けられた不純物半導体層と、不純物半導体層上に接して設けられたソース電極及びドレイン電極と、を有し、非晶質半導体膜の膜厚は、微結晶半導体膜の膜厚より大きく、ソース電極及びドレイン電極の外側において、不純物半導体層の一部、及び非晶質半導体膜の一部が露出しており、ゲート電極上に形成される不純物半導体層の端部と、非晶質半導体膜の端部は一致している薄膜トランジスタを有する表示装置である。
【００１１】
また別の本発明の一は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して設けられた微結晶半導体膜と、微結晶半導体膜上において、微結晶半導体膜と接して設けられたチャネル保護層と、ゲート絶縁膜上であり、且つ微結晶半導体膜及びチャネル保護層の側面に設けられた非晶質半導体膜と、非晶質半導体膜上に設けられた不純物半導体層と、不純物半導体層上に接して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極、不純物半導体層、並びに非晶質半導体膜に接する絶縁膜と、絶縁膜上に形成され、絶縁膜に形成されるコンタクトホールにおいて、ソース電極またはドレイン電極に接続する画素電極と、を有し、非晶質半導体膜の膜厚は、微結晶半導体膜の膜厚より大きい薄膜トランジスタを有する表示装置である。
【００１２】
また別の本発明の一は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して設けられた微結晶半導体膜と、微結晶半導体膜上において、微結晶半導体膜と接して設けられたチャネル保護層と、ゲート絶縁膜上であり、且つ微結晶半導体膜及びチャネル保護層の側面に設けられた非晶質半導体膜と、非晶質半導体膜上に設けられた不純物半導体層と、不純物半導体層上に接して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極、不純物半導体層、並びに非晶質半導体膜に接する絶縁膜と、絶縁膜上に形成され、絶縁膜に形成されるコンタクトホールにおいて、ソース電極またはドレイン電極に接続する画素電極と、を有し、非晶質半導体膜の膜厚は、微結晶半導体膜の膜厚より大きく、ソース電極及びドレイン電極の外側において、不純物半導体層の一部、及び非晶質半導体膜の一部が露出しており、ゲート電極上に形成される不純物半導体層の端部と、非晶質半導体膜の端部は一致している薄膜トランジスタを有する表示装置である。
【００１３】
なお本発明の表示装置において、チャネル保護層は、窒化珪素膜または窒化酸化珪素膜であってもよい。
【００１４】
ソース電極及びドレイン電極の端部と、不純物半導体層の端部が一致せず、ソース電極及びドレイン電極の端部の外側に不純物半導体層の端部が形成されることにより、ソース電極及びドレイン電極の端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極並びに不純物半導体層の端部に電界が集中せず、ゲート電極と、ソース電極及びドレイン電極との間でのリーク電流を防止することができる。
【００１５】
また、非晶質半導体層は、微結晶半導体膜及びチャネル保護層の側面に設けられている。非晶質半導体層が設けられていることにより、ソース領域及びドレイン領域間となる不純物半導体層間の距離を長く取ることができ、不純物半導体層の間に流れるリーク電流を低減することができる。また、非晶質半導体層を設けることにより、ゲート電極と、ソース電極及びドレイン電極との間の膜厚を厚く設定することができるため、ゲート電極と、ソース電極及びドレイン電極との間に生じる寄生容量を低減することができる。
【００１６】
また、微結晶半導体膜上において、微結晶半導体膜と接してチャネル保護層が設けられている。そして微結晶半導体膜はチャネル形成領域として機能する。チャネル保護層は、微結晶半導体膜の酸化を防止すると共に、薄膜トランジスタ作製工程におけるエッチングストッパーとして機能する。微結晶半導体膜に接してチャネル保護層が設けられていることにより、微結晶半導体膜の膜厚を小さくすることができ、且つ微結晶半導体膜に含まれる結晶粒の酸化を防止することができるため、移動度が高く、且つリーク電流が少なく、耐圧の高い薄膜トランジスタを得ることができる。
【００１７】
微結晶半導体膜は、多結晶半導体膜と異なり、微結晶半導体膜として直接基板上に成膜することができる。具体的には、水素化珪素を原料ガスとし、プラズマＣＶＤ装置を用いて成膜することができる。上記方法を用いて作製された微結晶半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。薄膜トランジスタの作製における工程数を削減することができ、表示装置の歩留まりを高め、コストを抑えることができる。また、周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素の解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚのマイクロ波プラズマＣＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高めることが可能である。このため、表示装置の量産性を高めることが可能である。
【００１８】
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。微結晶半導体膜を用いた薄膜トランジスタは、その移動度が１〜２０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【００１９】
また、表示装置は液晶素子または発光素子（総じて、表示素子ともいう）を含む。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電圧を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【００２０】
なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【発明の効果】
【００２１】
本発明により、歩留まりの低下を抑制しつつ、且つ寄生容量の増加及び製造コストの増加を抑え、加えて電気特性が高く、オフ電流の低減を図ることができる薄膜トランジスタを具備する表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
【００２３】
本実施の形態では、表示装置に用いられる薄膜トランジスタの作製工程について、図１乃至図５を用いて説明する。図１乃至図４は、薄膜トランジスタの作製工程を示す断面図であり、図５は、表示装置の一画素における薄膜トランジスタ及び画素電極の接続領域の上面図である。
【００２４】
微結晶半導体膜を有する薄膜トランジスタは、ｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
【００２５】
図１（Ａ）に示すように、基板１００上にゲート電極１０１を形成する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
【００２６】
ゲート電極１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極１０１は、スパッタリング法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。なお、ゲート電極１０１の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板１００及びゲート電極１０１の間に設けてもよい。ここでは、第１のフォトマスクを用いて形成したレジストマスクを用いて基板１００上に形成された導電膜をエッチングしてゲート電極を形成する。
【００２７】
なお、ゲート電極１０１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
【００２８】
次に、ゲート電極１０１上に、ゲート絶縁膜１０２、微結晶半導体膜１０３、チャネル保護層１０４、を順に形成する。次に、チャネル保護層１０４上にレジスト１５１を塗布する。なお、少なくとも、ゲート絶縁膜１０２、微結晶半導体膜１０３、及びチャネル保護層１０４を連続的に形成することが好ましい。ゲート絶縁膜１０２、微結晶半導体膜１０３、及びチャネル保護層１０４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００２９】
ゲート絶縁膜１０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ゲート絶縁膜１０２として、ゲート絶縁膜を単層とせず、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に２層を積層して形成することができる。なお、ゲート絶縁膜を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。
【００３０】
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００３１】
微結晶半導体膜１０３は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が０．５〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非単結晶半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００３２】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５０倍以上１０００倍以下、好ましくは５０倍以上２００倍以下、更に好ましくは１００倍とする。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
【００３３】
また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
【００３４】
また、微結晶半導体膜の酸素濃度を、５×１０１９ｃｍ−３以下、１×１０１９ｃｍ−３以下、窒素及び炭素の濃度それぞれを３×１０１８ｃｍ−３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜がｎ型化になることを防止することができる。
【００３５】
微結晶半導体膜１０３は、１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍで形成する。微結晶半導体膜１０３は後に形成される薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体膜１０３の厚さを５ｎｍ以上５０ｎｍとすることで、後に形成される薄膜トランジスタは、完全空乏型となる。また、微結晶半導体膜１０３は成膜速度が非晶質半導体膜の成膜速度の１／１０〜１／１００と遅いため、膜厚を薄くすることでスループットを向上させることができる。微結晶半導体膜は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域に微結晶半導体膜を用いることで、薄膜トランジスタの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない表示装置を作製することができる。
【００３６】
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子である液晶素子のスイッチングとして、チャネル形成領域が微結晶半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画素の開口率を高めることが可能である。
【００３７】
なお、微結晶半導体膜の電気的特性の向上を目的として、ゲート絶縁膜上に微結晶半導体の表面側からレーザ光を照射してもよい。レーザ光は、微結晶半導体膜が溶融しないエネルギー密度で照射する。すなわち、微結晶半導体膜へのレーザ処理は、輻射加熱により微結晶半導体膜を溶融させないで行う固相結晶成長によるものである。すなわち、堆積された微結晶半導体膜が液相にならない臨界領域を利用するものであり、その意味において「臨界成長」ともいうことができる。
【００３８】
レーザ光は微結晶半導体膜とゲート絶縁膜の界面にまで作用させることができる。それにより、微結晶半導体膜の表面側における結晶を種として、該表面からゲート絶縁膜の界面に向けて固相結晶成長が進み略柱状の結晶が成長する。レーザ処理による固相結晶成長は、結晶粒径を拡大させるものではなく、むしろ膜の厚さ方向における結晶性を改善するものである。レーザ処理は矩形長尺状に集光（線状レーザビーム）することで、例えば７３０ｍｍ×９２０ｍｍのガラス基板上の微結晶半導体膜を１回のレーザビームスキャンで処理することができる。この場合、線状レーザビームを重ね合わせる割合（オーバーラップ率）を０〜９０％（好ましくは０〜６７％）として行う。これにより、基板１枚当たりの処理時間が短縮され、生産性を向上させることができる。レーザビームの形状は線状に限定されるものでなく面状としても同様に処理することができる。また、本レーザ処理は前記ガラス基板のサイズに限定されず、さまざまなものに適用することができる。レーザ処理により、ゲート絶縁膜界面領域の結晶性が改善され、ボトムゲート構造を有するトランジスタの電気的特性を向上させる作用を奏する。このような臨界成長においては、従来の低温多結晶シリコンで見られた表面の凹凸（リッジと呼ばれる凸状体）が形成されず、レーザ処理後の半導体膜表面は平滑性が保たれていることも特徴である。本形態におけるように、成膜後の微結晶半導体膜に直接的にレーザ光を作用させて得られる結晶性の半導体膜は、堆積されたままの微結晶半導体膜、伝導加熱により改質された微結晶半導体膜（非特許文献１におけるもの）とは、その成長メカニズム及び膜質が明らかに異なる。本明細書では、成膜後の微結晶半導体膜（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＳＡＳ）にレーザ処理（Ｌａｓｅｒ  Ｐｒｏｃｅｓｓ、以下「ＬＰ」ともいう。）を行って得られたものを総じてＬＰＳＡＳ（Ｌａｓｅｒ  Ｐｒｏｃｅｓｓ  Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶこととする。
【００３９】
チャネル保護層１０４は、窒化珪素膜または窒化酸化珪素膜を４００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下で形成する。例えば、窒化珪素膜はＳｉＨ４とＮＨ３をソースガスとしてプラズマＣＶＤ法で形成する。窒化酸化珪素膜はＳｉＨ４、Ｎ２Ｏ及びＮＨ３を用いてプラズマＣＶＤ法で形成する。チャネル保護層１０４は微結晶半導体膜上に接して設けられるため、窒化珪素膜または窒化酸化珪素膜で形成されることにより、微結晶半導体膜への不純物の拡散防止の効果が得られる他、微結晶半導体膜に含まれる結晶粒の表面の酸化を防止することができる。さらに、チャネル保護層１０４を設けることにより微結晶半導体膜表面の酸化を防止することができるため、微結晶半導体膜の膜厚を薄膜化することができる。そのため、本実施の形態における薄膜トランジスタは、完全空乏型のトランジスタとして動作させることが可能になるため、トランジスタをオフにした際のリーク電流を小さくすることができる。
【００４０】
ここで、ゲート絶縁膜１０２からチャネル保護層１０４を連続成膜することが可能なプラズマＣＶＤ装置について、図６を用いて示す。図６はプラズマＣＶＤ装置の上断面を示す模式図であり、共通室１０２０の周りに、ロード室１０１０、アンロード室１０１５、反応室（１）１０１１、反応室（２）１０１２、反応室（３）１０１３を備えた構成となっている。共通室１０２０と各室の間にはゲートバルブ１０２２、ゲートバルブ１０２３、ゲートバルブ１０２４、ゲートバルブ１０２５、ゲートバルブ１０２６が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。基板はロード室１０１０、アンロード室１０１５のカセット１０２８、カセット１０２９に装填され、共通室１０２０の搬送手段１０２１により反応室（１）１０１１〜反応室（３）〜１０１３へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。一例としては、反応室（１）１０１１でゲート絶縁膜１０２、反応室（２）１０１２で微結晶半導体膜１０３を形成し、反応室（３）１０１３は、チャネル保護層１０４を形成する構成がありえる。
【００４１】
このように、複数のチャンバが接続されたマイクロ波プラズマＣＶＤ装置で、同時にゲート絶縁膜１０２、微結晶半導体膜１０３、及びチャネル保護層１０４を成膜することができるため、量産性を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っていても、残りの反応室において成膜処理が可能となり、成膜のタクトを向上させることができる。また、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
【００４２】
なお、図６に示すプラズマＣＶＤ装置には、ロード室及びアンロード室が別々に設けられているが、一つとしロード／アンロード室とでもよい。また、プラズマＣＶＤ装置に複数の予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。
【００４３】
図１（Ａ）の説明に戻る。図１（Ａ）におけるレジスト１５１は、ポジ型レジストまたはネガ型レジストを用いることができる。本実施の形態では。ポジ型レジストを用いて示す。そして第２のフォトマスクを用いて、図１（Ａ）に示すようにレジスト１５１が加工されたレジストマスクが形成される。そして図１（Ｂ）に示すように、チャネル保護層上に形成されたレジストマスクにより、微結晶半導体膜１０３及びチャネル保護層１０４をエッチングして、ゲート電極１０１上に、島状微結晶半導体膜１０５を形成する。なお、図１（Ｂ）は図５（Ａ）のＡ−Ｂにおける断面図に相当する（但しレジスト１５１、ゲート絶縁膜１０２を除く）。なお、本明細書では、島状結晶性半導体膜とは、微結晶半導体膜とチャネル保護層とは積層して設けられているものとして説明する。なお、図５（Ａ）に示す図では走査線５０１を示しており、走査線５０１とゲート電極１０１は、電気的に接続されるものである。
【００４４】
なお、島状微結晶半導体膜１０５の端部側面が傾斜させることにより、島状微結晶半導体膜側面に形成される非晶質半導体膜と、島状微結晶半導体膜１０５の底部にある微結晶半導体膜との間で良好な電気的接続を得ることができる。島状微結晶半導体膜１０５の端部側面の傾斜角度は、３０°〜９０°、好ましくは４５°〜８０°である。このような角度とすることで、段差形状によるソース電極またはドレイン電極の段切れを防止することができる。
【００４５】
次に図１（Ｃ）に示すように、島状微結晶半導体膜１０５を覆うように非晶質半導体膜１０６、非晶質半導体膜１０６上に不純物半導体層１０７、不純物半導体層１０７上に導電膜１０８を形成する。なお導電膜１０８は、形状を加工することにより、ソース電極及びドレイン電極並びに信号線の配線となる。レジスト１５２は、ポジ型レジストまたはネガ型レジストを用いることができる。本実施の形態では。ポジ型レジストを用いて示す。そして第３のフォトマスクを用いてレジストマスクを形成する。本実施の形態では、一例として、図２（Ａ）に示すように、レジストマスクに形成された穴部１７１より等方性のエッチングであるウェットエッチングを行う。ウェットエッチングを行うことにより、穴部１７１下の導電膜１０８は、図２（Ｂ）に示すように、穴部１７１の径より、大きな穴部１７２が形成される。続いて、レジストマスクに形成された穴部１７１より、異方性のエッチングであるドライエッチングを行う。ドライエッチングを行うことにより、穴部１７１下の不純物半導体層１０７及び非晶質半導体膜１０６は、レジストマスクに形成された穴部１７１と同程度の穴部１７３が形成される。その結果、図３（Ａ）に示すように、後のソース電極及びドレイン電極となる導電膜１０８の端部と、不純物半導体層１０７の端部は一致せずにずれており（図３（Ａ）における幅１７４）、導電膜１０８の端部の外側に、不純物半導体層１０７の端部が形成される。図３（Ａ）に示すように、後のソース電極及びドレイン電極となる導電膜１０８の端部と、不純物半導体層１０７の端部は一致せずにずれた形状である幅１７４を有することで、ソース電極及びドレイン電極の端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、後のソース電極及びドレイン電極となる導電膜１０８の端部と、不純物半導体層１０７の端部は一致せずにずれた形状である幅１７４を有することで、導電膜１０８及び不純物半導体層１０７の端部に電界が集中せず、ゲート電極１０１と、導電膜１０８との間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。このあと、レジストマスクは除去され、図３（Ａ）に示すような開口部を得ることができる。なお、図３（Ａ）は図５（Ｂ）のＡ−Ｂにおける断面図に相当する（但しゲート絶縁膜１０２を除く）。なお、図５（Ｂ）に示す図では信号線５０２、ソース電極１０８ａ、ドレイン電極１０８ｂを示しており、信号線５０２とソース電極１０８ａは、電気的に接続されるものである。
【００４６】
なお、トランジスタのソース電極とドレイン電極とは、トランジスタの動作条件等によって変わるため、いずれがソース電極またはドレイン電極と呼ぶかを限定することが困難である。そこで、本実施の形態においては、信号線５０２に接続された電極をソース電極１０８ａとし、後に画素電極に接続される電極をドレイン電極１０８ｂとして表記するものとする。
【００４７】
なお、図５（Ｂ）に示すように、不純物半導体層１０７の端部は、ソース電極１０８ａ及びドレイン電極１０８ｂの端部の外側に位置することが分かる。また、ソース電極１０８ａ、ドレイン電極１０８ｂの一方はソース電極１０８ａ、ドレイン電極１０８ｂの他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。また、ゲート電極１０１上において、微結晶半導体膜１０３、非晶質半導体膜１０６、不純物半導体層１０７、ソース電極１０８ａ及びドレイン電極１０８ｂが重畳されているため、ゲート電極１０１の凹凸の影響が少なく、被覆率の低減及びリーク電流の発生を抑制することができる。
【００４８】
また、図３（Ａ）に示すように本実施形態で示す薄膜トランジスタにおいては、島状微結晶半導体膜の側面に非晶質半導体膜が設けられている。非晶質半導体膜は、先に設けられた微結晶半導体膜よりも膜厚を大きく設けることで、ソース電極及びドレイン電極と、ゲート電極との間に発生する寄生容量を小さくすることができる。代表的には、非晶質半導体膜の膜厚は、２００ｎｍ以上４００ｎｍ以下の厚さで形成することが好ましい。また、薄膜トランジスタのソースとドレインの間に流れるキャリア（電子や空孔）は、ゲート電極近傍のゲート絶縁膜との界面にあたる微結晶半導体膜を経由してソースとドレインの間を流れる。薄膜トランジスタは、キャリアが流れる微結晶半導体膜のチャネル長方向の距離より、キャリアが流れる非晶質半導体膜の膜厚方向の距離が大きい。そのため、本発明の薄膜トランジスタを具備する表示装置では、微結晶半導体膜の長所を生かしつつ、且つソース電極及びドレイン電極と、ゲート電極との間に発生する寄生容量を低減することができる。加えて、ゲート電極への印加電圧の高い（例えば１５Ｖ程度）表示装置において、非晶質半導体膜の膜厚を微結晶半導体膜より厚く形成すると、ゲートと、ソースまたはドレイン間との耐圧が高くなり、薄膜トランジスタが劣化することを抑制することができる。
【００４９】
非晶質半導体膜１０６は、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を用いて、プラズマＣＶＤ法により形成することができる。また、上記水素化珪素に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。水素化珪素の流量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と窒素またはアンモニアとを用いることで、窒素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と、フッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いることで、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
【００５０】
また、非晶質半導体膜１０６は、エネルギーギャップが微結晶半導体膜１０３に比べて大きく（非晶質半導体膜のエネルギーギャップは１．６〜１．８ｅＶ、微結晶半導体膜のエネルギーギャップは１．１〜１．５ｅＶ）、また抵抗が高く、移動度が低く、微結晶半導体膜の１／５〜１／１０である。このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜との間に形成される非晶質半導体膜１０６は一部チャネル形成領域として機能するものの大部分は高抵抗領域として機能し、微結晶半導体膜は全体がチャネル形成領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。
【００５１】
一導電型を付与する不純物が添加された不純物半導体層１０７は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された不純物半導体層１０７は、微結晶半導体膜、または非晶質半導体で形成することができる。さらには一導電型を付与する不純物が添加された不純物半導体層１０７を、一導電型を付与する不純物が添加された非晶質半導体膜と、一導電型を付与する不純物が添加された微結晶半導体膜との積層で形成してもよい。一導電型を付与する不純物が添加された不純物半導体層１０７は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物が添加された半導体膜の膜厚を、薄くすることでスループットを向上させることができる。
【００５２】
導電膜１０８は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、導電性半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜１０８としては、導電膜が３層積層した構造の導電膜が挙げられ、アルミニウム膜をモリブデン膜で挟持する積層導電膜や、アルミニウム膜をチタン膜で挟持する積層導電膜がその一例である。導電膜は、スパッタリング法や真空蒸着法で形成する。
【００５３】
なお、上述した微結晶半導体膜に対する価電子制御を目的とした不純物元素の添加は、微結晶半導体膜上部の非晶質半導体膜１０６、不純物半導体層１０７、及び導電膜１０８のエッチング工程を施した後に、チャネル保護層１０４を介してドープするよう行ってもよい。微結晶半導体膜上部の非晶質半導体膜１０６、不純物半導体層１０７、及び導電膜１０８のエッチング工程を施した後に、チャネル保護層１０４を介してドープすることにより、チャネル形成領域となる島状微結晶半導体膜１０５への選択的な不純物元素の添加をおこなうことができる。
【００５４】
以上の工程により、薄膜トランジスタを形成することができる。また、３枚のフォトマスクを用いて薄膜トランジスタを形成することができる。
【００５５】
次に、図３（Ｂ）に示すように、導電膜１０８、不純物半導体層１０７、非晶質半導体膜１０６、島状微結晶半導体膜１０５、及びゲート絶縁膜１０２上に絶縁膜１０９を形成する。絶縁膜１０９は、ゲート絶縁膜１０２と同様に形成することができる。なお、絶縁膜１０９は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【００５６】
次に、図３（Ｃ）に示すように絶縁膜１０９にコンタクトホール１１０を形成する。そして、図４に示すように、コンタクトホール１１０において導電膜１０８におけるドレイン電極１０８ｂに接する画素電極１１１を形成する。なお、図４は、図５（Ｃ）のＡ−Ｂの断面図に相当する。
【００５７】
画素電極１１１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【００５８】
また、画素電極１１１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける光の透過率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００５９】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【００６０】
以上により表示装置に用いることが可能な薄膜トランジスタを得ることができる。特に本実施の形態によって得られる薄膜トランジスタは、歩留まりの低下を抑制しつつ、且つ寄生容量の増加及び製造コストの増加を抑え、加えて電気特性が高く、オフ電流の低減を図ることができるため、電気特性の信頼性の高い薄膜トランジスタで駆動する表示装置を得ることができる。
【００６１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
【００６２】
本実施の形態では、表示装置に用いられる薄膜トランジスタについて、実施の形態１と異なる構成について、図１３を用いて説明する。図１３は、薄膜トランジスタの断面図である。なお、本実施の形態において、実施の形態１と同様の箇所の説明については、同様の符号を付し、実施の形態１の説明を参照するものとして以下説明していく。
【００６３】
なお本実施の形態で説明する薄膜トランジスタは実施の形態１と同様にｎチャネル型の薄膜トランジスタを用いて説明する。
【００６４】
まず、基板１００上にゲート電極１０１、ゲート絶縁膜１０２、微結晶半導体膜１０３、チャネル保護層１０４を形成し、レジストマスク及びエッチング工程により、実施の形態１の図１（Ｂ）で示した状態を得る。基板１００、ゲート電極１０１、ゲート絶縁膜１０２、微結晶半導体膜１０３、及びチャネル保護層１０４は、実施の形態１と同様のものを用いるものとする。
【００６５】
次に、図１３に示すように弱いｐ型を付与する不純物元素を含む非晶質半導体膜１３０１ａ、真性半導体となる非晶質半導体膜１３０１ｂを成膜する。真性半導体となる非晶質半導体膜１３０１ｂ上には実施の形態１と同様に、不純物半導体層１０７及び導電膜１０８を成膜する。なお、弱いｐ型を付与する不純物元素を含む非晶質半導体膜１３０１ａ、真性半導体となる非晶質半導体膜１３０１ｂを成膜した後は、実施の形態１で示した非晶質半導体膜１０６と同様に、不純物半導体層１０７及び導電膜１０８を形成して、レジストマスクの形成及びエッチング工程を行う。そして、図１３に示すように薄膜トランジスタを得ることができる。また得られた薄膜トランジスタには、実施の形態１と同様に、薄膜トランジスタを覆うように絶縁膜１０９を設け、コンタクトホール１１０によって、画素電極１１１と電気的な接続を取ることができる。
【００６６】
本実施の形態で示す薄膜トランジスタのソースとドレインとの間を流れる電気的なキャリアは、導電膜１０８（ソース電極またはドレイン電極）、不純物半導体層１０７、真性半導体となる非晶質半導体膜１３０１ｂ、弱いｐ型を付与する不純物元素を含む非晶質半導体膜１３０１ａ、微結晶半導体膜１０３、弱いｐ型を付与する不純物元素を含む非晶質半導体膜１３０１ａ、真性半導体となる非晶質半導体膜１３０１ｂ、不純物半導体層１０７、導電膜１０８（ソース電極またはドレイン電極）の順に流れるものとなる。すなわち、本実施の形態で示す薄膜トランジスタのソースとドレインとの間を流れる電気的なキャリアにとって、高抵抗領域となる弱いｐ型を付与する不純物元素を含む非晶質半導体膜１３０１ａ、真性半導体となる非晶質半導体膜１３０１ｂを通る。そのため本実施の形態で示す薄膜トランジスタは、ソースとドレインの間に流れるリーク電流を低減することができる。そのため、本実施の形態で示す薄膜トランジスタは、上記実施の形態１で示した優れた電気的特性に加え、リーク電流の低減といった効果を奏することができる。
【００６７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
【００６８】
本実施の形態では、表示装置に用いられる薄膜トランジスタについて、実施の形態１及び実施の形態２と異なる構成について、図１４を用いて説明する。図１４は、薄膜トランジスタの断面図である。なお、本実施の形態において、実施の形態１と同様の箇所の説明については、同様の符号を付し、実施の形態１の説明を参照するものとして以下説明していく。
【００６９】
なお本実施の形態で説明する薄膜トランジスタは実施の形態１と同様にｎチャネル型の薄膜トランジスタを用いて説明する。
【００７０】
まず、基板１００上にゲート電極１０１、ゲート絶縁膜１０２、微結晶半導体膜１０３、チャネル保護層１０４を形成し、レジストマスク及びエッチング工程により、実施の形態１の図１（Ｂ）で示した状態を得る。基板１００、ゲート電極１０１、ゲート絶縁膜１０２、微結晶半導体膜１０３、及びチャネル保護層１０４は、実施の形態１と同様のものを用いるものとする。
【００７１】
次に、図１４に示すように真性半導体となる非晶質半導体膜１４０１ａ、弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂを成膜する。弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂ上には実施の形態１と同様に、不純物半導体層１０７及び導電膜１０８を成膜する。なお、真性半導体となる非晶質半導体膜１４０１ａ、弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂを成膜した後は、実施の形態１で示した非晶質半導体膜１０６と同様に、不純物半導体層１０７及び導電膜１０８を形成して、レジストマスクの形成及びエッチング工程を行う。そして、図１４に示すように薄膜トランジスタを得ることができる。また得られた薄膜トランジスタには、実施の形態１と同様に、薄膜トランジスタを覆うように絶縁膜１０９を設け、コンタクトホール１１０によって、画素電極１１１と電気的な接続を取ることができる。
【００７２】
本実施の形態で示す薄膜トランジスタのソースとドレインとの間を流れる電気的なキャリアは、導電膜１０８（ソース電極またはドレイン電極）、不純物半導体層１０７、弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂ、真性半導体となる非晶質半導体膜１４０１ａ、微結晶半導体膜１０３、真性半導体となる非晶質半導体膜１４０１ａ、弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂ、不純物半導体層１０７、導電膜１０８（ソース電極またはドレイン電極）の順に流れるものとなる。すなわち、本実施の形態で示す薄膜トランジスタのソースとドレインとの間を流れる電気的なキャリアにとって、不純物半導体層１０７、弱いｎ型を付与する不純物元素を含む非晶質半導体膜１４０１ｂ、真性半導体となる非晶質半導体膜１４０１ａと段階的に高抵抗領域となるように半導体膜を積層することによるリーク電流の低減に加えて、段階的に抵抗値を大きくすることにより急激な電圧の変化に伴う電子の加速による薄膜トランジスタの劣化を低減することができる。そのため本実施の形態では、ソースとドレインの間に流れるリーク電流を低減及び薄膜トランジスタの長寿命化を図ることができる。そのため、本実施の形態で示す薄膜トランジスタは、上記実施の形態１で示した優れた電気的特性に加え、リーク電流の低減といった効果を奏することができる。
【００７３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
【００７４】
本実施の形態では、実施の形態１で示す薄膜トランジスタを有する表示装置について、以下に示す。本実施の形態で示す表示装置としては、液晶表示装置を挙げて説明する。
【００７５】
液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図７を用いて説明する。図７は、第１の基板４００１上に形成された微結晶半導体膜を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図７（Ｂ）は、図７（Ａ）のＭ−Ｎにおける断面図に相当する。
【００７６】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図７では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
【００７７】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図７（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１に示す工程で同様に作製することができる。
【００７８】
また液晶４００８に面する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。
【００７９】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【００８０】
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
【００８１】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
【００８２】
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、配線４０１４、４０１５は、配線４０４０と同じ導電膜で形成されている。
【００８３】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【００８４】
なお図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
【００８５】
また図７において、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【００８６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
【００８７】
本実施の形態では、実施の形態１で示す薄膜トランジスタを有する表示装置について、以下に示す。本実施の形態で示す表示装置としては、発光素子を具備する発光装置を挙げて説明する。
【００８８】
発光装置の一形態に相当する発光表示パネルの外観及び断面について、図８を用いて説明する。図８は、第１の基板上に形成された微結晶半導体膜を用いた薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図８（Ｂ）は、図８（Ａ）のＥ−Ｆにおける断面図に相当する。
【００８９】
第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４とを囲むようにして、シール材４５０５が設けられている。また画素部４５０２と、走査線駆動回路４５０４の上に第２の基板４５０６が設けられている。よって画素部４５０２と、走査線駆動回路４５０４とは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。また第１の基板４５０１上のシール材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４５０３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４５０１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図８では、信号線駆動回路４５０３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４５０９を例示する。
【００９０】
また第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４は、薄膜トランジスタを複数有しており、図８（Ａ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０とを例示している。なお本実施の形態では、薄膜トランジスタ４５１０が駆動用ＴＦＴであると仮定するが、薄膜トランジスタ４５１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。薄膜トランジスタ４５１０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１に示す工程で同様に作製することができる。
【００９１】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続されている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電性材料４５１２が電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向や、薄膜トランジスタ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【００９２】
また、別途形成された信号線駆動回路４５０３と、走査線駆動回路４５０４または画素部４５０２に与えられる各種信号及び電位は、図８（Ｂ）に示す断面図では図示されていないが、配線４５１４及び４５１５を介して、ＦＰＣ４５１８から供給されている。
【００９３】
本実施の形態では、接続端子４５１６が、発光素子４５１１が有する画素電極と同じ導電膜から形成されている。また、配線４５１４、４５１５は、配線４５１７と同じ導電膜から形成されている。
【００９４】
接続端子４５１６は、ＦＰＣ４５１８が有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【００９５】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【００９６】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
【００９７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【００９８】
なお、図８では、信号線駆動回路４５０３を別途形成し、第１の基板４５０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【００９９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
【０１００】
本発明の表示装置の一形態である表示パネルの構成について、以下に示す。
【０１０１】
図９（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩ基板を用いて形成されたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。
【０１０２】
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
【０１０３】
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図９（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している液晶表示パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
【０１０４】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図９（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる液晶表示パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
【０１０５】
図９（Ａ）乃至（Ｃ）に示すように、本発明の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
【０１０６】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９（Ａ）乃至（Ｃ）に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１０７】
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０１０８】
図１０に本発明の液晶表示装置のブロック図を示す。図１０に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部５５１と、各画素を選択する走査線駆動回路５５２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５５３とを有する。
【０１０９】
図１０において信号線駆動回路５５３は、シフトレジスタ５５４、アナログスイッチ５５５を有している。シフトレジスタ５５４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ５５４においてタイミング信号が生成され、アナログスイッチ５５５に入力される。
【０１１０】
またアナログスイッチ５５５には、ビデオ信号（ｖｉｄｅｏ  ｓｉｇｎａｌ）が与えられている。アナログスイッチ５５５は入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
【０１１１】
次に、走査線駆動回路５５２の構成について説明する。走査線駆動回路５５２は、シフトレジスタ５５６、バッファ５５７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路５５２において、シフトレジスタ５５６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ５５７において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ５５７は大きな電流を流すことが可能なものが用いられる。
【０１１２】
フルカラーの液晶表示装置で、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ５５４とアナログスイッチ５５５とを接続するための端子数が、アナログスイッチ５５５と画素部５５１の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ５５５を画素部５５１と同じ基板上に形成することで、アナログスイッチ５５５を画素部５５１と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。
【０１１３】
なお、図１０の走査線駆動回路５５２は、シフトレジスタ５５６、及びバッファ５５７を有するが、シフトレジスタ５５６で走査線駆動回路５５２を構成してもよい。
【０１１４】
なお、図１０に示す構成は、本発明の表示装置の一形態を示したに過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
【０１１５】
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
（実施の形態７）
【０１１６】
本発明により得られる表示装置によって、アクティブマトリクス型液晶モジュールに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１１７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１に示す。
【０１１８】
図１１（Ａ）はテレビジョン装置である。表示モジュールを、図１１（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０１１９】
図１１（Ａ）に示すように、筐体２００１に液晶素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０１２０】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面を液晶表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
【０１２１】
図１２はテレビ装置の主要な構成を示すブロック図を示している。表示パネル９００には、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表示パネル９００にＣＯＧ方式により実装されていても良い。
【０１２２】
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０１２３】
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。
【０１２４】
勿論、本発明はテレビジョン装置に限定されず、コンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０１２５】
図１１（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。
【０１２６】
また、図１１（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、量産性を高めることができる。
【０１２７】
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
【０１２８】
（実施の形態８）
本実施の形態では上記実施の形態で説明した本発明のトランジスタの構成について、デバイスシミュレーションの結果について示す。図１５には、デバイスシミュレーションに用いたトランジスタの構造について示し、図１６には図１５で示したトランジスタ構造の電流−電圧特性について示している。なお、デバイスシミュレーションには、Ｓｉｌｖａｃｏ社製デバイスシミュレータ”ＡＴＬＡＳ”を用いた。
【０１２９】
図１５に示すトランジスタ構造の積層構造について説明する。図１５に示す構造は、基板１５００、ゲート電極１５０１、ゲート絶縁膜１５０２、微結晶半導体膜１５０３、チャネル保護層１５０４、非晶質半導体膜１５０６、不純物半導体層１５０７、導電膜１５０８（ソース電極、ドレイン電極）を順次形成したものである。なお、作製方法については実施の形態１で述べた通りである。積層される各膜としては、基板１５００としてガラス基板を厚さ１００ｎｍ、ゲート電極１５０１としてモリブデン膜（Ｍｏ）を膜厚１５０ｎｍ、ゲート絶縁膜１５０２として窒化珪素膜（Ｓｉ３Ｎ４）を膜厚３００ｎｍ、微結晶半導体膜１５０３として微結晶状態の珪素膜を膜厚１０ｎｍ、チャネル保護層１５０４として窒化珪素膜（Ｓｉ３Ｎ４）を９０ｎｍ、非晶質半導体膜１５０６として非晶質状態の珪素膜２００ｎｍ、不純物半導体層１５０７としてリンが添加された非晶質珪素膜を膜厚５０ｎｍ、導電膜１５０８としてはモリブデン膜（Ｍｏ）を膜厚１５０ｎｍ、を挙げて説明する。なお、微結晶半導体膜１５０３及びチャネル保護層１５０４のチャネル長方向の長さは１０μｍ、チャネル保護層１５０４上の端部に重畳して設けられる非晶質半導体膜１５０６の長さは２００ｎｍとしている。また、デバイスシミュレーションについては、積層された各膜の物理的特性に基づいて行った。
【０１３０】
また、非晶質半導体膜１５０６を構成する非晶質の半導体膜のデバイスシミュレーションにおけるパラメータを以下に示す数値に設定した。
【０１３１】
アクセプタタイプ欠陥準位（テール状分布）の伝導帯端における状態密度（ｎｔａ＝３．０Ｅ２１［／ｃｍ３ｅＶ］）、ドナータイプ欠陥準位（テール状分布）の価電子帯端における状態密度（ｎｔｄ＝４．０Ｅ２０［／ｃｍ３ｅＶ］）、アクセプタタイプ欠陥準位（テール状分布）状態密度の減衰係数（ｗｔａ＝０．０２５［ｅＶ］）、ドナータイプ欠陥準位（テール状分布）状態密度の減衰係数（ｗｔｄ＝０．０５［ｅＶ］）、アクセプタタイプ欠陥準位（バンプ状分布）のピーク位置における状態密度（ｎｇａ＝５．０Ｅ１７［／ｃｍ３ｅＶ］）、ドナータイプ欠陥準位（バンプ状分布）のピーク位置における状態密度（ｎｇｄ＝５．０Ｅ１７［／ｃｍ３ｅＶ］）、アクセプタタイプ欠陥準位（バンプ状分布）のピーク位置（ｅｇａ＝０．２８［ｅＶ］）、ドナータイプ欠陥準位（バンプ状分布）のピーク位置（ｅｇｄ＝０．７９［ｅＶ］）、アクセプタタイプ欠陥準位（バンプ状分布）状態密度の減衰係数（ｗｇａ＝０．１［ｅＶ］）、ドナータイプ欠陥準位（バンプ状分布）状態密度の減衰係数（ｗｇｄ＝０．２［ｅＶ］）、アクセプタ準位の裾野における電子の捕獲断面積（ｓｉｇｔａｅ＝３．０Ｅ−１５［ｃｍ２］）、アクセプタ準位の裾野におけるホールの捕獲断面積（ｓｉｇｔａｈ＝３．０Ｅ−１３［ｃｍ２］）、ドナー準位の裾野における電子の捕獲断面積（ｓｉｇｔｄｅ＝３．０Ｅ−１３［ｃｍ２］）、ドナー準位の裾野におけるホールの捕獲断面積（ｓｉｇｔｄｈ＝３．０Ｅ−１５［ｃｍ２］）、アクセプタのガウシアン分布における電子の捕獲断面積（ｓｉｇｇａｅ＝３．０Ｅ−１５［ｃｍ２］）、アクセプタのガウシアン分布におけるホールの捕獲断面積（ｓｉｇｇａｈ＝３．０Ｅ−１３［ｃｍ２］）、ドナーのガウシアン分布における電子の捕獲断面積（ｓｉｇｇｄｅ＝３．０Ｅ−１３［ｃｍ２］）、ドナーのガウシアン分布におけるホールの捕獲断面積（ｓｉｇｇｄｈ＝３．０Ｅ−１５［ｃｍ２］）とした。
【０１３２】
また、微結晶半導体膜１５０３を構成する微結晶状態の珪素膜のパラメータを以下に示す数値に設定した。なお、微結晶状態の珪素膜の欠陥密度を非晶質状態の珪素膜の１０分の１とした。
【０１３３】
アクセプタタイプ欠陥準位（テール状分布）の伝導帯端における状態密度（ｎｔａ＝２．０Ｅ２１［／ｃｍ３ｅＶ］）、ドナータイプ欠陥準位（テール状分布）の価電子帯端における状態密度（ｎｔｄ＝４．０Ｅ１９［／ｃｍ３ｅＶ］）、アクセプタタイプ欠陥準位（バンプ状分布）のピーク位置における状態密度（ｎｇａ＝９．０Ｅ１７［／ｃｍ３ｅＶ］）、ドナータイプ欠陥準位（バンプ状分布）のピーク位置における状態密度（ｎｇｄ＝５．０Ｅ１７［／ｃｍ３ｅＶ］）とする。その他のパラメータは、アモルファスシリコン膜のパラメータと同じとした。
【０１３４】
図１６には、図１５で示したトランジスタのデバイスシミュレーションの結果について示す。図１６の曲線１６０１は、図１５に示したトランジスタのソース電極に０Ｖ、ドレイン電極に１４Ｖを印加した際のゲート電極に印加する電圧（Ｖｇ）に応じたドレイン電極に流れる電流（Ｉｄ）の変化について示したものである。また、図１６の曲線１６０２は、図１５におけるチャネル保護層１５０４の領域が非晶質珪素膜である場合に、ソース電極に０Ｖ、ドレイン電極に１４Ｖを印加した際のゲート電極に印加する電圧（Ｖｇ）に応じたドレイン電極に流れる電流（Ｉｄ）の変化について示したものである。また図１６の曲線１６０３は、図１５に示したトランジスタのソース電極に０Ｖ、ドレイン電極に１Ｖを印加した際のゲート電極に印加する電圧（Ｖｇ）に応じたドレイン電極に流れる電流（Ｉｄ）の変化について示したものである。また、図１６の曲線１６０４は、図１５におけるチャネル保護層１５０４の領域が非晶質珪素膜である場合に、ソース電極に０Ｖ、ドレイン電極に１Ｖを印加した際のゲート電極に印加する電圧（Ｖｇ）に応じたドレイン電極に流れる電流（Ｉｄ）の変化について示したものである。
【０１３５】
図１６に示すトランジスタの電流―電圧特性をみればわかるように、本発明のトランジスタ構造は、ソースとドレインの間の電圧に依存することなく、トランジスタがオンになった際の電流量を変化させずに、トランジスタがオフになった際の電流量を減少させることができる。また図１６よりＶｇに対するＩｄの特性であるＳ値が向上していることがわかる。このトランジスタの特性の向上は、トランジスタのチャネル形成領域の膜厚が薄くなるので完全空乏型のトランジスタと同様にＳ値を改善すること、及びチャネル形成領域の上部が絶縁膜とすることにより、生成電流及び再結合電流が発生しなくなり、トランジスタはオフになった際の電流量を減少させることができること、によるものである。上述の通り、本発明によって、電気特性が高く、オフ電流の低減を図ることができる薄膜トランジスタを具備する表示装置を提供することができ、且つ上述したように、歩留まりの低下を抑制しつつ、且つ寄生容量の増加及び製造コストの増加を抑えることができる。
【図面の簡単な説明】
【０１３６】
【図１】本発明の表示装置の作製方法を説明する断面図である。
【図２】本発明の表示装置の作製方法を説明する断面図である。
【図３】本発明の表示装置の作製方法を説明する断面図である。
【図４】本発明の表示装置の作製方法を説明する断面図である。
【図５】本発明の表示装置を説明する上面図である。
【図６】マイクロ波プラズマＣＶＤ装置を説明する上面図である。
【図７】本発明の表示装置を説明する図である。
【図８】本発明の表示装置を説明する図である。
【図９】本発明の表示装置を説明する図である。
【図１０】本発明の表示装置を説明する図である。
【図１１】本発明の表示装置を具備する電子機器を説明する図である。
【図１２】本発明の表示装置を具備する電子機器を説明する図である。
【図１３】本発明の表示装置が具備する薄膜トランジスタを説明する断面図である。
【図１４】本発明の表示装置が具備する薄膜トランジスタを説明する断面図である。
【図１５】シミュレーション計算を行ったトランジスタの断面構造を説明する図。
【図１６】実施の形態８で示すトランジスタ構造の電流−電圧特性について示す図。
【符号の説明】
【０１３７】
１００    基板
１０１    ゲート電極
１０２    ゲート絶縁膜
１０３    微結晶半導体膜
１０４    チャネル保護層
１０５    島状微結晶半導体膜
１０６    非晶質半導体膜
１０７    不純物半導体層
１０８    導電膜
１０８ａ  ソース電極
１０８ｂ  ドレイン電極
１０９    絶縁膜
１１０    コンタクトホール
１１１    画素電極
１５１    レジスト
１５２    レジスト
１７１    穴部
１７２    穴部
１７３    穴部
１７４    幅
５０１    走査線
５０２    信号線
５５１    画素部
５５２    走査線駆動回路
５５３    信号線駆動回路
５５４    シフトレジスタ
５５５    アナログスイッチ
５５６    シフトレジスタ
５５７    バッファ
９００    表示パネル
９２１    画素部
９２２    信号線駆動回路
９２３    走査線駆動回路
９２４    チューナ
９２５    映像信号増幅回路
９２６    映像信号処理回路
９２７    コントロール回路
９２８    信号分割回路
９２９    音声信号増幅回路
９３０    音声信号処理回路
９３１    制御回路
９３２    入力部
９３３    スピーカ
１０１０    ロード室
１０１１    反応室（１）
１０１２    反応室（２）
１０１３    反応室（３）
１０１５    アンロード室
１０２０    共通室
１０２１    搬送手段
１０２２    ゲートバルブ
１０２３    ゲートバルブ
１０２４    ゲートバルブ
１０２５    ゲートバルブ
１０２６    ゲートバルブ
１０２８    カセット
１０２９    カセット
１３０１ａ    非晶質半導体膜
１３０１ｂ    非晶質半導体膜
１４０１ａ    非晶質半導体膜
１４０１ｂ    非晶質半導体膜
１５００    基板
１５０１    ゲート電極
１５０２    ゲート絶縁膜
１５０３    微結晶半導体膜
１５０４    チャネル保護層
１５０６    非晶質半導体膜
１５０７    不純物半導体層
１５０８    導電膜
１６０１    曲線
１６０２    曲線
１６０３    曲線
１６０４    曲線
２００１    筐体
２００２    表示用パネル
２００３    主画面
２００４    モデム
２００５    受信機
２００６    リモコン操作機
２００７    表示部
２００８    サブ画面
２００９    スピーカー部
２３０１    携帯電話機
２３０２    表示部
２３０３    操作部
２４０１    本体
２４０２    表示部
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶
４００９    薄膜トランジスタ
４０１０    薄膜トランジスタ
４０１３    液晶素子
４０１４    配線
４０１５    配線
４０１６    接続端子
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０３０    画素電極
４０３１    対向電極
４０３５  スペーサー
４０４０    配線
４５０１    基板
４５０２    画素部
４５０３    信号線駆動回路
４５０４    走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１２    導電性材料
４５１４    配線
４５１５    配線
４５１６    接続端子
４５１７    配線
４５１８    ＦＰＣ
４５１９    異方性導電膜
６０１１    基板
６０１２    画素部
６０１３    信号線駆動回路
６０１４    走査線駆動回路
６０１５    ＦＰＣ
６０２１    基板
６０２２    画素部
６０２３    信号線駆動回路
６０２４    走査線駆動回路
６０２５    ＦＰＣ
６０３１    基板
６０３２    画素部
６０３４    走査線駆動回路
６０３５    ＦＰＣ
６０３３ａ    アナログスイッチ
６０３３ｂ    シフトレジスタ
【図１】
0005352149.tif 000002
【図２】
0005352149.tif 000003
【図３】
0005352149.tif 000004
【図４】
0005352149.tif 000005
【図５】
0005352149.tif 000006
【図６】
0005352149.tif 000007
【図７】
0005352149.tif 000008
【図８】
0005352149.tif 000009
【図９】
0005352149.tif 000010
【図１０】
0005352149.tif 000011
【図１１】
0005352149.tif 000012
【図１２】
0005352149.tif 000013
【図１３】
0005352149.tif 000014
【図１４】
0005352149.tif 000015
【図１５】
0005352149.tif 000016
【図１６】
0005352149.tif 000017