(57)【特許請求の範囲】
【請求項１】
第１の電源側に接続された第１及び第２のトランジスタと、第２の電源側に接続された第３及び第４のトランジスタとを有し、前記第１のトランジスタと第３のトランジスタ、及び前記第２のトランジスタと第４のトランジスタとをそれぞれ接続すると共に、前記第１及び第３のトランジスタ間と前記第２及び第４のトランジスタ間にモータコイルを架け渡してなるＨブリッジ回路に対し、前記第１、第２、第３及び第４のトランジスタのオン／オフを制御して前記モータコイルの駆動によりモータの回転を制御する方法であって、
前記第１及び第４のトランジスタをオンにすると共に前記第２及び第３のトランジスタをオフにして、前記第１のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電させる第１の通電制御ステップと、
当該第１の通電制御状態から前記第１のトランジスタをＰＷＭ制御する第１のＰＷＭ制御ステップと、
当該第１のＰＷＭ制御状態から前記第１のトランジスタをオフにして、前記第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に回生電流を発生させる回生制御ステップと、
当該回生制御状態から前記第３のトランジスタをオンにして、当該第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電するノーオーバーラップ制御ステップと、
当該ノーオーバーラップ制御状態から前記第４のトランジスタをオフにすると共に前記第２のトランジスタをオンにして当該第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させながら当該第２のトランジスタをＰＷＭ制御する第２のＰＷＭ制御ステップと、
当該第２のＰＷＭ制御状態から前記第２のトランジスタのＰＷＭ制御を停止して前記第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させる第２の通電制御ステップと、を有することを特徴とするモータ制御方法。
【請求項２】
請求項１に記載のモータ制御方法において、
前記ノーオーバーラップ制御ステップと前記第２のＰＷＭ制御ステップとの間に、
前記第３のトランジスタをオンにすると共に前記第１、第２及び第４のトランジスタをオフにして、前記第４のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に回生電流を発生させるキックバック制御ステップを更に有することを特徴とするモータ制御方法。
【請求項３】
第１の電源側に接続された第１及び第２のトランジスタと、第２の電源側に接続された第３及び第４のトランジスタとを有し、前記第１のトランジスタと第３のトランジスタ、及び前記第２のトランジスタと第４のトランジスタとをそれぞれ直列に接続すると共に前記第１及び第３のトランジスタ間と前記第２及び第４のトランジスタ間にモータコイルを架け渡してなるＨブリッジ回路と、
当該Ｈブリッジ回路の第１、第２、第３及び第４のトランジスタを制御する制御信号を生成するゲート信号制御回路とを含むモータ制御装置であって、
前記ゲート信号制御回路は、
前記第１及び第４のトランジスタをオンにすると共に前記第２及び第３のトランジスタをオフにして、前記第１のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電させる第１通電制御信号と、
当該通電状態から前記第１のトランジスタをＰＷＭ制御する第１ＰＷＭ制御信号と、
当該第１のＰＷＭ制御状態から前記第１のトランジスタをオフにして、前記第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に回生電流を発生させる回生制御信号と、
当該回生状態から前記第３のトランジスタをオンにして、当該第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電するノーオーバーラップ制御信号と、
当該通電状態から前記第４のトランジスタをオフにすると共に前記第２のトランジスタをオンにして当該第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させながら当該第２のトランジスタをＰＷＭ制御する第２ＰＷＭ制御信号と、
当該第２のＰＷＭ制御を停止して前記第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させる第２通電制御信号と、を生成することを特徴とするモータ制御装置。
【請求項４】
請求項３に記載のモータ制御装置において、
前記ゲート信号制御回路は、
前記第３のトランジスタをオンにすると共に前記第１、第２及び第４のトランジスタをオフにして、前記第４のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に回生電流を発生させるキックバック制御信号を更に生成することを特徴とするモータ制御装置。
【請求項５】
請求項３または４に記載のモータ制御装置において、
前記ゲート信号制御回路の入力信号を生成する１６ステップ生成回路を更に有し、
前記ゲート信号制御回路は、
比較回路の出力信号ＨＡＬＬと前記発振器の出力信号ＭＣＬＫと前記１６ステップ生成回路の出力信号Ｓ１６とリセット信号ＲＳＴとに基づいて信号ＲＥＳＥＴ１を出力するリセット１生成回路と、
当該リセット１生成回路の出力信号ＲＥＳＥＴ１と前記比較回路の出力信号ＨＡＬＬと前記発振器の出力信号ＭＣＬＫとに基づいて分周信号ＣＬＫを出力する分周回路と、
当該分周回路の出力信号ＣＬＫと前記１６ステップ生成回路の出力信号Ｓ１６と前記比較回路の出力信号ＨＡＬＬとリセット信号ＲＳＴに基づいてセレクタ信号ＳＩＮとゲート信号ＮとＰＷＭリセット信号ＰＷＭＲＳＴとを出力するシフトレジスタ＋論理回路と、
当該シフトレジスタ＋論理回路の出力信号ＳＩＮに基づいてゲート信号Ｐを出力するセレクタと、を備えることを特徴とするモータ制御装置。
【請求項６】
請求項５に記載のモータ制御装置において、
前記１６ステップ生成回路は、
前記発振器の出力信号ＭＣＬＫとＰＷＭリセット信号ＰＷＭＲＳＴとに基づいて出力信号ＣＯＮＴ１５とＣＯＮＴ１６とをそれぞれ出力する１５進カウンタ及び１６進カウンタと、
この出力信号ＣＯＮＴ１５とＣＯＮＴ１６に基づいて前記ゲート信号制御回路の入力信号Ｓ１６を生成するロジックと、を備えることを特徴とするモータ制御装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家電製品や工業用・医療用機器などの駆動源として不可欠な各種モータの回転制御方法及び制御装置に係り、特に、駆動回路を構成するＨブリッジ回路、更には３相ブリッジ回路のトランジスタをオン／オフ制御して所望のモータ制御を行うためのモータ制御方法及びモータ制御装置に関する。
【背景技術】
【０００２】
一般に、家電製品や工業用・医療用機器などの駆動源となる各種モータは、Ｈブリッジ回路などの駆動回路を備えたモータ制御装置によってきめ細かな回転制御がなされている。
このような従来のモータ制御装置としては、例えば以下の特許文献１に示すようにアナログ的なパルス幅変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：以下「ＰＷＭ」と称す）制御信号を駆動回路のトランジスタのゲートに入力することによってモータの回転制御を行うものが知られている。
【０００３】
すなわち、このモータ制御装置は、図１８に示すようにアナログ制御信号Ｓｅを出力するバイアス回路部１００と、電源電圧ＶＤＤを分圧して第１の直流電圧レベルＶｒより高い第２の直流電圧レベルＶｈ及び前記第１の直流電圧レベルＶｒより低い第３の直流電圧レベルＶｌを得る電圧発生回路部７００と、前記電源電圧ＶＤＤの変動に応じて振幅が変化する三角波Ｓｄを発生するミラー積分充放電回路部２００と、前記アナログ制御信号Ｓｅと前記第２の直流電圧レベルＶｈに重畳された上記三角波Ｓｄ’とをレベル比較して、第１のＰＷＭ制御信号Ｓａを形成する第１のレベル比較回路部３００と、前記第３の直流電圧レベルＶｌに重畳された前記三角波Ｓｄ”と前記第１の直流電圧レベルＶｒを比較して、第２のＰＷＭ制御信号Ｓｂを形成する第２のレベル比較回路部４００と、前記第１及び第２のＰＷＭ制御信号Ｓａ、Ｓｂに基づいて被制御部に対する駆動制御を行う駆動回路部５００とから主に構成されている。
【０００４】
そして、図１９に示すように、まず前記第２の直流電圧レベルＶｈを重畳したアナログ制御信号Ｓｄ’と、アナログ信号Ｓｅとをレベル比較回路部３００で比較して得られた出力信号Ｓａによって駆動回路５００のトランジスタＴｒ１、Ｔｒ４のオン／オフを繰り返すことでＰＷＭ制御を行い、次に切り替わり区間で、駆動回路５００の全てのトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４をオフにする。次に、第３の直流レベルＶｌを重畳したアナログ制御信号Ｓｄ”と、アナログ信号Ｓｅとをレベル比較回路部４００で比較して得られた出力信号Ｓｂによって駆動回路５００のトランジスタＴｒ２、Ｔｒ３のオン／オフを繰り返すことでＰＷＭ制御を含むモータ制御を行っている。
【特許文献１】特開昭６０−１９００１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前述したような従来のモータ制御方法では、電流の向きを切り替える際に、モータ６００のモータコイルにエネルギーが蓄積されたままでそのモータコイルに流れる電流の向きが切り替わるため、この切り替え時に大きなキックバック現象が発生し、これによって可聴域での雑音が発生することがある。
すなわち、図２０に示すように、前述したようなモータ制御装置による従来の制御方法は、通電区間Ａから最初のＰＷＭ制御区間Ｂに移行することでトランジスタＴｒ１→モータ６００（モータコイル）→トランジスタＴｒ４の向きに流れる電流の傾きを抑制し、次の切り替わり区間Ｃを経てから次のＰＷＭ制御区間Ｄに移行し、ここでＰＷＭ制御によってモータコイルに流れる電流の傾きが抑制されてから通電区間Ｅで完全な通電を行うようにしている。
【０００６】
しかしながら、この切り替わり区間Ｃにおいては、通電区間Ａ及びＰＷＭ制御区間Ｂでモータコイルに蓄積されたエネルギーが一気に放電されることになるため、図示するようにモータコイルのコイル電流の傾きが急峻となり、これによって大きなキックバック現象が生じることになる。
一方、前述したような従来のモータ制御装置は、トランジスタのゲート信号をアナログ回路で生成しているため、ＩＣのサイズが大きくなってしまい、また、更に制御対象となるモータの時定数が異なると対処が困難となる。
そこで、本発明は係る課題を有効に解決するために案出されたものであり、その主な目的は、モータコイルに流れる電流の向きの切り替え制御を行う際のキックバック現象を抑制することができる新規なモータ制御方法及びモータ制御装置を提供するものである。
【課題を解決するための手段】
【０００７】
前記の課題を解決するために第１の発明は、
第１の電源側に接続された第１及び第２のトランジスタと、第２の電源側に接続された第３及び第４のトランジスタとを有し、前記第１のトランジスタと第３のトランジスタ、及び前記第２のトランジスタと第４のトランジスタとをそれぞれ接続すると共に、前記第１及び第３のトランジスタ間と前記第２及び第４のトランジスタ間にモータコイルを架け渡してなるＨブリッジ回路に対し、前記第１、第２、第３及び第４のトランジスタのオン／オフを制御して前記モータコイルの駆動によりモータの回転を制御する方法であって、
前記第１及び第４のトランジスタをオンにすると共に前記第２及び第３のトランジスタをオフにして、前記第１のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電させる第１の通電制御ステップと、当該第１の通電制御状態から前記第１のトランジスタをＰＷＭ制御する第１のＰＷＭ制御ステップと、当該第１のＰＷＭ制御状態から前記第１のトランジスタをオフにして、前記第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に回生電流を発生させる回生制御ステップと、
当該回生制御状態から前記第３のトランジスタをオンにして、当該第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電するノーオーバーラップ制御ステップと、当該ノーオーバーラップ制御状態から前記第４のトランジスタをオフにすると共に前記第２のトランジスタをオンにして当該第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させながら当該第２のトランジスタをＰＷＭ制御する第２のＰＷＭ制御ステップと、当該第２のＰＷＭ制御状態から前記第２のトランジスタのＰＷＭ制御を停止して前記第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させる第２の通電制御ステップと、を有することを特徴とするモータ制御方法である。
【０００８】
第２の発明は、
第１の発明において、前記ノーオーバーラップ制御ステップと前記第２のＰＷＭ制御ステップとの間に、前記第３のトランジスタをオンにすると共に前記第１、第２及び第４のトランジスタをオフにして、前記第４のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に回生電流を発生させるキックバック制御ステップを更に有することを特徴とするモータ制御方法である。
【０００９】
一方、第３の発明は、
第１の電源側に接続された第１及び第２のトランジスタと、第２の電源側に接続された第３及び第４のトランジスタとを有し、前記第１のトランジスタと第３のトランジスタ、及び前記第２のトランジスタと第４のトランジスタとをそれぞれ直列に接続すると共に前記第１及び第３のトランジスタ間と前記第２及び第４のトランジスタ間にモータコイルを架け渡してなるＨブリッジ回路と、当該Ｈブリッジ回路の第１、第２、第３及び第４のトランジスタを制御する制御信号を生成するゲート信号制御回路とを含むモータ制御装置であって、前記ゲート信号制御回路は、前記第１及び第４のトランジスタをオンにすると共に前記第２及び第３のトランジスタをオフにして、前記第１のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電させる第１通電制御信号と、当該通電状態から前記第１のトランジスタをＰＷＭ制御する第１ＰＷＭ制御信号と、当該第１のＰＷＭ制御状態から前記第１のトランジスタをオフにして、前記第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に回生電流を発生させる回生制御信号と、当該回生状態から前記第３のトランジスタをオンにして、当該第３のトランジスタから前記モータコイルを介して前記第４のトランジスタ側に通電するノーオーバーラップ制御信号と、当該通電状態から前記第４のトランジスタをオフにすると共に前記第２のトランジスタをオンにして当該第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させながら当該第２のトランジスタをＰＷＭ制御する第２ＰＷＭ制御信号と、当該第２のＰＷＭ制御を停止して前記第２のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に通電させる第２通電制御信号と、を生成することを特徴とするモータ制御装置である。
【００１０】
第４の発明は、
第３の発明において、前記ゲート信号制御回路は、前記第３のトランジスタをオンにすると共に前記第１、第２及び第４のトランジスタをオフにして、前記第４のトランジスタから前記モータコイルを介して前記第３のトランジスタ側に回生電流を発生させるキックバック制御信号を更に生成することを特徴とするモータ制御装置である。
【００１１】
第５の発明は、
第３または第４の発明において、前記ゲート信号制御回路の入力信号を生成する１６ステップ生成回路を更に有し、前記ゲート信号制御回路は、比較回路の出力信号ＨＡＬＬと前記発振器の出力信号ＭＣＬＫと前記１６ステップ生成回路の出力信号Ｓ１６とリセット信号ＲＳＴとに基づいて信号ＲＥＳＥＴ１を出力するリセット１生成回路と、当該リセット１生成回路の出力信号ＲＥＳＥＴ１と前記比較回路の出力信号ＨＡＬＬと前記発振器の出力信号ＭＣＬＫとに基づいて分周信号ＣＬＫを出力する分周回路と、当該分周回路の出力信号ＣＬＫと前記１６ステップ生成回路の出力信号Ｓ１６と前記比較回路の出力信号ＨＡＬＬとリセット信号ＲＳＴに基づいてセレクタ信号ＳＩＮとゲート信号ＮとＰＷＭリセット信号ＰＷＭＲＳＴとを出力するシフトレジスタ＋論理回路と、当該シフトレジスタ＋論理回路の出力信号ＳＩＮに基づいてゲート信号Ｐを出力するセレクタと、を備えることを特徴とするモータ制御装置である。
【００１２】
また、第６の発明は、
発明５において、前記１６ステップ生成回路は、前記発振器の出力信号ＭＣＬＫとＰＷＭリセット信号ＰＷＭＲＳＴとに基づいて出力信号ＣＯＮＴ１５とＣＯＮＴ１６とをそれぞれ出力する１５進カウンタ及び１６進カウンタと、この出力信号ＣＯＮＴ１５とＣＯＮＴ１６に基づいて前記ゲート信号制御回路の入力信号Ｓ１６を生成するロジックと、を備えることを特徴とするモータ制御装置。前記ゲート信号制御回路の入力信号を生成する１６ステップ生成回路を更に有し、前記ゲート信号制御回路は、前記１６ステップ生成回路から入力信号に基づいて前記各種制御信号を生成すべく、リセット１生成回路と、分周回路と、シフトレジスタ＋論理回路と、セレクタとを備えることを特徴とするモータ制御装置である。
【発明の効果】
【００１３】
本発明によれば、第１のＰＷＭ制御ステップＢと第２のＰＷＭ制御ステップＤとの間に、回生制御ステップとノーオーバーラップ制御ステップを設けたため、モータに流れる電流の向きを切り替えるに際してそのモータコイルに蓄積されたエネルギーを完全に放電させることができる。これによって、エネルギーの蓄積によるキックバック現象を解消できるため、可聴域での雑音の発生を効果的に抑制することができる。
【００１４】
また、この回生制御ステップとノーオーバーラップ制御ステップでモータコイルに蓄積されたエネルギーを完全に放電しきれない場合でも、この回生制御ステップによるエネルギーの削減とキックバック制御ステップを設けることで従来よりも大幅な静音化が可能となる。
また、従来のようなアナログでの制御回路よりもモータコイルの電流を直接的に制御できるため、モータの種類にかかわらず対応可能となり、優れた汎用性を発揮することができる。
また、モータを制御するトランジスタのゲート信号をデジタル回路で生成できるため、装置（ＩＣ）を容易に小型化できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係るモータ制御装置１０の実施の一形態を示したものである。
図示するようにこのモータ制御装置１０は、ホール（ＨＡＬＬ）素子２０と、比較回路（ＣＯＭＰ）３０と、発振器４０と、１６ステップ（ＳＴＥＰ）生成回路５０と、ゲート信号制御回路６０と、Ｈブリッジ回路７０とから主に構成されており、ゲート信号制御回路６０から出力されるゲート信号Ｐ１、Ｐ２、Ｎ１、Ｎ２によってＨブリッジ回路７０に設けられたモータ８０の回転制御を行うようになっている。
【００１６】
まず、このモータ８０は、図２に示すように永久磁石を筒状に組み合わせたロータ８１内に回転軸８２を有するステータ８３を収容すると共に、このステータ８３に銅線をＮ回巻いてなるモータコイル８４を備えた構造となっている。また、このロータ８１内には、前記ホール素子２０が設けられており、このホール素子２０によってロータ８３の磁極変位を検出し、ホール出力信号ＨＡＬＬ＿ＯＲＩを比較回路３０に出力するようになっている。そして、このホール素子２０のホール出力信号ＨＡＬＬ＿ＯＲＩを元に制御された信号によってモータコイル８４を励磁し、ロータ８１とモータコイル８４の反発力及び吸引力によってこのロータ８１が回転軸８２と共に回転駆動するようになっている。
【００１７】
比較回路（ＣＯＭＰ）３０は、このホール素子２０からの出力信号ＨＡＬＬ＿ＯＲＩを入力し、その信号ＨＡＬＬ＿ＯＲＩを基にモータ８０のロータ位置検出信号ＨＡＬＬをゲート信号制御回路６０に出力するようになっている。
発振器４０は、高周波のクロック信号ＭＣＬＫを生成し、これをゲート信号制御回路６０と１６ステップ生成回路５０とに出力するようになっている。
【００１８】
１６ステップ生成回路５０は、図３に示すように１５進カウンタ５１と、１６進カウンタ５２と、ロジック（ＬＯＧＩＣ）５３とから構成されている。そして、発振器４０から出力されたクロック信号ＭＣＬＫと、ゲート信号制御回路６０から出力されたＰＷＭリセット信号ＰＷＭＲＳＴとをそれぞれ１５進カウンタ５１と１６進カウンタ５２に入力し、１５進カウンタ５１で生成された信号ＣＯＮＴ１５と、１６進カウンタ５２で生成された信号ＣＯＮＴ１６をロジック５３に入力し、このロジック５３で信号Ｓ１６を生成し、これをゲート信号制御回路６０に出力するようになっている。
【００１９】
図４は、この１６ステップ生成回路５０の各入出力信号の関係について示したタイムチャートである。
図示するように、１５進カウンタ５１の信号ＣＯＮＴ１５は、ＰＷＭリセット信号ＰＷＭＲＳＴの立下りから発振器４０のクロック信号ＭＣＬＫの１周期後に、０から１へと増加し、クロック信号ＭＣＬＫの１６周期毎に１ずつ増加する信号である。また、１６進カウンタ５２の信号ＣＯＮＴ１６は、ＰＷＭリセット信号ＰＷＭＲＳＴの立下りから、０から１へと増加し、発振器出力信号ＭＣＬＫの１周期毎に１ずつ増加する信号である。
【００２０】
そして、クロック信号ＭＣＬＫとＰＷＭリセット信号ＰＷＭＲＳＴを入力とし、１５進カウンタ５１の出力信号ＣＯＮＴ１５と、１６進カウンタ５２の出力信号ＣＯＮＴ１６を生成して、ロジック５３を介して１６進カウンタ５２の出力信号ＣＯＮＴ１６＝０２で立ち上がり、１５進カウンタ５１の出力信号ＣＯＮＴ１５の増加に伴って、クロック信号ＭＣＬＫの１周期分ずつＨの区間が増加するような信号Ｓ１６を出力するようになっている。
【００２１】
次に、Ｈブリッジ回路７０は、図１に示すように第１の電源となる電源電圧ＶＤＤ側に接続された第１及び第２のＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ１、Ｔｒ２と、第２の電源となるＶＳＳ側に接続された第３及び第４のＮＭＯＳ（Ｎｅｇａｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ３、Ｔｒ４とを有し、前記第１のトランジスタＴｒ１と第３のトランジスタＴｒ３、及び前記第２のトランジスタＴｒ２と第４のトランジスタＴｒ４とをそれぞれ直列に接続すると共に、これら第１及び第３のトランジスタＴｒ１、Ｔｒ３間と前記第２及び第４のトランジスタＴｒ２、Ｔｒ４間にモータ８０（モータコイル）を架け渡した構成となっている。そして、これら４つのトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に対してゲート信号制御回路６０からそれぞれゲート信号Ｐ１、Ｐ２、Ｎ１、Ｎ２を入力することでトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４毎にオン／オフ制御が可能となっている。なお、図７〜図１２に示すようにこれら各トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４には、それぞれ寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４が存在している。
【００２２】
次に、ゲート信号制御回路６０は、図５に示すようにリセット１（ＲＥＳＥＴ１）生成回路６１と、分周回路６２と、シフトレジスタ＋論理回路６３と、前述したＨブリッジ回路７０の２つのＰＭＯＳトランジスタＴｒ１、Ｔｒ２のゲート信号Ｐ１、Ｐ２を出力するセレクタＳ１、Ｓ２とから構成されている。
このリセット１生成回路６１は、発振器４０から出力されたクロック信号ＭＣＬＫと、比較回路３０から出力されたロータ位置検出信号ＨＡＬＬと、リセット信号ＲＳＴとを入力し、これらの信号を基にリセット信号ＲＥＳＥＴ１を生成して分周回路６２に出力するようになっている。
【００２３】
また、分周回路６２は、発振器４０から出力されたクロック信号ＭＣＬＫと、リセット１生成回路６１から出力されたリセット信号ＲＥＳＥＴ１と、リセット信号ＲＳＴとを入力し、これらの信号を基にクロック信号ＭＣＬＫを分周して３種類の信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３を生成し、これら信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３をシフトレジスタ＋論理回路６３に出力するようになっている。
【００２４】
また、シフトレジスタ＋論理回路６３は、この分周回路６２から出力された信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３と、比較回路３０から出力されたロータ位置検出信号ＨＡＬＬと、１６ステップ生成回路５０から出力された信号Ｓ１６と、リセット信号ＲＳＴとを入力し、これら信号を基にＨブリッジ回路７０のＮＭＯＳトランジスタＴｒ３、Ｔｒ４のゲート信号Ｎ１、Ｎ２と、セレクタＳ１、Ｓ２の入力信号ＳＩＮ１、ＳＩＮ２、ＳＩＮ３、ＳＩＮ４及びセレクト信号ＳＥＬと、１６ステップ生成回路５０のＰＷＭリセット信号ＰＷＭＲＳＴを出力するようになっている。
【００２５】
そして、このゲート信号制御回路６０は、これら各入力信号（ロータ位置検出信号ＨＡＬＬ、クロック信号ＭＣＬＫ、信号Ｓ１６、リセット信号ＲＳＴ）に基づいてゲート信号Ｐ１、Ｐ２、Ｎ１、Ｎ２を出力してＨブリッジ回路７０のＰＭＯＳトランジスタＴｒ１，Ｔｒ２及びＮＭＯＳトランジスタＴｒ３、Ｔｒ４をオン／オフ制御してモータ８０の回転制御を行うようになっている。
【００２６】
図６は、このゲート信号制御回路６０によるモータ８０の電流切り替え制御時におけるゲート信号（Ｐ１、Ｐ２、Ｎ１、Ｎ２）と、各入力信号（ロータ位置検出信号ＨＡＬＬ、クロック信号ＭＣＬＫ、信号Ｓ１６、リセット信号ＲＳＴ）との関係を示したタイムチャートである。
図示するように、このゲート信号制御回路６０による電流切り替え制御は、第１の通電制御区間Ａと、第１のＰＷＭ制御区間Ｂと、回生制御区間Ｃ１と、ノーオーバーラップ制御区間Ｃ２と、キックバック制御区間Ｃ３と、第２のＰＷＭ制御区間Ｄと、第２の通電制御区間Ｅに分けられる。
【００２７】
そして、最初の第１の通電制御区間Ａにおいては、ＰＭＯＳトランジスタＴｒ１のゲート信号Ｐ１をＬレベル、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２をＨレベルにすると共に、ＮＭＯＳトランジスタＴｒ４のゲート信号Ｎ２をＨレベル、ＮＭＯＳトランジスタＴｒ３のゲート信号Ｎ１をＬレベルとして、ＰＭＯＳトランジスタＴｒ１からモータコイル８４（モータ８０）を介してＮＭＯＳトランジスタＴｒ４側に通電させる。
【００２８】
次に、第１のＰＷＭ制御区間Ｂにおいては、ロータ位置検出信号ＨＡＬＬを基にコミュテーションの切り替わりをトリガーとしてＰＭＯＳトランジスタＴｒ１のゲート信号Ｐ１を信号Ｓ１６でＨ、Ｌを繰り返すことでＰＭＯＳトランジスタＴｒ１をオン、オフさせるＰＷＭ制御信号に切り替える。図７は、このＰＷＭ制御区間Ｂの電流経路を示したものであり、ＰＭＯＳトランジスタＴｒ１→モータコイル８４→ＮＭＯＳトランジスタＴｒ４に電流が流れ、モータコイル８４に蓄積されたエネルギーが放電される。
【００２９】
次に、回生制御区間Ｃ１では、ＰＭＯＳトランジスタＴｒ１のゲート信号Ｐ１のデューティー（ここで、デューティー（ＤＵＴＹ）＝Ｈ区間／（Ｌ区間＋Ｈ区間）×１００（％）と定義する）が１００％になった時点をトリガーとして信号ＭＣＬＫをリセットし、信号ＭＣＬＫのＮ周期分だけＮＭＯＳトランジスタＴｒ４のみをオンにする。図８はこの回生制御区間Ｃ１の電流経路を示したものであり、ＮＭＯＳトランジスタＴｒ３の寄生ダイオードＤ３→モータコイル８４→ＮＭＯＳトランジスタＴｒ４を経路として電流が流れ、モータコイル８４に蓄積されたエネルギーが放電される。
【００３０】
そして、この回生制御区間Ｃ１によって、モータコイル８４に蓄積されたエネルギーがほぼ全て放電されることになるため、キックバック現象が無くなり、モータの騒音を削減することができる。また、仮にこの回生制御区間Ｃ１でモータコイル８４に蓄積されたエネルギーが全て放電仕切れなくても、この回生制御区間Ｃ１によるエネルギー放電処理による静音化は可能であり、その場合のみ後述するキックバック制御区間Ｃ３が必要となる。
【００３１】
次に、この回生制御区間Ｃ１後のノーオーバーラップ制御区間Ｃ２においては、回生制御区間Ｃ１後から貫通電流が流れない程度の区間だけ全てのトランジスタのゲート信号をＨレベルとして図９に示すような電流経路を生成する。図９は、このノーオーバーラップ制御区間Ｃ２での電流経路を示したものであり、ＮＭＯＳトランジスタＴｒ３→モータコイル８４→ＮＭＯＳトランジスタＴｒ４を経路として電流が流れ、モータコイル８４に蓄積されたエネルギーが放電される。
【００３２】
次に、キックバック制御区間Ｃ３においては、このノーオーバーラップ制御区間Ｃ２の終了時をトリガーとして、信号ＭＣＬＫのＭ周期分だけＮＭＯＳトランジスタＴｒ４のゲート信号のみＬレベルとして図１０に示すような電流経路を生成する。ただし、前述したようにこのキックバック制御区間Ｃ３は、回生制御区間Ｃ１で全てのエネルギーが放出することができていれば不要となる。図１０は、このキックバック制御区間Ｃ３での電流経路を示したものであり、ＮＭＯＳトランジスタＴｒ４の寄生ダイオードＤ４→モータコイル８４→ＮＭＯＳトランジスタＴｒ３を経路として電流が流れ、モータコイル８４に残っているエネルギーが放電される。
【００３３】
そして、その後の第２のＰＷＭ制御区間Ｄと第２の通電制御区間Ｅにおいては、図１１及び図１２に示すように、このキックバック制御区間Ｃ３の終了後、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２を１６ステップのＨ、Ｌを繰り返すＰＷＭ制御信号に切り替え、ＰＭＯＳトランジスタＴｒ２からＮＭＯＳトランジスタＴｒ３間に流す電流を制御してＰＭＯＳトランジスタＴｒ２のゲート信号のデューティーが０％となる時点以降はＰＭＯＳトランジスタＴｒ２、ＮＭＯＳトランジスタＴｒ３を完全にオンにして通電させる。
【００３４】
図１１は、この第２のＰＷＭ制御区間Ｄの電流経路を示したものであり、ＰＭＯＳトランジスタＴｒ２→モータコイル８４→ＮＭＯＳトランジスタＴｒ３を経路として電流が流れ、モータコイル８４にエネルギーが蓄積される。また、図１２は、第２の通電制御区間Ｅの電流経路を示したものであり、図１１と同様の経路で電流が流れ、モータコイル８４にエネルギーが蓄積される。  
【００３５】
次に、図１３は、このような各区間制御を行うべくゲート信号制御回路６０によるゲート信号及び各入力信号（Ｐ１、Ｐ２、Ｎ１、Ｎ２、ロータ位置検出信号ＨＡＬＬ、クロック信号ＭＣＬＫ、信号Ｓ１６、リセット信号ＲＳＴ）と、各種信号（ＰＷＭリセット信号：ＰＷＭＲＳＴ、セレクタＳ１の信号：ＳＩＮ１、ＳＩＮ２、セレクタＳ２の信号：ＳＩＮ３、ＳＩＮ４、セレクタＳ１、Ｓ２のセレクト信号：ＳＥＬ、リセット信号：ＲＥＳＥＴ１、ＭＣＬＫの分周信号：ＣＬＫ１、ＣＬＫ２、ＣＬＫ３）との関係を示したタイムチャートである。
図示するように、このゲート信号制御回路６０は、まずロータ位置検出信号ＨＡＬＬ、発振器出力信号ＭＣＬＫ、リセット信号ＲＳＴ、１６ステップ生成回路出力信号Ｓ１６より、分周回路６２のリセット信号ＲＥＳＥＴ１を生成する。
【００３６】
このリセット信号ＲＥＳＥＴ１は、制御対象となるモータ８０の特性に合わせたタイミングで生成する必要があり、発振器４０の出力信号ＭＣＬＫの周期をカウントすることで第１ＰＷＭ制御区間Ｂ、回生制御区間Ｃ１、ノーオーバーラップ制御区間Ｃ２、キックバック制御区間Ｃ３を決定し、ロータ位置検出信号ＨＡＬＬの立ち上がり且つ立下りの時点、ＰＭＯＳトランジスタＴｒ１のゲート信号Ｐ１のデューティーが１００％になった時点、ノーオーバーラップ制御区間Ｃ２を開始する時点、キックバック制御区間Ｃ３を開始する時点、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２を１６ステップのＨ、Ｌを繰り返すＰＷＭ制御信号に切り替える時点、ＰＭＯＳトランジスタＴｒ２のゲート信号のデューティーが０％となる時点で立ち上がる。
【００３７】
そして、このリセット信号ＲＥＳＥＴ１の立ち上がりのタイミングで、分周クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３を全て初期化し、回生制御区間Ｃ１、ノーオーバーラップ制御区間Ｃ２、キックバック制御区間Ｃ３を分周クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３の１周期分とする。
また、セレクタＳ１の入力信号ＳＩＮ１は、ノーオーバーラップ制御区間Ｃ２の終了時までは１６ステップ生成回路の出力信号Ｓ１６を出力し、ノーオーバーラップ制御区間Ｃ２終了後Ｈに切り替わる信号である。また、セレクタＳ１の入力信号ＳＩＮ２は、ロータ位置検出信号ＨＡＬＬの立下り時から分周ＣＬＫ１の１周期分Ｌ、その後Ｈに切り替わる信号である。また、セレクタＳ２の入力信号ＳＩＮ３は、キックバック制御区間Ｃ３の終了時まではＨ、その後、第２ＰＷＭ制御区間Ｄは１６ステップ生成回路出力信号Ｓ１６の反転、通電区間はＨに切り替わる信号である。また、セレクタＳ２の入力信号ＳＩＮ４は、キックバック制御区間Ｃ３以前と、キックバック制御区間Ｃ３終了時から分周ＣＬＫ１の１周期後まではＨ、その後はＬに切り替わる信号である。
【００３８】
また、セレクタＳ１、Ｓ２のセレクト信号ＳＥＬは、ロータ位置検出信号ＨＡＬＬの立下りでＬに切り替わり、第１ＰＷＭ制御区間Ｂの終了後にＨ、キックバック制御区間Ｃ３の終了後にＬ、第２ＰＷＭ制御区間Ｄの終了後にＨに切り替わる信号である。
また、１６ステップ信号生成回路のＰＷＭリセット信号ＰＷＭＲＳＴは、ロータ位置検出信号ＨＡＬＬの立下りでＬに切り替わり、ノーオーバーラップ制御区間Ｃ２の開始時にＨ、キックバック制御区間Ｃ３の終了後、Ｌに切り替わる信号である。
【００３９】
一方、図１４は、このゲート信号制御回路６０によるゲート信号と、各入力信号との関係を示した他の例であり、図６が、ロータ位置検出信号ＨＡＬＬの立下りを基準とした波形であるのに対して、この図１４はロータ位置検出信号ＨＡＬＬの立ち上がりを基準とした波形である。
この例は、基本的には波形の切り替わりタイミングは図６と同じであるが、図６の場合とは逆にＰＭＯＳトランジスタＴｒ２からＰＷＭ制御を行うため、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２から制御を行うことになる。
【００４０】
そして、図１５は、この図１４に示すゲート信号制御回路の入出力信号について示したものであり、図１３が、ロータ位置検出信号ＨＡＬＬの立下りを基準とした波形に対して、図１５はロータ位置検出信号ＨＡＬＬの立ち上がりを基準とした波形である。この例は、基本的には波形の切り替わりタイミングは図１３と同じであるが、図１３の場合とは逆にＰＭＯＳトランジスタＴｒ２からＰＷＭ制御を行うため、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２から制御を行うことになる。
【００４１】
次に、このようなゲート信号制御回路６０を備えた本発明のモータ制御装置１０によるモータ制御方法について主に図１６及び図１７を参照しながら説明する。
本発明のモータ制御方法は、図示するように第１の通電制御区間Ａを実施するための第１通電制御ステップＳ１００と、第１のＰＷＭ制御区間Ｂを実施するための第１ＰＷＭ制御ステップＳ１０２と、回生制御区間Ｃ１を実施するための回生制御ステップＳ１０４と、ノーオーバーラップ制御区間Ｃ２を実施するためのノーオーバーラップ制御ステップＳ１０６と、キックバック制御区間Ｃ３を実施するためのキックバック制御ステップＳ１１０と、第２のＰＷＭ制御区間Ｄを実施するための第２ＰＷＭ制御ステップＳ１１２と、第２通電制御区間Ｅを実施するための第２通電制御ステップＳ１１４とからなる。
【００４２】
まず、第１通電制御ステップＳ１００では、第１の通電制御区間Ａにおいて、ＰＭＯＳトランジスタＴｒ１とＮＭＯＳトランジスタＴｒ４のみオンにすることで図７に示すように電流を襷がけに流す（トランジスタＴｒ１→モータコイル８４→トランジスタＴｒ４）。
次に、第１ＰＷＭ制御ステップＳ１０２では、第１のＰＷＭ制御区間Ｂにおいて、ＰＭＯＳトランジスタＴｒ１のゲート信号に１６ステップのパルス幅をスイープさせた信号を入力することで同じく図７に示すようにＰＭＯＳトランジスタＴｒ１、ＮＭＯＳトランジスタＴｒ４間に流れる電流を抑制する（トランジスタＴｒ１→モータコイル８４→トランジスタＴｒ４）。これによって、図１７に示すようにモータコイル８４に流れるコイル電流の傾きが生じてくる。
【００４３】
次に、回生制御ステップＳ１０４では、回生制御区間Ｃ１において、図８に示すようにＮＭＯＳトランジスタＴｒ３側の寄生ダイオードＤ３からモータコイル８４を介してＮＭＯＳトランジスタＴｒ４を電流の経路として回し、モータコイル８４に蓄積されたエネルギーを放電させる。これによって、図１７に示すようにモータコイル８４に流れるコイル電流の傾きが第１のＰＷＭ制御区間Ｂと連続するように緩やかな傾きとなる。
【００４４】
次に、ノーオーバーラップ制御ステップＳ１０６では、ノーオーバーラップ制御区間Ｃ２において、図９に示すように貫通電流が流れず、なお且つモータ８０の発電作用によりモータコイル８４にエネルギーが蓄積されないだけの時間に設定する。
次に、ステップＳ１０８では、このノーオーバーラップ制御ステップＳ１０６でエネルギーが充分に放電されたか否かを判断し、充分に放電された場合（Ｙｅｓ）にはステップＳ１１２にジャンプするが、充分に放電されない場合（Ｎｏ）には、次のキックバック制御ステップＳ１１０に移行してキックバック制御区間Ｃ３を実施する。このキックバック制御は、エネルギーが全て放電しきれなかった場合のみ必要なキックバック現象をマスクするものであり、図１７の例では回生制御区間Ｃ１でモータコイル８４のエネルギーを全て放電しているため、電流の傾きに変化は見られない。
【００４５】
次に、第２ＰＷＭ制御ステップＳ１１２では、第２のＰＷＭ制御区間Ｄにおいて、ＰＭＯＳトランジスタＴｒ２のゲート信号Ｐ２に前述同様にゲート信号制御回路６０で生成された１６ステップのＰＷＭ制御信号を入力することで、図１１に示すようにＰＭＯＳトランジスタＴｒ２からモータコイル８４を介してＮＭＯＳトランジスタＴｒ３側に流れる電流を制御する。そして、図１７に示すように、この第２のＰＷＭ制御区間Ｄでのモータコイル８４の電流の傾きは第１のＰＷＭ制御区間Ｂと同じ傾きとなる。
【００４６】
最後の第２通電制御ステップＳ１１４では、第２通電制御区間Ｅにおいて、ＰＭＯＳトランジスタＴｒ２、ＮＭＯＳトランジスタＴｒ３間に完全に通電させることで、図１２に示すようにモータコイル８４に流れる電流がノーオーバーラップ制御区間Ｃ２を基準に左右対称となる。
このように本発明は、モータ８０に流れる電流の向きを切り替えるに際して、第１のＰＷＭ制御区間Ｂと第２のＰＷＭ制御区間Ｄとの間に、回生制御区間Ｃ１と、ノーオーバーラップ制御区間Ｃ２及び必要に応じて更にキックバック制御区間Ｃ３を設けたため、モータコイル８４に蓄積されたエネルギーをほぼ完全に放電させることができる。これによって、モータコイル８４のエネルギーの蓄積によるキックバック現象を解消できるため、可聴域での雑音を効果的に抑制することができる。
【００４７】
また、エネルギーを完全に放電しきれない場合でも、この回生制御によるエネルギーの削減とキックバック制御区間を設けることで従来よりも大幅な静音化が可能となる。
また、モータ８０の定常回転時において静音化が可能となり、アナログでの制御回路よりもモータコイル８４の電流を直接的に制御できるため、モータ８０の種類にかかわらず対応可能となり、優れた汎用性を発揮することができる。すなわち、モータコイル８４の変更によってモータ８０の時定数が変化しても、制御信号をロジックで生成することにより分周ＣＬＫの変更のみで回生制御区間を容易に変更できるため、優れた汎用性を発揮できる。
【００４８】
また、Ｈブリッジ回路７０のトランジスタＴｒ１〜Ｔｒ４のゲート信号を制御するゲート信号制御回路６０を論理回路からなる、いわゆるデジタル回路で構成したため、公知の半導体製造技術を用いれば装置（ＩＣ）を容易に小型化できる。
なお、本発明のモータ制御回路は、家電製品や工業用・医療用機器などの駆動源となる各種モータの他に、ボイスモータなどの駆動にも用いることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明のモータ制御装置１０の実施の一形態を示す回路図である。
【図２】本発明装置に係るモータ８０を示す構成図である。
【図３】本発明装置に係る１６ステップ生成回路５０を示す回路図である。
【図４】本発明装置に係る１６ステップ生成回路５０の制御信号と出力信号波形を示すタイムチャート図である。
【図５】本発明装置に係るゲート信号制御回路６０を示す回路図である。
【図６】本発明装置に係るゲート信号制御回路６０における制御信号と出力信号波形との関係を示すタイムチャート図である。
【図７】本発明装置に係るＨブリッジ回路７０における第１通電制御区間Ａ及び第１ＰＷＭ制御区間Ｂでの電流経路を示す図である。
【図８】本発明装置に係るＨブリッジ回路７０における回生制御区間Ｃ１での電流経路を示す図である。
【図９】本発明装置に係るＨブリッジ回路７０におけるノーオーバーラップ制御区間Ｃ２での電流経路を示す図である。
【図１０】本発明装置に係るＨブリッジ回路７０におけるキックバック制御区間Ｃ３での電流経路を示す図である。
【図１１】本発明装置に係るＨブリッジ回路７０における第２ＰＷＭ制御区間Ｄでの電流経路を示す図である。
【図１２】本発明装置に係るＨブリッジ回路７０における第２通電制御区間Ｅでの電流経路を示す図である。
【図１３】本発明装置に係るゲート信号制御回路６０におけるゲート信号制御回路の制御信号と出力信号波形を示すタイムチャート図である。
【図１４】本発明装置に係るゲート信号制御回路６０における制御信号と出力信号波形との関係を示すタイムチャート図（ロータ位置検出信号ＨＡＬＬの立ち上がりを基準）である。
【図１５】本発明装置に係るゲート信号制御回路６０におけるゲート信号制御回路の制御信号と出力信号波形を示すタイムチャート図（ロータ位置検出信号ＨＡＬＬの立ち上がりを基準）である。
【図１６】本発明のモータ制御方法に係るフローチャート図である。
【図１７】本発明のモータ制御方法に係るモータコイル８４の電流波形を示す図である。
【図１８】従来制御方法における制御回路を示す図である。
【図１９】従来制御方法における制御信号と出力信号波形を示す図である。
【図２０】従来制御方法におけるコイル電流波形を示す図である。
【符号の説明】
【００５０】
１０…モータ制御装置
２０…ホール素子
３０…比較回路（ＣＯＭＰ）
４０…発振器
５０…１６ステップ生成回路
５１…１５進カウンタ
５２…１６進カウンタ
５３…ロジック（ＬＯＧＩＣ）
６０…ゲート信号制御回路
６１…リセット１（ＲＥＳＥＴ１）生成回路
６２…分周回路
６３…シフトレジスタ＋論理回路
７０…Ｈブリッジ回路
８０…モータ
Ｔｒ１、Ｔｒ２…ＰＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４…ＮＭＯＳトランジスタ
Ｓ１、Ｓ２…セレクタ
Ｐ１、Ｐ２、Ｎ１、Ｎ２…ゲート信号
ＭＣＬＫ…発振器４０の出力信号
ＨＡＬＬ…ロータ位置検出信号
Ｓ１６…１６ステップ生成回路の出力信号
【図１】
0005144380.tif 000002
【図２】
0005144380.tif 000003
【図３】
0005144380.tif 000004
【図４】
0005144380.tif 000005
【図５】
0005144380.tif 000006
【図６】
0005144380.tif 000007
【図７】
0005144380.tif 000008
【図８】
0005144380.tif 000009
【図９】
0005144380.tif 000010
【図１０】
0005144380.tif 000011
【図１１】
0005144380.tif 000012
【図１２】
0005144380.tif 000013
【図１３】
0005144380.tif 000014
【図１４】
0005144380.tif 000015
【図１５】
0005144380.tif 000016
【図１６】
0005144380.tif 000017
【図１７】
0005144380.tif 000018
【図１８】
0005144380.tif 000019
【図１９】
0005144380.tif 000020
【図２０】
0005144380.tif 000021