(57)【特許請求の範囲】
【請求項１】
入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、該昇降圧部から出力された出力電圧に比例した比例電圧と外部から入力された制御信号に応じて生成した基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた出力電圧可変の昇降圧型スイッチングレギュレータにおいて、
前記制御部は、前記昇降圧部に対して、前記基準電圧が入力されたローパスフィルタから出力された電圧と前記比例電圧との電圧差に応じた昇圧動作又は降圧動作を行わせ、該動作に応じて前記ローパスフィルタの時定数を可変させることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項２】
前記制御部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させることを特徴とする請求項１記載の昇降圧型スイッチングレギュレータ。
【請求項３】
前記制御部は、
入力された制御信号に応じて時定数を可変する前記ローパスフィルタと、
該ローパスフィルタの出力電圧と前記比例電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記降圧動作用及び昇圧動作用の各三角波信号が入力され、前記誤差増幅回路部からの出力信号と該三角波信号との電圧比較を行って生成したパルス信号を使用して前記昇降圧部の動作制御を行う昇降圧制御回路部と、
を備え、
前記昇降圧制御回路部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させることを特徴とする請求項２記載の昇降圧型スイッチングレギュレータ。
【請求項４】
入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、外部から入力された制御信号に応じた比率で生成した、該昇降圧部から出力された出力電圧に比例した比例電圧と、所定の基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた出力電圧可変の昇降圧型スイッチングレギュレータにおいて、
前記制御部は、前記昇降圧部に対して、前記比例電圧が入力されたローパスフィルタから出力された電圧と前記基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせ、該動作に応じて前記ローパスフィルタの時定数を可変させることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項５】
前記制御部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させることを特徴とする請求項４記載の昇降圧型スイッチングレギュレータ。
【請求項６】
前記制御部は、
入力された制御信号に応じて時定数を可変する前記ローパスフィルタと、
該ローパスフィルタの出力電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記降圧動作用及び昇圧動作用の各三角波信号が入力され、前記誤差増幅回路部からの出力信号と該三角波信号との電圧比較を行って生成したパルス信号を使用して前記昇降圧部の動作制御を行う昇降圧制御回路部と、
を備え、
前記昇降圧制御回路部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させることを特徴とする請求項５記載の昇降圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降圧型ＤＣ−ＤＣコンバータをなす昇降圧型スイッチングレギュレータに関し、特に外部信号により出力電圧が変更可能な昇降圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
従来において、定電圧回路の出力電圧を可変する方法としては、基準電圧を変更する方法（例えば、特許文献１参照。）と、出力電圧の検出比を変えるもの（例えば、特許文献２参照。）が一般的に使用されていた。
出力電圧を大幅に変更した場合、問題になるのが過渡応答によって発生するオーバーシュートとアンダーシュートであった。すなわち、出力電圧を低電圧から高電圧に変更した場合には出力電圧にオーバーシュートが発生し、出力電圧を高電圧から低電圧に変更した場合には出力電圧にアンダーシュートが発生していた。このようなオーバーシュートやアンダーシュートは、時として定電圧回路に接続されている負荷回路に対して誤動作を発生させる等の不具合を発生させる場合があるため、防止する必要があった。
オーバーシュートやアンダーシュートを防止する手段として、前記のような出力電圧の検出比を変えるようにしたものでは、出力電圧を変更してから一定の時間、出力電圧検出回路と誤差増幅回路の間にローパスフィルタを接続するようにしていた。
【特許文献１】特開平５−１１５１７３号公報
【特許文献２】特開平１１−１１９８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このように、出力電圧検出回路と誤差増幅回路の間に挿入したローパスフィルタの時定数は、定電圧回路のクロスオーバー周波数を考慮して決める必要があった。すなわち、該クロスオーバー周波数に対して、ローパスフィルタの時定数を小さく設定した場合は、前記のようなオーバーシュートやアンダーシュートが発生する。逆に、前記時定数を大きく設定した場合は、前記のようなオーバーシュートやアンダーシュートの発生を抑制できるが、出力電圧が目標電圧に到達するまでの時間が長くなるという問題があった。
【０００４】
一方、出力電圧の変動範囲が、入力電圧よりも低い電圧から入力電圧を超える高電圧まで広範囲にわたる場合、昇降圧型スイッチングレギュレータが使用されていた。昇降圧型スイッチングレギュレータは、降圧動作時と昇圧動作時とでクロスオーバー周波数が異なり、入力電圧が同じである場合、降圧動作時の方が、昇圧動作時よりも該クロスオーバー周波数が高くなる。
このように、降圧動作時と昇圧動作時とでクロスオーバー周波数が異なるような場合は、降圧動作時のクロスオーバー周波数に合わせて前記ローパスフィルタの時定数を設定すると、昇圧動作時にオーバーシュートやアンダーシュートが発生し、逆に、昇圧動作時のクロスオーバー周波数に合わせてローパスフィルタの時定数を設定すると、降圧動作時には出力電圧が目標電圧に到達するまでの時間が長くなるという問題があった。
【０００５】
本発明は、このような問題を解決するためになされたものであり、降圧動作時の出力電圧が目標電圧に達するまでの時間を短くすることができると共に、昇圧動作時においてもオーバーシュートやアンダーシュートの発生を防止することができる出力電圧可変の昇降圧型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る昇降圧型スイッチングレギュレータは、入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、該昇降圧部から出力された出力電圧に比例した比例電圧と外部から入力された制御信号に応じて生成した基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた出力電圧可変の昇降圧型スイッチングレギュレータにおいて、
前記制御部は、前記昇降圧部に対して、前記基準電圧が入力されたローパスフィルタから出力された電圧と前記比例電圧との電圧差に応じた昇圧動作又は降圧動作を行わせ、該動作に応じて前記ローパスフィルタの時定数を可変させるものである。
【０００７】
具体的には、前記制御部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させるようにした。
【０００８】
この場合、前記制御部は、
入力された制御信号に応じて時定数を可変する前記ローパスフィルタと、
該ローパスフィルタの出力電圧と前記比例電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記降圧動作用及び昇圧動作用の各三角波信号が入力され、前記誤差増幅回路部からの出力信号と該三角波信号との電圧比較を行って生成したパルス信号を使用して前記昇降圧部の動作制御を行う昇降圧制御回路部と、
を備え、
前記昇降圧制御回路部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させるようにした。
【０００９】
また、この発明に係る昇降圧型スイッチングレギュレータは、入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、外部から入力された制御信号に応じた比率で生成した、該昇降圧部から出力された出力電圧に比例した比例電圧と、所定の基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた出力電圧可変の昇降圧型スイッチングレギュレータにおいて、
前記制御部は、前記昇降圧部に対して、前記比例電圧が入力されたローパスフィルタから出力された電圧と前記基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせ、該動作に応じて前記ローパスフィルタの時定数を可変させるものである。
【００１０】
具体的には、前記制御部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させるようにした。
【００１１】
この場合、前記制御部は、
入力された制御信号に応じて時定数を可変する前記ローパスフィルタと、
該ローパスフィルタの出力電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記降圧動作用及び昇圧動作用の各三角波信号が入力され、前記誤差増幅回路部からの出力信号と該三角波信号との電圧比較を行って生成したパルス信号を使用して前記昇降圧部の動作制御を行う昇降圧制御回路部と、
を備え、
前記昇降圧制御回路部は、昇圧動作時の前記ローパスフィルタの時定数が、降圧動作時よりも大きくなるように前記ローパスフィルタの時定数を可変させるようにした。
【発明の効果】
【００１２】
本発明の昇降圧型スイッチングレギュレータによれば、前記制御部は、前記昇降圧部に対して、前記基準電圧が入力されたローパスフィルタから出力された電圧と前記比例電圧との電圧差、又は前記比例電圧が入力されたローパスフィルタから出力された電圧と前記基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせ、該動作に応じて前記ローパスフィルタの時定数を可変させるようにした。このことから、各動作ごとにローパスフィルタを最適な時定数に設定することができ、降圧動作時の出力電圧が目標電圧に達するまでの時間を短くすることができると共に、昇圧動作時においてもオーバーシュートやアンダーシュートの発生を防止することができる。
【発明を実施するための最良の形態】
【００１３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
図１において、昇降圧型スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを昇圧又は降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。
【００１４】
昇降圧型スイッチングレギュレータ１は、インダクタＬ１と、入力された制御信号に応じて降圧動作のためのスイッチングを行い、入力電圧ＶｉｎによるインダクタＬ１への充電を行うＰＭＯＳトランジスタからなる降圧用スイッチングトランジスタＭ１と、入力された制御信号に応じて降圧動作のためのスイッチングを行いインダクタＬ１の放電を行うＮＭＯＳトランジスタからなる降圧用同期整流トランジスタＭ２と、入力された制御信号に応じて昇圧動作のためのスイッチングを行い入力電圧ＶｉｎによるインダクタＬ１への充電を行うＮＭＯＳトランジスタからなる昇圧用スイッチングトランジスタＭ３と、入力された制御信号に応じて昇圧動作のためのスイッチングを行いインダクタＬ１の放電を行うＰＭＯＳトランジスタからなる昇圧用同期整流トランジスタＭ４とを備えている。
【００１５】
更に、昇降圧型スイッチングレギュレータ１は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂを生成する抵抗Ｒ１，Ｒ２と、出力コンデンサＣｏと、外部から入力されたデジタル信号Ｖｏｃに応じた基準電圧Ｖｒｅｆを生成して出力するＤ／Ａコンバータ２と、誤差増幅回路３と、昇降圧制御回路４と、降圧用ドライブ回路５と、昇圧用ドライブ回路６と、ローパスフィルタ７とを備えている。また、ローパスフィルタ７は、ＮＭＯＳトランジスタＭ５、抵抗Ｒ３，Ｒ４及びコンデンサＣ１で構成されている。
【００１６】
なお、降圧用スイッチングトランジスタＭ１、降圧用同期整流トランジスタＭ２、昇圧用スイッチングトランジスタＭ３、昇圧用同期整流トランジスタＭ４、インダクタＬ１及び出力コンデンサＣｏは昇降圧部をなし、Ｄ／Ａコンバータ２、誤差増幅回路３、昇降圧制御回路４、降圧用ドライブ回路５、昇圧用ドライブ回路６、ローパスフィルタ７及び抵抗Ｒ１，Ｒ２は制御部をなす。また、誤差増幅回路３は誤差増幅回路部を、昇降圧制御回路４、降圧用ドライブ回路５及び昇圧用ドライブ回路６は昇降圧制御回路部をそれぞれなし、分圧電圧Ｖｆｂは比例電圧をなす。
また、図１の昇降圧型スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、各トランジスタＭ１〜Ｍ４の少なくとも１つ、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００１７】
入力電圧Ｖｉｎと接地電圧ＧＮＤとの間には降圧用スイッチングトランジスタＭ１と降圧用同期整流トランジスタＭ２が直列に接続され、降圧用スイッチングトランジスタＭ１と降圧用同期整流トランジスタＭ２との接続部と、出力端子ＯＵＴとの間には、インダクタＬ１と昇圧用同期整流トランジスタＭ４が直列に接続されている。インダクタＬ１と昇圧用同期整流トランジスタＭ４との接続部と接地電圧ＧＮＤとの間には昇圧用スイッチングトランジスタＭ３が接続されている。また、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、出力コンデンサＣｏが接続されると共に抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。
【００１８】
Ｄ／Ａコンバータ２から出力された基準電圧Ｖｒｅｆは、ローパスフィルタ７を介して誤差増幅回路３の非反転入力端に入力され、誤差増幅回路３の反転入力端には分圧電圧Ｖｆｂが入力されている。誤差増幅回路３は、入力された分圧電圧Ｖｆｂと、ローパスフィルタ７を介して入力された基準電圧Ｖｒｅｆとの電圧差を増幅して出力信号ＥＡｏを生成し出力する。Ｄ／Ａコンバータ２の出力端と誤差増幅回路３の非反転入力端との間には、抵抗Ｒ３及びＲ４が直列に接続され、誤差増幅回路３の非反転入力端と接地電圧ＧＮＤとの間にコンデンサＣ１が接続されている。また、抵抗Ｒ３と並列にＮＭＯＳトランジスタＭ５が接続され、ＮＭＯＳトランジスタＭ５のゲートには昇降圧制御回路４からの制御信号ＤＥＴＯＵＴが入力されている。
【００１９】
昇降圧制御回路４には、誤差増幅回路３の出力信号ＥＡｏ、所定の降圧用三角波信号ＤＴＷ及び所定の昇圧用三角波信号ＵＴＷがそれぞれ入力され、入力された各信号から降圧動作又は昇圧動作のいずれかの動作を行う。なお、降圧用三角波信号ＤＴＷ及び昇圧用三角波信号ＵＴＷは、外部から入力されるようにしてもよいし、該各三角波信号ＤＴＷ及びＵＴＷをそれぞれ生成して出力する発振回路を設けるようにしてもよい。
【００２０】
昇降圧制御回路４は、降圧動作時には、誤差増幅回路３の出力信号ＥＡｏと降圧用三角波信号ＤＴＷとの電圧比較を行い、ＰＷＭ制御を行うための降圧用パルス信号Ｓｐ１を生成して降圧用ドライブ回路５に出力すると共に、ハイレベルの制御信号ＤＥＴＯＵＴを出力する。また、昇降圧制御回路４は、昇圧動作時には、誤差増幅回路３の出力信号ＥＡｏと昇圧用三角波信号ＵＴＷとの電圧比較を行い、ＰＷＭ制御を行うための昇圧用パルス信号Ｓｐ２を生成して昇圧用ドライブ回路６に出力すると共に、ローレベルの制御信号ＤＥＴＯＵＴを出力する。
【００２１】
降圧用ドライブ回路５は、入力された降圧用パルス信号Ｓｐ１に応じて降圧用スイッチングトランジスタＭ１及び降圧用同期整流トランジスタＭ２のスイッチング制御を行い、昇圧用ドライブ回路６は、入力された昇圧用パルス信号Ｓｐ２に応じて昇圧用スイッチングトランジスタＭ３及び昇圧用同期整流トランジスタＭ４のスイッチング制御を行う。また、ＮＭＯＳトランジスタＭ５は、降圧動作時はオンして導通状態になり、昇圧動作時はオフして遮断状態になる。
【００２２】
このような構成において、昇降圧制御回路４は、降圧動作時には、昇圧用ドライブ回路６に対して、昇圧用スイッチングトランジスタＭ３をオフさせると共に昇圧用同期整流トランジスタＭ４をオンさせ、降圧用ドライブ回路５に対して、分圧電圧Ｖｆｂがローパスフィルタ７を介して入力される基準電圧Ｖｒｅｆになるように、降圧用スイッチングトランジスタＭ１と降圧用同期整流トランジスタＭ２を相補的にオン／オフさせる。また、昇降圧制御回路４は、昇圧動作時には、降圧用ドライブ回路５に対して、降圧用スイッチングトランジスタＭ１をオンさせると共に降圧用同期整流トランジスタＭ２をオフさせ、昇圧用ドライブ回路６に対して、分圧電圧Ｖｆｂがローパスフィルタ７を介して入力される基準電圧Ｖｒｅｆになるように、昇圧用スイッチングトランジスタＭ３と昇圧用同期整流トランジスタＭ４を相補的にオン／オフさせる。
【００２３】
一方、ローパスフィルタ７は、基準電圧Ｖｒｅｆが変化したときの高周波成分をカットする働きをなしており、降圧動作時には、ＮＭＯＳトランジスタＭ５がオンして導通状態になっていることから、抵抗Ｒ３は短絡され、抵抗Ｒ３及びＲ４の抵抗値をそれぞれｒ３及びｒ４とし、コンデンサＣ１の容量をｃ１とすると、ローパスフィルタ７における降圧動作時の時定数Ｔｄは、Ｔｄ＝ｒ４×ｃ１になる。また、昇圧動作時には、ＮＭＯＳトランジスタＭ５がオフして遮断状態になることから、ローパスフィルタ７における昇圧動作時の時定数Ｔｕは、Ｔｕ＝（ｒ３＋ｒ４）×ｃ１になる。すなわち、ローパスフィルタ７において、昇圧動作時の時定数Ｔｕは、降圧動作時の時定数Ｔｄよりも大きくなるようにして、ローパスフィルタ７の時定数を、降圧動作時及び昇圧動作時の各クロスオーバー周波数に合わせて最適な値にすることができる。
【００２４】
なお、図１では、降圧動作時と昇圧動作時とで、ローパスフィルタ７における時定数の抵抗値を変えるようにしたが、該時定数の容量値を変えるようにしてもよく、このようにした場合、図１のローパスフィルタ７は図２のようになる。なお、図２では、図１と同じもの又は同様のものは同じ符号で示している。
図２のローパスフィルタ７は、ＮＭＯＳトランジスタＭ５、抵抗Ｒ４、コンデンサＣ１，Ｃ２及びインバータＩＮＶ１で構成されている。
Ｄ／Ａコンバータ２の出力端と誤差増幅回路３の非反転入力端との間には抵抗Ｒ４が接続され、誤差増幅回路３の非反転入力端と接地電圧ＧＮＤとの間に、コンデンサＣ１、及びコンデンサＣ２とＮＭＯＳトランジスタＭ５との直列回路が並列に接続されている。また、ＮＭＯＳトランジスタＭ５のゲートには、昇降圧制御回路４からの制御信号ＤＥＴＯＵＴがインバータＩＮＶ１を介して入力されている。
【００２５】
降圧動作時には、ＮＭＯＳトランジスタＭ５がオフして遮断状態になっていることから、ローパスフィルタ７における降圧動作時の時定数Ｔｄは、Ｔｄ＝ｒ４×ｃ１になる。また、昇圧動作時には、ＮＭＯＳトランジスタＭ５がオンして導通状態になることから、コンデンサＣ２の容量値をｃ２とすると、ローパスフィルタ７における昇圧動作時の時定数Ｔｕは、Ｔｕ＝ｒ４×（ｃ１＋ｃ２）になる。すなわち、図２のローパスフィルタ７において、昇圧動作時の時定数Ｔｕは、降圧動作時の時定数Ｔｄよりも大きくなるようにして、ローパスフィルタ７の時定数を、降圧動作時及び昇圧動作時の各クロスオーバー周波数に合わせて最適な値にすることができる。
【００２６】
一方、前記説明では、基準電圧Ｖｒｅｆを変えることによって出力電圧Ｖｏｕｔの電圧変更を行う場合を例にして説明したが、分圧電圧Ｖｆｂを生成する際の分圧比を変えることによって出力電圧Ｖｏｕｔの電圧変更を行うようにしてもよい。このようにした場合、図３で示すように、図１の抵抗Ｒ１及びＲ２の代わりに、外部から入力される制御信号Ｓｃにおいて分圧比が可変する、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成して出力する分圧回路１１を備えると共に、図１のＤ／Ａコンバータ２の代わりに所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１２を備え、分圧回路１１からの分圧電圧Ｖｆｂをローパスフィルタ７を介して誤差増幅回路３の反転入力端に入力し、誤差増幅回路３の非反転入力端には基準電圧発生回路１２からの基準電圧Ｖｒｅｆが入力されるようにすればよい。この場合、誤差増幅回路３、昇降圧制御回路４、降圧用ドライブ回路５、昇圧用ドライブ回路６、ローパスフィルタ７、分圧回路１１及び基準電圧発生回路１２は制御部をなす。言うまでもなく、図３のローパスフィルタ７を図２のような回路にしてもよい。
【００２７】
このように、本第１の実施の形態における昇降圧型スイッチングレギュレータは、基準電圧Ｖｒｅｆ又は分圧電圧Ｖｆｂの変化を、ローパスフィルタ７を介して誤差増幅回路３に入力するようにし、しかも、降圧動作時と昇圧動作時とでローパスフィルタ７の時定数を変えてそれぞれの動作時に最適な時定数になるようにしたことから、出力電圧Ｖｏｕｔをダイナミックに変更した場合においても、出力電圧Ｖｏｕｔにオーバーシュートやアンダーシュートが発生することなく、更に出力電圧Ｖｏｕｔを最短時間で目標電圧にすることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
【図２】ローパスフィルタ７の他の回路例を示した図である。
【図３】本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの他の回路例を示した図である。
【符号の説明】
【００２９】
１  昇降圧型スイッチングレギュレータ
２  Ｄ／Ａコンバータ
３  誤差増幅回路
４  昇降圧制御回路
５  降圧用ドライブ回路
６  昇圧用ドライブ回路
７  ローパスフィルタ
１１  分圧回路
１２  基準電圧発生回路
Ｍ１  降圧用スイッチングトランジスタ
Ｍ２  降圧用同期整流トランジスタ
Ｍ３  昇圧用スイッチングトランジスタ
Ｍ４  昇圧用同期整流トランジスタ
Ｍ５  ＮＭＯＳトランジスタ
ＩＮＶ１  インバータ
Ｌ１  インダクタ
Ｃｏ  出力コンデンサ
Ｃ１，Ｃ２  コンデンサ
Ｒ１〜Ｒ４  抵抗
【図１】
0005163058.tif 000002
【図２】
0005163058.tif 000003
【図３】
0005163058.tif 000004