(57)【特許請求の範囲】
【請求項１】
半導体基板の一表面側に形成した薄膜および前記半導体基板を加工して梁部を形成するようにした梁部を備えた構造体の製造方法であって、ｐ形もしくはｎ形の前記半導体基板の前記一表面側に除去部位として形成する多孔質部の形状に応じてパターン設計した陽極を前記半導体基板の他表面側に形成する陽極形成工程と、前記陽極と電解液中で前記半導体基板の前記一表面側に配置される陰極との間に通電して前記半導体基板の前記一表面側に前記陽極よりも大きく厚みの面内分布を有する前記多孔質部を形成する陽極酸化工程と、陽極酸化工程の後で前記半導体基板の前記一表面側に前記薄膜を形成する薄膜形成工程と、薄膜形成工程の後で前記薄膜において前記梁部となる部位の周囲の不要部をエッチング除去して開孔部を形成する開孔部形成工程と、開孔部形成工程にて形成した開孔部を通して前記多孔質部を選択的にエッチング除去して空洞部を形成することで前記半導体基板から分離した梁部を形成する分離工程とを有することを特徴とする梁部を備えた構造体の製造方法。
【請求項２】
前記薄膜形成工程では、前記薄膜として絶縁膜を形成することを特徴とする請求項１記載の梁部を備えた構造体の製造方法。
【請求項３】
前記薄膜形成工程では、前記薄膜として多層膜を形成することを特徴とする請求項１記載の梁部を備えた構造体の製造方法。
【請求項４】
前記半導体基板が単結晶シリコン基板であり、前記薄膜形成工程では、前記薄膜として少なくとも単結晶シリコン膜を形成することを特徴とする請求項１記載の梁部を備えた構造体の製造方法。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載の製造方法により製造された梁部を備えた構造体を有することを特徴とするＭＥＭＳデバイス。
【請求項６】
前記梁部にセンサ要素および当該センサ要素と協働する電子回路部が形成されてなることを特徴とする請求項５記載のＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、梁部を備えた構造体の製造方法およびＭＥＭＳ（micro  electro  mechanical  system）デバイスに関するものである。
【背景技術】
【０００２】
従来から、マイクロマシニング技術を利用して梁部を備えた構造体（例えば、ＭＥＭＳデバイスなど）を製造する製造方法が各所で研究開発されている（例えば、特許文献１，２参照）。
【０００３】
可動部のあるＭＥＭＳデバイスとしては、例えば、加速度センサやジャイロセンサなどが広く知られているが、上記特許文献１には、可動部のないＭＥＭＳデバイスの一種であるマイクロヒータの製造方法が記載されている。以下、このマイクロヒータの製造方法について図７に基づいて説明する。
【０００４】
まず、シリコン基板１００の一表面上にＴｉＯ２膜からなる絶縁膜１０１を形成し、続いて、絶縁膜１０１上に発熱体１０３（図７（ｃ）参照）の基礎となるＰｔ膜からなる金属膜１０２を形成することにより、図７（ａ）に示す構造を得る。なお、上記特許文献１ででは、金属膜１０２の材料と絶縁膜１０１の材料との線膨張率差を小さくするために、絶縁膜１０１の材料としてＴｉＯ２を採用している。
【０００５】
次に、フォトリソグラフィ技術を利用して金属膜１０２上に発熱体の形状に応じてパターニングされた第１のレジスト層１０４を形成することにより、図７（ｂ）に示す構造を得る。
【０００６】
その後、第１のレジスト層１０４をマスクとして金属膜１０２の不要部分をエッチング除去することで金属膜１０２の一部からなる発熱体１０３を形成することにより、図７（ｃ）に示す構造を得る。
【０００７】
さらにその後、第１のレジスト層１０４を除去してから、シリコン基板１００の上記一表面側に梁部１１１（図７（ｆ）参照）および梁部１１１を支持する支持部１１０の形状に応じてパターニングされた第２のレジスト層１０５を形成することにより、図７（ｄ）に示す構造を得る。
【０００８】
続いて、第２のレジスト層１０５をマスクとして絶縁膜１０１の不要部をエッチング除去して開孔部１０６を形成することにより、図７（ｅ）に示す構造を得る。
【０００９】
その後、開孔部１０６を通してシリコン基板１００を上記一表面側からアルカリ系溶液（例えば、ＴＭＡＨ溶液、ＫＯＨ溶液など）によって異方性エッチングして空洞部１０７を形成することでシリコン基板１００から分離した梁部１１１を形成し、第２のレジスト層１０５を除去することにより、図７（ｆ）に示す構造のマイクロヒータを得ている。
【００１０】
要するに、上記特許文献１では、エッチング速度の結晶方位依存性を利用した異方性エッチングによって空洞部１０７を形成することで梁部１１１をシリコン基板１００から分離している。
【００１１】
また、従来からシリコン基板の一表面側に互いに異なる材料からなる薄膜を積層した後、最表面側の薄膜を所望の形状にパターニングした後でシリコン基板側の薄膜を犠牲層として選択的にエッチングして空洞部を形成することで構造体を製造する技術が表面マイクロマシニング技術として知られているが、上記特許文献２には、ＳＯＩ基板の一表面側のシリコン層（活性層）をパターニングした後でＳＯＩ基板のＳｉＯ２膜の一部を犠牲層として選択的にエッチングして空洞部を形成することで上記シリコン層の一部からなる梁部を含む可動部をＳＯＩ基板の支持基板から分離する技術が開示されている。
【特許文献１】特開平８−６９８５８号公報
【特許文献２】特開２００４−１３６３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記特許文献１に開示された梁部を備えた構造体の製造方法では、シリコン基板１００の上記一表面の面方位により空洞部１０７の形状が制約されるので、構造体やＭＥＭＳデバイスの形状に制約があった。なお、空洞部１０７を形成する分離工程において異方性エッチングの代わりに等方性エッチングを行うことも考えられるが、等方性エッチングでは、空洞部１０７の形状の制御がより難しかった。
【００１３】
また、一般的な表面マイクロマシニング技術では、上述の犠牲層の材料としてアルミニウムやポリイミドなどが用いられるが、一般的な表面マイクロマシニング技術を利用して梁部を備えた構造体を製造した場合には、梁部とシリコン基板の上記一表面との間のギャップ長が犠牲層の厚みにより制約されるので、分離した梁部がシリコン基板の上記一表面に張り付くスティッキングが起こりやすく、歩留まりが低下してしまうことがあった。
【００１４】
また、上述のようにＳＯＩ基板のＳｉＯ２膜を犠牲層として上記シリコン層の一部により梁部を構成した場合にも、分離した梁部が支持基板に張り付くスティッキングが起こりやすく、歩留まりが低下してしまうことがあった。また、ＳＯＩ基板の上記シリコン層の一部により梁部を形成した場合には、上記シリコン層にトランジスタやＩＣなどを形成することができるという利点があるが、ＳＯＩ基板が高価であり、しかも、梁部の残留応力に起因してＭＥＭＳデバイスの所望の性能が得られないことがあった。
【００１５】
これに対して、上記特許文献１に開示された梁部を備えた構造体の製造方法では、空洞部１０７の内底面と梁部１１１とのギャップ長を十分に長くすることができるので、スティッキングを防止することができるが、エッチング速度の結晶方位依存性を利用した異方性エッチングにより空洞部１０７を形成することでシリコン基板１００から分離した梁部１１１を形成する分離工程を行う前にエッチング部位以外をあらかじめ保護しておく必要があるとともに、分離工程におけるエッチング時間が長い（梁部１１１の幅寸法によっては６〜７時間のエッチング時間を要することもある）ので、製造コストが高くなってしまう。なお、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いたバルクマイクロマシニング技術によって梁部を備えた構造体を製造する技術も知られているが、ＩＣＰ型のドライエッチング装置は高価であり、設備投資を含めた製造コストが高くなってしまう。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、梁部を備えた構造体の形状の制約が少なく、製造コストの低コスト化が可能な梁部を備えた構造体の製造方法およびＭＥＭＳデバイスを提供することにある。
【課題を解決するための手段】
【００１７】
請求項１の発明は、半導体基板の一表面側に形成した薄膜および前記半導体基板を加工して梁部を形成するようにした梁部を備えた構造体の製造方法であって、ｐ形もしくはｎ形の前記半導体基板の前記一表面側に除去部位として形成する多孔質部の形状に応じてパターン設計した陽極を前記半導体基板の他表面側に形成する陽極形成工程と、前記陽極と電解液中で前記半導体基板の前記一表面側に配置される陰極との間に通電して前記半導体基板の前記一表面側に前記陽極よりも大きく厚みの面内分布を有する前記多孔質部を形成する陽極酸化工程と、陽極酸化工程の後で前記半導体基板の前記一表面側に前記薄膜を形成する薄膜形成工程と、薄膜形成工程の後で前記薄膜において前記梁部となる部位の周囲の不要部をエッチング除去して開孔部を形成する開孔部形成工程と、開孔部形成工程にて形成した開孔部を通して前記多孔質部を選択的にエッチング除去して空洞部を形成することで前記半導体基板から分離した梁部を形成する分離工程とを有することを特徴とする。
【００１８】
この発明によれば、陽極形成工程にて形成する陽極のパターンにより陽極酸化工程において半導体基板に流れる電流の電流密度の面内分布が決まるので、陽極酸化工程にて形成する多孔質部の厚みの面内分布を制御することが可能であり、当該多孔質部を分離工程で選択的にエッチング除去して空洞部を形成することで前記半導体基板から分離した梁部が形成されるから、梁部を備えた構造体の形状の制約が少なく、しかも、エッチング速度の結晶方位依存性を利用した異方性エッチングにより空洞部を形成する場合に比べてエッチング時間を短縮でき、製造コストの低コスト化が可能になる。
【００１９】
請求項２の発明は、請求項１の発明において、前記薄膜形成工程では、前記薄膜として絶縁膜を形成することを特徴とする。
【００２０】
この発明によれば、前記薄膜の材料としてＳｉＯ２、ＳｉＮ、ＳｉＯＮなどの半導体製造プロセスにおいて一般的な絶縁材料を用いることで前記梁部の信頼性を高めることが可能になる。
【００２１】
請求項３の発明は、請求項１の発明において、前記薄膜形成工程では、前記薄膜として多層膜を形成することを特徴とする。
【００２２】
この発明によれば、前記薄膜の残留応力や膜厚の制御が容易になり、前記梁部の形状の自由度が高くなる。
【００２３】
請求項４の発明は、請求項１の発明において、前記半導体基板が単結晶シリコン基板であり、前記薄膜形成工程では、前記薄膜として少なくとも単結晶シリコン膜を形成することを特徴とする。
【００２４】
この発明によれば、前記薄膜に電子回路部などを形成することが可能であり、前記薄膜のうち前記梁部となる部位に電子回路部などを形成することも可能となる。
【００２５】
請求項５の発明は、請求項１ないし請求項４のいずれか１項に記載の製造方法により製造された梁部を備えた構造体を有することを特徴とする。
【００２６】
この発明によれば、ＭＥＭＳデバイスの製造コストの低コスト化を図れる。
【００２７】
請求項６の発明は、請求項５の発明において、前記梁部にセンサ要素および当該センサ要素と協働する電子回路部が形成されてなることを特徴とする。
【００２８】
この発明によれば、センサ要素と電子回路部との間の距離を短くすることができ、センサ性能の向上を図れる。
【発明の効果】
【００２９】
請求項１の発明では、梁部を備えた構造体の形状の制約が少なく、製造コストの低コスト化が可能になるという効果がある。
【００３０】
請求項５の発明では、ＭＥＭＳデバイスの製造コストの低コスト化を図れるという効果がある。
【発明を実施するための最良の形態】
【００３１】
（実施形態１）
以下、半導体基板の一表面側に形成した薄膜および前記半導体基板を加工して梁部を形成するようにした梁部を備えた構造体の製造方法について図１（ａ）〜（ｅ）を参照しながら説明する。
【００３２】
まず、単結晶のシリコン基板からなる半導体基板１の一表面側（図１（ａ）の上面側）に除去部位として形成する多孔質シリコン部からなる多孔質部３（図１（ｂ）参照）の形状に応じてパターン設計した陽極２を半導体基板１の他表面側（図１（ａ）の下面側）に形成する陽極形成工程を行うことによって、図１（ａ）に示す構造を得る。ここにおいて、陽極形成工程では、半導体基板１の上記一表面側に陽極２の基礎となるアルミニウム膜からなる導電性層を例えばスパッタ法や蒸着法によって成膜した後、フォトリソグラフィ技術およびエッチング技術を利用して導電性層をパターニングすることによって導電性層の一部からなる陽極２を形成する。
【００３３】
陽極形成工程の後、上述の陽極２と陽極酸化用の電解液中で半導体基板１の上記一表面側に配置した陰極との間に通電して半導体基板１の上記一表面側に上述の多孔質部３を形成する陽極酸化工程を行うことによって、図１（ｂ）に示す構造を得る。なお、本実施形態では、半導体基板１として、導電形がｐ形のものを用いているので、陽極酸化工程において半導体基板１の上記一表面側に光を照射する必要はないが、半導体基板１として導電形がｎ形のものを用いる場合には光を照射する必要がある。また、上述の電解液としては、５５ｗｔ％のフッ化水素水溶液とエタノールとを１：１で混合した混合溶液を用いているが、フッ化水素水溶液の濃度やフッ化水素水溶液とエタノールとの混合比は特に限定するものではない。
【００３４】
ところで、本実施形態では、上述のように半導体基板１としてシリコン基板を用いているので、半導体基板１の一部を陽極酸化工程において多孔質化する際には、ホールをｈ＋、電子をｅ−とすると、以下の反応が起こっていると考えられる。
Ｓｉ＋２ＨＦ＋（２−ｎ）ｈ＋→ＳｉＦ２＋２Ｈ＋＋ｎｅ−
ＳｉＦ２＋２ＨＦ→ＳｉＦ４＋Ｈ２
ＳｉＦ４＋２ＨＦ→ＳｉＨ２Ｆ６
すなわち、シリコン基板からなる半導体基板１の陽極酸化では、Ｆイオンの供給量とホールｈ＋の供給量との兼ね合いで多孔質化あるいは電解研磨が起こることが知られており、Ｆイオンの供給量の方がホールの供給量よりも多い場合には多孔質化が起こり、ホールｈ＋の供給量がＦイオンの供給量よりも多い場合には電解研磨が起こる。したがって、本実施形態のように半導体基板１として導電形がｐ形のものを用いている場合には、陽極酸化による多孔質化の速度はホールｈ＋の供給量で決まるから、半導体基板１中を流れる電流の電流密度で多孔質化の速度が決まり、多孔質部３の厚みが決まることになる。ここで、例えば、陽極２の平面形状が円形状である場合には、陽極２の厚み方向に沿った中心線から離れるほど電流密度が徐々に小さくなるような電流密度の面内分布を有することとなり、半導体基板１の上記一表面側に形成される多孔質部３は、陽極２の上記中心線から離れるほど徐々に薄くなっている。なお、多孔質部３の形状は、陽極２の形状だけでなく、半導体基板１の抵抗率や厚み、電解液の電気抵抗値や、半導体基板１と陰極との間の距離、陰極の平面形状などによっても制御することができる。
【００３５】
上述の陽極酸化工程の後、半導体基板１の上記一表面側に絶縁膜からなる薄膜４を形成する薄膜形成工程を行うことによって、図１（ｃ）に示す構造を得る。ここで、薄膜４を構成する絶縁膜としては、例えば、低応力のＳｉＮ膜や、応力調整したＳｉＯＮ膜や、ＳｉＯ２膜とＳｉＮ膜との積層膜などを形成すればよい。ここにおいて、低応力のＳｉＮ膜を成膜するには、例えば、成膜方法としてＬＰＣＶＤ法を採用してＳｉリッチとなる条件で堆積させればよく、当該条件で堆積させることにより、一般的に引っ張り応力の強いＳｉＮ膜の応力を低減することができる。また、応力調整したＳｉＯＮ膜を成膜するには、例えば、成膜方法としてＰＥＣＶＤ法を採用してＳｉＨ４ガスとＮ２ＯガスとＮ２ガス（あるいはＮＨ３ガス）とのガス流量比を適宜設定してＳｉＯＮ膜のＯとＮとの組成比を調整することで応力を調整することができる。すなわち、ＳｉＯ膜は残留応力が圧縮応力になるのに対して、ＳｉＯＮ膜とすることで圧縮応力の低減を図ったり、残留応力を圧縮応力ではなく引張応力にすることが可能となる。また、ＳｉＯ２膜とＳｉＮ膜との積層膜により薄膜４を構成する場合には、例えば、ＬＰＣＶＤ法によるＳｉＮ膜の堆積工程、ＰＥＣＶＤ法によるＳｉＯ２膜の堆積工程、ＰＥＣＶＤ法によるＳｉＮ膜の堆積工程を順次行えばよく、引張応力の発生するＳｉＮ膜と圧縮応力の発生するＳｉＯ２膜とを積層することで応力を調整することができる。
【００３６】
上述の薄膜形成工程の後、薄膜４において梁部７（図１（ｅ）参照）となる部位の周囲の不要部をエッチング除去して開孔部（貫通孔）５を形成する開孔部形成工程を行うことによって、図１（ｄ）に示す構造を得る。なお、この開孔部形成工程を行うことにより、薄膜４は、梁部７に対応する部位と梁部７を支持する支持部８（図１（ｅ）参照）に対応する部位とが残る。
【００３７】
開孔部形成工程にて形成した開孔部５を通して多孔質部３を選択的にエッチング除去して空洞部６を形成することで半導体基板１から分離した梁部７を形成する分離工程を行うことによって、図１（ｅ）に示す構造の梁部７を備えた構造体を得ることができるので、その後、ダイシング工程を行えばよい。ここにおいて、多孔質部３を選択的にエッチング除去するエッチング液としては、ＫＯＨ溶液やＴＭＡＨ溶液などのアルカリ系溶液を用いればよく、バルクのシリコン基板とは異なり、室温でも多孔質部３をエッチングすることができるので、エッチング選択比を高めることができる。ここで、多孔質シリコン部からなる多孔質部３のエッチング速度は、バルクのシリコン基板に比べて速く、多孔度にもよるが、室温でのエッチング速度として８０℃〜１００℃でのシリコン基板のエッチング速度の２０〜３０倍程度の値を得ることが可能であり、空洞部６の形成に要するエッチング時間を大幅に短縮することができる。また、分離工程においてエッチング液としてアルカリ系溶液を用いることで、アルミニウム膜からなる陽極２を分離工程においてエッチング除去することができるので、陽極２を除去するための工程を別途に設ける必要がないという利点もある。なお、上述の開孔部形成工程において形成する開孔部５の数は１つでもよいが、複数形成したほうが、分離工程において多孔質部３を選択的にエッチング除去する際のエッチング液の液抜けが容易になる。
【００３８】
以上説明した本実施形態の梁部７を備えた構造体の製造方法によれば、陽極形成工程にて形成する陽極２のパターンにより陽極酸化工程において半導体基板１に流れる電流の電流密度の面内分布が決まるので、陽極酸化工程にて形成する多孔質部３の厚みの面内分布を制御することが可能であり、当該多孔質部３を分離工程で選択的にエッチング除去して空洞部６を形成することで半導体基板１から分離した梁部７が形成されるから、梁部７を備えた構造体の形状の制約が少なく、しかも、上記特許文献１のようにエッチング速度の結晶方位依存性を利用した異方性エッチングにより空洞部１０７（図７参照）を形成する場合に比べてエッチング時間を短縮でき、製造コストの低コスト化が可能になる。また、上述のように薄膜４の材料としてＳｉＯ２、ＳｉＮ、ＳｉＯＮなどの半導体製造プロセスにおいて一般的な絶縁材料を用いることで梁部７の信頼性を高めることが可能になる。
【００３９】
（実施形態２）
本実施形態では、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有し、図２に示すように梁部７上に素子部１０の少なくとも一部を有するＭＥＭＳデバイスの一例として、図３に示す構成のマイクロヒータを例示する。
【００４０】
本実施形態のＭＥＭＳデバイスは、梁部７を備えた構造体を断熱構造に利用しており、薄膜４をＳｉＯ２膜とＳｉＮ膜との積層膜により構成してあり、薄膜４の一部からなる梁部７の上に所定形状にパターニングされたＰｔ薄膜からなる発熱体１１が形成され、薄膜４において梁部７を支持している支持部８の表面側に、発熱体１１に電気的に接続されたパッド１２，１２が形成されている。したがって、一対のパッド１２，１２を介して発熱体１１へ電流を流すことにより発熱体１１を発熱させることができる。
【００４１】
本実施形態のＭＥＭＳデバイスは、支持部８の平面形状が矩形枠状に形成されるとともに、梁部７の平面形状が短冊状の形状に形成されており、梁部７の両端部が支持部８の２つの角部に連続一体に形成されており、梁部７の幅方向の両側それぞれに三角形状の開孔部５が形成されている。ここで、本実施形態のＭＥＭＳデバイスでは、薄膜４を構成する下層のＳｉＯ２膜および上層のＳｉＮ膜それぞれの膜厚を１μｍ、０．１μｍに設定し、空洞部６の深さ寸法を１００μｍに設定してあるが、これらの数値は特に限定するものでない。ただし、空洞部６の深さ寸法は、発熱体１１で発生した熱が半導体基板１に吸熱されるのを防止するうえでは大きいほうが望ましい。
【００４２】
しかして、本実施形態のＭＥＭＳデバイスでは、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有しているので、当該ＭＥＭＳデバイスの低コスト化を図れるとともに高性能化を図れる。なお、本実施形態では、薄膜４をＳｉＯ２膜とＳｉＮ膜との積層膜により構成しているが、薄膜４の材料は上記積層膜に限らず、例えば、ＵＬＳＩなでで層間絶縁膜の材料として用いられている多孔質シリカのような低誘電率（low-k）絶縁材料を採用してもよく、low-k絶縁材料を採用することにより、断熱性を向上させることができる。
【００４３】
なお、本実施形態では、梁部７を備えた構造体を断熱構造に利用したＭＥＭＳデバイスの一例としてマイクロヒータを例示したが、この種の断熱構造を利用したＭＥＭＳデバイスとしては、マイクロヒータに限らず、例えば、赤外線センサや、超音波やインパルス状の圧力波を発生する圧力波発生装置なども考えられる。
【００４４】
（実施形態３）
本実施形態では、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有し、上述の図２に示すように梁部７上に素子部１０の少なくとも一部を有するＭＥＭＳデバイスの一例として、図４に示す構成の共振型の超音波センサを例示する。
【００４５】
本実施形態のＭＥＭＳデバイスでは、梁部７を備えた構造体を共振構造に利用しており、梁部７が支持部８に片持ちされ、素子部１０として圧電素子が形成されている。圧電素子からなる素子部１０は、梁部７と支持部８とに跨って平面形状が長方形状の下部電極１３が形成され、下部電極１３上に当該下部電極１３よりも平面サイズの小さな長方形状の圧電薄膜１４が形成され、圧電薄膜１４上に当該圧電薄膜１４よりも平面サイズの小さな長方形状の上部電極１５が形成されており、下部電極１３において圧電薄膜１４が積層されていない部位上にパッド１６ａが形成され、上部電極１５上にパッド１６ｂが形成されている。ここで、各パッド１６ａ，１６ｂは、半導体基板１の厚み方向において支持部８に重なる位置に形成されている。
【００４６】
なお、本実施形態のＭＥＭＳデバイスでは、実施形態２と同様に薄膜４をＳｉＯ２膜とＳｉＮ膜との積層膜により構成してあり、薄膜４を構成する下層のＳｉＯ２膜および上層のＳｉＮ膜それぞれの膜厚を１μｍ、０．１μｍに設定し、空洞部６の深さ寸法を１００μｍに設定してあるが、これらの数値は特に限定するものでない。
【００４７】
しかして、本実施形態のＭＥＭＳデバイスでは、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有しているので、当該ＭＥＭＳデバイスの低コスト化を図れるとともに高性能化を図れる。
【００４８】
なお、本実施形態では、梁部７を備えた構造体を共振構造に利用したＭＥＭＳデバイスの一例として超音波センサを例示したが、この種の共振構造を利用したＭＥＭＳデバイスとしては、超音波センサに限らず、例えば、ジャイロセンサなども考えられる。
【００４９】
（実施形態４）
本実施形態では、実施形態１にて説明した梁部７を備えた構造体の製造方法に準じて製造されるＭＥＭＳデバイスとして、図５（ｇ）に示すように梁部７上に例えば赤外線を検出するセンサ要素からなる素子部１０が形成されるとともに、梁部７に素子部１０と協働する電子回路部３０が形成されたＭＥＭＳデバイスを例示する。
【００５０】
本実施形態では、梁部７の基礎となる薄膜４が、単結晶シリコン膜４ａと絶縁膜４ｂとの積層膜により構成されており、絶縁膜４ｂのうち梁部７に対応する部位の上に素子部１０が形成されるとともに、単結晶シリコン膜４ａのうち梁部７に対応する部位の表面側に電子回路部３０が形成されており、素子部１０と電子回路部３０とが絶縁膜４ｂのうち梁部７に対応する部位の厚み方向に貫設された複数の貫通孔配線（図示せず）を介して電気的に接続されている。電子回路部３０は、抵抗、ダイオード、トランジスタなどを含んだ集積回路により構成されており、センサ要素である素子部１０の出力信号を増幅する信号処理を行う機能を有するように回路設計してある。
【００５１】
しかして、本実施形態のＭＥＭＳデバイスでは、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有しているので、当該ＭＥＭＳデバイスの低コスト化を図れるとともに高性能化を図れる。また、本実施形態のＭＥＭＳデバイスでは、素子部１０を構成するセンサ要素と電子回路部３０との間の距離を短くすることができ、絶縁膜４ｂの厚み寸法により素子部１０と電子回路部３０との間の配線長を規定することができるから、素子部１０からの微弱な出力信号にノイズが重畳されるのを抑制することができ、センサ性能の向上を図れる。
【００５２】
以下、本実施形態のＭＥＭＳデバイスの製造方法について図５（ａ）〜（ｇ）を参照しながら説明するが、実施形態１にて説明した梁部７を備えた構造体の製造方法と同様の工程については説明を適宜省略する。
【００５３】
まず、単結晶のシリコン基板からなる半導体基板１の一表面側（図５（ａ）の上面側）に除去部位として形成する多孔質シリコン部からなる多孔質部３（図５（ｂ）参照）の形状に応じてパターン設計した陽極２を半導体基板１の他表面側（図５（ａ）の下面側）に形成する陽極形成工程を行うことによって、図５（ａ）に示す構造を得る。
【００５４】
陽極形成工程の後、上述の陽極２と陽極酸化用の電解液中で半導体基板１の上記一表面側に配置した陰極との間に通電して半導体基板１の上記一表面側に上述の多孔質部３を形成する陽極酸化工程を行うことによって、図５（ｂ）に示す構造を得る。
【００５５】
上述の陽極酸化工程の後、半導体基板１の上記一表面側に例えばＰＥＣＶＤ法、ＬＰＣＶＤ法や、スパッタ法などのＰＶＤ法、などにより単結晶シリコン膜４ａを形成する結晶成長工程を行うことによって、図５（ｃ）に示す構造を得る。
【００５６】
次に、単結晶シリコン膜４ａに周知のＩＣ製造技術などを利用して上述の電子回路部３０を形成する回路形成工程を行うことによって、図５（ｄ）に示す構造を得る。
【００５７】
その後、単結晶シリコン膜４ａ上に絶縁膜４ｂを形成する絶縁膜形成工程を行い、続いて、薄膜形成技術、フォトリソグラフィ技術、エッチング技術などを利用して絶縁膜４ｂ上に素子部１０を形成する素子部形成工程を行うことによって、図５（ｅ）に示す構造を得る。ここで、絶縁膜形成工程における絶縁膜４ｂの形成方法としては、実施形態１にて説明した薄膜４の形成方法と同様の方法を採用すればよい。なお、本実施形態では、上述のように単結晶シリコン膜４ａと絶縁膜４ｂとで梁部７および支持部８の基礎となる薄膜４を構成しており、上述の結晶成長工程と絶縁膜形成工程とで薄膜４を形成する薄膜形成工程を構成している。
【００５８】
上述の薄膜形成工程の後、薄膜４において梁部７（図５（ｇ）参照）となる部位の周囲の不要部をエッチング除去して開孔部（貫通孔）５を形成する開孔部形成工程を行うことによって、図５（ｆ）に示す構造を得る。なお、この開孔部形成工程を行うことにより、薄膜４は、梁部７に対応する部位と梁部７を支持する支持部８（図５（ｇ）参照）に対応する部位とが残る。
【００５９】
開孔部形成工程にて形成した開孔部５を通して多孔質部３を選択的にエッチング除去して空洞部６を形成することで半導体基板１から分離した梁部７を形成する分離工程を行うことによって、図５（ｇ）に示す構造のＭＥＭＳデバイスを得ることができるので、その後、ダイシング工程を行えばよい。なお、本実施形態でも、分離工程においてエッチング液としてアルカリ系溶液を用いることで、アルミニウム膜からなる陽極２を分離工程においてエッチング除去することができるので、陽極２を除去するための工程を別途に設ける必要がないという利点もある。
【００６０】
（実施形態５）
本実施形態では、実施形態１にて説明した梁部７を備えた構造体の製造方法に準じて製造されるＭＥＭＳデバイスとして、図６に示す構成の静電容量型の加速度センサを例示する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００６１】
本実施形態の加速度センサは、薄膜４が単結晶シリコン膜により構成されており、梁部７の長手方向（図６の上下方向）の両端部には、それぞれ矩形枠状のばね部２３が形成されて両ばね部２３よりも内側の中間部が上記長手方向に変位可能となっている。ここにおいて、梁部７の幅方向の両側面にはそれぞれ複数本（図示例では、５本）の可動櫛歯電極２２が梁部７の長手方向に列設されている。一方、支持部８の内側面であって梁部７との対向面には、梁部７の長手方向において可動櫛歯電極２２にそれぞれ対向する複数本（図示例では、５本）の固定櫛歯電極２１が列設されている。各可動櫛歯電極２２と各固定櫛歯電極２１とは互いに離間しており、梁部７が梁部７の長手方向に変位する際の可動櫛歯電極２２と固定櫛歯電極２１との距離変化に伴う静電容量の変化を検出できるようにしてある。
【００６２】
上述の支持部８、梁部７、各ばね部２３、各固定櫛歯電極２１、各可動櫛歯電極２２それぞれは単結晶シリコン膜からなる薄膜４の一部により構成されており、梁部７、各ばね部２３、各固定櫛歯電極２１、各可動櫛歯電極２２は、半導体基板１に空洞部６を形成することにより、半導体基板１から分離されている。ここで、梁部７の一側面側に設けられた可動櫛歯電極２２と他側面側に設けられた可動櫛歯電極２２とは固定櫛歯電極２１間に形成された櫛溝の中心線から互いに異なる向きにずれて配置されており、梁部７の長手方向に加速度が作用したときに梁部７の幅方向の両側で可動櫛歯電極２２と固定櫛歯電極２１との間の静電容量値の変化が異なることとなるから、加速度の向きを検出することが可能となる。また、可動櫛歯電極２２と固定櫛歯電極２１とは、薄膜４の適宜部位にイオン注入技術などによって絶縁分離部を設けることで短絡しないようにしてある。
本実施形態の加速度センサでは、梁部７の厚みは、薄膜４を構成する単結晶シリコン膜の成長膜厚により制御可能であり、当該単結晶シリコン膜の膜質はＳＯＩ基板のシリコン層（活性層）と同等の膜質を得ることができるので、ＳＯＩ基板を用いて形成した加速度センサと同等の特性を得ることができる。
【００６３】
一方、ＳＯＩ基板を用いた静電容量型の加速度センサでは、梁部が変位する際にＳＯＩ基板の支持基板に当たらないようにするために、梁部の下のＳｉＯ２膜の他に支持基板の一部を裏面側からエッチング除去する必要がある。しかしながら、本実施形態の加速度センサでは、空洞部６を形成することにより梁部７が半導体基板１に当たるのを防止することができる。また、パッケージングする際においても、カバー部材を支持部８と接合するだけでよいので、製造が容易になるとともにパッケージを含めた全体のコストを低減することができる。また、実施形態１でも説明した分離工程においてエッチング液としてＴＭＡＨ溶液やＫＯＨ溶液などのアルカリ系溶液を用い室温で多孔質部を選択的にエッチング除去するようにすれば、分離工程でのエッチング時に、梁部７、各ばね部２３、各固定櫛歯電極２１、各可動櫛歯電極２２などそれぞれに対応する部位が侵食されるのを防止することができ、センサ特性の劣化を防止することができる。
【００６４】
しかして、本実施形態のＭＥＭＳデバイスでは、実施形態１にて説明した梁部７を備えた構造体の製造方法により製造される構造体を有しているので、当該ＭＥＭＳデバイスの低コスト化を図れるとともに高性能化を図れる。
【００６５】
なお、本実施形態では、梁部７を備えた構造体を変位機構に利用したＭＥＭＳデバイスの一例として加速度センサを例示したが、この種の変位機構を利用したＭＥＭＳデバイスとしては、加速度センサに限らず、例えば、圧力センサやジャイロセンサなども考えられる。
【００６６】
ところで、上記各実施形態では、半導体基板１としてシリコン基板を採用しているが、半導体基板１はシリコン基板に限らず、例えば、Ｇｅ基板，ＳｉＣ基板などの陽極酸化処理による多孔質化が可能な他の半導体基板でもよい。
【図面の簡単な説明】
【００６７】
【図１】実施形態１における梁部を備えた構造体の製造方法の説明図である。
【図２】実施形態２におけるＭＥＭＳデバイスの基本構成を示す概略断面図である。
【図３】同上におけるＭＥＭＳデバイスの一例を示す概略平面図である。
【図４】実施形態３におけるＭＥＭＳデバイスの一例を示す概略平面図である。
【図５】実施形態４におけるＭＥＭＳデバイスの製造方法の説明図である。
【図６】実施形態５におけるＭＥＭＳデバイスの一例を示す概略平面図である。
【図７】従来例を示すマイクロヒータの製造方法の説明図である。断面図である。
【符号の説明】
【００６８】
１  半導体基板
２  陽極
３  多孔質部
４  薄膜
５  開孔部
６  空洞部
７  梁部
８  支持部
【図１】
0005129456.tif 000002
【図２】
0005129456.tif 000003
【図３】
0005129456.tif 000004
【図４】
0005129456.tif 000005
【図５】
0005129456.tif 000006
【図６】
0005129456.tif 000007
【図７】
0005129456.tif 000008