(57)【特許請求の範囲】
【請求項１】
パワー半導体素子のコレクタ−エミッタ間電流が流れる主電極端子と、
パワー半導体素子の電気的な制御を行う、前記主電極端子と近接した場所に配置される
配線回路基板とを備え、
前記配線回路基板は、
パワー半導体素子のエミッタに接続されるエミッタパターンと、
パワー半導体素子のゲートに接続されるゲートパターンとを備え、
前記ゲートパターンは、前記エミッタパターンによりシールドされず前記主電極端子の
電流の流れる方向と平行方向に伸びる誘導発生用パターンとを有する事を特徴とするパワ
ー半導体モジュール。
【請求項２】
前記誘導発生用パターンは複数の相互に平行に伸びる直線状のパターンを備える事を特
徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
前記ゲートパターンの一部を取り巻くように配置されるコイルを備え、
前記コイルは一端が前記エミッタパターンに接続され、他端が前記ゲートパターンに接
続される事を特徴とする請求項１又は２に記載のパワー半導体モジュール。
【請求項４】
前記コイルは前記誘導発生用パターンの一部を取り巻くように配置される事を特徴とす
る請求項３に記載のパワー半導体モジュール。
【請求項５】
前記主電極端子の一部を取り巻くように配置される主電極用コイルを備え、
前記主電極用コイルは一端が前記エミッタパターンに接続され、他端が前記ゲートパタ
ーンに接続される事を特徴とする請求項１に記載のパワー半導体モジュール。
【請求項６】
一端が前記エミッタパターンに接続され、他端が前記ゲートパターンに接続された抵抗
素子を備える事を特徴とする請求項３〜５のいずれかに記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体モジュールに係り、パワー半導体素子のコレクタ−エミッタ（ドレイン−ソース）間電流の流れる主電極端子と、配線回路基板（制御信号部分）とが近接して搭載されたパワー半導体モジュールに関するものである。
【背景技術】
【０００２】
パワー半導体モジュールは、例えばモーターなどの負荷を制御するために用いられるものが知られている。このようなパワー半導体モジュールは、複数のパワー半導体素子を含む「主回路部」と、それらパワー半導体素子を制御するための配線パターン等を含む「配線回路部」とを備える。パワー半導体素子としては絶縁ゲート型バイポーラトランジスタであるIGBT(Insulated Gate Bipolar Transistor)を用いる事が一般的である。また、配線回路部は、IGBTのコレクタ−エミッタ間電流が流れる主電極端子と、パワー半導体素子の動作を制御するために設けられた配線回路基板とを備える。
【０００３】
特許文献１に開示されるパワー半導体モジュールは、以下のような構成を有している。すなわち、配線回路基板における配線パターンの内、制御回路の動作（制御信号）に大きな影響を与える入力信号を伝達するパターンを、電源電位を保持する配線パターンによって覆う構成としている。このような構成としておく事で、前述の制御回路の動作に大きな影響を与える入力信号を伝達するパターンは、主電極等からの電磁界の影響を受けづらくなる。このため、特許文献１に開示されるパワー半導体モジュールは主電極等と配線回路基板との電磁結合に起因する電力損失又は、制御回路の動作に大きな影響を与える入力信号を伝達するパターンに過大な電圧がかかる事を抑制できる。
【０００４】
【特許文献１】特開平06-005847号公報
【特許文献２】特開平05-299876号公報
【特許文献３】特開2001-185679号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した通り、従来技術である特許文献1に記載されるパワー半導体モジュールの配線回路基板は、主電極等からの電磁界の影響の抑制に優れる。しかしながらパワー半導体モジュールは、大電力を扱うため、さらなる省電力化のために低電力損失化する事や、より電気的ダメージに強いモジュールを得るための高破壊耐量化が求められている。そして特許文献１に記載の構成だけでは上述のような要求を満たせないという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、低電力損失あるいは高破壊耐量を実現したパワー半導体モジュールを提供する事を目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るパワー半導体モジュールは、パワー半導体素子のコレクタ−エミッタ間電流が流れる主電極端子と、パワー半導体素子の電気的な制御を行う、該主電極端子と近接した場所に配置される配線回路基板とを備え、該配線回路基板は、パワー半導体素子のエミッタに接続されるエミッタパターンと、パワー半導体素子のゲートに接続されるゲートパターンとを備える。そして、該ゲートパターンは、該エミッタパターンによりシールドされず該主電極端子の電流の流れる方向と平行方向に伸びる誘導発生用パターンとを有する事を第一の特徴とする。
【発明の効果】
【０００９】
本発明によりパワー半導体モジュールの電力損失等の特性を向上できる。
【発明を実施するための最良の形態】
【００１０】
実施の形態1
図１は本実施形態のパワー半導体モジュールを説明するための断面図である。本実施形態のパワー半導体モジュールはベース板１０を備える。ベース板１０は後述する諸々の部品を搭載するものである。ベース板は例えばCu、AlSiC、Cu-Moなどの材料で形成される。ベース板１０の表面にはNiメッキが施されている。そしてベース板１０の、後述する絶縁メタライズ基板を搭載すべき面にはレジストが塗布されている。
ベース板１０には絶縁メタライズ基板１２が搭載される。絶縁メタライズ基板１２は、チップなどから電流・電気信号を取り出すために表面に金属の配線を備える。そして本実施形態の絶縁メタライズ基板１２は、セラミック基板の両面にAl又はCuなどの配線パターンが装着されている。絶縁メタライズ基板１２はパワー半導体モジュールの規模に合わせて複数搭載される事がある。なお、絶縁メタライズ基板１２は、エミッタ端子接合部、コレクタ端子接合部、ゲート端子接合部を備えるが、図１では説明の便宜上一体のものとして示している。
【００１１】
前述した絶縁メタライズ基板１２上には、IGBT(Insulated Gate Bipolar Transistor)チップ１４と還流ダイオード１６がはんだ付けされる。また、IGBTは逆方向に一定以上の電位が印加されると劣化し本来の特性を発揮できなくなる事がある。このような現象は、負荷インダクタンスを通してIGBTを流れる電流を０に変化させる際、負荷インダクタンスに逆起電圧が発生し、電源電圧に上乗された電圧がIGBTに印加される際に発生する。そこでこの現象を防止するために、負荷インダクタンスに発生する逆起電圧を消費するように、還流ダイオードが搭載され、逆側アームの過電圧破壊を防止している。さらに、IGBTチップ１４、還流ダイオード１６、絶縁メタライズ基板１２間の配線を行うために、所定の部分を接続するアルミワイア１８が形成されている。
【００１２】
さらに、本実施形態のパワー半導体モジュールは主電極端子２０を備える。主電極端子２０はIGBTのコレクタ−エミッタ間電流（以後、「主電流」と称する）が流れる。主電極端子２０は表面がNiメッキされたCu薄板などで形成される。主電極端子２０は、一端が外部の回路と接続され、他端が絶縁メタライズ基板１２の所定の配線パターンと接続される。
【００１３】
さらに、本実施形態のパワー半導体モジュールは配線回路基板２２を備える。配線回路基板２２は、IGBTチップ１４のゲートにおける電気的な制御を行うための信号が伝送されるゲートパターンが形成されたゲートパターン層を備える。配線回路基板２２は、さらに、IGBTチップ１４のエミッタにおける電気的な制御を行うための信号を伝送すると共に、シールドとしての機能を有するエミッタパターンが形成されたエミッタパターン層と、IGBTチップ１４および還流ダイオードに印加される電圧をモニターするためのコレクタパターンが形成されたコレクタパターン層をそれぞれ備え、多層プリント基板によって構成されている。そして、各層におけるゲートパターン、コレクタパターン、エミッタパターンはそれぞれ接続端子等により絶縁メタライズ基板１２上の所定のパターンと接合される。
【００１４】
上述してきたパワー半導体モジュールの部品はケース７によって覆われる。ケース７はベース板１０とネジ及びシリコンゴムを用いて装着されている。
【００１５】
本発明の特徴を理解するためには配線回路基板２２の構成等についての理解が不可欠であるため、以後配線回路基板２２について説明する。図２は本実施形態の配線回路基板２２をより詳細に表した断面図である。図２に示されるように、配線回路基板２２は、ゲートパターン層２４とコレクタパターン層２６が、エミッタパターン層２８及びエミッタパターン層３０により挟まれるように配置される構成を備える。換言すれば、エミッタパターン層２８、ゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０はこの順に重なるように配置されている。ここで、エミッタパターン層３０はエミッタパターン層２８と比較して絶縁メタライズ基板１２と近接する場所に、絶縁メタライズ基板１２と対向するように配置される。また、エミッタパターン層２８及びエミッタパターン層３０に形成されるパターンは、その厚さが表皮深さの３倍以上となるように形成されている。ここで、表皮深さとはエミッタパターン２８、３０に入射した電磁界が1/e（eは自然対数の底）まで減衰するために要するエミッタパターン２８、３０の厚さの事を指す。
【００１６】
図３はエミッタパターン層２８の平面図である。図３の黒く塗りつぶされた領域（ドットで塗りつぶされた領域、以後同じ）はエミッタパターンが形成されている領域を表す。図４、５、６はそれぞれゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０の平面図である。そして図４の黒く塗りつぶされた領域はゲートパターンが形成されている部分を表す。図５の黒く塗りつぶされた領域はコレクタパターンが形成されている部分を表す。図６の黒く塗りつぶされた領域はエミッタパターンが形成されている部分を表す。エミッタパターン層２８、エミッタパターン層３０に形成されるエミッタパターンは基板の大部分に形成される。一方、ゲートパターン層２４、コレクタパターン層２６に形成されるゲートパターン及びコレクタパターンは、前述のエミッタパターンよりは狭い領域に形成されている。
【００１７】
図４において、ゲートパターン３７の一部は誘導発生用パターン３４を備える。誘導発生用パターン３４はゲートパターン３７の誘導発生用パターン３４以外の部分と分岐して直線状に形成される。誘導発生用パターン３４が形成されるゲートパターン層２４上の部分を誘導発生用パターン部３２と定義する。誘導発生用パターン部３２は破線で示されている。図２に示す通り、エミッタパターン層２８、ゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０は重なるように配置される。そしてそれぞれの基板が重なるように配置された際の、誘導発生用パターン３４の直上或いは直下に位置するエミッタパターン層２８、コレクタパターン層２６、エミッタパターン層３０の領域は誘導発生用パターン対応部３６である。誘導発生用パターン対応部３６は図３、５、６に破線で示されている。図３、５、６から明らかなように、エミッタパターン層２８、コレクタパターン層２６、エミッタパターン層３０のいずれの誘導発生用パターン対応部３６においても、パターンが形成されていない。
【００１８】
図３、４、５、６において四角形と十字が組み合わされた記号が付された部分は、外部電極接続端子挿入孔であり、外部電極と接続された端子が挿入される孔である。ここで、外部電極と接続された端子とは、パワー半導体モジュールへの電気信号の入力などを行うために配置される端子である。一方、円と十字が組み合わされた記号が付された部分は、エミッタパターン層２８等と絶縁メタライズ基板１２とを接続するための接続端子が挿入される孔（以後、「絶縁メタライズ基板接続端子挿入孔」と称する）である。このように図３、４、５、６に示される各基板はそれぞれのパターンと接続されるべき端子を挿入するべき孔を備えている。ここで、図４に示されるゲートパターン３７については、誘導発生用パターン３４の一端に外部電極接続端子挿入孔を備える。そしてゲートパターン３７の先端に位置する６箇所には、絶縁メタライズ基板接続端子挿入孔を備える。故に、図４で表されるゲートパターン３７は、誘導発生用パターン３４の一端から信号（電圧）が印加され、絶縁メタライズ基板接続端子挿入孔が備わる前述の６箇所へと信号が伝送される構成となっている。
【００１９】
また、図３、４、５、６に示されるように、エミッタパターン層２８、ゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０はそれぞれ主電極端子接続用開口部３５を備える。主電極端子接続用開口部３５は前述の各基板に３箇所ずつ形成されている開口部である。主電極端子接続用開口部３５は主電極端子２０がエミッタパターン層２８、ゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０を貫いて配置される事を可能とする開口部分である。
【００２０】
図７は、上述のような構成を備える配線回路基板が実装された状態のパワー半導体モジュールの正面図である。図７は基本的に図１と同様の構成である。但し、図１において絶縁メタライズ基板１２は一体の部品としたが、図７ではより詳細に表現されている。具体的には、図７において絶縁メタライズ基板は、エミッタ端子接合部基板１２Ｅ、コレクタ端子接合部基板１２Ｃ、ゲート端子接合部基板１２Ｇを備える。また、エミッタパターン層２８、ゲートパターン層２４、コレクタパターン層２６、エミッタパターン層３０における各配線パターンにそれぞれ備わる絶縁メタライズ基板接続端子挿入孔に、電気的な接続を行うため挿入される接続端子４０を備える。ここで、接続端子４０は絶縁メタライズ基板における接続端子接合部（詳細は後述）と      配線回路基板２２の所定位置とを接続する。
【００２１】
図８と図９は図７の平面図である。図８は説明の便宜上、エミッタパターン層２８、３０のエミッタパターンを破線で示し、ゲートパターン層２４のゲートパターン３７を塗りつぶして表示している。ゲートパターンは図８においてゲートパターン３７として記載されている。前述した通り、エミッタパターン層２８、３０の誘導発生用パターン対応部３６にはエミッタパターンは形成されていない。さらに、３箇所の主電極端子接続用開口部３５にそれぞれ主電極端子２０が配置される。主電極端子２０はその一部に、誘導発生用パターン３４の長手方向と平行に伸びる部分を備える。本実施形態においては、図８に示されるように誘導発生用パターン３４に最も近接した主電極端子２０の部分が、誘導発生用パターン３４の伸びる方向（長手方向）と平行方向をなすように配置されている。前述の誘導発生用パターン３４に最も近接した主電極端子２０の部分とは、図８において塗りつぶされた方の主電極端子２０である。
【００２２】
図９はパワー半導体素子であるIGBTを含む主回路部の平面図である。すなわち図９は、絶縁メタライズ基板のエミッタ端子接合部基板１２Ｅ、コレクタ端子接合部基板１２Ｃ、ゲート端子接合部基板１２Ｇ、IGBTチップ１４、還流ダイオード１６、アルミワイア１８についての図７の平面図である。コレクタ端子接合部基板１２Ｃ上にはIGBTチップ１４と還流ダイオード１６が搭載される。アルミワイア１８はゲート端子接合部基板１２Ｇ、IGBTチップ１４、還流ダイオード１６、エミッタ端子接合部基板１２Ｅの所定の位置を接続する。図９における矩形領域の網掛け部は主電極接合部４２であり、円形領域の塗りつぶし部は接続端子接合部４１である。主電極接合部４２はエミッタ端子接合部基板１２Ｅ、コレクタ端子接合部基板１２Ｃに、接続端子接合部４１はエミッタ端子接合部基板１２E、コレクタ端子接合部基板１２C、ゲート端子接合部基板１２Gのそれぞれに配置されている。接続端子接合部４１は、前述した配線回路基板の絶縁メタライズ基板接続端子挿入孔に固定される接続端子４０が接合される部分であり、主電極接合部４２は主電極端子２０が接合される部分である。
【００２３】
本実施形態のパワー半導体モジュールは、配線回路基板２２を介してIGBTのゲート−エミッタ間の電圧等制御を行う。そしてIGBTのコレクタ−エミッタ間電流は主電極端子２０を介して負荷などに伝送される。
【００２４】
一般に、パワー半導体モジュールにおいては、大容量化が進んでいるためIGBTチップの占有面積が増大している。そしてIGBTチップの配線等は密集し、複雑な構造となっている。故に主電流が流れる主回路又は主電極端子等と、配線回路基板を構成する各パターン層のパターンとが電磁結合する事がある。その結果、例えば配線回路基板を構成するゲートパターン層のパターンの入力信号に、意図しない正帰還又は負帰還が発生する事があった。ここで、正帰還とは、IGBTがオフ状態（通電しない状態）からオン状態へ移る等の過渡状態で、制御回路のパターンを流れる電圧、電流の立ち上がりが早くなる事を指す。故に正帰還とは電力の低損失化の効果がある。一方負帰還とは、IGBTがオフ状態（通電しない状態）からオン状態へ移る等の過渡状態で、制御回路のパターンを流れる電圧、電流の立ち上がりを鈍化させる事を指す。故に負帰還とは破壊耐量向上の効果がある。このように、配線回路基板中のパターンに正帰還、負帰還がかかる事自体はパワー半導体モジュールの性能向上に寄与し得るものであるが、それが「意図しない」ものである事が問題となる。そのような問題の一例として、ある配線回路基板中のパターンにおいて、設計上の破壊耐量のマージンが許容値限界に近い場合にまで、上述の正帰還が「意図せず」かかってしまう場合が挙げられる。このような場合は、正帰還がかかる事によって制御回路中に過大な電圧がかかるなどの弊害が起こり、電流アンバランスを生じる。
【００２５】
そこで、特許文献１に開示されるパワー半導体モジュールは、制御回路の動作（制御信号）に影響を与える入力信号を伝達するパターンが電源電位を保持する配線パターンによって覆われるように配置されている。これにより前述の制御回路の動作に影響を与える入力信号を伝達するパターンと、主回路等との間の正帰還又は負帰還を抑制している。
【００２６】
しかしながら、パワー半導体モジュールは、大電力を扱うため、さらなる省電力化のために低電力損失化する事や、より電気的破壊に強いモジュールを得るための高破壊耐量化が求められている。
【００２７】
本実施形態の構成によれば、ゲートパターン層２４のゲートパターンの電流と、主回路等の電流との正帰還又は負帰還を活用してパワー半導体モジュールの低電力損失化又は高破壊耐量化ができる。本実施形態のゲートパターン層２４のゲートパターン３７はその一部に誘導発生用パターン３４を備える。ゲートパターン３７の誘導発生用パターン３４以外の部分は、ゲートパターン層２４を挟むように配置されるエミッタパターン層２８、エミッタパターン層３０のパターンにより覆われている。そのため、ゲートパターン３７の誘導発生用パターン３４以外の部分は、近接して配置される主電極端子２０や主回路等からの電磁界の影響を受けづらい。すなわち、ゲートパターン３７の誘導発生用パターン３４以外の部分は外部からの電磁界の影響に対してシールドされている。シールドの効果はエミッタパターンがエミッタパターン層２８、３０の広い部分に形成されており、電位が安定しているために電磁界の影響を受けづらい事に起因する効果である。一方誘導発生用パターン３４は、エミッタパターン層２８、コレクタパターン層２６、エミッタパターン層３０の誘導発生用パターン対応部３６にパターンがないため、近接して配置される主電極端子２０や主回路等と電磁結合しやすい。すなわち、誘導発生用パターン３４は配線回路基板２２外部からの電磁界の影響に対してシールドされていない。
【００２８】
図１０は本実施形態の効果を説明するための、ゲートパターン３７、主電極端子２０等の斜視図である。ここで、ゲートパターン３７については説明の便宜上簡略化している。図１０の主電極端子２０に電流が流れると、誘導電流により誘導発生用パターンに起電圧が誘起される。ここで、図１０の主電極端子２０を流れる電流の向きを主電極端子２０の矢印方向とすると、誘導発生用パターン３４には、前述の起電圧により誘導発生用パターン３４中に記載した矢印方向の電流が誘起される。そのため、図１０のような構成では、誘導発生用パターン３４に誘起された電流が、誘導発生用パターンの一端に備わる外部電極接続端子挿入孔から伝送される電流（以後、ゲート制御電流と称する）に加重されることになる。従って、ゲート電圧、ゲート電流の立ち上がり波形を急峻なものとする事ができる。これは前述の正帰還であり、パワー半導体モジュールの低電力損失化が達せられる。
【００２９】
図１０においては正帰還の例を示したが、主電流の流れる方向が図１０の場合と逆方向であれば、負帰還の効果であるパターンの高破壊耐量化が可能である。また、ゲート制御電流が誘導発生用パターンを流れるべき方向と、主電極端子２０を流れる電流の方向を一致させるように誘導発生用パターンを配置すれば、ゲートパターンに負帰還の効果を生じさせる電流を誘導させる事ができる。ここで誘導発生用パターンに誘起される電流は、ゲート制御電流の流れる向きと反対方向のためゲート制御電流の立ち上がりを鈍化させる効果がある。故にゲートパターンに過大な電力がかかる事を防止できるため、パワー半導体モジュールの高破壊耐量化が可能である。
【００３０】
このようにゲートパターンに前述の正帰還の効果を及ぼすか、負帰還の効果を及ぼすかについては誘導発生用パターンの配置次第で任意に規定できる。よって、どちらの効果をゲートパターンに及ぼすかは製造前の設計の段階で検討の上決定すればよく、製品の特徴などに応じて定められるものである。
【００３１】
本実施形態においては、図１１に示されるように、誘導発生用パターン３４は一直線上に一本のパターンで形成され、誘導発生用パターン３４が他のゲートパターンと接続される部分で折れ曲がる形状であるが、本発明はこれに限定されない。すなわち、図１２に示されるように、誘導発生用パターン６０が他のゲートパターンと接続される部分の近傍で２本の直線的なパターンに分岐する形状であっても本発明の効果が得られる。ここで、誘導発生用パターン６０が有する２本の直線的なパターンのいずれかの先端には外部電極接続端子挿入孔が配置される。そして、誘導発生用パターン６０のようにパターンを分岐させる事でインダクタンスを増加させる事ができる。これにより、誘導発生用パターンに誘起される起電圧を高める事が出来るため、ゲートパターンにより強い正帰還または負帰還を与える事ができる。なお、図１２では誘導発生用パターン６０は２本の直線的なパターンを備えるが、複数本のパターンを備えても上述の効果が得られる。
【００３２】
本実施形態では誘導発生用パターン３４をゲートパターン３７のうち最も主電極端子２０と近接する場所に配置しているが本発明はこれに限定されない。すなわち誘導発生用パターンは主電極端子２０又は主回路と有意な電磁結合を起こす程度に主電極端子２０又は主回路と近接して配置されていれば前述の正帰還又は負帰還の効果を得られるから本発明の効果が得られる。
【００３３】
実施の形態２
本実施形態はゲートパターンにコイルが実装されコイルの終端には抵抗を備えるパワー半導体モジュールに関する。本実施形態の構成は実施形態１の構成に加えて、コイルと抵抗、それらを所定の位置に接続するための配線を備えている。本実施形態のパワー半導体モジュールは前述した以外の点において実施形態１の構成と同様である。なお、本実施形態の構成を説明する図１３では、誘導発生用パターン３４の先端に配置される外部電極接続端子挿入孔に挿入された接続ピン５４を示している。以後、本実施形態の構成が実施形態１の構成と相違する点をより詳細に説明する。
【００３４】
図１３は本実施形態のパワー半導体モジュールの構成について、コイル周辺の構成を説明するための斜視図である。ゲートパターンに印加すべき電圧は接続ピン５４から供給される。接続ピン５４は誘導発生用パターン３４に設けられた外部電極接続端子挿入孔に接続されている。また、本実施形態では誘導発生用パターン３４の一部を取り巻くようにロゴスキーコイル５０が配置されている。ロゴスキーコイル５０は誘導発生用パターン３４上に流れる電流により起電圧を生じる。換言すると、ロゴスキーコイル５０は、ロゴスキーコイル５０を貫く電流により誘導電流を生じる。そして、ロゴスキーコイル５０の一端でプラス電位が誘起される部分は、接続ピン５４と接続される。一方ロゴスキーコイル５０の他端でマイナス電位が誘起される部分はエミッタパターンと接続される。さらに、このロゴスキーコイル５０と並列に抵抗が接続される。このような接続のロゴスキーコイル５０を貫く電流Iが流れた時の誘導起電圧eは以下の式で表される。
e=dΦ/dt=M・(dI/dt)=L・(di/dt)+R・i（式１）
式１において、e＝誘導起電圧[V]、L＝ロゴスキーコイル５０の自己インダクタンス[H]、R=抵抗[Ω]、I＝ロゴスキーコイル５０を貫く電流[A]、M＝誘導係数、Φ＝鎖交磁束数、i＝電流Iによってコイル５０に誘導された電流をそれぞれ表す。
【００３５】
図１４に、抵抗Rに生じる出力電圧Eと、誘導起電圧eとの関係を表した等価回路を示す。ロゴスキーコイル５０のインピーダンスであるωLと抵抗の抵抗値Rとを任意の値に調節する事で、出力電圧Eを所望の値とする事が出来る。ここでωは主電流の立ち上がり（ライズ）時間であるtrに基づいて定められその値はπ/2trである。
【００３６】
上述の構成によると、誘導発生用パターンに主電極端子２０との電磁結合による誘導電流若しくはゲート制御電流が流れる際に、ロゴスキーコイル５０が電流を検出し前述の出力電圧Eを生成する。そして出力電圧Eは例えば接続ピン５４を介して誘導発生用パターン３４に印加される。故に誘導発生用パターン３４の電流とロゴスキーコイル５０の電流との間の正帰還の効果が得られるから、ゲートパターンへの通電開始時に通電能力を加速する事ができる。従って本実施形態では、ロゴスキーコイル５０と前述した抵抗の効果によりゲートパターンに印加されるべき電圧、電流の立ち上がりが加速されるため、パワー半導体モジュールの低損失電力化が可能である。
【００３７】
また、本実施形態ではロゴスキーコイル５０の一端でプラス電位が誘起される部分は例えば接続ピン５４と接続され、マイナス電位が誘起される他端はエミッタパターンと接続される事としたが逆の接続であっても良い。すなわちロゴスキーコイル５０の一端でプラス電位が誘起される部分はエミッタパターンと接続され、マイナス電位が誘起される他端は接続ピン５４と接続される事としても良い。この場合誘導発生用パターン３４の電流とロゴスキーコイル５０の電流との間に負帰還の関係があるから、誘導発生用パターン３４に過電流が流れるおそれのある時に通電能力を減衰させる等の効果が得られる。すなわちこのような構成によればパワー半導体モジュールの高破壊耐量化が可能である。
【００３８】
本実施形態ではロゴスキーコイル５０と並列に抵抗が接続されているものとしたが本発明はこれに限定されない。すなわち、抵抗が配置されていない構成であってもロゴスキーコイル５０による誘導起電圧eによる前述の正帰還又は負帰還が可能であるから本発明の効果は得られる。
【００３９】
本実施形態のロゴスキーコイル５０は誘導発生用パターン３４の一部を取り巻くように配置されるが本発明はこれに限定されない。すなわちロゴスキーコイル５０は誘導発生用パターン３４に限らずゲートパターン３７の一部のいずれかの部分を取り巻くように配置されていればロゴスキーコイルに起電圧を生じる事ができるので本発明の効果を得る事ができる。
【００４０】
実施の形態３
本実施形態は主電極端子にロゴスキーコイルが実装されロゴスキーコイルの終端には抵抗を備えるパワー半導体モジュールに関する。図１５に本実施形態の特徴を説明するための図を示す。図１５はゲートパターン３７、誘導発生用パターン３４、接続ピン５４、主電極端子２０、主電極端子接続用開口部３５、主電極用ロゴスキーコイル５２の斜視図である。本実施形態の主電極用ロゴスキーコイル５２は主電極端子２０を取り巻くように配置されている点において実施形態２と相違する。しかし以下の２点においては実施形態２と同様である。１点目はロゴスキーコイルと並列に抵抗が接続される点である。２点目はロゴスキーコイルの一端でプラス電位が誘起される部分は接続ピン５４と接続され、ロゴスキーコイル５０の他端でマイナス電位が誘起される部分はエミッタパターンと接続される点である。本実施形態はロゴスキーコイル５２とそれに接続される抵抗、配線等を除けば、実施形態２の構成と同様の構成である。
【００４１】
本実施形態の主電極用ロゴスキーコイル５２は主電極端子２０に流れる電流により起電圧を生じる。そして、この起電圧は前述した抵抗により所望の出力電圧に調整され接続ピン５４を介してゲートパターン３７に印加される。すなわち前述の起電圧はゲートパターンとエミッタパターンとの電位差に加重される事となる。従って、主電極端子２０の電流と主電極用ロゴスキーコイル５２の電流とは正帰還する関係にあるから、パワー半導体モジュールの低電力損失化ができる。また、本実施形態のパワー半導体モジュールは、主電極用ロゴスキーコイル５２が比較的高い電流である主電流から誘導をうけるため出力感度を高める事が出来るとともに高ノイズ耐量を実現できる。そのためパワー半導体モジュールの更なる小型化が可能である。なおこの場合は正帰還の効果が得られるが、主電極用コイル５２の両端の接続を逆にすれば負帰還の効果が得られる事は実施形態２と同様である。また、本実施形態において搭載した抵抗が無くても、主電極用ロゴスキーコイル５２による正帰還又は負帰還の効果は得られるから、本発明の効果を失わない。
【００４２】
本実施形態においては、誘導発生用パターン３４は必須の構成要件ではない。すなわち、誘導発生用パターン３４がなくてもロゴスキーコイル５２の一端がゲートパターン、他端がエミッタパターンに接続されている限りにおいては前述の正帰還、又は負帰還の効果が得られる。また誘導発生用パターンがシールドされていても同様に本発明の効果が得られる。
【図面の簡単な説明】
【００４３】
【図１】実施形態１のパワー半導体モジュールの構成を説明する図である。
【図２】実施形態１の配線回路基板２２の構成を説明する図である。
【図３】実施形態１のエミッタパターン層２８の平面図である。
【図４】実施形態１のゲートパターン層２４の平面図である。
【図５】実施形態１のコレクタパターン層２６の平面図である。
【図６】実施形態１のエミッタパターン層３０の平面図である。
【図７】図８、図９の正面図である。
【図８】実施形態１の配線回路基板の平面図である。
【図９】実施形態１の絶縁メタライズ基板、IGBT、還流ダイオード、アルミワイアの平面図である。
【図１０】実施形態１の誘導発生用パターンと主電極端子との相対位置を説明する斜視図である。
【図１１】実施形態１の誘導発生用パターンの平面図である。
【図１２】誘導発生用パターンの変形例の平面図である。
【図１３】実施形態２のロゴスキーコイルの配置位置等の説明をするための斜視図である。
【図１４】実施形態２のロゴスキーコイル、抵抗などの等価回路図である。
【図１５】実施形態３の主電極用ロゴスキーコイルの配置位置等の説明をするための斜視図である。
【符号の説明】
【００４４】
２０  主電極端子
２２  配線回路基板
２４  ゲートパターン層
２８  エミッタパターン層
３０  エミッタパターン層
３４  誘導発生用パターン
５０  ロゴスキーコイル
５２  主電極用ロゴスキーコイル
【図１】
0005125269.tif 000002
【図２】
0005125269.tif 000003
【図３】
0005125269.tif 000004
【図４】
0005125269.tif 000005
【図５】
0005125269.tif 000006
【図６】
0005125269.tif 000007
【図７】
0005125269.tif 000008
【図８】
0005125269.tif 000009
【図９】
0005125269.tif 000010
【図１０】
0005125269.tif 000011
【図１１】
0005125269.tif 000012
【図１２】
0005125269.tif 000013
【図１３】
0005125269.tif 000014
【図１４】
0005125269.tif 000015
【図１５】
0005125269.tif 000016