(57)【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上に形成されたゲート電極と、
前記ゲート電極をカバーするように前記ゲート電極の上部に形成されたアクティブ層と、
前記アクティブ層の上部に所定の間隔で離隔されて形成されたソース電極及びドレイン電極と、
前記アクティブ層と前記ソース電極との間、及び前記アクティブ層と前記ドレイン電極との間にそれぞれ形成され、前記アクティブ層に連続して形成され、前記アクティブ層の酸化を減少させるためのバッファ層とを有し、
前記バッファ層は、複数の層で構成され、前記アクティブ層を構成する第１物質と結合して化合物を形成することができる第２物質を含み、
前記第２物質は、前記バッファ層の厚さによって実質的に連続的に変動する含有量比を有し、
前記バッファ層は、第１連結層、第２連結層、及び第３連結層を含み、
前記第１連結層は前記第１物質及び前記第２物質の化合物からなり、前記第２連結層は前記第２物質からなり、前記第３連結層は前記第２物質及び第３物質の化合物からなる
ことを特徴とする液晶表示装置。
【請求項２】
前記第１連結層の厚さが増加するほど、前記第１物質の含有量は実質的に減少し、前記第２物質の含有量は実質的に連続的に増加し、
前記第３連結層の厚さが増加するほど、前記第２物質の含有量は実質的に連続的に減少し、前記第３物質の含有量は実質的に連続的に増加することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記第１物質は、シリコン（Ｓｉ）であることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記第２物質は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）のうちの、いずれか一種であることを特徴とする請求項２記載の液晶表示装置。
【請求項５】
前記第３物質は、窒素（Ｎ）であることを特徴とする請求項２記載の液晶表示装置。
【請求項６】
前記第１連結層の厚さは５０Åないし１５０Åの範囲を有し、前記第２連結層の厚さは１００Åないし５００Åの範囲を有し、前記第３連結層の厚さは１００Åないし５００Åの範囲を有することを特徴とする請求項１記載の液晶表示装置。
【請求項７】
ベース基板上にゲート電極を形成する段階と、
前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁層を形成する段階と、
前記ゲート電極をカバーするように前記ゲート絶縁層上にアクティブ層を形成する段階と、
前記アクティブ層上に前記アクティブ層の酸化を減少させるためバッファ層を前記アクティブ層に連続して形成する段階と、
前記バッファ層の第１部分及び前記アクティブ層の第１部分を第１次にエッチングする段階と、
前記第１次にエッチングされたアクティブ層上に所定の間隔で離隔されるようにソース電極及びドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極をマスクとして用い、前記第１次にエッチングされたバッファ層の第２部分及び前記第１次にエッチングされたアクティブ層の第２部分を第２次にエッチングする段階と、を有し、
前記バッファ層は、複数の層で構成され、前記アクティブ層を構成する第１物質と結合して化合物を形成することができる第２物質を含み、
前記第２物質は、前記バッファ層の厚さによって実質的に連続的に変動する含有量比を有し、
前記バッファ層は、第１連結層、第２連結層、及び第３連結層を含み、
前記第１連結層は前記第１物質及び前記第２物質の化合物からなり、前記第２連結層は前記第２物質からなり、前記第３連結層は前記第２物質及び第３物質の化合物からなる
ことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置とその製造方法に関し、より詳細には電気的な特性を向上させた液晶表示装置とその製造方法に関する。
【背景技術】
【０００２】
一般的に、平面表示装置には、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、フィールド放射表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、及び電界発光表示装置（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）などがある。このような平面表示装置のうち、液晶表示装置及び電界発光表示装置は薄い薄膜で形成された複数の薄膜トランジスタを具備する。
【０００３】
液晶表示装置及び電界発光表示装置に採用される薄膜トランジスタは、一般的に透明基板上に形成され、ゲート電極、ソース電極、ドレイン電極、半導体層、及び不純物層を含む。
【０００４】
ゲート電極は、透明基板上に形成され、ソース電極及びドレイン電極は、ゲート電極の上部に互いに離隔されて形成される。半導体層は、ゲート電極とソース電極及びドレイン電極との間に形成され、不純物層は、半導体層とソース電極及びドレイン電極との間にそれぞれ形成される。ここで、半導体層は、アモルファスシリコンであり、不純物層は高密度イオンドーピングアモルファスシリコンである。
【０００５】
薄膜トランジスタを製造する方法を簡単に説明すると、ゲート電極を透明基板上に形成し、半導体層及び不純物層をゲート電極の上部に形成する。その後、ソース電極及びドレイン電極を不純物層上に互いに離隔されるように形成する。ここで、不純物層が形成された後、ソース電極及びドレイン電極が形成される前に若干のブランクタイムが一般的に存在する。
【０００６】
しかし、不純物層が形成された後、ソース電極及びドレイン電極が形成される前に若干のブランクタイムが発生する場合、不純物層の上面には自然酸化が起こる可能性がある。このような不純物層上に形成された自然酸化層は不純物層及びソース電極とドレイン電極との接触抵抗を増加させる。接触抵抗の増加は薄膜トランジスタの電気的な特性を低下させるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、上記従来の薄膜トランジスタとその製造における問題点に鑑みてなされたものであって、本発明の目的は、自然酸化を防止して電気的な特性を向上させた薄膜トランジスタを具備する液晶表示装置を提供することにある。
また、本発明の他の目的は、前記液晶表示装置を製造する方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明の一特徴による薄膜トランジスタ基板は、ベース基板と、前記ベース基板上に形成されたゲート電極と、前記ゲート電極をカバーするように前記ゲート電極の上部に形成されたアクティブ層と、前記アクティブ層の上部に所定の間隔で離隔されて形成されたソース電極及びドレイン電極と、前記アクティブ層と前記ソース電極との間、及び前記アクティブ層と前記ドレイン電極との間にそれぞれ形成され、前記アクティブ層に連続して形成され、前記アクティブ層の酸化を減少させるためのバッファ層とを有し、前記バッファ層は、複数の層で構成され、前記アクティブ層を構成する第１物質と結合して化合物を形成することができる第２物質を含み、
前記第２物質は、前記バッファ層の厚さによって実質的に連続的に変動する含有量比を有し、
前記バッファ層は、第１連結層、第２連結層、及び第３連結層を含み、
前記第１連結層は前記第１物質及び前記第２物質の化合物からなり、前記第２連結層は前記第２物質からなり、前記第３連結層は前記第２物質及び第３物質の化合物からなる。
【００１０】
上記他の目的を達成するためになされた本発明の一特徴による液晶表示装置の製造方法は、ベース基板上にゲート電極を形成する段階と、前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁層を形成する段階と、前記ゲート電極をカバーするように前記ゲート絶縁層上にアクティブ層を形成する段階と、前記アクティブ層上に前記アクティブ層の酸化を減少させるためのバッファ層を前記アクティブ層に連続して形成する段階と、前記バッファ層の第１部分及び前記アクティブ層の第１部分を第１次にエッチングする段階と、前記第１次にエッチングされたアクティブ層上に所定の間隔で離隔されるようにソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極をマスクとして用い、前記第１次にエッチングされたバッファ層の第２部分及び前記第１次にエッチングされたアクティブ層の第２部分を第２次にエッチングする段階と、を有し、
前記バッファ層は、複数の層で構成され、前記アクティブ層を構成する第１物質と結合して化合物を形成することができる第２物質を含み、
前記第２物質は、前記バッファ層の厚さによって実質的に連続的に変動する含有量比を有し、
前記バッファ層は、第１連結層、第２連結層、及び第３連結層を含み、
前記第１連結層は前記第１物質及び前記第２物質の化合物からなり、前記第２連結層は前記第２物質からなり、前記第３連結層は前記第２物質及び第３物質の化合物からなる。
【発明の効果】
【００１６】
このような本発明の液晶表示装置とその製造方法によれば、ソース電極とドレイン電極及びアクティブ層の間にバッファ層が形成されることによって、酸化による接触抵抗が増加することを防止することができる。このように、接触抵抗が増加することを防止することで、薄膜トランジスタの電気的な特性を向上させることができ、その結果、液晶表示パネルまたは電界発光表示パネルまたは電界発光表示パネルの表示品質をより向上させることができる。特に、本発明は、電流駆動方式によって画像を表示する電界発光表示パネルにおいて、より効果的である。
また、多種の反応気体の含有量の比率を連続的に変化させてチャンバの内部に流入させることによって、バッファ層は厚さが増加するほど連続的に徐々に変動する物質の含有量比を有することができ、その結果、バッファ層の含有量の比率が急激に変動することによるストレスの発生を防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の液晶表示装置とその製造方法を実施するための最良の形態の具体例を、添付した図面を参照しながらより詳細に説明する。
＜液晶表示パネルの実施例＞
図１は、本発明の一実施例による液晶表示パネルを示す斜視図である。
図１に示すように、本発明の液晶表示パネル４００は、第１基板１００、第２基板２００、及び液晶層３００を含み、光を用いて画像を外部に表示する。
【００１８】
第１基板１００は、マトリクス形態で形成された複数の画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）、各画素電極に駆動電圧を印加する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、薄膜トランジスタをそれぞれ作動させるための信号線（ｓｉｇｎａｌ  ｌｉｎｅ）を含む。
【００１９】
第２基板２００は、第１基板１００と向い合うように配置される。第２基板２００は、第１基板１００の前面に配置され、透明かつ導電性である共通電極（ｃｏｍｍｏｎ  ｅｌｃｔｒｏｄｅ）、及び画素電極と向い合う位置に配置されたカラーフィルタ基板（ｃｏｌｏｒ  ｆｉｌｔｅｒ）を含む。
【００２０】
一般的に、カラーフィルタには白色光が入射され、各カラーフィルタは対応する光のみを透過させる。例えば、カラーフィルタ基板は、赤色光を選択的に通過させる赤色カラーフィルタ基板、緑色光を選択的に通過させる緑色カラーフィルタ、及び青色光を選択的に通過させる青色カラーフィルタを含む。
【００２１】
液晶層３００は、第１基板１００と第２基板２００との間に介在し、画素電極と共通電極との間に形成された電場によって再配列される。再配列された液晶層３００は、外部から印加された光の光透過率を調節し、光透過率が調節された光は、カラーフィルタを通過することで画像が表示される。
【００２２】
図２は、図１の表示パネルのうち、第１基板の単位画素を概念的に示した平面図であり、図３は、図２のＩ−Ｉ’に沿って見た断面図である。
図２及び図３に示すように、本実施例による第１基板１００は、データ配線（ＤＬ）、ゲート配線（ＧＬ）、画素電極１４０、薄膜トランジスタ（ＴＦＴ）、及びストレージ配線（ＳＬ）を含む。
【００２３】
データ配線（ＤＬ）は、第１方向に長く延長されて形成され、第２方向に沿って複数個が並列に形成される。データ配線（ＤＬ）は、薄膜トランジスタ（ＴＦＴ）と電気的に連結されてデータ信号を印加する。
【００２４】
ゲート配線（ＧＬ）は、データ配線（ＤＬ）と交差するように第２方向に長く延長されて形成され、第１方向に沿って複数個が並列に形成される。ここで、第１方向は一例として、第２方向と互いに直角をなしている。ここで、データ配線（ＤＬ）及びゲート配線（ＧＬ）が互いに交差するように形成されることによって、複数の単位画素が定義される。単位画素それぞれには画素電極１４０及び薄膜トランジスタ（ＴＦＴ）が形成される。
【００２５】
画素電極１４０は、単位画素内に形成され、透明かつ導電性物質からなる。画素電極１４０は、薄膜トランジスタ（ＴＦＴ）とコンタクトホール１３２によって電気的に連結され、薄膜トランジスタ（ＴＦＴ）から駆動電圧が印加されて充電される。
【００２６】
画素電極１４０は、一例としてインジウムスズ酸化薄膜（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ  ｆｉｌｍ、ＩＴＯ）、インジウム亜鉛酸化薄膜（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ  ｆｉｌｍ、ＩＺＯ）、アモルファスインジウムスズ酸化薄膜（ａｍｏｒｐｈｏｕｓ  Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ  ｆｉｌｍ、ａ−ＩＴＯ）などをフォトリソグラフィ工程によってパターニングされて形成される。
【００２７】
薄膜トランジスタ（ＴＦＴ）は、ゲート電極（ＧＥ）、ソース電極（ＳＥ）、ドレイン電極（ＤＥ）、アクティブ層（ＡＴ）、及びバッファ層（図示せず）を含む。
ゲート電極（ＧＥ）は、ゲート配線（ＧＬ）から第１方向に延長されて形成される。ソース電極（ＳＥ）は、データ配線（ＤＬ）から第２方向に延長されて、ゲート電極（ＧＥ）の一部と重なるように形成される。ドレイン電極（ＤＥ）は、ソース電極（ＳＥ）と向い合うようにソース電極（ＳＥ）から所定距離で離隔されて形成され、ゲート電極（ＧＥ）の一部と重なるように形成される。ドレイン電極は、一例として、第１方向及び第２方向に長く延長されて形成され、コンタクトホール１３２を通じて画素電極１４０と電気的に連結される。
【００２８】
アクティブ層（ＡＴ）は、ゲート電極（ＧＥ）とソース電極（ＳＥ）及びドレイン電極（ＤＥ）との間に形成され、ゲート電極（ＧＥ）をカバーするように形成される。バッファ層は、アクティブ層（ＡＴ）とソース電極（ＳＥ）との間、及びアクティブ層（ＡＴ）とドレイン電極（ＤＥ）との間に形成される。バッファ層は、アクティブ層（ＡＴ）とソース電極（ＳＥ）との間、及びアクティブ層（ＡＴ）とドレイン電極（ＤＥ）との間の接触抵抗が増加することを防止する。
【００２９】
ストレージ配線（ＳＬ）は、画素電極１４０の下部にゲート配線（ＧＬ）と平行に形成され、単位画素内に形成されたストレージ電極（ＳＴＥ）を含む。ストレージ配線（ＳＬ）には、外部からグラウンド電圧を印加する。ストレージ電極（ＳＴＥ）は、画素電極１４０と所定距離で離隔されて形成されることによって、ストレージキャパシタを形成する。ストレージキャパシタは画素電極１４０に充電された駆動電圧を維持する。
【００３０】
図２及び図３に示すように、本実施例による第１基板１００は、透明基板１１０、ゲート配線（ＧＬ）、ストレージ配線（ＳＬ）、ゲート絶縁層１２０、データ配線（ＤＬ）、薄膜トランジスタ（ＴＦＴ）、パッシベーション層１３０、画素電極１４０を含む。ここで、薄膜トランジスタ（ＴＦＴ）は、ゲート電極（ＧＥ）、ソース電極（ＳＥ）、ドレイン電極（ＤＥ）、アクティブ層（ＡＴ）、及びバッファ層（ＣＴ）を含む。
【００３１】
透明基板１１０は、プレート形状を有し、透明な物質からなる。透明基板１１０は、例えば、ガラス、石英、サファイア、またはポリエステル、ポリアクリレート、ポリカーボネート、ポリエーテルケトンなどの透明な合成樹脂からなる。
【００３２】
ゲート配線（ＧＬ）は、第２方向に透明基板１１０上に形成され、ストレージ配線（ＳＬ）もゲート配線（ＧＬ）と同一の方向に透明基板１１０上に形成される。ゲート電極（ＧＥ）は、ゲート配線（ＧＬ）から第１方向に延長されて形成される。
【００３３】
ゲート絶縁層１２０は、ゲート配線（ＧＬ）、ゲート電極（ＧＥ）、及びストレージ配線（ＳＬ）をカバーするように透明基板１１０上に形成される。ゲート絶縁層１２０は、一例として、酸化シリコンまたは窒化シリコンなどの透明な絶縁性物質からなる。
【００３４】
データ配線（ＤＬ）は、第１方向に延長されてゲート絶縁層１２０上に形成される。ソース電極（ＳＥ）は、データ配線（ＤＬ）から第２方向に延長されて形成される。
アクティブ層（ＡＴ）は、ゲート電極（ＧＥ）を貫通するようゲート絶縁層１２０上に形成される。アクティブ層（ＡＴ）は、半導体層（ＡＴ１）及び不純物層（ＡＴ２）を含む。
【００３５】
半導体層（ＡＴ１）は、ゲート電極（ＧＥ）を貫通するようゲート絶縁層１２０上に形成され、一例として、アモルファスシリコン（ａ−Ｓｉ）である。不純物層（ＡＴ２）は半導体層（ＡＴ１）上に形成され、一例として、高密度イオンドーピングアモルファスシリコン（ｎ＋ａ−Ｓｉ）である。ここで、不純物層（ＡＴ２）は、中間部位が除去されて２部分に分離される。
【００３６】
バッファ層（ＣＴ）は、２部分に分離された不純物層（ＡＴ２）上にそれぞれ一対に形成される。一対のバッファ層（ＣＴ）それぞれは、第１連結層（ＣＴ１）、第２連結層（ＣＴ２）、及び第３連結層（ＣＴ３）を含む。
【００３７】
第１連結層（ＣＴ１）は、不純物層（ＡＴ２）上に形成され、一例としてシリコンチタン（ＴｉＳｉ）、シリコンモリブデン（ＭｏＳｉ２）、及びシリコンニッケル（ＮｉＳｉ３）で構成される。第１連結層（ＣＴ１）の厚さは、５０Å〜１５０Åの範囲を有し、約１００Åを有することが望ましい。
【００３８】
第２連結層（ＣＴ２）は、第１連結層（ＣＴ１）上に形成され、一例として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）からなる。第２連結層（ＣＴ２）の厚さは１００Å〜５００Åの範囲を有し、約２００Åを有することが望ましい。
【００３９】
第３連結層（ＣＴ３）は、第２連結層（ＣＴ２）上に形成され、一例として、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、及び窒化ニッケル（ＮｉＮ）からなる。第３連結層（ＣＴ３）の厚さは１００Å〜５００Åの範囲を有し、最小値である１００Åを有することが望ましい。
【００４０】
ソース電極（ＳＥ）はデータ配線（ＤＬ）から延長されて第３連結層（ＣＴ３）のうち、一つの上面に形成される。ドレイン電極（ＤＥ）は、ソース電極（ＳＥ）から所定距離で離隔され、第３連結層（ＣＴ３）のうちの、他の上面に形成される。ドレイン電極（ＤＥ）は、長く延長されてゲート絶縁層１２０上に形成される。ソース電極（ＳＥ）及びドレイン電極（ＤＥ）は、例えば、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などの金属からなり、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の二重層で構成されることが望ましい。
【００４１】
パッシベーション層１３０は、薄膜トランジスタ（ＴＦＴ）をカバーするようにゲート絶縁層１２０上に形成され、薄膜トランジスタ（ＴＦＴ）を外部の熱や湿気から保護する。パッシベーション層１３０は、ドレイン電極（ＤＥ）上に形成されたコンタクトホール１３２を含む。パッシベーション層１３０は、一例として、透明な酸化シリコン（ＳｉＯ２）からなる。
【００４２】
画素電極１４０は、パッシベーション層１３０の上部に形成され、パッシベーション層１３０のコンタクトホール１３２によってドレイン電極（ＤＥ）と電気的に連結される。
図４は、図３のバッファ層において、厚さが増加することによる物質の含有量比を示すグラフである。
【００４３】
図４を参照すると、第１連結層（ＣＴ１）から第３連結層（ＣＴ３）まで厚さが徐々に増加することにより物質の含有量比が連続的に変動する。例えば、第１連結層（ＣＴ１）はシリコンチタン（ＴｉＳｉ）からなり、第２連結層（ＣＴ２）はチタン（Ｔｉ）からなり、第３連結層（連結層３）は窒化チタン（ＴｉＮ）からなる。
【００４４】
より具体的に説明すると、第１連結層（ＣＴ１）は厚さが増加するほどチタン（Ｔｉ）の含有量が連続的に増加し、それに対応してシリコン（Ｓｉ）の含有量が徐々に減少する。シリコン（Ｓｉ）の含有量が完全に除去されると、第２連結層（ＣＴ２）が形成される。ここで、図４に示した不純物層（ＡＴ２）は、シリコン（Ｓｉ）の含有量比が１００％であることと示したが、これと違ってリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などの５族元素が不純物として含有されることもある。
【００４５】
第２連結層（ＣＴ２）は、チタン（Ｔｉ）のみからなり、所定の厚さを有する。第２連結層（ＣＴ２）の厚さがある程度増加した後窒素（Ｎ）の含有量が発生すると、第３連結層（ＣＴ３）が形成される。
【００４６】
第３連結層（ＣＴ３）は、厚さが増加しかつ窒素（Ｎ）の含有量は連続的に増加し、それに対応してチタン（Ｔｉ）の含有量が徐々に減少する。ここで、チタン（Ｔｉ）の含有量は窒素（Ｎ）の含有量とほぼ同一になるまで減少し、その後は窒素（Ｎ）の含有量と同一になるように維持されることが望ましい。これと違って、第３連結層（ＣＴ３）は、厚さが増加するほど窒素（Ｎ）の含有量が継続増加し、それに対応してチタン（Ｔｉ）の含有量が継続減少することができ、または窒素（Ｎ）及びチタン（Ｔｉ）の含有量の比率が１：１でない異なる割合で維持することができる。
【００４７】
本実施例では、第１連結層（ＣＴ１）はシリコンチタン（ＴｉＳｉ）からなり、第２連結層（ＣＴ２）はチタン（Ｔｉ）からなり、第３連結層（ＣＴ３）は窒化チタン（ＴｉＮ）からなり、バッファ層（ＣＴ）の厚さが増加するほどその含有量の比率が連続的に変動することと説明したが、これとは違って第１連結層（ＣＴ１）は、シリコンモリブデン（ＭｏＳｉ２）からなり、第２連結層（ＣＴ２）はモリブデン（Ｍｏ）からなり、第３連結層（ＣＴ３）は窒化モリブデン（ＭｏＮ）からなるか、または第１連結層（ＣＴ１）は、シリコンニッケル（ＮｉＳｉ３）からなり、第２連結層（ＣＴ２）はニッケル（Ｎｉ）からなり、第３連結層（ＣＴ３）は窒化ニッケル（ＮｉＮ）からなり、その含有量の比率は上述と同様に連続的に変動することができる。
【００４８】
本実施例によると、バッファ層（ＣＴ）の最外郭に窒化チタン（ＴｉＮ）からなる第３連結層（ＣＴ３）が形成されることによって、バッファ層（ＣＴ）の表面が酸化することを防止してソース電極（ＳＥ）とドレイン電極（ＤＥ）及びアクティブ層（ＡＴ）の間の接触抵抗が増加することを抑制することができる。
【００４９】
また、バッファ層（ＣＴ）の厚さが増加するほどシリコン（Ｓｉ）、チタン（Ｔｉ）、及び窒素（Ｎ）の含有量比が連続的に減少するか増加することによって、バッファ層（ＣＴ）内の含有量比が急激に変動するときに発生するストレスをより減少させることができる。延いては、バッファ層（ＣＴ）のうち、第２連結層（ＣＴ２）が所定の厚さを有するように形成されることによって、バッファ層（ＣＴ）上に発生するストレスを更に減少させることができる。
【００５０】
本実施例で、バッファ層（ＣＴ）が第１連結層（ＣＴ１）、第２連結層（ＣＴ２）、及び第３連結層（ＣＴ３）の３層構造で構成されることと説明したが、これとは違って第２連結層（ＣＴ２）はその厚さを最小化するか省略することもできる。
【００５１】
＜液晶表示パネルの製造方法の実施例＞
図５は、本発明の一実施例による液晶表示パネルを製造するための製造装置を概念的に示した断面図であり、図６〜図１７は、図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。ここで、本実施例による液晶表示パネルを製造するための製造装置をまず簡単に説明した後、液晶表示パネルの製造方法を説明する。
【００５２】
図５に示すように、本実施例による液晶表示パネルを製造するためのパネル製造装置５０はチャンバ１０及びステージ２０を含む。
チャンバ１０は真空が形成されるための内部空間を有する。内部空間には第１基板１００を支持するステージ２０が配置される。チャンバ１０には外部に気体が流入されるために開口部が形成され、望ましくは、この開口部は気体入口および気体出口で構成される。
【００５３】
チャンバ１０の内部へは、液晶表示パネルを製造するための多種の反応気体が流入されて放出される。即ち、反応気体は、気体入口よりチャンバ１０の内部に流入され、第１基板と反応した後、気体出口を通じて外部に放出される。反応気体は一例として、水素ガス（Ｈ２）、水素化ケイ素ガス（ＳｉＨ４）、水素化リンガス（ＰＨ３）、アンモニアガス（ＮＨ３）、塩化チタンガス（ＴｉＣｌ４）、塩素系ガス、及びフッ素系ガスなどを含む。
【００５４】
図６及び図２に示すように、本実施例による液晶表示パネルの製造方法として、まず透明基板１１０上にゲート電極（ＧＥ）を形成し、その後、ゲート電極（ＧＥ）をカバーするようにゲート絶縁層１２０を形成する。ゲート電極（ＧＥ）は、例えば、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などがスパッタリングによる蒸着方法または化学蒸着方法（ＣＶＤ）によって透明基板１１０上に蒸着されて形成される。望ましくは、ゲート電極（ＧＥ）はスパッタリングによる蒸着方法によって形成される。一方、ゲート電極（ＧＥ）を形成するとき、ゲート配線（ＧＬ）、ストレージ配線（ＳＬ）、及びストレージ電極（ＳＴＥ）もまた同時に透明基板１１０上に形成される。
【００５５】
図７及び図２に示すように、ゲート絶縁層１２０上に半導体層（ＡＴ１）を連続的に形成する。半導体層（ＡＴ１）は、一例として、アモルファスシリコン（ａ−Ｓｉ）からなり、プラズマによる蒸着方法（ＰＥＣＶＤ）によって形成されることが望ましい。
【００５６】
具体的に説明すると、ゲート絶縁層１２０が形成された後、チャンバ１０内に反応気体３０として水素ガス（Ｈ２）及び水素化ケイ素ガス（ＳｉＨ４）が連続的に流入され、流入された水素ガス（Ｈ２）及び水素化ケイ素ガス（ＳｉＨ４）は、プラズマによる蒸着方法（ＰＥＣＶＤ）によってゲート絶縁層１２０上に半導体層（ＡＴ１）を形成させる。
【００５７】
図８及び図２に示すように、半導体層（ＡＴ１）上に不純物層（ＡＴ２）を連続的に形成する。不純物層（ＡＴ２）は一例として、高密度イオンドーピングアモルファスシリコン（ｎ＋ａ−Ｓｉ）からなり、プラズマによる蒸着方法（ＰＥＣＶＤ）によって形成されることが望ましい。
【００５８】
具体的に、半導体層（ＡＴ１）を形成した後、チャンバ１０内に反応ガス３０として水素ガス（Ｈ２）及び水素化ケイ素ガス（ＳｉＨ４）のほかに水素化リンガス（ＰＨ３）が連続的に更に流入され、流入された水素ガス（Ｈ２）、水素化ケイ素ガス（ＳｉＨ４）及び水素化リンガス（ＰＨ３）はプラズマによる蒸着方法（ＰＥＣＶＤ）によって半導体層（ＡＴ１）上に不純物層（ＡＴ２）を形成させる。ここで、水素化リンガス（ＰＨ３）のかわりに水素化砒素ガス（ＡｓＨ３）または水素化アンチモン（ＳｂＨ３）を流入してもよい。
【００５９】
図９及び図２に示すように、不純物（ＡＴ２）上に第１連結層（ＣＴ１）を連続的に形成する。第１連結層（ＣＴ１）は、一例として、シリコンチタン（ＴｉＳｉ）からなり、プラズマによる蒸着方法（ＰＥＣＶＤ）によって約１００Åの厚さに形成することが望ましい。
【００６０】
具体的に、不純物層（ＡＴ２）が形成された後、チャンバ１０内に水素ガス（Ｈ２）、水素化ケイ素ガス（ＳｉＨ４）、及び塩化チタンガス（ＴｉＣｌ４）が連続的に流入され、流入された水素ガス（Ｈ２）、水素化ケイ素ガス（ＳｉＨ４）、及び塩化チタンガス（ＴｉＣｌ４）はプラズマによる蒸着方法（ＰＥＣＶＤ）によって不純物層（ＡＴ２）上に第１連結層（ＣＴ１）を形成させる。ここで、塩化チタンガス（ＴｉＣｌ４）は、時間が経過するほど流入される量が徐々に増加することが望ましく、その結果、第１連結層（ＣＴ１）は厚さが増加するほどシリコン（Ｓｉ）の含有量が徐々に減少しながらチタン（Ｔｉ）の含有量が徐々に増加する。
【００６１】
図１０及び図２に示すように、第１連結層（ＣＴ１）上に第２連結層（ＣＴ２）を連続的に形成する。第２連結層（ＣＴ２）は、一例として、チタン（Ｔｉ）からなり、プラズマによる蒸着方法（ＰＥＣＶＤ）によって少なくとも約２００Åの厚さに形成することが望ましい。
【００６２】
具体的に、第１連結層（ＣＴ１）が形成された後、チャンバ１０内に流入されていた水素化ケイ素ガス（ＳｉＨ４）はこれ以上流入されず、水素ガス（Ｈ２）及び塩化チタンガス（ＴｉＣｌ４）のみが流入される。このように流入された水素ガス（Ｈ２）及び塩化チタンガス（ＴｉＣｌ４）は、プラズマによる蒸着方法（ＰＥＣＶＤ）によって第１連結層（ＣＴ１）上に第２連結層（ＣＴ２）を形成させる。ここで、場合によって第２連結層（ＣＴ２）が形成される過程を省略してもよい。
【００６３】
図１１及び図２に示すように、第２連結層（ＣＴ２）上に第３連結層（ＣＴ３）を連続的に形成する。第３連続層（ＣＴ３）は一例として、窒化チタン（ＴｉＮ）からなり、プラズマによる蒸着方法（ＰＥＣＶＤ）によって少なくとも約１００Åの厚さに形成することが望ましい。
【００６４】
具体的に、第２連結層（ＣＴ２）を形成した後、チャンバ１０内に流入されていた水素ガス（Ｈ２）及び塩化チタンガス（ＴｉＣｌ４）以外にアンモニアガス（ＮＨ３）が更に連続的に流入され、流入された水素ガス（Ｈ２）、塩化チタンガス（ＴｉＣｌ４）及びアンモニアガス（ＮＨ３）はプラズマによる蒸着方法（ＰＥＣＶＤ）によって第２連結層（ＣＴ２）上に第３連結層（ＣＴ３）を形成させる。ここで、塩化チタンガス（ＴｉＣｌ４）の流入量は時間が経過するほど徐々に減少する反面、アンモニアガス（ＮＨ３）の流入量は時間が経過するほど徐々に増加することが望ましい。その結果、第３連結層（ＣＴ３）は、厚さが増加するほどチタン（Ｔｉ）の含有量が徐々に減少しながら窒素（Ｎ）の含有量が徐々に増加する。
【００６５】
図１２及び図２に示すように、第３連結層（ＣＴ３）が形成された後、バッファ層（ＣＴ）の一部、即ち、第３連結層（ＣＴ３）、第２連結層（ＣＴ２）、及び第１連結層（ＣＴ１）の一部を、連続工程を通じて第１次にエッチングする。第３連結層（ＣＴ３）、第２連結層（ＣＴ２）、及び第１連結層（ＣＴ１）の第１次エッチングは、塩素系ガスで行われることが望ましく、一例として、塩素ガス（Ｃｌ２）によって行われる。ここで、図示していないが、第３連結層（ＣＴ３）の一部の上面に硬化されたフォトレジスト（図示せず）が形成された後、第３連結層（ＣＴ３）、第２連結層（ＣＴ２）、及び第１連結層（ＣＴ１）の第１次エッチングが連続的に行われる。
【００６６】
図１３及び図２に示すように、バッファ層（ＣＴ）の一部を第１次にエッチングした後、アクティブ層（ＡＴ）の一部、即ち、不純物層（ＡＴ２）及び半導体層（ＡＴ１）の一部を連続工程で第１次にエッチングする。不純物層（ＡＴ２）及び半導体層（ＡＴ１）の第１エッチングはフッ素系ガスからなることが望ましく、一例として、フッ化硫黄ガス（ＳＦ６）及びフッ化炭素ガス（ＣＦ６）によって行われる。
【００６７】
一般的に、窒化チタン（ＴｉＮ）からなる第３連結層（ＣＴ３）は、フッ素系ガスに対するエッチング率が小さい。したがって、不純物層（ＡＴ２）及び半導体層（ＡＴ１）の第１エッチングは第１次でエッチングされたバッファ層（ＣＴ）をマスクとして用いられる。これとは違って、不純物層（ＡＴ２）及び半導体層（ＡＴ１）の第１次エッチングは別途のフォトレジスト（図示せず）によって行うことができる。
【００６８】
図１４及び図２に示すように、アクティブ層（ＡＴ）の一部を１次にエッチングした後、ソース電極（ＳＥ）及びドレイン電極（ＤＥ）を形成する。ソース電極（ＳＥ）及びドレイン電極（ＤＥ）は、第１次にエッチングされた第３連結層（ＣＴ３）の一部と重なるようにゲート絶縁層１２０上に形成され、所定距離で離隔されて互いに向い合うように形成される。ソース電極（ＳＥ）及びドレイン電極（ＤＥ）は一例として、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の二重層で構成される。ここで、プラズマによる蒸着方法としてアルミニウム（Ａｌ）が蒸着された後、連続的にモリブデン（Ｍｏ）が蒸着される。その後、別途のフォトレジストを用いて連続蒸着されたアルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の一部をエッチングし、その結果、ソース電極（ＳＥ）及びドレイン電極（ＤＥ）が形成される。
【００６９】
図１５及び図２に示すように、ソース電極（ＳＥ）及びドレイン電極（ＤＥ）をマスクとして第１次にエッチングされたバッファ層（ＣＴ）の一部、即ち、第３連結層（ＣＴ３）、第２連結層（ＣＴ２）、及び第１連結層（ＣＴ１）の一部を、連続工程を通じて第２次にエッチングする。ここで、第３連結層（ＣＴ３）、第２連結層（ＣＴ２）、及び第１連結層（ＣＴ１）の第２次エッチングは、塩素系ガスで行われることが望ましく、一例として、塩素ガス（Ｃｌ２）によって行われる。
【００７０】
図１６及び図２に示すように、第１次にエッチングされたバッファ層（ＣＴ）の一部を第２次エッチングした後、ソース電極（ＳＥ）及びドレイン電極（ＤＥ）をマスクとして第１次にエッチングされた不純物層（ＡＴ２）の一部を第２次にエッチングする。不純物層（ＡＴ２）の第２次エッチングはフッ素系ガスで行われることが望ましく、一例として、フッ化硫黄ガス（ＳＦ６）及びフッ化炭素ガス（ＣＦ６）によって行われる。
【００７１】
図１７及び図２に示すように、パッシベーション層１３０を、薄膜トランジスタ（ＴＦＴ）をカバーするように基板の全面に形成する。その後、パッシベーション層１３０上に画素電極１４０を形成する。
【００７２】
本実施例によると、ゲート絶縁層１２０上に半導体層（ＡＴ１）を形成した後、不純物層（ＡＴ２）、第１連結層（ＣＴ１）、第２連結層（ＣＴ２）、及び第３連結層（ＣＴ３）を、連続工程を通じて形成させることによって、途中に酸化層が形成されることを防止することができる。即ち、多種の反応気体３０を絶えず連続的にチャンバ１０内に流入することで、半導体層（ＡＴ１）、不純物層（ＡＴ２）、第１連結層（ＣＴ１）、第２連結層（ＣＴ２）、及び第３連結層（ＣＴ３）を連続的に形成することができ、その結果、工程中に自然な酸化によって酸化層が形成されることを防止して接触抵抗が増加することを防止することができる。
【００７３】
また、反応気体３０の含有量の比率を連続的に変化させてチャンバ１０の内部に流入させることによって、バッファ層（ＣＴ）の含有量比を連続して徐々に変動させて増加させることができ、その結果、バッファ層（ＣＴ）の含有量比が急激に変動することによるストレスの発生を防止することができる。
【００７４】
本実施例において、チャンバ１０内に、反応気体３０のうち、塩化チタンガス（ＴｉＣｌ４）が流入されることと説明したが、これと違って塩化チタンガス（ＴｉＣｌ４）の代わりに塩化モリブデンガス（ＭｏＣｌ６）または塩化ニッケルガス（ＮｉＣｌ３）などを流入することができる。
【００７５】
反応気体３０のうち、金属成分は反応気体３０によって形成された連結層の金属成分に影響を及ぼす。例えば、上述のように連結層はチタニウムを含むことができるが、ここで、塩化モリブデンガス（ＭｏＣｌ６）が流入される場合、第１連結層（ＣＴ１）は、シリコンモリブデン（ＭｏＳｉ２）からなり、第２連結層（ＣＴ２）はモリブデン（Ｍｏ）からなり、第３連結層（ＣＴ３）は窒化モリブデン（ＭｏＮ）からなり、塩化ニッケルガス（ＮｉＣｌ３）が流入される場合、第１連結層（ＣＴ１）は、シリコンニッケル（ＮｉＳｉ３）からなり、第２連結層（ＣＴ２）はニッケル（Ｎｉ）からなり、第３連結層（ＣＴ３）は窒化ニッケル（ＮｉＮ）からなることができる。
【００７６】
＜電界発光表示パネルの実施例＞
図１８は、本発明の一実施例による電界発光表示パネルの一部を示した平面図であり、図１９は、図１８のＩＩ−ＩＩ’に沿って見た断面図である。
図１８及び図１９に示すように、電界発光表示パネル５００は、データ配線（ＤＬ）、ゲート配線（ＧＬ）、電源配線（ＰＬ）、電界発光素子（ＥＬＤ）、スイッチング薄膜トランジスタ（Ｔ１）、駆動薄膜トランジスタ（Ｔ２）及びストレージキャパシタ（ＳＣ）を含む。
【００７７】
データ配線（ＤＬ）は、第１方向に長く延長されて形成され、第２方向に沿って複数個が並列に形成される。データ配線（ＤＬ）は、スイッチング薄膜トランジスタ（Ｔ１）と電気的に連結されてデータ信号を印加する。
【００７８】
ゲート配線（ＧＬ）は、データ配線（ＤＬ）と交差するよう第２方向に長く延長されて形成され、第１方向に沿って複数個が並列に形成される。ここで、第１方向は、一例として、第２方向と互いに直角をなしている。ここで、データ配線（ＤＬ）及びゲート配線（ＧＬ）が互いに交差するように形成することによって、複数の単位画素が定義される。単位画素それぞれには電界発光素子（ＥＬＤ）、スイッチング薄膜トランジスタ（Ｔ１）、駆動薄膜トランジスタ（Ｔ２）、及びストレージキャパシタ（ＳＣ）が形成される。
【００７９】
電源配線（ＰＬ）は、データ配線（ＤＬ）と平行に形成され、例えば、データ配線（ＤＬ）と第２方向側の反対方向に所定距離で離隔されて形成される。電源配線（ＰＬ）は駆動薄膜トランジスタ（Ｔ２）と電気的に連結されて駆動電流を印加する。
【００８０】
電界発光素子（ＥＬＤ）は電場によって自ら光を発生する。電界発光素子（ＥＬＤ）は、単位画素別に互いに異なる光を発生することができ、一例として、赤色光、緑色光、及び青色光を発生する。電界発光素子（ＥＬＤ）は、陽極電極（ＰＥ）、電界発光層（ＥＬ）、及び陰極電極（図示せず）を含み、陽極電極（ＰＥ）と陰極電極との間に電界発光層（ＥＬ）が形成される。
【００８１】
陽極電極（ＰＥ）は、単位画素内に形成され、駆動薄膜トランジスタ（Ｔ２）と電気的に連結される。陽極電極（ＰＥ）は、駆動薄膜トランジスタ（Ｔ２）から駆動電流の印加を受け、陽極電極（ＰＥ）と陰極電極との間に電場を発生する。
【００８２】
電界発光層（ＥＬ）は、陽極電極（ＰＥ）の上部に形成され、陽極電極（ＰＥ）と陰極電極との間に形成された電場によって光を発生させる。電界発光層（ＥＬ）は一例として、有機電界発光物質からなり、正孔注入層、正孔輸送層、発光層、電子注入層、及び電子輸送層を含んでもよい。
【００８３】
陰極電極は、電界発光層（ＥＬ）の上部に形成されかつ基板の全面に形成される。陰極電極は、外部から共通電極の印加を受け、陽極電極（ＰＥ）と陰極電極との間に電場を発生させる。
【００８４】
陽極電極（ＰＥ）及び陰極電極のうち、少なくともいずれか一つは、電界発光層（ＥＬ）から発生した光を透過させるために透明かつ導電性物質からなり、一例としてインジウムスズ酸化薄膜（ＩＴＯ）、インジウム亜鉛酸化薄膜（ＩＺＯ）、アモルファスインジウムスズ酸化薄膜（ａ−ＩＴＯ）などをフォトリソグラフィ工程によってパターニングされて形成される。
【００８５】
電界発光素子（ＥＬＤ）から光が発生する原理を簡単に説明すると、陽極電極（ＰＥ）は駆動薄膜トランジスタ（Ｔ２）から駆動電流の印加を受け、陰極電極は外部から共通電圧の印加を受ける。即ち、陽極電極（ＰＥ）は共通電極によって正孔の供給を受け、陰極電極は共通電圧によって電子の供給を受ける。これとは違って、陽極電極（ＰＥ）に電子が供給されてもよく、陰極電極には正孔が供給されてもよい。
【００８６】
陽極電極（ＰＥ）に供給された正孔及び陰極電極に供給された電子は二つの電極の間で発生した電場によって電界発光層（ＥＬ）内で互いに結合する。正孔及び電子が電界発光層（ＥＬ）内で互いに結合されると、励起状態の分子である励起子が生成され、励起子は基底状態（ｇｒｏｕｎｄ  ｓｔａｔｅ）の分子に変わりながら光を発生する。
【００８７】
スイッチング薄膜トランジスタ（Ｔ１）は、単位画素内に形成され、スイッチングゲート電極（ＧＥ１）、スイッチングソース電極（ＳＥ１）、スイッチングドレイン電極（ＤＥ１）、スイッチングアクティブ層（ＡＴ１）、及びスイッチングバッファ層（図示せず）を含む。
【００８８】
スイッチングゲート電極（ＧＥ１）は、ゲート配線（ＧＬ）から第１方向に延長されて形成される。スイッチングソース電極（ＳＥ１）は、データ配線（ＤＬ）から第２方向に延長され、スイッチングゲート電極（ＧＥ１）の一部と重なるように形成される。スイッチングドレイン電極（ＤＥ１）はスイッチングソース電極（ＳＥ１）と向い合うようにスイッチングソース電極（ＳＥ１）から所定距離で離隔されて形成され、スイッチングゲート電極（ＧＥ１）の一部と重なるように形成される。スイッチングドレイン電極（ＤＥ１）は、第２方向に長く延長されて形成され、第１コンタクトホール５２２を通じて駆動薄膜トランジスタ（Ｔ２）の駆動ゲート電極（ＧＥ２）と電気的に連結される。
【００８９】
スイッチングアクティブ層（ＡＴ１）は、スイッチングゲート電極（ＧＥ１）とスイッチングソース電極（ＳＥ１）及びスイッチングドレイン電極（ＤＥ１）との間に形成され、スイッチングゲート電極（ＧＥ１）をカバーするように形成される。スイッチングバッファ層は、スイッチングアクティブ層（ＡＴ１）とスイッチングソース電極（ＳＥ１）との間、及びスイッチングアクティブ層（ＡＴ１）とスイッチングドレイン電極（ＤＥ１）との間に形成され、接触抵抗が増加することを防止する。
【００９０】
駆動薄膜トランジスタ（Ｔ２）は、単位画素内に形成され、駆動ゲート電極（ＧＥ２）、駆動ソース電極（ＳＥ２）、駆動ドレイン電極（ＤＥ２）、駆動アクティブ層（ＡＴ２）、及び駆動バッファ層（図示せず）を含む。
【００９１】
駆動ゲート電極（ＧＥ２）は、スイッチングドレイン電極（ＤＥ１）と第２コンタクトホール５２２を通じて電気的に連結され、第１方向に延長されて形成される。駆動ソース電極（ＳＥ２）ば、電源配線（ＰＬ）から第２方向と反対の方向に延長され、駆動ゲート電極（ＧＥ２）の一部と重なるように形成される。駆動ドレイン電極（ＤＥ２）は、駆動ソース電極（ＳＥ２）と向い合うように駆動ソース電極（ＳＥ２）から所定距離で離隔されて形成され、駆動ゲート電極（ＧＥ２）の一部と重なるように形成される。駆動ドレイン電極（ＤＥ２）は、第２方向と反対の方向に延長して形成され、第２コンタクトホール５３２を通じて電界発光素子（ＥＬＤ）の陽極電極（ＰＥ）と電気的に連結される。
【００９２】
駆動アクティブ層（ＡＴ２）は、駆動ゲート電極（ＧＥ２）及び駆動ソース電極（ＳＥ２）と駆動ドレイン電極（ＤＥ２）との間に形成され、駆動ゲート電極（ＧＥ２）をカバーするように形成される。駆動バッファ層は、駆動アクティブ層（ＡＴ２）と駆動ソース電極（ＳＥ２）との間、及び駆動アクティブ層（ＡＴ２）と駆動ドレイン電極（ＤＥ２）との間に形成され、接触抵抗が増加することを防止する。
【００９３】
ストレージキャパシタ（ＳＣ）は、単位画素内に形成され、駆動ゲート電極（ＧＥ２）に印加された駆動電圧を維持させる。ストレージキャパシタ（ＳＣ）は、第１電極及び第２電極で構成される。ここで、第１電極は、第２方向及び第１方向に延長された駆動ゲート電極（ＧＥ２）の一部であり、第２電極は電源配線（ＰＬ）である。
【００９４】
スイッチング薄膜トランジスタ（Ｔ１）及び駆動薄膜トランジスタ（Ｔ２）の動作方法を簡単に説明すると、スイッチングゲート電極（ＧＥ１）にオン電圧が印加されると、データ配線（ＤＬ）を通じてスイッチングソース電極（ＳＥ１）に印加された駆動電圧がスイッチングアクティブ層（ＡＴ１）を経由してスイッチングドレイン電極（ＤＥ１）に伝達され第１コンタクトホール５２２を通して駆動ゲート電極（ＧＥ２）に印加される。
【００９５】
駆動ゲート電極（ＧＥ２）に印加された駆動電圧は、ストレージキャパシタ（ＳＣ）に維持され、かつ駆動アクティブ層（ＡＴ２）内にチャンネル層が形成され、チャンネル層は駆動ソース電極（ＳＥ２）と駆動ドレイン電極（ＤＥ２）とを互いに電気的に連結させ、電源配線（ＰＬ）の駆動電流を駆動ドレイン電極（ＤＥ２）に伝達し第２コンタクトホール５３２を通して陽極電極（ＰＥ）に印加させる。
【００９６】
図１９及び図１８に示すように、本実施例による電界発光表示パネル５００は、ベース基板５１０、ゲート配線（ＧＬ）、ゲート絶縁層５２０、データ配線（ＤＬ）、電源配線（ＰＬ）、スイッチング薄膜トランジスタ（Ｔ１）、駆動薄膜トランジスタ（Ｔ２）、パッシベーション層５３０、バンク層５４０、及び電界発光素子（ＥＬＤ）を含む。ここで、スイッチング薄膜トランジスタ（Ｔ１）は、スイッチングゲート電極（ＧＥ１）、スイッチングソース電極（ＳＥ１）、スイッチングドレイン電極（ＤＥ１）、スイッチングアクティブ層（ＡＴ１）、及びスイッチングバッファ層（ＣＴ１）を含み、駆動薄膜トランジスタ（Ｔ２）は、駆動ゲート電極（ＧＥ２）、駆動ソース電極（ＳＥ２）、駆動ドレイン電極（ＤＥ２）、駆動アクティブ層（ＡＴ２）、及び駆動バッファ層（ＣＴ２）を含む。
【００９７】
ベース基板５１０は、プレート形状を有し、透明な物質からなる。ベース基板５１０は、例えば、ガラスまたは石英などからなる。
ゲート配線（ＧＬ）は、第２方向にベース基板５１０上に形成され、スイッチングゲート電極（ＧＥ１）はゲート配線（ＧＬ）から第１方向に延長されて形成される。駆動ゲート電極（ＧＥ２）は第１方向に所定の長さで延長されて形成される。
【００９８】
ゲート絶縁層５２０は、ゲート配線（ＧＬ）、スイッチングゲート電極（ＧＥ１）、及び駆動ゲート電極（ＧＥ２）をカバーするようにベース基板５１０上に形成される。ゲート絶縁層５２０は、一例として、酸化シリコンまたは窒化シリコンなどの透明な絶縁性物質からなる。ゲート絶縁層５２０は、駆動ゲート電極（ＧＥ２）とスイッチングドレイン電極（ＤＥ１）とを電気的に連結させるために形成された第１コンタクトホール５２２を含む。
【００９９】
データ配線（ＤＬ）は、第１方向に延長されてゲート絶縁層５２０上に形成され、スイッチングソース電極（ＳＥ１）は、データ配線（ＤＬ）から第２方向に延長されて形成される。
【０１００】
電源配線（ＰＬ）は、データ配線（ＤＬ）と平行にゲート絶縁層５２０上に形成され、駆動ソース電極（ＳＥ２）は、電源配線（ＰＬ）から第２方向と反対の方向に延長されて形成される。
【０１０１】
スイッチングアクティブ層（ＡＴ１）は、スイッチングゲート電極（ＧＥ１）を貫通するようにゲート絶縁層５２０上に形成され、駆動アクティブ層（ＡＴ２）は駆動ゲート電極（ＧＥ２）を貫通するようにゲート絶縁層５２０上に形成される。ここで、スイッチングアクティブ層（ＡＴ１）は、第１半導体層（ＡＴ１−ａ）及び第１不純物層（ＡＴ１−ｂ）を含み、駆動アクティブ層（ＡＴ２）は第２半導体層（ＡＴ２−ａ）及び第２不純物層（ＡＴ２−ｂ）を含む。
【０１０２】
第１半導体層（ＡＴ１−ａ）は、スイッチングゲート電極（ＧＥ１）を貫通するようにゲート絶縁層５２０上に形成され、一例として、アモルファスシリコン（ａ−Ｓｉ）である。第１不順物層（ＡＴ１−ｂ）は、第１半導体層（ＡＴ１−ａ）上に形成され、一例として、高密度イオンドーピングアモルファスシリコン（ｎ＋ａ−Ｓｉ）である。ここで、第１不純物層（ＡＴ１−ｂ）は中間部位が除去されて２部分に分離される。
【０１０３】
第２半導体層（ＡＴ２−ａ）は、駆動ゲート電極（ＧＥ２）を貫通するようにゲート絶縁層５２０上に形成され、一例として、アモルファスシリコン（ａ−Ｓｉ）である。第２不純物層（ＡＴ２−ｂ）は、第２半導体層（ＡＴ２−ａ）上に形成され、一例として、高密度イオンドーピングアモルファスシリコン（ｎ＋ａ−Ｓｉ）である。ここで、第２不純物層（ＡＴ２−ｂ）は、中間部位が除去されて２部分に分離される。
【０１０４】
スイッチングバッファ層（ＣＴ１）は、２部分に分離された第１不純物層（ＡＴ１−ｂ）上にそれぞれ一対で形成される。一対のスイッチンバッファ層（ＣＴ１）のそれぞれは、第１スイッチング連結層（ＣＴ１−ａ）、第２スイッチング連結層（ＣＴ１−ｂ）、及び第３スイッチグ連結層（ＣＴ１−ｃ）を含む。
【０１０５】
第１スイッチング連結層（ＣＴ１−ａ）は、第１不純物層（ＡＴ１−ｂ）上に形成され、一例として、シリコンチタン（ＴｉＳｉ）、シリコンモリブデン（ＭｏＳｉ２）、及びシリコンニッケル（ＮｉＳｉ３）で構成される。第１スイッチング連結層（ＣＴ１−ａ）の厚さは約１００Åを有することが望ましい。
【０１０６】
第２スイッチング連結層（ＣＴ１−ｂ）は、第１スイッチング連結層（ＣＴ１−ａ）上に形成され、一例としてチタン（Ｔｉ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）で構成される。第２スイッチング連結層（ＣＴ１−ｂ）の厚さは約２００Åを有することが望ましい。
【０１０７】
第３スイッチング連結層（ＣＴ１−ｃ）は、第２スイッチング連結層（ＣＴ１−ｂ）上に形成され、一例として、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、及び窒化ニッケル（ＮｉＮ）で構成される。第３スイッチング連結層（ＣＴ１−ｃ）の厚さは少なくとも約１００Åを有することが望ましい。
【０１０８】
第１スイッチング連結層（ＣＴ１−ａ）から第３スイッチング連結層（ＣＴ１−ｃ）までの厚さが徐々に増加することにつれて物質の含有量の比率が連続的に徐々に変動する。
また、駆動バッファ層（ＣＴ２）は、２部分に分離された第２不純物層（ＡＴ２−ｂ）上にそれぞれ一対に形成される。一対の駆動バッファ層（ＣＴ２）それぞれは第１駆動連結層（ＣＴ２−ａ）、第２駆動連結層（ＣＴ２−ｂ）及び第３駆動連結層（ＣＴ２−ｃ）を含む。
【０１０９】
第１駆動連結層（ＣＴ２−ａ）は、第２不純物層（ＡＴ２−ｂ）上に形成され、一例としてシリコンチタン（ＴｉＳｉ）、シリコンモリブデン（ＭｏＳｉ２）、及びシリコンニケッル（ＮｉＳｉ３）で構成される。第１駆動連結層（ＣＴ１−ａ）の厚さは１００Åを有することが望ましい。
【０１１０】
第２駆動連結層（ＣＴ２−ｂ）は、第１駆動連結層（ＣＴ２−ａ）上に形成され、一例として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、及びニッケル（Ｎｉ）で構成される。第２駆動連結層（ＣＴ２−ｂ）の厚さは約２００Åを有することが望ましい。
【０１１１】
第３駆動連結層（ＣＴ２−ｃ）は、第２駆動連結層（ＣＴ２−ｂ）上に形成され、一例として窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、及び窒化ニッケル（ＮｉＮ）で構成される。第３駆動連結層（ＣＴ２−ｃ）の厚さは少なくとも約１００Åを有することが望ましい。
【０１１２】
第１駆動連結層（ＣＴ２−ａ）から第３駆動連結層（ＣＴ２−ｃ）まで厚さが徐々に増加することにつれて物質の含有量の比率が連続的に徐々に変わる。
スイッチングソース電極（ＳＥ１）は、データ配線（ＤＬ）から延長され、第３スイッチング連結層（ＣＴ１−ｃ）のうちの、一上面に形成される。スイッチングドレイン電極（ＤＥ１）は、スイッチングソース電極（ＳＥ１）から所定距離で離隔されて第３スイッチング連結層（ＣＴ１−ｃ）のうちの、他の一上面に形成される。スイッチングドレイン電極（ＤＥ１）は、長く延長されてゲート絶縁層５２０上に形成される。スイッチングソース電極（ＳＥ１）及びスイッチングドレイン電極（ＤＥ１）は、例えば、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の二重層で構成することが望ましい。
【０１１３】
また、駆動ソース電極（ＳＥ２）は、電源配線（ＰＬ）から延長されて第３駆動連結層（ＣＴ２−ｃ）のうちの、一上面に形成される。駆動ドレイン電極（ＤＥ２）は、駆動ソース電極（ＳＥ２）から所定距離で離隔されて第３駆動連結層（ＣＴ２−ｃ）のうちの、他の一上面に形成される。駆動ドレイン電極（ＤＥ２）は、長く延長されてゲート絶縁層５２０上に形成される。駆動ソース電極（ＳＥ２）及び駆動ドレイン電極（ＤＥ２）は、例えば、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の二重層で構成されることが望ましい。
【０１１４】
パッシベーション層５３０は、スイッチング薄膜トランジスタ（Ｔ１）及び駆動薄膜トランジスタ（Ｔ２）をカバーするようにゲート絶縁層５２０上に形成され、スイッチグ薄膜トランジスタ（Ｔ１）及び駆動薄膜トランジスタ（Ｔ２）を外部の熱や湿気から保護する。パッシベーション層５３０は、駆動ドレイン電極（ＤＥ２）上に形成され、駆動ドレイン電極（ＤＥ２）と陽極電極（ＰＥ）とを電気的に連結させる第２コンタクトホール５３２を含む。パッシベーション層５３０は、一例として、透明な酸化シリコン（ＳｉＯ２）からなる。
【０１１５】
陽極電極（ＰＥ）は、第２コンタクトホール５３２を通じて駆動ドレイン電極（ＤＥ２）と電気的に連結され、ゲート絶縁層５２０上に形成される。バンク層５４０は、パッシベーション層５３０上に形成され、陽極電極（ＰＥ）と対応して開口部を形成する。電界発光層（ＥＬ）は、バンク層５４０に形成された開口部に形成される。陰極電極（ＮＥ）は、電界発光層（ＥＬ）の上面及びバンク層５４０の上面に接するように基板の全面に形成される。
【０１１６】
本実施例によると、スイッチングバッファ層（ＣＴ１）及び駆動バッファ層（ＣＴ２）の最外郭に酸化防止のための第３スイッチング連結層（ＣＴ１−ｃ）及び第３駆動連結層（ＣＴ２−ｃ）が形成されることによって、酸化によって接触抵抗が増加することを防止することができる。
【０１１７】
ソース電極とアクティブ層との間、及びドレイン電極とアクティブ層との間にバッファ層を形成して接触抵抗の増加を防止する。駆動アクティブ層（ＡＴ２）と駆動ソース電極（ＳＥ２）との間、及び駆動アクティブ層（ＡＴ２）と駆動ドレイン電極（ＤＥ２）との間の接触抵抗が増加しないので、液晶表示装置または電界発光表示装置の画質が向上する。特に、電界発光素子（ＥＬＤ）は、電圧駆動方式でない電流駆動方式によって光を発生するので、駆動バッファ層（ＣＴ２）を形成して接触抵抗の増加を防止する。具体的に、電界発光素子（ＥＬＤ）は、駆動アクティブ層（ＡＴ２）と駆動ソース電極（ＳＥ２）との間の接触抵抗、及び駆動アクティブ層（ＡＴ２）と駆動ドレイン電極（ＤＥ２）との間の接触抵抗に敏感な影響を受ける。したがって、電界発光素子（ＥＬＤ）の電流駆動モードにおける効率が増加する。
【０１１８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１１９】
【図１】本発明の一実施例による液晶表示パネルを示す斜視図である。
【図２】図１の表示パネルのうち、第１基板の単位画素を概念的に示す平面図である。
【図３】図２のＩ−Ｉ’に沿って見た断面図である。
【図４】図３のバッファ層において、厚さが増加することによる物質の含有量比を示すグラフである。
【図５】本発明の一実施例による液晶表示パネルを製造するための製造装置を概念的に示した断面図である。
【図６】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図７】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図８】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図９】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１０】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１１】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１２】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１３】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１４】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１５】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１６】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１７】図５の製造装置によって液晶表示パネルを製造する方法を説明するための断面図である。
【図１８】本発明の一実施例による電界発光表示パネルの一部を示した平面図である。
【図１９】図１８のＩＩ−ＩＩ’に沿って見た断面図である。
【符号の説明】
【０１２０】
１０    チャンバ
２０    ステージ
３０    反応気体
５０    パネル製造装置
１００    第１基板
１１０    透明基板
１２０、５２０    ゲート絶縁層
１３０、５３０    パッシベーション層
１３２    コンタクトホール
１４０    画素電極
２００    第２基板
３００    液晶層
４００    液晶表示パネル
５００    電界発光表示パネル
５１０    ベース基板
５２２    第１コンタクトホール
５３２    第２コンタクトホール
５４０    バンク層
【図１】
0005352912.tif 000002
【図２】
0005352912.tif 000003
【図３】
0005352912.tif 000004
【図４】
0005352912.tif 000005
【図５】
0005352912.tif 000006
【図６】
0005352912.tif 000007
【図７】
0005352912.tif 000008
【図８】
0005352912.tif 000009
【図９】
0005352912.tif 000010
【図１０】
0005352912.tif 000011
【図１１】
0005352912.tif 000012
【図１２】
0005352912.tif 000013
【図１３】
0005352912.tif 000014
【図１４】
0005352912.tif 000015
【図１５】
0005352912.tif 000016
【図１６】
0005352912.tif 000017
【図１７】
0005352912.tif 000018
【図１８】
0005352912.tif 000019
【図１９】
0005352912.tif 000020