(57)【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する光電変換手段と、
前記光電変換手段で発生した信号電荷を転送する転送手段と、
前記転送された信号電荷を増幅する増幅手段とを少なくとも有する単位画素を行列方向に複数配列した画素部と、
前記画素の出力を読み出す列毎に共通の垂直信号線と、
前記垂直信号線に接続された定電流源と、
前記画素から得られる画像信号を増幅する増幅部と、
前記光電変換手段で発生した信号電荷を前記垂直信号線に出力する読み出し期間中に前記垂直信号線を所定の電圧以下にならないようにクリップするクリップ手段と、
前記増幅部の増幅率の設定に応じて前記クリップ手段のクリップレベルを変更する制御手段とを備え、
前記制御手段は、前記増幅部の増幅率を高く設定した場合は、それに応じてクリップ手段のクリップレベルを高く設定し、
前記画素部における光の信号を読み出す画素を第１の画素としたとき、前記クリップ手段として、前記第１の画素の近隣の画素を用いることを特徴とする固体撮像装置。
【請求項２】
前記クリップ手段として用いる画素は、前記読み出し画素に連動して順次変更することを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記垂直信号線の所定の電圧は、前記定電流源が非飽和領域内に入らない電圧であることを特徴とする請求項１又は２に係る固体撮像装置。
【請求項４】
前記垂直信号線の所定の電圧は、前記増幅部による増幅後の画像信号のダイナミックレンジが最大値を確保できる電圧であることを特徴とする請求項１〜３のいずれか１項に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ビデオカメラ、デジタルスチルカメラ等に用いられる固体撮像装置に係り、特に撮像領域内に増幅機能を有する増幅型固体撮像素子を用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、固体撮像素子としてＣＭＯＳ（Complementary Metal Oxide Semiconductor ：相補型金属酸化膜半導体）型撮像素子（イメージセンサ）が注目され、実用化されている。ＭＯＳ型撮像素子は、ＣＣＤ（Charge Coupled Device ：電荷結合素子）型撮像素子に比べ単一電源で駆動可能であり、ＣＣＤ型撮像素子が専用のプロセスを必要とするのに対し、ＭＯＳ型イメージセンサは他のＬＳＩと同じ製造プロセスであることからＳＯＣ（System On Chip）が容易であり、多機能化が可能である。また、ＭＯＳ型イメージセンサは各画素毎に増幅回路を有し、画素内で信号電荷を増幅しているため、信号の伝達経路によるノイズの影響を受けにくくなっている。更に、各画素の信号電荷は選択方式で取り出すことが可能であり、原理上、信号の蓄積時間や読み出し順序を画素毎に自由に制御することができる。
【０００３】
ところで、ＭＯＳ型イメージセンサでは、高輝度光が入射すると、高輝度光が入射した領域の左右行方向で電位の変動が起こり、白い帯状の光が入射したような画像が得られる。以降、本明細書ではこのような現象を、「高輝度光入射時の横筋現象」と呼ぶ。図10に高輝度光入射時の横筋現象が発生した場合の画像の概略図を示す。図10では中央付近に高輝度光が入射した場合の図であり、その左右行方向に電位の変動による帯状の横筋が見られる。この高輝度光入射時の横筋現象を代表的なＭＯＳ型イメージセンサの動作と共に説明する。
【０００４】
図11に代表的なＭＯＳ型イメージセンサのブロック図を示す。図11に示すＭＯＳ型イメージセンサ２は、説明を簡単にするため画素を４行４列に配列した画素部構造とし、その構成は次の通りである。すなわち、このＭＯＳ型イメージセンサは、グランドライン２-4に繋がれた定電流源２-5，光を電気信号に変換する画素２-6，垂直信号線２-7を介して接続された画素のノイズ成分を除去するＣＤＳ回路２-8を備え、ＣＤＳ回路２-8は列選択スイッチ２-9に接続され、更に水平信号線２-10 を介して出力アンプ２-11 に接続される。そして、制御信号発生回路２-3からの信号を受け、垂直走査回路２-1から発生する画素リセットパルスφＲＳ，電荷転送パルスφＴＸ，画素選択パルスφＳＥによって画素２-6は制御され、同様に制御信号発生回路２-3からの信号を受け、水平走査回路２-2から発生する列選択パルスφＨによって列選択スイッチ２-9は制御され、更に制御信号発生回路２-3から発生するクランプパルスφＣＬ，サンプルホールドパルスφＳＨによってＣＤＳ回路２-8が制御されるようになっている。
【０００５】
図12に、図11中のある一列に注目した回路構成を示す。図11と同一の構成要素には図11と同一の符号を付して示している。定電流源２-5は、定電流源ゲート線３-1に接続された定電流源トランジスタＭ１から構成されている。画素２-6は、照射された光を電気信号に変換して垂直信号線２-7へ出力するもので、該画素２-6は、画素リセットトランジスタＭ２，電荷転送トランジスタＭ３，増幅トランジスタＭ４，画素選択トランジスタＭ５，フォトダイオードＰＤ、フローティングディフュージョンＦＤから構成されている。画素２-6内の各トランジスタは、全画素共通の画素電源線３-2，及び行方向に配列された画素に共通の画素リセットパルス線３-3，電荷転送パルス線３-4，画素選択パルス線３-5にそれぞれ接続されている．
【０００６】
ＣＤＳ回路２-8は、画素毎に異なるノイズ成分を除去する役割を担うもので、クランプキャパシタＣ１，クランプトランジスタＭ６，サンプルホールドキャパシタＣ２，サンプルホールドトランジスタＭ７によって構成されている。ＣＤＳ回路２-8内の各トランジスタは、クランプ電圧線３-6，クランプパルス線３-7，サンプルホールドパルス線３-8に接続されている。列選択スイッチ２-9は、列選択パルス線３-9に接続された列選択トランジスタＭ８から構成されている。
【０００７】
図13は、このように構成されているＭＯＳ型イメージセンサにおいて、ある画素に高輝度光が入射し、高輝度入射時の横筋現象が現れる場合の動作について説明する図である。また、図13は図11に示すＭＯＳ型イメージセンサ２の一部であり、図11と同様の構成要素には同じ符号を付して示している。説明を簡単にするために図13では画素は３行３列に２次元格子状に配置されているものとし、例えば２行１列目の画素は画素２-6(21)と示す。また、１列目の定電流源などは定電流源２-5(*1)などのように示す。
【０００８】
次に、２行１列目の画素２-6(21)に高輝度光が入射した場合の２行３列目の画素２-6(23)の動作態様を説明する。
（１）高輝度光が２行１列目の画素２-6(21)へ入射ことにより、画素２-6(21)に接続されている１列目の垂直信号線２-7(*1)の電位が下がる。
（２）１列目の定電流源２-5(*1)が非飽和領域で動作する。
（３）グランドライン２-4の電流値が下がり、配線抵抗Ｒ１(*3)での電圧降下が小さくなる。
（４）３列目の定電流源２-5(*3)内の定電流源トランジスタのゲートソース間電圧が大きくなり、３列目の垂直信号線２-7(*3)には通常よりも大きな電流が流れる。その結果、２行３列目の画素２-6(23)内の増幅トランジスタのゲートソース間電圧も大きくなり、通常よりも低い電圧が出力され、画像としては明るくなってしまう。同様の現象が行方向全ての画素について起こる。
【０００９】
この高輝度入射時の横筋現象に対して、例えば、特許文献１では垂直信号線の電圧をクリップするような回路を別途設けて、光の信号の読み出し期間に定電流源内のトランジスタがＯＦＦしないように垂直信号線の電圧を制御するような提案がなされている．
【特許文献１】特開２００１−２３０９７４
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来の提案のように垂直信号線にクリップ回路を設け、垂直信号線をクリップし、定電流源内のトランジスタをＯＦＦしないように動作させることにより、高輝度光入射時の横筋現象は軽減できる。しかし、この提案の技術には、以下に示す課題に十分な考慮がなされていない。すなわち、垂直信号線に流れる電流を決定するための定電流源のトランジスタは、ＯＦＦしない領域、すなわち飽和領域内においても、ドレインソース間電圧により流れる電流には若干の変化が生じる。したがって、飽和領域内においてもクリップさせるレベル（ドレインソース間電圧）によって流れる電流に差が生じ、高輝度入射時の横筋現象が現れる。特に、多画素のイメージセンサや、高感度撮影時においては、このような高輝度入射時の横筋現象は顕著にあわられることになる。
【００１１】
本発明は、従来の提案技術における上記の課題に鑑みてなされたものであり、多画素のイメージセンサや、出力アンプなどによって画像信号を高い倍率で増幅しても、高輝度入射時の横筋現象を軽減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、入射光を信号電荷に変換する光電変換手段と、前記光電変換手段で発生した信号電荷を転送する転送手段と、前記転送された信号電荷を増幅する増幅手段とを少なくとも有する単位画素を行列方向に複数配列した画素部と、前記画素の出力を読み出す列毎に共通の垂直信号線と、前記垂直信号線に接続された定電流源と、前記画素から得られる画像信号を増幅する増幅部と、前記光電変換手段で発生した信号電荷を前記垂直信号線に出力する読み出し期間中に前記垂直信号線を所定の電圧以下にならないようにクリップするクリップ手段と、前記増幅部の増幅率の設定に応じて前記クリップ手段のクリップレベルを変更する制御手段とを備え、前記制御手段は、前記増幅部の増幅率を高く設定した場合は、それに応じてクリップ手段のクリップレベルを高く設定し、前記画素部における光の信号を読み出す画素を第１の画素としたとき、前記クリップ手段として、前記第１の画素の近隣の画素を用いて、固体撮像装置を構成するものである。
【００１３】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記クリップ手段として用いる画素は、前記読み出し画素に連動して順次変更することを特徴とするものである。
【００１４】
請求項３に係る発明は、請求項１又は２に係る固体撮像装置において、前記垂直信号線の所定の電圧は、前記定電流源が非飽和領域内に入らない電圧であることを特徴とするものである。
【００１５】
請求項４に係る発明は、請求項１〜３のいずれか１項に係る固体撮像装置において、前記垂直信号線の所定の電圧は、前記増幅部による増幅後の画像信号のダイナミックレンジが最大値を確保できる電圧であることを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、画像信号を増幅する増幅部の増幅率の設定に応じてクリップ手段のクリップレベルを変更するようにしていると共に、クリップ手段として光信号を読み出す画素の近隣の画素を用いるようにしているので、多画素のイメージセンサや、高感度撮影時においても、高輝度光入射時の横筋現象を効果的に抑圧することが可能な固体撮像装置を実現できる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１８】
まず実施例の説明に先立ち、本発明に関連する参照例について説明する。図１は、参照例に係るＭＯＳ型固体撮像装置のブロック構成図である。図１に示す参照例では説明を簡単にするため画素２-6を４行４列に配列した画素部構造とし、図11で示したＭＯＳ型イメージセンサ２と同一の構成要素には図11と同一符号を付して示している。図11に示した従来のＭＯＳ型イメージセンサ２と異なる点は、制御信号発生回路５-3の動作及び、クリップ回路５-1が加わった点である。制御信号発生回路５-3は、図11に示した従来例の制御信号発生回路２-3の動作に加え、出力アンプ２-11 の増幅率を設定する命令を出力アンプ２-11 へ送り、更に、設定された増幅率に応じた命令をクリップ回路５-1へと送るようになっている。
【００１９】
図２に、図１に示した参照例中のある一列に注目した回路構成を示す。図12に示した従来例と同一の構成要素には図12と同一の符号を付して示している。図２において、図12に示した従来例と異なる点は、クリップ回路５-1が加わっている点である。クリップ回路５-1は、クリップ電圧制御パルスφＣlip がＨigh のとき、垂直信号線２-7の電圧を所定の電圧でクリップするものである。クリップ回路５-1は、クリップ電圧生成トランジスタＭ９，クリップ電圧制御トランジスタＭ10から構成され、画素電源線３-2，クリップ電圧生成パルス線６-1，クリップ電圧制御パルス線６-2，垂直信号線２-7に接続されている。また、クリップ電圧生成トランジスタＭ９，クリップ電圧制御トランジスタＭ10は、制御信号発生回路５-3からの信号であるクリップ電圧生成パルスφＶCRef，クリップ電圧制御パルスφＣlip によって制御されるようになっている。
【００２０】
図３に出力アンプ２-11 にて画像信号を増幅しない（増幅率１倍）場合の、ＭＯＳ型イメージセンサ５の動作を説明するためのタイミングチャートを示す。なお、図１及び図２に示した参照例に係る固体撮像装置５において、例えば２行１列目の画素は画素２-6(21)と示し、１列目の定電流源などは定電流源２-5(*1)などのように示す。一例として、２行１列目の画素２-6(21)に高輝度光が入射した場合の動作態様を説明する。図３に示すタイミングチャートにおいて、ＶFDはフローティングディフュージョンＦＤ部の電圧を示し、ＶVLは垂直信号線２-7部の電圧を示す。時刻ｔ1 のとき、２行目の画素リセットパルスφＲＳ(2*)がＨigh となり、２行１列目の画素のＶFD(21)が画素部の電源電圧ＶD にリセットされる。更に、増幅トランジスタＭ４のゲートソース間電圧をＶGS４とすると、１列目の垂直信号線電圧ＶVL(*1)は、〔ＶD −ＶGS４(21)〕のレベルにリセットされる。
【００２１】
次に、時刻ｔ２のとき２行目の画素転送パルスφＴＸ(2*)がＨigh になり、２行１列目の画素のＰＤ(21)にて集められた電荷分の信号が全てフローティングディフュージョンＦＤ(21)へ転送されると、１列目の垂直信号線電圧ＶVL(*1)はＶSig まで下がる。しかし、同時に時刻ｔ２にてクリップ電圧生成パルスφＶCRefがＨigh ，クリップ電圧制御パルスφＣlip がＨigh となるため、ＶVL(*1)は〔ＶCRef１−ＶGS10(*1)〕でクリップされる。ここで、ＶCRef１は増幅率１の場合、クリップ電圧生成パルスφＶCRefの印加によりクリップ電圧生成トランジスタＭ９で生成される電圧で、ＶGS10(*1)は１列目のクリップ回路のクリップ電圧制御トランジスタＭ10のゲートソース間電圧である。時刻ｔ３にてサンプルホールドパルスφＳＨがＬowになり、ＶD −ＶGS４(21)−（ＶCRef１−ＶGS10(*1)）が画像信号として水平信号線２-10 へと出力される。ここでは増幅率１倍の場合であるため、画像信号はそのまま増幅されずに出力アンプ２-11 を通して外部へ出力される。但し、増幅率１倍の場合のクリップ電圧〔ＶCRef１−ＶGS10(*1)〕は、増幅率１倍として後段で画像処理される値の最大値と等価であり、且つ１列目の定電流源トランジスタＭ１(*1)が非飽和領域に入らない電圧である。
【００２２】
次に、図４に出力アンプ２-11 にて画像信号を増幅する（例として増幅率２倍）場合の、参照例に係る固体撮像装置５の動作を説明するためのタイミングチャートを示す。図３と同一のものを示す箇所には図３と同一の記号を付して示す。図３に示した動作と異なる点は、時刻ｔ２にてクリップ電圧生成パルスφＶCRefがＨigh ，クリップ電圧制御パルスφＣlip がＨigh のとき、１列目の垂直信号線電圧ＶVL(*1)は〔ＶCRef２−ＶGS10(*1)〕でクリップされる点のみである。ここで、φＶCRef２は増幅率２の場合、クリップ電圧生成パルスφＶCRefの印加によりクリップ電圧生成トランジスタＭ９で生成される電圧であり、増幅率１の場合のクリップ用電圧ＶCRef１より半分程度高いレベルの電圧である。したがって、時刻ｔ３にてサンプルホールドパルスφＳＨがＬowになり、ＶD −ＶGS４(21)−（ＶCRef２−ＶGS10(*1)）が画像信号として水平信号線２-10 へと出力される。
【００２３】
ここでは増幅率２倍の場合であるため、画像信号は出力アンプ２-11 を通して２倍に増幅され外部へ出力される。但し、増幅率２倍の場合のクリップ電圧〔ＶCRef２−ＶGS10(*1)〕は、増幅率２倍として後段で画像処理される際、最大値を確保できる値であり、且つ定電流源トランジスタＭ１(*1)が非飽和領域に入らない電圧である。
【００２４】
図５は、クリップ電圧について詳細に説明するための図であり、１列目の定電流源トランジスタＭ１(*1)のドレインソース間電圧ＶDS−ドレイン電流ＩD 特性である。図５において、ＶDSは垂直信号線２-7の電圧ＶVLと等価であり、クリップ電圧〔ＶCRef１−ＶGS10(*1)〕，〔ＶCRef２−ＶGS10(*1)〕はＶDSに対応する。また、高輝度入射時の横筋現象は定電流源トランジスタＭ１のドレイン電流ＩD が減少することによって発現するため、図５におけるドレイン電流ＩD の値に左右される。すなわち、ドレイン電流ＩD の値が小さくなるほど、高輝度入射時の横筋現象が顕著に現れることになる。ＩCRstは画素リセット時、すなわち、垂直信号線電圧ＶVLが（ＶD −ＶGS４）の場合の電流である。図５に示すように、ＶDSが非飽和領域に侵入するレベル、すなわち図３，図４で示したＶSig1（高輝度光が入射した際の垂直信号線電圧）では、ドレイン電流ＩD はＩSig1（高輝度光が入射した際の定電流源トランジスタのドレイン電流）まで低下してしまうので、〔ＶCRef１−ＶGS10(*1)〕のレベルでクリップさせ高輝度入射時の横筋現象を軽減させる。
【００２５】
次に、増幅率２倍の場合を考える。増幅率が２倍の場合、出力アンプにて画像信号を２倍に増幅するため、垂直信号線電圧ＶVL，すなわち定電流源トランジスタＭ１のドレインソース間電圧ＶDSの値は増幅率１倍の場合の半分でも最終的には増幅率１倍の場合と同じ画像信号が得られる。図５における、〔ＶD −ＶGS4(21) 〕から見ると、〔ＶCRef２−ＶGS10(*1)〕のほうがＩD の変化が少ないことがわかる。したがって増幅率に伴い、クリップ電圧を変化させることにより、図５に示すように飽和領域内での電流の差ΔＩCRefによる高輝度入射時の横筋現象を効率的に軽減することができることがわかる。
【００２６】
次に、本発明に係る実施例について説明する。図６は、本発明の実施例に係る固体撮像装置10の構成を示すブロック図である。図６に示す実施例に係るＭＯＳ型固体撮像装置10は説明を簡単にするため４行４列の画素部構造とし、図11で示した従来のＭＯＳ型イメージセンサ２と同一の構成要素には図11と同一の符号を付して示す。図11に示した従来例と異なる点は、制御信号発生回路10-3及び垂直走査回路10-1の構成である。制御信号発生回路10-3は、図11に示した従来例の制御信号発生回路２-3の動作に加え、出力アンプ２-11 の増幅率を設定する命令を出力アンプ２-11 へ送り、更に、設定された増幅率に応じた命令を垂直走査回路10-1へと送るようになっている。また垂直走査回路10-1は図11に示した従来例の垂直走査回路２-1の動作に加え、制御信号発生回路10-3からの信号を受けて画素２-6へ増幅率に応じた電源電圧ＶD を発生させるようになっており、電源電圧ＶD は行毎に異なる独立した値として出力することができる。
【００２７】
図７に、図６に示した実施例に係る固体撮像装置のある一列に注目した回路構成を示す。図12に示す従来例と同一の構成要素には図12と同一の符号を付して示している。図７において、図12に示した従来例と異なる点は、画素電源線11-2である。図12に示した従来例の画素電源線３-2は全画素に繋がれた共通の電源線であったのに対し、本実施例の画素電源線11-2は行毎に独立した電源線であり、垂直走査回路10-1の命令を受け、行毎に異なる電圧を印加することができるようになっている。
【００２８】
図８は、実施例におけるクリップ電圧生成手法を示す概略図である。実施例では、クリップ電圧は読み出し画素以外の画素を使用して生成する。図８に示した例では、読み出し画素の移動と共にクリップ電圧生成画素も移動するようにした態様を表している。なお、図８に示した例では、最初の行以外は読み出した後の画素行を利用して、クリップ電圧を生成している。
【００２９】
図９に出力アンプ２-11 にて画像信号を増幅しない（増幅率１倍）場合の、実施例に係る固体撮像装置10の動作を説明するためのタイミングチャートを示す。図３に示した参照例と同一のものを示す箇所には図３と同一の記号を付してで示している。図３に示した参照例と異なる点は読み出し画素以外の画素を使用して、クリップ電圧ＶCRefを生成してある点である。クリップ電圧を生成している画素をクリップ電圧生成画素とし、１行１列目の画素２-6(11)をクリップ電圧生成画素として、２行１列目の画素２-6(21)を読み出し画素として説明する。図９では時刻ｔ１のとき、２行目の画素リセットパルスφＲＳ(2*)がＨigh となり、２行１列目のフローティングディフュージョン電圧ＶFD(21)がリセット電圧ＶRSにリセットされる。更に、増幅トランジスタＭ４のゲートソース間電圧をＶGS４とすると、１列目の垂直信号線電圧ＶVL(*1)は〔ＶRS−ＶGS4(21) 〕のレベルにリセットされる。
【００３０】
次に、時刻ｔ２のとき、２行目の電荷転送パルスφＴＸ(2*)がＨigh になり、２行１列目の画素のＰＤ(21)にて集められた電荷分の信号が全てＦＤ(21)へ転送されると、１列目の垂直信号線電圧ＶVL(*1)はＶSig （高輝度光が入射した際の垂直信号線電圧）まで下がる。しかし、同時に時刻ｔ２にてクリップ電圧生成画素では、ＶD(1*) がＶCRef１＝ＶRS−Ｖa （Ｖa は定数）、φＲＳ(1*)がＨigh ，φＴＸ(1*)がＬowとなるため、ＶFD(11)はＶCRef１となり、ＶVL(*1)は〔ＶCRef１−ＶGS4(11) 〕でクリップされる。時刻ｔ３にてサンプルホールドパルスφＳＨがＬowになり、ＶD −ＶGS４(21)−（ＶCRef１−ＶGS４(11)）が画像信号として水平信号線２-10 へと出力される。クリップ電圧の設定手法は参照例と同様である。また、本実施例の場合、クリップ生成画素として読み出し画素の近接の画素を利用することにより、製造プロセス上、ＶGS４(21)≒ＶGS４(11)とみなすことができ、増幅トランジスタのゲートソース間電圧ＶGS４のバラツキも軽減することができる。      
【００３１】
参照例及び本実施例においては、画素を４行４列配列した構成で説明を行ったが、必要に応じて行数、列数は変更してもかまわない。また増幅率も任意に変更できる。また各参照例，実施例では水平信号線の出力を出力アンプで増幅するものを示しているが、列毎に配置したカラムアンプで垂直信号線の出力を増幅する場合や、出力アンプの出力をＡＤ変換し、そのデジタル出力を増幅する場合など、出力を増幅する手段なら種類を選ばず同様の手法を用いることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る固体撮像装置に関連する参照例の構成を示すブロック図である。
【図２】図１に示した参照例において、ある１列に注目して具体的な構成を示す回路構成図である。
【図３】参照例において出力アンプの増幅率が１の場合の動作を説明するためのタイミングチャートである。
【図４】参照例において出力アンプの増幅率が２の場合の動作を説明するためのタイミングチャートである。
【図５】参照例におけるクリップ電圧を説明するための定電流源トランジスタのドレインソース間電圧とドレイン電流との関係を示す図である。
【図６】本発明の実施例に係る固体撮像装置の構成を示すブロック図である。
【図７】図６に示した実施例において、ある１列に注目して具体的な構成を示す回路構成図である。
【図８】実施例におけるクリップ電圧の生成手法を説明するための説明図である。
【図９】実施例において出力アンプの増幅率が１の場合の動作を説明するためのタイミングチャートである。
【図１０】高輝度光入射時の横筋現象が発生した場合の画像を示す概略図である。
【図１１】従来の代表的なＭＯＳ型イメージセンサの構成を示すブロック図である。
【図１２】図11に示した従来例において、ある１列に注目して具体的な構成を示す回路構成図である。
【図１３】図11に示した従来例において、高輝度光入射時の横筋現象が現れる場合の動作を説明するための説明図である。
【符号の説明】
【００３３】
２-1，10-1  垂直走査回路
２-2  水平走査回路
２-4  グランドライン
２-5  定電流源
２-6  画素
２-7  垂直信号線
２-8  ＣＤＳ回路
２-9  列選択スイッチ
２-10   水平信号線
２-11   出力アンプ
３-1  定電流ゲート線
３-2  画素電源線
３-3  画素リセットパルス線
３-4  電荷転送パルス線
３-5  画素選択パルス線
３-6  クランプ電圧線
３-7  クランプパルス線
３-8  サンプルホールドパルス線
３-9  列選択パルス線
５-1  クリップ回路
５，10  固体撮像装置
５-3，10-3  制御信号発生回路
６-1  クリップ電圧生成パルス線
６-2  クリップ電圧制御パルス線
【図１】
0005224914.tif 000002
【図２】
0005224914.tif 000003
【図３】
0005224914.tif 000004
【図４】
0005224914.tif 000005
【図５】
0005224914.tif 000006
【図６】
0005224914.tif 000007
【図７】
0005224914.tif 000008
【図８】
0005224914.tif 000009
【図９】
0005224914.tif 000010
【図１０】
0005224914.tif 000011
【図１１】
0005224914.tif 000012
【図１２】
0005224914.tif 000013
【図１３】
0005224914.tif 000014