(57)【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、前記低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。
【請求項２】
半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、前記半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されておらず、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。
【請求項３】
半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、前記低濃度n型半導体領域が前記表面電極とショットキー接合しており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。
【請求項４】
同一半導体層にＩＧＢＴ素子領域とダイオード素子領域が混在している半導体装置であり、
前記ＩＧＢＴ素子領域と前記ダイオード素子領域に共通に形成されている裏面電極と、
前記ＩＧＢＴ素子領域と前記ダイオード素子領域に共通に形成されている表面電極を備えており、
前記ＩＧＢＴ素子領域において、
前記半導体層の表面側の浅部に複数本の絶縁トレンチゲート電極が形成されており、
前記半導体層の表面側の浅部が、隣接する１対の前記絶縁トレンチゲート電極間に位置する区画領域の複数個に分割されており、
各々の区画領域に形成されている半導体構造が同じであり、
各々の区画領域の裏面側に形成されている前記半導体層の深部の半導体構造が同じであり、
前記ダイオード素子領域に、請求項１から３のいずれか１項に記載のダイオードが形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層と、半導体層の裏面に形成されている裏面電極と、半導体層の表面に形成されている表面電極を備えている縦型のダイオードに関する。また、そのダイオードを備えている逆導通型の半導体装置に関する。特に、ダイオードの局所的な過熱を抑制する技術に関する。
【背景技術】
【０００２】
半導体層と裏面電極と表面電極を備えている縦型ダイオードが知られている。
特許文献１に、ＩＧＢＴ（insulated gate bipolar transistor）が形成されている領域（ＩＧＢＴ素子領域）とＦＷＤ（free wheel diode）が形成されている領域（ダイオード素子領域）が、同一半導体層に混在している逆導通型の半導体装置が記載されている。図１５に、一般的な逆導通型の半導体装置１００の要部断面図を示す。半導体装置１００は、裏面電極１０３と、半導体層１０８と、表面電極１０２を備えている。半導体層１０８は、ＩＧＢＴ素子領域Ｊ１０１とダイオード素子領域Ｊ１０２を備えている。裏面電極１０３は、ＩＧＢＴ素子領域Ｊ１０１の裏面とダイオード素子領域Ｊ１０２の裏面の双方に共通して形成されている。表面電極１０２は、ＩＧＢＴ素子領域Ｊ１０１の表面とダイオード素子領域Ｊ１０２の表面の双方に共通して形成されている。表面電極１０２に、裏面電極１０３よりも高い電圧を印加すると、表面電極１０２からダイオード素子領域Ｊ１０２を介して裏面電極１０３に電流が流れる。
【０００３】
【特許文献１】特開２００７−２１４５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ダイオード素子領域Ｊ１０２が形成されている半導体層１０８は、電流が流れることによって発熱し、温度が不均一になることがある。例えば、半導体層１０８に発生した熱は、ダイオード素子領域Ｊ１０２の端部よりも中央部の方が放熱し難い。このため、ダイオード素子領域Ｊ１０２の中央部が熱くなり易い。これにより、中央部のpn接合の接合温度が局所的に上昇し、接合温度が上昇した領域を電流が流れやすくなり、大電流が流れることによってさらに接合温度が上昇するという悪循環が発生することがある。この悪循環が発生すると、ダイオード素子領域Ｊ１０２が熱暴走し、最終的には半導体構造が破壊されてしまう。
本発明は、上記の問題を解決するために創案された。すなわち、本発明は、ダイオードが局所的に過熱することを抑制する技術を提供する。また、本発明は、ＩＧＢＴ素子領域とダイオード素子領域が同一半導体層に混在している逆導通型の半導体装置において、ダイオード素子領域が局所的に過熱することを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明のダイオードは、半導体層と、半導体層の裏面に形成されている裏面電極と、半導体層の表面に形成されている表面電極を備えている。半導体層の表面側の浅部には、複数本の絶縁トレンチが形成されている。半導体層の表面側の浅部は、少なくとも、隣接する１対の絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の絶縁トレンチ間に位置している第２区画領域に分割されている。第１区画領域に形成されている半導体構造と第２区画領域に形成されている半導体構造が相違している。それに対して、各々の区画領域の裏面側に形成されている半導体層の深部の半導体構造は同じである。裏面電極と、半導体層の深部と、第１区画領域と、表面電極等によって第１ダイオードが形成されている。裏面電極と、半導体層の深部と、第２区画領域と、表面電極等によって第２ダイオードが形成されている。
本発明の一の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によって、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
本発明の別の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されておらず、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によっても、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
本発明のさらに別の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合しており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によっても、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
ここでいう立ち上がり電圧は、ダイオードの表面電極から裏面電極に電流を流すことができる順方向電圧の最小値を意味している。
【０００６】
図１５に示す従来の逆導通型の半導体装置も半導体層の浅部が複数個の区画領域に区画されているが、各々の区画領域に同じ種類のダイオードが形成されている。
一方、本発明のダイオードでは、複数個の区画領域を利用し、立ち上がり電圧が相違する複数種類のダイオードを形成している。複数種類のダイオードを用いると、熱暴走のきっかけとなる局所的な過熱を抑制することができる。
以下では、第１ダイオードの立ち上がり電圧よりも第２ダイオードの立ち上がり電圧が高い場合を説明する。
ダイオードの立ち上がり電圧をわずかに超えた電圧が印加されている場合、そのダイオードには、定常状態で流れるよりも低い電流が流れている。このような低電流状態では、立ち上がり電圧の高い第２ダイオードに流れる電流の方が、立ち上がり電圧の低い第１ダイオードに流れる電流よりも小さい。第２ダイオードが形成されている領域から発生する熱の方が、第１ダイオードが形成されている領域から発生する熱よりも小さい。第２ダイオードが形成されている領域によって第１ダイオードが形成されている領域から発生する熱を緩和することができる。熱が集中し易かった領域（例えば、半導体層の中央部）の温度のピーク値を低減化することができる。従来のように一様に同じ種類のダイオードを形成した場合と比較して、半導体層に局所的な過熱が発生し難い。
【００１０】
本発明は、同一半導体層にＩＧＢＴ素子領域とダイオード素子領域が混在している逆導通型の半導体装置をも実現する。
本発明の逆導通型半導体装置は、ＩＧＢＴ素子領域とダイオード素子領域に共通に形成されている裏面電極と、ＩＧＢＴ素子領域とダイオード素子領域に共通に形成されている表面電極を備えている。ＩＧＢＴ素子領域は、下記の特徴を備えている。
・半導体層の表面側の浅部に複数本の絶縁トレンチゲート電極が形成されており、
・半導体層の表面側の浅部が、隣接する１対の絶縁トレンチゲート電極間に位置する区画領域の複数個に分割されており、
・各々の区画領域に形成されている半導体構造が同じであり、
・各々の区画領域の裏面側に形成されている半導体層の深部の半導体構造が同じである。
本発明の逆導通型半導体装置のダイオード素子領域には、上記に記載の何れかの態様によるダイオードが形成されている。
ダイオード素子領域に形成されている絶縁トレンチは、ＩＧＢＴ素子領域に形成されている絶縁トレンチゲート電極と同じ構成であってもよい。
本発明の逆導通型半導体装置によると、ダイオード素子領域が局所的に過熱することを抑制することができる。
【発明の効果】
【００１１】
本発明によると、ダイオードの局所的な過熱を抑制することができる。また、本発明によると、ＩＧＢＴ素子領域とダイオード素子領域が同一半導体層に混在している逆導通型の半導体装置において、ダイオード素子領域の局所的な過熱を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下に説明する実施例の特徴を整理しておく。
（特徴１）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えている。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴２）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えている。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴３）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴４）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
【実施例】
【００１３】
（第１実施例）
図１に、ＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２が同一半導体層８に混在している逆導通型の半導体装置１の要部断面図を示す。図２に、この半導体層８を上面視した図を示す。半導体装置１は、半導体層８と、半導体層８の裏面８ｂに形成されている裏面電極３と、半導体層８の表面８ａに形成されている表面電極２を備えている。
【００１４】
裏面電極３は、ＩＧＢＴ素子領域Ｊ１の裏面とダイオード素子領域Ｊ２の裏面に連続して伸びている。
半導体層８は、浅部８Ｕと深部８Ｌを備えている。深部８Ｌは、p型のコレクタ領域８０とn+型のカソード領域７０を備えている。コレクタ領域８０は、半導体層８の裏面８ｂに露出する一部の範囲に形成されている。カソード領域７０は、裏面８ｂに露出する他の範囲に形成されている。前述した裏面電極３は、コレクタ領域８０とカソード領域７０に共通に接続している。本明細書では、半導体層８のうち、コレクタ領域８０が裏面８ｂに形成されている範囲をＩＧＢＴ素子領域Ｊ１と称している。また、半導体層８のうち、カソード領域７０が裏面８ｂに形成されている範囲をダイオード素子領域Ｊ２と称している。また、深部８Ｌは、コレクタ領域８０とカソード領域７０の上部に共通に形成されているn-型のドリフト層６０を備えている。
【００１５】
半導体層８の浅部８Ｕには、複数本の絶縁トレンチ電極ＴＧが形成されている。各々の絶縁トレンチ電極ＴＧは、その長手方向を図１に示す奥行き方向（図２に示す上下方向）に揃えて伸びている。また、各々の絶縁トレンチ電極ＴＧは、半導体層８の表面８ａから半導体層８の深さ方向に伸びている。絶縁トレンチ電極ＴＧは、絶縁膜１４とトレンチ電極１２を備えている。絶縁膜１４は、トレンチの内面に形成されている。トレンチ電極１２は、絶縁膜１４で覆われた状態でトレンチ内に収容されている。浅部８Ｕは、隣接する一対の絶縁トレンチ電極ＴＧ間に形成される区画領域に分割されている。
【００１６】
ＩＧＢＴ素子領域Ｊ１の浅部８Ｕは、複数個の区画領域４を備えている。各々の区画領域４には、同じ半導体構造が形成されている。区画領域４は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０と高濃度p型領域２２を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。したがって、トレンチ電極隣接領域２０は、絶縁膜１４を介してトレンチ電極１２と対向している。高濃度p型領域２２は、半導体層８の表面８ａの他の一部に露出している。高濃度p型領域２２は、隣接するトレンチ電極隣接領域２０の間に配置されている。ＩＧＢＴ素子領域Ｊ１の区画領域４では、トレンチ電極隣接領域２０と高濃度p型領域２２が、低濃度p型領域３０によってn-型のドリフト層６０から分離されている。ＩＧＢＴ素子領域Ｊ１では、低濃度p型領域３０がボディ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、トレンチ電極隣接領域２０がエミッタ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、高濃度p型領域２２がボディコンタクト領域として機能する。
【００１７】
ダイオード素子領域Ｊ２の浅部８Ｕは、区画領域４と区画領域５を備えている。ダイオード素子領域Ｊ２では、区画領域４と区画領域５が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、ＩＧＢＴ素子領域Ｊ１の区画領域４に形成されている半導体構造と同じである。裏面電極３と、カソード領域７０と、ドリフト層６０と、区画領域４と、表面電極２によって第１ダイオードが形成されている。
【００１８】
区画領域５には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域５は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０と高濃度p型領域２２とn型フローティング半導体領域３２を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。高濃度p型領域２２は、半導体層８の表面８ａの他の一部に露出している。高濃度p型領域２２は、隣接するトレンチ電極隣接領域２０の間に配置されている。n型フローティング半導体領域３２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域３２により、低濃度p型領域３０が、上部低濃度p型領域３４と下部低濃度p型領域３６に分割されている。カソード領域７０と、ドリフト層６０と、区画領域５と、表面電極２によって第２ダイオードが形成されている。
ダイオード素子領域Ｊ２では、低濃度p型領域３０が低濃度アノード領域として機能する。ダイオード素子領域Ｊ２では、高濃度p型領域２２がアノード領域として機能する。
【００１９】
半導体層８の表面８ａに形成されている表面電極２は、ＩＧＢＴ素子領域Ｊ１の表面とダイオード素子領域Ｊ２の表面に連続して伸びている。表面電極２は、ＩＧＢＴ素子領域Ｊ１ではトレンチ電極隣接領域（エミッタ領域）２０と高濃度p型領域（ボディコンタクト領域）２２と導通している。また、表面電極２は、ダイオード素子領域Ｊ２ではトレンチ電極隣接領域２０と高濃度p型領域（アノード領域）２２と導通している。
トレンチ電極１２と表面電極２の間には絶縁膜１０が形成されており、両者は接続していない。トレンチ電極１２は、表面電極２が形成されていない領域（図１の奥行き方向のいずれかの断面）で、図示していないゲート配線と接続している。
【００２０】
これにより、逆導通ＩＧＢＴとして機能する半導体装置１が構成されている。半導体装置１は、ＩＧＢＴ素子領域Ｊ１で構成されるＩＧＢＴの一対の主電極間（コレクタ・エミッタ間）に、ダイオード素子領域Ｊ２で構成されるダイオードが逆並列に接続されている回路として機能する。
【００２１】
半導体装置１の裏面電極３に、表面電極２よりも高い電圧を印加するととともに、トレンチ電極１２に閾値以上のゲート電圧を印加する場合の半導体装置１の動作を説明する。この場合には、ＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２の双方で、トレンチ電極１２に絶縁膜１４を介して対向している低濃度p型領域３０がn型に反転してn型チャネルが形成される。これにより、トレンチ電極隣接領域２０から流出した電子が、n型チャネルを介してドリフト層６０に注入される。この結果、ＩＧＢＴ素子領域Ｊ１のコレクタ領域８０からドリフト層６０に向けてホールが移動する。ドリフト層６０には電子とホールが注入されて伝導度変調現象が起こり、ＩＧＢＴ素子領域Ｊ１が低いオン電圧でオン状態となる。
【００２２】
半導体装置１の表面電極２に、裏面電極３よりも高い順方向電圧を印加する場合の半導体装置１の動作を説明する。この場合には、ダイオード素子領域Ｊ２とＩＧＢＴ素子領域Ｊ１の双方で、高濃度p型領域２２から低濃度p型領域３０を介してドリフト層６０にホールが流出する。その一方において、ダイオード素子領域Ｊ２のn+型のカソード領域７０からドリフト層６０に向けて電子が移動する。ダイオード素子領域Ｊ２が導通状態になり、表面電極２から裏面電極３に電流が流れる。
【００２３】
ダイオード素子領域Ｊ２が導通しているときの、区画領域４を含む第１ダイオードと、区画領域５を含む第２ダイオードの詳細な動作を説明する。
図３に、第１ダイオードの表面電極２と裏面電極３との間に印加する順方向電圧（Ｖ）と、電流密度(A/cm3)の関係（以降、電圧・電流密度特性と称する）を示す。図３では、第１ダイオードのpn接合の接合温度Ｔｊ（℃）が−４０℃の場合と、２７℃の場合と、１５０℃の場合について、電圧・電流密度特性を示すグラフを記載してある。各々のグラフが交差する点を、電流クロスポイントＣという。図３によると、第１ダイオードの電流密度が電流クロスポイントＣよりも小さい範囲では、接合温度Ｔｊ（℃）が高い方が電流が流れ易い。電流密度が電流クロスポイントＣよりも大きい範囲では、第１ダイオードの温度が高い方が電流が流れ難い。
図４に、第２ダイオードの電圧・電流密度特性を示す。図４では、第２ダイオードの接合温度Ｔｊ（℃）が−４０℃の場合と、２７℃の場合と、１５０℃の場合について、電圧・電流密度特性を示すグラフを記載してある。図４によると、図３に示す第１ダイオードの場合と同様に、第２ダイオードの電流密度が電流クロスポイントＣよりも小さい範囲では、接合温度Ｔｊ（℃）が高い方が電流が流れ易い。電流密度が電流クロスポイントＣよりも大きい範囲では、第２ダイオードの温度が高い方が電流が流れ難い。
また、区画領域５は、低濃度p型領域３０の中間深さに形成されているn型フローティング半導体領域３２を備えている（図１参照）。したがって、区画領域５では、導通状態のときに高濃度p型領域２２から流出するホールの流れがフローティング半導体領域３２に阻まれる。このため、図３と図４に示すように、区画領域５を備えている第２ダイオードの立ち上がり電圧Ｖｔ２（ここでは、接合温度Ｔｊが２７℃の場合の立ち上がり電圧）は、区画領域４を備えている第１ダイオードの立ち上がり電圧Ｖｔ１よりも高い。
【００２４】
図１５に示す従来技術のダイオード素子領域Ｊ１０２の区画領域には、区画領域４の構成が一様に形成されている。すなわち、ダイオード素子領域Ｊ１０２は、区画領域４を含む第１ダイオードのみで構成されている。図１６に、ダイオード素子領域Ｊ１０２の位置と接合温度Ｔｊ（℃）の関係を示す。ここで、各々の第１ダイオードには、その接合温度Ｔｊ（℃）が同じときには同じ電流密度の電流が流れる。
ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）は、発生した熱が放熱され易い周辺部で最低温度ＴＬ１（℃）となっている。ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）は、発生した熱が放熱され難い中央部で最高温度ＴＨ１（℃）となっている。最高温度ＴＨ１（℃）はダイオードが熱暴走する温度Ｔｃ（℃）に迫っている。なお、ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）の平均値を平均接合温度Ｔａ（℃）とする。
【００２５】
第１ダイオードに立ち上がり電圧Ｖｔ１をわずかに超えた順方向電圧が印加されているときには、定常状態で流れる電流よりも低い電流が流れている。このような低電流状態（特に第１ダイオードの電流密度が電流クロスポイントＣ（図３参照）の電流密度よりも低い状態）では、温度が高いほど第１ダイオードに電流が流れ易い。したがって、ダイオード素子領域Ｊ１０２では、特に中央部において、熱と熱によって増える電流の悪循環が発生し易い。
【００２６】
一方、本実施例のダイオード素子領域Ｊ２の区画領域には、立ち上がり電圧が相違する区画領域４と区画領域５が形成されている。すなわち、ダイオード素子領域Ｊ２は、区画領域４を含む第１ダイオードと、区画領域５を含む第２ダイオードを備えている。図５に、ダイオード素子領域Ｊ２の位置と接合温度Ｔｊ（℃）の関係を示す。図５には、図１６のダイオード素子領域Ｊ１０２と同じ量の電流が流れているときのダイオード素子領域Ｊ２について、上記関係を記載してある。すなわち、図５に示すダイオード素子領域Ｊ２の平均接合温度Ｔａ（℃）と、図１６に示すダイオード素子領域Ｊ１０２の平均接合温度Ｔａ（℃）が同じ場合について、上記関係を比較している。
【００２７】
図５に示すように、ダイオード素子領域Ｊ２の接合温度Ｔｊ（℃）は、ダイオード素子領域Ｊ１０２の場合（図１６参照）と同様に、発生した熱が放熱され易い周辺部で最低温度ＴＬ２（℃）となっている。
図５に示すダイオード素子領域Ｊ２の低電流状態では、第２ダイオード（図５に示す領域（５））の立ち上がり電圧Ｖｔ２が第１ダイオード（図５に示す領域（４））の立ち上がり電圧Ｖｔ１より小さいことにより、第２ダイオードに流れる電流が第１ダイオードに流れる電流よりも小さい。これにより、図１６に示すダイオード素子領域Ｊ１０２の第１ダイオードと比較すると、図５に示すダイオード素子領域Ｊ２の第１ダイオードに流れている電流は大きい（電流密度が高い）。これにより、ダイオード素子領域Ｊ２の最低温度ＴＬ２（℃）は、図１６に示すダイオード素子領域Ｊ１０２の最低温度ＴＬ１（℃）よりも高くなっている。
【００２８】
一方、第２ダイオードに流れる電流が小さいことにより、第２ダイオードの発熱量は小さい。したがって、図５に示すように、第１ダイオードの熱が、第２ダイオードによって緩和される。これにより、熱が集中し易かった中央部の最高温度ＴＨ２（℃）が、図１６に示すダイオード素子領域Ｊ１０２の最高温度ＴＨ１（℃）と比較して低減化している。
ダイオード素子領域Ｊ２のように、第１ダイオードと、第１ダイオードと立ち上がり電圧が相違する第２ダイオードを備えていると、接合温度Ｔｊ（℃）を平均化することができる。
ダイオード素子領域Ｊ２を備えている半導体装置１によると、半導体層８の局所的な過熱を抑制することができ、ダイオード素子領域Ｊ２が熱暴走し難い。
また、第１のダイオードと第２ダイオードの双方に、立ち上がり電圧Ｖｔ１、Ｖｔ２を大きく超える順方向電圧が印加されている定常状態では、第２ダイオードにも充分に電流が流れる。したがって、定常状態の順方向電圧降下は低い値に維持することができる。
【００２９】
本実施例では、ダイオード素子領域Ｊ１０２の中央部が熱くなり易い場合について説明したが、熱くなり易い領域は中央部に限定されない。本実施例の半導体装置１によると、熱によって増大する電流がさらに熱を発生するという悪循環が発生し易い種々の領域について、局所的な過熱を抑制することができる。
【００３０】
本実施例のダイオード素子領域Ｊ２では、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域５が交互に形成されている場合について説明したが、区画領域４と区画領域５は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域５が混在して形成されていればよい。
【００３１】
本実施例の区画領域５は、隣接する１対の絶縁トレンチ電極ＴＧ間に亘って形成されているn型フローティング半導体領域３２を備えている場合について説明した。n型フローティング半導体領域３２は、隣接する１対の絶縁トレンチ電極ＴＧ間に亘っていなくてもよい。n型フローティング半導体領域３２が低濃度p型領域３０内に形成されていることにより、少なくとも、導通状態のときのホールの流れが阻まれればよい。これによって区画領域５の立ち上がり電圧を区画領域４と比較して高くすることができる。
【００３２】
（第２実施例）
図６に、逆導通型の半導体装置１ａの要部断面図を示す。図６では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ａのダイオード素子領域Ｊ２ａは、区画領域４と区画領域６を備えている。ダイオード素子領域Ｊ２ａでは、区画領域４と区画領域６が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、第１実施例の区画領域４に形成されている半導体構造と同じである。
【００３３】
区画領域６には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域６は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。区画領域６には、表面８ａに露出している高濃度p型領域２２が形成されていない。
区画領域６では、導通状態のときに、低濃度p型領域３０からドリフト層６０に流出するホールが少ない。このため、区画領域６を含むダイオードの立ち上がり電圧は、区画領域４を含むダイオードの立ち上がり電圧よりも高い。
【００３４】
低電流状態では、区画領域６を含むダイオードに流れる電流が、区画領域４を含むダイオードの流れる電流と比較して小さい。低電流状態では、区画領域６が形成されている領域の発熱が小さい。これにより、区画領域４を含むダイオードが形成されている領域の接合温度が、隣接する区画領域６を含むダイオードが形成されている領域によって緩和される。半導体装置１ａによると、半導体層８の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ａが熱暴走し難い。
【００３５】
本実施例のダイオード素子領域Ｊ２ａでは、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域６が交互に形成されている場合について説明したが、区画領域４と区画領域６は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域６が混在して形成されていればよい。
【００３６】
（第３実施例）
図７に、逆導通型の半導体装置１ｂの要部断面図を示す。図７では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｂのダイオード素子領域Ｊ２ｂは、区画領域４と区画領域７を備えている。区画領域４と区画領域７が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、第１実施例の区画領域４に形成されている半導体構造と同じである。
【００３７】
区画領域７には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域７では、n-型のドリフト層６０が表面８ａまで伸びている。ドリフト層６０が表面電極２とショットキー接合している。
区画領域７を含むダイオードは、ショットキーダイオードであり、立ち上がり電圧が小さい。このため、区画領域４を含むダイオードの立ち上がり電圧が、区画領域７を含むダイオードの立ち上がり電圧よりも高い。
【００３８】
低電流状態では、区画領域４を含むダイオードに流れる電流が、区画領域７を含むダイオードに流れる電流と比較して小さい。低電流状態では、区画領域４が形成されている領域の発熱が小さい。区画領域７を含むダイオードが形成されている領域のショットキー接合の接合温度が、隣接する区画領域５を含むダイオードが形成されている領域によって緩和される。半導体装置１ｂによると、半導体層８の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ｂが熱暴走し難い。
【００３９】
本実施例のダイオード素子領域Ｊ２ｂでは、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域７が交互に形成されている場合について説明したが、区画領域４と区画領域７は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域７が混在して形成されていればよい。
【００４０】
（第４実施例）
図８に、逆導通型の半導体装置１ｃのダイオード素子領域Ｊ２ｃの要部断面図を示す。本実施例のダイオード素子領域Ｊ２ｃは、区画領域４と区画領域５と区画領域６と区画領域７を備えている。区画領域４に形成されている半導体構造は、第１実施例の区画領域４（図１参照）に形成されている半導体構造と同じである。区画領域５に形成されている半導体構造は、第１実施例の区画領域５（図１参照）に形成されている半導体構造と同じである。区画領域６に形成されている半導体構造は、第２実施例の区画領域６（図６参照）に形成されている半導体構造と同じである。区画領域７に形成されている半導体構造は、第３実施例の区画領域７（図７参照）に形成されている半導体構造と同じである。立ち上がり電圧の大きさは、［区画領域７を含むダイオード＜区画領域４を含むダイオード＜区画領域５を含むダイオードまたは区画領域６を含むダイオード］の関係となっている。
区画領域４と区画領域５と区画領域６と区画領域７は、ダイオード素子領域Ｊ２ｃのように全種類が形成されていてもよいし、どのような組み合わせで形成されていてもよい。立ち上がり電圧が相違する区画領域が形成されていることにより、半導体層８の局所的な過熱化を抑制することができる。ダイオード素子領域Ｊ２ｃが熱暴走し難い。
【００４１】
（第５実施例）
図９に、逆導通型の半導体装置１ｄのダイオード素子領域Ｊ２ｄの要部断面図を示す。図９では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。ダイオード素子領域Ｊ２ｄは、区画領域４ａと区画領域５ａを備えている。
【００４２】
区画領域４ａは、低濃度p型領域３１と高濃度p型領域２２と高濃度n型領域２３を備えている。低濃度p型領域３１は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。高濃度p型領域２２は、半導体層８の表面８ａの一部に露出している。高濃度p型領域２２は、絶縁トレンチ電極ＴＧと接している。高濃度n型領域２３は、半導体層８の表面８ａの他の一部に露出している。高濃度n型領域２３は、隣接する高濃度p型領域２２の間に配置されている。
【００４３】
区画領域５ａは、低濃度p型領域３１と高濃度p型領域２２と高濃度n型領域２３とn型フローティング半導体領域３２を備えている。低濃度p型領域３１は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。高濃度p型領域２２と高濃度n型領域２３は、区画領域４ａと同様に、半導体層８の表面８ａに露出している。n型フローティング半導体領域３２は、低濃度p型領域３１の中間深さに形成されている。n型フローティング半導体領域３２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域３２により、低濃度p型領域３１が、上部低濃度p型領域３３と下部低濃度p型領域３７に分割されている。
区画領域５ａは、低濃度p型領域３１の中間深さに形成されているn型フローティング半導体領域３２を備えている。したがって、区画領域５ａでは、導通状態のときに高濃度p型領域２２から流出するホールの流れがフローティング半導体領域３２に阻まれる。このため、区画領域５ａを含むダイオードの立ち上がり電圧は、区画領域４を含むダイオードの立ち上がり電圧よりも高い。
【００４４】
低電流状態では、区画領域５ａを含むダイオードに流れる電流が、区画領域４ａを含むダイオードの流れる電流と比較して小さい。低電流状態では、区画領域５ａが形成されている領域の発熱が小さい。これにより、区画領域４ａを含むダイオードが形成されている領域の接合温度が、隣接する区画領域５ａを含むダイオードが形成されている領域によって緩和される。半導体装置１ｄによると、半導体層の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ｄが熱暴走し難い。
【００４５】
また、本実施例のダイオード素子領域Ｊ２ｄの区画領域４ａと区画領域５ａは、絶縁トレンチ電極ＴＧに接している高濃度のn型半導体領域（例えば、図１のトレンチ電極隣接領域２０）を備えていない。したがって、本実施例の半導体装置１ｄでは、ＩＧＢＴ素子領域がオン状態のときに、ダイオード素子領域Ｊ２ｄでは、電子がチャネルを介してドリフト層６０に注入されない。これにより、ダイオード素子領域Ｊ２ｄのゲート耐圧に関係なく低濃度p型領域３１のp型不純物の濃度を低くすることができる。ダイオード素子領域Ｊ２ｄが導通状態のときに低濃度p型領域３１からドリフト層６０に注入されるホールの量を低減することができるので、ダイオード素子領域Ｊ２ｄが導通状態から非導通状態に移行する際のリカバリ損失が少ない。また、区画領域４ａと区画領域５ａは、絶縁トレンチ電極ＴＧに接していない高濃度n型領域２３を備えている。ダイオード素子領域Ｊ２ｄが導通状態から非導通状態に移行する際に、高濃度n型領域２３を介して表面電極にホールを排出することができる。ダイオード素子領域Ｊ２ｄのリカバリ損失をさらに低減化することができる。
【００４６】
本実施例では、区画領域４ａと区画領域５ａが高濃度n型領域２３を備えている場合について説明したが、図１０に示す半導体装置１ｅのダイオード素子領域Ｊ２ｅのように、ダイオード素子領域Ｊ２ｅに高濃度n型領域２３を備えていない区画領域４ｂと区画領域５ｂが形成されていてもよい。
【００４７】
また、第１実施例から第５実施例では、区画領域４，４ａ，４ｂ，５，５ａ，５ｂが、高濃度p型領域２２を備えている場合について説明した。図１１に示すように、ダイオード素子領域に、高濃度p型領域２２と高濃度n型領域２３の両者が形成されていない区画領域６ａが含まれていても良い。
【００４８】
（第６実施例）
図１２に、半導体層９の浅部９Ｕに、複数本の絶縁トレンチＺＴが形成されているダイオード１ｆを示す。
ダイオード１ｆは、半導体層９と、半導体層９の裏面９ｂに形成されているカソード電極Ｋと、半導体層９の表面９ａに形成されているアノード電極Ａを備えている。
半導体層９は、深部９Ｌと浅部９Ｕを備えている。深部９Ｌは、n型のカソード領域７２とn-型の高抵抗層６２を備えている。カソード領域７２は、裏面９ｂに露出する範囲に形成されている。カソード領域７２は、カソード電極Ｋと導通している。n-型の高抵抗層６２は、カソード領域７０の上部に形成されている。浅部９Ｕには、絶縁トレンチＺＴが形成されている。浅部９Ｕに形成されている絶縁トレンチＺＴは、その長手方向を図１１に示す奥行き方向に揃えて伸びている。また、各々の絶縁トレンチＺＴは、半導体層９の表面９ａから半導体層９の深さ方向に伸びている。半導体層９の浅部９Ｕは、隣接する絶縁トレンチＺＴ間に形成されている区画領域に分割されている。
【００４９】
浅部９Ｕは、区画領域４ｃと区画領域５ｃを備えている。区画領域４ｃと区画領域５ｃが、隣接する１対の絶縁トレンチＺＴ間に交互に形成されている。
区画領域４ｃに形成されている半導体構造と、区画領域５ｃに形成されている半導体構造は、相違している。
区画領域４ｃは、低濃度アノード層５０ｃとp+型のアノード領域４１を備えている。低濃度アノード層５０ｃは、隣接する絶縁トレンチＺＴ間に亘って形成されている。アノード領域４１は、半導体層９の表面９ａに露出している。アノード領域４１は、隣接する絶縁トレンチＺＴ間に亘って形成されている。
【００５０】
区画領域５ｃは、低濃度アノード層５０ｃとアノード領域４１とn型フローティング半導体領域５２を備えている。低濃度アノード層５０ｃは、隣接する絶縁トレンチＺＴ間に亘って形成されている。アノード領域４１は、半導体層９の表面９ａに露出している。アノード領域４１は、隣接する絶縁トレンチＺＴ間に亘って形成されている。n型フローティング半導体領域５２は、低濃度アノード層５０ｃの中間深さに形成されている。n型フローティング半導体領域５２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域５２により、低濃度アノード層５０ｃが、上部アノード層５４ｃと下部アノード層５６ｃに分割されている。
なお、低濃度アノード層５０ｃは、区画領域４ｃ（絶縁トレンチＺＴの最深部）よりも深い範囲まで伸びている。絶縁トレンチＺＴのコーナー部が、低濃度アノード層５０ｃで覆われている。これにより、絶縁トレンチＺＴのコーナー部に電界が集中することを緩和することができる。
【００５１】
ダイオード１ｆのアノード電極Ａに、カソード電極Ｋよりも高い順方向電圧を印加すると、ダイオード１ｆのp+型アノード領域４１から低濃度アノード層５０ｃを介して高抵抗層６２にホールが流出する。ダイオード１ｆのn+型のカソード領域７２から高抵抗層６２に電子が流出する。ダイオード１ｆが導通状態になり、アノード電極Ａからカソード電極Ｋに電流が流れる。
【００５２】
第１実施例の区画領域４と区画領域５の関係と同様に、本実施例の区画領域５ｃの立ち上がり電圧は、区画領域４ｃと比較して立ち上がり電圧が高い。第１実施例のダイオード素子領域Ｊ２と同様に、低電流状態では、区画領域５ｃを含むダイオードに流れる電流は、区画領域４ｃを含むダイオードに流れる電流と比較して小さい。低電流状態では、区画領域５ｃを含むダイオードの発熱は小さい。区画領域４ｃを含むダイオードの接合温度が、隣接する区画領域５ｃを含むダイオードが形成されている領域によって緩和される。ダイオード１ｆによると半導体層９の局所的な過熱化を抑制することができる。ダイオード１ｆが熱暴走し難い。
【００５３】
本実施例では、浅部９Ｕが区画領域４ｃと区画領域５ｃを備えている場合について説明したが、図１３に示すダイオード１ｇのように、浅部９Ｕが区画領域４ｃと区画領域６ｃを備えていても良い。区画領域６ｃは、アノード領域４１を備えていない。第２実施例の区画領域４と区画領域６（図６参照）の関係と同様に、区画領域６ｃの立ち上がり電圧は、区画領域４ｃの立ち上がり電圧よりも高い。区画領域４ｃを含むダイオードの接合温度が、隣接する区画領域６ｃを含むダイオードが形成されている領域によって緩和される。ダイオード１ｇによると半導体層９の局所的な過熱化を抑制することができる。ダイオード１ｇが熱暴走し難い。
【００５４】
また、図１４に示すダイオード１ｈのように、浅部９Ｕが区画領域４ｃと区画領域７ｃを備えていても良い。区画領域７ｃでは、n-型の高抵抗層６２が表面９ａまで伸びている。n-型の高抵抗層６２が表面電極２とショットキー接合している。第３実施例の区画領域４と区画領域７（図７参照）の関係と同様に、区画領域４ｃの立ち上がり電圧は、区画領域７ｃの立ち上がり電圧よりも高い。ダイオード１ｈによると半導体層９の局所的な過熱を抑制することができる。ダイオード１ｈが熱暴走し難い。また、区画領域４ｃに形成されている低濃度アノード層５０ｃは、区画領域４ｃ（絶縁トレンチＺＴの最深部）よりも深い範囲まで伸びている。絶縁トレンチＺＴのコーナー部（区画領域７ｃ側のコーナー部も含む）が、低濃度アノード層５０ｃで覆われている。これにより、絶縁トレンチＺＴのコーナー部に電界が集中することを緩和することができる。
【００５５】
上記した実施例では、複数個の区画領域を用いて、立ち上がり電圧が相違する２種類以上のダイオードを形成している。各々の区画領域の半導体構造は、実施例に限定されるものではない。
【００５６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００５７】
【図１】逆導通型の半導体装置１の要部断面図である。
【図２】半導体層８を上面視した図である。
【図３】区画領域４の電圧・電流密度特性を示す。
【図４】区画領域５の電圧・電流密度特性を示す。
【図５】ダイオード素子領域Ｊ２の位置と接合温度Ｔｊ（℃）の関係を示す。
【図６】逆導通型の半導体装置１ａの要部断面図である。
【図７】逆導通型の半導体装置１ｂの要部断面図である。
【図８】逆導通型の半導体装置１ｃの要部断面図である。
【図９】逆導通型の半導体装置１ｄの要部断面図である。
【図１０】逆導通型の半導体装置１ｅの要部断面図である。
【図１１】区画領域６ａに形成されている半導体構造を示す。
【図１２】ダイオード１ｆの要部断面図である。
【図１３】ダイオード１ｇの要部断面図である。
【図１４】ダイオード１ｈの要部断面図である。
【図１５】従来の逆導通型の半導体装置１００の要部断面図である。
【図１６】ダイオード素子領域Ｊ１０２の位置と接合温度Ｔｊ（℃）の関係を示す。
【符号の説明】
【００５８】
１：半導体装置
１ｆ：ダイオード
２：表面電極
３：裏面電極
４，４ａ，４ｂ，４ｃ，５，５ａ，５ｂ，５ｃ，６，６ａ，６ｃ，７，７ｃ：区画領域
８：半導体層
８Ｌ：深部
８Ｕ：浅部
８ａ：表面
８ｂ：裏面
９：半導体層
９Ｌ：深部
９Ｕ：浅部
９ａ：表面
９ｂ：裏面
１０：絶縁膜
１２：トレンチ電極
１４：絶縁膜
２０：トレンチ電極隣接領域
２２：高濃度p型領域
２３：高濃度n型領域
３０，３１：低濃度p型領域
３２：n型フローティング半導体領域
３３，３４：上部低濃度p型領域
３６，３７：下部低濃度p型領域
４１：アノード領域
５０ｃ：低濃度アノード層
５２：n型フローティング半導体領域
５４ｃ：上部アノード層
５６ｃ：下部アノード層
６０：ドリフト層
６２：n-型の高抵抗層６２
７０，７２：カソード領域
８０：コレクタ領域
Ｃ：電流クロスポイント
Ｊ１：ＩＧＢＴ素子領域
Ｊ２，Ｊ２ａ，Ｊ２ｂ，Ｊ２ｃ，Ｊ２ｄ，Ｊ２ｅ：ダイオード素子領域
Ａ：アノード電極
Ｋ：カソード電極
ＴＧ：絶縁トレンチ電極
ＺＴ：絶縁トレンチ
【図１】
0005206096.tif 000002
【図２】
0005206096.tif 000003
【図３】
0005206096.tif 000004
【図４】
0005206096.tif 000005
【図５】
0005206096.tif 000006
【図６】
0005206096.tif 000007
【図７】
0005206096.tif 000008
【図８】
0005206096.tif 000009
【図９】
0005206096.tif 000010
【図１０】
0005206096.tif 000011
【図１１】
0005206096.tif 000012
【図１２】
0005206096.tif 000013
【図１３】
0005206096.tif 000014
【図１４】
0005206096.tif 000015
【図１５】
0005206096.tif 000016
【図１６】
0005206096.tif 000017