(57)【特許請求の範囲】
【請求項１】
第１の基板に開口を形成する開口形成工程と、
前記開口を介して前記第１の基板の両面を導通させて、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
第２の基板の上にゲート電極を形成するゲート電極形成工程と、
前記第２の基板の上に、前記ゲート電極を包含するゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記第２の基板のゲート絶縁膜の上に前記第１の基板を積層する積層工程と、
前記ソース電極と前記ドレイン電極との間に半導体層を形成する半導体層形成工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
第１の基板に開口を形成する開口形成工程と、
前記開口を介して前記第１の基板の両面を導通させて、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
第２の基板の上にゲート電極を形成するゲート電極形成工程と、
前記第２の基板の上に、前記ゲート電極を包含するゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上に半導体層を形成する半導体層形成工程と、
前記第２の基板のゲート絶縁膜の上に前記第１の基板を積層する積層工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
前記ソース・ドレイン電極形成工程は、メッキ法を用いた工程であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記メッキ法は、自己触媒メッキと置換メッキとで行うことを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記置換メッキは、金（Ａｕ）を析出させることを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
請求項１乃至５の何れか１項に記載の薄膜トランジスタの製造方法により製造されることを特徴とする薄膜トランジスタ。
【請求項７】
請求項６に記載の薄膜トランジスタを２次元マトリクス状に複数個配列したことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置に関し、特に、ソース電極およびドレイン電極を形成した第１の基板とゲート電極およびゲート絶縁膜を形成した第２の基板とを積層する薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置に関する。
【背景技術】
【０００２】
近年、非晶質（アモルファス）シリコン（ａ−Ｓｉ）を用いた薄膜トランジスタ（以下、ＴＦＴと言う）に変わるものとして、有機半導体を用いたＴＦＴ（以下、有機ＴＦＴと言う）が研究されている。有機ＴＦＴは、従来の半導体製造プロセスではなく、印刷プロセスを用いて製造できるため、低コストで製造できるという特徴を持つ。また、製造プロセス温度は２００℃以下と低温であるため、フィルム基板が使用でき、フレキシブルディスプレイへの応用が期待されている。
【０００３】
有機ＴＦＴの性能は年々向上してきてはいるが、液晶ディスプレイ等のフラットパネルディスプレイ（以下、ＦＰＤと言う）への使用にはまだ十分ではない。特に、性能の指標のひとつである移動度は、０．００１〜０．１ｃｍ2／Ｖ・ｓ程度と、ａ−Ｓｉの１ｃｍ2／Ｖ・ｓと比べて１桁程度低い値となっている。
【０００４】
移動度を向上させるための手法として、有機半導体材料の改良以外に、有機ＴＦＴの製造プロセスの改良も試みられている。例えば、有機半導体は結晶状態に応じて電流の流れ方が決まるため、良好に結晶化させることが重要である。
【０００５】
そこで、特許文献１には、ボトムコンタクト型のＴＦＴにおいて、ソースおよびドレイン電極の段差が有機半導体の結晶化を阻害していることに注目し、電極の段差を無くすような構成とすることで有機ＴＦＴの性能向上を行う方法が記載されている。
【０００６】
また、特許文献２には、電子写真方式を用いてメッキシード層を形成し、メッキシード層を核として金属メッキ層を形成する、メッキ法を用いたソースおよびドレイン電極の形成方法が記載されている。
【特許文献１】特開２００６−４１２１９号公報
【特許文献２】特開２００６−５０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に記載の方法では、製造プロセス中に多くの真空蒸着プロセスが用いられているために、工程が複雑で製造に時間がかかり、かつ製造装置も高価であり、低コストで製造できるという有機ＴＦＴの利点が失われている。例えば、特許文献１の実施例１では、少なくとも４工程にスパッタリング等の真空蒸着法が用いられている。さらに、ゲート絶縁部とソース電極およびドレイン電極との平坦化のために化学的機械的研磨（ＣＭＰ）法が用いられており、これも高コスト化の一要因となっている。
【０００８】
また、特許文献２に記載の方法では、ボトムゲート型のＴＦＴの場合、有機半導体層の上にメッキ法によりソースおよびドレイン電極を形成するために、メッキ液によって有機半導体層にダメージを与え、特性劣化の要因となる。またトップゲート型のＴＦＴとすればメッキ液による有機半導体層の劣化は防止できるが、有機半導体層の上にゲート絶縁膜を形成する工程で有機半導体層、特に溶媒に溶解して塗布できる塗布型有機半導体の場合に顕著なの特性劣化が発生するため、有機ＴＦＴではトップゲート型は採用できない。
【０００９】
本発明は、上記事情に鑑みてなされたもので、簡単な工程で低コストで製造でき、しかも高性能な薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の目的は、下記構成により達成することができる。
【００１１】
１．第１の基板に開口を形成する開口形成工程と、
前記開口を介して前記第１の基板の両面を導通させて、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
第２の基板の上にゲート電極を形成するゲート電極形成工程と、
前記第２の基板の上に、前記ゲート電極を包含するゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記第２の基板のゲート絶縁膜の上に前記第１の基板を積層する積層工程と、
前記ソース電極と前記ドレイン電極との間に半導体層を形成する半導体層形成工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
【００１２】
２．第１の基板に開口を形成する開口形成工程と、
前記開口を介して前記第１の基板の両面を導通させて、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
第２の基板の上にゲート電極を形成するゲート電極形成工程と、
前記第２の基板の上に、前記ゲート電極を包含するゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上に半導体層を形成する半導体層形成工程と、
前記第２の基板のゲート絶縁膜の上に前記第１の基板を積層する積層工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
【００１３】
３．前記ソース・ドレイン電極形成工程は、メッキ法を用いた工程であることを特徴とする１または２に記載の薄膜トランジスタの製造方法。
【００１４】
４．前記メッキ法は、自己触媒メッキと置換メッキとで行うことを特徴とする３に記載の薄膜トランジスタの製造方法。
【００１５】
５．前記置換メッキは、金（Ａｕ）を析出させることを特徴とする４に記載の薄膜トランジスタの製造方法。
【００１６】
６．１乃至５の何れか１項に記載の薄膜トランジスタの製造方法により製造されることを特徴とする薄膜トランジスタ。
【００１７】
７．６に記載の薄膜トランジスタを２次元マトリクス状に複数個配列したことを特徴とする表示装置。
【発明の効果】
【００１８】
本発明によれば、開口が形成され、該開口を介してソース電極およびドレイン電極が形成された第１の基板と、ゲート電極およびゲート絶縁膜が形成された第２の基板とを積層することで、有機半導体層にダメージを与えることなく、簡単な工程で低コストで高性能な薄膜トランジスタが製造できる薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略する。
【００２０】
最初に、本発明におけるＴＦＴを用いた表示装置について、図１を用いて説明する、図１は、本発明におけるＴＦＴを用いた表示装置の構成の１例を示す模式図である。
【００２１】
図１において、表示装置１は、ＴＦＴシート１０、水平駆動回路２０および垂直駆動回路３０等で構成される。ＴＦＴシート１０は、ＴＦＴ１１、蓄積コンデンサ１３および出力素子１５で構成される画素が、２次元マトリクス状に複数個配列されている。
【００２２】
各ＴＦＴ１１のゲートには、水平駆動回路２０からＴＦＴシート１０の各水平行毎に出力されるゲートバスライン２１が接続されている。また、各ＴＦＴ１１のソースには、垂直駆動回路３０からＴＦＴシート１０の各垂直列毎に出力されるソースバスライン３１が接続されている。
【００２３】
各ＴＦＴ１１のドレインには、画素毎に出力素子１５が接続されている。出力素子１５は、例えば液晶、電気泳動素子等である。図１の例では、出力素子１５として液晶が、抵抗とコンデンサからなる等価回路で示されている。
【００２４】
次に、本発明のＴＦＴの製造方法によって製造されるＴＦＴの構成の１例について、図２を用いて説明する。図２は、本発明の製造方法によって製造されるＴＦＴの構成の１例を示す断面図である。
【００２５】
図２において、ＴＦＴ１１は、第１の基板ＢＰ１、第２の基板ＢＰ２、ゲート電極ＧＥ、ゲート絶縁膜ＧＩＬ、有機半導体層ＯＳ、ソース電極ＳＥ、ドレイン電極ＤＥ、保護層ＰＴ等で構成される。
【００２６】
ゲート電極ＧＥは第２の基板ＢＰ２上に設けられ、ゲート絶縁膜ＧＩＬは第２の基板ＢＰ２上に、ゲート電極ＧＥを包含するように設けられる。
【００２７】
ソース電極ＳＥおよびドレイン電極ＤＥは、第１の基板ＢＰ１に設けられた開口ＨＬを挟んで対向する位置に、開口ＨＬの内壁を介して第１の基板ＢＰ１の両面に跨って設けられる。
【００２８】
ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２と、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１とは、積層されて圧着される。
【００２９】
有機半導体層ＯＳは、ゲート絶縁膜ＧＩＬ上の開口ＨＬの底部に設けられ、開口ＨＬを塞ぐように設けられた保護層ＰＴによって外気から保護されている。
【００３０】
なお、本例では、ソース電極ＳＥおよびドレイン電極ＤＥは、開口ＨＬの内壁を介して第１の基板ＢＰ１の両面に跨って設けられるとしたが、それに限るものではなく、有機半導体層ＯＳとのコンタクトが良好にとれさえすれば、例えば開口ＨＬの内壁部分のみであってもよいし、第１の基板ＢＰ１の第２の基板ＢＰ２と対向する側のみであってもよい。
【００３１】
（第１の実施の形態）
次に、本発明におけるＴＦＴの製造方法の第１の実施の形態について、図３乃至図１４を用いて説明する。図３は、本発明におけるＴＦＴの製造方法の第１の実施の形態を示す主工程図である。
【００３２】
図３において、開口形成工程Ｓ１００で、第１の基板ＢＰ１に開口ＨＬが開けられる。詳細は図４で述べる。ソース・ドレイン電極形成工程Ｓ２００で、メッキ法により、第１の基板ＢＰ１の開口ＨＬを挟んで対向する位置に、開口ＨＬを介して第１の基板ＢＰ１の両面に跨ってソース電極ＳＥおよびドレイン電極ＤＥが形成される。詳細は図５乃至図７で述べる。
【００３３】
ゲート電極形成工程Ｓ３００で、第２の基板ＢＰ２上にゲート電極ＧＥが形成される。詳細は図８および図９で述べる。ゲート絶縁膜形成工程Ｓ４００で、第２の基板ＢＰ２上に、ゲート絶縁膜ＧＩＬが、ゲート電極ＧＥを包含するように形成される。詳細は図１０で述べる。
【００３４】
積層工程Ｓ５００で、ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２と、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１とが、積層されて圧着される。詳細は図１１および図１２で述べる。半導体層形成工程Ｓ６００で、開口ＨＬの底部に有機半導体層ＯＳが形成される。詳細は図１３で述べる。保護層形成工程Ｓ７００で、保護層ＰＴが開口ＨＬを塞ぐように形成され、有機半導体層ＯＳが外気から保護される。詳細は図１４で述べる。
【００３５】
次に、上述した各工程の詳細について、説明する。以下の説明では、図１２を除き、ＴＦＴ１素子について説明するが、複数個のＴＦＴを形成する場合も同様である。
【００３６】
図４は、開口形成工程Ｓ１００の副工程を説明するための模式図で、図４（ａ）は開口形成工程Ｓ１００の副工程図、図４（ｂ）は開口ＨＬが形成された第１の基板ＢＰ１の断面図、図４（ｃ）は開口ＨＬが形成された第１の基板ＢＰ１の上面図である。
【００３７】
図４（ａ）において、開口工程Ｓ１０１で、例えばレーザ光等を用いて、図４（ｂ）および（ｃ）に示すように、第１の基板ＢＰ１を貫通する開口ＨＬが開けられる。洗浄・乾燥工程Ｓ１０３で、開口後の第１の基板ＢＰ１が洗浄され、乾燥されて、図３の開口形成工程Ｓ１００に戻る。
【００３８】
第１の基板ＢＰ１としては、ガラス板や各種のプラスチックの板やフィルムを用いることができ、特に限定されるものではない。後述する第２の基板ＢＰ２についても同じである。
【００３９】
ガラス板は、プラスチックの板やフィルムに比べて熱などの外乱による寸法変化が小さい点で、開口ＨＬの位置精度や他の基板と積層する際の位置合わせに有利である。ガラス板の材料としては、ソーダライムガラス、白板ガラス、石英ガラス等を利用することができる。
【００４０】
一方、プラスチックの板やフィルムは加工が容易に行えるという点で有利である。さらに、プラスチックのフィルムを用いれば、所謂フレキシブルディスプレイを実現することができる。
【００４１】
開口ＨＬの形成方法としては、ドリルを用いて機械的に形成する方法、炭酸ガスレーザーやＹＡＧレーザーの第三高調波を用いた光加工方法、ドライエッチングあるいはウェットエッチングによるエッチング方法等を用いることができ、特に限定されるものではない。特に、プラスチックの板やフィルムは、これらの方法で容易に開口を形成できる。
【００４２】
図５乃至図７は、ソース・ドレイン電極形成工程Ｓ２００の副工程を説明するための模式図で、図５はソース・ドレイン電極形成工程Ｓ２００の副工程図、図６および図７は図５の各副工程でのソース・ドレイン電極の形成状態を示す断面図あるいは上面図である。
【００４３】
図５において、レジスト塗布工程Ｓ２０１から現像工程Ｓ２０５までは、所謂フォトリソグラフィによるパターンニング工程である。レジスト塗布工程Ｓ２０１で、図６（ａ）に示すように、開口ＨＬが形成された第１の基板ＢＰ１の両面上に、スピンコート等によりポジ型のレジストＲＧが塗布される。
【００４４】
図５の露光工程Ｓ２０３で、図６（ｂ）に示すように、ソースおよびドレイン電極が形成される部分のみ開口されたフォトマスクＰＭを介して、紫外線等の光Ｌで露光が行われる。図５の現像工程Ｓ２０５で現像が行われて、露光工程Ｓ２０３で露光されたソースおよびドレイン電極が形成される部分のレジストＲＧが除去され、図６（ｃ）および（ｄ）に示すように、露光されなかったレジストＲＧのみが残される。
【００４５】
図５のＡｇＰｄ成膜工程Ｓ２０７で、レジストＲＧが形成された第１の基板ＢＰ１がＡｇＰｄ微粒子を分散させた溶液に浸漬され、図７（ａ）に示すように、第１の基板ＢＰ１が露出している部分と開口ＨＬの内壁にＡｇＰｄ薄膜が形成される。
【００４６】
図５の触媒成膜工程Ｓ２０９で、ＡｇＰｄ薄膜が形成された第１の基板ＢＰ１が、例えば触媒ＣＴを分散させた溶液に浸漬され、図７（ｂ）に示すように、ＡｇＰｄ薄膜が形成された部分に触媒ＣＴが付着される。触媒ＣＴとして用いられるのは、Ｐｄ、Ｐｔ、Ａｕ等の金属であり、触媒ＣＴを含む溶液としては、Ｐｄナノ粒子、Ｐｔナノ粒子、Ａｕナノ粒子等の金属ナノ粒子を溶媒に分散させた金属ナノインクを用いることができる。
【００４７】
図５の開口拡大工程Ｓ２１１で、図７（ｃ）および（ｄ）に示すように、例えばレーザ光を用いて、触媒ＣＴが付着された部分をソース電極が形成される部分とドレイン電極が形成される部分とに分離するように、開口ＨＬが拡大される。
【００４８】
図５の金属膜形成工程Ｓ２１３で、図７（ｅ）に示すように、触媒ＣＴ表面にＮｉ等の金属ＭＥを無電界メッキで析出させる。析出させる金属ＭＥが酸化反応に対して触媒活性であるような還元剤を選べば、析出させた金属ＭＥは自己触媒的に成長し、任意な膜厚にすることができる。金属ＭＥの成長レートはメッキ液の濃度や温度等で管理できるため、メッキ処理時間を制御することで、金属ＭＥを正確な厚みに成長させることができる。例えばＮｉを析出させる場合、還元剤には、例えばホスフィン酸ナトリウム、ジメチルアミンボラン、ヒドラジン、テトラヒドロホウ酸カリウム等が利用できる。
【００４９】
図５のＡｕ膜析出工程Ｓ２１５で、図７（ｆ）に示すように、金属ＭＥの上面を置換メッキして、Ａｕ膜Ａｕを析出させる。Ａｕは化学的に極めて安定で、後述する有機半導体層ＯＳと良好なコンタクトが取れる。Ａｕの代わりとして、Ｐｄ、Ｐｔ、Ｒｕ、Ｒｈ等の白金族金属も後述する有機半導体層ＯＳとのコンタクトが良好であり、利用できる。
【００５０】
図５のレジスト除去工程Ｓ２１７で、レジストＲＧが除去されて、第１の基板ＢＰ１上に表面にＡｕ膜Ａｕを有するソース電極ＳＥおよびドレイン電極ＤＥが形成され、図３のソース・ドレイン電極形成工程Ｓ２００に戻る。図７（ｇ）にソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１の断面図を、図７（ｈ）に上面図を示す。ソース電極ＳＥおよびドレイン電極ＤＥと外部回路との接続のための配線も、本ソース・ドレイン電極形成工程Ｓ２００で同時に形成すればよい。
【００５１】
なお、ここではポジ型のレジストを用いた例を示したが、ネガ型のレジストを用いてもよい。この場合、図５の露光工程Ｓ２０３で、ソースおよびドレイン電極が形成される部分のみ遮光されたフォトマスクＰＭを用いることになる。
【００５２】
図８および図９は、ゲート電極形成工程Ｓ３００の副工程を説明するための模式図で、図８はゲート電極形成工程Ｓ３００の副工程図、図９は図８の各副工程でのゲート電極の形成状態を示す断面図である。
【００５３】
図８において、ゲート電極膜形成工程Ｓ３０１で、図９（ａ）に示すように、第２の基板ＢＰ２上に、工程終了時にゲート電極ＧＥとなる電極膜ＧＬが形成される。電極膜ＧＬの材料としては、Ｃｒ、Ａｌ、Ａｇ、Ａｕ、Ｔｉ、Ｃｕ等の金属や、これらの金属と他の金属との合金、各種金属のナノ粒子、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の金属酸化膜、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）／ＰＳＳ（ポリスチレンスルホン酸）等の有機導電膜が利用できるが、特に限定されるものではない。
【００５４】
また、電極膜ＧＬは、スパッタ、真空蒸着等のＰＶＤ（物理気相成長法）法、スピンコート法、めっき法等で成膜できるが、特に限定されるものではない。ナノ粒子を分散させたインクや導電性高分子を分散させた分散液を用いて、インクジェット塗布法（以下、ＩＪ法と言う）や各種印刷法を利用すれば、成膜と以下で述べるパターンニングとを同時に行うことができ、工程を簡略化することも可能である。
【００５５】
図８のレジスト塗布工程Ｓ３０３からレジスト剥離工程Ｓ３１１までは、所謂フォトリソグラフィによるパターンニング工程である。図８のレジスト塗布工程Ｓ３０３で、図９（ｂ）に示すように、電極膜ＧＬ上にスピンコート等によりポジ型のレジストＲＧ２が塗布される。
【００５６】
図８の露光工程Ｓ３０５で、図９（ｃ）に示すように、ゲート電極ＧＥが形成される部分のみ遮光されたフォトマスクＰＭを介して、紫外線等の光Ｌで露光が行われる。図８の現像工程Ｓ３０７で現像が行われて、露光工程Ｓ３０５で露光された部分のレジストＲＧ２が除去され、図９（ｄ）に示すように、露光されなかったレジストＲＧ２のみが残される。
【００５７】
図８のエッチング工程Ｓ３０９で、ウェットエッチング法、ドライエッチング法等を利用して、現像工程Ｓ３０７で残されたレジストＲＧ２をマスクとして電極膜ＧＬがエッチングされ、図９（ｅ）に示すように、レジストＲＧ２でマスクされた電極膜ＧＬのみが残される。図８のレジスト剥離工程Ｓ３１１で、残されたレジストＲＧ２が剥離されて、第２の基板ＢＰ２上にゲート電極ＧＥが形成され、図３のゲート電極形成工程Ｓ３００に戻る。ゲート電極ＧＥと外部回路との接続のための配線も、本ゲート電極形成工程Ｓ３００で同時に形成すればよい。
【００５８】
なお、ここではポジ型のレジストを用いた例を示したが、ネガ型のレジストを用いてもよい。この場合、露光工程Ｓ３０５で、ゲート電極ＧＥが形成される部分のみ開口されたフォトマスクＰＭを用いることになる。
【００５９】
図１０は、ゲート絶縁膜形成工程Ｓ４００の副工程を説明するための模式図で、図４（ａ）はゲート絶縁膜形成工程Ｓ４００の副工程図、図４（ｂ）はゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２の断面図である。
【００６０】
図１０（ａ）および（ｂ）において、ゲート絶縁膜成膜工程Ｓ４０１で、例えばＳｉＯ2やＳｉＮをスパッタ法やＣＶＤ法を用いて成膜してゲート絶縁膜ＧＩＬが形成され、図３のゲート電極形成工程Ｓ４００に戻る。
【００６１】
ゲート絶縁膜成膜工程Ｓ４０１の別の例として、シラン化合物や有機絶縁膜材料等をスピンコート法や各種印刷法等で成膜することも可能である。この方法は、スパッタ法やＣＶＤ法でＳｉＯ2やＳｉＮを成膜するのに比べ、プロセスが簡単であるという利点がある。
【００６２】
図１１は、積層工程Ｓ５００の副工程を説明するための模式図で、図１１（ａ）は積層工程Ｓ５００の副工程図、図１１（ｂ）および（ｃ）は図１１（ａ）の各副工程での積層状態を示す断面図である。また図１２は、積層工程Ｓ５００で用いられる圧着方法の例を示す模式図である。
【００６３】
図１１（ａ）において、アライメント工程Ｓ５０１で、図１１（ｂ）に示すように、第１の基板ＢＰ１および第２の基板ＢＰ２には、それぞれアライメントマーカＡＭが設けられている。第１の基板ＢＰ１と第２の基板ＢＰ２とを近づけた状態で、各基板のアライメントマーカＡＭを同時にアライメント用のビデオカメラ等でモニタし、不図示の基板保持部を動かすことで、アライメントが行われる。
【００６４】
図１１（ａ）の圧着工程Ｓ５０３で、アライメントが行われた状態で、図１１（ｃ）に示すように、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１と、ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２とが積層され、圧着される。
【００６５】
基板の圧着方法の例を、図１２を用いて説明する。図１２（ａ）において、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１と、ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２とは、表面がシリコンゴム等で覆われている２本の加圧ローラＰＲ１とＰＲ２とで挟まれて圧着される。加圧ローラＰＲ１とＰＲ２との両方あるいはどちらか一方の内部にヒータを設けて、加熱と加圧とを同時に行うことにより、より密着性良く圧着することができる。
【００６６】
図１２（ｂ）において、ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２が圧着平板ＰＰ１上に置かれ、その上に、アライメントされた開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１が積層されて、加圧ローラＰＲ１によって加圧され、圧着される。
【００６７】
図１２（ｃ）において、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１と、ゲート電極ＧＥおよびゲート絶縁膜ＧＩＬが形成された第２の基板ＢＰ２とが、アライメントされた状態で、２枚の圧着平板ＰＰ１とＰＰ２とで挟まれて加圧され、圧着される。ここに示したのは例であって、その他様々な方法を用いて圧着することができる。
【００６８】
図１３は、半導体層形成工程Ｓ６００の副工程を説明するための模式図で、図１３（ａ）は半導体層形成工程Ｓ６００の副工程図、図１３（ｂ）および（ｃ）は図１３（ａ）の各副工程での有機半導体層の形成状態を示す断面図である。
【００６９】
図１３（ａ）において、有機半導体膜塗布工程Ｓ６０１で、ＩＪ法やスクリーン印刷、μコンタクトプリント等の各種印刷法等を利用して、図１３（ｂ）に示すように、開口ＨＬ内に有機半導体ＯＳを含む溶液ＯＳＬが塗布される。図１３（ａ）の溶媒乾燥工程Ｓ６０３で、溶液ＯＳＬの溶媒が乾燥されて、図１３（ｃ）に示すように、有機半導体層ＯＳが成膜され、図３の半導体層形成工程Ｓ６００に戻る。有機半導体層ＯＳは、ＴＦＴ１１のチャネル部である。
【００７０】
有機半導体ＯＳとしては、例えば塗布型有機半導体材料として、Ｐ３ＨＴ（ポリ−３−ヘキシルチオフェン）、Ｆ８Ｔ２（ポリフルオレン−チオフェン共重合体）等のチオフェン化合物、あるいは、フタロシアニン類、シリルエチニルペンタセン類、その他前駆体溶液を用いることができるが、特にそれに限定されるものではない。
【００７１】
図１４は、保護層形成工程Ｓ７００の副工程を説明するための模式図で、図１４（ａ）は保護層形成工程Ｓ７００の副工程図、図１４（ｂ）および（ｃ）は図１３（ａ）の各副工程での保護層の形成状態を示す断面図である。
【００７２】
図１４（ａ）において、保護層溶液塗布工程Ｓ７０１で、ＩＪ法やスクリーン印刷、μコンタクトプリント等の各種印刷法等を利用して、図１４（ｂ）に示すように、開口ＨＬ内の有機半導体層ＯＳ上に、有機半導体層ＯＳを外気から保護するための保護層ＰＴを形成するための保護層溶液ＰＴＬが塗布される。
【００７３】
図１４（ａ）の溶媒乾燥工程Ｓ７０３で、保護層溶液ＰＴＬの溶媒が乾燥されて、図１４（ｃ）に示すように、有機半導体層ＯＳ上に保護層ＰＴが形成され、図３の保護層形成工程Ｓ７００に戻る。
【００７４】
保護層ＰＴは、有機半導体層ＯＳの種類によっては必須ではない。また、保護層ＰＴは上述した保護層溶液ＰＴＬを滴下する方法以外に、例えばスパッタリングによりＳｉＯ２等の保護膜を形成することでもよい。
【００７５】
上述した本発明におけるＴＦＴの製造方法の第１の実施の形態によれば、開口が形成され、該開口を介してソース電極およびドレイン電極が形成された第１の基板と、ゲート電極およびゲート絶縁膜が形成された第２の基板とを積層、圧着し、該開口内に有機半導体層を形成することで、有機半導体層にダメージを与えることなく、簡単な工程で低コストで高性能な薄膜トランジスタが製造できる薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することができる。
【００７６】
（第２の実施の形態）
次に、本発明におけるＴＦＴの製造方法の第２の実施の形態について、図１５乃至図１７を用いて説明する。図１５は、本発明におけるＴＦＴの製造方法の第２の実施の形態を示す主工程図である。本第２の実施の形態は、第１の実施の形態とは半導体層形成工程Ｓ８００および積層工程Ｓ９００が異なる。
【００７７】
図１５において、開口形成工程Ｓ１００からゲート絶縁膜形成工程Ｓ４００までは、図３に示した第１の実施の形態と同じである。ゲート絶縁膜形成工程Ｓ４００に続いて、半導体層形成工程Ｓ８００で、ゲート絶縁膜ＧＩＬ上に有機半導体層ＯＳが形成される。詳細は図１６で述べる。
【００７８】
積層工程Ｓ９００で、ゲート電極ＧＥ、ゲート絶縁膜ＧＩＬおよび半導体層ＯＳが形成された第２の基板ＢＰ２と、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１とが、積層されて圧着される。詳細は図１７で述べる。保護層形成工程Ｓ７００は図１４で述べた第１の実施の形態と同じである。
【００７９】
次に、上述した半導体層形成工程Ｓ８００および積層工程Ｓ９００の詳細について説明する。以下の説明ではＴＦＴ１素子について説明するが、複数個のＴＦＴを形成する場合も同様である。
【００８０】
図１６は、本第２の実施の形態における半導体層形成工程Ｓ８００の副工程を説明するための模式図で、図１６（ａ）は半導体層形成工程Ｓ８００の副工程図、図１６（ｂ）および（ｃ）は図１６（ａ）の各副工程での有機半導体層の形成状態を示す断面図である。
【００８１】
図１６（ａ）において、有機半導体膜塗布工程Ｓ８０１で、ＩＪ法やスクリーン印刷、μコンタクトプリント等の各種印刷法等を利用して、図１６（ｂ）に示すように、第２の基板ＢＰ２上に形成されたゲート絶縁膜ＧＩＬ上の、ＴＦＴ１１のチャネル部となる位置に、有機半導体ＯＳを含む溶液ＯＳＬが塗布される。図１６（ａ）の溶媒乾燥工程Ｓ８０３で、溶液ＯＳＬの溶媒が乾燥されて、図１６（ｃ）に示すように、有機半導体層ＯＳが成膜され、図１５の半導体層形成工程Ｓ８００に戻る。
【００８２】
有機半導体ＯＳとしては、第１の実施の形態と同様に、例えば塗布型有機半導体材料として、Ｐ３ＨＴ（ポリ−３−ヘキシルチオフェン）、Ｆ８Ｔ２（ポリフルオレン−チオフェン共重合体）等のチオフェン化合物、あるいは、フタロシアニン類、シリルエチニルペンタセン類、その他前駆体溶液を用いることができるが、特にそれに限定されるものではない。
【００８３】
図１７は、本第２の実施の形態における積層工程Ｓ９００の副工程を説明するための模式図で、図１７（ａ）は積層工程Ｓ９００の副工程図、図１７（ｂ）および（ｃ）は図１７（ａ）の各副工程での積層状態を示す断面図である。
【００８４】
図１７（ａ）において、アライメント工程Ｓ９０１で、図１７（ｂ）に示すように、第１の基板ＢＰ１および第２の基板ＢＰ２には、それぞれアライメントマーカＡＭが設けられている。第１の基板ＢＰ１と第２の基板ＢＰ２とを近づけた状態で、各基板のアライメントマーカＡＭを同時にアライメント用のビデオカメラ等でモニタし、不図示の基板保持部を動かすことで、アライメントが行われる。
【００８５】
図１７（ａ）の圧着工程Ｓ９０３で、アライメントが行われた状態で、図１７（ｃ）に示すように、開口ＨＬ、ソース電極ＳＥおよびドレイン電極ＤＥが形成された第１の基板ＢＰ１と、ゲート電極ＧＥ、ゲート絶縁膜ＧＩＬおよび有機半導体層ＯＳが形成された第２の基板ＢＰ２とが積層され、圧着される。基板の圧着方法は、図１２に示した第１の実施の形態と同じでよい。
【００８６】
上述した本発明におけるＴＦＴの製造方法の第２の実施の形態によれば、開口が形成され、該開口を介してソース電極およびドレイン電極が形成された第１の基板と、ゲート電極、ゲート絶縁膜および有機半導体層が形成された第２の基板とを積層、圧着することで、有機半導体層にダメージを与えることなく、簡単な工程で低コストで高性能な薄膜トランジスタが製造できる薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することができる。
【００８７】
以下、本発明の各実施の形態に基づく実施例により、本発明に係るＴＦＴについて具体的に説明するが、本発明はこれに限定されない。
【００８８】
（実施例１）
実施例１は、上述した第１の実施の形態による。第１の基板ＢＰ１として、厚みが６０μｍのエポキシ系樹脂製のフィルム基板を用いた。第１の基板ＢＰ１への開口ＨＬの形成は、ＹＡＧレーザーの第三高調波である３５５ｎｍの波長を用いた。開口ＨＬを形成後、中性洗剤を用いて洗浄、乾燥させた（図４参照）。
【００８９】
続いて、フォトリソグラフィを用いてレジストＲＧでソースおよびドレイン電極を形成する部分以外をマスキングした後（図６参照）、第１の基板ＢＰ１をＡｇＰｄ微粒子を分散させた溶液に浸漬し、第１の基板ＢＰ１が露出している部分と開口ＨＬの内面にＡｇＰｄ薄膜を形成した（図７（ａ）参照）。さらに、ＡｇＰｄ薄膜が形成された第１の基板ＢＰ１を触媒ＣＴとしてのＰｄを分散させた溶液に浸漬し、ＡｇＰｄ層が露出している部分にのみＰｄを付着させた（図７（ｂ）参照）。
【００９０】
ついで、開口ＨＬの２箇所をレーザーを用いて広げ、ソース電極とドレイン電極とを分離した（図７（ｃ）、（ｄ）参照）。次に、第１の基板ＢＰ１をＮｉメッキ液に浸漬して無電界メッキを行い、触媒としてのＰｄ薄膜上にＮｉの層を形成した（図７（ｅ）参照）。更にＡｕメッキ液を用いてＮｉメッキ層の表層のＡｕ置換を行い（図７（ｆ）参照）、レジストＲＧを剥離して、表面がＡｕに覆われたソースおよびドレイン電極を形成した（図７（ｇ）、（ｈ）参照）。
【００９１】
一方、第２の基板ＢＰ２にはガラス基板を用いた。第２の基板ＢＰ２の表面に、スパッタリングによりゲート電極膜ＧＬとしてＣｒを１２０ｎｍの厚みに成膜し（図９（ａ）参照）、フォトリソグラフィによりパターニングを行い（図９（ｂ）〜（ｅ）参照）、ゲート電極ＧＥを形成した（図９（ｆ）参照）。続いて、ゲート電極ＧＥが形成された第２の基板ＢＰ２上に熱可塑性ウレタン材料を１μｍの厚みで塗布し、ゲート絶縁膜ＧＩＬを形成した。
【００９２】
次に、第１の基板ＢＰ１と第２の基板ＢＰ２との積層を行った。第２の基板ＢＰ２を６０℃に加熱した圧着平板ＰＰ１上に吸着して固定した、第１の基板ＢＰ１を保持治具で保持し、その一端を第２の基板ＢＰ２上に重ねた状態で、ＣＣＤカメラ装置を用いて、第１の基板ＢＰ１および第２の基板ＢＰ２上のアライメントマーカＡＭを確認し、アライメントを行った。続いて、予め８０℃に加熱した加圧ローラＰＲ１で押さえ、第１の基板ＢＰ１と第２の基板ＢＰ２とを圧着した（図１２（ｂ）参照）。
【００９３】
続いて、ＩＪ法を用いて、有機半導体ＯＳとしてのＴＩＰＳ−Ｐｅｎｔａｃｅｎｅを含む溶液ＯＳＬを第１の基板ＢＰ１の開口ＨＬ内に滴下し（図１３（ｂ）参照）、乾燥させて有機半導体層ＯＳを形成した（図１３（ｃ）参照）。開口ＨＬ内に滴下することにより、位置精度の高い塗布が可能となった。
【００９４】
最後に、保護層ＰＴを形成した。本例では、図１４に例示した方法とは異なり、保護層としてＳｉＯ2膜を用いた。まず、ＳｉＯ2の成膜時のダメージから有機半導体層ＯＳを保護するために、ＩＪ法を用いて、ＰＶＡ（ポリビニルアルコール）を第１の基板ＢＰ１の開口ＨＬ内に滴下した。開口ＨＬ内に滴下することにより、位置精度の高い塗布が可能となった。続いて、スパッタリングによりＳｉＯ2膜を５０ｎｍ成膜し、保護層ＰＴを形成した。
【００９５】
上記工程を経て作製された有機ＴＦＴのトランジスタ特性を測定したところ、優れた性能を示した。これは、ソースおよびドレイン電極として、有機半導体とのコンタクト性能の高いＡｕを用いたからと考えられる。
【００９６】
（実施例２）
実施例２は、上述した第２の実施の形態による。第１の基板ＢＰ１として、厚みが６０μｍのエポキシ系樹脂製のフィルム基板を用いた。第１の基板ＢＰ１への開口ＨＬの形成は、ＹＡＧレーザーの第三高調波である３５５ｎｍの波長を用いた。開口ＨＬを形成後、中性洗剤を用いて洗浄、乾燥させた（図４参照）。
【００９７】
続いて、フォトリソグラフィを用いてレジストＲＧでソースおよびドレイン電極を形成する部分以外をマスキングした後（図６参照）、第１の基板ＢＰ１をＡｇＰｄ微粒子を分散させた溶液に浸漬し、第１の基板ＢＰ１が露出している部分と開口ＨＬの内面にＡｇＰｄ薄膜を形成した（図７（ａ）参照）。さらに、ＡｇＰｄ薄膜が形成された第１の基板ＢＰ１を触媒ＣＴとしてのＰｄを分散させた溶液に浸漬し、ＡｇＰｄ層が露出している部分にのみＰｄを付着させた（図７（ｂ）参照）。
【００９８】
ついで、開口ＨＬの２箇所をレーザーを用いて広げ、ソース電極とドレイン電極とを分離した（図７（ｃ）、（ｄ）参照）。次に、第１の基板ＢＰ１をＮｉメッキ液に浸漬して無電界メッキを行い、触媒としてのＰｄ薄膜上にＮｉの層を形成した（図７（ｅ）参照）。更にＡｕメッキ液を用いてＮｉメッキ層の表層のＡｕ置換を行い（図７（ｆ）参照）、レジストＲＧを剥離して、表面がＡｕに覆われたソースおよびドレイン電極を形成した（図７（ｇ）、（ｈ）参照）。
【００９９】
一方、第２の基板ＢＰ２にはガラス基板を用いた。第２の基板ＢＰ２の表面に、スパッタリングによりゲート電極膜ＧＬとしてＣｒを１２０ｎｍの厚みに成膜し（図９（ａ）参照）、フォトリソグラフィによりパターニングを行い（図９（ｂ）〜（ｅ）参照）、ゲート電極ＧＥを形成した（図９（ｆ）参照）。続いて、ゲート電極ＧＥが形成された第２の基板ＢＰ２上に熱可塑性ウレタン材料を１μｍの厚みで塗布し、ゲート絶縁膜ＧＩＬを形成した。
【０１００】
続いて、ディスペンサ法を用いて、有機半導体ＯＳとしてのＴＩＰＳ−Ｐｅｎｔａｃｅｎｅを含む溶液ＯＳＬをゲート絶縁膜ＧＩＬ上のＴＦＴのチャネル部となる位置に滴下し（図１６（ｂ）参照）、溶媒を乾燥させた（図１６（ｃ）参照）。
【０１０１】
次に、第１の基板ＢＰ１と第２の基板ＢＰ２との積層を行った。第２の基板ＢＰ２を６０℃に加熱した圧着平板ＰＰ１上に吸着して固定した、第１の基板ＢＰ１を保持治具で保持し、その一端を第２の基板ＢＰ２上に重ねた状態で、ＣＣＤカメラ装置を用いて、第１の基板ＢＰ１および第２の基板ＢＰ２上のアライメントマーカＡＭを確認し、アライメントを行った。続いて、予め８０℃に加熱した加圧ローラＰＲ１で押さえ、第１の基板ＢＰ１と第２の基板ＢＰ２とを圧着した（図１２（ｂ）参照）。
【０１０２】
最後に、保護層ＰＴを形成した。本例では、図１４に例示した方法とは異なり、保護層としてＳｉＯ2膜を用いた。まず、ＳｉＯ2の成膜時のダメージから有機半導体層ＯＳを保護するために、ＩＪ法を用いて、ＰＶＡ（ポリビニルアルコール）を第１の基板ＢＰ１の開口ＨＬ内に滴下した。開口ＨＬ内に滴下することにより、位置精度の高い塗布が可能となった。続いて、スパッタリングによりＳｉＯ2膜を５０ｎｍ成膜し、保護層ＰＴを形成した。
【０１０３】
上記工程を経て作製された有機ＴＦＴのトランジスタ特性を測定したところ、優れた性能を示した。これは、ソースおよびドレイン電極として、有機半導体とのコンタクト性能の高いＡｕを用いたこと、および、有機半導体層を段差のない平坦性の高いゲート絶縁膜の上に直接塗布して形成したことで、結晶性の高い有機半導体薄膜とすることができたからと考えられる。
【０１０４】
以上に述べたように、本発明によれば、開口が形成され、該開口を介してソース電極およびドレイン電極が形成された第１の基板と、ゲート電極およびゲート絶縁膜が形成された第２の基板とを積層することで、有機半導体層にダメージを与えることなく、簡単な工程で低コストで高性能な薄膜トランジスタが製造できる薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することができる。
【０１０５】
尚、本発明に係る薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【図面の簡単な説明】
【０１０６】
【図１】本発明におけるＴＦＴを用いた表示装置の構成の１例を示す模式図である。
【図２】本発明の製造方法によって製造されるＴＦＴの構成の１例を示す断面図である。
【図３】本発明におけるＴＦＴの製造方法の第１の実施の形態を示す主工程図である。
【図４】開口形成工程の副工程を説明するための模式図である。
【図５】ソース・ドレイン電極形成工程の副工程図である。
【図６】図５の各副工程でのソース・ドレイン電極の形成状態を示す図（１／２）である。
【図７】図５の各副工程でのソース・ドレイン電極の形成状態を示す図（２／２）である。
【図８】ゲート電極形成工程の副工程図である。
【図９】図８の各副工程でのゲート電極の形成状態を示す断面図である。
【図１０】ゲート絶縁膜形成工程の副工程を説明するための模式図である。
【図１１】積層工程の副工程を説明するための模式図である。
【図１２】積層工程で用いられる圧着方法の例を示す模式図である。
【図１３】半導体層形成工程の副工程を説明するための模式図である。
【図１４】保護層形成工程の副工程を説明するための模式図である。
【図１５】本発明におけるＴＦＴの製造方法の第２の実施の形態を示す主工程図である。
【図１６】第２の実施の形態における半導体層形成工程の副工程を説明するための模式図である。
【図１７】第２の実施の形態における積層工程の副工程を説明するための模式図である。
【符号の説明】
【０１０７】
１  表示装置
１０  ＴＦＴシート
１１  ＴＦＴ（薄膜トランジスタ）
１３  蓄積コンデンサ
１５  出力素子
２０  水平駆動回路
２１  ゲートバスライン
３０  垂直駆動回路
３１  ソースバスライン
ＢＰ１  第１の基板
ＢＰ２  第２の基板
ＧＥ  ゲート電極
ＧＩＬ  ゲート絶縁膜
ＯＳ  有機半導体（層）
ＳＥ  ソース電極
ＤＥ  ドレイン電極
ＰＴ  保護層
ＨＬ  開口
【図１】
0005145867.tif 000002
【図２】
0005145867.tif 000003
【図３】
0005145867.tif 000004
【図４】
0005145867.tif 000005
【図５】
0005145867.tif 000006
【図６】
0005145867.tif 000007
【図７】
0005145867.tif 000008
【図８】
0005145867.tif 000009
【図９】
0005145867.tif 000010
【図１０】
0005145867.tif 000011
【図１１】
0005145867.tif 000012
【図１２】
0005145867.tif 000013
【図１３】
0005145867.tif 000014
【図１４】
0005145867.tif 000015
【図１５】
0005145867.tif 000016
【図１６】
0005145867.tif 000017
【図１７】
0005145867.tif 000018