(57)【特許請求の範囲】
【請求項１】
クロック信号が入力されるとともにデータ信号が入力され、前記クロック信号の立ち上がり及び立ち下がりいずれか一方のタイミングに同期して前記データ信号の値を取込む取込部と、
前記取込部に入力される前記データ信号の位相を遅延させるための遅延量として予め決められた初期遅延量を記憶する記憶部を有する遅延制御部と、
前記初期遅延量を含む最終遅延量に基づいて、前記取込部に入力される前記データ信号の位相を遅延させる遅延部とを備え、
前記遅延制御部は、
前記取込部により取込まれた前記データ信号の値を判定する判定部と、
前記判定部による判定結果に基づいて、前記最終遅延量を増加させる増加部とを更に有し、
テストデータ信号に続いて本データ信号が前記取込部に入力される場合であって前記テストデータ信号が前記取込部に入力された場合、第１処理と第２処理と第３処理と第４処理とを順に実行するように制御し、
前記第１処理として、
前記取込部により取込まれた前記テストデータ信号の値が０でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されるまで前記最終遅延量を増加させ、
前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されたときは、前記第１処理を終了し、
前記第２処理として、
前記取込部により取込まれた前記テストデータ信号の値が１でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が１であると前記判定部により判定されるまで前記最終遅延量を増加させ、
前記取込部により取込まれた前記テストデータ信号の値が１であると前記判定部により判定されたときは、前記最終遅延量を第１遅延量として記憶するとともに前記第２処理を終了し、
前記第３処理として、
前記取込部により取込まれた前記テストデータ信号の値が０でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されるまで前記最終遅延量を増加させ、
前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されたときは、前記最終遅延量を第２遅延量として記憶するとともに前記第３処理を終了し、
前記第４処理として、
前記第１遅延量及び前記第２遅延量に基づいて、前記テストデータ信号に続いて前記取込部に入力される前記本データ信号の位相を遅延させるための第３遅延量を演算し、
前記遅延部は、所定時間内に前記第３遅延量を演算できた場合は、前記第３遅延量に基づいて、前記取込部に取り込まれる前記本データ信号の位相を遅延させ、前記所定時間内に前記第３遅延量を演算できない場合は、前記初期遅延量に基づいて、前記取込部に取込まれる前記本データ信号の位相を遅延させること
を特徴とするデータ転送装置。
【請求項２】
請求項１に記載のデータ転送装置において、
前記第３遅延量は、次式
（前記第２遅延量−前記第１遅延量）／２＋前記第１遅延量
により演算されること
を特徴とするデータ転送装置。
【請求項３】
請求項１又は請求項２に記載のデータ転送装置と、
被写体を撮像して画像データ信号を前記本データ信号として出力する撮像部とを備え、
前記撮像部は、前記所定時間の間で出力されるデータ量の前記テストデータ信号を出力し、前記テストデータ信号に続けて前記画像データ信号を出力すること
を特徴とする電子カメラ。
【請求項４】
請求項３に記載の電子カメラにおいて、
前記テストデータ信号のデータ量は、画像の解像度に応じて決定すること
を特徴とする電子カメラ。
【請求項５】
請求項３に記載の電子カメラにおいて、
前記テストデータ信号のデータ量は、撮影条件に応じて決定すること
を特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置および電子カメラに関する。
【背景技術】
【０００２】
近年、撮像素子の高画素化等に伴い、ディジタルデータの転送の高速化が求められている。従来の高速転送を目的とする電子機器の設計では、伝送路のインピーダンスコントロール、等長配線またはプリント基板等の材質の選定を行い、その後に信号波形のシミュレーション等を行っている。
【０００３】
しかしながら、転送速度がギガヘルツ近傍のオーダーになると等長配線等の対策のみでは限界があり、また、ジッタ（データ信号の遅延時間のゆらぎ）の影響によって安定した高速伝送が困難となる。そこで、例えば、引用文献１や引用文献２では、パラレル方式のデータ転送において、クロック信号を基準信号として用いることにより、転送によって生じた各データ信号の遅延によるばらつきを調節するデータ転送装置が開示されている。
【特許文献１】特開２００４−１７１２５４号公報
【特許文献２】特開平１１−１１２４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術である引用文献１では、遅延量の調節が完了するまで調節用のテストデータの信号が出力され続けることから、その間データ転送が行えず待機しなければならなかった。
【０００５】
また、引用文献２では、遅延量の調節において、転送前と転送後とのテストデータを比較して最適な遅延量を算出するために、実装される回路が複雑で大規模になるという問題があった。
【０００６】
上記従来技術が有する問題に鑑み、本発明の目的は、クロック信号に対するデータ信号の遅延調節を短時間に行うことができる技術を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載のデータ転送装置は、クロック信号が入力されるとともにデータ信号が入力され、前記クロック信号の立ち上がり及び立ち下がりいずれか一方のタイミングに同期して前記データ信号の値を取込む取込部と、前記取込部に入力される前記データ信号の位相を遅延させるための遅延量として予め決められた初期遅延量を記憶する記憶部を有する遅延制御部と、前記初期遅延量を含む最終遅延量に基づいて、前記取込部に入力される前記データ信号の位相を遅延させる遅延部とを備え、前記遅延制御部は、前記取込部により取込まれた前記データ信号の値を判定する判定部と、前記判定部による判定結果に基づいて、前記最終遅延量を増加させる増加部とを更に有し、テストデータ信号に続いて本データ信号が前記取込部に入力される場合であって前記テストデータ信号が前記取込部に入力された場合、第１処理と第２処理と第３処理と第４処理とを順に実行するように制御し、前記第１処理として、前記取込部により取込まれた前記テストデータ信号の値が０でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されるまで前記最終遅延量を増加させ、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されたときは、前記第１処理を終了し、前記第２処理として、前記取込部により取込まれた前記テストデータ信号の値が１でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が１であると前記判定部により判定されるまで前記最終遅延量を増加させ、前記取込部により取込まれた前記テストデータ信号の値が１であると前記判定部により判定されたときは、前記最終遅延量を第１遅延量として記憶するとともに前記第２処理を終了し、前記第３処理として、前記取込部により取込まれた前記テストデータ信号の値が０でないと前記判定部により判定されたときは、前記増加部は、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されるまで前記最終遅延量を増加させ、前記取込部により取込まれた前記テストデータ信号の値が０であると前記判定部により判定されたときは、前記最終遅延量を第２遅延量として記憶するとともに前記第３処理を終了し、前記第４処理として、前記第１遅延量及び前記第２遅延量に基づいて、前記テストデータ信号に続いて前記取込部に入力される前記本データ信号の位相を遅延させるための第３遅延量を演算し、前記遅延部は、所定時間内に前記第３遅延量を演算できた場合は、前記第３遅延量に基づいて、前記取込部に取り込まれる前記本データ信号の位相を遅延させ、前記所定時間内に前記第３遅延量を演算できない場合は、前記初期遅延量に基づいて、前記取込部に取込まれる前記本データ信号の位相を遅延させることを特徴とする。
【０００８】
請求項２に記載のデータ転送装置は、請求項１に記載のデータ転送装置において、前記第３遅延量は、次式（前記第２遅延量−前記第１遅延量）／２＋前記第１遅延量により演算されることを特徴とする。
【０００９】
請求項３に記載の撮像装置は、請求項１又は請求項２に記載のデータ転送装置と、被写体を撮像して画像データ信号を前記本データ信号として出力する撮像部とを備え、前記撮像部は、前記所定時間の間で出力されるデータ量の前記テストデータ信号を出力し、前記テストデータ信号に続けて前記画像データ信号を出力することを特徴とする。
【００１０】
請求項４に記載の電子カメラは、請求項３に記載の電子カメラにおいて、前記テストデータ信号のデータ量は、画像の解像度に応じて決定することを特徴とする。
【００１１】
請求項５に記載の電子カメラは、請求項３に記載の電子カメラにおいて、前記テストデータ信号のデータ量は、撮影条件に応じて決定することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、クロック信号に対するデータ信号の遅延調節を短時間に行うことができる。
【発明を実施するための最良の形態】
【００１６】
≪第１の実施形態≫
図１は、本発明の第１の実施形態に係るデータ転送装置１００の構成例を示す模式図である。図１では、電子カメラの撮像部１０を送信部とし、電子カメラの信号処理回路１３を受信部としたときの構成例を示している。
【００１７】
本第１の実施形態の撮像部１０は、複数の受光素子が二次元配列された受光面を有する撮像素子１１とＡ／Ｄ変換回路（不図示）とを備えており、撮像光学系（不図示）によって受光面に結像した被写体像の画像信号をディジタルの画像データとして出力する。また、撮像部１０は、各遅延部１４の遅延量を調整するためのテストデータを撮像された画像データの先頭に付加するテストデータ付加部１２をさらに有する。
【００１８】
ここで、本第１の実施形態の撮像部１０には、画像信号を並列出力するｎ本のデータ信号線ＤＡＴＡ０〜ＤＡＴＡｎ（ｎ＝０、１、２、…）の一端と、基準信号であるクロック信号を出力するクロック信号線ＣＬＫの一端とが接続されている。これら各信号線の他端は信号処理回路１３に接続されており、撮像部１０と信号処理回路１３とのデータ転送では、ｎ個のチャネルによって画像データをパラレル方式で転送される。
【００１９】
信号処理回路１３は、撮像部１０から入力されたディジタルの画像信号に各種の画像処理を施すプリプロセス回路である。この信号処理回路１３は、データ信号線ＤＡＴＡ０〜ＤＡＴＡｎ毎に１組の遅延部１４、取込部１５および遅延制御部１６を有し、さらに画像処理部１７と記憶部１８とを備える。遅延部１４および取込部１５はそれぞれ遅延制御部１６と接続している。また、各取込部１５は画像処理部１７と、各遅延制御部１６は記憶部１８とそれぞれ接続している。なお、画像処理部１７は、ディジタルの画像信号に各種の画像処理（欠陥画素補正、色補間、階調補正、ホワイトバランス調整、エッジ強調など）を施す回路構成である。
【００２０】
遅延部１４は、各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎのデータ信号の遅延量を制御する回路である。図２は遅延部１４の構成例を示す模式図である。遅延部１４は、複数段直列に接続された複数の遅延素子３０（インバータなど）、各遅延素子３０の出力と接続された複数のパス３１およびパス３１のいずれかを遅延制御部１６の指示に従って選択するセレクタ３２から構成される。そして、各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎは、セレクタ３２によって選択されたパス３１に応じて、各々の遅延回路から出力されるデータ信号の遅延量が制御されて取込部１５に出力される。なお、遅延部１４の遅延段数は、データ転送の周期の数倍分に対応するように設計される。
【００２１】
取込部１５は、クロック信号線ＣＬＫと接続されており、クロック信号の立ち上がりまたは立ち下がりのタイミングに同期してデータ信号の示す値を取り込む。そして、取込部１５は、データ信号の示す値を遅延制御部１６および画像処理部１７に出力する。なお、後述の動作例での取込部１５は、クロック信号の立ち上がりのタイミングでデータ信号の値を取り込むものとする。
【００２２】
遅延制御部１６は、一対の遅延部１４および取込部１５を制御するプロセッサである。図３は、本第１の実施形態における遅延制御部１６の構成例を示す模式図である。遅延制御部１６は、画像データの前に転送されるテストデータによる取込部１５の出力パターンに基づいてデータ信号線ＤＡＴＡ０とクロック信号線ＣＬＫとの遅延量が一致したか否かを判定する判定部３５、判定部３５の判定に基づいて遅延部１４における遅延量を増加させる遅延カウントアップ回路３６、記憶部１８に保持されている遅延量の初期値を読み込んで保持する保持部３７およびいずれかの遅延量を選択するセレクタ３８から構成される。これにより、遅延制御部１６は、取込部１５の出力に基づいて遅延部１４の遅延量を決定する。なお、保持部３７は、遅延制御部１６内部に備えられているメモリでも良いし、外部のＲＡＭ等のメモリでも良い。
【００２３】
記憶部１８は、レジスタ等の記憶媒体で構成される。この記憶部１８には、予め製造工程等にて求めた遅延制御部１６の保持部３７によって読み込まれる遅延部１４の遅延量（遅延素子３０の遅延段数）のデータ等が記録される。
【００２４】
次に、本第１の実施形態に係るデータ転送装置１００における遅延調節の作業手順について説明する。なお、各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎの遅延部１４、取込部１５および遅延制御部１６の構成はいずれも共通する。そこで、以下の例では、簡単のため、データ信号線ＤＡＴＡ０での場合のみ説明するが、実際には他のデータ信号線ＤＡＴＡ１〜ＤＡＴＡｎについても同様の処理が並行して行われる。この処理は、撮像部１０で撮像された画像データを転送するタイミングで実行される。本第１の実施形態では、データ転送の前に、テストデータ付加部１２によって、撮像素子１１の撮像した画像データの先頭に、各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎにおける遅延部１４の遅延調整を行うためのテストデータが付加される（図５参照）。なお、本第１の実施形態におけるテストデータは、クロック信号と同じ周期で「０」と「１」とが繰り返される２値のデータ列で構成される。また、テストデータのデータ量は、任意に決めることができるが、本第１の実施形態では各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎを１秒の間転送される量とする。
【００２５】
以下において、テストデータの転送時間内で遅延調節の作業が終了する場合と終了しない場合とに分けて説明する。
（テストデータ転送時間内に遅延調整が完了する場合）
図４のフローチャートを参照しながら説明する。
【００２６】
ステップＳ１０１：遅延制御部１６は、遅延部１４の遅延量を初期化するとともに、記憶部１８からその遅延部１４の遅延量の初期値を読み込み保持部３７に保持する。遅延制御部１６は、上述した撮像部１０においてテストデータが付加された画像データの出力開始を指示する。これにより、撮像部１０からは、クロック信号に同期して各データ信号線ＤＡＴＡ０〜ＤＡＴＡｎにテストデータが出力される。そして、データ信号線ＤＡＴＡ０のテストデータは、遅延部１４を介して取込部１５に入力される。
【００２７】
ステップＳ１０２：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ１０４（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ１０３（ＮＯ側）に移行する。
【００２８】
ステップＳ１０３：遅延制御部１６は、判定部３５に基づいて遅延カウントアップ回路３６に対して遅延部１４の遅延量（遅延回路の遅延段数）を「１」増加させて位相を遅らせる指令を出す。その後、遅延制御部１６はステップＳ１０２に戻る。なお、ステップＳ１０２のＮＯ側からステップＳ１０３までのループは、テストデータでの信号波形の立ち上がり位置を探索するために、データ信号の取り込み位置を「０」値のところまで一旦シフトさせる動作に相当する。
【００２９】
ステップＳ１０４：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「１」であるか否かを判定させる。「１」である場合にはステップＳ１０６（ＹＥＳ側）に移行する。一方、「１」でない場合にはステップＳ１０５（ＮＯ側）に移行する。
【００３０】
ステップＳ１０５：遅延制御部１６は、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６はステップＳ１０４に戻る。なお、ステップＳ１０４のＮＯ側からステップＳ１０５までのループは、テストデータでの信号波形の立ち下がり位置までデータ信号の取り込み位置をシフトさせる動作に相当する。
【００３１】
ステップＳ１０６：遅延制御部１６は、遅延部１４の現在の遅延量を「delay_start」として保持部３７に一時的に保持する。なお、ステップＳ１０６で保持された遅延量「delay_start」は、テストデータでの信号波形の立ち下がり位置に対応する（図６参照）。
【００３２】
ステップＳ１０７：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ１０９（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ１０８（ＮＯ側）に移行する。
【００３３】
ステップＳ１０８：遅延制御部１６は、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６はステップＳ１０７に戻る。なお、ステップＳ１０７のＮＯ側からステップＳ１０８までのループは、テストデータでの信号波形の立ち上がり位置までデータ信号の取り込み位置をシフトさせる動作に相当する。
【００３４】
ステップＳ１０９：遅延制御部１６は、遅延部１４の現在の遅延量を「delay_end」として保持部３７に一時的に保持する。なお、ステップＳ１０９で記録された遅延量「delay_end」は、テストデータでの信号波形の立ち上がり位置に対応する（図６参照）。遅延制御部１６は、判定部３５に対して、ＡＮＤ回路１９へ遅延量の調整が終了したことを伝えるフラグ信号を出力させる。
【００３５】
ステップＳ１１０：遅延制御部１６は、ステップＳ１０６で取得した遅延量「delay_start」と、ステップＳ１０９で取得した遅延量「delay_end」とを用いて、データ通信のときの遅延部１４の遅延量（データ信号の基準取り込み位置）を決定する。具体的には、遅延制御部１６は、次式（１）によってデータ信号の基準取り込み位置を演算する。
基準取り込み位置＝（delay_end−delay_start）／２＋delay_start    …（１）
ステップＳ１１１：遅延制御部１６は、ステップＳ１１０で求めた基準取り込み位置に相当する遅延素子３０の遅延段数を遅延カウントアップ回路３６に出力させて、セレクタ３８を通じて遅延部１４に伝える。同時に、遅延制御部１６は、新たに求めた遅延素子３０の遅延段数をその遅延部１４の新たな初期値として記憶部１８の初期値データと保持部３７の初期値とを更新して遅延調整の作業を終了する。
【００３６】
他のデータ信号線ＤＡＴＡ１〜ＤＡＴＡｎのそれぞれの遅延部１４の遅延調整に対しても、ステップＳ１０１からステップＳ１１１の作業が並行して行われる。全ての遅延部１４の遅延調整が終了して、遅延制御部１６の判定部３５から遅延調整完了を示すフラグ信号をＡＮＤ回路１９が受け取ると、ＡＮＤ回路１９は遅延調整完了信号を出力する。遅延調整完了信号は、各遅延制御部１６のセレクタ３８に入力され、画像データが転送されている間、各遅延部１４の遅延量は固定される。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡｎに、クロック信号に同期して転送される画像データが、適切な遅延量に調整された遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
（テストデータ転送時間内に遅延調整が完了しない場合）
次に、テストデータの転送時間内に遅延調整が完了しない場合の手順について説明する。
【００３７】
この場合にも、データ信号線ＤＡＴＡ０〜ＤＡＴＡｎにテストデータが転送されている間は、図４のステップＳ１０１〜ステップＳ１１１までの作業がそれぞれ並行して行われる。しかしながら、いずれかのデータ信号線ＤＡＴＡ０〜ＤＡＴＡｎにおいて、ステップＳ１１１までの作業が終了する前にテストデータの転送が終了してしまった場合、遅延調整が終了しなかったデータ信号線の判定部３５は、テストデータ終了を示すフラグ信号を出力する。遅延制御部１６は、セレクタ３８に対して保持部３７に保持されている遅延素子３０の遅延段数の初期値を、遅延部１４の遅延量として出力させると同時に、判定部３５にＡＮＤ回路１９へ遅延調整が完了したフラグ信号を出力させる。
【００３８】
全ての遅延制御部１６から遅延調整が終了したことを示すフラグ信号をＡＮＤ回路１９が受け取ると、テストデータ転送時間内に遅延調整が完了した場合と同様に、ＡＮＤ回路１９は遅延調整完了信号を出力する。遅延調整完了信号は、各遅延制御部１６のセレクタ３８に入力され、画像データが転送されている間、遅延部１４の遅延量は固定される。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡｎに、クロック信号に同期して転送される画像データが、適切な遅延量に調整された遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
【００３９】
このように、本第１の実施形態は、テストデータ転送時間内に各遅延部１４の遅延調整を並行して行うことにより短時間で調節が完了し、レリーズタイム等の制限がある条件においても、画像データを取りこぼすことなくデータ転送ができる。
【００４０】
また、データ信号線ＤＡＴＡ０〜ＤＡＴＡｎ毎に遅延部１４の遅延調整を並行して行うことにより、パラレル方式のデータ転送装置１００では等長配線設計を回避することができ、設計時において素子や配線のレイアウトの自由度が大きく向上する。
【００４１】
さらに、本第１の実施形態では、テストデータ転送時間内に遅延調整が完了する場合、ステップＳ１１０で求める基準取り込み位置はテストデータの実測値によって決定されるため、配線長および素子のばらつきや環境変化による誤差も吸収され、データ転送装置１００の信頼性を向上させることができる。
【００４２】
また、テストデータ転送時間内に遅延調整が完了しない場合、予め記憶部１８に記憶されている遅延量の初期値を用いるので、調整途中の不正確な遅延量を用いることなく適正な遅延量で遅延部１４を遅延調整できる。
≪第２の実施形態≫
図７は、本発明の第２の実施形態に係るデータ転送装置２００の構成図である。
【００４３】
データ転送装置２００は、データ信号線が３本（ＤＡＴＡ０〜ＤＡＴＡ２）であり、その３つのチャンネルを介して、撮像素子１１によって撮像された画像の画像データ、垂直同期信号および水平同期信号をパラレル方式によって転送する。なお、本第２の実施形態に係るデータ転送装置２００の構成要素は、図１の第１の実施形態に係るデータ転送装置１００のものと同じであり、同じ動作をする構成要素については同じ番号を付し詳細な説明は省略する。
【００４４】
そこで、本第２の実施形態に係るデータ転送装置２００について、図４のフローチャートを参照しながら説明する。ただし、データ転送装置２００における遅延調節の手順は、第１の実施形態と同様であり、データ信号線ＤＡＴＡ０での場合のみ説明するが、実際には他のデータ信号線ＤＡＴＡ１およびＤＡＴＡ２についても同じ処理が並行して行われる。この処理は、撮像部１０で撮像された画像データを転送するタイミングで実行される。データ転送の前に、テストデータ付加部１２によって、撮像素子１１の撮像した画像データの先頭に、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２における遅延部１４の遅延調整を行うためのテストデータが付加される。なお、本第２の実施形態においてもテストデータは、クロック信号と同じ周期で「０」と「１」とが繰り返される２値のデータ列であり、付加されるテストデータのデータ量は、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２を１秒の間転送される量とする。
【００４５】
第１の実施形態と同様に、テストデータの転送時間内で遅延調節の作業が終了する場合と終了しない場合とに分けて説明する。
（テストデータ転送時間内に遅延調整が完了する場合）
ステップＳ１０１：遅延制御部１６は、遅延部１４の遅延量を初期化するとともに、記憶部１８からその遅延部１４の遅延量の初期値を読み込み保持部３７に保持する。遅延制御部１６は、上述した撮像部１０においてテストデータが付加された画像データの出力開始を指示する。これにより、撮像部１０からは、クロック信号に同期して各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２にテストデータが出力される。そして、データ信号線ＤＡＴＡ０のテストデータは、遅延部１４を介して取込部１５に入力される。
【００４６】
ステップＳ１０２：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ１０４（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ１０３（ＮＯ側）に移行する。
【００４７】
ステップＳ１０３：遅延制御部１６は、判定部３５に基づいて遅延カウントアップ回路３６に対して遅延部１４の遅延量（遅延回路の遅延段数）を「１」増加させて位相を遅らせる指令を出す。その後、遅延制御部１６はステップＳ１０２に戻る。
【００４８】
ステップＳ１０４：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「１」であるか否かを判定させる。「１」である場合にはステップＳ１０６（ＹＥＳ側）に移行する。一方、「１」でない場合にはステップＳ１０５（ＮＯ側）に移行する。
【００４９】
ステップＳ１０５：遅延制御部１６は、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６はステップＳ１０４に戻る。
【００５０】
ステップＳ１０６：遅延制御部１６は、遅延部１４の現在の遅延量を「delay_start」として保持部３７に一時的に保持する。
【００５１】
ステップＳ１０７：遅延制御部１６は、判定部３５にクロック信号の立ち上がりのタイミングで取込部１５から入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ１０９（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ１０８（ＮＯ側）に移行する。
【００５２】
ステップＳ１０８：遅延制御部１６は、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６はステップＳ１０７に戻る。
【００５３】
ステップＳ１０９：遅延制御部１６は、遅延部１４の現在の遅延量を「delay_end」として保持部３７に一時的に保持する。遅延制御部１６は、判定部３５に対して、ＡＮＤ回路１９へ遅延量の調整が終了したことを伝えるフラグ信号を出力させる。
【００５４】
ステップＳ１１０：遅延制御部１６は、ステップＳ１０６で取得した遅延量「delay_start」およびステップＳ１０９で取得した遅延量「delay_end」と式（１）とを用いて、データ通信のときの遅延部１４の遅延量（データ信号の基準取り込み位置）を決定する。
【００５５】
ステップＳ１１１：遅延制御部１６は、ステップＳ１１０で求めた基準取り込み位置に相当する遅延素子３０の遅延段数を遅延カウントアップ回路３６に出力させて、セレクタ３８を通じて遅延部１４に伝える。同時に、遅延制御部１６は、新たに求めた遅延素子３０の遅延段数をその遅延部１４の新たな初期値として記憶部１８の初期値データと保持部３７の初期値とを更新して遅延調整の作業を終了する。
【００５６】
他のデータ信号線ＤＡＴＡ１およびＤＡＴＡ２のそれぞれの遅延部１４の遅延調整に対しても、ステップＳ１０１からステップＳ１１１の作業が並行して行われる。全ての遅延部１４の遅延調整が終了して、遅延制御部１６の判定部３５から遅延調整完了を示すフラグ信号をＡＮＤ回路１９が受け取ると、ＡＮＤ回路１９は遅延調整完了信号を出力する。遅延調整完了信号は、各遅延制御部１６のセレクタ３８に入力され、画像データが転送されている間、各遅延部１４の遅延量は固定される。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２のそれぞれに、クロック信号に同期して転送される画像データ、垂直同期信号および水平同期信号が、適切な遅延量に調整された遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
（テストデータ転送時間内に遅延調整が完了しない場合）
次に、テストデータの転送時間内に遅延調整が完了しない場合の手順について説明する。
【００５７】
この場合にも、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２にテストデータが転送されている間は、図４のステップＳ１０１〜ステップＳ１１１までの作業がそれぞれ並行して行われる。しかしながら、いずれかのデータ信号線ＤＡＴＡ０〜ＤＡＴＡ２において、ステップＳ１１１までの作業が終了する前にテストデータの転送が終了してしまった場合、遅延調整が終了しなかったデータ信号線の判定部３５は、テストデータ終了を示すフラグ信号を出力する。遅延制御部１６は、セレクタ３８に対し保持部３７に保持されている遅延素子３０の遅延段数の初期値を、遅延部１４の遅延量として出力させる。同時に、遅延制御部１６は、判定部３５にＡＮＤ回路１９へ遅延調整が完了したフラグ信号を出力させる。
【００５８】
全ての遅延制御部１６から遅延調整が終了したことを示すフラグ信号をＡＮＤ回路１９が受け取ると、テストデータ転送時間内に遅延調整が完了した場合と同様に、ＡＮＤ回路１９は遅延調整完了信号を出力する。遅延調整完了信号は、各遅延制御部１６のセレクタ３８に入力され、画像データが転送されている間、遅延部１４の遅延量は固定される。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２のそれぞれに、クロック信号に同期して転送される画像データ、垂直同期信号および水平同期信号が、適切な遅延量に調整された遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
【００５９】
このように、本第２の実施形態は、画像データを転送する前にテストデータを付加して、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の遅延部１４の遅延調整を行うことにより、従来の画像の高速データ転送において行われていたデータ内に垂直同期信号と水平同期信号とのコードを埋め込むこと無く、高速に画像データを転送させることができる。
【００６０】
さらに、本第２の実施形態では、テストデータ転送時間内に各遅延部１４の遅延調整を並行して行うことにより短時間で調節が完了し、レリーズタイム等の制限がある条件においても、画像データを取りこぼすことなくデータ転送できる。
【００６１】
また、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２毎に遅延部１４の遅延調整を行うことにより、パラレル方式のデータ転送装置２００では等長配線設計を回避することができ、設計時において素子や配線のレイアウトの自由度が大きく向上する。
【００６２】
さらに、本第２の実施形態では、テストデータ転送時間内に遅延調整が完了する場合、ステップＳ１１０で求める基準取り込み位置はテストデータの実測値によって決定されるため、配線長および素子のばらつきや環境変化による誤差も吸収され、データ転送装置２００の信頼性をより向上させることができる。
【００６３】
また、テストデータ転送時間内に遅延調整が完了しない場合、予め記憶部１８に記憶されている遅延量の初期値を用いるので、調整途中の不正確な遅延量を用いることなく適正な遅延量で遅延部１４を遅延調整できる。
≪第３の実施形態≫
図８は、本発明の第３の実施形態に係るデータ転送装置３００の構成図である。
【００６４】
データ転送装置３００は、データ信号線が４本（ＤＡＴＡ０〜ＤＡＴＡ３）であり、一対のデータ信号線ＤＡＴＡ０とＤＡＴＡ１、またはデータ信号線ＤＡＴＡ２とＤＡＴＡ３とにそれぞれ接続している遅延部１４および取込部１５は、１つの遅延制御部１６ａに接続されている。なお、本第３の実施形態に係るデータ転送装置３００の構成要素は、図１の第１の実施形態に係るデータ転送装置１００のものと同じであり、同じ動作をする構成要素については同じ番号を付し詳細な説明は省略する。ただし、遅延制御部１６ａの構成は、図９に示すように、第１の実施形態における構成（図３）と同じであるが、判定部３５ａのＡＮＤ回路１９への出力は無くなり、セレクタ３８ａの出力は接続されている２つの遅延部１４に対してなされる。また、ＡＮＤ回路１９ａは、２つの取込部１５からの出力に基づいて信号を遅延制御部１６ａへ出力する。
【００６５】
本第３の実施形態に係るデータ転送装置について、図１０のフローチャートを参照しながら説明する。ただし、本第３の実施形態に係るデータ転送装置における遅延調節の手順は、第１の実施形態と同様であり、一対のデータ信号線ＤＡＴＡ０とＤＡＴＡ１との場合のみ説明するが、実際には他の一対データ信号線ＤＡＴＡ２およびＤＡＴＡ３についても同じ処理が並行して行われる。この処理は、撮像部１０で撮像された画像データを転送するタイミングで実行される。データ転送の前に、テストデータ付加部１２によって、撮像素子１１の撮像した画像データの先頭に、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ３における遅延部１４の遅延調整を行うためのテストデータを付加する。なお、本第３の実施形態においてもテストデータは、クロック信号と同じ周期で「０」と「１」とが繰り返される２値のデータ列である。ただし、付加されるテストデータのデータ量は、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ３を２秒の間転送される量とする。
【００６６】
第１の実施形態と同様に、テストデータの転送時間内で遅延調節の作業が終了する場合と終了しない場合とに分けて説明する。
（テストデータ転送時間内に遅延調整が完了する場合）
ステップＳ２０１：遅延制御部１６ａは、２つの遅延部１４の遅延量を初期化するとともに、記憶部１８からそれらの遅延部１４の遅延量の初期値をそれぞれ読み込み保持部３７に保持する。遅延制御部１６ａは、上述した撮像部１０においてテストデータが付加された画像データの出力開始を指示する。撮像部１０からは、クロック信号に同期して各データ信号線ＤＡＴＡ０〜ＤＡＴＡ３にテストデータが出力される。なお、遅延制御部１６ａは、データ信号線ＤＡＴＡ１の遅延部１４に接続された取込部１５からの出力が「１」に固定されるように、その遅延部１４の設定を行う。これにより、データ信号線ＤＡＴＡ０の遅延部１４を介して取込部１５に入力されたテストデータとクロック信号とを用いて、最初にＤＡＴＡ０の遅延部１４の遅延調整を行う。
【００６７】
ステップＳ２０２：遅延制御部１６ａは、判定部３５ａにクロック信号の立ち上がりのタイミングでＡＮＤ回路１９ａから入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ２０４（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ２０３（ＮＯ側）に移行する。
【００６８】
ステップＳ２０３：遅延制御部１６ａは、判定部３５ａに基づいて遅延カウントアップ回路３６に対して遅延部１４の遅延量（遅延回路の遅延段数）を「１」増加させて位相を遅らせる指令を出す。その後、遅延制御部１６ａはステップＳ２０２に戻る。
【００６９】
ステップＳ２０４：遅延制御部１６ａは、判定部３５ａにクロック信号の立ち上がりのタイミングでＡＮＤ回路１９ａから入力された値が「１」であるか否かを判定させる。「１」である場合にはステップＳ２０６（ＹＥＳ側）に移行する。一方、「１」でない場合にはステップＳ２０５（ＮＯ側）に移行する。
【００７０】
ステップＳ２０５：遅延制御部１６ａは、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６ａはステップＳ２０４に戻る。
【００７１】
ステップＳ２０６：遅延制御部１６ａは、遅延部１４の現在の遅延量を「delay_start」として保持部３７に一時的に保持する。なお、ステップＳ２０６で保持された遅延量「delay_start」は、テストデータでの信号波形の立ち上がり位置に対応する（図６参照）。
【００７２】
ステップＳ２０７：遅延制御部１６ａは、判定部３５ａにクロック信号の立ち上がりのタイミングでＡＮＤ回路１９ａから入力された値が「０」であるか否かを判定させる。「０」である場合にはステップＳ２０９（ＹＥＳ側）に移行する。一方、「０」でない場合にはステップＳ２０８（ＮＯ側）に移行する。
【００７３】
ステップＳ２０８：遅延制御部１６ａは、遅延カウントアップ回路３６に遅延部１４の遅延量を「１」増加させて位相を遅らせる指示を出す。その後、遅延制御部１６ａはステップＳ２０７に戻る。
【００７４】
ステップＳ２０９：遅延制御部１６ａは、遅延部１４の現在の遅延量を「delay_end」として保持部３７に一時的に保持する。なお、ステップＳ２０９で記録された遅延量「delay_end」は、テストデータでの信号波形の立ち下がり位置に対応する（図６参照）。
【００７５】
ステップＳ２１０：遅延制御部１６ａは、ステップＳ２０６で取得した遅延量「delay_start」およびステップＳ２０９で取得した遅延量「delay_end」と式（１）とを用いて、データ通信のときの遅延部１４の遅延量（データ信号の基準取り込み位置）を決定する。
【００７６】
ステップＳ２１１：遅延制御部１６ａは、ステップＳ２１０で求めた基準取り込み位置に相当する遅延素子３０の遅延段数をデータ信号線ＤＡＴＡ０の遅延部１４の新たな初期値として記憶部１８の初期値データと保持部３７の初期値とを更新する。
【００７７】
ステップＳ２１２：遅延制御部１６ａは、判定部３５ａにより接続されている全ての遅延部１４の遅延調整が終了したか否かを判断する。終了した場合にはステップＳ２１３（ＹＥＳ側）に移行する。一方、終了していない場合にはステップＳ２０２（ＮＯ側）に移行する。なお、ステップＳ２０２に移行するにあたって、遅延制御部１６ａは、データ信号線ＤＡＴＡ０の遅延部１４に接続された取込部１５からの出力が「１」に固定されるように、その遅延部１４の設定を行う。遅延制御部１６ａは、ステップＳ２０２からステップＳ２１２の作業をデータ信号線ＤＡＴＡ１の遅延部１４に対しても行い遅延調整する。
【００７８】
ステップＳ２１３：遅延制御部１６ａは、一連の作業で求めた一対のデータ信号線ＤＡＴＡ０およびＤＡＴＡ１の遅延部１４の遅延素子３０の遅延段数を、それぞれの遅延部１４へ出力し作業を終了する。
【００７９】
他の一対のデータ信号線ＤＡＴＡ２およびＤＡＴＡ３の遅延部１４の遅延調整についても、ステップＳ２０１からステップＳ２１３の作業が並行して行われる。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡ３に、クロック信号に同期して転送される画像データが、適切な遅延量に調整された遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
（テストデータ転送時間内に遅延調整が完了しない場合）
次に、テストデータの転送時間内に遅延調整が完了しない場合の手順について説明する。
【００８０】
この場合にも、データ信号線ＤＡＴＡ０〜ＤＡＴＡ３にテストデータが転送されている間、各遅延制御部１６ａは、図１０のステップＳ２０１〜ステップＳ２１３までの作業を並行して行う。しかしながら、全てのデータ信号線ＤＡＴＡ０〜ＤＡＴＡ３の遅延部１４に対するステップＳ２１３までの遅延調整が終了する前にテストデータの転送が終了してしまった場合には、判定部３５ａがテストデータ終了のフラグ信号を出力する。遅延制御部１６ａは、セレクタ３８ａに対し保持部３７に保持されている遅延素子３０の遅延段数の初期値を、各遅延部１４の遅延量として出力し設定する。その後、データ信号線ＤＡＴＡ０〜ＤＡＴＡ３に、クロック信号に同期して転送される画像データが、適切な遅延量に調整された各遅延部１４を介して、取込部１５によって取得され画像処理部１７へ出力される。
【００８１】
このように、本第３の実施形態は、データ信号線ＤＡＴＡ１〜ＤＡＴＡ３の遅延部１４の遅延調整を行う遅延制御部１６ａを一部共有させて、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ３の遅延部１４の遅延調整を行うことで、データ転送の精度を維持しつつ回路規模を小さくすることができる。
【００８２】
さらに、本第３の実施形態では、テストデータ転送時間内に遅延調整が完了する場合、ステップＳ２１０で求める基準取り込み位置はテストデータの実測値によって決定されるため、配線長および素子のばらつきや環境変化による誤差も吸収され、データ転送装置３００の信頼性をより向上させることができる。
【００８３】
また、データ信号線ＤＡＴＡ０〜ＤＡＴＡ３毎に遅延部１４の遅延調整を行うことにより、パラレル方式のデータ転送装置３００では等長配線設計を回避することができ、設計時において素子や配線のレイアウトの自由度が大きく向上する。
【００８４】
また、テストデータ転送時間内に遅延調整が完了しない場合、予め記憶部１８に記憶されている遅延量の初期値を用いるので、調整途中の不正確な遅延量を用いることなく適正な遅延量で遅延部１４を遅延調整できる。
＜実施形態の補足事項＞
第１の実施形態ないし第３の実施形態では、カメラ内の撮像部１０と信号処理回路１３とのデータ転送の例を説明したが、本発明のデータ転送装置はカメラ内の他の素子間のデータ転送に適用することもできる。例えば、撮像部１０に代えて、テストデータ付加部１２を有する撮像素子１１からの画像データを受け付けるアナログ・フロントエンド（ＡＦＥ）でも良い。また、本発明に係るデータ転送装置は、他の電子機器に組み込まれるディジタル処理回路にも適用できる。さらに、本発明のデータ転送装置は、相互に独立した電子デバイス間の有線でのデータ転送にも適用できる。
【００８５】
なお、第１の実施形態ないし第３の実施形態では、テストデータ付加部１２は直接画像データの先頭にテストデータを付加させたが、本発明はこれに限定されない。例えば、テストデータ付加部１２は、テストデータと画像データとの間に、テストデータの終了コードや画像データの開始コード等を示すデータ、または空データ等を付加させても良い。
【００８６】
なお、第１の実施形態ないし第３の実施形態では、画像データの転送方式をパラレル方式としたが、本発明に係るデータ転送装置は、シリアル方式にも適応可能である。
【００８７】
なお、第１の実施形態ないし第３の実施形態では、取込部１５はクロック信号の立ち上がりのタイミングでデータ信号の値を取り込んだが、クロック信号の立ち下がりのタイミングでデータ信号の値を取り込んでも良い。
【００８８】
なお、第１の実施形態ないし第３の実施形態では、遅延部１４の遅延素子３０の数を６つとしたが、本発明はこれに限定されない。遅延素子３０の数は、１つの遅延素子３０の遅延量やクロック信号に対するテストデータの位相を遅らせる範囲の大きさによって決めることができる。例えば、位相を遅らせる範囲の大きさとしては、クロック信号の１．５周期分くらいあるのが良い。
【００８９】
なお、第１の実施形態ないし第３の実施形態では、遅延制御部１６（１６ａ）は遅延調整を行う遅延部１４の初期値を記憶部１８から読み込んで保持部３７に保持し、新たな遅延量が求められた場合には、記憶部１８の遅延量を更新したが、本発明はこれに限定されない。例えば、保持部３７に遅延調整する遅延部１４の遅延量を記憶させておき、新たな遅延量が求められた場合には保持部３７の遅延量を更新するだけにしても良い。これにより、回路規模をさらに小さくすることができる。
【００９０】
なお、第１の実施形態ないし第３の実施形態では、遅延部１４毎の遅延量の初期値を１つずつ記憶部１８に記憶したが、本発明はこれに限定されない。例えば、遅延制御部１６（１６ａ）は温度センサーを備え、且つ記憶部１８は遅延部１４毎に遅延量の初期値として温度毎の複数の値からなるデータテーブルを記憶することで、遅延制御部１６（１６ａ）は、温度センサーが測定する撮影状況等の温度に対応した各遅延部１４の遅延量の初期値を記憶部１８のデータテーブルから読み込んだり更新するようにしても良い。
【００９１】
なお、第１の実施形態または第２の実施形態では、画像データに付加されるテストデータのデータ量を、各データ信号線を１秒間転送される量としたが、本発明はこれに限定されない。例えば、画像の解像度、撮影条件またはデータ転送装置の処理能力等によって決定されるのが良い。
【００９２】
なお、第３の実施形態では、４チャネルでのパラレル転送を行うデータ転送装置の例を説明した。しかし、本発明のデータ転送装置のチャネル数は、これに限定されることなく、２チャンネルまたは４チャネルを超える複数チャネルでのパラレル転送を行うデータ転送装置にも当然に適用できる。
【００９３】
なお、第３の実施形態では、２本のデータ信号線に対応する遅延部１４を１つの遅延制御部１６ａで共有し制御させたが、本発明はこれに限定されない。３本以上あるいは全てのデータ信号線を１つの遅延制御部１６ａで共有し制御させても良い。しかしながら、１つの遅延制御部１６ａが制御する遅延部１４の数が増えると、全ての遅延部１４の遅延調整は完了するまでの時間がかかるとともに、画像データに付加されるテストデータのデータ量も増えてしまう。したがって、画像の解像度、撮影条件またはデータ転送装置の処理能力等によって１つの遅延制御部１６ａが制御する遅延部１４の数を決定するのが良い。
【００９４】
なお、第３の実施形態では、画像データに付加されるテストデータのデータ量を、各データ信号線を２秒間転送される量としたが、本発明はこれに限定されない。例えば、画像の解像度、撮影条件、データ転送装置の処理能力や１つの遅延制御部１６ａが制御する遅延部１４の数等によって決定されるのが好適である。
【００９５】
なお、第３の実施形態では、ＡＮＤ回路１９ａを用いて各遅延部１４の遅延調整を行ったが、本発明はこれに限定されない。例えば、ＯＲ回路を用いて各遅延部１４の遅延調整を行っても良い。ただし、この場合には、遅延制御部１６ａは、遅延調整を行わない遅延部１４に接続された取込部１５から出力が「０」に固定されるように、その遅延部１４を設定する必要がある。
【００９６】
なお、本発明は、その精神またはその主要な特徴から逸脱することなく他の様々な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１の実施形態に係るデータ転送装置１００の構成例を示す模式図
【図２】本発明の第１の実施形態に係る遅延部１４の構成例を示す模式図
【図３】本発明の第１の実施形態に係る遅延制御部１６の構成例を示す模式図
【図４】本発明の第１の実施形態に係る遅延部１４の遅延調整の手順を示すフローチャート
【図５】テストデータ付加部１２によって画像データの先頭にテストデータが付加された状態を例示する図
【図６】本発明の第１の実施形態に係る遅延部１４の遅延調整の手順を示すタイミングチャート
【図７】本発明の第２の実施形態に係るデータ転送装置２００の構成例を示す模式図
【図８】本発明の第３の実施形態に係るデータ転送装置３００の構成例を示す模式図
【図９】本発明の第３の実施形態に係る遅延制御部１６ａの構成例を示す模式図
【図１０】本発明の第３の実施形態に係る遅延部１４の遅延調整の手順を示すフローチャート
【符号の説明】
【００９８】
ＣＬＫ  クロック信号線、ＤＡＴＡ０〜ＤＡＴＡｎ  データ信号線、１０  撮像部、１１  撮像素子、１２  テストデータ付加部、１３  信号処理回路、１４  遅延部、１５  取込部、１６  遅延制御部、１７  画像処理部、１８  記憶部、１９  ＡＮＤ回路、３０  遅延素子、３１  パス、３２、３８  セレクタ、３５  判定部、３６  遅延カウントアップ回路、３７  保持部、 １００  データ転送装置
【図１】
0005163162.tif 000002
【図２】
0005163162.tif 000003
【図３】
0005163162.tif 000004
【図４】
0005163162.tif 000005
【図５】
0005163162.tif 000006
【図６】
0005163162.tif 000007
【図７】
0005163162.tif 000008
【図８】
0005163162.tif 000009
【図９】
0005163162.tif 000010
【図１０】
0005163162.tif 000011