(57)【特許請求の範囲】
【請求項１】
入力されたパケットに対する処理を行ってから該パケットを後段に出力する直列接続されたＮ（Ｎは１以上の整数）個のパケット処理部と、
各パケット処理部にパケットが存在するか否かを検出する処理部内パケット検出部と、
前記処理部内パケット検出部による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える電源供給切替部と、
を備え、
前記電源供給切替部は、パケットが存在するパケット処理部と、Ｍ（Ｍは１以上の整数）個目まで前段の回路の少なくとも何れか１つにパケットが存在するパケット処理部と、に対して電源を供給する一方で、その他のパケット処理部に対しては、電源を供給しないようにし、
前記処理部内パケット検出部は、各パケット処理部毎に、入力パケット数と出力パケット数とを監視し、入力パケット数と出力パケット数とが一致するパケット処理部については、パケットが存在しない旨を示す検出信号を前記電源供給切替部に出力することを特徴とするパケット処理装置。
【請求項２】
前記電源供給切替部は、パケットが存在するパケット処理部と、１つ前段の回路にパケットが存在するパケット処理部と、に対して電源を供給する一方で、
その他のパケット処理部に対しては、電源を供給しないようにすることを特徴とする請求項１に記載のパケット処理装置。
【請求項３】
１段目のパケット処理部の１つ前段に設けられ、パケットをバッファするパケットバッファ部と、
前記パケットバッファ部にパケットが存在するか否かを検出するバッファ内パケット検出部と、
を更に備え、
前記電源供給切替部は、前記バッファ内パケット検出部により前記パケットバッファ部内のパケットが検出された場合には、１段目のパケット処理部に対して電源を供給することを特徴とする請求項２に記載のパケット処理装置。
【請求項４】
前記バッファ内パケット検出部は、前記パケットバッファ部の入力パケット数と出力パケット数とを監視し、入力パケット数と出力パケット数とが一致する場合に、該パケットバッファ部にパケットが存在しない旨を示す検出信号を前記電源供給切替部に出力することを特徴とする請求項３に記載のパケット処理装置。
【請求項５】
前記電源供給切替部は、Ｎ個の電源供給切替回路と、電源制御部と、を備え、
各電源供給切替回路は、各パケット処理部と１対１で対応付けられ、対応するパケット処理部への電源の供給／非供給を切り替えるものであることを特徴とする請求項１乃至４のいずれか一項に記載のパケット処理装置。
【請求項６】
各パケット処理部は、前記パケットとしてのＩＰパケットをルーティング或いはスイッチする機能を有することを特徴とする請求項１乃至５のいずれか一項に記載のパケット処理装置。
【請求項７】
当該パケット処理装置は、１つのＬＳＩからなることを特徴とする請求項１乃至６のいずれか一項に記載のパケット処理装置。
【請求項８】
当該パケット処理装置は、当該パケット処理装置に前記パケットを入力するパケット入力端と、当該パケット処理装置から前記パケットを出力するパケット出力端と、を備える１つのＬＳＩからなることを特徴とする請求項１乃至６のいずれか一項に記載のパケット処理装置。
【請求項９】
請求項１乃至８のいずれか一項に記載のパケット処理装置を備えることを特徴とするパケット通信機器。
【請求項１０】
有線を介してパケットを受信するものであることを特徴とする請求項９に記載のパケット通信機器。
【請求項１１】
Ｎ（Ｎは１以上の整数）個のパケット処理部を直列に有し、各パケット処理部は、入力されたパケットに対する処理を行ってから該パケットを後段に出力するパケット処理システムに備えられる省電力装置であって、
各パケット処理部にパケットが存在するか否かを検出する処理部内パケット検出部と、
前記処理部内パケット検出部による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える電源供給切替部と、
を備え、
前記電源供給切替部は、
パケットが存在するパケット処理部と、Ｍ（Ｍは１以上の整数）個目まで前段の回路の少なくとも何れか１つにパケットが存在するパケット処理部と、に対して電源を供給する一方で、
その他のパケット処理部に対しては、電源を供給しないようにし、
前記処理部内パケット検出部は、各パケット処理部毎に、入力パケット数と出力パケット数とを監視し、入力パケット数と出力パケット数とが一致するパケット処理部については、パケットが存在しない旨を示す検出信号を前記電源供給切替部に出力することを特徴とする省電力装置。
【請求項１２】
前記電源供給切替部は、パケットが存在するパケット処理部と、１つ前段の回路にパケットが存在するパケット処理部と、に対して電源を供給する一方で、
その他のパケット処理部に対しては、電源を供給しないようにすることを特徴とする請求項１１に記載の省電力装置。
【請求項１３】
前記パケット処理装置は、１段目のパケット処理部の１つ前段に、パケットをバッファするパケットバッファ部を備え、
当該省電力装置は、前記パケットバッファ部にパケットが存在するか否かを検出するバッファ内パケット検出部を更に備え、
前記電源供給切替部は、前記バッファ内パケット検出部により前記パケットバッファ部内のパケットが検出された場合には、１段目のパケット処理部に対して電源を供給することを特徴とする請求項１２に記載の省電力装置。
【請求項１４】
前記バッファ内パケット検出部は、前記パケットバッファ部の入力パケット数と出力パケット数とを監視し、入力パケット数と出力パケット数とが一致する場合に、該パケットバッファ部にパケットが存在しない旨を示す検出信号を前記電源供給切替部に出力することを特徴とする請求項１３に記載の省電力装置。
【請求項１５】
前記電源供給切替部は、Ｎ個の電源供給切替回路と、電源制御部と、を備え、
各電源供給切替回路は、各パケット処理部と１対１で対応付けられ、対応するパケット処理部への電源の供給／非供給を切り替えるものであることを特徴とする請求項１１乃至１４のいずれか一項に記載の省電力装置。
【請求項１６】
入力されたパケットに対する処理を行ってから該パケットを後段に出力する直列接続されたＮ（Ｎは１以上の整数）個のパケット処理部に対して電源を供給する方法において、
各パケット処理部にパケットが存在するか否かを検出する第１の過程と、
前記第１の過程による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える第２の過程と、
を備え、
前記第２の過程では、
パケットが存在するパケット処理部と、Ｍ（Ｍは１以上の整数）個目まで前段の回路の少なくとも何れか１つにパケットが存在するパケット処理部と、に対して電源を供給する一方で、
その他のパケット処理部に対しては、電源を供給しないようにし、
前記第１の過程では、
前記各パケット処理部毎に、入力パケット数と出力パケット数とを監視し、入力パケット数と出力パケット数とが一致するパケット処理部については、パケットが存在しない旨を示す検出信号を電源供給切替部に出力して各パケット処理部への電源の供給／非供給を切り替える
ことを特徴とする電源供給方法。
【請求項１７】
前記第２の過程では、パケットが存在するパケット処理部と、１つ前段の回路にパケットが存在するパケット処理部と、に対して電源を供給する一方で、
その他のパケット処理部に対しては、電源を供給しないようにすることを特徴とする請求項１６に記載の電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケット処理装置、省電力装置及び電源供給方法に関する。
【背景技術】
【０００２】
地球環境保全に向けて省エネルギー対策が世界レベルで検討される中、省エネルギー及び二酸化炭素排出量削減に向けた法制化検討も各国で議論され始めている。
【０００３】
一般的には運輸、物流及び製造に伴うエネルギー消費が対象と受け取られることが多いが、コンピュータ、サーバなどの電子機器同様に情報通信機器やネットワークインフラ関連のエネルギー消費量の増加も注目されつつある。
【０００４】
コンピュータ、サーバなどの電子機器では、演算処理を行わない（いわゆる待機状態と呼ばれる）時間が比較的多いことから待機状態の消費電力を抑制することによって、平均消費電力量を削減、ひいては二酸化炭素排出量の削減に寄与できる効果が高い。
【０００５】
しかし、情報通信機器においては、アナログ通信からデジタル通信に変化しながらも常にデータ通信可能な状態を保持していることが求められるため、コンピュータ、サーバなどの電子機器とは異なり、待機状態を許容できないという前提条件がある。すなわち定常動作電力値を下げるしか平均消費電力量を削減することができないことになる。
【０００６】
このため電力削減は、もっぱら電子部品の高集積化と電子部品の微細化に伴う動作電圧の低電圧化というデバイス技術の視点での手法が主流である。
【０００７】
しかしながら既に電子部品の動作電圧が１ボルトを下回るようになったことから、電子部品の微細化に伴う動作電圧の低下幅が鈍化する傾向にあり、高集積化による効果も鈍化傾向にあるのが実状である。
【０００８】
このため電子部品の微細化や高集積化では、大幅な消費電力低下が困難になってきている。
【０００９】
また電子部品の微細化が進み（例えば９０nmを下回るようになり）、漏れ電流が増大し無視できない値になってきたためデバイスベンダー毎にデバイス技術による研究が行われているものの待機状態時の消費電力が大幅に増大しつつある。
【００１０】
一方、回路設計の視点による対策も研究されている。設計電子部品内部回路構成の主流であるクロック同期回路構成及び方式としてクロックを用いない非同期回路構成及び方式を採用することにより、低消費電力化をはかる試みも徐々に進んでいる。
【００１１】
この手法は、定常動作電力と待機状態の消費電力を下げることによって平均消費電力量の削減効果を狙っているが、一般的な電子部品、例えばＡＳＩＣやＦＰＧＡにおける開発手法として非同期回路構成および方式を採用するには、設計及び検証のための開発ツールが整備されていないため一般の開発者には活用の機会がないのが課題である。
【００１２】
次に、本発明に関連するパケット処理装置について図６を参照して説明する。
【００１３】
図６は入力トラフィック容量が変動するパケット通信機器に備えられるパケット処理装置の一例を示すブロック図である。
【００１４】
図６に示すパケット処理装置１０００においては、パケット入力端１００１に入力されたパケットは、入力側パケットバッファ部１００２内に一時的に蓄積された後、第１パケット処理部１０１１に受け渡される。
【００１５】
第１パケット処理部１０１１は、パケットに対して第１のパケット処理を行った後で、後段に出力する。
【００１６】
第１パケット処理部１０１１から出力されたパケットは、第１クロック乗換部１０２１を介して第２パケット処理部１０１２へ受け渡される。
【００１７】
第２パケット処理部１０１２は、パケットに対して第２のパケット処理を行った後で、後段に出力する。
【００１８】
第２パケット処理部１０１２から出力されたパケットは、第２クロック乗換部１０２２を介して第３パケット処理部１０１３へ受け渡される。
【００１９】
第３パケット処理部１０１３は、パケットに対して第３のパケット処理を行った後で、後段に出力する。
【００２０】
第３パケット処理部１０１３から出力されたパケットは、出力側パケットバッファ部１００３に一時的に蓄積された後で、パケット出力端１００４からパケット処理装置１０００の外部に出力される。
【００２１】
また、パケット処理装置１０００の電源は、電源入力部１０５１に入力される。  電源入力部１０５１は、入力される電源を電源部１０５２に出力する。
【００２２】
電源部１０５２は、電源入力部１０５１から入力される電源から、パケット処理システム１０００の各部にて用いるのに適切な電流容量及び電圧の供給電源をそれぞれ生成し、該生成した供給電源を各部に供給する。
【００２３】
また、本発明に関連する先行技術文献としては、特許文献１，２がある。
【００２４】
特許文献１では、その請求項１に記載されているように以下の３つの機能が基本構成である。
【００２５】
１）パケットの到着を知らせる通知信号又はパケットの受信を常時監視し通知信号又はパケットを受信する第１の受信手段。
【００２６】
２）第１の受信手段よりも大きい受信電力によってパケットを受信する第２の受信手段。
【００２７】
３）パケットを受信していない状態においては、第１の受信手段によって通知信号又はパケットの受信を監視させると共に、第１の受信手段によって通知信号又はパケットを受信した場合に第２の受信手段によってパケットを受信させるように切り替える受信制御部。
【００２８】
特許文献１の技術では、パケットの到着を知らせる通知信号又はパケットの受信を常時監視し、第１及び第２の受信手段の２つの受信手段を切り替えることによって、省電力化を図る。
【００２９】
次に、特許文献２では、条件判定器として複数の動作条件（例えばプログラムカウンタに対する比較アドレス）を書き換え可能に記憶し、プロセッサの現在の動作が当該複数の動作条件のいずれを満たすかを判定し、当該判定の結果に応じて複数の電力制御レジスタのいずれかを選択するようにインデックス信号を供給する構成と条件が示されている。
【００３０】
また各々電力制御情報を書き換え可能に記憶するための複数の電力制御レジスタを備えたパワーテーブルが存在し、このパワーテーブルは前記インデックス信号により選択された電力制御レジスタ中の電力制御情報を電圧・クロックコントローラに渡して制御対象回路ブロックの消費電力を制御している。
【００３１】
そして、パワーテーブル中の電力制御情報とプロセッサの種々の動作条件とを書き換え可能としたので、当該プロセッサの低消費電力動作をユーザがきめ細かく定義できる効果と、条件判定器を備えたことにより、プログラミングの負担を軽減できるイベントドリブン方式の電力制御装置を提供することができる効果が示されている。
【特許文献１】特開２００３−１５８７７１号公報
【特許文献２】特開２００２−１８２８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
図６に示すような構成のパケット処理装置１０００では、第１〜第３パケット処理部１０１１〜１０１３には常に電源部１０５２から電源が供給される。
【００３３】
つまり、入力パケット間隔が大きくなって入力トラフィック容量が低くなり、第１パケット処理部１０１１、第２パケット処理部１０１２及び第３パケット処理部１０１３の何れかにパケットが存在せずパケット処理動作を必要としないような場合においても、第１〜第３パケット処理部１０１１〜１０１３には電源部１０５２から電源が供給される。
【００３４】
このため、例えば、クロック伝達のためのドライバ、クロック配線容量に依存するクロック配線パターン、クロック動作のフリップフロップ、及び、クロック同期メモリのクロック依存部などにおいて、電力消費が定常的に発生する。すなわち、所謂、待機電力と呼ばれる電力消費がある。よって、低トラフィック時にも関わらず平均動作消費電力量が大きく低減されることが無い。
【００３５】
なお、特許文献１の技術は、パケットの到着を知らせる通知信号又はパケットの受信を常時監視し、第１及び第２の受信手段の２つの受信手段を切り替えることによって、省電力化を図るものであり、本願発明とは省電力化を図るための構成が大きく異なる。
【００３６】
また、特許文献２の技術は、プロセッサの動作条件（例えばプログラムカウンタに対する比較アドレスが一致など）を判定したり、電力制御情報を書き換え可能に記憶するための複数の電力制御レジスタを有するパワーテーブルを備える必要があり、やはり、本願発明とは省電力化を図るための構成が大きく異なる。
【００３７】
本発明は、上記のような問題点を解決するためになされたもので、入力パケット間隔が大きくなって入力トラフィック容量が低くなった場合に、省電力化を図ることを、容易な構成により実現可能なパケット処理装置、省電力装置及び電源供給方法を提供することを目的とする。
【課題を解決するための手段】
【００３８】
上記課題を解決するため、本発明のパケット処理装置は、入力されたパケットに対する処理を行ってから該パケットを後段に出力する直列接続されたＮ（Ｎは１以上の整数）個のパケット処理部と、各パケット処理部にパケットが存在するか否かを検出する処理部内パケット検出部と、前記処理部内パケット検出部による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える電源供給切替部と、を備えることを特徴としている。
【００３９】
本発明の省電力装置は、Ｎ（Ｎは１以上の整数）個のパケット処理部を直列に有し、各パケット処理部は、入力されたパケットに対する処理を行ってから該パケットを後段に出力するパケット処理システムに備えられる省電力装置であって、各パケット処理部にパケットが存在するか否かを検出する処理部内パケット検出部と、前記処理部内パケット検出部による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える電源供給切替部と、を備えることを特徴としている。
【００４０】
本発明の電源供給方法は、入力されたパケットに対する処理を行ってから該パケットを後段に出力する直列接続されたＮ（Ｎは１以上の整数）個のパケット処理部に対して電源を供給する方法において、各パケット処理部にパケットが存在するか否かを検出する第１の過程と、前記第１の過程による検出結果に応じて、各パケット処理部への電源の供給／非供給を切り替える第２の過程と、を備えることを特徴としている。
【発明の効果】
【００４１】
本発明によれば、パケット処理装置における入力パケット間隔が大きくなって入力トラフィック容量が低くなった場合に、パケット処理装置の省電力化を図ることを、容易な構成により実現することができる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して、本発明に係る実施形態について説明する。
【００４３】
〔第１の実施形態〕
図１は第１の実施形態に係るパケット処理装置１００の構成を示すブロック図である。
【００４４】
図１に示すように、第１の実施形態に係るパケット処理システム１００は、パケット入力端１０１と、入力側パケットバッファ部（パケットバッファ部）１０２と、出力側パケットバッファ部１０３と、パケット出力端１０４と、第１パケット処理部（パケット処理部）１１１と、第２パケット処理部（パケット処理部）１１２と、第３パケット処理部（パケット処理部）１１３と、第１クロック乗換部１２１と、第２クロック乗換部１２２と、第１ブロック内パケット検出部（処理部内パケット検出部）１３１と、第２ブロック内パケット検出部（処理部内パケット検出部）１３２と、第３ブロック内パケット検出部（処理部内パケット検出部）１３３と、第１電源ゲート部（電源供給切替回路）１４１と、第２電源ゲート部（電源供給切替回路）１４２と、第３電源ゲート部（電源供給切替回路）１４３と、電源入力部１５１と、電源部１５２と、電源制御部１５３と、を備えて構成されている。
【００４５】
図１に示すように、各パケット処理部１１１〜１１３は、直列（カスケード）に接続されている。
【００４６】
パケット入力端１０１には、パケットが入力される。
【００４７】
入力側パケットバッファ部１０２は、パケット入力端１０１から入力されたパケットを一時的に蓄積した後で、第１パケット処理部１１１へ出力する。
【００４８】
入力側パケットバッファ部１０２は、該入力側パケットバッファ部１０２内にパケットが存在するか否かを検出し、その検出結果を示す入力側パケット未検出信号（検出信号）Ｇを出力するバッファ内パケット検出部１０５を備える。
【００４９】
第１パケット処理部１１１は、入力側パケットバッファ部１０２から入力されたパケットに対して第１のパケット処理を行い、該第１のパケット処理後のパケットを後段に出力する。
【００５０】
第１ブロック内パケット検出部１３１は、第１パケット処理部１１１内にパケットが存在するか否かを検出し、その検出結果を示す第１パケット未検出信号（検出信号）Ａを出力する。
【００５１】
第１パケット処理部１１１から出力されたパケットは、第１クロック乗換部１２１を介して第２パケット処理部１１２に入力される。
【００５２】
第２パケット処理部１１２は、第１クロック乗り換え部１２１から入力されたパケットに対して第２のパケット処理を行い、該第２のパケット処理後のパケットを後段に出力する。
【００５３】
第２ブロック内パケット検出部１３２は、第２パケット処理部１１２内にパケットが存在するか否かを検出し、その検出結果を示す第２パケット未検出信号（検出信号）Ｂを出力する。
【００５４】
第２パケット処理部１１２から出力されたパケットは、第２クロック乗換部１２２を介して第３パケット処理部１１３に入力される。
【００５５】
第３パケット処理部１１３は、第２クロック乗り換え部１２２から入力されたパケットに対して第３のパケット処理を行い、該第３のパケット処理後のパケットを後段の出力側パケットバッファ部１０３に出力する。
【００５６】
第３ブロック内パケット検出部１３３は、第３パケット処理部１１３内にパケットが存在するか否かを検出し、その検出結果を示す第３パケット未検出信号（検出信号）Ｃを出力する。
【００５７】
なお、各パケット処理部１１１〜１１３が行う第１〜第３の処理は、任意のパケット処理である。なお、第１〜第３の処理の一例としては、パケットとしてのＩＰパケットをルーティング或いはスイッチする処理であることが挙げられる。
【００５８】
出力側パケットバッファ部１０３は、第３パケット処理部１１３から出力されたパケットを一時的に蓄積した後で、パケット出力端１０４を介して外部に出力する。
【００５９】
電源入力部１５１には、パケット処理システム１００の電源が入力される。入力される電源は、ＡＣ電源であっても、ＤＣ電源であっても構わない。
【００６０】
電源入力部１５１は、入力される電源を電源部１５２に出力する。
【００６１】
電源部１５２は、電源入力部１５１から入力される電源から、パケット処理システム１００の各部にて用いるのに適切な電流容量及び電圧の供給電源をそれぞれ生成し、該生成した供給電源を各部に供給する。
【００６２】
ただし、電源部１５２は、第１パケット処理部１１１に対しては第１電源ゲート部１４１を介して電源を供給する。
【００６３】
同様に、電源部１５２は、第２パケット処理部１１２に対しては第２電源ゲート部１４２を介して電源を供給する。
【００６４】
同様に、電源部１５２は、第３パケット処理部１１３に対しては第３電源ゲート部１４３を介して電源を供給する。
【００６５】
なお、ここでは、説明を簡単にするため、各部への供給電源はＶ０（図１）の１種類であることとする。
【００６６】
第１電源ゲート部１４１は、電源部１５２から第１電源ゲート部１４１に供給される電源を第１パケット部１１１へ供給する（ゲートを開ける）動作、又は、供給しない（ゲートを閉じる）動作を、電源制御部１５３から入力される第１電源ゲート制御信号Ｄに応じて行う。
【００６７】
同様に、第２電源ゲート部１４２は、電源部１５２から第２電源ゲート部１４２に供給される電源を第２パケット部１１２へ供給する（ゲートを開ける）動作、又は、供給しない（ゲートを閉じる）動作を、電源制御部１５３から入力される第２電源ゲート制御信号Ｅに応じて行う。
【００６８】
同様に、第３電源ゲート部１４３は、電源部１５２から第３電源ゲート部１４３に供給される電源を第３パケット部１１３へ供給する（ゲートを開ける）動作、又は、供給しない（ゲートを閉じる）動作を、電源制御部１５３から入力される第３電源ゲート制御信号Ｆに応じて行う。
【００６９】
電源制御部１５３は、入力側パケット未検出信号Ｇ、第１パケット未検出信号Ａ、第２パケット未検出信号Ｂ及び第３パケット未検出信号Ｃの値に応じて、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成及び出力する。
【００７０】
以上において説明した構成のうち、電源制御部１５３、第１電源ゲート部１４１、第２電源ゲート部１４２及び第３電源ゲート部１４３により、電源供給切替部が構成されている。これら電源制御部１５３、第１電源ゲート部１４１、第２電源ゲート部１４２及び第３電源ゲート部１４３は、協働により、バッファ内パケット検出部１０５及びブロック内パケット検出部１３１〜１３３による検出結果に応じて、各パケット処理部１１１〜１１３への電源の供給／非供給を切り替える。
【００７１】
また、以上において説明した構成のうち、バッファ内パケット検出部１０５、第１〜第３ブロック内パケット検出部１３１〜１３３、電源制御部１５３、及び、第１〜第３電源ゲート部１４１〜１４３により、第１の実施形態に係る省電力装置１６０が構成されている。
【００７２】
以上のようなパケット処理システム１００は、例えば、１つのＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）により構成することができる。
【００７３】
以上のようなパケット処理システム１００は、例えば、図３に示すように、パケット通信を行うパケット通信機器１７０に備えられる。この場合、このパケット通信機器１７０は、有線を介してパケットを受信するものであることが挙げられるが、無線を介してパケットを受信するものであっても良い。
【００７４】
なお、以上において説明した構成のうち、図１の第１クロック乗換部１２１、第２クロック乗換部１２２、及び出力側パケットバッファ部１０３は、当業者にとってよく知られており、また本実施形態とは直接関係しないので、その詳細な説明は省略する。
【００７５】
次に、動作を説明する。
【００７６】
パケット入力端１０１にパケットが入力されると、該パケットは入力側パケットバッファ部１０２に一時的に蓄積された後で、第１パケット処理部１１１に受け渡される。
【００７７】
ここで、バッファ内パケット検出部１０５は、入力側パケットバッファ部１０２へ入力されるパケットの数（入力パケット数）と、該入力側パケットバッファ部１０２から出力されるパケットの数（出力パケット数）とを監視する。そして、入力側パケットバッファ部１０２の入力パケット数と出力パケット数とが同じである場合には、入力側パケットバッファ部１０２内にパケットが蓄積されていないと判断し、パケット未検出信号Ｇを「１」として電源制御部１５３に出力する。パケット未検出信号Ｇが「１」であることは、入力側パケットバッファ部１０２にパケットが存在しない旨を示す。他方、入力側パケットバッファ部１０２の入力パケット数が出力パケット数よりも多い場合には、入力側パケットバッファ部１０２内にパケットが蓄積されていると判断し、パケット未検出信号Ｇを「０」として電源制御部１５３に出力する。パケット未検出信号Ｇが「０」であることは、入力側パケットバッファ部１０２にパケットが存在する旨を示す。
【００７８】
第１パケット処理部１１１は、入力側パケットバッファ部１０２から受け渡されたパケットに対し、第１のパケット処理を行った後で、該パケットを出力する。
【００７９】
ここで、第１ブロック内パケット検出部１３１は、第１パケット処理部１１１への入力パケット数と、該第１パケット処理部１１１からの出力パケット数とを監視する。そして、第１パケット処理部１１１の入力パケット数と出力パケット数とが同じである場合には、第１パケット処理部１１１内に処理中のパケットが存在しないと判断し、第１パケット未検出信号Ａを「１」として電源制御部１５３に出力する。第１パケット未検出信号Ａが「１」であることは、第１パケット処理部１１１にパケットが存在しない旨を示す。他方、第１パケット処理部１１１の入力パケット数が出力パケット数よりも多い場合には、第１パケット処理部１１１内に処理中のパケットが存在すると判断し、第１パケット未検出信号Ａを「０」として電源制御部１５３に出力する。第１パケット未検出信号Ａが「０」であることは、第１パケット処理部１１１にパケットが存在する旨を示す。
【００８０】
第１パケット処理部１１１から出力されたパケットは、第１クロック乗換部１２１を介して第２パケット処理部１１２へ受け渡される。
【００８１】
第２パケット処理部１１２は、第１クロック乗換部１２１から受け渡されたパケットに対し、第２のパケット処理を行った後で、該パケットを出力する。
【００８２】
ここで、第２ブロック内パケット検出部１３２は、第２パケット処理部１１２への入力パケット数と、該第２パケット処理部１１２からの出力パケット数とを監視する。そして、第２パケット処理部１１２の入力パケット数と出力パケット数とが同じである場合には、第２パケット処理部１１２内に処理中のパケットが存在しないと判断し、第２パケット未検出信号Ｂを「１」として電源制御部１５３に出力する。第２パケット未検出信号Ｂが「１」であることは、第２パケット処理部１１２にパケットが存在しない旨を示す。他方、第２パケット処理部１１２の入力パケット数が出力パケット数よりも多い場合には、第２パケット処理部１１２内に処理中のパケットが存在すると判断し、第２パケット未検出信号Ｂを「０」として電源制御部１５３に出力する。第２パケット未検出信号Ｂが「０」であることは、第２パケット処理部１１２にパケットが存在する旨を示す。
【００８３】
第２パケット処理部１１２から出力されたパケットは、第２クロック乗換部１２２を介して第３パケット処理部１１３へ受け渡される。
【００８４】
第３パケット処理部１１３は、第２クロック乗換部１２２から受け渡されたパケットに対し、第３のパケット処理を行った後で、該パケットを出力する。
【００８５】
ここで、第３ブロック内パケット検出部１３３は、第３パケット処理部１１３への入力パケット数と、該第３パケット処理部１１３からの出力パケット数とを監視する。そして、第３パケット処理部１１３の入力パケット数と出力パケット数とが同じである場合には、第３パケット処理部１１３内に処理中のパケットが存在しないと判断し、第３パケット未検出信号Ｃを「１」として電源制御部１５３に出力する。第３パケット未検出信号Ｃが「１」であることは、第３パケット処理部１１３にパケットが存在しない旨を示す。他方、第３パケット処理部１１３の入力パケット数が出力パケット数よりも多い場合には、第３パケット処理部１１３内に処理中のパケットが存在すると判断し、第３パケット未検出信号Ｃを「０」として電源制御部１５３に出力する。パケット未検出信号Ｃが「０」であることは、第３パケット処理部１１３にパケットが存在する旨を示す。
【００８６】
第３パケット処理部１１３から出力されたパケットは、出力側パケットバッファ部１０３へ受け渡される。
【００８７】
出力側パケットバッファ部１０３は、第３パケット処理部１１３から受け渡されたパケットを一時的に蓄積した後で、パケット出力端１０４を介してパケット処理システム１００の外部に出力する。
【００８８】
こうして、パケット処理システム１００に入力されたパケットは、第１パケット処理部１１１、第２パケット処理部１１２及び第３パケット処理部１１３にて、この順に処理を施された後で、パケット処理システム１００から出力される。
【００８９】
ここで、パケット処理システム１００内におけるパケットのトラフィックの変動に応じて、入力側パケット未検出信号Ｇ、第１パケット未検出信号Ａ、第２パケット未検出信号Ｂ及び第３パケット未検出信号Ｃの値がそれぞれ変化する。
【００９０】
電源制御部１５３は、入力側パケット未検出信号Ｇ、第１パケット未検出信号Ａ、第２パケット未検出信号Ｂ及び第３パケット未検出信号Ｃの値に応じて、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成し、対応する電源ゲート部１４１〜１４３に出力する。
【００９１】
図２はパケット未検出信号Ｇ、Ａ、Ｂ、Ｃの信号列（パケット未検出信号列Ｇ、Ａ、Ｂ、Ｃ）と、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆが指示する内容と、の対応関係を示す図である。
【００９２】
図２においては、パケット未検出信号Ｇ、Ａ、Ｂ、Ｃが全て「１」である場合にはパケット未検出信号列Ｇ、Ａ、Ｂ、Ｃの欄を（１，１，１，１）、パケット未検出信号Ｇ、Ａ、Ｂ、Ｃが全て「０」である場合にはパケット未検出信号列Ｇ、Ａ、Ｂ、Ｃの欄を（０，０，０，０）などのように示す。
【００９３】
図２に示すように、電源制御部１５３は、パケット処理部１１１〜１１３のうち、パケットが存在するパケット処理部と、１つ前段の回路にパケットが存在するパケット処理部と、に対しては、電源を供給する一方で、その他のパケット処理部に対しては、電源を供給しないように、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成する。
【００９４】
すなわち、電源制御部１５３は、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを用いた制御対象（第１〜第３電源ゲート部１４１〜１４３のうち対応する何れか１つ）からの電源供給対象（第１〜第３パケット処理部１１１〜１１３のうち対応する何れか１つ）にパケットが存在する場合には、制御対象のゲート部１４１〜１４３を開かせるような第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成する。また、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを用いた制御対象からの電源供給対象の１つ前段の回路にパケットが存在する場合にも、制御対象のゲート部１４１〜１４３を開かせるような第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成する。
【００９５】
また、その他の場合、すなわち、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを用いた制御対象からの電源供給対象にパケットが存在せず、且つ、該電源供給対象の１つ前段の回路にもパケットが存在しない場合には、制御対象のゲート部１４１〜１４３を閉じさせるような第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆを生成する。
【００９６】
なお、第１パケット処理部１１１の前段の回路は入力側パケットバッファ部１０２であり、第２パケット処理部１１２の前段の回路は第１パケット処理部１１１であり、第３パケット処理部１１３の前段の回路は第２パケット処理部１１２であるとする。
【００９７】
図２に示すように、具体的には、例えば、パケット未検出信号列が（０，１，１，１）の場合、第１パケット処理部１１１の前段である入力側パケットバッファ部１０２にパケットが存在しているので、第１パケット処理部１１１への電源供給／非供給を指示する第１電源ゲート制御信号Ｄの指示内容は「開ける」にする。しかし、この場合、各パケット処理部１１１〜１１３にはパケットが存在しないので、第２及び第３パケット処理部１１２、１１３への電源供給／非供給をそれぞれ指示する第２及び第３電源ゲート制御信号Ｅ、Ｆの指示内容は「閉じる」にする。
【００９８】
また、パケット未検出信号列が（０，０，１，１）の場合、第１パケット処理部１１１にパケットが存在しているので、第１電源ゲート制御信号Ｄ及び第２電源ゲート制御信号Ｅの指示内容は「開ける」にする。しかし、第２及び第３パケット処理部１１２、１１３にはパケットが存在しないので、第３電源ゲート制御信号Ｆの指示内容は「閉じる」にする。
【００９９】
その他のパケット未検出信号列の場合については、図２に示す通りであり、詳細な説明を省略する。
【０１００】
図２に示すような対応付けで各パケット処理部１１１〜１１３に電源供給するのは、以下の（１）及び（２）の理由による。
【０１０１】
（１）パケット処理部１１１〜１１３のうち、パケット処理を行っていないパケット処理部には、電源供給の必要がないこと。
【０１０２】
（２）パケット処理部１１１〜１１３への電源非供給の条件として、各パケット処理部１１１〜１１３の前段の回路にもパケットが存在しないことを条件にしているのは、バッファ内パケット検出部１０５並びに各ブロック内パケット検出部１３１〜１３３によるパケットの検出（各パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの値の切り替え）に要する時間と、各パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの値に応じて電源制御部１５３が電源ゲート制御信号Ｄ、Ｅ、Ｆを演算するのに要する時間と、電源ゲート制御信号Ｄ、Ｅ、Ｆによって各電源ゲート部１４１〜１４３を切り替えるのに要する時間と、を合算した時間に相当する時間的余裕を確保するためである。
【０１０３】
以上のような第１の実施形態によれば、各パケット処理部１１１〜１１３にパケットが存在するか否かを検出する処理部内パケット検出部としてのブロック内パケット検出部１３１〜１３３と、ブロック内パケット検出部１３１〜１３３による検出結果に応じて各パケット処理部１１１〜１１３への電源の供給／非供給を切り替える電源供給切替部としての電源制御部１５３及び電源ゲート部１４１〜１４３と、を備えるという容易な構成によって、電源供給が必要のないパケット処理部１１１〜１１３には電源供給を行わないようにすることを実現できる。そして、各パケット処理部１１１〜１１３の動作消費電力を削減することにより、パケット処理装置１００の平均消費電力量を抑制し、該パケット処理装置１００の省電力化を図ることができる。
【０１０４】
よって、例えば、情報通信機器のうち、入力トラフィック容量が変動するパケット通信機器において搭載する電子部品（ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ））の平均消費電力量を入力トラフィック容量最大の場合のスループットを損なうことなく、最大容量未満の低いトラフィック入力時に回路の消費電力を低くすることが期待でき、非同期回路構成及び方式のような特殊な開発ツールを用いることなく、また従来のクロック同期回路構成及び方式よりも消費電力を削減する効果を奏することができる。
【０１０５】
具体的には、パケット処理部１１１〜１１３のうち、パケットが存在するパケット処理部と、１つ前段の回路にパケットが存在するパケット処理部と、に対して電源を供給する一方で、その他のパケット処理部に対しては、電源を供給しないようにすることによって、省電力化を実現するとともに、バッファ内パケット検出部１０５並びに各ブロック内パケット検出部１３１〜１３３によるパケットの検出に要する時間と、各パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの値に応じて電源制御部１５３が電源ゲート制御信号Ｄ、Ｅ、Ｆを演算するのに要する時間と、電源ゲート制御信号Ｄ、Ｅ、Ｆによって各電源ゲート部１４１〜１４３を切り替えるのに要する時間と、を合算した時間に相当する時間的余裕の確保も実現している。
【０１０６】
また、１段目の第１パケット処理部１１１の１つ前段に設けられ、パケットをバッファする入力側パケットバッファ部１０２と、この入力側パケットバッファ部１０２にパケットが存在するか否かを検出するバッファ内パケット検出部１０５と、を更に備え、電源制御部１５３は、バッファ内パケット検出部１０５により入力側パケットバッファ部１０２内のパケットが検出された場合には、１段目の第１パケット処理部１１１に対して電源を供給する一方で、入力側パケットバッファ部１０２内のパケットが検出されず、且つ、１段目の第１パケット処理部１１１内にもパケットが検出されなかった場合には、パケット処理部１１１への電源供給を行わないので、１段目の第１パケット処理部１１１についても省電力化を図ることができる。
【０１０７】
なお、パケット処理部１１１〜１１３のうち、１つ前段の回路にパケットが存在するパケット処理部に対しても電源供給するようにしても、バッファ内パケット検出部１０５並びに各ブロック内パケット検出部１３１〜１３３によるパケットの検出に要する時間と、各パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの値に応じて電源制御部１５３が電源ゲート制御信号Ｄ、Ｅ、Ｆを演算するのに要する時間と、電源ゲート制御信号Ｄ、Ｅ、Ｆによって各電源ゲート部１４１〜１４３を切り替えるのに要する時間と、を合算した時間に相当する時間的余裕を確保できないこともありえる。この場合、パケットが存在するパケット処理部と、Ｍ（Ｍは１以上の整数）個目まで前段の回路の少なくとも何れか１つにパケットが存在するパケット処理部と、に対して電源を供給する一方で、その他のパケット処理部に対しては、電源を供給しないようにすれば良い。
【０１０８】
〔第２の実施形態〕
図４は、第２の実施形態の場合において、パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの信号列と、第１〜第３電源ゲート制御信号Ｄ、Ｅ、Ｆの指示内容と、の対応関係を示す図である。
【０１０９】
上記の第１の実施形態では、パケット未検出信号列に応じた各電源ゲート信号Ｄ、Ｅ、Ｆの決定を図２に従って行う例を説明した。
【０１１０】
しかし、バッファ内パケット検出部１０５並びに各ブロック内パケット検出部１３１〜１３３によるパケットの検出に要する時間と、各パケット未検出信号Ｇ、Ａ、Ｂ、Ｃの値に応じて電源制御部１５３が電源ゲート制御信号Ｄ、Ｅ、Ｆを演算するのに要する時間と、電源ゲート制御信号Ｄ、Ｅ、Ｆによって各電源ゲート部１４１〜１４３を切り替えるのに要する時間と、を合算した時間に比べて、パケット入力端１０１からパケット出力端１０４に流れていくパケットのトラフィック伝達時間が十分に遅いことが明確な場合は、時間的な余裕を考慮する必要がない。
【０１１１】
そこで、第２の実施形態では、電源供給切替部１５３は、パケット処理部１１１〜１１３のうち、パケットが存在するパケット処理部に対してのみ電源を供給する一方で、パケットが存在しないパケット処理部に対しては電源を供給しないようにする。
【０１１２】
すなわち、本実施形態の場合、電源制御部１５３は、パケット未検出信号列に応じた各電源ゲート信号Ｄ、Ｅ、Ｆの決定を、図４に従って行う。
【０１１３】
以上のような第２の実施形態によれば、電源供給切替部１５３は、パケット処理部１１１〜１１３のうち、パケットが存在するパケット処理部に対してのみ電源を供給する一方で、パケットが存在しないパケット処理部に対しては電源を供給しないようにするので、各パケット処理部１１１〜１１３に対し、必要最小限の電源供給を行うことができ、より一層、省電力化を図ることができる。
【０１１４】
なお、第２の実施形態の場合、各パケット処理部への電源供給は、各パケット処理部内におけるパケットの有無にのみ依存して行われるため、入力側パケット未検出信号Ｇは用いる必要がない。すなわち、本実施形態の場合、バッファ内パケット検出部１０５は備える必要がない。従って、電源制御部１５３は、パケット未検出信号列（Ａ、Ｂ、Ｃ）に応じて、各パケット処理部に対する電源供給を制御すればよい。この場合のパケット処理装置１００の構成を図５に示す。
【０１１５】
また、上記の各実施形態では、図１に示すように、パケット処理装置が３つのパケット処理部と２つのクロック乗換部を備える例を説明したが、パケット処理部及びクロック乗換部の数はこの例に限らない。すなわち、パケット処理装置は、直列に接続されたＮ（Ｎは整数）個のパケット処理部と、（Ｎ−１）個のクロック乗換部と、を備え、前後のパケット処理部の間に１つずつのクロック乗換部を配置した構成であれば良い。ここで、Ｎ＝１の最小構成の場合は、１つのパケット処理部だけでよく、クロック乗換部は不要である。
【図面の簡単な説明】
【０１１６】
【図１】第１の実施形態に係るパケット処理装置の構成を示すブロック図である。
【図２】第１の実施形態におけるパケット未検出信号の組み合わせに応じた各電源ゲート制御信号を示す図である。
【図３】実施形態に係るパケット通信機器のブロック図である。
【図４】第２の実施形態におけるパケット未検出信号の組み合わせに応じた各電源ゲート制御信号を示す図である。
【図５】第２の実施形態の場合のパケット処理装置の変形例を示すブロック図である。
【図６】本発明と関連するパケット処理装置の構成を示すブロック図である。
【符号の説明】
【０１１７】
１００  パケット処理装置
１０１  パケット入力端
１０２  入力側パケットバッファ部（パケットバッファ部）
１０４  パケット出力端
１０５  バッファ内パケット検出部
１１１  第１パケット処理部（パケット処理部、１段目のパケット処理部）
１１２  第２パケット処理部（パケット処理部）
１１３  第３パケット処理部（パケット処理部）
１３１  第１ブロック内パケット検出部（処理部内パケット検出部を構成する）
１３２  第２ブロック内パケット検出部（処理部内パケット検出部を構成する）
１３３  第３ブロック内パケット検出部（処理部内パケット検出部を構成する）
１４１  第１電源ゲート部（電源供給切替回路、電源供給切替部を構成する）
１４２  第２電源ゲート部（電源供給切替回路、電源供給切替部を構成する）
１４３  第３電源ゲート部（電源供給切替回路、電源供給切替部を構成する）
１５３  電源制御部（電源供給切替部を構成する）
１６０  省電力装置
１７０  パケット通信機器
【図１】
0005206040.tif 000002
【図２】
0005206040.tif 000003
【図３】
0005206040.tif 000004
【図４】
0005206040.tif 000005
【図５】
0005206040.tif 000006
【図６】
0005206040.tif 000007