(57)【特許請求の範囲】
【請求項１】
液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動ＩＣ
とを具備し、
前記液晶表示パネルは、
第１ゲート線と、
第２ゲート線と、
データ線と、
前記データ線と前記第１ゲート線とに接続された第１副画素と、前記データ線と前記第２ゲート線とに接続された第２副画素とを含む画素
とを備え、
前記データ駆動ＩＣは、
外部から受け取った映像データに対して、第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
第１水平期間においては第１ガンマ補正後データに応答して前記データ線を駆動し、前記第１水平期間に続く第２水平期間においては、前記第２ガンマ補正後データに応答して前記データ線を駆動するように構成された駆動回路部
とを備え、
前記ガンマ補正回路部は、前記第１ガンマカーブのデータと前記第２ガンマカーブのデータとを保持するパラメータ保持部を備え、且つ、前記第１ガンマカーブのデータを用いて前記第１ガンマ補正後データを生成し、前記第２ガンマカーブのデータを用いて前記第２ガンマ補正後データを生成するように構成されており、
前記第１ガンマカーブのデータは、前記第１ガンマカーブによる前記映像データと前記第１ガンマ補正後データとの関係を示す、第１演算パラメータを含み、
前記第２ガンマカーブのデータは、前記第２ガンマカーブによる前記映像データと前記第２ガンマ補正後データとの関係を示す、第２演算パラメータを含み、
前記ガンマ補正回路部は、更に、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第１ガンマ補正後データ及び前記第２ガンマ補正後データを生成するガンマ演算回路とを備え、
前記カウンタ値が第１値の場合、前記第１演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択され、選択された前記第１演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第１ガンマ補正後データが
生成され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択され、選択された前記第２演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第２ガンマ補正後データが生成される
液晶表示装置。
【請求項２】
液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動ＩＣ
とを具備し、
前記液晶表示パネルは、
第１ゲート線と、
第２ゲート線と、
データ線と、
前記データ線と前記第１ゲート線とに接続された第１副画素と、前記データ線と前記第２ゲート線とに接続された第２副画素とを含む画素
とを備え、
前記データ駆動ＩＣは、
外部から受け取った映像データに対して、第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
第１水平期間においては第１ガンマ補正後データに応答して前記データ線を駆動し、前記第１水平期間に続く第２水平期間においては、前記第２ガンマ補正後データに応答して前記データ線を駆動するように構成された駆動回路部
とを備え、
前記ガンマ補正回路部は、前記第１ガンマカーブのデータと前記第２ガンマカーブのデータとを保持するパラメータ保持部を備え、且つ、前記第１ガンマカーブのデータを用いて前記第１ガンマ補正後データを生成し、前記第２ガンマカーブのデータを用いて前記第２ガンマ補正後データを生成するように構成されており、
前記第１ガンマカーブのデータは、前記第１ガンマカーブによる前記映像データと前記第１ガンマ補正後データとの対応関係を示す第１ＬＵＴを含み、
前記第２ガンマカーブのデータは、前記第２ガンマカーブによる前記映像データと前記第２ガンマ補正後データとの対応関係を示す第２ＬＵＴを含み、
前記ガンマ補正回路部は、更に、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第１値の場合、前記第１ＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第１ガンマカーブのＬＵＴから読み出された階調値が、前記第１ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第２値の場合、前記第２ＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第２ガンマカーブのＬＵＴから読み出された階調値が、前記第２ガンマ補正後データとして前記ガンマ補正回路部から出力される
液晶表示装置。
【請求項３】
第１ゲート線と、第２ゲート線と、データ線と、前記データ線と前記第１ゲート線とに接続された第１副画素と、前記データ線と前記第２ゲート線とに接続された第２副画素とを含む画素とを備える液晶表示パネルを駆動するためのデータ駆動ＩＣであって、
外部から受け取った映像データに対して、第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
第１水平期間においては第１ガンマ補正後データに応答して前記データ線を駆動し、前記第１水平期間に続く第２水平期間においては、前記第２ガンマ補正後データに応答して前記データ線を駆動するように構成された駆動回路部
とを具備し、
前記ガンマ補正回路部は、前記第１ガンマカーブのデータと前記第２ガンマカーブのデータとを保持するパラメータ保持部を備え、且つ、前記第１ガンマカーブのデータを用いて前記第１ガンマ補正後データを生成し、前記第２ガンマカーブのデータを用いて前記第２ガンマ補正後データを生成するように構成されており、
前記第１ガンマカーブのデータは、前記第１ガンマカーブによる前記映像データと前記第１ガンマ補正後データとの関係を示す、第１演算パラメータを含み、
前記第２ガンマカーブのデータは、前記第２ガンマカーブによる前記映像データと前記第２ガンマ補正後データとの関係を示す、第２演算パラメータを含み、
前記ガンマ補正回路部は、更に、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第１ガンマ補正後データ及び前記第２ガンマ補正後データを生成するガンマ演算回路とを備え、
前記カウンタ値が第１値の場合、前記第１演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択され、選択された前記第１演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第１ガンマ補正後データが生成され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択され、選択された前記第２演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第２ガンマ補正後データが生成される
データ駆動ＩＣ。
【請求項４】
第１ゲート線と、第２ゲート線と、データ線と、前記データ線と前記第１ゲート線とに接続された第１副画素と、前記データ線と前記第２ゲート線とに接続された第２副画素とを含む画素とを備える液晶表示パネルを駆動するためのデータ駆動ＩＣであって、
外部から受け取った映像データに対して、第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
第１水平期間においては第１ガンマ補正後データに応答して前記データ線を駆動し、前記第１水平期間に続く第２水平期間においては、前記第２ガンマ補正後データに応答して前記データ線を駆動するように構成された駆動回路部
とを具備し、
前記ガンマ補正回路部は、前記第１ガンマカーブのデータと前記第２ガンマカーブのデータとを保持するパラメータ保持部を備え、且つ、前記第１ガンマカーブのデータを用いて前記第１ガンマ補正後データを生成し、前記第２ガンマカーブのデータを用いて前記第２ガンマ補正後データを生成するように構成されており、
前記第１ガンマカーブのデータは、前記第１ガンマカーブによる前記映像データと前記第１ガンマ補正後データとの対応関係を示す第１ＬＵＴを含み、
前記第２ガンマカーブのデータは、前記第２ガンマカーブによる前記映像データと前記第２ガンマ補正後データとの対応関係を示す第２ＬＵＴを含み、
前記ガンマ補正回路部は、更に、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第１値の場合、前記第１ＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第１ガンマカーブのＬＵＴから読み出された階調値が、前記第１ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第２値の場合、前記第２ＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第２ガンマカーブのＬＵＴから読み出された階調値が、前記第２ガンマ補正後データとして前記ガンマ補正回路部から出力される
データ駆動ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、複数の副画素で１画素が構成される液晶表示パネルの駆動技術に関する。
【背景技術】
【０００２】
液晶表示装置における重要な性能の一つは視野角であり、視野角を向上させるための技術が様々に検討されている。視野角を向上させる公知の手法の一つは、１画素を複数の副画素（サブピクセル）に分割し、その副画素を異なる駆動電圧で駆動することである。典型的には、１画素に２つの副画素が設けられる。同一の画素に属する副画素を異なる駆動電圧で駆動すると、液晶分子の向きが副画素毎に異なることになる。これにより、斜めから画像を見たときのガンマカーブの歪みを補償し、最小にすることができる。このような手法は文献Ｓａｎｇ  Ｓｏｏ  Ｋｉｍ，  “Ｔｈｅ  Ｗｏｒｌｄ’ｓ  Ｌａｒｇｅｓｔ  （８２−ｉｎ．）  ＴＦＴ−ＬＣＤ，”  ＳＩＤ  ０５  ＤＩＧＥＳＴ，  ２００５，  ｐｐ．  １８４２−１８４７に開示されている。
【０００３】
上記文献には、１画素が２つの副画素で構成された液晶表示パネルの構成として、ダブルゲートライン構造が開示されている。図１は、ダブルゲートライン構造を採用する液晶表示パネルの構成を示す概念図である。ダブルゲートライン構造を採用する液晶表示パネルでは、１画素が２つの副画素で構成されると共に１行の画素に沿って２本のゲート線が配置される。一方のゲート線は、一方の副画素に接続され、他方のゲート線は、他方の副画素に接続される。一つの画素の２つの副画素は、同一のデータ線に接続される。
【０００４】
より具体的には、１つのドット１０１は、水平方向に並べられた３つの画素：Ｒ画素１０２、Ｇ画素１０３、Ｂ画素１０４で構成される。Ｒ画素１０２が２つのＲ副画素１０２Ａ、１０２Ｂで構成され、Ｇ画素１０３が２つのＧ副画素１０３Ａ、１０３Ｂで構成され、更に、Ｂ画素１０４が、２つのＢ副画素１０４Ａ、１０４Ｂで構成される。Ｒ画素１０２、Ｇ画素１０３、Ｂ画素１０４の行のそれぞれに対して２本のゲート線Ｇｊ（Ａ）、Ｇｊ（Ｂ）が設けられる。加えて、Ｒ画素１０２の各列に対してデータ線Ｒｉが設けられ、Ｇ画素１０３の各列に対してデータ線Ｇｉが設けられ、Ｂ画素１０４の各列に対してデータ線Ｂｉが設けられる。同一のＲ画素１０２に属する２つのＲ副画素１０２Ａ、１０２Ｂは、同一のデータ線Ｒｊに接続され、同一のＧ画素１０３に属する２つのＧ副画素１０３Ａ、１０３Ｂは、同一のデータ線Ｇｊに接続され、同一のＢ画素１０４に属する２つのＢ副画素１０４Ａ、１０４Ｂは、同一のデータ線Ｂｊに接続される。
【０００５】
図２に示されているように、各副画素は、ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）と、対向電極ＶＣＯＭと画素電極との間に形成される液晶容量と、対向電極ＶＣＯＭと保持電極との間に形成される保持容量とで構成される。例えば、Ｒ副画素１０２Ａは、ＴＦＴ１０５Ａと、液晶容量１０６Ａと、保持容量１０７Ａで構成され、Ｒ副画素１０２Ｂは、ＴＦＴ１０５Ｂと、液晶容量１０６Ｂと、保持容量１０７Ｂとで構成される。他の副画素も同様の構成を有している。
【０００６】
或る水平期間においてゲート線Ｇｎ（Ａ）が選択されると、ゲート線Ｇｎ（Ａ）に接続されたＲ副画素１０２Ａ、Ｇ副画素１０３Ａ、Ｂ副画素１０４Ａが、それぞれ、データ線Ｒｉ、Ｇｉ、Ｂｉから供給される駆動電圧によって駆動される。続く水平期間においてゲート線Ｇｎ（Ｂ）が選択されると、ゲート線Ｇｎ（Ｂ）に接続されたＲ副画素１０２Ｂ、Ｇ副画素１０３Ｂ、Ｂ副画素１０４Ｂが、それぞれ、データ線Ｒｉ、Ｇｉ、Ｂｉから供給される駆動電圧によって駆動される。
【０００７】
図１、図２の構成の液晶表示パネルにおいては、同一の映像データの値に対して、２つの副画素が異なる駆動電圧で駆動される。言い換えれば、２つの副画素が異なるガンマカーブに従って駆動される。従って、２つの副画素を駆動するための駆動電圧の生成においては、異なるガンマカーブに従ったガンマ補正を行う必要がある。異なるガンマカーブによるガンマ補正を行うために、図１、図２の構成の液晶表示パネルを使用する液晶表示装置では、一般的な液晶表示装置とは異なる駆動方法が採用される。
【０００８】
特開２００７−２２６２４２号公報は、図１、図２に示された構成の液晶表示パネルを駆動する技術を開示している。図３は、この公報に開示された液晶表示装置２００の構成を示すブロック図である。液晶表示装置２００は、図１、図２に示された構成の液晶表示パネル２１０と、第１保持部２２０と、第２保持部２３０と、タイミング制御部２５０と、スイッチング部２６０と、第１ゲート駆動部２７０と、第２ゲート駆動部２８０と、データ駆動部２９０とを備えている。液晶表示装置がタイミングコントローラＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）と、ゲート駆動ＩＣと、データ駆動ＩＣとから構成されるアーキテクチャは、液晶表示装置の一般的なアーキテクチャの一つであるから、タイミング制御部２５０がタイミングコントローラＩＣに対応する構成要素であり、第１ゲート駆動部２７０及び第２ゲート駆動部２８０がゲート駆動ＩＣに対応する構成要素であり、データ駆動部２９０がデータ駆動ＩＣに対応する構成要素であると考えることが妥当である。第１保持部２２０は、”ハイピクセル”（即ち、Ｒ副画素１０２Ａ、Ｇ副画素１０３Ａ、Ｂ副画素１０４Ａ）に対するガンマカーブに対応するＬＵＴを保持し、第２保持部２３０は、”ローピクセル”（即ち、Ｒ副画素１０２Ｂ、Ｇ副画素１０３Ｂ、Ｂ副画素１０４Ｂ）に対するガンマカーブに対応するＬＵＴを保持している。第１保持部２２０及び第２保持部２３０のそれぞれには、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対して別のＬＵＴが用意されている。
【０００９】
この液晶表示装置２００は、概略的には、下記のように動作する：タイミング制御部２５０は、画像信号Ｒ、Ｇ、Ｂから一組の画像データＲ’、Ｇ’、Ｂ’を生成し、生成した画像データＲ’、Ｇ’、Ｂ’をデータ駆動部２９０に供給する。その一方で、スイッチング部２６０は、第１保持部２２０に保持されているハイピクセルガンマカーブに対応するデータと、第２保持部２３０に保持されているローピクセルガンマカーブに対応するデータとを、交互にデータ駆動部２９０に出力する。データ駆動部２９０は、スイッチング部２６０から受け取ったデータを用いて、画像データＲ’、Ｇ’、Ｂ’を補正し、補正された画像データＲ’、Ｇ’、Ｂ’をデータ電圧に変換する。ハイピクセルガンマカーブに対応するデータを用いた補正で得られたデータ電圧は、奇数番目のゲート線がアクティブにされている期間に出力され、ローピクセルガンマカーブに対応するデータを用いた補正で得られたデータ電圧は、偶数番目のゲート線がアクティブにされている期間に出力される。
【００１０】
【非特許文献１】Ｓａｎｇ  Ｓｏｏ  Ｋｉｍ，  “Ｔｈｅ  Ｗｏｒｌｄ’ｓ  Ｌａｒｇｅｓｔ  （８２−ｉｎ．）  ＴＦＴ−ＬＣＤ，”  ＳＩＤ  ０５  ＤＩＧＥＳＴ，  ２００５，  ｐｐ．  １８４２−１８４７
【特許文献１】特開２００７−２２６２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３の液晶表示装置２００の一つの問題点は、データ駆動部２９０（データ駆動ＩＣ）へのデータ送信量が増大してしまうことである。図３の液晶表示装置２００では、画像データＲ’、Ｇ’、Ｂ’に加え、ハイピクセルガンマカーブに対応するデータと、第２保持部２３０に保持されているローピクセルガンマカーブに対応するデータとが、交互にデータ駆動部２９０に送信される。これは、データ駆動部２９０へのデータ送信量を増大させる。これに対処するためには、データ転送速度を増大させるか、データ駆動部２９０に接続される信号線の数を増大させなくてはならない。データ転送速度を増大させることは、データ誤りの発生率を高くするため好ましくない。特に近年ではタイミングコントローラＩＣとデータ駆動ＩＣ間の伝送路の距離は、パネルの大型化が進んでいるため、ますます長くなってきている。このため、タイミングコントローラＩＣとデータ駆動ＩＣ間は高い周波数での伝送が難しくなってきている。一方、データ駆動部２９０に接続される信号線の数の増大は、伝送路のループ面積が大きくなるため伝送路から発生されるＥＭＩノイズが大きくなり好ましくない。特にデータ駆動部２９０が複数のデータ駆動ＩＣで構成されている場合に、ハイピクセルガンマカーブに対応するデータと第２保持部２３０に保持されているハイピクセルガンマカーブに対応するデータを送る信号線を各複数のデータ駆動ＩＣに接続することは、伝送路から発生されるＥＭＩノイズを増大させる。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付記されている。但し、付記された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１３】
本発明の液晶表示装置は、液晶表示パネル（２）と、前記液晶表示パネル（２）を駆動するデータ駆動ＩＣ（８）とを具備する。前記液晶表示パネル（２）は、第１ゲート線（Ｇ（２ｎ−１））と、第２ゲート線（Ｇ（２ｎ））と、データ線（Ｄｉ）と、前記データ線（Ｄｉ）と前記第１ゲート線（Ｇ（２ｎ−１））とに接続された第１副画素（１２Ａ）と、前記データ線（Ｄｉ）と前記第２ゲート線（Ｇ（２ｎ））とに接続された第２副画素（１２Ｂ）とを含む画素（１１）とを備えている。前記データ駆動ＩＣ（８）は、外部から受け取った映像データ（９）に対して、第１ガンマカーブに従ってガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データに対して第２ガンマカーブに従ってガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部（２２〜２５）（４４、４５Ａ、４５Ｂ）と、第１水平期間においては第１ガンマ補正後データに応答して前記データ線（Ｄｉ）を駆動し、前記第１水平期間に続く第２水平期間においては、前記第２ガンマ補正後データに応答して前記データ線（Ｄｉ）を駆動するように構成された駆動回路部（２７Ａ、２７Ｂ、２８〜３３）（４７〜５１）とを備える。
【発明の効果】
【００１４】
本発明によれば、複数の副画素で１画素が構成される液晶表示パネルを駆動するデータ駆動ＩＣへのデータ転送量を低減することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
図４は、本発明の第１の実施形態の液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、液晶表示パネル２と、基板３に設けられたタイミングコントローラＩＣ４と、基板５に設けられたゲート駆動ＩＣ６と、基板７に設けられたデータ駆動ＩＣ８とを備えている。
【００１６】
液晶表示パネル２は、複数のゲート線Ｇ１、Ｇ２・・・と、複数のデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４・・・と、これらが交差する位置に設けられた画素１１とを備えている。本実施例の液晶表示パネル２では、１画素１１が２つの副画素：メイン画素１２Ａ及びサブ画素１２Ｂで構成され、且つ、画素１１の各行に対して、２本のゲート線が設けられた構成を有している。ゲート線Ｇ１、Ｇ２は、最上段の行の画素１１に沿って設けられ、ゲート線Ｇ３、Ｇ４は、２番目の行の画素１１に沿って設けられている。メイン画素１２Ａは、奇数番目のゲート線Ｇ（２ｎ−１）に接続され、サブ画素１２Ｂは、偶数番目のゲート線Ｇ（２ｎ）に接続される。同一の画素１１に属するメイン画素１２Ａとサブ画素１２Ｂは、同一のデータ線に接続される。例えば、左端の列の画素１１に属するメイン画素１２Ａとサブ画素１２Ｂは、データ線Ｄ１に共通に接続され、左から２番目の列の画素１１に属するメイン画素１２Ａとサブ画素１２Ｂは、データ線Ｄ２に共通に接続される。本実施形態において、或る一のゲート線に対応して設けられた１行の画素１１は、１水平ラインの画素１１と呼ばれることがある。
【００１７】
メイン画素１２Ａは、画素電極１３Ａと、ＴＦＴ１４Ａとを備えており、同様に、サブ画素１２Ｂは、画素電極１３Ｂと、ＴＦＴ１４Ｂとを備えている。メイン画素１２Ａに設けられたＴＦＴ１４Ａのゲートは、奇数番目のゲート線Ｇ（２ｎ−１）に接続され、サブ画素１２Ｂに設けられたＴＦＴ１４Ｂのゲートは、偶数番目のゲート線Ｇ（２ｎ）に接続される。更に、ＴＦＴ１４Ａは、画素電極１３Ａとデータ線Ｄｉの間に接続され、ＴＦＴ１４Ｂは、画素電極１３Ｂとデータ線Ｄｉとの間に接続される。同一の画素１１のメイン画素１２Ａ、サブ画素１２Ｂに設けられたＴＦＴ１４ＡとＴＦＴ１４Ｂは、同一のデータ線Ｄｉに共通に接続されることに留意されたい。なお、図４には、液晶表示パネル２の一部の構成のみが図示されているが、液晶表示パネル２の全体が同様に構成されていることは、当業者には理解されよう。
【００１８】
タイミングコントローラＩＣ４は、データ駆動ＩＣ８に映像データ９をシリアル送信する。本実施形態では、映像データ９は、各画素の階調値を１０ビットで表す１０ビットデータである。加えて、タイミングコントローラＩＣ４は、タイミング制御信号（図示されない）をデータ駆動ＩＣ８及びゲート駆動ＩＣ６に供給して、データ駆動ＩＣ８及びゲート駆動ＩＣ６のタイミング制御を行う機能も有している。
【００１９】
ゲート駆動ＩＣ６は、液晶表示パネル２のゲート線Ｇｉを順次に駆動する。
【００２０】
データ駆動ＩＣ８のソース出力Ｓｉにはデータ線Ｄｉが接続されており、データ駆動ＩＣ８は、映像データ９に応答して液晶表示パネル２のデータ線Ｄｉを駆動する。本実施形態のデータ駆動ＩＣ８は、同一の画素１１に含まれるメイン画素１２Ａとサブ画素１２Ｂとに対して異なるガンマカーブに従ったガンマ補正を行うように構成されている。即ち、データ駆動ＩＣ８は、ある画素に対応する映像データ９に対して第１のガンマカーブ（以下、ガンマカーブ「Ａ」という。）に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてメイン画素１２Ａを駆動し、第２のガンマカーブ（以下、ガンマカーブ「Ｂ」という。）に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてサブ画素１２Ｂを駆動する。
【００２１】
図５は、データ駆動ＩＣ８の構成を示す概略図である。図５には、各データ駆動ＩＣ８が７２０本のソース出力Ｓ１−Ｓ７２０を有するとして、即ち、各データ駆動ＩＣ８が各水平期間に７２０個の画素１１を駆動するとしてデータ駆動ＩＣ８の構成が示されている。データ駆動ＩＣ８は、シリアルパラレル変換回路２１と、ガンマ演算回路２２と、パラメータ保持部２３と、１ビットのカウンタ２４と、デコーダ２５と、スイッチ２６と、１２ビットのラッチ回路２７Ａ、２７Ｂ、２８と、スイッチ回路２９と、１２ビットのラッチ回路３０と、レベルシフタ３１と、１２ビットのデコーダ３２と、アンプ回路３３とを備えている。ラッチ回路２７Ａ、２７Ｂ、２８、スイッチ回路２９、ラッチ回路３０、レベルシフタ３１、デコーダ３２、及びアンプ回路３３は、データ駆動ＩＣ８のソース出力と同じ数だけ設けられている。図５の構成では、データ駆動ＩＣ８に、７２０本のソース出力Ｓ１〜Ｓ７２０が設けられているので、ラッチ回路２７Ａ、２７Ｂ、２８、スイッチ回路２９、ラッチ回路３０、レベルシフタ３１、デコーダ３２、及びアンプ回路３３は、それぞれ、７２０個設けられる。
【００２２】
シリアルパラレル変換回路２１は、シリアル送信された映像データ９に対してシリアル−パラレル変換を行い、シリアル−パラレル変換された映像データ９をガンマ演算回路２２に供給する。
【００２３】
ガンマ演算回路２２と、パラメータ保持部２３と、１ビットカウンタ２４と、デコーダ２５とは、映像データ９に対してガンマ補正を行ってガンマ補正後データ１０を生成するガンマ補正回路部を構成している。本実施形態では、映像データ９が１０ビットデータであるのに対し、ガンマ補正後データ１０は、１２ビットデータである。
【００２４】
詳細には、パラメータ保持部２３には、ガンマカーブ「Ａ」によるガンマ補正（即ち、メイン画素１２Ａに対するガンマ補正）を近似演算によって行うための演算パラメータと、ガンマカーブ「Ｂ」によるガンマ演算（即ち、サブ画素１２Ｂに対するガンマ補正）を近似演算によって行うための演算パラメータとが格納される。ここで、演算パラメータとは、いずれも、映像データ９の各階調値に対応するガンマ補正後データ１０の階調値を近似演算によって求めるための近似式を決定するために使用される情報である。例えば、近似式に含まれる未定係数の情報が、演算パラメータとしてパラメータ保持部２３に格納される。ガンマカーブ「Ａ」による近似演算を行うための演算パラメータは、パラメータ保持部２３の最上位ビットが”１”であるアドレスに記憶され、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータは、最上位ビットが”０”であるアドレスに記憶される。
【００２５】
カウンタ２４は、１ビットのカウンタ値を保持しており、そのカウンタ値により、ガンマカーブ「Ａ」「Ｂ」のいずれの演算パラメータに対してアクセスを行うかを指定する。詳細には、カウンタ２４のカウンタ値は、パラメータ保持部２３のアクセスされるべきアドレスの最上位ビットとしてデコーダ２５に供給され、これにより、ガンマカーブ「Ａ」「Ｂ」のいずれの演算パラメータに対してアクセスを行うかが指定される。スタート信号が活性化されると、カウンタ２４は、１画素分の映像データ９が受信される周波数の２倍の周波数でカウンタ値を”０”と”１”との間で反転させる。そのカウンタ値がアドレスの最上位ビットとしてデコーダ２５に供給される。ストップ信号が活性化されると、カウンタ２４は、その動作を停止してリセットされる。カウンタ２４のカウンタ値は、スイッチ２６にも供給される。
【００２６】
デコーダ２５は、カウンタ２４から受け取ったカウンタ値をアドレスの最上位ビットとし、ガンマ演算回路２２から受け取った映像データ９を下位ビットとして指定されるパラメータ保持部２３のアドレスを選択する。
【００２７】
ガンマ演算回路２２は、パラメータ保持部２３のデコーダ２５によって選択されたアドレスから演算パラメータを取り出し、取り出した演算パラメータを用いて映像データ９に対して近似的なガンマ補正演算を行うことによってガンマ補正後データ１０を生成する。生成されたガンマ補正後データ１０は、ラッチ回路２６に出力される。後述されるように、ガンマ演算回路２２からは、メイン画素１２Ａに対応するガンマカーブ「Ａ」で補正されたガンマ補正後データ１０と、サブ画素１２Ｂに対応するガンマカーブ「Ｂ」で補正されたガンマ補正後データ１０とが交互に出力される。
【００２８】
スイッチ２６は、カウンタ２４から出力されるカウンタ値に応答してガンマ演算回路２２の出力を、ラッチ回路２７Ａ又はラッチ回路２７Ｂに接続する。スイッチ２６の機能により、ガンマカーブ「Ａ」で補正されたガンマ補正後データ１０はラッチ回路２７Ａに送られ、ガンマカーブ「Ｂ」で補正されたガンマ補正後データ１０はラッチ回路２７Ｂに送られる。
【００２９】
ラッチ回路２７Ａ、２７Ｂ、２８、スイッチ回路２９、ラッチ回路３０、レベルシフタ３１、デコーダ３２、及びアンプ回路３３は、ガンマ補正後データ１０に応答してソース出力Ｓ１〜Ｓ７２０に接続されたデータ線Ｄ１〜Ｄ７２０を駆動する駆動回路部として機能する。
【００３０】
より詳細に説明すると、ラッチ回路２７Ａは、ガンマカーブ「Ａ」によりガンマ補正されたガンマ補正後データ１０をガンマ演算回路２２から受け取って保存する。ラッチ回路２７Ａは、左端のラッチ回路２７Ａから順次にガンマ補正後データ１０を受け取るように構成されている。一方、ラッチ回路２７Ｂは、ガンマカーブ「Ｂ」によりガンマ補正されたガンマ補正後データ１０をガンマ演算回路２２から受け取って保存する。ラッチ回路２７Ｂも、左端のラッチ回路２７Ｂから順次にガンマ補正後データ１０を受け取るように構成されている。ラッチ回路２８は、その入力が対応するラッチ回路２７Ｂの出力に接続されており、ガンマカーブ「Ｂ」によりガンマ補正されたガンマ補正後データ１０をラッチ回路２７Ｂから受け取って保存する。スイッチ回路２９は、ラッチ回路２７Ａ又はラッチ回路２８を選択的にラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢに応答して、ラッチ回路２７Ａ又はラッチ回路２８からガンマ補正後データ１０を受け取って保存する。ラッチ回路３０は、ラッチしたガンマ補正後データ１０を、レベルシフタ３１を介してデコーダ３２に送る。デコーダ３２は、ラッチ回路３０から受け取ったガンマ補正後データ１０に対してＤ／Ａ変換を行い、ガンマ補正後データ１０の階調値に対応するアナログ電圧信号を生成する。アンプ回路３３は、デコーダ３２から受け取ったアナログ電圧信号の電圧レベルに対応する電圧レベル（基本的には、アナログ電圧信号の電圧レベルと同じ電圧レベル）を有する駆動電圧をソース出力Ｓ１〜Ｓ７２０から出力して、データ線Ｄ１〜Ｄ７２０を駆動する。
【００３１】
図６Ａ、図６Ｂは、本実施形態の液晶表示装置１の動作を示すタイミングチャートである。ここで、図６Ａ、図６Ｂは、破線において接合された一つのタイミングチャートを構成していることに留意されたい。以下においては、１水平ラインの画素１１にそれぞれに対応する映像データ９をＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）と記載する。また、映像データＤ（ＯＲＧｋ）に対してメイン画素１２Ａに対応するガンマカーブ「Ａ」でガンマ補正を行うことによって得られるガンマ補正後データ１０をＤ（ＧＡｋ）と記載し、映像データＤ（ＯＲＧｋ）に対してサブ画素１２Ｂに対応するガンマカーブ「Ｂ」でガンマ補正されたガンマ補正後データ１０をＤ（ＧＢｋ）と記載する。
【００３２】
本実施形態の液晶表示装置１では、１水平ラインの画素１１に対応する７２０個の映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）が２水平期間毎にデータ駆動ＩＣ８に転送される。即ち、奇数番目の水平期間では、Ｄ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送され、偶数番目の水平期間では、Ｄ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）がデータ駆動ＩＣ８に転送される。データ駆動ＩＣ８は、第（２ｎ−１）、第（２ｎ）水平期間でデータ駆動ＩＣ８に転送された映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）に応答して、第（２ｎ＋１）水平期間においてゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａを駆動し、第（２ｎ＋２）水平期間においてゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂを駆動する。以下では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂの駆動に関連した動作を説明する。他のメイン画素１２Ａ、サブ画素１２Ｂも同様の手順によって駆動されることは、当業者には理解されよう。
【００３３】
第（２ｎ−１）水平期間：
第（２ｎ−１）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。これらの映像データＤの転送に先立ち、スタート信号が活性化され、これにより、カウンタ２４の動作が許可される。続いて最初の映像データＤ（ＯＲＧ１）が転送されると、カウンタ２４の出力が”１”に設定され、アドレスの最上位ビットが”１”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ａ」の演算パラメータがアクセス可能になる。更にデコーダ２５は、映像データＤ（ＯＲＧ１）を受け取り、映像データＤ（ＯＲＧ１）の階調値に対応するアドレスを選択する。ガンマ演算回路２２は、選択されたアドレスからガンマカーブ「Ａ」の演算パラメータを取り出し、取り出したガンマカーブ「Ａ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＡ１）を出力する。
【００３４】
スイッチ２６は、カウンタ２４の出力が”１”に設定されたことに応答してガンマ演算回路２２の出力をラッチ回路２７Ａに接続する。更に、ソース出力Ｓ１に対応するラッチ回路２７Ａがトリガされ、ガンマ補正後データＤ（ＧＡ１）がソース出力Ｓ１に対応するラッチ回路２７Ａに格納される。
【００３５】
続いて、カウンタ２４の出力が”０”に設定され、アドレスの最上位ビットが”０”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ｂ」の演算パラメータがアクセス可能になる。デコーダ２５は、映像データＤ（ＯＲＧ１）の階調値に対応するアドレスを選択し、ガンマ演算回路２２は、選択されたアドレスから演算パラメータを取り出し、取り出したガンマカーブ「Ｂ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＢ１）を出力する。
【００３６】
スイッチ２６は、カウンタ２４の出力が”０”に設定されたことに応答してガンマ演算回路２２の出力をラッチ回路２７Ｂに接続する。更に、ソース出力Ｓ１に対応するラッチ回路２７Ｂがトリガされ、ガンマ補正後データＤ（ＧＢ１）がソース出力Ｓ１に対応するラッチ回路２７Ｂに格納される。
【００３７】
映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ３６０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）が格納され、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）が格納される。映像データＤ（ＯＲＧ３６０）のデータ駆動ＩＣ８への転送が完了すると、ストップ信号が活性化され、カウンタ２４がリセットされる。
【００３８】
第（２ｎ）水平期間：
第（２ｎ）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）がデータ駆動ＩＣ８に転送される。これらの映像データＤの転送に先立ち、スタート信号が活性化され、これにより、カウンタ２４の動作が許可される。続いて最初の映像データＤ（ＯＲＧ３６１）が転送されると、カウンタ２４の出力が”１”に設定され、アドレスの最上位ビットが”１”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ａ」の演算パラメータがアクセス可能になる。更にデコーダ２５は、映像データＤ（ＯＲＧ３６１）を受け取り、映像データＤ（ＯＲＧ３６１）の階調値に対応するアドレスを選択する。ガンマ演算回路２２は、選択されたアドレスからガンマカーブ「Ａ」の演算パラメータを取り出し、取り出したガンマカーブ「Ａ」の演算パラメータとＤ（ＯＲＧ３６１）を用いて近似演算を行い、Ｄ（ＯＲＧ３６１）に対応するガンマ補正後データＤ（ＧＡ３６１）を出力する。
【００３９】
スイッチ２６は、カウンタ２４の出力が”１”に設定されたことに応答してガンマ演算回路２２の出力をラッチ回路２７Ａに接続する。更に、ソース出力Ｓ３６１に対応するラッチ回路２７Ａがトリガされ、ガンマ補正後データＤ（ＧＡ３６１）がソース出力Ｓ３６１に対応するラッチ回路２７Ａに格納される。
【００４０】
続いて、カウンタ２４の出力が”０”に設定され、アドレスの最上位ビットが”０”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ｂ」の演算パラメータがアクセス可能になる。デコーダ２５は、映像データＤ（ＯＲＧ３６１）の階調値に対応するアドレスを選択し、ガンマ演算回路２２は、選択されたアドレスから演算パラメータを取り出し、取り出したガンマカーブ「Ｂ」の演算パラメータとＤ（ＯＲＧ３６１）を用いて近似演算を行い、Ｄ（ＯＲＧ３６１）に対応するガンマ補正後データＤ（ＧＢ３６１）を出力する。
【００４１】
スイッチ２６は、カウンタ２４の出力が”０”に設定されたことに応答してガンマ演算回路２２の出力をラッチ回路２７Ｂに接続する。更に、ソース出力Ｓ３６１に対応するラッチ回路２７Ｂがトリガされ、ガンマ補正後データＤ（ＧＢ３６１）がソース出力Ｓ３６１に対応するラッチ回路２７Ｂに格納される。
【００４２】
映像データＤ（ＯＲＧ３６２）〜Ｄ（ＯＲＧ７２０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ３６１）〜Ｄ（ＧＡ７２０）が格納され、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ３６１）〜Ｄ（ＧＢ７２０）が格納される。映像データＤ（ＯＲＧ７２０）のデータ駆動ＩＣ８への転送が完了すると、ストップ信号が活性化され、カウンタ２４がリセットされる。
【００４３】
第（２ｎ＋１）水平期間：
第（２ｎ＋１）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２７Ａをラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２７Ａに格納されているガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路２７Ａからラッチ回路３０に転送される。ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）のラッチ回路２７Ａからラッチ回路３０への転送に並行して、ラッチ回路２７Ｂに格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）が、ラッチ回路２８に転送される。
【００４４】
第（２ｎ＋１）水平期間では、ラッチ回路３０に転送されたＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋１）がプルアップされる。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａが駆動される。
【００４５】
第（２ｎ＋２）水平期間：
第（２ｎ＋２）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２８をラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２８に格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）がラッチ回路２８からラッチ回路３０に転送される。
【００４６】
第（２ｎ＋２）水平期間では、ラッチ回路３０に転送されたＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋２）がプルアップされる。この結果、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂが駆動される。
【００４７】
以上の手順により、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてサブ画素１２Ｂが駆動される。
【００４８】
本実施形態の液晶表示装置１の利点は、データ駆動ＩＣ８においてガンマ補正が行われる構成を採用していることにより、データ駆動ＩＣ８へのデータ転送量を低減できることにある。図３の液晶表示装置２００では、画像データＲ’、Ｇ’、Ｂ’に加え、ハイピクセルガンマカーブに対応するデータと、第２保持部２３０に保持されているローピクセルガンマカーブに対応するデータとが、交互にデータ駆動部２９０に送信される。これは、データ駆動部２９０へのデータ送信量を増大させる。一方、本実施形態の液晶表示装置１では、ガンマカーブ「Ａ」、「Ｂ」のデータを格納するパラメータ保持部２３がデータ駆動ＩＣ８に設けられるため、ガンマ補正を行うたびにガンマカーブに対応するデータを外部からデータ駆動ＩＣ８に転送する必要がない。このように、本実施形態の液晶表示装置１では、データ駆動ＩＣ８へのデータ転送量を低減させることができる。
【００４９】
なお、上記の本実施形態では、発明の理解を容易にするために、各画素１１が表示する色については言及されていない。しかしながら、実際の液晶表示パネルでは、画素１１には、赤を表示する画素（Ｒ画素）、緑を表示する画素（Ｇ画素）と、青を表示する画素（Ｂ画素）とがある。この場合、ガンマ補正において使用されるガンマカーブは、画素が表示すべき色に応じて異なるように設定されることが好ましい。このような変更は、パラメータ保持部２３に、下記の６つの演算パラメータ：
（１）Ｒ画素のメイン画素のガンマカーブの演算パラメータ
（２）Ｒ画素のサブ画素のガンマカーブの演算パラメータ
（３）Ｇ画素のメイン画素のガンマカーブの演算パラメータ
（４）Ｇ画素のサブ画素のガンマカーブの演算パラメータ
（５）Ｂ画素のメイン画素のガンマカーブの演算パラメータ
（６）Ｂ画素のサブ画素のガンマカーブの演算パラメータ
を用意すると共に、パラメータ保持部２３に対して画素１１の色に応じたアドレッシングを行うことによって容易に実現できる。
【００５０】
また、上記の本実施形態ではパラメータ保持部２３には近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【００５１】
（第２の実施形態）
図７は、本発明の第２の実施形態の液晶表示装置１のデータ駆動ＩＣ８の構成を示すブロック図である。第２の実施形態のデータ駆動ＩＣ８の構成は、第１の実施形態と類似している。相違点は、パラメータ保持部２３の代わりに、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータを保持するパラメータ保持部２３Ａとガンマカーブ「Ｂ」による近似演算を行うための演算パラメータを保持するパラメータ保持部２３Ｂとが用意され、デコーダ２５の代わりにセレクタ３４が設けられることである。本実施形態では、カウンタ２４の出力は、セレクタ３４の動作を切り替える切り替え制御信号としてセレクタ３４に供給される。セレクタ３４は、カウンタ２４の出力に応じてパラメータ保持部２３Ａ、２３Ｂの一方を選択してガンマ演算回路２２に接続する。ガンマ演算回路２２は、選択されたパラメータ保持部の映像データ９に対応するアドレスから演算パラメータを取り出し、取り出した演算パラメータと映像データ９を用いて近似演算を行い、ガンマ補正後データ１０としてラッチ回路２７Ａ、又はラッチ回路２７Ｂに出力する。
【００５２】
図８Ａ、図８Ｂは、第２の実施形態の液晶表示装置１の動作を示すタイミングチャートである。ここで図８Ａ、図８Ｂは、破線において接合された一つのタイミングチャートを構成していることに留意されたい。第２の実施形態の液晶表示装置１の動作は、本質的には第１の実施形態と同じである。
【００５３】
第（２ｎ−１）水平期間：
第（２ｎ−１）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。最初の映像データＤ（ＯＲＧ１）が転送されると、カウンタ２４の出力が”１”に設定され、切り替え制御信号が”１”に設定される。これにより、セレクタ３４によってパラメータ保持部２３Ａが選択され、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータを保持するパラメータ保持部２３Ａがアクセス可能になる。ガンマ演算回路２２は、映像データＤ（ＯＲＧ１）の階調値に対応するパラメータ保持部２３Ａのアドレスからガンマカーブ「Ａ」の演算パラメータを取り出し、ガンマカーブ「Ａ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＡ１）を出力する。出力されたガンマ補正後データＤ（ＧＡ１）は、ソース出力Ｓ１に対応するラッチ回路２７Ａに格納される。
【００５４】
続いて、カウンタ２４の出力が”０”に設定され、切り替え制御信号が”０”に設定される。に設定される。これにより、セレクタ３４によってパラメータ保持部２３Ｂが選択され、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータを保持するパラメータ保持部２３Ｂがアクセス可能になる。ガンマ演算回路２２は、映像データＤ（ＯＲＧ１）の階調値に対応するパラメータ保持部２３Ｂのアドレスから演算パラメータを取り出し、ガンマカーブ「Ｂ」の演算パラメータと映像データＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＢ１）を出力する。出力されたガンマ補正後データＤ（ＧＢ１）は、ガンマ補正後データＤ（ＧＢ１）としてガンマ演算回路２２から出力され、ソース出力Ｓ１に対応するラッチ回路２７Ｂに格納される。
【００５５】
映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ３６０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）が格納され、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）が格納される。映像データＤ（ＯＲＧ３６０）のデータ駆動ＩＣ８への転送が完了すると、ストップ信号が活性化され、カウンタ２４がリセットされる。
【００５６】
第（２ｎ）水平期間：
第（２ｎ）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）がデータ駆動ＩＣ８に転送される。映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）についても、Ｄ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）と同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ３６１）〜Ｄ（ＧＡ７２０）が格納され、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ３６１）〜Ｄ（ＧＢ７２０）が格納される。
【００５７】
第（２ｎ＋１）水平期間：
第（２ｎ＋１）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２７Ａをラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２７Ａに格納されているガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路２７Ａからラッチ回路３０に転送される。ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）のラッチ回路２７Ａからラッチ回路３０への転送に並行して、ラッチ回路２７Ｂに格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）が、ラッチ回路２８に転送される。
【００５８】
第（２ｎ＋１）水平期間では、ラッチ回路３０に転送されたＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋１）がプルアップされる。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）に応じてゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａが駆動される。
【００５９】
第（２ｎ＋２）水平期間：
第（２ｎ＋２）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２８をラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２８に格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）がラッチ回路２８からラッチ回路３０に転送される。
【００６０】
第（２ｎ＋２）水平期間では、ラッチ回路３０に転送されたＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋２）がプルアップされる。この結果、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）に応じてゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂが駆動される。
【００６１】
以上の手順により、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてサブ画素１２Ｂが駆動される。
【００６２】
第２の実施形態の液晶表示装置も、第１の実施形態の液晶表示装置と同様に、データ駆動ＩＣ８へのデータ転送量を低減することができる。
【００６３】
また、上記の本実施形態ではパラメータ保持部２３Ａ、２３Ｂには近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【００６４】
（第３の実施形態）
図９は、本発明の第３の実施形態の液晶表示装置１のデータ駆動ＩＣ８の構成を示すブロック図である。第３の実施形態では、データ駆動ＩＣ８に２つのガンマ演算回路：ガンマ演算回路２２Ａ、２２Ｂが設けられる。ガンマ演算回路２２Ａには、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路２２Ａは、映像データ９とガンマカーブ「Ａ」の演算パラメータを用いて近似演算を行うことにより、映像データ９に対してガンマカーブ「Ａ」によるガンマ補正を行ってガンマ補正後データ１０Ａを生成する。一方、ガンマ演算回路２２Ｂには、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路２２Ｂは、映像データ９とガンマカーブ「Ｂ」の演算パラメータを用いて近似演算を行うことにより、映像データ９に対してガンマカーブ「Ｂ」によるガンマ補正を行ってガンマ補正後データ１０Ｂを生成する。
【００６５】
ガンマ演算回路２２Ａの出力は、ラッチ回路２７Ａに接続されており、ガンマ演算回路２２Ｂの出力は、ラッチ回路２７Ｂに接続されている。ガンマ演算回路２２Ａによって生成されたガンマ補正後データ１０Ａは、ラッチ回路２７Ａに格納され、ガンマ演算回路２２Ｂによって生成されたガンマ補正後データ１０Ｂは、ラッチ回路２７Ｂに格納される。本実施形態では、ガンマ演算回路２２Ａとラッチ回路２７Ａとを接続する配線と、ガンマ演算回路２２Ｂとラッチ回路２７Ｂとを接続する配線とが別々に設けられていることに留意されたい。上述のように、ラッチ回路２７Ｂの出力はラッチ回路２８に接続されており、スイッチ回路２９は、ラッチ回路２７Ａ又はラッチ回路２８を選択的にラッチ回路３０に接続する。ガンマ補正後データ１０Ａは、ラッチ回路２７Ａからラッチ回路３０に転送され、ガンマ補正後データ１０Ｂは、ラッチ回路２８を介してラッチ回路２７Ｂからラッチ回路３０に転送される。ラッチ回路３０に格納されたガンマ補正後データ１０Ａ、１０Ｂは、デコーダ３２に転送される。これにより、ソース出力Ｓ１〜Ｓ７２０からは、ガンマ補正後データ１０Ａ又はガンマ補正後データ１０Ｂに対応する駆動電圧が出力される。
【００６６】
図１０Ａ、図１０Ｂは、第３の実施形態の液晶表示装置１の動作を示すタイミングチャートである。ここで、図１０Ａ、図１０Ｂは、破線において接合された一つのタイミングチャートを構成していることに留意されたい。以下では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂの駆動に関連した動作を説明する。
【００６７】
第（２ｎ−１）水平期間：
第（２ｎ−１）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。最初の映像データＤ（ＯＲＧ１）が転送されると、ガンマ演算回路２２Ａによって映像データＤ（ＯＲＧ１）に対してガンマカーブ「Ａ」によるガンマ補正が行われてガンマ補正後データＤ（ＧＡ１）が生成され、ガンマ演算回路２２Ｂによって映像データＤ（ＯＲＧ１）に対してガンマカーブ「Ｂ」によるガンマ補正が行われてガンマ補正後データＤ（ＧＢ１）が生成される。ガンマ演算回路２２Ａから出力されたガンマ補正後データＤ（ＧＡ１）は、ソース線Ｓ１に対応するラッチ回路２７Ａに格納され、ガンマ演算回路２２Ｂから出力されたガンマ補正後データＤ（ＧＢ１）は、ソース線Ｓ１に対応するラッチ回路２７Ｂに格納される。
【００６８】
映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ３６０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）が格納され、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）が格納される。
【００６９】
第（２ｎ）水平期間：
第（２ｎ）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）がデータ駆動ＩＣ８に転送される。映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）についても、Ｄ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）と同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ａにガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ３６１）〜Ｄ（ＧＡ７２０）が格納され、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路２７Ｂにガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ３６１）〜Ｄ（ＧＢ７２０）が格納される。
【００７０】
第（２ｎ＋１）水平期間：
第（２ｎ＋１）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２７Ａをラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２７Ａに格納されているガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路２７Ａからラッチ回路３０に転送される。
【００７１】
ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路３０に転送されると、転送されたＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋１）がプルアップされる。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａが駆動される。
【００７２】
第（２ｎ＋１）水平期間では、更に、ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）のラッチ回路２７Ａからラッチ回路３０への転送に並行して、ラッチ回路２７Ｂに格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）が、ラッチ回路２８に転送される。
【００７３】
第（２ｎ＋２）水平期間：
第（２ｎ＋２）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、スイッチ回路２９は、ラッチ回路２８をラッチ回路３０に接続する。ラッチ回路３０は、ストローブ信号ＳＴＢのプルアップに応答して、ラッチ回路２８に格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）がラッチ回路２８からラッチ回路３０に転送される。
【００７４】
第（２ｎ＋２）水平期間では、ラッチ回路３０に転送されたＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋２）がプルアップされる。この結果、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７６０）に応じてゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂが駆動される。
【００７５】
以上の手順により、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてサブ画素１２Ｂが駆動される。
【００７６】
第３の実施形態の液晶表示装置も、第１及び第２の実施形態の液晶表示装置と同様に、データ駆動ＩＣ８へのデータ転送量を低減することができる。加えて、第３の実施形態の液晶表示装置は、第１及び第２の実施形態の液晶表示装置と比較して、ガンマ演算回路の動作速度が遅いことが許容されるという利点がある。ただし、第１及び第２の実施形態の液晶表示装置は、第３の実施形態の液晶表示装置に対してハードウェア規模が小さいという利点があることにも留意されたい。
【００７７】
なお、上記の第３の実施形態では、ガンマ演算回路２２Ａ、２２Ｂに近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２Ａ、２２ＢはガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【００７８】
（第４の実施形態）
図１１は、本発明の第４の実施形態の液晶表示装置１のデータ駆動ＩＣ８の構成を示すブロック図である。第４の実施形態では、第１乃至第３の実施形態とは異なる構成のデータ駆動ＩＣ８が使用される。以下では、第４の実施形態におけるデータ駆動ＩＣ８の構成を図１１を参照しながら説明する。図１１では、各データ駆動ＩＣ８が７２０本のソース出力Ｓ１−Ｓ７２０を有するとして、即ち、各データ駆動ＩＣ８が各水平期間に７２０個の画素１１を駆動するとしてデータ駆動ＩＣ８の構成が示されている。
【００７９】
データ駆動ＩＣ８は、シリアルパラレル変換回路４１と、１０ビットのラッチ回路４２、４３と、ガンマ演算回路４４と、パラメータ保持部４５Ａ、４５Ｂと、セレクタ４６と、１２ビットのラッチ回路４７、４８と、レベルシフタ４９と、１２ビットのデコーダ５０と、アンプ回路５１とを備えている。ラッチ回路４２、４３、４７、４８、レベルシフタ４９、デコーダ５０、及びアンプ回路５１は、データ駆動ＩＣ８のソース出力と同じ数だけ設けられている。図１１の構成では、データ駆動ＩＣ８に、７２０本のソース出力Ｓ１〜Ｓ７２０が設けられているので、ラッチ回路４２、４３、４７、４８、レベルシフタ４９、デコーダ５０、及びアンプ回路５１は、それぞれ、７２０個設けられる。
【００８０】
シリアルパラレル変換回路４１は、シリアル送信された映像データ９に対してシリアル−パラレル変換を行い、シリアル−パラレル変換された映像データ９を順次にラッチ回路４２に送信する。
【００８１】
ラッチ回路４２、４３は、１０ビットの映像データ９を順次に受けとって一時的に格納し、受け取った映像データ９を、受け取った順にガンマ演算回路４４に順次に転送する一時格納回路部として機能する。詳細には、ラッチ回路４２は、シリアルパラレル変換回路４１から順次に送信される映像データ９を、左端のラッチ回路４２から順次に受け取るように構成されている。一方、ラッチ回路４３は、ラッチ回路４２に格納された映像データ９を同時にラッチ回路４２からラッチする。ラッチ回路４３は、ラッチした映像データ９を左端のラッチ回路４３から順次にガンマ演算回路４４に送る。以下では、ラッチ回路４３からガンマ演算回路４４に送られる１０ビットの映像データを、データ駆動ＩＣに送られる映像データ９と区別して映像データ９ａと記載する。
【００８２】
ガンマ演算回路４４と、パラメータ保持部４５Ａ、４５Ｂと、セレクタ４６は、映像データ９ａに対してガンマ補正を行ってガンマ補正後データ１０を生成するガンマ補正回路部を構成している。本実施形態では、映像データ９ａが１０ビットデータであるのに対し、ガンマ補正後データ１０は、１２ビットデータである。
【００８３】
パラメータ保持部４５Ａは、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータを保持しており、パラメータ保持部４５Ｂは、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータを保持している。セレクタ３４は、パラメータ保持部４５Ａ、４５Ｂの一方を選択してガンマ演算回路４４に接続する。ガンマ演算回路４４は、選択されたパラメータ保持部から演算パラメータを取り出し、取り出した演算パラメータと映像データ９ａを用いて近似演算を行い、ガンマ補正後データ１０としてラッチ回路４７に出力する。
【００８４】
ラッチ回路４７、４８、レベルシフタ４９、デコーダ５０、及びアンプ回路５１は、ガンマ補正後データ１０に応答してソース出力Ｓ１〜Ｓ７２０に接続されたデータ線Ｄ１〜Ｄ７２０を駆動する駆動回路部として機能する。
【００８５】
より詳細に説明すると、ラッチ回路４７は、ガンマ補正後データ１０をガンマ演算回路４４から受け取って保存する。ラッチ回路４７は、左端のラッチ回路４７から順次にガンマ補正後データ１０を受け取るように構成されている。ラッチ回路４８は、ストローブ信号ＳＴＢに応答して、ラッチ回路４７からガンマ補正後データ１０を受け取って保存する。ラッチ回路４８は、ラッチしたガンマ補正後データ１０を、レベルシフタ４９を介してデコーダ５０に送る。デコーダ５０は、ラッチ回路４８から受け取ったガンマ補正後データ１０に対してＤ／Ａ変換を行い、ガンマ補正後データ１０の階調値に対応するアナログ電圧信号を生成する。アンプ回路５１は、デコーダ５０から受け取ったアナログ電圧信号の電圧レベルに対応する電圧レベル（基本的には、アナログ電圧信号の電圧レベルと同じ電圧レベル）を有する駆動電圧をソース出力Ｓ１〜Ｓ７２０から出力して、データ線Ｄ１〜Ｄ７２０を駆動する。
【００８６】
図１２Ａ、図１２Ｂは、第４の実施形態の液晶表示装置１の動作を示すタイミングチャートである。ここで、図１２Ａ、図１２Ｂは、破線において接合された一つのタイミングチャートを構成していることに留意されたい。以下では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂの駆動に関連した動作を説明する。
【００８７】
第（２ｎ−２）水平期間：
第（２ｎ−２）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。転送された映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）は、ソース出力Ｓ１〜Ｓ３６０に対応するラッチ回路４２に順次に転送されて格納される。
【００８８】
第（２ｎ−１）水平期間：
第（２ｎ−１）水平期間では、ゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａ及びゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂに対応する映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）がデータ駆動ＩＣ８に転送される。転送された映像データＤ（ＯＲＧ３６１）〜Ｄ（ＯＲＧ７２０）は、ソース出力Ｓ３６１〜Ｓ７２０に対応するラッチ回路４２に順次に転送されて格納される。
【００８９】
第（２ｎ）水平期間：
第（２ｎ）水平期間では、ラッチ回路４２に格納された映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）が、ラッチ回路４３に転送される。ラッチ回路４３は、映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）を順次にガンマ演算回路４４に転送する。
【００９０】
ガンマ演算回路４４は、ラッチ回路４３から映像データＤ（ＯＲＧ１）を受け取ると、受け取った映像データＤ（ＯＲＧ１）に対してガンマ補正を行う。第（２ｎ）水平期間では、セレクタ３４によってパラメータ保持部４５Ａが選択され、ガンマカーブ「Ａ」の演算パラメータを保持するパラメータ保持部４５Ａがアクセス可能になる。ガンマ演算回路４４は、パラメータ保持部４５Ａからガンマカーブ「Ａ」の演算パラメータを取り出し、取り出した演算パラメータとラッチ回路４３から受け取った映像データＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＡ１）を出力する。出力されたガンマ補正後データＤ（ＧＡ１）は、ソース出力Ｓ１に対応するラッチ回路４７に格納される。
【００９１】
映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ７２０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ１〜Ｓ７２０に対応するラッチ回路４７にガンマカーブ「Ａ」により補正されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）が格納される。
【００９２】
第（２ｎ＋１）水平期間：
第（２ｎ＋１）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、ラッチ回路４８は、ラッチ回路４７に格納されているガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路４７からラッチ回路４８に転送される。
【００９３】
ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）がラッチ回路４８に転送されると、転送されたＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋１）がプルアップされる。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてゲート線Ｇ（２ｎ＋１）に接続されたメイン画素１２Ａが駆動される。
【００９４】
ガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）のラッチ回路４８への転送に並行して、ガンマ演算回路４４は、映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ７２０）に対してガンマカーブ「Ｂ」によるガンマ補正を行う。詳細には、第（２ｎ＋１）水平期間では、セレクタ３４によってパラメータ保持部４５Ｂが選択され、ガンマカーブ「Ｂ」の演算パラメータを保持するパラメータ保持部４５Ｂがアクセス可能になる。ガンマ演算回路４４は、パラメータ保持部４５Ｂからガンマカーブ「Ｂ」の演算パラメータを取り出し、取り出した演算パラメータとラッチ回路４３から受け取った映像データＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＢ１）を出力する。出力されたガンマ補正後データＤ（ＧＢ１）は、ソース出力Ｓ１に対応するラッチ回路４７に格納される。
【００９５】
映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ７２０）についても、同様の手順でガンマ補正が行われる。これにより、ソース出力Ｓ１〜Ｓ７２０に対応するラッチ回路４７にガンマカーブ「Ｂ」により補正されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）が格納される。
【００９６】
第（２ｎ＋２）水平期間：
第（２ｎ＋２）水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、ラッチ回路４８は、ラッチ回路４７に格納されているガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）をラッチする。これにより、ガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）がラッチ回路４７からラッチ回路４８に転送される。
【００９７】
ガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）がラッチ回路４８に転送されると、転送されたＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動されると共に、ゲート線Ｇ（２ｎ＋２）がプルアップされる。この結果、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてゲート線Ｇ（２ｎ＋２）に接続されたサブ画素１２Ｂが駆動される。
【００９８】
以上の手順により、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ７２０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ７２０）に応じてサブ画素１２Ｂが駆動される。
【００９９】
第４の実施形態の液晶表示装置も、第１乃至第３の実施形態の液晶表示装置と同様に、データ駆動ＩＣ８へのデータ転送量を低減できる。
【０１００】
なお、上記の第４の実施形態では第１及び第２の実施形態と同様に、パラメータ保持部４５Ａ、４５Ｂには近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【図面の簡単な説明】
【０１０１】
【図１】図１は、１画素が２つの副画素で構成された液晶表示パネルの構成を示す概念図である。
【図２】図２は、１画素が２つの副画素で構成された液晶表示パネルの構成を示す回路図である。
【図３】図３は、従来の液晶表示装置の構成を示すブロック図である。
【図４】図４は、本発明の第１の実施形態の液晶表示装置の構成を示すブロック図である。
【図５】図５は、第１の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。
【図６Ａ】図６Ａは、第１の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図６Ｂ】図６Ｂは、第１の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図７】図７は、第２の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。
【図８Ａ】図８Ａは、第２の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図８Ｂ】図８Ｂは、第２の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図９】図９は、第３の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。
【図１０Ａ】図１０Ａは、第３の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図１０Ｂ】図１０Ｂは、第３の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図１１】図１１は、第４の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。
【図１２Ａ】図１２Ａは、第４の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【図１２Ｂ】図１２Ｂは、第４の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。
【符号の説明】
【０１０２】
１：液晶表示装置
２：液晶表示パネル
３：基板
４：タイミングコントローラＩＣ
５：基板
６：ゲート駆動ＩＣ
７：基板
８：データ駆動ＩＣ
９、９ａ、Ｄ（ＯＲＧ１）：映像データ
１０、Ｄ（ＧＡ１）、Ｄ（ＧＢ１）：ガンマ補正後データ
１１：画素
１２Ａ：メイン画素
１２Ｂ：サブ画素
１３Ａ、１３Ｂ：画素電極
１４Ａ、１４Ｂ：ＴＦＴ
２１：シリアルパラレル変換回路
２２、２２Ａ、２２Ｂ：ガンマ演算回路
２３、２３Ａ、２３Ｂ：パラメータ保持部
２４：カウンタ
２５：デコーダ
２６：スイッチ
２７Ａ、２７Ｂ、２８、３０：ラッチ回路
２９：スイッチ回路
３１：レベルシフタ
３２：デコーダ
３３：アンプ回路
３４：セレクタ
４１：シリアルパラレル変換回路
４２、４３：ラッチ回路
４４：ガンマ演算回路
４５Ａ、４５Ｂ：パラメータ保持部
４６：セレクタ
４７、４８：ラッチ回路
４９：レベルシフタ
５０：デコーダ
５１：アンプ回路
２００：液晶表示装置
１０１：ドット
１０２：Ｒ画素
１０２Ａ、１０２Ｂ：Ｒ副画素
１０３：Ｇ画素
１０３Ａ、１０３Ｂ：Ｇ副画素
１０４：Ｂ画素
１０４Ａ、１０４Ｂ：Ｂ副画素
１０５Ａ、１０５Ｂ：ＴＦＴ
１０６Ａ、１０６Ｂ：液晶容量
１０７Ａ、１０７Ｂ：保持容量
２１０：液晶表示パネル
２２０：第１保持部
２３０：第２保持部
２５０：タイミング制御部
２６０：スイッチング部
２７０：第１ゲート駆動部
２８０：第２ゲート駆動部
２９０：データ駆動部
【図１】
0005312779.tif 000002
【図２】
0005312779.tif 000003
【図３】
0005312779.tif 000004
【図４】
0005312779.tif 000005
【図５】
0005312779.tif 000006
【図６Ａ】
0005312779.tif 000007
【図６Ｂ】
0005312779.tif 000008
【図７】
0005312779.tif 000009
【図８Ａ】
0005312779.tif 000010
【図８Ｂ】
0005312779.tif 000011
【図９】
0005312779.tif 000012
【図１０Ａ】
0005312779.tif 000013
【図１０Ｂ】
0005312779.tif 000014
【図１１】
0005312779.tif 000015
【図１２Ａ】
0005312779.tif 000016
【図１２Ｂ】
0005312779.tif 000017