(57)【特許請求の範囲】
【請求項１】
トランスの２次側に接続される外部電極蛍光ランプを駆動するインバータの制御回路であって、
前記外部電極蛍光ランプの点灯開始時に時間とともに変化するソフトスタート電圧を生成するソフトスタート回路と、
前記インバータの出力電圧に応じた帰還電圧と前記ソフトスタート電圧とを受け、前記帰還電圧が前記ソフトスタート電圧と一致するようにパルス信号のデューティ比を調節するパルス変調器と、
前記パルス変調器からの前記パルス信号にもとづき、前記トランスの１次コイルの電圧をスイッチング制御するドライバと、
異常時にアサートされるエラー信号を監視し、前記ソフトスタート電圧がしきい値電圧まで達した後の検出タイミングにおいて前記エラー信号がアサートされているとき、前記ソフトスタート回路をリセットして再起動させるストライキング制御回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記ストライキング制御回路は、前記ソフトスタート回路がリセットされた回数をカウントするカウンタを含み、カウント値が所定値に達すると、前記ソフトスタート回路のリセットを禁止することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記ソフトスタート回路は、
一端の電位が固定されたキャパシタと、
前記キャパシタを充電する電流源と、
前記キャパシタの他端に生ずるソフトスタート電圧を、所定の第１しきい値電圧と比較する第１コンパレータと、を含み、
前記ストライキング制御回路は、前記ソフトスタート回路をリセットする際、前記キャパシタの前記一端と固定電圧端子間に設けられた初期化スイッチをオンし、前記ソフトスタート電圧が所定のしきい値電圧まで低下すると、前記初期化スイッチをオフすることを特徴とする請求項１に記載の制御回路。
【請求項４】
トランスと、
前記トランスの１次コイルの電圧をスイッチング制御する請求項１から３のいずれかに記載の制御回路と、
前記トランスの２次コイルに生ずるインバータの出力電圧を検出し、前記出力電圧に応じた電圧を前記制御回路へと出力する電圧検出部と、
を備えることを特徴とするインバータ。
【請求項５】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた外部電極蛍光ランプと、
その出力電圧を前記外部電極蛍光ランプに供給する請求項４に記載のインバータと、
を備えることを特徴とする液晶ディスプレイ装置。
【請求項６】
外部電極蛍光ランプを駆動するインバータの制御方法であって、
前記外部電極蛍光ランプの点灯開始時に、時間とともに変化するソフトスタート電圧を生成するステップと、
前記インバータの出力電圧に応じた帰還電圧が前記ソフトスタート電圧と一致するように、パルス信号のデューティ比を調節するステップと、
前記パルス信号にもとづき、前記インバータのトランスの１次コイルの電圧をスイッチング制御するステップと、
異常時にアサートされるエラー信号を監視し、ソフトスタート電圧がしきい値電圧まで達した後の検出タイミングにおいてエラー信号がアサートされているとき、ソフトスタート電圧を初期化し、再度、時間とともに変化させることにより、前記外部電極蛍光ランプをストライキングするステップと、
を備えることを特徴とする制御方法。
【請求項７】
前記ソフトスタート電圧を初期化した回数をカウントするステップをさらに備え、
カウント値が所定値に達すると、前記ソフトスタート電圧の初期化を禁止することを特徴とする請求項６に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電極蛍光ランプに駆動電圧を供給するインバータに関する。
【背景技術】
【０００２】
近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶テレビの普及が進んでいる。液晶テレビは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下ＣＣＦＬという）や、外部電極蛍光ランプ（Ｅｘｔｅｒｎａｌ  Ｅｌｅｃｔｒｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下、ＥＥＦＬという）を複数本配置し、バックライトとして発光させている。
【０００３】
ＣＣＦＬやＥＥＦＬの駆動には、たとえば１２Ｖ程度の直流電圧を昇圧して交流電圧として出力するインバータ（ＤＣ／ＡＣコンバータ）が用いられる。インバータは、ＣＣＦＬに流れる電流を電圧に変換して制御回路に帰還し、この帰還された電圧にもとづいてスイッチング素子のオンオフを制御している。たとえば、特許文献１には、こうしたインバータによるＣＣＦＬの駆動技術が開示される。
【特許文献１】特開２００３−３２３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＥＥＦＬは、ＣＣＦＬなど他の蛍光ランプに比べて点灯しにくいという問題がある。ＥＥＦＬが点灯するかしないかは確率事象であるため、ＥＥＦＬを点灯させるために、従来インバータの起動動作を何回か繰り返して点灯確率を上昇させていた。具体的には従来のインバータは、ＥＥＦＬのストライキングのために、インバータに高電圧を印加し、シャットダウンするという動作を繰り返していた。
【０００５】
従来の手法では、インバータの制御回路に加えて、制御回路のシャットダウンと起動動作を繰り返すための外付け回路が必要であったため、回路面積が大きくなり、あるいはコスト高になるという問題があった。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、低コストもしくは小面積でＥＥＦＬを確実に点灯可能なインバータの制御回路の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様路は、トランスの２次側に接続される外部電極蛍光ランプ（ＥＥＦＬ）を駆動するインバータの制御回路に関する。この制御回路は、ＥＥＦＬの点灯開始時に時間とともに変化するソフトスタート電圧を生成するソフトスタート回路と、インバータの出力電圧に応じた帰還電圧とソフトスタート電圧とを受け、帰還電圧がソフトスタート電圧と一致するようにパルス信号のデューティ比を調節するパルス変調器と、パルス変調器からのパルス信号にもとづき、トランスの１次コイルの電圧をスイッチング制御するドライバと、異常時にアサートされるエラー信号を監視し、ソフトスタート電圧がしきい値電圧まで達した後の検出タイミングにおいてエラー信号がアサートされているとき、ソフトスタート回路をリセットして再起動させるストライキング制御回路と、を備える。
【０００８】
この態様によれば、ソフトスタート回路を利用してＥＥＦＬのストライキングを行うため、ストライキング用の外部回路が不要となり、簡易な構成で確実にＥＥＦＬを点灯することができる。さらに、ソフトスタート電圧が上昇するソフトスタート期間が完了した後に、エラー信号がアサートされているときのみ、ソフトスタート回路をリセットしてストライキング動作を行う。したがって、ＥＥＦＬが点灯しているにもかかわらずストライキング動作を行うのを防止できる。
【０００９】
ストライキング制御回路は、ソフトスタート回路がリセットされた回数をカウントするカウンタを含み、カウント値が所定値に達すると、ソフトスタート回路のリセットを禁止してもよい。この態様によると、ストライキング動作の回数を制限することができる。
【００１０】
所定値は、複数の値から選択可能であってもよい。この場合、ＥＥＦＬの点灯確率に応じて、ストライキング動作の回数を設定し、確実にＥＥＦＬを点灯させることができる。
【００１１】
ソフトスタート回路は、一端の電位が固定されたキャパシタと、キャパシタを充電する電流源と、キャパシタの他端に生ずるソフトスタート電圧を、所定の第１しきい値電圧と比較する第１コンパレータと、を含んでもよい。ストライキング制御回路は、ソフトスタート回路をリセットする際、キャパシタの一端と固定電圧端子間に設けられた初期化スイッチをオンし、ソフトスタート電圧が所定のしきい値電圧まで低下すると、初期化スイッチをオフしてもよい。
【００１２】
本発明の別の態様は、インバータに関する。このインバータは、トランスと、トランスの１次コイルの電圧をスイッチング制御する上述のいずれかの制御回路と、トランスの２次コイルに生ずるインバータの出力電圧を検出し、出力電圧に応じた電圧を制御回路へと出力する電圧検出部と、を備える。
【００１３】
本発明のさらに別の態様は、発光装置である。この装置は、ＥＥＦＬと、その出力電圧をＥＥＦＬに供給する上述のインバータと、を備える。
【００１４】
本発明の別の態様は、液晶ディスプレイ装置に関する。この装置は、液晶パネルと、液晶パネルのバックライトとして設けられたＥＥＦＬと、その出力電圧をＥＥＦＬに供給する上述のインバータと、を備える。
【００１５】
本発明のさらに別の態様は、ＥＥＦＬを駆動するインバータの制御方法に関する。この方法は、ＥＥＦＬの点灯開始時に、時間とともに変化するソフトスタート電圧を生成するステップと、インバータの出力電圧に応じた帰還電圧がソフトスタート電圧と一致するように、パルス信号のデューティ比を調節するステップと、パルス信号にもとづき、インバータのトランスの１次コイルの電圧をスイッチング制御するステップと、異常時にアサートされるエラー信号を監視し、ソフトスタート電圧がしきい値電圧まで達した後の検出タイミングにおいてエラー信号がアサートされているとき、ソフトスタート電圧を初期化し、再度、時間とともに変化させることにより、外部電極蛍光ランプをストライキングするステップと、を備える。
【００１６】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明に係るインバータの制御回路によれば、低コストもしくは小面積でＥＥＦＬを点灯できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
また、端子（ピン）の名称として用いられるシンボルは、同じくその端子に入力され、あるいはその端子から出力される信号のシンボルとしても用いるものとする。
【００２０】
図１は、本発明の実施の形態に係る発光装置２００の構成を示す回路図である。図２は、図１の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１に戻り、発光装置２００の構成および動作について詳細に説明する。
【００２１】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力され、入力端子１０２に入力される入力電圧Ｖｉｎを交流電圧に変換、昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。
【００２２】
図１において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。
【００２３】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、駆動電圧検出部２０、制御回路３０、キャパシタＣ１０を含む。
【００２４】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。
【００２５】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧Ｖｉｎの印加される入力端子１０２に接続され、他端が、トランス１２の１次コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次コイル１２ａの第２端子に接続される。
【００２６】
電流電圧変換部１４は、トランス１２の２次コイル１２ｂの電流経路上に設けられる。電流電圧変換部１４は、２次コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、電流検出信号ＩＳとして出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。
【００２７】
整流回路１６は、ダイオードＤ１、Ｄ２、抵抗Ｒ１を含む。ダイオードＤ１はアノードが接地され、カソードが２次コイル１２ｂの一端に接続されている。ダイオードＤ２のアノードは、ダイオードＤ１のカソードと接続される。抵抗Ｒ１は、ダイオードＤ２のカソードと接地間に設けられる。２次コイル１２ｂに流れる交流電流は、ダイオードＤ１、ダイオードＤ２によって半波整流され、抵抗Ｒ１に流れる。抵抗Ｒ１には、２次コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、抵抗Ｒ１で発生した電圧降下を出力する。
【００２８】
フィルタ１８は、抵抗Ｒ２、キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、整流回路１６の出力電圧の高周波成分を除去した電流検出信号ＩＳを、制御回路３０の電流帰還端子ＩＳに帰還する。
【００２９】
駆動電圧検出部２０は、整流回路２２、フィルタ２４を含んで構成され、インバータ１００の出力端子１０４と接地間に設けられる。駆動電圧検出部２０は、インバータ１００から出力される駆動電圧Ｖｄｒｖに応じた直流の電圧検出信号ＶＳを生成し、制御回路３０の電圧帰還端子ＶＳに帰還する。
【００３０】
整流回路２２は、キャパシタＣ２、Ｃ３、ダイオードＤ３、Ｄ４、抵抗Ｒ３、Ｒ４を含む。キャパシタＣ２およびキャパシタＣ３は、出力端子１０４と接地間に直列に接続される。ダイオードＤ３のアノードは接地され、カソードは、キャパシタＣ２とキャパシタＣ３の接続点に接続される。また、ダイオードＤ４のアノードは、ダイオードＤ３のカソードと接続される。ダイオードＤ４のカソードと接地間には、抵抗Ｒ３、Ｒ４が直列に接続される。出力端子１０４から出力される駆動電圧Ｖｄｒｖは、交流電圧であり、キャパシタＣ２、Ｃ３によって分圧される。分圧された駆動電圧Ｖｄｒｖは、ダイオードＤ３、Ｄ４によって半波整流され、さらに抵抗Ｒ３および抵抗Ｒ４によって分圧される。抵抗Ｒ３および抵抗Ｒ４によって分圧された駆動電圧は、フィルタ２４へと出力される。
【００３１】
フィルタ２４は、整流回路２２から出力される信号の高周波成分を除去した電圧検出信号ＶＳを、制御回路３０へと帰還する。フィルタ２４は、フィルタ１８と同様に抵抗およびキャパシタを用いて構成してもよい。
【００３２】
制御回路３０は、帰還された電流検出信号ＩＳ、電圧検出信号ＶＳにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギー変換が行われ、２次コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。
【００３３】
以下、制御回路３０の構成について説明する。図３は、制御回路３０のピン配置および周辺回路の構成を示す回路図である。図４および図５は、本実施の形態に係る制御回路３０の構成を示す回路図である。
【００３４】
まず、図４を参照する。電源端子ＶＣＣには電源電圧ＶＣＣが印加される。接地端子ＧＮＤは外部の接地電位に接続される。低電圧ロックアウト端子ＵＶＬＯには、電源電圧ＶＣＣの低電圧時にアサートされるＵＶＬＯ信号が入力される。スタンバイ端子ＳＴＢには、スタンバイ信号が入力される。スタンバイ信号ＳＴＢによって、基準電圧源３２のオン、オフが制御される。基準電圧源３２は、４Ｖの基準電圧ＲＥＶ４Ｖを生成し、制御回路３０の各ブロックに供給するとともに、端子ＲＥＦ４Ｖを介して外部へと出力する。
【００３５】
ソフトスタート回路４０は、ＥＥＦＬの点灯開始時に時間とともに変化するソフトスタート電圧ＶＲＥＦ＿ＳＳを生成する。ソフトスタート端子ＳＳには、ソフトスタート用キャパシタＣｓｓが接続される。電流源４２は、ソフトスタート用キャパシタＣｓｓを充電し、時間とともに緩やかに上昇するソフトスタート電圧ＶＲＥＦ＿ＳＳを発生させる。放電スイッチ４４はＳＳ端子と接地間に設けられ、オン状態でソフトスタート用キャパシタＣｓｓの電荷を放電し、ソフトスタート電圧ＶＲＥＦ＿ＳＳを初期化する。放電スイッチ４４は、ラッチ信号ＳＬがアサートされ（つまりハイレベル）、もしくはリセット信号ＳＲがネゲートされると（つまりローレベル）、オンとなる。
【００３６】
第１コンパレータ４６は、ソフトスタート電圧ＶＲＥＦ＿ＳＳを所定の第１しきい値電圧Ｖｔｈ１と比較し、ＶＲＥＦ＿ＳＳ＞Ｖｔｈ１のときハイレベルとなるソフトスタート終了信号ＳＳ＿ｅｎｄを出力する。つまりソフトスタート終了信号ＳＳ＿ｅｎｄは、ソフトスタート動作の完了のタイミングでアサートされる。
【００３７】
帰還端子ＩＳに帰還された電流検出信号ＩＳは、第１誤差増幅器５０の非反転入力端子に入力される。第１誤差増幅器５０は２つの反転入力端子を備え、一方には１．２５Ｖの基準電圧が入力される。演算増幅器５２は、基準端子ＶＲＥＦに外部から入力される電圧ＶＲＥＦを受けるバッファであり、基準電圧ＶＲＥＦを第１誤差増幅器５０のもう一方の反転入力端子へと出力する。
【００３８】
第１誤差増幅器５０は、２つの反転入力端子の電圧のうち低い方の電圧と、非反転入力端子の電流検出信号ＩＳの誤差を増幅する。つまり基準電圧ＶＲＥＦとして１．２５Ｖより高い電圧を与えると、基準電圧ＶＲＥＦの値は無効化され、電流検出信号ＩＳが１．２５Ｖの基準電圧と一致するように帰還がかかる。基準電圧ＶＲＥＦを１．２５Ｖより低く設定すると、電流検出信号ＩＳが基準電圧ＶＲＥＦと一致するように帰還がかかる。つまり外部からＶＲＥＦ＜１．２５Ｖの範囲で基準電圧ＶＲＥＦを変化させることにより、ランプを調光できる（電流調光）。
【００３９】
制御回路３０はバースト調光機能を備える。電流源７４は定電流を生成し、ダイオード７５を介してＩＳ端子に流し込む。スイッチ７６はダイオードのアノードと接地端子間に設けられる。スイッチ７６は、バースト信号ＳＢを反転した信号がハイレベルのとき、または保護検出信号ＳＴがハイレベルのときにオンとなる。つまりスイッチ７６はバースト信号ＳＢのレベルに応じてオン、オフが切り替わる。
【００４０】
スイッチ７６がオンすると、電流源７４により生成された電流はスイッチ７６を介して接地に流れるため、ＩＳ端子の電位は、ランプ電流に応じた電流検出信号ＩＳとなり、電流検出信号ＩＳが基準電圧に一致するよう帰還がかかる。スイッチ７６がオフすると、電流源７４に生成された電流がＩＳ端子に流れ込み、ＩＳ端子の電位が電源電圧付近まで上昇するため、帰還が無効化される。その結果、ランプが消灯する。
【００４１】
したがってバースト信号ＳＢによってランプが間欠的に点灯、消灯を繰り返し、バースト信号ＳＢのデューティ比に応じて輝度が制御される。
【００４２】
バースト信号ＳＢは、バースト信号生成回路９４によって生成される。バースト調光用オシレータ９５は、ＢＣＴ端子に接続されるキャパシタと、ＢＲＴ端子に接続される抵抗に応じた周波数を有するのこぎり波を生成する。
【００４３】
デューティ端子ＤＵＴＹには、アナログ電圧または周期信号（パルス信号）のいずれかが入力される。アナログ電圧が入力される場合、バースト調光用コンパレータ９６は、ＢＣＴ端子に発生するのこぎり波信号とデューティ端子ＤＵＴＹの電圧レベルを比較し、バースト信号ＳＢを生成する。周期信号が入力される場合、バースト調光用コンパレータ９７は周期信号を基準電圧と比較し、バースト信号ＳＢを生成する。セレクタ端子ＤＳＥＬには、ＤＵＴＹ端子にアナログ電圧または周期信号のいずれが入力されているかを示す論理信号が入力される。セレクタ９８は、セレクト端子ＤＳＥＬのレベルに応じて、バースト調光用コンパレータ９６とバースト調光用コンパレータ９７のいずれかの出力を選択する。セレクタ９８により選択されたバースト信号ＳＢが、前述のスイッチ７６へと供給される。またバースト信号ＳＢはデューティ出力端子ＤＵＴＹ＿ＯＵＴから外部へと出力される。ＤＵＴＹ端子に与える信号に応じてバースト信号ＳＢのデューティ比が変化するため、ランプの輝度を調節できる。
【００４４】
第１誤差増幅器５０から出力される誤差電圧Ｖｅｒｒ１は、エミッタ接地された第１トランジスタＱ１のベースに入力される。
【００４５】
電流比較コンパレータ５４の非反転入力端子には、電流検出信号ＩＳが入力される。電流比較コンパレータ５４は２つの反転入力端子を備え、その一方にはしきい値電圧０．６２５Ｖが入力される。また演算増幅器５２から出力される基準電圧ＶＲＥＦは、抵抗によって分圧され、演算増幅器５２のもう一方の反転入力端子に入力される。
【００４６】
電流比較コンパレータ５４は、非反転入力端子の電流検出信号ＩＳを、２つの反転入力端子の電圧のうち低い方と比較する。電流比較コンパレータ５４の出力はインバータ５５により反転され、低電流検出信号ＩＳ＿Ｌｏｗとして出力される。低電流検出信号ＩＳ＿Ｌｏｗは、電流検出信号ＩＳがしきい値電圧より低くなると、言い換えればランプに流れる電流がしきい値より小さくなるとアサートされる。
【００４７】
ＶＲＥＦ＞１．２５Ｖのとき電流検出信号ＩＳは０．６２５Ｖの固定しきい値と比較され、ＶＲＥＦ＜１．２５Ｖのとき、電流検出信号ＩＳは基準電圧ＶＲＥＦに比例したしきい値と比較される。つまり上述の電流調光を行う場合は、ランプの低電流状態を検出するためのしきい値を、ランプ電流の目標値に応じて変化させることができる。
【００４８】
帰還端子ＶＳに帰還された電圧検出信号ＶＳは、第２誤差増幅器５６の非反転入力端子に入力される。第２誤差増幅器５６の反転入力端子には所定の基準電圧Ｖｒｅｆ１が入力される。第２誤差増幅器５６は電圧検出信号ＶＳと基準電圧Ｖｒｅｆ１の誤差を増幅する。第２誤差増幅器５６から出力される誤差電圧Ｖｅｒｒ２は、エミッタ接地された第２トランジスタＱ２のベースに入力される。第２トランジスタＱ２は２つのコレクタ端子を備える。
【００４９】
パルス変調器６０は、ＰＷＭコンパレータ６１、オシレータ７０、ヒステリシスコンパレータ７２を含む。パルス変調器６０は、インバータ１００の出力電圧に応じた帰還電圧ＦＢとソフトスタート電圧ＶＲＥＦ＿ＳＳとを受け、帰還電圧ＦＢがソフトスタート電圧ＶＲＥＦ＿ＳＳと一致するようにデューティ比が帰還制御されるパルス信号ＰＷＭを生成する。
【００５０】
第１トランジスタＱ１のコレクタと、第２トランジスタＱ２の一方のコレクタは共通に接続されており、それらはＰＷＭコンパレータ６１の非反転入力端子と接続される。また共通接続点は、帰還端子ＦＢと接続される。
【００５１】
第３トランジスタＱ３はコレクタが接地され、ベースに基準電圧が入力されたＰＮＰ型のバイポーラトランジスタである。第３トランジスタＱ３は、第１トランジスタＱ１、第２トランジスタＱ２と並列に設けられており、第３トランジスタＱ３のエミッタは第１トランジスタＱ１および第２トランジスタＱ２のコレクタと接続される。電流源６２は、３つのトランジスタＱ１〜Ｑ３に定電流を供給する。
【００５２】
第１トランジスタＱ１および第２トランジスタＱ２はいわゆる最小値回路を構成し、２つの誤差電圧Ｖｅｒｒ１、Ｖｅｒｒ２のうち、低い方をＰＷＭコンパレータ６１の非反転入力端子に出力する。ＰＷＭコンパレータ６１のもう一方の非反転入力端子には、上述したソフトスタート電圧ＶＲＥＦ＿ＳＳが入力される。
【００５３】
電流源６４は、第２トランジスタＱ２の一方のコレクタに定電流を供給する。そのコレクタには、電圧検出信号ＶＳに応じた電圧が現れる。過電圧検出コンパレータ５８は、所定のしきい値電圧Ｖｔｈ１０を第２トランジスタＱ２のコレクタ電圧と比較し、比較結果を過電圧検出信号ＶＳ＿Ｈｉｇｈとして出力する。過電圧検出信号ＶＳ＿Ｈｉｇｈは、ランプに印加される電圧が所定のしきい値より高いときにアサートされる。
【００５４】
比較端子ＣＯＭＰには、過電圧時にアサートされるエラー信号が入力される。ヒステリシスコンパレータ６６はエラー信号ＣＯＭＰと４Ｖのしきい値電圧Ｖｔｈ１２を比較し、過電圧時にアサートされる（ハイレベルとなる）比較信号ＣＯＭＰＨを出力する。
【００５５】
オシレータ７０は、キャパシタの充放電を繰り返すことにより、ＲＴ端子に外付けされる抵抗に応じた周波数を有するのこぎり波信号Ｖｓａｗを生成し、ＰＷＭコンパレータ６１の反転入力端子へと出力する。
【００５６】
オシレータ７０はマスターモードとスレーブモードで動作可能に構成される。スレーブモードでは、同期入力端子ＣＴ＿ＳＹＮＣ＿ＩＮにパルス信号が入力される。ヒステリシスコンパレータ７２はパルス信号を整形し、オシレータ７０へと出力する。オシレータ７０はヒステリシスコンパレータ７２の出力信号（パルス信号）と同期して、のこぎり波信号Ｖｓａｗを生成する。
マスターモードではオシレータ７０は自己発振し、のこぎり波信号Ｖｓａｗを生成するとともに、のこぎり波信号Ｖｓａｗの周期に応じた同期信号を同期出力端子ＣＴ＿ＳＹＮＣ＿ＯＵＴから出力する。
【００５７】
ＰＷＭコンパレータ６１は、２つの非反転入力端子の電圧のうち低い方と、のこぎり波信号Ｖｓａｗを比較し、パルス幅変調信号（ＰＷＭ信号）を生成する。
【００５８】
ドライバ８０はＰＷＭ信号にもとづいて、外付けされるハイサイドトランジスタＭＨ１、ＭＨ２、ローサイドトランジスタＭＬ１、ＭＬ２を駆動する。ＡＮＤゲート８２は、ＰＷＭ信号とヒステリシスコンパレータ７２の出力信号の論理積を生成する。ＡＮＤゲート８２の出力は、インバータ８３により反転され、第１ドライバ８６に入力される。第１ドライバ８６は第１ハイサイドトランジスタＭＨ１を駆動する。第２ドライバ８８はＡＮＤゲートの出力信号にもとづいて第１ローサイドトランジスタＭＬ１を駆動する。
第２ドライバ９０、第２ドライバ９２は、ＡＮＤゲート８４の出力信号にもとづいて、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２をそれぞれ駆動する。
【００５９】
以上の構成によって、ソフトスタート起動、電流調光、バースト調光が実現できる。
【００６０】
ＬＥＤ駆動回路４００は、ＳＳＷ端子に接続される発光ダイオード（ＬＥＤ）を駆動する。第４トランジスタＱ４のエミッタは、接地端子ＳＳＧＮＤを介して接地され、コレクタはＳＳＷ端子を介してＬＥＤのカソードと接続される。電流源４０２は、ＴＳＳＷ端子に接続されるキャパシタＣｓｓｗを充電する。タイマコンパレータ４０４は、ＴＳＳＷ端子の電位をしきい値電圧Ｖｔｈ５（たとえば４Ｖ）と比較する。タイマコンパレータ４０４は、ＴＳＳＷ端子の電位がしきい値電圧Ｖｔｈ５より低い期間、第４トランジスタＱ４をオンしてＬＥＤを発光させる。ＬＥＤはＥＥＦＬの点灯確率を高めるために設けられる。
【００６１】
ＳＲＴ端子は、外付け抵抗Ｒ５０を介してＲＴ端子と接続される。ＳＲＴ端子と接地端子間には、トランジスタＭ５０が設けられる。トランジスタＭ５０は、ＩＳ＿Ｌｏｗ信号またはＣＯＭＰＨ信号の少なくとも一方がアサートされるとオンする。
【００６２】
続いて図５を参照する。
異常検出回路５００は、エラー信号生成部５０１、エラー解除検出タイマ５２０を含む。
エラー信号生成部５０１は、インバータ１００において発生する異常状態を検出し、異常時にアサートされるエラー信号Ｅｒｒｏｒを生成する。
【００６３】
ローレベル検出回路５０２は、外部から与えられる電圧ＬＣＰ１、ＬＣＰ２が、それぞれに定められたしきい値電圧ＬＣＰ１＿ＲＥＦ１、ＬＣＰ２＿ＲＥＦ２より低いことを検出する。ローレベル検出コンパレータ５０４は、基準電圧ＬＣＰ１＿ＲＥＦをＬＣＰ１端子の電位と比較し、ＬＣＰ１＜ＬＣＰ１＿ＲＥＦのときハイレベルとなるローレベル検出信号を生成する。同様にローレベル検出コンパレータ５０６も同様である。ＬＣＰ１端子、ＬＣＰ２端子には、制御回路３０のユーザが低電圧検出のために任意の電圧を与えることができる。
【００６４】
ローレベル検出コンパレータ５０４、５０６の出力は、ＯＲゲート５１０に入力される。ＡＮＤゲート５１２は、ＯＲゲート５１０の出力信号とバースト信号ＳＢの論理積を生成する。ＡＮＤゲート５１２は、ローレベル検出の結果を、バースト信号ＳＢを用いてマスクする機能を有する。つまりバースト信号ＳＢによってランプが消灯する間は、ローレベル検出を無効化する。ＯＲゲート５１４には、ＩＳ＿Ｌｏｗ信号、ＶＳ＿Ｈｉｇｈ信号、ＣＯＭＰＨ信号、ＡＮＤゲート５１２の出力が入力され、これらの信号の論理和をエラー信号Ｅｒｒｏｒとして出力する。つまりエラー信号Ｅｒｒｏｒはいずれかの異常が発生したときにアサートされる。
【００６５】
エラー解除検出タイマ５２０は、エラー信号Ｅｒｒｏｒがネゲートされた状態、つまりエラーが発生していない状態が所定時間持続するとラッチ信号ＳＬをアサートする。
【００６６】
ＡＮＤゲート５２２は、ストライク終了信号ＳＴＲＣ＿ｅｎｄおよびソフトスタート終了信号ＳＳ＿ｅｎｄを利用してエラー信号Ｅｒｒｏｒをマスクし、保護検出信号ＳＴとして出力する。ＦＡＩＬ端子にはオープンドレイン形式でトランジスタＭ５１が接続される。トランジスタＭ５１のゲートには保護検出信号ＳＴが入力される。つまり、ＦＡＩＬ端子は、保護検出信号ＳＴがアサートされるとローレベルとなり、ネゲートされるとハイインピーダンスとなる。
【００６７】
ＣＰ端子には、キャパシタＣｃｐが接続される。電流源５３０は定電流を生成し、キャパシタＣｃｐを充電する。ＣＰ端子用コンパレータ５３２は、ＣＰ端子の電位を４Ｖの第２しきい値電圧Ｖｔｈ２と比較する。コンパレータ５３２の出力はＲＳフリップフロップ５３４のセット端子に入力される。またＲＳフリップフロップ５３４のリセット端子には、リセット信号ＳＲが入力される。つまりＲＳフリップフロップ５３４は、ＣＰ端子の電位が４Ｖを超えるとセットされ、リセット信号ＳＲがアサートされるとリセットされる。ＲＳフリップフロップ５３４の出力端子Ｑからは、ラッチ信号ＳＬが出力される。
【００６８】
ＣＰ端子と接地端子間には、初期化スイッチ５３６が設けられる。初期化スイッチ５３６は、保護検出信号ＳＴがアサートされるとオンとなり、キャパシタＣｃｐの電荷を放電し、ＣＰ端子の電位を初期化する。保護検出信号ＳＴがネゲートされる期間（異常が発生していない期間）、初期化スイッチ５３６がオフし、キャパシタＣｃｐが充電されて、ＣＰ端子の電位が時間とともに上昇する。ＣＰ端子の電位が第２しきい値電圧Ｖｔｈ２に達すると、ラッチ信号ＳＬがアサートされる。
【００６９】
以上が異常検出回路５００の構成である。
【００７０】
ＥＥＦＬの点灯開始時に、制御回路３０はＥＥＦＬに高電圧印加する動作を複数回繰り返すストライキング動作を行う。ストライキング制御回路５５０は、このストライキング動作を制御するために設けられる。
【００７１】
ストライキング制御回路５５０は、異常時にアサートされるエラー信号Ｅｒｒｏｒを監視し、ソフトスタート電圧ＶＲＥＦ＿ＳＳがしきい値電圧Ｖｔｈ１まで達した後の検出タイミングにおいて、エラー信号Ｅｒｒｏｒがアサートされているとき、ソフトスタート回路４０をリセットして再起動させる。
【００７２】
ストライキング制御回路５５０は、リセットのタイミングでアサートされる放電信号ｄｉｓを生成する。ＳＳ端子と接地端子間には第１初期化スイッチＳＷ１が設けられる。第１初期化スイッチＳＷ１を放電信号ｄｉｓによりオンすることでソフトスタート回路４０が初期化され、ソフトスタート電圧ＶＲＥＦ＿ＳＳの生成が再開される（再起動）。
【００７３】
タイミング設定回路５５２は、上述の検出タイミングを設定するとともに、ストライキング動作が完了したタイミングを検出する。
【００７４】
キャパシタ端子ＴＳＴＲＣには、ストライク用キャパシタＣｓｔｒｃが接続される。電流源５５４は定電流を生成し、キャパシタＣｓｔｒｃを充電する。コンパレータ５５６は、ＴＳＴＲＣ端子の電位を、所定の第３しきい値電圧Ｖｔｈ３と比較し、検出タイミングでアサートされる判定信号ＳＴＲＣ＿ｊｕｄｇｅを生成する。ＴＳＴＲＣ端子の電位がしきい値電圧Ｖｔｈ３に達するまでの期間に応じて、検出タイミングが調整される。検出タイミングは、ソフトスタート終了信号ＳＳ＿ｅｎｄがアサートされるより遅いタイミングに設定される。
【００７５】
コンパレータ５５８は、ＴＳＴＲＣ端子の電位を、所定の第４しきい値電圧Ｖｔｈ４と比較し、ストライク動作が完了したことを示すストライク終了信号ＳＴＲＣ＿ｅｎｄを生成する。
【００７６】
コンパレータ５６０、５６２、５６４は、ＳＳ端子、ＴＳＳＷ端子、ＴＳＴＲＣ端子の電位がそれぞれ、所定のしきい値電圧（０．２Ｖ）まで低下したこと、つまり各端子に接続されるキャパシタが確実に放電されたことを検出する。ＡＮＤゲート５６６は、３つのコンパレータ５６０、５６２、５６４の出力の論理積を、放電完了信号ｄｉｓｃｈａｒｇｅ＿ＯＫとして出力する。
【００７７】
初期化回路５７０は、基本動作として、判定信号ＳＴＲＣ＿ｊｕｄｇｅがアサートされたときに、エラー信号Ｅｒｒｏｒがアサートされていると、放電信号ｄｉｓをアサートしてソフトスタート回路４０を初期化し、再起動させる。
【００７８】
ＡＮＤゲート５７２は、エラー信号Ｅｒｒｏｒとソフトスタート終了信号ＳＳ＿ｅｎｄとの論理積を生成する。つまりソフトスタートの完了前にアサートされるエラー信号Ｅｒｒｏｒをマスクする。
【００７９】
ＡＮＤゲート５７４は、判定信号ＳＴＲＣ＿ｊｕｄｇｅと判定終了信号ｊｕｄｇｅ＿ｓｔｏｐの論理積を生成する。判定終了信号ｊｕｄｇｅ＿ｓｔｏｐは、ソフトスタート回路４０を初期化した回数（ストライキングの回数）が所定値に達したときにアサートされる。つまり判定終了信号ｊｕｄｇｅ＿ｓｔｏｐによって判定信号ＳＴＲＣ＿ｊｕｄｇｅをマスクし、所定回数以上のストライキングを禁止する。
【００８０】
ＡＮＤゲート５７６は、ＡＮＤゲート５７２、５７４の論理積を生成し、ＲＳフリップフロップ５７８のセット端子に出力する。ＲＳフリップフロップ５７８のリセット端子には、放電完了信号ｄｉｓｃｈａｒｇｅ＿ＯＫが入力される。
【００８１】
ＮＡＮＤゲート５８２は、ソフトスタート終了信号ＳＳ＿ｅｎｄとストライク終了信号ＳＴＲＣ＿ｅｎｄの否定論理積を生成する。ＡＮＤゲート５８４は、ＮＡＮＤゲート５８２により生成されるマスク信号（否定論理積）を用いて、ＲＳフリップフロップ５７８の出力信号Ｑをマスクする。つまり、ソフトスタート信号ＳＳ＿ｅｎｄとストライク終了信号ＳＴＲＣ＿ｅｎｄが両方ともネゲートされるときは、放電信号ｄｉｓはローレベルに固定される。
【００８２】
またＲＳフリップフロップ５７８の出力信号Ｑは、ソフトスタート回路４０の初期化を指示する度に、ハイレベルとなる。カウンタ５８０は、出力Ｑがハイレベルとなる回数をカウントし、所定値ｎ（＝２）に達すると、判定終了信号ｊｕｄｇｅ＿ｓｔｏｐをアサートする。カウンタ５８０のカウント値は、スタンバイ信号ＳＴＢ、ＵＶＬＯ信号によってゼロリセットされる。
【００８３】
以上が制御回路３０の構成である。続いてその動作を説明する。図６は、制御回路３０の動作を示す第１のタイムチャートである。図６は、上から順にスタンバイ・ＵＶＬＯ信号、ランプ電圧波形、ソフトスタート電圧ＶＲＥＦ＿ＳＳ、ＳＴＲＣ端子の電位、ＣＰ端子の電位、エラー信号Ｅｒｒｏｒ、ＴＳＳＷ端子の電位、フェイル端子の状態を示す。
【００８４】
時刻ｔ０にスタンバイ・ＵＶＬＯ信号がアサートされ、ソフトスタート回路４０が起動し、ソフトスタート電圧ＶＲＥＦ＿ＳＳが時間とともに上昇し始める。ソフトスタート期間Ｔｓｓが経過した時刻ｔ２に、ソフトスタート終了信号ＳＳ＿ｅｎｄがアサートされる。ストライキング制御回路５５０のタイミング設定回路５５２は、時刻ｔ０からＴＳＴＲＣ端子の充電を開始し、その電位が時間ともに上昇し始める。時刻ｔ０から所定時間Ｔｓｔｒｃ（Ｔｓｔｒｃ＞Ｔｓｓ）の経過後の時刻ｔ３に、判定信号ＳＴＲＣ＿ｊｕｄｇｅがアサートされる。時刻ｔ３は、上述の検出タイミングに相当する。
【００８５】
時刻ｔ１に何らかの回路異常が発生して、エラー信号Ｅｒｒｏｒがアサートされる。図６のタイムチャートは、回路異常が持続する場合の動作を示している。検出タイミングｔ３にエラー信号Ｅｒｒｏｒがアサートされているため、初期化回路５７０は放電信号ｄｉｓをアサートして、演算増幅器５２の初期化スイッチＳＷ１〜ＳＷ３をオンし、ソフトスタート回路４０が初期化される。ＳＳ端子、ＳＴＲＣ端子、ＴＳＳＷ端子の電位が十分に低下すると、放電完了信号ｄｉｓｃｈａｒｇｅ＿ＯＫがアサートされる。
【００８６】
時刻ｔ２にソフトスタート回路４０がリセットされると、カウンタ５８０のカウント値がインクリメントされる。
【００８７】
放電完了信号ｄｉｓｃｈａｒｇｅ＿ＯＫがアサートされると、初期化回路５７０は放電信号ｄｉｓをネゲートする。放電信号ｄｉｓがネゲートされると、タイミング設定回路５５２の初期化スイッチＳＷ１〜ＳＷ３がオフとなるため、ソフトスタート回路４０が再起動し、ソフトスタート電圧ＶＲＥＦ＿ＳＳが時間とともに上昇し始める。
【００８８】
時刻ｔ３〜ｔ４の動作は、時刻ｔ０〜ｔ３の動作と同じである。つまり時刻ｔ３から所定時間Ｔｓｔｒｃが経過すると、再度、判定信号ＳＴＲＣ＿ｊｕｄｇｅがアサートされる。時刻ｔ４の検出タイミングにおいても、エラー信号Ｅｒｒｏｒがアサートされているため、放電信号ｄｉｓが再度アサートされて、ソフトスタート回路４０が初期化される。カウンタ５８０のカウント値がインクリメントされ、上限値ｎ＝２に達すると、判定終了信号ｊｕｄｇｅ＿ｓｔｏｐがアサートされる。ｎの値は、複数の値から選択可能に構成されても良い。この選択はｎを設定するためのレジスタにデータを書き込むことにより実現されても良い。
【００８９】
次の検出タイミングｔ５におけるエラー信号Ｅｒｒｏｒはマスクされるため、放電信号ｄｉｓはアサートされず、ＳＴＲＣ端子の電位は上昇を続ける。時刻ｔ６にＳＴＲＣ端子の電位が第４しきい値電圧Ｖｔｈ４を超えると、エラー解除検出タイマ５２０においてストライク終了信号ＳＴＲＣ＿ｅｎｄがアサートされる。これを受けて保護検出信号ＳＴがアサートされ、トランジスタＭ５１がオンしてフェイル端子ＦＡＩＬがローレベルとなる。また、時刻ｔ６に保護検出信号ＳＴがアサートされると、ＣＰ端子の充電が開始し、所定時間Ｔｃｐ経過後の時刻ｔ７にラッチ信号ＳＬがアサートされ、制御回路３０がシャットダウンする。
【００９０】
このように、実施の形態に係るインバータ１００によれば、ソフトスタートの開始後、所定のタイミングにおいてエラー信号Ｅｒｒｏｒがアサートされていると、ソフトスタート回路４０をリセットし、再起動させることができる。
【００９１】
また、カウンタ５８０を設けてストライキングの回数をカウントすることにより、ストライキング回数に上限を設定できる。
【００９２】
図７は、制御回路３０の動作を示す第２のタイムチャートである。時刻ｔ０〜ｔ３までは図６と同じである。時刻ｔ８において、回路異常が解消し、エラー信号Ｅｒｒｏｒがネゲートされる。続く検出タイミングｔ４において、放電信号ｄｉｓはアサートされないためＳＴＲＣ端子の電位は上昇し続け、時刻ｔ９に第４しきい値電圧Ｖｔｈ４に達し、ストライク終了信号ＳＴＲＣ＿ｅｎｄがアサートされる。このときエラー信号Ｅｒｒｏｒはネゲートされているので、保護検出信号ＳＴはアサートされず、フェイル信号ＦＡＩＬはオープン状態を維持する点で、図６のタイムチャートとは異なっている。時刻ｔ３からタイマコンパレータ４０４により設定されるＬＥＤ点灯時間ＴＬＥＤ＿ＯＮが経過した時刻ｔ１０に、第４トランジスタＱ４がオフして、ＳＳＷ端子に接続されるＬＥＤが消灯する。
【００９３】
図８は、制御回路３０の動作を示す第３のタイムチャートである。図８のタイムチャートは、ストライク動作を実行しない場合の動作を示す。ＳＴＲＣ端子を外付けの抵抗や配線によってハイレベル（たとえばＲＥＦ４Ｖ）にプルアップすると、ストライキング動作が無効化される。
【００９４】
回路の起動とともに、プルアップされたＳＴＲＣ端子の電位は第３しきい値電圧Ｖｔｈ４を超え、ストライク終了信号ＳＴＲＣ＿ｅｎｄがアサートされる。時刻ｔ１にエラー信号Ｅｒｒｏｒがアサートされる。時刻ｔ３にソフトスタート電圧ＶＲＥＦ＿ＳＳが第１しきい値電圧Ｖｔｈ１を超えると、ソフトスタート終了信号ＳＳ＿ｅｎｄがアサートされ、ＦＡＩＬ端子がローレベルとなる。時刻ｔ３から所定時間Ｔｃｐが経過し、ＣＰ端子の電位が第２しきい値電圧Ｖｔｈ２に達すると、ラッチ信号ＳＬがアサートされ、制御回路３０がシャットダウンする（時刻ｔ１１）。
【００９５】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００９６】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００９７】
実施の形態では、ＥＥＦＬ２１０の両端に２つのインバータ１００を接続して、逆相の駆動電圧で駆動する場合を説明したが、これには限定されず、ひとつのインバータ１００で、一端の電圧が固定されたＥＥＦＬ２１０を駆動してもよい。
【００９８】
実施の形態では、ソフトスタート回路４０をソフトスタート用キャパシタＣｓｓを利用したアナログ回路で構成したが、本発明はこれに限定されず、図４に示すソフトスタート電圧Ｖｓｓに従って値が増減するデジタル信号を生成する信号発生器と、信号発生器の出力をデジタル／アナログ変換するＤ／Ａ変換器によって構成してもよい。その他、キャパシタを充電して時間測定を行ういくつかのタイマ回路は、クロックをカウントするカウンタで代替可能である。
【００９９】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施の形態に係る発光装置の構成を示す回路図である。
【図２】図１の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図３】制御回路のピン配置および周辺回路の構成を示す回路図である。
【図４】制御回路の構成の一部を示す回路図である。
【図５】制御回路の構成の一部を示す回路図である。
【図６】制御回路の動作を示す第１のタイムチャートである。
【図７】制御回路の動作を示す第２のタイムチャートである。
【図８】制御回路の動作を示す第３のタイムチャートである。
【符号の説明】
【０１０１】
１０…Ｈブリッジ回路、１２…トランス、１２ａ…１次コイル、１２ｂ…２次コイル、１４…電流電圧変換部、１６…整流回路、１８…フィルタ、２０…駆動電圧検出部、２２…整流回路、２４…フィルタ、３０…制御回路、３２…基準電圧源、４０…ソフトスタート回路、４２…電流源、４４…放電スイッチ、４６…第１コンパレータ、５０…第１誤差増幅器、５２…演算増幅器、５４…電流比較コンパレータ、５６…第２誤差増幅器、５８…過電圧検出コンパレータ、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｑ３…第３トランジスタ、６０…ＰＷＭコンパレータ、６２…電流源、６４…電流源、６６…ヒステリシスコンパレータ、７０…オシレータ、７２…ヒステリシスコンパレータ、７４…電流源、７５…ダイオード、７６…スイッチ、８０…ドライバ、８２…ＡＮＤゲート、８４…ＡＮＤゲート、８６…第１ドライバ、８８…第２ドライバ、９０…第２ドライバ、９２…第２ドライバ、９４…バースト信号生成回路、９５…バースト調光用オシレータ、９６…バースト調光用コンパレータ、９７…バースト調光用コンパレータ、９８…セレクタ、ＩＳ…電流検出信号、ＶＳ…電圧検出信号、４００…ＬＥＤ駆動回路、４０２…電流源、４０４…タイマコンパレータ、Ｑ４…第４トランジスタ、５００…異常検出回路、５０１…エラー信号生成部、５０２…ローレベル検出回路、５０４…ローレベル検出コンパレータ、５０６…ローレベル検出コンパレータ、５１０…ＯＲゲート、５１２…ＡＮＤゲート、５１４…ＯＲゲート、５２０…エラー解除検出タイマ、５２２…ＡＮＤゲート、５３０…電流源、５３２…コンパレータ、５３４…ＲＳフリップフロップ、５３６…初期化スイッチ、５５０…ストライキング制御回路、５５２…タイミング設定回路、５５４…電流源、５５６…コンパレータ、５５８…コンパレータ、５６０…ＡＮＤゲート、５７０…初期化回路、５７２…ＡＮＤゲート、５７４…ＡＮＤゲート、５７６…ＡＮＤゲート、５７８…ＲＳフリップフロップ、５８０…カウンタ、５８２…ＮＡＮＤゲート、５８４…ＡＮＤゲート、１００…インバータ、１００ａ…第１インバータ、１００ｂ…第２インバータ、２００…発光装置、２１０…ＥＥＦＬ、２１２…第１端子、２１４…第２端子、３００…液晶テレビ、３０２…液晶パネル、３０４…受信部、３０６…信号処理部、３０８…液晶ドライバ、３１０…アンテナ、ＭＨ１…第１ハイサイドトランジスタ、ＭＨ２…第２ハイサイドトランジスタ、ＭＬ１…第１ローサイドトランジスタ、ＭＬ２…第２ローサイドトランジスタ、Ｖｄｒｖ１…第１駆動電圧、Ｖｄｒｖ２…第２駆動電圧。
【図１】
0005145103.tif 000002
【図２】
0005145103.tif 000003
【図３】
0005145103.tif 000004
【図４】
0005145103.tif 000005
【図５】
0005145103.tif 000006
【図６】
0005145103.tif 000007
【図７】
0005145103.tif 000008
【図８】
0005145103.tif 000009