(57)【特許請求の範囲】
【請求項１】
半導体製品に対するテスト歩留まりを推定する方法であって、
一連のライブラリ・エレメント内の各ライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度である、各ライブラリ・エレメントに含まれるデバイスについてまたは各ライブラリ・エレメントの配置についての故障感度と、前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対する短絡感度である、各ライブラリ・エレメントが別のライブラリ・エレメントとの間のスペースで発生する短絡についての短絡感度とを推定することと、
前記製品を形成するため、前記一連のライブラリ・エレメントから少なくとも２つのライブラリ・エレメントを選択することと、
前記製品に対する配線故障感度である、選択されたライブラリ・エレメントを製品内で接続するのに必要とされる配線長に基づく製品レベルでの配線故障感度を推定することと、
前記少なくとも２つのライブラリ・エレメントの各々に対する前記フロント・エンド・オブ・ライン故障感度と前記少なくとも２つのライブラリ・エレメントの各々に対する前記短絡感度と前記製品に対する前記配線故障感度とに基づいて前記製品に対するテスト歩留まり推定値を計算することと
を含み、
前記短絡感度を推定することが、クリティカル・エリア解析を実行することを含み、
前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対して、前記クリティカル・エリア解析を実行することが、
エッジ周辺を識別することと、
活性エッジ周辺を含む前記エッジ周辺の量を識別することと、
前記活性エッジ周辺が別のライブラリ・エレメントの別の活性エッジ周辺に隣接して前記製品内に配置される確率を決定することと
を含み、
前記配線故障感度を推定することが、
推定製品サイズと前記製品内のピンの推定数との少なくとも１つに基づいて前記製品内の配線長を推定することと、
前記配線長に基づいて配線故障感度を推定することと
を含む、
前記方法。
【請求項２】
前記一連のライブラリ・エレメント内の前記ライブラリ・エレメントの各々に対する感度情報のデータベースを維持することを更に含む、請求項１に記載の方法。
【請求項３】
前記テスト歩留まり推定値の妥当性を定期的に検証することを更に含む、請求項１に記載の方法。
【請求項４】
前記製品を製造するコストを前記テスト歩留まり推定値に基づいて推定することを更に含む、請求項１に記載の方法。
【請求項５】
半導体製品に対するテスト歩留まりを推定する方法であって、
一連のライブラリ・エレメント内の各ライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度である、各ライブラリ・エレメントに含まれるデバイスについてまたは各ライブラリ・エレメントの配置についての故障感度、及びバック・エンド・オブ・ライン故障感度である、各ライブラリ・エレメント内の配線についての故障感度と、前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対する短絡感度である、各ライブラリ・エレメントが別のライブラリ・エレメントとの間のスペースで発生する短絡についての短絡感度とを推定することと、
各々が、結合されると前記製品を形成する少なくとも２つのライブラリ・エレメントを含むように前記一連のライブラリ・エレメントから少なくとも２つのグループのライブラリ・エレメントを選択することと、
前記グループの各々により形成される前記製品に対する配線故障感度である、選択されたライブラリ・エレメントを製品内で接続するのに必要とされる配線長に基づく製品レベルでの配線故障感度を推定することと、
各テスト歩留まり推定値が、前記少なくとも２つのライブラリ・エレメントの各々に対する前記フロント・エンド・オブ・ライン及びバック・エンド・オブ・ライン故障感度と前記少なくとも２つのライブラリ・エレメントの各々に対する前記短絡感度と前記製品に対する前記配線故障感度とに基づいて、前記グループの各々により形成される前記製品に対するテスト歩留まり推定値を計算することと、
前記製品を形成するため、前記テスト歩留まり推定値に基づいて前記グループの１つを選択することと
を含み、
前記短絡感度を推定することが、クリティカル・エリア解析を実行することを含み、
前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対して、前記クリティカル・エリア解析を実行することが、
エッジ周辺を識別することと、
活性エッジ周辺を含む前記エッジ周辺の量を識別することと、
前記活性エッジ周辺が別のライブラリ・エレメントの別の活性エッジ周辺に隣接して前記製品内に配置される確率を決定することと
を含み、
各グループに対して、前記配線故障感度を推定することが、
推定製品サイズと前記製品内のピンの推定数との少なくとも１つに基づいて前記製品内の配線長を推定することと、
前記配線長に基づいて前記配線故障感度を推定することと
を含む、
前記方法。
【請求項６】
前記一連のライブラリ・エレメント内の前記ライブラリ・エレメントの各々に対する感度情報のデータベースを維持することを更に含む、請求項５に記載の方法。
【請求項７】
前記テスト歩留まり推定値の妥当性を定期的に検証することを更に含む、請求項５に記載の方法。
【請求項８】
前記グループの各々により形成される前記製品のサイズを推定することを更に含み、前記製品を形成するため、前記グループの１つを選択することが、前記サイズと前記テスト歩留まり推定値との平衡を取ることを含む、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体製品に対するテスト歩留まりの推定に関する。特に、本発明は、複数のライブラリ・エレメントから作製できる半導体製品に対し、各ライブラリ・エレメントのクリティカル・エリア解析、ライブラリ・エレメント間短絡の推定及び製品レベル配線故障感度の推定に基づくテスト歩留まりの推定に関する。
【背景技術】
【０００２】
多くの半導体製品、特に特定用途向け集積回路（ＡＳＩＣ）は、回路タイプにより組織化されている予め設計されたユニット（すなわち、集積回路ライブラリ・エレメント）を結合することにより形成される。それぞれの予め製作されたユニットまたはライブラリ・エレメントは、特定の機能を実行するように互いに配線されている一連の集積回路デバイスを含む。現在、クリティカル・エリア解析技術（例えば、ドット・スローイング（ｄｏｔ‐ｔｈｒｏｗｉｎｇ）、幾何学的拡張、ボロノイ図などに基づく技術）は、半導体製品におけるテスト歩留まり損失を正確に推定するのに用いられている。これら技術は、ランダムな欠陥に対する感度により生じるテスト歩留まり損失を推定するのに用いられ、典型的には、例えば、製品に対する最終的に結合された物理的設計データを解析することにより製品設計レイアウトが完了した後だけにこれら技術が実行される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、製品設計レイアウト前に製品テスト歩留まりを推定し、製品サイズ、回路数、ゲート数またはピン数に基づいて、あるいは、回路数、ゲート数及びピン数のいずれか１つと製品サイズとに基づいてテスト歩留まりを予測する現在の方法は正確ではない。従って、製品設計レイアウト前後のテスト歩留まり推定値が同一ではない場合が多い。テスト歩留まり推定値に基づく製品コストの推定値または見積価格あるいはその両方が、製品の設計に着手される前に一般に顧客に提供されるので、製品設計レイアウト前の正確なテスト歩留まり推定値を提供する方法が必要とされる。
【課題を解決するための手段】
【０００４】
前述のことを考慮して、本発明の一実施形態は、製品設計レイアウトを作製する前に半導体製品に対するテスト歩留まりを推定する方法を提供する。
【０００５】
この方法は、一連のライブラリ・エレメントを含むライブラリを製作するプロセスを含む。各ライブラリ・エレメントは、特定の機能を実行するように互いに配線されている一連の集積回路デバイスを含む予め設計されたユニットである。一連のライブラリ・エレメントの各ライブラリ・エレメントは、回路タイプを混合し互いに整合して様々な異なる半導体製品（例えば、特定用途向け集積回路（ＡＳＩＣ））を形成できるように回路タイプごとにインベントリに加えられ組織化されている。
【０００６】
ライブラリを製作した後、各ライブラリ・エレメントに対する（開路、短絡及びビア閉塞に対するフロント・エンド・オブ・ライン（ＦＥＯＬ）感度を含む）ＦＥＯＬ故障感度、（バック・エンド・オブ・ライン（ＢＥＯＬ）開路、短絡及びビア閉塞に対する感度を含む）ＢＥＯＬ故障感度及びエレメント間短絡感度を（例えば、ドット・スローイング、幾何学的拡張、ボロノイ図などに基づくクリティカル・エリア解析技術を用いることにより）推定することができる。特に、一連のライブラリ・エレメントの各ライブラリ・エレメントに対してエッジ周辺を識別し、活性状態にあるエッジ周辺（すなわち、活性エッジ周辺）の量を識別し、次に、この識別された活性エッジ周辺が、別のライブラリ・エレメントの別の活性エッジ周辺に隣接して製品内に配置される確率を計算するクリティカル・エリア解析を実行することにより短絡感度を推定することができる。感度情報データベースを構築することができ、各ライブラリ・エレメント対して推定した感度情報をデータベースに維持することができる。例えば、ライブラリ・エレメントを選択する際に、また、テスト歩留まりを推定する際に感度情報データベースにアクセスすることができる（下記の記述参照）。各ライブラリ・エレメントに対してデータベースに維持された情報は、ライブラリ・エレメント識別子、ライブラリ・エレメントのサイズ（ｘ，ｙ）、推定ＦＥＯＬ故障感度、推定ＢＥＯＬ故障感度及び推定短絡感度を含むことができるが、これらに限定されない。
【０００７】
感度情報データベースを構築した後、製品（例えば、ＡＳＩＣ）を形成するのに必要とされるライブラリ・エレメントを識別するのに既存のライブラリ・エレメント選択ツールを用いることができる。この方法の一実施形態では、製品を形成するのに必要とされる２つ以上のライブラリ・エレメントがライブラリから選択される（すなわち、それらは一連のライブラリ・エレメントから選択される）。２つ以上のライブラリ・エレメントを選択した後、選択されたライブラリ・エレメントを製品内で接続するのに必要とされる配線長に基づいて製品レベル配線故障感度を推定する。推定製品サイズ、製品内の回路の推定数、製品内のゲートの推定数または製品内のピンの推定数に基づいて、あるいは、製品内の回路、ゲートもしくはピンの推定数と推定製品サイズとに基づいて、製品に必要とされる配線長を推定することができる。次に、推定された配線長を用いて、配線と関連する期待故障数を推定することができる。
【０００８】
製品レベル配線故障感度を決定した後、選択されたライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度と、選択されたライブラリ・エレメントに対する短絡感度と、製品に対する配線故障感度との合計に基づいて製品に対するテスト歩留まり推定値を計算する。次に、テスト歩留まり推定値に基づいて製品に対するコスト推定値を決定する。製品設計レイアウト前のこのコスト推定値を顧客への初期の見積価格の基準として用いることができる。最後に、初期の見積価格の精度を検証するため、主要な設計チェック・ポイントでプロセスを繰り返すことにより初期のテスト歩留まり及びコスト推定値の妥当性を定期的に検証することができる。
【０００９】
この方法の別の実施形態では、特定の製品を形成するのに用いることができる少なくとも２つのグループのライブラリ・エレメントが選択される。選択されたライブラリ・エレメントが結合されると製品を形成できるように少なくとも２つのライブラリ・エレメントを一連のライブラリ・エレメントから（すなわち、ライブラリから）選択することにより各グループを選択することができる。単一の置き換えライブラリ・エレメントにより、または、複数の異なるライブラリ・エレメントにより２つのグループを簡単に区別することができる。次に、選択されたエレメントの異なるグループの各々により形成される製品に対する別々の製品レベル配線故障感度を、上述したように推定することができる。異なるグループの各々により形成される製品に対するテスト歩留まり推定値も、上述したように推定することができる。
【００１０】
その上、この実施形態は、テスト歩留まり推定値に基づいて、製品を形成するグループの１つを選択するプロセスを更に含む。あるグループのライブラリ・エレメントが最高の（すなわち、最善の）テスト歩留まり推定値を生じるので、このグループを選択する可能性がある。あるいはまた、あるグループのライブラリ・エレメントをテスト歩留まり推定値と製品サイズとの両方の関数として選択することができる。例えば、最適な解答を提供するため、製品サイズとテスト歩留まりとの平衡を取ることにより、グループの選択、特に、グループ内のライブラリ・エレメントの選択を行うことができる。従って、高いテスト歩留まりを生じるライブラリ・エレメントとの組み合わせ使用に対して製品サイズの増大をトレードオフすることができる。
【００１１】
この場合も、前述した実施形態と同様に、次に、（選択されたグループにより形成される）製品に対するコスト推定値をテスト歩留まり推定値に基づいて決定する。製品設計レイアウト前のこのコスト推定値を顧客への初期の見積価格の基準として用いることができる。最後に、初期の見積価格の精度を検証するため、また、随意に設計への変更を行うため、主要な設計チェック・ポイントでプロセスを繰り返すことにより初期のテスト歩留まり及びコスト推定値の妥当性を定期的に検証することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態のこれらの態様及びその他の態様は、下記の記述及び添付図面と併せて考えられれば、より良く理解されるであろう。しかし、当然のことながら、下記の記述は本発明の好適な実施形態及び多くの特定の詳細な記述を表しているが、限定としてではなく例示として与えられたものである。本発明の意図から逸脱することなく本発明の実施形態の範囲内で多くの変形及び変更を行うことができ、本発明はこのような変更のすべてを含む。
【００１３】
本発明の実施形態は、図面を参照して下記の詳細な記述からより良く理解されるであろう。
【００１４】
添付図面に示され、下記の記述で詳しく述べる限定されない実施形態を参照して、本発明の実施形態、並びに、本発明の様々な特徴及び有利な細部を充分に説明する。図面に示した機構を必ずしも実際のものに正比例させて描いているとは限らないことに留意すべきである。本発明の実施形態を不必要にあいまいにしないようにするために周知の構成要素及び処理技術の説明を省略する。本明細書で用いられる例は単に、本発明の実施形態を実行できるやり方の理解を容易にするためのものであって、更に、当業者が本発明の実施形態を実行できるようにするためのものである。しかも、本発明の範囲を限定するものとして、これら例を解釈すべきでない。
【００１５】
上述したように、例えば、製品サイズ、回路数、ゲート数またはピン数に基づいてテスト歩留まりを予測する方法により、製品設計をレイアウトする前に製品のテスト歩留まりを推定する現在の方法は極めて正確ではない。製品設計レイアウト前後のテスト歩留まり推定値が同一ではない場合が多い。コストが設計レイアウトと関連するため、製品の設計がレイアウトされる前に、テスト歩留まり推定値に基づく製品コストの推定値または見積価格あるいはその両方が一般に顧客に提供されるので、製品設計レイアウト前の正確なテスト歩留まり推定値を提供する方法が必要とされる。従って、開示した方法は、設計レイアウト前に半導体製品に対するテスト歩留まり（すなわち、製造歩留まり）を予測する。この方法は、特定の製品を形成するのに用いられる個々のライブラリ・エレメントにクリティカル・エリア解析を適用し、これらライブラリ・エレメントを結合することにより及ぼされるテスト歩留まりへの影響を推定することにより達成される。例えば、この方法は、ライブラリ・エレメント間の短絡に対する感度のテスト歩留まりへの影響と、配線故障に対する感度のテスト歩留まりへの影響とを考慮する。開示した方法により更に、最適な設計解答を提供するため、高いテスト歩留まりを有するライブラリ・エレメントの使用に対してダイサイズの増大をトレードオフすることができる。従って、この方法を用いて、テスト歩留まりを最適化するようにライブラリ・エレメント選択を変更することができる。最後に、顧客に対して製品が見積もられたときの初期のテスト歩留まり（及びコスト）推測値の妥当性を再検証するため、この方法は更に、主要な設計チェック・ポイントで繰り返す。
【００１６】
特に、図１のプロセス１０２と図２とを一緒に参照する。この方法は、一連のライブラリ・エレメントを含むライブラリ（すなわち、供給品）２０１を製作するプロセスを含む。各ライブラリ・エレメント１０〜ｎは、特定の機能を実行するように互いに配線されている一連の集積回路デバイスを含む予め設計されたユニットである。各ライブラリ・エレメント１０〜ｎが識別子２１０により識別され、回路タイプ２２０により分類されるように各ライブラリ・エレメント１０〜ｎのインベントリ２００を維持することができる。インベントリ２００は、ライブラリ・エレメントのサイズ２３０やライブラリ・エレメントの可用性２４０などのような追加の情報を含むことができる。特定の製品を形成するのにライブラリ・エレメントを選択し、クロック及びタイミング回路の量を推定するのに適する既存のダイサイズ推定ツールのような既存のツールを用いることにより、異なるライブラリ・エレメント１０〜ｎを組み合わせて様々な異なる半導体製品（例えば、特定用途向け集積回路（ＡＳＩＣ））を形成するため、インベントリ２００にアクセスしこれを用いることができる。例えば、図３に示すように、複数のライブラリ・エレメント１０〜ｎを（例えば、製品レベル配線３６０と）互いに配線することにより単一のライブラリ・エレメントまたは製品３００（例えば、ダイ）を形成することができる。
【００１７】
ライブラリ２０１を製作した後、一連のライブラリ・エレメント内の各ライブラリ・エレメント１０〜ｎに対して、フロント・エンド・オブ・ライン（ＦＥＯＬ）故障感度、バック・エンド・オブ・ライン（ＢＥＯＬ）故障感度及び短絡感度を推定する（例えば、ドット・スローイング、幾何学的拡張、ボロノイ図などに基づく既存のクリティカル・エリア解析技術を用いることにより予測する）ことができる（プロセス１０４〜１０６参照）。特に、図３を再び参照する。クリティカル・エリア解析を実行することにより、ＦＥＯＬ故障係数（例えば、トランジスタ、抵抗器、キャパシタなどを形成する製造層における感度、または、ライブラリ・エレメント間配置（ｌｉｂｒａｒｙ‐ｅｌｅｍｅｎｔ‐ｔｏ‐ｌｉｂｒａｒｙ‐ｅｌｅｍｅｎｔ‐ｐｌａｃｅｍｅｎｔ）により生じる感度）、ＢＥＯＬ故障係数（例えば、各ライブラリ・エレメント内の配線）及び短絡感度（すなわち、所定のライブラリ・エレメント（例えば、ライブラリ・エレメント１０）と別のライブラリ・エレメントとの間のスペース（例えば、スペース３７０参照）で発生する短絡に対する感度）を推定することができる（プロセス１０４〜１０６参照）。クリティカル・エリア解析は、一連のライブラリ・エレメント内の各ライブラリ・エレメントに対して、まず、エッジ周辺（例えば、図３の拡大図に示すように、深度を含むライブラリ・エレメント１０のエッジ周辺３５０）をマスキングレベルごとに識別し（プロセス１０８を参照）、次に、エッジ周辺の各レベルで故障を生じさせる確率を決定することにより実行される。例えば、各レベルに対して決定された確率がＦＥＯＬ故障感度及びＢＥＯＬ故障感度をそれぞれ備えるようにＦＥＯＬ及びＢＥＯＬマスキングレベルが異なる。次に、活性状態である各レベルのエッジ周辺（すなわち、活性エッジ周辺３５２）の量を識別する（プロセス１１０参照）。特に、ライブラリ・エレメント内に含まれる構造体が配置されているエッジ周辺（例えば、ライブラリ・エレメント１０の構造体３５６に対応する活性エッジ周辺３５２）の量（すなわち、長さ）を識別し測定することにより、活性状態であるエッジ周辺の量を決定する。
【００１８】
ライブラリ・エレメント１０に対し、この識別された活性エッジ周辺３５２の量を用いて、活性エッジ周辺が、別のライブラリ・エレメントの別の活性エッジ周辺に隣接して（例えば、ライブラリ・エレメント２０の構造体３５７の活性エッジ周辺３５３に隣接して）製品内に配置される確率を計算する（プロセス１１２参照）。特に、各ライブラリ・エレメントに対する物理的設計データを物理的設計データボックス内のすべての設計層で囲む。ルータにおいて可能とされるライブラリ・エレメント間配置に対する最小距離をボックスとライブラリ・エレメントとの間の距離として用いる。（短絡のみに対する）クリティカル・エリア解析を各ライブラリ・エレメントに対して実行する。サンプル設計を検査することにより、ライブラリ・エレメントに隣接する代表的なエリア配置を決定するためにライブラリ・エレメント群のサンプル（例えば、ＳＲＡＭ、組み合わせロジック、位相ロック・ループなど）を評価する。隣接エリアのパーセンテージを決定する。クリティカル・エリア解析で分かった故障を隣接エリアのパーセンテージで掛け算してライブラリ・エレメント間短絡率を決定する。
【００１９】
データベースを構築し、各ライブラリ・エレメントに関する推定感度情報をデータベースに維持することができる（プロセス１１４参照）。例えば、図４に示すように、感度情報データベース４００は、各ライブラリ・エレメント１０〜ｎに関する感度情報を含むことができ、特に、ライブラリ・エレメント識別子４１０、各ライブラリ・エレメントのサイズ（ｘ，ｙ）４２０、推定ＦＥＯＬ故障感度４３０、推定ＢＥＯＬ故障感度４４０、推定短絡感度４５０などを含むことができるが、これらに限定されない。例えば、ライブラリ・エレメントを選択する際（下記のプロセス１１６の記述参照）、また、テスト歩留まりを推定する際（下記のプロセス１２４の記述参照）、感度情報データベース４００にアクセスすることができる。
【００２０】
感度情報データベース４００を（プロセス１１４で）構築した後、既存のライブラリ・エレメント選択ツールを用いて、製品（例えば、ＡＳＩＣ）を形成するのに必要とされるライブラリ・エレメントを識別することができる（プロセス１１６参照）。
【００２１】
この方法の一実施形態では、プロセス１１６において、製品を形成するのに必要とされる２つ以上のライブラリ・エレメント（すなわち、２つ以上のライブラリ・エレメントのグループ）をライブラリから選択する（すなわち、それらを一連のライブラリ・エレメントから選択する）。この選択プロセスを達成するために、製品要件、回路タイプ及び随意のテスト歩留まり推定値に基づいてライブラリ・エレメントを選択するのに適する既存の製品（すなわち、ダイ）サイズ推定ツールを、図２のインベントリ２００または図４の感度情報データベース４００あるいはその両方にリンクすることができる。
【００２２】
２つ以上のライブラリ・エレメントのグループを選択した後、製品の（例えば、ライブラリ・エレメントを接続する図３の製品レベル配線３６０により示されるような）製品レベル（すなわち、ダイレベル）配線に必要とされる配線長に基づいて、選択されたライブラリ・エレメントと形成される製品に対する配線故障感度を（プロセス１１８において）推定する。特に、図５に示すように、推定製品サイズ及び、製品内の回路、ゲートまたはピンの推定数のいずれか１つ５０２と実際の配線長５０１との間に存在すると知られている近似直線関係に基づいて、製品に必要とされる推定配線長５０３を（プロセス１２０において）推定することができる。各ライブラリ・エレメント内の配線は、このプロセス中、考慮されない。その理由は、この配線が、プロセス１０４において各ライブラリ・エレメントに対するＦＥＯＬ及びＢＥＯＬ故障感度を予測するクリティカル・エリア解析中に考慮されているためである。次に、図６に示すように、推定配線長６０２と、観測された故障６０１との間に存在すると知られている近似直線関係に基づいて製品に対する期待故障の推定数６０３を（プロセス１２２において）推定することができる。
【００２３】
期待故障の推定数に基づいて配線故障感度を得るため、興味ある設計システム内の代表的な製品のサンプルを用いて、（配線を作製するのに用いられるルータツールにより生じる）チップレベルとダイサイズまたはピン数との間の関係を決定する。特に、チップ設計中に加えられた配線長は、ルータにより供給される出力である。ピン数またはダイサイズあるいはその両方を設計により決定する。（これら代表的な部分に対して）ルータにより生成された配線の物理的設計データをクリティカル・エリア解析に通して故障の数を決定する。次に、故障の数をダイサイズまたはピン数またはその両方と関連付ける。次に、故障と配線長との相互関係を用いて新たな製品に対する故障を推定する。
【００２４】
次に、選択されたライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度と、選択されたライブラリ・エレメントに対する短絡感度と、製品に対する配線故障感度との合計に基づいて、製品に対するテスト歩留まり推定値をプロセス１２４において計算する。図４の感度情報データベース４００に含まれるデータを参照する以下の例は、製品を形成するためにライブラリ・エレメント１０，２０がプロセス１１６において選択され、製品に対する配線故障感度が１１２０（すなわち、６１０＋６０＋４５０）であるとプロセス１１８において決定された場合のテスト歩留まり推定プロセスを表している。次に、既存のテスト歩留まり推定ツールは感度情報データベース４００にアクセスし、ダイサイズと一緒に故障の期待数を用いてテスト歩留まりを推定することができる。
【００２５】
次に、プロセス１２４からのテスト歩留まり推定値に基づいて製品に対するコスト推定値をプロセス１３２において決定する。製品設計レイアウト前のこのコスト推定値を顧客への初期の見積価格の基準として用いることができる（プロセス１３４参照）。最後に、初期の見積価格の精度を検証するため、主要な設計チェック・ポイントでプロセスを繰り返すことにより初期のテスト歩留まり及びコスト推定値の妥当性を定期的に検証することができる（プロセス１３６参照）。
【００２６】
この方法の別の実施形態では、特定の製品を形成するのに用いることができる少なくとも２つのグループのライブラリ・エレメントがプロセス１１６で選択される。選択されたライブラリ・エレメントが結合されると製品を形成できるように少なくとも２つのライブラリ・エレメントを一連のライブラリ・エレメントから（すなわち、ライブラリから）選択することにより各グループを選択することができる。すべて異なるライブラリ・エレメント、同一のライブラリ・エレメントの多重使用及び単一の置き換えライブラリ・エレメントのいずれか１つまたは任意の組み合わせを含むことによりグループを区別することができる。前述した実施形態と同様に、この選択プロセスを遂行するため、製品要件、回路タイプ及び随意のテスト歩留まり推定値に基づいてライブラリ・エレメントを選択するのに適する既存の製品（すなわち、ダイ）サイズ推定ツールを、図２のインベントリ２００または図４の感度情報データベース４００あるいはその両方にリンクすることができる。
【００２７】
次に、選択されたエレメントの各グループにより形成される製品に対する配線故障感度を、上述したように推定することができる（プロセス１１８参照）。グループの各々により形成される製品に対するテスト歩留まり推定値も、上述したように推定する（プロセス１２４参照）。
【００２８】
この実施形態は、テスト歩留まり推定値に基づいて、製品を形成するグループの１つを（プロセス１２６において）選択することを更に含む。例えば、あるグループのライブラリ・エレメントが最高の（すなわち、最善の）テスト歩留まり推定値を生じるので、製品を形成するのにこのグループを選択することができる（プロセス１２８参照）。あるいはまた、製品を形成するため、あるグループのライブラリ・エレメントをテスト歩留まり推定値と製品サイズとの両方の関数として選択することができる（プロセス１３０参照）。例えば、最適な解答を提供するため、製品サイズとテスト歩留まりとの平衡を取ることにより、グループの選択、特に、グループを構成するライブラリ・エレメントの選択を行うことができる。従って、高いテスト歩留まりを生じるライブラリ・エレメントとの組み合わせ使用に対して製品サイズの増大をトレードオフすることができる。
【００２９】
この場合も、前述した実施形態と同様に、次に、（選択されたグループにより形成される）製品に対するコスト推定値をテスト歩留まり推定値に基づいて（プロセス１３２において）決定する。製品設計レイアウト前のこのコスト推定値を（プロセス１３４において）顧客への初期の見積価格の基準として用いることができる。最後に、（プロセス１３６において）初期の見積価格の精度を検証するため、または、設計を変更するため、あるいは、その両方を行うため、主要な設計チェック・ポイントでプロセスを繰り返すことにより初期のテスト歩留まり及びコスト推定値の妥当性を定期的に検証することができる。
【００３０】
完全にハードウェアを用いて、または、完全にソフトウェアを用いて、あるいは、ハードウェア要素及びソフトウェア要素の両方を用いて、上記で述べた方法の実施形態を実行することができる。好適な実施形態では、本発明は、ファームウェア、常駐ソフトウェア、マイクロコードなどを含むがこれらに限定されないソフトウェアを用いて実施される。更に、コンピュータまたは何らかの命令実行システムによりまたはこれに関連して用いるプログラム・コードを備えるコンピュータ使用可能またはコンピュータ可読媒体からアクセスできるコンピュータ・プログラムを用いてこの方法の実施形態を実行することができる。説明目的のため、コンピュータ使用可能またはコンピュータ可読媒体を、命令実行システム、装置またはデバイスによりまたはこれに関連して用いるプログラムを包含、格納、伝達、伝播または移送できる何らかの装置とすることができる。この媒体を、電子、磁気、光学、電磁気、赤外線または半導体システム（または装置あるいはデバイス）、または伝播媒体とすることができる。コンピュータ可読媒体の例として、半導体または固体メモリ、磁気テープ、取り外し可能なコンピュータ・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、固定磁気ディスク及び光ディスクが挙げられる。光ディスクの現在の例として、コンパクト・ディスク読み出し専用メモリ（ＣＤ‐ＲＯＭ）、コンパクト・ディスク・リード／ライト（ＣＤ‐Ｒ／Ｍ）及びＤＶＤが挙げられる。プログラム・コードを格納または実行あるいはその両方を行うのに適するデータ処理システムは、システム・バスによりメモリ素子に直接または間接的に結合されている少なくとも１つのプロセッサを含む。メモリ素子は、プログラム・コードを実際に実行する間用いられる局部メモリと、大容量記憶装置と、実行中、大容量記憶装置からコードを取り出さなければならない回数を減少させるために少なくとも幾つかのプログラム・コードを一時的に記憶するキャッシュ・メモリとを含むことができる。
【００３１】
そのため、設計レイアウト前に半導体製品に対するテスト歩留まりを予測する方法を開示する。この方法は、特定の製品を形成するのに用いられる個々のライブラリ・エレメントにクリティカル・エリア解析を適用し、これらライブラリ・エレメントを結合することにより及ぼされるテスト歩留まりへの影響を推定することにより達成される。例えば、この方法は、ライブラリ・エレメント間の短絡に対する感度のテスト歩留まりへの影響と、配線故障に対する感度のテスト歩留まりへの影響とを考慮する。開示した方法により更に、最適な設計解答を提供するため、高いテスト歩留まりを有するライブラリ・エレメントの使用に対してダイサイズの増大をトレードオフすることができる。従って、この方法を用いて、テスト歩留まりを最適化するようにライブラリ・エレメント選択を変更することができる。最後に、この方法は更に、顧客に対して製品が見積もられたときの初期のテスト歩留まり（及びコスト）推測値の妥当性を再検証するため、主要な設計チェック・ポイントで繰り返す。従って、この方法は、設計を通じて初期のサイズ設定からテスト歩留まり推定値の精度を増大させ、しかも、テスト歩留まりを改善するように設計を変更できるようにする。
【００３２】
上記の具体的な実施形態の記述は本発明の一般的な性質を充分明らかにしているので、現在の知識を適用することにより、他の実施形態は、このような具体的な実施形態を、一般的な概念から逸脱することなく容易に変更し、または、このような具体的な実施形態を様々な用途に適合させ、あるいは、その両方を行うことができ、従って、このような適合及び変更は、開示した実施形態の等価な意味及び範囲に含まれるものとする。当然のことながら、本明細書で用いられた言葉遣いまたは専門用語は、制限としてではなく説明のためのものである。従って、本発明を好適な実施形態に関して記述したが、当業者は、本発明を請求項の意図及び範囲内で変更して実行できると理解するであろう。
【図面の簡単な説明】
【００３３】
【図１】本発明の方法の一実施形態を示す流れ図である。
【図２】ライブラリのライブラリ・エレメントのインベントリに含まれるデータを示すテーブルである。
【図３】複数のライブラリ・エレメントを用いて形成された例示的な半導体製品を示すブロック図である。
【図４】例示的な感度情報データベースに含まれるデータを示すテーブルである。
【図５】製品配線長と製品サイズまたはピン数との間の近似直線関係を示すグラフである。
【図６】製品に対して推定された配線長と、推定された配線故障との間の近似直線関係を示すグラフである。
【符号の説明】
【００３４】
１０、２０、３０、４０、ｎ  ライブラリ・エレメント
２００  インベントリ
２０１  ライブラリ
３００  製品
３６０  製品レベル配線
３７０  スペース
４００  感度情報データベース
【図１】
0005328093.tif 000002
【図２】
0005328093.tif 000003
【図３】
0005328093.tif 000004
【図４】
0005328093.tif 000005
【図５】
0005328093.tif 000006
【図６】
0005328093.tif 000007