(57)【特許請求の範囲】
【請求項１】
被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出する検出装置において、
前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、
前記直流信号のレベルに応じた２値の信号を出力する２値信号出力手段と、
前記２値信号出力手段が出力する２値信号によりオン／オフするスイッチング素子と、
電源投入時に、前記静電容量素子に対する充電を抑制する充電抑制手段と、
前記静電容量素子、及び前記他の静電容量素子に充電された電荷を前記スイッチング素子のオンによって流れる電流により放電させ、前記被検出体の検出時に該スイッチング素子を間欠的にオンさせる放電制御手段と、
を具備することを特徴とする検出装置。
【請求項２】
前記充電抑制手段は、前記静電容量素子と接続された他の静電容量素子である、
ことを特徴とする請求項１記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検出体の接近によって変化する交流信号を出力する交流出力手段（例えば共振回路）を用いてその被検出体を検出する検出装置に関する。
【背景技術】
【０００２】
図６は、一般的な従来の誘導形検出装置（近接スイッチ）の回路図である。図６を参照して、誘導形の従来の検出装置について具体的に説明する。
この従来の検出回路では、トランジスタＱ１、Ｑ２のベースを接続し、トランジスタＱ１のエミッタに、コイルＬ１とコンデンサＣ１を並列に接続した共振回路を接続し、トランジスタＱ２のエミッタは抵抗Ｒ１を介してコイルＬ１の例えば中点にタップにより接続している。トランジスタＱ１及びＱ２のベースは抵抗Ｒ２を介して、トランジスタＱ２のコレクタは抵抗Ｒ３を介して、それぞれ電源Ｖと接続されている。これらトランジスタＱ１、Ｑ２、コイルＬ１及びコンデンサＣ１からなる共振回路、抵抗Ｒ１〜Ｒ３は発振回路を形成している。トランジスタＱ１はダイオード接続されている。また、共振回路のトランジスタＱ１のエミッタと接続されていない側はグランドに接続されている。
【０００３】
この発振回路を形成するトランジスタＱ２のコレクタとグランド間にはコンデンサＣ２が接続され、そのコレクタ電位はそのコンデンサ（静電容量素子）Ｃ２により平滑化される。共振回路のトランジスタＱ１のエミッタと接続された側の電圧ａの発振振幅は、被検出体の非接近時には大きく、被検出体の接近時には小さくなる（図７のａ）。コンデンサＣ２により平滑化された平滑電圧ｂ（コンデンサＣ２の端子間電圧）は、電圧ａの発振振幅が大きい場合、トランジスタＱ２、抵抗Ｒ１、及びコイルＬ１を介した放電が良好に行われるために、比較的に小さいレベル（値）となる（図７のｂ）。言い換えれば、電圧ａの発振振幅が小さくなることによって、平滑電圧ｂはより大きくなる。そのように平滑電圧ｂは、電圧ａの発振振幅に応じたものとなる。
【０００４】
この平滑電圧ｂは、抵抗Ｒ４を介してトランジスタＱ３のベースに印加される。そのトランジスタＱ３のエミッタは抵抗Ｒ５を介して電源Ｖ、及びトランジスタＱ４のエミッタにそれぞれ接続され、トランジスタＱ３のコレクタは抵抗Ｒ６を介してグランド、及びトランジスタＱ４のベースにそれぞれ接続されている。これらトランジスタＱ３、Ｑ４、及び抵抗Ｒ４−６は、平滑電圧ｂが所定電圧以上か否かを判定する比較回路を形成し、トランジスタＱ４のエミッタを流れる電流は抵抗Ｒ７を介してトランジスタＱ５のベースに供給される。
【０００５】
トランジスタＱ４は、トランジスタＱ３のオフによりオンする。トランジスタＱ４がオンすると、ベース−エミッタ（グランド）間に抵抗Ｒ８が接続されたトランジスタＱ５がオンする。それにより、トランジスタＱ５のコレクタと電源Ｖ間に接続された負荷ＬＤに電流が供給され、その負荷ＬＤは駆動されることとなる。そのようにして比較回路は、トランジスタＱ３及びＱ４のオン／オフにより２値の信号をトランジスタＱ５に出力する。そのトランジスタＱ５が、負荷ＬＤ駆動用のスイッチングを行うためのスイッチング素子である。なお、図６中、Ｔ１及びＴ３は電源端子、Ｔ２は出力端子である。
【０００６】
図７は、従来の検出装置における内部電圧の時間変化例を示すタイミングチャートである。ここでは、その内部電圧として、上記電圧ａ、及びｂ、並びにトランジスタＱ５のコレクタ電位ｃの３つを挙げている。この図７において、横軸は時間、縦軸方向は電圧値をそれぞれ示し、表記した「Ｇ」はグランドレベルを示している。これは他の図でも同様である。
【０００７】
図７に示すように、電圧ａは被検出体の接近によって発振振幅が小さくなる。その発振振幅に依存する平滑電圧ｂは、その発振振幅の減少に伴い、電荷が充電されて大きくなる。その平滑電圧ｂが所定の閾値Ｓ１を越えると、トランジスタＱ３がオフ、トランジスタＱ４がオンし、それによってトランジスタＱ５もオンする。そのオンにより、コレクタ電位ｃは電源Ｖ及び負荷ＬＤによって決まる電圧レベルからほぼグランドレベルに低下することとなる。このトランジスタＱ５は、負荷ＬＤに電流を供給するか否かのスイッチング用であることから以降「スイッチング素子」と呼ぶことにする。
【０００８】
一方、被検出体が遠ざかる場合には、その被検出体が遠ざかるにつれて電圧ａの発振振幅は大きくなる。それに伴い、平滑電圧ｂは低下していき、所定の閾値Ｓ２よりも小さくなると、スイッチング素子Ｑ５はオフし、コレクタ電位ｃはグランドレベルに低下する前の電圧レベルに復帰する。
【０００９】
図８は、従来の検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。次に図８を参照して、電源投入時における内部電圧の時間変化について具体的に説明する。ここでも、その内部電圧として、上記電圧ａ、ｂ、及びスイッチング素子Ｑ５のコレクタ電位ｃの３つを挙げている。
【００１０】
一般に誘導形の検出装置では、電源を投入してから発振回路の発振振幅（図８では電圧ａの発振振幅）が十分、大きくなるまでに数ｍｓ〜数十ｍｓ程度の時間を必要とする。このため、電源投入後には、コンデンサＣ２に電荷が充電されて平滑電圧ｂが閾値Ｓ１を越え、スイッチング素子Ｑ５がオンし、そのコレクタ電位ｃはほぼグランドレベルに低下する。そのようにして、被検出体を検出している状態となる誤動作が生じる。そのオン状態は、電圧ａの発振振幅が大きくなって平滑電圧ｂが閾値Ｓ２より小さくなるまでの間、維持される。
【００１１】
上記電源投入時の誤動作を防止する従来の検出装置としては、例えば特許文献１に記載されたものがある。その特許文献１に記載の従来の検出装置では、発振回路の発振電圧を波形整形して矩形波信号を生成し、その矩形波信号を計数することにより、電源投入後にその矩形波信号を計数した値が所定数に達するまでの間、スイッチング素子の駆動を回避して、電源投入時の誤動作を防止している。
【特許文献１】特開平１１−９７９９７号公報
【特許文献２】特開平２−１５６７２１号公報
【特許文献３】特許第３４１８８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記特許文献１に記載の従来の検出装置では、電源投入時の誤動作を防止するために、発振電圧を波形整形して矩形波信号を生成する波形生成回路や、その矩形波信号を計数するカウンタ回路等を用意しなければならない。このため、部品点数が多くなる。部品点数の増加は、生産コストを上昇させるだけでなく、小型化を困難とさせる。このことから、電源投入時の誤動作の防止は、部品点数の増大を抑えつつ、実現させることが重要と考えられる。
【００１３】
なお、電源投入時の誤動作は、コンデンサＣ２の静電容量をより大きくすることにより、防止することが可能である。しかし、コンデンサＣ２の静電容量を大きくすると、応答速度の低下を招くことになる。このため、コンデンサＣ２の静電容量を大きくすることは望ましくない。
【００１４】
部品点数は、一部、或いは全体をＩＣ化することで低減することができる。しかし、ＩＣ化には膨大な開発費用が発生し、生産コストを著しく上昇させる。このため、生産コストの視点からは望ましくないと云える。
【００１５】
ところで、図６に示すような検出装置では、配線作業時に誤って、負荷ＬＤを介さずに出力端子Ｔ２を直接、電源Ｖと接続する、或いは接続すべきでない負荷ＬＤを接続してしまい、過負荷となって、スイッチング素子Ｑ５が異常に発熱し、壊れてしまう可能性がある。このことから、スイッチング素子Ｑ５の過負荷による発熱を抑える、即ち過負荷の保護機能を備えさせることも重要と考えられる。
【００１６】
その発熱を抑えることが可能な従来技術（過負荷の保護機能）としては、例えば特許文献２に記載のものがある。
この特許文献２に記載の従来技術では、スイッチング素子に流れる電流の値が所定値以上にならないよう制限することにより、その発熱を抑えるようになっている。その制限は、負荷を経由してスイッチング素子に流れる電流（この場合コレクタ−エミッタ間電流）の増大に応じて、スイッチング素子のベースに供給する電流を抑制することによって成されている。すなわち、スイッチング素子に過大な電流が流れると、そのスイッチング素子へのベース電流が、その過大な電流分に応じて減少するようになっている。
【００１７】
本発明は、部品点数、及び生産コストを抑えつつ、電源投入時の誤動作を回避し、過負荷の保護機能を備えた検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の検出装置は、被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出することを前提とし、前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、前記直流信号のレベルに応じた２値の信号を出力する２値信号出力手段と、前記２値信号出力手段が出力する２値信号によりオン／オフするスイッチング素子と、電源投入時に、前記静電容量素子に対する充電を抑制する充電抑制手段と、静電容量素子、及び他の静電容量素子に充電された電荷をスイッチング素子のオンによって流れる電流により放電させ、被検出体の検出時に該スイッチング素子を間欠的にオンさせる放電制御手段と、を具備する。
【００１９】
なお、上記充電抑制手段は、前記静電容量素子と接続された他の静電容量素子である、ことが望ましい。
【発明の効果】
【００２０】
本発明では、電源投入時に、交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子に対する充電を充電抑制手段により抑制する。その抑制により、電源投入時の前記直流信号が不安点な期間に生じる誤動作を回避することができる。その抑制のための充電抑制手段は、静電両用素子に他の静電容量素子を接続することで実現できる。これらのことから、部品点数、及び生産コストを抑えつつ、電源投入時の誤動作を回避できるようになる。
【００２１】
そして、出力スイッチング素子の過負荷時には、前記静電容量素子と他の静電容量素子に充電された電荷を放電させるようにし、被検出体の検出時にそのスイッチング素子を間欠的にオンさせるようにしたので、単位時間当たりにそのスイッチング素子に流れる電流は小さくなり、その発熱量を抑えられるようになる。すなわち、過負荷時において、出力トランジスタの故障を防止することが可能となる。そうすることで、たとえスイッチング
素子と電源が短絡状態となっている、或いは接続すべきでない負荷をスイッチング素子に接続している、といった理由でそのスイッチング素子に定格よりも大きな電流（流れるべきでないレベル以上の電流）が流れる状況下であっても、そのスイッチング素子が壊れることを回避できるようになるため、信頼性はより向上することとなる。このようなことから、過負荷の保護機能が実現され、その過負荷への耐性は向上することとなる。この保護機能は、電源投入時の誤動作の回避と同様に、部品点数、及び生産コストを抑えつつ、実現させることができる。
このように、電源投入時に前記静電容量素子に対する充電を抑制するようにしたので、通常動作時の被検出体接近の応答速度が損なわれず、電源投入時の不安定な期間に対する誤動作の回避と、出力過負荷時における出力スイッチング素子を的確に保護することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
＜第１の実施形態＞
図１は、第１の実施の形態による検出装置の回路図である。図１において、図６に示す従来の検出装置と同じもの、或いは基本的に同じものには同一の符号を付している。それにより、従来の検出装置から異なる部分にのみ着目して説明する。
【００２３】
本実施形態では、図１に示すように、コンデンサＣ２にダイオードＤ１及び抵抗Ｒ１０を介してコンデンサＣ３を接続し、そのコンデンサＣ３と抵抗Ｒ１０の接続点に抵抗Ｒ１２を介して電源Ｖを接続している。コンデンサＣ３の他方の端子はグランドに接続している。電圧ｄは、その接続点の電圧、つまりコンデンサＣ３の端子間電圧である。
【００２４】
スイッチング素子Ｑ５のエミッタとグランド（電源Ｖのマイナス側の端子）間には抵抗Ｒ１４を配置し、スイッチング素子Ｑ５と抵抗Ｒ１４の接続点に抵抗Ｒ１３を介してトランジスタＱ６のベースを接続している。そのトランジスタＱ６のコレクタは抵抗Ｒ１１を介してコンデンサＣ３と接続され、そのエミッタはグランドと接続されている。
【００２５】
図４は、本実施形態による検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。次に図４を参照して、電源投入時における内部電圧の時間変化について具体的に説明する。ここでは、その内部電圧として、上記電圧ａ、ｂ及びｄの３つを挙げている。図４において、横軸は時間、縦軸方向は電圧値を示し、表記した「Ｇ」はグランドレベルを示している。これは後述の図５でも同様である。
【００２６】
電源投入時は、電源Ｖからの電流は抵抗Ｒ３を介してコンデンサＣ２に向かって流れる。その電流は、コンデンサＣ２の他に、ダイオードＤ１及び抵抗Ｒ１０を介してコンデンサＣ３に供給される。そのようにコンデンサＣ３にバイパスして充電する分が存在するため、電源投入してから電圧ａの発振振幅が十分、大きくなるまでの間に、コンデンサＣ２はコンデンサＣ３と共に充電され、電圧ｂ及びｄは図４に示すようにその値が上昇する。その結果、電源投入時に平滑電圧ｂが閾値Ｓ１を越えることは回避され、スイッチング素子Ｑ５がオンする誤動作は発生しない。
【００２７】
この誤動作の発生の回避は、コンデンサＣ３、抵抗Ｒ１０及びＲ１２によって実現させている。このため、発振電圧を波形整形して矩形波信号を生成する波形生成回路や、その矩形波信号を計数するカウンタ回路等を用意する特許文献１に記載の従来の検出装置と比較して、部品点数や生産コストもより抑えることができる。
【００２８】
コンデンサＣ３の充電が終了した後は、コンデンサＣ２のみが充電の対象となる。このため、その後は従来の検出装置と同じ応答速度で被検出体の検出を行えるようになる。そ
れにより、電源投入時におけるコンデンサＣ２の充電の抑制、つまり平滑電圧ｂの上昇の抑制により誤動作の発生を回避しつつ、通常動作時の被検出体接近に対する応答速度を維持させている。
【００２９】
図５は、本実施形態による検出装置における過負荷時の内部電圧の時間変化例を示すタイミングチャートである。ここでは、その内部電圧として、上記電圧ａ、ｂ、ｄ、及びスイッチング素子Ｑ５のコレクタ電位ｃの４つを挙げている。
【００３０】
図５に示すように、電圧ａは被検出体の接近によって発振振幅が小さくなる。その発振振幅に依存する平滑電圧ｂは、その発振振幅の減少に伴い、電荷が充電されて大きくなる。その平滑電圧ｂが閾値Ｓ１を越えると、トランジスタＱ３がオフ、トランジスタＱ４がオンし、それによってスイッチング素子（トランジスタ）Ｑ５もオンする。そのオンにより、コレクタ電位ｃは電源Ｖ及び負荷ＬＤによって決まる電圧レベルからほぼグランドレベルに移行する。
【００３１】
そのスイッチング素子Ｑ５のオンにより、そのエミッタから電流が流れる。その電流は、抵抗Ｒ１３を介してトランジスタＱ６のベースに流れ、そのベースの電位は、抵抗Ｒ１４をエミッタからの電流が流れることで生じる電圧降下により、トランジスタＱ６をオンさせるものとなる。この結果、トランジスタＱ６はオンし、コンデンサＣ３に蓄えられた電荷は抵抗Ｒ１１及びトランジスタＱ６を介して放電される。その放電により電圧ｄは図５に示すように低下し、それがコンデンサＣ２の平滑電圧ｂよりも下がると、コンデンサＣ２の電荷はダイオードＤ１、抵抗Ｒ１０、Ｒ１１、及びトランジスタＱ６を介して放電する。その放電により平滑電圧ｂは図５に示すように低下し、それが閾値Ｓ２を下回ると、スイッチング素子Ｑ５はオフして、そのコレクタ電位ｃは、ほぼ電源Vの電圧レベルに復帰する。
【００３２】
そのオフにより、トランジスタＱ６もオフして放電は終了し、電圧ａの発振振幅が小さいままであれば、再度、コンデンサＣ２の充電が行われることとなる。その際は、コンデンサＣ３の充電も併せて行われるため、充電開始から平滑電圧ｂが閾値Ｓ１を越えるまでに要する時間は、最初に閾値Ｓ１を越えるまでに要する時間と比較して長くなる。平滑電圧ｂが閾値Ｓ１を越えた後は、スイッチング素子Ｑ５がオンし、同様の動作が繰り返される。その繰り返しは、被検出体が遠ざかり、電圧ａの発振振幅が大きくなって平滑電圧ｂが閾値Ｓ１を越えなくなるまで継続される。その結果、被検出体を検出している間は図５に示すように、スイッチング素子Ｑ５はオン／オフを繰り返すこととなる。そのようにして間欠的にオンさせるため、言い換えれば、間欠的に電流を流すことで抑制するため、スイッチング素子Ｑ５の発熱は抑えられ、発熱による故障はより防止できることとなる。それにより、出力端子Ｔ２と電源Ｖの間に負荷ＬＤを接続しなかった、或いは接続すべきでない負荷ＬＤをその間に接続した、といったことで過負荷となった場合でも、故障の発生はより抑えることができる。
上述したようなことから、ダイオードＤ１、抵抗Ｒ１０、Ｒ１１、Ｒ１３、及びＲ１４並びにトランジスタＱ６は、スイッチング素子Ｑ５（のコレクタ−エミッタ間）に対する過負荷時の保護機能を実現させ、過負荷への耐性を向上させる。そのように、その保護機能は、僅かな回路素子の追加により実現させることができる。このため、生産コストの上昇も抑えることができる。本実施形態では、その回路素子の一部（ダイオードＤ１、抵抗Ｒ１０）を、電源投入時における誤動作の回避のためのものと共通化することにより、部品点数や生産コストをより抑えられるようにしている。
【００３３】
スイッチング素子Ｑ５のオン／オフ時間、その比、及びスイッチング素子Ｑ５のエミッタから流れる電流（以降「検出電流」）等は、各抵抗Ｒ１１〜１４の抵抗値やコンデンサＣ３の静電容量の選択によって調整可能である。このことから、故障が発生する状況を想
定して、それらの選択を行うのが望ましい。なお、本実施形態では、コンデンサＣ３と電源Ｖ間に抵抗Ｒ１２を配置しているが、抵抗Ｒ１２の替わりに、定電流素子、或いは定電流回路等を配置しても良い。
【００３４】
＜第２の実施形態＞
図２は、第２の実施形態による検出装置の回路図である。図２において、上記第１の実施形態と同じもの、或いは基本的に同じものには同一の符号を付している。それにより、第１の実施形態から異なる部分にのみ着目して説明する。
【００３５】
本実施形態では、図２に示すように第１の実施形態から、コンデンサＣ３と電源Ｖの間に、抵抗Ｒ１２と並列にアノードを電源Ｖ側にしてダイオードＤ２を接続し、抵抗Ｒ７とスイッチング素子Ｑ５のベース間に発光ダイオードＬＥＤを接続し、抵抗Ｒ７とグランド間、つまりスイッチング素子Ｑ５のベース−エミッタ間にツエナーダイオードＤ３を接続したものとなっている。それらの素子は、それぞれ以下の理由により追加したものである。
【００３６】
上記発光ダイオードＬＥＤは、被検出体の接近（検出）時に発光させてその検出状態を通知できるように追加している。
電源Ｖを遮断後、再投入した場合には、コンデンサＣ３に電荷が残っている可能性がある。その電荷が残っていると、コンデンサＣ２に充電される電荷をコンデンサＣ３にバイパスできる分が小さくなって、スイッチング素子Ｑ５を誤動作させてしまう可能性がある。ダイオードＤ２は、そのような理由による誤動作を確実に回避するために追加したものであり、電源Ｖの遮断時にコンデンサＣ３に残った電荷はダイオードＤ２を介して直ちに放電させるようにしている。その放電のために、カソードをコンデンサＣ３と接続させている。それにより、そのコンデンサＣ３に残った電荷はダイオードＤ２、及び発振回路を介して放電される。
【００３７】
負荷ＬＤの短絡時にスイッチング素子Ｑ５に流れる電流は、そのベース電流と増幅率によって決まる。電源Ｖの電圧が一定でない場合、この電流が不安定となる。スイッチング素子Ｑ５のベース−エミッタ間にツエナーダイオードＤ３を接続することにより、電源Ｖに電圧変動が発生しても、スイッチング素子Ｑ５のベースに供給される電流を一定にすることができる。
【００３８】
一般に、電源端子Ｔ１に定電圧回路を接続する場合が多い。その場合、発振回路に印加される電圧の立ち上がりが遅れ、その遅れによって発振回路の発振振幅が大きくなるのも遅れてしまう。その遅れは、スイッチング素子Ｑ５に供給されるベース電流を著しく増大させる可能性がある。しかし、そのような過大なベース電流がスイッチング素子Ｑ５に供給される状況となっても、ツエナーダイオード（定電圧素子）Ｄ３によりスイッチング素子Ｑ５のベースに供給される電流を一定とすることができる。
【００３９】
＜第３の実施形態＞
図３は、第３の実施形態による検出装置の回路図である。
上記第１の実施形態では、トランジスタＱ１、Ｑ２、Ｑ５、及びＱ６としてＮＰＮ型のものを、トランジスタＱ３、及びＱ４としてＰＮＰ型のものをそれぞれ採用している。これに対し第３の実施形態は、第１の実施形態とは反対に、トランジスタＱ１、Ｑ２、Ｑ５、及びＱ６としてＰＮＰ型のものを、トランジスタＱ３、及びＱ４としてＮＰＮ型のものをそれぞれ採用したものである。そのようなトランジスタの変更に合わせ、第３の実施形態では、第１の実施形態を構成する他の素子は図３に示すように接続させている。各トランジスタＱ１〜Ｑ６に割り当てられた機能自体は同じであるため、図３では第１の実施形態と同一の符号を付している。
【００４０】
（付記１）
被検出体の接近によって変化する交流信号を出力する交流出力手段を用いて該被検出体を検出する検出装置において、
前記交流出力手段が出力する交流信号に応じたレベルの直流信号を出力するための静電容量素子と、
前記直流信号のレベルに応じた２値の信号を出力する２値信号出力手段と、
前記２値信号出力手段が出力する２値信号によりオン／オフするスイッチング素子と、
前記２値信号出力手段が出力する２値の信号により前記スイッチング素子がオンする状況となった場合に、該スイッチング素子に流れる電流を間欠的に抑制する通電制御手段と、
を具備することを特徴とする検出装置。
【００４１】
（付記２）
前記通電制御手段は、前記静電容量素子と接続された他の静電容量素子を備え、該静電容量素子、及び該他の静電容量素子に充電された電荷を前記スイッチング素子のオンによって流れる電流により放電させ、該放電によって該スイッチング素子を間欠的にオンさせることにより、該スイッチング素子に流れる電流を間欠的に抑制する、
ことを特徴とする付記１記載の検出装置。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態による検出装置の回路図である。
【図２】第２の実施形態による検出装置の回路図である。
【図３】第３の実施形態による検出装置の回路図である。
【図４】第１の実施形態による検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。
【図５】第１の実施形態による検出装置における過負荷時の内部電圧の時間変化例を示すタイミングチャートである。
【図６】特許文献１に記載された従来の検出装置の回路図である。
【図７】特許文献１に記載された従来の検出装置における内部電圧の時間変化例を示すタイミングチャートである。
【図８】特許文献１に記載された従来の検出装置の電源投入時における内部電圧の時間変化例を示すタイミングチャートである。
【符号の説明】
【００４３】
Ｑ１〜Ｑ６    トランジスタ
Ｃ１、Ｃ２、Ｃ３    コンデンサ
Ｌ１    コイル
Ｒ１〜Ｒ８、Ｒ１０〜Ｒ１４    抵抗
Ｄ１〜Ｄ３    ダイオード
ＬＤ    負荷
Ｖ    電源
ＬＥＤ    発光ダイオード
【図１】
0005145841.tif 000002
【図２】
0005145841.tif 000003
【図３】
0005145841.tif 000004
【図４】
0005145841.tif 000005
【図５】
0005145841.tif 000006
【図６】
0005145841.tif 000007
【図７】
0005145841.tif 000008
【図８】
0005145841.tif 000009