(57)【特許請求の範囲】
【請求項１】
ＣＭＯＳ画素構造であって、
第１の濃度密度の第１導電型のドーパントを備えた半導体基板であって、その表面に絶縁層を備えた前記半導体基板と、
前記第１導電型とは反対の第２導電型のドーパントを第２の濃度密度で備えた収集領域であって、前記半導体基板の表面領域に形成される前記収集領域と、
前記第２導電型のドーパントを第３の濃度密度で備える検出領域であって、前記半導体基板の表面領域に形成される前記検出領域と、
前記半導体基板のドーパントの濃度密度よりも高い濃度密度で前記第１導電型のドーパントを備えた第１のシールド領域であって、前記検出領域の側面に対向する前記収集領域の第１の表面に沿って延び、さらに前記検出領域の下面に接触するよう存在する前記第１のシールド領域と、
前記半導体基板のドーパントの濃度密度よりも高い濃度密度で前記第１導電型のドーパントを備えた第２のシールド領域であって、前記収集領域の前記第１の表面に対向する前記収集領域の第２の表面に沿って延びている前記第２のシールド領域と、
前記絶縁層上に形成され、前記収集領域の少なくとも一部の表面上から前記第１のシールド領域を横切って前記検出領域の縁部にまで延びる二重目的電極であって、電磁放射によって発生した電荷を前記二重目的電極の下方の前記収集領域の一区域に閉じ込めて前記電荷が前記収集領域の表面の電子状態と再結合することを抑制する静電位を生じさせる第１の電圧と、前記収集領域から前記検出領域へ前記電荷を転送する、前記第１の電圧とは異なる第２の電圧とによって駆動されるようになっている前記二重目的電極とを備え、
前記画素構造は、該画素構造に統合され、収集された電荷を増幅するために前記検出領域に結合される増幅器を有するアクティブ画素構造であることを特徴とするＣＭＯＳ画素構造。
【請求項２】
前記第１のシールド領域は少なくとも部分的に前記二重目的電極の下に位置している請求項１に記載のＣＭＯＳ画素構造。
【請求項３】
前記収集領域は前記半導体基板と接合を形成する請求項１に記載のＣＭＯＳ画素構造。
【請求項４】
形成される前記接合は、フォトダイオードである請求項３に記載のＣＭＯＳ画素構造。
【請求項５】
前記第１のシールド領域は、前記収集領域と前記検出領域との間の前記半導体基板の表面領域に形成されている請求項１に記載のＣＭＯＳ画素構造。
【請求項６】
第４の濃度密度で前記第１導電型のドーパントを備えたピニング領域であって、前記半導体基板の表面領域内の前記収集領域の表面に形成されたピニング領域をさらに備えている請求項１に記載のＣＭＯＳ画素構造。
【請求項７】
前記ピニング領域は前記二重目的電極によって被覆されない請求項６に記載のＣＭＯＳ画素構造。
【請求項８】
前記ピニング領域は前記二重目的電極と整列し前記収集領域に沿って延びる請求項７に記載のＣＭＯＳ画素構造。
【発明の詳細な説明】
【０００１】
【発明の分野】
この発明はＣＭＯＳ技術を用いた能動画素固体フォトセンサおよび作像器に関する。
【０００２】
【関連技術の説明】
電磁放射を検出するための能動画素固体センサおよびデバイスは周知であり幅広く使用されている。カメラシステムに搭載されると、画素列は、検出された光レベルに対応する電気信号を発生させる視覚または像センサとして働く。そのようなフォトセンサの例がＥＰ７３９０３９およびＷＯ９３／１９４８９に開示されている。これらのセンサは、ＣＭＯＳ技術またはＭＯＳ技術を用いて実施されるものであるが、半導体基板において放射により生じた電荷を集めるようにされた領域である収集接合を利用する。これらの収集接合は、基板がｐ導電型であるかまたはｎ導電型であるかによってそれぞれｐ−ｎ接合またはｎ−ｐ接合のいずれかである。
【０００３】
能動画素は、その画素において光に対し感度を有する素子または構成要素上に集められる電荷を増幅するようその画素に集積される回路系とともに構成される。能動画素は、さらに、より細かい機能、たとえば、フィルタ処理、高速動作、またはより極端な照明条件といった機能に対する付加的な電子機器を備えてもよい。逆に、受動画素はそのような回路系を有さず、したがって、それらは、メタライゼーションの導電ワイヤまたはラインを介してその画素に接続される、電荷に対し感度を有する増幅器を必要とする。しかしながら、能動画素ＣＭＯＳまたはＭＯＳセンサの１つの主な欠点は、画素表面の大きな部分が電質回路系に対して用いられることであり、したがって、各画素ごとの収集エリアを制限することである。
【０００４】
収集接合から再結合長内でフォトンにより生じた電荷はすべてその接合に拡散し収集される可能性を有するため、収集接合の、電荷に対し感度を有する容積は、その接合の空乏層よりも大きい、このメカニズムに基づき、小さな収集接合を伴うセンサはより大きな光電性容積を有する。たとえば、見かけの前部サイズまたは光電性領域が約３０μｍ直径であるフォトセンサは３μｍ×２μｍの接合および１５μｍの再結合長を伴って形成され得る。しかしながら、他の回路系（たとえば検出回路系）を含む能動画素の場合には、他の態様では収集接合に達するであろう一部の電荷が、代わりに、付加的な回路系の接合または構成要素によって捕捉される。画素の付加的な回路系によってとられたこれらの電荷はしたがって失われ、検出される信号に貢献しない。これが、能動画素センサの低フィルファクタおよび低感度の主な理由である。
【０００５】
当該技術においては、フォトダイオード暗電流（検出された電磁放射によって引き起こされない電流）は、主に、そのフォトダイオードの縁部またはシリコンとＳｉＯ2との間の界面における電荷キャリヤの、熱を介した発生によることは公知である。この暗電流は、「反転モード」または「全位相ピニング」と称される方法によって大きく減じられ得る。この方法では、Ｓｉ−ＳｉＯ2界面の反転が、ドーパント層をそのフォトダイオードの表面に与えることによって行なわれる。このドーパント層は埋込まれたチャネル（有用な収集接合）とＳｉ−ＳｉＯ2界面との間の接触を防ぐ。この方法は典型的には暗電流を２つのオーダの大きさ減ずる。
【０００６】
この発明に先行する能動画素デバイスの一例がLeeらによる米国特許第５，６２５，２１０号「ピニングされたフォトダイオードと統合される集積される能動画素センサ（ACTIVE PIXEL SENSOR INTEGRATED WITH A PINNED PHOTODIODE）」に記載されている。この特許には、転送ゲート伴うｎウェルＣＭＯＳピニングされたフォトダイオードを能動画素素子の像感知素子に集積することが例示されている。図１に示されるように、ｐ型基板２４はｎ領域２２とともにｐ−ｎフォトダイオードを形成するが、その領域が光能動素子となって、画素に衝突するフォトンによって作られる光電子を保存する。ｎウェル２２をｐ+ピニング領域２０下に「埋込む」ことにより、集められた光電子をより深いｎ領域に閉じ込める。フォトダイオード接合は次いでＳｉ−ＳｉＯ2界面３０に接することを妨げられるため、その界面における発生中心での暗電流の発生が抑制される。ピニングドーパント領域２０によって生じた静電位も接合電位に対するどのような酸化物層電荷の影響も減じる。さらに、このようなフォトダイオードは、よりよい電離放射許容を有する。
【０００７】
フォトダイオードのピニングドーパント領域２０は収集接合の容量も低減するが、これによって、センサのｋＴＣノイズおよび「ゴースト」像の可能性、つまり、先のフレームの明るい像が後の暗いフレームに残留することを減ずる。このいわゆるｋＴＣノイズは作像センサにおける主なノイズ源の１つであるが、典型的にはノイズ電荷量（光により生じた電荷の測定値の不確かさ）として表現され、それは収集接合の容量の二乗根に比例する。したがって、容量のどのような低減もｋＴＣノイズの低減に等しい。ピニングドーパント層２０は、光電子が閉じ込められる静電位ウェルの最低限値を上げることによって、収集接合の容量を低減する。この電位ウェルが転送ゲート２８の転送バイアスよりも浅い場合、フォトダイオードは短時間で完全に空乏化またはリセットされ得る。したがって、ピニングドーパント層２０によるセンサの容量の十分な低減で、光電子のすべてが、転送ゲート２８を導通させることによって検出回路系ｎウェル２６に転送されて、電位ウェルには電荷が全く残らず、したがって後のフレームの像に貢献し得る。
【０００８】
ＭＯＳＦＥＴはｐ型基板２４上において電荷収集ｎウェル２２とＣＭＯＳ検出回路系ｎウェル２６との間における転送ゲート２８によって形成される。十分な電圧を転送ゲート２８にかけることにより、空乏領域が２つのｎウェル２２と２６との間に形成され、したがって、ピニングされたフォトダイオードとフローティング拡散ＣＭＯＳ検出回路系との間における電荷転送のためのｎチャネルが与えられる。転送ゲート２８は、フォトダイオード（または電荷を含む他の構造、たとえばストレージゲート）からレジスタへの間の電荷の条件付転送を制御するゲートまたは電極である。転送ゲート２８の唯一の機能はスイッチとしてのものであり、適切にバイアスをかけられると電荷転送チャネルを形成する。
【０００９】
【発明の概要】
しかしながら、本発明者らは、先行技術に記載されるピニングされた（pinned）フォトダイオード技術に固有のいくつかの不利な点を認識した。まず、ピニングされたフォトダイオードの適切な動作には精密な製造工程が重要である。ピニング（pinning）ドーパント領域２０とｎウェル２２とは互いに自己整列するが、転送ゲートと下のｎウェル２２および２６との間の不整合はデバイス性能を著しく損なう。転送ゲート２８がｎウェル２２および２６の両方の縁部にまで延びない場合、電荷転送に対するｐ型バリアが存在し、したがって、たとえ転送ゲートが十分にバイアスをかけられるときでも電荷転送を大きく低減するかまたは取り除き得る。第２に、他の態様ではフォトダイオードのｎウェル２２に到達するであろう光電子のいくつかが、収集接合付近の他の回路系（たとえば検出回路系）によって代わりに集められる。換言すれば、他の態様では信号に貢献するであろう光電子が周囲の回路系の電位ウェルによって捕捉されるため、ｎウェル２２の有効フィルファクタがかなり制限される。第３に、低容量フォトダイオードは「ゴースト」像を最小限にする低ｋＴＣノイズレベルおよび高転送能率を有する一方で、それらは小さなエリアを有ししたがって、小さな集光容積を有する。
【００１０】
この発明は、先行技術に記載されるデバイスの不利な点を克服しかつそれらの好ましい特性のうちのいくつかを達成する代替的なデバイスを提供することである。収集フォトダイオードの縁部を超えて延びる二重目的電極（転送ゲートではない）を利用することにより、この発明は、製造工程間における小さな不整合上のデバイス性能の感度を克服する。さらに、この二重目的電極の収集モード電位は電荷閉込めおよび収集効率の向上を達成するよう調整され、先行技術において見出される付加的なｐ+ドーパント層に対する必要性を低減するかまたは取り除き得る。最後に、この発明は、周囲の回路系の電位ウェルから、基板に形成された、フォトンより発生された電荷キャリヤをシールドすることにより、フォトダイオードのフィルファクタを改善する。
【００１１】
この発明の１つの局面は電磁放射の検出器を含む。この検出器は、第１の濃度密度での第１導電型のドーパントと、絶縁層をその表面とに伴う半導体基板を有する。第１の導電型と反対の第２の導電型で第２の濃度密度のドーパントを伴う収集領域が半導体基板の表面領域に形成される。二重目的電極が絶縁層上に形成され、収集領域の少なくとも一部の表面および基板の少なくとも一部の両方にわたって延びる。好ましくは、この収集領域は半導体基板と接合部を形成する。１つの実施例では、この形成される接合はフォトダイオードである。
【００１２】
１つの実施例では、基板は、さらに、ドーパントの濃度密度が基板におけるドーパントの濃度密度よりも高い第１の導電型のバリア領域を有する。他の実施例では、このバリア領域は少なくとも部分的に二重目的電極の下を延びる。さらなる実施例では、第２導電型で第３の濃度密度のドーパントを伴う検出領域が半導体基板の表面領域に形成されるが、収集領域との境はなさず、読出電子機器に接続される。
【００１３】
別の実施例では、収集領域を超える半導体基板の表面領域は、半導体基板の濃度密度より大きい濃度密度を有する第１の導電型のドーパントを有するバリア領域であり、読出電子機器はシールド用領域内に形成される。好ましくは、このシールド用領域下の半導体基板において発生された電荷キャリヤの少なくとも一部は収集領域によって集められる。
【００１４】
さらに別の実施例では、第４の濃度密度を有する第１導電型のドーパントを伴うピニング領域が表面領域内に存在する。好ましくは、このピニング領域は二重目的電極によって被覆されない。１つの実施例では、このピニング領域は二重目的電極と整列し収集領域に沿って延びる。
【００１５】
この発明の別の局面は電磁放射の検出器の製造方法を含む。この方法は、半導体基板に、第１の濃度密度で第１導電型のドーパントと、その表面に絶縁層とを設ける工程と、第１導電型と反対の第２導電型のドーパントを第２の濃度密度で半導体基板の表面領域に導入することにより収集領域を形成する工程と、収集領域の表面を延びる二重目的電極を絶縁層上に形成する工程とを含む。
【００１６】
【好ましい実施例の詳細な説明】
この発明は任意の能動または受動画素構造に適用可能である。この発明をある実施例および図面を参照して説明するが、この発明はそれらに限定されるものではなく、クレームによってのみ限定されるものである。
【００１７】
図２は、第１導電型のドーパントを第１の濃度密度で伴う半導体基板２４に形成されるこの発明の電磁放射の検出器の第１の実施例を示す。この図２の好ましい実施例では、半導体基板２４はｐ型シリコン基板である。絶縁層３０、たとえば二酸化シリコンＳｉＯ2が、具体的に基板表面上に形成される。図２に示されるように、この検出器は、半導体基板２４の表面領域内に形成され、第１の導電型とは反対の第２の導電型のドーパントを第２の濃度密度で伴う収集領域２２を有する。この収集領域２２は図２においてはｎウェルとして示され、半導体基板２４とフォトダイオード接合を形成する。この検出器は第１のシールド用領域４２ａと第２のシールド用領域４２ｂとを有し、それらの各々は、第１導電型のドーパントを、半導体基板２４の濃度密度よりも大きい濃度密度で有する。図２に示されるとおりでは、これらシールド用領域４２ａおよび４２ｂは２つのｐウェルである。第２のシールド用領域４２ｂにおいて、検出領域２６が、半導体基板２４の表面領域において、第２導電型のドーパントを第３の濃度密度で伴って形成される。この検出領域２６は収集領域２２とは境をなさず、検出回路系３２に結合される。検出領域２６と収集領域２２とでそれらの間におけるバリア領域３４を規定する。図２においては、この検出領域２６はｎ+ウェルであり、バリア領域３４は収集領域２２と境をなすシールド用領域４２ｂの一部である。二重目的電極４０が絶縁層３０上に形成され、収集領域２２の表面を延び、バリア領域３４を完全に横切って検出領域２６の縁部にまで延びる。
【００１８】
当業者ならば第１の導電型はｎ型またはｐ型のいずれでもあり得ることを認識し、この発明と互換性がある第１、第２および第３の濃度密度のさまざまな値が存在することを認識する。シールド用領域４２ａ、４２ｂ、収集領域２２および検出領域２６は、当該技術分野において十分に理解される技術、たとえば、拡散または注入などを用いてすべて形成される。同様に、二重目的電極４０および絶縁層３０は従来の態様で形成される。二重目的電極４０は収集領域２２の表面を横切って延び、基板２４の表面にまで延びるシールド用領域４２ｂの一部を完全に横切って延びる。二重目的電極４０はシールド用領域４２ｂの識別された部分を横切って検出領域２６の縁部にまで延びる。この発明の光収集接合はフォトダイオードであり得るが、半導体基板への空乏層または反転層から本質的になる（たとえば表面チャネルＣＣＤ）かまたは半導体基板または表面への（部分的に）空乏した埋込チャネルから本質的になる（たとえば埋込チャネルＣＣＤ）接合でもあり得る。このような構造は、典型的には、ＣＣＤ、電荷注入デバイス、フォトゲート、または同様の構造において用いられる。これらは「仮想接合」と呼ばれ、なぜならばそれらは物理的なｎ−ｐ接合と同じ機能性を有しながら、光を介して発生される電荷キャリヤを収集するからである。
【００１９】
シールド用領域４２ａ、４２ｂは基板２４において作られた光電子を任意の酸化物領域または検出領域２６の電位からシールドする。シールド用領域４２ａ、４２ｂと基板２４との間の界面にて形成された静電バリアは、シールド用領域４２ａ、４２ｂ下で発生した電荷が能動素子の付加的な電子機器の接合または他の構造に拡散するのを防ぐ。収集領域２２下にはそのような静電バリアは存在しないので、それは他の電子構成要素下にて発生した電荷を結果的に集め得る。好ましい実施例の収集接合はほとんど１００％のフィルファクタを有し、これは、露光される画素のほとんど全表面がその画素の検出された信号に寄与することを意味する。したがって、フォトダイオードは小さな接合エリアおよび小さな容量を有し得る一方で大きな収集容積を有し得る。
【００２０】
基板２４が露光されると、電子が存在する。二重目的電極４０が低電圧にあるとき、それは、基板２４にて作られた電子を収集領域２２の領域４４に集める静電位を引き起こす。閉込めによって、集められた電荷が収集領域２２の表面の電子状態と再結合することが最小限に抑えられる。加えて、この閉込めにより、接合電位に対するどのような酸化物層電荷の影響も減じられる。
【００２１】
二重目的電極４０が高電圧にバイアスされると、収集領域２２に集められた電荷は二重目的電極４０下のシールド用領域４２ｂに形成された反転層を介して検出領域２６に流入する。この二重目的電極４０の高いバイアスは、電位ウェルをフォトダイオード内においてより浅く形成することにより、検出領域２６への電荷転送中におけるフォトダイオードの容量を減じもする。この容量低減は集められた電荷が検出領域２６により速くかつより完全に電荷転送されることを可能にする。したがって、この好ましい実施例からの信号は小さいｋＴＣノイズ成分を有し、「ゴースト」像の可能性が減じられる。
【００２２】
図２に示される好ましい実施例の二重目的電極の構造および機能性は先行技術構成の転送ゲートとは異なる。図２の好ましい実施例の二重目的電極は光電子の収集および保持を向上させ、収集された電荷を検出回路系に転送するための反転層を形成し、フォトダイオードの容量を低減することによりこの転送を容易にする。
【００２３】
図２のフォトダイオードの収集領域２２から図２の検出領域２６への完全な電荷転送が理論上は可能である一方で、実際には不完全な電荷転送を引き起こすかもしれないさまざまな影響がある。完全な転送はゲート４０に与えられる電圧または電圧パルスに依存するのみならず、図２の受取ノード２６に存在する電圧にも依存する。通常、電極のｎドープされた側のＶthはｐドープされた側よりも低い。この効果は、ある電荷量が転送後にｎ領域に保持される理由でもある。保持される電荷量はかなり一定であるので、通常のセンサ動作では無視され得る。この効果は、さらに、２６での電圧を増大し電極のｐドープされた部分を短くすることによって打ち消され得る：結果として得られる電界により電子の転送が促進される。
【００２４】
この発明のフォトダイオードの別の実施例では、図３に示されるように、二重目的電子４０はより短く、ピニングｐ型領域５０と関連して用いられ、第１導電型のドーパントが第４の濃度密度でフォトダイオードの収集領域２２の表面に伴われる。当業者ならば、この発明と互換性があるピニング領域５０の濃度密度のさまざまな値があることを認め、ピニング領域５０は当該技術分野において十分に理解される技術、たとえば拡散または注入を用いて形成されることを認めるであろう。二重目的電極４０は、基板２４の表面にまで延びる収集領域２２の部分を大きく横切って延びる。収集領域２２の残りの表面はピニング領域５０を有する。集められた電荷の閉じ込めは主に二重目的電極４０によって達成されるが、これは、適切なバイアスにセットされることにより、集められた光電子を二重目的電極４０下のある容積内に閉じ込める。反転領域５０下の電位は大抵の場合二重目的電極４０下のそれよりも低いため、集められた電荷は二重目的電極４０下のエリア４４に流入しそこでそれらが保存される。二重目的電極４０が高電圧にパルスかまたはバイアスされると、収集領域２２に集められた電荷は二重目的電極４０下のシールド用領域４２ｂに形成された反転層を介して検出領域２６に流入する。図３の好ましい実施例の二重目的電極４０はしたがって図２の好ましい実施例と同じ利点を提供する。
【００２５】
加えて、このピニング領域５０は、表面またはＳｉ−ＳｉＯ2界面にて熱を介して発生した電子から検出領域２６をシールドすることにより、効果的にフォトダイオードの暗電流を低減しその電離放射許容を増大させる。このような反転領域５０は、したがって、他の態様で実行可能であるよりも大きな収集エリアを伴うフォトダイオードを可能にする。
【００２６】
別の好ましい実施例では、図４に示されるように、二重目的電極はｐ型領域６０と関連して用いられる。図３の実施例とは対照的に、図４の実施例は、ｐ型領域６０が、二重目的電極４０の右側において、フォトダイオードの収集領域２２の表面に、つまり、（単一目的）電極４０と検出領域２６との間に位置する。図３に示される実施例にあるとおりでは、集められた電荷は、電極４０下にある、電極４０の高いバイアスによって静電誘起される電位ポケット４４に集められる。しかしながら、電極４０は、集められた電荷が通って検出回路系３２に転送されるチャネルを形成するようには用いられない。そのようなチャネルは実際にはｐ型領域６０下のｎ型領域である。
【００２７】
図４に示される実施例では、電極４０のバイアスの低減で、領域４４における電位が、ｐ型領域６０下の電位より下がるまで低下する。次いで、電荷が検出領域２６のより高電位に流れる。集められた電荷によって横断されるバリア領域は全く存在しないため、二重目的電極が反転層を形成する必要は全くない。電極４０は集められた電荷の閉じ込め、および電荷が検出領域２６に流れることを可能にする解放素子の両方として働く。この好ましい実施例では、検出回路系３２への電荷転送を妨げるような不整合により形成される意図されないバリア領域が全く存在しないことを保証するよう、特別な注意を払わなければならない。領域６０はバリアであり、固定された電位高さを有する。４４における電位がそれより下に下がるとすぐに４４からの電荷キャリヤが２６に流れる。
【００２８】
この発明の特定の実施例に関連して上記のように記載したが、実施例の記載はこの発明を例示するものであって限定的であるよう意図されるものではないことを理解されたい。前掲の特許請求の範囲に記載されるとおりのこの発明の精神および範囲から逸脱することなくさまざまな変形例および適用例が当業者には想起されるであろう。
【図面の簡単な説明】
【図１】  ｐ型半導体基板上に組立てられる先行技術のピニングされたダイオードのフォトダイオードの図である。
【図２】  二重目的電極を伴うこの発明の第１の実施例に従う電磁放射の検出器の図である。
【図３】  この発明の第２の実施例に従う検出器の図である。
【図４】  この発明の第３の実施例に従う検出器の図である。
【符号の説明】
２４  半導体基板、２２  収集領域、４０  二重目的電極
【図１】
0005145528.tif 000002
【図２】
0005145528.tif 000003
【図３】
0005145528.tif 000004
【図４】
0005145528.tif 000005