(57)【特許請求の範囲】
【請求項１】
集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理部と、
前記解析対象領域分割処理部によって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理部と、
前記隣接境界領域抽出付加処理部によって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理部と、
前記抵抗モデル生成処理部によって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理部と
を有することを特徴とする電源網解析装置。
【請求項２】
前記解析対象領域分割処理部は、ユーザ指示の分割数又は分割サイズに基づき、前記集積回路の電源網解析対象領域を、前記分割電源網解析対象領域へと、自動的に等分割することを特徴とする請求項１記載の電源網解析装置。
【請求項３】
前記隣接境界領域抽出付加処理部は、前記解析対象領域分割処理部によって分割された分割電源網解析対象領域に電気的に影響を与える電流源及び／又は電源供給源を抽出することによって、前記境界隣接領域を抽出することを特徴とする請求項１又は２記載の電源網解析装置。
【請求項４】
前記電源網解析処理部による前記抵抗モデルの解析結果から、前記境界隣接領域に関する抵抗モデルの解析結果を除去する境界隣接領域解析結果除去処理部と、
前記境界隣接領域解析結果除去処理部によって除去された前記抵抗モデルの解析結果を、前記集積回路の電源網解析対象領域全体の電源網解析結果に統合する電源網解析結果統合処理部と
をさらに有することを特徴とする請求項１、２又は３記載の電源網解析装置。
【請求項５】
前記電源網解析結果統合処理部によって統合された前記集積回路の電源網解析対象領域全体の電源網解析結果に基づいて、前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かを判定する印可電圧判定処理部をさらに有することを特徴とする請求項４記載の電源網解析装置。
【請求項６】
前記印可電圧判定処理部による前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かの判定結果を、前記集積回路の設計を支援するコンピュータ設計支援装置へと通知する通知手段をさらに有することを特徴とする請求項５記載の電源網解析装置。
【請求項７】
電源網解析装置が実行する電源網解析方法であって、
記憶部から読み出した集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理ステップと、
前記解析対象領域分割処理ステップによって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理ステップと、
前記隣接境界領域抽出付加処理ステップによって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理ステップと、
前記抵抗モデル生成処理ステップによって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理ステップと
を含むことを特徴とする電源網解析方法。
【請求項８】
集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理手順と、
前記解析対象領域分割処理手順によって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理手順と、
前記隣接境界領域抽出付加処理手順によって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理手順と、
前記抵抗モデル生成処理手順によって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理手順と
をコンピュータに実行させることを特徴とする電源網解析プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の設計段階において、電源網の抵抗によって発生する電源電位の電圧降下を検出し、十分な電源を供給するための電圧が、各負荷素子に印可され得るか否かを解析する電源網解析装置、電源網解析方法及び電源網解析プログラムに関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large  Scale  Integration）等の集積回路の大規模化、配線の微細化、電源配線量の増加及び低電圧化により、集積回路の設計段階において、電源網解析が非常に重要となってきている。
【０００３】
電源網解析では、集積回路内において、電源から負荷素子へ至る網状の電源配線を、１つの電気抵抗と見なし、この電気抵抗による電圧降下（以下、ＩＲドロップと呼ぶ。ＩＲドロップは、オームの法則に基づく電圧降下のことを言う。なお“Ｉ”は、電流であり、“Ｒ”は抵抗を指す）の影響によって、十分な電圧が負荷素子に印可され得るか否かを解析する。
【０００４】
電源網解析は、解析実行時に、計算機のメモリを多く使用する。また、解析実行時間が膨大となるため、計算機資源が不足することとなり、解析できない問題や、問題となる電源網の検出解析や問題となる電源網エラー箇所の修正にかかる工数が増大する。このため、従来から、電源網解析を、精度良く、効率的に行う手法が、種々考案されてきた。
【０００５】
【特許文献１】特開２００３−２３３６３７号公報
【特許文献２】特開２００７−５２５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、次の問題点があった。すなわち、近年、集積回路において、更なる回路の大規模化及び集積度向上が著しい。大規模化され集積度が高められた集積回路は、内部の各負荷素子を接続するための配線が微細化され、より複雑となっている。また、集積回路は、消費電力を抑制するための低電圧化が図られる様になってきている。この様な状況下では、上記従来技術では、集積回路の電源網解析を、精度良く、効率的に行うことが、困難になってきている。
【０００７】
本発明は、上記問題点（課題）を解消するためになされたものであって、大規模化され集積度が高められた集積回路であっても、電源網解析を、精度良く、効率的に行うことを可能にする電源網解析装置、電源網解析方法及び電源網解析プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した問題を解決し、目的を達成するため、電源網解析装置、電源網解析方法及び電源網解析プログラムの一観点において、ＬＳＩ等の集積回路のＣＡＤ（Computer  Aided  Design）等による設計情報に基づき、集積回路の電源網解析対象領域を、任意の分割電源網解析対象領域へと分割し、分割電源網解析対象領域に電流源として影響を与える境界隣接領域を抽出して分割電源網解析対象領域に付加し、境界隣接領域が付加された分割電源網解析対象領域の抵抗モデルに対して、電源網解析処理を行うことを要件とする。
【発明の効果】
【０００９】
開示の電源網解析装置、電源網解析方法及び電源網解析プログラムによれば、集積回路全体を分割するので、電源網解析を並列実行可能となり、短時間での解析が可能になるという効果を奏する。また、電源網解析を行いたい領域のみを短時間に解析実行可能になるという効果を奏する。また、集積回路を分割した境界部に影響を与える範囲を自動抽出して境界部に付加するので、高精度な電源網解析が可能になるという効果を奏する。延いては、集積回路の設計効率を高めるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
［実施形態の一例］
以下に添付図面を参照し、電源網解析装置、電源網解析方法及び電源網解析プログラムにかかる実施形態の一例を詳細に説明する。以下の実施形態の一例では、集積回路は、ＣＡＤ装置を使用して設計されるＬＳＩであるとする。
【００１１】
なお、以下の実施形態の一例では、電源網解析装置は、ＣＡＤ装置と別体の装置であるとする。若しくは、同一のコンピュータ上で稼働する別プログラムであるとする。しかし、これに限定されず、電源網解析装置は、ＣＡＤ装置の付加機能を提供する装置として、ＣＡＤ装置と一体の装置であってもよい。また、電源網解析プログラムは、ＣＡＤプログラムの付加機能を提供する組み込みプログラムとして、ＣＡＤプログラムと協働して動作するものであってもよい。
【００１２】
一般的に、ＬＳＩの電源網は、複雑化しているため、複数層に分けて配線が取り回されている。上下の層の配線を接続する部分を“ビア”と言う。最上層には、電源から電圧を印可される電源供給部が存在する。
【００１３】
また、最下層には、最上層の電源供給部から印可される電圧によって、各階層の配線と、各上下層を接続するビアとを経由して流れる電流を、負荷素子へと供給するビアが接続されている。すなわち、電源網は、電源供給部、配線及びビアで形成されるものである。
【００１４】
先ず、実施形態の一例にかかる電源網解析装置の構成を説明する。図１は、実施形態の一例にかかる電源網解析装置の構成を示す機能ブロック図である。同図に示す様に、実施形態の一例にかかる電源網解析装置１００は、設計データ読み込み部１０１と、データ処理部１０２と、解析結果情報出力部１０３とを有する。
【００１５】
また、電源網解析装置１００に、ＬＳＩの設計データを提供するＣＡＤ装置２００は、ＬＳＩの負荷素子の配置設計を支援する配置設計部２０１と、配置設計部２０１によって配置された各負荷素子同士、又は、各負荷素子と電源とを接続する配線パターンの設計を支援する配線設計部２０２と、配置設計部２０１及び配線設計部２０２によって設計されたＬＳＩの設計データを格納する設計データＤＢ（Data  Base）とを有する。
【００１６】
電源網解析装置１００の設計データ取り込み部１０１は、ＣＡＤ装置２００の設計データＤＢ２０３から、ＬＳＩの設計データを読み込み、データ処理部１０２へと受け渡すインターフェースである。
【００１７】
データ処理部１０２は、設計データ取り込み部１０１から受け渡されたＬＳＩの設計データに基づき、ＬＳＩの電源網解析を行う。データ処理部１０２は、領域分割処理部１０２ａと、修正箇所抽出処理部１０２ｂと、境界処理部１０２ｃと、モデル化処理部１０２ｄと、電源網解析処理部１０２ｅと、影響範囲部分除去処理部１０２ｆと、処理結果結合処理部１０２ｇとを有する。
【００１８】
領域分割処理部１０２ａは、ＬＳＩの設計の修正箇所のみを対象として電源網解析を行う場合以外のとき、ＬＳＩの電源網解析対象領域を確定させるとともに、ユーザが指定した分割領域の数又はサイズに応じて、電源網解析対象領域を自動的に等分割する。若しくは、ユーザ指定に従って、電源網解析対象領域を分割する。
【００１９】
修正箇所抽出処理部１０２ｂは、ＬＳＩの設計の修正箇所のみを対象として電源網解析を行う場合に、ＬＳＩの設計データから修正箇所を抽出する処理を行う。
【００２０】
境界処理部１０２ｃは、領域分割処理部１０２ａによって分割された分割領域と隣接する、又は、修正箇所抽出処理部１０２ｂによって抽出された修正箇所と隣接する電源網領域との境界に電気的に影響を与え得る電源網の影響範囲部分を抽出して付加する。
【００２１】
モデル化処理部１０２ｄは、境界処理部１０２ｃによって、影響範囲部分が付加された分割領域又は修正箇所を、抵抗モデル化する処理を行う。抵抗モデル化処理は、例えば、周知技術を利用して行われる。
【００２２】
電源網解析処理部１０２ｅは、例えば、行列演算を行う周知技術を利用して、モデル化処理部１０２ｄによってモデル化された抵抗モデルを解析し、負荷素子への電流源となる各ビアの電位を算出する。なお、各ビアの電位は、ＬＳＩごとに定められた基準値以上とならなければ、ＬＳＩは正常に作動しない。
【００２３】
影響範囲部分除去処理部１０２ｆは、境界処理部１０２ｃによって、分割領域又は修正箇所と隣接する電源網領域の電源網解析結果を除去する。処理結果結合処理部１０２ｇは、影響範囲部分除去処理部１０２ｆによって分割領域又は修正箇所と隣接する電源網領域の電源網解析結果が除去された分割領域又は修正箇所の電源網解析結果を、電源網解析対象全体の処理結果に統合する。
【００２４】
なお、全ての分割領域又は修正箇所の電源網解析が終了するまで、対象とする分割領域又は修正箇所について、境界処理部１０２ｃ、モデル化処理部１０２ｄ、電源網解析処理部１０２ｅ、影響範囲部分除去処理部１０２ｆ、処理結果結合処理部１０２ｇは、同様の処理を繰り返す。
【００２５】
処理結果結合処理部１０２ｇは、全ての対象とする分割領域又は修正箇所について、電源網解析が終了したならば、統合された電源網解析対象全体の処理結果を、解析結果情報出力部１０３へと受け渡す。
【００２６】
解析結果情報出力部１０３は、処理結果結合処理部１０２ｇから受け渡された電源網解析対象全体の処理結果に、ＩＲドロップが含まれているか否かを判定し、判定結果をＣＡＤ装置２００の配置設計部２０１及び／又は配線設計部２０２へとフィードバック出力する。
【００２７】
配置設計部２０１及び／又は配線設計部２０２は、フィードバックされた電源網解析対象全体の処理結果に基づき、ＬＳＩの修正該当部分の設計の修正を支援する。このようにして修正された設計データは、再び、設計データＤＢ２０３へと格納される。
【００２８】
次に、図１に示した電源網解析装置１００で行われる電源網解析処理について説明する。図２は、電源網解析処理手順を示すフローチャートである。以下では、電源網解析装置１００における処理を電源網解析処理と呼び、ＣＡＤ装置２００における処理を設計支援処理と呼ぶ。
【００２９】
図２に示す様に、ＣＡＤ装置の配置設計部２０１は、ＬＳＩの負荷素子の配置設計を支援する（ステップＳ２０１）。続いて、ＣＡＤ装置の配線設計部２０２は、ＬＳＩの配線設計を支援する（ステップＳ２０２）。続いて、設計データＤＢ２０３は、配置設計部２０１及び配線設計部２０２によって設計支援されたＬＳＩの設計データを格納する（ステップＳ２０３）。
【００３０】
一方、電源網解析装置１００では、先ず、設計データ読み込み部１０１は、設計データＤＢ２０３から、電源網解析対象であるＬＳＩの設計データを読み出す（ステップＳ１０１）。
【００３１】
続いて、データ処理部１０２の領域分割処理部１０２ａは、ＬＳＩの設計データの修正箇所を解析するか否かを判定する。ＬＳＩの設計データの修正箇所を解析すると判定された場合に（ステップＳ１０２肯定）、ステップＳ１０３へ移り、ＬＳＩの設計データの修正箇所を解析すると判定されなかった場合に（ステップＳ１０２否定）、ステップＳ１０４へ移る。
【００３２】
ステップＳ１０４では、修正箇所抽出処理部１０２ｂは、ＬＳＩの設計データの修正箇所を全て抽出する。一方、ステップＳ１０４では、領域分割処理部１０２ａは、分割領域指定処理を行って、電源網解析対象領域を、電源網解析対象分割領域へと分割する。分割領域指定処理の詳細については、図３を参照して後述する。ステップＳ１０３又はステップＳ１０４が終了すると、ステップＳ１０５へ移る。
【００３３】
ステップＳ１０５では、領域分割処理部１０２ａは、ステップＳ１０４の処理によって分割された全ての電源網解析対象分割領域を解析したか否かを判定する。全ての電源網解析対象分割領域を解析したと判定された場合に（ステップＳ１０５肯定）、ステップＳ１０６へ移り、全ての電源網解析対象分割領域を解析したと判定されなかった場合に（ステップＳ１０５否定）、ステップＳ１１１へ移る。
【００３４】
ステップＳ１０６では、境界処理部１０２ｃは、電源網解析対象分割領域の分割の境界部に電気的な影響を与える影響範囲部分を付加する境界処理を行う。境界処理の詳細は、図４を参照して後述する。続いて、モデル化処理部１０２ｄは、電源網解析対象分割領域の電源網の設計データに基づいて、抵抗モデルを作成する（ステップＳ１０７）。
【００３５】
続いて、電源網解析処理部１０２ｅは、ステップＳ１０７で作成された抵抗モデルに対して、電源網解析処理を行う（ステップＳ１０８）。続いて、影響範囲部分除去処理部１０２ｆは、ステップＳ１０８の処理による電源網解析結果に含まれる、影響範囲部分に関する電源網解析結果を取り除き、電源網解析対象分割領域のみの電源網解析結果を取得する（ステップＳ１０９）。
【００３６】
続いて、処理結果結合処理部１０２ｇは、ステップＳ１０９によって取得された電源網解析対象分割領域のみの電源網解析結果を、電源網解析対象領域の全体結果に結合する（ステップＳ１１０）。この処理が終了すると、ステップＳ１０５へ移る。
【００３７】
ステップＳ１０６〜ステップＳ１１０の処理を、全ての電源網解析対象分割領域に対して、順次行うことによって、最終的に、電源網解析対象領域全体の電源網解析結果が得られることとなる。
【００３８】
なお、ステップＳ１０６〜ステップＳ１１０の処理は、電源網解析対象分割領域毎に、並行して行ってもよい。このように、電源網解析対象分割領域の電源網解析処理を並行して行うことによって、電源網解析対象領域全体の電源網解析結果が、より速く得られることとなる。
【００３９】
ステップＳ１１１では、解析結果情報出力部１０３は、電源網解析対象領域全体の電源網解析結果にＩＲドロップエラーが含まれるか否かを判定する。電源網解析対象領域全体の電源網解析結果にＩＲドロップエラーが含まれると判定された場合に（ステップＳ１１１肯定）、ＣＡＤ装置２００において、配置設計処理（ステップＳ２０１）及び／又は配線設計処理（ステップＳ２０２）を再度実行することとなる。
【００４０】
一方、電源網解析対象領域全体の電源網解析結果にＩＲドロップエラーが含まれると判定されなかった場合に（ステップＳ１１１否定）、ステップＳ１１２へ移る。ステップＳ１１２では、解析結果情報出力部１０３は、ＣＡＤ装置２００に対して、設計終了通知を送信する。
【００４１】
電源網解析装置１００の解析結果情報出力部１０３から設計終了通知を受信したＣＡＤ装置２００は、設計支援処理を終了する（ステップＳ２０４肯定）。
【００４２】
次に、図２のステップＳ１０４で示した分割領域指定処理について説明する。図３は、分割領域指定処理手順を示すフローチャートである。同図に示す様に、先ず、領域分割処理部１０２ａは、ユーザ指定に基づき、電源網解析対象領域を自動分割するか否かを判定する（ステップＳ１２１）。
【００４３】
続いて、領域分割処理部１０２ａは、ユーザ指定に基づき、電源網解析対象領域の分割数又は分割サイズを指示する（ステップＳ１２２）。続いて、領域分割処理部１０２ａは、電源網解析対象領域の分割数又は分割サイズの指示に応じて、電源網解析対象領域を、電源網解析対象分割領域へと等分割する（ステップＳ１２３）。一方、ステップＳ１２４では、領域分割処理部１０２ａは、ユーザ指定に基づき、電源網解析対象領域である検証対象領域を設定する。
【００４４】
次に、図２のステップＳ１０６で示した境界処理について説明する。図４は、境界処理手順を示すフローチャートである。同図に示す様に、先ず、境界処理部１０２ｃは、電源網解析対象分割領域の境界位置を基準位置に設定する（ステップＳ１３１）。
【００４５】
続いて、境界処理部１０２ｃは、基準位置とした境界位置を含む配線が、階層構造の最上位配線層の配線であるか否かを判定する（ステップＳ１３２）。基準位置とした境界位置を含む配線が、階層構造の最上位配線層の配線であると判定された場合に（ステップＳ１３２肯定）、電源網解析処理へ復帰し、階層構造の最上位配線層の配線であると判定されなかった場合に（ステップＳ１３２否定）、ステップＳ１３３へ移る。
【００４６】
ステップＳ１３３では、境界処理部１０２ｃは、ステップＳ１３１で設定された基準位置から外側（すなわち、電源網解析対象分割領域外）の上位層側のビアを検索する。続いて、境界処理部１０２ｃは、ステップＳ１３３で検出されたビアの位置までの配線を、電源網解析対象分割領の境界に付加する（ステップＳ１３４）。
【００４７】
続いて、境界処理部１０２ｃは、ステップＳ１３３で検出されたビアの位置を、新たな基準位置として設定する（ステップＳ１３５）。続いて、境界処理部１０２ｃは、ステップＳ１３５で、新たな基準位置として設定されたビアに沿って１段階上層の上位配線層の配線を、ビアを検索する対象の配線とする（ステップＳ１３６）。この処理が終了すると、ステップＳ１３２へ移る。
【００４８】
なお、ＬＳＩと、電源網解析対象領域Ｒと、電源網解析対象分割領域ｒとの位置関係は、図５に示す通りである。電源網解析対象分割領域ｒを拡大すると、層状に配置される配線Ｌと、配線Ｌの所定位置に配置される電源供給部Ｖとが含まれていることが分かる。なお、電源供給部Ｖは、電圧を印可して、ＬＳＩに電源を供給する部分である。
【００４９】
次に、分割領域の境界部への影響範囲の抽出例について説明する。図６−１は、分割領域の境界部への影響範囲の抽出例（その１）を示す図である。図６−２は、分割領域の境界部への影響範囲の抽出例（その２）を示す図である。なお、図６−２は、図６−１に比べて、分割領域の境界部への影響範囲を広く取って、電源網解析の精度をより向上させるケースを示す。
【００５０】
なお、図６−１及び図６−２では、負荷素子への電流源側を下位配線層、電源供給部Ｖ側を上位配線層とする。また、配線Ｌは、第１層〜第４層までの階層構造を形成しているとする。第１層の下側には、負荷素子への電流源となるビアが接続されている。第４層の上側には、ＬＳＩに電源を接続する端子である電源供給部Ｖが接続されている。
【００５１】
［最下層の配線の境界部から出発して影響範囲を取得する手法］
図６−１の第１層に対し、領域分割時の境界部から外側方向へ第１層〜第２層間のビアを検索する。検出されたビアＶＩＡ（１）の座標を保持し、該当座標の位置で第１層の配線Ｌを分割する。分割された配線Ｌを境界部に接続する。そして、第１層の分割位置までに存在する下位配線層側に接続するビアＶＩＡを取得する。取得されたビアＶＩＡを第１層の配線に接続する。
【００５２】
図６−１の第２層に対し、保持したビアＶＩＡ（１）の座標を起点として、境界から外側方向へ、第２層〜第３層間のビアＶＩＡを検索する。そして、検出されたビアＶＩＡ（２）の座標を保持し、該当座標の位置で第２層の配線を分割する。
【００５３】
分割された第２層の配線Ｌを境界部に接続し、第２層の分割位置までに存在する下位配線層（第１層）側に接続される第１層〜第２層間のビアＶＩＡを取得する。取得されたビアＶＩＡを、第２層の配線に接続する。第３層及び第４層についても、同様の処理を行って、ビアＶＩＡ（３）、及び、電源供給部Ｖが接続されたビアＶＩＡ（４）までを取得して、境界部に接続する。以上が、最下層の配線の境界部から出発して影響範囲を取得する手法である。
【００５４】
［最上層の電源供給部が接続されたビアから出発して影響範囲を取得する手法］
さらに高精度な解析を行なう場合（図６−２）は、ビアＶＩＡ（４）に接する第４層に対し、第３層〜第４層間のビアＶＩＡを検索する。検出されたビアＶＩＡ（５）の座標を保持し、該当座標の位置で、第４層の配線を分割する。
【００５５】
分割された第４層の配線を、上記までの処理で取得した配線に接続し、第４層の分割位置までに存在する下位配線層（第３層）側に接続される第３層〜第４層間のビアＶＩＡ（５）を取得する。ビアＶＩＡ（５）を第４層の配線に接続する。
【００５６】
図６−２の第３層に対し、ビアＶＩＡ（５）の座標から境界より外側方向へ第２層〜第３層間のビアＶＩＡを検索する。そして、検出されたビアＶＩＡ（６）の座標を保持し、該当座標の位置で、第３層の配線を分割する。
【００５７】
分割された第３層の配線を、配線にさらに接続し、第３層の分割位置までに存在する下位配線層（第２層）側に接続される第２層〜第３層間のビアＶＩＡ（６）を取得する。ビアＶＩＡ（６）を、第３層の配線に接続する。
【００５８】
以上の処理を電流源となるビアＶＩＡまで繰り返し行ない、取得した配線およびビアＶＩＡを、第１層の配線に接続する。
【００５９】
さらに、取得された第１層の分割位置から境界より外側方向へ第１層〜第２層間のビアＶＩＡを検索する。検出されたビアＶＩＡ（７）の座標を保持し、該当する座標の位置で第１層の配線を分割する。
【００６０】
分割された第１層の配線を、以上の処理で取得した第１層の配線にさらに接続し、第１層の分割位置までに存在する下位配線層側に接続される電流源であるビアを取得する。そのビアを第１層の配線に接続する。以上が、最上層の電源供給部が接続されたビアから出発して影響範囲を取得する手法である。
【００６１】
電源網解析の精度を上げるためには、上記［最下層の配線の境界部から出発して影響範囲を取得する手法］から始めて、上記［最上層の電源供給部が接続されたビアから出発して影響範囲を取得する手法］及び上記［最下層の配線の境界部から出発して影響範囲を取得する手法］を交互に繰り返すことによって、より広く影響範囲を抽出することができ、電源網解析の精度をより高めることができる。なお、影響範囲の抽出条件は、外部から設定変更が可能である。
【００６２】
以上の実施形態の一例によれば、ＬＳＩ全体を分割し、並列して電源網解析を実行することで短時間での解析終了が可能になる。また、電源網を解析したい領域のみを選択的に解析することによって、短時間で電源網解析を実行することができる。
【００６３】
また、境界部に影響を与える範囲を自動抽出し、境界部に付加することで、高精度な電源網解析が可能になる。また、電源網解析時のメモリ等の計算機資源を多く必要とすることなく、処理時間を短縮できる。
【００６４】
また、部分的に電源網解析ができるため、電源網解析及びＬＳＩの設計修正にかかるＴＡＴ（Turn  Around  Time）の改善を図ることができるので、ＬＳＩ設計の効率化を図ることができる。
【００６５】
以上、本発明の実施形態の一例を説明したが、本発明は、これに限られるものではなく、特許請求の範囲に記載した技術的思想の範囲内で、更に種々の異なる実施形態の一例で実施されてもよいものである。また、実施形態の一例に記載した効果は、これに限定されるものではない。
【００６６】
また、上記実施形態の一例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記実施形態の一例で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【００６７】
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
【００６８】
さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵ（Central  Processing  Unit）（またはＭＰＵ（Micro  Processing  Unit）、ＭＣＵ（Micro  Controller  Unit）などのマイクロ・コンピュータ）およびＣＰＵ（またはＭＰＵ、ＭＣＵなどのマイクロ・コンピュータ）にて解析実行されるプログラムにて実現されてもよいし、ワイヤードロジックによるハードウェアとして実現されてもよい。
【００６９】
以上の実施形態の一例を含む実施形態に関し、さらに以下の付記を開示する。
【００７０】
（付記１）集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理部と、
前記解析対象領域分割処理部によって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理部と、
前記隣接境界領域抽出付加処理部によって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理部と、
前記抵抗モデル生成処理部によって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理部と
を有することを特徴とする電源網解析装置。
【００７１】
（付記２）前記解析対象領域分割処理部は、ユーザ指示の分割数又は分割サイズに基づき、前記集積回路の電源網解析対象領域を、前記分割電源網解析対象領域へと、自動的に等分割することを特徴とする付記１記載の電源網解析装置。
【００７２】
（付記３）前記隣接境界領域抽出付加処理部は、前記解析対象領域分割処理部によって分割された分割電源網解析対象領域に電気的に影響を与える電流源及び／又は電源供給源を抽出することによって、前記境界隣接領域を抽出することを特徴とする付記１又は２記載の電源網解析装置。
【００７３】
（付記４）前記電源網解析処理部による前記抵抗モデルの解析結果から、前記境界隣接領域を除去する境界隣接領域解析結果除去処理部と、
前記境界隣接領域解析結果除去処理部によって除去された前記抵抗モデルの解析結果を、前記集積回路の電源網解析対象領域全体の電源網解析結果に統合する電源網解析結果統合処理部と
をさらに有することを特徴とする付記１、２又は３記載の電源網解析装置。
【００７４】
（付記５）前記電源網解析結果統合処理部によって統合された前記集積回路の電源網解析対象領域全体の電源網解析結果に基づいて、前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かを判定する印可電圧判定処理部をさらに有することを特徴とする付記４記載の電源網解析装置。
【００７５】
（付記６）前記印可電圧判定処理部による前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かの判定結果を、前記集積回路の設計を支援するコンピュータ設計支援装置へと通知する通知手段をさらに有することを特徴とする付記５記載の電源網解析装置。
【００７６】
（付記７）集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理ステップと、
前記解析対象領域分割処理ステップによって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理ステップと、
前記隣接境界領域抽出付加処理ステップによって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理ステップと、
前記抵抗モデル生成処理ステップによって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理ステップと
を含むことを特徴とする電源網解析方法。
【００７７】
（付記８）前記解析対象領域分割処理ステップは、ユーザ指示の分割数又は分割サイズに基づき、前記集積回路の電源網解析対象領域を、前記分割電源網解析対象領域へと、自動的に等分割することを特徴とする付記７記載の電源網解析方法。
【００７８】
（付記９）前記隣接境界領域抽出付加処理ステップは、前記解析対象領域分割処理ステップによって分割された分割電源網解析対象領域に電気的に影響を与える電流源及び／又は電源供給源を抽出することによって、前記境界隣接領域を抽出することを特徴とする付記７又は８記載の電源網解析方法。
【００７９】
（付記１０）前記電源網解析処理ステップによる前記抵抗モデルの解析結果から、前記境界隣接領域を除去する境界隣接領域解析結果除去処理ステップと、
前記境界隣接領域解析結果除去処理ステップによって除去された前記抵抗モデルの解析結果を、前記集積回路の電源網解析対象領域全体の電源網解析結果に統合する電源網解析結果統合処理ステップと
をさらに含むことを特徴とする付記７、８又は９記載の電源網解析方法。
【００８０】
（付記１１）前記電源網解析結果統合処理ステップによって統合された前記集積回路の電源網解析対象領域全体の電源網解析結果に基づいて、前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かを判定する印可電圧判定処理ステップをさらに含むことを特徴とする付記１０記載の電源網解析方法。
【００８１】
（付記１２）前記印可電圧判定処理ステップによる前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かの判定結果を、前記集積回路の設計を支援するコンピュータ設計支援装置へと通知する通知手段をさらに含むことを特徴とする付記１１記載の電源網解析方法。
【００８２】
（付記１３）集積回路の設計情報に基づき、前記集積回路の電源網解析対象領域を、分割電源網解析対象領域へと分割する解析対象領域分割処理手順と、
前記解析対象領域分割処理手順によって分割された分割電源網解析対象領域に電気的に影響を与える境界隣接領域を抽出し、前記境界隣接領域を前記分割電源網解析対象領域に付加する隣接境界領域抽出付加処理手順と、
前記隣接境界領域抽出付加処理手順によって前記境界隣接領域が付加された前記分割電源網解析対象領域の抵抗モデルを生成する抵抗モデル生成処理手順と、
前記抵抗モデル生成処理手順によって生成された前記抵抗モデルに対して、電源網解析処理を行う電源網解析処理手順と
をコンピュータに実行させることを特徴とする電源網解析プログラム。
【００８３】
（付記１４）前記解析対象領域分割処理手順は、ユーザ指示の分割数又は分割サイズに基づき、前記集積回路の電源網解析対象領域を、前記分割電源網解析対象領域へと、自動的に等分割することを特徴とする付記１３記載の電源網解析プログラム。
【００８４】
（付記１５）前記隣接境界領域抽出付加処理手順は、前記解析対象領域分割処理手順によって分割された分割電源網解析対象領域に電気的に影響を与える電流源及び／又は電源供給源を抽出することによって、前記境界隣接領域を抽出することを特徴とする付記１３又は１４記載の電源網解析プログラム。
【００８５】
（付記１６）前記電源網解析処理手順による前記抵抗モデルの解析結果から、前記境界隣接領域を除去する境界隣接領域解析結果除去処理手順と、
前記境界隣接領域解析結果除去処理手順によって除去された前記抵抗モデルの解析結果を、前記集積回路の電源網解析対象領域全体の電源網解析結果に統合する電源網解析結果統合処理手順と
をさらに前記コンピュータに実行させることを特徴とする付記１３、１４又は１５記載の電源網解析プログラム。
【００８６】
（付記１７）前記電源網解析結果統合処理手順によって統合された前記集積回路の電源網解析対象領域全体の電源網解析結果に基づいて、前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かを判定する印可電圧判定処理手順をさらに前記コンピュータに実行させることを特徴とする付記１６記載の電源網解析プログラム。
【００８７】
（付記１８）前記印可電圧判定処理手順による前記電源網解析対象領域内の負荷素子への印可電圧が正常であるか否かの判定結果を、前記集積回路の設計を支援するコンピュータ設計支援装置へと通知する通知手段をさらに前記コンピュータに実行させることを特徴とする付記１７記載の電源網解析プログラム。
【図面の簡単な説明】
【００８８】
【図１】実施形態の一例にかかる電源網解析装置の構成を示す機能ブロック図である。
【図２】電源網解析処理手順を示すフローチャートである。
【図３】分割領域指定処理手順を示すフローチャートである。
【図４】境界処理手順を示すフローチャートである。
【図５】分割領域のイメージを示す図である。
【図６−１】分割領域の境界部への影響範囲の抽出例（その１）を示す図である。
【図６−２】分割領域の境界部への影響範囲の抽出例（その２）を示す図である。
【符号の説明】
【００８９】
１００    電源網解析装置
１０１    設計データ読み込み部
１０２    データ処理部
１０２ａ    領域分割処理部
１０２ｂ    修正箇所抽出処理部
１０２ｃ    境界処理部
１０２ｄ    モデル化処理部
１０２ｅ    電源網解析処理部
１０２ｆ    影響範囲部分除去処理部
１０２ｇ    処理結果結合処理部
１０３    解析結果情報出力部
２００    ＣＡＤ装置
２０１    配置設計部
２０２    配線設計部
２０３    設計データＤＢ
Ｌ    配線
Ｒ    電源網解析対象領域
ｒ    電源網解析対象分割領域
Ｖ    電源供給部
ＶＩＡ    ビア
【図１】
0005125768.tif 000002
【図２】
0005125768.tif 000003
【図３】
0005125768.tif 000004
【図４】
0005125768.tif 000005
【図５】
0005125768.tif 000006
【図６−１】
0005125768.tif 000007
【図６−２】
0005125768.tif 000008