(57)【特許請求の範囲】
【請求項１】
（Ａ）最表面がＯＨ基で終端された材料から構成されている基材の表面にシランカップリング処理を施す工程と、
（Ｂ）シランカップリング処理された基材の表面に金属単層膜から成るゲート電極を形成する工程と、
（Ｃ）ゲート電極上に最表面がＯＨ基で終端された材料から構成されているゲート絶縁膜を形成する工程と、
（Ｄ）ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
（Ｅ）シランカップリング処理されたゲート絶縁膜上に、金属単層膜から成るソース／ドレイン電極を形成する工程と、
（Ｆ）ソース／ドレイン電極間のゲート絶縁膜上に、半導体材料層から成るチャネル形成領域を形成する工程、
から成り、
工程（Ａ）におけるシランカップリング処理を、基材の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程（Ｄ）におけるシランカップリング処理を、ゲート絶縁膜の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程（Ｆ）における半導体材料層を、導電性高分子材料を印刷することによって形成し、
工程（Ｂ）におけるゲート電極および工程（Ｅ）におけるソース／ドレイン電極を、金、白金、銀、パラジウム、ルビジウム及びロジウムから成る群から選択された１種類の金属を選択して形成する、
電界効果型トランジスタの製造方法。
【請求項２】
（Ａ）最表面がＯＨ基で終端された材料から構成されている基材の表面にシランカップリング処理を施す工程と、
（Ｂ）シランカップリング処理された基材の表面に、金属単層膜から成るソース／ドレイン電極を形成する工程と、
（Ｃ）ソース／ドレイン電極及びその間の基材上に半導体材料層を形成し、以て、ソース／ドレイン電極の間に半導体材料層から成るチャネル形成領域を得る工程と、
（Ｄ）半導体材料層上に最表面がＯＨ基で終端された材料から構成されているゲート絶縁膜を形成する工程と、
（Ｅ）ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
（Ｆ）シランカップリング処理されたゲート絶縁膜の表面に金属単層膜から成るゲート電極を形成する工程、
から成り、
工程（Ａ）におけるシランカップリング処理を、基材の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程（Ｅ）におけるシランカップリング処理を、ゲート絶縁膜の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程（Ｃ）における半導体材料層を、導電性高分子材料を印刷することによって形成し、
工程（Ｂ）におけるソース／ドレイン電極および工程（Ｆ）におけるゲート電極を、金、白金、銀、パラジウム、ルビジウム及びロジウムから成る群から１種類の金属を選択して形成する、
電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
半導体装置において、金（Ａｕ）や白金（Ｐｔ）等（以下、金属層と呼ぶ場合がある）から成る配線や電極を、直接、ＳｉＯ2から成る絶縁膜上に形成することは、絶縁膜と金属層との間の密着力が低いため、困難である。従って、通常、絶縁膜と金属層との間に、チタン（Ｔｉ）やクロム（Ｃｒ）から成る密着層を形成し、金属層が絶縁膜から剥離することを防止している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような金属層と密着層との多層構造にあっては、エッチング条件の相違に起因して、金属層及び密着層のパターニングの制御性が低下する場合がある。また、密着層を形成するが故に、原材料費の増加、製造プロセスの増加といった半導体装置の製造コストの増加を招く。更には、半導体装置を構成するチャネル形成領域が、金（Ａｕ）から成るソース／ドレイン電極及びチタン（Ｔｉ）から成る密着層の両者と接触している場合、チタン（Ｔｉ）とチャネルとの間の電荷の移動に起因して、トランジスタ全体としてのチャネル移動度が低下するといった現象が認められている。
【０００４】
従って、本発明の目的は、例えばＳｉＯ2から成る基体上に密着性良好な金属単層膜を確実に形成し得る金属単層膜形成方法、例えばＳｉＯ2から成る基体上に密着性良好な配線を確実に形成し得る配線形成方法、及び、ゲート絶縁膜や基材上に密着性良好な金属単層膜から成るソース／ドレイン電極を確実に形成し得る電界効果型トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための本発明の金属単層膜形成方法は、基体の表面に金属単層膜を形成する方法であって、金属単層膜を形成する前に、基体の表面にシランカップリング処理を施すことを特徴とする。
【０００６】
上記の目的を達成するための本発明の第１の態様に係る配線形成方法は、所謂リフトオフ法に関し、
（Ａ）配線を形成すべき部分が除去されたレジスト層を基体上に形成する工程と、
（Ｂ）露出した基体の表面にシランカップリング処理を施す工程と、
（Ｃ）レジスト層及び基体上に金属単層膜を形成する工程と、
（Ｄ）レジスト層を除去し、以て、金属単層膜から成る配線を基体上に残す工程、
から成ることを特徴とする。
【０００７】
また、上記の目的を達成するための本発明の第２の態様に係る配線形成方法は、所謂エッチング法に関し、
（Ａ）基体の表面にシランカップリング処理を施す工程と、
（Ｂ）シランカップリング処理された基体の表面に金属単層膜を形成する工程と、
（Ｃ）エッチング法によって金属単層膜を選択的に除去することで、金属単層膜から成る配線を基体上に形成する工程、
から成ることを特徴とする。
【０００８】
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）支持体上にゲート電極を形成する工程と、
（Ｂ）ゲート電極上にゲート絶縁膜を形成する工程と、
（Ｃ）ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
（Ｄ）シランカップリング処理されたゲート絶縁膜上に、金属単層膜から成るソース／ドレイン電極を形成する工程と、
（Ｅ）ソース／ドレイン電極間のゲート絶縁膜上に、半導体材料層から成るチャネル形成領域を形成する工程、
から成ることを特徴とする。
【０００９】
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタの製造方法は、
（Ａ）基材の表面にシランカップリング処理を施す工程と、
（Ｂ）シランカップリング処理された基材の表面に、金属単層膜から成るソース／ドレイン電極を形成する工程と、
（Ｃ）ソース／ドレイン電極及びその間の基材上に半導体材料層を形成し、以て、ソース／ドレイン電極の間に半導体材料層から成るチャネル形成領域を得る工程と、
（Ｄ）半導体材料層上にゲート絶縁膜を形成する工程と、
（Ｅ）ゲート絶縁膜上にゲート電極を形成する工程、
から成ることを特徴とする。
【００１０】
本発明の金属単層膜形成方法、本発明の第１の態様若しくは第２の態様に係る配線形成方法における基体、また、本発明の第２の態様係る電界効果型トランジスタの製造方法における基材、更には、本発明の第１の態様係る電界効果型トランジスタの製造方法におけるゲート絶縁膜は、最表面がＯＨ基で終端されていればシランカップリング処理が可能であるので、最表面にＯＨ基を有していれば、本質的にどのような材料から構成されていてもよく、一例として、ＳｉＯ2系材料を挙げることができる。更には、基体や基材として、その他、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、ポリエチレンにて例示される有機系絶縁材料を挙げることができる。また、金属単層膜を構成する材料として、例えばチオール基（−ＳＨ）と反応する金属、具体的には、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、パラジウム（Ｐｄ）、ルビジウム（Ｒｂ）及びロジウム（Ｒｈ）から成る群から選択された１種類の金属を例示することができる。
【００１１】
ここで、ＳｉＯ2系材料として、二酸化シリコン（ＳｉＯ2）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率を有するＳｉＯ2系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
【００１２】
ＳｉＯ2系材料から構成された基体や基材、あるいは、ゲート絶縁膜を、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法、Physical Vapor Deposition 法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；後述する各種コーティング法；浸漬法（ディッピング法）；キャスティング法；スプレー法；シリコンの熱酸化によるＳｉＯ2の形成等の公知のプロセスによって形成することができる。
【００１３】
あるいは又、ゲート絶縁膜を、ゲート電極の表面を酸化することによって形成することができる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。更には、例えば、Ａｕからゲート電極を構成する場合、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁膜を形成することもできる。
【００１４】
シランカップリング剤は、一般に、Ｘ−Ｓｉ（ＯＲ）3で表すことができる。ここで、「Ｘ」は、チオール基（メルカプト基）、アミノ基、ビニル基、エポキシ基、クロル基、メタクリル基といった官能基を意味し、「ＯＲ」は加水分解可能な基（例えば、メトキシ基、エトキシ基）を意味する。シランカップリング剤として、具体的には、３−メルカプトプロピルトリメトキシシラン［（ＣＨ3Ｏ）3ＳｉＣ3Ｈ3ＳＨ］を挙げることができる。
【００１５】
シランカップリング処理の方法として、基体や基材あるいはゲート絶縁膜を、シランカップリング剤の蒸気に暴露する方法、シランカップリング剤溶液に浸漬する方法（ディッピング法）、シランカップリング剤溶液を各種のコーティング法にて塗布する方法、各種の印刷法、シランカップリング剤溶液をスピンコートする方法を挙げることができる。ここで、コーティング法として、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法を例示することができる。
【００１６】
ゲート電極の構成材料として、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、パラジウム（Ｐｄ）、ルビジウム（Ｒｂ）及びロジウム（Ｒｈ）から成る群から選択された１種類の金属を例示することができる。あるいは又、ゲート電極の構成材料として、更には、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属や、各種の合金、あるいは又、これらの金属から成る導電性粒子、あるいは、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった各種の導電性高分子（後述する）を挙げることもできるし、高濃度ドープされたシリコンを挙げることもできる。
【００１７】
金属単層膜やソース／ドレイン電極、ゲート電極の形成方法として、これらを構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；ＭＯＣＶＤ法を含む各種のＣＶＤ法；スピンコート法；導電性ペーストや後述する各種の導電性高分子の溶液を用いたスクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；リフトオフ法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；及び、スプレー法の内のいずれか、あるいは、更には必要に応じてパターニング技術との組合せを挙げることができる。尚、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
【００１８】
半導体材料層を構成する材料として、２，３，６，７−ジベンゾアントラセン（ペンタセンとも呼ばれる）；Ｃ9Ｓ9（ベンゾ［１，２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［１，２］ジチオール−１，４，７−トリチオン）；Ｃ24Ｈ14Ｓ6（アルファ−セキシチオフェン）；銅フタロシアニンで代表されるフタロシアニン；フラーレン（Ｃ60）；テトラチオテトラセン（Ｃ18Ｈ8Ｓ4）；テトラセレノテトラセン（Ｃ18Ｈ8Ｓｅ4）；テトラテルルテトラセン（Ｃ18Ｈ8Ｔｅ4）；ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］を挙げることができる。尚、ポリ（３，４−エチレンジオキシチオフェン）の構造式（１）、ポリスチレンスルホン酸の構造式（２）を図６に示す。
【００１９】
あるいは又、半導体材料層を構成する材料として、例えば、以下に例示する複素環式共役系導電性高分子及び含ヘテロ原子共役系導電性高分子を用いることができる。尚、構造式中、「Ｒ」，「Ｒ’」はアルキル基（ＣnＨ2n+1）を意味する。
【００２０】
［複素環式共役系導電性高分子］
ポリピロール［図６の構造式（３）参照］
ポリフラン［図６の構造式（４）参照］
ポリチオフェン［図６の構造式（５）参照］
ポリセレノフェン［図６の構造式（６）参照］
ポリテルロフェン［図６の構造式（７）参照］
ポリ（３−アルキルチオフェン）［図６の構造式（８）参照］
ポリ（３−チオフェン−β−エタンスルホン酸）［図６の構造式（９）参照］
ポリ（Ｎ−アルキルピロール）［図７の構造式（１０）参照］
ポリ（３−アルキルピロール）［図７の構造式（１１）参照］
ポリ（３，４−ジアルキルピロール）［図７の構造式（１２）参照］
ポリ（２，２’−チエニルピロール）［図７の構造式（１３）参照］
【００２１】
［含ヘテロ原子共役系導電性高分子］
ポリアニリン［図７の構造式（１４）参照］
ポリ（ジベンゾチオフェンスルフィド）［図７の構造式（１５）参照］
【００２２】
あるいは又、半導体材料層を構成する材料として、共役結合を有する有機半導体分子であって、分子の両端にチオール基（ＳＨ）、アミノ基（−ＮＨ2）、イソシアノ基（−ＮＣ）、チオアセトキシル基（−ＳＣＯＣＨ3）又はカルボキシ基（−ＣＯＯＨ）を有するものを挙げることができ、より具体的には、有機半導体分子として、以下の材料を例示することができる。
【００２３】
４，４’−ビフェニルジチオール［図８の構造式（１６）参照］
４，４’−ジイソシアノビフェニル［図８の構造式（１７）参照］
４，４’−ジイソシアノ−ｐ−テルフェニル［図８の構造式（１８）参照］
２，５−ビス（５’−チオアセトキシル−２’−チオフェニル）チオフェン［図８の構造式（１９）参照］
【００２４】
更には、半導体材料層を無機半導体材料から構成することもでき、無機半導体材料として、具体的には、Ｓｉ、Ｇｅ、Ｓｅを挙げることができる。
【００２５】
半導体材料層を上述した導電性高分子材料から構成する場合、半導体材料層を構成する材料にも依るが、半導体材料層（チャネル形成領域）の形成方法として、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種のコーティング法；浸漬法（ディッピング法）；スタンプ法；リフトオフ法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。半導体材料層を上述した無機半導体材料から構成する場合、半導体材料層（チャネル形成領域）の形成方法として各種のＣＶＤ法やＰＶＤ法を挙げることができる。
【００２６】
本発明の第１の態様に係る電界効果型トランジスタの製造方法によって製造される電界効果型トランジスタは、支持体の上に形成されるが、支持体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、支持体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された支持体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。また、電界効果型トランジスタを樹脂にて封止してもよい。本発明の第２の態様に係る電界効果型トランジスタの製造方法によって製造される電界効果型トランジスタにおいても、基材は支持体によって支持されていることが好ましく、係る支持体として上述の材料を挙げることができる。
【発明の効果】
【００２７】
本発明によれば、基体や基材、ゲート絶縁膜の表面をシランカップリング処理することで、基体や基材、ゲート絶縁膜の最表面を例えばチオール基といった官能基で終端させる。次いで、基体や基材、ゲート絶縁膜の上に金属単層膜を成膜すれば、係る官能基が基体や基材、ゲート絶縁膜と金属単層膜との間の密着性を高める接着剤としての機能を果たす。そして、金属単層膜を基体や基材、ゲート絶縁膜上に形成できるが故に、エッチング制御性の向上、原材料費の削減、電界効果型トランジスタ等の製造プロセスの簡素化、製造コストの削減を達成することができる。また、電界効果型トランジスタのソース／ドレイン電極を金属単層膜から構成することによって、密着層とチャネルとの間の電荷の移動が無くなり、金属単層膜から成るソース／ドレイン電極とチャネルとの間の電荷の移動がスムーズに行われ、チャネル移動度の向上といった電界効果型トランジスタの特性向上を達成することができる。
【図面の簡単な説明】
【００２８】
【図１】図１の（Ａ）〜（Ｄ）は、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図２】図２の（Ａ）〜（Ｃ）は、図１の（Ｄ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図３】図３は、図２の（Ｃ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図４】図４の（Ａ）〜（Ｄ）は、実施例２の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図５】図５は、図４の（Ｄ）に引き続き、実施例２の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図６】図６は、本発明における使用に適した半導体材料層を構成する導電性高分子材料の構造式を例示したものである。
【図７】図７は、本発明における使用に適した半導体材料層を構成する導電性高分子材料の構造式を例示したものである。
【図８】図８は、本発明における使用に適した半導体材料層を構成する導電性高分子材料の構造式を例示したものである。
【発明を実施するための形態】
【００２９】
以下、図面を参照して、実施例に基づき本発明を説明するが、従来の電界効果型トランジスタの構成や配線の構成を何ら変更することなく、製造工程を若干追加することで、密着性に優れたソース／ドレイン電極や配線等を得ることができる。
【実施例１】
【００３０】
実施例１は、本発明の第１の態様に係る電界効果型トランジスタの製造方法、本発明の第１の態様及び第２の態様に係る配線形成方法、並びに、本発明の金属単層膜形成方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例１の電界効果型トランジスタの製造方法によって得られた電界効果型トランジスタ（より具体的には、薄膜トランジスタ，ＴＦＴ）を切断したときの模式的な一部断面図を図３に示す。
【００３１】
実施例１における電界効果型トランジスタは、具体的には、所謂ボトムゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）支持体上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁膜１３上に形成された、半導体材料層から成るチャネル形成領域１５、
を備えている。
【００３２】
更には、全面にＳｉＯ2から成る層間絶縁層２０が形成されており、層間絶縁層２０上には配線２１が形成されている。また、ゲート電極１２から延在したワード線及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分には開口部が形成され、これらの開口部内にも配線２１が延在し、ワード線及びソース／ドレイン電極１４に接続されている。
【００３３】
ここで、図３に示したＴＦＴを本発明の第１の態様に係る電界効果型トランジスタの製造方法で製造するだけでなく、ワード線としても機能するゲート電極１２を配線とみなして、ゲート電極１２（配線）を本発明の第１の態様に係る配線形成方法によって形成し、層間絶縁層２０上の配線２１を本発明の第２の態様に係る配線形成方法によって形成する。
【００３４】
実施例１においては、チャネル形成領域１５を構成する半導体材料層としてペンタセンを用いた。また、支持体を、表面にＳｉＯ2から成る絶縁層１１がスパッタリング法にて形成されたガラス基板１０から構成した。更には、ゲート電極１２、ソース／ドレイン電極１４、及び、配線２１を、金（Ａｕ）から成る金属単層膜から構成し、ゲート絶縁膜１３をＳｉＯ2から構成した。また、層間絶縁層２０をＳｉＯ2から構成した。即ち、絶縁層１１が、本発明の第１の態様に係る配線形成方法における基体に相当し、層間絶縁層２０が、本発明の第２の態様に係る配線形成方法における基体に相当し、絶縁層１１、ゲート絶縁膜１３あるいは層間絶縁層２０が、本発明の金属単層膜形成方法における基体に相当する。
【００３５】
以下、支持体等の模式的な一部断面図である図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｃ）、並びに、図３を参照して、実施例１の電界効果型トランジスタの製造方法の概要を説明する。
【００３６】
［工程−１００］
先ず、支持体上にゲート電極１２を形成する。具体的には、ガラス基板１０の表面に形成されたＳｉＯ2から成る絶縁層１１（基体）上に、配線（ゲート電極１２）を形成すべき部分が除去されたレジスト層３１を、リソグラフィ技術に基づき形成する（図１の（Ａ）参照）。尚、レジスト層３１の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。
【００３７】
そして、３−メルカプトプロピルトリメトキシシラン［（ＣＨ3Ｏ）3ＳｉＣ3Ｈ3ＳＨ］溶液（溶媒：エタノール）の蒸気に暴露し、乾燥させることで、露出した基体（絶縁層１１）の表面にシランカップリング処理を施すことができる。
【００３８】
次いで、レジスト層３１及び基体（絶縁層１１）上に真空蒸着法にて金（Ａｕ）から成る金属単層膜を形成することで、図１の（Ｂ）に示すように、金（Ａｕ）から成る金属単層膜から構成されたゲート電極１２を得ることができる。その後、リフトオフ法によりレジスト層３１を除去し、以て、金属単層膜から成る配線（ゲート電極１２）を基体（絶縁層１１）上に残す。こうして、配線に相当するゲート電極１２を基体（絶縁層１１）上に形成することができる（図１の（Ｃ）参照）。
【００３９】
以上の［工程−１００］の実行によって、本発明の金属単層膜形成方法、及び、本発明の第１の態様に係る配線形成方法が実施されたことになる。
【００４０】
［工程−１１０］
次に、ゲート電極１２上を含む支持体（より具体的には絶縁層１１）上にゲート絶縁膜１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁膜１３を、スパッタリング法に基づきゲート電極１２及び絶縁層１１上に形成する。ゲート絶縁膜１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極１２の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
【００４１】
［工程−１２０］
次に、ゲート絶縁膜１３の表面にシランカップリング処理を施した後、シランカップリング処理されたゲート絶縁膜１３上に、金（Ａｕ）から成る金属単層膜から構成されたソース／ドレイン電極１４を形成する。
【００４２】
具体的には、ゲート絶縁膜１３上に、ソース／ドレイン電極１４を形成すべき部分が除去されたレジスト層３２をリソグラフィ技術に基づき形成する（図１の（Ｄ）参照）。尚、レジスト層３２の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。そして、［工程−１００］と同様にして、露出したゲート絶縁膜１３の表面にシランカップリング処理を施す。次いで、レジスト層３２及びゲート絶縁膜１３上に、真空蒸着法にて、金（Ａｕ）から成る金属単層膜を形成することで、図２の（Ａ）に示すように、金（Ａｕ）から成る金属単層膜から構成されたソース／ドレイン電極１４を得ることができる。その後、リフトオフ法によりレジスト層３２を除去し、以て、金属単層膜から成るソース／ドレイン電極１４をゲート絶縁膜１３上に残す。こうして、ソース／ドレイン電極１４をゲート絶縁膜１３上に形成することができる（図２の（Ｂ）参照）。
【００４３】
［工程−１３０］
次に、ソース／ドレイン電極１４間のゲート絶縁膜１３上に、半導体材料層から成るチャネル形成領域１５を形成する（図２の（Ｃ）参照）。具体的には、ペンタセンから成る有機半導体材料層を真空蒸着法に基づき、ソース／ドレイン電極１４及びゲート絶縁膜１３の上に形成する。有機半導体材料層の成膜を行う際、ゲート絶縁膜１３及びソース／ドレイン電極１４の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しでチャネル形成領域１５を形成することができる。
【００４４】
以上の［工程−１００］〜［工程−１３０］の実行によって、本発明の第１の態様に係る電界効果型トランジスタの製造方法、及び、本発明の金属単層膜形成方法が実施されたことになる。
【００４５】
［工程−１４０］
次いで、全面にＳｉＯ2から成る層間絶縁層２０を形成した後、ゲート電極１２から延在したワード線及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成する。
【００４６】
そして、層間絶縁層２０（基体に相当する）の表面に、実施例１の［工程−１００］と同様にして、シランカップリング処理を施す。
【００４７】
次いで、シランカップリング処理された基体（層間絶縁層２０）の表面に金属単層膜を形成する。具体的には、これらの開口部内を含む層間絶縁層２０上に、金（Ａｕ）から成る金属単層膜を真空蒸着法にて形成し、この金属単層膜をエッチング法にて選択的に除去することで（即ち、パターニングすることで）、基体である層間絶縁層２０上に、ゲート電極１２から延在したワード線に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図３）。こうして、実施例１のＴＦＴを得ることができる。
【００４８】
この［工程−１４０］の実行によって、本発明の第２の態様に係る配線形成方法、及び、本発明の金属単層膜形成方法が実施されたことになる。
【００４９】
こうして得られたＴＦＴのチャネル移動度を測定したところ、２．０×１０-1ｃｍ2／（Ｖ・秒）という結果が得られた。一方、［工程−１２０］の代わりに、チタン（Ｔｉ）層を密着層として形成し、次いで、金（Ａｕ）から成るソース／ドレイン電極を形成したＴＦＴを比較例として製造し、チャネル移動度を測定したところ、７．１×１０-3ｃｍ2／（Ｖ・秒）という結果しか得られなかった。即ち、本発明の方法で製造されたＴＦＴは、従来の方法にて製造された比較例のＴＦＴと比較して、チャネル移動度が２桁、向上していることが判明した。また、ソース／ドレイン電極１４やゲート電極１２、配線２１の剥離といった現象は、全く認められなかった。
【実施例２】
【００５０】
実施例２は、本発明の第２の態様に係る電界効果型トランジスタの製造方法、本発明の第１の態様及び第２の態様に係る配線形成方法、並びに、本発明の金属単層膜形成方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例２の電界効果型トランジスタの製造方法によって得られた電界効果型トランジスタ（より具体的には、ＴＦＴ）を切断したときの模式的な一部断面図を図５に示す。
【００５１】
実施例２における電界効果型トランジスタは、所謂、トップゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基材上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４の間であって基材（より具体的には、絶縁層１１１）上に形成された、半導体材料層から成るチャネル形成領域１５、
（Ｃ）半導体材料層上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
【００５２】
更には、全面にＳｉＯ2から成る層間絶縁層２０が形成されており、層間絶縁層２０上には配線２１が形成されている。また、ゲート電極１２から延在するワード線及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分には開口部が形成され、これらの開口部内にも配線２１が延在し、ワード線及びソース／ドレイン電極１４に接続されている。
【００５３】
ここで、図５に示したＴＦＴを本発明の第２の態様に係る電界効果型トランジスタの製造方法で製造するだけでなく、ワード線としても機能するゲート電極１２を配線とみなして、ゲート電極１２（配線）を本発明の第１の態様に係る配線形成方法によって形成し、層間絶縁層２０上の配線２１を本発明の第２の態様に係る配線形成方法によって形成する。
【００５４】
実施例２においても、チャネル形成領域１５を構成する半導体材料層として、実施例１と同じ半導体材料層を用いた。また、基材をＳｉＯ2から成る絶縁層１１１とした。尚、絶縁層１１１は、支持体であるガラス基板１０の表面にスパッタリング法にて形成されている。更には、ゲート電極１２、ソース／ドレイン電極１４、及び、配線２１を、金（Ａｕ）から成る金属単層膜から構成し、ゲート絶縁膜１３をＳｉＯ2から構成した。また、層間絶縁層２０をＳｉＯ2から構成した。即ち、ゲート絶縁膜１３が、本発明の第１の態様に係る配線形成方法における基体に相当し、層間絶縁層２０が、本発明の第２の態様に係る配線形成方法における基体に相当し、絶縁層１１１、ゲート絶縁膜１３あるいは層間絶縁層２０が、本発明の金属単層膜形成方法における基体に相当する。
【００５５】
以下、支持体等の模式的な一部断面図である図４の（Ａ）〜（Ｄ）、並びに、図５を参照して、実施例２の電界効果型トランジスタの製造方法の概要を説明する。
【００５６】
［工程−２００］
先ず、基材の表面にシランカップリング処理を施した後、シランカップリング処理された基材の表面に金属単層膜から成るソース／ドレイン電極を形成する。具体的には、実施例１の［工程−１２０］と同様にして、基材であるＳｉＯ2から成る絶縁層１１１上に、ソース／ドレイン電極１４を形成すべき部分が除去されたレジスト層１３１をリソグラフィ技術に基づき形成する（図４の（Ａ）参照）。尚、レジスト層１３１の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。そして、実施例１の［工程−１００］と同様にして、露出した絶縁層１１１の表面にシランカップリング処理を施す。次いで、レジスト層１３１及び基材（絶縁層１１１）上に、真空蒸着法にて、金（Ａｕ）から成る金属単層膜を形成することで、図４の（Ｂ）に示すように、金（Ａｕ）から成る金属単層膜から構成されたソース／ドレイン電極１４を得ることができる。その後、リフトオフ法によりレジスト層１３１を除去し、以て、金属単層膜から成るソース／ドレイン電極１４を基材（絶縁層１１１）上に残す。こうして、ソース／ドレイン電極１４を基材（絶縁層１１１）上に形成することができる（図４の（Ｃ）参照）。
【００５７】
［工程−２１０］
次に、ソース／ドレイン電極１４及びその間の基材（絶縁層１１１）上に半導体材料層を形成し、以て、ソース／ドレイン電極１４の間の基材（絶縁層１１１）上に半導体材料層から成るチャネル形成領域１５を得る。具体的には、実施例１の［工程−１３０］と同様にして、実施例１で使用したと同じ有機半導体材料層を、真空蒸着法に基づきソース／ドレイン電極１４及び絶縁層１１の上に形成する。
【００５８】
［工程−２２０］
その後、半導体材料層上にゲート絶縁膜１３を形成する。具体的には、実施例１の［工程−１１０］と同様にして、ＳｉＯ2から成るゲート絶縁膜１３をスパッタリング法に基づき全面に成膜する。
【００５９】
［工程−２３０］
次いで、ゲート絶縁膜１３上にゲート電極１２を形成する。具体的には、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３（基体に相当する）上に、ゲート電極（１２配線に相当する）を形成すべき部分が除去されたレジスト層（図示せず）をリソグラフィ技術に基づき形成する。尚、レジスト層の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。
【００６０】
そして、実施例１の［工程−１００］と同様にして、露出した基体（ゲート絶縁膜１３）の表面にシランカップリング処理を施す。
【００６１】
次いで、レジスト層及び基体（ゲート絶縁膜１３）上に、真空蒸着法にて、金（Ａｕ）から成る金属単層膜を形成することで、金（Ａｕ）から成る金属単層膜から構成されたゲート電極１２を得ることができる。その後、リフトオフ法によりレジスト層を除去し、以て、金属単層膜から成る配線（ゲート電極１２）を基体（ゲート絶縁膜１３）上に残す。こうして、配線に相当するゲート電極１２を基体であるゲート絶縁膜１３上に形成することができる（図４の（Ｄ）参照）。
【００６２】
以上の［工程−２００］〜［工程−２３０］の実行によって、本発明の第２の態様に係る電界効果型トランジスタの製造方法、及び、本発明の金属単層膜形成方法が実施されたことになる。また、［工程−２３０］の実行によって、本発明の第１の態様に係る配線形成方法、及び、本発明の金属単層膜形成方法が実施されたことになる。
【００６３】
［工程−２４０］
次いで、実施例１の［工程−１４０］と同様にして、全面にＳｉＯ2から成る層間絶縁層２０を形成した後、ゲート電極１２から延在したワード線及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成する。そして、層間絶縁層２０（基体に相当する）の表面に、実施例１の［工程−１００］と同様にして、シランカップリング処理を施す。次いで、シランカップリング処理された基体の表面に金属単層膜を形成する。具体的には、これらの開口部内を含む層間絶縁層２０上に、金（Ａｕ）から成る金属単層膜を真空蒸着法にて形成し、この金属単層膜をエッチング法にて選択的に除去することで（即ち、パターニングすることで）、基体である層間絶縁層２０上に、ゲート電極１２から延在したワード線に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図５）。こうして、実施例２のＴＦＴを得ることができる。得られたＴＦＴにおいて、ソース／ドレイン電極１４やゲート電極１２、配線２１の剥離といった現象は、全く認められなかった。
【００６４】
この［工程−２４０］の実行によって、本発明の第２の態様に係る配線形成方法、及び、本発明の金属単層膜形成方法が実施されたことになる。
【００６５】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造、製造条件は例示であり、適宜変更することができる。実施例１及び実施例２においては、ゲート電極（配線）を本発明の第２の態様に係る配線形成方法によって形成してもよいし、層間絶縁層２０上の配線２１を本発明の第１の態様に係る配線形成方法によって形成してもよい。本発明の配線形成方法によって得られる配線の構造も実施例にて説明した配線の構造に限定されない。また、本発明によって得られた電界効果型トランジスタ（ＴＦＴ）を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のＴＦＴを集積したモノリシック集積回路としてもよいし、各ＴＦＴを切断して個別化し、ディスクリート部品として使用してもよい。
【符号の説明】
【００６６】
１０・・・ガラス基板、１１，１１１・・・絶縁層、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４・・・ソース／ドレイン電極、１５・・・チャネル形成領域、２０・・・層間絶縁層、２１・・・配線、３１，３２，１３１・・・レジスト層
\\
【図１】
0005158010.tif 000002
【図２】
0005158010.tif 000003
【図３】
0005158010.tif 000004
【図４】
0005158010.tif 000005
【図５】
0005158010.tif 000006
【図６】
0005158010.tif 000007
【図７】
0005158010.tif 000008
【図８】
0005158010.tif 000009