(57)【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する光電変換手段、前記信号電荷を蓄積する蓄積部、該蓄積部に前記信号電荷を転送する転送手段、前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力する増幅手段、及びリセットラインに保持された電位を前記蓄積部に供給して該蓄積部をリセットするリセット手段を有する画素が複数、行列状に２次元に配列されると共に、他端が接地された定電流源の一端に一端が接続され、前記画素信号が出力される、列毎に設けられた出力信号線を有し、前記画素が２次元に配列された領域上に、遮光された遮光領域、前記入射光に対応した画素信号を読み出す読み出し領域、及び前記遮光領域と前記読み出し領域との間の遷移領域が各々設定された画素部と、
同一の前記出力信号線に接続された前記画素のうち、前記読み出し領域に含まれる前記画素を第１の画素とし、前記遷移領域に含まれる前記画素を第２の画素として、前記第１の画素から前記出力信号線への前記入射光に応じた前記画素信号の出力時、前記第２の画素を前記リセット手段によりリセットし、そのときに前記第２の画素から前記出力信号線へ出力される画素信号を用いて、前記定電流源の前記一端と他端との間の電位差が、前記定電流源が動作可能な範囲に保持されるように制御する制御手段とを有し、
前記制御手段は、
前記リセット手段による前記蓄積部をリセットする期間には、前記第２の画素に供給する画素電源の電圧を、前記第１の画素に供給する画素電源の電圧よりも低い第１のクリップ電圧に設定し、
前記第１の画素から前記出力信号線への前記入射光に応じた前記画素信号を出力する期間には、前記第２の画素に供給する画素電源の電圧を、前記第１のクリップ電圧よりも低い第２のクリップ電圧に設定する
ことを特徴とする固体撮像装置。
【請求項２】
前記制御手段は、複数の前記第２の画素からの画素信号を用いて前記定電流源の前記保持動作を行わせることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記制御手段は、前記定電流源の前記保持動作に用いる複数の前記第２の画素の組み合わせを変更可能に制御することを特徴とする請求項２に係る固体撮像装置。
【請求項４】
前記制御手段は、更に、前記読み出し領域のうち、前記入射光に対応した前記画素信号の読み出しの対象とはならなかった前記第１の画素からの画素信号を用いて前記定電流源の前記保持動作を行わせることを特徴とする請求項１に係る固体撮像装置。
【請求項５】
前記制御手段は、前記定電流源の両端間の前記電位差が、前記定電流源が動作可能な範囲の下限となるように、前記画素信号を出力する前記第２の画素を制御することを特徴とする請求項１に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ビデオカメラ、デジタルスチルカメラ等に用いられる固体撮像装置に係り、特に撮像領域内に増幅機能を有する増幅型固体撮像素子を用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、撮像素子として画素内に能動素子をもち、周辺回路をオンチップ化できるＭＯＳ型イメージセンサがデジタルカメラ等の撮像装置に使われている。図９に通常のＭＯＳ型イメージセンサの回路構成を示す。ＣＭＯＳイメージセンサでは、複数の画素が２次元状に配置されているが、ここでは説明を簡単にするため１行３列に配置されている３個の画素Ｐ11，Ｐ12，Ｐ13のみを示している。各画素Ｐ11，Ｐ12，Ｐ13は、それぞれフォトダイオードＰＤ、静電容量をもつフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ311 ，Ｍ312 ，Ｍ313 、選択トランジスタＭ４から構成されている。画素Ｐ11，Ｐ12，Ｐ13は、それぞれ垂直信号線31，32，33を介して相関二重サンプリング回路（ＣＤＳ回路）10に接続されている。また垂直信号線31，32，33には、それぞれ他端が接地された定電流源となるバイアス用トランジスタＭ51，Ｍ52，Ｍ53の一端が接続されており、各バイアス用トランジスタＭ51，Ｍ52，Ｍ53はバイアス電流調整電圧Ｖbiasにより制御されるようになっている。
【０００３】
ＣＤＳ回路10は、クランプトランジスタＭ11とサンプルホールドトランジスタＭ12とクランプ容量Ｃ11とサンプルホールド容量Ｃ12とで構成されている。ＣＤＳ回路10は、列選択トランジスタＭ６を介して水平信号線７に接続され、出力アンプ５を介して画像信号を出力するようにしている。画素内の転送トランジスタＭ１，リセットトランジスタＭ２及び選択トランジスタＭ４の制御に係る転送パルスφＴＲ１，リセットパルスφＲＳＴ１，行選択パルスφＲＯＷ１、及び列選択トランジスタＭ６の制御に係る列選択パルスφＨ１，φＨ２，φＨ３は、タイミング制御部６による制御の下、垂直走査部２及び水平走査部４からそれぞれ出力され、クランプトランジスタＭ11，サンプルホールドトランジスタＭ12の制御に係るクランプパルスφＣＬ，サンプルホールドパルスφＳＨは、タイミング制御部６から出力されるようになっている。
【０００４】
このように構成されているＭＯＳ型イメージセンサにおいては、画素毎の増幅トランジスタＭ311 〜Ｍ313 の閾値ばらつきやリセットトランジスタＭ２のリセットノイズが画質劣化の要因となるが、ＣＤＳ回路10において、リセット後の画素出力とフォトダイオードＰＤの信号電荷転送後の画素出力の差分を求めることにより、これらのノイズが取り除かれ、画像信号となる光信号のみを出力させることができる。
【０００５】
ところで、ＣＤＳ回路を備えたＭＯＳ型イメージセンサでは、高輝度光が入射すると、あたかも光が入射されていないような真っ黒に沈んだ画像が生成されることが知られている。この現象を黒沈み現象と呼ぶことにする。次に、ＭＯＳ型イメージセンサにおけるこの黒沈み現象について説明する。図10は、高輝度の被写体を撮影したときに黒沈み現象の発生動作を説明するためのタイミングチャートである。ここでは、図９に示す中央の画素Ｐ12に高輝度の光が入射しており、それ以外の画素Ｐ11，Ｐ13には殆ど光が入射していないものとして説明する。
【０００６】
（１）まず、リセット期間Ｔ１においては、行選択パルスφＲＯＷ１がＨレベルの状態において、リセットパルスφＲＳＴ１をＨレベルとし、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、リセットパルスφＲＳＴ１をＬレベルとする。この際、高輝度光が入射していない画素Ｐ11，Ｐ13ではフローティングディフュージョン部ＦＤ11，ＦＤ13の電圧ＶＦＤ11，ＶＦＤ13（ＶＦＤ13は図示省略）は変化しないが、高輝度光の入射画素Ｐ12ではフォトダイオードＰＤからの電荷の漏れ込み等によってフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が図示のように低下する。それにより画素Ｐ12が接続されている垂直信号線32の電位Ｖ32(Rst) も低下し、（ＶＦＤ12−ＶＧＳ-M312 ）となる。なお、ＶＧＳ-M312 は画素Ｐ12の増幅トランジスタＭ312 のゲート・ソース間電圧である。そして、リセットサンプル期間Ｔ２の終期において、ＣＤＳ回路10のクランプパルスφＣＬをＬレベルとして、各垂直信号線31〜33の電位をクランプする。
（３）続く信号転送期間Ｔ３では、転送パルスφＴＲ１をＨレベルとして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの信号電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13へそれぞれ転送する。この際、高輝度光入射画素Ｐ12におけるフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、リセットサンプル期間Ｔ２において既に下がっているため、フォトダイオードＰＤの電荷を転送しても、リセットサンプル期間Ｔ２の電圧から少ししか下がらない（電荷の漏れ込みによりフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が下がり切っている場合は、変化しない）。したがって、垂直信号32の電位Ｖ32(Sig) も少ししか変化しない。なお、この際、他の垂直信号線31，33の電位も、画素Ｐ11，Ｐ13には殆ど光が入射していないものとしているため、殆ど変化しない。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、差分電位〔Ｖ32(Rst) −Ｖ32(Sig) 〕がサンプルホールド容量Ｃ12に保持される。次いで、ＣＤＳ回路10で処理された差分電位が列選択トランジスタＭ６及び出力アンプ５を介して、画像信号として出力される。この際、高輝度光の入射画素Ｐ12では、リセットサンプル期間Ｔ２における垂直信号線32の電位Ｖ32(Rst) の変動により、ＣＤＳ処理による差分電位〔Ｖ32(Rst) −Ｖ32(Sig) 〕が小さく、黒く沈んだ出力が画像信号として出力され、黒沈み現象が発生する。
【０００７】
この黒沈み現象の発生の問題は、メカニカルシャッタを設けることにより、静止画撮影では解消できる。しかしながら、動画撮影などでメカニカルシャッタを用いない撮影を行うときには、その発生は避けられない。
【０００８】
また、高輝度光の入射時には、強い光が入射した画素以外の画素領域にも、その影響が生じる場合がある。図11は、高輝度光が入射した画素の周辺に発生するハイライト横すじ現象の発生動作を説明するためのタイミングチャートである。ここでも、図９に示す中央の画素Ｐ12に高輝度光が入射しており、それ以外の画素Ｐ11，Ｐ13には殆ど光が入射していないものとして説明する。また、ここでは黒沈み現象は発生しないという仮定に基づいて説明する。
【０００９】
（１）まず、リセット期間Ｔ１においては、同様に、行選択パルスφＲＯＷ１がＨレベルの状態において、リセットパルスφＲＳＴ１をＨレベルとし、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13の電圧ＶＦＤ11〜ＶＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、その終期にＣＤＳ回路10のクランプパルスφＣＬをＬレベルとして、各画素のフローティングディフュージョン部ＦＤ11〜ＦＤ13の電圧を、垂直信号31〜33を介してＣＤＳ回路10にクランプする。
（３）続く信号転送期間Ｔ３において、転送パルスφＴＲ１をＨレベルとして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの信号電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13にそれぞれ転送すると、高輝度光入射画素Ｐ12では信号電荷が多いため、そのフローティングディフュージョン部ＦＤ12の電位ＶＦＤ12は電源電圧ＶＤＤから大きく下がる。したがって、画素Ｐ12が接続された垂直信号線32の電位Ｖ32は、（ＶＦＤ12−ＶＧＳ-M312 ）となり、大きく下がる。これにより、垂直信号線32に接続されているバイアス用トランジスタＭ52のドレイン・ソース間電圧は小さくなるため、該バイアス用トランジスタＭ52に流れる電流が減少する。これにより、バイアス用トランジスタＭ51〜Ｍ53のソースに共通に接続されているＧＮＤ線のＧＮＤ抵抗による電圧降下が減少し、垂直信号線31，33に接続されているバイアス用トランジスタＭ51，Ｍ53のゲート・ソース間電圧が大きくなり、垂直信号線31，33に流れる電流が増加する。これにより、画素Ｐ11，Ｐ13の増幅トランジスタＭ311 ，Ｍ313 のゲート・ソース間電圧が大きくなり、垂直信号線31，33の電位Ｖ31，Ｖ33がリセットレベル出力（ＶＤＤ）に対してΔＶ低下する。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、垂直信号線31〜33における、リセット電位と転送後の光信号読み出し電位との差分が、列選択トランジスタＭ６及び出力アンプ５を介して、画像信号として出力される。この際、高輝度光入射画素Ｐ12の周辺画素Ｐ11，Ｐ13では、上記のようにバイアス用トランジスタＭ52に接続されたＧＮＤ線を介した電流変動により、リセットレベルとの差電位ΔＶが検出され、これが白浮きとなり、画像信号にハイライト横すじ現象が発生する。
【００１０】
このようにＭＯＳ型イメージセンサにおいて、黒沈み現象とハイライト横すじ現象により、ウインドウチャートを撮影した場合、図12の（Ｂ）〜（Ｄ）に示すような画像が得られてしまう。図12の（Ａ）は中央に高輝度光をもつ被写体パターンを示し、図12の（Ｂ）はリセット電位変動による黒沈み現象が発生した態様を示しており、図12の（Ｃ）は信号電位変動によるハイライト横すじ現象が発生した態様を示しており、図12の（Ｄ）は黒沈み現象とハイライト横すじ現象が合わせて発生した態様を示している。
【００１１】
上記ＭＯＳ型イメージセンサにおける黒沈み現象及びハイライト横すじ現象の発生を防止する解決手法として、従来、特開２００７−２０１５６号公報には、次に示すような手法が提案されている。すなわち、図13に示すように、各垂直信号線31〜33に該垂直信号線の電位を選択的に第１及び第２の電位に制限可能なクリップ回路71〜73をそれぞれ設け、画素リセット後の画素出力を第１の電位以下にならないように、信号電荷転送後の画素出力を第２の電位以下にならないように、それぞれ制御する手法が提案されている。なお、クリップ回路71〜73は、それぞれクリップトランジスタＭ71〜Ｍ73とクリップ選択トランジスタＭ81〜Ｍ83とからなり、クリップトランジスタＭ71〜Ｍ73のゲートはクリップ電圧Ｖclipに、ドレインは電源電圧ＶＤＤに接続されており、クリップ選択トランジスタＭ81〜Ｍ83のゲートにはクリップ選択パルスφＲＯＷＤが印加され、ソースは垂直信号線31〜33に接続されている。そしてクリップ電圧Ｖclip及びクリップ選択パルスφＲＯＷＤは、タイミング制御回路６から出力されるようになっている。
【００１２】
次に、このような構成のクリップ回路を設けたＭＯＳ型イメージセンサの動作を、図14に示すタイミングチャートに基づいて説明する。ここでも、画素Ｐ12に高輝度光が入射し、周辺の画素Ｐ11，Ｐ13には殆ど光が入射していないものとする。
（１）まず、リセット期間Ｔ１では、選択パルスφＲＯＷ１をＨレベルとし、クリップ電圧Ｖclipを電源電圧ＶＤＤより低いが黒沈み現象が発生しないような第１のレベルＶclipH に設定しておき、リセットパルスφＲＳＴ１をＨレベルとして、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、高輝度光の入射画素Ｐ12ではフォトダイオードＰＤからの電荷の漏れ込み等によってフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が大きく低下する。これにより、クリップ回路を設けていない場合は、垂直信号線32の電位Ｖ32も大きく低下する。しかし、クリップ回路72を設けているため、垂直信号線32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M72）にクリップされており、それ以下の電位には低下しない。したがって、引き続くＣＤＳ回路10の差分処理によっても、黒沈み現象の発生が回避される。なお、ＶＧＳ-M72は、クリップトランジスタＭ72のゲート・ソース間電圧である。そして、リセットサンプル期間Ｔ２の終期において、ＣＤＳ回路10でクランプパルスφＣＬをＬレベルとして、各垂直信号線31〜33の電位をクランプする。
（３）続く信号転送期間Ｔ３では、クリップ電圧Ｖclipをハイライト横すじ現象が発生しないような第２のレベルＶclipL に切り換え設定すると共に、転送パルスφＴＲ１をＨレベルにして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13へそれぞれ転送する。この際、高輝度光入射画素Ｐ12におけるフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、大きく低下する。このため、クリップ回路を設けていない場合には、垂直信号線32の電位Ｖ32も大きく低下し、バイアス用トランジスタＭ51のドレイン・ソース間電圧が、バイアス用トランジスタＭ51が動作する範囲外にまで低下しハイライト横すじが発生する。しかし、クリップ回路の電圧ＶＤＤ２を第２のクリップレベルＶclipL と設定することで、垂直信号線32の電位Ｖ32を（ＶclipL −ＶＧＳ-M72）でクリップしているため、垂直信号線32の電位Ｖ32はこれ以下の電圧にはならず、バイアス用トランジスタＭ51も動作する。これにより、ハイライト横すじの発生は回避される。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。
【特許文献１】特開２００７−２０１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のように、クリップ回路を設けることにより、黒沈み現象及びハイライト横すじ現象の発生は回避することができる。しかし、以下に示す課題については十分な考慮がなされていない。すなわち、まず、クリップ回路の動作閾値が一定なのに対し、画素内の増幅トランジスタのゲート・ソース間電圧には各画素ばらつきがあるため、同じ光量の光が入射しても出力が画素毎に異なった値を持つ。したがって、クリップ回路内のクリップトランジスタのゲート・ソース間電圧と、光の信号を読み出している画素の増幅トランジスタのゲート・ソース間電圧が違うことにより、まったく同じ光量の光が入射しても、垂直信号線の電位がクリップされる列と、クリップされない列とが生じ、列毎にばらつきが生じてしまう。これは、クリップ回路のクリップトランジスタのサイズと比べて画素の増幅トランジスタのサイズが小さく、特性が同一でないことと、クリップ回路は列毎に設けているが、その特性もばらつきを持っているためである。
【００１４】
図15は、従来例のクリップ回路71のクリップトランジスタＭ71と画素の増幅トランジスタＭ311 の部分を示している。一般的にトランジスタのゲート・ソース間電圧のばらつきは±30ｍＶ程度である。そのため、クリップ回路71のクリップトランジスタのゲート・ソース間電圧と、画素の増幅トランジスタのゲート・ソース間電圧の両方のばらつきを考慮すると、最大60ｍＶという大きいばらつきが発生する可能性がある。このばらつきのために、上述したようなクリップ回路による抑圧効果の違いが発生する。
【００１５】
また従来例では、これらの現象の発生を防止するために、クリップ回路を新たに設ける必要があり、チップ面積の増大に影響するという問題点がある。
【００１６】
本発明は、従来のクリップ回路を設けた固体撮像装置における上記問題点を解消するためになされたものであり、別個にクリップ回路を設けることなく、クリップ動作の閾値を画素毎で異ならないようにし、更にクリップ動作がなされたときも、画素のゲート・ソース間電圧のばらつきを最小限に抑えることができるようにした、ハイライト横すじ現象の発生の回避可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、入射光を信号電荷に変換する光電変換手段、前記信号電荷を蓄積する蓄積部、該蓄積部に前記信号電荷を転送する転送手段、前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力する増幅手段、及びリセットラインに保持された電位を前記蓄積部に供給して該蓄積部をリセットするリセット手段を有する画素が複数、行列状に２次元に配列されると共に、他端が接地された定電流源の一端に一端が接続され、前記画素信号が出力される、列毎に設けられた出力信号線を有し、前記画素が２次元に配列された領域上に、遮光された遮光領域、前記入射光に対応した画素信号を読み出す読み出し領域、及び前記遮光領域と前記読み出し領域との間の遷移領域が各々設定された画素部と、同一の前記出力信号線に接続された前記画素のうち、前記読み出し領域に含まれる前記画素を第１の画素とし、前記遷移領域に含まれる前記画素を第２の画素として、前記第１の画素から前記出力信号線への前記入射光に応じた前記画素信号の出力時、前記第２の画素を前記リセット手段によりリセットし、そのときの前記第２の画素から前記出力信号線へ出力される画素信号を用いて、前記定電流源の前記一端と他端との間の電位差が、前記定電流源が動作可能な範囲に保持されるように制御する制御手段とを有し、前記制御手段は、前記リセット手段による前記蓄積部をリセットする期間には、前記第２の画素に供給する画素電源の電圧を、前記第１の画素に供給する画素電源の電圧よりも低い第１のクリップ電圧に設定し、前記第１の画素から前記出力信号線への前記入射光に応じた前記画素信号を出力する期間には、前記第２の画素に供給する画素電源の電圧を、前記第１のクリップ電圧よりも低い第２のクリップ電圧に設定するようにして固体撮像装置を構成するものである。
【００１８】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記制御手段は、複数の前記第２の画素からの画素信号を用いて前記定電流源の前記保持動作を行わせることを特徴とするものである。
【００１９】
請求項３に係る発明は、請求項２に係る固体撮像装置において、前記制御手段は、前記定電流源の前記保持動作に用いる複数の前記第２の画素の組み合わせを変更可能に制御することを特徴とするものである。
【００２０】
請求項４に係る発明は、請求項１に係る固体撮像装置において、前記制御手段は、更に、前記読み出し領域のうち、前記入射光に対応した前記画素信号の読み出しの対象とはならなかった前記第１の画素からの画素信号を用いて前記定電流源の前記保持動作を行わせることを特徴とするものである。
【００２１】
請求項５に係る発明は、請求項１に係る固体撮像装置において、前記制御手段は、前記定電流源の両端間の前記電位差が、前記定電流源が動作可能な範囲の下限となるように、前記画素信号を出力する前記第２の画素を制御することを特徴とするものである。
【発明の効果】
【００２２】
本発明によれば、画素部の遮光領域と読み出し領域（有効領域）との間の遷移領域に含まれる画素の出力を用いて、出力信号線を画素の信号レベルでクリップしてハイライト横すじ現象の発生を回避できるようにしているので、別個のクリップ回路を設けずに、ばらつきを抑えた、ハイライト横すじ現象を阻止するクリップ動作を行えるようにした固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００２３】
次に本発明を実施するための最良の形態について説明する。
【実施例】
【００２４】
（実施例１）
本発明は、別個のクリップ回路を設けずに、画素部の画素の出力を用いて、黒沈み現象及びハイライト横すじ現象防止のための垂直信号線のクリップ動作を行わせるようにするものであるが、本実施例１は画素部の遷移領域の画素の出力を上記クリップ動作に用いるものである。すなわち、図１に示すように、一般に画素部100 においては、中央部が画像信号を形成する有効領域101 となっており、周辺部が黒レベルを出力させるための遮光領域102 となっている。そして有効領域101 と遮光領域102 との間には、画像信号の質の観点から、画像信号を得るためには用いられない遷移領域（マージン領域）103 が設けられ、この遷移領域103 に含まれる画素を用いてクリップ動作を行わせるものである。
【００２５】
次に、具体的な実施例１の構成について説明する。図２は、実施例１に係る固体撮像装置を示す回路構成図で、図９に示した従来例と同一又は対応する構成要素には同一符号を付して示し、その説明を一部省略する。この実施例に係る固体撮像装置においても、画素部は複数の画素が２次元状に配置して構成されているが、ここでは説明を簡単にするために２行３列に配置されている画素Ｐ11〜Ｐ23のみを示しており、１行目の画素Ｐ11〜Ｐ13は有効領域の画素、２行目の画素Ｐ21〜Ｐ23は遷移領域の画素を示している。各画素Ｐ11〜Ｐ23は、フォトダイオードＰＤ，静電容量をもつフローティングディフュージョン部ＦＤ11〜ＦＤ23，転送トランジスタＭ１，リセットトランジスタＭ２，増幅トランジスタＭ311 〜Ｍ323 ，選択トランジスタＭ４から構成されている。列方向に配置されている画素Ｐ11〜Ｐ23は、それぞれ垂直信号線31，32，33に共通に接続されており、垂直信号線31〜33はＣＤＳ回路10にそれぞれ接続されている。また垂直信号線31〜33には、それぞれ他端が接地された定電流源となるバイアス用トランジスタＭ51〜Ｍ53の一端が接続されており、各バイアス用トランジスタＭ51〜Ｍ53はバイアス電流調整電圧Ｖbiasにより制御されるようになっている。
【００２６】
ＣＤＳ回路10は、クランプトランジスタＭ11とサンプルホールドトランジスタＭ12とクランプ容量Ｃ11とサンプルホールド容量Ｃ12とで構成されている。ＣＤＳ回路10は、列選択トランジスタＭ６を介して水平信号線７に接続され、出力アンプ５を介して画像信号を出力するようになっている。画素内の転送トランジスタＭ１，リセットトランジスタＭ２及び選択トランジスタＭ４の制御に係る転送パルスφＴＲ１，φＴＲ２、リセットパルスφＲＳＴ１，φＲＳＴ２、行選択パルスφＲＯＷ１，φＲＯＷ２、及び列選択トランジスタＭ６の制御に係る列選択パルスφＨ１〜φＨ３は、タイミング制御部６による制御の下、垂直走査部２及び水平走査部４からそれぞれ出力され、また１行目の画素Ｐ11〜Ｐ13への画素電源ＶＤＤ１は電源電圧ＶＤＤに固定されており、２行目の画素Ｐ21〜Ｐ23への画素電源ＶＤＤ２は、電源電圧ＶＤＤより少し低い黒沈み現象が発生しないような第１のクリップ電圧ＶclipH と、この第１のクリップ電圧ＶclipH より低いハイライト横すじ現象が発生しないような第２のクリップ電圧ＶclipL とに、タイミング制御部６により垂直走査部２を介して切り換えられるようになっている。また、クランプトランジスタＭ11，サンプルホールドトランジスタＭ12の制御に係るクランプパルスφＣＬ，サンプルホールドパルスφＳＨは、タイミング制御部６から出力されるようになっている。
【００２７】
次に、このように構成されている実施例１に係る固体撮像装置の動作を、図３に示すタイミングチャートに基づいて説明する。なお、ここでは、画素Ｐ12に高輝度光が入射しており、それ以外の画素には殆ど光が入射していないものとし、２列目の画素列の動作を中心にして説明を行う。
（１）まずＦＤ部リセット期間Ｔ１においては、２行の選択パルスφＲＯＷ１，φＲＯＷ２をＨレベルとして、２行の画素出力を垂直信号線32に接続し、差動入力回路を構成し、また２行目の画素電源ＶＤＤ２は第１のクリップ電圧ＶclipH に設定されている。この状態において、２行のリセットパルスφＲＳＴ１，φＲＳＴ２をＨレベルとする。これにより、１行目の読み出し行の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤに固定され、２行目のクリップ電圧発生用の画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定される。これにより、垂直信号線32の電位Ｖ32は、（ＶＤＤ−ＶＧＳ-M312 ）となる。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプリング期間Ｔ２においては、２行目のリセットパルスφＲＳＴ２はＨレベルのまま、１行目のリセットパルスφＲＳＴ１はＬレベルとする。１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、高輝度光の入射によるフォトダイオードＰＤからの電荷の漏れ込み等によって、図示のように低下する。一方、２行目のクリップ電圧発生用画素Ｐ22では、リセットパルスφＲＳＴ２はＨレベルのままなので、フローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定されたままである。したがって、垂直信号32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M322 ）にクリップされ、これにより、次に行われるＣＤＳ回路10における差分処理による黒沈み現象の発生が抑圧されるようになる。なお、ＶＧＳ-M322 は画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧である。そして、リセットサンプリング期間Ｔ２の終期において、クランプパルスφＣＬをＬレベルとし、垂直信号線32の電位Ｖ32(Rst) （＝ＶclipH −ＶＧＳ-M322 ）をＣＤＳ回路10にクランプする。
（３）続く転送期間Ｔ３においては、２行目のクリップ電圧発生用画素のリセットパルスφＲＳＴ２はＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＨレベルとする。これにより、１行目（読み出し行）の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、フォトダイオードＰＤの蓄積電荷により電圧が下がる。また２行目のクリップ電圧発生用画素Ｐ22の画素電源ＶＤＤ２を第２のクリップ電圧ＶclipL に切り換え、画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22を第２のクリップ電圧ＶclipL に切り換え固定する。
（４）続く信号サンプリング期間Ｔ４においては、２行目の画素行のリセットパルスφＲＳＴ２をＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＬレベルとする。この段階で、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、ハイライト横すじ発生レベルまで低下するが、２行目のクリップ電圧発生用画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は第２のクリップ電圧ＶclipL に固定されているので、垂直信号線32の電位Ｖ32(Sig) は、（ＶclipL −ＶＧＳ-M322 ）にクリップされ、垂直信号線32の電流変動を回避できるため、ハイライト横すじ現象は抑圧される。
【００２８】
続いて、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。以下、読み出し行を変更して、更にはクリップ電圧発生行も合わせて変更して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００２９】
以上のように、本実施例においては、垂直信号線32の電位Ｖ32（ＶＦＤ12−ＶＧＳ-M312 ）は、リセット時〔Ｖ32(RST) 〕には、ＶclipH −ＶＧＳ-M322 にクリップされているため、リセットレベルがこれ以下に低下することはなく、黒沈み現象の発生が抑圧できる。また、信号読み出し時〔Ｖ32(Sig) 〕には、ＶclipL −ＶＧＳ-M322 にクリップされているため、垂直信号線32の電位Ｖ32がこれ以下に低下することはなく、したがってバイアス用トランジスタＭ51のドレイン・ソース間電圧が、バイアス用トランジスタＭ51が動作する範囲外にまで低下することがない。よってハイライト横すじ現象の発生を抑圧できる。更に、１行目の画素Ｐ12の増幅トランジスタＭ312 のゲート・ソース間電圧ＶＧＳ-M312 と、２行目のクリップ電圧発生用画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧ＶＧＳ-M322 とは、それらの画素のトランジスタは同一画素部の画素のトランジスタなので同じサイズで同じ特性をもち、そのゲート・ソース間電圧ＶＧＳのばらつきは小さい。したがって、クリップ電圧のばらつきを低減し、黒沈み及びハイライト横すじ現象の発生抑圧作用のばらつきを低減できる。
【００３０】
（実施例２）
次に、実施例２について説明する。この実施例は、クリップ電圧の発生に用いる画素を複数個（Ｎ個）とするもので、これによりクリップ電圧発生用画素の増幅トランジスタのゲート面積を実質的に大きくして、増幅トランジスタのゲート・ソース間電圧のばらつきを低減し、〔ゲート・ソース間電圧のばらつきは１／√Ｎに比例する（Ｎ：トランジスタのゲート面積）〕、したがって、列毎のゲート・ソース間電圧のばらつきを低減してクリップ電圧値の精度を高めることを可能にするものである。
【００３１】
図４は、実施例２において、クリップ電圧発生用の複数の画素として用いる画素行の範囲を示しており、ここでは、上下の遷移領域をクリップ電圧発生行の領域としている場合を示している。図５は、実施例２の具体的な構成例を示す回路構成図であり、図２に示した実施例１と同一又は対応する要素には同一符号を付して示している。ここでは、２次元状に画素を配置してなる画素部として、説明を簡単にするため５行１列部分のみを示しており、１行目〜４行目の画素Ｐ11〜Ｐ41はクリップ電圧発生用の画素として用い、５行目の画素Ｐ51を信号読み出し画素としている。
【００３２】
このように構成した実施例２における黒沈み現象及びハイライト横すじ現象を阻止した画像信号の読み出しの基本動作は、実施例１と同じであり、その動作説明用のタイミングチャートを図６に示す。このタイミングチャートからわかるように、１行目〜４行目のクリップ電圧発生用画素Ｐ11〜Ｐ41は同じタイミングで動作させ、第１及び第２のクリップ電圧ＶclipH ，ＶclipL を発生させて、垂直信号線31の電位Ｖ31をリセットサンプル期間では、〔Ｖ31(Rst) ＝（ＶclipH −ＶＧＳ-Mave ）〕にクリップし、信号サンプル期間では、〔Ｖ31(Sig) ＝（ＶclipL −ＶＧＳ-Mave ）〕にクリップし、黒沈み現象及びハイライト横すじ現象の発生を回避させるようにしている。なお、ＶＧＳ-Mave は、４つのクリップ電圧発生用画素Ｐ11〜Ｐ41を同時にクリップ電圧の発生に用いた場合における各画素の増幅トランジスタＭ311 〜Ｍ314 のゲート・ソース間電圧の平均値を示している。
【００３３】
そして、この場合、上記４つの画素の増幅トランジスタのゲートは共通に接続されるため、ゲート面積が大きくなったのと等価である。ゲート・ソース間電圧ＶＧＳのばらつきは、先に述べたように、１／√Ｎ（Ｎ：トランジスタのゲート面積、本実施例の場合、行数Ｎと同じ）に比例する。このため、クリップ電圧発生に用いる画素行数を増やすと、クリップ電圧発生時の垂直信号線の電位におけるゲート・ソース間電圧ＶＧＳのばらつきが低減する。図示例の場合は、４行の画素をクリップ電圧発生用画素として用いているので、ゲート・ソース間電圧ＶＧＳのばらつきは１／２になる。
【００３４】
更に、クリップ電圧発生用の画素行を増やした場合、例えばクリップ電圧発生用画素行を10行とした場合、１／√（ゲート面積×10）≒１／〔３×√（ゲート面積）〕となり、通常トランジスタのゲート・ソース間電圧のばらつきは±30ｍＶとされているので、約１／３の10ｍＶに減少する。またクリップ電圧発生用画素行を25行とした場合、１／√（ゲート面積×25）≒１／〔５×√（ゲート面積）〕となり、ばらつきは約１／５の６ｍＶに減少する。このように、行数を増やすことで、理想的には画素アンプ（増幅トランジスタ）のばらつきのみとなる。なお、複数行の画素をクリップ電圧発生用画素として用いる場合は、その対応画素行の組み合わせは、適宜変更するようにしてもよい。
【００３５】
（実施例３）
次に、実施例３について説明する。実施例１及び実施例２に示したように、クリップ電圧発生用画素として単一の画素行あるいは複数の画素行を用いた場合に、その画素行に異常出力をなす欠陥画素が含まれる場合がある。欠陥画素をクリップ電圧発生用画素として用いると最適なクリップ電圧に設定することができず、垂直信号線の電位のクリップ機能を果たさなくなる可能性がある。そこで、本実施例では、欠陥画素の位置情報をメモリに保存しておき、クリップ動作時には欠陥画素の存在する画素行をクリップ電圧発生用画素行として用いないようにするものである。
【００３６】
図７は、画素部におけるクリップ電圧発生用画素行（Ｌ１〜Ｌｎ行、Ｃ１〜Ｃｍ列）を示しており、Ｌ２行、Ｃ２列の画素及びＬｎ-1行、Ｃｍ-1列の画素は欠陥画素であることを示している。このような態様の場合、Ｌ２行とＬｎ-1行には欠陥画素が存在するので、Ｌ２行やＬｎ-1行をクリップ電圧発生用画素行として用いると、Ｃ列とＣｍ-1列のクリップ電圧が欠陥画素の異常出力により、他列のクリップ電圧と異なる可能性がある。このため、欠陥画素の存在する画素行であるＬ２，Ｌｎ-1行はクリップ電圧発生用画素行としては使用しない。
【００３７】
このように、本実施例では、異常出力をしていない正常画素のみをクリップ電圧発生用画素として用いるようにしているので、クリップ動作を正常に機能させることができる。なお、この実施例におけるその他の基本動作は、実施例１又は実施例２と同様である。これにより、黒沈み及びハイライト横すじ現象をばらつきなく阻止することができる。
【００３８】
（実施例４）
次に、実施例４について説明する。固体撮像装置においては、画素部の有効領域の一部のみを読み出す場合（ハイビジョン撮影時等）がある。このような信号読み出し行数を削減したモードで動作させる場合には、非読み出し行が増える。そこで、本実施例では、この増えた非読み出し行もクリップ電圧発生用画素として使用するもので、これによりクリップ電圧における増幅トランジスタのゲート・ソース間電圧ＶＧＳのばらつきを更に低減させることができる。
【００３９】
図８は、信号読み出し行数削減モードでの画素部の有効領域における非読み出し領域をクリップ電圧発生用画素行を示している。このように信号読み出し行数削減モードにおいて、画素部の有効領域における非読み出し領域を遷移領域と共にクリップ電圧発生用画素行として用いることにより、クリップ電圧発生時の垂直信号線の電位における増幅トランジスタのゲート・ソース間電圧ＶＧＳのばらつきを低減し、更に良好な黒沈み現象及びハイライト横すじ現象の抑圧動作を実現することができる。なお、この実施例における黒沈み現象及びハイライト横すじ現象を抑圧した画像信号の読み出しの基本動作は、実施例２と同様である。
【図面の簡単な説明】
【００４０】
【図１】固体撮像装置における一般的な画素部の有効領域、遮光領域及びそれらの間の遷移領域を示す図である。
【図２】本発明に係る固体撮像装置の実施例１に係る構成を示す回路構成図である。
【図３】図２に示した実施例１に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図４】実施例２に係る固体撮像装置の画素部における複数のクリップ電圧発生用画素行を示す図である。
【図５】実施例２に係る固体撮像装置の構成を示す一部省略回路構成図である。
【図６】図５に示した実施例２に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図７】実施例３に係る固体撮像装置の画素部におけるクリップ電圧発生用画素行を示す図である。
【図８】実施例４に係る固体撮像装置における画素部におけるクリップ電圧発生用画素行を示す図である。
【図９】一般的なＭＯＳ型イメージセンサの構成を示す回路構成図である。
【図１０】図９に示したＭＯＳ型イメージセンサにおいて黒沈み現象が発生する態様を説明するためのタイミングチャートである。
【図１１】図９に示したＭＯＳ型イメージセンサにおいてハイライト横すじ現象が発生する態様を説明するためのタイミングチャートである。
【図１２】中央に高輝度光をもつ被写体パターン、並びに図９に示したＭＯＳ型イメージセンサにおいて黒沈み現象及びハイライト横すじ現象が発生している画面の態様を示す概略模式図である。
【図１３】従来のクリップ回路を備えたＭＯＳ型イメージセンサの構成を示す回路構成図である。
【図１４】図13に示したＭＯＳ型イメージセンサの動作を説明するためのタイミングチャートである。
【図１５】図13に示したＭＯＳ型イメージセンサにおけるクリップ回路のクリップトランジスタと画素の増幅トランジスタ部分を示す図である。
【符号の説明】
【００４１】
２  垂直走査部
４  水平走査部
５  出力アンプ
６  タイミング制御部
７  水平信号線
10  ＣＤＳ回路
31，32，33  垂直信号線
100   画素部
101   有効領域
102   遮光領域
103   遷移領域
【図１】
0005224899.tif 000002
【図２】
0005224899.tif 000003
【図３】
0005224899.tif 000004
【図４】
0005224899.tif 000005
【図５】
0005224899.tif 000006
【図６】
0005224899.tif 000007
【図７】
0005224899.tif 000008
【図８】
0005224899.tif 000009
【図９】
0005224899.tif 000010
【図１０】
0005224899.tif 000011
【図１１】
0005224899.tif 000012
【図１２】
0005224899.tif 000013
【図１３】
0005224899.tif 000014
【図１４】
0005224899.tif 000015
【図１５】
0005224899.tif 000016